CN108255225A - 一种基准电压源 - Google Patents

Abstract

本发明实施例公开了一种基准电压源，包括：输入端、输出端、稳压电路、控制电路和带隙基准源，其中，所述输入端用于输入供电电压；所述输出端用于输出预设基准电压；所述稳压电路用于对在所述供电电压的驱动下，输出第一电压；所述带隙基准源用于在预设电压的驱动下，输出与温度无关的第一基准电压；所述控制电路用于控制所述预设电压在所述供电电压和所述第一电压之间切换，并在所述预设电压切换至所述供电电压时，控制所述稳压电路停止工作，以既能满足NAND存储器在正常工作模式下的良好性能要求，又能满足NAND存储器在待机模式下具有较低功耗的要求。

Description

一种基准电压源

技术领域

本发明涉及基准电压技术领域，尤其涉及一种基准电压源。

背景技术

基准电压源是芯片内部提供基准电压的产生电路，其基本功能是产生与工艺(P)、电源电压(V)和温度(T)无关的基准电压。NAND存储器内部的基准电压源用于为电源稳压器(LDO)及内部字线(WL)、位线(BL)、灵敏放大器(PB)等相关的多种电压稳压电路提供与PVT无关的全片精准参考电压，因此，NAND存储器对其基准电压源的性能要求较高。

另外，NAND存储器的行业标准ONFI要求其支持正常工作读写擦(read/program/erase)工作模式和待机(standby)工作模式，并对NAND存储器在待机模式下的最大功耗做出了严苛的限定，即在规定的测试条件下，NAND存储器的最大待机电流(ISB)≤100μA。

因此，提供一种既能满足NAND存储器在正常工作模式下的良好性能要求，又能满足NAND存储器在待机模式下具有较低功耗要求的基准电压源成为了本领域技术人员亟待解决的技术问题。

发明内容

为解决上述技术问题，本发明实施例提供了一种基准电压源，以既能满足NAND存储器在正常工作模式下的良好性能要求，又能满足NAND存储器在待机模式下具有较低功耗的要求。

为解决上述问题，本发明实施例提供了如下技术方案：

一种基准电压源，包括：输入端、输出端、稳压电路、控制电路和带隙基准源，其中，所述输入端用于输入供电电压；所述输出端用于输出预设基准电压；所述稳压电路用于对在所述供电电压的驱动下，输出第一电压；所述带隙基准源用于在预设电压的驱动下，输出与温度无关的第一基准电压；所述控制电路用于控制所述预设电压在所述供电电压和所述第一电压之间切换，并在所述预设电压切换至所述供电电压时，控制所述稳压电路停止工作。

可选的，还包括驱动电路，所述驱动电路用于在所述第一基准电压的作用下，输出第二基准电压；

所述控制电路还用于控制所述预设基准电压在所述第一基准电压和所述第二基准电压之间切换，并在所述预设基准电压切换至所述第一基准电压时，控制所述驱动电路停止工作。

可选的，所述控制电路包括第一多路器、第二多路器和控制模块，其中，所述控制模块用于输出第一控制信号、第二控制信号和第三控制信号，所述第一控制信号用于控制所述第一多路器在第一状态和第二状态间切换，控制所述第二多路器在第三状态和第四状态间切换，所述第二控制信号用于控制所述稳压电路在启动工作和停止工作间切换，所述第三控制信号用于控制所述驱动电路在启动工作和停止工作间切换；

当所述第一多路器工作在所述第一状态时，所述带隙基准源与所述稳压电路之间的通路断开，与所述输入端之间的通路导通，所述稳压电路停止工作，所述预设电压切换至所述供电电压；当所述第一多路器工作在所述第二状态时，所述带隙基准源与所述输入端之间的通路断开，与所述稳压电路之间的通路导通，所述稳压电路启动工作，所述预设电压切换至所述第一电压；

当所述第二多路器工作在所述第三状态时，所述输出端与所述带隙基准源之间的通路导通，与所述驱动电路之间的通路断开，所述驱动电路停止工作，所述预设基准电压切换至所述第一基准电压；当所述第二多路器工作在所述第四状态时，所述输出端与所述带隙基准源之间的通路断开，与所述驱动电路之间的通路导通，所述驱动电路启动工作，所述预设基准电压切换至所述第二基准电压。

可选的，当所述第一多路器由第一状态切换至第二状态时，所述控制模块先输出所述第二控制信号，再输出所述第一控制信号。

可选的，所述第一控制信号和所述第二控制信号的输出时间差不小于第一预设时间，所述第一预设时间为所述稳压电路从启动到进入稳定工作状态的时间。

可选的，当所述第二多路器由第三状态切换至第四状态时，所述控制模块先输出所述第三控制信号，再输出所述第一控制信号。

可选的，所述第一控制信号和所述第三控制信号的输出时间差不小于第二预设时间，所述第二预设时间为所述驱动电路从启动到进入稳定工作状态的时间。

可选的，当所述第一预设时间大于所述第二预设时间时，所述第二控制信号和所述第三控制信号同时发出，所述第一控制信号和所述第二控制信号的输出时间差不小于所述第一预设时间；

当所述第一预设时间小于所述第二预设时间时，所述第二控制信号和所述第三控制信号同时发出，所述第一控制信号和所述第二控制信号的输出时间差不小于所述第二预设时间。

可选的，当所述第一预设时间大于所述第二预设时间时，所述第二控制信号先于所述第三控制信号输出，所述第一控制信号与所述第二控制信号之间的输出时间差不小于所述第一预设时间，且所述第一控制信号和所述第三控制信号之间的输出时间差不小于所述第二预设时间；

当所述第一预设时间小于所述第二预设时间时，所述第三控制信号先于所述第二控制信号输出，所述第一控制信号与所述第二控制信号之间的输出时间差不小于所述第一预设时间，且所述第一控制信号和所述第三控制信号之间的输出时间差不小于所述第二预设时间。

可选的，还包括：

位于所述第一基准电压和地之间的第一调节电路，所述第一调节电路用于过滤所述第一基准电压中的噪声信号；

和/或，

位于所述第一基准电压和所述驱动电路之间的第二调节电路，所述第二调节电路用于将所述第一基准电压调节成第二电压后输出给所述驱动电路。与现有技术相比，上述技术方案具有以下优点：

本发明实施例所提供的技术方案，在处于正常工作模式时，除保证所述带隙基准源正常工作外，还利用所述控制电路控制所述稳压电路和所述驱动电路等除所述带隙基准源外的其他电路工作，以提高所述基准电压源的电源电压抑制比，使得所述基准电压源除具有温度稳定性外，还具有较高的电源电压抑制比和较低的输出阻抗，获得高性能的与PVT无关的基准电压，以在应用于NAND存储器时，满足NAND存储器在工作模式下的良好性能要求，其消耗电流约为50μA；在处于待机工作模式时，仅保证所述带隙基准源的正常工作，还利用所述控制电路控制所述稳压电路和所述驱动电路等除所述带隙基准源外的其他电路停止工作，以降低所述基准电压源的功耗，其对应电流约为5μA，以在应用于NAND存储器时，满足NAND存储器具有较低功耗的要求。

而且，本发明实施例所提供的基准电压源在制作时，不需要采用特殊工艺降低所述基准电压源中各组成电路的功耗，即可满足NAND存储器的行业标准ONFI要求的低功耗，工艺简单，成本较低。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明一个实施例所提供的基准电压源的结构示意图；

图2为本发明另一个实施例所提供的基准电压源的结构示意图；

图3为本发明又一个实施例所提供的基准电压源的结构示意图；

图4为本发明再一个实施例所提供的基准电压源的结构示意图；

图5为本发明一个具体实施例所提供的基准电压源中，所述控制模块输入端输入的控制信号Standby_enable、所述控制模块202输出的第二控制信号En1、第二开关S2的控制信号、第二开关S3的控制信号、所述控制模块202输出的第三控制信号En2、第四开关S4的控制信号、第五开关S5的控制信号的时序图，其中，△T1表示第一预设时间，△T2表示第二预设时间；

图6为本发明又一个实施例所提供的基准电压源的结构示意图；

图7为本发明再一个实施例所提供的基准电压源的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

正如背景技术部分所述，提供一种既能满足NAND存储器在工作模式下的良好性能要求，又能满足NAND存储器在待机模式下具有较低功耗要求的基准电压源成为了本领域技术人员亟待解决的技术问题。

具体的，ONFI标准规定基准电压源的供电电压的波动范围为2.7V-3.6V，波动范围较大，因此，基准电压源必须具有较高的电源电压抑制比(PSR)，以对包括噪声在内引起的电压波动进行抑制，从而避免电压波动被传递到所述基准电压源的输出端，影响所述基准电压源的输出电压的稳定性，特别是被放大很多倍输出到NAND存储器的WL或BL，影响NAND存储器的正常读写。

另外，NAND存储器工艺会在通用CMOS工艺基础上，额外增加存储阵列工艺，即NAND存储器工艺存在两个不同阶段的工艺流程，加工工艺较为复杂，这会影响电路器件一致性，不利于低功耗的实现。而ONFI标准规定的待机电流ISB包括存储阵列漏电流和外围读写电路维持待机工作模式的电流，其中，所述存储阵列中由于器件数目巨大，漏电流较大，占所述待机电流ISB的比例较大，导致所述NAND存储器中留给外围读写电路用于维持待机工作模式的电流很小。

需要说明的是，当所述NAND存储器处于待机工作模式时，虽然其大部分电路被关闭以节省功耗，但其基准电压源、部分电源稳压电路和少量数字逻辑电路仍然处于工作状态，以便于在所述NAND存储器检测到有效命令后，迅速退出待机工作模式，进入正常工作模式。因此，所述NAND存储器的待机电流中留给基准电压源工作的电流预算将会非常小，通常位于1μA-10μA范围内，且希望越小越好。

有鉴于此，本发明实施例提供了一种基准电压源，如图1所示，该电路包括：输入端、输出端、稳压电路10、控制电路20和带隙基准源30，其中，所述输入端用于输入供电电压Vcc；所述输出端用于输出预设基准电压Vout；所述稳压电路10用于对在所述供电电压Vcc的驱动下，输出第一电压V1；所述带隙基准源30用于在预设电压V3的驱动下，输出与温度无关的第一基准电压V2；所述控制电路20用于控制所述预设电压V3在所述供电电压Vcc和所述第一电压V1之间切换，并在所述预设电压V3切换至所述供电电压Vcc时，控制所述稳压电路10停止工作。

在上述实施例的基础上，在本发明的一个实施例中，所述供电电压Vcc的取值范围为2.7V-3.6V，包括端点值，但本发明对此并不做限定，具体视情况而定。

在上述任一实施例的基础上，在本发明的一个实施例中，所述带隙基准源30为低功耗带隙基准源，可选的，所述带隙基准源30的典型工作电流约为1μA～10μA，以在保证所述带隙基准源30具有良好的温度特性(即在所述预设电压的驱动下，输出与温度无关的第一基准电压)的同时，降低所述带隙基准源30的功耗，但本发明对此并不做限定，具体视情况而定。

具体的，在上述实施例中，所述基准电压源处于正常工作模式时，利用所述控制电路20控制所述预设电压V3电连接至第一电压V1，所述稳压电路10工作，从而利用所述稳压电路10对所述供电电压Vcc的波动进行抑制和减弱所述基准电压源应用的NAND存储器中其他电路产生的噪声对所述带隙基准源30供电电压的影响，以输出给所述带隙基准源30一个较为稳定的第一电压V1，作为所述带隙基准源30的供电电压，提高所述基准电压源的稳定性。所述基准电压源处于待机工作模式时，利用所述控制电路20控制所述预设电压V3电连接至所述输入端的供电电压Vcc，并控制所述稳压电路10停止工作，从而减小所述基准电压源的功耗。

需要说明的是，当所述基准电压源处于待机工作模式时，由于所述NAND存储器中多数电路处于关闭状态，系统噪声较小，被耦合的噪声较低，且所述NAND存储器对所述基准电压源输出的预设基准电压Vout的精度要求较低，因此，本发明实施例所提供的基准电压源利用所述控制电路20控制所述稳压电路10停止工作，以在保证所述基准电压源输出的预设基准电压Vout满足系统要求的同时，降低所述基准电压源的功耗。

具体的，在上述任一实施例的基础上，在本发明的一个实施例中，如图2所示，所述稳压电路10包括：第一PMOS管P1、串联的第一电阻R1和第二电阻R2、串联的第三电阻R3和第四电阻R4、第一放大器A1；其中，所述第一PMOS管P1的第一端与所述输入端电连接，第二端与所述第一电阻R1电连接，控制端与所述第一放大器A1的输出端电连接；所述第一电阻R1的另一端通过第二电阻R2接地；所述第一放大器A1的正输入端与所述第一电阻R1和第二电阻R2的公共端电连接，负输入端与所述第三电阻R3和第四电阻R4的公共端电连接，所述第三电阻R3背离所述第四电阻R4的一端与所述第一基准电压V2电连接，所述第四电阻R4背离所述第三电阻R3的一端通过第一开关S1接地。需要说明的是，在本发明实施例中，所述第一电阻R1为可调电阻，以便于通过调节所述第一电阻R1的阻值，调节所述稳压电路10输出的第一电压V1的数值，以在所述输入端电连接的供电电压Vcc发生浮动时，尽量保证所述第一电压V1的数值为恒定值。

需要说明的是，在本发明实施例中，所述第三电阻R3背离所述第四电阻R4的一端与所述第一基准电压V2电连接，构成一个高精度闭环结构，提高所述稳压电路的电源电压抑制比和抗噪声能力。

在上述任一实施例的基础上，在本发明的一个实施例中，所述控制电路20包括：第一多路器201和控制模块202，其中，所述控制模块202用于输出第一控制信号、第二控制信号，所述第一控制信号用于控制所述第一多路器201在第一状态和第二状态间切换，所述第二控制信号用于控制所述稳压电路10在启动工作和停止工作间切换。具体的，所述第一多路器201的第一输入端与所述输入端电连接，第二输入端与所述稳压电路10电连接，输出端与所述带隙基准源30电连接，控制端与所述控制模块202电连接。

当所述第一多路器201工作在所述第一状态时，所述带隙基准源30与所述稳压电路10之间的通路断开，与所述输入端之间的通路导通，所述稳压电路10停止工作，所述预设电压V3切换至所述供电电压Vcc，所述基准电压源处于待机工作模式；当所述第一多路器201工作在所述第二状态时，所述带隙基准源30与所述输入端之间的通路断开，与所述稳压电路10之间的通路导通，所述稳压电路10启动工作，所述预设电压V3切换至所述第一电压V1，所述基准电压源处于正常工作模式。

在上述实施例的基础上，在本发明的一个实施例中，所述第一多路器201包括并联的第二开关S2和第三开关S3，其中，所述第二开关S2的一端与所述输入端电连接，另一端与所述带隙基准源30电连接，控制端与所述控制模块202电连接；所述第三开关S3的一端与所述第一放大器A1和所述第一电阻R1的公共端电连接，另一端与所述带隙基准源30电连接，控制端与所述控制模块202电连接。

在上述实施例的基础上，在本发明的一个实施例中，所述带隙基准源30包括：第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六PMOS管P6、第一NMOS管N1、第二NMOS管N2、第二放大器A2、第一双极型晶体管PNP1、第二双极型晶体管PNP2和第三双极型晶体管PNP3；其中，

所述第二PMOS管P2的第一端与所述第一多路器201的输出端电连接，第二端与第三PMOS管P3的控制端电连接，控制端与所述第二放大器A2的输出端电连接；所述第三PMOS管P3的第一端与所述第二PMOS管P2的控制端电连接，第二端接地，控制端与所述第二PMOS管P2的第二端电连接；所述第四PMOS管P4的第一端与所述第一多路器201的输出端电连接，第二端与所述第二放大器A2的负输入端电连接，控制端与所述第二放大器A2的输出端电连接；第五PMOS管P5第一端与所述第一多路器201的输出端电连接，第二端与所述第二放大器A2正输入端电连接，控制端与所述第二放大器A2的输出端电连接；所述第六PMOS管P6的第一端与所述第一多路器201的输出端电连接，第二端为所述第一基准电压V2的输出端，控制端与所述第二放大器A2的输出端电连接；

第一NMOS管N1的第一端与所述第二PMOS管P2的第二端电连接，第二端与所述第二NMOS管N2的第一端电连接，控制端与其自己的第一端电连接；第二NMOS管N2的第一端与所述第一NMOS管N1的第二端电连接，第二端接地，控制端与所述第一NMOS管N1的控制端电连接；

第一双极型晶体管PNP1的第一端与所述第二放大器A2的负输入端电连接，第二端接地，控制端与其自己的第一端电连接；第二双极型晶体管PNP2的第一端通过第五电阻R5与所述第二放大器A2的正输入端电连接，第二端接地，控制端与其自己的第一端电连接；第三双极型晶体管PNP3的第一端通过第六电阻R6与第六PMOS管P6的第二端电连接，第二端接地，控制端与其自己的第一端电连接。

在上述实施例的基础上，在本发明的一个实施例中，当所述基准电压源出于待机工作模式时，所述控制模块202还用于控制所述第一开关S1截止，以使得所述第四电阻R4、第三电阻R3和所述供电电压Vcc之间的通路截止，进一步降低所述基准电压源的功耗。

可选的，在上述实施例中，所述第一双极型晶体管为PNP管；所述第二双极型晶体管为PNP管；所述第三双极型晶体管为PNP管，但本发明对此并不做限定，具体视情况而定。

在上述任一实施例的基础上，在本发明的一个实施例中，如图3所示，所述基准电压源还包括驱动电路40，所述驱动电路40用于在所述第一基准电压V2的作用下，输出第二基准电压V4，以增强所述基准电压源的驱动能力。

具体的，当所述基准电压源用于驱动不同的负载时，所述带隙基准源30输出的第一基准电压V2可能不同，如果直接降所述第一基准电压V2作为所述预设基准电压Vout进行输出，所述基准电压源的输出电压可能会有所波动，为了进一步提高所述基准电压源的稳定性，使得所述基准电压源驱动不同的负载时，所述预设基准电压Vout仍保持不变，所述基准电压源还包括驱动电路40，所述驱动电路40用于在所述第一基准电压V2的作用下，输出第二基准电压V4，以提高所述基准电压源输出的预设基准电压Vout的稳定性。

需要说明的是，所述控制电路20还用于控制所述预设基准电压Vout在所述第一基准电压V2和所述第二基准电压V4之间切换，并在所述预设基准电压Vout切换至所述第一基准电压V2时，控制所述驱动电路40停止工作，以降低所述基准电压源处于待机工作模式时的功耗。

在上述实施例的基础上，在本发明的一个实施例中，所述控制电路20包括第一多路器201、第二多路器203和控制模块202，其中，所述控制模块202用于输出第一控制信号、第二控制信En1号和第三控制信号En2，所述第一控制信号用于控制所述第一多路器201在第一状态和第二状态间切换，控制所述第二多路器203在第三状态和第四状态间切换，所述第二控制信号En1用于控制所述稳压电路10在启动工作和停止工作间切换，所述第三控制信号En2用于控制所述驱动电路40在启动工作和停止工作间切换。

具体的，所述第一多路器201的第一输入端与所述输入端电连接，第二输入端与所述稳压电路10电连接，输出端与所述带隙基准源30电连接，控制端与所述控制模块202电连接。

当所述第一多路器201工作在所述第一状态时，所述带隙基准源30与所述稳压电路10之间的通路断开，与所述输入端之间的通路导通，所述稳压电路10停止工作，所述预设电压V3切换至所述供电电压Vcc，所述基准电压源处于待机工作模式；当所述第一多路器201工作在所述第二状态时，所述带隙基准源30与所述输入端之间的通路断开，与所述稳压电路10之间的通路导通，所述稳压电路10启动工作，所述预设电压V3切换至所述第一电压V1，所述基准电压源处于正常工作模式。

当所述第二多路器203工作在所述第三状态时，所述第二多路器203的输出端与所述带隙基准源30之间的通路导通，与所述驱动电路40之间的通路断开，所述驱动电路40停止工作，所述预设基准电压Vout切换至所述第一基准电压V2，所述基准电压源处于待机工作模式；当所述第二多路器203工作在所述第四状态时，所述输出端与所述带隙基准源30之间的通路断开，与所述驱动电路40之间的通路导通，所述驱动电路40启动工作，所述预设基准电压Vout切换至所述第二基准电压V4，所述基准电压源处于正常工作模式。

在上述实施例的基础上，在本发明的一个实施例中，如图4所示，所述第一多路器201包括并联的第二开关S2和第三开关S3，其中，所述第二开关S2的一端与所述输入端电连接，另一端与所述带隙基准源30电连接，控制端与所述控制模块202电连接；所述第三开关S3的一端与所述第一放大器A1和所述第一电阻R1的公共端电连接，另一端与所述带隙基准源30电连接，控制端与所述控制模块202电连接。

所述第二多路器203包括第四开关S4和第五开关S5，其中，所述第四开关S4的第一端与所述带隙基准源30的输出端电连接(即电连接所述第一基准电压V2)，第二端为所述基准电压源的输出端(即输出所述预设基准电压Vout)，控制端与所述控制模块202电连接；第五开关S5的第一端与所述驱动电路40的输出端电连接(即电连接所述第二基准电压V4)，第二端为所述基准电压源的输出端(即输出所述预设基准电压Vout)，控制端与所述控制模块202电连接。

在上述实施例的基础上，在本发明的一个实施例中，所述带隙基准源30包括：第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六PMOS管P6、第一NMOS管N1、第二NMOS管N2、第二放大器A2、第一双极型晶体管PNP1、第二双极型晶体管PNP2和第三双极型晶体管PNP3；其中，

所述第二PMOS管P2的第一端与所述第一多路器201的输出端电连接，第二端与第三PMOS管P3的控制端电连接，控制端与所述第二放大器A2的输出端电连接；所述第三PMOS管P3的第一端与所述第二PMOS管P2的控制端电连接，第二端接地，控制端与所述第二PMOS管P2的第二端电连接；所述第四PMOS管P4的第一端与所述第一多路器201的输出端电连接，第二端与所述第二放大器A2的负输入端电连接，控制端与所述第二放大器A2的输出端电连接；第五PMOS管P5第一端与所述第一多路器201的输出端电连接，第二端与所述第二放大器A2正输入端电连接，控制端与所述第二放大器A2的输出端电连接；所述第六PMOS管P6的第一端与所述第一多路器201的输出端电连接，第二端为所述第一基准电压V2的输出端，控制端与所述第二放大器A2的输出端电连接；

第一NMOS管N1的第一端与所述第二PMOS管P2的第二端电连接，第二端与所述第二NMOS管N2的第一端电连接，控制端与其自己的第一端电连接；第二NMOS管N2的第一端与所述第一NMOS管N1的第二端电连接，第二端接地，控制端与所述第一NMOS管N1的控制端电连接；

第一双极型晶体管PNP1的第一端与所述第二放大器A2的负输入端电连接，第二端接地，控制端与其自己的第一端电连接；第二双极型晶体管PNP2的第一端通过第五电阻R5与所述第二放大器A2的正输入端电连接，第二端接地，控制端与其自己的第一端电连接；第三双极型晶体管PNP3的第一端通过第六电阻R6与第六PMOS管P6的第二端电连接，第二端接地，控制端与其自己的第一端电连接。

可选的，在上述实施例中，所述第一双极型晶体管为PNP管；所述第二双极型晶体管为PNP管；所述第三双极型晶体管为PNP管，但本发明对此并不做限定，具体视情况而定。

在上述实施例的基础上，在本发明的一个实施例中，所述驱动电路40包括：第三放大器A3、第七PMOS管P7、串联的第七电阻R7和第八电阻R8；其中，所述第三放大器A3的负输入端与第一基准电压V2电连接，正输入端与所述第七电阻R7和所述第八电阻R8的公共端电连接，输出端与所述第七PMOS管P7的控制端电连接；所述第七PMOS管P7的第一端与所述供电电压Vcc电连接，第二端与所述第七电阻R7背离第八电阻R8一端电连接；所述第八电阻R8背离所述第七电阻R7一端通过第六开关S6接地。需要说明的是，在本发明实施例中，所述第三放大器A3与所述第七电阻R7的公共端为所述驱动电路40的输出端，用于输出第二基准电压V4，并和所述第二多路器203中的第五开关S5电连接；所述第七电阻R7为可调电阻，以当所述基准电压源驱动不同负载时，对所述第二基准电压V4的数值进行调节，提高所述基准电压源电阻输出电压的稳定性。

还需要说明的是，在上述任一实施例中，由于所述稳压电路10的启动需要一定的时间(即从启动到稳定工作需要一定的时间)，为了避免所述稳压电路10启动过程中的电压波动，对所述基准电压源的输出电压造成影响，在上述实施例的基础上，在本发明的一个实施例中，当所述第一多路器201由第一状态切换至第二状态时，所述控制模块202先输出所述第二控制信号En1，再输出所述第一控制信号。可选的，所述第一控制信号和所述第二控制信号的输出时间差不小于第一预设时间，所述第一预设时间为所述稳压电路10从启动到进入稳定工作状态的时间，以在所述稳压电路10输出的第一电压V1的数值稳定后，再将所述基准电压源切换至正常工作模式，实现正常工作模式和待机工作模式的无缝切换。

同理，所述驱动电路40的启动也需要一定的时间(即从启动到稳定工作需要一定的时间)，为了避免所述驱动电路40启动过程中的电压波动，对所述基准电压源的输出电压造成影响，在上述实施例的基础上，在本发明的一个实施例中，当所述第二多路器203由第三状态切换至第四状态时，所述控制模块202先输出所述第三控制信号En2，再输出所述第一控制信号。可选的，所述第一控制信号和所述第三控制信号的输出时间差不小于第二预设时间，所述第二预设时间为所述驱动电路40从启动到进入稳定工作状态的时间，以在所述驱动电路40输出的第二基准电压V4的数值稳定后，再将所述基准电压源切换至正常工作模式，实现正常工作模式和待机工作模式的无缝切换。

需要说明的是，在上述实施例中，所述稳压电路10的启动时间和所述驱动电路40的启动时间可能相同，也可能不同，当所述第一预设时间大于所述第二预设时间时，在本发明的一个实施例中，所述第二控制信号En1和所述第三控制信号En2同时发出，所述第一控制信号和所述第二控制信号En1的输出时间差不小于所述第一预设时间，以在所述稳压电路10和所述驱动电路40的输出电压均稳定后，再将所述基准电压源切换至正常工作模式，实现正常工作模式和待机工作模式的无缝切换；在本发明的另一个实施例中，所述第二控制信号En1先于所述第三控制信号En2输出，所述第一控制信号与所述第二控制信号之间的输出时间差不小于所述第一预设时间，且所述第一控制信号和所述第三控制信号之间的输出时间差不小于所述第二预设时间，以在所述稳压电路10和所述驱动电路40的输出电压均稳定后，再将所述基准电压源切换至正常工作模式，实现正常工作模式和待机工作模式的无缝切换。

当所述第一预设时间小于所述第二预设时间时，在本发明的一个实施例中，所述第二控制信号和所述第三控制信号同时发出，所述第一控制信号和所述第二控制信号的输出时间差不小于所述第二预设时间，以在所述稳压电路10和所述驱动电路40的输出电压均稳定后，再将所述基准电压源切换至正常工作模式，实现正常工作模式和待机工作模式的无缝切换；在本发明的另一个实施例中，所述第三控制信号先于所述第二控制信号输出，所述第一控制信号与所述第二控制信号之间的输出时间差不小于所述第一预设时间，且所述第一控制信号和所述第三控制信号之间的输出时间差不小于所述第二预设时间，以在所述稳压电路10和所述驱动电路40的输出电压均稳定后，再将所述基准电压源切换至正常工作模式，实现正常工作模式和待机工作模式的无缝切换。

在上述实施例的基础上，在本发明的一个实施例中，当所述基准电压源出于待机工作模式时，所述控制模块202还用于控制所述第六开关S6截止，以使得所述第七电阻R7、第八电阻R8和所述第二多路器203之间的通路截止，进一步降低所述基准电压源的功耗。

如图5所示，图5示出了本发明一个具体实施例所提供的基准电压源中，所述控制模块202输入端输入的控制信号Standby_enable；所述控制模块202输出的第二控制信号En1、第二开关S2的控制信号、第二开关S3的控制信号；所述控制模块202输出的第三控制信号En2、第四开关S4的控制信号、第五开关S5的控制信号的时序图，其中，△T1表示第一预设时间，△T2表示第二预设时间。

在上述任一实施例的基础上，在本发明的一个实施例中，所述基准电压源还包括：位于所述第一基准电压V2和地之间的第一调节电路50，所述第一调节电路50用于过滤所述第一基准电压V2中的噪声信号，以进一步提高所述基准电压源的抗噪声能力。

具体的，在上述实施例的基础上，在本发明的一个实施例中，所述第一调节电路50包括电容C，所述电容C的一端与所述带隙基准源30的输出端电连接，另一端接地，用于过滤所述带隙基准源30的输出端输出的信号中的高频信号。

在上述任一实施例的基础上，在本发明的一个实施例中，如图7所示，所述基准电压源还包括：位于所述第一基准电压V2和所述驱动电路40之间的第二调节电路60，所述第二调节电路60用于将所述第一基准电压V2调节成第二电压V5后输出给所述驱动电路40，以提高所述驱动电路40的输入电压的稳定性，从而提高所述驱动电路40的输出电压的稳定性。

需要说明的是，在本发明实施例中，当所述基准电压源切换至待机工作模式时，所述控制电路20还用于控制所述第二调节电路60停止工作，以进一步降低所述基准电压源处于待机工作模式时的功耗。

具体的，在上述实施例的基础上，在本发明的一个实施例中，继续如图7所示，所述第二调节电路60包括：串联的第九电阻R9和第十电阻R10，其中，第九电阻R9的第一端与所述带隙基准源30的输出端电连接，第二端与所述第十电阻R10电连接，所述第十电阻R10背离所述第九电阻R9的一端通过第七开关S7接地；所述第九电阻R9和所述第十电阻R10的公共端与所述第三放大器A3的负输入端电连接。在本发明实施例中，所述第七开关S7的控制端与所述控制模块202电连接，当所述基准电压源切换至待机工作模式时，所述控制模块202控制所述第七开关S7截止，以控制所述第二调节电路60停止工作，降低所述基准电压源处于待机工作模式时的功耗。当所述基准电压源切换至正常工作模式时，所述控制模块202控制所述第七开关S7导通，以控制所述第二调节电路60启动工作，将所述第一基准电压V2调节为第二电压V5后输出给所述驱动电路40，以提高所述驱动电路40的输入电压的稳定性，从而提高所述驱动电路40的输出电压的稳定性。

需要说明的是，在上述任一实施例的基础上，在本发明的一个实施例中，所述控制模块可以通过RC延迟网络实现，也可以通过计时电路实现，还可以通过逻辑控制电路实现，本发明对此并不做限定，具体视情况而定。

综上所述，本发明实施例所提供的基准电压源，在处于正常工作模式时，除保证所述带隙基准源正常工作外，还利用所述控制电路控制所述稳压电路和所述驱动电路等除所述带隙基准源外的其他电路工作，以提高所述基准电压源的的电源电压抑制比，使得所述基准电压源除具有温度稳定性外，还具有较高的电源电压抑制比和较低的输出阻抗，获得高性能的与PVT无关的基准电压，以在应用于NAND存储器时，满足NAND存储器在工作模式下的良好性能要求，消耗电流约为50μA；在处于待机工作模式时，仅保证所述带隙基准源的正常工作，还利用所述控制电路控制所述稳压电路和所述驱动电路等除所述带隙基准源外的其他电路停止工作，以降低所述基准电压源的功耗，其对应电流约为1μA～5μA，以在应用于NAND存储器时，满足NAND存储器具有较低功耗的要求。

而且，本发明实施例所提供的基准电压源在制作时，不需要采用特殊工艺降低所述基准电压源中各组成电路的功耗，即可满足NAND存储器的行业标准ONFI要求的低功耗，工艺简单，成本较低。

本说明书中各个部分采用递进的方式描述，每个部分重点说明的都是与其他部分的不同之处，各个部分之间相同相似部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种基准电压源，其特征在于，包括：输入端、输出端、稳压电路、控制电路和带隙基准源，其中，所述输入端用于输入供电电压；所述输出端用于输出预设基准电压；所述稳压电路用于对在所述供电电压的驱动下，输出第一电压；所述带隙基准源用于在预设电压的驱动下，输出与温度无关的第一基准电压；所述控制电路用于控制所述预设电压在所述供电电压和所述第一电压之间切换，并在所述预设电压切换至所述供电电压时，控制所述稳压电路停止工作。

2.根据权利要求1所述的基准电压源，其特征在于，还包括驱动电路，所述驱动电路用于在所述第一基准电压的作用下，输出第二基准电压；

所述控制电路还用于控制所述预设基准电压在所述第一基准电压和所述第二基准电压之间切换，并在所述预设基准电压切换至所述第一基准电压时，控制所述驱动电路停止工作。

3.根据权利要求2所述的基准电压源，其特征在于，所述控制电路包括第一多路器、第二多路器和控制模块，其中，所述控制模块用于输出第一控制信号、第二控制信号和第三控制信号，所述第一控制信号用于控制所述第一多路器在第一状态和第二状态间切换，控制所述第二多路器在第三状态和第四状态间切换，所述第二控制信号用于控制所述稳压电路在启动工作和停止工作间切换，所述第三控制信号用于控制所述驱动电路在启动工作和停止工作间切换；

当所述第一多路器工作在所述第一状态时，所述带隙基准源与所述稳压电路之间的通路断开，与所述输入端之间的通路导通，所述稳压电路停止工作，所述预设电压切换至所述供电电压；当所述第一多路器工作在所述第二状态时，所述带隙基准源与所述输入端之间的通路断开，与所述稳压电路之间的通路导通，所述稳压电路启动工作，所述预设电压切换至所述第一电压；

当所述第二多路器工作在所述第三状态时，所述输出端与所述带隙基准源之间的通路导通，与所述驱动电路之间的通路断开，所述驱动电路停止工作，所述预设基准电压切换至所述第一基准电压；当所述第二多路器工作在所述第四状态时，所述输出端与所述带隙基准源之间的通路断开，与所述驱动电路之间的通路导通，所述驱动电路启动工作，所述预设基准电压切换至所述第二基准电压。

4.根据权利要求3所述的基准电压源，其特征在于，当所述第一多路器由第一状态切换至第二状态时，所述控制模块先输出所述第二控制信号，再输出所述第一控制信号。

5.根据权利要求4所述的基准电压源，其特征在于，所述第一控制信号和所述第二控制信号的输出时间差不小于第一预设时间，所述第一预设时间为所述稳压电路从启动到进入稳定工作状态的时间。

6.根据权利要求3-5任一项所述的基准电压源，其特征在于，当所述第二多路器由第三状态切换至第四状态时，所述控制模块先输出所述第三控制信号，再输出所述第一控制信号。

7.根据权利要求6所述的基准电压源，其特征在于，所述第一控制信号和所述第三控制信号的输出时间差不小于第二预设时间，所述第二预设时间为所述驱动电路从启动到进入稳定工作状态的时间。

8.根据权利要求7所述的基准电压源，其特征在于，当所述第一预设时间大于所述第二预设时间时，所述第二控制信号和所述第三控制信号同时发出，所述第一控制信号和所述第二控制信号的输出时间差不小于所述第一预设时间；

当所述第一预设时间小于所述第二预设时间时，所述第二控制信号和所述第三控制信号同时发出，所述第一控制信号和所述第二控制信号的输出时间差不小于所述第二预设时间。

9.根据权利要求7所述的基准电压源，其特征在于，当所述第一预设时间大于所述第二预设时间时，所述第二控制信号先于所述第三控制信号输出，所述第一控制信号与所述第二控制信号之间的输出时间差不小于所述第一预设时间，且所述第一控制信号和所述第三控制信号之间的输出时间差不小于所述第二预设时间；

当所述第一预设时间小于所述第二预设时间时，所述第三控制信号先于所述第二控制信号输出，所述第一控制信号与所述第二控制信号之间的输出时间差不小于所述第一预设时间，且所述第一控制信号和所述第三控制信号之间的输出时间差不小于所述第二预设时间。

10.根据权利要求1-5任一项所述的基准电压源，其特征在于，还包括：

位于所述第一基准电压和地之间的第一调节电路，所述第一调节电路用于过滤所述第一基准电压中的噪声信号；

和/或，

位于所述第一基准电压和所述驱动电路之间的第二调节电路，所述第二调节电路用于将所述第一基准电压调节成第二电压后输出给所述驱动电路。