JPH04252313A

JPH04252313A - 電圧降下回路

Info

Publication number: JPH04252313A
Application number: JP3008398A
Authority: JP
Inventors: Takatoshi Kuzumoto; 葛本　貴俊
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1991-01-28
Filing date: 1991-01-28
Publication date: 1992-09-08

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体集積回路に内蔵
する電圧降下回路に関する。

【０００２】

【従来の技術】半導体集積回路の微細加工が進み、集積
度が向上するのに従って、半導体集積回路の内部回路の
耐圧が低下する。この場合、外部から印加する電圧を、
常時内部回路に印加すると、この内部回路の劣化が進行
する。そこで、外部から印加する電圧を降下させる電圧
降下回路を半導体集積回路に内蔵し、半導体集積回路の
内部回路には外部から印加する電圧よりも低い電圧を上
記電圧降下回路から印加するという設計が採用されるよ
うになって来ている。

【０００３】従来、この種の電圧降下回路としては、図
４（Ａ）に示すものがある。この電圧降下回路の基準電
圧発生部ＲＥＦ１０は、外部電源が印加する外部印加電
圧ＶＣＣよりも低い基準電圧Ｖ１０を発生する。そして
、オペアンプＯＰ１０は、基準電圧Ｖ１０と出力線Ａ１
０の電圧Ｖｉｏとを比較して、上記出力線Ａ１０の電圧
Ｖｉｏを基準電圧Ｖ１０に保つように制御トランジスタ
ＴＲ１０のゲートを制御する。上記オペアンプＯＰ１０
は出力トランジスタＴＲ１０を常にオンにして、ダミー
抵抗Ｒｄに、常に電流Ｉｄを流している。そして、上記
オペアンプＯＰ１０は、上記制御トランジスタＴＲ１０
のドライブ能力を変化させることによって、上記出力線
Ａ１０の電圧Ｖｉｏを制御している。このように、この
電圧降下回路は制御トランジスタＴＲ１０をオンオフさ
せず、制御トランジスタＴＲ１０のドライブ能力を変化
させるだけであるので、半導体集積回路の内部回路の負
荷変動に対して、高速に応答できる。こうして、上記電
圧降下回路は常に、上記内部回路に、上記外部印加電圧
ＶＣＣよりも低い基準電圧Ｖ１０付近の電圧を印加する
。

【０００４】

【発明が解決しようとする課題】ところが、上記従来の
電圧降下回路では、ダミー抵抗Ｒｄに常に電流Ｉｄを流
しているため、超低消費電力の要求に対応できないとい
う問題がある。

【０００５】また、超低消費電力とするため、ダミー抵
抗Ｒｄを取りはずすと、制御トランジスタＴＲ１０を常
にオンしておくことができないので、制御トランジスタ
ＴＲ１０をオンオフ制御することになる。この制御トラ
ンジスタＴＲ１０のオンオフ制御においては、内部回路
の負荷が大きくなった時には、制御トランジスタＴＲ１
０を速やかにオンするようにして、内部回路の負荷の増
加に対応できるようにしている。しかし、内部回路の負
荷が小さくなった時に、制御トランジスタＴＲ１０を速
やかにオフさせるようにすると、上記内部回路の負荷が
激しく増減する場合に、制御トランジスタＴＲ１０のオ
ンオフ動作が上記負荷の激しい増減に追従できなくなっ
て、上記内部回路に供給する電圧Ｖｉｏのアンダーシュ
ートが大きくなり、内部回路の動作に悪影響が生じる。このため、上記制御トランジスタＴＲ１０のオンオフ制
御において、制御トランジスタＴＲ１０のオフからオン
への動作は高速にする一方、上記制御トランジスタＴＲ
１０のオンからオフへの動作は低速にするようにしてい
る。この場合、半導体集積回路の内部回路の負荷が増加
した時は、制御トランジスタＴＲ１０が高速にオフがオ
ンに変化するため、出力線Ａ１０から上記内部回路に印
加する電圧Ｖｉｏのアンダーシュートは小さい。一方、
上記内部回路の負荷が減少した時は制御トランジスタＴ
Ｒ１０がオンからオフに低速に変化するため、出力線Ａ
１０から上記内部回路に印加する電圧のオーバーシュー
トが発生する。そして、このオーバーシュートが発生し
た後、上記内部回路の負荷が小さくなり、ほとんどリー
ク電流だけの状態になると、上記内部回路に印加する電
圧Ｖｉｏがオーバーシュートしてから、基準電圧Ｖ１０
付近まで復帰するまでに長時間を要する。このため、上
記内部回路への印加電圧が、長時間の間、基準電位Ｖ１
０付近よりかなり高い電圧になって、上記内部回路にダ
メージを与える可能性があるという問題がある。

【０００６】そこで本発明の目的は、上記内部回路への
印加電圧のオーバーシュートが発生した後、上記内部回
路への印加電圧を速やかに基準電位付近まで低下させる
ことができると共に、消費電力が小さく超低消費電力の
要求に対応できる電圧降下回路を提供することにある。

【０００７】

【課題を解決するための手段】上記目的を達成するため
、第１の発明の電圧降下回路は、出力線と外部電源との
間に接続した制御トランジスタと、上記出力線の電圧が
入力され、上記出力線の電圧を上記外部電源の電圧より
も低い所定の電圧にするように上記制御トランジスタの
制御端子を制御する制御回路と、上記出力線とグランド
との間に接続した第１のコンデンサを備えた電圧降下回
路において、上記出力線とグランドとの間に還流用のト
ランジスタと第２のコンデンサとを直列に接続し、上記
制御回路の出力端子を上記還流用のトランジスタの制御
端子に接続したことを特徴としている。

【０００８】また、第２の発明の電圧降下回路は、出力
線と外部電源との間に接続した制御トランジスタと、上
記出力線の電圧が入力され、上記出力線の電圧を上記外
部電源の電圧よりも低い所定の電圧にするように上記制
御トランジスタの制御端子を制御する制御回路と、上記
出力線とグランドとの間に接続した第１のコンデンサを
備えた電圧降下回路において、上記出力線とグランドと
の間に抵抗と第２のコンデンサとを直列に接続したこと
を特徴としている。

【０００９】

【作用】第１の発明の電圧降下回路によれば、半導体集
積回路の内部回路の負荷が増加すると、第１のコンデン
サが放電して、出力線から上記内部回路に電流が流れる
。このとき、上記出力線の電圧がアンダーシュートして
、外部電源の電圧よりも低い所定の電圧よりも低くなる
。すると、制御回路は制御トランジスタをオンにして、
外部電源を上記出力線に導通させる。すると、上記外部
電源から上記出力線を介して上記内部回路に電流が供給
される。また、このとき第１のコンデンサは上記外部電
源からの電流によって、充電される。そして、上記出力
線の電圧は上昇する。

【００１０】次に、上記内部回路の負荷が減少すると、
上記出力線の電圧がオーバーシュートして、上記外部電
源の電圧よりも低い所定の電圧よりも高くなる。すると
、上記制御回路は、上記制御トランジスタをオフにして
、上記出力線と上記外部電源とを非導通にする。このと
き、上記制御回路は、還流用のトランジスタをオンにし
て、第２のコンデンサを上記出力線に導通させる。する
と、上記第１のコンデンサに蓄積した電荷が上記出力線
を通って、上記第２のコンデンサに流れ込む。したがっ
て、上記出力線の電圧は、速やかに上記電源電圧よりも
低い所定の電圧付近まで低下する。このため、上記内部
回路の負荷変動による上記出力線の電圧のオーバーシュ
ートが速やかに解消される。したがって、上記出力線の
電圧のオーバーシュートが上記内部回路にダメージを与
えることが防止される。また、制御トランジスタをオン
オフ制御しているので、ダミー負荷に常に電流を流し続
ける従来例と異なり、超低消費電力の要求に対応できる
。

【００１１】第２の発明の電圧降下回路によれば、半導
体集積回路の内部回路の負荷が増加すると、第１のコン
デンサが放電して、出力線から上記内部回路に電流が流
れる。また、このとき第２のコンデンサはわずかに放電
する。そして、このとき、上記出力線の電圧が、アンダ
ーシュートして、外部電源の電圧よりも低い所定の電圧
よりも低くなる。すると、制御回路は、制御トランジス
タをオンにして、外部電源を上記出力線に導通させる。すると、上記外部電源から上記出力線を介して上記内部
回路に電流が供給される。また、このとき第１のコンデ
ンサは外部電源からの電流によって充電される。そして
、上記出力線の電圧は上昇する。さらに、このとき第２
のコンデンサは上記出力線に接続した抵抗を介してわず
かに充電される。

【００１２】次に、上記内部回路の負荷が減少し、上記
出力線の電圧がオーバーシュートして、上記外部電源の
電圧よりも低い所定の電圧よりも高くなると、上記制御
回路は、上記制御トランジスタをオフにして、外部電源
と上記出力線とを非導通にする。すると、上記第１のコ
ンデンサに充電された電荷が上記出力線とこの出力線に
接続した抵抗を介して上記第２のコンデンサに流れ込み
、上記出力線の電圧は、速やかに上記外部電源の電圧よ
りも低い所定の電圧付近まで低下する。このため、上記
内部回路の負荷変動による上記出力線の電圧のオーバー
シュートが速やかに解消される。したがって、上記出力
線の電圧のオーバーシュートが上記内部回路にダメージ
を与えることが防止される。また、出力トランジスタを
オンオフ制御しているので、ダミー負荷に常に電流を流
しつづける従来例と異なり、超低消費電力の要求に対応
できる。

【００１３】

【実施例】以下、本発明の電圧降下回路を図示の実施例
により詳細に説明する。図１（Ａ）は第１の発明の電圧
降下回路の一実施例の回路図である。この電圧降下回路
は、出力線Ａ１と外部電源との間に制御トランジスタＴ
ＲＰを接続している。この制御トランジスタＴＲＰは大
負荷電流を供給できる大容量トランジスタからなる。ま
た、オペアンプＯＰ１の反転入力端子は、基準電圧発生
部ＲＥＦの出力端子に接続し、オペアンプＯＰ１の非反
転入力端子は上記出力線Ａ１に接続している。上記基準
電圧発生部ＲＥＦはその出力端子に、上記外部電源の電
圧ＶＣＣよりも低い基準電圧ＶＲＥＦを出力する。そし
て、第１のコンデンサＣ１は、上記出力線Ａ１とグラン
ドとの間に接続している。また、上記出力線Ａ１とグラ
ンドとの間には、還流用のトランジスタＴＲＮと第２の
コンデンサＣ２を直列に接続している。上記第２のコン
デンサＣ２の容量は第１のコンデンサＣ１の容量よりも
小さく設定している。そして、上記オペアンプＯＰ１の
出力端子を上記制御トランジスタＴＲＰのゲートと上記
還流用のトランジスタＴＲＮのゲートに接続している。上記オペアンプＯＰ１は上記出力線Ａ１の電圧Ｖｉが上
記基準電圧ＶＲＥＦと等しくなるように、上記制御トラ
ンジスタＴＲＰをオンオフ制御する。上記制御トランジ
スタＴＲＰのオンオフ制御において、制御トランジスタ
ＴＲＰのオフからオンへの動作は高速にする一方、上記
制御トランジスタＴＲＰのオンからオフへの動作は低速
にするようにしている。

【００１４】上記構成の電圧降下回路は、図１（Ｂ）に
示すように、半導体集積回路の内部回路の負荷が増加す
ると、第１のコンデンサＣ１が放電して、出力線Ａ１か
ら上記内部回路に電流が流れる。このとき、上記出力線
Ａ１の電圧Ｖｉがアンダーシュートして、外部電源の電
圧ＶＣＣよりも低い基準電圧ＶＲＥＦよりも低くなる。すると、オペアンプＯＰ１は上記制御トランジスタＴＲ
Ｐを高速にオンにして、外部電源を上記出力線Ａ１に導
通させる。すると、上記外部電源から上記出力線Ａ１を
介して上記内部回路に速やかに電流Ｉｉが供給される。また、このとき、第１のコンデンサＣ１は、上記外部電
源からの電流によって、充電される。そして、上記出力
線Ａ１の電圧Ｖｉは上昇する。このように、オペアンプ
ＯＰ１は上記制御トランジスタＴＲＰを高速にオンする
ので、上記出力線Ａ１の電圧Ｖｉのアンダーシュートを
小さくできる。また、このとき、オペアンプＯＰ１は還
流用のトランジスタＴＲＮをオフにしており、第２のコ
ンデンサＣ２は充電されない。したがって、このとき、
図１（Ｂ）に示すように、上記還流用のトランジスタＴ
ＲＮと第２のコンデンサＣ２との接続点の電圧Ｖ３は上
昇しない。

【００１５】次に、上記内部回路の負荷が減少すると、
上記外部電源から上記第１のコンデンサＣ１に流れ込む
電流が増加する。そして、上記出力線Ａ１の電圧がオー
バーシュートして、上記基準電圧ＶＲＥＦよりも高くな
る。すると、上記オペアンプＯＰ１は、上記制御トラン
ジスタＴＲＰを低速でオフにして、上記外部電源と上記
出力線Ａ１とを非導通にする。このとき、上記オペアン
プＯＰ１は、還流用のトランジスタＴＲＮをオンにして
、第２のコンデンサＣ２を出力線Ａ１に導通させる。すると、上記第１のコンデンサＣ１に蓄積した電荷が上
記出力線Ａ１を通って、上記第２のコンデンサＣ２に流
れ込む。したがって、上記出力線Ａ１の電圧は、速やか
に上記基準電圧ＶＲＥＦ付近まで低下する。このため、
上記内部回路の負荷変動による上記出力線Ａ１の電圧の
オーバーシュートを速やかに解消できる。したがって、
出力線Ａ１の電圧のオーバーシュートが上記内部回路に
、ダメージを与えることを防止できる。また、制御トラ
ンジスタＴＲＰをオンオフ制御しているので、ダミー負
荷に常に電流を流し続ける従来例と異なり、超低消費電
力の要求に対応できる。

【００１６】次に、第２の発明の実施例を図２（Ａ）に
示す。この第２の発明の実施例は、前述の第１の発明の
実施例の還流用のトランジスタＴＲＮに換えて、抵抗Ｒ
３を設けた点のみが前述の第１の発明の実施例と異なる
。したがって、前述の第１の発明の実施例と同一部分には
同一番号を付して、第１の発明の実施例と異なる部分を
重点的に説明する。

【００１７】この実施例は、図２（Ａ）に示すように、
出力線Ａ１とグランドとの間に抵抗Ｒ３と第２のコンデ
ンサＣ２とを直列に接続している。この抵抗Ｒ３と第２
のコンデンサＣ２との直列回路の時定数は、制御トラン
ジスタＴＲＰのオン時に、第２のコンデンサＣ２と抵抗
Ｒ３との接続点の電圧上昇速度が、出力線Ａ１の電圧上
昇速度よりも小さくなるように設定している。この実施
例は、図２（Ｂ）に示すように、半導体集積回路の内部
回路の負荷が増加すると、第１のコンデンサＣ１が放電
して、出力線Ａ１から上記内部回路に電流が流れる。ま
た、このとき、第２のコンデンサＣ２は、わずかに放電
する。そして、このとき、上記出力線Ａ１の電圧Ｖｉが
アンダーシュートして、外部電源の電圧ＶＣＣよりも低
い基準電圧ＶＲＥＦよりも低くなる。すると、オペアン
プＯＰ１は上記制御トランジスタＴＲＰを高速にオンに
して、外部電源を上記出力線Ａ１に導通させる。すると
、上記外部電源から上記出力線Ａ１を介して上記内部回
路に電流Ｉｉが供給される。このとき、第１のコンデン
サＣ１は、上記外部電源からの電流によって充電される
。そして、上記出力線Ａ１の電圧Ｖｉは上昇する。このよ
うに、オペアンプＯＰ１は上記制御トランジスタＴＲＰ
を高速にオンするので、上記出力線Ａ１の電圧Ｖｉのア
ンダーシュートを小さくできる。また、このとき、第２
のコンデンサＣ２は上記外部電源から抵抗Ｒ３を介して
、第１のコンデンサＣ１よりもゆっくりと充電される。したがって、このとき、図２（Ｂ）に示すように、上記
抵抗Ｒ３と第２のコンデンサＣ２との接続点の電圧Ｖ３
の上昇速度は、上記出力線Ａ１の電圧Ｖｉの上昇速度よ
りも小さい。

【００１８】次に、上記内部回路の負荷が減少すると、
上記外部電源から上記第１のコンデンサに流れ込む電流
が増加する。そして、上記出力線Ａ１の電圧がオーバー
シュートして、上記基準電圧ＶＲＥＦよりも高くなる。すると、上記オペアンプＯＰ１は上記制御トランジスタ
ＴＲＰを低速でオフにして、上記外部電源と上記出力線
Ａ１とを非導通にする。すると、上記第１のコンデンサ
Ｃ１に蓄積した電荷が上記出力線Ａ１を通って、上記第
２のコンデンサＣ２に流れ込む。したがって、上記出力
線Ａ１の電圧は、速やかに上記基準電圧ＶＲＥＦ付近ま
で低下する。このため、上記内部回路の負荷変動による
上記出力線Ａ１の電圧のオーバーシュートを速やか解消
できる。したがって、出力線Ａ１の電圧のオーバーシュ
ートが上記内部回路にダメージを与えることを防止でき
る。また、制御トランジスタＴＲＰをオンオフ制御している
ので、ダミー負荷に常に電流を流し続ける従来例と異な
り、超低消費電力の要求に対応できる。

【００１９】次に、第１の発明と第２の発明とを組み合
わせた実施例を図３（Ａ）に示す。この実施例は、前述
の第２の発明の実施例において、抵抗Ｒ３と第２のコン
デンサＣ２との接続点と、出力線Ａ１との間に第１の発
明の実施例の還流用のトランジスタＴＲＮを備えて、こ
のトランジスタＴＲＮのゲートをオペアンプＯＰ１の出
力端子に接続している点のみが前述の第２の発明の実施
例と異なる点である。したがって、前述の第２の発明の
実施例と同一部分には同一番号を付して、第２の発明の
実施例と異なる部分を重点的に説明する。

【００２０】この実施例は、図３（Ａ）に示すように、
第２のコンデンサＣ２と出力線Ａ１との間に抵抗Ｒ３と
還流用のトランジスタＴＲＮとを並列に接続している。この実施例は、図３（Ｂ）に示すように、内部回路の負
荷が変動して、制御用のトランジスタＴＲＰがオンから
オフするときに、上記還流用のトランジスタＴＲＮがオ
フからオンになるので、第１のコンデンサＣ１に蓄積し
た電荷が上記還流用のトランジスタＴＲＮを通って第２
のコンデンサＣ２に流れ込み、出力線Ａ１の電圧は、速
やかに基準電圧ＶＲＥＦ付近まで低下する。したがって
、上記制御用のトランジスタＴＲＰがオンからオフする
ときの出力線Ａ１の電圧Ｖｉのオーバーシュートを、速
やかに解消できる。したがって、出力線Ａ１の電圧のオ
ーバーシュートが上記内部回路にダメージを与えること
を防止できる。また、制御トランジスタＴＲＰをオンオ
フ制御しているので、ダミー負荷に常に電流を流し続け
る従来例と異なり、超低消費電力の要求に対応できる。

【００２１】

【発明の効果】以上の説明より明らかなように、第１の
発明の電圧降下回路は、出力線の電圧がオーバーシュー
トした時に、制御トランジスタをオフにすると共に、還
流用のトランジスタをオンにして、上記出力線に接続し
た第１のコンデンサに蓄積した電荷を上記出力線に接続
した第２のコンデンサに流し込むので、上記出力線の電
圧のオーバーシュートを速やかに解消できる。したがっ
て、上記出力線の電圧のオーバーシュートが上記内部回
路にダメージを与えることを防止できる。また、上記制
御トランジスタをオンオフ制御しているので、ダミー負
荷に常に電流を流し続ける従来例と異なり、超低消費電
力の要求に対応できる。

【００２２】第２の発明の電圧降下回路は、出力線の電
圧がオーバーシュートした時に、制御トランジスタをオ
フにする。このとき、上記出力線に接続した第１のコン
デンサに蓄積した電荷を、抵抗を介して第２のコンデン
サに流し込むので、上記出力線の電圧のオーバーシュー
トを速やかに解消できる。したがって、上記出力線の電
圧のオーバーシュートが上記内部回路にダメージを与え
ることを防止できる。また、上記制御トランジスタをオ
ンオフ制御しているので、ダミー負荷に常に電流を流し
続ける従来例と異なり、超低消費電力の要求に対応でき
る。

【図面の簡単な説明】

【図１】　　第１の発明の電圧降下回路の実施例の回路
図とその動作波形図である。

【図２】　　第２の発明の電圧降下回路の実施例の回路
図とその動作波形図である。

【図３】　　第１の発明と第２の発明を組み合わせた実
施例の回路図とその動作波形図である。

【図４】　　従来の電圧降下回路の回路図とその動作波
形図である。

【符号の説明】

Claims

【特許請求の範囲】

【請求項１】　　出力線と外部電源との間に接続した制
御トランジスタと、上記出力線の電圧が入力され、上記
出力線の電圧を上記外部電源の電圧よりも低い所定の電
圧にするように上記制御トランジスタの制御端子を制御
する制御回路と、上記出力線とグランドとの間に接続し
た第１のコンデンサを備えた電圧降下回路において、上
記出力線とグランドとの間に還流用のトランジスタと第
２のコンデンサとを直列に接続し、上記制御回路の出力
端子を上記還流用のトランジスタの制御端子に接続した
ことを特徴とする電圧降下回路。
【請求項２】　　出力線と外部電源との間に接続した制
御トランジスタと、上記出力線の電圧が入力され、上記
出力線の電圧を上記外部電源の電圧よりも低い所定の電
圧にするように上記制御トランジスタの制御端子を制御
する制御回路と、上記出力線とグランドとの間に接続し
た第１のコンデンサを備えた電圧降下回路において、上
記出力線とグランドとの間に抵抗と第２のコンデンサと
を直列に接続したことを特徴とする電圧降下回路。