JP6793772B2

JP6793772B2 - 電圧ジェネレータ

Info

Publication number: JP6793772B2
Application number: JP2019046266A
Authority: JP
Inventors: 佐藤　貴彦; 貴彦佐藤
Original assignee: Winbond Electronics Corp
Current assignee: Winbond Electronics Corp
Priority date: 2019-03-13
Filing date: 2019-03-13
Publication date: 2020-12-02
Anticipated expiration: 2039-03-13
Also published as: US10656664B1; TWI684088B; TW202034109A; JP2020149352A

Description

本発明は、電圧ジェネレータに関する。

図５は、従来技術の電圧ジェネレータ５００ｃの回路説明図を示している。
第２電圧レギュレータ５０５ｃがイネーブル信号ｖｅｎによってディスエーブルモードからイネーブルモードに切り換わった後、第２電圧レギュレータ５０５ｃのフィードバック電圧ｖｆｂは、再び基準電圧ｖｒｅｆに固定される必要があり、フィードバック電圧ｖｆｂが基準電圧ｖｒｅｆに固定される過程で必要となる一定の長さの時間ｔｃ（安定時間（ｓｅｔｔｌｉｎｇｔｉｍｅ）と称する）は、図６に示すとおりである。この安定時間は、負荷５０６の一定時間の長さの作業を不安定にさせ、作業効率に影響を及ぼす。

本発明は、出力電圧の安定時間及びオーバーシュート、アンダーシュート電圧の幅を縮小することができる電圧ジェネレータを提供する。

本発明の実施形態は、基準電圧に基づいて出力端子に出力電圧を供給する第１電圧レギュレータと、第２電圧レギュレータと、を含み、前記第２電圧レギュレータは、イネーブル信号に基づいてイネーブルモード又はディスエーブルモードで動作し、前記第２電圧レギュレータが前記イネーブルモードで動作する時、前記基準電圧に基づいて前記出力端子に前記出力電圧を供給し、前記第２電圧レギュレータは、前記イネーブルモードで動作する時、前記出力電圧に基づいたフィードバック電圧と前記基準電圧との差を増幅して前記出力電圧まで出力する誤差増幅器と、前記出力電圧を分圧し、前記フィードバック電圧を発生する分圧回路と、前記第２電圧レギュレータが前記イネーブル信号に基づいて、前記ディスエーブルモードから前記イネーブルモードに切り換えられた後の初期時間区間において、前記フィードバック電圧の電圧値を初期電圧値にさせ、第１コンデンサ、第２コンデンサ及び第１抵抗器を含み、前記第１コンデンサ、前記第２コンデンサ及び前記第１抵抗器が前記分圧回路の一端と接地端子との間に直列接続され、且つ前記初期電圧値が前記第１コンデンサの容量値に反比例する初期電圧ジェネレータと、を含む、電圧ジェネレータを提供する。

本発明のもう１つの実施形態は、第１コンデンサ、第２コンデンサ、第３コンデンサ、第１トランジスタ、第２トランジスタ及び第１抵抗器を含み、前記第２コンデンサ、前記第３コンデンサ及び前記第１抵抗器が前記分圧回路の一端と接地端子との間に互いに直列接続され、前記第１トランジスタ及び第２トランジスタが前記イネーブル信号に制御され、前記第１コンデンサの一端を前記接地端子又は前記分圧回路に結合させ、且つ前記初期電圧値が前記第１コンデンサの容量値に反比例する初期電圧ジェネレータを含む、電圧ジェネレータを提供する。

上記に基づき、本発明の電圧ジェネレータに基づき、フィードバック電圧がディスエーブルモードからイネーブルモードに切り換わった後の初期電圧値が基準電圧に近づき、フィードバック電圧に基準電圧に固定する過程で比較的短い安定時間、比較的小さいオーバーシュート、アンダーシュート電圧をもたせることができ、従って、電圧ジェネレータが低消費電力モードから比較的高い消費電力モードへ切り換わる時、出力電圧に比較的短い安定時間、比較的小さいオーバーシュート、アンダーシュート電圧をもたせることができる。

本発明の第１実施形態の電圧ジェネレータを示す回路図である。図１の示す電圧ジェネレータの各電圧信号のタイミング図である。本発明の第２実施形態の電圧ジェネレータを示す回路図である。図３の示す電圧ジェネレータの各電圧信号のタイミング図である。従来技術の電圧ジェネレータの回路説明図である。図５の電圧ジェネレータの各電圧信号のタイミング図である。

以下、図面を参照して本発明の実施例形態について説明する。

図１は、本発明の第１実施形態の電圧ジェネレータ１００ａの回路図である。

本実施形態の電圧ジェネレータ１００ａは、接地端子１００、電源端子１０１、出力端子１０２、第１電圧レギュレータ１０３、基準電圧源１０４、第２電圧レギュレータ１０５ａを含み、そのうちの第２電圧レギュレータ１０５ａは、初期電圧ジェネレータ１０７ａ、誤差増幅器１０８、インバータ１０９、イネーブル信号入力端子１１０、トランジスタＰ１、トランジスタＰ２、トランジスタＰ３、第１抵抗器Ｒ１、第２抵抗器Ｒ２、第３抵抗器Ｒ３及び第１コンデンサＣ１及び第２コンデンサＣ２を含む。

上述の構成部材の接続関係は、次のとおりである。基準電圧源１０４の一端は、誤差増幅器１０８の反転入力端子及び第１電圧レギュレータ１０３の入力端子と接続し、基準電圧源１０４の他端は、接地端子１００と接続する。誤差増幅器１０８のイネーブル端子、トランジスタＰ３の制御端及びインバータ１０９の入力端子は、イネーブル信号入力端子１１０と接続する。トランジスタＰ３の一端、トランジスタＰ２の制御端は、誤差増幅器１０８の出力端子と接続する。トランジスタＰ３、Ｐ２の他端は、電源端子１０１と接続する。トランジスタＰ２の一端、トランジスタＰ１の他端及び第１電圧レギュレータ１０３の出力端子は、出力端子１０２と接続する。トランジスタＰ１の制御端は、インバータ１０９の出力端子連接と接続する。第３抵抗器Ｒ３の一端、第２抵抗器Ｒ２の他端は、誤差増幅器１０８の非反転入力端子と接続する。第３抵抗器Ｒ３の他端は、接地端子１００と接続する。第２抵抗器Ｒ２の一端、トランジスタＰ１の一端は、第２コンデンサＣ２の一端と接続する。第２コンデンサＣ２の他端、第２抵抗器Ｒ２の他端は、第１抵抗器Ｒ１の一端と接続する。第１抵抗器Ｒ１の他端は、第１コンデンサＣ１の一端と接続する。第１コンデンサＣ１の他端は、接地端子１００と接続する。負荷１０６の一端は、出力端子１０２と接続する。負荷１０６の他端は、接地端子１００と接続し、電源端子１０１は、電源電圧ｖｄｄと接続し、接地端子１００は、接地電圧と接続する。

以下、上記のような構成の電圧ジェネレータ１００ａの動作について説明する。

図１及び図２を参照し、イネーブル信号ｖｅｎが第２論理レベルである時、即ち、イネーブルモードである時、電圧ジェネレータ１００ａの第１電圧レギュレータ１０３及び第２電圧レギュレータ１０５ａは基準電圧源１０４が発生する基準電圧ｖｒｅｆに基づいて、出力端子１０２に接続する負荷１０６に出力電圧ｖｏｕｔを提供する。電源を節約するため、負荷１０６が低消費電力モードで動作する時、電圧ジェネレータ１００ａは、イネーブル信号ｖｅｎが第１論理レベルに設定されることによって、第２電圧レギュレータ１０５ａをディスエーブルモードに設定でき、第１電圧レギュレータ１０３のみで負荷１０６に出力電圧ｖｏｕｔを提供し、このように、第２電圧レギュレータ１０５ａの待機電流を節約し、省電力の効果を達成する。負荷１０６が比較的高い消費電力モードで動作する時、電圧ジェネレータ１００ａは、イネーブル信号ｖｅｎが第２論理レベルに設定されることによって第２電圧レギュレータ１０５ａをディスエーブルモードからイネーブルモードに切り換え、第１電圧レギュレータ１０３及び第２電圧レギュレータ１０５ａに同時に負荷１０６に出力電圧ｖｏｕｔを提供させる。

上記の第１論理レベルは、論理ハイレベルであっても、論理ローレベルであってもよく、特に限定しない。また、第２論理レベルは、第１論理レベルと相補的な論理レベルである。

電圧ジェネレータ１００ａは、下記方式によって第２電圧レギュレータ１０５ａをディスエーブルモードに設定する。先ず、第１論理レベルであるイネーブル信号ｖｅｎに基づき、誤差増幅器１０８をディスエーブルモードに設定し、トランジスタＰ３をオンにし、トランジスタＰ１をオフにし、トランジスタＰ２を制御端の電圧上昇によってオフにし、第２抵抗器Ｒ２、第３抵抗器Ｒ３に電流が流れないようにし、ディスエーブルモードの設定を完成し、省電力の効果を達成する。注意すべきこととして、第２電圧レギュレータ１０５ａがディスエーブルモードである状況において、第１電圧レギュレータ１０３は、依然として正常に動作し、即ち、第１電圧レギュレータ１０３は、依然として負荷１０６に出力電圧ｖｏｕｔを提供し、この時、第２抵抗器Ｒ２、第３抵抗器Ｒ３に電流が流れず、即ち、第３抵抗器Ｒ３の両端の電圧が等しく、従って、ディスエーブルモードにおいて、フィードバック電圧ｖｆｂは、接地端子１００の接地電圧に等しい。

イネーブル信号ｖｅｎが第１論理レベルから第２論理レベルに切り換わり、第２電圧レギュレータ１０５ａがディスエーブルモードからイネーブルモードに切り換わった後、誤差増幅器１０８は、イネーブルにされ、トランジスタＰ３がオフとなり、トランジスタＰ１がオンとなり、誤差増幅器１０８、トランジスタＰ２及び図１に示す第１抵抗器Ｒ１、第２抵抗器Ｒ２、第３抵抗器Ｒ３及び第１コンデンサＣ１、第２コンデンサＣ２等の回路はフィードバック電圧ｖｆｂを初期電圧値ｖｉｎｉａから基準電圧ｖｒｅｆに固定し直し、イネーブル信号ｖｅｎが第１論理レベルを第２論理レベルに切り換えた後からフィードバック電圧ｖｆｂが基準電圧ｖｒｅｆに固定されるまでの過程でかかる時間ｔａを安定時間と称し、図２に示すとおりである。

以下、フィードバック電圧ｖｆｂの初期電圧値ｖｉｎｉａについて分析する。イネーブル信号ｖｅｎが第１論理レベルにある時（即ち、ディスエーブルモード）、初期電圧ジェネレータ１０７ａの第１コンデンサＣ１及び第２コンデンサＣ２の両端の電圧は、何れも接地端子１００の接地電圧に等しく、従って、この時、第１コンデンサＣ１及び第２コンデンサＣ２は、何れも電荷を蓄積していない。イネーブル信号ｖｅｎが第１論理レベルから第２論理レベルに切り換わった後、トランジスタＰ１がオンとなり、トランジスタＰ１を介して初期電圧ジェネレータ１０７ａに注入された電荷が第１コンデンサＣ１及び第２コンデンサＣ２に分配され、第１コンデンサＣ１及び第２コンデンサＣ２の電荷の分配関係は、以下の方程式（１）で表すことができ、方程式（１）からフィードバック電圧ｖｆｂの初期電圧値ｖｉｎｉａが第１コンデンサＣ１の容量値に反比例し、第２コンデンサＣ２の容量値に比例することを推論できる。

また、方程式（１）から第１コンデンサＣ１、第２コンデンサＣ２の容量値の設計方式が、フィードバック電圧ｖｆｂの初期電圧値ｖｉｎｉａを基準電圧ｖｒｅｆに近づけ、フィードバック電圧ｖｆｂが基準電圧ｖｒｅｆに固定されるまでの過程の安定時間とオーバーシュート、アンダーシュート電圧を縮小することを分かることができ、例えば、基準電圧ｖｒｅｆ＝１ボルト（ｖｏｌｔ，Ｖ）、出力電圧ｖｏｕｔ＝３Ｖである時、第１コンデンサＣ１及び第２コンデンサＣ２の容量値の比率（Ｃ１／Ｃ２）は、実質上２に等しいものとして設計できる。

イネーブル信号ｖｅｎが第１論理レベルから第２論理レベルに切り換わった後、フィードバック電圧ｖｆｂの初期電圧値ｖｉｎｉａは、基準電圧ｖｒｅｆよりもやや大きい電圧値であれば、第２電圧レギュレータ１０５ａの負のフィードバック設計によって、誤差増幅器１０８がフィードバック電圧ｖｆｂと基準電圧ｖｒｅｆとの差を増幅し、トランジスタＰ２の制御端の電圧を上昇させ、第２抵抗器Ｒ２、第３抵抗器Ｒ３へ流れる電流を低下させ、従って、フィードバック電圧ｖｆｂが降下し、徐々に基準電圧ｖｒｅｆに固定される。

これに対し、フィードバック電圧ｖｆｂの初期電圧値ｖｉｎｉａは、基準電圧ｖｒｅｆよりやや小さい電圧値であれば、第２電圧レギュレータ１０５ａの負のフィードバック設計によって、誤差増幅器１０８は、フィードバック電圧ｖｆｂと基準電圧ｖｒｅｆとの差を増幅し、トランジスタＰ２の制御端の電圧を降下させ、第２抵抗器Ｒ２、第３抵抗器Ｒ３へ流れる電流を上昇させ、従って、フィードバック電圧ｖｆｂが上昇し、徐々に基準電圧ｖｒｅｆに固定される。

述べておくべきこととして、第１コンデンサＣ１は、
フィードバック電圧ｖｆｂの初期電圧値ｖｉｎｉａを決定し、フィードバック電圧ｖｆｂが基準電圧ｖｒｅｆに速く固定可能にすることに用いることができる以外に、第２電圧レギュレータ１０５ａの位相補償（ｐｈａｓｅｃｏｍｐｅｎｓａｔｉｏｎ）に用いることもでき、従って、回路面積を減少させ、コストを低減することができる。

次に、図３及び図４を参照して本発明の第２実施形態の電圧ジェネレータ１００ｂについて説明する。

第１実施形態の電圧ジェネレータ１００ａと異なり、本実施形態の電圧ジェネレータ１００ｂは、トランジスタＰ１及び初期電圧ジェネレータ１０７ａを設置せず、第３抵抗器Ｒ３と接地端子１００との間にトランジスタＮ１を接続する。また、第２抵抗器Ｒ２の両端に初期電圧ジェネレータ１０７ｂを接続する。その他の構成は、図１の電圧ジェネレータ１００ａと同じであるので、同じ構成要素については、同じ符号を付与し、重複した説明を適当に省略する。

上述のトランジスタＮ１の制御端は、イネーブル信号入力端子１１０と接続され、トランジスタＮ１の一端は、第３抵抗器Ｒ３の他端と接続され、トランジスタＮ１の他端は、接地端子１００と接続される。上述初期電圧ジェネレータ１０７ｂにおいて、第２コンデンサＣ２の一端は、第２抵抗器Ｒ２の一端と接続され、第２コンデンサＣ２の他端は、第２抵抗器Ｒ２の他端と接続される。第１抵抗器Ｒ１の一端は、第２コンデンサＣ２の他端と接続され、第１抵抗器Ｒ１の他端は、第３コンデンサＣ３の一端と接続される。第３コンデンサＣ３の他端は、接地端子１００と接続される。トランジスタＰ４の制御端、トランジスタＮ２の制御端は、インバータ１０９の出力端子と接続され、トランジスタＰ４の他端は、第２コンデンサＣ２の他端と接続され、トランジスタＰ４の一端は、トランジスタＮ２の一端と接続され、トランジスタＮ２の他端は、接地端子１００と接続される。第１コンデンサＣ１の一端は、トランジスタＮ２の一端と接続され、第１コンデンサＣ１の他端は、接地端子１００と接続される。

また、本実施形態の電圧ジェネレータ１００ｂは第１実施形態の電圧ジェネレータ１００ａと同じく、フィードバック電圧ｖｆｂの初期電圧値ｖｉｎｉｂを基準電圧ｖｒｅｆに近づけるように設計し、フィードバック電圧ｖｆｂが基準電圧ｖｒｅｆに固定されるまでの過程の安定時間及び発生し得るオーバーシュート、アンダーシュート電圧の幅を縮小する。

以下、上記のような構成の電圧ジェネレータ１００ｂの動作について説明する。

図３及び図４を同時に参照し、イネーブル信号ｖｅｎは、第２論理レベルである時、即ち、イネーブルモードである時、電圧ジェネレータ１００ｂの第１電圧レギュレータ１０３及び第２電圧レギュレータ１０５ｂは、基準電圧源１０４が発生する基準電圧ｖｒｅｆに基づき、出力端子１０２に接続された負荷１０６に出力電圧ｖｏｕｔを提供する。電源を節約するため、負荷１０６が低消費電力モードで動作する時、電圧ジェネレータ１００ｂは、イネーブル信号ｖｅｎが第１論理レベルに設定されることによって、第２電圧レギュレータ１０５ｂをディスエーブルモードに設定し、第１電圧レギュレータ１０３のみによって負荷１０６に出力電圧ｖｏｕｔを提供し、このように、第２電圧レギュレータ１０５ｂの待機電流を節約し、省電力の効果を達成することができる。負荷１０６が比較的高い消費電力モードで動作する時、電圧ジェネレータ１００ｂは、イネーブル信号ｖｅｎが第２論理レベルに設定されることによって、第２電圧レギュレータ１０５ｂをディスエーブルモードからイネーブルモードに切り換え、第１電圧レギュレータ１０３及び第２電圧レギュレータ１０５ｂに同時に負荷１０６に出力電圧ｖｏｕｔを提供させる。

本実施例において、電圧ジェネレータ１００ｂは、下記方式によって、第２電圧レギュレータ１０５ｂをディスエーブルモードに設定する。先ず、第１論理レベルであるイネーブル信号ｖｅｎに基づき、誤差増幅器１０８をディスエーブルモードに設定し、トランジスタＰ３がオンになり、トランジスタＮ１がオフになり、トランジスタＰ２が制御電圧の上昇によってオフになり、第２抵抗器Ｒ２、第３抵抗器Ｒ３には電流が流れず、ディスエーブルモードの設定を完成し、省電力の効果を達成する。注意すべきこととして、第２電圧レギュレータ１０５ｂがディスエーブルモードである状況において、第１電圧レギュレータ１０３は、依然として正常動作し、即ち、第１電圧レギュレータ１０３は、依然として負荷１０６に出力電圧ｖｏｕｔを提供し、この時、第２抵抗器Ｒ２、第３抵抗器Ｒ３に電流が流れず、即ち、第２抵抗器Ｒ２の両端の電圧が等しく、従って、ディスエーブルモードにおいて、フィードバック電圧ｖｆｂは、出力電圧ｖｏｕｔに等しい。

イネーブル信号ｖｅｎが第１論理レベルから第２論理レベルに切り換わり、第２電圧レギュレータ１０５ｂをディスエーブルモードからイネーブルモードに切り換えた後、誤差増幅器１０８がイネーブルにされ、トランジスタＰ３及びトランジスタＮ２がオフになり、トランジスタＮ１及びトランジスタＰ４がオンとなり、誤差増幅器１０８、トランジスタＰ２及び図３に示す第１抵抗器Ｒ１、第２抵抗器Ｒ２、第３抵抗器Ｒ３、第１コンデンサＣ１、第２コンデンサＣ２及び第３コンデンサＣ３等の回路は、フィードバック電圧ｖｆｂを初期電圧値ｖｉｎｉｂから基準電圧ｖｒｅｆに固定し直し、イネーブル信号ｖｅｎが第１論理レベルから第２論理レベルに切り換わった後からフィードバック電圧ｖｆｂが基準電圧ｖｒｅｆに固定されるまでの過程でかかる時間ｔｂを安定時間と称し、図４に示すとおりである。

以下、フィードバック電圧ｖｆｂの初期電圧値ｖｉｎｉｂについて分析する。イネーブル信号ｖｅｎが第１論理レベルにある時（即ちディスエーブルモード）、トランジスタＰ４がオフになってトランジスタＮ２がオンになり、従って、初期電圧ジェネレータ１０７ｂ中の各コンデンサの両端の電圧は、それぞれ、第１コンデンサＣ１の両端の電圧が接地端子１００の接地電圧に等しく、第２コンデンサＣ２の兩端の電圧が何れも出力電圧ｖｏｕｔに等しく、第３コンデンサＣ３の一端が出力電圧ｖｏｕｔであり、他端が接地端子１００の接地電圧である。上記の電圧の関係は、この時の第１コンデンサＣ１及び第２コンデンサＣ２が何れも電荷を蓄積しておらず、第３コンデンサＣ３がＣ３ｖｏｕｔの電荷を蓄積していると推論できる。イネーブル信号ｖｅｎは、第１論理レベルから第２論理レベルに切り換わり、トランジスタＰ４がオンになってトランジスタＮ２がオフになり、第３コンデンサＣ３に蓄積された電荷Ｃ３ｖｏｕｔが第１コンデンサＣ１及び第２コンデンサＣ２に分配され、この時の第１コンデンサＣ１、第２コンデンサＣ２及び第３コンデンサＣ３の電荷の分配関係は、以下の方程式（２）で表すことができ、該方程式（２）からフィードバック電圧ｖｆｂの初期電圧値ｖｉｎｉｂが容量値Ｃ１に反比例し、第３コンデンサＣ３の容量値と第２コンデンサＣ２の容量値との差値に比例することを推論できる。

また、方程式（２）から第１コンデンサ〜第３コンデンサＣ１−Ｃ３の容量値の設計方法が、フィードバック電圧ｖｆｂの初期電圧値ｖｉｎｉｂを基準電圧ｖｒｅｆに近づけ、フィードバック電圧ｖｆｂが基準電圧ｖｒｅｆに固定されるまでの過程の安定時間及びオーバーシュート、アンダーシュート電圧を縮小することを分かることができ、例えば、基準電圧ｖｒｅｆ＝１Ｖであり、出力電圧ｖｏｕｔ＝３Ｖである時、第１コンデンサ〜第３コンデンサの容量値の関係：Ｃ１／（Ｃ３−Ｃ２）が実質上２に等しいものとして設計できる。

イネーブル信号ｖｅｎが第１論理レベルから第２論理レベルに切り換わった後、フィードバック電圧ｖｆｂの初期電圧値ｖｉｎｉｂは、基準電圧ｖｒｅｆの電圧値よりもやや大きければ、第２電圧レギュレータ１０５ｂの負のフィードバック設計によって、誤差増幅器１０８は、フィードバック電圧ｖｆｂと基準電圧ｖｒｅｆとの差を増幅し、トランジスタＰ２の制御端の電圧を上昇させ、第２抵抗器Ｒ２、第３抵抗器Ｒ３に流れる電流を低下させ、従って、フィードバック電圧ｖｆｂが降下して徐々に基準電圧ｖｒｅｆに固定される。

これに対し、フィードバック電圧ｖｆｂの初期電圧値ｖｉｎｉｂが基準電圧ｖｒｅｆの電圧値よりもやや小さければ、第２電圧レギュレータ１０５ｂの負のフィードバック設計によって、誤差増幅器１０８は、フィードバック電圧ｖｆｂと基準電圧ｖｒｅｆとの差を増幅し、トランジスタＰ２の制御端の電圧を降下させ、第２抵抗器Ｒ２、第３抵抗器Ｒ３に流れる電流を上昇させ、従って、フィードバック電圧ｖｆｂが上昇して徐々に基準電圧ｖｒｅｆに固定される。

述べておくべきこととして、第１コンデンサＣ１は、フィードバック電圧ｖｆｂの初期電圧値ｖｉｎｉｂを決定し、フィードバック電圧ｖｆｂを比較的速く基準電圧ｖｒｅｆに固定可能にするために用いられる以外に、同時に第２電圧レギュレータ１０５ｂの位相補償に用いることもでき、従って、回路面積を縮小し、コストを低減することができる。

上記を総合し、本発明の電圧ジェネレータ１００ａ、１００ｂは、ディスエーブルモードからイネーブルモードに切り換わった後のフィードバック電圧ｖｆｂの初期電圧値を基準電圧ｖｒｅｆに近づけ、フィードバック電圧ｖｆｂに基準電圧ｖｒｅｆに固定するまでの過程で比較的短い安定時間と比較的小さいオーバーシュート、アンダーシュート電圧をもたせ、従って、電圧ジェネレータ１００ａ、１００ｂが低消費電力モードから比較的高い消費電力モードに切り換わる時、出力電圧ｖｏｕｔに比較的短い安定時間と比較的小さいオーバーシュート、アンダーシュート電圧をもたせることができる。

１００ａ、１００ｂ、５００ｃ電圧ジェネレータ
１００接地端子
１０１電源端子
１０２、５０２出力端子
１０３、５０３第１電圧レギュレータ
１０４、５０４基準電圧源
１０５ａ、１０５ｂ、５０５ｃ第２電圧レギュレータ
１０６、５０６負荷
１０７ａ、１０７ｂ初期電圧ジェネレータ
１０８誤差増幅器
１０９インバータ
１１０イネーブル信号入力端子
Ｐ１、Ｐ２、Ｐ３、Ｐ４トランジスタ
Ｎ１、Ｎ２トランジスタ
Ｒ１第１抵抗器
Ｒ２第２抵抗器
Ｒ３第３抵抗器
Ｃ１第１コンデンサ
Ｃ２第２コンデンサ
Ｃ３第３コンデンサ
ｖｅｎイネーブル信号
ｖｆｂフィードバック電圧
ｖｏｕｔ出力電圧
ｖｒｅｆ基準電圧
ｖｉｎｉａ、ｖｉｎｉｂ初期電圧値
ｖｄｄ電源電圧
ｔａ、ｔｂ、ｔｃ安定時間

Claims

基準電圧に基づいて出力端子に出力電圧を供給する第１電圧レギュレータと、
第２電圧レギュレータと、
を含み、
前記第２電圧レギュレータは、イネーブル信号に基づいてイネーブルモード又はディスエーブルモードで動作し、前記第２電圧レギュレータが前記イネーブルモードで動作する時、前記基準電圧に基づいて前記出力端子に前記出力電圧を供給し、前記第２電圧レギュレータは、
前記イネーブルモードで動作する時、前記出力電圧に基づいたフィードバック電圧と前記基準電圧との差を増幅して前記出力電圧まで出力する誤差増幅器と、
前記出力電圧を分圧し、前記フィードバック電圧を発生する分圧回路と、
前記第２電圧レギュレータが前記イネーブル信号に基づいて、前記ディスエーブルモードから前記イネーブルモードに切り換えられた後の初期時間区間において、前記フィードバック電圧の電圧値を初期電圧値にさせ、第１コンデンサ、第２コンデンサ及び第１抵抗器を含み、前記第１コンデンサ、前記第２コンデンサ及び前記第１抵抗器が前記分圧回路の電圧がより高い一端と接地端子との間に直列接続され、前記第２コンデンサと前記第１抵抗器の接続点が前記分圧回路に接続され、且つ前記初期電圧値が前記第１コンデンサの容量値、前記第２コンデンサの容量値及び前記出力電圧に基づいて決定する初期電圧ジェネレータと、
を含む、電圧ジェネレータ。
前記分圧回路は、第２抵抗器及び第３抵抗器を含み、前記第２抵抗器及び前記第３抵抗器は、前記出力端子と前記接地端子との間に直列接続される請求項１に記載の電圧ジェネレータ。
前記第２コンデンサの一端は、前記分圧回路の一端に接続され、前記第２コンデンサの他端は、前記第１抵抗器の一端に接続され、前記第１抵抗器の他端は、前記第１コンデンサの一端に接続され、前記第１コンデンサの他端は、前記接地端子に接続される請求項１又は２に記載の電圧ジェネレータ。
前記初期電圧値は、以下の式（１）を満たし、
ｖｏｕｔは、前記出力電圧であり、Ｃ１は、前記第１コンデンサの容量値であり、Ｃ２は、前記第２コンデンサの容量値である請求項１に記載の電圧ジェネレータ。
基準電圧に基づいて出力端子に出力電圧を供給する第１電圧レギュレータと、
第２電圧レギュレータと、
を含み、
前記第２電圧レギュレータは、イネーブル信号に基づいてイネーブルモード又はディスエーブルモードで動作し、前記第２電圧レギュレータが前記イネーブルモードで動作する時、前記基準電圧に基づいて前記出力端子に前記出力電圧を供給し、前記第２電圧レギュレータは、
前記イネーブルモードで動作する時、前記出力電圧に基づいたフィードバック電圧と前記基準電圧との差を増幅して前記出力電圧まで出力する誤差増幅器と、
前記出力電圧を分圧し、前記フィードバック電圧を発生する分圧回路と、
前記第２電圧レギュレータが前記イネーブル信号に基づいて、前記ディスエーブルモードから前記イネーブルモードに切り換えられた後の初期時間区間において、前記フィードバック電圧の電圧値を初期電圧値にさせ、第１コンデンサ、第２コンデンサ、第３コンデンサ、第１トランジスタ、第２トランジスタ及び第１抵抗器を含み、前記第２コンデンサ、前記第３コンデンサ及び前記第１抵抗器が前記分圧回路の電圧がより高い一端と接地端子との間に直列接続され、前記第２コンデンサと前記第１抵抗器の接続点が前記分圧回路に接続され、前記第１トランジスタ及び第２トランジスタが前記イネーブル信号に制御され、前記第１コンデンサの一端を前記接地端子又は前記分圧回路に結合させ、且つ前記初期電圧値が前記第１コンデンサの容量値、前記第２コンデンサの容量値、前記第３コンデンサの容量値及び前記出力電圧に基づいて決定する初期電圧ジェネレータと、
を含む、電圧ジェネレータ。
前記分圧回路は、第２抵抗器及び第３抵抗器を含み、前記第２抵抗器及び前記第３抵抗器は、前記出力端子と前記接地端子との間に直接接続される請求項５に記載の電圧ジェネレータ。
前記第２コンデンサの一端は、前記分圧回路の一端に接続され、前記第２コンデンサの他端は、前記第１抵抗器の一端に接続され、前記第１抵抗器の他端は、前記第３コンデンサの一端に接続され、前記第３コンデンサの他端は、前記接地端子に接続され、前記第１トランジスタの一端及び前記第２トランジスタの一端は、前記第１コンデンサの一端に接続され、前記第１トランジスタの他端及び前記第１コンデンサの他端は、前記接地端子に接続され、前記第２トランジスタの他端は、前記第２コンデンサの他端に接続される請求項５に記載の電圧ジェネレータ。
前記初期電圧値は、以下の式（２）を満たし、
ｖｏｕｔは、前記出力電圧であり、Ｃ１は、前記第１コンデンサの容量値であり、Ｃ２は、前記第２コンデンサの容量値であり、Ｃ３は、前記第３コンデンサの容量値である請求項５に記載の電圧ジェネレータ。