CN108121392A - 电压调节电路 - Google Patents

电压调节电路 Download PDF

Info

Publication number
CN108121392A
CN108121392A CN201710973675.8A CN201710973675A CN108121392A CN 108121392 A CN108121392 A CN 108121392A CN 201710973675 A CN201710973675 A CN 201710973675A CN 108121392 A CN108121392 A CN 108121392A
Authority
CN
China
Prior art keywords
voltage
circuit
signal
ldo
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710973675.8A
Other languages
English (en)
Inventor
张延安
李嘉富
池育德
史毅骏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN108121392A publication Critical patent/CN108121392A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

本发明实施例涉及一种电压调节电路，其包含：电压调节器，其经配置以基于输入电压提供稳定输出电压；及控制电路，其耦合到所述电压调节器，且经配置以响应于在所述控制电路的输入端处提供的启用信号转变为预定状态而提供注入电流以维持所述稳定输出电压，且在所述控制电路检测到所述输出电压的电压电平高于预定义电压电平时停止提供所述注入电流。

Description

电压调节电路
技术领域
本发明实施例涉及一种电压调节电路。
背景技术
归因于多种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的改进，半导体产业已经历快速增长。一般来说，集成密度的此改进起因于缩减半导体工艺节点(例如，朝向低于20nm的节点缩减工艺节点)。期望以减少的功率消耗增加性能与缩减尺寸相当。在此方面，通常使用线性电压调节器(例如，低压差(LDO)调节器)来提供明确指定的(well-specified)且稳定的直流(DC)电压。一般来说，LDO调节器特征为其的低压差电压，低压差电压指代各自输入电压与输出电压之间的小的差。
发明内容
本发明实施例涉及一种电压调节电路，其包括：电压调节器，其经配置以基于输入电压提供稳定输出电压；及控制电路，其耦合到所述电压调节器，且经配置以响应于在所述控制电路的输入端处提供的启用信号转变为预定状态而提供注入电流以维持所述稳定输出电压，且在所述控制电路检测到所述输出电压的电压电平高于预定义电压电平时停止提供所述注入电流。
本发明实施例涉及一种电压调节电路，其包括：电压调节器，其经配置以基于输入电压提供稳定输出电压；及控制电路，其耦合到所述电压调节器，且经配置以响应于在所述控制电路的输入端处提供的启用信号转变为预定状态而提供注入电流以维持所述稳定输出电压，其中所述控制电路进一步包括：传感器电路，其经配置以比较所述输出电压的电压电平与预定义电压电平以提供传感器输出信号；延迟电路，其经配置以提供延迟输出信号；NAND逻辑门，其耦合到所述传感器电路及所述延迟电路，且经配置以对所述启用信号、所述传感器输出信号及所述延迟输出信号的逻辑上反相的信号执行NAND逻辑函数，且基于所述启用信号、所述传感器输出信号及所述延迟输出信号的所述逻辑上反相的信号的各自逻辑状态的组合而提供注入控制信号；及p型金属氧化物半导体(PMOS)晶体管，其由所述注入控制信号门控，且经配置以基于所述注入控制信号的逻辑状态选择性地提供所述注入电流。
本发明实施例涉及一种用于控制电压调节器使其基于输入电压提供输出电压的方法，其包括：响应于启用信号而将注入电流提供到所述电压调节器；及当检测到所述输出电压的电压电平高于预定义电压电平时，选择性地停止提供所述注入电流。
本发明实施例涉及低压差调节器电路。
附图说明
当结合附图阅读时，从以下详细描述最佳理解本揭露的方面。应注意，各种构件不一定按比例绘制。事实上，为清楚论述，可任意增大或减小各种构件的尺寸。
图1展示根据一些实施例的低压差(LDO)调节器电路的示范性框图。
图2A分别展示根据一些实施例的图1的LDO调节器电路的LDO调节器的示范性电路图。
图2B分别展示根据一些实施例的图1的LDO调节器电路的LDO控制电路的示范性电路图。
图2C展示根据一些实施例的图1的LDO调节器电路的LDO控制电路的另一示范性电路图。
图3A展示根据一些实施例的操作图1的LDO调节器电路的信号的第一组波形。
图3B展示根据一些实施例的操作图1的LDO调节器电路的信号的第二组波形。
图4展示根据各种实施例的操作图1的LDO调节器电路的方法的流程图。
具体实施方式
以下揭露描述用于实施主题的不同特征的各种示范性实施例。下文描述组件及布置的特定实例以简化本揭露。当然，此些实例仅为实例且并不打算为限制性的。例如，将了解，当一元件被称作“连接到”或“耦合到”另一元件时，其可直接连接到或耦合到所述另一元件，或可存在一或多个中介元件。
一般来说，低压差(LDO)调节器经配置以基于输入电压(例如，未调节输入电压)提供明确指定的且稳定的直流(DC)输出电压(例如，经调节输出电压)而具有低压差电压。本文中使用的“压差电压”通常指代跨(LDO)调节器维持所调节的输出电压所需的最小电压。即使由电源提供的输入电压降到非常接近输出电压的电平的电平且未经调节，LDO调节器仍可产生经调节且稳定的输出电压。此稳定特性使LDO调节器能够在多种集成电路(IC)应用(例如，存储器装置、功率IC装置等)中使用。当耦合到各种负载量时，使用注入电路或反冲器电路以进一步确保由LDO调节器提供的经调节输出电压保持尽可能稳定。此注入电路通常耦合到提供LDO调节器的输出电压的LDO调节器的输出节点。当LDO调节器的负载从轻负载量转变为重负载量时，可暂时性地将输出电压拉到较低电压电平。为补偿此以维持稳定输出电压，启动注入电路以将大体上大的注入电流提供到LDO调节器的输出节点且继而提供到负载。然而，常规注入电路通常使用预定义延迟来停止提供此大注入电流。因而，可发生多种问题，例如(举例来说)存在输出电压的非所要过冲，此继而可引起对负载(例如，从LDO调节器接收输出电压的装置或电路)的损坏。
本揭露提供LDO调节器电路的各种实施例。LDO调节器电路包含LDO调节器及耦合到所述LDO调节器的LDO控制电路。在一些实施例中，LDO控制电路经配置以动态地监测LDO调节器的负载且提供对应响应以避免上文提及的问题，同时维持LDO调节器的稳定输出电压。更明确地说，在一些实施例中，LDO控制电路包含注入电路，通过比较实时监测的输出电压的电压电平与参考电压电平而选择性地停用所述注入电路。因而，所公开的LDO控制电路的注入电路无法将注入电流过度地提供到LDO调节器的输出节点，此有利地避免过冲问题。此外，此参考电压电平可预定义为不同于LDO调节器的输入电压。因而，可依据所公开LDO调节器电路的应用提供额外灵活性。
图1展示根据各种实施例的低压差(LDO)调节器电路100的示范性框图。如所示，LDO调节器电路100包含LDO调节器102及耦合到LDO调节器102的LDO控制电路104。在一些实施例中，LDO调节器102经配置以在其输入节点101处接收输入电压Vin(其可由电源(例如，电池)提供且可未经调节)且在其输出节点103处提供经调节输出电压Vout。输出电压Vout的电压电平可比输入电压Vin的电压电平低大体上小的量(例如，从约100mV到约1V)，此通常被称作LDO调节器102的压差电压。如“低压差”所暗指，通常将此压差电压选择为大体上小的。此外，在一些实施例中，LDO控制电路104耦合到LDO调节器102的输出节点(即，103)。
一般来说，LDO控制电路104经配置以帮助在各种负载量各自耦合到输出节点103时将输出电压维持在大体上稳定值。更明确地说，根据一些实施例，通过启用(EN)信号107而启动LDO控制电路104。在启动之后，LDO控制电路104经配置以将注入电流(Iinj)提供到输出节点103(及经耦合负载110)，且实时监测输出电压Vout以比较Vout与预定义参考电压Vref，以选择性地停用注入电流Iinj。下文将分别参考图2A及2B到2C而进一步详细论述LDO调节器102及LDO控制电路104的细节。
如上文提及，LDO控制电路104经启动以响应于EN信号107被确证为高逻辑状态(HIGH)而提供注入电流Iinj。在一些实施例中，此EN信号107可为由LDO调节器电路100的负载110(例如(举例来说)存储器装置)提供的启用信号。更明确地说，当用户打算操作负载110时，EN信号107可被确证为HIGH。在一些实施例中，EN信号107还作为输入信号提供到LDO控制电路104。即，当用户操作负载110时，用户还可启动LDO控制电路104以提供注入电流Iinj。例如，在其中负载110包含存储器装置的实施例中，当用户存取(例如，读取或写入到)存储器装置时，EN信号107可被确证为HIGH。当存取存储器装置(即，负载110)时，EN信号107转变为HIGH。因此，LDO调节器102可产生电压用于存储器装置的字线以从存储器装置的至少一个存储器胞读出数据位。此外，根据一些实施例，LDO控制电路104还经启动以提供注入电流Iinj。
图2A展示根据各种实施例的LDO调节器102的示范性电路图。应注意，图2A的所展示实施例仅为经提供用于说明的简化电路图。即，LDO调节器102可实施为LDO调节器的多种电路图的任一个以包含其它元件及/或电路，例如，分压器、Miller补偿电路、一或多个开关等。
在一些实施例中，LDO调节器102包含误差放大器202、晶体管208及电容器210。误差放大器202包含分别耦合到输入节点101及输出节点103的第一输入端子及第二输入端子(例如，非反相输入端子及反相输入端子)。误差放大器202的输出端子耦合到备用电流源207(其由晶体管208形成)。在一些实施例中，备用电流源207实施为p型金属氧化物半导体(PMOS)晶体管208。然而，应了解，备用电流源207可实施为多种晶体管及/或电路的任一个。进一步关于备用电流源207实施为PMOS晶体管208的实施例，晶体管208的栅极耦合到误差放大器202的输出端子，晶体管208的源极耦合到第一供应电压(例如，Vdd)，且晶体管208的漏极耦合到输出节点103。
如上文提及，由于图2A中的LDO调节器102的所展示实施例仅为简化实例，故如下简要描述LDO调节器102的操作。在一些实施例中，为操作LDO调节器102，通过备用电流源207产生备用电流Is。备用电流Is对电容器210充电以建立输出节点103处的输出电压Vout。输出电压Vout受控于误差放大器202的非反相输入端子处的输入电压Vin。更明确地说，当Vout的电压电平相对较高时，由晶体管208的栅极接收的误差电压(即，误差放大器202的输出)成比例地增大。误差电压的增大使晶体管208(即，备用电流源207)的源极-栅极电压(Vsg)减小，此引起备用电流Is的减低。因此，Vout的电压电平减低。经由相反机制，相对较低输出电压电平将误差电压下拉，接着使备用电流Is增大，且继而使Vout的电压电平增大。换句话说，LDO调节器102经配置以将Vout的电压电平控制在大体上稳定值，且此稳定值经控制以接近输入电压Vin的电压电平。
图2B展示根据各种实施例的LDO控制电路104的示范性示意图。如所示，LDO控制电路104包含反相器222、延迟电路224、传感器电路226、一逻辑门228及注入电路230。在一些实施例中，延迟电路224包含彼此串联耦合的多个延迟门(例如，反相器)。延迟门的部分经配置以使EN信号107延迟第一延迟，且依第一延迟提供传感器启用信号225以启动传感器电路226。此外，多个延迟门(即，整个延迟电路224)经配置以使EN信号107延迟第二延迟，以(依第二延迟)提供延迟输出信号223。此外，延迟输出信号223通过反相器222而作为信号229提供到逻辑门228。因而，信号229逻辑上与延迟输出信号223(具有门延迟)反相。为阐明的目的，信号229在本文中被称作“反相延迟信号229”。在一些实施例中，第一延迟不同于第二延迟。在一些替代实施例中，延迟电路224可为选用的，即，延迟输出信号223与传感器启用信号225之间无延迟。
在一些实施例中，传感器电路226可包含具有以下两个输入端子的比较器电路：反相输入端子，其经配置以接收存在于输出节点103处的输出电压Vout；及非反相输入端子，其经配置以接收参考电压Vref。如上文提及，根据各种实施例，通过传感器启用信号225而启动传感器电路226。在启动之后，传感器电路226经配置以基于对Vout及Vref的电压电平的比较而将传感器输出信号227提供到逻辑门228，此将在下文进一步详细论述。
仍参考图2B，在一些实施例中，逻辑门228包含NAND逻辑门，所述NAND逻辑门经配置以在其输入端子处接收EN信号107、传感器输出信号227及反相延迟信号229(延迟输出信号223的逻辑上反相版本)，且对所述所接收信号执行NAND逻辑函数以提供注入控制信号231。此注入控制信号231可包含脉冲信号。此外，根据各种实施例，包含一或多个脉冲的此注入控制信号231可用以启动/停用注入电路230。在一些实施例中，注入电路230是由PMOS晶体管232实施。在一些其它实施例中，注入电路230可由多种晶体管/电路元件的任一个实施同时保持在本揭露的范围内。进一步关于其中注入电路230包含PMOS晶体管232的实施例，PMOS晶体管232分别在其源极及漏极处耦合在Vdd与输出节点103之间，且PMOS晶体管232的栅极经配置以接收注入控制信号231。取决于注入控制信号(脉冲信号)231的逻辑状态，PMOS晶体管232可接通或切断，此分别对应于注入电流Iinj的启动及停用。下文将参考图3A及3B进一步详细论述用来操作LDO控制电路104的本文中提及的信号(例如，225、227、229、231等)。
在一些实施例中，PMOS晶体管232可用作开关及充电元件两者。换句话说，当PMOS晶体管232接通(启动)时，PMOS晶体管232经配置以通过使注入电流Iinj流动而对输出节点103(及耦合到其的负载110)充电；且当PMOS晶体管232切断(停用)时，PMOS晶体管232经配置以通过使注入电流Iinj停止流动而停止对输出节点103(及耦合到其的负载110)充电。因而，在一些实施例中，PMOS晶体管232可经选择以在线性模式(即，Vsd1<Vsg1-|Vt1|)下操作，其中Vsdl指代跨PMOS晶体管232的源极及漏极的电压降，Vsgl指代跨PMOS晶体管232的源极及栅极的电压降，且Vtl指代PMOS晶体管232的阈值电压。
图2C展示根据各种实施例的LDO控制电路104的另一示范性图式。为清楚起见，图2C的所展示实施例在本文中被称作LDO控制电路250。在一些实施例中，LDO控制电路250大体上类似于LDO控制电路104(图2B)，惟LDO控制电路250进一步包含串联耦合在PMOS晶体管232与输出节点103之间的至少一额外PMOS晶体管252除外，且通过模拟偏压控制电路254而加偏压于(门控)此PMOS晶体管252。更明确地说，在一些实施例中，PMOS晶体管252的源极耦合到PMOS晶体管232的漏极，且PMOS晶体管252的漏极耦合到输出节点103。
此外，模拟偏压控制电路254经配置以在PMOS晶体管252的栅极处提供偏压电压261，以引起PMOS晶体管252在饱和模式(即，Vsd2>Vsg2-|Vt2|)下操作，其中Vsd2指代跨PMOS晶体管252的源极及漏极的电压降，Vsg2指代跨PMOS晶体管252的源极及栅极的电压降，且Vt2指代PMOS晶体管252的阈值电压。因而，在一些实施例中，在PMOS晶体管232及252经选择以分别在线性模式及饱和模式下操作时，PMOS晶体管232可用作开关，且PMOS晶体管252可用作经配置以提供注入电流Iinj的充电元件。由于PMOS晶体管252(LDO控制电路250中的充电元件)在饱和模式下操作，故有利地，由PMOS晶体管252提供的注入电流Iinj可更稳定，此继而引起输出电压Vout更稳定。此外，在一些实施例中，可经由由模拟偏压控制电路254执行的从平衡操作而产生此偏压电压，此将在下文进一步详细论述。
在一些实施例中，模拟偏压控制电路254包含第一PMOS晶体管256、第二PMOS晶体管258及电流源260(例如，门控在恒定电压的NMOS晶体管)，其中第一PMOS晶体管256及第二PMOS晶体管258以及电流源260串联耦合在Vdd与接地之间。此外，第一PMOS晶体管256的源极耦合到Vdd；第一PMOS晶体管256的栅极经配置以接收偏压启用信号255；第一PMOS晶体管256的漏极耦合到第二PMOS晶体管258的源极；第二PMOS晶体管258的栅极在共同节点X处耦合到第二PMOS晶体管258的漏极；且共同节点X耦合到电流源260及PMOS晶体管252的栅极。
通过将模拟偏压控制电路254实施为图2C的电路图，可将实施上稳定偏压电压261提供到PMOS晶体管252的栅极，以保证PMOS晶体管252在饱和模式下操作。更明确地说，在一些实施例中，电流源260经配置以提供恒定偏压电流Ibias。此外，一旦PMOS晶体管256接收到确证为LOW的偏压启用信号255，PMOS晶体管256便接通，且在一些实施例中，PMOS晶体管256及258用作将偏压电流Ibias镜像到PMOS晶体管232及252而作为注入电流Iinj的电流镜。由于PMOS晶体管258是二极管连接的(即，PMOS晶体管258的栅极及漏极在一起)，故保证PMOS晶体管258在其各自饱和模式下操作，此继而引起偏压电压261在大体上稳定值，约Vdd减Vth(Vth是PMOS晶体管256的阈值电压)。
图3A及3B分别展示根据一些实施例的操作所公开LDO调节器电路100的多个信号(例如，EN信号107、传感器启用信号225、传感器输出信号227、反相延迟信号229、注入控制信号231及输出电压Vout)的第一组及第二组示范性波形。更明确地说，当监测到输出电压Vout的电压电平高于Vref的电压电平时，形成第一组波形(图3A)；且当监测到输出电压Vout的电压电平低于Vref的电压电平时，形成第二组波形(图3B)。由于多个信号(107、225、227、229、231及Vout)是通过LDO调节器电路100使用以执行各自操作，故结合图1及2A到2C而提供图3A及3B的以下论述。
首先参考图3A，如上文提及，当在时间“t1”使用/存取LDO调节器电路100的负载110时，EN信号107从逻辑低状态(LOW)转变为逻辑高状态(HIGH)。因而，由于传感器输出信号227及反相延迟信号229保持为HIGH(归因于由延迟电路224提供的各自延迟)，注入控制信号231可在时间“t2”从HIGH转变为LOW。在一些实施例中，t2可在t1之后约门延迟(即，由NAND门228提供的延迟)。应注意，在图3A中，在时间t1，输出电压Vout的电压电平具有暂态下降。根据一些实施例，此暂态下降可归因于通过负载110的输出电流的突然增大。一旦注入控制信号231在时间t2转变为LOW，注入电路230(PMOS晶体管232)便接通以将注入电流Iinj提供到负载110。因而，Vout的电压电平可开始增大，如图3A中展示。在时间“t3”，传感器启用信号225从LOW转变为HIGH使得启动传感器电路226。一旦传感器电路226经启动，传感器电路226便开始比较其两个输入信号的电压电平：Vout及Vref。在一些实施例中，当Vout的电压电平高于Vref的电压电平(此为图3A中所示的情形)时，传感器电路226输出为LOW的传感器输出信号227。因此，在对HIGH EN信号107、LOW传感器输出信号227及HIGH或LOW反相延迟信号229执行NAND逻辑函数之后，注入控制信号231从LOW转变为HIGH。因此，PMOS晶体管232切断，借此引起注入电流Iinj停止流入到负载110中。在一些实施例中，由于注入电流Iinj适时终止(通过监测输出电压Vout的电压电平)，故有利地抑制输出电压Vout的过冲。输出电压Vout的此受抑制过冲提供优于常规LDO调节器的各种优点以例如保护LDO调节器电路100的经耦合电路(例如，LDO调节器电路100的一或多个负载)。
其次，参考图3B，类似地，当在时间“t11”使用/存取负载110时，EN信号107从LOW转变为HIGH。因而，由于传感器输出信号227及反相延迟信号229保持为HIGH(归因于由延迟电路224提供的各自延迟)，注入控制电路231可在时间“t12”从HIGH转变为LOW。在一些实施例中，t12可在t11之后约门延迟(即，由NAND门228提供的延迟)。一旦注入控制信号231在时间t12转变为LOW，注入电路230(PMOS晶体管232)便接通以将注入电流Iinj提供到负载110。因而，Vout的电压电平可开始增大，如图3B中展示。随后，在时间“t13”，传感器启用信号225从LOW转变为HIGH使得启动传感器电路226。类似地，在启动之后，传感器电路226开始比较Vout及Vref的电压电平。在一些实施例中，当Vout的电压电平低于Vref的电压电平(此为图3B中所示的情形)时，传感器电路226使传感器输出信号277保持为HIGH。因而，注入控制信号231保持为LOW。随后，在时间“t14”，反相延迟信号229因EN信号107转变为HIGH而从HIGH转变为LOW，且此转变由延迟电路224延迟且进一步在逻辑上由反相器222反相。因此，在对HIGH EN信号107、HIGH传感器输出信号227及LOW反相延迟信号229执行NAND逻辑函数之后，注入控制信号231从LOW转变为HIGH。因此，PMOS晶体管232切断，借此引起注入电流Iinj停止流入到负载110中。在图3B的情形中，即使当Vout的电压电平不大于预定义电压电平Vref时，注入电流Iinj可仍依预定义延迟(例如，由延迟电路224提供的门延迟)终止。因而，注入电流Iinj无法无穷尽地提供到负载110，此可有利地降低LDO调节器电路100的功率消耗。
应注意，图3A及3B中传感器启用信号225及反相延迟信号229的各自脉冲宽度彼此不同。在一些实施例中，可基于传感器电路226的各自输出行为而确定传感器启用信号225及反相延迟信号229的脉冲宽度是否不同。更特定地说，如果在传感器启用信号225转变为LOW之后，传感器电路226可锁存其各自输出信号(例如，传感器输出信号227)的逻辑状态，那么传感器启用信号225的脉冲宽度可窄于反相器延迟信号229的脉冲宽度，此是图3A到3B中展示的情况。如果在传感器启用信号225转变为LOW之后，传感器电路226无法锁存传感器输出信号227的逻辑状态，那么传感器启用信号225及反相延迟信号229的脉冲宽度可彼此相等。
在一些实施例中，Vref的电压电平可经选择以不同于输入电压Vin(图1)的电压电平。当Vref及Vin的电压稳准彼此不同时，LDO调节器电路100可经调适以在各种应用中使用。即，可将多种电路的任一个耦合到LDO调节器电路100作为其负载。替代地或额外地，在一些实施例中，Vref的电压电平可经选择以与输入电压Vin的电压电平相同。因而，输出电压Vout的电压电平可经调节以大体上接近输入电压Vin的电压电平。因此，LDO调节器电路100可依更灵敏方式操作。
图4展示根据各种实施例的用以稳定LDO调节器电路100的经调节输出电压Vout的方法400的流程图。在各种实施例中，方法400的操作是通过图1到3B中展示的各自组件执行。为论述的目的，将结合图1到3B来描述方法400的以下实施例。方法400的所展示实施例仅为一实例。因此，应了解，可省略、重新排序及/或添加多种操作的任一个同时保持在本揭露的范围内。
根据各种实施例，方法以操作402开始，其中通过LDO调节器提供经调节输出电压。使用LDO调节器电路100作为实例，通过LDO调节器102经由调节未调节输入电压Vin而提供输出电压Vout。在一些实施例中，输出电压Vout的电压电平可略低于输入电压Vin的电压电平。
根据各种实施例，方法继续到操作404，其中将负载耦合到LDO调节器的输出节点或存取已耦合负载，使得启动耦合到LDO调节器的LDO控制电路。以上述实例继续，当存取LDO调节器102的负载(也为LDO调节器电路100的负载)(例如，100)时，启用(EN)信号107转变为HIGH，借此启动LDO控制电路104。更明确地说，当EN信号转变为HIGH时，LDO控制电路104的注入电路230被启动，且其经配置以提供注入电流Iinj使其流到负载110中。
根据各种实施例，方法继续到操作406，其中动态地监测经调节输出电压的电压电平。取决于经耦合负载的负载量，输出电压的电压电平可变化。在一些实施例中，LDO控制电路的传感器电路动态地监测输出电压的电压电平，且使用参考电压电平来比较输出电压的此电压电平。以相同实例继续，LDO控制电路104的传感器电路226动态地比较输出电压Vout及参考电压Vref的电压电平。接着，LDO控制电路104确定Vout的电压电平是高于还是低于Vref的电压电平。
根据各种实施例，方法继续到操作408，其中选择性地停用由LDO控制电路提供的注入电流。使用上述实例继续，当传感器电路226确定Vout的电压电平高于Vref的电压电平时，传感器电路226确证传感器输出信号227为LOW，以引起注入电路230停止提供注入电流Iinj(即，停用注入电流)，此展示在图3A的情形中。另一方面，当传感器电路226确定Vout的电压电平低于Vref的电压电平时，反相延迟信号229由延迟电路224输出延迟讯号223凭借着反相器222转为LOW，以引起注入电路230停止提供注入电流Iinj(即，停用注入电流)，此展示在图3B的情形中。
在一实施例中，公开一种电压调节电路。所述电路包含：电压调节器，其经配置以基于输入电压提供稳定输出电压；及控制电路，其耦合到所述电压调节器，且经配置以响应于在所述控制电路的输入端处提供的启用信号转变为预定状态而提供注入电流以维持稳定输出电压，且在所述控制电路检测到所述输出电压的电压电平高于预定义电压电平时停止提供所述注入电流。
在另一实施例中，一种电压调节电路包含：电压调节器，其经配置以基于输入电压提供稳定输出电压；及控制电路，其耦合到所述电压调节器，且经配置以响应于在所述控制电路的输入端处提供的启用信号转变为预定状态而提供注入电流以维持稳定输出电压。所述控制电路进一步包括：传感器电路，其经配置以比较所述输出电压的电压电平与预定义电压电平以提供传感器输出信号；延迟电路，其经配置以提供延迟输出信号；NAND逻辑门，其耦合到所述传感器电路及所述延迟电路，且经配置以对所述启用信号、所述传感器输出信号及延迟输出信号执行NAND逻辑函数，且基于所述启用信号、所述传感器输出信号及所述延迟输出信号的各自逻辑状态的组合而提供注入控制信号；及p型金属氧化物半导体(PMOS)晶体管，其由所述注入控制信号门控，且经配置以基于所述注入控制信号的逻辑状态而选择性地提供所述注入电流。
在另一实施例中，一种用于控制电压调节器使其基于输入电压提供输出电压的方法包含：响应于启用信号而将注入电流提供到所述电压调节器；及当检测到所述输出电压的电压电平高于预定义电压电平时，选择性地停止提供所述注入电流。
前文概述若干实施例的特征使得一般技术人员可更好地理解本揭露的方面。所属领域的技术人员应明白，其可容易将本揭露用作用于设计或修改其它工艺及结构的基础以实行本文中所介绍的实施例的相同目的及/或达成相同优点。所属领域的技术人员还应意识到，此些等效构造并未脱离本揭露的精神及范围，且其可在不脱离本揭露的精神及范围的情况下在本文中进行各种改变、置换及更改。
符号说明
100 低压差(LDO)调节器电路
101 输入节点
102 低压差(LDO)调节器
103 输出节点
104 低压差(LDO)控制电路
107 启用(EN)信号
110 负载
202 误差放大器
207 备用电流源
208 p型金属氧化物半导体(PMOS)晶体管
210 电容器
222 反相器
223 延迟输出信号
224 延迟电路
225 传感器启用信号
226 传感器电路
227 传感器输出信号
228 逻辑门/NAND门
229 反相延迟信号/反相器延迟信号
230 注入电路
231 注入控制信号
232 p型金属氧化物半导体(PMOS)晶体管
250 低压差(LDO)控制电路
252 p型金属氧化物半导体(PMOS)晶体管
254 模拟偏压控制电路
255 偏压启用信号
256 第一p型金属氧化物半导体(PMOS)晶体管
258 第二p型金属氧化物半导体(PMOS)晶体管
260 电流源
261 偏压电压
400 方法
402 操作
404 操作
406 操作
408 操作
Ibias 偏压电流
Iinj 注入电流
Is 备用电流
Vin 输入电压
Vout 输出电压
Vref 参考电压/预定义电压电平
X 共同节点

Claims (1)

1.一种电压调节电路，其包括：
电压调节器，其经配置以基于输入电压提供稳定输出电压；及
控制电路，其耦合到所述电压调节器，且经配置以响应于在所述控制电路的输入端处提供的启用信号转变为预定状态而提供注入电流以维持所述稳定输出电压，且在所述控制电路检测到所述输出电压的电压电平高于预定义电压电平时停止提供所述注入电流。
CN201710973675.8A 2016-11-29 2017-10-18 电压调节电路 Pending CN108121392A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662427722P 2016-11-29 2016-11-29
US62/427,722 2016-11-29
US15/494,329 US10534386B2 (en) 2016-11-29 2017-04-21 Low-dropout voltage regulator circuit
US15/494,329 2017-04-21

Publications (1)

Publication Number Publication Date
CN108121392A true CN108121392A (zh) 2018-06-05

Family

ID=62190144

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710973675.8A Pending CN108121392A (zh) 2016-11-29 2017-10-18 电压调节电路

Country Status (3)

Country Link
US (4) US10534386B2 (zh)
CN (1) CN108121392A (zh)
TW (1) TW201833708A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113253784A (zh) * 2020-02-11 2021-08-13 台湾积体电路制造股份有限公司 电压调节电路及其控制方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10534386B2 (en) 2016-11-29 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Low-dropout voltage regulator circuit
US11482889B2 (en) * 2019-01-09 2022-10-25 Integrated Device Technology, Inc. Wireless power receiver configurable for LDO or buck operation
US11720129B2 (en) * 2020-04-27 2023-08-08 Realtek Semiconductor Corp. Voltage regulation system resistant to load changes and method thereof
US11329559B2 (en) * 2020-08-24 2022-05-10 Nanya Technology Corporation Low dropout regulator and control method thereof
US11480985B2 (en) * 2021-01-21 2022-10-25 Qualcomm Incorporated Low-power voltage regulator with fast transient response
KR20220130400A (ko) 2021-03-18 2022-09-27 삼성전자주식회사 저전압 강하 레귤레이터 및 이를 포함하는 전력관리 집적회로
KR20220148548A (ko) * 2021-04-29 2022-11-07 삼성전자주식회사 이상 전압 감지 장치, 스토리지 장치 및 차량

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4818901A (en) * 1987-07-20 1989-04-04 Harris Corporation Controlled switching CMOS output buffer
US5604417A (en) * 1991-12-19 1997-02-18 Hitachi, Ltd. Semiconductor integrated circuit device
JPH06112801A (ja) * 1992-09-29 1994-04-22 Hitachi Ltd 出力回路
US5694356A (en) * 1994-11-02 1997-12-02 Invoice Technology, Inc. High resolution analog storage EPROM and flash EPROM
EP1087507B1 (en) * 1999-09-21 2004-10-13 STMicroelectronics S.r.l. Method of controlling a DC-DC converter
US6229289B1 (en) * 2000-02-25 2001-05-08 Cadence Design Systems, Inc. Power converter mode transitioning method and apparatus
US6201375B1 (en) * 2000-04-28 2001-03-13 Burr-Brown Corporation Overvoltage sensing and correction circuitry and method for low dropout voltage regulator
CN1452308A (zh) * 2002-04-18 2003-10-29 姜涛 绿色开关电源
JP4838498B2 (ja) * 2003-05-21 2011-12-14 キヤノン株式会社 表示装置
KR100699824B1 (ko) * 2004-05-14 2007-03-27 삼성전자주식회사 프로그램 효율을 향상시키고 메모리셀 스트레스를감소시키는 플래쉬 메모리장치의 승압전압 발생회로 및 방법
US7212043B2 (en) * 2005-03-11 2007-05-01 Broadcom Corporation Line regulator with high bandwidth (BW) and high power supply rejection ration (PSRR) and wide range of output current
US8203276B2 (en) * 2008-11-28 2012-06-19 Lightech Electronic Industries Ltd. Phase controlled dimming LED driver system and method thereof
JP5287191B2 (ja) * 2008-12-03 2013-09-11 株式会社リコー ヒステリシススイッチングレギュレータ及びその動作制御方法
FR2945120B1 (fr) * 2009-04-30 2015-11-27 Ulis Systeme et procede de detection de rayonnement infrarouge
US9243960B2 (en) * 2009-04-30 2016-01-26 Ulis System and method for detecting infrared radiation
US8289009B1 (en) * 2009-11-09 2012-10-16 Texas Instruments Incorporated Low dropout (LDO) regulator with ultra-low quiescent current
US8816655B2 (en) * 2010-10-25 2014-08-26 Samsung Electronics Co., Ltd. Voltage regulator having soft starting function and method of controlling the same
US8441874B2 (en) * 2010-12-28 2013-05-14 Stmicroelectronics International N.V. Memory device with robust write assist
US8669801B2 (en) * 2011-06-10 2014-03-11 Cypress Semiconductor Corporation Analog delay cells for the power supply of an RFID tag
TWI439695B (zh) * 2011-07-12 2014-06-01 Univ Nat Cheng Kung 熱探針
US9075422B2 (en) * 2012-05-31 2015-07-07 Nxp B.V. Voltage regulator circuit with adaptive current limit and method for operating the voltage regulator circuit
US9170591B2 (en) * 2013-09-05 2015-10-27 Stmicroelectronics International N.V. Low drop-out regulator with a current control circuit
US9880575B2 (en) * 2013-12-05 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Power converter and method of use
US9703303B2 (en) * 2014-04-25 2017-07-11 Nxp Usa, Inc. Charge pump LDO with secondary sensing for low power need based refresh
TWI514104B (zh) * 2014-07-11 2015-12-21 Novatek Microelectronics Corp 用於穩壓器之電流源及其穩壓器
US9608537B1 (en) * 2014-09-19 2017-03-28 Alfred E. Mann Foundation For Scientific Research Active rectifier and regulator circuit
US20160282889A1 (en) * 2015-03-26 2016-09-29 Tarun Mahajan Linear and non-linear control for digitally-controlled low-dropout circuitry
US9887620B2 (en) * 2015-06-05 2018-02-06 Dong-Sheng Li Power converter
US10599730B2 (en) * 2016-03-25 2020-03-24 International Business Machines Corporation Guided search via content analytics and ontology
CN107526388B (zh) * 2016-06-22 2018-10-30 上海和辉光电有限公司 低压差线性稳压器
EP3273320B1 (en) * 2016-07-19 2019-09-18 NXP USA, Inc. Tunable voltage regulator circuit
US10534386B2 (en) * 2016-11-29 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Low-dropout voltage regulator circuit
US10571945B2 (en) * 2018-02-21 2020-02-25 Atlazo, Inc. Low power regulator circuits, systems and methods regarding the same
EP3709123A1 (en) * 2019-03-12 2020-09-16 ams AG Voltage regulator, integrated circuit and method for voltage regulation
US11262778B2 (en) * 2019-06-28 2022-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Reference voltage generation
CN112583259B (zh) * 2019-09-27 2022-03-18 长鑫存储技术有限公司 电源模块和存储器
US11687107B2 (en) * 2020-11-09 2023-06-27 Cirrus Logic, Inc. Voltage regulators
US11705897B2 (en) * 2021-10-06 2023-07-18 Qualcomm Incorporated Delay line with process-voltage-temperature robustness, linearity, and leakage current compensation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113253784A (zh) * 2020-02-11 2021-08-13 台湾积体电路制造股份有限公司 电压调节电路及其控制方法
US11720130B2 (en) 2020-02-11 2023-08-08 Taiwan Semiconductor Manufacturing Company Limited On-chip power regulation system for MRAM operation

Also Published As

Publication number Publication date
US20180150090A1 (en) 2018-05-31
US20200150703A1 (en) 2020-05-14
US20210294368A1 (en) 2021-09-23
TW201833708A (zh) 2018-09-16
US20230393598A1 (en) 2023-12-07
US11042176B2 (en) 2021-06-22
US11797034B2 (en) 2023-10-24
US10534386B2 (en) 2020-01-14

Similar Documents

Publication Publication Date Title
CN108121392A (zh) 电压调节电路
JP7316327B2 (ja) 低ドロップアウトレギュレータ
CN1900875B (zh) 电压调节器
JP6346967B2 (ja) 基準電圧回路
US10122270B2 (en) Tunable voltage regulator circuit
US7834611B2 (en) Bandgap reference generating circuit
TWI747332B (zh) 參考電壓產生器、預穩定電路以及用於產生參考電壓的方法
CN108255225A (zh) 一种基准电压源
US11720130B2 (en) On-chip power regulation system for MRAM operation
US20100034031A1 (en) Semiconductor memory device
US8581560B2 (en) Voltage regulator circuit for generating a supply voltage in different modes
TW201716903A (zh) 使用多電源和增益提升技術之電壓調節器以及包含該電壓調節器的行動裝置
KR20080101168A (ko) 반도체 소자의 전압 스위치 회로
KR100825021B1 (ko) 내부전압 생성기
TWI390531B (zh) 用以避免寄生二極體漏電流之半導體記憶元件之電壓產生電路
KR101143396B1 (ko) 반도체 메모리 장치의 내부전압 발생기
KR20090098441A (ko) 파워 온 리셋 회로
US10007287B2 (en) Voltage generation circuit
KR20020024914A (ko) 액티브 내부전압 발생회로
KR20090108374A (ko) 반도체메모리장치의 제어회로
KR100656427B1 (ko) 반도체 메모리의 파워 업 신호 발생장치
JP2016015186A (ja) メモリ回路
KR20110047840A (ko) 기준전압발생회로
KR20100113844A (ko) 반도체 메모리 장치의 내부 전압 생성 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180605