KR20170035734A - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR20170035734A
KR20170035734A KR1020150134997A KR20150134997A KR20170035734A KR 20170035734 A KR20170035734 A KR 20170035734A KR 1020150134997 A KR1020150134997 A KR 1020150134997A KR 20150134997 A KR20150134997 A KR 20150134997A KR 20170035734 A KR20170035734 A KR 20170035734A
Authority
KR
South Korea
Prior art keywords
signal
boot
enabled
generating
response
Prior art date
Application number
KR1020150134997A
Other languages
English (en)
Inventor
신태균
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150134997A priority Critical patent/KR20170035734A/ko
Priority to US15/041,554 priority patent/US9742392B2/en
Publication of KR20170035734A publication Critical patent/KR20170035734A/ko
Priority to US15/651,127 priority patent/US9887696B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2211/00—Indexing scheme relating to details of data-processing equipment not covered by groups G06F3/00 - G06F13/00
    • G06F2211/1097—Boot, Start, Initialise, Power

Abstract

반도체장치는 파워업구간이 종료된 후 초기화신호가 인에이블되는 시점부터 기설정된 지연구간이 경과된 시점에 동기하여 인에이블되는 부트업개시신호를 생성하는 부트업개시신호생성부; 및 상기 부트업개시신호가 인에이블되는 시점에 동기하여 발생되는 셋펄스에 따라 인에이블되는 부트업구간신호를 생성하는 부트업구간신호생성부를 포함한다.

Description

반도체장치{SEMICONDUCTOR DEVICE}
본 발명은 부트업 동작을 수행하는 반도체장치에 관한 것이다.
일반적으로, 반도체장치는 외부에서 전원전압을 공급받아 동작한다. 반도체장치에 공급되는 전원전압의 레벨은 접지전압 레벨로부터 시작하여 일정한 기울기를 가지고 목적 전압 레벨까지 상승하게 된다. 전원전압의 레벨이 목적 전압 레벨까지 상승하는 구간 동안 반도체장치가 전원전압을 공급받아 리드동작 및 라이트동작 등을 포함한 다양한 동작을 개시하는 경우 낮은 전원전압의 레벨에 의해 오동작이 야기된다. 따라서, 반도체장치는 전원전압이 목적 전압 레벨까지 상승한 후 동작을 개시하고 있다.
한편, 반도체장치는 여러 설정정보, 리페어 정보 등 다양한 내부제어동작에 필요한 정보를 저장하기 위해 퓨즈를 사용한다. 일반적인 퓨즈는 레이저에 의한 퓨즈의 커팅 여부에 따라 데이터를 구분하기에 웨이퍼 상태에서는 퓨즈를 프로그래밍하는 것이 가능하지만, 웨이퍼가 패키지 내부에 실장된 이후에는 퓨즈를 프로그래밍하는 것이 불가능하다. 이러한 단점을 극복하기 위해 사용되는 것이 이-퓨즈(e-fuse)인데, 이-퓨즈는 트랜지스터를 이용하여 게이트와 드레인/소스 간의 저항을 변경시켜 데이터를 저장하는 퓨즈를 말한다.
이-퓨즈의 데이터를 인식하기 위해서는 트랜지스터의 사이즈를 크게 하여 별도의 센싱 동작 없이 바로 데이터를 인식하도록 하거나, 트랜지스터의 사이즈를 줄이는 대신에 증폭기를 이용하여 트랜지스터에 흐르는 전류를 센싱하여 이-퓨즈의 데이터를 인식할 수 있다. 위의 2가지 방법은 이-퓨즈를 구성하는 트랜지스터의 사이즈를 크게 설계하거나, 이-퓨즈마다 데이터의 증폭을 위한 증폭기를 구비하여야 하기에 면적 상의 제한을 가지게 된다.
최근, 이-퓨즈의 면적 상 제한을 해결하기 위해 이-퓨즈를 어레이로 구현하여 반도체장치의 내부제어동작에 필요한 정보를 저장하는 방식이 연구되고 있다.
본 발명은 안정적으로 부트업 동작을 수행할 수 있는 반도체장치를 제공한다.
이를 위해 본 발명은 파워업구간이 종료된 후 초기화신호가 인에이블되는 시점부터 기설정된 지연구간이 경과된 시점에 동기하여 인에이블되는 부트업개시신호를 생성하는 부트업개시신호생성부; 및 상기 부트업개시신호가 인에이블되는 시점에 동기하여 발생되는 셋펄스에 따라 인에이블되는 부트업구간신호를 생성하는 부트업구간신호생성부를 포함하되, 상기 부트업구간신호는 종료펄스에 응답하여 디스에이블되는 반도체장치를 제공한다.
또한, 본 발명은 파워업구간이 종료된 후 인에이블되는 파워업신호와 초기화신호에 응답하여 합성파워업신호를 생성하는 신호합성부; 상기 합성파워업신호에 응답하여 오실레이터제어신호를 생성하고, 카운터출력신호에 응답하여 부트업개시신호를 생성하는 제어신호생성부; 및 상기 오실레이터제어신호에 응답하여 오실레이션신호를 생성하고, 상기 오실레이션신호에 동기하여 카운팅동작을 수행함으로써 상기 카운터출력신호를 생성하는 카운터출력신호생성부를 포함하는 반도체장치를 제공한다.
본 발명에 의하면 파워업구간 종료 후 초기화신호가 인에이블된 시점에서부터 기설정된 구간이 경과된 시점에서 부트업 동작이 개시되도록 함으로써, 초기화신호에 글리치가 발생하더라도 안정적으로 부트업 동작을 수행할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 반도체장치의 구성을 도시한 블럭도이다.
도 2는 도 1에 도시된 반도체장치에 포함된 부트업개시신호생성부 의 일 실시예에 따른 구성을 도시한 도면이다.
도 3은 도 1에 도시된 반도체장치에 포함된 부트업구간신호생성부의 일 실시예에 따른 구성을 도시한 도면이다.
도 4는 도 1에 도시된 반도체장치에 포함된 부트업동작회로의 일 실시예에 따른 구성을 도시한 블럭도이다.
도 5는 도 1 내지 도 4에 도시된 반도체장치의 동작을 설명하기 위한 타이밍도이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1에 도시된 바와 같이, 본 실시예에 따른 반도체장치는 부트업개시신호생성부(11), 부트업구간신호생성부(12) 및 부트업동작회로(13)를 포함할 수 있다.
부트업개시신호생성부(11)는 초기화신호(STR) 및 파워업신호(PWRUP)에 응답하여 부트업개시신호(BTUP_STR)를 생성할 수 있다. 좀 더 구체적으로 부트업개시신호생성부(11)는 초기화신호(STR) 및 파워업신호(PWRUP)가 모두 인에이블된 시점부터 기설정된 지연구간이 경과된 시점에서 인에이블되는 부트업개시신호(BTUP_STR)를 생성할 수 있다. 초기화신호(STR)는 컨트롤러 등의 외부장치에서 입력되는 외부신호이거나 반도체장치 내부에서 생성되는 내부신호일 수 있다. 초기화신호(STR)가 인에이블되는 논리레벨 및 인에이블되는 시점은 실시예에 따라서 다르게 설정될 수 있다. 파워업신호(PWRUP)는 전원전압이 목적 전압 레벨까지 상승하기 전까지의 구간(이하, '파워업 구간'으로 지칭함)이 종료된 시점에서 논리레벨이 천이함으로써 인에이블될 수 있다. 파워업 구간이 종료되는 시점에서 파워업신호(PWRUP)가 천이하는 논리레벨은 실시예에 따라서 다르게 설정될 수 있다. 부트업개시신호(BTUP_STR)가 인에이블되는 논리레벨은 실시예에 따라서 다르게 설정될 수 있다. 부트업개시신호생성부(11)의 보다 구체적인 구성 및 동작은 도 2를 참고하여 후술한다.
부트업구간신호생성부(12)는 부트업개시신호(BTUP_STR), 파워업신호(PWRUP) 및 종료펄스(ENDP)에 응답하여 부트업구간신호(BTUP_EN)를 생성한다. 부트업구간신호(BTUP_EN)는 파워업신호(PWRUP)에 응답하여 파워업 구간이 종료된 시점에서 리셋된다. 부트업구간신호(BTUP_EN)는 부트업개시신호(BTUP_STR)에 응답하여 인에이블되고, 종료펄스(ENDP)에 응답하여 디스에이블된다. 부트업구간신호(BTUP_EN)가 인에이블되는 논리레벨은 실시예에 따라서 다르게 설정될 수 있다. 종료펄스(ENDP)는 부트업 동작 구간이 종료되는 경우 발생되는 펄스를 포함할 수 있다. 부트업구간신호생성부(12)의 보다 구체적인 구성 및 동작은 도 3을 참고하여 후술한다.
부트업동작회로(13)는 부트업구간신호(BTUP_EN)에 응답하여 부트업 동작을 수행하고, 종료펄스(ENDP)를 생성할 수 있다. 부트업동작회로(13)는 부트업구간신호(BTUP_EN)가 인에이블되는 부트업 동작 구간동안 부트업 동작을 수행할 수 있다. 부트업동작회로(13)는 부트업 동작이 종료되는 시점에 동기하여 발생되는 펄스를 포함하는 종료펄스(ENDP)를 생성할 수 있다. 부트업동작회로(13)의 보다 구체적인 구성 및 동작은 도 4를 참고하여 후술한다.
도 2를 참고하면 부트업개시신호생성부(11)는 신호합성부(21), 제어신호생성부(22) 및 카운터출력신호생성부(23)를 포함할 수 있다.
신호합성부(21)는 초기화신호(STR) 및 파워업신호(PWRUP)를 합성하여 합성파워업신호(PWRUP_ARE)를 생성할 수 있다. 좀 더 구체적으로, 신호합성부(21)는 파워업구간이 종료되어 파워업신호(PWRUP)가 로직로우레벨에서 로직하이레벨로 천이하여 인에이블된 후 초기화신호(STR)가 로직하이레벨로 인에이블되는 경우 로직하이레벨로 인에이블되는 합성파워업신호(PWRUP_ARE)를 생성할 수 있다. 즉, 신호합성부(21)는 초기화신호(STR) 및 파워업신호(PWRUP)가 모두 인에이블되는 경우 인에이블되는 합성파워업신호(PWRUP_ARE)를 생성할 수 있다.
제어신호생성부(22)는 합성파워업신호(PWRUP_ARE)에 응답하여 오실레이터제어신호(OSC_EN)를 생성할 수 있다. 좀 더 구체적으로, 제어신호생성부(22)는 합성파워업신호(PWRUP_ARE)가 인에이블되는 시점에 동기하여 인에이블되는 오실레이터제어신호(OSC_EN)를 생성할 수 있다. 제어신호생성부(22)는 카운터출력신호(CNT_OUT)에 응답하여 부트업개시신호(BTUP_STR)를 생성할 수 있다. 좀 더 구체적으로, 제어신호생성부(22)는 카운터출력신호(CNT_OUT)가 인에이블되는 시점에 동기하여 인에이블되는 부트업개시신호(BTUP_STR)를 생성할 수 있다.
카운터출력신호생성부(23)는 오실레이터(231) 및 카운터(232)를 포함할 수 있다. 오실레이터(231)는 오실레이터제어신호(OSC_EN)가 인에이블되는 경우 주기신호인 오실레이션신호(OSC)를 생성할 수 있다. 카운터(232)는 오실레이션신호(OSC)에 동기하여 카운팅 동작을 수행하고, 기설정된 구간이 경과된 시점에서 발생되는 펄스를 포함하는 카운터출력신호(CNT_OUT)를 생성할 수 있다. 카운터(232)는 오실레이션신호(OSC)의 토글링 수를 감지하여 오실레이션신호(OSC)가 인에이블된 시점부터 기설정된 구간이 경과된 후 카운터출력신호(CNT_OUT)의 펄스를 발생할 수 있다. 카운터(232)는 기설정된 구간에 대한 정보를 내부에 저장할 수 있다.
도 3을 참고하면 부트업구간신호생성부(12)는 셋펄스생성부(31), 리셋펄스생성부(32) 및 래치부(33)를 포함할 수 있다.
셋펄스생성부(31)는 부트업개시신호(BTUP_STR)에 응답하여 셋펄스(STPB)를 생성할 수 있다. 좀 더 구체적으로, 셋펄스생성부(31)는 부트업개시신호(BTUP_STR)가 인에이블되는 시점에 동기하여 로직로우레벨로 발생하는 펄스를 포함하는 셋펄스(STPB)를 생성할 수 있다.
리셋펄스생성부(32)는 파워업신호(PWRUP) 및 종료펄스(ENDP)에 응답하여 리셋펄스(RSTPB)를 생성할 수 있다. 좀 더 구체적으로, 리셋펄스생성부(32)는 파워업 구간에서 로직로우레벨의 파워업신호(PWRUP)에 의해 로직로우레벨로 발생하는 펄스를 포함하는 리셋펄스(RSTPB)를 생성할 수 있다. 리셋펄스생성부(32)는 파워업 구간이 종료된 후에는 로직로우레벨로 종료펄스(ENDP)가 발생하는 구간에서 로직로우레벨로 발생하는 펄스를 포함하는 리셋펄스(RSTPB)를 생성할 수 있다.
래치부(33)는 셋펄스(STPB) 및 리셋펄스(RSTPB)에 응답하여 부트업구간신호(BTUP_EN)를 생성할 수 있다. 좀 더 구체적으로, 래치부(33)는 리셋펄스(RSTPB)가 로직로우레벨인 구간에서 로직로우레벨로 디스에이블되는 부트업구간신호(BTUP_EN)를 생성할 수 있고, 셋펄스(STPB)가 로직로우레벨인 구간에서 로직하이레벨로 인에이블되는 부트업구간신호(BTUP_EN)를 생성할 수 있다.
도 4를 참고하면 부트업동작회로(13)는 제어데이터생성부(41), 제1 셀블럭(42), 제1 데이터래치부(43), 제2 셀블럭(44), 제2 데이터래치부(45) 및 검증부(46)를 포함할 수 있다.
제어데이터생성부(41)는 부트업구간신호(BTUP_EN)가 인에이블된 구간에서 부트업 동작을 수행한다. 부트업 동작은 제어데이터생성부(41)에서 생성된 제어데이터(CNT_DATA)가 제1 데이터래치부(43) 및 제2 데이터래치부(45)로 전달되는 동작이다. 제어데이터(CNT_DATA)는 제어데이터생성부(41)에 포함된 이-퓨즈 어레이(미도시)에 저장되어 있다. 제어데이터(CNT_DATA)에는 제1 셀블럭(42)에 대한 내부제어동작을 위한 정보 및 제2 셀블럭(44)에 대한 내부제어동작을 위한 정보가 포함된다. 내부제어동작을 위한 정보란 불량셀들을 리페어하기 위한 리페어정보 또는 설정정보 등을 의미한다. 부트업 동작에 의해 제어데이터(CNT_DATA)에 포함된 제1 셀블럭(42)에 대한 내부제어동작을 위한 정보는 제1 데이터래치부(43)에 전달되어 래치되고, 제어데이터(CNT_DATA)에 포함된 제2 셀블럭(44)에 대한 내부제어동작을 위한 정보는 제2 데이터래치부(45)에 전달되어 래치된다.
검증부(46)는 제1 래치신호(LAT1) 및 제2 래치신호(LAT2)를 입력받아, 부트업 동작이 정상적으로 수행되는 경우 인에이블되는 종료펄스(ENDP)를 생성한다. 즉, 검증부(46)는 제어데이터(CNT_DATA)에 포함된 제1 셀블럭(42)에 대한 내부제어동작을 위한 정보가 제1 데이터래치부(43)에 전달되어 래치되고, 제어데이터(CNT_DATA)에 포함된 제2 셀블럭(44)에 대한 내부제어동작을 위한 정보가 제2 데이터래치부(45)에 전달되어 래치되는 경우 인에이블되는 종료펄스(ENDP)를 생성한다.
이상 살펴본 바와 같이 구성된 반도체장치의 동작을 도 5를 통해 살펴보면 다음과 같다.
파워업 구간이 종료되어 파워업신호(PWRUP)가 로직하이레벨로 인에이블되고, 초기화신호(STR)가 로직하이레벨로 인에이블되면 합성파워업신호(PWRUP_ARE)가 로직하이레벨로 인에이블되어 생성된다.
합성파워업신호(PWRUP_ARE)가 로직하이레벨로 인에이블되는 시점에 동기하여 오실레이터제어신호(OSC_EN)가 생성되고, 기설정된 제1 구간(tD1)이 경과된 시점에서 카운터출력신호(CNT_OUT)가 로직하이레벨로 인에이블된다.
카운터출력신호(CNT_OUT)가 로직하이레벨로 인에이블되는 시점에 동기하여 부트업개시신호(BTUP_STR)가 로직하이레벨로 인에이블된다. 부트업개시신호(BTUP_STR)가 로직하이레벨로 인에이블되는 시점에 동기하여 로직로우레벨로 발생되는 펄스를 포함하는 셋펄스(STPB)가 생성된다. 부트업구간신호(BTUP_EN)는 셋펄스(STPB)에 포함된 로직로우레벨의 펄스에 따라 로직하이레벨로 인에이블된다.
부트업구간신호(BTUP_EN)가 로직하이레벨로 인에이블되는 시점부터 부트업 동작이 개시되는데 제2 구간(tD2)이 경과된 시점에서 부트업 동작이 종료되어 로직하이레벨로 발생되는 펄스를 포함하는 종료펄스(ENDP)가 생성된다. 부트업구간신호(BTUP_EN)는 종료펄스(ENDP)에 포함된 로직하이레벨의 펄스에 따라 로직로우레벨로 디스에이블된다.
이상 살펴본 바와 같이, 본 실시예에 따른 반도체장치는 파워업 구간이 종료된 후 초기화신호(STR)가 인에이블된 시점부터 기설정된 제1 구간(tD1)이 경과된 시점에서 로직하이레벨로 인에이블되는 부트업구간신호(BTUP_EN)를 생성하여 부트업 동작을 개시한다. 이에 따라 초기화신호(STR)가 인에이블된 시점부터 제1 구간(tD1)이 경과된 시점까지의 구간 동안 초기화신호(STR)에 글리치(glitch)가 발생하더라도 부트업구간신호(BTUP_EN)가 안정적으로 인에이블될 수 있다.
11: 부트업개시신호생성부 12: 부트업구간신호생성부
13: 부트업동작회로 21: 신호합성부
22: 제어신호생성부 23: 카운터출력신호생성부
231: 오실레이터 232: 카운터
31: 셋펄스생성부 32: 리셋펄스생성부
33: 래치부 41: 제어데이터생성부
42: 제1 셀블럭 43: 제1 데이터래치부
44: 제2 셀블럭 45: 제2 데이터래치부
46: 검증부

Claims (19)

  1. 파워업구간이 종료된 후 초기화신호가 인에이블되는 시점부터 기설정된 지연구간이 경과된 시점에 동기하여 인에이블되는 부트업개시신호를 생성하는 부트업개시신호생성부; 및
    상기 부트업개시신호가 인에이블되는 시점에 동기하여 발생되는 셋펄스에 따라 인에이블되는 부트업구간신호를 생성하는 부트업구간신호생성부를 포함하되, 상기 부트업구간신호는 종료펄스에 응답하여 디스에이블되는 반도체장치.
  2. 제 1 항에 있어서, 상기 부트업개시신호생성부는
    상기 파워업구간이 종료된 후 인에이블되는 파워업신호와 상기 초기화신호에 응답하여 합성파워업신호를 생성하는 신호합성부를 포함하는 반도체장치.
  3. 제 2 항에 있어서, 상기 합성파워업신호는 상기 파워업신호와 상기 초기화신호가 모두 인에이블되는 경우 인에이블되는 반도체장치.
  4. 제 1 항에 있어서, 상기 부트업개시신호생성부는
    합성파워업신호에 응답하여 오실레이터제어신호를 생성하고, 카운터출력신호에 응답하여 상기 부트업개시신호를 생성하는 제어신호생성부를 포함하는 반도체장치.
  5. 제 4 항에 있어서, 상기 오실레이터제어신호는 상기 합성파워업신호가 인에이블되는 시점에 동기하여 인에이블되고, 상기 부트업개시신호는 상기 카운터출력신호가 인에이블되는 시점에 동기하여 인에이블되는 반도체장치.
  6. 제 1 항에 있어서, 상기 부트업개시신호생성부는
    오실레이터제어신호에 응답하여 오실레이션신호를 생성하고, 상기 오실레이션신호에 동기하여 카운팅동작을 수행함으로써 카운터출력신호를 생성하는 카운터출력신호생성부를 포함하는 반도체장치.
  7. 제 6 항에 있어서, 상기 카운터출력신호생성부는
    상기 오실레이터제어신호가 인에이블되는 경우 오실레이션신호를 생성하는 오실레이터; 및
    상기 오실레이션신호의 토글링 수를 감지하여 오실레이터제어신호가 인에이블된 시점부터 상기 지연구간이 경과된 시점에서 인에이블되는 카운터출력신호를 생성하는 카운터를 포함하는 반도체장치.
  8. 제 1 항에 있어서, 상기 부트업구간신호생성부는
    상기 부트업개시신호에 응답하여 셋펄스를 생성하는 셋펄스생성부;
    상기 종료펄스에 응답하여 리셋펄스를 생성하는 리셋펄스생성부; 및
    상기 셋펄스 및 상기 리셋펄스에 응답하여 부트업구간신호를 생성하는 래치부를 포함하는 반도체장치.
  9. 제 1 항에 있어서,
    상기 부트업구간신호에 응답하여 생성된 제어데이터를 제1 데이터래치부 및 제2 데이터래치부에 전달하는 부트업동작을 수행하는 부트업동작회로를 더 포함하는 반도체장치.
  10. 제 9 항에 있어서, 상기 부트업동작회로는 상기 부트업동작이 종료되는 경우 상기 종료펄스를 생성하는 반도체장치.
  11. 파워업구간이 종료된 후 인에이블되는 파워업신호와 초기화신호에 응답하여 합성파워업신호를 생성하는 신호합성부;
    상기 합성파워업신호에 응답하여 오실레이터제어신호를 생성하고, 카운터출력신호에 응답하여 부트업개시신호를 생성하는 제어신호생성부; 및
    상기 오실레이터제어신호에 응답하여 오실레이션신호를 생성하고, 상기 오실레이션신호에 동기하여 카운팅동작을 수행함으로써 상기 카운터출력신호를 생성하는 카운터출력신호생성부를 포함하는 반도체장치.
  12. 제 11 항에 있어서, 상기 합성파워업신호는 상기 파워업신호와 상기 초기화신호가 모두 인에이블되는 경우 인에이블되는 반도체장치.
  13. 제 11 항에 있어서, 상기 오실레이터제어신호는 상기 합성파워업신호가 인에이블되는 시점에 동기하여 인에이블되고, 상기 부트업개시신호는 상기 카운터출력신호가 인에이블되는 시점에 동기하여 인에이블되는 반도체장치.
  14. 제 11 항에 있어서, 상기 카운터출력신호생성부는
    상기 오실레이터제어신호가 인에이블되는 경우 상기 오실레이션신호를 생성하는 오실레이터; 및
    상기 오실레이션신호의 토글링 수를 감지하여 상기 오실레이터제어신호가 인에이블된 시점부터 상기 지연구간이 경과된 시점에서 인에이블되는 상기 카운터출력신호를 생성하는 카운터를 포함하는 반도체장치.
  15. 제 11 항에 있어서,
    상기 부트업개시신호가 인에이블되는 시점에 동기하여 발생되는 셋펄스에 따라 인에이블되는 부트업구간신호를 생성하는 부트업구간신호생성부를 더 포함하는 반도체장치.
  16. 제 15 항에 있어서, 상기 부트업구간신호는 종료펄스에 응답하여 디스에이블되는 반도체장치.
  17. 제 15 항에 있어서, 상기 부트업구간신호생성부는
    상기 부트업개시신호에 응답하여 상기 셋펄스를 생성하는 셋펄스생성부;
    료펄스에 응답하여 리셋펄스를 생성하는 리셋펄스생성부; 및
    상기 셋펄스 및 상기 리셋펄스에 응답하여 상기 부트업구간신호를 생성하는 반도체장치.
  18. 제 15 항에 있어서,
    상기 부트업구간신호에 응답하여 생성된 제어데이터를 제1 데이터래치부 및 제2 데이터래치부에 전달하는 부트업동작을 수행하는 부트업동작회로를 더 포함하는 반도체장치.
  19. 제 18 항에 있어서, 상기 부트업동작회로는 상기 부트업동작이 종료되는 경우 종료펄스를 생성하는 반도체장치.
KR1020150134997A 2015-09-23 2015-09-23 반도체장치 KR20170035734A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150134997A KR20170035734A (ko) 2015-09-23 2015-09-23 반도체장치
US15/041,554 US9742392B2 (en) 2015-09-23 2016-02-11 Semiconductor device performing boot-up operation
US15/651,127 US9887696B2 (en) 2015-09-23 2017-07-17 Semiconductor device performing boot-up operation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150134997A KR20170035734A (ko) 2015-09-23 2015-09-23 반도체장치

Publications (1)

Publication Number Publication Date
KR20170035734A true KR20170035734A (ko) 2017-03-31

Family

ID=58283386

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150134997A KR20170035734A (ko) 2015-09-23 2015-09-23 반도체장치

Country Status (2)

Country Link
US (2) US9742392B2 (ko)
KR (1) KR20170035734A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10084577B2 (en) 2015-01-30 2018-09-25 Motorola Mobility Llc Method and apparatus for signaling aperiodic channel state indication reference signals for LTE operation

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4825407A (en) * 1984-07-26 1989-04-25 Miles Inc. Method and circuit for controlling single chip microcomputer
JPH04252489A (ja) * 1991-01-28 1992-09-08 Mitsubishi Electric Corp 半導体記憶装置
JP3023238B2 (ja) * 1992-04-09 2000-03-21 株式会社東芝 パワ−オンリセットシステムおよびこのパワ−オンリセットシステムを具備する半導体記憶装置
US5559458A (en) * 1995-05-11 1996-09-24 Lucent Technologies Inc. Reset circuit for a pipelined signal processor
KR100543211B1 (ko) * 2003-04-29 2006-01-20 주식회사 하이닉스반도체 온 디램 터미네이션 저항 조정 회로 및 그 방법
JP2005109659A (ja) * 2003-09-29 2005-04-21 Toshiba Corp 半導体集積回路装置
JP5142504B2 (ja) * 2005-09-29 2013-02-13 エスケーハイニックス株式会社 内部電圧発生回路
US7562272B2 (en) * 2005-10-06 2009-07-14 International Business Machines Corporation Apparatus and method for using eFuses to store PLL configuration data
US8410833B2 (en) * 2011-02-28 2013-04-02 Advanced Micro Devices, Inc. On-chip power-up control circuit
KR20130129785A (ko) * 2012-05-21 2013-11-29 에스케이하이닉스 주식회사 반도체 메모리 장치
JP6046522B2 (ja) * 2013-03-05 2016-12-14 ルネサスエレクトロニクス株式会社 半導体装置及び無線通信装置
KR20140124548A (ko) 2013-04-17 2014-10-27 에스케이하이닉스 주식회사 집적회로 및 메모리 장치
KR102062370B1 (ko) * 2013-06-28 2020-01-03 에스케이하이닉스 주식회사 반도체 장치
KR102088835B1 (ko) * 2013-07-10 2020-03-16 에스케이하이닉스 주식회사 어레이 이-퓨즈의 부트-업 방법 및 그를 이용한 반도체 장치
CN103901934B (zh) * 2014-02-27 2016-01-06 开曼群岛威睿电通股份有限公司 参考电压产生装置
KR20160001034A (ko) * 2014-06-26 2016-01-06 에스케이하이닉스 주식회사 반도체 장치의 모니터링 회로

Also Published As

Publication number Publication date
US20170085260A1 (en) 2017-03-23
US20170317671A1 (en) 2017-11-02
US9887696B2 (en) 2018-02-06
US9742392B2 (en) 2017-08-22

Similar Documents

Publication Publication Date Title
US8902682B2 (en) Semiconductor memory device
KR102016573B1 (ko) 집적회로 및 메모리 장치
KR101008993B1 (ko) 파이프래치 회로 및 이를 이용한 반도체 메모리 장치
CN103377711A (zh) 具有阵列电熔丝的半导体集成电路及其驱动方法
KR20150089157A (ko) 버스트 랭스 제어 장치 및 이를 포함하는 반도체 장치
KR20160139495A (ko) 초기화 동작을 수행하는 반도체장치 및 반도체시스템
KR102130172B1 (ko) 반도체장치
KR101950322B1 (ko) 전압 생성회로
TWI539463B (zh) 熔絲電路及其控制方法
KR20170035734A (ko) 반도체장치
KR102088835B1 (ko) 어레이 이-퓨즈의 부트-업 방법 및 그를 이용한 반도체 장치
KR20160017570A (ko) 반도체 장치
KR102471525B1 (ko) 반도체 메모리 장치 및 리프레쉬 방법
US8581641B2 (en) Power-up signal generation circuit
KR100746620B1 (ko) 오토프리차지 신호 생성회로
JP2008097804A (ja) 電圧制御装置および電圧制御方法
KR20150093082A (ko) 반도체장치
KR100925369B1 (ko) 프리차지 제어회로 및 이를 구비하는 반도체 메모리 장치
US20140145766A1 (en) Initialization circuit
KR20160001499A (ko) 반도체 시스템 및 반도체 장치
KR20170008053A (ko) 전원 제어 장치 및 방법
KR20150093081A (ko) 반도체장치
KR20160017568A (ko) 반도체 장치 및 반도체 시스템
JP4951307B2 (ja) 半導体記憶装置の読み出し制御回路
KR101923504B1 (ko) 반도체 메모리 장치