KR102471525B1 - 반도체 메모리 장치 및 리프레쉬 방법 - Google Patents

반도체 메모리 장치 및 리프레쉬 방법 Download PDF

Info

Publication number
KR102471525B1
KR102471525B1 KR1020160068098A KR20160068098A KR102471525B1 KR 102471525 B1 KR102471525 B1 KR 102471525B1 KR 1020160068098 A KR1020160068098 A KR 1020160068098A KR 20160068098 A KR20160068098 A KR 20160068098A KR 102471525 B1 KR102471525 B1 KR 102471525B1
Authority
KR
South Korea
Prior art keywords
refresh
signal
redundancy check
pulse
enabled
Prior art date
Application number
KR1020160068098A
Other languages
English (en)
Other versions
KR20170136252A (ko
Inventor
김재일
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160068098A priority Critical patent/KR102471525B1/ko
Priority to US15/484,244 priority patent/US10037819B2/en
Publication of KR20170136252A publication Critical patent/KR20170136252A/ko
Application granted granted Critical
Publication of KR102471525B1 publication Critical patent/KR102471525B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/783—Masking faults in memories by using spares or by reconfiguring using programmable devices with refresh of replacement cells, e.g. in DRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

리프레쉬 커맨드, 로우 액티브 펄스, 및 노멀 어드레스에 응답하여 로우 어드레스를 생성하는 로우 어드레스 생성부; 리프레쉬 신호 및 액티브 신호에 응답하여 상기 로우 액티브 펄스를 생성하는 로우 액티브 펄스 생성부; 및 상기 로우 어드레스 및 상기 로우 액티브 펄스에 응답하여 워드라인을 선택적으로 인에이블시키는 워드라인 활성화부를 포함한다.

Description

반도체 메모리 장치 및 리프레쉬 방법{Semiconductor Memory Apparatus and Refresh Method}
본 발명은 반도체 집적 회로에 관한 것으로, 보다 구체적으로는 반도체 메모리 장치 및 리프레쉬 방법에 관한 것이다.
반도체 메모리 장치는 데이터를 저장하고, 저장된 데이터를 출력하도록 구성된다.
반도체 메모리 장치는 휘발성 반도체 메모리 장치와 비휘발성 반도체 메모리 장치로 구분된다.
휘발성 반도체 메모리 장치는 저장된 데이터를 유지하기 위하여 리프레쉬라는 동작을 수행한다.
본 발명은 리프레쉬 동작의 신뢰성을 높이기 위한 반도체 메모리 장치의 리프레쉬 방법을 제공하기 위한 것이다.
본 발명의 실시예에 따른 반도체 메모리 장치는 리프레쉬 커맨드, 로우 액티브 펄스, 및 노멀 어드레스에 응답하여 로우 어드레스를 생성하는 로우 어드레스 생성부; 리프레쉬 신호 및 액티브 신호에 응답하여 상기 로우 액티브 펄스를 생성하는 로우 액티브 펄스 생성부; 및 상기 로우 어드레스 및 상기 로우 액티브 펄스에 응답하여 워드라인을 선택적으로 인에이블시키는 워드라인 활성화부를 포함한다.
본 발명의 실시예에 따른 반도체 메모리 장치의 리프레쉬 방법은 한 쌍의 노멀 워드라인을 한 쌍의 리던던시 워드라인으로 대체하는 반도체 메모리 장치는 상기 한 쌍의 노멀 워드라인의 어드레스 각각을 순차적으로 카운팅하는 리프레쉬 어드레스 카운터를 포함하며, 리프레쉬 신호를 첫번째로 인에이블시키는 단계; 첫번째로 인에이블된 리프레쉬 신호의 인에이블 구간에서 상기 한쌍의 노멀 워드라인의 어드레스에 대한 리프레쉬 리던던시 체크를 수행하는 단계; 첫번째로 인에이블된 상기 리프레쉬 신호의 인에이블 구간에서 상기 리프레쉬 리던던시 체크를 수행하고 나머지 구간동안 리프레쉬 동작을 수행하는 단계; 상기 리프레쉬 신호를 두 번째로 인에이블시키는 단계; 및 두번째로 인에이블되는 상기 리프레쉬 신호의 인에이블 구간에서 리프레쉬 리던던시 체크 동작이 수행되는 것을 방지하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따른 반도체 메모리 장치 및 리프레쉬 방법은 리프레쉬 동작의 신뢰성을 높이는 장점이 있다.
도 1은 본 발명의 실시예에 따른 리프레쉬 동작의 타이밍도,
도 2는 본 발명의 실시예에 따른 반도체 메모리 장치의 구성도,
도 3은 도 2의 리프레쉬 리던던시 체크 펄스 제어부의 구성도,
도 4는 도 2의 리프레쉬 로우 액티브 펄스 생성부의 구성도,
도 5는 도 2의 반도체 메모리 장치의 타이밍도,
도 6은 본 발명의 실시예에 따른 리프레쉬 방법을 설명하기 위한 도면이다.
본 발명의 실시예에 따른 반도체 메모리 장치는 리프레쉬 신호가 입력될 때마다 리프레쉬 동작을 수행할 워드라인에 대해 리프레쉬 리던던시 체크를 수행하고, 리프레쉬 리던던시 체크가 완료되면 워드라인을 인에이블시켜 리프레쉬 동작을 수행할 수 있다. 이때, 리프레쉬 리던던시 체크는 리프레쉬 동작을 수행할 워드라인이 리던던시되는 워드라인인지를 확인하는 동작으로서, 리프레쉬 동작시 리던던시되는 메모리 셀과 정상 메모리 셀에 저장된 데이터의 충돌을 방지하기 위해 실시되는 동작일 수 있다.
본 발명의 실시예에 따른 반도체 메모리 장치는 도 1에 도시된 바와 같이, 리프레쉬 신호(REF)가 인에이블될 때마다 리프레쉬 리던던시 체크 펄스(REF_RC)가 생성될 수 있다. 상기 리프레쉬 리던던시 체크 펄스(REF_RC)가 두 번 생성된 이후 로우 액티브 펄스(RACT_p)가 인에이블된다.
반도체 메모리 장치는 상기 리프레쉬 신호(REF)의 인에이블 구간동안 리프레쉬 동작을 수행하도록 구성될 수 있다. 상기 리프레쉬 신호(REF)가 인에이블되면 리프레쉬 동작을 수행할 워드라인이 리던던시된 워드라인인지를 체크하게 구성될 수 있다. 이때, 리프레쉬 동작을 수행할 복수개의 워드라인 즉, 두 개의 워드라인이 리던던시된 워드라인인지를 체크하게 구성될 수 있다. 두 개의 워드라인이 리던던시된 워드라인인지 아닌지를 체크하기 위해 연속적으로 두 개의 상기 리프레쉬 리던던시 체크 펄스(REF_RC)가 생성되고, 상기 리프레쉬 리던던시 체크 펄스(REF_RC)는 리프레쉬 동작을 수행할 워드라인의 어드레스를 포함할 수 있다.
연속적으로 두 번의 리프레쉬 리던던시 체크 펄스(REF_RC)가 생성된 이후 로우 액티브 펄스(RACT_p)가 인에이블된다. 따라서, 실제적으로 리프레쉬 동작이 수행되는 구간은 상기 리프레쉬 신호(REF)의 인에이블 구간에서 두 번의 리프레쉬 리던던시 체크 펄스(REF_RC)가 생성되는 구간을 뺀 구간으로서, 상기 로우 액티브 펄스(RACT_p)의 인에이블된 구간이다.
반도체 메모리 장치가 고속화 및 소형화됨에 따라 보다 많은 리프레쉬 동작이 짧은 시간내에 수행되어져야 하지만, 정상적인 리프레쉬 동작 수행을 위해 리프레쉬 리던던시 체크 동작이 수행되어야 하고, 리프레쉬 리던던시 체크 동작 구간으로 인해 실제적으로 리프레쉬 동작이 수행되어야하는 구간이 짧아지거나 전체 리프레쉬 동작 시간이 길어지는 문제점이 발생할 수 있다.
본 발명의 실시예에 따른 반도체 메모리 장치는 도 2에 도시된 바와 같이, 로우 어드레스 생성부(100), 로우 액티브 펄스 생성부(200), 및 워드라인 활성화부(300)를 포함할 수 있다.
상기 로우 어드레스 생성부(100)는 리프레쉬 커맨드(REF_com), 로우 액티브 펄스(RACT_p) 및 노멀 어드레스(N_ADD<0:n>)에 응답하여 로우 어드레스(Row_ADD<0:n>)를 생성할 수 있다. 예를 들어, 상기 로우 어드레스 생성부(100)는 상기 리프레쉬 커맨드(REF_com) 및 상기 로우 액티브 펄스(RACT_p)에 응답하여 카운팅된 어드레스를 상기 로우 어드레스(Row_ADD<0:n>)로서 출력하거나 상기 리프레쉬 커맨드(REF_com)에 응답하여 상기 노멀 어드레스(N_ADD<0:n>)를 상기 로우 어드레스(Row_ADD<0:n>)로서 출력할 수 있다.
상기 로우 어드레스 생성부(100)는 리프레쉬 신호 생성부(110), 리프레쉬 어드레스 카운터(120), 및 어드레스 선택부(130)를 포함할 수 있다.
상기 리프레쉬 신호 생성부(110)는 상기 리프레쉬 커맨드(REF_com) 및 상기 로우 액티브 펄스(RACT_p)에 응답하여 리프레쉬 신호(REF)를 생성할 수 있다. 예를 들어, 상기 리프레쉬 신호 생성부(110)는 상기 리프레쉬 커맨드(RFE_com)에 응답하여 상기 리프레쉬 신호(REF)를 인에이블시키고, 상기 로우 액티브 펄스(RACT_p)에 응답하여 상기 리프레쉬 신호(REF)를 디스에이블시킬 수 있다.
상기 리프레쉬 어드레스 카운터(120)는 상기 리프레쉬 신호(REF)에 응답하여 카운팅 동작을 수행하고, 카운팅 동작의 결과로 리프레쉬 어드레스(REF_ADD<0:n>)를 생성할 수 있다.
상기 어드레스 선택부(130)는 상기 리프레쉬 커맨드(REF_com)에 응답하여 상기 리프레쉬 어드레스(REF_ADD<0:n>) 및 상기 노멀 어드레스(N_ADD<0:n>) 중 하나를 상기 로우 어드레스(Row_ADD<0:n>)로서 출력할 수 있다. 예를 들어, 상기 어드레스 선택부(130)는 상기 리프레쉬 커맨드(REF_com)에 응답하여 리프레쉬 동작시 상기 리프레쉬 어드레스(REF_ADD<0:n>)를 상기 로우 어드레스(Row_ADD<0:n>)로서 출력하고, 상기 리프레쉬 커맨드(REF_com)에 응답하여 리프레쉬 동작이 아닐 경우 상기 노멀 어드레스(N_ADD<0:n>)를 상기 로우 어드레스(Row_ADD<0:n>)로서 출력할 수 있다.
상기 로우 액티브 펄스 생성부(200)는 상기 리프레쉬 신호(REF) 및 액티브 신호(ACT)에 응답하여 상기 로우 액티브 펄스(RACT_p)를 생성할 수 있다. 예를 들어, 상기 로우 액티브 펄스 생성부(200)는 상기 리프레쉬 신호(REF)에 응답하여 상기 로우 액티브 펄스(RACT_p)를 생성하거나, 상기 액티브 신호(ACT)에 응답하여 상기 로우 액티브 펄스(RACT_p)를 생성할 수 있다.
상기 로우 액티브 펄스 생성부(200)는 리프레쉬용 펄스 생성부(210) 및 로우 액티브 펄스 생성부(220)를 포함할 수 있다.
상기 리프레쉬용 펄스 생성부(210)는 상기 리프레쉬 신호(REF)에 응답하여 리프레쉬 로우 액티브 신호(REF_RACT)를 생성할 수 있다. 예를 들어, 상기 리프레쉬용 펄스 생성부(210)는 상기 리프레쉬 신호(REF)가 첫번째로 인에이블되면 설정된 시간 이후 상기 리프레쉬 로우 액티브 신호(REF_RACT)를 인에이블시키고, 상기 리프레쉬 신호(REF)가 두번째로 인에이블되면 상기 리프레쉬 신호(REF)가 인에이블되자마자 상기 리프레쉬 로우 액티브 신호(REF_RACT)를 인에이블시킬 수 있다.
상기 로우 액티브 펄스 생성부(220)는 상기 리프레쉬 로우 액티브 신호(REF_RACT) 및 액티브 신호(ACT)에 응답하여 상기 로우 액티브 펄스(RACT_p)를 생성할 수 있다. 예를 들어, 상기 로우 액티브 펄스 생성부(220)는 상기 리프레쉬 로우 액티브 신호(REF_RACT)가 인에이블되거나 상기 액티브 신호(ACT)가 인에이블되면 상기 로우 액티브 펄스(RACT_p)를 인에이블시킬 수 있다.
상기 리프레쉬용 펄스 생성부(210)는 리프레쉬 리던던시 체크 펄스 생성부(211), 리프레쉬 리던던시 체크 펄스 제어부(212) 및 리프레쉬 로우 액티브 펄스 생성부(213)를 포함할 수 있다.
상기 리프레쉬 리던던시 체크 펄스 생성부(211)는 상기 리프레쉬 신호(REF)에 응답하여 리던던시 체크 펄스(REF_RC)를 생성할 수 있다. 예를 들어, 상기 리프레쉬 리던던시 체크 펄스 생성부(211)는 상기 리프레쉬 신호(REF)가 인에이블되면 연속으로 복수개의 상기 리던던시 체크 펄스(REF_RC)를 생성할 수 있다. 더욱 상세히 설명하면, 상기 리프레쉬 리던던시 체크 펄스 생성부(211)는 상기 리프레쉬 신호(REF)가 인에이블되면 연속으로 두번 상기 리던던시 체크 펄스(REF_RC)를 생성할 수 있다.
상기 리프레쉬 리던던시 체크 펄스 제어부(212)는 상기 리프레쉬 신호(REF) 및 상기 리던던시 체크 펄스(REF_RC)에 응답하여 리던던시 체크 제어 펄스(REF_RCT)를 생성할 수 있다. 예를 들어, 상기 리프레쉬 리던던시 체크 펄스 제어부(212)는 상기 리프레쉬 신호(REF)가 첫번째 인에이블된 구간에서는 상기 리던던시 체크 펄스(REF_RC)를 상기 리던던시 체크 제어 펄스(REF_RCT)로서 출력하고, 상기 리프레쉬 신호(REF)가 두번째 인에이블된 구간에서는 상기 리던던시 체크 제어 펄스(REF_RCT)를 특정 레벨로 고정시킬 수 있다. 또한 상기 리프레쉬 리던던시 체크 펄스 제어부(212)는 상기 리프레쉬 신호(REF)가 디스에이블될 때마다 리던던시 체크 인에이블 신호(RC_EN)를 천이시킨다. 예를 들어, 상기 리프레쉬 리던던시 체크 펄스 제어부(212)는 상기 리프레쉬 신호(REF)가 첫번째로 디스에이블되면 인에이블되어었던 상기 리던더시 체크 인에이블 신호(RC_EN)를 디스에이블시키고, 상기 리프레쉬 신호(REF)가 두번째로 디스에이블되면 디스에이블되었던 상기 리던던시 체크 인에이블 신호(RC_EN)를 인에이블시킬 수 있다.
상기 리프레쉬 로우 액티브 펄스 생성부(213)는 상기 리던던시 체크 제어 펄스(REF_RCT), 상기 리던던시 체크 인에이블 신호(RC_EN) 및 상기 리프레쉬 신호(REF)에 응답하여 상기 리프레쉬 로우 액티브 신호(REF_RACT)를 생성할 수 있다. 예를 들어, 상기 리프레쉬 로우 액티브 펄스 생성부(213)는 상기 리던던시 체크 인에이블 신호(RC_EN)가 인에이블된 구간에서 상기 리프레쉬 리던던시 체크 제어 펄스(REF_RCT)가 기설정된 회수만큼 입력되면 상기 리프레쉬 로우 액티브 신호(REF_RACT)를 인에이블시킬 수 있다. 더욱 상세히 설명하면 상기 리프레쉬 로우 액티브 펄스 생성부(213)는 상기 리던던시 체크 인에이블 신호(RC_EN)가 인에이블된 구간에서 상기 리프레쉬 리던던시 체크 제어 펄스(REF_RCT)가 두번 입력되면 상기 리프레쉬 액티브 신호(REF_RACT)를 인에이블시킬 수 있다. 또한 상기 리프레쉬 로우 액티브 펄스 생성부(213)는 상기 리던던시 체크 인에이블 신호(RC_EN)가 디스에이블된 구간에서 상기 리프레쉬 신호(REF)가 인에이블되면 상기 리프레쉬 로우 액티브 신호(REF_RACT)를 인에이블시킨다.
상기 리프레쉬 러던던시 체크 펄스 제어부(212)는 도 3에 도시된 바와 같이, 플립플롭(FF1), 제 1 및 제 2 인버터(IV1, IV2), 및 낸드 게이트(ND1)를 포함할 수 있다.
상기 플립플롭(FF1)은 상기 리프레쉬 신호(REF)가 디스에이블될 때마다 입력 신호를 입력 받아 래치하고, 래치된 신호를 출력하도록 구성된다. 이때, 상기 제 1 인버터(IV1)는 상기 플립플롭(FF1)의 출력 신호를 입력 받고, 자신의 출력 신호를 상기 플립플롭(FF1)의 입력 신호로서 출력한다. 상기 플립플롭(FF1)의 출력 신호는 상기 리던던시 체크 인에이블 신호(RC_EN)로서 출력된다. 상기 낸드 게이트(ND1)는 상기 리던던시 체크 인에이블 신호(RC_EN) 및 상기 리프레쉬 리던던시 체크 펄스(REF_RC)를 입력 받는다. 상기 제 2 인버터(IV2)는 상기 낸드 게이트(ND1)의 출력 신호를 입력 받아 상기 리프레쉬 리던던시 체크 제어 펄스(REF_RCT)를 출력한다.
상기 리프레쉬 로우 액티브 펄스 생성부(213)는 도 4에 도시된 바와 같이, 카운터(213-1), 멀티 플렉서(213-2), 및 펄스 생성부(213-3)를 포함할 수 있다.
상기 카운터(213-1)는 상기 리던던시 체크 인에이블 신호(RC_EN)가 인에이블된 구간에서 상기 리프레쉬 리던던시 체크 제어 펄스(REF_RCT)가 디스에이블될 때마다 카운터 신호(C<0:1>)를 카운팅한다. 이때, 상기 카운터(213-1)는 상기 리던던시 체크 인에이블 신호(RC_EN)가 디스에이블된 구간에서는 상기 카운터 신호(C<0:1>)를 초기화시킨다. 예를 들어, 상기 카운터(213-1)는 상기 리던던시 체크 인에이블 신호(RC_EN)가 인에이블된 구간에서 상기 리프레쉬 리던던시 체크 제어 펄스(REF_RCT)가 두번 디스에이블되면 상기 카운터 신호(C<0:1>)는 (1,0)의 값을 갖게 되고, 이때 C<1>는 1 즉 하이 값이 된다.
상기 멀티 플렉서(213-2)는 상기 리던던시 체크 인에이블 신호(RC_EN)에 응답하여 상기 카운터 신호(C<1>) 및 상기 리프레쉬 신호(REF) 중 하나를 선택 신호(S_s)로서 출력한다. 예를 들어, 상기 멀티 플렉서(213-2)는 상기 리던던시 체크 인에이블 신호(RC_EN)가 인에이블되면 상기 카운터 신호(C<1>)를 상기 선택 신호(S_s)로서 출력하고, 상기 리던던시 체크 인에이블 신호(RC_EN)가 디스에이블되면 상기 리프레쉬 신호(REF)를 상기 선택 신호(S_s)로서 출력한다.
상기 펄스 생성부(213-3)는 상기 선택 신호(S_s)에 응답하여 상기 리프레쉬 로우 액티브 신호(REF_RACT)를 생성할 수 있다. 예를 들어, 상기 펄스 생성부(213-3)는 상기 선택 신호(S_s)가 인에이블되면 설정된 시간 인에이블되는 상기 리프레쉬 로우 액티브 신호(REF_RACT)를 생성할 수 있다.
이와 같이 구성된 상기 리프레쉬 로우 액티브 펄스 생성부(213)는 상기 리던던시 체크 인에이블 신호(RC_EN)가 인에이블되었을 경우 상기 리프레시 리던던시 체크 제어 펄스(REF_RCT)가 두 번 입력되어야 상기 리프레쉬 로우 액티브 신호(REF_RACT)를 인에이블시킨다. 또한 상기 리프레쉬 로우 액티브 펄스 생성부(213)는 상기 리던던시 체크 인에이블 신호(RC_EN)가 디스에이블되었을 경우 상기 리프레쉬 신호(REF)가 인에이블되면 바로 상기 리프레쉬 로우 액티브 신호(REF_RACT)를 인에이블시킨다.
상기 워드라인 활성화부(300)는 상기 로우 액티브 펄스(RACT_p) 및 상기 로우 어드레스(Row_ADD<0:n>)에 응답하여 워드라인(WL<0:K>)을 선택적으로 인에이블시킬 수 있다. 예를 들어, 상기 워드라인 활성화부(300)는 상기 로우 액티브 펄스(RACT_p)가 인에이블된 구간에서 상기 로우 어드레스(Row_ADD<0:n>)에 응답하여 상기 워드라인(WL<0:k>)을 선택적으로 인에이블시킬 수 있다.
도 5를 참조하여, 상기 로우 액티브 펄스 생성부(200)의 동작을 설명하면 다음과 같다.
리프레쉬 신호(REF)가 인에이블될 때마다 리프레쉬 리던던시 체크 펄스 생성부(211)는 리프레시 리던던시 체크 펄스(REF_RC)를 연속으로 두 번 생성한다.
리프레쉬 신호(REF)가 첫번째로 인에이블되었다가 디스에이블되면 인에이블되었던 리던던시 체크 인에이블 신호(RC_EN)가 디스에이블되고 리프레쉬 신호(REF)가 두번째로 인에이블되었다가 디스에이블되면 디스에이블되었던 상기 리던던시 체크 인에이블 신호(RC_EN)가 인에이블된다.
리프레쉬 신호(REF)가 첫번째로 인에이블된 구간에서는 리프레쉬 리던던시 체크 펄스 제어부(212)는 상기 리프레쉬 리던던시 체크 펄스(REF_RC)를 리프레쉬 리던던시 체크 제어 펄스(REF_RCT)로서 출력한다. 즉, 상기 리던던시 체크 인에이블 신호(RC_EN)가 인에이블된 구간에서는 상기 리프레쉬 리던던시 체크 펄스(REF_RC)가 상기 리프레쉬 리던던시 체크 제어 펄스(REF_RCT)로서 출력된다.
리프레쉬 신호(REF)가 두번째로 인에이블된 구간에서는 상기 리프레쉬 리던던시 체크 제어 펄스(REF_RCT)는 특정 레벨 즉 로우 레벨로 고정된다. 즉, 상기 리던던시 체크 인에이블 신호(RC_EN)가 디스에이블된 구간에서는 상기 리던더시 체크 제어 펄스(REF_RCT)는 로우 레벨로 고정된다.
또한 상기 리프레쉬 신호(REF)가 첫번째로 인에이블된 구간 즉, 상기 리던던시 체크 인에이블 신호(RC_EN)가 인에이블된 구간에서는 상기 리프레쉬 리던던시 체크 제어 펄스(REF_RCT)가 두번 생성된 이후 상기 리프레쉬 로우 액티브 신호(REF_RACT)가 인에이블된다. 한편, 상기 리프레쉬 신호(REF)가 두번째로 인에이블된 구간 즉 상기 리던던시 체크 인에이블 신호(RC_EN)가 디스에이블된 구간에서는 상기 리프레쉬 신호(REF)가 인에이블됨과 동시에 상기 리프레쉬 로우 액티브 신호(REF_RACT)가 인에이블된다.
이와 같이 생성된 상기 리프레쉬 로우 액티브 신호(REF_RACT)가 인에이블될 때마다 로우 액티브 펄스(RACT_p)가 생성된다.
도 5에 개시된 바와 같이, 연속적으로 두 번의 리프레쉬 동작이 수행될 경우 첫번째 리프레쉬 동작에서 리프레쉬 리던던시 체크 동작을 수행하고 두번째 리프레쉬 동작에서는 리프레쉬 리던던시 체크 동작을 수행하지 않아, 두번째 리프레쉬 동작에서 충분한 리프레쉬 동작 시간을 확보할 수 있다. 또한 두번째 리프레쉬 동작시 첫번째 리프레쉬 동작보다 빠른 타이밍에 리프레쉬 동작을 수행할 수 있다.
리프레쉬 신호(REF)는 두 번 연속적으로 인에이블된다.
상기 리프레쉬 신호(REF)가 첫번째로 인에이블되면 연속적으로 두 번의 리프레쉬 리던던시 체크 펄스(REF_RC)가 생성된다. 이때, 생성되는 상기 리프레쉬 리던던시 체크 펄스(REF_RC)는 상기 리프레쉬 신호(REF)의 인에이블 구간동안 리프레쉬 동작을 수행할 워드라인의 어드레스를 포함할 수 있다. 반도체 메모리 장치는 리프레쉬 동작시 리프레쉬 어드레스 카운터(120)를 이용하여 리프레쉬 동작을 수행할 워드라인의 어드레스를 생성할 수 있다. 상기 리프레쉬 신호(REF)가 첫번째로 인에이블된 구간에서 상기 리프레쉬 리던던시 체크 제어 펄스(REF_RCT)가 두 번 생성된 이후 로우 액티브 펄스(RACT_p)가 인에이블된다.
상기 리프레쉬 신호(REF)가 두번째로 인에이블되면 상기 리프레쉬 리던던시 체크 제어 펄스(REF_RCT)가 생성되는 것을 방지하고, 상기 로우 액티브 펄스(RACT_p)는 상기 리프레쉬 신호(REF)의 인에이블 타이밍과 동일한 인에이블 타이밍을 갖도록 생성될 수 있다.
이와 같이, 두번째로 인에이블되는 리프레쉬 신호(REF)의 인에이블 구간에서 상기 리프레쉬 리던던시 체크 제어 펄스(REF_RCT)가 생성되는 것을 방지 즉, 리프레쉬 리던던시 체크 동작이 필요하지 않은 이유는 두 번째로 인에이블되는 리프레쉬 신호(REF)의 인에이블 구간에서 필요한 리프레쉬 리던던시 체크 동작을 첫번째로 인에이블되는 상기 리프레쉬 신호(REF)의 인에이블 구간에서 수행하였기 때문이다.
다시 설명하면, 상기 리프레쉬 신호(REF)가 첫번째로 인에이블되는 구간에서 수행되는 리프레쉬 리던던시 체크 동작시 두번째로 인에이블되는 상기 리프레쉬 신호(REF)의 인에이블 구간에서 수행하여야할 리던던시 체크 동작을 미리 수행하기 때문에 두번째로 인에이블되는 리프레쉬 리던던시 체크 동작은 수행할 필요가 없다.
도 6을 참조하여 더욱 상세히 설명하면 다음과 같다.
반도체 메모리 장치는 불량이 발생한 워드라인을 리던던시 워드라인으로 대체하는 동작을 수행할 수 있다. 이때, 반도체 메모리 장치는 불량이 발생한 노멀 워드라인을 리던던시 워드라인으로 일대일 매칭시켜 대체하는 것이 아니라, 노멀 워드라인 한 쌍과 리던던시 워드라인 한 쌍을 매칭시켜 대체하도록 구성될 수 있다.
반도체 메모리 장치는 데이터 저장 영역(400)을 포함할 수 있고, 상기 데이터 저장 영역(400)은 복수개의 노멀 워드라인(N_WL)과 복수개의 리던던시 워드라인(R_WL)을 포함할 수 있다.
반도체 메모리 장치는 한 쌍의 노멀 워드라인(N_WL)을 한 쌍의 리던던시 워드라인(R_WL)으로 대체할 경우 한 쌍의 노멀 워드라인(N_WL)이 0번째 노멀 워드라인(WL<0>)과 i번째 노멀 워드라인(WL<i>)을 포함하도록 구성될 수 있다.
또한 반도체 메모리 장치는 리프레쉬 동작시 노멀 워드라인의 어드레스(REF_ADD<0:n>)를 생성하는 리프레쉬 어드레스 카운터(120)를 포함할 수 있다. 상기 리프레쉬 어드레스 카운터(120)가 0번째 노멀 워드라인(WL<0>)에 대한 어드레스를 생성하였다면 그 다음 생성될 노멀 워드라인에 대한 어드레스는 i번째 워드라인(WL<i>)이 되도록 상기 리프레쉬 어드레스 카운터(120)는 구현될 수 있다.
만약, 반도체 메모리 장치가 한 쌍의 노멀 워드라인(N_WL)을 한 쌍의 리던던시 워드라인(R_WL)으로 대체할 경우 0번째 워드라인과 1번째 워드라인이 한 쌍이 되고, 2번째 워드라인과 3번째 워드라인이 한 쌍이 되도록 순차적으로 1씩 증가하는 워드라인의 어드레스끼리 한 쌍을 이룬다면 상기 리프레쉬 어드레스 카운터(120) 또한 카운팅 값이 1씩 증가하도록 구성될 수 있다.
또한, 반도체 메모리 장치가 한 쌍의 노멀 워드라인(N_WL)을 한 쌍의 리던던시 워드라인(R_WL)으로 대체할 경우 한 쌍을 이루는 노멀 워드라인(N_WL)의 어드레스가 2씩 증가하도록 구성될 경우 상기 리프레쉬 어드레스 카운터 또한 카운팅 값이 2씩 증가하도록 구성될 수 있다.
이와 같이 리프레쉬 어드레스 카운터(120)가 리던던시될 경우 한 쌍의 노멀 워드라인들의 어드레스 순서대로 카운팅되면, 도5와 같이 한 쌍을 이루는 노멀 워드라인의 주소를 포함하는 두 개의 리프레쉬 리던던시 체크 제어 펄스(REF_RCT)가 생성될 수 있다. 리프레쉬 신호(REF)의 첫번째 인에이블 구간동안의 리프레쉬 리던던시 체크 동작에서 리프레쉬 신호(REF)의 두 번째 인에이블 구간에서 리프레쉬 동작할 워드라인의 리프레쉬 리던던시 체크 동작이 수행되므로, 리프레쉬 신호(REF)의 두 번째 인에이블 구간에서는 리프레쉬 리던던시 체크 동작이 필요 없어진다. 그러므로, 두 번째 인에이블되는 상기 리프레쉬 신호(REF)의 인에이블 구간에서는 리프레쉬 리던던시 체크 제어 펄스(REF_RCT)가 생성되지 않고, 두번째로 인에이블된 상기 리프레쉬 신호(REF)의 인에이블 타이밍과 동일한 인에이블 타이밍을 갖는 로우 액티브 펄스(RACT_p)를 생성할 수 있으므로, 두 번째로 인에이블되는 리프레쉬 신호에 의한 리프레쉬 동작은 첫번째로 인에이블되는 리프레쉬 신호에 의한 리프레쉬 동작 시간보다 짧아질 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (18)

  1. 리프레쉬 커맨드, 로우 액티브 펄스, 및 노멀 어드레스에 응답하여 로우 어드레스를 생성하는 로우 어드레스 생성부;
    리프레쉬 신호 및 액티브 신호에 응답하여 상기 로우 액티브 펄스를 생성하는 로우 액티브 펄스 생성부; 및
    상기 로우 어드레스 및 상기 로우 액티브 펄스에 응답하여 워드라인을 선택적으로 인에이블시키는 워드라인 활성화부를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 로우 어드레스 생성부는
    상기 리프레쉬 커맨드에 응답하여 상기 노멀 어드레스를 상기 로우 어드레스로서 출력하거나 카운팅된 어드레스를 상기 로우 어드레스로서 출력하는 것을 특징으로 하는 반도체 메모리 장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 2 항에 있어서,
    상기 로우 어드레스 생성부는
    상기 리프레쉬 커맨드 및 상기 로우 액티브 펄스에 응답하여 리프레쉬 신호를 생성하는 리프레쉬 신호 생성부,
    상기 리프레쉬 신호에 응답하여 카운팅 동작을 수행하여 리프레쉬 어드레스를 생성하는 리프레쉬 어드레스 카운터, 및
    상기 리프레쉬 커맨드에 응답하여 상기 리프레쉬 어드레스 및 상기 노멀 어드레스 중 하나를 상기 로우 어드레스로서 출력하는 어드레스 선택부를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 3 항에 있어서,
    상기 리프레쉬 신호 생성부는
    상기 리프레쉬 커맨드에 응답하여 상기 리프레쉬 신호를 인에이블시키고, 상기 로우 액티브 펄스에 응답하여 상기 리프레쉬 신호를 디스에이블시키는 것을 특징으로 하는 반도체 메모리 장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 3 항에 있어서,
    상기 반도체 메모리 장치는 한 쌍의 노멀 워드라인을 한 쌍의 리던던시 워드라인으로 대체하며,
    상기 리프레쉬 어드레스 카운터는
    상기 한쌍의 노멀 워드라인의 어드레스 각각을 순차적으로 카운팅하는 것을 특징으로 하는 반도체 메모리 장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 3 항에 있어서,
    상기 어드레스 선택부는
    상기 리프레쉬 커맨드에 응답하여 리프레쉬 동작시 상기 리프레쉬 어드레스를 상기 로우 어드레스로서 출력하고,
    상기 리프레쉬 커맨드에 응답하여 리프레쉬 동작이 아닐 경우 상기 노멀 어드레스를 상기 로우 어드레스로서 출력하는 것을 특징으로 하는 반도체 메모리 장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 로우 액티브 펄스 생성부는
    리프레쉬 동작시 상기 리프레쉬 신호가 첫번째로 인에이블되면 설정된 시간 이후 상기 로우 액티브 펄스를 생성하고, 상기 리프레쉬 신호가 두번째로 인에이블되면 상기 리프레쉬 신호가 인에이블됨과 동시에 상기 로우 액티브 펄스를 생성하며,
    리프레쉬 동작이 아닐 경우 상기 액티브 신호에 응답하여 상기 로우 액티브 펄스를 생성하는 것을 특징으로 하는 반도체 메모리 장치.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 7 항에 있어서,
    상기 로우 액티브 펄스 생성부는
    상기 리프레쉬 신호가 첫번째로 인에이블되면 설정된 시간이후 리프레쉬 로우 액티브 신호를 인에이블시키고, 상기 리프레쉬 신호가 두번째로 인에이블되면 상기 리프레쉬 신호가 인에이블됨과 동시에 상기 리프레쉬 로우 액티브 신호를 인에이블시키는 리프레쉬용 펄스 생성부, 및
    상기 리프레쉬 로우 액티브 신호 및 상기 액티브 신호에 응답하여 상기 로우 액티브 펄스를 생성하는 로우 액티브 펄스 생성부를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8 항에 있어서,
    상기 리프레쉬용 펄스 생성부는
    상기 리프레쉬 신호에 응답하여 리프레쉬 리던던시 체크 펄스를 생성하는 리프레쉬 리던던시 체크 펄스 생성부,
    상기 리프레쉬 리던던시 체크 펄스에 응답하여 리프레쉬 리던던시 체크 제어 펄스 및 리던던시 체크 인에이블 신호를 생성하는 리프레쉬 리던던시 체크 펄스 제어부, 및
    상기 리프레쉬 리던던시 체크 제어 펄스 및 상기 리던던시 체크 인에이블 신호에 응답하여 상기 리프레쉬 로우 액티브 신호를 생성하는 리프레쉬 로우 액티브 펄스 생성부를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9 항에 있어서,
    상기 리프레쉬 리던던시 체크 펄스 생성부는
    상기 리프레쉬 신호가 인에이블되면 연속으로 두 번 상기 리프레쉬 리던던시 체크 펄스를 생성하는 것을 특징으로 하는 반도체 메모리 장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9 항에 있어서,
    상기 리프레쉬 리던던시 체크 펄스 제어부는
    상기 리프레쉬 신호에 응답하여 천이하는 상기 리던던시 체크 인에이블 신호를 생성하고, 상기 리프레쉬 신호 및 상기 리던던시 체크 인에이블 신호에 응답하여 상기 리던던시 체크 제어 펄스를 생성하는 것을 특징으로 하는 반도체 메모리 장치.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11 항에 있어서,
    상기 리프레쉬 리던던시 체크 펄스 제어부는
    상기 리프레쉬 신호가 첫번째로 디스에이블되면 인에이블되었던 상기 리던던시 체크 인에이블 신호를 디스에이블시키고, 상기 리프레쉬 신호가 두번째로 디스에이블되면 디스에이블되었던 상기 리던던시 체크 인에이블 신호를 인에이블시키며,
    상기 리던던시 체크 인에이블 신호가 인에이블된 구간에서 상기 리프레쉬 리던던시 체크 펄스를 상기 리프레쉬 리던던시 체크 제어 펄스로서 출력하고,
    상기 리던던시 체크 인에이블 신호가 디스에이블되면 상기 리프레쉬 리던던시 체크 제어 펄스를 특정 레벨로 고정시키는 것을 특징으로 하는 반도체 메모리 장치.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9 항에 있어서,
    상기 리프레쉬 로우 액티브 펄스 생성부는
    상기 리던던시 체크 인에이블 신호가 인에이블된 구간에서 상기 리프레쉬 리던던시 체크 제어 펄스를 카운팅하여 상기 리던던시 체크 제어 펄스가 기설정된 회수만큼 입력되면 상기 리프레쉬 로우 액티브 신호를 인에이블시키고,
    상기 리던던시 체크 인에이블 신호가 디스에이블된 구간에서 상기 리프레쉬 신호가 인에이블되면 상기 리프레쉬 로우 액티브 신호를 인에이블시키는 것을 특징으로 하는 반도체 메모리 장치.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 13 항에 있어서,
    상기 리프레쉬 로우 액티브 펄스 생성부는
    상기 리프레쉬 리던던시 체크 제어 펄스를 카운팅하는 카운터,
    상기 리던던시 체크 인에이블 신호에 응답하여 상기 카운터의 출력 및 상기 리프레쉬 신호 중 하나를 선택 신호로서 출력하는 멀티 플렉서, 및
    상기 선택 신호가 인에이블되면 설정된 시간 인에이블되는 상기 리프레쉬 로우 액티브 신호를 생성하는 펄스 생성부를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 워드라인 활성화부는
    상기 로우 액티브 펄스의 인에이블 구간동안 상기 로우 어드레스에 응답하여 워드라인을 선택적으로 인에이블시키는 것을 특징으로 하는 반도체 메모리 장치.
  16. 한 쌍의 노멀 워드라인을 한 쌍의 리던던시 워드라인으로 대체하는 반도체 메모리 장치는 상기 한 쌍의 노멀 워드라인의 어드레스 각각을 순차적으로 카운팅하는 리프레쉬 어드레스 카운터를 포함하며,
    리프레쉬 신호를 첫번째로 인에이블시키는 단계;
    첫번째로 인에이블된 리프레쉬 신호의 인에이블 구간에서 상기 한쌍의 노멀 워드라인의 어드레스에 대한 리프레쉬 리던던시 체크를 수행하는 단계;
    첫번째로 인에이블된 상기 리프레쉬 신호의 인에이블 구간에서 상기 리프레쉬 리던던시 체크를 수행하고 나머지 구간동안 리프레쉬 동작을 수행하는 단계;
    상기 리프레쉬 신호를 두 번째로 인에이블시키는 단계; 및
    두번째로 인에이블되는 상기 리프레쉬 신호의 인에이블 구간에서 리프레쉬 리던던시 체크 동작이 수행되는 것을 방지하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 리프레쉬 방법
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16 항에 있어서,
    두번째로 인에이블되는 상기 리프레쉬 신호의 인에이블 구간에서 리프레쉬 리던던시 체크 동작이 수행되는 것을 방지하는 단계는
    두번째로 인에이블되는 상기 리프레쉬 신호의 인에이블 구간과 동일한 구간에서 상기 리프레쉬 동작이 수행되는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 리프레쉬 방법.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16 항에 있어서,
    상기 리프레쉬 신호의 제1 및 제2 펄스 각각은 상기 리프레쉬 리던던시 체크 구간 및 상기 리프레쉬 신호의 인에이블 구간 보다 긴 펄스 폭을 가지며, 상기 리프레쉬 신호의 상기 제1 및 제2 펄스는 연속적으로 생성되는 것을 특징으로 하는 반도체 메모리 장치의 리프레쉬 방법.
KR1020160068098A 2016-06-01 2016-06-01 반도체 메모리 장치 및 리프레쉬 방법 KR102471525B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160068098A KR102471525B1 (ko) 2016-06-01 2016-06-01 반도체 메모리 장치 및 리프레쉬 방법
US15/484,244 US10037819B2 (en) 2016-06-01 2017-04-11 Semiconductor memory device and refresh method of semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160068098A KR102471525B1 (ko) 2016-06-01 2016-06-01 반도체 메모리 장치 및 리프레쉬 방법

Publications (2)

Publication Number Publication Date
KR20170136252A KR20170136252A (ko) 2017-12-11
KR102471525B1 true KR102471525B1 (ko) 2022-11-28

Family

ID=60482299

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160068098A KR102471525B1 (ko) 2016-06-01 2016-06-01 반도체 메모리 장치 및 리프레쉬 방법

Country Status (2)

Country Link
US (1) US10037819B2 (ko)
KR (1) KR102471525B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10192608B2 (en) * 2017-05-23 2019-01-29 Micron Technology, Inc. Apparatuses and methods for detection refresh starvation of a memory
US11790974B2 (en) 2021-11-17 2023-10-17 Micron Technology, Inc. Apparatuses and methods for refresh compliance
CN116230048A (zh) * 2021-12-06 2023-06-06 长鑫存储技术有限公司 地址刷新电路、方法、存储器和电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130272082A1 (en) 2012-04-17 2013-10-17 Samsung Electronics Co., Ltd. Refresh circuit in semiconductor memory device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100821583B1 (ko) 2006-11-14 2008-04-15 주식회사 하이닉스반도체 반도체 메모리 장치의 리던던시 제어 회로 및 방법
KR102181373B1 (ko) 2013-12-09 2020-11-23 에스케이하이닉스 주식회사 반도체 장치의 리프레쉬 제어 회로 및 리프레쉬 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130272082A1 (en) 2012-04-17 2013-10-17 Samsung Electronics Co., Ltd. Refresh circuit in semiconductor memory device

Also Published As

Publication number Publication date
US10037819B2 (en) 2018-07-31
KR20170136252A (ko) 2017-12-11
US20170352400A1 (en) 2017-12-07

Similar Documents

Publication Publication Date Title
US11361808B2 (en) Apparatuses and methods for selective row refreshes
KR102468251B1 (ko) 반도체 메모리 장치 및 그의 동작 방법
US9691466B1 (en) Memory device including refresh controller
KR102133380B1 (ko) 반도체 메모리 장치 및 그의 동작방법
KR102075665B1 (ko) 반도체 메모리 장치 및 그의 동작방법과 반도체 메모리 장치를 포함하는 반도체 시스템
KR20150064953A (ko) 반도체 메모리 장치
US9147451B2 (en) Memory device and method of controlling leakage current within such a memory device
KR101980314B1 (ko) 메모리 장치 및 이의 동작방법
US8902682B2 (en) Semiconductor memory device
KR102436992B1 (ko) 리프레시 제어 장치
KR102471525B1 (ko) 반도체 메모리 장치 및 리프레쉬 방법
KR101877818B1 (ko) 리페어 제어 회로 및 이를 이용한 반도체 집적회로
US8780661B2 (en) Self refresh pulse generation circuit
US9135969B2 (en) Semiconductor device
KR102163983B1 (ko) 반도체 메모리 장치
US10002677B2 (en) Test mode control circuit
KR102299352B1 (ko) 반도체 장치 및 그의 구동방법
KR102125568B1 (ko) 반도체 장치 및 그 테스트 방법
KR102165736B1 (ko) 반도체 메모리 장치 및 그 동작방법
US9508410B1 (en) Semiconductor device having a secondary address generating unit for generating address signal in response to address signal from a first address generating unit
KR100924017B1 (ko) 오토 프리차지 회로 및 오토 프리차지 방법
KR20170015795A (ko) 반도체 메모리 장치 및 테스트 방법
KR102668728B1 (ko) 반도체 메모리 장치
US9524760B2 (en) Data output circuit
KR101923504B1 (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant