CN105573392A - 电压产生电路 - Google Patents
电压产生电路 Download PDFInfo
- Publication number
- CN105573392A CN105573392A CN201410531081.8A CN201410531081A CN105573392A CN 105573392 A CN105573392 A CN 105573392A CN 201410531081 A CN201410531081 A CN 201410531081A CN 105573392 A CN105573392 A CN 105573392A
- Authority
- CN
- China
- Prior art keywords
- voltage
- building
- out capacitor
- input signal
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
本发明公开一种电压产生电路,包含:(1)一驱动单元,具有一输入端及一输出端,其中该输入端可以接收一输入信号,当该输入信号为一第一逻辑电平时,一第一电压端对该输出端充电,并且当该输入信号为一第二逻辑电平时,该输出端对一第二电压端放电;(2)一第一开关,根据该输入信号耦接该第二电压端至一补偿电容端;(3)一补偿电容,耦接于该补偿电容端与一第三电压端之间;以及(4)一第二开关,根据该输入信号耦接该补偿电容端至一第四电压端。
Description
技术领域
本发明涉及一种电压产生电路,特别是有关一种经由电容补偿来产生电压的电压产生电路。
背景技术
通常由于系统没有提供适当的供应电压,集成电路会使用低压差线性稳压器(LDO)或脉冲宽度调变电路(PWM)来另产生一适当电平值的供电电压,但此举除增加电路成本外,LDO或PWM其速度有限且须考虑稳定度的问题,例如当电路应用于操作速度高于1GHz的高速串行数据时LDO或PWM可能就会无法符合需求。
发明内容
因此本发明的目的的一即在于提供一开关电容式的电压产生电路以解决上述问题。
根据本发明的一实施例,其包含:(1)一第一驱动单元,具有一第一输入端及一第一输出端,其中该第一输入端用以接收一第一输入信号,当该第一输入信号为一第一逻辑电平时,一第一电压端对该第一输出端充电,并且当该第一输入信号为一第二逻辑电平时,该第一输出端对一第二电压端放电;(2)一第一开关,根据该第一输入信号耦接该第二电压端至一第一补偿电容端;(3)一第一补偿电容,耦接于该第一补偿电容端与一第三电压端之间;以及(4)一第二开关,根据该第一输入信号耦接该第一补偿电容端至一第四电压端。
根据本发明提出的电压产生电路,通过调整该第一补偿电容的电容值来调整该第二电压端的一第二电压。
根据本发明提出的电压产生电路,当该第一输入信号为该第一逻辑电平时,该第一电压端储存一第一电荷至该第一输出端,并且当该第一输入信号为该第二逻辑电平时,从该第一输出端储存一第二电荷至该第一补偿电容以形成该第二电压端的一第二电压来据以为该第一输出端的输出电压。
根据本发明提出的电压产生电路,于一段预设时间内,若该第一输入信号的该第一逻辑电平与该第二逻辑电平的数据周期数实质上相等,则于该段预设时间内,该第一开关与该第二开关的导通时间实质上相等,且该第二电压实质上维持于一稳定电压值。
根据本发明提出的电压产生电路,该第一补偿电容包含多个相互并联的补偿电容单元,每一所述补偿电容单元包含相互串联的一补偿电容开关与一第二补偿电容,其中该电压产生电路还包含:
一电压比较单元,用以比较该第二电压端的电压与一参考电压,据以产生一比较结果;以及
一控制单元,用以根据该比较结果来控制所述补偿电容开关,据以调整该第一补偿电容的电容值来调整该第二电压端的电压值。
根据本发明提出的电压产生电路,该第一输出端具有一第一输出端电容值,该第一电压端经由一第一电压供电,且其中该第一电压根据该第一补偿电容的电容值与该第一输出端电容值的比例来产生该第二电压。
根据本发明提出的电压产生电路,该电压产生电路还包含:
一第二驱动单元,具有一第二输入端及一第二输出端,其中该第二输入端用以接收与该第一输入信号反向的一第二输入信号,当该第二输入信号为该第一逻辑电平时,该第一电压端对该第二输出端充电,并且当该第二输入信号为该第二逻辑电平时,该第二输出端对该第二电压端放电;
一第三开关,根据该第二输入信号耦接该第二电压端至一第二补偿电容端;
一第二补偿电容,耦接于该第二补偿电容端与该第三电压端之间;以及
一第四开关,根据该第二输入信号耦接该第二补偿电容端至该第四电压端。
本发明还提出另外一种电压产生电路,包含:
一驱动单元,具有一第一输入端和一第一输出端,其中该第一输入端用以接收一第一输入信号,当该第一输入信号为一第一逻辑电平时,该输出端与一第一电压端导通,并且当该第一输入信号为一第二逻辑电平时,该第一输出端与一第二电压端导通;
一第一开关,根据该第一输入信号耦接该第二电压端至一第一补偿电容端;
一第一补偿电容,耦接于该第一补偿电容端与一第三电压端之间;以及
一第二开关,根据该第一输入信号耦接该第一补偿电容端至一第四电压端。
根据本发明提出的电压产生电路,当该第一输入信号为该第一逻辑电平时,该第四电压端储存一第一电荷至该第一补偿电容,并且当该第一输入信号为该第二逻辑电平时,该第一补偿电容自该第一电荷分享一第二电荷至该输出端以形成该第二电压端的一第二电压来据以为该第一输出端的输出电压。
根据本发明提出的电压产生电路,该第一输出端具有一第一输出端电容值,该第四电压端经由一第四电压供电,且其中该第四电压根据该第一补偿电容的电容值与该输出端电容值的比例来产生该第二电压。
根据本发明提出的电压产生电路,该第一补偿电容包含多个相互并联的补偿电容单元,每一所述补偿电容单元包含相互串联的一补偿电容开关与一第二补偿电容,其中该电压产生电路还包含:
一电压比较单元,用以比较该第二电压端的电压与一参考电压,据以产生一比较结果;以及
一控制单元,用以根据该比较结果来控制所述补偿电容开关,据以调整该第一补偿电容的电容值。
本发明还提出一种电压产生电路,其由一第五电压与一第六电压供电,该电压产生电路包含:
一第一驱动单元,具有一第一输入端和一第一输出端,其中该第一输入端用以接收一第一输入信号,当该第一输入信号为一第一逻辑电平时,输出一第一电平信号,并且当该第一输入信号为一第二逻辑电平时,输出一第二电平信号;以及
一补偿单元,根据该第五电压与该第一输入信号产生一第二电压来做为该第二电平信号的电压电平;
其中,该第二电压小于该第五电压但大于该第六电压,该第一电平信号的电压电平实质上相等于该第五电压或该第六电压其中一者。
根据本发明提出的电压产生电路,该补偿单元包含一第一补偿电容,该第一输出端具有一第一输出端电容值,且其中该第五电压根据该第一补偿电容的一第一补偿电容值与该输出端电容值的比例来产生该第二电压。
与现有技术相比,本发明的实施例可以通过一电压Vdd来产生低于Vdd的逻辑1电压以及高于Vss(如接地)的逻辑0电压,其可应用于高速串行数据且没有稳定度的问题。
附图说明
图1为根据本发明一实施例的电压产生电路的电路图;
图2为根据本发明另一实施例的电压产生电路的电路图;
图3为根据本发明一实施例的可调式第一补偿电容的电路图;
图4为根据本发明另一实施例的可调式第一补偿电容的电路图;
图5为根据本发明另一实施例的电压产生电路的电路图;
图6为根据本发明另一实施例的电压产生电路的电路图;
图7为根据本发明另一实施例的电压产生电路的电路图;
图8为根据本发明另一实施例的电压产生电路的电路图;
图9为根据本发明另一实施例的电压产生电路的电路图;以及
图10为根据本发明另一实施例的电压产生电路的电路图。
附图标记说明:100、200、500、600、700、800、900、1000-电压产生电路;30-第一驱动单元;30a-第一驱动单元;30b-第二驱动单元;40、80-补偿单元;41-第一开关;42-第一补偿电容;43-第二开关;50-稳压电容;70a-开关式电容数组;70b-开关式电容数组;71-补偿电容;72-补偿电容开关;81-第一开关;82-第一补偿电容;83-第二开关;84-第三开关;85-第二补偿电容;86-第四开关;90-电压比较单元;91-控制单元。
具体实施方式
以下描述本发明的说明性实施例。当相同的标号出现在不同图式中时,其是指相同或类似组件。
请参阅图1,为根据本发明一实施例的电压产生电路100,其包含一第一驱动单元30、一第一开关41、一第一补偿电容42、及一第二开关43。第一驱动单元30具有一第一输入端I和一第一输出端O,该第一输入端I用以接收一第一输入信号,当该第一输入信号为一第一逻辑电平(如逻辑0)时,一第一电压端H(例如Vdd端)对该第一输出端O充电,并且当该第一输入信号为一第二逻辑电平(例如逻辑1)时,该第一输出端O对一第二电压端L放电。第一驱动单元例如可以包含反向器、缓冲器或前级驱动器。第一开关41根据该第一输入信号耦接该第二电压端L至一第一补偿电容端。第一补偿电容42耦接于该第一补偿电容端与一第三电压端(例如Vss端或接地)之间。第二开关43,根据该第一输入信号耦接该第一补偿电容端至一第四电压端(例如Vss端)。其中,该第三电压端亦可以为Vdd端,本发明不以此为限。
以第一驱动单元30为一反向器以及第一开关41与第二开关43为NMOS为例,当该第一输入信号为逻辑0时,第一电压端H对该第一输出端O充电而输出Vdd电平或逻辑1;第一开关41不导通,亦即该第二电压端L与该第一补偿电容端间不导通;但此时第二开关43导通,亦即该第一补偿电容端导通至该第三电压端(如接地),以将的前储存在第一补偿电容的第一补偿电容端的电荷放电至第三电压端。另一方面,当该第一输入信号为逻辑1时,该第一输出端O对一第二电压端L放电,第二开关43不导通,但第一开关41导通,亦即该第二电压端与该第一补偿电容端间导通,此时原本在第一输入信号为逻辑0时储存在该第一输出端O的电荷将对第一补偿电容42的第一补偿电容端充电,或说原本在第一输入信号为逻辑0时储存在该第一输出端O的第一电荷将自其中分享一第二电荷自该第一补偿电容42的第一补偿电容端,以在该第二电压端产生一第二电压,而此时第一输出端O的输出电压电平即为该第二电压电平,此即为电荷分享(chargesharing)的概念。若该第一输出端具有一第一输出端电容值CL,该第一电压端经由一第一电压(如Vdd)供电,则该第一电压将根据该第一补偿电容的电容值与该第一输出端电容值CL的比例来产生该第二电压。例如,若Vdd等于1.2V,该第一输出端电容值CL等于该第一补偿电容42的电容值,则该第二电压等于0.6V;若Vdd等于1.2V,该第一输出端电容值CL等于该第一补偿电容42的电容值的五分之一,则该第二电压等于0.2V;亦即可以通过调整该第一补偿电容42的电容值来调整该第二电压端的第二电压的大小。其中该第一输出端电容值CL可为该第一输出端O所看到的电容值,例如负载电容值、杂散电容值、或下级电路的输入电容…等。
因此,当该第一输入信号为逻辑0时,第一输出端O输出代表逻辑1的Vdd电压电平值,而当该第一输入信号为逻辑1时,第一输出端O输出代表逻辑0的该第二电压端的第二电压电平值,此第二电压系由该第一电压根据该第一补偿电容42的电容值与该第一输出端电容值CL的比例所产生,而的后当该第一输入信号再为逻辑0时第二开关43将导通以将的前储存在第一补偿电容42的第一补偿电容端的电荷放电至第三电压端(如接地)。其中,该第一输入信号可以为操作速度高于1GHz的高速串行数据。其中于一段预设时间内,若该第一输入信号的该第一逻辑电平与该第二逻辑电平的数据周期数实质上相等,则于该段预设时间内,该第一开关41与该第二开关43的导通时间实质上相等,且该第二电压实质上维持于一稳定电压值。例如于100个数据周期的时间内第一输入信号包含均匀分布的近50个第一逻辑电平数据与近50个第一逻辑电平数据,且例如Vdd等于1.2V,该第一输出端电容值CL等于该第一补偿电容42的电容值的五分之一,则该第二电压实质上维持于0.2V的稳定电压值。此种于一段预设时间内第一逻辑电平与第二逻辑电平的数据周期数实质上相等的数据流系为直流平衡信号,例如8b/10b信号。此外,电压产生电路100另可操作说明如下,该电压产生电路100由Vdd与Vss供电,并包含一第一驱动单元30及一补偿单元40。第一驱动单元30具有一第一输入端I和一第一输出端O,其中该第一输入端O用以接收一第一输入信号,当该第一输入信号为一第一逻辑电平(如逻辑0)时,输出一第一电平信号(如Vdd),并且当该第一输入信号为一第二逻辑电平(如逻辑1)时,输出一第二电平信号(如上述的第二电压)。补偿单元40包含一第一开关41、一第一补偿电容42、及一第二开关43,其根据Vdd与该第一输入信号产生该第二电压来做为该第二电平信号的电压电平。其相关操作请见前述,不再赘述。
请参阅图2,为根据本发明一实施例的电压产生电路200,其为电压产生电路100选择性地另包含电压比较单元90及控制单元91。请另参考图3及图4,其分别为可调式第一补偿电容42的实施例的开关式电容数组70a和70b的电路图,第一补偿电容42可由开关式电容数组70a或开关式电容数组70b实现,其包含多个相互并联的补偿电容单元,每一所述补偿电容单元包含相互串联的一补偿电容开关72与一第二补偿电容71。其中,该补偿电容单元可以耦接于该第一补偿电容端与Vss之间亦可以耦接于该第一补偿电容端与Vdd之间,本发明不以此为限。电压比较单元90,用以比较该第二电压端L的该第二电压与一参考电压,据以产生一比较结果。控制单元,用以根据该比较结果来控制所述补偿电容开关72,据以调整该第一补偿电容42的电容值来调整该第二电压端L的电压值。例如电压比较单元90将该第二电压与该参考电压(如0.2V)进行比较,若比较结果显示该第二电压较大,则将至少一补偿电容开关72导通以增加第一补偿电容42的电容值来调降该第二电压;如此可以例如进行至比较结果显示该第二电压较小而停止。相关的电路操作可为本领域者所理解,不再赘述。此外,于该第二电压端L可选择性地利用一稳压电容50来稳定第二电压或抑制噪声。
请参阅图5,其为根据本发明一实施例的电压产生电路500,其可以应用于差动(differential)电路。请亦参考图1,电压产生电路500可以视为由两组的电压产生电路100组成并于第二电压端L耦接,而一组电压产生电路100以该第一输入信号为第一驱动单元30a的输入信号,而另一组以该第一输入信号的反向信号为第二驱动单元30b的输入信号,亦即电压产生电路500接收一对差动信号。其中,第一开关81与第三开关84对应第一开关41,第一补偿电容82与第二补偿电容85对应第一补偿电容42,第二开关83与第四开关86对应第二开关43,第一输出端电容值CL1与第二输出端电容值CL2对应第一输出端电容值CL,补偿单元80对应两组补偿单元40,而关于电压产生电路500的操作可参考前述对电压产生电路100的说明,于此不再赘述。须注意的是,由于是差动信号,故第一开关81与第三开关84不同时导通,第二开关83与第四开关86不同时导通;且第一电压Vdd除了根据该第一补偿电容82的电容值与该第一输出端电容值CL1的比例,亦会根据第二补偿电容85的电容值与该第二输出端电容值CL2的比例,来产生第二电压端L的第二电压。
请参阅图6,其为根据本发明一实施例的电压产生电路600的电路图,是电压产生电路500选择性地另包含电压比较单元90及控制单元91,其操作请参考前述对电压产生电路200及相关实施例的说明,于此不再赘述。
请参阅图7,其为根据本发明一实施例的电压产生电路700,包含一第一驱动单元30、一第一开关41、一第一补偿电容42、一第二开关43。第一驱动单元30具有一第一输入端I和一第一输出端O,第一输入端I用以接收一第一输入信号,当该第一输入信号为第一逻辑电平(例如逻辑0)时,该第一输出端O与一第二电压端H导通,并且当该第一输入信号为一第二逻辑电平(例如逻辑1)时,该第一输出端O与一第一电压端L(如Vss)导通。第一驱动单元例如可以包含反向器、缓冲器或前级驱动器。第一开关41根据该第一输入信号耦接该第二电压端至一第一补偿电容端。第一补偿电容42耦接于该第一补偿电容端与一第三电压端(例如Vss端或接地)之间。第二开关43,根据该第一输入信号耦接该第一补偿电容端至该第四电压端(例如Vdd端)。其中,该第三电压端亦可以为Vdd端,本发明不以此为限。
以第一驱动单元30为ㄧ反向器以及第一开关41与第二开关43为PMOS为例,当该第一输入信号为逻辑1时,第二开关43导通,第一补偿电容端耦接至该第四电压端(例如Vdd端),此时第四电压端对第一补偿电容42的第一补偿电容端充电;第一开关41不导通,亦即该第二电压端H与该第一补偿电容端间不导通;第一输出端O与第一电压端L(例如Vss端或接地)导通并输出Vss或逻辑0。另一方面,当该第一输入信号为逻辑0时,第二开关43不导通,但第一开关41导通,亦即该第二电压端H与该第一补偿电容端间导通,此时原本在第一输入信号为逻辑1时储存在第一补偿电容的第一补偿电容端的电荷将经由第二电压端H对第一输出端O充电,或说原本在第一输入信号为逻辑1时储存在该第一补偿电容的第一补偿电容端的第一电荷将自其中分享一第二电荷至第一输出端O,以在该第二电压端H产生一第二电压,而此时第一输出端O的输出电压即为该第二电压,此即为电荷分享(chargesharing)的概念。若该第一输出端O具有一第一输出端电容值CL,该第四电压端经由一第四电压(如Vdd)供电,则该第四电压将根据该第一补偿电容的电容值与该第一输出端电容值CL的比例来产生该第二电压。例如,若Vdd等于1.8V,该第一输出端电容值CL等于该第一补偿电容42的电容值,则该第二电压等于0.9V;若Vdd等于1.8V,该第一输出端电容值CL该第一补偿电容42的电容值的二分之一,则该第二电压等于1.2V;亦即可以通过调整该第一补偿电容42的电容值来调整该第二电压端H的第二电压的大小。其中该第一输出端电容值CL可为该第一输出端O所看到的电容值,例如负载电容值、杂散电容值、或下级电路的输入电容等。
因此,当该第一输入信号为逻辑1时,第一输出端O输出代表逻辑0的该第一电压端的Vss电压值,而当该第一输入信号为逻辑0时,第一输出端O输出代表逻辑1的第二电压值,而此第二电压系由该第四电压根据该第一补偿电容42的电容值与该第一输出端电容值CL的比例所产生,而的后当该第一输入信号再为逻辑1时第一驱动单元会将的前储存在第一输出端O的电荷放电至第一电压端L。其中,该第一输入信号可以为操作速度高于1GHz的高速串行数据。其中于一段预设时间内,若该第一输入信号的该第一逻辑电平与该第二逻辑电平的数据周期数实质上相等,则于该段预设时间内,该第一开关与该第二开关的导通时间实质上相等,且该第二电压实质上维持于一稳定电压值。此外,电压产生电路700另可操作说明如下,该电压产生电路700由Vdd与Vss供电,并包含一第一驱动单元30及一补偿单元40。第一驱动单元30具有一第一输入端I和一第一输出端O,其中该第一输入端I用以接收一第一输入信号,当该第一输入信号为一第一逻辑电平(如逻辑1)时,输出一第一电平信号(如Vss),并且当该第一输入信号为一第二逻辑电平(如逻辑0)时,输出一第二电平信号(如上述的第二电压)。补偿单元40包含一第一开关41、一第一补偿电容42、及一第二开关43,其根据Vdd与该第一输入信号产生该第二电压来做为该第二电平信号的电压电平。其相关操作请见前述,不再赘述。
请参阅图8,其为根据本发明一实施例的电压产生电路800,是电压产生电路700选择性地另包含电压比较单元90及控制单元91。请另参考图3及图4,其为可调式第一补偿电容42的实施例的开关式电容数组70a和70b的电路图。电压比较单元90,用以比较该第二电压端H的第二电压与一参考电压,据以产生一比较结果。控制单元91,用以根据该比较结果来控制所述补偿电容开关72,据以调整该第一补偿电容42的电容值来调整该第二电压端H的电压。电压产生电路800操作请参考前述对电压产生电路700及相关实施例(如电压产生电路200)的说明,于此不再赘述。此外,于该第二电压端H可以选择性地利用一稳压电容50来稳定第二电压或抑制噪声。
请参阅图9,其为根据本发明一实施例的电压产生电路900,其可以应用于差动(differential)电路。请亦参考图7,电压产生电路900可以视为由两组的电压产生电700组成并于第二电压端耦接,而一组电压产生电路700以第一输入信号为驱动单元30a的输入信号,而另一组以第一输入信号的反向信号为驱动单元30b的输入信号,亦即电压产生电路900系接收一对差动信号。其中,第一开关81与第三开关84对应第一开关41,第一补偿电容82与第二补偿电容85对应第一补偿电容42,第二开关83与第四开关86对应第二开关43,第一输出端电容值CL1与第二输出端电容值CL2对应第一输出端电容值CL,补偿单元80对应两组补偿单元40,而关于电压产生电路900的操作可参考前述对电压产生电路700的说明,于此不再赘述。须注意的是,由于是差动信号,故第一开关81与第三开关84不同时导通,第二开关83与第四开关86不同时导通;且第四电压(如Vdd)除了根据该第一补偿电容82的电容值与该第一输出端电容值CL1的比例,亦会根据第二补偿电容85的电容值与该第二输出端电容值CL2的比例,来产生该第二电压。而图10的电压产生电路1000,是电压产生电路900选择性地另包含电压比较单元90及控制单元91,其操作请参考前述相关实施例的说明,于此不再赘述。
由上述的说明可以了解根据本发明的实施例可以通过一电压Vdd来产生低于Vdd的逻辑1电压以及高于Vss(如接地)的逻辑0电压,其可应用于高速串行数据且没有稳定度的问题。
以上说明对本发明而言只是说明性的,而非限制性的,本领域普通技术人员理解,在不脱离权利要求所限定的精神和范围的情况下,可做出许多修改,变化,或等效,但都将落入本发明的保护范围内。
Claims (13)
1.一种电压产生电路,其特征在于,包含:
一第一驱动单元,具有一第一输入端和一第一输出端,其中该第一输入端用以接收一第一输入信号,当该第一输入信号为一第一逻辑电平时,一第一电压端对该第一输出端充电,并且当该第一输入信号为一第二逻辑电平时,该第一输出端对一第二电压端放电;
一第一开关,根据该第一输入信号耦接该第二电压端至一第一补偿电容端;
一第一补偿电容,耦接于该第一补偿电容端与一第三电压端之间;以及
一第二开关,根据该第一输入信号耦接该第一补偿电容端至一第四电压端。
2.如权利要求1所述的电压产生电路,其特征在于,通过调整该第一补偿电容的电容值来调整该第二电压端的一第二电压。
3.如权利要求1所述的电压产生电路,其特征在于,当该第一输入信号为该第一逻辑电平时,该第一电压端储存一第一电荷至该第一输出端,并且当该第一输入信号为该第二逻辑电平时,从该第一输出端储存一第二电荷至该第一补偿电容以形成该第二电压端的一第二电压来据以为该第一输出端的输出电压。
4.如权利要求3所述的电压产生电路,其特征在于,于一段预设时间内,若该第一输入信号的该第一逻辑电平与该第二逻辑电平的数据周期数实质上相等,则于该段预设时间内,该第一开关与该第二开关的导通时间实质上相等,且该第二电压实质上维持于一稳定电压值。
5.如权利要求1所述的电压产生电路,其特征在于,该第一补偿电容包含多个相互并联的补偿电容单元,每一所述补偿电容单元包含相互串联的一补偿电容开关与一第二补偿电容,其中该电压产生电路还包含:
一电压比较单元,用以比较该第二电压端的电压与一参考电压,据以产生一比较结果;以及
一控制单元,用以根据该比较结果来控制所述补偿电容开关,据以调整该第一补偿电容的电容值来调整该第二电压端的电压值。
6.如权利要求3所述的电压产生电路,其特征在于,该第一输出端具有一第一输出端电容值,该第一电压端经由一第一电压供电,且其中该第一电压根据该第一补偿电容的电容值与该第一输出端电容值的比例来产生该第二电压。
7.如权利要求1项所述的电压产生电路,其特征在于,该电压产生电路还包含:
一第二驱动单元,具有一第二输入端及一第二输出端,其中该第二输入端用以接收与该第一输入信号反向的一第二输入信号,当该第二输入信号为该第一逻辑电平时,该第一电压端对该第二输出端充电,并且当该第二输入信号为该第二逻辑电平时,该第二输出端对该第二电压端放电;
一第三开关,根据该第二输入信号耦接该第二电压端至一第二补偿电容端;
一第二补偿电容,耦接于该第二补偿电容端与该第三电压端之间;以及
一第四开关,根据该第二输入信号耦接该第二补偿电容端至该第四电压端。
8.一种电压产生电路,其特征在于,包含:
一驱动单元,具有一第一输入端和一第一输出端,其中该第一输入端用以接收一第一输入信号,当该第一输入信号为一第一逻辑电平时,该输出端与一第一电压端导通,并且当该第一输入信号为一第二逻辑电平时,该第一输出端与一第二电压端导通;
一第一开关,根据该第一输入信号耦接该第二电压端至一第一补偿电容端;
一第一补偿电容,耦接于该第一补偿电容端与一第三电压端之间;以及
一第二开关,根据该第一输入信号耦接该第一补偿电容端至一第四电压端。
9.如权利要求8所述的电压产生电路,其特征在于,当该第一输入信号为该第一逻辑电平时,该第四电压端储存一第一电荷至该第一补偿电容,并且当该第一输入信号为该第二逻辑电平时,该第一补偿电容自该第一电荷分享一第二电荷至该输出端以形成该第二电压端的一第二电压来据以为该第一输出端的输出电压。
10.如权利要求9所述的电压产生电路,其特征在于,该第一输出端具有一第一输出端电容值,该第四电压端经由一第四电压供电,且其中该第四电压根据该第一补偿电容的电容值与该输出端电容值的比例来产生该第二电压。
11.如权利要求8项所述的电压产生电路,其特征在于,该第一补偿电容包含多个相互并联的补偿电容单元,每一所述补偿电容单元包含相互串联的一补偿电容开关与一第二补偿电容,其中该电压产生电路还包含:
一电压比较单元,用以比较该第二电压端的电压与一参考电压,据以产生一比较结果;以及
一控制单元,用以根据该比较结果来控制所述补偿电容开关,据以调整该第一补偿电容的电容值。
12.一种电压产生电路,其由一第五电压与一第六电压供电,其特征在于,该电压产生电路包含:
一第一驱动单元,具有一第一输入端和一第一输出端,其中该第一输入端用以接收一第一输入信号,当该第一输入信号为一第一逻辑电平时,输出一第一电平信号,并且当该第一输入信号为一第二逻辑电平时,输出一第二电平信号;以及
一补偿单元,根据该第五电压与该第一输入信号产生一第二电压来做为该第二电平信号的电压电平;
其中,该第二电压小于该第五电压但大于该第六电压,该第一电平信号的电压电平实质上相等于该第五电压或该第六电压其中一者。
13.如权利要求12所述的电压产生电路,其特征在于,该补偿单元包含一第一补偿电容,该第一输出端具有一第一输出端电容值,且其中该第五电压根据该第一补偿电容的一第一补偿电容值与该输出端电容值的比例来产生该第二电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410531081.8A CN105573392B (zh) | 2014-10-10 | 2014-10-10 | 电压产生电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410531081.8A CN105573392B (zh) | 2014-10-10 | 2014-10-10 | 电压产生电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105573392A true CN105573392A (zh) | 2016-05-11 |
CN105573392B CN105573392B (zh) | 2018-02-27 |
Family
ID=55883644
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410531081.8A Expired - Fee Related CN105573392B (zh) | 2014-10-10 | 2014-10-10 | 电压产生电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105573392B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113110670A (zh) * | 2021-04-15 | 2021-07-13 | 杭州加速科技有限公司 | 一种提高电源输出电压稳定性的控制系统及控制方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1409472A (zh) * | 2001-09-26 | 2003-04-09 | 三洋电机株式会社 | Dc-dc转换器 |
US20050171991A1 (en) * | 2004-01-03 | 2005-08-04 | Patrick Zebedee | Digital/analog converter, display driver and display |
CN1991942A (zh) * | 2005-12-27 | 2007-07-04 | 中华映管股份有限公司 | 适用于平面显示器之模拟输出缓冲电路 |
US20120249224A1 (en) * | 2011-04-01 | 2012-10-04 | Richtek Technology Corporation | Dual mode charge pump |
CN103901934A (zh) * | 2014-02-27 | 2014-07-02 | 开曼群岛威睿电通股份有限公司 | 参考电压产生装置 |
CN104049663A (zh) * | 2013-03-15 | 2014-09-17 | 慧荣科技股份有限公司 | 应用于高负载电流的电荷注入式开关电容稳压器 |
-
2014
- 2014-10-10 CN CN201410531081.8A patent/CN105573392B/zh not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1409472A (zh) * | 2001-09-26 | 2003-04-09 | 三洋电机株式会社 | Dc-dc转换器 |
US20050171991A1 (en) * | 2004-01-03 | 2005-08-04 | Patrick Zebedee | Digital/analog converter, display driver and display |
CN1991942A (zh) * | 2005-12-27 | 2007-07-04 | 中华映管股份有限公司 | 适用于平面显示器之模拟输出缓冲电路 |
US20120249224A1 (en) * | 2011-04-01 | 2012-10-04 | Richtek Technology Corporation | Dual mode charge pump |
CN104049663A (zh) * | 2013-03-15 | 2014-09-17 | 慧荣科技股份有限公司 | 应用于高负载电流的电荷注入式开关电容稳压器 |
CN103901934A (zh) * | 2014-02-27 | 2014-07-02 | 开曼群岛威睿电通股份有限公司 | 参考电压产生装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113110670A (zh) * | 2021-04-15 | 2021-07-13 | 杭州加速科技有限公司 | 一种提高电源输出电压稳定性的控制系统及控制方法 |
CN113110670B (zh) * | 2021-04-15 | 2022-07-08 | 杭州加速科技有限公司 | 一种提高电源输出电压稳定性的控制系统及控制方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105573392B (zh) | 2018-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI557528B (zh) | 電壓產生電路 | |
US8779739B2 (en) | Integrated DC converter with improved driving stage | |
CN105183064A (zh) | Ldo电路 | |
CN101420223B (zh) | 差分发送器 | |
CN102594299B (zh) | 一种方波发生器电路 | |
CN102446480B (zh) | 一种电压转换电路 | |
CN102064817A (zh) | I/o驱动电路 | |
CN105471255B (zh) | 分数输出电压倍增器 | |
CN105573392A (zh) | 电压产生电路 | |
CN105577166B (zh) | 电平移位电路和电源装置 | |
CN101277060B (zh) | 电荷泵浦电路 | |
CN105242749A (zh) | 一体机主板、一体机及分辨率调节方法 | |
CN103368500A (zh) | 用于生成时钟信号的振荡器电路 | |
Zhu et al. | A 4-phase cross-coupled charge pump with charge sharing clock scheme | |
CN103378726A (zh) | 切换式电源供应器及其控制电路与控制方法 | |
CN104281244A (zh) | 延时装置及延时电路 | |
Nakata et al. | Energy dissipation reduction during adiabatic charging and discharging with controlled inductor current | |
CN106300492A (zh) | 电源供应系统与显示设备 | |
CN103427838A (zh) | 开关驱动电路及运用该电路的数模转换器 | |
CN102255493B (zh) | 电源转换器的频率抖动控制器 | |
US10164616B2 (en) | Level shift circuit | |
CN102035489A (zh) | 一种消除温度和电压影响的rc振荡器电路 | |
CN201797494U (zh) | 输出信号调节电路 | |
CN101847988B (zh) | 信号转换器 | |
CN216981785U (zh) | 一种动态电压转换电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180227 Termination date: 20191010 |
|
CF01 | Termination of patent right due to non-payment of annual fee |