CN101277060B - 电荷泵浦电路 - Google Patents

电荷泵浦电路 Download PDF

Info

Publication number
CN101277060B
CN101277060B CN2007100914332A CN200710091433A CN101277060B CN 101277060 B CN101277060 B CN 101277060B CN 2007100914332 A CN2007100914332 A CN 2007100914332A CN 200710091433 A CN200710091433 A CN 200710091433A CN 101277060 B CN101277060 B CN 101277060B
Authority
CN
China
Prior art keywords
switch
frequency signal
coupled
switches
conducting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007100914332A
Other languages
English (en)
Other versions
CN101277060A (zh
Inventor
颜志仁
谢致远
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novatek Microelectronics Corp
Original Assignee
Novatek Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatek Microelectronics Corp filed Critical Novatek Microelectronics Corp
Priority to CN2007100914332A priority Critical patent/CN101277060B/zh
Publication of CN101277060A publication Critical patent/CN101277060A/zh
Application granted granted Critical
Publication of CN101277060B publication Critical patent/CN101277060B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)

Abstract

本发明提供一种电荷泵浦电路,此电荷泵浦电路适用于一显示面板中,而电荷泵浦电路包括多个开关、以及一开关控制电路。首先,定义此多个开关的过渡(transition)情形:由不导通转态到导通称为致能过渡;由导通转态到不导通称为禁能过渡。开关控制电路耦接至此多个开关,用以控制此多个开关的导通与不导通,进而使电荷泵浦电路提供不同于一输入电压的一输出电压。开关控制电路使此多个开关的致能过渡所需的时间大于禁能过渡所需的时间,其中,当此多个开关处于致能过渡时,此多个开关的等效阻抗是由大变化到小。

Description

电荷泵浦电路
技术领域
本发明涉及一种电荷泵浦电路,特别是涉及一种可降低电压突波(vominl.GIFtage spike)的电荷泵浦电路。
背景技术
在电子装置中往往需要各种不同的电压源(vominl.GIFtage source)电平,其通常配置电荷泵浦(charge pump)电路来产生各种不同电平的电压源。而在设计显示面板的电源电路上也应用了许多的电荷泵浦电路。请参考图1,图1为已知的电荷泵浦电路图。电荷泵浦电路100包括开关控制电路102、开关104~107、电容CS、以及电容CL。已知的开关控制电路102产生二个责任周期不重迭(non-overminl.GIFapping)的频率信号ph11与ph12,用来控制开关104至开关107的导通与不导通,电荷泵浦电路100因而提供一不同于输入电压Vi的输出电压Vo。
图2示出了图1的开关控制电路102的频率信号波形图。当频率信号ph11致能时,导通开关104与105,使得电容CS充电;当频率信号ph12致能时,换成导通开关106与107,使得电容CS放电而电容CL充电。
为了突显已知电荷泵浦电路的缺点,假设原本跨接在电容CS或CL的电压为V1,一欲跨接至其中的一电容的电压为V2,并假设第一状况为电压V1与V2接近,而第二状况为电压V1与V2的电位差很大。当电压V2跨接上电容CS或CL的瞬间,由于电容所跨接的电压可能骤降(V1>>V2)或骤升(V1<<V2),因此在瞬间会产生电压突波(vominl.GIFtage spike)的现象。所以,上述假设中,第二状况的电压突波会大于第一状况的电压突波。
请再继续参考图2所示,已知电荷泵浦电路中,以频率信号ph11或是以频率信号ph12为例,其由逻辑低电平升至逻辑高电平的转态斜率为垂直变化,且其由逻辑高电平下降至逻辑低电平的转态斜率亦为垂直变化。又因为已知开关104~107的动作与频率信号ph11或ph12的控制有关,因此开关104~107的导通速度与不导通的速度都很快,使得电容CS与CL上的跨接电压的位差一直处在不停地瞬间变化,因而产生连续的电压突波。
在已知电荷泵浦电路的应用上,电压突波的缺点分述如下。在小尺寸的显示面板应用上,因为已知电荷泵浦电路在致能开关动作的瞬间会产生电压突波,而使显示面板内部的共同电压(common voltage)电平被干扰,影响显示面板的像素质量。另外在大尺寸的显示面板应用上,由于已知电荷泵浦电路的驱动像素能力不足,一般以增加频率信号ph11与ph12的工作频率来达到驱动能力。但是,增加工作频率的方式又会使电压突波加倍并与部分的像素数据耦合,而产生不正确的像素数据,影响灰度表现也影响画质。
另外,现在芯片的设计趋势是将芯片面积缩小化。在显示面板的应用中,缩小化的电荷泵浦电路因为驱动能力不足,通常以增加电荷泵浦电路的工作频率,其缺点将产生更多且连续的电压突波,严重时将使画面出现明显的条纹并使画质变差。
发明内容
本发明的目的是提供一种电荷泵浦电路,可以控制开关导通的速度,使得开关由不导通转态到导通时,开关的等效阻抗是由大变化到小,可以减缓电容充电过程中所跨接的电压变化,也可以减少电容充电过程中的电压突波噪声,来稳定输出电压。
首先定义开关的过渡(transition)情形:由不导通转态到导通称为致能过渡;由导通转态到不导通称为禁能过渡。
本发明提出一种电荷泵浦电路,适用于一显示面板中,电荷泵浦电路包括至少四个开关以及开关控制电路。开关控制电路耦接至此至少四个开关,用以控制此至少四个开关的导通与不导通,进而使电荷泵浦电路提供不同于输入电压的输出电压。开关控制电路使此至少四个开关中的每一个开关的致能过渡所需的时间大于禁能过渡所需的时间。其中,当此至少四个开关处于致能过渡时,此至少四个开关的等效阻抗是由大变化到小。
上述的电荷泵浦电路,在一实施例中,开关控制电路包括一开关驱动电路,开关驱动电路调整第一频率信号,以获得第二频率信号,并输出至此至少四个开关中的受控开关的控制端,其中受控开关的致能过渡所需的时间大于禁能过渡所需的时间,当受控开关处于致能过渡时,第二频率信号的电流或电压的变化方式是缓慢地递增或递减至固定,并且受控开关的等效阻抗是由大变化到小。
从另一观点来看,本发明还提出一种电荷泵浦电路,适用于一显示面板中,电荷泵浦电路包括至少四个开关、开关驱动电路、以及频率产生电路。开关驱动电路耦接至上述的此至少四个开关,用以接收第一频率信号,输出第二频率信号,来控制此至少四个开关的导通与不导通。频率产生电路耦接至开关驱动电路,用以产生第一频率信号,进而使电荷泵浦电路提供不同于一输入电压的一输出电压。其中,开关驱动电路使此至少四个开关中的每一个开关的致能过渡所需的时间大于禁能过渡所需的时间,当此至少四个开关处于致能过渡时,此至少四个开关的等效阻抗是由大变化到小。
上述的电荷泵浦电路,在一实施例中,开关驱动电路调整第一频率信号,以获得第二频率信号,并输出至此至少四个开关中的一受控开关的一控制端,其中受控开关的致能过渡所需的时间大于禁能过渡所需的时间。其中,当受控开关处于致能过渡时,第二频率信号的电流或电压的变化方式是缓慢地递增或递减至固定,并且受控开关的等效阻抗是由大变化到小。
从另一观点来看,本发明还提出一种电荷泵浦电路,电荷泵浦电路包括至少四个开关以及开关控制电路。开关控制电路耦接至此至少四个开关,用以控制此至少四个开关的导通与不导通,进而使电荷泵浦电路提供不同于输入电压的输出电压。开关控制电路使此至少四个开关中的每一个开关的致能过渡所需的时间大于禁能过渡所需的时间。其中,当此至少四个开关处于致能过渡时,此至少四个开关的等效阻抗是由大变化到小。
本发明电荷泵浦电路因采用开关控制电路控制至少四个开关的导通与不导通,进而使电荷泵浦电路提供不同于输入电压的输出电压。开关控制电路使此至少四个开关中的每一个开关的致能过渡所需的时间大于禁能过渡所需的时间。其中,当此至少四个开关处于致能过渡时,此至少四个开关的等效阻抗是由大变化到小,因此减缓电容充放电过程中所跨接的电压瞬间变化,因此减少电压突波噪声的发生,使输出电压稳定。
为使本发明的上述和其它目的、特征和优点能更明显易懂,下文特举本发明的实施例,结合附图详细说明如下。
附图说明
图1为已知的电荷泵浦电路图。
图2为图1的频率信号波形图。
图3为根据本发明一实施例的电荷泵浦电路图。
图4示出了图3实施例的频率信号波形图。
图5至图8为根据本发明实施例的开关驱动电路图。
图9为根据本发明实施例的受控开关电路图。
图10为根据本发明另一实施例的电荷泵浦电路图。
附图符号说明
100:已知电荷泵浦电路
102:已知开关控制电路
104~107、901、S1~S4、W1~W4:开关
300、1000:电荷泵浦电路
302、1002:开关控制电路
501、601、701、801:开关驱动电路
503、603:切换电路
C1、C2、CS、CL:电容
Cp:杂散电容
GND:接地
Ib:固定电流源
M1~M3:MOS晶体管
P1:PMOS晶体管
ph11、ph12、TS1~TS3:频率信号
R:限流电阻
T401~T404:时间
VDD、VSS:工作电压
Vi、Vin:输入电压
Vo、Vout:输出电压
(W/L)1、(W/L)2:晶体管通道(宽/长)比值
具体实施方式
请参照图3,图3为根据本发明一实施例的电荷泵浦电路图。电荷泵浦电路300适用于一显示面板中,此电荷泵浦电路300包括开关控制电路302、开关W1~W4、电容C1、以及电容C2,其中每一开关(W1~W4)具有第一端、第二端与控制端,每一电容具有第一端与第二端。上述各组件耦接关系如下。开关W1的第一端耦接至一输入电压Vin,开关W1的第二端耦接至开关W4的第一端与电容C1的第一端。开关W3的第一端耦接至输入电压Vin与开关W1的第一端,开关W3的第二端耦接至开关W2的第一端与电容C1的第二端。开关W4的第二端耦接至电容C2的第一端,开关W2的第二端耦接至电容C2的第二端与接地。开关控制电路302的输出耦接至上述开关W1-W4的控制端。
如上所述,当开关控制电路302输出二个责任周期不重迭的频率信号TS2与频率信号TS3时,就利用频率信号TS2、TS3来控制开关W1~W4的导通与不导通,进而使电荷泵浦电路300可以提供不同于输入电压Vin的输出电压Vout,而输出电压Vout由开关W4与电容C2耦接处获得。上述的方式,以频率信号TS2来控制开关W1、开关W2,更以频率信号TS3来控制开关W3、开关W4。
图4示出了图3实施例的频率信号波形图。首先,先定义二个名称「致能过渡」与「禁能过渡」:当图3的开关W1~W4由「不导通」转态到「导通」,称之为「致能过渡」;当开关W1~W4由「导通」转态到「不导通」,称之为「禁能过渡」。以开关控制电路302的输出为例,参照图4的频率信号TS2、TS3,频率信号TS2使开关W1(或开关W2)的致能过渡所需时间T401大于禁能过渡所需的时间T402,T401>T402;同样地原理,频率信号TS3使得开关W3(或开关W4)的致能过渡所需的时间T403大于禁能过渡所需的时间T404,T403>T404。上述转态方式是以逻辑低电平升至逻辑高电平为开关的致能过渡,但是并非用以限定本发明,其它以逻辑高电平下降至逻辑低电平为致能过渡的转态方式亦可在本发明的保护范围之内。
除此的外,当开关W1~W4其中之一处于致能过渡时,开关的等效阻抗是由大变化到小,可以使得电容C1或电容C2所跨接的电压缓慢变化,以缓慢地递增或递减至固定,不会因瞬间的电压位差过大而产生电压突波。当然,频率信号TS2致能时,可以导通开关W1与W2,进而使电容C1充电;当频率信号TS3致能时,可以换成导通开关W3与W4,使得电容C1放电而电容C2充电。因此,开关W1~W4的导通速度慢,而不导通速度却很快,可以避免产生电压突波,进而达到电荷泵浦电路300的目的,可以提供不同于输入电压Vin的输出电压Vout。
如上所述,因为控制了开关W1~W4的导通速度,减缓了电容C1、C2所跨接电压的变化。另外,开关控制电路302在合理的工作频率范围内,也可以增加频率信号TS2、TS3的工作频率,而电荷泵浦电路300在切换到电容C1或C2时,不会有连续的瞬间电压突波的情况,可以减少电容C1与C2充放电过程中的电压突波噪声,使得输出电压Vout变得稳定。又由于输出电压Vout稳定,当本实施例的电荷泵浦电路300应用在一显示面板上时,特别的是显示面板内部的共同电压电平不会受电压突波噪声干扰,而这样的共同电压电平可以使像素数据正确,使画面灰度表现正常。
图5至图8为根据本发明实施例的开关驱动电路图。上述开关控制电路302输出频率信号TS2、TS3的方式,可以利用开关驱动电路来实现制作,比如以一开关驱动电路来产生频率信号TS2,另一开关驱动电路来产生频率信号TS3,并且二个责任周期为不重迭的频率信号TS2与频率信号TS3。而开关驱动电路的实施方式可以进一步参照图5至图8等所示的说明,但是在本发明实施例中并不以这些图例为限。
请先参照图5,开关驱动电路501包括固定电流源Ib、开关S1以及开关S2。而开关驱动电路501的各组件耦接方式如下,固定电流源Ib的输入端耦接至一工作电压VDD,固定电流源Ib的输出端耦接至开关S2的第一端,开关S2的第二端耦接至开关S1的第一端,开关S1的第二端耦接至一工作电压VSS,并且开关S1的控制端与开关S2的控制端同时接收频率信号TS1的控制。频率信号TS1控制开关S1与开关S2:当开关S1导通时,开关S2不导通,反之亦然。此频率信号TS1可以跟工作频率有关。另外,固定电流源Ib与开关S2的耦接方式形成一切换电路503。
如上所述,开关驱动电路501的工作原理如下。开关驱动电路501接收频率信号TS1,并根据频率信号TS1来获得频率信号TS2,进而输出频率信号TS2至受控开关W1的控制端,来实现控制开关W1,其中受控开关W1以NMOS晶体管方式来实施。当受控开关W1处于致能过渡时,开关驱动电路501的固定电流源Ib正以固定速率的电流流入杂散电容Cp,使得杂散电容Cp两端的电压变化方式是线性地递增至固定;当受控开关W1处于禁能过渡时,杂散电容Cp迅速放电。因而上述受控开关W1的致能过渡所需的时间将大于禁能过渡所需的时间。切换电路503与开关S1的耦接处可以输出频率信号TS2,而频率信号TS2使受控开关W1导通时,受控开关W1的等效阻抗值是由大变化到小。
图6为根据本发明实施例的开关驱动电路图,开关驱动电路601基本架构与图5相同,不同处在切换电路603上是以限流电阻R与开关S3为组件。请参照图6,开关驱动电路601包括限流电阻R、开关S1以及开关S3。上述各组件耦接如下。限流电阻R的第一端耦接至工作电压VDD,限流电阻R的第二端耦接至开关S3的第一端,开关S3的第二端耦接至开关S1的第一端,开关S1的第二端耦接至工作电压VSS,并且开关S1的控制端与开关S3的控制端接收频率信号TS1的控制。频率信号TS1控制开关S1与开关S3:当开关S1导通时,开关S3不导通,反的亦然。因此,当开关驱动电路601接收频率信号TS1,开关S1与开关S3耦接处可以输出频率信号TS2。
如上所述,开关驱动电路601的工作原理如下。开关驱动电路601接收频率信号TS1,并根据频率信号TS1来获得频率信号TS2,进而输出至受控开关W1的控制端,来实现控制开关W1。其中,受控开关W1以NMOS晶体管方式来实施,受控开关W1的致能过渡所需的时间将大于禁能过渡所需的时间。因为当受控开关W1处于致能过渡时,限流电阻R上的电流会继续流至杂散电容Cp,使得杂散电容Cp两端的电压变化方式是缓慢地递增至固定,因此频率信号TS2使受控开关W1的等效阻抗值由大变化到小。上述频率信号TS2的电压变化方式是缓慢地递增至固定,但是并非用以限定本发明,其它电压变化方式是线性或缓慢地递减至固定,或频率信号TS2的电流变化方式是线性或缓慢地递增或递减至固定等方式亦可在本发明的保护范围之内。
图7为根据本发明实施例的开关驱动电路图,开关驱动电路701与图5、图6相似。请参照图7,开关驱动电路701包括PMOS晶体管P1、开关S1以及开关S4。PMOS晶体管P1的源极端耦接至工作电压VDD,PMOS晶体管P1的栅极端与其漏极端共同耦接至开关S4的第一端,开关S4的第二端耦接至开关S1的第一端,开关S1的第二端耦接至工作电压VSS,并且开关S1的控制端与开关S4的控制端共同接收频率信号TS1的控制。频率信号TS1控制开关S1与开关S4:当开关S1导通时,开关S4不导通,反之的亦然。当开关驱动电路701接收频率信号TS1,开关S1与开关S4耦接处输出频率信号TS2。
如上所述,开关驱动电路701的工作原理如下。开关驱动电路701接收频率信号TS1,并根据频率信号TS1来获得频率信号TS2,进而输出至受控开关W1的控制端,来实现控制开关W1其中,受控开关W1以NMOS晶体管方式来实施,受控开关W1的致能过渡所需的时间将大于禁能过渡所需的时间。因为当受控开关W1处于致能过渡时,PMOS晶体管P1上的漏极电流会继续流至杂散电容Cp,使得杂散电容Cp两端的电压变化方式是缓慢地递增至固定,因此频率信号TS2使受控开关W1的等效阻抗值由大变化到小。
图8为根据本发明实施例的开关驱动电路图。请参照图8,开关驱动电路801包括MOS晶体管M1以及MOS晶体管M2,其中MOS晶体管M1的工艺(宽/长)比值(W/L)1大于MOS晶体管M2的工艺(宽/长)比值(W/L)2,(W/L)1>(W/L)2。MOS晶体管M1的第一源/漏极端耦接至工作电压VDD,MOS晶体管M1的第二源/漏极端耦接至MOS晶体管M2的第一源/漏极端,MOS晶体管M2的第二源/漏极端耦接至工作电压VSS,并且MOS晶体管M1的控制端与MOS晶体管M2的控制端共同接收频率信号TS1的控制。频率信号TS1控制MOS晶体管M1与MOS晶体管M2:当MOS晶体管M1导通时,MOS晶体管M2不导通,反之亦然。开关驱动电路801接收频率信号TS1,并根据频率信号TS1来获得频率信号TS2。由于(W/L)1>(W/L)2,MOS晶体管M2导通时的等效阻抗会大于MOS晶体管M1导通时的等效阻抗。当受控开关W1处于致能过渡时,利用MOS晶体管M2的等效阻抗大的特性,使MOS晶体管M2导通时的漏极电流较小,并且此漏极电流会继续流至杂散电容Cp,使得杂散电容Cp两端的电压变化方式是缓慢地递增至固定;当受控开关W1处于禁能过渡时,杂散电容Cp经由MOS晶体管M1的导通路径迅速放电。从MOS晶体管M1与MOS晶体管M2耦接处输出频率信号TS2,频率信号TS2使受控开关W1在致能过渡时的等效阻抗值由大变化到小。
图9为根据本发明实施例的受控开关电路图。在图3中,开关W1的实施方式可以进一步参照此图9,图9的受控开关901包括了多个MOS晶体管M3,且每一MOS晶体管M3的第一源/漏极端共同耦接而形成开关W1的第一端,每一MOS晶体管M3的第二源/漏极端共同耦接而形成开关W1的第二端。每一MOS晶体管M3的栅极端接收频率信号的控制,比较特殊的是:逐一致能MOS晶体管M3来导通受控开关901,同时禁能所有MOS晶体管M3来不导通受控开关901。也就是,当欲导通受控开关901时,可以以延迟方式让每一MOS晶体管M3的栅极端依序接收频率信号,又因为每一MOS晶体管的第一源/漏极端至第二源/漏极端的压降相同,所以逐一导通MOS晶体管M3,可以逐渐增加电流流量。故受控开关901处于致能过渡时,受控开关901的等效阻抗是由大变化到小。另外,图3中开关W2~W4的实施方式也可以参照图9的绘示说明来类推,在此不多赘述。
图10为根据本发明另一实施例的电荷泵浦电路图。请先参照图3,在图3的电荷泵浦电路300中,开关控制电路302包括了开关驱动电路,而在应用上还可以包括频率产生电路,如图10所示。开关控制电路1002包括频率产生电路1003以及开关驱动电路1004,其中开关驱动电路1004耦接至频率产生电路1003的输出。频率产生电路1003用以产生工作频率所需的频率信号TS1,也可以视电荷泵浦电路1000的工作情形来倍频工作频率。开关驱动电路1004还可以直接接收此频率信号TS1,并根据频率信号TS1来产生频率信号TS2、TS3做开关W1-W4的控制。另外,开关驱动电路1004的实施方式则可以进一步参照上述图5至图8的说明来类推完成。
综上所述,本发明的电荷泵浦电路中,因采用开关控制电路控制多个开关的导通与不导通,进而使电荷泵浦电路提供不同于输入电压的输出电压。开关控制电路使这些开关的致能过渡所需的时间大于禁能过渡所需的时间。并且当这多个开关处于致能过渡时,这些开关的等效阻抗是由大变化到小。也就是利用频率信号控制开关的导通速度与不导通的速度为不同,使得开关导通速度慢,而开关的不导通速度却很快。因此,本实施例可以实施于显示面板装置,也可以将电荷泵浦电路嵌入于集成电路上。本发明所提供的电荷泵浦电路,至少具有下列优点:
1.减缓电容所跨接的电压变化,可以避免瞬间产生巨大的电压突波。
2.可以减少电容充放电过程中的电压突波噪声,使得输出电压稳定。
3.因为输出电压稳定,当电荷泵浦电路应用在显示面板上时,内部的共同电压电平不会因瞬间的电压突波而被干扰,所以不会影响像素的驱动极性。
4.在显示面板应用上,因为没有瞬间的电压突波与像素数据发生耦合,可以使像素数据正确,使画面灰度表现正常。
5.当将电荷泵浦电路的芯片面积缩小化,可以增加工作频率来提升驱动能力。
虽然本发明已以实施例披露如上,然其并非用以限定本发明,本领域的技术人员在不脱离本发明的精神和范围的前提下可作若干的更动与润饰,因此本发明的保护范围以本发明的权利要求为准。

Claims (20)

1.一种电荷泵浦电路,适用于一显示面板中,该电荷泵浦电路包括:
至少四个开关,所述至少四个开关由不导通转态到导通称为一致能过渡,所述至少四个开关由导通转态到不导通称为一禁能过渡;以及
一开关控制电路,耦接至所述至少四个开关,用以控制所述至少四个开关的导通与不导通,进而使该电荷泵浦电路提供不同于一输入电压的一输出电压,该开关控制电路使所述至少四个开关中的每一个开关的该致能过渡所需的时间大于该禁能过渡所需的时间,其中,当所述至少四个开关处于该致能过渡时,所述至少四个开关的等效阻抗是由大变化到小。
2.如权利要求1所述的电荷泵浦电路,其中该开关控制电路包括一开关驱动电路,该开关驱动电路调整一第一频率信号,以获得一第二频率信号,并输出至所述至少四个开关中的一受控开关的一控制端,其中该受控开关的该致能过渡所需的时间大于该禁能过渡所需的时间,当该受控开关处于该致能过渡时,该第二频率信号的电流或电压的变化方式是缓慢地递增或递减至固定,并且该受控开关的等效阻抗是由大变化到小。
3.如权利要求2所述的电荷泵浦电路,其中该开关驱动电路包括:
一切换电路,具有第一端、第二端以及控制端,该切换电路的第一端耦接至一第一工作电压,该切换电路的第二端耦接至该受控开关的该控制端,该切换电路的控制端接收该第一频率信号;以及
一第一开关,具有第一端、第二端以及控制端,该第一开关的第一端耦接至该切换电路的第二端,该第一开关的第二端耦接至一第二工作电压,该第一开关的控制端接收该第一频率信号,该切换电路与该第一开关耦接处输出该第二频率信号,
其中,该第一频率信号用以控制该切换电路与该第一开关的导通与不导通,该切换电路由不导通转态到导通时,使得该第二频率信号的电流或电压的变化方式是缓慢地递增或递减至固定。
4.如权利要求3所述的电荷泵浦电路,其中该切换电路包括:
一固定电流源,具有第一端以及第二端,该固定电流源的第一端耦接至该第一工作电压;以及
一第二开关,具有第一端、第二端以及控制端,该第二开关的第一端耦接至该固定电流源的第二端,该第二开关的第二端耦接至该第一开关的第一端与该受控开关的该控制端,该第二开关的控制端接收该第一频率信号,该第一开关与该第二开关耦接处输出该第二频率信号。
5.如权利要求3所述的电荷泵浦电路,其中该切换电路包括:
一限流电阻,具有第一端以及第二端,该限流电阻的第一端耦接至该第一工作电压;以及
一第三开关,具有第一端、第二端以及控制端,该第三开关的第一端耦接至该限流电阻的第二端,该第三开关的第二端耦接至该第一开关的第一端与该受控开关的该控制端,该第三开关的控制端接收该第一频率信号,该第一开关与该第三开关耦接处输出该第二频率信号。
6.如权利要求3所述的电荷泵浦电路,其中该切换电路包括:
一PMOS晶体管,具有第一端、第二端以与栅极端,该PMOS晶体管的第一端耦接至该第一工作电压,该PMOS晶体管的栅极端耦接至其第二端;以及
一第四开关,具有第一端、第二端以及控制端,该第四开关的第一端耦接至该PMOS晶体管的第二端,该第四开关的第二端耦接至该第一开关的第一端与该受控开关的该控制端,该第四开关的控制端接收该第一频率信号,该第一开关与该第四开关耦接处输出该第二频率信号。
7.如权利要求3所述的电荷泵浦电路,其中该第一开关为一第一MOS晶体管,该切换电路为一第二MOS晶体管,该第一MOS晶体管的通道宽/长比值大于该第二MOS晶体管的通道宽/长比值。
8.一种电荷泵浦电路,适用于一显示面板中,该电荷泵浦电路包括:
至少四个开关,所述至少四个开关由不导通转态到导通称为一致能过渡,所述至少四个开关由导通转态到不导通称为一禁能过渡;
一开关驱动电路,耦接至所述至少四个开关,用以接收一第一频率信号,输出一第二频率信号,来控制所述至少四个开关的导通与不导通;以及
一频率产生电路,耦接至该开关驱动电路,用以产生该第一频率信号,进而使该电荷泵浦电路提供不同于一输入电压的一输出电压,
其中,该开关驱动电路使所述至少四个开关中的每一个开关的该致能过渡所需的时间大于该禁能过渡所需的时间,当所述至少四个开关处于该致能过渡时,所述至少四个开关的等效阻抗是由大变化到小。
9.如权利要求8所述的电荷泵浦电路,其中该开关驱动电路调整该第一频率信号,以获得该第二频率信号,并输出至所述至少四个开关中的一受控开关的一控制端,其中该受控开关的该致能过渡所需的时间大于该禁能过渡所需的时间,当该受控开关处于该致能过渡时,该第二频率信号的电流或电压的变化方式是缓慢地递增或递减至固定,并且该受控开关的等效阻抗是由大变化到小。
10.如权利要求9所述的电荷泵浦电路,其中该开关驱动电路包括:
一切换电路,具有第一端、第二端以及控制端,该切换电路的第一端耦接至一第一工作电压,该切换电路的第二端耦接至该受控开关的该控制端,该切换电路的控制端接收该第一频率信号;以及
一第一开关,具有第一端、第二端以及控制端,该第一开关的第一端耦接至该切换电路的第二端,该第一开关的第二端耦接至一第二工作电压,该第一开关的控制端接收该第一频率信号,该切换电路与该第一开关耦接处输出该第二频率信号,
其中,该第一频率信号用以控制该切换电路与该第一开关的导通与不导通,该切换电路由不导通转态到导通时,使得该第二频率信号的电流或电压的变化方式是缓慢地递增或递减至固定。
11.如权利要求10所述的电荷泵浦电路,其中该切换电路包括:
一固定电流源,具有第一端以及第二端,该固定电流源的第一端耦接至该第一工作电压;以及
一第二开关,具有第一端、第二端以及控制端,该第二开关的第一端耦接至该固定电流源的第二端,该第二开关的第二端耦接至该第一开关的第一端与该受控开关的该控制端,该第二开关的控制端接收该第一频率信号,该第一开关与该第二开关耦接处输出该第二频率信号。
12.如权利要求10所述的电荷泵浦电路,其中该切换电路包括:
一限流电阻,具有第一端以及第二端,该限流电阻的第一端耦接至该第一工作电压;以及
一第三开关,具有第一端、第二端以及控制端,该第三开关的第一端耦接至该限流电阻的第二端,该第三开关的第二端耦接至该第一开关的第一端与该受控开关的该控制端,该第三开关的控制端接收该第一频率信号,该第一开关与该第三开关耦接处输出该第二频率信号。
13.如权利要求10所述的电荷泵浦电路,其中该切换电路包括:
一PMOS晶体管,具有第一端、第二端以与栅极端,该PMOS晶体管的第一端耦接至该第一工作电压,该PMOS晶体管的栅极端耦接至其第二端;以及
一第四开关,具有第一端、第二端以及控制端,该第四开关的第一端耦接至该PMOS晶体管的第二端,该第四开关的第二端耦接至该第一开关的第一端与该受控开关的该控制端,该第四开关的控制端接收该第一频率信号,该第一开关与该第四开关耦接处输出该第二频率信号。
14.一种电荷泵浦电路,包括:
至少四个开关,所述至少四个开关由不导通转态到导通称为一致能过渡,所述至少四个开关由导通转态到不导通称为一禁能过渡;以及
一开关控制电路,耦接至所述至少四个开关,用以控制所述至少四个开关的导通与不导通,进而使该电荷泵浦电路提供不同于一输入电压的一输出电压,该开关控制电路使所述至少四个开关中的每一个开关的该致能过渡所需的时间大于该禁能过渡所需的时间,其中,当所述至少四个开关处于该致能过渡时,所述至少四个开关的等效阻抗是由大变化到小。
15.如权利要求14所述的电荷泵浦电路,其中该开关控制电路包括一开关驱动电路,该开关驱动电路调整一第一频率信号,以获得一第二频率信号,并输出至所述至少四个开关中的一受控开关的一控制端,其中该受控开关的该致能过渡所需的时间大于该禁能过渡所需的时间,当该受控开关处于该致能过渡时,该第二频率信号的电流或电压的变化方式是缓慢地递增或递减至固定,并且该受控开关的等效阻抗是由大变化到小。
16.如权利要求15所述的电荷泵浦电路,其中该开关驱动电路包括:
一切换电路,具有第一端、第二端以及控制端,该切换电路的第一端耦接至一第一工作电压,该切换电路的第二端耦接至该受控开关的该控制端,该切换电路的控制端接收该第一频率信号;以及
一第一开关,具有第一端、第二端以及控制端,该第一开关的第一端耦接至该切换电路的第二端,该第一开关的第二端耦接至一第二工作电压,该第一开关的控制端接收该第一频率信号,该切换电路与该第一开关耦接处输出该第二频率信号,
其中,该第一频率信号用以控制该切换电路与该第一开关的导通与不导通,该切换电路由不导通转态到导通时,使得该第二频率信号的电流或电压的变化方式是缓慢地递增或递减至固定。
17.如权利要求16所述的电荷泵浦电路,其中该切换电路包括:
一固定电流源,具有第一端以及第二端,该固定电流源的第一端耦接至该第一工作电压;以及
一第二开关,具有第一端、第二端以及控制端,该第二开关的第一端耦接至该固定电流源的第二端,该第二开关的第二端耦接至该第一开关的第一端与该受控开关的该控制端,该第二开关的控制端接收该第一频率信号,该第一开关与该第二开关耦接处输出该第二频率信号。
18.如权利要求16所述的电荷泵浦电路,其中该切换电路包括:
一限流电阻,具有第一端以及第二端,该限流电阻的第一端耦接至该第一工作电压;以及
一第三开关,具有第一端、第二端以及控制端,该第三开关的第一端耦接至该限流电阻的第二端,该第三开关的第二端耦接至该第一开关的第一端与该受控开关的该控制端,该第三开关的控制端接收该第一频率信号,该第一开关与该第三开关耦接处输出该第二频率信号。
19.如权利要求16所述的电荷泵浦电路,其中该切换电路包括:
一PMOS晶体管,具有第一端、第二端以与栅极端,该PMOS晶体管的第一端耦接至该第一工作电压,该PMOS晶体管的栅极端耦接至其第二端;以及
一第四开关,具有第一端、第二端以及控制端,该第四开关的第一端耦接至该PMOS晶体管的第二端,该第四开关的第二端耦接至该第一开关的第一端与该受控开关的该控制端,该第四开关的控制端接收该第一频率信号,该第一开关与该第四开关耦接处输出该第二频率信号。
20.如权利要求16所述的电荷泵浦电路,其中该第一开关为一第一MOS晶体管,该切换电路为一第二MOS晶体管,该第一MOS晶体管的通道宽/长比值大于该第二MOS晶体管的通道宽/长比值。
CN2007100914332A 2007-03-28 2007-03-28 电荷泵浦电路 Expired - Fee Related CN101277060B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007100914332A CN101277060B (zh) 2007-03-28 2007-03-28 电荷泵浦电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007100914332A CN101277060B (zh) 2007-03-28 2007-03-28 电荷泵浦电路

Publications (2)

Publication Number Publication Date
CN101277060A CN101277060A (zh) 2008-10-01
CN101277060B true CN101277060B (zh) 2010-10-13

Family

ID=39996146

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100914332A Expired - Fee Related CN101277060B (zh) 2007-03-28 2007-03-28 电荷泵浦电路

Country Status (1)

Country Link
CN (1) CN101277060B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI602386B (zh) * 2016-12-14 2017-10-11 矽統科技股份有限公司 電荷泵浦電路

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102545589B (zh) * 2010-12-27 2015-09-16 上海天马微电子有限公司 直流电压转换电路
TWI458259B (zh) * 2013-07-17 2014-10-21 Generalplus Technology Inc 啓動程序控制方法以及使用其之具有低電流電源的裝置
US9531376B2 (en) * 2015-05-29 2016-12-27 Silicon Laboratories Inc. Solid state relay using capacitive isolation
US10411680B1 (en) * 2018-09-05 2019-09-10 Realtek Semiconductor Corp. Frequency tripler and method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6483377B2 (en) * 2001-01-10 2002-11-19 Texas Instruments Incorporated Low slew rate charge pump
US6924683B1 (en) * 2003-12-19 2005-08-02 Integrated Device Technology, Inc. Edge accelerated sense amplifier flip-flop with high fanout drive capability
CN1728225A (zh) * 2003-11-20 2006-02-01 三星电子株式会社 为多模式而同步到不同时钟的电荷泵浦信号的显示驱动器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6483377B2 (en) * 2001-01-10 2002-11-19 Texas Instruments Incorporated Low slew rate charge pump
CN1728225A (zh) * 2003-11-20 2006-02-01 三星电子株式会社 为多模式而同步到不同时钟的电荷泵浦信号的显示驱动器
US6924683B1 (en) * 2003-12-19 2005-08-02 Integrated Device Technology, Inc. Edge accelerated sense amplifier flip-flop with high fanout drive capability

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI602386B (zh) * 2016-12-14 2017-10-11 矽統科技股份有限公司 電荷泵浦電路

Also Published As

Publication number Publication date
CN101277060A (zh) 2008-10-01

Similar Documents

Publication Publication Date Title
US10651733B2 (en) Bridge driver for a switching voltage regulator which is operable to soft-switch and hard-switch
JP5026368B2 (ja) 電圧ストレスを低減したゲート制御回路のための回路および方法
US7511560B2 (en) Charge pump circuit
KR101582721B1 (ko) 고밀도 집적 회로를 위한 레벨 시프터
US7471105B2 (en) Level shifter and level shifting method for higher speed and lower power
CN102386898B (zh) 复位电路
CN108155903B (zh) 应用于GaN栅极驱动的高速高压电平转换电路
KR101900722B1 (ko) 파워 모스 트랜지스터의 게이트 구동회로
CN101479937B (zh) 多功能以及紧凑的dc耦合cml缓冲器
CN105720924A (zh) 推挽式驱动器、集成电路和用于在输出处生成信号的方法
US8324955B2 (en) Level shifter design
US7659767B2 (en) Boost circuit and level shifter
CN101277060B (zh) 电荷泵浦电路
JPH08223014A (ja) 電力スイッチの貫通電流を減少させる比較器回路
US7948300B2 (en) Negative supply voltage generating circuit and semiconductor integrated circuit having the same
CN102571067A (zh) 电平移动电路以及开关电源装置
CN105322929A (zh) 驱动电路的延迟控制电路、驱动电路以及其操作方法
CN102006039B (zh) 一种复位电路
CN101771340A (zh) 电荷泵
US8169209B2 (en) Output driving circuit capable of reducing EMI effect
CN104991113A (zh) 应用于高频开关电源中的过零检测电路
US6975161B2 (en) Charge pump and voltage doubler using the same
CN108432104B (zh) 一种自举驱动电路及其驱动方法
US20130181764A1 (en) Semiconductor integrated circuit
US9379605B2 (en) Clocking circuit, charge pumps, and related methods of operation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101013

Termination date: 20130328