CN1728225A - 为多模式而同步到不同时钟的电荷泵浦信号的显示驱动器 - Google Patents

为多模式而同步到不同时钟的电荷泵浦信号的显示驱动器 Download PDF

Info

Publication number
CN1728225A
CN1728225A CNA2004101037921A CN200410103792A CN1728225A CN 1728225 A CN1728225 A CN 1728225A CN A2004101037921 A CNA2004101037921 A CN A2004101037921A CN 200410103792 A CN200410103792 A CN 200410103792A CN 1728225 A CN1728225 A CN 1728225A
Authority
CN
China
Prior art keywords
signal
dotclk1
cycle
charge pump
sync
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004101037921A
Other languages
English (en)
Other versions
CN1728225B (zh
Inventor
李再九
李载勋
姜元植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1728225A publication Critical patent/CN1728225A/zh
Application granted granted Critical
Publication of CN1728225B publication Critical patent/CN1728225B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays

Abstract

对于CPU和视频接口模式的每个，显示驱动器产生同步到各自的相同时钟信号的各电荷泵浦信号和各驱动信号。对于CPU和视频接口模式的每个，由于这样的信号分别被同步到相应的相同的时钟信号，所以在整个显示面板上叠加在施加于显示面板的驱动信号上的噪声是规则和统一的。因此，这样的规则噪声的影响在视频和CPU接口操作模式对人眼都是有利地不可察觉的。

Description

为多模式而同步到不同时钟的电荷泵浦信号的显示驱动器
技术领域
本申请一般涉及一种如用于LCD(液晶显示器)的显示驱动器，更特别地，涉及为视频和CPU接口操作模式而将电荷泵浦信号同步到不同时钟信号，以减少噪声的不利影响。
背景技术
图1给出了典型的显示驱动器100的框图，如用于LCD(液晶显示器)面板102，该驱动器操作在视频接口模式。在图1中用虚线框表示的组件如LCD面板102、CPU 104和图形处理器106不是显示驱动器100的部分。显示驱动器100操作在视频接口模式以处理视频数据，在LCD面板102上产生移动图像。
对于视频接口模式，作为数据处理单元的CPU 104发送控制信号(CTRLS)给图形处理器106以指示图形处理器106要处理视频数据。接着，图形处理器106将这样的视频数据(VIDEO_DATA)、系统时钟(DOTCLK)和同步信号(H_SYNC和V_SYNC)发送给显示驱动器100的定时控制器108。
显示驱动器100包括定时控制器108、振荡器110、电压控制器112、数据线驱动器114、扫描线驱动器116和共用电压(VCOM)生成器118。定时控制器108使用来自图形处理器106的VIDEO_DATA、DOTCLK和H_SYNC信号来生成用于数据线驱动器114的同步的S_DATA信号，以控制从数据线驱动器114产生的并施加在LCD面板102的数据线S1，S2，…和Sm上的数据线信号的定时。
相似地，定时控制器108使用来自图形处理器106的DOTCLK和V_SYNC信号来生成用于扫描线驱动器116的门信号，来控制从扫描线驱动器116产生的并施加在LCD面板102的门信号线G1，G2，…，和Gn的门信号线信号的定时。而且，定时控制器108使用来自图形处理器106的DOTCLK信号来生成用于VCOM生成器118的初始共用电压(VCOM’)信号，以控制从VCOM生成器118产生的并施加在LCD面板102的共用节点的共用电压信号(VCOM)的定时。
电压控制器112包括至少一个电荷泵用于产生至少一个DC电压。在显示驱动器100中使用的典型的电荷泵产生DC电压，当由电荷泵浦信号(DCCLK)泵浦时该DC电压是参考电压(Vref)的倍数。在现有技术中，这样的电荷泵的例子在Nakajima的美国专利申请(公开号为US2003/0011586)和Sekido等的美国专利申请(公开号为US2002/0044118)中公开。
至少一个DC电压(DCV1)由电压控制器112产生，由数据线驱动器114控制施加在每个数据线S1，S2，…，和Sm上的各个数据线信号的大小。相似地，至少一个DC电压(DCV2)由电压控制器112生成，由扫描线驱动器116来控制应施加在每个门信号线G1，G2，…，和Gn的各个门信号线信号的大小。而且，由电压控制器112生成DC电压(DCV3)，由VCOM生成器118来控制施加在LCD面板102的共用节点上的VCOM信号的大小。
定时控制器108产生电压控制器112里的至少一个电荷泵使用的Vref，使得定时控制器108控制施加在LCD面板102上的驱动信号的大小。施加在LCD面板102上的驱动信号包括施加在每个数据线S1，S2，…，和Sm上的各个数据线信号，施加在每个门信号线G1，G2，…，和Gn上的各个门信号线信号和施加在LCD面板102的共用节点上的VCOM信号。
振荡器110被用于产生电荷泵浦信号(DCCLK)，该电荷泵浦信号泵浦电压控制器112里的至少一个电荷泵来产生DC电压DCV1、DCV2和DCV3。如此，显示驱动器100以视频接口模式处理来自图形处理器106的VIDEO_DATA、DOTCLK和H_SYNC信号，生成施加于LCD面板102上的驱动信号以创建在LCD面板102上的移动图像。图1中的显示驱动器100中这样的操作和这样的组件108、110、112、114、116和118对本领域技术人员是已知的。
参照图2，另一显示驱动器120被配置成操作在用于处理数据的CPU接口模式，产生在LCD面板102上的静止图像。在图1和2中有相同参考标记的组件指的是具有相似结构和功能的组件。操作在CPU接口模式的显示驱动器120的定时控制器122被直接耦合到CPU 104。定时控制器122以CPU接口模式直接接收来自CPU 104的图像数据。
然后，定时控制器122使用由振荡器110产生的振荡时钟(OSC_CLK)信号来同步施加在LCD面板102上的驱动信号。施加在LCD面板102上的驱动信号包括施加在每个数据线S1，S2，…，和Sm上的各个数据线信号，施加在每个门信号线G1，G2，…，和Gn上的各个门信号线信号以及施加在LCD面板102的共用节点上的VCOM信号。图2中的显示驱动器120中这样的操作和这样的组件122、110、112、114、116和118对本领域技术人员是已知的。
图3是图2的显示驱动器120以CPU接口模式操作期间的信号的时序图。参照图3，OSC_CLK信号132和电荷泵浦(DCCLK)信号134相互同步。因此，DCCLK信号134的每下降跳变136和每上升跳变138被同步到OSC_CLK信号132的上升沿。
另外，对于图3中的CPU接口模式，施加于LCD面板102上的驱动信号，如例如VCOM信号140，也被同步到OSC_CLK信号132。因此，VCOM信号140的每下降跳变142和每上升跳变144被同步到OSC_CLK信号132的上升沿。图3中的VCOM信号140是一种没有任何噪声叠加在上面的理想波形。图3也示出了一种在理想VCOM信号波形上叠加了噪声波的真实VCOM信号146。
电荷泵浦(DCCLK)信号134被用于产生确定VCOM信号146大小的DCV3电压。DCCLK信号134被同步到OSC_CLK信号132，并且典型地由OSC_CLK信号132来产生。例如，频率分割器被用于产生周期是OSC_CLK信号132周期整数倍的DCCLK信号134。
因为DCCLK信号134是由OSC_CLK信号132得来的，所以VCOM信号146的噪声波形被同步到OSC_CLK信号132的半个周期。另外，因为VCOM信号146在CPU接口模式也被同步到OSC_CLK信号132，所以VCOM信号146的噪声波形贯穿VCOM信号146的周期具有规则的模式。因此，施加在LCD面板102上的这样的规则噪声导致贯穿整个LCD面板102重复的一致影响。在CPU接口模式，贯穿整个LCD面板102重复的来自规则噪声的对图像一致的这样的影响，是人眼不可察觉的。
图4是图1中的显示驱动器100以视频接口模式操作期间的信号的时序图。与CPU接口模式相似，电荷泵浦(DCCLK)信号134被同步到由振荡器110产生的OSC_CLK信号132。然而，对于图4中的视频接口模式，施加在LCD面板102上的驱动信号，如VCOM信号154，被同步到来自于图形处理器106的系统时钟(DOTCLK)信号152。因此，VCOM信号154的每下降跳变156和每上升跳变158被同步到DOTCLK信号152的上升沿。
图4中的VCOM信号154是一种其上没有叠加任何噪声的理想的波形。图4也示出了一种在理想VCOM信号波形上叠加了噪声波形的真实VCOM信号160。VCOM信号160被同步到DOTCLK信号152，该信号152来自于不同于产生OSC_CLK 132信号的振荡器110的时钟源106。因此，VCOM信号160不被同步到OSC_CLK信号132和电荷泵浦(DCCLK)信号134。
结果，由至少一个电荷泵产生的噪声不具备贯穿VCOM信号160的规则模式。噪声在VCOM信号160的任何下降跳变162和任何上升跳变164尤其不规则。这样不规则的噪声引起横穿LCD面板102的图像上的不一致影响，并且施加于LCD面板上的这样的不一致噪声是人眼可察觉的。
显示驱动器能在LCD面板102上产生图像而又没有来自噪声的这样的可察觉的影响，这对于CPU和视频接口两种模式的操作都是希望的。另外，如由CPU指令的能操作在CPU和视频接口模式的显示驱动器也是希望的。
发明内容
因此，在本发明的总的方面来说，对应于CPU和视频接口模式的每个，显示驱动器产生同步到各自的相同时钟信号的电荷泵浦信号和显示面板驱动信号。
在本发明的一个实施例中，显示驱动器包括第一信号生成器，生成用于视频接口模式中的第一电荷泵浦信号(DCCLK1)。显示驱动器还包括第二信号生成器，生成用于CPU接口模式中的第二电荷泵浦信号(DCCLK2)。
在本发明的另一个实施例中，第一信号生成器生成DCCLK1，其被同步到来自图形处理器的第一系统时钟信号(DOTCLK1)。施加于显示面板的驱动信号还在视频接口模式被同步到DOTCLK1。
相似地，第二信号生成器包括振荡器，生成第二系统时钟信号(DOTCLK2)，而DCCLK2被同步到DOTCLK2。施加于显示面板的驱动信号还在CPU接口模式被同步到DOTCLK2。
在本发明的另一个实施例中，显示驱动器还包括电荷泵，当选择DCCLK1或DCCLK2之一来泵浦时该电荷泵产生至少一个DC电压。信号选择器在视频接口模式选择要被耦合到所述电荷泵的DCCLK1，而在CPU接口模式选择要被耦合到所述电荷泵的DCCLK2。所述信号选择器被耦合到数据处理单元，该单元发出控制信号以指示操作在视频接口模式或CPU接口模式之一。
在本发明的进一步的实施例中，第一信号生成器包括时钟划分器和信号转换器。时钟划分器指示在同步信号(SYNC)的周期期间的DCCLK1的每一个跳变的定时，作为从SYNC周期的开始的系统时钟信号(DOTCLK1)的各个数的周期。信号转换器从SYNC周期的开始在DOTCLK1的各个数的周期的每个周期在DCCLK1中产生跳变。时钟划分器被耦合到提供DOTCLK1和SYNC的图形处理器。
在一个示范实施例中，时钟划分器包括寄存器，存储在SYNC的一个周期期间DOTCLK1的周期总数(T_NUMCLK)。另外，时钟划分器包括时钟分割器，从T_NUMCLK和DCCLK1的希望的频率来确定在SYNC周期期间用于每一个DCCLK1跳变的DOTCLK1的各个周期数。
在这个示范实施例中，信号转换器包括计数器，从SYNC周期的每个开始计数DOTCLK1的周期数(NUMCLK)。另外，比较器将NUMCLK与作为由时钟分割器所确定的DOTCLK1各个周期数中的每一个相比较。当NUMCLK等于DOTCLK1各个周期数中的任何一个时，脉冲生成器产生脉冲。双稳触发器被设置成为每一个从脉冲生成器接收的脉冲而在DCCLK1中产生跳变。
在另一个示范实施例中，时钟划分器包括数据存储装置，存储在SYNC的周期期间用于DCCLK1的每一个跳变的DOTCLK1的各个周期数的每一个。在该示范实施例中，信号转换器还包括计数器，计数从SYNC的周期的每一个开始的DOTCLK1的周期数(NUMCLK)。比较器将NUMCLK与作为存储在数据存储装置中的DOTCLK1的各个周期数中的每一个相比较。当NUMCLK等于DOTCLK1各个周期数中的任何一个时，脉冲生成器产生脉冲。双稳触发器被设置成为每一个从脉冲生成器接收的脉冲在DCCLK1中产生跳变。
当显示驱动器用于LCD(液晶显示器)时，本发明可能被应用于特殊的有利方面。然而，本发明也可能应用于其它类型的显示面板。
以这种方式，显示驱动器产生电荷泵浦信号和显示面板驱动信号，这些信号在视频接口模式被同步到DOTCLK1，而在CPU接口模式被同步到DOTCLK2。因为这些信号对于CPU和视频接口模式的每一个被同步到相应的相同时钟信号，所以叠加在驱动信号上的噪声在整个显示面板上是规则和统一的，使得这样的噪声的影响在视频和CPU接口模式下对人眼都是不可察觉的。
通过考虑和附图一起提出的下述本发明的详细说明，将更好地理解本发明的这些和其他的特征和优点。
附图说明
图1是根据现有技术以视频接口模式操作的显示驱动器的框图；
图2是根据现有技术以CPU接口模式操作的显示驱动器的框图；
图3是根据现有技术的图2中的显示驱动器以CPU接口模式操作期间的信号时序图；
图4是根据现有技术的图1中的显示驱动器以视频接口模式操作期间的信号时序图；
图5是根据本发明的示范实施例产生对于每CPU和视频接口模式被同步到各自相同的时钟信号的电荷泵浦信号和显示面板驱动信号的显示驱动器；
图6是根据本发明的示范实施例产生用在图5中显示驱动器的视频接口模式下的电荷泵浦信号的第一电荷泵浦信号生成器的框图；
图7是根据本发明的示范实施例的、图6中第一电荷泵浦信号生成器在视频接口模式操作期间的信号时序图；
图8是根据本发明的示范实施例的、图6中第一电荷泵浦信号生成器在视频接口模式操作期间各个步骤的流程图；
图9是在图5的显示驱动器中的第一电荷泵浦信号生成器的替代实施例的框图；
图10是根据本发明的示范实施例的、图9中第一电荷泵浦信号生成器在视频接口模式操作期间各个步骤的流程图；
图11是根据本发明的示范实施例的、图5的显示驱动器在CPU和视频接口两种模式操作期间各个步骤的流程图；
图12显示根据本发明的示范实施例的一框图，说明由图5的显示驱动器在CPU接口模式下处理的数据源；
图13显示根据本发明的示范实施例的一框图，说明由图5的显示驱动器在视频接口模式下处理的数据源；
这里参考的附图是为了说明的清楚性而制作的，没有必要按比例制作。在图1、2、3、4、5、6、7、8、9、10、11、12和13具有相同参考标记的组件指的是具有相似结构和功能的组件。
具体实施方式
参照图5，本发明的总的方面的显示驱动器200对于CPU和视频接口模式的每个产生电荷泵浦信号和显示面板202的驱动信号，并且这些信号被同步到相应的相同的时钟信号。本发明对用作LCD(液晶显示器)面板的显示面板202进行说明。然而，本发明也可以被应用于其它类型的显示面板。
在图2中用虚线框表示的组件，如LCD面板202、CPU 204和图形处理器206，不是显示驱动器200的部分。但是，组合LCD面板202和CPU 204和图形处理器206的显示驱动器200组成LCD系统。
图5中的显示驱动器200包括电压控制器212、数据线驱动器214、扫描线驱动器216和共用电压(VCOM)生成器218，它们每一个的操作类似于图1和2中各自的电压控制器112、数据线驱动器114、扫描线驱动器116和VCOM生成器118。但是，图5中的定时控制器208包括电荷泵浦信号生成器220，用于生成要以视频接口模式耦合到电压控制器212的电荷泵的第一电荷泵浦信号(DCCLK1)。图形处理器206给用于视频接口模式的定时控制器208提供视频数据(VIDEO_DATA)、第一系统时钟信号(DOTCLK1)和同步信号(H_SYNC和V_SYNC)。
另外，图5中的振荡器210产生要被用于CPU接口模式的第二系统时钟信号(DOTCLK2)和第二电荷泵浦信号(DCCLK2)。在图5中的示范实施例中用多路复用器来实现的信号选择器222，输入两个电荷泵浦信号DCCLK1和DCCLK2，并且输出给电压控制器212被选择的电荷泵浦信号DCCLK。
CPU 204被耦合到定时控制器208以提供DATA(数据)。另外，CPU 204被耦合到图形处理器206、定时控制器208、振荡器210和多路复用器222以指示操作的视频或CPU接口模式之一。
图6示出了图5中用于产生第一电荷泵浦信号(DCCLK1)的电荷泵浦信号生成器220的示范实施例220A的框图。电荷泵浦信号生成器220A产生DCCLK1，DCCLK1要被同步到来自图形处理器206的第一系统时钟信号(DOTCLK1)。电荷泵浦信号生成器220A包括时钟划分器(partitioner)232和信号转换器(transitioner)234。在图6的实施例中时钟划分器232由寄存器226和时钟分割器(divider)238组成。信号转换器234由计数器240、比较器242、脉冲生成器244和双稳触发器(toggle flip-flop)246组成。双稳触发器246由D型触发器250的反馈路径中带有反相器248来实现。
现在参考图7的时序图和图8的流程图来描述图6中的电荷泵浦信号生成器220A的操作。参照图6、7和8，在视频接口模式的开始，计数器240计算在一个H_SYNC 254周期期间DOTCLK1 252的周期总数(T_NUMCLK)(图8中的步骤262)。
在图7的示范实施例中，H_SYNC的一个周期在H_SYNC的第一次下降沿在时间点T1处开始，在H_SYNC的接下来的下降沿在时间点T4出结束。当NUMCLK被设置为0时，计数器240计算从H_SYNC的每一个周期的开始的DOTCLK1的周期数(NUMCLK)。从H_SYNC的周期开始对DOTCLK1的每一个周期NUMCLK加一。因此，NUMCLK计算了一个H_SYNC周期期间的DOTCLK1的周期数。当NUMCLK＝T_NUMCLK时，寄存器236在H_SYNC的周期结束处存储NUMCLK值。在本发明一个的示范实施例中，在H_SYNC的一个周期期间T_NUMCLK＝224个DOTCLK1的周期。
确定了T_NUMCLK之后，在DCCLK1中有跳变(transition)发生时，时钟分割器238确定从H_SYNC的周期的开始的DOTCLK1(RN1，RN2，…，和RNx)的各个周期数(图8中的步骤264)。从T_NUMCLK和第一电荷泵浦信号DCCLK1的希望频率来确定各数目RN1，RN2，…，和RNx。
从在显示面板202的视频接口操作模式期间数据线S1，S2，…，和Sm上的数目、门信号线G1，G2，…，和Gn上的数目和帧速率，来确定DCCLK1的希望频率，如下：
DCCLK1的DESIRED_PREQUENCY＝m×n×FRAME_RATE
因为DOTCLK1的频率是已知的，所以根据DCCLK1的希望频率和T_NUMCLK，在H_SYNC周期期间当在DCCLK1有跳变发生时，时钟分割器238确定各数目RN1，RN2，…，和RNx。在图7中的示范实施例中，当T_NUMCLK＝224时，DCCLK1的频率希望是DOTCLK1频率的(1/148)。因此，时钟分割器238设置RN1＝74、RN2＝148和RN3＝224，以在一个H_SYNC周期期间引起DCCLK1中的三次跳变。
注意，根据本发明的一个实施例，在H_SYNC的一个周期期间在视频接口模式开始时确定各数目RN1，RN2，…，和RNx。因此，在这样的确定过程中，不显著影响在LCD显示面板202上的图像质量。
进一步参照图6，7和8，如由时钟分割器238确定的各数目RN1，RN2，…，和RNx被发送给比较器242。对于DCCLK1的产生，在SYNC开始时，计数器240内的NUMCLK值被置为0(图8的步骤266)。其后，对于DOTCLK1的每一个周期，计数器240加一。
比较器242将NUMCLK与来自时钟分割器238的各数目RN1，RN2，…，和RNx的每一个相比较。如果NUMCLK等于各数目RN1，RN2，…，和RNx中的任何一个(图8中的步骤270)，比较器242发出控制信号(CTRLS)给脉冲生成器244，以产生如图7中所示的PULSES控制信号256(步骤272)中的脉冲。PULSES控制信号256中的脉冲引起DCCLK1中跳变，该跳变在双稳触发器246的Q输出端产生。
如果视频接口模式结束而DOTCLK1和H SYNC信号不再被提供(图8中的步骤274)，第一个电荷泵浦信号生成器220A的操作结束。否则，如果H_SYNC的周期还没有结束(图8的步骤276)，直到在步骤276H_SYNC的周期结束流程图返回到步骤268，对DOTCLK1的每一个周期重复步骤268、270、272、274和276。否则，如果H_SYNC的周期在H_SYNC的下一个周期开始时结束(图8的步骤276)，流程返回到步骤266，这里NUMCLK被重置为0，步骤268、270、272、274和276在H_SYNC的接下来的周期被重复。
这样，在H_SYNC的每一个周期期间，每次当NUMCLK等于如由时钟分割器238确定的各个数目RN1，RN2，…，和RNx中的任何一个时，就对DCCLK1产生一次跳变。在图7的示范实施例中，在H_SYNC的每一个周期期间，对DCCLK1发生三次跳变255、257和259，各自对应RN1＝74、RN2＝148和RN3＝224。
注意，DOTCLK1的74个周期发生在时间点T1(在H_SYNC的周期的开始)和时间点T2(在H_SYNC的周期期间的第一次跳变255)之间。另外，DOTCLK1的74个周期发生在时间点T2和时间点T3(在H_SYNC的周期期间的第二次跳变257)之间。接着，DOTCLK1的76个周期发生在时间点T3和时间点T4(在H_SYNC的周期期间的第三次跳变259)之间。时钟分割器238不可能在各个数目RN1，RN2，…，和RNx中的每一个之间产生完全相等的DOTCLK1周期数。然而，产生的DCCLK1258具有基本上规则的周期且仍然具有基本上等于DCCLK1258的希望频率的频率。
图9是图5中用于产生第一电荷泵浦信号(DCCLK1)的电荷泵浦信号生成器220的替代实施例220B的框图。在图6和9中具有相同参考标记的组件指的是具有相似结构和功能的组件。然而，在图9中的时钟划分器280不同于图6中的时钟划分器232。在图9中，时钟划分器280由在DCCLK1中每一个跳变发生时存储各个数目RN1，RN2，…，和RNx的数据存储装置282组成。图5的显示系统的设计者确定和编程这样的各个数目RN1，RN2，…，和RNx进入数据存储装置282。
图10是在图9中的电荷泵浦信号生成器220B操作过程中各个步骤的流程图。图8和10中的具有相同参考标记的步骤反映了图6和9中的电荷泵浦信号生成器220A和220B的相似的操作。在图8和10中的流程图之间的一点不同在于：在图10的步骤292，比较器242从数据存储装置282中读取RN1，RN2，…，和RNx的值。否则，图9中的电荷泵浦信号生成器220B的操作与图6中的220A相似，具有类似图7的时序图。
回过来参考图5中的显示驱动器200，在定时控制器208内的电荷泵浦信号生成器220根据图6和9中的这样的实施例220A和220B的任何一个产生第一个电荷泵浦信号DCCLK1。因此，生成第一个电荷泵浦信号DCCLK1，同步到来自图形处理器206的第一个系统时钟信号DOTCLK1。
振荡器210产生类似于图3和4中的OSC_CLK信号132的第二系统时钟信号DOTCLK2。另外，振荡器210产生第二电荷泵浦信号DCCLK2，同步到DOTCLK2。例如，在振荡器210内使用频率分割器来产生具有DOTCLK2周期整数倍周期的DCCLK2。
现在参照图11的流程图来描述图5中的显示驱动器200用于视频和CPU接口模式的操作。CPU 204产生MODE(模式)信号来指示显示驱动器200将操作在视频接口模式还是CPU接口模式。如果在LCD面板202上要产生静止的图像，CPU 204指令显示驱动器200要操作在CPU接口模式。可选择地，如果在LCD面板202上要产生移动的视频图像，CPU 204指令显示驱动器200要操作在视频接口模式。
参照图5和11，显示驱动器200输入来自CPU 204的MODE信号指示显示驱动器200将操作在视频接口模式还是CPU接口模式(图11的步骤302)。如果来自CPU 204的MODE信号指示显示驱动器200将操作在视频接口模式(图11的步骤304)，执行步骤306、308、310、312和314。可选地，如果来自CPU 204的MODE信号指示显示驱动器200将操作在CPU接口模式(图11的步骤304)，执行步骤316、318、320和322。
当来自CPU 204的MODE信号指示显示驱动器200将操作在视频接口模式时，在本发明的一个实施例中为保留电力而使振荡器210失效(图11的步骤306)。另外，在视频接口模式下，图形处理器206将VIDEO_DATA、第一系统时钟DOTCLK1信号和同步信号(H_SYNC和V_SYNC)提供给定时控制器208。
电荷泵浦信号生成器220输入来自图形处理器206的DOTCLK1和H_SYNC(图11的步骤308)，并且产生DCCLK1(图11中的步骤310)，如在这里已被描述的。信号选择器222在本发明一个实施例中用多路复用器来实现，它选择由电荷泵浦信号生成器220产生的第一电荷泵浦信号DCCLK1(图11中的步骤312)作为用于视频接口模式的电荷泵浦信号DCCLK。被选择的电荷泵浦信号DCCLK1被用于泵浦电压控制器212内的电荷泵来产生DC电压DCV1、DCV2和DCV3。
另外对于视频接口模式，定时控制器208控制数据线驱动器214、扫描线驱动器216和VCOM生成器218产生驱动信号，该信号被同步到来自图形处理器206的第一系统时钟信号DOTCLK1(图11的步骤314)。施加于LCD面板202的这样的驱动信号包括：由数据线驱动器214产生后施加在每个数据线S1，S2，…，和Sm上的各个数据线信号；由扫描线驱动器216产生后施加在每个门信号线G1，G2，…，和Gn上的各个门信号线信号；和由VCOM生成器218产生后施加在LCD面板202的共用节点上的VCOM信号。
这样，在视频接口模式中，显示驱动器200使用第一电荷泵浦信号DCCLK1，该信号被同步到相同的、驱动信号也被同步到它的系统时钟信号DOTCLK1。因此，在整个显示面板202上，叠加在驱动信号上的噪声是规则和统一的(外观上与图3中的VCOM信号146相似)。在视频接口模式，显示面板202上这样规则的噪声的影响对人眼都是不可察觉的。
可选地，当来自CPU 204的MODE信号指示显示驱动器200将操作在CPU接口模式，在本发明的一个实施例中为保留电力而使电荷泵浦信号生成器220失效(图11的步骤315)。由振荡器210代替产生第二系统时钟信号DOTCLK2(图11中的步骤316)。另外，在CPU接口模式下，振荡器210也产生被同步于DOTCLK2的第二电荷泵浦信号DCCLK2(图11的步骤318)。在这种情况下，信号选择器222选择第二电荷泵浦信号DCCLK2(图11的步骤320)作为CPU接口模式的电荷泵浦信号DCCLK。被选择的电荷泵浦信号DCCLK2被用于泵浦电压控制器212内的电荷泵来产生DC电压DCV1、DCV2和DCV3。
另外对于CPU接口模式，定时控制器208控制数据线驱动器214、扫描线驱动器216和VCOM生成器218来产生施加在LCD面板202上的驱动信号，该信号被同步到来自振荡器210的第二系统时钟信号DOTCLK2(图11的步骤322)。施加于LCD面板202的这样的驱动信号包括：由数据线驱动器214产生后施加在每个数据线S1，S2，…，和Sm上的各个数据线信号；由扫描线驱动器216产生后施加在每个门信号线G1，G2，…，和Gn上的各个门信号线信号；和由VCOM生成器218产生后施加在LCD面板202的共用节点上的VCOM信号。
这样，在CPU接口模式中，显示驱动器200使用第二电荷泵浦信号DCCLK2，该信号被同步到相同的、驱动信号也被同步到它的系统时钟信号DOTCLK2。因此，在整个显示面板202上叠加在驱动信号上的噪声是规则和统一的(外观上与图3中的VCOM信号146相似)。在视频接口模式，显示面板202上这样规则的噪声的影响对人眼都是不可察觉的。
因此，对于CPU和视频接口模式的每一个，显示驱动器200产生相应的电荷泵浦信号和相应的驱动信号，且这些信号被同步到相应的相同的时钟信号。因此，在整个显示面板202叠加在驱动信号上的噪声上是规则和统一的，使得显示面板202上这样的噪声的影响在视频和CPU接口模式对人眼都是不可察觉的。
前面所述的仅仅作为例子，不视为限制。例如，本发明对作为LCD(液晶显示器)面板的显示面板202进行描述。然而，本发明也可以应用于其它类型的显示面板。另外，这里示出和描述的用于本发明示范实施例的部件可采用硬件和/或软件和用分立和/或集成电路的任意组合来实现。另外，如这里示出和描述的任何数字仅仅作为例子。例如，如这里示出和描述的数据线、扫描线、帧速率和DOTCLK1信号的周期仅仅作为例子。
另外，如这里示出和描述的信号路径仅仅作为例子。例如，图12示出带有在CPU接口模式操作的图5中的显示驱动器200的显示系统340。在图5和12中具有相同参考标记的组件指的是具有相似结构和功能的组件。在图12中，要由显示驱动器200在CPU接口模式处理的DATA可由CPU 204从存储装置342读取这个DATA后来提供。可选地，要由显示驱动器200在CPU接口模式处理的DATA可由显示驱动器200直接从存储装置342中读取。
相似地，图13示出了带有在视频接口模式操作的图5中的显示驱动器200的显示系统350。在图5和13中具有相同参考标记的组件指的是具有相似结构和功能的组件。在图13中，要由显示驱动器200在视频接口模式处理的VIDEO_DATA可由CPU 204从存储装置352中读取这个VIDEO_DATA后提供给图形处理器206。可选地，VIDEO_DATA可由图形处理器206直接从存储装置352中读取，或者从摄像机354提供VIDEO_DATA给图形处理器206。
本发明仅仅受限于如由权利要求及其等价物所定义的。

Claims (62)

1.一种显示驱动器，包括：
第一信号生成器，生成被选择在视频接口模式的第一电荷泵浦信号(DCCLK1)；和
第二信号生成器，生成被选择在CPU接口模式的第二电荷泵浦信号(DCCLK2)。
2.如权利要求1所述的显示驱动器，
其中所述的第一信号生成器生成DCCLK1，其被同步到来自图形处理器的第一系统时钟信号(DOTCLK1)，
并且其中所述的第二信号生成器包括振荡器，其产生第二系统时钟信号(DOTCLK2)和被同步到DOTCLK2的DCCLK2。
3.如权利要求1所述的显示驱动器，进一步包括：
电荷泵，当选择DCCLK1或DCCLK2之一来泵浦时该电荷泵产生至少一个DC电压。
4.如权利要求3所述的显示驱动器，进一步包括：
信号选择器，用于在视频接口模式选择要被耦合到所述电荷泵的DCCLK1，以及在CPU接口模式选择要被耦合到所述电荷泵的DCCLK2。
5.如权利要求4所述的显示驱动器，其中，所述信号选择器被耦合到数据处理单元，该单元发出控制信号以指示视频接口模式或CPU接口模式之一。
6.如权利要求3所述的显示驱动器，进一步包括：
共用电压生成器，其从至少一个DC电压产生被施加到显示面板的共用节点的共用电压(VCOM)；和
定时控制器，控制VCOM的定时。
7.如权利要求6所述的显示驱动器，其中，VCOM以视频接口模式被同步到DCCLK1，以及以CPU接口模式被同步到DCCLK2。
8.如权利要求6所述的显示驱动器，进一步包括：
数据线驱动器，其从至少一个DC电压产生被施加在所述显示面板的数据线的数据信号；
扫描线驱动器，其从至少一个DC电压产生被施加在所述显示面板的扫描线的门信号线信号；
其中，所述的定时控制器控制数据信号和门信号线信号的定时。
9.如权利要求8所述的显示驱动器，其中，数据信号和门信号线信号被以视频接口模式同步到DCCLK1，以CPU接口模式同步到DCCLK2。
10.如权利要求1所述的显示驱动器，其中，第一信号生成器包括：
时钟划分器，其指示在同步信号(SYNC)的周期期间的DCCLK1的每一个跳变的定时，作为从SYNC周期的开始的系统时钟信号(DOTCLK1)的各个数的周期；和
信号转换器，其从SYNC周期的开始在DOTCLK1的各个数的周期的每个周期在DCCLK1中产生跳变。
11.如权利要求10所述的显示驱动器，其中，所述的时钟划分器被耦合到提供DOTCLK1和SYNC的图形处理器。
12.如权利要求10所述的显示驱动器，其中，所述时钟划分器包括：
寄存器，存储在SYNC的一个周期期间DOTCLK1的周期总数(T_NUMCLK)；和
时钟分割器，从T_NUMCLK和DCCLK1的希望的频率来确定在SYNC周期期间用于每一个DCCLK1跳变的DOTCLK1的各个周期数。
13.如权利要求12所述的显示驱动器，其中，所述信号转换器包括：
计数器，从SYNC周期的每个开始计数DOTCLK1的周期数(NUMCLK)；
比较器，将NUMCLK与作为由时钟分割器所确定的DOTCLK1各个周期数中的每一个相比较；
脉冲生成器，当NUMCLK等于DOTCLK1各个周期数中的任何一个时，产生脉冲；和
双稳触发器，被设置成为每一个从脉冲生成器接收的脉冲而在DCCLK1中产生跳变。
14.如权利要求10所述的显示驱动器，其中，所述时钟划分器包括：
数据存储装置，存储在SYNC的周期期间用于DCCLK1的每一个跳变的DOTCLK1的各个周期数的每一个。
15.如权利要求14所述的显示驱动器，其中，信号转换器包括：
计数器，计数从SYNC的周期的每一个开始的DOTCLK1的周期数(NUMCLK)；
比较器，将NUMCLK与作为存储在数据存储装置中的DOTCLK1的各个周期数中的每一个相比较；
脉冲生成器，当NUMCLK等于DOTCLK1各个周期数中的任何一个时，脉冲生成器产生脉冲；和
双稳触发器，被设置成为每一个从脉冲生成器接收的脉冲在DCCLK1中产生跳变。
16.如权利要求1所述的显示驱动器，其中，所述显示驱动器用于LCD(液晶显示器)。
17.一种用于在显示驱动器中产生电荷泵浦信号的信号生成器，包括：
时钟划分器，指示在同步信号(SYNC)的周期期间的电荷泵浦信号的每一个跳变的定时，作为从SYNC周期的开始的系统时钟信号(DOTCLK1)的各个数的周期；和
信号转换器，从SYNC周期的开始在DOTCLK1的各个数的周期的每个周期产生电荷泵浦信号的跳变。
18.如权利要求17所述的信号生成器，其中，所述时钟划分器被耦合到提供DOTCLK1和SYNC的图形处理器。
19.如权利要求17所述的信号生成器，其中，所述时钟划分器包括：
寄存器，存储在SYNC的一个周期期间DOTCLK1的周期总数(T_NUMCLK)；和
时钟分割器，从T_NUMCLK和电荷泵浦信号的希望的频率来确定在SYNC周期期间用于电荷泵浦信号的每一个跳变的DOTCLK1的各个周期数。
20.如权利要求19所述的信号生成器，其中，所述信号转换器包括：
计数器，从SYNC周期的每个开始计数DOTCLK1的周期数(NUMCLK)；
比较器，将NUMCLK与作为由时钟分割器所确定的DOTCLK1各个周期数中的每一个相比较；
脉冲生成器，当NUMCLK等于DOTCLK1各个周期数中的任何一个时，产生脉冲；和
双稳触发器，被设置成为每一个从脉冲生成器接收的脉冲而在电荷泵浦信号中产生跳变。
21.如权利要求17所述的信号生成器，其中，所述时钟划分器包括：
数据存储装置，存储在SYNC的周期期间用于电荷泵浦信号的每一个跳变的DOTCLK1的各个周期数的每一个。
22.如权利要求21所述的信号生成器，其中，所述信号转换器包括：
计数器，计数从SYNC的周期的每一个开始的DOTCLK1的周期数(NUMCLK)；
比较器，将NUMCLK与作为存储在数据存储装置中的DOTCLK1的各个周期数中的每一个相比较；
脉冲生成器，当NUMCLK等于DOTCLK1各个周期数中的任何一个时，脉冲生成器产生脉冲；和
双稳触发器，被设置成为每一个从脉冲生成器接收的脉冲在电荷泵浦信号中产生跳变。
23.如权利要求17所述的信号生成器，其中，所述显示驱动器用于LCD(液晶显示器)。
24.如权利要求17所述的信号生成器，其中，在视频接口模式期间所述电荷泵浦信号被耦合到显示驱动器的电荷泵。
25.如权利要求17所述的信号生成器，其中，所述信号生成器是定时控制器的一部分，该定时控制器控制施加在显示面板上的显示驱动信号的定时。
26.一种显示系统，包括：
显示面板；
显示驱动器，其产生要施加在所述显示面板上的驱动信号，该显示驱动器包括：
第一信号生成器，生成被选择在视频接口模式的第一电荷泵浦信号(DCCLK1)；和
第二信号生成器，生成被选择在CPU接口模式的第二电荷泵浦信号(DCCLK2)；
图形处理器，在视频接口模式将数据、第一系统时钟信号(DOTCLK1)和同步信号提供给显示驱动器；和
数据处理器，在CPU接口模式将数据提供给显示驱动器。
27.如权利要求26所述的显示系统，
其中显示驱动器的第一信号生成器生成DCCLK1，其被同步到来自图形处理器的第一系统时钟信号(DOTCLK1)，
并且其中显示驱动器的第二信号生成器包括振荡器，其生成第二系统时钟信号(DOTCLK2)，并且DCCLK2被同步到DOTCLK2。
28.如权利要求26所述的显示系统，其中，显示驱动器进一步包括：
电荷泵，当选择DCCLK1或DCCLK2之一来泵浦时该电荷泵产生至少一个DC电压。
29.如权利要求28所述的显示系统，其中，显示驱动器进一步包括：
信号选择器，用于在视频接口模式选择要被耦合到所述电荷泵的DCCLK1，以及在CPU接口模式选择要被耦合到所述电荷泵的DCCLK2。
30.如权利要求29所述的显示系统，其中，信号选择器被耦合到所述数据处理单元，该单元发出控制信号以指示视频接口模式或CPU接口模式之一。
31.如权利要求26所述的显示系统，其中，显示驱动器的第一信号生成器包括：
时钟划分器，其指示在同步信号(SYNC)的周期期间的DCCLK1的每一个跳变的定时，作为从SYNC周期的开始的DOTCLK1的各个数的周期；和
信号转换器，其从SYNC周期的开始在DOTCLK1的各个数的周期的每个周期在DCCLK1中产生跳变。
32.如权利要求31所述的显示系统，其中，所述时钟划分器包括：
寄存器，存储在SYNC的一个周期期间DOTCLK1的周期总数(T_NUMCLK)；和
时钟分割器，从T_NUMCLK和DCCLK1的希望的频率来确定在SYNC周期期间用于每一个DCCLK1跳变的DOTCLK1的各个周期数。
33.如权利要求32所述的显示系统，其中，所述信号转换器包括：
计数器，从SYNC周期的每个开始计数DOTCLK1的周期数(NUMCLK)；
比较器，将NUMCLK与作为由时钟分割器所确定的DOTCLK1各个周期数中的每一个相比较；
脉冲生成器，当NUMCLK等于DOTCLK1各个周期数中的任何一个时，产生脉冲；和
双稳触发器，被设置成为每一个从脉冲生成器接收的脉冲而在DCCLK1中产生跳变。
34.如权利要求31所述的显示系统，其中，所述时钟划分器包括：
数据存储装置，存储在SYNC的周期期间用于DCCLK1的每一个跳变的DOTCLK1的各个周期数的每一个。
35.如权利要求34所述的显示系统，其中，所述信号转换器包括：
计数器，计数从SYNC的周期的每一个开始的DOTCLK1的周期数(NUMCLK)；
比较器，将NUMCLK与作为存储在数据存储装置中的DOTCLK1的各个周期数中的每一个相比较；
脉冲生成器，当NUMCLK等于DOTCLK1各个周期数中的任何一个时，脉冲生成器产生脉冲；和
双稳触发器，被设置成为每一个从脉冲生成器接收的脉冲在DCCLK1中产生跳变。
36.如权利要求26所述的显示系统，其中，所述显示系统是LCD(液晶显示器)系统。
37.一种显示系统，包括：
显示面板；
显示驱动器，其产生要施加在所述显示面板上的驱动信号，该显示驱动器包括电荷泵浦信号生成器，其包括：
时钟划分器，其指示在同步信号(SYNC)的周期期间的电荷泵浦信号的每一个跳变的定时，作为从SYNC周期的开始的系统时钟信号(DOTCLK1)的各个数的周期；和
信号转换器，其从SYNC周期的开始在DOTCLK1的各个数的周期的每个周期在电荷泵浦信号中产生跳变；和
图形处理器，在视频接口模式将数据、DOTCLK1和同步信号提供给显示驱动器。
38.如权利要求37所述的显示系统，其中，所述显示驱动器的时钟划分器包括：
寄存器，存储在SYNC的一个周期期间DOTCLK1的周期总数(T_NUMCLK)；和
时钟分割器，从T_NUMCLK和电荷泵浦信号的希望的频率来确定在SYNC周期期间用于每一个电荷泵浦信号跳变的DOTCLK1的各个周期数。
39.如权利要求38所述的显示系统，其中，所述显示驱动器的信号转换器包括：
计数器，从SYNC周期的每个开始计数DOTCLK1的周期数(NUMCLK)；
比较器，将NUMCLK与作为由时钟分割器所确定的DOTCLK1各个周期数中的每一个相比较；
脉冲生成器，当NUMCLK等于DOTCLK1各个周期数中的任何一个时，产生脉冲；和
双稳触发器，被设置成为每一个从脉冲生成器接收的脉冲而在电荷泵浦信号中产生跳变。
40.如权利要求37所述的显示系统，其中，所述显示驱动器的时钟划分器包括：
数据存储装置，存储在SYNC的周期期间用于电荷泵浦信号的每一个跳变的DOTCLK1的各个周期数的每一个。
41.如权利要求40所述的显示系统，其中，所述显示驱动器的信号转换器包括：
计数器，计数从SYNC的周期的每一个开始的DOTCLK1的周期数(NUMCLK)；
比较器，将NUMCLK与作为存储在数据存储装置中的DOTCLK1的各个周期数中的每一个相比较；
脉冲生成器，当NUMCLK等于DOTCLK1各个周期数中的任何一个时，脉冲生成器产生脉冲；和
双稳触发器，被设置成为每一个从脉冲生成器接收的脉冲在电荷泵浦信号中产生跳变。
42.如权利要求37所述的显示系统，其中，显示系统是LCD(液晶显示器)系统。
43.如权利要求37所述的显示系统，其中，所述显示驱动器中的信号生成器是定时控制器的一部分，该定时控制器控制施加于显示面板的驱动信号的定时。
44.一种在显示驱动器里产生电荷泵浦信号的方法，包括：
产生用于视频接口模式的第一电荷泵浦信号(DCCLK1)；和
产生用于CPU接口模式的第二电荷泵浦信号(DCCLK2)。
45.如权利要求44所述的方法，进一步包括：
将DCCLK1同步到来自图形处理器的第一系统时钟信号(DOTCLK1)；
在振荡器中产生第二系统时钟信号(DOTCLK2)；和
将DCCLK2同步到DOTCLK2。
46.如权利要求44所述的方法，进一步包括：
在视频接口模式选择DCCLK1作为用于产生至少一个DC电压的电荷泵浦信号；
在CPU接口模式选择DCCLK2作为用于产生所述至少一个DC电压的所述电荷泵浦信号。
47.如权利要求46所述的方法，进一步包括：
从所述至少一个DC电压产生被施加到显示面板的共用节点的共用电压(VCOM)，
其中，VCOM在视频接口模式被同步到DCCLK1，而在CPU接口模式被同步到DCCLK2。
48.如权利要求46所述的方法，进一步包括：
从至少一个DC电压产生施加在所述显示面板数据线的数据信号；和
从至少一个DC电压产生施加在所述显示面板扫描线的门信号线信号，
其中，数据信号和门信号线信号在视频接口模式同步到DCCLK1，而在CPU接口模式同步到DCCLK2。
49.如权利要求44所述的方法，其中，产生所述第一电荷泵浦信号包括：
指示在同步信号(SYNC)的周期期间的DCCLK1的每一个跳变的定时，作为从SYNC周期的开始的系统时钟信号(DOTCLK1)的各个数的周期；和
从SYNC周期的开始在DOTCLK1的各个数的周期的每个周期在DCCLK1中产生跳变。
50.如权利要求49所述的方法，其中，指示DCCLK1的每一个跳变的定时包括：
计数在一个SYNC周期间DOTCLK1的周期总数(T_NUMCLK)；
从T_NUMCLK和DCCLK1的希望频率确定在SYNC周期期间用于DCCLK1的每一个跳变的DOTCLK1的各个周期数。
51.如权利要求50所述的方法，其中，在DCCLK1中产生跳变包括：
从SYNC周期的每个开始计数DOTCLK1的周期数(NUMCLK)；
将NUMCLK与作为从T_NUMCLK和DCCLK1的希望频率所确定的DOTCLK1各个周期数中的每一个相比较；
当NUMCLK等于DOTCLK1各个周期数中的任何一个时，产生脉冲；和
在DCCLK1中为每一个生成的脉冲产生跳变。
52.如权利要求49所述的方法，其中，指示DCCLK1的每一个跳变的定时包括：
存储在SYNC的周期期间用于DCCLK1的每一个跳变的DOTCLK1的各个周期数的每一个。
53.如权利要求52所述的方法，其中，在DCCLK1中产生跳变包括：
计数从SYNC的周期的每一个开始的DOTCLK1的周期数(NUMCLK)；
将NUMCLK与作为存储在数据存储装置中的DOTCLK1的各个周期数中的每一个相比较；
当NUMCLK等于DOTCLK1各个周期数中的任何一个时，脉冲生成器产生脉冲；和
在DCCLK1中为每一个生成的脉冲产生跳变。
54.如权利要求44所述的方法，其中，显示驱动器用于LCD(液晶显示器)。
55.一种用于在显示驱动器中产生电荷泵浦信号的方法，包括：
指示在同步信号(SYNC)的周期期间的电荷泵浦信号的每一个跳变的定时，作为从SYNC周期的开始的系统时钟信号(DOTCLK1)的各个数的周期；和
从SYNC周期的开始在DOTCLK1的各个数的周期的每个周期产生电荷泵浦信号的跳变。
56.如权利要求55所述的方法，进一步包括：
接收来自图形处理器的DOTCLK1和SYNC。
57.如权利要求55所述的方法，其中，指示每一个跳变的定时包括：
计数在一个SYNC周期间DOTCLK1的周期总数(T_NUMCLK)；
从T_NUMCLK和电荷泵浦信号的希望频率确定在SYNC周期期间用于电荷泵浦信号的每一个跳变的DOTCLK1的各个周期数。
58.如权利要求57所述的方法，其中，在产生所述电荷泵浦信号的跳变包括：
从SYNC周期的每个开始计数DOTCLK1的周期数(NUMCLK)；
将NUMCLK与作为从T_NUMCLK和电荷泵浦信号的希望频率所确定的DOTCLK1各个周期数中的每一个相比较；
当NUMCLK等于DOTCLK1各个周期数中的任何一个时，产生脉冲；和
在电荷泵浦信号中为每一个生成的脉冲产生跳变。
59.如权利要求55所述的方法，其中，指示每一个跳变的定时包括：
存储在SYNC的周期期间用于电荷泵浦信号的每一个跳变的DOTCLK1的各个周期数的每一个。
60.如权利要求59所述的方法，其中，产生所述电荷泵浦信号的跳变包括：
计数从SYNC的周期的每一个开始的DOTCLK1的周期数(NUMCLK)；
将NUMCLK与作为存储在数据存储装置中的DOTCLK1的各个周期数中的每一个相比较；
当NUMCLK等于DOTCLK1各个周期数中的任何一个时，脉冲生成器产生脉冲；和
在电荷泵浦信号中为每一个生成的脉冲产生跳变。
61.如权利要求55所述的方法，其中，所述显示驱动器用于LCD(液晶显示器)。
62.如权利要求55所述的方法，其中，在视频接口模式期间由显示驱动器使用所述电荷泵浦信号。
CN2004101037921A 2003-11-20 2004-11-20 为多模式而同步到不同时钟的电荷泵浦信号的显示驱动器 Active CN1728225B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020030082650A KR100574956B1 (ko) 2003-11-20 2003-11-20 시스템 클럭에 동기 되는 전압 기준 클럭을 발생하는 전압기준 클럭 발생 회로 및 방법
KR82650/03 2003-11-20
US10/987,783 US7633498B2 (en) 2003-11-20 2004-11-12 Display driver with charge pumping signals synchronized to different clocks for multiple modes
US10/987,783 2004-11-12

Publications (2)

Publication Number Publication Date
CN1728225A true CN1728225A (zh) 2006-02-01
CN1728225B CN1728225B (zh) 2010-05-26

Family

ID=34587938

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004101037921A Active CN1728225B (zh) 2003-11-20 2004-11-20 为多模式而同步到不同时钟的电荷泵浦信号的显示驱动器

Country Status (3)

Country Link
US (2) US7633498B2 (zh)
KR (1) KR100574956B1 (zh)
CN (1) CN1728225B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101256745B (zh) * 2007-02-28 2010-05-26 群康科技(深圳)有限公司 公共电压产生电路及其液晶显示器
CN101277060B (zh) * 2007-03-28 2010-10-13 联詠科技股份有限公司 电荷泵浦电路
CN102834827A (zh) * 2010-03-23 2012-12-19 高通股份有限公司 将时钟信号提供到电荷泵的方法及设备
CN108761487A (zh) * 2018-07-13 2018-11-06 中国电子科技集团公司第二十六研究所 一种大带宽激光测风雷达系统

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040079565A (ko) * 2003-03-07 2004-09-16 엘지.필립스 엘시디 주식회사 액정표시장치 구동을 위한 디지털-아날로그 변환회로
JP2006178018A (ja) * 2004-12-21 2006-07-06 Renesas Technology Corp 液晶表示駆動用半導体集積回路
WO2007000997A1 (ja) * 2005-06-29 2007-01-04 Rohm Co., Ltd. ビデオ信号処理回路、およびそれを搭載した電子機器
KR20070014862A (ko) * 2005-07-29 2007-02-01 삼성전자주식회사 영상신호 처리장치, 액정표시장치 및 그 구동방법
TWI356369B (en) * 2006-10-26 2012-01-11 Himax Semiconductor Inc Driving method for a display panel and the related
CN101192385B (zh) * 2006-11-29 2012-02-08 奇景半导体股份有限公司 显示面板的驱动方法及相关的图像显示系统
KR100885913B1 (ko) * 2007-01-23 2009-02-26 삼성전자주식회사 티어링 효과를 감소시키는 방법 및 그에 따른 ｌｃｄ 장치
KR100835605B1 (ko) * 2007-06-19 2008-06-09 제일모직주식회사 Ｃｍｏｓ 이미지센서 컬러필터용 열경화성 수지 조성물,이를 이용하여 제조된 투명막을 포함하는 컬러필터, 및 그컬러필터를 사용하여 제조된 이미지센서
KR20110133248A (ko) * 2010-06-04 2011-12-12 삼성전자주식회사 표시 장치의 구동 장치 및 방법
US20140009137A1 (en) * 2012-07-03 2014-01-09 Nvidia Corporation System, method, and computer program product for single wire voltage control of a voltage regulator
KR102071573B1 (ko) 2013-06-13 2020-03-02 삼성전자주식회사 외부 클락 신호를 이용하여 오실레이터의 주파수를 조절할 수 있는 디스플레이 드라이버 ic, 이를 포함하는 장치, 및 이들의 동작 방법
US10128783B2 (en) * 2016-05-31 2018-11-13 Infineon Technologies Ag Synchronization of internal oscillators of components sharing a communications bus

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1179677A (zh) * 1996-09-18 1998-04-22 三星电子株式会社 复合视频信号产生器
JPH11133921A (ja) * 1997-10-28 1999-05-21 Sharp Corp 表示制御回路及び表示制御方法
US6856373B2 (en) 2000-08-29 2005-02-15 Fujitsu Display Technologies Corporation Liquid crystal display apparatus and reduction of electromagnetic interference
TW529003B (en) 2000-12-06 2003-04-21 Sony Corp Power voltage conversion circuit and its control method, display device and portable terminal apparatus
KR100878244B1 (ko) * 2002-09-12 2009-01-13 삼성전자주식회사 구동 전압 생성 회로 및 이를 이용한 액정 표시 장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101256745B (zh) * 2007-02-28 2010-05-26 群康科技(深圳)有限公司 公共电压产生电路及其液晶显示器
CN101277060B (zh) * 2007-03-28 2010-10-13 联詠科技股份有限公司 电荷泵浦电路
CN102834827A (zh) * 2010-03-23 2012-12-19 高通股份有限公司 将时钟信号提供到电荷泵的方法及设备
CN108761487A (zh) * 2018-07-13 2018-11-06 中国电子科技集团公司第二十六研究所 一种大带宽激光测风雷达系统
CN108761487B (zh) * 2018-07-13 2024-02-23 中国电子科技集团公司第二十六研究所 一种大带宽激光测风雷达系统

Also Published As

Publication number Publication date
US8416233B2 (en) 2013-04-09
CN1728225B (zh) 2010-05-26
US7633498B2 (en) 2009-12-15
US20050110784A1 (en) 2005-05-26
KR100574956B1 (ko) 2006-04-28
KR20050048906A (ko) 2005-05-25
US20100045656A1 (en) 2010-02-25

Similar Documents

Publication Publication Date Title
CN1728225A (zh) 为多模式而同步到不同时钟的电荷泵浦信号的显示驱动器
US10692443B2 (en) Synchronous backlight device and operation method thereof
CN1027322C (zh) 彩色液晶显示控制系统
CN1214532C (zh) 多分割分频
CN1917025A (zh) 图像显示装置及定时控制器
CN105764204B (zh) 一种pwm调光方法及pwm调光装置
CN107068068B (zh) 显示系统及显示影像的方法
CN1689067A (zh) 用于产生驱动电压的电路和使用该电路的液晶装置
CN1504988A (zh) 能够减少电磁干扰的液晶显示驱动定标器
CN1767048A (zh) 锁存时钟生成电路及串并行变换电路
US20110316816A1 (en) Drive circuit of display device and its driving method
CN101046941A (zh) 用于驱动液晶显示器件的装置和方法
CN1661427A (zh) 电源电路及显示装置
CN1091977C (zh) 用于非整数倍频系统的时钟同步方法电路
JP2011145399A (ja) 表示装置の駆動回路及び駆動方法
CN1111834C (zh) 具有显示模式变换功能的液晶显示装置
CN101452683B (zh) 电压发生系统
JP2006030942A (ja) 多重画面走査方法及び装置
CN1312841C (zh) 可将像素时钟脉冲转换为字时钟脉冲的转接装置
CN100338876C (zh) 电路装置
CN1790915A (zh) 时钟生成电路及其方法
CN101162865A (zh) 切换式电压转换器的工作频率产生方法与电路
CN1902502A (zh) 延迟故障测试电路以及相关方法
CN1282305C (zh) 分频器及分频器设计的方法
CN1932951A (zh) 一种液晶灰度的非线性实现电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant