CN102834827A - 将时钟信号提供到电荷泵的方法及设备 - Google Patents

将时钟信号提供到电荷泵的方法及设备 Download PDF

Info

Publication number
CN102834827A
CN102834827A CN2011800151379A CN201180015137A CN102834827A CN 102834827 A CN102834827 A CN 102834827A CN 2011800151379 A CN2011800151379 A CN 2011800151379A CN 201180015137 A CN201180015137 A CN 201180015137A CN 102834827 A CN102834827 A CN 102834827A
Authority
CN
China
Prior art keywords
clock signal
charge pump
output
pump unit
transformation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800151379A
Other languages
English (en)
Inventor
郝武扬
金正丕
徐钟元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN102834827A publication Critical patent/CN102834827A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/077—Charge pumps of the Schenkel-type with parallel connected charge pump stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Power Sources (AREA)

Abstract

本发明揭示一种用于将时钟信号提供到电荷泵的方法及设备。在一特定实施例中，所述方法包括将第一时钟信号提供到电荷泵的第一电荷泵单元。所述方法进一步包括将第二时钟信号提供到所述电荷泵的第二电荷泵单元。所述第一时钟信号的低到高转变与所述第二时钟信号的高到低转变实质上同时发生。在任何给定时间仅一个时钟信号可处于逻辑高电压电平。

Description

将时钟信号提供到电荷泵的方法及设备
技术领域
本发明大体来说涉及一种用于将时钟信号提供到电荷泵的方法及设备。
背景技术
技术的进步已产生较小且较强大的计算装置。举例来说，当前存在多种便携式个人计算装置，包括无线计算装置，例如，便携式无线电话、个人数字助理(PDA)及寻呼装置，其体积小、重量轻且易于由用户携带。更具体来说，便携式无线电话(例如，蜂窝式电话及因特网协议(IP)电话)可经由无线网络传送语音及数据包。另外，许多这些无线电话包括并入于其中的其它类型的装置。举例来说，无线电话也可包括数字静态相机、数字摄像机、数字记录器及音频文件播放器。又，这些无线电话可处理可执行指令，包括可用以接入因特网的软件应用程序(例如，网络浏览器应用程序)。因而，这些无线电话可包括显著的计算能力。
升压电路由电子电路用以向所述电路的组件提供参考电压，所述参考电压高于施加到所述电路的供应电压。升压电路通常包括一电荷泵。通常需要所述电荷泵提供稳定输出电压及低输出纹波电压。电荷泵的输出上的纹波电压对制造工艺的变化、对温度且对供应电压敏感。可使用多相时钟通过将时钟的不同相位馈入到不同电荷泵单元来减小纹波电压。然而，当多相时钟被停用时，电荷泵可产生超过经确定容限的相对较大的输出纹波电压。
发明内容
揭示一种新的升压方法及电路以在停用时钟信号时减小输出纹波电压。环式振荡器使用所述环式振荡器内的不同分接头产生多相时钟信号。所述多相时钟中的各种时钟信号彼此重叠。将一逻辑运算应用到所述多相时钟以产生具有非重叠时钟输出的新的时钟。当启用所述时钟信号(例如，独热时钟信号)时，在任何给定时间时钟输出中的仅一者将为逻辑高。将所述非重叠时钟输出提供到电荷泵，其中可将每一单独时钟输出信号提供到单独电荷泵单元。当由于输出电压超过阈值电压而停用时钟信号时，将发生仅一个下降沿转变，这是因为在任何给定时间非重叠时钟信号中的仅一个时钟信号输出可为高。在停用时钟时的单一下降沿转变导致相对较低的输出纹波电压。
由于在除启用时钟时的第一转变及停用时钟时的最后转变外的每一转变上实质上同时发生的下降及上升沿，所述升压方法及电路也减小电荷泵单元所利用的电容器的大小。因为整个电荷泵的大部分为电容器区域，所以电容器大小的此减小将导致减小硅的整个区域。除了经减小的区域优点以外，当停用时钟时，较小电容进一步减小输出纹波电压。
在一特定实施例中，一种方法包括将第一时钟信号提供到电荷泵的第一电荷泵单元。所述方法进一步包括将第二时钟信号提供到所述电荷泵的第二电荷泵单元。所述第一时钟信号的低到高转变与所述第二时钟信号的高到低转变实质上同时发生。另外，在任何给定时间仅一个时钟信号可处于逻辑高电压电平。
在另一特定实施例中，所述方法包括将独热输入时钟信号提供到具有多个电荷泵单元的电荷泵。所述独热输入时钟信号包括多个时钟信号，所述多个时钟信号包含提供到所述多个电荷泵单元中的第一电荷泵单元的第一时钟信号及提供到所述多个电荷泵单元中的第二电荷泵单元的第二时钟信号。另外，所述多个时钟信号的每一转变导致在任何时间所述多个时钟信号中的至多一者具有逻辑高电压电平。
在另一特定实施例中，一种设备包括经配置以接收环式振荡器的多相时钟输出信号的逻辑电路。所述逻辑电路经配置以产生多个输入时钟信号以驱动具有多个电荷泵单元的电荷泵。所述多个输入时钟信号经配置以使得每一输入时钟信号的每一转变与所述多个输入时钟信号中的另一输入时钟信号的另一转变实质上同时发生。
由所揭示实施例中的至少一者所提供的一个特定优点为减小了电荷泵的输出上的纹波电压。因此，提供了一种用于具有低输出纹波电压的电荷泵的经增强方法及电路。
本发明的其它方面、优点及特征将在审阅包括以下章节的完整申请案之后变得显而易见：附图说明、具体实施方式，及权利要求书。
附图说明
图1为升压电路的一特定说明性实施例的框图；
图2为升压电路的一特定说明性实施例的框图；
图3为升压电路的一特定说明性实施例的框图；
图4为升压电路的一特定说明性实施例的框图；
图5为升压电路的波形图的一特定说明性实施例的框图；
图6为升压电路的波形图的一特定说明性实施例的框图；
图7为升压电路的波形图的一特定说明性实施例的框图；
图8为升压电路的波形图的一特定说明性实施例的框图；
图9为升压电路的一特定说明性实施例的框图；
图10为将时钟信号提供到电荷泵的方法的一特定说明性实施例的流程图；及
图11为将时钟信号提供到电荷泵的方法的一特定说明性实施例的流程图；
图12为包括升压电路的电子装置的框图；及
图13为说明用于供升压电路使用的制造过程的数据流程图。
具体实施方式
参看图1，说明包括升压电路100的电路的特定说明性实施例。升压电路100包括环式振荡器200、脉冲整形器300、电荷泵400及输出电压检测电路122。电荷泵400包括多个电荷泵单元。举例来说，电荷泵400包括第一电荷泵单元410、第二电荷泵单元420及第三电荷泵单元430。虽然关于图1展示了三个电荷泵单元，但应理解，电荷泵400可包括比所展示的电荷泵单元多或少的电荷泵单元。
在一特定说明性实施例中，输出电压检测电路122接收电荷泵400的电压输出114且接收参考电压120。基于电压输出114及参考电压120，输出电压检测电路122提供控制信号118以启用或停用环式振荡器200及脉冲整形器300。举例来说，输出电压检测电路122可接收电压输出114、将电压输出114向下划分，且比较经划分的电压输出与参考电压120以产生控制信号118。当经划分的电压输出超过基于参考电压120的第一阈值时，控制信号118停用环式振荡器200及脉冲整形器300。当经划分的电压输出下降到基于参考电压120的第二阈值以下时，控制信号118启用环式振荡器200及脉冲整形器300。
在接收到启用环式振荡器200的控制信号118之后，环式振荡器200即刻将包括第一时钟信号102、第二时钟信号104及第三时钟信号106的多相时钟提供到脉冲整形器300。在一特定实施例中，第一时钟信号102、第二时钟信号104及第三时钟信号106可构成一多相时钟，其中第一时钟信号102具有第一相位，第二时钟信号104具有不同于第一相位的第二相位，且第三时钟信号106具有不同于第一及第二相位的第三相位。虽然关于图1展示了三个时钟信号，但应理解，环式振荡器200可提供比所展示的时钟信号多或少的时钟信号。
脉冲整形器300接收来自环式振荡器200的第一时钟信号102、第二时钟信号104及第三时钟信号106。脉冲整形器300还接收来自输出电压检测电路122的控制信号118。当脉冲整形器300由控制信号118启用时，脉冲整形器300将一时钟信号提供到电荷泵400。在一特定说明性实施例中，脉冲整形器300将一时钟信号提供到电荷泵400的每一电荷泵单元。举例来说，脉冲整形器300可将第一输出时钟信号108提供到第一电荷泵单元410，将第二输出时钟信号110提供到第二电荷泵单元420，且将第三输出时钟信号112提供到第三电荷泵单元430。第一输出时钟信号108、第二输出时钟信号110及第三输出时钟信号112的组合可包含一独热(one-hot)时钟信号，其中在任何给定时间输出时钟信号中的仅一者处于逻辑电平高。举例来说，当第一输出时钟信号108处于逻辑电平高时，第二输出时钟信号110及第三输出时钟信号112处于逻辑电平低。当第二输出时钟信号110处于逻辑电平高时，第一输出时钟信号108及第三输出时钟信号112处于逻辑电平低。当第三输出时钟信号112处于逻辑电平高时，第一输出时钟信号108及第二输出时钟信号110处于逻辑电平低。
在一特定说明性实施例中，第一输出时钟信号108、第二输出时钟信号110及第三输出时钟信号112的组合包含一独热时钟信号，其中在任何给定时间输出时钟信号中的仅一者处于逻辑电平高。另外，在由脉冲整形器300通过控制信号118的启用所引起的第一转变之后，输出时钟信号中的一者的转变与另一输出时钟信号的转变实质上同时发生。举例来说，当第一输出时钟信号108从高逻辑电平转变到低逻辑电平时，第二输出时钟信号110实质上同时从低逻辑电平转变到高逻辑电平。当第二输出时钟信号110从高逻辑电平转变到低逻辑电平时，第三输出时钟信号112实质上同时从低逻辑电平转变到高逻辑电平。当第三输出时钟信号112从高逻辑电平转变到低逻辑电平时，第一输出时钟信号108实质上同时从低逻辑电平转变到高逻辑电平。
然而，在通过控制信号118启用脉冲整形器300之后在第一转变上发生仅一个转变。举例来说，在停用状态下，输出时钟信号108、110及112将皆处于逻辑低电平。当通过控制信号118启用脉冲整形器300时，输出时钟信号中的仅一者可转变到高逻辑电平。因此，在通过控制信号118启用脉冲整形器300之后在第一转变上将发生仅一个转变。虽然关于图1展示了三个时钟信号，但应理解，脉冲整形器300可提供比所展示的输出时钟信号多或少的输出时钟信号。另外，可将多个输出时钟信号划分为多个群组，以使得每一群组表示一独热信号，其中第一群组的第一输出时钟可与第二群组的第一输出时钟同时处于逻辑高电平。
输出时钟信号108、110及112的每一转变(无论高到低转变还是低到高转变)皆将升压提供到电压输出114。因此，除了在启用脉冲整形器300之后的第一转变以外，电荷泵中的两者将实质上同时将升压提供到输出电压114，这是因为在每一转变处时钟信号中的两者实质上同时转变。举例来说，当第一输出时钟信号108从高转变到低且第二输出时钟信号110实质上同时从低转变到高时，第一电荷泵单元410及第二电荷泵单元410两者将升压提供到电压输出114。当第二输出时钟信号110从高转变到低且第三输出时钟信号112实质上同时从低转变到高时，第二电荷泵单元420及第三电荷泵单元430两者将升压提供到电压输出114。当第三输出时钟信号112从高转变到低且第一输出时钟信号108实质上同时从低转变到高时，第三电荷泵单元430及第一电荷泵单元410两者将升压提供到电压输出114。
因此，电荷泵单元410、420及430中的两者实质上同时提供对输出电容器116充电的升压。输出电容器116维持电压输出114的电压电平。电压输出114可用以将DC参考电压提供到需要处于比所施加供应电压的电平高的电平的参考电压的电路元件。还将电压输出114提供到输出电压检测电路122以监视电压输出114。当输出电压检测电路122确定电压输出114过高时，输出电压检测电路122停用环式振荡器200及脉冲整形器300。由于停用环式振荡器200及脉冲整形器300，因此不再将输出时钟信号108、110及112提供到电荷泵400，且电荷泵400停止提供用以对输出电容器116充电的升压。当不再将升压提供到输出电容器116时，输出电容器116上的电荷以比补充电荷的速率快的速率消散，且电压输出114的电压电平下降。当输出电压检测电路122确定电压输出114已下降到某一电压电平以下时，输出电压检测电路122启用环式振荡器200及脉冲整形器300。由于启用环式振荡器200及脉冲整形器300，因此将输出时钟信号108、110及112提供到电荷泵400，且电荷泵400提供用以对输出电容器116充电的升压。当将升压提供到输出电容器116时，输出电容器116上的电荷得以维持或以比电荷可消散的速率快的速率增加，且电压输出114的电压电平得以维持或增加。
图2说明具有环式振荡器200的一特定实施例的升压电路100。在一特定说明性实施例中，环式振荡器200在NAND(与非)门208处接收控制信号118。控制信号118在控制信号为逻辑高时启用环式振荡器200且在控制信号118为逻辑低时停用环式振荡器200。当控制信号118为逻辑高时，NAND门208充当反相器回路中的反相器，借此允许环式振荡器200振荡。当控制信号118为逻辑低时，NAND门208输出逻辑电平高而不管到NAND门208的另一输入的逻辑电平如何，借此停用环式振荡器200。虽然关于图2展示了用于启用/停用环式振荡器200的NAND门208，但应理解，可使用用于启用/停用环式振荡器200的其它配置。
环式振荡器200可包括一连串多个反相器，其中提供反相器214的输出作为到NAND门208的输入。环式振荡器200也可将第一时钟信号102、第二时钟信号104及第三时钟信号106提供到脉冲整形器300。可通过直接分接反相器210的第一输出节点202来提供第一时钟信号102。可通过直接分接反相器212的第二输出节点204来提供第二时钟信号104。可通过直接分接反相器214的第三输出节点206来提供第三时钟信号106。在图2中所说明的配置中，在每一经分接的输出节点之间存在两个反相器。因此，第二时钟信号104将为第一时钟信号102的延迟版本，且第三时钟信号106将为第二时钟信号104的延迟版本。每一时钟信号之间的时间延迟将大致等于两个反相器门延迟。每一时钟信号将具有实质上相同的周期，但将在时间上从其它时钟信号移位，借此提供在不同相位下的时钟信号，其中时钟信号的相位表示相对于参考的时间移位。举例来说，第一时钟信号102可充当一参考且具有0度的相位。第二时钟信号104可相对于第一时钟信号102延迟等于六分之一时钟周期的时间，从而导致从第一时钟信号102的60度的相移。因此，第二时钟信号104相对于参考将具有60度的相位。第三时钟信号106可相对于第二时钟信号104延迟等于六分之一时钟周期的时间，从而导致从第二时钟信号104的60度的相移。因此，第三时钟信号106相对于参考将具有120度的相位。因此，第一时钟信号102将具有第一相位，第二时钟信号104将具有第二相位，且第三时钟信号106将具有第三相位，其中所述第一、第二及第三相位对应于每一时钟信号之间的时间延迟。以此方式，环式振荡器200可将一多相时钟信号提供到脉冲整形器300。虽然关于图2的环式振荡器200展示了每一输出节点202、204及206之间的两个反相器，但应理解，环式振荡器200可在输出节点202、204及206之间提供更多或更少反相器，或其它类型的延迟电路。另外，环式振荡器200可将比图2中所展示的时钟输出信号多或少的时钟输出信号提供到脉冲整形器300。
图3说明包括脉冲整形器300的一特定说明性实施例的升压电路100，所述脉冲整形器300包括用于接收来自环式振荡器200的多相时钟信号的逻辑电路，所述多相时钟信号包含第一时钟信号102、第二时钟信号104及第三时钟信号106。所述逻辑电路还接收来自输出电压检测电路122的用于启用及停用脉冲整形器300的控制信号118。当控制信号118提供逻辑高时，逻辑电路被启用且响应于从环式振荡器200接收的多相时钟而提供输出时钟信号。举例来说，当控制信号118提供逻辑高时，脉冲整形器300的逻辑电路响应于从环式振荡器200接收的第一时钟信号102、第二时钟信号104及第三时钟信号106而提供第一输出时钟信号108、第二输出时钟信号110及第三时钟信号输出112。
在一特定说明性实施例中，脉冲整形器300的逻辑电路包括第一AND(与)门308、第二AND门310及第三AND门312。第一AND门308经配置以接收来自环式振荡器200的第一时钟信号102且接收控制信号118。第二AND门310经配置以接收来自环式振荡器200的第二时钟信号104且接收控制信号118。第三AND门312经配置以接收来自环式振荡器200的第三时钟信号106且接收控制信号118。当控制信号118为逻辑低时，脉冲整形器300被停用。当脉冲整形器300被停用时，第一AND门308、第二AND门310及第三AND门312分别在第一AND输出302、第二AND输出304及第三AND输出306处输出逻辑低，而不管第一时钟信号102、第二时钟信号104及第三时钟信号106如何。当控制信号118为逻辑高时，脉冲整形器300被启用。当脉冲整形器300被启用时，第一AND门308、第二AND门310及第三AND门312在第一AND输出302、第二AND输出304及第三AND输出306处输出第一时钟信号102、第二时钟信号104及第三时钟信号106的延迟版本。
当控制信号118启用脉冲整形器300时，将第一AND输出302及第二AND输出304提供到逻辑电路以产生第一输出时钟信号108。举例来说，将第一AND输出302提供到第一NAND门314且提供到第二反相器328，且将第二AND输出304提供到第二NAND门316且提供到第一反相器326。将第一反相器326的输出提供到第一NAND门314且将第二反相器328的输出提供到第二NAND门316。将第一NAND门314及第二NAND门316的输出提供到第七NAND门338，所述第七NAND门338将第一输出时钟信号108输出到第一电荷泵单元410。
当控制信号118启用脉冲整形器300时，将第二AND输出304及第三AND输出306提供到逻辑电路以产生第二输出时钟信号110。举例来说，将第二AND输出304提供到第三NAND门318且提供到第四反相器332，且将第三AND输出306提供到第四NAND门320且提供到第三反相器330。将第三反相器330的输出提供到第三NAND门318且将第四反相器332的输出提供到第四NAND门320。将第三NAND门318及第四NAND门320的输出提供到第八NAND门340，所述第八NAND门340将第二输出时钟信号110输出到第二电荷泵单元420。
当控制信号118启用脉冲整形器300时，将第一AND输出302及第三AND输出306提供到逻辑电路以产生第三输出时钟信号112。举例来说，将第一AND输出302提供到第五NAND门322且提供到第五反相器334，且将第三AND输出306提供到第五NAND门322且提供到第六反相器336。将第五反相器334及第六反相器336的输出提供到第六NAND门324。第六NAND门324是还接收控制信号118作为输入的三输入NAND门。将第六NAND门324及第五NAND门322的输出提供到第九NAND门342，所述第九NAND门342将第三输出时钟信号112输出到第三电荷泵单元430。
第一输出时钟信号108、第二输出时钟信号110及第三输出时钟信号112的组合包含独热时钟信号，其中在任何给定时间输出时钟信号中的仅一者处于高逻辑电平。另外，在由脉冲整形器300通过控制信号118的启用所引起的第一转变之后，输出时钟信号中的一者的转变与另一输出时钟信号的转变实质上同时发生。举例来说，当第一输出时钟信号108从高逻辑电平转变到低逻辑电平时，第二输出时钟信号110实质上同时从低逻辑电平转变到高逻辑电平。当第二输出时钟信号110从高逻辑电平转变到低逻辑电平时，第三输出时钟信号112实质上同时从低逻辑电平转变到高逻辑电平。当第三输出时钟信号112从高逻辑电平转变到低逻辑电平时，第一输出时钟信号108实质上同时从低逻辑电平转变到高逻辑电平。虽然关于脉冲整形器300展示了一特定逻辑电路配置，但应理解，可使用各种硬件及软件配置或其任何组合来产生提供到电荷泵400的输出时钟信号。
图4说明升压电路100的电荷泵的一特定实施例的其它细节。在一特定说明性实施例中，电荷泵400包括经配置以接收第一输出时钟信号108的第一电荷泵单元410、经配置以接收第二输出时钟信号110的第二电荷泵单元420及经配置以接收第三输出时钟信号112的第三电荷泵单元430。电荷泵单元410、420及430各自包括经配置以将升压提供到电压输出114的电路。第一电荷泵单元410接收第一输入时钟信号402及第一经反相的输入时钟信号404。第一经反相的时钟信号404可由脉冲整形器300提供，或所述第一经反相的时钟信号404可由第一电荷泵单元410使用反相器门提供。当第一输入时钟信号402为逻辑电平低且第一经反相的输入时钟信号404为逻辑电平高时，第一NMOS晶体管412及第二PMOS晶体管416处于作用中或ON(接通)，且第二NMOS晶体管414及第一PMOS晶体管418处于非作用中或OFF(断开)。作用中的第一NMOS晶体管412对第一电容器406充电以将第一节点424的电压电平设定为大致等于供应电压电平VDD 422，其中第一节点424由于第一PMOS晶体管418处于非作用中或OFF而与电压输出114隔离。非作用中的第二NMOS晶体管414使第二节点426与供应电压VDD 422隔离，且作用中的第二PMOS晶体管416将第二节点426耦合到电压输出114。当节点426处的电压电平大于电压输出114处的电压电平时，耦合到第二节点426的第二电容器408将电荷注入到输出电容器116中且使电压输出114的电压电平升高。由于所述电荷注入，第二节点426处的电压电平以由以下各者部分确定的速率开始下降：输出负载的大小、第二电容器408的大小，及输出电容器116的大小。因此，如将在图9中所描述，在下一转变之前，第一节点424处的电压电平大致为供应电压VDD 422且第二节点426处的电压电平在升高之后随电压输出114的电压电平而降落(decline)。
当第一输入时钟信号402从逻辑电平低转变到逻辑电平高时，从所述转变向第一节点424处的电压电平给予升高，且所述电压电平从供应电压VDD 422增加到大致供应电压VDD 422的两倍。第一节点424处的升压减活第二PMOS晶体管416，借此解耦第二节点426与电压输出114，且激活第二NMOS晶体管414以使得第二电容器408开始充电或放电直到第二节点426处的电压电平大致达到供应电压VDD 422为止。第一节点424处的升压减活第一NMOS晶体管412，借此解耦第一节点424与供应电压VDD422，且激活第一PMOS晶体管418以将第一节点424耦合到电压输出114。第一节点424处的电压大致为供应电压VDD 422的两倍。一旦第一节点424耦合到电压输出114，便将来自第一电容器406的电荷注入到输出电容器116中，借此使电压输出114的电压电平上升。由于所述电荷注入，第一节点424处的电压电平以由以下各者部分确定的速率开始下降：输出负载的大小、第一电容器406的大小，及输出电容器116的大小。
当第一输入时钟信号402从逻辑电平高转变到逻辑电平低时，从所述转变向第二节点426处的电压电平给予升高，且所述电压电平从供应电压VDD 422增加到大致供应电压VDD 422的两倍。第二节点426处的升压减活第一PMOS晶体管418，借此解耦第一节点424与电压输出114，且激活第一NMOS晶体管412以使得第一电容器406开始充电或放电直到第一节点424处的电压电平大致达到供应电压VDD 422为止。第二节点426处的升压减活第二NMOS晶体管414，借此解耦第二节点426与供应电压VDD422，且激活第二PMOS晶体管416以将第二节点426耦合到电压输出114。第二节点426处的电压大致为供应电压VDD 422的两倍。一旦第二节点426耦合到电压输出114，便将来自第二电容器408的电荷注入到输出电容器116中，借此使电压输出114的电压电平上升。由于所述电荷注入，第二节点426处的电压电平以由以下各者部分确定的速率开始下降：输出负载的大小、第二电容器408的大小，及输出电容器116的大小。
因此，在第一输入时钟信号402的下降沿及上升沿转变两者上，将来自第一电荷泵单元410的电荷注入到输出电容器116中。以与电荷泵单元410类似的方式，当第二时钟输入信号432从逻辑电平低转变到逻辑电平高时，第二电荷泵单元420将来自第三电容器436的电荷注入到输出电容器116中。另外，当第二时钟输入信号432从逻辑电平高转变到逻辑电平低时，第二电荷泵单元420将来自第四电容器438的电荷注入到输出电容器116中。因此，在第二输入时钟信号432的下降沿及上升沿转变两者上，将来自第二电荷泵单元420的电荷注入到输出电容器116中。第三电荷泵单元430以类似方式执行。举例来说，在第三输入时钟信号440的下降沿及上升沿转变两者上，将来自第三电荷泵单元430的电荷注入到输出电容器116中。
在一特定说明性实施例中，在由脉冲整形器300通过控制信号118的启用所引起的第一转变之后，输出时钟信号中的一者的转变与另一输出时钟信号的转变实质上同时发生。举例来说，第一输入时钟信号402的从逻辑高到逻辑低的转变可与第二输入时钟信号432的从逻辑低到逻辑高的转变实质上同时发生。由于在两个电荷泵单元的输入上实质上同时发生两个转变，因此所述两个电荷泵单元实质上同时将电荷注入到输出电容器116中以对电压输出114的电压电平提供升压。举例来说，当第一输入时钟信号402在第一时间从逻辑高转变到逻辑低时，第一电荷泵410的第一电容器406将电荷注入到输出电容器116中。也在第一时间，第二输入时钟信号432从逻辑低转变到逻辑高，且第四电容器438将电荷注入到输出电容器116中以对电压输出114的电压电平提供升压。因此，在输出时钟信号中的一者的转变与另一输出时钟信号的转变实质上同时发生的此配置中，在第一转变之后的每一转变处，电荷泵单元中的两者实质上同时对电压输出114的电压电平提供升压。
因为在每一转变处两个电荷泵单元将电荷注入到输出电容器116中，所以可实质上减小电荷泵单元的电容器的大小。举例来说，第一电容器406、第二电容器408、第三电容器436及第四电容器438可各自减小到电容的一半(例如，C/2)。具有一半电容的电容器粗略需要半导体裸片上的一半区域。关于电荷泵400，电荷泵单元电容器占据了半导体裸片上的大量空间；因此，将第一电容器406、第二电容器408、第三电容器436及第四电容器438的大小减小到原始区域的大致一半节省了半导体裸片上的大量空间，从而允许更紧密的电荷泵400。
除了两个时钟信号的实质上同时转变以外，第一输出时钟信号108、第二输出时钟信号110及第三输出时钟信号112的组合包含独热时钟信号，其中在任何给定时间输出时钟信号中的仅一者处于逻辑电平高。举例来说，对应于第一输出时钟信号108及第二输出时钟信号110的第一时钟输入信号402及第二时钟输入信号432不可同时处于逻辑电平高。因此，当控制信号停用脉冲整形器300时，脉冲整形器300的输出时钟信号中的仅一者将转变，这是因为其它输出时钟信号由于停用脉冲整形器300而保持为低。另外，如以上所描述，将来自接收下降转变的电荷泵单元的电荷注入到输出电容器116中。因此，当通过控制信号118停用脉冲整形器300时，电荷泵单元中的仅一者将会将电荷注入到输出电容器116中。在停用脉冲整形器300之后的注入引起电压输出114上的纹波电压。输出上的电压纹波的大小对应于注入电荷的电容器的大小。
在不使用脉冲整形器300的配置中，当停用时钟信号时，两个或两个以上时钟信号可从逻辑高转变到逻辑低，从而导致来自至少两个电荷泵单元的电荷注入。这些电荷泵单元中的电容器中的每一者具有电容C。将电荷注入到输出电容器116的这些电荷泵单元中的两者的组合导致电容2C。如以上所描述，在使用脉冲整形器300的配置中，当停用脉冲整形器300时，电荷泵400的仅一个电荷泵单元将会将电荷注入到输出电容器116中，且电荷泵单元的电容器的电容为C/2。因此，在使用脉冲整形器300的配置中在停用时钟信号时将电荷注入到输出电容器116中的电容的大小是在不使用脉冲整形器300的配置中将电荷注入到输出电容器116中的电容的大小的四分之一。由于四分之一的电容，使用脉冲整形器300由时钟信号的停用所引起的电压纹波的大小将大致为无脉冲整形器300的配置中的电压纹波的四分之一。
图5说明第一波形图500。在一特定说明性实施例中，输入时钟波形502包含第一输入时钟波形508、第二输入时钟波形510及第三输入时钟波形512。输入时钟波形502表示由环式振荡器提供的时钟信号。举例来说，第一输入时钟波形508、第二输入时钟波形510及第三输入时钟波形512可对应于图1到4的由环式振荡器200提供的第一时钟信号102、第二时钟信号104及第三时钟信号106，其中第一输入时钟波形508具有第一相位，第二输入时钟波形510具有不同于第一相位的第二相位，且第三输入时钟波形512具有不同于第一相位及第二相位的第三相位。输出时钟波形504包含第一输出时钟波形514、第二输出时钟波形516及第三输出时钟波形518。输出时钟波形504表示由脉冲整形器提供的时钟信号。举例来说，第一输出时钟波形514、第二输出时钟波形516及第三输出时钟波形518可对应于图1到4的由脉冲整形器300提供的第一输出时钟信号108、第二输出时钟信号110及第三输出时钟信号112。
第一波形图500的第一区段524表示停用输入时钟波形502及输出时钟波形504的周期。举例来说，可通过控制信号118停用环式振荡器200及脉冲整形器300以使得不再产生由环式振荡器200及脉冲整形器300提供的时钟信号。第二区段528表示在第一时间520启用输入时钟波形502及输出时钟波形504及在第二时间526停用输入时钟波形502及输出时钟波形504的周期。举例来说，可在第一时间520处由控制信号118启用环式振荡器200及脉冲整形器300，以使得环式振荡器200及脉冲整形器300产生其相应时钟信号直到控制信号118在第二时间526停用环式振荡器200及脉冲整形器300为止。在第二时间526，不再产生由环式振荡器200及脉冲整形器300提供的时钟信号。
在一特定说明性实施例中，输入时钟波形502表示由环式振荡器200提供到脉冲整形器300的时钟信号。在无脉冲整形器300的配置中，输入时钟波形502表示直接提供到电荷泵的时钟信号。如图5中所说明，输入时钟波形502中的每一者具有第一周期506且输出时钟波形504中的每一者具有第二周期522，其中第二周期522为第一周期506的一半。第一波形图500的第一输入时钟波形508、第二输入时钟波形510及第三输入时钟波形512分别具有归因于第一输入时钟波形508、第二输入时钟波形510与第三输入时钟波形512之间的相位差而部分重叠的逻辑高电平。每一输入时钟波形的相位表示相对于参考的时间移位。举例来说，第一输入时钟波形508可充当参考且具有0度的相位。第二输入时钟波形510可相对于第一输入时钟波形508延迟等于六分之一时钟周期的时间，从而导致从第一输入时钟波形508的60度的相移。因此，第二输入时钟波形510相对于参考将具有60度的相位。第三输入时钟波形512可相对于第二输入时钟波形510延迟等于六分之一时钟周期的时间，从而导致从第二输入时钟波形510的60度的相移。因此，第三输入时钟波形512相对于参考将具有120度的相位。第二输入时钟波形510为第一输入时钟波形508的延迟版本且第三输入时钟波形512为第二输入时钟波形510的延迟版本。举例来说，还参看图2，第二输入时钟波形510与第一输入时钟波形508之间的延迟可为两个反相器门延迟，且第三输入时钟波形512与第二输入时钟波形510之间的延迟也可为两个反相器门延迟，从而导致多相时钟信号，其中第一波形图500的第一输入时钟波形508、第二输入时钟波形510及第三输入时钟波形512具有重叠的逻辑高电平。因此，当在第二时间526停用输入时钟波形502时，所述波形中的两个或两个以上(例如，第一输入时钟波形510及第二输入时钟波形512)可从逻辑高转变到逻辑低。如果将输入时钟波形502直接提供到电荷泵且在第二时间526具有高到低转变的两个电荷泵单元各自具有电容C，则将电荷注入到输出电容器116中的这些电荷泵单元中的两者的组合导致电容2C。
另外，脉冲整形器300的输出(包含第一波形图500的第一输出时钟波形514、第二输出时钟波形516及第三输出时钟波形518)可共同地表示独热时钟信号，其中在任何给定时间所述波形中的仅一者为逻辑高。因此，当在第二时间526停用输出时钟波形504时，所述波形中的仅一者(例如，第二输出时钟波形516)从逻辑高转变到逻辑低。如参看图4所论述，当停用脉冲整形器300时，电荷泵400的仅一个电荷泵单元将会将电荷注入到输出电容器116中，且电荷泵单元的电容器的电容为C/2。因此，当停用第二输出时钟波形时将电荷注入到输出电容器116中的电容器的大小是在不使用脉冲整形器300的配置中将电荷注入到输出电容器116中的电容器的大小的四分之一。由于四分之一的电容，由停用脉冲整形器300所引起的电压纹波的大小将大致为无脉冲整形器300的配置(其将输入时钟波形502提供到电荷泵)中的电压纹波的四分之一。
另外，如果在第三时间530停用输入时钟波形502，则所述波形中的三者(例如，第一输入时钟波形508、第二输入时钟波形510及第三输入时钟波形512)从逻辑高转变到逻辑低。如果将输入时钟波形502直接提供到电荷泵且在第三时间530具有高到低转变的三个电荷泵单元各自具有电容C，则将电荷注入到输出电容器116中的这些电荷泵单元中的三者的组合导致电容3C。相反，当停用脉冲整形器300时，电荷泵400的仅一个电荷泵单元将会将电荷注入到输出电容器116中，且电荷泵单元的电容器的电容为C/2。因此，如果在第三时间530停用第三输出时钟波形518，则将电荷注入到输出电容器116中的电容的大小是在不使用脉冲整形器300的配置中将电荷注入到输出电容器116中的电容的大小的六分之一。由于六分之一的电容，由停用脉冲整形器300所引起的电压纹波将大致为无脉冲整形器300的配置(其将输入时钟波形502直接提供到电荷泵)中的电压纹波的六分之一。
图6说明第二波形图600。在一特定说明性实施例中，第二输入时钟波形602包含两个时钟波形。举例来说，第二输入时钟波形602包含第四输入时钟波形606及第五输入时钟波形608。第二输入时钟波形602表示由环式振荡器提供的时钟信号。举例来说，第四输入时钟波形606及第五输入时钟波形608可对应于图1到4的由环式振荡器200提供的第一时钟信号102及第二时钟信号104，其中不提供第三时钟信号106。第二输出时钟波形604包含第四输出时钟波形610及第五输出时钟波形612。第二输出时钟波形604表示由脉冲整形器提供的时钟信号。举例来说，第四输出时钟波形610及第五输出时钟波形612可对应于图1到4的由脉冲整形器300提供的第一输出时钟信号108及第二输出时钟信号110，其中不提供第三输出时钟信号112。
在一特定说明性实施例中，第二输入时钟波形602表示由环式振荡器200提供到脉冲整形器300的时钟信号。在无脉冲整形器300的配置中，第二输入时钟波形602表示直接提供到电荷泵的时钟信号。第五输入时钟波形608为第四输入时钟波形606的延迟版本，其中两个波形可同时具有逻辑高。相比来说，第二输出时钟波形604为独热时钟信号，其中在任何给定时间所述波形(第四输出时钟波形610及第五输出时钟波形612)中的仅一者可处于逻辑高。
图7说明第三波形图700。在一特定说明性实施例中，第三输出时钟波形702包含四个输出时钟波形。举例来说，第三输出时钟波形702包含第六输出时钟波形704、第七输出时钟波形706、第八输出时钟波形708及第九输出时钟波形710。第三输出时钟波形702表示由脉冲整形器提供到电荷泵的时钟信号，其中所述电荷泵包括数目对应于由脉冲整形器提供到电荷泵的输出时钟波形的数目的电荷泵单元。举例来说，第六输出时钟波形704、第七输出时钟波形706及第八输出时钟波形708可对应于图1到4的由脉冲整形器300提供的第一输出时钟信号108、第二输出时钟信号110及第三输出时钟信号112，其中第四输出时钟信号也由脉冲整形器300提供且对应于第九输出时钟波形710。如图7中所说明，第三输出时钟波形702形成独热时钟信号，其中在任何给定时间所述波形中的仅一者为逻辑高。将所述输出时钟波形中的每一者提供到电荷泵的单独电荷泵单元。虽然关于图7展示了四个输出时钟波形，但应理解，可提供更多或更少的输出时钟波形。
图8说明第四波形图800。在一特定说明性实施例中，第四波形图800包含第四输出时钟波形802及第五输出时钟波形804。第四输出时钟波形802包含第十输出时钟波形806、第十一输出时钟波形808及第十二输出时钟波形810。如图8中所说明，第四输出时钟波形802形成独热时钟信号，其中在任何给定时间所述波形中的仅一者为逻辑高。第四输出时钟波形802表示由第一脉冲整形器提供到电荷泵的时钟信号。第一脉冲整形器可接收来自第一环式振荡器的时钟信号作为输入。
第五输出时钟波形804包含第十三输出时钟波形812、第十四输出时钟波形814及第十五输出时钟波形816。如图8中所说明，第五输出时钟波形804也形成独热时钟信号，其中在任何给定时间所述波形中的仅一者为逻辑高。第五输出时钟波形804表示由第二脉冲整形器提供到电荷泵的时钟信号。第二脉冲整形器可接收来自第一环式振荡器或第二环式振荡器的时钟信号作为输入。因此，使用类似于图3的脉冲整形器300的第一脉冲整形器及第二脉冲整形器，可提供时钟信号的两个群组以使得每一群组表示一独热信号，其中第一群组的第一输出时钟可与第二群组的第一输出时钟同时为逻辑电平高。举例来说，第十输出时钟波形806可与第十三输出时钟波形812同时为逻辑电平高。
或者，第四输出时钟波形802及第五输出时钟波形804可皆由同一脉冲整形器提供，所述脉冲整形器经配置以提供输出时钟信号的两个群组以使得每一群组表示一独热信号，其中第一群组的第一输出时钟可与第二群组的第一输出时钟同时为逻辑电平高。虽然关于图8展示了输出时钟波形的两个群组，但应理解，可提供输出时钟波形的更多或更少群组。
图9说明升压电路900，所述升压电路900包括由升压电路900的各种组件所产生的波形的说明。在一特定说明性实施例中，升压电路900包括环式振荡器902、脉冲整形器904、电荷泵906及输出电压检测电路908。电荷泵906包括第一电荷泵单元910、第二电荷泵单元912及第三电荷泵单元914。虽然关于图9展示了三个电荷泵单元，但应理解，电荷泵906可包括比所展示的电荷泵单元多或少的电荷泵单元。
在一特定说明性实施例中，输出电压检测电路908接收电荷泵906的电压输出958及参考电压964。基于电压输出958及参考电压964，输出电压检测电路908提供控制信号930以启用或停用环式振荡器902及脉冲整形器904。对应于控制信号930的控制信号波形928说明：当控制信号波形928为逻辑高时启用环式振荡器902及脉冲整形器904，且当控制信号波形928为逻辑低时停用环式振荡器902及脉冲整形器904。
在接收到启用环式振荡器902的控制信号930之后，环式振荡器902即刻将第一时钟信号916、第二时钟信号918及第三时钟信号920提供到脉冲整形器904。在一特定实施例中，第一时钟信号916、第二时钟信号918及第三时钟信号920可构成一多相时钟，其中第一时钟信号916具有第一相位，第二时钟信号918具有不同于第一相位的第二相位，且第三时钟信号920具有不同于第一及第二相位的第三相位。第一时钟信号波形922、第二时钟信号波形924及第三时钟信号波形926说明环式振荡器902的经启用输出及经停用输出。第二时钟信号波形924为第一时钟信号波形922的延迟版本，其中所述两个波形具有重叠的逻辑高电平。第三时钟信号波形926为第二时钟信号波形924的延迟版本，其中所述两个波形具有重叠的逻辑高电平。另外，第一时钟信号波形922及第三时钟信号波形926可具有重叠的逻辑高部分。当控制信号930停用环式振荡器902时，由环式振荡器902提供的波形中的两者或两者以上可从逻辑高转变到逻辑低。虽然关于图9展示了三个时钟信号，但应理解，环式振荡器902可提供比所展示的时钟信号多或少的时钟信号。
脉冲整形器904接收来自环式振荡器的第一时钟信号916、第二时钟信号918及第三时钟信号920。脉冲整形器904还接收来自输出电压检测电路908的控制信号930。当通过控制信号930启用脉冲整形器904时，脉冲整形器904将一时钟信号提供到电荷泵906。在一特定说明性实施例中，第一输出时钟信号波形940、第二输出时钟信号波形942及第三输出时钟信号波形944说明脉冲整形器904的经启用输出及经停用输出。将脉冲整形器904的对应于波形940、942及944的输出时钟信号932、934及936中的每一者提供到电荷泵906的每一电荷泵单元。举例来说，脉冲整形器904可将第一输出时钟信号932提供到第一电荷泵单元910，将第二输出时钟信号934提供到第二电荷泵单元912，且将第三输出时钟信号936提供到第三电荷泵单元914。第一输出时钟信号932、第二输出时钟信号934及第三输出时钟信号936的组合可包含独热时钟信号938，其中在任何给定时间输出时钟信号中的仅一者为逻辑电平高。举例来说，如通过第一输出时钟信号波形940、第二输出时钟信号波形942及第三输出时钟信号波形944所说明，在任何给定时间输出时钟信号中的仅一者可为逻辑电平高；因此，输出时钟信号波形的逻辑高部分皆不重叠，除了可能在转变期间的短暂周期以外。由于在任何给定时间仅一个信号处于逻辑电平高，因此当控制信号930停用脉冲整形器904时，将发生从逻辑高到逻辑低的仅一个转变。虽然关于图9展示了三个输出时钟信号，但应理解，脉冲整形器904可提供比所展示的时钟输出信号多或少的时钟输出信号。
在一特定说明性实施例中，在由脉冲整形器904通过控制信号930的启用所引起的第一转变之后，输出时钟信号中的一者的转变与另一输出时钟信号的转变实质上同时发生。举例来说，当第一输出时钟信号波形940从高逻辑电平转变到低逻辑电平时，第二输出时钟信号波形942实质上同时从低逻辑电平转变到高逻辑电平。当第二输出时钟信号波形942从高逻辑电平转变到低逻辑电平时，第三输出时钟信号波形944实质上同时从低逻辑电平转变到高逻辑电平。当第三输出时钟信号波形944从高逻辑电平转变到低逻辑电平时，第一输出时钟信号波形940实质上同时从低逻辑电平转变到高逻辑电平。
然而，在通过控制信号930启用脉冲整形器904之后在第一转变上将发生仅一个转变。举例来说，当对应于控制信号930的控制信号波形928为逻辑低时，控制信号波形928说明脉冲整形器904的经停用输出时钟信号的波形。控制信号波形928从逻辑低转变到逻辑高以启用脉冲整形器904，且作为响应，输出时钟信号波形940到944中的仅一者可转变到高逻辑电平，这是因为在任何给定时间输出时钟信号波形940到944中的仅一者可为逻辑高。因此，在通过控制信号930启用脉冲整形器904之后在第一转变上将发生仅一个转变。虽然关于图9展示了三个输出时钟信号，但应理解，脉冲整形器904可提供比所展示的时钟输出信号多或少的时钟输出信号。另外，可将脉冲整形器904的多个输出时钟信号划分为多个群组，以使得每一群组表示一独热信号，其中第一群组的第一输出时钟可与第二群组的第一输出时钟同时为逻辑电平高。
输出时钟信号932、934及936的每一转变(无论高到低转变还是低到高转变)将升压提供到电压输出958。因此，除了在启用脉冲整形器904之后的第一转变以外，电荷泵中的两者将实质上同时将升压提供到输出电压958，这是因为在每一转变处时钟信号中的两者实质上同时转变。举例来说，当第一输出时钟信号932从高转变到低且第二输出时钟信号934实质上同时从低转变到高时，第一电荷泵单元910及第二电荷泵单元920两者将第一电荷泵输出946及第二电荷泵输出948提供到电压输出958。当第二输出时钟信号934从高转变到低且第三输出时钟信号936实质上同时从低转变到高时，第二电荷泵单元920及第三电荷泵单元930两者将第二电荷泵输出948及第三电荷泵输出950提供到电压输出958。当第三输出时钟信号936从高转变到低且第一输出时钟信号932实质上同时从低转变到高时，第三电荷泵单元930及第一电荷泵单元910两者将第三电荷泵输出950及第一电荷泵输出946提供到电压输出958。对应于第一电荷泵输出946的第一升压波形952说明第一电荷泵单元910的输出。对应于第二电荷泵输出948的第二升压波形954说明第二电荷泵单元917的输出。对应于第三电荷泵输出950的第三升压波形956说明第三电荷泵单元914的输出。
因此，电荷泵单元910、912及914中的两者实质上同时提供对输出电容器966充电的升压。输出电容器966维持电压输出958的电压电平。电压输出958可用以将DC参考电压提供到需要比所提供的所施加供应电压高的参考电压的电路元件。还将电压输出958提供到输出电压检测电路908以监视电压输出958。当输出电压检测电路908确定电压输出958过高时，输出电压检测电路908停用环式振荡器902及脉冲整形器904。举例来说，经组合的升压波形962表示第一升压波形952、第二升压波形954及第三升压波形956的经组合的升压。当经组合的升压波形960的电压电平超过经确定的阈值电压962时，电压检测电路908提供逻辑低控制信号930以停用环式振荡器902及脉冲整形器904。
当不再将升压提供到输出电容器966时，输出电容器上的电荷以比补充电荷的速率快的速率消散且电压输出958的电压下降。当输出电压检测电路908确定电压输出958已下降到某一电压电平以下时，输出电压检测电路908启用环式振荡器902及脉冲整形器904。由于启用环式振荡器902及脉冲整形器904，因此将输出时钟信号932、934及936提供到电荷泵906且电荷泵提供用以对输出电容器966充电的升压。当将升压提供到输出电容器966时，输出电容器上的电荷得以维持或以比电荷可消散的速率快的速率增加。因此，电压输出958的电压电平得以维持或增加。
由于停用环式振荡器902及脉冲整形器904，因此不再将输出时钟信号932、934及936提供到电荷泵906且电荷泵906停止提供用以对输出电容器966充电的升压。另外，如以上参看图4所论述，即使在由脉冲整形器904提供的输出时钟信号的下降沿转变上，仍将来自接收下降转变的电荷泵的电荷注入到输出电容器966中。因此，当通过控制信号930停用脉冲整形器904时，电荷泵单元中的一者将会将电荷注入到输出电容器966中，从而导致电压输出958上的纹波电压。举例来说，当控制信号930从逻辑高转变到逻辑低(如通过控制信号波形928所展示)时，第二时钟输出信号934从逻辑高转变到逻辑低(如通过第二时钟输出信号波形942所展示)，而第一输出时钟信号932及第三输出时钟信号936保持逻辑低。由于第二输出时钟信号934从高转变到低，因此第二电荷泵单元912提供升压968，如通过第二升压波形954所展示。升压968为纹波电压，所述纹波电压与由第二电荷泵单元912所利用的电容器的大小成比例，其中较小电容导致较小纹波电压。由停用脉冲整形器904所引起的升压968作为输出纹波电压970出现于电压输出958上。
应理解，仅出于说明性目的来提供第一升压波形952、第二升压波形954、第三升压波形956及经组合的升压波形960，且电压在每一升高之后降低的速率可不同于所说明的速率。
参看图10，说明一方法的特定实施例。所述方法可包括在1002处接收一启用信号以将第一时钟信号及第二时钟信号提供到电荷泵。举例来说，参看图9，将控制信号930提供到脉冲整形器904以启用脉冲整形器904。经启用的脉冲整形器904将第一输出时钟信号932及第二输出时钟信号934提供到电荷泵906。在于电荷泵处所接收的第一时钟信号的第一转变之后每一时钟信号的每一转变可与在电荷泵处所接收的另一时钟信号的另一转变实质上同时发生。举例来说，图9的控制信号波形928从逻辑低转变到逻辑高以启用脉冲整形器904，且输出时钟信号波形中的仅一者可转变到高逻辑电平，这是因为在任何给定时间输出时钟信号波形中的仅一者可为高。因此，在通过控制信号930启用脉冲整形器904之后在第一转变上将发生仅一个转变。
在启用脉冲整形器906时发生的后续转变中，一个输出时钟信号从高转变到低，而另一输出时钟信号实质上同时从低转变到高。举例来说，当第一输出时钟信号波形940从高逻辑电平转变到低逻辑电平时，第二输出时钟信号波形942实质上同时从低逻辑电平转变到高逻辑电平。当第二输出时钟信号波形942从高逻辑电平转变到低逻辑电平时，第三输出时钟信号波形944实质上同时从低逻辑电平转变到高逻辑电平。当第三输出时钟信号波形944从高逻辑电平转变到低逻辑电平时，第一输出时钟信号波形940实质上同时从低逻辑电平转变到高逻辑电平。
在一特定实施例中，响应于第一转变之后的每一转变，同时激活至少两个电荷泵单元。举例来说，如参看图4所描述，下降沿转变及上升沿转变两者将实质上同时激活电荷泵单元以将升压提供到电压输出114。因为在启用脉冲整形器300时的第一转变之后的后续转变包括到电荷泵单元中的一者的下降沿转变及到电荷泵单元中的另一者的上升沿转变，所以同时激活电荷泵中的至少两者以将升压提供到电压输出114。
在1004处，接收具有第一相位的第一输入时钟信号及具有不同于第一相位的第二相位的第二输入时钟信号。举例来说，通过环式振荡器902将图9的第一时钟信号916、第二时钟信号918及第三时钟信号920提供到脉冲整形器904。如通过第一时钟信号波形922、第二时钟信号波形924及第三时钟信号波形926所说明，第二时钟信号918为第一时钟信号916的延迟版本，且第三时钟信号920为第二时钟信号918的延迟版本。因此，每一时钟信号具有一不同相位。作为另一实例，图5的第一输入时钟波形502包括多个输入时钟信号，其中每一输入时钟信号由具有不同相位的波形来表示。
在1006处，可基于第一输入时钟信号产生第一时钟信号，且在1008处，可基于第二输入时钟信号产生第二时钟信号。举例来说，图3的脉冲整形器300包括经配置以接收来自环式振荡器200的多相时钟信号且响应于从环式振荡器200接收的多相时钟而产生输出时钟信号的逻辑电路，所述多相时钟信号包含第一时钟信号102、第二时钟信号104及第三时钟信号106。因此，脉冲整形器300的逻辑电路响应于从环式振荡器200接收的第一时钟信号102、第二时钟信号104及第三时钟信号106而提供第一输出时钟信号108、第二输出时钟信号110及第三时钟信号输出112。例如图3中所说明，也可产生第三输出时钟信号。第一时钟信号的第一周期可大致为第一输入时钟信号的周期的一半。举例来说，图5的输入时钟波形502中的每一者具有第一周期506且输出时钟波形504中的每一者具有第二周期522，其中第二周期522为第一周期506的一半。
在1010处，将第一时钟信号提供到电荷泵的第一电荷泵单元，且在1012处，将第二时钟信号提供到电荷泵的第二电荷泵单元。第一时钟信号的低到高转变与第二时钟信号的高到低转变实质上同时发生。所述方法可进一步包括在1014处将第三时钟信号提供到电荷泵的第三电荷泵单元。第二时钟信号的低到高转变可与第三时钟信号的高到低转变实质上同时发生。另外，在任何给定时间仅一个时钟信号可处于逻辑高电压电平。举例来说，所述时钟信号可为图9的独热时钟信号938。
第一电荷泵单元可包括耦合到电荷泵的一输出的第一电容器，所述第一电容器经配置以响应于第一时钟信号的低到高转变而至少部分地放电到所述输出。第二电荷泵单元可包括耦合到电荷泵的所述输出的第二电容器，所述第二电容器经配置以响应于第二时钟信号的高到低转变而至少部分地放电到所述输出。举例来说，所述第一电容器可为第一电容器406且所述第二电容器可为图4的第四电容器438。
在一特定实施例中，第一电荷泵单元包括耦合到电荷泵的所述输出的第三电容器，所述第三电容器经配置以响应于第一时钟信号的高到低转变而至少部分地放电到所述输出。另外，第二电荷泵单元可包括耦合到电荷泵的所述输出的第四电容器，所述第四电容器经配置以响应于第二时钟信号的低到高转变而至少部分地放电到所述输出。举例来说，所述第四电容器可为图4的第三电容器436，当第二时钟输入信号432从逻辑电平低转变到逻辑电平高时，所述第三电容器436将电荷注入到输出电容器116中。另外，所述第三电容器可为图4的第四电容器438，当第二时钟输入信号432从逻辑电平高转变到逻辑电平低时，所述第四电容器438将电荷注入到输出电容器116中。
在1016处，可接收一停用信号以停用到电荷泵的第一时钟信号及第二时钟信号。由于接收所述停用信号而将单一下降沿转变提供到电荷泵。举例来说，所述停用信号可为图9的处于逻辑低电压状态的控制信号930。由于当启用脉冲整形器904时在任何给定时间仅一个信号处于逻辑电平高，因此当控制信号930停用脉冲整形器904时，将发生从逻辑高到逻辑低的仅一个转变。
作为另一实例，图5说明脉冲整形器300的输出(包括第一波形图500的第一输出时钟波形514、第二输出时钟波形516及第三输出时钟波形518)可共同地表示一独热时钟信号，其中在任何给定时间所述波形中的仅一者为逻辑高。当在第二时间526停用输出时钟波形504时，所述波形中的仅一者(例如，第一输出时钟波形516)从逻辑高转变到逻辑低。
可在集成到电子装置中的处理器处执行图10的方法1000。举例来说，如关于图12将描述，可通过计算机或其它电子装置来接收启用信号及停用信号。或者或另外，所属领域的技术人员将认识到，可通过以下各者来实施或起始图10的方法1000：现场可编程门阵列(FPGA)、专用集成电路(ASIC)、中央处理单元(CPU)、数字信号处理器(DSP)、控制器、另一硬件装置，或其任何组合。
参看图11，说明一方法的特定实施例。所述方法可包括在1102处接收启用信号以将第一时钟信号提供到第一电荷泵单元且将第二时钟信号提供到第二电荷泵单元。举例来说，启用信号可为图9的处于逻辑高电压电平的控制信号930。将图9的控制信号930提供到脉冲整形器904以启用脉冲整形器904。经启用的脉冲整形器904将第一输出时钟信号932及第二输出时钟信号934提供到电荷泵906。
在第一时钟信号的第一转变之后第一时钟信号的每一转变可与第二时钟信号的每一转变实质上同时发生。举例来说，参看图9，在通过控制信号930启用脉冲整形器904之后在第一转变上将发生仅一个转变。控制信号波形928从逻辑低转变到逻辑高以启用脉冲整形器904，且输出时钟信号波形中的仅一者可转变到高逻辑电平，这是因为在任何给定时间输出时钟信号波形中的仅一者可为高。因此，在通过控制信号930启用脉冲整形器904之后在第一转变上将发生仅一个转变。在启用脉冲整形器906时发生的后续转变中，一个输出时钟信号从高转变到低，而另一输出时钟信号实质上同时从低转变到高。举例来说，当第一输出时钟信号波形940从高逻辑电平转变到低逻辑电平时，第二输出时钟信号波形942实质上同时从低逻辑电平转变到高逻辑电平。当第二输出时钟信号波形942从高逻辑电平转变到低逻辑电平时，第三输出时钟信号波形944实质上同时从低逻辑电平转变到高逻辑电平。当第三输出时钟信号波形944从高逻辑电平转变到低逻辑电平时，第一输出时钟信号波形940实质上同时从低逻辑电平转变到高逻辑电平。
在1104处，可接收具有第一相位的第一输入时钟信号及具有不同于第一相位的第二相位的第二输入时钟信号。举例来说，通过环式振荡器902将图9的第一时钟信号916、第二时钟信号918及第三时钟信号920提供到脉冲整形器904。如通过第一时钟信号波形922、第二时钟信号波形924及第三时钟信号波形926所说明，第二时钟信号918为第一时钟信号916的延迟版本，且第三时钟信号920为第二时钟信号918的延迟版本。因此，每一时钟信号具有一不同相位。作为另一实例，图5说明第一输入时钟波形502，其中由波形表示的每一输入时钟信号具有一不同相位。
图11的方法可进一步包括：在1106处，基于第一输入时钟信号产生第一时钟信号，且在1108处，基于第二输入时钟信号产生第二时钟信号。举例来说，图3的脉冲整形器300包括经配置以接收来自环式振荡器200的多相时钟信号且基于从环式振荡器200接收的第一时钟信号102、第二时钟信号104及第三时钟信号106而提供第一输出时钟信号108、第二输出时钟信号110及第三时钟信号输出112的逻辑电路，所述多相时钟信号包含第一时钟信号102、第二时钟信号104及第三时钟信号106。
在1110处，将一独热输入时钟信号提供到具有多个电荷泵单元的电荷泵。所述独热输入时钟信号包括多个时钟信号，所述多个时钟信号包含提供到多个电荷泵单元中的第一电荷泵单元的第一时钟信号及提供到多个电荷泵单元中的第二电荷泵单元的第二时钟信号。多个时钟信号的每一转变导致多个时钟信号中的至多一者具有逻辑高电压电平。所述独热输入时钟信号也可包括提供到多个电荷泵单元中的第三电荷泵单元的第三时钟信号。
第一时钟信号的每一转变可激活第一电荷泵单元且第二时钟信号的每一转变可激活第二电荷泵单元。举例来说，在图4的电荷泵400中，下降沿转变及上升沿转变两者将实质上同时激活电荷泵单元以将升压提供到电压输出114。因为在启用脉冲整形器300时的第一转变之后的后续转变包括到电荷泵单元中的一者的下降沿转变及到电荷泵单元中的另一者的上升沿转变，所以同时激活电荷泵中的至少两者以将升压提供到电压输出114。
举例来说，将图9的对应于脉冲整形器904的波形940、942及944的输出时钟信号932、934及936中的每一者提供到电荷泵906的每一电荷泵单元。举例来说，脉冲整形器904可将第一输出时钟信号932提供到第一电荷泵单元910，将第二输出时钟信号934提供到第二电荷泵单元912，且将第三输出时钟信号936提供到第三电荷泵单元914。第一输出时钟信号932、第二输出时钟信号934及第三输出时钟信号936的组合可包含独热时钟信号938，其中在任何给定时间输出时钟信号中的仅一者为逻辑电平高。举例来说，如通过第一输出时钟信号波形940、第二输出时钟信号波形942及第三输出时钟信号波形944所说明，在任何给定时间输出时钟信号中的仅一者可为逻辑电平高，因此输出时钟信号波形的逻辑高部分皆不重叠。
另外，在由脉冲整形器904通过控制信号930的启用所引起的第一转变之后，图9的输出时钟信号中的一者的转变与另一输出时钟信号的转变实质上同时发生。举例来说，当第一输出时钟信号波形940从高逻辑电平转变到低逻辑电平时，第二输出时钟信号波形942实质上同时从低逻辑电平转变到高逻辑电平。当第二输出时钟信号波形942从高逻辑电平转变到低逻辑电平时，第三输出时钟信号波形944实质上同时从低逻辑电平转变到高逻辑电平。当第三输出时钟信号波形944从高逻辑电平转变到低逻辑电平时，第一输出时钟信号波形940实质上同时从低逻辑电平转变到高逻辑电平。
在1112处，可接收一停用信号以停用独热时钟信号。由于接收所述停用信号而将单一下降沿转变提供到电荷泵。举例来说，所述停用信号可为图9的处于逻辑低电压状态的控制信号930。由于当启用脉冲整形器904时在任何给定时间仅一个信号处于逻辑电平高，因此当控制信号930停用脉冲整形器904时，将发生从逻辑高到逻辑低的仅一个转变。
作为另一实例，图5说明脉冲整形器300的输出(包括第一波形图500的第一输出时钟波形514、第二输出时钟波形516及第三输出时钟波形518)可共同地表示一独热时钟信号，其中在任何给定时间所述波形中的仅一者为逻辑高。当在第二时间526停用输出时钟波形504时，所述波形中的仅一者(例如，第一输出时钟波形516)从逻辑高转变到逻辑低。
可在集成到电子装置中的处理器处执行图11的方法1100。举例来说，如关于图12将描述，可通过计算机或其它电子装置接收用以控制图1到4或图9的系统的启用信号及停用信号或其任何组合。或者或另外，所属领域的技术人员将认识到，可通过以下各者来实施或起始图11的方法1100：现场可编程门阵列(FPGA)、专用集成电路(ASIC)、中央处理单元(CPU)、数字信号处理器(DSP)、控制器、另一硬件装置，或其任何组合。
参看图12，描绘包括耦合到电荷泵1250的独热脉冲整形器1252的电子装置的特定说明性实施例的框图，且大体上将所述电子装置表示为1200。装置1200包括耦合到存储器1232且也耦合到电力管理集成电路(PMIC)1248的处理器，例如，数字信号处理器(DSP)1210。在一说明性实例中，PMIC 1248包括电荷泵1250及独热脉冲整形器1252。电荷泵1250及独热脉冲整形器1252可包括图1到4及9中所描绘的系统中的一者或一者以上且可执行图10或11的方法中的一者或一者以上，或其任何组合。
图12还展示耦合到数字信号处理器1210且耦合到显示器1228的显示器控制器1226。编码器/解码器(CODEC)1234也可耦合到数字信号处理器1210。扬声器1236及麦克风1238可耦合到CODEC 1234。
图12还指示，无线控制器1240可耦合到数字信号处理器1210且耦合到无线天线1242。在一特定实施例中，DSP 1210、显示器控制器1226、存储器1232、CODEC 1234、无线控制器1240及PMIC 1248包括于系统级封装或芯片上系统装置1222中。
存储器1232可包括具有指令的软件(SW)1246，所述指令在执行时指示独热脉冲整形器1252将独热时钟信号提供到电荷泵1250。举例来说，存储器1232可为计算机可读有形媒体，且软件1246可包括可由计算机(例如，处理器1210)执行以接收启用信号从而将第一时钟信号及第二时钟信号提供到电荷泵1250的指令，其中在于电荷泵1250处接收的第一时钟信号的第一转变之后每一时钟信号的每一转变与在电荷泵1250处接收的另一时钟信号的另一转变实质上同时发生。软件1246也可包括可执行以接收停用信号从而停用到电荷泵1250的第一时钟信号及第二时钟信号的指令，其中由于接收所述停用信号而将单一下降沿转变提供到电荷泵1250，且其中在任何给定时间仅一个时钟信号可为逻辑高电压电平。软件1246可进一步包括可执行以进行以下操作的指令：与环式振荡器通信以接收多相时钟输出信号；产生多个输入时钟信号，其中所述多个输入时钟信号经配置以使得每一输入时钟信号的每一转变与多个输入时钟信号中的另一输入时钟信号的另一转变实质上同时发生；将多个输入时钟信号提供到具有多个电荷泵单元的电荷泵1250；及将第三时钟信号提供到电荷泵1250的第三电荷泵单元，其中第二时钟信号的低到高转变与第三时钟信号的高到低转变实质上同时发生。软件1246仍可进一步包括可执行以进行以下操作的指令：接收具有第一相位的第一输入时钟信号及具有不同于第一相位的第二相位的第二输入时钟信号；基于第一输入时钟信号产生第一时钟信号；及基于第二输入时钟信号产生第二时钟信号。尽管电荷泵1250及独热脉冲整形器1252展示于PMIC 1248中，但在其它实施例中，电荷泵1250及独热脉冲整形器1252可在其它装置(例如，处理器1210、CODEC 1234、无线控制器1240及显示器控制器1226)中。
在一特定实施例中，输入装置1230及电源1244耦合到芯片上系统装置1222。此外，在一特定实施例中，如图12中所说明，显示器1228、输入装置1230、扬声器1236、麦克风1238、无线天线1242及电源1244在芯片上系统装置1222外部。然而，显示器1228、输入装置1230、扬声器1236、麦克风1238、无线天线1242及电源1244中的每一者可耦合到芯片上系统装置1222的组件(例如，接口或控制器)。
前文所揭示的装置及功能性可经设计及配置到存储于计算机可读媒体上的计算机文件(例如，RTL、GDSII、GERBER等)中。可将所述文件中的一些或所有提供到基于这些文件制造装置的制造处置器。所得产品包括半导体晶片，接着将所述半导体晶片切割成半导体裸片且封装到半导体芯片中。接着将所述芯片用于以上所描述的装置中。图13描绘电子装置制造过程1300的特定说明性实施例。
在制造过程1300中(例如，在研究计算机1306处)接收物理装置信息1302。物理装置信息1302可包括表示一半导体装置(例如，图1到4或9的升压电路、图3的脉冲整形器300、图4的电荷泵400或其任何组合)的至少一个物理性质的设计信息。举例来说，物理装置信息1302可包括物理参数、材料特性及结构信息(经由耦合到研究计算机1306的用户接口1304键入)。研究计算机1306包括耦合到计算机可读媒体(例如，存储器1310)的处理器1308(例如，一个或一个以上处理核心)。存储器1310可存储可执行以使处理器1308变换物理装置信息1302以符合一文件格式且产生库文件1312的计算机可读指令。
在一特定实施例中，库文件1312包括至少一个数据文件，所述至少一个数据文件包括经变换的设计信息。举例来说，库文件1312可包括半导体装置的库，所述半导体装置包括图1到4或9的升压电路、图3的脉冲整形器300、图4的电荷泵400或其任何组合，所述库经提供以与电子设计自动化(EDA)工具1320一起使用。
可在包括耦合到存储器1318的处理器1316(例如，一个或一个以上处理核心)的设计计算机1314处结合EDA工具1320来使用库文件1312。EDA工具1320可经存储为存储器1318处的处理器可执行指令，以使设计计算机1314的用户能够使用库文件1312的图1到4或9的升压电路、图3的脉冲整形器300、图4的电荷泵400或其任何组合来设计电路。举例来说，设计计算机1314的用户可经由耦合到设计计算机1314的用户接口1324来键入电路设计信息1322。电路设计信息1322可包括表示一半导体装置(例如，图1到4或9的升压电路、图3的脉冲整形器300、图4的电荷泵400或其任何组合)的至少一个物理性质的设计信息。为了说明，电路设计信息可包括特定电路及与电路设计中的其它元件的关系的识别、定位信息、特征大小信息、互连信息，或表示半导体装置的物理性质的其它信息。
设计计算机1314可经配置以变换设计信息(包括电路设计信息1322)以符合一文件格式。为了说明，文件形成(file formation)可包括一数据库二进制文件格式，所述数据库二进制文件格式以阶层格式(例如，图形数据系统(GDSII)文件格式)表示平面几何形状、文字标示，及关于电路布局的其它信息。设计计算机1314可经配置以产生包括经变换的设计信息的数据文件(例如，GDSII文件1326)，除了其它电路或信息外，所述数据文件还包括描述图1到4或9的升压电路、图3的脉冲整形器300、图4的电荷泵400或其任何组合的信息。为了说明，所述数据文件可包括对应于芯片上系统(SOC)的信息，所述芯片上系统(SOC)包括图3的脉冲整形器300且也包括所述SOC内的额外电子电路及组件。
可在制造过程1328处接收GDSII文件1326，以根据GDSII文件1326中的经变换的信息制造图1到4或9的升压电路、图3的脉冲整形器300、图4的电荷泵400或其任何组合。举例来说，装置制造过程可包括将GDSII文件1326提供到掩模制造商1330，以生产一个或一个以上掩模(例如，待用于光刻处理的掩模，说明为代表性掩模1332)。可在制造过程期间使用掩模1332以产生一个或一个以上晶片1334，所述一个或一个以上晶片1334可经测试并分离成多个裸片，例如代表性裸片1336。裸片1336包括例如图1到4或9的升压电路、图3的脉冲整形器300、图4的电荷泵400或其任何组合的电路。
可将裸片1336提供到封装过程1338，在封装过程1338中将裸片1336并入到代表性封装1340中。举例来说，封装1340可包括单一裸片1336或多个裸片(例如，系统级封装(SiP)布置)。封装1340可经配置以遵循一个或一个以上标准或规格，例如联合电子装置工程委员会(JEDEC)标准。
可(例如)经由存储于计算机1346处的组件库将关于封装1340的信息分布到各种产品设计者。计算机1346可包括耦合到存储器1350的处理器1348(例如，一个或一个以上处理核心)。可将印刷电路板(PCB)工具作为处理器可执行指令存储于存储器1350处，以处理经由用户接口1344从计算机1346的用户接收的PCB设计信息1342。PCB设计信息1342可包括电路板上的经封装半导体装置的物理定位信息，所述经封装半导体装置对应于包括图1到4或9的升压电路、图3的脉冲整形器300、图4的电荷泵400或其任何组合的封装1340。
计算机1346可经配置以变换PCB设计信息1342以产生一数据文件，例如GERBER文件1352，其具有包括电路板上的经封装半导体装置的物理定位信息以及电连接(例如，迹线及通孔)的布局的数据，其中所述经封装半导体装置对应于包括图1到4或9的升压电路、图3的脉冲整形器300、图4的电荷泵400或其任何组合的封装1340。在其它实施例中，通过经变换的PCB设计信息产生的数据文件可具有不同于GERBER格式的格式。
GERBER文件1352可在板组装过程1354处接收且用以生产根据存储于GERBER文件1352内的设计信息制造的PCB(例如，代表性PCB 1356)。举例来说，可将GERBER文件1352上载到用于执行PCB生产过程的各种步骤的一个或一个以上机器。PCB 1356可填入有包括封装1340的电子组件，以形成所呈现的印刷电路组合件(PCA)1358。
PCA 1358可在产品制造过程1360处接收且集成到一个或一个以上电子装置(例如，第一代表性电子装置1362及第二代表性电子装置1364)中。作为一说明性、非限制实例，第一代表性电子装置1362、第二代表性电子装置1364或其两者可选自由以下各者组成的群组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理(PDA)、固定位置数据单元，及计算机。作为另一说明性、非限制实例，电子装置1362及1364中的一者或一者以上可为远程单元，例如移动电话、手持型个人通信系统(PCS)单元、便携式数据单元(例如，个人数据助理)、具备全球定位系统(GPS)功能的装置、导航装置、固定位置数据单元(例如，仪表读取设备)，或存储或检索数据或计算机指令的任何其它装置，或其任何组合。尽管图1到4及9中的一者或一者以上可说明根据本发明的教示的远程单元，但本发明不限于这些示范性所说明单元。本发明的实施例可适当地用于包括有源集成电路(包括存储器及芯片上电路)的任何装置中。
因此，可制造、处理图1到4或9的升压电路、图3的脉冲整形器300、图4的电荷泵400或其任何组合且将其并入到电子装置中，如说明性过程1300中所描述。关于图1到4、9及10到11所揭示的实施例的一个或一个以上方面可包括于各种处理阶段处(例如，包括于库文件1312、GDSII文件1326及GERBER文件1352内)，以及存储于研究计算机1306的存储器1310、设计计算机1314的存储器1318、计算机1346的存储器1350、在各种阶段(例如，在板组装过程1354)使用的一个或一个以上其它计算机或处理器(未图示)的存储器处，且也并入到一个或一个以上其它物理实施例(例如，掩模1332、裸片1336、封装1340、PCA 1358、例如原型电路或装置(未图示)的其它产品或其任何组合)中。尽管描绘了从物理装置设计到最终产品的生产的各种代表性阶段，但在其它实施例中可使用较少阶段或可包括额外阶段。类似地，过程1300可通过单一实体或通过执行过程1300的各种阶段的一个或一个以上实体来执行。
所属领域的技术人员应进一步了解，结合本文中所揭示的实施例而描述的各种说明性逻辑块、配置、模块、电路及算法步骤可实施为电子硬件、计算机软件或两者的组合。上文大体在功能性方面描述了各种说明性组件、块、配置、模块、电路及步骤。将此功能性实施为硬件还是软件取决于特定应用及强加于整个系统的设计约束。所属领域的技术人员可针对每一特定应用以不同方式实施所描述的功能性，但不应将所述实施决策解释为导致脱离本发明的范围。
结合本文中所揭示的实施例描述的方法或算法的步骤可直接体现于硬件中、由处理器执行的软件模块中或所述两者的组合中。软件模块可驻留于随机存取存储器(RAM)、快闪存储器、只读存储器(ROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、寄存器、硬盘、可装卸式盘、压缩光盘只读存储器(CD-ROM)，或此项技术中已知的任何其它形式的存储媒体中。示范性存储媒体耦合到处理器，使得处理器可从存储媒体读取信息及将信息写入到存储媒体。在替代例中，存储媒体可与处理器成一体式。处理器及存储媒体可驻留于专用集成电路(ASIC)中。ASIC可驻留于计算装置或用户终端中。在替代例中，处理器及存储媒体可作为离散组件而驻留于计算装置或用户终端中。
提供所揭示的实施例的前述描述以使任何所属领域的技术人员能够制造或使用所揭示的实施例。对于所属领域的技术人员来说这些实施例的各种修改将易于显而易见，且本文中所界定的原理可在不脱离本发明的范围的情况下应用于其它实施例。因此，本发明既定不限于本文中所展示的实施例，而应被赋予可能与如由所附权利要求书所界定的原理及新颖特征相一致的最广泛范围。

Claims (44)

1.一种方法，其包含：
将第一时钟信号提供到电荷泵的第一电荷泵单元；及
将第二时钟信号提供到所述电荷泵的第二电荷泵单元，其中所述第一时钟信号的低到高转变与所述第二时钟信号的高到低转变实质上同时发生，其中在任何给定时间仅一个时钟信号可处于逻辑高电压电平。
2.根据权利要求1所述的方法，其进一步包含：
将第三时钟信号提供到所述电荷泵的第三电荷泵单元，其中所述第二时钟信号的低到高转变与所述第三时钟信号的高到低转变实质上同时发生。
3.根据权利要求1所述的方法，其进一步包含：
接收启用信号以将所述第一时钟信号及所述第二时钟信号提供到所述电荷泵，其中在于所述电荷泵处接收的所述第一时钟信号的第一转变之后每一时钟信号的每一转变与在所述电荷泵处接收的另一时钟信号的另一转变实质上同时发生。
4.根据权利要求3所述的方法，其中响应于所述第一转变之后的每一转变而同时激活至少两个电荷泵单元。
5.根据权利要求1所述的方法，其进一步包含：
接收停用信号以停用到所述电荷泵的所述第一时钟信号及所述第二时钟信号，其中由于接收所述停用信号而将单一下降沿转变提供到所述电荷泵。
6.根据权利要求1所述的方法，其中所述第一电荷泵单元包括耦合到所述电荷泵的输出的第一电容器，所述第一电容器经配置以响应于所述第一时钟信号的所述低到高转变而至少部分地放电到所述输出，其中所述第二电荷泵单元包括耦合到所述电荷泵的所述输出的第二电容器，所述第二电容器经配置以响应于所述第二时钟信号的所述高到低转变而至少部分地放电到所述输出。
7.根据权利要求6所述的方法，其中所述第一电荷泵单元包括耦合到所述电荷泵的所述输出的第三电容器，所述第三电容器经配置以响应于所述第一时钟信号的高到低转变而至少部分地放电到所述输出，其中所述第二电荷泵单元包括耦合到所述电荷泵的所述输出的第四电容器，所述第四电容器经配置以响应于所述第二时钟信号的低到高转变而至少部分地放电到所述输出。
8.根据权利要求1所述的方法，其进一步包含：
接收具有第一相位的第一输入时钟信号及具有不同于所述第一相位的第二相位的第二输入时钟信号；
基于所述第一输入时钟信号产生所述第一时钟信号；及
基于所述第二输入时钟信号产生所述第二时钟信号。
9.根据权利要求8所述的方法，其中所述第一时钟信号的第一周期大致为所述第一输入时钟信号的周期的一半。
10.根据权利要求1所述的方法，其中在集成到电子装置中的处理器处执行将所述第一时钟信号提供到所述第一电荷泵单元及将所述第二时钟信号提供到所述第二电荷泵单元。
11.一种方法，其包含：
将独热输入时钟信号提供到具有多个电荷泵单元的电荷泵，其中所述独热输入时钟信号包括多个时钟信号，所述多个时钟信号包含提供到所述多个电荷泵单元中的第一电荷泵单元的第一时钟信号及提供到所述多个电荷泵单元中的第二电荷泵单元的第二时钟信号，其中所述多个时钟信号的每一转变导致所述多个时钟信号中的至多一者具有逻辑高电压电平。
12.根据权利要求11所述的方法，其中所述独热输入时钟信号进一步包含提供到所述多个电荷泵单元中的第三电荷泵单元的第三时钟信号。
13.根据权利要求11所述的方法，其进一步包含：
接收启用信号以将所述第一时钟信号提供到所述第一电荷泵单元且将所述第二时钟信号提供到所述第二电荷泵单元，其中在所述第一时钟信号的第一转变之后所述第一时钟信号的每一转变与所述第二时钟信号的每一转变实质上同时发生。
14.根据权利要求13所述的方法，其中所述第一时钟信号的每一转变激活所述第一电荷泵单元且所述第二时钟信号的每一转变激活所述第二电荷泵单元。
15.根据权利要求11所述的方法，其进一步包含：
接收停用信号以停用所述独热时钟信号，其中由于接收所述停用信号而将单一下降沿转变提供到所述电荷泵。
16.根据权利要求11所述的方法，其进一步包含：
接收具有第一相位的第一输入时钟信号及具有不同于所述第一相位的第二相位的第二输入时钟信号；
基于所述第一输入时钟信号产生所述第一时钟信号；及
基于所述第二输入时钟信号产生所述第二时钟信号。
17.根据权利要求11所述的方法，其中由集成到电子装置中的处理器执行提供独热输入时钟信号。
18.一种设备，其包含：
逻辑电路，其经配置以接收环式振荡器的多相时钟输出信号且产生多个输入时钟信号以驱动具有多个电荷泵单元的电荷泵，其中所述多个输入时钟信号经配置以使得每一输入时钟信号的每一转变与所述多个输入时钟信号中的另一输入时钟信号的另一转变实质上同时发生。
19.根据权利要求18所述的设备，其中在任何给定时间所述多个输入时钟信号中的仅一个输入时钟信号可为逻辑高电压电平。
20.根据权利要求18所述的设备，其中所述多个电荷泵单元中的第一电荷泵单元包括在第一时钟信号输入处的第一电容器及在经反相的第一时钟信号输入处的第二电容器。
21.根据权利要求18所述的设备，其中所述多个电荷泵单元中的第一电荷泵单元包括耦合到所述电荷泵的输出的第一电容器，所述第一电容器经配置以在第一时间响应于所述多个时钟信号中的第一时钟信号的低到高转变而至少部分地放电到所述输出，其中第二电荷泵单元包括耦合到所述电荷泵的所述输出的第二电容器，所述第二电容器经配置以在所述第一时间响应于第二时钟信号的高到低转变而至少部分地放电到所述输出。
22.根据权利要求21所述的设备，其中所述第一电荷泵单元包括耦合到所述电荷泵的所述输出的第三电容器，所述第三电容器经配置以在第二时间响应于所述第一时钟信号的高到低转变而至少部分地放电到所述输出，其中所述第二电荷泵单元包括耦合到所述电荷泵的所述输出的第四电容器，所述第四电容器经配置以在所述第二时间响应于所述第二时钟信号的低到高转变而至少部分地放电到所述输出。
23.根据权利要求18所述的设备，其中所述多个输入时钟信号中的第一输入时钟信号的第一周期大致为所述多相时钟输出信号的第一时钟输出信号的周期的一半。
24.根据权利要求18所述的设备，其中所述多个输入时钟信号是由集成于半导体装置中的处理器产生。
25.根据权利要求18所述的设备，其集成于存储器装置中。
26.根据权利要求18所述的设备，其集成于移动手持机中。
27.根据权利要求18所述的设备，其集成于电力管理集成电路中。
28.根据权利要求18所述的设备，其集成于至少一个半导体裸片中。
29.根据权利要求18所述的设备，其进一步包含选自由以下各者组成的群组的装置：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元，及计算机，所述逻辑电路集成于所述装置中。
30.一种存储可由计算机执行的指令的计算机可读有形媒体，所述指令包含：
可由所述计算机执行以接收启用信号以便将第一时钟信号及第二时钟信号提供到电荷泵的指令，其中在于所述电荷泵处接收的所述第一时钟信号的第一转变之后每一时钟信号的每一转变与在所述电荷泵处接收的另一时钟信号的另一转变实质上同时发生；及
可由所述计算机执行以接收停用信号以便停用到所述电荷泵的所述第一时钟信号及所述第二时钟信号的指令，其中由于接收所述停用信号而将单一下降沿转变提供到所述电荷泵，其中在任何给定时间仅一个时钟信号可为逻辑高电压电平。
31.根据权利要求30所述的计算机可读有形媒体，其中所述指令可由集成于装置中的处理器执行，所述装置选自由以下各者组成的群组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元，及计算机。
32.一种方法，其包含：
用于将第一时钟信号提供到电荷泵的第一电荷泵单元的第一步骤；及
用于将第二时钟信号提供到所述电荷泵的第二电荷泵单元的第二步骤，其中所述第一时钟信号的低到高转变与所述第二时钟信号的高到低转变实质上同时发生。
33.根据权利要求32所述的方法，其中由集成到电子装置中的处理器执行所述第一步骤及所述第二步骤。
34.根据权利要求32所述的方法，其进一步包含：
用于将第三时钟信号提供到所述电荷泵的第三电荷泵单元的第三步骤，其中所述第二时钟信号的低到高转变与所述第三时钟信号的高到低转变实质上同时发生。
35.一种设备，其包含：
用于接收环式振荡器的多相时钟输出信号且用于产生多个输入时钟信号以驱动具有多个电荷泵单元的电荷泵的装置，其中所述多个输入时钟信号经配置以使得每一输入时钟信号的每一转变与所述多个输入时钟信号中的另一输入时钟信号的另一转变实质上同时发生。
36.根据权利要求35所述的设备，其集成于至少一个半导体裸片中。
37.根据权利要求35所述的设备，其进一步包含选自由以下各者组成的群组的装置：
机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元，及计算机，逻辑电路集成于所述装置中。
38.根据权利要求35所述的设备，其中在任何给定时间所述多个输入时钟信号中的仅一个输入时钟信号可为逻辑高电压电平。
39.一种方法，其包含：
接收表示半导体装置的至少一个物理性质的设计信息，所述半导体装置包含：
逻辑电路，其经配置以接收环式振荡器的多相时钟输出信号且产生多个输入时钟信号以驱动具有多个电荷泵单元的电荷泵，其中所述多个输入时钟信号经配置以使得每一输入时钟信号的每一转变与所述多个输入时钟信号中的另一输入时钟信号的另一转变实质上同时发生；
变换所述设计信息以符合文件格式；及
产生包括所述经变换的设计信息的数据文件。
40.根据权利要求39所述的方法，其中所述数据文件包括GDSII格式。
41.一种方法，其包含：
接收包含对应于半导体装置的设计信息的数据文件；及
根据所述设计信息制造所述半导体装置，其中所述半导体装置包含：
逻辑电路，其经配置以接收环式振荡器的多相时钟输出信号且产生多个输入时钟信号以驱动具有多个电荷泵单元的电荷泵，其中所述多个输入时钟信号经配置以使得每一输入时钟信号的每一转变与所述多个输入时钟信号中的另一输入时钟信号的另一转变实质上同时发生。
42.根据权利要求41所述的方法，其中所述数据文件具有GDSII格式。
43.一种方法，其包含：
接收包含电路板上的经封装半导体装置的物理定位信息的设计信息，所述经封装半导体装置包含：
逻辑电路，其经配置以接收环式振荡器的多相时钟输出信号且产生多个输入时钟信号以驱动具有多个电荷泵单元的电荷泵，其中所述多个输入时钟信号经配置以使得每一输入时钟信号的每一转变与所述多个输入时钟信号中的另一输入时钟信号的另一转变实质上同时发生；
变换所述设计信息以产生数据文件。
44.根据权利要求43所述的方法，其中所述数据文件具有GERBER格式。
CN2011800151379A 2010-03-23 2011-03-22 将时钟信号提供到电荷泵的方法及设备 Pending CN102834827A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/729,281 2010-03-23
US12/729,281 US8493134B2 (en) 2010-03-23 2010-03-23 Method and apparatus to provide a clock signal to a charge pump
PCT/US2011/029481 WO2011119645A2 (en) 2010-03-23 2011-03-22 Method and apparatus to provide a clock signal to a charge pump

Publications (1)

Publication Number Publication Date
CN102834827A true CN102834827A (zh) 2012-12-19

Family

ID=44625562

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800151379A Pending CN102834827A (zh) 2010-03-23 2011-03-22 将时钟信号提供到电荷泵的方法及设备

Country Status (7)

Country Link
US (1) US8493134B2 (zh)
EP (1) EP2550612A2 (zh)
JP (1) JP2013523081A (zh)
KR (1) KR20130009994A (zh)
CN (1) CN102834827A (zh)
TW (1) TW201212500A (zh)
WO (1) WO2011119645A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110400587A (zh) * 2018-04-25 2019-11-01 华邦电子股份有限公司 半导体存储器装置
CN112420090A (zh) * 2019-08-20 2021-02-26 美光科技公司 用于电压依赖性延迟的设备和方法
CN117133339A (zh) * 2023-10-19 2023-11-28 上海芯存天下电子科技有限公司 芯片的电压建立方法、命令执行方法、装置、芯片及设备

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9026063B2 (en) * 2011-05-17 2015-05-05 Triquint Semiconductor, Inc. Complementary metal-oxide semiconductor direct current to direct current converter
KR20130043476A (ko) * 2011-10-20 2013-04-30 에스케이하이닉스 주식회사 반도체 메모리 장치의 전압 생성 회로
TWI508419B (zh) * 2013-05-01 2015-11-11 Ili Technology Corp Switch Capacitive Voltage Conversion Device and Method
TWI495218B (zh) * 2013-08-02 2015-08-01 Algoltek Inc 低漣波電源供應器
US9525338B2 (en) 2015-03-16 2016-12-20 International Business Machines Corporation Voltage charge pump with segmented boost capacitors
KR102504615B1 (ko) * 2016-09-09 2023-03-02 에스케이하이닉스 주식회사 대기전류 감소를 위한 펌프 스위칭 제어장치 및 이를 이용한 펌핑 장치
WO2020076236A1 (en) * 2018-10-10 2020-04-16 Agency For Science, Technology And Research A power management module
US11005475B1 (en) * 2020-01-06 2021-05-11 Innolux Corporation Emission driver and pump unit
US11916476B2 (en) 2022-05-11 2024-02-27 Nanya Technology Corporation Voltage generator and voltage generating method thereof

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5191232A (en) * 1992-03-17 1993-03-02 Silicon Storage Technology, Inc. High frequency voltage multiplier for an electrically erasable and programmable memory device
US6429632B1 (en) * 2000-02-11 2002-08-06 Micron Technology, Inc. Efficient CMOS DC-DC converters based on switched capacitor power supplies with inductive current limiters
JP2003153525A (ja) * 2001-11-09 2003-05-23 Stmicroelectronics Srl 電荷ポンプ回路及び電圧信号発生方法
CN1728225A (zh) * 2003-11-20 2006-02-01 三星电子株式会社 为多模式而同步到不同时钟的电荷泵浦信号的显示驱动器
JP2007312492A (ja) * 2006-05-17 2007-11-29 Toshiba Corp 電源回路
CN101136587A (zh) * 2006-08-30 2008-03-05 台湾积体电路制造股份有限公司 操作多个电荷泵的方法和功率控制电路
US20100052771A1 (en) * 2008-08-29 2010-03-04 Hendrik Hartono Circuit for driving multiple charge pumps

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2858497B2 (ja) * 1992-01-31 1999-02-17 日本電気株式会社 半導体集積回路
US5302920A (en) 1992-10-13 1994-04-12 Ncr Corporation Controllable multi-phase ring oscillators with variable current sources and capacitances
US5953386A (en) 1996-06-20 1999-09-14 Lsi Logic Corporation High speed clock recovery circuit using complimentary dividers
KR100293637B1 (ko) 1998-10-27 2001-07-12 박종섭 드레인 전압 펌핑 회로
KR100374644B1 (ko) 2001-01-27 2003-03-03 삼성전자주식회사 승압 전압의 조절이 가능한 전압 승압 회로
KR100716661B1 (ko) 2005-03-31 2007-05-09 주식회사 하이닉스반도체 전압 부스터 회로
KR100927406B1 (ko) * 2008-02-29 2009-11-19 주식회사 하이닉스반도체 내부 전압 생성 회로

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5191232A (en) * 1992-03-17 1993-03-02 Silicon Storage Technology, Inc. High frequency voltage multiplier for an electrically erasable and programmable memory device
US6429632B1 (en) * 2000-02-11 2002-08-06 Micron Technology, Inc. Efficient CMOS DC-DC converters based on switched capacitor power supplies with inductive current limiters
JP2003153525A (ja) * 2001-11-09 2003-05-23 Stmicroelectronics Srl 電荷ポンプ回路及び電圧信号発生方法
CN1728225A (zh) * 2003-11-20 2006-02-01 三星电子株式会社 为多模式而同步到不同时钟的电荷泵浦信号的显示驱动器
JP2007312492A (ja) * 2006-05-17 2007-11-29 Toshiba Corp 電源回路
CN101136587A (zh) * 2006-08-30 2008-03-05 台湾积体电路制造股份有限公司 操作多个电荷泵的方法和功率控制电路
US20100052771A1 (en) * 2008-08-29 2010-03-04 Hendrik Hartono Circuit for driving multiple charge pumps

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110400587A (zh) * 2018-04-25 2019-11-01 华邦电子股份有限公司 半导体存储器装置
US11056154B2 (en) 2018-04-25 2021-07-06 Winbond Electronics Corp. Semiconductor memory device
CN110400587B (zh) * 2018-04-25 2022-01-04 华邦电子股份有限公司 半导体存储器装置
CN112420090A (zh) * 2019-08-20 2021-02-26 美光科技公司 用于电压依赖性延迟的设备和方法
CN117133339A (zh) * 2023-10-19 2023-11-28 上海芯存天下电子科技有限公司 芯片的电压建立方法、命令执行方法、装置、芯片及设备
CN117133339B (zh) * 2023-10-19 2024-02-20 上海芯存天下电子科技有限公司 芯片的电压建立方法、命令执行方法、装置、芯片及设备

Also Published As

Publication number Publication date
US20110238203A1 (en) 2011-09-29
US8493134B2 (en) 2013-07-23
WO2011119645A3 (en) 2012-11-08
EP2550612A2 (en) 2013-01-30
WO2011119645A2 (en) 2011-09-29
JP2013523081A (ja) 2013-06-13
KR20130009994A (ko) 2013-01-24
TW201212500A (en) 2012-03-16

Similar Documents

Publication Publication Date Title
CN102834827A (zh) 将时钟信号提供到电荷泵的方法及设备
JP5319012B2 (ja) 発振器におけるフリッカー雑音消去
EP2620833A1 (en) Clock gating system and method
CN102612715A (zh) 操作存储器装置的系统及方法
US9948179B2 (en) Apparatus for charge recovery during low power mode
US9660649B2 (en) Voltage scaling for holistic energy management
US9948186B2 (en) Master-slave digital voltage regulators
US8405426B2 (en) Method and apparatus to serialize parallel data input values
US9711108B2 (en) Low power high frequency digital pulse frequency modulator
CN102714053A (zh) 控制施加到磁性隧道结的电流的方向的系统和方法
CN102016749A (zh) 时钟门控系统和方法
US9054520B2 (en) ESD clamping transistor with switchable clamping modes of operation
US9755631B2 (en) Apparatus and method for reducing di/dt during power wake-up
US11527489B2 (en) Apparatus and system with package stiffening magnetic inductor core and methods of making the same
US8581667B2 (en) Tuning voltage range extension circuit and method
US11079830B2 (en) Apparatus and method for reducing di/dt
US9542518B2 (en) User experience based management technique for mobile system-on-chips
CN107481745B (zh) 一种负升压电路、半导体器件及电子装置
Meyvaert et al. Switched-Capacitor DC–DC in Bulk CMOS for On-Chip Power Granularization

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C05 Deemed withdrawal (patent law before 1993)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121219