CN102612715A - 操作存储器装置的系统及方法 - Google Patents

操作存储器装置的系统及方法 Download PDF

Info

Publication number
CN102612715A
CN102612715A CN2010800511026A CN201080051102A CN102612715A CN 102612715 A CN102612715 A CN 102612715A CN 2010800511026 A CN2010800511026 A CN 2010800511026A CN 201080051102 A CN201080051102 A CN 201080051102A CN 102612715 A CN102612715 A CN 102612715A
Authority
CN
China
Prior art keywords
signal
circuit
word line
sensor amplifier
bit line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800511026A
Other languages
English (en)
Other versions
CN102612715B (zh
Inventor
赵宋溢
杨赛森
纳维恩·古恩杜博古拉
穆罕默德·H·阿布-拉赫马
朴东奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=43558335&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN102612715(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN102612715A publication Critical patent/CN102612715A/zh
Application granted granted Critical
Publication of CN102612715B publication Critical patent/CN102612715B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/418—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/227—Timing of memory operations based on dummy memory elements or replica circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06—Sense amplifier related aspects
    • G11C2207/065—Sense amplifier drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Pulse Circuits (AREA)
  • Read Only Memory (AREA)
  • Logic Circuits (AREA)

Abstract

揭示一种操作存储器装置的系统及方法。在特定实施例中，揭示一种设备，其包括位单元，所述位单元耦合到第一位线及第二位线。所述设备还包括读出放大器，其耦合到所述第一位线及所述第二位线。所述设备包括回路电路，其经配置以响应于接收第一信号而将读出放大器启用信号提供到所述读出放大器。所述设备还包括字线启用电路，其经配置以响应于接收到第二信号而将字线启用信号提供到字线驱动器。所述回路电路在所述字线启用电路接收所述第二信号之前接收所述第一信号。

Description

操作存储器装置的系统及方法
技术领域
发明大体来说涉及操作存储器装置。
背景技术
技术的进步已产生较小且较强大的计算装置。举例来说，当前存在多种便携型个人计算装置，包括无线计算装置，例如便携型无线电话、个人数字助理(PDA)及寻呼装置，其体积小、重量轻且易于由用户携带。更具体来说，便携型无线电话(例如，蜂窝式电话及因特网协议(IP)电话)可经由无线网络传达语音及数据包。此外，许多这些无线电话包括并入到其中的其它类型的装置。举例来说，无线电话还可包括数字照像机、数字摄像机、数字记录器及音频文件播放器。又，这些无线电话可处理可执行指令，包括可用以接入因特网的软件应用程序(例如，web浏览器应用程序)。因而，这些无线电话可包括显著的计算能力。
减少便携型个人计算装置的功率消耗使电池再充电或更换之间的操作时间增加。减小电子元件的供应电压通常使得功率消耗较小。然而，一些电子元件可能在供应电压减小的情况下以较慢速度操作。
此较慢速度可能影响电子装置内的特定电路的操作。举例来说，一些存储器装置(例如，静态随机存取存储器(SRAM)装置)可通过以下操作来读取存储于位单元处的数据值：对耦合到所述位单元的一对位线预充电，及基于存储于所述位单元处的数据值对已预充电位线中的一者放电。耦合到位线的读出放大器可比较所述位线处的电压，且产生指示位单元处的数据值的输出。可鉴于以下竞争要求来控制读出放大器：等待足够差分电压产生以实现可靠结果，但减少不必要的延迟以实现功率效率。可通过降低到存储器控制元件的供应电压以减少功率消耗而实现的功率节省可能在降低的供应电压导致读出放大器的延迟操作时至少部分地偏移达位线处的增加的电压差。
发明内容
揭示一种存储器系统，其能够以一范围的逻辑供应电压操作。读出放大器启用信号是基于回路电路处的第一信号而在所述回路电路处产生，而字线激活是基于在字线启用电路处所接收的稍后的信号。通过控制字线启用电路及回路电路的时序，存储器装置可以较大范围的供应电压操作。
举例来说，通过在起始字线启用电路的操作之前起始回路电路的操作，可在回路电路处补偿归因于减小的逻辑供应电压的显著延迟以维持字线偏压与读出放大器启用信号之间的实质上恒定的延迟。结果，在存储器读取期间的差分电压产生的量可能实质上不受降低逻辑供应电压的影响，从而实现增加的功率节省。
在特定实施例中，揭示一种设备，其包括位单元，所述位单元耦合到第一位线及第二位线。所述设备还包括读出放大器，其耦合到第一位线及第二位线。所述设备进一步包括回路电路，其经配置以响应于接收第一信号而将读出放大器启用信号提供到读出放大器。所述设备包括字线启用电路，其经配置以响应于接收第二信号而将字线启用信号提供到字线驱动器电路。所述回路电路在字线启用电路接收第二信号之前接收第一信号。
在另一特定实施例中，一种方法包括：在存储器装置处接收输入信号，所述存储器装置包括位单元，所述位单元耦合到字线且经由第一位线及第二位线耦合到读出放大器。所述方法包括：响应于接收输入信号而将第一信号发送到回路电路以起始回路电路的操作，及将第二信号发送到字线启用电路以起始字线信号在字线处的产生。所述第一信号是在第二信号之前发送。
由所揭示的实施例中的至少一者所提供的一个特定优点在于：因为回路电路在字线启用信号接收第二信号之前接收第一信号，所以可适应在产生读出放大器启用信号时归因于减小的供应电压的回路电路延迟，即使当在字线启用电路处接收第二信号之后延迟超过待产生的阈值差分电压所要求的时间时也是如此。结果，可实现比在回路电路及字线启用电路由共同信号触发的系统中低的功率操作。
本发明的其它方面、优点及特征将在审阅包括以下章节的完整申请案之后变得显而易见：“附图说明”、“具体实施方式”及“权利要求书”。
附图说明
图1为具有回路电路及字线启用电路的存储器系统的第一说明性实施例的框图；
图2为具有回路电路及字线启用电路的存储器系统的第二说明性实施例的图；
图3为图2的存储器系统的信号的特定实施例的时序图；
图4为图2的系统的操作的方法的特定说明性实施例的流程图；
图5为操作存储器系统的方法的第一特定说明性实施例的流程图；
图6为操作存储器系统的方法的第二特定说明性实施例的流程图；
图7为包括存储器系统的便携型装置的框图，所述存储器系统具有在字线启用电路之前启用的回路电路；及
图8为用以制造包括存储器系统的电子装置的制造过程的特定说明性实施例的数据流程图，所述存储器系统具有在字线启用电路之前启用的回路电路。
具体实施方式
参看图1，描绘用以从位单元检索数据的系统的第一说明性实施例，且大体上将其指定为100。系统100包括代表性位单元102，所述代表性位单元102耦合到字线106、第一位线108及第二位线110。读出放大器104耦合到第一位线108及第二位线110。字线启用电路112耦合到字线驱动器138，所述字线驱动器138耦合到字线106。回路电路114耦合到读出放大器104。回路电路114响应于第一信号101，且字线启用电路112响应于第二信号103。在将第二信号103提供到字线启用电路112之前将第一信号101提供到回路电路114。结果，可调整回路电路114的操作的时序以适应回路电路114内归因于供应电压值的延迟。
在特定实施例中，位单元102经配置以存储数据值，例如，逻辑高或逻辑低的数据值。举例来说，位单元102可为静态随机存取存储器(SRAM)的位单元。为了说明，位单元102可为6晶体管(6T)位单元。位单元102响应于字线106处的电压以使位单元102选择性地耦合到第一位线108及第二位线110。在特定实施例中，施加到字线106的电压可使位单元102将第一电压施加到第一位线108且将第二电压施加到第二位线110。举例来说，施加到第一位线108的电压可表示存储于位单元102处的数据值，且互补数据值(例如，施加到位线108的值的逻辑“非”)可施加到第二位线110(例如，位线条(bitline bar)或BLB)。
在特定实施例中，读出放大器104经配置以经由第一位线108接收第一电压且经由第二位线110接收第二电压。读出放大器104经配置以产生输出值116，所述输出值116指示第一位线108与第二位线110之间的电压差分。举例来说，当第一位线108具有高于第二位线110的电压时，输出值116可为逻辑高值，且当第一位线108具有低于第二位线110的电压时，输出值116可为逻辑低值。读出放大器104可响应于从回路电路114接收的读出放大器启用(SAEN)信号105。读出放大器104可具有阈值差分灵敏度，使得可以可靠方式读取第一位线108与第二位线110之间的超过阈值差分灵敏度的电压差，而不可以可靠方式读取不超过阈值差分灵敏度的电压差分。
在特定实施例中，字线启用电路112响应于第二信号103。字线启用电路112经配置以将字线启用(WLEN)信号113提供到字线驱动器138以使得能够经由字线信号对位单元102进行存取。举例来说，字线驱动器138可响应于来自字线启用电路112的字线启用信号113而将字线信号提供到字线106(例如，施加到字线106的电压)。
在特定实施例中，回路电路114响应于第一信号101，且经配置以将读出放大器启用(SAEN)信号105提供到读出放大器104。回路电路114可进一步响应于指示对位线放电的一个或一个以上信号(未图示)以确定用以起始读出放大器启用信号105的时序。举例来说，当对第一位线108及第二位线110预充电到一电压电平时，且在通过电压对字线106加偏压以将位单元102耦合到位线108、110之后，可能要经过一段时间才会实现在位线108及110处超过阈值差分灵敏度的差分信号。结果，在回路电路114处引入延迟，使得在位线108及110处产生的电压差分足够用于可靠数据读取之后将读出放大器启用信号105提供到读出放大器104。
如在图1的时序图中的各种说明性信号迹线中所说明，在激活第二信号103之前激活第一信号101。回路电路114在字线启用电路112接收第二信号103之前接收所述第一信号101。尽管贯穿本发明将激活说明为从低逻辑电平到高逻辑电平的转变，但将理解，激活信号可包括从高逻辑电平到低逻辑电平的转变、一个或一个以上脉冲或其它激活信号。另外，尽管为了说明清楚起见，将一些信号转变说明为瞬时的，但任何转变或所有转变可能发生于一转变周期内且可能不是瞬时的。
响应于激活第二信号103，将字线启用信号113提供到字线驱动器138。作为响应，将字线106的电压说明为从低逻辑电平转变到高逻辑电平。为了说明，可将字线106提供到例如n型场效晶体管(NFET)的n型晶体管的栅极以将位单元102的节点耦合到位线108及110。响应于字线106的电压转变到逻辑高值，开始产生已预充电第一位线108与已预充电第二位线110之间的差分电压，所述差分电压随时间增加直到达到阈值差分灵敏度120为止。在达到阈值差分灵敏度120之后不久，读出放大器启用信号105从低逻辑电平转变到高逻辑电平，且响应于读出放大器启用信号105的转变，读出放大器104产生读出放大器输出116，所述读出放大器输出116具有指示位线108与位线110之间的差分电压的值。
系统100可用于具有各种供应电压的电子装置中。然而，当供应电压减小时，在回路电路114内与逻辑晶体管相关联的延迟可能增加。举例来说，当供应电压接近于回路电路114内的晶体管的阈值电压时，通过晶体管的电流可能减小，从而减慢回路电路114内的电路的操作。因此，例如，在各种低功率应用中，当供应电压减小时，读出放大器启用信号105可经历响应于第一信号101而增加的延迟。结果，如果读出放大器启用信号105被延迟超过阈值差分灵敏度120，则归因于位线108与位线110之间增加的电压差分的功率消耗增加。因此，通过在第二信号103之前提供第一信号101，读出放大器105具有额外时间以针对较低操作电压进行调整。结果，系统100的功率消耗可在某一范围的操作电压上得以减少且实质上得到改善。
参看图2，描绘用以从位单元读取数据的系统的第二说明性实施例，且大体上将其指定为200。系统200包括存储器装置220，所述存储器装置220具有耦合到读出放大器204的代表性位单元202。位单元202耦合到字线206、第一位线208及第二位线210。字线启用电路212耦合到字线驱动器238。字线驱动器238经耦合以将表示字线信号的电压提供到字线206。回路电路214经耦合以将输出提供到读出放大器204及字线启用电路212。时序电路232经耦合以接收输入信号231，且将第一信号201提供到回路电路214并将第二信号203提供到字线启用电路212。在特定实施例中，图2的系统200对应于图1的系统100。
在特定实施例中，时序电路232包括用以接收输入信号231的输入端250。举例来说，输入信号231可为时钟信号。第一组门234(例如，串联耦合的反相器)适于将延迟施加到输入信号231，从而在第一输出端252处产生第一信号201。第一信号201起始回路电路214的操作。第二组门236在第二输出端254处产生第二信号203。尽管说明时序电路232具有第一组门234与第二组门236，但在其它实施例中，时序电路232可包括更多的门、更少的门或其它电路元件，使得时序电路232响应于输入信号231，且包括用以提供第一信号201的第一输出端252及用以提供第二信号203的第二输出端254，其中第一信号201在第二信号203之前出现。
在特定实施例中，字线启用电路213经配置以响应于接收第二信号238而将字线启用(WLEN)信号213提供到字线驱动器238。字线启用电路212响应于第二信号203而产生字线启用信号213。字线启用电路212还可响应于来自回路电路214的输出端的停用信号245而停用字线启用信号213。将字线启用信号213提供到字线驱动器238。
在特定实施例中，字线驱动器238响应于从字线启用电路212所发送的字线启用信号213。字线驱动器238可适于响应于字线启用信号213而将偏压施加到字线206。字线驱动器238及包括代表性位单元202的存储器装置220可存在于存储器电压域264中，而系统200的其它组件可存在于逻辑电压域260中。存储器电压域264可具有比逻辑电压域260的供应电压262(Vdd_L)高的供应电压266(Vdd_H)。可将电平移位器(未图示)耦合于字线启用电路212与字线驱动器238之间以将字线启用信号213的电压从逻辑电压域260调整到存储器电压域264。
在特定实施例中，存储器装置220包括代表性位单元202、字线206、位线208及210以及读出放大器204。举例来说，存储器装置220可为SRAM装置，且位单元202可为6T位单元。存储器装置220还可包括虚设字线242，所述虚设字线242经由多个虚设单元240耦合到虚设位线243。虚设字线242、虚设位线243及虚设单元240可模拟可能出现于字线206以及位线208及210中的一者或一者以上上的电容及负载量。可将虚设位线243提供到回路电路214以使回路电路214能够获得与对位线208及210的放电相关的时序信息。举例来说，可对虚设位线243预充电，且已预充电虚设位线243的放电时间可接近于位线208及210中的一者在各种工艺、电压、温度或其它操作条件下的放电时间。因此，可使用虚设位线243来根据操作条件对读出放大器启用信号205计时，所述操作条件可能影响位线208、210处的差分电压的产生。
在特定实施例中，回路电路214耦合到虚设位线243且包括可编程电路部分244。回路电路214还包括逻辑电路部分246。回路电路214可编程以调整读出放大器启用信号205的延迟。举例来说，回路电路214可为可编程的，以维持在激活字线206处的字线信号与激活读出放大器启用信号205之间的实质上恒定的延迟。实质上恒定的延迟可实质上独立于逻辑域电压260的供应电压，例如供应电压Vdd_L 262。在特定实施例中，可编程电路部分244包括多个放电装置248，所述多个放电装置248耦合到虚设位线243且可控制以实现已预充电虚设位线243的可调放电速率。举例来说，通过第一信号201启用对虚设位线243的放电。控制信号214可包括到多个放电装置248的一个或一个以上信号，以(例如)对开关晶体管的一个或一个以上栅极加偏压，从而增加或减小已预充电虚设位线243的放电速率。
逻辑电路部分246响应于对虚设位线243的放电且产生读出放大器启用信号205。因为逻辑电路部分246包括在逻辑域供应电压Vdd_L 262降低时可以减小的速度操作的电路，所以可控制可编程电路部分244以补偿逻辑电路部分246的延迟，使得激活字线206与启用读出放大器204之间的延迟独立于逻辑电压域260的供应电压262而保持实质上恒定。
参看图3描述系统200的操作，图3描绘系统200的信号的特定实施例的时序图。产生输入信号231，其说明为在时间t1从低转变到高。响应于输入信号231，在时间t2产生第一信号201。另外，在时间t2之后产生第二信号203。
响应于第一信号201，产生读出放大器启用信号205。读出放大器启用信号205触发读出放大器输出216的操作。从第一信号201的转变到读出放大器启用信号205的转变的读出放大器启用信号的延迟302包括可归于可编程部分244的可编程延迟304及可归于逻辑电路部分242的供应电压相依延迟306。举例来说，在第一供应电压Vdd_L1 308处，供应电压相依延迟306相对较短，而可编程延迟304相对较长。当供应电压减小时(例如，在Vdd_L2 310及Vdd_L3 312处)，供应电压相依延迟306增加，且可编程延迟304减小以便维持读出放大器启用信号205的实质上恒定的延迟302。
响应于第二信号203，字线启用电路212产生字线启用信号213。响应于字线启用信号213，字线驱动器238在时间t3将字线206处的逻辑低电压转变到逻辑高电压。响应于字线206的转变，已预充电位线208及210开始产生电压差分314，所述电压差分314从时间t3增加直到在时间t4之后不久为止。当电压差分314超过阈值320(例如，读出放大器204的阈值差分灵敏度)时，读出放大器启用信号205在时间t4转变。在读出放大器启用信号205在时间t4转变之后，读出放大器输出210产生读出放大器输出信号216，其指示存储于代表性位单元202处的数据值。
通过控制回路电路214的可编程部分244，读出放大器启用信号205的延迟302可实质上恒定。结果，可维持字线206转变与读出放大器204读取差分值之间的实质上恒定的延迟322。可编程实质上恒定的延迟322，使得电压差分314在读出放大器204产生指示位单元202的数据值的输出216之前超过阈值差分灵敏度320。可另外编程实质上恒定的延迟322，使得读出放大器204在发生归因于产生的电压差分314的实质上额外功率消耗之前进行操作。
因为回路电路214响应于在第二信号203之前出现的第一信号201，所以相比回路电路214及字线启用电路212直接响应于共同信号的情况，可在较大范围的供应电压Vdd_L 262上维持实质上恒定的延迟322。举例来说，如果回路电路214响应于第二信号203，则读出放大器启用信号205的延迟302不应超过第二信号203与满足阈值320的电压差分314之间的延迟，以防止不必要的功率消耗。在第一所说明的供应电压Vdd_L1 308处，可调整可编程延迟304以缩短延迟302，使得在时间t4出现读出放大器启用信号205。然而，当逻辑电压域260的供应电压262减小时，供应电压相依延迟306增加。在最小所说明的供应电压Vdd_L3 312处，电压相依延迟306的增加可能太大以致偏移达可编程延迟304的减小量，从而在时间t4维持读出放大器启用信号205。结果，在减小的供应电压下，读出放大器启用信号205将在时间t4之后开始起动，其伴随着归因于产生更大电压差分314的功率消耗的相应增加。实情为，通过基于在第二信号203之前的第一信号201起始回路电路的操作，回路电路214具有增加的时序窗(从t2到t4)，且可在减小的供应电压Vdd_L3 312处维持实质上恒定的延迟322。
为了说明，使用逻辑电压域260的供应电压Vdd_L3 312的系统200的操作使回路电路214的逻辑电路部分246的延迟306超过实质上恒定的延迟322。因此，倘若回路电路214响应于第二信号203，则在供应电压Vdd_L3 312处不能够维持实质上恒定的延迟322。然而，如在图3中所说明，回路电路214在字线启用电路212接收第二信号203之前接收第一信号201使回路电路214的可编程电路部分244能够补偿逻辑电路部分246的延迟306，从而维持实质上恒定的延迟322。与第二信号203相比，提前使用第一信号201增加了可用于可编程电路部分244的时序容限，以补偿归因于逻辑电路部分246的延迟306且使较低供应电压262能够由系统200使用，同时维持实质上恒定的延迟322。
参看图4，说明操作图2的系统的方法的特定实施例。在402处，接收输入信号231。在404处，在第一延迟之后产生第一信号201，且将其发送到回路电路214。第一延迟对应于通过时序电路232处的第一组门234的传播时间。
在406处，在回路电路处产生读出放大器启用信号205。可在经由多个放电装置248中的一者或一者以上对已预充电虚设位线243放电(对应于可编程延迟408)之后产生读出放大器启用信号205。响应于对虚设位线243放电，通过回路电路214的逻辑电路部分246在电压相依延迟410之后产生读出放大器启用信号205。
在412处，读出放大器204接收读出放大器启用信号205，且基于第一位线208与第二位线210处的位线-位线条(BL/BLB)电压差分来产生读出放大器输出信号216。
在于404处产生第一信号201之后，在414处，在第二延迟之后产生第二信号203。第二延迟可对应于通过时序电路232处的第二组门236的传播时间。将第二信号203提供到字线启用电路212。
在416处，字线启用电路212产生字线启用信号213，将所述字线启用信号213发送到字线驱动器238。字线驱动器238在字线206上产生字线信号。举例来说，在418处，字线驱动器238可将偏压施加到字线206以接通位单元202处的接入晶体管。
在420处，字线信号使位单元202开始对第一位线208或第二位线210(例如，BL或BLB)放电，且起始BL/BLB电压差分的产生。在422处，BL/BLB电压差分继续产生直到断开字线偏压为止。举例来说，响应于虚设位线243放电，可将停用信号245提供到字线启用电路212。字线启用电路212可通过断开字线启用信号213使字线驱动器238以逻辑低电平对字线206加偏压而对停用信号245作出响应。
可在集成到电子装置中的处理器处执行图4的方法。举例来说，如将参看图7所描述，可由计算机或其它电子装置起始发送第一信号201。或者或另外，所属领域的技术人员将认识到，可通过现场可编程门阵列(FPGA)、专用集成电路(ASIC)、中央处理单元(CPU)、数字信号处理器(DSP)、控制器、另一硬件装置或其任何组合来实施或起始图4的方法400。
参看图5，其描绘操作存储器系统的方法的第一实施例。在说明性实施例中，所述方法可在图1或图2的系统处执行。所述方法包括：在502处，在存储器装置处接收输入信号，所述存储器装置包括位单元，所述位单元耦合到字线且经由第一位线及第二位线耦合到读出放大器。举例来说，在存储器系统200的时序电路232处接收图2的输入信号231，存储器系统200还包括位单元202，位单元202经由位线208及210耦合到读出放大器204。
所述方法包括：在504处，响应于接收到输入信号，将第一信号发送到回路电路以起始回路电路的操作，且在506处，将第二信号发送到字线启用电路以起始字线处字线信号的产生。第一信号是在第二信号之前发送。举例来说，在将第二信号203提供到字线启用电路212之前，将图2的第一信号201提供到回路电路214。
通过在第二信号之前发送第一信号，可调整回路电路以实现字线信号与读出放大器启用信号之间的实质上恒定的延迟。实质上恒定的延迟可实质上独立于逻辑域电压。因此，在存储器读取期间，可通过在减小的逻辑域电压下操作而实质上不增加动态功率消耗来减小功率消耗。
可在集成到电子装置中的处理器处执行图5的方法。举例来说，如将参看图7所描述，可由计算机或其它电子装置产生第一信号201。或者或另外，所属领域的技术人员将认识到，可通过现场可编程门阵列(FPGA)、专用集成电路(ASIC)、中央处理单元(CPU)、数字信号处理器(DSP)、控制器、另一硬件装置或其任何组合来实施或起始图5的方法500。
参看图6，描绘操作存储器系统的方法的第二实施例。在说明性实施例中，所述方法可在图1或图2的系统处执行。
所述方法可包括：在602处，基于逻辑域的供应电压来编程回路电路，以维持字线信号与读出放大器启用信号之间的实质上恒定的延迟。实质上恒定的延迟实质上独立于逻辑域电压。举例来说，可基于供应电压Vdd_L 262来编程图2的回路电路214，以维持图3的实质上恒定的延迟322。
在特定实施例中，在604处，可将控制信号提供到可编程电路部分的多个放电装置以控制已预充电虚设位线的放电速率。举例来说，控制信号可为图2的控制信号214，将所述控制信号214提供到多个放电装置248以控制已预充电虚设位线243的放电速率。
在606处，在存储器装置处接收输入信号，所述存储器装置包括位单元，所述位单元耦合到字线且经由第一位线及第二位线耦合到读出放大器。举例来说，在存储器系统200的时序电路232处接收图2的输入信号231，所述存储器系统200还包括位单元202，所述位单元202经由位线208及210耦合到读出放大器204。
所述方法还包括：在608处，响应于接收输入信号，通过将第一延迟添加到输入信号来产生第一信号，且通过将第二延迟添加到第一信号来产生第二信号。举例来说，第一信号可为图2的第一信号201，且第二信号可为图2的第二信号203。第一信号可由第一组延迟元件(例如，图2的第一组门234)产生，且第二信号可由第二组延迟元件(例如，通过串联耦合图2的第一组门234与第二组门236)产生。
在610处，将第一信号发送到回路电路以起始回路电路的操作，且在612处，将第二信号发送到字线启用电路以起始字线信号在字线处的产生。第一信号是在第二信号之前发送。在特定实施例中，回路电路的操作产生读出放大器启用信号以使读出放大器能够检测第一位线与第二位线的电压差分。举例来说，在将第二信号203提供到字线启用电路212之前，将图2的第一信号201提供到回路电路214。
字线启用电路可在逻辑电压域中，所述逻辑电压域具有第一供应电压(例如，图2的第一供应电压Vdd_L 262)，且位单元可在存储器电压域中，所述存储器电压域具有第二供应电压(例如，图2的第二供应电压Vdd_H 266)。回路电路可包括可编程电路部分及逻辑电路部分，例如，可编程电路部分244及逻辑电路部分246。可编程电路部分可为可调整的以补偿逻辑电路部分的归因于逻辑电压域的供应电压电平的延迟。
可在集成到电子装置中的处理器处执行图6的方法。举例来说，如将参看图7所描述，可由计算机或其它电子装置产生第一信号201。或者或另外，所属领域的技术人员将认识到，可通过现场可编程门阵列(FPGA)、专用集成电路(ASIC)、中央处理单元(CPU)、数字信号处理器(DSP)、控制器、另一硬件装置或其任何组合来实施或起始图6的方法600。
参看图7，描绘电子装置的特定说明性实施例的框图且大体上将其指定为700，所述电子装置包括具有回路电路的存储器装置，所述回路电路经配置以在字线启用起始之前起始。装置700包括耦合到存储器732且包括存储器装置764的处理器710(例如，数字信号处理器(DSP))，所述存储器装置764具有经配置以在字线启用起始之前起始的回路电路。在说明性实例中，存储器装置764包括图1或图2中所描绘的存储器系统(根据图3到6中的一者或一者以上进行操作)，或其任何组合。
处理器710可包括存储器装置764(例如，寄存器堆或其它嵌入式存储器)，且可包括用以启用发送第一信号及第二信号的电路(例如，图2的时序电路232)。在特定实施例中，处理器710可实施图4到6的方法中的一者或一者以上。在另一实施例中，存储器装置764可在处理器710的外部，且处理器710可经配置以起始存储器装置764处的存储器操作，例如，通过产生输入信号201以起始存储器装置764处的存储器读取操作。
举例来说，耦合到处理器710的存储器732可为计算机可读有形媒体，其存储包括计算机可执行指令的软件734，所述计算机可执行指令可由处理器710执行以在包括位单元的存储器装置处产生输入信号。所述位单元耦合到字线，且经由第一位线及第二位线耦合到读出放大器，例如图2的存储器系统200。响应于接收所述输入信号，将第一信号发送到回路电路以起始所述回路电路的操作。响应于接收所述输入信号，将第二信号发送到字线启用电路以起始字线信号在字线处的产生。第一信号是在第二信号之前发送，如由图3的时序图中的第一信号201及第二信号203所说明。回路电路的操作可产生读出放大器启用信号以使读出放大器能够检测第一位线与第二位线的电压差分。
软件734可进一步包括可执行以进行以下操作的指令：基于逻辑域的供应电压来编程回路电路以维持字线信号与读出放大器启用信号之间的实质上恒定的延迟。举例来说，处理器710可基于处理器710的逻辑供应电压来设定图2的控制信号214的一个或一个以上电压以选择性地操作放电元件248中的一者或一者以上，从而维持实质上恒定的延迟322(图3中所说明)。
图7还展示耦合到处理器710及显示器728的显示器控制器726。编码器/解码器(CODEC)734也可耦合到处理器710。扬声器736及麦克风738可耦合到CODEC 734。
图7还指示无线控制器740可耦合到处理器710及无线天线742。在特定实施例中，处理器710、显示器控制器726、存储器732、CODEC 734、无线控制器740及存储器装置764包括于系统级封装或芯片上系统装置722中。在特定实施例中，输入装置730及电力供应器744耦合到芯片上系统装置722。此外，在特定实施例中，如图7中所说明，显示器728、输入装置730、扬声器736、麦克风738、无线天线742及电力供应器744在芯片上系统装置722的外部。然而，显示器728、输入装置730、扬声器736、麦克风738、无线天线742及电力供应器744中的每一者可耦合到芯片上系统装置722的组件(例如，接口或控制器)。
前文所揭示的装置及功能性可经设计且经配置于存储于计算机可读媒体上的计算机文件(例如，RTL、GDSII、GERBER等)中。可将一些或所有这些文件提供到基于这些文件制造装置的制造处理程序。所得产品包括半导体晶片，所述半导体晶片接着被分割成半导体裸片且被封装成半导体芯片。接着在上文所描述的装置中使用所述芯片。图8描绘电子装置制造过程800的特定说明性实施例。
在制造过程800中，在例如研究计算机806处接收物理装置信息802。物理装置信息802可包括表示半导体装置(例如，图1到2的系统)的至少一个物理性质的设计信息。举例来说，物理装置信息802可包括经由耦合到研究计算机806的用户接口804输入的物理参数、材料特性及结构信息。研究计算机806包括耦合到计算机可读媒体(例如，存储器810)的处理器808(例如，一个或一个以上处理核心)。存储器810可存储计算机可读指令，可执行所述计算机可读指令以使处理器808变换物理装置信息802以使其遵照文件格式且产生库文件812。
在特定实施例中，库文件812包括至少一个数据文件，其包括变换的设计信息。举例来说，库文件812可包括半导体装置(包括图1或图2的系统)的库，提供所述库以与电子设计自动化(EDA)工具820一起使用。
库文件812可与EDA工具820在设计计算机814处结合使用，所述设计计算机814包括耦合到存储器818的处理器816(例如，一个或一个以上处理核心)。EDA工具820可作为处理器可执行指令存储于存储器818处，以使设计计算机814的用户能够设计使用库文件812的图1或图2的系统或其任何组合的电路。举例来说，设计计算机814的用户可经由耦合到设计计算机814的用户接口824输入电路设计信息822。电路设计信息822可包括表示半导体装置(例如，图1或图2的系统或其任何组合)的至少一个物理性质的设计信息。为了说明，电路设计信息可包括在电路设计中对特定电路的识别及与其它元件的关系、定位信息、特征大小信息、互连信息或表示半导体装置的物理性质的其它信息。
设计计算机814可经配置以变换包括电路设计信息822的设计信息以使其遵照文件格式。为了说明，文件构成(file formation)可包括例如图形数据系统(GDSII)文件格式的数据库二进制文件格式，所述数据库二进制文件格式表示平面几何形状、文本标签及关于层级式格式的电路布局的其它信息。设计计算机814可经配置以产生包括变换的设计信息的数据文件，例如，GDSII文件826，所述GDSII文件826包括描述图1或图2的系统或其任何组合的信息，此外还有其它电路或信息。为了说明，数据文件可包括对应于芯片上系统(SOC)的信息，所述芯片上系统(SOC)包括图1的系统且还在SOC内包括额外电子电路及组件。
可在制造过程828处接收GDSII文件826，以便根据GDSII文件826中的变换的信息制造图1或图2的系统或其任何组合。举例来说，装置制造过程可包括将GDSII文件826提供到掩模制造商830以产生例如用于光刻处理的掩模的一个或一个以上掩模(说明为代表性掩模832)。掩模832可在制造过程期间用以产生一个或一个以上晶片834，可测试所述一个或一个以上晶片834且将其分离成裸片(例如，代表性裸片836)。裸片836包括一包括图1或图2的系统或其任何组合的电路。
可将裸片836提供到封装过程838，在封装过程838中将裸片836并入到代表性封装840中。举例来说，封装840可包括单一裸片836或多个裸片(例如，系统级封装(SiP)布置)。封装840可经配置以符合一个或一个以上标准或规范，例如联合电子装置工程委员会(JEDEC)标准。
可将关于封装840的信息(例如)经由存储于计算机846处的组件库分配给各种产品设计者。计算机846可包括耦合到存储器850的处理器848(例如，一个或一个以上处理核心)。印刷电路板(PCB)工具可作为处理器可执行指令存储于存储器850处以处理经由用户接口844从计算机846的用户接收的PCB设计信息842。PCB设计信息842可包括已封装半导体装置在电路板上的物理定位信息，已封装半导体装置对应于包括图1或图2的系统或其任何组合的封装840。
计算机846可经配置以变换PCB设计信息842以便产生数据文件，例如，具有包括以下各者的数据的GERBER文件852：已封装半导体装置在电路板上的物理定位信息，以及例如迹线及通道的电连接件的布局，其中已封装半导体装置对应于包括图1或图2的系统或其任何组合的封装840。在其它实施例中，由变换的PCB设计信息产生的数据文件可具有不同于GERBER格式的格式。
GERBER文件852可在板装配过程854处接收，且可用以产生PCB(例如，代表性PCB 856)，所述PCB是根据存储于GERBER文件852内的设计信息来制造。举例来说，GERBER文件852可上载到用于执行PCB制造过程的各种步骤的一个或一个以上机器。PCB 856上可堆积包括封装840的电子组件以形成代表性印刷电路组合件(PCA)858。
可在产品制造过程860处接收PCA 858，且将其集成到例如第一代表性电子装置862及第二代表性电子装置864的一个或一个以上电子装置中。作为说明性、非限制性实例，第一代表性电子装置862、第二代表性电子装置864或两者可选自由以下各者组成的群组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理(PDA)、固定位置数据单元及计算机。作为另一说明性、非限制性实例，电子装置862及864中的一者或一者以上可为例如移动电话的远程单元、手持型个人通信系统(PCS)单元、例如个人数据助理的便携型数据单元、具备全球定位系统(GPS)功能的装置、导航装置、例如仪表读取设备的固定位置数据单元，或存储或检索数据或计算机指令的任何其它装置，或其任何组合。尽管图1到7中的一者或一者以上可根据本发明的教示说明远程单元，但本发明并不限于这些示范性所说明单元。本发明的实施例可适合用于包括有源集成电路的任何装置中，所述有源集成电路包括存储器及芯片上电路。
因此，可制造、处理图1或图2的系统或其任何组合且将其并入到电子装置中，如在说明性过程800中所描述。关于图1到7所揭示的实施例的一个或一个以上方面可包括于各种处理阶段处(例如，在库文件812、GDSII文件826及GERBER文件852内)，以及存储于研究计算机806的存储器810、设计计算机814的存储器818、计算机846的存储器850、在各种阶段处(例如，在板装配过程854处)所使用的一个或一个以上其它计算机或处理器的存储器(未图示)处，且还并入到一个或一个以上其它物理实施例(例如，掩模832、裸片836、封装840、PCA 858、例如原型电路或装置的其它产品(未图示)或其任何组合)中。尽管描绘从物理装置设计到最终产品的各种代表性生产阶段，但在其它实施例中，可使用更少阶段或可包括额外阶段。类似地，过程800可通过单一实体或执行过程800的各种阶段的一个或一个以上实体来执行。
所属领域的技术人员将进一步了解，结合本文中所揭示的实施例而描述的各种说明性逻辑块、配置、模块、电路及算法步骤可实施为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件与软件的此可互换性，上文已大体上在功能性方面描述各种说明性组件、块、配置、模块、电路及步骤。此功能性是实施为硬件抑或软件视特定应用及强加于整个系统的设计约束而定。所属领域的技术人员可针对每一特定应用以变化的方式来实施所描述的功能性，但不应将这些实施决策解释为会导致脱离本发明的范畴。
结合本文中所揭示的实施例而描述的方法或算法的步骤可直接体现于硬件中、由处理器执行的软件模块中，或两者的组合中。软件模块可驻留于随机存取存储器(RAM)、闪存、只读存储器(ROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、寄存器、硬盘、可装卸盘片、压缩光盘只读存储器(CD-ROM)或此项技术中已知的任何其它形式的存储媒体中。示范性存储媒体耦合到处理器，使得处理器可从存储媒体读取信息及将信息写入到存储媒体。在替代例中，存储媒体可与处理器形成一体。处理器及存储媒体可驻留于专用集成电路(ASIC)中。ASIC可驻留于计算装置或用户终端中。在替代例中，处理器及存储媒体可作为离散组件而驻留于计算装置或用户终端中。
提供所揭示的实施例的先前描述以使所属领域的技术人员能够制造或使用所揭示的实施例。对这些实施例的各种修改对于所属领域的技术人员将显而易见，且在不脱离本发明的范畴的情况下，可将本文中所界定的原理应用于其它实施例。因此，本发明不意在限于本文中所展示的实施例，而应被赋予与如由所附权利要求书所界定的原理及新颖特征相一致的可能最广范畴。

Claims (32)

1.一种设备，其包含：
位单元，其耦合到第一位线及第二位线；
读出放大器，其耦合到所述第一位线及所述第二位线；
回路电路，其经配置以响应于接收到第一信号而将读出放大器启用信号提供到所述读出放大器；及
字线启用电路，其经配置以响应于接收到第二信号而将字线启用信号提供到字线驱动器，
其中所述回路电路在所述字线启用电路接收所述第二信号之前接收所述第一信号。
2.根据权利要求1所述的设备，其进一步包含时序电路，所述时序电路响应于输入信号，其中所述时序电路包含用以提供所述第一信号的第一输出端及用以提供所述第二信号的第二输出端。
3.根据权利要求2所述的设备，其中所述时序电路包含：
输入端，其用以接收所述输入信号；
第一组门，其用以在所述第一输出端处产生所述第一信号，其中所述第一信号起始所述回路电路的操作；及
第二组门，其用以在所述第二输出端处产生所述第二信号，其中所述第二信号起始所述字线启用电路的操作。
4.根据权利要求1所述的设备，其中所述回路电路可编程以调整所述读出放大器启用信号的延迟。
5.根据权利要求4所述的设备，其中所述回路电路可编程以维持所述字线驱动器激活字线信号与所述读出放大器启用信号的激活之间的实质上恒定的延迟，其中所述实质上恒定的延迟实质上独立于逻辑域的供应电压。
6.根据权利要求5所述的设备，其中：
所述逻辑域的所述供应电压使所述回路电路的逻辑电路部分的延迟超过所述实质上恒定的延迟；且
所述回路电路在所述字线启用电路接收所述第二信号之前接收所述第一信号使所述回路电路的可编程电路部分能够补偿所述逻辑电路部分的所述延迟，从而维持所述实质上恒定的延迟。
7.根据权利要求5所述的设备，其中所述字线信号使所述位单元起始所述第一位线与所述第二位线之间的电压差分的产生，其中所述读出放大器具有阈值差分灵敏度，且其中所述实质上恒定的延迟使所述电压差分在所述读出放大器产生指示所述位单元的数据值的输出之前超过所述阈值差分灵敏度。
8.根据权利要求1所述的设备，其中所述回路电路包括可编程电路部分及逻辑电路部分。
9.根据权利要求8所述的设备，其中所述可编程电路部分包括可控制以实现已预充电虚设位线的可调放电速率的多个放电装置。
10.根据权利要求1所述的设备，其进一步包含静态随机存取存储器SRAM装置，所述SRAM装置包含所述位单元及所述读出放大器，其中所述位单元耦合到响应于所述字线驱动器的字线。
11.根据权利要求1所述的设备，其实施于至少一个半导体裸片中。
12.根据权利要求1所述的设备，其进一步包含一装置，所述装置选自由以下各者组成的群组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元及计算机，所述位单元、所述读出放大器、所述字线启用电路及所述回路电路集成到所述装置中。
13.一种方法，其包含：
在存储器装置处接收输入信号，所述存储器装置包括位单元，所述位单元耦合到字线且经由第一位线及第二位线耦合到读出放大器；及
响应于接收到所述输入信号而进行以下操作：
将第一信号发送到回路电路以起始所述回路电路的操作；及
将第二信号发送到字线启用电路以起始所述字线处字线信号的产生，其中所述第一信号是在所述第二信号之前发送。
14.根据权利要求13所述的方法，其中所述回路电路的所述操作产生读出放大器启用信号以使所述读出放大器能够检测所述第一位线与所述第二位线的电压差分。
15.根据权利要求13所述的方法，其中所述字线启用电路在具有第一供应电压的逻辑电压域中，且所述位单元在具有第二供应电压的存储器电压域中，且其中所述回路电路包括可编程电路部分及逻辑电路部分，其中所述可编程电路部分是可调整的以补偿所述逻辑电路部分的归因于所述逻辑电压域的供应电压电平的延迟。
16.根据权利要求15所述的方法，其进一步包含将控制信号提供到所述可编程电路部分的多个放电装置以控制已预充电虚设位线的放电速率。
17.根据权利要求13所述的方法，其进一步包含基于逻辑域的供应电压来编程所述回路电路以维持激活所述字线信号与激活所述读出放大器启用信号之间的实质上恒定的延迟，其中所述实质上恒定的延迟实质上独立于逻辑域电压。
18.根据权利要求17所述的方法，其进一步包含通过将第一延迟添加到所述输入信号来产生所述第一信号，且通过将第二延迟添加到所述第一信号来产生所述第二信号。
19.根据权利要求13所述的方法，其中发送所述第一信号及发送所述第二信号是在集成到电子装置中的处理器处执行。
20.一种计算机可读有形媒体，其存储可由计算机执行的指令，所述指令包含：
可由所述计算机执行以在存储器装置处产生输入信号的指令，所述存储器装置包括位单元，所述位单元耦合到字线且经由第一位线及第二位线耦合到读出放大器，
其中响应于接收到所述输入信号，将第一信号发送到回路电路以起始所述回路电路的操作，且其中响应于接收到所述输入信号，将第二信号发送到字线启用电路以起始所述字线处字线信号的产生，其中所述第一信号是在所述第二信号之前发送。
21.根据权利要求20所述的计算机可读有形媒体，其中所述指令进一步包含可由所述计算机执行以进行以下操作的指令：基于供应电压来编程所述回路电路以维持所述字线信号与读出放大器启用信号之间的实质上恒定的延迟。
22.根据权利要求20所述的计算机可读有形媒体，其中所述回路电路的所述操作产生读出放大器启用信号以使所述读出放大器能够检测所述第一位线与所述第二位线的电压差分。
23.根据权利要求20所述的计算机可读有形媒体，其中所述指令可由集成于一装置中的处理器执行，所述装置选自由以下各者组成的群组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元及所述计算机。
24.一种设备，其包含：
用于存储数据值的装置；
用于基于第一位线与第二位线的差分电压来确定所述数据值的装置，所述第一位线及所述第二位线耦合到所述用于存储的装置；
用于响应于接收到第一信号而将启用信号提供到所述用于确定的装置的装置；及
用于响应于接收到第二信号而将字线启用信号提供到字线驱动器的装置，
其中所述用于提供所述启用信号的装置在所述用于提供所述字线启用信号的装置接收所述第二信号之前接收所述第一信号。
25.根据权利要求24所述的设备，其集成于至少一个半导体裸片中。
26.根据权利要求24所述的设备，其进一步包含一装置，所述装置选自由以下各者组成的群组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元及计算机，所述用于存储的装置及所述用于确定所述数据值的装置集成到所述装置中。
27.一种方法，其包含：
用于在存储器装置处接收输入信号的第一步骤，所述存储器装置包括位单元，所述位单元耦合到字线且经由第一位线及第二位线耦合到读出放大器；及响应于接收所述输入信号而进行以下步骤：
用于将第一信号发送到回路电路以起始所述回路电路的操作的第二步骤；及
用于将第二信号发送到字线启用电路以起始所述字线处字线信号的产生的第三步骤，其中所述第一信号是在所述第二信号之前发送。
28.根据权利要求27所述的方法，其中所述第一步骤、所述第二步骤及所述第三步骤是由集成到电子装置中的处理器执行。
29.一种方法，其包含：
接收数据文件，所述数据文件包含对应于半导体装置的设计信息；及
根据所述设计信息制造所述半导体装置，其中所述半导体装置包含：
位单元，其耦合到第一位线及第二位线；
读出放大器，其耦合到所述第一位线及所述第二位线；
回路电路，其经配置以响应于接收到第一信号而将读出放大器启用信号提供到所述读出放大器；及
字线启用电路，其经配置以响应于接收到第二信号而将字线启用信号提供到字线驱动器电路，
其中所述回路电路在所述字线启用电路接收所述第二信号之前接收所述第一信号。
30.根据权利要求29所述的方法，其中所述数据文件具有GDSII格式。
31.一种方法，其包含：
接收包含已封装半导体装置在电路板上的物理定位信息的设计信息，所述已封装半导体装置包含：
位单元，其耦合到第一位线及第二位线；
读出放大器，其耦合到所述第一位线及所述第二位线；
回路电路，其经配置以响应于接收到第一信号而将读出放大器启用信号提供到所述读出放大器；及
字线启用电路，其经配置以响应于接收到第二信号而将字线启用信号提供到字线驱动器电路，
其中所述回路电路在所述字线启用电路接收所述第二信号之前接收所述第一信号；及
变换所述设计信息以产生数据文件。
32.根据权利要求31所述的方法，其中所述数据文件具有GERBER格式。
CN201080051102.6A 2009-11-12 2010-11-11 操作存储器装置的系统及方法 Active CN102612715B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/617,305 2009-11-12
US12/617,305 US8279659B2 (en) 2009-11-12 2009-11-12 System and method of operating a memory device
PCT/US2010/056384 WO2011060172A1 (en) 2009-11-12 2010-11-11 System and method of operating a memory device

Publications (2)

Publication Number Publication Date
CN102612715A true CN102612715A (zh) 2012-07-25
CN102612715B CN102612715B (zh) 2015-09-09

Family

ID=43558335

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080051102.6A Active CN102612715B (zh) 2009-11-12 2010-11-11 操作存储器装置的系统及方法

Country Status (8)

Country Link
US (1) US8279659B2 (zh)
EP (1) EP2499640B1 (zh)
JP (1) JP5432385B2 (zh)
KR (1) KR101498472B1 (zh)
CN (1) CN102612715B (zh)
ES (1) ES2543388T3 (zh)
TW (1) TWI463494B (zh)
WO (1) WO2011060172A1 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107886984A (zh) * 2016-09-30 2018-04-06 台湾积体电路制造股份有限公司 存储器电路、用于写入位单元的电路和方法
CN110574113A (zh) * 2017-05-01 2019-12-13 美光科技公司 用于阵列复位模式操作的系统及方法
CN111052239A (zh) * 2017-10-10 2020-04-21 美光科技公司 用于存储器中的并行i/o操作的设备和方法
CN111933194A (zh) * 2020-09-01 2020-11-13 安徽大学 灵敏放大器、存储器和灵敏放大器的控制方法
CN113268133A (zh) * 2020-02-17 2021-08-17 财团法人工业技术研究院 内存内运算器及其运算方法
CN113327635A (zh) * 2020-02-28 2021-08-31 爱思开海力士有限公司 子字线驱动器
US11862285B2 (en) 2020-09-01 2024-01-02 Anhui University Sense amplifier, memory and control method of sense amplifier
US11887655B2 (en) 2020-08-13 2024-01-30 Anhui University Sense amplifier, memory, and method for controlling sense amplifier by configuring structures using switches
US11929111B2 (en) 2020-09-01 2024-03-12 Anhui University Sense amplifier, memory and method for controlling sense amplifier

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8760953B2 (en) * 2010-10-01 2014-06-24 Qualcomm Incorporated Sense amplifier with selectively powered inverter
US8300492B2 (en) * 2010-10-04 2012-10-30 Himax Technologies Limited Memory
US8477549B1 (en) * 2010-12-22 2013-07-02 Lattice Semiconductor Corporation Triggered sense amplifier
WO2013108124A1 (en) * 2012-01-17 2013-07-25 Marvell World Trade Ltd. System and method for modifying activation of a sense amplifier
US9196330B2 (en) * 2012-01-17 2015-11-24 Qualcomm Incorporated Mimicking multi-voltage domain wordline decoding logic for a memory array
TWI475565B (zh) * 2012-09-06 2015-03-01 Univ Nat Chiao Tung 靜態隨機存取記憶體的控制電路及其操作方法
US9508405B2 (en) 2013-10-03 2016-11-29 Stmicroelectronics International N.V. Method and circuit to enable wide supply voltage difference in multi-supply memory
US9418716B1 (en) * 2015-04-15 2016-08-16 Qualcomm Incorporated Word line and bit line tracking across diverse power domains
US9865316B2 (en) * 2016-01-21 2018-01-09 Qualcomm Incorporated Memory with a word line assertion delayed by a bit line discharge for write operations with improved write time and reduced write power
US10262732B2 (en) * 2017-08-03 2019-04-16 Winbond Electronics Corp. Programmable array logic circuit and operating method thereof
US10666438B2 (en) * 2018-07-13 2020-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Balanced coupling structure for physically unclonable function (PUF) application
US11594276B2 (en) * 2019-05-19 2023-02-28 Synopsys, Inc. Self-adjustable self-timed dual-rail SRAM
US11017848B2 (en) * 2019-10-22 2021-05-25 Samsung Electronics Co., Ltd. Static random-access memory (SRAM) system with delay tuning and control and a method thereof
US11532335B2 (en) * 2020-01-31 2022-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and power management method using the same
US11302388B2 (en) 2020-08-25 2022-04-12 Qualcomm Incorporated Decoding for pseudo-triple-port SRAM
US11398274B2 (en) * 2020-08-25 2022-07-26 Qualcomm Incorporated Pseudo-triple-port SRAM
US11361817B2 (en) 2020-08-25 2022-06-14 Qualcomm Incorporated Pseudo-triple-port SRAM bitcell architecture

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4528646A (en) * 1981-07-08 1985-07-09 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor memory with selectively enabled precharge and sense amplifier circuits
US7069522B1 (en) * 2003-06-02 2006-06-27 Virage Logic Corporation Various methods and apparatuses to preserve a logic state for a volatile latch circuit
US20060200332A1 (en) * 2005-02-22 2006-09-07 Orion Electric Company Ltd. CAD system for a printed circuit board
US20070002636A1 (en) * 2005-07-01 2007-01-04 P.A. Semi, Inc. Integrated circuit with separate supply voltage for memory that is different from logic circuit supply voltage
US20080037338A1 (en) * 2006-08-09 2008-02-14 Zhiqin Chen Self-timing circuit with programmable delay and programmable accelerator circuits

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0812756B2 (ja) 1987-06-22 1996-02-07 松下電子工業株式会社 スタチックｒａｍ回路
US5132931A (en) 1990-08-28 1992-07-21 Analog Devices, Inc. Sense enable timing circuit for a random access memory
US5424985A (en) 1993-06-30 1995-06-13 Sgs-Thomson Microelectronics, Inc. Compensating delay element for clock generation in a memory device
JPH08153392A (ja) * 1994-11-29 1996-06-11 Sony Corp 半導体メモリ回路
JP3498450B2 (ja) * 1995-11-21 2004-02-16 株式会社日立製作所 半導体回路
US5627789A (en) 1995-12-27 1997-05-06 Intel Corporation Sense amplifier circuitry for differential semiconductor memories
US5596539A (en) 1995-12-28 1997-01-21 Lsi Logic Corporation Method and apparatus for a low power self-timed memory control system
US5802004A (en) 1996-01-19 1998-09-01 Sgs-Thomson Microelectronics, Inc. Clocked sense amplifier with wordline tracking
US5858622A (en) * 1996-07-23 1999-01-12 Wisconsin Alumni Research Foundation Thick metal integrated transmission line fabrication
JP2001101868A (ja) * 1999-09-30 2001-04-13 Hitachi Ltd 半導体記憶装置
KR100416623B1 (ko) 2002-05-03 2004-02-05 삼성전자주식회사 프로세스 트랙킹 회로를 구비하는 감지증폭기 인에이블신호 발생회로 및 이를 구비하는 반도체 메모리장치
US6711052B2 (en) 2002-06-28 2004-03-23 Motorola, Inc. Memory having a precharge circuit and method therefor
US7137080B2 (en) * 2003-08-22 2006-11-14 International Business Machines Corporation Method for determining and using leakage current sensitivities to optimize the design of an integrated circuit
US7248508B1 (en) 2006-01-11 2007-07-24 Arm Limited Data retention in a semiconductor memory
US7564738B2 (en) * 2006-08-11 2009-07-21 Freescale Semiconductor, Inc. Double-rate memory
US20080080266A1 (en) 2006-09-27 2008-04-03 Khellah Muhammad M Memory driver circuits with embedded level shifters
US7755964B2 (en) 2006-10-25 2010-07-13 Qualcomm Incorporated Memory device with configurable delay tracking
KR101311713B1 (ko) * 2007-07-31 2013-09-26 삼성전자주식회사 메모리 코어, 이를 포함하는 반도체 메모리 장치
US7622979B2 (en) 2007-10-31 2009-11-24 Sun Microsytems, Inc. Dynamic voltage scaling for self-timed or racing paths
WO2009079455A1 (en) * 2007-12-15 2009-06-25 Qualcomm Incorporated Improving memory read stability using selective precharge of bit line sections
US7733711B2 (en) * 2008-09-08 2010-06-08 Freescale Semiconductor, Inc. Circuit and method for optimizing memory sense amplifier timing

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4528646A (en) * 1981-07-08 1985-07-09 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor memory with selectively enabled precharge and sense amplifier circuits
US7069522B1 (en) * 2003-06-02 2006-06-27 Virage Logic Corporation Various methods and apparatuses to preserve a logic state for a volatile latch circuit
US20060200332A1 (en) * 2005-02-22 2006-09-07 Orion Electric Company Ltd. CAD system for a printed circuit board
US20070002636A1 (en) * 2005-07-01 2007-01-04 P.A. Semi, Inc. Integrated circuit with separate supply voltage for memory that is different from logic circuit supply voltage
US20080037338A1 (en) * 2006-08-09 2008-02-14 Zhiqin Chen Self-timing circuit with programmable delay and programmable accelerator circuits

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107886984A (zh) * 2016-09-30 2018-04-06 台湾积体电路制造股份有限公司 存储器电路、用于写入位单元的电路和方法
CN107886984B (zh) * 2016-09-30 2020-12-11 台湾积体电路制造股份有限公司 存储器电路、用于写入位单元的电路和方法
CN110574113A (zh) * 2017-05-01 2019-12-13 美光科技公司 用于阵列复位模式操作的系统及方法
CN111052239A (zh) * 2017-10-10 2020-04-21 美光科技公司 用于存储器中的并行i/o操作的设备和方法
CN111052239B (zh) * 2017-10-10 2023-10-20 美光科技公司 用于存储器中的并行i/o操作的设备和方法
CN113268133A (zh) * 2020-02-17 2021-08-17 财团法人工业技术研究院 内存内运算器及其运算方法
CN113327635A (zh) * 2020-02-28 2021-08-31 爱思开海力士有限公司 子字线驱动器
US11763868B2 (en) 2020-02-28 2023-09-19 SK Hynix Inc. Sub-wordline driver
US11887655B2 (en) 2020-08-13 2024-01-30 Anhui University Sense amplifier, memory, and method for controlling sense amplifier by configuring structures using switches
WO2022048073A1 (zh) * 2020-09-01 2022-03-10 安徽大学 灵敏放大器、存储器和灵敏放大器的控制方法
CN111933194A (zh) * 2020-09-01 2020-11-13 安徽大学 灵敏放大器、存储器和灵敏放大器的控制方法
US11862285B2 (en) 2020-09-01 2024-01-02 Anhui University Sense amplifier, memory and control method of sense amplifier
US11929111B2 (en) 2020-09-01 2024-03-12 Anhui University Sense amplifier, memory and method for controlling sense amplifier

Also Published As

Publication number Publication date
US8279659B2 (en) 2012-10-02
JP2013511111A (ja) 2013-03-28
KR101498472B1 (ko) 2015-03-04
EP2499640B1 (en) 2015-05-13
TW201137875A (en) 2011-11-01
EP2499640A1 (en) 2012-09-19
CN102612715B (zh) 2015-09-09
ES2543388T3 (es) 2015-08-18
KR20120091360A (ko) 2012-08-17
WO2011060172A1 (en) 2011-05-19
JP5432385B2 (ja) 2014-03-05
US20110110174A1 (en) 2011-05-12
TWI463494B (zh) 2014-12-01

Similar Documents

Publication Publication Date Title
CN102612715B (zh) 操作存储器装置的系统及方法
CN102822897B (zh) 多指令流存储器系统
EP2620833B1 (en) Clock gating system and method
US8446753B2 (en) Reference cell write operations at a memory
CN102804275A (zh) 具有电流镜射的差分读出放大器以及参考存储器单元
KR101779553B1 (ko) 감소된 감지 지연 및 개선된 감지 마진을 갖는 sram 판독 버퍼
US8381144B2 (en) System and method of test mode gate operation
EP3143622B1 (en) Dual write wordline sram cell
KR101650042B1 (ko) 메모리 디바이스의 타이밍 파라미터를 동적으로 결정하기 위한 시스템 및 방법
CN102016749B (zh) 时钟门控系统和方法
CN102301423A (zh) 脉冲产生系统及方法
CN102714053A (zh) 控制施加到磁性隧道结的电流的方向的系统和方法
EP2727111B1 (en) Sensing circuit
US8760953B2 (en) Sense amplifier with selectively powered inverter
CN102893336A (zh) 具有局部电流吸收器的存储器装置
EP3080814B1 (en) System and method to perform low power memory operations

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant