CN102301423A - 脉冲产生系统及方法 - Google Patents

脉冲产生系统及方法 Download PDF

Info

Publication number
CN102301423A
CN102301423A CN2010800056295A CN201080005629A CN102301423A CN 102301423 A CN102301423 A CN 102301423A CN 2010800056295 A CN2010800056295 A CN 2010800056295A CN 201080005629 A CN201080005629 A CN 201080005629A CN 102301423 A CN102301423 A CN 102301423A
Authority
CN
China
Prior art keywords
pulse
produce
signal
response
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800056295A
Other languages
English (en)
Inventor
哈利·拉奥
阿诺什·B·达维埃尔瓦拉
朴东奎
杨赛森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN102301423A publication Critical patent/CN102301423A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00293—Output pulse is a delayed pulse issued after a rising or a falling edge, the length of the output pulse not being in relation with the length of the input triggering pulse

Landscapes

  • Read Only Memory (AREA)
  • Pulse Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

在特定实施例中，一种装置(102)包括参考电压电路(110)，所述参考电压电路用以产生受控电压。所述装置包括：频率电路(106)，其经配置以产生具有预设频率的频率输出信号(328)；及计数器(304)，其用以基于所述预设频率产生计数信号(310)。所述装置还包括：延迟电路(306)，其经耦合以接收所述计数信号且产生经延迟的数字输出信号(312)；及锁存器(320)，其用以产生脉冲(130)。所述脉冲具有响应于写入命令的第一边缘(132)及响应于所述经延迟的数字输出信号而形成的后边缘(134)。在特定实施例中，所述脉冲的脉冲宽度对应于施加的电流电平，所述施加的电流电平超过使得数据能够写入到存储器的元件的临界电流，但不超过预定阈值。

Description

脉冲产生系统及方法
技术领域
本发明一般来说涉及一种写入脉冲产生的系统及方法。
背景技术
技术的进步已产生体积更小且功能更强大的个人计算装置。举例来说，目前存在多种体积小、重量轻且用户易于携带的便携型个人计算装置，包括无线计算装置，例如便携型无线电话、个人数字助理(PDA)及寻呼装置。例如蜂窝式电话及IP电话的便携型无线电话不仅经由无线网络传达语音及数据包，且还可在其中并入有其它类型的装置。举例来说，无线电话还可并入有数字静态相机、数字视频相机、数字记录器及音频文件播放器。又，所述无线电话可处理软件应用程序(例如用以接入因特网的网络浏览器应用程序)的可执行指令。然而，为了获得用户可从由无线电话或其它便携型计算装置支持的其它装置及软件应用程序享受的益处，使用其它装置及应用程序时所消耗的电力可迅速地耗尽电池且缩短用户的体验。
一种减少电力消耗的方式为：对个人计算装置的存储器的至少一部分使用非易失性随机存取存储器(NVRAM)。许多具有NVRAM装置的便携型计算装置使用需要精确脉冲宽度的时序信号。不幸的是，随着便携型计算装置经制造以较高操作速度进行操作，较高操作速度产生较窄脉冲宽度。随着脉冲宽度变窄，维持精确脉冲宽度的任务变得更困难。当温度、电压及工艺变化影响发送到NVRAM装置的信号的脉冲宽度时(如在便携型计算装置中可能出现)，尤其如此。
发明内容
在特定实施例中，一种设备包括半导体装置，其包含参考电压电路以产生受控电压。所述半导体装置包括：精细控电路，其经配置以产生具有预设频率的频率输出信号；及计数器，其基于所述预设频率产生计数信号。所述半导体装置还包括：延迟电路，其经耦合以接收所述计数信号且产生经延迟的数字输出信号；及锁存器，其用于产生脉冲。所述脉冲具有响应于写入命令的第一边缘及响应于所述经延迟的数字输出信号而形成的后边缘。
在特定实施例中，一种设备包括用于产生受控电压的装置及用于从所述受控电压产生具有预设频率的频率输出信号的装置。所述装置还包括用于基于所述预设频率产生计数信号的装置、用于从所述计数信号产生经延迟的数字输出信号的装置。另外，所述装置包括用于产生脉冲的装置，所述脉冲具有响应于写入命令的第一边缘且具有响应于所述经延迟的数字输出信号而形成的后边缘。所述脉冲具有对应于施加的电流电平的脉冲宽度，所述施加的电流电平超过使得数据能够写入到存储器的元件的临界电流，但所述脉冲宽度不超过脉冲宽度阈值。
在特定实施例中，一种产生写入脉冲的方法包括：检测待施加于非易失性随机存取存储器(NVRAM)装置的写入命令；确定待响应于所述写入命令而施加于所述NVRAM装置的脉冲的宽度；将所述脉冲的宽度调整第一量以产生第一经调整的脉冲；将所述第一经调整的脉冲的宽度调整第二量以产生第二经调整的脉冲；及将所述第二经调整的脉冲施加于所述NVRAM装置。所述第二量小于所述第一量。
在特定实施例中，一种产生写入脉冲以施加于存储器的方法包括：接收写入信号，及响应于所述写入信号而将脉冲信号提供到所述存储器的字线。所述脉冲信号包括具有对应于施加的电流电平的脉冲宽度的脉冲，所述施加的电流电平超过使得数据能够写入到存储器的元件的临界电流，但所述施加的电流电平不超过预定电流阈值。
在特定实施例中，一种设备包括存储可由计算机执行的指令的计算机可读有形媒体。所述指令包括：可由计算机执行以检测待施加于非易失性随机存取存储器(NVRAM)装置的写入命令的指令，及可由计算机执行以确定待响应于所述写入命令而施加于所述NVRAM装置的脉冲的宽度的指令。所述指令进一步包括：可由计算机执行以将所述脉冲的宽度调整第一量以产生第一经调整的脉冲的指令，及可由计算机执行以将所述第一经调整的脉冲的宽度调整第二量以产生第二经调整的脉冲且将所述第二经调整的脉冲施加于所述NVRAM装置的指令。所述第二量小于所述第一量。
在特定实施例中，一种装置包括外壳、天线、耦合到所述天线以发射及接收信号的收发器、处理器及耦合到存储器的脉冲产生器。所述脉冲产生器经配置以选择性提供脉冲信号，所述脉冲信号包括具有对应于施加的电流电平的脉冲宽度的脉冲，所述施加的电流电平超过使得数据能够写入到存储器的元件的临界电流。另外，所述施加的电流电平不超过预定电流阈值。在特定实施例中，所述脉冲为施加于存储器以存储数据的写入脉冲。
在特定实施例中，一种产生写入脉冲以施加于存储器的方法包括：接收写入信号，及响应于所述写入信号而将脉冲信号提供到存储器的字线。所述脉冲信号包括具有对应于施加的电流电平的脉冲宽度的脉冲，所述施加的电流电平超过使得数据能够写入到存储器的元件的临界电流，但所述施加的电流电平不对应于超过预定电流阈值的电流电平。
所揭示实施例所提供的一个特定优点为对应于施加的电流电平的写入脉冲的产生，所述施加的电流电平超过使得数据能够写入到存储器的元件的临界电流，但其中所述施加的电流电平不超过预定电流阈值。因此，节省了电力。
在参阅了包括以下段落(附图说明、具体实施方式及权利要求书)的完整申请案后，本发明的其它方面、优点及特征将变得显而易见。
附图说明
图1为包括写入脉冲产生器及存储器的系统的说明性实施例的框图；
图2为用以产生可由图1的系统使用的受控电压的装置的说明性实施例的示意图；
图3为用以产生具有受控脉冲宽度的脉冲的装置的说明性实施例的框图；
图4为用于延迟脉冲的后边缘的移位寄存器的说明性实施例的框图；
图5为包括写入脉冲产生器及存储器的系统的第二实施例的框图；
图6为用以产生具有大致与环境条件无关的脉冲宽度的脉冲的系统的说明性实施例的时序图；
图7为设定脉冲的脉冲宽度的方法的特定说明性实施例的流程图；
图8为设定脉冲的脉冲宽度的方法的第二说明性实施例的流程图；
图9为包括图1的写入脉冲产生器的说明性通信装置的框图；
图10为可包括图1的写入脉冲产生器的制造工艺的说明性实施例的框图；及
图11为说明临界电流及阈值电流的图。
具体实施方式
参看图1，产生脉冲信号且将所述脉冲信号施加到存储器的系统的说明性实施例经描绘且总地表示为100。所述系统100包括耦合到非易失性随机存取存储器(NVRAM)112的写入脉冲产生器装置102。在特定说明性实例中，NVRAM 112为快闪存储器、铁电随机存取存储器(FeRAM)或磁性随机存取存储器(MRAM)。写入脉冲产生器装置102产生输入114，其施加于NVRAM 112。写入脉冲产生器装置102包括参考电路110及脉冲宽度产生器104。脉冲宽度产生器104包括粗略控制电路108及精细控制电路106。输入114包括写入脉冲130，其具有前边缘132(例如响应于写入命令120而产生的前边缘)及后边缘134(例如响应于经延迟的数字输出信号(下文参考图3进行描述)而形成的后边缘)，脉冲130是根据粗略控制电路108及精细控制电路106进行调整。另外，基于来自参考电路110的受控电压信号(下文参考图2进行描述)而供应由写入脉冲产生器装置102产生的输入114，所述受控电压信号大致与工艺、温度及电压无关。
在操作期间，写入脉冲产生器装置102产生输入114以施加于NVRAM 112。写入脉冲产生器装置102接收写入命令120，例如与当数据需要存储于NVRAM 112上时的写入信号请求有关的控制信号。写入脉冲产生器装置102随后提供脉冲输出信号，例如响应于写入命令120的到NVRAM 112的字线138的输入114。在特定实施例中，输入114包括例如具有脉冲宽度136的写入脉冲130的脉冲。脉冲宽度136对应于不超过预定电流阈值1104(参见图11)的电流电平，但对应于超过使数据能够写入到NVRAM 112的元件的临界电流1102的施加的电流电平。在特定实施例中，预定电流阈值1104为基于所要电流电平的固定阈值。举例来说，预定电流阈值1104可基于将数据值写入到NVRAM 112的存储器元件的临界电流1102加上与精细调整脉冲宽度控制电路(例如精细控制电路106)的脉冲宽度分辨率相关联的额外电流来确定。
写入脉冲产生器装置102提供具有准确脉冲宽度136的脉冲，其经配置以使用较小程度的高于克服临界电流电平1102所必需的电流的额外电流以节省能量。另外，输入114的脉冲的所产生脉冲宽度大致与例如工艺、电压及温度的外部因素无关。在特定实施例中，输入114中包括的脉冲130为写入脉冲、擦除脉冲或具有已知脉冲宽度的某一其它脉冲。
图2为参考电路110的特定说明性实施例的示意图。参考电路110包括能带隙参考(BGR)电路202。参考电路110产生大致与工艺、电压及温度无关的受控电压信号204。因此，受控电压信号204提供稳定参考以支持大致与环境因素无关的脉冲宽度产生。参考电路110包括补偿元件(例如BGR电路202)以至少部分抵消工艺变化、温度变化及供应电压变化中至少一者对受控电压(例如受控电压信号204)的影响。
参考电路110可经实施以包括多种可用能带隙参考中的一者。在典型BGR电路中，所述电路维持具有正温度系数的内部电压源及具有负温度系数的另一内部电压源。通过将两个内部电压加在一起，温度相关性可消除或降低且所得输出为大致与温度无关的恒定电压。另外，因为许多工艺参数随温度而改变，所以输出也大致与工艺无关。因此，来自参考电路110的受控电压信号204大致与工艺、电压及温度无关。
图3展示包括产生经延迟的数字输出信号312的电路的脉冲宽度产生器104的特定说明性实施例。经延迟的数字输出信号312由锁存器电路320使用以产生包括于输入114中的脉冲130的后边缘134。脉冲宽度产生器104包括精细控制电路106，其经配置以产生具有预设频率328的频率输出信号308。在特定实施例中，频率输出信号308的预设频率328与受控电压信号204成比例。在另一特定实施例中，精细控制电路106包括电压控制振荡器302。在另一特定实施例中，精细控制电路106包括一个以上电压控制振荡器302。
脉冲宽度产生器104还包括粗略控制电路108，粗略控制电路108包括二进制计数器304及移位寄存器306。在特定实施例中，移位寄存器306提供延迟电路功能性且经耦合以接收来自二进制计数器304的计数信号310以在其输出处产生经延迟的数字输出信号312。以此方式，移位寄存器306可添加受控量的延迟以确定脉冲130的后边缘134的时序。
脉冲宽度产生器104进一步包括锁存器电路320，其经耦合以接收来自移位寄存器306的经延迟的数字输出信号312。锁存器电路320产生输入114，其中输入114中包括的脉冲130的前边缘132是响应于写入命令120而产生，且脉冲130的后边缘134是响应于来自移位寄存器306的经延迟的数字输出信号312而产生。
在操作期间，计数器304基于由电压控制振荡器302提供的频率输出信号308的预设频率328而产生计数信号310。例如移位寄存器306的延迟电路经耦合以接收来自计数器304的计数信号310且产生经延迟的数字输出信号312。来自移位寄存器306的经延迟的数字输出信号312以与电压控制振荡器302的预设频率328不同的频率操作。
锁存器电路320产生包括于输入114中的脉冲130，其中脉冲130含有响应于写入命令120的前边缘132及响应于来自粗略控制电路108的经延迟的数字输出信号312而形成的后边缘134。以此方式，锁存器电路320产生具有可变宽度的输入114，其中前边缘132是响应于写入命令(例如在写入脉冲产生器装置102处接收的写入命令控制输入120)而确定且产生，且后边缘是响应于由二进制计数器304响应于电压控制振荡器302而驱动的移位寄存器306的输出而产生。在特定实施例中，脉冲宽度产生器104响应于接收到的信号(例如受控电压信号204)而产生多个脉冲。受控电压信号204是由如先前所述的参考电路110产生。
在特定实施例中，锁存器电路320耦合到存储器(例如NVRAM 112)的字线138，且使得能够存取NVRAM 112的至少一个单元140。输入114中包括的脉冲130的脉冲宽度136是由至少一个可编程输入信号控制。在特定实施例中，可存在多个可编程输入信号。举例来说，电压控制振荡器302可包括可编程电压控制输入322，计数器304可包括计数器控制输入324，且移位寄存器306可包括可编程移位控制输入326。输入114包括具有脉冲宽度136的写入脉冲130，脉冲宽度136经控制以便提供对应于用以将数据值写入到存储器装置(例如非易失性存储器装置112)的至少一个单元140的电流电平的足够持续时间。另外，输入114的写入脉冲大致与工艺、电压及温度变化无关。
在产生输入114的写入脉冲后，锁存器电路320复位且产生复位信号以复位计数器304、移位寄存器306或所述两者，为后续脉冲的产生做准备。应注意到，由电压控制振荡器302产生的预设频率328与受控电压信号204成比例。以此方式，大致与环境无关的控制电压信号204产生也大致与例如工艺、电压及温度的环境因素无关的频率。因此，由电压振荡器302产生的预设频率328大致与工艺、电压及温度的预测范围无关。另外，输入114的写入脉冲130具有由精细控制电路106及粗略控制电路108以将脉冲宽度界定在预定宽度范围内的方式控制的宽度。在特定实施例中，输入114的写入脉冲130具有对应于施加的电流电平的脉冲宽度136，所述施加的电流电平超过使得数据能够写入到NVRAM 112的元件的临界电流1102，但不超过电流阈值1104且在脉冲宽度阈值1106内。对应电流阈值1104超过临界电流1102相对较小程度的额外电流，所述额外电流高于克服临界电流电平所必需的电流以节省能量。
图4为移位寄存器306的特定说明性实施例的框图。移位寄存器306包括时钟信号410，D触发器402、404、406及408，及分接头414、416、418及420。D触发器402-408经配置以在时钟信号410的每一有效转变(active transition)时移位或延迟计数器304的计数信号310输出。分接头414-420经配置以允许特定经移位或经延迟的计数信号310作为经延迟的数字输出信号312发送到锁存器320。
在操作期间，在移位寄存器306接收计数信号310后，在时钟信号410的第一次有效转变时，D触发器402将移位信号422发送到分接头414。如果分接头414经配置以允许移位信号422发送到锁存器320，则移位信号422被发送到锁存器320。然而，如果分接头414未经配置以允许移位信号422发送到锁存器320，则移位信号422不被发送到锁存器320。
在时钟信号410的下次有效转变时，D触发器404将移位信号424发送到分接头416。如果分接头416经配置以允许移位信号424发送到锁存器320，则移位信号424被发送到锁存器320。然而，如果分接头416未经配置以允许移位信号424发送到锁存器320，则移位信号424不被发送到锁存器320。
在时钟信号410的下次有效转变时，D触发器406将移位信号426发送到分接头418。如果分接头418经配置以允许移位信号426发送到锁存器320，则移位信号426被发送到锁存器320。然而，如果分接头418未经配置以允许移位信号426发送到锁存器320，则移位信号426不被发送到锁存器320。
在时钟信号410的下次有效转变时，D触发器408将移位信号428发送到分接头420。如果分接头420经配置以允许移位信号428发送到锁存器320，则移位信号428被发送到锁存器320。然而，如果分接头420未经配置以允许移位信号428发送到锁存器320，则移位信号428不被发送到锁存器320。使用移位控制信号326来确定哪一分接头将对应移位信号发送到锁存器320。
图5为说明关于图1-4参考的装置及电路的操作的流程图。所述方法包括在控制元件502处接收时钟信号410及写入命令信号602(如图6中所示)。控制元件502产生写入命令信号604(如图6中所示)，其使锁存器产生脉冲的前边缘。随后，控制元件502产生电压控制振荡器启用信号606(如图6中所示)，其被发送到精细控制电路106。在特定实施例中，精细控制电路106包括奇数个VCO 302且每一VCO 302可由电压控制输入322调整。另外，参考电路110产生受控电压信号204且将受控电压信号204发射到精细控制电路106。精细控制电路106响应于受控电压信号204而产生预设频率328。含有预设频率328的信号308被发送到粗略控制电路108。
在特定实施例中，粗略控制电路108中的二进制计数器304将具有预设频率328的信号308转换为计数信号310且将计数信号310发射到移位寄存器306。移位寄存器306将计数信号310转换为经延迟的数字输出信号312。锁存器320使用经延迟的数字输出信号312作为触发来产生输入114中所包括的脉冲的后边缘。在特定实施例中，输入114被发送到局部复位元件504。局部复位元件504随后发射复位信号608以复位计数器304、移位寄存器306及锁存器320，以准备接收下一受控电压信号308。另外，局部复位504起始将输入114发送到非易失性存储器装置112。在特定实施例中，复位信号608的后边缘确定输入114中所包括的脉冲130的后边缘134。
因此，输入114包括具有响应于写入信号604的前边缘的第一边缘及响应于经延迟的数字输出信号312的后边缘的脉冲。以此方式，输入114中所包括的脉冲的宽度可基于所要控制而精确控制及调整，且为大致与工艺、电压及温度无关的宽度。因此，提供稳健且精确的脉冲宽度产生器。
图7呈现产生写入脉冲的方法(总地表示为700)的特定说明性实施例的流程图。在说明性实施例中，方法700可由图1的系统100执行。
在702中，检测待施加于非易失性随机存取存储器装置的写入命令。举例来说，控制元件502可检测写入命令信号604且非易失性随机存取存储器(NVRAM)可为非易失性存储器装置112。在704中，确定响应于写入命令而施加于NVRAM装置的脉冲的宽度。举例来说，脉冲的宽度可通过参阅来自NVRAM装置制造者的文档来确定，或可经由递增脉冲宽度直到达到临界电流借此使得数据能够写入到NVRAM中的实验来确定。在706中，将脉冲的宽度调整第一量以产生第一经调整的脉冲。举例来说，粗略控制电路108可用于将脉冲的宽度调整第一量。在708中，将第一经调整的脉冲的宽度调整第二量以产生第二经调整的脉冲，其中第二量小于第一量。举例来说，精细控制电路106中的电压控制振荡器302可用于将第一脉冲的宽度调整第二量。在710中，将第二经调整的脉冲施加于NVRAM装置。举例来说，第二经调整的脉冲可由锁存器320使用以产生输入114中所包括的写入脉冲的后边缘134且写入脉冲可施加于非易失性存储器装置112。
图8说明产生写入脉冲以施加于存储器的方法(总地表示为800)的特定说明性实施例。在说明性实施例中，方法800可由图1的系统100执行。
在802中，接收写入命令信号。举例来说，控制元件502可接收写入命令信号604。在804中，响应于写入命令信号，产生脉冲信号，其包括具有对应于施加的电流电平的脉冲宽度的脉冲，所述施加的电流电平超过使得数据能够写入到存储器的元件的临界电流。举例来说，精细控制电路106中的电压控制振荡器302可用于产生脉冲130的后边缘134以界定脉冲宽度136，所述脉冲宽度136对应于施加的电流电平(所述施加的电流电平超过使得数据能够写入到NVRAM 112的元件的临界电流1102)，但在脉冲宽度阈值1106内。在804中，所产生的脉冲被提供到存储器的字线138。举例来说，响应于写入命令信号604，锁存器320可将输入114提供到NVRAM 112的字线138。
图9为无线通信装置的说明性实施例的框图。无线通信装置900包括耦合到写入脉冲产生器964的数字信号处理器(DSP)910。在特定实施例中，写入脉冲产生器964为图1的系统100且可根据图7的方法700或图8的方法800或其任何组合操作。无线装置900可为蜂窝式电话、终端、手持机、PDA、无线调制解调器等。
图9还指示显示器控制器926耦合到DSP 910及显示器928。此外，输入装置930耦合到DSP 910。另外，存储器932耦合到写入脉冲产生器964。编码器/解码器(CODEC)934也耦合到DSP 910。扬声器936及麦克风938耦合到CODEC 934。又，无线控制器940耦合到DSP 910及无线天线942。在特定实施例中，电源944耦合到芯片上系统922。在特定实施例中，如图9中所说明，显示器928、输入装置930、扬声器936、麦克风938、无线天线942及电源944在芯片上系统922外部。然而，其各自耦合到芯片上系统922的一组件。
无线装置900能够经由接收路径及发射路径提供双向通信。在接收路径上，由基站发射的信号由无线天线942接收且提供到DSP 910。DSP 910调节接收到的信号且使其数字化。无线控制器940执行用于数据发射及接收的处理，例如编码、调制、解调及解码。显示器控制器926对视频应用程序(例如摄录像机(camcorder)、视频回放及视频会议)的视频内容(例如，静态图像、动态视频及动态文本)执行处理且执行处理以促进视频、图像及文本在显示器928上的显示。CODEC 934对音频内容执行处理以促进扬声器936及麦克风938的使用。在操作期间，写入脉冲产生器装置964产生脉冲信号以施加于存储器932。脉冲信号被施加于存储器932的字线138以使得数据能够写入到存储器932的元件。
前述所揭示装置及功能性可经设计且配置成存储于计算机可读媒体上的计算机文件(例如RTL、GDSII、GERBER等)。一些或所有这些文件可被提供到基于这些文件制造装置的制造处理者。所得产品包括半导体晶片，其随后被切成半导体裸片且封装成半导体芯片。所述芯片随后用于上述装置中。
图10描绘电子装置制造工艺1000的特定说明性实施例。在制造工艺1000中，例如在研究计算机1006处接收物理装置信息1002。物理装置信息1002可包括表示半导体装置(例如图1的写入脉冲产生器及存储器、图5的写入脉冲产生器及存储器或其任何组合)的至少一个物理性质的设计信息。举例来说，物理装置信息1002可包括经由耦合到研究计算机1006的用户接口1004输入的物理参数、材料特征及结构信息。研究计算机1006包括耦合到计算机可读媒体(例如存储器1010)的处理器1008，例如一个或一个以上处理核心。存储器1010可存储计算机可读指令，所述计算机可读指令可执行以致使处理器1008转换物理装置信息1002以遵守文件格式且产生库文件1012。
在特定实施例中，库文件1012包括至少一个包括经转换设计信息的数据文件。举例来说，库文件1012可包括半导体装置的库，半导体装置包括图1的写入脉冲产生器，如图5中所描绘的包括精细控制电路106、粗略控制电路108、参考电路110及锁存器320的写入脉冲产生器，或其任何组合的半导体装置，所述库经提供以供电子设计自动化(EDA)工具1020使用。
库文件1012可在包括耦合到存储器1018的处理器1016(例如一个或一个以上处理核心)的设计计算机1014处结合EDA工具1020一起使用。EDA工具1020可作为处理器可执行指令而存储于存储器1018处以使得设计计算机1014的用户能够设计使用库文件1012的图1的写入脉冲产生器及存储器、图5的写入脉冲产生器及存储器，或其任何组合的电路。举例来说，设计计算机1014的用户可经由耦合到设计计算机1014的用户接口1024输入电路设计信息1022。电路设计信息1022可包括表示半导体装置(例如图1的写入脉冲产生器，如图5中所描绘的包括精细控制电路106、粗略控制电路108、参考电路110及锁存器320的写入脉冲产生器或其任何组合的半导体装置)的至少一个物理性质的设计信息。为了说明，电路设计性质可包括电路设计中特定电路的标识及与其它元件的关系、定位信息、特征大小信息、互连信息或表示半导体装置的物理性质的其它信息。
设计计算机1014可经配置以转换设计信息(包括电路设计信息1022)以遵守文件格式。为了说明，文件构成可包括以层级格式(例如图形数据系统(GDSII)文件格式)表示平面几何形状、文本卷标及关于电路布局的其它信息的数据库二进制文件格式。设计计算机1014可经配置以产生包括经转换设计信息的数据文件，例如除其它电路或信息外还包括描述图1的写入脉冲产生器102，如图5中所描绘的包括精细控制电路106、粗略控制电路108、参考电路110及锁存器320的写入脉冲产生器或其任何组合的信息的GDSII文件1026。为了说明，数据文件可包括对应于包括图1的写入脉冲产生器且还包括芯片上系统(SOC)内的其它电子电路及组件的SOC的信息。
可在制造工艺1028中接收GDSII文件1026以根据GDSII文件1026中的经转换信息制造图1的写入脉冲产生器102，如图5中所描绘的包括精细控制电路106、粗略控制电路108、参考电路110及锁存器320的写入脉冲产生器或其任何组合。举例来说，装置制造工艺可包括将GDSII文件1026提供给掩模制造商1030以产生一个或一个以上掩模，例如待用于光刻加工的掩模，其被说明为代表性掩模1032。掩模1032可在制造工艺期间用于产生一个或一个以上晶片1034，其可经测试且分成裸片，例如代表性裸片1036。裸片1036包括一电路，所述电路包括图1的写入脉冲产生器102，如图5中所描绘的包括精细控制电路106、粗略控制电路108、参考电路110及锁存器320的写入脉冲产生器或其任何组合。
裸片1036可被提供到封装工艺1038，其中裸片1036被并入到代表性封装1040中。举例来说，封装1040可包括单一裸片1036或多个裸片，例如封装中系统(SiP)布置。封装1040可经配置以符合一种或一种以上标准或规范，例如联合电子装置工程协会(JEDEC)标准。
关于封装1040的信息可例如经由存储于计算机1046中的组件库分配给各个产品设计者。计算机1046可包括耦合到存储器1050的处理器1048(例如一个或一个以上处理核心)。印刷电路板(PCB)工具可作为处理器可执行指令而存储于存储器1050处以处理经由用户接口1044从计算机1046的用户接收的PCB设计信息1042。PCB设计信息1042可包括封装半导体装置在电路板上的物理定位信息，封装半导体装置对应于包括图1的写入脉冲产生器102，如图5中所描绘的包括精细控制电路106、粗略控制电路108、参考电路110及锁存器320的写入脉冲产生器或其任何组合的封装1040。
计算机1046可经配置以转换PCB设计信息1042以产生数据文件，例如具有包括封装半导体装置在电路板上的物理定位信息以及例如迹线及通孔的电连接件布局的数据的GERBER文件1052，其中封装半导体装置对应于包括图1的写入脉冲产生器102，如图5中所描绘的包括精细控制电路106、粗略控制电路108、参考电路110及锁存器320的写入脉冲产生器或其任何组合的封装1040。在其它实施例中，由经转换PCB设计信息产生的数据文件可具有不同于GERBER格式的格式。
GERBER文件1052可在板组装工艺1054中被接收且用于产生PCB，例如根据存储于GERBER文件1052内的设计信息制造的代表性PCB 1056。举例来说，GERBER文件1052可被上载到一个或一个以上机器以执行PCB制造工艺的各个步骤。PCB 1056可被填充有包括封装1040的电子组件以形成代表性印刷电路组合件(PCA)1058。
PCA 1058可在产品制造工艺1060中接收且集成到一个或一个以上电子装置(例如第一代表性电子装置1062及第二代表性电子装置1064)中。作为说明性、非限制性实例，第一代表性电子装置1062、第二代表性电子装置1064或两者可选自机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理(PDA)、固定位置数据单元及计算机的群组。作为另一说明性、非限制性实例，电子装置1062及1064中的一者或一者以上可为远程单元，例如移动电话、手持式个人通信系统(PCS)单元、便携型数据单元(例如个人数据助理)、支持全球定位系统(GPS)的装置、导航装置、固定位置数据单元(例如仪表读取设备)，或存储或检索数据或计算机指令的任何其它装置，或其任何组合。尽管图1、图5及图9中的一者或一者以上可根据本发明的教示内容说明远程单元，但本发明并不限于这些示范性说明单元。本发明的实施例可适当用于包括包括存储器的有源集成电路及用于测试及特性化的芯片上电路的任何装置中。
因此，图1的写入脉冲产生器102，如图5中所描绘的包括精细控制电路106、粗略控制电路108、参考电路110及锁存器320的写入脉冲产生器或其任何组合可被制造、加工且并入到电子装置中，如说明性工艺1000中所述。关于图1、图5及图9所揭示的实施例的一个或一个以上方面可在各个加工阶段包括于例如库文件1012、GDSII文件1026及GERBER文件1052内，以及存储于研究计算机1006的存储器1010、设计计算机1014的存储器1018、计算机1046的存储器1050、在各个阶段(例如在板组装工艺1054中)使用的一个或一个以上其它计算机或处理器(未图示)的存储器中，且还并入到例如掩模1032、裸片1036、封装1040、PCA 1058、其它产品(例如原型电路或装置(未图示))或其任何组合的一个或一个以上其它物理实施例中。尽管描绘了从物理装置设计到最终产品的各个代表性制造阶段，但在其它实施例中可使用更少阶段或可包括额外阶段。类似地，工艺1000可由单一实体执行，或由执行工艺1000的各个阶段的一个或一个以上实体执行。
所属领域的技术人员应进一步了解，结合本文中所揭示的实施例所描述的各种说明性逻辑块、配置、模块、电路及算法步骤可实施为电子硬件、计算机软件或两者的组合。上文已大体在功能性方向描述各种说明性组件、块、配置、模块、电路及步骤。所述功能性是实施为硬件还是软件取决于特定应用及强加于整个系统的设计约束。所属领域的技术人员可针对每一特定应用以不同方式实施所描述的功能性，但所述实施决策不应被理解为会造成偏离本发明的范畴。
结合本文中所揭示的实施例而描述的方法或算法的步骤可直接体现于硬件中、由处理器执行的软件模块中，或两者的组合中。软件模块可驻留于随机存取存储器(“RAM”)、快闪存储器、只读存储器(“ROM”)、可编程只读存储器(“PROM”)、可擦除可编程只读存储器(“EPROM”)、电可擦除可编程只读存储器(“EEPROM”)、寄存器、硬盘、可装卸盘、压缩光盘只读存储器(“CD-ROM”)，或此项技术中已知的任何其它形式的存储媒体中。示范性存储媒体耦合到处理器，以使得所述处理器可从所述存储媒体读取信息及将信息写入到所述存储媒体。在替代例中，存储媒体可与处理器形成一体。所述处理器及所述存储媒体可驻留于专用集成电路(“ASIC”)中。所述ASIC可驻留于计算装置或用户终端中。在替代例中，处理器及存储媒体可作为离散组件驻留于计算装置或用户终端中。
提供所揭示的实施例的先前描述以使得任何所属领域的技术人员能够制造或使用所揭示的实施例。对这些实施例的各种修改对于所属领域的技术人员将显而易见，且本文中所界定的一般原理可在不偏离本发明的精神或范畴的情况下应用于其它实施例。因此，本发明不意在限于本文中所展示的实施例，而应符合与如由所附权利要求书界定的原理及新颖特征一致的可能最宽范畴。

Claims (40)

1.一种设备，其包含：
半导体装置，其包含：
参考电压电路，其用以产生受控电压；
精细控制电路，其经配置以产生具有预设频率的频率输出信号；
计数器，其用以基于所述预设频率产生计数信号；
延迟电路，其经耦合以接收所述计数信号且产生经延迟的数字输出信号；以及
锁存器，其用以产生具有响应于写入命令的第一边缘且具有响应于所述经延迟的数字输出信号而形成的后边缘的脉冲。
2.根据权利要求1所述的设备，其集成于至少一个半导体裸片中。
3.根据权利要求1所述的设备，其进一步包含选自由以下各项组成的群组的装置：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理(PDA)、固定位置数据单元及计算机，所述半导体装置集成到所述装置中。
4.根据权利要求1所述的设备，其中所述锁存器耦合到存储器装置的字线以使得能够存取所述存储器装置的至少一个单元，且其中所述脉冲的持续时间是经由至少一个可编程输入信号控制。
5.根据权利要求4所述的设备，其中所述存储器装置为非易失性存储器装置，且其中所述脉冲的所述持续时间经控制以提供将值写入到所述存储器装置的所述至少一个单元的足够持续时间。
6.根据权利要求1所述的设备，其中所述脉冲具有大致与工艺、电压及温度变化无关的脉冲宽度。
7.根据权利要求1所述的设备，其中所述脉冲被提供到磁性随机存取存储器(MRAM)。
8.根据权利要求1所述的设备，其中所述锁存器产生复位信号，所述复位信号用于复位所述计数器及所述延迟电路中的至少一者。
9.根据权利要求1所述的设备，其中所述延迟电路为移位寄存器。
10.根据权利要求1所述的设备，其中所述预设频率与所述受控电压成比例。
11.一种设备，其包含：
用于产生受控电压的装置；
用于从所述受控电压产生具有预设频率的频率输出信号的装置；
用于基于所述预设频率产生计数信号的装置；
用于从所述计数信号产生经延迟的数字输出信号的装置；以及
用于产生脉冲的装置，所述脉冲具有响应于写入命令的第一边缘且具有响应于所述经延迟的数字输出信号而形成的后边缘，其中所述脉冲具有对应于施加的电流电平的脉冲宽度，所述施加的电流电平超过使得数据能够写入到存储器的元件的临界电流，但所述脉冲宽度不超过脉冲宽度阈值。
12.根据权利要求11所述的设备，其集成于至少一个半导体裸片中。
13.根据权利要求11所述的设备，其进一步包含选自由以下各项组成的群组的装置：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理(PDA)、固定位置数据单元及计算机，所述用于产生所述脉冲的装置集成到所述装置中。
14.根据权利要求11所述的设备，其中所述脉冲响应于粗略调整电路，且所述经延迟的数字输出信号响应于精细调整电路。
15.一种方法，其包含：
检测待施加于非易失性随机存取存储器(NVRAM)装置的写入命令；
确定待响应于所述写入命令而施加于所述NVRAM装置的脉冲的宽度；
将所述脉冲的所述宽度调整第一量以产生第一经调整的脉冲；
将所述第一经调整的脉冲的宽度调整第二量以产生第二经调整的脉冲，其中所述第二量小于所述第一量；以及
将所述第二经调整的脉冲施加于所述NVRAM装置。
16.根据权利要求15所述的方法，其中在集成到电子装置中的处理器处执行检测写入命令、确定脉冲的宽度、将所述脉冲的所述宽度调整第一量、将所述第一经调整的脉冲的宽度调整第二量及将所述第二经调整的脉冲施加于所述NVRAM装置。
17.根据权利要求15所述的方法，其中待响应于所述写入命令而施加于所述NVRAM装置的所述第二经调整的脉冲的宽度与工艺、电压及温度的预测范围无关。
18.根据权利要求15所述的方法，其中由耦合到所述NVRAM的字线的锁存器施加所述第二经调整的脉冲。
19.根据权利要求15所述的方法，其中所述第一经调整的脉冲响应于粗略脉冲宽度调整电路，且所述第二经调整的脉冲响应于精细脉冲宽度调整电路。
20.根据权利要求19所述的方法，其中所述粗略脉冲宽度调整电路包括计数器及移位寄存器。
21.根据权利要求18所述的方法，其进一步包含在分接头处接收输入以控制所述粗略脉冲宽度调整电路的所述移位寄存器的延迟。
22.一种方法，其包含：
第一步骤，其用于检测待施加于非易失性随机存取存储器(NVRAM)装置的写入命令；
第二步骤，其用于确定待响应于所述写入命令而施加于所述NVRAM装置的脉冲的宽度；
第三步骤，其用于将所述脉冲的所述宽度调整第一量以产生第一经调整的脉冲；
第四步骤，其用于将所述第一经调整的脉冲的宽度调整第二量以产生第二经调整的脉冲，其中所述第二量小于所述第一量；以及
第五步骤，其用于将所述第二经调整的脉冲施加于所述NVRAM装置。
23.根据权利要求22所述的方法，其中由集成到电子装置中的处理器执行所述第一步骤、所述第二步骤、所述第三步骤、所述第四步骤及所述第五步骤。
24.一种存储可由计算机执行的指令的计算机可读有形媒体，所述指令包含：
可由所述计算机执行以检测待施加于非易失性随机存取存储器(NVRAM)装置的写入命令的指令；
可由所述计算机执行以确定待响应于所述写入命令而施加于所述NVRAM装置的脉冲的宽度的指令；
可由所述计算机执行以将所述脉冲的所述宽度调整第一量以产生第一经调整的脉冲的指令；
可由所述计算机执行以将所述第一经调整的脉冲的宽度调整第二量以产生第二经调整的脉冲的指令，其中所述第二量小于所述第一量；以及
可由所述计算机执行以将所述第二经调整的脉冲施加于所述NVRAM装置的指令。
25.根据权利要求24所述的计算机可读有形媒体，其中所述指令可由集成于装置中的处理器执行，所述装置选自由以下各项组成的群组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理(PDA)、固定位置数据单元及计算机。
26.一种方法，其包含：
接收表示半导体装置的至少一个物理性质的设计信息，所述半导体装置包括：
参考电压电路，其用以产生受控电压；
精细控制电路，其经配置以产生具有预设频率的频率输出信号；
计数器，其用以基于所述预设频率产生计数信号；
延迟电路，其经耦合以接收所述计数信号且产生经延迟的数字输出信号；以及
锁存器，其用以产生具有响应于写入命令的第一边缘且具有响应于所述经延迟的数字输出信号而形成的后边缘的脉冲；
转换所述设计信息以遵守文件格式；以及
产生包括所述经转换设计信息的数据文件。
27.根据权利要求26所述的方法，其中所述数据文件包括GDSII格式。
28.一种方法，其包含：
接收包括对应于半导体装置的设计信息的数据文件；以及
根据所述设计信息制造所述半导体装置，其中所述半导体装置包括：
参考电压电路，其用以产生受控电压；
精细控制电路，其经配置以产生具有预设频率的频率输出信号；
计数器，其用以基于所述预设频率产生计数信号；
延迟电路，其经耦合以接收所述计数信号且产生经延迟的数字输出信号；以及
锁存器，其用以产生具有响应于写入命令的第一边缘且具有响应于所述经延迟的数字输出信号而形成的后边缘的脉冲。
29.根据权利要求28所述的方法，其中所述数据文件包括GDSII格式。
30.一种方法，其包含：
接收包括封装半导体装置在电路板上的物理定位信息的设计信息，包括半导体结构的所述封装半导体装置包含：
参考电压电路，其用以产生受控电压；
精细控制电路，其经配置以产生具有预设频率的频率输出信号；
计数器，其用以基于所述预设频率产生计数信号；
延迟电路，其经耦合以接收所述计数信号且产生经延迟的数字输出信号；以及
锁存器，其用以产生具有响应于写入命令的第一边缘且具有响应于所述经延迟的数字输出信号而形成的后边缘的脉冲；以及
转换所述设计信息以产生数据文件。
31.根据权利要求30所述的方法，其中所述数据文件具有GERBER格式。
32.一种方法，其包含：
接收包括设计信息的数据文件，所述设计信息包括封装半导体装置在电路板上的物理定位信息；以及
根据所述设计信息制造所述电路板，所述电路板经配置以容纳所述封装半导体装置，其中所述封装半导体装置包括：
参考电压电路，其用以产生受控电压；
精细控制电路，其经配置以产生具有预设频率的频率输出信号；
计数器，其用以基于所述预设频率产生计数信号；
延迟电路，其经耦合以接收所述计数信号且产生经延迟的数字输出信号；以及
锁存器，其用以产生具有响应于写入命令的第一边缘且具有响应于所述经延迟的数字输出信号而形成的后边缘的脉冲。
33.根据权利要求32所述的方法，其中所述数据文件具有GERBER格式。
34.根据权利要求32所述的方法，其进一步包含将所述电路板集成到装置中，所述装置选自由以下各项组成的群组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理(PDA)、固定位置数据单元及计算机。
35.一种设备，其包含：
外壳；
天线；
收发器，其耦合到所述天线以发射及接收信号；
处理器；
脉冲产生器，其耦合到存储器且经配置以选择性提供具有对应于施加的电流电平的脉冲宽度的脉冲，所述施加的电流电平超过使得数据能够写入到所述存储器的元件的临界电流，且其中所述脉冲宽度不超过脉冲宽度阈值。
36.根据权利要求35所述的设备，其中所述脉冲产生器集成于至少一个半导体裸片中。
37.根据权利要求35所述的装置，其中所述脉冲宽度大致与工艺、电压及温度的预测范围无关。
38.一种方法，其包含：
接收写入信号；以及
响应于所述写入信号而将脉冲信号提供到存储器的字线，其中所述脉冲信号包括具有对应于施加的电流电平的脉冲宽度的脉冲，所述施加的电流电平超过使得数据能够写入到所述存储器的元件的临界电流，但其中所述施加的电流电平不对应于超过预定电流阈值的电流电平。
39.根据权利要求38所述的方法，其中在集成到电子装置中的处理器处执行所述接收写入信号及响应于所述写入信号而将脉冲信号提供到存储器的字线。
40.根据权利要求38所述的方法，其中所述预定电流阈值包含添加到额外电流的所述临界电流，所述额外电流与精细调整脉冲宽度控制电路的脉冲宽度分辨率相关联。
CN2010800056295A 2009-02-02 2010-02-02 脉冲产生系统及方法 Pending CN102301423A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/364,127 US8102720B2 (en) 2009-02-02 2009-02-02 System and method of pulse generation
US12/364,127 2009-02-02
PCT/US2010/022875 WO2010088661A1 (en) 2009-02-02 2010-02-02 System and method of pulse generation

Publications (1)

Publication Number Publication Date
CN102301423A true CN102301423A (zh) 2011-12-28

Family

ID=42105844

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800056295A Pending CN102301423A (zh) 2009-02-02 2010-02-02 脉冲产生系统及方法

Country Status (8)

Country Link
US (1) US8102720B2 (zh)
EP (1) EP2392008A1 (zh)
JP (1) JP5442034B2 (zh)
KR (1) KR101370999B1 (zh)
CN (1) CN102301423A (zh)
BR (1) BRPI1007327A2 (zh)
TW (1) TW201129986A (zh)
WO (1) WO2010088661A1 (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103107799A (zh) * 2013-01-15 2013-05-15 深圳市明微电子股份有限公司 一种具备驱动脉冲调节功能的功率管驱动装置
CN107645233A (zh) * 2016-07-20 2018-01-30 德州仪器公司 用于产生脉宽调制信号的方法及电路
CN108370247A (zh) * 2015-10-29 2018-08-03 韦特里西提公司 用于无线电力系统的控制器
CN109981084A (zh) * 2017-12-27 2019-07-05 一诺仪器（中国）有限公司 基于fpga的窄脉冲输出系统及方法
CN110870009A (zh) * 2017-08-07 2020-03-06 美光科技公司 用以垂直对准多电平单元的方法
CN112352280A (zh) * 2018-07-02 2021-02-09 美光科技公司 用于触发行锤击地址取样的设备及方法
CN113474668A (zh) * 2018-12-30 2021-10-01 普罗泰克斯公司 集成电路i/o完整性和退化监测
CN113721163A (zh) * 2021-08-30 2021-11-30 江苏北斗星通汽车电子有限公司 程控电源的测试脉冲生成方法、系统及电子设备
US11798610B2 (en) 2019-06-04 2023-10-24 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US11810612B2 (en) 2020-12-18 2023-11-07 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US11902060B2 (en) 2017-08-07 2024-02-13 Micron Technology, Inc. Programmable channel equalization for multi-level signaling
US11935576B2 (en) 2018-12-03 2024-03-19 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
US11955158B2 (en) 2018-10-31 2024-04-09 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
US12002501B2 (en) 2018-12-26 2024-06-04 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8195916B2 (en) * 2009-03-04 2012-06-05 Qualcomm Incorporated Apparatus and method to translate virtual addresses to physical addresses in a base plus offset addressing mode
US8638153B2 (en) 2012-03-29 2014-01-28 Qualcomm Incorporated Pulse clock generation logic with built-in level shifter and programmable rising edge and pulse width
US11726721B2 (en) * 2020-09-09 2023-08-15 Samsung Electronics Co., Ltd. Memory device for adjusting delay on data clock path, memory system including the memory device, and operating method of the memory system
CN114362727A (zh) * 2021-12-31 2022-04-15 广州星际悦动股份有限公司 脉冲信号调节方法、装置、存储介质及电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020775A (en) * 1995-07-28 2000-02-01 Micron Technology, Inc. Adjustable timer circuit
JP2002139565A (ja) * 2000-11-02 2002-05-17 Toshiba Corp レーダ装置
US6567312B1 (en) * 2000-05-15 2003-05-20 Fujitsu Limited Non-volatile semiconductor memory device having a charge storing insulation film and data holding method therefor
CN1421014A (zh) * 2000-02-28 2003-05-28 卡登斯设计系统公司 选择并获取用于电路及芯片设计的电子元件的自动化方法及系统
US20080048761A1 (en) * 2005-01-18 2008-02-28 International Business Machines Corporation Methods and Apparatus for Characterizing Electronic Fuses Used to Personalize an Integrated Circuit

Family Cites Families (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4165490A (en) * 1977-12-19 1979-08-21 International Business Machines Corporation Clock pulse generator with selective pulse delay and pulse width control
EP0527815B1 (en) * 1990-04-06 2000-07-19 Genelabs Technologies, Inc. Hepatitis c virus epitopes
KR0166712B1 (ko) * 1991-11-19 1999-03-20 강진구 프로그래머블 펄스폭변조신호발생기
US5404054A (en) * 1992-08-06 1995-04-04 Silicon Systems, Inc. Method and apparatus for controlling programmable hysteresis
JP3476231B2 (ja) * 1993-01-29 2003-12-10 三菱電機エンジニアリング株式会社 同期型半導体記憶装置および半導体記憶装置
JPH07334412A (ja) * 1994-06-10 1995-12-22 Fujitsu General Ltd 画像データ転送回路
KR970051393A (ko) * 1995-12-29 1997-07-29 김광호 불휘발성 반도체 메모리 장치의 명령 레지스터
JP3893167B2 (ja) * 1996-04-26 2007-03-14 株式会社ルネサステクノロジ 同期型半導体記憶装置
US5990276A (en) * 1996-05-10 1999-11-23 Schering Corporation Synthetic inhibitors of hepatitis C virus NS3 protease
ZA979327B (en) * 1996-10-18 1998-05-11 Vertex Pharma Inhibitors of serine proteases, particularly hepatitis C virus NS3 protease.
US5994937A (en) * 1996-11-06 1999-11-30 International Business Machines Corporation Temperature and power supply adjusted address transition detector
JP3557059B2 (ja) * 1996-11-27 2004-08-25 富士通株式会社 パルス幅制御装置
JPH10222994A (ja) * 1997-02-06 1998-08-21 Mitsubishi Electric Corp 半導体記憶装置の読み出し電圧制御装置
US6004933A (en) * 1997-04-25 1999-12-21 Cortech Inc. Cysteine protease inhibitors
CA2294562C (en) * 1997-08-11 2005-07-26 Boehringer Ingelheim (Canada) Ltd. Hepatitis c inhibitor peptide analogues
US6337589B1 (en) * 1997-09-11 2002-01-08 Mitsubishi Denki Kabushiki Kaisha Phase-lock loop with independent phase and frequency adjustments
US6323180B1 (en) * 1998-08-10 2001-11-27 Boehringer Ingelheim (Canada) Ltd Hepatitis C inhibitor tri-peptides
US6608027B1 (en) * 1999-04-06 2003-08-19 Boehringer Ingelheim (Canada) Ltd Macrocyclic peptides active against the hepatitis C virus
IL151934A0 (en) * 2000-04-05 2003-04-10 Schering Corp Macrocyclic ns3-serine protease inhibitors of hepatitis c virus comprising n-cyclic p2 moieties
NZ521456A (en) * 2000-04-19 2004-07-30 Schering Corp Macrocyclic NS3-Serine protease inhibitors of hepatitis C virus comprising alkyl and aryl alanine P2 moieties
JP2001356960A (ja) * 2000-06-16 2001-12-26 Nec Shizuoka Ltd 書き込み制御装置及び書き込み制御方法並びに記録媒体
AR034127A1 (es) * 2000-07-21 2004-02-04 Schering Corp Imidazolidinonas como inhibidores de ns3-serina proteasa del virus de hepatitis c, composicion farmaceutica, un metodo para su preparacion, y el uso de las mismas para la manufactura de un medicamento
DK1385870T3 (da) * 2000-07-21 2010-07-05 Schering Corp Peptider som inhibitorer af NS3-serinprotease fra hepatitis C-virus
BR0112666A (pt) * 2000-07-21 2003-06-10 Schering Corp Peptìdeos como inibidores de ns3-serina protease de vìrus da hepatite c
US6625057B2 (en) * 2000-11-17 2003-09-23 Kabushiki Kaisha Toshiba Magnetoresistive memory device
DE60119968T2 (de) * 2000-11-20 2007-01-18 Bristol-Myers Squibb Co. Hepatitis c tripeptid inhibitoren
IL155842A0 (en) * 2000-12-12 2003-12-23 Schering Corp Diaryl peptides as ns3-serine protease inhibitors of hepatitis c virus
AU2002230764A1 (en) * 2000-12-13 2002-06-24 Bristol-Myers Squibb Pharma Company Imidazolidinones and their related derivatives as hepatitis c virus ns3 protease inhibitors
US6653295B2 (en) * 2000-12-13 2003-11-25 Bristol-Myers Squibb Company Inhibitors of hepatitis C virus NS3 protease
JP3532153B2 (ja) * 2000-12-22 2004-05-31 沖電気工業株式会社 レベルシフタ制御回路
US6867185B2 (en) * 2001-12-20 2005-03-15 Bristol-Myers Squibb Company Inhibitors of hepatitis C virus
US7091184B2 (en) * 2002-02-01 2006-08-15 Boehringer Ingelheim International Gmbh Hepatitis C inhibitor tri-peptides
US6642204B2 (en) * 2002-02-01 2003-11-04 Boehringer Ingelheim International Gmbh Hepatitis C inhibitor tri-peptides
JP3808799B2 (ja) * 2002-05-15 2006-08-16 株式会社東芝 磁気ランダムアクセスメモリ
AU2003248535A1 (en) * 2002-05-20 2003-12-12 Bristol-Myers Squibb Company Heterocyclicsulfonamide hepatitis c virus inhibitors
US6878722B2 (en) * 2002-05-20 2005-04-12 Bristol-Myers Squibb Company Substituted cycloalkyl P1′ hepatitis C virus inhibitors
AU2003299519A1 (en) * 2002-05-20 2004-05-04 Bristol-Myers Squibb Company Hepatitis c virus inhibitors
MY140680A (en) * 2002-05-20 2010-01-15 Bristol Myers Squibb Co Hepatitis c virus inhibitors
JP4192510B2 (ja) * 2002-06-14 2008-12-10 日本電気株式会社 半導体装置
US6714440B2 (en) * 2002-06-28 2004-03-30 Motorola, Inc. Memory architecture with write circuitry and method therefor
US6711052B2 (en) * 2002-06-28 2004-03-23 Motorola, Inc. Memory having a precharge circuit and method therefor
US7601709B2 (en) * 2003-02-07 2009-10-13 Enanta Pharmaceuticals, Inc. Macrocyclic hepatitis C serine protease inhibitors
CA2516018C (en) * 2003-03-05 2011-08-23 Boehringer Ingelheim International Gmbh Hepatitis c inhibitor peptide analogs
UY28240A1 (es) * 2003-03-27 2004-11-08 Boehringer Ingelheim Pharma Fases cristalinas de un potente inhibidor de la hcv
US7113014B1 (en) * 2003-03-28 2006-09-26 National Semiconductor Corporation Pulse width modulator
EP2332935A1 (en) * 2003-04-11 2011-06-15 Vertex Pharmaceuticals Incorporated Inhibitors of serine proteases, particularly HCV NS3-NS4A protease
US7176208B2 (en) * 2003-04-18 2007-02-13 Enanta Pharmaceuticals, Inc. Quinoxalinyl macrocyclic hepatitis C serine protease inhibitors
US7125845B2 (en) * 2003-07-03 2006-10-24 Enanta Pharmaceuticals, Inc. Aza-peptide macrocyclic hepatitis C serine protease inhibitors
AU2004282148A1 (en) * 2003-10-10 2005-04-28 Vertex Pharmaceuticals Incoporated Inhibitors of serine proteases, particularly HCV NS3-NS4A protease
US7126844B2 (en) * 2003-11-30 2006-10-24 Union Semiconductor Technology Corporation Apparatus to improve stability of an MRAM over process and operational variations
DE10359791A1 (de) * 2003-12-19 2005-07-21 Bayer Healthcare Ag Substituierte Thiophene
BRPI0508095A (pt) * 2004-02-27 2007-07-17 Schering Corp compostos como inibidores de ns3 serina protease do vìrus da hepatite c
US7173057B2 (en) * 2004-02-27 2007-02-06 Schering Corporation Ketoamides with cyclic P4'S as inhibitors of NS3 protease of hepatitis C virus
CA2577812A1 (en) * 2004-08-27 2006-03-09 Schering Corporation Acylsulfonamide compounds as inhibitors of hepatitis c virus ns3 serine protease
US7170819B2 (en) * 2005-05-04 2007-01-30 Infineon Technologies Ag Integrated semiconductor memory device for synchronizing a signal with a clock signal
US20070021351A1 (en) * 2005-06-02 2007-01-25 Schering Corporation Liver/plasma concentration ratio for dosing hepatitis C virus protease inhibitor
TW200738742A (en) * 2005-07-14 2007-10-16 Gilead Sciences Inc Antiviral compounds
TWI389908B (zh) * 2005-07-14 2013-03-21 Gilead Sciences Inc 抗病毒化合物類
KR101294467B1 (ko) * 2005-07-25 2013-09-09 인터뮨, 인크. Ｃ형 간염 바이러스 복제의 신규 거대고리형 억제제
ES2401661T3 (es) * 2005-08-02 2013-04-23 Vertex Pharmaceuticals Incorporated Inhibidores de serina proteasas
US7399758B2 (en) * 2005-09-12 2008-07-15 Meanwell Nicholas A Cyclopropyl fused indolobenzazepine HCV NS5B inhibitors
US7473688B2 (en) * 2005-09-13 2009-01-06 Bristol-Myers Squibb Company Indolobenzazepine HCV NS5B inhibitors
US7772183B2 (en) * 2005-10-12 2010-08-10 Bristol-Myers Squibb Company Hepatitis C virus inhibitors
US7741281B2 (en) * 2005-11-03 2010-06-22 Bristol-Myers Squibb Company Hepatitis C virus inhibitors
US7268589B2 (en) * 2005-12-16 2007-09-11 Actel Corporation Address transition detector for fast flash memory device
US20070200949A1 (en) * 2006-02-21 2007-08-30 Qualcomm Incorporated Rapid tuning in multimedia applications
CN101617371B (zh) * 2007-02-16 2014-03-26 莫塞德技术公司 具有多个外部电源的非易失性半导体存储器
US7633804B2 (en) * 2008-03-20 2009-12-15 Micron Technology, Inc. Adjusting programming or erase voltage pulses in response to the number of programming or erase failures
US7821840B2 (en) * 2008-11-24 2010-10-26 Spansion Llc Multi-phase programming of multi-level memory

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020775A (en) * 1995-07-28 2000-02-01 Micron Technology, Inc. Adjustable timer circuit
CN1421014A (zh) * 2000-02-28 2003-05-28 卡登斯设计系统公司 选择并获取用于电路及芯片设计的电子元件的自动化方法及系统
US6567312B1 (en) * 2000-05-15 2003-05-20 Fujitsu Limited Non-volatile semiconductor memory device having a charge storing insulation film and data holding method therefor
JP2002139565A (ja) * 2000-11-02 2002-05-17 Toshiba Corp レーダ装置
US20080048761A1 (en) * 2005-01-18 2008-02-28 International Business Machines Corporation Methods and Apparatus for Characterizing Electronic Fuses Used to Personalize an Integrated Circuit

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103107799B (zh) * 2013-01-15 2015-10-21 深圳市明微电子股份有限公司 一种具备驱动脉冲调节功能的功率管驱动装置
CN103107799A (zh) * 2013-01-15 2013-05-15 深圳市明微电子股份有限公司 一种具备驱动脉冲调节功能的功率管驱动装置
CN108370247A (zh) * 2015-10-29 2018-08-03 韦特里西提公司 用于无线电力系统的控制器
CN107645233A (zh) * 2016-07-20 2018-01-30 德州仪器公司 用于产生脉宽调制信号的方法及电路
CN107645233B (zh) * 2016-07-20 2021-02-19 德州仪器公司 用于产生脉宽调制信号的方法及电路
CN110870009A (zh) * 2017-08-07 2020-03-06 美光科技公司 用以垂直对准多电平单元的方法
CN110870009B (zh) * 2017-08-07 2024-05-07 美光科技公司 用以垂直对准多电平单元的方法
US11902060B2 (en) 2017-08-07 2024-02-13 Micron Technology, Inc. Programmable channel equalization for multi-level signaling
CN109981084B (zh) * 2017-12-27 2023-06-30 一诺仪器（中国）有限公司 基于fpga的窄脉冲输出系统及方法
CN109981084A (zh) * 2017-12-27 2019-07-05 一诺仪器（中国）有限公司 基于fpga的窄脉冲输出系统及方法
CN112352280B (zh) * 2018-07-02 2023-11-07 美光科技公司 用于触发行锤击地址取样的设备及方法
CN112352280A (zh) * 2018-07-02 2021-02-09 美光科技公司 用于触发行锤击地址取样的设备及方法
US11955158B2 (en) 2018-10-31 2024-04-09 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
US11935576B2 (en) 2018-12-03 2024-03-19 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
US12002501B2 (en) 2018-12-26 2024-06-04 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
CN113474668A (zh) * 2018-12-30 2021-10-01 普罗泰克斯公司 集成电路i/o完整性和退化监测
US11798610B2 (en) 2019-06-04 2023-10-24 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US11810612B2 (en) 2020-12-18 2023-11-07 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
CN113721163A (zh) * 2021-08-30 2021-11-30 江苏北斗星通汽车电子有限公司 程控电源的测试脉冲生成方法、系统及电子设备

Also Published As

Publication number Publication date
TW201129986A (en) 2011-09-01
BRPI1007327A2 (pt) 2018-03-27
JP2012517050A (ja) 2012-07-26
KR101370999B1 (ko) 2014-03-10
KR20110122725A (ko) 2011-11-10
US8102720B2 (en) 2012-01-24
US20100195379A1 (en) 2010-08-05
JP5442034B2 (ja) 2014-03-12
EP2392008A1 (en) 2011-12-07
WO2010088661A1 (en) 2010-08-05

Similar Documents

Publication Publication Date Title
CN102301423A (zh) 脉冲产生系统及方法
US8572418B2 (en) Moving clock gating cell closer to clock source based on enable signal propagation time to clocked storage element
US8381144B2 (en) System and method of test mode gate operation
US8269567B2 (en) Flicker noise cancellation in oscillators
CN107003708B (zh) 用于整体能量管理的电压缩放
CN105579986B (zh) 用于刷新存储器单元的方法和装置
US9875209B2 (en) Synchronous data-link throughput enhancement technique based on data signal duty-cycle and phase modulation/demodulation
CN105190757A (zh) 用于动态地确定存储器设备的定时参数的系统和方法
CN105814638B (zh) 执行低功率存储器操作的系统和方法
EP2973577B1 (en) System and method to regulate operating voltage of a memory array
US8680908B2 (en) On-chip coarse delay calibration
CN105518847A (zh) 改变多核的栅极长度的系统和方法
US9542518B2 (en) User experience based management technique for mobile system-on-chips
US20160093345A1 (en) Dynamic random access memory timing adjustments

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20111228