CN105579986B - 用于刷新存储器单元的方法和装置 - Google Patents

用于刷新存储器单元的方法和装置 Download PDF

Info

Publication number
CN105579986B
CN105579986B CN201480052801.0A CN201480052801A CN105579986B CN 105579986 B CN105579986 B CN 105579986B CN 201480052801 A CN201480052801 A CN 201480052801A CN 105579986 B CN105579986 B CN 105579986B
Authority
CN
China
Prior art keywords
memory
retention time
rate
equipment
refresh
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201480052801.0A
Other languages
English (en)
Other versions
CN105579986A (zh
Inventor
X·董
J·P·金
D·V·斯里拉玛吉利
J·徐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN105579986A publication Critical patent/CN105579986A/zh
Application granted granted Critical
Publication of CN105579986B publication Critical patent/CN105579986B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4068—Voltage or leakage in refresh operations
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Abstract

存储器设备可以将与刷新率有关的信息发送到存储器控制器。存储器控制器可以基于收到信息来指令各存储器设备进行刷新。

Description

用于刷新存储器单元的方法和装置
相关申请的交叉引用
本申请要求来自于2013年9月25日提交的题为“METHOD AND APPARATUS FORREFRESHING A MEMORY CELL(用于刷新存储器单元的方法和装置)”的美国临时申请No.61/882,490以及于2014年3月20日提交的题为“METHOD AND APPARATUS FOR REFRESHING AMEMORY CELL(用于刷新存储器单元的方法和装置)”的美国非临时申请No.14/220,862的优先权，这两个申请的内容通过援引整体纳入于此。
领域
本公开一般涉及存储器设备。
相关技术描述
技术进步已产生越来越小且越来越强大的计算设备。例如，当前存在各种各样的便携式个人计算设备，包括较小、轻量且易于由用户携带的无线计算设备，诸如便携式无线电话、个人数字助理(PDA)以及寻呼设备。更具体地，便携式无线电话(诸如蜂窝电话和网际协议(IP)电话)可通过无线网络传达语音和数据分组。此外，许多此类无线电话包括被纳入于其中的其他类型的设备。例如，无线电话还可包括数码相机、数码摄像机、数字记录器以及音频文件播放器。
无线电话可包括易失性存储器设备，易失性存储器设备包括被周期性地刷新以维持数据完整性的存储器单元。易失性存储器设备可以使用内部电路系统“自刷新”存储器单元；然而，自刷新过程可能导致不同的存储器设备在不同时间由于每一存储器设备根据其自己的时间表进行刷新而不可用于存取。替换地，存储器控制器可以使用“自动刷新”过程来控制对存储器单元的刷新。然而，自动刷新过程可能忽视易失性存储器设备的特定特性(例如，温度)。为了确保数据完整性，自动刷新过程可基于工业标准来刷新存储器单元，该工业标准产生大的保护带(例如，实际刷新过程以及基于易失性存储器设备的温度的刷新过程之间的时间区间)，该保护带在存储器设备比需要的情况下更频繁地被更新时可能增加功耗。
概述
公开了用于刷新存储器单元的装置和方法。易失性存储器设备(例如，动态随机存取存储器(DRAM)设备)可包括用于存储易失性存储器设备的保留简档信息的模式寄存器。保留简档信息可对应于针对易失性存储器设备内的存储器单元的基于易失性存储器设备的温度的刷新率。存储器控制器可以访问来自模式寄存器的保留简档信息，并且基于刷新率来生成刷新命令。例如，存储器控制器可以将具有最快刷新率的易失性存储器设备指定为“主”设备而将其余的易失性存储器设备指定为“从”设备。存储器控制器可以基于主设备的刷新率将刷新命令发送到主设备和从设备。存储器单元可响应于接收到刷新命令而被刷新。在其它实现中，易失性存储器设备可以使用一个或多个边带信道来向存储器控制器传达基于易失性存储器设备的温度的脉冲(表示刷新率)。存储器控制器可以确定哪个易失性存储器设备具有高于其它易失性存储器设备的脉冲率的脉冲率并且将所确定的易失性存储器设备指定为主设备。
在一特定实施例中，一种装置包括一存储器设备，该存储器设备包括用于存储该存储器设备的保留时间简档信息的专用数据存储。专用数据存储中的保留时间简档信息能够经由数据总线由存储器控制器访问。
在另一特定实施例中，一种装置包括一存储器控制器，该存储器控制器被配置成从存储器设备的专用数据存储读取保留时间简档信息。存储器控制器还被配置成按照至少部分地基于保留时间简档信息的速率来生成刷新命令。存储器控制器被进一步配置成经由命令总线将刷新命令发送到存储器设备。刷新命令指令存储器设备刷新存储器单元。
在另一特定实施例中，一种方法包括将保留时间简档信息存储在存储器设备的专用数据存储处。该方法进一步包括从存储器控制器接收刷新命令。存储器控制器按照至少部分地基于保留时间简档信息的速率来发送刷新命令。该方法还包括响应于接收到刷新命令来刷新存储器设备内的存储器单元。
在另一特定实施例中，一种方法包括在存储器控制器处从存储器设备的专用数据存储读取保留时间简档信息。该方法还包括按照至少部分地基于保留时间简档信息的速率来生成刷新命令。该方法进一步包括经由命令总线将刷新命令发送到存储器设备。刷新命令指令存储器设备刷新存储器单元。
在另一特定实施例中，一种装置包括一存储器设备，该存储器设备包括一定时器，该定时器被配置成通过边带信道将脉冲发送到存储器控制器。该定时器按照与存储器设备中的第一存储器单元的刷新率相关联的速率来发送脉冲。
在另一特定实施例中，一种装置包括一存储器控制器，该存储器控制器被配置成检测第一边带信道上的来自第一存储器设备的第一脉冲的第一速率。第一速率与第一存储器设备中的第一存储器单元的刷新率相关联。存储器控制器还被配置成检测第二边带信道上的来自第二存储器设备的第二脉冲的第二速率。第二速率与第二存储器设备中的第二存储器单元的刷新率相关联。存储器控制器被进一步配置成以第一速率或以第二速率将刷新命令发送到第一存储器设备以及发送到第二存储器设备。刷新命令指令第一存储器设备刷新第一存储器单元。刷新命令还指令第二存储器设备刷新第二存储器单元。
在另一特定实施例中，一种方法包括在存储器控制器处检测第一边带信道上的来自第一存储器设备的第一脉冲的第一速率。第一速率与第一存储器设备中的第一存储器单元的刷新率相关联。该方法还包括检测第二边带信道上的来自第二存储器设备的第二脉冲的第二速率。第二速率与第二存储器设备中的第二存储器单元的刷新率相关联。该方法进一步包括以第一速率或以第二速率将刷新命令发送到第一存储器设备以及发送到第二存储器设备。刷新命令指令第一存储器设备刷新第一存储器单元。刷新命令还指令第二存储器设备刷新第二存储器单元。
所公开的实施例中的至少一个实施例提供的特定优点包括通过使用存储器控制器基于易失性存储器设备的温度和保留时间简档信息来同步存储器单元的刷新操作而降低易失性存储器设备的功耗。本公开的其他方面、优点和特征将在阅读了整个申请后变得明了，整个申请包括下述章节：附图简述、详细描述以及权利要求书。
附图简述
图1是解说能操作用于刷新存储器单元的系统的特定实施例的图示；
图2是解说能操作用于刷新存储器单元的系统的另一特定实施例的框图；
图3是解说能操作用于刷新存储器单元的系统的另一特定实施例的框图；
图4是解说用于刷新存储器单元的方法的特定实施例的流程图；
图5是解说用于刷新存储器单元的方法的另一特定实施例的流程图；
图6是能操作用于根据图1-5的系统和方法来执行存储器单元刷新操作的无线设备的框图；以及
图7是用于制造包括能操作用于刷新存储器单元的组件的电子设备的制造过程的特定解说性实施例的数据流图。
详细描述
参考图1，示出了能操作用于存储器单元的系统100的特定实施例。系统100包括存储器控制器102、第一存储器设备104和第二存储器设备106。第一存储器设备104和第二存储器设备106可以是易失性存储器设备。例如，第一存储器设备104和第二存储器设备106可以是动态随机存取存储器(DRAM)设备。存储器控制器102可以经由数据总线108且经由命令总线110耦合至存储器设备104、106。
第一存储器设备104可包括存储数据的第一多个存储器单元134。在一特定实施例中，第一多个存储器单元134可对应于DRAM单元。每一存储器单元可以以特定速率周期性地被刷新或重新能量化以便维持数据完整性。例如，第一多个存储器单元134可以基于存储电荷的电容器来设计，该电容器可以随着时间而放电。刷新是对电容器充电或重新能量化的过程。第一存储器设备104还可包括第一定时器130，第一定时器130可被配置成生成第一存储器设备104的第一保留时间简档信息。第一保留时间简档信息可包括指示处于特定温度的第一多个存储器单元134的第一保留时间的数据。例如，第一保留时间简档信息可包括对应于第一多个存储器单元134在不被充电(例如，刷新)的情况下在特定温度时可以维持数据完整性的时间量的数据。
第一存储器设备104还可包括第一温度传感器128。第一温度传感器128可监视第一存储器设备104的第一温度。第一多个存储器单元134的第一保留时间可至少基于第一存储器设备104的第一温度。例如，第一多个存储器单元134的第一保留时间可以随着第一存储器设备104的第一温度升高而下降。
第一存储器设备104还可包括用于存储第一保留时间简档信息的第一专用数据存储。保留时间简档信息可指示处于特定温度的第一多个存储器单元134的保留时间。作为非限制性示例，保留时间简档信息可指示第一多个存储器单元134在75华氏度时可以维持数据完整性达3毫秒(例如，保留时间)。存储器控制器102可以响应于温度传感器128检测到的温度改变而使用这一保留时间简档信息来调整第一多个存储器单元134的刷新率。在一特定实施例中，第一专用数据存储可以是第一模式寄存器122。在另一特定实施例中，第一专用数据存储可以是串行存在检测(SPD)芯片。如此处所使用的，术语“专用数据存储”和“模式寄存器”可以被互换地使用。“模式寄存器”可以指代被配置成存储保留时间简档信息和/或温度信息的任何芯片、设备、和/或寄存器。第一定时器130可被配置成将第一保留时间简档信息提供给第一模式寄存器122。附加地或替换地，第一保留时间简档信息可对应于第一模式寄存器122中存储的硬编码数据。在其它实现中，第一模式寄存器122可包括存储第一保留时间简档信息的只读存储元件。例如，可以通过设置第一模式寄存器122的磁性隧道结(MTJ)元件来存储保留时间简档信息。
第一存储器设备104还可包括用于存储与第一存储器设备104相关联的第一温度信息的第二专用数据存储。在一特定实施例中，第二专用数据存储可以是第二模式寄存器124。第一温度传感器128可被配置成将第一温度信息提供给第二模式寄存器124以及基于第一温度传感器128取得的温度测量来周期性地更新第一温度信息。
第二存储器设备106包括第二多个存储器单元154、第二定时器150、和第二温度传感器148。第二多个存储器单元154、第二定时器150、以及第二温度传感器148可以按照分别参照第一多个存储器单元134、第一定时器130、和第一温度传感器128描述的基本类似的方式关于第二存储器设备106来操作。第二存储器设备106还包括第三模式寄存器142和第四模式寄存器144。第三模式寄存器142可被配置成存储与第二多个存储器单元154相关联的第二保留时间简档信息，并且第四模式寄存器144可被配置成存储与第二存储器设备106相关联的第二温度信息。
在一特定实施例中，第一存储器设备104和第二存储器设备106可以在系统100的共同秩内并且可以以“锁步”方式被访问。例如，存储器设备104、106可以在共同时间经历读操作并且可以在共同时间被刷新。
存储器控制器102可包括刷新定时器112和命令调度器114。存储器控制器102可被配置成经由数据总线108访问存储在模式寄存器122、124、142、144中的数据。在一特定实施例中，数据总线108可以是被配置成传达来自每一模式寄存器122、124、142、144的16位数据的64位总线。存储器控制器102可被配置成从第一模式寄存器122读取第一保留时间简档信息以及从第三模式寄存器142读取第二保留时间简档信息。在一特定实施例中，存储器控制器102可包括用于存储第一和第二保留时间简档信息的多个模式寄存器。
存储器控制器102可被配置成使用模式寄存器读取(MRR)命令来读取第一和第二保留时间简档信息以及第一和第二温度信息。在一特定实施例中，判决逻辑113可以基于保留时间简档信息和温度信息来确定哪个存储器设备104、106是“主”设备(例如，具有与存储器单元134、154相关联的最短保留时间)。例如，如果第一和第二保留时间简档信息以及第一和第二温度信息指示第一多个存储器单元134的第一保留时间短于第二多个存储器单元154的第二保留时间，则第一存储器设备104可以是主设备。替换地，如果第一和第二保留时间简档信息以及第一和第二温度信息指示第二保留时间短于第一保留时间，则第二存储器设备106可以是主设备。
存储器控制器102可以至少部分地基于与主设备相关联的保留时间简档信息来修改(例如，调整)刷新定时器112。例如，刷新定时器112可以按照特定速率将信号发送到命令调度器114以生成刷新命令。如果第一存储器设备104是主设备(且第二存储器设备106是“从”设备)，则存储器控制器102可以修改刷新定时器112以按照与第一保留时间相关联的速率将信号发送到命令调度器114。如果第二存储器设备104是主设备(且第一存储器设备104是从设备)，则存储器控制器102可以修改刷新定时器112以按照与第二保留时间相关联的速率将信号发送到命令调度器114。命令调度器114可以基于保留时间简档信息和温度信息来按照特定速率生成刷新命令。命令调度器114可以经由命令总线110将刷新命令传送到存储器设备104、106。
第一存储器设备104的第一命令解码器126可被配置成从命令调度器114接收刷新命令，而第二存储器设备106的第二命令解码器146可被配置成从命令调度器114接收刷新命令。第一和第二命令解码器126、146可以解码刷新命令，并且分别将经解码的刷新命令提供到第一和第二刷新电路132、152。第一刷新电路132可以响应于接收到经解码的刷新命令来生成电压信号以对第一多个存储器单元134的电容器充电，并且第二刷新电路152可以响应于接收到经解码的刷新命令来生成电压信号以对第二多个存储器单元154的电容器充电。对电容器充电刷新了存储器单元134、154以维持数据完整性。
图1的系统100可以结合自刷新存储器操作的益处以及自动刷新操作的益处。例如，系统100可以通过在存储器控制器102处(例如，在刷新定时器112处)发起刷新过程以以锁步方式维持第一存储器设备104和第二存储器设备106的操作来改善存储器设备104、106处的数据吞吐量。系统100还可利用位于存储器设备104、106上的温度传感器128、148来确定存储器单元134、154的保留时间。因而，保留时间可基于存储器设备134、154的具体特性(例如，温度和保留时间简档信息)，并且可以长于标准化保留时间，诸如由电子器件工程联合委员会(JEDEC)标准所指定的标准化保留时间。例如，在典型的工作温度(例如，近似于85摄氏度)的情况下，系统100与常规自动刷新存储器操作相比可以降低存储器设备104、106处的功耗量达约百分之五十。在相对较低的工作温度(例如，近似于25摄氏度)的情况下，系统100与常规自动刷新存储器操作相比可以降低存储器设备104、106处的功耗量达约百分之八十。
参考图2，示出了能操作用于刷新存储器单元的系统200的特定实施例。系统200包括存储器控制器202、第一存储器设备204和第二存储器设备206。第一存储器设备204和第二存储器设备206可以是易失性存储器设备。例如，第一存储器设备204和第二存储器设备206可以是动态随机存取存储器(DRAM)设备。存储器控制器202可以经由命令总线208且经由边带信道210(例如，单个边带信道)耦合至存储器设备204、206。在一特定实施例中，系统200还可包括数据总线(未示出)。
第一存储器设备204可包括存储数据的第一多个存储器单元234。在一特定实施例中，第一多个存储器单元234可对应于DRAM单元。第一多个存储器单元234可以按照与图1的第一多个存储器单元134基本类似的方式来操作。例如，第一多个存储器单元234中的每一存储器单元可以按照特定刷新率被刷新或重新能量化以便维持数据完整性。
第一存储器设备204还包括第一温度传感器228。第一温度传感器228可监视第一存储器设备204的第一温度。第一存储器设备204还包括被配置成基于第一温度以第一速率来生成第一脉冲的第一定时器230。例如，第一速率可以随着第一存储器设备204的第一温度升高而增加。第一速率可对应于第一多个存储器单元234在没有被充电(例如，刷新)的情况下可以维持数据完整性的时间量。因而，第一速率可以与第一多个存储器单元234的刷新率相关联。第一定时器230可以按照第一速率在边带信道210上将第一脉冲传送到存储器控制器202。
第二存储器设备206包括第二多个存储器单元254、第二定时器250、和第二温度传感器248。第二多个存储器单元254、第二定时器250、以及第二温度传感器248可以按照分别参照第一多个存储器单元234、第一定时器230、和第一温度传感器228描述的基本类似的方式关于第二存储器设备206来操作。第二定时器250可被配置成基于第二存储器设备206的第二温度来以第二速率生成第二脉冲。第二速率可对应于第二多个存储器单元254在没有被充电(例如，刷新)的情况下可以维持数据完整性的时间量。第二定时器250可以按照第二速率在边带信道210上将第二脉冲传送到存储器控制器202。
在一特定实施例中，第一存储器设备204和第二存储器设备206可以在系统200的共同秩内并且可以以“锁步”方式被访问。例如，存储器设备204、206可以在共同时间经历读操作并且可以在共同时间被刷新。
存储器控制器202可被配置成检测边带信道210上的第一脉冲的第一速率以及检测边带信道210上的第二脉冲的第二速率。例如，存储器控制器202可以停用(例如，下电)第二存储器设备206以隔离第一存储器设备204。通过隔离第一存储器设备204，存储器控制器202可以检测第一脉冲的第一速率并且可以记录第一速率。存储器控制器202可以重新激活(例如，上电)第二存储器设备206并且停用第一存储器设备204以隔离第二存储器设备206。通过隔离第二存储器设备206，存储器控制器202可以检测第二脉冲的第二速率并且可以记录第二速率。
存储器控制器202可包括被配置成按照第一速率或第二速率来生成刷新命令并且经由命令总线208将刷新命令传送到存储器设备204、206的命令调度器214。例如，存储器控制器202可被配置成确定第一速率是否高于第二速率。响应于确定第一速率高于第二速率(例如，第二存储器设备206是从设备而第一存储器设备204是主设备)，命令调度器214可以按照第一速率来生成和传送刷新命令。响应于确定第一速率不高于第二速率(例如，第二存储器设备206是主设备而第一存储器设备204是从设备)，命令调度器214可以按照第二速率来生成和传送刷新命令。
第一存储器设备204的第一命令解码器226可被配置成从命令调度器214接收刷新命令，而第二存储器设备206的第二命令解码器246可被配置成从命令调度器214接收刷新命令。第一和第二命令解码器226、246可以解码刷新命令，并且分别将经解码的刷新命令提供到第一和第二刷新电路232、252。第一刷新电路232响应于接收到经解码的刷新命令来生成电压信号以对第一多个存储器单元234的电容器充电，并且第二刷新电路252响应于接收到经解码的刷新命令来生成电压信号以对第二多个存储器单元254的电容器充电。对电容器充电刷新了存储器单元234、254以维持数据完整性。
图2的系统200可以结合自刷新存储器操作的益处以及自动刷新操作的益处。例如，系统200可以通过在存储器控制器202处发起刷新过程以以锁步的方式维持第一存储器设备204和第二存储器设备206的操作来改善存储器设备204、106处的数据吞吐量。
参考图3，示出了能操作用于刷新存储器单元的系统300的另一特定实施例。系统300包括存储器控制器302、第一存储器设备204和第二存储器设备206。
在所解说的实施例中，存储器控制器202包括耦合至第一边带信道308以及耦合至第二边带信道309(例如，两个不同的边带信道)的选择电路系统360。第一脉冲经由第一边带信道308按照第一速率从第一定时器230被传达到选择电路系统360。第二脉冲经由第二边带信道309按照第二速率从第二定时器250被传达到选择电路系统360。
选择电路系统360可被配置成同时检测第一速率的第一脉冲以及第二速率的第二脉冲。响应于检测到第一脉冲和第二脉冲，选择电路系统360可以确定第一速率是否高于第二速率。响应于确定第一速率高于第二速率，命令调度器214可以按照第一速率来生成和传送刷新命令。响应于确定第一速率不高于第二速率，命令调度器214可以按照第二速率来生成和传送刷新命令。
图3的系统300可以同时接收和处理DRAM内部刷新节拍(例如，第一脉冲和第二脉冲)，从而放弃参照图2描述的停用过程。放弃停用过程可以改善总体存储器性能并且节省原本可被用于停用和重新激活存储器设备204、206的能量。选择电路系统360还可在不必停用存储器设备204、206的情况下周期性地检查第一速率是否高于第二速率。例如，如果第一速率和/或第二速率改变达足以导致存储器设备从从设备转变为主设备的量，则存储器控制器202可以基于新的主设备的脉冲来改变刷新命令被发送的速率而不必使存储器设备204、206下电。
尽管图1-3中解说的系统100-300示出了两个存储器设备，但在其它实施例中，系统100-300可包括以锁步方式的附加的存储器设备。作为一非限制性示例，系统100-300中的一者或多者可包括以锁步方式的八个存储器设备。
参考图4，示出了用于解说用于刷新存储器单元的方法的特定实施例的流程图。图4的第一方法400可以由存储器设备来执行，诸如图1的存储器设备104、106。图4的第二方法410可以由存储器设备来执行，诸如图1的存储器设备102。
第一方法400可包括在402在存储器设备处生成保留时间简档信息。例如，在图1中，第一定时器130可以生成第一存储器设备104的第一保留时间简档信息。第一保留时间简档信息可包括指示第一多个存储器单元134的第一保留时间的数据。例如，第一保留时间简档信息可包括对应于第一多个存储器单元134在不被充电(例如，刷新)的情况下可以维持数据完整性的时间量的数据。在其它实施例中，保留时间简档信息可以被硬编码在存储器设备处，诸如图1的第一模式寄存器122中。例如，保留时间简档信息可指示存储器设备内特定温度时存储器单元的保留时间。
在404，保留时间简档信息可以被存储在存储器设备的第一专用数据存储处。例如，在图1中，第一模式寄存器122可以存储第一保留时间简档信息。在406，可以从存储器控制器接收刷新命令。例如，在图1中，第一命令解码器126可以从命令调度器114接收刷新命令。如果第一保留时间低于第二保留时间，则刷新命令可以按照至少部分地基于第一保留时间简档信息的速率来接收，或者如果第二保留时间低于第一保留时间，则刷新命令可以按照至少部分地基于第二保留时间简档信息的速率来接收。
在408，存储器设备内的存储器单元可响应于接收到刷新命令来被刷新。例如，在图1中，第一命令解码器126可以解码刷新命令并且将经解码的刷新命令提供到第一刷新电路132。第一刷新电路132可以响应于接收到经解码的刷新命令来生成电压信号以对第一多个存储器单元134的电容器充电。对电容器充电刷新了存储器单元134以维持数据完整性。
第二方法410包括在412在存储器控制器处从存储器设备的第一专用数据存储读取保留简档信息。例如，在图1中，存储器控制器102可从第一模式寄存器122读取第一保留时间简档信息以及从第三模式寄存器142读取第二保留时间简档信息。存储器控制器102可使用模式寄存器读取(MRR)命令来读取第一和第二保留时间简档信息以及第一和第二温度信息。
在414，可以按照至少部分地基于保留时间简档信息的速率来生成刷新命令。例如，在图1中，判决逻辑113可以基于保留时间简档信息和温度信息来确定哪个存储器设备104、106是主设备(例如，具有与存储器单元134、154相关联的最短保留时间)。存储器控制器102可以基于与主设备相关联的保留时间简档信息来修改(例如，调整)刷新定时器112。例如，刷新定时器112可以按照特定速率将信号发送到命令调度器114以生成刷新命令。如果第一存储器设备104是主设备，则存储器控制器102可以修改刷新定时器112以按照与第一保留时间相关联的速率将信号发送到命令调度器114。如果第二存储器设备106是主设备，则存储器控制器102可以修改刷新定时器112以按照与第二保留时间相关联的速率将信号发送到命令调度器114。命令调度器114可以按照基于保留时间简档信息的特定速率来生成刷新命令。
在416，可以经由命令总线将刷新命令发送到存储器设备。例如，在图1中，命令调度器114可以经由命令总线110将刷新命令传送到存储器设备104、106。存储器设备104、106可以响应于接收到刷新命令来刷新存储器单元134、154。
图4的方法400、410可以结合自刷新存储器操作的益处以及自动刷新操作的益处。例如，方法400、410可以通过在存储器控制器102处(例如，在刷新定时器112处)发起刷新过程以锁步方式维持第一存储器设备104和第二存储器设备106的操作来改善存储器设备104、106处的数据吞吐量。方法400、410还可利用位于存储器设备104、106上的温度传感器128、148来确定存储器单元134、154的保留时间。因而，保留时间可基于存储器设备134、154的具体特性(例如，温度和保留时间简档信息)，并且可以长于标准化保留时间，诸如由JEDEC标准所指定的标准化保留时间。例如，在典型的工作温度(例如，近似于85摄氏度)的情况下，方法400、410与常规自动刷新存储器操作相比可以降低存储器设备104、106处的功耗量达约百分之五十。在相对较低的工作温度(例如，近似于25摄氏度)的情况下，方法400、410与常规自动刷新存储器操作相比可以降低存储器设备104、106处的功耗量达约百分之八十。
参考图5，示出了用于解说用于刷新存储器单元的方法500的另一特定实施例的流程图。方法500可以由存储器控制器来执行，诸如图2-3的存储器控制器202。
方法500包括在502在存储器控制器处检测第一边带信道上的来自第一存储器设备的第一脉冲的第一速率。例如，在图2中，存储器控制器202可以检测边带信道210上的来自第一存储器设备204的第一脉冲的第一速率。存储器控制器202可以停用(例如，下电)第二存储器设备206以隔离第一存储器设备204。通过隔离第一存储器设备204，存储器控制器202可以检测第一脉冲的第一速率并且可以记录第一速率。第一速率可以与第一存储器设备204中的第一多个存储器单元204的刷新率相关联。作为另一示例，在图3中，选择电路系统360可同时检测第一速率的第一脉冲以及检测第二速率的第二脉冲。选择电路系统360可以使用第一边带信道308来检测第一脉冲。
在504，可以检测第二边带信道上的来自第二存储器设备的第二脉冲的第二速率。例如，在图2中，存储器控制器202可以在边带信道210上检测第二脉冲的第二速率。存储器控制器202可以重新激活(例如，上电)第二存储器设备206并且停用第一存储器设备204以隔离第二存储器设备206。通过隔离第二存储器设备206，存储器控制器202可以检测第二脉冲的第二速率并且可以记录第二速率。作为另一示例，在图3中，选择电路系统360可同时检测第一速率的第一脉冲以及检测第二速率的第二脉冲。选择电路系统360可以使用第二边带信道309来检测第二脉冲。
在506，可以以第一速率或以第二速率将刷新命令发送到第一存储器设备以及发送到第二存储器设备。例如，在图2-3中，命令调度器214可以按照第一速率或第二速率来生成刷新命令，并且经由命令总线208将刷新命令传送到存储器设备204、206。存储器控制器202可被配置成确定第一速率是否高于第二速率。响应于确定第一速率高于第二速率(例如，第二存储器设备106是从设备而第一存储器设备104是主设备)，命令调度器214可以按照第一速率来生成和传送刷新命令。响应于确定第一速率不高于第二速率(例如，第二存储器设备106是主设备而第一存储器设备104是从设备)，命令调度器214可以按照第二速率来生成和传送刷新命令。刷新命令指令存储器设备204、206刷新存储器单元234、254。
图5的方法500可以结合自刷新存储器操作的益处以及自动刷新操作的益处。例如，方法500可以通过在存储器控制器202处发起刷新过程以以锁步方式维持第一存储器设备204和第二存储器设备206的操作来改善存储器设备204、206处的数据吞吐量。
在特定实施例中，图4-5的方法400、410和/或500可经由处理单元(诸如中央处理单元(CPU)、数字信号处理器(DSP)或控制器)的硬件(例如，现场可编程门阵列(FPGA)器件、专用集成电路(ASIC)等)、经由固件设备、或其任何组合来实现。作为示例，图4-5的方法400、410和/或500可以由执行指令的处理器来执行。图1-5因而解说了包括刷新存储器设备的存储器单元的系统和方法的示例。
参照图6，描绘了无线通信设备的特定解说性实施例的框图并将其一般地标示为600。设备600包括耦合至存储器632的处理器610(例如，中央处理单元(CPU)、数字信号处理器(DSP)等)。存储器632可包括可由处理器610和/或存储器控制器680执行的指令660以执行本文所公开的方法和过程，诸如图4-5的方法。在一特定实施例中，存储器控制器680可对应于图1-3的存储器控制器102、202或302中的一者或多者。
存储器632可以是存储器设备，诸如随机存取存储器(RAM)、磁阻随机存取存储器(MRAM)、自旋转移矩MRAM(STT-MRAM)、闪存、只读存储器(ROM)、可编程只读存储器(PROM)、可擦式可编程只读存储器(EPROM)、电可擦式可编程只读存储器(EEPROM)、寄存器、硬盘、可移动盘、或压缩碟只读存储器(CD-ROM)。存储器设备可包括在由计算机(例如，存储器控制器680和/或处理器610)执行时可以导致计算机执行图4的方法400、410的至少一部分或图5的方法500的至少一部分的指令(例如，指令660)。第一存储器设备690和第二存储器设备692可以耦合至存储器控制器680。在一特定实施例中，第一存储器设备690和第二存储器设备692可以分别对应于图1-3的第一存储器设备104、204或304以及图1-3的第二存储器设备106、206或306中的一者或多者。尽管解说了两个存储器设备690、692，但在其它实施例中，可以以锁步方式将附加的存储器设备耦合至存储器控制器680。作为非限制性示例，七个附加的存储器设备可以耦合至存储器控制器680。在一特定实施例中，存储器632还可被耦合以从存储器控制器680接收刷新命令。
图6还示出了耦合至处理器610和显示器626的显示器控制器628。编码器/解码器(CODEC)634可耦合至处理器610，如图所示。扬声器636和话筒638可耦合至CODEC 634。图6还示出无线控制器640被耦合至处理器610和天线642。在一特定实施例中，处理器610、显示器控制器626、存储器632、CODEC 634以及无线控制器640被包括在系统级封装或片上系统设备(例如，移动站调制解调器(MSM))622中。在一特定实施例中，输入设备630(诸如触摸屏和/或小键盘)和电源644被耦合至片上系统设备622。此外，在特定实施例中，如图6中所解说的，显示器628、输入设备630、扬声器636、话筒638、天线642和电源644在片上系统设备622外部。然而，显示器628、输入设备630、扬声器636、话筒638、天线642和电源644中的每一者可被耦合到片上系统设备622的组件，诸如接口或控制器。
结合所描述的实施例，第一设备包括用于在存储器设备处存储保留时间简档信息的装置。例如，用于存储保留时间简档信息的装置可包括图1的模式寄存器122、124、142、144，图1的存储器设备104、106，图7的第一存储器设备690，图6的第二存储器设备692，用于存储保留时间简档信息的一个或多个其它设备、电路、模块、或指令，或其任何组合。
第一设备还可包括用于从存储器控制器接收刷新命令的装置。例如，用于接收刷新命令的装置可包括图1的命令解码器126、146，图1的存储器设备104、106，图6的存储器设备690、692，用于接收刷新命令的一个或多个其它设备、电路、模块或指令，或其任何组合。
第一设备还可包括用于刷新存储器设备内的存储器单元的装置。例如，用于刷新存储器单元的装置可包括图1的存储器设备104、106，图1的刷新电路132、152，图6的存储器设备690、692，用于刷新存储器单元的一个或多个其它设备、电路、模块或指令，或其任何组合。
第二设备可包括用于从存储器设备的第一专用数据存储读取保留时间简档信息的装置。例如，用于读取保留时间简档信息的装置可包括图1的存储器控制器102，图1的数据总线108，图1的判决逻辑电路系统113，图6的存储器控制器680，用于读取保留时间简档信息的一个或多个其它设备、电路、模块或指令，或其任何组合。
第二设备还可包括用于按照至少部分地基于保留时间简档信息的速率来生成刷新命令的装置。例如，用于生成刷新命令的装置可包括图1的存储器控制器102，图1的刷新定时器112，图1的命令调度器114，图6的存储器控制器680，用于生成刷新命令的一个或多个其它设备、电路、模块或指令，或其任何组合。
第二设备还可包括用于将刷新命令发送到存储器设备的装置。例如，用于发送刷新命令的装置可包括图1的存储器控制器102，图1的命令调度器114，图1的命令总线110，图6的存储器控制器680，用于发送刷新命令的一个或多个其它设备、电路、模块或指令，或其任何组合。
第三设备可包括用于检测来自第一存储器设备的第一脉冲的第一速率的装置。例如，用于检测第一速率的装置可包括图2-3的存储器控制器202，图3的选择电路系统360，图2的边带信道210，图3的第一边带信道308，图6的存储器控制器680，用于检测第一速率的一个或多个其它设备、电路、模块或指令，或其任何组合。
第三设备还可包括用于检测来自第二存储器设备的第二脉冲的第二速率的装置。例如，用于检测第二速率的装置可包括图2-3的存储器控制器202，图3的选择电路系统360，图2的边带信道210，图3的第二边带信道309，图6的存储器控制器680，用于检测第二速率的一个或多个其它设备、电路、模块或指令，或其任何组合。
第三设备还可包括用于以第一速率或以第二速率将刷新命令发送到第一存储器设备以及发送到第二存储器设备的装置。例如，用于发送刷新命令的装置可包括图2-3的存储器控制器202，图2-3的命令调度器214，图2-3的命令总线208，图6的存储器控制器680，用于发送刷新命令的一个或多个其它设备、电路、模块或指令，或其任何组合。
上文公开的设备和功能性可被设计和配置在存储于计算机可读介质上的计算机文件(例如，RTL、GDSII、GERBER等)中。一些或全部此类文件可被提供给基于此类文件来制造设备的制造处理人员。结果得到的产品包括半导体晶片，其随后被切割为半导体管芯并被封装成半导体芯片。芯片接着被部署在各个设备中，诸如通信设备(例如，移动电话)、平板、膝上型计算机、个人数字助理(PDA)、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、固定位置数据单元、或计算机。图7描绘了电子设备制造过程700的特定解说性实施例。
物理器件信息702在制造过程700处(诸如在研究计算机706处)被接收。物理器件信息702可包括表示半导体器件(诸如包括图1-3的系统100-300的器件，或其任何组合)的至少一个物理属性的设计信息。例如，物理器件信息702可包括经由耦合至研究计算机704的用户接口706输入的物理参数、材料特性、以及结构信息。研究计算机706包括耦合至计算机可读介质(诸如存储器708)的处理器710，诸如一个或多个处理核。存储器710可存储计算机可读指令，其可被执行以使处理器708将物理器件信息702转换成遵循某一文件格式并生成库文件712。
在一特定实施例中，库文件712包括至少一个包括经转换的设计信息的数据文件。例如，库文件712可包括被提供与电子设计自动化(EDA)工具720联用的半导体器件的库，该半导体器件包括图1-3的系统100-300或其任何组合。
库文件712可在设计计算机720处与EDA工具714协同使用，设计计算机716包括耦合至存储器718的处理器916，诸如一个或多个处理核。EDA工具720可以在存储器718处被存储为处理器可执行指令以使得设计计算机714的用户能设计库文件712的包括图1-3的系统100-300或其任何组件的器件。例如，设计计算机714的用户可经由耦合至设计计算机714的用户接口724来输入电路设计信息722。电路设计信息722可包括表示包括图1-3的系统100-300的器件或其任何组合的半导体器件的至少一个物理属性的设计信息。作为解说，电路设计性质可包括特定电路的标识以及与电路设计中其他元件的关系、定位信息、特征尺寸信息、互连信息、或表示半导体器件的物理性质的其他信息。
设计计算机714可被配置成转换设计信息(包括电路设计信息722)以遵循某一文件格式。作为解说，该文件格式化可包括以分层格式表示关于电路布局的平面几何形状、文本标记、及其他信息的数据库二进制文件格式，诸如图形数据系统(GDSII)文件格式。设计计算机714可被配置成生成包括经转变的设计信息的数据文件，诸如包括描述包括图1-3的系统100-300或其任何组合的器件的信息的GDSII文件726。为了解说，数据文件可包括对应于包括图1-3的系统100-300或其任何组合的片上系统(SOC)且还包括SOC内的附加电子电路和组件的信息。
GDSII文件726可以在制造过程728被接收以根据GDSII文件726中的经转换信息来制造包括图1-3的系统100-300或其任何组合的半导体器件。例如，设备制造过程可包括将GDSII文件726提供给掩模制造商730以创建一个或多个掩模，诸如用于与光刻处理联用的掩模，其被解说为代表性掩模732。掩模732可在制造过程期间被用于生成一个或多个晶片734，晶片736可被测试并被分成管芯，诸如代表性管芯936。管芯736包括图1-3的系统100-300或其任何组合的电路。
管芯736可被提供给封装过程738，其中管芯736被纳入到代表性封装740中。例如，封装740可包括单个管芯736或多个管芯，诸如系统级封装(SiP)安排。封装740可被配置成遵循一个或多个标准或规范，诸如电子器件工程联合委员会(JEDEC)标准。
关于封装740的信息可诸如经由存储在计算机746处的组件库被分发给各产品设计者。计算机746可包括耦合至存储器750的处理器748，诸如一个或多个处理核。印刷电路板(PCB)工具可作为处理器可执行指令被存储在存储器750处以处理经由用户接口744从计算机746的用户接收的PCB设计信息742。PCB设计信息742可包括封装在电路板上的半导体器件的物理定位信息、对应于包括包含图1-3的系统100-300或其任何组合的器件的封装740的经封装的半导体器件。
计算机746可被配置成转换PCB设计信息742以生成数据文件，诸如具有包括经封装的半导体器件在电路板上的物理定位信息、以及电连接(诸如迹线和通孔)的布局的数据的GERBER文件752，其中经封装的半导体器件对应于封装740，包括图1-3的系统100-300或其任何组合。在其他实施例中，由经转换的PCB设计信息生成的数据文件可具有GERBER格式以外的其他格式。
GERBER文件752可在板组装过程754处被接收并且被用于创建根据GERBER文件756内存储的设计信息来制造的PCB，诸如代表性PCB 752。例如，GERBER文件752可被上传到一个或多个机器以执行PCB生产过程的各个步骤。PCB 756可填充有电子组件(包括封装740)以形成代表性印刷电路组装件(PCA)758。
PCA 758可在产品制造过程760处被接收，并被集成到一个或多个电子设备中，诸如第一代表性电子设备762和第二代表性电子设备764。作为解说的非限定性示例，第一代表性电子设备762、第二代表性电子设备764、或者这两者可选自下组：通信设备(例如，移动电话)、平板、膝上型计算机、个人数字助理(PDA)、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、固定位置的数据单元、以及计算机，其中集成了图1-3的系统100-300或其任何组合。作为另一解说性而非限定性示例，电子设备762和764中的一者或多者可以是远程单元(诸如移动电话)、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数据助理)、启用全球定位系统(GPS)的设备、导航设备、固定位置的数据单元(诸如仪表读数装备)、或者存储或检索数据或计算机指令的任何其他设备、或其任何组合。除了根据本公开的教导的远程单元以外，本公开的实施例可合适地用在包括具有存储器和片上电路系统的有源集成电路系统的任何设备中。
包括图1-3的系统100-300或其任何组合的器件可以如在解说性过程700中所描述的那样被制造、处理、并纳入到电子设备中。关于图1-6公开的各实施例的一个或多个方面可被包括在各个处理阶段，诸如被包括在库文件712、GDSII文件726、以及GERBER文件752内，以及被存储在研究计算机706的存储器710、设计计算机714的存储器718、计算机746的存储器750、在各个阶段(诸如在板组装工艺754处)使用的一个或多个其他计算机或处理器的存储器(未示出)处，并且还被纳入到一个或多个其他物理实施例中，诸如掩模732、管芯736、封装740、PCA758、其他产品(诸如原型电路或设备(未示出))中、或者其任何组合。尽管描绘了从物理器件设计到最终产品的各个代表性生产阶段，然而在其他实施例中可使用较少的阶段或可包括附加阶段。类似地，过程700可由单个实体或由执行过程700的各个阶段的一个或多个实体来执行。
本领域技术人员将进一步领会，结合本文所公开的实施例来描述的各种解说性逻辑块、配置、模块、电路、和算法步骤可实现为电子硬件、由处理设备(诸如硬件处理器)执行的计算机软件、或这两者的组合。各种解说性组件、框、配置、模块、电路、和步骤已经在上文以其功能性的形式作了一般化描述。此类功能性是被实现为硬件还是可执行软件取决于具体应用和施加于整体系统的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实现决策不应被解读为致使脱离本公开的范围。
结合本文所公开的实施例描述的方法或算法的各个步骤可直接用硬件、由处理器执行的软件模块或两者的组合来实现。软件模块可驻留在存储器设备中，诸如随机存取存储器(RAM)、磁阻随机存取存储器(MRAM)、自旋转移矩MRAM(STT-MRAM)、闪存、只读存储器(ROM)、可编程只读存储器(PROM)、可擦式可编程只读存储器(EPROM)、电可擦式可编程只读存储器(EEPROM)、寄存器、硬盘、可移动盘、或压缩碟只读存储器(CD-ROM)。示例性存储器设备被耦合到处理器，以使得处理器能从/向该存储器设备读取/写入信息。在替换方案中，存储器设备可以被整合到处理器。处理器和存储介质可驻留在专用集成电路(ASIC)中。ASIC可驻留在计算设备或用户终端中。在替换方案中，处理器和存储介质可作为分立组件驻留在计算设备或用户终端中。
提供前面对所公开的实施例的描述是为了使本领域技术人员皆能制作或使用所公开的实施例。对这些实施例的各种修改对于本领域技术人员而言将是显而易见的，并且本文中定义的原理可被应用于其他实施例而不会脱离本公开的范围。因此，本公开并非旨在被限定于本文中示出的实施例，而是应被授予与如由所附权利要求定义的原理和新颖性特征一致的最广的可能范围。

Claims (26)

1.一种装置，包括：
存储器设备，包括用于存储所述存储器设备的保留时间简档信息的专用数据存储，其中所述保留时间简档信息包括指示在第一温度时所述存储器设备内的存储器单元的第一保留时间以及在第二温度时所述存储器单元的第二保留时间的数据，其中所述第一保留时间不同于所述第二保留时间，其中所述第一温度不同于所述第二温度，以及其中所述专用数据存储中的所述保留时间简档信息能够经由数据总线由存储器控制器访问；以及
第二存储器设备，所述第二存储器设备包括用于存储所述第二存储器设备的第二保留时间简档信息的第二专用数据存储，其中所述第二保留时间简档信息包括指示在所述第一温度时所述第二存储器设备内的第二存储器单元的第三保留时间的第二数据，其中所述第三保留时间不同于所述第一保留时间，其中所述存储器设备和所述第二存储器设备从存储器控制器接收刷新命令，并且其中所述刷新命令的速率基于所述第一保留时间和所述第三保留时间中较低的那个保留时间。
2.如权利要求1所述的装置，其特征在于，所述存储器设备包括动态随机存取存储器(DRAM)设备。
3.如权利要求1所述的装置，其特征在于，所述第一保留时间对应于在所述第一温度时在不被充电的情况下所述存储器单元维持数据完整性的时间量。
4.如权利要求1所述的装置，其特征在于，所述保留时间简档信息被硬编码到所述专用数据存储中。
5.如权利要求1所述的装置，其特征在于，所述专用数据存储是模式寄存器。
6.如权利要求1所述的装置，其特征在于，所述存储器设备进一步包括用于存储与所述存储器设备相关联的温度信息的第二专用数据存储。
7.如权利要求1所述的装置，其特征在于，所述存储器响应于接收到刷新命令刷新所述存储器单元。
8.如权利要求1所述的装置，其特征在于，所述存储器设备被集成在至少一个半导体管芯中。
9.如权利要求1所述的装置，其特征在于，所述存储器设备被集成到通信设备、平板、膝上型计算机、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、个人数字助理(PDA)、固定位置数据单元、或计算机中的至少一者中。
10.一种方法，包括：
在存储器设备的专用数据存储处存储保留时间简档信息，其中所述保留时间简档信息包括指示在第一温度时所述存储器设备内的存储器单元的第一保留时间以及在第二温度时所述存储器单元的第二保留时间的数据，其中所述第一保留时间不同于所述第二保留时间，以及其中所述第一温度不同于所述第二温度；
在第二存储器设备的第二专用数据存储处存储第二保留时间简档信息，其中所述第二保留时间简档信息包括指示在所述第一温度时所述第二存储器设备内的第二存储器单元的第三保留时间的第二数据，其中所述第三保留时间不同于所述第一保留时间，
从存储器控制器接收刷新命令，其中所述刷新命令的速率基于所述第一保留时间和所述第三保留时间中较低的那个保留时间；以及
响应于接收到刷新命令来刷新所述存储器设备内的存储器单元。
11.如权利要求10所述的方法，其特征在于，所述存储器设备包括动态随机存取存储器(DRAM)设备。
12.如权利要求10所述的方法，其特征在于，所述第一保留时间对应于在所述第一温度时在不被充电的情况下所述存储器单元维持数据完整性的时间量。
13.如权利要求10所述的方法，其特征在于，所述保留时间简档信息被硬编码到所述数据存储中。
14.如权利要求10所述的方法，其特征在于，所述数据存储是模式寄存器。
15.如权利要求10所述的方法，其特征在于，刷新所述存储器单元是在集成到电子设备中的处理器处执行的。
16.一种方法，包括：
在存储器控制器处读取来自存储器设备的专用数据存储的保留时间简档信息，其中所述保留时间简档信息包括指示在第一温度时所述存储器设备内的存储器单元的第一保留时间以及在第二温度时所述存储器单元的第二保留时间的数据，其中所述第一保留时间不同于所述第二保留时间，以及其中所述第一温度不同于所述第二温度；
在所述存储器控制器处读取来自第二存储器设备的第二专用数据存储的第二保留时间简档信息，其中所述第二保留时间简档信息包括指示在所述第一温度时所述第二存储器设备内的第二存储器单元的第三保留时间的第二数据，以及其中所述第三保留时间不同于所述第一保留时间；
生成刷新命令，其中所述刷新命令的速率基于所述第一保留时间和所述第三保留时间中较低的那个保留时间；以及
经由命令总线将所述刷新命令发送到所述存储器设备，其中所述刷新命令指令所述存储器设备刷新存储器单元。
17.如权利要求16所述的方法，其特征在于，所述存储器设备包括动态随机存取存储器(DRAM)设备。
18.如权利要求16所述的方法，其特征在于，所述第一保留时间对应于在所述第一温度时在不被充电的情况下所述存储器单元维持数据完整性的时间量。
19.如权利要求16所述的方法，其特征在于，所述保留时间简档信息被硬编码到所述专用数据存储中。
20.如权利要求16所述的方法，其特征在于，所述专用数据存储是模式寄存器。
21.一种方法，包括：
在存储器控制器处检测第一边带信道上的来自第一存储器设备的第一脉冲的第一速率，其中所述第一速率与所述第一存储器设备中的第一存储器单元的刷新率相关联；
检测第二边带信道上的来自第二存储器设备的第二脉冲的第二速率，其中所述第二速率与所述第二存储器设备中的第二存储器单元的刷新率相关联；
按照所述第一速率或按照所述第二速率将刷新命令发送到所述第一存储器设备以及发送到所述第二存储器设备，其中所述刷新命令指令所述第一存储器设备刷新所述第一存储器单元，且其中所述刷新命令指令所述第二存储器设备刷新所述第二存储器单元；
停用所述第二存储器设备以检测所述第一脉冲的第一速率；
记录所述第一速率；
停用所述第一存储器设备以检测所述第二脉冲的第二速率；
记录所述第二速率；以及
确定所述第一速率是否高于所述第二速率；
其中响应于确定所述第一速率高于所述第二速率来按照所述第一速率发送所述刷新命令，且其中响应于确定所述第一速率不高于所述第二速率来按照所述第二速率发送所述刷新命令。
22.如权利要求21所述的方法，其特征在于，所述第一存储器设备和所述第二存储器设备包括动态随机存取存储器(DRAM)设备。
23.如权利要求21所述的方法，其特征在于，所述第一边带信道和所述第二边带信道是共用边带信道。
24.如权利要求21所述的方法，其特征在于，所述第一边带信道不同于所述第二边带信道。
25.如权利要求24所述的方法，其特征在于，所述第一脉冲和所述第二脉冲是同时检测的。
26.如权利要求24所述的方法，其特征在于，进一步包括周期性地确定所述第一速率是否高于所述第二速率，其中响应于确定所述第一速率高于所述第二速率来按照所述第一速率发送所述刷新命令，且其中响应于确定所述第一速率不高于所述第二速率来按照所述第二速率发送所述刷新命令。
CN201480052801.0A 2013-09-25 2014-09-17 用于刷新存储器单元的方法和装置 Expired - Fee Related CN105579986B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361882490P 2013-09-25 2013-09-25
US61/882,490 2013-09-25
US14/220,862 US9704557B2 (en) 2013-09-25 2014-03-20 Method and apparatus for storing retention time profile information based on retention time and temperature
US14/220,862 2014-03-20
PCT/US2014/056001 WO2015047809A2 (en) 2013-09-25 2014-09-17 Method and apparatus for refreshing a memory cell

Publications (2)

Publication Number Publication Date
CN105579986A CN105579986A (zh) 2016-05-11
CN105579986B true CN105579986B (zh) 2018-11-02

Family

ID=52690806

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480052801.0A Expired - Fee Related CN105579986B (zh) 2013-09-25 2014-09-17 用于刷新存储器单元的方法和装置

Country Status (4)

Country Link
US (1) US9704557B2 (zh)
EP (1) EP3049945B1 (zh)
CN (1) CN105579986B (zh)
WO (1) WO2015047809A2 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016018430A (ja) * 2014-07-09 2016-02-01 ソニー株式会社 メモリ管理装置
JP6180450B2 (ja) * 2015-02-02 2017-08-16 キヤノン株式会社 制御装置、制御装置の制御方法及びプログラム
US10025685B2 (en) * 2015-03-27 2018-07-17 Intel Corporation Impedance compensation based on detecting sensor data
US10331526B2 (en) * 2015-07-31 2019-06-25 Qualcomm Incorporated Systems, methods, and apparatus for frequency reset of a memory
US9690364B2 (en) * 2015-09-04 2017-06-27 Qualcomm Incorporated Systems and methods for dynamically adjusting memory state transition timers
US9875785B2 (en) * 2015-10-01 2018-01-23 Qualcomm Incorporated Refresh timer synchronization between memory controller and memory
KR20180081989A (ko) 2017-01-09 2018-07-18 삼성전자주식회사 메모리 장치 및 그것의 리프레시 방법
US9857978B1 (en) * 2017-03-09 2018-01-02 Toshiba Memory Corporation Optimization of memory refresh rates using estimation of die temperature
KR102398209B1 (ko) * 2017-11-06 2022-05-17 삼성전자주식회사 반도체 메모리 장치, 메모리 시스템 그리고 그것의 리프레쉬 방법
US10410730B1 (en) * 2018-03-30 2019-09-10 Qualcomm Incorporated Selectively synchronizing flash memory block refreshes based in part upon memory block temperature
US11250902B2 (en) * 2019-09-26 2022-02-15 Intel Corporation Method and apparatus to reduce power consumption for refresh of memory devices on a memory module
KR20230045774A (ko) 2021-09-29 2023-04-05 삼성전자주식회사 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6153588A (en) * 1996-08-21 2000-11-28 Aventis Pharmaceuticals Products Inc. Stable non-hygroscopic crystalline form of N-[N-[N-4-(piperidin-4-yl)butanoyl)-N-ethylglycyl] aspartyl]-L-β-cyclohexyl alanine amide
CN1637942A (zh) * 2003-12-29 2005-07-13 海力士半导体有限公司 根据温度变化而具有最佳刷新周期的半导体存储装置及其方法
CN1655280A (zh) * 2004-01-30 2005-08-17 尔必达存储器股份有限公司 半导体存储装置及其刷新控制方法
CN1734667A (zh) * 2004-07-16 2006-02-15 尔必达存储器株式会社 刷新周期产生电路
CN101061548A (zh) * 2004-12-01 2007-10-24 飞思卡尔半导体公司 基于温度的dram刷新
CN101154438A (zh) * 2006-09-28 2008-04-02 海力士半导体有限公司 晶片上热传感器
CN102272849A (zh) * 2008-12-30 2011-12-07 美光科技公司 可变存储器刷新装置和方法
CN103390422A (zh) * 2012-05-10 2013-11-13 南亚科技股份有限公司 具有多个温度传感器的动态随机存取存储器及其控制方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2775382B1 (fr) * 1998-02-25 2001-10-05 St Microelectronics Sa Procede de controle du rafraichissement d'un plan memoire d'un dispositif de memoire vive dynamique, et dispositif de memoire vive correspondant
DE10206367C2 (de) 2002-02-15 2003-12-11 Infineon Technologies Ag Integrierter dynamischer Speicher mit Steuerungsschaltung zur Steuerung eines Refresh-Betriebs von Speicherzellen sowie Verfahren zum Betrieb eines solchen Speichers
DE10337855B4 (de) 2003-08-18 2005-09-29 Infineon Technologies Ag Schaltung und Verfahren zur Auswertung und Steuerung einer Auffrischungsrate von Speicherzellen eines dynamischen Speichers
US7177220B2 (en) 2004-05-07 2007-02-13 Taiwan Semiconductor Manufacturing Co., Ltd Refresh counter with dynamic tracking of process, voltage and temperature variation for semiconductor memory
US7444577B2 (en) 2005-08-04 2008-10-28 Rambus Inc. Memory device testing to support address-differentiated refresh rates
US7522464B2 (en) 2006-07-26 2009-04-21 Zmos Technology, Inc. Dynamic memory refresh configurations and leakage control methods
WO2010054670A1 (en) * 2008-11-11 2010-05-20 Nokia Corporation Method and device for temperature-based data refresh in non-volatile memories
KR101962874B1 (ko) 2012-04-24 2019-03-27 삼성전자주식회사 메모리 장치, 메모리 컨트롤러, 메모리 시스템 및 이의 동작 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6153588A (en) * 1996-08-21 2000-11-28 Aventis Pharmaceuticals Products Inc. Stable non-hygroscopic crystalline form of N-[N-[N-4-(piperidin-4-yl)butanoyl)-N-ethylglycyl] aspartyl]-L-β-cyclohexyl alanine amide
CN1637942A (zh) * 2003-12-29 2005-07-13 海力士半导体有限公司 根据温度变化而具有最佳刷新周期的半导体存储装置及其方法
CN1655280A (zh) * 2004-01-30 2005-08-17 尔必达存储器股份有限公司 半导体存储装置及其刷新控制方法
CN1734667A (zh) * 2004-07-16 2006-02-15 尔必达存储器株式会社 刷新周期产生电路
CN101061548A (zh) * 2004-12-01 2007-10-24 飞思卡尔半导体公司 基于温度的dram刷新
CN101154438A (zh) * 2006-09-28 2008-04-02 海力士半导体有限公司 晶片上热传感器
CN102272849A (zh) * 2008-12-30 2011-12-07 美光科技公司 可变存储器刷新装置和方法
CN103390422A (zh) * 2012-05-10 2013-11-13 南亚科技股份有限公司 具有多个温度传感器的动态随机存取存储器及其控制方法

Also Published As

Publication number Publication date
US9704557B2 (en) 2017-07-11
EP3049945A2 (en) 2016-08-03
WO2015047809A2 (en) 2015-04-02
CN105579986A (zh) 2016-05-11
US20150085594A1 (en) 2015-03-26
WO2015047809A3 (en) 2015-09-03
EP3049945B1 (en) 2017-10-18

Similar Documents

Publication Publication Date Title
CN105579986B (zh) 用于刷新存储器单元的方法和装置
CN105706170B (zh) 易失性存储器将刷新请求信号发送到存储器控制器
CN102822897B (zh) 多指令流存储器系统
CN102812517B (zh) 包含电阻性存储器元件的多端口非易失性存储器
US8102720B2 (en) System and method of pulse generation
CN105190757B (zh) 用于动态地确定存储器设备的定时参数的系统和方法
KR101425121B1 (ko) 자기 터널 접합에 인가될 전류의 방향을 제어하기 위한 시스템 및 방법
CN105637589B (zh) 具有减小的感测延迟和改善的感测余量的sram读取缓冲器
CN106463165B (zh) 双写字线sram单元
CN105874434A (zh) 比特重映射系统
CN104488030A (zh) 分层存储器磁阻随机存取存储器(mram)架构
CN105765538B (zh) 位恢复系统
US9014749B2 (en) System and method to initiate a housekeeping operation at a mobile device
KR20130018327A (ko) 로컬 전류 싱크를 갖는 메모리 디바이스
EP3080814B1 (en) System and method to perform low power memory operations

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20181102

Termination date: 20210917