CN102272849A - 可变存储器刷新装置和方法 - Google Patents

可变存储器刷新装置和方法 Download PDF

Info

Publication number
CN102272849A
CN102272849A CN2009801534639A CN200980153463A CN102272849A CN 102272849 A CN102272849 A CN 102272849A CN 2009801534639 A CN2009801534639 A CN 2009801534639A CN 200980153463 A CN200980153463 A CN 200980153463A CN 102272849 A CN102272849 A CN 102272849A
Authority
CN
China
Prior art keywords
memory
storage arrangement
service data
storehouse
different
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801534639A
Other languages
English (en)
Other versions
CN102272849B (zh
Inventor
乔·M·杰德罗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN102272849A publication Critical patent/CN102272849A/zh
Application granted granted Critical
Publication of CN102272849B publication Critical patent/CN102272849B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明描述存储器装置和方法，例如监视和调整给定存储器装置的各个不同部分的特性的那些存储器装置和方法。不同部分的实例包含瓦片或阵列或裸片。所描述的一种存储器装置和方法包含监视和调整3D存储器裸片堆栈中的不同部分的特性。可在多个选定部分处调整的一个特性包含刷新率。

Description

可变存储器刷新装置和方法
相关申请案交叉参考
本专利申请案主张2008年12月30日申请的第12/346,542号美国申请案的优选权权益，所述申请案以引用的方式并入本文中。
技术领域
本文中描述的各种实施例涉及与半导体存储器相关联的设备、系统和方法。
背景技术
微处理器技术已以比半导体存储器技术的速率快的速率演进。因此，在现代主机处理器与半导体存储器子系统之间通常存在性能不匹配，所述处理器配接到所述半导体存储器子系统以接收指令和数据。举例来说，据估计，一些高端服务器闲置四分之三的时钟循环来等待对存储器请求的响应。
另外，随着处理器核心及线程的数目继续增加，软件应用程序和操作系统技术的演进已增加了对较高密度存储器子系统的需求。然而，当前技术存储器子系统通常表示性能与密度之间的折衷。较高带宽可限制在不超出联合电子装置工程委员会(JEDEC)电气规范的情况下可连接于系统中的存储器卡或模块的数目。
已提出对JEDEC接口标准(例如，动态数据速率(DDR)同步动态随机存取存储器(SDRAM))的扩展，但对于未来所预期存储器带宽和密度来说通常可发现其不足。缺点包含存储器功率优化的缺少和主机处理器与存储器子系统之间的接口的唯一性。随着处理器和/或存储器技术改变，后一种缺点可导致需要重新设计接口。
附图说明
图1展示根据本发明的实施例的存储器系统的框图。
图2展示根据本发明的实施例的堆栈有逻辑裸片的堆栈式裸片3D存储器阵列的剖面概念视图。
图3展示根据本发明的实施例的存储器库控制器和相关联模块的框图。
图4展示根据本发明的实施例的操作存储器装置的方法的流程图。
图5展示根据本发明的实施例的较高级信息处置系统的框图。
具体实施方式
在本发明的以下详细说明中，参考形成本发明的一部分且其中以图解说明方式展示可实践本发明的特定实施例的附图。充分详细地描述这些实施例以使所属领域的技术人员能够实践本发明。可利用其它实施例且可做出结构、逻辑和电改变。
图1包含根据本发明的各种示范性实施例的存储器装置100的框图。存储器装置100操作以在一个或一个以上始发装置和/或目的地装置(例如，一个或一个以上处理器)与堆栈式阵列存储器“库”集合110之间大致同时传送多个出站和/或入站命令串流、地址串流和/或数据串流。可产生增加的存储器系统密度、带宽、并行性和可缩放性。
多裸片存储器阵列实施例聚合在先前设计中通常位于每一个别存储器阵列裸片上的控制逻辑。堆栈式裸片群组的子区段(本发明中称为存储器库)展示为图1中的示范性库110及图2中的示范性库230。所图解说明的实例中展示的存储器库共享共用控制逻辑。存储器库架构战略性地分割存储器控制逻辑以增加能量效率同时提供经加电存储器存储体的较细粒度。所展示实施例还能够实现标准化主机处理器/存储器系统接口。标准化接口可减少随着存储器技术演进而重新设计的循环次数。
图2是根据各种示范性实施例的堆栈有逻辑裸片202以形成存储器装置100的堆栈式裸片3D存储器阵列200的剖面概念视图。存储器装置100并入有产生堆栈式裸片3D存储器阵列200的一个或一个以上平铺存储器阵列203堆栈。将多个存储器阵列(例如，存储器阵列203)制作到多个裸片中的每一者(例如，裸片204)上。接着，存储器阵列裸片经堆栈以形成堆栈式裸片3D存储器阵列200。
将堆栈式裸片中的每一者划分成多个“瓦片”(例如，与堆栈式裸片204相关联的瓦片205A、205B和及205C)。每一瓦片(例如，瓦片205C)可包含一个或一个以上存储器阵列203。存储器阵列203并不限于任何特定存储器技术且可包含动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、快闪存储器等。
堆栈式存储器阵列瓦片集合208可包含来自堆栈式裸片中的每一者的单个瓦片(例如，瓦片212B、212C和212D，其中基底瓦片在图1中被隐藏而看不到)。功率、地址和/或数据以及类似共用信号可沿“Z”维度220在传导路径(例如，传导路径224)(例如，“贯穿晶片互连”(TWI))横越堆栈式瓦片集合208。注意，TWI未必需要完全穿过特定晶片或裸片。
因此，将堆栈式裸片3D存储器阵列200分割成存储器“库”(例如，存储器库230)集合。每一存储器库包含堆栈式瓦片集合(例如，瓦片集合208)、来自多个堆栈式裸片中的每一者的一个瓦片以及用以电互连瓦片集合208的TWI集合。所述库中的每一瓦片包含一个或一个以上存储器阵列(例如，存储器阵列240)。
在存储器装置100内上下文中，图1中图解说明所得存储器库集合102(类似于来自图2的存储器库230)。存储器装置100还包含多个存储器库控制器(MVC)104(例如，MVC 106)。每一MVC以一对一关系通信地耦合到对应存储器库(例如，集合102中的存储器库110)。因此，每一MVC能够独立于其它MVC与其相应存储器库之间的通信而与对应存储器库通信。
存储器装置100还包含多个可配置串行化通信链路接口(SCLI)112。SCLI 112被划分成SCLI出站群组113及SCLI入站群组115，其中“出站”和“入站”方向是从处理器114的角度界定的。多个SCLI 112中的每一者能够与其它SCLI 112同时操作。SCLI112一起将多个MVC 104通信地耦合到一个或一个以上主机处理器114。存储器装置100呈现去往主机处理器114的高度抽象、多链路、高吞吐量接口。
存储器装置100还可包含开关116。在一些实施例中，开关116可包括矩阵开关，其还可称为交叉连接开关。开关116通信地耦合到多个SCLI 112且通信地耦合到多个MVC 104。开关116能够将每一SCLI交叉连接到选定MVC。因此，主机处理器114可跨越多个SCLI 112以大致同时方式存取多个存储器库102。此架构可为现代处理器技术(包含多核心技术)提供高处理器/存储器带宽。
存储器装置100还可包含耦合到开关116的存储器组构控制寄存器117。存储器组构控制寄存器117接受来自配置源的存储器构造配置参数且配置存储器装置100的一个或一个以上组件以根据可选模式操作。举例来说，开关116和多个存储器库102及多个MVC 104中的每一者通常可经配置以响应于单独存储器请求而彼此独立地操作。此配置可由于SCLI 112与存储器库102之间的并行性而增强存储器系统带宽。
另一选择为，可经由存储器组构控制寄存器117重新配置存储器装置100以致使多个存储器库102中的两者或两者以上的子集和对应MVC子集响应于单个请求而同时操作。后一种配置可用于存取比与单个库相关联的数据字的宽度宽的数据字。此技术可降低等待时间。可通过将选定位型式加载到存储器组构控制寄存器117中来实现其它配置。
在一个实例中，出站SCLI 113可包含多个出站差分对串行路径(DPSP)128。DPSP128通信地耦合到主机处理器114且可共同地输送出站包。出站SCLI 113还可包含耦合到多个出站DPSP 128的解串行化器130。出站SCLI还可包含通信地耦合到解串行化器130的多路分用器138。在一个实施例中，DSPS、解串行化器和多路分用器的配置促进数据包或数据子包的有效传送。类似于出站SLCI，在一个实施例中，入站SCLI以及DSPS、串行化器和多路复用器的类似配置促进数据包或数据子包的有效传送。
图3是根据各种示范性实施例的MVC(例如，MVC 106)及相关联模块的框图。MVC 106可包含可编程库控制逻辑(PVCL)组件310。PVCL 310将MVC 106介接到对应存储器库(例如，存储器库110)。PVCL 310产生与对应存储器库110相关联的一个或一个以上控制信号和/或定时信号。
PVCL 310可经配置以使MVC 106适于选定配置或选定技术的存储器库110。因此，举例来说，最初可使用当前可用DDR2DRAM来配置存储器装置100。随后，可通过重新配置PVCL 310以包含DDR3存储体控制和定时逻辑来调适存储器装置100以适应基于DDR3的存储器库技术。
MVC 106还可包含通信地耦合到PVCL 310的存储器定序器314。存储器定序器314基于用来实施相关联存储器库110的技术执行存储器技术相依操作集合。举例来说，存储器定序器314可执行与对应存储器库110相关联的命令解码操作、存储器地址多路复用操作、存储器地址多路分用操作、存储器刷新操作、存储器库训练操作和/或存储器库预取操作。在一些实施例中，存储器定序器314可包括DRAM定序器。在一些实施例中，存储器刷新操作可始发于单独刷新控制器(未展示)中。下文更详细地描述其它存储器刷新操作。
存储器定序器314可经配置以使存储器装置100适于选定配置或技术的存储器库110。举例来说，存储器定序器314可经配置以与和存储器装置100相关联的其它存储器定序器同时操作。此配置可用于响应于单个高速缓冲存储器线请求而将来自多个存储器库的宽数据字递送到与主机处理器114相关联的高速缓冲存储器线(未展示)。
MVC 106还可包含写入缓冲器316。写入缓冲器316可耦合到PVCL 310以缓冲从主机处理器114到达MVC 106的数据。MVC 106可进一步包含读取缓冲器317。读取缓冲器317可耦合到PVCL 310以缓冲从对应存储器库110到达MVC 106的数据。
MVC 106还可包含无序请求队列318。无序请求队列318建立对包含于存储器库110中的多个存储器存储体的读取和/或写入操作的有序序列。所述有序序列经挑选以避免对任何单个存储器存储体的顺序操作以减少存储体冲突并降低读取/写入周转时间。
MVC 106还可包含错误追踪器，例如，存储器库错误逻辑(MVEL)组件324。MVEL324可追踪3D存储器阵列200的存储器单元的多个部分的多个错误率。下文更详细地论述错误率数据的使用。可使用MVEL 324来追踪若干个不同部分的错误率。在一个实例中，针对每一裸片204追踪错误率。其它实例包含追踪每一瓦片205、每一阵列203等的错误率。
在一个实例中，正被追踪的部分为动态的。举例来说，如果裸片204具有超过阈值的错误率，那么可选择裸片204内的一部分来进行追踪。在另一实例中，如果错误率低于一部分(例如，瓦片)中的阈值错误率，那么MVEL可仅追踪包含所述瓦片的库的错误率。在一个实例中，使用3D存储器阵列200的一部分的所追踪错误率信息来调整(例如，改变)选定部分中的刷新率。
图3展示包含存储器映射315的实施例。存储器映射315保持追踪3D存储器阵列200内的各个部分，且追踪特定被追踪部分特有的一个或一个以上特性。实例包含追踪3D存储器阵列200的若干个存储器单元的个别裸片204、库230、瓦片205或其它群组的一个或一个以上特性。在一个实例中，存储器映射315同时保持追踪一个以上部分的此类信息。
待追踪的每一部分的特性的实例包含但不限于错误率、温度、掉电状态及刷新率。在一个实施例中，使用在存储器映射315中追踪的其它特性中的一者或一者以上来确定刷新率。
在示范性实施例中，存储器映射315位于耦合到存储器装置的本地存储装置内。使用3D存储器阵列的一个实例，存储器映射315位于直接耦合到3D存储器阵列200的逻辑芯片202上。在一个实例中，存储器映射存储于非易失性存储器(例如，逻辑芯片202上的快闪存储器)中。将存储器映射315在本地存储于本地附接逻辑芯片202内的存储器装置100上允许存储器装置100优化独立于处理器114的存储器操作。以上列举供在存储器优化中使用的反馈特性的实例(错误率、温度、掉电状态和刷新率)。
在一个实例中，每一MVC 106包含单独存储器映射315，不过本发明并不受如此限制。其它实施例包含在逻辑芯片202上用以服务3D存储器阵列200的单个存储器映射315或其它数目的存储器映射315。
在一个实施例中，存储器映射315为动态的，且基于一个或一个以上反馈特性(例如，以上所列举的实例)而改变。使用温度作为示范性特性，3D存储器阵列200的一个或一个以上部分可以不同温度操作。作为响应，存储器映射315允许根据不同部分的温度不同地处理所述不同部分。举例来说，较热裸片204可映射到比较冷裸片204所需更频繁的刷新率。在动态存储器映射315中，如果相应局部温度在操作期间改变，那么存储器映射也可改变。如上所论述，还可监视和调整例如库、瓦片等其它部分。
使用掉电状态实例，3D存储器阵列200的一个或一个以上部分可在不同掉电状态中操作。作为响应，存储器映射315允许根据不同部分的掉电状态不同地处理所述不同部分。举例来说，最近未存取过的库230可处于需要刷新但并非以与当前正被存取的库230一样高的刷新率刷新的掉电状态中。其它库230的其它快速响应时间电力状态可映射到较高刷新率。在动态存储器映射315中，当各个部分的掉电状态在操作期间改变时，存储器映射也可改变。如上所论述，还可监视和调整例如裸片、瓦片等其它部分。
使用错误率实例，3D存储器阵列200的一个或一个以上部分可经历不同错误率。作为响应，存储器映射315允许根据不同部分的错误率不同地处理所述不同部分。举例来说，经历高错误率的瓦片205可映射到较高刷新率，而经历低错误率的瓦片205可映射到较低刷新率。在动态存储器映射315中，如果各个部分的错误率在操作期间改变，那么存储器映射也可改变。如上所论述，还可监视和调整例如裸片、库等其它部分。
在一个实例中，除调整特性(例如，刷新率)之外，如果超过一部分的错误率阈值，那么还停用3D存储器阵列200的所述部分，且存储器映射315保持追踪所停用部分，从而使3D存储器阵列200的剩余部分正常运行。在一个实例中，可使用选定部分的错误率来提供健康监视评级，其能够预测即将来临的故障。举例来说，在一个实施例中，如果一个或多个特定部分的错误率超过阈值，那么可提供健康监视器评级以指示需要替换存储器装置。
虽然上文是针对每一示范性特性对刷新率的影响而个别地论述的，但本发明并不限于此。在一个实例中，同时追踪例如温度、掉电状态及错误率等多个特性，且其效应经组合以提供3D存储器阵列200的一部分的经优化刷新率。
除以上动态存储器映射实例外，在一个实施例中，存储器映射315为静态的。静态存储器映射的一个实例包含仅在系统(例如，个人计算机)的每一加电后即刻产生的存储器映射。在每一加电评估之后，静态存储器映射实例不可监视反馈特性。另一静态实例包含制作之后的测试。存储器映射315可包含选定部分内的在制作之后固有存在的由例如硅的变化、光刻缺陷等因素引起的性能或其它特性的固定映射。在制作实例中，包含若干个不同刷新率的静态存储器映射315在制作之后即产生以依据此变化而优化3D存储器阵列200。
图4展示在以上实施例中所论述的操作存储器装置的示范性方法。在操作410中，针对存储器装置的若干个不同部分产生操作数据。此些部分的实例包含在以上实施例中所论述的各个部分。操作数据的实例包含例如在以上实施例中所论述的温度、掉电状态、错误率等特性。
在操作420中，使用操作数据产生存储器映射。在操作430中，使用存储器映射以大于零的第一刷新率刷新存储器装置的第一部分。在操作440中，使用存储器映射以大于零且不同于第一数据率的第二刷新率刷新存储器装置的第二部分。除大于零的所论述两个或两个以上刷新率外，在选定实例中，可根本不刷新其它部分。
如上所述，除结合存储器映射315操作外，MVEL 324还可使用阵列修复逻辑326来执行有缺陷存储器阵列地址重新映射操作。阵列修复逻辑326可重新映射对位于存储器库或裸片等上(例如，图2的堆栈式裸片204上)和/或逻辑裸片202(例如，备用阵列327)上的冗余单元或单元阵列的请求。MVEL 324还可使用TWI修复逻辑328来执行与对应存储器库110相关联的TWI修复操作。
各个实施例的设备和系统可用于除高密度、多链路、高吞吐量半导体存储器子系统以外的应用中。因此，本发明的各个实施例并不限于此。存储器装置100的图解说明打算提供对各个实施例的结构的一般理解。图解说明并不打算用作对可能使用本文中所描述结构的设备和系统的所有元件和特征的完整说明。
各个实施例的新颖设备和系统可包括在计算机、通信与信号处理电路、单处理器或多处理器模块、单个或多个嵌入式处理器、多核心处理器、数据开关及其它信息处置系统中使用的电子电路或并入到所述电子电路中。
此些系统的实例包含但不限于电视、蜂窝式电话、个人数据助理(PDA)、个人计算机(例如，膝上型计算机、桌上型计算机、手持式计算机、平板计算机等)、工作站、无线电、视频播放器、音频播放器(例如，MP3(动画专家组、音频层3)播放器)、运输工具、医疗装置(例如，心脏监视器、血压监视器等)、机顶盒和其它装置。
图5中包含个人计算机的高级实例以展示本发明的较高级装置应用。图5是并入有根据本发明的实施例的至少一个存储器装置506的信息处置系统500的框图。
在此实例中，信息处置系统500包括数据处理系统，所述数据处理系统包含系统总线502以耦合系统的各个组件。系统总线502提供信息处置系统500的各个组件当中的通信链路且可实施为单个总线、总线组合或以任何其它适合方式实施。
芯片组合件504耦合到系统总线502。芯片组合件504可包含任何电路或操作兼容的电路组合。在一个实施例中，芯片组合件504包含可为任何类型的处理器508或多个处理器。如本文中所用，“处理器”意指任何类型的计算电路，例如但不限于微处理器、微控制器、图形处理器、数字信号处理器(DSP)或任何其它类型的处理器或处理电路。如本文中所用，“处理器”包含多个处理器或多个处理器核心。
在一个实施例中，存储器装置506包含于芯片组合件504中。所属领域的技术人员将认识到可在芯片组合件504中使用的各种各样存储器装置配置。以上实施例中描述在操作期间连续刷新的存储器装置(例如，DRAM)。DRAM装置的一个实例包含在以上实施例中所描述的具有集成逻辑芯片的堆栈式存储器芯片3D存储器装置。存储器506还可包含非易失性存储器(例如，快闪存储器)。
信息处置系统500还可包含外部存储器511，外部存储器511又可包含适于特定应用的一个或一个以上存储器元件，例如，一个或一个以上硬驱动机512和/或处置可更换媒体513(例如，快闪存储器驱动机、压缩磁盘(CD)、数字视频磁盘(DVD)等)的一个或一个以上驱动机。
信息处置系统500还可包含显示装置509(例如，监视器)、额外外围组件510(例如，扬声器等)以及键盘和/或控制器514，其可包含鼠标、轨迹球、游戏控制器、话音辨识装置或准许系统用户将信息输入到信息处置系统500中及自信息处置系统500接收信息的任何其它装置。
虽然描述了本发明的若干个实施例，但以上列举内容并不打算详尽无遗。虽然本文中已图解说明和描述了特定实施例，但所属领域的技术人员将了解，经计算以实现相同目的的任何布置可替代所展示的特定实施例。此申请案打算涵盖本发明的任何改造或变化。应理解，以上说明打算为图解说明性而非限制性。在审阅以上说明后，所属领域的技术人员将即刻明了以上实施例的组合以及其它实施例。

Claims (24)

1.一种存储器装置，其包括：
若干个存储器单元，其位于堆栈式存储器阵列内；
逻辑，其耦合到所述若干个存储器单元；
存储器映射，其由逻辑区域用来以相应刷新率选择性地刷新所述若干个存储器单元的不同部分。
2.根据权利要求1所述的存储器装置，其中所述若干个单元位于堆栈中的多个裸片上，所述逻辑位于所述堆栈中的所述裸片中的一者上，且所述存储器映射存储于逻辑裸片上。
3.根据权利要求1所述的存储器装置，其中所述逻辑包含用以追踪所述部分中的相应一者的错误率的错误追踪器，其中所述所追踪的错误率用于调整所述部分中的所述相应一者的所述刷新率。
4.根据权利要求3所述的存储器装置，其中所述逻辑经配置以在所述部分中的至少一者的错误率超过阈值时指示需要替换所述存储器装置。
5.根据权利要求3所述的存储器装置，其中所述部分中的所述相应一者的所述刷新率还使用所述存储器装置的另一特性来调整。
6.根据权利要求5所述的存储器装置，其中所述另一特性包含所述部分中的所述相应一者的所感测温度。
7.根据权利要求5所述的存储器装置，其中所述另一特性包含所述部分中的所述相应一者的掉电状态。
8.一种存储器装置，其包括：
存储器裸片堆栈；
逻辑裸片，其用以管理所述存储器裸片堆栈中的刷新率，其中所述逻辑裸片附接到所述存储器裸片堆栈；
存储器映射，其位于所述逻辑裸片中且用于以不同刷新率刷新所述存储器裸片堆栈内的不同部分。
9.根据权利要求8所述的存储器装置，其中所述逻辑裸片经配置以从所述存储器裸片堆栈接收操作数据且基于所述操作数据动态地调整所述不同刷新率中的至少一者。
10.根据权利要求8所述的存储器装置，其中所述逻辑裸片经配置以动态地改变所述不同部分的大小。
11.根据权利要求8所述的存储器装置，其中所述存储器映射经配置以使得可以不同于所述存储器裸片堆栈中的第二裸片的速率刷新所述存储器裸片堆栈中的第一裸片。
12.根据权利要求8所述的存储器装置，其中所述存储器映射经配置以使得可以不同于所述存储器裸片堆栈中的第二库的速率刷新所述存储器裸片堆栈中的第一库。
13.根据权利要求12所述的存储器装置，其中每一库与单独存储器映射相关联。
14.根据权利要求8所述的存储器装置，其中所述存储器映射经配置以使得可以不同于所述存储器裸片堆栈中的第二瓦片的速率刷新所述存储器裸片堆栈中的第一瓦片。
15.一种操作存储器装置的方法，其包括：
使用通过使用来自存储器装置的若干个不同部分的操作数据而产生的存储器映射来以大于零的第一刷新率刷新所述存储器装置的第一部分；以及
使用所述存储器映射来以大于零且不同于所述第一刷新率的第二刷新率刷新所述存储器装置的第二部分。
16.根据权利要求15所述的方法，其进一步包括产生所述操作数据，其中一旦加电后即刻执行产生操作数据，且所述不同刷新率在所述存储器装置的操作期间为静态的。
17.根据权利要求15所述的方法，其进一步包括产生所述操作数据，其中在制作之后执行产生操作数据，且所述不同刷新率在所述存储器装置的操作期间为静态的。
18.根据权利要求15所述的方法，其进一步包括产生所述操作数据，其中产生操作数据为动态的且作为反馈用于在所述存储器装置的操作期间动态地调整所述存储器映射和所述不同刷新率。
19.根据权利要求16所述的方法，其中产生所述存储器装置的若干个不同部分的操作数据包含追踪每一不同存储器部分的错误率。
20.根据权利要求19所述的方法，其进一步包含：如果所述存储器装置的一部分中的所追踪错误率超过阈值错误率，那么停用所述部分。
21.根据权利要求19所述的方法，其中产生存储器装置的若干个不同部分的操作数据进一步包含追踪装置温度。
22.根据权利要求21所述的方法，其中产生所述存储器装置的若干个不同部分的操作数据进一步包含追踪所述不同存储器部分中的每一者的掉电状态。
23.根据权利要求15所述的方法，其中产生所述存储器装置的若干个不同部分的操作数据包含产生存储器裸片堆栈内的若干个不同存储器库的操作数据。
24.根据权利要求15所述的方法，其中产生所述存储器装置的若干个不同部分的操作数据包含产生存储器裸片堆栈内的若干个不同存储器瓦片的操作数据。
CN200980153463.9A 2008-12-30 2009-12-30 可变存储器刷新装置和方法 Active CN102272849B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/346,542 US7929368B2 (en) 2008-12-30 2008-12-30 Variable memory refresh devices and methods
US12/346,542 2008-12-30
PCT/US2009/069858 WO2010078454A1 (en) 2008-12-30 2009-12-30 Variable memory refresh devices and methods

Publications (2)

Publication Number Publication Date
CN102272849A true CN102272849A (zh) 2011-12-07
CN102272849B CN102272849B (zh) 2016-01-20

Family

ID=42284755

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980153463.9A Active CN102272849B (zh) 2008-12-30 2009-12-30 可变存储器刷新装置和方法

Country Status (7)

Country Link
US (3) US7929368B2 (zh)
EP (1) EP2377127B1 (zh)
JP (1) JP6050587B2 (zh)
KR (2) KR101633241B1 (zh)
CN (1) CN102272849B (zh)
TW (1) TWI435326B (zh)
WO (1) WO2010078454A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103777896A (zh) * 2012-10-10 2014-05-07 阿尔特拉公司 基于3d存储器的地址生成器
US8797818B2 (en) 2008-12-30 2014-08-05 Micron Technology, Inc. Variable memory refresh devices and methods
CN105579986A (zh) * 2013-09-25 2016-05-11 高通股份有限公司 用于刷新存储器单元的方法和装置
CN106297890A (zh) * 2016-07-21 2017-01-04 浪潮电子信息产业股份有限公司 一种内存目标刷新参数的确定方法及装置
CN111145807A (zh) * 2019-12-10 2020-05-12 深圳市国微电子有限公司 一种3d堆叠存储器的温控自刷新方法及温控自刷新电路
CN111801736A (zh) * 2018-06-26 2020-10-20 拉姆伯斯公司 具有非均匀刷新的存储器设备
WO2021179213A1 (zh) * 2020-03-11 2021-09-16 华为技术有限公司 修复存储芯片的方法和装置

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7691668B2 (en) * 2006-12-19 2010-04-06 Spansion Llc Method and apparatus for multi-chip packaging
US8127185B2 (en) 2009-01-23 2012-02-28 Micron Technology, Inc. Memory devices and methods for managing error regions
US8018752B2 (en) * 2009-03-23 2011-09-13 Micron Technology, Inc. Configurable bandwidth memory devices and methods
US8261136B2 (en) * 2009-06-29 2012-09-04 Sandisk Technologies Inc. Method and device for selectively refreshing a region of a memory of a data storage device
US8612809B2 (en) 2009-12-31 2013-12-17 Intel Corporation Systems, methods, and apparatuses for stacked memory
US8412882B2 (en) * 2010-06-18 2013-04-02 Microsoft Corporation Leveraging chip variability
US9658678B2 (en) 2011-03-31 2017-05-23 Intel Corporation Induced thermal gradients
US9490003B2 (en) 2011-03-31 2016-11-08 Intel Corporation Induced thermal gradients
WO2013048518A1 (en) 2011-09-30 2013-04-04 Intel Corporation Dynamic operations for 3d stacked memory using thermal data
CN103946981B (zh) 2011-12-02 2016-11-09 英特尔公司 具有提供偏移互连的接口的堆叠式存储器
WO2013081633A1 (en) * 2011-12-02 2013-06-06 Intel Corporation Stacked memory allowing variance in device interconnects
DE112011105998T5 (de) * 2011-12-23 2014-09-18 Intel Corporation Speicheroperationen unter Verwendung von Systemtemperatursensordaten
US8645777B2 (en) 2011-12-29 2014-02-04 Intel Corporation Boundary scan chain for stacked memory
US8869007B2 (en) 2012-06-14 2014-10-21 International Business Machines Corporation Three dimensional (3D) memory device sparing
US8874979B2 (en) 2012-06-14 2014-10-28 International Business Machines Corporation Three dimensional(3D) memory device sparing
US8843794B2 (en) 2012-09-24 2014-09-23 Intel Corporation Method, system and apparatus for evaluation of input/output buffer circuitry
US8737108B2 (en) 2012-09-25 2014-05-27 Intel Corporation 3D memory configurable for performance and power
US9087554B1 (en) 2012-12-21 2015-07-21 Samsung Electronics Co., Ltd. Memory device, method for performing refresh operation of the memory device, and system including the same
EP2951832A4 (en) * 2013-01-31 2017-03-01 Hewlett-Packard Enterprise Development LP Ram refresh rate
US9342443B2 (en) * 2013-03-15 2016-05-17 Micron Technology, Inc. Systems and methods for memory system management based on thermal information of a memory system
US10042750B2 (en) 2013-03-15 2018-08-07 Micron Technology, Inc. Apparatuses and methods for adaptive control of memory using an adaptive memory controller with a memory management hypervisor
US20140370664A1 (en) * 2013-06-13 2014-12-18 Kiran Pangal Word line and bit line processing for cross-point memories
US9152488B2 (en) * 2013-06-25 2015-10-06 Sandisk Technologies Inc. Storage module and low-complexity methods for assessing the health of a flash memory device
WO2015030751A1 (en) * 2013-08-28 2015-03-05 Hewlett-Packard Development Company, L.P. Refresh rate adjust
US10096353B2 (en) 2013-11-07 2018-10-09 International Business Machines Corporation System and memory controller for interruptible memory refresh
US9972376B2 (en) * 2013-11-07 2018-05-15 International Business Machines Corporation Memory device for interruptible memory refresh
US9911485B2 (en) * 2013-11-11 2018-03-06 Qualcomm Incorporated Method and apparatus for refreshing a memory cell
KR102094309B1 (ko) 2013-12-30 2020-03-27 에스케이하이닉스 주식회사 리프레쉬 신호를 생성하는 적층 반도체 장치
DE102014208609A1 (de) * 2014-05-08 2015-11-26 Robert Bosch Gmbh Refresh eines Speicherbereichs einer nichtflüchtigen Speichereinheit
CN106462501B (zh) 2014-05-08 2019-07-09 美光科技公司 基于混合存储器立方体系统互连目录的高速缓冲存储器一致性方法
US9558143B2 (en) * 2014-05-09 2017-01-31 Micron Technology, Inc. Interconnect systems and methods using hybrid memory cube links to send packetized data over different endpoints of a data handling device
US9361195B2 (en) 2014-11-12 2016-06-07 International Business Machines Corporation Mirroring in three-dimensional stacked memory
KR102272132B1 (ko) 2014-12-26 2021-07-01 삼성전자주식회사 반도체 장치 및 그 구동 방법
US10303235B2 (en) 2015-03-04 2019-05-28 Qualcomm Incorporated Systems and methods for implementing power collapse in a memory
KR102373543B1 (ko) 2015-04-08 2022-03-11 삼성전자주식회사 멀티칩 패키지에서 온도 편차를 이용하여 동작 제어하는 방법 및 장치
US9570142B2 (en) 2015-05-18 2017-02-14 Micron Technology, Inc. Apparatus having dice to perorm refresh operations
KR20170024307A (ko) 2015-08-25 2017-03-07 삼성전자주식회사 내장형 리프레쉬 콘트롤러 및 이를 포함하는 메모리 장치
US9575671B1 (en) 2015-08-11 2017-02-21 International Business Machines Corporation Read distribution in a three-dimensional stacked memory based on thermal profiles
US9734887B1 (en) * 2016-03-21 2017-08-15 International Business Machines Corporation Per-die based memory refresh control based on a master controller
US10580757B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Face-to-face mounted IC dies with orthogonal top interconnect layers
US10762420B2 (en) 2017-08-03 2020-09-01 Xcelsis Corporation Self repairing neural network
US10672744B2 (en) * 2016-10-07 2020-06-02 Xcelsis Corporation 3D compute circuit with high density Z-axis interconnects
US10593667B2 (en) 2016-10-07 2020-03-17 Xcelsis Corporation 3D chip with shielded clock lines
US10672663B2 (en) 2016-10-07 2020-06-02 Xcelsis Corporation 3D chip sharing power circuit
US10672745B2 (en) 2016-10-07 2020-06-02 Xcelsis Corporation 3D processor
US10586786B2 (en) 2016-10-07 2020-03-10 Xcelsis Corporation 3D chip sharing clock interconnect layer
KR102393946B1 (ko) 2016-10-07 2022-05-03 엑셀시스 코포레이션 직접-접합된 네이티브 상호접속부 및 능동 베이스 다이
US10600735B2 (en) 2016-10-07 2020-03-24 Xcelsis Corporation 3D chip sharing data bus
US10580735B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Stacked IC structure with system level wiring on multiple sides of the IC die
US10672743B2 (en) 2016-10-07 2020-06-02 Xcelsis Corporation 3D Compute circuit with high density z-axis interconnects
US10600691B2 (en) 2016-10-07 2020-03-24 Xcelsis Corporation 3D chip sharing power interconnect layer
US10600780B2 (en) 2016-10-07 2020-03-24 Xcelsis Corporation 3D chip sharing data bus circuit
KR20180060091A (ko) 2016-11-28 2018-06-07 삼성전자주식회사 메모리 장치의 구동 방법 및 메모리 시스템의 구동 방법
US10346232B2 (en) 2017-08-16 2019-07-09 Western Digital Technologies, Inc. Non-volatile storage with failure prediction
KR102568896B1 (ko) 2018-04-19 2023-08-21 에스케이하이닉스 주식회사 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
US11100972B2 (en) * 2019-02-12 2021-08-24 Micron Technology, Inc. Refresh rate control for a memory device
US20200258566A1 (en) * 2019-02-12 2020-08-13 Micron Technology, Inc. Refresh rate management for memory
KR20210011176A (ko) 2019-07-22 2021-02-01 에스케이하이닉스 주식회사 메모리 시스템의 액세스 동작 방법 및 장치
KR102273153B1 (ko) * 2019-04-24 2021-07-05 경희대학교 산학협력단 우선순위 기반의 ecc에 기초하여 데이터를 근사적 메모리 장치에 저장하는 메모리 컨트롤러, 프로그램 코드를 저장하는 비일시적 컴퓨터 판독 가능한 매체, 그리고 근사적 메모리 장치와 메모리 컨트롤러를 포함하는 전자 장치
CN110476209B (zh) 2019-06-28 2020-11-17 长江存储科技有限责任公司 三维存储器件中的存储器内计算
WO2020258209A1 (en) * 2019-06-28 2020-12-30 Yangtze Memory Technologies Co., Ltd. Computation-in-memory in three-dimensional memory device
US11144228B2 (en) * 2019-07-11 2021-10-12 Micron Technology, Inc. Circuit partitioning for a memory device
US11599299B2 (en) 2019-11-19 2023-03-07 Invensas Llc 3D memory circuit
US11450399B2 (en) 2020-05-28 2022-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Memory array test method and system
DE102021103853A1 (de) * 2020-05-28 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Speicherarray-testverfahren und -system
KR20220091162A (ko) 2020-12-23 2022-06-30 삼성전자주식회사 온도에 대한 리프레쉬 레이트 승수와 상관없는 메모리 장치의 리프레쉬 방법
US20230214270A1 (en) * 2021-12-31 2023-07-06 Western Digital Technologies, Inc. Readiness states for partitioned internal resources of a memory controller

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6199139B1 (en) * 1998-01-27 2001-03-06 International Business Machines Corporation Refresh period control apparatus and method, and computer
US20030067826A1 (en) * 2001-10-09 2003-04-10 Janzen Leel S. Method and circuit for adjusting a self-refresh rate to maintain dynamic data at low supply voltages
CN1468399A (zh) * 2000-10-10 2004-01-14 纳佐米通信公司 使用微代码引擎的java硬件加速器
WO2004019340A1 (en) * 2002-08-22 2004-03-04 Micron Technology, Inc. High-speed transparent refresh dram-based memory cell
US20050146919A1 (en) * 2003-12-29 2005-07-07 Ellis Robert M. Memory system segmented power supply and control
CN1710519A (zh) * 2004-06-18 2005-12-21 乐金电子(中国)研究开发中心有限公司 通过数据备份节省sdram的自刷新消耗电量的方法
US20070106838A1 (en) * 2005-11-04 2007-05-10 Samsung Electronics Co., Ltd. Apparatus and method for controlling refresh of semiconductor memory device
US20080031067A1 (en) * 2006-08-03 2008-02-07 Lovett Simon J Block erase for volatile memory

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0460988A (ja) * 1990-06-27 1992-02-26 Canon Inc リフレツシユ制御装置
US5784328A (en) * 1996-12-23 1998-07-21 Lsi Logic Corporation Memory system including an on-chip temperature sensor for regulating the refresh rate of a DRAM array
US5915167A (en) * 1997-04-04 1999-06-22 Elm Technology Corporation Three dimensional structure memory
JP3444154B2 (ja) * 1997-09-17 2003-09-08 日本電気株式会社 メモリアクセス制御回路
JP3974287B2 (ja) * 1999-04-16 2007-09-12 富士通株式会社 アドレス信号供給方法及びそれを利用した半導体記憶装置
US6385113B1 (en) * 1999-04-30 2002-05-07 Madrone Solutions, Inc Method for operating an integrated circuit having a sleep mode
US6567950B1 (en) * 1999-04-30 2003-05-20 International Business Machines Corporation Dynamically replacing a failed chip
US6560725B1 (en) * 1999-06-18 2003-05-06 Madrone Solutions, Inc. Method for apparatus for tracking errors in a memory system
US7107383B1 (en) * 2000-05-03 2006-09-12 Broadcom Corporation Method and system for multi-channel transfer of data and control information
JP4707803B2 (ja) * 2000-07-10 2011-06-22 エルピーダメモリ株式会社 エラーレート判定方法と半導体集積回路装置
JP3640165B2 (ja) * 2000-10-20 2005-04-20 セイコーエプソン株式会社 半導体装置、メモリシステムおよび電子機器
US6658078B2 (en) * 2001-07-23 2003-12-02 Tokyo Electric Power Co. MOX nuclear fuel assembly employable for a thermal neutron nuclear reactor
US6781908B1 (en) * 2003-02-19 2004-08-24 Freescale Semiconductor, Inc. Memory having variable refresh control and method therefor
JP4478974B2 (ja) * 2004-01-30 2010-06-09 エルピーダメモリ株式会社 半導体記憶装置及びそのリフレッシュ制御方法
US7305518B2 (en) * 2004-10-20 2007-12-04 Hewlett-Packard Development Company, L.P. Method and system for dynamically adjusting DRAM refresh rate
US8041881B2 (en) * 2006-07-31 2011-10-18 Google Inc. Memory device with emulated characteristics
US20080028136A1 (en) * 2006-07-31 2008-01-31 Schakel Keith R Method and apparatus for refresh management of memory modules
DE112006002300B4 (de) * 2005-09-02 2013-12-19 Google, Inc. Vorrichtung zum Stapeln von DRAMs
US7631228B2 (en) * 2006-09-12 2009-12-08 International Business Machines Corporation Using bit errors from memory to alter memory command stream
US8015433B2 (en) 2006-09-13 2011-09-06 Hitachi Global Storage Technologies Netherlands B.V. Disk drive with nonvolatile memory for storage of failure-related data
JP5616636B2 (ja) * 2006-12-14 2014-10-29 ラムバス・インコーポレーテッド マルチダイメモリ素子
US7975170B2 (en) * 2007-06-15 2011-07-05 Qimonda Ag Memory refresh system and method
US7545698B2 (en) * 2007-06-28 2009-06-09 Intel Corporation Memory test mode for charge retention testing
US7929368B2 (en) 2008-12-30 2011-04-19 Micron Technology, Inc. Variable memory refresh devices and methods
US9105323B2 (en) * 2009-01-23 2015-08-11 Micron Technology, Inc. Memory device power managers and methods
US8127185B2 (en) * 2009-01-23 2012-02-28 Micron Technology, Inc. Memory devices and methods for managing error regions
US8018752B2 (en) * 2009-03-23 2011-09-13 Micron Technology, Inc. Configurable bandwidth memory devices and methods
US8327225B2 (en) * 2010-01-04 2012-12-04 Micron Technology, Inc. Error correction in a stacked memory

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6199139B1 (en) * 1998-01-27 2001-03-06 International Business Machines Corporation Refresh period control apparatus and method, and computer
CN1468399A (zh) * 2000-10-10 2004-01-14 纳佐米通信公司 使用微代码引擎的java硬件加速器
US20030067826A1 (en) * 2001-10-09 2003-04-10 Janzen Leel S. Method and circuit for adjusting a self-refresh rate to maintain dynamic data at low supply voltages
WO2004019340A1 (en) * 2002-08-22 2004-03-04 Micron Technology, Inc. High-speed transparent refresh dram-based memory cell
US20050146919A1 (en) * 2003-12-29 2005-07-07 Ellis Robert M. Memory system segmented power supply and control
CN1710519A (zh) * 2004-06-18 2005-12-21 乐金电子(中国)研究开发中心有限公司 通过数据备份节省sdram的自刷新消耗电量的方法
US20070106838A1 (en) * 2005-11-04 2007-05-10 Samsung Electronics Co., Ltd. Apparatus and method for controlling refresh of semiconductor memory device
US20080031067A1 (en) * 2006-08-03 2008-02-07 Lovett Simon J Block erase for volatile memory

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8797818B2 (en) 2008-12-30 2014-08-05 Micron Technology, Inc. Variable memory refresh devices and methods
CN103777896A (zh) * 2012-10-10 2014-05-07 阿尔特拉公司 基于3d存储器的地址生成器
CN103777896B (zh) * 2012-10-10 2019-04-16 阿尔特拉公司 基于3d存储器的地址生成器
CN105579986A (zh) * 2013-09-25 2016-05-11 高通股份有限公司 用于刷新存储器单元的方法和装置
CN105579986B (zh) * 2013-09-25 2018-11-02 高通股份有限公司 用于刷新存储器单元的方法和装置
CN106297890A (zh) * 2016-07-21 2017-01-04 浪潮电子信息产业股份有限公司 一种内存目标刷新参数的确定方法及装置
CN111801736A (zh) * 2018-06-26 2020-10-20 拉姆伯斯公司 具有非均匀刷新的存储器设备
US12020740B2 (en) 2018-06-26 2024-06-25 Rambus Inc. Memory device having non-uniform refresh
CN111145807A (zh) * 2019-12-10 2020-05-12 深圳市国微电子有限公司 一种3d堆叠存储器的温控自刷新方法及温控自刷新电路
WO2021179213A1 (zh) * 2020-03-11 2021-09-16 华为技术有限公司 修复存储芯片的方法和装置

Also Published As

Publication number Publication date
US8199599B2 (en) 2012-06-12
EP2377127B1 (en) 2014-06-11
JP2012514286A (ja) 2012-06-21
WO2010078454A1 (en) 2010-07-08
TWI435326B (zh) 2014-04-21
JP6050587B2 (ja) 2016-12-21
KR20110103447A (ko) 2011-09-20
US7929368B2 (en) 2011-04-19
US8797818B2 (en) 2014-08-05
US20120250388A1 (en) 2012-10-04
US20110194369A1 (en) 2011-08-11
US20100165692A1 (en) 2010-07-01
TW201034013A (en) 2010-09-16
EP2377127A1 (en) 2011-10-19
EP2377127A4 (en) 2012-10-31
KR101633241B1 (ko) 2016-06-23
KR101528659B1 (ko) 2015-06-12
CN102272849B (zh) 2016-01-20
KR20150046363A (ko) 2015-04-29

Similar Documents

Publication Publication Date Title
CN102272849B (zh) 可变存储器刷新装置和方法
CN102292715B (zh) 存储器装置功率管理器及其方法
US11915774B2 (en) Memory devices and methods for managing error regions
CN102405498B (zh) 可配置带宽存储器装置及方法
CN102272737B (zh) 用于监视存储器系统的系统及方法
CN102349109B (zh) 存储器预取系统及方法
CN102239523B (zh) 切换式接口堆叠裸片存储器架构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant