CN101061548A - 基于温度的dram刷新 - Google Patents

基于温度的dram刷新 Download PDF

Info

Publication number
CN101061548A
CN101061548A CNA2005800391786A CN200580039178A CN101061548A CN 101061548 A CN101061548 A CN 101061548A CN A2005800391786 A CNA2005800391786 A CN A2005800391786A CN 200580039178 A CN200580039178 A CN 200580039178A CN 101061548 A CN101061548 A CN 101061548A
Authority
CN
China
Prior art keywords
refresh
array
wafer
indication
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800391786A
Other languages
English (en)
Other versions
CN101061548B (zh
Inventor
阿尔纳多·R·克鲁兹
卡迪尔·A·库雷希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN101061548A publication Critical patent/CN101061548A/zh
Application granted granted Critical
Publication of CN101061548B publication Critical patent/CN101061548B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本发明公开一种基于温度测量控制DRAM单元阵列的刷新周期的系统。在主动模式期间，将基于测量温度的刷新请求指示提供给DRAM控制器(例如另一个集成电路晶片的)，其中DRAM控制器(121)响应该指示启动DRAM单元阵列(105)的刷新周期。在自刷新模式中，DRAM控制器不启动刷新周期，但是刷新周期由阵列的集成电路晶片上的控制器基于温度测量而执行。

Description

基于温度的DRAM刷新
技术领域
本发明一般地涉及存储器，尤其涉及基于温度刷新DRAM单元。
背景技术
动态随机存取存储器(DRAM)是将数据存储在单元中的一种类型的存储技术。每个DRAM单元典型地包括存储表现出存储在单元中的逻辑值的电荷的电容元件。存储在电容元件中的电荷可能随着时间而泄漏。因此，需要刷新存储单元阵列。在刷新操作的一个实例中，确定单元正在存储与存储在电容元件上的高电荷相对应的逻辑值还是单元正在存储与存储在电容元件上的低电荷(或者没有电荷)相对应的逻辑值。如果存储高电荷，刷新电路系统将满电荷恢复到单元的电容器中。
但是，刷新操作需要时间执行刷新周期，这阻止数据写入DRAM阵列或从DRAM阵列中读出。而且，刷新周期消耗功率。
期望一种刷新DRAM的改进系统。
附图说明
通过参考附随附图可以更好地理解本发明，并且其许多目的、特征和优点将对本领域技术人员显然。
图1是根据本发明的电子系统的一种实施方案的框图。
图2是根据本发明操作DRAM控制器的一种实施方案的流程图。
图3是显示根据本发明的DRAM存储器控制电路的操作的一种实施方案的状态图。
不同附图中相同参考符号的使用指示完全相同的项目，除非另外注释。附图不一定按比例绘制。
具体实施方式
下面陈述实施本发明的方式的详细描述。该描述目的在于说明本发明而不应当看作限制。
图1是电子系统101的框图，其包括具有DRAM单元阵列105的集成电路晶片(die)103，具有DRAM控制器的集成电路晶片121，以及处理器134。在一种实施方案中，系统101是计算机系统例如个人计算机、服务器或膝上型计算机。在其它实施方案中，系统101是蜂窝式电话。依然在其它实施方案中，系统101可以是其它类型的电子系统例如个人数字助理(PDA)、便携式摄像机或电子照相机。
晶片103包括DRAM单元阵列105。在其它实施方案中，晶片103包括多个DRAM单元阵列。晶片103包括控制对阵列105的存取以及其它操作的控制电路115。
晶片103包括刷新控制器109。刷新控制器109包括定时器111和地址产生器113(例如行地址计数器)。地址产生器113为阵列105的刷新周期产生地址。刷新控制器连接到同样晶片103的温度传感器107。在一种实施方案中，温度传感器107提供具有表示测量温度的电压的信号。在一种实施方案中，温度传感器107是正向偏置二极管(没有显示)但是在其它实施方案中可能是其它类型的温度传感器件。
刷新控制器109利用温度传感器的输出和定时器111来产生内部刷新请求(IRR)信号从而启动阵列105的刷新周期。在一种实施方案中，IRR信号产生的速率(rate)基于由传感器107测量的温度。
温度越高，阵列105的电容器的漏电流越高，从而所需的刷新速率越大。当温度较低时，较不经常需要刷新周期以保持数据完整性。因此，控制器109产生IRR以指示当测量到较高温度时以较高速率刷新而当测量到较低温度时以较低速率刷新的请求。在一种实施方案中，以与温度呈线性的速率产生IRR信号。在其它实施方案中，可以对于特定范围的测量温度产生特定的速率(例如使用查找表格)。在一个实例中，可能以4种不同速率的任何一种产生IRR信号。
在提供IRR信号以基于温度指示四种速率之一的一种实施方案中，控制器109包括每个具有不同温度设定点的四个比较器(没有显示)。使用四个比较器的输出来选择定时器111中的不同抽头从而选择提供IRR信号的不同速率。但是，在其它实施方案中IRR信号可以由不同的电路系统和/或由不同的方法提供。
晶片103的电路系统可以用两种模式中至少一种操作。在主动模式中，存取阵列105(例如数据写入或数据读出)以存储数据或从阵列105中取回数据。这些存取由晶片121的DRAM控制器产生并且由处理器134启动。处理器134使用提供到晶片121的PDATA、PADDRESS和PCONTROL信号启动对阵列105的数据存取。
DRAM控制电路127经由接口电路系统(I/F)129接收那些信号。I/F电路系统129可以包括缓冲器、收发器、多路复用器和/或其它接口电路系统。响应来自处理器134的命令，DRAM控制电路127根据与经由I/F电路131提供到晶片103的信号(例如ADDRESS、DATA、RAS、CAS、CLK、WE、CLK_EN、DQM、DQS和CS)一起发送的命令产生对阵列105的数据存取。响应那些命令，控制电路115存取阵列105的指定单元并且将值写入那些单元或从那些单元中读出值。在其它实施方案中，例如取决于实现的DRAM存储器的类型和/或使用的寻址配置的类型而可以使用其它类型的地址、数据和控制信号。例如，一些非DDR(双倍数据速率)类型的DRAM存储器将不使用DQS信号。
在主动模式期间，DRAM控制电路127例如通过发送命令启动刷新周期，这在一些实施方案中可以称作自动刷新周期。在一种实施方案中，DRAM控制电路127发送自动刷新命令到控制电路115以启动刷新周期。控制电路115用信号通知刷新控制器109为刷新周期产生地址。在其它实施方案中控制电路115可以通过其它方法启动刷新周期。
在主动模式中，响应IRR信号，控制电路115将在到控制电路127的线路133上声明刷新请求信号(RREQ)以请求刷新周期的启动。在一种实施方案中，通过将连接到线路133的晶片103的输出端子驱动到表示启动刷新周期的请求的电压状态来声明RREQ信号。
图2是说明在主动模式期间由控制电路127执行的操作的流程图。在主动模式期间，在操作203中控制电路127检查RREQ信号。在操作205中如果检测到RREQ被声明，那么在207中，控制电路127确定是否存在运行阵列105的刷新周期的机会(刷新窗口)。在一种实施方案中，当处理器已经请求正在进行中的读出周期或写入周期时刷新周期不能运行。因此，在启动刷新周期之前，控制电路127等待直到如操作207中确定的刷新窗口“打开”(例如读出或写入周期完成)。
因为基于测量温度产生IRR请求，所以由RREQ信号启动刷新周期以请求刷新周期的速率同样基于测量温度。因此，在主动模式中控制电路127启动请求的速率基于测量温度。
在主动模式中刷新周期运行的速率基于温度，使得能够减少系统101消耗的功率，因为对于较低的测量温度，刷新周期运行得较不经常(根据温度)。而且，刷新周期运行的速度基于温度，也增加处理器的数据存取时间，因为更多的数据存取可以因较少的刷新周期而运行。
当晶片103的电路系统置于自刷新模式时，刷新周期由IRR信号以基于传感器107测量的温度的速率启动。定时器111在产生IRR时提供计数。在显示的实施方案中，控制电路115使用IRR信号刷新单元阵列105。在刷新周期期间，地址产生器113为刷新周期提供地址。
在自刷新模式期间，处理器134没有对阵列105进行数据存取(例如没有数据读出访问或数据写入访问)。在一种实施方案中，除了退出刷新模式命令之外，没有命令从DRAM控制电路127发送到晶片103的电路系统。
图3是由控制电路115实现的在主动模式和刷新模式之间转换的状态图。状态303和305是主动模式状态，状态307和309是自刷新模式状态。在可以存取阵列105以进行数据读出访问和数据写入访问的主动状态303中，控制电路115将响应从刷新控制器109接收IRR信号而进入状态305并且声明到晶片121的DRAM控制器的RREQ信号，从而启动刷新周期。当声明RREQ信号时，控制电路115转换回到主动状态303。
从主动状态303，控制电路115响应由控制电路127经由I/F电路131发送的自刷新命令转换到自刷新模式的自刷新状态307。在一种实施方案中，通过在规定时间将控制信号(例如RAS、CAS、WE、CS、CIK_EN)置于特定状态来发送自刷新命令。
在自刷新状态307中，控制电路115响应接收IRR信号而转换到状态309并且运行刷新周期。在刷新周期完成之后，控制电路115返回到状态307。
控制电路115响应经由I/F电路131从控制电路127接收退出命令而返回到主动模式的主动状态303。
返回参考图1，晶片121包括可编程地控制DRAM控制电路127对RREQ信号的响应性的电路系统。控制寄存器128可以使用使得控制电路127忽略RREQ信号并且根据刷新定时器125启动刷新周期的值编程。在一些实施方案中，控制寄存器128可以使用当忽略RREQ信号时设置控制电路127启动刷新周期的速率的值编程。寄存器128的该值可能在系统101的制造、初始化期间或者在操作期间(由处理器134)编程。
在一种实施方案中，晶片103、晶片121和包括处理器134的晶片在独立IC封装中实现然后例如经由电路板的总线连接在一起。在其它实施方案中，晶片103和121可以在单个IC封装中实现(例如在一些实施方案中与包括处理器134的晶片一起)。在其它实施方案中，晶片121的电路系统的一些或全部可以集成到晶片103中。此外，在一些实施方案中，晶片103、晶片121和包括处理器134的晶片的电路系统可以在一个晶片中或在两个晶片中或者在多于三个晶片中实现。
而且在其它实施方案中，控制电路127可以连接到与晶片103类似的多个晶片(DRAM阵列晶片)，其每个包括一个或多个DRAM单元阵列。在一种实施方案中，ADDRESS、DATA和控制信号的每个将在连接到多个DRAM阵列晶片的总线上传送。返回参考图1，晶片171与晶片103类似并且包括DRAM单元阵列172。晶片171也包括与晶片103的电路系统类似的定时器、地址产生器、控制电路和温度传感器。晶片171连接到传送DATA、ADDRESS和控制信号的线路(例如总线)。
在一种实施方案中，来自每个DRAM阵列晶片的RREQ信号将线或连接，使得来自DRAM阵列晶片的任何一个的RREQ信号将启动所有DRAM阵列晶片的所有阵列的刷新周期。例如，传送由晶片171提供的RREQ信号的线路173线或连接到线路133。在这种实施方案中，当刷新周期启动时，每个DRAM阵列晶片的每个刷新定时器(例如晶片103的定时器111)将复位。在一种实施方案中，RREQ信号是由晶片103的漏极开路端子162提供的离散信号。
在另一种实施方案中，晶片121将包括来自每个DRAM阵列晶片的每个RREQ信号的输入。在另一种实施方案中，来自每个DRAM阵列晶片的RREQ信号将实现为唯一数字值。例如，在具有七个DRAM阵列晶片的这种系统中，每个DRAM阵列晶片将具有用于传送编码RREQ信号的3个外部端子的输出。
返回参考图1，控制器109和控制电路115显示为独立的控制电路。但是，在其它实施方案中，控制器109的电路系统的至少一些或全部可以与控制电路115集成在一起。
虽然，图1显示连接在晶片103和121的端子之间的线路，但是其它实施方案可以包括用于在晶片之间传送信号的插入电路系统。这种插入电路系统可能包括缓冲器、电平移动器、反相器、编码器和/或多路复用器。因此，刷新请求指示可以由一个晶片以一种形式提供，但是由另一个晶片以另一种形式接收。
在一种实施方案中，电子系统包括第一集成电路晶片。第一集成电路晶片包括动态随机存取存储器(DRAM)单元阵列、温度传感器和刷新电路系统。刷新电路系统刷新DRAM单元阵列。第一集成电路晶片也包括外部输出。外部输出提供刷新请求指示。刷新请求指示表示基于温度传感器的测量温度执行阵列的刷新周期的请求。电子系统也包括第二集成电路晶片。第二集成电路晶片包括控制电路系统和输入。输入连接以接收刷新请求指示。第二集成电路晶片的控制电路系统利用接收的刷新请求指示来启动阵列的刷新周期。
另一种实施方案包括刷新DRAM单元的方法。该方法包括以主动模式操作。该方法包括，在主动模式中，使用与动态随机存取存储器(DRAM)单元阵列位于相同集成电路晶片上的温度传感器传感温度，并且提供启动刷新周期的第一指示到第一控制电路系统。第一指示基于由温度传感器测量的温度。该方法也包括，在主动模式中，基于第一指示由第一控制电路系统提供启动阵列的刷新周期的第二指示并且根据来自第一控制电路系统的第二指示刷新阵列。该方法也包括以自刷新周期模式操作。该方法包括，在自刷新周期模式中，使用温度传感器传感温度，基于由温度传感器测量的温度由第二控制电路系统启动阵列的刷新，以及根据启动刷新阵列。
在另一种实施方案中，集成电路晶片包括动态随机存取存储器(DRAM)单元阵列、温度传感器、控制电路系统和刷新电路系统。刷新电路系统刷新DRAM单元阵列。集成电路晶片也包括外部输出。外部输出提供刷新请求指示。刷新请求指示表示基于温度传感器的测量温度执行阵列的刷新周期的请求。
虽然已经显示和描述了本发明的特定实施方案，但是本领域技术人员将认识到，基于这里的讲授，可以进行另外的改变和修改而不背离本发明及其更广泛方面，因此，附加权利要求将在其范围内包括如本发明真实本质和范围内的所有这种改变和修改。

Claims (28)

1.一种电子系统，包括：
第一集成电路晶片，包括：
动态随机存取存储器(DRAM)单元阵列；
温度传感器；
刷新电路系统，该刷新电路系统用于刷新DRAM单元阵列；
外部输出，该外部输出提供刷新请求指示，
其中刷新请求指示表示基于温度传感器的测量温度执行阵列的刷新周期的请求；
第二集成电路晶片，包括：
控制电路系统；
输入，连接该输入以接收刷新请求指示；
其中第二集成电路晶片的控制电路系统利用接收的刷新请求指示来启动阵列的刷新周期。
2.根据权利要求1的电子系统，其中在自刷新模式操作期间，第一集成电路晶片的控制电路系统由刷新电路系统启动阵列的自刷新周期。
3.根据权利要求2的电子系统，其中在主动模式操作期间，第一集成电路晶片提供指示执行阵列的刷新周期的请求的刷新请求指示，其中第一集成电路晶片基于温度传感器的测量温度提供指示执行阵列的刷新周期的请求的刷新请求指示。
4.根据权利要求3的电子系统，其中在主动模式操作期间，第二集成电路晶片提供数据到第一集成电路晶片以写入阵列中。
5.根据权利要求1的电子系统，其中在自刷新模式操作期间，第一集成电路晶片不提供请求执行刷新周期的刷新请求指示。
6.根据权利要求1的电子系统，其中第二集成电路晶片包括可编程寄存器，其中寄存器的内容表示第二集成电路晶片的控制电路系统是否响应刷新请求指示。
7.根据权利要求1的电子系统，其中：
外部输出包括第一集成电路晶片的端子并且刷新请求指示包括由端子提供的信号的声明。
8.根据权利要求1的电子系统，还包括：
第三集成电路晶片，包括：
第二动态随机存取存储器(DRAM)单元阵列；
第二温度传感器；
刷新电路系统，该刷新电路系统用于刷新第二DRAM单元阵列；
第二外部输出，该第二外部输出提供第二刷新请求指示，其中
第二刷新请求指示表示基于第二温度传感器的测量温度执行第二阵列的刷新周期的请求；
9.根据权利要求8的电子系统，其中刷新请求指示在第一线路上传送并且第二刷新请求指示在第二线路上传送，其中第一线路和第二线路以线或连接配置硬布线在一起。
10.一种刷新DRAM单元的方法，该方法包括：
以主动模式操作，其中在主动模式中：
使用与动态随机存取存储器(DRAM)单元阵列位于相同集成电路晶片上的温度传感器传感温度；
提供启动刷新周期的第一指示到第一控制电路系统，该第一指示基于由温度传感器测量的温度；
基于第一指示由第一控制电路系统提供启动阵列的刷新周期的第二指示；
根据来自第一控制电路系统的第二指示刷新阵列；
以自刷新周期模式操作：
使用温度传感器传感温度；
基于由温度传感器测量的温度由第二控制电路系统启动阵列的刷新；
根据启动刷新阵列。
11.根据权利要求10的方法，其中第二控制电路系统与阵列和温度传感器位于相同集成电路晶片上，其中第一控制电路系统位于第二集成电路晶片上。
12.根据权利要求10的方法，其中由第一控制电路系统提供第二指示基于运行阵列的刷新周期的机会。
13.根据权利要求12的方法，其中机会在不执行对阵列的读出或写入访问的时间。
14.根据权利要求10的方法，其中提供第二指示包括提供刷新命令。
15.根据权利要求14的方法，其中刷新命令由与阵列在相同集成电路晶片上的电路系统接收，并且其中第一控制电路系统在不同的集成电路晶片上。
16.根据权利要求10的方法，其中使用与阵列位于相同集成电路晶片上的地址产生器执行根据来自第一控制电路系统的第二指示刷新阵列和根据启动刷新阵列。
17.根据权利要求10的方法，其中第一控制电路系统和第二控制电路系统位于相同IC封装中。
18.根据权利要求10的方法，其中第一控制电路系统和第二控制电路系统位于相同集成电路晶片上。
19.根据权利要求10的方法，其中在主动模式期间可以执行对阵列的数据读出访问和数据写入访问，而在自刷新模式期间不能执行对阵列的数据读出访问和数据写入访问。
20.根据权利要求10的方法，其中当操作主动模式时根据来自第一控制电路系统的第二指示刷新阵列还包括执行自动刷新周期。
21.根据权利要求10的方法，还包括：
由第一控制电路系统提供启动第二动态随机存取存储器(DRAM)单元阵列的刷新周期的指示；
根据来自第一控制电路系统的指示刷新第二阵列；
其中使用第一地址产生器执行刷新阵列；
其中使用第二地址产生器执行刷新第二阵列。
22.一种集成电路晶片包括：
动态随机存取存储器(DRAM)单元阵列；
温度传感器；
控制电路系统；
刷新电路系统，该刷新电路系统用于刷新DRAM单元阵列；
外部输出，该外部输出提供刷新请求指示，其中刷新请求指示表示基于温度传感器的测量温度执行阵列的刷新周期的请求。
23.根据权利要求22的集成电路晶片，还包括：
定时器，其中提供刷新请求指示以指示基于定时器的刷新请求。
24.根据权利要求22的集成电路晶片，其中提供请求刷新请求的刷新请求指示的速率基于温度传感器的测量温度。
25.根据权利要求22的集成电路晶片，其中外部输出包括外部端子，并且其中刷新请求指示包括在表示请求执行刷新周期的第一状态中声明的离散信号，该离散信号具有表示不请求执行刷新周期的第二状态。
26.根据权利要求22的集成电路晶片，其中在自刷新模式操作期间，控制电路系统由刷新电路系统启动阵列的自刷新周期。
27.根据权利要求22的集成电路晶片，其中在主动模式操作期间，外部输出提供指示执行阵列的刷新周期的请求的刷新请求指示，其中外部输出基于温度传感器的测量温度提供指示执行阵列的刷新周期的请求的刷新请求指示。
28.根据权利要求27的集成电路晶片，其中在自刷新模式操作期间，外部输出不提供请求刷新周期执行的刷新请求指示。
CN2005800391786A 2004-12-01 2005-11-10 电子系统、刷新dram单元的方法、集成电路晶片 Active CN101061548B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/000,560 US7206244B2 (en) 2004-12-01 2004-12-01 Temperature based DRAM refresh
US11/000,560 2004-12-01
PCT/US2005/041150 WO2006060151A2 (en) 2004-12-01 2005-11-10 Temperature based dram refresh

Publications (2)

Publication Number Publication Date
CN101061548A true CN101061548A (zh) 2007-10-24
CN101061548B CN101061548B (zh) 2011-08-10

Family

ID=36565512

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800391786A Active CN101061548B (zh) 2004-12-01 2005-11-10 电子系统、刷新dram单元的方法、集成电路晶片

Country Status (5)

Country Link
US (2) US7206244B2 (zh)
JP (1) JP4954890B2 (zh)
KR (1) KR101242809B1 (zh)
CN (1) CN101061548B (zh)
WO (1) WO2006060151A2 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104766633A (zh) * 2008-12-30 2015-07-08 E·孔法洛涅里 具有扩展工作温度范围的非易失性存储器
CN105229743A (zh) * 2013-05-14 2016-01-06 高通股份有限公司 用于智能刷新动态随机存取存储器的方法和系统
CN105579986A (zh) * 2013-09-25 2016-05-11 高通股份有限公司 用于刷新存储器单元的方法和装置
CN110491428A (zh) * 2018-05-14 2019-11-22 南亚科技股份有限公司 频率调整电路、电子存储器及多个动态随机存取存储器芯片的刷新频率的确定方法
CN112930567A (zh) * 2018-09-21 2021-06-08 美光科技公司 温度通知的存储器刷新
CN113272901A (zh) * 2018-11-30 2021-08-17 美光科技公司 刷新命令管理

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005124785A1 (ja) * 2004-06-18 2005-12-29 Fujitsu Limited 半導体装置の温度検出器および半導体記憶装置
KR100655076B1 (ko) * 2005-01-20 2006-12-08 삼성전자주식회사 반도체 메모리 장치의 내부 온도 데이터 출력 방법 및그에 따른 내부 온도 데이터 출력회로
KR100807594B1 (ko) * 2006-09-28 2008-02-28 주식회사 하이닉스반도체 온도 정보 출력장치 및 그를 구비하는 반도체소자
US20080239852A1 (en) * 2007-03-28 2008-10-02 Reza Jazayeri Test feature to improve DRAM charge retention yield
KR100855578B1 (ko) * 2007-04-30 2008-09-01 삼성전자주식회사 반도체 메모리 소자의 리프레시 주기 제어회로 및 리프레시주기 제어방법
US7545698B2 (en) * 2007-06-28 2009-06-09 Intel Corporation Memory test mode for charge retention testing
US7843753B2 (en) * 2008-03-19 2010-11-30 Qimonda Ag Integrated circuit including memory refreshed based on temperature
WO2011067795A1 (en) * 2009-12-02 2011-06-09 Ferdinando Bedeschi Refresh architecture and algorithm for non-volatile memories
KR20120075983A (ko) 2010-12-29 2012-07-09 에스케이하이닉스 주식회사 반도체메모리장치
US8848471B2 (en) 2012-08-08 2014-09-30 International Business Machines Corporation Method for optimizing refresh rate for DRAM
US9058896B2 (en) 2012-08-29 2015-06-16 International Business Machines Corporation DRAM refresh
US8887014B2 (en) 2012-12-11 2014-11-11 International Business Machines Corporation Managing errors in a DRAM by weak cell encoding
US8898544B2 (en) 2012-12-11 2014-11-25 International Business Machines Corporation DRAM error detection, evaluation, and correction
KR102140783B1 (ko) 2013-06-17 2020-08-04 삼성전자주식회사 반도체 메모리 장치 및 반도체 패키지
KR102254098B1 (ko) * 2014-11-20 2021-05-20 삼성전자주식회사 온도를 센싱할 수 있는 반도체 칩, 및 상기 반도체 칩을 포함하는 반도체 시스템
KR102373543B1 (ko) * 2015-04-08 2022-03-11 삼성전자주식회사 멀티칩 패키지에서 온도 편차를 이용하여 동작 제어하는 방법 및 장치
US9875785B2 (en) * 2015-10-01 2018-01-23 Qualcomm Incorporated Refresh timer synchronization between memory controller and memory
KR102373544B1 (ko) 2015-11-06 2022-03-11 삼성전자주식회사 요청 기반의 리프레쉬를 수행하는 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법
US10354714B2 (en) 2016-08-23 2019-07-16 Micron Technology, Inc. Temperature-dependent refresh circuit configured to increase or decrease a count value of a refresh timer according to a self-refresh signal
KR20180081989A (ko) 2017-01-09 2018-07-18 삼성전자주식회사 메모리 장치 및 그것의 리프레시 방법
US9857978B1 (en) 2017-03-09 2018-01-02 Toshiba Memory Corporation Optimization of memory refresh rates using estimation of die temperature
US20190026028A1 (en) * 2017-07-24 2019-01-24 Qualcomm Incorporated Minimizing performance degradation due to refresh operations in memory sub-systems
TWI639920B (zh) 2017-11-17 2018-11-01 財團法人工業技術研究院 記憶體控制器及其控制方法以及記憶體及其控制方法
US10725670B2 (en) 2018-08-01 2020-07-28 Advanced Micro Devices, Inc. Method and apparatus for temperature-gradient aware data-placement for 3D stacked DRAMs
TWI671632B (zh) 2018-10-24 2019-09-11 財團法人工業技術研究院 記憶體裝置及其復新資訊同步方法
KR20220062756A (ko) 2020-11-09 2022-05-17 삼성전자주식회사 메모리 장치, 스토리지 모듈, 호스트 및 이들의 동작 방법

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6061992A (ja) * 1983-09-14 1985-04-09 Nec Corp 擬似スタティックメモリ
US4715551A (en) * 1986-04-26 1987-12-29 E. C. H. Will (Gmbh & Co.) Self-locking device for transmitting torque to bobbin cores
JPS63304499A (ja) * 1987-06-05 1988-12-12 Nec Corp 半導体ダイナミックリ−ドライトメモリ
US5278796A (en) * 1991-04-12 1994-01-11 Micron Technology, Inc. Temperature-dependent DRAM refresh circuit
KR0129197B1 (ko) * 1994-04-21 1998-10-01 문정환 메모리셀어레이의 리플레쉬 제어회로
US5784328A (en) * 1996-12-23 1998-07-21 Lsi Logic Corporation Memory system including an on-chip temperature sensor for regulating the refresh rate of a DRAM array
JP2001035148A (ja) * 1999-07-23 2001-02-09 Sanyo Electric Co Ltd データ処理装置
JP4606565B2 (ja) * 2000-11-02 2011-01-05 富士通セミコンダクター株式会社 同期型半導体記憶装置
US6483764B2 (en) * 2001-01-16 2002-11-19 International Business Machines Corporation Dynamic DRAM refresh rate adjustment based on cell leakage monitoring
US6557072B2 (en) 2001-05-10 2003-04-29 Palm, Inc. Predictive temperature compensation for memory devices systems and method
JP4700223B2 (ja) * 2001-05-18 2011-06-15 株式会社バッファロー Ｄｒａｍ装置およびｄｒａｍ装置のリフレッシュ方法
JP2002373489A (ja) * 2001-06-15 2002-12-26 Mitsubishi Electric Corp 半導体記憶装置
US6438057B1 (en) 2001-07-06 2002-08-20 Infineon Technologies Ag DRAM refresh timing adjustment device, system and method
JP2003100074A (ja) * 2001-09-21 2003-04-04 Seiko Epson Corp 集積回路の温度変化に応じた動作制御
JP4021643B2 (ja) * 2001-10-29 2007-12-12 富士通株式会社 温度検出機能を備えた半導体装置
KR20030050349A (ko) * 2001-12-18 2003-06-25 삼성전자주식회사 셀프 리프레시 소모 전류 감소 회로 및 소모 전류 감소 방법
KR100475736B1 (ko) * 2002-08-09 2005-03-10 삼성전자주식회사 고속 테스트에 적합한 편이온도 검출회로를 갖는온도감지기 및 편이온도 검출방법
JP2004273029A (ja) * 2003-03-10 2004-09-30 Sony Corp 記憶装置およびそれに用いられるリフレッシュ制御回路ならびにリフレッシュ方法
JP2004294117A (ja) * 2003-03-25 2004-10-21 Sony Corp 温度検出回路および記憶装置
DE10317364B4 (de) * 2003-04-15 2005-04-21 Infineon Technologies Ag Integrierter dynamischer Speicher mit Steuerungsschaltung zur Steuerung eines Refresh-Betriebs von Speicherzellen
JP4194561B2 (ja) * 2003-04-23 2008-12-10 富士通マイクロエレクトロニクス株式会社 半導体記憶装置
DE10329369B4 (de) * 2003-06-30 2010-01-28 Qimonda Ag Schaltung und Verfahren zum Auffrischen von Speicherzellen eines dynamischen Speichers
US7027343B2 (en) * 2003-09-22 2006-04-11 Micron Technology Method and apparatus for controlling refresh operations in a dynamic memory device
KR100577560B1 (ko) * 2003-12-23 2006-05-08 삼성전자주식회사 온도감지 데이터에 응답하는 내부회로를 갖는 반도체메모리장치
US7583551B2 (en) * 2004-03-10 2009-09-01 Micron Technology, Inc. Power management control and controlling memory refresh operations
WO2005124785A1 (ja) * 2004-06-18 2005-12-29 Fujitsu Limited 半導体装置の温度検出器および半導体記憶装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104766633A (zh) * 2008-12-30 2015-07-08 E·孔法洛涅里 具有扩展工作温度范围的非易失性存储器
CN105229743A (zh) * 2013-05-14 2016-01-06 高通股份有限公司 用于智能刷新动态随机存取存储器的方法和系统
CN105229743B (zh) * 2013-05-14 2018-02-02 高通股份有限公司 用于智能刷新动态随机存取存储器的方法和系统
CN105579986A (zh) * 2013-09-25 2016-05-11 高通股份有限公司 用于刷新存储器单元的方法和装置
CN105579986B (zh) * 2013-09-25 2018-11-02 高通股份有限公司 用于刷新存储器单元的方法和装置
CN110491428B (zh) * 2018-05-14 2021-05-25 南亚科技股份有限公司 频率调整电路、电子存储器及多个动态随机存取存储器芯片的刷新频率的确定方法
CN110491428A (zh) * 2018-05-14 2019-11-22 南亚科技股份有限公司 频率调整电路、电子存储器及多个动态随机存取存储器芯片的刷新频率的确定方法
CN112930567A (zh) * 2018-09-21 2021-06-08 美光科技公司 温度通知的存储器刷新
US11335394B2 (en) 2018-09-21 2022-05-17 Micron Technology, Inc. Temperature informed memory refresh
CN112930567B (zh) * 2018-09-21 2022-06-14 美光科技公司 温度通知的存储器刷新
US11887651B2 (en) 2018-09-21 2024-01-30 Micron Technology, Inc. Temperature informed memory refresh
CN113272901A (zh) * 2018-11-30 2021-08-17 美光科技公司 刷新命令管理
CN113272901B (zh) * 2018-11-30 2022-09-16 美光科技公司 刷新命令管理

Also Published As

Publication number Publication date
WO2006060151A3 (en) 2006-12-14
US20060114734A1 (en) 2006-06-01
CN101061548B (zh) 2011-08-10
US7206244B2 (en) 2007-04-17
KR101242809B1 (ko) 2013-03-12
US20070153606A1 (en) 2007-07-05
WO2006060151A2 (en) 2006-06-08
JP4954890B2 (ja) 2012-06-20
KR20070085662A (ko) 2007-08-27
JP2008522345A (ja) 2008-06-26
US7295484B2 (en) 2007-11-13

Similar Documents

Publication Publication Date Title
CN101061548B (zh) 电子系统、刷新dram单元的方法、集成电路晶片
US8588017B2 (en) Memory circuits, systems, and modules for performing DRAM refresh operations and methods of operating the same
US5159676A (en) Semi-smart DRAM controller IC to provide a pseudo-cache mode of operation using standard page mode draws
US7082047B2 (en) Ferroelectric memory input/output apparatus
US7916557B2 (en) NAND interface
CN1677562A (zh) 半导体存储装置
CN111679786B (zh) 存储设备、操作存储设备的方法及存储系统
US9299428B2 (en) Resistive memory apparatus and operation method thereof
CN1554097A (zh) 具有用于读写操作的不同突发顺序寻址的存储器件
US20130132704A1 (en) Memory controller and method for tuned address mapping
US11216373B2 (en) Memory access commands with near-memory address generation
US20050010834A1 (en) Method and apparatus for determining the write delay time of a memory
CN1825474A (zh) 具有快速列存取的随机存取存储器
US6459650B1 (en) Method and apparatus for asynchronously controlling a DRAM array in a SRAM environment
CN104575598A (zh) 电阻式存储器件、其操作方法以及具有该电阻式存储器件的系统
JP3800164B2 (ja) 情報処理装置、情報記憶装置、情報処理方法、及び情報処理プログラム
US8639879B2 (en) Sorting movable memory hierarchies in a computer system
JPH10111829A (ja) メモリシステム
US20110173376A1 (en) Cache apparatus for increasing data accessing speed of storage device
CN112631506A (zh) 半导体存储装置、电子设备及设置半导体存储装置的方法
CN1523606A (zh) 具有网络高总线效率的存储设备、其操作方法及存储系统
TWI721660B (zh) 控制資料讀寫裝置與方法
US11804254B2 (en) Memory device and method of refreshing memory device based on temperature
KR101477809B1 (ko) 메모리 모듈을 제어하는 컴퓨터 시스템 및 그 제어방법
EP0931292A1 (en) A microcontroller including an internal memory unit and circuitry to generate an associated enable signal

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: NXP America Co Ltd

Address before: Texas in the United States

Patentee before: Fisical Semiconductor Inc.