TWI639920B - 記憶體控制器及其控制方法以及記憶體及其控制方法 - Google Patents

記憶體控制器及其控制方法以及記憶體及其控制方法 Download PDF

Info

Publication number
TWI639920B
TWI639920B TW106139888A TW106139888A TWI639920B TW I639920 B TWI639920 B TW I639920B TW 106139888 A TW106139888 A TW 106139888A TW 106139888 A TW106139888 A TW 106139888A TW I639920 B TWI639920 B TW I639920B
Authority
TW
Taiwan
Prior art keywords
memory
data
value
control circuit
instruction
Prior art date
Application number
TW106139888A
Other languages
English (en)
Other versions
TW201923601A (zh
Inventor
駱致彥
賴振祥
Original Assignee
財團法人工業技術研究院
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 財團法人工業技術研究院 filed Critical 財團法人工業技術研究院
Priority to TW106139888A priority Critical patent/TWI639920B/zh
Priority to US15/853,655 priority patent/US10423548B2/en
Application granted granted Critical
Publication of TWI639920B publication Critical patent/TWI639920B/zh
Publication of TW201923601A publication Critical patent/TW201923601A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1694—Configuration of memory controller to different memory types
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Memory System (AREA)

Abstract

一種記憶體控制器，用以存取一記憶體。記憶體具有複數記憶區塊。記憶體控制器包括一儲存電路以及一控制電路。儲存電路儲存一復新值以及一資料表格。資料表格具有複數位元。每一位元用以表示一相對應記憶區塊是否儲存有效資料。控制電路根據復新值選擇一特定記憶區塊，並根據資料表格判斷特定記憶區塊是否儲存有效資料。當特定記憶區塊儲存有效資料時，控制電路在一第一等待時間後，繼續存取記憶體。當特定記憶區塊未儲存資料或儲存無效資料時，控制電路在一第二等待時間後，繼續存取該記憶體。第二等待時間小於第一等待時間。

Description

記憶體控制器及其控制方法以及記憶體及其控制方法
本發明係有關於一種記憶體控制器。
系統記憶體是電腦系統中用來暫存中央處理器以及各周邊元件所需要資料的元件，通常系統記憶體的容量越大，則電腦系統的效能越佳。目前常用的系統記憶體為動態隨機存取記憶體(Dynamic Random Access Memory；DRAM)。在動態隨機存取記憶體中，儲存單元通常包括一個電晶體以及一個電容器來儲存一個位元之資料。由於電晶體和電容器之周圍存在各種漏電電流之路徑，因此儲存單元必須定期刷新其儲存之資料，這也是為何稱之為「動態」之原因。
本發明提供一種記憶體控制器，用以存取一記憶體。記憶體具有複數記憶區塊。記憶體控制器包括一儲存電路以及一控制電路。儲存電路儲存一復新值以及一資料表格。控制電路根據外部指令存取記憶區塊，並修改資料表格。資料表格具有複數位元，每一位元記錄一相對應記憶區塊是否儲存有效資料。在一復新模式，控制電路根據復新值選擇一特定記憶區塊，並根據資 料表格判斷特定記憶區塊是否儲存有效資料。當特定記憶區塊儲存有效資料時，控制電路發出一復新指令予記憶體並在一第一等待時間後，繼續存取記憶體。當特定記憶區塊未儲存資料或儲存無效資料時，控制電路發出復新指令予記憶體並在一第二等待時間後，繼續存取該記憶體。第二等待時間小於第一等待時間。
本發明更提供一種控制方法，適用於一記憶體控制器。記憶體控制器用以存取一記憶體。記憶體具有複數記憶區塊。本發明的控制方法包括，判斷一復新要求是否被發出；當復新要求被發出時，讀取一復新值，用以從該等記憶區塊中選擇一特定記憶區塊；讀取一資料表格，用以判斷特定記憶區塊是否儲存有效資料。當特定記憶區塊儲存有效資料時，發出一復新指令予記憶體並在一第一等待時間後，繼續存取該記憶體。當特定記憶區塊未儲存資料或儲存無效資料時，發出復新指令予記憶體並在一第二等待時間後，繼續存取記憶體。第二等待時間小於第一等待時間。
本發明另提供一種記憶體，耦接一記憶體控制器，並包括複數記憶區塊、一儲存電路以及一控制電路。記憶區塊用以儲存資料。儲存電路儲存一復新值以及一資料表格。控制電路存取記憶區塊，並更新復新值和資料表格。資料表格具有複數位元，每一位元記錄一相對應記憶區塊是否儲存有效資料。當控制電路接收到一復新指令時，控制電路根據復新值從該等記憶區塊中選擇一特定記憶區塊，並根據資料表格判斷特定記憶區塊是否儲存有效資料。當特定記憶區塊儲存有效資料時，控制電路復新特定記憶區塊。當特定記憶區塊未儲存資料或儲存無效資料時， 控制電路不復新特定記憶區塊。
本發明再提供一種控制方法，適用於一記憶體。記憶體由一記憶體控制器所控制。本發明的控制方法包括，判斷記憶體控制器是否發出一復新指令；當記憶體控制器發出復新指令時，讀取一復新值，用以從該等記憶區塊中選擇一特定記憶區塊；讀取一資料表格，用以判斷特定記憶區塊是否儲存有效資料；當特定記憶區塊儲存有效資料時，復新特定記憶區塊；當特定記憶區塊未儲存資料或儲存無效資料時，不復新該特定記憶區塊；以及在讀取復新值後，更新復新值。
本發明之控制方法可經由本發明之存取系統來實作，其為可執行特定功能之硬體或韌體，亦可以透過程式碼方式收錄於一紀錄媒體中，並結合特定硬體來實作。當程式碼被電子裝置、處理器、電腦或機器載入且執行時，電子裝置、處理器、電腦或機器變成用以實行本發明之裝置或系統。
100、200‧‧‧存取系統
110、210‧‧‧記憶體控制器
120、220‧‧‧記憶體
CMD‧‧‧外部指令
CNT‧‧‧控制指令
112、121、212、221‧‧‧控制電路
111、211、223‧‧‧儲存電路
113、213、224‧‧‧資料表格
114、214、225‧‧‧復新位址暫存器
122、222‧‧‧記憶陣列
BL1~BLN‧‧‧記憶區塊
VURF、VURFR‧‧‧復新值
B1~BN、C1~CN、D1~DN‧‧‧位元
300、400‧‧‧控制方法
S301、S302、S311、S321~S325、S330~S337、S401、S402S410、S421~S424、S430~S436‧‧‧步驟
第1圖為本發明之存取系統的示意圖。
第2圖為本發明之存取系統的另一示意圖。
第3A圖為本發明之記憶體控制器的控制方法的流程示意圖。
第3B圖為本發明之記憶體控制器的控制方法的另一流程示意圖。
第4A圖為本發明之記憶體的控制方法的流程示意圖。
第4B圖為本發明之記憶體的控制方法的另一流程示意圖。
為讓本發明之目的、特徵和優點能更明顯易懂，下文特舉出實施例，並配合所附圖式，做詳細之說明。本發明說明書提供不同的實施例來說明本發明不同實施方式的技術特徵。其中，實施例中的各元件之配置係為說明之用，並非用以限制本發明。另外，實施例中圖式標號之部分重覆，係為了簡化說明，並非意指不同實施例之間的關聯性。
第1圖為本發明之存取系統的示意圖。如圖所示，存取系統100包括一記憶體控制器110以及一記憶體120。記憶體控制器110接收外部指令CMD，並根據外部指令CMD產生控制指令CNT。記憶體120根據控制指令CNT接收來自記憶體控制器110的一外部資料或提供一讀取資料予記憶體控制器110。在一可能實施例中，外部指令CMD係由一外部電路(未顯示)所提供。在此例中，記憶體控制器110輸出該讀取資料予該外部電路，其中該外部電路位於記憶體控制器110與記憶體120之外。
在一可能實施例中，記憶體120係為一動態隨機存取記憶體。在本實施例中，記憶體120包括一控制電路121以及一記憶陣列122。控制電路121根據控制指令CNT將一外部資料寫入記憶陣列122，或是根據控制指令CNT讀取記憶陣列122所儲存的資料，用以產生一讀取資料，再輸出該讀取資料予記憶體控制器110。如圖所示，記憶陣列122包括記憶區塊(block)BL1~BLN，用以儲存資料。記憶區塊BL1~BLN之每一者具有複數儲存單元(如稱記憶胞)。
在本實施例中，記憶體控制器110包括一儲存電路111以及一控制電路112。儲存電路111儲存一資料表格113以及一復新值VURF。資料表格113具有位元B1~BN。每一位元B1~BN的數值表示一相對應的記憶區塊是否儲存有效資料。假設，位元B1~BN分別對應記憶區塊BL1~BLN。在此例中，位元B1及B4的數值為”1”，表示記憶區塊BL1及BL4儲存有效資料。另外，位元B2及B3的數值為”0”，表示記憶區塊BL2及BL3未儲存資料或儲存無效資料。本發明並不限定資料表格113的位元的數量。在一可能實施例中，資料表格113的位元數量與記憶體120的記憶區塊數量有關。在一初始期間，控制電路112設定位元B1~BN的數值為一初始數值，如”0”。
在本實施例中，復新值VURF係儲存於一復新位址暫存器114中。復新值VURF用以表示一復新順序，該復新順序係為記憶區塊BL1~BLN進行復新動作的順序。控制電路112根據復新值VURF，決定對哪一個記憶區塊進行復新動作。
在其它實施例中，記憶體控制器110更具有一計時電路(未顯示)，用以觸發控制電路112進入一復新(refresh)模式。舉例而言，當計時電路的計數值達一預設值時，該計時電路發出一觸發信號。控制電路112根據該觸發信號進入一復新模式。在復新模式下，控制電路112根據復新值VURF，從記憶體120的記憶區塊BL1~BLN中選擇至少一特定記憶區塊，並根據資料表格113判斷特定記憶區塊是否儲存有效資料。
假設，控制電路112根據復新值VURF，選擇了記憶區塊BL1。在此例中，控制電路112讀取資料表格113裡的位元B1，用 以判斷記憶區塊BL1是否儲存有效資料。由於位元B1的數值(”1”)，表示記憶區塊BL1儲存有效資料，故控制電路112發出的控制指令CNT係為一復新指令。記憶體120的控制電路121根據該復新指令對記憶區塊BL1進行一復新動作。在一可能實施例中，控制電路121讀取記憶區塊BL1所儲存的資料，再將資料回存至記憶區塊BL1中。在控制電路121對記憶區塊BL1執行復新動作時，控制電路112不產生任何控制指令予記憶體120。在控制電路121進行完復新動作後，控制電路112再發出其它控制指令。記憶體120再根據控制指令CNT存取記憶區塊BL1~BLN。
在另一可能實施例中，當控制電路112根據復新值VURF，選擇記憶區塊BL2時，控制電路112根據資料表格113的位元B2的數值(”0”)，得知記憶區塊BL2未儲存資料或儲存無效資料，故控制電路112不發出復新指令予記憶體120。因此，記憶體120不進行復新動作。在此例中，由於控制電路112不需等待記憶體120進行復新動作，並可在一時脈週期(clock cycle)後，立即發出其它的控制指令。因此，減少控制電路112等待記憶體完成復新動作的時間，並增加存取系統100的運算效能。
在其它實施例中，記憶體控制器110更包括一計數電路(未顯示)。計數電路(counter)具有一計數值。該計數值作為復新值VURF。在此例中，控制電路112根據計數電路的計數值，指定至少一記憶區塊進行復新動作。在控制電路112讀取計數電路的計數值後，控制電路112改變計數電路的計數值，如增加或減少計數值。在一可能實施例中，當控制電路112操作在復新模式時，不論控制電路112是否發出復新指令予記憶體120，控制電路112都會 改變計數電路的計數值。
在其它實施例中，記憶體控制器110更包括一介面邏輯(未顯示)，用以接收外部指令CMD。該介面邏輯將外部指令CMD提供予控制電路112。在一可能實施例中，介面邏輯具有一佇列(未顯示)，用以儲存複數外部指令CMD。在此例中，控制電路112讀取並執行佇列所儲存的指令。在一些實施例中，該介面邏輯更具有一解碼器(未顯示)，用以對外部指令CMD解碼，並提供解碼結果予控制電路112。在其它實施例中，該解碼器係設置於控制電路112之中。本發明並不限定外部指令CMD的種類。外部指令CMD可能是一寫入指令、一讀取指令、一驅逐(eviction)指令、一清除(flush)指令或是其它指令。
當外部指令CMD係為一第一寫入指令時，控制電路112進入一寫入模式。在寫入模式下，控制電路112所發出的控制指令CNT係為一第二寫入指令，用以將一外部資料寫入記憶區塊BL1~BLN之至少一者。假設，控制電路121將外部資料儲存於記憶區塊BL2中。在此例中，控制電路112根據第一寫入指令的一寫入位址更新資料表格113，用以將位元B2的數值由”0”更新為”1”。
當外部指令CMD係為一第一讀取指令時，控制電路112進入一讀取模式。在一讀取模式，控制電路112發出的控制指令CNT為一第二讀取指令。控制電路121根據第二讀取指令讀取記憶區塊BL1~BLN之至少一者。由於控制電路121並未寫入資料至記憶區塊BL1~BLN中，故在讀取模式下，控制電路112不改變資料表格113的位元B1~BN的數值。
當外部指令CMD係為一第一驅逐指令時，控制電路 112進入一驅逐模式。在驅逐模式下，控制電路112發出的控制指令CNT為一第二驅逐指令。控制電路121根據第二驅逐指令釋放記憶區塊BL1~BLN中之至少一記憶區塊。假設，記憶區塊BL4的資料被驅逐。在此例中，控制電路112根據第一驅逐指令的一驅逐位址，將資料表格113中，對應記憶區塊BL4的位元B4的數值由”1”更新成”0”，用以表示記憶區塊BL4所儲存的資料為無效資料。在一可能實施例中，記憶體120的控制電路121不清除記憶區塊BL4的資料，但控制電路121將記憶區塊BL4視為一空閒記憶區塊。在下一次的寫入模式，控制電路121可能將新的資料寫入記憶區塊BL4。
當外部指令CMD係為一第一清除指令時，控制電路112進入一清除模式。在清除模式下，控制電路112發出的控制指令CNT為一第二清除指令。控制電路121根據第二清除指令讀取至少一記憶區塊所儲存的資料，並將讀取到的資料寫入一外部記憶體(未顯示)。在本實施例中，該外部記憶體係設置在記憶體控制器110以及記憶體120之外。假設，記憶區塊BL1的資料被讀取。在清除模式下，控制電路112根據第一清除指令的一清除位址，更新資料表格113裡對應記憶區塊BL1的位元B1的數值更新成”0”，用以表示記憶區塊BL1所儲存的資料為無效資料。在此例中，當控制電路112進入復新模式並根據復新值VURF選擇記憶區塊BL1時，由於資料表格113裡對應記憶區塊BL1的位元B1的數值已被更新成”0”，故控制電路112不發出復新指令予記憶體120。因此，記憶體120不對記憶區塊BL1進行復新動作。
第2圖為本發明之存取系統的另一示意圖。第2圖相似第1圖，不同之處在於第2圖的記憶體220更包括一儲存電路223。 在本實施例中，儲存電路223儲存一資料表格224以及一復新值VURFR。資料表格224具有位元C1~CN。位元C1~CN用以表示記憶區塊BL1~BLN是否儲存有效資料。另外，復新值VURFR用以指示記憶區塊BL1~BLN進行復新動作的順序。在本實施例中，資料表格224與復新值VURFR分別同步於資料表格213與復新值VURF。換句話說，資料表格224的位元C1~CN的數值相同於資料表格213的位元D1~DN的數值，並且復新值VURFR相同於復新值VURF。由於儲存電路211及223的特性與第1圖的儲存電路111相似，故不再贅述。
在本實施例中，當記憶體控制器210的一計時電路(未顯示)發出一觸發信號，控制電路212進入一復新模式。在復新模式下，控制電路212讀取復新值VURF，用以選擇一特定記憶區塊。假設，控制電路212選擇記憶區塊BL1。在此例中，控制電路212根據資料表格213的位元D1的數值(”1”)得知記憶區塊BL1儲存有效資料。因此，控制電路212發出的控制指令CNT為一復新指令。在此例中，控制電路221根據復新指令，讀取復新值VURFR，用以選擇記憶區塊BL1。控制電路221根據資料表格224的位元C1的數值(”1”)得知記憶區塊BL1儲存有效資料。因此，控制電路221對記憶區塊BL1進行復新動作。在此例中，控制電路212等待一第一等待時間後，再根據外部指令CMD發出新的控制指令CNT。因此，控制電路221在第一等待時間後，再根據新的控制指令CNT存取記憶區塊BL1~BLN。
然而，在復新模式下，如果控制電路212根據復新值VURF，選擇記憶區塊BL2。在此例中，控制電路212根據資料表格213的位元D2的數值(”0”)得知記憶區塊BL2未儲存資料或儲存無 效資料。此時，控制電路212仍發出一復新指令。控制電路221根據復新指令，讀取復新值VURFR。由於復新值VURFR相同於復新值VURF，故控制電路221也選擇記憶區塊BL2。控制電路221根據資料表格224的位元C2的數值(”0”)得知記憶區塊BL2未儲存資料或儲存無效資料。因此，控制電路221不對記憶區塊BL2進行復新動作。在此例中，雖然控制電路212發出的控制指令CNT係為一復新指令，但由於控制電路221不對記憶區塊BL2進行復新動作，故控制電路212可立即發出另一控制指令。
另外，由於控制電路221不對記憶區塊BL2進行復新動作，故控制電路221在一個時脈週期後，可立即根據記憶體控制器210所發出的一控制指令，存取記憶區塊BL1~BLN。因此，大幅增加存取系統200的效能。在其它實施例中，即使控制電路221不對記憶區塊BL2進行復新動作，控制電路212仍會等待一第二等待時間。在第二等待時間後，控制電路212發出新的控制指令。在此例中，第二等待時間遠小於第一等待時間。假設，控制電路212根據一輸入時脈(未顯示)發出一控制指令CNT予記憶體220。在此例中，第一等待時間大於輸入時脈的一時脈週期(clock cycle)，並且第二等待時間等於一時脈週期。
第3A圖為本發明之控制方法的流程示意圖。本發明的控制方法300適用於一記憶體控制器中。記憶體控制器用以存取一外部記憶體。外部記憶體設置於記憶體控制器之外，並具有複數記憶區塊。在一可能實施例中，每一記憶區塊具有複數記憶胞(memory cell)。
首先，判斷是否產生一復新要求(步驟S311)。在一可 能實施例中，記憶體控制器判斷內部的一計時電路是否發出一復新要求。當該計時電路計數到一計數值時，發出一復新要求(或稱觸發信號)。
在復新要求被發出時，讀取一復新值以及一資料表格(步驟S321)。在一可能實施例中，記憶體控制器具有一復新位址暫存器，用以儲存該復新值。在另一可能實施例中，資料表格具有複數位元。每一位元的數值用以表示一相對應的記憶區塊是否儲存有效資料。在其它實施例中，在一初始期間，復新值被寫入記憶體控制器中。在此期間，資料表格的位元的數值被重置成一初始值，如數值”0”。
根據復新值，選擇外部記憶體裡的一特定記憶區塊，並根據資料表格，判斷該特定記憶區塊是否儲存有效資料(步驟S322)。當特定記憶區塊儲存有效資料時，發出一復新指令予外部記憶體並等待外部記憶體對特定記憶區塊執行一復新動作(步驟S323)。在一可能實施例中，在發出復新指令後，記憶體控制器等待一第一等待時間。
當特定記憶區塊未儲存資料或儲存無效資料時，發出復新指令予記憶體(步驟S324)。在本實施例中，由於特定記憶區塊未儲存資料或儲存無效資料，故外部記憶體不需對特定記憶體區塊進行復新動作。因此，記憶體控制器可直接發出其它控制指令予外部記憶體，故可增加記憶體控制器的效能。在另一可能實施例中，當特定記憶區塊未儲存資料或儲存無效資料時，記憶體控制器發出復新指令後，等待一第二等待時間，再發出其它控制指令予外部記憶體。在此例中，第二等待時間短於第一等待時 間。舉例而言，假設記憶體控制器係根據一輸入時脈發出復新指令予外部記憶體。在此例中，第一等待時間大於輸入時脈的一時脈週期(clock cycle)，而第二等待時間等於時脈週期。在一可能實施例中，外部記憶體在第一等待時間內，對至少一特定記憶區塊進行復新動作，但在第二等待時間內，外部記憶體不對任何記憶區塊進行復新動作。在其它實施例中，步驟S324可省略。在此例中，當特定記憶區塊未儲存資料或儲存無效資料時，記憶體控制器不發出復新指令。
接著，更新復新值(步驟S325)，用以在下一次復新要求發出時，選擇其它記憶區塊。在一可能實施例中，記憶體控制器具有一計數電路。計數電路的計數值作為一復新值。在此例中，步驟S321係讀取計數電路的計數值。記憶體控制器根據計數值，選擇相對應的記憶區塊。在一可能實施例中，只要復新要求被發出，記憶體控制器便調整計數電路的計數值。在下一次的復新要求被發出時，記憶體控制器根據調整後的計數值，選擇另一記憶區塊。本發明並不限定記憶體控制器如何調整計數值。在一可能實施例中，記憶體控制器係遞增或遞減計數值。
第3B圖為本發明之控制方法的另一可能流程示意圖。在本實施例中，控制方法300更包括步驟S301、S302及S330。步驟S301設定或重置資料表格，使資料表格的位元為一初始數值，如”0”。在其它實施例中，步驟S301更寫入一復新值至記憶體控制器中。在其它實施例中，當記憶體控制器具有一計數電路時，步驟S301係重置計數電路的計數值，使得計數電路的計數值等於一初始值。
接著，進入一閒置模式(步驟S302)。在閒置模式下，記憶體控制器等待外部指令。然後，判斷一復新要求是否被發出(步驟S311)。當復新要求被發出時，執行步驟S321~S325。由於第3B圖的步驟S321~S325相似於第3A圖的步驟S321~S325，故不再贅述。在本實施例中，執行完步驟S325後，記憶體控制器再度進入閒置模式(步驟S302)。
然而，當復新要求未被發出，但記憶體控制器接收到外部指令時，根據外部指令存取外部記憶體(步驟S330)。步驟S330包括步驟S331~S337。步驟S331判斷外部指令是否為一寫入指令。若是，記憶體控制器進入一寫入模式，用以對一外部記憶體進行一寫入動作(步驟S332)，並更新資料表格的位元(步驟S337)。在一可能實施例中，當一外部資料寫入一特定記憶區塊時，記憶體控制器根據寫入指令的寫入位址，修改資料表格裡相對應的位元的數值。
舉例而言，當一外部資料寫入一特定記憶區塊時，記憶體控制器將資料表格裡的一特定位元的數值由”0”修改成”1”，其中該特定位元對應該特定記憶區塊。在此例中，當位元的數值為”0”時，表示相對應的記憶區塊未儲存資料或儲存無效資料。然而，當位元的數值為”1”時，表示相對應的記憶區塊儲存有效資料。
當外部指令並非一寫入指令時，判斷外部指令是否為一驅逐指令(步驟S333)。當外部指令為一驅逐指令時，表示一特定記憶區塊所儲存的資料係為無效資料，因此，記憶體控制器進入一驅逐模式。在驅逐模式下，記憶體控制器修改相對應的位 元的數值(步驟S337)。在一可能實施例中，記憶體控制器根據驅逐指令裡的一驅逐位址，將資料表格裡相對於該特定記憶區塊的位元的數值由”1”修改成”0”。在其它實施例中，當外部記憶體也具有一資料表格時，步驟S337更同步化外部記憶體的資料表格，使得外部記憶體的資料表格的數值相同於記憶體控制器的資料表格的數值。在此例中，外部記憶體的資料表格也是記錄記憶區塊是否儲存有效資料。
當外部指令並非一驅逐指令時，判斷外部指令是否為一讀取指令或是一清除指令(步驟S334)。若外部指令並非一讀取指令或是一清除指令，則執行步驟S302，進入閒置模式(步驟S302)。當外部指令係為一讀取指令或是一清除指令時，記憶體控制器進入一讀取模式(步驟S335)。在讀取模式下，記憶體控制器讀取外部記憶體的至少一記憶區塊。
接著，判斷外部指令是否為一清除指令(步驟S336)。當外部指令並非一清除指令時，執行步驟S302，進入閒置模式。然而，當外部指令係為一清除指令，表示一特定記憶區塊將被搬移至另一外部記憶體(如硬碟)中。因此，記憶體控制器進入一清除模式。在此模式下，記憶體控制器根據清除指令的一清除位址，修改資料表格的位元，用以將該特定記憶區塊所對應的位元的數值修改成”0”。
第4A圖為本發明之控制方法的另一流程示意圖。本發明的控制方法適用於一記憶體中，該記憶體根據一記憶體控制器所發出的指令，提供一讀取資料予記憶體控制器，或是儲存來自記憶體控制器的一外部資料。在一可能實施例中，記憶體具有 複數記憶區塊。
首先，判斷是否接收到一復新指令(步驟S410)。在本實施例中，復新指令係由記憶體控制器所產生。當記憶體接收到復新指令時，讀取一復新值以及一資料表格(步驟S421)。在本實施例中，記憶體儲存一復新值以及一資料表格。在一可能實施例中，記憶體具有一復新位址暫存器，用以儲存復新值。在此例中，記憶體控制器也具有一復新位址暫存器及一資料表格。記憶體的復新位址暫存器的數值及資料表格的數值同步於記憶體控制器的復新位址暫存器的數值及資料表格數值。當記憶體控制器更新本身的復新位址暫存器或資料表格的數值時，記憶體也同步更新本身的復新位址暫存器或資料表格的數值。因此，記憶體的復新位址暫存器及資料表格的數值相同於記憶體控制器的復新位址暫存器及資料表格的數值。在一可能實施例中，記憶體控制器更新本身的復新位址暫存器或資料表格的數值的時間約略早於記憶體更新本身的復新位址暫存器或資料表格的數值的時間。
記憶體根據復新值，從本身的多個記憶區塊中，選擇一特定記憶區塊，並根據本身的資料表格的位元的數值，判斷該特定記憶區塊是否儲存有效資料(步驟S422)。在一可能實施例中，記憶體的資料表格具有複數位元。在此例中，每一位元的數值用以表示一對應的記憶區塊是有儲存有效資料。舉例而言，當一位元的數值為”1”時，表示相對應的記憶區塊儲存有效資料。然而，當一位元的數值為”0”時，表示相對應的記憶區塊未儲存資料或儲存無效資料。
在本實施例中，當記憶體根據資料表格得知所選擇 的特定記憶區塊儲存有效資料時，記憶體對該特定記憶區塊進行一復新動作(步驟S423)，再接著更新復新值(步驟S424)。當該特定記憶區塊未儲存資料或儲存無效資料時，記憶體直接更新復新值(步驟S424)，用以在下一次的復新要求被發出時，選擇其它記憶區塊。由於記憶體僅對儲存有效資料的記憶區塊進行復新動作，故減少復新時間。再者，由於記憶體不需對未儲存資料或儲存無效資料的記憶區塊進行復新動作，故記憶體可立即進行其它的存取動作，故可增加記憶體的運作效能。
第4B圖為本發明之控制方法的另一流程示意圖。第4B圖相似第4A圖，不同之處在於第4B圖多了步驟S401、S402及S430。步驟S401設定或重置記憶體裡的資料表格，使資料表格的每一位元的數值為一初始數值，如”0”。在其它實施例中，步驟S401更寫入一復新值至一復新位址暫存器。在其它實施例中，步驟S401係重置記憶體裡的一計數電路的計數值，用以使計數電路的計數值等於一初始值。在此例中，計數電路的計數值作為一復新值，記憶體根據該復新值決定對哪個記憶區塊進行復新動作。
接著，進入一閒置模式(步驟S402)。然後，判斷是否接收到一復新指令(步驟S410)。當記憶體控制器所發出的控制指令為一復新指令時，執行步驟S421~S424，用以對儲存有效資料的記憶區塊進行復新動作，但不對未儲存資料或儲存無效資料的記憶區塊進行復新動作。在本實施例中，執行完步驟S424後，記憶體再度進入閒置模式(步驟S402)。
當記憶體控制器發出其它的控制指令時，記憶體根據控制指令的種類，存取記憶區塊(步驟S430)。步驟S430包括步 驟S431~S436。步驟S431判斷控制指令是否為一寫入指令。若是，記憶體進入一寫入模式，將一外部資料寫入至少一記憶區塊(步驟S432)，並判斷是否需同步資料表格的位元(步驟S435)。在一可能實施例中，資料表格的每一位元對一相對應的記憶區塊。因此，當一外部資料寫入一特定記憶區塊時，記憶體根據寫入指令的寫入位址，更新資料表格裡相對應的位元的數值。舉例而言，記憶體將資料表格裡的一特定位元的數值由”0”修改成”1”，其中該特定位元對應該特定記憶區塊。
當控制指令並非一寫入指令時，判斷控制指令是否為一讀取指令(步驟S433)。若是，記憶體進入一讀取模式，讀取至少一記憶區塊所儲存的資料(步驟S434)。在一可能實施例中，記憶體將讀取資料提供予記憶體控制器。然而，若控制指令並非一讀取指令，則判斷是否需同步化資料表格的位元(步驟S435)。在一可能實施例中，步驟S435係判斷控制指令是否為記憶體控制器於寫入模式、驅逐模式或是清除模式所發出的控制指令。
當控制指令係為記憶體控制器於寫入模式所發出的一寫入指令時，由於一外部資料會被寫入至少一記憶區塊中，故記憶體修改資料表格(步驟S436)。另外，當控制指令係為記憶體控制器於驅逐模式下所發出的一驅逐指令或是記憶體控制器於清除模式下所發出的一清除指令時，由於至少一記憶區塊所儲存的資料被無效化，故記憶體修改資料表格(步驟S436)。然而，當控制指令係為一讀取指令時，由於未改變記憶區塊所儲存的資料，故不需修改資料表格。因此，回到步驟S402。
由於記憶體控制器與記憶體具有相同的資料表格。 當記憶體控制器指定一特定記憶區塊，並且該特定記憶區塊未儲資料或儲存無效資料時，由於記憶體不對該特定記憶區塊進行復新動作，故記憶體控制器可立即發出其它控制指令，並且記憶體也可立即接收並執行其它控制指令。由於記憶體控制器不需等待記憶體執行復新動作的時間，故可增加記憶體控制器的處理效能。再者，由於記憶體不需對每一記憶區塊進行復新動作，故亦可增加記憶體的處理效能。
本發明之控制方法，或特定型態或其部份，可以以程式碼的型態存在。程式碼可儲存於實體媒體，如軟碟、光碟片、硬碟、或是任何其他機器可讀取(如電腦可讀取)儲存媒體，亦或不限於外在形式之電腦程式產品，其中，當程式碼被機器，如電腦載入且執行時，此機器變成用以參與本發明之裝置。程式碼也可透過一些傳送媒體，如電線或電纜、光纖、或是任何傳輸型態進行傳送，其中，當程式碼被機器，如電腦接收、載入且執行時，此機器變成用以參與本發明之裝置。當在一般用途處理單元實作時，程式碼結合處理單元提供一操作類似於應用特定邏輯電路之獨特裝置。
除非另作定義，在此所有詞彙(包含技術與科學詞彙)均屬本發明所屬技術領域中具有通常知識者之一般理解。此外，除非明白表示，詞彙於一般字典中之定義應解釋為與其相關技術領域之文章中意義一致，而不應解釋為理想狀態或過分正式之語態。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離 本發明之精神和範圍內，當可作些許之更動與潤飾。舉例來，本發明實施例所系統、裝置或是方法可以硬體、軟體或硬體以及軟體的組合的實體實施例加以實現。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (37)

  1. 一種記憶體控制器，用以存取一記憶體，該記憶體具有複數記憶區塊，該記憶體控制器包括：一儲存電路，儲存一第一復新值以及一第一資料表格；以及一控制電路，根據複數外部指令存取該等記憶區塊，並修改該第一資料表格，其中該第一資料表格具有複數位元，每一位元記錄一相對應記憶區塊是否儲存有效資料；在一復新模式，該控制電路根據該第一復新值從該等記憶區塊中選擇一特定記憶區塊，並根據該第一資料表格判斷該特定記憶區塊是否儲存有效資料，當該特定記憶區塊儲存有效資料時，該控制電路發出一復新指令予該記憶體並在一第一等待時間後，繼續存取該記憶體，當該特定記憶區塊未儲存資料或儲存無效資料時，該控制電路發出該復新指令予該記憶體並在一第二等待時間後，繼續存取該記憶體，該第二等待時間小於該第一等待時間。
  2. 如申請專利範圍第1項所述之記憶體控制器，其中該控制電路根據一輸入時脈發出該復新指令予該記憶體，該第一等待時間大於該輸入時脈的一時脈週期(clock cycle)，該第二等待時間等於該時脈週期。
  3. 如申請專利範圍第1項所述之記憶體控制器，其中在該第一等待時間，該記憶體對該特定記憶區塊進行一復新動作，在該第二等待時間，該記憶體不對該特定記憶區塊進行該復新動作。
  4. 如申請專利範圍第1項所述之記憶體控制器，其中該儲存電路包括：一復新位址暫存器，用以儲存該第一復新值。
  5. 如申請專利範圍第1項所述之記憶體控制器，其中該儲存電路包括：一計數電路，具有一計數值，其中該計數值作為該第一復新值。
  6. 如申請專利範圍第5項所述之記憶體控制器，其中在該第一等待時間後，該控制電路調整該計數值。
  7. 如申請專利範圍第1項所述之記憶體控制器，其中在一寫入模式，該控制電路發出一寫入指令予該記憶體，用以將一外部資料寫入該等記憶區塊之至少一者，在該寫入模式，該控制電路根據該寫入指令的一寫入位址更新該第一資料表格。
  8. 如申請專利範圍第1項所述之記憶體控制器，其中在一讀取模式，該控制電路發出一讀取指令予該記憶體，用以讀取該等記憶區塊之至少一者，在該讀取模式，該控制電路不修改該第一資料表格。
  9. 如申請專利範圍第1項所述之記憶體控制器，其中當該控制電路接收到一驅逐(eviction)指令時，該控制電路根據該驅逐指令的一驅逐位址，更新該第一資料表格。
  10. 如申請專利範圍第1項所述之記憶體控制器，其中當該控制電路接收到一清除(flush)指令時，該控制電路根據該清除指令的一清除位址，更新該第一資料表格。
  11. 如申請專利範圍第1項所述之記憶體控制器，其中該記憶體儲存一第二復新值以及一第二資料表格，該第二復新值相同於該第一復新值，該第二資料表格相同於該第一資料表格。
  12. 一種控制方法，適用於一記憶體控制器，該記憶體控制器用以存取一記憶體，該記憶體具有複數記憶區塊，該控制方法包括：判斷一復新要求是否被發出；當該復新要求被發出時，讀取一復新值，用以從該等記憶區塊中選擇一特定記憶區塊；讀取一資料表格，用以判斷該特定記憶區塊是否儲存有效資料；當該特定記憶區塊儲存有效資料時，發出一復新指令予該記憶體並在一第一等待時間後，繼續存取該記憶體；當該特定記憶區塊未儲存資料或儲存無效資料時，發出該復新指令予該記憶體並在一第二等待時間後，繼續存取該記憶體；以及更新該復新值；其中該第二等待時間小於該第一等待時間。
  13. 如申請專利範圍第12項所述之控制方法，更包括：根據一輸入時脈發出該復新指令予該記憶體，其中該第一等待時間大於該輸入時脈的一時脈週期(clock cycle)，該第二等待時間等於該時脈週期。
  14. 如申請專利範圍第12項所述之控制方法，其中在該第一等待時間，該記憶體對該特定記憶區塊進行一復新動作，在該第二等待時間，該記憶體不對該特定記憶區塊進行該復新動作。
  15. 如申請專利範圍第12項所述之控制方法，更包括：設置一計數電路於該記憶體控制器中，其中該計數電路具有一計數值，該計數值作為該復新值。
  16. 如申請專利範圍第15項所述之控制方法，其中當該復新要求被發出後，調整該計數值。
  17. 如申請專利範圍第15項所述之控制方法，更包括：在一初始期間，重置該資料表格及該復新值。
  18. 如申請專利範圍第12項所述之控制方法，更包括：在一寫入模式：發出一寫入指令予該記憶體，用以將一外部資料寫入該等記憶區塊之至少一者；以及根據該寫入指令的一寫入位址更新該資料表格。
  19. 如申請專利範圍第12項所述之控制方法，更包括：在一讀取模式：發出一讀取指令予該記憶體，用以讀取該等記憶區塊之至少一者；以及不改變該資料表格。
  20. 如申請專利範圍第12項所述之控制方法，更包括：判斷是否接收到一驅逐(eviction)指令；以及當接收到該驅逐指令時，根據該驅逐指令的一驅逐位址，更新該資料表格。
  21. 如申請專利範圍第12項所述之控制方法，更包括：判斷是否接收到一清除(flush)指令；以及當接收到該清除指令時，根據該清除指令的一清除位址，更新該資料表格。
  22. 一種記憶體，耦接一記憶體控制器，該記憶體包括：複數記憶區塊，用以儲存資料；一儲存電路，儲存一第一復新值以及一第一資料表格；以及一控制電路，存取該等記憶區塊，並更新該第一資料表格，其中該第一資料表格具有複數位元，每一位元記錄一相對應記憶區塊是否儲存有效資料，其中當該控制電路接收到一復新指令時，該控制電路根據該第一復新值從該等記憶區塊中選擇一特定記憶區塊，並根據該第一資料表格判斷該特定記憶區塊是否儲存有效資料，當該特定記憶區塊儲存有效資料時，該控制電路復新該特定記憶區塊，當該特定記憶區塊未儲存資料或儲存無效資料時，該控制電路不復新該特定記憶區塊。
  23. 如申請專利範圍第22項所述之記憶體，其中該儲存電路包括：一復新位址暫存器，用以儲存該第一復新值。
  24. 如申請專利範圍第22項所述之記憶體，其中該儲存電路包括：一計數電路，具有一計數值，其中該計數值作為該第一復新值。
  25. 如申請專利範圍第24項所述之記憶體，其中在該控制電路接收到該復新指令後，調整該計數值。
  26. 如申請專利範圍第22項所述之記憶體，其中在一寫入模式，該控制電路將一外部資料寫入該等記憶區塊之至少一者，在該寫入模式，該控制電路根據該寫入指令的一寫入位址更新該第一資料表格。
  27. 如申請專利範圍第22項所述之記憶體，其中在一讀取模式，該控制電路讀取該等記憶區塊之至少一者，在該讀取模式，該控制電路不改變該第一資料表格。
  28. 如申請專利範圍第22項所述之記憶體，其中當該控制電路接收到一驅逐(eviction)指令時，該控制電路根據該驅逐指令的一驅逐位址，更新該第一資料表格。
  29. 如申請專利範圍第22項所述之記憶體，其中當該控制電路接收到一清除(flush)指令時，該控制電路根據該清除指令的一清除位址根據該清除位址更新該第一資料表格。
  30. 如申請專利範圍第22項所述之記憶體，其中該記憶體控制器儲存一第二復新值以及一第二資料表格，該第二復新值相同於該第一復新值，該第二資料表格相同於該第一資料表格。
  31. 一種控制方法，適用於一記憶體，該記憶體由一記憶體控制器所控制，該控制方法包括：判斷該記憶體控制器是否發出一復新指令；當該記憶體控制器發出該復新指令時，讀取一復新值，用以從該等記憶區塊中選擇一特定記憶區塊；讀取一資料表格，用以判斷該特定記憶區塊是否儲存有效資料；當該特定記憶區塊儲存有效資料時，復新該特定記憶區塊；當該特定記憶區塊未儲存資料或儲存無效資料時，不復新該特定記憶區塊；以及在讀取該復新值後，更新該復新值。
  32. 如申請專利範圍第31項所述之控制方法，更包括：設置一計數電路於該記憶體中，其中該計數電路具有一計數值，該計數值作為該復新值。
  33. 如申請專利範圍第32項所述之控制方法，其中在讀取該第一復新值後，調整該計數值。
  34. 如申請專利範圍第31項所述之控制方法，更包括：在一初始期間，重置該資料表格及該復新值。
  35. 如申請專利範圍第31項所述之控制方法，更包括：在一寫入模式：將一外部資料寫入該等記憶區塊之至少一者；以及根據該寫入指令的一寫入位址更新該資料表格。
  36. 如申請專利範圍第31項所述之控制方法，更包括：在一讀取模式：讀取該等記憶區塊之至少一者，用以產生一讀取資料；以及輸出該讀取資料予該記憶體控制器，其中在該讀取模式，不改變該資料表格。
  37. 如申請專利範圍第31項所述之控制方法，更包括：接收一控制指令；判斷該控制指令的種類；以及當該控制指令係為一寫入指令、一驅逐指令或是一清除指令時，修改該資料表格。
TW106139888A 2017-11-17 2017-11-17 記憶體控制器及其控制方法以及記憶體及其控制方法 TWI639920B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106139888A TWI639920B (zh) 2017-11-17 2017-11-17 記憶體控制器及其控制方法以及記憶體及其控制方法
US15/853,655 US10423548B2 (en) 2017-11-17 2017-12-22 Memory controller, control method for the memory controller, and control method for memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106139888A TWI639920B (zh) 2017-11-17 2017-11-17 記憶體控制器及其控制方法以及記憶體及其控制方法

Publications (2)

Publication Number Publication Date
TWI639920B true TWI639920B (zh) 2018-11-01
TW201923601A TW201923601A (zh) 2019-06-16

Family

ID=65034480

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106139888A TWI639920B (zh) 2017-11-17 2017-11-17 記憶體控制器及其控制方法以及記憶體及其控制方法

Country Status (2)

Country Link
US (1) US10423548B2 (zh)
TW (1) TWI639920B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10497420B1 (en) * 2018-05-08 2019-12-03 Micron Technology, Inc. Memory with internal refresh rate control
TWI671632B (zh) * 2018-10-24 2019-09-11 財團法人工業技術研究院 記憶體裝置及其復新資訊同步方法
TWI810876B (zh) * 2022-03-31 2023-08-01 慧榮科技股份有限公司 因應主機丟棄命令的資料存取方法及產品電腦程式及裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW416032B (en) * 1999-03-05 2000-12-21 Via Tech Inc Memory pages management device and method for tracking memory access
CN1184644C (zh) * 2001-03-16 2005-01-12 矽统科技股份有限公司 存储器刷新系统
CN1702767A (zh) * 2004-05-26 2005-11-30 台湾积体电路制造股份有限公司 更新一存储模块的方法和电路

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950014089B1 (ko) 1993-11-08 1995-11-21 현대전자산업주식회사 동기식 디램의 히든 셀프 리프레쉬 방법 및 장치
KR0142795B1 (ko) 1994-12-01 1998-08-17 문정환 디램 리프레쉬 회로
US6587918B1 (en) 1998-11-19 2003-07-01 Micron Technology, Inc. Method for controlling refresh of a multibank memory device
JP4765222B2 (ja) 2001-08-09 2011-09-07 日本電気株式会社 Ｄｒａｍ装置
JP2004030738A (ja) 2002-06-24 2004-01-29 Toshiba Corp ダイナミック型半導体メモリ装置
US7206244B2 (en) 2004-12-01 2007-04-17 Freescale Semiconductor, Inc. Temperature based DRAM refresh
US7313047B2 (en) 2006-02-23 2007-12-25 Hynix Semiconductor Inc. Dynamic semiconductor memory with improved refresh mechanism
JP2011165247A (ja) * 2010-02-08 2011-08-25 Seiko Epson Corp 電子機器
KR101977665B1 (ko) * 2012-07-12 2019-08-28 삼성전자주식회사 리프레쉬 주기를 조절하는 반도체 메모리 장치, 메모리 시스템 및 그 동작방법
US9058896B2 (en) * 2012-08-29 2015-06-16 International Business Machines Corporation DRAM refresh
US9355704B2 (en) 2012-12-28 2016-05-31 Mediatek Inc. Refresh method for switching between different refresh types based on at least one parameter of volatile memory and related memory controller
US9224449B2 (en) 2013-03-11 2015-12-29 Nvidia Corporation Variable dynamic memory refresh
US9336855B2 (en) 2013-05-14 2016-05-10 Qualcomm Incorporated Methods and systems for smart refresh of dynamic random access memory
CN105280215B (zh) * 2014-06-09 2018-01-23 华为技术有限公司 动态随机存取存储器dram的刷新方法、设备以及系统
JP2016118815A (ja) * 2014-12-18 2016-06-30 パナソニックＩｐマネジメント株式会社 不揮発性メモリ装置
US20160188529A1 (en) * 2014-12-25 2016-06-30 Intel Corporation Guaranteed quality of service in system-on-a-chip uncore fabric
JP2016184398A (ja) * 2015-03-26 2016-10-20 パナソニックＩｐマネジメント株式会社 不揮発性記憶装置、不揮発性記憶システム、及びメモリ制御方法
JP2019056972A (ja) * 2017-09-19 2019-04-11 東芝メモリ株式会社 メモリシステムおよびメモリシステムの制御方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW416032B (en) * 1999-03-05 2000-12-21 Via Tech Inc Memory pages management device and method for tracking memory access
CN1184644C (zh) * 2001-03-16 2005-01-12 矽统科技股份有限公司 存储器刷新系统
CN1702767A (zh) * 2004-05-26 2005-11-30 台湾积体电路制造股份有限公司 更新一存储模块的方法和电路

Also Published As

Publication number Publication date
US20190155764A1 (en) 2019-05-23
US10423548B2 (en) 2019-09-24
TW201923601A (zh) 2019-06-16

Similar Documents

Publication Publication Date Title
JP6918805B2 (ja) 不揮発性メモリの複数区画の同時アクセスのための装置及び方法
JP6123017B2 (ja) 可変レイテンシーメモリ動作用装置および方法
TWI639920B (zh) 記憶體控制器及其控制方法以及記憶體及其控制方法
KR100816053B1 (ko) 셀프 카피 기능을 가지는 메모리 장치, 메모리 시스템 및듀얼 포트 메모리 장치
US11392488B2 (en) Optimizing storage of application data in memory
US20060065746A1 (en) Semiconductor memory device
US10725698B2 (en) Memory controller and control method thereof
KR20160116533A (ko) 리프레쉬 동작을 관리하는 메모리 콘트롤러, 메모리 시스템 및 그 동작방법
JP6453997B2 (ja) ヘテロジニアスプロセッサシステムにおけるキャッシュ間のデータ移動
US20160110286A1 (en) Data writing method and memory system
JP2024038365A (ja) メモリコントローラおよびメモリコントローラで実施される方法
JP4719801B2 (ja) デバイス管理装置、デバイス初期化方法、デバイス初期化プログラムおよびデバイスシステム
JPH02234242A (ja) 部分書込み制御装置
US20150113244A1 (en) Concurrently accessing memory
CN114780460A (zh) 一种dma控制器和方法
US10692558B2 (en) Memory device and refresh information coherence method thereof
JP2006099199A (ja) メモリアクセス要求の調停
JP6464916B2 (ja) メモリ装置及びメモリ装置の制御方法
JP6898498B1 (ja) メモリ装置、およびそのバーストリード／ライト方法
TWI660270B (zh) 動態隨機存取記憶體及其操作方法
JP2023069039A (ja) メモリアクセスコントローラ及びメモリアクセスコントロール方法
JP2009217310A (ja) メモリアクセス方法及びメモリアクセス装置
TW202407702A (zh) 虛擬靜態隨機存取記憶體
TWI409816B (zh) 解決單埠靜態隨機存取記憶體之請求衝突的系統及方法
TWI662413B (zh) 記憶裝置及資料讀取方法