TWI671632B - 記憶體裝置及其復新資訊同步方法 - Google Patents

記憶體裝置及其復新資訊同步方法 Download PDF

Info

Publication number
TWI671632B
TWI671632B TW107137451A TW107137451A TWI671632B TW I671632 B TWI671632 B TW I671632B TW 107137451 A TW107137451 A TW 107137451A TW 107137451 A TW107137451 A TW 107137451A TW I671632 B TWI671632 B TW I671632B
Authority
TW
Taiwan
Prior art keywords
memory
address
data table
write
refresh
Prior art date
Application number
TW107137451A
Other languages
English (en)
Other versions
TW202016741A (zh
Inventor
駱致彥
賴振祥
Original Assignee
財團法人工業技術研究院
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 財團法人工業技術研究院 filed Critical 財團法人工業技術研究院
Priority to TW107137451A priority Critical patent/TWI671632B/zh
Priority to US16/231,869 priority patent/US10692558B2/en
Application granted granted Critical
Publication of TWI671632B publication Critical patent/TWI671632B/zh
Publication of TW202016741A publication Critical patent/TW202016741A/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1636—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement using refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Abstract

本發明提供一種記憶體裝置包括一記憶體，具有複數記憶區塊，以及一第一儲存電路，用以儲存一第一資料表格及一第一復新值；一記憶體控制器，具有一第二儲存電路，用以儲存一第二資料表格及一第二復新值。記憶體控制器在達到一復新要求時，讀取並且比對第二復新值所對應的一存取位址及第二資料表格中對應於存取位址的一位元，用以判定記憶體的一特定記憶區塊是否儲存有效資料。當特定記憶區塊為有效資料時，記憶體控制器發出一有效復新指令予記憶體；當特定記憶區塊為無效資料時，則發出一無效復新指令予記憶體。

Description

記憶體裝置及其復新資訊同步方法
本發明係有關於記憶體裝置，有關於記憶體裝置復新資訊的同步方法。
動態隨機存取記憶體(Dynamic Random Access Memory: DRAM)現今很常被使用在各種電子裝置之中。DRAM係屬於揮發性記憶體(Volatile Memory)，換句話說，在失去電源的狀態下，DRAM亦會失去其資料儲存的狀態。DRAM細胞(DRAM cell)以儲存電荷到其電容器上的方式進行資料保存，其電容器之上的電荷會隨著時間流逝而逐漸漏電喪失，故需要週期性地執行復新動作，以維持其所儲存資料的正確性。
復新動作不僅消耗記憶體之功率，且在記憶區塊進行復新動作的期間，系統無法對記憶體進行正常讀寫動作，以致於使系統因等待而處於閒置狀態，使得整體系統的運算效能低落。更隨著記憶體容量日益增加，每次進行一個記憶區塊的復新動作時間也越來越長。記憶體本身無法單獨判斷內部記憶區塊所儲存之資料的有效性，需要透過與其記憶體控制器進行相關資訊交換，才能及時更新內部記憶區塊所儲存資料之有效性資訊。
依據本發明一實施例之記憶體裝置，包括：一記憶體，具有複數記憶區塊，以及一第一儲存電路，用以儲存一第一資料表格及一第一復新值；以及一記憶體控制器，具有一第二儲存電路，用以儲存一第二資料表格及一第二復新值；其中第一及第二復新值對應於記憶體控制器達到一復新要求時而驅使記憶體裝置進行資料復新的一存取位址，存取位址對應於記憶體的複數記憶區塊中的一特定記憶區塊；其中第一及第二資料表格皆具有複數位元，每一位元紀錄對應於特定存取位址的特定記憶區塊是否儲存有效資料。記憶體控制器在達到復新要求時，讀取並且比對第二復新值所對應的存取位址及第二資料表格中對應於存取位址的位元，用以判定記憶體的特定記憶區塊是否儲存有效資料；當特定記憶區塊為有效資料時，記憶體控制器發出一有效復新指令予記憶體；當特定記憶區塊為無效資料時，記憶體控制器發出一無效復新指令予記憶體。
依據本發明一實施例之記憶體裝置控制方法，用以將一記憶體內的一第一資料表格與一記憶體控制器內的一第二資料表格同步化；記憶體具有複數記憶區塊，以及一第一儲存電路，用以儲存一第一資料表格及一第一復新值；記憶體控制器，具有一第二儲存電路，用以儲存一第二資料表格及一第二復新值；其中第一及第二復新值對應於記憶體控制器達到一復新要求時而驅使記憶體裝置進行資料復新的一存取位址，存取位址對應於記憶體的複數記憶區塊中的一特定記憶區塊；其中第一及第二資料表格皆具有複數位元，每一位元紀錄對應於特定存取位址的特定記憶區塊是否儲存有效資料。由記憶體控制器執行包括：在達到復新要求時，讀取並且比對第二復新值所對應的存取位址及第二資料表格中對應於存取位址的位元，用以判定記憶體的特定記憶區塊是否儲存有效資料；當特定記憶區塊為有效資料時，發出一有效復新指令予記憶體；當特定記憶區塊為無效資料時，發出一無效復新指令予記憶體。
在系統運算的過程中，並非整個記憶區塊都是儲存有效資料，因此並非每次整個記憶體都需進行完整的復新動作。透過忽略無效資料所處記憶區塊之復新動作，可增加記憶體正常存取之時間並在維持資料之完整性的前提下，用以提升記憶體整體提供之平均資料頻寬，增加系統整體運算效能。
本發明提供記憶體與其控制器之間的一有效資料資訊交換機制，使記憶體能及時更新內部記憶區塊所儲存之資料有效性資訊，進而減少對無效資料區塊進行復新動作，降低系統因進行無效資料復新動作而造成閒置之機率。
第1圖為本發明實施例之記憶體裝置的示意圖。如第1圖所示，記憶體裝置100包括一記憶體控制器110及一記憶體120。記憶體控制器110接收外部指令CMD，並根據外部指令CMD產生控制指令CNT。記憶體120根據控制指令CNT接收來自記憶體控制器110的一外部資料或提供一讀取資料予記憶體控制器110。在一些實施例中，外部指令CMD係由一外部電路(未顯示)所提供，舉例來說，外部電路可為一裝置的一中央處理器(CPU)。記憶體控制器110輸出讀取資料予外部電路，其中外部電路位於記憶體控制器110與記憶體120之外。
在本實施例中，記憶體120為一動態隨機存取記憶體(DRAM)。在本實施例中，記憶體120包括一控制電路122以及一記憶陣列125。控制電路122根據記憶體控制器110所輸出的控制指令CNT將一外部資料寫入記憶陣列125，或是根據控制指令CNT讀取記憶陣列125所儲存的資料，用以產生一讀取資料，再輸出讀取資料予記憶體控制器110。如圖所示，記憶陣列125包括記憶區塊(block)BL 1~BL N，用以儲存資料。記憶區塊BL 1~BL N之每一者具有複數儲存單元(亦稱記憶細胞—Memory Cells)。
在本實施例中，記憶體控制器110包括一第二儲存電路111以及一控制電路112。第二儲存電路111儲存一第二資料表格113以及一第二復新值VU RF。第二資料表格113具有位元D 1~D N。每一位元D 1~D N的數值表示一相對應的記憶區塊是否儲存有效資料。假設，位元D 1~D N分別對應記憶體120之記憶區塊BL 1~BL N。在此例中，位元D 1及D 4數值為”1”，表示記憶區塊BL 1及BL 4儲存有效資料。另外，位元D 2及D 3的數值為”0”，表示記憶區塊BL 2及BL 3未儲存資料或儲存無效資料。本發明並不限定第二資料表格113的位元的數量。在一些實施例中，第二資料表格113的位元數量與記憶體120的記憶區塊數量有關。在一初始期間，控制電路112設定位元D 1~D N的數值為一初始數值，如”0”。
在其它實施例中，記憶體控制器110更具有一計時電路(未顯示)，用以判斷記憶體控制器110是否達到一復新要求，而觸發控制電路112進入一復新(refresh)模式。舉例來說，當計時電路的計數值達一預設值時，計時電路判斷記憶體控制器已達到復新要求而發出一觸發信號。控制電路112根據觸發信號進入一復新模式。在復新模式下，控制電路112根據復新值VU RF，從記憶體120的記憶區塊BL 1~BL N中選擇至少一特定記憶區塊，並根據第二資料表格113判斷特定記憶區塊是否儲存有效資料。
第1圖的記憶體120更包括一第一儲存電路121。在本實施例中，第一儲存電路121儲存一第一資料表格123以及一第一復新值VU RFR。第一資料表格123具有位元C 1~C N。位元C 1~C N用以表示記憶區塊BL 1~BL N是否儲存有效資料。在本實施例中，第二復新值VU RF及第一復新值VU RFR係分別儲存於記憶體控制器110的一復新位址暫存器114，及記憶體120的一復新位址暫存器124中。第二復新值VU RF及第一復新值VU RFR用以表示一復新順序，復新順序係為記憶區塊BL 1~BL N進行復新動作的順序。記憶體控制器110的控制電路112根據第二復新值VU RF，決定對哪一個記憶區塊進行復新動作。記憶體120的控制電路122亦根據第一復新值VU RFR，決定對哪一個記憶區塊進行復新動作。
在其它實施例中，記憶體控制器110更包括一計數電路(未顯示)。計數電路(counter)具有一計數值。計數值作為第二復新值VU RF。在此例中，控制電路112根據計數電路的計數值，指定至少一記憶區塊進行復新動作。在控制電路112讀取計數電路的計數值後，控制電路112改變計數電路的計數值，如增加或減少計數值。在一些實施例中，當控制電路112操作在復新模式時，不論控制電路112是否發出復新指令予記憶體120，控制電路112都會改變計數電路的計數值。一般來說，記憶體控制器110的第二復新值VU RF係同步於記憶體120的第一復新值VU RFR。
舉例來說，記憶體控制器110在達到復新要求時，控制電路112根據第二復新值VU RF，選擇了記憶區塊BL 4。在此例中，控制電路112讀取並比對第二資料表格113裡的位元D 4，用以判斷記憶區塊BL 4是否儲存有效資料。若是位元D 4的數值為 “1”，表示記憶區塊BL 4儲存有效資料，故控制電路112發出的控制指令CNT係為一有效復新指令。記憶體120的控制電路122根據有效復新指令，讀取復新值VU RFR，選擇記憶區塊BL 4進行一復新動作。在一些實施例中，控制電路122讀取記憶區塊BL 4所儲存的資料，再將資料回存至記憶區塊BL 4中。在控制電路122對記憶區塊BL 4執行復新動作時，控制電路112不產生任何控制指令予記憶體120。在控制電路122完成復新動作後，控制電路112再發出其它控制指令。記憶體120再根據控制指令CNT存取記憶區塊BL 1~BL N。
在另一實施例中，記憶體控制器110在達到復新要求時，控制電路112根據復新值VU RF，選擇了記憶區塊BL 3。控制電路112讀取並比對第二資料表格113裡的位元D 3，用以判斷記憶區塊BL 3是否儲存有效資料。由於位元D 3的數值(“0”)，表示記憶區塊BL 3未儲存資料或儲存無效資料，故控制電路112發出的控制指令CNT係為一無效復新指令。記憶體120的控制電路122根據無效復新指令，讀取復新值VU RFR，選擇記憶區塊BL 3，但並不會對記憶區塊BL 3進行復新動作，而是將第一資料表格121中對應於記憶區塊BL 3的位元C 3的數值設為無效(數值設為“0”)，以確保記憶體120內的第一資料表格123對應於記憶區塊BL 3的位元C 3的數值會相等於記憶體控制器110內的第二資料表格113對應於記憶區塊BL 3的位元D 3的數值(皆為“0”)，亦即可達到同步位元C 3、D 3之數值的目的。另外，由於控制電路122不對記憶區塊BL 3進行復新動作，故控制電路122在一個時脈週期後，可立即根據記憶體控制器110所發出的一控制指令，存取記憶區塊BL 1~BL N。因此，大幅增加記憶體裝置100的效能。
記憶體120的控制電路122可藉由一復新指令內的一或多個位元的設定，以判定復新指令為一有效復新指令或一無效復新指令。舉例來說，假設在先前技術中，復新指令的第2個位元並未被使用；則在本實施例中，有效復新指令可被定義為第2個位元數值為“1”的復新指令；相反地，無效復新指令可被定義為第2個位元數值為 “0”的復新指令，以供控制電路122依據有效或無效復新指令，執行相對應之動作。
在本實施例中，外部指令CMD可能是一寫入指令、一讀取指令、一驅逐(eviction)指令、一清除(flush)指令或是其它指令。當外部指令CMD係為一寫入指令時，例如寫入指令係將一資料寫入於記憶區塊BL 1，記憶體控制器110的控制電路112回應寫入指令，而依據寫入指令的一寫入位址，亦即對應於記憶區塊BL 1的位址，而將第二資料表格113對應於寫入位址的位元，亦即第1圖位元D 1，設為有效(數值“1”)，並且發出寫入指令予記憶體120。當記憶體120的控制電路122收到寫入指令後，將第一資料表格123對應於寫入位址的位元，亦即第1圖位元C 1，設為有效(數值“1”)，並且對對應於寫入位址的記憶區塊BL 1執行寫入動作，而完成同步位元C 1、D 1數值之目的。
在另一實施例中，當外部指令CMD係為一寫入指令時，例如寫入指令係將一資料寫入於記憶區塊BL 1，記憶體控制器110的控制電路112回應寫入指令，而依據寫入指令的一寫入位址，亦即對應於記憶區塊BL 1的位址，而將第二資料表格113對應於寫入位址的位元，亦即第1圖位元D 1，設為有效(數值“1”)，並且發出寫入指令予記憶體120。當記憶體120的控制電路122收到寫入指令後，僅對對應於寫入位址的記憶區塊BL 1執行寫入動作，此時尚未將第一資料表格123對應於寫入位址的位元，亦即第1圖位元C 1，設為有效(數值“1”)。之後，待記憶體控制器110達到復新要求且要對記憶區塊BL 1進行復新時，記憶體控制器110的控制電路112讀取並比對第二資料表格113裡的位元D 1，用以判斷記憶區塊BL 1是否儲存有效資料。由於位元D 1已在前次寫入指令中被更新為有效(數值“1”)，故控制電路112判斷記憶區塊BL 1係儲存有效資料，並且對記憶體120發出一有效復新指令。記憶體120的控制電路122收到有效復新指令後，將第一資料表格123對應於記憶區塊BL 1的位元，亦即第1圖位元C 1，設為有效(數值“1”)，而完成同步位元C 1、D 1數值之目的，並且遂對記憶區塊BL 1執行復新動作。
在一些實施例中，當外部指令CMD係為一讀取指令時，例如讀取指令係讀取記憶區塊BL 4所儲存的資料，記憶體控制器110的控制電路112回應讀取指令，而依據讀取指令的一讀取位址，亦即對應於記憶區塊BL 4的位址，發出讀取指令予記憶體120，並且不改變第二資料表格113之位元設定。記憶體120的控制電路122收到讀取指令後，對對應於讀取位址的記憶區塊BL 4執行讀取動作，並且不改變第一資料表格123之位元設定。
在一些實施例中，當外部指令CMD係為一驅逐(eviction)指令時，例如驅逐指令係驅逐記憶區塊BL 2所儲存的資料，亦即將記憶區塊BL 2所儲存的資料移除，並且記憶體控制器110的控制電路112回應驅逐指令，而依據驅逐指令的一驅逐位址，亦即對應於記憶區塊BL 2的位址，而將第二資料表格113對應於驅逐位址的位元，亦即第1圖位元D 2，設為無效(數值“0”)。此時，記憶體120的控制電路122尚未將第一資料表格123對應於驅逐位址的位元，亦即第1圖位元C 2，設為無效(數值“0”)。之後，待記憶體控制器110達到復新要求且要對記憶區塊BL 2進行復新時，記憶體控制器110的控制電路112讀取並比對第二資料表格113裡的位元D 2，用以判斷記憶區塊BL 2是否儲存有效資料。由於位元D 2已在前次驅逐指令中被更新為無效(數值“0”)，故控制電路112判斷記憶區塊BL 2係未儲存資料或儲存無效資料，並且對記憶體120發出一無效復新指令。記憶體120的控制電路122收到無效復新指令後，將第一資料表格123對應於記憶區塊BL 2的位元，亦即第1圖位元C 2，設為無效(數值“0”)，而完成同步位元C 2、D 2數值之目的。另外，由於控制電路122不對記憶區塊BL 2進行復新動作，故控制電路122在一個時脈週期後，可立即根據記憶體控制器110所發出的一控制指令，存取記憶區塊BL 1~BL N。因此，大幅增加記憶體裝置100的效能。
在一些實施例中，當外部指令CMD係為一清除(flush)指令時，例如清除指令係清除記憶區塊BL 3所儲存的資料，亦即先將記憶區塊BL 3所儲存的資料讀出以備份至一外部儲存裝置後，再將資料移除。記憶體控制器110的控制電路112回應清除指令，而依據清除指令的一清除位址，亦即對應於記憶區塊BL 3的位址，而將第二資料表格113對應於清除位址的位元，亦即第1圖位元D 3，設為無效(數值“0”)，並且發出一讀取指令予記憶體120。記憶體120的控制電路122收到讀取指令後，對對應於清除位址的記憶區塊BL 3執行讀取動作，使得資料能被備份於一外部儲存裝置中。之後，待記憶體控制器110達到復新要求且要對記憶區塊BL 3進行復新時，記憶體控制器110的控制電路112讀取並比對第二資料表格113裡的位元D 3，用以判斷記憶區塊BL 3是否儲存有效資料。由於位元D 3已在前次清除指令中被更新為無效(數值“0”)，故控制電路112判斷記憶區塊BL 3係未儲存資料或儲存無效資料，並且對記憶體120發出一無效復新指令。記憶體120的控制電路122收到無效復新指令後，將第一資料表格123對應於記憶區塊BL 3的位元，亦即第1圖位元C 3，設為無效(數值“0”)，而完成同步位元C 3、D 3數值之目的。另外，由於控制電路122不對記憶區塊BL 3進行復新動作，故控制電路122在一個時脈週期後，可立即根據記憶體控制器110所發出的一控制指令，存取記憶區塊BL 1~BL N。因此，大幅增加記憶體裝置100的效能。
第2圖為本發明第1圖記憶體控制器110之控制方法的一流程圖。在本實施例中，步驟S201設定或重置記憶體控制器110內的第二資料表格113，使資料表格的位元為一初始數值，如”0”。在其它實施例中，步驟S201更寫入一第二復新值(VU RF)至記憶體控制器110中。在其它實施例中，當記憶體控制器110具有一計數電路時，步驟S201係重置計數電路的計數值，使得計數電路的計數值等於一初始值。
接著，記憶體控制器110進入一閒置(idle)模式(S202)。在閒置模式下，記憶體控制器110等待外部指令CMD(例如寫入指令、驅逐指令、讀取指令或清除指令)，並且判斷是否達到一復新要求(步驟S203)。當達到復新要求時，執行步驟S211~S215。在本實施例中，執行完步驟S215後，記憶體控制器110再度進入閒置模式(步驟S202)。
當達到復新要求時，記憶體控制器110讀取並且比對第二復新值VU RF所對應的一存取位址及第二資料表格113中對應於存取位址的位元(步驟S211)，用以判定記憶體120的一特定區塊是否儲存有效資料(步驟S212)。舉例來說，如第1圖中，假設記憶體控制器110在達到復新要求時，根據第二復新值VU RF，選擇了記憶區塊BL 3，因此記憶體控制器110讀取並比對第二資料表格113裡的位元D 3，用以判斷記憶區塊BL 3是否儲存有效資料。若位元D 3的數值為“1”，則判斷記憶區塊BL 3儲存有效資料。若位元D 3的數值為“0”，則判斷記憶區塊BL 3未儲存資料或儲存無效資料。
當記憶體控制器110判斷記憶體120內特定記憶區塊儲存有效資料時，則發出一有效復新指令予記憶體120(步驟S213)。當記憶體控制器110判斷記憶體120內的特定記憶區塊未儲存資料或儲存無效資料時，則發出一無效復新指令予記憶體120(步驟S214)。
接著，更新復新值VU RF(步驟S215)，用以在達到下一次復新要求時，選擇其它記憶區塊。在一可能實施例中，記憶體控制器具有一計數電路。計數電路的計數值作為一復新值VU RF。在此例中，步驟S211係讀取計數電路的計數值。記憶體控制器110根據計數值，選擇相對應的記憶區塊。在一可能實施例中，只要達到復新要求，記憶體控制器110便調整計數電路的計數值。在下一次的復新要求被發出時，記憶體控制器110根據調整後的計數值，選擇另一記憶區塊。本發明並不限定記憶體控制器如何調整計數值。在一可能實施例中，記憶體控制器係遞增或遞減計數值。在完成更新復新值VU RF後，記憶體控制器110即回到閒置模式(步驟S202)。
然而，當尚未達到復新要求時，但記憶體控制器110接收到外部指令CMD時，根據外部指令存取記憶體120(步驟S221~S228)。步驟S221判斷外部指令是否為一寫入指令。若是，記憶體控制器110進入一寫入模式，將第二資料表格113內的對應一寫入位址的位元設為有效(如數值“1”)(步驟S222)，並且進行一寫入動作(步驟S223)。舉例來說，若寫入指令係將一資料寫入於第1圖的記憶區塊BL 1，記憶體控制器110回應寫入指令，而依據寫入指令的寫入位址，亦即對應於記憶區塊BL 1的位址，而將第二資料表格113對應於寫入位址的位元，亦即第1圖位元D 1，設為有效(數值“1”)，並且對記憶區塊BL 1進行寫入動作。記憶體控制器110在完成上述寫入動作後，即回到閒置模式(S202)，再次等待下一外部指令或復新要求。
當外部指令CMD並非一寫入指令時，則接著判斷外部指令是否為一驅逐指令(步驟S224)。若為驅逐指令，則記憶體控制器110回應驅逐指令，而依據驅逐指令的一驅逐位址，而將第二資料表格113對應於驅逐位址的位元，設為無效(數值“0”)(步驟S228)。舉例來說，若驅逐指令係驅逐記憶區塊BL 2所儲存的資料，記憶體控制器110回應驅逐指令，而依據驅逐指令的驅逐位址，亦即對應於記憶區塊BL 2的位址，而將第二資料表格113對應於驅逐位址的位元，亦即第1圖位元D 2，設為無效(數值“0”)。記憶體控制器110在完成上述動作後，即回到閒置模式(S202)，再次等待下一外部指令或復新要求。
當外部指令CMD並非一驅逐指令時，判斷外部指令是否為一讀取指令或是一清除指令(步驟S225)。若外部指令並非一讀取指令或是一清除指令，則進入閒置模式(步驟S202)。當外部指令係為一讀取指令或是一清除指令時，記憶體控制器110進入一讀取模式(步驟S226)。在讀取模式下，記憶體控制器讀取記憶體120的至少一記憶區塊。
接著，判斷外部指令CMD是否為一清除指令(步驟S227)。當外部指令並非一清除指令時，進入閒置模式(步驟S202)。然而，當外部指令係為一清除指令時，表示一特定記憶區塊將被搬移至另一外部儲存裝置(如硬碟)中。因此，記憶體控制器110進入一清除模式。在此模式下，記憶體控制器110依據清除指令的一清除位址，將第二資料表格113對應於清除位址的位元設為無效(數值“0”)(步驟S228)。
第3圖為本發明第1圖之記憶體120對其第一儲存電路121控制方法的一流程圖。在本實施例中，步驟S301設定或重置記憶體120內的第一資料表格123，使第一資料表格的位元為一初始數值，如”0”。在其它實施例中，步驟S301更寫入一第一復新值(VU RFR)至記憶體120中。在其它實施例中，當記憶體120具有一計數電路時，步驟S301係重置計數電路的計數值，使得計數電路的計數值等於一初始值。
接著，記憶體120進入一閒置模式(S302)。在閒置模式下，記憶體120等待接收其他控制指令CNT(例如來自記憶體控制器110的寫入指令或讀取指令)或復新指令。當收到來自記憶體控制器110的一復新指令時(步驟S303)，執行步驟S311~S315。在本實施例中，執行完步驟S315後，記憶體120再度進入閒置模式(步驟S302)。
當收到來自記憶體控制器110的一復新指令時，記憶體120首先將讀取第一復新值VU RFR(步驟S311)，而得到一對應於第一復新值VU RFR的一存取位址。接著，記憶體120判斷所收到的復新指令是一有效復新指令或一無效復新指令(步驟S312)。當復新指令是一有效復新指令時，則記憶體120直接對對應於存取位址的一特定記憶區塊執行復新動作(步驟S313)。當復新指令是一無效復新指令時，則記憶體120將第一資料表格123對應於存取位址的位元設為無效(數值“0”)(步驟S314)。接著，更新復新值VU RFR(步驟S315)，用以在收到下一次復新指令時，選擇其它記憶區塊。在完成更新復新值VU RFR後，記憶體120即回到閒置模式(步驟S302)。
然而，當記憶體120尚未收到復新指令，但已接收到一其他控制指令時，記憶體120會判斷控制指令是否為一寫入指令(步驟S321)。當控制指令為一寫入指令時，則記憶體120依據寫入指令的一寫入位址，將第一資料表格123對應於寫入位址的位元設為有效(數值“1”)(步驟S322)。之後，記憶體120則再次進入閒置模式(步驟S302)。當控制指令非為一寫入指令時，則不改變其第一資料表格123之位元設定，直接回到閒置模式(步驟S302)。
第4圖為本發明第1圖之記憶體120對其第一儲存電路121的另一控制方法的一流程圖。在本實施例中，步驟S401設定或重置記憶體120內的第一資料表格123，使第一資料表格的位元為一初始數值，如”0”。在其它實施例中，步驟S401更寫入一第一復新值(VU RFR)至記憶體120中。在其它實施例中，當記憶體120具有一計數電路時，步驟S401係重置計數電路的計數值，使得計數電路的計數值等於一初始值。
接著，記憶體120進入一閒置模式(S402)。在閒置模式下，記憶體120等待接收其他控制指令CNT(例如來自記憶體控制器110的寫入指令或讀取指令)或復新指令。當收到來自記憶體控制器110的一復新指令時(步驟S403)，執行步驟S411~S416。在本實施例中，執行完步驟S415後，記憶體120再度進入閒置模式(步驟S402)。
當收到來自記憶體控制器110的一復新指令時，記憶體120首先將讀取第一復新值VU RFR(步驟S411)，而得到一對應於第一復新值VU RFR的一存取位址。接著，記憶體120判斷所收到的復新指令是一有效復新指令或一無效復新指令(步驟S412)。當復新指令是一有效復新指令時，記憶體120首先將第一資料表格123中對應於存取位址的位元設定為有效(數值“1”)(步驟416)，再對對應於存取位址的一特定記憶區塊執行復新動作(步驟S413)。當復新指令是一無效復新指令時，則記憶體120將第一資料表格123對應於存取位址的位元設為無效(數值“0”)(步驟S414)。接著，更新復新值VU RFR(步驟S415)，用以在收到下一次復新指令時，選擇其它記憶區塊。在完成更新復新值VU RFR後，記憶體120即回到閒置模式(步驟S402)。當記憶體120收到非復新指令時，則不改變其第一資料表格123之位元設定，直接回到閒置模式(步驟S402)。
第3圖與第4圖之差異在於記憶體120對第一資料表格123之位元設為有效之執行同步的時機不相同。在第3圖中，記憶體120可透過接收到一寫入指令，而直接將第一資料表格123中對應於存取位址的位元設為有效(數值“1”)。然而，在第4圖中，記憶體120則是等到收到一有效復新指令後，才將第一資料表格123中對應於存取位址的位元設為有效(數值“1”)。第3圖及第4圖中所揭露的記憶體120對其第一儲存電路121的控制方法，皆可達成將記憶體控制器110內第二資料表格113與記憶體120內第一資料表格123之有效性資訊同步化之目的。
透過上述控制方法，記憶體控制器110與記憶體120具有相互對應的第二儲存電路111及第一儲存電路121之復新資訊同步方法。當記憶體控制器110達到復新需求而指定一特定記憶區塊，並且特定記憶區塊未儲資料或儲存無效資料時，由於記憶體120不對特定記憶區塊進行復新動作，故記憶體控制器110可立即發出其它控制指令，並且記憶體120也可立即接收並執行其它控制指令。由於記憶體控制器110不需等待記憶體120執行復新動作的時間，故可增加記憶體控制器110的處理效能。再者，由於記憶體120不需對每一記憶區塊都進行復新動作，故亦可增加記憶體120的處理效能。
如上所述之記憶體裝置，其中記憶體收到由記憶體控制器所發出的有效復新指令時，開始執行一復新動作；當記憶體收到由記憶體控制器所發出的無效復新指令時，記憶體將第一資料表格中對應於存取位址的位元設為無效。
如上所述之記憶體裝置，其中記憶體控制器回應一寫入指令，而依據寫入指令的一寫入位址，將第二資料表格對應於寫入位址的位元設為有效；並且發出寫入指令予記憶體。記憶體收到寫入指令後，將第一資料表格對應於寫入位址的位元設為有效，並且對對應於寫入位址的特定記憶區塊執行一寫入動作。
如上所述之記憶體裝置，其中記憶體控制器回應一寫入指令，而依據寫入指令的一寫入位址，將第二資料表格對應於寫入位址的位元設為有效，並且發出寫入指令與記憶體。記憶體收到寫入指令後，對對應於寫入位址的特定記憶區塊執行一寫入動作。更包括當記憶體收到由記憶體控制器所發出的有效復新指令時，更將第一資料表格對應於存取位址的位元設為有效。
如上所述之記憶體裝置，記憶體控制器回應一讀取指令，而依據讀取指令的一讀取位址，發出讀取指令予記憶體，並且不改變第二資料表格。記憶體收到讀取指令後，對對應於讀取位址的特定記憶區塊執行一讀取動作；並且不改變第一資料表格。
如上所述之記憶體裝置，其中記憶體控制器回應一驅逐(eviction)指令，而依據驅逐指令的一驅逐位址，將第二資料表格對應於驅逐位址的位元設為無效。當記憶體收到由記憶體控制器所發出的無效復新指令時，記憶體將第一資料表格中對應於存取位址的位元設為無效。
如上所述之記憶體裝置，其中記憶體控制器回應一清除(flush)指令，而依據清除指令的一清除位址，將第二資料表格對應於清除位址的位元設為無效；並且發出一讀取指令予記憶體。記憶體收到讀取指令後，對對應於清除位址的記憶區塊內的一資料進行讀取，使得資料能被寫回一外部儲存裝置中。當記憶體收到由記憶體控制器所發出的無效復新指令時，記憶體將第一資料表格中對應於存取位址的位元設為無效。
如上所述之控制方法，其中記憶體以執行包括：收到由記憶體控制器所發出的有效復新指令時，開始執行一復新動作；當收到由記憶體控制器所發出的無效復新指令時，將第一資料表格中對應於存取位址的位元設為無效。
如上所述之控制方法，其中記憶體控制器回應一寫入指令，而依據寫入指令的一寫入位址，將第二資料表格對應於寫入位址的位元設為有效；並且發出寫入指令予記憶體。記憶體收到寫入指令後，將第一資料表格對應於寫入位址的位元設為有效，並且對對應於寫入位址的特定記憶區塊執行一寫入動作。
如上所述之控制方法，其中記憶體控制器回應一寫入指令，而依據寫入指令的一寫入位址，將第二資料表格對應於寫入位址的位元設為有效，並且發出寫入指令與記憶體。記憶體收到寫入指令後，對對應於寫入位址的特定記憶區塊執行一寫入動作。更包括當記憶體收到由記憶體控制器所發出的有效復新指令時，更將第一資料表格對應於存取位址的位元設為有效。
如上所述之控制方法，其中，記憶體控制器回應一讀取指令，而依據讀取指令的一讀取位址，發出讀取指令予記憶體，並且不改變第二資料表格。記憶體收到讀取指令後，對對應於讀取位址的特定記憶區塊執行一讀取動作；並且不改變第一資料表格。
如上所述之控制方法，其中，記憶體控制器回應一驅逐指令，而依據驅逐指令的一驅逐位址，將第二資料表格對應於驅逐位址的位元設為無效。當記憶體收到由記憶體控制器所發出的無效復新指令時，記憶體將第一資料表格中對應於存取位址的位元設為無效。
如上所述之控制方法，其中，記憶體控制器回應一清除(flush)指令，而依據清除指令的一清除位址，將第二資料表格對應於清除位址的位元設為無效；並且發出一讀取指令予記憶體。記憶體收到讀取指令後，對對應於清除位址的記憶區塊內的一資料進行讀取，使得資料能被寫回一外部儲存裝置中。當記憶體收到由記憶體控制器所發出的無效復新指令時，記憶體將第一資料表格中對應於存取位址的位元設為無效。
雖然本發明的實施例如上述所描述，我們應該明白上述所呈現的只是範例，而不是限制。依據本實施例上述示範實施例的許多改變是可以在沒有違反發明精神及範圍下被執行。因此，本發明的廣度及範圍不該被上述所描述的實施例所限制。更確切地說，本發明的範圍應該要以以下的申請專利範圍及其相等物來定義。
100‧‧‧記憶體裝置
110‧‧‧記憶體控制器
120‧‧‧記憶體
CMD‧‧‧外部指令
CNT‧‧‧控制指令
111‧‧‧第二儲存電路
121‧‧‧第一儲存電路
112、122‧‧‧控制電路
113‧‧‧第二資料表格
114‧‧‧第二復新值暫存器
123‧‧‧第一資料表格
124‧‧‧第一復新值暫存器
125‧‧‧記憶陣列
BL1~BLN‧‧‧記憶區塊
VURF‧‧‧第二復新值
VURFR‧‧‧第一復新值
C1~CN、D1~DN‧‧‧位元
第1圖為本發明實施例之記憶體裝置的示意圖； 第2圖為本發明第1圖之記憶體控制器110控制方法的一流程圖； 第3圖為本發明第1圖之記憶體120對其第一儲存電路121的一控制方法的一流程圖； 第4圖為本發明第1圖之記憶體120對其第一儲存電路121的另一控制方法的一流程圖。

Claims (16)

  1. 一種記憶體裝置，包括： 一記憶體，具有複數記憶區塊，以及一第一儲存電路，用以儲存一第一資料表格及一第一復新值；以及 一記憶體控制器，具有一第二儲存電路，用以儲存一第二資料表格及一第二復新值； 其中該第一及第二復新值對應於該記憶體控制器達到一復新要求時而驅使該記憶體裝置進行資料復新的一存取位址，該存取位址對應於該記憶體的該等複數記憶區塊中的一特定記憶區塊； 其中該第一及第二資料表格皆具有複數位元，每一位元紀錄對應於特定存取位址的該特定記憶區塊是否儲存有效資料； 該記憶體控制器在達到該復新要求時，讀取並且比對該第二復新值所對應的該存取位址及該第二資料表格中對應於該存取位址的該位元，用以判定該記憶體的該特定記憶區塊是否儲存有效資料；當該特定記憶區塊為有效資料時，該記憶體控制器發出一有效復新指令予該記憶體；當該特定記憶區塊為無效資料時，該記憶體控制器發出一無效復新指令予該記憶體。
  2. 如申請專利範圍第1項所述之記憶體裝置，其中，該記憶體收到由該記憶體控制器所發出的該有效復新指令時，開始執行一復新動作；當該記憶體收到由該記憶體控制器所發出的該無效復新指令時，該記憶體將該第一資料表格中對應於該存取位址的該位元設為無效。
  3. 如申請專利範圍第1項所述之記憶體裝置，其中， 該記憶體控制器回應一寫入指令，而依據該寫入指令的一寫入位址，將該第二資料表格對應於該寫入位址的該位元設為有效，並且發出該寫入指令予該記憶體； 該記憶體收到該寫入指令後，將該第一資料表格對應於該寫入位址的該位元設為有效，並且對對應於該寫入位址的該特定記憶區塊執行一寫入動作。
  4. 如申請專利範圍第1項所述之記憶體裝置，其中， 該記憶體控制器回應一寫入指令，而依據該寫入指令的一寫入位址，將該第二資料表格對應於該寫入位址的該位元設為有效，並且發出該寫入指令與該記憶體； 該記憶體收到該寫入指令後，對對應於該寫入位址的該特定記憶區塊執行一寫入動作。
  5. 如申請專利範圍第4項所述之記憶體裝置，更包括： 當該記憶體收到由該記憶體控制器所發出的該有效復新指令時，更將該第一資料表格對應於該存取位址的該位元設為有效。
  6. 如申請專利範圍第1項所述之記憶體裝置，其中， 該記憶體控制器回應一讀取指令，而依據該讀取指令的一讀取位址，發出該讀取指令予記憶體，並且不改變該第二資料表格； 該記憶體收到該讀取指令後，對對應於該讀取位址的該特定記憶區塊執行一讀取動作；並且不改變該第一資料表格。
  7. 如申請專利範圍第1項所述之記憶體裝置，其中， 該記憶體控制器回應一驅逐(eviction)指令，而依據該驅逐指令的一驅逐位址，將該第二資料表格對應於該驅逐位址的該位元設為無效； 當該記憶體收到由該記憶體控制器所發出的該無效復新指令時，該記憶體將該第一資料表格中對應於該存取位址的該位元設為無效。
  8. 如申請專利範圍第1項所述之記憶體裝置，其中， 該記憶體控制器回應一清除(flush)指令，而依據該清除指令的一清除位址，將該第二資料表格對應於該清除位址的該位元設為無效；並且發出一讀取指令予該記憶體； 該記憶體收到該讀取指令後，對對應於該清除位址的該記憶區塊內的一資料進行讀取，使得該資料能被寫回一外部儲存裝置中； 當該記憶體收到由該記憶體控制器所發出的該無效復新指令時，該記憶體將該第一資料表格中對應於該存取位址的該位元設為無效。
  9. 一種記憶體裝置控制方法，用以將一記憶體內的一第一資料表格與一記憶體控制器內的一第二資料表格同步化；該記憶體具有複數記憶區塊，以及一第一儲存電路，用以儲存一第一資料表格及一第一復新值；該記憶體控制器，具有一第二儲存電路，用以儲存一第二資料表格及一第二復新值；其中該第一及第二復新值對應於該記憶體控制器達到一復新要求時而驅使該記憶體裝置進行資料復新的一存取位址，該存取位址對應於該記憶體的該等複數記憶區塊中的一特定記憶區塊；其中該第一及第二資料表格皆具有複數位元，每一位元紀錄對應於特定存取位址的該特定記憶區塊是否儲存有效資料； 由該記憶體控制器執行包括： 在達到該復新要求時，讀取並且比對該第二復新值所對應的該存取位址及該第二資料表格中對應於該存取位址的該位元，用以判定該記憶體的該特定記憶區塊是否儲存有效資料； 當該特定記憶區塊為有效資料時，發出一有效復新指令予該記憶體； 當該特定記憶區塊為無效資料時，發出一無效復新指令予該記憶體。
  10. 如申請專利範圍第9項所述之控制方法，其中， 由該記憶體執行包括： 收到由該記憶體控制器所發出的該有效復新指令時，開始執行一復新動作； 當收到由該記憶體控制器所發出的該無效復新指令時，將該第一資料表格中對應於該存取位址的該位元設為無效。
  11. 如申請專利範圍第9項所述之控制方法，其中， 該記憶體控制器回應一寫入指令，而依據該寫入指令的一寫入位址，將該第二資料表格對應於該寫入位址的該位元設為有效；並且發出該寫入指令予該記憶體； 該記憶體收到該寫入指令後，將該第一資料表格對應於該寫入位址的該位元設為有效，並且對對應於該寫入位址的該特定記憶區塊執行一寫入動作。
  12. 如申請專利範圍第9項所述之控制方法，其中， 該記憶體控制器回應一寫入指令，而依據該寫入指令的一寫入位址，將該第二資料表格對應於該寫入位址的該位元設為有效，並且發出該寫入指令與該記憶體； 該記憶體收到該寫入指令後，對對應於該寫入位址的該特定記憶區塊執行一寫入動作。
  13. 如申請專利範圍第12項所述之控制方法，更包括： 當該記憶體收到由該記憶體控制器所發出的該有效復新指令時，更將該第一資料表格對應於該存取位址的該位元設為有效。
  14. 如申請專利範圍第9項所述之控制方法，其中， 該記憶體控制器回應一讀取指令，而依據該讀取指令的一讀取位址，發出該讀取指令予記憶體，並且不改變該第二資料表格； 該記憶體收到該讀取指令後，對對應於該讀取位址的該特定記憶區塊執行一讀取動作；並且不改變該第一資料表格。
  15. 如申請專利範圍第9項所述之控制方法，其中， 該記憶體控制器回應一驅逐指令，而依據該驅逐指令的一驅逐位址，將該第二資料表格對應於該驅逐位址的該位元設為無效； 當該記憶體收到由該記憶體控制器所發出的該無效復新指令時，該記憶體將該第一資料表格中對應於該存取位址的該位元設為無效。
  16. 如申請專利範圍第9項所述之控制方法，其中， 該記憶體控制器回應一清除(flush)指令，而依據該清除指令的一清除位址，將該第二資料表格對應於該清除位址的該位元設為無效；並且發出一讀取指令予該記憶體； 該記憶體收到該讀取指令後，對對應於該清除位址的該記憶區塊內的一資料進行讀取，使得該資料能被寫回一外部儲存裝置中； 當該記憶體收到由該記憶體控制器所發出的該無效復新指令時，該記憶體將該第一資料表格中對應於該存取位址的該位元設為無效。
TW107137451A 2018-10-24 2018-10-24 記憶體裝置及其復新資訊同步方法 TWI671632B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107137451A TWI671632B (zh) 2018-10-24 2018-10-24 記憶體裝置及其復新資訊同步方法
US16/231,869 US10692558B2 (en) 2018-10-24 2018-12-24 Memory device and refresh information coherence method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107137451A TWI671632B (zh) 2018-10-24 2018-10-24 記憶體裝置及其復新資訊同步方法

Publications (2)

Publication Number Publication Date
TWI671632B true TWI671632B (zh) 2019-09-11
TW202016741A TW202016741A (zh) 2020-05-01

Family

ID=68618961

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107137451A TWI671632B (zh) 2018-10-24 2018-10-24 記憶體裝置及其復新資訊同步方法

Country Status (2)

Country Link
US (1) US10692558B2 (zh)
TW (1) TWI671632B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200305077A (en) * 1999-07-09 2003-10-16 Via Tech Inc Memory-access management method and system for synchronous dynamic random-access memory or the like
TW201234188A (en) * 2010-11-25 2012-08-16 Ibm Memory access device for memory sharing among multiple processors and access method for the same
TW201426305A (zh) * 2012-12-28 2014-07-01 Infomicro Electronics Shenzhen Ltd 虛擬記憶體設備驅動器、用於在主機上執行之虛擬記憶體設備驅動器、刷新快閃記憶體的方法、快閃記憶體刷新的方法、超級增強耐力設備硬碟固體狀態驅動機耐用轉換層之方法、超級增強耐力設備及耐力快閃記憶體檔案系統
TW201732617A (zh) * 2016-03-03 2017-09-16 三星電子股份有限公司 記憶體模組、記憶體陣列、介面以及控制器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950014089B1 (ko) 1993-11-08 1995-11-21 현대전자산업주식회사 동기식 디램의 히든 셀프 리프레쉬 방법 및 장치
KR0142795B1 (ko) 1994-12-01 1998-08-17 문정환 디램 리프레쉬 회로
US6587918B1 (en) 1998-11-19 2003-07-01 Micron Technology, Inc. Method for controlling refresh of a multibank memory device
JP2002373489A (ja) 2001-06-15 2002-12-26 Mitsubishi Electric Corp 半導体記憶装置
JP4765222B2 (ja) 2001-08-09 2011-09-07 日本電気株式会社 Ｄｒａｍ装置
JP2004030738A (ja) 2002-06-24 2004-01-29 Toshiba Corp ダイナミック型半導体メモリ装置
US7206244B2 (en) 2004-12-01 2007-04-17 Freescale Semiconductor, Inc. Temperature based DRAM refresh
JP2011165247A (ja) 2010-02-08 2011-08-25 Seiko Epson Corp 電子機器
US9058896B2 (en) 2012-08-29 2015-06-16 International Business Machines Corporation DRAM refresh
US9318182B2 (en) 2013-01-30 2016-04-19 Intel Corporation Apparatus, method and system to determine memory access command timing based on error detection
US9336855B2 (en) 2013-05-14 2016-05-10 Qualcomm Incorporated Methods and systems for smart refresh of dynamic random access memory
US9218891B2 (en) 2013-11-27 2015-12-22 Silicon Motion, Inc. Data storage device and flash memory control method
JP2016118815A (ja) * 2014-12-18 2016-06-30 パナソニックＩｐマネジメント株式会社 不揮発性メモリ装置
JP2016184398A (ja) * 2015-03-26 2016-10-20 パナソニックＩｐマネジメント株式会社 不揮発性記憶装置、不揮発性記憶システム、及びメモリ制御方法
TWI639920B (zh) * 2017-11-17 2018-11-01 財團法人工業技術研究院 記憶體控制器及其控制方法以及記憶體及其控制方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200305077A (en) * 1999-07-09 2003-10-16 Via Tech Inc Memory-access management method and system for synchronous dynamic random-access memory or the like
TW201234188A (en) * 2010-11-25 2012-08-16 Ibm Memory access device for memory sharing among multiple processors and access method for the same
TW201426305A (zh) * 2012-12-28 2014-07-01 Infomicro Electronics Shenzhen Ltd 虛擬記憶體設備驅動器、用於在主機上執行之虛擬記憶體設備驅動器、刷新快閃記憶體的方法、快閃記憶體刷新的方法、超級增強耐力設備硬碟固體狀態驅動機耐用轉換層之方法、超級增強耐力設備及耐力快閃記憶體檔案系統
TW201732617A (zh) * 2016-03-03 2017-09-16 三星電子股份有限公司 記憶體模組、記憶體陣列、介面以及控制器

Also Published As

Publication number Publication date
TW202016741A (zh) 2020-05-01
US10692558B2 (en) 2020-06-23
US20200135255A1 (en) 2020-04-30

Similar Documents

Publication Publication Date Title
TWI691958B (zh) 用於節省記憶體刷新功率的部分刷新技術
US20160155491A1 (en) Memory persistence management control
JP4922306B2 (ja) Ｃ０時のセルフリフレッシュメカニズム
TWI420304B (zh) 資料搬移引擎和記憶體控制方法
TW201738731A (zh) 多處理器系統及快取共用方法
JP2016526750A (ja) Ｄｒａｍサブアレイレベル自律リフレッシュメモリコントローラの最適化
TWI222644B (en) Semiconductor memory device, method for controlling same, and electronic information apparatus
CN101884071A (zh) 在共享的多端口存储装置中记忆库的共享与更新
JP6227774B2 (ja) Ｄｒａｍサブアレイレベルリフレッシュ
KR20080088383A (ko) 반도체 메모리, 시스템, 및 반도체 메모리의 동작 방법
KR20180129233A (ko) 리프레시 동작을 제어하는 반도체 장치 및 이를 포함하는 메모리 시스템
WO2017092282A1 (zh) 一种用于DRAM或eDRAM刷新的装置及其方法
CN114860320B (zh) 数据存储设备提早转变到低功率模式
TW201917558A (zh) 使由於記憶體子系統中的刷新操作引起的效能降級最小化
JP4370063B2 (ja) 半導体記憶装置の制御装置および半導体記憶装置の制御方法
TWI639920B (zh) 記憶體控制器及其控制方法以及記憶體及其控制方法
TW201207859A (en) Method and associated controller for flash memory
TWI671632B (zh) 記憶體裝置及其復新資訊同步方法
US11461516B2 (en) Development system and productization method for data storage device
US10331385B2 (en) Cooperative write-back cache flushing for storage devices
KR20140042341A (ko) 반도체 장치 및 그 동작 방법
TWI447741B (zh) 動態隨機存取記憶體單元及其資料更新方法
CN116955240B (zh) 一种ddr控制器中phy电路的延时校准系统及方法
TWI691959B (zh) 記憶體儲存裝置及其運作方法
US20090182938A1 (en) Content addressable memory augmented memory