JP2016184398A - 不揮発性記憶装置、不揮発性記憶システム、及びメモリ制御方法 - Google Patents

不揮発性記憶装置、不揮発性記憶システム、及びメモリ制御方法 Download PDF

Info

Publication number
JP2016184398A
JP2016184398A JP2016027496A JP2016027496A JP2016184398A JP 2016184398 A JP2016184398 A JP 2016184398A JP 2016027496 A JP2016027496 A JP 2016027496A JP 2016027496 A JP2016027496 A JP 2016027496A JP 2016184398 A JP2016184398 A JP 2016184398A
Authority
JP
Japan
Prior art keywords
data
nonvolatile memory
memory
refresh
nonvolatile
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016027496A
Other languages
English (en)
Inventor
重一 小来田
Shigekazu Kokita
重一 小来田
宗　広和
Hirokazu So
広和 宗
本多　利行
Toshiyuki Honda
利行 本多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JP2016184398A publication Critical patent/JP2016184398A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G06F11/106—Correcting systematically all correctable errors, i.e. scrubbing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Dram (AREA)

Abstract

【課題】不揮発性記憶装置の長時間保管時における、より確実なデータの保持を実現する不揮発性記憶装置、不揮発性記憶システム、及びメモリ制御方法を提供する。【解決手段】不揮発性記憶装置１０１は、複数の領域を有し、領域にデータを記憶する不揮発性メモリ１０５と、不揮発性メモリ１０５に対しデータの書き込み及び読み出しを行うメモリコントローラ１０２と、を備える。メモリコントローラ１０２は、不揮発性メモリ１０５と接続するメモリＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２６と、不揮発性メモリ１０５を電源オフの状態で保管する場合の保存条件に基づいてデータの誤りビット数に対する閾値を算出する閾値計算部２０２と、閾値とデータの誤りビット数とに基づいて、データのリフレッシュ処理の要否を判定し、データのリフレッシュ処理が必要な場合はデータのリフレッシュ処理を実行するリフレッシュ制御部２０１と、を備える。【選択図】図２

Description

本開示は、フラッシュメモリ等の書き換え可能な不揮発性メモリをデータ記憶媒体として有するＳｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ（ＳＳＤ）、半導体メモリカード等の不揮発性記憶装置、それを含む不揮発性記憶システム、及び不揮発性メモリのメモリ制御方法に関する。
フラッシュメモリ等の書き換え可能な不揮発性メモリを備える不揮発性記憶装置は、例えば、ＳＳＤ、半導体メモリカードとして広く用いられている。また、かかる不揮発性記憶装置は、パーソナルコンピュータやデジタルカメラ等のＡＶ機器と組み合わせた不揮発性記憶システムとして、その需要が広まっている。
ＳＳＤや半導体メモリカードは、データを記憶するフラッシュメモリと、それを制御するメモリコントローラから構成されている。メモリコントローラは、パーソナルコンピュータやデジタルカメラ等のアクセス装置からのデータの読み書き指示に従って、フラッシュメモリへのデータの読み書きを制御するデバイスである。通常、フラッシュメモリに対して、ディフェクトマネージメント（ｄｅｆｅｃｔ ｍａｎａｇｅｍｅｎｔ：欠陥制御）、ウェアレベリング（ｗｅａｒ ｌｅｖｅｌｌｉｎｇ：書き換え回数の平準化）や、ＥＣＣ（Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｎｇ Ｃｏｄｅ：誤り訂正符号）による誤り訂正処理等の制御が必要である。メモリコントローラは、これらの制御を担っている。フラッシュメモリの種別の代表的なものにＮＡＮＤ型がある。
近年、フラッシュメモリは、半導体製造プロセスの微細化やメモリセルの多値化により、データ保持期間が短くなる傾向にある。この課題に対し、例えば特許文献１に開示された方法がある。これは、不揮発性記憶装置がリフレッシュ処理の緊急度とデータ変化状態のレベルとの比較結果に応じたリフレッシュを行う、という方法である。この方法により、不揮発性記憶装置は、処理速度の低下を防ぎ、状況に応じた的確なリフレッシュを実現することができる。
特開２０１２−１３３６４２号
しかし、不揮発性記憶装置の不揮発性メモリの電源をオフした状態で長期間保管すると、その間にデータの保存状態が変化し、データの保持が困難になるおそれがある。
本開示は、不揮発性記憶装置の長時間保管時における、より確実なデータの保持を実現する不揮発性記憶装置、不揮発性記憶システム、及びメモリ制御方法を提供する。
本開示における不揮発性記憶装置は、複数の領域を有し、領域にデータを記憶する不揮発性メモリと、不揮発性メモリに対しデータの書き込み及び読み出しを行うメモリコントローラと、を備える。メモリコントローラは、不揮発性メモリと接続するメモリＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）と、不揮発性メモリを電源オフの状態で保管する場合の保存条件に基づいてデータの誤りビット数に対する閾値を算出する閾値計算部と、閾値とデータの誤りビット数とに基づいて、データのリフレッシュ処理の要否を判定し、データのリフレッシュ処理が必要な場合はデータのリフレッシュ処理を実行するリフレッシュ制御部と、を備える。
本開示における不揮発性記憶装置、不揮発性記憶システム、及びメモリ制御方法は、不揮発性記憶装置の長期間保管時における、より確実なデータの保持が実現できる。
図１は、実施の形態１における不揮発性記憶システムのブロック図である。 図２は、実施の形態１における不揮発性記憶装置の機能ブロック図である。 図３は、実施の形態１におけるアクセス装置のハードウェア構成を示すブロック図である。 図４は、実施の形態１における不揮発性記憶装置の不揮発性メモリの構成図である。 図５は、不揮発性メモリの誤りビット数の経時変化を説明する図である。 図６Ａは、実施の形態１における閾値計算部の入出力情報の詳細を説明する図である。 図６Ｂは、実施の形態１における閾値計算部の保存条件の設定とメモリ書き換え回数の設定に対する閾値の関係を説明する図である。 図７は、実施の形態１におけるリフレッシュ判定部のリフレッシュ判定処理を説明するフローチャートである。 図８は、実施の形態１におけるリフレッシュ実行部のリフレッシュ実行処理を説明するフローチャートである。 図９は、実施の形態２における不揮発性記憶システムのブロック図である。
以下、適宜図面を参照しながら、実施の形態を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。
なお、添付図面および以下の説明は、当業者が本開示を十分に理解するために、提供されるのであって、これらにより特許請求の範囲に記載の主題を限定することは意図されていない。
（実施の形態１）
以下、図１〜図８を用いて、実施の形態１を説明する。
［１−１．構成］
［１−１−１．不揮発性記憶装置の構成］
図１は、実施の形態１における不揮発性記憶システム１００のブロック図である。不揮発性記憶システム１００は、不揮発性記憶装置１０１とアクセス装置１１０で構成される。図１において、不揮発性記憶装置１０１は、ハードウェア構成を示している。不揮発性記憶装置１０１は、メモリコントローラ１０２と不揮発性メモリ１０５とで構成される。不揮発性メモリ１０５は、半導体メモリであり、データを記憶する。メモリコントローラ１０２は、不揮発性メモリ１０５に対するデータの書き込み及び読み出しを制御する。
不揮発性記憶装置１０１は、アクセス装置１１０と接続する。不揮発性記憶装置１０１は、アクセス装置１１０からのコマンドに応じて、不揮発性メモリ１０５に対するデータの書き込み及び読み出しを実行する。
また、不揮発性記憶装置１０１は、後述するようにリフレッシュ処理の際には、アクセス装置１１０からリフレッシュ開始コマンドを受け取る。
ここで、リフレッシュ処理とは、不揮発性メモリ１０５に記憶されたデータが、メモリセルに蓄えられた電荷の時間経過による減少によって失わないように、不揮発性メモリ１０５内の別の領域にデータを書き換える処理である。
メモリコントローラ１０２は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１２１と、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１２２と、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）１２３と、外部Ｉ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２４と、ＥＣＣ（Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｎｇ Ｃｏｄｅ：誤り訂正符号）回路１２５と、メモリＩ／Ｆ１２６とから構成され、これらはバス１２７を介して接続されている。
ＣＰＵ１２１は、ＲＡＭ１２２やＲＯＭ１２３に記憶されたプログラムを実行する。ＲＡＭ１２２は、ＣＰＵ１２１が実行するプログラムの格納領域として、さらにプログラム実行中の適宜変化するパラメータのワーク領域として使用される。ＲＯＭ１２３は、ＣＰＵ１２１が実行するプログラムの格納領域として、さらにプログラム実行時の演算パラメータ等の固定データの格納領域として使用される。
外部Ｉ／Ｆ１２４は、アクセス装置１１０と接続し、データ等の送受信を行うインタフェースである。
ＥＣＣ回路１２５は、不揮発性メモリ１０５で記憶するデータに対して誤り検出及び誤り訂正を行う。
メモリＩ／Ｆ１２６は、不揮発性メモリ１０５と接続し、データの書き込み及び読み出しを行うインタフェースである。
ＣＰＵ１２１は、バス１２７を介して、ＲＡＭ１２２、ＲＯＭ１２３、外部Ｉ／Ｆ１２４、ＥＣＣ回路１２５、メモリＩ／Ｆ１２６を制御する。
図２は、本実施の形態における不揮発性記憶装置１０１の機能ブロック図である。
メモリコントローラ１０２は、リフレッシュ制御部２０１と、閾値計算部２０２と、データ制御部２０３と、ＥＣＣ処理部２０４と、外部Ｉ／Ｆ１２４と、メモリＩ／Ｆ１２６とから構成される。リフレッシュ制御部２０１は、リフレッシュ実行部２０５とリフレッシュ判定部２０６を含む。ＥＣＣ処理部２０４は、ＥＣＣ回路１２５である。
不揮発性メモリ１０５は、データ記憶領域２０７とメモリ書き換え回数領域２０８を含む。
アクセス装置１１０は、不揮発性記憶装置１０１に対して、データやデータの書き込みコマンド及び読み出しコマンド、後述するリフレッシュ開始コマンドと保存条件を送信する。不揮発性記憶装置１０１は、これらをメモリコントローラ１０２の外部Ｉ／Ｆ１２４を介して受信する。データ制御部２０３は、メモリＩ／Ｆ１２６を介して、不揮発性メモリ１０５のデータ記憶領域２０７のデータの書き込み及び読み出しを行い、不揮発性メモリ１０５の制御を行う。さらに、データ制御部２０３は、不揮発性メモリ１０５のデータの書き換え回数を計数し、メモリＩ／Ｆ１２６を介して、メモリ書き換え回数領域２０８に記憶するように、不揮発性メモリ１０５を制御する。
閾値計算部２０２は、アクセス装置１１０から通知される保存条件を、外部Ｉ／Ｆ１２４を介して受け取る。保存条件は、不揮発性記憶装置１０１の不揮発性メモリ１０５を電源オフの状態で長期間保管する時の条件であり、時間情報と、温度情報と、データユニットの重要度情報とを含む。保存条件の詳細については後述する。
ここでデータユニットは、メモリコントローラ１０２が不揮発性メモリ１０５を制御する単位である。このデータユニットは、不揮発性メモリ１０５のデータ記憶領域２０７に対応付けられる。この対応付けられるデータ記憶領域２０７を対象領域と呼ぶ。対象領域は、複数の物理ブロックで構成される。以下の説明において、データユニットの代わりに対象領域を用いて説明する。
閾値計算部２０２はさらに、不揮発性メモリ１０５のメモリ書き換え回数領域２０８から対象領域毎のメモリ書き換え回数を受け取る。
閾値計算部２０２は、保存条件と対象領域毎のメモリ書き換え回数とから、対象領域毎の閾値を計算し、リフレッシュ判定部２０６へ出力する。
リフレッシュ判定部２０６は、外部Ｉ／Ｆ１２４を介して、リフレッシュ開始コマンドを受け取る。リフレッシュ判定部２０６は、データ制御部２０３へ、不揮発性メモリ１０５のデータ記憶領域２０７の対象領域のデータの読み出しを指示する。データ制御部２０３は、リフレッシュ判定部２０６の指示に基づき、メモリＩ／Ｆ１２６を介して、不揮発性メモリ１０５のデータ記憶領域２０７の対象領域のデータを読み出し、読み出したデータをリフレッシュ判定部２０６に送付する。リフレッシュ判定部２０６は、対象領域のデータと対象領域毎の閾値からデータのリフレッシュが必要か否かを判定する。対象領域のデータのリフレッシュが必要である場合、リフレッシュ実行部２０５へ対象領域のリフレッシュを指示する。
リフレッシュ実行部２０５は、対象領域のリフレッシュ処理を行う。
［１−１−２．アクセス装置の構成］
図３は、本実施の形態におけるアクセス装置のハードウェア構成を示すブロック図である。
アクセス装置１１０は、不揮発性記憶装置１０１と接続可能な装置であり、例えばパーソナルコンピュータ、デジタルカメラ、テレビ等の電子機器である。
アクセス装置１１０は、ＣＰＵ１１１と、ＲＡＭ１１２と、ＲＯＭ１１３と、外部Ｉ／Ｆ１１４と、入力部１１５と、表示部１１６と、記憶部１１７とで構成され、これらはバス１１８を介して接続されている。
ＣＰＵ１１１は、ＲＡＭ１１２やＲＯＭ１１３に記憶されたアプリケーションプログラム等を実行する。ＲＡＭ１１２は、ＣＰＵ１１１が実行するプログラムの格納領域として、さらにプログラム実行中の適宜変化するパラメータのワーク領域として使用される。ＲＯＭ１１３は、ＣＰＵ１１１が実行するプログラムの格納領域として、さらにプログラム実行時の演算パラメータ等の固定データの格納領域として使用される。
外部Ｉ／Ｆ１１４は、不揮発性記憶装置１０１と接続し、データの送受信を行うインタフェースである。さらに、外部Ｉ／Ｆ１１４は、後述する保存条件を不揮発性記憶装置１０１に送信する。
入力部１１５は、ＣＰＵ１１１に各種の指令を入力するためにユーザにより操作されるキー、ボタン、タッチパネル、マウス、キーボード等である。入力部１１５は、ユーザの操作により後述する保存条件の入力を受け付ける。
表示部１１６は、例えば液晶ディスプレイや有機ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）ディスプレイ等であり、各種情報をテキスト又はイメージ等により表示する。表示部１１６は、入力部１１５から入力される保存条件を表示する。
記憶部１１７は、情報記憶媒体としての例えばフラッシュメモリ、ハードディスクを有し、プログラムやデータを記憶する。記憶部１１７は、入力部１１５を介して入力された保存条件を記憶する。
［１−１−３．不揮発性メモリの構成］
図４は、本実施の形態における不揮発性記憶装置１０１の不揮発性メモリ１０５の構成図である。
不揮発性メモリ１０５は、複数の物理ブロック３０２から構成される。具体的には不揮発性メモリ１０５は、ブロック１、ブロック２、・・・、ブロックＭ（Ｍは、１以上の整数）で構成される。物理ブロック３０２は、不揮発性メモリ１０５におけるデータの消去単位であり、この単位でメモリコントローラ１０２の制御によりデータの消去が行われる。
物理ブロック３０２は、複数のページ３０３で構成される。具体的には、ブロックＭは、ページ１、ページ２、・・・、ページＮ（Ｎは、１以上の整数）で構成される。ページ３０３は、不揮発性メモリ１０５におけるデータの書き込み及び読み出しの単位である。メモリコントローラ１０２の制御により不揮発性メモリ１０５にデータの書き込みを行う場合、ブロック単位でデータの消去を行った後、データを消去したブロック３０２において、ページ３０３の番号の小さい順にデータの書き込みを行う。
ページ３０３は、データ部３０４とＥＣＣ部３０５とから構成される。データ部３０４は、アクセス装置１１０から送信されたデータを格納する領域である。ＥＣＣ部３０５は、データ部３０４に格納するデータに対する誤り訂正符号を格納する領域である。メモリコントローラ１０２は、ＥＣＣ部３０５に格納された誤り訂正符号に基づいて、データ部３０４に格納されたデータの誤りビット数と、誤りビット位置とを算出する。これにより、メモリコントローラ１０２のＥＣＣ処理部２０４は、データ部３０４に格納されたデータの誤りビットを訂正する。
［１−２．リフレッシュ処理］
次に、本実施の形態における不揮発性記憶装置１０１のリフレッシュ処理について説明する。
［１−２−１．長期保管に対する可変閾値］
図５は、不揮発性メモリ１０５の誤りビット数の経時変化を説明する図である。横軸は時間を示し、縦軸は不揮発性メモリ１０５の誤りビット数を示している。
誤りビット数がＥＣＣ訂正限界４０１を超えると、ＥＣＣ処理部２０４は、誤り訂正が不可能になる。そのため、従来の不揮発性記憶装置は、自動リフレッシュの機能を有していた。自動リフレッシュは、従来の不揮発性記憶装置の不揮発性メモリの電源をオフからオンに変化した時に、不揮発性メモリに対して誤り検出し、誤りビット数が自動リフレッシュの閾値４０２以上ならばリフレッシュ処理を実行する、という機能である。従来の不揮発性記憶装置の不揮発性メモリの自動リフレッシュ後の誤りビット数４０４は、自動リフレッシュの閾値から時間経過とともに増えていく。そして、自動リフレッシュ後、時間経過を経て、ＥＣＣ訂正限界４０１を超えるまでの期間が、自動リフレッシュ後のデータの保持可能期間４０５となる。しかし、従来の不揮発性記憶装置の不揮発性メモリを電源オフの状態で保管する期間が、自動リフレッシュ後のデータの保持可能期間４０５を超えてしまうと、データが保持できなくなる。
そこで、保持可能期間４０５を長くするために、自動リフレッシュの閾値４０２を低く設定する。自動リフレッシュの閾値４０２を低く設定すると、不揮発性記憶装置の不揮発性メモリの電源がオフからオンに変化した時には、低い設定の自動リフレッシュの閾値４０２でリフレッシュが行われる。そのため、リフレッシュ処理のために、不揮発性記憶装置の不揮発性メモリのデータ書き換え頻度が増え、その結果、不揮発性メモリが早期に劣化してしまう。
さらに、自動リフレッシュの閾値４０２をゼロに設定する。不揮発性記憶装置の不揮発性メモリの電源がオフからオンに変化した時には、不揮発性メモリの全領域をリフレッシュすることになり、保持可能期間４０５が最も長期間になる。しかし、データの書き換え回数が不揮発性メモリの全領域で１回増加し、その結果、不揮発性メモリが早期に劣化してしまう。
これに対し、本実施の形態では、不揮発性記憶装置１０１の不揮発性メモリ１０５を電源オフの状態で保管する前に、予定保管期間４０７に合わせて閾値４０３を可変に設定する。このように閾値４０３を設定し、不揮発性記憶装置１０１の不揮発性メモリ１０５のリフレッシュ処理を行った後で、不揮発性記憶装置１０１の不揮発性メモリ１０５の電源をオフ状態にする。つまり、不揮発性メモリ１０５のリフレッシュ処理は、対象領域のページの誤りビット数が閾値４０３以上であれば、リフレッシュ処理を実行する。
不揮発性記憶装置１０１の不揮発性メモリ１０５のリフレッシュ処理後の誤りビット数４０６は、リフレッシュ処理後の閾値４０３から時間経過とともに増えていく。そして、リフレッシュ後、時間経過を経て、ＥＣＣ訂正限界４０１を超えるまでの期間が、予定保管期間４０７となる。
このように不揮発性記憶装置１０１の不揮発性メモリ１０５の電源をオフの状態の予定保管期間に対応して閾値４０３を設けることで、不揮発性記憶装置１０１の不揮発性メモリ１０５の電源オフの状態で保管期間中に対象領域のページの誤りビット数がＥＣＣ訂正限界４０１を超えず、データが保持できる。
［１−２−２．閾値の算出］
次に、本実施の形態における閾値４０３の算出方法について説明する。図６Ａは、本実施の形態における閾値計算部２０２の入出力情報の詳細を説明する図である。
閾値計算部２０２は、アクセス装置１１０から送信される保存条件を受け取る。閾値計算部２０２はまた、不揮発性メモリ１０５の対象領域毎の書き換え回数をメモリ書き換え回数領域２０８より受け取り、不揮発性メモリ１０５の対象領域毎の閾値４０３を算出する。
保存条件として、時間情報と、温度情報と、対象領域の重要度情報とを含む。ユーザは、アクセス装置１１０の入力部１１５から保存条件を設定する。
時間情報には、不揮発性記憶装置１０１の不揮発性メモリ１０５を電源オフの状態で保管する予定保管期間を設定する。例えば、不揮発性記憶装置１０１の不揮発性メモリ１０５を１年間電源オフの状態のまま倉庫で保存する場合は、「１年」を設定する。
温度情報には、不揮発性記憶装置１０１の不揮発性メモリ１０５を電源オフの状態で保管する時の予定保管温度を設定する。例えば、不揮発性記憶装置１０１を保管する倉庫の所在地の最高気温が３５℃の場合は、「３５℃」を設定する。
対象領域の重要度情報には、対象領域に含まれるデータの重要度を設定する。対象領域に重要度の高いデータが存在する場合、その対象領域の重要度を他の対象領域よりも高く設定する。例えば、重要度として重要度の高い順からランク１、ランク２、・・、ランク５とした場合、最も重要度の高いデータを含む対象領域の重要度を「ランク１」に設定する。
また、例えば、不揮発性記憶装置１０１が複数のパーティションに区切られてアクセス装置１１０に管理されている場合、特定のパーティションの重要度が高いとき、特定のパーティションのデータに対応する対象領域の重要度を高く設定する。
保存条件は、時間情報としての予定保管期間だけでなく、温度情報と対象領域の重要度を追加することで、不揮発性記憶装置１０１の不揮発性メモリ１０５の電源をオフの状態の条件に対して、閾値の算出の精度が向上できる。
メモリ書き換え回数は、不揮発性メモリ１０５の対象領域毎に、メモリ書き換え回数領域２０８に記憶されている。メモリコントローラ１０２がメモリ書き換え回数を管理している。メモリコントローラ１０２がウェアレベリングの機能を有する場合、書き換え回数を使用する。
なお、閾値４０３は、対象領域毎に算出してもよいし、全て又は複数の対象領域をまとめて算出してもよい。
なお、データユニットと対象領域は、これらを対応付けるテーブルに動的に対応付けてもよい。この場合、データユニットに含まれるデータの重要度は、このテーブルを用いて対象領域の重要度に対応付けられる。
図６Ｂは、本実施の形態の閾値計算部２０２における保存条件の設定とメモリ書き換え回数に対する閾値の関係を説明する図である。
時間情報の設定が相対的に長い場合、例えば、所定の基準時間よりも長い場合、閾値計算部２０２は、閾値４０３を相対的に小さく計算する。これは、誤りビット数がＥＣＣ訂正限界４０１を超えるまでの時間を相対的に長くしなければならないからである。
温度情報の設定が相対的に高い場合、例えば、所定の基準温度よりも高い場合、閾値計算部２０２は、閾値４０３を相対的に小さく計算する。これは、温度が高いほど、不揮発性メモリ１０５のデータ保持時間が短くなり、誤りビット数の増加が加速するため、ＥＣＣ訂正限界４０１を超えるまでの時間を相対的に長くしなければならないからである。
対象領域の重要度情報の設定が相対的に高い場合、例えば、所定の基準重要度や全領域の代表値、例えば、平均値や中央値よりも重要度が高い場合、閾値計算部２０２は、閾値４０３を相対的に小さく計算する。これは、重要なデータをより安全に保存するためである。
メモリの書き換え回数が相対的に多い場合、例えば、所定の基準回数や全領域の代表値、例えば、平均値、中央値よりも多い場合、閾値計算部２０２は、閾値４０３を相対的に小さく計算する。これは、不揮発性メモリ１０５は、書き換え回数が多いほど、誤りビット数の増加が加速し、データ保持期間が短くなるため、ＥＣＣ訂正限界４０１を超えるまでの時間を相対的に長くしなければならないからである。
［１−２−３．リフレッシュ判定処理］
次に、リフレッシュ判定部２０６におけるリフレッシュ判定処理について説明する。図７は、本実施の形態におけるリフレッシュ判定部２０６のリフレッシュ判定処理を説明するフローチャートである。リフレッシュ判定部２０６は、不揮発性メモリ１０５の対象領域毎にその対象領域のリフレッシュが必要であるかを判定する。リフレッシュ判定処理は、不揮発性メモリ１０５の全ての対象領域に対して実施する。以下のリフレッシュ判定処理の説明は、１つの対象領域に対して実施する処理である。
（Ｓ７０１）リフレッシュ判定部２０６は、不揮発性メモリ１０５の一つの対象領域について、データの読み出し単位であるページ３０３を読み出し、読み出したページ３０３を判定対象のページ３０３とする。
（Ｓ７０２）リフレッシュ判定部２０６は、判定対象のページ３０３に対して、ＥＣＣ処理部２０４に判定対象のページ３０３のＥＣＣ部３０５の誤り訂正符号用いて、判定対象のページ３０３のデータ部３０４のデータの誤りビット数を算出するように制御する。
（Ｓ７０３）リフレッシュ判定部２０６は、算出した誤りビット数を閾値４０３と比較し、閾値４０３以上であるか否かを判定する。算出した誤りビット数が閾値４０３以上の場合（ＹＥＳの場合）、Ｓ７０４へ進む。算出した誤りビット数が閾値４０３未満の場合（ＮＯの場合）、Ｓ７０５へ進む。
（Ｓ７０４）リフレッシュ判定部２０６は、対象領域はリフレッシュ必要、と判定する。
（Ｓ７０５）リフレッシュ判定部２０６は、判定対象のページ３０３が対象領域内で最終ページであるかを判定する。判定対象のページ３０３が対象領域内で最終ページである場合（ＹＥＳの場合）、Ｓ７０６へ進む。判定対象のページ３０３が対象領域内で最終ページでない場合（ＮＯの場合）、Ｓ７０１へ戻る。
（Ｓ７０６）リフレッシュ判定部２０６は、対象領域はリフレッシュ不要、と判定する。
全ての対象領域に対して、上記のリフレッシュ判定処理を行う。
［１−２−４．リフレッシュ実行処理］
次に、リフレッシュ判定部２０６においてリフレッシュ必要と判定された対象領域に対するリフレッシュ実行処理について説明する。図８は、本実施の形態におけるリフレッシュ実行部２０５のリフレッシュ実行処理を説明するフローチャートである。リフレッシュ実行部２０５は、リフレッシュ判定部２０６でリフレッシュ必要と判定した対象領域のリフレッシュを実行する。リフレッシュ実行処理は、リフレッシュ判定部２０６でリフレッシュ必要と判定した全ての対象領域に対して実施する。以下のリフレッシュ実行処理の説明は、１つの対象領域に対して実行する処理である。
（Ｓ８０１）リフレッシュ実行部２０５は、一つの対象領域について、データの読み出し単位であるページ３０３を読み出し、実行対象のページ３０３とする。
（Ｓ８０２）リフレッシュ実行部２０５は、ＥＣＣ処理部２０４に実行対象のページ３０３に対して、実行対象のページ３０３のＥＣＣ部３０５の誤り訂正符号を用いて、実行対象のページ３０３のデータ部３０４のデータの誤りビットを訂正するように制御する。
（Ｓ８０３）次に、リフレッシュ実行部２０５は、データ制御部２０３へ誤り訂正されたデータを不揮発性メモリ１０５の新たな領域のページ３０３に書き込むように制御する。さらに、リフレッシュ実行部２０５は、データ制御部２０３へ新たな領域に対して、データが消去された空きブロックを割り当てるように制御する。
（Ｓ８０４）リフレッシュ実行部２０５は、実行対象のページ３０３が対象領域内で最終ページであるか否かを判定する。実行対象のページ３０３が対象領域内で最終ページである場合（ＹＥＳの場合）、Ｓ８０５へ進む。実行対象のページ３０３が対象領域内で最終ページでない場合（ＮＯの場合）、Ｓ８０１へ戻る。
（Ｓ８０５）リフレッシュ実行部２０５は、新たな領域を有効にする。つまり、Ｓ８０３で新たな領域に対して物理ブロックを割り当てられたので、これらの新たな領域を対象領域とする。これにより、メモリコントローラ１０２は新たな対象領域を制御可能にする。
リフレッシュ判定部２０６でリフレッシュ必要と判定した全ての対象領域に対して、上述のリフレッシュ実行処理を行う。
なお、リフレッシュ判定処理とリフレッシュ実行処理は、リフレッシュ判定部２０６で全ての領域に対してリフレッシュ判定処理を行った後に、リフレッシュ実行部２０５でリフレッシュ実行処理を行ってもよいし、リフレッシュ判定部２０６のリフレッシュ判定処理で一つの対象領域がリフレッシュ必要と判定される毎にリフレッシュ実行部２０５でリフレッシュ実行処理を行ってもよい。
なお、閾値計算部２０２とリフレッシュ制御部２０１はハードウェアとソフトウェアの何れで構成してもよい。
［１−３．効果等］
本実施の形態の不揮発性記憶装置は、複数の領域を有し、領域にデータを記憶する不揮発性メモリと、不揮発性メモリに対しデータの書き込み及び読み出しを行うメモリコントローラと、を備える。メモリコントローラは、不揮発性メモリと接続するメモリＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）と、不揮発性メモリを電源オフの状態で保管する場合の保存条件に基づいてデータの誤りビット数に対する閾値を算出する閾値計算部と、閾値とデータの誤りビット数とに基づいて、データのリフレッシュ処理の要否を判定し、データのリフレッシュ処理が必要な場合はデータのリフレッシュ処理を実行するリフレッシュ制御部と、を備える。
さらに、本実施の形態のメモリ制御方法は、データが記憶される不揮発性メモリのメモリ制御方法であって、不揮発性メモリを電源オフの状態で保管する場合の保存条件に基づいてデータの誤りビット数に対する閾値を算出し、閾値とデータの誤りビット数に基づいてリフレッシュ処理の要否を判定し、データのリフレッシュ処理が必要な場合はデータのリフレッシュ処理を実行する。
これにより、不揮発性メモリを電源オフの状態で保管する場合の保存条件に応じて、不揮発性メモリのデータのリフレッシュ処理を実施することできる。不揮発性メモリを電源オフの状態で長期間保管する前に、このリフレッシュ処理を実施すれば、保管期間中に誤りビット数がＥＣＣ訂正限界を超えず、不揮発性メモリのデータが保持できる。
また、本実施の形態の不揮発性記憶装置は、閾値計算部は、不揮発性メモリの領域毎に閾値を算出する。
また、本実施の形態の不揮発性記憶装置は、保存条件は、領域に含まれるデータの重要度情報を含む。
さらに、本実施の形態の不揮発性記憶装置は、不揮発性メモリは、領域毎の書き換え回数が記憶され、閾値計算部は、書き換え回数に基づいて閾値を算出する。
これにより、不揮発性記憶装置の不揮発性メモリの領域毎に閾値を算出し、不揮発性メモリの領域毎にリフレッシュ処理の要否を判定できるため、不揮発性メモリの領域毎にデータの劣化を防ぐことができる。
また、保存条件としてデータの重要度情報から閾値を算出することで、データの重要度情報に応じてデータの劣化を防ぐことができる。
さらに、対象領域毎の書き換え回数から閾値を算出することで、対象領域毎の書き換え回数に応じてデータの劣化を防ぐことができる。
また、本実施の形態の不揮発性記憶装置は、保存条件は、不揮発性メモリを電源オフの状態で保管する予定保管期間及び不揮発性メモリを電源オフの状態で保管する予定保管温度のうち少なくとも一つを含む。
これにより、不揮発性メモリを電源オフの状態で保管する予定保管期間及び不揮発性メモリを電源オフの状態で保管する予定保管温度から閾値を計算することで、不揮発性メモリの保管状況に応じてデータのリフレッシュ処理を実行でき、不揮発性メモリのデータの劣化を防ぐことができる。
さらに、本実施の形態の不揮発性記憶装置は、アクセス装置と接続する外部Ｉ／Ｆをさらに備え、外部Ｉ／Ｆは、アクセス装置から保存条件を受け取り、閾値計算部に保存条件を送付する。
これにより、保存条件を外部装置であるアクセス装置から設定できる。
（実施の形態２）
以下、図９を用いて、実施の形態２を説明する。
［２−１．構成］
図９は、実施の形態２における不揮発性記憶システム９００のブロック図である。不揮発性記憶システム９００は、不揮発性記憶装置９０１とアクセス装置９１０で構成される。不揮発性記憶装置９０１のハードウェア構成とアクセス装置９１０のハードウェア構成は、実施の形態１の構成と同じである。以下の説明は、不揮発性記憶装置９０１における機能とアクセス装置９１０の機能のうち、実施の形態１と異なる機能について詳細に説明し、実施の形態１と同じ機能については実施の形態１と同じ符号を付し、その説明を省略する。
本実施の形態の不揮発性記憶システム９００の実施の形態１の不揮発性記憶システム１００と異なる点は、アクセス装置９１０で閾値の算出を行う点である。
アクセス装置９１０は、入力部９１１と、制御部９１２と、閾値計算部９１３と外部Ｉ／Ｆ１１４とで構成される。アクセス装置９１０のこれらの機能構成は、リフレッシュ処理に関する機能構成であり、他の機能に関する構成は省略している。アクセス装置９１０は、不揮発性記憶装置９０１に対し、データやデータの書き込み及び読み出しコマンド等を送信する。
入力部９１１により、ユーザはアクセス装置９１０に各種の指令を入力する。入力部９１１へ、データやデータの書き込み及び読み出しコマンド等を入力する。リフレッシュ処理に関しては、入力部９１１へリフレッシュ開始コマンドと後述する保存条件を入力する。
制御部９１２は、入力部９１１に入力された指令を制御する。具体的には、指令がデータやデータの書き込み及び読み出しコマンドやリフレッシュ開始コマンドであれば、これらの指令を外部Ｉ／Ｆ１１４を介して、不揮発性記憶装置９０１へ送付する。指令が保管条件であれば、閾値計算部９１３へ送付する。
閾値計算部９１３は、保存条件に基づいて、対象領域毎の閾値を算出する。保存条件は、不揮発性記憶装置９０１の不揮発性メモリ９０５の電源をオフの状態で長期間保管する時の条件であり、時間情報と、温度情報と、対象領域の重要度情報とを含む。
不揮発性記憶装置９０１は、メモリコントローラ９０２と不揮発性メモリ９０５とで構成される。不揮発性メモリ９０５は、半導体メモリであり、データを記憶する。メモリコントローラ９０２は、不揮発性メモリ９０５に対するデータの書き込み及び読み出しを制御する。
メモリコントローラ９０２は、リフレッシュ制御部１００１と、データ制御部１００３と、ＥＣＣ処理部２０４と、外部Ｉ／Ｆ１２４と、メモリＩ／Ｆ１２６とから構成される。リフレッシュ制御部１００１は、リフレッシュ実行部２０５とリフレッシュ判定部１００６を含む。
アクセス装置９１０から不揮発性記憶装置９０１に送信された、データやデータの書き込みコマンド及び読み出しコマンド、リフレッシュ開始コマンドと対象領域毎の閾値を、不揮発性記憶装置９０１は、これらをメモリコントローラ９０２の外部Ｉ／Ｆ１２４を介して受信する。
データ制御部１００３は、メモリＩ／Ｆ１２６を介して、不揮発性メモリ９０５のデータの書き込み及び読み出しを行い、不揮発性メモリ９０５の制御を行う。
リフレッシュ判定部１００６は、外部Ｉ／Ｆ１２４を介して、リフレッシュ開始コマンド及び対象領域毎の閾値を受け取る。リフレッシュ判定部１００６は、データ制御部１００３へ、不揮発性メモリ９０５の対象領域のデータの読み出しを指示する。データ制御部１００３は、リフレッシュ判定部１００６の指示に基づき、メモリＩ／Ｆ１２６を介して、不揮発性メモリ１０５の対象領域のデータの読み出し、読み出したデータをリフレッシュ判定部１００６に送付する。リフレッシュ判定部１００６は、対象領域のデータと対象領域毎の閾値からデータのリフレッシュが必要か否かを判定する。対象領域のデータのリフレッシュが必要である場合、リフレッシュ実行部２０５へ対象領域のリフレッシュを指示する。
リフレッシュ実行部２０５は、対象領域のリフレッシュを実行する。
［２−２．リフレッシュ処理］
次に、本実施の形態における不揮発性記憶システム９００のリフレッシュ処理について説明する。
［２−２−１．閾値の算出］
次に、本実施の形態における閾値の算出方法について説明する。
アクセス装置９１０の閾値計算部９１３は、保存条件を受け取る。閾値計算部９１３は、保存条件に基づき不揮発性メモリ９０５の対象領域毎の閾値を算出する。
保存条件として、時間情報と、温度情報と、対象領域の重要度情報とを含む。ユーザは、アクセス装置９１０の入力部９１１から保存条件を設定する。
時間情報には、不揮発性記憶装置９０１の不揮発性メモリ９０５を電源オフの状態で保管する予定保管期間を設定する。例えば、不揮発性記憶装置９０１の不揮発性メモリ９０５を１年間電源オフの状態のまま倉庫で保存する場合は、「１年」を設定する。
温度情報には、不揮発性記憶装置９０１の不揮発性メモリ９０５を電源オフの状態で保管する時の予定保管温度を設定する。例えば、不揮発性記憶装置９０１を保管する倉庫の所在地の最高気温が３５℃の場合は、「３５℃」を設定する。
対象領域の重要度情報には、対象領域に含まれるデータの重要度を設定する。対象領域に重要度の高いデータが存在する場合、その対象領域の重要度を他の対象領域よりも高く設定する。例えば、重要度として重要度の高い順からランク１、ランク２、・・、ランク５とした場合、最も重要度の高いデータを含む対象領域の重要度を「ランク１」に設定する。
また、例えば、不揮発性記憶装置９０１が複数のパーティションに区切られてアクセス装置９１０に管理されている場合、特定のパーティションの重要度が高いとき、特定のパーティションのデータに対応する対象領域の重要度を高く設定する。
なお、閾値は、対象領域毎に算出してもよいし、全て又は複数の対象領域をまとめて算出してもよい。
なお、データユニットと対象領域は、これらを対応付けるテーブルに動的に対応付けられる場合がある。この場合、データユニットに含まれるデータの重要度は、このテーブルを用いて対象領域の重要度に対応付けられる。
［２−２−２．リフレッシュ判定処理］
次に、リフレッシュ判定部１００６におけるリフレッシュ判定処理について説明する。リフレッシュ判定部１００６の実施の形態１のリフレッシュ判定部２０６と異なる点は、受け取る対象領域毎の閾値がアクセス装置９１０の閾値計算部９１３で算出されている点である。リフレッシュ判定部１００６は、不揮発性メモリ９０５の対象領域毎にその対象領域のリフレッシュが必要であるかを判定する。リフレッシュ判定処理は、不揮発性メモリ９０５の全ての対象領域に対して実施する。
［２−２−３．リフレッシュ実行処理］
次に、リフレッシュ判定部１００６においてリフレッシュ必要と判定された対象領域に対するリフレッシュ実行処理について説明する。リフレッシュ実行部２０５は、リフレッシュ判定部１００６でリフレッシュ必要と判定した対象領域のリフレッシュを実行する。リフレッシュ実行処理は、リフレッシュ判定部１００６でリフレッシュ必要と判定した全ての対象領域に対して実施する。リフレッシュ実行部２０５におけるリフレッシュ実行処理は、実施の形態１と同じ処理である。
なお、リフレッシュ判定処理とリフレッシュ実行処理は、リフレッシュ判定部１００６で全ての領域に対してリフレッシュ判定処理を行った後に、リフレッシュ実行部２０５でリフレッシュ実行処理を行ってもよいし、リフレッシュ判定部１００６のリフレッシュ判定処理で一つの対象領域がリフレッシュ必要と判定される毎にリフレッシュ実行部２０５でリフレッシュ実行処理を行ってもよい。
なお、アクセス装置９１０の閾値計算部９１３と不揮発性記憶装置９０１のメモリコントローラ９０２のリフレッシュ制御部１００１はハードウェアとソフトウェアの何れでも構成することが可能である。
［２−３．効果等］
本実施の形態における不揮発性記憶システムは、アクセス装置と、アクセス装置と接続する不揮発性記憶装置と、を備える。不揮発性記憶装置は、複数の領域を有し、領域にデータを記憶する不揮発性メモリと、不揮発性メモリに対しデータの書き込み及び読み出しを行うメモリコントローラと、を含む。アクセス装置は、不揮発性メモリを電源オフの状態で保管する場合の保存条件に基づいてデータの誤りビット数に対する閾値を算出し、閾値を不揮発性記憶装置に送付する。メモリコントローラは、閾値とデータの誤りビット数とに基づいてデータのリフレッシュ処理の要否を判定し、データのリフレッシュ処理が必要な場合はデータのリフレッシュ処理を実行するリフレッシュ制御部を含む。
これにより、実施の形態１における効果と同様に、不揮発性メモリを電源オフの状態で保管する場合の保存条件に応じて、不揮発性メモリのデータのリフレッシュ処理を実施することできる。不揮発性メモリを電源オフの状態で長期間保管する前に、このリフレッシュ処理を実施すれば、保管期間中に誤りビット数がＥＣＣ訂正限界を超えず、データが保持できる。
さらに、本実施の形態におけるアクセス装置は閾値計算部を含む構成であるので、閾値計算部が不揮発性記憶装置に含まれる構成の場合と比較すると、閾値計算部の設定変更が容易である。
（他の実施の形態）
以上のように、本開示の例示として、実施の形態１及び２を説明した。しかしながら、本開示における技術は、これに限定されず、適宜、変更、置き換え、付加、省略等を行った実施の形態にも適用可能である。また、上記実施の形態１及び２で説明した各構成要素を組み合わせて、新たな実施の形態とすることも可能である。
そこで、以下、他の実施の形態を例示する。
実施の形態１において、メモリコントローラ１０２は、時間情報と、温度情報と、対象領域の重要度情報と、不揮発性メモリ１０５の対象領域毎の書き換え回数とを用いて閾値４０３を計算したが、これに限定されない。これらのうち一つ又は一部のみを用いて閾値４０３を計算してもよい。
実施の形態２において、アクセス装置９１０は、時間情報と、温度情報と、対象領域毎の重要度情報とを用いて閾値を計算したが、これに限定されない。これらのうち一つ又は一部のみを用いて閾値を計算してもよい。
実施の形態１及び２で説明したメモリコントローラ１０２、９０２及びアクセス装置１１０、９１０におけるハードウェア構成は、ＬＳＩ（Ｌａｒｇｅ−Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）などの半導体装置により個別に１チップ化されても良いし、一部又は全部を含むように１チップ化されても良い。なお、ここでは、ＬＳＩとしたが、集積度の違い等により、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、ＶＬＳＩ（Ｖｅｒｙ Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）、ＵＬＳＩ（Ｕｌｔｒａ−Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）、システムＬＳＩと呼称されることもある。また、集積回路化の手法はＬＳＩに限るものではなく、専用回路又は汎用プロセッサで実現してもよい。ＬＳＩ製造後に、プログラム可能なＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）や、ＬＳＩ内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサを利用しても良い。
実施の形態１及び２で説明したメモリコントローラ１０２、９０２及びアクセス装置１１０、９１０における機能ブロックの一部又は全部は、プログラムにより実現されるものであってもよい。
実施の形態１及び２におけるリフレッシュ処理の実行順序は、上記実施形態の実行順序に制限されるものではなく、本開示の要旨を逸脱しない範囲で、実行順序を入れ替えることができる。
実施の形態１におけるメモリコントローラ１０２、メモリコントローラ１０２と不揮発性メモリ１０５とを含む不揮発性記憶装置１０１、実施の形態２における不揮発性記憶装置９０１とアクセス装置９１０とを含む不揮発性記憶システム９００、実施の形態１及び２において実行される不揮発性メモリ１０５、９０５のリフレッシュ処理を含むメモリ制御方法、メモリ制御方法をコンピュータに実行させるコンピュータプログラム、及びそのプログラムを記録したコンピュータ読み取り可能な記録媒体は、本開示の範囲に含まれる。ここで、コンピュータ読み取り可能な記録媒体としては、例えば、フレキシブルディスク、ハードディスク、ＣＤ−ＲＯＭ（Ｃｏｍｐａｃｔ Ｄｉｓｋ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＭＯ（Ｍａｇｎｅｔｏ−Ｏｐｔｉｃａｌ ｄｉｓｋ）、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｋ）、ＤＶＤ−ＲＯＭ（ＤＶＤ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＤＶＤ−ＲＡＭ（ＤＶＤ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＢＤ（Ｂｌｕ−ｒａｙ（登録商標） Ｄｉｓｃ）、半導体メモリを挙げることができる。
上記コンピュータプログラムは、上記記録媒体に記録されたものに限られず、電気通信回線、無線又は有線通信回線、インターネットを代表とするネットワーク等を経由して伝送されるものであってもよい。
本開示は、フラッシュメモリ等の書き換え可能な不揮発性メモリをデータ記憶媒体として有するＳＳＤ、半導体メモリカード等の不揮発性記憶装置、それを含む不揮発性記憶システム、及び不揮発性メモリのメモリ制御方法に適用可能である。
１００，９００ 不揮発性記憶システム
１０１，９０１ 不揮発性記憶装置
１０２，９０２ メモリコントローラ
１０５，９０５ 不揮発性メモリ
１１０，９１０ アクセス装置
１１１ ＣＰＵ
１１２ ＲＡＭ
１１３ ＲＯＭ
１１４ 外部Ｉ／Ｆ
１１５，９１１ 入力部
１１６ 表示部
１１７ 記憶部
１１８ バス
１２１ ＣＰＵ
１２２ ＲＡＭ
１２３ ＲＯＭ
１２４ 外部Ｉ／Ｆ
１２５ ＥＣＣ回路
１２６ メモリＩ/Ｆ
１２７ バス
２０１，１００１ リフレッシュ制御部
２０２，９１３ 閾値計算部
２０３，１００３ データ制御部
２０４ ＥＣＣ処理部
２０５ リフレッシュ実行部
２０６，１００６ リフレッシュ判定部
２０７ データ記憶領域
２０８ メモリ書き換え回数領域
９１２ 制御部

Claims (12)

  1. 複数の領域を有し、前記領域にデータを記憶する不揮発性メモリと、
    前記不揮発性メモリに対し前記データの書き込み及び読み出しを行うメモリコントローラと、を備え、
    前記メモリコントローラは、
    前記不揮発性メモリと接続するメモリＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）と、
    前記不揮発性メモリを電源オフの状態で保管する場合の保存条件に基づいて前記データの誤りビット数に対する閾値を算出する閾値計算部と、
    前記閾値と前記データの誤りビット数とに基づいて、前記データのリフレッシュ処理の要否を判定し、前記データのリフレッシュ処理が必要な場合は前記データのリフレッシュ処理を実行するリフレッシュ制御部と、を備える、
    不揮発性記憶装置。
  2. 前記閾値計算部は、前記不揮発性メモリの前記領域毎に閾値を算出する、
    請求項１記載の不揮発性記憶装置。
  3. 前記保存条件は、前記領域に含まれるデータの重要度情報を含む、
    請求項２記載の不揮発性記憶装置。
  4. 前記保存条件は、前記不揮発性メモリを電源オフの状態で保管する予定保管期間及び前記不揮発性メモリを電源オフの状態で保管する予定保管温度のうち少なくとも一つを含む、
    請求項１記載の不揮発性記憶装置。
  5. 前記不揮発性メモリは、前記領域毎の書き換え回数が記憶され、
    前記閾値計算部は、前記書き換え回数に基づいて前記閾値を算出する、
    請求項２記載の不揮発性記憶装置。
  6. アクセス装置と接続する外部Ｉ／Ｆをさらに備え、
    前記外部Ｉ／Ｆは、前記アクセス装置から前記保存条件を受け取り、前記閾値計算部に前記保存条件を送付する、
    請求項１に記載の不揮発性記憶装置。
  7. アクセス装置と、
    前記アクセス装置と接続する不揮発性記憶装置と、を備える不揮発性記憶システムであって、
    前記不揮発性記憶装置は、
    複数の領域を有し、前記領域にデータを記憶する不揮発性メモリと、
    前記不揮発性メモリに対しデータの書き込み及び読み出しを行うメモリコントローラと、を含み、
    前記アクセス装置は、
    前記不揮発性メモリを電源オフの状態で保管する場合の保存条件に基づいて前記データの誤りビット数に対する閾値を算出し、前記閾値を前記不揮発性記憶装置に送付し、
    前記メモリコントローラは、前記閾値と前記データの誤りビット数とに基づいて前記データのリフレッシュ処理の要否を判定し、前記データのリフレッシュ処理が必要な場合は前記データのリフレッシュ処理を実行するリフレッシュ制御部を含む、
    不揮発性記憶システム。
  8. 前記アクセス装置は、前記不揮発性メモリの前記領域毎に閾値を算出する、
    請求項７記載の不揮発性記憶システム。
  9. 前記保存条件は、前記領域に含まれるデータの重要度情報を含む、
    請求項８記載の不揮発性記憶システム。
  10. 前記保存条件は、前記不揮発性メモリを電源オフの状態で保管する予定保管期間及び前記不揮発性メモリを電源オフの状態で保管する予定保管温度のうち少なくとも一つを含む、
    請求項７記載の不揮発性記憶システム。
  11. 前記アクセス装置は、前記保存条件を入力し、前記保存条件を前記不揮発性記憶装置へ送付する、
    請求項７記載の不揮発性記憶システム。
  12. データが記憶される不揮発性メモリのメモリ制御方法であって、
    前記不揮発性メモリを電源オフの状態で保管する場合の保存条件に基づいて前記データの誤りビット数に対する閾値を算出し、
    前記閾値と前記データの誤りビット数に基づいてリフレッシュ処理の要否を判定し、
    前記データのリフレッシュ処理が必要な場合は前記データのリフレッシュ処理を実行する、
    メモリ制御方法。
JP2016027496A 2015-03-26 2016-02-17 不揮発性記憶装置、不揮発性記憶システム、及びメモリ制御方法 Pending JP2016184398A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015064590 2015-03-26
JP2015064590 2015-03-26

Publications (1)

Publication Number Publication Date
JP2016184398A true JP2016184398A (ja) 2016-10-20

Family

ID=56975391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016027496A Pending JP2016184398A (ja) 2015-03-26 2016-02-17 不揮発性記憶装置、不揮発性記憶システム、及びメモリ制御方法

Country Status (2)

Country Link
US (1) US9965202B2 (ja)
JP (1) JP2016184398A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018220714A1 (ja) * 2017-05-30 2018-12-06 株式会社日立製作所 ストレージ装置およびメモリデバイス制御方法
KR20200124324A (ko) * 2018-03-23 2020-11-02 마이크론 테크놀로지, 인크 메모리 미디어 저하 검출 및 완화 방법 및 이를 이용하는 메모리 디바이스
CN113496728A (zh) * 2020-03-19 2021-10-12 爱思开海力士有限公司 存储器系统及其操作方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI639920B (zh) * 2017-11-17 2018-11-01 財團法人工業技術研究院 記憶體控制器及其控制方法以及記憶體及其控制方法
KR102417696B1 (ko) * 2018-03-20 2022-07-07 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
TWI671632B (zh) * 2018-10-24 2019-09-11 財團法人工業技術研究院 記憶體裝置及其復新資訊同步方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7173852B2 (en) 2003-10-03 2007-02-06 Sandisk Corporation Corrected data storage and handling methods
JP2012133642A (ja) 2010-12-22 2012-07-12 Sony Corp メモリ装置、メモリ制御方法、およびプログラム
US8645770B2 (en) * 2012-01-18 2014-02-04 Apple Inc. Systems and methods for proactively refreshing nonvolatile memory
KR102244618B1 (ko) * 2014-02-21 2021-04-26 삼성전자 주식회사 플래시 메모리 시스템 및 플래시 메모리 시스템의 제어 방법
US9583177B2 (en) * 2014-12-10 2017-02-28 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device including memory device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018220714A1 (ja) * 2017-05-30 2018-12-06 株式会社日立製作所 ストレージ装置およびメモリデバイス制御方法
KR20200124324A (ko) * 2018-03-23 2020-11-02 마이크론 테크놀로지, 인크 메모리 미디어 저하 검출 및 완화 방법 및 이를 이용하는 메모리 디바이스
KR102282889B1 (ko) 2018-03-23 2021-07-29 마이크론 테크놀로지, 인크 메모리 미디어 저하 검출 및 완화 방법 및 이를 이용하는 메모리 디바이스
CN113496728A (zh) * 2020-03-19 2021-10-12 爱思开海力士有限公司 存储器系统及其操作方法
CN113496728B (zh) * 2020-03-19 2024-05-17 爱思开海力士有限公司 存储器系统及其操作方法

Also Published As

Publication number Publication date
US9965202B2 (en) 2018-05-08
US20160283150A1 (en) 2016-09-29

Similar Documents

Publication Publication Date Title
JP2016184398A (ja) 不揮発性記憶装置、不揮発性記憶システム、及びメモリ制御方法
US10599345B2 (en) Memory device that writes data into a block based on time passage since erasure of data from the block
US9778878B2 (en) Method and system for limiting write command execution
US9880605B2 (en) Method and system for throttling power consumption
US9946478B2 (en) Memory managing method, memory control circuit unit and memory storage apparatus
US20160117105A1 (en) Method and System for Throttling Bandwidth Based on Temperature
US20190012228A1 (en) Data reading method and storage controller
US10241678B2 (en) Data storage device and data writing method capable of avoiding repeated write operation of a TLC block when interrupted
US9721669B2 (en) Data protection method, memory control circuit unit and memory storage apparatus
US10620874B2 (en) Memory management method, memory control circuit unit and memory storage apparatus
US10628082B2 (en) Data reading method and storage controller
US10141071B2 (en) Predictive count fail byte (CFBYTE) for non-volatile memory
US11010289B2 (en) Data storage device and operating method thereof
JP6961759B2 (ja) メモリデバイスにおけるリフレッシュ管理を実行するための方法、関連するメモリデバイス及びそのコントローラ
US20110238897A1 (en) Memory system, personal computer, and method of controlling the memory system
KR20140134497A (ko) 메모리 시스템 및 그것의 캐시 관리 방법
JP2016184402A (ja) メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム、及びメモリ制御方法
TW202026883A (zh) 快閃記憶體控制器、管理快閃記憶體模組的方法及相關的電子裝置
JP5858081B2 (ja) メモリコントローラ、メモリシステム及びメモリ制御方法
TWI550625B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
US11733911B2 (en) Storage device and storage device management method
JP6972243B1 (ja) メモリドライブ装置、情報処理装置、及び制御方法
US11086546B1 (en) Preserve write for solid-state drives
CN117636967A (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
CN116126210A (zh) 数据存取方法、存储器存储装置及存储器控制器

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20160526

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20190116

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190820

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200317