TW201732617A - 記憶體模組、記憶體陣列、介面以及控制器 - Google Patents

記憶體模組、記憶體陣列、介面以及控制器 Download PDF

Info

Publication number
TW201732617A
TW201732617A TW106105851A TW106105851A TW201732617A TW 201732617 A TW201732617 A TW 201732617A TW 106105851 A TW106105851 A TW 106105851A TW 106105851 A TW106105851 A TW 106105851A TW 201732617 A TW201732617 A TW 201732617A
Authority
TW
Taiwan
Prior art keywords
memory
controller
memory array
memory module
module
Prior art date
Application number
TW106105851A
Other languages
English (en)
Other versions
TWI703444B (zh
Inventor
張牧天
牛迪民
鄭宏忠
林璇渶
金寅東
崔璋石
Original Assignee
三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電子股份有限公司 filed Critical 三星電子股份有限公司
Publication of TW201732617A publication Critical patent/TW201732617A/zh
Application granted granted Critical
Publication of TWI703444B publication Critical patent/TWI703444B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G06F11/106—Correcting systematically all correctable errors, i.e. scrubbing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7211—Wear leveling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)
  • Dram (AREA)

Abstract

本發明提供一種記憶體模組，包含記憶體陣列、介面以及控制器。記憶體陣列包含記憶體胞元陣列且經配置為雙行記憶體模組（DIMM）。DIMM包含已自標準DIMM腳位組態被改變用途以將記憶體裝置的操作狀態介接至主機裝置的多個連接件。介面耦接至記憶體陣列以及DIMM的多個連接件以將記憶體陣列介接至主機裝置。控制器耦接至記憶體陣列以及介面，且控制記憶體陣列的再新操作、記憶體陣列的錯誤校正操作、記憶體陣列的記憶體清洗操作以及陣列的耗損位準控制操作中的至少一者，且控制器用以與主機裝置介接。

Description

記憶體模組、記憶體陣列、介面以及控制器
本揭露內容是關於記憶體裝置（memory device）。更特定言之，本揭露內容是關於一種包括支援及/或管理模組內再新特徵（in-module refresh feature）、模組內ECC功能性（in-module ECC functionality）、模組內清洗（in-module scrubbing）及/或模組內耗損均衡管理（in-module wear-leveling management）的記憶體模組（memory module）的記憶體裝置。
記憶體可靠性、可用性與可維護性（reliability, availability and serviceability；RAS）特徵已傳統上由中央處理單元（central processing unit；CPU）及/或記憶體控制器（memory controller；MC）在系統層級（system level）下執行及/或管理。在一些組態中，CPU與MC為主機系統（host system）的單獨組件。在其他組態中，CPU與MC成整體。如本文中所使用，縮寫字CPU/MC意謂CPU及/或MC。舉例而言，CPU/MC已傳統上將再新命令發送至系統記憶體的動態隨機存取記憶體（dynamic random access memory；DRAM）以起始DRAM的再新。使用錯誤校正碼（error correcting code；ECC）的錯誤校正已亦傳統上由CPU/MC讀取個別記憶體位置、使用ECC來校正資料且接著重寫資料而執行。已傳統上由CPU/MC執行的另一RAS特徵為系統記憶體的「清洗」，其中CPU/MC定期地讀取系統記憶體的區、校正錯誤（使用ECC）且將經校正資料寫回至系統記憶體的區。已傳統上由CPU/MC執行的又一RAS特徵為耗損均衡管理，其中CPU/MC使用例如寫入計數表（write-count table）以及重新映射表（remap table）來重新映射非揮發性記憶體的記憶體頁，以使用讀取命令以及寫入命令來調換記憶體頁以平衡非揮發性記憶體中的耗損。
一實施例提供一種記憶體模組，其可包括：記憶體陣列；介面，耦接至記憶體陣列以將記憶體陣列介接至主機裝置，其中介面可包括已自標準雙行記憶體模組腳位組態（standard dual in-line memory module pin out configuration）被改變用途以將記憶體裝置的回饋狀態資訊介接至主機裝置的多個連接件；以及控制器，耦接至記憶體陣列以及介面，其中控制器可用以控制記憶體陣列的再新操作、記憶體陣列的錯誤校正操作、記憶體陣列的記憶體清洗操作以及陣列的耗損位準控制操作（wear-level control operation）中的至少一者，且控制器可用以經由介面自主機裝置接收命令且回應於經接收命令而經由介面將與由控制器在接收到命令時控制的操作相關的回饋狀態資訊提供至主機裝置。
另一實施例提供一種記憶體模組，其可包括：記憶體陣列，包括記憶體胞元（memory cell）陣列，其中記憶體胞元陣列可包含動態隨機存取記憶體（DRAM）以及非揮發性隨機存取記憶體（non-volatile random access memory；NVRAM），且記憶體陣列可經配置為雙行記憶體模組（dual in-line memory module；DIMM）；以及控制器，耦接至記憶體陣列，控制器可用以控制記憶體陣列的再新操作、記憶體陣列的錯誤校正操作、記憶體陣列的記憶體清洗操作以及陣列的耗損位準控制操作中的至少一者，且控制器可用以經由可包括已自標準雙行記憶體模組腳位組態被改變用途的多個連接件的介面將與正由控制器控制的操作相關的狀態資訊提供至主機裝置。
一實施例提供一種記憶體模組，其可包括：記憶體陣列，包括記憶體胞元陣列，其中記憶體陣列可經配置為雙行記憶體模組（DIMM），且DIMM可包含已自標準DIMM腳位組態被改變用途以將記憶體裝置的操作狀態介接至主機裝置的多個連接件；介面，耦接至記憶體陣列以及DIMM的多個連接件以將記憶體陣列介接至主機裝置；以及控制器，耦接至記憶體陣列以及介面，控制器可用以控制記憶體陣列的再新操作、記憶體陣列的錯誤校正操作、記憶體陣列的記憶體清洗操作以及陣列的耗損位準控制操作中的至少一者，且用以將與耗損位準控制操作相關的回饋控制資訊提供至主機裝置。
本揭露是關於一種支援及/或管理模組內再新特徵、模組內ECC功能性、模組內清洗及/或模組內耗損均衡管理且提供與主機裝置的操作協調的記憶體模組。
在以下詳細描述中，闡述眾多特定細節以便提供對本揭露內容的透徹理解。然而，在本領域具有知識者應理解，可在無此等特定細節的情況下實踐所揭露的態樣。在其他情況下，為了不混淆本文中所揭露的主題，尚未詳細地描述熟知的方法、程序、組件以及電路。
貫穿本說明書對「一個實施例」或「一實施例」的參考意謂結合此實施例所描述的特定特徵、結構或特性包含於本文中所揭露的至少一個實施例中。因此，片語「在一個實施例中」或「在一實施例中」或「根據一個實施例」（或具有相似意思的其他片語）貫穿本說明書在各種位置的出現未必全部指代同一實施例。如本文中所使用，詞語「例示性」意謂「充當實例、例子或說明」。不應將本文中被描述為「例示性」的任何實施例認作必定比其他實施例較佳或有利。此外，在一或多個實施例中，可以任何合適方式組合特定特徵、結構或特性。再者，取決於本文中的論述的上下文，單數術語可包含對應複數形式，且複數術語可包含對應單數形式。應進一步注意，本文中所展示以及論述的各種圖（包含組件圖）是僅出於說明性目的，且未按比例繪製。相似地，僅出於說明性目的而展示各種波形以及時序圖。
如本文中所使用的術語「第一」、「第二」等等用作其後的名詞的標籤，且並不暗示任何類型的排序（例如，空間、時間、邏輯等等），除非有如此明確定義。此外，可跨越兩個或多於兩個圖使用相同圖式元件符號以指代具有相同或相似功能性的部件、組件、區塊、電路、單元或模組。然而，此類用法是僅出於說明簡單以及論述簡易起見；其並不暗示此類組件或單元的建構或架構細節跨越所有實施例皆相同，或並不暗示此類通常參考的部件/模組為用以實施本文中所揭露的特定實施例的教示的唯一方式。
如本文中所使用，術語「模組」意謂個別地或集體地可體現為較大系統的部分的電路系統，例如但不限於積體電路（integrated circuit；IC）、包括體現為一或多個積體電路的電路系統的總成、系統單晶片（system-on-chip；SoC）等等。如本文中所使用，術語以及縮寫字「中央處理單元」、「CPU」、「記憶體控制器」、「MC」以及「CPU/MC」指代提供CPU及/或MC的主機系統功能性的一或多個裝置。亦應理解，術語以及縮寫字「中央處理單元」、「CPU」、「記憶體控制器」、「MC」與「CPU/MC」可取決於上下文而互換。
本揭露是關於一種支援及/或管理模組內再新特徵、模組內ECC功能性、模組內清洗及/或模組內耗損均衡管理且提供與主機裝置的操作協調的記憶體模組。在一個實施例中，如本文中所揭露的記憶體模組提供記憶體模組與CPU/MC之間的協調，以使用模組內RAS特徵來維持及/或增強系統記憶體的效能、功率消耗、系統健康情況以及可靠性。在一個實施例中，提供模組內RAS特徵的記憶體模組可體現為雙行記憶體模組（DIMM）。在一個實施例中，根據本揭露的記憶體模組提供在初始化時為可選擇地可配置的協調選項，且提供可選擇的且可由主機CPU/MC使用以例如最佳化系統效能及/或系統功率消耗的報告機制的內容。
圖1描繪包含根據本揭露的記憶體模組101的實施範例的系統100的功能方塊圖。除了記憶體模組101以外，系統100亦包含主機系統CPU 102。系統CPU 102可包含與CPU 101成整體的記憶體控制器103。替代地，記憶體控制器103可與CPU 102分離。
記憶體模組101可體現為與同步雙資料速率（double data rate；DDR）相容的非揮發性雙行記憶體模組（non-volatile dual in-line memory module；NVDIMM）。在另一實施例中，記憶體模組101可體現為與同步DDR4相容的NVDIMM。在又一替代性實施例中，記憶體模組101可以不同於DIMM的組態予以體現。
記憶體模組101與CPU 102/MC 103在操作中藉由介面而以通信方式彼此耦接，經由此介面，CPU 102/MC 103將命令與位址（Cmd/Addr）以及資料發送至記憶體模組101，且記憶體模組101將資料以及RAS回饋狀態資訊（或訊息）發送至CPU 102/MC 103。RAS回饋狀態資訊可用以協調由記憶體模組101提供的RAS特徵與CPU 102/MC 103的操作。
記憶體模組101包含模組內控制器（in-module controller）104，以及可在一個實施例中經配置為非揮發性記憶體晶片（non-volatile memory chip）的多個記憶體晶片105。在一個實施例中，每一記憶體晶片105可經配置為包含一非揮發性記憶體胞元陣列。在一替代性實施例中，記憶體晶片105可經配置為DRAM記憶體晶片，其中每一記憶體晶片105可經配置為包含一DRAM記憶體胞元陣列。在又一替代性實施例中，記憶體晶片105可經配置為一或多個非揮發性記憶體胞元陣列的組合，諸如非揮發性隨機存取記憶體（NVRAM）以及一或多個DRAM記憶體胞元陣列。在又一替代性實施例中，記憶體晶片105中的一或多者可經配置為包含一或多個動態隨機存取記憶體場可程式化閘陣列（dynamic random access memory field programmable gate array；DRAM-FPGA）。
模組內控制器104接收以及處理來自CPU 102/MC 103的命令與位址資訊，且將命令與位址資訊傳達至多個記憶體晶片105。在CPU 102/MC 103與多個記憶體晶片105之間雙向地傳達資料。在一個實施例中，資料路徑可穿過模組內控制器104，且在另一實施例中，資料可穿過不包含模組內控制器104的路徑。
模組內控制器104可經配置以提供一或多個模組內RAS特徵，諸如模組內再新特徵、模組內ECC特徵、模組內清洗特徵，及/或模組內耗損均衡特徵。模組內控制器104可包括再新邏輯（refresh logic；RL）106、一或多個計時器107、一或多個計數器108、一或多個暫存器109，及/或其他功能組件110，諸如但不限於表、驅動器、記憶體陣列以及邏輯，以上各者使模組內控制器104能夠提供一或多個模組內RAS特徵。在一個實施例中，模組內控制器104可經配置以將與模組內RAS特徵相關的RAS回饋狀態資訊提供至協調記憶體模組101以及CPU 102/MC 103的操作的CPU 102/MC 103。在另一實施例中，記憶體模組101可經配置以經由資料路徑來提供RAS回饋狀態資訊，如結合圖7至圖10所描述。
在記憶體模組101經配置為NVDIMM的實施例中，記憶體模組101可包含在連接器上的接腳（或連接件），此等接腳（或連接件）已被改變用途以傳達與由記憶體模組101提供的模組內RAS特徵相關的RAS回饋狀態資訊。舉例而言，在一個實施例中，記憶體模組連接器的五（5）個接腳可被改變用途以傳達RAS回饋狀態資訊。在另一實施例中，記憶體模組連接器的八（8）個接腳可被改變用途以傳達RAS回饋狀態資訊。在又一實施例中，被改變用途的連接器接腳的數目可不同於根據本文中所揭露的主題的記憶體模組連接器的實例五個或八個接腳。如本文中所使用，術語「改變用途（repurpose）」以及「被改變用途（repurposed）」意謂連接器接腳的功能性以及信號方向兩者已自針對所述接腳的先前所建立的功能性以及信號方向改變。
圖2描繪根據本揭露的記憶體通道200中的記憶體模組連接器的實例實施例的腳位，其中被選定接腳已被改變用途以傳達RAS回饋狀態資訊。更具體言之，圖2描繪通信通道200的兩個記憶體模組201及202的實施範例的腳位，其中記憶體模組201及202的記憶體模組連接器的五（5）個接腳已被改變用途以將RAS回饋狀態資訊傳達至記憶體控制器203。儘管圖2描繪記憶體控制器203，但應理解，記憶體控制器203可由CPU及/或具有整體記憶體控制器的CPU替換。
如由圖2中的點線所描繪，五個實例連接器接腳ODT[1]、CKE[1]、CS_n[1]、CK_N[1]及CK_P[1]已被改變用途以將RAS回饋狀態資訊傳達至記憶體控制器203。在八個連接器接腳已被改變用途以將RAS回饋狀態資訊傳達至記憶體控制器的實施例中，實例連接器接腳可包含ODT[1]、CKE[1]、CS_n[1]、CK_N[1]、CK_P[1]、RFU[144]（未圖示）、RFU[205]（未圖示）及RFU[207]（未圖示）。應理解，根據本揭露，記憶體模組的其他連接器接腳可被改變用途以將RAS回饋狀態資訊傳達至記憶體控制器。2016年3月3日申請的美國臨時專利申請案第62/303,349號中提供與被改變用途的連接器接腳相關的額外細節，此美國臨時專利申請案的揭露內容的全文是以引用的方式併入本文中。
RAS回饋狀態資訊被傳達所遍及的循環（cycle）的數目可由特定記憶體模組判定，及/或可由CPU/MC在記憶體模組的初始化時選擇性地配置。所傳達的RAS回饋狀態資訊的特定組態可取決於RAS回饋狀態資訊被傳達所遍及的循環的數目而變化。舉例而言，若五（5）個連接器接腳被改變用途（諸如圖2所描繪），則在一個實施例中可遍及三（3）個循環傳送RAS回饋狀態資訊。在此狀況下，RAS回饋狀態資訊可包含15個資訊位元。作為八（8）個連接器接腳被改變用途的另一實例，RAS回饋狀態資訊可包含16個資訊位元且使用兩（2）個循環以傳送RAS回饋狀態資訊。應理解，輸送RAS回饋狀態資訊的循環的數目及/或位元的數目並不限於本揭露的實例。
RAS回饋狀態資訊可用以藉由向CPU/MC通知無效存取來協調記憶體模組與CPU/MC之間的操作，及/或可用以報告經記錄統計。另外，RAS回饋狀態資訊可含有關於原因、位址以及提示的類別的資訊，如下文結合表2以及表4至表7更詳細地所描述。
表1闡述五個連接器接腳已被改變用途的實施範例的一些資訊，以及八個連接器接腳已被改變用途的實施範例的對比資訊。先前所提及的2016年3月3日申請的美國臨時專利申請案第62/303,349號中提供與被改變用途的連接器接腳相關的額外細節，此美國臨時專利申請案的揭露內容的全文是以引用的方式併入本文中。 表1 –連接器接腳改變用途的兩個實施範例。
圖3A描繪在記憶體控制器與記憶體模組之間以根據本揭露的記憶體模組執行模組內再新操作而提供操作協調的信號序列300的實施範例。圖3B描繪在記憶體控制器與記憶體模組之間以根據本揭露的記憶體模組執行模組內再新特徵而提供操作協調的信號序列310的另一實施範例。
在一個實施例中，圖3A及圖3B的個別信號序列在記憶體模組的初始化時為可選擇的。在圖3A的信號序列中，模組內再新操作對於記憶體控制器是透通的，此是因為記憶體模組忽略啟動命令以便完成再新操作。自記憶體控制器的觀點來看，僅僅花費較長時間來使啟動命令完成以及使記憶體控制器發出讀取命令或寫入命令。在圖3B的信號序列中，模組內再新操作藉由提供指示再新操作在進展中的回饋狀態訊息而對自記憶體控制器接收的啟動命令作出回應。作為回應，記憶體控制器可在等待啟動命令完成時排程其他請求及/或操作及/或進行上下文切換（context switch）。在一個實施例中，記憶體控制器發送設置命令，設置命令選擇性地將模組內控制器置於信號序列300或信號序列310被選擇以用於在模組內再新操作期間對啟動命令作出回應的模式中。在一個實施例中，與模組內再新操作相關的回饋狀態訊息的特定內容可在記憶體模組的初始化時為可選擇的。
在圖3A中，頂部部分描繪自記憶體控制器（MC）發送至記憶體模組（MM）的信號或訊息，而底部部分描繪自記憶體模組發送至記憶體控制器的信號或訊息。在圖3A中的301處，指示記憶體模組正執行模組內再新操作。在302處，記憶體控制器將啟動ACT命令發送至記憶體模組。在記憶體模組執行模組內再新操作時，忽略啟動命令且不中斷再新操作。在303處，記憶體模組完成模組內再新操作。在304處，記憶體模組發送記憶體模組準備好讀取RD命令的RAS回饋狀態訊息。在305處，記憶體控制器將讀取命令發送至記憶體模組。在306處，記憶體模組藉由輸出對應於已接收的讀取命令的資料來作出回應。
在圖3B中，頂部部分描繪自記憶體控制器發送至記憶體模組的信號或訊息，而底部部分描繪自記憶體模組發送至記憶體控制器的信號或訊息。在圖3B中的311處，記憶體模組正執行模組內再新操作。在312處，記憶體控制器將啟動ACT命令發送至記憶體模組。在313處，記憶體模組發送指示記憶體模組正執行再新操作且用於使記憶體控制器在再新操作完成之後再試的RAS回饋狀態訊息。記憶體控制器可在再新操作完成時排程其他請求及/或操作及/或進行上下文切換，以便協調操作與記憶體模組。RAS回饋狀態訊息可包含與正經歷再新操作的記憶體的階層/組（rank/bank）的識別相關的資訊。在314處，記憶體模組完成模組內再新操作。在315處，記憶體模組發送再新操作完成的RAS回饋狀態訊息。RAS回饋狀態訊息可包含已完成再新操作的記憶體的階層/組的識別。在316處，記憶體控制器將啟動ACT命令發送至記憶體模組。在317處，記憶體模組發送記憶體模組準備好讀取命令的RAS回饋狀態訊息。在318處，記憶體控制器將讀取RD命令發送至記憶體模組。在319處，記憶體模組藉由輸出對應於已接收的讀取命令的資料來作出回應。
圖4A描繪在記憶體控制器與記憶體模組之間以根據本揭露的記憶體模組執行模組內ECC操作而提供操作協調的信號序列400的實施範例。圖4B描繪在記憶體控制器與記憶體模組之間以根據本揭露的記憶體模組執行模組內ECC操作而提供操作協調的信號序列410且發生錯誤校正失敗的實施範例。
在圖4A的信號序列中，模組內錯誤校正操作是由記憶體模組執行。在圖4B的信號序列中，模組內錯誤校正操作是再次由記憶體模組執行，但在此特定信號序列中發生錯誤校正失敗，且回饋狀態訊息指示錯誤已被偵測到，但未被校正。在一個實施例中，與模組內錯誤校正操作相關的回饋狀態訊息的特定內容可在記憶體模組的初始化時為可選擇的。
在圖4A中，頂部部分描繪自記憶體控制器發送至記憶體模組的信號或訊息，而底部部分描繪自記憶體模組發送至記憶體控制器的信號或訊息。在圖4A中的401處，記憶體控制器將啟動ACT命令發送至記憶體模組。在402處，記憶體模組藉由發送指示ECC操作已被執行且準備好讀取RD命令的RAS回饋狀態訊息來作出回應。RAS回饋狀態訊息可包含錯誤已被校正的記憶體位置的位址資訊。記憶體控制器可記錄錯誤校正事件。在403處，記憶體控制器發送讀取命令。在404處，記憶體模組輸出對應於讀取命令的資料。在此信號序列中，CPU/MC以正常方式發出讀取命令以及寫入命令，而ECC是由記憶體模組執行。
在圖4B中，頂部部分描繪自記憶體控制器發送至記憶體模組的信號或訊息，而底部部分描繪自記憶體模組發送至記憶體控制器的信號或訊息。在圖4B中的411處，記憶體控制器將啟動ACT命令發送至記憶體模組。在412處，記憶體模組藉由發送指示ECC操作已失敗且錯誤未被校正的RAS回饋狀態訊息來作出回應。另外，RAS回饋狀態訊息可包含識別錯誤已發生且未被校正的位置的位址資訊。在413處，記憶體控制器（或CPU）可記錄錯誤及/或採取適當動作。在此信號序列中，CPU/MC以正常方式發出讀取命令以及寫入命令，而ECC是由記憶體模組執行。記憶體模組嘗試未能校正錯誤，但指示錯誤已被偵測到以及所偵測到的錯誤的位址，且指示CPU/MC可採取適當動作。
圖5A描繪在記憶體控制器與記憶體模組之間以根據本揭露的記憶體模組執行模組內清洗操作而提供操作協調的信號序列500的實施範例。圖5B描繪在記憶體控制器與記憶體模組之間以根據本揭露的記憶體模組執行模組內清洗操作而提供操作協調的信號序列510的另一實施範例。圖5C描繪在記憶體控制器與記憶體模組之間以根據本揭露的記憶體模組執行模組內清洗操作而提供操作協調的信號序列520的又一實施範例。
在一個實施例中，圖5A至圖5C的個別信號序列在記憶體模組的初始化時為可選擇的。在圖5A的信號序列中，模組內清洗操作被描繪為基本操作，其中記憶體模組提供指示清洗操作在進行中以及清洗操作何時完成的回饋狀態訊息。在圖5B的信號序列中，模組內清洗操作包含指示清洗操作在進行中的回饋狀態訊息。清洗操作可被正常存取中斷。清洗操作在清洗操作被中斷的位置處繼續，且發送指示正執行清洗操作的RAS回饋狀態訊息。在圖5C的信號序列中，模組內清洗操作優先於正常存取。回應於指示清洗操作在進展中的回饋狀態訊息，記憶體控制器可在等待啟動命令完成時排程其他請求及/或操作及/或進行上下文切換。在一個實施例中，與模組內清洗操作相關的回饋狀態訊息的特定內容亦可在記憶體模組的初始化時為可選擇的。
在圖5A中，頂部部分描繪自記憶體控制器發送至記憶體模組的信號或訊息，而底部部分描繪自記憶體模組發送至記憶體控制器的信號或訊息。在圖5A中的501處，記憶體模組將指示正執行清洗操作的RAS回饋訊息發送至記憶體控制器。在清洗操作期間，記憶體模組定期地自記憶體的區讀取資料、使用ECC來校正任何錯誤，且將經校正資料重寫至記憶體的區。對於信號序列的此實施例，清洗操作優先，且在正執行清洗操作時，記憶體控制器可記錄清洗事件。記憶體控制器可在清洗操作期間排程其他請求及/或操作及/或進行上下文切換。在502處，記憶體模組將清洗操作完成的RAS回饋訊息發送至記憶體控制器。若RAS回饋訊息指示清洗操作完成，且亦指示一或多個錯誤被偵測到（以及其個別位址），但未被校正，則記憶體控制器可採取適當動作。
在圖5B中，頂部部分描繪自記憶體控制器發送至記憶體模組的信號或訊息，而底部部分描繪自記憶體模組發送至記憶體控制器的信號或訊息。在圖5B中的511處，記憶體模組將指示正執行清洗操作的RAS回饋訊息發送至記憶體控制器。在512處，記憶體控制器將中斷清洗操作的啟動命令發送至記憶體模組。在513處，記憶體模組發送記憶體模組準備好讀取RD命令的RAS回饋狀態訊息。在514處，記憶體控制器將讀取命令發送至記憶體模組。在515處，記憶體模組藉由輸出對應於已接收的讀取命令的資料來作出回應。在516處，記憶體模組在清洗操作被中斷的位置處繼續清洗操作，且將指示正執行清洗操作的RAS回饋狀態訊息發送至記憶體控制器。記憶體控制器可再次中斷清洗操作，如512及513處所描繪。在517處，記憶體模組將清洗操作完成的RAS回饋訊息發送至記憶體控制器。若RAS回饋訊息指示清洗操作完成，亦指示一或多個錯誤被偵測到（以及其個別位址），但未被校正，則記憶體控制器可採取適當動作。
在圖5C中，頂部部分描繪自記憶體控制器發送至記憶體模組的信號或訊息，而底部部分描繪自記憶體模組發送至記憶體控制器的信號或訊息。在圖5C中的521處，記憶體模組將指示正執行清洗操作的RAS回饋訊息發送至記憶體控制器。對於信號序列的此實施例，清洗操作優先，且在正執行清洗操作時，記憶體控制器可記錄清洗事件且可排程其他請求及/或操作及/或進行上下文切換。在522處，記憶體控制器將啟動（ACT）命令發送至記憶體模組。在523處，記憶體模組將指示正執行清洗操作的RAS回饋狀態訊息發送至記憶體控制器。RAS回饋狀態訊息可包含指示在清洗操作完成之前的時間長度（潛時）的資訊。記憶體控制器可基於所指示的潛時而等待，或可進行上下文切換。在524處，記憶體模組將清洗操作完成的RAS回饋訊息發送至記憶體控制器。若RAS回饋狀態訊息指示清洗操作完成，且亦指示一或多個錯誤被偵測到（以及其個別位址），但未被校正，則記憶體控制器可採取適當動作。在525處，記憶體控制器將啟動ACT命令發送至記憶體模組。在526處，記憶體模組發送記憶體模組準備好讀取命令的RAS回饋狀態訊息。在527處，記憶體控制器將讀取RD命令發送至記憶體模組。在528處，記憶體模組藉由輸出對應於已接收的讀取命令的資料來作出回應。
圖6A描繪在記憶體控制器與記憶體模組之間以根據本揭露的記憶體模組執行模組內耗損均衡操作而提供操作協調的信號序列600的實施範例。圖6B描繪在記憶體控制器與記憶體模組之間以根據本揭露的記憶體模組執行模組內耗損均衡操作而提供操作協調的信號序列610的另一實施範例。
在一個實施例中，圖6A及圖6B的各別信號序列在記憶體模組的初始化時為可選擇的。在圖6A的信號序列中，所描繪的模組內耗損均衡操作優先於正常存取。記憶體模組發送指示耗損均衡操作在進展中的回饋狀態訊息，且記憶體控制器可在等待啟動命令完成時排程其他請求及/或操作及/或進行上下文切換。在圖6B的信號序列中，模組內耗損均衡操作回應於啟動命令而提供指示耗損均衡操作在進行中的回饋狀態訊息，但耗損均衡操作優先，且耗損均衡操作未被中斷。回應於回饋狀態，記憶體控制器可在等待啟動命令完成時排程其他請求及/或操作及/或進行上下文切換。在耗損均衡操作完成時由記憶體模組發送回饋狀態訊息，且記憶體控制器可開始正常存取。在一個實施例中，與模組內耗損均衡操作相關的回饋狀態訊息的特定內容可在記憶體模組的初始化時為可選擇的。
在圖6A中，頂部部分描繪自記憶體控制器發送至記憶體模組的信號或訊息，而底部部分描繪自記憶體模組發送至記憶體控制器的信號或訊息。在圖6A中的601處，記憶體模組將指示正執行耗損均衡操作的RAS回饋訊息發送至記憶體控制器。在耗損均衡操作期間，記憶體模組使用例如寫入計數表以及重新映射表來重新映射非揮發性記憶體的記憶體頁，以調換記憶體頁來平衡非揮發性記憶體中的耗損。對於信號序列的此實施例，耗損均衡操作優先。在正執行耗損均衡操作時，記憶體控制器可記錄耗損均衡事件。另外，記憶體控制器可排程其他請求及/或操作。在602處，記憶體模組將耗損均衡操作完成的RAS回饋訊息發送至記憶體控制器。
在圖6B中，頂部部分描繪自記憶體控制器發送至記憶體模組的信號或訊息，而底部部分描繪自記憶體模組發送至記憶體控制器的信號或訊息。在圖6B中的611處，記憶體模組將指示正執行耗損均衡操作的RAS回饋訊息發送至記憶體控制器。對於信號序列的此實施例，耗損均衡操作優先，且在正執行耗損均衡操作時，記憶體控制器可記錄耗損均衡事件且可排程其他請求及/或操作及/或進行上下文切換。在612處，記憶體控制器將啟動命令發送至記憶體模組。在613處，記憶體模組將指示正執行耗損均衡操作以及在耗損均衡操作完成之後再試的RAS回饋狀態訊息發送至記憶體控制器。RAS回饋訊息可包含指示在耗損均衡操作完成之前的時間長度（潛時）的資訊。記憶體控制器可基於所指示的潛時而等待，或可進行上下文切換。在此信號序列中的614處，記憶體模組將耗損均衡操作完成的RAS回饋訊息發送至記憶體控制器。在615處，記憶體控制器將啟動命令發送至記憶體模組。在616處，記憶體模組發送記憶體模組準備好讀取命令的RAS回饋狀態訊息。在617處，記憶體控制器將讀取RD命令發送至記憶體模組。在618處，記憶體模組藉由輸出對應於已接收的讀取命令的資料來作出回應。
表2包含可含於RAS回饋狀態訊息中的實例資訊，連同可由CPU/MC（亦即，主機）採取的潛在對應動作。 表2 –實例RAS狀態資訊
返回參看五（5）個連接器接腳被改變用途的實例，可由五個被改變用途的連接器接腳輸送且使用四（4）個循環的實例RAS回饋狀態訊息可如表3中所展示而配置。 表3 – RAS回饋狀態訊息的實例。
在表3中所展示的實例RAS回饋狀態訊息中，同步指示RAS狀態訊息為新回饋封包。TID指示異動識別（transaction identification（ID）），其可相似於位址。同位指示可用以保護RAS回饋狀態訊息的資訊。應理解，可在適宜時定義已針對表3的RAS回饋狀態訊息被改變用途的五個接腳的識別。
表4至表7包含可含於RAS回饋狀態訊息中的額外實例資訊。 表4 –實例RAS回饋狀態訊息資訊。 表5 –實例RAS回饋狀態訊息資訊。 表6 –實例RAS回饋狀態訊息資訊。 表7 –實例RAS回饋狀態訊息資訊。
圖7描繪根據本揭露的在CPU/MC 701與記憶體模組702之間的介面700的實施範例，其中經由DQ（資料）匯流排來傳達RAS回饋狀態訊息。圖8描繪根據本揭露的經由DQ匯流排來傳達RAS回饋狀態訊息的方法的流程圖800。在此替代性實例實施例中，可在圖8中的操作801處使用一個被改變用途的連接器接腳以發送由記憶體模組702使用以向CPU/MC 701請求注意（attention）的D_RDY回饋信號。在CPU/MC 701接收到D_RDY回饋信號之後，在操作802處CPU/MC 701經由第二被改變用途的連接器接腳來發送D_SEND信號以在操作803處自記憶體模組702提取RAS回饋狀態資訊。使用三個被改變用途的接腳以傳達TID。在此替代性實例實施例中，經由DQ匯流排來傳達RAS回饋狀態訊息。DQ匯流排的相對大小允許將眾多資訊位元自記憶體模組傳達至CPU/MC。
在另一實施範例中，主機（亦即，系統CPU/MC）可主動地藉由發送特殊模式暫存器集（Mode Register Set；MRS）命令來請求記憶體模組的RAS回饋狀態資訊。圖9描繪根據本揭露的使用MRS命令來配置記憶體模組以讀取RAS回饋狀態訊息的方法900的流程圖。MRS命令通常是針對DDR4 DIMM而定義，然而，根據本揭露，MRS命令中的未使用位元可經程式化以向記憶體模組傳信或觸發記憶體模組進入特殊模式，在本文中被稱作MPR讀取模式，其亦為通常針對DDR4 DIMM而定義的模式。在901處，主機將MRS（MR3）命令發送至記憶體模組。在902處，主機將讀取（RD）命令發送至記憶體模組。在903處，記憶體模組傳回無效+記錄檔（Invalid + Log）訊息而非正常資料。在904處，CPU/MC主機發出經配置以向記憶體模組傳信或觸發記憶體模組退出特殊MPR模式的另一MRS命令。
圖10描繪根據本揭露的在使用DQ匯流排以傳達回饋狀態資訊的情況下的RAS回饋狀態訊息1000的實例配置。如圖10所描繪，經由DQ匯流排自記憶體模組輸出八個64位元字WD0至WD7，如1001處所指示，且自記憶體模組輸出四個3位元字作為TID +無效訊息，1002處所指示。可經由被改變用途的連接器接腳來傳達3位元字。
前兩個64位元字WD0及WD1的位元[6:0]分別含有無效原因（Invalid Reason）碼以及再試時間（Retry Time）碼。無效原因碼的位元5指示是否已發生錯誤。無效原因碼的位元4指示是否正發生遷移。無效原因碼的位元3指示是否正發生垃圾回收（GC）操作。無效原因碼的位元2指示是否正發生耗損均衡（WL）操作。無效原因碼的位元1指示是否正發生再新操作。無效原因碼的位元0指示是否已發生未中。
再試時間碼的位元5-2指示二進位基礎乘數（binary base multiplier），且再試時間碼的位元1-0指示乘以基礎乘數的時間單位。在一個實施例中，二進位00的單位碼表示100 ns的基本時間；二進位01的單位碼表示1 μs的基本時間；二進位10的單位碼表示10 μs的基本時間；且二進位11的單位碼表示100 μs的基本時間。舉例而言，若再試時間碼的位元5-2為二進位0100（亦即，十進位4），且單位碼為二進位00，則再試時間碼指示400 ns的再試時間。
在另一實施例中，若記憶體模組藉由將時序定義添加至現有ALERT_n連接器而處於NVDIMM-P模式中，則ALERT_n連接器接腳可用作D_RDY信號。在現有DDR4規格中，ALERT_n信號用於傳信兩種類型的錯誤的發生：寫入循環冗餘檢查（cyclic redundancy check；CRC）錯誤，以及命令位址（command address；CA）同位錯誤。此等兩個錯誤可由ALERT_n信號的脈寬區分。舉例而言，若發生寫入CRC錯誤，則在DDR4-2400規格下，記憶體模組致使ALERT_n信號變低（LOW）歷時介於約6個至約10個之間的時脈循環。若發生命令位址（CA）同位錯誤，則在DDR4-2400規格下，記憶體模組致使ALERT_n信號變低（LOW）歷時介於約72個至約144個之間的時脈循環。根據本揭露的，介於約2個與約3個之間的循環的短ALERT_n脈寬可用以表示D_RDY信號，藉此允許ALERT_n信號針對寫入CRC的發生以及針對CA同位根據DDR4-2400規格而起作用。在一個實施例中，若ALERT_n信號用於D_RDY，則D_RDY將始終具有最低優先權，使得確保寫入CRC的發生或CA同位的偵測。
表8闡述根據本文中所揭露的主題的一個實施例的處於DRAM DIMM模式中以及處於NVDIMM-P模式中的記憶體模組的連接器接腳。如表8中所展示，若記憶體模組處於DRAM DIMM模式中，則ALERT_n*接腳（接腳208）以熟知方式操作以自記憶體控制器的觀點來看提供傳輸（Tx）功能以及接收（Rx）功能。信號CS_n[1]、ODT[1]及CKE[1]（分別為接腳89、91及203）亦以熟知方式操作以自記憶體控制器的觀點來看提供傳輸功能。若記憶體模組處於NVDIMM-P模式中，則接腳208被定義為ALERT_n/D_RDY信號，且自記憶體控制器的觀點來看提供傳輸（Tx）功能以及接收（Rx）功能兩者。接腳89、91及203被定義為MSG[2:0]，且自記憶體控制器的觀點來看提供接收功能。在一個實施例中，ALERT_n/D_RDY信號以及MSG[2:0]可以單資料速率而操作。在另一實施例中，ALERT_n/D_RDY信號以及MSG[2:0]可以DDR而操作。 表8 –處於DRAM DIMM模式中以及處於NVDIMM-P模式中的記憶體模組的連接器接腳。
表9闡述根據本揭露在NVDIMM-P模式中用作D_RDY信號的情況下的ALERT_n連接器接腳的時序以及訊息定義。在NVDIMM-P模式中，ALERT_n連接器接腳的脈寬被定義為針對D_RDY信號介於約2個與約3個之間的時脈循環。對於介於約6個與10個之間的時脈循環的脈寬，ALERT_n連接器接腳被定義為寫入CRC錯誤的發生，且對於介於72個與144個之間的時脈循環的脈寬，ALERT_n連接器接腳被定義為命令位址（CA）同位錯誤的發生。 表9 –在NVDIMM-P模式中用作D_RDY信號的情況下的ALERT_n連接器接腳的時序以及訊息定義
在一個實施例中，ALERT_n接腳在用作D_RDY信號之前應為高（HIGH）歷時至少一個循環。另外，Alert_n接腳在每一D_RDY信號之後應為高（HIGH）歷時至少一個循環，使得可由主機系統辨識。圖11描繪根據本揭露正用作D_RDY信號的ALERT_n接腳的信號圖1100的實例。在圖11中，信號流程被指示為自記憶體模組1102朝向記憶體控制器1101。
圖12描繪根據本揭露的記憶體通道1200中的記憶體模組連接器的另一實施範例的腳位，其中被選定接腳已被改變用途以傳達與D_RDY信號相關聯的狀態資訊，諸如但不限於快取資訊。詳言之，圖12描繪通信通道1200中的一個記憶體模組1201的實施範例的腳位，其中記憶體模組連接器的三（3）個接腳已被改變用途以將狀態資訊傳達至記憶體控制器（未圖示）、傳達至MC（未圖示）或傳達至具有整體記憶體控制器的CPU（未圖示），其中所述狀態資訊諸如但不限於快取資訊。
如圖12所描繪，三個實例連接器接腳ODT[1]、CKE[1]及CS_n[1]已被改變用途以將快取狀態資訊傳達至記憶體控制器。應理解，根據本揭露，記憶體模組的其他連接器接腳可被改變用途以將快取狀態資訊傳達至記憶體控制器。在另一實施例中，實例連接器接腳ODT[1]及CKE[1]用以將快取狀態資訊分別傳達為MSG[0]及MSG[1]，使得訊息為兩個位元寬，但包含訊息選通信號MSG_S以實現雙資料速率（DDR）。
在一個實施例中，針對D_SEND不使用專用接腳。代替地，針對D_SEND使用未定義的DDR4命令，且未定義的DDR4命令在本文中被稱作異動叢發（TB）命令，TB命令起始異動資料叢發（transaction data burst），以便藉由使用現有命令與位址接腳來提供相同功能性。異動叢發命令是在NVM直接模式以及DRAM+NVM快取模式中操作。表10闡述異動叢發命令的定義。 表10 –異動叢發命令。
圖13描繪根據本揭露的異動叢發命令的信號流程1300。如圖13所描繪，主機1301可在CA匯流排上在1303處將兩個TRD命令發送至記憶體模組1302。記憶體模組1302藉由在1304處指示兩個讀取準備好被提取來作出回應。在稍後的時間，主機1301接著在1305處發送TB命令，向記憶體模組1302指示由兩個資料片段形成兩個叢發1306。所附接的每一資料包含有效（Valid；V）位元以及對應ID（corresponding ID；RID）。除非主機接收到D_RDY信號，否則主機不會發出TB命令。TB命令與資料傳回之間的時間可為固定的，且在一個實施例中可與tSND相同。
圖14描繪根據本揭露的讀取狀態（RS）訊息的信號流程1400。相似於結合圖7至圖9所描述的實施例，主機可主動地自記憶體模組讀取狀態資訊，或記憶體模組1402可主動地使用tSND訊息而自主機1401請求注意且將狀態資訊發送至主機1401，如圖14所描繪。若主機1401想要讀取記憶體模組1402的狀態，則主機1401在1403處發送RS命令。若記憶體模組1402想要來自主機1401的注意，則記憶體模組1402發送D_RDY信號（圖14中未指示），且在1404處，主機1401將用以讀取狀態的TB命令發送至記憶體模組1402。
在一個實施例中，RAS回饋狀態資訊的定義可與結合圖7至圖9所描述的定義相同。除了RAS回饋狀態資訊以外，狀態資訊訊息亦可包含寫入信用（write credit；WC）以及寫入ID（write ID；WID）資訊，使得記憶體模組可傳回用於寫入狀態的資訊（例如，藉由檢查WID，寫入是否成功；或藉由檢查WC，是否存在足夠的空間以接受更多的寫入資料）。在一個實施例中，CRC可用於封包完整性保護。
主機1401可藉由讀取「MSG[0]，循環1」來區分正常資料封包與狀態封包。亦即，若MSG[0]位元為「0」，則主機1401將會將封包作為正常資料進行解碼。若MSG[0]位元為「1」，則主機1401將會將封包作為狀態封包進行解碼。
在一個實施例中，可如表11中所闡述而定義讀取狀態訊息。 表11 –讀取狀態訊息。
表12闡述根據本揭露的讀取狀態封包的實例定義。 表12 –讀取封包–「讀取狀態」
在一個實施例中，讀取狀態（RS）命令可用以讀取記憶體模組的狀態，包含寫入信用（WC）以及記憶體模組回應資訊。讀取狀態命令可在NVM直接模式中以及在DRAM+NVM快取模式中為可用的。圖15描繪根據本揭露的讀取狀態（RS）傳回訊息的實例配置。
圖16描繪根據本揭露的實施例的包括支援及/或管理模組內再新特徵、模組內ECC功能性、模組內清洗及/或模組內耗損均衡管理且提供與主機裝置的操作協調的記憶體模組的電子裝置1600。電子裝置1600可用於但不限於計算裝置（computing device）、個人數位助理（personal digital assistant；PDA）、膝上型電腦（laptop computer）、行動電腦（mobile computer）、網路平板電腦（web tablet）、無線電話（wireless phone）、蜂巢式電話（cell phone）、智慧型手機（smart phone）、數位音樂播放器（digital music player）或有線或無線電子裝置中。電子裝置1600可包括經由匯流排1650而彼此耦接的控制器1610、輸入/輸出裝置1620，其中輸入/輸出裝置1620諸如但不限於小鍵盤、鍵盤、顯示器或觸控式螢幕顯示器、記憶體1630以及無線介面1640。控制器1610可包括例如至少一個微處理器、至少一個數位信號處理程序、至少一個微控制器，或類似者。記憶體1630可經配置以儲存待由控制器1610使用的命令碼，或使用者資料。在一個實施例中，根據本揭露的實施例，記憶體1630包括支援及/或管理模組內再新特徵、模組內ECC功能性、模組內清洗及/或模組內耗損均衡管理且提供與主機裝置的操作協調的記憶體模組。電子裝置1600可使用經配置以使用RF信號將資料傳輸至無線通信網路或自無線通信網路接收資料的無線介面1640。無線介面1640可包含例如天線、無線收發器等等。電子系統1600可用於通信系統的通信介面協定中，諸如但不限於分碼多重存取（Code Division Multiple Access；CDMA）、全球行動通信系統（Global System for Mobile Communications；GSM）、北美數位通信（North American Digital Communications；NADC）、延伸分時多重存取（Extended Time Division Multiple Access；E-TDMA）、寬頻CDMA（Wideband CDMA；WCDMA）、CDMA2000、Wi-Fi、都市Wi-Fi（Municipal Wi-Fi；Muni Wi-Fi）、藍芽（Bluetooth）、數位增強無線電信（Digital Enhanced Cordless Telecommunications；DECT）、無線通用串列匯流排（Wireless Universal Serial Bus；無線USB）、運用無縫交遞正交分頻多工的快速低潛時存取（Fast low-latency access with seamless handoff Orthogonal Frequency Division Multiplexing；Flash-OFDM）、IEEE 802.20、通用封包無線電服務（General Packet Radio Service；GPRS）、iBurst、無線寬頻帶（Wireless Broadband；WiBro）、WiMAX、進階WiMAX（WiMAX-Advanced）、通用行動電信服務-分時雙工（Universal Mobile Telecommunication Service - Time Division Duplex；UMTS-TDD）、高速封包存取（High Speed Packet Access；HSPA）、演進資料最佳化（Evolution Data Optimized；EVDO）、進階長期演進（Long Term Evolution - Advanced；進階LTE）、多通道多點分配服務（Multichannel Multipoint Distribution Service；MMDS）等等。
圖17描繪根據本文中所揭露的實施例的可包括支援及/或管理模組內再新特徵、模組內ECC功能性、模組內清洗及/或模組內耗損均衡管理且提供與主機裝置的操作協調的記憶體模組的記憶體系統1700。記憶體系統1700可包括用於儲存大量資料的記憶體裝置1710，以及記憶體控制器1720。記憶體控制器1720控制記憶體裝置1710以回應於主機1730的讀取/寫入請求而讀取儲存於記憶體裝置1710中的資料或將資料寫入至記憶體裝置1710中。記憶體控制器1720可包含用於將自主機1730（例如，行動裝置或電腦系統）提供的位址映射成記憶體裝置1710的實體位址的位址映射表。根據本文中所揭露的實施例，記憶體裝置1710可包括支援及/或管理模組內再新特徵、模組內ECC功能性、模組內清洗及/或模組內耗損均衡管理且提供與主機裝置的操作協調的記憶體模組。
在本領域具有知識者將認識到，可遍及廣泛範圍的應用修改以及變化本文中所描述的創新概念。因此，所主張的標的之範疇不應限於上文所論述的特定例示性教示中的任一者，而代替地由以下申請專利範圍界定。
100‧‧‧系統
101、201、202、702、1102、1201、1302、1402‧‧‧記憶體模組
102‧‧‧主體系統中央處理單元（CPU）
103、203、1101、1720‧‧‧記憶體控制器（MC）
104‧‧‧模組內控制器
105‧‧‧記憶體晶片
106‧‧‧再新邏輯（RL）
107‧‧‧計時器
108‧‧‧計數器
109‧‧‧暫存器
110‧‧‧功能組件
200、1200‧‧‧記憶體通道
300、310、400、410、500、510、520、600、610‧‧‧信號序列
301、302、303、304、305、306、311、312、313、314、315、316、317、318、319、401、402、403、404、411、412、413、501、502、511、512、513、514、515、516、517、521、522、523、524、525、526、527、528、601、602、611、612、613、614、615、616、617、618、901、902、903、904、1303、1304、1305、1403、1404‧‧‧步驟
700‧‧‧介面
701‧‧‧中央處理單元/記憶體控制器(CPU/MC)
800‧‧‧流程圖
801、802、803‧‧‧操作
900‧‧‧方法
1000‧‧‧可靠性、可用性與可維護性（RAS）回饋狀態訊息
1001‧‧‧八個64位元字
1002‧‧‧四個3位元字
1100‧‧‧信號圖
1300、1400‧‧‧信號流程
1301、1401、1730‧‧‧主機
1306‧‧‧叢發
1500‧‧‧讀取狀態（Read Status）傳回訊息
1600‧‧‧電子裝置/電子系統
1610‧‧‧控制器
1620‧‧‧輸入/輸出裝置
1630‧‧‧記憶體
1640‧‧‧無線介面
1700‧‧‧記憶體系統
1710‧‧‧記憶體裝置
在以下章節中，將參考諸圖所說明的例示性實施例來描述本揭露的態樣，在諸圖中： 圖1描繪包含根據本揭露的記憶體模組的實施範例的系統的功能方塊圖。 圖2描繪根據本揭露的記憶體通道中的記憶體模組連接器的實施範例的腳位，其中被選定接腳已被改變用途以傳達RAS回饋狀態資訊。 圖3A描繪在記憶體控制器與記憶體模組之間以根據本揭露的記憶體模組執行模組內再新操作而提供操作協調的信號序列的實施範例。 圖3B描繪在記憶體控制器與記憶體模組之間以根據本揭露的記憶體模組執行模組內再新特徵而提供操作協調的信號序列的另一實施範例。 圖4A描繪在記憶體控制器與記憶體模組之間以根據本揭露的記憶體模組執行模組內ECC操作而提供操作協調的信號序列的實施範例。 圖4B描繪在記憶體控制器與記憶體模組之間以根據本揭露的記憶體模組執行模組內ECC操作且發生錯誤校正失敗而提供操作協調的信號序列的實施範例。 圖5A描繪在記憶體控制器與記憶體模組之間以根據本揭露的記憶體模組執行模組內清洗操作而提供操作協調的信號序列的實施範例。 圖5B描繪在記憶體控制器與記憶體模組之間以根據本揭露的記憶體模組執行模組內清洗操作而提供操作協調的信號序列的另一實施範例。 圖5C描繪在記憶體控制器與記憶體模組之間以根據本揭露的記憶體模組執行模組內清洗操作而提供操作協調的信號序列的又一實施範例。 圖6A描繪在記憶體控制器與記憶體模組之間以根據本揭露的記憶體模組執行模組內耗損均衡操作而提供操作協調的信號序列的實施範例。 圖6B描繪在記憶體控制器與記憶體模組之間以根據本揭露的記憶體模組執行模組內耗損均衡操作而提供操作協調的信號序列的另一實施範例。 圖7描繪根據本揭露的在CPU/MC與記憶體模組之間的介面的實施範例，其中RAS回饋狀態訊息經由DQ（資料）匯流排來傳達。 圖8描繪根據本揭露的經由DQ匯流排來傳達RAS回饋狀態訊息的方法的流程圖。 圖9描繪根據本揭露的使用MRS命令來配置記憶體模組以讀取RAS回饋狀態訊息的方法的流程圖。 圖10描繪根據本揭露的在使用DQ匯流排以傳達回饋狀態資訊的情況下的RAS回饋狀態訊息的實例配置。 圖11描繪根據本揭露的用作D_RDY信號的ALERT_n接腳的信號圖的實例。 圖12描繪根據本揭露的記憶體通道中的記憶體模組連接器的另一實施範例的腳位，其中被選定接腳已被改變用途以傳達與D_RDY信號相關聯的狀態資訊，諸如但不限於快取資訊。 圖13描繪根據本揭露的異動叢發（Transaction Burst；TB）命令的信號流程。 圖14描繪根據本揭露的異動狀態（Transaction Status；TS）訊息的信號流程。 圖15描繪根據本揭露的讀取狀態（Read Status；RS）傳回訊息的實例配置。 圖16描繪根據本揭露的實施例的包括支援及/或管理模組內再新特徵、模組內ECC功能性、模組內清洗及/或模組內耗損均衡管理且提供與主機裝置的操作協調的記憶體模組的電子裝置。 圖17描繪根據本揭露的實施例的可包括支援及/或管理模組內再新特徵、模組內ECC功能性、模組內清洗及/或模組內耗損均衡管理且提供與主機裝置的操作協調的記憶體模組的記憶體系統。
100‧‧‧系統
101‧‧‧記憶體模組
102‧‧‧主體系統中央處理單元(CPU)
103‧‧‧記憶體控制器(MC)
104‧‧‧模組內控制器
105‧‧‧記憶體晶片
106‧‧‧再新邏輯(RL)
107‧‧‧計時器
108‧‧‧計數器
109‧‧‧暫存器
110‧‧‧功能組件

Claims (20)

  1. 一種記憶體模組，包括： 記憶體陣列； 介面，耦接至所述記憶體陣列以將所述記憶體陣列介接至主機裝置，所述介面包括已自標準雙行記憶體模組腳位組態被改變用途以將所述記憶體陣列的回饋狀態資訊介接至所述主機裝置的多個連接件；以及 控制器，耦接至所述記憶體陣列以及所述介面，所述控制器用以控制所述記憶體陣列的再新操作、所述記憶體陣列的錯誤校正操作、所述記憶體陣列的記憶體清洗操作以及所述記憶體陣列的耗損位準控制操作中的至少一者，且所述控制器用以經由所述介面自所述主機裝置接收命令且回應於已接收的所述命令而經由所述介面將與由所述控制器在接收到所述命令時控制的操作相關的所述回饋狀態資訊提供至所述主機裝置。
  2. 如申請專利範圍第1項所述的記憶體模組，其中所述控制器用以控制所述記憶體陣列的所述再新操作，且 其中所述控制器用以在所述記憶體陣列的所述再新操作期間進一步控制所述介面以將指示正發生所述再新操作的回饋狀態資訊提供至所述主機裝置。
  3. 如申請專利範圍第1項所述的記憶體模組，其中所述控制器用以控制所述記憶體陣列的所述再新操作，且 其中所述控制器用以在所述記憶體陣列的所述再新操作期間進一步控制所述介面以將指示階層識別以及組識別是在當前再新操作下且向所述主機裝置指示所述再新操作何時完成的回饋狀態資訊提供至所述主機裝置。
  4. 如申請專利範圍第1項所述的記憶體模組，其中所述控制器用以控制所述記憶體陣列的所述錯誤校正操作，且 其中所述控制器用以進一步控制所述介面以將與所述錯誤校正操作的結果相關的回饋狀態資訊提供至所述主機裝置。
  5. 如申請專利範圍第4項所述的記憶體模組，其中所述控制器用以進一步控制所述介面以將在所述錯誤校正操作的結果為失敗的情況下向所述主機裝置指示採取動作的回饋狀態資訊提供至所述主機裝置。
  6. 如申請專利範圍第1項所述的記憶體模組，其中所述控制器用以控制所述記憶體陣列的所述清洗操作，且 其中所述控制器用以進一步控制所述介面以將指示正執行所述清洗操作的回饋狀態資訊提供至所述主機裝置。
  7. 如申請專利範圍第1項所述的記憶體模組，其中所述記憶體陣列包括多個非揮發性記憶體胞元， 其中所述控制器用以控制所述記憶體陣列的所述耗損均衡操作，且 其中所述控制器用以進一步控制所述介面以將指示正執行所述耗損均衡操作的回饋狀態資訊提供至所述主機裝置。
  8. 如申請專利範圍第1項所述的記憶體模組，其中所述記憶體陣列包括多個非揮發性記憶體胞元， 其中所述控制器用以控制所述記憶體陣列的所述耗損均衡操作，且 其中所述控制器用以進一步控制所述介面以將指示正執行所述耗損均衡操作且向所述主機裝置指示所述耗損均衡操作的潛時等級的回饋狀態資訊提供至所述主機裝置。
  9. 一種記憶體模組，包括： 記憶體陣列，包括記憶體胞元陣列，所述記憶體胞元陣列包含動態隨機存取記憶體（DRAM）以及非揮發性隨機存取記憶體（NVRAM），且所述記憶體陣列經配置為雙行記憶體模組（DIMM）；以及 控制器，耦接至所述記憶體陣列，所述控制器用以控制所述記憶體陣列的再新操作、所述記憶體陣列的錯誤校正操作、所述記憶體陣列的記憶體清洗操作以及所述記憶體陣列的耗損位準控制操作中的至少一者，且所述控制器用以經由包括已自標準雙行記憶體模組腳位組態被改變用途的多個連接件的介面將與正由所述控制器控制的操作相關的狀態資訊提供至主機裝置。
  10. 如申請專利範圍第9項所述的記憶體模組，其中所述控制器用以控制所述記憶體陣列的所述再新操作，且 其中所述控制器用以進一步將正發生所述再新操作的回饋狀態資訊提供至所述主機裝置。
  11. 如申請專利範圍第9項所述的記憶體模組，其中所述控制器用以控制所述記憶體陣列的所述錯誤校正操作，且 其中所述控制器用以進一步將指示所述錯誤校正操作完成且指示所述錯誤校正操作的結果的回饋狀態資訊提供至所述主機裝置。
  12. 如申請專利範圍第9項所述的記憶體模組，其中所述控制器用以控制所述記憶體陣列的所述清洗操作，且 其中所述控制器用以進一步將指示正發生所述清洗操作的回饋狀態資訊提供至所述主機裝置。
  13. 如申請專利範圍第9項所述的記憶體模組，其中所述記憶體陣列包括多個非揮發性記憶體胞元， 其中所述控制器用以控制所述記憶體陣列的所述耗損均衡操作，且 其中所述控制器用以進一步將指示正執行所述耗損均衡操作且向所述主機裝置指示所述耗損均衡操作的潛時等級的回饋狀態資訊提供至所述主機裝置。
  14. 如申請專利範圍第9項所述的記憶體模組，其中所述DIMM包含已自標準DIMM腳位組態被改變用途以將所述記憶體陣列的操作狀態介接至所述主機裝置的多個連接件。
  15. 一種記憶體模組，包括： 記憶體陣列，包括記憶體胞元陣列，所述記憶體陣列經配置為雙行記憶體模組（DIMM），且所述DIMM包含已自標準DIMM腳位組態被改變用途以將所述記憶體陣列的操作狀態介接至主機裝置的多個連接件； 介面，耦接至所述記憶體陣列以及所述DIMM的所述多個連接件以將所述記憶體陣列介接至所述主機裝置；以及 控制器，耦接至所述記憶體陣列以及所述介面，所述控制器用以控制所述記憶體陣列的再新操作、所述記憶體陣列的錯誤校正操作、所述記憶體陣列的記憶體清洗操作以及所述記憶體陣列的耗損位準控制操作中的至少一者。
  16. 如申請專利範圍第15項所述的記憶體模組，其中所述控制器用以控制所述記憶體陣列的所述再新操作，且 其中所述控制器用以在所述記憶體陣列的所述再新操作期間進一步控制所述介面以將正發生所述再新操作的所述回饋狀態資訊提供至所述主機裝置。
  17. 如申請專利範圍第15項所述的記憶體模組，其中所述控制器用以控制所述記憶體陣列的所述錯誤校正操作，且 其中所述控制器用以進一步控制所述介面以將指示所述錯誤校正操作的結果的所述回饋狀態資訊提供至所述主機裝置。
  18. 如申請專利範圍第17項所述的記憶體模組，其中所述控制器用以進一步控制所述介面以將在所述錯誤校正操作的結果為失敗的情況下向所述主機裝置指示採取動作的回饋狀態資訊提供至所述主機裝置。
  19. 如申請專利範圍第15項所述的記憶體模組，其中所述控制器用以控制所述記憶體陣列的所述清洗操作，且 其中所述控制器用以進一步控制所述介面以將正執行所述清洗操作的所述回饋狀態資訊提供至所述主機裝置。
  20. 如申請專利範圍第15項所述的記憶體模組，其中所述記憶體陣列包括多個非揮發性記憶體胞元， 其中所述控制器用以控制所述記憶體陣列的所述耗損均衡操作，且 其中所述控制器用以進一步控制所述介面以將正執行所述耗損均衡操作且向所述主機裝置指示所述耗損均衡操作的潛時等級的所述回饋狀態資訊提供至所述主機裝置。
TW106105851A 2016-03-03 2017-02-22 記憶體模組 TWI703444B (zh)

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
US201662303347P 2016-03-03 2016-03-03
US201662303349P 2016-03-03 2016-03-03
US201662303343P 2016-03-03 2016-03-03
US201662303352P 2016-03-03 2016-03-03
US62/303,352 2016-03-03
US62/303,349 2016-03-03
US62/303,343 2016-03-03
US62/303,347 2016-03-03
US201662347569P 2016-06-08 2016-06-08
US62/347,569 2016-06-08
US15/213,386 US10592114B2 (en) 2016-03-03 2016-07-18 Coordinated in-module RAS features for synchronous DDR compatible memory
US15/213,386 2016-07-18

Publications (2)

Publication Number Publication Date
TW201732617A true TW201732617A (zh) 2017-09-16
TWI703444B TWI703444B (zh) 2020-09-01

Family

ID=59792120

Family Applications (2)

Application Number Title Priority Date Filing Date
TW106105851A TWI703444B (zh) 2016-03-03 2017-02-22 記憶體模組
TW109126133A TWI756767B (zh) 2016-03-03 2017-02-22 控制記憶體陣列的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW109126133A TWI756767B (zh) 2016-03-03 2017-02-22 控制記憶體陣列的方法

Country Status (5)

Country Link
US (4) US10592114B2 (zh)
JP (1) JP7022511B2 (zh)
KR (1) KR20170104115A (zh)
CN (1) CN107153616B (zh)
TW (2) TWI703444B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI671632B (zh) * 2018-10-24 2019-09-11 財團法人工業技術研究院 記憶體裝置及其復新資訊同步方法
US10509583B1 (en) 2018-07-26 2019-12-17 Shenzhen Epostar Electronics Limited Co. Memory management method and storage controller
TWI711930B (zh) * 2018-02-05 2020-12-01 美商美光科技公司 具有嵌入於積體電路記憶體封裝中之控制器之記憶體系統

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102336666B1 (ko) 2017-09-15 2021-12-07 삼성전자 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
CN107507637B (zh) * 2017-09-18 2024-02-27 深圳市江波龙电子股份有限公司 一种低功耗双列直插式存储器及其增强驱动方法
CN113760185A (zh) * 2017-11-07 2021-12-07 华为技术有限公司 内存块回收方法和装置
KR102410022B1 (ko) * 2017-11-24 2022-06-21 에스케이하이닉스 주식회사 에러스크럽방법 및 이를 이용한 반도체모듈
CN111448543B (zh) 2017-12-07 2021-10-01 华为技术有限公司 内存访问技术及计算机系统
US11416395B2 (en) 2018-02-05 2022-08-16 Micron Technology, Inc. Memory virtualization for accessing heterogeneous memory components
US11099789B2 (en) 2018-02-05 2021-08-24 Micron Technology, Inc. Remote direct memory access in multi-tier memory systems
US10782908B2 (en) 2018-02-05 2020-09-22 Micron Technology, Inc. Predictive data orchestration in multi-tier memory systems
US10880401B2 (en) 2018-02-12 2020-12-29 Micron Technology, Inc. Optimization of data access and communication in memory systems
US10534731B2 (en) 2018-03-19 2020-01-14 Micron Technology, Inc. Interface for memory having a cache and multiple independent arrays
KR102658230B1 (ko) 2018-06-01 2024-04-17 삼성전자주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 반도체 메모리 장치의 동작 방법
US10877892B2 (en) 2018-07-11 2020-12-29 Micron Technology, Inc. Predictive paging to accelerate memory access
KR102649315B1 (ko) * 2018-12-03 2024-03-20 삼성전자주식회사 휘발성 메모리 장치를 포함하는 메모리 모듈 및 이를 포함하는 메모리 시스템
US11403035B2 (en) 2018-12-19 2022-08-02 Micron Technology, Inc. Memory module including a controller and interfaces for communicating with a host and another memory module
US10996890B2 (en) 2018-12-19 2021-05-04 Micron Technology, Inc. Memory module interfaces
US10789015B2 (en) 2019-03-01 2020-09-29 Micron Technology, Inc. Background operations in memory
US10852949B2 (en) 2019-04-15 2020-12-01 Micron Technology, Inc. Predictive data pre-fetching in a data storage device
CN111143109B (zh) * 2019-12-16 2021-08-13 浙江大学 一种ecc内存管理器、方法及电子设备
US11663124B2 (en) * 2020-02-25 2023-05-30 Micron Technology, Inc. Apparatuses and methods for interfacing on-memory pattern matching
KR20220059729A (ko) * 2020-11-03 2022-05-10 삼성전자주식회사 메모리 모듈 및 메모리 모듈의 동작방법
TWI771926B (zh) * 2021-02-25 2022-07-21 慧榮科技股份有限公司 資料儲存裝置以及非揮發式記憶體控制方法
US11625343B2 (en) 2021-05-12 2023-04-11 Micron Technology, Inc. Memory with a communications bus for device-to-controller communication, and associated systems, devices, and methods
US20220374168A1 (en) * 2021-05-21 2022-11-24 Micron Technology, Inc. Memory with memory-initiated command insertion, and associated systems, devices, and methods

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960039006A (ko) 1995-04-26 1996-11-21 김광호 디램버스에 접속가능한 불휘발성 반도체 메모리장치
US6154821A (en) 1998-03-10 2000-11-28 Rambus Inc. Method and apparatus for initializing dynamic random access memory (DRAM) devices by levelizing a read domain
JP2001010865A (ja) 1999-06-23 2001-01-16 Ngk Insulators Ltd 窒化珪素焼結体及びその製造方法
JP3872922B2 (ja) 1999-06-28 2007-01-24 株式会社東芝 半導体記憶装置及びメモリ混載ロジックｌｓｉ
TW451193B (en) 1999-11-30 2001-08-21 Via Tech Inc A method to determine the timing setting value of dynamic random access memory
JP4078010B2 (ja) 2000-03-03 2008-04-23 株式会社日立グローバルストレージテクノロジーズ 磁気ディスク装置及び情報記録方法
US6445624B1 (en) 2001-02-23 2002-09-03 Micron Technology, Inc. Method of synchronizing read timing in a high speed memory system
TWI240864B (en) 2001-06-13 2005-10-01 Hitachi Ltd Memory device
JP4059002B2 (ja) 2001-06-13 2008-03-12 株式会社日立製作所 メモリ装置
US7269709B2 (en) 2002-05-15 2007-09-11 Broadcom Corporation Memory controller configurable to allow bandwidth/latency tradeoff
US6820181B2 (en) 2002-08-29 2004-11-16 Micron Technology, Inc. Method and system for controlling memory accesses to memory modules having a memory hub architecture
US7386768B2 (en) 2003-06-05 2008-06-10 Intel Corporation Memory channel with bit lane fail-over
KR100564635B1 (ko) 2004-10-25 2006-03-28 삼성전자주식회사 메모리 모듈 내에서의 인터페이스 타이밍을 제어하는메모리 시스템 및 그 방법
US7620783B2 (en) 2005-02-14 2009-11-17 Qualcomm Incorporated Method and apparatus for obtaining memory status information cross-reference to related applications
US9171585B2 (en) 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US8041881B2 (en) 2006-07-31 2011-10-18 Google Inc. Memory device with emulated characteristics
US7716411B2 (en) 2006-06-07 2010-05-11 Microsoft Corporation Hybrid memory device with single interface
US20080082750A1 (en) * 2006-09-28 2008-04-03 Okin Kenneth A Methods of communicating to, memory modules in a memory channel
US7894289B2 (en) * 2006-10-11 2011-02-22 Micron Technology, Inc. Memory system and method using partial ECC to achieve low power refresh and fast access to data
JP4939234B2 (ja) * 2007-01-11 2012-05-23 株式会社日立製作所 フラッシュメモリモジュール、そのフラッシュメモリモジュールを記録媒体として用いたストレージ装置及びそのフラッシュメモリモジュールのアドレス変換テーブル検証方法
WO2008131058A2 (en) 2007-04-17 2008-10-30 Rambus Inc. Hybrid volatile and non-volatile memory device
JP2009054116A (ja) * 2007-08-29 2009-03-12 Buffalo Inc メモリシステムおよび情報処理装置
US8085586B2 (en) * 2007-12-27 2011-12-27 Anobit Technologies Ltd. Wear level estimation in analog memory cells
US8359521B2 (en) 2008-01-22 2013-01-22 International Business Machines Corporation Providing a memory device having a shared error feedback pin
US20100005214A1 (en) 2008-07-01 2010-01-07 International Business Machines Corporation Enhancing bus efficiency in a memory system
CN102177551B (zh) 2008-08-08 2015-05-20 惠普开发有限公司 与标准存储器模块管脚兼容的存储器模块中的独立可控制和可重新配置的虚拟存储器设备
CN101751226A (zh) 2008-12-08 2010-06-23 忆正存储技术(深圳)有限公司 非易失存储介质控制器以及非易失存储设备
US8064250B2 (en) 2008-12-16 2011-11-22 Micron Technology, Inc. Providing a ready-busy signal from a non-volatile memory device to a memory controller
US8261136B2 (en) * 2009-06-29 2012-09-04 Sandisk Technologies Inc. Method and device for selectively refreshing a region of a memory of a data storage device
US8411519B2 (en) 2010-06-04 2013-04-02 Apple Inc. Selective retirement of blocks
KR101796116B1 (ko) * 2010-10-20 2017-11-10 삼성전자 주식회사 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
JP2012146360A (ja) 2011-01-12 2012-08-02 Renesas Electronics Corp 半導体集積回路及び書込処理方法
US9779020B2 (en) 2011-02-08 2017-10-03 Diablo Technologies Inc. System and method for providing an address cache for memory map learning
US9104547B2 (en) * 2011-08-03 2015-08-11 Micron Technology, Inc. Wear leveling for a memory device
US8850155B2 (en) 2011-12-19 2014-09-30 Advanced Micro Devices, Inc. DDR 2D Vref training
JP2014157391A (ja) * 2013-02-14 2014-08-28 Sony Corp 記憶制御装置、記憶装置、情報処理システムおよび記憶制御方法
BR122016006765B1 (pt) 2013-03-15 2022-02-01 Intel Corporation Aparelho acoplado ao módulo de memória, sistema de memória e método
KR102039537B1 (ko) 2013-03-15 2019-11-01 삼성전자주식회사 불휘발성 저장 장치 및 그것의 운영체제 이미지 프로그램 방법
JP5996781B2 (ja) 2013-03-27 2016-09-21 株式会社日立製作所 Ｓｄｒａｍインターフェイスを有するｄｒａｍ、フラッシュメモリ混載メモリモジュール
CN104216837A (zh) 2013-05-31 2014-12-17 华为技术有限公司 一种内存系统、内存访问请求的处理方法和计算机系统
KR102226367B1 (ko) 2014-01-02 2021-03-12 삼성전자주식회사 불휘발성 메모리 장치 및 그것을 포함하는 불휘발성 메모리 시스템
US20150268959A1 (en) 2014-03-21 2015-09-24 Qualcomm Incorporated Physical register scrubbing in a computer microprocessor
US9354872B2 (en) 2014-04-24 2016-05-31 Xitore, Inc. Apparatus, system, and method for non-volatile data storage and retrieval
CN204332379U (zh) * 2014-07-17 2015-05-13 威盛电子股份有限公司 非易失性存储器的存储器控制器和固态驱动器
US10379926B2 (en) * 2014-08-05 2019-08-13 Macronix International Co., Ltd. Method and device for monitoring data error status in a memory
US9460791B1 (en) 2015-12-08 2016-10-04 Inphi Corporation Data clock synchronization in hybrid memory modules
US9830086B2 (en) 2016-03-03 2017-11-28 Samsung Electronics Co., Ltd. Hybrid memory controller for arbitrating access to volatile and non-volatile memories in a hybrid memory group
US10621119B2 (en) 2016-03-03 2020-04-14 Samsung Electronics Co., Ltd. Asynchronous communication protocol compatible with synchronous DDR protocol

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI711930B (zh) * 2018-02-05 2020-12-01 美商美光科技公司 具有嵌入於積體電路記憶體封裝中之控制器之記憶體系統
US10509583B1 (en) 2018-07-26 2019-12-17 Shenzhen Epostar Electronics Limited Co. Memory management method and storage controller
TWI686697B (zh) * 2018-07-26 2020-03-01 大陸商深圳大心電子科技有限公司 記憶體管理方法以及儲存控制器
TWI671632B (zh) * 2018-10-24 2019-09-11 財團法人工業技術研究院 記憶體裝置及其復新資訊同步方法
US10692558B2 (en) 2018-10-24 2020-06-23 Industrial Technology Research Institute Memory device and refresh information coherence method thereof

Also Published As

Publication number Publication date
JP7022511B2 (ja) 2022-02-18
KR20170104115A (ko) 2017-09-14
TWI703444B (zh) 2020-09-01
JP2017157214A (ja) 2017-09-07
US20170255383A1 (en) 2017-09-07
US10592114B2 (en) 2020-03-17
US11294571B2 (en) 2022-04-05
US20240143173A1 (en) 2024-05-02
CN107153616A (zh) 2017-09-12
TWI756767B (zh) 2022-03-01
US20200218447A1 (en) 2020-07-09
US20220229551A1 (en) 2022-07-21
CN107153616B (zh) 2023-09-08
TW202046333A (zh) 2020-12-16

Similar Documents

Publication Publication Date Title
TWI703444B (zh) 記憶體模組
US11397698B2 (en) Asynchronous communication protocol compatible with synchronous DDR protocol
US10810079B2 (en) Memory device error check and scrub mode and error transparency
US20150378814A1 (en) Extensible memory hub
TWI600010B (zh) 用於進行連續寫入至動態隨機存取記憶體的排組之設備、方法及系統
CN113434330A (zh) 行可寻址且列可寻址的存储器中的动态数据的错误纠正
CN112540867A (zh) 存储模块以及存储控制器的纠错方法
US11726717B2 (en) NAND dropped command detection and recovery
US11853608B2 (en) Information writing method and apparatus
KR102608909B1 (ko) 반도체장치
CN115461722A (zh) 错误检测码产生技术
CN113253910B (zh) Nand丢弃的命令检测和恢复