JP2004294117A - 温度検出回路および記憶装置 - Google Patents
温度検出回路および記憶装置 Download PDFInfo
- Publication number
- JP2004294117A JP2004294117A JP2003083578A JP2003083578A JP2004294117A JP 2004294117 A JP2004294117 A JP 2004294117A JP 2003083578 A JP2003083578 A JP 2003083578A JP 2003083578 A JP2003083578 A JP 2003083578A JP 2004294117 A JP2004294117 A JP 2004294117A
- Authority
- JP
- Japan
- Prior art keywords
- temperature detection
- temperature
- detection circuit
- signal
- comparison
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Measuring Temperature Or Quantity Of Heat (AREA)
- Dram (AREA)
Abstract
【課題】低い消費電力で動作することができる温度検出回路、および、実効のある電力低減が可能な記憶装置を提供する。
【解決手段】温度検出回路１０４は、トランジスタ３を電源ＶＤＤと回路本体との間に備えている。トランジスタ３のゲート端子には、パワーカット信号ＰＥが入力される。回路本体は、温度検出信号ＴＩＮを出力する温度検知手段１、基準電位ＶＲＡを発生させる抵抗器１１，１２、基準電位ＶＲＢを発生させる抵抗器２１，２２、基準電位ＶＲＣを発生させる抵抗器３１，３２、並びに比較器１０，２０，３０から構成される。本体各部は、温度検出期間にのみトランジスタ３が導通状態となって電源ＶＤＤからの電流供給を受け、それ以外の期間ではトランジスタ３が遮断状態となり、電流供給を受けない。
【選択図】 図２
【解決手段】温度検出回路１０４は、トランジスタ３を電源ＶＤＤと回路本体との間に備えている。トランジスタ３のゲート端子には、パワーカット信号ＰＥが入力される。回路本体は、温度検出信号ＴＩＮを出力する温度検知手段１、基準電位ＶＲＡを発生させる抵抗器１１，１２、基準電位ＶＲＢを発生させる抵抗器２１，２２、基準電位ＶＲＣを発生させる抵抗器３１，３２、並びに比較器１０，２０，３０から構成される。本体各部は、温度検出期間にのみトランジスタ３が導通状態となって電源ＶＤＤからの電流供給を受け、それ以外の期間ではトランジスタ３が遮断状態となり、電流供給を受けない。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、周囲温度を検出し、デジタル信号に変換して出力する温度検出回路、および周囲温度に応じてリフレッシュのタイミング周期が制御される記憶装置に関する。
【０００２】
【従来の技術】
従来より、コンピュータ装置などに使用される記憶装置として、ダイナミック型記憶素子により構築された半導体メモリＬＳＩ、例えばＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）がよく用いられている。この種の記憶素子は電荷蓄積の有無によって２値情報を表現するが、放っておくと電荷が電流として漏れ、一定時間後には電荷が消失してしまうという性質がある。そのため、記憶装置は、定期的に電荷を最補充してデータの喪失を防ぐリフレッシュと呼ばれる作業を必要としており、外部装置からのリフレッシュ要求に基づいてリフレッシュ動作を行うオート・リフレッシュ機能や、外部装置から状態を設定するだけでメモリＬＳＩ自体が自動的にリフレッシュ動作を実行するセルフ・リフレッシュ機能を備えたものとなっている。このうちセルフ・リフレッシュ機能は、パーソナルコンピュータ、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）、携帯電話などにおいて、バッテリ電源で記憶内容を長期間保持することを目的として使用されている。
【０００３】
ところで、ダイナミック型記憶素子における記憶情報の保持時間は、温度に大きく依存しており、温度が１０℃低下すると記憶保持時間は約１．５倍に増加することが知られている。このため、記憶素子の温度を検出し、検出温度に応じてリフレッシュの周期を変えることにより、低温時における無駄なリフレッシュを省き、消費電流を大幅に低減することが提案されてきていた。
【０００４】
図９は、こうした記憶装置に適用される温度検出回路の従来例を示している。温度検知手段２００は、電源ＶＤＤと接地の間に、抵抗器２０１および温度変化に伴って抵抗値が変化するサーミスタ２０２を直列に接続したものであり、検知温度を電圧（温度検知信号ＴＩＮ）として出力する。一方、抵抗器２１１，２１２、抵抗器２２１，２２２、抵抗器２３１，２３２の各組は、それぞれ、電源電圧に対し基準電位ＶＲＡ，ＶＲＢ，ＶＲＣを発生するように構成されている。この基準電位ＶＲＡ，ＶＲＢ，ＶＲＣのそれぞれは、温度Ｔａ，Ｔｂ，Ｔｃにおける温度検知信号ＴＩＮの電位に相当するように予め設定された値である。
【０００５】
比較器２１０，２２０，２３０は、温度検知信号ＴＩＮの電位と、基準電位ＶＲＡ，ＶＲＢ，ＶＲＣの値をそれぞれ比較し、温度検知信号ＴＩＮが基準電位ＶＲＡ，ＶＲＢ，ＶＲＣよりも低電位である場合には“０”を、高電位である場合には“１”を出力するようになっている。レジスタ２１５，２２５，２３５は、比較器２１０，２２０，２３０からの出力をレジスタセット信号ＲＥの立ち上がりエッジで格納する。
【０００６】
サーミスタ２０２の抵抗値は、温度が高くなるにつれて低下する。そのため、温度検知信号ＴＩＮは、図１０のような温度依存性を示す。このとき、比較器２１０，２２０，２３０ないしレジスタ１１５，１２５，１３５の出力である温度データＴＡ，ＴＢ，ＴＣは、図１１に示した表のように与えられ、温度Ｔａ，Ｔｂ，Ｔｃを境界値とする４つの温度範囲に対応する８ビットのデータとなる。これにより、検知温度が４つの温度範囲のいずれに該当するのかが判明する。したがって、従来では、こうして得られた温度情報を基にリフレッシュの周期を制御すれば、リフレッシュ動作における平均消費電流を減少させることができると考えられていた（例えば、特許文献１参照）。
【０００７】
【特許文献１】
特開平５−１８９９６４号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、このような従来の温度検出回路では、基準電位ＶＲＡ，ＶＲＢ，ＶＲＣや比較回路２１０，２２０，２３０などに定常電流が流れるために、消費電流が大きいという問題があった。つまり、温度に応じたタイミング制御を実現し、無駄なリフレッシュ削減を可能にした反面、温度検出回路における消費電流が無視できない程度に大きいことが電力低減の効率を低下させていた。
【０００９】
本発明はかかる問題点に鑑みてなされたもので、その目的は、低い消費電力で動作することができる温度検出回路、および、実効のある電力低減が可能な記憶装置を提供することにある。
【００１０】
【課題を解決するための手段】
本発明の第１の観点に係る温度検出回路は、温度検知素子から出力された温度検知信号に基づいて温度を検出する回路であって、温度検知信号と複数の基準信号のそれぞれとを比較し、その比較結果をそれぞれ出力する比較手段と、温度検出素子および比較手段の少なくとも一方が時間間隔をおいて動作するように制御する制御手段とを備えたものである。
【００１１】
本発明の第１の観点に係る記憶装置は、本発明の第１の観点に係る温度検出回路を備え、この温度検出回路が出力する温度情報に基づいてリフレッシュのタイミングが制御されるように構成されたものである。
【００１２】
本発明の第１の観点に係る温度検出回路および記憶装置では、常に温度検出を行うのではなく、温度検出素子と比較手段の少なくとも一方が時間間隔をおいて動作し、温度検出を行う。すなわち、温度検出回路の各構成要素は、温度検出を行うように定めた期間中のみ動作し、それ以外の期間に電流を消費しないよう、制御手段により制御される。
【００１３】
本発明の第２の観点に係る温度検出回路は、温度検知素子から出力された温度検知信号に基づいて温度を検出する回路であって、温度検知信号と複数の基準信号のそれぞれとを比較し、その比較結果をそれぞれ出力する一の比較手段を備え、一の比較手段が、温度検知信号と複数の基準信号のそれぞれとの比較を時分割的に行うものである。
【００１４】
本発明の第２の観点に係る記憶装置は、本発明の第２の観点に係る温度検出回路を備え、この温度検出回路が出力する温度情報に基づいてリフレッシュのタイミングが制御されるように構成されたものである。
【００１５】
本発明の第２の観点に係る温度検出回路および記憶装置では、同一の比較手段に基準信号が時分割で入力され、温度検知信号との比較結果もまた時分割で出力される。なお、ここでいう「一の比較手段」とは、必ずしも温度検出回路が単一の比較手段を備えることを意味したものではなく、一つの比較手段に着目した場合に、上記のような特徴のある動作を行うという趣旨である。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００１７】
〔第１の実施の形態〕
図１は、本発明の第１の実施の形態に係る記憶装置の概略構成を表している。この記憶装置は、いわゆるＤＲＡＭであり、２値情報を記憶するメモリセルがｍ（行；ロウ）×ｎ（列；カラム）のマトリクス状に配置されたメモリセルアレイ１１１と、情報の書き込みと読み出しに必要な回路によって構成されている。例えば、クロックバッファ１０１は、外部からのクロック信号を受信して内部回路およびタイミングジェネレータ１０３に分配するようになっている。コマンドデコーダ１０２は、外部から入力されるコマンド信号を解読してライト，リード，オート・リフレッシュなどの動作を判別し、クロックバッファ１０１，タイミングジェネレータ１０３に出力する。タイミングジェネレータ１０３は、これらクロックバッファ１０１やコマンドデコーダ１０２からの出力を受け、内部動作に必要な各種タイミングを発生させる。
【００１８】
ここでは、温度検出回路１０４が、メモリチップの内部あるいはその近傍の温度を検出し、検出結果をタイミングジェネレータ１０３，セルフリフレッシュタイマ１０５に出力するようになっている。また、セルフリフレッシュタイマ１０５は、セルフリフレッシュモード時のリフレッシュ動作間隔を決定するクロックを発生するものであり、クロック周波数を温度検出回路４からの検出温度により制御するようになっている。リフレッシュアドレスカウンタ１０６は、リフレッシュ動作を行うたびに１が加算（＋１）されるカウンタであり、リフレッシュ時のロウアドレスを発生する。
【００１９】
ロウアドレスラッチ１０７，カラムアドレスラッチ１０８には、外部より時分割に送られてくるアドレス信号がロウアドレスとカラムアドレスに分けられ、それぞれに格納される。マルチプレクサ１０９は、リフレッシュアドレスと通常動作時のロウアドレスのいずれかを選択してロウデコーダ１１０に入力し、ロウデコーダ１１０は、入力されるロウアドレスに応じてｍ行から１行のセルを選択する。センスアンプ１１２は、こうしてロウアドレスで選択されたｎ個のセルからの微小信号出力を増幅するために設けられ、カラムデコーダ１１３は、カラムアドレスに応じて１つのセル列を選択するようになっている。データ入出力バッファ１１４は、書き込み時には入力されるデータ信号をカラム側の回路に受け渡し、読み出し時にはセンスアンプ１１２からの出力を外部へ受け渡すようになっている。
【００２０】
図２は、このうち温度検出回路１０４の具体的構成を表したものである。この温度検出回路１０４は、トランジスタ３を電源ＶＤＤと回路本体との間に備えたことを除けば、例えばＤＲＡＭに適用されてきた従来の温度検出回路と同様の構成をとることができる。トランジスタ３には、ここではＰチャネル型のＦＥＴが用いられ、電源ＶＤＤと回路本体の間にソース−ドレイン間が接続され、ゲート端子にパワーカット信号ＰＥが入力される。回路本体は、抵抗器１Ａおよびサーミスタ２Ａを直列に接続した温度検知手段１、および基準電位ＶＲＡを発生させる抵抗器１１，１２、基準電位ＶＲＢを発生させる抵抗器２１，２２、基準電位ＶＲＣを発生させる抵抗器３１，３２、並びに比較器１０，２０，３０から構成されている。これら各部に電源ＶＤＤを供給するか否かは、トランジスタ３の開閉状態、ひいてはパワーカット信号ＰＥにより制御されるようになっている。
【００２１】
温度検知手段１は、周囲温度の変化によるサーミスタ２Ａの抵抗値変化を利用し、検出値として温度検知信号ＴＩＮを出力する。また上記の抵抗器１１〜３２を含む回路部分にて発生する基準電位ＶＲＡ，ＶＲＢ，ＶＲＣは、それぞれ、温度Ｔａ，Ｔｂ，Ｔｃにおける温度検知信号ＴＩＮの電位に相当するように設定されている。比較器１０，２０，３０は、それぞれ、温度検知手段１から出力される温度検知信号ＴＩＮと基準電位ＶＲＡ，ＶＲＢ，ＶＲＣの値を比較し、温度検知信号ＴＩＮが基準電位ＶＲＡ，ＶＲＢ，ＶＲＣよりも低電位であれば“０”を、高電位であれば“１”を出力するようになっている。また、ここでは、比較器１０，２０，３０の各出力をレジスタ１５，２５，３５が一旦格納し、温度データＴＡ，ＴＢ，ＴＣとしてタイミングジェネレータ１０３やセルフリフレッシュタイマ１０５に出力するようになっている。これらレジスタ１５，２５，３５は、すべてレジスタセット信号ＲＥによる動作制御を受けるようになっている。
【００２２】
レジスタセット信号ＲＥは、図３（Ａ）に示したように、低レベルの期間と高レベルの期間を交互に繰り返すように設定され、図３（Ｂ）に示したように、レジスタセット信号ＲＥが低レベルから高レベルへ移行する度に、その立ち上がりエッジＲＳにおいてレジスタ１５，２５，３５に温度データＴＡ，ＴＢ，ＴＣが格納される。
【００２３】
これに対し、パワーカット信号ＰＥは、レジスタセット信号ＲＥと同一の信号もしくは同期信号とすると都合がよい。ここでは、パワーカット信号ＰＥをレジスタセット信号ＲＥと同一波形とし、トランジスタ３はパワーカット信号ＰＥが高レベルのときオフ状態、低レベルのときオン状態となるよう設定されている。すなわち、レジスタセット信号ＲＥとパワーカット信号ＰＥは、ともに温度検出期間ｔ１とパワーカット期間ｔ２とを一周期とし、温度検出期間ｔ１では低レベル，パワーカット期間ｔ２では高レベルを保持する。なお、本実施の形態では、トランジスタ３およびパワーカット信号ＰＥが、本発明の「制御手段」に対応している。
【００２４】
次に、この記憶装置の動作について説明する。
【００２５】
書き込み動作は、一旦メモリセルアレイ１１１に記憶されている情報を読み出し、センスアンプ１１２で増幅した後、カラムデコーダ１１３で指定したセル列を外部入力された書き込み用データで置き換えることで行われる。また、読み出し動作においては、外部アドレス信号から得られるロウアドレスによってメモリセルアレイ１１１の１行が特定され、この行に接続されたｎ個のメモリセル各々から情報が読み出され、センスアンプ１１２で増幅される。読み出された情報のうちの１つが、カラムデコーダ１１３から入力されるカラムアドレスに基づいて選択され、データ入出力バッファ１１４を介して外部へ出力される。
【００２６】
このような通常の動作の一方で、記憶装置はリフレッシュ動作も行う。オート・リフレッシュはコマンド信号により指定される動作であり、リフレッシュアドレスカウンタ１０６からの出力がマルチプレクサ１０９からロウデコーダ１１０に入力されることで、セルの行が選択される。選択行におけるｎ個のカラムデータは読み出され、センスアンプ１１２で増幅されて、再度メモリセルに書き込まれる。
【００２７】
また、セルフ・リフレッシュ・モードには、セルフリフレッシュエントリコマンドで入り、このモードに入るとセルフリフレッシュタイマ１０５の制御に基づいて記憶装置内部で自動的にリフレッシュを行う。ここで、セルフリフレッシュタイマ１０５が発生するクロックの周期は、温度検出回路１０４から入力される温度データＴＡ，ＴＢ，ＴＣに基づいて制御されている。
【００２８】
温度検出回路１０４では、温度検出期間ｔ１でのみパワーカット信号ＰＥが低レベルとなってトランジスタ３が導通する。よって、電源ＶＤＤは、この間だけ検出回路本体に電流を供給し、動作させる。ここでの動作は、前述の従来どおりの動作であってよい。こうして比較器１０，２０，３０において得られた検出結果は、温度検出期間ｔ１からパワーカット期間ｔ２へ移行する際、レジスタセット信号ＲＥの遷移によりレジスタ１５，２５，３５に格納される。同時に、パワーカット信号ＰＥは高レベルへ遷移してトランジスタ３を遮断状態とすることから、パワーカット期間ｔ２では、回路本体への電源供給が断たれ、温度検出動作は停止される。
【００２９】
このように、温度検出回路１０４は、常時動作するのではなく、電流供給を受ける温度検出期間ｔ１にしか動作できないようになっており、この温度検出期間ｔ１の内に温度データＴＡ，ＴＢ，ＴＣを検出し、レジスタ１５，２５，３５に格納するまでの動作を行う。パワーカット期間ｔ２には、温度検出回路１０４は、本体部分から電源ＶＤＤが遮断されているために電流消費がない。このパワーカット状態は、次の温度検出期間ｔ１となるまで続き、以上に説明したシーケンス全体は周期的に繰り返される。
【００３０】
このように本実施の形態では、温度検出回路１０４は、電源ＶＤＤと本体部分の間にトランジスタ３を設けることで動作期間を温度検出期間ｔ１に限定し、この期間以外には電流供給を受けないようにしたので、電流消費は動作期間に比例して大幅に削減することができ、低消費電力で動作することが可能となる。つまり、パワーカット期間ｔ２を温度検出期間ｔ１に比して長く設定するほど、温度検出回路１０４の平均消費電流は削減される。よって、記憶装置では、セルフリフレッシュタイマ１０５の発生周期を温度検出回路１０４が検出した温度データＴＡ，ＴＢ，ＴＣに基づいて制御するようにしたので、メモリの温度に対応したタイミング制御により無駄なリフレッシュが削減され、なおかつ、温度検出に要する電力消費が少なくて済み、装置全体として効率よく消費電力を低減することができる。
【００３１】
〔第２の実施の形態〕
図４は、第２の実施の形態に係る温度検出回路の構成を表している。この温度検出回路は、第１の実施の形態における温度検出回路１０４と同様、ＤＲＡＭに組み込まれている。なお、第１の実施の形態と同様の構成要素については同一の符号を付し、説明を適宜省略するものとする。
【００３２】
ここでは、温度検知信号ＴＩＮとの比較対象である基準電位ＶＲは、抵抗器３１と、これに直列に接続された抵抗器１３，２３，３２からなる可変抵抗器によって発生する可変の電位となっている。抵抗器１３，２３，３２は、並列に接続されており、抵抗器１３と接地との間にはトランジスタ１６が、抵抗器２３と接地との間にはトランジスタ２６がそれぞれ設けられている。すなわち、これらトランジスタ１６，２６の開閉状態によって可変抵抗器の総抵抗値が変化し、基準電位ＶＲの値も変化するようになっている。前述のように、抵抗器３１と抵抗器３２の組み合わせからは基準電位ＶＲＣが発生する。これは可変抵抗器が抵抗器３２のみである場合に相当する。ここでは、可変抵抗器が抵抗器３２，１３で構成される場合には基準電位ＶＲＡが、可変抵抗器が抵抗器３２，２３で構成される場合には基準電位ＶＲＢがそれぞれ発生するよう、抵抗器１３，２３の値が設定される。
【００３３】
トランジスタ１６，２６は、例えばＮチャネル型のＦＥＴであり、それぞれのドレイン端子は抵抗器１３，２３に接続され、ソース端子はともに接地されている。また、トランジスタ１６，２６のゲート端子は、それぞれインバータ１７，２７を介してレジスタセット信号ＲＥＡ，ＲＥＢの信号線に接続されている。
【００３４】
比較器４０には、温度検知信号ＴＩＮと基準電位ＶＲが入力され、その比較結果はレジスタ１５，２５，３５のいずれかに出力される。また、レジスタ１５，２５，３５のそれぞれには、レジスタセット信号ＲＥＡ，ＲＥＢ，ＲＥＣが入力される。
【００３５】
次に、この温度検出回路の動作について説明する。
【００３６】
図５は、この温度検出回路の動作タイミングを示している。同図に示したように、ここでは、レジスタセット信号ＲＥＡ，ＲＥＢ，ＲＥＣの低レベル出力期間は、温度検出期間ｔ１において時分割されている。まず、レジスタセット信号ＲＥＡのみが低レベルとなる状態では、このレジスタセット信号ＲＥＡはインバータ１７で反転され、高レベルの状態でトランジスタ１６のゲートに入力される。その結果、トランジスタ１６は導通し、抵抗器３１と抵抗器３２，１３の組み合わせから基準電位ＶＲＡが発生する。比較器４０は、温度検知信号ＴＩＮと基準電位ＶＲＡとを比較し、比較結果を出力する。このデータは、レジスタ１５，２５，３５に出力されるが、レジスタセット信号ＲＥＡが低レベルから高レベルへ移行する際に、この信号が入力されているレジスタ１５のみが立ち上がりエッジＲＳにおいて選択され、ここに温度データＴＡとして格納される。
【００３７】
次いで、レジスタセット信号ＲＥＢのみが低レベルとなる状態では、レジスタセット信号ＲＥＢの反転出力がゲートに入力されることで、トランジスタ２６が導通する。この場合には、抵抗器３１と抵抗器３２，２３の組み合わせから基準電位ＶＲＢが発生する。比較器４０は、温度検知信号ＴＩＮと基準電位ＶＲＢとを比較し、比較結果を出力する。このデータは、レジスタセット信号ＲＥＢの立ち上がりエッジＲＳにおいて、レジスタ２５に温度データＴＢとして格納される。
【００３８】
さらに、レジスタセット信号ＲＥＣのみが低レベルとなる状態では、トランジスタ２６，３６は共に遮断されたままである。この場合には、抵抗器３１と抵抗器３２によって基準電位ＶＲＣが発生する。比較器４０は、温度検知信号ＴＩＮと基準電位ＶＲＣとを比較し、比較結果を出力する。このデータは、レジスタセット信号ＲＥＣの立ち上がりエッジＲＳにおいて、レジスタ３５に温度データＴＣとして格納される。さらに、パワーカット信号ＰＥが高レベルに遷移することにより、トランジスタ３が遮断され、温度検出回路は非動作状態となる。こうして、回路の状態は、温度検出期間ｔ１からパワーカット期間ｔ２へと移行する。
【００３９】
温度検出期間ｔ１では、このような時分割動作によって温度データＴＡ，ＴＢ，ＴＣがレジスタ１５，２５，３５に格納される。温度データＴＡ，ＴＢ，ＴＣは、一連のデータとしてタイミングジェネレータ１０３やセルフリフレッシュタイマ１０５に出力され、セルフリフレッシュのタイミングを変調する制御に用いられる。
【００４０】
このように本実施の形態では、基準電位ＶＲを、レジスタセット信号ＲＥＡ，ＲＥＢ，ＲＥＣに応じて基準電位ＶＲＡ，ＶＲＢ，ＶＲＣと変化するように抵抗器を構成し、温度検出回路全体が各基準電位ＶＲＡ，ＶＲＢ，ＶＲＣを単位として時分割で動作するようにしたので、その平均消費電流を大幅に削減することができる。また、単一の比較器４０で複数の基準電位に対する動作を行う構成としたことにより、回路規模を縮小することができる。その他の効果については、第１の実施の形態と同様である。
【００４１】
〔変形例〕
図６は、第２の実施の形態の温度検出回路の変形例を表している。第２の実施の形態では、基準電位ＶＲをレジスタセット信号ＲＥＡ，ＲＥＢ，ＲＥＣに応じて基準電位ＶＲＡ，ＶＲＢ，ＶＲＣと変化するように説明したが、逆に基準電位ＶＲは固定しておき、温度検知信号ＴＩＮの大きさの方を相対的に変化させるようにしてもよい。具体的には、本変形例のように、温度検知手段１の抵抗器１Ａに対して抵抗器２８と抵抗器３８をそれぞれトランジスタ２９，３９を介して並列接続し、トランジスタ２９にはレジスタセット信号ＲＥＢがゲート入力し、トランジスタ３９にはレジスタセット信号ＲＥＣがゲート入力する構成とすることが考えられる。このような温度検出回路は、抵抗器１Ａに抵抗器２８，３８のいずれか一方、または両方を接続させるように制御することによって、上記第２の実施の形態と同様の機能をなし遂げることができる。
【００４２】
上記各実施の形態のように温度検知素子としてサーミスタ２Ａを用いる場合には、サーミスタ２Ａは集積化が困難であることから、図７のように半導体集積回路１５０の外部に実装することが好ましい（なお、比較回路６０は比較器１０〜４０を代表的に表している。比較回路６０など、サーミスタ２Ａ以外の回路部分は半導体集積回路１５０に内蔵されている）。
【００４３】
以上、実施の形態および実施例を挙げて本発明を説明したが、本発明はこれらの実施の形態および実施例に限定されるものではなく、種々の変形実施が可能である。例えば、温度検知素子としてバイポーラトランジスタ３Ａを用い、図８のように接続してベース−エミッタ間の逆方向降伏電圧を利用することもできる。この場合には、温度検知手段，比較回路６０を含む温度検出回路１２４の全体が半導体集積回路１５０の内部に集積化される。なお、トランジスタ３Ａにおける電圧の温度変化は微小なため、出力される温度検出信号を比較回路６０に入力する前にオペアンプ等の信号増幅回路４Ａで増幅しておくとよい。
【００４４】
また、第２の実施の形態およびその変形例では、第１の実施の形態と同様に電源ＶＤＤと回路本体部との間にトランジスタ３を付設していたが、パワーカット用のトランジスタを必ずしも用いなくともよく、単に個々の温度データを検出する動作を時分割に行うものであってもよい。ただし、上記第２の実施の形態の構成では、時分割動作による消費電流低減の効果と動作期間以外におけるパワーカット効果との双方により、より効率良く動作させることが可能である。また、この場合の温度検出回路は、時分割的に動作する比較手段として比較器４０のみを備えるものとして説明したが、複数の比較器をそれぞれ時分割的に動作させるものであっても構わない。
【００４５】
さらに、実施の形態では、トランジスタ３を温度検出回路本体のすべての構成要素に対する電源ＶＤＤの電流供給経路上に配置するようにしたが、回路構成によっては、構成要素ごとの各電流経路に個別のトランジスタを設けるようにしても構わない。また、本発明の開閉スイッチは、必ずしも温度検出回路本体の全ての構成要素に対して設けなくともよく、これらのうちの少なくともいずれかに対して設けられていてよい。
【００４６】
【発明の効果】
以上説明したように、本発明の第１の観点に係る温度検出回路によれば、温度検知素子から出力された温度検知信号と複数の基準信号のそれぞれとを比較し、その比較結果をそれぞれ出力する比較手段と、温度検出素子および比較手段の少なくとも一方が時間間隔をおいて動作するように制御する制御手段とを備えるようにしたので、少なくとも温度検出素子，比較手段の一方を含む温度検出回路の構成要素は、温度検出を行うように定めた期間中においてのみ動作し、温度検出を行わない期間では動作せず、また電流が消費されない。したがって、この温度検出回路では、その動作期間に比例して電流消費が大幅に削減され、低消費電力化を実現することが可能となる。
【００４７】
また、本発明の第１の観点に係る記憶装置によれば、本発明の第１の観点に係る温度検出回路を備え、この温度検出回路からの出力に基づいてリフレッシュのタイミングが制御されるようにしたので、温度検出に要する電流消費が少なく、無駄なリフレッシュが削減されることから、実効的に消費電力を低減することが可能である。
【００４８】
本発明の第２の観点に係る温度検出回路によれば、温度検知素子から出力された温度検知信号に基づいて温度を検出する回路であって、温度検知信号と複数の基準信号のそれぞれとを比較し、その比較結果をそれぞれ出力する一の比較手段を備え、一の比較手段が、温度検知信号と複数の基準信号のそれぞれとの比較を時分割的に行うようにしたので、温度検出のための複数の基準信号が同一の比較手段に時分割で入力され、温度検知信号との比較結果もまた時分割で出力される。したがって、従来の温度検出回路のように、基準信号ごとの温度検出動作を同時並列的に行う場合に比べ、平均消費電流を大幅に削減することができる。また、同一の比較手段で複数の信号基準値に対する動作を行うために比較回路が省かれることから、回路規模を縮小することができる。
【００４９】
また、本発明の第２の観点に係る記憶装置によれば、本発明の第２の観点に係る温度検出回路を備え、この温度検出回路からの出力に基づいてリフレッシュのタイミングが制御されるようにしたので、温度検出に要する電流消費が少なく、無駄なリフレッシュが削減されることから、実効的に消費電力を低減することが可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る記憶装置（ＤＲＡＭ）の構成図である。
【図２】図１に示した温度検出回路の構成を表すブロック図である。
【図３】図１に示した温度検出回路の動作を説明するタイミングチャートである。
【図４】第２の実施の形態に係る温度検出回路の構成を表すブロック図である。
【図５】図４に示した温度検出回路の動作を説明するタイミングチャートである。
【図６】図４に示した温度検出回路の変形例を示す部分構成図である。
【図７】図１に示した記憶装置に対する温度検出回路の実装状態を説明するための図である。
【図８】図７に示した温度検出回路の実装状態の変形例を示す図である。
【図９】従来の温度検出回路の構成図である。
【図１０】図９に示した温度検出回路における温度検出信号と検知温度との関係を表す図である。
【図１１】図９に示した温度検出回路における温度データと検知温度との関係を表す図である。
【符号の説明】
１…温度検知手段、１Ａ…抵抗器、２Ａ…サーミスタ、３…トランジスタ、１０，２０，３０，４０…比較器、１１〜１３，２１〜２３，３１，３２…抵抗器、１６，２６，２９，３９…トランジスタ、１７，２７…インバータ、１５，２５，３５…レジスタ、１０４…温度検出回路、１０５…セルフリフレッシュタイマ、ＴＩＮ…温度検知信号、ＶＲ，ＶＲＡ，ＶＲＢ，ＶＲＣ…基準電位、ＰＥ…パワーカット信号、ＲＥ，ＲＥＡ，ＲＥＢ，ＲＥＣ…レジスタセット信号、ＴＡ，ＴＢ，ＴＣ…温度データ、ｔ１…温度検出期間、ｔ２…パワーカット期間。
【発明の属する技術分野】
本発明は、周囲温度を検出し、デジタル信号に変換して出力する温度検出回路、および周囲温度に応じてリフレッシュのタイミング周期が制御される記憶装置に関する。
【０００２】
【従来の技術】
従来より、コンピュータ装置などに使用される記憶装置として、ダイナミック型記憶素子により構築された半導体メモリＬＳＩ、例えばＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）がよく用いられている。この種の記憶素子は電荷蓄積の有無によって２値情報を表現するが、放っておくと電荷が電流として漏れ、一定時間後には電荷が消失してしまうという性質がある。そのため、記憶装置は、定期的に電荷を最補充してデータの喪失を防ぐリフレッシュと呼ばれる作業を必要としており、外部装置からのリフレッシュ要求に基づいてリフレッシュ動作を行うオート・リフレッシュ機能や、外部装置から状態を設定するだけでメモリＬＳＩ自体が自動的にリフレッシュ動作を実行するセルフ・リフレッシュ機能を備えたものとなっている。このうちセルフ・リフレッシュ機能は、パーソナルコンピュータ、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）、携帯電話などにおいて、バッテリ電源で記憶内容を長期間保持することを目的として使用されている。
【０００３】
ところで、ダイナミック型記憶素子における記憶情報の保持時間は、温度に大きく依存しており、温度が１０℃低下すると記憶保持時間は約１．５倍に増加することが知られている。このため、記憶素子の温度を検出し、検出温度に応じてリフレッシュの周期を変えることにより、低温時における無駄なリフレッシュを省き、消費電流を大幅に低減することが提案されてきていた。
【０００４】
図９は、こうした記憶装置に適用される温度検出回路の従来例を示している。温度検知手段２００は、電源ＶＤＤと接地の間に、抵抗器２０１および温度変化に伴って抵抗値が変化するサーミスタ２０２を直列に接続したものであり、検知温度を電圧（温度検知信号ＴＩＮ）として出力する。一方、抵抗器２１１，２１２、抵抗器２２１，２２２、抵抗器２３１，２３２の各組は、それぞれ、電源電圧に対し基準電位ＶＲＡ，ＶＲＢ，ＶＲＣを発生するように構成されている。この基準電位ＶＲＡ，ＶＲＢ，ＶＲＣのそれぞれは、温度Ｔａ，Ｔｂ，Ｔｃにおける温度検知信号ＴＩＮの電位に相当するように予め設定された値である。
【０００５】
比較器２１０，２２０，２３０は、温度検知信号ＴＩＮの電位と、基準電位ＶＲＡ，ＶＲＢ，ＶＲＣの値をそれぞれ比較し、温度検知信号ＴＩＮが基準電位ＶＲＡ，ＶＲＢ，ＶＲＣよりも低電位である場合には“０”を、高電位である場合には“１”を出力するようになっている。レジスタ２１５，２２５，２３５は、比較器２１０，２２０，２３０からの出力をレジスタセット信号ＲＥの立ち上がりエッジで格納する。
【０００６】
サーミスタ２０２の抵抗値は、温度が高くなるにつれて低下する。そのため、温度検知信号ＴＩＮは、図１０のような温度依存性を示す。このとき、比較器２１０，２２０，２３０ないしレジスタ１１５，１２５，１３５の出力である温度データＴＡ，ＴＢ，ＴＣは、図１１に示した表のように与えられ、温度Ｔａ，Ｔｂ，Ｔｃを境界値とする４つの温度範囲に対応する８ビットのデータとなる。これにより、検知温度が４つの温度範囲のいずれに該当するのかが判明する。したがって、従来では、こうして得られた温度情報を基にリフレッシュの周期を制御すれば、リフレッシュ動作における平均消費電流を減少させることができると考えられていた（例えば、特許文献１参照）。
【０００７】
【特許文献１】
特開平５−１８９９６４号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、このような従来の温度検出回路では、基準電位ＶＲＡ，ＶＲＢ，ＶＲＣや比較回路２１０，２２０，２３０などに定常電流が流れるために、消費電流が大きいという問題があった。つまり、温度に応じたタイミング制御を実現し、無駄なリフレッシュ削減を可能にした反面、温度検出回路における消費電流が無視できない程度に大きいことが電力低減の効率を低下させていた。
【０００９】
本発明はかかる問題点に鑑みてなされたもので、その目的は、低い消費電力で動作することができる温度検出回路、および、実効のある電力低減が可能な記憶装置を提供することにある。
【００１０】
【課題を解決するための手段】
本発明の第１の観点に係る温度検出回路は、温度検知素子から出力された温度検知信号に基づいて温度を検出する回路であって、温度検知信号と複数の基準信号のそれぞれとを比較し、その比較結果をそれぞれ出力する比較手段と、温度検出素子および比較手段の少なくとも一方が時間間隔をおいて動作するように制御する制御手段とを備えたものである。
【００１１】
本発明の第１の観点に係る記憶装置は、本発明の第１の観点に係る温度検出回路を備え、この温度検出回路が出力する温度情報に基づいてリフレッシュのタイミングが制御されるように構成されたものである。
【００１２】
本発明の第１の観点に係る温度検出回路および記憶装置では、常に温度検出を行うのではなく、温度検出素子と比較手段の少なくとも一方が時間間隔をおいて動作し、温度検出を行う。すなわち、温度検出回路の各構成要素は、温度検出を行うように定めた期間中のみ動作し、それ以外の期間に電流を消費しないよう、制御手段により制御される。
【００１３】
本発明の第２の観点に係る温度検出回路は、温度検知素子から出力された温度検知信号に基づいて温度を検出する回路であって、温度検知信号と複数の基準信号のそれぞれとを比較し、その比較結果をそれぞれ出力する一の比較手段を備え、一の比較手段が、温度検知信号と複数の基準信号のそれぞれとの比較を時分割的に行うものである。
【００１４】
本発明の第２の観点に係る記憶装置は、本発明の第２の観点に係る温度検出回路を備え、この温度検出回路が出力する温度情報に基づいてリフレッシュのタイミングが制御されるように構成されたものである。
【００１５】
本発明の第２の観点に係る温度検出回路および記憶装置では、同一の比較手段に基準信号が時分割で入力され、温度検知信号との比較結果もまた時分割で出力される。なお、ここでいう「一の比較手段」とは、必ずしも温度検出回路が単一の比較手段を備えることを意味したものではなく、一つの比較手段に着目した場合に、上記のような特徴のある動作を行うという趣旨である。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００１７】
〔第１の実施の形態〕
図１は、本発明の第１の実施の形態に係る記憶装置の概略構成を表している。この記憶装置は、いわゆるＤＲＡＭであり、２値情報を記憶するメモリセルがｍ（行；ロウ）×ｎ（列；カラム）のマトリクス状に配置されたメモリセルアレイ１１１と、情報の書き込みと読み出しに必要な回路によって構成されている。例えば、クロックバッファ１０１は、外部からのクロック信号を受信して内部回路およびタイミングジェネレータ１０３に分配するようになっている。コマンドデコーダ１０２は、外部から入力されるコマンド信号を解読してライト，リード，オート・リフレッシュなどの動作を判別し、クロックバッファ１０１，タイミングジェネレータ１０３に出力する。タイミングジェネレータ１０３は、これらクロックバッファ１０１やコマンドデコーダ１０２からの出力を受け、内部動作に必要な各種タイミングを発生させる。
【００１８】
ここでは、温度検出回路１０４が、メモリチップの内部あるいはその近傍の温度を検出し、検出結果をタイミングジェネレータ１０３，セルフリフレッシュタイマ１０５に出力するようになっている。また、セルフリフレッシュタイマ１０５は、セルフリフレッシュモード時のリフレッシュ動作間隔を決定するクロックを発生するものであり、クロック周波数を温度検出回路４からの検出温度により制御するようになっている。リフレッシュアドレスカウンタ１０６は、リフレッシュ動作を行うたびに１が加算（＋１）されるカウンタであり、リフレッシュ時のロウアドレスを発生する。
【００１９】
ロウアドレスラッチ１０７，カラムアドレスラッチ１０８には、外部より時分割に送られてくるアドレス信号がロウアドレスとカラムアドレスに分けられ、それぞれに格納される。マルチプレクサ１０９は、リフレッシュアドレスと通常動作時のロウアドレスのいずれかを選択してロウデコーダ１１０に入力し、ロウデコーダ１１０は、入力されるロウアドレスに応じてｍ行から１行のセルを選択する。センスアンプ１１２は、こうしてロウアドレスで選択されたｎ個のセルからの微小信号出力を増幅するために設けられ、カラムデコーダ１１３は、カラムアドレスに応じて１つのセル列を選択するようになっている。データ入出力バッファ１１４は、書き込み時には入力されるデータ信号をカラム側の回路に受け渡し、読み出し時にはセンスアンプ１１２からの出力を外部へ受け渡すようになっている。
【００２０】
図２は、このうち温度検出回路１０４の具体的構成を表したものである。この温度検出回路１０４は、トランジスタ３を電源ＶＤＤと回路本体との間に備えたことを除けば、例えばＤＲＡＭに適用されてきた従来の温度検出回路と同様の構成をとることができる。トランジスタ３には、ここではＰチャネル型のＦＥＴが用いられ、電源ＶＤＤと回路本体の間にソース−ドレイン間が接続され、ゲート端子にパワーカット信号ＰＥが入力される。回路本体は、抵抗器１Ａおよびサーミスタ２Ａを直列に接続した温度検知手段１、および基準電位ＶＲＡを発生させる抵抗器１１，１２、基準電位ＶＲＢを発生させる抵抗器２１，２２、基準電位ＶＲＣを発生させる抵抗器３１，３２、並びに比較器１０，２０，３０から構成されている。これら各部に電源ＶＤＤを供給するか否かは、トランジスタ３の開閉状態、ひいてはパワーカット信号ＰＥにより制御されるようになっている。
【００２１】
温度検知手段１は、周囲温度の変化によるサーミスタ２Ａの抵抗値変化を利用し、検出値として温度検知信号ＴＩＮを出力する。また上記の抵抗器１１〜３２を含む回路部分にて発生する基準電位ＶＲＡ，ＶＲＢ，ＶＲＣは、それぞれ、温度Ｔａ，Ｔｂ，Ｔｃにおける温度検知信号ＴＩＮの電位に相当するように設定されている。比較器１０，２０，３０は、それぞれ、温度検知手段１から出力される温度検知信号ＴＩＮと基準電位ＶＲＡ，ＶＲＢ，ＶＲＣの値を比較し、温度検知信号ＴＩＮが基準電位ＶＲＡ，ＶＲＢ，ＶＲＣよりも低電位であれば“０”を、高電位であれば“１”を出力するようになっている。また、ここでは、比較器１０，２０，３０の各出力をレジスタ１５，２５，３５が一旦格納し、温度データＴＡ，ＴＢ，ＴＣとしてタイミングジェネレータ１０３やセルフリフレッシュタイマ１０５に出力するようになっている。これらレジスタ１５，２５，３５は、すべてレジスタセット信号ＲＥによる動作制御を受けるようになっている。
【００２２】
レジスタセット信号ＲＥは、図３（Ａ）に示したように、低レベルの期間と高レベルの期間を交互に繰り返すように設定され、図３（Ｂ）に示したように、レジスタセット信号ＲＥが低レベルから高レベルへ移行する度に、その立ち上がりエッジＲＳにおいてレジスタ１５，２５，３５に温度データＴＡ，ＴＢ，ＴＣが格納される。
【００２３】
これに対し、パワーカット信号ＰＥは、レジスタセット信号ＲＥと同一の信号もしくは同期信号とすると都合がよい。ここでは、パワーカット信号ＰＥをレジスタセット信号ＲＥと同一波形とし、トランジスタ３はパワーカット信号ＰＥが高レベルのときオフ状態、低レベルのときオン状態となるよう設定されている。すなわち、レジスタセット信号ＲＥとパワーカット信号ＰＥは、ともに温度検出期間ｔ１とパワーカット期間ｔ２とを一周期とし、温度検出期間ｔ１では低レベル，パワーカット期間ｔ２では高レベルを保持する。なお、本実施の形態では、トランジスタ３およびパワーカット信号ＰＥが、本発明の「制御手段」に対応している。
【００２４】
次に、この記憶装置の動作について説明する。
【００２５】
書き込み動作は、一旦メモリセルアレイ１１１に記憶されている情報を読み出し、センスアンプ１１２で増幅した後、カラムデコーダ１１３で指定したセル列を外部入力された書き込み用データで置き換えることで行われる。また、読み出し動作においては、外部アドレス信号から得られるロウアドレスによってメモリセルアレイ１１１の１行が特定され、この行に接続されたｎ個のメモリセル各々から情報が読み出され、センスアンプ１１２で増幅される。読み出された情報のうちの１つが、カラムデコーダ１１３から入力されるカラムアドレスに基づいて選択され、データ入出力バッファ１１４を介して外部へ出力される。
【００２６】
このような通常の動作の一方で、記憶装置はリフレッシュ動作も行う。オート・リフレッシュはコマンド信号により指定される動作であり、リフレッシュアドレスカウンタ１０６からの出力がマルチプレクサ１０９からロウデコーダ１１０に入力されることで、セルの行が選択される。選択行におけるｎ個のカラムデータは読み出され、センスアンプ１１２で増幅されて、再度メモリセルに書き込まれる。
【００２７】
また、セルフ・リフレッシュ・モードには、セルフリフレッシュエントリコマンドで入り、このモードに入るとセルフリフレッシュタイマ１０５の制御に基づいて記憶装置内部で自動的にリフレッシュを行う。ここで、セルフリフレッシュタイマ１０５が発生するクロックの周期は、温度検出回路１０４から入力される温度データＴＡ，ＴＢ，ＴＣに基づいて制御されている。
【００２８】
温度検出回路１０４では、温度検出期間ｔ１でのみパワーカット信号ＰＥが低レベルとなってトランジスタ３が導通する。よって、電源ＶＤＤは、この間だけ検出回路本体に電流を供給し、動作させる。ここでの動作は、前述の従来どおりの動作であってよい。こうして比較器１０，２０，３０において得られた検出結果は、温度検出期間ｔ１からパワーカット期間ｔ２へ移行する際、レジスタセット信号ＲＥの遷移によりレジスタ１５，２５，３５に格納される。同時に、パワーカット信号ＰＥは高レベルへ遷移してトランジスタ３を遮断状態とすることから、パワーカット期間ｔ２では、回路本体への電源供給が断たれ、温度検出動作は停止される。
【００２９】
このように、温度検出回路１０４は、常時動作するのではなく、電流供給を受ける温度検出期間ｔ１にしか動作できないようになっており、この温度検出期間ｔ１の内に温度データＴＡ，ＴＢ，ＴＣを検出し、レジスタ１５，２５，３５に格納するまでの動作を行う。パワーカット期間ｔ２には、温度検出回路１０４は、本体部分から電源ＶＤＤが遮断されているために電流消費がない。このパワーカット状態は、次の温度検出期間ｔ１となるまで続き、以上に説明したシーケンス全体は周期的に繰り返される。
【００３０】
このように本実施の形態では、温度検出回路１０４は、電源ＶＤＤと本体部分の間にトランジスタ３を設けることで動作期間を温度検出期間ｔ１に限定し、この期間以外には電流供給を受けないようにしたので、電流消費は動作期間に比例して大幅に削減することができ、低消費電力で動作することが可能となる。つまり、パワーカット期間ｔ２を温度検出期間ｔ１に比して長く設定するほど、温度検出回路１０４の平均消費電流は削減される。よって、記憶装置では、セルフリフレッシュタイマ１０５の発生周期を温度検出回路１０４が検出した温度データＴＡ，ＴＢ，ＴＣに基づいて制御するようにしたので、メモリの温度に対応したタイミング制御により無駄なリフレッシュが削減され、なおかつ、温度検出に要する電力消費が少なくて済み、装置全体として効率よく消費電力を低減することができる。
【００３１】
〔第２の実施の形態〕
図４は、第２の実施の形態に係る温度検出回路の構成を表している。この温度検出回路は、第１の実施の形態における温度検出回路１０４と同様、ＤＲＡＭに組み込まれている。なお、第１の実施の形態と同様の構成要素については同一の符号を付し、説明を適宜省略するものとする。
【００３２】
ここでは、温度検知信号ＴＩＮとの比較対象である基準電位ＶＲは、抵抗器３１と、これに直列に接続された抵抗器１３，２３，３２からなる可変抵抗器によって発生する可変の電位となっている。抵抗器１３，２３，３２は、並列に接続されており、抵抗器１３と接地との間にはトランジスタ１６が、抵抗器２３と接地との間にはトランジスタ２６がそれぞれ設けられている。すなわち、これらトランジスタ１６，２６の開閉状態によって可変抵抗器の総抵抗値が変化し、基準電位ＶＲの値も変化するようになっている。前述のように、抵抗器３１と抵抗器３２の組み合わせからは基準電位ＶＲＣが発生する。これは可変抵抗器が抵抗器３２のみである場合に相当する。ここでは、可変抵抗器が抵抗器３２，１３で構成される場合には基準電位ＶＲＡが、可変抵抗器が抵抗器３２，２３で構成される場合には基準電位ＶＲＢがそれぞれ発生するよう、抵抗器１３，２３の値が設定される。
【００３３】
トランジスタ１６，２６は、例えばＮチャネル型のＦＥＴであり、それぞれのドレイン端子は抵抗器１３，２３に接続され、ソース端子はともに接地されている。また、トランジスタ１６，２６のゲート端子は、それぞれインバータ１７，２７を介してレジスタセット信号ＲＥＡ，ＲＥＢの信号線に接続されている。
【００３４】
比較器４０には、温度検知信号ＴＩＮと基準電位ＶＲが入力され、その比較結果はレジスタ１５，２５，３５のいずれかに出力される。また、レジスタ１５，２５，３５のそれぞれには、レジスタセット信号ＲＥＡ，ＲＥＢ，ＲＥＣが入力される。
【００３５】
次に、この温度検出回路の動作について説明する。
【００３６】
図５は、この温度検出回路の動作タイミングを示している。同図に示したように、ここでは、レジスタセット信号ＲＥＡ，ＲＥＢ，ＲＥＣの低レベル出力期間は、温度検出期間ｔ１において時分割されている。まず、レジスタセット信号ＲＥＡのみが低レベルとなる状態では、このレジスタセット信号ＲＥＡはインバータ１７で反転され、高レベルの状態でトランジスタ１６のゲートに入力される。その結果、トランジスタ１６は導通し、抵抗器３１と抵抗器３２，１３の組み合わせから基準電位ＶＲＡが発生する。比較器４０は、温度検知信号ＴＩＮと基準電位ＶＲＡとを比較し、比較結果を出力する。このデータは、レジスタ１５，２５，３５に出力されるが、レジスタセット信号ＲＥＡが低レベルから高レベルへ移行する際に、この信号が入力されているレジスタ１５のみが立ち上がりエッジＲＳにおいて選択され、ここに温度データＴＡとして格納される。
【００３７】
次いで、レジスタセット信号ＲＥＢのみが低レベルとなる状態では、レジスタセット信号ＲＥＢの反転出力がゲートに入力されることで、トランジスタ２６が導通する。この場合には、抵抗器３１と抵抗器３２，２３の組み合わせから基準電位ＶＲＢが発生する。比較器４０は、温度検知信号ＴＩＮと基準電位ＶＲＢとを比較し、比較結果を出力する。このデータは、レジスタセット信号ＲＥＢの立ち上がりエッジＲＳにおいて、レジスタ２５に温度データＴＢとして格納される。
【００３８】
さらに、レジスタセット信号ＲＥＣのみが低レベルとなる状態では、トランジスタ２６，３６は共に遮断されたままである。この場合には、抵抗器３１と抵抗器３２によって基準電位ＶＲＣが発生する。比較器４０は、温度検知信号ＴＩＮと基準電位ＶＲＣとを比較し、比較結果を出力する。このデータは、レジスタセット信号ＲＥＣの立ち上がりエッジＲＳにおいて、レジスタ３５に温度データＴＣとして格納される。さらに、パワーカット信号ＰＥが高レベルに遷移することにより、トランジスタ３が遮断され、温度検出回路は非動作状態となる。こうして、回路の状態は、温度検出期間ｔ１からパワーカット期間ｔ２へと移行する。
【００３９】
温度検出期間ｔ１では、このような時分割動作によって温度データＴＡ，ＴＢ，ＴＣがレジスタ１５，２５，３５に格納される。温度データＴＡ，ＴＢ，ＴＣは、一連のデータとしてタイミングジェネレータ１０３やセルフリフレッシュタイマ１０５に出力され、セルフリフレッシュのタイミングを変調する制御に用いられる。
【００４０】
このように本実施の形態では、基準電位ＶＲを、レジスタセット信号ＲＥＡ，ＲＥＢ，ＲＥＣに応じて基準電位ＶＲＡ，ＶＲＢ，ＶＲＣと変化するように抵抗器を構成し、温度検出回路全体が各基準電位ＶＲＡ，ＶＲＢ，ＶＲＣを単位として時分割で動作するようにしたので、その平均消費電流を大幅に削減することができる。また、単一の比較器４０で複数の基準電位に対する動作を行う構成としたことにより、回路規模を縮小することができる。その他の効果については、第１の実施の形態と同様である。
【００４１】
〔変形例〕
図６は、第２の実施の形態の温度検出回路の変形例を表している。第２の実施の形態では、基準電位ＶＲをレジスタセット信号ＲＥＡ，ＲＥＢ，ＲＥＣに応じて基準電位ＶＲＡ，ＶＲＢ，ＶＲＣと変化するように説明したが、逆に基準電位ＶＲは固定しておき、温度検知信号ＴＩＮの大きさの方を相対的に変化させるようにしてもよい。具体的には、本変形例のように、温度検知手段１の抵抗器１Ａに対して抵抗器２８と抵抗器３８をそれぞれトランジスタ２９，３９を介して並列接続し、トランジスタ２９にはレジスタセット信号ＲＥＢがゲート入力し、トランジスタ３９にはレジスタセット信号ＲＥＣがゲート入力する構成とすることが考えられる。このような温度検出回路は、抵抗器１Ａに抵抗器２８，３８のいずれか一方、または両方を接続させるように制御することによって、上記第２の実施の形態と同様の機能をなし遂げることができる。
【００４２】
上記各実施の形態のように温度検知素子としてサーミスタ２Ａを用いる場合には、サーミスタ２Ａは集積化が困難であることから、図７のように半導体集積回路１５０の外部に実装することが好ましい（なお、比較回路６０は比較器１０〜４０を代表的に表している。比較回路６０など、サーミスタ２Ａ以外の回路部分は半導体集積回路１５０に内蔵されている）。
【００４３】
以上、実施の形態および実施例を挙げて本発明を説明したが、本発明はこれらの実施の形態および実施例に限定されるものではなく、種々の変形実施が可能である。例えば、温度検知素子としてバイポーラトランジスタ３Ａを用い、図８のように接続してベース−エミッタ間の逆方向降伏電圧を利用することもできる。この場合には、温度検知手段，比較回路６０を含む温度検出回路１２４の全体が半導体集積回路１５０の内部に集積化される。なお、トランジスタ３Ａにおける電圧の温度変化は微小なため、出力される温度検出信号を比較回路６０に入力する前にオペアンプ等の信号増幅回路４Ａで増幅しておくとよい。
【００４４】
また、第２の実施の形態およびその変形例では、第１の実施の形態と同様に電源ＶＤＤと回路本体部との間にトランジスタ３を付設していたが、パワーカット用のトランジスタを必ずしも用いなくともよく、単に個々の温度データを検出する動作を時分割に行うものであってもよい。ただし、上記第２の実施の形態の構成では、時分割動作による消費電流低減の効果と動作期間以外におけるパワーカット効果との双方により、より効率良く動作させることが可能である。また、この場合の温度検出回路は、時分割的に動作する比較手段として比較器４０のみを備えるものとして説明したが、複数の比較器をそれぞれ時分割的に動作させるものであっても構わない。
【００４５】
さらに、実施の形態では、トランジスタ３を温度検出回路本体のすべての構成要素に対する電源ＶＤＤの電流供給経路上に配置するようにしたが、回路構成によっては、構成要素ごとの各電流経路に個別のトランジスタを設けるようにしても構わない。また、本発明の開閉スイッチは、必ずしも温度検出回路本体の全ての構成要素に対して設けなくともよく、これらのうちの少なくともいずれかに対して設けられていてよい。
【００４６】
【発明の効果】
以上説明したように、本発明の第１の観点に係る温度検出回路によれば、温度検知素子から出力された温度検知信号と複数の基準信号のそれぞれとを比較し、その比較結果をそれぞれ出力する比較手段と、温度検出素子および比較手段の少なくとも一方が時間間隔をおいて動作するように制御する制御手段とを備えるようにしたので、少なくとも温度検出素子，比較手段の一方を含む温度検出回路の構成要素は、温度検出を行うように定めた期間中においてのみ動作し、温度検出を行わない期間では動作せず、また電流が消費されない。したがって、この温度検出回路では、その動作期間に比例して電流消費が大幅に削減され、低消費電力化を実現することが可能となる。
【００４７】
また、本発明の第１の観点に係る記憶装置によれば、本発明の第１の観点に係る温度検出回路を備え、この温度検出回路からの出力に基づいてリフレッシュのタイミングが制御されるようにしたので、温度検出に要する電流消費が少なく、無駄なリフレッシュが削減されることから、実効的に消費電力を低減することが可能である。
【００４８】
本発明の第２の観点に係る温度検出回路によれば、温度検知素子から出力された温度検知信号に基づいて温度を検出する回路であって、温度検知信号と複数の基準信号のそれぞれとを比較し、その比較結果をそれぞれ出力する一の比較手段を備え、一の比較手段が、温度検知信号と複数の基準信号のそれぞれとの比較を時分割的に行うようにしたので、温度検出のための複数の基準信号が同一の比較手段に時分割で入力され、温度検知信号との比較結果もまた時分割で出力される。したがって、従来の温度検出回路のように、基準信号ごとの温度検出動作を同時並列的に行う場合に比べ、平均消費電流を大幅に削減することができる。また、同一の比較手段で複数の信号基準値に対する動作を行うために比較回路が省かれることから、回路規模を縮小することができる。
【００４９】
また、本発明の第２の観点に係る記憶装置によれば、本発明の第２の観点に係る温度検出回路を備え、この温度検出回路からの出力に基づいてリフレッシュのタイミングが制御されるようにしたので、温度検出に要する電流消費が少なく、無駄なリフレッシュが削減されることから、実効的に消費電力を低減することが可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る記憶装置（ＤＲＡＭ）の構成図である。
【図２】図１に示した温度検出回路の構成を表すブロック図である。
【図３】図１に示した温度検出回路の動作を説明するタイミングチャートである。
【図４】第２の実施の形態に係る温度検出回路の構成を表すブロック図である。
【図５】図４に示した温度検出回路の動作を説明するタイミングチャートである。
【図６】図４に示した温度検出回路の変形例を示す部分構成図である。
【図７】図１に示した記憶装置に対する温度検出回路の実装状態を説明するための図である。
【図８】図７に示した温度検出回路の実装状態の変形例を示す図である。
【図９】従来の温度検出回路の構成図である。
【図１０】図９に示した温度検出回路における温度検出信号と検知温度との関係を表す図である。
【図１１】図９に示した温度検出回路における温度データと検知温度との関係を表す図である。
【符号の説明】
１…温度検知手段、１Ａ…抵抗器、２Ａ…サーミスタ、３…トランジスタ、１０，２０，３０，４０…比較器、１１〜１３，２１〜２３，３１，３２…抵抗器、１６，２６，２９，３９…トランジスタ、１７，２７…インバータ、１５，２５，３５…レジスタ、１０４…温度検出回路、１０５…セルフリフレッシュタイマ、ＴＩＮ…温度検知信号、ＶＲ，ＶＲＡ，ＶＲＢ，ＶＲＣ…基準電位、ＰＥ…パワーカット信号、ＲＥ，ＲＥＡ，ＲＥＢ，ＲＥＣ…レジスタセット信号、ＴＡ，ＴＢ，ＴＣ…温度データ、ｔ１…温度検出期間、ｔ２…パワーカット期間。
Claims (13)
- 温度検知素子から出力された温度検知信号に基づいて温度を検出する回路であって、
前記温度検知信号と複数の基準信号のそれぞれとを比較し、その比較結果をそれぞれ出力する比較手段と、
前記温度検出素子および前記比較手段の少なくとも一方が時間間隔をおいて動作するように制御する制御手段と
を備えたことを特徴とする温度検出回路。 - 前記制御手段は、前記温度検出素子および前記比較手段の少なくとも一方に対する電力の遮断および供給を制御する開閉スイッチを含んで構成されている
ことを特徴とする請求項１に記載の温度検出回路。 - 前記比較結果を、前記基準信号の大きさに対応するビット桁についての２値の温度情報として保持する保持手段をさらに備え、
前記保持手段は、前記開閉スイッチの動作に同期して前記温度情報を出力する
ことを特徴とする請求項２に記載の温度検出回路。 - 前記複数の基準信号を生成する基準信号生成手段をさらに備え、
前記制御手段は、前記基準信号生成手段もまた時間間隔をおいて動作するように制御する
ことを特徴とする請求項１に記載の温度検出回路。 - 前記制御手段は、前記基準信号生成手段に対する電力の遮断および供給を制御する開閉スイッチを含んで構成されている
ことを特徴とする請求項４に記載の温度検出回路。 - 前記比較手段は複数の比較器を有し、
各比較器が、前記温度検知信号と前記複数の基準信号のそれぞれとの比較を行うことを特徴とする請求項１に記載の温度検出回路。 - 前記比較手段は一の比較器を有し、
前記一の比較器が、前記温度検知信号と前記複数の基準信号のそれぞれとの比較を時分割的に行う
ことを特徴とする請求項１に記載の温度検出回路。 - 前記複数の基準信号の各々が時分割的に前記一の比較器に入力される
ことを特徴とする請求項７に記載の温度検出回路。 - 前記温度検知信号が複数生成され、
これらの複数の温度検知信号の各々が時分割的に前記一の比較器に入力されることを特徴とする請求項７に記載の温度検出回路。 - 前記温度検知信号が複数生成され、
これらの複数の温度検知信号の各々が時分割的に前記一の比較器に入力されることを特徴とする請求項８に記載の温度検出回路。 - 温度検知素子から出力された温度検知信号に基づいて温度を検出する回路であって、
前記温度検知信号と複数の基準信号のそれぞれとを比較し、その比較結果をそれぞれ出力する一の比較手段を備え、
前記一の比較手段が、前記温度検知信号と前記複数の基準信号のそれぞれとの比較を時分割的に行う
ことを特徴とする温度検出回路。 - データを記憶する記憶部と、
温度検知素子から出力された温度検知信号と複数の基準信号のそれぞれとを比較してその比較結果をそれぞれ出力する複数の比較手段と、前記温度検出素子および前記比較手段の少なくとも一方が時間間隔をおいて動作するように制御する制御手段とを含み、前記比較結果を温度情報として出力する温度検出回路と、
この温度検出回路により検出された温度に応じて前記記憶部におけるリフレッシュのタイミングを制御するリフレッシュ制御回路と
を備えたことを特徴とする記憶装置。 - データを記憶する記憶部と、
前記温度検知信号と複数の基準信号のそれぞれとを比較し、その比較結果をそれぞれ出力する一の比較手段を含み、前記比較結果を温度情報として出力する温度検出回路と、
この温度検出回路により検出された温度に応じて前記記憶部におけるリフレッシュのタイミングを制御するリフレッシュ制御回路と
を備え、
前記一の比較手段が、前記温度検知信号と前記複数の基準信号のそれぞれとの比較を時分割的に行うことを特徴とする記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003083578A JP2004294117A (ja) | 2003-03-25 | 2003-03-25 | 温度検出回路および記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003083578A JP2004294117A (ja) | 2003-03-25 | 2003-03-25 | 温度検出回路および記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004294117A true JP2004294117A (ja) | 2004-10-21 |
Family
ID=33399013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003083578A Pending JP2004294117A (ja) | 2003-03-25 | 2003-03-25 | 温度検出回路および記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004294117A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006040527A (ja) * | 2004-07-29 | 2006-02-09 | Samsung Electronics Co Ltd | セルフリフレッシュ周期制御回路 |
| JP2007225477A (ja) * | 2006-02-24 | 2007-09-06 | Elpida Memory Inc | 温度検出回路、及び、半導体装置 |
| JP2012108087A (ja) * | 2010-10-28 | 2012-06-07 | Seiko Instruments Inc | 温度検知装置 |
| KR101242809B1 (ko) * | 2004-12-01 | 2013-03-12 | 프리스케일 세미컨덕터, 인크. | 온도 기반 ｄｒａｍ 리프레시 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6033022A (ja) * | 1983-08-01 | 1985-02-20 | Kobe Steel Ltd | 温度監視方法 |
| JPH07296582A (ja) * | 1994-04-21 | 1995-11-10 | Goldstar Electron Co Ltd | メモリセルアレイのセルフリフレッシュ制御回路 |
| JP2001141572A (ja) * | 1999-11-15 | 2001-05-25 | Mitsubishi Electric Corp | マイクロコンピュータおよびチップ温度検出方法 |
-
2003
- 2003-03-25 JP JP2003083578A patent/JP2004294117A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6033022A (ja) * | 1983-08-01 | 1985-02-20 | Kobe Steel Ltd | 温度監視方法 |
| JPH07296582A (ja) * | 1994-04-21 | 1995-11-10 | Goldstar Electron Co Ltd | メモリセルアレイのセルフリフレッシュ制御回路 |
| JP2001141572A (ja) * | 1999-11-15 | 2001-05-25 | Mitsubishi Electric Corp | マイクロコンピュータおよびチップ温度検出方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006040527A (ja) * | 2004-07-29 | 2006-02-09 | Samsung Electronics Co Ltd | セルフリフレッシュ周期制御回路 |
| KR101242809B1 (ko) * | 2004-12-01 | 2013-03-12 | 프리스케일 세미컨덕터, 인크. | 온도 기반 ｄｒａｍ 리프레시 |
| JP2007225477A (ja) * | 2006-02-24 | 2007-09-06 | Elpida Memory Inc | 温度検出回路、及び、半導体装置 |
| JP2012108087A (ja) * | 2010-10-28 | 2012-06-07 | Seiko Instruments Inc | 温度検知装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4979589B2 (ja) | ダイナミックランダムアクセスメモリデバイスの拡張リフレッシュ期間中の電力消費を低減させるためのシステムおよび方法 | |
| KR20080081042A (ko) | 온도 감지기를 갖는 메모리 디바이스로부터의 온도데이터를 제공하기 위한 시스템 및 방법 | |
| US8111575B2 (en) | Semiconductor device | |
| US5278797A (en) | Semiconductor memory device capable of executing non-periodic refreshing operations | |
| JP5099674B2 (ja) | 半導体集積回路 | |
| US8159885B2 (en) | Refresh control circuit and semiconductor memory device and memory system including the same | |
| WO1996028825A1 (fr) | Memoire a semi-conducteur | |
| US6778003B1 (en) | Method and circuit for adjusting a voltage upon detection of a command applied to an integrated circuit | |
| JP4495854B2 (ja) | 半導体メモリ装置及びそれの読み出し方法 | |
| US6813207B2 (en) | Semiconductor memory device | |
| JP2003272390A (ja) | 半導体記憶装置 | |
| JP2004294117A (ja) | 温度検出回路および記憶装置 | |
| US7869244B2 (en) | Digital memory with controllable input/output terminals | |
| JP4366968B2 (ja) | 温度検出回路および記憶装置 | |
| JP2015232772A (ja) | システムの制御方法及びシステム | |
| JP2007220233A (ja) | 半導体記憶装置、半導体装置及び電子装置 | |
| JP3415248B2 (ja) | セルフリフレッシュ回路、半導体記憶装置及びセルフリフレッシュ方法 | |
| JPS6196588A (ja) | 半導体記憶装置 | |
| JP3933217B2 (ja) | 電圧供給回路 | |
| JP4031546B2 (ja) | 半導体装置 | |
| JPH1116351A (ja) | ダイナミック型半導体記憶装置 | |
| JPS62165784A (ja) | 半導体記憶装置 | |
| KR20190058262A (ko) | 휘발성 메모리 디바이스 및 그 셀프 리프레쉬 방법 | |
| KR20040041330A (ko) | 리프레쉬 전류를 감소시키는 내부 전압 발생 회로를 갖는반도체 메모리 장치 | |
| JPS623485A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060302 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090501 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091020 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101118 |