JP4366968B2 - 温度検出回路および記憶装置 - Google Patents
温度検出回路および記憶装置 Download PDFInfo
- Publication number
- JP4366968B2 JP4366968B2 JP2003083577A JP2003083577A JP4366968B2 JP 4366968 B2 JP4366968 B2 JP 4366968B2 JP 2003083577 A JP2003083577 A JP 2003083577A JP 2003083577 A JP2003083577 A JP 2003083577A JP 4366968 B2 JP4366968 B2 JP 4366968B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature detection
- temperature
- detection circuit
- comparison
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measuring Temperature Or Quantity Of Heat (AREA)
- Dram (AREA)
Description
【発明の属する技術分野】
本発明は、周囲温度を検出し、デジタル信号に変換して出力する温度検出回路、および周囲温度に応じてリフレッシュのタイミング周期が制御される記憶装置に関する。
【0002】
【従来の技術】
従来より、コンピュータ装置などに使用される記憶装置として、ダイナミック型記憶素子により構築された半導体メモリLSI、例えばSDRAM(Synchronous Dynamic Random Access Memory)がよく用いられている。この種の記憶素子は電荷蓄積の有無によって2値情報を表現するが、放っておくと電荷が電流として漏れ、一定時間後には電荷が消失してしまうという性質がある。そのため、記憶装置は、定期的に電荷を最補充してデータの喪失を防ぐリフレッシュと呼ばれる作業を必要としており、外部装置からのリフレッシュ要求に基づいてリフレッシュ動作を行うオート・リフレッシュ機能や、外部装置から状態を設定するだけでメモリLSI自体が自動的にリフレッシュ動作を実行するセルフ・リフレッシュ機能を備えたものとなっている。このうちセルフ・リフレッシュ機能は、パーソナルコンピュータ、PDA(Personal Digital Assistant)、携帯電話などにおいて、バッテリ電源で記憶内容を長期間保持することを目的として使用されている。
【0003】
ところで、ダイナミック型記憶素子における記憶情報の保持時間は、温度に大きく依存しており、温度が10℃低下すると記憶保持時間は約1.5倍に増加することが知られている。このため、記憶素子の温度を検出し、検出温度に応じてリフレッシュの周期を変えることにより、低温時における無駄なリフレッシュを省き、消費電流を大幅に低減することが提案されてきていた。
【0004】
温度検知手段200は、電源VDDと接地の間に、抵抗器201および温度変化に伴って抵抗値が変化するサーミスタ202を直列に接続したものであり、検知温度を電圧(温度検知信号TIN)として出力する。一方、抵抗器211,212、抵抗器221,222、抵抗器231,232の各組は、それぞれ、電源電圧に対し基準電位VRA,VRB,VRCを発生するように構成されている。この基準電位VRA,VRB,VRCのそれぞれは、温度Ta,Tb,Tcにおける温度検知信号TINの電位に相当するように予め設定された値である。
【0005】
比較器210,220,230は、温度検知信号TINの電位と、基準電位VRA,VRB,VRCの値をそれぞれ比較し、温度検知信号TINが基準電位VRA,VRB,VRCよりも低電位である場合には“0”を、高電位である場合には“1”を出力するようになっている。レジスタ215,225,235は、比較器210,220,230からの出力をレジスタセット信号REの立ち上がりエッジで格納する。
【0006】
サーミスタ202の抵抗値は、温度が高くなるにつれて低下する。そのため、温度検知信号TINは、図9のような温度依存性を示す。このとき、比較器210,220,230ないしレジスタ115,125,135の出力である温度データTA,TB,TCは、図10に示した表のように与えられ、温度Ta,Tb,Tcを境界値とする4つの温度範囲に対応する8ビットのデータとなる。これにより、検知温度が4つの温度範囲のいずれに該当するのかが判明する。そこで、従来では、このようにして得られた温度情報を基にリフレッシュの周期を制御すれば、リフレッシュ動作における平均消費電流を減少させることができると考えられていた(例えば、特許文献1参照)。
【0007】
【特許文献1】
特開平5−189964号公報
【0008】
【発明が解決しようとする課題】
しかしながら、このような従来の温度検出回路では、基準電位VRA,VRB,VRCや比較回路210,220,230などに定常電流が流れるために、消費電流が大きいという問題があった。つまり、温度に応じたタイミング制御を実現し、無駄なリフレッシュ削減を可能にした反面、温度検出回路における消費電流が無視できない程度に大きいことが電力低減の効率を低下させていた。
【0009】
本発明はかかる問題点に鑑みてなされたもので、その目的は、低い消費電力で動作することができる温度検出回路、および、実効のある電力低減が可能な記憶装置を提供することにある。
【0010】
【課題を解決するための手段】
本発明の温度検出回路は、温度検知素子から出力された温度検知信号に基づいて温度を検出する回路であって、温度検知信号と複数の基準信号のそれぞれとを比較し、その比較結果をそれぞれ出力する複数の比較手段を備え、比較結果に応じて、少なくとも比較手段に対する電流供給を遮断するようにしたものである。
【0011】
本発明の記憶装置は、本発明の温度検出回路を備え、この温度検出回路が出力する温度情報に基づいてリフレッシュのタイミングが制御されるように構成されたものである。
【0012】
本発明の温度検出回路および記憶装置では、複数の比較手段によって、温度検知信号と複数の基準信号のそれぞれとの比較結果が出力される。この比較結果に応じて少なくとも比較手段に対する電流供給が遮断され、消費電流が削減される。
【0013】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【0014】
〔第1の実施の形態〕
図1は、本発明の第1の実施の形態に係る記憶装置の概略構成を表している。この記憶装置は、いわゆるDRAMであり、2値情報を記憶するメモリセルがm(行;ロウ)×n(列;カラム)のマトリクス状に配置されたメモリセルアレイ111と、情報の書き込みと読み出しに必要な回路によって構成されている。例えば、クロックバッファ101は、外部からのクロック信号を受信して内部回路およびタイミングジェネレータ103に分配するようになっている。コマンドデコーダ102は、外部から入力されるコマンド信号を解読してライト,リード,オート・リフレッシュなどの動作を判別し、クロックバッファ101,タイミングジェネレータ103に出力する。タイミングジェネレータ103は、これらクロックバッファ101やコマンドデコーダ102からの出力を受け、内部動作に必要な各種タイミングを発生させる。
【0015】
ここでは、温度検出回路104が、メモリチップの内部あるいはその近傍の温度を検出し、検出結果をタイミングジェネレータ103,セルフリフレッシュタイマ105に出力するようになっている。また、セルフリフレッシュタイマ105は、セルフリフレッシュモード時のリフレッシュ動作間隔を決定するクロックを発生するものであり、クロック周波数を温度検出回路4からの検出温度により制御するようになっている。リフレッシュアドレスカウンタ106は、リフレッシュ動作を行うたびに1が加算(+1)されるカウンタであり、リフレッシュ時のロウアドレスを発生する。
【0016】
ロウアドレスラッチ107,カラムアドレスラッチ108には、外部より時分割に送られてくるアドレス信号がロウアドレスとカラムアドレスに分けられ、それぞれに格納される。マルチプレクサ109は、リフレッシュアドレスと通常動作時のロウアドレスのいずれかを選択してロウデコーダ110に入力し、ロウデコーダ110は、入力されるロウアドレスに応じてm行から1行のセルを選択する。センスアンプ112は、こうしてロウアドレスで選択されたn個のセルからの微小信号出力を増幅するために設けられ、カラムデコーダ113は、カラムアドレスに応じて1つのセル列を選択するようになっている。データ入出力バッファ114は、書き込み時には入力されるデータ信号をカラム側の回路に受け渡し、読み出し時にはセンスアンプ112からの出力を外部へ受け渡すようになっている。
【0017】
図2は、このうち温度検出回路の具体的構成を表したものである。この温度検出回路104の基本構成は、例えばDRAMに適用されてきた従来の温度検出回路と同様である。すなわち、温度検出回路104は、抵抗器1Aおよびサーミスタ2Aを直列に接続した温度検知手段1、および、基準電位VRAを発生させる抵抗器11,12、基準電位VRBを発生させる抵抗器21,22、基準電位VRCを発生させる抵抗器31,32、比較器10,20,30、並びにレジスタ15,25,35から構成されている。さらに、ここでは、レジスタ25からの出力が、トランジスタ16のゲート端子および比較器10に、またレジスタ35からの出力が、トランジスタ26のゲート端子および比較器20にそれぞれ入力されるようになっている。
【0018】
温度検知手段1は、周囲温度の変化によるサーミスタ2Aの抵抗値変化を利用し、検出値として温度検知信号TINを出力する。また上記の抵抗器11〜32を含む回路部分にて発生する基準電位VRA,VRB,VRCは、それぞれ、温度Ta,Tb,Tcにおける温度検知信号TINの電位に相当するように設定されている。なお、ここでは、基準電位VRAを発生する抵抗器11,12と電源VDDとの間に、トランジスタ16がソース−ドレイン間で接続されている。また、基準電位VRBを発生する抵抗器21,22と電源VDDとの間に、トランジスタ26がソース−ドレイン間で接続されている。これらのトランジスタ16,26は、ゲート入力値が“1”であれば遮断され、“0”であれば導通するようになっている。
【0019】
比較器10,20,30は、定電流源を使用した差動回路などで構成されており、それぞれ、温度検知手段1から出力される温度検知信号TINと基準電位VRA,VRB,VRCの値を比較し、温度検知信号TINが基準電位VRA,VRB,VRCよりも低電位であれば“0”を、高電位であれば“1”を出力するようになっている。また、比較器10,20,30の各出力はレジスタ15,25,35が一旦格納し、温度データTA,TB,TCとしてタイミングジェネレータ103やセルフリフレッシュタイマ105に出力するようになっている。これらレジスタ15,25,35は、すべてレジスタセット信号REによる制御下で動作する。
【0020】
また、ここでは、比較器10は、レジスタ25からの信号入力を受け、信号値が“1”である場合に定電流源を遮断すると共に強制的に“1”を出力するように構成されている。また、比較器20は、レジスタ35からの信号入力を受け、信号値が“1”である場合に定電流源を遮断すると共に強制的に“1”を出力するようになっている。なお、本実施の形態における温度データTA,TB,TCを揃えたものは1つの温度情報を示すデータであって、本発明の「温度情報」に対応している。
【0021】
次に、この記憶装置の動作について説明する。
【0022】
書き込み動作は、一旦メモリセルアレイ111に記憶されている情報を読み出し、センスアンプ112で増幅した後、カラムデコーダ113で指定したセル列を外部入力された書き込み用データで置き換えることで行われる。また、読み出し動作においては、外部アドレス信号から得られるロウアドレスによってメモリセルアレイ111の1行が特定され、この行に接続されたn個のメモリセル各々から情報が読み出され、センスアンプ112で増幅される。読み出された情報のうちの1つが、カラムデコーダ113から入力されるカラムアドレスに基づいて選択され、データ入出力バッファ114を介して外部へ出力される。
【0023】
このような通常の動作の一方で、記憶装置はリフレッシュ動作も行う。オート・リフレッシュはコマンド信号により指定される動作であり、リフレッシュアドレスカウンタ106からの出力がマルチプレクサ109からロウデコーダ110に入力されることで、セルの行が選択される。選択行におけるn個のカラムデータは読み出され、センスアンプ112で増幅されて、再度メモリセルに書き込まれる。
【0024】
また、セルフ・リフレッシュ・モードには、セルフリフレッシュエントリコマンドで入り、このモードに入るとセルフリフレッシュタイマ105の制御に基づいて記憶装置内部で自動的にリフレッシュを行う。ここで、セルフリフレッシュタイマ105が発生するクロックの周期は、温度検出回路104から入力される温度データTA,TB,TCに基づいて制御されている。
【0025】
温度検出回路104では、温度検知手段1が、検知温度を温度検知信号TINとして出力する。その一方、抵抗器11,12、抵抗器21,22、抵抗器31,32の各組は、それぞれ基準電位VRA,VRB,VRCを発生する。比較器10,20,30は、温度検知信号TINの電位と、基準電位VRA,VRB,VRCの値をそれぞれ比較し、温度検知信号TINが基準電位VRA,VRB,VRCよりも低電位である場合には“0”を、高電位である場合には“1”を出力する。これら比較器10,20,30からの出力は、それぞれレジスタ15,25,35にレジスタセット信号REのタイミングに応じて格納される。また、レジスタ15,25,35のそれぞれは、格納した2値信号を温度データTA,TB,TCとして出力する。
【0026】
図3は、検知温度範囲と温度データTA,TB,TCおよびパワーカットされる比較器の関係を表したものである。このように、温度データTA,TB,TCからなる温度情報は、温度データTC側を上位桁とし、最上位桁からみて最初に“1”となる桁から下位の桁はすべて“1”となっている。これは、温度検知信号TINが、ある基準電位より大きければ、それよりも低い基準電位と比較しても必ず大きいことによる。ここで、温度検出回路104は、前述のように動作したうえで、この温度情報のビット桁の表現規則を利用して次の動作を行う。
【0027】
検知温度がTb〜Tc、すなわち、温度データTA,TB,TCが“110”の場合には、温度データTBが“1”であるためにトランジスタ16がオフ状態になり、抵抗器11、12への電流供給が遮断される。と同時に、比較器10では定電流源が遮断され、強制的に“1”を出力するようになる。したがって、温度データTBが“1”となる場合には、比較器10をパワーカットしながら、その出力である温度データTAは“1”の状態を保つ。
【0028】
また、検知温度がTc以上すなわち温度データTA,TB,TCが“111”の場合には、温度データTCが“1”であるためにトランジスタ26がオフ状態となって抵抗器21、22への電流供給が遮断され、比較器20では定電流源が遮断され、強制的に“1”を出力するようになる。また、このときは温度データTBも“1”であることから、トランジスタ16もオフ状態となり、比較器10においても電流供給は遮断され、強制的に“1”が出力される。したがって、比較器10,20をパワーカットしながら、これらの出力である温度データTA,TBは“1”の状態を保つ。
【0029】
さらにその後、検知温度が下がった場合、例えば検知温度がTc以上の範囲からTb〜Tcの範囲へ変化した場合には、温度データTCが“1”から“0”となる。すると、トランジスタ26はオフ状態からオン状態となり、比較器20も電流供給を受けて動作するようになる。よって、温度データTBは、通常どおり実測値が出力されるようになる。こうした動作は、温度データTBが“1”から“0”へと変化する場合にも同様であり、温度データTAは実測値が出力されるようになる。
【0030】
このように本実施の形態の温度検出回路104では、電源VDDと基準電位VRA,VRBを発生する抵抗器との間にそれぞれトランジスタ16,26を設け、トランジスタ16のゲート端子および比較器10には温度データTBを、トランジスタ26のゲート端子および比較器20には温度データTCを入力するようにしたので、温度情報のビット桁の表現規則から導出できることから実測値でなくともよいビット桁の温度データについては強制出力され、その温度データを検出するための抵抗器,比較器の電流供給は遮断される。よって、電流消費を大幅に削減することができる。また、本実施の形態の記憶装置においては、温度検出回路104が検出した温度データTA,TB,TCに基づいてセルフリフレッシュタイマ105の発生周期を制御するようにしたので、メモリの温度に対応したタイミング制御により無駄なリフレッシュは削減され、また温度検出回路104における電流消費が少ないことから、装置全体として効率よく消費電力を低減することができる。
【0031】
〔第2の実施の形態〕
図4は、第2の実施の形態に係る温度検出回路の構成を表している。この温度検出回路は、第1の実施の形態における温度検出回路104と同様、DRAMに組み込まれている。なお、第1の実施の形態と同様の構成要素については同一の符号を付し、説明を適宜省略するものとする。
【0032】
ここでは、電源VDDと回路本体との間にトランジスタ3が設けられている。トランジスタ3には、ここではPチャネル型のFETが用いられ、電源VDDと回路本体の間にソース−ドレイン間が接続され、ゲート端子にパワーカット信号PEが入力される。すなわち、回路本体の各部に電源VDDを供給するか否かは、トランジスタ3の開閉状態、ひいてはパワーカット信号PEにより制御されるようになっている。
【0033】
パワーカット信号PEは、例えば、レジスタセット信号REの同期信号とすると都合がよい。レジスタセット信号REは、図5(A)に示したように、低レベルの期間と高レベルの期間を交互に繰り返すように設定されており、図5(B)に示したように、レジスタセット信号REが低レベルから高レベルへ移行する度に、その立ち上がりエッジRSにおいてレジスタ15,25,35に温度データTA,TB,TCが格納される。よって、ここでは、レジスタセット信号REとパワーカット信号PEはともに温度検出期間t1では低レベル,パワーカット期間t2では高レベルを保持し、トランジスタ3はパワーカット信号PEが低レベルの温度検出期間t1ではオン状態、高レベルのパワーカット期間t2ではオフ状態となる。
【0034】
次に、この温度検出回路の動作について説明する。
【0035】
温度検出回路104では、温度検出期間t1でのみパワーカット信号PEが低レベルとなってトランジスタ3が導通する。よって、電源VDDは、この間だけ検出回路本体に電流を供給し、動作させる。ここでの動作は、第1の実施の形態に説明したとおりである。これにより、温度データTA,TB,TCのうち温度情報のビット桁の表現規則から導出できるために実測値でなくともよいビット桁のデータは強制出力されると共に、その温度データを検出するための抵抗器,比較器の電流供給は遮断される。
【0036】
比較器10,20,30において得られた検出結果は、温度検出期間t1からパワーカット期間t2へ移行する際、レジスタセット信号REの遷移によりレジスタ15,25,35に格納される。同時に、パワーカット信号PEは高レベルへ遷移してトランジスタ3を遮断状態とすることから、パワーカット期間t2では、回路本体への電源供給が断たれ、温度検出動作は停止される。
【0037】
このように、温度検出回路104は、常時動作するのではなく、電流供給を受ける温度検出期間t1にしか動作できないようになっており、この温度検出期間t1の内に温度データTA,TB,TCを検出し、レジスタ15,25,35に格納するまでの動作を行う。パワーカット期間t2には、温度検出回路104は、本体部分から電源VDDが遮断されているために電流消費がない。このパワーカット状態は、次の温度検出期間t1となるまで続き、以上に説明したシーケンス全体は周期的に繰り返される。
【0038】
このように本実施の形態の温度検出回路では、電源VDDと本体部分の間にトランジスタ3を設けることで動作期間を温度検出期間t1に限定し、この期間以外には電流供給を受けないようにしたので、その電流消費は動作期間に比例して大幅に削減される。つまり、パワーカット期間t2を温度検出期間t1に比して長く設定するほど、温度検出回路104の平均消費電流は削減される。よって、この場合の温度検出回路は、第1の実施の形態に比べ、さらに低消費電力で動作するものとなり、記憶装置の消費電力も一層削減することができる。
【0039】
上記各実施の形態のように温度検知素子としてサーミスタ2Aを用いる場合には、サーミスタ2Aは集積化が困難であることから、図6のように半導体集積回路150の外部に実装することが好ましい(なお、比較回路60は比較器10〜30を代表的に表している。比較回路60など、サーミスタ2A以外の回路部分は半導体集積回路150に内蔵されている)。
【0040】
以上、実施の形態および実施例を挙げて本発明を説明したが、本発明はこれらの実施の形態および実施例に限定されるものではなく、種々の変形実施が可能である。例えば、温度検知素子としてバイポーラトランジスタ3Aを用い、図7のように接続してベース−エミッタ間の逆方向降伏電圧を利用することもできる。この場合には、温度検知手段,比較回路60を含む温度検出回路124の全体が半導体集積回路150の内部に集積化される。なお、トランジスタ3Aにおける電圧の温度変化は微小なため、出力される温度検出信号を比較回路60に入力する前にオペアンプ等の信号増幅回路4Aで増幅しておくとよい。
【0041】
また、実施の形態においては、温度検出回路104は3段の比較器10〜30を備えるものとして説明したが、比較器の段数は4以上としてもよい。その場合には、より高精度な温度検出が可能であり、よりきめ細かに消費電流を削減することが可能となる。
【0042】
また、実施の形態では、温度情報を、ビット桁が下位側から温度データTA,TB,TCの順に並んだデータとし、上位桁の情報に応じて下位桁の情報を制御するように説明したが、本発明におけるデータの上位、下位は便宜的に設定した概念であって、本発明は、あるデータの値が決定すれば自ずと値が決まるデータがある場合に、前者の値に応じて後者の出力を制御し、回路動作が省力化されるように構成されていればよい。
【0043】
【発明の効果】
以上説明したように、本発明の温度検出回路によれば、温度検知信号と複数の基準信号のそれぞれとを比較し、その比較結果をそれぞれ出力する複数の比較手段を備え、比較結果に応じて、少なくとも比較手段に対する電流供給を遮断するようにしたので、回路動作が省力化され、その電流消費を大幅に削減することが可能となる。
【0044】
また、本発明の記憶装置によれば、本発明の温度検出回路を備え、この温度検出回路からの出力に基づいてリフレッシュのタイミングが制御されるようにしたので、温度検出に要する電流消費が少なく、無駄なリフレッシュが削減されることから、実効的に消費電力を低減することが可能である。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る記憶装置(DRAM)の構成図である。
【図2】図1に示した温度検出回路の構成を表すブロック図である。
【図3】図1に示した温度検出回路の動作を説明するための図である。
【図4】第2の実施の形態に係る温度検出回路の構成を表す図である。
【図5】図4に示した温度検出回路の動作を表すタイミングチャートである。
【図6】図1に示した記憶装置に対する温度検出回路の実装状態を説明するための図である。
【図7】図6に示した温度検出回路の実装状態の変形例を示す図である。
【図8】従来の温度検出回路の構成図である。
【図9】図8に示した温度検出回路における温度検出信号と検知温度との関係を表す図である。
【図10】図8に示した温度検出回路における温度データと検知温度との関係を表す図である。
【符号の説明】
1…温度検知手段、1A…抵抗器、2A…サーミスタ、3…トランジスタ、10,20,30…比較器、11,12,21,22,31,32…抵抗器、16,26…トランジスタ、15,25,35…レジスタ、104…温度検出回路、105…セルフリフレッシュタイマ、TIN…温度検知信号、VRA,VRB,VRC…基準電位、PE…パワーカット信号、REA,REB,REC…レジスタセット信号、TA,TB,TC…温度データ、t1…温度検出期間、t2…パワーカット期間。
Claims (6)
- 温度検知素子から出力された温度検知信号に基づいて温度を検出する回路であって、
前記温度検知信号と複数の基準信号のそれぞれとを比較し、その比較結果をそれぞれ出力する複数の比較手段を備え、
前記比較結果に応じて、少なくとも前記比較手段に対する電流供給を遮断する温度検出回路。 - 前記複数の基準信号を発生する基準発生手段をさらに備え、
前記比較結果に応じて、前記基準発生手段に対する電流供給もまた遮断する請求項1に記載の温度検出回路。 - 前記比較結果を、前記基準信号の大きさに対応するビット桁における2値の温度情報として保持する保持手段をさらに備え、
前記保持手段から出力された前記温度情報に応じて、前記複数の比較手段に対する電流供給を選択的に遮断する請求項1に記載の温度検出回路。 - 前記温度情報のうち上位桁の情報に応じて下位桁の情報を制御すると共に、下位桁の2値信号を生成出力する基準発生手段および前記比較手段に対する電流供給を遮断する請求項3に記載の温度検出回路。
- 少なくとも前記温度検知素子および前記比較手段の一方が時間間隔をおいて動作するように制御を行う制御手段を備えた請求項1に記載の温度検出回路。
- データを記憶する記憶部と、
温度検知素子から出力された温度検知信号と複数の基準信号のそれぞれとを比較してその比較結果をそれぞれ出力する複数の比較手段を含み、前記比較結果を温度情報として出力する温度検出回路と、
この温度検出回路により検出された温度に応じて前記記憶部におけるリフレッシュのタイミングを制御するリフレッシュ制御回路と
を備え、
前記比較結果に応じて、少なくとも前記比較手段に対する電流供給を遮断する記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003083577A JP4366968B2 (ja) | 2003-03-25 | 2003-03-25 | 温度検出回路および記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003083577A JP4366968B2 (ja) | 2003-03-25 | 2003-03-25 | 温度検出回路および記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004295946A JP2004295946A (ja) | 2004-10-21 |
JP4366968B2 true JP4366968B2 (ja) | 2009-11-18 |
Family
ID=33399012
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003083577A Expired - Fee Related JP4366968B2 (ja) | 2003-03-25 | 2003-03-25 | 温度検出回路および記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4366968B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100666928B1 (ko) * | 2004-02-19 | 2007-01-10 | 주식회사 하이닉스반도체 | 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치 |
US7230876B2 (en) | 2005-02-14 | 2007-06-12 | Qualcomm Incorporated | Register read for volatile memory |
US9262326B2 (en) | 2006-08-14 | 2016-02-16 | Qualcomm Incorporated | Method and apparatus to enable the cooperative signaling of a shared bus interrupt in a multi-rank memory subsystem |
KR100832029B1 (ko) * | 2006-09-28 | 2008-05-26 | 주식회사 하이닉스반도체 | 온도 정보 출력 장치 및 그를 갖는 반도체 소자 |
-
2003
- 2003-03-25 JP JP2003083577A patent/JP4366968B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004295946A (ja) | 2004-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7677796B2 (en) | System and method for providing temperature data from a memory device having a temperature sensor | |
JP4979589B2 (ja) | ダイナミックランダムアクセスメモリデバイスの拡張リフレッシュ期間中の電力消費を低減させるためのシステムおよび方法 | |
US9286161B2 (en) | Memory system and method using partial ECC to achieve low power refresh and fast access to data | |
US6735726B2 (en) | Method of deciding error rate and semiconductor integrated circuit device | |
US8033720B2 (en) | Temperature sensing circuit and semiconductor memory device using the same | |
US20060044910A1 (en) | Temperature-dependent dram self-refresh circuit | |
WO2005124786A1 (ja) | 半導体メモリ | |
US6768693B2 (en) | Integrated dynamic memory with control circuit for controlling a refresh mode of memory cells, and method for driving the memory | |
JPH0461437B2 (ja) | ||
US7190628B2 (en) | Semiconductor memory device having self refresh mode and related method of operation | |
KR100363108B1 (ko) | 반도체 메모리장치와 그 장치의 리프레쉬주기 조절방법 | |
US20010036118A1 (en) | Refresh drive circuit for a DRAM | |
WO1996028825A1 (fr) | Memoire a semi-conducteur | |
JP4366968B2 (ja) | 温度検出回路および記憶装置 | |
US6778003B1 (en) | Method and circuit for adjusting a voltage upon detection of a command applied to an integrated circuit | |
US7145814B2 (en) | RAS time control circuit and method for use in DRAM using external clock | |
US8264904B2 (en) | Method of estimating self refresh period of semiconductor memory device | |
JP2004294117A (ja) | 温度検出回路および記憶装置 | |
JP2002124100A (ja) | 強誘電体メモリデバイス | |
JPH07235177A (ja) | 半導体記憶装置 | |
JP2662821B2 (ja) | 半導体記憶装置 | |
JP2701696B2 (ja) | 半導体集積回路装置 | |
JPH1116351A (ja) | ダイナミック型半導体記憶装置 | |
JPH0799623B2 (ja) | 半導体記憶装置 | |
JP2002093151A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060302 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090626 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090804 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090817 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |