CN105229743A - 用于智能刷新动态随机存取存储器的方法和系统 - Google Patents

用于智能刷新动态随机存取存储器的方法和系统 Download PDF

Info

Publication number
CN105229743A
CN105229743A CN201480027174.5A CN201480027174A CN105229743A CN 105229743 A CN105229743 A CN 105229743A CN 201480027174 A CN201480027174 A CN 201480027174A CN 105229743 A CN105229743 A CN 105229743A
Authority
CN
China
Prior art keywords
page
memory cell
value
look
valid data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480027174.5A
Other languages
English (en)
Other versions
CN105229743B (zh
Inventor
H-J·罗
D·全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN105229743A publication Critical patent/CN105229743A/zh
Application granted granted Critical
Publication of CN105229743B publication Critical patent/CN105229743B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本发明提供了用于刷新动态存储器装置(例如，DRAM)以消除不必要的页刷新操作的方法和装置。针对页的查找表中的值可以指示包括全零的有效数据是否存在于该页中。当该页包括全零的有效数据时，可以设定查找表值使得可以抑制对页的刷新、存储器读取、写入和清除存取，且可以返回有效值。第二查找表可以包含第二值，该第二值指示在页刷新间隔期间，该页是否已经通过页读取或写入进行了存取。当该第二值指示页存取还未发生时，可以通过发出ACT–PRE命令对和页地址而根据页刷新间隔来执行页刷新。

Description

用于智能刷新动态随机存取存储器的方法和系统
背景技术
动态随机存取存储器(DRAM)是由单元的集合构造的存储器装置，每个单元均由晶体管和电容器构成。DRAM单元布置成具有多行和多列单元的矩阵。单元的每行被称为“页(page)”，DRAM单元的矩阵被称为“组(bank)”。将多个组结合以形成DRAM装置。DRAM进行操作以通过将电荷存储在电容器中并将晶体管用作存取开关来在各个单元中保留信息。电容器可以对应于例如1或0的存储值而进行充电或放电。可以将对一位置写入“0”或“1”视为“刷新”，其中，在其中写入该值的刷新循环的持续时间内保持该值。例如，如果对页进行写入，则可以将该页视为在刷新循环的持续时间内刷新。
随时间推移，电容器最终会“泄露”，或者失去其电荷，从而需要周期性地刷新DRAM。取决于诸如温度等的系统因素或其他因素，电容器耗电(drain)时间(即电容器完全失去电荷需要的时间)的值约为64ms。有时在放电时间消逝前，应当发生刷新以维持被充电单元的充电状态。
可以通过执行由DRAM制造者提供的、并且可以由例如其中嵌入有DRAM的或DRAM所耦接到的片上系统(SoC)上的存储器控制器来周期性地发出的刷新命令(REF)来实现刷新。REF命令无需页的地址。相反，当发出REF命令时，基于内部逻辑的操作而在DRAM内部计算用于刷新的地址。在与REF命令相关联的典型的刷新期间，刷新整个DRAM中的单个页(每个组刷新)，或者刷新DRAM中的每个组中的一页(所有组刷新)。在REF刷新操作或任意刷新操作期间，包含正在经历刷新的页的组不可用于存取。对于所有组刷新来说，整个DRAM变得不可用。
在刷新期间的不可用性负面地影响DRAM存取性能。在64ms周期内将刷新命令施加至DRAM的不同区段，而不是同时迭代地刷新所有页(这会导致刷新整个DRAM的刷新以及存取的完全不可用性)。由此，对于基于逐页的整个DRAM的刷新，在64ms内刷新每个页，并且一次仅一个页或所有组中的一个页不可用。通过按照上述方式传来扩散刷新命令，会发出更多的刷新命令。取决于存储器的密度和架构，页刷新间隔变为3.9us或7.8us。例如，对于具有8K(8192，或213)个页的DRAM，页刷新间隔可以计算为tREFI＝64ms/8192＝7.8us。传统的DRAM具有追踪接下来要刷新的页的内部逻辑。装置中的内部逻辑可以被配置成以顺序的方式循环访问所有页。如DRAM制造者定义的，存储器控制器可以在每个tREFI发出REF命令。为了减少REF对DRAM性能的影响，DRAM供应商可以同时内部地刷新两个或更多页。由DRAM供应商提供的传统REF命令没有被配置成接受与页位置相关联的地址或针对多个位置的多个地址。因此，系统设计者具有极少灵活性来控制DRAM刷新操作的方面。因此，不能够实现在DRAM刷新可控的情况下可实现的潜在效率增益。
发明内容
各方面提供了用于对追踪小表中的页的存储器状态的动态存储器装置(例如，DRAM)进行读取、写入和刷新的方法和装置，其中当页不包括数据或全零时，该小表可以用于消除一些读取、清除(即，写入零)以及刷新操作。
一方面方法可以包括：设定第一查找表中的与动态存储器装置中的存储器单元的页相关联的第一值以指示何时页包括全零的有效数据，并控制根据页刷新间隔而执行的页刷新，以便抑制存储器单元的页的刷新，其中在第一查找表中的存储器单元的页相关联的第一值指示页包括全零的有效数据。在另一方面中，当查找表中的第一值指示与读取请求相关联的存储器单元的页包括全零的有效数据时，可以抑制对该存储器单元的页的存取，并且可以响应于读取请求返回一个或多个零，而无需存取该页。在另一方面中，当查找表中的第一值指示与写入请求相关联的存储器单元的页包括全零的有效数据，并且写入值包括待写入至页的一个或多个零时，可以抑制该存储器单元的页的存取，在这种情况下，响应于写入请求可以返回成功的写入操作的指示，而不进行该写入操作。在另一方面中，当查找表中的第一值指示与清除请求相关联的存储器单元的页包括全零的有效数据时，可以抑制对页的存取，在这种情况下，响应于清除请求可以返回成功的清除操作的指示，而不进行该清除操作。
在另一方面中，可以在第二查找表中设置存储器单元的页的第二值，以指示存取已经发生页上，并且可以控制根据页刷新间隔而执行页刷新，以便抑制存储器单元的页的刷新，其中存储器单元的页的相关联的第二值指示读取存取或写入存取已经发生并且存储器单元的页的第一查找表中相关联的第一值指示页包括其中的至少一些不为零的有效数据。在另一方面中，在包含存储器装置的系统的启动时可以清除第一查找表，并且在刷新间隔末尾时可以清除第二查找表。在另一方面中，控制根据页刷新间隔而执行的页刷新可以包括：发出激活(ACT)-预充电(PRE)命令对，该命令对包括存储器单元的页的页地址，其中该存储器单元的页的相关联的第一值指示非全零的有效数据存在于存储器单元的页中并且该存储器单元的页的相关联的第二值指示还未发生读取存取或写入存取。替代地，或额外地，页刷新可以被控制，使得当待刷新的存储器装置中页的数量超出阈值时，可以发出针对存储器装置的刷新(REF)命令。
在另一方面中，可以使用第一查找表中的值来确定包含非全零的有效数据的动态存储器装置的页的数量，并且可以基于动态存储器装置的温度和包含非全零的有效数据的动态存储器装置的页的数量来调节页刷新间隔。在另一方面中，可以使用第二查找表中的值来确定待刷新的动态存储器装置的页的数量，并且可以基于动态存储器装置的温度、包含非全零的有效数据的动态存储器装置的页的数量、以及待刷新的动态存储器装置的页的数量来调节页刷新间隔。在另一方面中，可以监测与动态存储器装置相关联的命令队列以确定何时与页相关联的激活(ACT)命令存在于命令队列中，并且可以控制根据页刷新间隔而执行的页刷新，以便抑制以下存储器单元的页的刷新：(i)其中活动命令存在于命令队列中，(ii)其相关联的第二值指示读取存取或写入存取还未发生在该页上，以及(iii)其相关联的第一值指示页包括其中的至少一些不为零的有效数据。
另一个方面包括计算装置，其包括存储器和耦接至存储器的处理器，该处理器利用处理器可执行指令配置以执行上述方法的操作。另一个方面包括计算装置，其包括存储器和用于执行上述方法的功能的模块。
另一个方面包括非暂时性处理器可读或计算机可读存储介质，其具有存储在其上的被配置成使得处理器执行上述方法的操作的处理器可执行指令。
附图说明
被并入至本文并构成本说明书的一部分的附图示出了本发明的示例性方面，并且与上文给出的概括说明和下文给出的详细说明一起用于解释本发明的特征。
图1A是示出了在各种方面中的具有动态随机存取存储器(DRAM)模块的示例性系统的框图。
图1B是示出了在各种方面中的DRAM模块的示例性部分的图。
图1C是示出了在各种方面中的DRAM模块的示例性单元的图。
图2A是示出了在各种方面中的DRAM模块的示例性命令解码器和其他部分的图。
图2B是示出了一个或多个方面中的示例性时序信号波形的时序图。
图3A是示出了一个或多个额外方面中的DRAM模块的示例性命令解码器和其他部分的图。
图3A是示出了在各种方面中的示例性电力轨纹波切换波形和切换波形的图。
图3B是示出了一个或多个额外方面中的示例性时序信号波形的时序图。
图3C是示出了在各种方面中的与刷新相关联的示例性能量节省的图。
图3D是示出了在各种方面中的与刷新相关联的示例性时间节省的图。
图4是示出了用于DRAM页刷新的一个方面方法的流程图。
图5A是示出了用于DRAM页刷新的另一个方面方法的流程图。
图5B是示出了用于DRAM页刷新的另一个方面方法的流程图。
图6是适于各种方面的实施的示例性移动装置的部件框图。
图7是适于各种方面的实施的示例性移动计算装置的部件框图。
具体实施方式
将参照附图对各种方面进行详细描述。在任何可能之处，将在整个图中使用相同的附图标记来指代相同或相似的部分。对特性示例和实施的参考是为了说明性目的，并且不旨在限制本发明或权利要求的范围。
本文所用的词“示例性”表示“用作示例、实例或例子”。本文中描述为“示例性”的任意实施不必被解释为比其他实施更佳或有利。
本文所用的术语“计算装置”是指以下中的一个或全部：蜂窝电话、智能电话、个人或移动多媒体播放器、个人数据助理(PDA)、膝上型计算机、台式计算机、平板计算机、智能本、掌上计算机、无线电子邮件接收机、具有多媒体互联网功能的蜂窝电话、电视、智能TV、智能TV机上伙伴盒、集成式智能TV、流媒体播放器、智能电缆盒、机顶盒、数字视频录像机(DVR)、数字媒体播放机、以及包括可编程处理器和存储器的类似个人电子装置。
本文所说明的各种方面解决且克服现有DRAM刷新方法的缺点，其中存储器控制器、控制器、处理器或其他控制装置或逻辑(诸如可以为可在其中实施根据各方面的DRAM的示例性SoC的一部分)可以控制DRAM刷新以及与DRAM相关联的其他操作。各种方面可以使得能够绕过或抑制冗余且不必要的DRAM刷新，并且使能可以提高性能并减少诸如DRAM装置等的存储器装置的能耗的其他特征。SoC、存储器、系统控制器、或控制装置可以被提供有与如何存取DRAM、已刷新的页和包含有效数据的页相关的信息，以及与何时需要刷新特定页相关联的信息。通过将与各种方面相关联的逻辑集成至DRAM存储器控制器中，可以进一步提高性能，例如，通过使刷新命令交错或并行化。被配置成处理DRAM刷新的逻辑可以是复杂的，并且可以基于各种信息、控制程序或逻辑而智能地处理刷新以及诸如存储器存取等的其他任务，从而相比于依赖于刷新整个DRAM装置的传统DRAM刷新方法提供了额外的优点。在各个方面中，可以根据需要逐页地依次刷新DRAM，或者通过根据可以提供信息使得可以(或可以不)基于最近存取和信息内容而刷新页的示例性查找表来进行，从而选择性地刷新DRAM，并且可以实施额外的存储器控制。另外，可以利用DRAM命令的序列(即，激活后(ACT)接着预充电(PRE))来执行刷新。ACT和PRE命令均需要正在被刷新的页的地址。ACT和PRE命令可以与页地址组合，以选择性地刷新在刷新间隔期间还未被存取的那些页。
在图1A-1C中显示了示出各种方面的一系列图。在图1A中，典型的计算系统100或系统的一部分的简化框图包括可以分别通过总线连接111和112连接至总线101的SoC110和动态随机存取存储器装置(例如存储器120)。如图1B中所示，存储器120可以被提供有典型的DRAM存储器130、存储器控制器140和存储器单元阵列150。例如，DRAM存储器130还可以被提供有例如感测放大器134、列地址解码器135、以及行地址解码器136。在操作期间，可以通过向行地址解码器136提供适当的地址来选择“行”或页以用于存取，行地址解码器136可以接着获得通过总线连接131对存储器单元阵列150进行访问。为了存取行内的特定单元，可以通过将适当的列地址提供至列地址解码器135来选择列以用于存取，列地址解码器135可以通过总线连接133耦接至感测放大器134。感测放大器134可以进而通过总线连接132耦接至存储器单元阵列150。当读取存储器内容时，感测放大器134可以提供表示所选单元的电荷值(且因此，存储于该单元中的数据值)的信号。虽然以上配置和伴随的描述示出了典型的DRAM装置的基本方面，但是其他配置也是可能的。另外，各种方面可以以多种存储器配置来实施。
存储器控制器140可以利用诸如控制逻辑或其他控制电路或模块等的嵌入的处理能力而独立地操作，或者可以是耦接至处理器或其他逻辑(未示出)的标准控制器，所述处理器或其他逻辑可以被配置成控制存储器单元阵列150的存储器刷新的方面且被提供有或具有对用于各种信息的存储的存储器。存储器控制器140可以通过总线连接121耦接至总线101，并且可以通过总线141和142额外地提供至存储器130及其部件以及来自存储器130及其部件的双向数据和控制信号。系统或装置的温度可以由温度传感器122提供，或者可以将温度提供为提供总线连接121的数据。可替代地或除由存储器控制器140提供的控制之外，存储器120可以由系统处理器(未示出)(即，由嵌入于SoC110或以其他方式耦接至总线连接121或总线101的处理器)通过总线连接121而进行控制。为了易于说明，本文中所提及的术语“总线”可以表示数据总线、控制总线、数据线、控制线、信号线或其他线，其可以为单向或双向，并且可以处于如将期望的总线接口装置的额外控制之下。可以包括例性总线的线也可以为专门用途，诸如感测或电力线、模拟信号线、时钟线、或其他高速或低速数据线或其他线。虽然本文中描述了存储器控制器，但是在替代的方面中，存储器装置自身可以经修改以将控制逻辑并入元件内，添加额外逻辑或其他电路或模块，使得本文中描述的方面可以实施为被配置成接受与刷新命令有关的页地址并抑制对页进行刷新或存取的存储器装置(如本文进一步说明)。
如图1C中示出的存储器单元阵列150可以由存储器单元151的阵列构成，存储器单元各者包括晶体管152和保持对应于该单元的数据存储的状态的电压电平的电容器153。例如，电容器153上的低电压电荷可以对应于“0”，而相对高电压电荷可以对应于“1”。为了存取电容器153的电荷的状态，可以针对特定单元激活字线(WL)154和位线(BL)155。例如，通过定址适当的行以激活WL154，可以激活晶体管152的栅极，并且通过定址适当的列以及因此BL155中的对应的一个，可以检查表示存储于单元位置处的数据值的在电容器153上的电荷以用于读取操作。对于写入操作，定址WL154和BL155可以允许电荷被施加至单元。然而，如上指出的，电容器153上的电荷可以在相对短的时间周期内减少，并且因此可以需要适合于特定存储器装置和条件的、在页刷新间隔内的周期性刷新。虽然典型的页刷新间隔可以从约45ms至65ms，但是可取决于装置和诸如温度和过程变型等的其他因素而更多或更少。由于在不同的条件下的不同装置可以具有不同的页刷新间隔，因此可以确定和存储关于目前温度、装置类型和装置类型特性的信息，使得可以在操作期间对页刷新间隔进行调节。
另外，可以将待刷新的页的数量作为刷新间隔调节的因素来考虑。因为刷新间隔缩短以补偿温度增加，所以随着每分钟进行更多刷新，存储器会消耗更多功率。因此，可以通过在刷新包含数据的所有存储器页时将刷新间隔在可行的情况下保持得尽可能长，以增加存储器的功率效率。基于温度的刷新计算必须考虑到存储器单元必须被刷新的时间间隔和刷新存储器中所有页需要的时间两者。通过将包含一些非零数据的页的数量作为刷新间隔的基于温度的调节的因素来考虑，由于仅非零页需要刷新，因此可以避免刷新间隔的不必要延长。例如，如果非零页的数量相对小，则刷新所有非零页所需的时间量可以足够短，使得可以在单个单元刷新时间内实现完全存储器刷新，而无需改变存储器刷新速率。可以在装置的操作期间监测温度和需要刷新的页的数量，并且可以随着因素改变而动态地进行调节。
为了对诸如存储器单元阵列150等的存储器模块进行操作，可以使用一系列命令，如在图2A中示出的示例性情景200中那样。命令解码器210可以耦接至行地址解码器136并且通过总线连接213连接至总线。命令解码器210可以为存储器控制器140的一部分，或者可以另外在装置、DRAM装置、或诸如存储器120等的其他存储器装置内实施。可以通过总线连接213接收诸如REF命令212等的刷新命令以刷新DRAM。在块211中，REF命令可以使得页地址增大。命令组220可以由于信号或一系列信号214在与页地址相关联的命令解码器210内生成，并且可以包括页地址221、激活(ACT)命令信号222以及预充电(PRE)命令信号223，这些命令可以结合行地址解码器136使用并且通过连接241而结合列地址解码器135使用，以选择对应于页地址221的页进行刷新。与总线连接131相关联的适当的字线可以被激活以选择页156，并且使用诸如总线连接132等的位线总线来感测页156的内容并且将其锁存在感测放大器134内，由此，可以将内容写回至页156以完成刷新操作。在各种方面中，页地址并不简单地增大，而是可以基于刷新的状态或下文将更详细地描述的其他因素来选择。
图2B中示出了与进行上述刷新操作相关联的各种时序信号。例如，可以以1GHz的示例性时钟速率来提供时钟信号230。在本示例中的时钟信号230的周期231可以为1ns。诸如示例性DRAM的PAGE0的刷新的示例性刷新操作将具有大约为100ns的持续时间TDURATION234，在此期间，DRAM将不可用于存取。在示例性的最差情况下，诸如从PAGE0至PAGEn的序列中的全部页可能都需要通过施加信号REFPAGE0233、REFPAGE1235和REFPAGEn236而进行的DRAM的刷新。如果给定页刷新间隔TREF232，则间隔237可以表示相对时间的近似值，在该相对时间期间，DRAM将可用于存取，例如，在该页(包括在各自页刷新间隔期间刷新的其他页)已刷新之后。页刷新间隔TREF232可以根据装置的特定特性和诸如温度及过程变型--等的其他因素设定，并且可以基于每个页而开始和停止。也可以使用需要刷新的页的数量作为查找参数而从查找表确定页刷新间隔TREF232。具体地，如果温度考虑将表示页的页刷新间隔TREF232应当较短，但是不需要刷新该页，则可以保持页的页刷新间隔TREF232。当页最终需要刷新时，温度因素可以改变，并可以需要对不同的值进行调节。然而，关于刷新间隔的一般考虑可以为：如果系统立即需要对所存储的信息进行存取，则在相对长的时间周期内的DRAM的不可用性是不合需要的。
在图3A中示出的方面中，在示例性情景300中，可以使用选择性生成的ACT–PRE命令对以及页地址来取代刷新命令REF。在块312中，可以接收由系统处理器或其他控制装置在示例性存储器控制器内生成的传入信号或命令313。在一些方面中，块312可以表示例如用于示例性存储器控制器的命令队列。传入信号或命令313可以包含待刷新的页的页地址。块312可以生成得到命令组320的信号或一系列信号314。命令组320可以包括页地址321、激活(ACT)信号或命令以及预充电(PRE)信号或命令。可以将命令组320输入至行地址解码器136，使得总线连接131的所选择的字线和相对应的页156可以个体地进行存取以用于刷新。因此，当已将特定页识别为需要刷新时，上述配置可以有利地允许仅刷新所选择的页。例如，如果不需要刷新存储器内的大多数页，则可以实现功率节省，并且存储器可以继续可用于对其中包含的信息进行存取。在可替换的方面中，DRAM装置可以被修改以包括处理刷新命令的能力，该刷新命令包括用于根据本文中所描述的方面的选择性或智能的刷新的页地址或地址范围。
图3B中示出了与图3A的修改的刷新操作相关联的各种时序信号。在一方面中，可以发出修改的刷新命令REFPAGEm333，该修改的刷新命令REFPAGEm333包括表示被请求刷新的具体页的PAGEm的页地址。当选择性地发出刷新命令，该刷新命令的持续时间TDURATION334可以基于例如就作为总页数的百分比的需要刷新的页的数量而言的刷新需要，导致在给定的页刷新间隔期间发出更少的刷新命令。在一方面中，刷新命令可以包括可连同页的地址PAGEmADDR(未示出)一起发出的激活信号ACTPAGEm335和预充电信号PREPAGEm336。以这种方式，对刷新过程的控制可以由存储器控制器、处理器或其他控制装置或逻辑接管以提高页刷新的速度和选择性，并提高能量效率。在所示出的方面中，间隔337可以表示在这期间存储器装置可以为可用的时间，并且在某些情况下可以表示相比于传统方法的使用而产生的可用性的增加。
如图3C的图中所示，可以通过实施各种方面来实现能量节省，特别是针对需要相对少刷新(作为DRAM大小的百分比)的DRAM而言。传统DRAM刷新方法可以需要少小于200微焦耳的能级340以用于DRAM刷新，这与刷新需要百分比无关。多至稍低于40％刷新需要341的情况，例如，在各种方面中，可以实现在能量节省方面的显著优点。例如，对于20％刷新需要百分比，在各种方面中所需要的能量将粗略地为传统刷新方法所需要的能量的一半。能量节省的重要性可以为延长电池寿命，并且在诸如移动通信装置上的射频收发器的操作等的其他关键操作期间防止不必要的电池耗电。如在图3D的图中进一步示出的，在各种方面中，可以实现时间节省。传统DRAM刷新方法需要大约1ms的时间350以用于DRAM刷新，这与刷新需要百分比无关。例如，多至稍低于40％刷新需要351的情况，在各种方面中可以实现在时间节省而言的显著优点。例如，再一次，对于20％刷新需要百分比，在各种方面中所需要的时间将粗略地为传统刷新方法所需要的时间的一半。时间节省的重要性可以为减少DRAM不可以用于存取的期间的时间量，并且可以基于DRAM被存取期间的所减少时间量而对能量节省具有附属效果。对于在显著百分比的DRAM(例如，在大约20％至40％之间内或更多)需要刷新的情况下，方面中的智能存储器控制器可以决定使用传统的刷新机制，诸如使用用于DRAM的传统REF命令，而非ACT+PRE命令对和页地址。因此，存储器控制器可以确定阈值(例如需要刷新的DRAM的页的数量或百分比)，并且使智能刷新的应用取决于数目或百分比是否超出阈值。可以做出决策以从智能刷新切换至传统刷新方法的精准点可以被预先配置，或者可以基于所收集的信息或基于在操作期间执行的计算。在可替换的方面中，可以检测与示例性存储器控制器相关联的命令队列以确定在命令队列中是否有针对特定页的任何未决的ACT命令以及是否有可能在刷新间隔期间执行任何未决的ACT命令。如果发现这种命令，则可以做出决策是否在目前刷新间隔期间抑制对于该页的刷新。
在一方面中，图4中的方法400示出了刷新存储器装置(例如，包含例如一个或多个页的动态存储器装置中的存储器单元的页的页刷新)的方法，可以基于追踪页存取来控制页刷新。虽然方法400可以是对特定页的刷新过程的示出，但是该方法可以以类似方式应用于所有页。在块401中，可以针对索引“j”的页开始页刷新间隔TREFj的时间，或者如果发生循环，则可以重置页刷新间隔。在块401中，如果需要，也可以考虑到诸如温度和需要刷新的页的数量等因素来调节页刷新间隔TREFj。在块401中，在启动时和在针对每个页的每个刷新间隔的末尾处，可以对页刷新间隔TREFj进行重置或调节。在块402a中，可以清除第一查找表中的第一值(例如，查找表中的值(LUT-R))，诸如进一步结合块402b中的查找表所示的。清除查找表涉及将值设定或重置为例如零或适合于在页刷新间隔开始处的初始逻辑情况的其他逻辑值。在确定块403中，控制器可以确定DRAM是否根据正常操作而操作。在本公开中，“正常”操作可以指在页刷新间隔TREFj期间的DRAM的操作。在页刷新间隔期间，可以存取页以用于正常地读取和写入，并且例如，当到达页刷新间隔的末尾时，可以执行刷新操作。个体页刷新间隔计时器或主计时器参考可以同时运行，使得可以个体地追踪或处理与每个页的刷新相关联的方面。
当DRAM根据正常操作而操作时(例如，确定块403＝“是”)，对于针对页PAGEj＝1(例如，目前索引为1)的页存取，在块404a中，可以将在查找表404b中的对应的位置设定为1，以表示对页PAGEj＝1的存取已经发生且不需要刷新。在针对页PAGEj＝1的页刷新间隔期间，该过程可以在块404a和确定块403之间循环。当DRAM未根据正常操作而操作时(例如，确定块403＝“否”)，在块407中，可以表示针对页PAGEj＝1的页刷新间隔TREFj的末尾。对于其他页，可以以增大的索引以及如在块405a和406中所示出的针对个体页进行的处理来重复块401、块402a、确定块403和其他块。例如，当DRAM根据正常操作而针对新页操作时(例如，确定块403＝“是”)，对于针对页PAGEj＝2(例如，目前索引现在为2)的页存取，在块405a中，可以将在查找表405b中的对应的位置设定为一，这表示对页PAGEj＝2的存取已经发生且不需要刷新。确定针对给定页是否已发生了页存取可以涉及例如处理器、控制器或根据指令或逻辑的操作的其他逻辑(例如在存取之后或结合用于控制对给定页或页内的位置的存取的一个或一系列其他指令)将查找表中的适当位设定为值“1”。
在块407中，当针对页的页刷新间隔已结束时，在块408a中，可以检查查找表以确定是否需要针对PAGEj的刷新。如果未发生对PAGEj的存取，则查找表值将保持零，这表示可能需要刷新。例如，假定当前页索引为3，查找表408b示出了还未发生对PAGEj＝3的存取，并且因此该页可能需要刷新。由此，在块409中，包括ACT–PRE命令对(包括用于PAGEj＝3的页地址)的刷新命令序列可以发出或另外生成且发送至存储器。发出ACT-PRE命令对可以涉及将信号发送至负责命令处理的存储器控制器、或其他处理器或控制器，或可以涉及将与ACT和PRE命令相关联的信号直接施加至存储器命令解码器。包括块407、块408a和块409的过程块组可以包括在每个页的每个页刷新间隔或循环发生的刷新处理410。在刷新处理410期间，在块401中，如果需要，则可以重置并重启或调节页刷新间隔。从块401开始的整个处理可以针对直至索引“n”的所有索引重复，直到所有页已经存取或更新为止。其后，在装置或系统的操作期间，该过程可以连续地循环。
图5A中示出了用于提供额外功能性的方面方法500。可以通过包含针对存储器装置中每个页的第一值和第二值的每页两比特查找表来提供额外功能性。除了如上在本文中所述的追踪页存取，本方面允许示例性存储器控制器、或其他控制装置或逻辑追踪有效数据是否可以存在于相关存储器页中。在块501中，在系统的启动(例如，初始化或开机)之后，在块502a中，可以清除第二查找表中的第二值(LUT-D)。在块502b中，也可以清除第一查找表中的值(LUT-R)，并且可以初始化或增大索引，且开始或重置页刷新间隔计时器。在块502b中，如果需要，也可以考虑到诸如温度和需要刷新的页的数量等因素来调节页刷新间隔TREFj。在块502c中的查找表的状态的示例示出了在处理中的此阶段处所有值都为零。在确定块503中，控制器可以确定DRAM是否根据正常操作而操作。当DRAM根据正常操作而操作时(例如确定块503＝“是”)，对于对PAGEj＝1(例如，目前索引为1)的页存取已进行写入操作，或当先前执行了写入操作且未清除该页时，在块504a中，可以将第二查找表中的对应位置设定为值1，这表示有效数据可以存在于PAGEj＝1中。在块504b中，对PAGEj＝1的页存取也可以使第一查找表中的对应位置被设定为值1，以表示基于该存取，该页不需要刷新。在块504c中的查找表的状态的示例示出了PAGEj＝1的两个对应值被设定为值1，这表示该页已经被存取并且包含有效数据。
当DRAM未根据正常操作而操作时(例如确定块503＝“否”)，在块505中，其可以表示针对页PAGEj＝1的页刷新间隔TREFj的末尾。在确定块506a中，控制器可以确定对于当前页，第一查找表的查找表值是否为“0”且第二查找表的查找表值是否为“1”，这表示该页需要刷新并且包含有效数据。当第一查找表和第二查找表的值分别为“0”和“1”时(例如确定块506a＝“是”)，在块507a中，可以发出由上文描述的包含当前页的页地址的ACT–PRE命令对所组成的刷新命令。在块507b中，查找表的状态的示例示出了PAGEj＝1的对应值分别被设定为“0”和“1”，这表示当前页需要刷新且包含有效数据。当第一查找表和第二查找表的值分别不为“0”和“1”时(例如确定块506a＝“否”)，处理可以返回至块502b，其中可以清除第一查找表，适当地增大、设定或重置页索引，并且可以适当地开始或重置页刷新间隔计时器。块506b中的查找表的状态示例示出了两个值保持被设定为值“1”，并因此可以需要刷新。
对于查找表比特中的其他值，取决于表示有效数据的比特的状态，可以进行不同的推论。例如，在诸如系统开机或启动等的初始化之后，应当将所有查找表值设定为值“0”。然而，在操作开始之后，第二查找表中的“0”值将表示对应的页的数据无效。第二查找表中的“0”值致使第一查找表中的任一值在逻辑上无意义，这是因为页具有无效内容且也已经被存取、或尚未被存取且需要刷新在逻辑上是不一致的。表1中示出了用于显示每页两比特查找表或多个表中的可能的情况的真实表。
表1
因此，在一方面中，由第二查找表中的“0”表示的未定义的或“无效”的情况致使第一查找表的值成为“不在乎(don’tcare)”值，并且该情况可以用于表示可替换的或额外意义，且提供额外功能性。新情况可以示出在表2中。
表2
在图5A中，在正常DRAM操作期间(例如确定块503＝“是”)，可以进行额外地、可选的或可替换的处理，作为如图5B所示的可替换方案B。假定页索引为3，在块508a中，将全零的有效数据值写入至PAGEj＝3可以导致将“0”值写入至第二查找表。在块508b中的查找表的状态的示例示出了第二查找表中的“0”值创建了针对第一查找表中的刷新比特的状态“不在乎”情况。由此，无论该页是否已被存取且将通常地需要刷新，当由全零组成的有效数据被写入至页时(例如第二查找表值＝0)，可以能够抑制或另外绕过针对页的刷新，这是因为对于相关联的页单元的零电荷值可以不需要刷新。全零情况可以进一步有利地用于抑制或另外绕过对存储器内容的直接存取。
在确定块509中，对于在其中第二查找表值可以设定为“0”(例如，确定块509＝“是”)的页PAGEj＝3，例如通过参考查找表的内容(且具体地，第二查找表值或对应的单个查找表值)，可以响应于与读取页中的任何内容相关联的读取请求而抑制对存储器装置中的页的读取存取。存储器控制器或装置可以替代地通过响应于块510中的存取请求而将一个或多个零返回至例如请求处理、模块或装置来抑制读取存取，而不实际存取物理存储器装置。
类似地，可以响应于与写入至页内的单元相关联的写入请求而抑制对存储器装置的写入存取。在块511中，存储器控制器或装置可以通过返回成功的写入操作(例如，成功地执行了写入操作)的指示来抑制写入存取。返回的指示可以被发送或另外传送至例如初始化写入请求的过程、模块或装置。另外，当例如在分配操作(例如，C语言函数malloc()，alloc()，realloc()，free()…)期间清除存储器的页时，可以抑制或避免写入。例如，这可以通过参考查找表的内容(且具体地，第二查找表值或对应的单个查找表值)来实现。不需要具体地写入至存储器单元或清除存储器单元以用于分配，且在块512中，可以通过返回成功的清除操作(例如，成功地执行了清除操作)的指示来抑制清除。返回的指示可以被发送或另外传送至例如初始化写入请求的过程、模块或装置。在块513中，将第二查找表设定为“0”也可以用于抑制页的刷新，这是因为页的“全零”情况不需要刷新。在可替换的方面中，可以针对每个页保持单个值，以“0”情况为例，该单个值表示该页包含全零以便执行以上概述的各种过程，而不需要参考页的刷新情况。
因此，可以由“全零”比特情况的状态来管理对存储器装置的部分的实际存取。响应于对包含由全零组成的有效数据的DRAM页的存取请求的存储器读取和写入操作的这种抑制或绕过，以及抑制对这种页的刷新可以有利地提高存取时间、省电且延长电池寿命。
本文所描述的各种方面可以实施于多种移动计算装置(例如，智能电话、功能电话等)中的任一者中，图6中示出的是移动计算装置的示例。例如，移动计算装置600可以包括耦接至内部存储器602的处理器601。内部存储器602可以为易失性或非易失性存储器，并且也可以为安全和/或加密的存储器，或不安全和/或未加密的存储器，或其其任何组合。处理器601也可以耦接至触屏显示器606，例如电阻感测触屏、电容感测触屏、红外线感测触屏等。然而，移动计算装置600的显示器不需要具触屏有能力。如本文所描述的，移动计算装置600可以具有一个或多个短程无线电信号收发器618(例如，Peanut、RF无线电)和用于发送及接收无线电信号的天线608。收发器618和天线608可以结合以上提到的电路使用以实施各种无线传输协议栈/接口。移动计算装置600可以包括使得能够经由蜂窝网络进行的通信的蜂窝网络无线调制解调器芯片620。移动计算装置600也可以包括物理按钮612a和612b以用于接收用户输入。
包括个人计算机和膝上型计算机的其他形成的计算装置可以用于实施各种方面。这种计算装置典型地包括示出了示例膝上型计算机装置700的在图7中所示出的部件。许多膝上型计算机包括用作计算机的指向装置的触摸板触摸表面714，并因此可以接收类似于在装配有触屏显示器和以上模式的移动计算装置上实施的拖拽、滚动、和轻击。这种膝上型计算机700通常包括耦接至易失性内部存储器702的处理器701和诸如磁盘驱动器706等的大容量非易失性存储器。膝上型计算机700也可以包括耦接至处理器701的压缩磁盘(CD)和/或DVD驱动器708。膝上型计算机装置700也可以包括耦接至处理器701的用于建立数据连接或接收外部存储器装置(例如用于将处理器701耦接至网络的网络连接电路)的许多连接器端口710。如本文中所述，膝上型计算机装置700可以具有一个或多个短程无线电信号收发器718(例如，RF无线电)和用于发送和接收无线信号的天线720。收发器718和天线708可以结合以上提到的电路使用以实施各种无线传输协议栈/接口。在膝上型计算机或笔记本配置中，计算机外设包括均耦接至处理器701的触摸板714、键盘712和显示器716。计算装置的其他配置可以包括如众所周知的(例如，经由USB输入)耦接至处理器的计算机鼠标或追踪球，其也可以结合各种方面而使用。
处理器601和701可以被软件指令(应用)配置成执行多种功能(包括上述各种方面的功能)的任何可编程微处理器、微计算机或一个或多个处理器芯片。在各种装置中，可以提供多个处理器，例如一个专用于无线通信功能的处理器和一个专用于运行其他应用的处理器。通常，可以在存取软件应用并将其载入至处理器601和701中之前将这些软件应用存储在内部存储器602和702中。处理器601和701可以包括足够存储应用软件指令的内部存储器。在许多装置中，内部存储器可以是易失性或非易失性存储器(例如，闪速存储器)或两者的混合。出于本描述的目的，对存储器的一般提及是指可以由处理器601和701存取的存储器，这包括内部存储器、或插入至各种装置中的可移除存储器、以及处理器601和701内的存储器。
虽然在说明中和在权利要求中提及了两个查找表(即，第一查找表和第二查找表)，但是这些提及涵盖两个分离的查找表和具有两列或字段(field)的组合式查找表。因此，可以将第一查找表和第二查找表实施为使存储器页数量或地址范围与表示该页是否包括有效数据的第一值和表示该页是否已经存取(即，由读取或写入操作)或另外不需刷新的第二值相关联的单个数据结构。因此，在权利要求中对第一查找表和第二查找表的提及并不意在将权利要求的范围限制于两个分离的表。
前述方法描述和流程图仅作为说明性示例而提供，且并不意在要求或暗示各种方面的步骤必须以呈现的顺序执行。如本领域的技术人员将了解的，可以以任何顺序执行前述方面中的步骤的顺序。诸如“其后”、“接着”、“然后”等等的词语不意在限制步骤的顺序；这些词语仅用于通过方法的描述来引导读者。另外，对呈单数形式的权利要求元件的任何提及(例如，使用词“一”、“一个”或“该”)不应被解释为将元件限于单数形式。
可以将结合本文中所公开的方面的各种说明性逻辑块、模块、电路和算法步骤实施为电子硬件、计算机软件、或两者的组合。为了清晰地示出硬件和软件的可互换性，各种说明性部件、块、模块、电路和步骤已经在上文大体按照他们的功能性进行了说明。这种功能性是否被实施为硬件或软件取决于特定应用和给于整个系统的设计约束。技术人员可以以变化的方式针对每个特定应用实施所说明的功能性，但是这种实施决策不应被理解为会导致偏离本发明的范围。
用于实施结合本文中所公开的方面而实施的各种说明性逻辑、逻辑块、模块和电路的硬件可以利用通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、分离的栅极或晶体管逻辑、分离的硬件部件或被设计成执行本文中所描述的功能的他们的任何组合来实施或执行。通用处理器可以为微处理器，但在替代方案中，处理器可以为任何传统处理器、控制器、微控制器或状态机。处理器也可以实施为计算装置的组合，例如，DSP和微处理器的组合、多个微处理器、结合DSP核心的一个或多个微处理器、或任何其他这种配置。替代地，一些步骤或方法可以由针对给定功能的电路来执行。
在一个或多个示例性方面中，所描述的功能可以以硬件、软件、固件或他们的任何组合来实施。如果以软件实施，则可以将这种功能作为一个或多个指令或代码而存储在计算机可读介质上或通过计算机可读介质传输。本文所公开的方法或算法的操作可以实施于可以存储于非暂时性计算机可读存储介质上的处理器可执行软件模块中。非暂时性计算机可读存储介质可以为可以为由计算机存取的任何可用介质。举例而言且非进行限制，这种非暂时性计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储装置、磁盘存储装置或其他磁存储器装置，或可以用于以指令或数据结构的形成存储所期望的程序代码且可以由计算机存取的任何其他介质。如本文所使用的，磁盘和光盘包括压缩磁盘(CD)、激光光盘、光盘、数字多功能光盘(DVD)、软盘、和蓝光光盘，其中磁盘通常磁性地再生数据，而光盘通过激光光学地再生数据。以上组合也应当包括于非暂时性计算机可读介质的范围内。另外，方法或算法的操作可以作为代码和/或指令的一个或任何组合或集合而驻留在可以并入计算机程序产品中的非暂时性机器可读介质和/或计算机可读介质上。
提供所公开的方面的先前说明，以使本领域的任何技术人员能够进行或使用本发明。对于本领域的那些技术人员来说，对这些方面的修改将易于显而易见，且本文中定义的一般原理可以应用于其他方面而不背离本发明的精神和范围。因此，本发明并不意在局限于本文所示的方面，而应当符合以下权利要求和本文中所公开的原理和新颖特征的最广泛范围。

Claims (48)

1.一种刷新动态存储器装置的方法，包括：
设定第一查找表中的与所述动态存储器装置中的存储器单元的页相关联的第一值，以指示何时所述页包括全零的有效数据；并且
控制根据页刷新间隔而执行的页刷新，以便抑制存储器单元的页的刷新，其中，在所述第一查找表中的所述存储器单元的页的相关联的第一值指示所述页包括全零的有效数据。
2.如权利要求1所述的方法，还包括：
当所述第一查找表中的第一值指示与读取请求相关联的存储器单元的页包括全零的有效数据时，抑制对所述存储器单元的页的存取，并且
响应于所述读取请求，返回一个或多个零。
3.如权利要求1所述的方法，还包括：
当所述第一查找表中的第一值指示与写入请求相关联的存储器单元的页包括全零的有效数据，并且写入值包括待写入至所述页的一个或多个零时，抑制对所述存储器单元的页的存取，并且
响应于所述写入请求，返回成功的写入操作的指示。
4.如权利要求1所述的方法，还包括：
当所述第一查找表中的第一值指示与清除请求相关联的存储器单元的页包括全零的有效数据时，抑制对所述存储器单元的页的存取，并且
响应于所述清除请求，返回成功的清除操作的指示。
5.如权利要求1所述的方法，还包括：
设定第二查找表中的第二值以指示读取存取或写入存取已经发生在存储器单元的对应页上；并且
控制根据所述页刷新间隔而执行的页刷新，以便抑制存储器单元的页的页刷新，其中，在所述第二查找表中的所述存储器单元的页的相关联的第二值指示已经发生了所述存取，并且在所述第一查找表中的所述存储器单元的页的相关联的第一值指示所述页包括其中至少一些不为零的有效数据。
6.如权利要求5所述的方法，还包括：
在包含所述存储器装置的系统的启动时，清除所述第一查找表；并且
在所述刷新间隔的末尾处清除所述第二查找表并重置所述页刷新间隔。
7.如权利要求5所述的方法，其中，控制根据所述页刷新间隔而执行的所述页刷新包括发出激活(ACT)-预充电(PRE)命令对，所述命令对包括存储器单元的页的页地址，其中，所述存储器单元的页的相关联的第一值指示非全零的有效数据存在于所述存储器单元的页中并且所述存储器单元的页的相关联的第二值指示未发生读取存取或写入存取。
8.如权利要求5所述的方法，其中，控制根据所述页刷新间隔而执行的所述页刷新包括当所述存储器装置中的页的数量超出阈值时，发出针对所述存储器装置的刷新(REF)命令。
9.如权利要求1所述的方法，其中，所述动态存储器装置包括动态随机存取存储器装置。
10.如权利要求1所述的方法，还包括：
使用所述第一查找表中的值来确定包含非全零的有效数据的所述动态存储器装置的页的数量；并且
基于所述动态存储器装置的温度和包含非全零的有效数据的所述动态存储器装置的页的数量来调节所述页刷新间隔。
11.如权利要求5所述的方法，还包括：
使用所述第一查找表中的值来确定包含非全零的有效数据的所述动态存储器装置的页的数量；
使用所述第二查找表中的值来确定待刷新的所述动态存储器装置的页的数量；并且
基于所述动态存储器装置的温度、包含非全零的有效数据的所述动态存储器装置的页的数量、以及待刷新的所述动态存储器装置的页的数量来调节所述页刷新间隔。
12.如权利要求1所述的方法，还包括：
监测与所述动态存储器装置相关联的命令队列以确定何时与所述页相关联的激活(ACT)命令存在于所述命令队列中；并且
控制根据所述页刷新间隔而执行的页刷新，以便抑制如下的存储器单元的页的刷新：(i)其中活动命令存在于所述命令队列中，(ii)所述存储器单元的页的相关联的第二值指示读取存取或写入存取未发生在所述页上，以及(iii)所述存储器单元的页的相关联的第一值指示所述页包括其中至少一些不为零的有效数据。
13.一种计算装置，包括：
动态存储器；以及
处理器，其耦接至所述动态存储器并被用处理器可执行指令配置成执行包括以下的操作：
设定第一查找表中的与所述动态存储器中的存储器单元的页相关联的第一值，以指示何时所述页包括全零的有效数据；并且
控制根据页刷新间隔而执行的页刷新，以便抑制存储器单元的页的刷新，其中，在所述第一查找表中的所述存储器单元的页的相关联的第一值指示所述页包括全零的有效数据。
14.如权利要求13所述的计算装置，其中，所述处理器被用处理器可执行指令配置成执行进一步包括以下的操作：
当所述第一查找表中的第一值指示与读取请求相关联的存储器单元的页包括全零的有效数据时，抑制对所述存储器单元的页的存取，并且
响应于所述读取请求，返回一个或多个零。
15.如权利要求13所述的计算装置，其中，所述处理器被用处理器可执行指令配置成执行进一步包括以下的操作：
当所述第一查找表中的第一值指示与写入请求相关联的存储器单元的页包括全零的有效数据，并且写入值包括待写入至所述页的一个或多个零时，抑制对所述存储器单元的页的存取，并且
响应于所述写入请求，返回成功的写入操作的指示。
16.如权利要求13所述的计算装置，其中，所述处理器被用处理器可执行指令配置成执行进一步包括以下的操作：
当所述第一查找表中的第一值指示与清除请求相关联的存储器单元的页包括全零的有效数据时，抑制对所述存储器单元的页的存取，并且
响应于所述清除请求，返回成功的清除操作的指示。
17.如权利要求13所述的计算装置，其中，所述处理器被用处理器可执行指令配置成执行进一步包括以下的操作：
设定第二查找表中的第二值以指示读取存取或写入存取已经发生在存储器单元的对应页上；并且
控制根据所述页刷新间隔而执行的页刷新，以便抑制存储器单元的页的页刷新，其中，在所述第二查找表中的所述存储器单元的页的相关联的第二值指示已经发生了读取存取或写入存取，并且在所述第一查找表中的所述存储器单元的页的相关联的第一值指示所述页包括其中至少一些不为零的有效数据。
18.如权利要求17所述的计算装置，其中，所述处理器被用处理器可执行指令配置成执行进一步包括以下的操作：
在包含所述动态存储器的系统的启动时，清除所述第一查找表；并且
在所述刷新间隔的末尾处清除所述第二查找表。
19.如权利要求17所述的计算装置，其中，所述处理器被用处理器可执行指令配置成执行操作，使得：控制根据所述页刷新间隔而执行的所述页刷新包括发出激活(ACT)-预充电(PRE)命令对，所述命令对包括存储器单元的页的页地址，其中，所述存储器单元的页的相关联的第一值指示非全零的有效数据存在于所述存储器单元的页中并且所述存储器单元的页的相关联的第二值指示未发生读取存取或写入存取。
20.如权利要求17所述的计算装置，其中，所述处理器被用处理器可执行指令配置成执行操作，使得：控制根据所述页刷新间隔而执行的所述页刷新包括当所述动态存储器中的页的数量超出阈值时，发出针对所述动态存储器的刷新(REF)命令。
21.如权利要求13所述的计算装置，其中，所述动态存储器包括动态随机存取动态存储器。
22.如权利要求13所述的计算装置，其中，所述处理器被用处理器可执行指令配置成执行进一步包括以下的操作：
使用所述第一查找表中的值来确定包含非全零的有效数据的所述动态存储器的页的数量；并且
基于所述动态存储器的温度和包含非全零的有效数据的所述动态存储器的页的数量来调节所述页刷新间隔。
23.如权利要求17所述的计算装置，其中，所述处理器被用处理器可执行指令配置成执行进一步包括以下的操作：
使用所述第一查找表中的值确定包含非全零的有效数据的所述动态存储器的页的数量；
使用所述第二查找表中的值确定待刷新的所述动态存储器的页的数量；并且
基于所述动态存储器的温度、包含非全零的有效数据的所述动态存储器的页的数量、以及待刷新的所述动态存储器的页的数量来调节所述页刷新间隔。
24.如权利要求13所述的计算装置，其中，所述处理器被用处理器可执行指令配置成执行进一步包括以下的操作：
监测与所述动态存储器相关联的命令队列以确定何时与所述页相关联的激活(ACT)命令存在于所述命令队列中；并且
控制根据所述页刷新间隔而执行的页刷新，以便抑制如下的存储器单元的页的刷新：(i)其中活动命令存在于所述命令队列中，(ii)所述存储器单元的页的相关联的第二值指示读取存取或写入存取未发生在所述页上，以及(iii)所述存储器单元的页的相关联的第一值指示所述页包括其中至少一些不为零的有效数据。
25.一种计算装置，包括：
用于设定第一查找表中的与动态存储器中的存储器单元的页相关联的第一值以指示何时所述页包括全零的有效数据的模块；以及
用于控制根据页刷新间隔而执行的页刷新，以便抑制存储器单元的页的刷新的模块，其中，在所述第一查找表中的所述存储器单元的页的相关联的第一值指示所述页包括全零的有效数据。
26.如权利要求25所述的计算装置，还包括：
用于当所述第一查找表中的第一值指示与读取请求相关联的存储器单元的页包括全零的有效数据时，抑制对所述存储器单元的页的存取的模块，以及
用于响应于所述读取请求，返回一个或多个零的模块。
27.如权利要求25所述的计算装置，还包括：
用于当所述第一查找表中的第一值指示与写入请求相关联的存储器单元的页包括全零的有效数据，并且写入值包括待写入至所述页的一个或多个零时，抑制对所述存储器单元的页的存取的模块，以及
用于响应于所述写入请求，返回成功的写入操作的指示的模块。
28.如权利要求25所述的计算装置，还包括：
用于当所述第一查找表中的第一值指示与清除请求相关联的存储器单元的页包括全零的有效数据时，抑制对所述存储器单元的页的存取的模块，以及
用于响应于所述清除请求，返回成功的清除操作的指示的模块。
29.如权利要求25所述的计算装置，还包括：
用于设定第二查找表中的第二值以指示读取存取或写入存取已经发生在存储器单元的对应页上的模块；以及
用于控制根据所述页刷新间隔而执行的页刷新，以便抑制存储器单元的页的页刷新的模块，其中，在所述第二查找表中的所述存储器单元的页的相关联的第二值指示已经发生了读取存取或写入存取，并且在所述第一查找表中的所述存储器单元的页的相关联的第一值指示所述页包括其中至少一些不为零的有效数据。
30.如权利要求29所述的计算装置，还包括：
用于在包含所述动态存储器的系统的启动时，清除所述第一查找表的模块；以及
用于在所述刷新间隔的末尾处清除所述第二查找表的模块。
31.如权利要求29所述的计算装置，其中，用于控制根据所述页刷新间隔而执行的所述页刷新的模块包括：用于发出激活(ACT)-预充电(PRE)命令对的模块，所述命令对包括存储器单元的页的页地址，其中，所述存储器单元的页的相关联的第一值指示非全零的有效数据存在于所述存储器单元的页中并且所述存储器单元的页的相关联的第二值指示未发生读取存取或写入存取。
32.如权利要求29所述的计算装置，其中，用于控制根据所述页刷新间隔而执行的页刷新的模块包括用于当所述动态存储器中的页的数量超出阈值时发出针对所述动态存储器的刷新(REF)命令的模块。
33.如权利要求25所述的计算装置，其中，所述动态存储器包括动态随机存取动态存储器。
34.如权利要求25所述的计算装置，还包括：
用于使用所述第一查找表中的值来确定包含非全零的有效数据的所述动态存储器的页的数量的模块；以及
用于基于所述动态存储器的温度和包含非全零的有效数据的所述动态存储器的页的数量来调节所述页刷新间隔的模块。
35.如权利要求29所述的计算装置，还包括：
用于使用所述第一查找表中的值来确定包含非全零的有效数据的所述动态存储器的页的数量的模块；
用于使用所述第二查找表中的值来确定待刷新的所述动态存储器的页的数量的模块；以及
用于基于所述动态存储器的温度、包含非全零的有效数据的所述动态存储器的页的数量、以及待刷新的所述动态存储器的页的数量来调节所述页刷新间隔的模块。
36.如权利要求25所述的计算装置，还包括：
用于监测与所述动态存储器相关联的命令队列以确定何时与所述页相关联的激活(ACT)命令存在于所述命令队列中的模块；以及
用于控制根据所述页刷新间隔而执行的页刷新，以便抑制如下的存储器单元的页的刷新的模块：(i)其中活动命令存在于所述命令队列中，(ii)所述存储器单元的页的相关联的第二值指示读取存取或写入存取未发生在所述页上，以及(iii)所述存储器单元的页的相关联的第一值指示所述页包括其中至少一些不为零的有效数据。
37.一种具有存储于其上的处理器可执行软件指令的非暂时性计算机可读存储介质，所述指令被配置成使得处理器执行包括以下的操作：
设定第一查找表中的与动态存储器装置中的存储器单元的页相关联的第一值，以指示何时所述页包括全零的有效数据；并且
控制根据页刷新间隔而执行的页刷新，以便抑制存储器单元的页的刷新，其中，在所述第一查找表中的所述存储器单元的页的相关联的第一值指示所述页包括全零的有效数据。
38.如权利要求37所述的非暂时性计算机可读存储介质，其中，所存储的处理器可执行指令被配置成使得所述处理器执行进一步包括以下的操作：
当所述第一值指示与读取请求相关联的页包括全零的有效数据时，抑制对所述页的存取，并且
响应于所述读取请求，返回一个或多个零。
39.如权利要求37所述的非暂时性计算机可读存储介质，其中，所存储的处理器可执行指令被配置成使得所述处理器执行进一步包括以下的操作：
当所述第一查找表中的第一值指示与读取请求相关联的存储器单元的页包括全零的有效数据时，抑制对所述存储器单元的页的存取，并且
响应于所述读取请求，返回一个或多个零。
40.如权利要求37所述的非暂时性计算机可读存储介质，其中，所存储的处理器可执行指令被配置成使得所述处理器执行进一步包括以下的操作：
当所述第一查找表中的第一值指示与写入请求相关联的存储器单元的页包括全零的有效数据，并且写入值包括待写入至所述页的一个或多个零时，抑制对所述存储器单元的页的存取，并且
响应于所述写入请求，返回成功的写入操作的指示。
41.如权利要求37所述的非暂时性计算机可读存储介质，其中，所存储的处理器可执行指令被配置成使得所述处理器执行进一步包括以下的操作：
设定第二查找表中的第二值以指示读取存取或写入存取已经发生在存储器单元的对应页上；并且
控制根据所述页刷新间隔而执行的页刷新，以便抑制存储器单元的页的页刷新，其中，在所述第二查找表中的所述存储器单元的页的相关联的第二值指示已经发生了读取存取或写入存取并且在所述第一查找表中的所述存储器单元的页的相关联的第一值指示所述页包括其中至少一些不为零的有效数据。
42.如权利要求41所述的非暂时性计算机可读存储介质，其中，所存储的处理器可执行指令被配置成使得所述处理器执行进一步包括以下的操作：
在包含所述存储器装置的系统的启动时，清除所述第一查找表；并且
在所述刷新间隔的末尾处清除所述第二查找表。
43.如权利要求41所述的非暂时性计算机可读存储介质，其中，当所存储的处理器可执行指令被配置成使得所述处理器执行操作时，使得：控制根据所述页刷新间隔而执行的所述页刷新包括发出激活(ACT)-预充电(PRE)命令对，所述命令对包括存储器单元的页的页地址，其中，所述存储器单元的页的相关联的第一值指示非全零的有效数据存在于所述存储器单元的页中并且所述存储器单元的页的相关联的第二值指示未发生读取存取或写入存取。
44.如权利要求41所述的非暂时性计算机可读存储介质，其中，当所存储的处理器可执行指令被配置成使得所述处理器执行操作时，使得：控制根据所述页刷新间隔而执行的页刷新包括当所述存储器装置中的页的数量超出阈值时发出针对所述存储器装置的刷新(REF)命令。
45.如权利要求37所述的非暂时性计算机可读存储介质，其中，所述动态存储器装置包括动态随机存取存储器装置。
46.如权利要求37所述的非暂时性计算机可读存储介质，其中，所存储的处理器可执行指令被配置成使得所述处理器执行进一步包括以下的操作：
使用所述第一查找表中的值来确定包含非全零的有效数据的所述动态存储器装置的页的数量；并且
基于所述动态存储器装置的温度和包含非全零的有效数据的所述动态存储器装置的页的数量来调节所述页刷新间隔。
47.如权利要求41所述的非暂时性计算机可读存储介质，其中，所存储的处理器可执行指令被配置成使得所述处理器执行进一步包括以下的操作：
使用所述第一查找表中的值来确定包含非全零的有效数据的所述动态存储器装置的页的数量；
使用所述第二查找表中的值来确定待刷新的所述动态存储器装置的页的数量；并且
基于所述动态存储器装置的温度、包含非全零的有效数据的所述动态存储器装置的页的数量、以及待刷新的所述动态存储器装置的页的数量来调节所述页刷新间隔。
48.如权利要求46所述的非暂时性计算机可读存储介质，其中，所存储的处理器可执行指令被配置成使得所述处理器执行进一步包括以下的操作：
监测与所述动态存储器装置相关联的命令队列以确定何时与所述页相关联的激活(ACT)命令存在于所述命令队列中；并且
控制根据所述页刷新间隔而执行的页刷新，以便抑制如下的存储器单元的页的刷新：(i)其中活动命令存在于所述命令队列中，(ii)所述存储器单元的页的相关联的第二值指示读取存取或写入存取未发生在所述页上，以及(iii)所述存储器单元的页的相关联的第一值指示所述页包括其中至少一些不为零的有效数据。
CN201480027174.5A 2013-05-14 2014-05-09 用于智能刷新动态随机存取存储器的方法和系统 Active CN105229743B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/893,670 US9336855B2 (en) 2013-05-14 2013-05-14 Methods and systems for smart refresh of dynamic random access memory
US13/893,670 2013-05-14
PCT/US2014/037525 WO2014186229A1 (en) 2013-05-14 2014-05-09 Methods and systems for smart refresh of dynamic random access memory

Publications (2)

Publication Number Publication Date
CN105229743A true CN105229743A (zh) 2016-01-06
CN105229743B CN105229743B (zh) 2018-02-02

Family

ID=50842406

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480027174.5A Active CN105229743B (zh) 2013-05-14 2014-05-09 用于智能刷新动态随机存取存储器的方法和系统

Country Status (7)

Country Link
US (1) US9336855B2 (zh)
EP (1) EP2997576B1 (zh)
JP (1) JP6178499B2 (zh)
KR (1) KR101834625B1 (zh)
CN (1) CN105229743B (zh)
TW (1) TWI525618B (zh)
WO (1) WO2014186229A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106782642A (zh) * 2016-04-15 2017-05-31 上海兆芯集成电路有限公司 Dram控制器及其控制方法和计算机程序产品
CN109328386A (zh) * 2016-06-20 2019-02-12 高通股份有限公司 管理闪存存储器的刷新
CN111857560A (zh) * 2019-04-30 2020-10-30 伊姆西Ip控股有限责任公司 用于管理数据的方法、设备和计算机程序产品

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013183155A1 (ja) * 2012-06-07 2013-12-12 富士通株式会社 選択的にメモリのリフレッシュを行う制御装置
US9355689B2 (en) * 2013-08-20 2016-05-31 Oracle International Corporation Detection of multiple accesses to a row address of a dynamic memory within a refresh period
US9626331B2 (en) * 2013-11-01 2017-04-18 International Business Machines Corporation Storage device control
US9728245B2 (en) 2015-02-28 2017-08-08 Intel Corporation Precharging and refreshing banks in memory device with bank group architecture
KR102384344B1 (ko) 2015-06-03 2022-04-07 삼성전자주식회사 모바일 장치 및 모바일 장치의 동작 방법
KR102373544B1 (ko) 2015-11-06 2022-03-11 삼성전자주식회사 요청 기반의 리프레쉬를 수행하는 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법
TWI639920B (zh) 2017-11-17 2018-11-01 財團法人工業技術研究院 記憶體控制器及其控制方法以及記憶體及其控制方法
US10644004B2 (en) * 2018-02-13 2020-05-05 Advanced Micro Devices, Inc. Utilizing capacitors integrated with memory devices for charge detection to determine DRAM refresh
US10878880B2 (en) 2018-09-20 2020-12-29 Qualcomm Incorporated Selective volatile memory refresh via memory-side data valid indication
TWI671632B (zh) 2018-10-24 2019-09-11 財團法人工業技術研究院 記憶體裝置及其復新資訊同步方法
KR20210045225A (ko) 2019-10-16 2021-04-26 삼성전자주식회사 뉴럴 네트워크에서 연산을 수행하는 방법 및 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN85101754A (zh) * 1985-04-01 1987-01-24 株式会社日立制作所 计算机存储器之刷新电路
CN1735869A (zh) * 2001-09-27 2006-02-15 英特尔公司 降低存储器访问等待时间的存储器访问调度方法和装置
CN1932818A (zh) * 2006-09-20 2007-03-21 华为技术有限公司 数据库系统及管理数据库数据的方法
CN101036179A (zh) * 2004-10-04 2007-09-12 皇家飞利浦电子股份有限公司 用于显示器驱动器的过驱动技术
CN101061548A (zh) * 2004-12-01 2007-10-24 飞思卡尔半导体公司 基于温度的dram刷新
US7594750B2 (en) * 2005-01-20 2009-09-29 Samsung Electronics Co., Ltd. Method for outputting internal temperature data in semiconductor memory device and circuit of outputting internal temperature date thereby
US20120079295A1 (en) * 2010-09-24 2012-03-29 Hayek George R Techniques to transmit commands to a target device

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4006468A (en) * 1973-08-06 1977-02-01 Honeywell Information Systems, Inc. Dynamic memory initializing apparatus
JPH01146195A (ja) * 1987-12-02 1989-06-08 Mitsubishi Electric Corp ダイナミック型半導体記憶装置
JPH01224851A (ja) * 1988-03-03 1989-09-07 Nec Corp データ処理装置
US5469559A (en) * 1993-07-06 1995-11-21 Dell Usa, L.P. Method and apparatus for refreshing a selected portion of a dynamic random access memory
JPH09282873A (ja) 1996-04-08 1997-10-31 Ricoh Co Ltd メモリ装置
US6230235B1 (en) * 1996-08-08 2001-05-08 Apache Systems, Inc. Address lookup DRAM aging
US5890198A (en) * 1996-10-22 1999-03-30 Micron Technology, Inc. Intelligent refresh controller for dynamic memory devices
JP4246812B2 (ja) * 1997-06-12 2009-04-02 パナソニック株式会社 半導体回路及びその制御方法
US6094705A (en) * 1999-03-10 2000-07-25 Picoturbo, Inc. Method and system for selective DRAM refresh to reduce power consumption
US6385113B1 (en) * 1999-04-30 2002-05-07 Madrone Solutions, Inc Method for operating an integrated circuit having a sleep mode
JP2001134484A (ja) * 1999-11-01 2001-05-18 Canon Aptex Inc メモリ制御方法および装置
US6650586B1 (en) * 2000-06-28 2003-11-18 Intel Corporation Circuit and system for DRAM refresh with scoreboard methodology
JP4700223B2 (ja) * 2001-05-18 2011-06-15 株式会社バッファロー Ｄｒａｍ装置およびｄｒａｍ装置のリフレッシュ方法
JP2002352579A (ja) 2001-05-25 2002-12-06 Sony Corp 情報記憶装置及び方法、メモリユニット、記録媒体、並びにプログラム
US6741515B2 (en) * 2002-06-18 2004-05-25 Nanoamp Solutions, Inc. DRAM with total self refresh and control circuit
US6842821B2 (en) * 2002-12-02 2005-01-11 Lsi Logic Corporation DDR SDRAM memory controller with multiple dependency request architecture and intelligent requestor interface
WO2004095465A1 (ja) * 2003-04-23 2004-11-04 Fujitsu Limited 半導体記憶装置
KR100541824B1 (ko) 2003-10-06 2006-01-10 삼성전자주식회사 반도체 집적회로에 채용하기 적합한 온도감지 회로
US7342841B2 (en) * 2004-12-21 2008-03-11 Intel Corporation Method, apparatus, and system for active refresh management
US7711897B1 (en) * 2005-06-10 2010-05-04 American Megatrends, Inc. Method, system, apparatus, and computer-readable medium for improving disk array performance
US7565479B2 (en) * 2005-08-04 2009-07-21 Rambus Inc. Memory with refresh cycle donation to accommodate low-retention-storage rows
TWI367486B (en) * 2007-12-25 2012-07-01 Ind Tech Res Inst Memory device and refresh method thereof
US8095725B2 (en) * 2007-12-31 2012-01-10 Intel Corporation Device, system, and method of memory allocation
JP2010176783A (ja) * 2009-02-02 2010-08-12 Elpida Memory Inc 半導体装置とその制御方法と半導体装置とそれを制御するコントローラとを含む半導体システム
US9116634B2 (en) * 2011-06-10 2015-08-25 International Business Machines Corporation Configure storage class memory command
US8599595B1 (en) * 2011-12-13 2013-12-03 Michael C. Stephens, Jr. Memory devices with serially connected signals for stacked arrangements
WO2013183155A1 (ja) * 2012-06-07 2013-12-12 富士通株式会社 選択的にメモリのリフレッシュを行う制御装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN85101754A (zh) * 1985-04-01 1987-01-24 株式会社日立制作所 计算机存储器之刷新电路
CN1735869A (zh) * 2001-09-27 2006-02-15 英特尔公司 降低存储器访问等待时间的存储器访问调度方法和装置
CN101036179A (zh) * 2004-10-04 2007-09-12 皇家飞利浦电子股份有限公司 用于显示器驱动器的过驱动技术
CN101061548A (zh) * 2004-12-01 2007-10-24 飞思卡尔半导体公司 基于温度的dram刷新
US7594750B2 (en) * 2005-01-20 2009-09-29 Samsung Electronics Co., Ltd. Method for outputting internal temperature data in semiconductor memory device and circuit of outputting internal temperature date thereby
CN1932818A (zh) * 2006-09-20 2007-03-21 华为技术有限公司 数据库系统及管理数据库数据的方法
US20120079295A1 (en) * 2010-09-24 2012-03-29 Hayek George R Techniques to transmit commands to a target device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106782642A (zh) * 2016-04-15 2017-05-31 上海兆芯集成电路有限公司 Dram控制器及其控制方法和计算机程序产品
CN106782642B (zh) * 2016-04-15 2020-02-07 上海兆芯集成电路有限公司 Dram控制器及其控制方法和计算机程序产品
CN109328386A (zh) * 2016-06-20 2019-02-12 高通股份有限公司 管理闪存存储器的刷新
CN109328386B (zh) * 2016-06-20 2022-04-29 高通股份有限公司 管理闪存存储器的刷新
CN111857560A (zh) * 2019-04-30 2020-10-30 伊姆西Ip控股有限责任公司 用于管理数据的方法、设备和计算机程序产品

Also Published As

Publication number Publication date
TW201510999A (zh) 2015-03-16
US9336855B2 (en) 2016-05-10
EP2997576B1 (en) 2016-11-16
CN105229743B (zh) 2018-02-02
US20140344513A1 (en) 2014-11-20
TWI525618B (zh) 2016-03-11
JP6178499B2 (ja) 2017-08-09
KR101834625B1 (ko) 2018-04-13
EP2997576A1 (en) 2016-03-23
KR20160010518A (ko) 2016-01-27
JP2016524775A (ja) 2016-08-18
WO2014186229A1 (en) 2014-11-20

Similar Documents

Publication Publication Date Title
CN105229743A (zh) 用于智能刷新动态随机存取存储器的方法和系统
CN112669889B (zh) 用于动态目标刷新窃取的设备和方法
US9063864B2 (en) Storing data in presistent hybrid memory
US20180190340A1 (en) Memory device and memory system performing request-based refresh, and operating method of the memory device
US9524771B2 (en) DRAM sub-array level autonomic refresh memory controller optimization
US20160041596A1 (en) Power efficient method and system for executing host data processing tasks during data retention operations in a storage device
KR20140028618A (ko) 쓰기 페일을 줄이는 메모리 장치, 이를 포함하는 메모리 시스템 및 그 쓰기 방법
CN103345368B (zh) 一种在缓冲存储器中缓存数据的方法
CN107728934B (zh) 存储器控制器及包括其的存储系统
CN104360825B (zh) 一种混合内存系统及其管理方法
KR20160116533A (ko) 리프레쉬 동작을 관리하는 메모리 콘트롤러, 메모리 시스템 및 그 동작방법
US20190026028A1 (en) Minimizing performance degradation due to refresh operations in memory sub-systems
CN110658995A (zh) 一种固态硬盘及其配置数据管理方法、装置及存储介质
US11494120B2 (en) Adaptive memory transaction scheduling
CN103761052A (zh) 一种管理高速缓存的方法及存储装置
US11694735B2 (en) Memory controller and method of controlling the memory controller
US10365997B2 (en) Optimizing DRAM memory based on read-to-write ratio of memory access latency
CN103279562B (zh) 一种用于数据库二级缓存的方法、装置及数据库存储系统
EP3649554A1 (en) Selective refresh mechanism for dram
CN114730592A (zh) 一种存储器、控制器、刷新方法及存储系统
WO2016126264A1 (en) Refreshing an identified partial array
US10956057B2 (en) Adaptive power management of dynamic random access memory
CN117727347A (zh) 一种存储器刷新方法及存储器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant