CN104360825B - 一种混合内存系统及其管理方法 - Google Patents

一种混合内存系统及其管理方法 Download PDF

Info

Publication number
CN104360825B
CN104360825B CN201410673934.1A CN201410673934A CN104360825B CN 104360825 B CN104360825 B CN 104360825B CN 201410673934 A CN201410673934 A CN 201410673934A CN 104360825 B CN104360825 B CN 104360825B
Authority
CN
China
Prior art keywords
read
memory
write
flash
sdram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410673934.1A
Other languages
English (en)
Other versions
CN104360825A (zh
Inventor
陈继承
江山刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inspur Beijing Electronic Information Industry Co Ltd
Original Assignee
Inspur Beijing Electronic Information Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inspur Beijing Electronic Information Industry Co Ltd filed Critical Inspur Beijing Electronic Information Industry Co Ltd
Priority to CN201410673934.1A priority Critical patent/CN104360825B/zh
Publication of CN104360825A publication Critical patent/CN104360825A/zh
Application granted granted Critical
Publication of CN104360825B publication Critical patent/CN104360825B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/068—Hybrid storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)

Abstract

本发明公开了一种混合内存系统及其管理方法，属于计算机数据存储领域。本发明公开的方法包括：将两种或两种类型以上的存储介质架构成一个混合内存系统，其中，混合内存系统中所有存储介质按照统一的编址方式进行编址，并分别记录各类型的存储介质对应的地址范围；当混合内存系统中内存控制器收到读写请求时，根据读写请求的地址所属的地址范围查找对应的存储介质的类型，调用该类型的存储介质对应的访问控制器对读写请求进行处理。本发明还公开了一种混合内存系统。本申请技术方案使得整个系统具有多种整体属性，同时整个计算机系统可以按照传统方式进行管理内存，提高了内存系统的性能，增加了内存系统的使用时间。

Description

一种混合内存系统及其管理方法
技术领域
本发明属于计算机数据存储领域，具体涉及一种混合内存系统及其管理方法。
背景技术
主机的内存一直是计算机系统的重要的组成部分，是决定系统性能的一个重要的部件。传统的内存一直是用单一介质如，DRAM(Dynamic Random Access Memory，动态随机存取存储)，SRAM(Static Random-Access Memory，静态随机存储器)，PCM(phase changememory，相变存储)等构成。
单一介质构成的内存系统便于管理和控制，但是由于其自身的介质限制，使得内存系统也会存在诸多缺点。如SRAM性能高，不需要刷新电路既能保存它内部存储的数据，但是集成度较低，相对于SDRAM，相同容量的内存需要的很大的体积。SDRAM虽然集成度比SRAM要高，但是其最大的劣势是易失性，SDRAM每隔一定时间间隔(毫秒)就需要进行数据刷新操作以防止数据的丢失，这就直接导致了SDRAM组成的内存系统的能耗相当高。
而FLASH(闪存)作为存储介质，具有非易失性，而且存储密度高，单位存储容量的单价低，但是其访问延时很长，而且可擦写次数非常有限，如果使用flash构建单一内存系统，整个计算机系统的性能会受到严重影响。
PCM集中了闪存、RAM和EEPROM存储器的优点，具有非易失、工艺尺寸小、存储密度高、循环寿命长、读写速度快、能耗低、抗辐射干扰等优点，与闪存相比，PCM具有更高的写入性能、寿命和设计简易性；与RAM相比，PCM具有非易失性，可以按字节寻址、按位进行修改，读写速度与DRAM相当。
发明内容
本发明所要解决的技术问题是，提供一种混合内存系统及其管理方法。，以提高内存系统的性能。
为了解决上述技术问题，本发明公开了一种用于混合内存系统的管理方法，包括以下操作：
将两种或两种类型以上的存储介质架构成一个混合内存系统，其中，所述混合内存系统中所有存储介质按照统一的编址方式进行编址，并分别记录各类型的存储介质对应的地址范围；
当所述混合内存系统中内存控制器收到读写请求时，根据所述读写请求的地址所属的地址范围查找对应的存储介质的类型，调用该类型的存储介质对应的访问控制器对所述读写请求进行处理。
可选地，上述方法中，所调用的该类型的存储介质对应的访问控制器对所述读写请求进行处理指：
受到调用的访问控制器按照事先设定的缓存读写策略对所述读写请求进行对应的操作；
其中，所述缓存读写策略包括如下一种或两种：
将所述混合内存系统中所有类型的内存介质中数据读写速度最快的内存介质作为数据读写速度最慢的内存介质的缓存；
将所述混合内存系统中所有类型的内存介质中可读写次最多的内存介质作为可读写次数最少的内存介质的缓存。
可选地，上述方法中，所述混合内存系统包括如下任两种或两种以类型上的存储介质：
同步动态随机存储SDRAM存储介质、闪存FLASH存储介质、相变存储PCM存储介质。
可选地，上述方法中，当所述混合内存系统根据所述读写请求的地址所属的地址范围查找对应的存储介质的类型为SDRAM存储介质时，所述内存控制器调用该类型的存储介质对应的访问控制器对所述读写请求进行处理指：
所述内存控制器调用SDRAM访问控制器，所述SDRAM访问控制器根据所述读写请求的地址直接访问SDRAM内存。
可选地，上述方法中，当所述混合内存系统根据所述读写请求的地址所属的地址范围查找对应的存储介质的类型为FLASH存储介质时，所述内存控制器调用该类型的存储介质对应的访问控制器对所述读写请求进行处理指：
所述内存控制器调用FLASH访问控制器，所述FLASH访问控制器根据所述读写请求的地址查询缓存区中是否包含有当前请求的数据，如果包含有当前请求的数据，则直接对缓存区进行读写，如果未包含有当前请求的数据，则根据缓存读写策略对缓存区进行替换。
可选地，上述方法中，所述FLASH访问控制器根据缓存的读写策略对缓存区进行替换指：
所述FLASH访问控制器根据写回策略将缓存区内的数据写回FLASH内存。
本发明还公开了一种混合内存系统，包括多种类型的存储介质、各类型的存储介质对应的访问控制器、内存控制器以及存储单元，其中：
所述多种类型的存储介质，分别对应不同的地址范围，其中，所有存储介质按照统一的编址方式进行编址；
所述存储单元，记录各类型的存储介质对应的地址范围；
所述内存控制器，在收到读写请求时，从所述存储单元中查找所述读写请求的地址所属的地址范围及对应的存储介质的类型，调用该类型的存储介质对应的访问控制器处理所述读写请求；
所述各类存储介质对应的访问控制器，根据所述内存控制器的调用，对所述读写请求进行对应的操作。
可选地，上述系统中，所述各类存储介质对应的访问控制器，根据所述内存控制器的调用，对所述读写请求进行对应的操作指：
按照事先设定的缓存读写策略对所述读写请求进行对应的操作；
其中，所述缓存读写策略包括如下一种或两种：
将所述混合内存系统中所有类型的内存介质中数据读写速度最快的内存介质作为数据读写速度最慢的内存介质的缓存；
将所述混合内存系统中所有类型的内存介质中可读写次最多的内存介质作为可读写次数最少的内存介质的缓存。
可选地，上述混合内存系统包括如下任两种或两种以类型上的存储介质：
同步动态随机存储SDRAM存储介质、闪存FLASH存储介质、相变存储PCM存储介质。
可选地，上述系统中，所述内存控制器从所述存储单元中查找所述读写请求的地址所属的地址范围对应的存储介质的类型为SDRAM存储介质时，所述内存控制器调用SDRAM访问控制器，所述SDRAM访问控制器根据所述读写请求的地址直接访问SDRAM内存。
可选地，上述系统中，所述内存控制器从所述存储单元中查找所述读写请求的地址所属的地址范围对应的存储介质的类型为FLASH存储介质时，所述内存控制器调用FLASH访问控制器，所述FLASH访问控制器根据所述读写请求的地址查询缓存区中是否包含有当前请求的数据，如果包含有当前请求的数据，则直接对缓存区进行读写，如果未包含有当前请求的数据，则根据缓存读写策略对缓存区进行替换。
可选地，上述系统中，所述FLASH访问控制器根据缓存的读写策略对缓存区进行替换指：
所述FLASH访问控制器根据写回策略将缓存区内的数据写回FLASH内存。
本申请技术方案提出一种基于多种介质的混合内存系统及其管理方法，根据不同介质的特点，将计算机系统的访问特性构建成一个混合内存系统，使得整个系统具有单一介质构成的内存系统不具有的多种整体属性，同时整个计算机系统可以按照传统方式(单一介质构成内存系统的管理方式)进行管理内存，从而提高了内存系统的性能，增加了内存系统的使用时间。
附图说明
图1为本发明实施例的系统结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下文将结合附图对本发明技术方案作进一步详细说明。需要说明的是，在不冲突的情况下，本申请的实施例和实施例中的特征可以任意相互组合。
实施例1
本实施例提供一种混合内存系统，可包括多种类型的存储介质、各类型的存储介质对应的访问控制器、内存控制器以及存储单元。
其中，多种类型的存储介质，分别对应不同的地址范围，要说明的是，所有存储介质按照统一的编址方式进行编址。
存储单元，记录各类型的存储介质对应的地址范围；
内存控制器，在收到读写请求时，从存储单元中查找该读写请求的地址所属的地址范围及对应的存储介质的类型，调用该类型的存储介质对应的访问控制器处理该读写请求；
各类存储介质对应的访问控制器，根据内存控制器的调用，对收到的读写请求进行对应的操作。
具体地，各类存储介质对应的访问控制器，根据内存控制器的调用，对收到的读写请求进行对应的操作时，可以按照事先设定的缓存读写策略对读写请求进行对应的操作。
本实施例中，缓存读写策略包括如下一种或两种：
第一种缓存读写策略，将混合内存系统中所有类型的内存介质中数据读写速度最快的内存介质作为数据读写速度最慢的内存介质的缓存。
第二种缓存读写策略，将混合内存系统中所有类型的内存介质中可读写次最多的内存介质作为可读写次数最少的内存介质的缓存。
上述混合系统中的存储介质的类型可以包括两种或两种以上，例如，SDRAM存储介质、FLASH存储介质以及PCM存储介质等。
例如，内存控制器从存储单元中查找读写请求的地址所属的地址范围对应的存储介质的类型为SDRAM存储介质时，内存控制器调用SDRAM访问控制器，SDRAM访问控制器根据读写请求的地址直接访问SDRAM内存即可。
又如，内存控制器从存储单元中查找读写请求的地址所属的地址范围对应的存储介质的类型为FLASH存储介质时，内存控制器可以调用FLASH访问控制器，FLASH访问控制器根据读写请求的地址查询缓存区中是否包含有当前请求的数据，如果包含有当前请求的数据，则直接对缓存区进行读写，如果未包含有当前请求的数据，则根据缓存读写策略对缓存区进行替换即可。具体地，FLASH访问控制器根据缓存的读写策略对缓存区进行替换时，可以根据写回策略将缓存区内的数据写回FLASH内存。
本实施例中所涉及的缓存区可以采用单独的SDRAM来实现。
下面以图1为例，说明上述混合内存系统的具体实现。
图1所示的混合内存系统包括内存控制器、FLASH/SDRAM访问控制器，FLASH/SDRAM内存，FLASH/SDRAM内存按照统一的编址方式进行编址，但FLASH内存对应一个地址范围，SDRAM内存对应另一个地址范围。其中，内存控制器访问总线与FLASH/SDRAM访问控制器连接；内存控制器收到CPU发送的读写请求时，根据该读写请求的访问地址调用混合内存系统的不同介质访问控制器，即FLASH内存或SDRAM内存；受到调用的FLASH/SDRAM访问控制器将访问总线的读写命令(即读写请求)转化为针对不同内存介质的特定时序控制信号。
考虑到FLASH作为内存，存在访问性能低，而且可擦写次数受限，优选方案中还特地设计SDRAM缓存解决上述缺陷。
实施例2
本实施例提供一种混合内存系统的管理方法，主要包括以下操作：
将两种或两种类型以上的存储介质架构成一个混合内存系统，其中，混合内存系统中所有存储介质按照统一的编址方式进行编址，并分别记录各类型的存储介质对应的地址范围；
当混合内存系统中内存控制器收到读写请求时，根据读写请求的地址所属的地址范围查找对应的存储介质的类型，调用该类型的存储介质对应的访问控制器对所述读写请求进行处理。
具体地，受到调用的访问控制器可以按照事先设定的缓存读写策略对读写请求进行对应的操作。
其中，缓存读写策略可以包括如下一种或两种：
一、将混合内存系统中所有类型的内存介质中数据读写速度最快的内存介质作为数据读写速度最慢的内存介质的缓存；
二、将混合内存系统中所有类型的内存介质中可读写次最多的内存介质作为可读写次数最少的内存介质的缓存。
上述混合系统中的存储介质的类型可以包括两种或两种以上，例如，SDRAM存储介质、FLASH存储介质以及PCM存储介质等。
下面以图1所示的混合内存系统为例，详细说明上述方法的具体实现过程，该过程包括以下步骤：
步骤(1)混合内存系统按照统一编址方式进行编址，其中，不同类型的存储介质对应不同的地址范围；
步骤(2)CPU按照传统方式向内存控制器发出读写请求；
步骤(3)内存控制器根据读写请求的地址选择不同的介质访问控制器；
即，内存控制器根据读写请求的地址所属的地址范围确定所涉及的存储介质的类型，然后选择该类型的存储介质的访问控制器即可。
步骤(4)如果选择SDRAM访问控制器，则根据地址直接访问SDRAM内存；
如果选择FLASH访问控制器，则根据地址查询SDRAM缓存(即内存系统中独立的缓存区)中是否含有当前请求的数据；如果命中(SDRAM缓存中含有当前请求的数据)，则直接对读写SDRAM缓存进行读写；如果缺失(SDRAM缓存中不含有当前请求的数据)，则FLASH访问控制器根据缓存的读写策略对SDRAM缓存进行替换；
步骤(5)FLASH访问控制器根据写回策略将SDRAM缓存内的数据写回FLASH内存。
从上述方法可以看出，内存的介质组成对于CPU而言是透明的，CPU访问内存不用关心构建内存系统的介质情况。
应当理解，本发明不局限于FLASH/SDRAM存储器件，也可以应用在其他存储器件上，用来构建混合内存系统。
本领域普通技术人员可以理解上述方法中的全部或部分步骤可通过程序来指令相关硬件完成，所述程序可以存储于计算机可读存储介质中，如只读存储器、磁盘或光盘等。可选地，上述实施例的全部或部分步骤也可以使用一个或多个集成电路来实现。相应地，上述实施例中的各模块/单元可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。本申请不限制于任何特定形式的硬件和软件的结合。
以上所述，仅为本发明的较佳实例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种用于混合内存系统的管理方法，其特征在于，包括以下操作：
将两种或两种类型以上的存储介质架构成一个混合内存系统，所述混合内存系统包括内存控制器、FLASH访问控制器、SDRAM访问控制器，FLASH内存和SDRAM内存，其中，内存控制器通过访问总线分别与FLASH访问控制器和SDRAM访问控制器连接；
其中，所述混合内存系统中所有存储介质按照统一的编址方式进行编址，并分别记录各类型的存储介质对应的地址范围，包括：FLASH内存和SDRAM内存按照统一的编址方式进行编址，FLASH内存对应一个地址范围，SDRAM内存对应另一个地址范围；
当所述混合内存系统中内存控制器收到读写请求时，根据所述读写请求的地址所属的地址范围查找对应的存储介质的类型，调用该类型的存储介质对应的访问控制器对所述读写请求进行处理，包括：内存控制器收到CPU发送的读写请求时，根据所述读写请求的访问地址调用混合内存系统的FLASH访问控制器或者SDRAM访问控制器；受到调用的FLASH访问控制器或者SDRAM访问控制器将所述读写请求转化为针对FLASH内存或SDRAM内存的特定时序控制信号。
2.如权利要求1所述的方法，其特征在于，所调用的该类型的存储介质对应的访问控制器对所述读写请求进行处理指：
受到调用的访问控制器按照事先设定的缓存读写策略对所述读写请求进行对应的操作；
其中，所述缓存读写策略包括如下一种或两种：
将所述混合内存系统中所有类型的内存介质中数据读写速度最快的内存介质作为数据读写速度最慢的内存介质的缓存；
将所述混合内存系统中所有类型的内存介质中可读写次最多的内存介质作为可读写次数最少的内存介质的缓存。
3.如权利要求1所述的方法，其特征在于，当所述混合内存系统根据所述读写请求的地址所属的地址范围查找对应的存储介质的类型为SDRAM存储介质时，所述内存控制器调用该类型的存储介质对应的访问控制器对所述读写请求进行处理指：
所述内存控制器调用SDRAM访问控制器，所述SDRAM访问控制器根据所述读写请求的地址直接访问SDRAM内存。
4.如权利要求1所述的方法，其特征在于，当所述混合内存系统根据所述读写请求的地址所属的地址范围查找对应的存储介质的类型为FLASH存储介质时，所述内存控制器调用该类型的存储介质对应的访问控制器对所述读写请求进行处理指：
所述内存控制器调用FLASH访问控制器，所述FLASH访问控制器根据所述读写请求的地址查询缓存区中是否包含有当前请求的数据，如果包含有当前请求的数据，则直接对缓存区进行读写，如果未包含有当前请求的数据，则根据缓存读写策略对缓存区进行替换。
5.如权利要求4所述的方法，其特征在于，所述FLASH访问控制器根据缓存的读写策略对缓存区进行替换指：
所述FLASH访问控制器根据写回策略将缓存区内的数据写回FLASH内存。
6.一种混合内存系统，其特征在于，包括多种类型的存储介质、各类型的存储介质对应的访问控制器、内存控制器以及存储单元，具体包括：内存控制器、FLASH访问控制器、SDRAM访问控制器，FLASH内存和SDRAM内存，其中，内存控制器通过访问总线分别与FLASH访问控制器和SDRAM访问控制器连接，其中：所述多种类型的存储介质，分别对应不同的地址范围，其中，所有存储介质按照统一的编址方式进行编址，包括：FLASH内存和SDRAM内存按照统一的编址方式进行编址，FLASH内存对应一个地址范围，SDRAM内存对应另一个地址范围；
所述存储单元，记录各类型的存储介质对应的地址范围；
所述内存控制器，在收到读写请求时，从所述存储单元中查找所述读写请求的地址所属的地址范围及对应的存储介质的类型，调用该类型的存储介质对应的访问控制器处理所述读写请求，包括：收到CPU发送的读写请求时，根据所述读写请求的访问地址调用混合内存系统的FLASH访问控制器或者SDRAM访问控制器；
所述各类存储介质对应的访问控制器，根据所述内存控制器的调用，对所述读写请求进行对应的操作，包括：受到调用的FLASH访问控制器或者SDRAM访问控制器将所述读写请求转化为针对FLASH内存或SDRAM内存的特定时序控制信号。
7.如权利要求6所述的系统，其特征在于，所述各类存储介质对应的访问控制器，根据所述内存控制器的调用，对所述读写请求进行对应的操作指：
按照事先设定的缓存读写策略对所述读写请求进行对应的操作；
其中，所述缓存读写策略包括如下一种或两种：
将所述混合内存系统中所有类型的内存介质中数据读写速度最快的内存介质作为数据读写速度最慢的内存介质的缓存；
将所述混合内存系统中所有类型的内存介质中可读写次最多的内存介质作为可读写次数最少的内存介质的缓存。
8.如权利要求6所述的系统，其特征在于，所述内存控制器从所述存储单元中查找所述读写请求的地址所属的地址范围对应的存储介质的类型为SDRAM存储介质时，所述内存控制器调用SDRAM访问控制器，所述SDRAM访问控制器根据所述读写请求的地址直接访问SDRAM内存。
9.如权利要求6所述的系统，其特征在于，
所述内存控制器从所述存储单元中查找所述读写请求的地址所属的地址范围对应的存储介质的类型为FLASH存储介质时，所述内存控制器调用FLASH访问控制器，所述FLASH访问控制器根据所述读写请求的地址查询缓存区中是否包含有当前请求的数据，如果包含有当前请求的数据，则直接对缓存区进行读写，如果未包含有当前请求的数据，则根据缓存读写策略对缓存区进行替换。
10.如权利要求9所述的系统，其特征在于，所述FLASH访问控制器根据缓存的读写策略对缓存区进行替换指：
所述FLASH访问控制器根据写回策略将缓存区内的数据写回FLASH内存。
CN201410673934.1A 2014-11-21 2014-11-21 一种混合内存系统及其管理方法 Active CN104360825B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410673934.1A CN104360825B (zh) 2014-11-21 2014-11-21 一种混合内存系统及其管理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410673934.1A CN104360825B (zh) 2014-11-21 2014-11-21 一种混合内存系统及其管理方法

Publications (2)

Publication Number Publication Date
CN104360825A CN104360825A (zh) 2015-02-18
CN104360825B true CN104360825B (zh) 2018-02-06

Family

ID=52528089

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410673934.1A Active CN104360825B (zh) 2014-11-21 2014-11-21 一种混合内存系统及其管理方法

Country Status (1)

Country Link
CN (1) CN104360825B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104850358B (zh) * 2015-05-26 2017-11-28 华中科技大学 一种磁光电混合存储系统及其数据获取和存储方法
CN106528454B (zh) * 2016-11-04 2019-03-29 中国人民解放军国防科学技术大学 一种基于闪存的内存系统缓存方法
CN106598483B (zh) * 2016-11-10 2019-07-23 华中科技大学 一种面向异构内存的可重构内存管理系统
CN106775476A (zh) * 2016-12-19 2017-05-31 中国人民解放军理工大学 混合内存系统及其管理方法
CN107272496A (zh) * 2017-07-14 2017-10-20 佛山华芯微特科技有限公司 一种mcu存储系统及实现方法
CN107797944A (zh) * 2017-10-24 2018-03-13 郑州云海信息技术有限公司 一种层次式异构混合内存系统
WO2020199061A1 (zh) * 2019-03-30 2020-10-08 华为技术有限公司 一种处理方法、装置及相关设备
CN112559401B (zh) * 2020-12-07 2023-12-22 杭州慧芯达科技有限公司 一种基于pim技术的稀疏矩阵链式访问系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101989183A (zh) * 2010-10-15 2011-03-23 浙江大学 混合主存储器实现节能存储的方法
CN103810113A (zh) * 2014-01-28 2014-05-21 华中科技大学 一种非易失存储器和动态随机存取存储器的融合内存系统
CN103927130A (zh) * 2014-03-14 2014-07-16 山东大学 基于内存管理单元mmu的统一内外存架构

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008055272A2 (en) * 2006-11-04 2008-05-08 Virident Systems, Inc. Integrating data from symmetric and asymmetric memory
US8149622B2 (en) * 2009-06-30 2012-04-03 Aplus Flash Technology, Inc. Memory system having NAND-based NOR and NAND flashes and SRAM integrated in one chip for hybrid data, code and cache storage
CN103019624B (zh) * 2012-12-11 2015-07-15 清华大学 一种相变内存装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101989183A (zh) * 2010-10-15 2011-03-23 浙江大学 混合主存储器实现节能存储的方法
CN103810113A (zh) * 2014-01-28 2014-05-21 华中科技大学 一种非易失存储器和动态随机存取存储器的融合内存系统
CN103927130A (zh) * 2014-03-14 2014-07-16 山东大学 基于内存管理单元mmu的统一内外存架构

Also Published As

Publication number Publication date
CN104360825A (zh) 2015-02-18

Similar Documents

Publication Publication Date Title
CN104360825B (zh) 一种混合内存系统及其管理方法
US10241919B2 (en) Data caching method and computer system
US20160085585A1 (en) Memory System, Method for Processing Memory Access Request and Computer System
CN103246616B (zh) 一种长短周期访问频度的全局共享缓存替换方法
US8954672B2 (en) System and method for cache organization in row-based memories
US11210020B2 (en) Methods and systems for accessing a memory
CN105808455B (zh) 访问内存的方法、存储级内存及计算机系统
CN106856098B (zh) 一种用于DRAM或eDRAM刷新的装置及其方法
CN104899154B (zh) 基于嵌入式系统混合主存的页面管理方法
CN107784121A (zh) 一种基于非易失内存的日志文件系统的小写优化方法
CN109558338A (zh) 存储器中的动态页面分配
CN103970678B (zh) 目录设计方法及装置
US20190026028A1 (en) Minimizing performance degradation due to refresh operations in memory sub-systems
CN103455284A (zh) 一种读写数据的方法及装置
CN102520885B (zh) 一种混合硬盘的数据管理系统
US20190042415A1 (en) Storage model for a computer system having persistent system memory
CN104811495B (zh) 一种用于智慧协同网络的网络组件内容存储方法及模块
CN108647157A (zh) 一种基于相变存储器的映射管理方法及固态硬盘
JP2020046761A (ja) 管理装置、情報処理装置およびメモリ制御方法
CN110543433B (zh) 一种混合内存的数据迁移方法及装置
CN110147670A (zh) 一种工作于内核态的进程间持久性内存保护方法
CN115904226A (zh) 固态驱动器、设备及固态驱动器的操作方法
CN112559384B (zh) 一种基于非易失存储器的混合固态盘动态分区方法
US20180081593A1 (en) Memory system and processor system
CN103914403A (zh) 一种混合内存访问情况的记录方法及其系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant