CN85101754A - 计算机存储器之刷新电路 - Google Patents

Abstract

该项发明按下述装配，在动态随机存取存储器中包括存储显示数据的显示存储区和在中央取存处理器中为算术运算而使用的系统存储区；当动态随机存取存储器中存储的信息用于显示时，使用动态随机存取存储器的显示地址信号来完成存储刷新，而且，当动态随机存储器中存储的信息不用于显示时，来自刷新计数器(为产生刷新地址信号)的刷新地址信号，在每一预置周期时间的某一时刻，被用于随机存取存储器。

Description

本发明涉及一类用于刷新计算机存储器的存储器刷新电路，尤其是一适宜用于处理系统的存储器刷新电路。处理系统将用于算术处理的所有信息，例如程序信息，运算数据，运算结果数据及显示器屏幕显示的数据均贮于同一（共同）存储器中。

由于半导体技术的进展，个人计算机越来越普及，这种计算机具有内处理器，适宜个人使用。

图1为一个人计算机典型结构的方框图。

该个人计算机含有一中央处理器（CPU）101，一随机存取存储器（RAM）102，该RAM用于存贮将由CPU101处理的数据及算术运算结果等，一个只读存储器（ROM）103存储在CPU101中运行的程序及只用于读的数据，一条传输将在CPU101中处理的数据的数据总线104，一传输CPU将访问的单元或存储器之地址的地址总线105，一输入/输出（I/O）接口电路108，该接口电路与数据总线104和地址总线105相联，其目的为将输入/输出设备，例如键盘106和软盘驱动器（FDD）107与CPU101相联，一视频随机存取存储器（VRAM）111，它通过转换开关112与地址总线105相联，并存储由显示器110输出的图象信息，一显示地址信号发生器113，它通过转换开关112与VRAM111相联，产生显示地址以相继读取存储在VRAM111中的图象信息，一显示控制电路115，它通过数据总线114与VRAM111相联，它将从VRAM111中相继读出的图象信息转换成由显示器110输出的图象信号，一存储器控制电路116，该电路在将图象信息写入VRAM111时与转换开关112与地址总线105相接，在需由显示器110显示时将转换开关112与显示地址发生器113相接，一数据总线控制电路117，该电路在存储控制电路116将图象信息写入VRAM111等时将数据总线114与VRAM111相联。在这种类型的个人计算机中，用于运算的数据，使用者准备的程序等均储于RAM102中，而用于显示的图象信息则储于VRAM111中。这样就需要两个随机存取存储系统，从而增加了成本。

鉴于此原因，曾有人提出一种将VRAM111和RAM102合并成一个共同存储器的方法，该方法的典型例子已在公开了的日本专利66022/1980中叙述过（Japancse    Patent    Laid-Open    №6    6022/1980）。现在利用参考图2至图4叙述该项先有技术，其中随机只读存储器（RAM）102和视频随机存取存储器（VRAM）111为一共同的单一存储器。

图2所示电路包括一中央处理器（CPU）201，一显示地址信号发生器202，它产生必要的显示地址及各种时钟信号，一用于在显示地址和来自CPU的地址间相互转接的转换开关203，一存储器控制电路204，一作用不仅是一系统存储器而且也是一显示存储器的共同存储器205，一数据总线控制电路206，一显示控制电路207，一主要由阴极射线管构成的显示器208，一用于传输在CPU201和各电路间数据的数据总线209，一从CPU201向各电路提供地址信号的地址总线210，一用于传输表示显示屏相应位置的显示地址的地址线211，一用于传输表示显示时间的信号的信号线212，一用于传输各种同步信号（水平同步信号，垂直同步信号等）至显示器的信号线213，一用于传输一将接收自CPU201的地址转换为显示地址或相反的转换信号的信号线214，一用于传输加于数据总线控制电路206的一控制信号的信号线215，一用于传输加于存储器205的一控制信号的信号线216，一将存储器205与显示控制电路207相联的转换开关217，但它只在显示数据均从存储器205中读出后才将存储器205与显示控制电路207相联，一用于提供一转换信号至转换开关217的信号线218。

图3为公用存储器205地址分配实例，图中地址均由16进制符号表示。

地址0000-0500部分为工作存储区，它是CPU在运算时使用的。地址0501-43FF部分为一显示存储区，用于存储显示数据。换言之，该区域的作用与图1中视频随机存取存储器（VRAM）的作用相同。地址4401-9FFF部分为使用者的RAM区，该区可由使用者自由使用，并可存储各种数据及使用者编制的程序等。地址AOOO-FFFF区域为ROM区，该区的作用类似一只读存储器（ROM），其中存有一编译程序，一个或多个解释程序，以及用于管理一操作系统和计算系统的数据。

此中需注意的是，除显示存储区域外，其它存储区域均被视为一系统存储器，因为计算机在运算过程中均需使用它们。

图4为图2电路中当显示器显示信息时水平扫描时间和垂直扫描时间之间的关系。如图4所示，将总的扫描时间划分成两部分：显示时间401和不显示时间402，当位于显示时间401时，显示数据从存储器205中相继读出，在显示器208上表示出来。当处在不显示时间402时，转换开关203与地址总线210相联，暂停从存储器205中读出显示数据，此时即可传输中央处理器（CPU）201与存储器205的系统存储区域之间的数据，也可将显示数据重写入显示存储区域。

首先，当处于显示时间时，地址转换开关203是与显示地址线211相联，显示地址线211将显示地址加至和存储器205相联的显示地址信号发生器202，从显示地址信号发生器202输出的显示地址为在图3所示的存储器205中显示存储区域的对应地址，与显示屏幕208的显示位置成一一对应的关系。当对显示器208扫描时，显示地址信号发生器202输出显示地址至存储器205，于是便从存储器205中读出显示屏幕上相应位置的显示数据、亮度、色彩等的信息，再将这些信息加至显示控制电路207。显示控制电路207产生一由存储器205读出的显示数据所表示的符号或图象的对应图象信号。

进入非显示时间时，地址转换开关203与CPU地址线210相联，并将CPU的地址信号输至存储器205，此时数据总线控制电路206将数据总线209与存储器205相联，从而可使CPU201通过数据总线209向存储器205传送数据并可接收存储器205的数据。

该系统的先进之处在于其电路结构相对较小，并且该系统可采用一无刷新电路的动态RAM作为其存储器205，动态存储器比静态存储器便宜许多。动态RAM之所以便宜是因为它利用其门电路内的浮置电容（floatingcpacity）存储信息。但是，由于聚集在门电路中的电荷将因浮置电容的漏电流而减少，如果任其减少，则将会使存储在该存储器内的信息遗失。为了防止发生上述情况，动态RAM通常需一刷新电路，它定时对门电容进行充电，即所谓“刷新”操作。但在上述系统中，由于存储器205显示时间内读出信息的同时就完成了刷新操作，故无需另外提供一刷新电路。

但是，由于上述系统中CPU201和存储器205之间的数据传输只能在显示器不显示时进行，结果当运行系统存储器中的程序或改变显示内容时，造成处理速度过低。

例如，假定图2系统的显示时间和不显示时间对半，各占50%，平均处理速度就会下降一半。若用动态随机存取存储器DRAM作为存储器205的话，必须有从动态RAM的显示读出，以保持刷新操作。因而，即便处于无需显示的技术运算周期，在上述系统中无论是否有显示，均会降低处理速度，这是因为在显示时间内不允许有CPU201和存储器205之间的数据传输。

本发明的目的是提供一存储器刷新电路，该电路适用于具有一动态随机存取存储器（DRAM）的计算机中，该DRAM包括一用于CPU运算的系统存储区域和一用于显示输出的显示存储区域。更具体地说是提供一种存储器刷新电路，该电路能防止因其它种存储刷新造成的处理速度下降。

由本发明可知，一产生一显示地址信号的显示地址信号发生器和一产生一刷新地址信号的刷新计数器均通过一转换开关与一动态随机存取存储器的一地址信号输入端相联，有一显示信号探测电路，该电路决定存储于动态随机存取存储器中的信息是否为显示输出。故当显示信号探测电路探测到该信号为显示信号时，转换开关动作，将来自显示地址信号发生器的显示地址信号加至动态随机存取存储器的地址信号输入端，从而刷新存储器。当显示探测电路探测该信号不为显示信号时，转换开关动作，将来自刷新计数器的刷新地址信号加至动态随机存取存储器的地址信号输入端，并停留一预定时间，从而刷新存储器。

显示信号探测电路通过探测一自CPU发出的显示命令信号便可决定是否有信息显示，该显示信号探测电路也同样可通过探测从VRAM中读出的显示数据信号决定是否有信息显示。另外，显示信号探测电路可通过探测是否有一图象信号加至显示器决定是否有显示信息。

图1为一个人计算机之典型结构方框图;

图2为一传统存储器刷新电路结构的方框图;

图3为一共同存储器存储区域的分布图;

图4表示一显示器之扫描时间和显示时间之间的关系;

图5为本发明一具体实施方案的方框图;

图6为解释成组方式刷新的示意图;

图7为本发明另一具体实施方案的方框图;

图8为本发明所用的一显示信号探测电路719（803）、一转换控制电路720（802）和一转换开关718（801）的具体电路图;

图9为图8电路工作原理的波形图;

图10为本发明第三个具体实施方案的方框图。

下面将参考附图5叙述本发明的一个具体实施方案。图5为本发明具体实施方案的电路方框图。

图5中，一数据总线509和一地址总线510与CPU501相联，同干提供显示地址至一共有存储器505的一显示地址信号发生器502的输出端和一刷新电路517的一输出端分别通过地址总线511、521与转换开关518的两输入端相联。转换开关518的一输出端通过一总线528与转换开关503的一输入端相联，与转换开关503的另一输入端相联的是自CPU501来的地址总线510，转换开关503的一输出端是与共同存储器505的一地址线相联。与地址总线510相联的是一存储控制电路504，该电路将一控制信号分别通过信号线514、515和527加至转换开关503、526和数据总线控制电路506。数据总线509通过数据总线控制电路506与共有存储器505的另一地址输入端相联。一显示控制电路507通过转换开关526与共有存储器505的一数据输入/输出端相联。该显示控制电路507再通过一信号线513与显示地址信号发生器502相联，从而将象水平同步信号和垂直同步信号那样的各种同步信号从显示地址信号发生器502加至显示控制电路507，与显示控制电路相联的为一显示器508，显示控制电路507将一对应于从共同存储器505中读出数据的图象信号加至显示器508，显示控制电路507通过一信号线522与一显示信号探测电路519相联。显示控制电路507将图象信号加至该信号线522，然后显示信号探测电路519通过探测信号线522上是否有图象信号便可决定是否有信息在显示器508上显示，探测结果经一信号线523送至转换控制电路520。显示地址信号发生器502通过一信号线524将一垂直同步信号加至转换控制电路520转换控制电路520的一输出端通过一信号线525与转换开关518和存储控制电路504相联。

上述中，转换开关518为一开关，它根据由转换控制电路520输送的转换信号或是将与显示地址信号发生器520的显示地址输出端的联接转换成与刷新计数器517的刷新地址输出端的连接，或是相反，从而使一个时刻仅有一个输出与转换开关503相联。

首先要叙述的是显示信号探测电路519和转换控制电路520的功能。

显示信号探测电路519在探测到信号线522上图象信号后，便可决定信号线522上的信息为显示信息;当该探测电路519在信号线522上探测不到图象信号时，便可知该信息不为显示信息。

显示信号探测电路519中的决定是断续做出的，且对每段信号场时间间隔只做一次，其步调和垂直同步信号相同。因而，在一信号字段时间内只要探测一次便可知是否有显示信息。

当显示信号探测电路519通过信号线523输出的显示探测信号表明从一字段开始时为非显示状态时，转换控制电路520使转换开关518、503和526动作，使刷新计数器517以成组方式刷新存储器。成组方式将在后面叙述。更具体地说，转换开关518在每2毫秒（ms）时间内将刷新计数器517的地址线521与转换开关518的输出总线528相联64毫微秒（us）。与此同时，一转换控制电路520的输出信号通过信号线522加至存储控制电路504。

存储控制电路504控制转换开关503动作，使总线528与共同存储器505的地址线相联，存储控制电路504还关断开关526。共同存储器505根据刷新计数器517输出地址进行刷新。

成组方式刷新时，将CPU与动态随机存取存储器（DRAM）的通道关闭一段规定时间，将刷新地址信号依次从刷新计数器送至DRAM的地址线，从而刷新存储器。图6为无信息显示时的存储器刷新的屏面格式，图6所示即为所谓的成组方式刷新，其中假定动态RAM的刷新周期为128次/2毫秒，在每个2毫秒里，暂停CPU与存储器间的数据传输128次以完成存储刷新。在这样的成组方式刷新中，若假定每次存储刷新所用的时间为500微微秒（ns），那么刷新128次存储器所需时间如下：

500ns×128＝64us（毫微秒）

这仅为2毫秒（ms）时间的3.2%

64us/2ms＝0.032

因而，刷新存储器仅使CPU的处理速度下降了3.2%。

这就是说，当与使用传统显示读出的方式刷新存储器所需的时间相比时，CPU501的存储器关闭时间减少许多，两者的比值为0.32/50，并且相应提高了CPU的运算速度。

在本实施方案中，转换控制电路520与垂直同步信号同步。如果本方案不是如此构成，就会在有信息显示时，将存储器刷新地址从显示地址信号发生器502接至刷新计数器517，这样就在刷新地址之间造成不连续，破坏刷新操作。

然而，并非总是需要与垂直同步刷新存储器。如果刷新和显示是根据软件判断有无显示交替转换的话，控制电路的操作就不必与垂直同步信号同步。在这种情况下，CPU501直接控制转换开关518以及存储控制电路504进行成组方式刷新。

图7为该实施方案的方框图。

该系统中，一数据总线709和一地址总线710与CPU701相联，并包括一显示字符内容存储器（text    memory）727和一共同存储器705，共同存储器705既是系统存储器又是显示图形图象存储器。地址总线710通过转换开关703与共同存储器705的一地址输入端相联，并通过转换开关726与显示内容存储器（text    memory）727的一地址输入端相联。分别与转换开关703的一输入端相联的为一显示地址信号发生器702和一刷新计数器717，刷新计数器717是通过转换开关718与转换开关703的一输入端相联的。显示地址信号发生器702通过地址总线711与转换开关726的一输入端相联。

共同存储器705的一数据输入/输出端是与数据总线控制电路706和一开关730相联，开关730的另一端与显示控制电路707相联。显示内容存储器727的一输入/输出端是与一数据总线控制电路728和一开关731相联。开关731的另一端是与显示控制电路707相联。

与地址总线710相联的是一存储控制电路704，存储控制电路将一控制信号通过信号线714、715、729、732和733加至转换开关703、726数据总线控制电路706、728和开关730、731上。

当将数据写入共有存储器705和显示内容存储器（text    memory）727时，开关730和731关断，以防止写入数据进入显示控制电路707。

为了能在80字×25行的显示屏708上产生彩色显示1就需在通常是由4K字节静态RAM构成的显示内容存储器（text    memory）的2K字节来存储字符编码，2K字节存储字符颜色。现假定显示器708的屏幕构成为640×200象点，那么共同存储器705中图象存储区域就需要有16K字节的存储能力来存储三种基本色彩红（R）、绿（G）和兰（B）。通常，共同存储器705为-64K字节的存储器，它包含八个动态RAM片子，每个为64K位，共64K字节，其中48K字节是用作图象存储区域，剩下的16K字节用作系统存储区域。

现叙述CPU在进行算术运算或将数据写入存储器时的情况。

CPU通过地址总线710将控制信号送入存储控制电路704，将转换开关703或726转换数据总线710。接通数据总线控制电路706或728，关断开关730或731，这样便将地址总线710和数据总线709一同接至共同存储器705或显示内容存储器727，用这两条总线便构成了存取通道，从而可在算术运算过程中使用系统存储区域，并且也可将显示数据写入共同存储器的图象存储区域或显示内容存储器中。

当有指示需显示器708显示信息时，开关730或731接通，并且将共同存储器或显示内容存储器的数据输入/输出端与显示控制电路707的输入端相联。另外，转换开关703和718或转换开关726为受控开关，这样显示地址信号发生器702的显示地址输出端便通过地址总线711与共同存储器705或显示内容存储器727的地址输入端相联。CPU701通过两个总线709和711向显示控制中路707发出显示命令信号。

当仅需在显示器708显示字符时，对应于显示器708屏幕显示部分的地址信号紧接着从显示地址信号发生器702输至显示内容存储器727，然后便从显示内容存储器727中读出字符数据，然后将读出的数据送至显示控制电路707，显示控制电路随后产生对字符数据的图象信号并将图象信号送至显示器708。显示器708便显示出该图象信号的图象。

同样，当仅需显示图象时，显示存储区域的显示地址信号从显示地址信号发生器702送至共同存储器705，随后从共同存储器705中读出对应该显示地址信号的显示数据并送至显示控制电路707，显示控制电路707然后产生对应该显示数据的图象信号，然后再送至显示器708，从而将信息显示在显示器708上。当需同时显示字符和图象时，将显示地址信号发生器702输出的显示地址加至共同存储器和显示内容存储器，然后分别从共同存储器和显示内容存储器中读出图象数据和字符数据，将这些数据送至显示控制电路707，显示控制电路707将图象显示数据和字符显示数据组合产生驱动显示器708的图象信号，然后送至显示器708。根据该图象信号，便可在显示器708上显示出图象和字符信号。

现在叙述用于共同存储器705和显示内容存储器727的存储刷新。

由于显示内容存储器727通常是由一静态RAM构成，故它无需存储刷新，如果使用动态RAM，就必须象先有技术那样从显示地址信号发生器702产生一地址信号进行存储刷新，但因显示内容存储器727仅用于显示，故对CPU701运算速度毫无影响。

与前面的实施方案一样，共同存储器705的刷新是以成组方式刷新进行的，并且它使用刷新计数器717。

具体地说，显示信号探测电路719探测从显示控制电路707输出的显示信号中红、绿和兰色彩中的每一种，从而决定是否有显示，也就是存储器705是否有信息需要显示，当从CPU701加至显示控制电路707的显示命令信号使将一表示有图象显示的信号送至转换控制电路720，当显示探测电路719于下一信息组开始时，探测无需要显示的图象信号时，转换控制电路720便可决定无需进行图象显示并控制转换开关718将刷新计数器717输出端与转换开关703每两毫秒时间内转接刷新计数器717的输出端64毫微秒，使刷新计数器717的输出，也就是刷新地址信号送至共同存储器705，从而完成一次成组方式刷新。

在本实施方案中，由于用于字符显示的字符数据是存于显示内容存储器，而显示内容存储器是独立于系统存储器（共同存储器中的系统存储区域）的，在没有使用共同存储器中图象显示区域显示图象时，CPU701通过使用显示地址信号发生器702输出的显示地址信号刷新显示内容存储器727，并且同时对系统存储器705进行成组方式刷新提高了其运算速度，同时还可在显示器708上进行字符显示。

由于在使用计算机进行科学技术运算时，有许多情况是并非需要图象显示，若将计算机用于此目的时，本发明带来提高处理速度的效果是极为诱人的。

下面将叙述图7所示转换控制电路720，转换开关718和显示信号探测电路719的具体实现方案，并参考图8。

图8中，转换开关801是图7中一转换开关718的具体实现，转换控制电路802是图7转换控制电路720的具体实现。显示信号探测电路803是图7显示信号探测电路719的具体实现。

一对应图7接至显示地址信号发生器702的总线711的总线804和另一对应图7总线721的总线805与转换开关801相联，一转换开关的输出总线806是与转换开关703的一输入端相联。所有上述总线的每一条均由8根信号线构成，用于传输一8位信号。

转换开关801包含8个开关，从807到814。从第2个到第7个开关，即808到813均与第1个和第8个开关807、814的结构相同，故未在图中画出。第一开关807由第一与门电路815，一第二与门电路816和一或门电路817组成。与第一与门电路815的一输入端818相联的为总线804的第一信号线，与第一与门电路815的另一输入端819相联的为一转换控制电路802的一输出端，它是通过一非门电路822与输入端819相联的。第二与门电路816的一个输入端820是与总线805的第一信号线相联，而另一输入端821是与转换控制电路的输出端相联。第一、第二与门电路815、816的输出端与或门电路817的输入端相联，或门的输出便同输出总线806的第一根线相联。

同样，若开关为第n个开关时，便将总线804的第n根信号线与该开关第一与门的一输入端相联，将总线805的第n根信号线与第二与门的一输入端相联，第一与门电路的另一输入端通过非门电路822与转换控制电路802的输出端相联，第二与门电路的另一输入端直接与转换控制电路802的输出端相联。

转换控制电路802由D型触发器823构成，显示信号探测电路803由一3输入端的非门824构成，与构成显示信号探测电路803的3输入端非门824的三个输入端相联的有分别来自显示控制电路707的信号线GR、GG和GB。非门824的一输出端与D型触发器823的D输入端相联，显示地址信号发生器702通过信号线826将负垂直同步信号加至D型触发器823的时钟输入端CK。

信号线825上的信号GR、GG和GB是自图7显示控制电路707输出的信号，并且它们是表示是否分别有红、绿、兰图象在显示屏上显示。当所有上述三个信号均无（此时电平为低电平）时，表明在显示器708屏幕上无图象显示。

在转换开关801中，当转换控制电路802的输出假定为高平H时，第二与门打开，第一与门关闭，从而输出总线805上的信号至总线806，相反，当转换控制电路802的输出假定为低电平L时，第一与门电路打开，第二与门电路关闭，从而输出总线804上的信息至总线806。

图9为该电路的波形图。

波形926代表送至信号线826的垂直同步信号。波形925表示送至信号线825的信号GR、GG和GB。这些信号表示了有无红、绿、兰三种颜色的显示。当代表有无彩色显示的三个信号GR、GG和GB均为低电平L时，显示信号探测电路803（719）的输出便为一高电平H，如波形927所示。转换控制电路802在下一垂直同步信号来临时对显示信号探测电路803的输出信号927抽样，然后输出一波形如波形928所示的信号。当转换控制电路802输出信号928时，转换开关801从接收总线804的显示地址信号转换至接收总线805的刷新地址信号，该信号将输至总线806波形如图9波形906所示。换言之，在T1到T2时间内，由于假定转换控制电路的输出信号928为高电平H，转换开关804使第二与门电路打开，从而将总线805上的刷新地址信号输出至总线806。

当在T2时刻时，假定所有信号GR、GG和GB均为高电平，转换控制电路802便对3输入端非门电路，也就是显示信号探测电路803的输出信号927抽样，然后输出一低电平L的信号，从而打开转换开关801的第一与门电路，接通总线804的输出至总线806，即将显示地址信号传输至总线806。

如上所述，本实施方案中，根据是否有显示图象或将显示地址通过总线806或将刷新地址通过总线806传输至共同存储器705，从而实现无图象显示时的成组方式刷新，图7所示实施方案不仅具有减少科学技术计算（只需要字符显示）中因刷新操作而使处理速度下降的优点，而且在重写图象于存储器时也优于先有技术，重写速度高于先有技术，它是通过瞬时暂停图象显示，转换成字符显示，在此期间重写图象存储区域，当完成重写后，继续进行图象显示。

图10所示为图7所示实施的改进，图7中用700与800间的参考数字指示的那些结构部件在图9中是由1000到1100之间的参考数字指示，并且最后两位数字相同的参考数字在两图中均指示相同的结构元件。

由图10可知，一显示信号探测电路1019直接与一总线1009和一地址总线1010相联。显示信号探测电路1019探测由上述两条总线传输的由CPU向存储控制电路1004传送的显示命令信号，然后决定是否有显示信息决定的结果送至一转换控制电路1020。

因而图10电路与图7电路的工作原理是一致的，只是探测是否有显示的探测方法不同。

虽然前面参考图7和图10叙述了将整个图象存储和系统存储集中于一共同存储器的实施方案，但本发明当然也可仅将一部分图象存储与系统存储集成一共同存储器。

虽然如上所述，CPU和共同存储器之间的传输仅在无显示信号时进行，并且在显示时间内通过显示读出来刷新存储器，如图3所示，但是本发明也可利用每一显示字符周期中显示具体数字时的空闲时间来传输CPU和共同存储器之间的传输。

另外，虽然前述实施方案中，在无显示读出的情况下，采用成组方式刷新作为有效的刷新方法，但是也可采用其他的刷新方法，例如，分散刷新，即在一给定时间内只进行一次刷新操作。

再之，虽然前述实施方案中，时间调整是在有一个垂直同步信号的转换电路中，在以垂直扫描时间为单位的时间内进行转换刷新的方法来完成的，但并非必须要用同步信号来调整时间，而且也不必在以垂直扫描时间为单位的时间内改变刷新的方法。

近年来，由于研制了带有内部刷新计数器的动态RAM，当使用这种动态RAM时，便无需提供额外的刷新计数器。

本发明的根本构思是，在用于包括动态存储器的计算机系统或类似系统的存储控制电路中，动态存储器通常是作为显示存储器的一部分或全部以及一个系统存储器，刷新共同存储器的方法是根据在共同存储器中是否有需要显示的显示数据而改变的。

与现有技术相比，本发明可提高包括一个通常用作为显示存储器和系统存储器使用的动态存储器的计算机系统的CPU的处理能力。

图1、先前的技术

101    中央处理器（CPU）

102    随机存取存储器（RAM）

103    只读存储器（ROM）

104    数据总线）

105    地址总线）

106    键盘

107    软磁盘驱动器（FDD）

108    输入1输出接口电路（T/O）

110    终端显示器

111    视频（图象）随机存取存储器（VRAM）

112    转换开关

113    显示器地址信号发生器

114    数据总线

115    显示器控制电路

116    存储器控制电路

117    数据总线控制电路

图2、先前的技术

201    中央处理机（CPU）

202    显示器地址信号发生器

203    转换开关

204    存储器控制电路

205    公用存储器

206    数据总线控制电路

207    显示器控制电路

208    终端显示器

209    数据总线

210    地址总线

211    传送显示器地址的地址线

212    信号线（发送显示器时间的信号）

213    把各种同步信号发送给显示器的信号线

214    把开关信号发送给转换开关的信号线

215    发送给数据总线控制电路的信号线

216    发送给公用存储器的信号线

217    转换开关

218    发送给转换开关217的信号线

            图4、先前的技术

图4、先前的技术

图5、

501    中央处理器（CPU）

502    显示器地址信号发生器

503    转换开关

504    存储控制电路

505    公用存储器

506    数据总线控制电路

507    显示器控制电路

508    终端显示器

509    数据总线

510    地址总线

511    地址总线

512    信号线

513    信号线

514    信号线

515    信号线

516    信号线

517    刷新计数器

518    转换开关

519    显示器信号检测电路

520    开关控制电路

521    地址总线

522    信号线

523    信号线

524    信号线

525    信号线

526    转换开关

527    信号线

528    输出总线

图6、

图7、

301    中央处理器（CPU）

302    显示器地址信号发生器

303    转换开关

304    存储控制电路

305    公用存储器

306    数据总线控制电路

307    显示器控制电路

308    显示器

309    数据总线

310    地址总线

311    地址总线

312    信号线

313    信号线

314    信号线

315    信号线

316    信号线

317    刷新计数器

318    转换开关

319    显示信号检测电路

320    开关控制电路

321    地址总线

323、324    信号线

325    信号线

326    转换开关

327    文本存储器

328    数据总线控制电路

329    信号线

330    转换开关

331    转换开关

332    信号线

333    信号线

图8

801    转换开关

802    开关控制电路

803    显示器信号检测电路

804    总线线束

805    总线线束

806    总线线束

807-814    开关

815    与门电路

816    与门电路

817    或门电路

818、819    与门输入端

820、821    与门输入端

822    非门

823    D型触发器

824    非或门

825    非或门输入端

826    垂直同步信号输入线

827    D触发器输入端

828    D触发器输出端

图10、

1001    中央处理器

1002    显示器地址信号发生器

1003    转换开关

1004    存储控制电路

1005    公用存储区

1006    数据总线控制电路

1007    显示器控制电路

1008    转换开关

1009    数据总线

1010    地址总线

1011    地址总线

1012    信号线

1013    信号线

1014    信号线

1015    信号线

1016    信号线

1017    刷新计数器

1018    转换开关

1019    显示器信号检测电路

1020    开关控制电路

1021    地址总线

1023、1024    信号线

1025    信号线

1026    转换开关

1027    文本存储器

1028    数据总线控制电路（注：图中另一个1028用兰

笔示应图1029）

1029    信号线

1030    转换开关

1031    转换开关

1032、1033    信号线

Claims (11)

1、在计算机存储刷新电路中，计算机由中央处理器、为显示中央处理器计算结果的显示器、留作中央处理器作数据处理的第一个存储区和为暂存显示数据的第二个存储区与存储刷新电路组成。存储刷新电路由下述部件构成：

与上述存储设备的地址输入端连接的转换开关装置；

显示器地址信号发生器，它与上述转换开关装置的一个输入端相联接，用来产生与第二个存储区一致的地址信号，然后把地址信号输出到转换开关装置；

刷新地址信号发生器，它与转换开关装置的另一个输入端相联接，用来产生提供给存储的刷新地址，而后把上述刷新地址信号输出到转换开关装置；

与上述转换开关装置相联的开关控制电路，它用来控制开关接通位置。

2、根据权项1的存储刷新电路，上述开关控制电路包括显示器信号检测装置，它用来检测从第二个存储区读出的显示数据。

3、根据权项2的存储刷新电路，上述开关控制电路按如下布置：

当上述显示信号检测装置检测显示有显示数据时，它把上述转换开关接通到一输入端，引起存储器地址信号输入端与显示器地址信号发生器的输出端相接;

当上述显示信号检测装置检测没有显示数据时，它把转换开关接通到另一输入端，引起上述存储装置的地址信号输入端与刷新地址信号发生器的一输出端相接。

4、根据权项3的存储刷新电路，在上述转换开关装置那里，包括与地址总线相联的第三个输入端，它依次与上述中央处理单元相接，而且，当上述显示信号检测装置检测没有显示数据时，上述存储装置的地址信号输入端与地址总线相接通，而且对每一预置时间周期的某一时刻，上述存储装置的地址信号输入端与上述刷新地址信号发生器的输出端相联接。

5、根据权项3的存储刷新电路，上述转换开关装置由如下组成：

为了从上述显示器地信号发生器和上述刷新地址信号发生器传送任一个输出，第一个开关同时与显示器地址信号发生器和上述刷新地址信号发生器相连接;

第二个开关同时与第一个开关的输出端和上述地址总线相连，地址总线又依次与上述中央处理器相连，以便从上述第一个开关装置和通过上述地址总线提供的地址信号的任一个输出提供给上述存储的地址信号输入端。

6、根据权项5的存储刷新电路，上述转换开关这样布置：

当上述显示信号检测装置检测到没有显示数据时，上述转换开关控制上述第二个开关，以便把上述地址总线与上述存储器的地址信号输入端相联，而且还同时控制上述第一个和第二个开关，以便对每一预置周期时间的某一时刻，把上述刷新地址信号发生器的输出端与上述存储的地址信号输入端相联。

7、根据权项1的存储刷新电路，上述开关控制装置还包括命令信号检测装置，采用它来检测命令信号（为了从上述存储装置的第二个存储器读出显示数据），上述命令信号是由中央处理器产生的。

8、根据权项2的存储刷新电路，上述开关控制装置是这样布置的：

当上述显示命令信号检测装置检测到显示命令信号时，它把上述转换开关装置接通到一个输入端，该输入端引起上述存储装置的地址输入端与上述显示器地址信号发生器的输出端联通。

还有，当上述显示命令信号检测装置检测没有显示命令信号时，它把上述转换开关接通到另一个输入端，该输入端引起上述存储装置的地址信号输入端与上述刷新地址信号发生器的输出端联通。

9、根据权项3的存储刷新电路，在上述转换开关装置处，还包括与地址总线联的第三个输入端，它又依次与上述中央处理器相联，而且在那里，当上述显示命令信号检测装置检测没有显示命令信号时，上述存储装置的地址信号输入端与上述地址总线相联通，而且在每一预置周期时间的某一时刻，上述存储器的地址信号输入端与上述刷新地址信号发生器的输出端接通。

10、根据权项2的存储刷新电路，上述显示信号检测装置用来检测显示数据的读出是否存在（对上述显示器用垂直同步信号检测同步关系）。

11、根据权项1～7的存储刷新电路，上述存储装置采用动态随机存取存储器。

Images