CN1770247A - 驱动电路及显示装置 - Google Patents

驱动电路及显示装置 Download PDF

Info

Publication number
CN1770247A
CN1770247A CNA2005101283367A CN200510128336A CN1770247A CN 1770247 A CN1770247 A CN 1770247A CN A2005101283367 A CNA2005101283367 A CN A2005101283367A CN 200510128336 A CN200510128336 A CN 200510128336A CN 1770247 A CN1770247 A CN 1770247A
Authority
CN
China
Prior art keywords
electrode
semiconductor layer
driving circuit
current
double gated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101283367A
Other languages
English (en)
Other versions
CN1770247B (zh
Inventor
白崎友之
山口郁博
武居学
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soras Oled
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of CN1770247A publication Critical patent/CN1770247A/zh
Application granted granted Critical
Publication of CN1770247B publication Critical patent/CN1770247B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Abstract

本发明中的驱动电路是根据对应于显示数据的灰度信号来驱动光学要素的驱动电路，它至少具有：把基于所述灰度信号的电荷作为电压成分保持的电荷保持电路；和生成基于在该电荷保持电路中保持的电压成分的驱动电流、供给所述光学要素的驱动电流控制电路，所述驱动电流控制电路具有双栅极型薄膜晶体管结构，该双栅极型薄膜晶体管结构具备由无定形硅形成的半导体层、设置在所述半导体层的上方的第一栅电极、设置在所述半导体层的下方的第二栅电极、和设置在所述半导体层的两端部侧的源电极以及漏电极。

Description

驱动电路及显示装置
技术领域
本发明涉及驱动电路以及具备它的显示装置，特别涉及根据对应灰度信号的驱动电流来驱动光学要素的驱动电路、以及具备具有由该驱动电路和光学要素组成的多个显示像素的显示面板的显示装置。
背景技术
历来，公知具备2维排列了显示像素的显示面板的自发光型显示器(显示装置)，该显示像素具备如有机电致发光元件(以下简称为“有机EL元件”)或无机电致发光元件、发光二极管(LED)等那样具有由对应供给的驱动电流的电流值以预定的亮度等级发光动作的电流控制型发光元件组成的光学要素。特别，使用有源矩阵驱动方式的自发光型显示器，从便携信息设备开始，与个人计算机或电视接收器(テレジヨン受像器)等各种电子设备中广泛使用的液晶显示装置(LCD)相比较，可以实现显示响应速度快、无视野角依赖性、能够实现高亮度/高对比度、显示图像质量高精密度等，并且，因为像液晶显示装置的情况那样不需要背景光，所以具有能够更加薄型、重量轻和低消费电力这样极优越的特征，作为下一代的显示器，其研究开发正在盛行。
并且，在这样的自发光型显示器中，构成显示面板的各显示像素，在上述光学要素之外，具备由用于发光控制该光学要素的多个开关电路组成的驱动电路(以下为方便起见称为像素驱动电路)而构成，提出了各种驱动控制机构和控制方法。
图24是表示现有技术中的自发光型显示器的重要部分的概略结构图。
图25A、B是表示可在现有技术中的自发光型显示器中使用的各显示像素的重要部分结构例的等价电路图。
在现有技术中，有源矩阵型的自发光型显示器(有机EL显示装置)概略如图24所示，具有下述的结构：其具备：在配设于行、列方向上的多条扫描线(选择线)SLp以及数据线(信号线)DLp的各交点的附近、把多个显示像素EMp配置成矩阵状的显示面板110P；在各扫描线SLp上连接的扫描驱动器(扫描线驱动电路)120P；在各数据线DLp上连接的数据驱动器(数据线驱动电路)130P，在数据驱动器130P上生成对应显示数据的灰度信号(后述的灰度信号电压Vpix，或者灰度信号电流Ipix)，通过各数据线DLp供给各显示像素EMp。
例如如图25A所示，有机EL元件作为光学要素的显示像素EMp具有像素驱动电路DP1以及有机EL元件(光学要素)OEL而构成，该像素驱动电路DP1具备栅极端子连接扫描线SLp、源极端子及漏极端子分别连接数据线DLp及节点N111的薄膜晶体管(TFT)Tr111、和栅极端子连接节点N111、以及在源极端子上施加接地电位Vgnd的薄膜晶体管Tr112；该有机EL元件OEL的阳极端子连接该像素驱动电路DP1的薄膜晶体管Tr112的漏极端子，阴极端子上被施加比接地电位Vgnd低的低电源电压Vss。
这里，在图25A中，CP1是薄膜晶体管Tr112的栅极-源极间形成的寄生电容(保持电容)。另外，薄膜晶体管Tr111由n沟道场效应晶体管构成，薄膜晶体管Tr112由p沟道场效应晶体管构成。
并且，在具备由具有这样的结构的显示像素EMp组成的显示面板110P的显示装置中，首先，通过由扫描驱动器120P在各行的扫描线SLp上依次施加选择电平(高电平)的扫描信号Vsel，使每行的显示像素EMp(像素驱动电路DP1)的薄膜晶体管Tr111导通动作，设定该显示像素EMp为选择状态。
与该选择时序同步，通过数据驱动器130P生成具有对应显示数据的电压值的灰度信号电压Vpix，通过施加在各列的数据线DLp上，该灰度信号电压Vpix经由各显示像素EMp(像素驱动电路DP1)的薄膜晶体管Tr111，施加在节点N111(亦即，薄膜晶体管Tr112的栅极端子)上。由此，薄膜晶体管Tr112在对应该灰度信号电压Vpix的导通状态下导通动作，预定的驱动电流从接地电位Vgnd经由薄膜晶体管Tr112以及有机EL元件OEL流至低电源电压Vss，有机EL元件OEL以对应显示数据的亮度等级发光动作。
接着，通过从扫描驱动器120P向扫描线SLp施加非选择电平(低电平)的扫描信号Vsel，使每行的显示像素EMp的薄膜晶体管Tr111关断动作，设定该显示像素EMp为非选择状态，数据线DLp和像素驱动电路DP1被电切断。此时，根据在薄膜晶体管Tr112的栅极端子上施加的、由在寄生电容CP1保持的电压，薄膜晶体管Tr112成为持续的导通状态，和上述选择状态相同，从接地电位Vgnd经由薄膜晶体管Tr112向有机EL元件OEL流过预定的驱动电流，发光动作继续。该发光动作，在对应下一显示数据的灰度信号电压Vpix施加到各行的显示像素EMp(写入)前，例如被控制为在一帧期间继续。
这样的驱动控制方法，因为通过调整施加在各显示像素EMp(像素驱动电路DP1的薄膜晶体管Tr112的栅极端子)上的电压(灰度信号电压Vpix)，控制流过有机EL元件OEL的驱动电流的电流值，使以预定的亮度等级进行发光动作，所以称为电压指定方式(或者电压施加方式)。
另一方面，图25B所示的显示像素在相互并行配设的一组扫描线SLp1、SLp2(相当于上述扫描线SLp)和数据线DLp的交点的附近，具有像素驱动电路DP2以及有机EL元件OEL而构成，该像素驱动电路DP2具有：栅极端子连接扫描线SLp1、源极端子以及漏极端子分别连接数据线DLp以及节点N121的薄膜晶体管Tr121；以及栅极端子连接扫描线SLp2、源极端子以及漏极端子分别连接节点N121以及节点N122的薄膜晶体管Tr122；栅极端子连接节点N122、漏极端子连接节点N121、源极端子被施加高电压Vdd的薄膜晶体管Tr123；和栅极端子连接节点N122、源极端子被施加高电压Vdd的薄膜晶体管Tr124，该有机EL元件OEL的阳极端子连接在该像素驱动电路DP2的薄膜晶体管Tr124的漏极端子，阴极上被施加接地电位Vgnd。
这里，在图25B中，CP2是形成在薄膜晶体管Tr123以及Tr124的栅极-源极间的寄生电容(保持电容)。另外，薄膜晶体管Tr121由n沟道场效应晶体管构成，薄膜晶体管Tr122至Tr124由p沟道场效应晶体管构成。
并且，在具备由具有这样的结构的显示像素EMp组成的显示面板110P的显示装置中，首先，通过由扫描驱动器120P在各行的扫描线SLp1上施加高电平的扫描信号Vsel1、在扫描线SLp2上施加低电平的扫描信号Vsel2来设定每行的显示像素EMp(像素驱动电路DP2)为选择状态，薄膜晶体管Tr121、Tr122以及Tr123导通动作，与该选择时序同步，通过数据驱动器130P生成具有对应显示数据的电流值的灰度信号电流Ipix，通过供给各列的数据线DLp，该灰度信号电流Ipix经由薄膜晶体管Tr121以及Tr123流至高电压Vdd。
此时，因为通过薄膜晶体管Tr122薄膜晶体管Tr123的栅极-漏极间电气短路，所以薄膜晶体管Tr123在饱和区域导通动作。由此，上述灰度信号电流Ipix的电流电平通过薄膜晶体管Tr123变换为电压电平，在栅极-源极间产生预定的电压(写入动作)。
对应在该薄膜晶体管Tr123的栅极-源极间产生的电压，薄膜晶体管Tr124导通动作，从高电源电压Vdd经由薄膜晶体管Tr124以及有机EL元件OEL向接地电位Vgnd流入预定的驱动电流，有机EL元件OEL以对应显示数据的亮度等级发光动作(发光动作)。
接着，如在扫描线SLp2上施加高电平的扫描信号Vsel2，则通过薄膜晶体管Tr122关断动作，在薄膜晶体管Tr123的栅极-源极间产生的电压由寄生电容CP2保持，接着，如在扫描线SLp1上施加低电平的扫描信号Vsel1，则通过薄膜晶体管Tr121关断动作，数据线DLp和像素驱动电路DP2被电切断。由此，通过基于由上述寄生电容CP2保持的电压的电位差，薄膜晶体管Tr124继续关断动作，从高电源电压Vdd经由薄膜晶体管Tr124以及有机EL元件OEL向接地电位流入预定的驱动电流，继续有机EL元件OEL的发光动作。控制该发光动作使在对应下一显示数据的灰度信号电流Ipix写入各显示像素EMp之前，例如，被控制为在1帧期间继续。
这样的驱动控制方法，因为是通过对应供给各显示像素EMp(像素驱动电路DP2的薄膜晶体管Tr123的源极-漏极间)的电流(灰度信号电流Ipix)，调整由寄生电容(保持电容)CP2保持的电压，控制流过有机EL元件OEL的驱动电流的电流值，而以预定的亮度等级进行发光动作，所以称为电流指定方式或者电流施加方式。
此外，图25A、B所示的各电路结构不过是表示对应电压指定方式及电流指定方式的驱动控制方法的显示像素(像素驱动电路)的一例，关于构成像素驱动电路的开关电路(薄膜晶体管)的个数或其沟道极性，提出了各种方案，例如，也公知只使用单一沟道极性的薄膜晶体管的电路结构。
在使用具有如上所述的电路结构的显示像素(像素驱动电路)的显示面板中，伴随该显示面板的大型化或高精密化，像素数增加，则会导致制造加工的增加和复杂化、产品成品率降低和产品成本升高。因此，通过把构成像素驱动电路的各薄膜晶体管做成例如使用无定形硅的晶体管结构，与使用单晶硅的情况比较，制造加工简单，而且其制造技术确立，再有，因为可以使用元件特性的稳定性也高的无定形硅制造加工，所以可以廉价地实现元件特性优良的显示面板。
但是，无定形硅薄膜晶体管，因为电子迁移度低，例如在供给光学要素驱动电流的发光驱动用的薄膜晶体管中使用这样的无定形硅薄膜晶体管的情况下，为流过对应预定的灰度信号的驱动电流，需要：(1)要在把该薄膜晶体管的栅极电极宽度(栅极宽度)设定大，并且，(2)把栅极电极的长度(栅极长度)设定得短，或者，(3)为流过预定的电流，把施加在栅极上的电压(栅极电压)设定得高。
在这种情况下，把栅极宽度设定大，因为在预先规定的各显示像素的形成面积中，该栅极占的面积变大，所以相对地减少光学要素的发光区域的面积，具有导致开口率降低的问题。
另外，把栅极长度设定短，因为需要精加工，具有导致产品成品率降低和产品成本上升的问题。
再有，把栅极电压设定为高，具有导致消费电力增加，并且该薄膜晶体管的特性恶化发展、产品寿命缩短、产生动作不良导致产品的可靠性降低的问题。
发明内容
本发明涉及一种显示装置，在显示像素中具备显示面板，该显示面板具有光学要素和驱动该光学要素的驱动电路，该显示装置显示对应显示数据的图像信息，具有可实现开口率和可靠性提高并且能够提高显示质量的优点。
为得到上述优点的本发明的驱动电路，至少具有下述部件：把基于所述灰度信号的电荷作为电压成分保持的电荷保持电路，和生成基于所述电荷保持电路保持的电压成分的驱动电流、供给所述光学要素的驱动电流控制电路；所述驱动电流控制电路具有双栅极型薄膜晶体管结构，该双栅极型薄膜晶体管结构具备半导体层、设置在所述半导体层的上方的第一栅电极、设置在所述半导体层的下方的第二栅电极、以及设置在所述半导体层的两端部侧的源电极以及漏电极。
所述灰度信号是具有对应所述显示数据的电流值的信号电流，或者是具有对应所述显示数据的电压值的信号电压。
所述驱动电流控制电路中的所述第一栅电极和所述第二栅电极被电连接，另外，所述半导体层由无定形硅形成。
所述电荷保持电路具有保持所述电荷的电容成分，由通过所述源电极以及所述漏电极中任何一个电极与所述第一栅电极以及所述第二栅电极相对置而形成的电容成分形成。
所述光学要素，由对应所述驱动电流的电流值、以预定的亮度等级发光动作的电流控制型发光元件组成，例如是有机电致发光元件。
在所述驱动电流控制电路中，所述源电极以及所述漏电极在所述半导体层上重叠地延伸，所述源电极以及所述漏电极在所述半导体层上重叠的尺寸相同。或者，连接所述光学要素的所述源电极以及所述漏电极中任何一个电极在所述半导体层上重叠的尺寸比另一电极在所述半导体层上重叠的尺寸短。
在所述半导体层上延伸的所述源电极以及所述漏电极和所述半导体层之间设置有绝缘膜，另外，所述第一栅电极也可以设置在所述半导体层上的、所述源电极以及所述漏电极之间的区域。
另外，所述驱动电路还具有控制把所述灰度信号供给所述电荷保持电路的时序的灰度信号控制电路，该灰度信号控制电路具有具备单一栅电极的薄膜晶体管结构或者双栅极型薄膜晶体管结构。
为得到上述优点的本发明的显示装置，至少具备显示面板，该显示面板具有互相直行地配设的多条扫描线以及多条信号线、和配置在该各扫描线以及信号线的各交点附近的多个显示像素，所述各显示像素具备光学要素和至少控制该光学要素的动作的驱动电路，所述驱动电路至少具备把基于所述灰度信号的电荷作为电压成分保持的电荷保持电路，以及生成基于该电荷保持电路所保持的电压成分的驱动电流、供给所述光学要素的驱动电流控制电路，具备控制所述光学要素的动作的驱动电路，所述驱动电流控制电路具有双栅极型薄膜晶体管结构，该双栅极型薄膜晶体管结构具备半导体层、设置在所述半导体层上方的第一栅电极、设置在所述半导体层下方的第二栅电极、和设置在所述半导体层的两端部侧的源电极以及漏电极。
所述显示装置还具有：扫描驱动电路，其在所述显示面板的所述多条扫描线的每一条上依次施加选择信号、向对应该各扫描线的所述显示像素设定进行所述灰度信号的写入的选择状态；以及信号驱动电路，其对应所述显示数据生成所述灰度信号，供给所述多条信号线，该所述灰度信号是对应设定为所述选择状态的所述显示像素的。
所述灰度信号是具有对应所述显示数据的电流值的信号电流，或者是具有对应所述显示数据的电压值的信号电压。
所述驱动电流控制电路中的所述第一栅电极和所述第二栅电极被电连接，另外，所述半导体层由无定形硅形成。
所述电荷保持电路具有保持所述电荷的电容成分，由通过所述源电极以及所述漏电极中任何一个电极和所述第一栅电极以及所述第二栅电极相对置而形成的电容成分形成。
所述光学要素由对应所述驱动电流的电流值、以预定的亮度等级发光动作的电流控制型发光元件组成，例如是有机电致发光元件。
在所述驱动电流控制电路中，所述源电极以及所述漏电极在所述半导体层上重叠地延伸，所述源电极以及所述漏电极在所述半导体层上重叠的尺寸相同，或者，连接所述光学要素的所述源电极以及所述漏电极中任何一个电极在所述半导体层上重叠的尺寸比另一电极在所述半导体层上重叠的尺寸短。
在所述半导体层上延伸的所述源电极以及所述漏电极和所述半导体层之间设置有绝缘膜，所述第一栅电极也可以设置在所述半导体层上的、所述源电极以及所述漏电极之间的区域。
另外，所述驱动电路还具有控制把所述灰度信号供给所述电荷保持电路的时序的灰度信号控制电路，该灰度信号控制电路具有具备单一栅电极的薄膜晶体管结构或者双栅极型薄膜晶体管结构。
附图说明
图1是表示本发明的显示装置的整体结构的一例的框图。
图2是表示具备本发明的像素驱动电路的显示像素的第一实施方式的电路结构图。
图3是表示具备本发明的像素驱动电路的显示像素的第二实施方式的电路结构图。
图4A、B是表示第二实施方式的显示像素(像素驱动电路)的动作状态的概念图。
图5是表示使用第二实施方式的像素驱动电路的显示像素的基本动作的时序图。
图6A、B是表示在本发明的像素驱动电路的发光驱动用晶体管中使用的双栅极型晶体管的元件结构的第一构成例的剖面结构图以及电路图。
图7A、B、C是表示在涉及上述各实施方式的显示像素(像素驱动电路)中使用涉及第一构成例的双栅极型晶体管的情况的元件结构的一例的概略结构图。
图8A、B是表示在涉及第一构成例的双栅极型晶体管中上栅极端子和下栅极端子处于电气独立状态下的电压-电流特性的图(仿真结果)。
图9A、B是表示在涉及第一构成例的双栅极型晶体管中上栅极端子和下栅极端子处于电连接(短路)状态下的电压-电流特性的图(仿真结果)。
图10A、B是表示用于验证在第二实施方式中所示的像素驱动电路中的双栅极型晶体管的写入动作的仿真模型(简化等价电路)的电路图。
图11是表示把涉及第一构成例的双栅极型晶体管用于第二实施方式所示像素驱动电路中的情况下的灰度信号电流(输入电流)和发光驱动电流(输出电流)的关系(电流特性)的特性图(仿真结果)。
图12是表示把涉及第一构成例的双栅极型晶体管用于第二实施方式所示像素驱动电路中的情况下的灰度信号电流(输入电流)和向该像素驱动电路的写入率的关系的特性图(仿真结果)。
图13是表示涉及第一构成例的双栅极型晶体管的元件结构的另一构成例的剖面结构图。
图14A、B是表示在本发明的像素驱动电路的发光驱动用晶体管中使用的双栅极型晶体管的元件结构的第二构成例的剖面结构图以及电路图。
图15是表示在涉及第二构成例的双栅极型晶体管中上栅极端子和下栅极端子处于电气独立状态下的电压-电流特性的图(仿真结果)。
图16A、B是用于说明把涉及第二构成例的双栅极型晶体管用于第二实施方式所示像素驱动电路中的情况下的电压-电流特性的图。
图17是表示把涉及第二构成例的双栅极型晶体管用于第二实施方式所示像素驱动电路中的情况下的灰度信号电流(输入电流)和发光驱动电流(输出电流)的关系(电流特性)的特性图(仿真结果)。
图18是表示把涉及第二构成例的双栅极型晶体管用于第二实施方式所示像素驱动电路中的情况下的灰度信号电流(输入电流)和向该像素驱动电路的写入率的关系的特性图(仿真结果)。
图19A、B是表示涉及第二构成例的双栅极型晶体管的元件结构的另一结构例、和把该双栅极型晶体管用于对应电流施加方式的像素驱动电路(显示像素)的情况中的另一电路结构例的图。
图20A、B是表示在本发明的像素驱动电路的发光驱动用晶体管中使用的双栅极型晶体管的元件结构的第三构成例的剖面结构图以及电路图。
图21A、B、C是表示在涉及上述各实施方式的显示像素(像素驱动电路)中使用涉及第三构成例的双栅极型晶体管的情况的元件结构的一例的概略结构图。
图22A、B是表示在涉及第三构成例的双栅极型晶体管中上栅极端子和下栅极端子处于电气独立状态下的电压-电流特性的图(仿真结果)。
图23A、B是表示在涉及第三构成例的双栅极型晶体管中上栅极端子和下栅极端子处于电连接(短路)状态下的电压-电流特性的图(仿真结果)。
图24是表示现有技术中自发光型显示器的重要部分的概略结构图。
图25A、B是表示可在现有技术中的发光元件型显示器中使用的各显示像素的重要部分结构例的等价电路图。
具体实施方式
下面对于涉及本发明的像素驱动电路以及在显示面板中具备该像素驱动电路的显示装置的实施方式进行详细的说明。
<显示装置的整体结构>
首先，参照附图对于涉及本发明的显示装置的整体结构进行说明。
图1是表示本发明的显示装置的整体结构的一例的框图。
如图1所示，概略地说，涉及本发明的显示装置100的结构为，具有：在分别配设于行方向以及列方向上的多条扫描线SL和多条数据线(信号线)DL的各交点的附近、排列多个具备由电流控制型发光元件组成的光学要素的显示像素EM的显示面板110；在该显示面板110的各扫描线SL上连接的、通过在各扫描线SL上在预定的时序依次施加扫描信号Vsel、而把每行的显示像素EM设定(扫描)为选择状态的扫描驱动器(扫描驱动电路)120；在显示面板110的各数据线DL上连接的、生成基于显示数据的灰度信号Dpx、而供给给各数据线DL的数据驱动器(信号驱动电路)130；至少生成并输出用于控制扫描驱动器120以及数据驱动器130的动作状态的扫描控制信号以及数据控制信号的系统控制器140；基于从显示装置100的外部供给的图像信号、生成由数字信号组成的显示数据(显示信号)、供给上述数据驱动器130A、并且抽出或者生成用于在显示面板110上图像显示该显示数据的时序信号(系统时钟等)并供给系统控制器140的显示信号生成电路150。
(显示面板)
在显示面板110上排列成矩阵状的显示像素，构成为具有像素驱动电路以及光学要素，该像素驱动电路根据从扫描驱动器120施加在扫描线SL上的扫描信号Vsel、以及从信号驱动器130供给数据线DL的灰度信号Dpx(具体是，灰度信号电压Vpix或者灰度信号电流Ipix)来控制向显示像素的该灰度信号Dpx的写入动作、以及以基于灰度信号Dpx的亮度等级的光学要素的发光动作；该光学要素是由以对应从该像素驱动电路供给的驱动电流的电流值的亮度等级进行发光动作的有机EL元件OEL或发光二极管等电流控制型的发光元件。
这里，像素驱动电路具有下面的功能：根据扫描信号Vsel被设定为选择状态或非选择状态，在选择状态中，取入对应显示数据的灰度信号Dpx作为电压电平保持，在非选择状态中在光学要素中流过对应保持的电压电平的驱动电流，以预定的亮度等级继续发光。此外，关于可在本发明中使用的显示像素的具体的结构例如后所述。
(扫描驱动器)
扫描驱动器120根据从系统控制器140供给的扫描控制信号，通过在各扫描线SL上依次施加选择电平(例如高电平)的扫描信号Vsel，而把每行的显示像素EM设定为选择状态，控制将由数据驱动器130经由各数据线DL供给的、基于显示数据的灰度信号Dpx写入各显示像素EM的像素驱动电路中。
这里，扫描驱动器120例如可以使用下面公知的结构，即对应各扫描线SL多级设置有由移位寄存器和缓冲器组成的移位模块，根据从后述的系统控制器140供给的扫描控制信号(扫描开始信号，扫描时钟信号等)，通过移位寄存器将移位信号依次移位，并且把生成的移位信号通过缓冲器变换为预定的电压电平(高电平)而作为扫描信号Vsel、依次向各扫描线SL输出。
(数据驱动器)
根据从系统控制器140供给的数据控制信号(输出允许信号，数据锁存信号，采样开始信号，移位时钟信号等)，数据驱动器130进行下述控制：在预定的时序取入并保持从显示信号生成电路150供给的显示数据，生成对应该显示数据的模拟信号电压或者模拟信号电流，作为灰度信号Dpx(灰度信号电压Vdata或者灰度信号电流Ipix)供给各数据线DL。
(系统控制器)
系统控制器140执行控制，根据从后述的显示信号生成电路150供给的时序信号，通过至少对于扫描驱动器120以及数据驱动器130生成并输出扫描控制信号以及数据控制信号，在预定的时序使各驱动器动作，生成扫描信号Vsel以及灰度信号Dpx，施加在各扫描线SL以及数据线DL上，连续执行各显示像素EM中的发光动作，在显示面板110上显示基于预定的图像信号的图像信息。
(显示信号生成电路)
显示信号生成电路150，例如，从由显示装置100的外部供给的图像信号抽出亮度等级信号成分，对于显示面板100的每1行，把该亮度等级信号成分作为由数字信号组成的显示数据供给数据驱动器130。这里，上述图像信号像电视广播信号(混合图像信号)那样，在包含规定图像信息的显示时序的时序信号成分的情况下，显示信号生成电路150，也可以如图1所示，在具有抽出上述亮度等级信号成分的功能之外，还具有抽出时序信号成分供给系统控制器140的功能。在这种情况下，上述系统控制器140根据从显示信号生成电路150供给的时序信号，生成对于扫描驱动器120或者数据驱动器个别供给的扫描控制信号以及数据控制信号。
此外，从显示装置100的外部供给的图像信号由数字信号形成，另外，在时序信号和图像信号分别供给的情况下，也可以省略显示信号生成电路150，而在该图像信号(数字信号)原样不变地作为显示数据供给数据驱动器130，并且，把该时序信号直接供给系统控制器140。
<显示像素>
下面参照附图对于在涉及本实施方式的显示装置使用的显示面板中排列的显示像素的具体结构进行详细的说明。
这里，在涉及本发明的显示装置使用的显示像素可以具有如在上述现有技术中所示那样的、对应电压施加方式的驱动控制方法的像素驱动电路，也可以具有对应电流施加方式的像素驱动电路。另外，在以下所示的构成例中，关于具备对应各驱动控制方法的像素驱动电路的显示像素，分别表示一例，但是本发明不限定与此，只要是具有保持基于显示数据的灰度信号电压或者对应灰度信号电流的电压成分、生成基于该电压成分的驱动电流来供给光学要素的结构的显示像素，也可以具有其他的电路结构。
(第一实施方式)
图2是表示具备本发明的像素驱动电路的显示像素的第一实施方式的电路结构图。
如图2所示，本实施方式的显示像素EMA构成为，具有像素驱动电路DCA和有机EL元件(光学要素)OEL，该像素驱动电路DCA具备：在相互正交那样配设于上述显示面板110上的扫描线SL和数据线DL的各交点附近，例如把栅极端子连接扫描线SL、源极端子以及漏极端子分别连接数据线DL以及节点N11的薄膜晶体管(灰度信号控制电路)Tr11；上栅极端子TG以及下栅极端子BG连接节点N11、源极端子S连接电源线VL(高电位电源Vdd)的双栅极型薄膜晶体管(驱动电流控制电路)Tr12；在节点N11和预定的低电位电源Vss(例如接地电位)之间连接的电容器(电荷保持电路)C11，该有机EL元件OEL的阳极端子连接在该像素驱动电路DCA的双栅极型晶体管Tr12的漏极端子D，而阴极端子连接在接地电位。
另外，在本实施方式的像素驱动电路DCA中，薄膜晶体管Tr11以及双栅极型晶体管Tr12，例如具有任何n沟道型的半导体层作为沟道区域的元件结构，特别是双栅极型晶体管Tr12的该半导体层由无定形硅形成。
亦即，在本实施方式的像素驱动电路DCA中，至少作为向作为光学要素的有机EL元件OEL供给驱动电流的发光驱动用的开关元件，不是一般的单栅极型场效应晶体管(薄膜晶体管)，而具有使用后述的双栅极型的薄膜晶体管(双栅极型晶体管)的结构。此外，关于双栅极型晶体管的元件结构以及元件特性后面详述。
具有这样结构的像素驱动电路DCA的驱动控制动作，首先，通过由扫描驱动器120对于扫描线SL施加高电平的扫描信号Vsel，晶体管Tr11导通动作，该像素驱动电路DCA被设定为选择状态。与该选择状态同步，通过由数据驱动器130经由数据线DL施加具有基于显示数据的电压值的灰度信号电压Vpix，从而该灰度信号电压Vpix经由薄膜晶体管Tr11而施加在双栅极型晶体管Tr12的上栅极端子TG以及下栅极端子BG上。由此，双栅极型晶体管Tr12在对应灰度信号电压Vpix的导通状态下导通动作，从电源线VL经由双栅极型晶体管Tr12流过预定的驱动电流，有机EL元件OEL以对应显示数据的亮度等级发光。
接着，通过在选择线SL上施加高电平的扫描信号Vsel，晶体管Tr11关断动作，该像素驱动电路DCA被设定为非选择状态。由此，数据线DL和像素驱动电路DCA被电切断，在双栅极型晶体管Tr12的上栅极端子TG以及下栅极端子BG上施加的电压由电容器C11保持，双栅极型晶体管Tr12维持导通状态，从电源线VL经由双栅极型晶体管Tr12在有机EL元件OEL流过预定的驱动电流，发光动作继续。在对应下一显示数据的灰度信号电压Vpix被写入该显示像素EMA(像素驱动电路DCA)中之前，受控例如在1帧期间继续该发光动作。
(第二实施方式)
图3是表示具备本发明的像素驱动电路的显示像素的第二实施方式的电路结构图。
如图3所示，本实施方式的显示像素EMB构成为，具有像素驱动电路DCB和有机EL元件(光学要素)OEL，该像素驱动电路DCB具备在相互正交那样配设于上述显示面板110上的扫描线SL和数据线DL的各交点附近，例如把栅极端子连接扫描线SL、源极端子以及漏极端子分别连接电源线VL(电源电压Vsc)以及节点N21的薄膜晶体管Tr21；栅极端子连接扫描线SL、源极端子以及漏极端子分别连接数据线DL以及节点N22的薄膜晶体管(灰度电流控制电路)Tr22；上栅极端子TG以及下栅极端子BG连接节点N21、源极端子S以及漏极端子D分别连接电源线VL以及节点N22的双栅极型薄膜晶体管(驱动电流控制电路)Tr23；在节点N21和节点N22之间连接的电容器(电荷保持电路)C21，该有机EL元件OEL的阳极端子连接在该像素驱动电路DCB的节点N22，而阴极端子连接在接地电位。这里，电容器C21也可以是在双栅极型薄膜晶体管Tr23的上栅极电极及下栅极电极和源电极之间形成的电容成分。
另外，在本实施方式的像素驱动电路DCB中，薄膜晶体管Tr21、Tr22以及双栅极型晶体管Tr23例如具有任何n沟道型的半导体层作为沟道区域的元件结构，特别，双栅极型晶体管Tr23的该半导体层由无定形硅形成。
亦即，在本实施方式的像素驱动电路中，至少作为发光驱动用的开关元件，不是一般的单栅极型场效应晶体管(薄膜晶体管)，而具有使用后述的双栅极型的薄膜晶体管(双栅极型晶体管)的结构。
下面，详细说明本实施方式的显示像素的像素驱动电路的驱动控制方法。此外在这里，关联着具备着具有上述电路结构的像素驱动电路的显示像素被多个2维排列的上述显示面板110中的图像信息的显示动作进行说明。
图4A、B是表示本实施方式的显示像素(像素驱动电路)的动作状态的概念图。
图5是表示使用本实施方式的像素驱动电路的显示像素的基本动作的时序图。
关于具有上述结构的像素驱动电路DCB中的光学要素(有机EL元件OEL)的驱动控制方法(发光驱动控制)，例如如图5所示，把一个扫描期间Tsc作为1周期，设定在该一个扫描期间Tsc内包括有：选择在扫描线SL上连接的显示像素EMB、将对应显示数据的灰度信号电流Ipix写入并作为电压成分保持的写入动作期间(选择期间)Tse；和根据在该写入动作期间Tse中写入、保持的电压成分，生成对应上述显示数据的驱动电流供给有机EL元件OEL、以预定的亮度等级使之进行发光动作的发光动作期间(非选择期间)Tnse，由此来执行(Tsc≥Tse+Tnse)。这里，在各行扫描线SL的每一线上设定的写入动作期间Tse被设定为相互在时间上不发生重叠。
(写入动作期间)
首先，在显示像素EMB的写入动作期间Tse中，如图5所示，首先，在把由扫描驱动器120对于扫描线(例如，第i行的扫描线：i是用于特别指定扫描线SL的任意的自然数)SL施加高电平的扫描信号Vsel、把该行的显示像素EMB设定为选择状态，并且，对于该行的显示像素EMB的电源线VL施加低电平的电源电压Vsc。另外，与该时序同步，从数据驱动器130向数据线DL供给具有对应该行的显示数据的电流值的负极性的灰度信号电流(-Ipix)。
由此，构成像素驱动电路DCB的薄膜晶体管Tr21以及Tr22导通动作，在节点N21(亦即双栅极型晶体管Tr23的上栅极端子TG以及下栅极端子BG以及电容器C21的一侧)上施加低电平的电源电压Vsc，并且，通过由数据驱动器130通过数据线DL进行引入负极性的灰度信号电流(-Ipix)的动作，在节点N22上(亦即双栅极型晶体管Tr23的源极端子S以及电容器C21的另一侧)施加比低电平的电源电压Vsc低电位的电压电平。
这样，通过在节点N21以及N22间(双栅极型晶体管Tr23的栅极-源极间)产生电位差，双栅极型晶体管Tr23导通动作，如图4A所示，从电源线VL经由双栅极型晶体管Tr23、节点N22、薄膜晶体管Tr22、及数据线DL，向数据驱动器130流入对应灰度信号电流Ipix的电流值的写入电流Ia。
此时，在电容器C21中，对应在节点N21以及N22间(双栅极型晶体管Tr23的栅极-源极间)产生的电位差的电荷被积累，作为电压成分被保持(充电)。另外，在电源线VL上，施加具有接地电位Vgnd以下的电压电平的电源电压Vsc，进而，因为使写入电流在数据线DL方向上流过那样控制，所以在有机EL元件OEL的阳极端子(节点N22)上施加的电位变得比阴极端子的电位(接地电位Vgnd)低，因为成为在有机EL元件OEL上施加逆偏压，所以在有机EL元件0EL上不流过驱动电流，不执行发光动作。
(发光动作期间)
接着，在写入动作期间Tse结束后的发光动作期间Tnse中，如图5所示，从扫描驱动器120对于该扫描线SL施加低电平的扫描信号Vsel、把显示像素EMB设定为非选择状态，并且，对于该行的显示像素EMB的电源线VL，施加高电平的电源电压Vsc。另外，与该时序同步，停止由数据驱动器130执行的灰度信号电流Ipix的引入动作(灰度信号电流Ipix的供给动作)。
由此，构成像素驱动电路DCB的薄膜晶体管Tr21以及Tr22关断动作，切断向节点N21(亦即双栅极型晶体管Tr23的上栅极端子TG以及下栅极端子BG以及电容器C21的一侧)施加电源电压Vsc，并且，因为切断了由数据驱动器130向节点N22(亦即双栅极型晶体管Tr23的源极端子S以及电容器C21的另一侧)的灰度信号电流Ipix的引入动作引起的电压电平的施加，所以电容器C21保持在上述写入动作期间Tse中积累的电荷。
这样，通过电容器C21保持写入动作时的充电电压，节点N21以及N22间(双栅极型晶体管Tr23的栅极-源极间)的电位差被保持，栅极型晶体管Tr23维持导通状态。另外，在电源线VL上，因为施加具有比接地电位Vgnd高的电压电平的电源电压Vsc，所以在有机EL元件OEL的阳极端子(节点N22)上施加的电位变得比阴极端子的电位(接地电位)高。
因此，如图4B所示，从电源线VL通过双栅极型晶体管Tr23、节点N22，在有机EL元件OEL上在正偏压方向流过预定的驱动电流Ib，有机EL元件OEL发光。这里，因为基于由电容器C21积累的电荷的电位差(充电电压)相当于在双栅极型晶体管Tr23中流过对应灰度信号电流Ipix的写入电流Ia的情况的电位差，所以供给有机EL元件OEL的驱动电流Ib具有和上述写入电流Ia相同的电流值。由此，在写入动作期间Tse后的发光动作期间Tnse中，基于对应在写入动作期间Tse写入的显示数据(灰度信号电流Ipix)的电压成分，通过双栅极型晶体管Tr23，继续供给驱动电流Ib，有机EL元件OEL以对应显示数据的亮度等级继续发光的动作。
于是，通过对于构成显示面板110的全部扫描线SL依次重复执行上述一系列动作，显示面板1个画面的显示数据被写入，以预定的亮度等级发光，显示所希望的图像信息。
这里，在本实施例的像素驱动电路DCB中，至少具有由n沟道型的无定形硅形成构成双栅极型晶体管Tr23的半导体层(沟道层)的结构，但是即使对于薄膜晶体管Tr21、Tr22，因为具有相同的沟道极性(n沟道型)，所以通过由n沟道型的无定形硅形成半导体层(沟道层)，可以使用已经确立的无定形硅制造技术，而比较廉价地制造动作特性稳定的像素驱动电路。
另外，在本实施方式的像素驱动电路DCB中，如上所述(参照图5)，需要在电源线VL上施加具有预定电压值的电源电压Vsc，但是作为为此的结构，例如，在图1所示的装置100的结构外，也可以使用下述结构：具备在显示面板110的各扫描线SL上并行配设的多个电源线VL上连接的电源驱动器，根据从上述系统控制器140供给的电源控制信号，在与从扫描驱动器120输出的扫描信号Vsel同步的时序，从该电源驱动器对于通过扫描驱动器120施加扫描信号Vsel的行(设定为选择状态的显示像素EMB)的电源线VL施加具有预定电压值的电源电压Vsc；也可以使用下述结构：在与从扫描驱动器120输出的扫描信号Vsel同步的时序在电源线VL上施加后，在扫描驱动器120中，反转处理扫描信号Vsel(或者用于生成扫描信号的移位输出信号)，放大到预定的信号电平，对于电源线VL施加。
<双栅极型晶体管的元件结构及元件特性>
下面参照附图详细说明在上述各实施方式中所示的像素驱动电路的发光驱动用晶体管使用的双栅极型晶体管的元件结构及元件特性。
<第一构成例>
图6A、B是表示在本发明的像素驱动电路的发光驱动用晶体管中使用的双栅极型晶体管的元件结构的第一构成例的剖面结构图以及电路图。
图7A、B、C是表示在涉及上述各实施方式的显示像素(像素驱动电路)中使用涉及本构成例的双栅极型晶体管的情况的元件结构的一例的概略结构图。
此外，在图7A、B、C中，为表示方便，用双点划线表示图7A所示平面结构图的上栅极电极，省略掉图7B、C所示的剖面结构图的剖面线的一部分。
如图6A所示，在本实施方式的发光驱动晶体管中使用的双栅极型晶体管DGT，概略说，其构成为具有：无定形硅等的半导体层(沟道区域)31；在半导体层31的两端分别隔着由n+硅组成的杂质层(欧姆接触层)37、38形成的源电极32(源极端子S)以及漏电极33(漏极端子D)；在半导体层31的上方(图面上方)通过块绝缘膜(抗蚀膜)34以及隔着上栅极绝缘膜35形成的上栅极电极ELt(第一栅电极：上栅极端子TG)；在半导体层31的下方(图面下方)隔着下栅极绝缘膜36形成的下栅极电极ELb(第二栅电极：下栅极端子BG)。
另外，如图6A所示，具有这样结构的双栅极型晶体管DGT被形成在玻璃基板等绝缘性基板SUB上。另外，在包含该双栅极型晶体管DGT的绝缘性基板SUB的一面侧全部区域上覆盖形成有保护绝缘膜39。此外，在图6A所示的元件结构中，在半导体层31上设置的块绝缘膜34，在图案形成设置在半导体层31上的源电极32以及漏电极33的时的蚀刻工序中，具有作为抗蚀刻剂的功能，并且具有用于防止由该蚀刻引起的对半导体层31的损坏的功能。
这里，构成双栅极型晶体管DGT的上栅极电极ELt、下栅极电极Eib例如由铝和钛的合金(铝钛)等导电性材料形成，源电极32以及漏电极33由铬或铬合金等导电性材料形成。另外，块绝缘膜34、上栅极绝缘膜35、下栅极绝缘膜36以及保护绝缘膜39例如由硅氮化膜(SiN)等绝缘性材料形成。
此外，具有图6A所示结构的双栅极型晶体管，一般通过图6B所示的等价电路来表示。
然后，在把具有这样结构的双栅极型晶体管DGT使用在上述那样的显示像素EMA、EMB的像素驱动电路DCA(参照图2)、DCB(参照图3)中的情况下，例如，具有电连接(短路)上栅极电极ELt(上栅极端子TG)和下栅极电极ELb(下栅极端子BG)的结构。在这一情况下，在图6A所示的双栅极型晶体管DGT的元件结构中，例如如图7A、C所示，构成为在设置于双栅极型晶体管DGT的形成区域附近的接触区域Rcnt中，延伸形成的上栅极电极ELt通过贯通上栅极绝缘膜35以及下栅极绝缘膜36形成的开口部(接触孔)电连接延伸形成的下栅极电极Elb。
另外，在像素驱动电路DCA(参照图2)、DCB(参照图3)中，因为具有在栅极-源极间连接电容器C11、C12的结构，所以，例如如图7A、B所示，在设置于双栅极型晶体管DGT的形成区域附近的电容区域RGc中，通过把各自延伸形成的上栅极电极ELt以及源电极32隔着上栅极绝缘膜35面对(叠层)设置而形成电容成分Ca，另外，通过把各自延伸形成的下栅极电极ELb以及源电极32隔着下栅极绝缘膜36面对(叠层)设置而形成电容成分Cb。
因此，在像素驱动电路DCA、DCB中设置的电容器C11、C12的电容值，因为分别相当于在同一电容区域RGc上形成的上述电容成分Ca以及Cb的总和，所以通过使用具有这样的元件结构的电容区域RGc，可以用更窄的区域(面积)实现所希望的电容值。
下面说明具有上述那样的元件结构以及连接结构的双栅极型晶体管的元件特性。
图8A、B是表示在涉及本构成例的双栅极型晶体管中上栅极端子和下栅极端子处于电气独立状态下的电压-电流特性的图(仿真结果)。
图9A、B是表示在涉及本构成例的双栅极型晶体管中上栅极端子和下栅极端子处于电连接(短路)状态下的电压-电流特性的图(仿真结果)。
首先，在上述双栅极型晶体管DGT中，验证在上栅极端子和下栅极端子电气独立的状态(即图6A所示的双栅极型晶体管的基本结构)下的、对于下栅极电压Vgb的漏极电流(导通电流)Id的变化倾向(电压-电流特性)。
在上栅极端子(上栅极电极)和下栅极端子(下栅极电极)电气独立状态的双栅极型晶体管DGT中，如图8A、B所示，在源极-漏极端子间的电位差(即偏压)Vds比较大的情况下(Vds＝20V)，可以观察到对于下栅极电压Vgb的漏极电流Id的变化倾向为，通过在上栅极电压Vgt上施加正电压(10V→20V→30V)，漏极电流Id显著增加，另外，通过在上栅极电压Vgt上施加负电压(-10V→-20V)，漏极电流Id显著减小。
与此相对，在源极-漏极端子间的偏置电压Vds比较小的情况下(Vds＝0.1V)，可以观察到对于下栅极电压Vgb的漏极电流Id的变化倾向为，通过在上栅极电压Vgt上施加负电压(-10V→-20V)，漏极电流Id显著减小，而在上栅极电压Vgt上施加正电压(10V→20V→30V)的情况下，漏极电流Id大幅增加。
这点考虑是起因于，在图6A所示的双栅极型晶体管DGT的元件结构中，在半导体层31上的块绝缘膜34上延伸形成的源电极32、漏电极33对于在半导体层上形成的沟道区域起作为模拟的上栅极电极的作用，对于由在该源电极32以及漏电极33的上方设置的本来的上栅极电极ELt引起的对沟道区域的贡献被限定由不形成源电极32以及漏电极33的沟道区域中央部。
另外，作为其他原因，考虑起因于沟道区域内的电阻分布。亦即，在源极-漏极端子间的偏置电压Vds比较小的情况下(线性动作区域)，沟道区域的电阻分布从源极侧向漏极侧过渡，显示出几乎一样的低阻抗状态。因此，在该状态下，即使通过施加上栅极电压减少沟道区域的中央部的电阻值，但是因为漏极电流(导通电流)Id不发生大幅增加，所以考虑得到图8A所示的电压-电流特性。
另一方面，在源极-漏极端子间的偏置电压Vds充分大的情况下(饱和动作区域)，沟道区域的电阻分布在中央部或漏极侧附近显示高阻抗状态。因此，在该状态下，通过施加上栅极电压而减少沟道区域的中央部的电阻值，因为漏极电流(导通电流)Id发生大幅增加，所以考虑得到图8B所示的电压-电流特性。
特别，在上述第二实施方式中所示的显示像素EMB(像素驱动电路DCB)中，通过薄膜晶体管Tr21导通动作，双栅极型晶体管Tr23的栅电极(栅极端子)和漏电极(漏极端子)成为短路状态，因为成为在饱和状态下动作，所以如图8B所示，通过控制上栅极电压Vgt，能够显著增大漏极电流Id，换言之，能够大幅削减为得到所希望电流值的漏极电流(导通电流)所需要的晶体管的形成区域的面积。
此外，在图8A、B中，在把双栅极型晶体管DGT的上栅极电压Vgt设定为0V的情况下的电压-电流特性，因为可以认为上栅极电压对沟道区域完全不作贡献，所以可以认为和具备单一栅电极的、一般(公知)的场效应晶体管中的电压-电流特性相同。
另外，对于在把双栅极型晶体管DGT的上栅极电压Vgt和下栅极电压Vgb设定为同一电压值的情况下的下栅极电压的漏极电流，可以认为和电连接(短路)上栅极电极和下栅极电极的状态的电压-电流特性相同。
因此，比较具有单一栅电极的薄膜晶体管和双栅极型晶体管DGT中的电压-电流特性的话，则和图8所示情况相同，可以观察到在源极-漏极端子间的偏置电压Vds比较大的情况下(Vds＝20V)，对于栅极电压(下栅极电压)Vgb的漏极电流Id的变化倾向如图9B所示，双栅极型晶体管DGT中的漏极电流Id一方显著增加，另外，即使在偏置电压Vds比较小的情况下(Vds＝0.1V)，如图9A所示，观察到双栅极型晶体管DGT中的漏极电流Id一方虽然不多也还增加。此外，在图9A、B中，Stft是表示具备单一栅电极的场效应晶体管中的电压-电流特性的特性曲线，Sdgt是表示涉及本构成例的将上栅极电极和下栅极电极短路的双栅极型晶体管中的电压-电流特性的特性曲线。
由此可知，在图2、图3所示涉及第一及第二实施方式的显示像素EMA、EMB中，作为像素驱动电路DCA、DCB的发光驱动用晶体管，通过使用图7所示的具有将上栅极电极ELt和下栅极电极Elb短路的元件结构的双栅极型晶体管DGT，即使在使用电子迁移度比较低的无定形硅半导体层的晶体管结构中，也可以在相同栅极电压下使更大的漏极电流(驱动电流)流过有机EL元件OEL。
换言之，即使在对应电压施加方式以及电流施加方式任何一种的驱动控制方法的像素驱动电路中，为了流过相同的漏极电流(驱动电流)，可以缩小双栅极型晶体管的晶体管尺寸(特别是栅极宽度)，所以在各显示像素的形成区域的面积一定的情况下，可以相对增加有机EL元件的形成面积(发光区域)，可以提高显示面板的开口率。
另外，为流过相同的漏极电流，因为可以把双栅极型晶体管的栅极电极设定得低，所以能够抑制在栅极电极上由继续施加高电压引起的晶体管特性(电压-电流特性)的恶化、实现动作特性优良的像素驱动电路(即显示特性优良的显示面板)，并且，可以抑制伴随图像显示动作的消耗电力。在该情况下，因为可以使流过有机EL元件的驱动电流的电流密度减小，所以可以抑制有机EL元件的元件特性的恶化，而延长寿命。
下面说明在上述第二实施方式的像素驱动电路(即对应电流施加方式的像素驱动电路；参照图3)中使用涉及本构成例的双栅极型晶体管的情况的特有的效果。
图10A、B是表示用于验证在第二实施方式中所示的像素驱动电路中的双栅极型晶体管的写入动作的仿真模型(简化的等价电路)的电路图。
图11是表示把涉及本构成例的双栅极型晶体管用于第二实施方式所示像素驱动电路中的情况下的灰度信号电流(输入电流)和驱动电流(输出电流)的关系(电流特性)的特性图(仿真结果)。
图12是表示把涉及本构成例的双栅极型晶体管用于第二实施方式所示像素驱动电路中的情况下的灰度信号电流(输入电流)和向该像素驱动电路的写入率的关系的特性图(仿真结果)。
在上述第二实施方式中所示的显示像素EMB(像素驱动电路DCB)中，在写入动作中的各开关元件(薄膜晶体管Tr21、Tr22以及双栅极型晶体管Tr23)的导通状态如图4A所示，因为薄膜晶体管Tr22以及双栅极型晶体管Tr23导通动作，所以从供给(选出)灰度信号电流Ipix的数据线DL到薄膜晶体管Tr22、节点N22、双栅极型晶体管Tr23以及电源线VL的路径连接为一条，写入电流Ia从电源线VL通过像素驱动电路DCB向数据线DL方向流过。
另一方面，在该状态下，因为薄膜晶体管Tr21导通动作，所以成为等价于双栅极型晶体管Tr23栅极端子(上栅极端子以及下栅极端子)和漏极端子连接的状态。
因此，简化写入动作状态下的显示像素EMB的电路结构的话，则概略如图10A所示，在写入电流Ia(相当于灰度信号电流Ipix)的电流供给源SCi和接地电位间形成有电流路径，可以用上栅极端子以及下栅极端子和漏极端子被短路的双栅极型晶体管Tr23、和在该双栅极型晶体管Tr23的栅极-源极间连接的电容器C21组成的等价电路表示。
另外，在显示像素EMB(像素驱动电路DCB)中，在发光动作中的各开关元件(薄膜晶体管Tr21、Tr22以及双栅极型晶体管Tr23)的导通状态如图4A所示，因为薄膜晶体管Tr21以及Tr22关断动作，双栅极型晶体管Tr23继续导通动作，所以从电源线VL到双栅极型晶体管Tr23、节点N22、有机EL元件OEL以及接地电位Vgnd的路径连接为一条，驱动电流(输出电流)Ib从电源线VL通过像素驱动电路DCB以及有机EL元件OEL向接地电位Vgnd方向流过。
另一方面，在该状态下，通过在电容器C21中保持的电荷在双栅极型晶体管Tr23的上栅极端子以及下栅极端子上，施加高电平的栅极电压，并且，从设定高电平的电源电压Vsc的电源线VL经由该双栅极型晶体管Tr23流过驱动电流Ib，由此，节点21的电位(双栅极型晶体管Tr23的栅极电压)进一步上升，实质上成为和电源线VL同样的高电平，成为等价于双栅极型晶体管Tr23的栅极端子(上栅极端子以及下栅极端子；节点N21)和漏极端子(电源线VL)被连接的状态。
因此，简化发光动作状态中的显示像素EMB的电流结构的话，则概略如图10B所示，在电源电压Vsc的电源供给源SCv和接地电位间形成电流路径，可以用上栅极端子以及下栅极端子和漏极端子短路的双栅极型晶体管Tr23、和在该双栅极型晶体管Tr23的源极端子和接地电位间连接的有机EL元件OEL组成的等价电路表示。
在这样的等价电路(仿真模型)中，设定双栅极型晶体管Tr23的阈值电压Vth＝0V、沟道长度L＝7μm、电容器C21的容量＝20pF、写入电流Ia＝50μA、写入时间＝80μsec进行解析的结果如图11所示，对于向显示像素EMB(像素驱动电路DCB)的写入电流Ia(灰度电流Ipix)，得到仿真结果供给有机EL元件OEL的驱动电流(输出电流)Ib的电流值的关系(电流特性)随双栅极型晶体管Tr23的上栅极端子以及下栅极端子上施加的栅极电压Vgt的增加(0V→10V→20V→30V)，则对于写入电流Ia具有同等电流值的(具有线性)的输出电流Ib更近似为被供给有机EL元件OEL的、呈理想的写入状态的电流特性曲线Sri，并且，非线性被改善、呈近似线性的。
另外，在该情况，如图12所示，对于写入电流Ia的写入率的关系(写入特性)，也得到随在双栅极型晶体管Tr23上施加的栅极电压Vgt的增加(0V→10V→20V→30V)，显示写入率显著上升倾向的仿真结果。
这点的根据是，如在上述的电压-电流特性中也已经说明的，在双栅极型晶体管中，与只具有单一栅电极的一般的薄膜晶体管比较，因为能够降低为流入相同的写入电流所需要的栅极电压，所以可以降低要对在双栅极型晶体管的栅极-源极间连接的电容器C21充电的写入电压，伴随这点，可以把该写入动作所需要的时间设定得短。
这样，通过在第二实施方式中所示的显示像素EMB(对应电流施加方式的像素驱动电路DCB)中使用涉及本构成例的双栅极型晶体管，伴随上述的电压-电流特性的改善，可以缩小双栅极型晶体管的栅极宽度，提高开口率，另外，能够使栅极电压地电压化、抑制晶体管特性的恶化和消耗电力，并且，伴随电流特性以及写入特性的改善，可以提高对于写入电流的输出电流的线性以及对于写入电流的写入率，因此可以以适当的亮度等级显示图像信息，能够实现显示图像质量优良的显示装置。
此外，在使用涉及本构成例的双栅极型晶体管的、上述的第一及第二实施方式中，在像素驱动电路DCA、DCB中，仅对于向作为光学要素的有机EL元件OEL供给驱动电流的发光驱动用晶体管(开关元件)使用双栅极型晶体管的结构进行了说明，但是本发明不限于此，例如，也可以用双栅极型晶体管构成构成像素驱动电路的全部开关元件。
在这一情况下，在发光驱动用晶体管中，因为在电路结构上在饱和动作区域中导通动作，所以基于上述的电压-电流特性，可以增大对于栅极电压的驱动电流(漏极电流)，但是在像素驱动电路中的发光驱动用晶体管以外的薄膜晶体管中，因为在线性动作区域中导通动作，所以不能得到基于上述电压-电流特性的驱动电流显著增大的效果，与不设置上栅极电极只有单一栅电极的一般的薄膜晶体管(场效应型晶体管)比较，在半导体层(沟道区域)上设置有不透明的上栅极电极的双栅极型晶体管的一方可以得到降低由入射到沟道区域的外光引起的光感生泄漏电流的效果、或屏蔽外部电场的影响的效果，可以使像素驱动电路(显示像素)稳定动作，实现良好的显示图像质量。
图13是表示涉及本构成例的双栅极型晶体管的元件结构的另一构成例的剖面结构图。
这里，关于和上述构成例(参照图6A)相同的结构标注相同的符号，并简化其说明。
在上述第一构成例中，作为双栅极型晶体管DGT的元件结构，如图6A所示，示出下了面的结构，即在半导体层31的上方延伸形成有源电极32以及漏电极33、该半导体层31在源电极32以及漏电极33的上方隔着上栅极绝缘膜35设置了具有对应半导体层31的平面的扩展的形状的上栅极电极ELt，但是，如上所述，因为在半导体层31上的块绝缘膜34上延伸形成的源电极32以及漏电极33对于在半导体层31上形成的沟道区域起着作为模拟的上栅极电极的作用，对于由上栅极电极ELt形成的沟道区域的实质的贡献限定于不形成源电极32以及漏电极33的区域(沟道区域中央部)，所以如图13所示，也可以具有在半导体层31上的块绝缘膜34上、在源电极32以及漏电极33之间的区域(即沟道区域中央部)上方设置上栅极电极ELta的结构。
根据具有这样结构的双栅极型晶体管DGTa，因为上栅极电极ELta不隔着上栅极绝缘膜35而直接设置在半导体层31上的块绝缘膜34上，所以能够以和上述构成例的情况相同的上栅极电压Vgt得到更高的效果，并且，可以减少构成像素驱动电路DCB的叠层结构中的叠层数，可以简化制造处理、削减处理数目提高制造成品率、和削减制造成本。
<第二构成例>
下面参照附图说明在本发明的像素驱动电路中使用的双栅极型晶体管的元件结构的第二构成例。
图14A、B是表示在本发明的像素驱动电路的发光驱动用晶体管中使用的双栅极型晶体管的元件结构的第二构成例的剖面结构图以及电路图。
在上述第一构成例的双栅极型晶体管DGT中，表示了大约均等地(即，在图6A以及图13所示的结构中左右对称)形成在半导体层31的块绝缘膜34上延伸形成的源电极32以及漏电极33和通过块绝缘膜34的半导体层31的重叠的尺寸的元件结构，但是在本构成例的双栅极型晶体管DGTb中，如图14A、B所示，具有源电极32以及漏电极33和通过块绝缘膜34的半导体层31的重叠的尺寸不同(即，左右不对称)那样形成的元件结构。
具体说，例如如图14A、B所示，在双栅极型晶体管DGTb中，成为源电极32和块绝缘膜34重叠的尺寸OLs比漏电极33和块绝缘膜34重叠的尺寸OLd短(OLs＜OLd)，并且，形成为使源电极32和漏电极33的间隔距离Lsp和在上述第一构成例中所示的结构(图6A及图13)中的源电极32和漏电极33的间隔距离相同。亦即，形成为在显示像素EMB(像素驱动电路DCB)中，使驱动电流(输出电流)Ib流出光学要素(有机EL元件OEL)侧的电极和块绝缘膜34重叠的尺寸相对短。
下面说明具有上述元件结构的双栅极型晶体管的元件特性。
图15是表示在涉及本构成例的双栅极型晶体管中上栅极端子和下栅极端子处于电气独立状态下的电压-电流特性的图(仿真结果)。
图16A、B是用于说明把涉及本构成例的双栅极型晶体管用于第二实施方式所示像素驱动电路中的情况下的电压-电流特性的图。
图17是表示把涉及本构成例的双栅极型晶体管用于第二实施方式所示像素驱动电路中的情况下的灰度信号电流(输入电流)和驱动电流(输出电流)的关系(电流特性)的特性图(仿真结果)。
图18是表示把涉及本构成例的双栅极型晶体管用于第二实施方式所示像素驱动电路中的情况下的灰度信号电流(输入电流)和向该像素驱动电路的写入率的关系的特性图(仿真结果)。
首先验证在涉及本实施方式的双栅极型晶体管DGTb中，上栅极端子TG和下栅极端子BG处于电气独立状态下的、对于下栅极电压Vgb的漏极电流(导通电流)Id的变化倾向(电压-电流特性)。
这里，作为成为验证对象的双栅极型晶体管的元件结构，观察了把半导体层31上的块绝缘膜34的源极-漏极方向(图14A、B的左右方向)的长度例如设定为7μm、把源电极32以及漏电极33和块绝缘膜34的各重叠尺寸例如设定为1μm以及3μm的情况。此外，作为比较对象，观察把源电极32以及漏电极33和块绝缘膜34的各重叠的尺寸例如设定为2μm的情况。
在本构成例的双栅极型晶体管DGTb中，在上栅极端子(上栅极电极)和下栅极端子(下栅极电极)处于电气独立的状态下观察电压-电流特性的话，则如图15所示，可以判断对于将源电极32以及漏电极33和块绝缘膜34的重叠的尺寸形成为相同的元件结构(亦即第一构成例所示的双栅极型晶体管DGT)，将源电极32以及漏电极33和块绝缘膜34的重叠的尺寸形成为不同的元件结构的情况一方，对于下栅极电压Vgb的漏极电流Id的变化倾向显著改善。
此外，在图15中，Ssma是表示在具有将源电极以及漏电极和块绝缘膜的重叠的尺寸形成为相同的元件结构的双栅极型晶体管中、在不施加上栅极电压的状态(Vgt＝0V)下的电压-电流特性的特性曲线，Ssmb是表示在具有将源电极以及漏电极和块绝缘膜的重叠的尺寸形成为相同的元件结构的双栅极型晶体管中、在施加上栅极电压的状态(Vgt＝30V)下的电压-电流特性的特性曲线，Sdf是表示在具有将涉及本构成例的源电极以及漏电极和块绝缘膜的重叠的尺寸形成为不同的元件结构的双栅极型晶体管中、在施加上栅极电压的状态(Vgt＝30V)下的电压-电流特性的特性曲线。
这点例如可以说明为，由于在图16A所示的薄膜晶体管结构(亦即，去掉双栅极型晶体管DGT的上栅极电极ELt的元件结构，或者，在双栅极型晶体管DGT中，在上栅极端子TG上不施加栅极电压Vgt的状态)中，和上述情况相同，通过源电极32以及漏电极33在半导体层31上的块绝缘膜34上延伸，起作为模拟的上栅极电极的作用。
亦即，在具有图16A所示元件结构的晶体管中，在半导体层31上源电极32以及漏电极33经由块绝缘膜34而重叠的区域中，通过在这些电极上施加的电压而在半导体层中形成沟道区域，在不形成源电极32以及漏电极33的区域上形成的本来的沟道区域(亦即通过上栅极电压Vgt在半导体层31的大约中央部形成的沟道区域)之外，在对应源电极32以及漏电极33的区域上也形成沟道区域，在形成有块绝缘膜34的、从源电极32到漏电极33的区域的半导体层31上形成沟道区域Rch。此时，在沟道区域中，发生对应在源极-漏极端子间施加的偏置电压(源极电压及漏极电压)的电位变化。
这里，如图16B所示，在源极-漏极端子间施加预定的偏置电压、在源电极32上施加低电位电压Vsl、另外在漏电极33上施加高电位电压Vdh的话，因为在施加低电位电压Vsl的源电极32侧沟道电位在向下的方向上、亦即在收敛(近似)到电压Vsl的方向上作用，所以导通电流(漏极电流)被抑制，另一方面，在施加高电位电压Vdh的漏电极33侧沟道电位在向上的方向上、亦即在收敛(近似)到电压Vdh的方向上作用，所以导通电流(漏极电流)增加。此外，在图16B中，虚线表示沟道区域中的电位变化的理想值。
在第一构成例所示的双栅极型晶体管DGT中，通过源电极32以及漏电极33和沟道区域(块绝缘膜34)的重叠成为相同尺寸那样均等地被形成，使降低或者升高如图16B所示那样的沟道电位的作用均衡为相同，但是，在涉及本构成例的双栅极型晶体管DGTb中，源电极32以及漏电极33和沟道区域(块绝缘膜34)的重叠不同，比较源电极32一侧漏电极33一侧重叠的尺寸大的话，沟道区域中的电位变化偏向高电位侧，在漏极电流Id增加的方向作用。
由此可知，在涉及图2、图3所示的第一以及第二实施方式的显示像素EMA、EMB中，作为像素驱动电路DCA、DCB的发光驱动用晶体管，如图14A、B所示，通过使用具有非对称形成沟道区域(块绝缘膜34)和源电极以及漏电极的重叠的尺寸的元件结构的双栅极型晶体管，可以提高电压-电流特性，即使在使用电子迁移度比较低的无定形硅半导体层的晶体管结构中，也可以使用相同的栅极电压在有机EL元件OEL上流过更大的漏极电流(驱动电流)。
亦即，因为可以将流过相同的漏极电流要施加的栅极电压设定为较低，所以可以使双栅极型晶体管的晶体管尺寸(特别是栅极宽度)减小，能够相对增加各显示像素的形成区域中的有机EL元件的形成面积(发光区域)、提高显示面板的开口率，并且，能够抑制由于在栅电极上施加高电压引起的晶体管特性(电压-电流特性)的恶化，实现动作特性优良的像素驱动电路(亦即显示特性优良的显示面板)。
另外，在将涉及本构成例的双栅极型晶体管DGTb的上栅极电极以及下栅极电极电连接(短路)、使用于涉及第二实施方式的显示像素EMB(像素驱动电路DCB)的发光驱动用晶体管Tr23中的情况，使用在图10A、B所示的仿真模型(各种设定条件和上述第一构成例的情况相同)，验证上述的写入动作亦即发光动作中的电流特性的话，则如图17所示，对于向显示像素EMB(像素驱动电路DCB)的写入电流Ia(灰度电流Ipix)的、供给有机EL元件OEL的驱动电流(输出电流)Ib的电流值的关系，在双栅极型晶体管Tr23中使用的元件结构(图14A、B)的源电极32以及漏电极33和块绝缘膜34的重叠尺寸非对称设定的情况的一方，比较重叠尺寸相同设定的情况(图6A所示的元件结构)，对于写入电流Ia的输出电流Ib的电流值更接近呈线性的理想的电流特性(特性曲线Sri)，并且可以得到进一步改善非线性的仿真结果。
此外，在图17中，Psma是表示在具有源电极以及漏电极和块绝缘膜的重叠的尺寸形成为相同的元件结构的双栅极型晶体管中、在不施加上栅极电压的状态(Vgt＝0V)下的电流特性的特性曲线，Psmb是表示在具有源电极以及漏电极和块绝缘膜的重叠的尺寸形成为相同的元件结构的双栅极型晶体管中在施加上栅极电压的状态(Vgt＝30V)下的电流特性的特性曲线，Pdf是表示在涉及本构成例的具有源电极以及漏电极和块绝缘膜的重叠的尺寸形成为不同的元件结构的双栅极型晶体管中、在施加上栅极电压的状态(Vgt＝30V)下的电流特性的特性曲线。
另外，这一情况如图18所示，对于写入电流Ia的写入率的关系(写入特性)，在非对称设定源电极32以及漏电极33和块绝缘膜34的重叠的尺寸的情况一方，也得到写入率呈显著上升的倾向的仿真结果。
此外，在图18中，Qsma是表示在具有源电极以及漏电极和块绝缘膜的重叠的尺寸形成成为相同的元件结构的双栅极型晶体管中、在不施加上栅极电压的状态(Vgt＝0V)下的写入特性的特性曲线，Qsmb是表示在具有源电极以及漏电极和块绝缘膜的重叠的尺寸形成为相同的元件结构的双栅极型晶体管中、在施加上栅极电压的状态(Vgt＝30V)下的写入特性的特性曲线，Qdf是表示在涉及本构成例的具有源电极以及漏电极和块绝缘膜的重叠的尺寸形成为不同的元件结构的双栅极型晶体管中、在施加上栅极电压的状态(Vgt＝30V)下的写入特性的特性曲线。
这样，通过在第二实施方式所示的显示像素EMB(对应电流施加方式的像素驱动电路DCB)中使用涉及本构成例的双栅极型晶体管，伴随上述电压-电流特性的改善，可以缩小双栅极型晶体管的栅极宽度，提高显示面板的开口率，另外，能够使栅极电压低电压化、抑制晶体管特性的恶化和消耗电力，并且，因为伴随电流特性及写入特性的显著改善，能够显著提高对于写入电流的输出电流的线性、及对于写入电流的写入率，所以可以以更适当的亮度等级显示图像信息，可以实现显示图像质量更加优良的显示装置。
图19A、B是表示涉及本构成例的双栅极型晶体管的元件结构的另一结构例、和把该双栅极型晶体管用于对应电流施加方式的像素驱动电路(显示像素)的情况中的另一电路结构例的图。这里，对于和上述的双栅极型晶体管的元件结构(图14A、B)以及显示像素(像素驱动电路；图3)相同的结构标注相同的符号，并简化其说明。
在涉及上述第二构成例的双栅极型晶体管DGTb中，如图14A、B所示，说明了通过对于源电极32和块绝缘膜34的重叠的尺寸OLs，把漏电极33和块绝缘膜34的重叠的尺寸OLd设定得大，而且，设定为在漏电极33(漏极端子D)上施加高电位电压、在源电极33(源极端子S)上施加低电位电压的偏置状态，由此可以增加通过源电极32流过有机EL元件OEL的驱动电流Ib(漏极电流Id)(可以提高-电压电流特性)，但是在把漏电极33(漏极端子D)上以及在源电极32(源极端子S)上施加的偏置电压的关系设定为反极性的情况下，如图19A所示，也可以使用具有把漏电极侧的重叠的尺寸OLd设定得比源电极侧的重叠的尺寸OLs小的元件结构的双栅极型晶体管DGTc。
这样，在源电极32(源极端子S)上施加高电位电压、在漏电极33(漏极端子D)上施加低电位电压的偏置的状态下，具有对于有机EL元件(光学要素)OEL供给(选出)负的驱动电流(漏极电流)的元件结构的双栅极型晶体管DGTc例如如图19B所示，可以在具有像素驱动电路DCC和有机EL元件(光学要素)OEL而构成的显示像素EMC中良好地使用，该像素驱动电路DCC具备：栅极端子连接扫描线SL、源极端子以及漏极端子分别连接数据线DL以及节点N41的薄膜晶体管Tr42；栅极端子连接扫描线SL、源极端子以及漏极端子分别连接节点N41以及节点N42的薄膜晶体管Tr41；栅极端子连接节点N42、漏极端子连接电源线VL、并且源极端子连接节点N41的双栅极型晶体管Tr43(相当于本构成例中的双栅极型晶体管DGTc)；以及连接在节点N42以及电源线VL间的电容器C41，该有机EL元件OEL的阴极端子连接在该像素驱动电路DCC的节点N42上，而阳极端子连接接地电位。这里，双栅极型晶体管Tr43的上栅极端子TG以及下栅极端子BG电气短路地被连接。
在这样的显示像素EMC(像素驱动电路DCC)中，在来自上述数据晶体管130的灰度信号电流Ipix的写入动作时，与图4A所示的动作状态相反，从数据线DL侧经由像素驱动电路DCC(薄膜晶体管Tr42、节点N41、双栅极型晶体管Tr43)向电源线VL的方向上流过写入电流Ia。另一方面，在显示像素EMC中发光动作时，与图4B所示的动作状态相反，从有机EL元件OEL侧经由像素驱动电路DCC(节点N41、双栅极型晶体管Tr43)向电源线VL的方向上流过驱动电流Ib。
在这一情况下，也如图19A所示，通过把具有源电极以及漏电极和块绝缘膜(沟道区域)重叠的尺寸不同的元件结构的双栅极型晶体管作为发光驱动用晶体管使用，和上述情况同样，可以改善电压-电流特性，使该双栅极型晶体管的晶体管尺寸(栅极宽度)缩小，所以可以提高显示面板110的开口率，另外可以使栅极电压低电压化，抑制晶体管特性的恶化和消耗电力，并且可以显著改善电流特性以及写入特性，实现显示图像质量优良的显示装置。
这样，通过在第二实施方式所示那样的显示像素EMB(对应电流施加方式的像素驱动电路DCB)中使用本构成例的双栅极型晶体管，伴随上述电压-电流特性的改善，可以使双栅极型晶体管的栅极宽度缩小，提高开口率，另外可以使栅极电压低电压化，抑制晶体管特性的恶化和消耗电力，并且伴随电流特性以及写入特性的改善，因为可以提高对于写入电流的输出电流的线性以及对于写入电流的写入率，所以可以用适当的亮度等级显示图像信息，可以实现显示图像质量优良的显示装置。
<第三构成例>
下面参照附图说明在本发明的像素驱动电路中使用的双栅极型晶体管的元件结构的第三构成例。
图20A、B是表示在本发明的像素驱动电路的发光驱动用晶体管中使用的双栅极型晶体管的元件结构的第三构成例的剖面结构图。
图21A、B、C是表示在涉及上述各实施方式的显示像素(像素驱动电路)中使用涉及本构成例的双栅极型晶体管的情况的元件结构的一例的概略结构图。
此外，在图21A中，为表示方便，用双点划线表示图7A所示的平面结构图的上栅极电极，部分地省略图21B、C所示剖面结构图中的剖面线。另外，关于和上述各实施方式相同的结构标注相同的符号，并简化其说明。
在涉及上述第一以及第二构成例的双栅极型晶体管DGT、DGTa～DGTc中，表示出在半导体层31上隔着块绝缘膜34、在该块绝缘膜34上延伸形成有源电极32以及漏电极33的元件结构，但是在本构成例的双栅极型晶体管DGTd中，如图20A所示，具有在半导体层(沟道区域)31的两端区域中，通过由在该半导体层31上直接形成的n+硅组成的杂质层(欧姆接触层)37、38，形成源电极32(元及端子S)以及漏电极33(漏极端子D)的元件结构。亦即，具有在涉及图6A所示的第一构成例的双栅极型晶体管的元件结构中除去在半导体层31上形成的块绝缘膜34的结构。
于是，在把具有这样结构的双栅极型晶体管DGTd使用于上述那样的显示像素EMA、EMB的像素驱动电路DCA(参照图2)、DCB(参照图3)的情况，因为具有上栅极电极ELt(上栅极端子TG)和下栅极电极ELb(下栅极端子BG)被电连接(短路)的结构，所以和上述第一构成例的双栅极型晶体管DGT同样，例如如图21A、C所示，在双栅极型晶体管DGTd的形成区域附近设置的接触区域Rcnt中，延伸形成的上栅极电极Elt构成为：通过贯通上栅极绝缘膜35以及下栅极绝缘膜36形成的开口部(接触孔)，而与延伸形成的下栅极电极Elb电连接。
另外，在像素驱动电路DCA(参照图2)、DCB(参照图3)中，栅极-源极间连接的电容器C1、C2，例如如图21A、B所示，在双栅极型晶体管DGTd的形成区域附近设置的电容区域RGc中，分别延伸形成的上栅极电极ELt以及源电极32隔着上栅极绝缘膜35面对设置形成电容成分Ca，另外，分别延伸形成的下栅极电极ELb以及源电极32隔着下栅极绝缘膜36面对设置形成电容成分Cb。于是，这些电容成分Ca、Cb的总和成为各电容器C11、C12的电容值。
下面说明具有上述元件结构以及连接结构的双栅极型晶体管的元件特性。
图22A、B是表示在涉及本构成例的双栅极型晶体管中上栅极端子和下栅极端子处于电气独立状态下的电压-电流特性的图(仿真结果)。
图23A、B是表示在涉及本构成例的双栅极型晶体管中上栅极端子和下栅极端子处于电连接(短路)状态下的电压-电流特性的图(仿真结果)。
首先，在上述的双栅极型晶体管DGT中，如果要验证对于在上栅极端子和下栅极端子处于电气独立状态下的下栅极电压Vgb的漏极电流(导通电流)Id的变化倾向(电压-电流特性)，则如图22A、B所示，对于下栅极电压Vgb的漏极电流Id的变化倾向为，即使在源极-漏极端子间的电位差(即偏置电压)Vds比较大的情况下(Vds＝20V)，或者即使在比较小的情况下(Vds＝0V)，比较涉及上述第一构成例的双栅极型晶体管的元件特性(参照图8A、B)，观察到在上栅极电压Vgt施加正电压(10V→20V→30V)的情况下，呈漏极电流Id增加的倾向，另外，在上栅极电压Vgt施加负电压(-10V→-20V)的情况下，呈漏极电流Id显著减小的倾向。特别判断在上栅极电压Vgt施加正电压的情况，漏极电流Id显著增加。
这点被认为是，由于在涉及本构成例的双栅极型晶体管DGTd中，如图6A所示的双栅极型晶体管DGT的元件结构，因为在半导体层31和源电极32以及漏电极33之间不存在块绝缘膜34，不起作为上述模拟的上栅极电极的功能，如图20B所示，仅在源电极32以及漏电极33不延伸形成的区域的半导体层31上形成有沟道区域Rch，在上栅极电极ELt上施加的栅极电压Vgt引起的对该沟道区域Rch的电场的影响未被遮挡。
另外，在图22A、B中，在把双栅极型晶体管DGTd的上栅极电压Vgt设定为0V的情况的电压-电流特性，因为可以认为与不具有上栅极电极、只由单一栅极电极组成的一般的场效应晶体管(薄膜晶体管)中的电压-电流特性相同，所以比较在这样的一般的场效应晶体管中的电压-电流特性和涉及本构成例的双栅极型晶体管DGTd中电连接上栅极端子和下栅极端子的元件结构(图21A、C)中的电压-电流特性的话，则和图9A、B所示情况同样，观察到与源极-漏极端子间的偏置电压Vds的大小无关，对于栅极电压(下栅极电极)Vgb的漏极电流Id的变化倾向，如图23A、B所示，双栅极型晶体管DGT中的漏极电流Id一方显著增加。此外，在图23A、B中，Ytft是表示在具有单一栅电极的场效应晶体管中的电压-电流特性的特性曲线，Ydgt是表示涉及本构成例的将上栅极电极和下栅极电极短路的双栅极型晶体管中的电压-电流特性的特性曲线。
由此可知，在涉及图2、图3所示那样的第一及第二实施方式的显示像素EMA、EMB中，作为像素驱动电路DCA、DCB的发光驱动用晶体管，通过使用具有图21A、C所示那样的将上栅极电极ELt和下栅极电极Elb短路的元件结构的双栅极型晶体管DGTd，即使在使用电子迁移度比较低的无定形硅的半导体层的晶体管结构中，也可以在相同的栅极电压下对于有机EL元件OEL流过更大的漏极电流(驱动电流)。
因此，即使在对应电压施加方式以及电流施加方式的任何一种驱动控制方法的像素驱动电路中，因为为流过相同的漏极电流(驱动电流)，可以减小双栅极型晶体管的晶体管尺寸(特别是栅极宽度)，所以可以相对地增加各显示像素中的有机EL元件的形成面积(发光区域)，能够提高显示面板的开口率。
另外，因为为流过相同的漏极电流，可以把双栅极型晶体管的栅极电压设定得低，所以可以抑制晶体管特性(电压-电流特性)的恶化，实现动作特性优良的像素驱动电路(即显示特性优良的显示面板)，并且，可以抑制伴随图像显示动作的消耗电力。
进而，在涉及本构成例的双栅极型晶体管中，即使在源极-漏极端子间的电位差(偏置电压)Vds比较小的情况下，因为漏极电流Id呈显著增加的倾向，所以在像素驱动电路DCA或DCB中，因为像发光驱动用晶体管那样的、不仅是在偏置电压大的饱和动作区域动作的情况、而且在偏置电压比较小的线性动作区域的情况，都可以使漏极电流Id增加，所以例如在构成像素驱动电路DCA或DCB的薄膜晶体管Tr11或薄膜晶体管Tr21、Tr22等的、发光驱动用晶体管以外的薄膜晶体管中也能良好地使用，可以缩小这些薄膜晶体管的晶体管尺寸(栅极宽度)、更加提高显示面板的开口率。
此外，在上述各实施方式中，作为驱动电流流过像素驱动电路中的光学要素的双栅极型晶体管的、上栅极端子和下栅极端子被短路的结构不限于此，例如，也可以在上栅极端子和下栅极端子上施加不同的电压。在这一情况下，例如通过在上栅极端子上施加比下栅极端子高的电压，比较将上栅极端子和下栅极端子短路的情况，可以更加改善电压-电流特性(对于栅极电压的漏极电流)，在相同的栅极电压下流过更大的驱动电流，另外，可以使为流过相同的驱动电流的开关元件的元件尺寸更加减小。

Claims (35)

1.一种驱动电路，它根据对应于显示数据的灰度信号来驱动光学要素，其特征在于，至少具有下述部件：
把基于所述灰度信号的电荷作为电压成分保持的电荷保持电路，和
生成基于在所述电荷保持电路中保持的电压成分的驱动电流、供给所述光学要素的驱动电流控制电路，
所述驱动电流控制电路具有至少一个双栅极型薄膜晶体管，该双栅极型薄膜晶体管具备半导体层、设置在所述半导体层的上方的第一栅电极、设置在所述半导体层的下方的第二栅电极、以及设置在所述半导体层的两端部侧的源电极和漏电极。
2.权利要求1所述的驱动电路，其特征在于，所述灰度信号是具有对应于所述显示数据的电流值的信号电流。
3.权利要求1所述的驱动电路，其特征在于，所述灰度信号是具有对应于所述显示数据的电压值的信号电压。
4.权利要求1所述的驱动电路，其特征在于，所述双栅极型薄膜晶体管中的所述第一栅电极和所述第二栅电极被电连接。
5.权利要求1所述的驱动电路，其特征在于，所述电荷保持电路具有保持所述电荷的电容成分，由通过所述源电极以及所述漏电极中任何一个电极、与所述第一栅电极和所述第二栅电极相对置而形成的电容成分构成。
6.权利要求1所述的驱动电路，其特征在于，所述光学要素由对应于所述驱动电流的电流值、以预定的亮度等级发光动作的电流控制型发光元件组成。
7.权利要求6所述的驱动电路，其特征在于，所述发光元件是有机电致发光元件。
8.权利要求1所述的驱动电路，其特征在于，所述双栅极型薄膜晶体管中的所述半导体层由无定形硅形成。
9.权利要求1所述的驱动电路，其特征在于，在所述双栅极型薄膜晶体管中，所述源电极以及所述漏电极在所述半导体层上重叠地延伸。
10.权利要求9所述的驱动电路，其特征在于，在所述半导体层上延伸的所述源电极和所述漏电极与所述半导体层之间设置有绝缘膜。
11.权利要求9所述的驱动电路，其特征在于，所述第一栅电极设置在所述半导体层上的、所述源电极和所述漏电极之间的区域。
12.权利要求9所述的驱动电路，其特征在于，所述源电极以及所述漏电极在所述半导体层上重叠的尺寸相同。
13.权利要求9所述的驱动电路，其特征在于，所述源电极以及所述漏电极在所述半导体层上重叠的尺寸不同。
14.权利要求13所述的驱动电路，其特征在于，所述源电极以及所述漏电极的任何一方连接着所述光学要素，
连接该光学要素的所述源电极以及所述漏电极中任何一个电极在所述半导体层上重叠的尺寸比另一电极在所述半导体层上重叠的尺寸短。
15.权利要求1所述的驱动电路，其特征在于，还具有控制把所述灰度信号供给所述电荷保持电路的时序的灰度信号控制电路。
16.权利要求15所述的驱动电路，其特征在于，所述灰度信号控制电路至少具有一个具备单一栅电极的薄膜晶体管。
17.权利要求15所述的驱动电路，其特征在于，所述灰度信号控制电路至少具有一个双栅极型薄膜晶体管。
18.一种显示装置，用于显示对应于灰度信号的图像信息，该灰度信号与显示数据相对应，该显示装置的特征在于，至少具备显示面板，该显示面板具有互相直行地配设的多条扫描线以及多条信号线、和配置在该各扫描线以及信号线的各交点附近的多个显示像素，
所述各显示像素具备光学要素和控制所述光学要素的动作的驱动电路，该驱动电路至少具备把基于所述灰度信号的电荷作为电压成分保持的电荷保持电路、以及生成基于该电荷保持电路所保持的电压成分的驱动电流并供给所述光学要素的驱动电流控制电路，
所述驱动电流控制电路具有至少一个双栅极型薄膜晶体管，该双栅极型薄膜晶体管具备半导体层、设置在所述半导体层上方的第一栅电极、设置在所述半导体层下方的第二栅电极、以及设置在所述半导体层的两端部侧的源电极和漏电极。
19.权利要求18所述的显示装置，其特征在于，还具有：
扫描驱动电路，其在所述显示面板的所述多条扫描线的每一条上依次施加选择信号，向对应于该各扫描线的所述显示像素设定进行所述灰度信号的写入的选择状态，和
信号驱动电路，其对应于所述显示数据生成所述灰度信号，供给所述多条信号线，该所述灰度信号是对应于设定为所述选择状态的所述显示像素的。
20.权利要求18所述的显示装置，其特征在于，所述灰度信号是具有对应于所述显示数据的电流值的信号电流。
21.权利要求18所述的显示装置，其特征在于，所述灰度信号是具有对应于所述显示数据的电压值的信号电压。
22.权利要求18所述的显示装置，其特征在于，所述双栅极型薄膜晶体管中的所述第一栅电极和所述第二栅电极被电连接。
23.权利要求18所述的显示装置，其特征在于，所述电荷保持电路具有保持所述电荷的电容成分，该电容成分由通过所述源电极和所述漏电极中任何一个电极与所述第一栅电极和所述第二栅电极相对置而形成的电容成分形成。
24.权利要求18所述的显示装置，其特征在于，所述光学要素由对应于所述驱动电流的电流值、以预定的亮度等级发光动作的电流控制型发光元件组成。
25.权利要求24所述的显示装置，其特征在于，所述发光元件是有机电致发光元件。
26.权利要求18所述的显示装置，其特征在于，所述双栅极型薄膜晶体管中的所述半导体层由无定形硅形成。
27.权利要求18所述的显示装置，其特征在于，在所述双栅极型薄膜晶体管中的所述源电极以及所述漏电极在所述半导体层上重叠地延伸。
28.权利要求27所述的显示装置，其特征在于，在所述半导体层上延伸的所述源电极和所述漏电极与所述半导体层之间设置有绝缘膜。
29.权利要求27所述的显示装置，其特征在于，所述第一栅电极被设置在所述半导体层上的、所述源电极和所述漏电极之间的区域。
30.权利要求27所述的显示装置，其特征在于，所述源电极以及所述漏电极在所述半导体层上重叠的尺寸相同。
31.权利要求27所述的显示装置，其特征在于，所述源电极以及所述漏电极在所述半导体层上重叠的尺寸不同。
32.权利要求31所述的显示装置，其特征在于，所述源电极以及所述漏电极中任何一方连接着所述光学要素，
在该光学要素上连接的所述源电极以及所述漏电极中任何一个电极在所述半导体层上重叠的尺寸比另一电极在所述半导体层上重叠的尺寸短。
33.权利要求18所述的显示装置，其特征在于，所述驱动电路还具有控制把所述灰度信号供给所述电荷保持电路的时序的灰度信号控制电路。
34.权利要求33所述的显示装置，其特征在于，所述灰度信号控制电路具有具备至少一个单一栅电极的薄膜晶体管。
35.权利要求33所述的显示装置，其特征在于，所述灰度信号控制电路具有至少一个双栅极型薄膜晶体管。
CN2005101283367A 2004-09-21 2005-09-21 驱动电路及显示装置 Expired - Fee Related CN1770247B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP273206/2004 2004-09-21
JP2004273206A JP5152448B2 (ja) 2004-09-21 2004-09-21 画素駆動回路及び画像表示装置

Publications (2)

Publication Number Publication Date
CN1770247A true CN1770247A (zh) 2006-05-10
CN1770247B CN1770247B (zh) 2011-12-28

Family

ID=36073416

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005101283367A Expired - Fee Related CN1770247B (zh) 2004-09-21 2005-09-21 驱动电路及显示装置

Country Status (5)

Country Link
US (1) US20060061526A1 (zh)
JP (1) JP5152448B2 (zh)
KR (1) KR100684514B1 (zh)
CN (1) CN1770247B (zh)
TW (1) TWI279753B (zh)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102074187A (zh) * 2009-11-24 2011-05-25 索尼公司 显示器件、驱动显示器件的方法以及电子设备
CN103198785A (zh) * 2012-01-04 2013-07-10 群康科技(深圳)有限公司 像素电路
CN103296090A (zh) * 2012-12-28 2013-09-11 昆山工研院新型平板显示技术中心有限公司 一种金属氧化物薄膜晶体管及其制备方法
CN105280141A (zh) * 2015-11-11 2016-01-27 北京大学 一种oled显示像素电路及驱动方法
CN107424563A (zh) * 2016-05-23 2017-12-01 乐金显示有限公司 有机发光二极管显示装置
CN105449119B (zh) * 2009-09-04 2018-03-23 株式会社半导体能源研究所 发光装置及其制造方法
CN104078512B (zh) * 2008-10-24 2018-07-17 株式会社半导体能源研究所 半导体器件及其制造方法
CN108701435A (zh) * 2016-06-20 2018-10-23 索尼公司 显示设备和电子设备
CN109215574A (zh) * 2017-06-29 2019-01-15 昆山国显光电有限公司 像素补偿电路
CN109698218A (zh) * 2017-10-20 2019-04-30 夏普株式会社 有机el显示装置和有源矩阵基板
CN110100318A (zh) * 2016-12-22 2019-08-06 夏普株式会社 显示装置及制造方法
CN110720117A (zh) * 2017-06-02 2020-01-21 夏普株式会社 显示装置
CN111868815A (zh) * 2018-03-27 2020-10-30 夏普株式会社 显示装置
CN111919246A (zh) * 2018-03-27 2020-11-10 夏普株式会社 显示装置
CN112837651A (zh) * 2021-03-12 2021-05-25 深圳市华星光电半导体显示技术有限公司 像素驱动电路及显示面板
CN114937436A (zh) * 2022-06-30 2022-08-23 天马微电子股份有限公司 一种显示面板及显示装置

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4191931B2 (ja) * 2001-09-04 2008-12-03 東芝松下ディスプレイテクノロジー株式会社 表示装置
JP4168836B2 (ja) * 2003-06-03 2008-10-22 ソニー株式会社 表示装置
JP2007286150A (ja) * 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
KR101293562B1 (ko) * 2006-06-21 2013-08-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101279324B1 (ko) * 2006-06-26 2013-06-26 엘지디스플레이 주식회사 액티브 매트릭스 유기전계발광소자 및 그 제조방법
JP4207988B2 (ja) * 2006-07-03 2009-01-14 セイコーエプソン株式会社 発光装置、画素回路の駆動方法および駆動回路
JP4155317B2 (ja) * 2006-07-11 2008-09-24 セイコーエプソン株式会社 電気光学装置、及びこれを備えた電子機器
US7863612B2 (en) 2006-07-21 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
TWI319623B (en) * 2006-09-14 2010-01-11 Au Optronics Corp Transistor structure and control unit comprising the same
JP4748456B2 (ja) * 2006-09-26 2011-08-17 カシオ計算機株式会社 画素駆動回路及び画像表示装置
TWI359462B (en) * 2006-12-15 2012-03-01 Chimei Innolux Corp Method of reducing leakage current of thin film tr
JPWO2008136270A1 (ja) 2007-04-26 2010-07-29 日本電気株式会社 表示素子及び電界効果型トランジスタ
JP2009063607A (ja) * 2007-09-04 2009-03-26 Seiko Epson Corp 電気光学装置、電気光学装置の制御方法および電子機器
JP5399008B2 (ja) * 2008-06-06 2014-01-29 株式会社ジャパンディスプレイ 画像表示装置
GB2462296A (en) * 2008-08-01 2010-02-03 Cambridge Display Tech Ltd Pixel driver circuits
KR101022106B1 (ko) 2008-08-06 2011-03-17 삼성모바일디스플레이주식회사 유기전계발광표시장치
JP5207885B2 (ja) * 2008-09-03 2013-06-12 キヤノン株式会社 画素回路、発光表示装置及びそれらの駆動方法
KR20220070340A (ko) * 2008-11-28 2022-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 표시 장치를 포함하는 전자 장치
KR101510904B1 (ko) * 2008-12-22 2015-04-20 엘지디스플레이 주식회사 액정표시장치
JP2010224033A (ja) * 2009-03-19 2010-10-07 Toshiba Corp 表示装置及び表示装置の駆動方法
JP5443817B2 (ja) * 2009-04-23 2014-03-19 エルジー ディスプレイ カンパニー リミテッド 画像表示装置
TWI650848B (zh) 2009-08-07 2019-02-11 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP2011112723A (ja) * 2009-11-24 2011-06-09 Sony Corp 表示装置およびその駆動方法ならびに電子機器
KR101117729B1 (ko) * 2009-12-17 2012-03-07 삼성모바일디스플레이주식회사 화소 회로, 및 유기전계발광 표시장치 및 이의 휘도 제어 방법
KR101913111B1 (ko) * 2009-12-18 2018-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101152575B1 (ko) * 2010-05-10 2012-06-01 삼성모바일디스플레이주식회사 평판 표시 장치의 화소 회로 및 그의 구동 방법
KR101680768B1 (ko) 2010-12-10 2016-11-29 삼성전자주식회사 트랜지스터 및 이를 포함하는 전자장치
TWI573277B (zh) * 2011-05-05 2017-03-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6099336B2 (ja) * 2011-09-14 2017-03-22 株式会社半導体エネルギー研究所 発光装置
JP5832399B2 (ja) * 2011-09-16 2015-12-16 株式会社半導体エネルギー研究所 発光装置
TWI467543B (zh) * 2012-01-04 2015-01-01 Chimei Innolux Corp 畫素電路
JP2014067867A (ja) * 2012-09-26 2014-04-17 Toppan Printing Co Ltd 薄膜トランジスタ及びディスプレイパネル
JP6031954B2 (ja) * 2012-11-14 2016-11-24 ソニー株式会社 発光素子、表示装置及び電子機器
CN103117042B (zh) * 2013-02-22 2015-03-18 合肥京东方光电科技有限公司 一种像素单元驱动电路、驱动方法、像素单元及显示装置
TWI624936B (zh) * 2013-06-05 2018-05-21 半導體能源研究所股份有限公司 顯示裝置
US20140374744A1 (en) * 2013-06-19 2014-12-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102150080B1 (ko) * 2013-09-12 2020-09-01 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
TWI653755B (zh) 2013-09-12 2019-03-11 日商新力股份有限公司 顯示裝置、其製造方法及電子機器
KR102091485B1 (ko) * 2013-12-30 2020-03-20 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 구동 방법
KR102252518B1 (ko) * 2014-02-25 2021-05-18 삼성디스플레이 주식회사 표시장치
KR102171866B1 (ko) * 2014-02-25 2020-10-30 삼성디스플레이 주식회사 유기전계발광 표시장치
WO2015167227A1 (ko) * 2014-04-30 2015-11-05 네오뷰코오롱 주식회사 유기발광 표시장치의 휘도 편차 보상장치 및 보상방법
JP6633330B2 (ja) * 2014-09-26 2020-01-22 株式会社半導体エネルギー研究所 半導体装置
KR102221761B1 (ko) 2014-10-14 2021-03-03 삼성디스플레이 주식회사 화소, 이를 포함하는 표시 장치용 기판 및 표시 장치
KR102343894B1 (ko) 2015-04-07 2021-12-27 삼성디스플레이 주식회사 표시 장치
CN104732927B (zh) * 2015-04-09 2017-10-03 京东方科技集团股份有限公司 一种像素电路及其驱动方法和显示装置
CN105654904B (zh) * 2016-03-24 2018-02-23 东南大学 一种amoled像素电路及驱动方法
CN105788532B (zh) * 2016-03-24 2018-04-03 东南大学 一种有源矩阵有机发光二极管像素电路及驱动方法
JP6935055B2 (ja) * 2017-07-21 2021-09-15 天馬微電子有限公司 Ｏｌｅｄ表示装置、その回路、及びその製造方法
CN109920372B (zh) 2017-12-12 2021-01-29 京东方科技集团股份有限公司 显示驱动模块、显示装置和电压调整方法
KR102484382B1 (ko) * 2018-03-09 2023-01-04 삼성디스플레이 주식회사 유기 발광 표시 장치
JP7127802B2 (ja) * 2018-04-18 2022-08-30 三国電子有限会社 タッチ検出機能付き表示装置及びその製造方法
JPWO2019220265A1 (ja) * 2018-05-17 2021-07-08 株式会社半導体エネルギー研究所 表示パネル、表示装置、入出力装置、情報処理装置
KR102584291B1 (ko) 2018-08-13 2023-10-05 삼성디스플레이 주식회사 픽셀 회로 및 이를 포함하는 표시 장치
KR102616771B1 (ko) * 2019-01-17 2023-12-22 삼성디스플레이 주식회사 화소 회로
CN110164923B (zh) * 2019-04-23 2021-03-16 深圳市华星光电半导体显示技术有限公司 Oled显示面板及其制备方法
KR20210013488A (ko) * 2019-07-26 2021-02-04 삼성디스플레이 주식회사 표시장치 및 표시장치의 구동 방법
CN114038427B (zh) * 2021-11-08 2024-03-29 维信诺科技股份有限公司 显示面板

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5493129A (en) * 1988-06-29 1996-02-20 Hitachi, Ltd. Thin film transistor structure having increased on-current
US5017983A (en) * 1989-08-03 1991-05-21 Industrial Technology Research Institute Amorphous silicon thin film transistor with a depletion gate
CN1033252C (zh) * 1992-12-29 1996-11-06 株式会社金星社 制造薄膜晶体管的方法
JP3512849B2 (ja) * 1993-04-23 2004-03-31 株式会社東芝 薄膜トランジスタおよびそれを用いた表示装置
JPH08264790A (ja) * 1995-03-22 1996-10-11 Toshiba Corp 薄膜電解効果トランジスタ及び液晶表示装置
US5717223A (en) * 1995-12-22 1998-02-10 Xerox Corporation Array with amorphous silicon TFTs in which channel leads overlap insulating region no more than maximum overlap
JP3323889B2 (ja) * 1996-10-28 2002-09-09 三菱電機株式会社 薄膜トランジスタの製造方法
DE19758430C2 (de) * 1997-04-28 2002-09-05 Infineon Technologies Ag Integrierte Schaltungsanordnung mit mindestens einem vertikalen MOS-Transistor und Verfahren zu deren Herstellung
US6013930A (en) * 1997-09-24 2000-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having laminated source and drain regions and method for producing the same
US6262702B1 (en) * 1997-10-31 2001-07-17 Seiko Epson Corporation Electro-optical device and electronic apparatus
KR100425858B1 (ko) * 1998-07-30 2004-08-09 엘지.필립스 엘시디 주식회사 박막트랜지스터및그제조방법
JP4202502B2 (ja) * 1998-12-28 2008-12-24 株式会社半導体エネルギー研究所 半導体装置
JP4609970B2 (ja) * 2001-01-17 2011-01-12 カシオ計算機株式会社 液晶表示装置
JP4383743B2 (ja) * 2001-02-16 2009-12-16 イグニス・イノベイション・インコーポレーテッド 有機発光ダイオード表示器用のピクセル電流ドライバ
JP4338937B2 (ja) * 2001-04-16 2009-10-07 株式会社半導体エネルギー研究所 半導体装置
JP4731718B2 (ja) * 2001-04-27 2011-07-27 株式会社半導体エネルギー研究所 表示装置
JP5028723B2 (ja) * 2001-08-16 2012-09-19 奇美電子股▲ふん▼有限公司 薄膜トランジスタ、該薄膜トランジスタの製造方法、該薄膜トランジスタを含むアレイ基板、表示装置および該表示装置の駆動方式
JP2003195810A (ja) * 2001-12-28 2003-07-09 Casio Comput Co Ltd 駆動回路、駆動装置及び光学要素の駆動方法
US7170478B2 (en) * 2002-03-26 2007-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of driving light-emitting device
US6933529B2 (en) * 2002-07-11 2005-08-23 Lg. Philips Lcd Co., Ltd. Active matrix type organic light emitting diode device and thin film transistor thereof
TW200500979A (en) * 2003-05-20 2005-01-01 Adv Lcd Tech Dev Ct Co Ltd Light emission type display apparatus
KR100591254B1 (ko) * 2004-04-29 2006-06-19 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104078512B (zh) * 2008-10-24 2018-07-17 株式会社半导体能源研究所 半导体器件及其制造方法
US11626521B2 (en) 2009-09-04 2023-04-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
US11024747B2 (en) 2009-09-04 2021-06-01 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
CN105449119B (zh) * 2009-09-04 2018-03-23 株式会社半导体能源研究所 发光装置及其制造方法
US10672915B2 (en) 2009-09-04 2020-06-02 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
CN102074187A (zh) * 2009-11-24 2011-05-25 索尼公司 显示器件、驱动显示器件的方法以及电子设备
CN103198785B (zh) * 2012-01-04 2015-12-02 群康科技(深圳)有限公司 像素电路
CN103198785A (zh) * 2012-01-04 2013-07-10 群康科技(深圳)有限公司 像素电路
CN103296090A (zh) * 2012-12-28 2013-09-11 昆山工研院新型平板显示技术中心有限公司 一种金属氧化物薄膜晶体管及其制备方法
CN103296090B (zh) * 2012-12-28 2016-02-03 昆山工研院新型平板显示技术中心有限公司 一种金属氧化物薄膜晶体管及其制备方法
CN105280141A (zh) * 2015-11-11 2016-01-27 北京大学 一种oled显示像素电路及驱动方法
CN105280141B (zh) * 2015-11-11 2017-11-07 北京大学 一种oled显示像素电路及驱动方法
CN107424563A (zh) * 2016-05-23 2017-12-01 乐金显示有限公司 有机发光二极管显示装置
US10366656B2 (en) 2016-05-23 2019-07-30 Lg Display Co., Ltd. Organic light-emitting diode display device and method of driving the same
US11705070B2 (en) 2016-06-20 2023-07-18 Sony Group Corporation Display apparatus and electronic apparatus
US11282460B2 (en) 2016-06-20 2022-03-22 Sony Group Corporation Display apparatus and electronic apparatus
CN108701435A (zh) * 2016-06-20 2018-10-23 索尼公司 显示设备和电子设备
CN110100318A (zh) * 2016-12-22 2019-08-06 夏普株式会社 显示装置及制造方法
CN110100318B (zh) * 2016-12-22 2022-04-15 夏普株式会社 显示装置及制造方法
CN110720117B (zh) * 2017-06-02 2021-10-12 夏普株式会社 显示装置
CN110720117A (zh) * 2017-06-02 2020-01-21 夏普株式会社 显示装置
CN109215574A (zh) * 2017-06-29 2019-01-15 昆山国显光电有限公司 像素补偿电路
CN109698218A (zh) * 2017-10-20 2019-04-30 夏普株式会社 有机el显示装置和有源矩阵基板
CN111919246A (zh) * 2018-03-27 2020-11-10 夏普株式会社 显示装置
CN111868815A (zh) * 2018-03-27 2020-10-30 夏普株式会社 显示装置
CN111868815B (zh) * 2018-03-27 2022-07-26 夏普株式会社 显示装置
CN112837651A (zh) * 2021-03-12 2021-05-25 深圳市华星光电半导体显示技术有限公司 像素驱动电路及显示面板
CN114937436A (zh) * 2022-06-30 2022-08-23 天马微电子股份有限公司 一种显示面板及显示装置

Also Published As

Publication number Publication date
KR100684514B1 (ko) 2007-02-20
JP5152448B2 (ja) 2013-02-27
TW200620179A (en) 2006-06-16
KR20060051459A (ko) 2006-05-19
US20060061526A1 (en) 2006-03-23
JP2006091089A (ja) 2006-04-06
CN1770247B (zh) 2011-12-28
TWI279753B (en) 2007-04-21

Similar Documents

Publication Publication Date Title
CN1770247A (zh) 驱动电路及显示装置
CN1710636A (zh) 显示装置及其驱动控制方法
CN1189855C (zh) 有源矩阵型显示装置及有源矩阵型有机场致发光显示装置
CN1290071C (zh) 电子电路及其驱动方法、光电装置及其驱动方法、电子设备
CN1267876C (zh) 电子电路与驱动方法、电光装置与驱动方法和电子设备
CN1230795C (zh) 单位电路的控制中使用的数据线的驱动
CN1591104A (zh) 电子电路、电光学装置、电子装置以及这些的驱动方法
CN1254783C (zh) 基准电压发生电路和方法、显示驱动电路、显示装置
CN1764938A (zh) 驱动设备和显示设备
CN1573886A (zh) 像素电路及显示装置
CN1820298A (zh) 具有往复转换工作电流驱动电路和同步行扫描的oled显示器
CN1799081A (zh) 像素电路、显示设备以及驱动像素电路的方法
CN1530904A (zh) 显示器及其驱动方法与装置
CN1551089A (zh) 像素电路、显示装置以及像素电路的驱动方法
CN1577458A (zh) 显示装置及其驱动方法
CN1901008A (zh) 电子电路、电子装置及其驱动方法、电光学装置及电子机器
CN1879141A (zh) 像素电路、显示设备和用于驱动像素电路的方法
CN1819001A (zh) 显示器及驱动像素的方法
CN1432984A (zh) 发光器件
CN1523547A (zh) 半导体器件和使用了它的显示装置以及电子装置
CN1862643A (zh) 像素电路、显示装置以及控制像素电路的方法
CN1467695A (zh) 电子电路、电光装置、电光装置的驱动方法以及电子仪器
CN1645460A (zh) 电子装置
CN1504990A (zh) 电源供给方法及电源电路
CN1763820A (zh) 电光学装置、其驱动方法及电子仪器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20170117

Address after: Irish Ross Kang Wangjun

Patentee after: Soras OLED

Address before: Tokyo, Japan

Patentee before: CASIO COMPUTER Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111228

Termination date: 20210921