JP2008522345A - 温度に基づくdramリフレッシュ - Google Patents

温度に基づくdramリフレッシュ Download PDF

Info

Publication number
JP2008522345A
JP2008522345A JP2007544363A JP2007544363A JP2008522345A JP 2008522345 A JP2008522345 A JP 2008522345A JP 2007544363 A JP2007544363 A JP 2007544363A JP 2007544363 A JP2007544363 A JP 2007544363A JP 2008522345 A JP2008522345 A JP 2008522345A
Authority
JP
Japan
Prior art keywords
refresh
array
integrated circuit
circuit die
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007544363A
Other languages
English (en)
Other versions
JP4954890B2 (ja
JP2008522345A5 (ja
Inventor
アール. クルーズ、アーノルド
エイ. クレシ、カディア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2008522345A publication Critical patent/JP2008522345A/ja
Publication of JP2008522345A5 publication Critical patent/JP2008522345A5/ja
Application granted granted Critical
Publication of JP4954890B2 publication Critical patent/JP4954890B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406Management or control of the refreshing or charge-regeneration cycles
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626Temperature related aspects of refresh operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

温度測定に基づきDRAMセルアレイのリフレッシュサイクルを制御するためのシステムに関する。アクティブモード中、測定された温度に基づくリフレッシュリクエスト指示がDRAMコントローラ(例えば、別の集積回路ダイの)へ供給される。これに応答して、このDRAMコントローラ(121)は、DRAMセルアレイ(105)のリフレッシュサイクルを開始させる。自己リフレッシュモードでは、DRAMコントローラはリフレッシュサイクルを開始しないが、アレイの集積回路ダイ上のコントローラによって、温度測定に基づきリフレッシュサイクルが実行される。

Description

本発明はメモリに関する。より詳細には、本発明は温度に基づくDRAMセルのリフレッシュに関する。
ダイナミックランダムアクセスメモリ(DRAM)はセルにデータを記憶するタイプのメモリ技術である。通常、各DRAMセルは、セルに記憶されている論理値を表す電荷を記憶するための容量性素子を含む。容量性素子に記憶されている電荷は、時間を通じてリークする場合がある。したがって、アレイのメモリセルをリフレッシュする必要が存在する。リフレッシュ動作の一例では、容量性素子上に記憶される高電荷に相当する論理値をセルが記憶しているか否か、或いは容量性素子上に記憶される低電荷(若しくは、無電荷)に相当する論理値をセルが記憶しているか否かに関して、判定が行われる。高電荷が記憶される場合、リフレッシュ回路はセルのキャパシタに全電荷をリストアする。
しかしながら、リフレッシュ動作には、DRAMアレイへのデータの書込又はDRAMアレイからのデータの読出を防止するリフレッシュサイクルを実行するための時間が必要である。また、リフレッシュサイクルは電力を消費する。
DRAMをリフレッシュするための改良されたシステムが所望される。
以下に述べるのは本発明を実施するための1つのモードの詳細な説明である。この説明は本発明の例示を意図するものであり、限定と取られるものではない。
図1は電子システム101のブロック図である。電子システム101は、DRAMセルのアレイ105を有する集積回路ダイ103と、DRAMコントローラを有する集積回路ダイ121と、プロセッサ134とを備える。一実施形態では、システム101は、例えば、パーソナルコンピュータ、サーバ、又はラップトップコンピュータなど、コンピュータシステムである。他の実施形態では、システム101は携帯電話である。さらに他の実施形態では、システム101は、例えば、携帯情報端末(PDA)、カムコーダ、又は電子カメラなど、他のタイプの電子システムであってよい。
ダイ103は、DRAMセルのアレイ105を備える。他の実施形態では、ダイ103はDRAMセルの複数のアレイを備える。ダイ103は、アレイ105へのアクセスその他の動作を制御する、制御回路115を備える。
ダイ103はリフレッシュコントローラ109を備える。リフレッシュコントローラ109は、タイマ111と、アドレス生成器113(例えば、行アドレス計数機)とを備える。アドレス生成器113は、アレイ105のリフレッシュサイクル用のアドレスを生成する。リフレッシュコントローラは、これもダイ103にある、温度センサ107へ接続されている。一実施形態では、温度センサ107は、測定した温度を表す電圧を有する信号を供給する。一実施形態では、温度センサ107は順方向バイアスダイオード(図示せず)であるが、他の実施形態では他のタイプの温度感知デバイスであってよい。
リフレッシュコントローラ109は、温度センサ及びタイマ111の出力を利用して、アレイ105のリフレッシュサイクルを開始させるための内部リフレッシュリクエスト(IRR)信号を生成する。一実施形態では、IRR信号の生成されるレートはセンサ107によって測定される温度に基づく。
この温度が高いほどアレイ105のキャパシタのリーク電流は大きいため、より大きなリフレッシュレートが必要とされる。低い温度では、データ保全性を維持するのに必要なリフレッシュサイクルは少ない。したがって、コントローラ109は、より高い温度が測定されるときにはより高いレートで、より低い温度が測定されるときにはより低いレートでリフレッシュするリクエストを指示するIRRを生成する。一実施形態では、IRR信号は温度に対して一次のレートで生成される。他の実施形態では、測定される温度の特定の範囲に対して特定のレートが生成される(例えば、参照テーブルを用いてなど)。一例では、IRR信号は4つの異なるレートのうちの任意の1つで生成される。
温度に基づき4つのレートのうちの1つを指示するIRR信号が供給される一実施形態では、コントローラ109は、異なる温度設定値を各々有する4つの比較器(図示せず)を備える。4つの比較器の出力は、タイマ111において異なるタップを選択し、IRR信号を供給する異なるレートを選択するために用いられる。しかしながら、他の実施形態では、IRR信号は異なる回路、異なる方法、又はその両方によって供給されてよい。
ダイ103の回路は少なくとも2つのモードのうちの1つにより動作し得る。アクティブモードでは、アレイ105は、データを記憶するため又はアレイ105からデータを読み取るためにアクセスされる(例えば、データ書込又はデータ読出など)。これらのアクセスはダイ121のDRAMコントローラによって生成され、プロセッサ134によって開始される。プロセッサ134は、ダイ121へ供給されるPDATA,PADDRESS,PCONTROLの信号を用いてアレイ105へのデータアクセスを開始する。
DRAM制御回路127は、インタフェース回路(I/F)129を介してそれらの信号を受信する。I/F回路129は、バッファ、トランシーバ、マルチプレクサ及び他のインタフェース回路のうちの1つ以上を含み得る。プロセッサ134からの命令に応答して、DRAM制御回路127は、I/F回路131を介してダイ103へ供給される信号(例えば、ADDRESS,DATA,RAS,CAS,CLK,WE,CLK_EN,DQM,DQS,CS)を用いて送信される命令によって、アレイ105へのデータアクセスを生成する。それらの命令に応答して、制御回路115はアレイ105のうちの指定されたセルにアクセスし、それらのセルへの値の書込/それらのセルからの値の読出を行う。他の実施形態では、例えば、実装されているDRAMメモリのタイプ、利用されているアドレッシング構成のタイプ、又はその両方に応じて、他のタイプのアドレス、データ、及び制御の信号が利用されてもよい。例えば、一部の非DDR(データレート2倍)タイプのDRAMメモリは、DQS信号を利用しない。
アクティブモード中、DRAM制御回路127はリフレッシュサイクルを開始させる。幾つかの実施形態では、このリフレッシュサイクルは、例えば、命令を送信することによって、自動リフレッシュサイクルとして参照される場合がある。一実施形態では、DRAM制御回路127は制御回路115に自動リフレッシュ命令を送信し、リフレッシュサイクルを開始させる。制御回路115はリフレッシュコントローラ109へ信号を送り、リフレッシュサイクル用のアドレスを生成させる。他の実施形態では、制御回路115は他の方法によってリフレッシュサイクルを開始してよい。
アクティブモードでは、制御回路115は、IRR信号に応答して、制御回路127へのライン133上でリフレッシュリクエスト信号(RREQ)をアサートし、リフレッシュサイクルの開始をリクエストする。一実施形態では、ライン133へ接続されているダイ103の出力端子を、リフレッシュサイクルを開始させるリクエストを表す電圧状態とすることによって、RREQ信号がアサートされる。
図2は、アクティブモード中に制御回路127によって実行される動作を示すフローチャートである。アクティブモード中、動作203にて、制御回路127はRREQ信号を検査する。動作205においてRREQがアサートされていると検出される場合、次いで207にて、制御回路127は、アレイ105のリフレッシュサイクルを始動させる機会(リフレッシュウィンドウ)が存在するか否かを判定する。一実施形態では、プロセッサが進行中の読出サイクル又は書込サイクルをリクエストしたとき、リフレッシュサイクルを始動させることは不可能である。したがって、リフレッシュサイクルの開始前に動作207にて判定されるように、リフレッシュウィンドウが「開く」(例えば、読出サイクル又は書込サイクルが完了する)まで、制御回路127は待機する。
IRR信号は測定された温度に基づき生成されるので、同様に、リフレッシュサイクルをリクエストするRREQ信号によって開始されるリフレッシュサイクルのレートも、測定された温度に基づく。したがって、アクティブモードにおいて制御回路127がリクエストを開始するレートは、測定された温度に基づく。
温度に基づくと、測定された温度がより低いときには、(温度によって)リフレッシュサイクルが始動されることは少ないので、アクティブモードにおいてリフレッシュサイクルが始動されるレートによって、システム101により消費される電力の削減が可能となり得る。また、温度に基づくと、リフレッシュサイクルがより少ないためにより多くのデータアクセスが始動され得るので、リフレッシュサイクルが始動されるレートによって、プロセッサによるデータアクセス時間が増加する。
ダイ103の回路が自己リフレッシュモードとされるとき、リフレッシュサイクルはセンサ107によって測定される温度に基づくレートでIRR信号により開始される。タイマ111はIRRを生成する際に計数を供給する。示した実施形態では、制御回路115はIRR信号を用いてアレイ105のセルをリフレッシュする。リフレッシュサイクル中、アドレス生成器113はリフレッシュサイクル用のアドレスを供給する。
自己リフレッシュモード中、アレイ105に対して、プロセッサ134によるデータアクセスは行われない(例えば、データ読出アクセス又はデータ書込アクセスは行われない)。一実施形態では、DRAM制御回路127からダイ103の回路へは、リフレッシュモード退出命令以外の命令は送信されない。
図3は、アクティブモードとリフレッシュモードとの間を遷移するための制御回路115によって実装される状態図である。状態303,305はアクティブモード状態であり、状態307,309は自己リフレッシュモード状態である。データ読出アクセス及びデータ書込アクセスのためにアレイ105がアクセスされ得るアクティブ状態303では、リフレッシュコントローラ109からのIRR信号の受信に応答して、制御回路115は状態305に入り、ダイ121のDRAMコントローラに対するRREQ信号をアサートし、リフレッシュサイクルを開始する。RREQ信号をアサートすると、制御回路115は遷移してアクティブ状態303へ戻る。
アクティブ状態303から、I/F回路131を介して制御回路127によって送信される自己リフレッシュ命令に応答して、制御回路115は自己リフレッシュモードの自己リフレッシュ状態307に遷移する。一実施形態では、自己リフレッシュ命令は、所定時に制御信号(例えば、RAS,CAS,WE,CS,ClK_EN)を特定の状態とすることによって送信される。
自己リフレッシュ状態307では、IRR信号の受信に応答して、制御回路115は状態309へ遷移し、リフレッシュサイクルを始動させる。リフレッシュサイクルの完了後、制御回路115は状態307に戻る。
I/F回路131を介して制御回路127から退出命令を受信することに応答して、制御回路115はアクティブモードのアクティブ状態303へ戻る。
戻って図1を参照すると、ダイ121はRREQ信号に対するDRAM制御回路127の応答性をプログラム可能に制御する回路を備える。制御レジスタ128は、制御回路127にRREQ信号を無視させ、リフレッシュタイマ125によってリフレッシュサイクルを開始させる値を用いてプログラムされ得る。幾つかの実施形態では、制御レジスタ128は、RREQ信号が無視されるときに制御回路127がリフレッシュサイクルを開始させるレートを設定する値を用いてプログラムされてもよい。このレジスタ128の値は、製造中、初期化中、又はシステム101の動作中(プロセッサ134による)にプログラムされ得る。
一実施形態では、ダイ103と、ダイ121と、プロセッサ134を含むダイとは、独立したICパッケージに実装され、次いで、例えば回路基板のバスを介して、一体に接続される。他の実施形態では、ダイ103,121は、単一のICパッケージに実装される(例えば、幾つかの実施形態では、プロセッサ134を含むダイに加えて)。他の実施形態では、ダイ121の回路のうちの一部又は全部がダイ103へ組み込まれる。さらに、幾つかの実施形態では、ダイ103と、ダイ121と、プロセッサ134を含むダイとの回路は、1つのダイ、2つのダイ、又は3つより多くのダイに実装される。
また、他の実施形態では、制御回路127は、DRAMセルの1つ以上のアレイを各々含む、ダイ103と同様の複数のダイ(DRAMアレイダイ)へ接続される。一実施形態では、ADDRESS、DATA、及び制御の信号の各々は、複数のDRAMアレイダイへ接続されているバスにより伝達される。戻って図1を参照すると、ダイ171はダイ103と同様であり、DRAMセルのアレイ172を備える。また、ダイ171はダイ103の回路と同様に、タイマ、アドレス生成器、制御回路、及び温度センサを備える。ダイ171は、DATA、ADDRESS、及び制御の信号を伝達するライン(例えば、バス)へ接続されている。
一実施形態では、各DRAMアレイダイからのRREQ信号は、DRAMアレイダイのうちの任意の1つからのRREQ信号が全てのDRAMアレイダイの全てのアレイのリフレッシュサイクルを開始させるように、ワイヤードOR接続される。例えば、ダイ171によって供給されるRREQ信号を搬送するライン173は、ライン133へワイヤードOR接続される。そうした一実施形態では、各DRAMアレイダイの各リフレッシュタイマ(例えば、ダイ103のタイマ111)は、リフレッシュサイクルが開始するとリセットされる。一実施形態では、RREQ信号はダイ103のオープンドレイン端子162によって供給される不連続な信号である。
別の実施形態では、ダイ121は、各DRAMアレイダイからの各RREQ信号に対する入力を備える。別の実施形態では、各DRAMアレイダイからのRREQ信号は一意なデジタル値として実装される。例えば、7つのDRAMアレイダイを備えるそうしたシステムでは、各DRAMアレイダイは、符号化されたRREQ信号を伝達するための3つの外部端子を備える出力を有する。
戻って図1を参照する。図1では、コントローラ109及び制御回路115を独立した制御回路として示す。しかしながら、他の実施形態では、コントローラ109の回路のうちの少なくとも一部又は全部は、制御回路115へ組み込まれる。
図1にはダイ103,121の端子間に接続されているラインを示すが、他の実施形態では、ダイ間の信号を伝達するために調停回路を備えてもよい。そうした調停回路には、バッファ、レベルシフタ、インバータ、エンコーダ、及びマルチプレクサのうちの1つ以上が含まれる。したがって、1つのダイが1つの形態で供給するリフレッシュリクエスト指示を、別のダイが別の形態で受信する場合がある。
一実施形態では、電子システムは第1の集積回路ダイを備える。第1の集積回路ダイは、ダイナミックランダムアクセスメモリ(DRAM)セルのアレイ、温度センサ、及びリフレッシュ回路を備える。リフレッシュ回路は、アレイのDRAMセルをリフレッシュする。また、第1の集積回路ダイは外部出力を備える。外部出力はリフレッシュリクエスト指示を供給する。リフレッシュリクエスト指示は、温度センサの測定した温度に基づきアレイのリフレッシュサイクルを実行するリクエストを表す。また、電子システムは第2の集積回路ダイを備える。第2の集積回路ダイは、制御回路および入力を備える。入力はリフレッシュリクエスト指示を受信するように接続されている。第2の集積回路ダイの制御回路は、受信したリフレッシュリクエスト指示を利用して、アレイのリフレッシュサイクルを開始させる。
別の実施形態は、DRAMセルをリフレッシュするための方法を含む。この方法は、アクティブモードにて動作する工程を含む。この方法は、アクティブモードにおいて、ダイナミックランダムアクセスメモリ(DRAM)セルのアレイと同じ集積回路ダイに位置する温度センサを用いて温度を感知する工程と、リフレッシュサイクルを開始させる第1の指示を第1の制御回路へ供給する工程と、を含む。第1の指示は、温度センサによって測定された温度に基づく。また、この方法は、アクティブモードにおいて、第1の制御回路による第2の指示を供給し、第1の指示に基づきアレイのリフレッシュサイクルを開始させる工程と、第1の制御回路からの第2の指示によってアレイをリフレッシュする工程と、を含む。また、この方法は自己リフレッシュサイクルモードにて動作する工程を含む。この方法は、自己リフレッシュサイクルモードにおいて、温度センサを用いて温度を感知する工程と、温度センサによって測定された温度に基づき第2の制御回路によるアレイのリフレッシュを開始させる工程と、開始させる工程によってアレイをリフレッシュする工程と、を含む。
別の実施形態では、集積回路ダイは、ダイナミックランダムアクセスメモリ(DRAM)セルのアレイ、温度センサ、制御回路、及びリフレッシュ回路を備える。リフレッシュ回路は、アレイのDRAMセルをリフレッシュする。また、集積回路ダイは外部出力を備える。外部出力はリフレッシュリクエスト指示を供給する。リフレッシュリクエスト指示は、温度センサの測定した温度に基づきアレイのリフレッシュサイクルを実行するリクエストを表す。
本発明による電子システムの一実施形態のブロック図。 本発明によるDRAMコントローラを動作させるための一実施形態のフローチャート。 本発明によるDRAMメモリ制御回路の動作の一実施形態を示す状態図。

Claims (28)

  1. 第1の集積回路ダイと、第2の集積回路ダイとを含む電子システムであって、
    第1の集積回路ダイは、
    ダイナミックランダムアクセスメモリ(DRAM)セルのアレイと、
    温度センサと、
    アレイのDRAMセルをリフレッシュするためのリフレッシュ回路と、
    温度センサの測定した温度に基づきアレイのリフレッシュサイクルを実行するリクエストを表すリフレッシュリクエスト指示を供給する外部出力と、を含むことと、
    第2の集積回路ダイは、
    制御回路と、
    リフレッシュリクエスト指示を受信するように接続されている入力と、
    第2の集積回路ダイの制御回路は受信したリフレッシュリクエスト指示を利用して、アレイのリフレッシュサイクルを開始させることと、を含むことと、からなる電子システム。
  2. 自己リフレッシュモードの動作中、第1の集積回路ダイの制御回路はリフレッシュ回路によるアレイの自己リフレッシュサイクルを開始させる請求項1に記載の電子システム。
  3. アクティブモードの動作中、第1の集積回路ダイはアレイのリフレッシュサイクルを実行するリクエストを指示するリフレッシュリクエスト指示を供給することと、
    第1の集積回路ダイは温度センサの測定した温度に基づきアレイのリフレッシュサイクルを実行するリクエストを指示するリフレッシュリクエスト指示を供給することと、を含む請求項2に記載の電子システム。
  4. アクティブモードの動作中、第2の集積回路ダイはアレイに書き込まれるデータを第1の集積回路ダイに供給する請求項3に記載の電子システム。
  5. 自己リフレッシュモードの動作中、第1の集積回路ダイはリフレッシュサイクルの実行をリクエストするリフレッシュリクエスト指示を供給しない請求項1に記載の電子システム。
  6. 第2の集積回路ダイはプログラム可能なレジスタを備えることと、レジスタの内容は第2の集積回路ダイの制御回路がリフレッシュリクエスト指示に応答するか否かを表すことと、を含む請求項1に記載の電子システム。
  7. 外部出力は第1の集積回路ダイの端子を含むことと、リフレッシュリクエスト指示は同端子によって供給される信号をアサートすることを含むことと、を含む請求項1に記載の電子システム。
  8. ダイナミックランダムアクセスメモリ(DRAM)セルの第2のアレイと、
    第2の温度センサと、
    第2のアレイのDRAMセルをリフレッシュするためのリフレッシュ回路と、
    第2のリフレッシュリクエスト指示を供給する第2の外部出力と、第2のリフレッシュリクエスト指示は第2の温度センサの測定した温度に基づき第2のアレイのリフレッシュサイクルを実行するリクエストを表すことと、を含む第3の集積回路ダイを含む請求項1に記載の電子システム。
  9. リフレッシュリクエスト指示は第1のライン上で搬送され、第2のリフレッシュリクエスト指示は第2のライン上で搬送されることと、第1のライン及び第2のラインはワイヤードOR構成により一体に有線接続されていることと、を含む請求項8に記載の電子システム。
  10. DRAMセルをリフレッシュするための方法であって、
    アクティブモードにて動作する工程と、同工程は、
    ダイナミックランダムアクセスメモリ(DRAM)セルのアレイと同じ集積回路ダイに位置する温度センサを用いて温度を感知する工程と、
    リフレッシュサイクルを開始させる第1の指示を第1の制御回路へ供給する工程と、第1の指示は温度センサによって測定された温度に基づくことと、
    第1の制御回路によって、第1の指示に基づきアレイのリフレッシュサイクルを開始させる第2の指示を供給する第2指示供給工程と、
    第1の制御回路からの第2の指示によってアレイをリフレッシュする第1アレイリフレッシュ工程と、を含むことと、
    自己リフレッシュサイクルモードにて動作する工程と、同工程は、
    温度センサを用いて温度を感知する温度感知工程と、
    温度センサによって測定された温度に基づき第2の制御回路によるアレイのリフレッシュを開始させるリフレッシュ開始工程と、
    リフレッシュ開始工程によってアレイをリフレッシュする第2アレイリフレッシュ工程と、を含むことと、を含む方法。
  11. 第2の制御回路はアレイ及び温度センサと同じ集積回路ダイに位置することと、第1の制御回路は第2の集積回路ダイに位置することと、を含む請求項10に記載の方法。
  12. 第2指示供給工程はアレイのリフレッシュサイクルを始動させる機会に基づく請求項10に記載の方法。
  13. 前記機会はアレイに対し読出アクセス又は書込アクセスが行われていない時間である請求項12に記載の方法。
  14. 第2指示供給工程はリフレッシュ命令を供給する工程を含む請求項10に記載の方法。
  15. リフレッシュ命令はアレイと同じ集積回路ダイ上の回路によって受信されることと、第1の制御回路は異なる集積回路ダイ上にあることと、を含む請求項14に記載の方法。
  16. 第1アレイリフレッシュ工程及び第2アレイリフレッシュ工程はアレイと同じ集積回路ダイに位置するアドレス生成器を用いて実行される請求項10に記載の方法。
  17. 第1の制御回路及び第2の制御回路は同じICパッケージに位置する請求項10に記載の方法。
  18. 第1の制御回路及び第2の制御回路は同じ集積回路ダイに位置する請求項10に記載の方法。
  19. アクティブモード中、アレイに対するデータ読出アクセス及びデータ書込アクセスは可能であることと、リフレッシュモード中、アレイに対するデータ読出アクセス及びデータ書込アクセスは不可能であることと、を含む請求項10に記載の方法。
  20. 第1アレイリフレッシュ工程は自動リフレッシュサイクルを実行する工程を含む請求項10に記載の方法。
  21. 第1の制御回路によって、ダイナミックランダムアクセスメモリ(DRAM)セルの第2のアレイのリフレッシュサイクルを開始させる指示を供給する工程と、
    第1の制御回路からの指示によって第2のアレイをリフレッシュする工程と、
    アレイをリフレッシュする工程は第1のアドレス生成器を用いて実行されることと、
    第2のアレイをリフレッシュする工程は第2のアドレス生成器を用いて実行されることと、を含む請求項10に記載の方法。
  22. ダイナミックランダムアクセスメモリ(DRAM)セルのアレイと、
    温度センサと、
    制御回路と、
    アレイのDRAMセルをリフレッシュするためのリフレッシュ回路と、
    リフレッシュリクエスト指示を供給する外部出力と、リフレッシュリクエスト指示は温度センサの測定した温度に基づきアレイのリフレッシュサイクルを実行するリクエストを表すことと、からなる集積回路ダイ。
  23. タイマと、リフレッシュリクエスト指示はタイマに基づきリフレッシュリクエストを指示するために供給されることと、を含む請求項22に記載の集積回路ダイ。
  24. リフレッシュリクエスト指示を供給してリフレッシュリクエストをリクエストするレートは温度センサの測定した温度に基づく請求項22に記載の集積回路ダイ。
  25. 外部出力は外部端子を含むことと、
    リフレッシュリクエスト指示はリフレッシュサイクルを実行するリクエストを表す第1の状態によりアサートされる不連続な信号を含むことと、
    不連続な信号はリフレッシュサイクルを実行するリクエストがないことを表す第2の状態を有することと、を含む請求項22に記載の集積回路ダイ。
  26. 自己リフレッシュモードの動作中、制御回路はリフレッシュ回路によるアレイの自己リフレッシュサイクルを開始させる請求項22に記載の集積回路ダイ。
  27. アクティブモードの動作中、外部出力はアレイのリフレッシュサイクルを実行するリクエストを指示するリフレッシュリクエスト指示を供給することと、
    外部出力は温度センサの測定した温度に基づきアレイのリフレッシュサイクルを実行するリクエストを指示するリフレッシュリクエスト指示を供給することと、を含む請求項22に記載の集積回路ダイ。
  28. 自己リフレッシュモードの動作中、外部出力はリフレッシュサイクルの実行をリクエストするリフレッシュリクエスト指示を供給しない請求項27に記載の集積回路ダイ。
JP2007544363A 2004-12-01 2005-11-10 温度に基づくdramリフレッシュ Active JP4954890B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/000,560 US7206244B2 (en) 2004-12-01 2004-12-01 Temperature based DRAM refresh
US11/000,560 2004-12-01
PCT/US2005/041150 WO2006060151A2 (en) 2004-12-01 2005-11-10 Temperature based dram refresh

Publications (3)

Publication Number Publication Date
JP2008522345A true JP2008522345A (ja) 2008-06-26
JP2008522345A5 JP2008522345A5 (ja) 2008-12-25
JP4954890B2 JP4954890B2 (ja) 2012-06-20

Family

ID=36565512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007544363A Active JP4954890B2 (ja) 2004-12-01 2005-11-10 温度に基づくdramリフレッシュ

Country Status (5)

Country Link
US (2) US7206244B2 (ja)
JP (1) JP4954890B2 (ja)
KR (1) KR101242809B1 (ja)
CN (1) CN101061548B (ja)
WO (1) WO2006060151A2 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005124785A1 (ja) * 2004-06-18 2005-12-29 Fujitsu Limited 半導体装置の温度検出器および半導体記憶装置
KR100655076B1 (ko) * 2005-01-20 2006-12-08 삼성전자주식회사 반도체 메모리 장치의 내부 온도 데이터 출력 방법 및그에 따른 내부 온도 데이터 출력회로
KR100807594B1 (ko) * 2006-09-28 2008-02-28 주식회사 하이닉스반도체 온도 정보 출력장치 및 그를 구비하는 반도체소자
US20080239852A1 (en) * 2007-03-28 2008-10-02 Reza Jazayeri Test feature to improve DRAM charge retention yield
KR100855578B1 (ko) 2007-04-30 2008-09-01 삼성전자주식회사 반도체 메모리 소자의 리프레시 주기 제어회로 및 리프레시주기 제어방법
US7545698B2 (en) * 2007-06-28 2009-06-09 Intel Corporation Memory test mode for charge retention testing
US7843753B2 (en) * 2008-03-19 2010-11-30 Qimonda Ag Integrated circuit including memory refreshed based on temperature
CN104766633A (zh) * 2008-12-30 2015-07-08 E·孔法洛涅里 具有扩展工作温度范围的非易失性存储器
KR101649395B1 (ko) * 2009-12-02 2016-08-19 마이크론 테크놀로지, 인크. 비휘발성 메모리에 대한 리프레시 아키텍처 및 알고리즘
KR20120075983A (ko) 2010-12-29 2012-07-09 에스케이하이닉스 주식회사 반도체메모리장치
US8848471B2 (en) 2012-08-08 2014-09-30 International Business Machines Corporation Method for optimizing refresh rate for DRAM
US9058896B2 (en) 2012-08-29 2015-06-16 International Business Machines Corporation DRAM refresh
US8887014B2 (en) 2012-12-11 2014-11-11 International Business Machines Corporation Managing errors in a DRAM by weak cell encoding
US8898544B2 (en) 2012-12-11 2014-11-25 International Business Machines Corporation DRAM error detection, evaluation, and correction
US9336855B2 (en) * 2013-05-14 2016-05-10 Qualcomm Incorporated Methods and systems for smart refresh of dynamic random access memory
KR102140783B1 (ko) 2013-06-17 2020-08-04 삼성전자주식회사 반도체 메모리 장치 및 반도체 패키지
US9704557B2 (en) * 2013-09-25 2017-07-11 Qualcomm Incorporated Method and apparatus for storing retention time profile information based on retention time and temperature
KR102254098B1 (ko) * 2014-11-20 2021-05-20 삼성전자주식회사 온도를 센싱할 수 있는 반도체 칩, 및 상기 반도체 칩을 포함하는 반도체 시스템
KR102373543B1 (ko) * 2015-04-08 2022-03-11 삼성전자주식회사 멀티칩 패키지에서 온도 편차를 이용하여 동작 제어하는 방법 및 장치
US9875785B2 (en) * 2015-10-01 2018-01-23 Qualcomm Incorporated Refresh timer synchronization between memory controller and memory
KR102373544B1 (ko) 2015-11-06 2022-03-11 삼성전자주식회사 요청 기반의 리프레쉬를 수행하는 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법
US10354714B2 (en) * 2016-08-23 2019-07-16 Micron Technology, Inc. Temperature-dependent refresh circuit configured to increase or decrease a count value of a refresh timer according to a self-refresh signal
KR20180081989A (ko) 2017-01-09 2018-07-18 삼성전자주식회사 메모리 장치 및 그것의 리프레시 방법
US9857978B1 (en) 2017-03-09 2018-01-02 Toshiba Memory Corporation Optimization of memory refresh rates using estimation of die temperature
US20190026028A1 (en) * 2017-07-24 2019-01-24 Qualcomm Incorporated Minimizing performance degradation due to refresh operations in memory sub-systems
TWI639920B (zh) 2017-11-17 2018-11-01 財團法人工業技術研究院 記憶體控制器及其控制方法以及記憶體及其控制方法
US10497423B1 (en) * 2018-05-14 2019-12-03 Nanya Technology Corporation Frequency-adjusting circuit, electronic memory, and method for determining a refresh frequency for a plurality of dram chips
US10725670B2 (en) 2018-08-01 2020-07-28 Advanced Micro Devices, Inc. Method and apparatus for temperature-gradient aware data-placement for 3D stacked DRAMs
US10672452B2 (en) * 2018-09-21 2020-06-02 Micron Technology, Inc. Temperature informed memory refresh
TWI671632B (zh) 2018-10-24 2019-09-11 財團法人工業技術研究院 記憶體裝置及其復新資訊同步方法
US11017834B2 (en) * 2018-11-30 2021-05-25 Micron Technology, Inc. Refresh command management
KR20220062756A (ko) 2020-11-09 2022-05-17 삼성전자주식회사 메모리 장치, 스토리지 모듈, 호스트 및 이들의 동작 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10255467A (ja) * 1996-12-23 1998-09-25 Lsi Logic Corp Dramアレイのリフレッシュ速度を調節するためのオンチップ温度センサーを含むメモリシステム
JP2001035148A (ja) * 1999-07-23 2001-02-09 Sanyo Electric Co Ltd データ処理装置
JP2002343079A (ja) * 2001-05-18 2002-11-29 Melco Inc Dram装置およびdram装置のリフレッシュ方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6061992A (ja) * 1983-09-14 1985-04-09 Nec Corp 擬似スタティックメモリ
US4715551A (en) * 1986-04-26 1987-12-29 E. C. H. Will (Gmbh & Co.) Self-locking device for transmitting torque to bobbin cores
JPS63304499A (ja) * 1987-06-05 1988-12-12 Nec Corp 半導体ダイナミックリ−ドライトメモリ
US5278796A (en) * 1991-04-12 1994-01-11 Micron Technology, Inc. Temperature-dependent DRAM refresh circuit
KR0129197B1 (ko) * 1994-04-21 1998-10-01 문정환 메모리셀어레이의 리플레쉬 제어회로
JP4606565B2 (ja) * 2000-11-02 2011-01-05 富士通セミコンダクター株式会社 同期型半導体記憶装置
US6483764B2 (en) * 2001-01-16 2002-11-19 International Business Machines Corporation Dynamic DRAM refresh rate adjustment based on cell leakage monitoring
US6557072B2 (en) * 2001-05-10 2003-04-29 Palm, Inc. Predictive temperature compensation for memory devices systems and method
JP2002373489A (ja) * 2001-06-15 2002-12-26 Mitsubishi Electric Corp 半導体記憶装置
US6438057B1 (en) * 2001-07-06 2002-08-20 Infineon Technologies Ag DRAM refresh timing adjustment device, system and method
JP2003100074A (ja) * 2001-09-21 2003-04-04 Seiko Epson Corp 集積回路の温度変化に応じた動作制御
JP4021643B2 (ja) * 2001-10-29 2007-12-12 富士通株式会社 温度検出機能を備えた半導体装置
KR20030050349A (ko) * 2001-12-18 2003-06-25 삼성전자주식회사 셀프 리프레시 소모 전류 감소 회로 및 소모 전류 감소 방법
KR100475736B1 (ko) * 2002-08-09 2005-03-10 삼성전자주식회사 고속 테스트에 적합한 편이온도 검출회로를 갖는온도감지기 및 편이온도 검출방법
JP2004273029A (ja) * 2003-03-10 2004-09-30 Sony Corp 記憶装置およびそれに用いられるリフレッシュ制御回路ならびにリフレッシュ方法
JP2004294117A (ja) * 2003-03-25 2004-10-21 Sony Corp 温度検出回路および記憶装置
DE10317364B4 (de) * 2003-04-15 2005-04-21 Infineon Technologies Ag Integrierter dynamischer Speicher mit Steuerungsschaltung zur Steuerung eines Refresh-Betriebs von Speicherzellen
JP4194561B2 (ja) * 2003-04-23 2008-12-10 富士通マイクロエレクトロニクス株式会社 半導体記憶装置
DE10329369B4 (de) * 2003-06-30 2010-01-28 Qimonda Ag Schaltung und Verfahren zum Auffrischen von Speicherzellen eines dynamischen Speichers
US7027343B2 (en) * 2003-09-22 2006-04-11 Micron Technology Method and apparatus for controlling refresh operations in a dynamic memory device
KR100577560B1 (ko) * 2003-12-23 2006-05-08 삼성전자주식회사 온도감지 데이터에 응답하는 내부회로를 갖는 반도체메모리장치
US7583551B2 (en) * 2004-03-10 2009-09-01 Micron Technology, Inc. Power management control and controlling memory refresh operations
WO2005124785A1 (ja) * 2004-06-18 2005-12-29 Fujitsu Limited 半導体装置の温度検出器および半導体記憶装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10255467A (ja) * 1996-12-23 1998-09-25 Lsi Logic Corp Dramアレイのリフレッシュ速度を調節するためのオンチップ温度センサーを含むメモリシステム
JP2001035148A (ja) * 1999-07-23 2001-02-09 Sanyo Electric Co Ltd データ処理装置
JP2002343079A (ja) * 2001-05-18 2002-11-29 Melco Inc Dram装置およびdram装置のリフレッシュ方法

Also Published As

Publication number Publication date
JP4954890B2 (ja) 2012-06-20
KR101242809B1 (ko) 2013-03-12
US20070153606A1 (en) 2007-07-05
KR20070085662A (ko) 2007-08-27
CN101061548A (zh) 2007-10-24
CN101061548B (zh) 2011-08-10
US20060114734A1 (en) 2006-06-01
US7295484B2 (en) 2007-11-13
US7206244B2 (en) 2007-04-17
WO2006060151A2 (en) 2006-06-08
WO2006060151A3 (en) 2006-12-14

Similar Documents

Publication Publication Date Title
JP4954890B2 (ja) 温度に基づくdramリフレッシュ
US10665273B2 (en) Semiconductor memory devices, memory systems and refresh methods of the same
JP5098391B2 (ja) 半導体メモリ、システムおよび半導体メモリの動作方法
JP5000844B2 (ja) メモリのリフレッシュ周期を制御するメモリコントローラおよびリフレッシュ周期制御方法
US7317648B2 (en) Memory logic for controlling refresh operations
US20110161578A1 (en) Semiconductor memory device performing partial self refresh and memory system including same
JP2012038399A (ja) 半導体装置
US7746718B2 (en) Semiconductor memory, operating method of semiconductor memory, memory controller, and system
JPH05266657A (ja) ダイナミック型半導体メモリ
JP2004342244A (ja) 半導体メモリ装置および電子機器
US6597615B2 (en) Refresh control for semiconductor memory device
US7042774B2 (en) Semiconductor memory device to supply stable high voltage during auto-refresh operation and method therefor
US6501699B2 (en) Refresh control for semiconductor memory device
US20100182851A1 (en) Refresh control circuit and semiconductor memory device and memory system including the same
JP3705276B2 (ja) 半導体メモリ装置におけるリフレッシュ制御および内部電圧の生成
US6741516B2 (en) Semiconductor memory
JPH1153882A (ja) 半導体記憶装置
JP2004227624A (ja) 半導体メモリ装置のパーシャルリフレッシュ
US9583172B1 (en) Self-refresh control device
JP2002269981A (ja) 半導体メモリ装置
JP4207905B2 (ja) 半導体メモリ装置におけるリフレッシュ制御および内部電圧の生成
JP4100403B2 (ja) 半導体メモリ装置におけるリフレッシュ制御および内部電圧の生成
KR101020289B1 (ko) 셀프리프레쉬 테스트회로
JP2010160837A (ja) Sdram、sdramのリフレッシュ発行システム、及びsdramのリフレッシュ発行方法
JP2004185733A (ja) 半導体メモリ装置のリフレッシュ制御

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081110

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110928

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120314

R150 Certificate of patent or registration of utility model

Ref document number: 4954890

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250