JP2010160837A - Sdram、sdramのリフレッシュ発行システム、及びsdramのリフレッシュ発行方法 - Google Patents
Sdram、sdramのリフレッシュ発行システム、及びsdramのリフレッシュ発行方法 Download PDFInfo
- Publication number
- JP2010160837A JP2010160837A JP2009001611A JP2009001611A JP2010160837A JP 2010160837 A JP2010160837 A JP 2010160837A JP 2009001611 A JP2009001611 A JP 2009001611A JP 2009001611 A JP2009001611 A JP 2009001611A JP 2010160837 A JP2010160837 A JP 2010160837A
- Authority
- JP
- Japan
- Prior art keywords
- sdram
- refresh
- refresh cycle
- resistance
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】消費電力が低く、かつコントロール信号の少ないSDRAM、SDRAMのリフレッシュ発行システム、及びSDRAMのリフレッシュ発行方法を提供する。
【解決手段】リフレッシュを発行する外部のリフレッシュ周期コントローラによってリフレッシュを変更するため、ON抵抗が読み出し可能であって、メモリセルの温度を反映するトランジスタを備えた。
【選択図】図1
【解決手段】リフレッシュを発行する外部のリフレッシュ周期コントローラによってリフレッシュを変更するため、ON抵抗が読み出し可能であって、メモリセルの温度を反映するトランジスタを備えた。
【選択図】図1
Description
本発明は、SDRAM、SDRAMのリフレッシュ発行システム、及びSDRAMのリフレッシュ発行方法に関する。
図6を用いて、本発明に関連するSDRAMのリフレッシュ発行システムについて説明する。
図6は、常温環境下でのみデータ保証可能で本発明に関連するSDRAM(1000)のオートリフレッシュ機構についての説明図である。
同図に示すDRAMのリフレッシュ発行システムは、SDRAM(synchronous dynamic random-access memory:シンクロナスDRAM)1000と、System LSI(large-scale integrated circuit:大規模集積回路)1100とで構成される。
SDRAM(1000)は、特にオートリフレッシュ周期に関する情報を、System LSI(1100)に通知する機能は持っていない。このため、リフレッシュ周期コントローラ12は、JEDEC(Joint Electron Device Engineering Council:電子部品の規格の標準化を行っている米国の業界団体)に規定された周期で、リフレッシュ発行(20)をし続けることになる。
図6は、常温環境下でのみデータ保証可能で本発明に関連するSDRAM(1000)のオートリフレッシュ機構についての説明図である。
同図に示すDRAMのリフレッシュ発行システムは、SDRAM(synchronous dynamic random-access memory:シンクロナスDRAM)1000と、System LSI(large-scale integrated circuit:大規模集積回路)1100とで構成される。
SDRAM(1000)は、特にオートリフレッシュ周期に関する情報を、System LSI(1100)に通知する機能は持っていない。このため、リフレッシュ周期コントローラ12は、JEDEC(Joint Electron Device Engineering Council:電子部品の規格の標準化を行っている米国の業界団体)に規定された周期で、リフレッシュ発行(20)をし続けることになる。
続いて、図7を用いて、本発明に関連する他のリフレッシュ発行システムについて説明する。
図7は、高温検出機能を備えた、本発明に関連するSDRAM(1001)のオートリフレッシュ機構についての説明図である。
高温環境下のオートリフレッシュ機構は、図6に示した機構と同様である。
温度センサ14の情報(アナログ形式のデータ)をA/Dコンバーター15でデジタル形式のデータに変換した値から、JEDECで規定するオートリフレッシュ周期では、データ保持できない状態と判定した場合は、高温状態であると認識し、割り込み発生回路16より、System LSI(1101)に対して、高温状態を検出したことを示す割り込み信号を発生する。
図7は、高温検出機能を備えた、本発明に関連するSDRAM(1001)のオートリフレッシュ機構についての説明図である。
高温環境下のオートリフレッシュ機構は、図6に示した機構と同様である。
温度センサ14の情報(アナログ形式のデータ)をA/Dコンバーター15でデジタル形式のデータに変換した値から、JEDECで規定するオートリフレッシュ周期では、データ保持できない状態と判定した場合は、高温状態であると認識し、割り込み発生回路16より、System LSI(1101)に対して、高温状態を検出したことを示す割り込み信号を発生する。
System LSI(11)は、汎用IO(Input Output)コントローラ13で、この割り込みを受信し、リフレッシュ周期コントローラ12に、高温環境下にあることを通知する。リフレッシュ周期コントローラ12は、オートリフレッシュ周期を、高温環境下用の周期に変更し、リフレッシュ発行(20)を行う。
図8を用いて、図6に示したSDRAM(1000)のオートリフレッシュ動作について説明する。
図8は、図6に示したSDRAM(1000)のオートリフレッシュ周期と温度(抵抗値)との関係を示す特性曲線である。図8において、横軸は温度(抵抗値)を示し、縦軸はオートリフレッシュ周期(消費電流)を示す。
JEDEC Standardでは、常温環境下のオートリフレッシュ周期は、64ms interval (41)と規定されており、SDRAMのデータを保持するために必要な最小リフレッシュ周期 40より、10倍近く短い周期でリフレッシュを行っている。
このため、図の斜線部分が、電力の無駄となっている。
また、高温検出時(70℃以上)は、SDRAMからの高温検出割り込み信号を受けて、機械的に、リフレッシュ周期を数分の1(部分42)に短くしている。
図8は、図6に示したSDRAM(1000)のオートリフレッシュ周期と温度(抵抗値)との関係を示す特性曲線である。図8において、横軸は温度(抵抗値)を示し、縦軸はオートリフレッシュ周期(消費電流)を示す。
JEDEC Standardでは、常温環境下のオートリフレッシュ周期は、64ms interval (41)と規定されており、SDRAMのデータを保持するために必要な最小リフレッシュ周期 40より、10倍近く短い周期でリフレッシュを行っている。
このため、図の斜線部分が、電力の無駄となっている。
また、高温検出時(70℃以上)は、SDRAMからの高温検出割り込み信号を受けて、機械的に、リフレッシュ周期を数分の1(部分42)に短くしている。
さらに、図9に、SDRAM(1000)内部のセルフリフレッシュ周期と、SDRAM(1000)のデータを保持するために必要な最小リフレッシュ周期40との関係を示す。
図9において、横軸は温度(抵抗値)を示し、縦軸はオートリフレッシュ周期(消費電流)を示す。
図9において、横軸は温度(抵抗値)を示し、縦軸はオートリフレッシュ周期(消費電流)を示す。
図9に示すようにDRAM 内部に温度センサを持ち、セルフリフレッシュ周期(0℃〜20℃)50、(20℃〜40℃)51、(40℃〜70℃)52、(70℃〜105℃)53というように、ある程度の温度バンドを定義して、内部のリフレッシュ周期を変更している。
図9に示すように、この場合でも、セルフリフレッシュ周期は、SDRAMのデータを保持するために必要な最小リフレッシュ周期40よりセルフリフレッシュ周期は短く設定されており、斜線部の無駄な電力を消費している。
ここで、メモリの自動リフレッシュに関する技術の一例が特許文献1〜3に記載されている。
特許文献1の発明は、半導体メモリに関するものであり、具体的には「ダイナミック・ランダム・アクセス・メモリを具備する半導体メモリにおいて、各ブロックが複数のメモリセルを有する複数のブロックと、複数のブロックの各ブロックのリフレッシュ周期を各部ロックごとに設定する制御回路と」で構成されている。
特許文献1の発明は、半導体メモリに関するものであり、具体的には「ダイナミック・ランダム・アクセス・メモリを具備する半導体メモリにおいて、各ブロックが複数のメモリセルを有する複数のブロックと、複数のブロックの各ブロックのリフレッシュ周期を各部ロックごとに設定する制御回路と」で構成されている。
特許文献1によれば、待機時の消費電流の小さいDRAMが実現でき、待機時に電池でバックアップする携帯電子機器用の記憶装置やメモリカードに好適なメモリが得られるとしている。
特許文献2の発明は、自動リフレッシュ機能付DRAMに関する発明であり、具体的には「メモリセルアレイにデータの書込み、読出し及びリフレッシュ動作を行うDRAMにおいて、メモリアクセス制御信号入力ポートのRAS信号を受ける動作状態監視部と、タイミング制御部によって制御された信号を前記動作状態監視部の出力により変更する制御信号切り換え部と、」で成されている。
特許文献2の発明によれば、DRAMの「非アクセス状態」を検出し、自動的にリフレッシュを実行させる機能を有するため、外部からの制御無しにメモリセルに記憶されたデータを破壊することなくリフレッシュを行うことができるとしている。
特許文献3の発明は、温度に基づくDRAMリフレッシュに関するものであり、具体的には「第1の集積回路ダイと、第2の集積回路ダイとを含む電子システムであって、第1の集積回路ダイは、ダイナミックランダムアクセスメモリ(DRAM)セルのアレイと、温度センサと、アレイのDRAMセルをリフレッシュするためのリフレッシュ回路と、温度センサの測定した温度に基づきアレイのリフレッシュサイクルを実行するリクエストを表すリフレッシュリクエスト指示を供給する外部出力と、を含むことと、第2の集積回路ダイは、制御回路と、リフレッシュリクエスト指示を受信するように接続されている入力と、第2の集積回路ダイの制御回路は受信したリフレッシュリクエスト指示を利用して、アレイのリフレッシュサイクルを開始させることと、を含むことと」で構成されている。
特許文献3の発明によれば、アクティブモード中、測定された温度に基づくリフレッシュリクエスト指示がDRAMコントローラ(例えば、別の集積回路ダイの)へ供給される。これに応答して、このDRAMコントローラは、DRAMセルアレイのリフレッシュサイクルを開始させる。自己リフレッシュモードでは、DRAMコントローラはリフレッシュサイクルを開始しないが、アレイの集積回路ダイ上のコントローラによって、温度測定に基づきリフレッシュサイクルが実行されるとしている。
第1の課題は、JEDEC Standard(JESD79E)で規定されているオートリフレッシュ周期は、SDRAMがデータを保持するのに必要なリフレッシュ周期よりはるかに短く、その多くのリフレッシュにより、無駄な電力を消費していたことである。
第2の課題は、JEDEC Standard(JESD79E)では、常温(0℃〜70℃)でのリフレッシュ周期しか規定しておらず、70℃以上の高温でのSDRAMのデータ保持保証には、常温とは異なる処理が必要であり、ソフト開発が複雑になっていたことである。
第3の課題は、本発明に関連するSDRAMは、高温(70℃以上)のデータ保持保証のため、割り込み処理を使用しており、割り込みラインの信号が増加することである。近年は、小型化のため、LSIの端子数は、少なければ少ないほど良く、1本でも余計なコントロール信号を減らしたいという要求がある。
そこで、本発明の目的は、消費電力が低く、かつコントロール信号の少ないSDRAM、SDRAMのリフレッシュ発行システム、及びSDRAMのリフレッシュ発行方法を提供することにある。
本発明に係るSDRAMは、リフレッシュを発行する外部のリフレッシュ周期コントローラによってリフレッシュを変更するため、ON抵抗が読み出し可能であって、メモリセルの温度を反映するトランジスタを備えたことを特徴とする。
本発明に係るSDRAMのリフレッシュ発行システムは、リフレッシュを発行する外部のリフレッシュ周期コントローラによってON抵抗が読み出し可能であって、メモリセルの温度を反映するトランジスタを有するSDRAMと、リフレッシュ周期コントローラがSDRAMのリフレッシュ周期を変更するシステムLSIと、を備えたことを特徴とする。
本発明に係るSDRAMのリフレッシュ発行方法は、SDRAMが、メモリセルの温度を反映するトランジスタのON抵抗を検出し、システムLSIのリフレッシュ周期コントローラが、ON抵抗とリフレッシュ周期との関係に基づいてSDRAMのリフレッシュ周期を変更することを特徴とする。
本発明によれば、消費電力が低く、かつコントロール信号の少ないSDRAM、SDRAMのリフレッシュ発行システム、及びSDRAMのリフレッシュ発行方法の提供を実現することができる。
<特 徴>
本実施形態では、SDRAM内部のメモリセルの温度を反映する半導体(トランジスタ)のON抵抗を、A/Dコンバーターでディジタルデータに変換し、そのデータから、その時点でSDRAMに必要なリフレッシュ周期を算出し、そのSDRAM個体に最適な周期で、オートリフレッシュ動作させることにより、SDRAM自体の消費電流削減、および、System LSI側でのオートリフレッシュ動作回数の削減を実施し、システム全体の消費電流を下げることを特徴とする。
本実施形態では、SDRAM内部のメモリセルの温度を反映する半導体(トランジスタ)のON抵抗を、A/Dコンバーターでディジタルデータに変換し、そのデータから、その時点でSDRAMに必要なリフレッシュ周期を算出し、そのSDRAM個体に最適な周期で、オートリフレッシュ動作させることにより、SDRAM自体の消費電流削減、および、System LSI側でのオートリフレッシュ動作回数の削減を実施し、システム全体の消費電流を下げることを特徴とする。
また、本実施形態では、メモリセルの温度を反映するトランジスタのON抵抗から、リフレッシュ周期を算出していることから、高温(70℃以上)環境下でも、常温環境下と同様の処理で対応可能であり、高温環境下に特別な処理が必要にならないようにしている。
さらには、高温検出の割り込み通知を無くし、端子数を減らすことで、System LSIの小型化が可能となる。
さらには、高温検出の割り込み通知を無くし、端子数を減らすことで、System LSIの小型化が可能となる。
[第1の実施の形態]
図面を参照し、本発明の実施の形態について説明する。
図1は、本発明に係るSDRAMのリフレッシュ発行システムの一実施の形態を示すブロック図である。
<構 成>
本発明に係るSDRAM(10)のリフレッシュ発行システムは、SDRAM(10)と、System LSI(11)とで構成されている。
SDRAM(10)は、トランジスタのON抵抗検出回路30と、A/Dコンバーター32と、Look up Table31と、比較器33と、レジスタ34とを有する。
トランジスタのON抵抗検出回路30は、メモリセルの温度を反映するトランジスタのON抵抗を検出する。ON抵抗の検出方法は、例えば、SDRAM(10)内部で、4端子測定可能な回路を設けておき、電流及び電圧をA/Dコンバーターでディジタルデータとして出力することが挙げられる(例えば、特開平5−304448号公報、特開平5−347547号公報参照。)。
A/Dコンバーター32は、検出抵抗値をディジタルデータに変換する。
Look up Table 31は、抵抗値とRefresh周期との関係を格納したものである。
比較器33は、検出抵抗値と、Look up table31のデータとを比較する。
レジスタ34は、算出したリフレッシュ周期の値を保持する。
図面を参照し、本発明の実施の形態について説明する。
図1は、本発明に係るSDRAMのリフレッシュ発行システムの一実施の形態を示すブロック図である。
<構 成>
本発明に係るSDRAM(10)のリフレッシュ発行システムは、SDRAM(10)と、System LSI(11)とで構成されている。
SDRAM(10)は、トランジスタのON抵抗検出回路30と、A/Dコンバーター32と、Look up Table31と、比較器33と、レジスタ34とを有する。
トランジスタのON抵抗検出回路30は、メモリセルの温度を反映するトランジスタのON抵抗を検出する。ON抵抗の検出方法は、例えば、SDRAM(10)内部で、4端子測定可能な回路を設けておき、電流及び電圧をA/Dコンバーターでディジタルデータとして出力することが挙げられる(例えば、特開平5−304448号公報、特開平5−347547号公報参照。)。
A/Dコンバーター32は、検出抵抗値をディジタルデータに変換する。
Look up Table 31は、抵抗値とRefresh周期との関係を格納したものである。
比較器33は、検出抵抗値と、Look up table31のデータとを比較する。
レジスタ34は、算出したリフレッシュ周期の値を保持する。
ここで、リフレッシュ周期は、ON抵抗値と温度との相関表を作成し、温度とメモリセルのデータが保持できなくなるまでの時間との相関表を作成し、これらの相関表からON抵抗値とデータ保持限界時間との関係よりリフレッシュ周期を求める。求めたリフレッシュ周期のLook up Tableを作成しておき、SDRAMまたはSystem LSIのROM等に記録しておく(Look up tableを作成する際、データ保持限界時間にある程度のマージンを載せて、Look up tableを作成しておく)。
リフレッシュ周期コントローラ12は、レジスタ34の内容を読み出し、得られた値を元にリフレッシュ周期を決定する。
図中、リフレッシュ周期コントローラ12からレジスタ34に向かう矢印は、読み込み動作を示しており、データは逆方向、すなわちレジスタ34からリフレッシュ周期コントローラ12に向かう。
リフレッシュ周期コントローラ12は、レジスタ34の内容を読み出し、得られた値を元にリフレッシュ周期を決定する。
図中、リフレッシュ周期コントローラ12からレジスタ34に向かう矢印は、読み込み動作を示しており、データは逆方向、すなわちレジスタ34からリフレッシュ周期コントローラ12に向かう。
<動 作>
図1から3を用いて、本発明に係るSDRAMの動作について説明する。
図1に示すトランジスタON抵抗検出回路30で検出されたON抵抗値は、A/Dコンバーター32で、ディジタルデータに変換される。
比較器33にて、そのディジタルデータと、Look up table31の値とが比較され、図示しないトランジスタのON抵抗値から、SDRAM(10)のデータ保持に必要な最小リフレッシュ周期を算出し、その周期にある程度のマージンを加えたリフレッシュ周期を、レジスタ34に保存する。
図1から3を用いて、本発明に係るSDRAMの動作について説明する。
図1に示すトランジスタON抵抗検出回路30で検出されたON抵抗値は、A/Dコンバーター32で、ディジタルデータに変換される。
比較器33にて、そのディジタルデータと、Look up table31の値とが比較され、図示しないトランジスタのON抵抗値から、SDRAM(10)のデータ保持に必要な最小リフレッシュ周期を算出し、その周期にある程度のマージンを加えたリフレッシュ周期を、レジスタ34に保存する。
図2は、図1に示したSDRAM(10)のレジスタ値更新周期、レジスタ読み出し周期、及びオートリフレッシュ周期との関係を示す図である。
図2に示すように、SDRAM(10)のレジスタ34の内容は、例として1s毎に更新される。System LSI(11)のリフレッシュ周期コントローラ12は、この周期に合わせて、1s間隔で、SDRAM(10)のレジスタ34を読み出す(71)。
リフレッシュ周期コントローラ12は、レジスタ34の読み出し後、SDRAM(10)に対して発行するオートリフレッシュの周期72を変更する。
図2に示すように、SDRAM(10)のレジスタ34の内容は、例として1s毎に更新される。System LSI(11)のリフレッシュ周期コントローラ12は、この周期に合わせて、1s間隔で、SDRAM(10)のレジスタ34を読み出す(71)。
リフレッシュ周期コントローラ12は、レジスタ34の読み出し後、SDRAM(10)に対して発行するオートリフレッシュの周期72を変更する。
図3に、本発明に係るSDRAM(10)のオートリフレッシュ周期と、SDRAM(10)のデータ保持に必要な最小リフレッシュ周期40との関係を示す。
図3において、横軸は抵抗値(温度、電圧)を示し、縦軸はオートリフレッシュ周期(消費電流)を示す。
図3に示すように、SDRAM(10)は、SDRAM(10)のデータ保持に必要な最小リフレッシュ周期40から、若干のマージンをもった階段状のオートリフレッシュ周期60を、SDRAM(10)のレジスタ値更新周期70の間隔で、逐次レジスタ34に反映させる。
System LSI(11)は、レジスタ読み出し周期71で、レジスタ34を読み出すたびに、オートリフレッシュ周期を変更するので、図3に示すように、オートリフレッシュ周期60と、SDRAM(10)のデータ保持に必要な円周状の最小リフレッシュ曲線40との差はわずかであり、一般的なSDRAMが消費するような電力の無駄を省くことができる。
図3において、横軸は抵抗値(温度、電圧)を示し、縦軸はオートリフレッシュ周期(消費電流)を示す。
図3に示すように、SDRAM(10)は、SDRAM(10)のデータ保持に必要な最小リフレッシュ周期40から、若干のマージンをもった階段状のオートリフレッシュ周期60を、SDRAM(10)のレジスタ値更新周期70の間隔で、逐次レジスタ34に反映させる。
System LSI(11)は、レジスタ読み出し周期71で、レジスタ34を読み出すたびに、オートリフレッシュ周期を変更するので、図3に示すように、オートリフレッシュ周期60と、SDRAM(10)のデータ保持に必要な円周状の最小リフレッシュ曲線40との差はわずかであり、一般的なSDRAMが消費するような電力の無駄を省くことができる。
また、本発明に係るSDRAMは、メモリセルの温度を反映するトランジスタのON抵抗から、リフレッシュ周期を決定しているため、温度だけでなく、電圧に対しても、最適なリフレッシュ周期を算出することが可能である。
本発明に係るSDRAMのリフレッシュ発行システムに用いられるSystem LSI(11)から、SDRAM(10)のレジスタ34を読み出す手段を図4に示す。
コマンド例1(80)のように、Mode Register Set コマンド(CKE = High、CS = RAS = CAS = WE =Low、BA = don't care「任意の値」)に、A11端子 = High を追加することで、レジスタ34のリードコマンドとすることができる。
コマンド例1(80)のように、Mode Register Set コマンド(CKE = High、CS = RAS = CAS = WE =Low、BA = don't care「任意の値」)に、A11端子 = High を追加することで、レジスタ34のリードコマンドとすることができる。
<効果の説明>
第1の効果は、オートリフレッシュが、必要最低限のリフレッシュ周期で行われるため、一般的なSDRAMのような電力の無駄を省くことができることである。
第1の効果は、オートリフレッシュが、必要最低限のリフレッシュ周期で行われるため、一般的なSDRAMのような電力の無駄を省くことができることである。
第2の効果は、低温(例えば、0℃)から高温(例えば、70℃)まで、同じソフト制御で実装でき、高温検出時の特別な処理などが不要となり、ソフトが複雑になるのを防ぐことができることである。
第3の効果は、高温検出用の割り込みラインが不要となり、SDRAM、及びSystem LSIの端子数が削減され、システム全体の小型化が可能であることである。
第4の効果は、System LSIから、SDRAMに対して発行されるリフレッシュ回数が減ることで、SDRAMバスの利用効率が上がることである。
[第2の実施の形態]
図5は、本発明に係るSDRAMの他の実施形態を示すブロック図である。
第1の実施の形態では、Look up table31をSDRAM(10)側に内蔵していたが、この場合、SDRAM(10)内に、Look up table31用のROMを用意する必要がある。
第2の実施形態では、この点について、改良を加えている。
すなわち、図5に示すSDRAMのリフレッシュ発行システムは、SDRAM(100)と、System LSI(110)とで構成されている。
SDRAM(100)は、トランジスタのON抵抗検出回路30と、A/Dコンバーター32と、レジスタ34とで構成されている。
System LSI(110)は、リフレッシュ周期コントローラ20と、Look up table31とで構成されている。
図5は、本発明に係るSDRAMの他の実施形態を示すブロック図である。
第1の実施の形態では、Look up table31をSDRAM(10)側に内蔵していたが、この場合、SDRAM(10)内に、Look up table31用のROMを用意する必要がある。
第2の実施形態では、この点について、改良を加えている。
すなわち、図5に示すSDRAMのリフレッシュ発行システムは、SDRAM(100)と、System LSI(110)とで構成されている。
SDRAM(100)は、トランジスタのON抵抗検出回路30と、A/Dコンバーター32と、レジスタ34とで構成されている。
System LSI(110)は、リフレッシュ周期コントローラ20と、Look up table31とで構成されている。
SDRAM(100)のレジスタ34には、A/D変換したトランジスタ(メモリセルの温度を反映するトランジスタ)のON抵抗値が格納されている。
リフレッシュ周期コントローラ12は、レジスタ34から読み出した値と、Look up table31を比較し、リフレッシュ周期を変更する。
この場合、Look up table31は、System LSI(110)内の図示しないRAMに格納されていれば良く、新たなハードリソースを必要としないため、面積、価格とも影響は無い。
また、Look up table31がハード固定されていないため、SDRAM(100)のプロセス変更等に容易に対応が可能である。
リフレッシュ周期コントローラ12は、レジスタ34から読み出した値と、Look up table31を比較し、リフレッシュ周期を変更する。
この場合、Look up table31は、System LSI(110)内の図示しないRAMに格納されていれば良く、新たなハードリソースを必要としないため、面積、価格とも影響は無い。
また、Look up table31がハード固定されていないため、SDRAM(100)のプロセス変更等に容易に対応が可能である。
なお、上述した実施の形態は、本発明の好適な実施の形態の一例を示すものであり、本発明はそれに限定されることなく、その要旨を逸脱しない範囲内において、種々変形実施が可能である。
本発明は、SDRAMを用いたパーソナルコンピュータ、ノートパソコン、携帯電話、PDA(Personal Digital Assistants:携帯情報端末)等に利用できる。
10 SDRAM
11 System LSI
12 リフレッシュ周期コントローラ
30 トランジスタのON抵抗検出回路
31 Look up Table
32 A/Dコンバーター
33 比較器
34 レジスタ
11 System LSI
12 リフレッシュ周期コントローラ
30 トランジスタのON抵抗検出回路
31 Look up Table
32 A/Dコンバーター
33 比較器
34 レジスタ
Claims (6)
- リフレッシュを発行する外部のリフレッシュ周期コントローラによって前記リフレッシュを変更するため、ON抵抗が読み出し可能であって、メモリセルの温度を反映するトランジスタを備えたことを特徴とするSDRAM。
- 前記トランジスタのON抵抗を検出する検出回路と、前記ON抵抗の値とリフレッシュ周期との関係を保持する記憶回路と、前記検出回路の出力と前記記憶回路の出力とを比較回路してリフレッシュ周期に換算する比較器と、前記リフレッシュ周期コントローラがリフレッシュ周期を変更するため、前記リフレッシュ周期にある程度のマージンを加えたリフレッシュ周期を保存する保存回路と、を備えたことを特徴とする請求項1記載のSDRAM。
- 前記トランジスタのON抵抗を検出する検出回路と、前記トランジスタのON抵抗の値とリフレッシュ周期との関係を保持する記憶回路を有する前記リフレッシュ周期コントローラがリフレッシュ周期を変更するため、前記リフレッシュ周期にある程度のマージンを加えたリフレッシュ周期を保存する保存回路と、を備えたことを特徴とする請求項1記載のSDRAM。
- 前記リフレッシュ周期コントローラは、前記保存回路を読み出すたびにオートリフレッシュ周期を変更することを特徴とする請求項2または3記載のSDRAM。
- リフレッシュを発行する外部のリフレッシュ周期コントローラによってON抵抗が読み出し可能であって、メモリセルの温度を反映するトランジスタを有するSDRAMと、
前記リフレッシュ周期コントローラが前記SDRAMのリフレッシュ周期を変更するシステムLSIと、
を備えたことを特徴とするDRAMのリフレッシュ発行システム。 - SDRAMが、メモリセルの温度を反映するトランジスタのON抵抗を検出し、
システムLSIのリフレッシュ周期コントローラが、前記ON抵抗とリフレッシュ周期との関係に基づいて前記SDRAMのリフレッシュ周期を変更することを特徴とするSDRAMのリフレッシュ発行方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009001611A JP2010160837A (ja) | 2009-01-07 | 2009-01-07 | Sdram、sdramのリフレッシュ発行システム、及びsdramのリフレッシュ発行方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009001611A JP2010160837A (ja) | 2009-01-07 | 2009-01-07 | Sdram、sdramのリフレッシュ発行システム、及びsdramのリフレッシュ発行方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010160837A true JP2010160837A (ja) | 2010-07-22 |
Family
ID=42577903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009001611A Withdrawn JP2010160837A (ja) | 2009-01-07 | 2009-01-07 | Sdram、sdramのリフレッシュ発行システム、及びsdramのリフレッシュ発行方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010160837A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7389276B2 (ja) | 2020-08-27 | 2023-11-29 | チャンシン メモリー テクノロジーズ インコーポレイテッド | メモリの調整方法、調整システム及び半導体デバイス |
-
2009
- 2009-01-07 JP JP2009001611A patent/JP2010160837A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7389276B2 (ja) | 2020-08-27 | 2023-11-29 | チャンシン メモリー テクノロジーズ インコーポレイテッド | メモリの調整方法、調整システム及び半導体デバイス |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4954890B2 (ja) | 温度に基づくdramリフレッシュ | |
KR102408867B1 (ko) | 반도체 메모리 장치, 메모리 시스템 및 반도체 메모리 장치의 동작 방법 | |
JP5000844B2 (ja) | メモリのリフレッシュ周期を制御するメモリコントローラおよびリフレッシュ周期制御方法 | |
US8358554B2 (en) | Semiconductor memory device performing partial self refresh and memory system including same | |
US20100142291A1 (en) | Mobile system on chip (SoC) and mobile terminal using the mobile SoC, and method for refreshing a memory in the mobile SoC | |
JP2006147123A (ja) | メモリ装置のリフレッシュ方法 | |
US6912169B2 (en) | Synchronous semiconductor memory device | |
JP2012038399A (ja) | 半導体装置 | |
JPWO2004095465A1 (ja) | 半導体記憶装置 | |
US8787104B2 (en) | Semiconductor memory device | |
KR100834403B1 (ko) | 안정적인 셀프리프레쉬 동작을 수행하는 메모리장치 및셀프리프레쉬주기 제어신호 생성방법 | |
KR100719181B1 (ko) | 온도 감지장치를 포함하는 반도체메모리소자 및 그의구동방법 | |
JP2005208730A (ja) | メモリ制御装置およびメモリ制御方法 | |
KR20100084775A (ko) | 리프레쉬 제어회로, 이를 포함하는 반도체 메모리 장치 및 메모리 시스템 | |
JP2008117507A (ja) | 半導体メモリ素子の温度情報出力装置 | |
JP2010160837A (ja) | Sdram、sdramのリフレッシュ発行システム、及びsdramのリフレッシュ発行方法 | |
JP5262246B2 (ja) | 半導体記憶装置およびメモリシステム | |
US20040111649A1 (en) | Memory device with power-saving mode | |
KR20060084071A (ko) | 반도체 메모리에서의 리프레쉬 제어회로 및 그에 따른제어방법 | |
US20140233332A1 (en) | Semiconductor memory system | |
JP2007280562A (ja) | リフレッシュ制御装置 | |
JP5330365B2 (ja) | 集積装置、および、制御方法 | |
JP5439955B2 (ja) | 半導体メモリおよびシステム | |
KR102208637B1 (ko) | 휘발성 메모리 디바이스 및 그 셀프 리프레쉬 방법 | |
KR20110000226A (ko) | 카운터 제어신호 생성회로 및 리프레쉬회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20110920 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120403 |