JP7389276B2 - メモリの調整方法、調整システム及び半導体デバイス - Google Patents

メモリの調整方法、調整システム及び半導体デバイス Download PDF

Info

Publication number
JP7389276B2
JP7389276B2 JP2022562391A JP2022562391A JP7389276B2 JP 7389276 B2 JP7389276 B2 JP 7389276B2 JP 2022562391 A JP2022562391 A JP 2022562391A JP 2022562391 A JP2022562391 A JP 2022562391A JP 7389276 B2 JP7389276 B2 JP 7389276B2
Authority
JP
Japan
Prior art keywords
memory
transistor
temperature
bias voltage
substrate bias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022562391A
Other languages
English (en)
Other versions
JP2023521212A (ja
Inventor
樹梁 ▲ニン▼
軍 何
戦 応
傑 劉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Publication of JP2023521212A publication Critical patent/JP2023521212A/ja
Application granted granted Critical
Publication of JP7389276B2 publication Critical patent/JP7389276B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/026—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2277—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2297—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Description

（関連出願の相互参照）
本願は、２０２０年０８月２７日に提出された、出願番号が２０２０１０８７９４４４．２であり、出願名称が「メモリの調整方法、調整システム及び半導体デバイス」である中国特許出願に基づいて提出され、そして、当該中国特許出願に基づく優先権を主張し、その全内容が参照として本願に組み込まれる。
本願の実施例は、半導体分野に関し、特にメモリの調整方法、調整システム及び半導体デバイスに関する。
メモリは、コンピュータの不可欠な３つの部材の１つとして、システムの性能を決定するキーデバイスである。これは、一時的な倉庫のように、データの中継、一時記憶を担う。
メモリの重要性能指標は、メモリによるデータの読み／書き時間である。ゲートトランジスタやコンデンサの充電に時間を要しなければならず、即ち、メモリへのデータ書き込みに一定の書き込みサイクルを要するため、メモリへのデータ書き込みは、蓄積コンデンサに直ちに書き込むことではない。データ書き込みの正確性を確保するために、十分なデータ書き込み時間を予約する。
しかしながら、メモリの実際のデータ書き込み時間が温度からの影響を受けることによって、メモリの実際のデータ書き込み時間は、予約された十分なデータ書き込み時間よりも大きく、データが蓄積コンデンサに完全に書き込まれていないことを引き起こす。
本願の実施例の第１態様によれば、メモリの調整方法を提供する。メモリは、トランジスタを備え、トランジスタのゲート電極は、メモリのワード線に電気的に接続され、トランジスタのソース電極／ドレイン電極の一端は、センスアンプを介してメモリのビット線に電気的に接続され、他端は、メモリの蓄積コンデンサに電気的に接続され、前記メモリの調整方法は、トランジスタの温度と、センスアンプにおけるセンスアンプトランジスタの基板バイアス電圧と、メモリの実際のデータ書き込み時間との間のマッピング関係を取得することと、トランジスタの現在の温度を取得することと、調整後の基板バイアス電圧に対応する実際のデータ書き込み時間が所定の書き込み時間内になるように、現在の温度及びマッピング関係に基づいて、基板バイアス電圧を調整することと、を含む。
従来技術に比べて、温度がメモリの実際のデータ書き込み時間に影響を及ぼすため、トランジスタの温度と、センスアンプにおけるセンスアンプトランジスタの基板バイアス電圧と、メモリの実際のデータ書き込み時間との間のマッピング関係を取得し、トランジスタの現在の温度に基づいて、メモリの実際のデータ書き込み時間を取得し、センスアンプにおけるセンスアンプトランジスタの基板バイアス電圧を調整することで、トランジスタの現在の温度でのメモリの実際のデータ書き込み時間を調整し、これにより調整後のメモリのデータ書き込み時間を所定の時間内にし、データを蓄積コンデンサに完全に書き込むことを確保する。
本願の実施例の第２態様によれば、メモリの調整システムを提供する。前記調整システムは、トランジスタの温度と、センスアンプにおけるセンスアンプトランジスタの基板バイアス電圧と、メモリの実際のデータ書き込み時間との間のマッピング関係を取得するように構成される第１取得モジュールと、トランジスタの現在の温度を取得するように構成される第２取得モジュールと、現在の温度及びマッピング関係に基づいて、基板バイアス電圧の調整方式を取得するように構成される処理モジュールと、調整後の基板バイアス電圧に対応する実際のデータ書き込み時間が所定の書き込み時間内になるように、調整方式に基づいて、基板バイアス電圧を調整するように構成される調整モジュールと、を備える。
本願の実施例の第３態様によれば、半導体デバイスを提供する。前記半導体デバイスは、メモリと、上記メモリ調整システムと、を備え、メモリ調整システムは、調整後の基板バイアス電圧に対応するメモリの実際のデータ書き込み時間が所定の書き込み時間内になるように、メモリにおけるトランジスタの温度に基づいて、メモリにおけるセンスアンプにおけるセンスアンプトランジスタの基板バイアス電圧を調整する。
従来技術に比べて、温度がメモリの実際のデータ書き込み時間に影響を及ぼすため、第１取得モジュールによって、トランジスタの温度と、センスアンプにおけるセンスアンプトランジスタの基板バイアス電圧と、メモリの実際のデータ書き込み時間との間のマッピング関係を取得し、第２取得モジュールによって、トランジスタの現在の温度とメモリの実際のデータ書き込み時間を取得し、処理モジュールによって、センスアンプにおけるセンスアンプトランジスタの基板バイアス電圧の調整方式を取得し、続いて、調整モジュールによって、センスアンプにおけるセンスアンプトランジスタの基板バイアス電圧を調整することで、トランジスタの現在の温度でのメモリの実際のデータ書き込み時間を調整し、これにより調整後のメモリのデータ書き込み時間を所定の書き込み時間内にし、データを蓄積コンデンサに完全に書き込むことを確保する。
本願の第１実施例によるメモリのトランジスタの接続構造概略図である。 本願の第１実施例によるメモリの書き込みタイミングの構造概略図である。 本願の第１実施例によるメモリの調整方法のフローチャートである。 本願の第２実施例によるメモリの調整方法のフローチャートである。 本願の第３実施例によるメモリの調整システムの構造概略図である。
１つ又は複数の実施例は、それらに対応する図面におけるピクチャによって例示的に説明される。これらの例示的な説明は、実施例を限定するものではなく、特に断らない限り、図面中の図は比例制限を構成しない。
メモリの実際のデータ書き込み時間が温度からの影響を受けることによって、実際のデータ書き込み時間は、予約された十分なデータ書き込み時間よりも大きく、データが蓄積コンデンサに完全に書き込まれていないことを引き起こす。
上記問題を解決するために、本願の第１実施例は、メモリの調整方法を提供する。メモリは、トランジスタを備え、トランジスタのゲート電極は、メモリのワード線に電気的に接続され、トランジスタのソース電極／ドレイン電極の一端は、センスアンプを介してメモリのビット線に電気的に接続され、他端は、メモリの蓄積コンデンサに電気的に接続され、前記メモリの調整方法は、トランジスタの温度と、センスアンプにおけるセンスアンプトランジスタの基板バイアス電圧と、メモリの実際のデータ書き込み時間との間のマッピング関係を取得することと、トランジスタの現在の温度を取得することと、調整後の基板バイアス電圧に対応する実際のデータ書き込み時間が所定の書き込み時間内になるように、現在の温度及びマッピング関係に基づいて、基板バイアス電圧を調整することと、を含む。
本願の実施例の目的、技術的解決手段及び利点をより明確にするために、以下、図面を参照しながら、本願の各実施例を詳しく説明する。しかしながら、当業者であれば理解できるように、本願の各実施例において、読者が本願をより理解するために多くの技術的詳細が提案されている。しかしながら、これらの技術的詳細と以下の各実施例に基づく種々の変更や修正がなくても、本願で保護が要求されている技術的解決手段を実現することができる。以下の各実施例の区分は、記述を容易にするためのものであり、本願の具体的な実現形態に対していかなる限定を構成するものではなく、各実施例は矛盾しない前提で相互に結合し、相互に援用することができる。
図３は、本願の実施例によるメモリの調整方法に対応するフローチャートである。以下、本実施例のメモリの調整方法を具体的に説明する。
図１を参照すると、図１は、メモリにおける単一の記憶ユニットの構造概略図である。メモリにおいて、複数の蓄積コンデンサを有し、ターゲット蓄積コンデンサの選択は、ビット線構造（Ｂｉｔ Ｌｉｎｅ：ＢＬ）及びワード線構造（Ｗｏｒｄ Ｌｉｎｅ：ＷＬ）によって実現される。ワード線構造は、トランジスタのゲート電極に接続され、ビット構造は、センスアンプ（Ｓｅｎｓｅ Ａｍｐｌｉｆｉｅｒ：ＳＡ）を介してトランジスタのソース電極／ドレイン電極の一端に接続され、トランジスタのソース電極／ドレイン電極の他端は、蓄積コンデンサに接続される。このような方式で形成される接続構造において、トランジスタは、スイッチの役割を果たす。ワード線構造において、トランジスタに入力されたゲート電圧がトランジスタの閾値電圧よりも大きいと、トランジスタは、オンにされ、蓄積コンデンサとビット線構造との間で電気的接続を形成する。蓄積コンデンサの電圧がビット線構造の電圧よりも小さい時、蓄積コンデンサが放電し、即ち、データ読み取りプロセスを行う。蓄積コンデンサの電圧がビット線構造の電圧よりも大きい時、蓄積コンデンサが充電し、即ち、データ書き込みプロセスを行う。上述から分かるように、メモリによるデータ読み取り／書き込みは、メモリにおける蓄積コンデンサの充／放電によって実現される。充電において、充電プロセスの実行を確保するために、一定の時間がかかる。即ち、データを完全に書き込むことを確保するために、メモリにおいて、データの書き込みのために一定の時間を予約する必要がある。
図２を参照すると、図２は、メモリにおけるデータ書き込みのタイミング図である。説明すべきこととして、図２は、一部の記憶領域の書き込みタイミングの概略図だけであり、本願の実施例を限定するものではなく、当業者に本方案の実現目的を了解させるためのものである。図示されるように、Ｔ０時刻で、データ書き込みを実行する命令を受信する。メモリに多くの蓄積コンデンサが含まれるため、データ書き込みを実行するために、ターゲット蓄積コンデンサを探し出す必要がある。即ち、Ｔ１～Ｔ９は、シーク時間である。ターゲット蓄積コンデンサを探し出した後、書き込み操作の実行を開始する。Ｔ９～Ｔ１１は、書き込みプロセスの実行時間である。Ｔ１１～Ｔ２３は、書き込みの完全な実行を確保するための空き時間であり、即ち、ライトリカバリ（Ｗｒｉｔｅ Ｒｅｃｏｖｅｒｙ Ｔｉｍｅ：ｔＷＲ）である。Ｔ２３の後は、プリチャージプロセスである。データを書き込んだ後に、メモリが次の操作命令を正常に実行できるために、ビット線構造に対してプリチャージを行わなければならない。ここで、Ｔ９～Ｔ２３は、いずれも、メモリのデータ書き込み時間である。
メモリが作動する前に、メモリに対して、メモリへのデータ書き込みのための１つの所定の書き込み時間を設定する。メモリの実際の作動プロセスにおいて、トランジスタの温度、センスアンプにおけるセンスアンプトランジスタの基板バイアス電圧などの要因によって、メモリの実際のデータ書き込み時間に影響を及ぼす。メモリの実際のデータ書き込み時間が所定の書き込み時間以下である時、メモリへのデータ書き込みは、正常に実行され、この時、空き時間が存在する。メモリの実際のデータ書き込み時間が所定の書き込み時間よりも大きい時、メモリへのデータ書き込みは、正常に実行できない。そして、所定の書き込み時間が大きすぎると、メモリの書き込み効率が比較的に低い。説明すべきこととして、本願の実施例において、トランジスタの温度は、トランジスタ自体の温度を指す。
図３を参照すると、メモリの調整方法は、以下のステップを含む。
説明すべきこととして、本願の実施例において、センスアンプにおけるセンスアンプトランジスタの基板バイアス電圧を調整することで、トランジスタの温度によるメモリの実際のデータ書き込み時間への影響を補償する。これは、他の条件がメモリの実際のデータ書き込み時間に影響を及ぼさないことを表さない。本願の実施例において、トランジスタの温度及びセンスアンプにおけるセンスアンプトランジスタの基板バイアス電圧に加えて、メモリの実際のデータ書き込み時間に影響を及ぼす条件は、不変のままの状態にあると黙認される。
ステップ１０１において、温度と実際のデータ書き込み時間との第１マッピング関係を取得する。
トランジスタの温度の温度が低下すると、トランジスタの接触抵抗Ｒが大きくなり、且つトランジスタの温度が低下すると、トランジスタの閾値電圧Ｖｔｈが大きくなる。これに応じて、トランジスタの温度が上昇すると、トランジスタの接触抵抗Ｒが小さくなり、且つトランジスタの温度が上昇すると、トランジスタの閾値電圧Ｖｔｈが小さくなる。
上述した構造の記述から分かるように、トランジスタがオンにされる時のみ、ビット線構造と蓄積コンデンサとの間で電気的接続が形成される。トランジスタがオンにされることは、トランジスタのゲート電圧ＶｇｓがＶｔｈよりも大きく、且つＶｇｓとＶｔｈとの差分値Ｖｇｓ－Ｖｔｈとトランジスタのソースドレイン電流Ｉｄｓとが正の相関を示すことである。即ち、ＶｇｓとＶｔｈとの差分値Ｖｇｓ－Ｖｔｈが大きいほど、Ｉｄｓが大きくなる。Ｉｄｓは、蓄積コンデンサの充電電流とし、Ｉｄｓが大きいほど、メモリの実際のデータ書き込み時間が短くなる。
即ち、トランジスタの温度が低下すると、閾値電圧Ｖｔｈが大きくなり、トランジスタのソースドレイン電流Ｉｄｓが小さくなり、メモリの実際のデータ書き込み時間が長くなる。トランジスタの温度が上昇すると、閾値電圧Ｖｔｈが小さくなり、トランジスタのソースドレイン電流Ｉｄｓが大きくなり、メモリの実際のデータ書き込み時間が短くなる。
具体的には、第１マッピング関係を取得することは、センスアンプにおけるセンスアンプトランジスタの基板バイアス電圧を不変のままに維持し、トランジスタの温度を変え、トランジスタの温度とメモリの実際のデータ書き込み時間との第１マッピング関係を取得することを含み、ここで、第１マッピング関係は、二次元マッピング関係であり、引数は、トランジスタの温度であり、従属変数は、メモリの実際のデータ書き込み時間である。続いて、センスアンプにおけるセンスアンプトランジスタの基板バイアス電圧を変え、センスアンプにおけるセンスアンプトランジスタの基板バイアス電圧を変えた後に、センスアンプにおけるセンスアンプトランジスタの基板バイアス電圧を不変のままに維持し、トランジスタの温度を変え、トランジスタの温度とメモリの実際のデータ書き込み時間との第１マッピング関係を取得することによって、異なるセンスアンプにおけるセンスアンプトランジスタの基板バイアス電圧でのメモリの実際のデータ書き込み時間がトランジスタの温度に伴って変化する第１マッピング関係を取得する。
ステップ１０２において、基板バイアス電圧と実際のデータ書き込み時間との第２マッピング関係を取得する。
トランジスタが線形増幅領域に位置し、且つトランジスタのゲート電圧Ｖｇｓが不変のままである時、トランジスタのソースドレイン電流Ｉｄｓとトランジスタのソースドレイン電圧Ｖｄｓとが正の相関を示し、即ち、Ｖｄｓが大きいほど、Ｉｄｓが大きくなる。前述した記述から分かるように、トランジスタのソースドレイン電流Ｉｄｓを大きくし、蓄積コンデンサのデータ書き込み時間を小さくする。センスアンプにおけるセンスアンプトランジスタに基板バイアス電圧Ｖｂｓが存在し、且つ基板バイアス電圧Ｖｂｓは、負の値（デフォルトでは、ＮＭＯＳトランジスタである）であるため、基板とソース電極とのｐ－ｎ接合を逆バイアスする。それによって、トランジスタの閾値電圧Ｖｔｈが大きくなり、トランジスタのソースドレイン電流Ｉｄｓが小さくなることを引き起こす。
この時、アンプトランジスタＶｂｓが小さいほど、アンプトランジスタの基板とソース電極とのｐ－ｎ接合の逆バイアスの度合いが深刻になり、アンプトランジスタの閾値電圧Ｖｔｈが大きくなり、センスアンプの増幅効果の低下を引き起こし、トランジスタに入力されるソースドレイン電圧Ｖｄｓが小さくなる。それによって、トランジスタのソースドレイン電流Ｉｄｓが小さくなり、蓄積コンデンサのデータ書き込み時間が長くなる。これに応じて、アンプトランジスタＶｂｓが大きいほど、アンプトランジスタの基板とソース電極とのｐ－ｎ接合の逆バイアスの度合いが低くなり、アンプトランジスタの閾値電圧Ｖｔｈが小さくなり、センスアンプの増幅効果が大きくなることを引き起こし、トランジスタに入力されるソースドレイン電圧Ｖｄｓが大きくなることによって、トランジスタのソースドレイン電流Ｉｄｓが大きくなり、蓄積コンデンサのデータ書き込み時間が短くなる。
具体的には、第２マッピング関係を取得することは、トランジスタの温度を不変のままに維持し、センスアンプにおけるセンスアンプトランジスタの基板バイアス電圧を変え、センスアンプにおけるセンスアンプトランジスタの基板バイアス電圧とメモリの実際のデータ書き込み時間との第２マッピング関係を取得することを含み、ここで、第２マッピング関係は、二次元マッピング関係であり、引数は、センスアンプにおけるセンスアンプトランジスタの基板バイアス電圧であり、従属変数は、メモリの実際のデータ書き込み時間である。続いて、トランジスタの温度を変え、トランジスタの温度を変えた後に、トランジスタの温度を不変のままに維持し、センスアンプにおけるセンスアンプトランジスタの基板バイアス電圧を変え、センスアンプにおけるセンスアンプトランジスタの基板バイアス電圧とメモリの実際のデータ書き込み時間との第２マッピング関係を取得することによって、異なる温度でのメモリの実際のデータ書き込み時間がセンスアンプにおけるセンスアンプトランジスタの基板バイアス電圧に伴って変化する第２マッピング関係を取得する。
ステップ１０３において、温度と、基板バイアス電圧と、実際のデータ書き込み時間との間のマッピング関係を取得する。
具体的には、第１マッピング関係及び第２マッピング関係に基づいて、トランジスタの温度と、センスアンプにおけるセンスアンプトランジスタの基板バイアス電圧と、メモリの実際のデータ書き込み時間との間のマッピング関係を取得し、マッピング関係は、三次元マッピング関係である。
説明すべきこととして、本実施例のステップ１０１、ステップ１０２及びステップ１０３において、トランジスタの温度と、センスアンプにおけるセンスアンプトランジスタの基板バイアス電圧と、メモリの実際のデータ書き込み時間との間のマッピング関係を取得するための具体的な方法が提供されている。データは、一対一に対応し、メモリの実際のデータ書き込み時間の調整の正確性を確保する。他の実施例において、三者の関係を調整することによって、上記マッピング関係を直接的に取得することができる。
ステップ１０４において、トランジスタの現在の温度を取得する。
具体的には、本実施例において、メモリに設けられる温度センサによって、トランジスタの現在の温度を取得する。温度センサによって、トランジスタの現在の温度を直接的に取得すると、取得される温度が正確であり、誤差が比較的に小さい。他の実施例において、メモリの作動の環境温度を取得することによって、トランジスタの現在の温度を取得することもできる。
ステップ１０５において、所定の温度、及び現在の温度と所定の温度との温度差分値を取得する。
ステップ１０６において、温度差分値及びマッピング関係に基づいて、基板バイアス電圧を調整する。本実施例において、温度差分値及びマッピング関係に基づいて、基板バイアス電圧を調整する方式は、以下のステップを含む。
ステップ１１６において、現在の温度に対応する実際のデータ書き込み時間と所定の書き込み時間との時間差分値を取得する。
給電されて作動する前に、メモリにトランジスタの所定の温度、センスアンプにおけるセンスアンプトランジスタの所定の基板バイアス電圧及びトランジスタの所定の書き込み時間が設定される。ここで、所定の温度、所定の基板バイアス電圧及び所定の書き込み時間は、上記マッピング関係を満たすこともできる。
現在の温度と所定の温度との温度差分値に基づいて、現在の基板バイアス電圧でのメモリの実際のデータ書き込み時間と所定の書き込み時間との時間差分値を取得する。即ち、温度の変化によって引き起こされるメモリの実際のデータ書き込み時間の変化を取得する。
ステップ１２６において、マッピング関係及び時間差分値に基づいて、基板バイアス電圧を調整し、時間差分値を相殺する。
トランジスタの温度の変化がメモリの実際のデータ書き込み時間の変化を引き起こすが、この変化は、メモリの使用に有利であるとは限らない。従って、メモリの実際のデータ書き込み時間を安定化するために、センスアンプにおけるセンスアンプトランジスタの基板バイアス電圧を調整する必要がある。即ち、基板バイアス電圧を調整することで、時間差分値を相殺することによって、メモリの実際のデータ書き込み時間を安定化する。
従来技術に比べて、温度がメモリの実際のデータ書き込み時間に影響を及ぼすため、トランジスタの温度と、センスアンプにおけるセンスアンプトランジスタの基板バイアス電圧と、メモリの実際のデータ書き込み時間との間のマッピング関係を取得し、トランジスタの現在の温度に基づいて、メモリの実際のデータ書き込み時間を取得し、センスアンプにおけるセンスアンプトランジスタの基板バイアス電圧を調整することで、トランジスタの現在の温度でのメモリの実際のデータ書き込み時間を調整し、これにより調整後のメモリのデータ書き込み時間を所定の時間内にし、データを蓄積コンデンサに完全に書き込むことを確保する。
上記の各ステップの区分は、明確に説明するためのものだけであり、実現時に、１つのステップに統合してもよく、いくつかのステップを分割して複数のステップに分解してもよく、同じ論理関係を含む限り、いずれも本特許の保護範囲内にある。プロセスに重要ではない修正を追加したり、重要ではない設計を導入したりするが、プロセスを変更しないコア設計はすべてこの特許の保護範囲内にある。
本願の第２実施例は、メモリの調整方法に関する。第１実施例との相違点は、本実施例において、温度差分値に基づいて基板バイアス電圧を調整する前に、温度差分値が所定の範囲を超えるかどうかを判断し、温度差分値が所定の範囲を超える場合のみ、実際のデータ書き込み時間を調整し、不必要な調整操作を無くし、調整コストを節約することである。
図４は、本願の実施例によるメモリの調整方法に対応するフローチャートである。以下、本実施例のメモリの調整方法を具体的に説明する。
図４を参照すると、メモリの調整方法は、以下のステップを含む。
ステップ２０１において、温度と実際のデータ書き込み時間との第１マッピング関係を取得する。
ステップ２０２において、基板バイアス電圧と実際のデータ書き込み時間との第２マッピング関係を取得する。
ステップ２０３において、温度と、基板バイアス電圧と、実際のデータ書き込み時間との間のマッピング関係を取得する。
ステップ２０４において、トランジスタの現在の温度を取得する。
ステップ２０５において、所定の温度、及び現在の温度と所定の温度との温度差分値を取得する。
ここで、ステップ２０１～ステップ２０５は、第１実施例におけるステップ１０１～ステップ１０５と同じであり、本実施例において、説明を省略する。
ステップ２０６において、温度差分値が所定の範囲を超えるかどうかを判断する。
本実施例において、センスアンプにおけるセンスアンプトランジスタの基板バイアス電圧を調整する前に、更に、トランジスタの現在の温度と所定の温度との温度差分値が所定の範囲を超えるかどうかを判断する。
温度差分値が所定の範囲を超える場合、温度差分値及びマッピング関係に基づいて、センスアンプにおけるセンスアンプトランジスタの基板バイアス電圧を調整することを実行し、即ち、ステップ２０７を実行する。
ステップ２０７において、温度差分値及びマッピング関係に基づいて、基板バイアス電圧を調整する。
具体的には、現在の温度が所定の温度よりも大きくて温度差分値が所定の範囲を超え、且つトランジスタがＮ型トランジスタであると、調整方式は、基板バイアス電圧を大きくすることである。現在の温度が所定の温度よりも小さくて温度差分値が所定の範囲を超え、且つトランジスタがＮ型トランジスタであると、調整方式は、基板バイアス電圧を小さくすることである。現在の温度が所定の温度よりも大きくて温度差分値が所定の範囲を超え、且つトランジスタがＰ型トランジスタであると、調整方式は、基板バイアス電圧を小さくすることである。現在の温度が所定の温度よりも小さくて温度差分値が所定の範囲を超え、且つトランジスタがＰ型トランジスタであると、調整方式は、基板バイアス電圧を大きくすることである。
更に、本実施例は、所定の範囲を更に分割する。所定の範囲は、少なくとも第１所定の範囲と第２所定の範囲とを含み、第２所定の範囲は、第１所定の範囲よりも大きい。
温度差分値が第１所定の範囲を超え、且つ第２所定の範囲を超えていない場合、基板バイアス電圧を大きくするか又は小さくし、増量又は減量は、第１所定値である。温度差分値が第２所定の範囲を超える場合、基板バイアス電圧を大きくするか又は小さくし、増量又は減量は、第２所定値である。第２所定値は、第１所定値よりも大きく、且つ第１所定値と第２所定値は、一定値である。所定の範囲を分割して調整・制御することで、調整コストの節約に基づいて、メモリの実際のデータ書き込み時間の調整の正確性を向上させる。
説明すべきこととして、他の実施例において、所定の範囲は、少なくとも３つのサブ所定範囲に分けられ、より多くのサブ所定範囲に分けることで、メモリの実際のデータ書き込み時間の調整の正確性を更に向上させる。
従来技術に比べて、温度がメモリの実際のデータ書き込み時間に影響を及ぼすため、トランジスタの温度と、センスアンプにおけるセンスアンプトランジスタの基板バイアス電圧と、メモリの実際のデータ書き込み時間との間のマッピング関係を取得し、トランジスタの現在の温度に基づいて、メモリの実際のデータ書き込み時間を取得し、センスアンプにおけるセンスアンプトランジスタの基板バイアス電圧を調整することで、トランジスタの現在の温度でのメモリの実際のデータ書き込み時間を調整し、これにより調整後のメモリのデータ書き込み時間を所定の時間内にし、データを蓄積コンデンサに完全に書き込むことを確保する。
上記の各ステップの区分は、明確に説明するためのものだけであり、実現時に、１つのステップに統合してもよく、いくつかのステップを分割して複数のステップに分解してもよく、同じ論理関係を含む限り、いずれも本特許の保護範囲内にある。プロセスに重要ではない修正を追加したり、重要ではない設計を導入したりするが、プロセスを変更しないコア設計はすべてこの特許の保護範囲内にある。
本願の第３実施例は、メモリの調整システムに関する。
図５を参照すると、以下、図面を参照しながら、本実施例によるメモリの調整システムを詳しく説明する。第１実施例及び第２実施例と同じであるか又は相応する部分について、以下では、詳細な説明を省略する。
メモリの調整システム３００は、以下を含む。
第１取得モジュール３０１は、トランジスタの温度と、センスアンプにおけるセンスアンプトランジスタの基板バイアス電圧と、メモリの実際のデータ書き込み時間との間のマッピング関係を取得するように構成され、ここで、マッピング関係は、三次元マッピング関係である。
第２取得モジュール３０２は、トランジスタの現在の温度を取得するように構成される。
具体的には、本実施例において、メモリに設けられる温度センサによって、トランジスタの現在の温度を取得する。温度センサによって、トランジスタの現在の温度を直接的に取得すると、取得される温度が正確であり、誤差が比較的に小さい。他の実施例において、メモリの作動の環境温度を取得することによって、トランジスタの現在の温度を取得することもできる。
処理モジュール３０３は、現在の温度及びマッピング関係に基づいて、基板バイアス電圧の調整方式を取得するように構成される。
本実施例において、処理モジュールは、比較ユニット３１３と、処理ユニット３３３と、を備える。
比較ユニット３１３は、所定の書き込み時間に対応する所定の温度を取得し、現在の温度と所定の温度との温度差分値を取得するように構成される。
処理ユニット３３３は、温度差分値及びマッピング関係に基づいて、基板バイアス電圧の調整方式を取得するように構成される。
具体的には、給電されて作動する前に、メモリにトランジスタの所定の温度、センスアンプにおけるセンスアンプトランジスタの所定の基板バイアス電圧及びメモリの所定の書き込み時間が設定される。ここで、所定の温度、所定の基板バイアス電圧及び所定の書き込み時間は、上記マッピング関係を満たすこともできる。処理ユニット３３３は、現在の温度と所定の温度との温度差分値に基づいて、現在の基板バイアス電圧でのメモリの実際のデータ書き込み時間と所定の書き込み時間との時間差分値を取得する。即ち、温度の変化によって引き起こされるメモリの実際のデータ書き込み時間の変化を取得する。トランジスタの温度の変化がメモリの実際のデータ書き込み時間の変化を引き起こすが、この変化は、メモリの使用に有利であるとは限らない。従って、メモリの実際のデータ書き込み時間を安定化するために、処理ユニット３３３によってセンスアンプにおけるセンスアンプトランジスタの基板バイアス電圧を調整する必要がある。即ち、マッピング関係及び時間差分値に基づいて、基板バイアス電圧を調整し、時間差分値を相殺することによって、メモリの実際のデータ書き込み時間を安定化する。
調整モジュール３０４は、調整後の基板バイアス電圧に対応する実際のデータ書き込み時間が所定の書き込み時間内になるように、調整方式に基づいて、基板バイアス電圧を調整するように構成される。
一例において、第１取得モジュール３０１は、第１取得サブモジュール３１１と、第２取得サブモジュール３２１と、第３取得サブモジュール３３１と、を備える。
第１取得サブモジュール３１１は、トランジスタの温度とメモリの実際のデータ書き込み時間との第１マッピング関係を取得するように構成される。具体的には、センスアンプにおけるセンスアンプトランジスタの基板バイアス電圧を不変のままに維持し、トランジスタの温度とメモリの実際のデータ書き込み時間との第１マッピング関係を取得し、ここで、引数は、トランジスタの温度であり、従属変数は、メモリの実際のデータ書き込み時間であり、第１マッピング関係は、二次元マッピング関係である。
第２取得サブモジュール３２１は、センスアンプにおけるセンスアンプトランジスタの基板バイアス電圧と実際のデータ書き込み時間との第２マッピング関係を取得するように構成される。具体的には、トランジスタの温度を不変のままに維持し、センスアンプにおけるセンスアンプトランジスタの基板バイアス電圧とメモリの実際のデータ書き込み時間との第２マッピング関係を取得し、ここで、引数は、センスアンプにおけるセンスアンプトランジスタの基板バイアス電圧であり、従属変数は、メモリの実際のデータ書き込み時間であり、第２マッピング関係は、二次元マッピング関係である。
第３取得サブモジュール３３１は、第１マッピング関係及び第２マッピング関係に基づいて、トランジスタの温度と、センスアンプにおけるセンスアンプトランジスタの基板バイアス電圧と、メモリの実際のデータ書き込み時間との間のマッピング関係を取得する。
一例において、処理モジュール３０３は、温度差分値が所定の範囲を超えるかどうかを判断するように構成される判断ユニット３２３を更に備え、温度差分値が所定の範囲を超える場合、処理ユニット３３３は、温度差分値及びマッピング関係に基づいて、基板バイアス電圧の調整方式を取得するように構成される。
具体的には、判断ユニット３２３は、少なくとも第１判断サブユニット３０５と、第２判断サブユニット３０６とを備える。所定の範囲を分割して調整・制御することで、調整コストの節約に基づいて、メモリの実際のデータ書き込み時間の調整の正確性を向上させる。
第１判断サブユニット３０５は、温度差分値が第１所定の範囲を超えるかどうかを判断するように構成される。
第２判断サブユニット３０６は、温度差分値が第２所定の範囲を超えるかどうかを判断するように構成され、第２所定の範囲は、第１所定の範囲よりも大きい。
説明すべきこととして、他の実施例において、判断ユニットは、少なくとも３つの判断サブユニットを備え、所定の範囲は、少なくとも３つのサブ所定範囲に分けられ、より多くのサブ所定範囲に分けることで、メモリの実際のデータ書き込み時間の調整の正確性を更に向上させる。
従来技術に比べて、温度がメモリの実際のデータ書き込み時間に影響を及ぼすため、第１取得モジュールによって、トランジスタの温度と、センスアンプにおけるセンスアンプトランジスタの基板バイアス電圧と、メモリの実際のデータ書き込み時間との間のマッピング関係を取得し、第２取得モジュールによって、トランジスタの現在の温度とメモリの実際のデータ書き込み時間を取得し、処理モジュールによって、センスアンプにおけるセンスアンプトランジスタの基板バイアス電圧の調整方式を取得し、続いて、調整モジュールによって、センスアンプにおけるセンスアンプトランジスタの基板バイアス電圧を調整することで、トランジスタの現在の温度でのメモリの実際のデータ書き込み時間を調整し、これにより調整後のメモリのデータ書き込み時間を所定の書き込み時間内にし、データを蓄積コンデンサに完全に書き込むことを確保する。
注意すべきこととして、本実施例に係る各モジュールはいずれも論理モジュールであり、実際の応用において、１つの論理ユニットは１つの物理ユニットであってもよく、１つの物理ユニットの一部であってもよく、また複数の物理ユニットの組み合わせで実現されてもよい。なお、本願の革新的な部分を強調するために、本実施例では、本願で提案された技術的問題を解決するのにあまり密接な関係のないユニットは導入されていないが、これは本実施例に他のユニットが存在しないことを示しているわけではない。
第１実施例及び第２実施例は本実施例に対応しているので、本実施例は第１実施例及び第２実施例と協働して実施することができる。第１実施例及び第２実施例で言及された関連技術の詳細は、本実施例において依然として有効であり、第１実施例及び第２実施例で達成できる技術的効果は、本実施例においても同様に実現することができ、重複を減らすために、ここでは説明を省略する。したがって、本実施例で言及された関連技術の詳細は、第１実施例及び第２実施例にも適用することができる。
本願の第４実施例は、半導体デバイスに関する。
半導体デバイスは、メモリと、第３実施例によるメモリ調整システムと、を備え、メモリ調整システムは、調整後の基板バイアス電圧に対応するメモリの実際のデータ書き込み時間が所定の書き込み時間内になるように、メモリにおけるトランジスタの温度に基づいて、メモリにおけるセンスアンプにおけるセンスアンプトランジスタの基板バイアス電圧を調整する。
第１実施例及び第２実施例は本実施例に対応しているので、本実施例は第１実施例及び第２実施例と協働して実施することができる。第１実施例及び第２実施例で言及された関連技術の詳細は、本実施例において依然として有効であり、第１実施例及び第２実施例で達成できる技術的効果は、本実施例においても同様に実現することができ、重複を減らすために、ここでは説明を省略する。したがって、本実施例で言及された関連技術の詳細は、第１実施例及び第２実施例にも適用することができる。
当業者であれば理解できるように、上記各実施例は、本願を実現する具体的な実施例であり、実際の応用において、本願の精神及び範囲から逸脱することなく、形式的および詳細に様々な変更を行うことができる。
本願の実施例は、メモリの調整方法及びメモリの調整システムを提供する。本願の実施例による調整方法において、トランジスタの温度、センスアンプのトランジスタの基板バイアス電圧及びメモリの実際のデータ書き込み時間のマッピング関係によって、基板バイアス電圧を調整する。このように、記憶デバイスに設けられるセンスアンプによって、温度に基づいて、基板バイアス電圧を調整することができ、トランジスタの現在の温度でのメモリの実際のデータ書き込み時間を調整し、それによって、調整後のメモリのデータ書き込み時間を所定の時間内にし、データを蓄積コンデンサに完全に書き込むことを確保する。

Claims (13)

  1. メモリの調整方法であって、前記メモリは、トランジスタを備え、前記トランジスタのゲート電極は、メモリのワード線に電気的に接続され、前記トランジスタのソース電極／ドレイン電極の一端は、センスアンプを介してメモリのビット線に電気的に接続され、他端は、メモリの蓄積コンデンサに電気的に接続され、前記メモリの調整方法は、
    前記トランジスタの温度と、前記センスアンプにおけるセンスアンプトランジスタの基板バイアス電圧と、前記メモリの実際のデータ書き込み時間との間のマッピング関係を取得することと、
    前記トランジスタの現在の温度を取得することと、
    調整後の前記基板バイアス電圧に対応する前記実際のデータ書き込み時間が所定の書き込み時間内になるように、前記現在の温度及び前記マッピング関係に基づいて、前記基板バイアス電圧を調整することと、を含む、メモリの調整方法。
  2. 前記現在の温度及び前記マッピング関係に基づいて、前記基板バイアス電圧を調整することは、
    所定の書き込み時間に対応する所定の温度を取得することと、
    前記現在の温度と前記所定の温度との温度差分値を取得することと、
    前記温度差分値及び前記マッピング関係に基づいて、前記基板バイアス電圧を調整することと、を含む、
    請求項１に記載のメモリの調整方法。
  3. 前記温度差分値及び前記マッピング関係に基づいて、前記基板バイアス電圧を調整する前に、
    前記温度差分値が所定の範囲を超えるかどうかを判断することと、
    前記温度差分値が前記所定の範囲を超える場合、前記温度差分値及び前記マッピング関係に基づいて、前記基板バイアス電圧を調整することと、を更に含む、
    請求項２に記載のメモリの調整方法。
  4. 前記温度差分値及び前記マッピング関係に基づいて、前記基板バイアス電圧を調整することは、
    前記マッピング関係に基づいて、前記現在の温度に対応する前記実際のデータ書き込み時間と前記所定の書き込み時間との時間差分値を取得することと、
    前記マッピング関係及び前記時間差分値に基づいて、前記基板バイアス電圧を調整して、前記時間差分値を相殺することと、を含む、
    請求項２又は３に記載のメモリの調整方法。
  5. 前記所定の範囲は、少なくとも第１所定の範囲と第２所定の範囲とを含み、前記第２所定の範囲は、前記第１所定の範囲よりも大きく、
    前記温度差分値が前記第１所定の範囲を超え、且つ前記第２所定の範囲を超えていない場合、前記基板バイアス電圧を大きくするか又は小さくし、増量又は減量は、第１所定値であり、
    前記温度差分値が前記第２所定の範囲を超える場合、前記基板バイアス電圧を大きくするか又は小さくし、増量又は減量は、第２所定値であり、前記第２所定値は、前記第１所定値よりも大きい、
    請求項３に記載のメモリの調整方法。
  6. 前記トランジスタの温度と、前記センスアンプにおけるセンスアンプトランジスタの基板バイアス電圧と、前記メモリの実際のデータ書き込み時間との間のマッピング関係を取得することは、
    前記トランジスタの温度と前記メモリの実際のデータ書き込み時間との第１マッピング関係を取得することと、
    前記センスアンプにおけるセンスアンプトランジスタの基板バイアス電圧と前記メモリの実際のデータ書き込み時間との第２マッピング関係を取得することと、
    前記第１マッピング関係及び前記第２マッピング関係に基づいて、前記トランジスタの温度と、前記センスアンプにおけるセンスアンプトランジスタの基板バイアス電圧と、前記メモリの実際のデータ書き込み時間との間のマッピング関係を取得することと、を含む、
    請求項１に記載のメモリの調整方法。
  7. メモリに適用されるメモリの調整システムであって、
    トランジスタの温度と、センスアンプにおけるセンスアンプトランジスタの基板バイアス電圧と、メモリの実際のデータ書き込み時間との間のマッピング関係を取得するように構成される第１取得モジュールと、
    前記トランジスタの現在の温度を取得するように構成される第２取得モジュールと、
    前記現在の温度及び前記マッピング関係に基づいて、前記基板バイアス電圧の調整方式を取得するように構成される処理モジュールと、
    調整後の前記基板バイアス電圧に対応する前記実際のデータ書き込み時間が所定の書き込み時間内になるように、前記調整方式に基づいて、前記基板バイアス電圧を調整するように構成される調整モジュールと、を備える、メモリの調整システム。
  8. 前記第２取得モジュールは、前記メモリに設けられる温度センサを含む、
    請求項７に記載のメモリの調整システム。
  9. 前記処理モジュールは、
    前記所定の書き込み時間に対応する所定の温度を取得し、前記現在の温度と前記所定の温度との温度差分値を取得するように構成される比較ユニットと、
    前記温度差分値及び前記マッピング関係に基づいて、前記基板バイアス電圧の調整方式を取得するように構成される処理ユニットと、を備える、
    請求項７に記載のメモリの調整システム。
  10. 前記処理モジュールは、前記温度差分値が所定の範囲を超えるかどうかを判断するように構成される判断ユニットを更に備え、前記温度差分値が前記所定の範囲を超える場合、前記処理ユニットは、前記温度差分値及び前記マッピング関係に基づいて、前記基板バイアス電圧の調整方式を取得するように構成される、
    請求項９に記載のメモリの調整システム。
  11. 前記判断ユニットは、少なくとも第１判断サブユニットと、第２判断サブユニットとを備え、
    前記第１判断サブユニットは、前記温度差分値が第１所定の範囲を超えるかどうかを判断するように構成され、
    前記第２判断サブユニットは、前記温度差分値が第２所定の範囲を超えるかどうかを判断するように構成され、
    前記第２所定の範囲は、前記第１所定の範囲よりも大きい、
    請求項１０に記載のメモリの調整システム。
  12. 前記第１取得モジュールは、
    前記トランジスタの温度と前記メモリの実際のデータ書き込み時間との第１マッピング関係を取得するように構成される第１取得サブモジュールと、
    前記センスアンプにおけるセンスアンプトランジスタの基板バイアス電圧と前記メモリの実際のデータ書き込み時間との第２マッピング関係を取得するように構成される第２取得サブモジュールと、
    前記第１マッピング関係及び前記第２マッピング関係に基づいて、前記トランジスタの温度、前記センスアンプにおけるセンスアンプトランジスタの基板バイアス電圧及びメモリの実際のデータ書き込み時間のマッピング関係を取得するように構成される第３取得サブモジュールと、を備える、
    請求項７に記載のメモリの調整システム。
  13. 半導体デバイスであって、メモリと、請求項７～１２のいずれか１項に記載のメモリの調整システムと、を備え、前記メモリの調整システムは、調整後の前記基板バイアス電圧に対応する前記メモリの実際のデータ書き込み時間が所定の書き込み時間内になるように、前記メモリにおけるトランジスタの温度に基づいて、前記メモリにおけるセンスアンプにおけるセンスアンプトランジスタの基板バイアス電圧を調整する、半導体デバイス。
JP2022562391A 2020-08-27 2021-06-30 メモリの調整方法、調整システム及び半導体デバイス Active JP7389276B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202010879444.2A CN114121072B (zh) 2020-08-27 2020-08-27 存储器的调节方法、调节系统以及半导体器件
CN202010879444.2 2020-08-27
PCT/CN2021/103838 WO2022042023A1 (zh) 2020-08-27 2021-06-30 存储器的调节方法、调节系统以及半导体器件

Publications (2)

Publication Number Publication Date
JP2023521212A JP2023521212A (ja) 2023-05-23
JP7389276B2 true JP7389276B2 (ja) 2023-11-29

Family

ID=80352578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022562391A Active JP7389276B2 (ja) 2020-08-27 2021-06-30 メモリの調整方法、調整システム及び半導体デバイス

Country Status (6)

Country Link
US (1) US11928357B2 (ja)
EP (1) EP4102505A4 (ja)
JP (1) JP7389276B2 (ja)
KR (1) KR20220164595A (ja)
CN (1) CN114121072B (ja)
WO (1) WO2022042023A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000149561A (ja) 1998-11-12 2000-05-30 Hitachi Ltd 半導体集積回路装置
JP2010160837A (ja) 2009-01-07 2010-07-22 Nec Corp Ｓｄｒａｍ、ｓｄｒａｍのリフレッシュ発行システム、及びｓｄｒａｍのリフレッシュ発行方法
JP2016157505A (ja) 2015-02-26 2016-09-01 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4806801A (en) 1987-08-27 1989-02-21 American Telephone And Telegraph Company, At&T Bell Laboratories TTL compatible CMOS input buffer having a predetermined threshold voltage and method of designing same
JP3186276B2 (ja) * 1992-01-21 2001-07-11 松下電器産業株式会社 温度検知回路およびダイナミック・ランダムアクセス・メモリ装置
US5978941A (en) 1995-03-15 1999-11-02 Hitachi, Ltd. Semiconductor memory device having deterioration determining function
US6223311B1 (en) 1995-03-15 2001-04-24 Hitachi, Ltd. Semiconductor memory device having deterioration determining function
JP3557739B2 (ja) 1995-08-10 2004-08-25 株式会社デンソー 基準電圧発生回路
DK136595A (da) 1995-12-01 1997-03-17 Aeromatic Fielder Ag An apparatus and a method for treating particulate materials
JP2924774B2 (ja) 1996-03-28 1999-07-26 日本電気株式会社 不揮発性半導体記憶装置
US5768189A (en) 1996-03-28 1998-06-16 Nec Corporation Circuitry and method for stabilizing operating characteristics of memory against temperature variations
JPH10105533A (ja) 1996-09-25 1998-04-24 Matsushita Electron Corp フラッシュメモリ内蔵マイクロコンピュータ
US6694460B2 (en) 1997-09-11 2004-02-17 Renesas Technology Corporation Semiconductor memory device having deterioration determining function
US6097242A (en) 1998-02-26 2000-08-01 Micron Technology, Inc. Threshold voltage compensation circuits for low voltage and low power CMOS integrated circuits
JP2002319286A (ja) 2001-04-19 2002-10-31 Hitachi Ltd 不揮発性記憶装置および記憶システム
US6518827B1 (en) * 2001-07-27 2003-02-11 International Business Machines Corporation Sense amplifier threshold compensation
TW563088B (en) * 2001-09-17 2003-11-21 Semiconductor Energy Lab Light emitting device, method of driving a light emitting device, and electronic equipment
JP3942425B2 (ja) 2001-12-25 2007-07-11 富士通テン株式会社 Ｒｏｍ書込装置
US6754120B1 (en) 2003-02-11 2004-06-22 Rambus Inc. DRAM output circuitry supporting sequential data capture to reduce core access times
JP2004288311A (ja) 2003-03-24 2004-10-14 Toshiba Corp 半導体記憶装置及びその制御方法
US6944057B1 (en) 2003-05-06 2005-09-13 Fasl Llc Method to obtain temperature independent program threshold voltage distribution using temperature dependent voltage reference
DE102004005667B4 (de) 2004-02-05 2006-02-09 Infineon Technologies Ag Integrierter Halbleiterspeicher mit temperaturabhängiger Spannungserzeugung und Verfahren zum Betrieb
FR2874734A1 (fr) 2004-08-26 2006-03-03 St Microelectronics Sa Procede de lecture de cellules memoire programmables et effacables electriquement, a precharge anticipee de lignes de bit
DE102004055674A1 (de) * 2004-11-18 2006-05-24 Infineon Technologies Ag Vorrichtung und Verfahren zum Beschreiben und/oder Lesen einer Speicherzelle eines Halbleiterspeicher
KR100670683B1 (ko) 2005-03-31 2007-01-17 주식회사 하이닉스반도체 반도체 소자의 데이터 입력 버퍼
JP2006338793A (ja) 2005-06-02 2006-12-14 Toshiba Corp 半導体記憶装置
KR20060131561A (ko) * 2005-06-16 2006-12-20 주식회사 하이닉스반도체 반도체 메모리 장치
US7209384B1 (en) 2005-12-08 2007-04-24 Juhan Kim Planar capacitor memory cell and its applications
KR100655084B1 (ko) 2006-01-17 2006-12-08 삼성전자주식회사 센스앰프 인에이블 회로 및 이를 갖는 반도체 메모리 장치
KR100744131B1 (ko) 2006-02-21 2007-08-01 삼성전자주식회사 냉온에서 동작 속도가 향상되는 메모리 집적회로 장치
JP4865360B2 (ja) 2006-03-01 2012-02-01 パナソニック株式会社 半導体記憶装置
JP2008004153A (ja) * 2006-06-21 2008-01-10 Toshiba Corp 半導体記憶装置
JP5425257B2 (ja) 2006-09-25 2014-02-26 スパンション エルエルシー 温度特性補正回路
US20080238530A1 (en) 2007-03-28 2008-10-02 Renesas Technology Corp. Semiconductor Device Generating Voltage for Temperature Compensation
JP2008270732A (ja) 2007-03-28 2008-11-06 Renesas Technology Corp 半導体装置
TWI398874B (zh) * 2008-03-17 2013-06-11 Elpida Memory Inc 具有單端感測放大器之半導體裝置
JP5303985B2 (ja) 2008-03-27 2013-10-02 富士通セミコンダクター株式会社 半導体記憶装置、半導体記憶装置の動作方法およびメモリシステム
KR100924205B1 (ko) 2008-05-28 2009-10-29 주식회사 하이닉스반도체 반도체 기억 장치
JP5256512B2 (ja) 2008-06-06 2013-08-07 ルネサスエレクトロニクス株式会社 半導体記憶装置
KR20100129991A (ko) * 2009-06-02 2010-12-10 주식회사 하이닉스반도체 반도체 메모리 장치의 기판 바이어스 전압 레벨 감지 장치
JP2011028827A (ja) * 2009-06-25 2011-02-10 Toshiba Corp 半導体記憶装置
US8619477B2 (en) * 2010-07-20 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Two-port SRAM write tracking scheme
US8422272B2 (en) * 2010-08-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
EP2444406A1 (en) * 2010-10-07 2012-04-25 L'Air Liquide Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Metal compounds for deposition of chalcogenide films at low temperature
US8542537B2 (en) 2011-04-29 2013-09-24 Spansion Llc Method and apparatus for temperature compensation for programming and erase distributions in a flash memory
CN103474093B (zh) 2012-06-07 2016-08-03 中芯国际集成电路制造(上海)有限公司 控制灵敏放大器开启的追踪电路和采用追踪电路的sram
CN103677966B (zh) 2012-08-31 2019-03-01 研祥智能科技股份有限公司 内存管理方法和系统
WO2014192153A1 (ja) 2013-05-31 2014-12-04 株式会社日立製作所 半導体装置
JP6424448B2 (ja) 2014-03-28 2018-11-21 株式会社ソシオネクスト 半導体記憶装置
TWI541810B (zh) 2014-04-21 2016-07-11 群聯電子股份有限公司 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
US9330790B2 (en) 2014-04-25 2016-05-03 Seagate Technology Llc Temperature tracking to manage threshold voltages in a memory
US9559665B2 (en) * 2015-06-30 2017-01-31 Stmicroelectronics International N.V. Ultra-low voltage temperature threshold detector
CN105677593B (zh) * 2016-01-11 2018-09-28 福州瑞芯微电子股份有限公司 芯片存储器写操作时序路径自适应调节方法及装置
JP2017174484A (ja) 2016-03-25 2017-09-28 ルネサスエレクトロニクス株式会社 半導体記憶装置
CN107358976A (zh) 2016-05-10 2017-11-17 北京兆易创新科技股份有限公司 一种非易失性存储器的编程方法及非易失性存储器
CN205845518U (zh) 2016-05-10 2016-12-28 北京兆易创新科技股份有限公司 一种非易失性存储器
KR20180043924A (ko) * 2016-10-21 2018-05-02 에스케이하이닉스 주식회사 메모리 장치 및 메모리 컨트롤러를 포함하는 메모리 시스템
CN108109646A (zh) 2016-11-24 2018-06-01 北京兆易创新科技股份有限公司 一种存储单元的编程方法及装置
JP2018116755A (ja) 2017-01-19 2018-07-26 東芝メモリ株式会社 半導体記憶装置
CN107393577B (zh) * 2017-08-21 2018-06-08 睿力集成电路有限公司 应用于半导体存储器的zq校准控制
US11037622B2 (en) 2017-11-24 2021-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and dynamic logic circuit
JP7221215B2 (ja) 2017-12-06 2023-02-13 株式会社半導体エネルギー研究所 記憶装置
DE112018006639T5 (de) 2017-12-27 2020-09-10 Semiconductor Energy Laboratory Co., Ltd. Speichervorrichtung
US10957365B2 (en) 2018-08-31 2021-03-23 Micron Technology, Inc. Setting local power domain timeout via temperature sensor systems and methods
US10679714B2 (en) 2018-09-12 2020-06-09 Nxp B.V. ROM cell with transistor body bias control circuit
KR102510497B1 (ko) 2018-09-17 2023-03-16 삼성전자주식회사 누설 전류를 감소시키기 위한 메모리 장치
KR102627994B1 (ko) 2018-10-04 2024-01-22 삼성전자주식회사 비휘발성 메모리 장치의 센싱 회로, 이를 포함하는 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 동작 방법
KR102571616B1 (ko) * 2018-12-06 2023-08-29 에스케이하이닉스 주식회사 슈도 극저온 온도 센싱부 및 전압 공급부를 갖는 슈도 극저온용 반도체 소자 및 반도체 스택
US11443819B2 (en) 2020-07-24 2022-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device, integrated circuit device and method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000149561A (ja) 1998-11-12 2000-05-30 Hitachi Ltd 半導体集積回路装置
JP2010160837A (ja) 2009-01-07 2010-07-22 Nec Corp Ｓｄｒａｍ、ｓｄｒａｍのリフレッシュ発行システム、及びｓｄｒａｍのリフレッシュ発行方法
JP2016157505A (ja) 2015-02-26 2016-09-01 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
KR20220164595A (ko) 2022-12-13
US11928357B2 (en) 2024-03-12
EP4102505A4 (en) 2023-10-04
JP2023521212A (ja) 2023-05-23
US20220137872A1 (en) 2022-05-05
EP4102505A1 (en) 2022-12-14
CN114121072A (zh) 2022-03-01
WO2022042023A1 (zh) 2022-03-03
CN114121072B (zh) 2023-12-12

Similar Documents

Publication Publication Date Title
CN101069062B (zh) 用于在动态随机存取存储器件的延长的刷新期间降低功耗的系统和方法
US8009488B2 (en) Semiconductor memory device
JP2013045498A (ja) 不揮発性メモリ装置及びそのデータ読み取り方法並びにｓｔｔｍｒａｍ装置
US20180026622A1 (en) Apparatuses and methods for reducing off state leakage currents
WO2021236280A1 (en) Preventing parasitic current during program operations in memory
US7123500B2 (en) 1P1N 2T gain cell
JP2006228277A (ja) 半導体記憶装置
US8213219B2 (en) Transistor-based memory cell and related operating methods
JP7389276B2 (ja) メモリの調整方法、調整システム及び半導体デバイス
US11886721B2 (en) Method and system for adjusting memory, and semiconductor device
US7751268B2 (en) Sense amplifier power supply circuit
JP7392170B2 (ja) メモリの調節方法、調節システム及び半導体デバイス
US11984190B2 (en) Method and system for adjusting memory, and semiconductor device
JP2015109120A (ja) 半導体装置
WO2022041957A1 (zh) 存储器的调节方法、调节系统以及半导体器件
US20200106005A1 (en) Magnetoresistive dynamic random access memory cell
US11328758B2 (en) Magnetic memory, and programming control method, reading method, and magnetic storage device of the magnetic memory
US7049854B2 (en) sense amplifier having low-voltage threshold transistors
KR20130022540A (ko) 데이터 리드회로, 이를 포함하는 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 데이터 리드 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231116

R150 Certificate of patent or registration of utility model

Ref document number: 7389276

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150