DE102004055674A1 - Vorrichtung und Verfahren zum Beschreiben und/oder Lesen einer Speicherzelle eines Halbleiterspeicher - Google Patents

Vorrichtung und Verfahren zum Beschreiben und/oder Lesen einer Speicherzelle eines Halbleiterspeicher Download PDF

Info

Publication number
DE102004055674A1
DE102004055674A1 DE102004055674A DE102004055674A DE102004055674A1 DE 102004055674 A1 DE102004055674 A1 DE 102004055674A1 DE 102004055674 A DE102004055674 A DE 102004055674A DE 102004055674 A DE102004055674 A DE 102004055674A DE 102004055674 A1 DE102004055674 A1 DE 102004055674A1
Authority
DE
Germany
Prior art keywords
memory cell
selection transistor
writing
threshold voltage
ambient temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102004055674A
Other languages
English (en)
Inventor
Florian Dr. Schnabel
Jens Polney
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004055674A priority Critical patent/DE102004055674A1/de
Priority to US11/283,493 priority patent/US20060133172A1/en
Publication of DE102004055674A1 publication Critical patent/DE102004055674A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators

Abstract

Es wird eine Vorrichtung zum Beschreiben und/oder Lesen einer Speicherzelle eines Halbleiterspeichers mit einem Auswahltransistor und einem Speicherkondensator vorgeschlagen, wobei die Vorrichtung eine Einrichtung aufweist, mit der eine Schwellspannung des Auswahltransistors entgegen dem Einfluss einer Umgebungstemperatur beeinflusst wird. Ferner wird ein Verfahren zum Beschreiben und/oder Lesen einer Speicherzelle eines Halbleiterspeichers mit einem Auswahltransistor und einem Speicherkondensator vorgeschlagen, wobei das Verfahren folgende Verfahrensschritte umfasst: DOLLAR A a) Ermitteln einer Umgebungstemperatur der Speicherzelle DOLLAR A und DOLLAR A b) Anlegen einer elektrischen Spannung an eine Substratwanne des Auswahltransistors abhängig von der ermittelten Umgebungstemperatur, derart, dass eine Schwellspannung des Auswahltransistors entgegen dem Einfluss einer Umgebungstemperatur beeinflusst wird.

Description

  • Vorrichtung und Verfahren zum Beschreiben und/oder Lesen einer Speicherzelle eines Halbleiterspeichers
  • Die Erfindung betrifft eine Vorrichtung und ein Verfahren zum Beschreiben und/oder Lesen einer Speicherzelle eines Halbleiterspeichers.
  • In dynamischen Speicherzellen von Halbleiterspeichern wie beispielsweise DRAMS erfolgt eine Speicherung von Information über eine Ladungsspeicherung in einem Speicherkondensator, der durch einen Auswahltransistor über eine Wortleitung selektiert und durchgeschaltet wird. Ein Ladungsfluss beim Schreiben der Information erfolgt dabei von einem Treiber-Transistor, der auch als Leseverstärker (Sense Amplifier) dient, über eine Anschlussleitung (Bitleitung) und den Auswahltransistor in den Speicherkondensator.
  • Ein kritischer Kennwert einer Spezifikation des Halbleiterspeichers umfasst eine Zeitdauer tWR, die eine Zeitdauer zwischen einem Schreibvorgang (WRITE) und einem Deaktivieren der Wortleitung definiert. Ein Ausmaß der Zeitdauer tWR wird in der Speicherzelle unter anderem dadurch festgelegt, dass ein bestimmtes Minimum an elektrischer Ladung in den Speicherkondensator hineingeschrieben werden muss, bevor die Wortleitung, die den Auswahltransistor ansteuert, deaktiviert wird. Durch das Deaktivieren der Wortleitung wird der Schreibvorgang beendet. Das Minimum an elektrischer Ladung ist unter anderem durch eine Empfindlichkeit des Leseverstärkers beim Lesevorgang (READ) vorgegeben. Mit entscheidend für eine Zeit, mit der eine bestimmte Ladungsmenge in den Speicherkondensator geschrieben wird, ist eine RC-Konstante des oben beschriebenen Signalpfades.
    •
  • Es ist die Aufgabe der vorliegenden Erfindung, eine Vorrichtung zum verbesserten Beschreiben einer Speicherzelle eines Halbleiterspeichers bereit zu stellen. Die Aufgabe wird gelöst mit Vorrichtungen gemäß Patentanspruch 1 und 4 sowie mit Verfahren gemäß den Patentansprüchen 5 und 6. Bevorzugte Weiterbildungen der erfindungsgemäßen Vorrichtung sind in abhängigen Ansprüchen angegeben.
  • Die erfindungsgemäße Vorrichtung ist zum Beschreiben und/oder Lesen einer Speicherzelle eines Halbleiterspeichers mit einem Auswahltransistor und einem Speicherkondensator vorgesehen, wobei die Vorrichtung eine Einrichtung aufweist, mit der eine Schwellspannung Vt des Auswahltransistors entgegen dem Einfluss einer Umgebungstemperatur beeinflusst wird.
  • Dadurch wird vorteilhafterweise ein Temperaturgang der Schwellspannung Vt mittels der erfindungsgemäßen Einrichtung kompensiert, wodurch eine Zeitkonstante eines Signalpfades, über den elektrische Ladung in den Speicherkondensator der Speicherzelle geschrieben wird, von der Temperatur im Wesentlichen unabhängig ist. Dadurch ist beispielsweise ein Spezifikationsparameter tWR des dynamischen Halbleiterspeichers günstigerweise für hohe und tiefe Temperaturen minimiert und gleichermaßen unkritisch einzuhalten.
  • Eine bevorzugte Weiterbildung der erfindungsgemäßen Vorrichtung sieht vor, dass die Einrichtung einen elektrischen Spannungsgenerator umfasst, wobei eine vom Spannungsgenerator erzeugte elektrische Spannung an eine Substratwanne des Auswahltransistors angelegt wird. Die vom Spannungsgenerator erzeugte elektrische Spannung repräsentiert eine Offset-Spannung, die über die Substratwanne des Auswahltransistors in vorteilhafter Weise in einem direkten Wirkmechanismus die Schwellspannung Vt entgegen dem Einfluss einer Umgebungstemperatur beeinflusst.
    •
  • Die Erfindung wird nachfolgend anhand von zwei Figuren näher beschrieben. Dabei zeigt:
  • 1 eine schematische Darstellung einer dynamischen Speicherzelle mit der erfindungsgemäßen Vorrichtung, und
  • 2 prinzipielle Verläufe der Schwellspannung Vt über der Umgebungstemperatur.
  • 1 zeigt schematisch eine dynamische Speicherzelle 1 mit einem Auswahltransistor 2 und einem Speicherkondensator 3. Bei einem Schreibvorgang in die dynamische Speicherzelle 1 wird mittels einer Wortleitung WL der Auswahltransistor 2 durchgeschaltet und elektrische Ladung von einer Bitleitung BL über den Auswahltransistor 2 in den Speicherkondensator 3 geschrieben.
  • Eine wesentliche Einflussgröße dabei ist ein Durchgangswiderstand Ron des Auswahltransistors 2 im leitenden Zustand. Dieser wird durch die Schwellspannung Vt bestimmt, wobei die Schwellspannung Vt proportional zum Durchgangswiderstand Ron ist. Eine höhere Schwellspannung Vt bedeutet einen höheren Durchgangswiderstand Ron und umgekehrt. Die Schwellspannung Vt steigt ebenso wie der Durchgangswiderstand Ron mit sinkender Temperatur. Dies erhöht die RC-Konstante des oben beschriebenen Signalpfades, sodass eine spezifizierte Zeit tWR, die angibt, in welcher Zeit ausreichend elektrische Ladung in den Speicherkondensator 3 zu schreiben ist, bei tiefen Temperaturen kritischer einzuhalten ist als bei hohen Temperaturen.
  • Die geschilderte Problematik wird noch dadurch verschärft, dass durch die heute üblichen geringen Strukturgrößen von Halbleiterspeichern ein Anschlusswiderstand zwischen dem Auswahltransistor 2 und dem Speicherkondensator 3 sehr hoch sein kann. Dieser Anschlusswiderstand ist ebenfalls Teil des Signalpfades zum Beschreiben/Lesen der dynamischen Speicherzelle 1, sodass die gesamte RC-Konstante des Signalpfades herkömmlicherweise nachteilig sehr hoch sein kann. Ein Zeitbedarf eines Schreib- bzw. Lesevorganges in die dynamische Speicher zelle 1 kann dadurch bei tiefen Temperaturen nachteilig sehr erhöht sein.
  • Zur Kompensation einer Temperaturabhängigkeit des Durchgangswiderstands Ron des Auswahltransistors 2 wird erfindungsgemäß vorgeschlagen, dass die Schwellspannung Vt des Auswahltransistors 2 beeinflusst wird. Dies wird dadurch erreicht, dass ein elektrischer Spannungsgenerator 5 mit einem Ausgang an eine Substratwanne 4 des Auswahltransistors 2 angeschlossen ist, wobei der Ausgang eine Offset-Spannung Voff an die Substratwanne 4 abgibt. Mit Hilfe eines Temperatursensors 6 wird eine Umgebungstemperatur T der dynamischen Speicherzelle 1 ermittelt und der elektrische Spannungsgenerator 5 in Abhängigkeit von der ermittelten Umgebungstemperatur geregelt. Der Temperatursensor 6 kann beispielsweise innerhalb einer Speichereinrichtung (nicht dargestellt) mit vielen dynamischen Speicherzellen 1 angeordnet sein. Die Schwellspannung Vt wird auf diese Weise durch den Spannungsgenerator 5 entgegen dem Einfluss der Umgebungstemperatur beeinflusst. Derart lässt sich ein Temperaturgang der Schwellspannung Vt des Auswahltransistors 2 kompensieren.
  • Aufgrund der Tatsache, dass die Schwellspannung Vt proportional zum Durchgangswiderstand Ron des Auswahltransistors 2 ist, wird auf diese Weise auch eine Temperaturabhängigkeit des Durchgangswiderstands Ron des Auswahltransistors 2 kompensiert. Dadurch ist ein Schreibvorgang in die dynamische Speicherzelle 1 für tiefe und für hohe Temperaturen insofern vergleichmässigt, als eine RC-Konstante eines Signalpfades, über den die Ladung in den Speicherkondensator 3 eingeschrieben wird, im Wesentlichen temperaturunabhängig ist.
  • Durch die Temperaturunabhängigkeit des Signalpfades ist neben dem Schreibvorgang auch ein Lesevorgang aus dem Speicherkondensator 3 der dynamischen Speicherzelle 1 verbessert durchführbar. Dies lässt sich damit begründen, dass ein zeitlicher Spezifikationsparameter des Auswahltransistors 2 für den Le sevorgang für den im Wesentlichen temperaturunabhängigen und damit konstanten Durchgangswiderstand Ron des Auswahltransistors 2 leichter einzuhalten ist.
  • Mit Hilfe der erfindungsgemäßen Einrichtung mit dem Spannungsgenerator 5 und dem Temperatursensor 6 ist es also in vorteilhafter Weise möglich, zeitliche Spezifikationsparameter der dynamischen Speicherzelle 1 des Halbleiterspeichers verbessert auszunützen bzw. zu dimensionieren. Günstigerweise ist das Schreib-/Leseverhalten der dynamischen Speicherzelle 1 dadurch von der Umgebungstemperatur im Wesentlichen unabhängig. Speichereinrichtungen mit einer Vielzahl an Halbleiterspeichern mit den erfindungsgemäßen Speicherzellen 1 ermöglichen somit beschleunigte Timing-Eigenschaften und lassen sich dadurch verbessert auslegen.
  • Mittels geeigneter Halbleiterimplantationen und Dotierungen in die Substratwanne 4 des Auswahltransistors 2 ist es möglich, die Schwellspannung Vt in einem Herstellungsprozess des Auswahltransistors 2 auszugestalten. Dies geschieht durch eine geeignete Auswahl von Implantationsfolgen bzw. Implantationswinkel und -tiefen in die Substratwanne 4. Außerdem kann die Schwellspannung Vt durch eine zusätzliche Dotierung eines Bereichs zwischen Source und Drain („Kanalimplantation") des Auswahltransistors 2 beeinflusst werden. Durch die Kanalimplantation wird die Dotierung des Substrates verstärkt oder kompensiert.
  • Auf die geschilderten Weisen lässt sich ein Absolutwert der Schwellspannung Vt und damit des Durchgangswiderstands Ron des Auswahltransistors 2 vorteilhaft absenken bzw. anheben. Mit Hilfe der Halbleiterimplantationen ist es also möglich, den absoluten Wert der Schwellspannung Vt so gering wie nötig und möglich einzustellen, sodass der Auswahltransistor 2 sowohl bei tiefen als auch bei hohen Umgebungstemperaturen T gut definierte Schalteigenschaften aufweist.
  • Die erfindungsgemäße Kompensation des Temperaturgangs der Schwellspannung Vt resultiert durch die Halbleiterimplantationen in einer reduzierten Schwellspannung Vt und damit in einem weiter verbesserten zeitlichen Schreib-/Leseverhalten des Auswahltransistors 2 der dynamischen Speicherzelle 1.
  • 2 zeigt anhand von drei Verläufen der Schwellspannung Vt über der Umgebungstemperatur T qualitativ die prinzipielle Wirkungsweise der erfindungsgemäßen Vorrichtung.
  • Ein Verlauf 2A zeigt prinzipiell einen herkömmlichen, von der Umgebungstemperatur T abhängigen Verlauf der Schwellspannung Vt. Es ist zu erkennen, dass die Schwellspannung Vt mit steigender Umgebungstemperatur T sinkt, so dass der Durchgangswiderstand Ron des Auswahltransistors 2 bei tiefen Umgebungstemperaturen T erhöht ist und sich daraus eine nachteilig erhöhte RC-Konstante des Schreib-/Lese-Signalpfades der dynamischen Speicherzelle 1 ergibt. Mit Hilfe der erfindungsgemäßen Einrichtung mit dem elektrischen Spannungsgenerator 5 und dem Temperatursensor 6, erzielt man einen Verlauf 2B der Schwellspannung Vt.
  • In der 2 ist beispielsweise bei einer Umgebungstemperatur T1 dargestellt, dass vom elektrischen Spannungsgenerator 5 eine negative Offset-Spannung Voff1 an die Substratwanne 4 des Auswahltransistors 2 angelegt ist. Man erkennt, dass der Betrag der angelegten Offset-Spannung Voff mit steigender Umgebungstemperatur T höher wird. In vorteilhafter Weise resultiert daraus ein von der Umgebungstemperatur T im Wesentlichen unabhängiger Verlauf 2B der Schwellspannung Vt. Ein Verlauf 2C der Schwellspannung Vt zeigt eine temperaturkompensierte Schwellspannung Vt, die daher resultiert, dass die erfindungsgemäße Temperaturkompensation bei einem hinsichtlich der Schwellspannung Vt optimiert halbleiterimplantierten bzw. dotierten Auswahltransistor 2 durchgeführt ist. Man erkennt, dass die erfindungsgemäße Temperaturkompensation der Schwellspannung Vt in einem absoluten Betrag der Schwellspannung Vt resultiert, der geringer ist als der Betrag der Schwellspannung Vt im Verlauf 2B. Dadurch ist die RC-Konstante des Signalpfades zum Beschreiben/Lesen des Auswahltransistors 2 weiter verringert, wodurch ein Schreib-/Leseverhalten des Auswahltransistors 2 weiter verbessert ist.
  • Obwohl die Erfindung beispielhaft anhand eines n-FETs beschrieben ist, versteht es sich von selbst, dass die Erfindung auch auf p-FETs anwendbar ist. In diesem Fall ist zur erfindungsgemäßen Beeinflussung der Schwellspannung Vt eine Polarität der Offset-Spannung Voff des elektrischen Spannungsgenerators 5 entsprechend zu wählen. Weiterhin wird als vorteilhaft angesehen, dass die Erfindung auch mit statischen Speicherzellen durchgeführt werden kann.
  • Mit Hilfe der erfindungsgemäßen Vorrichtung lassen sich in vorteilhafter Weise also Schreib- und Lesevorgänge bei dynamischen Speicherzellen von Halbleiterspeichern dadurch beschleunigen bzw. vergleichmäßigen, dass ein Widerstandsanteil in Form des Durchgangswiderstands Ron des Signalpfades zum Beschreiben/Lesen des Auswahltransistors 2 minimiert ist.
  • Die in der Beschreibung, den Ansprüchen und den Zeichnungen offenbarten Aspekte der Erfindung können für die Erfindung sowohl einzeln als auch in Kombination wesentlich sein.
    • 1
    dynamische Speicherzelle
    2
    Auswahltransistor
    3
    Speicherkondensator
    4
    Substratwanne
    5
    elektrischer Spannungsgenerator
    6
    Temperatursensor

Claims (6)

  1. Vorrichtung zum Beschreiben und/oder Lesen einer Speicherzelle (1) eines Halbleiterspeichers mit einem Auswahltransistor (2) und einem Speicherkondensator (3), wobei die Vorrichtung eine Einrichtung (5, 6) aufweist, mit der eine Schwellspannung (Vt) des Auswahltransistors (2) entgegen dem Einfluss einer Umgebungstemperatur beeinflusst wird.
  2. Vorrichtung nach Anspruch 1, wobei die Einrichtung (5, 6) einen elektrischen Spannungsgenerator (5) umfasst, wobei eine vom Spannungsgenerator (5) erzeugte elektrische Spannung an eine Substratwanne (4) des Auswahltransistors (2) angelegt wird.
  3. Vorrichtung nach Anspruch 2, wobei die Umgebungstemperatur von einem Temperatursensor (6) ermittelt wird und wobei der Spannungsgenerator (5) in Abhängigkeit von der ermittelten Umgebungstemperatur geregelt wird.
  4. Vorrichtung zum Beschreiben und/oder Lesen einer Speicherzelle (1) eines Halbleiterspeichers mit einem Auswahltransistor (2) und einem Speicherkondensator (3), wobei die Vorrichtung eine Einrichtung (5, 6) aufweist, die eine Drift der Schwellspannung (Vt) abhängig von der Temperatur ausgleicht.
  5. Verfahren zum Beschreiben und/oder Lesen einer Speicherzelle (1) eines Halbleiterspeichers mit einem Auswahltransistor (2) und einem Speicherkondensator (3), mit folgenden Verfahrensschritten: a) Ermitteln einer Umgebungstemperatur der Speicherzelle (1); und b) Anlegen einer elektrischen Spannung an eine Substratwanne (4) des Auswahltransistors (2) abhängig von der ermittelten Umgebungstemperatur derart, dass eine Schwellspannung (Vt) des Auswahltransistors (2) entgegen dem Einfluss einer Umgebungstemperatur beeinflusst wird.
  6. Verfahren zum Beschreiben und/oder Lesen einer Speicherzelle (1) eines Halbleiterspeichers mit einem Auswahltransistor (2) und einem Speicherkondensator (3), mit folgenden Verfahrensschritten: a) Ermitteln einer Umgebungstemperatur der Speicherzelle (1); und b) Anlegen einer elektrischen Spannung an eine Substratwanne (4) des Auswahltransistors (2) abhängig von der ermittelten Umgebungstemperatur derart, dass eine Drift einer Schwellspannung (Vt) des Auswahltransistors (2) ausgeglichen wird.
DE102004055674A 2004-11-18 2004-11-18 Vorrichtung und Verfahren zum Beschreiben und/oder Lesen einer Speicherzelle eines Halbleiterspeicher Withdrawn DE102004055674A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102004055674A DE102004055674A1 (de) 2004-11-18 2004-11-18 Vorrichtung und Verfahren zum Beschreiben und/oder Lesen einer Speicherzelle eines Halbleiterspeicher
US11/283,493 US20060133172A1 (en) 2004-11-18 2005-11-18 Apparatus and method for writing to and/or reading from a memory cell in a semiconductor memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004055674A DE102004055674A1 (de) 2004-11-18 2004-11-18 Vorrichtung und Verfahren zum Beschreiben und/oder Lesen einer Speicherzelle eines Halbleiterspeicher

Publications (1)

Publication Number Publication Date
DE102004055674A1 true DE102004055674A1 (de) 2006-05-24

Family

ID=36313714

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004055674A Withdrawn DE102004055674A1 (de) 2004-11-18 2004-11-18 Vorrichtung und Verfahren zum Beschreiben und/oder Lesen einer Speicherzelle eines Halbleiterspeicher

Country Status (2)

Country Link
US (1) US20060133172A1 (de)
DE (1) DE102004055674A1 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7583539B2 (en) * 2006-12-30 2009-09-01 Sandisk Corporation Non-volatile storage with bias for temperature compensation
US7468920B2 (en) 2006-12-30 2008-12-23 Sandisk Corporation Applying adaptive body bias to non-volatile storage
US7468919B2 (en) * 2006-12-30 2008-12-23 Sandisk Corporation Biasing non-volatile storage based on selected word line
US7554853B2 (en) * 2006-12-30 2009-06-30 Sandisk Corporation Non-volatile storage with bias based on selective word line
US7525843B2 (en) * 2006-12-30 2009-04-28 Sandisk Corporation Non-volatile storage with adaptive body bias
US7583535B2 (en) * 2006-12-30 2009-09-01 Sandisk Corporation Biasing non-volatile storage to compensate for temperature variations
US8018780B2 (en) * 2007-01-18 2011-09-13 Texas Instruments Incorporated Temperature dependent back-bias for a memory array
US7532516B2 (en) * 2007-04-05 2009-05-12 Sandisk Corporation Non-volatile storage with current sensing of negative threshold voltages
US7606076B2 (en) * 2007-04-05 2009-10-20 Sandisk Corporation Sensing in non-volatile storage using pulldown to regulated source voltage to remove system noise
US8947158B2 (en) * 2012-09-03 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
TWI656631B (zh) * 2014-03-28 2019-04-11 日商半導體能源研究所股份有限公司 攝像裝置
CN114121058B (zh) 2020-08-27 2023-08-29 长鑫存储技术有限公司 存储器的调节方法、调节系统以及半导体器件
CN114121096B (zh) * 2020-08-27 2024-03-26 长鑫存储技术有限公司 存储器的调节方法、调节系统以及半导体器件
CN114121072B (zh) 2020-08-27 2023-12-12 长鑫存储技术有限公司 存储器的调节方法、调节系统以及半导体器件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040135621A1 (en) * 2002-10-21 2004-07-15 Masaya Sumita Semiconductor integrated circuit apparatus

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5619066A (en) * 1990-05-15 1997-04-08 Dallas Semiconductor Corporation Memory for an electronic token
US7009904B2 (en) * 2003-11-19 2006-03-07 Infineon Technologies Ag Back-bias voltage generator with temperature control

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040135621A1 (en) * 2002-10-21 2004-07-15 Masaya Sumita Semiconductor integrated circuit apparatus

Also Published As

Publication number Publication date
US20060133172A1 (en) 2006-06-22

Similar Documents

Publication Publication Date Title
DE102007022570B4 (de) Halbleiterspeichervorrichtung, Verfahren zum Betreiben einer Halbleiterspeichervorrichtung und elektronisches Gerät
DE602006000579T2 (de) Verfahren für den Betrieb eines PMC-Speichers und CBRAM-Schaltung
DE102004055674A1 (de) Vorrichtung und Verfahren zum Beschreiben und/oder Lesen einer Speicherzelle eines Halbleiterspeicher
DE4493150C2 (de) Nichtflüchtige Halbleiterspeichervorrichtung
DE60108636T2 (de) Adressierung einer speichermatrix
DE4331895A1 (de) Klemmschaltung zum Halten einer Referenzspannung auf einem vorbestimmten Pegel
DE112018003001T5 (de) Ferroelektrische 2T1C-Direktzugriffsspeicherzelle
DE112005003380T5 (de) Mehrpegel-ONO-Flash-Programmieralgorithmus zur Steuerung der Breite der Schwellwertverteilung
EP1630817A2 (de) Resistive Speicheranordnung, insbesondere CBRAM-Speicher
DE19739088A1 (de) Ferroelektrisches Halbleiterspeicherbauelement und nichtlöschendes Zugriffsverfahren hierfür
DE102010037978A1 (de) Nichtflüchtiger Speicher mit prädiktiver Programmierung
DE19704999A1 (de) Verfahren zum Programmieren eines nichtflüchtigen Speichers
DE3838961C2 (de)
DE19649410A1 (de) Nichtflüchtige Speicherzelle und Verfahren zum Programmieren derselben
DE19820491A1 (de) Nichtflüchtige Halbleiterspeichereinrichtung und Speicherzelle in einer solchen
DE19625660C2 (de) Halbleiterspeicherbaustein
DE102005052213A1 (de) Programmierverfahren und nichtflüchtiges Speicherbauelement
DE112018004134T5 (de) Schaltlogik und verfahren zur programmierung von resistiven direktzugriffs-speichervorrichtungen
DE10251220B4 (de) Halbleiterspeichervorrichtung mit Speicherzellen, die keinen Auffrischbetrieb erfordern
DE2129687B2 (de) Digitale Speicherschaltung
DE102005057788A1 (de) Dynamische Speicherschaltung und Verfahren zum Betreiben einer solchen
DE3107902C2 (de) Integrierte MOS-Schaltung
DE102008008596B4 (de) Arbeitsverfahren für eine integrierte Schaltung, integrierte Schaltungen und Verfahren zum Bestimmen eines Arbeitspunktes
DE112004000658B4 (de) Verfahren zum Programmieren einer Doppelzellenspeichereinrichtung zur Speicherung von Mehrfach-Datenzuständen pro Zelle
DE102018206813B4 (de) Magnetoresistive Speicherstrukturen mit verbesserter Erfassung und entsprechende Erfassungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal
8165 Publication of following application cancelled