KR20180043924A - 메모리 장치 및 메모리 컨트롤러를 포함하는 메모리 시스템 - Google Patents

메모리 장치 및 메모리 컨트롤러를 포함하는 메모리 시스템 Download PDF

Info

Publication number
KR20180043924A
KR20180043924A KR1020160137338A KR20160137338A KR20180043924A KR 20180043924 A KR20180043924 A KR 20180043924A KR 1020160137338 A KR1020160137338 A KR 1020160137338A KR 20160137338 A KR20160137338 A KR 20160137338A KR 20180043924 A KR20180043924 A KR 20180043924A
Authority
KR
South Korea
Prior art keywords
memory device
temperature
code
digital code
write
Prior art date
Application number
KR1020160137338A
Other languages
English (en)
Inventor
조용덕
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160137338A priority Critical patent/KR20180043924A/ko
Priority to US15/622,157 priority patent/US20180114550A1/en
Priority to CN201710963313.0A priority patent/CN107978329A/zh
Publication of KR20180043924A publication Critical patent/KR20180043924A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/229—Timing of a write operation

Abstract

본 기술은 메모리 장치 및 메모리 컨트롤러를 포함하는 메모리 시스템에 관한 것으로서, 라이트 명령에 응답해, 입력된 데이터를 제1 시간 간격으로 저장하는 메모리 장치, 및 상기 라이트 명령 및 상기 라이트 명령 이후 상기 메모리 장치의 활성화된 워드라인을 프리차지하기 위한 프리차지 명령을 생성해 상기 메모리 장치를 제어하는 컨트롤러를 제공하며, 상기 컨트롤러는 상기 메모리 장치의 온도에 따른 상기 제1 시간의 변화율을 설정하고, 설정된 변화율 및 상기 메모리 장치의 온도를 바탕으로 상기 라이트 및 프리차지 명령을 생성하는 타이밍을 조절한다.

Description

메모리 장치 및 메모리 컨트롤러를 포함하는 메모리 시스템{MEMORY SYSTEM INCLUDING MEMORY DEVICE AND MEMORY CONTROLLER}
본 발명은 메모리 장치 및 메모리 컨트롤러를 포함하는 메모리 시스템에 관한 것으로서, 더욱 상세하게는 메모리 장치의 온도에 따라 메모리 장치의 동작 타이밍을 조절하는 메모리 컨트롤러를 포함하는 메모리 시스템에 관한 것이다.
메모리 시스템은 소비자용 또는 산업용 여러 전자 장치들, 예를 들면, 컴퓨터, 휴대폰, PDA(portable digital assistant), 디지털 카메라, 게임기, 항법 장치, 등에 적용되어 주 기억 장치 또는 보조 기억 장치로 사용된다. 메모리 시스템을 구현하는 메모리 장치는 크게 휘발성 메모리 장치(Volatile memory device)와 비휘발성 메모리 장치(Nonvolatile memory device)로 구분된다.
휘발성 메모리 장치는 쓰기 및 읽기 속도가 빠르지만 전원 공급이 차단되면 저장된 데이터가 소실된다. 휘발성 메모리 장치에는 DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등이 있다. 반면, 비휘발성 메모리 장치는 쓰기 및 읽기 속도가 상대적으로 느리지만 전원 공급이 차단되더라도 저장된 데이터를 유지한다. 따라서 전원 공급 여부와 관계없이 유지되어야 할 데이터를 저장하기 위해 비휘발성 메모리 장치가 사용된다. 비휘발성 메모리 장치에는 ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable Programmable ROM), EEPROM(Electrically Erasable Programmable ROM), 플래시 메모리(Flash memory), PCRAM(Phase change Random Access Memory), MRAM(Magnetic RAM), RRAM(Resistive RAM), FRAM(Ferroelectric RAM) 등이 있다.
메모리 시스템의 동작 오류, 등을 방지하기 위해, 메모리 장치의 제조자 및 벤더들은 메모리 장치의 안전 동작을 위한 스펙(specification)을 규정한다. 이들 스펙들은 메모리 장치에서 발생할 수 있는 과도할 정도의 최악의 시나리오에 기초하고는 있지만, 메모리 장치의 실제 성능 및 조건과는 차이가 있을 수 있다.
예를 들어, DRAM에 있어서, 하나의 메모리 셀이 정상적으로 데이터를 저장하는데 요구되는 물리적인 시간이 존재한다. 즉, 데이터를 메모리 셀에 라이트한 후에 리드 동작을 에러 없이 수행하려면 일정한 시간이 요구된다. 이 것이 바로 라이트 리커버리 시간(tWR; write recovery time)이고, DRAM은 이와 관련된 특성이 스펙으로 규정될 수 있다. 라이트 리커버리 시간(tWR) 특성이 충분한 마진을 갖고 정해질 경우, 메모리 장치의 고속 동작을 저하시키는 요인이지만, 라이트 리커버리 시간(tWR) 특성을 너무 여유 없이 줄이게 되면 라이트 동작이 제대로 완료되지 못하고, 리드 에러가 발생할 수 있다.
더구나, 메모리 장치의 공정 기술이 발달하고 메모리 장치의 사이즈가 점점 줄어듦에 따라, 비트라인 또는 스토리지 노드의 저항이 증가하여 데이터를 저장하는데 요구되는 시간 역시 달라질 수 있다. 특히, 이러한 파라미터(parameter)는 메모리 장치의 동작 온도에 민감하여, 스펙에 따른 제어뿐 아니라 온도에 최적화된 제어를 통해 메모리 시스템의 성능(performance)를 향상시키는 것이 필요하다.
본 발명은 메모리 장치의 온도를 측정하고, 측정된 온도를 바탕으로 메모리 장치의 동작 타이밍을 조절함으로써, 메모리 장치의 성능이 온도에 최적화될 수 있도록 제어하는 메모리 컨트롤러 및 그를 포함하는 메모리 시스템을 제공하고자 한다.
본 발명의 일실시예에 따른 메모리 시스템은, 라이트 명령에 응답해, 입력된 데이터를 제1 시간 간격으로 저장하는 메모리 장치; 및 상기 라이트 명령 및 상기 라이트 명령 이후 상기 메모리 장치의 활성화된 워드라인을 프리차지하기 위한 프리차지 명령을 생성해 상기 메모리 장치를 제어하는 컨트롤러;를 포함하며, 상기 컨트롤러는 상기 메모리 장치의 온도에 따른 상기 제1 시간의 변화율을 설정하고, 설정된 변화율 및 상기 메모리 장치의 온도를 바탕으로 상기 라이트 및 프리차지 명령을 생성하는 타이밍을 조절할 수 있다.
본 발명의 또 다른 실시예에 따른 메모리 시스템은, 내부 온도에 따른 디지털 코드를 생성하여 출력하는 메모리 장치; 및 상기 메모리 장치의 라이트 동작을 위해 라이트 및 프리차지 명령을 생성하여 상기 메모리 장치를 제어하는 컨트롤러;를 포함하며, 상기 컨트롤러는 상기 디지털 코드를 바탕으로 상기 메모리 장치의 온도가 증가할수록 상기 라이트 및 프리차지 명령 사이의 시간 간격을 감소시킬 수 있다.
본 기술은 메모리 장치의 동작 타이밍을 상대적으로 나쁜 조건, 예를 들어, 저온에 맞춰 일률적으로 제어하는 대신, 온도에 따라 유동적으로 조절한다. 따라서, 고온에서의 메모리 장치의 성능 향상뿐 아니라, 저온에서의 메모리 장치의 안정적인 동작을 보장할 수 있다.
특히, 메모리 장치의 라이트 리커버리 시간(tWR) 특성이 온도에 따라 변하므로, 라이트 동작 이후 프리차지 동작(write to precharge) 시, 메모리 장치의 온도를 바탕으로 라이트 및 프리차지 커맨드의 생성 타이밍을 조절한다. 이로써, 고온에서 메모리 장치의 고속 동작을 가능하게 하면서, 저온에서 메모리 장치의 리드 에러가 발생하는 것을 방지할 수 있다.
도 1은 본 발명의 실시예에 따른 메모리 시스템의 구성을 도시한 블록도.
도 2는 도 1에 도시된 메모리 장치로부터 컨트롤러로 제공되는 온도 코드의 구조를 설명하기 위한 도면.
도 3은 도 1에 도시된 타이밍 스케줄러의 구성을 도시한 블록도.
도 4는 도 1에 도시된 컨트롤러에 의한 커맨드의 생성 타이밍을 도시한 도면.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
도 1은 본 발명의 실시예에 따른 메모리 시스템을 도시한 블록도이다. 도 1을 참조하면, 메모리 시스템(100)은 컨트롤러(200), 및 메모리 장치(300)를 포함할 수 있다.
메모리 시스템(100)은 호스트(미도시)의 요청에 응답하여 동작하며, 특히 호스트에 의해서 액세스되는 데이터(DATA)를 저장할 수 있다. 다시 말해, 메모리 시스템(100)은, 호스트의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 이때, 호스트의 요청에 따라, 컨트롤러(200)는 커맨드(CMD), 및 어드레스(ADD)를 생성하여 메모리 장치(300)를 제어할 수 있다.
메모리 장치(300)는 동기식 DRAM(Synchronous DRAM: SDRAM)을 포함할 수 있다. 메모리 장치(300)는 컨트롤러(200)로부터 제공되는 클럭(CLK)에 동기화되어 데이터(DATA)를 저장하고, 저장된 데이터(DATA)를 제공할 수 있다. 본 발명의 실시예에 따른 메모리 장치(300)는 온도 코드 생성부(310)를 포함할 수 있다. 온도 코드 생성부(310)는 메모리 장치(300)의 내부 온도를 모니터링하고, 모니터링된 내부 온도를 디지털 코드(OP)로 데이터(DATA)와 함께 컨트롤러(200)에 제공할 수 있다. 온도 코드 생성부(310)에 의해 생성되는 온도 코드(OP)의 구조에 대해서는 도 2를 통해 보다 더 구체적으로 설명하고자 한다.
컨트롤러(200)는 액티브 커맨드(ACT)를 제공하여 메모리 장치(300)의 행 선택 동작을 수행한다. 또한, 액티브 커맨드(ACT)를 제공한 시점으로부터 RAS(row access strobe) to CAS(column access strobe) 지연 시간(tRCD)에 대응하는 기간 이후 리드/라이트 커맨드(RD/WT)를 제공하여 메모리 장치(300)의 리드/라이트 동작을 제어한다. 이는 행 선택 동작에 의해 메모리 장치(300)에서 선택된 행(워드라인)에 연결된 메모리 셀의 데이터가 센스 앰프(미도시)에 의해 감지되고 증폭되기까지 시간이 필요하기 때문이다.
특히, 본 발명의 실시예에 따라 컨트롤러(200)는 라이트 커맨드(WT)를 제공한 시점으로부터 라이트 리커버리 시간(tWR)을 고려하여 메모리 장치(300)에서 라이트 커맨드(WT)에 따라 선택된, 즉, 활성화된 워드라인을 프리차지하기 위한 프리차지 커맨드(PRE)를 제공할 수 있다. 이때, 컨트롤러(200)는 타이밍 스케줄러(210)를 포함하고, 타이밍 스케줄러(210)는 메모리 장치(300)의 온도에 따른 라이트 리커버리 시간(tWR)의 변화율을 설정할 수 있다. 또한, 설정된 변화율과 온도 코드 생성부(310)로부터 입력된 온도 코드(OP)를 바탕으로 라이트 커맨드(WT) 및 프리차지 커맨드(PRE) 간의 생성 타이밍을 조절할 수 있다.
앞서 설명한 바와 같이, 라이트 리커버리 시간(tWR)은 메모리 장치(300)에 포함된 메모리 셀(미도시)이 정상적으로 데이터를 저장하는데 필요한 물리적인 시간에 대응할 수 있다. 이 같은 물리적인 시간은 메모리 장치(300)의 동작 온도에 민감하게 반응할 수 있으며, 특히, 메모리 셀은 고온에서보다 저온에서 정상적인 데이터를 저장하기 위해 더 긴 물리적인 시간을 요구할 수 있다.
예를 들면, DRAM 모바일 제품의 경우, 동작 온도가 90℃일 때는 라이트 리커버리 시간(tWR) 특성이 3~4ns를 나타내는 반면, 동작 온도가 -30℃일 때는 라이트 리커버리 시간(tWR) 특성이 12~15ns으로 열화 될 수 있다. 따라서, 메모리 장치(300)의 라이트 리커버리 시간(tWR) 특성을 저온에 맞출 경우 고온에서의 성능 저하를 막을 수 없고, 고온에 맞출 경우 저온에서의 라이트/리드 동작 에러를 피할 수 없다.
따라서, 본 발명의 실시예에 따른 메모리 시스템(100)은 메모리 장치(300)의 동작 온도를 측정하고, 측정된 온도를 바탕으로 라이트 리커버리 시간(tWR) 특성을 유동적으로 제어할 수 있다. 즉, 컨트롤러(200)의 타이밍 스케줄러(210)는 메모리 장치(300)의 동작 온도를 바탕으로 라이트 리커버리 시간(tWR) 특성에 대응하는 라이트 및 프리차지 커맨드(WT 및 PRE)의 생성 간격(지연)을 조절할 수 있다. 메모리 장치(300)는 이같이 생성된 라이트 및 프리차지 커맨드(WR 및 PRE)에 응답하여 조절되는 제1 시간 간격으로 데이터를 저장할 수 있다.
메모리 장치(300)의 동작 온도를 측정하기 위해, 도 1을 참조하면, 메모리 장치(300)가 내부 온도를 모니터링하는 온도 코드 생성부(310)를 포함하는 것을 도시하였다. 그러나, 본 발명이 이에 한정되는 것은 아니다. 메모리 시스템(100) 또는 컨트롤러(200)가 메모리 장치(300)의 동작 온도를 측정하기 위한 온도 센서(미도시)를 포함할 수 있다. 이하, 도 2를 참조해서, 본 발명의 실시예에 따라 메모리 장치의 동작 온도를 측정하는 동작에 대해서 보다 더 구체적으로 설명하고자 한다.
도 2는 도 1의 메모리 장치(300)로부터 컨트롤러(200)로 제공되는 온도 코드(OP)의 구조를 설명하기 위한 도면이다. 구체적으로, 메모리 장치(300)에 포함된 온도 코드 생성부(310)가 내부 온도를 모니터링하고, 모니터링된 내부 온도를 디지털 코드인 온도 코드(OP)로 생성하여 컨트롤러(200)에 제공할 수 있다. 도 2를 참조하면, 온도 코드(OP)가 6비트 데이터 구조를 갖는 것을 도시하였으나, 본 발명이 이에 한정되는 것은 아니다.
메모리 장치(300)에서 컨트롤러(200)로 제공되는 온도 코드(OP)는 메모리 장치(300)의 모니터링된 내부 온도를 나타내는 제1 코드(OP[3:5])와 제1 코드(OP[3:5])의 오프셋(offset) 및 업데이트(update) 정보를 나타내기 위한 제2 코드(OP[0:2])를 포함할 수 있다. 이 때, 제1 코드(OP[3:5])는 메모리 장치(300)의 라이트 리커버리 시간(tWR) 특성이 온도에 따라 변화는 비율을 바탕으로 설정될 수 있다.
예를 들면, 도 2에 도시된 제1 코드(OP[3:5])는 3비트 데이터로 이루어져, 각각의 데이터(000, 001, 010, 011, 100, 101, 110, 111)에 대응하는 8개의 온도 값을 나타낼 수 있다. 이 때, 온도 구간에 따라 라이트 리커버리 시간(tWR) 특성의 변화율이 다를 경우, 변화율이 큰 온도 구간에서는 제1 코드(OP[3:5])의 데이터를 촘촘히 설정하고, 반면, 변화율이 작은 온도 구간에서는 제1 코드(OP[3;5])의 데이터를 넓게 설정할 수 있다. 물론, 본 발명이 이에 한정되는 것은 아니며, 제1 코드(OP[3;5])의 데이터를 온도 구간에 따라 일정한 비율로 설정하여, 각각 동일한 온도 구간을 나타낼 수 있다. 이 경우에는, 온도 구간에 따라 라이트 리커버리 시간(tWR) 특성의 변화율을 바탕으로, 제1 코드(OP[3:5])의 데이터 각각에 해당하는 가중치(W)의 변화율이 다르게 설정될 수 있다. 이에 대해서는 도 3을 통해 보다 더 구체적으로 설명하고자 한다.
온도 코드 생성부(310)는 모니터링된 내부 온도가 설정된 온도 값을 지나 증가(또는 감소)할 경우, 대응하는 데이터(000 내지 111)로 제1 코드(OP[3:5])를 생성할 수 있다. 컨트롤러(200)는 제공된 제1 코드(OP[3:5])의 데이터(000 내지 111)를 바탕으로 라이트 및 프리차지 커맨드(WT 및 PRE)의 생성 간격에 서로 다른 가중치(1*W, 0.9*W, 0.8*W, 0.7*W, 0.6*W, 0.5*W)를 적용할 수 있다.
제2 코드(OP[0:2])는 모니터링된 내부 온도를 나타내는 제1 코드(OP[3:5])의 오프셋(offset) 및 업데이트(update) 정보를 나타낼 수 있다. 제2 코드(OP[0:2])의 제1 비트(OP[0])는 플래그(flag) 신호로써, 제1 코드(OP[3:5])의 업데이트 여부에 따라 '하이(1)'/'로우(0)'로 천이될 수 있다. 제2 코드(OP[0:2])의 제2 및 제3 비트(OP[1:2])는, 도 2에 도시된 것과 같이, 온도를 모니터링하기 위한 마진을 '마진 없음(No offset)'부터 5℃ 간격으로 네 단계로 구분할 수 있다. 이는 온도 코드 생성부(310)의 온도 센서(미도시)의 편차를 보상하기 위한 것이다. 온도 센서의 오차나 시스템 환경에 의해서 모니터링되는 온도의 편차는 달라질 수 있다. 또한, 제1 코드(OP[3:5])에 필요한 추가 정보, 등으로 인해 도 2에 도시된 온도 코드(OP)는 더 많은(또는 더 적은) 비트 데이터를 포함할 수 있다.
도 3은 도 1에 도시된 타이밍 스케줄러(210)의 구성을 나타내는 도면이다. 도 3을 참조하면, 타이밍 스케줄러(210)는 수신부(410), 래치부(420), 디코더(430), 및 제어 로직(440)을 포함할 수 있다.
우선, 수신부(410)는 메모리 장치(300)로부터 온도 코드(OP)를 입력 받을 수 있다. 특히, 제1 코드(OP[3:5])의 업데이트 여부를 나타내는 제2 코드(OP[0])에 응답하여, 제1 코드(OP[3:5])를 내부 회로로 전송할 수 있다. 수신부(410)는 제1 코드(OP[3:5])의 각각의 비트들에 대응하는 제1 내지 제3 전송 게이트들(411 내지 413)을 포함할 수 있다. 각각의 전송 게이트(411 내지 413)는 제2 코드(OP[0])에 응답하여 제1 코드(OP[3:5])의 해당하는 비트를 래치부(420)로 전송할 수 있다. 예를 들어, 제2 코드(OP[0])가 로직 '하이(1)'로 활성화되면, 전송 게이트(411 내지 413)는 턴-온 되어 해당 비트를 전송하고, 제2 코드(OP[0])가 로직 '로우(0)'로 비활성화되면, 전송 게이트(411 내지 413)는 턴-오프 되어 해당 비트를 차단할 수 있다.
래치부(420)는 수신부(410)로부터 전송되는 제1 코드(OP[3:5])를 저장하고 디코더(430)로 전달한다. 제2 코드(OP[0])가 활성화되어 업데이트된 제1 코드(OP[3:5])가 입력되면, 래치부(420)는 입력된 제1 코드(OP[3:5])를 저장하고 디코더(430)로 전달한다. 제2 코드(OP[0])가 비활성화되면 래치부(420)는 이전 저장된 값을 유지한다. 래치부(420)는 제1 코드(OP[3:5])의 각각의 비트들에 대응하는 제1 내지 제3 래치 회로들(421 내지 423)을 포함할 수 있다.
디코더(430)는 제1 코드(OP[3:5])를 디코딩하여 해당하는 선택 신호를 출력할 수 있다. 도 3에 도시된 것과 같이, 디코더(430)는 3비트 신호를 디코딩하여 8비트 신호를 출력하는 멀티플렉서(multiplexer)를 포함할 수 있다. 하지만, 도 2에 도시된 것과 같이, 제1 코드(OP[3:5])의 제1 및 제2 데이터(000 및 111)는 메모리 장치(300)의 온도가 허용 범위를 초과(-30℃ 미만, 또는 90℃ 이상)한 것을 나타낸다. 따라서, 제1 코드(OP[3:5])의 제1 및 제2 데이터(000 및 111)에 따라 선택 신호는 활성화되지 않고, 디코더(430)는 제1 코드(OP[3:5])의 나머지 데이터(001 내지 110)에 대응하여 제1 내지 제6 선택 신호들(S1 내지 S6)을 제어 로직(440)으로 출력할 수 있다.
제어 로직(440)는 디코더(430)로부터 수신되는 제1 내지 제6 선택 신호들(S1 내지 S6)에 대응하여 제1 내지 제6 레지스터들(441 내지 446)을 포함할 수 있다. 제1 내지 제6 레지스터들(441 내지 446)은 각각 서로 다른 가중치(1*W 내지 0.5*W)를 저장할 수 있다. 앞서 설명한 것과 같이, 제1 내지 제6 레지스터들(441 내지 446)에 저장된 가중치(1*W 내지 0.5*W)는 메모리 장치(300)의 라이트 리커버리 시간(tWR) 특성이 온도에 따라 변화는 비율을 바탕으로 설정될 수 있다. 즉, 온도 구간에 따라 라이트 리커버리 시간(tWR) 특성의 변화율이 다를 경우, 변화율이 큰 온도 구간에서는 가중치(W)의 변화율을 증가시키고, 반면, 변화율이 작은 온도 구간에서는 가중치(W)의 변화율을 감소시킬 수 있다.
결국, 제어 로직(440)은 제1 내지 제6 선택 신호들(S1 내지 S6)에 응답하여, 해당하는 레지스터(441 내지 446)에 저장된 가중치(1*W 내지 0.5*W)를 선택하고 선택된 가중치를 출력할 수 있다. 즉, 제1 내지 제6 선택 신호들(S1 내지 S6)은 메모리 장치(330)의 모니터링된 온도를 나타내는 온도 코드(OP)를 바탕으로 활성화되므로, 제어 로직(440)는 모니터링된 온도에 따라 서로 다른 가중치를 선택하여 출력할 수 있다.
제어 로직(440)에 의해 선택된 가중치는 컨트롤러(200)에서 커맨드를 생성하는 로직에 적용될 수 있다. 특히, 본 발명의 실시예에 따라, 선택된 가중치는 라이트 및 프리차지 커맨드(WT 및 PRE)를 생성하는 로직에 적용될 수 있다. 이때, 가중치는 지연 시간을 나타낼 수 있다. 예를 들면, 컨트롤러(200)는 커맨드를 생성하기 위한 함수 생성부(450, 도 4 참조)를 더 포함할 수 있고, 함수 생성부는 적용된 가중치에 따른 지연 시간을 바탕으로 라이트 및 프리차지 커맨드(WT 및 PRE) 사이의 간격을 조절하여 각각의 커맨드를 생성할 수 있다.
도 4는 도 1에 도시된 컨트롤러(200)에 의한 커맨드의 생성 타이밍을 도시한 도면이다.
앞서 설명한 것과 같이, 컨트롤러(200)는 라이트 동작을 위해 우선 액티브 커맨드(ACT)를 제공하여 메모리 장치(300)의 행 선택 동작을 수행할 수 있다. 그리고, 컨트롤러(200)는 라이트 커맨드(WT)와 함께 라이트 데이터를 제공하여 메모리 장치(300)가 선택된 메모리 셀에 라이트 데이터를 저장할 수 있도록 제어한다. 컨트롤러(200)는, 본 발명의 실시예에 따라 라이트 커맨드(WT)가 제공된 시점으로부터 타이밍을 조절하여 프리차지 커맨드(PRE)를 제공할 수 있다.
예를 들어, 메모리 장치(300)의 온도 코드 생성부(310)로부터 생성된 온도 코드(OP), 즉, 제1 코드(OP[3:5])가 제3 데이터(001)를 나타내는 경우(도 4의 첫 번째 타이밍도 참조), 컨트롤러(200)의 타이밍 스케줄러(210)는 제3 데이터(001)를 바탕으로 제1 가중치(1*W)를 선택할 수 있다. 이에 따라, 컨트롤러(200)의 함수 생성부(450)는 라이트 커맨드(WT)를 생성하고 제1 가중치(1*W)에 해당하는 지연 시간이 경과할 때, 프리차지 커맨드(PRE)를 생성할 수 있다. 즉, 제1 코드(OP[3:5])의 제3 데이터(001)는 메모리 장치(300)가 동작 허용 범위 중 최저 온도(약, -30℃)에서 동작함을 나타낸다. 따라서, 메모리 장치(300)의 라이트 리커버리 시간(tWR) 특성은 가장 큰 값을 가질 수 있고, 컨트롤러(200)는 가장 큰 값을 갖는 제1 가중치(1*W)에 해당하는 지연 시간으로 라이트 및 프리차지 커맨드(WT 및 PRE)를 생성할 수 있다.
도 4에 차례로 도시된 타이밍도를 참조하면, 메모리 장치(300)의 온도가 증가할수록(약 -30℃ → 약 90℃), 타이밍 스케줄러(210)에 의해 적용되는 가중치는 작아질 수 있다(1*W → 0.5*W). 가중치가 작아지는 비율(1*W, 0.9*W, ?, 0.5*W)은 메모리 장치(300)의 라이트 리커버리 시간(tWR) 특성이 온도에 따라 변하는 비율을 바탕으로 설정될 수 있다.
도 4의 마지막 타이밍도를 참조하면, 온도 코드 생성부(310)로부터 생성된 온도 코드(OP), 즉, 제1 코드(OP[3:5])가 제4 데이터(110)를 나타내는 경우, 타이밍 스케줄러(210)는 제2 가중치(0.5*W)를 선택하고, 함수 생성부(450)는 라이트 커맨드(WT)를 생성하고 제2 가중치(0.5*W)에 해당하는 지연 시간이 경과한 후, 프리차지 커맨드(PRE)를 생성할 수 있다. 즉, 제1 코드(OP[3:5])의 제4 데이터(110)는 메모리 장치(300)가 동작 허용 범위 중 최고 온도(약, 90℃)에서 동작함을 나타낸다. 따라서, 메모리 장치(300)의 라이트 리커버리 시간(tWR) 특성은 가장 작은 값을 가질 수 있고, 컨트롤러(200)는 가장 작은 값을 갖는 제2 가중치(0.5*W)에 해당하는 지연 시간으로 라이트 및 프리차지 커맨드(WT 및 PRE)를 생성할 수 있다. 도 4에 도시된 컨트롤러(200)에 의해 적용되는 가중치의 개수나 변화율은 메모리 장치(300)의 라이트 리커버리 시간(tWR) 특성이 온도에 따라 변하는 비율에 따라 다양하게 결정될 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 이상에서 기술된 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (20)

  1. 라이트 명령에 응답해, 입력된 데이터를 제1 시간 간격으로 저장하는 메모리 장치; 및
    상기 라이트 명령 및 상기 라이트 명령 이후 상기 메모리 장치의 활성화된 워드라인을 프리차지하기 위한 프리차지 명령을 생성해 상기 메모리 장치를 제어하는 컨트롤러;를 포함하며,
    상기 컨트롤러는 상기 메모리 장치의 온도에 따른 상기 제1 시간의 변화율을 설정하고, 설정된 변화율 및 상기 메모리 장치의 온도를 바탕으로 상기 라이트 및 프리차지 명령을 생성하는 타이밍을 조절하는,
    메모리 시스템.
  2. 제1항에 있어서,
    상기 컨트롤러는 상기 메모리 장치의 온도를 나타내는 디지털 코드에 응답하여 상기 설정된 변화율에 따라 상기 라이트 및 프리차지 명령을 생성하는 시간 간격을 조절하는 타이밍 스케줄러를 포함하는 메모리 시스템.
  3. 제2항에 있어서,
    상기 타이밍 스케줄러는,
    상기 디지털 코드를 수신하고, 업데이트 여부에 따라 수신된 디지털 코드를 내부 회로로 전달하는 수신부;
    상기 전달된 디지털 코드를 저장하는 래치부;
    상기 래치부에 저장된 디지털 코드를 디코딩하여 복수의 선택 신호들 중 해당하는 신호를 활성화하는 디코더; 및
    상기 활성화된 선택 신호에 응답해 복수의 가중치 중 해당하는 가중치를 적용하는 제어 로직;를 포함하는 메모리 시스템.
  4. 제3항에 있어서,
    상기 제어 로직은 각각 상기 복수의 가중치를 저장하는 복수의 레지스터를 포함하고, 상기 복수의 가중치는 상기 설정된 변화율을 바탕으로 결정되는 값을 가지는 메모리 시스템.
  5. 제4항에 있어서,
    상기 복수의 가중치는 상기 라이트 및 프리차지 명령 사이의 지연 시간을 나타내는 메모리 시스템.
  6. 제5항에 있어서,
    상기 컨트롤러는 상기 적용된 가중치에 따른 지연 시간을 바탕으로 상기 라이트 및 프리차지 명령을 생성하는 함수 생성부를 더 포함하는 메모리 시스템.
  7. 제2항에 있어서,
    상기 메모리 장치는 내부 온도를 모니터링하고, 모니터링된 내부 온도를 상기 디지털 코드로 생성하는 온도 코드 생성부를 포함하는 메모리 시스템.
  8. 제7항에 있어서,
    상기 메모리 장치는 리드 명령에 응답해, 상기 디지털 코드를 리드 데이터와 함께 상기 컨트롤러로 제공하는 메모리 시스템.
  9. 제2항에 있어서,
    상기 디지털 코드는,
    상기 메모리 장치의 온도를 나타내는 제1 코드; 및
    상기 제1 코드의 오프셋 및 업데이트 정보를 나타내는 제2 코드;를 포함하는 메모리 시스템.
  10. 제1항에 있어서,
    상기 제1 시간은 상기 메모리 장치에 포함된 메모리 셀이 정상적으로 데이터를 저장하는데 필요한 물리적인 시간에 대응하는 메모리 시스템.
  11. 내부 온도에 따른 디지털 코드를 생성하여 출력하는 메모리 장치; 및
    상기 메모리 장치의 라이트 동작을 위해 라이트 및 프리차지 명령을 생성하여 상기 메모리 장치를 제어하는 컨트롤러;를 포함하며,
    상기 컨트롤러는 상기 디지털 코드를 바탕으로 상기 메모리 장치의 온도가 증가할수록 상기 라이트 및 프리차지 명령 사이의 시간 간격을 감소시키는,
    메모리 시스템.
  12. 제11항에 있어서,
    상기 컨트롤러는 상기 디지털 코드를 바탕으로 선택되는 가중치를 이용해 상기 라이트 및 프리차지 명령을 생성하는 시간 간격을 조절하는 타이밍 스케줄러를 포함하는 메모리 시스템.
  13. 제12항에 있어서,
    상기 타이밍 스케줄러는,
    상기 디지털 코드를 수신하고, 업데이트 여부에 따라 수신된 디지털 코드를 내부 회로로 전달하는 수신부;
    상기 전달된 디지털 코드를 저장하는 래치부;
    상기 래치부에 저장된 디지털 코드를 디코딩하여 복수의 선택 신호들 중 해당하는 신호를 활성화하는 디코더; 및
    상기 활성화된 선택 신호에 응답해 복수의 가중치 중 해당하는 가중치를 적용하는 제어 로직;를 포함하는 메모리 시스템.
  14. 제13항에 있어서,
    상기 메모리 장치의 온도가 증가할수록, 상기 제어 로직에 의해 적용되는 가중치는 감소하는 메모리 시스템.
  15. 제14항에 있어서,
    상기 컨트롤러는 상기 제어 로직에 의해 적용되는 가중치를 바탕으로, 상기 메모리 장치의 온도가 증가할수록 감소하는 지연 시간으로 상기 라이트 및 프리차지 명령을 생성하는 함수 생성부를 더 포함하는 메모리 시스템.
  16. 제11항에 있어서,
    상기 메모리 장치는 입력된 데이터를 저장하는데 필요한 시간이 상기 메모리 장치의 온도에 따라 변하는 비율을 바탕으로, 상기 내부 온도에 따른 디지털 코드를 생성하는 메모리 시스템.
  17. 제16항에 있어서,
    상기 메모리 장치가 입력된 데이터를 저장하는데 필요한 시간은 상기 메모리 장치에 포함된 메모리 셀이 정상적으로 데이터를 저장하는데 필요한 물리적인 시간에 대응하는 메모리 시스템.
  18. 제11항에 있어서,
    상기 메모리 장치는 내부 온도를 모니터링하고, 모니터링된 내부 온도를 상기 디지털 코드로 생성하는 온도 코드 생성부를 포함하는 메모리 시스템.
  19. 제18항에 있어서,
    상기 메모리 장치는 리드 명령에 응답해, 상기 디지털 코드를 리드 데이터와 함께 상기 컨트롤러로 제공하는 메모리 시스템.
  20. 제11항에 있어서,
    상기 디지털 코드는,
    상기 메모리 장치의 내부 온도를 나타내는 제1 코드; 및
    상기 제1 코드의 오프셋 및 업데이트 정보를 나타내는 제2 코드;를 포함하는 메모리 시스템.
KR1020160137338A 2016-10-21 2016-10-21 메모리 장치 및 메모리 컨트롤러를 포함하는 메모리 시스템 KR20180043924A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160137338A KR20180043924A (ko) 2016-10-21 2016-10-21 메모리 장치 및 메모리 컨트롤러를 포함하는 메모리 시스템
US15/622,157 US20180114550A1 (en) 2016-10-21 2017-06-14 Memory system including memory device and memory controller
CN201710963313.0A CN107978329A (zh) 2016-10-21 2017-10-17 包括存储器件和存储器控制器的存储系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160137338A KR20180043924A (ko) 2016-10-21 2016-10-21 메모리 장치 및 메모리 컨트롤러를 포함하는 메모리 시스템

Publications (1)

Publication Number Publication Date
KR20180043924A true KR20180043924A (ko) 2018-05-02

Family

ID=61970375

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160137338A KR20180043924A (ko) 2016-10-21 2016-10-21 메모리 장치 및 메모리 컨트롤러를 포함하는 메모리 시스템

Country Status (3)

Country Link
US (1) US20180114550A1 (ko)
KR (1) KR20180043924A (ko)
CN (1) CN107978329A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022114273A1 (ko) * 2020-11-25 2022-06-02 오픈엣지테크놀로지 주식회사 메모리 컨트롤러 및 이를 이용한 메모리 열 쓰로틀링 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190047451A (ko) * 2017-10-27 2019-05-08 에스케이하이닉스 주식회사 저항 변화 메모리 장치를 구비한 반도체 메모리 시스템 및 그 구동 방법
CN114121058B (zh) 2020-08-27 2023-08-29 长鑫存储技术有限公司 存储器的调节方法、调节系统以及半导体器件
CN114121096B (zh) 2020-08-27 2024-03-26 长鑫存储技术有限公司 存储器的调节方法、调节系统以及半导体器件
CN114121072B (zh) 2020-08-27 2023-12-12 长鑫存储技术有限公司 存储器的调节方法、调节系统以及半导体器件
CN114141287B (zh) * 2020-09-04 2024-03-26 长鑫存储技术有限公司 存储装置的读写方法及存储装置
EP4024396B1 (en) * 2020-09-04 2023-12-20 Changxin Memory Technologies, Inc. Read/write method for storage device, and storage device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100487522B1 (ko) * 2002-04-01 2005-05-03 삼성전자주식회사 반도체 메모리 장치의 동작 주파수에 따라 기입 회복시간을 제어하는 프리차아지 제어 회로 및 기입 회복 시간제어 방법
KR101504340B1 (ko) * 2008-11-04 2015-03-20 삼성전자주식회사 온도 보상 기능을 가지는 불휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템
KR101172183B1 (ko) * 2010-09-27 2012-08-07 현대자동차주식회사 차량의 배터리 ｓｏｈ 추정 장치 및 방법
KR102098248B1 (ko) * 2013-06-03 2020-04-07 삼성전자 주식회사 온도에 따라 완화된 타이밍 요건으로 사용되는 메모리 장치 및 이를 이용하는 메모리 콘트롤러
US9257167B2 (en) * 2014-03-13 2016-02-09 Katsuyuki Fujita Resistance change memory
US9678490B2 (en) * 2014-06-23 2017-06-13 Dell Products L.P. Systems and methods for temperature-based performance optimization of memory devices

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022114273A1 (ko) * 2020-11-25 2022-06-02 오픈엣지테크놀로지 주식회사 메모리 컨트롤러 및 이를 이용한 메모리 열 쓰로틀링 방법
WO2022114523A1 (ko) * 2020-11-25 2022-06-02 오픈엣지테크놀로지 주식회사 메모리장치에 제공되는 명령의 총 제한개수를 가변하는 메모리 컨트롤러 및 이를 이용한 메모리 열 쓰로틀링 방법
WO2022114524A1 (ko) * 2020-11-25 2022-06-02 오픈엣지테크놀로지 주식회사 메모리장치에 제공되는 명령들 간의 최소 시간격을 가변하는 메모리 컨트롤러 및 이를 이용한 메모리 열 쓰로틀링 방법

Also Published As

Publication number Publication date
CN107978329A (zh) 2018-05-01
US20180114550A1 (en) 2018-04-26

Similar Documents

Publication Publication Date Title
KR20180043924A (ko) 메모리 장치 및 메모리 컨트롤러를 포함하는 메모리 시스템
US6756856B2 (en) Clock generation circuits and integrated circuit memory devices for controlling a clock period based on temperature and methods for using the same
CN110800058B (zh) 用于使用共享地址路径在存取存储器排组的同时刷新另一存储器排组的系统和方法
KR102315277B1 (ko) 리프레쉬 특성이 개선된 반도체 메모리 장치
KR102438991B1 (ko) 메모리 장치 및 그것의 동작 방법
US11481279B2 (en) Apparatus including refresh controller controlling refresh operation responsive to data error
KR102279502B1 (ko) 어레이 리셋 모드 작동을 위한 시스템 및 방법
US7477563B2 (en) Dynamic random access memory device and associated refresh cycle
US20110122716A1 (en) Dynamic random access memory device and method of determining refresh cycle thereof
KR20160094676A (ko) 메모리 장치 및 이를 포함하는 메모리 시스템
KR20120028166A (ko) 저항성 메모리 장치 및 저항성 메모리 장치의 리프레시 제어 방법
TW201911049A (zh) 用於在記憶體裝置中之多種操作模式的共享位址計數器
KR20160122586A (ko) 반도체장치 및 이를 포함하는 반도체시스템
KR20190068301A (ko) 지연 고정 루프를 포함하는 메모리 장치 및 메모리 장치의 동작 방법
US9666247B2 (en) Semiconductor memory apparatus
KR20200043017A (ko) 메모리 모듈, 메모리 시스템 및 메모리 모듈의 동작 방법
US20120063210A1 (en) Semiconductor Device
US20100097874A1 (en) Method and apparatus for performing refreshes
US9659608B2 (en) Semiconductor memory apparatus, and method for training reference voltage
KR20150105048A (ko) 반도체 메모리 장치
KR20170109143A (ko) 반도체장치 및 반도체시스템
US11869569B2 (en) Semiconductor memory device and memory system
US8107302B2 (en) Semiconductor integrated circuit device for controlling a sense amplifier
KR102621098B1 (ko) 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
KR100444703B1 (ko) 네트워크 상 높은 버스 효율을 갖는 메모리 장치 및 그동작 방법, 그리고 이를 포함하는 메모리 시스템