KR20170109143A - 반도체장치 및 반도체시스템 - Google Patents

반도체장치 및 반도체시스템 Download PDF

Info

Publication number
KR20170109143A
KR20170109143A KR1020160032407A KR20160032407A KR20170109143A KR 20170109143 A KR20170109143 A KR 20170109143A KR 1020160032407 A KR1020160032407 A KR 1020160032407A KR 20160032407 A KR20160032407 A KR 20160032407A KR 20170109143 A KR20170109143 A KR 20170109143A
Authority
KR
South Korea
Prior art keywords
signal
codes
refresh
sensing
addresses
Prior art date
Application number
KR1020160032407A
Other languages
English (en)
Other versions
KR102427894B1 (ko
Inventor
문홍기
황정태
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160032407A priority Critical patent/KR102427894B1/ko
Priority to US15/218,544 priority patent/US9653145B1/en
Publication of KR20170109143A publication Critical patent/KR20170109143A/ko
Application granted granted Critical
Publication of KR102427894B1 publication Critical patent/KR102427894B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K13/00—Thermometers specially adapted for specific purposes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/783—Masking faults in memories by using spares or by reconfiguring using programmable devices with refresh of replacement cells, e.g. in DRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Abstract

반도체시스템은 제1 내지 제N+1 커맨드어드레스를 출력하고, 감지신호를 입력 받아 온도센서의 정상동작여부를 감지하는 제1 반도체장치 및 상기 제N+1 커맨드어드레스에 응답하여 테스트모드에 진입하고, 상기 제1 내지 제N 커맨드어드레스와 상기 온도센서에서 생성되는 제1 내지 제N 센싱코드를 비교하여 상기 감지신호를 생성하며, 상기 제1 내지 제N 커맨드어드레스에 의해 펄스생성 주기가 조절되는 리프레쉬신호에 응답하여 리프레쉬동작을 수행하는 제2 반도체장치를 포함한다.

Description

반도체장치 및 반도체시스템{SEMICONDUCTOR DEVICE AND SEMICONDUCTOR SYSTEM}
본 발명은 리프레쉬 주기를 조절할 수 있는 반도체장치 및 반도체시스템에 관한 것이다.
반도체장치 중 DRAM은 SRAM(Static Random Access Memory)이나 플레쉬 메모리(Flash Memory)와 달리 시간이 흐름에 따라 메모리셀에 저장된 정보가 사라지는 현상이 발생한다. 이러한 현상을 방지하기 위하여 외부에서 일정 주기마다 메모리셀에 저장된 정보를 다시 기입해주는 동작을 수행하도록 하고 있으며, 이러한 일련의 동작을 리프레쉬라고 한다. 리프레쉬는 메모리셀 등이 가지는 리텐션 타임(Retention Time)안에 적어도 한 번씩 워드라인을 활성화해서 데이터를 센싱하여 증폭시켜 주는 방식으로 행해진다. 여기서, 리텐션 타임(Retention Time)이란 메모리셀에 어떤 데이터를 기록한 후 리프레쉬 없이 데이터가 메모리셀에 유지될 수 있는 시간을 말한다.
한편, 메모리셀의 리텐션 타임(Retention Time)은 온도에 따라서도 매우 민감하게 변화된다. 따라서, 반도체장치의 내부온도의 변화에 따라서 반도체시스템 내에 있는 회로 블럭들의 동작조건을 조절할 필요가 생길 수 있다. 반도체시스템의 내부온도 변화에 따른 동작 조건 조절에는 DTSR(Digital Temperature Sensor Regulator), ATSR(Analog Temp Sensor Regulator) 및 TCSR(Temperature Compensated Self Refresh) 등의 온도센서가 사용된다.
본 발명은 테스트모드에서 내부온도와 상관없이 리프레쉬 주기를 조절할 수 있는 반도체장치 및 반도체시스템을 제공한다.
이를 위해 본 발명은 내부온도를 감지하여 제1 내지 제N 센싱코드를 생성하는 온도센서, 제1 내지 제N 커맨드어드레스를 저장하고, 저장된 상기 제1 내지 제N 커맨드어드레스를 제1 내지 제N 모드어드레스로 출력하며, 감지신호를 저장하고, 저장된 상기 감지신호를 출력하는 레지스터, 제N+1 커맨드어드레스에 응답하여 상기 제1 내지 제N 모드어드레스와 상기 제1 내지 제N 센싱코드를 비교하여 상기 감지신호를 생성하고, 상기 제1 내지 제N 모드어드레스로부터 제2N 온도코드를 생성하며, 상기 제1 내지 제N 모드어드레스에 의해 펄스생성 주기가 조절되는 리프레쉬신호를 생성하는 리프레쉬제어회로 및 상기 리프레쉬신호에 응답하여 리프레쉬동작을 수행하는 내부회로를 포함하는 반도체장치를 제공한다.
또한, 본 발명은 제1 내지 제N+1 커맨드어드레스를 출력하고, 감지신호를 입력 받아 온도센서의 정상동작여부를 감지하는 제1 반도체장치 및 상기 제N+1 커맨드어드레스에 응답하여 테스트모드에 진입하고, 상기 제1 내지 제N 커맨드어드레스와 상기 온도센서에서 생성되는 제1 내지 제N 센싱코드를 비교하여 상기 감지신호를 생성하며, 상기 제1 내지 제N 커맨드어드레스에 의해 펄스생성 주기가 조절되는 리프레쉬신호에 응답하여 리프레쉬동작을 수행하는 제2 반도체장치를 포함하는 반도체시스템을 제공한다.
또한, 본 발명은 제1 내지 제N+1 커맨드어드레스를 출력하고, 내부온도를 감지하여 상기 내부온도 정보를 포함하는 제1 내지 제N 센싱코드를 출력하며, 감지신호를 입력 받아 온도센서의 정상동작여부를 감지하는 제1 반도체장치 및 상기 제N+1 커맨드어드레스에 응답하여 테스트모드에 진입하고, 상가 제1 내지 제N 커맨드어드레스와 상기 제1 내지 제N 센싱코드를 비교하여 상기 감지신호를 생성하며, 상기 제1 내지 제N 커맨드어드레스에 의해 펄스생성 주기가 조절되는 리프레쉬신호에 응답하여 리프레쉬동작을 수행하는 제2 반도체장치를 포함하는 반도체시스템을 제공한다.
본 발명에 의하면 테스트모드에서 내부온도와 상관없이 리프레쉬 주기를 조절하여 테스트시간을 감소할 수 있는 효과가 있다.
또한, 본 발명에 의하면 설정온도정보와 내부온도정보를 비교하여 온도센서의 동작 정확성을 감지할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 반도체시스템의 구성을 도시한 블럭도이다.
도 2는 도 1에 도시된 본 발명의 일 실시예에 따른 반도체시스템에 적용되는 설정온도구간을 설명하기 위한 표이다.
도 3은 도 1에 도시된 반도체시스템에 포함된 리프레쉬제어회로의 일 실시예에 따른 내부 구성을 도시한 블럭도이다.
도 4는 도 3에 도시된 리프레쉬제어회로에 포함된 선택전달회로의 일 실시예에 따른 회로도이다.
도 5는 도 3에 도시된 리프레쉬제어회로에 포함된 리프레쉬신호생성회로의 일 실시예에 따른 내부 구성을 도시한 블럭도이다.
도 6은 도 5에 도시된 리프레쉬제어회로에 포함된 코드비교회로의 일 실시예에 따른 회로도이다.
도 7은 본 발명의 또 다른 실시예에 따른 반도체시스템의 구성을 도시한 블럭도이다.
도 8은 도 1 내지 도 7에 도시된 반도체장치 및 반도체시스템이 적용된 전자시스템의 일 실시예에 따른 구성을 도시한 도면이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1에 도시된 바와 같이 본 발명의 일 실시예에 따른 반도체시스템은 제1 반도체장치(1) 및 제2 반도체장치(2)를 포함할 수 있다. 제2 반도체장치(2)는 제1 패드(11), 제2 패드(12), 온도센서(20), 레지스터(30), 리프레쉬제어회로(40) 및 내부회로(50)를 포함할 수 있다.
제1 반도체장치(1)는 제1 내지 제4 커맨드어드레스(CA<1:4>)를 출력하고, 감지신호(DET)를 입력 받아 온도센서(20)의 정상동작 여부를 감지할 수 있다. 제1 커맨드어드레스(CA<1>)는 설정온도정보에 따라 리프레쉬 동작 주기를 조절할 수 있는 테스트모드에 진입하기 위한 신호로 설정될 수 있다. 제2 내지 제4 커맨드어드레스(CA<2:4>)는 설정온도 구간을 설정하기 위한 신호로 설정될 수 있다. 설정온도 구간을 설정하기 위한 제2 내지 제4 커맨드어드레스(CA<2:4>)의 비트수는 3비트로 설정되어 있지만 설정온도구간의 수에 따라 다양하게 설정될 수 있다.
온도센서(20)는 내부온도를 감지하여 제1 내지 제3 센싱코드(SC<1:3>)를 생성할 수 있다. 제1 내지 제3 센싱코드(SC<1:3>)는 내부온도정보를 포함하는 신호로 설정될 수 있다. 제1 내지 제3 센싱코드(SC<1:3>)의 비트수는 3비트로 설정되어 있지만 내부온도구간의 수에 따라 다양하게 설정될 수 있다. 온도센서(20)는 일반적인 DTSR(Digital Temperature Sensor Regulator), ATSR(Analog Temp Sensor Regulator) 및 TCSR(Temperature Compensated Self Refresh) 등으로 구현될 수 있다.
레지스터(30)는 제1 패드(11)를 통해 입력되는 제2 내지 제4 커맨드어드레스(CA<2:4>)를 저장하고, 저장된 제2 내지 제4 커맨드어드레스(CA<2:4>)를 제1 내지 제3 모드어드레스(MA<1:3>)로 출력할 수 있다. 레지스터(30)는 감지신호(DET)를 저장하고, 저장된 감지신호(DET)를 제2 패드(12)로 출력할 수 있다. 레지스터(30)는 제1 내지 제8 온도코드(TC<1:8>)를 저장할 수 있다. 레지스터(20)는 다수의 레지스터를 포함하는 구성으로 구현되는 MRS(Mode Register Set)으로 구현될 수 있다.
리프레쉬제어회로(40)는 제1 패드(11)를 통해 입력되는 제1 커맨드어드레스(CA<1>)에 응답하여 테스트모드에 진입하고, 제1 내지 제3 모드어드레스(MA<1:3>)와 제1 내지 제3 센싱코드(SC<1:3>)를 비교하여 감지신호(DET)를 생성할 수 있다. 리프레쉬제어회로(40)는 테스트모드에서 제1 내지 제3 모드어드레스(MA<1:3>)로부터 제1 내지 제8 온도코드(TC<1:8>)를 생성할 수 있다. 리프레쉬제어회로(40)는 제1 내지 제3 모드어드레스(MA<1:3>)에 의해 펄스생성 주기가 조절되는 리프레쉬신호(REF)를 생성할 수 있다.
내부회로(50)는 리프레쉬신호(REF)에 응답하여 리프레쉬동작을 수행하는 일반적인 메모리회로로 구현될 수 있다.
이와 같이 구성되는 본 발명의 일 실시예에 따른 제2 반도체장치(2)는 제1 커맨드어드레스(CA<1>)에 응답하여 테스트모드에 진입하고, 제2 내지 제4 커맨드어드레스(CA<2:4>)와 온도센서에서 생성되는 제1 내지 제3 센싱코드(SC<1:3>)를 비교하여 감지신호(DET)를 생성하며, 제2 내지 제4 커맨드어드레스(CA<2:4>)에 의해 펄스생성 주기가 조절되는 리프레쉬신호(REF)에 응답하여 리프레쉬동작을 수행할 수 있다.
도 2를 참고하여 본 발명의 일 실시예에 따른 제1 내지 제4 커맨드어드레스(CA<1:4>)의 레벨조합에 따른 설정온도구간을 설명하면 다음과 같다.
설명에 앞서 본 발명의 일 실시예에 따른 반도체시스템이 테스트모드에 진입하기 위한 경우 제1 커맨드어드레스(CA<1>)는 로직하이레벨(H)로 생성된다.
설정온도구간이 100℃ 초과인 경우 제2 커맨드어드레스(CA<2>)는 로직로우레벨(L)로 생성되고, 제3 커맨드어드레스(CA<3>)는 로직로우레벨(L)로 생성되며, 제4 커맨드어드레스(CA<4>)는 로직로우레벨(L)로 생성된다.
설정온도구간이 81℃ ~ 100℃인 경우 제2 커맨드어드레스(CA<2>)는 로직하이레벨(H)로 생성되고, 제3 커맨드어드레스(CA<3>)는 로직로우레벨(L)로 생성되며, 제4 커맨드어드레스(CA<4>)는 로직로우레벨(L)로 생성된다.
설정온도구간이 61℃ ~ 80℃인 경우 제2 커맨드어드레스(CA<2>)는 로직로우레벨(L)로 생성되고, 제3 커맨드어드레스(CA<3>)는 로직하이레벨(H)로 생성되며, 제4 커맨드어드레스(CA<4>)는 로직로우레벨(L)로 생성된다.
설정온도구간이 51℃ ~ 60℃인 경우 제2 커맨드어드레스(CA<2>)는 로직하이레벨(H)로 생성되고, 제3 커맨드어드레스(CA<3>)는 로직하이레벨(H)로 생성되며, 제4 커맨드어드레스(CA<4>)는 로직로우레벨(L)로 생성된다.
설정온도구간이 41℃ ~ 50℃인 경우 제2 커맨드어드레스(CA<2>)는 로직로우레벨(L)로 생성되고, 제3 커맨드어드레스(CA<3>)는 로직로우레벨(L)로 생성되며, 제4 커맨드어드레스(CA<4>)는 로직하이레벨(H)로 생성된다.
설정온도구간이 31℃ ~ 40℃인 경우 제2 커맨드어드레스(CA<2>)는 로직하이레벨(H)로 생성되고, 제3 커맨드어드레스(CA<3>)는 로직로우레벨(L)로 생성되며, 제4 커맨드어드레스(CA<4>)는 로직하이레벨(H)로 생성된다.
설정온도구간이 21℃ ~ 30℃인 경우 제2 커맨드어드레스(CA<2>)는 로직로우레벨(L)로 생성되고, 제3 커맨드어드레스(CA<3>)는 로직하이레벨(H)로 생성되며, 제4 커맨드어드레스(CA<4>)는 로직하이레벨(H)로 생성된다.
설정온도구간이 20℃ 이하인 경우 제2 커맨드어드레스(CA<2>)는 로직하이레벨(H)로 생성되고, 제3 커맨드어드레스(CA<3>)는 로직하이레벨(H)로 생성되며, 제4 커맨드어드레스(CA<4>)는 로직하이레벨(H)로 생성된다.
한편, 온도센서(20)에서 내부온도에 따라 생성되는 제1 내지 제3 센싱코드(SC<1:3>)의 로직레벨은 앞서 설명한 제2 내지 제4 커맨드어드레스(CA<2:4>)와 동일한 로직레벨로 설정될 수 있다.
도 3을 참고하면 본 발명의 일 실시예에 따른 리프레쉬제어회로(40)는 선택전달회로(41) 및 리프레쉬신호생성회로(42)를 포함할 수 있다.
선택전달회로(41)는 제1 커맨드어드레스(CA<1>)에 응답하여 제1 내지 제3 센싱코드(SC<1:3>) 또는 제1 내지 제3 모드어드레스(MA<1:3>)를 제1 내지 제3 선택코드(SEL<1:3>)로 출력할 수 있다. 선택전달회로(41)는 제1 커맨드어드레스(CA<1>)가 디스에이블되는 경우 제1 내지 제3 센싱코드(SC<1:3>)를 제1 내지 제3 선택코드(SEL<1:3>)로 출력할 수 있다. 선택전달회로(41)는 제1 커맨드어드레스(CA<1>)가 인에이블되는 경우 제1 내지 제3 모드어드레스(MA<1:3>)를 제1 내지 제3 선택코드(SEL<1:3>)로 출력할 수 있다.
리프레쉬신호생성회로(42)는 제1 내지 제3 선택코드(SEL<1:3>)에 의해 펄스생성 시점이 조절되는 리프레쉬신호(REF)를 생성할 수 있다. 리프레쉬신호생성회로(42)는 제1 내지 제3 선택코드(SEL<1:3>)와 제1 내지 제3 센싱코드(SC<1:3>)를 비교하여 감지신호(DET)를 생성할 수 있다. 리프레쉬신호생성회로(42)는 제1 내지 제3 선택코드(SEL<1:3>)로부터 제1 내지 제8 온도코드(TC<1:8>)를 생성할 수 있다.
도 4를 참고하면 본 발명의 일 실시예에 따른 선택전달회로(41)는 제1 전달부(411) 및 제2 전달부(412)를 포함할 수 있다.
제1 전달부(411)는 제1 커맨드어드레스(CA<1>)가 로직하이레벨로 인에이블되는 경우 전달게이트(T41)가 턴온되어 제1 내지 제3 모드어드레스(MA<1:3>)를 제1 내지 제3 선택코드(SEL<1:3>)로 전달할 수 있다.
제2 전달부(412)는 제1 커맨드어드레스(CA<1>)가 로직로우레벨로 디스에이블되는 경우 전달게이트(T42)가 턴온되어 제1 내지 제3 센싱코드(SC<1:3>)를 제1 내지 제3 선택코드(SEL<1:3>)로 전달할 수 있다.
도 5를 참고하면 본 발명의 일 실시예에 따른 리프레쉬신호생성회로(42)는 주기조절회로(420), 온도코드생성회로(430) 및 코드비교회로(440)를 포함할 수 있다.
주기조절회로(420)는 디코더(421), 펄스생성부(422) 및 오실레이터(423)를 포함할 수 있다.
디코더(421)는 제1 내지 제3 선택코드(SEL<1:3>)를 디코딩하여 선택적으로 인에이블되는 제1 내지 제8 디코딩신호(DEC<1:8>)를 생성할 수 있다. 디코더(421)는 N개의 신호를 디코딩하여 2N개의 신호를 생성하는 일반적인 디코더로 구현될 수 있다.
펄스생성부(422)는 제1 내지 제8 디코딩신호(DEC<1:8>)에 응답하여 펄스폭이 조절되는 펄스신호(PUL)를 생성할 수 있다. 예를 들어 펄스생성부(422)는 제1 디코딩신호(DEC<1>)가 인에이블되는 경우 기준 펄스폭을 갖는 펄스신호(PUL)를 생성할 수 있다. 펄스생성부(422)는 제2 디코딩신호(DEC<2>)가 인에이블되는 경우 기준 펄스폭보다 펄스폭이 증가하는 펄스신호(PUL)를 생성할 수 있다. 또한, 펄스생성부(422)는 제3 내지 제8 디코딩신호(DEC<3:8>)에 응답하여 펄스폭이 점차 증가하는 펄스신호(PUL)를 생성할 수 있다. 여기서, 기준 펄스폭은 제1 내지 제8 디코딩신호(DEC<1:8>)에 의해 생성되는 펄스신호(PUL)의 펄스폭이 가장 작은 경우를 의미한다. 펄스생성부(422)는 실시예에 따라 다수의 펄스생성부로 구현되어 제1 내지 제8 디코딩신호(DEC<1:8>)에 응답하여 선택적으로 인에이블되는 제1 내지 제8 펄스신호(PUL<1:8>)를 생성하도록 구현될 수 있다.
오실레이터(423)는 펄스신호(PUL)의 펄스폭에 따라 펄스생성시점이 조절되는 리프레쉬신호(REF)를 생성할 수 있다. 오실레이터(423)는 일반적인 링오실레이터로 구현될 수 있다. 또한, 오실레이터(423)는 다수의 오실레이터로 구현되어 앞서 설명한 제1 내지 제8 펄스신호(PUL<1:8>)에 따라 펄스생성 시점이 조절되는 리프레쉬신호(REF)를 생성하도록 구현될 수 있다.
온도코드생성회로(430)는 제1 내지 제3 선택코드(SEL<1:3>)를 디코딩하여 제1 내지 제8 온도코드(TC<1:8>)를 생성할 수 있다. 온도코드생성회로(430)는 N개의 신호를 디코딩하여 2N개의 신호를 생성하는 일반적인 디코더로 구현될 수 있다.
코드비교회로(440)는 비교부(441) 및 신호합성부(442)를 포함할 수 있다.
비교부(441)는 제1 내지 제3 선택코드(SEL<1:3>)와 제1 내지 제3 센싱코드(SC<1:3>)를 비교하여 제1 내지 제3 비교신호(COM<1:3>)를 생성할 수 있다. 제1 내지 제3 비교신호(COM<1:3>)를 생성하는 비교부(441)의 동작은 후술하는 구성을 통해 구체적으로 설명하도록 한다.
신호합성부(442)는 제1 내지 제3 비교신호(COM<1:3>)에 응답하여 감지신호(DET)를 생성할 수 있다. 감지신호(DET)를 생성하는 신호합성부(442)의 동작은 후술하는 구성을 통해 구체적으로 설명하도록 한다.
좀 더 구체적으로 도 6 을 참고하여 본 발명의 일 실시예에 따른 코드비교회로의 동작을 살펴보면 다음과 같다.
비교부(441)는 제1 비교소자(EOR41), 제2 비교소자(EOR42) 및 제3 비교소자(EOR43)를 포함할 수 있다.
제1 비교소자(EOR41)는 제1 선택코드(SEL<1>) 및 제1 센싱코드(SC<1>)를 비교하여 제1 비교신호(COM<1>)를 생성할 수 있다. 제1 비교소자(EOR41)는 제1 선택코드(SEL<1>)와 제1 센싱코드(SC<1>)가 동일한 로직레벨인 경우 로직로우레벨의 제1 비교신호(COM<1>)를 생성할 수 있다. 제1 비교소자(EOR41)는 제1 선택코드(SEL<1>)와 제1 센싱코드(SC<1>)가 상이한 로직레벨인 경우 로직하이레벨의 제1 비교신호(COM<1>)를 생성할 수 있다. 제1 비교소자(EOR41)는 배타적논리합 소자로 구현될 수 있다.
제2 비교소자(EOR42)는 제2 선택코드(SEL<2>) 및 제2 센싱코드(SC<2>)를 비교하여 제2 비교신호(COM<2>)를 생성할 수 있다. 제2 비교소자(EOR42)는 제2 선택코드(SEL<2>)와 제2 센싱코드(SC<2>)가 동일한 로직레벨인 경우 로직로우레벨의 제2 비교신호(COM<2>)를 생성할 수 있다. 제2 비교소자(EOR42)는 제2 선택코드(SEL<2>)와 제2 센싱코드(SC<2>)가 상이한 로직레벨인 경우 로직하이레벨의 제2 비교신호(COM<2>)를 생성할 수 있다. 제2 비교소자(EOR42)는 배타적논리합 소자로 구현될 수 있다.
제3 비교소자(EOR43)는 제3 선택코드(SEL<3>) 및 제3 센싱코드(SC<3>)를 비교하여 제3 비교신호(COM<3>)를 생성할 수 있다. 제3 비교소자(EOR43)는 제3 선택코드(SEL<3>)와 제3 센싱코드(SC<3>)가 동일한 로직레벨인 경우 로직로우레벨의 제3 비교신호(COM<3>)를 생성할 수 있다. 제3 비교소자(EOR43)는 제3 선택코드(SEL<3>)와 제3 센싱코드(SC<3>)가 상이한 로직레벨인 경우 로직하이레벨의 제3 비교신호(COM<3>)를 생성한다. 제3 비교소자(EOR43)는 배타적논리합 소자로 구현될 수 있다.
한편, 제1 비교소자(EOR41), 제2 비교소자(EOR42) 및 제3 비교소자(EOR43)는 배타적논리합 소자로 구현되어 있지만 제1 내지 제3 선택코드(SEL<1:3>)와 제1 내지 제3 센싱코드(SC<1:3>)를 비교하여 제1 내지 제3 비교신호(COM<1:3>)를 생성하는 다양한 회로로 구현될 수 있다.
신호합성부(442)는 노어게이트(NOR41)로 구현되어 제1 내지 제3 비교신호(COM<1:3>)의 모든 비트가 로직로우레벨인 경우 로직하이레벨로 인에이블되는 감지신호(DET)를 생성한다. 신호합성부(442)는 제1 내지 제3 비교신호(COM<1:3>) 중 적어도 어느 하나가 로직하이레벨인 경우 로직로우레벨로 디스에이블되는 감지신호(DET)를 생성한다.
도 1 내지 도 6을 참고하여 본 발명의 일 실시예에 따른 반도체시스템의 동작을 설명하되 테스트모드에 진입하여 설정온도가 51℃ ~ 60℃로 설정되고, 온도센서가 정상 동작인 경우와 비정상 동작인 경우를 나누어 설명하면 다음과 같다.
우선, 온도센서(20)가 정상동작인 경우를 설명하면 다음과 같다.
제1 반도체장치(1)는 로직하이레벨의 제1 커맨드어드레스(CA<1>), 로직하이레벨의 제2 커맨드어드레스(CA<2>), 로직하이레벨의 제3 커맨드어드레스(CA<3>) 및 로직로우레벨의 제4 커맨드어드레스(CA<4>)를 출력한다.
온도센서(20)는 내부온도를 감지하여 로직하이레벨의 제1 센싱코드(SC<1>), 로직하이레벨의 제2 센싱코드(SC<2>) 및 로직로우레벨의 제3 센싱코드(SC<3>)를 출력한다.
레지스터(30)는 제1 패드(11)를 통해 입력되는 제2 내지 제4 커맨드어드레스(CA<2:4>)를 저장하고, 저장된 제2 내지 제4 커맨드어드레스(CA<2:4>)를 제1 내지 제3 모드어드레스(MA<1:3>)로 출력한다.
리프레쉬제어회로(40)는 로직하이레벨의 제1 커맨드어드레스(CA<1>)에 응답하여 제1 내지 제3 모드어드레스(MA<1:3>)에 의해 주기가 조절되는 리프레쉬신호(REF)를 생성한다. 리프레쉬제어회로(40)는 제1 내지 제3 모드어드레스(MA<1:3>)와 제1 내지 제3 센싱코드(SC<1:3>)의 로직레벨 조합이 동일하므로 로직하이레벨의 감지신호(DET)를 생성한다. 리프레쉬제어회로(40)는 제1 내지 제3 모드어드레스(MA<1:3>)로부터 제1 내지 제8 온도코드(TC<1:8>)를 생성한다.
내부회로(50)는 리프레쉬신호(REF)에 응답하여 리프레쉬 동작 주기가 조절된다.
레지스터(30)는 로직하이레벨의 감지신호(DET)를 저장하고, 저장된 감지신호(DET)를 제2 패드(12)를 통해 출력한다. 레지스터(30)는 제1 내지 제8 온도코드(TC<1:8>)를 저장한다.
제1 반도체장치(1)는 로직하이레벨의 감지신호(DET)를 입력 받아 온도센서(20)가 정상 동작임을 확인한다.
다음으로, 온도센서(20)가 비정상동작인 경우를 설명하면 다음과 같다. 이때, 온도센서(20)는 내부온도가 61℃ ~ 80℃인 경우를 감지하는 경우를 예를 들어 설명하도록 한다.
제1 반도체장치(1)는 로직하이레벨의 제1 커맨드어드레스(CA<1>), 로직하이레벨의 제2 커맨드어드레스(CA<2>), 로직하이레벨의 제3 커맨드어드레스(CA<3>) 및 로직로우레벨의 제4 커맨드어드레스(CA<4>)를 출력한다.
온도센서(20)는 내부온도를 감지하여 로직로우레벨의 제1 센싱코드(SC<1>), 로직하이레벨의 제2 센싱코드(SC<2>) 및 로직로우레벨의 제3 센싱코드(SC<3>)를 생성한다.
레지스터(30)는 제1 패드(11)를 통해 입력되는 제2 내지 제4 커맨드어드레스(CA<2:4>)를 저장하고, 저장된 제2 내지 제4 커맨드어드레스(CA<2:4>)를 제1 내지 제3 모드어드레스(MA<1:3>)로 출력한다.
리프레쉬제어회로(40)는 로직하이레벨의 제1 커맨드어드레스(CA<1>)에 응답하여 제1 내지 제3 모드어드레스(MA<1:3>)에 의해 주기가 조절되는 리프레쉬신호(REF)를 생성한다. 리프레쉬제어회로(40)는 제1 내지 제3 모드어드레스(MA<1:3>)와 제1 내지 제3 센싱코드(SC<1:3>)의 로직레벨 조합이 상이하므로 로직로우레벨의 감지신호(DET)를 생성한다. 리프레쉬제어회로(40)는 제1 내지 제3 모드어드레스(MA<1:3>)로부터 제1 내지 제8 온도코드(TC<1:8>)를 생성한다.
내부회로(50)는 리프레쉬신호(REF)에 응답하여 리프레쉬 동작 주기가 조절된다.
레지스터(30)는 로직로우레벨의 감지신호(DET)를 저장하고, 저장된 감지신호(DET)를 제2 패드(12)를 통해 출력한다. 레지스터(30)는 제1 내지 제8 온도코드(TC<1:8>)를 저장한다.
제1 반도체장치(1)는 로직로우레벨의 감지신호(DET)를 입력 받아 온도센서(20)가 비정상 동작임을 확인한다.
이와 같이 구성된 본 발명의 일 실시예에 따른 반도체시스템은 테스트모드에 진입하여 내부온도와 상관없이 커맨드어드레스에 의해 펄스생성 시점이 조절되는 리프레쉬신호를 생성하고, 리프레쉬신호에 의해 리프레쉬 동작 주기가 조절된다. 또한, 커맨드어드레스에 의해 설정된 설정온도정보와 온도센서에서 생성되는 내부온도정보를 비교하여 생성되는 감지신호에 의해 온도센서의 동작 정확성을 감지할 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 반도체시스템의 구성을 도시한 블럭도이다.
도 7을 참고하면, 본 발명의 또 다른 실시예에 따른 반도체시스템은 제1 반도체장치(3) 및 제2 반도체장치(4)를 포함할 수 있다. 제2 반도체장치(4)는 제1 패드(61), 제2 패드(62), 제3 패드(63), 레지스터(70), 리프레쉬제어회로(80) 및 내부회로(90)를 포함할 수 있다.
제1 반도체장치(3)는 제1 내지 제3 센싱코드(SC<1:3>) 및 제1 내지 제4 커맨드어드레스(CA<1:4>)를 출력하고, 감지신호(DET)를 입력 받아 내부에 구비된 온도센서(미도시)의 정상동작 여부를 감지할 수 있다. 제1 커맨드어드레스(CA<1>)는 설정온도정보에 따라 리프레쉬 동작 주기를 조절할 수 있는 테스트모드에 진입하기 위한 신호로 설정될 수 있다. 제2 내지 제4 커맨드어드레스(CA<2:4>)는 설정온도 구간을 설정하기 위한 신호로 설정될 수 있다. 설정온도 구간을 설정하기 위한 제2 내지 제4 커맨드어드레스(CA<2:4>)의 비트수는 3비트로 설정되어 있지만 설정온도구간의 수에 따라 다양하게 설정될 수 있다. 제1 반도체장치(3)는 제2 반도체장치(4)의 내부온도를 감지하여 제1 내지 제3 센싱코드(SC<1:3>)를 생성하는 온도센서(미도시)를 포함할 수 있다.
레지스터(70)는 제2 패드(62)를 통해 입력되는 제2 내지 제4 커맨드어드레스(CA<2:4>)를 저장하고, 저장된 제2 내지 제4 커맨드어드레스(CA<2:4>)를 제1 내지 제3 모드어드레스(MA<1:3>)로 출력할 수 있다. 레지스터(70)는 감지신호(DET)를 저장하고, 저장된 감지신호(DET)를 제3 패드(63)로 출력할 수 있다. 레지스터(70)는 제1 내지 제8 온도코드(TC<1:8>)를 저장할 수 있다. 레지스터(70)는 다수의 레지스터를 포함하는 구성으로 구현되는 MRS(Mode Register Set)으로 구현될 수 있다.
리프레쉬제어회로(80)는 제2 패드(62)를 통해 입력되는 제1 커맨드어드레스(CA<1>)에 응답하여 테스트모드에 진입하고, 제1 내지 제3 모드어드레스(MA<1:3>)와 제1 패드(61)를 통해 입력되는 제1 내지 제3 센싱코드(SC<1:3>)를 비교하여 감지신호(DET)를 생성할 수 있다. 리프레쉬제어회로(80)는 테스트모드에서 제1 내지 제3 모드어드레스(MA<1:3>)로부터 제1 내지 제8 온도코드(TC<1:8>)를 생성할 수 있다. 리프레쉬제어회로(80)는 제1 내지 제3 모드어드레스(MA<1:3>)에 의해 펄스생성 주기가 조절되는 리프레쉬신호(REF)를 생성할 수 있다. 리프레쉬제어회로(80)는 도 3에 도시된 리프레쉬제어회로(40)와 동일한 구성으로 구현되어 동일한 동작을 수행하므로 구체적인 설명은 생략한다.
내부회로(90)는 리프레쉬신호(REF)에 응답하여 리프레쉬동작을 수행하는 일반적인 메모리회로로 구현될 수 있다.
이와 같이 구성된 본 발명의 다른 실시예에 따른 반도체시스템은 테스트모드에 진입하여 내부온도와 상관없이 커맨드어드레스에 의해 펄스생성 시점이 조절되는 리프레쉬신호를 생성하고, 리프레쉬신호에 의해 리프레쉬 동작 주기가 조절된다. 또한, 커맨드어드레스에 의해 설정된 설정온도정보와 온도센서에서 생성되는 내부온도정보를 비교하여 생성되는 감지신호에 의해 온도센서의 동작 정확성을 감지할 수 있다.
앞서, 도 1 내지 도 7에서 살펴본 반도체장치 및 반도체시스템은 메모리시스템, 그래픽시스템, 컴퓨팅시스템 및 모바일시스템 등을 포함하는 전자시스템에 적용될 수 있다. 예를 들어, 도 8를 참고하면 본 발명의 일 실시예에 따른 전자시스템(1000)은 데이터저장부(1001), 메모리컨트롤러(1002), 버퍼메모리(1003) 및 입출력인터페이스(1004)를 포함할 수 있다.
데이터저장부(1001)는 메모리컨트롤러(1002)로부터의 제어신호에 따라 메모리컨트롤러(1002)로부터 인가되는 데이터를 저장하고 저장된 데이터를 판독하여 메모리컨트롤러(1002)에 출력한다. 데이터저장부(1001)는 도 1에 도시된 제2 반도체장치(2) 및 도 7에 도시된 제2 반도체장치(4)를 포함할 수 있다. 한편, 데이터저장부(1001)는 전원이 차단되어도 데이터를 잃지 않고 계속 저장할 수 있는 비휘발성 메모리를 포함할 수 있다. 비휘발성 메모리는 플래쉬 메모리(Nor Flash Memory, NAND Flash Memory), 상변환 메모리(Phase Change Random Access Memory; PRAM), 저항 메모리(Resistive Random Access Memory;RRAM), 스핀 주입자화반전 메모리(Spin Transfer Torque Random Access Memory; STTRAM), 자기메모리(Magnetic Random Access Memory; MRAM)로 구현될 수 있다.
메모리컨트롤러(1002)는 입출력인터페이스(1004)를 통해 외부기기(호스트 장치)로부터 인가되는 명령어를 디코딩하고 디코딩된 결과에 따라 데이터저장부(1001) 및 버퍼메모리(1003)에 대한 데이터 입출력을 제어한다. 메모리컨트롤러(1002)는 도 1에 도시된 제1 반도체장치(1) 및 도 7에 도시된 제1 반도체장치(3)를 포함할 수 있다. 도 8에서는 메모리컨트롤러(1002)가 하나의 블록으로 표시되었으나, 메모리컨트롤러(1002)는 비휘발성 메모리를 제어하기 위한 컨트롤러와 휘발성 메모리인 버퍼메모리(1003)를 제어하기 위한 컨트롤러가 독립적으로 구성될 수 있다.
버퍼메모리(1003)는 메모리컨트롤러(1002)에서 처리할 데이터 즉 데이터저장부(1001)에 입출력되는 데이터를 임시적으로 저장할 수 있다. 버퍼메모리(1003)는 제어신호에 따라 메모리컨트롤러(1002)에서 인가되는 데이터를 저장할 수 있다. 버퍼메모리(1003)는 저장된 데이터를 판독하여 메모리컨트롤러(1002)에 출력한다. 버퍼메모리(1003)는 DRAM(Dynamic Random Access Memory), Mobile DRAM, SRAM(Static Random Access Memory) 등의 휘발성 메모리를 포함할 수 있다.
입출력인터페이스(1004)는 메모리컨트롤러(1002)와 외부기기(호스트) 사이의 물리적 연결을 제공하여 메모리컨트롤러(1002)가 외부기기로부터 데이터 입출력을 위한 제어신호를 수신하고 외부기기와 데이터를 교환할 수 있도록 해준다. 입출력인터페이스(1004)는 USB, MMC, PCI-E, SAS, SATA, PATA, SCSI, ESDI, 및 IDE 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 포함할 수 있다.
전자시스템(1000)은 호스트 장치의 보조 기억장치 또는 외부 저장장치로 사용될 수 있다. 전자시스템(1000)은 고상 디스크(Solid State Disk; SSD), USB 메모리(Universal Serial Bus Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등을 포함할 수 있다.
제1 실시예
1. 제1 반도체장치 2. 제2 반도체장치
11. 제1 패드 12. 제2 패드
20. 온도센서 30. 레지스터
40. 리프레쉬제어회로 41. 선택전달회로
42. 리프레쉬신호생성회로 50. 내부회로
411. 제1 전달부 412. 제2 전달부
420. 주기조절회로 421. 디코더
422. 펄스생성부 423. 오실레이터
430. 온도코드생성회로 440. 코드비교회로
441. 비교부 442. 신호합성부
제2 실시예
3. 제1 반도체장치 4. 제2 반도체장치
61. 제1 패드 62. 제2 패드
63. 제3 패드 70. 레지스터
80. 리프레쉬제어회로 90. 내부회로

Claims (20)

  1. 내부온도를 감지하여 제1 내지 제N 센싱코드를 생성하는 온도센서;
    제1 내지 제N 커맨드어드레스를 저장하고, 저장된 상기 제1 내지 제N 커맨드어드레스를 제1 내지 제N 모드어드레스로 출력하며, 감지신호를 저장하고, 저장된 상기 감지신호를 출력하는 레지스터;
    제N+1 커맨드어드레스에 응답하여 상기 제1 내지 제N 모드어드레스와 상기 제1 내지 제N 센싱코드를 비교하여 상기 감지신호를 생성하고, 상기 제1 내지 제N 모드어드레스로부터 제2N 온도코드를 생성하며, 상기 제1 내지 제N 모드어드레스에 의해 펄스생성 주기가 조절되는 리프레쉬신호를 생성하는 리프레쉬제어회로; 및
    상기 리프레쉬신호에 응답하여 리프레쉬동작을 수행하는 내부회로를 포함하는 반도체장치.
  2. 제 1 항에 있어서, 상기 제N+1 커맨드어드레스는 상기 리프레쉬동작의 주기를 조절하기 위한 테스트모드에 진입하기 위해 인에이블되는 신호인 반도체장치.
  3. 제 1 항에 있어서, 상기 제1 내지 제N 커맨드어드레스는 설정온도정보를 포함하는 신호인 반도체장치.
  4. 제 1 항에 있어서, 상기 제1 내지 제N 센싱코드는 내부온도정보를 포함하는 신호인 반도체장치.
  5. 제 1 항에 있어서, 상기 리프레쉬제어회로는
    상기 제N+1 커맨드어드레스에 응답하여 상기 제1 내지 제N 센싱코드 또는 상기 제1 내지 제N 모드어드레스를 제1 내지 제N 선택코드로 출력하는 선택전달회로; 및
    상기 제1 내지 제N 선택코드에 응답하여 펄스생성 시점이 조절되는 상기 리프레쉬신호를 생성하고, 상기 제1 내지 제N 선택코드의 레벨조합에 따라 상기 제2N 온도코드를 생성하며, 상기 제1 내지 제N 센싱코드와 상기 제1 내지 제N 선택코드를 비교하여 상기 감지신호를 생성하는 리프레쉬신호생성회로를 포함하는 반도체장치.
  6. 제 5 항에 있어서, 상기 리프레쉬신호생성회로는
    상기 제1 내지 제N 선택코드의 레벨조합에 따라 펄스생성시점이 조절되는 상기 리프레쉬신호를 생성하는 주기조절회로;
    상기 제1 내지 제N 선택코드를 디코딩하여 상기 제2N 온도코드를 생성하는 온도코드생성회로; 및
    상기 제1 내지 제N 센싱코드와 상기 제1 내지 제N 선택코드의 레벨조합이 동일한 경우 인에이블되는 상기 감지신호를 생성하는 코드비교회로를 포함하는 반도체장치.
  7. 제 6 항에 있어서, 상기 주기조절회로는
    상기 제1 내지 제N 선택코드를 디코딩하여 제2N 디코딩신호를 생성하는 디코더;
    상기 제2N 디코딩신호에 응답하여 펄스폭이 조절되는 펄스신호를 생성하는 펄스생성부; 및
    상기 펄스신호의 펄스폭에 따라 펄스생성시점이 조절되는 상기 리프레쉬신호를 생성하는 오실레이터를 포함하는 반도체장치.
  8. 제 6 항에 있어서, 상기 코드비교회로는
    상기 제1 내지 제N 센싱코드와 상기 제1 내지 제N 선택코드를 비교하여 제1 내지 제N 비교신호를 생성하는 비교부; 및
    상기 제1 내지 제N 비교신호에 응답하여 인에이블되는 상기 감지신호를 생성하는 신호합성부를 포함하는 반도체장치.
  9. 제1 내지 제N+1 커맨드어드레스를 출력하고, 감지신호를 입력 받아 온도센서의 정상동작여부를 감지하는 제1 반도체장치; 및
    상기 제N+1 커맨드어드레스에 응답하여 테스트모드에 진입하고, 상기 제1 내지 제N 커맨드어드레스와 상기 온도센서에서 생성되는 제1 내지 제N 센싱코드를 비교하여 상기 감지신호를 생성하며, 상기 제1 내지 제N 커맨드어드레스에 의해 펄스생성 주기가 조절되는 리프레쉬신호에 응답하여 리프레쉬동작을 수행하는 제2 반도체장치를 포함하는 반도체시스템.
  10. 제 9 항에 있어서, 상기 제N+1 커맨드어드레스는 상기 리프레쉬동작의 주기를 조절하기 위한 상기 테스트모드에 진입하기 위해 인에이블되는 신호인 반도체시스템.
  11. 제 9 항에 있어서, 상기 제1 내지 제N 커맨드어드레스는 설정온도정보를 포함하는 신호인 반도체시스템.
  12. 제 9 항에 있어서, 상기 제1 및 제2 센싱코드는 내부온도정보를 포함하는 신호인 반도체시스템.
  13. 제 9 항에 있어서, 상기 제2 반도체장치는
    상기 제1 내지 제N 커맨드어드레스를 저장하고, 저장된 상기 제1 내지 제N 커맨드어드레스를 제1 내지 제N 모드어드레스로 출력하며, 상기 감지신호를 저장하고, 저장된 상기 감지신호를 출력하는 레지스터;
    상기 제N+1 커맨드어드레스에 응답하여 상기 제1 내지 제N 모드어드레스와 상기 제1 내지 제N 센싱코드를 비교하여 상기 감지신호를 생성하고, 상기 제1 내지 제N 모드어드레스로부터 제2N 온도코드를 생성하며, 상기 제1 내지 제N 모드어드레스에 의해 펄스생성 주기가 조절되는 상기 리프레쉬신호를 생성하는 리프레쉬제어회로; 및
    상기 리프레쉬신호에 응답하여 상기 리프레쉬동작을 수행하는 내부회로를 포함하는 반도체시스템.
  14. 제 13 항에 있어서, 상기 리프레쉬제어회로는
    상기 제N+1 커맨드어드레스에 응답하여 상기 제1 내지 제N 센싱코드 또는 상기 제1 내지 제N 모드어드레스를 제1 내지 제N 선택코드로 출력하는 선택전달회로; 및
    상기 제1 내지 제N 선택코드에 응답하여 펄스생성 시점이 조절되는 상기 리프레쉬신호를 생성하고, 상기 제1 내지 제N 선택코드의 레벨조합에 따라 상기 제2N 온도코드를 생성하며, 상기 제1 내지 제N 센싱코드와 상기 제1 내지 제N 선택코드를 비교하여 상기 감지신호를 생성하는 리프레쉬신호생성회로를 포함하는 반도체시스템.
  15. 제 14 항에 있어서, 상기 선택전달회로는
    상기 제N+1 커맨드어드레스가 인에이블되는 경우 상기 제1 내지 제N 모드어드레스를 상기 제1 내지 제N 선택코드로 전달하는 제1 전달부; 및
    상기 제N+1 커맨드어드레스가 디스에이블되는 경우 상기 제1 내지 제N 센싱코드를 상기 제1 내지 제N 선택코드로 전달하는 제2 전달부를 포함하는 반도체시스템.
  16. 제 14 항에 있어서, 상기 리프레쉬신호생성회로는
    상기 제1 내지 제N 선택코드의 레벨조합에 따라 펄스생성시점이 조절되는 상기 리프레쉬신호를 생성하는 주기조절회로;
    상기 제1 내지 제N 선택코드를 디코딩하여 상기 제2N 온도코드를 생성하는 온도코드생성회로; 및
    상기 제1 내지 제N 센싱코드와 상기 제1 내지 제N 선택코드의 레벨조합이 동일한 경우 인에이블되는 상기 감지신호를 생성하는 코드비교회로를 포함하는 반도체시스템.
  17. 제 16 항에 있어서, 상기 주기조절회로는
    상기 제1 내지 제N 선택코드를 디코딩하여 제2N 디코딩신호를 생성하는 디코더;
    상기 제2N 디코딩신호에 응답하여 펄스폭이 조절되는 펄스신호를 생성하는 펄스생성부; 및
    상기 펄스신호의 펄스폭에 따라 펄스생성시점이 조절되는 상기 리프레쉬신호를 생성하는 오실레이터를 포함하는 반도체시스템.
  18. 제 16 항에 있어서, 상기 코드비교회로는
    상기 제1 내지 제N 센싱코드와 상기 제1 내지 제N 선택코드를 비교하여 제1 내지 제N 비교신호를 생성하는 비교부; 및
    상기 제1 내지 제N 비교신호에 응답하여 인에이블되는 상기 감지신호를 생성하는 신호합성부를 포함하는 반도체시스템.
  19. 제1 내지 제N+1 커맨드어드레스를 출력하고, 내부온도를 감지하여 상기 내부온도 정보를 포함하는 제1 내지 제N 센싱코드를 출력하며, 감지신호를 입력 받아 온도센서의 정상동작여부를 감지하는 제1 반도체장치; 및
    상기 제N+1 커맨드어드레스에 응답하여 테스트모드에 진입하고, 상가 제1 내지 제N 커맨드어드레스와 상기 제1 내지 제N 센싱코드를 비교하여 상기 감지신호를 생성하며, 상기 제1 내지 제N 커맨드어드레스에 의해 펄스생성 주기가 조절되는 리프레쉬신호에 응답하여 리프레쉬동작을 수행하는 제2 반도체장치를 포함하는 반도체시스템.
  20. 제 19 항에 있어서, 상기 제N+1 커맨드어드레스는 상기 리프레쉬동작의 주기를 조절하기 위한 상기 테스트모드에 진입하기 위해 인에이블되는 신호이고, 상기 제1 내지 제N 커맨드어드레스는 설정온도정보를 포함하는 신호인 반도체시스템.
KR1020160032407A 2016-03-17 2016-03-17 반도체장치 및 반도체시스템 KR102427894B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160032407A KR102427894B1 (ko) 2016-03-17 2016-03-17 반도체장치 및 반도체시스템
US15/218,544 US9653145B1 (en) 2016-03-17 2016-07-25 Semiconductor devices and semiconductor systems including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160032407A KR102427894B1 (ko) 2016-03-17 2016-03-17 반도체장치 및 반도체시스템

Publications (2)

Publication Number Publication Date
KR20170109143A true KR20170109143A (ko) 2017-09-28
KR102427894B1 KR102427894B1 (ko) 2022-08-03

Family

ID=58670580

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160032407A KR102427894B1 (ko) 2016-03-17 2016-03-17 반도체장치 및 반도체시스템

Country Status (2)

Country Link
US (1) US9653145B1 (ko)
KR (1) KR102427894B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200116814A (ko) * 2019-04-02 2020-10-13 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법
KR20210052710A (ko) 2019-10-30 2021-05-11 삼성전자주식회사 동작 온도에 기초하여 동작 주기를 조절하는 메모리 장치
US11270758B2 (en) * 2020-07-29 2022-03-08 Micron Technology, Inc. Apparatuses, systems, and methods for system on chip replacement mode

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150162069A1 (en) * 2013-12-10 2015-06-11 Fujitsu Limited Information processing terminal and power control method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100487816C (zh) * 2003-04-23 2009-05-13 富士通微电子株式会社 半导体存储装置及其刷新方法
KR101096258B1 (ko) 2009-08-28 2011-12-22 주식회사 하이닉스반도체 플래그신호 생성회로 및 반도체 장치
KR20140107890A (ko) * 2013-02-28 2014-09-05 에스케이하이닉스 주식회사 메모리, 이를 포함하는 메모리 시스템 및 메모리 콘트롤러의 동작 방법
KR102170333B1 (ko) * 2013-10-14 2020-10-28 에스케이하이닉스 주식회사 반도체 장치
US9225337B2 (en) 2014-02-27 2015-12-29 Freescale Semiconductor, Inc. Temperature threshold circuit with hysteresis

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150162069A1 (en) * 2013-12-10 2015-06-11 Fujitsu Limited Information processing terminal and power control method

Also Published As

Publication number Publication date
KR102427894B1 (ko) 2022-08-03
US9653145B1 (en) 2017-05-16

Similar Documents

Publication Publication Date Title
KR102315277B1 (ko) 리프레쉬 특성이 개선된 반도체 메모리 장치
US10096345B2 (en) Semiconductor devices
US10614871B2 (en) Semiconductor devices and semiconductor systems including the semiconductor devices
US9646676B1 (en) Semiconductor devices and semiconductor systems including the same
US9672893B2 (en) Semiconductor device configured to generate a refresh pulse for executing a refresh operation in response to the decoded count signal and temperature code
US10665318B2 (en) Semiconductor systems
KR20180106494A (ko) 반도체장치
KR102443274B1 (ko) 반도체장치 및 반도체시스템
KR20170109142A (ko) 반도체장치
KR102427894B1 (ko) 반도체장치 및 반도체시스템
KR102324267B1 (ko) 반도체장치 및 반도체시스템
US9514801B1 (en) Semiconductor device generating a refresh signal
KR20180106495A (ko) 반도체장치
US20170169879A1 (en) Semiconductor devices and semiconductor systems including the same
KR20210029616A (ko) 반도체장치
KR102420640B1 (ko) 반도체장치
US20170294899A1 (en) Periodic signal generation circuit and semiconductor system including the same
KR20180068661A (ko) 반도체장치
US10475486B2 (en) Electronic devices
CN106611609B (zh) 半导体器件和半导体系统
US10288677B2 (en) Semiconductor device method relating to latch circuit testing
US9570151B1 (en) Semiconductor device and semiconductor system
KR20190118292A (ko) 반도체시스템
KR20180125657A (ko) 반도체장치
US9627018B1 (en) Semiconductor devices and semiconductor systems including the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant