KR20180068661A - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR20180068661A
KR20180068661A KR1020160170570A KR20160170570A KR20180068661A KR 20180068661 A KR20180068661 A KR 20180068661A KR 1020160170570 A KR1020160170570 A KR 1020160170570A KR 20160170570 A KR20160170570 A KR 20160170570A KR 20180068661 A KR20180068661 A KR 20180068661A
Authority
KR
South Korea
Prior art keywords
address
code
target
response
circuit
Prior art date
Application number
KR1020160170570A
Other languages
English (en)
Inventor
백승근
조진희
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160170570A priority Critical patent/KR20180068661A/ko
Priority to US15/605,207 priority patent/US10055152B2/en
Priority to CN201710497165.8A priority patent/CN108231107B/zh
Publication of KR20180068661A publication Critical patent/KR20180068661A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Dram (AREA)

Abstract

반도체장치는 로우어드레스 및 액티브커맨드에 응답하여 지정어드레스 및 제어코드를 생성하는 그룹제어회로; 상기 액티브커맨드 및 설정코드에 응답하여 비교제어신호를 생성하는 비교제어신호생성회로; 및 상기 비교제어신호 및 상기 제어코드에 응답하여 상기 지정어드레스를 타겟어드레스로 출력하는 타겟어드레스생성회로를 포함한다.

Description

반도체장치{SEMICONDUCTOR DEVICE}
본 발명은 리프레쉬 동작을 수행하는 반도체장치에 관한 것이다.
반도체장치는 데이터를 저장하기 위한 다수의 메모리 셀을 구비하고 있다. 메모리 셀 각각은 셀 커패시터(capacitor)와 셀 트랜지스터(transistor)로 구성된다. 반도체장치는 셀 커패시터에 전하를 충전하거나 방전하는 동작을 통해 데이터를 저장하며, 셀 커패시터에 저장된 전하량은 이상적으로 항상 일정해야 한다. 그러나 주변 회로와의 전압 차이로 인하여 셀 커패시터에 저장된 전하량이 변하게 된다. 이와 같이 셀 커패시터의 전하량이 변화된다는 것은 셀 커패시터에 저장된 데이터가 변화됨을 의미하며, 이는 저장된 데이터의 유실을 의미한다. 반도체장치는 이와 같이 데이터가 유실되는 현상을 방지하기 위하여 리프레시(refresh) 동작을 수행한다.
한편, 공정 기술이 발달함에 따라 반도체장치의 집적도가 점점 증가하므로 메모리 셀 간의 간격이 줄어들고, 메모리 셀들 각각에 연결되어 있는 워드라인(word line) 사이의 간격이 줄어들고 있다. 워드라인 간의 간격이 좁아지면 인접한 워드라인 사이에 간섭 효과가 발생하게 되어 해당 워드라인에 연결되어 있는 메모리 셀에 저장된 데이터가 유지되기 어려운 상태가 될 수 있다. 즉, 데이터가 유실될 수 있는 확률이 증가한다.
최근 반도체장치는 워드라인 사이의 간섭 효과에 의해 엑세스(access)가 집중되는 타겟 워드라인(target word line)에 인접한 인접 워드라인에 대해 추가 리프레시 동작을 수행함으로써, 인접 워드라인에 연결된 메모리셀의 데이터가 워드라인 사이의 간섭 효과에 따라 데이터가 유실되는 것을 방지하고 있다. 타겟 워드라인이 액티브될 때 인접 워드라인에 대해 리프레쉬를 수행하는 것을 스마트리프레쉬(smart refresh)라고 한다.
본 발명은 리프레쉬가 수행되는 타겟어드레스를 생성하는 반도체장치를 제공한다.
이를 위해 본 발명은 로우어드레스 및 액티브커맨드에 응답하여 지정어드레스 및 제어코드를 생성하는 그룹제어회로; 상기 액티브커맨드 및 설정코드에 응답하여 비교제어신호를 생성하는 비교제어신호생성회로; 및 상기 비교제어신호 및 상기 제어코드에 응답하여 상기 지정어드레스를 타겟어드레스로 출력하는 타겟어드레스생성회로를 포함하는 반도체장치를 제공한다.
또한, 본 발명은 타겟어드레스, 로우어드레스 및 액티브커맨드에 응답하여 지정어드레스 및 제어코드를 생성하는 그룹제어회로; 상기 액티브커맨드 및 설정코드에 응답하여 비교제어신호를 생성하는 비교제어신호생성회로; 및 상기 비교제어신호 및 상기 제어코드에 응답하여 상기 지정어드레스를 상기 타겟어드레스로 출력하는 타겟어드레스생성회로를 포함하는 반도체장치를 제공한다.
또한, 본 발명은 개시제어신호 및 액티브커맨드에 응답하여 내부액티브커맨드를 생성하는 내부커맨드생성회로; 개시제어신호, 로우어드레스 및 상기 내부액티브커맨드에 응답하여 지정어드레스 및 제어코드를 생성하는 그룹제어회로; 상기 액티브커맨드 및 설정코드에 응답하여 비교제어신호를 생성하는 비교제어신호생성회로; 및 상기 비교제어신호 및 상기 제어코드에 응답하여 상기 지정어드레스를 타겟어드레스로 출력하는 타겟어드레스생성회로를 포함하는 반도체장치를 제공한다.
본 발명에 의하면 기설정된 설정값만큼의 액티브동작이 수행되는 구간동안 지정어드레스를 선택하고, 지정어드레스에 대한 액티브동작이 수행되는 횟수에 따라 타겟어드레스를 지정어드레스로 교체하는 동작 수행 여부를 선택함으로써 리프레쉬가 수행되는 타겟어드레스를 안정적으로 생성할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 반도체장치의 구성을 도시한 블럭도이다.
도 2는 도 1에 도시된 반도체장치에 의해 리프레쉬가 수행되는 코어영역에 포함된 워드라인들의 배치 모습의 일 실시예에 따른 구성을 도시한 도면이다.
도 3은 도 2에 도시된 코어영역에 포함된 워드라인들을 선택하기 위한 로우어드레스의 논리레벨조합의 일 실시예를 도시한 표이다.
도 4는 도 1에 도시된 반도체장치에 포함된 그룹제어회로의 일 실시예에 따른 구성을 도시한 블럭도이다.
도 5는 도 1에 도시된 반도체장치에 포함된 비교제어신호생성회로의 일 실시예에 따른 구성을 도시한 블럭도이다.
도 6은 도 1에 도시된 반도체장치에 포함된 타겟어드레스생성회로의 일 실시예에 따른 구성을 도시한 블럭도이다.
도 7은 도 1 내지 도 6에 도시된 반도체장치의 동작을 설명하기 위한 플로우차트이다.
도 8은 본 발명의 다른 실시예에 따른 반도체장치의 구성을 도시한 블럭도이다.
도 9는 도 8에 도시된 반도체장치에 포함된 그룹제어회로의 일 실시예에 따른 구성을 도시한 블럭도이다.
도 10은 도 8 및 도 9에 도시된 반도체장치의 동작을 설명하기 위한 플로우차트이다.
도 11은 본 발명의 또 다른 실시예에 따른 반도체장치의 구성을 도시한 블럭도이다.
도 12는 도 11에 도시된 반도체장치의 동작을 설명하기 위한 타이밍도이다.
도 13은 도 1, 도 8 및 도 11에 도시된 반도체시스템이 적용된 전자시스템의 일 실시예에 따른 구성을 도시한 도면이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체장치는 그룹제어회로(11), 비교제어신호생성회로(12) 및 타겟어드레스생성회로(13)를 포함할 수 있다.
그룹제어회로(11)는 로우어드레스(RADD<1:L>) 및 액티브커맨드(ACTCMD)에 응답하여 지정어드레스(SADD<1:L>) 및 제어코드(CNT_CD<1:M>)를 생성할 수 있다. 그룹제어회로(11)는 로우어드레스(RADD<1:L>)의 논리레벨조합에 따라 타겟그룹(미도시)을 선택하고, 선택된 타겟그룹의 기설정된 대표어드레스를 지정어드레스(SADD<1:L>)로 선택하여 출력할 수 있다. 로우어드레스(RADD<1:L>)는 코어영역에 포함된 워드라인들을 선택하기 위한 논리레벨조합을 가질 수 있다. 로우어드레스(RADD<1:L>)에 포함된 비트 수는 실시예에 따라서 다양하게 설정될 수 있다. 로우어드레스(RADD<1:L>)의 논리레벨 조합에 따른 타겟그룹 및 대표어드레스의 구성에 대한 구체적인 설명은 도 2 및 도 3을 참고하여 후술한다. 액티브커맨드(ACTCMD)는 액티브동작을 위해 인에이블될 수 있다. 액티브커맨드(ACTCMD)는 외부커맨드를 디코딩하는 커맨드디코더(미도시)에서 생성될 수 있다. 그룹제어회로(11)는 액티브커맨드(ACTCMD)가 인에이블되는 시점에 동기하여 지정어드레스(SADD<1:L>)와 동일한 논리레벨조합을 갖는 로우어드레스(RADD<1:L>)가 입력되는 경우 순차적으로 카운팅되는 제어코드(CNT_CD<1:M>)를 생성할 수 있다. 제어코드(CNT_CD<1:M>)에 포함된 비트 수는 실시예에 따라서 다양하게 설정될 수 있다.
비교제어신호생성회로(12)는 액티브커맨드(ACTCMD) 및 설정코드(SET_CD<1:N>)에 응답하여 비교제어신호(CMP_CNT)를 생성할 수 있다. 비교제어신호생성회로(12)는 액티브커맨드(ACTCMD)에 의해 액티브동작이 설정코드(SET_CD<1:N>)에 의해 설정되는 설정값만큼 수행되는 경우 인에이블되는 비교제어신호(CMP_CNT)를 생성할 수 있다. 설정코드(SET_CD<1:N>)에 의해 설정되는 설정값은 실시예에 따라서 다양하게 설정될 수 있다.
타겟어드레스생성회로(13)는 비교제어신호(CMP_CNT) 및 제어코드(CNT_CD<1:M>)에 응답하여 지정어드레스(SADD<1:L>)를 타겟어드레스(TADD<1:L>)로 출력할 수 있다. 타겟어드레스생성회로(13)는 액티브동작이 설정값만큼 수행되어 비교제어신호(CMP_CNT)가 인에이블된 상태에서 제어코드(CNT_CD<1:M>)가 내부에 저장된 코드(미도시)보다 카운팅된 횟수가 많은 경우 지정어드레스(SADD<1:L>)를 타겟어드레스(TADD<1:L>)로 출력하는 업데이트 동작을 수행할 수 있다. 타겟어드레스생성회로(13)는 업데이트 동작이 수행되는 경우 다음 업데이트 동작을 위해 제어코드(CNT_CD<1:M>)를 내부적으로 저장할 수 있다.
도 2를 참고하면 코어영역(2)에는 메모리 셀어레이들이 연결된 다수의 워드라인들(WL11, WL12, WL13, WL14, W21, WL22, WL23, WL24)이 포함될 수 있다. 다수의 워드라인들(WL11, WL12, WL13, WL14, W21, WL22, WL23, WL24)은 제1 타겟그룹(TARGET GROUP1) 및 제2 타겟그룹(TARGET GROUP2)으로 구분될 수 있다. 즉, 제1 타겟그룹(TARGET GROUP1)에는 워드라인들(WL11, WL12, WL13, WL14)이 포함되고, 제2 타겟그룹(TARGET GROUP2)에는 워드라인들(W21, WL22, WL23, WL24)이 포함될 수 있다. 제1 타겟그룹(TARGET GROUP1)의 기설정된 대표어드레스는 워드라인(WL11)을 선택하기 위한 로우어드레스(RADD<1:L>)의 레벨조합으로 설정될 수 있다. 로우어드레스(RADD<1:L>)에 의해 제1 타겟그룹(TARGET GROUP1)에 포함된 워드라인들(WL11, WL12, WL13, WL14)이 활성화되는 경우 워드라인(WL11)을 선택하기 위한 로우어드레스(RADD<1:L>)의 레벨조합이 지정어드레스(SADD<1:L>)로 선택되어 출력될 수 있다. 제2 타겟그룹(TARGET GROUP2)의 기설정된 대표어드레스는 워드라인(WL21)을 선택하기 위한 로우어드레스(RADD<1:L>)의 레벨조합으로 설정될 수 있다. 로우어드레스(RADD<1:L>)에 의해 제2 타겟그룹(TARGET GROUP2)에 포함된 워드라인들(W21, WL22, WL23, WL24)이 활성화되는 경우 워드라인(WL21)을 선택하기 위한 로우어드레스(RADD<1:L>)의 레벨조합이 지정어드레스(SADD<1:L>)로 선택되어 출력될 수 있다. 제1 타겟그룹(TARGET GROUP1) 및 제2 타겟그룹(TARGET GROUP2)의 대표어드레스는 실시예에 따라서 다양하게 설정될 수 있다.
도 3을 참고하면 워드라인들(WL11, WL12, WL13, WL14, W21, WL22, WL23, WL24)을 선택하기 위한 로우어드레스(RADD<1:3>)의 논리레벨조합을 확인할 수 있다. 제1 타겟그룹(TARGET GROUP1)에 포함된 워드라인들(WL11, WL12, WL13, WL14) 중 하나를 선택하기 위해 로우어드레스의 비트(RADD<1>)는 로직로우레벨일 수 있고, 제2 타겟그룹(TARGET GROUP2)에 포함된 워드라인들(W21, WL22, WL23, WL24) 중 하나를 선택하기 위해 로우어드레스의 비트(RADD<1>)는 로직하이레벨일 수 있다. 워드라인(WL11)을 선택하기 위해 로우어드레스(RADD<1:3>)는 'L, L, L'의 논리레벨조합을 가질 수 있고, 워드라인(WL12)을 선택하기 위해 로우어드레스(RADD<1:3>)는 'L, L, H'의 논리레벨조합을 가질 수 있으며, 워드라인(WL13)을 선택하기 위해 로우어드레스(RADD<1:3>)는 'L, H, L'의 논리레벨조합을 가질 수 있고, 워드라인(WL14)을 선택하기 위해 로우어드레스(RADD<1:3>)는 'L, H, H'의 논리레벨조합을 가질 수 있다. 여기서, 로우어드레스(RADD<1:3>)는 'L, L, H'의 논리레벨조합을 갖는 경우라 함은 로우어드레스의 비트들 RADD<1>, RADD<2> 및 RADD<3> 각각이 로직로우레벨, 로직로우레벨 및 로직하이레벨인 상태로 설정된 상태임을 의미할 수 있다. 워드라인(WL11)을 선택하기 위해 로우어드레스(RADD<1:3>)는 'L, L, L'의 논리레벨조합이 제1 타겟그룹(TARGET GROUP1)의 대표어드레스로 설정될 수 있다. 워드라인(WL21)을 선택하기 위해 로우어드레스(RADD<1:3>)는 'H, L, L'의 논리레벨조합을 가질 수 있고, 워드라인(WL22)을 선택하기 위해 로우어드레스(RADD<1:3>)는 'H, L, H'의 논리레벨조합을 가질 수 있으며, 워드라인(WL23)을 선택하기 위해 로우어드레스(RADD<1:3>)는 'H, H, L'의 논리레벨조합을 가질 수 있고, 워드라인(WL24)을 선택하기 위해 로우어드레스(RADD<1:3>)는 'H, H, H'의 논리레벨조합을 가질 수 있다. 워드라인(WL21)을 선택하기 위해 로우어드레스(RADD<1:3>)는 'H, L, L'의 논리레벨조합이 제2 타겟그룹(TARGET GROUP2)의 대표어드레스로 설정될 수 있다. 제1 타겟그룹(TARGET GROUP1)에 포함된 워드라인들(WL11, WL12, WL13, WL14) 중 하나를 선택하기 위해 로우어드레스의 비트(RADD<1>)가 로직로우레벨인 경우 제1 타겟그룹(TARGET GROUP1)의 대표어드레스로 설정된 'L, L, L'의 논리레벨조합을 갖는 로우어드레스(RADD<1:3>)가 지정어드레스(SADD<1:L>)로 선택되어 출력될 수 있다. 제2 타겟그룹(TARGET GROUP2)에 포함된 워드라인들(W21, WL22, WL23, WL24) 중 하나를 선택하기 위해 로우어드레스의 비트(RADD<1>)가 로직하이레벨인 경우 제2 타겟그룹(TARGET GROUP2)의 대표어드레스로 설정된 'H, L, L'의 논리레벨조합을 갖는 로우어드레스(RADD<1:3>)가 지정어드레스(SADD<1:L>)로 선택되어 출력될 수 있다.
도 4를 참고하면 그룹제어회로(11)는 지정어드레스선택회로(111), 어드레스비교회로(112) 및 코드카운터(113)를 포함할 수 있다.
지정어드레스선택회로(111)는 로우어드레스(RADD<1:L>)에 응답하여 타겟그룹을 선택하고, 선택된 타겟그룹의 대표어드레스를 지정어드레스(SADD<1:L>)로 선택하여 출력할 수 있다. 지정어드레스선택회로(111)는 메모리 셀어레이가 형성된 코어영역에 포함된 타겟그룹들의 정보 및 타겟그룹들 각각의 대표어드레스에 대한 정보를 포함할 수 있다. 코어영역에 포함된 타겟그룹들의 수 및 타겟그룹들 각각에 대응하는 대표어드레스는 실시예에 따라서 다양하게 설정될 수 있다. 타겟그룹의 구성 및 타겟그룹의 대표어드레스에 대한 설정 등의 동작은 앞서 도 2 및 도 3을 통해 예를 들어 구체적으로 살펴봤으므로 자세한 설명은 생략한다. 지정어드레스선택회로(111)가 로우어드레스(RADD<1:L>)에 따라 지정어드레스(SADD<1:L>)를 선택하여 출력하는 동작은 액티브커맨드(ACTCMD)에 따라 기설정된 순서의 액티브동작이 수행될 때 수행되도록 구현될 수도 있다.
어드레스비교회로(112)는 로우어드레스(RADD<1:L>) 및 지정어드레스(SADD<1:L>)에 응답하여 어드레스비교신호(ACOM)를 생성할 수 있다. 어드레스비교회로(112)는 로우어드레스(RADD<1:L>) 및 지정어드레스(SADD<1:L>)의 논리레벨조합이 동일한 경우 인에이블되는 어드레스비교신호(ACOM)를 생성할 수 있다. 어드레스비교신호(ACOM)가 인에이블되는 논리레벨은 실시예에 따라서 다양하게 설정될 수 있다. 어드레스비교회로(112)가 로우어드레스(RADD<1:L>) 및 지정어드레스(SADD<1:L>)에 응답하여 어드레스비교신호(ACOM)를 생성하는 동작은 액티브커맨드(ACTCMD)에 응답하여 액티브동작이 수행될 때마다 수행되도록 구현될 수도 있다.
코드카운터(113)는 액티브커맨드(ACTCMD), 어드레스비교신호(ACOM) 및 리셋신호(RST)에 응답하여 제어코드(CNT_CD<1:M>)를 생성할 수 있다. 코드카운터(113)는 액티브커맨드(ACTCMD)에 응답하여 액티브동작이 수행되는 상태에서 인에이블된 어드레스비교신호(ACOM)가 입력되는 경우 카운팅된 제어코드(CNT_CD<1:M>)를 생성할 수 있다. 코드카운터(113)는 액티브동작이 수행될 때 입력되는 로우어드레스(RADD<1:L>)의 논리레벨조합이 지정어드레스(SADD<1:L>)의 논리레벨조합과 동일한 경우 제어코드(CNT_CD<1:M>)를 카운팅할 수 있다. 예를 들어, 제어코드(CNT_CD<1:M>)가 2비트인 경우 'L,L', 'L,H', 'H,L', 'H,H' 순으로 1 비트씩 업카운팅될 수 있다. 제어코드(CNT_CD<1:M>)에 포함된 비트 수 및 제어코드(CNT_CD<1:M>)가 카운팅되는 방식은 실시예에 따라서 다양하게 설정될 수 있다. 코드카운터(113)는 리셋신호(RST)에 응답하여 제어코드(CNT_CD<1:M>)를 초기화할 수 있다. 코드카운터(113)는 리셋신호(RST)가 인에이블되는 경우 제어코드(CNT_CD<1:M>)를 초기화 상태의 논리레벨조합으로 초기화할 수 있다. 예를 들어, 제어코드(CNT_CD<1:M>)가 2비트인 경우 'L,L'로 초기화할 수 있다. 제어코드(CNT_CD<1:M>)가 초기화되는 논리레벨조합은 실시예에 따라서 다양하게 설정될 수 있다. 리셋신호(RST)는 실시예에 따라서 외부에서 입력되거나 내부에서 생성된 신호일 수 있다.
도 5를 참고하면 비교제어신호생성회로(12)는 액티브코드카운터(121) 및 코드비교회로(122)를 포함할 수 있다.
액티브코드카운터(121)는 액티브커맨드(ACTCMD) 및 리셋신호(RST)에 응답하여 액티브코드(ACT_CD<1:N>)를 생성할 수 있다. 액티브코드카운터(121)는 액티브커맨드(ACTCMD)가 인에이블되는 시점에 동기하여 카운팅되는 액티브코드(ACT_CD<1:N>)를 생성할 수 있다. 예를 들어, 액티브코드(ACT_CD<1:N>)가 2비트인 경우 'L,L', 'L,H', 'H,L', 'H,H' 순으로 1 비트씩 업카운팅될 수 있다. 액티브코드(ACT_CD<1:N>)에 포함된 비트 수 및 액티브코드(ACT_CD<1:N>)가 카운팅되는 방식은 실시예에 따라서 다양하게 설정될 수 있다. 액티브코드(ACT_CD<1:N>)의 논리레벨조합에 따라 액티브동작이 수행된 횟수가 파악될 수 있다. 액티브코드카운터(121)는 리셋신호(RST)가 인에이블되는 경우 액티브코드(ACT_CD<1:N>)를 초기화 상태의 논리레벨조합으로 초기화할 수 있다. 예를 들어, 액티브코드(ACT_CD<1:N>)가 2비트인 경우 'L,L'로 초기화할 수 있다. 액티브코드(ACT_CD<1:N>)가 초기화되는 논리레벨조합은 실시예에 따라서 다양하게 설정될 수 있다. 리셋신호(RST)는 실시예에 따라서 외부에서 입력되거나 내부에서 생성된 신호일 수 있다.
코드비교회로(122)는 액티브코드(ACT_CD<1:N>) 및 설정코드(SET_CD<1:N>)에 응답하여 비교제어신호(CMP_CNT)를 생성할 수 있다. 코드비교회로(122)는 액티브코드(ACT_CD<1:N>) 및 설정코드(SET_CD<1:N>)를 비교하여 액티브코드(ACT_CD<1:N>)가 설정코드(SET_CD<1:N>)와 동일한 논리레벨조합만큼 카운팅되는 경우 인에이블되는 비교제어신호(CMP_CNT)를 생성할 수 있다. 예를 들어, 설정코드(SET_CD<1:2>)가 'H,L'로 설정된 상태에서 액티브동작이 3회 수행되는 경우 액티브코드(ACT_CD<1:N>)가 3회 카운팅되어 'H,L'로 설정된 논리레벨조합을 갖게되므로 비교제어신호(CMP_CNT)는 인에이블될 수 있다.
도 6을 참고하면 타겟어드레스생성회로(13)는 코드레지스터(131), 업데이트신호생성회로(132) 및 타겟어드레스래치(133)를 포함할 수 있다.
코드레지스터(131)는 업데이트신호(UPD)에 응답하여 제어코드(CNT_CD<1:M>)를 저장하고, 저장된 제어코드(CNT_CD<1:M>)를 저장코드(S_CD<1:M>)로 출력할 수 있다. 코드레지스터(131)는 업데이트신호(UPD)가 인에이블되는 경우 제어코드(CNT_CD<1:M>)를 입력받아 저장할 수 있다. 코드레지스터(131)는 저장된 제어코드(CNT_CD<1:M>)를 저장코드(S_CD<1:M>)로 출력할 수 있다.
업데이트신호생성회로(132)는 비교제어신호(CMP_CNT)에 응답하여 제어코드(CNT_CD<1:M>) 및 저장코드(S_CD<1:M>)로부터 업데이트신호(UPD)를 생성할 수 있다. 업데이트신호생성회로(132)는 액티브동작이 기설정된 설정값만큼 수행되어 비교제어신호(CMP_CNT)가 인에이블되는 경우 제어코드(CNT_CD<1:M>) 및 저장코드(S_CD<1:M>)를 비교하여 업데이트신호(UPD)를 생성할 수 있다. 업데이트신호생성회로(132)는 비교제어신호(CMP_CNT)가 인에이블된 상태에서 제어코드(CNT_CD<1:M>)가 카운팅된 횟수가 저장코드(S_CD<1:M>)가 카운팅된 횟수 이상인 경우 인에이블되는 업데이트신호(UPD)를 생성할 수 있다. 제어코드(CNT_CD<1:M>) 및 저장코드(S_CD<1:M>)가 카운팅된 횟수는 제어코드(CNT_CD<1:M>) 및 저장코드(S_CD<1:M>)의 논리레벨조합으로부터 확인할 수 있다.
타겟어드레스래치(133)는 업데이트신호(UPD)에 응답하여 지정어드레스(SADD<1:L>)로부터 타겟어드레스(TADD<1:L>)를 생성할 수 있다. 타겟어드레스래치(133)는 업데이트신호(UPD)가 인에이블되는 경우 지정어드레스(SADD<1:L>)를 타겟어드레스(TADD<1:L>)로 출력하는 업데이트 동작을 수행할 수 있다.
이상 살펴본 바와 같이 구성된 반도체장치에서 리프레쉬가 수행되는 타겟어드레스(TADD<1:L>)가 설정되는 동작을 도 7을 참고하여 살펴보면 다음과 같다.
우선, 액티브동작이 수행된 횟수가 설정코드(SET_CD<1:N>)에 의해 설정되는 설정값만큼 수행되는 구간동안 지정어드레스(SADD<1:L>)에 대한 제어코드(CNT_CD<1:M>)를 카운팅하는 동작이 수행된다.(S11) 다음으로, 제어코드(CNT_CD<1:M>)가 카운팅된 횟수가 설정코드(SET_CD<1:N>)가 카운팅된 횟수보다 큰 경우 리프레쉬가 수행되는 타겟어드레스(TADD<1:L>)를 업데이트하는 동작이 수행된다.(S12)
제어코드(CNT_CD<1:M>)가 카운팅되는 동작(S11)을 보다 구체적으로 살펴보면 다음과 같다.
액티브동작이 수행되어 액티브커맨드(ACTCMD)가 인에이블되는 시점에 동기하여 로우어드레스(RADD<1:L>)가 입력(S111)되면 로우어드레스(RADD<1:L>)의 논리레벨조합에 따라 타겟그룹이 선택되고, 선택된 타겟그룹의 대표어드레스가 지정어드레스(SADD<1:L>)로 선택된다.(S112) 순차적으로 액티브동작이 수행되는 동안 액티브커맨드(ACTCMD)에 동기하여 입력되는 로우어드레스(RADD<1:L>)가 지정어드레스(SADD<1:L>)와 동일한지 여부가 판단(S113)되어, 동일한 경우 제어코드(CNT_CD<1:M>)가 카운팅된다.(S114) 로우어드레스(RADD<1:L>)와 지정어드레스(SADD<1:L>)와 동일한지 여부를 판단하여 제어코드(CNT_CD<1:M>)가 카운팅하는 동작(S113~S114)은 액티브커맨드(ACTCMD)가 기설정된 횟수만큼 입력되었는지 여부(S115)에 따라 반복 수행된다.
타겟어드레스(TADD<1:L>)를 업데이트하는 동작(S12)을 보다 구체적으로 살펴보면 다음과 같다.
액티브커맨드(ACTCMD)가 기설정된 횟수만큼 입력된 후 제어코드(CNT_CD<1:M>)가 카운팅된 횟수가 저장코드(S_CD<1:M>)가 카운팅된 횟수 이상인지 여부를 판단(S121)한다. 제어코드(CNT_CD<1:M>)가 카운팅된 횟수가 저장코드(S_CD<1:M>)가 카운팅된 횟수 이상인 경우 지정어드레스(SADD<1:L>)로 타겟어드레스(TADD<1:L>)를 업데이트한다.(S122) 제어코드(CNT_CD<1:M>)가 카운팅된 횟수가 저장코드(S_CD<1:M>)가 카운팅된 횟수 미만인 경우 타겟어드레스(TADD<1:L>)를 유지한다.(S123) 타겟어드레스(TADD<1:L>)에 대해 리프레쉬가 수행되었는지 여부를 판단(S124)하여 리프레쉬동작이 수행되지 않은 경우 제어코드(CNT_CD<1:M>)가 카운팅되는 동작(S11)을 다시 수행한다.
도 8에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 반도체장치는 그룹제어회로(31), 비교제어신호생성회로(32) 및 타겟어드레스생성회로(33)를 포함할 수 있다.
그룹제어회로(31)는 타겟어드레스(TADD<1:L>), 로우어드레스(RADD<1:L>) 및 액티브커맨드(ACTCMD)에 응답하여 지정어드레스(SADD<1:L>) 및 제어코드(CNT_CD<1:M>)를 생성할 수 있다. 그룹제어회로(31)는 로우어드레스(RADD<1:L>)의 논리레벨조합에 따라 타겟그룹(미도시)을 선택하고, 선택된 타겟그룹의 기설정된 대표어드레스를 지정어드레스(SADD<1:L>)로 선택하여 출력할 수 있다. 그룹제어회로(31)는 지정어드레스(SADD<1:L>)를 선택하기 위해 입력되는 로우어드레스(RADD<1:L>)가 타겟어드레스(TADD<1:L>)와 동일한 경우에는 지정어드레스(SADD<1:L>)를 기존 논리레벨조합으로 유지할 수 있다. 로우어드레스(RADD<1:L>)는 코어영역에 포함된 워드라인들을 선택하기 위한 논리레벨조합을 가질 수 있다. 로우어드레스(RADD<1:L>)에 포함된 비트 수는 실시예에 따라서 다양하게 설정될 수 있다. 액티브커맨드(ACTCMD)는 액티브동작을 위해 인에이블될 수 있다. 액티브커맨드(ACTCMD)는 외부커맨드를 디코딩하는 커맨드디코더(미도시)에서 생성될 수 있다. 그룹제어회로(31)는 액티브커맨드(ACTCMD)가 인에이블되는 시점에 동기하여 지정어드레스(SADD<1:L>)와 동일한 논리레벨조합을 갖는 로우어드레스(RADD<1:L>)가 입력되는 경우 순차적으로 카운팅되는 제어코드(CNT_CD<1:M>)를 생성할 수 있다. 제어코드(CNT_CD<1:M>)에 포함된 비트 수는 실시예에 따라서 다양하게 설정될 수 있다.
비교제어신호생성회로(32)는 액티브커맨드(ACTCMD) 및 설정코드(SET_CD<1:N>)에 응답하여 비교제어신호(CMP_CNT)를 생성할 수 있다. 비교제어신호생성회로(32)는 액티브커맨드(ACTCMD)에 의해 액티브동작이 설정코드(SET_CD<1:N>)에 의해 설정되는 설정값만큼 수행되는 경우 인에이블되는 비교제어신호(CMP_CNT)를 생성할 수 있다. 설정코드(SET_CD<1:N>)에 의해 설정되는 설정값은 실시예에 따라서 다양하게 설정될 수 있다.
타겟어드레스생성회로(33)는 비교제어신호(CMP_CNT) 및 제어코드(CNT_CD<1:M>)에 응답하여 지정어드레스(SADD<1:L>)를 타겟어드레스(TADD<1:L>)로 출력할 수 있다. 타겟어드레스생성회로(33)는 액티브동작이 설정값만큼 수행되어 비교제어신호(CMP_CNT)가 인에이블된 상태에서 제어코드(CNT_CD<1:M>)가 내부에 저장된 코드(미도시)보다 카운팅된 횟수가 많은 경우 지정어드레스(SADD<1:L>)를 타겟어드레스(TADD<1:L>)로 출력하는 업데이트 동작을 수행할 수 있다. 타겟어드레스생성회로(33)는 업데이트 동작이 수행되는 경우 다음 업데이트 동작을 위해 제어코드(CNT_CD<1:M>)를 내부적으로 저장할 수 있다.
도 9를 참고하면 그룹제어회로(31)는 선택제어신호생성회로(311), 지정어드레스선택회로(312), 어드레스비교회로(313) 및 코드카운터(314)를 포함할 수 있다.
선택제어신호생성회로(311)는 로우어드레스(RADD<1:L>) 및 타겟어드레스(TADD<1:L>)에 응답하여 선택제어신호(S_CNT)를 생성할 수 있다. 선택제어신호생성회로(311)는 지정어드레스(SADD<1:L>)를 선택하기 위해 입력되는 로우어드레스(RADD<1:L>)가 타겟어드레스(TADD<1:L>)와 동일하지 않은 경우 인에이블되는 선택제어신호(S_CNT)를 생성할 수 있다. 선택제어신호생성회로(311)는 지정어드레스(SADD<1:L>)를 선택하기 위해 입력되는 로우어드레스(RADD<1:L>)가 타겟어드레스(TADD<1:L>)와 동일한 경우 디스에이블되는 선택제어신호(S_CNT)를 생성할 수 있다.
지정어드레스선택회로(312)는 선택제어신호(S_CNT)에 응답하여 로우어드레스(RADD<1:L>)로부터 지정어드레스(SADD<1:L>)를 생성할 수 있다. 지정어드레스선택회로(312)는 선택제어신호(S_CNT)가 인에이블되는 경우 로우어드레스(RADD<1:L>)로부터 타겟그룹을 선택하고, 선택된 타겟그룹의 대표어드레스를 지정어드레스(SADD<1:L>)로 선택하여 출력할 수 있다. 지정어드레스선택회로(312)는 메모리 셀어레이가 형성된 코어영역에 포함된 타겟그룹들의 정보 및 타겟그룹들 각각의 대표어드레스에 대한 정보를 포함할 수 있다. 코어영역에 포함된 타겟그룹들의 수 및 타겟그룹들 각각에 대응하는 대표어드레스는 실시예에 따라서 다양하게 설정될 수 있다. 지정어드레스선택회로(312)가 로우어드레스(RADD<1:L>)에 따라 지정어드레스(SADD<1:L>)를 선택하여 출력하는 동작은 액티브커맨드(ACTCMD)에 따라 기설정된 순서의 액티브동작이 수행될 때 수행되도록 구현될 수도 있다.
어드레스비교회로(313)는 로우어드레스(RADD<1:L>) 및 지정어드레스(SADD<1:L>)에 응답하여 어드레스비교신호(ACOM)를 생성할 수 있다. 어드레스비교회로(313)는 로우어드레스(RADD<1:L>) 및 지정어드레스(SADD<1:L>)의 논리레벨조합이 동일한 경우 인에이블되는 어드레스비교신호(ACOM)를 생성할 수 있다. 어드레스비교신호(ACOM)가 인에이블되는 논리레벨은 실시예에 따라서 다양하게 설정될 수 있다. 어드레스비교회로(313)가 로우어드레스(RADD<1:L>) 및 지정어드레스(SADD<1:L>)에 응답하여 어드레스비교신호(ACOM)를 생성하는 동작은 액티브커맨드(ACTCMD)에 응답하여 액티브동작이 수행될 때마다 수행되도록 구현될 수도 있다.
코드카운터(314)는 액티브커맨드(ACTCMD), 어드레스비교신호(ACOM) 및 리셋신호(RST)에 응답하여 제어코드(CNT_CD<1:M>)를 생성할 수 있다. 코드카운터(314)는 액티브커맨드(ACTCMD)에 응답하여 액티브동작이 수행되는 상태에서 인에이블된 어드레스비교신호(ACOM)가 입력되는 경우 카운팅된 제어코드(CNT_CD<1:M>)를 생성할 수 있다. 코드카운터(314)는 액티브동작이 수행될 때 입력되는 로우어드레스(RADD<1:L>)의 논리레벨조합이 지정어드레스(SADD<1:L>)의 논리레벨조합과 동일한 경우 제어코드(CNT_CD<1:M>)를 카운팅할 수 있다. 예를 들어, 제어코드(CNT_CD<1:M>)가 2비트인 경우 'L,L', 'L,H', 'H,L', 'H,H' 순으로 1 비트씩 업카운팅될 수 있다. 제어코드(CNT_CD<1:M>)에 포함된 비트 수 및 제어코드(CNT_CD<1:M>)가 카운팅되는 방식은 실시예에 따라서 다양하게 설정될 수 있다. 코드카운터(314)는 리셋신호(RST)에 응답하여 제어코드(CNT_CD<1:M>)를 초기화할 수 있다. 코드카운터(314)는 리셋신호(RST)가 인에이블되는 경우 제어코드(CNT_CD<1:M>)를 초기화 상태의 논리레벨조합으로 초기화할 수 있다. 예를 들어, 제어코드(CNT_CD<1:M>)가 2비트인 경우 'L,L'로 초기화할 수 있다. 제어코드(CNT_CD<1:M>)가 초기화되는 논리레벨조합은 실시예에 따라서 다양하게 설정될 수 있다. 리셋신호(RST)는 실시예에 따라서 외부에서 입력되거나 내부에서 생성된 신호일 수 있다.
이상 살펴본 바와 같이 구성된 반도체장치에서 리프레쉬가 수행되는 타겟어드레스(TADD<1:L>)가 설정되는 동작을 도 10을 참고하여 살펴보면 다음과 같다.
우선, 액티브동작이 수행된 횟수가 설정코드(SET_CD<1:N>)에 의해 설정되는 설정값만큼 수행되는 구간동안 지정어드레스(SADD<1:L>)에 대한 제어코드(CNT_CD<1:M>)를 카운팅하는 동작이 수행된다.(S21) 다음으로, 제어코드(CNT_CD<1:M>)가 카운팅된 횟수가 설정코드(SET_CD<1:N>)가 카운팅된 횟수보다 큰 경우 리프레쉬가 수행되는 타겟어드레스(TADD<1:L>)를 업데이트하는 동작이 수행된다.(S22)
제어코드(CNT_CD<1:M>)가 카운팅되는 동작(S21)을 보다 구체적으로 살펴보면 다음과 같다.
액티브동작이 수행되어 액티브커맨드(ACTCMD)가 인에이블되는 시점에 동기하여 로우어드레스(RADD<1:L>)가 입력(S211)되면 로우어드레스(RADD<1:L>)와 타겟어드레스(TADD<1:L>)가 동일한지 여부가 판단된다.(S212) 로우어드레스(RADD<1:L>)와 타겟어드레스(TADD<1:L>)가 동일한 경우 지정어드레스(SADD<1:L>)를 선택하는 동작이 중단된다. 로우어드레스(RADD<1:L>)와 타겟어드레스(TADD<1:L>)가 동일하지 않은 경우 로우어드레스(RADD<1:L>)의 논리레벨조합에 따라 타겟그룹이 선택되고, 선택된 타겟그룹의 대표어드레스가 지정어드레스(SADD<1:L>)로 선택된다.(S213) 순차적으로 액티브동작이 수행되는 동안 액티브커맨드(ACTCMD)에 동기하여 입력되는 로우어드레스(RADD<1:L>)가 지정어드레스(SADD<1:L>)와 동일한지 여부가 판단(S214)되어, 동일한 경우 제어코드(CNT_CD<1:M>)가 카운팅된다.(215) 로우어드레스(RADD<1:L>)와 지정어드레스(SADD<1:L>)와 동일한지 여부를 판단하여 제어코드(CNT_CD<1:M>)가 카운팅하는 동작(S214~S215)은 액티브커맨드(ACTCMD)가 기설정된 횟수만큼 입력되었는지 여부(S216)에 따라 반복 수행된다.
타겟어드레스(TADD<1:L>)를 업데이트하는 동작(S22)을 보다 구체적으로 살펴보면 다음과 같다.
액티브커맨드(ACTCMD)가 기설정된 횟수만큼 입력된 후 제어코드(CNT_CD<1:M>)가 카운팅된 횟수가 저장코드(S_CD<1:M>)가 카운팅된 횟수 이상인지 여부를 판단(S221)한다. 제어코드(CNT_CD<1:M>)가 카운팅된 횟수가 저장코드(S_CD<1:M>)가 카운팅된 횟수 이상인 경우 지정어드레스(SADD<1:L>)로 타겟어드레스(TADD<1:L>)를 업데이트한다.(S222) 제어코드(CNT_CD<1:M>)가 카운팅된 횟수가 저장코드(S_CD<1:M>)가 카운팅된 횟수 미만인 경우 타겟어드레스(TADD<1:L>)를 유지한다.(S223) 타겟어드레스(TADD<1:L>)에 대해 리프레쉬가 수행되었는지 여부를 판단(S224)하여 리프레쉬동작이 수행되지 않은 경우 제어코드(CNT_CD<1:M>)가 카운팅되는 동작(S21)을 다시 수행한다.
도 11에 도시된 바와 같이, 본 발명의 또 다른 실시예에 따른 반도체장치는 내부커맨드생성회로(51), 그룹제어회로(52), 비교제어신호생성회로(53) 및 타겟어드레스생성회로(54)를 포함할 수 있다.
내부커맨드생성회로(51)는 개시제어신호(STR_CNT) 및 액티브커맨드(ACTCMD)에 응답하여 내부액티브커맨드(IACT_CMD)를 생성할 수 있다. 내부커맨드생성회로(51)는 개시제어신호(STR_CNT)가 인에이블되는 시점에 동기하여 액티브커맨드(ACTCMD)를 버퍼링하여 내부액티브커맨드(IACT_CMD)를 생성할 수 있다. 내부액티브커맨드(IACT_CMD)에 의해 수행되는 액티브동작 중 지정어드레스(SADD<1:L>)가 선택되는 액티브동작은 개시제어신호(STR_CNT)가 인에이블된 후 수행되는 액티브동작에 의해 개시될 수 있다.
그룹제어회로(52)는 개시제어신호(STR_CNT), 로우어드레스(RADD<1:L>) 및 내부액티브커맨드(IACT_CMD)에 응답하여 지정어드레스(SADD<1:L>) 및 제어코드(CNT_CD<1:M>)를 생성할 수 있다. 그룹제어회로(52)는 개시제어신호(STR_CNT)가 인에이블되는 시점에 동기하여 내부액티브커맨드(IACT_CMD)에 따라 액티브동작이 수행되는 경우 로우어드레스(RADD<1:L>)의 논리레벨조합에 따라 타겟그룹(미도시)을 선택하고, 선택된 타겟그룹의 기설정된 대표어드레스를 지정어드레스(SADD<1:L>)로 선택하여 출력할 수 있다. 그룹제어회로(52)에서 선택된 타겟그룹의 기설정된 대표어드레스를 지정어드레스(SADD<1:L>)로 선택하여 출력하는 동작은 개시제어신호(STR_CNT)가 인에이블된 후 내부액티브커맨드(IACT_CMD)에 따라 수행되는 첫번째 액티브동작에 의해서만 수행될 수 있다. 그룹제어회로(52)는 내부액티브커맨드(IACT_CMD)가 인에이블되는 시점에 동기하여 지정어드레스(SADD<1:L>)와 동일한 논리레벨조합을 갖는 로우어드레스(RADD<1:L>)가 입력되는 경우 순차적으로 카운팅되는 제어코드(CNT_CD<1:M>)를 생성할 수 있다. 제어코드(CNT_CD<1:M>)에 포함된 비트 수는 실시예에 따라서 다양하게 설정될 수 있다.
비교제어신호생성회로(53)는 내부액티브커맨드(IACT_CMD) 및 설정코드(SET_CD<1:N>)에 응답하여 비교제어신호(CMP_CNT)를 생성할 수 있다. 비교제어신호생성회로(53)는 내부액티브커맨드(IACT_CMD)에 의해 액티브동작이 설정코드(SET_CD<1:N>)에 의해 설정되는 설정값만큼 수행되는 경우 인에이블되는 비교제어신호(CMP_CNT)를 생성할 수 있다. 설정코드(SET_CD<1:N>)에 의해 설정되는 설정값은 실시예에 따라서 다양하게 설정될 수 있다.
타겟어드레스생성회로(54)는 비교제어신호(CMP_CNT) 및 제어코드(CNT_CD<1:M>)에 응답하여 지정어드레스(SADD<1:L>)를 타겟어드레스(TADD<1:L>)로 출력할 수 있다. 타겟어드레스생성회로(54)는 액티브동작이 설정값만큼 수행되어 비교제어신호(CMP_CNT)가 인에이블된 상태에서 제어코드(CNT_CD<1:M>)가 내부에 저장된 코드(미도시)보다 카운팅된 횟수가 많은 경우 지정어드레스(SADD<1:L>)를 타겟어드레스(TADD<1:L>)로 출력하는 업데이트 동작을 수행할 수 있다. 타겟어드레스생성회로(54)는 업데이트 동작이 수행되는 경우 다음 업데이트 동작을 위해 제어코드(CNT_CD<1:M>)를 내부적으로 저장할 수 있다.
도 12를 참고하여 내부커맨드생성회로(51)에서 개시제어신호(STR_CNT) 및 액티브커맨드(ACTCMD)에 따라 내부액티브커맨드(IACT_CMD)가 생성되는 동작을 살펴보면 다음과 같다.
T11 시점에서 개시제어신호(STR_CNT)가 인에이블되면 액티브커맨드(ACTCMD)가 버퍼링되어 내부액티브커맨드(IACT_CMD)로 출력된다. T12 시점에서 내부액티브커맨드(IACT_CMD)에 따라 수행되는 액티브동작이 기설정된 횟수만큼 수행될 때까지 제1 타겟그룹(TARGET GROUP1)에 대한 대표어드레스가 지정어드레스(SADD<1:L>)로 선택되고, 지정어드레스(SADD<1:L>)를 타겟어드레스(TADD<1:L>)로 교체하는 업데이트 수행여부를 결정할 수 있다.
T13 시점에서부터 개시제어신호(STR_CNT)가 다시 인에이블되는 시점에 동기하여 액티브커맨드(ACTCMD)를 버퍼링하여 출력되는 내부액티브커맨드(IACT_CMD)에 의해 제2 타겟그룹(TARGET GROUP2)에 대한 대표어드레스가 지정어드레스(SADD<1:L>)로 선택되고, 지정어드레스(SADD<1:L>)를 타겟어드레스(TADD<1:L>)로 교체하는 업데이트 수행여부가 결정된다.
앞서, 도 1, 도 8 및 도 11에서 살펴본 반도체장치는 메모리시스템, 그래픽시스템, 컴퓨팅시스템 및 모바일시스템 등을 포함하는 전자시스템에 적용될 수 있다. 예를 들어, 도 13을 참고하면 본 발명의 일 실시예에 따른 전자시스템(1000)은 데이터저장부(1001), 메모리컨트롤러(1002), 버퍼메모리(1003) 및 입출력인터페이스(1004)를 포함할 수 있다.
데이터저장부(1001)는 메모리컨트롤러(1002)로부터의 제어신호에 따라 메모리컨트롤러(1002)로부터 인가되는 데이터를 저장하고 저장된 데이터를 판독하여 메모리컨트롤러(1002)에 출력한다. 데이터저장부(1001)는 도 1, 도 8 및 도 11에 도시된 반도체장치를 포함할 수 있다. 한편, 데이터저장부(1001)는 전원이 차단되어도 데이터를 잃지 않고 계속 저장할 수 있는 비휘발성 메모리를 포함할 수 있다. 비휘발성 메모리는 플래쉬 메모리(Nor Flash Memory, NAND Flash Memory), 상변환 메모리(Phase Change Random Access Memory; PRAM), 저항 메모리(Resistive Random Access Memory;RRAM), 스핀 주입자화반전 메모리(Spin Transfer Torque Random Access Memory; STTRAM), 자기메모리(Magnetic Random Access Memory; MRAM)로 구현될 수 있다.
메모리컨트롤러(1002)는 입출력인터페이스(1004)를 통해 외부기기(호스트 장치)로부터 인가되는 명령어를 디코딩하고 디코딩된 결과에 따라 데이터저장부(1001) 및 버퍼메모리(1003)에 대한 데이터 입출력을 제어한다. 도 13에서는 메모리컨트롤러(1002)가 하나의 블록으로 표시되었으나, 메모리컨트롤러(1002)는 데이터저장부(1001)를 제어하기 위한 컨트롤러와 휘발성 메모리인 버퍼메모리(1003)를 제어하기 위한 컨트롤러가 독립적으로 구성될 수 있다.
버퍼메모리(1003)는 메모리컨트롤러(1002)에서 처리할 데이터 즉 데이터저장부(1001)에 입출력되는 데이터를 임시적으로 저장할 수 있다. 버퍼메모리(1003)는 제어신호에 따라 메모리컨트롤러(1002)에서 인가되는 데이터(DATA)를 저장할 수 있다. 버퍼메모리(1003)는 저장된 데이터를 판독하여 메모리컨트롤러(1002)에 출력한다. 버퍼메모리(1003)는 DRAM(Dynamic Random Access Memory), Moblie DRAM, SRAM(Static Random Access Memory) 등의 휘발성 메모리를 포함할 수 있다.
입출력인터페이스(1004)는 메모리컨트롤러(1002)와 외부기기(호스트) 사이의 물리적 연결을 제공하여 메모리컨트롤러(1002)가 외부기기로부터 데이터 입출력을 위한 제어신호를 수신하고 외부기기와 데이터를 교환할 수 있도록 해준다. 입출력인터페이스(1004)는 USB, MMC, PCI-E, SAS, SATA, PATA, SCSI, ESDI, 및 IDE 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 포함할 수 있다.
전자시스템(1000)은 호스트 장치의 보조 기억장치 또는 외부 저장장치로 사용될 수 있다. 전자시스템(1000)은 고상 디스크(Solid State Disk; SSD), USB 메모리(Universal Serial Bus Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등을 포함할 수 있다.
11: 그룹제어회로 12: 비교제어신호생성회로
13: 타겟어드레스생성회로 111: 지정어드레스선택회로
112: 어드레스비교회로 113: 코드카운터
121: 액티브코드카운터 122: 코드비교회로
131: 코드레지스터 132: 업데이트신호생성회로
133: 타겟어드레스래치

Claims (20)

  1. 로우어드레스 및 액티브커맨드에 응답하여 지정어드레스 및 제어코드를 생성하는 그룹제어회로;
    상기 액티브커맨드 및 설정코드에 응답하여 비교제어신호를 생성하는 비교제어신호생성회로; 및
    상기 제어코드 및 상기 비교제어신호에 응답하여 상기 지정어드레스를 타겟어드레스로 출력하는 타겟어드레스생성회로를 포함하는 반도체장치.
  2. 제 1 항에 있어서, 상기 로우어드레스는 코어영역에 포함된 워드라인을 선택하기 위한 논리레벨조합을 갖는 반도체장치.
  3. 제 1 항에 있어서, 상기 그룹제어회로는 상기 로우어드레스에 응답하여 타겟그룹을 선택하고, 상기 선택된 타겟그룹의 대표어드레스를 상기 지정어드레스로 출력하는 반도체장치.
  4. 제 1 항에 있어서, 상기 그룹제어회로는 상기 지정어드레스와 동일한 논리레벨조합을 갖는 상기 로우어드레스가 입력되는 경우 순차적으로 카운팅되는 상기 제어코드를 생성하는 반도체장치.
  5. 제 1 항에 있어서, 상기 비교제어신호는 상기 액티브커맨드에 의해 수행되는 액티브동작 횟수가 상기 설정코드에 의해 설정되는 설정값만큼 수행되는 경우 인에이블되는 반도체장치.
  6. 제 1 항에 있어서, 상기 타겟어드레스생성회로는 상기 비교제어신호가 인에이블된 상태에서 상기 제어코드가 내부에 저장된 코드보다 카운팅된 횟수가 많은 경우 상기 지정어드레스를 상기 타겟어드레스로 출력하는 업데이트동작을 수행하는 반도체장치.
  7. 제 6 항에 있어서, 상기 타겟어드레스생성회로는 상기 비교제어신호가 인에이블된 상태에서 상기 제어코드가 내부에 저장된 저장코드보다 카운팅된 횟수가 많은 경우 상기 제어코드를 상기 저장코드로 저장하는 반도체장치.
  8. 제 1 항에 있어서, 상기 그룹제어회로는
    상기 로우어드레스에 응답하여 타겟그룹을 선택하고, 상기 선택된 타겟그룹의 대표어드레스를 상기 지정어드레스로 선택하여 출력하는 지정어드레스선택회로;
    상기 로우어드레스와 상기 지정어드레스를 비교하여 어드레스비교신호를 생성하는 어드레스비교회로; 및
    상기 어드레스비교신호에 응답하여 카운팅되는 상기 제어코드를 생성하는 코드카운터를 포함하는 반도체장치.
  9. 제 1 항에 있어서, 상기 비교제어신호생성회로는
    상기 액티브커맨드에 응답하여 액티브동작이 수행되는 횟수만큼 카운팅되는 액티브코드를 생성하는 액티브코드카운터; 및
    상기 액티브코드가 상기 설정코드의 논리레벨조합만큼 카운팅되는 경우 인에이블되는 상기 비교제어신호를 생성하는 코드비교회로를 포함하는 반도체장치.
  10. 제 1 항에 있어서, 상기 타겟어드레스생성회로는
    업데이트신호에 응답하여 상기 제어코드를 저장하고, 저장된 제어코드를 저장코드로 출력하는 코드레지스터를 포함하는 반도체장치.
  11. 제 10 항에 있어서, 상기 타겟어드레스생성회로는
    상기 제어코드가 카운팅된 횟수가 상기 저장코드가 카운팅된 횟수이상인 경우 인에이블되는 상기 업데이트신호를 생성하는 업데이트신호생성회로를 더 포함하는 반도체장치.
  12. 제 10 항에 있어서, 상기 타겟어드레스생성회로는
    상기 업데이트신호에 응답하여 상기 지정어드레스를 상기 타겟어드레스로 출력하는 타겟어드레스래치를 더 포함하는 반도체장치.
  13. 타겟어드레스, 로우어드레스 및 액티브커맨드에 응답하여 지정어드레스 및 제어코드를 생성하는 그룹제어회로;
    상기 액티브커맨드 및 설정코드에 응답하여 비교제어신호를 생성하는 비교제어신호생성회로; 및
    상기 비교제어신호 및 상기 제어코드에 응답하여 상기 지정어드레스를 상기 타겟어드레스로 출력하는 타겟어드레스생성회로를 포함하는 반도체장치.
  14. 제 13 항에 있어서, 상기 그룹제어회로는
    상기 지정어드레스를 선택하기 위해 입력되는 상기 로우어드레스가 상기 타겟어드레스와 동일하지 않은 경우 상기 로우어드레스에 응답하여 타겟그룹을 선택하고, 상기 선택된 타겟그룹의 대표어드레스를 상기 지정어드레스로 출력하는 반도체장치.
  15. 제 13 항에 있어서, 상기 그룹제어회로는
    상기 지정어드레스를 선택하기 위해 입력되는 상기 로우어드레스가 상기 타겟어드레스와 동일한 경우 상기 지정어드레스의 논리레벨조합을 유지하는 반도체장치.
  16. 제 13 항에 있어서, 상기 그룹제어회로는
    상기 로우어드레스 및 상기 타겟어드레스에 응답하여 선택제어신호를 생성하는 선택제어신호생성회로; 및
    상기 선택제어신호에 응답하여 상기 로우어드레스로부터 타겟그룹을 선택하고, 상기 선택된 타겟그룹의 대표어드레스를 상기 지정어드레스로 선택하여 출력하는 지정어드레스선택회로를 포함하는 반도체장치.
  17. 제 16 항에 있어서, 상기 그룹제어회로는
    상기 로우어드레스와 상기 지정어드레스를 비교하여 어드레스비교신호를 생성하는 어드레스비교회로; 및
    상기 어드레스비교신호에 응답하여 카운팅되는 상기 제어코드를 생성하는 코드카운터를 더 포함하는 반도체장치.
  18. 개시제어신호 및 액티브커맨드에 응답하여 내부액티브커맨드를 생성하는 내부커맨드생성회로;
    상기 개시제어신호, 로우어드레스 및 상기 내부액티브커맨드에 응답하여 지정어드레스 및 제어코드를 생성하는 그룹제어회로;
    상기 액티브커맨드 및 설정코드에 응답하여 비교제어신호를 생성하는 비교제어신호생성회로; 및
    상기 비교제어신호 및 상기 제어코드에 응답하여 상기 지정어드레스를 타겟어드레스로 출력하는 타겟어드레스생성회로를 포함하는 반도체장치.
  19. 제 18 항에 있어서, 상기 내부커맨드생성회로는 상기 개시제어신호가 인에이블되는 시점에 동기하여 상기 액티브커맨드를 버퍼링하여 상기 내부액티브커맨드를 생성하는 반도체장치.
  20. 제 18 항에 있어서, 상기 그룹제어회로는 상기 개시제어신호가 인에이블되는 시점에 동기하여 상기 내부액티브커맨드에 따라 액티브동작이 수행되는 경우 상기 로우어드레스에 응답하여 타겟그룹을 선택하고, 상기 선택된 타겟그룹의 대표어드레스를 상기 지정어드레스로 출력하는 반도체장치.
KR1020160170570A 2016-12-14 2016-12-14 반도체장치 KR20180068661A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160170570A KR20180068661A (ko) 2016-12-14 2016-12-14 반도체장치
US15/605,207 US10055152B2 (en) 2016-12-14 2017-05-25 Semiconductor devices
CN201710497165.8A CN108231107B (zh) 2016-12-14 2017-06-26 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160170570A KR20180068661A (ko) 2016-12-14 2016-12-14 반도체장치

Publications (1)

Publication Number Publication Date
KR20180068661A true KR20180068661A (ko) 2018-06-22

Family

ID=62490152

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160170570A KR20180068661A (ko) 2016-12-14 2016-12-14 반도체장치

Country Status (3)

Country Link
US (1) US10055152B2 (ko)
KR (1) KR20180068661A (ko)
CN (1) CN108231107B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10475519B2 (en) 2018-03-23 2019-11-12 Micron Technology, Inc. Methods for detecting and mitigating memory media degradation and memory devices employing the same
US11881246B2 (en) * 2020-12-14 2024-01-23 SK Hynix Inc. Memory device for performing smart refresh operation and memory system including the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008165847A (ja) * 2006-12-26 2008-07-17 Elpida Memory Inc 半導体メモリ装置、半導体装置、メモリシステム及びリフレッシュ制御方法
KR100863533B1 (ko) * 2007-03-29 2008-10-15 주식회사 하이닉스반도체 반도체 장치 및 그 구동방법
EP2620838B1 (en) * 2012-01-26 2015-04-22 ST-Ericsson SA Automatic partial array self-refresh
KR20150138211A (ko) 2013-03-28 2015-12-09 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 메모리 활성화 레이트의 조정
KR101976452B1 (ko) * 2013-04-22 2019-05-10 에스케이하이닉스 주식회사 반도체 장치
KR20140139848A (ko) * 2013-05-28 2014-12-08 에스케이하이닉스 주식회사 어드레스 검출회로, 이를 포함하는 메모리 시스템 및 어드레스 검출방법
JP2015092423A (ja) * 2013-11-08 2015-05-14 マイクロン テクノロジー， インク． 半導体装置
KR102189533B1 (ko) * 2013-12-18 2020-12-11 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
KR102182368B1 (ko) 2013-12-19 2020-11-24 에스케이하이닉스 주식회사 어드레스 검출회로 및 이를 포함하는 메모리

Also Published As

Publication number Publication date
CN108231107B (zh) 2021-07-09
US10055152B2 (en) 2018-08-21
US20180165024A1 (en) 2018-06-14
CN108231107A (zh) 2018-06-29

Similar Documents

Publication Publication Date Title
US10446199B2 (en) Semiconductor device and semiconductor system
KR102550685B1 (ko) 반도체장치
US10614871B2 (en) Semiconductor devices and semiconductor systems including the semiconductor devices
KR102561346B1 (ko) 반도체장치
CN107919150B (zh) 锁存控制信号发生电路和半导体器件
KR20190123183A (ko) 반도체장치
KR20210131813A (ko) 반도체장치 및 이를 이용한 리프레쉬방법
KR20180053113A (ko) 반도체장치
US10902894B2 (en) Semiconductor devices
KR102591121B1 (ko) 반도체장치
KR20180068661A (ko) 반도체장치
US9653133B2 (en) Semiconductor device and semiconductor system
KR20180081282A (ko) 반도체장치
US10153033B2 (en) Semiconductor devices
KR20170109143A (ko) 반도체장치 및 반도체시스템
KR102420640B1 (ko) 반도체장치
KR102444948B1 (ko) 반도체장치 및 반도체시스템
KR102298776B1 (ko) 반도체장치
US20230063533A1 (en) Semiconductor devices
US10186306B2 (en) Apparatus and method for non-volatile memory address decoding
KR20230033559A (ko) 반도체장치
CN116469430A (zh) 半导体器件和半导体系统
KR20180014948A (ko) 반도체장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal