KR20230033559A - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR20230033559A
KR20230033559A KR1020220029019A KR20220029019A KR20230033559A KR 20230033559 A KR20230033559 A KR 20230033559A KR 1020220029019 A KR1020220029019 A KR 1020220029019A KR 20220029019 A KR20220029019 A KR 20220029019A KR 20230033559 A KR20230033559 A KR 20230033559A
Authority
KR
South Korea
Prior art keywords
pulse
self
data
write
read
Prior art date
Application number
KR1020220029019A
Other languages
English (en)
Inventor
송청기
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to US17/842,268 priority Critical patent/US11978495B2/en
Priority to CN202210986686.0A priority patent/CN115731987A/zh
Publication of KR20230033559A publication Critical patent/KR20230033559A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

반도체장치는 액티브동작이 수행될 때 셀프리드동작을 위한 셀프리드펄스, 셀프라이트동작을 위한 셀프라이트펄스 및 정보업데이트구간동안 활성화되는 정보업데이트구간신호를 생성하는 정보업데이트제어회로; 및 상기 셀프리드펄스 및 상기 셀프라이트펄스를 수신하고, 상기 셀프리드펄스를 토대로 상기 셀프리드동작이 수행되거나 리드펄스에 따라 리드동작이 수행될 때 코어회로에 저장된 데이터 또는 선택정보데이터를 출력하기 위한 리드컬럼스트로브펄스를 생성하고, 상기 셀프라이트펄스를 토대로 상기 셀프라이트동작이 수행되거나 라이트펄스에 따라 라이트동작이 수행될 때 상기 코어회로에 상기 데이터 또는 상기 선택정보데이터를 저장하기 위한 라이트컬럼스트로브펄스를 생성하는 컬럼제어회로를 포함한다.

Description

반도체장치{SEMICONDUCTOR DEVICES}
본 발명은 워드라인이 선택되는 횟수에 대한 정보를 저장하는 반도체장치에 관한 것이다.
메모리 반도체 중에서도 DRAM은 SRAM(Static Random Access Memory)이나 플레쉬 메모리(Flesh Memory)와 달리 시간이 흐름에 따라 메모리 셀에 저장된 정보가 사라지는 현상이 발생한다. 이러한 현상을 방지하기 위하여 외부에서 일정 주기마다 셀에 저장된 정보를 다시 기입해주는 동작을 수행하도록 하고 있으며, 이러한 일련의 동작을 리프레쉬라고 한다. 리프레쉬는 뱅크 안의 각 셀들이 가지는 리텐션 타임(retention time)안에 적어도 한 번씩 워드라인을 활성화해서 데이터를 센싱하여 증폭시켜 주는 방식으로 행해진다. 여기서, 리텐션 타임이란 셀에 어떤 데이터를 기록한 후 리프레쉬 없이 데이터가 셀에 유지될 수 있는 시간을 말한다.
본 발명은 워드라인이 선택되는 횟수에 대한 정보를 저장하는 반도체장치에 관한 것이다.
이를 위해 본 발명은 액티브동작이 수행될 때 셀프리드동작을 위한 셀프리드펄스, 셀프라이트동작을 위한 셀프라이트펄스 및 정보업데이트구간동안 활성화되는 정보업데이트구간신호를 생성하는 정보업데이트제어회로; 및 상기 셀프리드펄스 및 상기 셀프라이트펄스를 수신하고, 상기 셀프리드펄스를 토대로 상기 셀프리드동작이 수행되거나 리드펄스에 따라 리드동작이 수행될 때 코어회로에 저장된 데이터 또는 선택정보데이터를 출력하기 위한 리드컬럼스트로브펄스를 생성하고, 상기 셀프라이트펄스를 토대로 상기 셀프라이트동작이 수행되거나 라이트펄스에 따라 라이트동작이 수행될 때 상기 코어회로에 상기 데이터 또는 상기 선택정보데이터를 저장하기 위한 라이트컬럼스트로브펄스를 생성하는 컬럼제어회로를 포함하는 반도체장치를 제공한다.
또한, 본 발명은 워드라인들에 연결된 제1 셀블럭 및 제2 셀블럭을 포함하는 코어회로; 액티브펄스를 토대로 셀프리드동작이 수행되거나 리드펄스에 따라 리드동작이 수행될 때 상기 코어회로에 저장된 데이터 또는 선택정보데이터를 출력하기 위한 리드컬럼스트로브펄스를 생성하고, 상기 액티브펄스를 토대로 셀프라이트동작이 수행되거나 라이트펄스에 따라 라이트동작이 수행될 때 상기 코어회로에 상기 데이터 또는 상기 선택정보데이터를 저장하기 위한 라이트컬럼스트로브펄스를 생성하는 컬럼제어회로; 및 상기 리드컬럼스트로브펄스, 상기 라이트컬럼스트로브펄스 및 정보업데이트구간신호를 토대로 상기 제1 셀블럭에 연결된 제1 비트라인들 중 하나를 선택하기 위한 제1 컬럼선택신호를 생성하거나 상기 제2 셀블럭에 연결된 제2 비트라인들 중 하나를 선택하기 위한 제2 컬럼선택신호를 생성하는 컬럼디코더를 포함하는 반도체장치를 제공한다.
또한, 본 발명은 액티브펄스가 발생되는 시점부터 기설정된 구간이 경과된 시점에서 발생되는 셀프동작펄스를 토대로 셀프리드동작을 위한 셀프리드펄스, 셀프라이트동작을 위한 셀프라이트펄스 및 정보업데이트구간동안 활성화되는 정보업데이트구간신호를 생성하는 정보업데이트제어회로; 및 상기 셀프리드펄스 및 상기 셀프라이트펄스를 수신하고, 상기 셀프리드펄스를 토대로 상기 셀프리드동작이 수행되거나 리드펄스에 따라 리드동작이 수행될 때 코어회로에 저장된 데이터 또는 선택정보데이터를 출력하기 위한 리드컬럼스트로브펄스를 생성하고, 상기 셀프라이트펄스를 토대로 상기 셀프라이트동작이 수행되거나 라이트펄스에 따라 라이트동작이 수행될 때 상기 코어회로에 상기 데이터 또는 상기 선택정보데이터를 저장하기 위한 라이트컬럼스트로브펄스를 생성하는 컬럼제어회로를 포함하는 반도체장치를 제공한다.
본 발명에 의하면 워드라인이 선택되는 횟수에 대한 정보를 액티브동작이 수행될 때마다 업데이트하여 셀블럭에 저장할 때 리드동작 및 라이트동작에서 사용되는 컬럼경로회로를 공유함으로써 별도의 회로 추가에 따른 면적 증가를 최소화할 수 있는 효과가 있다.
또한, 본 발명에 의하면 워드라인이 선택되는 횟수에 대한 정보를 업데이트할 때 셀블럭에 포함된 워드라인들 각각에 카운터를 구비하지 않고, 워드라인들에 공유된 카운터를 활용함으로써 면적 증가를 최소화할 수 있는 효과도 있다.
또한, 본 발명에 의하면 워드라인이 선택되는 횟수에 대한 정보를 토대로 기준값을 초과하여 선택된 타겟워드라인 및 인접워드라인들에 대한 리프레쉬가 함께 수행되는 스마트리프레쉬동작을 제공함으로써, 워드라인 및 인접워드라인들에 연결된 셀블럭에 저장된 데이터가 열화되는 것을 방지할 수 있는 효과도 있다.
또한, 본 발명에 의하면 리프레쉬동작이 수행될 때 워드라인이 선택되는 횟수에 대한 정보를 초기화하여 스마트리프레쉬동작이 과도하게 수행되지 않도록 하여 전력소모를 절감할 수 있는 효과도 있다.
도 1은 본 발명의 일 예에 따른 반도체장치의 구성을 도시한 블럭도이다.
도 2는 본 발명의 일 예에 따른 정보업데이트제어회로의 구성을 도시한 블럭도이다.
도 3은 본 발명의 일 예에 따른 커맨드펄스지연회로의 구성을 도시한 회로도이다.
도 4는 본 발명의 다른 예에 따른 커맨드펄스지연회로의 구성을 도시한 회로도이다.
도 5는 본 발명의 일 예에 따른 어드레스지연회로의 구성을 도시한 블럭도이다.
도 6은 본 발명의 다른 예에 따른 어드레스지연회로의 구성을 도시한 블럭도이다.
도 7은 본 발명의 일 예에 따른 정보업데이트구간신호생성회로의 구성을 도시한 회로도이다.
도 8은 본 발명의 일 예에 따른 정보업데이트구간신호생성회로의 동작을 설명하기 위한 타이밍도이다.
도 9는 본 발명의 일 예에 따른 코어회로의 구성을 도시한 도면이다.
도 10은 본 발명의 일 예에 따른 데이터제어회로의 구성을 도시한 블럭도이다.
도 11은 본 발명의 일 예에 따른 감지제어회로의 구성을 도시한 블럭도이다.
도 12는 본 발명의 일 예에 따른 리프레쉬제어회로의 구성을 도시한 회로도이다.
도 13 내지 도 16 각각은 본 발명의 일 예에 따른 반도체장치의 동작을 설명하기 위한 타이밍도들이다.
도 17은 본 발명의 다른 예에 따른 반도체장치의 구성을 도시한 블럭도이다.
도 18은 본 발명의 다른 예에 따른 정보업데이트제어회로의 구성을 도시한 블럭도이다.
도 19 및 도 20 각각은 본 발명의 또 다른 예에 따른 커맨드펄스지연회로의 구성을 도시한 회로도이다.
도 21 및 도 22 각각은 본 발명의 또 다른 예에 따른 어드레스지연회로의 구성을 도시한 블럭도이다.
도 23 및 도 24 각각은 본 발명의 다른 예에 따른 반도체장치의 동작을 설명하기 위한 타이밍도들이다.
도 25는 본 발명의 일 예에 따른 반도체시스템의 구성을 도시한 블럭도이다.
도 26은 본 발명의 다른 예에 따른 반도체시스템의 구성을 도시한 블럭도이다.
도 27은 본 발명의 일 예에 따른 전자시스템의 구성을 도시한 블럭도이다.
도 28은 본 발명의 다른 예에 따른 전자시스템의 구성을 도시한 블럭도이다.
다음의 실시예들의 기재에 있어서, "기 설정된"이라는 용어는 프로세스나 알고리즘에서 매개변수를 사용할 때 매개변수의 수치가 미리 결정되어 있음을 의미한다. 매개변수의 수치는 실시예에 따라서 프로세스나 알고리즘이 시작할 때 설정되거나 프로세스나 알고리즘이 수행되는 구간 동안 설정될 수 있다.
다양한 구성요소들을 구별하는데 사용되는 "제1" 및 "제2" 등의 용어는 구성요소들에 의해 한정되지 않는다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 반대로 제2 구성요소는 제1 구성요소로 명명될 수 있다.
하나의 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 할 때 직접적으로 연결되거나 중간에 다른 구성요소를 매개로 연결될 수도 있다고 이해되어야 한다. 반면 "직접 연결되어" 및 "직접 접속되어"라는 기재는 하나의 구성요소가 다른 구성요소에 또 다른 구성요소를 사이에 두지 않고 직접 연결된다고 이해되어야 한다.
"로직하이레벨" 및 "로직로우레벨"은 신호들의 로직레벨들을 설명하기 위해 사용된다. "로직하이레벨"을 갖는 신호는 "로직로우레벨"을 갖는 신호와 구별된다. 예를 들어, 제1 전압을 갖는 신호가 "로직하이레벨"을 갖는 신호에 대응할 때 제2 전압을 갖는 신호는 "로직로우레벨"을 갖는 신호에 대응할 수 있다. 일 실시예에 따라 "로직하이레벨"은 "로직로우레벨"보다 큰 전압으로 설정될 수 있다. 한편, 신호들의 로직레벨들은 실시예에 따라서 다른 로직레벨 또는 반대의 로직레벨로 설정될 수 있다. 예를 들어, 로직하이레벨을 갖는 신호는 실시예에 따라서 로직로우레벨을 갖도록 설정될 수 있고, 로직로우레벨을 갖는 신호는 실시예에 따라서 로직하이레벨을 갖도록 설정될 수 있다.
"로직비트셋"은 신호에 포함된 비트들이 갖는 로직레벨들의 조합을 의미할 수 있다. 신호에 포함된 비트들 각각이 갖는 로직레벨이 변화될 때 신호의 로직비트셋이 다르게 설정될 수 있다. 예를 들어, 신호에 2 비트가 포함될 때 신호에 포함된 2 비트 각각의 로직레벨이 "로직로우레벨, 로직로우레벨"일 때 신호의 로직비트셋은 제1 로직비트셋으로 설정될 수 있고, 신호에 포함된 2 비트 각각의 로직레벨이 "로직로우레벨, 로직하이레벨"일 때 신호의 로직비트셋은 제2 로직비트셋으로 설정될 수 있다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1은 본 발명의 일 예에 따른 반도체장치(10)의 구성을 도시한 블럭도이다. 도 1에 도시된 바와 같이, 반도체장치(10)는 제어신호디코더(CADEC, 111), 로우제어회로(ROW CTR, 113), 정보업데이트제어회로(RH CTR, 115), 컬럼제어회로(COL CTR, 117), 로우디코더(REC, 119), 컬럼디코더(CDEC, 121), 코어회로(CORE, 123), 입출력회로(I/O, 125), 데이터제어회로(DRH CTR, 127), 감지제어회로(DET CTR, 131) 및 리프레쉬제어회로(REF CTR, 133)를 포함할 수 있다.
제어신호디코더(111)는 반도체장치(10)의 외부장치로부터 외부제어신호(CA)를 수신할 수 있다. 반도체장치(10)의 외부장치는 컨트롤러(도 25의 311, 도 26의 331, 도 27의 1002, 도 28의 2300) 또는 테스트장치일 수 있다. 외부제어신호(CA)는 반도체장치(10)의 액티브동작, 프리차지동작, 리드동작, 라이트동작 및 리프레쉬동작 등이 포함된 내부동작을 제어하기 위한 커맨드 및 어드레스가 포함될 수 있다. 외부제어신호(CA)에 포함된 비트들의 수는 실시예에 따라서 다양하게 설정될 수 있고, 외부제어신호(CA)에 포함된 비트들의 로직비트셋에 따라 액티브동작, 리드동작, 라이트동작 및 리프레쉬동작 각각이 수행될 수 있다. 제어신호디코더(111)는 외부제어신호(CA)에 포함된 커맨드를 디코딩하여 액티브펄스(ACTP), 프리차지펄스(PREP), 리프레쉬펄스(REFP), 리드펄스(RDP) 및 라이트펄스(WTP)를 발생시킬 수 있다. 액티브펄스(ACTP)는 액티브동작을 위해 발생될 수 있고, 프리차지펄스(PREP)는 프리차지동작을 위해 발생될 수 있으며, 리프레쉬펄스(REFP)는 리프레쉬동작을 위해 발생될 수 있다. 또한, 리드펄스(RDP)는 리드동작을 위해 발생될 수 있고, 라이트펄스(WTP)는 라이트동작을 위해 발생될 수 있다. 제어신호디코더(111)는 외부제어신호(CA)에 포함된 어드레스를 디코딩하여 내부어드레스(IADD)를 생성할 수 있다. 내부어드레스(IADD)에는 로우어드레스(RADD) 및 컬럼어드레스(CADD) 등이 포함될 수 있다. 로우어드레스(RADD)에는 코어회로(123)에 포함된 뱅크들(미도시) 중 적어도 하나를 선택하고, 선택된 뱅크에 포함된 셀블럭들(도 9의 171, 173)의 워드라인들(WL) 중 적어도 하나를 선택하기 위한 어드레스들이 포함될 수 있다. 컬럼어드레스(CADD)에는 뱅크에 포함된 셀블럭들(도 9의 171, 173)의 비트라인들(도 9의 BL<1:J+K>) 중 적어도 하나를 선택하기 위한 어드레스들이 포함될 수 있다.
로우제어회로(113)는 제어신호디코더(111)로부터 액티브펄스(ACTP), 프리차지펄스(PREP), 리프레쉬펄스(REFP) 및 내부어드레스(IADD)를 수신할 수 있다. 로우제어회로(113)는 액티브펄스(ACTP), 프리차지펄스(PREP), 리프레쉬펄스(REFP) 및 내부어드레스(IADD)를 토대로 로우액티브신호(RACT) 및 로우어드레스(RADD)를 생성할 수 있다. 로우제어회로(113)는 액티브동작을 위해 액티브펄스(ACTP)가 발생될 때 활성화된 로우액티브신호(RACT)를 생성할 수 있고, 코어회로(123)에 포함된 뱅크(미도시)들 중 적어도 하나를 선택하고, 선택된 뱅크에 포함된 셀블럭들(도 9의 171, 173)의 워드라인들(WL) 중 적어도 하나를 선택하기 위한 로우어드레스(RADD)를 생성할 수 있다. 로우제어회로(113)는 액티브동작이 수행되어 로우액티브신호(RACT)가 활성화된 상태에서 프리차지동작을 위해 프리차지펄스(PREP)가 발생될 때 로우액티브신호(RACT)를 비활성화시킬 수 있다. 로우제어회로(113)는 리프레쉬동작을 위해 리프레쉬펄스(REFP)가 발생될 때 활성화된 로우액티브신호(RACT)를 생성할 수 있고, 코어회로(123)에 포함된 모든 메모리셀들을 순차적으로 리프레쉬하기 위한 로우어드레스(RADD)를 생성할 수 있다. 로우제어회로(113)는 리프레쉬동작에서 로우어드레스(RADD)를 순차적으로 카운팅하는 어드레스카운팅회로(미도시)를 구비할 수 있다. 로우제어회로(113)가 리프레쉬동작에서 로우어드레스(RADD)를 생성하는 방식은 실시예에 따라서 다양하게 구현될 수 있다.
정보업데이트제어회로(115)는 제어신호디코더(111)로부터 액티브펄스(ACTP) 및 내부어드레스(IADD)를 수신할 수 있다. 정보업데이트제어회로(115)는 액티브펄스(ACTP) 및 내부어드레스(IADD)를 토대로 셀프리드펄스(SRDP), 셀프리드뱅크어드레스(SR_BK), 셀프라이트펄스(SWTP), 셀프라이트뱅크어드레스(SW_BK) 및 정보업데이트구간신호(RH_EN)를 생성할 수 있다. 정보업데이트제어회로(115)는 액티브동작을 위해 액티브펄스(ACTP)가 발생될 때 셀프리드동작을 위한 셀프리드펄스(SRDP) 및 셀프리드뱅크어드레스(SR_BK)를 발생시키고, 셀프라이트동작을 위한 셀프라이트펄스(SWTP) 및 셀프라이트뱅크어드레스(SW_BK)를 발생시킬 수 있다. 정보업데이트제어회로(115)는 액티브펄스(ACTP)가 발생된 시점부터 셀프리드동작을 위한 셀프리드펄스(SRDP) 및 셀프라이트동작을 위한 셀프라이트펄스(SWTP)가 발생될 때까지로 설정되는 정보업데이트구간동안 활성화되는 정보업데이트구간신호(RH_EN)를 생성할 수 있다. 정보업데이트제어회로(115)는 액티브펄스(ACTP)를 제1 커맨드펄스지연구간만큼 지연시켜 셀프리드펄스(SRDP)를 생성할 수 있고, 셀프리드펄스(SRDP)를 제2 커맨드펄스지연구간만큼 지연시켜 셀프라이트펄스(SWTP)를 생성할 수 있다. 정보업데이트제어회로(115)는 내부어드레스(IADD)를 제1 어드레스지연구간만큼 지연시켜 셀프리드뱅크어드레스(SR_BK)를 생성할 수 있고, 셀프리드뱅크어드레스(SR_BK)를 제2 어드레스지연구간만큼 지연시켜 셀프라이트뱅크어드레스(SW_BK)를 생성할 수 있다. 제1 커맨드펄스지연구간 및 제1 어드레스지연구간 각각은 tRCD(Row address to Column address delay)로 설정될 수 있지만 실시예일 뿐 이에 한정되지는 않는다. 또한, 제2 커맨드펄스지연구간 및 제2 어드레스지연구간 각각은 셀프리드동작을 통해 코어회로(123)로부터 출력되는 리드데이터(DRH_R)의 설정값을 증가시켜 라이트데이터(DRH_W)를 생성하고, 라이트데이터(DRH_W)를 코어회로(123)에 저장하는 데 필요한 구간으로 설정될 수 있지만 실시예일 뿐 이에 한정되지는 않는다.
컬럼제어회로(117)는 제어신호디코더(111)로부터 내부어드레스(IADD), 리드펄스(RDP), 라이트펄스(WTP) 및 리프레쉬펄스(REFP)를 수신할 수 있고, 정보업데이트제어회로(115)로부터 셀프리드펄스(SRDP), 셀프리드뱅크어드레스(SR_BK), 셀프라이트펄스(SWTP) 및 셀프라이트뱅크어드레스(SW_BK)를 수신할 수 있다. 컬럼제어회로(117)는 내부어드레스(IADD), 리드펄스(RDP), 라이트펄스(WTP), 리프레쉬펄스(REFP), 셀프리드펄스(SRDP), 셀프리드뱅크어드레스(SR_BK), 셀프라이트펄스(SWTP) 및 셀프라이트뱅크어드레스(SW_BK)를 토대로 컬럼어드레스(CADD), 리드컬럼스트로브펄스(CASP_R) 및 라이트컬럼스트로브펄스(CASP_W)를 생성할 수 있다. 컬럼제어회로(117)는 액티브동작에 따라 셀프리드동작이 수행될 때 내부어드레스(IADD)를 토대로 컬럼어드레스(CADD)를 생성할 수 있고, 셀프리드펄스(SRDP) 및 셀프리드뱅크어드레스(SR_BK)를 토대로 리드컬럼스트로브펄스(CASP_R)를 생성할 수 있다. 리드컬럼스트로브펄스(CASP_R)는 코어회로(123)에 포함된 뱅크들(미도시) 각각에 대응하는 펄스들로 구성될 수 있다. 컬럼제어회로(117)는 액티브동작에 따라 셀프라이트동작이 수행될 때 내부어드레스(IADD)를 토대로 컬럼어드레스(CADD)를 생성할 수 있고, 셀프라이트펄스(SWTP) 및 셀프라이트뱅크어드레스(SW_BK)를 토대로 라이트컬럼스트로브펄스(CASP_W)를 생성할 수 있다. 라이트컬럼스트로브펄스(CASP_W)는 코어회로(123)에 포함된 뱅크들(미도시) 각각에 대응하는 펄스들로 구성될 수 있다. 컬럼제어회로(117)는 리프레쉬동작이 수행될 때 리프레쉬펄스(REFP)를 토대로 코어회로(123)에 포함된 뱅크들(미도시) 각각에 대응하는 펄스들로 구성된 라이트컬럼스트로브펄스(CASP_W)를 생성할 수 있다. 컬럼제어회로(117)는 리드동작이 수행될 때 내부어드레스(IADD)를 토대로 컬럼어드레스(CADD)를 생성할 수 있고, 리드펄스(RDP) 및 내부어드레스(IADD)를 토대로 코어회로(123)에 포함된 뱅크들(미도시) 각각에 대응하는 펄스들로 구성된 리드컬럼스트로브펄스(CASP_R)를 생성할 수 있다. 컬럼제어회로(117)는 라이트동작이 수행될 때 내부어드레스(IADD)를 토대로 컬럼어드레스(CADD)를 생성할 수 있고, 라이트펄스(WTP) 및 내부어드레스(IADD)를 토대로 코어회로(123)에 포함된 뱅크들(미도시) 각각에 대응하는 펄스들로 구성된 라이트컬럼스트로브펄스(CASP_W)를 생성할 수 있다.
로우디코더(119)는 로우제어회로(113)로부터 로우액티브신호(RACT) 및 로우어드레스(RADD)를 수신할 수 있다. 로우디코더(119)는 액티브동작 또는 리프레쉬동작이 수행될 때 로우액티브신호(RACT) 및 로우어드레스(RADD)를 토대로 코어회로(123)에 포함된 뱅크들(미도시) 중 적어도 하나를 선택하고, 선택된 뱅크에 포함된 셀블럭들(도 9의 171, 173)의 워드라인들(WL) 중 적어도 하나를 선택할 수 있다.
컬럼디코더(121)는 정보업데이트제어회로(115)로부터 정보업데이트구간신호(RH_EN)를 수신할 수 있고, 컬럼제어회로(117)로부터 컬럼어드레스(CADD), 리드컬럼스트로브펄스(CASP_R) 및 라이트컬럼스트로브펄스(CASP_W)를 수신할 수 있다. 컬럼디코더(121)는 리드동작이 수행되어 정보업데이트구간신호(RH_EN)가 비활성화된 상태에서 리드컬럼스트로브펄스(CASP_R)가 발생될 때 컬럼어드레스(CADD)를 토대로 제1 컬럼선택신호(YI)를 생성할 수 있다. 컬럼디코더(121)는 라이트동작이 수행되어 정보업데이트구간신호(RH_EN)가 비활성화된 상태에서 라이트컬럼스트로브펄스(CASP_W)가 발생될 때 컬럼어드레스(CADD)를 토대로 제1 컬럼선택신호(YI)를 생성할 수 있다. 제1 컬럼선택신호(YI)는 셀블럭(도 9의 171)의 비트라인들(도 9의 BL<1:J>) 중 적어도 하나를 선택하기 위해 비트라인들(도 9의 BL<1:J>) 각각에 대응되는 비트들을 포함할 수 있다. 컬럼디코더(121)는 액티브동작에 따라 셀프리드동작이 수행되어 정보업데이트구간신호(RH_EN)가 활성화된 상태에서 리드컬럼스트로브펄스(CASP_R)가 발생될 때 컬럼어드레스(CADD)를 토대로 제2 컬럼선택신호(RYI)를 생성할 수 있다. 컬럼디코더(121)는 액티브동작에 따라 셀프라이트동작이 수행되어 정보업데이트구간신호(RH_EN)가 활성화된 상태에서 라이트컬럼스트로브펄스(CASP_W)가 발생될 때 컬럼어드레스(CADD)를 토대로 제2 컬럼선택신호(RYI)를 생성할 수 있다. 제2 컬럼선택신호(RYI)는 셀블럭(도 9의 173)의 비트라인들(도 9의 BL<J+1:J+K>) 중 적어도 하나를 선택하기 위해 비트라인들(도 9의 BL<J+1:J+K>) 각각에 대응되는 비트들을 포함할 수 있다.
코어회로(123)는 워드라인들(WL) 및 비트라인들(도 9의 BL<1:J+K>)을 토대로 선택되는 메모리셀들(미도시)로 구성된 셀블럭들(도 9의 171, 173)을 포함할 수 있다. 셀블럭들(도 9의 171, 173)의 워드라인들(WL) 중 적어도 하나는 로우디코더(119)에 의해 선택될 수 있고, 셀블럭들(도 9의 171, 173)의 비트라인들(도 9의 BL<1:J+K>) 중 적어도 하나는 컬럼디코더(121)에서 생성되는 제1 컬럼선택신호(YI) 및 제2 컬럼선택신호(RYI) 중 하나에 의해 선택될 수 있다. 코어회로(123)는 리드동작이 수행될 때 로우디코더(119)에 의해 선택된 워드라인들(WL) 중 적어도 하나 및 컬럼디코더(121)에 의해 선택된 비트라인들(도 9의 BL<1:J>) 중 적어도 하나에 연결된 메모리셀에 저장된 데이터(미도시)를 데이터라인(DL)을 통해 출력할 수 있다. 코어회로(123)는 라이트동작이 수행될 때 로우디코더(119)에 의해 선택된 워드라인들(WL) 중 적어도 하나 및 컬럼디코더(121)에 의해 선택된 비트라인들(도 9의 BL<1:J>) 중 적어도 하나에 연결된 메모리셀에 데이터라인(DL)을 통해 입력된 데이터(미도시)를 저장할 수 있다. 코어회로(123)는 액티브동작에 따라 셀프리드동작이 수행될 때 로우디코더(119)에 의해 선택된 워드라인들(WL) 중 적어도 하나 및 컬럼디코더(121)에 의해 선택된 비트라인들(도 9의 BL<J+1:J+K>) 중 적어도 하나에 연결된 메모리셀에 저장된 선택정보데이터(미도시)를 데이터라인(DL)을 통해 리드데이터(DRH_R)로 출력할 수 있다. 코어회로(123)는 액티브동작에 따라 셀프라이트동작이 수행될 때 로우디코더(119)에 의해 선택된 워드라인들(WL) 중 적어도 하나 및 컬럼디코더(121)에 의해 선택된 비트라인들(도 9의 BL<J+1:J+K>) 중 적어도 하나에 연결된 메모리셀에 데이터라인(DL)을 통해 입력된 라이트데이터(DRH_W)를 선택정보데이터(미도시)로 저장할 수 있다. 선택정보데이터(미도시)는 워드라인들(WL)이 선택된 횟수에 대한 정보를 포함할 수 있고, '0'으로 설정된 설정값으로 초기화될 수 있다. 선택정보데이터는 워드라인들(WL) 별로 대응되는 비트들을 포함할 수 있고, 선택정보데이터에 포함된 비트들은 대응되는 워드라인이 선택된 횟수에 대한 설정값에 대응하는 로직비트셋을 가질 수 있다.
입출력회로(125)는 리드동작이 수행될 때 코어회로(123)의 셀블럭(도 9의 171)에 저장된 데이터(미도시)를 데이터라인(DL)을 통해 수신하고, 수신된 데이터를 전송데이터(TD)로 출력할 수 있다. 입출력회로(125)는 라이트동작이 수행될 때 전송데이터(TD)를 수신하고, 전송데이터(TD)를 데이터라인(DL)을 통해 셀블럭(도 9의 171)에 저장할 수 있다.
데이터제어회로(127)는 제어신호디코더(111)로부터 리프레쉬펄스(REFP)를 수신할 수 있고, 정보업데이트제어회로(115)로부터 정보업데이트구간신호(RH_EN)를 수신할 수 있으며, 컬럼제어회로(117)로부터 리드컬럼스트로브펄스(CASP_R) 및 라이트컬럼스트로브펄스(CASP_W)를 수신할 수 있다. 데이터제어회로(127)는 정보업데이트구간신호(RH_EN), 리드컬럼스트로브펄스(CASP_R), 라이트컬럼스트로브펄스(CASP_W) 및 리프레쉬펄스(REFP)를 토대로 리드데이터(DRH_R)로부터 라이트데이터(DRH_W)를 생성하거나 라이트데이터(DRH_W)를 초기화할 수 있다. 데이터제어회로(127)는 액티브동작에 따라 셀프리드동작이 수행되어 정보업데이트구간신호(RH_EN)가 활성화된 상태에서 리드컬럼스트로브펄스(CASP_R)가 발생될 때 코어회로(123)로부터 데이터라인(DL)을 통해 수신된 리드데이터(DRH_R)의 설정값을 '1'만큼 증가시킬 수 있다. 데이터제어회로(127)는 액티브동작에 따라 셀프라이트동작이 수행되어 정보업데이트구간신호(RH_EN)가 활성화된 상태에서 라이트컬럼스트로브펄스(CASP_W)가 발생될 때 리드데이터(DRH_R)의 설정값보다 '1'만큼 증가된 설정값을 갖는 라이트데이터(DRH_W)를 생성할 수 있다. 일 예로, 리드데이터(DRH_R)의 설정값이 '3'으로 설정된 상태에서 액티브동작에 따라 셀프리드동작 및 셀프라이트동작이 순차적으로 수행될 때 데이터제어회로(127)는 리드데이터(DRH_R)의 설정값 '3'보다 '1'만큼 증가된 설정값 '4'를 갖는 라이트데이터(DRH_W)를 생성할 수 있다. 라이트데이터(DRH_W)는 데이터라인(DL)을 통해 코어회로(123)에 포함된 셀블럭(도9 의 173)에 선택정보데이터로 저장될 수 있다. 데이터제어회로(127)는 리프레쉬동작이 수행되어 정보업데이트구간신호(RH_EN)가 비활성화된 상태에서 라이트컬럼스 트로브펄스(CASP_W)가 발생될 때 라이트데이터(DRH_W)의 설정값을 '0'으로 초기화할 수 있다.
감지제어회로(131)는 로우제어회로(113)로부터 로우어드레스(RADD)를 수신할 수 있고, 코어회로(123)로부터 리드데이터(DRH_R)를 수신할 수 있다. 감지제어회로(131)는 리드데이터(DRH_R), 기준데이터(SV) 및 로우어드레스(RADD)를 토대로 감지플래그(RH_D) 및 타겟어드레스(TADD)를 생성할 수 있다. 기준데이터(SV)는 기준값에 대응하는 로직비트셋으로 설정될 수 있다. 일 예로, 기준데이터(SV)는 기준값 '15'에 대응하는 이진수 로직비트셋 '01111'로 설정될 수 있다. 리드데이터(DRH_R)는 액티브동작에 따라 수행되는 셀프리드동작에서 생성될 수 있다. 감지제어회로(131)는 리드데이터(DRH_R) 및 기준데이터(SV)를 비교하여 감지플래그(RH_D)를 생성할 수 있다. 감지제어회로(131)는 리드데이터(DRH_R)의 설정값이 기준데이터(SV)의 기준값을 초과할 때 활성화되는 감지플래그(RH_D)를 생성할 수 있고, 리드데이터(DRH_R)의 설정값이 기준데이터(SV)의 기준값 이하일 때 비활성화되는 감지플래그(RH_D)를 생성할 수 있다. 일 예로, 기준데이터(SV)의 기준값이 이진수 로직비트셋 '01111'로 설정된 상태에서 리드데이터(DRH_R)의 설정값이 이진수 로직비트셋 '10000'일 때 감지제어회로(131)는 로직하이레벨로 활성화되는 감지플래그(RH_D)를 생성할 수 있다. 감지제어회로(131)는 감지플래그(RH_D)가 활성화될 때 로우어드레스(RADD)를 래치하고, 래치된 로우어드레스(RADD)를 타겟어드레스(TADD)로 출력할 수 있다.
리프레쉬제어회로(133)는 제어신호디코더(111)로부터 리프레쉬펄스(REFP)를 수신할 수 있고, 감지제어회로(131)로부터 감지플래그(RH_D)를 수신할 수 있다. 리프레쉬제어회로(133)는 감지플래그(RH_D) 및 리프레쉬펄스(REFP)를 토대로 내부리프레쉬펄스(IREFP) 및 스마트리프레쉬펄스(SREFP)를 생성할 수 있다. 리프레쉬제어회로(133)는 감지플래그(RH_D)가 비활성화된 상태에서 리프레쉬동작을 제어하기 위한 내부리프레쉬펄스(IREFP)를 생성할 수 있다. 리프레쉬제어회로(133)는 감지플래그(RH_D)가 활성화된 상태에서 스마트리프레쉬동작을 제어하기 위한 스마트리프레쉬펄스(SREFP)를 생성할 수 있다. 리프레쉬동작은 로우제어회로(113)에서 생성되는 로우어드레스(RADD)에 의해 선택되는 워드라인에 연결된 메모리셀어레이에 대해 수행될 수 있다. 스마트리프레쉬동작은 감지제어회로(131)에서 생성되는 타겟어드레스(TADD)에 의해 선택되는 타겟워드라인에 연결된 메모리셀어레이 및 타겟워드라인에 인접한 인접워드라인들 각각에 연결되는 메모리셀어레이들에 대해 수행될 수 있다. 타겟워드라인에 인접한 인접워드라인들의 수는 실시예에 따라서 다양하게 설정될 수 있다.
도 2는 본 발명의 일 예에 따른 정보업데이트제어회로(115A)의 구성을 도시한 블럭도이다. 도 2에 도시된 바와 같이, 정보업데이트제어회로(115A)는 커맨드펄스지연회로(141), 어드레스지연회로(143) 및 정보업데이트구간신호생성회로(145)를 포함할 수 있다.
커맨드펄스지연회로(141)는 제1 커맨드펄스지연회로(141_1) 및 제2 커맨드펄스지연회로(141_3)를 포함할 수 있다. 제1 커맨드펄스지연회로(141_1)는 액티브펄스(ACTP)를 지연시켜 지연리드펄스(DRP) 및 셀프리드펄스(SRDP)를 생성할 수 있다. 제1 커맨드펄스지연회로(141_1)는 액티브펄스(ACTP)를 제1 커맨드펄스지연구간만큼 지연시켜 셀프리드펄스(SRDP)를 생성할 수 있다. 제2 커맨드펄스지연회로(141_3)는 셀프리드펄스(SRDP)를 제2 커맨드펄스지연구간만큼 지연시켜 지연라이트펄스(DWP) 및 셀프라이트펄스(SWTP)를 생성할 수 있다.
어드레스지연회로(143)는 제1 어드레스지연회로(143_1) 및 제2 어드레스지연회로(143_3)를 포함할 수 있다. 제1 어드레스지연회로(143_1)는 내부어드레스(IADD)를 제1 어드레스지연구간만큼 지연시켜 셀프리드뱅크어드레스(SR_BK)를 생성할 수 있다. 제2 어드레스지연회로(143_3)는 셀프리드뱅크어드레스(SR_BK)를 제2 어드레스지연구간만큼 지연시켜 셀프라이트뱅크어드레스(SW_BK)를 생성할 수 있다.
정보업데이트구간신호생성회로(145)는 제1 커맨드펄스지연회로(141_1)로부터 지연리드펄스(DRP) 및 셀프리드펄스(SRDP)를 수신할 수 있고, 제2 커맨드펄스지연회로(141_3)로부터 지연라이트펄스(DWP) 및 셀프라이트펄스(SWTP)를 수신할 수 있다. 정보업데이트구간신호생성회로(145)는 액티브펄스(ACTP), 지연리드펄스(DRP), 셀프리드펄스(SRDP), 지연라이트펄스(DWP) 및 셀프라이트펄스(SWTP)를 토대로 정보업데이트구간동안 활성화되는 정보업데이트구간신호(RH_EN)를 생성할 수 있다. 정보업데이트구간신호(RH_EN)가 활성화되는 정보업데이트구간은 제1 커맨드펄스지연구간 및 제2 커맨드펄스지연구간을 합한 구간으로 설정될 수 있다.
도 3은 본 발명의 일 예에 따른 커맨드펄스지연회로(141A)의 구성을 도시한 회로도이다. 도 3에 도시된 바와 같이, 커맨드펄스지연회로(141A)는 제1 커맨드펄스지연회로(141_1A) 및 제2 커맨드펄스지연회로(141_3A)를 포함할 수 있다.
제1 커맨드펄스지연회로(141_1A)는 제1 내지 제(L+1) 리드커맨드펄스래치(151(1:L+1))를 포함할 수 있다. 제1 리드커맨드펄스래치(151(1))는 클럭(CLK)에 동기하여 액티브펄스(ACTP)를 래치하고, 래치된 액티브펄스(ACTP)를 지연리드펄스(DRP)의 제1 비트(DRP<1>)로 출력할 수 있다. 제2 리드커맨드펄스래치(151(2))는 클럭(CLK)에 동기하여 지연리드펄스(DRP)의 제1 비트(DRP<1>)를 래치하고, 래치된 지연리드펄스(DRP)의 제1 비트(DRP<1>)를 지연리드펄스(DRP)의 제2 비트(DRP<2>)로 출력할 수 있다. 제(L+1) 리드커맨드펄스래치(151(L+1))는 클럭(CLK)에 동기하여 지연리드펄스(DRP)의 제L 비트(DRP<L>)를 래치하고, 래치된 지연리드펄스(DRP)의 제L 비트(DRP<L>)를 셀프리드펄스(SRDP)로 출력할 수 있다. 액티브펄스(ACTP)가 제1 내지 제(L+1) 리드커맨드펄스래치(151(1:L+1))를 통해 순차적으로 래치되는 구간은 제1 커맨드펄스지연구간으로 설정될 수 있다. 클럭(CLK)은 반도체장치(10)의 외부장치로부터 인가되거나 반도체장치(10)의 내부에서 생성되도록 구현될 수 있다. 여기서, 'L'은 3 이상의 자연수로 설정될 수 있다.
제2 커맨드펄스지연회로(141_3A)는 제1 내지 제(M+1) 라이트커맨드펄스래치(153(1:M+1))를 포함할 수 있다. 제1 라이트커맨드펄스래치(153(1))는 클럭(CLK)에 동기하여 셀프리드펄스(SRDP)를 래치하고, 래치된 셀프리드펄스(SRDP)를 지연라이트펄스(DWP)의 제1 비트(DWP<1>)로 출력할 수 있다. 제2 라이트커맨드펄스래치(153(2))는 클럭(CLK)에 동기하여 지연라이트펄스(DWP)의 제1 비트(DWP<1>)를 래치하고, 래치된 지연라이트펄스(DWP)의 제1 비트(DWP<1>)를 지연라이트펄스(DWP)의 제2 비트(DWP<2>)로 출력할 수 있다. 제(M+1) 라이트커맨드펄스래치(153(M+1))는 클럭(CLK)에 동기하여 지연라이트펄스(DWP)의 제M 비트(DWP<M>)를 래치하고, 래치된 지연라이트펄스(DWP)의 제M 비트(DWP<M>)를 셀프라이트펄스(SWTP)로 출력할 수 있다. 셀프리드펄스(SRDP)가 제1 내지 제(M+1) 라이트커맨드펄스래치(153(1:M+1))를 통해 순차적으로 래치되는 구간은 제2 커맨드펄스지연구간으로 설정될 수 있다. 여기서, 'M'은 3 이상의 자연수로 설정될 수 있다.
도 4는 본 발명의 다른 예에 따른 커맨드펄스지연회로(141B)의 구성을 도시한 회로도이다. 도 4에 도시된 바와 같이, 커맨드펄스지연회로(141B)는 제1 커맨드펄스지연회로(141_1B) 및 제2 커맨드펄스지연회로(141_3B)를 포함할 수 있다.
제1 커맨드펄스지연회로(141_1B)는 제1 내지 제(L+1) 리드커맨드펄스지연기(155(1:L+1))를 포함할 수 있다. 제1 리드커맨드펄스지연기(155(1))는 클럭(CLK)에 동기하여 액티브펄스(ACTP)를 래치하고, 래치된 액티브펄스(ACTP)를 지연리드펄스(DRP)의 제1 비트(DRP<1>)로 출력할 수 있다. 제2 리드커맨드펄스지연기(155(2))는 클럭(CLK)에 동기하여 지연리드펄스(DRP)의 제1 비트(DRP<1>)를 래치하고, 래치된 지연리드펄스(DRP)의 제1 비트(DRP<1>)를 지연리드펄스(DRP)의 제2 비트(DRP<2>)로 출력할 수 있다. 제(L+1) 리드커맨드펄스지연기(155(L+1))는 클럭(CLK)에 동기하여 지연리드펄스(DRP)의 제L 비트(DRP<L>)를 래치하고, 래치된 지연리드펄스(DRP)의 제L 비트(DRP<L>)를 셀프리드펄스(SRDP)로 출력할 수 있다. 액티브펄스(ACTP)가 제1 내지 제(L+1) 리드커맨드펄스지연기(155(1:L+1))를 통해 순차적으로 래치되는 구간은 제1 커맨드펄스지연구간으로 설정될 수 있다.
제2 커맨드펄스지연회로(141_3B)는 제1 내지 제(M+1) 라이트커맨드펄스지연기(157(1:M+1))를 포함할 수 있다. 제1 라이트커맨드펄스지연기(157(1))는 클럭(CLK)에 동기하여 셀프리드펄스(SRDP)를 래치하고, 래치된 셀프리드펄스(SRDP)를 지연라이트펄스(DWP)의 제1 비트(DWP<1>)로 출력할 수 있다. 제2 라이트커맨드펄스지연기(157(2))는 클럭(CLK)에 동기하여 지연라이트펄스(DWP)의 제1 비트(DWP<1>)를 래치하고, 래치된 지연라이트펄스(DWP)의 제1 비트(DWP<1>)를 지연라이트펄스(DWP)의 제2 비트(DWP<2>)로 출력할 수 있다. 제(M+1) 라이트커맨드펄스지연기(157(M+1))는 클럭(CLK)에 동기하여 지연라이트펄스(DWP)의 제M 비트(DWP<M>)를 래치하고, 래치된 지연라이트펄스(DWP)의 제M 비트(DWP<M>)를 셀프라이트펄스(SWTP)로 출력할 수 있다. 셀프리드펄스(SRDP)가 제1 내지 제(M+1) 라이트커맨드펄스지연기(157(1:M+1))를 통해 순차적으로 래치되는 구간은 제2 커맨드펄스지연구간으로 설정될 수 있다.
도 5는 본 발명의 일 예에 따른 어드레스지연회로(143A)의 구성을 도시한 블럭도이다. 도 5에 도시된 바와 같이, 어드레스지연회로(143A)는 제1 어드레스지연회로(143_1A) 및 제2 어드레스지연회로(143_3A)를 포함할 수 있다.
제1 어드레스지연회로(143_1A)는 제1 내지 제(L+1) 리드어드레스래치(161(1:L+1))를 포함할 수 있다. 제1 어드레스지연회로(143_1A)는 제1 내지 제(L+1) 리드어드레스래치(161(1:L+1))를 통해 클럭(CLK)에 동기하여 내부어드레스(IADD)를 제1 어드레스지연구간만큼 지연시켜 셀프리드뱅크어드레스(SR_BK)를 생성할 수 있다.
제2 어드레스지연회로(143_3A)는 제1 내지 제(M+1) 라이트어드레스래치(163(1:M+1))를 포함할 수 있다. 제2 어드레스지연회로(143_3A)는 제1 내지 제(M+1) 라이트어드레스래치(163(1:M+1))를 통해 클럭(CLK)에 동기하여 셀프리드뱅크어드레스(SR_BK)를 제2 어드레스지연구간만큼 지연시켜 셀프라이트뱅크어드레스(SW_BK)를 생성할 수 있다.
도 6은 본 발명의 다른 예에 따른 어드레스지연회로의 구성을 도시한 블럭도이다. 도 6에 도시된 바와 같이, 어드레스지연회로(143B)는 제1 어드레스지연회로(143_1B) 및 제2 어드레스지연회로(143_3B)를 포함할 수 있다.
제1 어드레스지연회로(143_1B)는 제1 내지 제(L+1) 리드어드레스지연기(165(1:L+1))를 포함할 수 있다. 제1 어드레스지연회로(143_1B)는 리드어드레스지연기(165(1:L+1))를 통해 내부어드레스(IADD)를 제1 어드레스지연구간만큼 지연시켜 셀프리드뱅크어드레스(SR_BK)를 생성할 수 있다.
제2 어드레스지연회로(143_3B)는 제1 내지 제(M+1) 라이트어드레스지연기(167(1:M+1))를 포함할 수 있다. 제2 어드레스지연회로(143_3B)는 제1 내지 제(M+1) 라이트어드레스지연기(167(1:M+1))를 통해 셀프리드뱅크어드레스(SR_BK)를 제2 어드레스지연구간만큼 지연시켜 셀프라이트뱅크어드레스(SW_BK)를 생성할 수 있다.
도 7은 본 발명의 일 예에 따른 정보업데이트구간신호생성회로(145A)의 구성을 도시한 회로도이다. 도 7에 도시된 바와 같이, 정보업데이트구간신호생성회로(145A)는 액티브펄스(ACTP), 지연리드펄스(DRP), 셀프리드펄스(SRDP), 지연라이트펄스(DWP), 셀프라이트펄스(SWTP), 셀프리드뱅크어드레스(SR_BK) 및 셀프라이트뱅크어드레스(SW_BK)를 수신하여 논리합 연산을 수행하여 정보업데이트구간신호(RH_EN)를 생성할 수 있다. 정보업데이트구간신호생성회로(145A)는 제1 커맨드펄스지연구간 및 제2 커맨드펄스지연구간을 합한 구간으로 설정된 정보업데이트구간동안 활성화되는 정보업데이트구간신호(RH_EN)를 생성할 수 있다.
도 8은 본 발명의 일 예에 따른 정보업데이트구간신호생성회로(145A)의 동작을 설명하기 위한 타이밍도이다. 도 8에 도시된 바와 같이, 액티브동작이 수행되어 액티브펄스(ACTP)가 발생되고, 지연리드펄스(DRP)의 제1 내지 제L 비트(DRP<1:L>), 셀프리드펄스(SRDP), 지연라이트펄스(DWP)의 제1 내지 제M 비트(DRP<1:M>) 및 셀프라이트펄스(SWTP)가 순차적으로 발생되므로, 정보업데이트구간신호(RH_EN)는 액티브펄스(ACTP)가 로직하이레벨로 발생되는 시점부터 셀프라이트펄스(SWTP)가 로직하이레벨로 발생되는 시점까지의 구간동안 로직하이레벨로 활성화될 수 있다.
도 9는 본 발명의 일 예에 따른 코어회로(123A)의 구성을 도시한 도면이다. 도 9에 도시된 바와 같이, 코어회로(123A)는 제1 셀블럭(171), 제2 셀블럭(173) 및 입출력제어회로(I/O CNT, 175)를 포함할 수 있다.
제1 셀블럭(171)은 워드라인들(WL<1:N>) 각각에 연결되고, 비트라인들(BL<1:J>) 각각에 연결된 메모리셀들(미도시)을 포함할 수 있다. 제1 셀블럭(171)에 포함된 메모리셀들 중 워드라인(WL<1>) 및 비트라인(BL<1>)에 연결된 메모리셀(MC)만 대표적으로 도시하였다. 리드동작이 수행될 때 워드라인들(WL<1:N>) 중 선택된 적어도 하나와 비트라인들(BL<1:J>) 중 선택된 적어도 하나에 연결된 메모리셀에 저장된 데이터가 제1 셀블럭(171)에서 출력될 수 있다. 라이트동작이 수행될 때 워드라인들(WL<1:N>) 중 선택된 적어도 하나와 비트라인들(BL<1:J>) 중 선택된 적어도 하나에 연결된 메모리셀에 데이터라인(DL)을 통해 제1 셀블럭(171)으로 수신된 데이터가 저장될 수 있다. 여기서, 'N'은 2 이상의 자연수로 설정될 수 있다.
제2 셀블럭(173)은 워드라인들(WL<1:N>) 각각에 연결되고, 비트라인들(BL<J+1:J+K>) 각각에 연결된 메모리셀들(미도시)을 포함할 수 있다. 액티브동작에 따라 셀프리드동작이 수행될 때 워드라인들(WL<1:N>) 중 선택된 적어도 하나와 비트라인들(BL<J+1:J+K>) 중 선택된 적어도 하나에 연결된 메모리셀에 저장된 선택정보데이터(미도시)가 데이터라인(DL)을 통해 리드데이터(도 1의 DRH_R)로 제2 셀블럭(173)에서 출력될 수 있다. 액티브동작에 따라 셀프라이트동작이 수행될 때 워드라인들(WL<1:N>) 중 선택된 적어도 하나와 비트라인들(BL<J+1:J+K>) 중 선택된 적어도 하나에 연결된 메모리셀에 데이터라인(DL)을 통해 제2 셀블럭(173)으로 수신된 라이트데이터(도 1의 DRH_W)가 선택정보데이터(미도시)로 저장될 수 있다. 여기서, 'J' 및 'K'는 2 이상의 자연수로 설정될 수 있다.
입출력제어회로(175)는 리드동작이 수행될 때 워드라인들(WL<1:N>) 중 선택된 적어도 하나와 비트라인들(BL<1:J>) 중 선택된 적어도 하나에 연결된 메모리셀에 저장된 데이터가 데이터라인(DL)을 통해 출력되도록 제1 셀블럭(171)을 제어할 수 있다. 입출력제어회로(175)는 라이트동작이 수행될 때 워드라인들(WL<1:N>) 중 선택된 적어도 하나와 비트라인들(BL<1:J>) 중 선택된 적어도 하나에 연결된 메모리셀에 데이터라인(DL)을 통해 수신된 데이터가 저장되도록 제1 셀블럭(171)을 제어할 수 있다. 입출력제어회로(175)는 액티브동작에 따라 셀프리드동작이 수행될 때 워드라인들(WL<1:N>) 중 선택된 적어도 하나와 비트라인들(BL<J+1:J+K>) 중 선택된 적어도 하나에 연결된 메모리셀에 저장된 선택정보데이터가 데이터라인(DL)을 통해 출력되도록 제2 셀블럭(173)을 제어할 수 있다. 입출력제어회로(175)는 액티브동작에 따라 셀프라이트동작이 수행될 때 워드라인들(WL<1:N>) 중 선택된 적어도 하나와 비트라인들(BL<J+1:J+K>) 중 선택된 적어도 하나에 연결된 메모리셀에 선택정보데이터가 데이터라인(DL)을 통해 수신된 데이터가 저장되도록 제2 셀블럭(173)을 제어할 수 있다.
도 9에 도시된 코어회로(123A)는 설명 편의상 하나의 뱅크(미도시)의 구성을 중심으로 도시하였지만 실시예에 따라서 복수개의 뱅크들로 구현될 수 있고, 각각의 뱅크는 셀블럭들 및 입출력제어회로를 포함하여 구성될 수 있다.
도 10은 본 발명의 일 예에 따른 데이터제어회로(127A)의 구성을 도시한 블럭도이다. 도 10에 도시된 바와 같이, 데이터제어회로(127A)는 카운팅펄스생성회로(181), 카운터(183) 및 라이트데이터출력회로(DRH_W OUT, 185)를 포함할 수 있다.
카운팅펄스생성회로(181)는 논리소자(185) 및 지연기(DLY, 187)를 포함할 수 있다. 논리소자(185)는 리드컬럼스트로브펄스(CASP_R) 및 정보업데이트구간신호(RH_EN)를 수신하여 논리곱 연산을 수행할 수 있다. 지연기(187)는 논리소자(185)의 출력신호를 기 설정된 지연구간만큼 지연시켜 카운팅펄스(CNTP)로 출력할 수 있다. 카운팅펄스생성회로(181)는 액티브동작에 따라 셀프리드동작이 수행되어 정보업데이트구간신호(RH_EN)가 로직하이레벨로 활성화된 상태에서 리드컬럼스트로브펄스(CASP_R)가 로직하이레벨로 발생될 때 로직하이레벨로 활성화된 카운팅펄스(CNTP)를 생성할 수 있다.
카운터(183)는 카운팅펄스생성회로(181)로부터 카운팅펄스(CNTP)를 수신할 수 있다. 카운터(183)는 카운팅펄스(CNTP)가 활성화될 때 카운팅동작을 수행하여 리드데이터(DRH_R)의 설정값을 '1'만큼 증가시켜 카운팅데이터(D_CNT)로 출력할 수 있다.
라이트데이터출력회로(185)는 카운터(183)로부터 카운팅데이터(D_CNT)를 수신할 수 있다. 라이트데이터출력회로(185)는 라이트컬럼스트로브펄스(CASP_W), 카운팅데이터(D_CNT) 및 리프레쉬펄스(REFP)를 토대로 라이트데이터(DRH_W)를 생성할 수 있다. 라이트데이터출력회로(185)는 액티브동작에 따라 셀프리드동작이 수행되어 정보업데이트구간신호(RH_EN)가 로직하이레벨로 활성화된 상태에서 리드컬럼스트로브펄스(CASP_R)가 로직하이레벨로 발생될 때 카운팅데이터(D_CNT)를 라이트데이터(DRH_W)로 출력할 수 있다. 라이트데이터(DRH_W)는 셀프리드동작에서 출력되는 리드데이터(DRH_R)의 설정값보다 '1'만큼 증가된 설정값을 갖도록 설정될 수 있다. 라이트데이터출력회로(185)는 리프레쉬동작이 수행되어 정보업데이트구간신호(RH_EN)가 로직로우레벨로 비활성화된 상태에서 라이트컬럼스트로브펄스(CASP_W)가 로직하이레벨로 발생될 때 라이트데이터(DRH_W)의 설정값을 '0'으로 초기화할 수 있다.
도 11은 본 발명의 일 예에 따른 감지제어회로(131A)의 구성을 도시한 블럭도이다. 도 11에 도시된 바와 같이, 감지제어회로(131A)는 감지플래그생성회로(RH_D GEN, 191) 및 타겟어드레스생성회로(TADD GEN, 193)를 포함할 수 있다.
감지플래그생성회로(191)는 리드데이터(DRH_R) 및 기준데이터(SV)를 토대로 감지플래그(RH_D)를 생성할 수 있다. 감지플래그생성회로(191)는 리드데이터(DRH_R)의 설정값이 기준데이터(SV)의 기준값을 초과할 때 활성화되는 감지플래그(RH_D)를 생성할 수 있고, 리드데이터(DRH_R)의 설정값이 기준데이터(SV)의 기준값 미만일 때 비활성화되는 감지플래그(RH_D)를 생성할 수 있다.
타겟어드레스생성회로(193)는 감지플래그생성회로(191)로부터 감지플래그(RH_D)를 수신할 수 있다. 타겟어드레스생성회로(193)는 로우어드레스(RADD) 및 감지플래그(RH_D)를 토대로 타겟어드레스(TADD)를 생성할 수 있다. 타겟어드레스생성회로(193)는 감지플래그(RH_D)가 활성화될 때 로우어드레스(RADD)를 타겟어드레스(TADD)로 출력할 수 있다.
도 12는 본 발명의 일 예에 따른 리프레쉬제어회로(133A)의 구성을 도시한 회로도이다. 도 12에 도시된 바와 같이, 리프레쉬제어회로(133A)는 인버터(195) 및 논리소자들(197, 199)을 포함할 수 있다. 인버터(195)는 감지플래그(RH_D)를 반전버퍼링하여 출력할 수 있다. 논리소자(197)는 리프레쉬펄스(REFP) 및 인버터(195)의 출력신호를 수신하여 논리곱 연산을 수행하여 내부리프레쉬펄스(IREFP)를 생성할 수 있다. 논리소자(199)는 리프레쉬펄스(REFP) 및 감지플래그(RH_D)를 수신하여 논리곱 연산을 수행하여 스마트리프레쉬펄스(SREFP)를 생성할 수 있다. 리프레쉬제어회로(133A)는 감지플래그(RH_D)가 비활성화될 때 로우어드레스(RADD)에 의해 선택되는 워드라인에 연결된 메모리셀어레이에 대해 수행되는 리프레쉬동작을 제어하기 위한 내부리프레쉬펄스(IREFP)를 생성할 수 있다. 리프레쉬제어회로(133A)는 감지플래그(RH_D)가 활성화될 때 타겟워드라인에 인접한 인접워드라인들 각각에 연결되는 메모리셀어레이들에 대해 수행되는 스마트리프레쉬동작을 제어하기 위한 스마트리프레쉬펄스(SREFP)를 생성할 수 있다.
이상 살펴본 바와 같이 구성된 반도체장치(10)의 동작을 도 13 내지 도 16을 통해 살펴보면 다음과 같다.
도 13에 도시된 바와 같이, 액티브동작 및 리드동작이 순차적으로 수행될 때 액티브동작을 위한 액티브펄스(ACTP)가 발생되는 시점부터 제1 구간(td111)이 경과된 시점에서 셀프리드동작을 위한 셀프리드펄스(SRDP)가 발생될 수 있고, 셀프리드펄스(SRDP)가 발생되는 시점부터 제2 구간(td112)이 경과된 시점에서 셀프라이트동작을 위한 셀프라이트펄스(SWTP)가 발생될 수 있으며, 셀프라이트펄스(SWTP)가 발생되는 시점부터 제3 구간(td113)이 경과된 시점에서 리드동작을 위한 리드펄스(RDP)가 발생될 수 있다. 여기서, 제1 구간(td111) 및 제3 구간(td113) 각각은 tRCD(Row address to Column address delay)로 설정될 수 있고, 제2 구간(td112)은 셀프리드동작을 통해 코어회로(123)로부터 출력되는 리드데이터(DRH_R)의 설정값을 증가시켜 라이트데이터(DRH_W)를 생성하고, 라이트데이터(DRH_W)를 코어회로(123)에 저장하는 데 필요한 구간으로 설정될 수 있다.
도 14에 도시된 바와 같이, 액티브동작 및 라이트동작이 순차적으로 수행될 때 액티브동작을 위한 액티브펄스(ACTP)가 발생되는 시점부터 제1 구간(td121)이 경과된 시점에서 셀프리드동작을 위한 셀프리드펄스(SRDP)가 발생될 수 있고, 셀프리드펄스(SRDP)가 발생되는 시점부터 제2 구간(td122)이 경과된 시점에서 셀프라이트동작을 위한 셀프라이트펄스(SWTP)가 발생될 수 있으며, 셀프라이트펄스(SWTP)가 발생되는 시점부터 제3 구간(td123)이 경과된 시점에서 라이트동작을 위한 라이트펄스(WTP)가 발생될 수 있다. 여기서, 제1 구간(td121) 및 제3 구간(td123) 각각은 tRCD(Row address to Column address delay)로 설정될 수 있고, 제2 구간(td122)은 셀프리드동작을 통해 코어회로(123)로부터 출력되는 리드데이터(DRH_R)의 설정값을 증가시켜 라이트데이터(DRH_W)를 생성하고, 라이트데이터(DRH_W)를 코어회로(123)에 저장하는 데 필요한 구간으로 설정될 수 있다.
도 15에 도시된 바와 같이, 리프레쉬펄스(REFP)가 발생될 때 로우액티브신호(RACT)가 활성화되고, X번째 워드라인에 대응하는 로우어드레스(RADD)가 생성되며, 라이트컬럼스트로브펄스(CASP_W)가 발생된다. X번째 워드라인이 선택된 횟수가 기준값 이하일 때는 제1 셀블럭(도 9의 171)의 X번째 워드라인에 연결된 메모리셀들에 대한 리프레쉬동작이 수행될 수 있다. 이와 같은 리프레쉬동작이 수행될 때 라이트컬럼스트로브펄스(CASP_W)에 의해 설정값 '0'으로 초기화된 라이트데이터(DRH_W)가 코어회로(도 9의 123A)에 포함된 제2 셀블럭(도 9의 173)의 X번째 워드라인에 연결된 메모리셀들에 저장됨으로써, 리프레쉬동작이 수행되는 X번째 워드라인이 선택된 횟수가 '0'으로 초기화될 수 있다. 여기서, 'X'는 도 9에 도시된 'N' 이하의 자연수로 설정될 수 있다.
도 16에 도시된 바와 같이, 리프레쉬펄스(REFP)가 발생될 때 로우액티브신호(RACT)가 활성화되고, X번째 워드라인에 대응하는 로우어드레스(RADD)가 생성되며, 라이트컬럼스트로브펄스(CASP_W)가 발생된다. X번째 워드라인이 선택된 횟수가 기준값을 초과할 때는 X번째 워드라인에 대응하는 로우어드레스(RADD)가 타겟어드레스(TADD)로 설정되고, 제1 셀블럭(도 9의 171)의 X-1번째 워드라인, X번째 워드라인 및 X+1번째 워드라인 각각에 연결된 메모리셀들이 순차적으로 리프레쉬되는 스마트리프레쉬동작이 수행될 수 있다. 이와 같은 스마트리프레쉬동작이 수행될 때 라이트컬럼스트로브펄스(CASP_W)에 의해 설정값 '0'으로 초기화된 라이트데이터(DRH_W)가 코어회로(도 9의 123A)에 포함된 제2 셀블럭(도 9의 173)의 X번째 워드라인에 연결된 메모리셀들에 저장됨으로써, 스마트리프레쉬동작이 수행되는 X번째 워드라인이 선택된 횟수가 '0'으로 초기화될 수 있다.
반도체장치(10)는 액티브동작이 수행될 때마다 셀프리드동작 및 셀프라이트동작을 순차적으로 수행하여 워드라인이 선택되는 횟수에 대한 정보를 업데이트하여 제2 셀블럭(도 9의 173)에 선택정보데이터로 저장할 수 있다. 또한, 반도체장치(10)는 액티브동작이 수행될 때마다 수행되는 셀프리드동작 및 셀프라이트동작을 리드동작 및 라이트동작에서 사용되는 컬럼경로회로(컬럼제어회로(도 1의 117) 및 컬럼디코더(도 1의 121))를 공유하여 구현함으로써, 별도의 회로 추가에 따른 면적 증가를 최소화할 수 있다. 또한, 반도체장치(10)는 워드라인이 선택되는 횟수에 대한 정보를 업데이트할 때 각각에 워드라인들 각각에 카운터를 구비하지 않고, 워드라인들에 공유된 카운터(도 10의 183)를 활용함으로써 면적 증가를 최소화할 수 있다. 또한, 반도체장치(10)는 액티브동작에 따라 워드라인이 선택되는 횟수가 기준값을 초과할 때 스마트리프레쉬동작이 수행되도록 제어함으로써, 타겟워드라인 및 인접워드라인에 연결된 셀블럭에 저장된 데이터가 열화되는 것을 방지할 수 있다. 또한, 반도체장치(10)는 리프레쉬동작이 수행될 때 워드라인이 선택되는 횟수에 대한 정보를 초기화하여 스마트리프레쉬동작이 과도하게 수행되지 않도록 하여 전력소모를 절감할 수 있다.
도 17은 본 발명의 다른 예에 따른 반도체장치(20)의 구성을 도시한 블럭도이다. 도 17에 도시된 바와 같이, 반도체장치(20)는 제어신호디코더(CADEC, 211), 로우제어회로(ROW CTR, 213), 정보업데이트제어회로(RH CTR, 215), 컬럼제어회로(COL CTR, 217), 로우디코더(REC, 219), 컬럼디코더(CDEC, 221), 코어회로(CORE, 223), 입출력회로(I/O, 225), 데이터제어회로(DRH CTR, 227), 감지제어회로(DET CTR, 231) 및 리프레쉬제어회로(REF CTR, 233)를 포함할 수 있다.
제어신호디코더(211)는 반도체장치(20)의 외부장치로부터 외부제어신호(CA)를 수신할 수 있다. 제어신호디코더(211)는 외부제어신호(CA)에 포함된 커맨드를 디코딩하여 액티브펄스(ACTP), 프리차지펄스(PREP), 리프레쉬펄스(REFP), 셀프동작펄스(RHP), 리드펄스(RDP) 및 라이트펄스(WTP)를 발생시킬 수 있다. 셀프동작펄스(RHP)는 액티브동작을 위한 액티브펄스(ACTP)가 발생된 후 셀프리드동작 및 셀프라이트동작이 포함된 셀프동작을 수행하기 위해 발생될 수 있다. 셀프동작펄스(RHP)는 액티브펄스(ACTP)가 발생되는 시점부터 tRCD(Row address to Column address delay) 구간이 경과된 시점에서 발생될 수 있지만 실시예일 뿐 이에 한정되지는 않는다. 제어신호디코더(211)는 외부제어신호(CA)에 포함된 어드레스를 디코딩하여 내부어드레스(IADD)를 생성할 수 있다. 내부어드레스(IADD)에는 로우어드레스(RADD) 및 컬럼어드레스(CADD) 등이 포함될 수 있다.
로우제어회로(213)는 제어신호디코더(211)로부터 액티브펄스(ACTP), 프리차지펄스(PREP), 리프레쉬펄스(REFP) 및 내부어드레스(IADD)를 수신할 수 있다. 로우제어회로(213)는 액티브펄스(ACTP), 프리차지펄스(PREP), 리프레쉬펄스(REFP) 및 내부어드레스(IADD)를 토대로 로우액티브신호(RACT) 및 로우어드레스(RADD)를 생성할 수 있다. 로우제어회로(213)는 액티브동작을 위해 액티브펄스(ACTP)가 발생될 때 활성화된 로우액티브신호(RACT)를 생성할 수 있고, 워드라인들(WL) 중 적어도 하나를 선택하기 위한 로우어드레스(RADD)를 생성할 수 있다. 로우제어회로(213)는 액티브동작이 수행되어 로우액티브신호(RACT)가 활성화된 상태에서 프리차지동작을 위해 프리차지펄스(PREP)가 발생될 때 로우액티브신호(RACT)를 비활성화시킬 수 있다. 로우제어회로(213)는 리프레쉬동작을 위해 리프레쉬펄스(REFP)가 발생될 때 활성화된 로우액티브신호(RACT)를 생성할 수 있고, 코어회로(223)에 포함된 모든 메모리셀들을 순차적으로 리프레쉬하기 위한 로우어드레스(RADD)를 생성할 수 있다.
정보업데이트제어회로(215)는 제어신호디코더(211)로부터 셀프동작펄스(RHP) 및 내부어드레스(IADD)를 수신할 수 있다. 정보업데이트제어회로(215)는 셀프동작펄스(RHP) 및 내부어드레스(IADD)를 토대로 셀프리드펄스(SRDP), 셀프리드뱅크어드레스(SR_BK), 셀프라이트펄스(SWTP), 셀프라이트뱅크어드레스(SW_BK) 및 정보업데이트구간신호(RH_EN)를 생성할 수 있다. 정보업데이트제어회로(215)는 셀프동작을 위해 셀프동작펄스(RHP)가 발생될 때 셀프리드동작을 위한 셀프리드펄스(SRDP) 및 셀프리드뱅크어드레스(SR_BK)를 발생시키고, 셀프라이트동작을 위한 셀프라이트펄스(SWTP) 및 셀프라이트뱅크어드레스(SW_BK)를 발생시킬 수 있다. 정보업데이트제어회로(215)는 셀프동작펄스(RHP)가 발생된 시점부터 셀프리드동작을 위한 셀프리드펄스(SRDP) 및 셀프라이트동작을 위한 셀프라이트펄스(SWTP)가 발생될 때까지로 설정되는 정보업데이트구간동안 활성화되는 정보업데이트구간신호(RH_EN)를 생성할 수 있다. 정보업데이트제어회로(215)는 셀프동작펄스(RHP)로부터 셀프리드펄스(SRDP)를 생성할 수 있고, 셀프동작펄스(RHP)를 커맨드펄스지연구간만큼 지연시켜 셀프라이트펄스(SWTP)를 생성할 수 있다. 정보업데이트제어회로(215)는 내부어드레스(IADD)로부터 셀프리드뱅크어드레스(SR_BK)를 생성할 수 있고, 내부어드레스(IADD)를 어드레스지연구간만큼 지연시켜 셀프라이트뱅크어드레스(SW_BK)를 생성할 수 있다. 커맨드펄스지연구간 및 어드레스지연구간 각각은 셀프리드동작을 통해 코어회로(223)로부터 출력되는 리드데이터(DRH_R)의 설정값을 증가시켜 라이트데이터(DRH_W)를 생성하고, 라이트데이터(DRH_W)를 코어회로(223)에 저장하는 데 필요한 구간으로 설정될 수 있지만 실시예일 뿐 이에 한정되지는 않는다.
컬럼제어회로(217)는 제어신호디코더(211)로부터 내부어드레스(IADD), 리드펄스(RDP), 라이트펄스(WTP) 및 리프레쉬펄스(REFP)를 수신할 수 있고, 정보업데이트제어회로(215)로부터 셀프리드펄스(SRDP), 셀프리드뱅크어드레스(SR_BK), 셀프라이트펄스(SWTP) 및 셀프라이트뱅크어드레스(SW_BK)를 수신할 수 있다. 컬럼제어회로(217)는 내부어드레스(IADD), 리드펄스(RDP), 라이트펄스(WTP), 리프레쉬펄스(REFP), 셀프리드펄스(SRDP), 셀프리드뱅크어드레스(SR_BK), 셀프라이트펄스(SWTP) 및 셀프라이트뱅크어드레스(SW_BK)를 토대로 컬럼어드레스(CADD), 리드컬럼스트로브펄스(CASP_R) 및 라이트컬럼스트로브펄스(CASP_W)를 생성할 수 있다. 컬럼제어회로(217)는 액티브동작에 따라 셀프리드동작이 수행될 때 내부어드레스(IADD)를 토대로 컬럼어드레스(CADD)를 생성할 수 있고, 셀프리드펄스(SRDP) 및 셀프리드뱅크어드레스(SR_BK)를 토대로 코어회로(223)에 포함된 뱅크들(미도시) 각각에 대응하는 펄스들로 구성된 리드컬럼스트로브펄스(CASP_R)를 생성할 수 있다. 컬럼제어회로(217)는 액티브동작에 따라 셀프라이트동작이 수행될 때 내부어드레스(IADD)를 토대로 컬럼어드레스(CADD)를 생성할 수 있고, 셀프라이트펄스(SWTP) 및 셀프라이트뱅크어드레스(SW_BK)를 토대로 코어회로(223)에 포함된 뱅크들(미도시) 각각에 대응하는 펄스들로 구성된 라이트컬럼스트로브펄스(CASP_W)를 생성할 수 있다. 컬럼제어회로(217)는 리프레쉬동작이 수행될 때 리프레쉬펄스(REFP)를 토대로 코어회로(223)에 포함된 뱅크들(미도시) 각각에 대응하는 펄스들로 구성된 라이트컬럼스트로브펄스(CASP_W)를 생성할 수 있다. 컬럼제어회로(217)는 리드동작이 수행될 때 내부어드레스(IADD)를 토대로 컬럼어드레스(CADD)를 생성할 수 있고, 리드펄스(RDP) 및 내부어드레스(IADD)를 토대로 코어회로(223)에 포함된 뱅크들(미도시) 각각에 대응하는 펄스들로 구성된 리드컬럼스트로브펄스(CASP_R)를 생성할 수 있다. 컬럼제어회로(217)는 라이트동작이 수행될 때 내부어드레스(IADD)를 토대로 컬럼어드레스(CADD)를 생성할 수 있고, 라이트펄스(WTP) 및 내부어드레스(IADD)를 토대로 코어회로(223)에 포함된 뱅크들(미도시) 각각에 대응하는 펄스들로 구성된 라이트컬럼스트로브펄스(CASP_W)를 생성할 수 있다.
로우디코더(219)는 로우제어회로(213)로부터 로우액티브신호(RACT) 및 로우어드레스(RADD)를 수신할 수 있다. 로우디코더(219)는 액티브동작 또는 리프레쉬동작이 수행될 때 로우액티브신호(RACT) 및 로우어드레스(RADD)를 토대로 코어회로(223)에 포함된 뱅크들(미도시) 중 적어도 하나를 선택하고, 선택된 뱅크에 포함된 워드라인들(WL) 중 적어도 하나를 선택할 수 있다.
컬럼디코더(221)는 정보업데이트제어회로(215)로부터 정보업데이트구간신호(RH_EN)를 수신할 수 있고, 컬럼제어회로(217)로부터 컬럼어드레스(CADD), 리드컬럼스트로브펄스(CASP_R) 및 라이트컬럼스트로브펄스(CASP_W)를 수신할 수 있다. 컬럼디코더(221)는 리드동작이 수행되어 정보업데이트구간신호(RH_EN)가 비활성화된 상태에서 리드컬럼스트로브펄스(CASP_R)가 발생될 때 컬럼어드레스(CADD)를 토대로 제1 컬럼선택신호(YI)를 생성할 수 있다. 컬럼디코더(221)는 라이트동작이 수행되어 정보업데이트구간신호(RH_EN)가 비활성화된 상태에서 라이트컬럼스트로브펄스(CASP_W)가 발생될 때 컬럼어드레스(CADD)를 토대로 제1 컬럼선택신호(YI)를 생성할 수 있다. 컬럼디코더(221)는 액티브동작에 따라 셀프리드동작이 수행되어 정보업데이트구간신호(RH_EN)가 활성화된 상태에서 리드컬럼스트로브펄스(CASP_R)가 발생될 때 컬럼어드레스(CADD)를 토대로 제2 컬럼선택신호(RYI)를 생성할 수 있다. 컬럼디코더(221)는 액티브동작에 따라 셀프라이트동작이 수행되어 정보업데이트구간신호(RH_EN)가 활성화된 상태에서 라이트컬럼스트로브펄스(CASP_W)가 발생될 때 컬럼어드레스(CADD)를 토대로 제2 컬럼선택신호(RYI)를 생성할 수 있다.
코어회로(223)는 워드라인들(WL), 제1 컬럼선택신호(YI) 및 제2 컬럼선택신호(RYI)에 의해 엑세스되는 셀블럭들(미도시)을 포함할 수 있다. 코어회로(223)는 리드동작이 수행될 때 워드라인들(WL) 및 제1 컬럼선택신호(YI)에 의해 선택되는 셀블럭(미도시)의 메모리셀에 저장된 데이터(미도시)를 데이터라인(DL)을 통해 출력할 수 있다. 코어회로(223)는 라이트동작이 수행될 때 워드라인들(WL) 및 제1 컬럼선택신호(YI)에 의해 선택되는 셀블럭(미도시)의 메모리셀에 데이터라인(DL)을 통해 입력된 데이터(미도시)를 저장할 수 있다. 코어회로(223)는 셀프리드동작이 수행될 때 워드라인들(WL) 및 제2 컬럼선택신호(RYI)에 의해 선택되는 셀블럭(미도시)의 메모리셀에 선택정보데이터(미도시)를 데이터라인(DL)을 통해 리드데이터(DRH_R)로 출력할 수 있다. 코어회로(223)는 셀프라이트동작이 수행될 때 워드라인들(WL) 및 제2 컬럼선택신호(RYI)에 의해 선택되는 셀블럭(미도시)의 메모리셀에 데이터라인(DL)을 통해 입력된 라이트데이터(DRH_W)를 선택정보데이터(미도시)로 저장할 수 있다.
입출력회로(225)는 리드동작 및 라이트동작이 수행될 때 코어회로(223)의 전송데이터(TD)를 통한 데이터 입출력 동작을 제어할 수 있다.
데이터제어회로(227)는 제어신호디코더(211)로부터 리프레쉬펄스(REFP)를 수신할 수 있고, 정보업데이트제어회로(215)로부터 정보업데이트구간신호(RH_EN)를 수신할 수 있으며, 컬럼제어회로(217)로부터 리드컬럼스트로브펄스(CASP_R) 및 라이트컬럼스트로브펄스(CASP_W)를 수신할 수 있다. 데이터제어회로(227)는 정보업데이트구간신호(RH_EN), 리드컬럼스트로브펄스(CASP_R), 라이트컬럼스트로브펄스(CASP_W) 및 리프레쉬펄스(REFP)를 토대로 리드데이터(DRH_R)로부터 라이트데이터(DRH_W)를 생성하거나 라이트데이터(DRH_W)를 초기화할 수 있다. 데이터제어회로(227)는 셀프리드동작이 수행되어 정보업데이트구간신호(RH_EN)가 활성화된 상태에서 리드컬럼스트로브펄스(CASP_R)가 발생될 때 코어회로(223)로부터 데이터라인(DL)을 통해 수신된 리드데이터(DRH_R)의 설정값을 '1'만큼 증가시킬 수 있다. 데이터제어회로(227)는 셀프라이트동작이 수행되어 정보업데이트구간신호(RH_EN)가 활성화된 상태에서 라이트컬럼스트로브펄스(CASP_W)가 발생될 때 리드데이터(DRH_R)의 설정값보다 '1'만큼 증가된 설정값을 갖는 라이트데이터(DRH_W)를 생성할 수 있다. 데이터제어회로(227)는 리프레쉬동작이 수행되어 정보업데이트구간신호(RH_EN)가 비활성화된 상태에서 라이트컬럼스트로브펄스(CASP_W)가 발생될 때 라이트데이터(DRH_W)의 설정값을 '0'으로 초기화할 수 있다.
감지제어회로(231)는 로우제어회로(213)로부터 로우어드레스(RADD)를 수신할 수 있고, 코어회로(223)로부터 리드데이터(DRH_R)를 수신할 수 있다. 감지제어회로(231)는 리드데이터(DRH_R), 기준데이터(SV) 및 로우어드레스(RADD)를 토대로 감지플래그(RH_D) 및 타겟어드레스(TADD)를 생성할 수 있다. 감지제어회로(231)는 리드데이터(DRH_R) 및 기준데이터(SV)를 비교하여 감지플래그(RH_D)를 생성할 수 있다. 감지제어회로(231)는 리드데이터(DRH_R)의 설정값이 기준데이터(SV)의 기준값을 초과할 때 활성화되는 감지플래그(RH_D)를 생성할 수 있고, 리드데이터(DRH_R)의 설정값이 기준데이터(SV)의 기준값 이하일 때 비활성화되는 감지플래그(RH_D)를 생성할 수 있다. 감지제어회로(231)는 감지플래그(RH_D)가 활성화될 때 로우어드레스(RADD)를 래치하고, 래치된 로우어드레스(RADD)를 타겟어드레스(TADD)로 출력할 수 있다.
리프레쉬제어회로(233)는 제어신호디코더(211)로부터 리프레쉬펄스(REFP)를 수신할 수 있고, 감지제어회로(231)로부터 감지플래그(RH_D)를 수신할 수 있다. 리프레쉬제어회로(233)는 감지플래그(RH_D) 및 리프레쉬펄스(REFP)를 토대로 내부리프레쉬펄스(IREFP) 및 스마트리프레쉬펄스(SREFP)를 생성할 수 있다. 리프레쉬제어회로(233)는 감지플래그(RH_D)가 비활성화된 상태에서 리프레쉬동작을 제어하기 위한 내부리프레쉬펄스(IREFP)를 생성할 수 있다. 리프레쉬제어회로(233)는 감지플래그(RH_D)가 활성화된 상태에서 스마트리프레쉬동작을 제어하기 위한 스마트리프레쉬펄스(SREFP)를 생성할 수 있다.
도 18은 본 발명의 일 예에 따른 정보업데이트제어회로(215A)의 구성을 도시한 블럭도이다. 도 18에 도시된 바와 같이, 정보업데이트제어회로(215A)는 커맨드펄스지연회로(241), 어드레스지연회로(243) 및 정보업데이트구간신호생성회로(245)를 포함할 수 있다.
커맨드펄스지연회로(241)는 셀프동작펄스(RHP)를 셀프리드펄스(SRDP)로 출력할 수 있다. 커맨드펄스지연회로(241)는 셀프리드펄스(SRDP)를 커맨드펄스지연구간만큼 지연시켜 지연라이트펄스(DWP) 및 셀프라이트펄스(SWTP)를 생성할 수 있다.
어드레스지연회로(243)는 내부어드레스(IADD)를 셀프리드뱅크어드레스(SR_BK)로 출력할 수 있다. 어드레스지연회로(243)는 셀프리드뱅크어드레스(SR_BK)를 어드레스지연구간만큼 지연시켜 셀프라이트뱅크어드레스(SW_BK)를 생성할 수 있다.
정보업데이트구간신호생성회로(245)는 커맨드펄스지연회로(241)로부터 셀프리드펄스(SRDP), 지연라이트펄스(DWP) 및 셀프라이트펄스(SWTP)를 수신할 수 있다. 정보업데이트구간신호생성회로(245)는 셀프리드펄스(SRDP), 지연라이트펄스(DWP) 및 셀프라이트펄스(SWTP)를 토대로 정보업데이트구간동안 활성화되는 정보업데이트구간신호(RH_EN)를 생성할 수 있다. 정보업데이트구간신호(RH_EN)가 활성화되는 정보업데이트구간은 커맨드펄스지연구간으로 설정될 수 있다.
도 19는 본 발명의 일 예에 따른 커맨드펄스지연회로(241A)의 구성을 도시한 회로도이다. 도 19에 도시된 바와 같이, 커맨드펄스지연회로(241A)는 제1 내지 제(M+1) 라이트커맨드펄스래치(253(1:M+1))를 포함할 수 있다. 제1 라이트커맨드펄스래치(253(1))는 클럭(CLK)에 동기하여 셀프동작펄스(RHP)를 래치하고, 래치된 셀프동작펄스(RHP)를 지연라이트펄스(DWP)의 제1 비트(DWP<1>)로 출력할 수 있다. 제2 라이트커맨드펄스래치(253(2))는 클럭(CLK)에 동기하여 지연라이트펄스(DWP)의 제1 비트(DWP<1>)를 래치하고, 래치된 지연라이트펄스(DWP)의 제1 비트(DWP<1>)를 지연라이트펄스(DWP)의 제2 비트(DWP<2>)로 출력할 수 있다. 제(M+1) 라이트커맨드펄스래치(253(M+1))는 클럭(CLK)에 동기하여 지연라이트펄스(DWP)의 제M 비트(DWP<M>)를 래치하고, 래치된 지연라이트펄스(DWP)의 제M 비트(DWP<M>)를 셀프라이트펄스(SWTP)로 출력할 수 있다. 셀프동작펄스(RHP)가 제1 내지 제(M+1) 라이트커맨드펄스래치(253(1:M+1))를 통해 순차적으로 래치되는 구간은 커맨드펄스지연구간으로 설정될 수 있다.
도 20은 본 발명의 다른 예에 따른 커맨드펄스지연회로(241B)의 구성을 도시한 회로도이다. 도 20에 도시된 바와 같이, 커맨드펄스지연회로(241B)는 제1 내지 제(M+1) 라이트커맨드펄스지연기(257(1:M+1))를 포함할 수 있다. 제1 라이트커맨드펄스지연기(257(1))는 클럭(CLK)에 동기하여 셀프동작펄스(RHP)를 래치하고, 래치된 셀프동작펄스(RHP)를 지연라이트펄스(DWP)의 제1 비트(DWP<1>)로 출력할 수 있다. 제2 라이트커맨드펄스지연기(257(2))는 클럭(CLK)에 동기하여 지연라이트펄스(DWP)의 제1 비트(DWP<1>)를 래치하고, 래치된 지연라이트펄스(DWP)의 제1 비트(DWP<1>)를 지연라이트펄스(DWP)의 제2 비트(DWP<2>)로 출력할 수 있다. 제(M+1) 라이트커맨드펄스지연기(257(M+1))는 클럭(CLK)에 동기하여 지연라이트펄스(DWP)의 제M 비트(DWP<M>)를 래치하고, 래치된 지연라이트펄스(DWP)의 제M 비트(DWP<M>)를 셀프라이트펄스(SWTP)로 출력할 수 있다. 셀프동작펄스(RHP)가 제1 내지 제(M+1) 라이트커맨드펄스지연기(257(1:M+1))를 통해 순차적으로 래치되는 구간은 커맨드펄스지연구간으로 설정될 수 있다.
도 21은 본 발명의 일 예에 따른 어드레스지연회로(243A)의 구성을 도시한 블럭도이다. 도 21에 도시된 바와 같이, 어드레스지연회로(243A)는 제1 내지 제(M+1) 라이트어드레스래치(263(1:M+1))를 포함할 수 있다. 어드레스지연회로(243A)는 제1 내지 제(M+1) 라이트어드레스래치(263(1:M+1))를 통해 클럭(CLK)에 동기하여 내부어드레스(IADD)를 어드레스지연구간만큼 지연시켜 셀프라이트뱅크어드레스(SW_BK)를 생성할 수 있다.
도 22는 본 발명의 다른 예에 따른 어드레스지연회로의 구성을 도시한 블럭도이다. 도 22에 도시된 바와 같이, 어드레스지연회로(243B)는 제1 내지 제(M+1) 라이트어드레스지연기(267(1:M+1))를 포함할 수 있다. 어드레스지연회로(243B)는 제1 내지 제(M+1) 라이트어드레스지연기(267(1:M+1))를 통해 내부어드레스(IADD)를 어드레스지연구간만큼 지연시켜 셀프라이트뱅크어드레스(SW_BK)를 생성할 수 있다.
이상 살펴본 바와 같이 구성된 반도체장치(20)의 동작을 도 23 및 도 24를 참고하여 살펴보면 다음과 같다.
도 23에 도시된 바와 같이, 액티브동작 및 리드동작이 순차적으로 수행될 때 액티브동작을 위한 액티브펄스(ACTP)가 발생되는 시점부터 제1 구간(td211)이 경과된 시점에서 셀프동작을 위한 셀프동작펄스(RHP)가 발생될 수 있고, 셀프동작펄스(RHP)가 발생되는 시점부터 제2 구간(td212)이 경과된 시점에서 셀프라이트동작을 위한 셀프라이트펄스(SWTP)가 발생될 수 있으며, 셀프라이트펄스(SWTP)가 발생되는 시점부터 제3 구간(td213)이 경과된 시점에서 리드동작을 위한 리드펄스(RDP)가 발생될 수 있다. 여기서, 제1 구간(td211) 및 제3 구간(td213) 각각은 tRCD(Row address to Column address delay)로 설정될 수 있고, 제2 구간(td212)은 셀프리드동작을 통해 코어회로(223)로부터 출력되는 리드데이터(DRH_R)의 설정값을 증가시켜 라이트데이터(DRH_W)를 생성하고, 라이트데이터(DRH_W)를 코어회로(223)에 저장하는 데 필요한 구간으로 설정될 수 있다.
도 24에 도시된 바와 같이, 액티브동작 및 라이트동작이 순차적으로 수행될 때 액티브동작을 위한 액티브펄스(ACTP)가 발생되는 시점부터 제1 구간(td221)이 경과된 시점에서 셀프동작을 위한 셀프동작펄스(RHP)가 발생될 수 있고, 셀프동작펄스(RHP)가 발생되는 시점부터 제2 구간(td222)이 경과된 시점에서 셀프라이트동작을 위한 셀프라이트펄스(SWTP)가 발생될 수 있으며, 셀프라이트펄스(SWTP)가 발생되는 시점부터 제3 구간(td223)이 경과된 시점에서 라이트동작을 위한 라이트펄스(WTP)가 발생될 수 있다. 여기서, 제1 구간(td221) 및 제3 구간(td223) 각각은 tRCD(Row address to Column address delay)로 설정될 수 있고, 제2 구간(td222)은 셀프리드동작을 통해 코어회로(223)로부터 출력되는 리드데이터(DRH_R)의 설정값을 증가시켜 라이트데이터(DRH_W)를 생성하고, 라이트데이터(DRH_W)를 코어회로(223)에 저장하는 데 필요한 구간으로 설정될 수 있다.
반도체장치(20)는 액티브동작이 수행될 때마다 셀프리드동작 및 셀프라이트동작을 순차적으로 수행하여 워드라인이 선택되는 횟수에 대한 정보를 업데이트할 수 있다. 또한, 반도체장치(20)는 액티브동작이 수행될 때마다 수행되는 셀프리드동작 및 셀프라이트동작을 리드동작 및 라이트동작에서 사용되는 컬럼경로회로(컬럼제어회로(도 17의 217) 및 컬럼디코더(도 17의 221))를 공유하여 구현함으로써, 별도의 회로 추가에 따른 면적 증가를 최소화할 수 있다. 또한, 반도체장치(20)는 워드라인이 선택되는 횟수에 대한 정보를 업데이트할 때 각각에 워드라인들 각각에 카운터를 구비하지 않고, 워드라인들에 공유된 데이터제어회로(227)에 포함된 카운터(미도시)를 활용함으로써 면적 증가를 최소화할 수 있다. 또한, 반도체장치(20)는 액티브동작에 따라 워드라인이 선택되는 횟수가 기준값을 초과할 때 스마트리프레쉬동작이 수행되도록 제어함으로써, 타겟워드라인 및 인접워드라인에 연결된 셀블럭에 저장된 데이터가 열화되는 것을 방지할 수 있다. 또한, 반도체장치(20)는 리프레쉬동작이 수행될 때 워드라인이 선택되는 횟수에 대한 정보를 초기화하여 스마트리프레쉬동작이 과도하게 수행되지 않도록 하여 전력소모를 절감할 수 있다.
도 25는 본 발명의 일 예에 따른 반도체시스템(31)의 구성을 도시한 블럭도이다. 도 25에 도시된 바와 같이, 반도체시스템(31)은 컨트롤러(311) 및 반도체장치(313)를 포함할 수 있다.
컨트롤러(311)는 제1 컨트롤핀(311_1) 및 제2 컨트롤핀(311_3)을 포함할 수 있다. 반도체장치(313)는 제1 장치핀(313_1) 및 제2 장치핀(313_3)을 포함할 수 있다. 컨트롤러(311)는 제1 컨트롤핀(311_1) 및 제1 장치핀(313_1) 사이에 연결된 제1 전송라인(312_1)을 통해 외부제어신호(CA)를 반도체장치(313)로 전송할 수 있다. 제1 컨트롤핀(312_1), 제1 전송라인(312_1) 및 제1 장치핀(313_1) 각각은 외부제어신호(CA)의 비트 수에 따라 다수 개로 구현될 수 있다. 컨트롤러(311)는 제2 컨트롤핀(311_3) 및 제2 장치핀(313_3) 사이에 연결된 제2 전송라인(312_3)을 통해 전송데이터(TD)를 반도체장치(313)에 인가할 수 있다. 컨트롤러(311)는 제2 컨트롤핀(311_3) 및 제2 장치핀(313_3) 사이에 연결된 제2 전송라인(312_3)을 통해 반도체장치(313)로부터 전송데이터(TD)를 수신할 수 있다.
반도체장치(313)는 외부제어신호(CA)를 토대로 액티브동작이 수행될 때마다 셀프리드동작 및 셀프라이트동작을 순차적으로 수행하여 워드라인이 선택되는 횟수에 대한 정보를 업데이트할 수 있다. 또한, 반도체장치(313)는 외부제어신호(CA)를 토대로 액티브동작이 수행될 때마다 수행되는 셀프리드동작 및 셀프라이트동작을 리드동작 및 라이트동작에서 사용되는 컬럼경로회로를 공유하여 구현할 수 있다. 또한, 반도체장치(313)는 외부제어신호(CA)를 토대로 워드라인이 선택되는 횟수에 대한 정보를 업데이트할 때 각각에 워드라인들 각각에 카운터를 구비하지 않고, 워드라인들에 공유된 카운터를 사용할 수 있다. 또한, 반도체장치(313)는 외부제어신호(CA)를 토대로 수행되는 액티브동작에 따라 워드라인이 선택되는 횟수가 기준값을 초과할 때 스마트리프레쉬동작이 수행할 수 있다. 또한, 반도체장치(313)는 외부제어신호(CA)를 토대로 리프레쉬동작이 수행될 때 워드라인이 선택되는 횟수에 대한 정보를 초기화할 수 있다.
도 26은 본 발명의 일 예에 따른 반도체시스템(33)의 구성을 도시한 블럭도이다. 도 26에 도시된 바와 같이, 반도체시스템(33)은 컨트롤러(331) 및 반도체장치(333)를 포함할 수 있다.
컨트롤러(331)는 제1 컨트롤핀(331_1), 제2 컨트롤핀(331_3) 및 제3 컨트롤핀(331_5)을 포함할 수 있다. 반도체장치(333)는 제1 장치핀(333_1), 제2 장치핀(333_3) 및 제3 장치핀(333_5)을 포함할 수 있다. 컨트롤러(331)는 제1 컨트롤핀(331_1) 및 제1 장치핀(333_1) 사이에 연결된 제1 전송라인(332_1)을 통해 외부제어신호(CA)를 반도체장치(333)로 전송할 수 있다. 컨트롤러(331)는 제2 컨트롤핀(331_3) 및 제2 장치핀(333_3) 사이에 연결된 제2 전송라인(332_3)을 통해 전송데이터(TD)를 반도체장치(313)에 인가할 수 있다. 컨트롤러(311)는 제2 컨트롤핀(331_3) 및 제2 장치핀(333_3) 사이에 연결된 제2 전송라인(332_3)을 통해 반도체장치(33)로부터 전송데이터(TD)를 수신할 수 있다. 반도체장치(333)는 제3 장치핀(333_5) 및 제3 컨트롤핀(331_5) 사이에 연결된 제3 전송라인(332_5)을 통해 감지플래그(RH_D)를 컨트롤러(311)에 인가할 수 있다.
반도체장치(333)는 외부제어신호(CA)를 토대로 액티브동작에 따라 워드라인이 선택되는 횟수가 기준값을 초과할 때 활성화되는 감지플래그(RH_D)를 생성할 수 있다. 컨트롤러(311)는 감지플래그(RH_D)를 수신하여 감지플래그(RH_D)가 활성화될 때 반도체장치(333)에서 스마트리프레쉬동작이 수행되도록 제어하기 위해 반도체장치(333)에 외부제어신호(CA)를 인가할 수 있다. 반도체장치(333)는 외부제어신호(CA)를 토대로 액티브동작이 수행될 때마다 셀프리드동작 및 셀프라이트동작을 순차적으로 수행하여 워드라인이 선택되는 횟수에 대한 정보를 업데이트할 수 있다. 또한, 반도체장치(333)는 외부제어신호(CA)를 토대로 액티브동작이 수행될 때마다 수행되는 셀프리드동작 및 셀프라이트동작을 리드동작 및 라이트동작에서 사용되는 컬럼경로회로를 공유하여 구현할 수 있다. 또한, 반도체장치(333)는 외부제어신호(CA)를 토대로 워드라인이 선택되는 횟수에 대한 정보를 업데이트할 때 각각에 워드라인들 각각에 카운터를 구비하지 않고, 워드라인들에 공유된 카운터를 사용할 수 있다. 또한, 반도체장치(333)는 외부제어신호(CA)를 토대로 리프레쉬동작이 수행될 때 워드라인이 선택되는 횟수에 대한 정보를 초기화할 수 있다.
앞서, 도 1에서 살펴본 반도체장치(10), 도 17에서 살펴본 반도체장치(20), 도 25에서 살펴본 반도체장치(313) 및 도 26에서 살펴본 반도체장치(333)는 메모리시스템, 그래픽시스템, 컴퓨팅시스템 및 모바일시스템 등을 포함하는 전자시스템에 적용될 수 있다. 예를 들어, 도 27을 참고하면 본 발명의 일 실시 예에 따른 전자시스템(1000)은 데이터저장부(1001), 메모리컨트롤러(1002), 버퍼메모리(1003) 및 입출력인터페이스(1004)를 포함할 수 있다.
데이터저장부(1001)는 메모리컨트롤러(1002)로부터의 제어신호에 따라 메모리컨트롤러(1002)로부터 인가되는 데이터(미도시)를 저장하고 저장된 데이터(미도시)를 판독하여 메모리컨트롤러(1002)에 출력한다. 한편, 데이터저장부(1001)는 전원이 차단되어도 데이터를 잃지 않고 계속 저장할 수 있는 비휘발성 메모리를 포함할 수 있다. 비휘발성 메모리는 플래쉬 메모리(Nor Flash Memory, NAND Flash Memory), 상변환 메모리(Phase Change Random Access Memory; PRAM), 저항 메모리(Resistive Random Access Memory;RRAM), 스핀 주입자화반전 메모리(Spin Transfer Torque Random Access Memory; STTRAM), 자기메모리(Magnetic Random Access Memory; MRAM)로 구현될 수 있다.
메모리컨트롤러(1002)는 입출력인터페이스(1004)를 통해 외부기기(호스트 장치)로부터 인가되는 명령어를 디코딩하고 디코딩된 결과에 따라 데이터저장부(1001) 및 버퍼메모리(1003)에 대한 데이터 입출력을 제어한다. 도 27에서는 메모리컨트롤러(1002)가 하나의 블럭으로 표시되었으나, 메모리컨트롤러(1002)는 데이터저장부(1001)를 제어하기 위한 컨트롤러와 휘발성 메모리인 버퍼메모리(1003)를 제어하기 위한 컨트롤러가 독립적으로 구성될 수 있다. 메모리컨트롤러(1002)는 도 25에서 살펴본 컨트롤러(311) 및 도 26에서 살펴본 컨트롤러(331)를 포함할 수 있다.
버퍼메모리(1003)는 메모리컨트롤러(1002)에서 처리할 데이터 즉 데이터저장부(1001)에 입출력되는 데이터(미도시)를 임시적으로 저장할 수 있다. 버퍼메모리(1003)는 제어신호에 따라 메모리컨트롤러(1002)에서 인가되는 데이터(미도시)를 저장할 수 있다. 버퍼메모리(1003)는 도 1에서 살펴본 반도체장치(10), 도 17에서 살펴본 반도체장치(20), 도 25에서 살펴본 반도체장치(313) 및 도 26에서 살펴본 반도체장치(333)를 포함할 수 있다. 버퍼메모리(1003)는 저장된 데이터를 판독하여 메모리컨트롤러(1002)에 출력한다. 버퍼메모리(1003)는 DRAM(Dynamic Random Access Memory), Moblie DRAM, SRAM(Static Random Access Memory) 등의 휘발성 메모리를 포함할 수 있다.
입출력인터페이스(1004)는 메모리컨트롤러(1002)와 외부기기(호스트) 사이의 물리적 연결을 제공하여 메모리컨트롤러(1002)가 외부기기로부터 데이터 입출력을 위한 제어신호를 수신하고 외부기기와 데이터를 교환할 수 있도록 해준다. 입출력인터페이스(1004)는 USB, MMC, PCI-E, SAS, SATA, PATA, SCSI, ESDI, 및 IDE 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 포함할 수 있다.
전자시스템(1000)은 호스트 장치의 보조 기억장치 또는 외부 저장장치로 사용될 수 있다. 전자시스템(1000)은 고상 디스크(Solid State Disk; SSD), USB 메모리(Universal Serial Bus Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등을 포함할 수 있다.
도 28은 본 발명의 다른 실시예에 따른 전자시스템(2000)의 일 실시예에 따른 구성을 도시한 블럭도이다. 도 28에 도시된 바와 같이, 전자시스템(2000)은 호스트(2100) 및 반도체시스템(2200)을 포함할 수 있다.
호스트(2100) 및 반도체시스템(2200)은 인터페이스 프로토콜을 사용하여 상호 신호들을 전송할 수 있다. 호스트(2100) 및 반도체시스템(2200) 사이에 사용되는 인터페이스 프로토콜에는 MMC(Multi-Media Card), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), PCI-E(Peripheral Component Interconnect - Express), ATA(Advanced Technology Attachment), SATA(Serial ATA), PATA(Parallel ATA), SAS(serial attached SCSI), USB(Universal Serial Bus) 등이 있다.
반도체시스템(2200)은 컨트롤러(2300)와 반도체장치들(2400(1:K))을 포함할 수 있다. 반도체장치들(2400(1:K)) 각각은 액티브동작이 수행될 때마다 셀프리드동작 및 셀프라이트동작을 순차적으로 수행하여 워드라인이 선택되는 횟수에 대한 정보를 업데이트할 수 있다. 반도체장치들(2400(1:K)) 각각은 액티브동작이 수행될 때마다 수행되는 셀프리드동작 및 셀프라이트동작을 리드동작 및 라이트동작에서 사용되는 컬럼경로회로를 공유하여 구현할 수 있다. 반도체장치들(2400(1:K)) 각각은 액티브동작이 수행될 때마다 수행되는 셀프리드동작 및 셀프라이트동작을 리드동작 및 라이트동작에서 사용되는 컬럼경로회로를 공유하여 구현할 수 있다. 반도체장치들(2400(1:K)) 각각은 액티브동작에 따라 워드라인이 선택되는 횟수가 기준값을 초과할 때 스마트리프레쉬동작이 수행되도록 제어할 수 있다. 반도체장치들(2400(1:K)) 각각은 리프레쉬동작이 수행될 때 워드라인이 선택되는 횟수에 대한 정보를 초기화할 수 있다.
반도체장치들(2400(1:K)) 각각은 도 1에서 살펴본 반도체장치(10), 도 17에서 살펴본 반도체장치(20), 도 25에서 살펴본 반도체장치(313) 및 도 26에서 살펴본 반도체장치(333)를 포함할 수 있다. 반도체장치들(2400(1:K)) 각각은 DRAM(dynamic random access memory), PRAM(Phase change Random Access Memory), RRAM(Resistive Random Access Memory), MRAM(Magnetic Random Access Memory) 및 FRAM(Ferroelectric Random Access Memory) 중 하나로 구현될 수 있다.
이제까지 본 발명에 대하여 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
111: 제어신호디코더, 113: 로우제어회로
115: 정보업데이트제어회로(115), 117:컬럼제어회로
119: 로우디코더 121: 컬럼디코더
123: 코어회로 125: 입출력회로
127: 데이터제어회로 131: 감지제어회로
133: 리프레쉬제어회로 141: 커맨드펄스지연회로
141_1: 제1 커맨드펄스지연회로 141_3: 제2 커맨드펄스지연회로
143: 어드레스지연회로 143_1: 제1 어드레스지연회로
143_3: 제2 어드레스지연회로 145: 정보업데이트구간신호생성회로
151(1:L+1): 제1 내지 제(L+1) 리드커맨드펄스래치
153(1:M+1): 제1 내지 제(M+1) 라이트커맨드펄스래치
155(1:L+1): 제1 내지 제(L+1) 리드커맨드펄스지연기
157(1:M+1): 제1 내지 제(M+1) 라이트커맨드펄스지연기
171: 제1 셀블럭 173: 제2 셀블럭
175: 입출력제어회로

Claims (31)

  1. 액티브동작이 수행될 때 셀프리드동작을 위한 셀프리드펄스, 셀프라이트동작을 위한 셀프라이트펄스 및 정보업데이트구간동안 활성화되는 정보업데이트구간신호를 생성하는 정보업데이트제어회로; 및
    상기 셀프리드펄스 및 상기 셀프라이트펄스를 수신하고, 상기 셀프리드펄스를 토대로 상기 셀프리드동작이 수행되거나 리드펄스에 따라 리드동작이 수행될 때 코어회로에 저장된 데이터 또는 선택정보데이터를 출력하기 위한 리드컬럼스트로브펄스를 생성하고, 상기 셀프라이트펄스를 토대로 상기 셀프라이트동작이 수행되거나 라이트펄스에 따라 라이트동작이 수행될 때 상기 코어회로에 상기 데이터 또는 상기 선택정보데이터를 저장하기 위한 라이트컬럼스트로브펄스를 생성하는 컬럼제어회로를 포함하는 반도체장치.
  2. 제 1 항에 있어서, 상기 정보업데이트제어회로는
    상기 액티브동작이 수행될 때 발생하는 액티브펄스를 토대로 지연리드펄스 및 상기 셀프리드펄스를 생성하고, 상기 셀프리드펄스를 토대로 지연라이트펄스 및 상기 셀프라이트펄스를 생성하는 커맨드펄스지연회로를 포함하는 반도체장치.
  3. 제 2 항에 있어서, 상기 커맨드펄스지연회로는
    상기 액티브펄스를 제1 커맨드펄스지연구간만큼 지연시켜 상기 셀프리드펄스를 생성하는 제1 커맨드펄스지연회로; 및
    상기 셀프리드펄스를 제2 커맨드펄스지연구간만큼 지연시켜 상기 셀프라이트펄스를 생성하는 제2 커맨드펄스지연회로를 포함하는 반도체장치.
  4. 제 3 항에 있어서,
    상기 제1 커맨드펄스지연구간은 tRCD(Row address to Column address delay)로 설정되고,
    상기 제2 커맨드펄스지연구간은 상기 셀프리드동작에서 출력되는 리드데이터의 설정값을 증가시켜 라이트데이터를 생성하고, 상기 라이트데이터를 상기 코어회로에 저장하는데 필요한 구간으로 설정되는 반도체장치.
  5. 제 3 항에 있어서,
    상기 제1 커맨드펄스지연회로는
    상기 액티브펄스를 순차적으로 지연시켜 상기 지연리드펄스를 생성하는 리드커맨드펄스래치 또는 리드커맨드펄스지연기를 포함하는 반도체장치.
  6. 제 5 항에 있어서,
    상기 제2 커맨드펄스지연회로는
    상기 셀프리드펄스를 순차적으로 지연시켜 상기 지연라이트펄스를 생성하는 라이트커맨드펄스래치 또는 라이트커맨드펄스지연기를 포함하는 반도체장치.
  7. 제 3 항에 있어서, 상기 정보업데이트제어회로는
    내부어드레스를 제1 어드레스지연구간만큼 지연시켜 셀프리드뱅크어드레스를 생성하는 제1 어드레스지연회로; 및
    상기 셀프리드뱅크어드레스를 제2 어드레스지연구간만큼 지연시켜 셀프라이트뱅크어드레스를 생성하는 제2 어드레스지연회로를 더 포함하는 반도체장치.
  8. 제 7 항에 있어서,
    상기 제1 커맨드펄스지연구간은 상기 제1 어드레스지연구간과 동일하게 설정되고,
    상기 제2 커맨드펄스지연구간은 상기 제2 어드레스지연구간과 동일하게 설정되는 반도체장치.
  9. 제 3 항에 있어서, 상기 정보업데이트제어회로는
    상기 액티브펄스, 상기 지연리드펄스, 상기 셀프리드펄스, 상기 지연라이트펄스 및 상기 셀프라이트펄스를 토대로 상기 정보업데이트구간신호를 생성하는 정보업데이트구간신호생성회로를 더 포함하는 반도체장치.
  10. 제 9 항에 있어서, 상기 정보업데이트구간신호생성회로는
    상기 제1 커맨드펄스지연구간 및 상기 제2 커맨드펄스지연구간을 합한 구간으로 설정되는 상기 정보업데이트구간동안 활성화되는 상기 정보업데이트구간신호를 생성하는 반도체장치.
  11. 제 1 항에 있어서, 상기 코어회로는
    제1 셀블럭 및 제2 셀블럭을 포함하고,
    상기 제1 셀블럭 및 상기 제2 셀블럭 각각은 동일한 워드라인들에 연결되고,
    상기 제1 셀블럭 및 상기 제2 셀블럭 각각은 상이한 비트라인들에 연결되는 반도체장치.
  12. 제 11 항에 있어서,
    상기 라이트동작에서 데이터라인을 통해 수신되는 상기 데이터가 상기 제1 셀블럭에 저장되고,
    상기 리드동작에서 상기 제1 셀블럭에 저장된 상기 데이터가 상기 데이터라인을 통해 출력되며,
    상기 셀프라이트동작에서 상기 데이터라인을 통해 수신되는 라이트데이터가 상기 선택정보데이터로 상기 제2 셀블럭에 저장되고,
    상기 셀프리드동작에서 상기 제2 셀블럭에 저장된 상기 선택정보데이터가 상기 데이터라인을 통해 리드데이터로 출력되는 반도체장치.
  13. 제 12 항에 있어서, 상기 선택정보데이터는 액티브동작에 따라 워드라인이 선택되는 횟수에 대한 정보가 포함되는 반도체장치.
  14. 제 11 항에 있어서,
    상기 정보업데이트구간신호, 상기 리드컬럼스트로브펄스 및 상기 라이트컬럼스트로브펄스를 토대로 상기 제1 셀블럭에 연결된 제1 비트라인들 중 적어도 하나를 선택하기 위한 제1 컬럼선택신호를 생성하거나 상기 제2 셀블럭에 연결된 제2 비트라인들 중 적어도 하나를 선택하기 위한 제2 컬럼선택신호를 생성하는 컬럼디코더를 더 포함하는 반도체장치.
  15. 제 14 항에 있어서, 상기 컬럼디코더는
    상기 리드동작 또는 상기 라이트동작이 수행될 때 상기 제1 컬럼선택신호를 생성하고,
    상기 셀프리드동작 또는 상기 셀프라이트동작이 수행될 때 상기 제2 컬럼선택신호를 생성하는 반도체장치.
  16. 제 11 항에 있어서,
    상기 셀프리드동작이 수행될 때 상기 제2 셀블럭에서 출력되는 리드데이터의 설정값을 증가시키고, 상기 셀프라이트동작이 수행될 때 상기 리드데이터의 설정값보다 증가된 설정값을 갖는 라이트데이터를 생성하는 데이터제어회로를 더 포함하는 반도체장치.
  17. 제 16 항에 있어서, 상기 데이터제어회로는
    상기 정보업데이트구간신호 및 상기 리드컬럼스트로브펄스를 토대로 상기 셀프리드동작이 수행될 때 활성화되는 카운팅펄스를 생성하는 카운팅펄스생성회로;
    상기 카운팅펄스를 토대로 상기 리드데이터의 설정값을 증가시켜 카운팅데이터를 출력하는 카운터; 및
    상기 라이트컬럼스트로브펄스를 토대로 상기 셀프라이트동작이 수행될 때 카운팅데이터를 상기 라이트데이터로 출력하는 라이트데이터출력회로를 포함하는 반도체장치.
  18. 워드라인들에 연결된 제1 셀블럭 및 제2 셀블럭을 포함하는 코어회로;
    액티브펄스를 토대로 셀프리드동작이 수행되거나 리드펄스에 따라 리드동작이 수행될 때 상기 코어회로에 저장된 데이터 또는 선택정보데이터를 출력하기 위한 리드컬럼스트로브펄스를 생성하고, 상기 액티브펄스를 토대로 셀프라이트동작이 수행되거나 라이트펄스에 따라 라이트동작이 수행될 때 상기 코어회로에 상기 데이터 또는 상기 선택정보데이터를 저장하기 위한 라이트컬럼스트로브펄스를 생성하는 컬럼제어회로; 및
    상기 리드컬럼스트로브펄스, 상기 라이트컬럼스트로브펄스 및 정보업데이트구간신호를 토대로 상기 제1 셀블럭에 연결된 제1 비트라인들 중 적어도 하나를 선택하기 위한 제1 컬럼선택신호를 생성하거나 상기 제2 셀블럭에 연결된 제2 비트라인들 중 적어도 하나를 선택하기 위한 제2 컬럼선택신호를 생성하는 컬럼디코더를 포함하는 반도체장치.
  19. 제 18 항에 있어서, 상기 선택정보데이터는 액티브동작에 따라 워드라인이 선택되는 횟수에 대한 정보가 포함되는 반도체장치.
  20. 제 18 항에 있어서,
    상기 라이트동작에서 상기 데이터라인을 통해 수신되는 상기 데이터가 상기 제1 셀블럭에 저장되고,
    상기 리드동작에서 상기 제1 셀블럭에 저장된 상기 데이터가 상기 데이터라인을 통해 출력되며,
    상기 셀프라이트동작에서 상기 데이터라인을 통해 수신되는 라이트데이터가 상기 선택정보데이터로 상기 제2 셀블럭에 저장되고,
    상기 셀프리드동작에서 상기 제2 셀블럭에 저장된 상기 선택정보데이터가 상기 데이터라인을 통해 리드데이터로 출력되는 반도체장치.
  21. 제 18 항에 있어서, 상기 컬럼디코더는
    상기 리드동작 또는 상기 라이트동작이 수행될 때 상기 제1 컬럼선택신호를 생성하고,
    상기 셀프리드동작 또는 상기 셀프라이트동작이 수행될 때 상기 제2 컬럼선택신호를 생성하는 반도체장치.
  22. 제 18 항에 있어서,
    상기 셀프리드동작이 수행될 때 상기 제2 셀블럭에서 출력되는 리드데이터의 설정값을 증가시키고, 상기 셀프라이트동작이 수행될 때 상기 리드데이터의 설정값보다 증가된 설정값을 갖는 라이트데이터를 생성하는 데이터제어회로를 더 포함하는 반도체장치.
  23. 제 22 항에 있어서, 상기 데이터제어회로는
    상기 정보업데이트구간신호 및 상기 리드컬럼스트로브펄스를 토대로 상기 셀프리드동작이 수행될 때 활성화되는 카운팅펄스를 생성하는 카운팅펄스생성회로;
    상기 카운팅펄스를 토대로 상기 리드데이터의 설정값을 증가시켜 카운팅데이터를 출력하는 카운터; 및
    상기 라이트컬럼스트로브펄스를 토대로 상기 셀프라이트동작이 수행될 때 카운팅데이터를 상기 라이트데이터로 출력하는 라이트데이터출력회로를 포함하는 반도체장치.
  24. 액티브펄스가 발생되는 시점부터 기설정된 구간이 경과된 시점에서 발생되는 셀프동작펄스를 토대로 셀프리드동작을 위한 셀프리드펄스, 셀프라이트동작을 위한 셀프라이트펄스 및 정보업데이트구간동안 활성화되는 정보업데이트구간신호를 생성하는 정보업데이트제어회로; 및
    상기 셀프리드펄스 및 상기 셀프라이트펄스를 수신하고, 상기 셀프리드펄스를 토대로 상기 셀프리드동작이 수행되거나 리드펄스에 따라 리드동작이 수행될 때 코어회로에 저장된 데이터 또는 선택정보데이터를 출력하기 위한 리드컬럼스트로브펄스를 생성하고, 상기 셀프라이트펄스를 토대로 상기 셀프라이트동작이 수행되거나 라이트펄스에 따라 라이트동작이 수행될 때 상기 코어회로에 상기 데이터 또는 상기 선택정보데이터를 저장하기 위한 라이트컬럼스트로브펄스를 생성하는 컬럼제어회로를 포함하는 반도체장치.
  25. 제 24 항에 있어서,
    외부제어신호를 디코딩하여 액티브동작을 위해 상기 액티브펄스를 발생시키는 제어신호디코더를 더 포함하되,
    상기 제어신호디코더는 상기 액티브펄스가 발생하는 시점부터 tRCD(Row address to Column address delay) 구간이 경과된 시점에서 상기 셀프동작펄스를 발생시키는 반도체장치.
  26. 제 25 항에 있어서, 상기 정보업데이트제어회로는
    상기 셀프동작펄스를 셀프리드펄스로 출력하고, 상기 셀프동작펄스를 토대로 지연라이트펄스 및 상기 셀프라이트펄스를 생성하는 커맨드펄스지연회로를 포함하는 반도체장치.
  27. 제 26 항에 있어서, 상기 커맨드펄스지연회로는
    상기 셀프동작펄스를 커맨드펄스지연구간만큼 지연시켜 상기 셀프라이트펄스를 생성하는 반도체장치.
  28. 제 26 항에 있어서, 상기 커맨드펄스지연회로는
    상기 셀프동작펄스를 순차적으로 지연시켜 상기 지연라이트펄스를 생성하는 라이트커맨드펄스래치 또는 라이트커맨드펄스지연기를 포함하는 반도체장치.
  29. 제 27 항에 있어서, 상기 정보업데이트제어회로는
    내부어드레스를 셀프리드뱅크어드레스로 출력하고, 상기 내부어드레스를 어드레스지연구간만큼 지연시켜 셀프라이트뱅크어드레스를 생성하는 어드레스지연회로를 더 포함하는 반도체장치.
  30. 제 29 항에 있어서,
    상기 커맨드펄스지연구간은 상기 어드레스지연구간과 동일하게 설정되는 반도체장치.
  31. 제 26 항에 있어서,
    상기 셀프동작펄스, 상기 지연라이트펄스 및 상기 셀프라이트펄스를 토대로 상기 정보업데이트구간신호를 생성하는 정보업데이트구간신호생성회로를 더 포함하는 반도체장치.
KR1020220029019A 2021-09-01 2022-03-07 반도체장치 KR20230033559A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/842,268 US11978495B2 (en) 2021-09-01 2022-06-16 Semiconductor devices
CN202210986686.0A CN115731987A (zh) 2021-09-01 2022-08-17 半导体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163239930P 2021-09-01 2021-09-01
US63/239,930 2021-09-01

Publications (1)

Publication Number Publication Date
KR20230033559A true KR20230033559A (ko) 2023-03-08

Family

ID=85507882

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220029019A KR20230033559A (ko) 2021-09-01 2022-03-07 반도체장치

Country Status (1)

Country Link
KR (1) KR20230033559A (ko)

Similar Documents

Publication Publication Date Title
US9916885B2 (en) Semiconductor devices having a refresh operation
US10614871B2 (en) Semiconductor devices and semiconductor systems including the semiconductor devices
US8935467B2 (en) Memory system, and a method of controlling an operation thereof
US11037609B2 (en) Semiconductor devices
US9881659B2 (en) Technologies for clearing a page of memory
KR20180022016A (ko) 반도체장치
US7944764B1 (en) Writing to non-volatile memory during a volatile memory refresh cycle
CN110265073B (zh) 半导体器件
KR20180082928A (ko) 반도체장치
CN108281162B (zh) 半导体器件
US9653133B2 (en) Semiconductor device and semiconductor system
JP4750368B2 (ja) 不揮発性強誘電体メモリ及びその制御装置
US20170169879A1 (en) Semiconductor devices and semiconductor systems including the same
US9036429B2 (en) Nonvolatile memory device and operating method thereof
US10055152B2 (en) Semiconductor devices
KR20230033559A (ko) 반도체장치
US10475486B2 (en) Electronic devices
US11978495B2 (en) Semiconductor devices
KR20180062255A (ko) 반도체장치
US11062741B2 (en) Semiconductor devices
US20240152282A1 (en) Semiconductor memory device and operating method thereof
US20240104209A1 (en) Memory device for performing target refresh operation and operating method thereof
US20230215482A1 (en) Electronic devices and electronic systems
US9613677B1 (en) Semiconductor devices and semiconductor systems including the same
KR20230149200A (ko) 터미네이션저항을 조절할 수 있는 반도체장치