JP2006228277A - 半導体記憶装置 - Google Patents

半導体記憶装置 Download PDF

Info

Publication number
JP2006228277A
JP2006228277A JP2005037607A JP2005037607A JP2006228277A JP 2006228277 A JP2006228277 A JP 2006228277A JP 2005037607 A JP2005037607 A JP 2005037607A JP 2005037607 A JP2005037607 A JP 2005037607A JP 2006228277 A JP2006228277 A JP 2006228277A
Authority
JP
Japan
Prior art keywords
memory device
semiconductor memory
data
nonvolatile semiconductor
electrically rewritable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005037607A
Other languages
English (en)
Inventor
Seishu Haruyama
星秀 春山
Kazuhiro Toki
和啓 土岐
Tomohito Mishima
智史 三嶌
Hideto Kotani
秀人 小谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005037607A priority Critical patent/JP2006228277A/ja
Priority to CN200610009243.7A priority patent/CN1822229A/zh
Priority to US11/354,066 priority patent/US20060181929A1/en
Publication of JP2006228277A publication Critical patent/JP2006228277A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50Marginal testing, e.g. race, voltage or current testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

【課題】 サイクリング回数ごとの2値の信頼性実力差に相関がない場合、ワースト条件を考慮して過剰なマージン設定となるのを防止し、半導体装置の信頼性の向上をはかる。
【解決手段】 書き換え状態をモニタするための回路と、書き換え状態のモニタ結果により、書き換え回数に最適な読み出し条件に変更する回路により、データ“0”、データ“1”の両方の信頼性マージンもしくは一方の信頼性マージンを最適化することで、高信頼性、高書き換え回数を実現する。
【選択図】 図5

Description

本発明は、半導体記憶装置に係り、特に書き換え状態のモニタ結果により、書き換え回数に最適な読み出し条件に変更する手段を有する、電気的に書き換え可能な不揮発性半導体記憶装置を備えた半導体記憶装置に関する。
近年、ユビキタス・コンピューティングをテーマに、携帯電話や家電などネットワークに接続されるあらゆる機器のインテリジェント化が進められている。このような状況の中で、パソコンのように、電源を投入してからハードディスクのプログラムをメインメモリにロードし、それからアプリケーションを実行する、という時代から、当然ながら電源ONとともにアプリケーションが起動するという時代への要求が高まっている。
読み書き可能なメモリとして、最も標準的に利用されているのは、SRAM、DRAM、フラッシュメモリである。SRAMは高集積化が困難であるため大容量メモリとしては不向きであるが、その高速性を活かしてキャッシュメモリなどに用いられているのに対して、DRAMはリフレッシュ動作が必要なためアクセス速度は低いものの、大容量という特性を活かしてパソコンのメインメモリなどに採用されている。そしてフラッシュメモリはハードディスクと同様に、不揮発性(電気的な記憶の保持が不要)という特性を活かし、比較的小容量のデータの保存に用いられている。
このような各メモリの棲み分けを超えて、現在はこれらSRAM、DRAM、フラッシュメモリのそれぞれの利点を併せ持つユニバーサルメモリが求められている。
ユニバーサルメモリに要求される条件としては次のものが挙げられる。
・SRAM並みの高速アクセス(書き込み/読み出し)
・DRAM並みの高集積化(大容量化)
・フラッシュメモリと同様の不揮発性
・小型の電池駆動に耐えうる低消費電力
このユニバーサルメモリと呼ばれる次世代の不揮発性メモリには、MRAM(Magnetic RAM)、FeRAM(Feroelectric RAM)、OUM(Ovonics Unified Memory)等がある。このような次世代の不揮発性メモリが実現すれば、携帯電話や各種電子機器の小型高機能化をはかることができるだけでなく、パソコンも電源ONとともに即アプリケーションの実行が再開できる環境が提供されるようになる。
このような次世代モデルを目指して、例えば、複数のメモリ領域それぞれに格納データを格納しておき、外部から検索データが入力され、入力された検索データに対応する格納データが格納されたメモリ領域のアドレスを検索する連想メモリが提案されている(特許文献1)。このようなメモリにおいては、読み出し/書き込み/消去という基本動作の繰り返しが誤動作なしに高速で効率よく実行されることが必要となる。このためメモリの設計においては、動作範囲の設計が極めて重要な問題となる。
従来、フラッシュメモリのような電気的に書き換え可能な不揮発性メモリにおいては、動作範囲の設計に際し、メモリセルの閾値レベルは、固定された読み出し/書き込み/消去のレベルという概念に基づいて、データ“0”、データ“1”に対してそれぞれ必要な信頼性マージン、回路マージンなどを確保したうえで、最適な動作点となるように設計されていた。ここで信頼性マージンとは、保証ワースト回数/温度でのしきい値電圧の劣化である信頼性実力に対して必要なマージンである。ここで信頼性実力とはその回路のもつ信頼性の実力値(度合い)をいうものとする。
特開2001−23384号公報(第二図)
しかしながらこのようなメモリにおいて、信頼性マージンを一定量確保する場合、ワースト条件を考慮して書き込み/消去側のマージンを取らなければならなかった。
不揮発性半導体記憶装置のメモリセルの信頼性が書き込み/消去側の双方において、同じサイクリング回数でワースト条件を持つ場合は問題はない。しかしながら、不揮発性半導体記憶装置のメモリセルの信頼性実力が書き込み/消去側に対して異なるサイクリング回数でワースト条件を持つ場合、ワースト条件を考慮して書き込み/消去側のマージンを取らなければならないため、サイクルウィンドウが大きくなりデバイスに過剰な実力を要求するという問題があった。
本発明は前記実情に鑑みてなされたもので、信頼性が高く、高書き換え回数を有する電気的に書き換え可能な不揮発性半導体記憶装置を実現することを目的とする。
上記目的を達成するため、本発明の電気的に書き換え可能な不揮発性半導体記憶装置は、書き換え状態をモニタするための回路と、書き換え状態のモニタ結果により、書き換え回数に最適な読み出し条件を調整する回路とを有する。
上記構成によれば、データ“0”、データ“1”の両方の信頼性マージンもしくは一方の信頼性マージンを最適化することができ、信頼性が高く、書き換え回数の高い電気的に書き換え可能な不揮発性半導体記憶装置を実現することが可能になる。
すなわち本発明の半導体記憶装置は、書き換え可能な不揮発性半導体記憶装置と、前記不揮発性半導体記憶装置の書き換え後のデータの閾値電圧を測定する測定手段と、前記測定手段から得られた、書き換え状態の測定結果により書き換え回数に対応する読み出し条件となるように調整する手段とを有する。
この構成により、書き換え状態を考慮して読み出し条件を設定するようにしているため、不要に大きいマージンをとるようなこともなく、すぐれた不揮発性半導体記憶装置を提供することが可能となる。
また、本発明の半導体記憶装置は、前記不揮発性半導体記憶装置の書き換え回数をカウントするカウンタ回路を具備し、前記測定手段から得られる閾値電圧をカウンタ回路による書き換え回数に対応してモニタするようにしたものを含む。
この構成により、書き換え回数に応じてモニタすることにより、簡単に書き換え状態をモニタすることができる。
また、本発明の半導体記憶装置は、前記書き換え状態が、前記不揮発性半導体記憶装置の書き換え特性をモニタすることによって得られるものを含む。
この構成によれば、より簡単にモニタすることが可能となる。
また、本発明の半導体記憶装置は、前記書き換え状態が、前記不揮発性半導体記憶装置のデータ保持特性をモニタすることによって得られるものを含む。
また、本発明の半導体記憶装置は、別領域に書き換え回数参照用の電気的に書き換え可能な不揮発性半導体記憶装置を具備し、前記書き換え回数参照用の不揮発性半導体記憶装置をデータ領域の書き換えと共に書き換えるようにしたものを含む。
また、本発明の半導体記憶装置は、前記書き換え状態が、データ領域読み出し直前までの不揮発性半導体記憶装置のデータ保持特性をモニタすることによって得られるようにしたものを含む。
また、本発明の半導体記憶装置は、前記書き換え状態が、不揮発性半導体記憶装置を書き換えた後一定時間後のデータ保持特性をモニタすることによって得られるようにしたものを含む。
また、本発明の半導体記憶装置は、前記データ保持特性が、データ“0”、データ“1”両方に対してデータ保持特性をモニタすることによって得られるようにしたものを含む。
この構成によれば、より高精度のデータ保持特性を得ることができるため、信頼性の高い半導体記憶装置を提供することが可能となる。
また、本発明の半導体記憶装置は、前記データ保持特性が、データ“0”、データ“1”のうち、データ保持特性が支配的な方に対してのみ、モニタされるようにしたようにしたものを含む。
この構成によれば、支配的なデータのみをモニタするようにすることにより、データ処理の簡略化を図ることができる。
また、本発明の半導体記憶装置は、前記データ保持特性が、データ“0”、データ“1”のうち、データ保持特性が支配的でない方に対してのみ、モニタされるようにしたようにしたものを含む。
この構成によれば、支配的でない方に対してのみモニタし、通常はデータ保持特性を考慮せず、ある閾値を超えたときのみデータ保持特性を考慮するようにすれば、信頼性を低下させることなく処理の簡略化を図ることが可能となる。
また、本発明の半導体記憶装置は、検査時のデータ保持特性を読み出し条件に反映させるようにしたものを含む。
また、本発明の半導体記憶装置は、検査時の書き換え特性をチップ内に記憶し、前記不揮発性半導体記憶装置の書き換え実行時に、前記チップ内に記憶された特性との差分を、読み出し条件に反映させるようにしたものを含む。
また、本発明の半導体記憶装置は、前記不揮発性半導体記憶装置はフラッシュメモリであるものを含む。
また、本発明の半導体記憶装置は、前記不揮発性半導体記憶装置が強誘電体メモリ(FeRAM)であるものを含む。
本発明は読み出し時のレベルを書き換えと共に変化させることで、デバイスに必要な信頼性マージンを書き換え回数方向に最適化でき、高信頼性、高書き換え回数を有する、電気的に書き換え可能な不揮発性半導体記憶装置を実現するものである。
以下、本発明の実施の形態1について、図面を参照しながら説明する。
図1は本発明の実施の形態1における電気的に書き換え可能な不揮発性半導体記憶装置の構成を示す図である。この不揮発性半導体記憶装置は、図1にその構成を示すように、電気的に書き換え可能な不揮発性半導体記憶装置のメモリセルアレイセクター1a、1bと、セクターごとの書き換え回数をカウントするカウンタ回路2a、2bと、メモリセルアレイセクター1a、1bの書き込み/読み出しにおける閾値電圧を調整するためのトリミング(Trimming)情報を格納するTrimming情報格納領域3a、3bと、メモリセルアレイセクター1a、1bのそれぞれを駆動する駆動手段としてのワードライン(WL)ドライバー4a、4bと、あらかじめ測定した測定データに基づき閾値電圧をTrimming情報5として決定して格納するTrimming情報テーブル領域5とを備え、この閾値電圧を書き換え回数に基づき書き換えるようにしたものである。ここで、Trimming情報格納領域3a、3bも電気的に書き換え可能な不揮発性半導体記憶装置から構成される。
以上の様に構成された実施の形態1の電気的に書き換え可能な不揮発性半導体記憶装置の動作について説明する。
まず、電気的に書き換え可能な不揮発性半導体記憶装置のメモリセルアレイセクター1aの書き換え動作について説明する。電気的に書き換え可能な不揮発性半導体記憶装置のメモリセルアレイセクター1aの書き換え後、カウンタ回路2aに書き換え回数をインクリメントして記憶させる。その後、カウンタ回路2aとTrimming情報テーブル領域5から電気的に書き換え可能な不揮発性半導体記憶装置のメモリセルアレイセクター1aのゲート電圧を書き換え回数に応じた最適なゲート電圧に設定するTrimming情報がTrimming情報格納領域3aに格納され、電気的に書き換え可能な不揮発性半導体記憶装置のメモリセルアレイセクター1aの書き換え動作が終了する。
次に電気的に書き換え可能な不揮発性半導体記憶装置のメモリセルアレイセクター1aの読み出しについて説明する。
Trimming情報格納領域3aの情報から、電気的に書き換え可能な不揮発性半導体記憶装置のメモリセルアレイセクター1aの読み出し時のゲート電圧が書き換え回数に応じた最適なゲート電圧に設定され、WLドライバー4aにより電気的に書き換え可能な不揮発性半導体記憶装置のメモリセルアレイセクター1aに供給され、読み出しが行われる。
書き換え回数に応じた最適なゲート電圧は、例えば図2に示すように書き換え回数方向のデータ“1”21bとデータ“0”21aの信頼性マージンに対して、中間の値22になるように設定する。このようにすることで従来の方法に比べ、データ“1”21bとデータ“0”21aに対してより最適な信頼性マージンを取ることが可能になる。また、信頼性マージンの増加分を書き換え回数の向上に振り分けることも可能である。
また電気的に書き換え可能な不揮発性半導体記憶装置のメモリセルアレイセクター1bの書き換え/読み出しも上記と同様にしてセクター単位で実施される。
以上のように本実施の形態によれば、書き換え回数に応じた最適なゲート電圧を与えることにより、従来の方法に比べ信頼性マージンを最適化することができ、不揮発性半導体記憶装置のメモリセルに対して更なる信頼性または書き換え回数の実力向上を実現することが可能になる。
次に本発明の実施の形態2について説明する。
実施の形態2における電気的に書き換え可能な不揮発性半導体記憶装置は、実施の形態1において、検査時のデータ保持特性から、そのチップに最適なTrimming情報テーブル領域5の内容を検査時に直接書き換え16、反映させることを特徴とする。
データ保持特性はチップによってばらつきを持っているため、検査時のデータ保持特性に応じてTrimming情報テーブル領域5を変更することで、チップばらつきを吸収することができ、精度を向上させ、過剰なマージンを削減することが可能になる。
以上のように本実施の形態によれば、検査時のデータ保持特性をTrimming情報テーブル領域5に反映させることで、チップ毎の信頼性ばらつきを吸収することができ、更なる信頼性マージンの拡大が可能になる。
次に本発明の実施の形態3について、図3を参照しながら説明する。
図3は本発明の実施の形態3における電気的に書き換え可能な不揮発性半導体記憶装置の構成を示すものである。この不揮発性半導体記憶装置は、実施の形態1におけるカウンタ2a、2bに代えて、書き換え特性取得回路32a、32bを接続したことを特徴とするものである。図3において、31a、31bは電気的に書き換え可能な不揮発性半導体記憶装置のメモリセルアレイセクター、32a、32bは書き換え特性取得回路、33a、33bはTrimming情報格納領域、34a、34bはWLドライバー、35はTrimming情報テーブル領域である。この場合、Trimming情報格納領域33a、33bとも電気的に書き換え可能な不揮発性半導体記憶装置から構成される。
以上の様に構成された実施の形態3の電気的に書き換え可能な不揮発性半導体記憶装置の動作について説明する。
まず、電気的に書き換え可能な不揮発性半導体記憶装置のメモリセルアレイセクター31aの書き換え動作について説明する。電気的に書き換え可能な不揮発性半導体記憶装置のメモリセルアレイセクター31aの書き換え後、書き換え特性取得回路32aは電気的に書き換え可能な不揮発性半導体記憶装置のメモリセルアレイセクター31aの書き換え特性を取得する。その後、書き換え特性取得回路32aとTrimming情報テーブル領域5から電気的に書き換え可能な不揮発性半導体記憶装置のメモリセルアレイセクター31aのゲート電圧を書き換え回数に応じた最適なゲート電圧に設定するTrimming情報がTrimming情報格納領域33aに格納され、電気的に書き換え可能な不揮発性半導体記憶装置のメモリセルアレイセクター31aの書き換え動作が終了する。
次に電気的に書き換え可能な不揮発性半導体記憶装置のメモリセルアレイセクター31aの読み出しについて説明する。Trimming情報格納領域33aの情報から、電気的に書き換え可能な不揮発性半導体記憶装置のメモリセルアレイセクター31aの読み出し時のゲート電圧が書き換え回数に応じた最適なゲート電圧に設定され、WLドライバー34aにより電気的に書き換え可能な不揮発性半導体記憶装置のメモリセルアレイセクター31aに供給され、読み出しが行われる。
また電気的に書き換え可能な不揮発性半導体記憶装置のメモリセルアレイセクター31bの書き換え/読み出しも上記と同様にセクター単位で実施される。
書き換え特性と信頼性との相関が強い場合、カウンタ回路を用いた書き換え回数自体を反映させる以上にデバイス自体の書き換え特性を反映させる方がよりマージンを拡大させることが可能になる。
以上のように、書き換え特性に応じた最適なゲート電圧を設定することにより、従来の方法に比べ更なる信頼性マージンの拡大ができ、電気的に書き換え可能な半導体記憶装置のメモリセルに対して更なる信頼性実力または書き換え回数の向上を実現することが可能になる。
次に本発明の実施の形態4について図3を参照しながら説明する。
実施の形態4における電気的に書き換え可能な不揮発性半導体記憶装置は、実施の形態3において、検査時の書き換え特性から、そのチップに最適なTrimming情報テーブル領域35の内容を検査時に直接書き換え、反映させることを特徴とする。
書き換え特性と信頼性との相関が強い場合、デバイスによっては、初期状態からの書き換え特性の差分と信頼性との相関の方がより強い相関を持つ場合がある。そのような場合、検査時の書き換え特性をTrimming情報テーブル領域35に反映させることで、初期状態からの書き換え特性の差分と信頼性との相関から書き換え特性に応じた最適なゲート電圧を与えることができ、チップばらつきを吸収することが可能になる。
以上のように本実施の形態によれば、検査時の書き換え特性をTrimming情報テーブル領域35に反映させることで、チップ毎の信頼性ばらつきを吸収することができ、更なる信頼性マージンの拡大が可能になる。
次に本発明の実施の形態5について図4を参照しながら説明する。
図4は本発明の実施の形態5における電気的に書き換え可能な不揮発性半導体記憶装置の構成を示すものである。この不揮発性半導体記憶装置は、実施の形態1におけるカウンタ2a、2bに代えて、データ保持特性取得回路42a、42bを接続したことを特徴とするものである。ここでデータ保持特性取得回路42a、42bは、データ“1”用データ保持参照用半導体記憶装置のメモリセル47a、47b、データ“0”用データ保持参照用半導体記憶装置のメモリセル46a、46bを保持している。図4において、41a、41bは電気的に書き換え可能な不揮発性半導体記憶装置のメモリセルアレイセクター、42a、42bはデータ保持特性取得回路、43a、43bはTrimming情報格納領域、44a、44bはWLドライバー、45はTrimming情報テーブル領域、46a、46bはデータ“0”用データ保持参照用半導体記憶装置のメモリセル、47a、47bはデータ“1”用データ保持参照用半導体記憶装置のメモリセルである。この場合データ“0”用データ保持参照用半導体記憶装置のメモリセル46a、46b及びデータ“1”用データ保持参照用半導体記憶装置のメモリセル47a、47bも電気的に書き換え可能な不揮発性半導体記憶装置から構成される。
以上の様に構成された第5の実施の形態の電気的に書き換え可能な不揮発性半導体記憶装置の動作について説明する。
まず、電気的に書き換え可能な不揮発性半導体記憶装置のメモリセルアレイセクター41aの書き換え動作について説明する。電気的に書き換え可能な不揮発性半導体記憶装置のメモリセルアレイセクター41aの書き換え後、データ“0”用データ保持参照用半導体記憶装置のセル46aをデータ“0”に、データ“1”用データ保持参照用半導体記憶装置のセル47aをデータ“1”に書き換え、書き換え動作が終了する。
次に電気的に書き換え可能な不揮発性半導体記憶装置のメモリセルアレイセクター41aの読み出しについて説明する。まずデータ“0”用データ保持参照用半導体記憶装置のメモリセル46a及びデータ“1”用データ保持参照用半導体記憶装置のメモリセル47aの閾値測定(以下、Vt Search)を行い、書き換え後から読み出し直前までのデータ“0”及びデータ“1”のデータ保持特性をデータ保持特性取得回路42aにより取得する。その後、データ保持特性取得回路42aとTrimming情報テーブル領域45から電気的に書き換え可能な不揮発性半導体記憶装置のメモリセルアレイセクター41aのゲート電圧を書き換え回数に応じた最適なゲート電圧に設定するTrimming情報がTrimming情報格納領域43aに格納され、電気的に書き換え可能な不揮発性半導体記憶装置のメモリセルアレイセクター41aの読み出し時のゲート電圧が書き換え回数に応じた最適なゲート電圧に設定され、WLドライバー44aにより電気的に書き換え可能な不揮発性半導体記憶装置のメモリセルアレイセクター41aに供給され、読み出しが行われる。
また電気的に書き換え可能な不揮発性半導体記憶装置のメモリセルアレイセクター41bの書き換え/読み出しも上記と同様にセクター単位で実施される。
読み出し直前までのデータ保持特性そのものを電気的に書き換え可能な不揮発性半導体記憶装置のメモリセルアレイセクター41aの読み出し時のゲート電圧に反映できるため、モニタの精度向上が可能となる。
以上のように本実施の形態によれば、読み出し直前のデータ保持に応じた最適なゲート電圧を設定することにより、モニタの精度向上が可能となり、従来の方法に比べ更なる信頼性マージンの拡大ができ、電気的に書き換え可能な不揮発性半導体記憶装置のメモリセルに対して更なる信頼性実力または書き換え回数の向上を実現することが可能になる。
前記のデータ“0”用データ保持参照用半導体記憶装置のメモリセル46a、データ“1”用データ保持参照用半導体記憶装置のメモリセル47aを特に電気的に書き換え可能な不揮発性半導体記憶装置のメモリセルアレイセクター41aと別に設けなくとも本発明は実現できる。
次に本発明の第6の実施の形態について図4を参照しながら説明する。
第6の実施の形態における電気的に書き換え可能な不揮発性半導体記憶装置は、第5の実施の形態において、データ“0”及びデータ“1”のデータ保持特性の取得を電気的に書き換え可能な不揮発性半導体記憶装置のメモリセルアレイセクター41aの書き換え動作時に行うことを特徴とする。
実施の形態6の電気的に書き換え可能な不揮発性半導体記憶装置の動作について説明する。
データ“0”用データ保持参照用半導体記憶装置のメモリセル46aをデータ“0”に書き換え、データ“1”用データ保持参照用半導体記憶装置のメモリセル47aをデータ“1”に書き換え、データ“0”用データ保持参照用半導体記憶装置のメモリセル46a及びデータ“1”用データ保持参照用半導体記憶装置のメモリセル47aの閾値サーチ(Vt Search)を行い、書き換え前の閾値を取得する。
その後電気的に書き換え可能な不揮発性半導体記憶装置のメモリセルアレイセクター41aの書き換えを再び行い、データ“0”用データ保持参照用半導体記憶装置のメモリセル46a及びデータ“1”用データ保持参照用半導体記憶装置のメモリセル47aのVt Searchを行い、書き換え後の閾値を取得する。電気的に書き換え可能な不揮発性半導体記憶装置のメモリセルアレイセクター41a書き換え中のデータ“0”及びデータ“1”のデータ保持特性を、データ保持参照用半導体記憶装置のメモリセル46a、47aのデータ保持特性取得回路42aにより取得し、書き換え前の閾値と書き換え後の閾値の差を取得する。
その後、データ保持特性取得回路42aとTrimming情報テーブル領域5から電気的に書き換え可能な不揮発性半導体記憶装置のメモリセルアレイセクター41aのゲート電圧を書き換え回数に応じた最適なゲート電圧に設定するTrimming情報がTrimming情報格納領域33aに格納され、電気的に書き換え可能な不揮発性半導体記憶装置のメモリセルアレイセクター31aの読み出し時のゲート電圧が書き換え回数に応じた最適なゲート電圧に設定され、WLドライバー34aにより電気的に書き換え可能な不揮発性半導体記憶装置のメモリセルアレイセクター31aに供給され、読み出しが行われる。
書き換え時におけるデータ保持特性からゲート電圧を決定しているため、読み出し前にデータ保持参照用半導体記憶装置のメモリセルを参照するようなオーバーヘッド時間を発生させることなく、データ保持特性を電気的に書き換え可能な不揮発性半導体記憶装置のメモリセルアレイセクターの読み出し時のゲート電圧に反映でき、更なる信頼性マージンの拡大ができ、電気的に書き換え可能な不揮発性半導体記憶装置のメモリセルに対して更なる信頼性実力または書き換え回数の向上を実現することが可能になる。
参照するデータと設定するゲート電圧について図5、図6、図7を用いて説明する。図5、図6、図7は、書き換え回数と各データの変動を示す図であり、50aがデータ“0”のベリファイレベル、50bがデータ“1”のベリファイレベルであり、51aがデータ“0”の書き換え回数に伴うデータ保持特性、51bがデータ“1”の書き換え回数に伴うデータ保持特性、52、53、54が設定されるゲート電圧である。
実施の形態5、実施の形態6において、参照するデータ保持参照用半導体記憶装置のメモリセルを特に、図5に例を示すように、データ“0”の特性51a、データ“1”の特性51bの両方とすることで、データ“0”と“1”の両方に対して適切なマージンを設定し最適なゲート電圧52を設定することが可能となる。
また、データ保持特性がデータ“0”または、データ“1”のどちらか一方がより支配的に書き換え回数によって大きく変動する場合、モニタするデータはデータ“0”または、データ“1”のどちらか一方で十分である。これにより両データをモニタする場合の半分の時間で本発明の実現が可能となる。
図6に示す例の場合、データ保持特性が書き換え回数によって、より支配的に変化するデータ側であるデータ“0”の特性61aのみをモニタすることで、両データをモニタする場合の半分の時間で、その支配的に変化するデータの変動に追従した適切なマージンを設定し、最適なゲート電圧63を設定することが可能となる。
また逆に、図7に示す例の場合、データ保持特性が書き換え回数によってより支配的に変化するデータとは逆のデータであるデータ“1”の特性71bのみをモニタすることで、データ“1”側の変動に追従した適切なマージンを設定し最適なゲート電圧74を設定することが可能となる。この時、より支配的に書き換え回数によって大きく変動するデータ保持特性に対して、より多くのマージンを取ることが可能となり更なる信頼性向上が見込める。以上により、両データをモニタする場合の半分の時間で、更なる信頼性または書き換え回数の向上を実現することが可能になる。
書き換え状態をモニタする回路と、書き換え状態のモニタ結果により書き換え回数に対応する読み出し条件に変更する回路を有する、本発明の電気的に書き換え可能な不揮発性半導体記憶装置は、この構成によって、データ“0”、データ“1”の両方の信頼性マージンもしくは一方の信頼性マージンを最適化ができ、高信頼性実力、高書き換え回数を持つ電気的に書き換え可能な不揮発性半導体記憶装置を実現することが可能になる。
本発明の半導体記憶装置は、読み出し時のレベルを書き換えと共に変化させることで、デバイスに必要な信頼性マージンを書き換え回数方向に最適化でき、高信頼性、高書き換え回数を有する、電気的に書き換え可能な不揮発性半導体記憶装置を具備した半導体記憶装置を実現するものであることから、フラッシュメモリのみならず、MRAM、FeRAM、OUMなどにも適用可能である。
実施の形態1における電気的に書き換え可能な不揮発性半導体記憶装置 実施の形態2における電気的に書き換え可能な不揮発性半導体記憶装置のゲート電圧設定方法 実施の形態3,4における電気的に書き換え可能な不揮発性半導体記憶装置 実施の形態5,6における電気的に書き換え可能な不揮発性半導体記憶装置 両データに最適なゲート電圧の設定方法 データ“0”に追従させた最適なゲート電圧の設定方法 データ“1”に追従させた最適なゲート電圧の設定方法
符号の説明
1a、1b メモリセルアレイセクター
2a、2b カウンタ回路
3a、3b Trimming情報格納領域
4a、4b ワードライン(WL)ドライバー
5 Trimming情報テーブル領域
31a、31b メモリセルアレイセクター
32a、32b 書き換え特性取得回路
33a、33b Trimming情報格納領域
34a、34b WLドライバー
35 Trimming情報テーブル領域
42a、42b データ保持特性取得回路
47a、47b メモリセル
46a、46b メモリセル
41a、41b メモリセルアレイセクター
43a、43b Trimming情報格納領域
44a、44b WLドライバー
45 Trimming情報テーブル領域

Claims (14)

  1. 書き換え可能な不揮発性半導体記憶装置と、
    前記不揮発性半導体記憶装置の書き換え後のデータの閾値電圧を測定する測定手段と、
    前記測定手段から得られた、書き換え状態の測定結果により書き換え回数に対応する読み出し条件となるように調整する手段とを有する電気的に書き換え可能な半導体記憶装置。
  2. 請求項1記載の半導体記憶装置であって、
    前記不揮発性半導体記憶装置の書き換え回数をカウントするカウンタ回路を具備し、
    前記測定手段から得られる閾値電圧をカウンタ回路による書き換え回数に対応してモニタするようにした半導体記憶装置。
  3. 請求項1記載の半導体記憶装置であって、
    前記書き換え状態は、前記不揮発性半導体記憶装置の書き換え特性をモニタすることによって得られる半導体記憶装置。
  4. 請求項1記載の半導体記憶装置であって、
    前記書き換え状態は、前記不揮発性半導体記憶装置のデータ保持特性をモニタすることによって得られる半導体記憶装置。
  5. 請求項4記載の半導体記憶装置であって、
    さらに、別領域に書き換え回数参照用の電気的に書き換え可能な不揮発性半導体記憶装置を具備し、
    前記書き換え回数参照用の不揮発性半導体記憶装置をデータ領域の書き換えと共に書き換えるようにした半導体記憶装置。
  6. 請求項4記載の半導体記憶装置であって、
    前記書き換え状態は、データ領域読み出し直前までの不揮発性半導体記憶装置のデータ保持特性をモニタすることによって得られる電気的に書き換え可能な半導体記憶装置。
  7. 請求項4記載の半導体記憶装置であって、
    前記書き換え状態は、不揮発性半導体記憶装置を書き換えた後一定時間後のデータ保持特性をモニタすることによって得られる電気的に書き換え可能な半導体記憶装置。
  8. 請求項4記載の半導体記憶装置であって、
    前記データ保持特性は、データ“0”、データ“1”両方に対してデータ保持特性をモニタすることによって得られる電気的に書き換え可能な半導体記憶装置。
  9. 請求項4記載の半導体記憶装置であって、
    前記データ保持特性は、データ“0”、データ“1”のうち、データ保持特性が支配的な方に対してのみ、モニタされるようにした電気的に書き換え可能な半導体記憶装置。
  10. 請求項4記載の半導体記憶装置であって、
    前記データ保持特性は、データ“0”、データ“1”のうち、データ保持特性が支配的でない方に対してのみ、モニタされるようにした電気的に書き換え可能な半導体記憶装置。
  11. 請求項2記載の半導体記憶装置において、
    検査時のデータ保持特性を読み出し条件に反映させるようにした電気的に書き換え可能な半導体記憶装置。
  12. 請求項3記載の半導体記憶装置において、
    検査時の書き換え特性をチップ内に記憶し、前記不揮発性半導体記憶装置の書き換え実行時に、前記チップ内に記憶された特性との差分を、読み出し条件に反映させるようにした電気的に書き換え可能な半導体記憶装置。
  13. 請求項1乃至12のいずれかに記載の半導体記憶装置において、
    前記不揮発性半導体記憶装置はフラッシュメモリである電気的に書き換え可能な半導体記憶装置。
  14. 請求項1乃至12のいずれかに記載の半導体記憶装置において、
    前記不揮発性半導体記憶装置は強誘電体メモリ(FeRAM)である電気的に書き換え可能な半導体記憶装置。
JP2005037607A 2005-02-15 2005-02-15 半導体記憶装置 Withdrawn JP2006228277A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005037607A JP2006228277A (ja) 2005-02-15 2005-02-15 半導体記憶装置
CN200610009243.7A CN1822229A (zh) 2005-02-15 2006-02-15 半导体存储器器件
US11/354,066 US20060181929A1 (en) 2005-02-15 2006-02-15 Semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005037607A JP2006228277A (ja) 2005-02-15 2005-02-15 半導体記憶装置

Publications (1)

Publication Number Publication Date
JP2006228277A true JP2006228277A (ja) 2006-08-31

Family

ID=36815431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005037607A Withdrawn JP2006228277A (ja) 2005-02-15 2005-02-15 半導体記憶装置

Country Status (3)

Country Link
US (1) US20060181929A1 (ja)
JP (1) JP2006228277A (ja)
CN (1) CN1822229A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8694852B2 (en) 2010-02-24 2014-04-08 Samsung Electronics Co., Ltd. Nonvolatile memory devices with age-based variability of read operations and methods of operating same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2240936A1 (en) * 2008-01-30 2010-10-20 Agere Systems, Inc. Method and apparatus for increasing yeild in an electronic circuit
US7782664B2 (en) * 2008-05-30 2010-08-24 Freescale Semiconductor, Inc. Method for electrically trimming an NVM reference cell
CN101752008B (zh) * 2008-12-05 2013-07-10 建兴电子科技股份有限公司 固态储存媒体可靠度的测试方法
JP5204825B2 (ja) * 2010-09-17 2013-06-05 シャープ株式会社 半導体記憶装置
KR102188061B1 (ko) * 2014-07-29 2020-12-07 삼성전자 주식회사 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법
CN105810242A (zh) * 2016-03-02 2016-07-27 中国科学院上海微系统与信息技术研究所 一种相变存储器和提高其疲劳寿命的操作方法
CN108292517B (zh) * 2016-06-03 2021-09-14 富士电机株式会社 半导体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1145587A (ja) * 1997-07-25 1999-02-16 Mitsubishi Electric Corp 半導体集積回路装置およびプログラム方法
JP4132323B2 (ja) * 1998-12-17 2008-08-13 富士通株式会社 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の内部動作方法
US6278633B1 (en) * 1999-11-05 2001-08-21 Multi Level Memory Technology High bandwidth flash memory that selects programming parameters according to measurements of previous programming operations
JP2003242787A (ja) * 2002-02-14 2003-08-29 Mitsubishi Electric Corp 不揮発性半導体記憶装置
JP4308691B2 (ja) * 2004-03-19 2009-08-05 富士通マイクロエレクトロニクス株式会社 半導体基板および半導体基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8694852B2 (en) 2010-02-24 2014-04-08 Samsung Electronics Co., Ltd. Nonvolatile memory devices with age-based variability of read operations and methods of operating same
US9262266B2 (en) 2010-02-24 2016-02-16 Samsung Electronics Co., Ltd. Nonvolatile memory devices with age-based variability of read operations and methods of operating same

Also Published As

Publication number Publication date
US20060181929A1 (en) 2006-08-17
CN1822229A (zh) 2006-08-23

Similar Documents

Publication Publication Date Title
KR102621467B1 (ko) 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 온도 조절 방법
US8547724B2 (en) Nonvolatile memory device comprising one-time-programmable lock bit register
JP5453660B2 (ja) フラッシュメモリデバイスにデータを格納する方法
TWI574270B (zh) 記憶體裝置之平均抹寫
US8559207B2 (en) Variable resistance memory device with trigger circuit for set/reset write operations
JP2006228277A (ja) 半導体記憶装置
US9411669B2 (en) Selective sampling of data stored in nonvolatile memory
US8935467B2 (en) Memory system, and a method of controlling an operation thereof
US10453549B2 (en) Memory device including virtual fail generator and memory cell repair method thereof
US9857999B2 (en) Data retention charge loss sensor
JP5847940B2 (ja) 半導体装置
KR20100097454A (ko) 복수의 상 변화 메모리들, 버퍼램, 및 낸드 플래시 메모리를 구비한 메모리 모듈
US9804785B2 (en) Nonvolatile memory adaptive to host boot up routine
TWI644209B (zh) 記憶體管理
CN110415744B (zh) 基于铁电晶体管的非易失存储器
US10817222B2 (en) Nonvolatile memory apparatus, semiconductor system including the nonvolatile memory apparatus, and operating method of the nonvolatile memory apparatus
US20180358085A1 (en) Semiconductor memory apparatus and operating method thereof
KR20150116513A (ko) 불 휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템
CN110838311B (zh) 半导体存储器装置及其操作方法
KR20160019595A (ko) 기준 전압 발생기를 포함하는 메모리 장치
US11709617B2 (en) Multi-stage memory device performance notification
US9442842B2 (en) Memory system performance configuration
US11735260B2 (en) Semiconductor memory device
US10083750B2 (en) Semiconductor memory apparatus for adjusting voltage level of global word line, and operating method thereof
CN110543430A (zh) 一种使用mram的存储装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080513