DE112018006639T5 - Speichervorrichtung - Google Patents

Speichervorrichtung Download PDF

Info

Publication number
DE112018006639T5
DE112018006639T5 DE112018006639.8T DE112018006639T DE112018006639T5 DE 112018006639 T5 DE112018006639 T5 DE 112018006639T5 DE 112018006639 T DE112018006639 T DE 112018006639T DE 112018006639 T5 DE112018006639 T5 DE 112018006639T5
Authority
DE
Germany
Prior art keywords
transistor
line
potential
oxide
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112018006639.8T
Other languages
English (en)
Inventor
Tatsuya Onuki
Takanori Matsuzaki
Kiyoshi Kato
Shunpei Yamazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of DE112018006639T5 publication Critical patent/DE112018006639T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/405—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with three charge-transfer gates, e.g. MOS transistors, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/565—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using capacitive charge storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G11C14/0018—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell whereby the nonvolatile element is an EEPROM element, e.g. a floating gate or metal-nitride-oxide-silicon [MNOS] transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G11C14/0063—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is an EEPROM element, e.g. a floating gate or MNOS transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Databases & Information Systems (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Thin Film Transistor (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Non-Volatile Memory (AREA)

Abstract

Eine neuartige Speichervorrichtung wird bereitgestellt.Eine Speichervorrichtung wird bereitgestellt, die eine Vielzahl von Speicherzellen beinhaltet, die in einer Matrix angeordnet sind, und die Vielzahl von Speicherzellen beinhaltet jeweils einen Transistor und einen Kondensator. Der Transistor beinhaltet ein erstes Gate und ein zweites Gate, die jeweils einen Bereich umfassen, in dem sie sich miteinander überlappen, wobei eine Halbleiterschicht dazwischen liegt. Die Speichervorrichtung weist eine Funktion auf, in „Schreibmodus“, „Lesemodus“, „Aktualisierungsmodus“ und „NV-Modus“ zu arbeiten. Bei dem „Aktualisierungsmodus“ werden, nachdem Daten, die in der Speicherzelle gehalten werden, gelesen worden sind, die Daten in die Speicherzelle für eine erste Zeit wieder geschrieben. Bei dem „NV-Modus“ werden, nachdem Daten, die in der Speicherzelle gespeichert werden, gelesen worden sind, die Daten in die Speicherzelle für eine zweite Zeit wieder geschrieben, und danach wird dem zweiten Gate ein Potential zugeführt, auf dem der Transistor ausgeschaltet wird. Indem die Speichervorrichtung im „NV-Modus“ betrieben wird, können selbst dann, wenn die Stromzufuhr zur Speicherzelle unterbrochen wird, Daten für eine lange Zeit gespeichert werden. In der Speicherzelle können mehrstufige Daten gespeichert werden.

Description

  • Technisches Gebiet
  • Eine Ausführungsform der vorliegenden Erfindung betrifft eine Speichervorrichtung.
  • Eine Ausführungsform der vorliegenden Erfindung betrifft einen Gegenstand, ein Verfahren oder ein Herstellungsverfahren. Eine Ausführungsform der vorliegenden Erfindung betrifft einen Prozess, eine Maschine, ein Erzeugnis oder eine Zusammensetzung (Zusammensetzung eines Materials). Eine Ausführungsform der vorliegenden Erfindung betrifft ein Betriebsverfahren dafür oder ein Herstellungsverfahren dafür.
  • In dieser Beschreibung und dergleichen ist mit einer Halbleitervorrichtung im Allgemeinen eine Vorrichtung gemeint, die unter Nutzung von Halbleitereigenschaften arbeiten kann. Eine Speichervorrichtung, eine Anzeigevorrichtung, eine elektrooptische Vorrichtung, eine Energiespeichervorrichtung, eine Halbleiterschaltung und ein elektronisches Gerät beinhalten in einigen Fällen eine Halbleitervorrichtung. Eine Speichervorrichtung, eine Anzeigevorrichtung, eine elektrooptische Vorrichtung, eine Energiespeichervorrichtung, eine Halbleiterschaltung und ein elektronisches Gerät können als Halbleitervorrichtung angesehen werden.
  • Stand der Technik
  • Ein Halbleitermaterial auf Silizium-Basis ist als Halbleiterdünnfilm, der für einen Transistor anwendbar ist, weithin bekannt. Als weiteres Material hat ein Oxidhalbleiter (oxide semiconductor, OS) Aufmerksamkeit erregt. Als Oxidhalbleiter sind beispielsweise nicht nur ein einkomponentiges Metalloxid, wie z. B. Indiumoxid oder Zinkoxid, sondern auch ein mehrkomponentiges Metalloxid bekannt. Unter dem mehrkomponentigen Metalloxid ist insbesondere ein In-Ga-Zn-Oxid (nachstehend auch als IGZO bezeichnet) intensiv untersucht worden.
  • Aus den Untersuchungen über IGZO sind in dem Oxidhalbleiter eine kristalline Struktur mit Ausrichtung bezüglich der c-Achse (c-axis aligned crystalline structure, CAAC-Struktur) und eine nanokristalline (nanocrystalline, nc-) Struktur, welche weder einkristallin noch amorph sind, herausgefunden worden (siehe Nichtpatentdokument 1 bis Nichtpatentdokument 3). In Nichtpatentdokument 1 und Nichtpatentdokument 2 wird eine Technik zum Ausbilden eines Transistors unter Verwendung eines Oxidhalbleiters mit einer CAAC-Struktur offenbart. Außerdem zeigen Nichtpatentdokument 4 und Nichtpatentdokument 5, dass selbst ein Oxidhalbleiter mit niedrigerer Kristallinität als diejenigen der CAAC-Struktur und der nc-Struktur einen feinen Kristall aufweist.
  • Außerdem weist ein Transistor, der IGZO als Aktivschicht enthält, einen sehr niedrigen Sperrstrom auf (siehe Nichtpatentdokument 6), und eine LSI und eine Anzeige, die die Eigenschaften nutzen, sind berichtet worden (siehe Nichtpatentdokument 7 und Nichtpatentdokument 8).
  • Zudem werden verschiedene Halbleitervorrichtungen vorgeschlagen, bei denen ein Transistor, der einen Oxidhalbleiter in einem Kanalbildungsbereich enthält (nachstehend auch als OS-Transistor bezeichnet), genützt wird.
  • Im Patentdokument 1 wird ein Beispiel für die Verwendung eines OS-Transistors auf einen DRAM (Dynamic Random Access Memory) offenbart. Da ein OS-Transistor einen sehr niedrigen Leckstrom in einem Ausschaltzustand (Sperrstrom) aufweist, kann ein DRAM mit langen Intervallen zwischen Aktualisierungen und geringem Stromverbrauch hergestellt werden.
  • Außerdem offenbart das Patentdokument 2 einen nichtflüchtigen Speicher, der einen OS-Transistor beinhaltet. Der nichtflüchtige Speicher ist, im Unterschied zu einem Flash-Speicher, unbegrenzt wiederbeschreibbar, erzielt leicht einen Hochgeschwindigkeitsbetrieb und verbraucht wenig Strom.
  • Der Sperrstrom des Speichers, der einen OS-Transistor beinhaltet, kann verringert werden, wenn die Schwellenspannung des OS-Transistors erhöht wird, so dass Datenhalteeigenschaften des Speichers verbessert werden können. Das Patentdokument 2 offenbart ein Beispiel, in dem ein OS-Transistor ein zweites Gate beinhaltet, um die Schwellenspannung des OS-Transistors zu steuern, so dass der Sperrstrom verringert wird.
  • Damit der Speicher lange Zeit Daten hält, muss ein konstantes negatives Potential an das zweite Gate des OS-Transistors kontinuierlich angelegt werden. Das Patentdokument 2 und das Patentdokument 3 offenbaren jeweils ein Konfigurationsbeispiel einer Schaltung zum Ansteuern eines zweiten Gates eines OS-Transistors.
  • [Referenzen]
  • [Patentdokumente]
    • [Patentdokument 1] Japanische Patentoffenlegungsschrift Nr. 2013-168631
    • [Patentdokument 2] Japanische Patentoffenlegungsschrift Nr. 2012-069932
    • [Patentdokument 3] Japanische Patentoffenlegungsschrift Nr. 2012-146965
  • [Nicht-Patentdokumente]
    • [Nicht-Patentdokument 1] S. Yamazaki et al., „SID Symposium Digest of Technical Papers", 2012, Band 43, Ausgabe 1, S. 183-186
    • [Nicht-Patentdokument 2] S. Yamazaki et al., „Japanese Journal of Applied Physics", 2014, Band 53, Nummer 4S, S.04ED18-1-04ED18-10
    • [Nicht-Patentdokument 3] S. Ito et al., „The Proceedings of AM-FPD'13 Digest of Technical Papers", 2013, S.151-154
    • [Nicht-Patentdokument 4] S. Yamazaki et al., „ECS Journal of Solid State Science and Technology", 2014, Band 3, Ausgabe 9, S.Q3012-Q3022
    • [Nicht-Patentdokument 5] S. Yamazaki, „ECS Transactions", 2014, Band 64, Ausgabe 10, S. 155-164
    • [Nicht-Patentdokument 6] K. Kato et al., „Japanese Journal of Applied Physics", 2012, Band 51, S.021201-1-021201-7
    • [Nicht-Patentdokument 7] S. Matsuda et al., „2015 Symposium on VLSI Technology Digest of Technical Papers", 2015, S.T216-T217
    • [Nicht-Patentdokument 8] S. Amano etal., „SID Symposium Digest of Technical Papers", 2010, Band 41, Ausgabe 1, S.626-629
  • Zusammenfassung der Erfindung
  • Durch die Erfindung zu lösendes Problem
  • Eine Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung mit hohem Durchlassstrom bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung bereitzustellen, die mit hoher Geschwindigkeit arbeiten kann. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung bereitzustellen, die dazu geeignet ist, Daten für eine lange Zeit zu halten. Eine weitere Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung mit geringem Stromverbrauch bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine neuartige Halbleitervorrichtung bereitzustellen.
  • Es sei angemerkt, dass die Beschreibung mehrerer Aufgaben dem Vorhandensein jeweiliger Aufgaben nicht im Wege steht. Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung nicht alle dieser Aufgaben erfüllen muss. Andere Aufgaben als die oben angegebenen Aufgaben sind aus der Erläuterung der Beschreibung, der Zeichnungen und der Patentansprüche ersichtlich, und diese Aufgaben können auch eine Aufgabe einer Ausführungsform der vorliegenden Erfindung sein.
  • Mittel zur Lösung des Problems
  • Eine Ausführungsform der vorliegenden Erfindung ist eine Speichervorrichtung, die eine Vielzahl von Speicherzellen beinhaltet, die in einer Matrix angeordnet sind. Die Vielzahl von Speicherzellen beinhaltet jeweils einen Transistor, der ein erstes Gate und ein zweites Gate beinhaltet, und einen Kondensator. Das erste Gate und das zweite Gate umfassen jeweils einen Bereich, in dem sie sich miteinander überlappen, wobei eine Halbleiterschicht dazwischen liegt, die ein Metalloxid enthält. Die Speichervorrichtung weist eine Funktion zum Schreiben von Daten in mindestens eine der Vielzahl von Speicherzellen, eine Funktion zum Lesen von Daten aus mindestens einer der Vielzahl von Speicherzellen, eine Funktion, hinsichtlich mindestens einer der Vielzahl von Speicherzellen erste Daten in die Speicherzelle für eine erste Zeit zu schreiben, nachdem die ersten Daten, die in der Speicherzelle gehalten werden, gelesen worden sind, eine Funktion, hinsichtlich mindestens einer der Vielzahl von Speicherzellen erste Daten in die Speicherzelle für eine zweite Zeit zu schreiben, nachdem die ersten Daten, die in der Speicherzelle gehalten werden, gelesen worden sind, und eine Funktion auf, dem zweiten Gate der Speicherzelle ein erstes Potential zuzuführen und danach die Stromzufuhr zu der Vielzahl von Speicherzellen zu unterbrechen. Die ersten Daten sind mehrstufige Daten. Die zweite Zeit ist länger als die erste Zeit.
  • Die Halbleiterschicht des Transistors enthält vorzugsweise In und/oder Zn. Die zweite Zeit ist vorzugsweise länger als oder gleich dem 1,5-Fachen der ersten Zeit. Das erste Potential ist ein Potential, auf dem der Transistor ausgeschaltet wird. Außerdem ist in dem Fall, in dem die Schwellenspannung des Transistors Vth ist, das erste Potential vorzugsweise niedriger als oder gleich -VthM.
  • Wirkung der Erfindung
  • Gemäß einer Ausführungsform der vorliegenden Erfindung kann eine Halbleitervorrichtung mit hohem Durchlassstrom bereitgestellt werden. Gemäß einer Ausführungsform der vorliegenden Erfindung kann eine Halbleitervorrichtung, die mit hoher Geschwindigkeit arbeiten kann, bereitgestellt werden. Gemäß einer Ausführungsform der vorliegenden Erfindung kann eine Halbleitervorrichtung bereitgestellt werden, die dazu geeignet ist, Daten für eine lange Zeit zu halten. Gemäß einer Ausführungsform der vorliegenden Erfindung kann eine Halbleitervorrichtung mit geringem Stromverbrauch bereitgestellt werden. Gemäß einer Ausführungsform der vorliegenden Erfindung kann eine neuartige Halbleitervorrichtung bereitgestellt werden.
  • Es sei angemerkt, dass die Beschreibung dieser Wirkungen dem Vorhandensein weiterer Wirkungen nicht im Wege steht. Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung nicht notwendigerweise sämtliche dieser Wirkungen aufweist. Weitere Wirkungen werden aus der Erläuterung der Beschreibung, der Zeichnungen, der Patentansprüche und dergleichen ersichtlich und können davon abgeleitet werden.
  • Figurenliste
    • [1] Diagramme, die ein Konfigurationsbeispiel einer Halbleitervorrichtung darstellen.
    • [2] Diagramme, die elektrische Eigenschaften von Transistoren darstellen.
    • [3] Diagramme, die jeweils ein Konfigurationsbeispiel einer Spannungserzeugungsschaltung darstellen.
    • [4] Diagramme, die jeweils ein Konfigurationsbeispiel einer Spannungshalteschaltung darstellen.
    • [5] Ein Diagramm, das ein Konfigurationsbeispiel einer Temperaturerfassungsschaltung darstellt.
    • [6] Diagramme, die jeweils ein Änderungsbeispiel einer Spannung VBias in Bezug auf eine Temperaturänderung darstellen.
    • [7] Ein Zeitdiagramm, das ein Betriebsbeispiel einer Halbleitervorrichtung darstellt.
    • [8] Ein Diagramm, das ein Konfigurationsbeispiel einer Speichervorrichtung darstellt.
    • [9] Ein Diagramm, das ein Konfigurationsbeispiel eines Speicherzellenarrays darstellt.
    • [10] Schaltpläne, die jeweils ein Konfigurationsbeispiel einer Speicherzelle darstellen.
    • [11] Ein Diagramm, das Konfigurationsbeispiele eines Speicherzellenarrays und einer Bitleitungstreiberschaltung darstellt.
    • [12] Ein Diagramm, das ein Konfigurationsbeispiel einer Schaltung darstellt.
    • [13] Ein Zeitdiagramm, das ein Betriebsbeispiel einer Speichervorrichtung darstellt.
    • [14] Ein Zeitdiagramm, das ein Betriebsbeispiel einer Speichervorrichtung darstellt.
    • [15] Ein Zeitdiagramm, das ein Betriebsbeispiel einer Speichervorrichtung darstellt.
    • [16] Ein Zeitdiagramm, das ein Betriebsbeispiel einer Speichervorrichtung darstellt.
    • [17] Ein Diagramm, das ein Konfigurationsbeispiel einer Speichervorrichtung darstellt.
    • [18] Ein Diagramm, das Konfigurationsbeispiele eines Speicherzellenarrays und einer Bitleitungstreiberschaltung darstellt.
    • [19] Ein Diagramm, das Konfigurationsbeispiele eines Speicherzellenarrays und einer Bitleitungstreiberschaltung darstellt.
    • [20] Ein Zeitdiagramm, das ein Betriebsbeispiel einer Speichervorrichtung darstellt.
    • [21] Ein Zeitdiagramm, das ein Betriebsbeispiel einer Speichervorrichtung darstellt.
    • [22] Ein Zeitdiagramm, das ein Betriebsbeispiel einer Speichervorrichtung darstellt.
    • [23] Ein Diagramm, das ein Konfigurationsbeispiel einer Speichervorrichtung darstellt.
    • [24] Ein Diagramm, das Konfigurationsbeispiele eines Speicherzellenarrays und einer Bitleitungstreiberschaltung darstellt.
    • [25] Ein Zeitdiagramm, das ein Betriebsbeispiel einer Speichervorrichtung darstellt.
    • [26] Ein Zeitdiagramm, das ein Betriebsbeispiel einer Speichervorrichtung darstellt.
    • [27] Ein Zeitdiagramm, das ein Betriebsbeispiel einer Speichervorrichtung darstellt.
    • [28] Ein Diagramm, das ein Konfigurationsbeispiel einer Speichervorrichtung darstellt.
    • [29] Ein Diagramm, das ein Konfigurationsbeispiel einer Speichervorrichtung darstellt.
    • [30] Diagramme, die ein Konfigurationsbeispiel eines Transistors darstellen.
    • [31] Diagramme, die ein Konfigurationsbeispiel eines Transistors darstellen.
    • [32] Diagramme, die ein Konfigurationsbeispiel eines Transistors darstellen.
    • [33] Diagramme, die ein Konfigurationsbeispiel eines Transistors darstellen.
    • [34] Diagramme, die ein Konfigurationsbeispiel eines Transistors darstellen.
    • [35] Diagramme, die jeweils ein Beispiel für ein elektrisches Bauelement darstellen.
    • [36] Ein Diagramm, das Beispiele für elektronische Geräte darstellt.
    • [37] Diagramme, die jeweils ein Anwendungsbeispiel der Speichervorrichtung darstellen.
  • Ausführungsformen der Erfindung
  • Ausführungsformen der vorliegenden Erfindung werden anhand der Zeichnungen ausführlich beschrieben. Es sei angemerkt, dass die vorliegende Erfindung nicht auf die folgende Beschreibung beschränkt ist. Es ist für einen Fachmann leicht ersichtlich, dass Modi und Details auf verschiedene Weise geändert werden können, ohne vom Gedanken und Schutzbereich der vorliegenden Erfindung abzuweichen. Dementsprechend soll die vorliegende Erfindung nicht als auf die Beschreibung der nachstehenden Ausführungsformen und Beispiele beschränkt angesehen werden.
  • Es sei angemerkt, dass bei den Strukturen der Erfindung, die nachfolgend beschrieben werden, gleiche Abschnitte oder Abschnitte mit ähnlichen Funktionen in unterschiedlichen Zeichnungen mit den gleichen Bezugszeichen versehen sind und dass eine Beschreibung derartiger Abschnitte nicht wiederholt wird. Zudem wird das gleiche Schraffurmuster für Abschnitte mit ähnlichen Funktionen verwendet, und in einigen Fällen sind diese Abschnitte nicht eigens durch Bezugszeichen gekennzeichnet.
  • Es sei angemerkt, dass in jeder Zeichnung, die in dieser Beschreibung beschrieben wird, die Größe, die Schichtdicke oder der Bereich jeder Komponente in einigen Fällen der Klarheit halber übertrieben dargestellt wird. Deshalb sind sie nicht notwendigerweise auf das Größenverhältnis beschränkt.
  • Es sei angemerkt, dass in dieser Beschreibung eine hohe Stromversorgungsspannung und eine niedrige Stromversorgungsspannung mitunter als H-Pegel (auch als „VDD“ oder „H-Potential“ bezeichnet) bzw. L-Pegel (auch als „GND“ oder „L-Potential“ bezeichnet) bezeichnet werden.
  • Es sei angemerkt, dass eine Spannung eine Differenz zwischen Potentialen von zwei Punkten bezeichnet, und dass ein Potential eine elektrostatische Energie (elektrische potentielle energy) einer Einheitsladung (unit charge) an einem gegebenen Punkt in einem elektrostatischen Feld bezeichnet. Es sei angemerkt, dass im Allgemeinen eine Differenz zwischen einem Potential eines Punktes und einem Referenzpotential (z. B. einem Erdpotential) einfach als Potential oder Spannung bezeichnet wird, und dass „Potential“ und „Spannung“ in vielen Fällen als Synonyme verwendet werden. Deshalb kann, sofern nicht anders festgelegt, in dieser Beschreibung und dergleichen ein Potential als Spannung umschrieben werden und eine Spannung kann als Potential umschrieben werden.
  • In dieser Beschreibung können ferner beliebige der nachfolgend beschriebenen Ausführungsformen und Beispiele nach Bedarf kombiniert werden. Zudem können in dem Fall, in dem mehrere Strukturbeispiele bei einer Ausführungsform beschrieben werden, einige der Strukturbeispiele nach Bedarf kombiniert werden.
  • In dieser Beschreibung und dergleichen bedeutet ein Metalloxid im weiteren Sinne ein Oxid eines Metalls. Metalloxide werden in einen Oxidisolator, einen Oxidleiter (darunter auch einen durchsichtigen Oxidleiter), einen Oxidhalbleiter und dergleichen unterteilt. Wenn beispielsweise ein Metalloxid für eine Halbleiterschicht eines Transistors verwendet wird, wird das Metalloxid in einigen Fällen als Oxidhalbleiter bezeichnet. Es handelt sich bei einem OS-Transistor um einen Transistor, der ein Metalloxid oder einen Oxidhalbleiter enthält. In dieser Beschreibung und dergleichen wird ein Metalloxid, das Stickstoff enthält, in einigen Fällen auch als Metalloxid bezeichnet.
  • Des Weiteren handelt es sich bei Transistoren, die in dieser Beschreibung und dergleichen beschrieben werden, um (selbstsperrende) n-Kanal-Anreicherungs-Feldeffekttransistoren, sofern nicht anders festgelegt. Daher ist die Schwellenspannung (auch als „Vth“ bezeichnet) höher als 0 V.
  • (Ausführungsform 1)
  • <Halbleitervorrichtung 100>
  • 1 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Halbleitervorrichtung 100 einer Ausführungsform der vorliegenden Erfindung darstellt. Die Halbleitervorrichtung 100 beinhaltet eine Spannungserzeugungsschaltung 110, eine Spannungshalteschaltung 120, eine Temperaturerfassungsschaltung 130 und eine Spannungssteuerschaltung 140. Ein Knoten der Spannungshalteschaltung 120 und der Spannungssteuerschaltung 140 wird als Knoten ND bezeichnet. Die Spannungshalteschaltung 120 und die Spannungssteuerschaltung 140 sind über den Knoten ND elektrisch mit einem Ausgangsanschluss OUT der Halbleitervorrichtung 100 verbunden.
  • Außerdem ist die Halbleitervorrichtung 100 über den Ausgangsanschluss OUT elektrisch mit zweiten Gates einer Vielzahl von Transistoren M11 verbunden. Der Transistor M11 ist ein Transistor, der ein erstes Gate (auch als „Vordergate“ oder einfach als „Gate“ bezeichnet) und ein zweites Gate (auch als „Rückgate“ bezeichnet) beinhaltet. Das erste Gate und das zweite Gate umfassen einen Bereich, in dem sie sich miteinander überlappen, wobei eine Halbleiterschicht dazwischen liegt. Das zweite Gate weist beispielsweise eine Funktion zum Steuern der Schwellenspannung des Transistors M11 auf.
  • Die Transistoren M11 stellen Transistoren dar, die für verschiedene Schaltungen verwendet werden, die in einer Speichervorrichtung, einer Anzeigevorrichtung, einer arithmetischen Vorrichtung und dergleichen enthalten sind. Beispielsweise sind Transistoren dargestellt, die in einer Speichervorrichtung, wie z. B. einer NOR- oder NAND-Speichervorrichtung, enthalten sind. Ferner sind beispielsweise Transistoren dargestellt, die in einer Anzeigevorrichtung, wie z. B. einer Flüssigkristallanzeigevorrichtung oder einer EL-Anzeigevorrichtung, enthalten sind. Ferner sind beispielsweise Transistoren dargestellt, die in einem Hauptprozessor (Central Processing Unit, CPU), einem Grafikprozessor (Graphics Processing Unit, GPU), einer feldprogrammierbaren Gateanordnung (Field Programmable Gate Array, FPGA) oder dergleichen enthalten sind.
  • Obwohl in 1 drei Transistoren M11 dargestellt sind, ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt, und die Halbleitervorrichtung 100 kann mit mehr Transistoren M11 verbunden sein.
  • Hier wird eine Temperaturabhängigkeit von Id-Vg-Eigenschaften, die eine der elektrischen Eigenschaften eines Transistors sind, beschrieben. 2(A) und 2(B) stellen ein Beispiel für Id-Vg-Eigenschaften dar, die eine der elektrischen Eigenschaften eines Transistors sind. Id-Vg-Eigenschaften stellen eine Änderung eines Drain-Stroms (Id) in Bezug auf eine Änderung einer Gate-Spannung (Vg) dar. Die horizontale Achse in 2(A) und 2(B) stellt Vg in einer linearen Skala dar. Die vertikale Achse in 2(A) und 2(B) stellt Id in einer logarithmischen Skala dar.
  • 2(A) stellt Id-Vg-Eigenschaften eines OS-Transistors dar. 2(B) stellt Id-Vg-Eigenschaften eines Transistors dar, bei dem Silizium für eine Halbleiterschicht verwendet wird, in der ein Kanal gebildet wird (auch als „Si-Transistor“ bezeichnet). Es sei angemerkt, dass sowohl 2(A) als auch 2(B) Id-Vg-Eigenschaften eines n-Kanal-Transistors darstellen.
  • Wie in 2(A) dargestellt, wird der Sperrstrom eines OS-Transistors selbst bei einem Betrieb mit hoher Temperatur mit geringerer Wahrscheinlichkeit erhöht. Zudem verschiebt sich Vth eines OS-Transistors in einer negativen Richtung, wenn die Temperatur beim Betrieb erhöht wird, so dass der Durchlassstrom erhöht wird. Andererseits wird, wie in 2(B) dargestellt, der Sperrstrom eines Si-Transistors erhöht, wenn die Temperatur erhöht wird. Zudem verschiebt sich Vth eines Si-Transistors in einer positiven Richtung, wenn die Temperatur erhöht wird, so dass der Durchlassstrom verringert wird.
  • Deshalb kann der Stromverbrauch der gesamten Halbleitervorrichtung, die die Transistoren M11 beinhaltet, selbst bei einem Betrieb mit hoher Temperatur verringert werden, wenn ein OS-Transistor als Transistor M11 verwendet wird.
  • Außerdem weist die Halbleitervorrichtung 100 eine Funktion auf, über den Ausgangsanschluss OUT eine Spannung VBG in das zweite Gate des Transistors M11 zu schreiben und ferner sie zu halten. Beispielsweise kann sich in dem Fall, in dem ein negatives Potential als Spannung VBG zugeführt wird, Vth des Transistors M11 in einer positiven Richtung verschieben, während das negative Potential des zweiten Gates des Transistors M11 gehalten wird. Eine hohe Vth kann selbst bei einem Betrieb mit hoher Temperatur aufrechterhalten werden. Beispielsweise kann in dem Fall, in dem der Transistor M11 für einen Auswahltransistor einer Speicherzelle verwendet wird, eine Ladung eines Kondensators, der als Speicher dient, für eine lange Zeit gehalten werden.
  • [Spannungserzeugungsschaltung 110]
  • 3(A) und 3(B) stellen jeweils ein Schaltungskonfigurationsbeispiel einer Spannungserzeugungsschaltung 110 dar. Bei diesen Schaltplänen handelt es sich jeweils um eine Abwärts-Ladungspumpe, GND wird in einen Eingangsanschluss IN eingegeben, und eine Spannung VBG0 wird von einem Ausgangsanschluss OUT der Spannungserzeugungsschaltung 110 ausgegeben. In diesen Beispielen ist die Anzahl von Stufen einer Grundschaltung einer Ladungspumpenschaltung vier; jedoch ist sie nicht darauf beschränkt, und die Ladungspumpenschaltung kann mit einer beliebigen Anzahl von Stufen einer Grundschaltung konfiguriert sein.
  • Eine Spannungserzeugungsschaltung 110a, die in 3(A) dargestellt ist, beinhaltet Transistoren M21 bis M24 und Kondensatoren C21 bis C24.
  • Die Transistoren M21 bis M24 sind zwischen dem Eingangsanschluss IN und dem Ausgangsanschluss OUT in Reihe geschaltet, wobei Gates der Transistoren M21 bis M24 mit ersten Elektroden derart verbunden sind, dass die Transistoren als Dioden dienen. Die Kondensatoren C21 bis C24 sind mit den Gates der Transistoren M21 bis M24 verbunden.
  • In die ersten Elektroden der Kondensatoren C21 und C23 in den ungeradzahligen Stufen wird CLK eingegeben, und in die ersten Elektroden der Kondensatoren C22 und C24 in den geradzahligen Stufen wird CLKB eingegeben. CLKB ist ein invertiertes Taktsignal, das durch eine Phaseninversion von CLK erhalten wird.
  • Die Spannungserzeugungsschaltung 110a weist eine Funktion zum Verringern von GND, die in den Eingangsanschluss IN eingegeben wird, und zum Erzeugen der Spannung VBG0 auf. Die Spannungserzeugungsschaltung 110a kann nur durch die Zufuhr von CLK und CLKB ein negatives Potential erzeugen.
  • Die vorstehend beschriebenen Transistoren M21 bis M24 können OS-Transistoren sein. Die OS-Transistoren werden vorzugsweise verwendet, da der Rückstrom der als Diode geschaltetenTransistoren M21 bis M24 verringert werden kann.
  • Eine Spannungserzeugungsschaltung 110b, die in 3(B) dargestellt ist, beinhaltet Transistoren M31 bis M34, die p-Kanal-Transistoren sind. Für die anderen Komponenten wird auf die Beschreibung der Spannungserzeugungsschaltung 110a verwiesen.
  • Die Spannungserzeugungsschaltung 110 kann nicht nur eine Abwärts-Ladungspumpe, sondern auch eine Aufwärts-Ladungspumpe sein. Außerdem kann die Spannungserzeugungsschaltung 110 sowohl eine Abwärts-Ladungspumpe als auch eine Aufwärts-Ladungspumpe beinhalten.
  • [Spannungshalteschaltung 120]
  • Die Spannungshalteschaltung 120 beinhaltet einen Transistor M12 (siehe 1(A)). Ein erster Anschluss (ein Anschluss von Source und Drain) des Transistors M12 ist elektrisch mit der Spannungserzeugungsschaltung 110 verbunden, und ein zweiter Anschluss (der andere Anschluss von Source und Drain) des Transistors M12 ist elektrisch mit einem Knoten ND verbunden.
  • Die Spannungshalteschaltung 120 weist eine Funktion zum Einschalten des Transistors M12 auf, um dem Knoten ND die Spannung VBG0, die von der Spannungserzeugungsschaltung 110 erzeugt wird, zuzuführen. Wenn die Schwellenspannung des Transistors M12 Vth1 ist, wird in dem Fall, in dem der Transistor M12 eingeschaltet wird, vorzugsweise eine Spannung höher als oder gleich VBG0 + Vth1 an das Gate des Transistors M12 angelegt. Außerdem weist die Spannungshalteschaltung 120 eine Funktion zum Ausschalten des Transistors M12 auf, um die Spannung des Knotens ND zu halten.
  • In dem Fall, in dem ein negatives Potential als Spannung VBG0 zugeführt wird, können unter Verwendung eines Transistors, der ein erstes Gate und ein zweites Gate beinhaltet, für den Transistor M12 das erste Gate und das zweite Gate elektrisch mit dem zweiten Anschluss verbunden sein (siehe 4(A)). In diesem Fall kann der Transistor M12 als Diode dienen. Außerdem wird dann, wenn eine Spannung, die von dem Transistor M12 ausgegeben wird, VBG1 ist, VBG1 =VBG0 + Vth1 erfüllt. Indem der erste Anschluss des Transistors M12 auf GND eingestellt wird, kann ein negatives Potential, das in den Knoten ND geschrieben wird, gehalten werden.
  • Bei dem Transistor M12, der in 4(A) dargestellt ist, wird dann, wenn der erste Anschluss nach der Zufuhr eines negativen Potentials zu dem Knoten ND auf GND eingestellt wird, Vg gleich 0 V. Deshalb ist Id zu dem Zeitpunkt, zu dem Vg gleich 0 V ist (auch als „Abschaltstrom“ bezeichnet), vorzugsweise klein. Wenn der Abschaltstrom ausreichend verringert wird, kann ein negatives Potential, das in den Knoten ND geschrieben wird, für eine lange Zeit gehalten werden.
  • Die Kanallänge des Transistors M12 ist vorzugsweise länger als die Kanallänge des Transistors M11. Beispielsweise ist in dem Fall, in dem die Kanallänge des Transistors M11 kleiner als 1 µm ist, die Kanallänge des Transistors M12 größer als oder gleich 1 µm, bevorzugt größer als oder gleich 3 µm, bevorzugter größer als oder gleich 5 µm, noch bevorzugter größer als oder gleich 10 µm. Wenn die Kanallänge des Transistors M12 lang ist, wird der Transistor M12 von einem Kurzkanaleffekt nicht beeinflusst, wodurch der Abschaltstrom verringert werden kann. Außerdem kann eine Spannungsfestigkeit zwischen der Source und dem Drain des Transistors M12 erhöht werden. Eine hohe Spannungsfestigkeit zwischen der Source und dem Drain des Transistors M12 wird bevorzugt, da die Spannungserzeugungsschaltung 110, die eine hohe Spannung erzeugt, leicht mit dem Transistor M11 verbunden sein kann.
  • Für den Transistor M12 wird vorzugsweise ein OS-Transistor oder ein Transistor verwendet, der in einem Kanalbildungsbereich einen Wide-Bandgap-Halbleiter bzw. Halbleiter mit breiter Bandlücke enthält. Der OS-Transistor oder der Transistor, der einen Wide-Bandgap-Halbleiter enthält, weist einen niedrigen Abschaltstrom und eine hohe Spannungsfestigkeit zwischen der Source und dem Drain auf. Es sei angemerkt, dass es sich bei einem Wide-Bandgap-Halbleiter in dieser Beschreibung um einen Halbleiter mit einer Bandlücke von 2,2 eV oder mehr handelt. Beispielsweise werden Siliziumcarbid, Galliumnitrid und Diamant angegeben.
  • Der Transistor M12 muss einen niedrigeren Abschaltstrom als denjenigen des Transistors M11 aufweisen. Andererseits muss der Transistor M11 einen höheren Durchlassstrom als denjenigen des Transistors M12 aufweisen. Wie vorstehend beschrieben, werden in dem Fall, in dem Transistoren mit unterschiedlichen erforderlichen Eigenschaften über dem gleichen Substrat hergestellt werden, die Transistoren unter Verwendung von unterschiedlichen Halbleitern ausgebildet. Der Transistor M12 enthält vorzugsweise in einem Kanalbildungsbereich einen Halbleiter, der eine größere Bandlücke aufweist als diejenige des Transistors M11. Außerdem enthält der Transistor M11 in einem Kanalbildungsbereich einen Halbleiter, der eine höhere Elektronenmobilität aufweist als diejenige des Transistors M12.
  • Des Weiteren kann die Spannungshalteschaltung 120 eine Vielzahl der Transistoren M12, die in Reihe geschaltet sind, beinhalten (siehe 4(B) und 4(C)).
  • [Temperaturerfassungsschaltung 130]
  • Die Temperaturerfassungsschaltung 130 beinhaltet einen Temperatursensor 131 und eine Analog-Digital-Wandlerschaltung (auch als „ADC“ bezeichnet) 132 (siehe 5).
  • Der Temperatursensor 131 weist eine Funktion zum Erfassen der Temperatur der Halbleitervorrichtung 100 und zum Ausgeben eines analogen Signals VA entsprechend der Temperatur auf. Als Temperatursensor 131 kann beispielsweise ein Widerstandsthermometer, wie z. B. Platin, Nickel oder Kupfer, ein Thermistor, ein Thermoelement, ein IC-Temperatursensor oder dergleichen verwendet werden.
  • Die Analog-Digital-Wandlerschaltung 132 weist eine Funktion zum Umwandeln des analogen Signals VA in ein digitales n-Bit-Signal VD (n ist eine ganze Zahl größer als oder gleich 1) auf. Das digitale Signal VD wird von der Temperaturerfassungsschaltung 130 ausgegeben und der Spannungssteuerschaltung 140 zugeführt.
  • Indem ein analoges Signal von Daten über die Temperatur, die durch die Temperaturerfassungsschaltung 130 erfasst werden, in ein digitales Signal umgewandelt und ausgegeben wird, können die Abschwächung des Signals aufgrund des Leitungswiderstands und der parasitären Kapazität und der Einfluss von Rauschen verringert werden. Dementsprechend können selbst in dem Fall, in dem die Temperaturerfassungsschaltung 130 entfernt von der Spannungssteuerschaltung 140 liegt, Daten über die Temperatur präzise auf die Spannungssteuerschaltung 140 übertragen werden.
  • [Spannungssteuerschaltung 140]
  • Wie anhand von 2(A) beschrieben, verschiebt sich Vth des OS-Transistors in der positiven Richtung, wenn die Temperatur niedriger wird, und demzufolge der Durchlassstrom des OS-Transistors wird verringert. Folglich wird die Betriebsgeschwindigkeit der Schaltung vermindert. Außerdem verschiebt sich Vth des OS-Transistors in der negativen Richtung, wenn die Temperatur höher wird, und demzufolge wird der Abschaltstrom erhöht. Dies wird ein Faktor für die Verkleinerung des Temperaturbereichs, in dem eine Schaltung arbeiten kann. Indem eine Korrekturspannung gemäß der Temperatur beim Betrieb unter Verwendung der Spannungssteuerschaltung 140 an den Knoten ND angelegt wird, kann eine Spannung, die von dem Ausgangsanschluss OUT der Halbleitervorrichtung 100 ausgegeben wird, korrigiert werden und der Temperaturbereich, in dem die Schaltung, die elektrisch mit dem Ausgangsanschluss OUT verbunden ist, arbeiten kann, erweitert werden.
  • Die Spannungssteuerschaltung 140 beinhaltet eine Logikschaltung 145 und eine Spannungserzeugungsschaltung 146 (siehe 1(B)). Die Logikschaltung 145 weist eine Funktion zum Zuführen eines digitalen Signals (Daten über die Temperatur), das von der Temperaturerfassungsschaltung 130 zugeführt wird, zu der Spannungserzeugungsschaltung 146 auf. Zum Beispiel wandelt die Logikschaltung 145 ein serielles Signal, das von der Temperaturerfassungsschaltung 130 zugeführt wird, in ein paralleles Signal um, und sie führt der Spannungserzeugungsschaltung 146 das umgewandelte Signal zu. Außerdem weist die Logikschaltung 145 eine Funktion auf, ein digitales n-Bit-Signal, das von der Temperaturerfassungsschaltung 130 zugeführt wird, in ein digitales m-Bit-Signal (m ist eine ganze Zahl größer als oder gleich 1) umzuwandeln und der Spannungserzeugungsschaltung 146 das umgewandelte Signal zuzuführen.
  • Die Spannungserzeugungsschaltung 146 weist eine Funktion auf, ein digitales m-Bit-Signal, das von der Logikschaltung 145 zugeführt wird, in 2m Spannungspegel umzuwandeln und auszugeben. 1(B) stellt ein Beispiel dar, in dem m gleich 4 ist. In 1(B) beinhaltet die Spannungserzeugungsschaltung 146 einen Puffer BF1, einen Puffer BF2, einen Puffer BF3, einen Puffer BF4, einen Kondensator C1, einen Kondensator C2, einen Kondensator C4 und einen Kondensator C8.
  • Ein digitales 4-Bit-Signal, das von der Logikschaltung 145 ausgegeben wird, wird Eingangsanschlüssen der Puffer BF1 bis BF4 zugeführt. Insbesondere werden Daten in der ersten Stelle des digitalen 4-Bit-Signals in den Puffer BF1 eingegeben, Daten in der zweiten Stelle in den Puffer BF2 eingegeben, Daten in der dritten Stelle in den Puffer BF3 eingegeben und Daten in der vierten Stelle in den Puffer BF4 eingegeben.
  • Eine Elektrode des Kondensators C1 ist elektrisch mit einem Ausgangsanschluss des Puffers BF1 verbunden, und die andere Elektrode des Kondensators C1 ist elektrisch mit dem Ausgangsanschluss OUT verbunden. Eine Elektrode des Kondensators C2 ist elektrisch mit einem Ausgangsanschluss des Puffers BF2 verbunden, und die andere Elektrode des Kondensators C2 ist elektrisch mit dem Ausgangsanschluss OUT verbunden. Eine Elektrode des Kondensators C4 ist elektrisch mit einem Ausgangsanschluss des Puffers BF3 verbunden, und die andere Elektrode des Kondensators C4 ist elektrisch mit dem Ausgangsanschluss OUT verbunden. Eine Elektrode des Kondensators C8 ist elektrisch mit einer Ausgabe des Puffers BF4 verbunden, und die andere Elektrode des Kondensators C8 ist elektrisch mit dem Ausgangsanschluss OUT verbunden.
  • Eine Spannung, die von dem Ausgangsanschluss OUT der Spannungssteuerschaltung 140 ausgegeben wird, wird als „Spannung VBias“ bezeichnet. Der Ausgangsanschluss OUT der Spannungssteuerschaltung 140 ist elektrisch mit dem Knoten ND der Halbleitervorrichtung 100 verbunden.
  • Die Spannung, die von der Spannungssteuerschaltung 140 an den Knoten ND angelegt wird, wird durch das Verhältnis der kombinierten Kapazität des Kondensators C1, des Kondensators C2, des Kondensators C4 und des Kondensators C8 zu der parasitären Kapazität, die in dem Knoten ND gebildet wird, bestimmt. Der Kapazitätswert des Kondensators C1 ist vorzugsweise ausreichend größer als der Kapazitätswert der parasitären Kapazität. Insbesondere ist der Kapazitätswert des Kondensators C1 bevorzugt größer als oder gleich dem 5-Fachen des Kapazitätswertes der parasitären Kapazität, bevorzugter größer als oder gleich dem 10-Fachen des Kapazitätswertes der parasitären Kapazität.
  • Außerdem können die Kapazitätswerte des Kondensators C1, des Kondensators C2, des Kondensators C4 und des Kondensators C8 alle gleich sein, jedoch weist/weisen vorzugsweise mindestens ein Teil der oder alle Kondensatoren unterschiedliche Kapazitätswerte auf. Bei dieser Ausführungsform beträgt der Kapazitätswert des Kondensators C2 das 2-Fache des Kapazitätswertes des Kondensators C1, beträgt der Kapazitätswert des Kondensators C4 das 4-Fache des Kapazitätswertes des Kondensators C1 und beträgt der Kapazitätswert des Kondensators C8 das 8-Fache des Kapazitätswertes des Kondensators C1. Auf diese Weise können von der Spannungssteuerschaltung 140 dem Knoten ND die 16 Spannungspegel zugeführt werden.
  • 6(A) bis 6(C) stellen jeweils ein Beispiel für eine Spannungsänderung der Spannung VBias in Bezug auf eine Temperaturänderung dar. Die horizontale Achse in 6(A) bis 6(C) stellt die Temperatur in einer linearen Skala dar. Die vertikale Achse in 6(A) bis 6(C) stellt die Spannung VBias in einer linearen Skala dar. In dem Fall, in dem der Transistor M11 ein OS-Transistor ist, ist es vorzuziehen, dass sich die Spannung VBias verringert, wenn die Temperatur beim Betrieb des Transistors M11 höher wird (siehe 6(A)). Des Weiteren kann sich die Spannung VBias je nach dem Zweck und der Verwendung erhöhen, wenn die Temperatur beim Betrieb höher wird (siehe 6(B)). Außerdem kann die Spannung VBias in Bezug auf eine Temperaturänderung nicht-linear geändert werden (siehe 6(C)). Eine Spannungsänderung der Spannung VBias in Bezug auf eine Temperaturänderung kann durch die Logikschaltung 145 eingestellt werden.
  • <Betriebsbeispiel der Halbleitervorrichtung 100>
  • 7 ist ein Zeitdiagramm, das ein Betriebsbeispiel der Halbleitervorrichtung 100 darstellt. Bei dieser Ausführungsform wird ein Betriebsbeispiel dargestellt, in dem der Transistor M11 ein OS-Transistor ist und die Spannung VBias in dem Fall, in dem die Temperatur beim Betrieb im Bereich von 100 °C bis -50 °C geändert wird, in linearer Weise im Bereich von 0 V bis 7,5 V geändert wird. Des Weiteren wird es angenommen, dass die Spannung VBG -3 V ist, wenn die Temperatur beim Betrieb 20 °C ist.
  • Außerdem wird es angenommen, dass ein digitales 4-Bit-Signal VD von der Temperaturerfassungsschaltung 130 ausgegeben wird. Bei dieser Ausführungsform wird es angenommen, dass dann, wenn die Temperatur beim Betrieb 100 °C ist, „0000“ als digitales Signal VD ausgegeben wird und dann, wenn die Temperatur beim Betrieb -50 °C ist, „1111“ ausgegeben wird.
  • Außerdem wird es angenommen, dass dann, wenn eine Ausgabe des Puffers BF1, der mit einer Elektrode des Kondensators C1 verbunden ist, von dem L-Potential auf das H-Potential geändert wird, das Potential der anderen Elektrode des Kondensators C1 um 0,5 V erhöht wird. Des Weiteren wird es angenommen, dass dann, wenn eine Ausgabe des Puffers BF2, der mit einer Elektrode des Kondensators C2 verbunden ist, von dem L-Potential auf das H-Potential geändert wird, das Potential der anderen Elektrode des Kondensators C2 um 1,0 V erhöht wird. Des Weiteren wird es angenommen, dass dann, wenn eine Ausgabe des Puffers BF3, der mit einer Elektrode des Kondensators C4 verbunden ist, von dem L-Potential auf das H-Potential geändert wird, das Potential der anderen Elektrode des Kondensators C4 um 2,0 V erhöht wird. Des Weiteren wird es angenommen, dass dann, wenn eine Ausgabe des Puffers BF4, der mit einer Elektrode des Kondensators C8 verbunden ist, von dem L-Potential auf das H-Potential geändert wird, das Potential der anderen Elektrode des Kondensators C8 um 4,0 V erhöht wird.
  • [Periode T0]
  • Eine Periode T0 ist eine Rücksetzperiode. In der Periode T0 werden L-Potentiale (0 V) von den Ausgangsanschlüssen der Puffer BF1 bis BF4 ausgegeben. Außerdem ist die Spannung VBG0 -7 V, und der Transistor M12 wird eingeschaltet. Demzufolge wird die Spannung VBG auf -7 V eingestellt. In der Periode T0 kann die Temperaturerfassungsschaltung 130 das Ausgeben des digitalen Signals VD unterbrechen. Des Weiteren kann der Betrieb der Temperaturerfassungsschaltung 130 unterbrochen werden.
  • [Periode T1]
  • In einer Periode T1 wird der Transistor M12 ausgeschaltet. Die Spannung des Knotens ND wird auf -7 V gehalten. Deshalb bleibt die Spannung VBG auf -7 V.
  • [Periode T2]
  • In einer Periode T2 wird der Spannungssteuerschaltung 140 das digitale Signal VD (Daten über die Temperatur) von der Temperaturerfassungsschaltung 130 zugeführt. Beispielsweise wird der Spannungssteuerschaltung 140 „1000“ als digitales Signal VD zugeführt, das 20 °C zeigt.
  • Die Logikschaltung 145 gibt ein Potential gemäß dem digitalen Signal VD in die Puffer BF1 bis BF4 ein. Insbesondere steuert die Logikschaltung 145 die Puffer BF1 bis BF4 derart, dass in dem Fall, in dem das digitale Signal VD „1000“ ist, Ausgaben der Puffer BF1 bis BF3 jeweils auf ein L-Potential eingestellt werden und eine Ausgabe des Puffers BF4 auf ein H-Potential eingestellt wird.
  • Folglich wird das Potential des Ausgangsanschluss OUT der Spannungssteuerschaltung 140 um 4 V erhöht. Dann wird die Spannung des Knotens ND von -7 V auf -3 V geändert, und die Spannung VBG wird auf -3 V eingestellt.
  • [Periode T3]
  • In einer Periode T3 wird der Spannungssteuerschaltung 140 das digitale Signal VD (Daten über die Temperatur) von der Temperaturerfassungsschaltung 130 zugeführt. Beispielsweise wird der Spannungssteuerschaltung 140 „0101“ als digitales Signal VD zugeführt, das 50 °C zeigt.
  • Wie in der Periode T2, gibt die Logikschaltung 145 ein Potential gemäß dem digitalen Signal VD in die Puffer BF1 bis BF4 ein. Wenn das digitale Signal VD „0101“ ist, werden eine Ausgabe des Puffers BF1, eine Ausgabe des Puffers BF2, eine Ausgabe des Puffers BF3 und eine Ausgabe des Puffers BF4 auf ein H-Potential, ein L-Potential, ein H-Potential bzw. ein L-Potential eingestellt. Folglich wird die Spannung VBG -4,5 V eingestellt.
  • [Periode T4]
  • In einer Periode T4 wird der Spannungssteuerschaltung 140 das digitale Signal VD (Daten über die Temperatur) von der Temperaturerfassungsschaltung 130 zugeführt. Beispielsweise wird der Spannungssteuerschaltung 140 „1100“ als digitales Signal VD zugeführt, das -20 °C zeigt.
  • Wie in der Periode T2 und der Periode T3, gibt die Logikschaltung 145 ein Potential gemäß dem digitalen Signal VD in die Puffer BF1 bis BF4 ein. Wenn das digitale Signal VD „1100“ ist, werden eine Ausgabe des Puffers BF1, eine Ausgabe des Puffers BF2, eine Ausgabe des Puffers BF3 und eine Ausgabe des Puffers BF4 auf ein L-Potential, ein L-Potential, ein H-Potential bzw. ein H-Potential eingestellt. Folglich wird die Spannung VBG - 1,0 V eingestellt.
  • Auf diese Weise kann die Spannung VBG entsprechend einer Temperaturänderung geändert werden. Außerdem wird in dem Fall, in dem eine Temperaturänderung der elektrischen Eigenschaften des Transistors M11 nicht berücksichtigt wird, eine Spannung, die höher als nötig ist, an das zweite Gate des Transistors M11 angelegt. Wenn eine Spannung, die höher als nötig ist, an das zweite Gate des Transistors M11 für eine lange Zeit angelegt wird, könnten sich die elektrischen Eigenschaften des Transistors M11 verschlechtern, was zur Verschlechterung der Zuverlässigkeit führt. Gemäß einer Ausführungsform der vorliegenden Erfindung kann eine Spannung, die an das zweite Gate des Transistors M11 angelegt wird, entsprechend einer Temperaturänderung geändert werden. Deshalb kann die minimale Spannung an das zweite Gate des Transistors M11 angelegt werden. Gemäß einer Ausführungsform der vorliegenden Erfindung kann eine Zuverlässigkeit einer Halbleitervorrichtung, die den Transistor M11 beinhaltet, erhöht werden.
  • Außerdem kann eine Rücksetzperiode (Periode T0) in bestimmten regelmäßigen Abständen bereitgestellt werden, um die Spannung des Knotens ND zu aktualisieren.
  • Diese Ausführungsform kann in einer geeigneten Kombination mit einer der bei den anderen Ausführungsformen und dergleichen beschriebenen Strukturen implementiert werden.
  • (Ausführungsform 2)
  • Bei dieser Ausführungsform wird eine Speichervorrichtung beschrieben, bei der die bei der Ausführungsform 1 beschriebene Halbleitervorrichtung 100 verwendet wird.
  • <Speichervorrichtung>
  • 8 ist ein Blockdiagramm, das ein Konfigurationsbeispiel einer Speichervorrichtung darstellt. Die Speichervorrichtung 300 beinhaltet eine Peripherieschaltung 311, Zellenarray (Cell Array) 401 und eine Halbleitervorrichtung 100. Die Peripherieschaltung 311 beinhaltet einen Zeilendecoder 321, eine Wortleitungstreiberschaltung 322, einen Spaltendecoder 331, eine Bitleitungstreiberschaltung 330, eine Ausgangsschaltung 340 und eine Steuerlogikschaltung 360.
  • Die Wortleitungstreiberschaltung 322 weist eine Funktion zum Zuführen eines Potentials zu einer Leitung WL auf. Die Bitleitungstreiberschaltung 330 umfasst eine Vorladeschaltung 332, eine Verstärkerschaltung 333 und eine Eingabe-/Ausgabeschaltung 334. Die Vorladeschaltung 332 weist eine Funktion zum Vorladen einer Leitung SL (nicht dargestellt), einer Leitung BIL, einer Leitung RBL oder dergleichen auf. Die Verstärkerschaltung 333 weist eine Funktion zum Verstärken eines Datensignals auf, das von der Leitung BIL oder der Leitung RBL gelesen wird. Es sei angemerkt, dass die Leitung WL, die Leitung SL, die Leitung BIL und die Leitung RBL Leitungen sind, die mit einer Speicherzelle (Memory Cell) 411, die in dem Zellenarray 401 enthalten ist, verbunden sind, und die Details werden nachstehend beschrieben. Das verstärkte Datensignal wird als digitales Datensignal RDATA über die Ausgangsschaltung 340 zur Außenseite der Speichervorrichtung 300 ausgegeben.
  • Der Speichervorrichtung 300 werden eine niedrige Stromversorgungsspannung (VSS), eine hohe Stromversorgungsspannung (VDD) für die Peripherieschaltung 311 und eine hohe Stromversorgungsspannung (VIL) für das Zellenarray 401 als Stromversorgungsspannungen von außen zugeführt.
  • Steuersignale (CE, WE, RE), ein Adressensignal ADDR und ein Datensignal WDATA werden von außen in die Speichervorrichtung 300 eingegeben. Das Adressensignal ADDR wird in den Zeilendecoder 321 und den Spaltendecoder 331 eingegeben. Das Datensignal WDATA wird in die Eingabe-/Ausgabeschaltung 334 eingegeben.
  • Die Steuerlogikschaltung 360 verarbeitet die Signale (CE, WE, RE), die von außen eingegeben werden, und erzeugt Steuersignale für den Zeilendecoder 321 und den Spaltendecoder 331. Das Signal CE ist ein Chipfreigabesignal, das Signal WE ist ein Schreibfreigabesignal und das Signal RE ist ein Lesefreigabesignal. Signale, die durch die Steuerlogikschaltung 360 verarbeitet werden, sind nicht darauf beschränkt, und andere Steuersignale können nach Bedarf eingegeben werden.
  • Es sei angemerkt, dass es nach Bedarf angemessen bestimmt werden kann, ob jede Schaltung oder jedes Signal, welche vorstehend beschrieben worden sind, verwendet wird oder nicht.
  • Ein OS-Transistor kann für einen Transistor verwendet werden, der in dem Zellenarray 401 enthalten ist. Außerdem kann ein OS-Transistor für einen Transistor verwendet werden, der in der Peripherieschaltung 311 enthalten ist. Indem das Zellenarray 401 und die Peripherieschaltung 311 unter Verwendung von OS-Transistoren ausgebildet werden, können das Zellenarray 401 und die Peripherieschaltung 311 in dem gleichen Prozess hergestellt werden, was zur Verringerung der Herstellungskosten führt.
  • [Konfigurationsbeispiel eines Zellenarrays]
  • 9 stellt die Details des Zellenarrays 401 dar. Das Zellenarray 401 beinhaltet m (m ist eine ganze Zahl größer als oder gleich 1) Speicherzellen 411 in einer Spalte und n (n ist eine ganze Zahl größer als oder gleich 1) Speicherzellen 411 in einer Zeile, d. h. insgesamt m x n Speicherzellen 411, und die Speicherzellen 411 werden in einer Matrix angeordnet. In 9 werden auch Adressen der Speicherzellen 411 dargestellt. Beispielsweise stellt [1,1] eine Speicherzelle 411 dar, die sich an der Adresse von der ersten Zeile und der ersten Spalte befindet, und stellt [i,j] (i ist eine ganze Zahl größer als oder gleich 1 und kleiner als oder gleich m, und j ist eine ganze Zahl größer als oder gleich 1 und kleiner als oder gleich n) eine Speicherzelle 411 dar, die sich an der Adresse von der i-ten Zeile und der j-ten Spalte befindet. Es sei angemerkt, dass die Anzahl von Leitungen, die das Zellenarray 401 mit der Wortleitungstreiberschaltung 322 verbinden, durch die Konfiguration der Speicherzelle 411, die Anzahl von Speicherzellen 411, die in einer Spalte enthalten sind, oder dergleichen bestimmt wird. Des Weiteren wird die Anzahl von Leitungen, die das Zellenarray 401 mit der Bitleitungstreiberschaltung 330 verbinden, durch die Konfiguration der Speicherzelle 411, die Anzahl von Speicherzellen 411, die in einer Zeile enthalten sind, oder dergleichen bestimmt wird.
  • [Konfigurationsbeispiel einer Speicherzelle]
  • 10 stellt ein Konfigurationsbeispiel von Speicherzellen 411Abis 411E dar, die für die vorstehend beschriebenen Speicherzellen 411 verwendet werden können.
  • [DOSRAM]
  • 10(A) stellt ein Schaltungskonfigurationsbeispiel einer DRAM-Speicherzelle 411A dar. In dieser Beschreibung und dergleichen wird ein DRAM, der einen OS-Transistor beinhaltet, als DOSRAM (Dynamic Oxide Semiconductor Random Access Memory) bezeichnet. Die Speicherzelle 411A beinhaltet einen Transistor M11 und einen Kondensator Cs.
  • Ein erster Anschluss des Transistors M11 ist mit einem ersten Anschluss des Kondensators Cs verbunden. Ein zweiter Anschluss des Transistors M11 ist mit einer Leitung BIL verbunden. Ein Gate des Transistors M11 ist mit einer Leitung WL verbunden. Ein Rückgate des Transistors M11 ist mit einer Leitung BGL verbunden. Ein zweiter Anschluss des Kondensators Cs ist mit einer Leitung GNDL verbunden. Die Leitung GNDL ist eine Leitung, die ein niedriges Potential (in einigen Fällen als Bezugspotential bezeichnet) zuführt.
  • Die Leitung BIL dient als Bitleitung, und die Leitung WL dient als Wortleitung. Die Leitung BGL dient als Leitung zum Anlegen eines Potentials an das Rückgate des Transistors M11. Außerdem ist die Leitung BGL elektrisch mit dem Ausgangsanschluss OUT der Halbleitervorrichtung 100 verbunden. Indem ein beliebiges Potential an die Leitung BGL angelegt wird, kann die Schwellenspannung des Transistors M11 erhöht oder verringert werden.
  • Ein hohes Potential wird an die Leitung WL angelegt, der Transistor M11 wird eingeschaltet, und die Leitung BIL wird elektrisch mit dem ersten Anschluss des Kondensators Cs verbunden, wodurch Daten geschrieben und gelesen werden.
  • Außerdem sind Speicherzellen, die in der vorstehend beschriebenen Speichervorrichtung 300 enthalten sind, nicht auf die Speicherzellen 411A beschränkt, und die Schaltungskonfiguration kann geändert werden.
  • In dem Fall, in dem der Transistor M11 für eine Speicherzelle verwendet wird, wird vorzugsweise ein OS-Transistor für den Transistor M11 verwendet. Außerdem wird vorzugsweise ein Oxidhalbleiter, der eines von Indium, einem Element M (das Element M ist Aluminium, Gallium, Yttrium oder Zinn) und Zink enthält, für eine Halbleiterschicht des OS-Transistors verwendet. Insbesondere wird vorzugsweise ein Oxidhalbleiter verwendet, der Indium, Gallium und Zink enthält.
  • Ein OS-Transistor, bei dem ein Oxidhalbleiter, der Indium, Gallium, und Zink enthält, verwendet wird, weist einen sehr niedrigen Sperrstrom auf. Indem ein OS-Transistor als Transistor M11 verwendet wird, kann der Transistor M11 einen sehr niedrigen Leckstrom aufweisen. Das heißt, dass geschriebene Daten durch Verwendung des Transistors M11 für eine lange Zeit gehalten werden können, wodurch die Häufigkeit der Aktualisierung einer Speicherzelle verringert werden kann. Außerdem kann ein Aktualisierungsvorgang einer Speicherzelle unnötig werden. Des Weiteren können mehrstufige Daten oder analoge Daten in der Speicherzelle 411A gehalten werden, da der Leckstrom sehr niedrig ist.
  • Indem ein OS-Transistor als Transistor M11 verwendet wird, kann ein DOSRAM ausgebildet werden.
  • [NOSRAM]
  • 10(B) stellt ein Schaltungskonfigurationsbeispiel einer Verstärkungszellen-Speicherzelle 411B dar, die zwei Transistoren und einen Kondensator beinhaltet (auch als „2Tr1C-Speicherzelle“ bezeichnet). Die Speicherzelle 411B beinhaltet einen Transistor M11, einen Transistor M3 und einen Kondensator Cs.
  • Ein erster Anschluss des Transistors M11 ist mit einem ersten Anschluss des Kondensators Cs verbunden. Ein zweiter Anschluss des Transistors M11 ist mit einer Leitung WBL verbunden. Ein Gate des Transistors M11 ist mit einer Leitung WL verbunden. Ein Rückgate des Transistors M11 ist mit einer Leitung BGL verbunden. Ein zweiter Anschluss des Kondensators Cs ist mit einer Leitung RL verbunden. Ein erster Anschluss des Transistors M3 ist mit einer Leitung RBL verbunden. Ein zweiter Anschluss des Transistors M3 ist mit einer Leitung SL verbunden. Ein Gate des Transistors M3 ist mit dem ersten Anschluss des Kondensators Cs verbunden.
  • Die Leitung WBL dient als Schreib-Bitleitung, die Leitung RBL dient als Lese-Bitleitung, und die Leitung WL dient als Wortleitung. Die Leitung RL dient als Leitung zum Anlegen eines vorbestimmten Potentials an den zweiten Anschluss des Kondensators Cs. Vorzugsweise wird das Bezugspotential beim Schreiben von Daten und während der Datenhaltung an die Leitung RL angelegt.
  • Die Leitung BGL dient als Leitung zum Anlegen eines Potentials an das Rückgate des Transistors M11. Außerdem ist die Leitung BGL elektrisch mit dem Ausgangsanschluss OUT der Halbleitervorrichtung 100 verbunden. Indem ein beliebiges Potential an die Leitung BGL angelegt wird, kann die Schwellenspannung des Transistors M11 erhöht oder verringert werden.
  • Ein hohes Potential wird an die Leitung WL angelegt, der Transistor M11 wird eingeschaltet, und die Leitung WBL wird elektrisch mit dem ersten Anschluss des Kondensators Cs verbunden, wodurch Daten geschrieben werden. Insbesondere wird dann, wenn der Transistor M11 eingeschaltet ist, ein Potential entsprechend Daten, die gespeichert werden, an die Leitung WBL angelegt, wodurch das Potential in den ersten Anschluss des Kondensators Cs und das Gate des Transistors M3 geschrieben wird. Anschließend wird ein niedriges Potential an die Leitung WL angelegt, und der Transistor M11 wird ausgeschaltet, wodurch das Potential des ersten Anschlusses des Kondensators Cs und das Potential des Gates des Transistors M3 gehalten werden.
  • Ein vorbestimmtes Potential wird an die Leitung RL und die Leitung SL angelegt, wodurch Daten gelesen werden. Der Strom, der zwischen der Source und dem Drain des Transistors M3 fließt, und das Potential des ersten Anschlusses des Transistors M3 werden durch das Potential des Gates des Transistors M3 und das Potential des zweiten Anschlusses des Transistors M3 bestimmt, daher kann ein Potential, das in dem ersten Anschluss des Kondensators Cs (oder dem Gate des Transistors M3) gehalten wird, gelesen werden, indem das Potential der Leitung RBL, die mit dem ersten Anschluss des Transistors M3 verbunden ist, gelesen wird. Das heißt, dass Daten, die in dieser Speicherzelle geschrieben werden, aus einem Potential, das in dem ersten Anschluss des Kondensators Cs (oder dem Gate des Transistors M3) gehalten ist, gelesen werden können. Alternativ ist es möglich zu erkennen, ob Daten in dieser Speicherzelle geschrieben werden oder nicht.
  • Außerdem sind Speicherzellen, die in der vorstehend beschriebenen Speichervorrichtung 300 enthalten sind, nicht auf die Speicherzelle 411 B beschränkt, und die Schaltungskonfiguration kann angemessen geändert werden.
  • Beispielsweise können die Leitung WBL und die Leitung RBL zu einer Leitung BIL zusammengefasst werden. 10(C) stellt ein Schaltungskonfigurationsbeispiel der Speicherzelle dar. Bei einer Speicherzelle 411C entspricht die eine Leitung BIL der Leitung WBL und der Leitung RBL in der Speicherzelle 411B und sind der zweite Anschluss des Transistors M11 und der erste Anschluss des Transistors M3 mit der Leitung BIL verbunden. Das heißt, dass die Speicherzelle 411C eine Konfiguration aufweist, bei der die eine Leitung BIL als Schreib-Bitleitung und Lese-Bitleitung dient.
  • Es sei angemerkt, dass auch bei der Speicherzelle 411B und der Speicherzelle 411C vorzugsweise ein OS-Transistor für den Transistor M11 verwendet wird. Eine Speichervorrichtung unter Verwendung einer 2Tr1C-Speicherzelle, bei der ein OS-Transistor für den Transistor M11 verwendet wird, wie der Speicherzelle 411B und der Speicherzelle 411C wird als NOSRAM (Non-volatile Oxide Semiconductor Random Access Memory) bezeichnet.
  • Es sei angemerkt, dass der Transistor M3 vorzugsweise Silizium in einem Kanalbildungsbereich enthält. Insbesondere kann Silizium amorphes Silizium, polykristallines Silizium oder Niedertemperatur-Polysilizium (LTPS: low temperature polysilicon) sein (nachstehend wird ein Transistor, der Silizium enthält, als Si-Transistor bezeichnet). Ein Si-Transistor wird vorteilhaft als Lesetransistor verwendet, da ein Si-Transistor in einigen Fällen eine Feldeffektmobilität aufweist, die höher ist als diejenige eines OS-Transistors.
  • Außerdem kann in dem Fall, in dem ein OS-Transistor als Transistor M3 verwendet wird, eine Speicherzelle aus einer Einzelpolaritätsschaltung bestehen.
  • 10(D) stellt ein Schaltungskonfigurationsbeispiel einer Verstärkungszellen-Speicherzelle 411D dar, die drei Transistoren und einen Kondensator beinhaltet (auch als „3Tr1C-Speicherzelle“ bezeichnet). Die Speicherzelle 411D beinhaltet einen Transistor M11, einen Transistor M5, einen Transistor M6 und einen Kondensator Cs.
  • Ein erster Anschluss des Transistors M11 ist mit einem ersten Anschluss des Kondensators Cs verbunden. Ein zweiter Anschluss des Transistors M11 ist mit einer Leitung BIL verbunden. Ein Gate des Transistors M11 ist mit einer Leitung WL verbunden. Ein Rückgate des Transistors M11 ist elektrisch mit einer Leitung BGL verbunden. Ein zweiter Anschluss des Kondensators Cs ist elektrisch mit einem ersten Anschluss des Transistors M5 und einer Leitung GNDL verbunden. Ein zweiter Anschluss des Transistors M5 ist mit einem ersten Anschluss des Transistors M6 verbunden. Ein Gate des Transistors M5 ist mit dem ersten Anschluss des Kondensators Cs verbunden. Ein zweiter Anschluss des Transistors M6 ist mit einer Leitung BIL verbunden. Ein Gate des Transistors M6 ist mit einer Leitung RL verbunden.
  • Die Leitung BIL dient als Bitleitung, die Leitung WL dient als Schreib-Wortleitung, und die Leitung RL dient als Lese-Wortleitung.
  • Die Leitung BGL dient als Leitung zum Anlegen eines Potentials an das Rückgate des Transistors M11. Außerdem ist die Leitung BGL elektrisch mit dem Ausgangsanschluss OUT der Halbleitervorrichtung 100 verbunden. Indem ein beliebiges Potential an die Leitung BGL angelegt wird, kann die Schwellenspannung des Transistors M11 erhöht oder verringert werden.
  • Ein hohes Potential wird an die Leitung WL angelegt, der Transistor M11 wird eingeschaltet, und die Leitung BIL wird elektrisch mit dem ersten Anschluss des Kondensators Cs verbunden, wodurch Daten geschrieben werden. Insbesondere wird dann, wenn der Transistor M11 eingeschaltet ist, ein Potential entsprechend Daten, die gespeichert werden, an die Leitung BIL angelegt, wodurch das Potential an den ersten Anschluss des Kondensators Cs und das Gate des Transistors M5 geschrieben wird. Anschließend wird ein niedriges Potential an die Leitung WL angelegt, und der Transistor M11 wird ausgeschaltet, wodurch das Potential des ersten Anschlusses des Kondensators Cs und das Potential des Gates des Transistors M5 gehalten werden.
  • Die Leitung BIL wird mit einem vorbestimmten Potential vorgeladen, danach wird die Leitung BIL in einen elektrisch schwebenden Zustand versetzt, und ein hohes Potential wird an die Leitung RL angelegt, wodurch Daten gelesen werden. Da die Leitung RL auf ein hohes Potential eingestellt wird, wird der Transistor M6 eingeschaltet und wird die Leitung BIL elektrisch mit dem zweiten Anschluss des Transistors M5 verbunden. Dabei wird das Potential der Leitung BIL an den zweiten Anschluss des Transistors M5 angelegt, und das Potential des zweiten Anschlusses des Transistors M5 und das Potential der Leitung BIL werden gemäß einem Potential geändert, das in dem ersten Anschluss des Kondensators Cs (oder dem Gate des Transistors M5) gehalten ist. Hier wird ein Potential der Leitung BIL gelesen, wodurch ein Potential, das in dem ersten Anschluss des Kondensators Cs (oder dem Gate des Transistors M5) gehalten ist, gelesen werden kann. Das heißt, dass Daten, die in dieser Speicherzelle geschrieben werden, aus einem Potential, das in dem ersten Anschluss des Kondensators Cs (oder dem Gate des Transistors M5) gehalten ist, gelesen werden können. Alternativ ist es möglich zu erkennen, ob Daten in dieser Speicherzelle geschrieben werden oder nicht.
  • Außerdem kann die Schaltungskonfiguration von Speicherzellen, die in der vorstehend beschriebenen Speichervorrichtung 300 enthalten sind, angemessen geändert werden.
  • Es sei angemerkt, dass auch bei der Speicherzelle 411D vorzugsweise ein OS-Transistor für den Transistor M11 verwendet wird. Die 3Tr1 C-Speicherzelle 411 D unter Verwendung eines OS-Transistors als Transistor M11 ist eine Ausführungsform des vorstehend beschriebenen NOSRAM.
  • Es sei angemerkt, dass die in dieser Ausführungsform beschriebenen Transistoren M5 und M6 vorzugsweise Silizium in Kanalbildungsbereichen enthalten. Insbesondere kann Silizium amorphes Silizium, polykristallines Silizium oder Niedertemperatur-Polysilizium sein. Ein Si-Transistor wird vorteilhaft als Lesetransistor verwendet, da ein Si-Transistor in einigen Fällen eine Feldeffektmobilität aufweist, die höher ist als diejenige eines OS-Transistors.
  • Außerdem kann in dem Fall, in dem ein OS-Transistor als Transistor M5 und Transistor M6 verwendet wird, eine Speicherzelle aus einer Einzelpolaritätsschaltung bestehen.
  • [oxSRAM]
  • 10(E) stellt ein Schaltungskonfigurationsbeispiel einer SRAM- (Static Random Access Memory) Speicherzelle 411E unter Verwendung eines OS-Transistors dar. In dieser Beschreibung und dergleichen wird ein SRAM unter Verwendung eines OS-Transistors als oxSRAM bezeichnet. Es sei angemerkt, dass die Speicherzelle 411E in 10(E) eine SRAM-Speicherzelle ist, die in der Lage ist, eine Sicherungsoperation durchzuführen.
  • Die Speicherzelle 411E beinhaltet Transistoren M7 bis M10, Transistoren MS1 bis MS4, einen Kondensator Cs1 und einen Kondensator Cs2. Des Weiteren entsprechen der Transistor M7 und der Transistor M8 dem Transistor M11. Es sei angemerkt, dass die Transistoren M7 bis M10 jeweils ein Transistor mit einem Rückgate sind. Es sei angemerkt, dass der Transistor MS1 und der Transistor MS2 p-Kanal-Transistoren sind und der Transistor MS3 und der Transistor MS4 n-Kanal-Transistoren sind.
  • Ein erster Anschluss des Transistors M7 ist mit einer Leitung BIL verbunden. Ein zweiter Anschluss des Transistors M7 ist mit einem ersten Anschluss des Transistors MS1, einem ersten Anschluss des Transistors MS3, einem Gate des Transistors MS2, einem Gate des Transistors MS4 und einem ersten Anschluss des Transistors M10 verbunden. Ein Gate des Transistors M7 ist mit einer Leitung WL verbunden. Ein Rückgate des Transistors M7 ist mit einer Leitung BGL1 verbunden.
  • Ein erster Anschluss des Transistors M8 ist mit einer Leitung BILB verbunden. Ein zweiter Anschluss des Transistors M8 ist mit einem ersten Anschluss des Transistors MS2, einem ersten Anschluss des Transistors MS4, einem Gate des Transistors MS1, einem Gate des Transistors MS3 und einem ersten Anschluss des Transistors M9 verbunden. Ein Gate des Transistors M8 ist mit einer Leitung WL verbunden. Ein Rückgate des Transistors M8 ist mit einer Leitung BGL2 verbunden.
  • Ein zweiter Anschluss des Transistors MS1 ist elektrisch mit einer Leitung VDL verbunden. Ein zweiter Anschluss des Transistors MS2 ist elektrisch mit einer Leitung VDL verbunden. Ein zweiter Anschluss des Transistors MS3 ist elektrisch mit einer Leitung GNDL verbunden. Ein zweiter Anschluss des Transistors MS4 ist mit einer Leitung GNDL verbunden.
  • Ein zweiter Anschluss des Transistors M9 ist mit einem ersten Anschluss des Kondensators Cs1 verbunden. Ein Gate des Transistors M9 ist mit einer Leitung BRL verbunden. Ein Rückgate des Transistors M9 ist mit einer Leitung BGL3 verbunden. Ein zweiter Anschluss des Transistors M10 ist mit einem ersten Anschluss des Kondensators Cs2 verbunden. Ein Gate des Transistors M10 ist mit einer Leitung BRL verbunden. Ein Rückgate des Transistors M10 ist mit einer Leitung BGL4 verbunden.
  • Ein zweiter Anschluss des Kondensators Cs1 ist mit der Leitung GNDL verbunden. Ein zweiter Anschluss des Kondensators Cs2 ist mit der Leitung GNDL verbunden.
  • Die Leitung BIL und die Leitung BILB dienen jeweils als Bitleitung, und die Leitung WL dient als Wortleitung. Die Leitung BRL ist eine Leitung zum Steuern des Durchlass-/Sperrzustands des Transistors M9 und des Transistors M10.
  • Die Leitungen BGL1 bis BGL4 dienen als Leitungen zum Anlegen eines Potentials an die jeweiligen Rückgates der Transistoren M7 bis M10.
  • Die Leitungen BGL1 bis BGL4 sind elektrisch mit dem Ausgangsanschluss OUT der Halbleitervorrichtung 100 verbunden. Es sei angemerkt, dass eine Vielzahl der Halbleitervorrichtungen 100 in der Speichervorrichtung 300 bereitgestellt werden kann und die Leitungen BGL1 bis BGL4 elektrisch mit unterschiedlichen Halbleitervorrichtungen 100 verbunden sein können. Indem ein beliebiges Potential an die Leitungen BGL1 bis BGL4 angelegt wird, können die jeweiligen Schwellenspannungen der Transistoren M7 bis M10 erhöht oder verringert werden.
  • Die Leitung VDL ist eine Leitung, die ein hohes Potential zuführt, und die Leitung GNDL ist eine Leitung, die ein niedriges Potential zuführt.
  • Ein hohes Potential wird an die Leitung WL angelegt, und ein hohes Potential wird an die Leitung BRL angelegt, wodurch Daten geschrieben werden. Insbesondere wird dann, wenn der Transistor M10 eingeschaltet ist, ein Potential entsprechend Daten, die gespeichert werden, an die Leitung BIL angelegt, wodurch das Potential in den zweiten Anschluss des Transistors M10 geschrieben wird.
  • Bei der Speicherzelle 411E bilden der Transistor MS1 und der Transistor MS2 eine Inverterschleife aus, deshalb wird ein invertiertes Signal des Datensignals, das dem Potential entspricht, in den zweiten Anschluss des Transistors M8 eingegeben. Da der Transistor M8 eingeschaltet ist, wird ein Potential, das an die Leitung BIL angelegt wird, d. h. ein invertiertes Signal des Signals, das in die Leitung BIL eingegeben wird, an die Leitung BILB ausgegeben. Außerdem wird, da der Transistor M9 und der Transistor M10 eingeschaltet sind, das Potential des zweiten Anschlusses des Transistors M7 und das Potential des zweiten Anschlusses des Transistors M8 in dem ersten Anschluss des Kondensators Cs2 bzw. dem ersten Anschluss des Kondensators Cs1 gehalten. Danach wird ein niedriges Potential an die Leitung WL angelegt, ein niedriges Potential wird an die Leitung BRL angelegt, und die Transistoren M7 bis M10 werden ausgeschaltet, wodurch Potentiale des ersten Anschlusses des Kondensators Cs1 und des ersten Anschlusses des Kondensators Cs2 gehalten werden.
  • Daten werden auf die folgende Weise gelesen. Die Leitung BIL und die Leitung BILB werden im Voraus mit einem vorbestimmten Potential vorgeladen, danach wird ein hohes Potential an die Leitung WL angelegt und wird ein hohes Potential an die Leitung BRL angelegt, wodurch ein Potential des ersten Anschlusses des Kondensators Cs1 durch die Inverterschleife der Speicherzelle 411E aktualisiert wird und an die Leitung BILB ausgegeben wird. Des Weiteren wird ein Potential des ersten Anschlusses des Kondensators Cs2 durch die Inverterschleife der Speicherzelle 411E aktualisiert und an die Leitung BIL ausgegeben. Da die Potentiale der Leitung BIL und der Leitung BILB von den vorgeladenen Potentialen auf das Potential des ersten Anschlusses des Kondensators Cs2 bzw. das Potential des ersten Anschlusses des Kondensators Cs1 geändert werden, kann das Potential, das in der Speicherzelle gehalten wird, aus dem Potential der Leitung BIL oder der Leitung BILB gelesen werden.
  • Es sei angemerkt, dass als Transistoren M7 bis M10 vorzugsweise OS-Transistoren verwendet werden. Indem OS-Transistoren als Transistoren M7 bis M10 verwendet werden, können in die Speicherzelle 411E geschriebene Daten für eine lange Zeit gehalten werden, deshalb kann die Häufigkeit der Aktualisierung der Speicherzelle 411E verringert werden. Außerdem kann ein Aktualisierungsvorgang der Speicherzelle 411E unnötig werden. Des Weiteren können mehrstufige Daten oder analoge Daten in der Speicherzelle 411E gehalten werden, da der Leckstrom sehr niedrig ist.
  • Es sei angemerkt, dass die Transistoren MS1 bis MS4 vorzugsweise Silizium in Kanalbildungsbereichen enthalten. Insbesondere kann Silizium amorphes Silizium, polykristallines Silizium oder Niedertemperatur-Polysilizium sein. Ein Si-Transistor wird vorteilhaft als Transistor verwendet, der in einem Inverter enthalten ist, da ein Si-Transistor in einigen Fällen eine Feldeffektmobilität aufweist, die höher ist als diejenige eines OS-Transistors.
  • Indem ein OS-Transistor für eine Speicherzelle verwendet wird, können Daten, die in die Speicherzelle geschrieben werden, für eine lange Zeit gehalten werden, selbst wenn die Stromzufuhr zur Speicherzelle unterbrochen wird. Demzufolge kann in einer Periode, in der Daten nicht gelesen und geschrieben werden müssen, die Stromzufuhr zu einem Teil der oder der gesamten Peripherieschaltung 311 unterbrochen werden.
  • Eine Halbleitervorrichtung 100 kann elektrisch mit allen Speicherzellen verbunden sein. Außerdem kann eine Vielzahl von Halbleitervorrichtungen 100 in der Speichervorrichtung 300 bereitgestellt werden, und eine Vielzahl von Speicherzellen kann für eine Spalte oder eine Vielzahl von Spalten elektrisch mit einer Halbleitervorrichtung 100 verbunden sein. Außerdem kann eine Vielzahl von Speicherzellen für eine Zeile oder eine Vielzahl von Zeilen elektrisch mit einer Halbleitervorrichtung 100 verbunden sein. Außerdem kann eine Vielzahl von Speicherzellen, die in einem Zellenarray enthalten sind, in eine Vielzahl von Blöcken eingeteilt werden, und eine Halbleitervorrichtung 100 kann für einen Block oder eine Vielzahl von Blöcken bereitgestellt werden.
  • Die in dieser Ausführungsform beschriebene Speicherzelle kann für ein Speicherelement, wie z. B. ein Register oder einen Cache, das in einem CPU, einem GPU oder dergleichen enthalten ist, verwendet werden.
  • Diese Ausführungsform kann in einer geeigneten Kombination mit einer der bei den anderen Ausführungsformen und dergleichen beschriebenen Strukturen implementiert werden.
  • (Ausführungsform 3)
  • Bei dieser Ausführungsform werden ein Konfigurationsbeispiel eines Zellenarrays 401, das in der Speichervorrichtung 300 enthalten ist, und ein Betriebsbeispiel davon beschrieben. Bei dieser Ausführungsform wird eine DRAM-Speicherzelle 411A als Speicherzelle 411 verwendet.
  • 11 stellt ein Beispiel für ein Zellenarray 401 dar, das sich von demjenigen in 9 unterscheidet. In 11 ist ein Speicherzellenarray unter Verwendung eines gefalteten Bitleitungs-Verfahrens (eines Folded-Bit-Line-Verfahrens) dargestellt. Es sei angemerkt, dass die Speicherzelle 411A auch für ein Speicherzellenarray unter Verwendung eines offenen Bitleitungs-Verfahrens (eines Open-Bit-Line-Verfahrens) verwendet werden kann.
  • Das in 11 dargestellte Zellenarray 401 beinhaltet m (m ist eine ganze Zahl größer als oder gleich 1) Speicherzellen 411A in einer Spalte, n (n ist eine ganze Zahl größer als oder gleich 1) Speicherzellen 411A in einer Zeile, d. h. insgesamt m x n Speicherzellen 411A, und die Speicherzellen 411A werden in einer Matrix angeordnet. In 11 werden auch Adressen der Speicherzellen 411A dargestellt. Beispielsweise stellt [i,j] eine Speicherzelle 411A dar, die sich in der i-ten Zeile und der j-ten Spalte befindet.
  • Außerdem beinhaltet das in 11 dargestellte Zellenarray 401 m Leitungen WL, die elektrisch mit einer Wortleitungstreiberschaltung 322 verbunden sind. Eine Leitung WL[1] ist elektrisch mit den Speicherzellen 411A in der ersten Zeile verbunden. In ähnlicher Weise ist die Leitung WL[i] elektrisch mit den Speicherzellen 411A in der i-ten Zeile verbunden.
  • Des Weiteren beinhaltet das in 11 dargestellte Zellenarray 401 zwei Leitungen BIL (eine Leitung BILa und eine Leitung BILb) in einer Spalte. In 11 wird die Leitung BILa in der ersten Spalte als Leitung BILa[1] bezeichnet und wird die Leitung BILb in der j-ten Spalte als Leitung BILb[j] bezeichnet.
  • Speicherzellen 411A, die in ungeradzahligen Zeilen angeordnet werden, sind elektrisch mit einer der Leitungen BILa und BILb verbunden, und Speicherzellen 411A, die in geradzahligen Zeilen angeordnet werden, sind elektrisch mit der anderen der Leitungen BILa und BILb verbunden.
  • Außerdem sind die Leitung BILa und die Leitung BILb elektrisch mit einer Vorladeschaltung 332, einer Verstärkerschaltung 333 und einer Eingabe-/Ausgabeschaltung 334 verbunden, die in jeder Spalte bereitgestellt werden. Des Weiteren ist die Eingabe-/Ausgabeschaltung 334 in jeder Spalte elektrisch mit einer Leitung SALa und einer Leitung SALb verbunden. In 11 wird die Vorladeschaltung 332 in der ersten Spalte als Vorladeschaltung 332[1] bezeichnet und wird die Vorladeschaltung 332 in der j-ten Spalte als Vorladeschaltung 332[j] bezeichnet. Auch die Verstärkerschaltung 333 und die Eingabe-/Ausgabeschaltung 334 werden auf ähnliche Weise bezeichnet. Es sei angemerkt, dass eine Bitleitungstreiberschaltung 330 einen Spaltendecoder 331 (siehe 8) beinhaltet.
  • <Schaltungskonfigurationsbeispiel>
  • 12 stellt ein Schaltungskonfigurationsbeispiel einer Speicherzelle 411A, einer Vorladeschaltung 332, einer Verstärkerschaltung 333 und einer Eingabe-/Ausgabeschaltung 334 in der J-ten Spalte dar.
  • [Vorladeschaltung 332]
  • Die Vorladeschaltung 332[j] beinhaltet n-Kanal-Transistoren Tr21 bis Tr23. Es sei angemerkt, dass die Transistoren Tr 21 bis Tr 23 p-Kanal-Transistoren sein können. Ein Anschluss von Source und Drain des Transistors Tr21 ist mit der Leitung BILa[j] verbunden, und der andere Anschluss von Source und Drain des Transistors Tr21 ist mit einer Leitung PRE verbunden. Ein Anschluss von Source und Drain des Transistors Tr22 ist mit der Leitung BILb[j] verbunden, und der andere Anschluss von Source und Drain des Transistors Tr22 ist mit der Leitung PRE verbunden. Ein Anschluss von Source und Drain des Transistors Tr23 ist mit der Leitung BILa[j] verbunden, und der andere Anschluss von Source und Drain des Transistors Tr23 ist mit der Leitung BILb[j] verbunden. Ein Gate des Transistors Tr21, ein Gate des Transistors Tr22 und ein Gate des Transistors Tr23 sind mit einer Leitung PL verbunden. Die Vorladeschaltung 332[j] weist eine Funktion zur Initialisierung der Potentiale der Leitung BILa[j] und der Leitung BILb[j] auf.
  • [Verstärkerschaltung 333]
  • Die Verstärkerschaltung 333[j] beinhaltet p-Kanal-Transistoren Tr31 und Tr32 sowie n-Kanal-Transistoren Tr33 und Tr34. Ein Anschluss von Source und Drain des Transistors Tr31 ist mit einer Leitung SP verbunden, und der andere Anschluss von Source und Drain des Transistors Tr31 ist mit einem Gate des Transistors Tr32, einem Gate des Transistors Tr34 und der Leitung BILa[j] verbunden. Ein Anschluss von Source und Drain des Transistors Tr33 ist mit dem Gate des Transistors Tr32, dem Gate des Transistors Tr34 und der Leitung BILa[j] verbunden, und der andere Anschluss von Source und Drain des Transistors Tr33 ist mit einer Leitung SN verbunden. Ein Anschluss von Source und Drain des Transistors Tr32 ist mit der Leitung SP verbunden, und der andere Anschluss von Source und Drain des Transistors Tr32 ist mit einem Gate des Transistors Tr31, einem Gate des Transistors Tr33 und der Leitung BILb[j] verbunden. Ein Anschluss von Source und Drain des Transistors Tr34 ist mit dem Gate des Transistors Tr31, dem Gate des Transistors Tr33 und der Leitung BILb[j] verbunden, und der andere Anschluss von Source und Drain des Transistors Tr34 ist mit der Leitung SN verbunden. Die Verstärkerschaltung 333[j] weist eine Funktion zum Verstärken der Potentiale der Leitung BILa[j] und der Leitung BILb[j] auf. Es sei angemerkt, dass die Verstärkerschaltung 333[j] als Latch-Leseverstärker dient.
  • [Eingabe-/Ausgabeschaltung 334]
  • Die Eingabe-/Ausgabeschaltung 334[j] beinhaltet n-Kanal-Transistoren Tr41 und Tr42. Es sei angemerkt, dass die Transistoren Tr41 und Tr42 p-Kanal-Transistoren sein können. Ein Anschluss von Source und Drain des Transistors Tr41 ist mit der Leitung BILa[j] verbunden, und der andere Anschluss von Source und Drain des Transistors Tr41 ist mit der Leitung SALa[j] verbunden. Ein Anschluss von Source und Drain des Transistors Tr42 ist mit der Leitung BILb[j] verbunden, und der andere Anschluss von Source und Drain des Transistors Tr42 ist mit der Leitung SALb[j] verbunden. Ein Gate des Transistors Tr41 und ein Gate des Transistors Tr42 sind mit einer Leitung CSEL verbunden.
  • Die Eingabe-/Ausgabeschaltung 334[j] weist eine Funktion zum Steuern der elektrischen Verbindung zwischen der Leitung BILa[j] und der Leitung SALa[j] sowie der elektrischen Verbindung zwischen der Leitung BILb[j] und der Leitung SALb[j] gemäß einem Potential auf, das der Leitung CSEL zugeführt wird. Das heißt, dass es durch die Eingabe-/Ausgabeschaltung 334[j] ausgewählt werden kann, ob ein Potential an die Leitung SALa[j] und die Leitung SALb[j] ausgegeben wird oder nicht.
  • Die Leitung SP, die Leitung SN, die Leitung CSEL, die Leitung PRE und die Leitung PL weisen jeweils eine Funktion zum Übertragen eines Signals zum Steuern des Betriebs der Vorladeschaltung 332, der Verstärkerschaltung 333 und der Eingabe-/Ausgabeschaltung 334 auf. Die Leitung SP, die Leitung SN, die Leitung CSEL, die Leitung PRE und die Leitung PL sind mit der in 8 dargestellten Steuerlogikschaltung 360 verbunden. Die Steuerlogikschaltung 360 weist eine Funktion zum Zuführen eines Steuersignals zu der Leitung SP, der Leitung SN, der Leitung CSEL, der Leitung PRE und der Leitung PL auf.
  • <Betriebsbeispiel>
  • Anhand einer Speicherzelle 411A[i,j], der Vorladeschaltung 332[j], der Verstärkerschaltung 333[j] und der Eingabe-/Ausgabeschaltung 334[j], die in 12 dargestellt sind, werden Betriebsmodi der Speichervorrichtung 300 beschrieben. Es wird angenommen, dass die Speichervorrichtung 300 bei 20 °C betrieben wird. Demzufolge wird es angenommen, dass einer Leitung BGL eine Spannung von -3 V von der Halbleitervorrichtung 100 zugeführt wird.
  • [Lesemodus]
  • Zuerst wird ein Betriebsbeispiel der Verstärkerschaltung 333[j], in dem Daten von der Speicherzelle 411A[i,j] gelesen werden, anhand eines Zeitdiagramms in 13 beschrieben.
  • [Periode T11]
  • In einer Periode T11 wird die Vorladeschaltung 332[j] betrieben und werden die Potentiale der Leitung BILa[j] und der Leitung BILb[j] initialisiert. Insbesondere wird das Potential der Leitung PL auf den hohen Pegel (VH PL) eingestellt, so dass die Transistoren Tr21 bis Tr23 eingeschaltet werden. Folglich wird der Leitung BILa[j] und der Leitung BILb[j] das Potential Vpre der Leitung PRE zugeführt. Es sei angemerkt, dass das Potential Vpre beispielsweise auf (VH_SP + VL_SN)/2 eingestellt werden kann.
  • Es sei angemerkt, dass in der Periode T11 das Potential der Leitung CSEL auf einem niedrigen Pegel (VL_CSEL) ist und der Transistor Tr41 und der Transistor Tr42 in der Eingabe-/Ausgabeschaltung 334[j] ausgeschaltet sind. Außerdem ist das Potential der Leitung WL[i] auf einem niedrigen Pegel (VL WL) und ist der Transistor M11 in der Speicherzelle 411A[i,j] ausgeschaltet. In ähnlicher Weise ist, obwohl in 13 nicht dargestellt, das Potential einer Leitung WL[i + 1] auf einem niedrigen Pegel (VL WL) und ist der Transistor M11 in einer Speicherzelle 411A[i + 1,j] ausgeschaltet. Des Weiteren sind Potentiale der Leitung SP und der Leitung SN auf dem Potential Vpre und befindet sich die Verstärkerschaltung 333[j] in einem angehaltenen Zustand.
  • [Periode T12]
  • In einer Periode T12 wird das Potential der Leitung PL auf den niedrigen Pegel (VL_PL) eingestellt, so dass die Transistoren Tr21 bis Tr23 ausgeschaltet werden. Zudem wird die Leitung WL[i] ausgewählt. Insbesondere wird das Potential der Leitung WL[i] auf den hohen Pegel (VH WL) eingestellt, wodurch der Transistor M11 in der Speicherzelle 411A[i,j] eingeschaltet wird. Folglich wird in der Speicherzelle 411A[i,j] die elektrische Verbindung zwischen der Leitung BILa[j] und dem Kondensator Cs über den Transistor M11 hergestellt, so dass das Potential der Leitung BILa[j] gemäß der in dem Kondensator Cs gehaltenen Ladungsmenge geändert wird.
  • 13 stellt ein Beispiel dar, in dem Daten „1“ in der Speicherzelle 411A[i,j] gespeichert werden und die Menge der in dem Kondensator Cs akkumulierten Ladungen groß ist. Insbesondere werden in dem Fall, in dem die Menge der in dem Kondensator Cs akkumulierten Ladungen groß ist, Ladungen von dem Kondensator Cs in die Leitung BILa[j] abgegeben, wodurch das Potential der Leitung BILa[j] von dem Potential Vpre um ΔV1 erhöht wird. Andererseits fließen in dem Fall, in dem Daten „0“ in der Speicherzelle 411A[i,j] gespeichert werden und die Menge der in dem Kondensator Cs akkumulierten Ladungen klein ist, Ladungen von der Leitung BILa[j] in den Kondensator Cs, wodurch das Potential der Leitung BILa[j] um ΔV2 verringert wird (nicht dargestellt).
  • Es sei angemerkt, dass in der Periode T12 das Potential der Leitung CSEL auf einem niedrigen Pegel (VL_CSEL) ist und der Transistor Tr41 und der Transistor Tr42 in der Eingabe-/Ausgabeschaltung 334[j] ausgeschaltet sind. Des Weiteren sind Potentiale der Leitung SP und der Leitung SN auf dem Potential Vpre und bleibt die Verstärkerschaltung 333[j] in einem angehaltenen Zustand.
  • [Periode T13]
  • In einer Periode T13 wird das Potential der Leitung SP auf den hohen Pegel (VH_SP) geändert und wird das Potential der Leitung SN auf den niedrigen Pegel (VL_SN) geändert. Folglich wird die Verstärkerschaltung 333[j] in einen Betriebszustand versetzt. Die Verstärkerschaltung 333[j] weist eine Funktion zum Verstärken einer Potentialdifferenz (ΔV1 in 13) zwischen der Leitung BILa[j] und der Leitung BILb[j] auf. Indem die Verstärkerschaltung 333[j] in einen Betriebszustand versetzt wird, nähert sich das Potential der Leitung BILa[j] von Vpre + ΔV1 dem Potential der Leitung SP (VH_SP). Außerdem nähert sich das Potential der Leitung BILb[j] von Vpre dem Potential der Leitung SN (VL_SN).
  • Es sei angemerkt, dass in dem Fall, in dem das Potential der Leitung BILa[j] beim Anfang der Periode T13 Vpre - ΔV2 ist, die Verstärkerschaltung 333[j] in einen Betriebszustand versetzt wird, wodurch sich das Potential der Leitung BILa[j] von Vpre - ΔV2 dem Potential der Leitung SN (VL_SN) nähert. Außerdem nähert sich das Potential der Leitung BILb[j] von dem Potential Vpre dem Potential der Leitung SP (VH_SP).
  • Außerdem ist in der Periode T13 das Potential der Leitung PL auf einem niedrigen Pegel (VL_PL) und sind die Transistoren Tr21 bis Tr23 in der Vorladeschaltung 332[j] ausgeschaltet. Außerdem ist das Potential der Leitung CSEL auf einem niedrigen Pegel (VL _CSEL) und sind der Transistor Tr41 und der Transistor Tr42 in der Eingabe-/Ausgabeschaltung 334[j] ausgeschaltet. Außerdem ist das Potential der Leitung WL[i] auf einem hohen Pegel (VH WL) und ist der Transistor M11 in der Speicherzelle 411A[i,j] eingeschaltet. Folglich wird in der Speicherzelle 411A[i,j] eine Ladungsmenge gemäß dem Potential der Leitung BILa[j] (VH_SP) in dem Kondensator Cs akkumuliert.
  • [Periode T14]
  • In einer Periode T14 wird das Potential der Leitung CSEL gesteuert, wodurch die Eingabe-/Ausgabeschaltung 334[j] eingeschaltet wird. Insbesondere wird das Potential der Leitung CSEL auf den hohen Pegel (VH_CSEL) eingestellt, wodurch der Transistor Tr41 und der Transistor Tr42 eingeschaltet werden. Folglich wird der Leitung SALa[j] das Potential der Leitung BILa[j] zugeführt und wird der Leitung SALb[j] das Potential der Leitung BILb[j] zugeführt.
  • Es sei angemerkt, dass in der Periode T14 das Potential der Leitung PL auf einem niedrigen Pegel (VL_PL) ist und die Transistoren Tr21 bis Tr23 in der Vorladeschaltung 332[j] ausgeschaltet sind. Außerdem ist das Potential der Leitung WL[i] auf einem hohen Pegel (VH WL) und ist der Transistor M11 in der Speicherzelle 411A[i,j] eingeschaltet. Außerdem ist das Potential der Leitung SP auf einem hohen Pegel (VH_SP), ist das Potential der Leitung SN auf einem niedrigen Pegel (VL_SN) und befindet sich die Verstärkerschaltung 333[j] in einem Betriebszustand. Folglich wird in der Speicherzelle 411A[i,j] eine Ladung gemäß dem Potential der Leitung BILa[j] (VH_SP) in dem Kondensator Cs akkumuliert.
  • [Periode T15]
  • In einer Periode T15 wird das Potential der Leitung CSEL gesteuert, wodurch die Eingabe-/Ausgabeschaltung 334[j] ausgeschaltet wird. Insbesondere wird das Potential der Leitung CSEL auf den niedrigen Pegel (VL _CSEL) eingestellt, wodurch der Transistor Tr41 und der Transistor Tr42 ausgeschaltet werden.
  • Außerdem wird die Leitung WL[i] in der Periode T15 nicht ausgewählt. Insbesondere wird das Potential der Leitung WL[i] auf den niedrigen Pegel (VL WL) eingestellt. Folglich wird der Transistor in der Speicherzelle 411A[i,j] ausgeschaltet. Dadurch wird eine Ladungsmenge gemäß dem Potential der Leitung BILa (VH_SP) in dem Kondensator Cs in der Speicherzelle 411A[i,j] gehalten. Demzufolge werden Daten auch nach dem Lesen von Daten in der Speicherzelle 411A[i,j] gehalten.
  • Es sei angemerkt, dass selbst dann, wenn in der Periode T15 die Eingabe-/Ausgabeschaltung 334[j] ausgeschaltet wird, die Potentiale der Leitung BILa[j] und der Leitung BILb[j] durch die Verstärkerschaltung 333[j] gehalten werden, solange sich die Verstärkerschaltung 333[j] in einem Betriebszustand befindet. Deshalb weist die Verstärkerschaltung 333[j] eine Funktion auf, Daten, die von der Speicherzelle 411A[i,j] gelesen werden, vorübergehend zu halten.
  • Durch den vorstehend beschriebenen Betrieb können Daten von der Speicherzelle 411A[i,j] gelesen werden. Die gelesenen Daten werden der Ausgangsschaltung 340 (siehe 8) über die Leitung SALa[j] und/oder die Leitung SALb[j] zugeführt. Es sei angemerkt, dass das Lesen von Daten von der Speicherzelle 411A[i + 1,j] auf ähnliche Weise wie dasjenige von der Speicherzelle 411A[i,j] durchgeführt werden kann.
  • [Schreibmodus]
  • Als Nächstes wird ein Betriebsbeispiel der Verstärkerschaltung 333[j], in dem Daten in die Speicherzelle 411A[i,j] geschrieben werden, anhand eines Zeitdiagramms in 14 beschrieben. Daten können auf Basis des vorstehenden Prinzips in die Speicherzelle 411A[i + 1,j] geschrieben werden.
  • [Periode T21]
  • In einer Periode T21 werden die Transistoren Tr21 bis Tr23 in der Vorladeschaltung 332[j] eingeschaltet, so dass die Potentiale der Leitung BILa[j] und der Leitung BILb[j] initialisiert werden. Insbesondere wird das Potential der Leitung PL auf den hohen Pegel (VH_PL) eingestellt, so dass die Transistoren Tr21 bis Tr23 eingeschaltet werden. Folglich wird der Leitung BILa[j] und der Leitung BILb[j] das Potential Vpre der Leitung PRE zugeführt. Es sei angemerkt, dass das Potential Vpre beispielsweise auf (VH_SP + VL_SN)/2 eingestellt werden kann.
  • [Periode T22]
  • In einer Periode T22 wird danach das Potential der Leitung PL auf den niedrigen Pegel (VL PL) eingestellt, so dass die Transistoren Tr21 bis Tr23 ausgeschaltet werden. Zudem wird die Leitung WL[i] ausgewählt, die mit der Speicherzelle 411A[i,j], in die Daten geschrieben werden, verbunden ist. Insbesondere wird das Potential der Leitung WL[i] auf den hohen Pegel (VH WL) eingestellt, wodurch der Transistor M11 in der Speicherzelle 411A[i,j] eingeschaltet wird. Folglich wird in der Speicherzelle 411A[i,j] die elektrische Verbindung zwischen der Leitung BILa[j] und dem Kondensator Cs über den Transistor M11 hergestellt.
  • Dabei werden in dem Fall, in dem Daten „1“ in der Speicherzelle 411A[i,j] bereits gespeichert worden sind, Ladungen von dem Kondensator Cs in die Leitung BILa[j] abgegeben, wodurch das Potential der Leitung BILa[j] von dem Potential Vpre um ΔV1 erhöht wird.
  • [Periode T23]
  • In einer Periode T23 wird das Potential der Leitung SP auf den hohen Pegel (VH_SP) eingestellt, wird das Potential der Leitung SN auf den niedrigen Pegel (VL_SN) eingestellt und wird die Verstärkerschaltung 333[j] in einen Betriebszustand versetzt.
  • [Periode T24]
  • In einer Periode T24 wird das Potential der Leitung CSEL gesteuert, wodurch die Eingabe-/Ausgabeschaltung 334[j] eingeschaltet wird. Folglich wird die elektrische Verbindung zwischen der Leitung BILa[j] und der Leitung SALa[j] hergestellt und wird die elektrische Verbindung zwischen der Leitung BILb[j] und der Leitung SALb[j] hergestellt.
  • Ein Datensignal WDATA wird der Eingabe-/Ausgabeschaltung 334[j] über die Leitung SALa[j] und die Leitung SALb[j] zugeführt. Indem der Leitung SALa[j] und der Leitung SALb[j] ein Schreibpotential, das dem Datensignal WDATA entspricht, zugeführt wird, wird der Leitung BILa[j] und der Leitung BILb[j] über die Eingabe-/Ausgabeschaltung 334[j] das Schreibpotential zugeführt. Beispielsweise wird in dem Fall, in dem Daten „0“ in der Speicherzelle 411A[i,j] gespeichert werden, der Leitung SALa[j] das Potential auf dem niedrigen Pegel (VL_SN) zugeführt und der Leitung SALb[j] das Potential auf dem hohen Pegel (VH SP) zugeführt.
  • Folglich werden die Ein-/Ausschaltzustände der Transistoren Tr31 bis Tr34 in der Verstärkerschaltung 333[j] invertiert, so dass der Leitung BILa[j] das Potential der Leitung SN (VL_SN) zugeführt wird und der Leitung BILb[j] das Potential der Leitung SP (VH_SP) zugeführt wird. Deshalb wird eine Ladungsmenge gemäß dem Potential (VL_SN), das Daten „0“ darstellt, in dem Kondensator Cs akkumuliert. Durch diesen Vorgang können Daten in die Speicherzelle 411A[i,j] geschrieben werden.
  • [Periode T25]
  • In einer Periode T25 wird die Leitung WL[i] nicht ausgewählt. Folglich wird die Ladung, die in die Speicherzelle 411A[i,j] geschrieben wird, gehalten. Außerdem wird das Potential der Leitung CSEL auf den niedrigen Pegel (VL _CSEL) eingestellt, wodurch der Transistor Tr41 und der Transistor Tr42 ausgeschaltet werden.
  • Es sei angemerkt, dass selbst dann, wenn nach der Zufuhr des Potentials der Leitung SALa[j] zur Leitung BILa[j] der Transistor Tr41 und der Transistor Tr42 in der Eingabe-/Ausgabeschaltung 334[j] ausgeschaltet werden, die Potentiale der Leitung BILa[j] und der Leitung BILb[j] durch die Verstärkerschaltung 333[j] gehalten werden, solange sich die Verstärkerschaltung 333[j] in einem Betriebszustand befindet. Deshalb können der Transistor Tr41 und der Transistor Tr42 entweder vor oder nach dem Auswählen der Leitung WL[i] von einem Einschaltzustand in einen Ausschaltzustand umgeschaltet werden.
  • Durch den vorstehenden Vorgang können Daten in die Speicherzelle 411A[i,j] geschrieben werden. Es sei angemerkt, dass das Schreiben von Daten in die Speicherzelle 411A[i + 1,j] auf ähnliche Weise wie dasjenige in die Speicherzelle 411A[i,j] durchgeführt werden kann.
  • [Aktualisierungsmodus]
  • Um Daten, die in die Speicherzelle 411A[i,j] geschrieben worden sind, zu halten, wird ein Aktualisierungsvorgang (Überschreibvorgang) in bestimmten regelmäßigen Abständen durchgeführt. Ein Betriebsbeispiel der Verstärkerschaltung 333[j] bei einem Aktualisierungsvorgang wird anhand eines Zeitdiagramms in 15 beschrieben. Es sei angemerkt, dass ein Aktualisierungsvorgang auf Basis des vorstehenden Prinzips durchgeführt werden kann.
  • [Periode T31]
  • In einer Periode T31 werden die Transistoren Tr21 bis Tr23 in der Vorladeschaltung 332[j] eingeschaltet, so dass die Potentiale der Leitung BILa[j] und der Leitung BILb[j] initialisiert werden. Insbesondere wird das Potential der Leitung PL auf den hohen Pegel (VH_PL) eingestellt, so dass die Transistoren Tr21 bis Tr23 eingeschaltet werden. Folglich wird der Leitung BILa[j] und der Leitung BILb[j] das Potential Vpre der Leitung PRE zugeführt.
  • [Periode T32]
  • In einer Periode T32 wird das Potential der Leitung PL auf den niedrigen Pegel (VL_PL) eingestellt, so dass die Transistoren Tr21 bis Tr23 ausgeschaltet werden. Zudem wird die Leitung WL[i] ausgewählt, die mit der Speicherzelle 411A[i,j], in die Daten geschrieben werden, verbunden ist. Insbesondere wird das Potential der Leitung WL[i] auf den hohen Pegel (VH WL) eingestellt, wodurch der Transistor M11 in der Speicherzelle 411A[i,j] eingeschaltet wird. Folglich wird in der Speicherzelle 411A[i,j] die elektrische Verbindung zwischen der Leitung BILa[j] und dem Kondensator Cs über den Transistor M11 hergestellt.
  • Dabei werden in dem Fall, in dem Daten „1“ in der Speicherzelle 411A[i,j] bereits gespeichert worden sind, Ladungen von dem Kondensator Cs in die Leitung BILa[j] abgegeben, wodurch das Potential der Leitung BILa[j] von dem Potential Vpre um ΔV1 erhöht wird.
  • [Periode T33]
  • In einer Periode T33 wird das Potential der Leitung SP auf den hohen Pegel (VH_SP) eingestellt, wird das Potential der Leitung SN auf den niedrigen Pegel (VL_SN) eingestellt und wird die Verstärkerschaltung 333[j] in einen Betriebszustand versetzt. Indem die Verstärkerschaltung 333[j] in einen Betriebszustand versetzt wird, nähert sich das Potential der Leitung BILa[j] von Vpre + ΔV1 dem Potential der Leitung SP (VH_SP). Außerdem nähert sich das Potential der Leitung BILb[j] von Vpre dem Potential der Leitung SN (VL SN). Es sei angemerkt, dass in dieser Beschreibung und dergleichen die Zeit zur Periode T33 als „Schreibzeit“ bezeichnet wird.
  • [Periode T34]
  • In einer Periode T34 wird die Leitung WL[i] nicht ausgewählt. Insbesondere wird das Potential der Leitung WL[i] auf den niedrigen Pegel (VL WL) eingestellt, wodurch der Transistor in der Speicherzelle 411A[i,j] ausgeschaltet wird. Folglich wird eine Ladungsmenge gemäß dem Potential der Leitung BILa (VH_SP) in dem Kondensator Cs in der Speicherzelle 411A[i,j] gehalten.
  • Bei dem Aktualisierungsmodus wird kein Lesen oder Schreiben von Daten durchgeführt, deshalb kann die Eingabe-/Ausgabeschaltung 334[j] ausgeschaltet bleiben. Deshalb kann der Aktualisierungsmodus in einer kürzeren Periode als der Lesemodus und der Schreibmodus durchgeführt werden. Es sei angemerkt, dass der Aktualisierungsmodus der Speicherzelle 411A[i + 1,j] auf ähnliche Weise wie derjenige der Speicherzelle 411A[i,j] durchgeführt werden kann.
  • [NV-Modus]
  • Indem ein OS-Transistor für den Transistor M11 verwendet wird, kann in der Periode, in der das Lesen und Schreiben von Daten nicht durchgeführt werden müssen, die Stromzufuhr zu einem Teil der oder der gesamten Peripherieschaltung 311 und dem Zellenarray 401 unterbrochen werden. Dabei wird die Speichervorrichtung 300 vorzugsweise in einem NV-Modus (Non-volatile mode bzw. einem nichtflüchtigen Modus) betrieben. Ein Betriebsbeispiel des NV-Modus wird anhand eines Zeitdiagramms in 16 beschrieben.
  • [Periode T41]
  • In einer Periode T41 werden die Transistoren Tr21 bis Tr23 in der Vorladeschaltung 332[j] eingeschaltet, so dass die Potentiale der Leitung BILa[j] und der Leitung BILb[j] initialisiert werden. Insbesondere wird das Potential der Leitung PL auf den hohen Pegel (VH_PL) eingestellt, so dass die Transistoren Tr21 bis Tr23 eingeschaltet werden. Folglich wird der Leitung BILa[j] und der Leitung BILb[j] das Potential Vpre der Leitung PRE zugeführt. Es sei angemerkt, dass die Periode T41 der Periode T31 bei dem Aktualisierungsmodus entspricht.
  • [Periode T42]
  • In einer Periode T42 wird das Potential der Leitung PL auf den niedrigen Pegel (VL_PL) eingestellt, so dass die Transistoren Tr21 bis Tr23 ausgeschaltet werden. Zudem wird die Leitung WL[i] ausgewählt, die mit der Speicherzelle 411A[i,j], in die Daten geschrieben werden, verbunden ist. Insbesondere wird das Potential der Leitung WL[i] auf den hohen Pegel (VH WL) eingestellt, wodurch der Transistor M11 in der Speicherzelle 411A[i,j] eingeschaltet wird. Folglich wird in der Speicherzelle 411A[i,j] die elektrische Verbindung zwischen der Leitung BILa[j] und dem Kondensator Cs über den Transistor M11 hergestellt.
  • Dabei werden in dem Fall, in dem Daten „1“ in der Speicherzelle 411A[i,j] bereits gespeichert worden sind, Ladungen von dem Kondensator Cs in die Leitung BILa[j] abgegeben, wodurch das Potential der Leitung BILa[j] von dem Potential Vpre um ΔV1 erhöht wird. Es sei angemerkt, dass die Periode T42 der Periode T32 bei dem Aktualisierungsmodus entspricht.
  • [Periode T43]
  • In einer Periode T43 wird das Potential der Leitung SP auf den hohen Pegel (VH SP) eingestellt, wird das Potential der Leitung SN auf den niedrigen Pegel (VL SN) eingestellt und wird die Verstärkerschaltung 333[j] in einen Betriebszustand versetzt. Indem die Verstärkerschaltung 333[j] in einen Betriebszustand versetzt wird, nähert sich das Potential der Leitung BILa[j] von Vpre + ΔV1 dem Potential der Leitung SP (VH_SP). Außerdem nähert sich das Potential der Leitung BILb[j] von Vpre dem Potential der Leitung SN (VL_SN). Es sei angemerkt, dass die Periode T43 der Periode T33 bei dem Aktualisierungsmodus entspricht. Deshalb entspricht bei dem NV-Modus die Zeit zur Periode T43 der „Schreibzeit“.
  • Hier ist die Schreibzeit bei dem NV-Modus länger als die Schreibzeit bei dem Aktualisierungsmodus, damit eine Ladungsmenge, die Daten entspricht, in dem Kondensator Cs sicher akkumuliert wird. Die Schreibzeit bei dem NV-Modus ist bevorzugt länger als oder gleich dem 1 ,5-Fachen, bevorzugter länger als oder gleich dem 2-Fachen, noch bevorzugter länger als oder gleich dem 5-Fachen der Schreibzeit bei dem Aktualisierungsmodus. Wenn die Schreibzeit lang ist, kann ein unzureichendes Schreiben von Daten verhindert werden.
  • [Periode T44]
  • In einer Periode T44 wird das Potential der Leitung WL[i] auf den niedrigen Pegel (VL WL) eingestellt, so dass der Transistor in der Speicherzelle 411A[i,j] ausgeschaltet wird. Außerdem wird in dem Fall, in dem die Schwellenspannung des Transistors M11 auf VthM (VthM > 0 V) eingestellt wird, der Leitung BGL unabhängig von der Temperatur beim Betrieb ein Potential zugeführt, das niedriger als oder gleich -VthM, bevorzugt niedriger als oder gleich -2 x VthM, bevorzugter niedriger als oder gleich -3 x VthM ist. Beispielsweise wird in dem Fall, in dem VthM 2 V ist, der Leitung BGL unabhängig von der Temperatur beim Betrieb ein Potential zugeführt, das niedriger als oder gleich -2 V, bevorzugt niedriger als oder gleich -4 V, bevorzugter niedriger als oder gleich -6 V ist. Bei dieser Ausführungsform wird in der Periode T44 der Leitung BGL ein Potential von -7 V zugeführt.
  • Nach der Periode T44 wird die Stromzufuhr zu einem Teil der oder der gesamten Peripherieschaltung 311 und dem Zellenarray 401 unterbrochen.
  • Wenn die Schreibzeit länger als die Schreibzeit bei dem Aktualisierungsmodus ist und der Leitung BGL ein Potential, das niedriger als oder gleich -VthM, bevorzugt niedriger als oder gleich -2 x VthM, bevorzugter niedriger als oder gleich -3 x VthM ist, zugeführt wird, können selbst dann, wenn die Stromzufuhr zu dem Zellenarray 401 unterbrochen wird, die geschriebenen Daten für zehn Jahren oder länger bei 85 °C gehalten werden.
  • Diese Ausführungsform kann in einer geeigneten Kombination mit einer der bei den anderen Ausführungsformen und dergleichen beschriebenen Strukturen implementiert werden.
  • (Ausführungsform 4)
  • Bei dieser Ausführungsform werden Konfigurationsbeispiele und Betriebsbeispiele einer Speichervorrichtung 300A und einer Speichervorrichtung 300B beschrieben, die Daten mit einer Vielzahl von Bits (mehrstufige Daten) in einer Speicherzelle halten können. Die Speichervorrichtung 300A ist ein Modifikationsbeispiel der vorstehend beschriebenen Speichervorrichtung 300. Um eine wiederholte Beschreibung zu verringern, werden hauptsächlich die Teile der Speichervorrichtung 300A beschrieben, die sich von denjenigen der Speichervorrichtung 300 unterscheiden. Für die Teile, die bei dieser Ausführungsform nicht beschrieben werden, kann auf die anderen Ausführungsformen oder allgemeines Fachwissen, das einem Fachmann bekannt ist, verwiesen werden. Bei dieser Ausführungsform wird eine DRAM-Speicherzelle 411A als Speicherzelle 411 verwendet.
  • «Speichervorrichtung 300A»
  • <Konfigurationsbeispiel>
  • In 17 wird ein Blockdiagramm gezeigt, das ein Konfigurationsbeispiel der Speichervorrichtung 300A darstellt. Die Speichervorrichtung 300A weist eine Konfiguration auf, bei der der in 8 dargestellten Speichervorrichtung 300 eine Global-Logikschaltung 350 hinzugefügt wird. Außerdem beinhaltet die Speichervorrichtung 300A eine Bitleitungstreiberschaltung 330A. Die Bitleitungstreiberschaltung 330A weist eine Konfiguration auf, die sich von der Bitleitungstreiberschaltung 330 unterscheidet, die in der Speichervorrichtung 300 enthalten ist.
  • Die Global-Logikschaltung 350 weist eine Funktion zum Halten eines Datensignals WDATA auf, das von außen eingegeben wird. Außerdem weist die Global-Logikschaltung 350 eine Funktion zum Zuführen eines Datensignals WDATA zur Bitleitungstreiberschaltung 330A über eine Leitung SAL auf.
  • Daten, die in der Speicherzelle 411A gespeichert werden, werden durch die Bitleitungstreiberschaltung 330A gelesen und der Global-Logikschaltung 350 zugeführt. Die Global-Logikschaltung 350 weist eine Funktion zum Halten der Daten auf. Außerdem weist die Global-Logikschaltung 350 eine Funktion zum Zuführen der Daten zu einer Ausgangsschaltung 340 auf. Die Ausgangsschaltung 340 weist eine Funktion zum Ausgeben der Daten als digitalen Datensignals RDATA nach außen auf.
  • Die Bitleitungstreiberschaltung 330A, die in der Speichervorrichtung 300A enthalten ist, beinhaltet eine Vorladeschaltung 332, eine Eingabe-/Ausgabeschaltung 334 und eine Signalumwandlungsschaltung 335. Die Signalumwandlungsschaltung 335 beinhaltet einen DAU (Digital-Analog-Umsetzer) 337 und einen ADU (Analog-DigitalUmsetzer) 338.
  • 18 stellt ein Konfigurationsbeispiel des Zellenarrays 401 und der Bitleitungstreiberschaltung 330A in der Speichervorrichtung 300A dar. Das in 18 dargestellte Zellenarray 401 beinhaltet m Speicherzellen 411A in einer Spalte, n Speicherzellen 411A in einer Zeile, d. h. insgesamt m x n Speicherzellen 411A, und die Speicherzellen 411A werden in einer Matrix angeordnet.
  • Außerdem beinhaltet das in 18 dargestellte Zellenarray 401 m Leitungen WL, die elektrisch mit einer Wortleitungstreiberschaltung 322 verbunden sind. Eine Leitung WL[1] ist elektrisch mit den Speicherzellen 411A in der ersten Zeile verbunden. In ähnlicher Weise ist die Leitung WL[i] elektrisch mit den Speicherzellen 411A in der i-ten Zeile verbunden.
  • Außerdem beinhaltet das in 18 dargestellte Zellenarray 401 n Leitungen BIL, die elektrisch mit einer Bitleitungstreiberschaltung 330A verbunden sind. Eine Leitung BIL[1] ist elektrisch mit den Speicherzellen 411A in der ersten Spalte verbunden. In ähnlicher Weise ist die Leitung BIL[j] elektrisch mit den Speicherzellen 411A in der j-ten Spalte verbunden.
  • Die Leitung BIL ist elektrisch mit der Vorladeschaltung 332, der Signalumwandlungsschaltung 335 (dem DAU 337 und dem ADU 338) und der Eingabe-/Ausgabeschaltung 334 verbunden, die in jeder Spalte bereitgestellt werden. In 18 wird die Vorladeschaltung 332 in der ersten Spalte als Vorladeschaltung 332[1] bezeichnet und wird die Vorladeschaltung 332 in der j-ten Spalte als Vorladeschaltung 332[j] bezeichnet, wie in 11 oder dergleichen. Auch die Signalumwandlungsschaltung 335, die Eingabe-/Ausgabeschaltung 334 und dergleichen werden auf ähnliche Weise bezeichnet.
  • Die Eingabe-/Ausgabeschaltung 334, die in der Speichervorrichtung 300A enthalten ist, weist eine Funktion zum Bestimmen des Betriebs der Signalumwandlungsschaltung 335 auf. Die Eingabe-/Ausgabeschaltung 334 weist eine Funktion auf, das Lesen von Daten, die in der Speicherzelle 411A gespeichert sind, und das Schreiben von Daten, die in der Speicherzelle 411A gespeichert werden, gemäß dem Betriebsmodus umzuschalten. Die Eingabe-/Ausgabeschaltung 334 ist über die Leitung SAL elektrisch mit der Global-Logikschaltung 350 verbunden.
  • Es sei angemerkt, dass der Betrieb der Vorladeschaltung 332, der Signalumwandlungsschaltung 335, der Eingabe-/Ausgabeschaltung 334 oder dergleichen durch eine Steuerlogikschaltung 360 (siehe 17) gesteuert werden kann.
  • 19 stellt ein ausführlicheres Konfigurationsbeispiel des Zellenarrays 401 und der Bitleitungstreiberschaltung 330A dar. 19 stellt neun Speicherzellen 411A von der i-ten Zeile und der j-ten Spalte bis i + 2-ten Zeile und j + 2-ten Spalte sowie einen Teil der Bitleitungstreiberschaltung 330A dar, der jeder von der j-ten Spalte bis j + 2-ten Spalte entspricht.
  • Die Vorladeschaltung 332[j] ist elektrisch mit der Leitung BIL[j] verbunden. Die Vorladeschaltung 332[j] weist eine Funktion zum Vorladen der Leitung BIL[j] auf. Die Eingabe-/Ausgabeschaltung 334[j] weist eine Funktion zum Bestimmen des Betriebs des DAU 337[j] und des ADU 338[j] gemäß dem Betriebsmodus auf. Insbesondere wird in dem Fall, in dem der Betrieb in dem Schreibmodus durchgeführt wird, der DAU 337[j] betrieben und wird der ADU 338[j] gestoppt.
  • Ein Eingangsanschluss des DAU 337[j] ist elektrisch mit der Eingabe-/Ausgabeschaltung 334[j] verbunden, und ein Ausgangsanschluss des DAU 337[j] ist elektrisch mit der Leitung BIL[j] verbunden. Ein Eingangsanschluss des ADU 338[j] ist elektrisch mit der Leitung BIL[j] verbunden, und ein Ausgangsanschluss des ADU 338[j] ist elektrisch mit der Eingabe-/Ausgabeschaltung 334[j] verbunden.
  • Es sei angemerkt, dass eine Verstärkerschaltung zwischen der Leitung BIL[j] und dem ADU 338[j] bereitgestellt werden kann.
  • Der DAU 337[j] weist eine Funktion zum Umwandeln von digitalen k-Bit-Daten (k ist eine ganze Zahl größer als oder gleich 2), die von der Eingabe-/Ausgabeschaltung 334 zugeführt werden, in mehrstufige Daten (analoge Daten) auf. Der ADU 338[j] weist eine Funktion zum Umwandeln von mehrstufigen Daten (analogen Daten), die in der Speicherzelle 411A[i,j] gespeichert sind, in digitale k-Bit-Daten auf.
  • <Betriebsbeispiel>
  • Anschließend wird der Betriebsmodus der Speichervorrichtung 300A beschrieben. Es wird angenommen, dass die Speichervorrichtung 300A bei 20 °C betrieben wird. Demzufolge wird es angenommen, dass der Leitung BGL eine Spannung von -3 V von der Halbleitervorrichtung 100 zugeführt wird.
  • [Lesemodus]
  • Als Nächstes wird ein Betriebsbeispiel der Bitleitungstreiberschaltung 330A, in dem Daten von der Speicherzelle 411A[i,j] gelesen werden, anhand eines Zeitdiagramms in 20 beschrieben. Außerdem wird eine Ladungsmenge, die Daten „1010“ entspricht, aus digitalen 4-Bit- (16-stufigen) Daten in dem Kondensator Cs der Speicherzelle 411A[i,j] gehalten.
  • [Periode T51]
  • In einer Periode T51 wird die Vorladeschaltung 332[j] betrieben und wird das Potential der Leitung BIL[j] initialisiert. Insbesondere wird der Leitung BIL[j] das Potential Vpre zugeführt. Es sei angemerkt, dass bei dieser Ausführungsform das Potential Vpre ein durchschnittliches Potential des höchsten Potentials (VH_DA) und des niedrigsten Potentials (VL DA) ist, die von dem DAU 337[j] ausgegeben werden. Das heißt, dass Vpre = (VH_DA + VL_DA)/2 gilt.
  • In der Periode T51 ist das Potential der Leitung WL[i] auf einem niedrigen Pegel (VL WL) und ist der Transistor M11 ausgeschaltet. Außerdem befinden sich der DAU 337[j], der ADU 338[j] und die Eingabe-/Ausgabeschaltung 334[j] in einem angehaltenen Zustand. Es sei angemerkt, dass, obwohl in 20 nicht dargestellt, auch die Potentiale der anderen Leitungen WL als der Leitung WL[i] auf VL_WL sind.
  • [Periode T52]
  • In einer Periode T52 wird die Vorladeschaltung 332[j] gestoppt und wird die Leitung WL[i] ausgewählt. Insbesondere wird das Potential der Leitung WL[i] auf den hohen Pegel (VH WL) eingestellt, wodurch der Transistor M11 in der Speicherzelle 411A[i,j] eingeschaltet wird. Folglich wird in der Speicherzelle 411A[i,j] die elektrische Verbindung zwischen der Leitung BIL[j] und dem Kondensator Cs über den Transistor M11 hergestellt, so dass das Potential der Leitung BIL[j] gemäß der in dem Kondensator Cs gehaltenen Ladungsmenge geändert wird.
  • In 20 wird eine Ladungsmenge, die Daten „1010“ entspricht, in dem Kondensator Cs der Speicherzelle 411A[i,j] gehalten. Ladungen werden von dem Kondensator Cs in die Leitung BIL[j] abgegeben, wodurch das Potential der Leitung BIL[j] von dem Potential Vpre um ΔV1 erhöht wird. Es sei angemerkt, dass in Abhängigkeit von einer Ladungsmenge, die in dem Kondensator Cs gehalten ist, das Potential der Leitung BIL[j] verringert werden könnte. Der Transistor M11 wird eingeschaltet, wodurch das Potential des Kondensators Cs der Speicherzelle 411A[i,j] gleich dem Potential der Leitung BIL[j] ist. Außerdem wird der Betrieb der Eingabe-/Ausgabeschaltung 334[j] gestartet.
  • [Periode T53]
  • In einer Periode T53 wird der Betrieb des ADU 338[j] gestartet. Außerdem kann in der Periode T53 das Potential der Leitung WL[i] auf VL_WL eingestellt werden.
  • [Periode T54]
  • In einer Periode T54 wandelt der ADU 338[j] das Potential der Leitung BIL[j] in digitale Daten um und gibt die digitalen Daten an die Leitung SAL[j] aus.
  • [Periode T55]
  • In einer Periode T55 wird die Leitung WL[i] nicht ausgewählt. Insbesondere wird das Potential der Leitung WL[i] auf den niedrigen Pegel (VL WL) eingestellt. Außerdem wird der Betrieb des ADU 338[j] und der Eingabe-/Ausgabeschaltung 334[j] gestoppt.
  • Durch den vorstehend beschriebenen Betrieb können Daten von der Speicherzelle 411A[i,j] gelesen werden. Die gelesenen Daten werden der Global-Logikschaltung 350 über die Leitung SAL[j] zugeführt. Wie vorstehend beschrieben, weist die Global-Logikschaltung 350 eine Funktion zum Halten der Daten und zum Zuführen der Daten zur Ausgangsschaltung 340 auf. Die Daten werden über die Ausgangsschaltung 340 als Datensignal RDATA nach außen ausgegeben.
  • Wenn der Betrieb in dem Lesemodus durchgeführt wird, wird die Ladungsmenge geändert, die in der Speicherzelle 411A[i,j] gehalten wird. Das heißt, dass Daten, die in der Speicherzelle 411A[i,j] gespeichert werden, verloren werden.
  • Damit die verlorenen Daten wiederhergestellt werden, wird die Speichervorrichtung 300A nach dem Betrieb in dem Lesemodus in einem nachstehend beschriebenen Schreibmodus betrieben. Insbesondere werden bei dem Betrieb in dem Lesemodus Daten der Speicherzelle 411A[i,j], die in der Global-Logikschaltung 350 gehalten werden, in die Speicherzelle 411A[i,j] wieder geschrieben.
  • [Schreibmodus]
  • Als Nächstes wird ein Betriebsbeispiel der Bitleitungstreiberschaltung 330A, in dem Daten in die Speicherzelle 411A[i,j] geschrieben werden, anhand eines Zeitdiagramms in 21 beschrieben. Bei dieser Ausführungsform wird eine Ladungsmenge, die Daten „1010“ entspricht, aus digitalen 4-Bit- (16-stufigen) Daten in den Kondensator Cs der Speicherzelle 411A[i,j] geschrieben.
  • [Periode T61]
  • In einer Periode T61 wird die Vorladeschaltung 332[j] betrieben und wird das Potential der Leitung BIL[j] initialisiert. Insbesondere wird der Leitung BIL[j] das Potential Vpre zugeführt. Zudem wird die Leitung WL[i] ausgewählt, so dass der Transistor M11 eingeschaltet wird. Folglich wird auch das Potential des Kondensators Cs der Speicherzelle 411A[i,j] zum Potential Vpre.
  • In der Periode T61 befinden sich der DAU 337[j], der ADU 338[j] und die Eingabe-/Ausgabeschaltung 334[j] in einem angehaltenen Zustand.
  • [Periode T62]
  • In einer Periode T62 wird der Betrieb der Eingabe-/Ausgabeschaltung 334[j] gestartet.
  • [Periode T63]
  • In einer Periode T63 wird der Betrieb des DAU 337[j] gestartet.
  • [Periode T64]
  • In einer Periode T64 wird der Leitung SAL[j] ein Datensignal WDATA, das von außen eingegeben wird, über die Global-Logikschaltung 350 zugeführt. Bei dieser Ausführungsform werden der Leitung SAL[j] Daten „1010“ als Datensignal WDATA zugeführt.
  • Daten „1010“, die der Leitung SAL[j] zugeführt werden, werden durch den DAU 337[j] in ein Potential, das den Daten „1010“ entspricht, umgewandelt und der Leitung BIL[j] zugeführt. Dabei ist der Transistor M11 eingeschaltet, und daher wird dem Kondensator Cs der Speicherzelle 411A[i,j] eine Ladungsmenge zugeführt, mit der der Kondensator Cs der Speicherzelle 411A[i,j] ein gleiches Potential wie die Leitung BIL[j] aufweist.
  • [Periode T65]
  • In einer Periode T65 wird die Leitung WL[i] nicht ausgewählt, so dass der Transistor M11 ausgeschaltet wird, wodurch in der Speicherzelle 411A[i,j] eine Ladungsmenge, die Daten „1010“ entspricht, gehalten wird. Außerdem wird der Betrieb des ADU 338[j] und der Eingabe-/Ausgabeschaltung 334[j] gestoppt.
  • Durch den vorstehenden Vorgang können Daten in die Speicherzelle 411A[i,j] geschrieben werden. Bei dieser Ausführungsform entspricht die Zeit zur Periode T64 der „Schreibzeit“ .
  • [Aktualisierungsmodus]
  • Um Daten, die in die Speicherzelle 411A[i,j] geschrieben worden sind, zu halten, wird ein Aktualisierungsvorgang (Überschreibvorgang) in bestimmten regelmäßigen Abständen durchgeführt. Insbesondere wird zuerst die Speichervorrichtung 300A in dem Lesemodus betrieben, so dass Daten, die in der Speicherzelle 411A[i,j] gehalten sind, in der Global-Logikschaltung 350 gehalten werden. Danach wird die Speichervorrichtung 300A in dem Schreibmodus betrieben, so dass Daten, die in der Global-Logikschaltung 350 gehalten sind, in die Speicherzelle 411A[i,j] wieder geschrieben werden können. Auch bei dem Aktualisierungsmodus entspricht die Zeit zur T64 der „Schreibzeit“.
  • Bei dem Aktualisierungsmodus werden die Eingabe des Datensignals WDATA in die Global-Logikschaltung 350 und die Ausgabe des Datensignals WDATA von der Global-Logikschaltung 350 an die Ausgangsschaltung 340 nicht durchgeführt.
  • [NV-Modus]
  • Der NV-Modus wird nach dem Lesemodus durchgeführt. Bevor der NV-Modus durchgeführt wird, wird als Vorbehandlung die Speichervorrichtung 300A in dem Lesemodus betrieben, so dass Daten, die in der Speicherzelle 411A[i,j] gehalten sind, in der Global-Logikschaltung 350 gespeichert werden. Bei dem Lesemodus, der als Vorbehandlung des NV-Modus durchgeführt wird, können die Eingabe des Datensignals WDATA in die Global-Logikschaltung 350 und die Ausgabe des Datensignals WDATA von der Global-Logikschaltung 350 an die Ausgangsschaltung 340 nicht durchgeführt werden, wie beim Durchführen des Aktualisierungsmodus.
  • Ein Betriebsbeispiel des NV-Modus in der Speichervorrichtung 300A wird anhand eines Zeitdiagramms in 22 beschrieben. Der NV-Modus ist ein ungefähr gleicher Betriebsmodus wie der Schreibmodus. In 22 wird der NV-Modus durch die Perioden T71 bis T75 dargestellt. Außerdem entsprechen die Perioden T71 bis T74 der Perioden T61 bis T64 bei dem Schreibmodus. Deshalb wird die Beschreibung der Perioden T71 bis T74 weggelassen.
  • Bei dem NV-Modus ist die Schreibzeit länger als die Schreibzeit bei dem Aktualisierungsmodus, damit eine Ladungsmenge, die Daten entspricht, in dem Kondensator Cs sicher akkumuliert wird. Die Zeit zur Periode T74 entspricht der „Schreibzeit“ bei dem NV-Modus. Die Schreibzeit bei dem NV-Modus ist bevorzugt länger als oder gleich dem 1,5-Fachen, bevorzugter länger als oder gleich dem 2-Fachen, noch bevorzugter länger als oder gleich dem 5-Fachen der Schreibzeit bei dem Aktualisierungsmodus. Wenn die Schreibzeit lang ist, kann ein unzureichendes Schreiben von Daten verhindert werden.
  • [Periode T75]
  • In einer Periode T75 wird das Potential der Leitung WL[i] auf den niedrigen Pegel (VL WL) eingestellt, so dass der Transistor in der Speicherzelle 411A[i,j] ausgeschaltet wird. Der Transistor M11 wird ausgeschaltet, wodurch in der Speicherzelle 411A[i,j] eine Ladungsmenge, die Daten „1010“ entspricht, gehalten wird.
  • Außerdem wird in dem Fall, in dem die Schwellenspannung des Transistors M11 auf VthM (VthM > 0 V) eingestellt wird, der Leitung BGL unabhängig von der Temperatur beim Betrieb ein Potential zugeführt, das niedriger als oder gleich -VthM, bevorzugt niedriger als oder gleich -2 × VthM, bevorzugter niedriger als oder gleich -3 × VthM ist. Beispielsweise wird in dem Fall, in dem VthM 2 V ist, der Leitung BGL unabhängig von der Temperatur beim Betrieb ein Potential zugeführt, das niedriger als oder gleich -2 V, bevorzugt niedriger als oder gleich -4 V, bevorzugter niedriger als oder gleich -6 V ist. Bei dieser Ausführungsform wird in der Periode T75 der Leitung BGL ein Potential von -7 V zugeführt. Außerdem wird der Betrieb des ADU 338[j] und der Eingabe-/Ausgabeschaltung 334[j] gestoppt.
  • Nach der Periode T75 wird die Stromzufuhr zu einem Teil der oder der gesamten Peripherieschaltung 311 und dem Zellenarray 401 unterbrochen.
  • Wenn die Schreibzeit bei dem NV-Modus länger als die Schreibzeit bei dem Aktualisierungsmodus ist und der Leitung BGL ein Potential, das niedriger als oder gleich -VthM, bevorzugt niedriger als oder gleich -2 × VthM, bevorzugter niedriger als oder gleich -3 × VthM ist, zugeführt wird, können selbst dann, wenn die Stromzufuhr zu dem Zellenarray 401 unterbrochen wird, die geschriebenen Daten für zehn Jahren oder länger bei 85 °C gehalten werden.
  • Indem die Vorladeschaltung 332, die Signalumwandlungsschaltung 335 (der DAU 337 und der ADU 338) und die Eingabe-/Ausgabeschaltung 334 in jeder Spalte der Vielzahl der Speicherzellen 411A, die in dem Zellenarray 401 enthalten sind, bereitgestellt werden, können Daten mit hoher Geschwindigkeit gelesen und geschrieben werden.
  • Diese Ausführungsform kann in einer geeigneten Kombination mit einer der bei den anderen Ausführungsformen und dergleichen beschriebenen Strukturen implementiert werden.
  • (Ausführungsform 5)
  • Wenn die Anzahl von Bits eines Datensignals WDATA erhöht wird, wird die Fläche, die von der Bitleitungstreiberschaltung 330 eingenommen wird, exponentiell vergrößert. Insbesondere wird die Fläche, die von der Signalumwandlungsschaltung 335 eingenommen wird, vergrößert. Deshalb wird die Speichervorrichtung 300 an sich groß, wenn die Vorladeschaltung 332, die Signalumwandlungsschaltung 335 und die Eingabe-/Ausgabeschaltung 334 in jeder Spalte der Speicherzelle bereitgestellt werden.
  • Bei dieser Ausführungsform wird eine Speichervorrichtung 300B beschrieben, die eine Konfiguration aufweist, bei der selbst dann, wenn die Anzahl von Bits eines Datensignals WDATA erhöht wird, die Fläche, die von der Bitleitungstreiberschaltung 330 eingenommen wird, mit geringerer Wahrscheinlichkeit vergrößert wird. Es sei angemerkt, dass die Speichervorrichtung 300B ein Modifikationsbeispiel der Speichervorrichtung 300A ist. Das Konfigurationsbeispiel der Speichervorrichtung 300B ist besonders effektiv, wenn das Datensignal WDATA digitale Daten von 3 oder mehr Bits ist.
  • «Speichervorrichtung 300B»
  • <Konfigurationsbeispiel>
  • In 23 wird ein Blockdiagramm gezeigt, das ein Konfigurationsbeispiel der Speichervorrichtung 300B darstellt. Die Speichervorrichtung 300B beinhaltet eine Bitleitungstreiberschaltung 330B anstelle der Bitleitungstreiberschaltung 330A. Die Bitleitungstreiberschaltung 330B beinhaltet einen Spalten-Schaltstromkreis 339 zwischen dem Zellenarray 401 und der Vorladeschaltung 332.
  • 24 stellt ein Konfigurationsbeispiel eines Teils des Zellenarrays 401 und der Bitleitungstreiberschaltung 330B dar. In 24 werden die Speicherzellen 411A in drei Spalten von der i-ten Zeile und der j-ten Spalte bis i + 2-ten Zeile und j + 2-ten Spalte dargestellt. Außerdem wird in 24 eine Konfiguration dargestellt, bei der der Spalten-Schaltstromkreis 339, die Vorladeschaltung 332, die Signalumwandlungsschaltung 335 und die Eingabe-/Ausgabeschaltung 334 in jeweils drei Spalten bereitgestellt werden.
  • Außerdem wird in 24 der g-te Spalten-Schaltstromkreis 339 als Spalten-Schaltstromkreis 339[g] bezeichnet (g ist eine ganze Zahl größer als oder gleich 1). Auch die Vorladeschaltung 332, die Signalumwandlungsschaltung 335 und die Eingabe-/Ausgabeschaltung 334 und dergleichen werden auf ähnliche Weise bezeichnet. Wenn der Spalten-Schaltstromkreis 339, die Vorladeschaltung 332, die Signalumwandlungsschaltung 335 und die Eingabe-/Ausgabeschaltung 334 in jeweils f Spalten (f ist eine ganze Zahl größer als oder gleich 2) bereitgestellt werden, kann g durch n/f dargestellt werden. Deshalb ist n vorzugsweise ein Vielfaches von f.
  • Der Spalten-Schaltstromkreis 339 beinhaltet f Schalter SW. Außerdem ist der Spalten-Schaltstromkreis 339 elektrisch mit f Leitungen SCL verbunden. 24 stellt einen Fall dar, in dem f gleich 3 ist. Deshalb beinhaltet der Spalten-Schaltstromkreis 339, der in 24 dargestellt ist, Schalter SW[1] bis SW[3] und ist elektrisch mit Leitungen SCL[1] bis SCL[3] verbunden.
  • Die Leitung SCL[1] ist elektrisch mit dem Schalter SW[1] verbunden und weist eine Funktion zum Steuern des Einschaltzustands und des Ausschaltzustands des Schalters SW[1] auf. Die Leitung SCL[2] ist elektrisch mit dem Schalter SW[2] verbunden und weist eine Funktion zum Steuern des Einschaltzustands und des Ausschaltzustands des Schalters SW[2] auf. Die Leitung SCL[3] ist elektrisch mit dem Schalter SW[3] verbunden und weist eine Funktion zum Steuern des Einschaltzustands und des Ausschaltzustands des Schalters SW[3] auf.
  • Eine Verstärkerschaltung kann ferner zwischen der Schaltung 339[g] und einer ADU 338[g] bereitgestellt werden. Eine Verstärkerschaltung kann ferner zwischen der Leitung BIL[j] und dem Schalter SW[1] bereitgestellt werden. Eine Verstärkerschaltung kann ferner zwischen der Leitung BIL[j + 1] und dem Schalter SW[2] bereitgestellt werden. Eine Verstärkerschaltung kann ferner zwischen der Leitung BIL[j + 2] und dem Schalter SW[3] bereitgestellt werden.
  • <Betriebsbeispiel>
  • Anschließend wird der Betriebsmodus der Speichervorrichtung 300B beschrieben. Es wird angenommen, dass die Speichervorrichtung 300B bei 20 °C betrieben wird. Demzufolge wird es angenommen, dass der Leitung BGL eine Spannung von -3 V von der Halbleitervorrichtung 100 zugeführt wird.
  • [Lesemodus]
  • Ein Betriebsbeispiel der Bitleitungstreiberschaltung 330B, in dem Daten von den Speicherzellen 411A[i,j] bis 411 A[i,j + 2] gelesen werden, wird anhand eines Zeitdiagramms in 25 beschrieben. Außerdem wird eine Ladungsmenge, die Daten „1010“ entspricht, aus digitalen 4-Bit- (16-stufigen) Daten in dem Kondensator Cs der Speicherzelle 411A[i,j] gehalten. Außerdem wird eine Ladungsmenge, die Daten „0010“ entspricht, aus digitalen 4-Bit- (16-stufigen) Daten in dem Kondensator Cs der Speicherzelle 411A[i + 1,j] gehalten. Außerdem wird eine Ladungsmenge, die Daten „0111“ entspricht, aus digitalen 4-Bit- (16-stufigen) Daten in dem Kondensator Cs der Speicherzelle 411 A[i + 2,j] gehalten.
  • [Periode T81]
  • In einer Periode T81 wird eine Vorladeschaltung 332[g] betrieben. Zudem wird jeder der Leitungen SCL[1] bis SCL[3] ein Potential auf einem hohen Pegel (VH SCL) zugeführt, so dass die Schalter SW[1] bis SW[3] eingeschaltet werden. Folglich werden die Potentiale der Leitungen BIL[j] bis BIL[j + 2] (in 25 nicht dargestellt) initialisiert. Insbesondere wird den Leitungen BIL[j] bis BIL[j + 2] das Potential Vpre zugeführt.
  • In der Periode T81 ist das Potential der Leitung WL[i] auf einem niedrigen Pegel (VL WL) und ist der Transistor M11 ausgeschaltet. Außerdem befinden sich der DAU 337[g], der ADU 338[g] und die Eingabe-/Ausgabeschaltung 334[g] in einem angehaltenen Zustand.
  • [Periode T82]
  • In einer Periode T82 wird der Betrieb einer Vorladeschaltung 332[g] gestoppt. Zudem wird jeder der Leitungen SCL[1] bis SCL[3] ein Potential auf einem niedrigen Pegel (VL SCL) zugeführt, so dass die Schalter SW[1] bis SW[3] ausgeschaltet werden. Außerdem wird die Leitung WL[i] ausgewählt. Insbesondere wird das Potential der Leitung WL[i] auf den hohen Pegel (VH WL) eingestellt, wodurch der Transistor M11 in der Speicherzelle 411A[i,j] eingeschaltet wird.
  • Folglich wird in der Speicherzelle 411A[i,j] die elektrische Verbindung zwischen der Leitung BIL[j] und dem Kondensator Cs über den Transistor M11 hergestellt, so dass das Potential der Leitung BIL[j] gemäß der in dem Kondensator Cs gehaltenen Ladungsmenge geändert wird. Auch die Speicherzelle 411 A[i + 1,j] und die Speicherzelle 411A[i + 2,j] werden auf ähnliche Weise betrieben, und die Potentiale der Leitung BIL[j + 1] und der Leitung BIL[j + 2] werden geändert.
  • Außerdem wird der Betrieb der Eingabe-/Ausgabeschaltung 334[g] gestartet.
  • [Periode T83]
  • In einer Periode T83 wird der Betrieb des ADU 338[g] gestartet. Außerdem kann in der Periode T83 das Potential der Leitung WL[i] auf VL_WL eingestellt werden.
  • [Periode T84]
  • In einer Periode T84 wird das Potential der Leitung SCL[1] auf den hohen Pegel (VH_SCL[1]) eingestellt, so dass die Leitung BIL[j] elektrisch mit dem ADU 338[g] verbunden wird. Der ADU 338[g] wandelt das Potential der Leitung BIL[j] in digitale Daten um und gibt die digitalen Daten an eine Leitung SAL[g] aus.
  • [Periode T85]
  • In einer Periode T85 wird das Potential der Leitung SCL[1] auf den niedrigen Pegel (VL_SCL[1]) eingestellt. Außerdem wird das Potential der Leitung SCL[2] auf den hohen Pegel (VH_SCL[2]) eingestellt, so dass die Leitung BIL[j + 1] elektrisch mit dem ADU 338[g] verbunden wird. Der ADU 338[g] wandelt das Potential der Leitung BIL[j + 1] in digitale Daten um und gibt die digitalen Daten an die Leitung SAL[g] aus.
  • [Periode T86]
  • In einer Periode T86 wird das Potential der Leitung SCL[2] auf den niedrigen Pegel (VL_SCL[2]) eingestellt. Außerdem wird das Potential der Leitung SCL[3] auf den hohen Pegel (VH_SCL[3]) eingestellt, so dass die Leitung BIL[j + 2] elektrisch mit dem ADU 338[g] verbunden wird. Der ADU 338[g] wandelt das Potential der Leitung BIL[j + 2] in digitale Daten um und gibt die digitalen Daten an die Leitung SAL[g] aus.
  • [Periode T87]
  • In einer Periode T87 wird die Leitung WL[i] nicht ausgewählt. Insbesondere wird das Potential der Leitung WL[i] auf den niedrigen Pegel (VL_WL) eingestellt. Außerdem wird das Potential der Leitung SCL[3] auf den niedrigen Pegel (VL_SCL[3]) eingestellt. Außerdem wird der Betrieb des ADU 338[g] und der Eingabe-/Ausgabeschaltung 334[g] gestoppt.
  • Durch den vorstehenden Vorgang können Daten, die in den Speicherzellen 411 A[i,j] bis 411 A[i + 2,j] gehalten werden, sequenziell gelesen werden. Die gelesenen Daten werden der Global-Logikschaltung 350 über die Leitung SAL[g] zugeführt. Die Daten werden über die Ausgangsschaltung 340 als Datensignal RDATA nach außen ausgegeben.
  • Als Schalter SW, der in dem Spalten-Schaltstromkreis 339 enthalten ist, kann ein Schaltelement, wie z. B. ein Transistor, verwendet werden. Außerdem werden bei der Speichervorrichtung 300B Daten, die in den Speicherzellen 411A[i,j] bis 411A[i + 2,j] gehalten werden, sequenziell gelesen. Als Schalter SW, der in dem Spalten-Schaltstromkreis 339 enthalten ist (Schalter SW[1] bis SW[3]), wird daher vorzugsweise ein Transistor mit sehr niedrigem Sperrstrom, wie z. B. ein OS-Transistor, verwendet.
  • Wenn der Betrieb in dem Lesemodus durchgeführt wird, wird die Ladungsmenge geändert, die in den Speicherzellen 411A[i,j] bis 411 A[i + 2,j] gehalten wird. Das heißt, dass Daten, die in den Speicherzellen 411A[i,j] bis 411 A[i + 2,j] gespeichert werden, verloren werden.
  • Damit die verlorenen Daten wiederhergestellt werden, wird die Speichervorrichtung 300B nach dem Betrieb in dem Lesemodus in einem nachstehend beschriebenen Schreibmodus betrieben. Insbesondere werden bei dem Betrieb in dem Lesemodus Daten der Speicherzellen 411B[i,j] bis 411A[i + 2,j], die in der Global-Logikschaltung 350 gehalten werden, in die Speicherzellen 411A[i,j] bis 411A[i + 2,j] wieder geschrieben.
  • [Schreibmodus]
  • Als Nächstes wird ein Betriebsbeispiel der Bitleitungstreiberschaltung 330B, in dem Daten in die Speicherzelle 411A[i,j] geschrieben werden, anhand eines Zeitdiagramms in 26 beschrieben. Bei dieser Ausführungsform wird eine Ladungsmenge, die Daten „1010“ entspricht, aus digitalen 4-Bit- (16-stufigen) Daten in den Kondensator Cs der Speicherzelle 411A[i,j] geschrieben. Außerdem wird eine Ladungsmenge, die Daten „0010“ entspricht, aus digitalen 4-Bit- (16-stufigen) Daten in den Kondensator Cs der Speicherzelle 411 A[i,j + 1] geschrieben. Außerdem wird eine Ladungsmenge, die Daten „0111“ entspricht, aus digitalen 4-Bit- (16-stufigen) Daten in den Kondensator Cs der Speicherzelle 411 A[i,j + 2] geschrieben.
  • [Periode T91]
  • In einer Periode T91 wird eine Vorladeschaltung 332[g] betrieben. Zudem wird jeder der Leitungen SCL[1] bis SCL[3] ein Potential auf einem hohen Pegel (VH SCL) zugeführt, so dass die Schalter SW[1] bis SW[3] eingeschaltet werden. Folglich werden die Potentiale der Leitungen BIL[j] bis BIL[j + 2] (in 26 nicht dargestellt) initialisiert. Zudem wird die Leitung WL[i] ausgewählt, so dass der Transistor M11 eingeschaltet wird. Folglich werden auch die Potentiale der Kondensatoren Cs der Speicherzellen 411A[i,j] bis 411 A[ij + 2] initialisiert.
  • In der Periode T91 befinden sich der DAU 337[g], der ADU 338[g] und die Eingabe-/Ausgabeschaltung 334[g] in einem angehaltenen Zustand.
  • [Periode T92]
  • In einer Periode T92 wird der Betrieb der Eingabe-/Ausgabeschaltung 334[g] gestartet.
  • [Periode T93]
  • In einer Periode T93 wird der Betrieb des DAU 337[g] gestartet.
  • [Periode T94]
  • In einer Periode T94 wird das Potential der Leitung SCL[1] auf den hohen Pegel (VH_SCL[1]) eingestellt, so dass die Leitung BIL[j] elektrisch mit dem DAU 337[g] verbunden wird. Außerdem wird der Leitung SAL[g] ein Datensignal WDATA, das von außen eingegeben wird, über die Global-Logikschaltung 350 zugeführt. Hier werden der Leitung SAL[j] Daten „1010“ als Datensignal WDATA zugeführt.
  • Daten „1010“, die der Leitung SAL[j] zugeführt werden, werden durch den DAU 337[g] in ein Potential, das Daten „1010“ entspricht, umgewandelt und der Leitung BIL[j] zugeführt. Dabei ist der Transistor M11 eingeschaltet, daher wird dem Kondensator Cs der Speicherzelle 411A[i,j] eine Ladungsmenge zugeführt, mit der der Kondensator Cs der Speicherzelle 411A[i,j] ein gleiches Potential wie die Leitung BIL[j] aufweist.
  • [Periode T95]
  • In einer Periode T95 wird das Potential der Leitung SCL[1] auf den niedrigen Pegel (VL_SCL[1]) eingestellt. Außerdem wird das Potential der Leitung SCL[2] auf den hohen Pegel (VH_SCL[2]) eingestellt, so dass die Leitung BIL[j + 1] elektrisch mit dem DAU 337[g] verbunden wird. Außerdem wird der Leitung SAL[g] ein Datensignal WDATA, das von außen eingegeben wird, über die Global-Logikschaltung 350 zugeführt. Hier werden der Leitung SAL[g] Daten „0010“ als Datensignal WDATA zugeführt.
  • Daten „0010“, die der Leitung SAL[g] zugeführt werden, werden durch den DAU 337[g] in ein Potential, das Daten „0010“ entspricht, umgewandelt und der Leitung BIL[j + 1] zugeführt. Dabei ist der Transistor M11 eingeschaltet, daher wird dem Kondensator Cs der Speicherzelle 411A[i, j + 1] eine Ladungsmenge zugeführt, mit der der Kondensator Cs der Speicherzelle 411 A[i, j + 1] ein gleiches Potential wie die Leitung BIL[j + 1] aufweist.
  • [Periode T96]
  • In einer Periode T96 wird das Potential der Leitung SCL[2] auf den niedrigen Pegel (VL_SCL[2]) eingestellt. Außerdem wird das Potential der Leitung SCL[3] auf den hohen Pegel (VH_SCL[3]) eingestellt, so dass die Leitung BIL[j + 2] elektrisch mit dem DAU 337[g] verbunden wird. Außerdem wird der Leitung SAL[g] ein Datensignal WDATA, das von außen eingegeben wird, über die Global-Logikschaltung 350 zugeführt. Hier werden der Leitung SAL[g] Daten „0010“ als Datensignal WDATA zugeführt.
  • Daten „0010“, die der Leitung SAL[g] zugeführt werden, werden durch den DAU 337[g] in ein Potential, das Daten „0010“ entspricht, umgewandelt und der Leitung BIL[j + 2] zugeführt. Dabei ist der Transistor M11 eingeschaltet, daher wird dem Kondensator Cs der Speicherzelle 411A[i, j + 2] eine Ladungsmenge zugeführt, mit der der Kondensator Cs der Speicherzelle 411A[i, j + 2] ein gleiches Potential wie die Leitung BIL[j + 2] aufweist.
  • [Periode T97]
  • In einer Periode T97 wird die Leitung WL[i] nicht ausgewählt, so dass der Transistor M 11 ausgeschaltet wird, wodurch in den Speicherzellen 411 A[j,j] bis 411 A[i,j + 2] jeweils eine Ladungsmenge, die den jeweiligen Daten entspricht, gehalten wird. Außerdem wird das Potential der Leitung SCL[3] auf den niedrigen Pegel (VL_SCL[3]) eingestellt. Außerdem wird der Betrieb des ADU 338[g] und der Eingabe-/Ausgabeschaltung 334[g] gestoppt.
  • Durch den vorstehenden Vorgang können Daten in die Speicherzelle 411A[i,j] geschrieben werden. Bei dieser Ausführungsform entspricht die Zeit zu den Perioden T94 bis T96 der „Schreibzeit“.
  • [Aktualisierungsmodus]
  • Auch der Aktualisierungsmodus der Speichervorrichtung 300B kann auf ähnliche Weise wie derjenige der Speichervorrichtung 300A durchgeführt werden. Deshalb wird hier die ausführliche Beschreibung weggelassen.
  • [NV-Modus]
  • Auch der NV-Modus der Speichervorrichtung 300B wird, wie derjenige der Speichervorrichtung 300A, nach dem Lesemodus durchgeführt. 27 ist ein Zeitdiagramm, das ein Betriebsbeispiel des NV-Modus der Speichervorrichtung 300B darstellt. Der NV-Modus ist ein ungefähr gleicher Betriebsmodus wie der Schreibmodus. In 27 wird der NV-Modus durch die Perioden T101 bis T107 dargestellt. Außerdem entsprechen die Perioden T101 bis T106 der Perioden T91 bis T96 bei dem Schreibmodus. Deshalb wird die Beschreibung der Perioden T101 bis T106 weggelassen.
  • Bei dem NV-Modus ist die Schreibzeit länger als die Schreibzeit bei dem Aktualisierungsmodus, damit eine Ladungsmenge, die Daten entspricht, in dem Kondensator Cs sicher akkumuliert wird. Die Zeit zu den Perioden T104 bis T106 entspricht der „Schreibzeit“ bei dem NV-Modus. Die Schreibzeit bei dem NV-Modus ist bevorzugt länger als oder gleich dem 1,5-Fachen, bevorzugter länger als oder gleich dem 2-Fachen, noch bevorzugter länger als oder gleich dem 5-Fachen der Schreibzeit bei dem Aktualisierungsmodus. Wenn die Schreibzeit lang ist, kann ein unzureichendes Schreiben von Daten verhindert werden.
  • [Periode T107]
  • In einer Periode T107 wird das Potential der Leitung WL[i] auf den niedrigen Pegel (VL WL) eingestellt, so dass die Transistoren in den Speicherzellen 411A[i,j] bis 411 A[i,j+ 2] ausgeschaltet werden. Indem der Transistor M11 ausgeschaltet wird, wird in den Speicherzellen 411A[i,j] bis 411 A[i,j + 2] jeweils eine Ladungsmenge, die den jeweiligen Daten entspricht, gehalten.
  • Außerdem wird in dem Fall, in dem die Schwellenspannung des Transistors M11 auf VthM (VthM > 0 V) eingestellt wird, der Leitung BGL unabhängig von der Temperatur beim Betrieb ein Potential zugeführt, das niedriger als oder gleich -VthM, bevorzugt niedriger als oder gleich -2 × VthM, bevorzugter niedriger als oder gleich -3 × VthM ist. Beispielsweise wird in dem Fall, in dem VthM 2 V ist, der Leitung BGL unabhängig von der Temperatur beim Betrieb ein Potential zugeführt, das niedriger als oder gleich -2 V, bevorzugt niedriger als oder gleich -4 V, bevorzugter niedriger als oder gleich -6 V ist. Bei dieser Ausführungsform wird in der Periode T75 der Leitung BGL ein Potential von -7 V zugeführt. Außerdem wird der Betrieb des ADU 338[g] und der Eingabe-/Ausgabeschaltung 334[g] gestoppt.
  • Nach der Periode T75 wird die Stromzufuhr zu einem Teil der oder der gesamten Peripherieschaltung 311 und dem Zellenarray 401 unterbrochen.
  • Wenn die Schreibzeit bei dem NV-Modus länger als die Schreibzeit bei dem Aktualisierungsmodus ist und der Leitung BGL ein Potential, das niedriger als oder gleich -VthM, bevorzugt niedriger als oder gleich -2 × VthM, bevorzugter niedriger als oder gleich -3 × VthM ist, zugeführt wird, können selbst dann, wenn die Stromzufuhr zu dem Zellenarray 401 unterbrochen wird, die geschriebenen Daten für zehn Jahren oder länger bei 85 °C gehalten werden.
  • Diese Ausführungsform kann in einer geeigneten Kombination mit einer der bei den anderen Ausführungsformen und dergleichen beschriebenen Strukturen implementiert werden.
  • (Ausführungsform 6)
  • Bei dieser Ausführungsform wird ein Beispiel für eine Querschnittsstruktur der Speichervorrichtung 300 anhand der Zeichnungen beschrieben.
  • <Strukturbeispiel der Speichervorrichtung>
  • 28 stellt den Querschnitt eines Teils der Speichervorrichtung 300 dar. Bei der Speichervorrichtung 300, die in 28 dargestellt ist, werden eine Schicht 310 und eine Schicht 320 über einem Substrat 231 angeordnet. 28 stellt einen Fall dar, in dem ein einkristallines Halbleitersubstrat (z. B. ein einkristallines Siliziumsubstrat) als Substrat 231 verwendet wird.
  • [Schicht 310]
  • In 28 umfasst die Schicht 310 einen Transistor 233a, einen Transistor 233b und einen Transistor 233c über dem Substrat 231. 28 stellt den Querschnitt in Kanallängsrichtung des Transistors 233a, des Transistors 233b und des Transistors 233c dar.
  • Die Kanäle des Transistors 233a, des Transistors 233b und des Transistors 233c werden in einem Teil des Substrats 231 gebildet. Wenn ein Hochgeschwindigkeitsbetrieb einer integrierten Schaltung erfordert wird, wird vorzugsweise ein einkristallines Halbleitersubstrat als Substrat 231 verwendet.
  • Der Transistor 233a, der Transistor 233b und der Transistor 233c werden durch eine Elementisolationsschicht 232 elektrisch voneinander isoliert. Die Elementisolationsschicht kann durch ein LOCOS- (Local Oxidation of Silicon, lokale Oxidation von Silizium) Verfahren, ein STI- (Shallow Trench Isolation, Flachgrabenisolations-) Verfahren oder dergleichen ausgebildet werden.
  • Außerdem wird eine Isolierschicht 234 über dem Substrat 231 bereitgestellt, werden eine Isolierschicht 235 und eine Isolierschicht 237 über dem Transistor 233a, dem Transistor 233b und dem Transistor 233c bereitgestellt und wird eine Elektrode 238 in der Isolierschicht 237 eingebettet. Die Elektrode 238 ist über einen Kontaktstecker 236 elektrisch mit einem Anschluss von Source und Drain des Transistors 233a verbunden.
  • Außerdem werden eine Isolierschicht 239, eine Isolierschicht 240 und eine Isolierschicht 241 über der Elektrode 238 und der Isolierschicht 237 bereitgestellt und wird eine Elektrode 242 in der Isolierschicht 239, der Isolierschicht 240 und der Isolierschicht 241 eingebettet. Die Elektrode 242 ist elektrisch mit der Elektrode 238 verbunden.
  • Außerdem werden eine Isolierschicht 243 und eine Isolierschicht 244 über der Elektrode 242 und der Isolierschicht 241 bereitgestellt und wird eine Elektrode 245 in der Isolierschicht 243 und der Isolierschicht 244 eingebettet. Die Elektrode 245 ist elektrisch mit der Elektrode 242 verbunden.
  • Außerdem werden eine Isolierschicht 246 und eine Isolierschicht 247 über der Elektrode 245 und der Isolierschicht 244 bereitgestellt und wird eine Elektrode 249 in der Isolierschicht 246 und der Isolierschicht 247 eingebettet. Die Elektrode 249 ist elektrisch mit der Elektrode 245 verbunden.
  • Außerdem werden eine Isolierschicht 248 und eine Isolierschicht 250 über der Elektrode 249 und der Isolierschicht 247 bereitgestellt und wird eine Elektrode 251 in der Isolierschicht 248 und der Isolierschicht 250 eingebettet. Die Elektrode 251 ist elektrisch mit der Elektrode 249 verbunden.
  • [Schicht 320]
  • Eine Schicht 320 wird über der Schicht 310 bereitgestellt. Die Schicht 320 umfasst einen Transistor 368a, einen Transistor 368b, einen Kondensator 369a und einen Kondensator 369b. 28 stellt den Querschnitt in Kanallängsrichtung des Transistors 368a und des Transistors 368b dar. Es sei angemerkt, dass der Transistor 368a und der Transistor 368b jeweils ein Transistor mit einem Rückgate sind.
  • Der Transistor 368a und der Transistor 368b entsprechen jeweils dem Transistor M11, der bei der vorstehenden Ausführungsform beschrieben worden ist. Deshalb wird vorzugsweise ein Oxidhalbleiter, der eine Art von Metalloxid ist, für die Halbleiterschichten des Transistors 368a und des Transistors 368b verwendet. Das heißt, dass OS-Transistoren vorzugsweise für den Transistor 368a und den Transistor 368b verwendet werden.
  • Der Transistor 368a und der Transistor 368b werden über der Isolierschicht 361 und der Isolierschicht 362 bereitgestellt. Außerdem werden eine Isolierschicht 363 und eine Isolierschicht 364 über der Isolierschicht 362 bereitgestellt. Rückgates des Transistors 368a und des Transistors 368b werden in der Isolierschicht 363 und der Isolierschicht 364 eingebettet. Eine Isolierschicht 365 und eine Isolierschicht 366 werden über der Isolierschicht 364 bereitgestellt. Außerdem wird eine Elektrode 367 in den Isolierschichten 361 bis 366 eingebettet. Die Elektrode 367 ist elektrisch mit der Elektrode 251 verbunden.
  • Außerdem werden eine Isolierschicht 371, eine Isolierschicht 372 und eine Isolierschicht 373 über dem Transistor 368a, dem Transistor 368b, dem Kondensator 369a und dem Kondensator 369b ausgebildet und wird eine Elektrode 375 über der Isolierschicht 373 ausgebildet. Die Elektrode 375 ist über einen Kontaktstecker 374 elektrisch mit der Elektrode 367 verbunden.
  • Außerdem werden eine Isolierschicht 376, eine Isolierschicht 377, eine Isolierschicht 378 und eine Isolierschicht 379 über der Elektrode 375 bereitgestellt. Außerdem wird eine Elektrode 380 in den Isolierschichten 376 bis 379 eingebettet. Die Elektrode 380 ist elektrisch mit der Elektrode 375 verbunden.
  • Außerdem werden eine Isolierschicht 381 und eine Isolierschicht 382 über der Elektrode 380 und der Isolierschicht 379 bereitgestellt.
  • <Modifikationsbeispiel>
  • 29 stellt den Querschnitt eines Teils der Speichervorrichtung 300A dar. Die Speichervorrichtung 300A ist ein Modifikationsbeispiel der Speichervorrichtung 300. Die Speichervorrichtung 300A beinhaltet eine Schicht 310A und eine Schicht 320. Bei der Speichervorrichtung 300A wird ein isolierendes Substrat (z. B. ein Glassubstrat) als Substrat 231 verwendet.
  • Die Schicht 310A beinhaltet einen Transistor 268a, einen Transistor 268b und einen Kondensator 269a. Für die Transistoren, die in der Schicht 310A enthalten sind, werden Dünnschichttransistoren (z. B. OS-Transistoren) verwendet. Indem für alle Transistoren, die in der Schicht 310A enthalten sind, OS-Transistoren verwendet werden, kann die Schicht 310A zu einer integrierten Einzelpolaritätsschaltung werden. Indem für alle Transistoren, die in der Speichervorrichtung 300A enthalten sind, OS-Transistoren verwendet werden, kann die Speichervorrichtung 300A zu einer Einzelpolaritätsspeichervorrichtung werden.
  • <Material>
  • [Substrat]
  • Es gibt zwar keine besondere Beschränkung auf ein Material, das als Substrat verwendet werden kann; es ist jedoch nötig, dass das Material zumindest eine ausreichend hohe Wärmebeständigkeit aufweist, mit der es eine später durchgeführte Wärmebehandlung aushalten kann. Beispielsweise kann ein einkristallines Halbleitersubstrat oder ein polykristallines Halbleitersubstrat aus Silizium, Siliziumcarbid oder dergleichen oder ein Verbund-Halbleitersubstrat aus Siliziumgermanium oder dergleichen als Substrat verwendet werden. Außerdem kann ein SOI-Substrat, ein Halbleitersubstrat, über dem ein Halbleiterelement, wie z. B. ein gestreckter Transistor oder ein FIN-Typ-Transistor, bereitgestellt wird, oder dergleichen verwendet werden. Alternativ kann Galliumarsenid, Aluminiumgalliumarsenid, Indiumgalliumarsenid, Galliumnitrid, Indiumphosphid, Siliziumgermanium oder dergleichen, welche für einen Transistor mit hoher Elektronenmobilität (high-electron-mobility transistor, HEMT) verwendet werden können, verwendet werden. Das Substrat ist nicht auf ein einfaches tragendes Substrat beschränkt und kann ein Substrat sein, bei dem eine Vorrichtung, wie z. B. ein Transistor, gebildet ist.
  • Außerdem kann ein Glassubstrat aus Bariumborsilikatglas, Aluminiumborsilikatglas oder dergleichen, ein Keramiksubstrat, ein Quarzsubstrat oder ein Saphirsubstrat als Substrat verwendet werden. Es sei angemerkt, dass auch ein flexibles Substrat als Substrat verwendet werden kann. In dem Fall, in dem ein flexibles Substrat verwendet wird, kann der Transistor, der Kondensator oder dergleichen direkt über dem flexiblen Substrat ausgebildet werden, oder der Transistor, der Kondensator oder dergleichen kann über einem Herstellungssubstrat ausgebildet werden und kann dann von dem Herstellungssubstrat getrennt und auf das flexible Substrat übertragen werden. Es sei angemerkt, dass eine Trennschicht zwischen dem Herstellungssubstrat und dem Transistor, dem Kondensator oder dergleichen bereitgestellt werden kann, um den Transistor, den Kondensator oder dergleichen von dem Herstellungssubstrat zu trennen und auf das flexible Substrat zu übertragen.
  • Für das flexible Substrat kann beispielsweise ein Metall, eine Legierung, ein Harz, Glas oder eine Faser davon verwendet werden. Das flexible Substrat, das als das Substrat verwendet wird, weist vorzugsweise einen niedrigeren Längenausdehnungskoeffizienten auf, da eine Verformung aufgrund einer Umgebung verhindert wird. Für das flexible Substrat, das als das Substrat verwendet wird, wird beispielsweise ein Material verwendet, dessen Längenausdehnungskoeffizient niedriger als oder gleich 1 × 10-3 /K, niedriger als oder gleich 5 × 10-5 /K oder niedriger als oder gleich 1 × 10-5 /K ist. Beispiele für das Harz umfassen Polyester, Polyolefin, Polyamid (z. B. Nylon oder Aramid), Polyimid, Polycarbonat und Acryl. Im Besonderen wird Aramid für das flexible Substrat vorteilhaft verwendet, da sein Längenausdehnungskoeffizient niedrig ist.
  • [Isolierschicht]
  • Die Isolierschichten können jeweils mit einer Einzelschicht oder einer Schichtanordnung aus einem oder mehreren folgenden Material/ien ausgebildet werden: Aluminiumnitrid, Aluminiumoxid, Aluminiumnitridoxid, Aluminiumoxynitrid, Magnesiumoxid, Siliziumnitrid, Siliziumoxid, Siliziumnitridoxid, Siliziumoxynitrid, Galliumoxid, Germaniumoxid, Yttriumoxid, Zirconiumoxid, Lanthanoxid, Neodymoxid, Hafniumoxid, Tantaloxid, Aluminiumsilikat und dergleichen. Alternativ kann ein Material, in dem zwei oder mehrere Materialien gemischt sind, die aus einem Oxidmaterial, einem Nitridmaterial, einem Oxynitridmaterial und einem Nitridoxidmaterial ausgewählt sind, verwendet werden.
  • Es sei angemerkt, dass ein Nitridoxid in dieser Beschreibung und dergleichen eine Verbindung bezeichnet, die mehr Stickstoff als Sauerstoff enthält. Ein Oxynitrid bezeichnet eine Verbindung, die mehr Sauerstoff als Stickstoff enthält. Beispielsweise kann der Gehalt jedes Elements mittels Rutherford-Rückstreu-Spektrometrie (Rutherford Backscattering Spectrometry, RBS) gemessen werden.
  • Wenn ein Oxidhalbleiter, der eine Art von Metalloxid ist, für die Halbleiterschicht verwendet wird, wird vorzugsweise die Wasserstoffkonzentration in den Isolierschichten verringert, um eine Erhöhung der Wasserstoffkonzentration in der Halbleiterschicht zu verhindern. Insbesondere wird die Wasserstoffkonzentration in den Isolierschichten, die durch Sekundärionenmassenspektrometrie (SIMS) gemessen wird, auf niedriger als oder gleich 2 × 1020 Atome/cm3, bevorzugt niedriger als oder gleich 5 × 1019 Atome/cm3, bevorzugter niedriger als oder gleich 1 × 1019 Atome/cm3, noch bevorzugter niedriger als oder gleich 5 × 1018 Atome/cm3 eingestellt. Es ist besonders vorzuziehen, dass die Wasserstoffkonzentration der Isolierschicht in Kontakt mit der Halbleiterschicht verringert wird.
  • Ferner ist die Stickstoffkonzentration in den Isolierschichten vorzugsweise niedrig, um eine Erhöhung der Stickstoffkonzentration in der Halbleiterschicht zu verhindern. Insbesondere ist die durch SIMS gemessene Stickstoffkonzentration in der Isolierschicht niedriger als oder gleich 5 × 1019 Atome/cm3, bevorzugt niedriger als oder gleich 5 × 1018 Atome/cm3, bevorzugter niedriger als oder gleich 1 × 1018 Atome/cm3, noch bevorzugter niedriger als oder gleich 5 × 1017 Atome/cm3.
  • Es wird bevorzugt, dass der Bereich der Isolierschicht, der in Kontakt mit mindestens der Halbleiterschicht ist, und der Bereich der Isolierschicht, der in Kontakt mit mindestens der Halbleiterschicht ist, wenige Defekte aufweisen und typischerweise so wenig Signale wie möglich durch Elektronenspinresonanz- (ESR-) Spektroskopie beobachtet werden. Als Beispiele für die Signale kann ein Signal auf Grund eines E'-Zentrums angegeben werden, das bei einem g-Faktor von 2,001 beobachtet wird. Es sei angemerkt, dass das E'-Zentrum auf der offenen Bindung von Silizium beruht. Beispielsweise kann in dem Fall, in dem eine Siliziumoxidschicht oder eine Siliziumoxynitridschicht als Isolierschicht verwendet wird, eine Siliziumoxidschicht oder eine Siliziumoxynitridschicht verwendet werden, dessen Spindichte auf Grund des E'-Zentrums niedriger als oder gleich 3 × 1017 Spins/cm3, bevorzugt niedriger als oder gleich 5 × 1016 Spins/cm3 ist.
  • Zusätzlich zu dem vorstehend beschriebenen Signal könnte ein Signal auf Grund von Stickstoffdioxid (NO2) beobachtet werden. Das Signal wird in drei Signale gemäß dem Kernspin von N aufgespaltet, nämlich ein Signal, das bei einem g-Faktor von größer als oder gleich 2,037 und kleiner als oder gleich 2,039 beobachtet wird (als erstes Signal bezeichnet), ein Signal, das bei einem g-Faktor von größer als oder gleich 2,001 und kleiner als oder gleich 2,003 beobachtet wird (als zweites Signal bezeichnet), und ein Signal, das bei einem g-Faktor von größer als oder gleich 1,964 und kleiner als oder gleich 1,966 beobachtet wird (als drittes Signal bezeichnet).
  • In geeigneter Weise wird beispielsweise als Isolierschicht eine Isolierschicht, deren Spindichte eines Signals auf Grund von Stickstoffdioxid (NO2) höher als oder gleich 1 × 1017 Spins/cm3 und niedriger als 1 × 1018 Spins/cm3 ist, verwendet.
  • Es sei angemerkt, dass ein Stickstoffoxid (NOx), wie z. B. Stickstoffdioxid (NO2), ein Niveau in der Isolierschicht bildet. Das Niveau liegt in der Energielücke der Oxidhalbleiterschicht. Wenn Stickstoffoxid (NOx) in die Grenzfläche zwischen der Isolierschicht und der Oxidhalbleiterschicht diffundiert, könnte somit ein Elektron durch das Niveau auf der Seite der Isolierschicht eingefangen werden. Als Ergebnis bleibt das eingefangene Elektron in der näheren Umgebung der Grenzfläche zwischen der Isolierschicht und der Oxidhalbleiterschicht; daher wird die Schwellenspannung des Transistors in positiver Richtung verschoben. Dementsprechend kann die Verwendung eines Films mit einem niedrigen Stickstoffoxidgehalt als Isolierschicht und Isolierschicht eine Verschiebung der Schwellenspannung des Transistors verringern.
  • Als Isolierschicht, die eine geringe Menge an Stickstoffoxid (NOx) freisetzt, kann beispielsweise eine Siliziumoxynitridschicht verwendet werden. Die Siliziumoxynitridschicht setzt bei thermischer Desorptionsspektroskopie (TDS) mehr Ammoniak als Stickstoffoxid (NOx) frei; die typische freigesetzte Ammoniakmenge ist größer als oder gleich 1 × 1018 /cm3 und kleiner als oder gleich 5 × 1019 /cm3. Es sei angemerkt, dass die freigesetzte Ammoniakmenge die Gesamtmenge an Ammoniak ist, die bei einer Wärmebehandlung in einem Bereich von 50 °C bis 650 °C oder in einem Bereich von 50 °C bis 550 °C bei TDS freigesetzt wird.
  • Da Stickstoffoxid (NOx) bei der Wärmebehandlung mit Ammoniak und Sauerstoff reagiert, reduziert die Verwendung einer Isolierschicht, die eine große Menge Ammoniak freisetzt, Stickstoffoxid (NOx).
  • Außerdem wird vorzugsweise mindestens eine der Isolierschichten, die in Kontakt mit der Oxidhalbleiterschicht sind, unter Verwendung einer Isolierschicht ausgebildet, von der Sauerstoff durch Erwärmung abgegeben wird. Insbesondere wird vorzugsweise eine Isolierschicht verwendet, bei der die Menge an abgegebenem Sauerstoff, umgerechnet in Sauerstoffatome, in einer TDS-Analyse größer als oder gleich 1,0 × 1018 Atome/cm3, größer als oder gleich 1,0 × 1019 Atome/cm3, oder größer als oder gleich 1,0 × 1020 Atome/cm3 ist, wobei eine Wärmebehandlung derart durchgeführt wird, dass die Oberflächentemperatur der Isolierschicht höher als oder gleich 100 °C und niedriger als oder gleich 700 °C, bevorzugt höher als oder gleich 100 °C und niedriger als oder gleich 500 °C ist. Es sei angemerkt, dass in dieser Beschreibung und dergleichen Sauerstoff, der durch Erwärmung abgegeben wird, auch als „überschüssiger Sauerstoff“ bezeichnet wird.
  • Die Isolierschicht, die überschüssigen Sauerstoff enthält, kann durch eine Behandlung zum Hinzufügen von Sauerstoff zu einer Isolierschicht ausgebildet werden. Eine Behandlung zum Hinzufügen von Sauerstoff kann durch eine Wärmebehandlung in der Oxidationsatmosphäre, eine Plasmabehandlung oder dergleichen durchgeführt werden. Alternativ kann Sauerstoff durch ein Ionenimplantationsverfahren, ein Ionendotierungsverfahren, ein Plasma-Immersions-Ionenimplantationsverfahren oder dergleichen zugesetzt werden. Als Gas zur Behandlung zum Hinzufügen von Sauerstoff kann ein sauerstoffhaltiges Gas, wie z. B. ein Sauerstoffgas von 16O2, 18O2 oder dergleichen, ein Distickstoffoxidgas oder ein Ozongas, angegeben werden. In dieser Beschreibung wird die Behandlung zum Hinzufügen von Sauerstoff auch als „Sauerstoffdotierbehandlung“ bezeichnet. Die Sauerstoffdotierbehandlung kann durchgeführt werden, wobei das Substrat erwärmt wird.
  • Als Isolierschicht kann ein organisches Material mit Wärmebeständigkeit, wie z. B. Polyimid, ein auf Acryl basierendes Harz, ein auf Benzocyclobuten basierendes Harz, Polyamid oder ein auf Epoxid basierendes Harz, verwendet werden. Neben derartigen organischen Materialien kann ein Material mit einer niedrigen dielektrischen Konstante (ein Material mit niedrigem k), ein auf Siloxan basierendes Harz, Phosphosilikatglas (PSG), Borophosphosilikatglas (BPSG) oder dergleichen verwendet werden. Es sei angemerkt, dass die Isolierschicht ausgebildet werden kann, indem mehrere Isolierschichten, die aus diesen Materialien ausgebildet werden, übereinander angeordnet werden.
  • Es sei angemerkt, dass das auf Siloxan basierende Harz einem Harz entspricht, das die Si-O-Si-Bindung enthält und unter Verwendung eines auf Siloxan basierenden Materials als Anfangsmaterial ausgebildet wird. Das auf Siloxan basierende Harz kann als Substituent eine organische Gruppe (z. B. eine Alkylgruppe oder eine Arylgruppe) oder eine Fluorgruppe enthalten. Die organische Gruppe kann eine Fluorgruppe enthalten.
  • Es gibt keine besondere Beschränkung bezüglich des Verfahrens zum Ausbilden der Isolierschicht. Es sei angemerkt, dass in einigen Fällen in Abhängigkeit von einem Material, das für die Isolierschicht verwendet wird, ein Backschritt nötig ist. In diesem Fall kann ein Transistor effizient hergestellt werden, indem der Backschritt der Isolierschicht auch als weiterer Wärmebehandlungsschritt dient.
  • [Elektrode]
  • Für ein leitendes Material zum Ausbilden einer Elektrode kann ein Material, das eine oder mehrere Art/en von Metallelementen enthält, die aus Aluminium, Chrom, Kupfer, Silber, Gold, Platin, Tantal, Nickel, Titan, Molybdän, Wolfram, Hafnium, Vanadium, Niob, Mangan, Magnesium, Zirconium, Beryllium, Indium und dergleichen ausgewählt wird/werden, verwendet werden. Alternativ kann ein Halbleiter mit hoher elektrischer Leitfähigkeit, typischerweise polykristallines Silizium, das ein Verunreinigungselement, wie z. B. Phosphor, enthält, oder ein Silizid, wie z. B. Nickelsilizid, verwendet werden.
  • Außerdem kann ein leitendes Material, das ein beliebiges der vorstehenden Metallelemente und Sauerstoff enthält, verwendet werden. Außerdem kann ein leitendes Material, das ein beliebiges der vorstehenden Metallelemente und Stickstoff enthält, verwendet werden. Beispielsweise kann ein stickstoffhaltiges leitendes Material, wie z. B. Titannitrid oder Tantalnitrid, verwendet werden. Es kann Indiumzinnoxid (indium tin oxide, ITO), Indiumoxid, das Wolframoxid enthält, Indiumzinkoxid, das Wolframoxid enthält, Indiumoxid, das Titanoxid enthält, Indiumzinnoxid, das Titanoxid enthält, Indiumzinkoxid, Indium-Gallium-Zink-Oxid oder Indiumzinnoxid, dem Silizium zugesetzt worden ist, verwendet werden. Indium-Gallium-Zink-Oxid, das Stickstoff enthält, kann verwendet werden.
  • Ferner kann eine Schichtanordnung aus einer Vielzahl von leitenden Schichten, die aus den vorstehenden Materialien ausgebildet werden, verwendet werden. Beispielsweise kann auch eine mehrschichtige Struktur, bei der ein Material, das ein beliebiges der vorstehend beschriebenen Metallelemente enthält, und ein sauerstoffhaltiges leitendes Material kombiniert sind, verwendet werden. Alternativ kann auch eine mehrschichtige Struktur, bei der ein Material, das ein beliebiges der vorstehend beschriebenen Metallelemente enthält, und ein stickstoffhaltiges leitendes Material kombiniert sind, verwendet werden. Alternativ kann auch eine mehrschichtige Struktur, bei der ein Material, das ein beliebiges der vorstehend beschriebenen Metallelemente enthält, ein sauerstoffhaltiges leitendes Material und ein stickstoffhaltiges leitendes Material kombiniert sind, verwendet werden. Alternativ kann auch eine mehrschichtige Struktur, bei der ein stickstoffhaltiges leitendes Material und ein sauerstoffhaltiges leitendes Material kombiniert sind, verwendet werden.
  • Es sei angemerkt, dass in dem Fall, in dem unter Verwendung eines Oxidhalbleiters für die Halbleiterschicht eine mehrschichtige Struktur, bei der ein Material, das ein beliebiges der vorstehend beschriebenen Metallelemente enthält, und ein sauerstoffhaltiges leitendes Material kombiniert sind, als Gate-Elektrode verwendet wird, ein sauerstoffhaltiges leitendes Material vorzugsweise auf der Seite der Halbleiterschicht bereitgestellt wird. Wenn ein sauerstoffhaltiges leitendes Material auf der Seite der Halbleiterschicht bereitgestellt wird, wird Sauerstoff, der von dem leitenden Material abgegeben wird, der Halbleiterschicht leicht zugeführt.
  • Als Elektrode kann beispielsweise ein leitendes Material mit einer hohen Einbettfähigkeit, wie z. B. Wolfram oder Polysilizium, verwendet werden. Außerdem können ein leitendes Material mit einer hohen Einbettfähigkeit und eine Sperrschicht (eine Schicht zur Verhinderung einer Diffusion), wie z. B. eine Titanschicht, eine Titannitridschicht oder eine Tantalnitridschicht, in Kombination verwendet werden. Es sei angemerkt, dass in einigen Fällen eine Elektrode als „Kontaktstecker“ bezeichnet wird.
  • Insbesondere wird vorzugsweise ein leitendes Material, das Verunreinigungen mit geringerer Wahrscheinlichkeit passieren, für eine Elektrode verwendet, die in Kontakt mit einem Gate-Isolator ist. Als Beispiel für ein leitendes Material, das Verunreinigungen mit geringerer Wahrscheinlichkeit passieren, kann Tantalnitrid angegeben werden.
  • Wenn ein isolierendes Material, das Verunreinigungen mit geringerer Wahrscheinlichkeit passieren, für die Isolierschicht verwendet wird und ein leitendes Material, das Verunreinigungen mit geringerer Wahrscheinlichkeit passieren, für die Elektrode verwendet wird, kann die Diffusion von Verunreinigungen in den Transistor weiter verhindert werden. Folglich kann die Zuverlässigkeit des Transistors weiter erhöht werden. Das heißt, dass die Zuverlässigkeit der Speichervorrichtung weiter erhöht werden kann.
  • [Halbleiterschicht]
  • Für die Halbleiterschicht kann ein einkristalliner Halbleiter, ein polykristalliner Halbleiter, ein mikrokristalliner Halbleiter, ein amorpher Halbleiter oder dergleichen allein oder in Kombination verwendet werden. Als Halbleitermaterial kann beispielsweise Silizium, Germanium oder dergleichen verwendet werden. Alternativ kann ein Verbindungshalbleiter aus Siliziumgermanium, Siliziumcarbid, Galliumarsenid, Oxidhalbleiter, Nitridhalbleiter oder dergleichen, ein organischer Halbleiter oder dergleichen verwendet werden.
  • Im Falle der Verwendung eines organischen Halbleiters für die Halbleiterschicht kann ein niedermolekulares organisches Material mit einem aromatischen Ring, ein π-Elektronen-konjugiertes leitfähiges Polymer oder dergleichen verwendet werden. Beispielsweise kann Rubren, Tetracen, Pentacen, Perylendiimid, Tetracyanochinodimethan, Polythiophen, Polyacetylen oder Polyparaphenylenvinylen verwendet werden.
  • Es sei angemerkt, dass Halbleiterschichten übereinander angeordnet werden können. Wenn Halbleiterschichten übereinander angeordnet werden, können Halbleiter, die unterschiedliche Kristallzustände aufweisen, oder unterschiedliche Halbleitermaterialien verwendet werden.
  • Die Bandlücke eines Oxidhalbleiters, der eine Art von Metalloxid ist, ist 2 eV oder mehr; daher kann dann, wenn der Oxidhalbleiter für die Halbleiterschicht verwendet wird, ein Transistor mit einem sehr niedrigen Sperrstrom bereitgestellt werden. Insbesondere kann der Sperrstrom pro Mikrometer der Kanalbreite bei Raumtemperatur (typischerweise 25 °C) und bei einer Source-Drain-Spannung von 3,5 V niedriger als 1 × 10-20 A, niedriger als 1 × 10-22 A oder niedriger als 1 × 10-24 A sein. Das heißt, dass das On/Off-Verhältnis des Transistors größer als oder gleich 20 Stellen sein kann. Zudem weist ein Transistor, in dem ein Oxidhalbleiter für eine Halbleiterschicht verwendet wird (OS-Transistor), eine hohe Spannungsfestigkeit zwischen seiner Source und seinem Drain auf. Daher kann ein Transistor mit hoher Zuverlässigkeit bereitgestellt werden. Des Weiteren kann ein Transistor mit einer hohen Ausgangsspannung und einer hohen Spannungsfestigkeit bereitgestellt werden. Des Weiteren kann eine Speichervorrichtung oder dergleichen mit hoher Zuverlässigkeit bereitgestellt werden. Des Weiteren kann eine Speichervorrichtung oder dergleichen mit einer hohen Ausgangsspannung und einer hohen Spannungsfestigkeit bereitgestellt werden.
  • Außerdem wird in dieser Beschreibung und dergleichen ein Transistor, in dem Silizium mit Kristallinität für eine Halbleiterschicht verwendet wird, in der ein Kanal gebildet wird, auch als „kristalliner Si-Transistor“ bezeichnet.
  • Ein kristalliner Si-Transistor neigt im Vergleich zu dem OS-Transistor dazu, relativ hohe Mobilität aufzuweisen. Im Gegensatz dazu besteht bei dem kristallinen Si-Transistor, im Unterschied zu bei dem OS-Transistor, eine Schwierigkeit zum Erhalten eines sehr kleinen Sperrstroms. Daher ist es wichtig, dass das Halbleitermaterial, das für die Halbleiterschicht verwendet wird, je nach dem Zweck und der Verwendung ausgewählt wird. Beispielsweise können je nach dem Zweck und der Verwendung der OS-Transistor, der kristalline Si-Transistor und dergleichen in Kombination verwendet werden.
  • Wenn eine Oxidhalbleiterschicht als Halbleiterschicht verwendet wird, wird die Oxidhalbleiterschicht vorzugsweise durch ein Sputterverfahren ausgebildet. Die Oxidhalbleiterschicht, die durch ein Sputterverfahren ausgebildet wird, wird bevorzugt, da die Dichte der Oxidhalbleiterschicht erhöht werden kann. In dem Fall, in dem die Oxidhalbleiterschicht durch ein Sputterverfahren ausgebildet wird, kann als Sputtergas ein Edelgas (typischerweise Argon), Sauerstoff oder ein Gasgemisch aus einem Edelgas und Sauerstoff verwendet werden. Außerdem ist eine Erhöhung der Reinheit eines Sputtergases notwendig. Beispielsweise wird für ein Sauerstoffgas oder ein Edelgas, das als Sputtergas verwendet wird, ein Gas verwendet, das derart hochgereinigt wird, dass es einen Taupunkt von -60 °C oder niedriger, bevorzugt -100 °C oder niedriger aufweist. Wenn die Oxidhalbleiterschicht unter Verwendung eines hochgereinigten Sputtergases abgeschieden wird, kann das Eindringen von Feuchtigkeit oder dergleichen in die Oxidhalbleiterschicht minimiert werden.
  • Außerdem wird in dem Fall, in dem die Oxidhalbleiterschicht durch ein Sputterverfahren ausgebildet wird, vorzugsweise Feuchtigkeit in einer Abscheidungskammer der Sputtervorrichtung möglichst entfernt. Beispielsweise wird vorzugsweise die Abscheidungskammer einer Hochvakuumerzeugung (auf etwa 5 × 10-7 Pa bis 1 × 10-4 Pa) unter Verwendung einer Absaugungsvakuumpumpe, wie z. B. einer Kryopumpe, unterzogen. Im Besonderen ist der Partialdruck der Gasmoleküle, die H2O entsprechen (Gasmoleküle, die m/z = 18 entsprechen), in der Abscheidungskammer in dem Standby-Modus der Sputtervorrichtung bevorzugt niedriger als oder gleich 1 × 10-4 Pa, bevorzugter niedriger als oder gleich 5 × 10-5 Pa.
  • [Metalloxid]
  • Ein Oxidhalbleiter, der eine Art von Metalloxid ist, enthält vorzugsweise mindestens Indium oder Zink. Insbesondere sind vorzugsweise Indium und Zink enthalten. Außerdem ist vorzugsweise Aluminium, Gallium, Yttrium, Zinn oder dergleichen enthalten. Ferner kann/können eine oder mehrere Art/en, die aus Bor, Silizium, Titan, Eisen, Nickel, Germanium, Zirconium, Molybdän, Lanthan, Cer, Neodym, Hafnium, Tantal, Wolfram, Magnesium und dergleichen ausgewählt wird/werden, enthalten sein.
  • Hier wird der Fall in Betracht gezogen, in dem ein Oxidhalbleiter Indium, ein Element M und Zink enthält. Es sei angemerkt, dass es sich bei dem Element M um Aluminium, Gallium, Yttrium, Zinn oder dergleichen handelt. Weitere Elemente, die als Element M verwendet werden können, sind Bor, Silizium, Titan, Eisen, Nickel, Germanium, Zirconium, Molybdän, Lanthan, Cer, Neodym, Hafnium, Tantal, Wolfram, Magnesium und dergleichen. Es sei angemerkt, dass eine Vielzahl der vorstehenden Elemente in Kombination als Element M verwendet werden kann.
  • Es sei angemerkt, dass in dieser Beschreibung und dergleichen auch ein Metalloxid, das Stickstoff enthält, in einigen Fällen als Metalloxid bezeichnet wird. Ein Metalloxid, das Stickstoff enthält, kann auch als Metalloxynitrid bezeichnet werden.
  • [Zusammensetzung eines Metalloxids]
  • Nachstehend wird die Zusammensetzung eines wolkenartig ausgerichteten Verbundoxidhalbleiters (cloud-aligned composite oxide semiconductor, CAC-OS) beschrieben, der für einen Transistor, der bei einer Ausführungsform der vorliegenden Erfindung offenbart wird, verwendbar ist.
  • Es sei angemerkt, dass in dieser Beschreibung und dergleichen „Kristall mit Ausrichtung bezüglich der c-Achse (c-axis aligned crystal, CAAC)“ und „wolkenartig ausgerichtetes Verbundmaterial (Cloud-Aligned Composite, CAC)“ angegeben sein könnten. Es sei angemerkt, dass CAAC ein Beispiel für eine Kristallstruktur bezeichnet und CAC ein Beispiel für eine Funktion oder eine Materialzusammensetzung bezeichnet.
  • Ein CAC-OS oder ein CAC-Metalloxid weist eine leitende Funktion in einem Teil des Materials auf und weist eine isolierende Funktion in einem anderen Teil des Materials auf, und weist eine Funktion eines Halbleiters als gesamtes Material auf. Es sei angemerkt, dass in dem Fall, in dem der CAC-OS oder das CAC-Metalloxid in einer Aktivschicht eines Transistors verwendet wird, es sich bei der leitenden Funktion um eine Funktion handelt, die ermöglicht, dass Elektronen (oder Löcher) fließen, die als Ladungsträger dienen, und dass es sich bei der isolierenden Funktion um eine Funktion handelt, die nicht ermöglicht, dass Elektronen fließen, die als Ladungsträger dienen. Durch die komplementäre Wirkung der leitenden Funktion und der isolierenden Funktion kann der CAC-OS oder das CAC-Metalloxid eine Schaltfunktion (Ein-/Ausschaltfunktion) aufweisen. In dem CAC-OS oder dem CAC-Metalloxid kann eine Trennung der Funktionen jede Funktion maximieren.
  • Der CAC-OS oder das CAC-Metalloxid umfasst leitende Bereiche und isolierende Bereiche. Die leitenden Bereiche weisen die vorstehend beschriebene leitende Funktion auf, und die isolierenden Bereiche weisen die vorstehend beschriebene isolierende Funktion auf. In einigen Fällen sind ferner die leitenden Bereiche und die isolierenden Bereiche in der Größenordnung von Nanoteilchen in dem Material getrennt. In einigen Fällen sind ferner die leitenden Bereiche und die isolierenden Bereiche in dem Material ungleichmäßig verteilt. Außerdem werden die leitenden Bereiche in einigen Fällen wolkenartig gekoppelt beobachtet, wobei ihre Grenzen unscharf sind.
  • Des Weiteren weisen in einigen Fällen in dem CAC-OS oder dem CAC-Metalloxid die leitenden Bereiche und die isolierenden Bereiche jeweils eine Größe von größer als oder gleich 0,5 nm und kleiner als oder gleich 10 nm, bevorzugt größer als oder gleich 0,5 nm und kleiner als oder gleich 3 nm auf, und sie sind in dem Material dispergiert.
  • Der CAC-OS oder das CAC-Metalloxid enthält ferner Komponenten mit unterschiedlichen Bandlücken. Der CAC-OS oder das CAC-Metalloxid enthält beispielsweise eine Komponente mit einer großen Lücke aufgrund des isolierenden Bereichs und eine Komponente mit einer kleinen Lücke aufgrund des leitenden Bereichs. Im Falle einer derartigen Zusammensetzung fließen Ladungsträger hauptsächlich in der Komponente mit einer kleinen Lücke. Die Komponente mit einer kleinen Lücke komplementiert außerdem die Komponente mit einer großen Lücke, und Ladungsträger fließen auch in der Komponente mit einer großen Lücke in Zusammenhang mit der Komponente mit einer kleinen Lücke. Folglich können in dem Fall, in dem der vorstehend beschriebene CAC-OS oder das vorstehend beschriebene CAC-Metalloxid für einen Kanalbildungsbereich eines Transistors verwendet wird, eine hohe Stromtreiberfähigkeit im Durchlasszustand des Transistors, d. h. ein hoher Durchlassstrom, und eine hohe Feldeffektmobilität erhalten werden.
  • Mit anderen Worten: Der CAC-OS oder das CAC-Metalloxid kann als Matrix-Verbundmaterial (matrix composite) oder Metall-Matrix-Verbundmaterial (metal matrix composite) bezeichnet werden.
  • [Struktur eines Metalloxids]
  • Ein Oxidhalbleiter, der eine Art von Metalloxid ist, wird in einen einkristallinen Oxidhalbleiter und in einen nicht-einkristallinen Oxidhalbleiter unterteilt. Beispiele für einen nicht-einkristallinen Oxidhalbleiter umfassen einen kristallinen Oxidhalbleiter mit Ausrichtung bezüglich der c-Achse (c-axis-aligned crystalline oxide semiconductor, CAAC-OS), einen polykristallinen Oxidhalbleiter, einen nanokristallinen Oxidhalbleiter (nc-OS), einen amorphähnlichen Oxidhalbleiter (a-ähnlichen OS) und einen amorphen Oxidhalbleiter.
  • Der CAAC-OS weist eine Ausrichtung bezüglich der c-Achse auf, eine Vielzahl von Nanokristallen ist in Richtung der a-b-Ebene verbunden, und die Kristallstruktur weist eine Verzerrung auf. Es sei angemerkt, dass eine Verzerrung einen Abschnitt bezeichnet, in dem sich die Richtung einer Gitteranordnung zwischen einem Bereich mit einer gleichmäßigen Gitteranordnung und einem anderen Bereich mit einer gleichmäßigen Gitteranordnung in einem Bereich verändert, in dem die Vielzahl von Nanokristallen verbunden sind.
  • Die Form des Nanokristalls ist grundlegend sechseckig; jedoch ist die Form nicht immer auf ein regelmäßiges Sechseck beschränkt und ist in einigen Fällen ein unregelmäßiges Sechseck. Eine fünfeckige Gitteranordnung, eine siebeneckige Gitteranordnung und dergleichen sind in einigen Fällen in der Verzerrung enthalten. Es sei angemerkt, dass es schwierig ist, selbst in der Nähe der Verzerrung in dem CAAC-OS eine eindeutige Korngrenze (auch als Grain-Boundary bezeichnet) zu beobachten. Das heißt, dass das Bilden einer Kristallkorngrenze durch die Verzerrung einer Gitteranordnung verhindert wird. Das liegt daran, dass der CAAC-OS eine Verzerrung dank einer niedrigen Dichte der Anordnung von Sauerstoffatomen in Richtung der a-b-Ebene, einer Veränderung des interatomaren Bindungsabstands durch Substitution eines Metallelements und dergleichen tolerieren kann.
  • Der CAAC-OS neigt dazu, eine geschichtete Kristallstruktur (auch als geschichtete Struktur bezeichnet) aufzuweisen, bei der eine Schicht, die Indium und Sauerstoff enthält (nachstehend In-Schicht) und eine Schicht, die das Element M, Zink und Sauerstoff enthält (nachstehend (M,Zn)-Schicht), übereinander angeordnet sind. Es sei angemerkt, dass Indium und das Element M untereinander ausgetauscht werden können und dass dann, wenn das Element M der (M,Zn)-Schicht durch Indium ersetzt wird, die Schicht auch als (In,M,Zn)-Schicht bezeichnet werden kann. Wenn Indium der In-Schicht durch das Element M ersetzt wird, kann die Schicht auch als (In,M)-Schicht bezeichnet werden.
  • Der CAAC-OS ist ein Metalloxid mit hoher Kristallinität. Im Gegensatz dazu ist es weniger wahrscheinlich, dass bei dem CAAC-OS eine Verringerung der Elektronenmobilität aufgrund der Korngrenze auftritt, da es schwierig ist, eine eindeutige Korngrenze zu beobachten. Ein Eindringen von Verunreinigungen, eine Bildung von Defekten oder dergleichen könnte die Kristallinität eines Metalloxids verringern. Dies bedeutet, dass der CAAC-OS nur geringe Mengen an Verunreinigungen und Defekten (z. B. Sauerstofffehlstellen) aufweist. Somit ist ein Metalloxid mit dem CAAC-OS physikalisch stabil; daher ist ein Metalloxid mit dem CAAC-OS wärmebeständig und weist eine hohe Zuverlässigkeit auf.
  • In dem nc-OS weist ein mikroskopischer Bereich (zum Beispiel ein Bereich mit einer Größe von größer als oder gleich 1 nm und kleiner als oder gleich 10 nm, insbesondere ein Bereich mit einer Größe von größer als oder gleich 1 nm und kleiner als oder gleich 3 nm) eine regelmäßige Atomanordnung auf. Es gibt keine Regelmäßigkeit der Kristallausrichtung zwischen unterschiedlichen Nanokristallen in dem nc-OS. Daher wird keine Ausrichtung des gesamten Films beobachtet. Deshalb kann man in einigen Fällen den nc-OS von einem a-ähnlichen OS oder einem amorphen Oxidhalbleiter in Abhängigkeit von einem Analyseverfahren nicht unterscheiden.
  • Der a-ähnliche OS ist ein Metalloxid, das eine Struktur zwischen denjenigen des nc-OS und des amorphen Oxidhalbleiters aufweist. Der a-ähnliche OS enthält einen Hohlraum oder einen Bereich mit einer niedrigen Dichte. Das heißt, dass der a-ähnliche OS im Vergleich zu dem nc-OS und dem CAAC-OS eine niedrigere Kristallinität aufweist.
  • Ein Oxidhalbleiter (Metalloxid) kann verschiedene Strukturen aufweisen, die unterschiedliche Eigenschaften aufzeigen. Zwei oder mehr von dem amorphen Oxidhalbleiter, dem polykristallinen Oxidhalbleiter, dem a-ähnlichen OS, dem nc-OS und dem CAAC-OS können in einem Oxidhalbleiter enthalten sein.
  • [Transistor, der ein Metalloxid beinhaltet]
  • Als Nächstes wird der Fall beschrieben, in dem das vorstehende Metalloxid für einen Kanalbildungsbereich eines Transistors verwendet wird.
  • Es sei angemerkt, dass dann, wenn das vorstehende Metalloxid für einen Kanalbildungsbereich eines Transistors verwendet wird, ein Transistor mit hoher Feldeffektmobilität erhalten werden kann. Außerdem kann ein Transistor erhalten werden, der eine hohe Zuverlässigkeit aufweist.
  • Außerdem wird vorzugsweise ein Metalloxid mit niedriger Ladungsträgerdichte für den Transistor verwendet. In dem Fall, in dem die Ladungsträgerdichte eines Metalloxidfilms verringert wird, wird die Konzentration von Verunreinigungen in dem Metalloxidfilm verringert, so dass die Dichte der Defektzustände verringert werden kann. In dieser Beschreibung und dergleichen wird ein Zustand mit einer niedrigen Konzentration von Verunreinigungen und einer niedrigen Dichte der Defektzustände als hochreiner intrinsischer oder im Wesentlichen hochreiner intrinsischer Zustand bezeichnet. Beispielsweise kann ein Metalloxid eine Ladungsträgerdichte von niedriger als 8 × 1011 /cm3, bevorzugt niedriger als 1 × 1011 /cm3, bevorzugter niedriger als 1 × 1010 /cm3, und höher als oder gleich 1 × 10-9 /cm3 aufweisen.
  • Ein hochreiner intrinsischer oder im Wesentlichen hochreiner intrinsischer Metalloxidfilm weist in einigen Fällen eine niedrige Dichte der Defektzustände und dementsprechend eine niedrige Dichte der Einfangzustände auf.
  • Ladungen, die von den Einfangzuständen in dem Metalloxid eingefangen werden, brauchen eine lange Zeit, bis sie freigesetzt werden, und können sich wie feste Ladungen verhalten. Daher weist ein Transistor, dessen Kanalbildungsbereich ein Metalloxid mit hoher Dichte der Einfangzustände beinhaltet, in einigen Fällen instabile elektrische Eigenschaften auf.
  • Um stabile elektrische Eigenschaften des Transistors zu erhalten, ist es daher wirksam, die Konzentration von Verunreinigungen des Metalloxids zu verringern. Um die Konzentration von Verunreinigungen des Metalloxids zu verringern, wird die Konzentration von Verunreinigungen eines Films, der dem Metalloxid benachbart ist, vorzugsweise verringert. Beispiele für die Verunreinigungen umfassen Wasserstoff, Stickstoff, ein Alkalimetall, ein Erdalkalimetall, Eisen, Nickel und Silizium.
  • [Verunreinigung]
  • Hier wird der Einfluss der einzelnen Verunreinigungen in dem Metalloxid beschrieben.
  • Wenn Silizium oder Kohlenstoff, bei denen es sich um Elemente der Gruppe 14 handelt, in dem Metalloxid enthalten ist, bilden sich Defektzustände in dem Metalloxid. Daher werden die Silizium- oder Kohlenstoffkonzentration in dem Metalloxid und die Silizium- oder Kohlenstoffkonzentration in der Nähe einer Grenzfläche zu dem Metalloxid (die durch Sekundärionen-Massenspektrometrie (SIMS) gemessen wird) auf niedriger als oder gleich 2 × 1018 Atome/cm3, und bevorzugt auf niedriger als oder gleich 2 × 1017 Atome/cm3 eingestellt.
  • Wenn das Metalloxid ein Alkalimetall oder ein Erdalkalimetall enthält, werden in einigen Fällen Defektzustände gebildet und Ladungsträger erzeugt. Daher ist es wahrscheinlich, dass ein Transistor, bei dem ein Alkalimetall oder Erdalkalimetall enthaltendes Metalloxid für einen Kanalbildungsbereich verwendet wird, selbstleitende Eigenschaften aufweist. Deshalb wird die Alkalimetall- oder Erdalkalimetallkonzentration in dem Metalloxid vorzugsweise verringert. Insbesondere wird die Alkalimetall- oder Erdalkalimetallkonzentration in dem Metalloxid, die durch SIMS erhalten wird, auf niedriger als oder gleich 1 × 1018 Atome/cm3, bevorzugt niedriger als oder gleich 2 × 1016 Atome/cm3 eingestellt.
  • Darüber hinaus wird das Metalloxid dann, wenn es Stickstoff enthält, leicht zu einem n-Typ, indem Elektronen, die als Ladungsträger dienen, entstehen und die Ladungsträgerdichte ansteigt. Folglich ist es wahrscheinlich, dass sich ein Transistor, bei dem ein stickstoffhaltiges Metalloxid für einen Kanalbildungsbereich verwendet wird, selbstleitend verhält. Daher wird vorzugsweise Stickstoff in dem Kanalbildungsbereich in dem Metalloxid so weit wie möglich verringert. Beispielsweise wird die durch SIMS erhaltene Stickstoffkonzentration in dem Metalloxid auf niedriger als 5 × 1019 Atome/cm3, bevorzugt niedriger als oder gleich 5 × 1018 Atome/cm3, bevorzugter niedriger als oder gleich 1 × 1018 Atome/cm3 und noch bevorzugter niedriger als oder gleich 5 × 1017 Atome/cm3 eingestellt.
  • Wasserstoff, der in einem Metalloxid enthalten ist, reagiert mit Sauerstoff, der an ein Metallatom gebunden ist, zu Wasser, und daher wird in einigen Fällen eine Sauerstofffehlstelle gebildet. Infolge des Eindringens von Wasserstoff in die Sauerstofffehlstelle wird in einigen Fällen ein Elektron erzeugt, das als Ladungsträger dient. In einigen Fällen führt die Bindung eines Teils von Wasserstoff an Sauerstoff, der an ein Metallatom gebunden ist, ferner zu der Erzeugung eines Elektrons, das als Ladungsträger dient. Daher ist es wahrscheinlich, dass sich ein Transistor, bei dem ein wasserstoffhaltiges Metalloxid für einen Kanalbildungsbereich verwendet wird, selbstleitend verhält. Folglich wird der Wasserstoff in dem Metalloxid vorzugsweise so weit wie möglich verringert. Insbesondere wird die durch SIMS gemessene Wasserstoffkonzentration in dem Metalloxid auf niedriger als 1 × 1020 Atome/cm3, bevorzugt niedriger als 1 × 1019 Atome/cm3, bevorzugter niedriger als 5 × 1018 Atome/cm3, noch bevorzugter niedriger als 1 × 1018 Atome/cm3 eingestellt.
  • Wenn ein Metalloxid, in dem Verunreinigungen ausreichend verringert sind, für einen Kanalbildungsbereich eines Transistors verwendet wird, können stabile elektrische Eigenschaften erhalten werden.
  • <Filmausbildungsverfahren>
  • Ein isolierendes Material zum Ausbilden einer Isolierschicht, ein leitendes Material zum Ausbilden einer Elektrode oder ein Halbleitermaterial zum Ausbilden einer Halbleiterschicht kann durch ein Sputterverfahren, ein Rotationsbeschichtungsverfahren, ein chemisches Gasphasenabscheidungs- (Chemical Vapor Deposition, CVD-) Verfahren (darunter auch ein thermisches CVD-Verfahren, ein metallorganisches chemisches Gasphasenabscheidungs- (Metal Organic Chemical Vapor Deposition, MOCVD-) Verfahren, ein plasmaunterstütztes CVD- (Plasma Enhanced CVD, PECVD-) Verfahren, ein hochdichtes Plasma-CVD- (High Density Plasma CVD) Verfahren, ein Niederdruck-CVD (low pressure CVD, LPCVD-) Verfahren, ein CVD-Verfahren bei Atmosphärendruck (atmospheric pressure CVD, APCVD-Verfahren) und dergleichen), ein Atomlagenabscheidungs- (Atomic Layer Deposition, ALD-) Verfahren oder ein Molekularstrahlepitaxie- (Molecular Beam Epitaxy, MBE-) Verfahren oder ein Impulslaserabscheidungs- (Pulsed Laser Deposition, PLD-) Verfahren, ein Tauchverfahren, ein Sprühbeschichtungsverfahren, ein Tröpfchenabgabeverfahren (wie z. B. ein Tintenstrahlverfahren) oder ein Druckverfahren (wie z. B. Siebdruck oder ein Offsetdruck) ausgebildet werden.
  • Unter Verwendung des plasmaunterstützten CVD-Verfahrens kann ein qualitativ hochwertiger Film bei einer relativ niedrigen Temperatur ausgebildet werden. Wenn ein Abscheidungsverfahren, bei dem kein Plasma für die Abscheidung verwendet wird, wie z. B. ein MOCVD-Verfahren, ein ALD-Verfahren oder ein thermisches CVD-Verfahren, verwendet wird, werden Schäden an einer Oberfläche, auf der der Film abgeschieden wird, nicht so leicht verursacht. Beispielsweise könnte eine Leitung, eine Elektrode, ein Element (z. B. ein Transistor oder ein Kondensator) oder dergleichen, die/das in einer Speichervorrichtung enthalten ist, durch Empfangen von Ladungen vom Plasma aufgeladen werden. In diesem Fall könnten die akkumulierten Ladungen die Leitung, die Elektrode, das Element oder dergleichen beschädigen, die/das in der Speichervorrichtung enthalten ist. Im Gegensatz dazu werden dann, wenn ein Abscheidungsverfahren, bei dem kein Plasma verwendet wird, zum Einsatz kommt, keine derartigen Plasmaschäden verursacht, und es kann die Ausbeute der Halbleitervorrichtung erhöht werden. Da keine Plasmaschäden verursacht werden, kann ferner ein Film mit wenigen Defekten erhalten werden.
  • Im Unterschied zu einem Abscheidungsverfahren, bei dem Teilchen, die von einem Target oder dergleichen abgegeben werden, abgeschieden werden, sind ein CVD-Verfahren und ein ALD-Verfahren Abscheidungsverfahren, bei denen ein Film durch eine Reaktion an einer Oberfläche eines Gegenstandes ausgebildet wird. Daher sind ein CVD-Verfahren und ein ALD-Verfahren Abscheidungsverfahren, die weniger wahrscheinlich von der Form eines Gegenstandes beeinflusst werden und eine vorteilhafte Stufenabdeckung ermöglichen. Insbesondere ermöglicht ein ALD-Verfahren eine ausgezeichnete Stufenabdeckung und eine ausgezeichnete Gleichmäßigkeit der Dicke und kann beispielsweise zum Bedecken einer Oberfläche einer Öffnung mit einem hohen Seitenverhältnis vorteilhaft verwendet werden. Im Gegensatz dazu weist ein ALD-Verfahren eine relativ niedrige Abscheidungsrate auf; daher ist es in einigen Fällen vorzuziehen, dass ein ALD-Verfahren mit einem weiteren Abscheidungsverfahren mit einer hohen Abscheidungsrate, wie z. B. einem CVD-Verfahren, kombiniert wird.
  • Bei einem CVD-Verfahren und einem ALD-Verfahren kann die Zusammensetzung eines auszubildenden Films durch ein Verhältnis der Durchflussrate der Quellengase gesteuert werden. Beispielsweise kann durch ein CVD-Verfahren und ein ALD-Verfahren ein Film mit einer bestimmten Zusammensetzung in Abhängigkeit von einem Verhältnis der Durchflussrate der Quellengase ausgebildet werden. Außerdem kann beispielsweise mittels eines CVD-Verfahrens und eines ALD-Verfahrens ein Film ausgebildet werden, dessen Zusammensetzung sich stetig ändert, indem das Verhältnis der Durchflussrate der Quellengase während der Ausbildung des Films geändert wird. In dem Fall, in dem der Film ausgebildet wird, während das Verhältnis der Durchflussrate der Quellengase geändert wird, kann im Vergleich zu dem Fall, in dem der Film unter Verwendung einer Vielzahl von Abscheidungskammern ausgebildet wird, die Zeit, die zur Filmausbildung benötigt wird, verringert werden, da die Zeit, die zum Übertragen und zum Regulieren des Drucks benötigt wird, wegfällt. Daher kann die Produktivität einer Speichervorrichtung in einigen Fällen erhöht werden.
  • Es sei angemerkt, dass in dem Fall, in dem ein Film durch ein ALD-Verfahren abgeschieden wird, vorzugsweise ein Gas, das kein Chlor enthält, als Materialgas verwendet wird.
  • Diese Ausführungsform kann in einer geeigneten Kombination mit einer der bei den anderen Ausführungsformen und dergleichen beschriebenen Strukturen implementiert werden.
  • (Ausführungsform 7)
  • Bei dieser Ausführungsform wird ein Strukturbeispiel eines Transistors beschrieben, der für die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung oder dergleichen verwendet werden kann.
  • <Strukturbeispiel 1 eines Transistors>
  • Ein Strukturbeispiel eines Transistors 510A wird anhand von 30(A), 30(B) und 30(C) beschrieben. 30(A) ist eine Draufsicht auf einen Transistor 510A. 30(B) ist eine Querschnittsansicht eines Abschnitts entlang der Strichpunktlinie L1-L2 in 30(A). 30(C) ist eine Querschnittsansicht eines Abschnitts entlang der Strichpunktlinie W1-W2 in 30(A). Es sei angemerkt, dass der Einfachheit der Zeichnung halber einige Komponenten in der Draufsicht in 30(A) weggelassen werden.
  • In 30(A), 30(B) und 30(C) werden der Transistor 510A, eine Isolierschicht 511, eine Isolierschicht 512, eine Isolierschicht 514, eine Isolierschicht 516, eine Isolierschicht 580, eine Isolierschicht 582 und eine Isolierschicht 584, die als Zwischenschichtfilme dienen, dargestellt. Außerdem werden eine leitende Schicht 546 (eine leitende Schicht 546a und eine leitende Schicht 546b), die elektrisch mit dem Transistor 510A verbunden ist und als Kontaktstecker dient, und eine leitende Schicht 503 dargestellt, die als Leitung dient.
  • Der Transistor 510A beinhaltet eine leitende Schicht 560 (eine leitende Schicht 560a und eine leitende Schicht 560b), die als erste Gate-Elektrode dient, eine leitende Schicht 505 (eine leitende Schicht 505a und eine leitende Schicht 505b), die als zweite Gate-Elektrode dient, eine Isolierschicht 550, die als erster Gate-Isolator dient, eine Isolierschicht 521, eine Isolierschicht 522 und eine Isolierschicht 524, die als zweite Gate-Isolatoren dienen, ein Oxid 530 (ein Oxid 530a, ein Oxid 530b und ein Oxid 530c), das einen Bereich umfasst, in dem ein Kanal gebildet wird, eine leitende Schicht 542a, die als ein Anschluss von Source und Drain dient, eine leitende Schicht 542b, die als der andere Anschluss von Source und Drain dient, und eine Isolierschicht 574.
  • Außerdem werden in dem Transistor 510A, der in 30 dargestellt ist, das Oxid 530c, die Isolierschicht 550 und die leitende Schicht 560 in einer Öffnung angeordnet, die in der Isolierschicht 580 bereitgestellt wird, wobei die Isolierschicht 574 dazwischen liegt. Des Weiteren werden das Oxid 530c, die Isolierschicht 550 und die leitende Schicht 560 zwischen der leitenden Schicht 542a und der leitenden Schicht 542b angeordnet.
  • Die Isolierschicht 511 und die Isolierschicht 512 dienen als Zwischenschichtfilme.
  • Als Zwischenschichtfilm kann eine Einzelschicht oder eine Schichtanordnung aus einem beliebigen von Isolatoren, wie z. B. Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Aluminiumoxid, Hafniumoxid, Tantaloxid, Zirconiumoxid, Blei-Zirkonat-Titanat (PZT), Strontiumtitanat (SrTiO3) und (Ba,Sr)TiO3 (BST), verwendet werden. Alternativ kann dem Isolator beispielsweise Aluminiumoxid, Bismutoxid, Germaniumoxid, Nioboxid, Siliziumoxid, Titanoxid, Wolframoxid, Yttriumoxid oder Zirconiumoxid zugesetzt werden. Der Isolator kann alternativ einer Nitrierungsbehandlung unterzogen werden. Siliziumoxid, Siliziumoxynitrid oder Siliziumnitrid kann über dem vorstehenden Isolator angeordnet werden.
  • Beispielsweise dient die Isolierschicht 511 vorzugsweise als Sperrschicht, um zu verhindern, dass Verunreinigungen, wie z. B. Wasser oder Wasserstoff, von der Seite des Substrats aus in den Transistor 510A eindringen. Deshalb wird vorzugsweise für die Isolierschicht 511 ein isolierendes Material mit einer Funktion zum Verhindern einer Diffusion von Verunreinigungen, wie z. B. einem Wasserstoffatom, einem Wasserstoffmolekül, einem Wassermolekül und einem Kupferatom, d. h. ein isolierendes Material, das die vorstehenden Verunreinigungen mit geringerer Wahrscheinlichkeit passieren, verwendet. Alternativ wird vorzugsweise ein isolierendes Material mit einer Funktion zum Verhindern einer Diffusion von Sauerstoff (z. B. Sauerstoffatomen und/oder Sauerstoffmolekülen), d. h. ein isolierendes Material, das der Sauerstoff mit geringerer Wahrscheinlichkeit passiert, verwendet. Außerdem kann beispielsweise Aluminiumoxid, Siliziumnitrid oder dergleichen für den Isolator 511 verwendet. Bei dieser Struktur kann verhindert werden, dass Verunreinigungen, wie z. B. Wasserstoff und Wasser, von der Richtung des Substrats aus durch die Isolierschicht 511 in Richtung des Transistors 510A diffundieren.
  • Beispielsweise ist die Permittivität der Isolierschicht 512 vorzugsweise niedriger als diejenige der Isolierschicht 511. In dem Fall, in dem ein Material mit niedriger Permittivität für einen Zwischenschichtfilm verwendet wird, kann die parasitäre Kapazität, die zwischen Leitungen erzeugt wird, verringert werden.
  • Die leitende Schicht 503 wird derart ausgebildet, dass sie in der Isolierschicht 512 eingebettet ist. Hier kann sich die Oberseite der leitenden Schicht 503 auf im Wesentlichen der gleichen Ebene wie die Oberseite der Isolierschicht 512 befinden. Es sei angemerkt, dass die leitende Schicht 503 mit einer Einzelschicht gezeigt ist; jedoch ist die vorliegende Erfindung nicht darauf beschränkt. Beispielsweise kann die leitende Schicht 503 eine mehrschichtige Struktur aus zwei oder mehr Schichten aufweisen. Für die leitende Schicht 503 wird vorzugsweise ein leitendes Material mit hoher Leitfähigkeit verwendet, das Wolfram, Kupfer oder Aluminium als Hauptkomponente enthält.
  • Bei dem Transistor 510A dient die leitende Schicht 560 in einigen Fällen als erstes Gate-Elektrode (auch als Top-Gate-Elektrode bezeichnet). Ferner dient die leitende Schicht 505 als zweite Gate-Elektrode (auch als Bottom-Gate-Elektrode bezeichnet). In diesem Fall kann, indem ein an die leitende Schicht 505 angelegtes Potential nicht synchron mit, sondern unabhängig von einem an die leitende Schicht 560 angelegten Potential geändert wird, die Schwellenspannung des Transistors 510A gesteuert werden. Indem insbesondere ein negatives Potential an die leitende Schicht 505 angelegt wird, kann die Schwellenspannung des Transistors 510A höher als 0 V sein, und der Sperrstrom kann verringert werden. Demzufolge kann ein Drain-Strom bei einem an die leitende Schicht 560 angelegten Potential von 0 V in dem Fall, in dem ein negatives Potential an die leitende Schicht 505 angelegt wird, stärker verringert werden als in dem Fall, in dem es nicht angelegt wird.
  • Außerdem werden beispielsweise dann, indem die leitende Schicht 505 und die leitende Schicht 560 derart bereitgestellt werden, dass sie sich miteinander überlappen, in dem Fall, in dem an die leitende Schicht 560 und an die leitende Schicht 505 Potentiale angelegt werden, ein elektrisches Feld, das von der leitenden Schicht 560 erzeugt wird, und ein elektrisches Feld, das von der leitenden Schicht 505 erzeugt wird, miteinander verbunden, wodurch der Kanalbildungsbereich, der in dem Oxid 530 gebildet wird, abgedeckt werden kann.
  • Das heißt, dass der Kanalbildungsbereich elektrisch von dem elektrischen Feld der leitenden Schicht 560, die als erste Gate-Elektrode dient, und dem elektrischen Feld der leitenden Schicht 505, die als zweite Gate-Elektrode dient, umschlossen werden kann. In dieser Beschreibung wird eine derartige Transistorstruktur, bei der der Kanalbildungsbereich elektrisch von den elektrischen Feldern der ersten Gate-Elektrode und der zweiten Gate-Elektrode umschlossen ist, als Struktur mit umschlossenem Kanal (surrounded channel structure bzw. s-Kanal-Struktur) bezeichnet.
  • Die Isolierschicht 514 und die Isolierschicht 516 dienen, wie die Isolierschicht 511 und die Isolierschicht 512, als Zwischenschichtfilme. Beispielsweise dient die Isolierschicht 514 vorzugsweise als Sperrschicht, um zu verhindern, dass Verunreinigungen, wie z. B. Wasser oder Wasserstoff, von der Seite des Substrats aus in den Transistor 510A eindringen. Bei dieser Struktur kann verhindert werden, dass Verunreinigungen, wie z. B. Wasserstoff und Wasser, von der Richtung des Substrats aus durch die Isolierschicht 514 in Richtung des Transistors 510A diffundieren. Außerdem ist beispielsweise die Permittivität der Isolierschicht 516 vorzugsweise niedriger als diejenige der Isolierschicht 514. In dem Fall, in dem ein Material mit niedriger Permittivität für einen Zwischenschichtfilm verwendet wird, kann die parasitäre Kapazität, die zwischen Leitungen erzeugt wird, verringert werden.
  • Bei der leitenden Schicht 505, die als zweites Gate dient, wird die leitende Schicht 505a in Kontakt mit der Innenwand der Öffnung in der Isolierschicht 514 und der Isolierschicht 516 ausgebildet und wird die leitende Schicht 505b weiter innen ausgebildet. Hier kann sich die Oberseite der leitenden Schicht 505a und der leitenden Schicht 505b auf im Wesentlichen der gleichen Ebene wie die Oberseite der Isolierschicht 516 befinden. Es sei angemerkt, dass, obwohl die leitende Schicht 505a und die leitende Schicht 505b in dem Transistor 510A übereinander angeordnet sind, die vorliegende Erfindung nicht auf diese Struktur beschränkt ist. Beispielsweise wird die leitende Schicht 505 mit einer einschichtigen Struktur oder einer mehrschichtigen Struktur aus drei oder mehr Schichten bereitgestellt werden.
  • Hier wird für die leitende Schicht 505a vorzugsweise ein leitendes Material mit einer Funktion zum Verhindern einer Diffusion von Verunreinigungen, wie z. B. einem Wasserstoffatom, einem Wasserstoffmolekül, einem Wassermolekül und einem Kupferatom, d. h. ein leitendes Material, das die vorstehenden Verunreinigungen mit geringerer Wahrscheinlichkeit passieren, verwendet. Alternativ wird vorzugsweise ein leitendes Material mit einer Funktion zum Verhindern einer Diffusion von Sauerstoff (z. B. Sauerstoffatomen und/oder Sauerstoffmolekülen), d. h. ein leitendes Material, das der Sauerstoff mit geringerer Wahrscheinlichkeit passiert, verwendet. Es sei angemerkt, dass in dieser Beschreibung eine Funktion zum Verhindern einer Diffusion von Verunreinigungen oder Sauerstoff eine Funktion zum Verhindern einer Diffusion der vorstehenden Verunreinigungen und/oder des vorstehenden Sauerstoffs bezeichnet.
  • Wenn beispielsweise die leitende Schicht 505a eine Funktion zum Verhindern einer Diffusion von Sauerstoff aufweist, kann verhindert werden, dass die Leitfähigkeit der leitenden Schicht 505b infolge einer Oxidation verringert wird.
  • Außerdem wird in dem Fall, in dem die leitende Schicht 505 auch als Leitung dient, für die leitende Schicht 505b vorzugsweise ein leitendes Material mit hoher Leitfähigkeit verwendet, das Wolfram, Kupfer oder Aluminium als Hauptkomponente enthält. In diesem Fall wird die leitende Schicht 503 nicht notwendigerweise bereitgestellt. Es sei angemerkt, dass es sich bei der leitenden Schicht 505b in der Zeichnung um eine Einzelschicht handelt; jedoch kann sie eine mehrschichtige Struktur, beispielsweise eine Schichtanordnung aus Titan, Titannitrid und einem beliebigen der vorstehenden leitenden Materialien, aufweisen.
  • Die Isolierschicht 521, die Isolierschicht 522 und die Isolierschicht 524 dienen jeweils als zweiter Gate-Isolator.
  • Des Weiteren weist die Isolierschicht 522 vorzugsweise eine Sperreigenschaft auf. Wenn die Isolierschicht 522 eine Sperreigenschaft aufweist, dient sie als Schicht, die ein Eindringen von Verunreinigungen, wie z. B. Wasserstoff, von der Umgebung des Transistors 510A in den Transistor 510A verhindert.
  • Für die Isolierschicht 522 wird beispielsweise eine Einzelschicht oder eine Schichtanordnung aus einem Isolator, der ein sogenanntes Material mit hohem k, wie z. B. Aluminiumoxid, Hafniumoxid, ein Oxid, das Aluminium und Hafnium enthält (Hafniumaluminat), Tantaloxid, Zirconiumoxid, Blei-Zirkonat-Titanat (PZT), Strontiumtitanat (SrTiO3) oder (Ba,Sr)TiO3 (BST), enthält, vorzugsweise verwendet. Mit einer Miniaturisierung und einer hohen Integration eines Transistors kann ein Problem, wie z. B. ein Leckstrom, wegen einer Verringerung der Dicke eines Gate-Isolators verursacht werden. Wenn ein Material mit hohem k für einen als Gate-Isolator dienenden Isolator verwendet wird, kann ein Gate-Potential während des Betriebs des Transistors verringert werden, während die physikalische Dicke des Gate-Isolators gehalten wird.
  • Beispielsweise ist die Isolierschicht 521 vorzugsweise thermisch stabil. Beispielsweise werden Siliziumoxid und Siliziumoxynitrid, welche thermisch stabil sind, bevorzugt. Indem ein Isolator, der ein Material mit hohem k ist, mit Siliziumoxid oder Siliziumoxynitrid kombiniert wird, kann die Isolierschicht 521 mit der mehrschichtigen Struktur, die thermisch stabil ist und eine hohe relative Permittivität aufweist, erhalten werden.
  • Es sei angemerkt, dass, obwohl in 30 eine dreischichtige Struktur als zweiter Gate-Isolator dargestellt ist, eine Einzelschicht oder eine mehrschichtige Struktur aus zwei oder mehr Schichten zum Einsatz kommen kann. In diesem Fall kann, ohne Beschränkung auf eine mehrschichtige Struktur, die aus den gleichen Materialien ausgebildet wird, eine mehrschichtige Struktur verwendet werden, die aus unterschiedlichen Materialien ausgebildet wird.
  • Das Oxid 530, das einen Bereich umfasst, der als Kanalbildungsbereich dient, umfasst das Oxid 530a, das Oxid 530b über dem Oxid 530a und das Oxid 530c über dem Oxid 530b. Wenn das Oxid 530a unter dem Oxid 530b bereitgestellt ist, kann verhindert werden, dass Verunreinigungen von den Komponenten, die unterhalb des Oxids 530a ausgebildet sind, in das Oxid 530b diffundieren. Außerdem kann dann, wenn das Oxid 530c über dem Oxid 530b bereitgestellt ist, verhindert werden, dass Verunreinigungen von den Komponenten, die oberhalb des Oxids 530c ausgebildet sind, in das Oxid 530b diffundieren. Für das Oxid 530 kann ein bei der vorstehenden Ausführungsform beschriebener Oxidhalbleiter, der eine Art von Metalloxid ist, verwendet werden.
  • Es sei angemerkt, dass das Oxid 530c vorzugsweise in der Öffnung bereitgestellt wird, die in der Isolierschicht 580 bereitgestellt wird, wobei die Isolierschicht 574 dazwischen liegt. In dem Fall, in dem die Isolierschicht 574 eine Sperreigenschaft aufweist, kann eine Diffusion von Verunreinigungen von der Isolierschicht 580 in das Oxid 530 verhindert werden.
  • Eine der leitenden Schichten 542 dient als Source-Elektrode, und die andere dient als Drain-Elektrode.
  • Ein Metall, wie z. B. Aluminium, Titan, Chrom, Nickel, Kupfer, Yttrium, Zirkonium, Molybdän, Silber, Tantal oder Wolfram, oder eine Legierung, die das Metall als ihre Hauptkomponente enthält, kann für die leitende Schicht 542a und die leitende Schicht 542b verwendet werden. Im Besonderen wird ein Metallnitridfilm, wie z. B. ein Tantalnitridfilm, bevorzugt, da er eine Sperreigenschaft gegen Wasserstoff oder Sauerstoff und eine hohe Oxidationsbeständigkeit aufweist.
  • Obwohl 30 eine einschichtige Struktur darstellt, kann eine mehrschichtige Struktur aus zwei oder mehr Schichten zum Einsatz kommen. Beispielsweise können ein Tantalnitridfilm und ein Wolframfilm übereinander angeordnet werden. Alternativ können ein Titanfilm und ein Aluminiumfilm übereinander angeordnet werden. Weitere Beispiele umfassen eine zweischichtige Struktur, bei der ein Aluminiumfilm über einem Wolframfilm angeordnet ist, eine zweischichtige Struktur, bei der ein Kupferfilm über einem Kupfer-Magnesium-Aluminiumlegierungsfilm angeordnet ist, eine zweischichtige Struktur, bei der ein Kupferfilm über einem Titanfilm angeordnet ist, und eine zweischichtige Struktur, bei der ein Kupferfilm über einem Wolframfilm angeordnet ist.
  • Außerdem werden eine dreischichtige Struktur, bei der ein Titanfilm oder ein Titannitridfilm, ein Aluminiumfilm oder ein Kupferfilm über dem Titanfilm oder dem Titannitridfilm und ein Titanfilm oder ein Titannitridfilm darüber angeordnet sind, eine dreischichtige Struktur, bei der ein Molybdänfilm oder ein Molybdännitridfilm, ein Aluminiumfilm oder ein Kupferfilm über dem Molybdänfilm oder dem Molybdännitridfilm und ein Molybdänfilm oder ein Molybdännitridfilm darüber angeordnet sind und dergleichen angegeben. Es sei angemerkt, dass auch ein durchsichtiges leitendes Material, das Indiumoxid, Zinnoxid oder Zinkoxid enthält, verwendet werden kann.
  • Außerdem kann eine Sperrschicht über der leitenden Schicht 542 bereitgestellt werden. Für die Sperrschicht wird vorzugsweise eine Substanz verwendet, die eine Sperreigenschaft gegen Sauerstoff oder Wasserstoff aufweist. Bei dieser Struktur kann bei der Abscheidung der Isolierschicht 574 eine Oxidation der leitenden Schicht 542 verhindert werden.
  • Für die Sperrschicht kann beispielsweise ein Metalloxid verwendet werden. Insbesondere wird vorzugsweise ein isolierender Film, der eine Sperreigenschaft gegen Sauerstoff oder Wasserstoff aufweist, wie z. B. Aluminiumoxid, Hafniumoxid oder Galliumoxid, verwendet. Außerdem kann Siliziumnitrid, das durch ein CVD-Verfahren ausgebildet wird, verwendet werden.
  • Dank der Sperrschicht können die Auswahlmöglichkeiten an Materialien der leitenden Schicht 542 erweitert werden. Beispielsweise kann für die leitende Schicht 542 ein Material mit niedriger Oxidationsbeständigkeit und hoher Leitfähigkeit, wie z. B. Wolfram oder Aluminium, verwendet werden. Des Weiteren kann beispielsweise ein Leiter, der leicht abgeschieden oder verarbeitet wird, verwendet werden.
  • Die Isolierschicht 550 dient als erster Gate-Isolator. Die Isolierschicht 550 wird vorzugsweise in der Öffnung bereitgestellt, die in der Isolierschicht 580 bereitgestellt wird, wobei das Oxid 530c und die Isolierschicht 574 dazwischen liegen.
  • Mit einer Miniaturisierung und einer hohen Integration eines Transistors kann ein Problem, wie z. B. ein Leckstrom, wegen einer Verringerung der Dicke eines Gate-Isolators verursacht werden. In diesem Fall kann die Isolierschicht 550, wie der zweite Gate-Isolator, eine mehrschichtige Struktur aufweisen. Wenn ein Isolator, der als Gate-Isolator dient, eine mehrschichtige Struktur aus einem Material mit hohem k und einem thermisch stabilen Material aufweist, kann ein Gate-Potential während des Betriebs des Transistors verringert werden, während die physikalische Dicke des Gate-Isolators gehalten wird. Außerdem kann die mehrschichtige Struktur thermisch stabil sein und eine hohe relative Permittivität aufweisen.
  • Die leitende Schicht 560, die als erste Gate-Elektrode dient, beinhaltet die leitende Schicht 560a und die leitende Schicht 560b über der leitenden Schicht 560a. Für die leitende Schicht 560a wird vorzugsweise, wie die leitende Schicht 505a, ein leitendes Material mit einer Funktion zum Verhindern einer Diffusion von Verunreinigungen, wie z. B. einem Wasserstoffatom, einem Wasserstoffmolekül, einem Wassermolekül und einem Kupferatom, verwendet. Alternativ wird vorzugsweise ein leitendes Material mit einer Funktion zum Verhindern einer Diffusion von Sauerstoff (z. B. Sauerstoffatomen und/oder Sauerstoffmolekülen) verwendet.
  • Wenn die leitende Schicht 560a eine Funktion zum Verhindern einer Diffusion von Sauerstoff aufweist, können Auswahlmöglichkeiten an Materialien der leitenden Schicht 560b verbessert werden. Das heißt, dass dank der leitenden Schicht 560a die Oxidation der leitenden Schicht 560b verhindert wird, so dass eine Verringerung der Leitfähigkeit verhindert werden kann.
  • Als leitendes Material mit einer Funktion zum Verhindern einer Diffusion von Sauerstoff wird vorzugsweise zum Beispiel Tantal, Tantalnitrid, Ruthenium, Rutheniumoxid oder dergleichen verwendet. Zudem kann ein Oxidhalbleiter, der als Oxid 530 verwendet werden kann, für die leitende Schicht 560a verwendet werden. In diesem Fall wird die leitende Schicht 560b durch ein Sputterverfahren ausgebildet, wodurch der Oxidhalbleiter einen verringerten Wert des elektrischen Widerstands aufweisen und zu einem Leiter werden kann. Eine derartige leitende Schicht kann als Oxidleiter- (Oxide Conductor, OC-) Elektrode bezeichnet werden.
  • Für die leitende Schicht 560b wird vorzugsweise ein leitendes Material verwendet, das Wolfram, Kupfer oder Aluminium als Hauptkomponente enthält. Als leitende Schicht 560, die als Leitung dient, wird vorzugsweise ein Leiter verwendet, der eine hohe Leitfähigkeit aufweist. Beispielsweise kann ein leitendes Material, das Wolfram, Kupfer oder Aluminium als Hauptkomponente enthält, verwendet werden. Die leitende Schicht 560b kann eine mehrschichtige Struktur, beispielsweise eine Schichtanordnung aus Titan, Titannitrid und einem beliebigen der vorstehenden leitenden Materialien, aufweisen.
  • Die Isolierschicht 574 wird zwischen der Isolierschicht 580 und dem Transistor 510A angeordnet. Für die Isolierschicht 574 wird vorzugsweise ein isolierendes Material verwendet, das eine Funktion zum Verhindern der Diffusion von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, und Sauerstoff aufweist. Zum Beispiel wird vorzugsweise Aluminiumoxid oder Hafniumoxid verwendet. Ferner kann beispielsweise ein Metalloxid, wie z. B. Magnesiumoxid, Galliumoxid, Germaniumoxid, Yttriumoxid, Zirconiumoxid, Lanthanoxid, Neodymoxid oder Tantaloxid, Siliziumnitridoxid, Siliziumnitrid oder dergleichen verwendet werden.
  • Dank der Isolierschicht 574 kann verhindert werden, dass Verunreinigungen, wie z. B. Wasser und Wasserstoff, die in der Isolierschicht 580 enthalten sind, durch das Oxid 530c und die Isolierschicht 550 in das Oxid 530b diffundieren. Des Weiteren kann die Oxidation der leitenden Schicht 560 durch überschüssigen Sauerstoff, der in der Isolierschicht 580 enthalten ist, verhindert werden.
  • Die Isolierschicht 580, die Isolierschicht 582 und die Isolierschicht 584 dienen als Zwischenschichtfilme.
  • Die Isolierschicht 582 dient vorzugsweise, wie die Isolierschicht 514, als isolierender Sperrfilm, um zu verhindern, dass Verunreinigungen, wie z. B. Wasser oder Wasserstoff, von außen in den Transistor 510A eindringen.
  • Außerdem weisen die Isolierschicht 580 und die Isolierschicht 584, wie die Isolierschicht 516, vorzugsweise eine niedrigere Permittivität auf als die Isolierschicht 582. In dem Fall, in dem ein Material mit niedriger Permittivität für einen Zwischenschichtfilm verwendet wird, kann die parasitäre Kapazität, die zwischen Leitungen erzeugt wird, verringert werden.
  • Des Weiteren kann der Transistor 510A über einen Anschlusspfropfen oder eine Leitung, wie z. B. die leitende Schicht 546, die in der Isolierschicht 580, der Isolierschicht 582 und der Isolierschicht 584 eingebettet ist, elektrisch mit einer weiteren Komponente verbunden sein.
  • Als Material der leitenden Schicht 546 kann, wie bei der leitenden Schicht 505, ferner eine Einzelschicht oder eine Schichtanordnung eines leitenden Materials, wie z. B. eines Metallmaterials, eines Legierungsmaterials, eines Metallnitridmaterials oder eines Metalloxidmaterials, verwendet werden. Es wird beispielsweise bevorzugt, ein Material mit hohem Schmelzpunkt zu verwenden, das sowohl Wärmebeständigkeit als auch Leitfähigkeit aufweist, wie z. B. Wolfram oder Molybdän. Alternativ wird vorzugsweise ein leitendes Material mit niedrigem Widerstand, wie z. B. Aluminium oder Kupfer, verwendet. Die Verwendung eines leitenden Materials mit niedrigem Widerstand kann den Leitungswiderstand verringern.
  • Beispielsweise weist die leitende Schicht 546 eine mehrschichtige Struktur aus Tantalnitrid, das ein Leiter mit einer Sperreigenschaft gegen Wasserstoff und Sauerstoff ist, und Wolfram mit hoher Leitfähigkeit auf, wodurch die Diffusion von Verunreinigungen von außen verhindert werden kann, während die Leitfähigkeit einer Leitung sichergestellt wird.
  • Bei der vorstehenden Struktur kann eine Halbleitervorrichtung bereitgestellt werden, die einen Transistor, der einen Oxidhalbleiter enthält, mit hohem Durchlassstrom beinhaltet. Alternativ kann eine Halbleitervorrichtung bereitgestellt werden, die einen Transistor, der einen Oxidhalbleiter enthält, mit niedrigem Sperrstrom beinhaltet. Alternativ kann eine Halbleitervorrichtung mit stabilen elektrischen Eigenschaften und verbesserter Zuverlässigkeit bereitgestellt werden, bei der Schwankungen der elektrischen Eigenschaften verhindert werden.
  • <Strukturbeispiel 2 eines Transistors>
  • Ein Strukturbeispiel eines Transistors 510B wird anhand von 31(A), 31(B) und 31(C) beschrieben. 31(A) ist eine Draufsicht auf einen Transistor 510B. 31(B) ist eine Querschnittsansicht eines Abschnitts entlang der Strichpunktlinie L1-L2 in 31(A). 31(C) ist eine Querschnittsansicht eines Abschnitts entlang der Strichpunktlinie W1-W2 in 31(A). Es sei angemerkt, dass der Einfachheit der Zeichnung halber einige Komponenten in der Draufsicht in 31(A) weggelassen werden.
  • Der Transistor 510B ist ein Modifikationsbeispiel des Transistors 510A. Deshalb werden hauptsächlich die Teile beschrieben, die sich von denjenigen des Transistors 510A unterscheiden, um eine wiederholte Beschreibung zu vermeiden.
  • Der Transistor 510B umfasst einen Bereich, in dem sich die leitende Schicht 542 (die leitende Schicht 542a und die leitende Schicht 542b), das Oxid 530c, die Isolierschicht 550 und die leitende Schicht 560 miteinander überlappen. Mit dieser Struktur kann ein Transistor mit hohem Durchlassstrom bereitgestellt werden. Außerdem kann ein Transistor bereitgestellt werden, der eine hohe Steuerbarkeit aufweist.
  • Die leitende Schicht 560, die als erste Gate-Elektrode dient, beinhaltet die leitende Schicht 560a und die leitende Schicht 560b über der leitenden Schicht 560a. Für die leitende Schicht 560a wird vorzugsweise, wie die leitende Schicht 505a, ein leitendes Material mit einer Funktion zum Verhindern einer Diffusion von Verunreinigungen, wie z. B. einem Wasserstoffatom, einem Wasserstoffmolekül, einem Wassermolekül und einem Kupferatom, verwendet. Alternativ wird vorzugsweise ein leitendes Material mit einer Funktion zum Verhindern einer Diffusion von Sauerstoff (z. B. Sauerstoffatomen und/oder Sauerstoffmolekülen) verwendet.
  • Wenn die leitende Schicht 560a eine Funktion zum Verhindern einer Diffusion von Sauerstoff aufweist, kann Auswahlmöglichkeiten des Materials der leitenden Schicht 560b verbessert werden. Das heißt, dass dank der leitenden Schicht 560a die Oxidation der leitenden Schicht 560b verhindert wird, so dass eine Verringerung der Leitfähigkeit verhindert werden kann.
  • Außerdem wird vorzugsweise die Isolierschicht 574 derart bereitgestellt, dass sie die Oberseite und die Seitenfläche der leitenden Schicht 560, die Seitenfläche der Isolierschicht 550 und die Seitenfläche des Oxids 530c bedeckt. Es sei angemerkt, dass für die Isolierschicht 574 vorzugsweise ein isolierendes Material verwendet wird, das eine Funktion zum Verhindern der Diffusion von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, und Sauerstoff aufweist. Zum Beispiel wird vorzugsweise Aluminiumoxid oder Hafniumoxid verwendet. Ferner kann beispielsweise ein Metalloxid, wie z. B. Magnesiumoxid, Galliumoxid, Germaniumoxid, Yttriumoxid, Zirconiumoxid, Lanthanoxid, Neodymoxid oder Tantaloxid, Siliziumnitridoxid, Siliziumnitrid oder dergleichen verwendet werden.
  • Durch die Isolierschicht 574 kann die Oxidation der leitenden Schicht 560 verhindert werden. Des Weiteren kann dank der Isolierschicht 574 eine Diffusion von Verunreinigungen, wie z. B. Wasser und Wasserstoff, die in der Isolierschicht 580 enthalten sind, in den Transistor 510B verhindert werden.
  • Des Weiteren kann eine Isolierschicht 576 (eine Isolierschicht 576a und eine Isolierschicht 576b) mit einer Sperreigenschaft zwischen der leitenden Schicht 546 und der Isolierschicht 580 angeordnet werden. Durch die Isolierschicht 576 kann verhindert werden, dass Sauerstoff in der Isolierschicht 580 mit der leitenden Schicht 546 reagiert und die leitende Schicht 546 oxidiert wird.
  • Außerdem kann durch die Isolierschicht 576 mit einer Sperreigenschaft die Auswahlmöglichkeit an Materialien des Leiters, der für einen Anschlusspfropfen oder eine Leitung verwendet wird, erweitert werden. Beispielsweise kann für die leitende Schicht 546 ein Metallmaterial mit einer Eigenschaft zum Absorbieren von Sauerstoff und hoher Leitfähigkeit verwendet werden.
  • <Strukturbeispiel 3 eines Transistors>
  • Ein Strukturbeispiel eines Transistors 510C wird anhand von 32(A), 32(B) und 32(C) beschrieben. 32(A) ist eine Draufsicht auf einen Transistor 510C. 32(B) ist eine Querschnittsansicht eines Abschnitts entlang der Strichpunktlinie L1-L2 in 32(A). 32(C) ist eine Querschnittsansicht eines Abschnitts entlang der Strichpunktlinie W1-W2 in 32(A). Es sei angemerkt, dass der Einfachheit der Zeichnung halber einige Komponenten in der Draufsicht in 32(A) weggelassen werden.
  • Der Transistor 510C ist ein Modifikationsbeispiel des Transistors 510A. Deshalb werden hauptsächlich die Teile beschrieben, die sich von denjenigen des Transistors 510A unterscheiden, um eine wiederholte Beschreibung zu vermeiden.
  • Bei dem Transistor 510C, der in 32 dargestellt ist, wird eine leitende Schicht 547a zwischen der leitenden Schicht 542a und dem Oxid 530b angeordnet und wird eine leitende Schicht 547b zwischen der leitenden Schicht 542b und dem Oxid 530b angeordnet. Hier erstreckt sich die leitende Schicht 542a (die leitende Schicht 542b) über die Oberseite und die Seitenfläche auf der Seite der leitenden Schicht 560 der leitenden Schicht 547a (der leitenden Schicht 547b) und umfasst einen Bereich in Kontakt mit der Oberseite des Oxids 530b. Als leitende Schicht 547 kann ein Leiter, der für die leitende Schicht 542 verwendet werden kann, verwendet werden. Ferner ist vorzugsweise die Dicke der leitenden Schicht 547 mindestens größer als diejenige der leitenden Schicht 542.
  • Bei dem Transistor 510C mit der vorstehenden Struktur, der in 32 dargestellt ist, kann die leitende Schicht 542 näher der leitenden Schicht 560 sein als bei dem Transistor 510A. Alternativ können sich die Endabschnitte der leitenden Schicht 542a und der leitenden Schicht 542b sowie die leitende Schicht 560 miteinander überlappen. Folglich kann die wesentliche Kanallänge des Transistors 510C verringert werden, was zur Verbesserung des Durchlassstroms und der Frequenzeigenschaften führt.
  • Außerdem wird die leitende Schicht 547a (die leitende Schicht 547b) vorzugweise derart bereitgestellt, dass sie sich mit der leitenden Schicht 542a (der leitenden Schicht 542b) überlappt. Bei dieser Struktur dient beim Ätzen zum Ausbilden einer Öffnung, in der die leitende Schicht 546a (die leitende Schicht 546b) eingebettet wird, die leitende Schicht 547a (die leitende Schicht 547b) als Stopper, so dass die Überätzung des Oxids 530b verhindert werden kann.
  • Außerdem kann der Transistor 510C, der in 32 dargestellt ist, eine Struktur aufweisen, bei der eine Isolierschicht 545 über und in Kontakt mit einer Isolierschicht 544 angeordnet wird. Die Isolierschicht 544 dient vorzugsweise als isolierender Sperrfilm, um zu verhindern, dass Verunreinigungen, wie z. B. Wasser oder Wasserstoff, und überschüssiger Sauerstoff von der Seite der Isolierschicht 580 aus in den Transistor 510C eindringen. Als Isolierschicht 545 kann ein Isolator, der für die Isolierschicht 544 verwendet werden kann, verwendet werden. Außerdem kann als Isolierschicht 544 beispielsweise ein Nitridisolator, wie z. B. Aluminiumnitrid, Aluminiumtiannitrid, Titannitrid, Siliziumnitrid oder Siliziumnitridoxid, verwendet werden.
  • Bei dem Transistor 510C, der in 32 dargestellt ist, kann ferner die leitende Schicht 505, im Unterschied zu dem Transistor 510A, der in 30 dargestellt ist, mit einer einschichtigen Struktur bereitgestellt werden. In diesem Fall kann ein isolierender Film, der zur Isolierschicht 516 wird, über der strukturierten leitenden Schicht 505 ausgebildet werden, und ein Oberabschnitt des isolierenden Films kann durch ein CMP-Verfahren oder dergleichen entfernt werden, bis die Oberseite der leitenden Schicht 505 freigelegt wird. Hier wird vorzugsweise die Planarität der Oberseite der leitenden Schicht 505 verbessert. Beispielsweise ist die mittlere Oberflächenrauheit (Ra) der Oberseite der leitenden Schicht 505 kleiner als oder gleich 1 nm, bevorzugt kleiner als oder gleich 0,5 nm, bevorzugter kleiner als oder gleich 0,3 nm. Folglich kann die Planarität der Isolierschicht, die über der leitenden Schicht 505 ausgebildet wird, verbessert werden, was zur Verbesserung der Kristallinität des Oxids 530b und des Oxids 530c führt.
  • <Strukturbeispiel 4 eines Transistors>
  • Ein Strukturbeispiel eines Transistors 510D wird anhand von 33(A), 33(B) und 33(C) beschrieben. 33(A) ist eine Draufsicht auf einen Transistor 510D. 33(B) ist eine Querschnittsansicht eines Abschnitts entlang der Strichpunktlinie L1-L2 in 33(A). 33(C) ist eine Querschnittsansicht eines Abschnitts entlang der Strichpunktlinie W1-W2 in 33(A). Es sei angemerkt, dass der Einfachheit der Zeichnung halber einige Komponenten in der Draufsicht in 33(A) weggelassen werden.
  • Der Transistor 510D ist ein Modifikationsbeispiel des Transistors 510A. Deshalb werden hauptsächlich die Teile beschrieben, die sich von denjenigen des Transistors 510A unterscheiden, um eine wiederholte Beschreibung zu vermeiden.
  • In 33(A) bis 33(C) wird die leitende Schicht 503 nicht bereitgestellt und dient die leitende Schicht 505, die als zweites Gate dient, auch als Leitung. Ferner wird die Isolierschicht 550 über dem Oxid 530c bereitgestellt und wird ein Metalloxid 552 über der Isolierschicht 550 bereitgestellt. Ferner wird die leitende Schicht 560 über dem Metalloxid 552 bereitgestellt und wird eine Isolierschicht 570 über der leitenden Schicht 560 bereitgestellt. Ferner wird eine Isolierschicht 571 über der Isolierschicht 570 bereitgestellt.
  • Das Metalloxid 552 weist vorzugsweise eine Funktion zum Verhindern einer Diffusion von Sauerstoff auf. Indem das Metalloxid 552, das eine Diffusion von Sauerstoff verhindert, zwischen der Isolierschicht 550 und der leitenden Schicht 560 bereitgestellt wird, kann eine Diffusion von Sauerstoff in die leitende Schicht 560 verhindert werden. Das heißt, dass eine Verringerung der Menge an Sauerstoff, der dem Oxid 530 zugeführt wird, verhindert werden kann. Außerdem kann eine Oxidation der leitenden Schicht 560 aufgrund von Sauerstoff verhindert werden.
  • Es sei angemerkt, dass Metalloxid 552 auch als ein Teil des ersten Gates dienen kann. Beispielsweise kann ein Oxidhalbleiter, der als Oxid 530 verwendet werden kann, als Metalloxid 552 verwendet werden. In diesem Fall wird die leitende Schicht 560 durch ein Sputterverfahren ausgebildet, wodurch der Oxidhalbleiter 552 einen verringerten Wert des elektrischen Widerstands aufweisen und zu einer leitenden Schicht werden kann. Eine derartige leitende Schicht kann als Oxidleiter- (Oxide Conductor, OC-) Elektrode bezeichnet werden.
  • Ferner dient das Metalloxid 552 in einigen Fällen als ein Teil des Gate-Isolators. Deshalb wird in dem Fall, in dem Siliziumoxid, Siliziumoxynitrid oder dergleichen für die Isolierschicht 550 verwendet wird, vorzugsweise ein Metalloxid, das ein Material mit hohem k mit hoher relativer Permittivität ist, als Metalloxid 552 verwendet. Mit einer derartigen mehrschichtigen Struktur kann die mehrschichtige Struktur thermisch stabil sein und eine hohe relative Permittivität aufweisen. Demzufolge kann ein Gate-Potential, das während des Betriebs des Transistors angelegt wird, verringert werden, während die physikalische Dicke gehalten wird. Außerdem kann die äquivalente Oxidfilmdicke (EOT) einer Isolierschicht, die als Gate-Isolator dient, verringert werden.
  • Obwohl das Metalloxid 552 des Transistors 510D mit einer einschichtigen Struktur dargestellt worden ist, kann eine mehrschichtige Struktur aus zwei oder mehr Schichten zum Einsatz kommen. Beispielsweise können ein Metalloxid, das als ein Teil der Gate-Elektrode dient, und ein Metalloxid, das als ein Teil des Gate-Isolators dient, übereinander angeordnet werden.
  • Das Vorhandensein des Metalloxids 552 kann in dem Fall, in dem es als Gate-Elektrode dient, ohne Abschwächung des Einflusses des elektrischen Feldes von der leitenden Schicht 560 den Durchlassstrom des Transistors 510D verbessern. Darüber hinaus kann in dem Fall, in dem das Metalloxid 552 als Gate-Isolator dient, der Leckstrom zwischen der leitenden Schicht 560 und dem Oxid 530 verringert werden, indem durch die physikalische Dicke der Isolierschicht 550 und des Metalloxids 552 der Abstand zwischen der leitenden Schicht 560 und dem Oxid 530 gehalten wird. Deshalb können dann, wenn die mehrschichtige Struktur aus der Isolierschicht 550 und dem Metalloxid 552 bereitgestellt wird, der physikalische Abstand zwischen der leitenden Schicht 560 und dem Oxid 530 sowie die Intensität des elektrischen Feldes, das von der leitenden Schicht 560 an das Oxid 530 angelegt wird, angemessen leicht angepasst werden.
  • Insbesondere kann ein Oxidhalbleiter, der als Oxid 530 verwendet werden kann, mit verringertem Widerstand als Metalloxid 552 verwendet werden. Alternativ kann ein Metalloxid, das eine oder mehrere Art/en enthält, die aus Hafnium, Aluminium, Gallium, Yttrium, Zirconium, Wolfram, Titan, Tantal, Nickel, Germanium, Magnesium und dergleichen ausgewählt wird/werden, verwendet werden.
  • Insbesondere wird vorzugsweise eine Isolierschicht, die Oxid/e von Aluminium und/oder Hafnium enthält, beispielsweise Aluminiumoxid, Hafniumoxid oder ein Oxid, das Aluminium und Hafnium enthält (Hafniumaluminat), verwendet. Insbesondere weist Hafniumaluminat eine höhere Wärmebeständigkeit auf als ein Hafniumoxidfilm. Deshalb wird Hafniumaluminat bevorzugt, da es weniger wahrscheinlich ist, dass es durch eine Wärmebehandlung in dem folgenden Prozess kristallisiert wird. Es sei angemerkt, dass Metalloxid 552 keine notwendige Komponente ist. Es kann entsprechend den erforderlichen Transistoreigenschaften angemessen bereitgestellt werden.
  • Für die Isolierschicht 570 wird vorzugsweise ein isolierendes Material verwendet, das eine Funktion zum Verhindern der Diffusion von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, und Sauerstoff aufweist. Zum Beispiel wird vorzugsweise Aluminiumoxid oder Hafniumoxid verwendet. Dadurch kann eine Oxidation der leitenden Schicht 560 aufgrund von Sauerstoff von Komponenten, die höher bereitgestellt sind als die Isolierschicht 570, verhindert werden. Außerdem kann verhindert werden, dass Verunreinigungen, wie z. B. Wasser und Wasserstoff, von Komponenten, die höher bereitgestellt sind als die Isolierschicht 570, durch die leitende Schicht 560 und die Isolierschicht 550 in das Oxid 230 eindringen.
  • Die Isolierschicht 571 dient als Hartmaske. Durch Bereitstellen der Isolierschicht 571 kann die leitende Schicht 560 derart verarbeitet werden, dass die Seitenfläche der leitenden Schicht 560 im Wesentlichen senkrecht ist. Insbesondere kann ein Winkel, der von der Seitenfläche der leitenden Schicht 560 und einer Oberfläche des Substrats gebildet wird, größer als oder gleich 75° und kleiner als oder gleich 100°, bevorzugt größer als oder gleich 80° und kleiner als oder gleich 95° sein.
  • Es sei angemerkt, dass ein isolierendes Material, das eine Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, und Sauerstoff aufweist, für die Isolierschicht 571 verwendet wird, so dass die Isolierschicht 571 auch als Sperrschicht dient. In diesem Fall wird die Isolierschicht 570 nicht notwendigerweise bereitgestellt.
  • Indem unter Verwendung der Isolierschicht 571 als Hartmaske Teile der Isolierschicht 570, der leitenden Schicht 560, des Metalloxids 552, der Isolierschicht 550 und des Oxids 530c selektiv entfernt werden, können Seitenflächen dieser im Wesentlichen aufeinander ausgerichtet sein und kann eine Oberfläche des Oxids 530b teilweise freigelegt werden.
  • Außerdem umfasst der Transistor 510D einen Bereich 531a und einen Bereich 531 b in einem Teil der freigelegten Oberfläche des Oxids 530b. Einer des Bereichs 531a und des Bereichs 531b dient als Source-Bereich, und der andere dient als Drain-Bereich.
  • Der Bereich 531a und der Bereich 531b können ausgebildet werden, indem beispielsweise durch ein Ionenimplantationsverfahren, ein Ionendotierungsverfahren, ein Plasma-Immersions-Ionenimplantationsverfahren, eine Plasmabehandlung oder dergleichen ein Verunreinigungselement, wie z. B. Phosphor oder Bor, in die freigelegte Oberfläche des Oxids 530b eingeführt wird. Es sei angemerkt, dass es sich in dieser Ausführungsform oder dergleichen bei „Verunreinigungselement“ um ein Element, das verschieden von den Hauptbestandteilen ist, handelt.
  • Ferner wird ein Metallfilm abgeschieden, nachdem die Oberfläche des Oxids 530b teilweise freigelegt worden ist, und danach wird eine Wärmebehandlung durchgeführt, wodurch ein Element, das in dem Metallfilm enthalten ist, in das Oxid 530b diffundiert, so dass der Bereich 531a und der Bereich 531b ausgebildet werden können.
  • Der spezifische elektrische Widerstand eines Bereichs des Oxids 530b, in den ein Verunreinigungselement eingeführt wird, wird verringert. Deshalb werden in einigen Fällen der Bereich 531a und der Bereich 531b als „Verunreinigungsbereich“ oder „niederohmiger Bereich“ bezeichnet.
  • Wenn die Isolierschicht 571 und/oder die leitende Schicht 560 als Maske verwendet werden/wird, können der Bereich 531a und der Bereich 531b in selbstausrichtender Weise (Selbstausrichtung) ausgebildet werden. Deshalb überlappen/überlappt sich der Bereich 531a und/oder der Bereich 531b nicht mit der leitenden Schicht 560 und kann die parasitäre Kapazität verringert werden. Außerdem wird kein Offset-Bereich zwischen dem Kanalbildungsbereich und dem Source-/Drain-Bereich (dem Bereich 531a oder dem Bereich 531b) ausgebildet. Indem der Bereich 531a und der Bereich 531b in selbstausrichtender Weise (Selbstausrichtung) ausgebildet werden, kann die Erhöhung des Durchlassstroms, die Verringerung der Schwellenspannung, die Verbesserung der Betriebsfrequenz oder dergleichen erzielt werden.
  • Es sei angemerkt, dass ein Offset-Bereich zwischen dem Kanalbildungsbereich und dem Source-/Drain-Bereich bereitgestellt werden kann, damit ein Sperrstrom weiter verringert wird. Bei einem Offset-Bereich handelt es sich um einen Bereich, der einen hohen spezifischen elektrischen Widerstand aufweist, und einen Bereich, in dem die vorstehend beschriebene Einführung eines Verunreinigungselements nicht durchgeführt wird. Der Offset-Bereich kann ausgebildet werden, indem nach der Ausbildung der Isolierschicht 575 die vorstehend beschriebene Einführung eines Verunreinigungselements durchgeführt wird. In diesem Fall dient auch die Isolierschicht 575 als Maske, wie die Isolierschicht 571 oder dergleichen. Deshalb wird kein Verunreinigungselement in den Bereich des Oxids 530b eingeführt, der sich mit der Isolierschicht 575 überlappt, so dass ein hoher spezifischer elektrischer Widerstand des Bereichs aufrechterhalten werden kann.
  • Des Weiteren beinhaltet der Transistor 510D an den Seitenflächen der Isolierschicht 570, der leitenden Schicht 560, des Metalloxids 552, der Isolierschicht 550 und des Oxids 530c die Isolierschicht 575. Die Isolierschicht 575 ist vorzugsweise ein Isolator mit einer niedrigen relativen Permittivität. Beispielsweise ist die Isolierschicht 575 vorzugsweise Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Siliziumoxid, dem Fluor zugesetzt ist, Siliziumoxid, dem Kohlenstoff zugesetzt ist, Siliziumoxid, dem Kohlenstoff und Stickstoff zugesetzt sind, poröses Siliziumoxid, ein Harz oder dergleichen. Insbesondere wird vorzugsweise Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid oder poröses Siliziumoxid für die Isolierschicht 575 verwendet, da bei einem späteren Schritt leicht in der Isolierschicht 575 ein Sauerstoffüberschussbereich ausgebildet werden kann. Außerdem werden Siliziumoxid und Siliziumoxynitrid, welche thermisch stabil sind, bevorzugt. Des Weiteren weist vorzugsweise die Isolierschicht 575 eine Funktion zum Diffundieren von Sauerstoff auf.
  • Des Weiteren beinhaltet der Transistor 510D eine Isolierschicht 574 über der Isolierschicht 575 und dem Oxid 530. Die Isolierschicht 574 wird vorzugsweise durch ein Sputterverfahren ausgebildet. Durch ein Sputterverfahren kann ein Isolator mit wenigen Verunreinigungen, wie z. B. Wasser oder Wasserstoff, ausgebildet werden. Beispielsweise kann für die Isolierschicht 574 Aluminiumoxid verwendet werden.
  • Es sei angemerkt, dass ein Oxidfilm, der durch ein Sputterverfahren ausgebildet wird, in einigen Fällen aus einem Strukturteil, über dem der Oxidfilm abgeschieden wird, Wasserstoff extrahiert. Deshalb absorbiert die Isolierschicht 574 aus dem Oxid 230 und der Isolierschicht 575 Wasserstoff und Wasser, wodurch die Wasserstoffkonzentration in dem Oxid 230 und der Isolierschicht 575 verringert werden kann.
  • <Strukturbeispiel 5 eines Transistors>
  • Ein Strukturbeispiel eines Transistors 510E wird anhand von 34(A), 34(B) und 34(C) beschrieben. 34(A) ist eine Draufsicht auf einen Transistor 510E. 34(B) ist eine Querschnittsansicht eines Abschnitts entlang der Strichpunktlinie L1-L2 in 34(A). 34(C) ist eine Querschnittsansicht eines Abschnitts entlang der Strichpunktlinie W1-W2 in 34(A). Es sei angemerkt, dass der Einfachheit der Zeichnung halber einige Komponenten in der Draufsicht in 34(A) weggelassen werden.
  • Der Transistor 510E ist ein Modifikationsbeispiel des Transistors 510A. Deshalb werden hauptsächlich die Teile beschrieben, die sich von denjenigen des Transistors 510A unterscheiden, um eine wiederholte Beschreibung zu vermeiden.
  • In 34(A) bis 34(C) wird die leitende Schicht 542 nicht bereitgestellt und sind in einem Teil der freigelegten Oberfläche des Oxids 530b der Bereich 531a und der Bereich 531b enthalten. Einer des Bereichs 531a und des Bereichs 531b dient als Source-Bereich, und der andere dient als Drain-Bereich. Ferner wird eine Isolierschicht 573 zwischen dem Oxid 530b und der Isolierschicht 574 bereitgestellt.
  • Der Bereich 531 (der Bereich 531a und der Bereich 531b), der in 34 dargestellt ist, ist ein Bereich, in dem dem Oxid 530b das vorstehende Element zugesetzt wird. Der Bereich 531 kann beispielsweise unter Verwendung eines Dummy-Gates ausgebildet werden.
  • Insbesondere kann ein Dummy-Gate über dem Oxid 530b bereitgestellt werden, das Dummy-Gate als Maske verwendet werden und ein Element, das den Widerstand des Oxids 530b verringern kann, zugesetzt werden. Das heißt, dass dem Bereich, in dem sich das Oxid 530 mit dem Dummy-Gate nicht überlappt, das Element zugesetzt wird, so dass der Bereich 531 ausgebildet wird. Es sei angemerkt, dass als Verfahren zum Zusetzen des Elements ein Ionenimplantationsverfahren, durch das ein ionisiertes Quellengas einer Massentrennung unterzogen und dann zugesetzt wird, ein Ionendotierungsverfahren, durch das ein ionisiertes Quellengas ohne Massentrennung zugesetzt wird, ein Plasma-Immersions-Ionenimplantationsverfahren oder dergleichen verwendet werden kann.
  • Es sei angemerkt, dass als Element, das den Widerstand des Oxids 530 verringern kann, typischerweise Bor oder Phosphor angegeben wird. Ferner kann Wasserstoff, Kohlenstoff, Stickstoff, Fluor, Schwefel, Chlor, Titan, ein Edelgaselement oder dergleichen verwendet werden. Typische Beispiele für das Edelgaselement umfassen Helium, Neon, Argon, Krypton und Xenon. Die Konzentration des Elements kann durch Sekundärionen-Massenspektrometrie (SIMS) oder dergleichen gemessen werden.
  • Bor oder Phosphor wird besonders bevorzugt, da die Vorrichtung, die in einer Fertigungslinie für amorphes Silizium oder Niedertemperatur-Polysilizium verwendet wird, verwendet werden kann. Die bestehenden Einrichtungen können verwendet werden, so dass die Investitionen verringert werden können.
  • Anschließend können ein isolierender Film, der zur Isolierschicht 573 wird, und ein isolierender Film, der zur Isolierschicht 574 wird, über dem Oxid 530b und dem Dummy-Gate abgeschieden werden. Der isolierende Film, der zur Isolierschicht 573 wird, und der isolierende Film, der zur Isolierschicht 574 wird, werden übereinander angeordnet, wodurch ein Bereich, in dem sich der Bereich 531, das Oxid 530c und die Isolierschicht 550 miteinander überlappen, bereitgestellt werden kann.
  • Insbesondere wird, nachdem der isolierende Film, der zur Isolierschicht 580 wird, über dem isolierenden Film, der zur Isolierschicht 574 wird, bereitgestellt worden ist, eine chemische-mechanische Polier- (CMP-) Behandlung an dem isolierenden Film, der zur Isolierschicht 580 wird, durchgeführt, wodurch ein Teil des isolierenden Films, der zur Isolierschicht 580 wird, entfernt wird und das Dummy-Gate freigelegt wird. Anschließend wird vorzugsweise bei der Entfernung des Dummy-Gates auch ein Teil der Isolierschicht 573 entfernt, die in Kontakt mit dem Dummy-Gate ist. Deshalb liegen die Isolierschicht 574 und die Isolierschicht 573 an der Seitenfläche der Öffnung frei, die in der Isolierschicht 580 bereitgestellt wird, und an den Bodenflächen der Öffnung liegt ein Teil des Bereichs 531 frei, der in dem Oxid 530b bereitgestellt wird. Als Nächstes werden, nachdem ein Oxidfilm, der zum Oxid 530c wird, ein isolierender Film, der zur Isolierschicht 550 wird, und ein leitender Film, der zur leitenden Schicht 560 wird, sequentiell in der Öffnung abgeschieden worden sind, Teile des Oxidfilms, der zum Oxid 530c wird, des isolierenden Films, der zur Isolierschicht 550 wird, und des leitenden Films, der zur leitenden Schicht 560 wird, durch eine CMP-Behandlung oder dergleichen entfernt, bis die Isolierschicht 580 freigelegt wird, wodurch der Transistor, der in 34 dargestellt ist, ausgebildet werden kann.
  • Es sei angemerkt, dass die Isolierschicht 573 und die Isolierschicht 574 keine notwendigen Komponenten sind. Sie können entsprechend den erforderlichen Transistoreigenschaften angemessen bereitgestellt werden.
  • Für den Transistor, der in 34 dargestellt ist, kann die bestehende Vorrichtung verwendet werden und wird die leitende Schicht 542 nicht bereitgestellt, so dass eine Kostenreduktion erzielt werden kann.
  • Diese Ausführungsform kann in einer geeigneten Kombination mit einer der bei den anderen Ausführungsformen und dergleichen beschriebenen Strukturen implementiert werden.
  • (Ausführungsform 8)
  • Bei dieser Ausführungsform wird Beispiele für ein elektronisches Bauelement und ein elektronisches Gerät beschrieben, die die bei einer der vorstehenden Ausführungsformen beschriebene Speichervorrichtung und dergleichen beinhalten.
  • <elektronisches Bauelement>
  • Zuerst wird ein Beispiel für ein elektronisches Bauelement, das die Speichervorrichtung 300 beinhaltet, anhand von 35(A) und 35(B) beschrieben.
  • 35(A) stellt perspektivische Ansichten eines elektronischen Bauelements 700 und einer Leiterplatte dar, auf der das elektronische Bauelement 700 montiert wird (einer Leiterplatte 704). Das elektronisches Bauelement 700, das in 35(A) dargestellt ist, ist ein IC-Chip, der Anschlüsse und einen Schaltungsabschnitt beinhaltet. Das elektronische Bauelement 700 ist beispielsweise auf einer gedruckten Leiterplatte 702 montiert. Eine Vielzahl von derartigen IC-Chips wird kombiniert und auf der gedruckten Leiterplatte 702 elektrisch miteinander verbunden; somit wird eine Leiterplatte 704 ausgebildet.
  • Als Schaltungsabschnitt des elektronischen Bauelements 700 wird die bei der vorstehenden Ausführungsform beschriebene Speichervorrichtung 300 bereitgestellt. Obwohl ein Quad Flat Package (QFP) als Paket des elektronischen Bauelements 700 in 35(A) verwendet wird, ist das Paket nicht darauf beschränkt.
  • 35(B) stellt eine perspektivische Ansicht eines elektronischen Bauelements 730 dar. Das elektronische Bauelement 730 ist ein Beispiel für ein System-in-Package (SiP) oder ein Multi-Chip-Modul (MCM). Bei dem elektronischen Bauelement 730 wird ein Abstandhalter 731 über dem Gehäusesubstrat 732 (einer gedruckten Leiterplatte) bereitgestellt und werden eine Halbleitervorrichtung 735 und eine Vielzahl der Speichervorrichtungen 300 über dem Abstandhalter 731 bereitgestellt.
  • Bei dem elektronischen Bauelement 730 wird ein Beispiel gezeigt, in dem die Speichervorrichtung 300 als Speicher mit hoher Bandbreite (High Bandwidth Memory, HBM) verwendet wird. Außerdem kann für die Halbleitervorrichtung 735 eine integrierte Schaltung (eine Halbleitervorrichtung), wie z. B. ein CPU, ein GPU oder ein FPGA, verwendet werden.
  • Als Gehäusesubstrat 732 kann ein Keramiksubstrat, ein Kunststoffsubstrat, ein Glasepoxidsubstrat oder dergleichen verwendet werden. Als Abstandhalter 731 kann ein Silizium-Abstandhalter, Harz-Abstandhalter oder dergleichen verwendet werden.
  • Der Abstandhalter 731 beinhaltet eine Vielzahl von Leitungen und weist eine Funktion auf, eine Vielzahl von integrierten Schaltungen mit unterschiedlichen Anschlussabständen elektrisch zu verbinden. Die Vielzahl von Leitungen ist als Einzelschicht oder Schichtanordnung bereitgestellt. Der Abstandhalter 731 weist ferner eine Funktion auf, die integrierten Schaltungen, die über dem Abstandhalter 731 bereitgestellt sind, elektrisch mit einer Elektrode des Gehäusesubstrats 732 zu verbinden. Aus diesen Gründen wird der Abstandhalter in einigen Fällen als „Umverdrahtungssubstrat“ oder „Mittelsubstrat“ bezeichnet. In einigen Fällen wird der Abstandhalter 731 mit einer Durchgangselektrode versehen und unter Verwendung der Durchgangselektrode werden die integrierte Schaltung und das Gehäusesubstrat 732 elektrisch verbunden. Beim Silizium-Abstandhalter kann ferner als Durchgangselektrode eine Silizium-Durchkontaktierung (Through Silicon Via, TSV) verwendet werden.
  • Als Abstandhalter 731 wird vorzugsweise ein Silizium-Abstandhalter verwendet werden. Bei einem Silizium-Abstandhalter muss nicht notwendigerweise ein aktives Element bereitgestellt werden; daher kann er mit geringeren Kosten hergestellt werden als eine integrierte Schaltung. Außerdem kann die Ausbildung von Leitungen bei einem Silizium-Abstandhalter durch einen Halbleiterprozess durchgeführt werden; daher kann die Ausbildung von miniaturisierten Leitungen leicht erzielt werden, was bei einem Harz-Abstandhalter schwer ist.
  • Beim HBM müssen viele Leitungen verbunden werden, um eine hohe Speicherbandbreite zu erzielen. Aus diesem Grund wird bei dem Abstandhalter, an dem HBM montiert wird, eine Bildung der miniaturisierten Leitungen mit hoher Dichte erfordert. Daher wird als Abstandhalter, an dem ein HBM montiert wird, vorzugsweise ein Silizium-Abstandhalter verwendet.
  • Beim SiP, MCM oder dergleichen, das/der einen Silizium-Abstandhalter beinhaltet, tritt eine Verringerung der Zuverlässigkeit aufgrund der Differenz zwischen dem Ausdehnungskoeffizienten der integrierten Schaltung und demjenigen des Abstandhalters mit geringerer Wahrscheinlichkeit auf. Ferner tritt, da die Ebenheit der Oberfläche des Silizium-Abstandhalters hoch ist, eine schlechte Verbindung zwischen der integrierten Schaltung, die über dem Silizium-Abstandhalter bereitgestellt ist, und dem Silizium-Abstandhalter mit geringerer Wahrscheinlichkeit auf. Insbesondere wird beim 2,5D-Gehäuse (2,5D-Montierung), bei dem eine Vielzahl von integrierten Schaltungen über einem Abstandhalter nebeneinander angeordnet wird, vorzugsweise ein Silizium-Abstandhalter verwendet.
  • Des Weiteren kann ein Kühlkörper (Abstrahlplatte) derart bereitgestellt werden, dass er sich mit dem elektronischen Bauelement 730 überlappt. In dem Fall, in dem ein Kühlkörper bereitgestellt wird, sind die Höhen der integrierten Schaltungen, die über dem Abstandhalter 731 bereitgestellt werden, vorzugsweise gleich. Beispielsweise sind bei dem bei dieser Ausführungsform beschriebenen elektronischen Bauelement 730 die Höhen der Speichervorrichtungen 300 und der Halbleitervorrichtung 735 vorzugsweise gleich.
  • An dem Unterteil des Gehäusesubstrats 732 kann eine Elektrode 733 bereitgestellt werden, um das elektronische Bauelement 730 an einem anderen Substrat zu montieren. 35(B) zeigt ein Beispiel, in dem eine Elektrode 733 unter Verwendung von Lotkugeln ausgebildet ist. Indem die Lotkugeln an dem Unterteil des Gehäusesubstrats 732 in einer Matrix bereitgestellt werden, kann eine Ball-Grid-Array-(BGA-) Montierung erzielt werden. Außerdem kann die Elektrode 733 unter Verwendung von leitenden Stiften ausgebildet werden. Indem die leitenden Stifte an dem Unterteil des Gehäusesubstrats 732 in einer Matrix bereitgestellt werden, kann eine Pin-Grid-Array-(PGA-) Montierung erzielt werden.
  • Das elektronische Bauelement 730 kann ohne Beschränkung auf BGA und PGA durch verschiedene Montageverfahren an einem anderen Substrat montiert werden. Beispielsweise können die folgenden Montageverfahren zum Einsatz kommen: Staggered Pin Grid Array (SPGA), Land Grid Array (LGA), QFP, Quad Flat J-Ieaded Package (QFJ), Quad Flat Non-leaded Package (QFN) oder dergleichen.
  • <elektronisches Gerät>
  • Als Nächstes wird ein Beispiel für ein elektronisches Gerät, das die vorstehenden elektronischen Bauelemente beinhaltet, anhand von 36 beschrieben.
  • Ein Roboter 7100 beinhaltet einen Beleuchtungssensor, ein Mikrofon, eine Kamera, einen Lautsprecher, ein Display, verschiedene Sensoren (einen Infrarotsensor, einen Ultraschallsensor, einen Beschleunigungssensor, einen piezoelektrischen Sensor, einen Photosensor, einen Gyrosensor und dergleichen), einen Bewegungsmechanismus und dergleichen. Das elektronische Bauelement 730 beinhaltet einen Prozessor und dergleichen und weist eine Funktion zum Steuern dieser Peripheriegeräte auf. Beispielsweise weist das elektronische Bauelement 700 eine Funktion zum Speichern von Daten auf, die durch einen Sensor erhalten werden.
  • Das Mikrofon weist eine Funktion zum Erfassen eines Audiosignals, wie z. B. einer Stimme eines Benutzers oder eines Umgebungsgeräuschs, auf. Des Weiteren weist der Lautsprecher eine Funktion zum Ausgeben eines Audiosignals, wie z. B. eines Tons oder eines Warntons, auf. Der Roboter 7100 kann ein Audiosignal, das über das Mikrofon eingegeben wird, analysieren und ein notwendiges Audiosignal von dem Lautsprecher ausgeben. Der Roboter 7100 kann unter Verwendung des Mikrofons und des Lautsprechers mit einem Benutzer kommunizieren.
  • Die Kamera weist eine Funktion zum Aufnehmen von Bildern der Umgebung des Roboters 7100 auf. Des Weiteren weist der Roboter 7100 eine Funktion zum Fahren unter Verwendung des Bewegungsmechanismus auf. Der Roboter 7100 kann mittels der Kamera Bilder der Umgebung aufnehmen und die Bilder analysieren, wodurch das Vorhandensein oder Nichtvorhandensein eines Hindernisses beim Fahren oder dergleichen erfasst werden kann.
  • Ein Flugkörper 7120 beinhaltet Propeller, eine Kamera, eine Batterie und dergleichen und weist eine Funktion auf, autonom zu fliegen. Das elektronische Bauelement 730 weist eine Funktion zum Steuern dieser Peripheriegeräte auf.
  • Beispielsweise werden Bilddaten, die durch die Kamera aufgenommen werden, in dem elektronischen Bauelement 700 gespeichert. Das elektronische Bauelement 730 kann Bilddaten analysieren, wodurch das Vorhandensein oder Nichtvorhandensein eines Hindernisses beim Fahren oder dergleichen erfasst werden kann. Außerdem kann durch das elektronische Bauelement 730 aus der Änderung der Menge an gespeicherter Energie der Batterie die verbleibende Batterieleistung abgeschätzt werden.
  • Ein Reinigungsroboter 7140 beinhaltet ein Display, das auf einer oberen Oberfläche bereitgestellt ist, eine Vielzahl von Kameras, die auf einer Seitenfläche bereitgestellt sind, Bürsten, Bedienknöpfe, verschiedene Sensoren und dergleichen. Obwohl nicht dargestellt, sind Reifen, eine Einlassöffnung und dergleichen bei dem Reinigungsroboter 7300 bereitgestellt. Der Reinigungsroboter 7300 kann autonom fahren, Staub erfassen und durch die Einlassöffnung, die auf der unteren Oberfläche bereitgestellt ist, den Staub aufsaugen.
  • Beispielsweise kann das elektronische Bauelement 730 das Vorhandensein oder Nichtvorhandensein eines Hindernisses, wie z. B. einer Wand, eines Möbelstücks oder einer Stufe, beurteilen, indem ein durch die Kamera aufgenommenes Bild analysiert wird. Wenn ein Gegenstand, der sich in den Bürsten verfangen könnte, wie z. B. ein Kabel, durch Analysieren eines Bildes erfasst wird, kann die Drehung der Bürsten angehalten werden.
  • Ein Auto 7160 beinhaltet einen Motor, Reifen, eine Bremse, ein Lenkgetriebe, eine Kamera und dergleichen. Beispielsweise führt das elektronische Bauelement 730 auf Basis der Daten, wie z. B. Navigationsdaten, einer Geschwindigkeit, eines Zustands des Motors, eines Schaltungszustands oder der Anwendungshäufigkeit der Bremse, eine Steuerung zum Optimieren eines Zustands beim Fahren des Autos 7160 durch. Beispielsweise werden Bilddaten, die durch die Kamera aufgenommen werden, in dem elektronischen Bauelement 700 gespeichert.
  • Das elektronische Bauelement 700 und/oder das elektronische Bauelement 730 können/kann in einer TV-Vorrichtung 7200 (einem Fernsehempfänger), einem Smartphone 7210, einem PC 7220 (einem Personal-Computer), einem PC 7230, einer Spielekonsole 7240, einer Spielekonsole 7260 oder dergleichen eingebaut werden.
  • Beispielsweise kann das elektronische Bauelement 730, das in der TV-Vorrichtung 7200 eingebaut wird, als Bildprozessor dienen. Das elektronische Bauelement 730 führt beispielsweise eine Bildverarbeitung, wie z. B. eine Rauschentfernung oder eine Aufwärtswandlung der Auflösung, durch.
  • Das Smartphone 7210 ist ein Beispiel für ein tragbares Informationsendgerät. Das Smartphone 7210 beinhaltet ein Mikrofon, eine Kamera, einen Lautsprecher, verschiedene Sensoren und einen Anzeigeabschnitt. Durch das elektronische Bauelement 730 werden diese Peripheriegeräte gesteuert.
  • Der PC 7220 und der PC 7230 sind Beispiele für einen Laptop-PC bzw. einen stationären PC. Der PC 7230 kann drahtlos oder nicht drahtlos mit einer Tastatur 7232 und einem Monitor 7233 verbunden sein. Die Spielekonsole 7240 ist ein Beispiel für eine tragbare Spielekonsole. Die Spielekonsole 7260 ist ein Beispiel für eine stationäre Spielekonsole. Die Spielekonsole 7260 ist drahtlos oder nicht drahtlos mit einem Controller 7262 verbunden. In dem Controller 7262 können/kann das elektronische Bauelement 700 und/oder das elektronische Bauelement 730 eingebaut werden.
  • Diese Ausführungsform kann in einer geeigneten Kombination mit einer der bei den anderen Ausführungsformen und dergleichen beschriebenen Strukturen implementiert werden.
  • (Ausführungsform 9)
  • In dieser Ausführungsform werden Anwendungsbeispiele für die Speichervorrichtung mit der in der obigen Ausführungsform beschriebenen Halbleitervorrichtung beschrieben. Die in der obigen Ausführungsform beschriebene Halbleitervorrichtung kann beispielsweise auf Speichervorrichtungen einer Vielzahl von elektronischen Geräten (z. B. Informationsendgeräte, Computer, Smartphones, E-Book-Lesegeräte, Digitalkameras (einschließlich Videokameras), Videoaufzeichnungs-/Wiedergabegeräte und Navigationssysteme) angewendet werden. Hier bezieht sich der Computer nicht nur auf einen Tablet-Computer, einen Laptop und einen Schreibtischcomputer, sondern auch auf einen großen Computer wie z. B. ein Server-System. Alternativ wird die in der obigen Ausführungsform beschriebene Halbleitervorrichtung auf Wechseldatenträger wie Speicherkarten (z. B. SD-Karten), USB-Speicher und Solid State Drives (SSD) angewendet. 37 stellt einige Strukturbeispiele von Wechseldatenträgern schematisch dar. So wird beispielsweise die in der obigen Ausführungsform beschriebene Halbleitervorrichtung zu einem gepackten Speicher-Chip verarbeitet und in einer Vielzahl von Speichervorrichtungen und Wechselspeichern verwendet.
  • 37(A) ist eine schematische Darstellung eines USB-Speichers. Ein USB-Speicher 1100 beinhaltet ein Gehäuse 1101, eine Kappe 1102, einen USB-Anschluss 1103 und ein Substrat 1104. Das Substrat 1104 ist in dem Gehäuse 1101 untergebracht. Beispielsweise werden ein Speicher-Chip 1105 und ein Steuer-Chip 1106 an dem Substrat 1104 angebracht. Die in der obigen Ausführungsform beschriebene Halbleitervorrichtung kann in den Speicher-Chip 1105 des Substrats 1104 oder dergleichen integriert werden.
  • 37(B) ist eine schematische externe Darstellung einer SD-Karte, und 37(C) ist eine schematische Darstellung, die die Innenstruktur der SD-Karte darstellt. Eine SD-Karte 1110 beinhaltet ein Gehäuse 1111, einen Anschluss 1112 und ein Substrat 1113. Das Substrat 1113 ist in dem Gehäuse 1111 untergebracht. Beispielsweise werden ein Speicher-Chip 1114 und ein Steuer-Chip 1115 an dem Substrat 1113 angebracht. Wenn der Speicher-Chip 1114 auch an einer Rückseite des Substrats 1113 bereitgestellt wird, kann die Kapazität der SD-Karte 1110 erhöht werden. Außerdem kann ein drahtloser Chip, der zur drahtlosen Kommunikation geeignet ist, auf dem Substrat 1113 bereitgestellt werden. Mit einem solchen drahtlosen Chip können Daten per Funkverbindung zwischen dem Host-Gerät und der SD-Karte 1110 aus dem Speicher-Chip 1114 gelesen und in diesen geschrieben werden. Die in der obigen Ausführungsform beschriebene Halbleitervorrichtung kann in den Speicher-Chip 1114 des Substrats 1113 oder dergleichen integriert werden.
  • 37(D) ist eine schematische externe Darstellung eines SSD, und 37(E) ist eine schematische Darstellung, die die Innenstruktur des SSD darstellt. Ein SSD 1150 beinhaltet ein Gehäuse 1151, einen Anschluss 1152 und ein Substrat 1153. Das Substrat 1153 ist in dem Gehäuse 1151 untergebracht. Beispielsweise werden ein Speicher-Chip 1154, ein Speicher-Chip 1155 und ein Steuer-Chip 1156 an dem Substrat 1153 angebracht. Der Speicher-Chip 1155 ist ein Arbeitsspeicher des Steuer-Chips 1156, und es kann z. B. ein DOSRAM-Chip verwendet werden. Wenn der Speicher-Chip 1154 auch an einer Rückseite des Substrats 1153 bereitgestellt wird, kann die Kapazität des SSD 1150 erhöht werden. Die in der obigen Ausführungsform beschriebene Halbleitervorrichtung kann in den Speicher-Chip 1154 des Substrats 1153 oder dergleichen integriert werden.
  • Diese Ausführungsform kann in einer geeigneten Kombination mit einer der bei den anderen Ausführungsformen und dergleichen beschriebenen Strukturen implementiert werden.
  • Erläuterung der Bezugszeichen
    • 100:
    Halbleitervorrichtung,
    110:
    Spannungserzeugungsschaltung,
    120:
    Spannungshalteschaltung,
    130:
    Temperaturerfassungsschaltung,
    131:
    Temperatursensor,
    132:
    Analog-Digital-Wandlerschaltung,
    140:
    Spannungssteuerschaltung,
    145:
    Logikschaltung,
    146:
    Spannungserzeugungsschaltung
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • S. Yamazaki et al., „SID Symposium Digest of Technical Papers“, 2012, Band 43, Ausgabe 1, S. 183-186 [0011]
    • Japanese Journal of Applied Physics“, 2014, Band 53, Nummer 4S, S.04ED18-1-04ED18-10 [0011]
    • The Proceedings of AM-FPD'13 Digest of Technical Papers“, 2013, S.151-154 [0011]
    • S. Yamazaki et al., „ECS Journal of Solid State Science and Technology“, 2014, Band 3, Ausgabe 9, S.Q3012-Q3022 [0011]
    • S. Yamazaki, „ECS Transactions“, 2014, Band 64, Ausgabe 10, S. 155-164 [0011]
    • K. Kato et al., „Japanese Journal of Applied Physics“, 2012, Band 51, S.021201-1-021201-7 [0011]
    • S. Matsuda et al., „2015 Symposium on VLSI Technology Digest of Technical Papers“, 2015, S.T216-T217 [0011]
    • S. Amano etal., „SID Symposium Digest of Technical Papers“, 2010, Band 41, Ausgabe 1, S.626-629 [0011]

Claims (5)

  1. Speichervorrichtung, die umfasst: eine Vielzahl von Speicherzellen, die in einer Matrix angeordnet sind, wobei die Vielzahl von Speicherzellen jeweils umfasst: einen Transistor, der ein erstes Gate und ein zweites Gate umfasst; und einen Kondensator, wobei das erste Gate und das zweite Gate jeweils einen Bereich umfassen, in dem sie sich miteinander überlappen, wobei eine Halbleiterschicht dazwischen liegt, die ein Metalloxid enthält, wobei die Speichervorrichtung aufweist: eine Funktion zum Schreiben von Daten in mindestens eine der Vielzahl von Speicherzellen; eine Funktion zum Lesen von Daten aus mindestens einer der Vielzahl von Speicherzellen; eine Funktion, hinsichtlich mindestens einer der Vielzahl von Speicherzellen erste Daten in die Speicherzelle für eine erste Zeit zu schreiben, nachdem die ersten Daten, die in der Speicherzelle gehalten sind, gelesen worden sind; eine Funktion, hinsichtlich mindestens einer der Vielzahl von Speicherzellen erste Daten in die Speicherzelle für eine zweite Zeit zu schreiben, nachdem die ersten Daten, die in der Speicherzelle gehalten sind, gelesen worden sind; und eine Funktion, dem zweiten Gate der Speicherzelle ein erstes Potential zuzuführen und danach die Stromzufuhr zu der Vielzahl von Speicherzellen zu unterbrechen, wobei die ersten Daten mehrstufige Daten sind, und wobei die zweite Zeit länger ist als die erste Zeit.
  2. Speichervorrichtung nach Anspruch 1, wobei die Halbleiterschicht In und/oder Zn enthält.
  3. Speichervorrichtung nach Anspruch 1 oder 2, wobei die zweite Zeit länger als oder gleich dem 1,5-Fachen der ersten Zeit ist.
  4. Speichervorrichtung nach einem der Ansprüche 1 bis 3, wobei das erste Potential ein Potential ist, auf dem der Transistor ausgeschaltet wird.
  5. Speichervorrichtung nach Anspruch 4, wobei in dem Fall, in dem die Schwellenspannung des Transistors Vth ist, das erste Potential niedriger als oder gleich -VthM ist.
DE112018006639.8T 2017-12-27 2018-12-13 Speichervorrichtung Pending DE112018006639T5 (de)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP2017-251543 2017-12-27
JP2017-251748 2017-12-27
JP2017251543 2017-12-27
JP2017251748 2017-12-27
JP2018034758 2018-02-28
JP2018-034758 2018-02-28
JP2018034751 2018-02-28
JP2018-034751 2018-02-28
PCT/IB2018/059984 WO2019130144A1 (ja) 2017-12-27 2018-12-13 記憶装置

Publications (1)

Publication Number Publication Date
DE112018006639T5 true DE112018006639T5 (de) 2020-09-10

Family

ID=67063274

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112018006639.8T Pending DE112018006639T5 (de) 2017-12-27 2018-12-13 Speichervorrichtung

Country Status (7)

Country Link
US (1) US11158371B2 (de)
JP (3) JP7142029B2 (de)
KR (2) KR102526637B1 (de)
CN (1) CN111542883A (de)
DE (1) DE112018006639T5 (de)
SG (1) SG11202006092XA (de)
WO (1) WO2019130144A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11411081B2 (en) * 2020-04-22 2022-08-09 Globalfoundries U.S. Inc. Field effect transistor (FET) stack and methods to form same
CN114121073B (zh) * 2020-08-27 2023-09-12 长鑫存储技术有限公司 存储器的调节方法、调节系统以及半导体器件
CN114121096B (zh) 2020-08-27 2024-03-26 长鑫存储技术有限公司 存储器的调节方法、调节系统以及半导体器件
CN114121058B (zh) 2020-08-27 2023-08-29 长鑫存储技术有限公司 存储器的调节方法、调节系统以及半导体器件
CN114121072B (zh) 2020-08-27 2023-12-12 长鑫存储技术有限公司 存储器的调节方法、调节系统以及半导体器件
US11955167B2 (en) * 2021-01-14 2024-04-09 Northwestern University Computing-in-memory accelerator design with dynamic analog RAM cell and associated low power techniques with sparsity management

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124418A (ja) 1998-10-16 2000-04-28 Sony Corp 半導体記憶装置
JP2004335797A (ja) * 2003-05-08 2004-11-25 Sharp Corp 半導体記憶装置とその駆動方法、および携帯電子機器
DE102004021051B3 (de) 2004-04-29 2005-11-10 Infineon Technologies Ag DRAM-Speicherzellenanordnung nebst Betriebsverfahren
US8331128B1 (en) * 2008-12-02 2012-12-11 Adesto Technologies Corporation Reconfigurable memory arrays having programmable impedance elements and corresponding methods
US8339837B2 (en) * 2010-08-26 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
KR101928897B1 (ko) 2010-08-27 2018-12-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치, 반도체 장치
US9024317B2 (en) 2010-12-24 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, method for driving the same, storage device, register circuit, display device, and electronic device
JP6081171B2 (ja) 2011-12-09 2017-02-15 株式会社半導体エネルギー研究所 記憶装置
US9208849B2 (en) * 2012-04-12 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device, and electronic device
JP2014238902A (ja) 2013-06-10 2014-12-18 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
JP2015092423A (ja) * 2013-11-08 2015-05-14 マイクロン テクノロジー， インク． 半導体装置
US9716100B2 (en) 2014-03-14 2017-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for driving semiconductor device, and electronic device
KR20170069207A (ko) * 2014-10-10 2017-06-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 회로 기판, 및 전자 기기
US9633710B2 (en) * 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
US10096631B2 (en) 2015-11-30 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Signal processing circuit and semiconductor device including the signal processing circuit
JP6811084B2 (ja) * 2015-12-18 2021-01-13 株式会社半導体エネルギー研究所 半導体装置
US10115741B2 (en) 2016-02-05 2018-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
WO2017158465A1 (ja) * 2016-03-18 2017-09-21 株式会社半導体エネルギー研究所 記憶装置
SG10201701689UA (en) * 2016-03-18 2017-10-30 Semiconductor Energy Lab Semiconductor device, semiconductor wafer, and electronic device
JP2018049673A (ja) * 2016-09-20 2018-03-29 東芝メモリ株式会社 半導体記憶装置
US10192871B2 (en) 2016-09-23 2019-01-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
JPWO2019130144A1 (ja) 2021-01-14
JP7390453B2 (ja) 2023-12-01
KR20200103067A (ko) 2020-09-01
JP2022173276A (ja) 2022-11-18
JP7142029B2 (ja) 2022-09-26
WO2019130144A1 (ja) 2019-07-04
CN111542883A (zh) 2020-08-14
JP2024028716A (ja) 2024-03-05
SG11202006092XA (en) 2020-07-29
KR20230058552A (ko) 2023-05-03
KR102617170B1 (ko) 2023-12-21
KR102526637B1 (ko) 2023-04-26
US11158371B2 (en) 2021-10-26
US20200402577A1 (en) 2020-12-24

Similar Documents

Publication Publication Date Title
DE112018006639T5 (de) Speichervorrichtung
DE112013002281T5 (de) Programmierbare Logikvorrichtung
JP7430760B2 (ja) 記憶装置
DE112018000887T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE112019003445T5 (de) Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
DE112017007860T5 (de) Ladungsfangschicht in dünnfilmtransistoren mit rückseitigem gate
US11462538B2 (en) Semiconductor device
DE112020004415T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE112019005195T5 (de) Halbleitervorrichtung und elektronisches Gerät
JP2024036493A (ja) 半導体装置
US11968820B2 (en) Semiconductor device and electronic device including the semiconductor device
DE112018001210T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE112018000776T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen dieser
DE112018001745T5 (de) Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
DE112018001295T5 (de) Halbleitervorrichtung und Herstellungsverfahren für eine Halbleitervorrichtung
DE112020006360T5 (de) Halbleitervorrichtung
DE112021004474T5 (de) Halbleitervorrichtung
KR20220006071A (ko) 반도체 장치
WO2022058838A1 (ja) 半導体装置、および電子機器
DE112021004116T5 (de) Betriebsverfahren einer Halbleitervorrichtung
DE112021004337T5 (de) Herstellungsverfahren eines Metalloxids
US20200235100A1 (en) Transistor including oxide semiconductor
KR20230048063A (ko) 반도체 장치
DE112021003900T5 (de) Halbleitervorrichtung und elektronisches Gerät

Legal Events

Date Code Title Description
R012 Request for examination validly filed