DE112019003445T5 - Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung - Google Patents

Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung Download PDF

Info

Publication number
DE112019003445T5
DE112019003445T5 DE112019003445.6T DE112019003445T DE112019003445T5 DE 112019003445 T5 DE112019003445 T5 DE 112019003445T5 DE 112019003445 T DE112019003445 T DE 112019003445T DE 112019003445 T5 DE112019003445 T5 DE 112019003445T5
Authority
DE
Germany
Prior art keywords
oxide
transistor
insulator
conductor
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112019003445.6T
Other languages
English (en)
Inventor
Shunpei Yamazaki
Haruyuki BABA
Naoki OKUNO
Yoshihiro Komatsu
Toshikazu OHNO
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of DE112019003445T5 publication Critical patent/DE112019003445T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Composite Materials (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Noodles (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

Bereitstellung einer Halbleitervorrichtung mit hohem Durchlassstrom und guter Zuverlässigkeit.
Eine Halbleitervorrichtung umfasst einen ersten Isolator, ein erstes Oxid über dem ersten Isolator, ein zweites Oxid über dem ersten Oxid, ein drittes Oxid und ein viertes Oxid über dem zweiten Oxid, einen erster Leiter über dem dritten Oxid, einen zweiter Leiter über dem vierten Oxid, ein fünftes Oxide über dem zweiten Oxid, einen zweiten Isolator über dem fünften Oxid, und einen dritten Leiter über dem zweiten Isolator, wobei das fünfte Oxid in Kontakt mit einer Oberseite des zweiten Oxids, einer Seitenfläche des ersten Leiters, einer Seitenfläche des zweiten Leiters, einer Seitenfläche des dritten Oxids und mit einer Seitenfläche des vierten Oxids ist, wobei das zweite Oxid In, ein Element M und Zn umfasst, wobei das erste Oxid und das fünfte Oxid jeweils mindestens ein Bestandselement des zweiten Oxids umfassen, wobei das dritte Oxid und das vierte Oxid jeweils das Element M umfassen, und wobei das dritte Oxid und das vierte Oxid einen Bereich aufweisen, der eine höhere Konzentration des Elements M aufweist als das zweite Oxid.

Description

  • Bezeichnung der Erfindung
  • Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
  • Technisches Gebiet
  • Eine Ausführungsform der vorliegenden Erfindung betrifft eine Halbleitervorrichtung und ein Herstellungsverfahren der Halbleitervorrichtung. Eine weitere Ausführungsform der vorliegenden Erfindung betrifft einen Halbleiterwafer, ein Modul und ein elektronisches Gerät.
  • In dieser Beschreibung und dergleichen ist mit einer Halbleitervorrichtung im Allgemeinen eine Vorrichtung gemeint, die unter Nutzung von Halbleitereigenschaften arbeiten kann. Ein Halbleiterelement, wie z. B. ein Transistor, eine Halbleiterschaltung, eine arithmetische Vorrichtung und eine Speichervorrichtung, sind jeweils eine Ausführungsform einer Halbleitervorrichtung. Es können eine Anzeigevorrichtung (z. B. eine Flüssigkristallanzeigevorrichtung und eine Licht emittierende Anzeigevorrichtung), eine Projektionsvorrichtung, eine Beleuchtungsvorrichtung, eine elektrooptische Vorrichtung, eine Energiespeichervorrichtung, eine Speichervorrichtung, eine Halbleiterschaltung, eine Abbildungsvorrichtung, ein elektronisches Gerät und dergleichen eine Halbleitervorrichtung beinhalten.
  • Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung nicht auf das vorstehende technische Gebiet beschränkt ist. Eine Ausführungsform der Erfindung, die in dieser Beschreibung und dergleichen offenbart ist, betrifft einen Gegenstand, ein Verfahren oder ein Herstellungsverfahren. Eine weitere Ausführungsform der vorliegenden Erfindung betrifft einen Prozess, eine Maschine, ein Erzeugnis oder eine Zusammensetzung (Zusammensetzung eines Materials).
  • Stand der Technik
  • Als Material für einen Halbleiterdünnfilm, der für einen Transistor verwendbar ist, ist ein auf Silizium basierendes Halbleitermaterial weithin bekannt. Weitere Materialien, die Aufmerksamkeit erregten, sind Oxidhalbleiter. Als Oxidhalbleiter sind beispielsweise nicht nur ein einkomponentiges Metalloxid, wie z. B. Indiumoxid oder Zinkoxid, sondern auch mehrkomponentige Metalloxide bekannt. Unter den mehrkomponentigen Metalloxiden ist insbesondere ein In-Ga-Zn-Oxid (nachstehend auch als IGZO bezeichnet) intensiv untersucht worden.
  • Die Forschung an IGZO führte zu der Entdeckung von einer kristallinen Struktur mit Ausrichtung bezüglich der c-Achse (c-axis aligned crystalline structure, CAAC-Struktur) und einer nanokristallinen (nanocrystalline, nc-) Struktur, welche weder einkristallin noch amorph sind, in Oxidhalbleitern (siehe Nichtpatentdokument 1 bis Nichtpatentdokument 3). In Nichtpatentdokument 1 und Nichtpatentdokument 2 wird eine Technik zum Ausbilden eines Transistors unter Verwendung eines Oxidhalbleiters mit einer CAAC-Struktur offenbart. Außerdem zeigen Nichtpatentdokument 4 und Nichtpatentdokument 5, dass selbst ein Oxidhalbleiter mit niedrigerer Kristallinität als diejenigen der CAAC-Struktur und der nc-Struktur feine Kristalle aufweist.
  • Außerdem weist ein Transistor, der IGZO als Aktivschicht enthält, einen sehr niedrigen Sperrstrom auf (siehe Nichtpatentdokument 6), und es ist über eine LSI und eine Anzeige, die diese Eigenschaft nutzen, berichtet worden (siehe Nichtpatentdokument 7 und Nichtpatentdokument 8).
  • [Referenzen]
  • [Nichtpatentdokumente]
    • [Nichtpatentdokument 1] S. Yamazaki et al., „SID Symposium Digest of Technical Papers", 2012, Band 43, Ausgabe 1, S. 183-186.
    • [Nichtpatentdokument 2] S. Yamazaki et al., „Japanese Journal of Applied Physics", 2014, Band 53, Number 4S, S. 04ED18-1-04ED18-10.
    • [Nichtpatentdokument 3] S. Ito et al., „The Proceedings of AM-FPD'13 Digest of Technical Papers", 2013, S. 151-154
    • [Nichtpatentdokument 4] S. Yamazaki et al., „ECS Journal of Solid State Science and Technology", 2014, Band 3, Ausgabe 9, S. Q3012-Q3022.
    • [Nichtpatentdokument 5] S. Yamazaki, „ECS Transactions", 2014, Band 64, Ausgabe 10, S. 155-164.
    • [Nichtpatentdokument 6] K. Kato et al., „Japanese Journal of Applied Physics", 2012, Band 51, S. 021201-1-021201-7.
    • [Nichtpatentdokument 7] S. Matsuda et al., „2015 Symposium on VLSI Technology Digest of Technical Papers", 2015, S. T216-T217.
    • [Nichtpatentdokument 8] S. Amano et al., „SID Symposium Digest of Technical Papers", 2010, Band 41, Ausgabe 1, S. 626-629.
  • Zusammenfassung der Erfindung
  • Durch die Erfindung zu lösende Probleme
  • Eine Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung mit hohem Durchlassstrom bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung mit hohen Frequenzeigenschaften bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine sehr zuverlässige Halbleitervorrichtung bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine miniaturisierbare oder hoch integrierbare Halbleitervorrichtung bereitzustellen. Eine weitere Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung mit vorteilhaften elektrischen Eigenschaften bereitzustellen. Eine weitere Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung, die mit hoher Produktivität hergestellt werden kann, bereitzustellen.
  • Eine Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung bereitzustellen, die dazu geeignet ist, Daten für eine lange Zeit zu halten. Eine Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung bereitzustellen, die dazu geeignet ist, Daten mit hoher Geschwindigkeit zu schreiben. Eine Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung mit hoher Designflexibilität bereitzustellen. Eine Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung bereitzustellen, deren Stromverbrauch verringert werden kann. Eine Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine neuartige Halbleitervorrichtung bereitzustellen.
  • Es sei angemerkt, dass die Beschreibung dieser Aufgaben dem Vorhandensein weiterer Aufgaben nicht im Wege steht. Eine Ausführungsform der vorliegenden Erfindung erfüllt nicht notwendigerweise sämtliche dieser Aufgaben. Weitere Aufgaben ergeben sich aus der Erläuterung der Beschreibung, der Zeichnungen, der Ansprüche und dergleichen und können daraus/davon abgeleitet werden.
  • Mittel zum Lösen der Probleme
  • Eine Ausführungsform der vorliegenden Erfindung ist eine Halbleitervorrichtung, die einen ersten Isolator, ein erstes Oxid über dem ersten Isolator, ein zweites Oxid über dem ersten Oxid, ein drittes Oxid und ein viertes Oxid über dem zweiten Oxid, einen ersten Leiter über dem dritten Oxid, einen zweiten Leiter über dem vierten Oxid, ein fünftes Oxid über dem zweiten Oxid, einen zweiten Isolator über dem fünften Oxid, und einen dritten Leiter über dem zweiten Isolator umfasst, wobei das fünfte Oxid in Kontakt mit einer oberen Oberfläche des zweiten Oxids, einer Seitenfläche des ersten Leiters, einer Seitenfläche des zweiten Leiters, einer Seitenfläche des dritten Oxids und mit einer Seitenfläche des vierten Oxids ist, wobei das zweite Oxid In, ein Element M (M ist Al, Ga, Y oder Sn) und Zn umfasst, wobei das erste Oxid und das fünfte Oxid jeweils mindestens ein Bestandselement des zweiten Oxids umfassen, wobei das dritte Oxid und das vierte Oxid jeweils das Element M umfassen, und wobei das dritte Oxid und das vierte Oxid einen Bereich aufweisen, der eine höhere Konzentration des Elements M aufweist als das zweite Oxid.
  • Bei der vorstehenden Struktur weisen das dritte Oxid und das vierte Oxid vorzugsweise jeweils einen Bereich auf, der eine Dicke von größer als oder gleich 0,5 nm und kleiner als oder gleich 5 nm aufweist.
  • Bei einer der vorstehenden Strukturen weisen das dritte Oxid und das vierte Oxid vorzugsweise jeweils einen Bereich auf, der eine Dicke von größer als oder gleich 1 nm und kleiner als oder gleich 3 nm aufweist.
  • Bei einer der vorstehenden Strukturen enthalten das dritte Oxid und das vierte Oxid vorzugsweise jeweils Gallium.
  • Bei einer der vorstehenden Strukturen weisen das dritte Oxid und das vierte Oxid vorzugsweise jeweils Kristallinität auf.
  • Bei einer der vorstehenden Strukturen weist das zweite Oxid vorzugsweise Kristallinität auf.
  • Bei einer der vorstehenden Strukturen weisen das erste Oxid, das dritte Oxid, das vierte Oxid und das fünfte Oxid im Wesentlichen die gleiche Zusammensetzung auf.
  • Wirkungen der Erfindungen
  • Gemäß einer Ausführungsform der vorliegenden Erfindung kann eine Halbleitervorrichtung mit hohem Durchlassstrom bereitgestellt werden. Einer Ausführungsform der vorliegenden Erfindung entsprechend kann alternativ eine Halbleitervorrichtung mit hohen Frequenzeigenschaften bereitgestellt werden. Entsprechend einer Ausführungsform der vorliegenden Erfindung kann eine Halbleitervorrichtung mit guter Zuverlässigkeit bereitgestellt werden. Einer Ausführungsform der vorliegenden Erfindung entsprechend kann alternativ eine miniaturisierbare oder hoch integrierbare Halbleitervorrichtung bereitgestellt werden. Einer Ausführungsform der vorliegenden Erfindung entsprechend kann alternativ eine Halbleitervorrichtung mit vorteilhaften elektrischen Eigenschaften bereitgestellt werden. Einer Ausführungsform der vorliegenden Erfindung entsprechend kann alternativ eine Halbleitervorrichtung mit hoher Produktivität hergestellt werden.
  • Eine Halbleitervorrichtung kann bereitgestellt werden, die dazu geeignet ist, Daten für eine lange Zeit zu halten. Alternativ kann eine Halbleitervorrichtung bereitgestellt werden, die dazu geeignet ist, Daten mit hoher Geschwindigkeit zu schreiben. Eine Halbleitervorrichtung mit hoher Designflexibilität kann bereitgestellt werden. Eine Halbleitervorrichtung, bei der der Stromverbrauch verringert werden kann, kann bereitgestellt werden. Alternativ kann eine neuartige Halbleitervorrichtung bereitgestellt werden.
  • Es sei angemerkt, dass die Beschreibung dieser Wirkungen dem Vorhandensein weiterer Wirkungen nicht im Wege steht. Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung nicht notwendigerweise sämtliche dieser Wirkungen aufweist. Weitere Wirkungen werden aus der Erläuterung der Beschreibung, der Zeichnungen, der Patentansprüche und dergleichen ersichtlich und können davon abgeleitet werden.
  • Figurenliste
    • [1] 1(A) ist eine Draufsicht, die ein Strukturbeispiel einer Halbleitervorrichtung darstellt. 1(B) und 1(C) sind Querschnittsansichten, die ein Strukturbeispiel einer Halbleitervorrichtung darstellen.
    • [2] 2(A) ist eine Draufsicht, die ein Strukturbeispiel einer Halbleitervorrichtung darstellt. 2(B) und 2(C) sind Querschnittsansichten, die ein Strukturbeispiel einer Halbleitervorrichtung darstellen.
    • [3] 3(A) und 3(B) sind Querschnittsansichten, die ein Strukturbeispiel einer Halbleitervorrichtung darstellen.
    • [4] 4(A) ist eine Draufsicht, die ein Herstellungsverfahren einer Halbleitervorrichtung darstellt. 4(B) und 4(C) sind Querschnittsansichten, die ein Herstellungsverfahren einer Halbleitervorrichtung darstellen.
    • [5] 5(A) ist eine Draufsicht, die ein Herstellungsverfahren einer Halbleitervorrichtung darstellt. 5(B) und 5(C) sind Querschnittsansichten, die ein Herstellungsverfahren einer Halbleitervorrichtung darstellen.
    • [6] 6(A) ist eine Draufsicht, die ein Herstellungsverfahren einer Halbleitervorrichtung darstellt. 6(B) und 6(C) sind Querschnittsansichten, die ein Herstellungsverfahren einer Halbleitervorrichtung darstellen.
    • [7] 7(A) ist eine Draufsicht, die ein Herstellungsverfahren einer Halbleitervorrichtung darstellt. 7(B) und 7(C) sind Querschnittsansichten, die ein Herstellungsverfahren einer Halbleitervorrichtung darstellen.
    • [8] 8(A) ist eine Draufsicht, die ein Herstellungsverfahren einer Halbleitervorrichtung darstellt. 8(B) und 8(C) sind Querschnittsansichten, die ein Herstellungsverfahren einer Halbleitervorrichtung darstellen.
    • [9] 9(A) ist eine Draufsicht, die ein Herstellungsverfahren einer Halbleitervorrichtung darstellt. 9(B) und 9(C) sind Querschnittsansichten, die ein Herstellungsverfahren einer Halbleitervorrichtung darstellen.
    • [10] 10(A) ist eine Draufsicht, die ein Herstellungsverfahren einer Halbleitervorrichtung darstellt. 10(B) und 10(C) sind Querschnittsansichten, die ein Herstellungsverfahren einer Halbleitervorrichtung darstellen.
    • [11] 11(A) ist eine Draufsicht, die ein Herstellungsverfahren einer Halbleitervorrichtung darstellt. 11(B) und 11(C) sind Querschnittsansichten, die ein Herstellungsverfahren einer Halbleitervorrichtung darstellen.
    • [12] 12 ist eine Darstellung eines Energiebandes eines Oxidhalbleiters.
    • [13] 13(A) bis 13(C) sind schematische Darstellungen, die eine Oxidation eines Leiters zeigen, der über einem Oxidhalbleiter bereitgestellt wird.
    • [14] 14(A) bis 14(D) sind schematische Darstellungen, die eine Oxidation eines Leiters zeigen, der über einem Oxidhalbleiter bereitgestellt wird.
    • [15] 15(A) bis 15(C) sind schematische Darstellungen, die eine Oxidation eines Leiters zeigen, der über einem Oxidhalbleiter bereitgestellt wird.
    • [16] 16 ist eine Querschnittsansicht, die eine Struktur einer Speichervorrichtung darstellt.
    • [17] 17 ist eine Querschnittsansicht, die eine Struktur einer Speichervorrichtung darstellt.
    • [18] 18(A) ist ein Blockdiagramm, das ein Strukturbeispiel einer Speichervorrichtung darstellt. 18(B) ist eine schematische Ansicht, die ein Strukturbeispiel einer Speichervorrichtung darstellt.
    • [19] 19(A) bis 19(H) sind Schaltpläne, die Strukturbeispiele einer Speichervorrichtung darstellen.
    • [20] 20(A) ist ein Blockdiagramm, das ein Strukturbeispiel einer Halbleitervorrichtung darstellt. 20(B) ist eine schematische Ansicht, die ein Strukturbeispiel einer Halbleitervorrichtung darstellt.
    • [21] 21(A) bis 21(E) sind schematische Ansichten, die Strukturbeispiele von Speichervorrichtungen darstellen.
    • [22] 22(A) bis 22(F) sind schematische Ansichten, die elektronische Geräte darstellen.
    • [23] 23(A) und 23(B) sind Graphen, die die Wärmebehandlungszeitabhängigkeit des Flächenwiderstandes von Tantalnitrid eines Beispiels darstellen.
    • [24] 24(A) bis 24(C) sind Graphen, die die Änderung der Tiefenrichtung des Flächenwiderstandes eines Oxids eines Beispiels darstellen.
    • [25] 25(A) bis 25(C) sind Graphen, die die Änderung der Tiefenrichtung des Flächenwiderstandes eines Oxids eines Beispiels darstellen.
    • [26] 26 ist ein Querschnittsfoto einer Probe eines Beispiels.
    • [27] 27 ist ein Graph, der EDX-Linienanalyseergebnisse eines Beispiels darstellt.
    • [28] 28 ist ein Graph, der EDX-Linienanalyseergebnisse eines Beispiels darstellt.
    • [29] 29(A) und 29(B) sind Graphen, die die Belastungszeitabhängigkeit von ΔVsh in Hinblick auf einen +GBT-Stresstest eines Beispiels darstellen.
    • [30] 30 ist ein Graph, der die Belastungszeitabhängigkeit von ΔVsh in Hinblick auf einen +GBT-Stresstest eines Beispiels darstellt.
    • [31] 31(A) bis 31(C) sind Graphen, die die Belastungszeitabhängigkeit von Ion, dem S-Wert und µFE in Hinblick auf einen +GBT-Stresstest eines Beispiels darstellen.
    • [32] 32 ist ein Graph, der die Belastungszeitabhängigkeit von ΔVsh in Hinblick auf einen +GBT-Stresstest eines Beispiels darstellt.
    • [33] 33(A) bis 33(C) sind Graphen, die die Belastungszeitabhängigkeit von Ion, dem S-Wert und µFE in Hinblick auf einen +GBT-Stresstest eines Beispiels darstellen.
    • [34] 34 ist ein Graph, der die normale Verteilungswahrscheinlichkeit von Vsh eines Beispiels darstellt.
    • [35] 35 ist ein Graph, der die normale Verteilungswahrscheinlichkeit von Ion1 eines Beispiels darstellt.
    • [36] 36 ist ein Graph, der die normale Verteilungswahrscheinlichkeit von Ion2 eines Beispiels darstellt.
    • [37] 37(A) ist ein Schaltplan, der für eine Berechnung eines Beispiels verwendet wird. 37(B) ist ein Graph, der Berechnungsergebnisse eines Beispiels darstellt.
    • [38] 38(A) ist ein Graph, der Defektzustände eines Beispiels darstellt. 38(B) ist ein Graph, der Berechnungsergebnisse eines Beispiels darstellt.
    • [39] 39(A) ist ein Graph, der die ID-VG-Eigenschaften eines Beispiels darstellt. 39(B) ist ein Graph, der die Temperaturabhängigkeit des Sperrstroms darstellt.
    • [40] 40 ist ein Graph, der die Temperaturabhängigkeit der Halteeigenschaften eines Beispiels darstellt.
    • [41] 41 ist ein Graph, der ein Banddiagramm eines Beispiels darstellt.
    • [42] 42(A) und 42(B) sind TEG-Vorrichtungsschaltpläne zur Messung der Halteeigenschaften eines Beispiels.
    • [43] 43 ist ein Graph, der die ID-VG-Eigenschaften eines Beispiels darstellt.
    • [44] 44(A) und 44(B) sind Graphen, die die Leckstrombewertungsergebnisse eines Beispiels darstellen.
    • [45] 45 ist ein Graph, der die Leckstrombewertungsergebnisse eines Beispiels darstellt.
  • Ausführungsformen der Erfindung
  • Nachstehend werden Ausführungsformen anhand von Zeichnungen beschrieben. Jedoch können die Ausführungsformen in vielen verschiedenen Modi implementiert werden, und es ist für Fachleute leicht verständlich, dass Modi und Details davon auf verschiedene Weise verändert werden können, ohne dabei vom Gedanken und Schutzbereich abzuweichen. Deshalb sollte die vorliegende Erfindung nicht als auf die folgende Beschreibung der Ausführungsformen beschränkt ausgelegt werden.
  • In den Zeichnungen wird die Größe, die Schichtdicke oder der Bereich in einigen Fällen der Klarheit halber übertrieben dargestellt. Deshalb sind sie nicht notwendigerweise auf das Größenverhältnis beschränkt. Es sei angemerkt, dass die Zeichnungen schematische Ansichten sind, die ideale Beispiele zeigen, und dass Ausführungsformen der vorliegenden Erfindung nicht auf die Formen oder Werte, welche in den Zeichnungen gezeigt werden, beschränkt sind. Beispielsweise könnte bei dem tatsächlichen Herstellungsprozess die Größe einer Schicht, einer Fotolackmaske oder dergleichen unabsichtlich durch eine Behandlung, wie z. B. Ätzen, verringert werden, was in einigen Fällen zum leichteren Verständnis nicht dargestellt wird. In den Zeichnungen sind die gleichen Abschnitte oder Abschnitte mit ähnlichen Funktionen durch die gleichen Bezugszeichen in unterschiedlichen Zeichnungen gekennzeichnet, und ihre Beschreibung wird in einigen Fällen nicht wiederholt. Das gleiche Schraffurmuster wird für Abschnitte mit ähnlichen Funktionen verwendet, und in einigen Fällen sind die Abschnitte nicht durch spezifische Bezugszeichen gekennzeichnet.
  • Des Weiteren könnte im Besonderen bei einer Draufsicht (auch als „Planansicht“ bezeichnet), einer perspektivischen Ansicht oder dergleichen die Darstellung von einigen Komponenten zum leichteren Verständnis der Erfindung weggelassen werden. Außerdem könnte die Darstellung von einigen verdeckten Linien und dergleichen weggelassen werden.
  • Des Weiteren werden die Ordinalzahlen, wie z. B. erstes und zweites, in dieser Beschreibung und dergleichen aus Gründen der Zweckmäßigkeit verwendet, und sie kennzeichnen weder die Reihenfolge von Schritten noch die Anordnungsreihenfolge von Schichten. Daher kann beispielsweise eine angemessene Beschreibung erfolgen, auch wenn „erstes“ durch „zweites“ oder „drittes“ ersetzt wird. Außerdem entsprechen die Ordnungszahlen in dieser Beschreibung und dergleichen in einigen Fällen nicht den Ordnungszahlen, die zur Spezifizierung einer Ausführungsform der vorliegenden Erfindung verwendet werden.
  • In dieser Beschreibung und dergleichen werden Begriffe zur Erläuterung der Anordnung, wie z. B. „über“ und „unter“, der Einfachheit halber verwendet, um die Positionsbeziehung zwischen Komponenten anhand von Zeichnungen zu beschreiben. Die Positionsbeziehung zwischen Komponenten wird angemessen entsprechend einer Richtung verändert, in der jede Komponente beschrieben wird. Deshalb gibt es keine Beschränkung hinsichtlich der Begriffe, die in dieser Beschreibung verwendet werden, und eine Beschreibung kann je nach Situation angemessen erfolgen.
  • In dem Fall, in dem es beispielsweise eine explizite Beschreibung „X und Y sind verbunden“ in dieser Beschreibung und dergleichen gibt, werden der Fall, in dem X und Y elektrisch verbunden sind, der Fall, in dem X und Y funktional verbunden sind, und der Fall, in dem X und Y direkt verbunden sind, in dieser Beschreibung und dergleichen offenbart. Dementsprechend sind, ohne Beschränkung auf eine vorbestimmte Verbindungsbeziehung, beispielsweise in einer in Zeichnungen oder Textabschnitten gezeigten bzw. beschriebenen Verbindungsbeziehung weitere Verbindungsbeziehungen als die gezeigte bzw. beschriebene Verbindungsbeziehung ebenfalls enthalten.
  • Hier stellen X und Y jeweils einen Gegenstand (z. B. eine Vorrichtung, ein Element, eine Schaltung, eine Leitung, eine Elektrode, einen Anschluss, einen leitenden Film oder eine Schicht) dar.
  • Wenn beispielsweise Transistoren mit unterschiedlichen Polaritäten zum Einsatz kommen oder die Stromflussrichtung im Schaltungsbetrieb geändert wird, können die Funktionen einer Source und eines Drains miteinander vertauscht werden. Deshalb können die Begriffe „Source“ und „Drain“ in dieser Beschreibung und dergleichen in einigen Fällen untereinander ausgetauscht werden.
  • Es sei angemerkt, dass sich in dieser Beschreibung und dergleichen in einigen Fällen abhängig von Transistorstrukturen eine Kanalbreite in einem Bereich, in dem ein Kanal tatsächlich gebildet wird (nachstehend auch als „effektive Kanalbreite“ bezeichnet), von einer Kanalbreite unterscheidet, die in einer Draufsicht eines Transistors gezeigt wird (nachstehend auch als „scheinbare Kanalbreite“ bezeichnet). Beispielsweise ist in dem Fall, in dem eine Gate-Elektrode eine Seitenfläche eines Halbleiters bedeckt, eine effektive Kanalbreite größer als eine scheinbare Kanalbreite, und in einigen Fällen kann ihr Einfluss nicht ignoriert werden. Bei einem miniaturisierten Transistor mit einer Gate-Elektrode, die eine Seitenfläche eines Halbleiters bedeckt, erhöht sich in einigen Fällen beispielsweise der Anteil eines Kanalbildungsbereichs, der in einer Seitenfläche eines Halbleiters gebildet wird. In diesem Fall ist eine effektive Kanalbreite größer als eine scheinbare Kanalbreite.
  • In einem solchen Fall ist eine effektive Kanalbreite in einigen Fällen schwierig zu messen. Die Schätzung einer effektiven Kanalbreite aus einem Designwert setzt beispielsweise als Annahme die Bedingung voraus, dass die Form eines Halbleiters bekannt ist. Deshalb ist es in dem Fall, in dem die Form eines Halbleiters nicht genau bekannt ist, schwierig, eine effektive Kanalbreite genau zu messen.
  • In dieser Beschreibung kann der Begriff „Kanalbreite“ eine scheinbare Kanalbreite oder eine wirksame Kanalbreite bezeichnen. Alternativ kann in einigen Fällen in dieser Beschreibung der Begriff „Kanalbreite“ in dem Fall, in dem er einfach verwendet wird, eine effektive Kanalbreite darstellen. Es sei angemerkt, dass die Werte einer Kanallänge, einer Kanalbreite, einer effektiven Kanalbreite, einer scheinbaren Kanalbreite, einer Breite eines umschlossenen Kanals und dergleichen bestimmt werden können, indem ein Querschnitts-TEM-Bild und dergleichen analysiert werden.
  • Es sei angemerkt, dass sich eine Verunreinigung in einem Halbleiter beispielsweise auf Elemente bezieht, die sich von den Hauptbestandteilen eines Halbleiters unterscheiden. Zum Beispiel kann ein Element mit einer Konzentration von niedriger als 0,1 Atom-% als Verunreinigung betrachtet werden. Wenn eine Verunreinigung enthalten ist, kann sich die Dichte der Zustände (density of states, DOS) in einem Halbleiter erhöhen, oder die Kristallinität kann sich verringern. In dem Fall, in dem der Halbleiter ein Oxidhalbleiter ist, umfassen Beispiele für eine Verunreinigung, die Eigenschaften des Halbleiters verändert, die Elemente der Gruppe 1, die Elemente der Gruppe 2, die Elemente der Gruppe 13, die Elemente der Gruppe 14, die Elemente der Gruppe 15 und Übergangsmetalle, die sich von den Hauptbestandteilen des Oxidhalbleiters unterscheiden; Beispiele dafür sind Wasserstoff, Lithium, Natrium, Silizium, Bor, Phosphor, Kohlenstoff und Stickstoff. Im Falle eines Oxidhalbleiters dient auch Wasser in einigen Fällen als Verunreinigung. Im Falle eines Oxidhalbleiters können Sauerstofffehlstellen durch Eindringen von Verunreinigungen gebildet werden. Wenn es sich bei dem Halbleiter um Silizium handelt, umfassen ferner Beispiele für eine Verunreinigung, die die Eigenschaften des Halbleiters verändert, Sauerstoff, die Elemente der Gruppe 1, mit Ausnahme von Wasserstoff, die Elemente der Gruppe 2, die Elemente der Gruppe 13 und die Elemente der Gruppe 15.
  • Es sei angemerkt, dass in dieser Beschreibung und dergleichen ein Siliziumoxynitridfilm ein Film mit einer Zusammensetzung von mehr Sauerstoff als Stickstoff ist. Ferner enthält ein Siliziumnitridoxidfilm mehr Stickstoff als Sauerstoff.
  • Ferner kann in dieser Beschreibung und dergleichen der Begriff „Isolator“ auch als Isolierfilm oder Isolierschicht bezeichnet werden. Ferner kann der Begriff „Leiter“ auch als leitender Film oder leitende Schicht bezeichnet werden. Ferner kann der Begriff „Halbleiter“ auch als Halbleiterfilm oder Halbleiterschicht bezeichnet werden.
  • In dieser Beschreibung und dergleichen bezeichnet außerdem „parallel“ den Zustand, in dem sich zwei gerade Linien in einem Winkel von größer als oder gleich -10° und kleiner als oder gleich 10° kreuzen. Folglich ist auch der Fall mit eingeschlossen, in dem der Winkel größer als oder gleich -5° und kleiner als oder gleich 5° ist. Zudem bezeichnet „im Wesentlichen parallel“ den Zustand, in dem sich zwei gerade Linien in einem Winkel von größer als oder gleich -30° und kleiner als oder gleich 30° kreuzen. Zudem bezeichnet „senkrecht“ den Zustand, in dem sich zwei gerade Linien in einem Winkel von größer als oder gleich 80° und kleiner als oder gleich 100° kreuzen. Folglich ist auch der Fall mit eingeschlossen, in dem der Winkel größer als oder gleich 85° und kleiner als oder gleich 95° ist. Zudem bezeichnet „im Wesentlichen senkrecht“ den Zustand, in dem sich zwei gerade Linien in einem Winkel von größer als oder gleich 60° und kleiner als oder gleich 120° kreuzen.
  • Es sei angemerkt, dass sich ein Sperrfilm in dieser Beschreibung auf einen Film bezieht, der eine Funktion zum Verhindern der Permeation von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, und Sauerstoff aufweist. Wenn der Sperrfilm eine Leitfähigkeit aufweist, kann er als leitender Sperrfilm bezeichnet werden.
  • In dieser Beschreibung und dergleichen bedeutet ein Metalloxid im weiteren Sinne ein Oxid eines Metalls. Metalloxide werden in einen Oxidisolator, einen Oxidleiter (darunter auch einen durchsichtigen Oxidleiter), einen Oxidhalbleiter (oxide semiconductor; auch einfach als OS bezeichnet) und dergleichen unterteilt. Wenn beispielsweise ein Metalloxid für eine Halbleiterschicht eines Transistors verwendet wird, wird das Metalloxid in einigen Fällen als Oxidhalbleiter bezeichnet. Das heißt, dass es sich bei einem OS-FET oder OS-Transistor um einen Transistor handelt, der ein Metalloxid oder einen Oxidhalbleiter enthält.
  • In dieser Beschreibung und dergleichen bedeutet der Begriff „normalerweise aus“, dass der Strom pro Mikrometer einer Kanalbreite, der in einem Transistor fließt, kleiner als oder gleich 1×10-20 A bei Raumtemperatur, kleiner als oder gleich 1×10-18 A bei 85 °C oder kleiner als oder gleich 1×10-16 A bei 125 °C ist, wenn kein Potential an ein Gate angelegt wird oder das Gate mit einem Grundpotential versorgt wird.
  • (Ausführungsform 1)
  • Nachstehend wird ein Beispiel für eine Halbleitervorrichtung beschrieben, die einen Transistor 200 einer Ausführungsform der vorliegenden Erfindung beinhaltet.
  • <Strukturbeispiel einer Halbleitervorrichtung>
  • 1(A), 1(B) und 1(C) sind eine Draufsicht und Querschnittsansichten des Transistors 200 einer Ausführungsform der vorliegenden Erfindung und der Peripherie des Transistors 200.
  • 1(A) ist eine Draufsicht auf die Halbleitervorrichtung, die den Transistor 200 beinhaltet. 1(B) und 1(C) sind Querschnittsansichten der Halbleitervorrichtung. 1(B) ist eine Querschnittsansicht eines Abschnitts, der durch eine Strichpunktlinie A1-A2 in 1(A) gekennzeichnet ist, und ist eine Querschnittsansicht des Transistors 200 in der Kanallängsrichtung. 1(C) ist eine Querschnittsansicht eines Abschnitts, der durch eine Strichpunktlinie A3-A4 in 1(A) gekennzeichnet ist, und ist eine Querschnittsansicht des Transistors 200 in der Kanalquerrichtung. Es sei angemerkt, dass einige Komponenten in der Draufsicht in 1A zur Vereinfachung der Zeichnung nicht dargestellt werden.
  • Eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung umfasst einen Isolator 214 über einem Substrat (nicht abgebildet), den Transistor 200 über dem Isolator 214, einen Isolator 280 über dem Transistor 200, einen Isolator 282 über dem Isolator 280, einen Isolator 274 über dem Isolator 282 und einen Isolator 281 über dem Isolator 274. Die Isolatoren 214, 280, 282, 274 und 281 fungieren als Zwischenschichtfilme. Die Halbleitervorrichtung enthält auch einen Leiter 240 (einen Leiter 240a und einen Leiter 240b), der elektrisch mit dem Transistor 200 verbunden ist und als Verbindungspfropfen (Anschlusspfropfen oder Steckverbindung) fungiert. Es sei angemerkt, dass ein Isolator 241 (ein Isolator 241a und ein Isolator 241b) in Kontakt mit einer Seitenfläche des als Verbindungspfropfen fungierenden Leiters 240 vorgesehen ist. Ein Leiter 246 (ein Leiter 246a und ein Leiter 246b), der elektrisch mit dem Leiter 240 verbunden ist und als Leitung fungiert, ist über dem Isolator 281 und dem Leiter 240 vorgesehen.
  • Der Isolator 241a ist in Kontakt mit einer Innenwand einer in den Isolatoren 272, 273, 280, 282, 274 und 281 ausgebildeten Öffnung vorgesehen, ein erster Leiter des Leiters 240a ist in Kontakt mit der Seitenfläche des Isolators 241a vorgesehen, und ein zweiter Leiter des Leiters 240a ist weiter innen vorgesehen. Der Isolator 241b ist in Kontakt mit der Innenwand einer in den Isolatoren 272, 273, 280, 282, 274 und 281 ausgebildeten Öffnung vorgesehen, ein erster Leiter des Leiters 240b ist in Kontakt mit einer Seitenfläche des Isolators 241b vorgesehen, und ein zweiter Leiter des Leiters 240b ist in Kontakt mit der Seitenfläche des ersten Leiters des Leiters 240b vorgesehen. Hier kann sich die Oberseite des Leiters 240 im Wesentlichen auf der gleichen Ebene wie die Oberseite des Isolators 281 befinden (sie können die gleiche Höhe aufweisen). Es sei angemerkt, dass, obwohl der erste Leiter des Leiters 240 und der zweite Leiter des Leiters 240 in dem Transistor 200 übereinander angeordnet sind, die vorliegende Erfindung nicht auf diese Struktur beschränkt ist. Beispielsweise kann der Leiter 240 mit einer einschichtigen Struktur oder einer mehrschichtigen Struktur aus drei oder mehr Schichten bereitgestellt werden. Wenn ein Strukturteil eine mehrschichtige Struktur aufweist, werden in einigen Fällen Ordnungszahlen entsprechend der Ausbildungsreihenfolge hinzugefügt, um die Schichten voneinander zu unterscheiden.
  • [Transistor 200]
  • Wie in 1 dargestellt, umfasst der Transistor 200 einen Isolator 216 über dem Isolator 214, einen Leiter 205 (einen Leiter 205a und einen Leiter 205b), der in den Isolator 216 eingebettet ist, einen Isolator 222 über dem Isolator 216 und dem Leiter 205, einen Isolator 224 über dem Isolator 222, ein Oxid 230a über dem Isolator 224, ein Oxid 230b über dem Oxid 230a, ein Oxid 243a und ein Oxid 243b über dem Oxid 230b, einen Leiter 242a über dem Oxid 243a, einen Leiter 242b über dem Oxid 243b, ein Oxid 230c über dem Oxid 230b, einen Isolator 250 über dem Oxid 230c, einen Leiter 260 (einen Leiter 260a und einen Leiter 260b), der mit dem Oxid 230c überlappt, über dem Isolator 250, einen Isolator 272, der in Kontakt mit einem Teil einer Oberseite des Isolators 224, einer Seitenfläche des Oxids 230a, einer Seitenfläche des Oxids 230b, einer Seitenfläche des Oxids 243a, einer Seitenfläche des Oxids 243b, einer Seitenfläche des Leiters 242a, einer Oberseite des Leiters 242a, einer Seitenfläche des Leiters 242b und einer Oberseite des Leiters 242b ist, und einen Isolator 273 über dem Isolator 272. Das Oxid 230c ist in Kontakt mit einer Seitenfläche des Oxids 243a, einer Seitenfläche des Oxids 243b, einer Seitenfläche des Leiters 242a und einer Seitenfläche des Leiters 242b. Der Leiter 260 umfasst die Leiter 260a und 260b. Der Leiter 260a ist so positioniert, dass er eine Bodenfläche und Seitenflächen des Leiters 260b bedeckt (umgibt). Wie in 1(B) dargestellt, ist eine Oberseite des Leiters 260 im Wesentlichen mit einer Oberseite des Isolators 250 und der Oberseite des Oxids 230c ausgerichtet. Der Isolator 282 ist in Kontakt mit den Oberseiten des Leiters 260, des Isolators 250, des Oxids 230c und des Isolators 280.
  • Die Isolatoren 222, 272, 273 und 282 haben vorzugsweise die Funktion, die Diffusion von Wasserstoff (z. B. zumindest eines von Wasserstoffatomen und Wasserstoffmolekülen) zu hemmen. Die Isolatoren 222, 272, 273 und 282 haben vorzugsweise die Funktion, die Diffusion von Sauerstoff (z. B. zumindest eines von Sauerstoffatomen und Sauerstoffmolekülen) zu hemmen. Beispielsweise übertragen die Isolatoren 222, 272, 273 und 282 jeweils vorzugsweise Sauerstoff und/oder Wasserstoff weniger leicht als der Isolator 224. Die Isolatoren 222, 272, 273 und 282 übertragen Sauerstoff und/oder Wasserstoff vorzugsweise weniger leicht als der Isolator 250. Die Isolatoren 222, 272, 273 und 282 übertragen Sauerstoff und/oder Wasserstoff vorzugsweise weniger leicht als der Isolator 280.
  • Wie in 1(B) dargestellt, ist der Isolator 272 vorzugsweise in Kontakt mit der Oberseite und der Seitenfläche des Leiters 242a, der Oberseite und der Seitenfläche des Leiters 242b, der Seitenfläche des Oxids 243a, der Seitenfläche des Oxids 243b, der Seitenfläche des Oxids 230a, der Seitenfläche des Oxids 230b und der Oberseite des Isolators 224. Der Isolator 273 ist vorzugsweise über und in Kontakt mit dem Isolator 272 vorgesehen. Dementsprechend wird der Isolator 280 durch den Isolator 272 und den Isolator 273 von dem Isolator 224 und dem Oxid 230 isoliert (beabstandet).
  • Das Oxid 230 umfasst vorzugsweise das Oxid 230a über dem Isolator 224, das Oxid 230b über dem Oxid 230a und das Oxid 230c, das sich über dem Oxid 230b befindet und zumindest teilweise mit der Oberseite des Oxids 230b in Kontakt ist.
  • Es sei angemerkt, dass, obwohl der Transistor 200 eine Struktur aufweist, bei der drei Schichten aus dem Oxid 230a, dem Oxid 230b und dem Oxid 230c in dem Bereich, in dem der Kanal gebildet wird (auch als Kanalbildungsbereich bezeichnet), und in der Nähe davon übereinander angeordnet sind, die vorliegende Erfindung nicht darauf beschränkt ist. Beispielsweise kann eine einschichtige Struktur aus dem Oxid 230b, eine zweischichtige Struktur aus dem Oxid 230b und dem Oxid 230a, eine zweischichtige Struktur aus dem Oxid 230b und dem Oxid 230c oder eine mehrschichtige Struktur aus vier oder mehr Schichten zum Einsatz kommen. Obwohl bei dem Transistor 200 der Leiter 260 eine mehrschichtige Struktur aus zwei Schichten aufweist, ist die vorliegende Erfindung nicht auf diese Struktur beschränkt. Beispielsweise kann der Leiter 260 eine einschichtige Struktur oder eine mehrschichtige Struktur aus drei oder mehr Schichten aufweisen.
  • Hier dient der Leiter 260 als Gate-Elektrode des Transistors, und der Leiter 242a und der Leiter 242b dienen jeweils als Source-Elektrode oder Drain-Elektrode. Der als Gate-Elektrode fungierende Leiter 260 im Transistor 200 wird selbstausrichtend ausgebildet, um eine im Isolator 280 und dergleichen gebildete Öffnung zu füllen. Der auf diese Weise ausgebildete Leiter 260 ermöglicht es, den Leiter 260 ohne Ausrichtung problemlos in einer gewünschten Position zwischen dem Leiter 242a und dem Leiter 242b bereitzustellen.
  • Bei dem Transistor 200 wird vorzugsweise für das Oxid 230, das einen Kanalbildungsbereich aufweist (Oxid 230a, Oxid 230b und Oxid 230c), ein Metalloxid, das als Oxidhalbleiter dient (nachstehend auch als Oxidhalbleiter bezeichnet), verwendet.
  • Ferner weist der Transistor 200, der einen Oxidhalbleiter in dem Kanalbildungsbereich enthält, einen sehr niedrigen Leckstrom (Sperrstrom) im Sperrzustand auf; somit kann eine Halbleitervorrichtung mit niedrigem Stromverbrauch bereitgestellt werden. Außerdem kann ein Oxidhalbleiter durch ein Sputterverfahren oder dergleichen abgeschieden werden und kann daher für den Transistor 200, der in einer in hohem Maße integrierten Halbleitervorrichtung enthalten wird, verwendet werden.
  • Als Oxid 230 wird vorzugsweise zum Beispiel ein Metalloxid, wie z. B. ein In-M-Zn-Oxid (das Element M ist eine oder mehrere Art/en, die aus Aluminium, Gallium, Yttrium, Zink, Kupfer, Vanadium, Beryllium, Bor, Titan, Eisen, Nickel, Germanium, Zirconium, Molybdän, Lanthan, Cer, Neodym, Hafnium, Tantal, Wolfram, Magnesium und dergleichen ausgewählt wird/werden), verwendet. Insbesondere handelt es sich bei dem Element M vorzugsweise um Aluminium, Gallium, Yttrium oder Zink. Ein In-Ga-Oxid oder ein In-Zn-Oxid kann auch als Oxid 230 verwendet werden.
  • Das Oxid 230 beinhaltet das Oxid 230a, das Oxid 230b über dem Oxid 230a und das Oxid 230c über dem Oxid 230b. Außerdem kann dann, wenn das Oxid 230a unter dem Oxid 230b bereitgestellt ist, verhindert werden, dass Verunreinigungen von den Komponenten, die unterhalb des Oxids 230a ausgebildet sind, in das Oxid 230b diffundieren. Außerdem kann dann, wenn das Oxid 230 über dem Oxid 230b das Oxid 230c umfasst, verhindert werden, dass Verunreinigungen von den Komponenten, die oberhalb des Oxids 230c ausgebildet sind, in das Oxid 230b diffundieren.
  • Es sei angemerkt, dass das Oxid 230 vorzugsweise eine mehrschichtige Struktur aus Oxiden aufweist, die sich durch das Atomverhältnis von Metallatomen voneinander unterscheiden. Insbesondere ist das Atomverhältnis des Elements M in Bestandelementen in dem Metalloxid, das als Oxid 230a verwendet wird, vorzugsweise größer als das Atomverhältnis des Elements M in Bestandelementen in dem Metalloxid, das als Oxid 230b verwendet wird. Außerdem ist das Atomverhältnis des Elements M zu In in dem Metalloxid, das als Oxid 230a verwendet wird, vorzugsweise größer als das Atomverhältnis des Elements M zu In in dem Metalloxid, das als Oxid 230b verwendet wird. Außerdem ist das Atomverhältnis von In zu dem Element M in dem Metalloxid, das als Oxid 230b verwendet wird, vorzugsweise größer als das Atomverhältnis von In zu dem Element M in dem Metalloxid, das als Oxid 230a verwendet wird. Als Oxid 230c kann ein Metalloxid, das als Oxid 230a oder Oxid 230b verwendet werden kann, verwendet werden.
  • Das Oxid 230b hat vorzugsweise Kristallinität. Zum Beispiel ist das Oxid 230b vorzugsweise ein kristalliner Oxidhalbleiter mit Ausrichtung bezüglich der c-Achse (c-axis aligned crystalline oxide semiconductor, CAAC-OS), der später beschrieben wird. Ein Oxid mit Kristallinität, wie z. B. der CAAC-OS, hat eine dichte Struktur mit geringen Mengen an Verunreinigungen und Defekten (z. B. Sauerstofffehlstellen) und eine hohe Kristallinität. Dies reduziert (unterdrückt) die Sauerstoffextraktion aus dem Oxid 230b durch die Source- oder Drain-Elektrode. Dies hemmt die Extraktion von Sauerstoff aus dem Oxid 230b, selbst wenn eine Wärmebehandlung durchgeführt wird; daher ist der Transistor 200 stabil gegenüber hohen Temperaturen im Herstellungsprozess (d. h. dem sogenannten Wärmebudget) .
  • Die Energie des Leitungsbandminimums von jedem des Oxids 230a und des Oxids 230c ist vorzugsweise höher als die Energie des Leitungsbandminimums des Oxids 230b. Mit anderen Worten: Die Elektronenaffinität von jedem des Oxids 230a und des Oxids 230c ist vorzugsweise kleiner als die Elektronenaffinität des Oxids 230b.
  • Hier verändern sich die Energieniveaus der Leitungsbandminima in Verbindungsabschnitten des Oxids 230a, des Oxids 230b und des Oxids 230c graduell. Mit anderen Worten: Die Energieniveaus der Leitungsbandminima in Verbindungsabschnitten des Oxids 230a, des Oxids 230b und des Oxids 230c verändern sich stetig oder sind stetig zusammenhängend. Dafür wird vorzugsweise die Dichte der Defektzustände in einer Mischschicht verringert, die jeweils an einer Grenzfläche zwischen dem Oxid 230a und dem Oxid 230b sowie an einer Grenzfläche zwischen dem Oxid 230b und dem Oxid 230c gebildet wird.
  • Konkret kann als Oxid 230a ein Metalloxid mit einem Atomverhältnis von In:Ga:Zn = 1:3:4 oder In:Ga:Zn = 1:1:0,5 verwendet werden. Als Oxid 230b kann ein Metalloxid mit einem Atomverhältnis von In:Ga:Zn = 4:2:3 oder In:Ga:Zn = 1:1:1 verwendet werden. Als Oxid 230c kann ein Metalloxid mit einem Atomverhältnis von In:Ga:Zn = 1:3:4, Ga:Zn = 2:1 oder Ga:Zn = 2:5 verwendet werden. Spezifische Beispiele für das Oxid 230c mit einer mehrschichtigen Struktur umfassen eine mehrschichtige Struktur aus einem Metalloxid mit einem Atomverhältnis von In:Ga:Zn = 4:2:3 und einem Metalloxid mit einem Atomverhältnis von In:Ga:Zn = 1:3:4, eine mehrschichtige Struktur aus einem Metalloxid mit einem Atomverhältnis von Ga:Zn = 2:1 und einem Metalloxid mit einem Atomverhältnis von In:Ga:Zn = 4:2:3, eine mehrschichtige Struktur aus einem Metalloxid mit einem Atomverhältnis von Ga:Zn = 2:5 und einem Metalloxid mit einem Atomverhältnis von In:Ga:Zn = 4:2:3, und eine mehrschichtige Struktur aus Galliumoxid und einem Metalloxid mit einem Atomverhältnis von In:Ga:Zn = 4:2:3.
  • Dabei dient das Oxid 230b als Hauptladungsträgerweg. Wenn das Oxid 230a und das Oxid 230c die vorstehend beschriebene Struktur aufweisen, kann die Dichte der Defektzustände an der Grenzfläche zwischen dem Oxid 230a und dem Oxid 230b sowie an der Grenzfläche zwischen dem Oxid 230b und dem Oxid 230c verringert werden. Somit ist der Einfluss der Grenzflächenstreuung auf die Ladungsträgerübertragung gering, der Transistor 200 kann einen hohen Durchlassstrom aufweisen, und es können hohe Frequenzeigenschaften erhalten werden.
  • Das Oxid 230 wird vorzugsweise unter Verwendung eines Metalloxids ausgebildet, das als Oxidhalbleiter dient. Das Metalloxid weist vorzugsweise zum Beispiel eine Energiedifferenz von 2 eV oder mehr, vorzugsweise 2,5 eV oder mehr auf. Unter Verwendung eines Metalloxids mit einer derart großen Energiedifferenz kann der Sperrstrom des Transistors verringert werden. Ein solcher Transistor ermöglicht eine Halbleitervorrichtung mit geringem Stromverbrauch.
  • Die Elektronenaffinität oder das Energieniveau Ec des Leitungsbandminimums kann aus einer Energielücke Eg und einem Ionisierungspotential Ip, das eine Differenz zwischen dem Vakuumniveau Evac und dem Energieniveau Ev des Valenzbandmaximums ist, erhalten werden, wie in 12 gezeigt. Das Ionisierungspotential Ip kann beispielsweise mit einem Ultraviolett-Photoelektronenspektroskopie- (UPS-) Gerät gemessen werden. Die Energielücke Eg kann beispielsweise mit einem spektroskopischen Ellipsometer gemessen werden.
  • Es ist wahrscheinlich, dass die elektrischen Eigenschaften des Transistors, bei dem ein Oxidhalbleiter verwendet wird, durch das Vorhandensein von Verunreinigungen und Sauerstofffehlstellen in dem Kanalbildungsbereich des Oxidhalbleiters leicht verändert werden; als Ergebnis nimmt die Zuverlässigkeit in einigen Fällen ab. Ferner ist es wahrscheinlich, dass der Transistor, bei dem ein Bereich, in dem ein Kanal gebildet wird, in einem Oxidhalbleiter Sauerstofffehlstellen enthält, selbstleitende Eigenschaften aufweist. Daher werden vorzugsweise Sauerstofffehlstellen in dem Bereich, in dem ein Kanal gebildet wird, so weit wie möglich verringert. Beispielsweise kann Sauerstoff dem Oxid 230 über den Isolator 250 zugeführt werden, so dass Sauerstofffehlstellen kompensiert werden. Auf diese Weise kann ein Transistor mit stabilen elektrischen Eigenschaften und verbesserter Zuverlässigkeit bereitgestellt werden, bei dem Schwankungen der elektrischen Eigenschaften verhindert/unterdrückt werden.
  • In dem Fall, dass ein in der Nähe des Oxidhalbleiters angeordneter Leiter aus einem Metall oder einer Legierung besteht, könnte der Leiter durch Sauerstoffatome im Oxidhalbleiter oxidiert werden. Wenn der Leiter aufgrund der Oxidation eine verringerte Leitfähigkeit hat, ist die Wahrscheinlichkeit groß, dass dies eine Ursache für Schwankungen der elektrischen Eigenschaften und eine Verringerung der Zuverlässigkeit der Halbleitervorrichtung ist.
  • Hier wird eine Oxidationsreaktion des aus einem Metall oder einer Legierung gebildeten Strukturkörpers, der mit dem Oxidhalbleiter in Kontakt ist, durch Sauerstoffatome des Oxidhalbleiters unter Bezugnahme auf 13 bis 15 beschrieben. Konkret wird im Folgenden eine Oxidationsreaktion von Tantalnitrid als Leiter und In-Ga-Zn-Oxid als Oxidhalbleiter beschrieben.
  • 13(A) veranschaulicht einen Bereich in der Nähe einer Grenzfläche in einem Querschnitt der Schichtstruktur aus einem Oxidhalbleiter 10, dem In-Ga-Zn-Oxid, und einem Leiter 20, Tantalnitrid. Es sei angemerkt, dass ein schwarzer Kreis in jedem Strukturkörper im Diagramm ein Sauerstoffatom anzeigt. Die weißen Kreise im Oxidhalbleiter 10 stehen für Sauerstofffehlstellen, die in einem Oxidhalbleiter erzeugt werden.
  • 13(B) zeigt den anfänglichen Verlauf der Oxidationsreaktion des Leiters 20. Der Bereich, in dem Sauerstoff in niedriger Konzentration im Leiter 20 eine feste Lösung bildet, wird als Sauerstoff-Festlösungsbereich 22 dargestellt. 13(C) zeigt den Wachstumsprozess eines Oxids 30, das durch die Oxidationsreaktion des Leiters 20 entsteht.
  • Zunächst wird der anfängliche Verlauf der Oxidationsreaktion des Leiters 20 anhand von 14 erläutert. Die Pfeile in 14 zeigen die Richtung der Wanderung der Sauerstoffatome an. Bei dem anfänglichen Verlauf der Oxidationsreaktion des Leiters 20 wird angenommen, dass Tantal-Metallatome an der Grenzfläche des Leiters 20 mit Sauerstoffionen an der Grenzfläche des Oxidhalbleiters 10 wechselwirken.
  • Wie in 14(A) dargestellt, erreichen die in 14(A) durch schwarze Kreise angezeigten Sauerstoffionen die Grenzfläche zwischen dem Oxidhalbleiter 10 und dem Leiter 20 und werden von Tantal-Metallatomen an der Grenzfläche des Leiters 20 adsorbiert.
  • Wie in 14(B) dargestellt, diffundieren bei Durchführung einer Wärmebehandlung die Sauerstoffionen, die von den Tantal-Metallatomen adsorbiert worden sind, in das Innere des Leiters 20, und es bildet sich im Inneren des Tantalnitrids ein Sauerstoff-Festlösungsbereich 22 (siehe 14(B)). Zum Zeitpunkt der Bildung des Sauerstoff-Festlösungsbereichs 22 hat noch keine Oxidationsreaktion stattgefunden, und die Sauerstoffionen liegen als Verunreinigungen im Inneren des Leiters 20 als feste Lösung vor. Da die Sauerstoffionen in den Leiter 20 diffundieren, kann es an der Grenzfläche des Oxidhalbleiters 10 zu einem vorübergehenden Sauerstoffmangel (Sauerstofffehlstellen) kommen.
  • Es wird angenommen, dass die Fähigkeit des Leiters 20, Sauerstoff zu lösen (festzulösen), von der Kristallinität oder Dichte des Leiters 20 abhängt. Die Sauerstoffatome im Inneren des Oxidhalbleiters 10 kompensieren den Sauerstoffmangel (die Sauerstofffehlstellen) an der Grenzfläche des Oxidhalbleiters 10, der dadurch entsteht, dass Sauerstoffionen an der Grenzfläche des Oxidhalbleiters 10 im Leiter 20 eine feste Lösung bilden (siehe 14(C)).
  • Durch Wiederholung des in 14(A) bis 14(C) dargestellten Prozesses steigt die Sauerstoffkonzentration in dem Sauerstoff-Festlösungsbereich 22 an. Hier beginnt die Oxidation der Tantal-Metallatome im Sauerstoff-Festlösungsbereich 22, wenn der Sauerstoff, der in dem Sauerstoff-Festlösungsbereich 22 eine feste Lösung bildet, gesättigt ist. So bildet sich, wie in 14(D) dargestellt, zwischen dem Oxidhalbleiter 10 und dem Leiter 20 das Oxid 30, das Tantaloxid enthält.
  • Es ist bekannt, dass die Nukleusbildung (Nukleation) von Oxiden im Allgemeinen im anfänglichen Verlauf der Metalloxidationsreaktion auftritt. Da andererseits die zur Herstellung von Oxidhalbleitervorrichtungen notwendige Wärme relativ gering ist, wird vermutet, dass sich an der Grenzfläche zwischen dem Oxidhalbleiter 10 und dem Leiter 20 ein dünner amorpher Oxidfilm bildet.
  • 15 wird verwendet, um den folgenden Wachstumsprozess des Oxids 30 zwischen dem Oxidhalbleiter 10 und dem Leiter 20 zu erklären. Wenn das Oxid 30 entsteht, ist die Grenzfläche zwischen dem Oxid 30 und dem Oxidhalbleiter 10 sauerstoffarm und weist eine hohe Konzentration von Sauerstofffehlstellen auf. Mit anderen Worten: Es entsteht ein Konzentrationsgradient von Sauerstofffehlstellen im Oxidhalbleiter 10.
  • Daher diffundieren, wie in 15(A) bis 15(C) gezeigt, Sauerstoffionen im Oxidhalbleiter 10, um die Konzentration der Sauerstofffehlstellen im Oxidhalbleiter 10 auszugleichen. Es wird angenommen, dass solche Sauerstoffionen die Grenzfläche mit dem Oxid 30 erreichen (siehe 15(A)). Darüber hinaus werden die Sauerstoffionen, die die Grenzfläche erreichen, in der Wachstumsreaktion von Tantaloxid in dem Oxid 30 verwendet, was dazu führt, dass sich das Oxid 30 vergrößert (siehe 15(B) und 15(C)).
  • Bei dem Oxid 30, das Tantaloxid umfasst, hängt die Oxidationsreaktion bei Nichtberücksichtigung der Wirkung von Grenzflächendefekten im Allgemeinen von der Diffusionsrate von Metall- und Sauerstoffionen in dem Dünnfilm des Oxids 30 ab.
  • Daher erzeugt die Diffusion von Sauerstoffionen einen Sauerstoffkonzentrationsgradienten im Oxidhalbleiter 10 und im Oxid 30. In diesem Fall kann davon ausgegangen werden, dass die Diffusionsrate der Sauerstoffionen im Oxid 30 ein Faktor ist, der die Wachstumsrate von Tantaloxid im Oxid 30 bestimmt. Im Falle von Sauerstoffionen wird angenommen, dass sie im Tantaloxid des Oxids 30 diffundieren und die Grenzfläche zwischen dem Oxid 30 und dem Leiter 20 erreichen, wodurch ein neues Tantaloxid erzeugt und das Filmwachstum des Oxids 30 hervorgerufen wird. Während des Wachstumsprozesses dieser Oxidationsreaktion wird erwartet, dass sich der Sauerstoff-Festlösungsbereich 22 des Leiters 20 in das Innere des Leiters 20 ausbreitet.
  • Wie in 1(B) dargestellt, enthält der Transistor 200 einer Ausführungsform der vorliegenden Erfindung das Oxid 243 (das Oxid 243a und das Oxid 243b) zwischen dem Oxid 230b und dem Leiter 242 (dem Leiter 242a und dem Leiter 242b), der als Source- bzw. Drain-Elektrode fungiert, um die Oxidationsreaktion des Leiters wie vorstehend beschrieben zu unterdrücken. Diese Struktur eliminiert den Kontakt zwischen dem Leiter 242 und dem Oxid 230, so dass der Sauerstoff im Oxid 230 in geringerem Maße von dem Leiter 242 absorbiert wird. Das heißt, die Unterdrückung der Oxidation des Leiters 242 kann die Abnahme der Leitfähigkeit des Leiters 242 hemmen. Dementsprechend hat das Oxid 243 vorzugsweise die Funktion, die Oxidation des Leiters 242 zu hemmen.
  • Dementsprechend hat das Oxid 243 vorzugsweise die Funktion, die Sauerstoffübertragung zu hemmen. Es ist vorzuziehen, dass das Oxid 243, das eine Funktion zur Hemmung der Sauerstoffübertragung hat, zwischen dem Oxid 230b und dem Leiter 242 vorgesehen ist, der als Source- bzw. Drain-Elektrode fungiert, wobei in diesem Fall der elektrische Widerstand zwischen dem Oxid 230b und dem Leiter 242 verringert wird. Eine derartige Struktur verbessert die elektrischen Eigenschaften und die Zuverlässigkeit des Transistors 200.
  • Ein Metalloxid, das das Element M enthält, kann als Oxid 243 verwendet werden. Insbesondere Aluminium, Gallium, Yttrium oder Zinn werden vorzugsweise als Element M verwendet. Die Konzentration des Elements M im Oxid 243 ist vorzugsweise höher als diejenige im Oxid 230b. Alternativ kann Galliumoxid als Oxid 243 verwendet werden. Ein Metalloxid, wie z. B. ein In-M-Zn-Oxid, kann als Oxid 243 verwendet werden. Insbesondere ist das Atomverhältnis des Elements M zu In in dem als Oxid 243 verwendeten Metalloxid vorzugsweise höher als dasjenige in dem als Oxid 230b verwendeten Metalloxid. Die Dicke des Oxids 243 beträgt vorzugsweise mehr als oder gleich 0,5 nm und weniger als oder gleich 5 nm, stärker bevorzugt mehr als oder gleich 1 nm und weniger als oder gleich 3 nm. Das Oxid 243 hat vorzugsweise Kristallinität. Das Oxid 243 mit Kristallinität hemmt wirksam die Freisetzung von Sauerstoff aus dem Oxid 230. Wenn das Oxid 243 zum Beispiel eine hexagonale Kristallstruktur hat, kann die Freisetzung von Sauerstoff aus dem Oxid 230 manchmal gehemmt werden.
  • Der in 1(B) und 1(C) gezeigte Transistor 200 einer Ausführungsform der vorliegenden Erfindung hat eine Struktur, bei der die Isolatoren 282 und 250 direkt miteinander in Kontakt sind. Eine derartige Struktur erschwert die Absorption von im Isolator 280 enthaltenem Sauerstoff von dem Leiter 260. Der Isolator 280 kann folglich den Oxiden 230a und 230b über das Oxid 230c effektiv Sauerstoff, der im Isolator 280 enthalten ist, zuführen, wodurch die Sauerstofffehlstellen in den Oxiden 230a und 230b reduziert werden, um die elektrischen Eigenschaften und die Zuverlässigkeit des Transistors 200 zu verbessern. So kann das Eindringen von Verunreinigungen, wie z. B. von im Isolator 280 enthaltenem Wasserstoff, oder ähnlichem in den Isolator 250 verhindert (unterdrückt) werden, was zu einer Verringerung nachteiliger Auswirkungen auf die elektrischen Eigenschaften und die Zuverlässigkeit des Transistors 200 führt. Für den Isolator 282 können Siliziumnitrid, Siliziumnitridoxid, Aluminiumoxid oder Hafniumoxid verwendet werden.
  • Der Isolator 272 und der Isolator 273 sollten die Funktion aufweisen, die Übertragung (das Eindringen) von Verunreinigungen, wie z. B. Wasserstoff und Wasser, sowie von Sauerstoff zu unterdrücken.
  • 3(A) ist eine vergrößerte Ansicht, die einen Querschnitt entlang der Strichpunktlinie A5-A6 in 1(A), d. h., einen Querschnitt des Source- oder Drain-Bereichs des Transistors 200 in Richtung der Kanalbreite, dargestellt. Wie in 3(A) dargestellt, werden die Oberseite des Leiters 242b, die Seitenflächen des Leiters 242b, die Seitenflächen des Oxids 230a und die Seitenflächen des Oxids 230b von dem Isolator 272 und dem Isolator 273 bedeckt, wodurch die Diffusion von Verunreinigungen, wie z. B. Wasserstoff und Wasser, und Sauerstoff aus Richtung der Seitenflächen des Leiters 242b und aus Richtung der Oberseite des Leiters 242b in den Leiter 242b verhindert wird. Die Unterseite des Leiters 242b ist in Kontakt mit dem Oxid 243b, und der Sauerstoff des Oxids 230b wird durch das Oxid 243b blockiert, wodurch seine Diffusion in den Leiter 242b verhindert wird. Daher kann die Diffusion von Sauerstoff von der Peripherie des Leiters 242b in den Leiter 242b und damit die Oxidation des Leiters 242b gehemmt werden. Eine ähnliche Wirkung wird auch bei dem Leiter 242a erzielt. Die Diffusion von Verunreinigungen, wie z. B. Wasserstoff und Wasser, in das Oxid 230a und das Oxid 230b aus Richtung der Seitenflächen des Oxids 230a und des Oxids 230b kann gehemmt werden. Als Isolator 272 kann zum Beispiel Aluminiumoxid, Hafniumoxid, Galliumoxid, Indiumgalliumzinkoxid, ein Siliziumoxidfilm, ein Siliziumnitridfilm oder ein Siliziumnitridoxidfilm verwendet werden. Als Isolator 273 kann zum Beispiel Aluminiumoxid oder Hafniumoxid verwendet werden.
  • 3(B) ist eine vergrößerte Ansicht, die die rechte Hälfte des Transistors 200 in 1(B) zeigt. Die linke Seitenfläche des Leiters 240b (die gestrichelte Linie in 3(B)) wird von dem Oxid 230c berührt. Dadurch kann verhindert werden, dass Verunreinigungen, wie z. B. Wasserstoff und Wasser, und Sauerstoff aus dem Isolator 250 in den Leiter 240b diffundieren. Die rechte Seitenfläche des Leiters 240b ist in Kontakt mit dem Isolator 272, der die Diffusion von Verunreinigungen, wie z. B. Wasserstoff und Wasser, und Sauerstoff vom Isolator 280 in den Leiter 240b verhindern kann. Eine ähnliche Wirkung wird auch bei dem Leiter 240a erzielt.
  • Die oben beschriebene Struktur, bei der der Leiter 242b von dem Isolator 272, dem Oxid 230c und dem Oxid 243b umgeben ist, die jeweils die Funktion aufweisen, die Übertragung von Sauerstoff und Verunreinigungen wie Wasserstoff und Wasser zu verhindern, kann die Oxidation des Leiters 240 hemmen, wodurch die elektrischen Eigenschaften und die Zuverlässigkeit des Transistors 200 verbessert werden können.
  • Wenn die Bodenfläche des Isolators 224, wie in 1(C) gezeigt, als Referenz verwendet wird, wird die Bodenfläche des Leiters 260 in einem Bereich, der sich nicht mit den Oxiden 230a und 230b überlappt, vorzugsweise unterhalb der Bodenfläche des Oxids 230b positioniert. Ein Abstand zwischen der Bodenfläche des Leiters 260 und der Bodenfläche des Oxids 230b in einem Bereich, in dem sich der Leiter 260 nicht mit dem Oxid 230b überlappt, ist größer als oder gleich 0 nm und kleiner als oder gleich 100 nm, vorzugsweise größer als oder gleich 3 nm und kleiner als oder gleich 50 nm und stärker bevorzugt größer als oder gleich 5 nm und kleiner als oder gleich 20 nm.
  • Wie oben beschrieben, bedeckt der Leiter 260, der als Gate-Elektrode fungiert, die Seitenflächen und die Oberseite des Oxids 230b, das als Kanalbildungsbereich fungiert, wobei das Oxid 230c und der Isolator 250 dazwischen angeordnet sind; dadurch kann das elektrische Feld des Leiters 260 leichter auf das komplette Oxid 230b, in dem ein Kanal gebildet wird, einwirken. Daher kann der Transistor 200 einen höheren Durchlassstrom und höhere Frequenzeigenschaften aufweisen.
  • Demzufolge kann eine Halbleitervorrichtung, die einen Transistor mit hohem Durchlassstrom beinhaltet, bereitgestellt werden. Eine Halbleitervorrichtung, die einen Transistor mit hohen Frequenzeigenschaften beinhaltet, kann bereitgestellt werden. Alternativ kann eine Halbleitervorrichtung mit stabilen elektrischen Eigenschaften und verbesserter Zuverlässigkeit bereitgestellt werden, bei der Schwankungen der elektrischen Eigenschaften verhindert werden. Alternativ kann eine Halbleitervorrichtung, die einen Transistor mit einem niedrigeren Sperrstrom beinhaltet, bereitgestellt werden.
  • Nachstehend wird die Struktur einer Halbleitervorrichtung, die den Transistor 200 einer Ausführungsform der vorliegenden Erfindung beinhaltet, ausführlich beschrieben.
  • Der Leiter 205 wird derart platziert, dass er sich mit dem Oxid 230 und dem Leiter 260 überlappt. Es sei angemerkt, dass der Leiter 205 vorzugsweise derart bereitgestellt wird, dass er in den Isolator 214 und den Isolator 216 eingebettet ist.
  • Hier dient der Leiter 260 in einigen Fällen als erste Gate-Elektrode (auch als Top-Gate-Elektrode bezeichnet). Ferner dient der Leiter 205 in einigen Fällen als zweite Gate-Elektrode (auch als Bottom-Gate-Elektrode bezeichnet). In diesem Fall kann Vth des Transistors 200 gesteuert werden, indem ein Potential, das an den Leiter 205 angelegt wird, unabhängig von einem Potential, das an den Leiter 260 angelegt wird, geändert wird. Indem insbesondere ein negatives Potential an den Leiter 205 angelegt wird, kann Vth des Transistors 200 höher als 0 V sein, und der Sperrstrom kann verringert werden. Demzufolge kann ein Drain-Strom bei einer an den Leiter 260 angelegten Spannung von 0 V in dem Fall, in dem ein negatives Potential an den Leiter 205 angelegt wird, stärker verringert werden als in dem Fall, in dem es nicht angelegt wird.
  • Wie in 1(A) dargestellt, ist die Größe des Leiters 205 vorzugsweise größer als die Größe eines Bereichs der Oxide 230a und 230b, der sich nicht mit den Leitern 242a und 242b überlappt. Wie in 1(C) dargestellt, ist es besonders vorzuziehen, dass sich der Leiter 205 über die Endabschnitte der Oxide 230a und 230b hinaus erstreckt, um sich mit der Kanalquerrichtung zu schneiden. Das heißt, dass der Leiter 205 und der Leiter 260 vorzugsweise auf einer Außenseite der Seitenflächen des Oxids 230a und des Oxids 230b in der Kanalquerrichtung einander überlappen, wobei die Isolatoren dazwischen angeordnet sind. Ein großer Leiter 205 kann manchmal die lokale Aufladung, die als „Aufladung“ (charge up) bezeichnet wird, bei einer Behandlung mit Plasma nach der Ausbildung des Leiters 205 während des Herstellungsprozesses reduzieren/abmildern. Jedoch ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Der Leiter 205 überlappt sich mit mindestens den Oxiden 230a und 230b, die zwischen den Leitern 242a und 242b angeordnet sind.
  • Unter Verwendung der vorstehenden Struktur kann der Kanalbildungsbereich elektrisch von dem elektrischen Feld des Leiters 260, der als erste Gate-Elektrode dient, und dem elektrischen Feld des Leiters 205, der als zweite Gate-Elektrode dient, umschlossen werden. In dieser Beschreibung wird eine derartige Transistorstruktur, bei der der Kanalbildungsbereich elektrisch von den elektrischen Feldern der ersten Gate-Elektrode und der zweiten Gate-Elektrode umschlossen ist, als Struktur mit umschlossenem Kanal (surrounded channel structure bzw. S-KanalStruktur) bezeichnet.
  • Der Leiter 205a unterdrückt vorzugsweise die Übertragung von Verunreinigungen, wie z. B. Wasser und Wasserstoff, und Sauerstoff. Beispielsweise können für den Leiter 205a Titan, Titannitrid, Tantal oder Tantalnitrid verwendet werden. Ein leitendes Material, das Wolfram, Kupfer oder Aluminium als Hauptbestandteil enthält, wird vorzugsweise für den Leiter 205b verwendet. Obwohl der Leiter 205 als zweischichtige Struktur dargestellt ist, kann der Leiter 205 eine mehrschichtige Struktur mit drei oder mehr Schichten sein.
  • Ein Beispiel für einen fünfschichtigen Leiter 205 ist in 2 dargestellt. Der Leiter 205 hat einen Leiter 205c in Kontakt mit einer Innenwand der Öffnung des Isolators 216, und weiter innen ist ein Leiter 205d ausgebildet. Außerdem wird im Inneren des Leiters 205d ein Leiter 205e ausgebildet. Ferner wird ein Leiter 205f in Kontakt mit einer Innenwand des Leiters 205d und in Kontakt mit einer Oberseite des Leiters 205e ausgebildet, und ein Leiter 205g wird weiter innen als der Leiter 205f ausgebildet. Dabei können die Höhe der Oberseite des Leiters 205c, des Leiters 205d, des Leiters 205f und des Leiters 205g sowie die Höhe der Oberseite des Isolators 216 im Wesentlichen gleich sein. Der Leiter 205c besteht vorzugsweise aus dem gleichen Material wie der Leiter 205a, und der Leiter 205e und der Leiter 205g bestehen vorzugsweise aus dem gleichen Material wie der Leiter 205b.
  • Es wird bevorzugt, dass ein Oxidhalbleiter, ein Isolator oder ein Leiter unter dem Oxidhalbleiter und ein Isolator oder ein Leiter über dem Oxidhalbleiter nacheinander mit verschiedenen Arten von Materialien abgeschieden werden, ohne dabei der Luft ausgesetzt zu sein, wodurch ein im Wesentlichen hochreiner intrinsischer Oxidhalbleiterfilm ausgebildet werden kann, dessen Konzentration an Verunreinigungen (insbesondere Wasserstoff und Wasser) reduziert ist.
  • Zum Beispiel können unter Verwendung einer Abscheidungsvorrichtung mit sechs Behandlungskammern der Isolierfilm, der zu dem Isolator 222 wird, der Isolierfilm, der zu dem Isolator 224 wird, der Oxidfilm, der zu dem Oxid 230a wird, der Oxidfilm, der zu dem Oxid 230b wird, der Oxidfilm, der zu dem Oxid 243 wird, und der leitende Film, der zu dem Leiter 242 wird, kontinuierlich nacheinander über dem Isolator 216 und dem Leiter 205 abgeschieden werden.
  • Der Isolator 214, der Isolator 272 und der Isolator 281 dienen jeweils vorzugsweise als isolierender Sperrfilm, um zu verhindern, dass Verunreinigungen, wie z. B. Wasser oder Wasserstoff, von der Seite des Substrats aus oder von oben in den Transistor 200 eindringen. Deshalb wird für den Isolator 214, den Isolator 272 und den Isolator 281 vorzugsweise ein isolierendes Material mit einer Funktion zum Verhindern einer Diffusion von Verunreinigungen, wie z. B. einem Wasserstoffatom, einem Wasserstoffmolekül, einem Wassermolekül, einem Stickstoffatom, einem Stickstoffmolekül, einem Stickstoffoxidmolekül (z. B. N2O, NO und NO2) und einem Kupferatom, d. h. ein isolierendes Material, das die vorstehenden Verunreinigungen mit geringerer Wahrscheinlichkeit passieren, verwendet. Alternativ wird vorzugsweise ein isolierendes Material mit einer Funktion zum Verhindern einer Diffusion von Sauerstoff (z. B. Sauerstoffatomen und/oder Sauerstoffmolekülen), d. h. ein isolierendes Material, das der Sauerstoff mit geringerer Wahrscheinlichkeit passiert, verwendet.
  • Zum Beispiel werden die Isolatoren 214, 272 und 281 vorzugsweise aus Siliziumnitrid oder ähnlichem hergestellt. Folglich kann verhindert werden, dass Verunreinigungen, wie z. B. Wasserstoff und Wasser, von der Richtung des Substrats aus durch den Isolator 214 in Richtung des Transistors 200 diffundieren. Zudem kann verhindert werden, dass Sauerstoff, der in dem Isolator 224 und dergleichen enthalten ist, durch den Isolator 214 in Richtung des Substrats diffundiert. Darüber hinaus kann verhindert werden, dass im Isolator 224 enthaltener Sauerstoff und dergleichen durch den Isolator 214 zur Seite des Substrats diffundiert. Darüber hinaus ist es möglich, die Diffusion von Verunreinigungen wie Wasser oder Wasserstoff in Richtung des Transistors 200 aus dem Isolator 280, dem Leiter 246 und/oder dergleichen, die über dem Isolator 272 vorgesehen sind, zu verhindern.
  • Der spezifische Widerstand der Isolatoren 214, 272 und 281 ist in einigen Fällen vorzugsweise niedrig. Zum Beispiel können die Isolatoren 214, 272 und 281 mit einem spezifischen Widerstand von etwa 1 × 1013 Ωcm manchmal die Aufladung des Leiters 205, des Leiters 242 oder des Leiters 260 bei der Behandlung mit Plasma oder ähnlichem im Herstellungsprozess der Halbleitervorrichtung abmildern. Der spezifische Widerstand der Isolatoren 214, 272 und 281 ist vorzugsweise höher als oder gleich 1 × 1010 Ωcm und niedriger als oder gleich 1 × 1015 Ωcm.
  • Der Isolator 214 kann eine mehrschichtige Struktur aufweisen. Zum Beispiel eignet sich eine mehrschichtige Struktur aus einem Aluminiumoxidfilm und einem Siliziumnitridfilm für den Isolator 214. Der Aluminiumoxidfilm ermöglicht die Sauerstoffzufuhr unterhalb des Isolators 214 . Der Siliziumnitridfilm kann die Diffusion von Verunreinigungen, wie z. B. Wasserstoff und Wasser, hemmen, die von der Substratseite aus zur Seite des Transistors 200 diffundieren.
  • Die Dielektrizitätskonstanten (Permittivtäten) der Isolatoren 216, 280 und 274 sind vorzugsweise niedriger als die des Isolators 214. In dem Fall, in dem ein Material mit niedriger Permittivität für einen Zwischenschichtfilm verwendet wird, kann die parasitäre Kapazität, die zwischen Leitungen erzeugt wird, verringert werden. Der Isolator 216, der Isolator 280 und der Isolator 274 enthalten je nach Bedarf zum Beispiel Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Siliziumoxid, dem Fluor zugesetzt ist, Siliziumoxid, dem Kohlenstoff zugesetzt ist, Siliziumoxid, dem Kohlenstoff und Stickstoff zugesetzt sind, poröses Siliziumoxid oder dergleichen.
  • Der Isolator 222 und der Isolator 224 dienen jeweils als Gate-Isolator.
  • Hier ist es vorzuziehen, dass der Isolator 224 in Kontakt mit dem Oxid 230 durch Erwärmung Sauerstoff freisetzt. In dieser Beschreibung wird Sauerstoff, der durch Erwärmung freigesetzt wird, in einigen Fällen als überschüssiger Sauerstoff bezeichnet. So kann z. B. Siliziumoxid, Siliziumoxynitrid o. ä. für den Isolator 224 entsprechend verwendet werden. Wenn ein derartiger Isolator, der überschüssigen Sauerstoff enthält, in Kontakt mit dem Oxid 230 bereitgestellt wird, können Sauerstofffehlstellen in dem Oxid 230 verringert werden, was zu einer Verbesserung der Zuverlässigkeit des Transistors 200 führt.
  • Als Isolator 224 wird insbesondere vorzugsweise ein Oxidmaterial verwendet, das einen Teil von Sauerstoff durch Erwärmung abgibt. Ein Oxid, das Sauerstoff durch Erwärmung abgibt, ist ein Oxidfilm, dessen Menge an abgegebenem Sauerstoff, umgerechnet in Sauerstoffmoleküle, größer als oder gleich 1,0 × 1018 Moleküle/cm3, bevorzugt größer als oder gleich 1,0 × 1019 Moleküle/cm3, stärker bevorzugt größer als oder gleich 2,0 × 1019 Moleküle/cm3 oder größer als oder gleich 3,0 × 1020 Moleküle/cm3 bei einer thermischen Desorptionsspektroskopie- (TDS-) Analyse ist. Es sei angemerkt, dass die Temperatur der Filmoberfläche bei der TDS-Analyse vorzugsweise höher als oder gleich 100 °C und niedriger als oder gleich 700 °C, oder höher als oder gleich 100 °C und niedriger als oder gleich 400 °C ist.
  • Der Isolator 222 dient vorzugsweise als isolierender Sperrfilm, um zu verhindern, dass Verunreinigungen, wie z. B. Wasser oder Wasserstoff, von der Seite des Substrats aus in den Transistor 200 eindringen. Zum Beispiel hat der Isolator 222 vorzugsweise eine geringere Wasserstoffpermeabilität als der Isolator 224. Die den Isolator 224, das Oxid 230 und dergleichen umgebenden Isolatoren 222 und 272 können das Eindringen von Verunreinigungen wie Wasser oder Wasserstoff in den Transistor 200 von außen verhindern.
  • Ferner weist der Isolator 222 vorzugsweise eine Funktion zum Verhindern einer Diffusion von Sauerstoff (z. B. Sauerstoffatomen und/oder Sauerstoffmolekülen) auf (der Isolator 222 lässt vorzugsweise mit geringerer Wahrscheinlichkeit den Sauerstoff durch). Zum Beispiel hat der Isolator 222 vorzugsweise eine geringere Sauerstoffpermeabilität als der Isolator 224. Wenn der Isolator 222 eine Funktion zum Verhindern einer Diffusion von Sauerstoff oder Verunreinigungen aufweist, diffundiert Sauerstoff, der in dem Oxid 230 enthalten ist, in geringeren Mengen in Schichten unterhalb des Isolators 222, was vorzuziehen ist. Ferner kann verhindert werden, dass der Leiter 205 mit Sauerstoff reagiert, der in dem Isolator 224 und dem Oxid 230 enthalten ist.
  • Als Isolator 222 wird vorzugsweise ein Isolator verwendet, der ein Oxid von Aluminium und/oder ein Oxid von Hafnium enthält, bei denen es sich um isolierende Materialien handelt. Als Isolator, der ein Oxid von Aluminium und/oder ein Oxid von Hafnium enthält, wird vorzugsweise Aluminiumoxid, Hafniumoxid, ein Oxid, das Aluminium und Hafnium enthält (Hafniumaluminat), oder dergleichen verwendet. In dem Fall, in dem der Isolator 222 aus einem derartigen Material ausgebildet wird, dient der Isolator 222 als Schicht, die eine Abgabe von Sauerstoff von dem Oxid 230 und ein Eindringen von Verunreinigungen, wie z. B. Wasserstoff, von der Umgebung des Transistors 200 in das Oxid 230 verhindert.
  • Alternativ kann diesen Isolatoren beispielsweise Aluminiumoxid, Bismutoxid, Germaniumoxid, Nioboxid, Siliziumoxid, Titanoxid, Wolframoxid, Yttriumoxid oder Zirconiumoxid zugesetzt werden. Der Isolator kann alternativ einer Nitrierungsbehandlung unterzogen werden. Siliziumoxid, Siliziumoxynitrid oder Siliziumnitrid kann über dem vorstehenden Isolator angeordnet werden.
  • Für den der Isolator 222 kann zum Beispiel eine Einzelschicht oder eine Schichtanordnung aus einem Isolator, der ein sogenanntes Material mit hohem k, wie z. B. Aluminiumoxid, Hafniumoxid, Tantaloxid, Zirconiumoxid, Blei-Zirkonat-Titanat (PZT), Strontiumtitanat (SrTiO3) oder (Ba,Sr)TiO3 (BST), enthält, verwendet werden. Mit Voranschreiten miniaturisierter und hoch integrierter Transistoren kann ein Problem, wie z. B. ein Leckstrom, wegen einer Verringerung der Dicke eines Gate-Isolators auftreten. Wenn ein Material mit hohem k für einen als Gate-Isolator dienenden Isolator verwendet wird, kann ein Gate-Potential während des Betriebs des Transistors verringert werden, während die physikalische Dicke des Gate-Isolators beibehalten wird.
  • Es sei angemerkt, dass der Isolator 222 und der Isolator 224 jeweils eine mehrschichtige Struktur aus zwei oder mehr Schichten aufweisen können. In diesem Fall kann, ohne Beschränkung auf eine mehrschichtige Struktur, die aus den gleichen Materialien ausgebildet wird, eine mehrschichtige Struktur verwendet werden, die aus unterschiedlichen Materialien ausgebildet wird.
  • Das Oxid 243 wird über dem Oxid 230b bereitgestellt und der Leiter 242 (der Leiter 242a und der Leiter 242b), der als Source-Elektrode und Drain-Elektrode dient, wird über dem Oxid 243 bereitgestellt. Die Dicke des Leiters 242 ist z. B. größer als oder gleich 1 nm bis kleiner als oder gleich 50 nm, vorzugsweise größer als oder gleich 2 nm bis kleiner als oder gleich 25 nm.
  • Für den Leiter 242 wird vorzugsweise ein Metallelement, das aus Aluminium, Chrom, Kupfer, Silber, Gold, Platin, Tantal, Nickel, Titan, Molybdän, Wolfram, Hafnium, Vanadium, Niob, Mangan, Magnesium, Zirconium, Beryllium, Indium, Ruthenium, Iridium, Strontium und Lanthan ausgewählt wird, eine Legierung, die ein beliebiges der vorstehenden Metallelemente enthält, eine Legierung, in der einige der vorstehenden Metallelemente kombiniert sind, oder dergleichen verwendet. Beispielsweise wird vorzugsweise Tantalnitrid, Titannitrid, Wolfram, ein Nitrid, das Titan und Aluminium enthält, ein Nitrid, das Tantal und Aluminium enthält, Rutheniumoxid, Rutheniumnitrid, ein Oxid, das Strontium und Ruthenium enthält, ein Oxid, das Lanthan und Nickel enthält, oder dergleichen verwendet. Tantalnitrid, Titannitrid, ein Nitrid, das Titan und Aluminium enthält, ein Nitrid, das Tantal und Aluminium enthält, Rutheniumoxid, Rutheniumnitrid, ein Oxid, das Strontium und Ruthenium enthält, und ein Oxid, das Lanthan und Nickel enthält, werden bevorzugt, da sie oxidationsbeständige leitende Materialien oder Materialien sind, die auch nach der Absorption von Sauerstoff ihre Leitfähigkeit aufrechterhalten.
  • Der Isolator 250 dient als Gate-Isolator. Der Isolator 250 wird vorzugsweise in Kontakt mit der Oberseite des Oxids 230c bereitgestellt. Für den Isolator 250 können Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Siliziumoxid, dem Fluor zugesetzt worden ist, Siliziumoxid, dem Kohlenstoff zugesetzt worden ist, Siliziumoxid, dem Kohlenstoff und Stickstoff zugesetzt worden sind, oder poröses Siliziumoxid verwendet werden. Insbesondere werden Siliziumoxid und Siliziumoxynitrid, welche thermisch stabil sind, bevorzugt.
  • Der Isolator 250 wird, wie der Isolator 224, vorzugsweise unter Verwendung eines Isolators ausgebildet, der Sauerstoff durch Erwärmung abgibt. Wenn als Isolator 250 ein Isolator, von dem Sauerstoff durch Erwärmung abgegeben wird, in Kontakt mit der Oberseite des Oxids 230c bereitgestellt wird, kann dem Kanalbildungsbereich des Oxids 230b Sauerstoff effizient zugeführt werden. Ferner wird, wie bei dem Isolator 224, vorzugsweise die Konzentration von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, in dem Isolator 250 verringert. Die Dicke des Isolators 250 ist vorzugsweise größer als oder gleich 1 nm und kleiner als oder gleich 20 nm.
  • Zwischen dem Isolator 250 und dem Leiter 260 kann ein Metalloxid vorgesehen werden. Das Metalloxid verhindert vorzugsweise eine Diffusion von Sauerstoff von dem Isolator 250 in den Leiter 260. Das Bereitstellen des Metalloxids, das eine Diffusion von Sauerstoff verhindert, verhindert eine Diffusion von Sauerstoff von dem Isolator 250 in den Leiter 260. Das heißt, dass eine Verringerung der Menge an Sauerstoff, der dem Oxid 230 zugeführt wird, verhindert werden kann. Außerdem kann eine Oxidation des Leiters 260 aufgrund von Sauerstoff in dem Isolator 250 verhindert werden.
  • Ferner dient das Metalloxid in einigen Fällen als ein Teil des Gate-Isolators. Deshalb wird in dem Fall, in dem Siliziumoxid, Siliziumoxynitrid oder dergleichen für den Isolator 250 verwendet wird, vorzugsweise ein Metalloxid, das ein Material mit hohem k mit hoher relativer Permittivität ist, als Metalloxid verwendet. Der Gate-Isolator mit einer mehrschichtigen Struktur aus dem Isolator 250 und dem Metalloxid kann thermisch stabil sein und eine hohe Dielektrizitätskonstante aufweisen. Demzufolge kann ein Gate-Potential, das während des Betriebs des Transistors angelegt wird, verringert werden, während die physikalische Dicke beibehalten wird. Außerdem kann die äquivalente Oxidfilmdicke (equivalent oxide thickness, EOT) eines Isolators, der als Gate-Isolator dient, verringert werden.
  • Konkret kann ein Metalloxid, das eine oder mehrere Art/en enthält, die aus Hafnium, Aluminium, Gallium, Yttrium, Zirconium, Wolfram, Titan, Tantal, Nickel, Germanium, Magnesium und dergleichen ausgewählt wird/werden, verwendet werden. Insbesondere wird vorzugsweise ein Isolator, der Oxid/e von Aluminium und/oder Hafnium enthält, beispielsweise Aluminiumoxid, Hafniumoxid oder ein Oxid, das Aluminium und Hafnium enthält (Hafniumaluminat), verwendet.
  • Ferner dient das Metalloxid in einigen Fällen als ein Teil der Gate-Elektrode. In diesem Fall wird das sauerstoffhaltige leitende Material vorzugsweise auf der Seite des Kanalbildungsbereichs bereitgestellt. Wenn das sauerstoffhaltige leitende Material auf der Seite des Kanalbildungsbereichs bereitgestellt wird, wird Sauerstoff, der von dem leitenden Material abgegeben wird, dem Kanalbildungsbereich leicht zugeführt.
  • Insbesondere wird vorzugsweise ein leitendes Material, das Sauerstoff und ein Metallelement enthält, das in dem Metalloxid enthalten ist, in dem ein Kanal gebildet wird, für den als Gate-Elektrode dienenden Leiter verwendet. Außerdem kann ein leitendes Material, das ein beliebiges der vorstehend beschriebenen Metallelemente und Stickstoff enthält, verwendet werden. Es kann Indiumzinnoxid, Indiumoxid, das Wolframoxid enthält, Indiumzinkoxid, das Wolframoxid enthält, Indiumoxid, das Titanoxid enthält, Indiumzinnoxid, das Titanoxid enthält, Indiumzinkoxid oder Indiumzinnoxid, dem Silizium zugesetzt worden ist, verwendet werden. Indium-Gallium-Zink-Oxid, das Stickstoff enthält, kann verwendet werden. Unter Verwendung eines derartigen Materials kann Wasserstoff, der in dem Metalloxid enthalten ist, in dem ein Kanal gebildet wird, in einigen Fällen eingefangen werden. Alternativ kann Wasserstoff, der von einem externen Isolator oder dergleichen eindringt, in einigen Fällen eingefangen werden.
  • Obwohl der Leiter 260 eine zweischichtige Struktur in 1 aufweist, kann eine einschichtige Struktur oder eine mehrschichtige Struktur aus drei oder mehr Schichten zum Einsatz kommen.
  • Für den Leiter 260a wird vorzugsweise ein leitendes Material mit einer Funktion zum Verhindern einer Diffusion von Verunreinigungen, wie z. B. einem Wasserstoffatom, einem Wasserstoffmolekül, einem Wassermolekül, einem Stickstoffatom, einem Stickstoffmolekül, einem Stickstoffoxidmolekül (z. B. N2O, NO und NO2) und einem Kupferatom, verwendet. Alternativ wird vorzugsweise ein leitendes Material mit einer Funktion zum Verhindern einer Diffusion von Sauerstoff (z. B. Sauerstoffatomen und/oder Sauerstoffmolekülen) verwendet.
  • Wenn der Leiter 260a eine Funktion zum Verhindern einer Diffusion von Sauerstoff aufweist, kann verhindert werden, dass die Leitfähigkeit des Leiters 260b infolge einer Oxidation, die durch den in dem Isolator 250 enthaltenen Sauerstoff hervorgerufen wird, verringert wird. Als leitendes Material mit einer Funktion zum Verhindern einer Diffusion von Sauerstoff wird vorzugsweise zum Beispiel Tantal, Tantalnitrid, Ruthenium, Rutheniumoxid oder dergleichen verwendet.
  • Für den Leiter 260b wird ferner vorzugsweise ein leitendes Material verwendet, das Wolfram, Kupfer oder Aluminium als Hauptkomponente enthält. Wenn der Leiter 260 auch als Leitung dienen soll, wird vorzugsweise ein Leiter verwendet, der eine hohe Leitfähigkeit aufweist. Beispielsweise kann ein leitendes Material, das Wolfram, Kupfer oder Aluminium als Hauptkomponente enthält, verwendet werden. Der Leiter 260b kann eine mehrschichtige Struktur, beispielsweise eine mehrschichtige Struktur aus Titan oder Titannitrid und einem beliebigen der vorstehenden leitenden Materialien, aufweisen.
  • Der Isolator 280 enthält vorzugsweise zum Beispiel Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Siliziumoxid, dem Fluor zugesetzt ist, Siliziumoxid, dem Kohlenstoff zugesetzt ist, Siliziumoxid, dem Kohlenstoff und Stickstoff zugesetzt sind, poröses Siliziumoxid oder dergleichen. Insbesondere werden Siliziumoxid und Siliziumoxynitrid, welche thermisch stabil sind, bevorzugt. Siliziumoxid, Siliziumoxynitrid und poröses Siliziumoxid sind besonders vorzuziehen, da sich in diesen Materialien leicht ein sauerstoffhaltiger Bereich bilden kann, aus dem der Sauerstoff durch Erwärmung freigesetzt wird.
  • Es sei angemerkt, dass vorzugsweise die Konzentration von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, in dem Isolator 280 verringert wird. Die Oberseite des Isolators 280 kann planarisiert werden.
  • Der Isolator 282 dient vorzugsweise als isolierender Sperrfilm, um zu verhindern, dass Verunreinigungen, wie z. B. Wasser oder Wasserstoff, von oben in den Isolator 280 eindringen. Der Isolator 282 kann mit einem Isolator wie Aluminiumoxid, Siliziumnitrid oder Siliziumnitridoxid hergestellt werden.
  • Ein Isolator 274, der als Zwischenschichtfilm dient, wird vorzugsweise über dem Isolator 282 bereitgestellt. Wie bei dem Isolator 224 oder dergleichen, wird vorzugsweise die Konzentration von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, in dem Isolator 274 verringert.
  • Für den Leiter 240a und den Leiter 240b wird vorzugsweise ein leitendes Material verwendet, das Wolfram, Kupfer oder Aluminium als Hauptkomponente enthält. Der Leiter 240a und der Leiter 240b können eine mehrschichtige Struktur aufweisen.
  • In dem Fall, in dem der Leiter 240 eine mehrschichtige Struktur aufweist, wird vorzugsweise ein leitendes Material mit einer Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasser und Wasserstoff, für einen Leiter in Kontakt mit dem Isolator 281, dem Isolator 274, dem Isolator 282, dem Isolator 280, dem Isolator 273 und dem Isolator 272 verwendet. Beispielsweise wird vorzugsweise Tantal, Tantalnitrid, Titan, Titannitrid, Ruthenium, Rutheniumoxid oder dergleichen verwendet. Das leitende Material mit einer Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, kann eine Einzelschicht oder eine Schichtanordnung sein. Die Verwendung des leitenden Materials kann verhindern, dass dem Isolator 280 zugesetzter Sauerstoff von den Leitern 240a und 240b absorbiert wird. Wenn das leitende Material verwendet wird, kann ferner verhindert werden, dass Verunreinigungen, wie z. B. Wasserstoff und Wasser, von einer Schicht oberhalb des Isolators 281 durch den Leiter 240a und den Leiter 240b in das Oxid 230 eindringen.
  • Die Isolatoren 241a und 241b können beispielsweise aus einem Isolator wie Aluminiumoxid, Siliziumnitrid oder Siliziumnitridoxid hergestellt werden. Die Isolatoren 241a und 241b sind in Kontakt mit den Isolatoren 273 und 272 vorgesehen und können so das Eindringen von Verunreinigungen wie Wasser und Wasserstoff aus dem Isolator 280 oder ähnlichem in das Oxid 230 durch die Leiter 240a und 240b verhindern.
  • Der Leiter 246 (die Leiter 246a und 246b), der als Leitung fungiert, kann in Kontakt mit den Oberseiten der Leiter 240a und 240b bereitgestellt werden. Für den Leiter 246 wird vorzugsweise ein leitendes Material verwendet, das Wolfram, Kupfer oder Aluminium als Hauptkomponente enthält. Der Leiter kann beispielsweise eine mehrschichtige Struktur, beispielsweise eine Schichtanordnung aus Titan, Titannitrid und einem beliebigen der vorstehenden leitenden Materialien, aufweisen. Es sei angemerkt, dass der Leiter auch derart ausgebildet werden kann, dass er in einer Öffnung, die in einem Isolator bereitgestellt ist, eingebettet ist.
  • <Bestandsmaterialien einer Halbleitervorrichtung>
  • Nachstehend werden Materialien beschrieben, die für eine Halbleitervorrichtung verwendet werden können.
  • <Substrat>
  • Als Substrat, über dem der Transistor 200 ausgebildet wird, kann beispielsweise ein Isolatorsubstrat, ein Halbleitersubstrat oder ein Leitersubstrat verwendet werden. Beispiele für das Isolatorsubstrat umfassen ein Glassubstrat, ein Quarzsubstrat, ein Saphirsubstrat, ein stabilisiertes Zirkonoxid-Substrat (z. B. ein Yttrium-stabilisiertes Zirkonoxid-Substrat) und ein Harzsubstrat. Beispiele für das Halbleitersubstrat umfassen ein Halbleitersubstrat aus Silizium, Germanium oder dergleichen und ein Verbindungshalbleitersubstrat aus Siliziumkarbid, Siliziumgermanium, Galliumarsenid, Indiumphosphid, Zinkoxid oder Galliumoxid. Außerdem wird ein Halbleitersubstrat, in dem ein Isolatorbereich in dem vorstehenden Halbleitersubstrat bereitgestellt ist, wie z. B. ein Silizium-auf-Isolator- (silicon on insulator, SOI-) Substrat, angegeben. Als Leitersubstrat wird ein Graphitsubstrat, ein Metallsubstrat, ein Legierungssubstrat, ein leitendes Harzsubstrat oder dergleichen angegeben. Es wird ein Substrat, das ein Metallnitrid enthält, ein Substrat, das ein Metalloxid enthält, oder dergleichen angegeben. Ferner wird ein Substrat, das ein Isolatorsubstrat ist, das mit einem Leiter oder einem Halbleiter versehen ist, ein Substrat, das ein Halbleitersubstrat ist, das mit einem Leiter oder einem Isolator versehen ist, ein Substrat, das ein Leitersubstrat ist, das mit einem Halbleiter oder einem Isolator versehen ist, oder dergleichen angegeben. Alternativ kann ein beliebiges dieser Substrate, über dem ein Element bereitgestellt ist, verwendet werden. Als Element, das über dem Substrat bereitgestellt wird, wird ein Kondensator, ein Widerstand, ein Schaltelement, ein Licht emittierendes Element, ein Speicherelement oder dergleichen angegeben.
  • <Isolator>
  • Beispiele für einen Isolator umfassen ein isolierendes Oxid, ein isolierendes Nitrid, ein isolierendes Oxynitrid, ein isolierendes Nitridoxid, ein isolierendes Metalloxid, ein isolierendes Metalloxynitrid und ein isolierendes Metallnitridoxid.
  • Mit einer Miniaturisierung und einer hohen Integration eines Transistors kann beispielsweise folgendes Problem auftreten: z. B. tritt ein Leckstrom wegen einer Verringerung der Dicke eines Gate-Isolators auf. Wenn ein Material mit hohem k für einen als Gate-Isolator dienenden Isolator verwendet wird, kann die Spannung beim Betrieb des Transistors verringert werden, während die physikalische Dicke des Gate-Isolators beibehalten wird. Im Gegensatz dazu kann dann, wenn ein Material mit niedriger relativer Permittivität für den Isolator, der als Zwischenschichtfilm dient, verwendet wird, die Parasitärkapazität, die zwischen den Leitungen gebildet wird, verringert werden. Demzufolge wird vorzugsweise ein Material je nach der Funktion des Isolators ausgewählt.
  • Außerdem umfassen Beispiele für den Isolator mit hoher relativer Permittivität Galliumoxid, Hafniumoxid, Zirconiumoxid, ein Oxid, das Aluminium und Hafnium enthält, ein Oxynitrid, das Aluminium und Hafnium enthält, ein Oxid, das Silizium und Hafnium enthält, ein Oxynitrid, das Silizium und Hafnium enthält, und ein Nitrid, das Silizium und Hafnium enthält.
  • Beispiele für den Isolator mit niedriger relativer Permittivität umfassen Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Siliziumoxid, dem Fluor zugesetzt worden ist, Siliziumoxid, dem Kohlenstoff zugesetzt worden ist, Siliziumoxid, dem Kohlenstoff und Stickstoff zugesetzt worden sind, poröses Siliziumoxid und ein Harz.
  • Außerdem können dann, wenn der Transistor mit einem Oxidhalbleiter von einem Isolator mit einer Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasserstoff, und Sauerstoff umschlossen ist, die elektrischen Eigenschaften des Transistors stabilisiert werden. Als Isolator mit einer Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasserstoff, und Sauerstoff kann beispielsweise eine Einzelschicht oder eine Schichtanordnung aus einem Isolator, der Bor, Kohlenstoff, Stickstoff, Sauerstoff, Fluor, Magnesium, Aluminium, Silizium, Phosphor, Chlor, Argon, Gallium, Germanium, Yttrium, Zirconium, Lanthan, Neodym, Hafnium oder Tantal enthält, verwendet werden. Als Isolator mit einer Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasserstoff, und Sauerstoff kann insbesondere ein Metalloxid, wie z. B. Aluminiumoxid, Magnesiumoxid, Galliumoxid, Germaniumoxid, Yttriumoxid, Zirconiumoxid, Lanthanoxid, Neodymoxid, Hafniumoxid oder Tantaloxid, oder ein Metallnitrid, wie z. B. Aluminiumnitrid, Aluminiumtitannitrid, Titannitrid, Siliziumnitridoxid oder Siliziumnitrid, oder dergleichen verwendet werden.
  • Der als Gate-Isolator fungierende Isolator umfasst vorzugsweise einen Bereich, der Sauerstoff enthält, der durch Erwärmung freigesetzt wird. Wenn eine Struktur zum Einsatz kommt, bei der Siliziumoxid oder Siliziumoxynitrid, welches einen Bereich umfasst, der Sauerstoff enthält, der durch Erwärmung freigesetzt wird, in Kontakt mit dem Oxid 230 ist, können Sauerstofffehlstellen, die in dem Oxid 230 enthalten sind, kompensiert werden.
  • <Leiter>
  • Für den Leiter wird vorzugsweise ein Metallelement, das aus Aluminium, Chrom, Kupfer, Silber, Gold, Platin, Tantal, Nickel, Titan, Molybdän, Wolfram, Hafnium, Vanadium, Niob, Mangan, Magnesium, Zirconium, Beryllium, Indium, Ruthenium, Iridium, Strontium und Lanthan ausgewählt wird, eine Legierung, die ein beliebiges der vorstehenden Metallelemente enthält, eine Legierung, in der einige der vorstehenden Metallelemente kombiniert sind, oder dergleichen verwendet. Beispielsweise wird vorzugsweise Tantalnitrid, Titannitrid, Wolfram, ein Nitrid, das Titan und Aluminium enthält, ein Nitrid, das Tantal und Aluminium enthält, Rutheniumoxid, Rutheniumnitrid, ein Oxid, das Strontium und Ruthenium enthält, ein Oxid, das Lanthan und Nickel enthält, oder dergleichen verwendet. Tantalnitrid, Titannitrid, ein Nitrid, das Titan und Aluminium enthält, ein Nitrid, das Tantal und Aluminium enthält, Rutheniumoxid, Rutheniumnitrid, ein Oxid, das Strontium und Ruthenium enthält, und ein Oxid, das Lanthan und Nickel enthält, werden bevorzugt, da sie oxidationsbeständige leitende Materialien oder Materialien sind, die auch nach der Absorption von Sauerstoff ihre Leitfähigkeit aufrechterhalten. Alternativ kann ein Halbleiter mit hoher elektrischer Leitfähigkeit, typischerweise polykristallines Silizium, das ein Verunreinigungselement, wie z. B. Phosphor, enthält, oder ein Silizid, wie z. B. Nickelsilizid, verwendet werden.
  • Ferner kann eine Schichtanordnung aus einer Vielzahl von leitenden Schichten, die aus den vorstehenden Materialien ausgebildet werden, verwendet werden. Beispielsweise kann auch eine mehrschichtige Struktur, bei der ein Material, das ein beliebiges der vorstehend beschriebenen Metallelemente enthält, und ein sauerstoffhaltiges leitendes Material kombiniert sind, verwendet werden. Alternativ kann auch eine mehrschichtige Struktur, bei der ein Material, das ein beliebiges der vorstehend beschriebenen Metallelemente enthält, und ein stickstoffhaltiges leitendes Material kombiniert sind, verwendet werden. Alternativ kann auch eine mehrschichtige Struktur, bei der ein Material, das ein beliebiges der vorstehend beschriebenen Metallelemente enthält, ein sauerstoffhaltiges leitendes Material und ein stickstoffhaltiges leitendes Material kombiniert sind, verwendet werden.
  • Es sei angemerkt, dass dann, wenn ein Oxid für den Kanalbildungsbereich des Transistors verwendet wird, vorzugsweise eine mehrschichtige Struktur, bei der ein Material, das ein beliebiges der vorstehend beschriebenen Metallelemente enthält, und ein sauerstoffhaltiges leitendes Material kombiniert sind, für den Leiter, der als Gate-Elektrode dient, verwendet wird. In diesem Fall wird das sauerstoffhaltige leitende Material vorzugsweise auf der Seite des Kanalbildungsbereichs bereitgestellt. Wenn das sauerstoffhaltige leitende Material auf der Seite des Kanalbildungsbereichs bereitgestellt wird, wird Sauerstoff, der von dem leitenden Material abgegeben wird, dem Kanalbildungsbereich leicht zugeführt.
  • Insbesondere wird vorzugsweise ein leitendes Material, das Sauerstoff und ein Metallelement enthält, das in dem Metalloxid enthalten ist, in dem ein Kanal gebildet wird, für den als Gate-Elektrode dienenden Leiter verwendet. Außerdem kann ein leitendes Material, das ein beliebiges der vorstehend beschriebenen Metallelemente und Stickstoff enthält, verwendet werden. Beispielsweise kann ein stickstoffhaltiges leitendes Material, wie z. B. Titannitrid oder Tantalnitrid, verwendet werden. Es kann Indiumzinnoxid, Indiumoxid, das Wolframoxid enthält, Indiumzinkoxid, das Wolframoxid enthält, Indiumoxid, das Titanoxid enthält, Indiumzinnoxid, das Titanoxid enthält, Indiumzinkoxid oder Indiumzinnoxid, dem Silizium zugesetzt worden ist, verwendet werden. Indium-Gallium-Zink-Oxid, das Stickstoff enthält, kann verwendet werden. Unter Verwendung eines derartigen Materials kann Wasserstoff, der in dem Metalloxid enthalten ist, in dem ein Kanal gebildet wird, in einigen Fällen eingefangen werden. Alternativ kann Wasserstoff, der von einem externen Isolator oder dergleichen eindringt, in einigen Fällen eingefangen werden.
  • <Metalloxid>
  • Das Oxid 230 wird vorzugsweise unter Verwendung eines Metalloxids ausgebildet, das als Oxidhalbleiter dient. Nachstehend wird ein Metalloxid beschrieben, das als Oxid 230 der vorliegenden Erfindung verwendet werden kann.
  • Ein Metalloxid enthält vorzugsweise mindestens Indium oder Zink. Insbesondere sind vorzugsweise Indium und Zink enthalten. Außerdem ist vorzugsweise Aluminium, Gallium, Yttrium, Zinn oder dergleichen enthalten. Ferner kann/können ein oder mehrere Element/e enthalten sein, das/die aus Bor, Titan, Eisen, Nickel, Germanium, Zirconium, Molybdän, Lanthan, Cer, Neodym, Hafnium, Tantal, Wolfram, Magnesium oder dergleichen ausgewählt wird/werden.
  • Hier wird der Fall in Betracht gezogen, in dem es sich bei dem Metalloxid um ein In-M-Zn-Oxid handelt, das Indium, ein Element M und Zink enthält. Es sei angemerkt, dass es sich bei dem Element M um Aluminium, Gallium, Yttrium, Zinn oder dergleichen handelt. Weitere Elemente, die als Element M verwendet werden können, sind Bor, Titan, Eisen, Nickel, Germanium, Zirconium, Molybdän, Lanthan, Cer, Neodym, Hafnium, Tantal, Wolfram, Magnesium und dergleichen. Es sei angemerkt, dass eine Vielzahl der vorstehenden Elemente in Kombination als Element M verwendet werden kann.
  • Es sei angemerkt, dass in dieser Beschreibung und dergleichen auch ein Metalloxid, das Stickstoff enthält, in einigen Fällen als Metalloxid bezeichnet wird. Ein Metalloxid, das Stickstoff enthält, kann auch als Metalloxynitrid bezeichnet werden.
  • [Struktur eines Metalloxids]
  • Ein Oxidhalbleiter (Metalloxid) wird in einen einkristallinen Oxidhalbleiter und in nicht-einkristalline Oxidhalbleiter unterteilt. Beispiele für einen nichteinkristallinen Oxidhalbleiter umfassen einen CAAC-OS, einen polykristallinen Oxidhalbleiter, einen nc-OS, einen amorphähnlichen Oxidhalbleiter (a-ähnlichen OS) und einen amorphen Oxidhalbleiter.
  • Der CAAC-OS weist eine Ausrichtung bezüglich der c-Achse auf, seine Nanokristalle sind in Richtung der a-b-Ebene verbunden, und seine Kristallstruktur weist eine Verzerrung auf. Es sei angemerkt, dass eine Verzerrung einen Abschnitt bezeichnet, in dem sich die Richtung einer Gitteranordnung zwischen einem Bereich mit einer gleichmäßigen Gitteranordnung und einem anderen Bereich mit einer gleichmäßigen Gitteranordnung in einem Bereich verändert, in dem die Nanokristalle verbunden sind.
  • Die Form des Nanokristalls ist grundlegend sechseckig; jedoch ist die Form nicht immer auf ein regelmäßiges Sechseck beschränkt und ist in einigen Fällen ein unregelmäßiges Sechseck. Eine fünfeckige Gitteranordnung, eine siebeneckige Gitteranordnung und dergleichen sind in einigen Fällen in der Verzerrung enthalten. Es sei angemerkt, dass es schwierig ist, selbst in der Nähe der Verzerrung in dem CAAC-OS eine eindeutige Korngrenze (auch als Grain-Boundary bezeichnet) zu beobachten. Das heißt, dass das Bilden einer Korngrenze durch die Verzerrung einer Gitteranordnung ver- bzw. behindert wird. Das liegt daran, dass der CAAC-OS eine Verzerrung dank einer niedrigen Dichte der Anordnung von Sauerstoffatomen in Richtung der a-b-Ebene, einer Veränderung des interatomaren Bindungsabstands durch Substitution eines Metallelements und dergleichen tolerieren kann.
  • Der CAAC-OS neigt dazu, eine geschichtete Kristallstruktur (auch als mehrschichtige Struktur bezeichnet) aufzuweisen, bei der eine Schicht, die Indium und Sauerstoff enthält (nachstehend In-Schicht) und eine Schicht, die das Element M, Zink und Sauerstoff enthält (nachstehend (M, Zn)-Schicht), übereinander angeordnet sind. Es sei angemerkt, dass Indium und das Element M untereinander ausgetauscht werden können und dass dann, wenn das Element M der (M, Zn)-Schicht durch Indium ersetzt wird, die Schicht auch als (In, M, Zn)-Schicht bezeichnet werden kann. Wenn Indium der In-Schicht durch das Element M ersetzt wird, kann die Schicht auch als (In, M)-Schicht bezeichnet werden.
  • Der CAAC-OS ist ein Metalloxid mit hoher Kristallinität. Im Gegensatz dazu ist es weniger wahrscheinlich, dass bei dem CAAC-OS eine Verringerung der Elektronenbeweglichkeit aufgrund einer Korngrenze auftritt, da es schwierig ist, eine eindeutige Korngrenze zu beobachten. Ein Eindringen von Verunreinigungen, eine Bildung von Defekten oder dergleichen könnte die Kristallinität eines Metalloxids verringern. Dies bedeutet, dass der CAAC-OS nur geringe Mengen an Verunreinigungen und Defekten (z. B. Sauerstofffehlstellen (Vo)) aufweist. Somit ist ein Metalloxid mit dem CAAC-OS physikalisch stabil; daher ist ein Metalloxid mit dem CAAC-OS wärmebeständig und weist eine hohe Zuverlässigkeit auf.
  • In dem nc-OS weist ein mikroskopischer Bereich (zum Beispiel ein Bereich mit einer Größe von größer als oder gleich 1 nm und kleiner als oder gleich 10 nm, insbesondere ein Bereich mit einer Größe von größer als oder gleich 1 nm und kleiner als oder gleich 3 nm) eine regelmäßige Atomanordnung auf. Es gibt keine Regelmäßigkeit der Kristallausrichtung zwischen unterschiedlichen Nanokristallen in dem nc-OS. Daher wird keine Ausrichtung des gesamten Films beobachtet. Deshalb kann man den nc-OS in einigen Fällen nicht von einem a-ähnlichen OS oder einem amorphen Oxidhalbleiter in Abhängigkeit von einem Analyseverfahren unterscheiden.
  • Es sei angemerkt, dass ein Indium-Gallium-Zink-Oxid (im Folgenden IGZO), das ein Metalloxid ist, das Indium, Gallium und Zink enthält, in einigen Fällen eine stabile Struktur hat, wenn es aus den oben beschriebenen Nanokristallen gebildet wird (besteht). Insbesondere neigen IGZO-Kristalle dazu, an der Luft nicht zu wachsen, so dass sich eine stabile Struktur ergibt, wenn IGZO aus kleineren Kristallen (z. B. den oben beschriebenen Nanokristallen) und nicht aus größeren Kristallen (hier Kristalle mit einer Größe von mehreren Millimetern oder mehreren Zentimetern) gebildet wird.
  • Der a-ähnliche OS ist ein Metalloxid, das eine Struktur zwischen denjenigen des nc-OS und des amorphen Oxidhalbleiters aufweist. Der a-ähnliche OS enthält einen Hohlraum oder einen Bereich mit einer niedrigen Dichte. Das heißt, dass der a-ähnliche OS im Vergleich zu dem nc-OS und dem CAAC-OS eine niedrigere Kristallinität aufweist.
  • Ein Oxidhalbleiter (Metalloxid) kann verschiedene Strukturen aufweisen, die unterschiedliche Eigenschaften aufzeigen. Zwei oder mehr von dem amorphen Oxidhalbleiter, dem polykristallinen Oxidhalbleiter, dem a-ähnlichen OS, dem nc-OS und dem CAAC-OS können in einem Oxidhalbleiter einer Ausführungsform der vorliegenden Erfindung enthalten sein.
  • Es sei angemerkt, dass eine Struktur eines Oxidhalbleiters (Metalloxids) in der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung nicht besonders beschränkt ist; der Oxidhalbleiter (Metalloxid) hat jedoch vorzugsweise Kristallinität. Zum Beispiel kann das Oxid 230 eine CAAC-OS-Struktur und das Oxid 243 eine hexagonale Kristallstruktur haben. Die Halbleitervorrichtung kann eine hohe Zuverlässigkeit aufweisen, wenn die Oxide 230 und 243 die oben genannten Kristallstrukturen haben. Das Oxid 230a, das Oxid 230c und das Oxid 243 können im Wesentlichen die gleiche Zusammensetzung haben.
  • [Verunreinigung]
  • Hier wird der Einfluss der einzelnen Verunreinigungen in dem Metalloxid beschrieben.
  • Wenn das Metalloxid ein Alkalimetall oder ein Erdalkalimetall enthält, werden in einigen Fällen Defektzustände gebildet und Ladungsträger erzeugt. Daher ist es wahrscheinlich, dass ein Transistor, bei dem ein ein Alkalimetall oder ein Erdalkalimetall enthaltendes Metalloxid für einen Kanalbildungsbereich verwendet wird, selbstleitende Eigenschaften aufweist. Deshalb wird die Alkalimetall- oder Erdalkalimetallkonzentration in dem Metalloxid vorzugsweise verringert. Die Alkalimetall- oder Erdalkalimetallkonzentration in dem Metalloxid, die durch Sekundärionen-Massenspektrometrie (SIMS) erhalten wird, ist bevorzugt niedriger als oder gleich 1 × 1018 Atome/cm3, stärker bevorzugt niedriger als oder gleich 2 × 1016 Atome/cm3.
  • Wasserstoff, der in einem Metalloxid enthalten ist, reagiert mit Sauerstoff, der an ein Metallatom gebunden ist, zu Wasser, und daher wird in einigen Fällen eine Sauerstofffehlstelle gebildet. Infolge des Eindringens von Wasserstoff in die Sauerstofffehlstelle wird in einigen Fällen ein Elektron erzeugt, das als Ladungsträger dient. In einigen Fällen führt die Bindung eines Teils von Wasserstoff an Sauerstoff, der an ein Metallatom gebunden ist, ferner zu der Erzeugung eines Elektrons, das als Ladungsträger dient. Daher ist es wahrscheinlich, dass ein Transistor, bei dem ein wasserstoffhaltiges Metalloxid verwendet wird, selbstleitende Eigenschaften aufweist.
  • Folglich wird der Wasserstoff in dem Metalloxid vorzugsweise so weit wie möglich verringert. Insbesondere wird die durch SIMS gemessene Wasserstoffkonzentration in dem Metalloxid auf niedriger als 1 × 1020 Atome/cm3, bevorzugt niedriger als 1 × 1019 Atome/cm3, bevorzugter niedriger als 5 × 1018 Atome/cm3, noch bevorzugter niedriger als 1 × 1018 Atome/cm3 eingestellt. Wenn ein Metalloxid, in dem Verunreinigungen ausreichend verringert sind, für einen Kanalbildungsbereich eines Transistors verwendet wird, können stabile elektrische Eigenschaften erhalten werden.
  • Es sei angemerkt, dass als Metalloxid, das für einen Halbleiter eines Transistors verwendet wird, vorzugsweise ein Dünnfilm mit hoher Kristallinität verwendet wird. Mit dem Dünnfilm kann die Stabilität oder die Zuverlässigkeit des Transistors verbessert werden. Beispiele für den Dünnfilm umfassen einen Dünnfilm eines einkristallinen Metalloxids und einen Dünnfilm eines polykristallinen Metalloxids. Um den Dünnfilm eines einkristallinen Metalloxids oder den Dünnfilm eines polykristallinen Metalloxids über einem Substrat auszubilden, ist jedoch ein Hochtemperatur- oder Lasererwärmungsprozess erforderlich. Dementsprechend werden die Kosten des Herstellungsprozesses erhöht, und darüber hinaus wird die Ausbeute verringert.
  • In Nichtpatentdokument 1 und Nichtpatentdokument 2 wurde berichtet, dass 2009 ein In-Ga-Zn-Oxid mit einer CAAC-Struktur (CAAC-IGZO) entdeckt wurde. Dabei ist berichtet worden, dass CAAC-IGZO eine Ausrichtung bezüglich der c-Achse aufweist, dass eine Korngrenze in CAAC-IGZO nicht deutlich beobachtet wird, und dass CAAC-IGZO bei einer niedrigen Temperatur über einem Substrat ausgebildet werden kann. Es ist auch berichtet worden, dass ein Transistor, der CAAC-IGZO enthält, ausgezeichnete elektrische Eigenschaften und eine ausgezeichnete Zuverlässigkeit aufweist.
  • Außerdem wurde 2013 ein In-Ga-Zn-Oxid mit einer nc-Struktur (nc-IGZO) entdeckt (siehe Nichtpatentdokument 3). Dabei ist berichtet worden, dass nc-IGZO eine regelmäßige Atomanordnung in einem mikroskopischen Bereich (beispielsweise einem Bereich mit einer Größe von größer als oder gleich 1 nm und kleiner als oder gleich 3 nm) aufweist, und dass keine Regelmäßigkeit der Kristallausrichtung zwischen unterschiedlichen Bereichen beobachtet werden konnte.
  • Nichtpatentdokument 4 und Nichtpatentdokument 5 haben eine Veränderung der durchschnittlichen Kristallgröße in einem CAAC-IGZO-Dünnfilm, einem nc-IGZO-Dünnfilm und einem IGZO-Dünnfilm mit niedriger Kristallinität infolge einer Elektronenstrahlbelichtung gezeigt. In dem IGZO-Dünnfilm mit niedriger Kristallinität wurde selbst vor der Elektronenstrahlbelichtung kristallines IGZO mit Kristallen mit einer Größe von ungefähr 1 nm beobachtet. Demzufolge ist berichtet worden, dass bei Indium-Gallium-Zink-Oxiden (IGZO) keine vollständig amorphe Struktur (completely amorphous structure) beobachtet werden konnte. Zudem ist gezeigt worden, dass der CAAC-IGZO-Dünnfilm und der nc-IGZO-Dünnfilm jeweils eine höhere Stabilität gegen Elektronenstrahlbelichtung aufwiesen als der Dünnfilm von IGZO mit niedriger Kristallinität. Daher wird als Halbleiter eines Transistors vorzugsweise der CAAC-IGZO-Dünnfilm oder der nc-IGZO-Dünnfilm verwendet.
  • Nichtpatentdokument 6 offenbart, dass ein Transistor, der ein Metalloxid enthält, einen sehr niedrigen Leckstrom im Sperrzustand aufweist; insbesondere liegt der Sperrstrom pro Mikrometer der Kanalbreite des Transistors in der Größenordnung von yA/µm (10-24 A/µm). Beispielsweise ist eine CPU und dergleichen mit niedrigem Stromverbrauch offenbart worden, bei der der niedrige Leckstroms des Transistors, der ein Metalloxid enthält, genutzt wird (siehe Nichtpatentdokument 7).
  • Ferner ist die Verwendung eines Transistors für eine Anzeigevorrichtung berichtet worden, bei der der niedrige Leckstroms eines Transistors, der ein Metalloxid enthält, genutzt wird (siehe Nichtpatentdokument 8). Bei der Anzeigevorrichtung wird ein angezeigtes Bild mehrere zehn Mal pro Sekunde geändert. Die Häufigkeit, mit der ein Bild pro Sekunde geändert wird, wird als Aktualisierungsrate bezeichnet. Die Aktualisierungsrate wird auch als Betriebsfrequenz bezeichnet. Eine derartige Bildschirmänderung mit hoher Geschwindigkeit, die für das menschliche Auge schwer zu erkennen ist, wird als Ursache für die Augenbelastung betrachtet. Daher ist vorgeschlagen worden, dass die Aktualisierungsrate einer Anzeigevorrichtung verringert wird, um die Anzahl von Bildneuschreibvorgängen zu reduzieren. Überdies ermöglicht der Betrieb mit einer niedrigeren Aktualisierungsrate, dass der Stromverbrauch der Anzeigevorrichtung verringert wird. Ein derartiges Betriebsverfahren wird als Idling-Stop- (IDS-) Betrieb bezeichnet.
  • Die Entdeckung der CAAC-Struktur und der nc-Struktur tragen zum einen zur Verbesserung der elektrischen Eigenschaften und der Zuverlässigkeit eines Transistors, der ein Metalloxid mit der CAAC-Struktur oder der nc-Struktur enthält, und zum anderen zur Reduktion der Kosten des Herstellungsprozesses sowie zur Verbesserung der Ausbeute (Throughput) bei. Darüber hinaus hat der niedrige Leckstrom dieser Transistoren zur Erforschung der Anwendbarkeit dieser auf Anzeigevorrichtungen und LSI geführt.
  • <Verfahren zum Herstellen einer Halbleitervorrichtung>
  • Als Nächstes wird ein Herstellungsverfahren einer Halbleitervorrichtung, die den in 1 gezeigten Transistor 200 der vorliegenden Erfindung beinhaltet, anhand von 4 bis 11 beschrieben. In jeder der 4 bis 11 ist (A) eine Draufsicht. Ferner sind (B) Querschnittsansichten von Abschnitten, die in (A) durch eine Strichpunktlinie A1-A2 gekennzeichnet sind, und sie zeigen eine Querschnittsansicht des Transistors 200 in einer Kanallängsrichtung. (C) sind Querschnittsansichten von Abschnitten, die durch eine Strichpunktlinie A3-A4 in (A) gekennzeichnet sind, und sie zeigen eine Querschnittsansicht des Transistors 200 in einer Kanalquerrichtung. Es sei angemerkt, dass einige Komponenten in den Draufsichten in (A) zur Vereinfachung der Zeichnungen nicht dargestellt werden.
  • Zuerst wird ein Substrat (nicht dargestellt) vorbereitet, und der Isolator 214 wird über dem Substrat ausgebildet. Der Isolator 214 kann durch ein Sputterverfahren, ein chemisches Gasphasenabscheidungs- (CVD-) Verfahren, ein Molekularstrahlepitaxie- (MBE-) Verfahren, ein Impulslaserabscheidungs- (PLD-) Verfahren, ein Atomlagenabscheidungs- (ALD-) Verfahren oder dergleichen ausgebildet werden.
  • Es sei angemerkt, dass CVD-Verfahren in ein plasmaunterstütztes CVD- (Plasma Enhanced CVD, PECVD-) Verfahren, bei dem Plasma verwendet wird, ein thermisches CVD- (TCVD-) Verfahren, bei dem Wärme verwendet wird, ein Photo-CVD-Verfahren, bei dem Licht verwendet wird, und dergleichen eingeteilt werden können. Außerdem können die CVD-Verfahren je nach zu verwendendem Quellengas in ein Metall-CVD- (MCVD-) Verfahren und ein metallorganisches CVD- (MOCVD-) Verfahren eingeteilt werden.
  • Unter Verwendung des plasmaunterstützten CVD-Verfahrens kann ein qualitativ hochwertiger Film bei einer relativ niedrigen Temperatur ausgebildet werden. Des Weiteren wird bei einem thermischen CVD-Verfahren kein Plasma verwendet, und daher verursacht es weniger Plasmaschäden an einem Gegenstand. Beispielsweise könnte eine Leitung, eine Elektrode, ein Element (z. B. ein Transistor oder ein Kondensator) oder dergleichen, die/das in einer Halbleitervorrichtung enthalten ist, durch Empfangen von Ladungen vom Plasma aufgeladen werden. In diesem Fall könnten die akkumulierten Ladungen die Leitung, die Elektrode, das Element oder dergleichen beschädigen, die/das in der Halbleitervorrichtung enthalten ist. Im Gegensatz dazu werden dann, wenn ein thermisches CVD-Verfahren, bei dem kein Plasma verwendet wird, zum Einsatz kommt, keine derartigen Plasmaschäden verursacht, und es kann die Ausbeute der Halbleitervorrichtung erhöht werden. Da bei der Abscheidung durch ein thermisches CVD-Verfahren keine Plasmaschäden verursacht werden, kann ferner ein Film mit wenigen Defekten erhalten werden.
  • Bei einem ALD-Verfahren können Atomlagen nacheinander (eine nach der anderen) abgeschieden werden, wobei die selbstregulierenden Eigenschaften der Atome genutzt werden. Daher hat ein ALD-Verfahren verschiedene Vorteile, wie z. B. die Abscheidung einer extrem dünnen Schicht, die Abscheidung auf einer Komponente mit einem großen Seitenverhältnis, die Abscheidung einer Schicht mit einer geringen Anzahl von Defekten wie Pinholes, die Abscheidung mit einer ausgezeichneten Abdeckung und die Abscheidung bei niedriger Temperatur. Ein ALD-Verfahren umfasst ein plasmagestütztes ALD- (Plasma Enhanced ALD, PEALD-) Verfahren unter Verwendung von Plasma. Bei dem PEALD-Verfahren ist die Verwendung von Plasma manchmal vorzuziehen, weil die Abscheidung bei einer niedrigeren Temperatur möglich ist. Es sei angemerkt, dass ein bei einem ALD-Verfahren verwendeter Vorläufer in einigen Fällen Verunreinigungen, wie z. B. Kohlenstoff, enthält. Daher enthält ein Film, der durch ein ALD-Verfahren ausgebildet ist, in einigen Fällen Verunreinigungen, wie z. B. Kohlenstoff, in größerer Menge als ein Film, der durch ein anderes Abscheidungsverfahren bereitgestellt wird. Es sei angemerkt, dass Verunreinigungen durch Röntgenphotoelektronenspektroskopie (X-ray photoelectron spectroscopy: XPS) quantifiziert werden können.
  • Im Unterschied zu einem Abscheidungsverfahren, bei dem Teilchen, die von einem Target oder dergleichen abgegeben/abgetrennt werden, abgeschieden werden, sind ein CVD-Verfahren und ein ALD-Verfahren Abscheidungsverfahren, bei denen ein Film durch eine Reaktion an einer Oberfläche eines Gegenstandes ausgebildet wird. Daher sind ein CVD-Verfahren und ein ALD-Verfahren Abscheidungsverfahren, die weniger wahrscheinlich von der Form eines Gegenstandes beeinflusst werden und eine vorteilhafte Stufenabdeckung ermöglichen. Insbesondere ermöglicht ein ALD-Verfahren eine ausgezeichnete Stufenabdeckung und eine ausgezeichnete Gleichmäßigkeit der Dicke und kann beispielsweise zum Bedecken einer Oberfläche einer Öffnung mit einem hohen Seitenverhältnis vorteilhaft verwendet werden. Im Gegensatz dazu weist ein ALD-Verfahren eine relativ niedrige Abscheidungsrate auf; daher ist es in einigen Fällen vorzuziehen, dass ein ALD-Verfahren mit einem weiteren Abscheidungsverfahren mit einer hohen Abscheidungsrate, wie z. B. einem CVD-Verfahren, kombiniert wird.
  • Bei einem CVD-Verfahren und einem ALD-Verfahren kann die Zusammensetzung eines auszubildenden Films durch ein Verhältnis der Durchflussrate der Quellengase gesteuert werden. Beispielsweise kann durch ein CVD-Verfahren und ein ALD-Verfahren ein Film mit einer bestimmten Zusammensetzung in Abhängigkeit von einem Verhältnis der Durchflussrate der Quellengase ausgebildet werden. Außerdem kann beispielsweise mittels eines CVD-Verfahrens und eines ALD-Verfahrens ein Film ausgebildet werden, dessen Zusammensetzung sich stetig ändert, indem das Verhältnis der Durchflussrate der Quellengase während der Ausbildung des Films geändert wird. In dem Fall, in dem der Film ausgebildet wird, während das Verhältnis der Durchflussrate der Quellengase geändert wird, kann im Vergleich zu dem Fall, in dem der Film unter Verwendung einer Vielzahl von Abscheidungskammern ausgebildet wird, die Zeit, die zur Filmausbildung benötigt wird, verringert werden, da die Zeit, die zum Übertragen und zum Regulieren des Drucks benötigt wird, wegfällt. Daher kann die Produktivität einer Halbleitervorrichtung in einigen Fällen erhöht werden.
  • Bei dieser Ausführungsform wird Siliziumnitrid als Isolator 214 durch ein CVD-Verfahren ausgebildet. Indem auf diese Weise für den Isolator 214 ein Isolator, der Kupfer mit geringerer Wahrscheinlichkeit durchlässt, wie z. B. Siliziumnitrid, verwendet wird, kann auch im Falle der Verwendung eines Metalls, das leicht diffundiert, wie z. B. Kupfer, für einen Leiter, der unter dem Isolator 214 bereitgestellt wird (nicht dargestellt), verhindert werden, dass das Metall in Schichten oberhalb des Isolators 214 diffundiert.
  • Als Nächstes wird der Isolator 216 über dem Isolator 214 ausgebildet. Der Isolator 216 kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden.
  • Dann werden Öffnungen in dem Isolator 216 derart ausgebildet, dass sie den Isolator 214 erreichen. Beispiele für die Öffnungen umfassen Nuten und Schlitze. Bereiche, in denen die Öffnungen ausgebildet werden, können als Öffnungsabschnitte bezeichnet werden. Die Öffnungen können durch Nassätzen ausgebildet werden; jedoch wird Trockenätzen zur Mikrostrukturierung bevorzugt. Der Isolator 214 ist vorzugsweise ein Isolator, der als Ätzstoppfilm beim Ausbilden der Nut durch Ätzen des Isolators dient, der zu dem Isolator 216 wird. In dem Fall, in dem beispielsweise ein Siliziumoxidfilm als Isolator 216 verwendet wird, in dem die Nut ausgebildet werden soll, wird der Isolator 214 vorzugsweise ausgebildet, indem ein Siliziumnitridfilm, ein Aluminiumoxidfilm oder ein Hafniumoxidfilm verwendet wird.
  • Nach dem Ausbilden der Öffnung wird ein leitender Film, der zu dem Leiter 205 wird, ausgebildet. Der leitende Film enthält vorzugsweise einen Leiter, der eine Funktion zum Verhindern des Durchgangs von Sauerstoff aufweist. Beispielsweise kann Tantalnitrid, Wolframnitrid oder Titannitrid verwendet werden. Alternativ kann auch ein mehrschichtiger Film verwendet werden, der Tantal, Wolfram, Titan, Molybdän, Aluminium, Kupfer oder eine Molybdän-Wolframlegierung enthält. Der leitende Film, der zu dem Leiter 205 wird, kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder ähnliches ausgebildet werden.
  • In dieser Ausführung hat der leitende Film, der zu dem Leiter 205 wird, eine mehrschichtige Struktur. Zuerst wird Tantalnitrid durch ein Sputterverfahren ausgebildet und dann wird Titannitrid darüber ausgebildet. Durch Verwendung eines solchen Metallnitrids für eine untere Schicht des leitenden Films, der zu dem Leiter 205 wird, kann verhindert werden, dass ein Metall aus dem Leiter 205 nach außen diffundiert, selbst wenn ein Metall, das leicht diffundiert, wie z. B. Kupfer, für eine obere Schicht des leitenden Films, der zu dem Leiter 205 wird und nachstehend beschrieben wird, verwendet wird.
  • Als Nächstes wird die obere Schicht des leitenden Films ausgebildet, der zu dem Leiter 205 wird. Der leitende Film kann durch ein Plattierungsverfahren, ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden. Bei dieser Ausführungsform wird als obere Schicht des leitenden Films, der zu dem Leiter 205 wird, ein niederohmiges leitendes Material, wie z. B. Kupfer, ausgebildet.
  • Als Nächstes werden durch chemisch-mechanisches Polieren (CMP-Behandlung) eine obere Schicht des leitenden Films, der zu dem Leiter 205 wird, und eine untere Schicht des leitenden Films, der zu dem Leiter 205 wird, teilweise entfernt, so dass der Isolator 216 freigelegt wird. Infolgedessen verbleibt der leitende Film als Leiter 205 nur in der Öffnung. Auf diese Weise kann der Leiter 205 mit einer flachen Oberseite ausgebildet werden. Es sei angemerkt, dass die CMP-Behandlung einen Teil des Isolators 216 entfernen kann (siehe 4).
  • Nachfolgend wird ein anderes als das oben beschriebene Verfahren zur Ausbildung des Leiters 205 beschrieben.
  • Ein leitender Film, der zu dem Leiter 205 wird, wird über dem Isolator 214 ausgebildet. Der leitende Film, der zu dem Leiter 205 wird, kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder ähnliches ausgebildet werden. Der leitende Film, der zu dem Leiter 205 wird, kann eine mehrschichtige Schicht sein. In dieser Ausführung wird Wolfram als leitender Film, der zu dem Leiter 205 wird, abgeschieden.
  • Als Nächstes wird der leitende Film, der zu dem Leiter 205 wird, durch ein Lithographieverfahren verarbeitet, so dass der Leiter 205 ausgebildet wird.
  • Bei dem Lithographieverfahren wird zuerst ein Fotolack durch eine Maske belichtet. Als Nächstes wird ein belichteter Bereich unter Verwendung einer Entwicklerlösung entfernt oder er bleibt übrig, so dass eine Fotolackmaske ausgebildet wird. Dann wird eine Ätzbehandlung durch die Fotolackmaske durchgeführt, wodurch ein Leiter, ein Halbleiter, ein Isolator oder dergleichen zu einer gewünschten Form verarbeitet werden kann. Die Fotolackmaske kann ausgebildet werden, indem beispielsweise der Fotolack unter Verwendung von KrF-Excimerlaserlicht, ArF-Excimerlaserlicht, extrem ultraviolettem (EUV-) Licht oder dergleichen belichtet wird. Alternativ kann eine Flüssigkeitsimmersionstechnik zum Einsatz kommen, bei der ein Abschnitt zwischen einem Substrat und einer Projektionslinse mit einer Flüssigkeit (z. B. Wasser) gefüllt wird, um eine Belichtung durchzuführen. Anstelle des vorstehend beschriebenen Lichts kann ein Elektronenstrahl oder ein Ionenstrahl verwendet werden. Es sei angemerkt, dass im Falle der Verwendung eines Elektronenstrahls oder eines Ionenstrahls keine Maske notwendig ist. Es sei angemerkt, dass eine Trockenätzbehandlung, wie z. B. eine Aschung, oder eine Nassätzbehandlung zum Entfernen der Fotolackmaske verwendet werden kann. Alternativ kann eine Nassätzbehandlung nach einer Trockenätzbehandlung durchgeführt werden. Als weitere Alternative kann eine Trockenätzbehandlung nach einer Nassätzbehandlung durchgeführt werden.
  • Eine Hartmaske, die aus einem Isolator oder einem Leiter ausgebildet wird, kann anstelle der Fotolackmaske verwendet werden. In dem Fall, in dem eine Hartmaske verwendet wird, kann eine Hartmaske mit einer gewünschten Form ausgebildet werden, indem ein Isolierfilm oder ein leitender Film, der als Material der Hartmaske dient, über dem leitenden Film, der zu dem leitenden Film 205 wird, ausgebildet wird, eine Fotolackmaske darüber ausgebildet wird und dann das Material der Hartmaske geätzt wird. Das Ätzen des leitenden Films, der zu dem Leiter 205 wird, kann nach dem Entfernen der Fotolackmaske oder ohne Entfernung dieser durchgeführt werden. Im letzteren Fall kann die Fotolackmaske während des Ätzens entfernt werden. Die Hartmaske kann auch durch Ätzen entfernt werden, nachdem der leitende Film, der zu dem leitenden Film 205 wird, geätzt worden ist. Im Gegensatz dazu wird die Hartmaske in dem Fall, in dem das Material der Hartmaske den folgenden Prozess nicht beeinflusst oder in dem folgenden Prozess genutzt werden kann, nicht notwendigerweise entfernt.
  • Als Trockenätzeinrichtung kann eine kapazitiv gekoppelte Plasma- (Capacitively Coupled Plasma (CCP-)) Ätzeinrichtung, die parallele Plattenelektroden beinhaltet, verwendet werden. Die kapazitiv gekoppelte Plasma-Ätzeinrichtung, die die parallelen Plattenelektroden beinhaltet, kann eine Struktur aufweisen, bei der ein Hochfrequenz-Strom an eine der parallelen Plattenelektroden angelegt wird. Alternativ kann eine Struktur, bei der unterschiedliche Hochfrequenz-Ströme an eine der parallelen Plattenelektroden angelegt werden, zum Einsatz kommen. Alternativ kann eine Struktur, bei der Hochfrequenz-Ströme mit der gleichen Frequenz an die parallelen Plattenelektroden angelegt werden, zum Einsatz kommen. Alternativ kann eine Struktur, bei der Hochfrequenz-Ströme mit unterschiedlichen Frequenzen an die parallelen Plattenelektroden angelegt werden, zum Einsatz kommen. Alternativ kann eine Trockenätzeinrichtung, die eine hochdichte Plasmaquelle umfasst, verwendet werden. Als Trockenätzeinrichtung, die eine hochdichte Plasmaquelle umfasst, kann beispielsweise eine induktiv gekoppelte Plasma- (Inductively Coupled Plasma (ICP-)) Ätzeinrichtung verwendet werden.
  • Als Nächstes wird ein Isolierfilm, der zum Isolator 216 wird, über dem Isolator 214 und dem Leiter 205 ausgebildet. Der Isolierfilm, der zum Isolator 216 wird, kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden. Bei dieser Ausführungsform wird Siliziumoxid als Isolierfilm, der zu dem Isolator 216 wird, durch ein CVD-Verfahren ausgebildet.
  • Hier ist die Dicke des Isolierfilms, der zu dem Isolator 216 wird, vorzugsweise größer als oder ebenso groß wie die Dicke des Leiters 205. Wenn beispielsweise die Dicke des Leiters 205 1 ist, ist die Dicke des Isolierfilms, der zu dem Isolator 216 wird, größer als oder gleich 1 und kleiner als oder gleich 3. Bei dieser Ausführungsform ist die Dicke des Leiters 205 150 nm und die Dicke des Isolierfilms, der zu dem Isolator 216 wird, ist 350 nm.
  • Dann wird der Isolierfilm, der zum Isolator 216 wird, einer CMP-Behandlung unterzogen, wobei ein Teil des Isolierfilms, der zum Isolator 216 wird, entfernt wird, so dass eine Oberfläche des Leiters 205 freigelegt wird. Auf diese Weise können der Leiter 205 und der Isolator 216 mit flachen Oberseiten ausgebildet werden. Dieses Verfahren unterscheidet sich vom vorstehend beschriebenen Verfahren zum Ausbilden des Leiters 205.
  • Als Nächstes wird der Isolator 222 über dem Isolator 216 und dem Leiter 205 ausgebildet. Als Isolator 222 wird vorzugsweise ein Isolator ausgebildet, der Oxid/e von Aluminium und/oder Hafnium enthält. Es sei angemerkt, dass vorzugsweise Aluminiumoxid, Hafniumoxid, ein Oxid, das Aluminium und Hafnium enthält (Hafniumaluminat), oder dergleichen für den Isolator verwendet wird, der Oxid/e von Aluminium und/oder Hafnium enthält. Der Isolator, der Oxid/e von Aluminium und/oder Hafnium enthält, weist eine Sperreigenschaft gegen Sauerstoff, Wasserstoff und Wasser auf. Wenn der Isolator 222 eine Sperreigenschaft gegen Wasserstoff und Wasser aufweist, diffundieren Wasserstoff und Wasser, welche in Strukturteilen in der Nähe des Transistors 200 enthalten sind, nicht über den Isolator 222 in den Transistor 200, und es kann eine Erzeugung von Sauerstofffehlstellen in dem Oxid 230 verhindert werden.
  • Der Isolator 222 kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden.
  • Als Nächstes wird ein Isolierfilm 224A über dem Isolator 222 ausgebildet. Der Isolierfilm 222A kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden.
  • Anschließend wird vorzugsweise eine Wärmebehandlung durchgeführt. Die Wärmebehandlung kann bei einer Temperatur von höher als oder gleich 250 °C und niedriger als oder gleich 650 °C, bevorzugt höher als oder gleich 300 °C und niedriger als oder gleich 500 °C, stärker bevorzugt höher als oder gleich 320 °C und niedriger als oder gleich 450 °C durchgeführt werden. Es sei angemerkt, dass die Wärmebehandlung in einer Stickstoffatmosphäre, einer Inertgasatmosphäre oder einer Atmosphäre durchgeführt wird, die ein Oxidationsgas mit 10 ppm oder mehr, 1 % oder mehr, oder 10 % oder mehr enthält. Die Wärmebehandlung kann unter reduziertem Druck durchgeführt werden. Alternativ kann die Wärmebehandlung auf die folgende Weise durchgeführt werden: Eine Wärmebehandlung wird in einer Stickstoffatmosphäre oder einer Inertgasatmosphäre durchgeführt, und dann wird eine weitere Wärmebehandlung in einer Atmosphäre, die ein Oxidationsgas mit 10 ppm oder mehr, 1 % oder mehr, oder 10 % oder mehr enthält, durchgeführt, um abgegebenen Sauerstoff zu kompensieren.
  • Bei dieser Ausführungsform wird eine Behandlung eine Stunde lang in einer Stickstoffatmosphäre bei 400 °C durchgeführt, und sukzessiv wird eine weitere Behandlung eine Stunde lang in einer Sauerstoffatmosphäre bei 400 °C durchgeführt. Durch die vorstehende Wärmebehandlung können Verunreinigungen, wie z. B. Wasser und Wasserstoff, die in dem Isolierfilm 224A enthalten sind, entfernt werden.
  • Eine Wärmebehandlung kann nach der Ausbildung des Isolators 222 durchgeführt werden. Für die Wärmebehandlung können die Bedingungen für die vorstehende Wärmebehandlung verwendet werden.
  • Hier kann, um einen Sauerstoffüberschussbereich in dem Isolierfilm 224A auszubilden, eine Plasmabehandlung unter Verwendung von Sauerstoff unter reduziertem Druck durchgeführt werden. Die Plasmabehandlung unter Verwendung von Sauerstoff wird vorzugsweise zum Beispiel mit einer Einrichtung durchgeführt, die eine Stromquelle zum Erzeugen von hochdichtem Plasma unter Verwendung von Mikrowellen beinhaltet. Alternativ kann eine Stromquelle zum Anlegen einer Hochfrequenz (HF) an eine Seite des Substrats bereitgestellt werden. Die Verwendung des hochdichten Plasmas ermöglicht, dass hochdichte Sauerstoffradikale gebildet werden, und das Anlegen der HF an die Substratseite ermöglicht, dass Sauerstoffradikale, die durch das hochdichte Plasma erzeugt werden, in effizienter Weise dem Isolierfilm 224A zugeführt werden. Alternativ kann, nachdem eine Plasmabehandlung unter Verwendung eines Inertgases mit der Einrichtung durchgeführt worden ist, eine Plasmabehandlung unter Verwendung von Sauerstoff durchgeführt werden, um abgegebenen Sauerstoff zu kompensieren. Es sei angemerkt, dass Verunreinigungen, wie z. B. Wasser und Wasserstoff, die in dem Isolierfilm 224A enthalten sind, entfernt werden können, indem die Bedingungen für die Plasmabehandlung angemessen ausgewählt werden. In diesem Fall wird die Wärmebehandlung nicht notwendigerweise durchgeführt.
  • Aluminiumoxid kann z. B. durch ein Sputterverfahren über dem Isolierfilm 224A abgeschieden und dann einer CMP-Behandlung unterzogen werden, bis der Isolierfilm 224A freigelegt ist. Durch die CMP-Behandlung kann die Oberfläche des Isolierfilms 224A planarisiert und geglättet werden. Wenn die CMP-Behandlung an dem über dem Isolierfilm 224A bereitgestellten Aluminiumoxid durchgeführt wird, ist der Endpunkt der CMP-Behandlung leicht zu erkennen. Ein Teil des Isolierfilms 224A kann durch die CMP-Behandlung poliert werden, so dass die Dicke des Isolierfilms 224A reduziert werden kann; die Dicke des Isolierfilms 224A kann somit zum Zeitpunkt der Abscheidung des Isolierfilms 224A angepasst werden. Das Planarisieren und Glätten der Oberfläche des Isolierfilms 224A kann manchmal die Bedeckung mit einem später abgeschiedenen Oxid sowie die Ausbeute der Halbleitervorrichtung verbessern. Aluminiumoxid wird vorzugsweise durch ein Sputterverfahren über dem Isolierfilm 224A abgeschieden, wobei in diesem Fall dem Isolierfilm 224A Sauerstoff zugeführt werden kann.
  • Als Nächstes werden die Oxidfilme 230A und 230B in dieser Reihenfolge über dem Isolierfilm 224 ausgebildet (siehe 4A bis 4C). Es sei angemerkt, dass die Oxidfilme vorzugsweise sukzessiv ausgebildet werden, ohne dabei der Luft ausgesetzt zu werden. Wenn die Oxidfilme ausgebildet werden, ohne dabei der Luft ausgesetzt zu werden, kann verhindert werden, dass sich Verunreinigungen oder Feuchtigkeit in der Luft an den Oxidfilm 230A und den Oxidfilm 230B heften, so dass eine Grenzfläche zwischen dem Oxidfilm 230A und dem Oxidfilm 230B sowie die Umgebung der Grenzfläche sauber gehalten werden können.
  • Der Oxidfilm 230A und der Oxidfilm 230B können durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden.
  • In dem Fall, in dem der Oxidfilm 230A und der Oxidfilm 230B beispielsweise durch ein Sputterverfahren ausgebildet werden, wird Sauerstoff oder ein Gasgemisch aus Sauerstoff und einem Edelgas als Sputtergas verwendet. Durch Erhöhung des Anteils an Sauerstoff im Sputtergas kann die Menge an überschüssigem Sauerstoff in dem abzuscheidenden Oxidfilm leicht erhöht werden. In dem Fall, in dem der vorstehende Oxidfilm durch ein Sputterverfahren ausgebildet wird, kann das vorstehende Target aus einem In-M-Zn-Oxid verwendet werden.
  • Insbesondere wird während der Ausbildung des Oxidfilms 230A ein Teil des Sauerstoffs, der in dem Sputtergas enthalten ist, in einigen Fällen dem Isolierfilm 224A zugeführt. Deshalb ist der Anteil an Sauerstoff in dem Sputtergas des Oxidfilms 230A vorzugsweise 70 % oder höher, bevorzugt 80 % oder höher, stärker bevorzugt 100 %.
  • In dem Fall, in dem der Oxidfilm 230B durch ein Sputterverfahren ausgebildet wird, wird ein sauerstoffarmer Oxidhalbleiter ausgebildet, wenn der Anteil an Sauerstoff in dem Sputtergas höher als oder gleich 1 % und niedriger als oder gleich 30 %, bevorzugt höher als oder gleich 5 % und niedriger als oder gleich 20 % ist. Ein Transistor, bei dem ein sauerstoffarmer Oxidhalbleiter für einen Kanalbildungsbereich verwendet wird, kann eine relativ hohe Feldeffektbeweglichkeit aufweisen.
  • Bei dieser Ausführungsform wird der Oxidfilm 230A durch ein Sputterverfahren unter Verwendung eines Targets mit einem Atomverhältnis von In:Ga:Zn = 1:1:0,5 (2:2:1) oder 1:3:4 ausgebildet. Der Oxidfilm 230B wird durch ein Sputterverfahren unter Verwendung eines Targets mit einem Atomverhältnis von In:Ga:Zn = 4:2:4,1 oder 1:1:1 ausgebildet. Es sei angemerkt, dass jeder der Oxidfilme vorzugsweise durch geeignete Auswahl der Filmausbildungsbedingungen und eines Atomverhältnisses ausgebildet wird, um die für das Oxid 230 erforderlichen Eigenschaften aufzuweisen.
  • Als Nächstes kann eine Wärmebehandlung durchgeführt werden. Für die Wärmebehandlung können die Bedingungen für die vorstehende Wärmebehandlung verwendet werden. Durch die Wärmebehandlung können Verunreinigungen, wie z. B. Wasser und Wasserstoff, die in dem Oxidfilm 230A und dem Oxidfilm 230B enthalten sind, entfernt werden. Bei dieser Ausführungsform wird eine Behandlung eine Stunde lang in einer Stickstoffatmosphäre bei 400 °C durchgeführt, und sukzessiv wird eine weitere Behandlung eine Stunde lang in einer Sauerstoffatmosphäre bei 400 °C durchgeführt.
  • Dann wird ein Oxidfilm 243A über dem Oxidfilm 230B ausgebildet. Der Oxidfilm 243A kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder ähnliches ausgebildet werden. Das Atomverhältnis von Ga zu In in dem Oxidfilm 243A ist vorzugsweise größer als das in dem Oxidfilm 230B. In dieser Ausführungsform wird der Oxidfilm 243A unter Verwendung eines Targets mit einem Atomverhältnis von In:Ga:Zn = 1:3:4 durch ein Sputterverfahren ausgebildet. Dann wird ein leitender Film 242A über dem Oxidfilm 243A ausgebildet. Der leitende Film 242A kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder ähnliches ausgebildet werden (siehe 4).
  • Als Nächstes werden der Oxidfilm 230A, der Oxidfilm 230B, der Oxidfilm 243A und der leitende Film 242A zu Inselformen verarbeitet, so dass das Oxid 230a, das Oxid 230b, eine Oxidschicht 243B und eine leitende Schicht 242B ausgebildet werden (siehe 5). Es sei angemerkt, dass in diesem Schritt (obwohl nicht dargestellt) die Dicke des Isolierfilms 224A in einem Bereich, der sich nicht mit dem Oxid 230a überlappt, in einigen Fällen reduziert wird.
  • Hier werden das Oxid 230a, das Oxid 230b, die Oxidschicht 243B und die leitende Schicht 242B derart ausgebildet, dass sie sich zumindest teilweise mit dem Leiter 205 überlappen. Es ist vorzuziehen, dass die Seitenflächen des Oxids 230a, des Oxids 230b, der Oxidschicht 243B und der leitenden Schicht 242B im Wesentlichen senkrecht zur Oberseite des Isolators 222 verlaufen. Wenn die Seitenflächen des Oxids 230a, des Oxids 230b, der Oxidschicht 243B und der leitenden Schicht 242B im Wesentlichen senkrecht zur Oberseite des Isolators 222 verlaufen, kann eine Vielzahl von Transistoren 200 in einem kleineren Bereich und mit einer höheren Dichte bereitgestellt werden. Der Winkel, der zwischen den Seitenflächen des Oxids 230a, des Oxids 230b, der Oxidschicht 243B und der leitenden Schicht 242B und der Oberseite des Isolators 222 gebildet wird, kann ein spitzer Winkel sein. In diesem Fall ist der Winkel, der zwischen den Seitenflächen des Oxids 230a, des Oxids 230b, der Oxidschicht 243B und der leitenden Schicht 242B und der Oberseite des Isolators 222 gebildet wird, vorzugsweise größer als oder gleich 60° und kleiner als 70°. Mit einer solchen Form kann in einem späteren Schritt die Bedeckung mit dem Isolator 272 und dergleichen verbessert werden, so dass Defekte wie ein Hohlraum reduziert werden können.
  • Es gibt eine gekrümmte Oberfläche zwischen der Seitenfläche und der Oberseite der leitenden Schicht 242B. Das heißt, ein Endabschnitt der Seitenfläche und ein Endabschnitt der Oberseite sind vorzugsweise gekrümmt (im Folgenden wird eine solche gekrümmte Form auch als abgerundete Form bezeichnet). Der Krümmungsradius der gekrümmten Oberfläche am Endabschnitt der leitenden Schicht 242B ist größer als oder gleich 3 nm und kleiner als oder gleich 10 nm, vorzugsweise größer als oder gleich 5 nm und kleiner als oder gleich 6 nm. Wenn die Endabschnitte nicht winklig sind, wird die Bedeckung mit Filmen, die in den folgenden Abscheidungsschritten ausgebildet werden, verbessert.
  • Es sei angemerkt, dass die Oxidfilme und der leitende Film durch ein Lithographieverfahren verarbeitet werden können. Die Verarbeitung kann mit einem Trockenätzverfahren oder einem Nassätzverfahren durchgeführt werden. Ein Trockenätzverfahren eignet sich für die Mikrofabrikation.
  • Dann wird der Isolierfilm 272A über dem Isolator 224, dem Oxid 230a, dem Oxid 230b, der Oxidschicht 243B und der leitenden Schicht 242B ausgebildet (siehe 6).
  • Der Isolierfilm 272A kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder ähnliches abgeschieden werden. Der Isolierfilm 272A ist vorzugsweise ein Isolierfilm, der die Funktion hat, das Eindringen von Sauerstoff zu verhindern. Zum Beispiel kann Aluminiumoxid, Siliziumnitrid, Siliziumoxid oder Galliumoxid durch ein Sputterverfahren oder ein ALD-Verfahren ausgebildet werden.
  • Dann wird ein Isolierfilm 273A über dem Isolierfilm 272A ausgebildet. Der Isolierfilm 273A kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder ähnliches ausgebildet werden. Zum Beispiel wird eine Aluminiumoxidschicht vorzugsweise durch ein ALD-Verfahren ausgebildet. In dieser Ausführungsform wird Aluminiumoxid durch ein ALD-Verfahren ausgebildet (siehe 6). Es sei angemerkt, dass eine Struktur ohne den Isolierfilm 273A verwendet werden kann.
  • Dann wird ein Isolierfilm, der zum Isolator 280 wird, über dem Isolierfilm 273A ausgebildet. Der Isolierfilm, der zum Isolator 280 wird, kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder ähnliches ausgebildet werden. Als Nächstes wird der Isolierfilm, der zum Isolator 280 wird, einer CMP-Behandlung unterzogen, so dass der Isolator 280 mit einer flachen Oberseite ausgebildet wird (siehe 7).
  • Als Nächstes werden ein Teil des Isolators 280, ein Teil des Isolierfilms 273A, ein Teil des Isolierfilms 272A, ein Teil der Oxidschicht 243B, ein Teil der leitenden Schicht 242B und ein Teil des Isolierfilms 224A verarbeitet, um eine Öffnung zu bilden, die das Oxid 230b erreicht. Die Öffnung wird vorzugsweise derart ausgebildet, dass sie sich mit dem Leiter 205 überlappt. Das Oxid 243a, das Oxid 243b, der Leiter 242a, der Leiter 242b, der Isolator 224, der Isolator 272 und der Isolator 273 werden durch Ausbilden der Öffnung ausgebildet (siehe 7).
  • Alternativ können ein Teil des Isolators 280, ein Teil des Isolierfilms 273A, ein Teil des Isolierfilms 272A, ein Teil der Oxidschicht 243B, ein Teil der leitenden Schicht 242B, und ein Teil des Isolierfilms 224A unter verschiedenen Bedingungen verarbeitet werden. Zum Beispiel kann ein Teil des Isolators 280 durch ein Trockenätzverfahren, ein Teil des Isolierfilms 273A durch ein Nassätzverfahren, ein Teil des Isolierfilms 272A, ein Teil der Oxidschicht 243B, ein Teil der leitenden Schicht 242B und ein Teil des Isolierfilms 224A durch ein Trockenätzverfahren verarbeitet werden.
  • In einigen Fällen führen die bis dato durchgeführten Behandlungen wie das Trockenätzen zur Anhaftung oder Diffusion von Verunreinigungen infolge eines Ätzgases oder ähnlichem an einer Oberfläche bzw. ins Innere des Oxids 230a, des Oxids 230b oder ähnlichem. Beispiele für die Verunreinigungen sind Fluor und Chlor.
  • Zur Entfernung der Verunreinigungen wird eine Reinigung durchgeführt. Beispiele für das Reinigungsverfahren sind eine Nassreinigung mit einer Reinigungslösung oder ähnlichem, eine Plasmabehandlung mit Plasma, eine Reinigung durch Wärmebehandlung, und eine geeignete Kombination dieser Reinigungsverfahren.
  • Die Nassreinigung kann mit einer wässrigen Lösung durchgeführt werden, in der Oxalsäure, Phosphorsäure, Ammoniakwasser, Flusssäure oder ähnliches mit kohlensäurehaltigem Wasser oder reinem Wasser verdünnt wird. Alternativ kann eine Ultraschallreinigung mit reinem Wasser oder kohlensäurehaltigem Wasser durchgeführt werden.
  • Als Nächstes kann eine Wärmebehandlung durchgeführt werden. Die Wärmebehandlung kann unter reduziertem Druck durchgeführt werden, und ein Oxidfilm 230C kann sukzessiv ohne Lufteinwirkung ausgebildet werden. Die Behandlung entfernt Feuchtigkeit und Wasserstoff, die an der Oberfläche des Oxids 230b und dergleichen adsorbiert wurden, und reduziert die Feuchtigkeits- und Wasserstoffkonzentration in den Oxiden 230a und 230b. Die Temperatur der Wärmebehandlung ist vorzugsweise höher als oder gleich 100 °C und niedriger als oder gleich 400 °C. In dieser Ausführungsform beträgt die Temperatur der Wärmebehandlung 200 °C (siehe 8).
  • Es ist vorzuziehen, dass der Oxidfilm 230C in Kontakt mit mindestens einem Teil der Seitenfläche des Oxids 230a, einem Teil der Seitenfläche und der Oberseite des Oxids 230b, einem Teil der Seitenflächen des Oxids 243, einem Teil der Seitenflächen des Leiters 242, der Seitenfläche des Isolators 272, der Seitenfläche des Isolators 273 und der Seitenfläche des Isolators 280 vorgesehen ist. Wenn der Leiter 242 von dem Oxid 243, dem Isolator 272 und dem Oxidfilm 230C umgeben ist, kann eine Abnahme der Leitfähigkeit des Leiters 242 aufgrund von einer Oxidation in einem späteren Schritt unterdrückt werden.
  • Der Oxidfilm 230C kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder ähnliches ausgebildet werden. Das Atomverhältnis von Ga zu In in dem Oxidfilm 230C ist vorzugsweise größer als das in dem Oxidfilm 230B. In dieser Ausführungsform wird der Oxidfilm 230C unter Verwendung eines Targets mit einem Atomverhältnis von In:Ga:Zn = 1:3:4 durch ein Sputterverfahren ausgebildet.
  • Der Oxidfilm 230C kann eine mehrschichtige Struktur aufweisen. Zum Beispiel kann der Oxidfilm 230C durch ein Sputterverfahren ausgebildet werden, bei dem ein Target mit einem Atomverhältnis von In:Ga:Zn = 1:3:4, gefolgt von einem Target mit einem Atomverhältnis von In:Ga:Zn = 4:2:4,1, verwendet wird.
  • Ein Teil des im Sputtergas enthaltenen Sauerstoffs wird manchmal während der Ausbildung des Oxidfilms 230C den Oxiden 230a und 230b zugeführt. Daher beträgt der Sauerstoffanteil im Sputtergas für den Oxidfilm 230C vorzugsweise 70 % oder mehr, vorzugsweise 80 % oder mehr, noch mehr bevorzugt 100 %.
  • Als Nächstes kann eine Wärmebehandlung durchgeführt werden. Die Wärmebehandlung kann unter reduziertem Druck durchgeführt werden, und ein Isolierfilm 250A kann sukzessiv ohne Lufteinwirkung ausgebildet werden. Durch eine solche Behandlung können Feuchtigkeit und Wasserstoff, die an der Oberfläche des Oxidfilms 230C und dergleichen adsorbiert sind, entfernt werden, und die Feuchtigkeits- und die Wasserstoffkonzentration in den Oxiden 230a und 230b und dem Oxidfilm 230C kann reduziert werden. Die Temperatur der Wärmebehandlung ist vorzugsweise höher als oder gleich 100 °C und niedriger als oder gleich 400 °C (siehe 9).
  • Der Isolierfilm 250A kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder ähnliches hergestellt werden. Als Isolierfilm 250A wird ein Siliziumoxynitridfilm vorzugsweise durch ein CVD-Verfahren ausgebildet. Die Ausbildungstemperatur des Isolierfilms 250A ist vorzugsweise höher als oder gleich 350 °C und niedriger als 450 °C, besonders bevorzugt etwa 400 °C. Wenn der Isolierfilm 250A bei 400 °C ausgebildet wird, kann ein Isolator mit wenigen Verunreinigungen ausgebildet werden.
  • Als Nächstes werden ein leitender Film 260Aa und ein leitender Film 260Ab ausgebildet. Der leitende Film 260Aa und der leitende Film 260Ab können durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder ähnliches ausgebildet werden. Vorzugsweise wird z. B. ein CVD-Verfahren verwendet. In dieser Ausführungsform wird der leitende Film 260Aa durch ein ALD-Verfahren und der leitende Film 260Ab durch ein CVD-Verfahren ausgebildet (siehe 10).
  • Dann werden der Oxidfilm 230C, der Isolierfilm 250A und die leitenden Filme 260Aa und 260Ab durch eine CMP-Behandlung poliert, bis der Isolator 280 freigelegt ist, wodurch das Oxid 230c, der Isolator 250 und der Leiter 260 (die Leiter 260a und 260b) ausgebildet werden (siehe 11).
  • Wenn der Leiter 242 von dem Oxid 243, dem Isolator 272 und dem Oxid 230c umgeben ist, kann eine Abnahme der Leitfähigkeit des Leiters 242 durch Oxidation unterdrückt werden.
  • Als Nächstes kann eine Wärmebehandlung durchgeführt werden. In dieser Ausführung wird eine Wärmebehandlung bei 400 °C in einer Stickstoffatmosphäre eine Stunde lang durchgeführt. Die Wärmebehandlung kann die Feuchtigkeitskonzentration und die Wasserstoffkonzentration in den Isolatoren 250 und 280 reduzieren.
  • Als Nächstes kann ein Isolierfilm, der zum Isolator 282 wird, über dem Leiter 260, dem Oxid 230c, dem Isolator 250 und dem Isolator 280 ausgebildet werden. Der Isolierfilm, der zum Isolator 282 wird, kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder ähnliches ausgebildet werden. Aluminiumoxid wird vorzugsweise z. B. durch ein Sputterverfahren als Isolierfilm, der zum Isolator 280 wird, abgeschieden. Die Ausbildung des Isolators 282 in Kontakt mit der Oberseite des Leiters 260 ist vorzuziehen, da sie die Absorption von im Isolator 280 enthaltenem Sauerstoff vom Leiter 260 bei einer späteren Wärmebehandlung hemmt (siehe 11).
  • Als Nächstes kann eine Wärmebehandlung durchgeführt werden. In dieser Ausführung wird eine Wärmebehandlung bei 400 °C in einer Stickstoffatmosphäre eine Stunde lang durchgeführt. Durch die Wärmebehandlung kann dem Isolator 280 Sauerstoff, der durch Ausbildung des Isolators 282 hinzugefügt worden ist, injiziert werden. Zusätzlich kann der Sauerstoff in das Oxid 230a und das Oxid 230b durch das Oxid 230c injiziert werden.
  • Dann wird ein Isolator, der zum Isolator 274 wird, über dem Isolator 282 ausgebildet. Der Isolierfilm, der zum Isolator 274 wird, kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder ähnliches ausgebildet werden (siehe 11).
  • Als Nächstes kann ein Isolierfilm, der zum Isolator 281 wird, über dem Isolator 274 ausgebildet werden. Der Isolierfilm, der zum Isolator 281 wird, kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder ähnliches ausgebildet werden. Siliziumnitrid wird z. B. vorzugsweise als Isolierfilm, der zum Isolator 281 wird, durch ein Sputterverfahren abgeschieden (siehe 11).
  • Als Nächstes werden in den Isolatoren 272, 273, 280, 282, 274 und 281 Öffnungen gebildet, die bis zu den Leitern 242a und 242b reichen. Die Öffnungen können durch ein Lithographieverfahren ausgebildet werden.
  • Als Nächstes wird ein Isolierfilm, der zum Isolator 241 wird, ausgebildet und einer anisotropen Ätzung unterzogen, so dass der Isolator 241 entsteht. Der Isolierfilm kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder ähnliches ausgebildet werden. Der Isolierfilm, der zum Isolator 241 wird, hat vorzugsweise die Funktion, die Übertragung von Verunreinigungen wie Wasser und Wasserstoff sowie von Sauerstoff zu verhindern. Zum Beispiel wird ein Aluminiumoxidfilm oder ein Siliziumnitridfilm vorzugsweise durch ein ALD-Verfahren ausgebildet. Für das anisotrope Ätzen kann z. B. ein Trockenätzverfahren angewandt werden. Die Seitenwandabschnitte der Öffnungen mit einer solchen Struktur können die Übertragung von Sauerstoff von außen und die Oxidation des Leiters 240a und des Leiters 240b, die im nächsten Schritt ausgebildet werden, verhindern. Darüber hinaus kann verhindert werden, dass Verunreinigungen wie Wasser und Wasserstoff aus den Leitern 240a und 240b nach außen diffundieren.
  • Als Nächstes wird ein leitender Film, der zu dem Leiter 240a und dem Leiter 240b wird, ausgebildet. Der leitende Film, der zu dem Leiter 240a und dem Leiter 240b wird, hat vorzugsweise eine mehrschichtige Struktur, die einen Leiter mit einer Funktion zur Unterdrückung der Übertragung von Verunreinigungen wie Wasser und Wasserstoff enthält. Zum Beispiel kann eine mehrschichtige Struktur aus Tantalnitrid, Titannitrid oder dergleichen und Wolfram, Molybdän, Kupfer oder dergleichen verwendet werden. Der leitende Film, der zum Leiter 240 wird, kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder ähnliches ausgebildet werden.
  • Dann wird der leitende Film, der zu dem Leiter 240a und dem Leiter 240b wird, teilweise durch eine CMP-Behandlung entfernt, um den Isolator 281 freizulegen. Infolgedessen verbleibt der leitende Film nur in den Öffnungen, so dass die Leiter 240a und 240b mit flachen Oberseiten ausgebildet werden können (siehe 1). Es sei angemerkt, dass der Isolator 281 in einigen Fällen durch die CMP-Behandlung teilweise entfernt wird.
  • Als Nächstes wird ein leitender Film, der zu dem Leiter 246 wird, ausgebildet. Der leitende Film, der zu dem Leiter 246 wird, kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder ähnliches ausgebildet werden.
  • Als Nächstes wird der leitende Film, der zu dem Leiter 246 wird, durch ein Lithographieverfahren verarbeitet, um den Leiter 246a in Kontakt mit der Oberseite des Leiters 240a und den Leiter 246b in Kontakt mit der Oberseite des Leiters 240b auszubilden (siehe 1).
  • Durch den vorstehend beschriebenen Prozess kann eine Halbleitervorrichtung, die den in 1 gezeigten Transistor 200 beinhaltet, hergestellt werden. Wie in 4 bis 11 dargestellt, kann der Transistor 200 hergestellt werden, indem das bei dieser Ausführungsform beschriebene Herstellungsverfahren der Halbleitervorrichtung verwendet wird.
  • Einer Ausführungsform der vorliegenden Erfindung entsprechend kann eine Halbleitervorrichtung mit hohem Durchlassstrom bereitgestellt werden. Einer Ausführungsform der vorliegenden Erfindung entsprechend kann alternativ eine Halbleitervorrichtung mit hohen Frequenzeigenschaften bereitgestellt werden. Entsprechend einer Ausführungsform der vorliegenden Erfindung kann alternativ eine Halbleitervorrichtung mit vorteilhafter Zuverlässigkeit bereitgestellt werden. Einer Ausführungsform der vorliegenden Erfindung entsprechend kann alternativ eine miniaturisierbare oder in hohem Maße integrierbare Halbleitervorrichtung bereitgestellt werden. Einer Ausführungsform der vorliegenden Erfindung entsprechend kann alternativ eine Halbleitervorrichtung mit vorteilhaften elektrischen Eigenschaften bereitgestellt werden. Einer Ausführungsform der vorliegenden Erfindung entsprechend kann alternativ eine Halbleitervorrichtung mit niedrigem Sperrstrom bereitgestellt werden. Einer Ausführungsform der vorliegenden Erfindung entsprechend kann alternativ eine Halbleitervorrichtung mit niedrigem Stromverbrauch bereitgestellt werden. Einer Ausführungsform der vorliegenden Erfindung entsprechend kann alternativ eine Halbleitervorrichtung mit hoher Produktivität hergestellt werden.
  • Die Strukturen, Verfahren und dergleichen, welche bei dieser Ausführungsform beschrieben worden sind, können gegebenenfalls in Kombination mit beliebigen der Strukturen, Verfahren und dergleichen, welche bei den anderen Ausführungsformen und Beispielen beschrieben werden, verwendet werden.
  • (Ausführungsform 2)
  • Diese Ausführungsform beschreibt eine Ausführungsform der Halbleitervorrichtung anhand von 16 und 17.
  • [Speichervorrichtung 1]
  • 16 stellt ein Beispiel für eine Speichervorrichtung dar, bei der eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung verwendet wird. Eine Speichervorrichtung in 16 beinhaltet einen Transistor 300, einen Transistor 200 und einen Kondensator 100. Der Transistor 200 ist oberhalb des Transistors 300 bereitgestellt, und der Kondensator 100 ist oberhalb des Transistors 300 und des Transistors 200 bereitgestellt. Es sei angemerkt, dass der Transistor 200 der vorstehenden Ausführungsform für den Transistor 200 dieser Ausführungsform verwendet werden kann.
  • Bei dem Transistor 200 handelt es sich um einen Transistor, bei dem ein Kanal in einer Halbleiterschicht, die einen Oxidhalbleiter enthält, gebildet wird. Da der Sperrstrom des Transistors 200 niedrig ist, können, indem der Transistor 200 in der Speichervorrichtung verwendet wird, gespeicherte Daten für eine lange Zeit gehalten werden. Mit anderen Worten: Bei einer derartigen Speichervorrichtung ist ein Aktualisierungsvorgang unnötig oder die Häufigkeit des Aktualisierungsvorgangs äußerst gering, was zu einer ausreichenden Verringerung des Stromverbrauchs führt.
  • Bei der Halbleitervorrichtung in 16 ist eine Leitung 1001 elektrisch mit einer Source des Transistors 300 verbunden. Eine Leitung 1002 ist elektrisch mit einem Drain des Transistors 300 verbunden. Eine Leitung 1003 ist elektrisch mit einem Anschluss von Source und Drain des Transistors 200 verbunden. Eine Leitung 1004 ist elektrisch mit einem ersten Gate des Transistors 200 verbunden. Eine Leitung 1006 ist elektrisch mit einem zweiten Gate des Transistors 200 verbunden. Ein Gate des Transistors 300 und der andere Anschluss von Source und Drain des Transistors 200 sind elektrisch mit einer Elektrode des Kondensators 100 verbunden. Eine Leitung 1005 ist elektrisch mit der anderen Elektrode des Kondensators 100 verbunden.
  • Die in 16 dargestellte Speichervorrichtung wird in einer Matrix angeordnet, wodurch eine Speicherzellenarray ausgebildet werden kann.
  • <Transistor 300>
  • Der Transistor 300 ist über einem Substrat 311 bereitgestellt und beinhaltet einen Leiter 316, der als Gate-Elektrode dient, einen Isolator 315, der als Gate-Isolator dient, einen Halbleiterbereich 313, der ein Teil des Substrats 311 ist, sowie einen niederohmigen Bereich 314a und einen niederohmigen Bereich 314b, die als Source-Bereich und Drain-Bereich dienen. Es kann sich bei dem Transistor 300 um einen p-Kanal-Transistor oder um einen n-Kanal-Transistor handeln.
  • Bei dem in 16 dargestellten Transistor 300 weist der Halbleiterbereich 313 (Teil des Substrats 311), in dem ein Kanal gebildet wird, eine vorspringende (konvexe) Form auf. Ferner ist der Leiter 316 derart bereitgestellt, dass er eine Seitenfläche und eine Oberseite des Halbleiterbereichs 313 bedeckt, wobei der Isolator 315 dazwischen angeordnet ist. Es sei angemerkt, dass für den Leiter 316 ein Material zum Anpassen der Austrittsarbeit verwendet werden kann. Ein derartiger Transistor 300 wird auch als FIN-Transistor bezeichnet, da der vorspringende Abschnitt des Halbleitersubstrats genutzt wird. Ein Isolator, der als Maske zum Ausbilden des vorspringenden Abschnitts dient, kann in Kontakt mit dem oberen Abschnitt des vorspringenden Abschnitts bereitgestellt sein. Obwohl hier der Fall beschrieben wird, in dem der vorspringende Abschnitt durch Verarbeiten eines Teils des Halbleitersubstrats ausgebildet wird, kann ein Halbleiterfilm mit einer vorspringenden Form durch Verarbeiten eines SOI-Substrats ausgebildet werden.
  • Es sei angemerkt, dass der in 16 dargestellte Transistor 300 nur ein Beispiel ist und nicht auf die in 16 dargestellte Struktur beschränkt ist; ein geeigneter Transistor kann entsprechend einer Schaltungsstruktur oder einem Betriebsverfahren verwendet werden.
  • <Kondensator 100>
  • Der Kondensator 100 ist oberhalb des Transistors 200 vorgesehen. Der Kondensator 100 enthält einen Leiter 110, der als erste Elektrode fungiert, einen Leiter 120, der als zweite Elektrode fungiert, und einen Isolator 130, der als Dielektrikum fungiert.
  • Beispielsweise können gleichzeitig der Leiter 112 und der Leiter 110 über dem Leiter 246 ausgebildet werden. Der Leiter 112 dient als Anschlusspfropfen oder Leitung, der/die elektrisch mit dem Kondensator 100, dem Transistor 200 oder dem Transistor 300 verbunden ist.
  • In 16 weisen der Leiter 112 und der Leiter 110 jeweils eine einschichtige Struktur auf; jedoch ist die Struktur nicht darauf beschränkt, und es kann auch eine mehrschichtige Struktur aus zwei oder mehr Schichten zum Einsatz kommen. Beispielsweise kann zwischen einem Leiter mit einer Sperreigenschaft und einem Leiter mit hoher Leitfähigkeit ein Leiter ausgebildet werden, der an den Leiter mit einer Sperreigenschaft und den Leiter mit hoher Leitfähigkeit sehr haftfähig ist.
  • Der Isolator 130 kann derart ausgebildet werden, dass er eine Schichtanordnung oder eine Einzelschicht ist, bei der beispielsweise Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Aluminiumoxid, Aluminiumoxynitrid, Aluminiumnitridoxid, Aluminiumnitrid, Hafniumoxid, Hafniumoxynitrid, Hafniumnitridoxid, Hafniumnitrid oder dergleichen verwendet wird.
  • Zum Beispiel hat der Isolator 130 vorzugsweise eine mehrschichtige Struktur aus einem Material mit hoher dielektrischer Festigkeit (Spannungsfestigkeit bzw. Durchschlagsfestigkeit) wie Siliziumoxynitrid und einem Material mit hoher Dielektrizitätskonstante (hohem-k) bzw. mit hoher Permittivität. Im Kondensator 100 mit einer derartigen Struktur kann durch den Isolator mit hoher Dielektrizitätskonstante (hohem-k) eine ausreichende Kapazität bereitgestellt werden, und die dielektrische Festigkeit kann durch den Isolator mit hoher dielektrischer Festigkeit erhöht werden, so dass der elektrostatische Durchschlag bzw. Durchbruch des Kondensators 100 verhindert werden kann.
  • Es sei angemerkt, dass Beispiele für den Isolator mit hoher Dielektrizitätskonstante (hohem-k) (Material mit hoher relativer Dielektrizitätskonstante) Galliumoxid, Hafniumoxid, Zirconiumoxid, ein Oxid, das Aluminium und Hafnium enthält, ein Oxynitrid, das Aluminium und Hafnium enthält, ein Oxid, das Silizium und Hafnium enthält, ein Oxynitrid, das Silizium und Hafnium enthält, und ein Nitrid umfassen, das Silizium und Hafnium enthält.
  • Beispiele für das Material mit hoher dielektrischer Festigkeit (Spannungsfestigkeit bzw. Durchschlagsfestigkeit) (Material mit niedriger relativer Dielektrizitätskonstante) umfassen Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Siliziumoxid, dem Fluor zugesetzt worden ist, Siliziumoxid, dem Kohlenstoff zugesetzt worden ist, Siliziumoxid, dem Kohlenstoff und Stickstoff zugesetzt worden sind, poröses Siliziumoxid und ein Harz.
  • <Leitungsschicht>
  • Zwischen den Strukturkörpern können Leitungsschichten mit einem Zwischen(schicht)film, einer Leitung, einem Anschlusspfropfen und dergleichen vorgesehen sein. Je nach Design können mehrere Leitungsschichten vorgesehen sein. Eine Vielzahl von Leitern, die als Anschlusspfropfen oder Leitungen dienen, ist in einigen Fällen mit dem gleichen Bezugszeichen versehen. Ferner können in dieser Beschreibung und dergleichen eine Leitung und ein Anschlusspfropf, der elektrisch mit der Leitung verbunden ist, eine einzelne Komponente sein. Das heißt, dass in einigen Fällen ein Teil eines Leiters als Leitung dient und ein Teil eines Leiters als Anschlusspfropfen dient.
  • Ein Isolator 320, ein Isolator 322, ein Isolator 324 und ein Isolator 326 werden beispielsweise in dieser Reihenfolge als Zwischenschichtfilm über dem Transistor 300 bereitgestellt. Ein Leiter 328, ein Leiter 330 und dergleichen, welche elektrisch mit dem Kondensator 100 oder dem Transistor 200 verbunden sind, sind in dem Isolator 320, dem Isolator 322, dem Isolator 324 und dem Isolator 326 eingebettet. Es sei angemerkt, dass der Leiter 328 und der Leiter 330 jeweils als Steckverbindung oder Leitung dienen.
  • Der Isolator, der als Zwischenschichtfilm dient, kann als Planarisierungsfilm dienen, der eine unebene Form darunter abdeckt. Beispielsweise kann die Oberseite des Isolators 322 durch eine Planarisierungsbehandlung mittels eines chemisch-mechanischen Polier- (CMP-) Verfahrens oder dergleichen planarisiert werden, um den Grad der Planarität zu erhöhen.
  • Eine Leitungsschicht kann über dem Isolator 326 und dem Leiter 330 bereitgestellt werden. Zum Beispiel sind in 16 ein Isolator 350, ein Isolator 352 und ein Isolator 354 sequentiell übereinander angeordnet. Ferner ist ein Leiter 356 in dem Isolator 350, dem Isolator 352 und dem Isolator 354 ausgebildet. Der Leiter 356 dient als Anschlusspfropfen oder Leitung.
  • Ein Leiter 218 und ein Leiter, der in dem Transistor 200 enthalten ist, sind auf ähnliche Weise in dem Isolator 210, dem Isolator 212, dem Isolator 214 und dem Isolator 216 eingebettet. Es sei angemerkt, dass der Leiter 218 als Anschlusspfropfen oder Leitung dient, der/die elektrisch mit dem Kondensator 100 oder dem Transistor 300 verbunden ist. Ein Isolator 150 ist über dem Leiter 120 und dem Isolator 130 bereitgestellt.
  • Beispiele für einen Isolator, der als Zwischenschichtfilm verwendet werden kann, umfassen ein isolierendes Oxid, ein isolierendes Nitrid, ein isolierendes Oxynitrid, ein isolierendes Nitridoxid, ein isolierendes Metalloxid, ein isolierendes Metalloxynitrid und ein isolierendes Metallnitridoxid.
  • Wenn beispielsweise ein Material mit niedriger relativer Dielektrizitätskonstante für den Isolator, der als Zwischenschichtfilm dient, verwendet wird, kann die Parasitärkapazität, die zwischen den Leitungen gebildet wird, verringert werden. Demzufolge wird vorzugsweise ein Material je nach der Funktion des Isolators ausgewählt.
  • Zum Beispiel enthalten die Isolatoren 150, 210, 352, 354 und dergleichen vorzugsweise einen Isolator mit einer niedrigen relativen Dielektrizitätskonstante. Der Isolator enthält zum Beispiel vorzugsweise Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Siliziumoxid, dem Fluor zugesetzt ist, Siliziumoxid, dem Kohlenstoff zugesetzt ist, Siliziumoxid, dem Kohlenstoff und Stickstoff zugesetzt sind, poröses Siliziumoxid, ein Harz oder dergleichen. Alternativ weist der Isolator vorzugsweise eine mehrschichtige Struktur aus einem Harz und Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Siliziumoxid, dem Fluor zugesetzt ist, Siliziumoxid, dem Kohlenstoff zugesetzt ist, Siliziumoxid, dem Kohlenstoff und Stickstoff zugesetzt sind, oder poröses Siliziumoxid auf. Wenn Siliziumoxid und Siliziumoxynitrid, welche thermisch stabil sind, mit einem Harz kombiniert werden, kann die mehrschichtige Struktur eine thermische Stabilität und eine niedrige relative Dielektrizitätskonstante aufweisen. Beispiele für das Harz umfassen Polyester, Polyolefin, Polyamid (z. B. Nylon oder Aramid), Polyimid, Polycarbonat und Acryl.
  • Außerdem können dann, wenn der Transistor mit einem Oxidhalbleiter von einem Isolator mit einer Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasserstoff, und Sauerstoff umschlossen ist, die elektrischen Eigenschaften des Transistors stabilisiert werden. Daher wird der Isolator mit der Funktion, den Durchgang von Sauerstoff und Verunreinigungen wie Wasserstoff zu verhindern, vorzugsweise für den Isolator 210, den Isolator 350 und dergleichen verwendet.
  • Als Isolator mit einer Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasserstoff, und Sauerstoff kann beispielsweise eine Einzelschicht oder eine Schichtanordnung aus einem Isolator, der Bor, Kohlenstoff, Stickstoff, Sauerstoff, Fluor, Magnesium, Aluminium, Silizium, Phosphor, Chlor, Argon, Gallium, Germanium, Yttrium, Zirconium, Lanthan, Neodym, Hafnium oder Tantal enthält, verwendet werden. Als Isolator mit einer Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasserstoff, und Sauerstoff kann insbesondere ein Metalloxid, wie z. B. Aluminiumoxid, Magnesiumoxid, Galliumoxid, Germaniumoxid, Yttriumoxid, Zirconiumoxid, Lanthanoxid, Neodymoxid, Hafniumoxid oder Tantaloxid, Siliziumnitridoxid, Siliziumnitrid oder dergleichen verwendet werden.
  • Für die Leiter, der als Leitung oder Anschlusspfropfen verwendet werden kann, kann ein Material, das eine oder mehrere Art/en von Metallelement/en enthält, die aus Aluminium, Chrom, Kupfer, Silber, Gold, Platin, Tantal, Nickel, Titan, Molybdän, Wolfram, Hafnium, Vanadium, Niob, Mangan, Magnesium, Zirconium, Beryllium, Indium, Ruthenium und dergleichen ausgewählt wird/werden, verwendet werden. Alternativ kann ein Halbleiter mit hoher elektrischer Leitfähigkeit, typischerweise polykristallines Silizium, das ein Verunreinigungselement, wie z. B. Phosphor, enthält, oder ein Silizid, wie z. B. Nickelsilizid, verwendet werden.
  • Zum Beispiel können die Leiter 328, 330, 356, 218 und 112 und dergleichen eine einschichtige Struktur oder eine mehrschichtige Struktur aufweisen, bei der ein leitendes Material wie ein Metallmaterial, ein Legierungsmaterial, ein Metallnitridmaterial und/oder ein Metalloxidmaterial verwendet wird, die unter Verwendung der oben genannten Materialien ausgebildet werden. Vorzugsweise wird ein hochschmelzendes Material, das sowohl Wärmebeständigkeit als auch Leitfähigkeit aufweist, wie z. B. Wolfram oder Molybdän, verwendet, und besonders vorzugsweise wird Wolfram verwendet. Alternativ wird vorzugsweise ein leitendes Material mit niedrigem Widerstand, wie z. B. Aluminium oder Kupfer, verwendet. Die Verwendung eines leitenden Materials mit niedrigem Widerstand kann den Leitungswiderstand verringern.
  • <Leitung oder Anschlusspfropfen in Schicht, die einen Oxidhalbleiter beinhaltet>
  • Wenn im Transistor 200 ein Oxidhalbleiter verwendet wird, ist in einigen Fällen in der Nähe des Oxidhalbleiters ein Isolator mit einem Bereich vorgesehen, der überschüssigen Sauerstoff beinhaltet. In diesem Fall wird vorzugsweise ein Isolator mit einer Barriereeigenschaft zwischen dem Isolator mit einem Bereich, der überschüssigen Sauerstoff beinhaltet, und dem im Isolator mit einem Bereich, der überschüssigen Sauerstoff beinhaltet, vorgesehenen Leiter vorgesehen.
  • Zum Beispiel wird in 16 ein Isolator 276 vorzugsweise zwischen dem Isolator 224 mit überschüssigem Sauerstoff und dem Leiter 245 vorgesehen. Da der Isolator 276 in Kontakt mit dem Isolator 222, dem Isolator 272 und dem Isolator 273 vorgesehen ist, können der Isolator 224 und der Transistor 200 durch die Isolatoren mit einer Barriereeigenschaft versiegelt werden. Es ist auch vorzuziehen, dass der Isolator 276 in Kontakt mit dem Isolator 280 ist. Eine solche Struktur kann die Diffusion von Sauerstoff oder Verunreinigungen weiter unterdrücken.
  • Das heißt, der Isolator 276 kann verhindern, dass der im Isolator 224 enthaltene überschüssige Sauerstoff vom Leiter 245 absorbiert wird. Darüber hinaus kann der Isolator 276 die Diffusion von Wasserstoff, der eine Verunreinigung darstellt, durch den Leiter 245 in den Transistor 200 verhindern.
  • Es sei angemerkt, dass für den Isolator 276 vorzugsweise ein isolierendes Material verwendet wird, das eine Funktion zum Verhindern der Diffusion von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, und Sauerstoff aufweist. Zum Beispiel wird vorzugsweise Aluminiumoxid oder Hafniumoxid verwendet. Ferner kann beispielsweise ein Metalloxid, wie z. B. Magnesiumoxid, Galliumoxid, Germaniumoxid, Yttriumoxid, Zirconiumoxid, Lanthanoxid, Neodymoxid oder Tantaloxid, Siliziumnitridoxid, Siliziumnitrid oder dergleichen verwendet werden.
  • Das vorstehende ist die Beschreibung des Strukturbeispiels. Unter Verwendung der Struktur kann eine Änderung der elektrischen Eigenschaften verhindert und die Zuverlässigkeit einer Halbleitervorrichtung verbessert werden, die einen Transistor enthält, der einen Oxidhalbleiter enthält. Alternativ kann ein Transistor, der einen Oxidhalbleiter enthält, mit hohem Durchlassstrom bereitgestellt werden. Alternativ kann ein Transistor, der einen Oxidhalbleiter enthält, mit niedrigem Sperrstrom bereitgestellt werden. Alternativ kann eine Halbleitervorrichtung mit niedrigem Stromverbrauch bereitgestellt werden.
  • [Speichervorrichtung 2]
  • 17 stellt ein Beispiel für eine Speichervorrichtung dar, bei der die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung verwendet wird. Die in 17 dargestellte Speichervorrichtung beinhaltet einen Transistor 400 zusätzlich zu der in 16 dargestellten Halbleitervorrichtung, die den Transistor 200, den Transistor 300 und den Kondensator 100 beinhaltet.
  • Der Transistor 400 kann eine zweite Gate-Spannung des Transistors 200 steuern. Beispielsweise sind ein erstes Gate und ein zweites Gate des Transistors 400, wie bei einer Diode, mit seiner Source verbunden, und die Source des Transistors 400 ist mit dem zweiten Gate des Transistors 200 verbunden. Wenn ein negatives Potential des zweiten Gates des Transistors 200 bei dieser Struktur gehalten wird, liegen eine erste Gate-Source-Spannung und eine zweite Gate-Source-Spannung des Transistors 400 bei 0 V. Bei dem Transistor 400 ist ein Drain-Strom zu dem Zeitpunkt, zu dem die zweite Gate-Spannung und eine erste Gate-Spannung bei 0 V liegen, äußerst niedrig; daher kann das negative Potential des zweiten Gates des Transistors 200 für eine lange Zeit auch ohne Stromversorgung zu den Transistoren 200 und 400 gehalten werden. Dementsprechend kann die Speichervorrichtung, die die Transistoren 200 und 400 beinhaltet, gespeicherte Daten für eine lange Zeit halten.
  • In 17 ist die Leitung 1001 elektrisch mit der Source des Transistors 300 verbunden. Die Leitung 1002 ist elektrisch mit dem Drain des Transistors 300 verbunden. Eine Leitung 1003 ist elektrisch mit einem Anschluss von Source und Drain des Transistors 200 verbunden. Eine Leitung 1004 ist elektrisch mit einem ersten Gate des Transistors 200 verbunden. Eine Leitung 1006 ist elektrisch mit einem zweiten Gate des Transistors 200 verbunden. Ein Gate des Transistors 300 und der andere Anschluss von Source und Drain des Transistors 200 sind elektrisch mit einer Elektrode des Kondensators 100 verbunden. Eine Leitung 1005 ist elektrisch mit der anderen Elektrode des Kondensators 100 verbunden. Die Leitung 1007 ist elektrisch mit der Source des Transistors 400 verbunden. Die Leitung 1008 ist elektrisch mit dem ersten Gate des Transistors 400 verbunden. Die Leitung 1009 ist elektrisch mit dem zweiten Gate des Transistors 400 verbunden. Die Leitung 1010 ist elektrisch mit dem Drain des Transistors 400 verbunden. Die Leitung 1006, die Leitung 1007, die Leitung 1008 und die Leitung 1009 sind elektrisch miteinander verbunden.
  • Die in 17 dargestellte Speichervorrichtung wird wie die in 16 dargestellte Speichervorrichtung in einer Matrix angeordnet, wodurch ein Speicherzellenarray ausgebildet werden kann. Es sei angemerkt, dass ein einzelner Transistor 400 zweite Gate-Spannungen einer Vielzahl von Transistoren 200 steuern kann. Aus diesem Grund kann die Anzahl der Transistoren 400 kleiner sein als die Anzahl der Transistoren 200.
  • <Transistor 400>
  • Der Transistor 400 und der Transistor 200 werden in derselben Schicht ausgebildet und können daher parallel hergestellt werden. Der Transistor 400 beinhaltet einen Leiter 460 (umfassend einen Leiter 460a und einen Leiter 460b), der als erste Gate-Elektrode dient, einen Leiter 405, der als zweite Gate-Elektrode dient, die Isolatoren 222, 224 und 450, welche als Gate-Isolierschicht dienen, ein Oxid 430c, das einen Kanalbildungsbereich umfasst, einen Leiter 442a sowie Oxide 443a, 432a und 432b, welche als ein Anschluss von Source und Drain dienen, und einen Leiter 442b sowie Oxide 443b, 431a und 431b, welche als anderer Anschluss von Source und Drain dienen, und einen Leiter 440 (einen Leiter 440a und einen Leiter 440b).
  • In dem Transistor 400 ist der Leiter 405 in der gleichen Schicht wie der Leiter 205. Die Oxide 431a und 432a sind in der gleichen Schicht wie das Oxid 230a und die Oxide 431b und 432b sind in der gleichen Schicht wie das Oxid 230b. Leiter 442a und Leiter 442b sind in der gleichen Schicht wie der Leiter 242. Die Oxide 443a und 443b sind in der gleichen Schicht wie das Oxid 243. Das Oxid 430c befindet sich in der gleichen Schicht wie das Oxid 230c. Der Isolator 450 befindet sich in der gleichen Schicht wie der Isolator 250. Der Leiter 460 befindet sich in der gleichen Schicht wie der Leiter 260.
  • Es sei angemerkt, dass die Strukturkörper in derselben Schicht zur gleichen Zeit ausgebildet werden können. Zum Beispiel kann das Oxid 430c ausgebildet werden, indem ein Oxidfilm 230C verarbeitet wird.
  • In dem als Aktivschicht des Transistors 400 dienenden Oxid 430c sind, wie in dem Oxid 230 oder dergleichen, Sauerstofffehlstellen und Verunreinigungen, wie z. B. Wasserstoff oder Wasser, verringert. Daher kann die Schwellenspannung des Transistors 400 höher als 0 V sein, ein Sperrstrom kann verringert werden, und der Drain-Strom bei der zweiten Gate-Spannung und der ersten Gate-Spannung von 0 V kann äußerst niedrig sein.
  • <Vereinzelungslinie>
  • Es wird im Folgenden eine Vereinzelungslinie (auch als Anreißlinie, Trennlinie oder Schnittlinie bezeichnet) beschrieben, die bereitgestellt wird, wenn ein großes Substrat in Halbleiterelemente eingeteilt wird, so dass mehrere Halbleitervorrichtungen jeweils in Chipform ausgebildet werden. In einem Beispiel für ein Teilverfahren (Trennverfahren) wird beispielsweise eine Nut (eine Vereinzelungslinie) zum Teilen der Halbleiterelemente in dem Substrat ausgebildet, und dann wird das Substrat entlang der Vereinzelungslinie geschnitten, so dass mehrere voneinander getrennte Halbleitervorrichtungen erhalten werden.
  • Hier ist es z. B., wie in 17 dargestellt, vorzuziehen, dass ein Bereich, in dem der Isolator 272 und der Isolator 222 miteinander in Kontakt sind, die Schnittlinie ist. Das heißt, eine Öffnung im Isolator 224 ist in der Nähe des Bereichs vorgesehen, der die Schnittlinie darstellt, die in einem äußeren Rand des Transistors 400 und der Speicherzelle mit einer Vielzahl von Transistoren 200 vorgesehen ist. Der Isolator 272 ist vorgesehen, um die Seitenfläche des Isolators 224 abzudecken.
  • Das heißt, in der Öffnung, die im Isolator 224 vorgesehen ist, ist der Isolator 222 in Kontakt mit dem Isolator 272. Zum Beispiel können der Isolator 222 und der Isolator 272 mit dem gleichen Material und dem gleichen Verfahren ausgebildet werden. Wenn der Isolator 222 und der Isolator 272 unter Verwendung desselben Materials und desselben Verfahrens ausgebildet werden, kann die Haftung zwischen ihnen erhöht werden. Zum Beispiel wird vorzugsweise Aluminiumoxid verwendet.
  • Bei dieser Struktur können der Isolator 224, der Transistor 200 und der Transistor 400 von dem Isolator 222 und dem Isolator 272 umschlossen (umgeben) sein. Der Isolator 222 und der Isolator 272 weisen jeweils eine Funktion zum Verhindern der Diffusion von Sauerstoff, Wasserstoff und Wasser auf; daher können selbst dann, wenn das Substrat zum Ausbilden einer Vielzahl von Chips in Schaltungsbereiche eingeteilt wird, die jeweils mit den Halbleiterelementen dieser Ausführungsform versehen sind, das Eindringen und die Diffusion von Verunreinigungen, wie z. B. Wasserstoff oder Wasser, aus Richtung einer Seitenfläche des eingeteilten Substrats in den Transistor 200 und den Transistor 400 verhindert werden.
  • Bei dieser Struktur kann ferner verhindert werden, dass überschüssiger Sauerstoff in dem Isolator 224 zur Außenseite des Isolators 272 und des Isolators 222 diffundiert. Demzufolge wird überschüssiger Sauerstoff in dem Isolator 224 dem Oxid effizient zugeführt, in dem der Kanal in dem Transistor 200 oder dem Transistor 400 gebildet wird. Der Sauerstoff kann Sauerstofffehlstellen in dem Oxid verringern, in dem der Kanal in dem Transistor 200 oder dem Transistor 400 gebildet wird. Somit kann das Oxid, in dem der Kanal in dem Transistor 200 oder dem Transistor 400 gebildet wird, ein Oxidhalbleiter mit niedriger Dichte von Defektzuständen und stabilen Eigenschaften sein. Das heißt, dass eine Veränderung der elektrischen Eigenschaften des Transistors 200 oder des Transistors 400 verhindert werden und die Zuverlässigkeit erhöht werden können.
  • Die Strukturen, Verfahren und dergleichen, welche bei dieser Ausführungsform beschrieben worden sind, können gegebenenfalls in Kombination mit beliebigen der Strukturen, Verfahren und dergleichen, welche bei den anderen Ausführungsformen und Beispielen beschrieben werden, verwendet werden.
  • (Ausführungsform 3)
  • Bei dieser Ausführungsform wird eine Speichervorrichtung einer Ausführungsform der vorliegenden Erfindung, die einen Transistor, der ein Oxid als Halbleiter verwendet (OS-Transistor), und einen Kondensator beinhaltet (im Folgenden mitunter als OS-Speichervorrichtung bezeichnet), anhand von 18 und 19 beschrieben. Es handelt sich bei der OS-Speichervorrichtung um eine Speichervorrichtung, die mindestens einen Kondensator und einen OS-Transistor beinhaltet, der das Laden und Entladen des Kondensators steuert. Die OS-Speichervorrichtung weist ausgezeichnete Halteeigenschaften auf, da der Sperrstrom des OS-Transistors sehr niedrig ist, wodurch sie als nichtflüchtiger Speicher dienen kann.
  • <Konfigurationsbeispiel der Speichervorrichtung>
  • 18(A) veranschaulicht ein Strukturbeispiel einer OS-Speichervorrichtung. Eine Speichervorrichtung 1400 umfasst eine Peripherieschaltung 1411 und ein Speicherzellen-Array 1470. Die Peripherieschaltung 1411 enthält eine Zeilenschaltung 1420, eine Spaltenschaltung 1430, eine Ausgangsschaltung 1440 und eine Steuerlogikschaltung 1460.
  • Die Spaltenschaltung 1430 umfasst beispielsweise einen Spaltendecoder, eine Vorladeschaltung, einen Leseverstärker, eine Schreibschaltung und ähnliches. Die Vorladeschaltung hat die Funktion, Leitungen vorzuladen. Der Leseverstärker hat die Funktion, ein aus einer Speicherzelle gelesenes Datensignal zu verstärken. Die oben erwähnten Leitungen sind mit Speicherzellen verbunden, die im Speicherzellen-Array 1470 enthalten sind, und werden später ausführlich beschrieben. Das verstärkte Datensignal wird als Datensignal RDATA über die Ausgangsschaltung 1440 an die Außenseite der Speichervorrichtung 1400 ausgegeben. Die Zeilenschaltung 1420 enthält z. B. einen Zeilendecoder und eine Wortleitungstreiberschaltung und kann eine Zeile für den Zugriff auswählen.
  • Als Versorgungsspannungen von außen werden der Speichervorrichtung 1400 eine niedrige Versorgungsspannung (VSS), eine hohe Versorgungsspannung (VDD) für die Peripherieschaltung 1411 und eine hohe Versorgungsspannung (VIL) für das Speicherzellen-Array 1470 zugeführt. Steuersignale (CE, WE und RE), ein Adressensignal ADDR und ein Datensignal WDATA werden ebenfalls von außen in die Speichervorrichtung 1400 eingegeben. Das Adressensignal ADDR wird in den Zeilendecoder und den Spaltendecoder eingegeben, und das Datensignal WDATA wird in die Schreibschaltung eingegeben.
  • Die Steuerlogikschaltung 1460 verarbeitet die von außen eingegebenen Signale (CE, WE und RE) und erzeugt Steuersignale für den Zeilendecoder und den Spaltendecoder. Das Signal CE ist ein Chip-Freigabesignal, das Signal WE ist ein Schreibfreigabesignal und das Signal RE ist ein Lesefreigabesignal. Die von der Steuerlogikschaltung 1460 verarbeiteten Signale sind nicht darauf beschränkt, und bei Bedarf können auch Steuersignale für den Zeilendecoder und den Spaltendecoder erzeugt werden, die durch Verarbeitung anderer Eingabesignale erzeugt werden.
  • Das Speicherzellen-Array 1470 umfasst eine Vielzahl von in einer Matrix angeordneten Speicherzellen MC und eine Vielzahl von Leitungen. Die Anzahl von Leitungen, die das Speicherzellen-Array 1470 und die Zeilenschaltung 1420 verbinden, hängt von der Konfiguration der Speicherzelle MC, der Anzahl der Speicherzellen MC in einer Spalte und dergleichen ab. Die Anzahl der Leitungen, die das Speicherzellen-Array 1470 und die Spaltenschaltung 1430 verbinden, hängt von der Konfiguration der Speicherzelle MC, der Anzahl der Speicherzellen MC in einer Zeile und dergleichen ab.
  • Es sei angemerkt, dass 18(A) ein Beispiel illustriert, in dem die Peripherieschaltung 1411 und das Speicherzellen-Array 1470 auf derselben Ebene ausgebildet werden; diese Ausführungsform ist jedoch nicht darauf beschränkt. Zum Beispiel kann, wie in 18(B) dargestellt, das Speicherzellen-Array 1470 über der Peripherieschaltung 1411 bereitgestellt werden, so dass es sich teilweise mit der Peripherieschaltung 1411 überlappt. Zum Beispiel kann der Leseverstärker unterhalb des Speicherzellen-Arrays 1470 vorgesehen werden, so dass sie einander überlappen.
  • 19 veranschaulicht Konfigurationsbeispiele von Speicherzellen, die auf die Speicherzelle MC anwendbar sind.
  • [DOSRAM]
  • 19(A) bis 19(C) stellen Schaltungskonfigurationsbeispiele einer Speicherzelle eines DRAM dar. In dieser Beschreibung und dergleichen wird in einigen Fällen ein DRAM, in dem eine Speicherzelle, die einen OS-Transistor und einen Kondensator beinhaltet, verwendet wird, als DOSRAM (Dynamic Oxide Semiconductor Random Access Memory) bezeichnet. Eine Speicherzelle 1471, die in 19(A) dargestellt wird, beinhaltet einen Transistor M1 und einen Kondensator CA. Es sei angemerkt, dass der Transistor M1 ein Gate (in einigen Fällen als Frontgate bezeichnet) und ein Rückgate beinhaltet.
  • Ein erster Anschluss des Transistors M1 ist mit einem ersten Anschluss des Kondensators CA verbunden. Ein zweiter Anschluss des Transistors M1 ist mit einer Leitung BIL verbunden. Ein Gate des Transistors M1 ist mit einer Leitung WOL verbunden. Ein Rückgate des Transistors M1 ist mit einer Leitung BGL verbunden. Ein zweiter Anschluss des Kondensators CA ist mit einer Leitung CAL verbunden.
  • Die Leitung BIL dient als Bitleitung, und die Leitung WOL dient als Wortleitung. Die Leitung CAL dient als Leitung zum Anlegen eines vorbestimmten Potentials an den zweiten Anschluss des Kondensators CA. Beim Schreiben und Lesen von Daten wird vorzugsweise ein niedriges Potential an die Leitung CAL angelegt. Die Leitung BGL dient als Leitung zum Anlegen eines Potentials an das Rückgate des Transistors M1. Indem ein beliebiges Potential an die Leitung BGL angelegt wird, kann die Schwellenspannung des Transistors M1 erhöht oder verringert werden.
  • Die Speicherzelle MC ist nicht auf die Speicherzelle 1471 beschränkt, und ihre Schaltungskonfiguration kann geändert werden. Beispielsweise kann die Speicherzelle MC eine Struktur aufweisen, bei der das Rückgate des Transistors M1 nicht mit der Leitung BGL, sondern mit der Leitung WOL verbunden ist, wie bei einer in 19(B) dargestellten Speicherzelle 1472. Als weiteres Beispiel kann die Speicherzelle MC mit einem Single-Gate-Transistor, d. h. dem Transistor M1 ohne Rückgate, ausgebildet werden, wie bei einer in 19(C) dargestellten Speicherzelle 1473.
  • In dem Fall, in dem die Halbleitervorrichtung, die bei einer der vorstehenden Ausführungsformen beschrieben worden ist, in jeder der Speicherzellen 1471 verwendet wird, kann der Transistor 200 als Transistor M1 verwendet werden, und der Kondensator 100 kann als Kondensator CA verwendet werden. Indem ein OS-Transistor als Transistor M1 verwendet wird, kann der Transistor M1 einen sehr niedrigen Leckstrom aufweisen. Das heißt, dass geschriebene Daten durch Verwendung des Transistors M1 für eine lange Zeit gehalten werden können, wodurch die Häufigkeit der Aktualisierung einer Speicherzelle verringert werden kann. Außerdem kann ein Aktualisierungsvorgang einer Speicherzelle unnötig werden. Außerdem können, da der Leckstrom sehr niedrig ist, mehrstufige Daten oder analoge Daten in der Speicherzelle 1471, der Speicherzelle 1472 und der Speicherzelle 1473 gehalten werden.
  • In dem DOSRAM wird, wie vorstehend beschrieben, ein Leseverstärker unter der Speicherzelle 1470 derart bereitgestellt, dass sie einander überlappen; auf diese Weise kann die Bitleitung verkürzt werden. Dadurch wird die Kapazität der Bitleitung verringert, was ermöglicht, dass der Speicherkondensator der Speicherzelle verkleinert werden kann.
  • [NOSRAM]
  • 19(D) bis 19(H) stellen Schaltungskonfigurationsbeispiele einer Verstärkungszellen-Speicherzelle dar, die zwei Transistoren und einen Kondensator beinhaltet. Eine Speicherzelle 1474, die in 19(D) dargestellt wird, beinhaltet einen Transistor M2, einen Transistor M3 und einen Kondensator CB. Es sei angemerkt, dass der Transistor M2 ein Frontgate (in einigen Fällen einfach als Gate bezeichnet) und ein Rückgate beinhaltet. In dieser Beschreibung und dergleichen wird in einigen Fällen eine Speichervorrichtung, die eine Verstärkungszellen-Speicherzelle beinhaltet, in der ein OS-Transistor als Transistor M2 verwendet wird, als NOSRAM (Nonvolatile Oxide Semiconductor RAM, nichtflüchtiges Oxidhalbleiter-RAM) bezeichnet.
  • Ein erster Anschluss des Transistors M2 ist mit einem ersten Anschluss des Kondensators CB verbunden, ein zweiter Anschluss des Transistors M2 ist mit einer Leitung WBL verbunden, ein Gate des Transistors M2 ist mit der Leitung WOL verbunden, und ein Rückgate des Transistors M2 ist mit der Leitung BGL verbunden. Ein zweiter Anschluss des Kondensators CB ist mit der Leitung CAL verbunden. Ein erster Anschluss des Transistors M3 ist mit einer Leitung RBL verbunden. Ein zweiter Anschluss des Transistors M3 ist mit einer Leitung SL verbunden. Ein Gate des Transistors M3 ist mit dem ersten Anschluss des Kondensators CB verbunden.
  • Die Leitung WBL dient als Schreib-Bitleitung, die Leitung RBL dient als Lese-Bitleitung, und die Leitung WOL dient als Wortleitung. Die Leitung CAL dient als Leitung zum Anlegen eines vorbestimmten Potentials an den zweiten Anschluss des Kondensators CB. Beim Schreiben, Halten und Lesen von Daten wird vorzugsweise ein niedriges Potential an die Leitung CAL angelegt. Die Leitung BGL dient als Leitung zum Anlegen eines Potentials an das Rückgate des Transistors M2. Indem ein beliebiges Potential an die Leitung BGL angelegt wird, kann die Schwellenspannung des Transistors M2 erhöht oder verringert werden.
  • Die Speicherzelle MC ist nicht auf die Speicherzelle 1474 beschränkt, und ihre Schaltungskonfiguration kann nach Bedarf geändert werden. Beispielsweise kann die Speicherzelle MC eine Struktur aufweisen, bei der das Rückgate des Transistors M2 nicht mit der Leitung BGL, sondern mit der Leitung WOL verbunden ist, wie bei einer in 19(E) dargestellten Speicherzelle 1475. Als weiteres Beispiel kann die Speicherzelle MC mit einem Single-Gate-Transistor, d. h. dem Transistor M2 ohne Rückgate, ausgebildet werden, wie bei einer in 19(F) dargestellten Speicherzelle 1476. Als weiteres Beispiel kann die Speicherzelle MC eine Struktur aufweisen, bei der die Leitung WBL und die Leitung RBL zu einer Leitung BIL zusammengefasst werden, wie bei einer in 19(G) dargestellten Speicherzelle 1477.
  • In dem Fall, in dem eine Halbleitervorrichtung, die bei einer der vorstehenden Ausführungsformen beschrieben worden ist, in der Speicherzelle 1474 und dergleichen verwendet wird, kann der Transistor 200 als Transistor M2 verwendet werden, kann der Transistor 300 als Transistor M3 verwendet werden und kann der Kondensator 100 als Kondensator CB verwendet werden. Wenn ein OS-Transistor als Transistor M2 verwendet wird, kann der Transistor M2 einen sehr niedrigen Leckstrom aufweisen. Folglich können geschriebene Daten durch den Transistor M2 für eine lange Zeit gehalten werden; somit kann die Häufigkeit der Aktualisierung der Speicherzelle verringert werden. Außerdem kann ein Aktualisierungsvorgang einer Speicherzelle unnötig werden. Außerdem können, da der Leckstrom sehr niedrig ist, mehrstufige Daten oder analoge Daten in der Speicherzelle 1474 gehalten werden. Das Gleiche gilt auch für die Speicherzellen 1475 bis 1477.
  • Es sei angemerkt, dass der Transistor M3 ein Transistor sein kann, der Silizium in seinem Kanalbildungsbereich enthält (im Folgenden in einigen Fällen auch als Si-Transistor bezeichnet). Der Leitfähigkeitstyp des Si-Transistors kann ein n-Kanal-Typ oder ein p-Kanal-Typ sein. Ein Si-Transistor weist in einigen Fällen eine höhere Feldeffektmobilität auf als ein OS-Transistor. Deshalb kann ein Si-Transistor als Transistor M3 verwendet werden, der als Lesetransistor dient. Ferner kann dann, wenn ein Si-Transistor als Transistor M3 verwendet wird, der Transistor M2 über dem Transistor M3 angeordnet werden, wobei in diesem Fall die Fläche, die von der Speicherzelle eingenommen wird, verringert werden kann und eine hohe Integration der Speichervorrichtung erzielt werden kann.
  • Alternativ kann der Transistor M3 ein OS-Transistor sein. In dem Fall, in dem ein OS-Transistor für die Transistoren M2 und M3 verwendet wird, kann die Speicherzelle 1470 lediglich unter Verwendung von n-Kanal-Transistoren ausgebildet werden.
  • 19(H) stellt ein Beispiel für eine Verstärkungszellen-Speicherzelle dar, die drei Transistoren und einen Kondensator beinhaltet. Eine Speicherzelle 1478, die in 19(H) dargestellt wird, beinhaltet Transistoren M4 bis M6 und einen Kondensator CC. Der Kondensator CC wird nach Bedarf bereitgestellt. Die Speicherzelle 1478 ist elektrisch mit Leitungen BIL, RWL, WWL, BGL und GNDL verbunden. Es handelt sich bei der Leitung GNDL um eine Leitung zum Zuführen eines niedrigen Potentials. Es sei angemerkt, dass die Speicherzelle 1478 nicht mit der Leitung BIL, sondern mit den Leitungen RBL und WBL elektrisch verbunden sein kann.
  • Der Transistor M4 ist ein OS-Transistor mit einem Rückgate, und das Rückgate ist elektrisch mit der Leitung BGL verbunden. Es sei angemerkt, dass das Rückgate und ein Gate des Transistors M4 elektrisch miteinander verbunden sein können. Alternativ kann der Transistor M4 kein Rückgate beinhalten.
  • Es sei angemerkt, dass die Transistoren M5 und M6 jeweils ein n-Kanal-Si-Transistor oder ein p-Kanal-Si-Transistor sein können. Alternativ können die Transistoren M4 bis M6 OS-Transistoren sein, wobei in diesem Fall die Speicherzelle 1470 lediglich unter Verwendung von n-Kanal-Transistoren ausgebildet werden kann.
  • In dem Fall, in dem eine Halbleitervorrichtung, die bei einer der vorstehenden Ausführungsformen beschrieben worden ist, in der Speicherzelle 1478 verwendet wird, kann der Transistor 200 als Transistor M4 verwendet werden, kann der Transistor 300 als Transistor M5 und Transistor M6 verwendet werden und kann der Kondensator 100 als Kondensator CC verwendet werden. Indem ein OS-Transistor als Transistor M4 verwendet wird, kann der Transistor M4 einen sehr niedrigen Leckstrom aufweisen.
  • Es sei angemerkt, dass die bei dieser Ausführungsform gezeigten Konfigurationen der Peripherieschaltung 1411, des Speicherzellenarrays 1470 und dergleichen nicht auf die oben beschriebenen beschränkt sind. Die Anordnung und Funktionen dieser Schaltungen und der Leitungen, Schaltungselemente und dergleichen, die mit den Schaltungen verbunden sind, können nach Bedarf geändert, entfernt oder hinzugefügt werden.
  • Die Strukturen, Verfahren und dergleichen, welche bei dieser Ausführungsform beschrieben worden sind, können gegebenenfalls in Kombination mit beliebigen der Strukturen, Verfahren und dergleichen, welche bei den anderen Ausführungsformen und Beispielen beschrieben werden, verwendet werden.
  • (Ausführungsform 4)
  • Bei dieser Ausführungsform wird ein Beispiel für einen Chip 1200, auf dem eine Halbleitervorrichtung der vorliegenden Erfindung montiert ist, anhand von 20 beschrieben. Eine Vielzahl von Schaltungen (Systemen) ist auf dem Chip 1200 montiert. Die Technologie, bei der eine Vielzahl von Schaltungen (Systemen) auf einem Chip integriert sind, wird in einigen Fällen als Ein-Chip-System bzw. System-on-Chip (SoC) bezeichnet.
  • Wie in 20(A) dargestellt, enthält der Chip 1200 eine Zentraleinheit (CPU) 1211, eine Grafikverarbeitungseinheit (GPU) 1212, eine oder mehrere analoge arithmetische Einheiten 1213, einen oder mehrere Speichercontroller 1214, eine oder mehrere Schnittstellen 1215, eine oder mehrere Netzwerkschaltungen 1216 und ähnliches.
  • Ein Bump (nicht abgebildet) ist auf dem Chip 1200 vorgesehen, und wie in 20(B) dargestellt, ist der Chip 1200 mit einer ersten Oberfläche einer Leiterplatte (PCB) 1201 verbunden. Eine Vielzahl von Bumps 1202 ist auf der Rückseite der ersten Oberfläche der PCB 1201 vorgesehen, und die PCB 1201 ist mit einer Hauptplatine 1203 verbunden.
  • Speichervorrichtungen, wie z. B. ein DRAM 1221 und ein Flash-Speicher 1222, können bei der Hauptplatine 1203 bereitgestellt werden. Beispielsweise kann ein DOSRAM, das bei der vorstehenden Ausführungsform beschrieben worden ist, als DRAM 1221 verwendet werden. Beispielsweise kann ein NOSRAM, das bei der vorstehenden Ausführungsform beschrieben worden ist, als Flash-Speicher 1222 verwendet werden.
  • Die CPU 1211 umfasst vorzugsweise eine Vielzahl von CPU-Kernen. Die GPU 1212 umfasst vorzugsweise eine Vielzahl von GPU-Kernen. Die CPU 1211 und die GPU 1212 können jeweils einen Speicher zum temporären Speichern von Daten umfassen. Alternativ kann ein gemeinsamer Speicher für die CPU 1211 und die GPU 1212 bei dem Chip 1200 bereitgestellt werden. Als Speicher kann ein NOSRAM oder ein DOSRAM, die vorstehend beschrieben worden sind, verwendet werden. Die GPU 1212 ist zur parallelen Bearbeitung einer großen Menge von Daten geeignet und kann daher für eine Bildverarbeitung und eine Produkt-Summen-Operation verwendet werden. Wenn eine Bildverarbeitungsschaltung oder eine Produkt-Summen-Operations-Schaltung unter Verwendung eines Oxidhalbleiters der vorliegenden Erfindung in der GPU 1212 bereitgestellt wird, können eine Bildverarbeitung und eine Produkt-Summen-Operation mit niedrigem Stromverbrauch ausgeführt werden.
  • Da die CPU 1211 und die GPU 1212 bei dem gleichen Chip bereitgestellt sind, kann eine Leitung zwischen der CPU 1211 und der GPU 1212 verkürzt werden; demzufolge können eine Datenübertragung von der CPU 1211 auf die GPU 1212, eine Datenübertragung zwischen den Speichern, die in der CPU 1211 und der GPU 1212 enthalten sind, und eine Übertragung von Operationsergebnissen von der GPU 1212 auf die CPU 1211 nach der Operation in der GPU 1212 mit hoher Geschwindigkeit durchgeführt werden.
  • Die analoge arithmetische Einheit 1213 beinhaltet eine Analog/Digital- (A/D-) Wandlerschaltung und/oder eine Digital/Analog- (D/A-) Wandlerschaltung. In der analogen arithmetischen Einheit 1213 kann ferner die vorstehend beschriebene Produkt-Summen-Operations-Schaltung bereitgestellt werden.
  • Der Speichercontroller 1214 beinhaltet eine Schaltung, die als Steuerung des DRAM 1221 dient, und eine Schaltung, die als Schnittstelle des Flash-Speichers 1222 dient.
  • Die Schnittstelle 1215 beinhaltet eine Schnittstellenschaltung, die mit einem externen Gerät, wie z. B. einer Anzeigevorrichtung, einem Lautsprecher, einem Mikrofon, einer Kamera und einer Steuerung, verbunden ist. Beispiele für die Steuerung umfassen eine Maus, eine Tastatur und einen Gamecontroller. Als derartige Schnittstelle kann ein Universal Serial Bus (USB), ein High-Definition Multimedia Interface (HDMI) (eingetragenes Warenzeichen) oder dergleichen verwendet werden.
  • Die Netzwerkschaltung 1216 umfasst eine Netzwerkschaltung wie z.B. ein Local-Area-Network (LAN). Darüber hinaus kann die Netzwerkschaltung 1216 eine Schaltung für die Netzwerksicherheit enthalten.
  • Bei dem Chip 1200 können die vorstehenden Schaltungen (Systeme) durch den gleichen Herstellungsprozess ausgebildet werden. Folglich ist es selbst dann, wenn die Anzahl von Schaltungen zunimmt, die für den Chip 1200 erforderlich sind, unnötig, die Anzahl von Schritten im Herstellungsprozess zu erhöhen; somit kann der Chip 1200 mit geringen Kosten hergestellt werden.
  • Die Hauptplatine 1203, die mit der PCB 1201, auf der der Chip 1200, der die GPU 1212 beinhaltet, montiert ist, dem DRAM 1221 und dem Flash-Speicher 1222 bereitgestellt ist, kann als GPU-Modul 1204 bezeichnet werden.
  • Das GPU-Modul 1204 beinhaltet den Chip 1200, bei dem die SoC-Technologie zur Anwendung kam, und kann daher eine kleine Größe aufweisen. Das GPU-Modul 1204 zeichnet sich durch eine Bildverarbeitung aus, und daher wird es für ein tragbares elektronisches Gerät, wie z. B. ein Smartphone, einen Tablet-Computer, einen Laptop-PC und eine tragbare (mobile) Spielekonsole, vorteilhaft verwendet. Die Produkt-Summen-Operations-Schaltung, in der die GPU 1212 verwendet wird, kann die Operation unter Verwendung eines tiefen neuronalen Netzes (deep neural network, DNN), eines faltenden neuronalen Netzes (convolutional neural network, CNN), eines rekurrenten neuronalen Netzes (RNN), eines Autoencoders, einer tiefen Boltzmann-Maschine (deep Boltzmann machine, DBM), eines Deep Belief Network (DBN) oder dergleichen durchführen; daher kann der Chip 1200 als KI-Chip verwendet werden oder das GPU-Modul 1204 kann als KI-System-Modul verwendet werden.
  • Die Strukturen, Verfahren und dergleichen, welche bei dieser Ausführungsform beschrieben worden sind, können gegebenenfalls in Kombination mit beliebigen der Strukturen, Verfahren und dergleichen, welche bei den anderen Ausführungsformen und Beispielen beschrieben werden, verwendet werden.
  • (Ausführungsform 5)
  • In dieser Ausführungsform werden Anwendungsbeispiele für die Speichervorrichtung mit der in der obigen Ausführungsform beschriebenen Halbleitervorrichtung beschrieben. Die in der obigen Ausführungsform beschriebene Halbleitervorrichtung kann beispielsweise auf Speichervorrichtungen einer Vielzahl von elektronischen Geräten (z. B. Informationsendgeräte, Computer, Smartphones, E-Book-Lesegeräte, Digitalkameras (einschließlich Videokameras), Videoaufzeichnungs-/Wiedergabegeräte und Navigationssysteme) angewendet werden. Hier bezieht sich der Computer nicht nur auf einen Tablet-Computer, einen Laptop und einen Schreibtischcomputer, sondern auch auf einen großen Computer wie z. B. ein Server-System. Alternativ wird die in der obigen Ausführungsform beschriebene Halbleitervorrichtung auf Wechseldatenträger wie Speicherkarten (z. B. SD-Karten), USB-Speicher und Solid State Drives (SSD) angewendet. 21 stellt einige Strukturbeispiele von Wechseldatenträgern schematisch dar. So wird beispielsweise die in der obigen Ausführungsform beschriebene Halbleitervorrichtung zu einem gepackten Speicher-Chip verarbeitet und in einer Vielzahl von Speichervorrichtungen und Wechselspeichern verwendet.
  • 21(A) ist eine schematische Darstellung eines USB-Speichers. Ein USB-Speicher 1100 beinhaltet ein Gehäuse 1101, eine Kappe 1102, einen USB-Anschluss 1103 und ein Substrat 1104. Das Substrat 1104 ist in dem Gehäuse 1101 untergebracht. Beispielsweise werden ein Speicher-Chip 1105 und ein Steuer-Chip 1106 an dem Substrat 1104 angebracht. Die in der obigen Ausführungsform beschriebene Halbleitervorrichtung kann in den Speicher-Chip 1105 des Substrats 1104 oder dergleichen integriert werden.
  • 21(B) ist eine schematische externe Darstellung einer SD-Karte, und 21(C) ist eine schematische Darstellung, die die Innenstruktur der SD-Karte darstellt. Eine SD-Karte 1110 beinhaltet ein Gehäuse 1111, einen Anschluss 1112 und ein Substrat 1113. Das Substrat 1113 ist in dem Gehäuse 1111 untergebracht. Beispielsweise werden ein Speicher-Chip 1114 und ein Steuer-Chip 1115 an dem Substrat 1113 angebracht. Wenn der Speicher-Chip 1114 auch an einer Rückseite des Substrats 1113 bereitgestellt wird, kann die Kapazität der SD-Karte 1110 erhöht werden. Außerdem kann ein drahtloser Chip, der zur drahtlosen Kommunikation geeignet ist, auf dem Substrat 1113 bereitgestellt werden. Außerdem kann ein drahtloser Chip, der zur drahtlosen Kommunikation geeignet ist, auf dem Substrat 1113 bereitgestellt werden. Mit einem derartigen drahtlosen Chip können Daten per Funkverbindung zwischen einem Host-Gerät und der SD-Karte 1110 aus dem Speicher-Chip 1114 gelesen und in diesen geschrieben werden. Die in der obigen Ausführungsform beschriebene Halbleitervorrichtung kann in den Speicher-Chip 1114 des Substrats 1113 oder dergleichen integriert werden.
  • 21(D) ist eine schematische externe Darstellung eines SSD, und 21(E) ist eine schematische Darstellung, die die Innenstruktur des SSD darstellt. Ein SSD 1150 beinhaltet ein Gehäuse 1151, einen Anschluss 1152 und ein Substrat 1153. Das Substrat 1153 ist in dem Gehäuse 1151 untergebracht. Beispielsweise werden ein Speicher-Chip 1154, ein Speicher-Chip 1155 und ein Steuer-Chip 1156 an dem Substrat 1153 angebracht. Der Speicher-Chip 1155 ist ein Arbeitsspeicher des Steuer-Chips 1156, und es kann z. B. ein DOSRAM-Chip verwendet werden. Wenn der Speicher-Chip 1154 auch an einer Rückseite des Substrats 1153 bereitgestellt wird, kann die Kapazität des SSD 1150 erhöht werden. Die in der obigen Ausführungsform beschriebene Halbleitervorrichtung kann in den Speicher-Chip 1154 des Substrats 1153 oder dergleichen integriert werden.
  • Die Strukturen, Verfahren und dergleichen, welche bei dieser Ausführungsform beschrieben worden sind, können gegebenenfalls in Kombination mit beliebigen der Strukturen, Verfahren und dergleichen, welche bei den anderen Ausführungsformen und Beispielen beschrieben werden, verwendet werden.
  • (Ausführungsform 6)
  • Bei dieser Ausführungsform werden anhand von 22 Beispiele für elektronische Geräte beschrieben, bei denen die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung verwendet werden kann.
  • Genauer gesagt kann die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung für Prozessoren (z. B. eine CPU und eine GPU) und Chips verwendet werden. 22 zeigt spezifische Beispiele für elektronische Geräte, die einen Prozessor, wie z. B. eine CPU oder eine GPU, oder einen Chip einer Ausführungsform der vorliegenden Erfindung enthalten.
  • <elektronische Geräte; System>
  • Die GPU oder der Chip einer Ausführungsform der vorliegenden Erfindung kann auf einer Vielzahl von elektronischen Geräten montiert werden. Als Beispiele für die elektronischen Geräte können elektronische Geräte mit einem relativ großen Bildschirm, wie beispielsweise ein Fernsehgerät, ein Desktop- oder Laptop-PC, ein Monitor eines Computers oder dergleichen, eine Digital Signage und ein großer Spielautomat (z. B. ein Flipperautomat), eine Digitalkamera, eine digitale Videokamera, ein digitaler Fotorahmen, ein Mobiltelefon, eine tragbare Spielkonsole, ein tragbares Informationsendgerät und ein Audiowiedergabegerät angegeben werden. Wenn die integrierte Schaltung oder der Chip einer Ausführungsform der vorliegenden Erfindung in dem elektronischen Gerät vorgesehen ist, kann das elektronische Gerät auch künstliche Intelligenz enthalten.
  • Das elektronische Gerät einer Ausführungsform der vorliegenden Erfindung kann eine Antenne beinhalten. Wenn die Antenne ein Signal empfängt, kann ein Bild, Informationen oder dergleichen auf einem Anzeigeabschnitt angezeigt werden. Wenn das elektronische Gerät die Antenne und eine Sekundärbatterie beinhaltet, kann die Antenne für die kontaktlose Energieübertragung verwendet werden.
  • Das elektronische Gerät einer Ausführungsform der vorliegenden Erfindung kann einen Sensor (einen Sensor mit einer Funktion zum Messen von Kraft, Verschiebung, Position, Geschwindigkeit, Beschleunigung, Winkelgeschwindigkeit, Drehzahl, Abstand, Licht, Flüssigkeit, Magnetismus, Temperatur, chemischer Substanz, Ton, Zeit, Härte, elektrischem Feld, elektrischem Strom, elektrischer Spannung, elektrischer Leistung, Strahlung, Durchflussrate, Feuchtigkeit, Steigungsgrad, Schwingung, Geruch oder Infrarotstrahlen) beinhalten.
  • Das elektronische Gerät einer Ausführungsform der vorliegenden Erfindung kann eine Vielzahl von Funktionen aufweisen. Beispielsweise kann das elektronische Gerät dieser Ausführungsform eine Funktion zum Anzeigen verschiedener Daten (eines Standbildes, eines bewegten Bildes, eines Textbildes und dergleichen) auf dem Anzeigeabschnitt, eine Touchscreen-Funktion, eine Funktion zum Anzeigen eines Kalenders, des Datums, der Zeit und dergleichen, eine Funktion zum Ausführen diverser Arten von Software (Programmen), eine drahtlose Kommunikationsfunktion und eine Funktion zum Lesen eines Programms oder der Daten, das/die in einem Speichermedium gespeichert ist/sind, aufweisen. 22 stellt Beispiele für derartige elektronische Geräte dar.
  • [Mobiltelefon]
  • 22(A) veranschaulicht ein Mobiltelefon (Smartphone), das zur Gruppe der Informationsendgeräte zählt. Das Informationsendgerät 5500 besteht aus einem Gehäuse 5510 und einem Anzeigeabschnitt 5511. Als Eingabeschnittstellen sind im Anzeigeabschnitt 5511 und im Gehäuse 5510 jeweils ein Touchpanel und eine Taste (Knopf) vorgesehen.
  • Das Informationsendgerät 5500 kann eine Anwendung unter Nutzbarmachung von künstlicher Intelligenz ausführen, wobei der Chip einer Ausführungsform der vorliegenden Erfindung verwendet wird. Beispiele für Anwendungen, bei denen künstliche Intelligenz eingesetzt wird, sind eine Anwendung zum Interpretieren eines Gesprächs und zum Anzeigen dessen Inhalts auf dem Anzeigeabschnitt 5511; eine Anwendung zum Erkennen von Buchstaben, Abbildungen und dergleichen, die von einem Benutzer in das Touchpanel des Anzeigeabschnitts 5511 eingegeben werden, und zum Anzeigen dieser auf dem Anzeigeabschnitt 5511; und eine Anwendung zur biometrischen Authentifizierung unter Verwendung von Fingerabdrücken, Stimmabdrücken oder dergleichen.
  • [Informationsendgerät 1]
  • 22(B) zeigt ein Desktop-Informationsendgerät 5300. Das Desktop-Informationsendgerät 5300 besteht aus dem Hauptkörper 5301 des Informationsendgeräts, einem Display 5302 und einer Tastatur 5303.
  • Das Desktop-Informationsendgerät 5300 kann unter Verwendung des Chips einer Ausführungsform der vorliegenden Erfindung, auf ähnliche Weise wie das oben beschriebene Informationsendgerät 5500, eine Anwendung unter Nutzung von künstlicher Intelligenz ausführen. Beispiele für Anwendungen, bei denen künstliche Intelligenz eingesetzt wird, sind Software zur Design-Unterstützung, Software zur Textkorrektur und Software zur automatischen Menügenerierung. Darüber hinaus kann durch die Verwendung des Desktop-Informationsendgeräts 5300 eine neuartige künstliche Intelligenz entwickelt werden.
  • Es sei angemerkt, dass, obwohl die 22(A) und 22(B) ein Smartphone bzw. ein Desktop-Informationsendgerät als Beispiele für das elektronische Gerät zeigen, der Chip einer Ausführungsform der vorliegenden Erfindung auch auf ein anderes Informationsendgerät als das Smartphone und das Desktop-Informationsendgerät angewandt werden kann. Beispiele für andere Informationsendgeräte als ein Smartphone und ein Desktop-Informationsendgerät sind ein persönlicher digitaler Assistent (PDA), ein Laptop-Informationsendgerät und eine Workstation.
  • [Haushaltgerät]
  • 22(C) zeigt einen elektrischen Kühl- und Gefrierschrank 5800, der ein Beispiel für ein Haushaltsgerät ist. Der elektrische Kühl- und Gefrierschrank 5800 umfasst ein Gehäuse 5801, eine Kühlschranktür 5802, eine Gefrierschranktür 5803 und ähnliches.
  • Wenn der Chip einer Ausführungsform der vorliegenden Erfindung in dem elektrischen Kühl- und Gefrierschrank 5800 verwendet wird, kann der elektrische Kühl- und Gefrierschrank 5800 mit künstlicher Intelligenz erhalten werden. Die Nutzung der künstlichen Intelligenz ermöglicht es dem elektrischen Kühl- und Gefrierschrank 5800, eine Funktion zur automatischen Erstellung eines Menüs auf der Grundlage der im elektrischen Kühl- und Gefrierschrank 5800 gelagerten Lebensmittel und des Verfallsdatums der Lebensmittel zu haben, sowie eine Funktion zur automatischen Steuerung der Temperatur, die für die im elektrischen Kühl- und Gefrierschrank 5800 gelagerten Lebensmittel geeignet ist, zu haben.
  • Hier wird ein elektrischer Kühl- und Gefrierschrank als Beispiel für ein Haushaltsgerät beschrieben; weitere Beispiele für Haushaltsgeräte sind ein Staubsauger, ein Mikrowellenherd, ein Elektroofen, ein Reiskocher, ein Wasserkocher, ein IH-Herd, ein Wasserspender, ein Heiz-Kühl-Kombinationsgerät wie eine Klimaanlage, eine Waschmaschine, ein Wäschetrockner und ein audiovisuelles Gerät.
  • [Spielgeräte]
  • 22(D) zeigt ein tragbares Spielgerät 5200 als Beispiel für ein Spielgerät. Das tragbare Spielgerät 5200 besteht aus einem Gehäuse 5201, einem Anzeigeabschnitt 5202, einer Taste 5203 und ähnlichem.
  • Durch die Verwendung der GPU oder des Chips einer Ausführungsform der vorliegenden Erfindung im tragbaren Spielgerät 5200 kann das tragbare Spielgerät 5200 mit geringem Stromverbrauch erhalten werden. Darüber hinaus kann die Wärmeerzeugung einer Schaltung aufgrund des geringen Stromverbrauchs reduziert werden; somit kann der Einfluss der Wärmeerzeugung auf die Schaltung, die Peripherieschaltung und das Modul verringert werden.
  • Wenn die GPU oder der Chip einer Ausführungsform der vorliegenden Erfindung in dem tragbaren Spielgerät 5200 verwendet wird, kann außerdem das tragbare Spielgerät 5200 mit künstlicher Intelligenz erhalten werden.
  • Im Allgemeinen werden der Spielverlauf, die Handlungen und Worte der Spielfiguren und die Ausdrücke eines Phänomens im Spiel und dergleichen im Spiel selbst programmiert; der Einsatz von künstlicher Intelligenz in dem tragbaren Spielgerät 5200 ermöglicht jedoch Ausdrücke, die nicht durch das Spielprogramm begrenzt sind. So können beispielsweise Ausdrücke wie z. B. vom Spieler gestellte Fragen, der Spielverlauf, die Zeit und die Handlungen und Worte von Spielfiguren geändert werden.
  • Die künstliche Intelligenz kann einen virtuellen Spieler konstruieren; so kann ein Spiel, das eine Vielzahl von Spielern benötigt, mit dem tragbaren Spielgerät 5200 von nur einem menschlichen Spieler gespielt werden, wobei ein von der künstlichen Intelligenz konstruierter virtueller Spieler als Gegner eingesetzt wird.
  • Obwohl das tragbare Spielgerät in 22(D) als Beispiel für ein Spielgerät dargestellt ist, ist das Spielgerät, das die GPU oder den Chip einer Ausführungsform der vorliegenden Erfindung verwendet, nicht darauf beschränkt. Beispiele für Spielgeräte, die die GPU oder den Chip einer Ausführungsform der vorliegenden Erfindung verwenden, sind eine Heim-Videospielkonsole, ein in einer Unterhaltungseinrichtung (Spielzentrum, Vergnügungspark o. ä.) installierter Arcade-Spielautomat und eine in Sportanlagen installierte Wurfmaschine für Schlagtraining.
  • [Beweglicher Gegenstand]
  • Die GPU oder der Chip einer Ausführungsform der vorliegenden Erfindung kann in einem Auto (Automobil), d. h. einem beweglichen Gegenstand, und um einen Fahrersitz im Automobil herum verwendet werden.
  • 22(E1) zeigt ein Auto 5700 als Beispiel für ein sich bewegendes Objekt (Fahrzeugs), und 22(E2) zeigt die Peripherie einer Windschutzscheibe im Inneren des Autos. 22(E2) stellt ein Anzeigefeld 5701, ein Anzeigefeld 5702 und ein Anzeigefeld 5703, welche an einem Armaturenbrett angebracht sind, sowie ein Anzeigefeld 5704 dar, das an einer Säule angebracht ist.
  • Die Anzeigefelder 5701 bis 5703 können verschiedene Informationen anzeigen, wie z. B. einen Geschwindigkeitsmesser, ein Tachometer, einen Kilometerstand, eine Tankanzeige, eine Schaltanzeige und eine Einstellung der Klimaanlage. Der Inhalt, das Layout und dergleichen der Anzeige auf den Anzeigefeldern können entsprechend den Präferenzen des Benutzers frei verändert werden, so dass das Design verbessert werden kann. Die Anzeigefelder 5701 bis 5703 können auch als Beleuchtungsvorrichtungen verwendet werden.
  • Das Anzeigefeld 5704 kann die von der Säule behinderte Sicht (tote Winkel) kompensieren, indem ein Bild, das mit einer in dem Auto 5700 bereitgestellten Abbildungsvorrichtung (nicht dargestellt) aufgenommen wird, angezeigt wird. Das heißt, dass tote Winkel beseitigt werden können und die Sicherheit erhöht werden kann, indem ein Bild, das mit einer außerhalb des Autos 5700 bereitgestellten Abbildungsvorrichtung aufgenommen wird, angezeigt wird. Indem ein Bild angezeigt wird, um den Bereich zu kompensieren, den ein Fahrer nicht sehen kann, kann der Fahrer leicht und bequem die Sicherheit überprüfen. Das Anzeigefeld 5704 kann auch als Beleuchtungsvorrichtung verwendet werden.
  • Da die GPU oder der Chip einer Ausführungsform der vorliegenden Erfindung als Bestandteil der künstlichen Intelligenz verwendet werden kann, kann der Chip z. B. im automatischen Fahrsystem des Autos 5700 eingesetzt werden. Der Chip kann auch für ein System zur Navigation, Risikovorhersage oder ähnliches verwendet werden. Die Anzeigefelder 5701 bis 5704 können Informationen über Navigationsinhalte, Risikovorhersagen und dergleichen anzeigen.
  • Das Automobil ist oben als Beispiel für den beweglichen Gegenstand beschrieben worden; der bewegliche Gegenstand ist nicht auf das Automobil beschränkt. Beispielsweise können als beweglicher Gegenstand ein Zug, eine Einschienenbahn, ein Schiff, ein Flugkörper (ein Hubschrauber, ein unbemanntes Flugzeug (eine Drohne), ein Flugzeug oder eine Rakete) und dergleichen angegeben werden. Durch Anwenden des Chips einer Ausführungsform der vorliegenden Erfindung auf diese beweglichen Gegenstände können sie mit einem System, bei dem künstliche Intelligenz verwendet wird, ausgestattet werden.
  • [Rundfunksystem]
  • Die GPU oder der Chip einer Ausführungsform der vorliegenden Erfindung kann in einem Rundfunksystem verwendet werden.
  • 22(F) zeigt schematisch die Datenübertragung in einem Rundfunksystem. Konkret zeigt 22(F) einen Pfad, auf dem eine Radiowelle (ein Rundfunksignal), die von einer Rundfunkstation 5680 übertragen wird, an einen Fernsehempfänger (TV) 5600 in jedem Haushalt gesendet wird. Der TV 5600 enthält ein Empfangsgerät (nicht abgebildet), und das von einer Antenne 5650 empfangene Rundfunksignal wird über das Empfangsgerät an den TV 5600 übertragen.
  • Obwohl eine Ultrahochfrequenzantenne (UHF-Antenne) als Antenne 5650 in 22(F) dargestellt ist, kann auch eine BS/110°-CS-Antenne, eine CS-Antenne oder ähnliches als Antenne 5650 verwendet werden.
  • Eine Radiowelle 5675A und eine Radiowelle 5675B sind Rundfunksignale für den terrestrischen Rundfunk; ein Radiowellenturm 5670 verstärkt die empfangene Radiowelle 5675A und überträgt die Radiowelle 5675B. Jeder Haushalt kann terrestrische Fernsehsendungen auf dem TV 5600 sehen, indem er oder sie die Radiowelle 5675B mit der Antenne 5650 empfängt. Es sei angemerkt, dass das Rundfunksystem nicht auf die in 22(F) gezeigte terrestrische Ausstrahlung beschränkt ist und dass es sich dabei um Satellitenausstrahlung über einen künstlichen Satelliten, Datenausstrahlung über eine optische Leitung oder ähnliches handeln kann.
  • Das oben beschriebene Rundfunksystem kann künstliche Intelligenz nutzen, indem es den Chip einer Ausführungsform der vorliegenden Erfindung verwendet. Wenn die Rundfunkdaten von der Rundfunkstation 5680 an den TV 5600 jedes Haushalts übertragen werden, werden die Rundfunkdaten von einem Encoder komprimiert. Die Antenne 5650 empfängt die komprimierten Rundfunkdaten, und dann werden die komprimierten Rundfunkdaten von einem Decoder des Empfangsgerätes im TV 5600 dekomprimiert. Mit Hilfe der künstlichen Intelligenz kann z. B. ein in einem Bild enthaltenes Anzeigemuster bei der Bewegungskompensationsvorhersage, die eine der Komprimierungsverfahren des Encoders ist, erkannt werden. Darüber hinaus kann z. B. auch eine In-Frame-Vorhersage unter Verwendung der künstlichen Intelligenz durchgeführt werden. Wenn die Rundfunkdaten mit niedriger Auflösung empfangen und auf dem TV 5600 mit hoher Auflösung angezeigt werden, kann darüber hinaus bei der Dekomprimierung der Rundfunkdaten durch den Decoder eine Bildinterpolation wie z. B. eine Aufwärtskonvertierung durchgeführt werden.
  • Das oben beschriebene Rundfunksystem mit künstlicher Intelligenz eignet sich für die Ausstrahlung von ultrahochauflösendem Fernsehen (UHDTV (Ultra-High-Definition TV), 4K und 8K), das eine große Menge an Rundfunkdaten benötigt.
  • Als Anwendung der künstlichen Intelligenz auf Seiten des TVs 5600 kann z. B. der TV 5600 mit einem Aufzeichnungsgerät mit künstlicher Intelligenz versehen werden. Mit einem solchen Aufbau kann die künstliche Intelligenz im Aufzeichnungsgerät die Präferenz des Benutzers lernen, so dass TV-Programme, die der Präferenz des Benutzers entsprechen, automatisch aufgezeichnet werden können.
  • Die elektronischen Geräte und ihre Funktionen, die Anwendungsbeispiele der künstlichen Intelligenz und ihre Wirkungen und dergleichen, die in dieser Ausführungsform beschrieben wurden, können in angemessener Weise mit denen anderer elektronischer Geräte kombiniert werden.
  • Die Strukturen, Verfahren und dergleichen, welche bei dieser Ausführungsform beschrieben worden sind, können gegebenenfalls in Kombination mit beliebigen der Strukturen, Verfahren und dergleichen, welche bei den anderen Ausführungsformen und Beispielen beschrieben werden, verwendet werden.
  • [Beispiel 1]
  • In diesem Beispiel wird der Schichtwiderstand einer Schichtanordnung gemessen, bei der ein Leiter über einem Oxid angeordnet ist. Tantalnitrid wurde als Leiter über dem Oxid verwendet, und der Schichtwiderstand des Tantalnitrids wurde gemessen. Die für die Messungen verwendeten Proben werden im Folgenden beschrieben.
  • Zuerst wird das Herstellungsverfahren der Probe A beschrieben. Eine Oberfläche eines siliziumhaltigen Substrats wurde in einer Chlorwasserstoff- (HCl-) Atmosphäre wärmebehandelt, um einen Siliziumoxidfilm mit einer Dicke von 100 nm über dem Substrat auszubilden. Als Nächstes wurde mit einem CVD-Verfahren ein 300 nm dicker Siliziumoxynitridfilm über dem Siliziumoxidfilm ausgebildet. Dem Siliziumoxynitridfilm wurde mit Hilfe eines Ionenimplantationsverfahrens Sauerstoff injiziert, so dass er als Sauerstoffversorgungsfilm fungierte. Als Nächstes wurde ein erstes Oxid mit einer Dicke von 5 nm über dem Siliziumoxynitridfilm unter Verwendung eines Targets mit einem Atomverhältnis von In:Ga:Zn = 4:2:4,1 durch ein Sputterverfahren ausgebildet. Anschließend wurde über dem ersten Oxid mittels Sputterverfahren ein Tantalnitridfilm mit einer Dicke von 5 nm ausgebildet. Der Tantalnitridfilm wurde bei Raumtemperatur in einer argon- und stickstoffhaltigen Atmosphäre unter Verwendung eines Ta-haltigen Targets ausgebildet.
  • Als Nächstes wird die Probe B beschrieben. Bei der Probe B wird das erste Oxid auf die gleiche Weise wie bei der vorstehend beschriebenen Probe A ausgebildet. Ein zweites Oxid mit einer Schichtdicke von 1 nm wurde über dem ersten Oxid unter Verwendung eines Targets mit einem Atomverhältnis von In:Ga:Zn = 1:3:4 mit Hilfe eines Sputterverfahrens ausgebildet. Als Nächstes wurde über dem zweiten Oxid ein Tantalnitridfilm auf die gleiche Weise wie bei der Probe A ausgebildet.
  • Als Nächstes wird die Probe C beschrieben. Bei der Probe C wurde das erste Oxid verwendet, das auf dieselbe Weise wie bei den oben beschriebenen Proben A und B ausgebildet wurde. Ein zweites Oxid mit einer Schichtdicke von 5 nm wurde über dem ersten Oxid unter Verwendung eines Targets mit einem Atomverhältnis von In:Ga:Zn = 1:3:4 mit Hilfe eines Sputterverfahrens ausgebildet. Dann wurde über dem zweiten Oxid ein Tantalnitridfilm wie bei den Proben A und B ausgebildet.
  • Die Probe A wurde in acht Proben A1 bis A8, Probe B in acht Proben B1 bis B8 und Probe C in acht Proben C1 bis C8 unterteilt. Die Proben wurden unter insgesamt acht verschiedenen Bedingungen behandelt: zwei Wärmebehandlungstemperaturbedingungen von 150 °C und 175 °C in einer Stickstoffatmosphäre wurden jeweils mit vier Wärmebehandlungszeitsbedingungen von keiner Wärmebehandlungszeit, 1 Stunde, 10 Stunden und 100 Stunden kombiniert. Eine Zusammenfassung der Behandlungsbedingungen für alle Proben ist in Tabelle 1 dargestellt. [Tabelle 1]
    Proben Nr. Wärmetemperatur von 150 °C Wärmetemperatur von 175 °C
    ohne 1 Stunde 10 Stunden 100 Stunden ohne 1 Stunde 10 Stunden 100 Stunden
    Dicke des zweiten Oxids ohne A1 A2 A3 A4 A5 A6 A7 A8
    1 nm B1 B2 B3 B4 B5 B6 B7 B8
    5 nm C1 C2 C3 C4 C5 C6 C7 C8
  • 23 zeigt Graphen des Schichtwiderstandes von Tantalnitrid in Abhängigkeit von der Wärmebehandlungszeit. 23(A) zeigt einen Graphen mit einer Wärmebehandlungstemperatur von 150 °C. 23(B) zeigt einen Graphen mit einer Wärmebehandlungstemperatur von 175 °C. Bei allen Proben gibt es mit zunehmender Wärmebehandlungszeit eine Zunahme des Schichtwiderstandes vom Tantalnitrid; aber bei den Proben B und C, bei denen das zweite Oxid zwischen dem ersten Oxid und dem Tantalnitrid eingefügt wurde, war die Zunahme des Schichtwiderstandes vom Tantalnitrid geringer als bei der Probe A, bei der das zweite Oxid nicht bereitgestellt wurde. Bei einer Erwärmungstemperatur von 150 °C, die in 23(A) dargestellt wird, wurde kein Unterschied in der Zunahme des Schichtwiderstandes vom Tantalnitrid zwischen Probe B (1 nm dickes zweites Oxid) und Probe C (5 nm dickes zweites Oxid) festgestellt. Bei einer Erwärmungstemperatur von 175 °C, die in 23(B) dargestellt wird, war die Zunahme des Schichtwiderstandes vom Tantalnitrid bei der Probe C (5 nm dickes zweites Oxid) weniger stark ausgeprägt als bei der Probe B (1 nm dickes zweites Oxid).
  • Dieses Beispiel kann gegebenenfalls in Kombination mit den Strukturen, Verfahren und dergleichen verwendet werden, die bei anderen Ausführungsformen und anderen Beispielen gezeigt werden.
  • [Beispiel 2]
  • In diesem Beispiel wurde der Schichtwiderstand des Oxids in Tiefenrichtung in einer Schichtanordnung gemessen, bei der ein Leiter über einem Oxid bereitgestellt ist. Die für die Messungen verwendeten Proben werden im Folgenden beschrieben.
  • Zunächst wird das Verfahren zur Herstellung (Vorbereitung) der Probe D beschrieben. Ein Quarzsubstrat wurde präpariert und ein erstes Oxid mit einer Schichtdicke von 500 nm wurde über dem Quarzsubstrat unter Verwendung eines Targets mit einem Atomverhältnis von In:Ga:Zn = 4:2:4,1 mittels Sputterverfahren ausgebildet. Dann wurde eine Wärmebehandlung in einer Stickstoffatmosphäre bei 400 °C für 1 h durchgeführt, gefolgt von einer Wärmebehandlung in einer Sauerstoffatmosphäre bei 400 °C für 1 h.
  • Dann wurde über dem ersten Oxid ein Tantalnitridfilm in einer Dicke von 20 nm durch ein Sputterverfahren ausgebildet. Der Tantalnitridfilm wurde bei Raumtemperatur in einer argon- und stickstoffhaltigen Atmosphäre unter Verwendung eines Ta-haltigen Targets ausgebildet.
  • Als Nächstes wird die Probe E beschrieben. Bei der Probe E wird das erste Oxid auf die gleiche Weise wie bei der oben beschriebenen Probe D ausgebildet. Ein zweites Oxid mit einer Schichtdicke von 1 nm wurde über dem ersten Oxid unter Verwendung eines Targets mit einem Atomverhältnis von In:Ga:Zn = 1:3:4 mittels Sputterverfahren ausgebildet. Dann wurde eine Wärmebehandlung in einer Stickstoffatmosphäre bei 400 °C für 1 h durchgeführt, gefolgt von einer Wärmebehandlung in einer Sauerstoffatmosphäre bei 400 °C für 1 h.
  • Dann wurde über dem ersten Oxid ein Tantalnitridfilm in einer Dicke von 20 nm durch ein Sputterverfahren ausgebildet. Der Tantalnitridfilm wurde bei Raumtemperatur in einer argon- und stickstoffhaltigen Atmosphäre unter Verwendung eines Ta-haltigen Targets ausgebildet.
  • Als Nächstes wird die Probe F beschrieben. Bei der Probe F wird das erste Oxid auf die gleiche Weise wie bei den oben beschriebenen Proben D und E ausgebildet. Ein zweites Oxid mit einer Schichtdicke von 5 nm wurde über dem ersten Oxid unter Verwendung eines Targets mit einem Atomverhältnis von In:Ga:Zn = 1:3:4 mittels Sputterverfahren ausgebildet. Dann wurde eine Wärmebehandlung in einer Stickstoffatmosphäre bei 400 °C für 1 h durchgeführt, gefolgt von einer Wärmebehandlung in einer Sauerstoffatmosphäre bei 400 °C für 1 h.
  • Dann wurde über dem ersten Oxid ein Tantalnitridfilm in einer Dicke von 20 nm durch ein Sputterverfahren ausgebildet. Der Tantalnitridfilm wurde bei Raumtemperatur in einer argon- und stickstoffhaltigen Atmosphäre unter Verwendung eines Ta-haltigen Targets ausgebildet.
  • Die Probe D wurde in acht Proben D1 bis D8, Probe E in acht Proben E1 bis E8 und Probe F in acht Proben F1 bis F8 unterteilt. Die Proben wurden unter insgesamt acht verschiedenen Bedingungen behandelt: zwei Wärmebehandlungstemperaturbedingungen von 150 °C und 175 °C in einer Stickstoffatmosphäre wurden jeweils mit vier Wärmebehandlungszeitsbedingungen von keiner Wärmebehandlungszeit, 1 Stunde, 10 Stunden und 100 Stunden kombiniert. Eine Zusammenfassung der Behandlungsbedingungen für alle Proben ist in Tabelle 2 dargestellt. [Tabelle 2]
    Proben Nr. Wärmetemperatur von 150 °C Wärmetemperatur von 175 °C
    ohne 1 Stunde 10 Stunden 100 Stunden ohne 1 Stunde 10 Stunden 100 Stunden
    Dicke des zweiten Oxids ohne D1 D2 D3 D4 D5 D6 D7 D8
    1 nm E1 E2 E3 E4 E5 E6 E7 E8
    5 nm F1 F2 F3 F4 F5 F6 F7 F8
  • Dann wurde bei jeder Probe ein Trockenätzverfahren zur Entfernung des Tantalnitrids angewendet. Dann wurde bei jeder Probe ein Schritt zur Messung des Schichtwiderstandes des ersten Oxids (Schritt 1) durchgeführt. Als Nächstes wurde ein Schritt zum Ätzen des ersten Oxids um etwa 3 nm (Schritt 2) durchgeführt. Als Nächstes wurde ein Schritt zur Messung der verbleibenden Schichtdicke des ersten Oxids (Schritt 3) durchgeführt. Danach wurden die Schritte 1 bis 3 solange wiederholt, bis der Schichtwiderstand die Überlast (Over-Range) von 6 × 106 Ω/⊔ erreichte. Bei den Proben E1 bis E8 und F1 bis F8 kann der Schichtwiderstand des zweiten Oxids im ersten Schritt 1 gemessen werden, aber der Einfluss auf die Ergebnisse dieses Beispiels ist gering.
  • 24 und 25 zeigen die Änderungen des Schichtwiderstandes des ersten Oxids in der Tiefenrichtung. 24 zeigt Graphen, die die Wärmebehandlungstemperatur von 150 °C zeigen. 24(A) ist ein Graph, der eine Struktur ohne das zweite Oxid zeigt. 24(B) ist ein Graph, der eine Struktur mit einem 1 nm dicken zweiten Oxid zeigt. 24(C) ist ein Graph, der eine Struktur mit einem 5 nm dicken zweiten Oxid zeigt. 25 zeigt Graphen, die die Wärmebehandlungstemperatur von 175 °C zeigen. 25(A) ist ein Graph, der eine Struktur ohne das zweite Oxid zeigt. 25(B) ist ein Graph, der eine Struktur mit einem 1 nm dicken zweiten Oxid zeigt. 25(C) ist ein Graph, der eine Struktur mit einem 5 nm dicken zweiten Oxid zeigt.
  • Aus 24 und 25 ist ersichtlich, dass durch Bereitstellung eines 5 nm dicken zweiten Oxids zwischen dem ersten Oxid und dem Leiter die Progression (Vergrößerung/Entwicklung) eines niederohmigen Bereichs des ersten Oxids in Tiefenrichtung selbst nach einer 1-stündigen, 10-stündigen und 100-stündigen Wärmebehandlung bei 150 °C und 175 °C stärker als bei einer Struktur, bei der das zweite Oxid nicht bereitgestellt wird, unterdrückt werden kann.
  • Die Strukturen, Verfahren und dergleichen, welche bei dieser Ausführungsform beschrieben worden sind, können gegebenenfalls in Kombination mit beliebigen der Strukturen, Verfahren und dergleichen, welche bei den anderen Ausführungsformen und Beispielen beschrieben werden, verwendet werden.
  • [Beispiel 3]
  • In diesem Beispiel wurden unter Verwendung eines Rastertransmissionselektronenmikroskops (HD-2700, hergestellt von Hitachi High-Technologies Corporation) eine Querschnittsbeobachtung des in 3(A) gezeigten Abschnitts und eine Analyse mittels energiedispersiver Röntgenspektroskopie (energy dispersive X-ray spectroscopy, EDX) an Proben durchgeführt, bei denen die Komponenten bis zum Isolierfilm 250A nach dem unter <Herstellungsverfahren der Halbleitervorrichtung> beschriebenen Verfahren hergestellt wurden.
  • Die Strukturen der hergestellten Proben werden beschrieben. Die Proben G1 und G2 sind Proben ohne Oxid 243 zwischen Oxid 230b und Leiter 242. Die Proben H1 und H2 sind Proben mit Oxid 243 zwischen Oxid 230b und Leiter 242, und die Dicke des Oxids 243 beträgt 1 nm. Die Proben I1 und I2 sind Proben mit Oxid 243 zwischen Oxid 230b und Leiter 242, und die Dicke des Oxids 243 beträgt 2 nm. Die Proben J1 und J2 sind Proben mit Oxid 243 zwischen Oxid 230b und Leiter 242, und die Dicke des Oxids 243 beträgt 3 nm. In allen Proben sind die anderen Strukturelemente gleich.
  • In diesem Beispiel wurde das Oxid 230b unter Verwendung eines Targets mit einem Atomverhältnis von In:Ga:Zn = 4:2:4,1 mittels Sputterverfahren abgeschieden, und das Oxid 243 wurde unter Verwendung eines Targets mit einem Atomverhältnis von In:Ga:Zn = 1:3:4 mittels Sputterverfahren abgeschieden. Als Leiter 242 wurde Tantalnitrid verwendet, das mittels Sputterverfahren abgeschieden wurde.
  • Bei den Proben G1, H1, I1 und J1 wurde eine Wärmebehandlung in einer Stickstoffatmosphäre bei einer Erwärmungstemperatur von 400 °C und einer Erwärmungszeit von 4 Stunden durchgeführt. Bei den Proben G2, H2, I2 und J2 wurde eine Wärmebehandlung in einer Stickstoffatmosphäre bei einer Erwärmungstemperatur von 400 °C und einer Erwärmungszeit von 8 Stunden durchgeführt.
  • Nach der oben erwähnten Wärmebehandlung wurde eine Querschnittsbeobachtung an jeder Probe durchgeführt. Als Beispiel wird in 26 ein Querschnittsbild der Probe J1 gezeigt. Es wurde beobachtet, dass auf dem Isolator 224 eine Schichtanordnung aus dem Oxid 230a, dem Oxid 230b, dem Oxid 243 und dem Leiter 242 ausgebildet wurde.
  • Als Nächstes wurde eine EDX-Linienanalyse an jeder Probe durchgeführt. Eine ungefähre Position der analysierten Bereiche ist in 26 durch einen Pfeil gekennzeichnet.
  • 27 und 28 zeigen die zusammengefassten Ergebnisse der EDX-Linienanalyse für Sauerstoff und Gallium. Der Abstand der Grenzfläche zwischen dem Leiter und dem Oxid wurde aus dem Linienanalyseprofil von Gallium bestimmt. 27 zeigt die Grenzfläche zwischen dem Leiter und dem Oxid bei etwa 29,1 nm, und 28 zeigt die Grenzfläche bei etwa 28,7 nm. 27 zeigt Ergebnisse der EDX-Linienanalyse von Sauerstoff und Gallium für Proben G1, H1, I1 und J1, bei denen eine 4-stündige Wärmebehandlung durchgeführt wurde, und 28 zeigt Ergebnisse der EDX-Linienanalyse von Sauerstoff und Gallium für die Proben G2, H2, I2 und J2, bei denen eine 8-stündige Wärmebehandlung durchgeführt wurde.
  • In 27 schneidet sich das Sauerstoffprofil jeder Probe mit dem quantitativen Wert = 20 Atom-%, wobei die Probe G1, in der kein Oxid 243 bereitgestellt wurde, den geringsten Abstand (Distance) aufweist, gefolgt von der Probe H1, in der die Dicke des Oxids 243 1 nm beträgt, gefolgt von der Probe II, in der die Dicke des Oxids 243 2 nm beträgt, gefolgt von der Probe J1, in der die Dicke des Oxids 243 3 nm beträgt. Mit anderen Worten: Je dicker das Oxid 243 ist, desto stärker wird die Sauerstoffdiffusion in den Leiter 242 unterdrückt. Auch in 28 ist ein ähnlicher Trend zu beobachten.
  • Aus den obigen Ergebnissen geht hervor, dass das Oxid 243 die Funktion hat, die Diffusion von Sauerstoff in den Leiter 242 zu unterdrücken; und es gilt: Je dicker das Oxid 243 ist, desto wahrscheinlicher ist es, dass die Diffusion von Sauerstoff in den Leiter 242 unterdrückt wird.
  • Die Strukturen, Verfahren und dergleichen, welche bei dieser Ausführungsform beschrieben worden sind, können gegebenenfalls in Kombination mit beliebigen der Strukturen, Verfahren und dergleichen, welche bei den anderen Ausführungsformen und Beispielen beschrieben werden, verwendet werden.
  • [Beispiel 4]
  • In diesem Beispiel wurden Proben mit dem Transistor 200 unter Verwendung des unter <Herstellungsverfahren der Halbleitervorrichtung> beschriebenen Verfahrens hergestellt, und die Zuverlässigkeit des Transistors 200 wurde bewertet. Es wurden zwei Proben hergestellt, Probe K und Probe L. Die Substrattemperatur zum Zeitpunkt der Ausbildung des Oxids 243 ist zwischen Probe K und Probe L unterschiedlich.
  • Für Probe K wurde ein 2 nm dicker Film unter Verwendung eines Targets mit einem Atomverhältnis von In:Ga:Zn = 1:3:4 als Oxid 243 mittels Sputterverfahren bei einer Substrattemperatur von 200 °C ausgebildet. Für Probe L wurde ein 2 nm dicker Film unter Verwendung eines Targets mit einem Atomverhältnis von In:Ga:Zn = 1:3:4 als Oxid 243 mittels Sputterverfahren bei einer Substrattemperatur von 250 °C ausgebildet. Sowohl Probe J als auch Probe K wurden 8 Stunden lang bei 400 °C in einer Stickstoffatmosphäre erhitzt.
  • Als Nächstes wurde die Zuverlässigkeit von Probe K und Probe L bewertet. Die Zuverlässigkeit wurde durch den +GBT- (Gate Bias Temperature) Stresstest bewertet. Bei dem +GBT-Stresstest wird während des Erhitzens des Substrats an den Leiter 242a, der als Source-Elektrode des Transistors fungiert, den Leiter 242b, der als Drain-Elektrode fungiert, und den Leiter 205, der als zweite Gate-Elektrode (Bottom-Gate-Elektrode) fungiert, dasselbe Potential angelegt. Ein Potential, das höher ist als dasjenige, das an die Leiter 242a, 242b und 205 angelegt wird, wird an den Leiter 260, der als erste Gate-Elektrode (Top-Gate-Elektrode) fungiert, für eine bestimmte Zeit angelegt.
  • Beim +GBT-Stresstest dieses Beispiels wurde die Einstelltemperatur auf 150 °C eingestellt, das Drain-Potential Vd, das Source-Potential Vs und das Bottom-Gate-Potential VBG wurden auf 0 V eingestellt und das Top-Gate-Potential VG wurde auf +3,63 V eingestellt. An zwei Elementen jeder der Proben K und L wurde ein Stresstest durchgeführt (2-Elemente-Stresstest). Die Bewertung wurde an Elementen mit einem Designwert von 60 nm Kanallänge und 60 nm Kanalbreite durchgeführt.
  • ID-VG-Messungen wurden in regelmäßigen Abständen während des +GBT-Stresstests durchgeführt. Die ID-VG-Messungen wurden unter Bedingungen durchgeführt, bei denen das Transistor-Drain-Potential Vd auf +1,2 V, das Source-Potential VS auf 0 V, das Bottom-Gate-Potential VBG auf 0 V und das Gate-Potential VG auf Sweepen von -3,3 V auf +3,3 V eingestellt wurde. Die ID-VG-Messungen wurden mit einem Halbleiter-Parameteranalysator von Keysight Technologies durchgeführt. Im +GBT-Stresstest wurde ΔVsh, die die Änderung der Verschiebungsspannung Vsh seit Beginn der Messung darstellt, als Indikator für die Höhe der Änderung der elektrischen Eigenschaften des Transistors verwendet. Die Verschiebungsspannung Vsh ist definiert als der Wert von Vg, bei dem die Tangente der maximalen Steigung der ID-VG-Kurve Id = 1,0 × 10-12 (A) schneidet.
  • Die Ergebnisse des +GBT-Stresstests der Probe K sind in 29(A) dargestellt. Die Ergebnisse des +GBT-Stresstests der Probe L sind in 29(B) dargestellt. In 29 zeigt die horizontale Achse die Belastungszeit (h) und die vertikale Achse ΔVsh (mV).
  • Wie in 29(A) gezeigt, betrug die Änderung der Verschiebungsspannung ΔVsh bei der Probe K selbst nach 550 Stunden unter der oben erwähnten Belastung für beide Elemente weniger als 100 mV. Im Einzelnen hatte das erste Element, das in der Figur durch weiße Kreise dargestellt ist, nach 550 Stunden eine ΔVsh von 28 mV und das zweite Element, das durch weiße Quadrate dargestellt ist, nach 550 Stunden eine ΔVsh von 23 mV.
  • Wie in 29(B) gezeigt, betrug die Änderung der Verschiebungsspannung ΔVsh bei der Probe L selbst nach 550 Stunden unter der oben erwähnten Belastung für beide Elemente weniger als 100 mV. Im Einzelnen hatte das erste Element, das in der Figur durch weiße Kreise dargestellt ist, nach 550 Stunden eine ΔVsh von 53 mV und das zweite Element, das durch weiße Quadrate dargestellt ist, nach 550 Stunden eine ΔVsh von 92 mV.
  • Mit diesen Ergebnissen wurde bestätigt, dass die Bereitstellung von Oxid 243 zwischen Oxid 230 und Leiter 242 dafür sorgte, dass sich ΔVsh bei dem +GBT-Stresstest nach einer Belastungszeit von 550 Stunden um weniger als 100 mV erhöhte. Es wurde auch bestätigt, dass ΔVsh bei dem +GBT-Stresstest der Probe K mit einer Substrattemperatur von 200 °C bei der Ausbildung des Oxids 243 niedriger war als bei der Probe L mit einer Substrattemperatur von 250 °C.
  • Die Strukturen, Verfahren und dergleichen, welche bei dieser Ausführungsform beschrieben worden sind, können gegebenenfalls in Kombination mit beliebigen der Strukturen, Verfahren und dergleichen, welche bei den anderen Ausführungsformen und Beispielen beschrieben werden, verwendet werden.
  • [Beispiel 5]
  • In diesem Beispiel wird die in Beispiel 4 beschriebene Zuverlässigkeitsbewertung fortgesetzt, und es werden die Ergebnisse beschrieben, die über eine Belastungszeit von 1000 Stunden hinausgehen. Die Probe, die für die Fortsetzung der Zuverlässigkeitsbewertung verwendet wurde, war Probe K, bei der ein 2 nm dickes Oxid 243 bei einer Substrattemperatur von 200 °C unter Verwendung eines Targets mit einem Atomverhältnis von In:Ga:Zn = 1:3:4 durch ein Sputterverfahren ausgebildet wurde. Die Bewertung der Zuverlässigkeit erfolgte wie in Beispiel 4 durch den +GBT-Stresstest bei einer Belastungstemperatur von 150 °C. Bei diesem Stresstest wird die Belastungszeit, bei der ΔVsh 100 mV überschreitet, als die Lebensdauer des Transistors definiert. Die Schwankungen von Ion, dem S-Wert und µFE mit voranschreitender Belastungszeit wurden ebenfalls ausgewertet.
  • Ion (A) ist der Wert von Id, wenn Vd = 1,2 V und Vg = 3,3 V ist. Der S-Wert (mV/dec) ist der Wert von Vg, der erforderlich ist, damit sich Id um eine Zehnerpotenz im Unterschwellenbereich ändert, wenn Vd = 1,2 V gilt. µFE (cm2/Vs) ist der Wert, der aus der Formel des linearen Bereichs der Gradientenkanalnäherung berechnet wird.
  • 30 zeigt die Ergebnisse des +GBT-Stresstests. In 30 gibt die horizontale Achse die Belastungszeit (h) an und die vertikale Achse gibt ΔVsh (mV) an. Wie in 30 dargestellt, wird der Änderungsbetrag der Verschiebespannung ΔVsh der Probe K auch nach 1000 Stunden langer Belastung auf unter 100 mV , d. h. bei 97 mV, gehalten.
  • Es wird geschätzt, dass die Einstelltemperatur von 150 °C für den in diesem Beispiel ausgewerteten +GBT-Stresstest die Degradation im Vergleich zu einer Einstelltemperatur von 125 °C für den +GBT-Stresstest um etwa das 24-fache beschleunigt. Daher kann die Lebensdauer bei einer Belastungstemperatur von 125 °C auf mehr als 20,000 Stunden geschätzt werden.
  • 31(A) zeigt die belastungszeitabhängige Änderung von Ion. 31(B) zeigt die belastungszeitabhängige Änderung des S-Wertes. 31(C) zeigt die belastungszeitabhängige Änderung von µFE. Wie aus 31(A), 31(B) und 31(C) ersichtlich, waren die belastungszeitabhängigen Änderungen von Ion, des S-Wertes und µFE gering.
  • Mit den obigen Ergebnissen wird bestätigt, dass der Transistor 200 einer Ausführungsform der vorliegenden Erfindung eine hohe Zuverlässigkeit aufweist.
  • Die Strukturen, Verfahren und dergleichen, welche bei dieser Ausführungsform beschrieben worden sind, können gegebenenfalls in Kombination mit beliebigen der Strukturen, Verfahren und dergleichen, welche bei den anderen Ausführungsformen und Beispielen beschrieben werden, verwendet werden.
  • [Beispiel 6]
  • In diesem Beispiel wird eine Zuverlässigkeitsbewertung durchgeführt, und es werden die Ergebnisse bis zu einer Belastungszeit von 2000 Stunden beschrieben. Die Probe, die für die Zuverlässigkeitsbewertung verwendet wurde, war Probe L, bei der ein 2 nm dickes Oxid 243 bei einer Substrattemperatur von 200 °C unter Verwendung eines Targets mit einem Atomverhältnis von In:Ga:Zn = 1:3:4 durch ein Sputterverfahren ausgebildet wurde. Die Probe L wurde wie die Probe K einer 8-stündigen Wärmebehandlung bei 400 °C in einer Stickstoffatmosphäre unterzogen. Die Bewertung der Zuverlässigkeit erfolgte wie in Beispiel 5 durch den +GBT-Stresstest bei einer Belastungstemperatur von 150 °C. Bei diesem Stresstest wird die Belastungszeit, bei der ΔVsh 100 mV überschreitet, als die Lebensdauer des Transistors definiert. Die Schwankungen von Ion, dem S-Wert und µFE mit voranschreitender Belastungszeit wurden ebenfalls ausgewertet.
  • 32 zeigt die Ergebnisse des +GBT-Stresstests. In 32 gibt die horizontale Achse die Belastungszeit (h) an und die vertikale Achse gibt ΔVsh (mV) an. Wie in 32 dargestellt, wird der Änderungsbetrag der Verschiebespannung ΔVsh der Probe L nach 1790 Stunden langer Belastung innerhalb ±100 mV, d. h. bei -92 mV, gehalten. Nach 1800 Stunden langer Belastung überschritt jedoch der Änderungsbetrag der Verschiebespannung ΔVsh ±100 mV. Daher betrug die Lebensdauer des Transistors der Probe L 1790 Stunden im +GBT-Stresstest bei einer Belastungstemperatur von 150 °C.
  • Es wird geschätzt, dass die Einstelltemperatur von 150 °C für den in diesem Beispiel ausgewerteten +GBT-Stresstest die Degradation im Vergleich zu einer Einstelltemperatur von 125 °C für den +GBT-Stresstest um etwa das 24-fache beschleunigt. Daher kann die Lebensdauer bei einer Belastungstemperatur von 125 °C auf mehr als 40.000 Stunden geschätzt werden.
  • 33(A) zeigt die belastungszeitabhängige Änderung von Ion. 33(B) zeigt die belastungszeitabhängige Änderung des S-Wertes. 33(C) zeigt die belastungszeitabhängige Änderung von µFE. Wie aus 33(A), 33(B) und 33(C) ersichtlich, waren die belastungszeitabhängigen Änderungen von Ion, des S-Wertes und µFE gering.
  • Mit den obigen Ergebnissen wird bestätigt, dass der Transistor 200 einer Ausführungsform der vorliegenden Erfindung eine hohe Zuverlässigkeit aufweist.
  • Die Strukturen, Verfahren und dergleichen, welche bei dieser Ausführungsform beschrieben worden sind, können gegebenenfalls in Kombination mit beliebigen der Strukturen, Verfahren und dergleichen, welche bei den anderen Ausführungsformen und Beispielen beschrieben werden, verwendet werden.
  • [Beispiel 7]
  • In diesem Beispiel wurde eine Probe M mit einem Transistor 200 unter Verwendung des unter <Herstellungsverfahren der Halbleitervorrichtung> beschriebenen Verfahrens hergestellt, und es wurden ID-VG-Messungen des Transistors 200 durchgeführt, um die Schwankungen der elektrischen Eigenschaften zu bewerten.
  • Für Probe M wurde ein 2 nm dicker Film unter Verwendung eines Targets mit einem Atomverhältnis von In:Ga:Zn = 1:3:4 als Oxid 243 mittels Sputterverfahren bei einer Substrattemperatur von 200 °C ausgebildet. Probe M wurde 4 Stunden lang bei 400 °C in einer Stickstoffatmosphäre erhitzt.
  • Anschließend wurden ID-VG-Messungen an der Probe M durchgeführt. Es wurden 27 Elemente mit einem Designwert von 60 nm Kanallänge und 60 nm Kanalbreite und 9 Elemente mit einem Designwert von 350 nm Kanallänge und 350 nm Kanalbreite gemessen.
  • Die ID-VG-Messungen wurden unter Bedingungen durchgeführt, bei denen das Transistor-Drain-Potential Vd auf +1,2 V, das Source-Potential VS auf 0 V, das Bottom-Gate-Potential VBG auf 0 V und das Gate-Potential VG auf Sweepen von -3,3 V auf +3,3 V eingestellt wurde.
  • 34 zeigt das aus den ID-VG-Messungen erhaltene Plotdiagramm der Normalwahrscheinlichkeit von Vsh. Die Standardabweichung von Vsh für den Designwert von 60 nm Kanallänge und 60 nm Kanalbreite betrug 71 mV. Die Standardabweichung von Vsh für den Designwert von 350 nm Kanallänge und 350 nm Kanalbreite betrug 38 mV; somit war die Abweichung von Vsh sowohl bei dem Designwert von 60 nm Kanallänge und 60 nm Kanalbreite als auch bei dem Designwert von 350 nm Kanallänge und 350 nm Kanalbreite gering.
  • 35 zeigt das Plotdiagramm der Normalwahrscheinlichkeit von ID (Ion1) , wenn das Gate-Potential VG auf +3,3 V eingestellt ist. Die Standardabweichung von Ion1 mit dem Designwert von 60 nm Kanallänge und 60 nm Kanalbreite betrug 0,8 µA. Die Standardabweichung von Ion1 mit dem Designwert von 350 nm Kanallänge und 350 nm Kanalbreite betrug 0,2 µA.
  • 36 zeigt das Plotdiagramm der Normalwahrscheinlichkeit von ID (Ion2), wenn das Gate-Potential VG auf Vsh +2,5 V eingestellt ist. Die Standardabweichung von Ion2 mit dem Designwert von 60 nm Kanallänge und 60 nm Kanalbreite betrug 0,6 µA. Die Standardabweichung von Ion2 mit dem Designwert von 350 nm Kanallänge und 350 nm Kanalbreite betrug 0,1 µA.
  • Die Strukturen, Verfahren und dergleichen, welche bei dieser Ausführungsform beschrieben worden sind, können gegebenenfalls in Kombination mit beliebigen der Strukturen, Verfahren und dergleichen, welche bei den anderen Ausführungsformen und Beispielen beschrieben werden, verwendet werden.
  • [Beispiel 8]
  • In diesem Beispiel werden die Auswirkungen von Defekten in CAAC-IGZO auf den Sperrstrom (einschließlich der Temperaturabhängigkeit) durch eine Bauelementberechnung berechnet, wobei der Schwerpunkt auf der Tatsache liegt, dass die Defekte in den Oxidhalbleiterkristallen eine der Ursachen für den Leckstrom sind.
  • Das Modell des für die Auswertung verwendeten Transistors hat die in 1 gezeigte Struktur des Transistors 200 mit einer Gate-Isolierfilmdicke von EOT = 6 nm, einer Gate-Länge von 60 nm und einer Kanalbreite von 60 nm. Auf der Grundlage der Ergebnisse der harten Röntgenphotoelektronenspektroskopie (HX-PES) und anderer Analysen wurden Defektniveaus festgelegt, die auf die Sauerstofffehlstellen in der Nähe der mittleren Lücke der CAAC-IGZO-Energielücke zurückzuführen sind. Als Ergebnis der Bauelementberechnung zeigten die ID-VG-Eigenschaften bei VD = 1,2 V eine langsamere Steigung der ID im niedrigen VG-Bereich als die ID-VG-Eigenschaften ohne die Einstellung der Defektniveaus. Mit anderen Worten: Bei negativer Verschiebung von VG ist der Änderungsbetrag von ID kleiner als derjenige bei den ID-VG-Eigenschaften ohne die Einstellung der Defektniveaus.
  • Außerdem wurde die Auswirkung einer Temperaturerhöhung des Transistors auf die ID-VG-Eigenschaften bei VD = 1,2 V berechnet. Die Temperatur des Transistors wurde auf 85 °C, 125 °C und 192 °C eingestellt. Die Berechnungsergebnisse zeigten, dass bei VG = -2 V der Sperrstrom bei 85 °C 6,5 × 10-20 A/µm betrug, bei VG = -2 V der Sperrstrom bei 125 °C 3,6 × 10-18 A/µm betrug, und bei VG = -2 V der Sperrstrom bei 192 °C 7,0 × 10-16 A/µm betrug.
  • Als Nächstes wurde auf der Grundlage des aus der obigen Bauelementberechnung erhaltenen Sperrstroms bei jeder Temperatur die Temperaturabhängigkeit der Potentialänderung des mit dem Transistor verbundenen kapazitiven Abschnitts berechnet. 37(A) zeigt die Schaltungskonfiguration für die Berechnung. Der Drain eines Transistors M20 ist mit einer der Elektroden des Kondensators CD verbunden. Eine Source des Transistors M20 ist mit GND geerdet. Die andere Elektrode des Kondensators CD ist mit GND geerdet. Bei dieser Berechnung wird die Kapazität des Kondensators CD auf 1 nF gesetzt.
  • Die Einstellung des Anfangszustandes war wie folgt: Der Kondensator CD wurde in einen geladenen Zustand versetzt, der Transistor M20 wurde in einen ausgeschalteten Zustand mit VG = -2 versetzt, und das Potential des Drain VD des Transistors M20 und der einen Elektrode des Kondensators CD wurde auf 1,2 V eingestellt.
  • Die Berechnungsergebnisse werden in 37(B) dargestellt. Wie in 37(B) dargestellt, ist ersichtlich, dass je höher die Temperatur ist, desto größer ist die Abnahme des Potentials VD im Laufe der Zeit.
  • [Beispiel 9]
  • In diesem Beispiel werden die Auswirkungen von Defekten in CAAC-IGZO auf den Sperrstrom (einschließlich der Temperaturabhängigkeit) durch eine Bauelementberechnung berechnet, wobei der Schwerpunkt auf der Tatsache liegt, dass die Defekte in den Oxidhalbleiterkristallen eine der Ursachen für den Leckstrom sind. Darüber hinaus wurde das Ausmaß der Auswirkungen des Leckstroms auf die Halteeigeschaften (Speichereigenschaften) der Schaltung verifiziert, indem eine einfache Halteschaltung für die Berechnung ausgebildet wurde. Zur Verifizierung der Halteeigeschaften wurde auch eine TEG- (Test Element Group) Vorrichtung hergestellt und deren Korrelation mit den experimentellen Ergebnissen untersucht.
  • Das Modell des für die Auswertung verwendeten Transistors hat die in 1 gezeigte Struktur des Transistors 200 mit einer Gate-Isolierfilmdicke von 6 nm bei EOT, einer Gate-Länge von 60 nm und einer Kanalbreite von 60 nm. Auf der Grundlage der Ergebnisse der harten Röntgenphotoelektronenspektroskopie (HX-PES) und anderer Analysen wurden Defektniveaus festgelegt, die auf die Sauerstofffehlstellen in der Nähe der mittleren Lücke der CAAC-IGZO-Energielücke zurückzuführen sind. 38(A) zeigt die Verteilung der Defektniveaus. Eg ist die Energielücke des Oxidhalbleiters mit einem Wert von 2,9 eV, ND ist die Peakdichte der Defektniveaus mit einem Wert von 1 × 1021 /cm3·eV, und WD ist die Standardabweichung der Defektniveaus mit einem Wert von 0,25 eV. ED ist die Energie der mittleren Position der Defektniveaus mit Werten von 1,4 eV und 1,5 eV. Die Temperatur betrug 27 °C.
  • 38(A) zeigt die aus der Bauelementberechnung erhaltenen ID-VG-Eigenschaften bei VD = 1,2 V. Der Sperrstrom bei ED = 1,4 eV ist größer als der bei ED = 1,5 eV. Mit anderen Worten: Der Sperrstrom nimmt zu, wenn sich die Energie der mittleren Position der Defektniveaus dem Leitungsbandminimum Ec nähert.
  • Eg, ND und WD wurden dann auf die gleichen Einstellungen wie oben beschrieben eingestellt, wobei ED auf 1,5 eV und die Temperaturen auf 27 °C, 85 °C, 125 °C und 192 °C festgelegt wurden. 39(A) zeigt die aus der Bauelementberechnung erhaltenen Ergebnisse der ID-VG-Eigenschaften bei VD = 1,2 V. Die Beziehung zwischen dem Kehrwert der Temperatur und dem Sperrstrom bei VG = -2 V wird in 39(B) dargestellt.
  • Die ID-VG-Eigenschaften bei VD = 1,2 V zeigten eine langsamere Steigung der ID im niedrigen VG-Bereich als die ID-VG-Eigenschaften ohne die Einstellung der Defektniveaus. Mit anderen Worten: Bei negativer Verschiebung von VG ist der Änderungsbetrag von ID kleiner als derjenige bei den ID-VG-Eigenschaften ohne die Einstellung der Defektniveaus. Darüber hinaus wurde festgestellt, dass der Sperrstrom unabhängig von der Einstellung der Defektniveaus bei höherer Temperatur größer ist (siehe 39(A) und 39(B)).
  • Als Nächstes wurde eine einfache Struktur der Halteschaltung festgelegt und die Auswirkungen des Sperrstroms auf die Halteeigenschaften wurden berechnet. Die Halteschaltung mit der einfachen Struktur war die in 37(A) gezeigte Schaltung (dieselbe wie in Beispiel 8). In diesem Beispiel wurde jedoch die Kapazität des Kondensators CD auf 10aF eingestellt. Die Einstellung des Anfangszustandes war wie folgt: Der Transistor M20 wurde in einen ausgeschalteten Zustand mit VG = -2 versetzt, und der Kondensator CD wurde in einen geladenen Zustand versetzt, und das Potential VD des Drain des Transistors M20 und der einen Elektrode des Kondensators CD wurde auf 1,2 V eingestellt. Die Temperaturen wurden auf 125 °C und 192 °C festgelegt.
  • Die Ergebnisse werden in 40 dargestellt. Die Strichlinien im Diagramm zeigen die Ergebnisse der Berechnung ohne Einstellung der Defektniveaus, und die durchgezogenen Linien im Diagramm zeigen die Ergebnisse der Berechnung mit Einstellung der Defektniveaus. Diese Ergebnisse deuten darauf hin, dass das Potential VD im Laufe der Zeit bei hoher Temperatur und mit eingestellten Defektniveaus signifikant abnimmt und sich die Halteseigenschaften verschlechtern. Darüber hinaus wurde bestätigt, dass die Abnahme des Potentials VD innerhalb des in 40 dargestellten Bereichs der verstrichenen Zeit bei 125 °C ohne Einstellung der Defektniveaus fast nicht auftrat.
  • Als Nächstes werden die Gründe für die Zunahme des Sperrstroms und die Verschlechterung der Halteeigenschaften im Falle derartiger Defektniveaus erörtert. 41 zeigt das auf eine Berechnung zurückzuführende Bandschema des Leitungsbandminimums Ec der Source-Elektrode, des Kanalbildungsbereichs und der Drain-Elektrode im ausgeschalteten Zustand des Transistors. Die Strichlinie im Diagramm zeigt die Ergebnisse der Berechnung ohne Einstellung der Defektniveaus, und die durchgezogene Linie im Diagramm zeigt die Ergebnisse der Berechnung mit Einstellung der Defektniveaus.
  • Die Berechnungsergebnisse bestätigten, dass die Energiebarriere im ausgeschalteten Zustand mit Defektzuständen niedriger ist als im ausgeschalteten Zustand ohne Defektzustände. Dies liegt daran, dass beim Anlegen einer negativen Spannung an das Top-Gate ursprünglich eine Energiebarriere von ΔE erzeugt wird, der Anstieg der Energiebarriere jedoch durch Pinning auf Fermi-Niveau gedrückt wird, wodurch es den Elektronen leichter gemacht wird, die Energiebarriere zu überqueren, was vermutlich den Sperrstrom erhöht. In 41 wird die Energiebarriere durch δE reduziert. Dies kann der Tatsache entsprechen, dass der Änderungsbetrag von ID im Unterschwellenbereich der ID-VG-Eigenschaften kleiner ist als die der VG, wie in 39(A) dargestellt.
  • Als Nächstes wurden Testelementgruppen (TEG-) Vorrichtungen zur Messung der Halteeigenschaften hergestellt und deren Korrelation mit den gemessenen Ergebnissen untersucht.
  • Die TEG-Vorrichtungen für die Messung der Halteeigenschaften weisen einen Transistor 200 auf und wurden durch das unter <Herstellungsverfahren der Halbleitervorrichtung> beschriebene Verfahren hergestellt.
  • 42(A) und 42(B) zeigen die Schaltungen der TEG-Vorrichtungen für die Messung der Halteeigenschaften. 42(A) zeigt eine Schaltung einer TEG-Vorrichtung, bei der der Drain-Leckstrom und der Leckstrom des Top-Gates anhand der Halteeigenschaften gemessen werden können. 42(B) zeigt eine Schaltung einer TEG-Vorrichtung, die nur den Leckstrom des Top-Gates aus den Halteeigenschaften messen kann.
  • Wie in 42(A) dargestellt, ist die Leitung 2000 elektrisch mit einem Anschluss von Source und Drain eines Transistors M30 verbunden, die Leitung 2001 ist elektrisch mit einem Gate des Transistors M30 verbunden und die Leitung 2002 ist elektrisch mit einem der Anschlüsse der Ausleseschaltung R10 verbunden. Der andere Anschluss von Source und Drain des Transistors M30 ist elektrisch mit einem potentialfreien Knoten FN verbunden, der andere Anschluss der Ausleseschaltung R10 ist elektrisch mit dem potentialfreien Knoten FN verbunden, und ein Anschluss von Source und Drain des Transistors M22 ist elektrisch mit dem potentialfreien Knoten FN verbunden. Die Leitung 2003 ist elektrisch mit einem Gate des Transistors M22 verbunden, die Leitung 2004 ist elektrisch mit dem anderen Anschluss von Source und Drain des Transistors M22 verbunden, und die Leitung 2005 ist elektrisch mit dem Backgate des Transistors M22 verbunden.
  • Wie in 42(B) dargestellt, ist die Leitung 2000 elektrisch mit einem Anschluss von Source und Drain des Transistors M30 verbunden, die Leitung 2001 ist elektrisch mit einem Gate des Transistors M30 verbunden und die Leitung 2002 ist elektrisch mit einem der Anschlüsse der Ausleseschaltung R10 verbunden. Der andere Anschluss von Source und Drain des Transistors M30 ist elektrisch mit einem potentialfreien Knoten FN verbunden, der andere Anschluss der Ausleseschaltung R10 ist elektrisch mit dem potentialfreien Knoten FN verbunden, und ein Gate des Transistors M22 ist elektrisch mit dem potentialfreien Knoten FN verbunden. Die Leitung 2006 ist elektrisch mit der Source und dem Drain des Transistors M22 verbunden, und die Leitung 2005 ist elektrisch mit dem Backgate des Transistors M22 verbunden.
  • Der Transistor M30 ist ein Schreibtransistor und der Transistor M22 ist der Transistor, dessen Halteeigenschaften gemessen werden sollen. Der Transistor M22 ist in 42(A) und 42(B) als ein Transistor dargestellt, aber der Transistor M22 ist ein Transistor, der aus 20,000 parallel geschalteten Transistoren mit einer Kanallänge von 60 nm und einer Kanalbreite von 60 nm besteht. Mit anderen Worten: Der Transistor M22 ist ein Transistor mit einer Kanallänge von 60 nm und einer Kanalbreite von 60 nm × 20,000 = 1,2 mm.
  • Als Nächstes wurden die ID-VG-Messungen an dem Transistor M22 mit einem Halbleiter-Parameteranalysator durchgeführt, der für elektrische Messungen von Halbleitervorrichtungen verwendet wird. 43 zeigt ein Diagramm der ID-VG-Eigenschaften des Transistors M22. Der Sperrstrom bei der Messung mittels Halbleiter-Parameteranalysators lag selbst mit einer Kanalbreite von 1,2 mm unter der unteren Messgrenze des Halbleiter-Parameteranalysators, d. h., bei weniger als 1 × 10-16 A/pm.
  • Als Nächstes wurden der Drain-Leckstrom und der Top-Gate-Leckstrom unter Verwendung der in 42(A) gezeigten TEG-Vorrichtung aus den Halteeigenschaften geschätzt. Zunächst wurde bei der Leitung 2001 ein Potential eingestellt, bei dem der Transistor M30 eingeschaltet wird, und an die Leitung 2000 wurde ein Potential von 1,2 V angelegt, damit sich Ladungen am Knoten FN akkumulieren können, um ein Potential von 1,2 V zu erreichen. Dann wurde an die Leitung 2001 ein Potential von -3 V angelegt und der Transistor M30 in den ausgeschalteten Zustand versetzt. Um den Transistor M22 in den ausgeschalteten Zustand zu versetzen, wurde bei der Leitung 2000 ein Potential von 0 V und der Leitung 2005 ein Potential von -3 V zugeführt. Das Potential der Leitung 2003, die elektrisch mit dem Gate verbunden ist, wurde auf -2 V und -2,5 V eingestellt. Die zeitliche Änderung des Potentials des Knotens FN wurde von der Ausleseschaltung R10 unter Aufrechterhalten des obigen Zustandes für eine bestimmte Zeit gelesen und der Drain-Leckstrom und der Top-Gate-Leckstrom wurden aus den Auslesewerten geschätzt.
  • Als Nächstes wurde der Top-Gate-Leckstrom anhand der Halteeigenschaften unter Verwendung der in 42(B) gezeigten TEG-Vorrichtung gemessen. Zuerst wurde bei der Leitung 2001 ein Potential eingestellt, bei dem der Transistor M30 eingeschaltet wurde, und dann wurde an die Leitung 2000 ein Potential von 1,2 V angelegt, damit sich Ladungen am Knoten FN akkumulieren können, um ein Potential von 1,2 V zu erreichen. Dann wurde an die Leitung 2001 ein Potential von -3 V angelegt und der Transistor M30 wurde ausgeschaltet. Bei dem Transistor M22 wurde das Potential der Leitung 2006 auf 4,4 V und 4,9 V und dasjenige der Leitung 2005 auf 1,2 V eingestellt. Die zeitliche Änderung des Potentials des Knotens FN wurde von der Ausleseschaltung R10 unter Aufrechterhalten des obigen Zustandes für eine bestimmte Zeit gelesen und der Top-Gate-Leckstrom wurde aus den Auslesewerten geschätzt.
  • 44(A) zeigt ein Diagramm der ID-VG-Eigenschaften des Transistors M22, die mit einem Halbleiter-Parameteranalysator gemessen wurden, wobei die oben erhaltenen Drain-Leckströme von VG = -2 V und -2,5 V, die Werte des Top-Gate-Leckstroms und die Werte des Gate-Leckstroms bei VG = -2 V und -2,5 V geplottet wurden. Die gepunktete Linie ist eine Extrapolation des Unterschwellenbereichs.
  • 44(B) zeigt ein Diagramm der ID-VG-Eigenschaften des Transistors M22, die mit einem Halbleiter-Parameteranalysator gemessen wurden, wobei Werte geplottet werden, die durch Subtraktion der Werte des Gate-Leckstroms bei VG = -2 V und -2,5 V von den Werten des Drain-Leckstroms und des Top-Gate-Leckstroms bei VG = -2 V und -2,5 V erhalten werden. Mit anderen Worten: Es handelt sich in 44(B) um Drain-Leckstromwerte ohne Gate-Leckstrom. Die gepunktete Linie ist eine Extrapolation des Unterschwellenbereichs.
  • 45 zeigt 44 (B) plus die ID-VG-Eigenschaften, die durch die Bauelementberechnung mit Einstellung der Defektniveaus erhalten wurden. Die aus der Bauelementberechnung erhaltenen ID-VG-Eigenschaften werden durch eine Strichpunktkurve dargestellt. Es wird bestätigt, dass der Sperrstrom bei einem negativen Gate-Potential außerhalb der Extrapolation des Unterschwellenbereichs liegt. Dies ähnelt dem berechneten Verhalten vom Pinning auf Fermi-Niveau aufgrund der Defektniveaus.
  • Bezugszeichenliste
    • 10
    Oxidhalbleiter,
    20
    Leiter,
    22
    Sauerstoff-Festlösungsbereich,
    30
    Oxid,
    100
    Kondensator,
    110
    Leiter,
    112
    Leiter,
    120
    Leiter,
    130
    Isolator,
    150
    Isolator,
    200
    Transistor,
    205
    Leiter,
    205a
    Leiter,
    205b
    Leiter,
    205c
    Leiter,
    205d
    Leiter,
    205e
    Leiter,
    205f
    Leiter,
    205g
    Leiter,
    210
    Isolator,
    212
    Isolator,
    214
    Isolator,
    216
    Isolator,
    218
    Leiter,
    222
    Isolator,
    224
    Isolator,
    224A
    Isolierfilm,
    230
    Oxid,
    230a
    Oxid,
    230A
    Oxidfilm,
    230b
    Oxid,
    230B
    Oxidfilm,
    230c
    Oxid,
    230C
    Oxidfilm,
    240
    Leiter,
    240a
    Leiter,
    240b
    Leiter,
    241
    Isolator,
    241a
    Isolator,
    241b
    Isolator,
    242
    Leiter,
    242a
    Leiter,
    242A
    leitender Film,
    242b
    Leiter,
    242B
    leitende Schicht,
    243
    Oxid,
    243a
    Oxid,
    243A
    Oxidfilm,
    243b
    Oxid,
    243B
    Oxidschicht,
    245
    Leiter,
    246
    Leiter,
    246a
    Leiter,
    246b
    Leiter,
    250
    Isolator,
    250A
    Isolierfilm,
    260
    Leiter,
    260a
    Leiter,
    260Aa
    leitender Film,
    260Ab
    leitender Film,
    260b
    Leiter,
    272
    Isolator,
    272A
    Isolierfilm,
    273
    Isolator,
    273A
    Isolierfilm,
    274
    Isolator,
    276
    Isolator,
    280
    Isolator,
    281
    Isolator,
    282
    Isolator,
    300
    Transistor,
    311
    Substrat,
    313
    Halbleiterbereich,
    314a
    niederohmiger Bereich,
    314b
    niederohmiger Bereich,
    315
    Isolator,
    316
    Leiter,
    320
    Isolator,
    322
    Isolator,
    324
    Isolator,
    326
    Isolator,
    328
    Leiter,
    330
    Leiter,
    350
    Isolator,
    352
    Isolator,
    354
    Isolator,
    356
    Leiter,
    400
    Transistor,
    405
    Leiter,
    405a
    Leiter,
    405b
    Leiter,
    430c
    Oxid,
    431a
    Oxid,
    431b
    Oxid,
    432a
    Oxid,
    432b
    Oxid,
    440
    Leiter,
    440a
    Leiter,
    440b
    Leiter,
    442
    Leiter,
    442a
    Leiter,
    442b
    Leiter,
    443
    Oxid,
    443a
    Oxid,
    443b
    Oxid,
    450
    Isolator,
    460
    Leiter,
    460a
    Leiter,
    460b
    Leiter,
    1001
    Leitung,
    1002
    Leitung,
    1003
    Leitung,
    1004
    Leitung,
    1005
    Leitung,
    1006
    Leitung,
    1007
    Leitung,
    1008
    Leitung,
    1009
    Leitung,
    1010
    Leitung
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • S. Yamazaki et al., „SID Symposium Digest of Technical Papers“, 2012, Band 43, Ausgabe 1, S. 183-186 [0007]
    • S. Yamazaki et al., „Japanese Journal of Applied Physics“, 2014, Band 53, Number 4S, S. 04ED18-1-04ED18-10 [0007]
    • S. Ito et al., „The Proceedings of AM-FPD'13 Digest of Technical Papers“, 2013, S. 151-154 [0007]
    • S. Yamazaki et al., „ECS Journal of Solid State Science and Technology“, 2014, Band 3, Ausgabe 9, S. Q3012-Q3022 [0007]
    • S. Yamazaki, „ECS Transactions“, 2014, Band 64, Ausgabe 10, S. 155-164 [0007]
    • K. Kato et al., „Japanese Journal of Applied Physics“, 2012, Band 51, S. 021201-1-021201-7 [0007]
    • S. Matsuda et al., „2015 Symposium on VLSI Technology Digest of Technical Papers“, 2015, S. T216-T217 [0007]
    • S. Amano et al., „SID Symposium Digest of Technical Papers“, 2010, Band 41, Ausgabe 1, S. 626-629 [0007]

Claims (10)

  1. Halbleitervorrichtung, die umfasst: einen ersten Isolator; ein erstes Oxid über dem ersten Isolator; ein zweites Oxid über dem ersten Oxid; ein drittes Oxid und ein viertes Oxid über dem zweiten Oxid; einen erster Leiter über dem dritten Oxid; einen zweiter Leiter über dem vierten Oxid; ein fünftes Oxide über dem zweiten Oxid; einen zweiten Isolator über dem fünften Oxid; und einen dritten Leiter über dem zweiten Isolator, wobei das fünfte Oxid in Kontakt mit einer Oberseite des zweiten Oxids, einer Seitenfläche des ersten Leiters, einer Seitenfläche des zweiten Leiters, einer Seitenfläche des dritten Oxids und mit einer Seitenfläche des vierten Oxids ist, wobei das zweite Oxid In, ein Element M (M ist Al, Ga, Y oder Sn) und Zn umfasst, wobei das erste Oxid und das fünfte Oxid jeweils mindestens ein Bestandselement des zweiten Oxids umfassen, wobei das dritte Oxid und das vierte Oxid jeweils das Element M umfassen, und wobei das dritte Oxid und das vierte Oxid einen Bereich aufweisen, der eine höhere Konzentration des Elements M aufweist als das zweite Oxid.
  2. Halbleitervorrichtung nach Anspruch 1, wobei das dritte Oxid und das vierte Oxid jeweils einen Bereich aufweisen, der eine Dicke von größer als oder gleich 0,5 nm und kleiner als oder gleich 5 nm aufweist.
  3. Halbleitervorrichtung nach Anspruch 1 oder Anspruch 2, wobei das dritte Oxid und das vierte Oxid jeweils einen Bereich aufweisen, der eine Dicke von größer als oder gleich 1 nm und kleiner als oder gleich 3 nm aufweisen.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei das dritte Oxid und das vierte Oxid jeweils Gallium enthalten.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei das dritte Oxid und das vierte Oxid jeweils Kristallinität aufweisen.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei das zweite Oxid Kristallinität aufweist.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei das erste Oxid, das dritte Oxid, das vierte Oxid und das fünfte Oxid im Wesentlichen die gleiche Zusammensetzung aufweisen.
  8. Halbleitervorrichtung, die umfasst: einen ersten Isolator; ein erstes Oxid über dem ersten Isolator; ein zweites Oxid über dem ersten Oxid; ein drittes Oxid und ein viertes Oxid über dem zweiten Oxid; einen erster Leiter über dem dritten Oxid; einen zweiter Leiter über dem vierten Oxid; ein fünftes Oxide über dem zweiten Oxid; einen zweiten Isolator über dem fünften Oxid; einen dritten Leiter über dem zweiten Isolator; einen dritten Isolator über dem ersten Leiter und dem zweiten Leiter, einen vierten Isolator über dem dritten Isolator, wobei das fünfte Oxid in Kontakt mit einer Oberseite des zweiten Oxids, einer ersten Seitenfläche des ersten Leiters, einer ersten Seitenfläche des zweiten Leiters, einer ersten Seitenfläche des dritten Oxids, einer ersten Seitenfläche des vierten Oxids und mit einer Seitenfläche des dritten Isolators ist, wobei das fünfte Oxid in Kontakt mit einer Seitenfläche einer Öffnung ist, die in dem vierten Isolator bereitgestellt ist, wobei das dritte Oxid derart bereitgestellt ist, das es in der Öffnung eingebettet ist, wobei das zweite Oxid In, ein Element M (M ist Al, Ga, Y oder Sn) und Zn umfasst, wobei das erste Oxid und das fünfte Oxid jeweils mindestens ein Bestandselement des zweiten Oxids umfassen, wobei das dritte Oxid und das vierte Oxid jeweils das Element M umfassen, und wobei das dritte Oxid und das vierte Oxid einen Bereich aufweisen, der eine höhere Konzentration des Elements M aufweist als das zweite Oxid.
  9. Halbleitervorrichtung nach Anspruch 8, wobei der dritte Isolator in Kontakt mit einer zweiten Seitenfläche des ersten Leiters, einer zweiten Seitenfläche des zweiten Leiters, einer zweiten Seitenfläche des dritten Oxids, einer zweiten Seitenfläche des vierten Oxids und einer Seitenfläche des zweiten Oxids ist.
  10. Halbleitervorrichtung nach Anspruch 8 oder Anspruch 9, wobei das fünfte Oxid eine mehrschichtige Struktur aufweist, und wobei das fünfte Oxid ein sechstes Oxid und ein siebtes Oxid über dem sechsten Oxid umfasst.
DE112019003445.6T 2018-07-06 2019-06-25 Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung Pending DE112019003445T5 (de)

Applications Claiming Priority (15)

Application Number Priority Date Filing Date Title
JP2018129050 2018-07-06
JP2018-129050 2018-07-06
JP2018-132300 2018-07-12
JP2018132300 2018-07-12
JP2018156319 2018-08-23
JP2018-156319 2018-08-23
JP2018-168236 2018-09-07
JP2018168236 2018-09-07
JP2018-224773 2018-11-30
JP2018224773 2018-11-30
JP2019-030032 2019-02-22
JP2019030032 2019-02-22
JP2019-042602 2019-03-08
JP2019042602 2019-03-08
PCT/IB2019/055318 WO2020008296A1 (ja) 2018-07-06 2019-06-25 半導体装置、および半導体装置の作製方法

Publications (1)

Publication Number Publication Date
DE112019003445T5 true DE112019003445T5 (de) 2021-03-18

Family

ID=69060790

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112019003445.6T Pending DE112019003445T5 (de) 2018-07-06 2019-06-25 Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung

Country Status (7)

Country Link
US (2) US11424369B2 (de)
JP (2) JP7317010B2 (de)
KR (1) KR20210029784A (de)
CN (1) CN112352318A (de)
DE (1) DE112019003445T5 (de)
TW (2) TW202333241A (de)
WO (1) WO2020008296A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210029784A (ko) * 2018-07-06 2021-03-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US11810980B2 (en) * 2019-06-28 2023-11-07 Intel Corporation Channel formation for three dimensional transistors
US11621341B2 (en) 2020-03-16 2023-04-04 Nanya Technology Corporation Semiconductor device and method for fabricating the same
US11955560B2 (en) * 2020-06-26 2024-04-09 Intel Corporation Passivation layers for thin film transistors and methods of fabrication
WO2023180849A1 (ja) * 2022-03-22 2023-09-28 株式会社半導体エネルギー研究所 半導体装置
WO2023237961A1 (ja) * 2022-06-10 2023-12-14 株式会社半導体エネルギー研究所 半導体装置、記憶装置、及び半導体装置の作製方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201624708A (zh) * 2014-11-21 2016-07-01 半導體能源研究所股份有限公司 半導體裝置及記憶體裝置
US10333004B2 (en) 2016-03-18 2019-06-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, module and electronic device
US10032918B2 (en) * 2016-04-22 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20210029784A (ko) * 2018-07-06 2021-03-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법

Also Published As

Publication number Publication date
TW202006832A (zh) 2020-02-01
JP2023133365A (ja) 2023-09-22
JPWO2020008296A1 (ja) 2021-07-15
US20230073146A1 (en) 2023-03-09
US20210226062A1 (en) 2021-07-22
CN112352318A (zh) 2021-02-09
TW202333241A (zh) 2023-08-16
JP7317010B2 (ja) 2023-07-28
WO2020008296A1 (ja) 2020-01-09
KR20210029784A (ko) 2021-03-16
TWI801620B (zh) 2023-05-11
US11424369B2 (en) 2022-08-23
US11955562B2 (en) 2024-04-09

Similar Documents

Publication Publication Date Title
DE112019003445T5 (de) Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
DE112014006711B4 (de) Halbleitervorrichtung, Herstellungsverfahren dafür und elektronische Vorrichtung
DE112013007798B3 (de) Halbleitervorrichtung
TWI794340B (zh) 半導體裝置以及半導體裝置的製造方法
US20220246765A1 (en) Semiconductor device and method for manufacturing semiconductor device
WO2019175698A1 (ja) 金属酸化物、及び金属酸化物を有するトランジスタ
DE112018002191T5 (de) Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
DE112019002901T5 (de) Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
DE112018000887T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE112018006639T5 (de) Speichervorrichtung
DE112020004415T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
KR20200126987A (ko) 반도체 장치 및 반도체 장치의 제작 방법
JP7374918B2 (ja) 半導体装置
JPWO2019207429A1 (ja) 半導体装置、および半導体装置の作製方法
DE112021001315T5 (de) Metalloxid, Abscheidungsverfahren eines Metalloxids und Abscheidungseinrichtung für ein Metalloxid
JP7132318B2 (ja) 半導体装置
JP7462712B2 (ja) 半導体装置
JPWO2019166914A1 (ja) 半導体装置、および半導体装置の作製方法
DE112018001745T5 (de) Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
JP2019129320A (ja) 半導体装置、および半導体装置の作製方法
DE112018001295T5 (de) Halbleitervorrichtung und Herstellungsverfahren für eine Halbleitervorrichtung
DE112020004134T5 (de) Halbleitervorrichtung
US20220208794A1 (en) Semiconductor device
US11177176B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP2019153613A (ja) 半導体装置、および半導体装置の作製方法