DE112020004415T5 - Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung - Google Patents

Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung Download PDF

Info

Publication number
DE112020004415T5
DE112020004415T5 DE112020004415.7T DE112020004415T DE112020004415T5 DE 112020004415 T5 DE112020004415 T5 DE 112020004415T5 DE 112020004415 T DE112020004415 T DE 112020004415T DE 112020004415 T5 DE112020004415 T5 DE 112020004415T5
Authority
DE
Germany
Prior art keywords
oxide
insulator
transistor
conductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112020004415.7T
Other languages
English (en)
Inventor
Masashi Oota
Yoshinori Ando
Shuhei Nagatsuka
Tatsuki KOSHIDA
Satoru Ohshita
Ryota Hodo
Kazuki Tsuda
Akio Suzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of DE112020004415T5 publication Critical patent/DE112020004415T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

Eine Halbleitervorrichtung, die zur hohen Integration geeignet ist, wird bereitgestellt. Die Halbleitervorrichtung umfasst eine erste Schicht, die mit einem ersten Transistor, der einen Oxidhalbleiter enthält, über einem Substrat bereitgestellt ist; eine zweite Schicht über der ersten Schicht; eine dritte Schicht, die mit einem zweiten Transistor, der einen Oxidhalbleiter enthält, über der zweiten Schicht bereitgestellt ist; eine vierte Schicht zwischen der ersten Schicht und der zweiten Schicht; und eine fünfte Schicht zwischen der zweiten Schicht und der dritten Schicht. Die gesamte innere Spannung der ersten Schicht und die gesamte innere Spannung der dritten Schicht wirken in einer ersten Richtung, die gesamte innere Spannung der zweiten Schicht wirkt in einer Richtung, die der ersten Richtung entgegengesetzt ist und die vierte Schicht und die fünfte Schicht umfassen jeweils einen Film mit einer Sperreigenschaft.

Description

  • Technisches Gebiet
  • Eine Ausführungsform der vorliegenden Erfindung betrifft eine Halbleitervorrichtung und ein Herstellungsverfahren der Halbleitervorrichtung. Eine weitere Ausführungsform der vorliegenden Erfindung betrifft einen Halbleiterwafer, ein Modul und ein elektronisches Gerät.
  • Es sei angemerkt, dass in dieser Beschreibung und dergleichen eine Halbleitervorrichtung im Allgemeinen eine Vorrichtung bezeichnet, die unter Nutzung von Halbleitereigenschaften arbeiten kann. Ein Halbleiterelement, wie z. B. ein Transistor, eine Halbleiterschaltung, eine arithmetische Vorrichtung und eine Speichervorrichtung, sind jeweils eine Ausführungsform einer Halbleitervorrichtung. Es können eine Anzeigevorrichtung (z. B. eine Flüssigkristallanzeigevorrichtung oder eine Licht emittierende Anzeigevorrichtung), eine Projektionsvorrichtung, eine Beleuchtungsvorrichtung, eine elektrooptische Vorrichtung, eine Energiespeichervorrichtung, eine Speichervorrichtung, eine Halbleiterschaltung, eine Abbildungsvorrichtung, ein elektronisches Gerät und dergleichen eine Halbleitervorrichtung beinhalten.
  • Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung nicht auf das vorstehende technische Gebiet beschränkt ist. Eine Ausführungsform der Erfindung, die in dieser Beschreibung und dergleichen offenbart wird, betrifft einen Gegenstand, ein Verfahren oder ein Herstellungsverfahren. Eine weitere Ausführungsform der vorliegenden Erfindung betrifft einen Prozess, eine Maschine, ein Erzeugnis oder eine Zusammensetzung (Zusammensetzung eines Materials).
  • Stand der Technik
  • Eine Technik, bei der ein Transistor unter Verwendung eines Halbleiterdünnfilms ausgebildet wird, der über einem Substrat mit einer isolierenden Oberfläche ausgebildet ist, hat Aufmerksamkeit erregt. Der Transistor wird für elektronische Geräte verwendet, wie z. B. eine integrierte Schaltung (integrated circuit, IC) oder eine Bildanzeigevorrichtung (auch einfach als Anzeigevorrichtung bezeichnet). Ein Halbleitermaterial auf Silizium-Basis ist als Halbleiterdünnfilm, der für einen Transistor anwendbar ist, weithin bekannt. Als weiteres Material hat ein Oxidhalbleiter Aufmerksamkeit erregt.
  • In dem Oxidhalbleiter sind eine kristalline Struktur mit Ausrichtung bezüglich der c-Achse (c-axis aligned crystalline structure, CAAC-Struktur) und eine nanokristalline (nanocrystalline, nc-) Struktur, welche weder einkristallin noch amorph sind, herausgefunden worden (siehe Nichtpatentdokument 1 und Nichtpatentdokument 2).
  • In Nichtpatentdokument 1 und Nichtpatentdokument 2 wird jeweils eine Technik zum Ausbilden eines Transistors unter Verwendung eines Oxidhalbleiters mit einer CAAC-Struktur offenbart.
  • [Referenz]
  • [Nicht-Patentdokument]
    • [Nicht-Patentdokument 1] S. Yamazaki et al., „SID Symposium Digest of Technical Papers“, 2012, Volumen 43, Ausgabe 1, S. 183-186
    • [Nicht-Patentdokument 2] S. Yamazaki et al., „Japanese Journal of Applied Physics“, 2014, Volumen 53, Nummer 4S, S. 04ED18-1-04ED18-10
  • Zusammenfassung der Erfindung
  • Durch die Erfindung zu lösendes Problem
  • Eine Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine sehr zuverlässige Halbleitervorrichtung bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung mit vorteilhaften elektrischen Eigenschaften bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung mit einem hohen Durchlassstrom bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung bereitzustellen, die miniaturisiert oder hoch integriert werden kann. Eine Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung mit niedrigem Stromverbrauch bereitzustellen.
  • Es sei angemerkt, dass die Beschreibung dieser Aufgaben dem Vorhandensein weiterer Aufgaben nicht im Wege steht. Eine Ausführungsform der vorliegenden Erfindung erfüllt nicht notwendigerweise sämtliche dieser Aufgaben. Weitere Aufgaben werden aus der Erläuterung der Beschreibung, der Zeichnungen, der Patentansprüche und dergleichen ersichtlich und können davon abgeleitet werden.
  • Mittel zur Lösung des Problems
  • Eine Ausführungsform der vorliegenden Erfindung umfasst eine erste Schicht, die mit einem ersten Transistor, der einen Oxidhalbleiter enthält, über einem Substrat bereitgestellt ist; eine zweite Schicht über der ersten Schicht; und eine dritte Schicht, die mit einem zweiten Transistor, der einen Oxidhalbleiter enthält, über der zweiten Schicht bereitgestellt ist. Die gesamte innere Spannung der ersten Schicht und die gesamte innere Spannung der dritten Schicht wirken in einer ersten Richtung und die gesamte innere Spannung der zweiten Schicht wirkt in einer Richtung, die der ersten Richtung entgegengesetzt ist.
  • Eine Ausführungsform der vorliegenden Erfindung umfasst eine erste Schicht, die mit einem ersten Transistor, der einen Oxidhalbleiter enthält, über einem Substrat bereitgestellt ist; eine zweite Schicht über der ersten Schicht; eine dritte Schicht, die mit einem zweiten Transistor, der einen Oxidhalbleiter enthält, über der zweiten Schicht bereitgestellt ist; eine vierte Schicht zwischen der ersten Schicht und der zweiten Schicht; und eine fünfte Schicht zwischen der zweiten Schicht und der dritten Schicht. Die gesamte innere Spannung der ersten Schicht und die gesamte innere Spannung der dritten Schicht wirken in einer ersten Richtung, die gesamte innere Spannung der zweiten Schicht wirkt in einer Richtung, die der ersten Richtung entgegengesetzt ist und die vierte Schicht und die fünfte Schicht umfassen jeweils einen Film mit einer Sperreigenschaft.
  • Im Vorstehenden wirken die gesamte innere Spannung der vierten Schicht und die gesamte innere Spannung der fünften Schicht in der ersten Richtung.
  • Im Vorstehenden unterdrückt der Film mit der Sperreigenschaft eine Diffusion von Wasserstoff und einer Verunreinigung.
  • Im Vorstehenden wird die erste Schicht mit der vierten Schicht abgedichtet und die dritte Schicht wird mit der fünften Schicht abgedichtet.
  • Im Vorstehenden umfasst die zweite Schicht einen Leiter, der als Leitung dient.
  • Im Vorstehenden ist der Oxidhalbleiter ein In-Ga-Zn-Oxid.
  • Wirkung der Erfindung
  • Einer weiteren Ausführungsform der vorliegenden Erfindung entsprechend kann eine Halbleitervorrichtung mit hoher Zuverlässigkeit bereitgestellt werden. Einer Ausführungsform der vorliegenden Erfindung entsprechend kann eine Halbleitervorrichtung mit vorteilhaften elektrischen Eigenschaften bereitgestellt werden. Einer Ausführungsform der vorliegenden Erfindung entsprechend kann eine Halbleitervorrichtung mit hohem Durchlassstrom bereitgestellt werden. Einer weiteren Ausführungsform der vorliegenden Erfindung entsprechend kann eine Halbleitervorrichtung bereitgestellt werden, die miniaturisiert oder hoch integriert werden kann. Entsprechend einer Ausführungsform der vorliegenden Erfindung kann eine Halbleitervorrichtung mit geringem Stromverbrauch bereitgestellt werden.
  • Es sei angemerkt, dass die Beschreibung dieser Wirkungen dem Vorhandensein weiterer Wirkungen nicht im Wege steht. Eine Ausführungsform der vorliegenden Erfindung erzielt nicht notwendigerweise sämtliche dieser Wirkungen. Weitere Wirkungen werden aus der Erläuterung der Beschreibung, der Zeichnungen, der Patentansprüche und dergleichen ersichtlich und können davon abgeleitet werden.
  • Figurenliste
    • 1A und 1B sind Querschnittsansichten einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung.
    • 2A, 2B, 2C und 2D sind eine Draufsicht und Querschnittsansichten einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung.
    • 3A, 3B, 3C und 3D sind eine Draufsicht und Querschnittsansichten, die ein Herstellungsverfahren einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellen.
    • 4A, 4B, 4C und 4D sind eine Draufsicht und Querschnittsansichten, die das Herstellungsverfahren einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellen.
    • 5A, 5B, 5C und 5D sind eine Draufsicht und Querschnittsansichten, die das Herstellungsverfahren einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellen.
    • 6A, 6B, 6C und 6D sind eine Draufsicht und Querschnittsansichten, die das Herstellungsverfahren einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellen.
    • 7A, 7B, 7C und 7D sind eine Draufsicht und Querschnittsansichten, die das Herstellungsverfahren einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellen.
    • 8A, 8B, 8C und 8D sind eine Draufsicht und Querschnittsansichten, die das Herstellungsverfahren einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellen.
    • 9A, 9B, 9C und 9D sind eine Draufsicht und Querschnittsansichten, die das Herstellungsverfahren einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellen.
    • 10A, 10B und 10C sind Querschnittsansichten und eine Draufsicht auf eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung.
    • 11A, 11B, 11C und 11D sind Querschnittsansichten und eine Draufsicht auf eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung.
    • 12 ist eine Querschnittsansicht, die eine Struktur einer Speichervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellt.
    • 13 ist eine Querschnittsansicht, die eine Struktur einer Speichervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellt.
    • 14 ist eine Querschnittsansicht, die eine Struktur einer Speichervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellt.
    • 15A und 15B sind ein Blockschema und eine perspektivische Ansicht, die ein Strukturbeispiel einer Speichervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellt.
    • 16A, 16B, 16C, 16D, 16E, 16F, 16G und 16H sind Schaltpläne, die Strukturbeispiele einer Speichervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellen.
    • 17A und 17B sind schematische Darstellungen einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung.
    • 18A, 18B, 18C, 18D und 18E sind schematische Darstellungen einer Speichervorrichtung einer Ausführungsform der vorliegenden Erfindung.
    • 19A, 19B, 19C, 19D, 19E, 19F, 19G und 19H stellt elektronische Vorrichtungen von Ausführungsformen der vorliegende Erfindung dar.
    • 20A und 20B zeigen Ergebnisse einer Querschnitts-STEM-Beobachtung einer Probe in dem Beispiel.
    • 21 zeigt ein Ergebnis einer Querschnitts-STEM-Beobachtung der Probe in dem Beispiel.
    • 22A und 22B zeigen Id-Vg-Messergebnisse von Transistoren, die in der Probe in dem Beispiel enthalten sind.
    • 23A und 23B zeigen einen Einfluss einer Änderung der Schwellenwerte der Transistoren, die in der Probe in dem Beispiel enthalten sind, auf die Feldeffektbeweglichkeit (µFEs) jedes Transistors 200.
    • 24A und 24B zeigen Id-Vg-Messergebnisse und Messergebnisse einer Beweglichkeit der Transistoren, die in der Probe in dem Beispiel enthalten sind.
    • 25 zeigt Messergebnisse von Sperrleckströmen des Transistors, der in der Probe in dem Beispiel enthalten ist.
    • 26A und 26B zeigen Schreibgeschwindigkeiten der Transistoren, die in der Probe in dem Beispiel enthalten sind.
    • 27 zeigt einen Schreibvorgang zu dem Zeitpunkt, zu dem der Transistor, der in der Probe in dem Beispiel enthalten ist, als mehrstufiger Speicher dient, und zeigt Ergebnisse eines Haltetests.
    • 28 zeigt eine Schreibzeit und eine Löschzeit des Transistors, der in der Probe in dem Beispiel enthalten ist, bei einem mehrstufigen Betrieb.
    • 29 zeigt Ergebnisse eines Tests für die Beständigkeit gegen Neuschreiben des Transistors, der in der Probe in dem Beispiel enthalten ist, in einem Binärbetrieb.
    • 30 zeigt die Grenzfrequenz fT des Transistors, der in der Probe in dem Beispiel enthalten ist.
  • Ausführungsformen der Erfindung
  • Nachstehend werden Ausführungsformen anhand der Zeichnungen beschrieben. Jedoch können die Ausführungsformen in vielen verschiedenen Modi implementiert werden und es ist für Fachleute leicht verständlich, dass Modi und Details dieser auf verschiedene Weise verändert werden können, ohne dabei vom Gedanken und Schutzbereich dieser abzuweichen. Deshalb sollte die vorliegende Erfindung nicht als auf die folgende Beschreibung der Ausführungsformen beschränkt ausgelegt werden.
  • In den Zeichnungen wird die Größe, die Schichtdicke oder der Bereich in einigen Fällen der Klarheit halber übertrieben dargestellt. Deshalb sind sie nicht notwendigerweise auf das Größenverhältnis beschränkt. Es sei angemerkt, dass die Zeichnungen schematische Ansichten sind, die ideale Beispiele zeigen, und dass Ausführungsformen der vorliegenden Erfindung nicht auf die Formen oder Werte, welche in den Zeichnungen gezeigt werden, beschränkt sind. Beispielsweise könnte bei dem tatsächlichen Herstellungsprozess die Größe einer Schicht, einer Fotolackmaske oder dergleichen unabsichtlich durch eine Behandlung, wie z. B. Ätzen, verringert werden, was in einigen Fällen zum leichteren Verständnis nicht in den Zeichnungen dargestellt wird. In den Zeichnungen sind die gleichen Abschnitte oder Abschnitte mit ähnlichen Funktionen durch die gleichen Bezugszeichen in unterschiedlichen Zeichnungen gekennzeichnet, und ihre Beschreibung wird in einigen Fällen nicht wiederholt. Das gleiche Schraffurmuster wird für Abschnitte mit ähnlichen Funktionen verwendet, und in einigen Fällen sind die Abschnitte nicht besonders durch Bezugszeichen gekennzeichnet.
  • Des Weiteren könnte im Besonderen bei einer Draufsicht (auch als „Planansicht“ bezeichnet), einer perspektivischen Ansicht oder dergleichen die Darstellung von einigen Komponenten zum leichteren Verständnis der Erfindung weggelassen werden. Außerdem könnte die Darstellung von einigen verdeckten Linien und dergleichen weggelassen werden.
  • Des Weiteren werden die Ordinalzahlen, wie z. B. erstes und zweites, in dieser Beschreibung und dergleichen aus Gründen der Zweckmäßigkeit verwendet, und sie kennzeichnen weder die Reihenfolge von Schritten noch die Anordnungsreihenfolge von Schichten. Daher kann beispielsweise eine angemessene Beschreibung erfolgen, auch wenn „erstes“ durch „zweites“ oder „drittes“ ersetzt wird. Außerdem entsprechen die Ordnungszahlen in dieser Beschreibung und dergleichen in einigen Fällen nicht den Ordnungszahlen, die zur Spezifizierung einer Ausführungsform der vorliegenden Erfindung verwendet werden.
  • In dieser Beschreibung und dergleichen werden Begriffe zur Erläuterung der Anordnung, wie z. B. „über“ und „unter“, der Einfachheit halber verwendet, um die Positionsbeziehung zwischen Komponenten anhand von Zeichnungen zu beschreiben. Die Positionsbeziehung zwischen Komponenten wird angemessen entsprechend einer Richtung verändert, in der jede Komponente beschrieben wird. Deshalb gibt es keine Beschränkung bezüglich der Begriffe, die in dieser Beschreibung verwendet werden, und eine Beschreibung kann je nach Situation angemessen erfolgen.
  • In dem Fall, in dem es beispielsweise eine explizite Beschreibung „X und Y sind verbunden“ in dieser Beschreibung und dergleichen gibt, werden der Fall, in dem X und Y elektrisch verbunden sind, der Fall, in dem X und Y funktional verbunden sind, und der Fall, in dem X und Y direkt verbunden sind, in dieser Beschreibung und dergleichen offenbart. Demzufolge wird, ohne Beschränkung auf eine vorbestimmte Verbindungsbeziehung, beispielsweise auf eine in Zeichnungen oder Texten gezeigte bzw. beschriebene Verbindungsbeziehung, eine weitere Verbindungsbeziehung als in Zeichnungen oder Texten gezeigte Verbindungsbeziehung ebenfalls als in Zeichnungen oder Texten offenbarte Verbindungsbeziehung angesehen. Hier stellen X und Y jeweils einen Gegenstand (z. B. eine Vorrichtung, ein Element, eine Schaltung, eine Leitung, eine Elektrode, einen Anschluss, einen leitfähigen Film oder eine Schicht) dar.
  • Außerdem handelt es sich bei einem Transistor in dieser Beschreibung und dergleichen um ein Element, das mindestens drei Anschlüsse beinhaltet, nämlich ein Gate, einen Drain und eine Source. Der Transistor weist einen Bereich, in dem ein Kanal gebildet wird (nachstehend auch als Kanalbildungsbereich bezeichnet), zwischen einem Drain (einem Drain-Anschluss, einem Drain-Bereich oder einer Drain-Elektrode) und einer Source (einem Source-Anschluss, einem Source-Bereich oder einer Source-Elektrode) auf, und ein Strom kann durch den Kanalbildungsbereich zwischen der Source und dem Drain fließen. Es sei angemerkt, dass sich in dieser Beschreibung und dergleichen ein Kanalbildungsbereich auf einen Bereich bezieht, durch den hauptsächlich ein Strom fließt.
  • Wenn beispielsweise Transistoren mit unterschiedlichen Polaritäten zum Einsatz kommen oder die Stromflussrichtung im Schaltungsbetrieb geändert wird, können die Funktionen einer Source und eines Drains miteinander vertauscht werden. Deshalb können die Begriffe „Source“ und „Drain“ in dieser Beschreibung und dergleichen in einigen Fällen untereinander ausgetauscht werden.
  • Es sei angemerkt, dass die Kanallänge beispielsweise einen Abstand zwischen einer Source (Source-Bereich oder Source-Elektrode) und einem Drain (Drain-Bereich oder Drain-Elektrode) in einem Bereich, in dem in einer Draufsicht auf einen Transistor ein Halbleiter (oder ein Abschnitt eines Halbleiters, in dem ein Strom fließt, wenn ein Transistor eingeschaltet ist) und eine Gate-Elektrode einander überlappen, oder in einem Kanalbildungsbereich bezeichnet. Es sei angemerkt, dass bei einem Transistor Kanallängen nicht notwendigerweise in allen Bereichen den gleichen Wert aufweisen. Mit anderen Worten: Die Kanallänge eines Transistors ist in einigen Fällen nicht auf einen einzigen Wert beschränkt. Deshalb handelt es sich bei der Kanallänge in dieser Beschreibung um einen beliebigen Wert, den Maximalwert, den Minimalwert oder den Durchschnittswert in einem Kanalbildungsbereich.
  • Die Kanalbreite bezieht sich beispielsweise in einer Draufsicht auf den Transistor auf eine Länge eines Kanalbildungsbereichs, die senkrecht zu einer Kanallängsrichtung in einem Bereich, in dem ein Halbleiter (oder ein Abschnitt eines Halbleiters, in dem ein Strom fließt, wenn ein Transistor eingeschaltet ist) und eine Gate-Elektrode einander überlappen, oder in einem Kanalbildungsbereich ist. Es sei angemerkt, dass bei einem Transistor Kanalbreiten nicht notwendigerweise in allen Bereichen den gleichen Wert aufweisen. Mit anderen Worten: Die Kanalbreite eines Transistors ist in einigen Fällen nicht auf einen einzigen Wert beschränkt. Deshalb handelt es sich bei der Kanalbreite in dieser Beschreibung um einen beliebigen Wert, den Maximalwert, den Minimalwert oder den Durchschnittswert in einem Kanalbildungsbereich.
  • Es sei angemerkt, dass sich in dieser Beschreibung und dergleichen in einigen Fällen abhängig von Transistorstrukturen eine Kanalbreite in einem Bereich, in dem ein Kanal tatsächlich gebildet wird (nachstehend auch als „effektive Kanalbreite“ bezeichnet), von einer Kanalbreite unterscheidet, die in einer Draufsicht auf einen Transistor gezeigt wird (nachstehend auch als „scheinbare Kanalbreite“ bezeichnet). Beispielsweise ist in dem Fall, in dem eine Gate-Elektrode eine Seitenfläche eines Halbleiters bedeckt, eine effektive Kanalbreite größer als eine scheinbare Kanalbreite, und in einigen Fällen kann ihr Einfluss nicht ignoriert werden. Bei einem miniaturisierten Transistor mit einer Gate-Elektrode, die eine Seitenfläche eines Halbleiters bedeckt, erhöht sich in einigen Fällen beispielsweise der Anteil eines Kanalbildungsbereichs, der in der Seitenfläche des Halbleiters gebildet wird. In diesem Fall ist eine effektive Kanalbreite größer als eine scheinbare Kanalbreite.
  • In einem derartigen Fall ist eine effektive Kanalbreite in einigen Fällen schwierig zu messen. Die Schätzung einer effektiven Kanalbreite aus einem Designwert setzt beispielsweise als Annahme die Bedingung voraus, dass die Form eines Halbleiters bekannt ist. Deshalb ist es in dem Fall, in dem die Form eines Halbleiters nicht genau bekannt ist, schwierig, eine effektive Kanalbreite genau zu messen.
  • In dieser Beschreibung kann der einfache Begriff „Kanalbreite“ in einigen Fällen eine scheinbare Kanalbreite bezeichnen. Alternativ kann in dieser Beschreibung der einfache Begriff „Kanalbreite“ in einigen Fällen eine effektive Kanalbreite bezeichnen. Es sei angemerkt, dass eine Kanallänge, eine Kanalbreite, eine effektive Kanalbreite, eine scheinbare Kanalbreite und dergleichen bestimmt werden können, indem ein Querschnitts-TEM-Bild und dergleichen analysiert werden.
  • Es sei angemerkt, dass sich Verunreinigungen in einem Halbleiter beispielsweise auf Elemente beziehen, die sich von den Hauptkomponenten eines Halbleiters unterscheiden. Zum Beispiel kann ein Element mit einer Konzentration von niedriger als 0,1 Atom-% als Verunreinigung betrachtet werden. Wenn eine Verunreinigung enthalten ist, kann sich die Dichte der Defektzustände in einem Halbleiter erhöhen, oder die Kristallinität kann sich verringern. In dem Fall, in dem der Halbleiter ein Oxidhalbleiter ist, umfassen Beispiele für eine Verunreinigung, die die Eigenschaften des Halbleiters verändert, die Elemente der Gruppe 1, die Elemente der Gruppe 2, die Elemente der Gruppe 13, die Elemente der Gruppe 14, die Elemente der Gruppe 15 und Übergangsmetalle, die sich von den Hauptkomponenten des Oxidhalbleiters unterscheiden; es gibt beispielsweise Wasserstoff, Lithium, Natrium, Silizium, Bor, Phosphor, Kohlenstoff und Stickstoff. Es sei angemerkt, dass auch Wasser in einigen Fällen als Verunreinigung dient. Das Eindringen einer Verunreinigung kann beispielsweise Sauerstofffehlstellen in einem Oxidhalbleiter verursachen.
  • Es sei angemerkt, dass in dieser Beschreibung und dergleichen Siliziumoxynitrid als seine Zusammensetzung mehr Sauerstoff als Stickstoff enthält. Ferner enthält ein Siliziumnitridoxidfilm mehr Stickstoff als Sauerstoff.
  • Ferner kann in dieser Beschreibung und dergleichen der Begriff „Isolator“ auch als Isolierfilm oder Isolierschicht bezeichnet werden. Ferner kann der Begriff „Leiter“ auch als leitfähiger Film oder leitfähige Schicht bezeichnet werden. Ferner kann der Begriff „Halbleiter“ auch als Halbleiterfilm oder Halbleiterschicht bezeichnet werden.
  • In dieser Beschreibung und dergleichen bezeichnet außerdem „parallel“ den Zustand, in dem sich zwei gerade Linien in einem Winkel von größer als oder gleich -10° und kleiner als oder gleich 10° kreuzen. Deshalb ist auch der Fall mit eingeschlossen, in dem der Winkel größer als oder gleich -5° und kleiner als oder gleich 5° ist. Zudem bezeichnet „im Wesentlichen parallel“ den Zustand, in dem sich der Winkel, der zwischen zwei geraden Linien gebildet wird, größer als oder gleich -30° und kleiner als oder gleich 30° ist. Zudem bezeichnet „senkrecht“ den Zustand, in dem sich der Winkel, der zwischen zwei geraden Linien gebildet wird, größer als oder gleich 80° und kleiner als oder gleich 100° ist. Deshalb ist auch der Fall mit eingeschlossen, in dem der Winkel größer als oder gleich 85° und kleiner als oder gleich 95° ist. Zudem bezeichnet „im Wesentlichen senkrecht“ den Zustand, in dem sich der Winkel, der zwischen zwei geraden Linien gebildet wird, größer als oder gleich 60° und kleiner als oder gleich 120° ist.
  • In dieser Beschreibung und dergleichen bedeutet ein Metalloxid im weiteren Sinne ein Oxid eines Metalls. Metalloxide werden in einen Oxidisolator, einen Oxidleiter (darunter auch einen durchsichtigen Oxidleiter), einen Oxidhalbleiter (oxide semiconductor; auch einfach als OS bezeichnet) und dergleichen unterteilt. Wenn beispielsweise ein Metalloxid für eine Halbleiterschicht eines Transistors verwendet wird, wird das Metalloxid in einigen Fällen als Oxidhalbleiter bezeichnet. Das heißt, dass es sich bei einem OS-Transistor um einen Transistor handelt, der ein Metalloxid oder einen Oxidhalbleiter enthält.
  • In dieser Beschreibung und dergleichen bedeutet der Begriff „normalerweise aus“, dass der Drainstrom pro Mikrometer einer Kanalbreite, der in einem Transistor fließt, kleiner als oder gleich 1×10-20 A bei Raumtemperatur, kleiner als oder gleich 1 ×10-18 A bei 85 °C oder kleiner als oder gleich 1×10-16 A bei 125 °C ist, wenn kein Potential an ein Gate angelegt wird oder das Gate mit einem Grundpotential versorgt wird.
  • (Ausführungsform 1)
  • Ein Beispiel für eine Halbleitervorrichtung, die einen Transistor 200 einer Ausführungsform der vorliegenden Erfindung beinhaltet, wird bei dieser Ausführungsform beschrieben.
  • <Strukturbeispiel der Halbleitervorrichtung>
  • 1 ist Querschnittsansichten einer Halbleitervorrichtung, die den Transistor 200 einer Ausführungsform der vorliegenden Erfindung beinhaltet. Um die Zeichnung zu vereinfachen, sind einige Komponenten der Halbleitervorrichtung in 1 nicht dargestellt.
  • Wie in 1A dargestellt, beinhaltet eine Halbleitervorrichtung 10 einer Ausführungsform der vorliegenden Erfindung ein Substrat 11, eine Anpassungsschicht 12 über dem Substrat, eine einen Transistor umfassende Schicht 14, eine Anpassungsschicht 16 und eine einen Transistor umfassende Schicht 18, und die Schichten bilden eine mehrschichtige Struktur. Außerdem wird mindestens ein oder mehrere Transistoren 200_1 in der den Transistor umfassenden Schicht 14 bereitgestellt und wird mindestens ein oder mehrere Transistoren 200 2 in der den Transistor umfassenden Schicht 18 bereitgestellt.
  • Es sei angemerkt, dass der Transistor 200_1 und der Transistor 200_2 unterschiedliche Strukturen oder die gleichen Strukturen aufweisen können. In der nachstehenden Beschreibung werden der Transistor 200_1 und der Transistor 200_2in einigen Fällen kollektiv als Transistor 200 beschrieben.
  • Bei dem Transistor 200 wird vorzugsweise ein Metalloxid, das als Oxidhalbleiter dient (nachstehend auch als Oxidhalbleiter bezeichnet), in einem Halbleiter verwendet, der einen Bereich umfasst, in dem ein Kanal gebildet wird (nachstehend auch als Kanalbildungsbereich bezeichnet).
  • Als Oxidhalbleiter wird vorzugsweise zum Beispiel ein Metalloxid, wie z. B. ein In-M-Zn-Oxid (das Element M ist eines oder mehrere von Aluminium, Gallium, Yttrium, Kupfer, Vanadium, Beryllium, Bor, Titan, Eisen, Nickel, Germanium, Zirconium, Molybdän, Lanthan, Cer, Neodym, Hafnium, Tantal, Wolfram, Magnesium und dergleichen), verwendet. Als Oxidhalbleiter kann ein In-Ga-Zn-Oxid, ein In-Ga-Oxid oder ein In-Zn-Oxid verwendet werden.
  • Ein Transistor 200, der in dem Kanalbildungsbereich einen Oxidhalbleiter enthält, weist einen sehr niedrigen Leckstrom im Sperrzustand auf; somit kann eine Halbleitervorrichtung mit niedrigem Stromverbrauch bereitgestellt werden.
  • Unter Verwendung eines Oxidhalbleiters können ferner verschiedene Elemente übereinander angeordnet und dreidimensional integriert werden. Mit anderen Worten: Ein Oxidhalbleiter kann durch ein Sputterverfahren oder dergleichen abgeschieden werden; deshalb kann eine dreidimensionale integrierte Schaltung (eine integrierte 3D-Schaltung), bei der eine Schaltung nicht nur auf einer ebenen Oberfläche eines Substrats, sondern auch in einer senkrechten Richtung aufgebaut wird, erhalten werden.
  • Indessen wird mit höherer Integration der Halbleitervorrichtung eine höhere Genauigkeit zur Anpassung (Ausrichtung) der Maske in einem Belichtungsschritt erfordert. Des Weiteren gibt es die Tendenz, dass ein Spielraum der Ausrichtung im Design verringert wird.
  • Wenn die Gesamtzahl von Filmen, die die mehrschichtige Struktur bilden, auf Grund höherer Integration erhöht wird, erhöht sich auch eine innere Spannung, die von einem über dem Substrat ausgebildeten Dünnfilm erzeugt wird. Durch Wirkung der inneren Spannung der Komponente, die parallel zu dem Substrat ist, kann eine Verzerrung in dem Substrat und in der über dem Substrat bereitgestellten Halbleitervorrichtung verursacht werden, und eine Abweichung des Fokus kann in einem Belichtungsschritt auftreten, so dass eine Fokusunschärfe verursacht wird. In dem Fall, in dem die Verzerrung in dem Substrat verursacht wird, kann das Substrat bei Einführung in eine Einrichtung nicht adsorbiert werden, oder wenn das Substrat auch adsorbiert wird, wird das Substrat in einen unstabilen Zustand gebracht. Des Weiteren tritt in einigen Fällen eine Abweichung der Ausrichtung auf.
  • Die innere Spannung umfasst hier Spannungen in zwei Richtungen, d. h. eine Zugspannung und eine Druckspannung. Beispielsweise wirkt die Zugspannung an der Grenzfläche zwischen dem Substrat und einem Dünnfilm in einer Ausdehnungsrichtung bezüglich des Films und in einer Schrumpfungsrichtung bezüglich des Substrats. Dementsprechend wird dann, wenn das Substrat dünn ist und eine nicht ausreichend hohe mechanische Festigkeit aufweist, das Substrat derart verformt, dass eine Bildungsoberfläche des Substrats zu einer konkaven Oberfläche wird. Im Gegensatz dazu wird dann, wenn das Substrat dick ist oder eine ausreichend hohe mechanische Festigkeit aufweist und der Dünnfilm die Zugspannung nicht aushalten kann, ein Riss in einigen Fällen an der Filmoberfläche erzeugt.
  • Die Druckspannung wirkt in einer Komprimierrichtung bezüglich des Films an der Grenzfläche zwischen dem Substrat und dem Dünnfilm und wirkt in einer Ausdehnungsrichtung bezüglich des Substrats. Dementsprechend wird dann, wenn das Substrat dünn ist und eine nicht ausreichend hohe mechanische Festigkeit aufweist, das Substrat verformt, so dass die Bildungsoberfläche des Substrats zu einer konvexen Oberfläche wird. Im Gegensatz dazu wird dann, wenn das Substrat dick ist oder eine ausreichend hohe mechanische Festigkeit aufweist und der Dünnfilm die Zugspannung nicht aushalten kann, kann sich der Film von der Substratoberfläche ablösen, so dass er von der Substratoberfläche getrennt wird, wobei ein Riss über der gesamten Oberfläche erzeugt wird, und die getrennten Filme können miteinander überlappen.
  • Deshalb ist es wahrscheinlich, dass bei Erhöhung des Integrationsgrads eine Abweichung der Ausrichtung auf Grund der Verzerrung des Substrats auftritt, während die Genauigkeit der Ausrichtung im Design erfordert wird.
  • Wenn insbesondere die Halbleitervorrichtung eine Wiederholung von mehrschichtigen Strukturen aufweist, wirken die inneren Spannungen der Schichtstrukturen der Wiederholungseinheiten, d. h. das Gesamte der inneren Spannungen sämtlicher Filme, die die Schichtstrukturen der Wiederholungseinheiten bilden (auch als gesamte innere Spannung bezeichnet), in der gleichen Richtung. Deshalb wird dann, wenn die Anzahl der Schichtstrukturen der Wiederholungseinheiten erhöht wird, die gesamte innere Spannung, die in einer Richtung angelegt wird, größer.
  • Daher wird in einer mehrschichtigen Struktur von n Mal (n ist eine natürliche Zahl von 2 oder mehr) wiederholten Schichtstrukturen eine Anpassungsschicht vorzugsweise zwischen der n-1-ten Schichtstruktur und der n-ten Schichtstruktur bereitgestellt. Die Anpassungsschicht weist eine innere Spannung in einer Richtung auf, die der gesamten inneren Spannung der Schichtstrukturen der Wiederholungseinheiten entgegengesetzt ist. Wenn insbesondere die gesamte innere Spannung in den Schichtstrukturen der Wiederholungseinheiten in einer Komprimierrichtung wirkt, wirkt die gesamte innere Spannung der Anpassungsschicht vorzugsweise in einer Zugrichtung.
  • Deshalb wird, wie bei der in 1A dargestellten Halbleitervorrichtung 10 gezeigt, vorzugsweise die Anpassungsschicht 16 zwischen der den Transistor umfassenden Schicht 14 und der den Transistor umfassenden Schicht 18 bereitgestellt.
  • Insbesondere wirkt die gesamte innere Spannung der den Transistor umfassenden Schicht 14 und diejenige der den Transistor umfassenden Schicht 18 in der gleichen Richtung. Im Gegensatz dazu wirkt die gesamte innere Spannung der Anpassungsschicht 16 in der entgegengesetzten Richtung der gesamten inneren Spannung der den Transistor umfassenden Schicht 14 oder der den Transistor umfassenden Schicht 18.
  • Hier reicht es aus, dass die Richtung der gesamten inneren Spannung der Anpassungsschicht 16 der Richtung der gesamten inneren Spannung der den Transistor umfassenden Schicht 14 und derjenigen der den Transistor umfassenden Schicht 18 entgegengesetzt ist. Mit anderen Worten: Wenn die Anpassungsschicht 16 eine mehrschichtige Struktur aufweist, wirken nicht notwendigerweise die inneren Spannungen sämtlicher Schichten, die in der Anpassungsschicht 16 enthalten sind, in der entgegengesetzten Richtung der inneren Spannungen der den Transistor umfassenden Schicht 14 und der den Transistor umfassenden Schicht 18. Es reicht aus, dass die innere Spannung der Anpassungsschicht 16, die als eine Schicht angesehen wird, in der entgegengesetzten Richtung der inneren Spannungen der den Transistor umfassenden Schicht 14 und der den Transistor umfassenden Schicht 18 wirkt. Dementsprechend kann in der Anpassungsschicht 16 ein Film, der als Puffer dient, als Film in Kontakt mit der den Transistor umfassenden Schicht enthalten sein. Die innere Spannung des Pufferfilms kann in der gleichen Richtung wirken wie diejenigen der den Transistor umfassenden Schicht 14 und der den Transistor umfassenden Schicht 18.
  • Die Anpassungsschicht 16 kann auch als Leitungsschicht dienen. Dementsprechend kann die Anpassungsschicht 16 einen Leiter umfassen. Insbesondere kann die Anpassungsschicht 16 einen Leiter umfassen, der den Transistor 200_1 und den Transistor 200_2elektrisch verbindet. Außerdem kann eine Leitung, die mit dem Transistor 200_1 oder dem Transistor 200_2 elektrisch verbunden ist, verlegt werden.
  • Es sei angemerkt, dass die Anpassungsschicht 12 nach Bedarf bereitgestellt werden kann und keine erforderte Komponente ist. Obwohl nicht dargestellt, kann eine Anpassungsschicht auch über der den Transistor umfassenden Schicht 18 bereitgestellt werden.
  • Die vorstehende Struktur ermöglicht eine Verringerung des Ausrichtungsspielraums und eine Erhöhung der Designflexibilität, da das Substrat in der dreidimensionalen integrierten Schaltung (der integrierten 3D-Schaltung), bei der die Schaltung auch in der senkrechten Richtung aufgebaut wird, nicht verzerrt wird.
  • <Anwendungsbeispiel der Halbleitervorrichtung>
  • Nachstehend wird ein Beispiel für die Halbleitervorrichtung, die den Transistor 200 einer Ausführungsform der vorliegenden Erfindung beinhaltet, anhand von 1B beschrieben
  • Wie in 1B dargestellt, beinhaltet eine Halbleitervorrichtung 20 einer Ausführungsform der vorliegenden Erfindung ein Substrat 21, einen Isolator 23 mit einer Sperreigenschaft, über dem Substrat, eine einen Transistor umfassende Schicht 24, eine Anpassungsschicht 26, einen Isolator 27 mit einer Sperreigenschaft und eine Schicht 28, die einen Transistor beinhaltet, und die Schichten eine mehrschichtige Struktur bilden. Außerdem wird mindestens ein oder mehrere Transistoren 200 1 in der den Transistor umfassenden Schicht 24 bereitgestellt und mindestens ein oder mehrere Transistoren 200_2wird bereitgestellt in der den Transistor umfassenden Schicht 28.
  • Ein Oxidhalbleiter, der leicht übereinander angeordnet wird, wird als Halbleiter, der einen Bereich umfasst, in dem ein Kanal gebildet wird, in dem Transistor 200 verwendet.
  • Währenddessen ist es in hohem Maße wahrscheinlich, dass die elektrischen Eigenschaften des Oxidhalbleiters, der in dem Transistor 200 enthalten ist, auf Grund einer Verunreinigung, wie z. B. Wasserstoff, Wasser oder eines Metalloxids, variieren; deshalb wird vorzugsweise das Eindringen einer Verunreinigung von der Außenseite unterdrückt.
  • Daher werden die den Transistor umfassende Schicht 24 und die den Transistor umfassende Schicht 28 vorzugsweise unter Verwendung des Isolators 23 mit einer Sperreigenschaft oder des Isolators 27 mit einer Sperreigenschaft abgedichtet.
  • Es sei angemerkt, dass in dieser Beschreibung eine Funktion zum Unterdrücken einer Diffusion von Verunreinigungen eine Funktion zum Unterdrücken einer Diffusion der vorstehenden Verunreinigungen bezeichnet. Ein Film mit einer Funktion zum Unterdrücken der Diffusion von Verunreinigungen kann beispielsweise als Film, durch den Verunreinigungen weniger wahrscheinlich durchgehen, Film mit niedriger Durchlässigkeit von Verunreinigungen, Film mit einer Sperreigenschaft gegen Verunreinigungen oder Sperrfilm gegen Verunreinigungen bezeichnet werden. Ein Sperrfilm mit Leitfähigkeit wird in einigen Fällen als leitfähiger Sperrfilm bezeichnet.
  • Der Isolator 23 mit einer Sperreigenschaft wird in Kontakt mit einer Unterseite, einer Oberseite und Seitenflächen der den Transistor umfassenden Schicht 24 bereitgestellt. Der Isolator 23 mit einer Sperreigenschaft kann durch mehrmalige Abscheidungen eines Isolators mit einer Sperreigenschaft ausgebildet werden.
  • Beispielsweise kann der Isolator 23 aus mindestens drei Schichten ausgebildet werden. Insbesondere wird, nachdem ein erster Isolierfilm mit einer Sperreigenschaft ausgebildet worden ist, die den Transistor umfassende Schicht ausgebildet. Ein zweiter Isolierfilm mit einer Sperreigenschaft wird über der den Transistor umfassenden Schicht ausgebildet. Anschließend werden die den Transistor umfassende Schicht und der zweite Isolierfilm mit einer Sperreigenschaft teilweise entfernt, so dass der erste Isolierfilm mit einer Sperreigenschaft freigelegt wird. Dann wird ein dritter Film mit einer Sperreigenschaft derart ausgebildet, dass er in Kontakt mit der freigelegten Oberfläche des ersten Isolierfilms mit einer Sperreigenschaft, den Seitenflächen der den Transistor umfassenden Schicht und der Oberseite sowie den Seitenflächen des zweiten Isolierfilms mit einer Sperreigenschaft ist.
  • Bei der vorstehenden Struktur kann der Transistor 200_1 mit dem Isolator 23 mit einer Sperreigenschaft abgedichtet werden.
  • Als Isolator mit einer Sperreigenschaft weist in einigen Fällen insbesondere ein Metalloxid, wie z. B. Aluminiumoxid, oder ein Nitrid, wie z. B. Siliziumnitrid, eine Funktion zum Unterdrücken einer Diffusion von Sauerstoff (nachstehend auch als Sperreigenschaft bezeichnet) auf. Im Vergleich zu Siliziumoxid weisen insbesondere Aluminiumoxid und Siliziumnitrid eine Funktion zum Unterdrücken einer Diffusion von Sauerstoff oder Verunreinigungen, wie z. B. Wasser und Wasserstoff, auf.
  • Deshalb kann beispielsweise Siliziumnitrid als Isolator 23 mit einer Sperreigenschaft oder Isolator 27 mit einer Sperreigenschaft verwendet werden. Außerdem ist es möglich, beispielsweise ein Metalloxid, wie z. B. Aluminiumoxid, Hafniumoxid, Magnesiumoxid, Galliumoxid, Germaniumoxid, Yttriumoxid, Zirconiumoxid, Lanthanoxid, Neodymoxid oder Tantaloxid, oder ein Nitrid, wie z. B. Siliziumnitridoxid, zu verwenden.
  • Im Allgemeinen gibt es die Tendenz, dass der vorstehend beschriebene Film mit einer Sperreigenschaft eine hohe innere Spannung aufweist.
  • Dementsprechend kann dann, wenn die gesamte innere Spannung des Isolators 23 mit einer Sperreigenschaft und die gesamte innere Spannung der den Transistor umfassenden Schicht 24 in der gleichen Richtung wirken, durch die Anpassungsschicht 26 die Verzerrung des Substrats 21 verringert werden. Deshalb kann der Ausrichtungsspielraum in einem Schritt zum Ausbilden der mehrschichtigen Struktur aus dem Isolator 23 mit einer Sperreigenschaft und der den Transistor umfassenden Schicht 28 über der Anpassungsschicht 26 verringert werden.
  • Mit anderen Worten: In einem Belichtungsschritt kann eine Abweichung des Fokus unterdrückt werden, so dass das Auftreten einer Fokusunschärfe verringert werden kann. Außerdem kann das Substrat bei Einführung in eine Einrichtung in einem stabilen Zustand adsorbiert werden. Des Weiteren kann eine Abweichung der Ausrichtung unterdrückt werden.
  • Ferner kann die Designflexibilität erhöht werden, da das Substrat in der dreidimensionalen integrierten Schaltung (die integrierte 3D-Schaltung), bei der die Schaltung auch in der senkrechten Richtung aufgebaut wird, nicht verzerrt wird. In dem Fall, in dem eine mehrschichtige Struktur aus n oder mehr Schichten bereitgestellt wird, ist es weniger wahrscheinlich, dass ein Filmbruch oder dergleichen auftritt, selbst wenn eine oberste Schicht bereitgestellt wird; deshalb kann die Halbleitervorrichtung mit hoher Ausbeute hergestellt werden.
  • Die Struktur, Verfahren und dergleichen, die bei dieser Ausführungsform beschrieben worden sind, können in einer geeigneten Kombination mit den Strukturen, den Verfahren und dergleichen, die in den weiteren Ausführungsformen und Beispielen beschrieben werden, verwendet werden.
  • (Ausführungsform 2)
  • Ein Beispiel für eine Halbleitervorrichtung, die den Transistor 200 einer Ausführungsform der vorliegenden Erfindung beinhaltet, wird bei dieser Ausführungsform beschrieben. Bei der Halbleitervorrichtung, die den Transistor einer Ausführungsform der vorliegenden Erfindung beinhaltet, ist ein Transistor, der einen Oxidhalbleiter in seinem Kanalbildungsbereich enthält.
  • Hier wird ein Beispiel für die Halbleitervorrichtung, die den Transistor einer Ausführungsform der vorliegenden Erfindung beinhaltet, nachstehend anhand von Zeichnungen ausführlich beschrieben.
  • <Strukturbeispiel der Halbleitervorrichtung>
  • 2 stellt eine Draufsicht und Querschnittsansichten einer Halbleitervorrichtung dar, die den Transistor 200 einer Ausführungsform der vorliegenden Erfindung beinhaltet. 2A ist eine Draufsicht auf die Halbleitervorrichtung. 2B und 2C sind Querschnittsansichten der Halbleitervorrichtung. Hier ist 2B eine Querschnittsansicht eines Abschnitts, der durch die Strichpunktlinie A1-A2 in 2A gekennzeichnet ist. 1C ist eine Querschnittsansicht eines Abschnitts, der durch die Strichpunktlinie A3-A4 in 1A gekennzeichnet ist. 2D ist eine Querschnittsansicht eines Abschnitts, der durch die Strichpunktlinie A5-A6 in 2A gekennzeichnet ist. Es sei angemerkt, dass zur Verdeutlichung der Zeichnung einige Komponenten in der Draufsicht auf die 2A nicht dargestellt werden.
  • Die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung beinhaltet den Transistor 200 und einen Isolator 214, einen Isolator 216, einen Isolator 280, einen Isolator 282 und einen Isolator 284, die als Zwischenschichtfilme dienen. Es sei angemerkt, dass der Isolator 280 derart bereitgestellt wird, dass er in Kontakt mit mindestens einem Oxid 230 ist.
  • [Transistor 200]
  • Wie in 2 dargestellt, beinhaltet der Transistor 200 einen Leiter 205, der über einem Substrat (nicht dargestellt) derart bereitgestellt wird, dass er in dem Isolator 216 eingebettet ist, einen Isolator 222, der über dem Isolator 216 und dem Leiter 205 bereitgestellt wird, einen Isolator 224, der über dem Isolator 222 bereitgestellt wird, ein Oxid 230 (ein Oxid 230a, ein Oxid 230b und ein Oxid 230c), das über dem Isolator 224 bereitgestellt wird, einen Isolator 250, der über dem Oxid 230 bereitgestellt wird, einen Leiter 260 (einen Leiter 260a und einen Leiter 260b), der über dem Isolator 250 bereitgestellt wird, einen Leiter 240a und einen Leiter 240b, die in Kontakt mit einem Teil der Oberseite des Oxides 230b bereitgestellt werden, einen Isolator 245a über dem Leiter 240a und einen Isolator 245b über dem Leiter 240b.
  • Bei dem Transistor 200 wird für das Oxid 230 (Oxid 230a, Oxid 230b und Oxid 230c), das einen Kanalbildungsbereich umfasst, ein Metalloxid, das als Oxidhalbleiter dient (nachstehend auch als Oxidhalbleiter bezeichnet), verwendet.
  • Es sei angemerkt, dass der Oxidhalbleiter, der als Kanalbildungsbereich dient, vorzugsweise eine Bandlücke von bevorzugt 2 eV oder höher, bevorzugter 2,5 eV oder höher aufweist. Die Verwendung eines Oxidhalbleiters mit einer großen Bandlücke kann den Sperrstrom des Transistors verringern.
  • Es sei angemerkt, dass das Oxid 230 vorzugsweise eine mehrschichtige Struktur aus einer Vielzahl von Oxidschichten mit unterschiedlichen chemischen Zusammensetzungen aufweist. Insbesondere ist das Atomverhältnis des Elements M zu In in dem Metalloxid, das für das Oxid 230a verwendet wird, vorzugsweise größer als das Atomverhältnis des Elements M zu In in dem Metalloxid, das für das Oxid 230b verwendet wird.
  • Als Oxid 230c kann ein Metalloxid, das als Oxid 230a oder Oxid 230b verwendet werden kann, verwendet werden.
  • Beispielsweise wird in dem Fall, in dem es sich bei dem Oxid 230b um ein In-Ga-Zn-Oxid handelt, vorzugsweise ein In-Ga-Zn-Oxid, ein Ga-Zn-Oxid, Galliumoxid oder dergleichen als Oxid 230a und Oxid 230c verwendet.
  • Das Oxid 230b und das Oxid 230c weisen vorzugsweise Kristallinität auf. Zum Beispiel ist das Oxid 230b vorzugsweise ein kristalliner Oxidhalbleiter mit Ausrichtung bezüglich der c-Achse (c-axis aligned crystalline oxide semiconductor, CAAC-OS), der später beschrieben wird. Ein Oxid mit Kristallinität, wie z. B. ein CAAC-OS, weist eine dichte Struktur mit nur geringen Verunreinigungen und Defekten (z. B. Sauerstofffehlstellen) und hoher Kristallinität auf. Dies kann die Sauerstoffextraktion aus dem Oxid 230b durch eine Source-Elektrode oder eine Drain-Elektrode unterdrücken. Dies hemmt die Extraktion von Sauerstoff aus dem Oxid 230b, selbst wenn eine Wärmebehandlung durchgeführt wird; daher ist der Transistor 200 stabil gegenüber hohen Temperaturen im Herstellungsprozess (d. h. dem sogenannten Wärmebudget).
  • Obwohl eine Struktur, bei der das Oxid 230 in dem Transistor 200 eine Struktur aufweist, bei der drei Schichten des Oxids 230a, des Oxids 230b und des Oxids 230c übereinander angeordnet sind, beschrieben wird, ist die vorliegende Erfindung nicht darauf beschränkt. Beispielsweise kann das Oxid 230 eine einschichtige Struktur aus dem Oxid 230b, eine zweischichtige Struktur aus dem Oxid 230a und dem Oxid 230b, eine zweischichtige Struktur aus dem Oxid 230b und dem Oxid 230c oder eine mehrschichtige Struktur, bei der vier oder mehr Schichten enthalten werden, aufweisen. Alternativ können das Oxid 230a, das Oxid 230b und das Oxid 230c jeweils eine mehrschichtige Struktur aufweisen.
  • Wie in 2D dargestellt, sind vorzugsweise mindestens eine Seitenfläche des Oxids 230b und eine Seitenfläche des Leiters 240 (des Leiters 240a und des Leiters 240b) im Wesentlichen senkrecht zu der Oberfläche, an der der Isolator 224 und das Oxid 230a in Kontakt miteinander sind. Insbesondere bilden in 2D die Seitenfläche des Oxids 230b und die Seitenfläche des Leiters 240 bevorzugt einen Winkel von größer als oder gleich 60° und kleiner als oder gleich 95°, bevorzugter größer als oder gleich 88° und kleiner als oder gleich 92° bezüglich der Oberfläche, an der der Isolator 224 und das Oxid 230a in Kontakt miteinander sind.
  • Wie in 2C dargestellt, weist ein oberer Endabschnitt des Oxids 230 in dem Kanalbildungsbereich vorzugsweise eine Form mit Krümmung auf. Das heißt, dass in dem Kanalbildungsbereich die Oberseite und die Seitenfläche des Oxids 230 vorzugsweise mit einer gekrümmten Oberfläche glatt verbunden sind, ohne dabei eine Kante (Ecke) zu bilden. Da es keine Kante in dem Kanalbildungsbereich gibt, tritt die Konzentration elektrischen Felds auf Grund eines oder beider elektrischer Felder des Leiters 260, der als erste Gate-Elektrode dient, und des Leiters 205, der als zweite Gate-Elektrode dient, nicht auf, so dass die Verschlechterung des Oxids 230 unterdrückt werden kann.
  • Im Gegensatz dazu weisen, wie in 2D dargestellt, die oberen Endabschnitte des Oxids 230 in einem Bereich, der sich mit dem Leiter 240 überlappt, vorzugsweise eine kleinere Krümmung auf als die oberen Endabschnitte des Oxids 230 in dem Kanalbildungsbereich. Die vorstehende Struktur kann ausgebildet werden, indem das Oxid 230b und der Leiter 240 mit der gleichen Maske verarbeitet werden. Dementsprechend überlappt sich der Leiter 240 mit der projizierten Fläche des Oxids 230b, so dass ein sehr kleiner Transistor ausgebildet werden kann.
  • Der Leiter 260 dient als erste Gate-Elektrode (auch als Top-Gate-Elektrode bezeichnet).
  • Hier wird der Leiter 260 in einer Öffnung eingebettet, die in dem Isolator 280 und dergleichen in dem Transistor 200 gebildet ist. Im Schritt zum Ausbilden der Öffnung wird ein Teil einer leitfähigen Schicht, die zu dem Leiter 240 wird, an einem Unterteil der Öffnung, die in dem Isolator 280 bereitgestellt ist, freigelegt. Bei der leitfähigen Schicht, die zu dem Leiter 240 wird, wird ein Bereich, der sich mit dem Unterteil der Öffnung überlappt, die in dem Isolator 280 bereitgestellt ist, entfernt, so dass der Leiter 240a und der Leiter 240b ausgebildet werden.
  • Daher sind ein Endabschnitt des Leiters 240a und ein Endabschnitt des Leiters 240b auf der gleichen Ebene wie die Seitenflächen der Öffnung. Der Leiter 260 wird in der Öffnung, die in dem Isolator 280 bereitgestellt ist, eingebettet, wobei der Isolator 250 und dergleichen dazwischen liegen; dadurch kann der Leiter 260 in einem Bereich zwischen dem Leiter 240a und dem Leiter 240b in selbstjustierender Weise ohne Positionsausrichtung angeordnet werden.
  • Außerdem ist, wie in 2B oder 2C gezeigt, liegt die Oberseite des Leiters 260 im Wesentlichen auf der gleichen Höhe wie die Oberseite des Isolators 250 und die Oberseite des Oxids 230c.
  • In einem Bereich, in dem sich der Leiter 260 mit dem Oxid 230 nicht überlappt, ist der kürzeste Abstand von der Oberfläche, an der der Leiter 260 in Kontakt mit dem Isolator 250 ist, zu der Oberseite des Isolators 222 vorzugsweise kürzer als der kürzeste Abstand von der Oberfläche, an der das Oxid 230b in Kontakt mit dem Oxid 230a ist, zu der Oberseite des Isolators 222, wie in 2C dargestellt. Das heißt, dass in der Kanalbreitenrichtung des Transistors 200 die Seitenfläche des Oxids 230b mit dem Leiter 260 bedeckt ist, wobei mindestens der Isolator 250 dazwischen liegt.
  • Wenn der Leiter 260, der als Gate-Elektrode dient, die Seitenfläche und die Oberseite des Kanalbildungsbereichs des Oxids 230b bedeckt, wobei der Isolator 250 und dergleichen dazwischen liegen, beeinflusst das elektrische Feld des Leiters 260 den gesamten Kanalbildungsbereich des Oxids 230b. Daher kann der Durchlassstrom des Transistors 200 erhöht werden, und die Frequenzeigenschaften können verbessert werden.
  • Der Leiter 260 umfasst vorzugsweise den Leiter 260a und den Leiter 260b, der über dem Leiter 260a angeordnet ist. Beispielsweise wird der Leiter 260a vorzugsweise derart angeordnet, dass er die Unterseite und die Seitenfläche des Leiters 260b bedeckt.
  • Für den Leiter 260a wird vorzugsweise ein leitfähiges Material mit einer Funktion zum Unterdrücken einer Diffusion von Verunreinigungen, wie z. B. Wasserstoffatomen, Wasserstoffmolekülen, Wassermolekülen, Stickstoffatomen, Stickstoffmolekülen, Stickstoffoxidmolekülen und Kupferatomen, verwendet. Alternativ wird vorzugsweise ein leitfähiges Material mit einer Funktion zum Unterdrücken einer Diffusion von Sauerstoff (z. B. Sauerstoffatomen und/oder Sauerstoffmolekülen) verwendet.
  • Wenn außerdem der Leiter 260a eine Funktion zum Unterdrücken einer Diffusion von Sauerstoff aufweist, kann unterdrückt werden, dass sich die Leitfähigkeit des Leiters 260b infolge einer Oxidation, die durch den in dem Isolator 250 enthaltenen Sauerstoff hervorgerufen wird, verringert. Als leitfähiges Material mit einer Funktion zum Unterdrücken einer Diffusion von Sauerstoff wird vorzugsweise zum Beispiel Tantal, Tantalnitrid, Ruthenium, Rutheniumoxid oder dergleichen verwendet.
  • Da der Leiter 260 auch als Leitung dient, wird vorzugsweise ein Leiter mit hoher Leitfähigkeit verwendet. Beispielsweise kann ein leitfähiges Material, das Wolfram, Kupfer oder Aluminium als Hauptkomponente enthält, für den Leiter 260b verwendet werden. Der Leiter 260b kann eine mehrschichtige Struktur, beispielsweise eine mehrschichtige Struktur aus Titan oder Titannitrid und dem vorstehenden leitfähigen Material aufweisen.
  • Obwohl der Leiter 260 eine zweischichtige Struktur aus dem Leiter 260a und dem Leiter 260b in 2 aufweist, kann eine einschichtige Struktur oder eine mehrschichtige Struktur aus drei oder mehr Schichten zum Einsatz kommen.
  • Der Leiter 205 dient in einigen Fällen als zweite Gate- (auch als Bottom-Gate bezeichnet) Elektrode.
  • Wenn der Leiter 205 als Gate-Elektrode dient, indem ein an den Leiter 205 angelegtes Potential nicht synchron mit, sondern unabhängig von einem an den Leiter 260 angelegten Potential geändert wird, kann die Schwellenspannung (Vth) des Transistors 200 gesteuert werden. Indem insbesondere ein negatives Potential an den Leiter 205 angelegt wird, kann Vth des Transistors 200 höher sein, und der Sperrstrom kann verringert werden. Wenn ein negatives Potential an den Leiter 205 angelegt wird, kann daher der Drain-Strom bei einem an den Leiter 260 angelegten Potential von 0 V im Vergleich zu dem Fall verringert werden, in dem es nicht angelegt wird.
  • Der Leiter 205 wird derart platziert, dass er sich mit dem Oxid 230 und dem Leiter 260 überlappt. Es sei angemerkt, dass der Leiter 205 vorzugsweise derart bereitgestellt wird, dass er in dem der Isolator 214 oder dem der Isolator 216 eingebettet ist.
  • Es sei angemerkt, dass in der Kanalbreitenrichtung, der Leiter 205 vorzugsweise größer ist als der Kanalbildungsbereich des Oxids 230. Wie in 2C dargestellt, wird es besonders bevorzugt, dass sich der Leiter 205 in der die Kanalbreitenrichtung des Oxids 230 kreuzenden Richtung erstreckt.
  • Das heißt, dass der Leiter 205 und der Leiter 260 vorzugsweise auf einer Außenseite der Seitenfläche des Oxids 230 in der Kanalquerrichtung einander überlappen, wobei die Isolatoren dazwischen angeordnet sind. Mit dieser Struktur kann der Kanalbildungsbereich des Oxids 230 elektrisch von dem elektrischen Feld des Leiters 260, der als erste Gate-Elektrode dient, und dem elektrischen Feld des Leiters 205, der als zweite Gate-Elektrode dient, umschlossen werden.
  • Obwohl in 2 der Leiter 205 eine Struktur aufweist, bei der ein erster Leiter und ein zweiter Leiter übereinander angeordnet sind, wird die vorliegende Erfindung nicht darauf beschränkt. Beispielsweise kann der Leiter 205 auch als Einzelschicht oder Schichtanordnung aus drei oder mehr Schichten bereitgestellt werden. Wenn dieses Strukturteil eine mehrschichtige Struktur aufweist, können gegebenenfalls Ordnungszahlen entsprechend der Ausbildungsreihenfolge hinzugefügt werden, um die Schichten voneinander zu unterscheiden.
  • Hier wird für den ersten Leiter des Leiters 205 vorzugsweise ein leitfähiges Material mit einer Funktion zum Unterdrücken einer Diffusion von Verunreinigungen, wie z. B. einem Wasserstoffatom, einem Wasserstoffmolekül, einem Wassermolekül, einem Stickstoffatom, einem Stickstoffmolekül, einem Stickstoffoxidmolekül (N2O, NO, NO2 oder dergleichen) und einem Kupferatom, verwendet. Alternativ wird vorzugsweise ein leitfähiges Material mit einer Funktion zum Unterdrücken einer Diffusion von Sauerstoff (z. B. Sauerstoffatomen und/oder Sauerstoffmolekülen) verwendet.
  • Indem der erste Leiter des Leiters 205 unter Verwendung eines leitfähigen Materials mit einer Funktion zum Unterdrücken einer Diffusion von Sauerstoff ausgebildet wird, kann unterdrückt werden, dass die Leitfähigkeit des zweiten Leiters des Leiters 205 infolge einer Oxidation verringert wird. Als leitfähiges Material mit einer Funktion zum Unterdrücken einer Diffusion von Sauerstoff wird vorzugsweise zum Beispiel Tantal, Tantalnitrid, Ruthenium, Rutheniumoxid oder dergleichen verwendet. Daher kann eine Einzelschicht oder eine Schichtanordnung aus den vorstehenden leitfähigen Materialien für den ersten Leiter des Leiters 205 verwendet werden. Beispielsweise kann der erste Leiter des Leiters 205 eine Schichtanordnung aus Tantal, Tantalnitrid, Ruthenium oder Rutheniumoxid und Titan oder Titannitrid aufweisen.
  • Für einen zweiten Leiter des Leiters 205 wird ferner vorzugsweise ein leitfähiges Material verwendet, das Wolfram, Kupfer oder Aluminium als Hauptkomponente enthält. Es sei angemerkt, dass der zweite Leiter des Leiters 205, obwohl er als Einzelschicht dargestellt ist, eine mehrschichtige Struktur, beispielsweise eine Schichtanordnung aus Titan oder Titannitrid und dem vorstehenden leitfähigen Material, aufweisen kann.
  • Des Weiteren erstreckt sich, wie dargestellt in 2C, der Leiter 205, um auch als Leitung zu dienen. Jedoch kann, ohne Beschränkung auf diese Struktur, ein Leiter, der als Leitung dient, unter dem Leiter 205 bereitgestellt sein. Der Leiter 205 wird nicht notwendigerweise in jedem Transistor bereitgestellt. Beispielsweise kann eine Struktur zum Einsatz kommen, bei der eine Vielzahl von Transistoren den Leiter 205 teilt.
  • Der Leiter 240 (der Leiter 240a und der Leiter 240b) dient als Source-Elektrode oder Drain-Elektrode.
  • Als Leiter 240 wird beispielsweise TaNxOy vorzugsweise verwendet. Es sei angemerkt, dass TaNxOy Aluminium enthalten kann. Alternativ kann Titannitrid, ein Nitrid enthaltend Titan und Aluminium, Rutheniumoxid, ein Oxid enthaltend Strontium und Ruthenium oder ein Oxid enthaltend Lanthan und Nickel verwendet werden. Diese Materialien werden bevorzugt, da sie oxidationsbeständige leitfähige Materialien oder Materialien sind, deren Leitfähigkeit selbst nach der Absorption von Sauerstoff aufrechterhalten wird.
  • Über dem Leiter 240 wird vorzugsweise ein Isolator 245, der als Sperrschicht dient, bereitgestellt.
  • Der Isolator 245 ist vorzugsweise in Kontakt mit der Oberseite des Leiters 240, wie in 2B dargestellt. Die Struktur kann unterdrücken, dass der Leiter 240 überschüssigen Sauerstoff von dem Isolator 280 absorbiert. Des Weiteren kann durch Unterdrückung der Oxidation des Leiters 240 eine Erhöhung des Kontaktwiderstands zwischen dem Transistor 200 und einer Leitung unterdrückt werden. Deshalb kann der Transistor 200 vorteilhafte elektrische Eigenschaften und Zuverlässigkeit aufweisen.
  • Der Isolator 245 weist vorzugsweise eine Funktion zum Unterdrücken einer Diffusion von Sauerstoff auf. Beispielsweise weist der Isolator 245 vorzugsweise eine Funktion zum Unterdrücken einer Sauerstoffdiffusion stärker auf als der Isolator 280.
  • Als Isolator 245 wird beispielsweise ein Isolator, der ein Oxid von Aluminium und/oder Hafnium enthält, vorzugsweise abgeschieden. Als Isolator 245 kann beispielsweise ein Isolator, der Aluminiumnitrid enthält, verwendet werden.
  • Der Isolator 250 dient als erster Gate-Isolator.
  • Der Isolator 250 ist vorzugsweise in Kontakt mit dem Oxid 230c. Für den Isolator 250 kann Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Siliziumoxid, dem Fluor zugesetzt worden ist, Siliziumoxid, dem Kohlenstoff zugesetzt worden ist, Siliziumoxid, dem Kohlenstoff und Stickstoff zugesetzt worden sind, poröses Siliziumoxid oder dergleichen verwendet werden. Insbesondere werden Siliziumoxid und Siliziumoxynitrid aufgrund ihrer thermischen Stabilität bevorzugt.
  • Es sei angemerkt, dass nach der Abscheidung des Isolators 250 eine mikrowellenangeregte Plasmabehandlung in einer Sauerstoff enthaltenden Atmosphäre durchgeführt werden kann. Durch die mikrowellenangeregte Plasmabehandlung kann Wasserstoff, Wasser oder eine Verunreinigung in dem Isolator 250 entfernt werden. Des Weiteren verbessert die mikrowellenangeregte Plasmabehandlung die Filmqualität des Isolators 250, wodurch eine Diffusion von Wasserstoff, Wasser, einer Verunreinigung oder dergleichen unterdrückt werden kann. Dementsprechend kann unterdrückt werden, dass in einem späteren Schritt, wie z. B. bei der Abscheidung eines leitfähigen Films, der zu dem Leiter 260 wird, oder bei einer späteren Behandlung, wie z. B. Wärmebehandlung, Wasserstoff, Wasser oder eine Verunreinigung durch den Isolator 250 in das Oxid 230 diffundiert.
  • Bei festem Siliziumoxid ist beispielsweise die Bindungsenergie zwischen einem Wasserstoffatom und einem Siliziumatom 3,3 eV, die Bindungsenergie zwischen einem Kohlenstoffatom und einem Siliziumatom 3,4 eV und die Bindungsenergie zwischen einem Stickstoffatom und einem Siliziumatom 3,5 eV. Daher werden, um ein an ein Siliziumatom gebundenes Wasserstoffatom zu entfernen, Radikale oder Ionen, welche eine Energie von mindestens größer als oder gleich 3,3 eV aufweisen, zum Kollidieren mit einem Bindungsabschnitt zwischen dem Wasserstoffatom und dem Siliziumatom gebracht, so dass die Bindung zwischen dem Wasserstoffatom und dem Siliziumatom gebrochen werden kann.
  • Es sei angemerkt, dass das Gleiche auch für andere Verunreinigungen, wie z. B. Stickstoff und Kohlenstoff, gilt; Radikale oder Ionen, die eine Energie von mindestens größer als oder gleich der Bindungsenergie aufweisen, werden zum Kollidieren mit einem Bindungsabschnitt zwischen einem Verunreinigungsatom und einem Siliziumatom gebracht, so dass die Bindung zwischen dem Verunreinigungsatom und dem Siliziumatom gebrochen wird.
  • Hier umfassen Beispiele für Radikale und Ionen, die durch mikrowellenangeregtes Plasma erzeugt werden, O(3P), das ein Sauerstoffatomradikal in dem Grundzustand ist, O(1D), das ein Sauerstoffatomradikal in dem ersten angeregten Zustand ist, und O2 +, das ein einwertiges Kation eines Sauerstoffmoleküls ist. Die Energie von O(3P) ist 2,42 eV, und die Energie von O(1D) ist 4,6 eV. Des Weiteren wird die Energie von O2 + mit Ladungen nicht eindeutig bestimmt, da es durch die Potentialverteilung im Plasma und eine Vorspannung beschleunigt wird; jedoch ist mindestens auch nur die interne Energie höher als die Energie von O(1D).
  • Das heißt, dass Radikale und Ionen, wie z. B. O(1D) und O2 +, die Bindung zwischen jedem von Wasserstoff, Stickstoff und einem Kohlenstoffatom in dem Isolator 250 und einem Siliziumatom brechen können, so dass Wasserstoff, Stickstoff und Kohlenstoff, die an das Siliziumatom gebunden sind, entfernt werden können. Des Weiteren können die Verunreinigungen, wie z. B. Wasserstoff, Stickstoff und Kohlenstoff, auch durch thermische Energie und dergleichen, die an ein Substrat angelegt werden, bei der mikrowellenangeregten Plasmabehandlung verringert werden.
  • Im Gegensatz dazu weist O(3P) niedrige Reaktivität auf und daher reagiert in dem Isolator 250 nicht und wird tief in dem Film diffundiert. Alternativ erreicht O(3P) das Oxid 230 durch den Isolator 250 und wird in das Oxid 230 diffundiert. Wenn O(3P), das in das Oxid 230 diffundiert worden ist, in die Nähe einer Sauerstofffehlstelle kommt, in die Wasserstoff eingedrungen ist, wird Wasserstoff in der Sauerstofffehlstelle von der Sauerstofffehlstelle abgegeben, und stattdessen dringt O(3P) in die Sauerstofffehlstelle ein; auf diese Weise wird die Sauerstofffehlstelle kompensiert. Dementsprechend kann unterdrückt werden, dass ein Elektron, das als Ladungsträger dient, in dem Oxid 230 erzeugt wird.
  • Der Anteil an O(3P) in den gesamten Radikalen und Ionenspezies wird erhöht, wenn eine mikrowellenangeregte Plasmabehandlung unter einer Bedingung mit hohem Druck durchgeführt wird. Der Anteil an O(3P) ist vorzugsweise hoch zur Kompensation der Sauerstofffehlstellen in dem Oxid 230. Daher ist der Druck während der mikrowellenangeregten Plasmabehandlung höher als oder gleich 133 Pa, bevorzugt höher als oder gleich 200 Pa, bevorzugter höher als oder gleich 400 Pa. Des Weiteren ist die Sauerstoffdurchflussrate (O2/O2 +Ar) niedriger als oder gleich 50 %, bevorzugt höher als oder gleich 10 % und niedriger als oder gleich 30 %.
  • Für den Isolator 250 wird vorzugsweise ein Oxidmaterial verwendet, das einen Teil von Sauerstoff durch Erwärmung abgibt. Ein Oxidfilm, der Sauerstoff durch Erwärmung abgibt, ist ein Oxidfilm, bei dem die Menge an abgegebenem Sauerstoffmolekülen größer als oder gleich 1,0 × 1018 Moleküle/cm3, bevorzugt größer als oder gleich 1,0 × 1019 Moleküle/cm3, stärker bevorzugt größer als oder gleich 2,0 × 1019 Moleküle/cm3 oder größer als oder gleich 3,0 × 1020 Moleküle/cm3 bei einer thermischen Desorptionsspektroskopie- (TDS-) Analyse ist. Es sei angemerkt, dass die Temperatur der Filmoberfläche bei der TDS-Analyse vorzugsweise im Bereich von 100 °C bis 700 °C oder 100 °C bis 400 °C liegt.
  • Wenn als Isolator 250 ein Isolator, von dem Sauerstoff durch Erwärmung abgegeben wird, in Kontakt mit der Oberseite des Oxids 230c bereitgestellt wird, kann dem Kanalbildungsbereich des Oxids 230b Sauerstoff effizient zugeführt werden und Sauerstofffehlstellen in dem Kanalbildungsbereich des Oxids 230b können verringert werden. Daher kann ein Transistor mit stabilen elektrischen Eigenschaften und verbesserter Zuverlässigkeit bereitgestellt werden, bei der Schwankungen der elektrischen Eigenschaften unterdrückt werden. Ferner wird vorzugsweise die Konzentration von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, in dem Isolator 250 verringert.
  • Zwischen dem Isolator 250 und dem Leiter 260 kann ein Metalloxid bereitgestellt sein. Das Metalloxid unterdrückt vorzugsweise eine Diffusion von Sauerstoff von dem Isolator 250 in den Leiter 260. Das Bereitstellen des Metalloxids, das eine Diffusion von Sauerstoff unterdrückt, unterdrückt eine Diffusion von Sauerstoff von dem Isolator 250 in den Leiter 260. Das heißt, dass eine Verringerung der Menge an Sauerstoff, der dem Oxid 230 zugeführt wird, unterdrückt werden kann. Außerdem kann eine Oxidation des Leiters 260 aufgrund von Sauerstoff in dem Isolator 250 unterdrückt werden.
  • Ferner dient das Metalloxid in einigen Fällen als Teil des Gate-Isolators. Deshalb wird in dem Fall, in dem Siliziumoxid, Siliziumoxynitrid oder dergleichen für den Isolator 250 verwendet wird, vorzugsweise ein Metalloxid, das ein Material mit hohem k mit hoher relativer Permittivität ist, als vorstehendes Metalloxid verwendet. Indem der Gate-Isolator eine mehrschichtige Struktur aus dem Isolator 250 und dem Metalloxid aufweist, kann die mehrschichtige Struktur thermisch stabil sein und eine hohe relative Permittivität aufweisen. Demzufolge kann ein Gate-Potential, das während des Betriebs des Transistors angelegt wird, verringert werden, während die physikalische Dicke beibehalten wird. Außerdem kann die äquivalente Oxiddicke (equivalent oxide thickness, EOT) des Isolators, der als Gate-Isolator dient, verringert werden.
  • Insbesondere kann ein Metalloxid, das eine oder mehrere Arten enthält, die aus Hafnium, Aluminium, Gallium, Yttrium, Zirconium, Wolfram, Titan, Tantal, Nickel, Germanium, Magnesium und dergleichen ausgewählt wird/werden, verwendet werden. Insbesondere wird vorzugsweise ein Isolator, der ein Oxid von Aluminium und/oder ein Oxid von Hafnium enthält, verwendet.
  • Es sei angemerkt, dass das Metalloxid als Teil der ersten Gate-Elektrode dienen kann. Beispielsweise kann ein Oxidhalbleiter, der als Oxid 230 verwendet werden kann, als Metalloxid verwendet werden. In diesem Fall wird der Leiter 260 durch ein Sputterverfahren abgeschieden, wodurch das Metalloxid einen verringerten Wert des elektrischen Widerstandes aufweisen und zu einem Leiter werden kann.
  • Durch das Vorhandensein des Metalloxids kann der Durchlassstrom des Transistors 200 ohne Abschwächung des Einflusses des elektrischen Feldes von dem Leiter 260 erhöht werden. Da durch die physikalische Dicke des Isolators 250 und des Metalloxids ein Abstand zwischen dem Leiter 260 und dem Oxid 230 gehalten wird, kann der Leckstrom zwischen dem Leiter 260 und dem Oxid 230 verringert werden Außerdem können dann, wenn die mehrschichtige Struktur aus dem Isolator 250 und dem Metalloxid bereitgestellt wird, der physikalische Abstand zwischen dem Leiter 260 und dem Oxid 230 sowie die Intensität des elektrischen Feldes, das von dem Leiter 260 an das Oxid 230 angelegt wird, angemessen leicht reguliert werden.
  • Der Isolator 222 und der Isolator 224 dienen als zweiter Gate-Isolator.
  • Der Isolator 222 weist vorzugsweise eine Funktion zum Unterdrücken einer Diffusion von Wasserstoff (z. B. Wasserstoffatomen und/oder Wasserstoffmolekülen) auf. Ferner weist der Isolator 222 vorzugsweise eine Funktion zum Unterdrücken einer Diffusion von Sauerstoff (z. B. Sauerstoffatomen und/oder Sauerstoffmolekülen) auf. Beispielsweise weist der Isolator 222 vorzugsweise eine Funktion auf, eine Diffusion von Wasserstoff und/oder Sauerstoff stärker als der Isolator 224 zu unterdrücken.
  • Als Isolator 222 wird vorzugsweise ein Isolator verwendet, der ein Oxid von Aluminium und/oder ein Oxid von Hafnium enthält, bei denen es sich um isolierende Materialien handelt. Als Isolator wird Aluminiumoxid, Hafniumoxid, ein Oxid, das Aluminium und Hafnium enthält (Hafniumaluminat), oder dergleichen vorzugsweise verwendet. In dem Fall, in dem der Isolator 222 unter Verwendung eines derartigen Materials ausgebildet wird, dient der Isolator 222 als Schicht, die eine Abgabe von Sauerstoff von dem Oxid 230 in Richtung des Substrats und eine Diffusion von Verunreinigungen, wie z. B. Wasserstoff, von der Umgebung des Transistors 200 in das Oxid 230 unterdrückt. Daher kann dann, wenn der Isolator 222 bereitgestellt wird, unterdrückt werden, dass Verunreinigungen, wie z. B. Wasserstoff, in den Transistor 200 diffundieren und dass Sauerstofffehlstellen in dem Oxid 230 erzeugt werden. Ferner kann unterdrückt werden, dass der Leiter 205 mit Sauerstoff reagiert, der in dem Isolator 224 und dem Oxid 230 enthalten ist.
  • Alternativ kann diesen Isolatoren beispielsweise Aluminiumoxid, Bismutoxid, Germaniumoxid, Nioboxid, Siliziumoxid, Titanoxid, Wolframoxid, Yttriumoxid oder Zirconiumoxid zugesetzt werden. Der Isolator kann alternativ einer Nitrierungsbehandlung unterzogen werden. Für den Isolator 222 kann eine Schichtanordnung verwendet werden, die erhalten wird, indem Siliziumoxid, Siliziumoxynitrid oder Siliziumnitrid über diesen Isolatoren angeordnet wird.
  • Für den Isolator 222 wird vorzugsweise zum Beispiel eine Einzelschicht oder eine Schichtanordnung aus einem Isolator, der ein sogenanntes Material mit hohem k, wie z. B. Aluminiumoxid, Hafniumoxid, Tantaloxid, Zirconiumoxid, Blei-Zirkonat-Titanat (PZT), Strontiumtitanat (SrTiO3) oder (Ba,Sr)TiO3 (BST), enthält, verwendet. Mit einer Miniaturisierung und einer hohen Integration eines Transistors kann ein Problem, wie z. B. ein Leckstrom, wegen einer Verringerung der Dicke eines Gate-Isolators verursacht werden. Wenn ein Material mit hohem k für einen als Gate-Isolator dienenden Isolator verwendet wird, kann ein Gate-Potential während des Betriebs des Transistors verringert werden, während die physikalische Dicke des Gate-Isolators beibehalten wird.
  • Es wird bevorzugt, dass durch Erwärmung Sauerstoff von dem Isolator 224, der in Kontakt mit dem Oxid 230 ist, wie von dem Isolator 250, abgegeben wird. Beispielsweise kann für den Isolator 224 angemessen Siliziumoxid, Siliziumoxynitrid oder dergleichen verwendet werden. Wenn ein Isolator, der Sauerstoff enthält, in Kontakt mit dem Oxid 230 bereitgestellt wird, können Sauerstofffehlstellen in dem Oxid 230 verringert werden, was zu einer Verbesserung der Zuverlässigkeit des Transistors 200 führt.
  • Es sei angemerkt, dass der Isolator 222 und der Isolator 224 eine mehrschichtige Struktur aus zwei oder mehr Schichten aufweisen können. In diesem Fall kann, ohne Beschränkung auf eine mehrschichtige Struktur, die aus den gleichen Materialien ausgebildet wird, eine mehrschichtige Struktur verwendet werden, die aus unterschiedlichen Materialien ausgebildet wird.
  • Der Isolator 214, der Isolator 216, der Isolator 280, der Isolator 282 und der Isolator 284 dienen als Zwischenschichtfilme.
  • Der Isolator 214 dient vorzugsweise als isolierender Sperrfilm, um zu unterdrücken, dass Verunreinigungen, wie z. B. Wasser oder Wasserstoff, von der Richtung des Substrats in den Transistor 200 diffundieren. Deshalb wird der Isolator 214 vorzugsweise unter Verwendung eines isolierenden Materials mit einer Funktion zum Unterdrücken einer Diffusion von Verunreinigungen, wie z. B. einem Wasserstoffatom, einem Wasserstoffmolekül, einem Wassermolekül, einem Stickstoffatom, einem Stickstoffmolekül, einem Stickstoffoxidmolekül (z. B. N2O, NO oder NO2) und einem Kupferatom ausgebildet. Alternativ wird der Isolator 214 vorzugsweise unter Verwendung eines isolierenden Materials mit einer Funktion zum Unterdrücken einer Diffusion von Sauerstoff (z. B. Sauerstoffatomen und/oder Sauerstoffmolekülen) ausgebildet.
  • Zum Beispiel wird vorzugsweise Aluminiumoxid, Siliziumnitrid oder dergleichen für den Isolator 214 verwendet. Folglich kann unterdrückt werden, dass Verunreinigungen, wie z. B. Wasserstoff und Wasser, von der Richtung des Substrats aus durch den Isolator 214 in Richtung des Transistors 200 diffundieren. Darüber hinaus kann unterdrückt werden, dass im Isolator 224 enthaltener Sauerstoff und dergleichen durch den Isolator 214 in Richtung des Substrats diffundiert. Es sei angemerkt, dass der Isolator 214 eine mehrschichtige Struktur aus zwei oder mehr Schichten aufweisen kann. In diesem Fall kann, ohne Beschränkung auf eine mehrschichtige Struktur, die aus den gleichen Materialien ausgebildet wird, eine mehrschichtige Struktur verwendet werden, die aus unterschiedlichen Materialien ausgebildet wird. Beispielsweise kann eine Schichtanordnung aus Aluminiumoxid und Siliziumnitrid zum Einsatz kommen.
  • Des Weiteren wird beispielsweise für den Isolator 214 Siliziumnitrid, das durch ein Sputterverfahren abgeschieden wird, vorzugsweise verwendet. Dementsprechend kann die Wasserstoffkonzentration in dem Isolator 214 niedrig sein, und ferner kann unterdrückt werden, dass Verunreinigungen, wie z. B. Wasser und Wasserstoff, von der Seite des Substrats aus durch den Isolator 214 in Richtung des Transistors 200 diffundiert werden.
  • Die Permittivität des Isolators 216, der als Zwischenschichtfilm dient, ist vorzugsweise niedriger als die Permittivität des Isolators 214. Wenn ein Material mit niedriger Permittivität für einen Zwischenschichtfilm verwendet wird, kann die parasitäre Kapazität, die zwischen Leitungen erzeugt wird, verringert werden. Für den Isolator 216 wird je nach Bedarf beispielsweise Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Siliziumoxid, dem Fluor zugesetzt ist, Siliziumoxid, dem Kohlenstoff zugesetzt ist, Siliziumoxid, dem Kohlenstoff und Stickstoff zugesetzt sind, poröses Siliziumoxid oder dergleichen verwendet.
  • Der Isolator 216 umfasst vorzugsweise einen Bereich, in dem die Wasserstoffkonzentration niedrig ist und sich Sauerstoff befindet, der über der stöchiometrischen Zusammensetzung liegt (im Folgenden auch als Sauerstoffüberschussbereich bezeichnet) oder enthält vorzugsweise Sauerstoff, der durch Erwärmung abgegeben wird (nachstehend auch als überschüssigen Sauerstoff bezeichnet). Beispielsweise wird für den Isolator 216 vorzugsweise Siliziumoxid verwendet, das durch ein Sputterverfahren abgeschieden wird. Dadurch kann die Mischung von Wasserstoff in das Oxid 230 unterdrückt werden, oder Sauerstoff kann dem Oxid 230 zugeführt werden, so dass Sauerstofffehlstellen in dem Oxid 230 verringert werden können. Daher kann ein Transistor mit stabilen elektrischen Eigenschaften und verbesserter Zuverlässigkeit bereitgestellt werden, bei der Schwankungen der elektrischen Eigenschaften unterdrückt werden.
  • Der Isolator 216 kann eine mehrschichtige Struktur aufweisen. Beispielsweise kann in dem Isolator 216 der gleiche Isolator wie der Isolator 214 in einem Abschnitt bereitgestellt werden, der in Kontakt mit mindestens der Seitenfläche des Leiters 205 ist. Mit einer derartigen Struktur kann unterdrückt werden, dass durch Sauerstoff, der in dem Isolator 216 enthalten ist, die Oxidation des Leiters 205 unterdrückt werden kann. Alternativ kann durch den Leiter 205 die Verringerung der Menge an Sauerstoff, der in dem Isolator 216 enthalten ist, unterdrückt werden.
  • Der Isolator 280 wird über dem Isolator 224, dem Oxid 230 und dem Leiter 240 bereitgestellt. Die Oberseite des Isolators 280 kann planarisiert werden.
  • Der Isolator 280, der als Zwischenschichtfilm dient, weist vorzugsweise eine niedrige Permittivität auf. Wenn ein Material mit niedriger Permittivität für einen Zwischenschichtfilm verwendet wird, kann die parasitäre Kapazität, die zwischen Leitungen erzeugt wird, verringert werden. Beispielsweise wird der Isolator 280 vorzugsweise unter Verwendung eines Materials, das demjenigen des Isolators 216 ähnlich ist, ausgebildet. Insbesondere werden Siliziumoxid und Siliziumoxynitrid, welche thermisch stabil sind, bevorzugt. Materialien, wie z. B. Siliziumoxid, Siliziumoxynitrid und poröses Siliziumoxid, werden besonders bevorzugt, da ein Bereich, der Sauerstoff enthält, der durch Erwärmung abgegeben wird, leicht gebildet werden kann.
  • Es sei angemerkt, dass vorzugsweise die Konzentration von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, in dem Isolator 280 verringert wird. Der Isolator 280 weist vorzugsweise eine niedrige Wasserstoffkonzentration und einen Sauerstoffüberschussbereich oder überschüssigen Sauerstoff auf und wird beispielsweise unter Verwendung des gleichen Materials wie der Isolator 216 bereitgestellt. Es sei angemerkt, dass der Isolator 280 eine mehrschichtige Struktur aus zwei oder mehr Schichten aufweisen kann.
  • Der Isolator 282 dient vorzugsweise, wie der Isolator 214 oder dergleichen, als isolierender Sperrfilm, um zu unterdrücken, dass Verunreinigungen, wie z. B. Wasser oder Wasserstoff, von oben in den Isolator 280 diffundieren. Außerdem weist, wie der Isolator 214 und dergleichen, der Isolator 282 vorzugsweise eine niedrige Wasserstoffkonzentration und eine Funktion zum Unterdrücken einer Diffusion von Wasserstoff auf.
  • Wie in 2B dargestellt, ist vorzugsweise der Isolator 282 in Kontakt mit den Oberseiten des Leiters 260, des Isolators 250 und des Oxides 230c. Dies kann unterdrücken, dass Verunreinigungen, wie z. B. Wasserstoff, der in dem Isolator 284 und dergleichen enthalten ist, in den Isolator 250 eindringen. Daher kann unterdrückt werden, dass die elektrischen Eigenschaften des Transistors und die Zuverlässigkeit des Transistors nachteilig beeinflusst werden.
  • Der Isolator 284, der als Zwischenschichtfilm dient, wird vorzugsweise über dem Isolator 282 bereitgestellt. Wie der Isolator 216 oder dergleichen, weist der Isolator 284 vorzugsweise eine niedrige Permittivität auf. Wie bei dem Isolator 224 und dergleichen, wird vorzugsweise die Konzentration von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, in dem Isolator 284 verringert.
  • <Bestandsmaterialien einer Halbleitervorrichtung>
  • Nachstehend werden Bestandsmaterialien beschrieben, die für die Halbleitervorrichtung verwendet werden können.
  • <<Substrat>>
  • Als Substrat, über dem der Transistor 200 ausgebildet wird, kann beispielsweise ein Isolatorsubstrat, ein Halbleitersubstrat oder ein Leitersubstrat verwendet werden. Beispiele für das Isolatorsubstrat umfassen ein Glassubstrat, ein Quarzsubstrat, ein Saphirsubstrat, ein stabilisiertes Zirconiumoxid-Substrat (z. B. ein Yttrium-stabilisiertes Zirconiumoxid-Substrat) und ein Harzsubstrat. Beispiele für das Halbleitersubstrat umfassen ein Halbleitersubstrat unter Verwendung von Silizium, Germanium oder dergleichen als Material und ein Verbindungshalbleitersubstrat aus Siliziumkarbid, Siliziumgermanium, Galliumarsenid, Indiumphosphid, Zinkoxid oder Galliumoxid. Außerdem wird ein Halbleitersubstrat, in dem ein Isolatorbereich in dem vorstehenden Halbleitersubstrat bereitgestellt ist, wie z. B. ein Silizium-auf-Isolator- (silicon on insulator, SOI-) Substrat, angegeben. Als Leitersubstrat wird ein Graphitsubstrat, ein Metallsubstrat, ein Legierungssubstrat, ein leitfähiges Harzsubstrat oder dergleichen angegeben. Weitere Beispiele umfassen ein Substrat, das ein Nitrid eines Metalls enthält, und ein Substrat, das ein Oxid eines Metalls enthält. Weitere Beispiele umfassen ein Isolatorsubstrat, das mit einem Leiter oder einem Halbleiter versehen ist, ein Halbleitersubstrat, das mit einem Leiter oder einem Isolator versehen ist, und ein Leitersubstrat, das mit einem Leiter oder einem Isolator versehen ist. Alternativ kann eines dieser Substrate, das mit einem Element versehen ist, verwendet werden. Beispiele für das Element, mit dem das Substrat versehen ist, umfassen einen Kondensator, einen Widerstand, ein Schaltelement, ein Licht emittierendes Element und ein Speicherelement.
  • <<Isolator>>
  • Beispiele für den Isolator umfassen ein isolierendes Oxid, ein isolierendes Nitrid, ein isolierendes Oxynitrid, ein isolierendes Nitridoxid, ein isolierendes Metalloxid, ein isolierendes Metalloxynitrid und ein isolierendes Metallnitridoxid.
  • Mit Voranschreiten miniaturisierter und hoch integrierter Transistoren kann beispielsweise ein Problem, wie z. B. ein Leckstrom, wegen einer Verringerung der Dicke eines Gate-Isolators auftreten. Wenn ein Material mit hohem k für einen als Gate-Isolator dienenden Isolator verwendet wird, kann die Spannung beim Betrieb des Transistors verringert werden, während die physikalische Dicke des Gate-Isolators beibehalten wird. Im Gegensatz dazu kann dann, wenn ein Material mit niedriger relativer Permittivität für den Isolator, der als Zwischenschichtfilm dient, verwendet wird, die parasitäre Kapazität, die zwischen Leitungen erzeugt wird, verringert werden. Daher wird vorzugsweise ein Material je nach der Funktion des Isolators ausgewählt.
  • Beispiele für den Isolator mit hoher relativer Permittivität umfassen Galliumoxid, Hafniumoxid, Zirconiumoxid, ein Oxid, das Aluminium und Hafnium enthält, ein Oxynitrid, das Aluminium und Hafnium enthält, ein Oxid, das Silizium und Hafnium enthält, ein Oxynitrid, das Silizium und Hafnium enthält, und ein Nitrid, das Silizium und Hafnium enthält.
  • Beispiele für den Isolator mit niedriger relativer Permittivität umfassen Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Siliziumoxid, dem Fluor zugesetzt ist, Siliziumoxid, dem Kohlenstoff zugesetzt ist, Siliziumoxid, dem Kohlenstoff und Stickstoff zugesetzt sind, poröses Siliziumoxid und ein Harz.
  • Außerdem können dann, wenn der Transistor, bei dem ein Oxidhalbleiter von einem Isolator (dem Isolator 214, dem Isolator 222, dem Isolator 245, der Isolator 282 und dergleichen) mit einer Funktion zum Unterdrücken des Durchgangs von Verunreinigungen, wie z. B. Wasserstoff, und Sauerstoff umschlossen ist, die elektrischen Eigenschaften des Transistors stabilisiert werden. Als Isolator mit einer Funktion zum Unterdrücken des Durchgangs von Sauerstoff und Verunreinigungen, wie z. B. Wasserstoff, kann beispielsweise eine Einzelschicht oder eine Schichtanordnung aus einem Isolator verwendet werden, der Bor, Kohlenstoff, Stickstoff, Sauerstoff, Fluor, Magnesium, Aluminium, Silizium, Phosphor, Chlor, Argon, Gallium, Germanium, Yttrium, Zirconium, Lanthan, Neodym, Hafnium oder Tantal enthält. Als Isolator mit einer Funktion zum Unterdrücken des Durchgangs von Verunreinigungen, wie z. B. Wasserstoff, und Sauerstoff kann insbesondere ein Metalloxid, wie z. B. Aluminiumoxid, Magnesiumoxid, Galliumoxid, Germaniumoxid, Yttriumoxid, Zirconiumoxid, Lanthanoxid, Neodymoxid, Hafniumoxid oder Tantaloxid, oder ein Metallnitrid, wie z. B. Aluminiumnitrid, Siliziumnitridoxid oder Siliziumnitrid, verwendet werden.
  • Der als Gate-Isolator fungierende Isolator umfasst vorzugsweise einen Bereich, der Sauerstoff enthält, der durch Erwärmung freigesetzt wird. Wenn eine Struktur zum Einsatz kommt, bei der Siliziumoxid oder Siliziumoxynitrid mit einem Bereich, der durch Erwärmung abgegebenen Sauerstoff enthält, in Kontakt mit dem Oxid 230 ist, können Sauerstofffehlstellen, die in dem Oxid 230 enthalten sind, kompensiert werden.
  • <<Leiter>>
  • Als Leiter wird vorzugsweise ein Metallelement, das aus Aluminium, Chrom, Kupfer, Silber, Gold, Platin, Tantal, Nickel, Titan, Molybdän, Wolfram, Hafnium, Vanadium, Niob, Mangan, Magnesium, Zirconium, Beryllium, Indium, Ruthenium, Iridium, Strontium, Lanthan und dergleichen ausgewählt wird, eine Legierung, die eines der vorstehenden Metallelemente als ihre Komponente enthält, eine Legierung, die eine Kombination der vorstehenden Metallelemente enthält, oder dergleichen verwendet. Beispielsweise wird vorzugsweise Tantalnitrid, Titannitrid, Wolframnitrid, ein Nitrid, das Titan und Aluminium enthält, ein Nitrid, das Tantal und Aluminium enthält, Rutheniumoxid, Rutheniumnitrid, ein Oxid, das Strontium und Ruthenium enthält, ein Oxid, das Lanthan und Nickel enthält, oder dergleichen verwendet. Tantalnitrid, Titannitrid, ein Nitrid, das Titan und Aluminium enthält, ein Nitrid, das Tantal und Aluminium enthält, Rutheniumoxid, Rutheniumnitrid, ein Oxid, das Strontium und Ruthenium enthält, und ein Oxid, das Lanthan und Nickel enthält, werden bevorzugt, da sie oxidationsbeständige leitfähige Materialien oder Materialien sind, die auch nach der Absorption von Sauerstoff ihre Leitfähigkeit aufrechterhalten. Alternativ kann ein Halbleiter mit hoher elektrischer Leitfähigkeit, typischerweise polykristallines Silizium, das ein Verunreinigungselement, wie z. B. Phosphor, enthält, oder ein Silizid, wie z. B. Nickelsilizid, verwendet werden.
  • Es kann eine Schichtanordnung aus einer Vielzahl von leitfähigen Schichten verwendet werden, die aus den vorstehenden Materialien ausgebildet werden. Beispielsweise kann auch eine mehrschichtige Struktur, bei der ein Material, das ein beliebiges der vorstehend beschriebenen Metallelemente enthält, und ein sauerstoffhaltiges leitfähiges Material kombiniert sind, verwendet werden. Alternativ kann eine mehrschichtige Struktur eingesetzt werden, in der ein Material, das eines der vorstehenden Metallelemente enthält, und ein stickstoffhaltiges leitfähiges Material kombiniert sind. Alternativ kann eine mehrschichtige Struktur eingesetzt werden, in der ein Material, das eines der vorstehenden Metallelemente enthält, ein sauerstoffhaltiges leitfähiges Material und ein stickstoffhaltiges leitfähiges Material kombiniert sind.
  • In dem Fall, in dem ein Oxid für den Kanalbildungsbereich des Transistors verwendet wird, weist der Leiter, der als Gate-Elektrode dient, vorzugsweise eine mehrschichtige Struktur auf, bei der ein Material, das ein beliebiges der vorstehend beschriebenen Metallelemente enthält, und ein sauerstoffhaltiges leitfähiges Material kombiniert sind. In diesem Fall wird das sauerstoffhaltige leitfähige Material vorzugsweise auf der Seite des Kanalbildungsbereichs bereitgestellt. Wenn das sauerstoffhaltige leitfähige Material auf der Seite des Kanalbildungsbereichs bereitgestellt wird, wird Sauerstoff, der von dem leitfähigen Material abgegeben wird, dem Kanalbildungsbereich leicht zugeführt.
  • Insbesondere wird vorzugsweise ein leitfähiges Material, das Sauerstoff und ein Metallelement enthält, das in dem Metalloxid enthalten ist, in dem ein Kanal gebildet wird, für den als Gate-Elektrode dienenden Leiter verwendet. Alternativ kann ein leitfähiges Material, das ein beliebiges der vorstehend beschriebenen Metallelemente und Stickstoff enthält, verwendet werden. Beispielsweise kann ein stickstoffhaltiges leitfähiges Material, wie z. B. Titannitrid oder Tantalnitrid, verwendet werden. Es kann Indiumzinnoxid, Indiumoxid, das Wolframoxid enthält, Indiumzinkoxid, das Wolframoxid enthält, Indiumoxid, das Titanoxid enthält, Indiumzinnoxid, das Titanoxid enthält, Indiumzinkoxid oder Indiumzinnoxid, dem Silizium zugesetzt ist, verwendet werden. Es kann Indium-Gallium-Zink-Oxid, das Stickstoff enthält, verwendet werden. Unter Verwendung eines derartigen Materials kann Wasserstoff, der in dem Metalloxid enthalten ist, in dem ein Kanal gebildet wird, in einigen Fällen eingefangen werden. Alternativ kann Wasserstoff, der von einem externen Isolator oder dergleichen eindringt, in einigen Fällen eingefangen werden.
  • <<Metalloxid>>
  • Das Oxid 230 wird vorzugsweise unter Verwendung eines Metalloxids ausgebildet, das als Oxidhalbleiter dient. Nachstehend wird ein Metalloxid beschrieben, das als Oxid 230 der vorliegenden Erfindung verwendet werden kann.
  • Ein Metalloxid enthält vorzugsweise mindestens Indium oder Zink. Insbesondere sind vorzugsweise Indium und Zink enthalten. Insbesondere sind vorzugsweise Indium und Zink enthalten. Ferner kann ein oder mehrere Elemente enthalten sein, das/die aus Bor, Titan, Eisen, Nickel, Germanium, Zirconium, Molybdän, Lanthan, Cer, Neodym, Hafnium, Tantal, Wolfram, Magnesium oder dergleichen ausgewählt wird/werden.
  • Hier wird der Fall in Betracht gezogen, in dem es sich bei dem Metalloxid um ein In-M-Zn-Oxid handelt, das Indium, ein Element M und Zink enthält. Es sei angemerkt, dass es sich bei dem Element M um Aluminium, Gallium, Yttrium oder Zinn handelt. Weitere Elemente, die als Element M verwendet werden können, sind Bor, Titan, Eisen, Nickel, Germanium, Zirconium, Molybdän, Lanthan, Cer, Neodym, Hafnium, Tantal, Wolfram, Magnesium und Kobalt. Es sei angemerkt, dass eine Vielzahl der vorstehenden Elemente in Kombination als Element M verwendet werden kann.
  • Es sei angemerkt, dass in dieser Beschreibung und dergleichen auch ein Metalloxid, das Stickstoff enthält, in einigen Fällen als Metalloxid bezeichnet wird. Ein stickstoffhaltiges Metalloxid kann auch als Metalloxynitrid bezeichnet werden.
  • [Struktur eines Metalloxides]
  • Ein Oxidhalbleiter (Metalloxid) wird in einen einkristallinen Oxidhalbleiter und in einen nicht-einkristallinen Oxidhalbleiter unterteilt. Oxidhalbleiter (Metalloxid) werden in einen einkristallinen Oxidhalbleiter und in einen nicht-einkristallinen Oxidhalbleiter unterteilt. Beispiele für einen nicht-einkristallinen Oxidhalbleiter umfassen einen CAAC-OS, einen polykristallinen Oxidhalbleiter, einen nanokristallinen Oxidhalbleiter (nanocrystalline oxide semiconductor, nc-OS), einen amorphähnlichen Oxidhalbleiter (a-ähnlichen OS) und einen amorphen Oxidhalbleiter.
  • Der CAAC-OS weist eine Ausrichtung bezüglich der c-Achse auf, seine Nanokristalle sind in Richtung der a-b-Ebene verbunden, und seine Kristallstruktur weist eine Verzerrung auf. Es sei angemerkt, dass eine Verzerrung einen Abschnitt bezeichnet, in dem sich die Richtung einer Gitteranordnung zwischen einem Bereich mit einer gleichmäßigen Gitteranordnung und einem anderen Bereich mit einer gleichmäßigen Gitteranordnung in einem Bereich verändert, in dem die Nanokristalle verbunden sind.
  • Die Form des Nanokristalls ist grundlegend sechseckig; jedoch ist die Form nicht immer auf ein regelmäßiges Sechseck beschränkt und ist in einigen Fällen ein unregelmäßiges Sechseck. Es sei angemerkt, dass eine deutliche Kristallkorngrenze (Grain-Boundary) selbst in der Nähe der Verzerrung in dem CAAC-OS nicht beobachtet werden kann. Es sei angemerkt, dass es selbst in der Nähe der Verzerrung schwierig ist, in dem CAAC-OS eine eindeutige Korngrenze (auch als Grain-Boundary bezeichnet) zu beobachten. Das heißt, dass das Bilden einer Korngrenze durch die Verzerrung einer Gitteranordnung ver- bzw. behindert wird. Das liegt daran, dass der CAAC-OS eine Verzerrung dank einer niedrigen Dichte der Anordnung von Sauerstoffatomen in Richtung der a-b-Ebene, einer Veränderung des interatomaren Bindungsabstands durch Substitution eines Metallelements und dergleichen tolerieren kann.
  • Es gibt die Tendenz, dass der CAAC-OS eine geschichtete Kristallstruktur (auch als mehrschichtige Struktur bezeichnet) aufweist, bei der eine Schicht, die Indium und Sauerstoff enthält (nachstehend In-Schicht), und eine Schicht, die das Element M, Zink und Sauerstoff enthält (nachstehend (M, Zn)-Schicht), übereinander angeordnet sind. Es sei angemerkt, dass Indium und das Element M untereinander ausgetauscht werden können und dass dann, wenn das Element M der (M, Zn)-Schicht durch Indium ersetzt wird, die Schicht auch als (In, M, Zn)-Schicht bezeichnet werden kann. Wenn Indium der In-Schicht durch das Element M ersetzt wird, kann die Schicht auch als (In, M)-Schicht bezeichnet werden.
  • Der CAAC-OS ist ein Metalloxid mit hoher Kristallinität. Im Gegensatz dazu ist es weniger wahrscheinlich, dass bei dem CAAC-OS eine Verringerung der Elektronenbeweglichkeit aufgrund einer Korngrenze auftritt, da es schwierig ist, eine eindeutige Korngrenze zu beobachten. Ein Eindringen von Verunreinigungen, eine Bildung von Defekten oder dergleichen könnte die Kristallinität eines Metalloxides verringern. Dies bedeutet, dass der CAAC-OS nur geringe Mengen an Verunreinigungen und Defekten (z. B. Sauerstofffehlstellen) aufweist. Somit ist ein Metalloxid mit dem CAAC-OS physikalisch stabil. Daher ist ein Metalloxid mit dem CAAC-OS wärmebeständig und weist eine hohe Zuverlässigkeit auf.
  • In dem nc-OS weist ein mikroskopischer Bereich (zum Beispiel ein Bereich mit einer Größe von größer als oder gleich 1 nm und kleiner als oder gleich 10 nm, insbesondere ein Bereich mit einer Größe von größer als oder gleich 1 nm und kleiner als oder gleich 3 nm) eine regelmäßige Atomanordnung auf. Es gibt keine Regelmäßigkeit der Kristallausrichtung zwischen unterschiedlichen Nanokristallen in dem nc-OS. Daher wird keine Ausrichtung des gesamten Films beobachtet. Deshalb kann man den nc-OS in einigen Fällen nicht von einem a-ähnlichen OS oder einem amorphen Oxidhalbleiter in Abhängigkeit von einem Analyseverfahren unterscheiden.
  • Es sei angemerkt, dass ein In-Ga-Zn-Oxid (im Folgenden IGZO), das ein Metalloxid ist, das Indium, Gallium und Zink enthält, in einigen Fällen eine stabile Struktur aufweist, wenn es aus den oben beschriebenen Nanokristallen gebildet wird (besteht). Insbesondere gibt es die Tendenz, dass IGZO-Kristalle an der Luft nicht wachsen, so dass sich eine stabile Struktur ergibt, wenn IGZO aus kleineren Kristallen (z. B. den oben beschriebenen Nanokristallen) und nicht aus größeren Kristallen (hier Kristalle mit einer Größe von mehreren Millimetern oder mehreren Zentimetern) gebildet wird.
  • Der a-ähnliche OS ist ein Metalloxid, das eine Struktur zwischen denjenigen des nc-OS und des amorphen Oxidhalbleiters aufweist. Der a-ähnliche OS enthält einen Hohlraum oder einen Bereich mit einer niedrigen Dichte. Das heißt, dass der a-ähnliche OS im Vergleich zu dem nc-OS und dem CAAC-OS eine niedrigere Kristallinität aufweist.
  • Ein Oxidhalbleiter (Metalloxid) kann verschiedene Strukturen aufweisen, die unterschiedliche Eigenschaften aufzeigen. Zwei oder mehr von dem amorphen Oxidhalbleiter, dem polykristallinen Oxidhalbleiter, dem a-ähnlichen OS, dem nc-OS und dem CAAC-OS können in einem Oxidhalbleiter einer Ausführungsform der vorliegenden Erfindung enthalten sein.
  • [Verunreinigung]
  • Hier wird der Einfluss der Verunreinigungen in dem Metalloxid beschrieben.
  • Das Eindringen von Verunreinigungen in den Oxidhalbleiter verursacht in einigen Fällen Defektzustände oder Sauerstofffehlstellen. Wenn Verunreinigungen in einen Kanalbildungsbereich des Oxidhalbleiters eindringen, ist es daher wahrscheinlich, dass die elektrischen Eigenschaften eines Transistors, bei dem der Oxidhalbleiter verwendet wird, variieren und dass seine Zuverlässigkeit in einigen Fällen verschlechtert wird. Wenn ferner Sauerstofffehlstellen in dem Kanalbildungsbereich enthalten sind, ist es wahrscheinlich, dass ein Transistor selbstleitende Eigenschaften aufweist.
  • Die vorstehend beschriebenen Defektzustände können einen Einfangzustand enthalten. Eine Ladung, die von einem Einfangzustand in dem Metalloxid eingefangen wird, braucht eine lange Zeit, bis sie freigesetzt wird, und kann sich wie feste Ladungen verhält. Daher weist in einigen Fällen ein Transistor, der das Metalloxid mit einer hohen Dichte der Einfangzustände in dem Kanalbildungsbereich enthält, unstabile elektrische Eigenschaften auf.
  • Wenn Verunreinigungen in dem Kanalbildungsbereich des Oxidhalbleiters existieren, kann sich die Kristallinität des Kanalbildungsbereichs verringern und kann sich die Kristallinität eines Oxids in Kontakt mit dem Kanalbildungsbereich verringern. Es gibt die Tendenz, dass eine niedrige Kristallinität des Kanalbildungsbereichs zur Verschlechterung der Festigkeit oder Zuverlässigkeit des Transistors führt. Wenn ferner die Kristallinität des Oxids in Kontakt mit dem Kanalbildungsbereich niedrig ist, kann ein Grenzflächenzustand ausgebildet werden, und die Festigkeit oder Zuverlässigkeit des Transistors kann sich verschlechtern.
  • Deshalb ist die Verringerung der Konzentration von Verunreinigungen in dem Kanalbildungsbereich des Oxidhalbleiters und seiner Umgebung effektiv, um die Festigkeit oder Zuverlässigkeit des Transistors zu verbessern. Beispiele für die Verunreinigungen umfassen Wasserstoff, Stickstoff, Alkalimetall, Erdalkalimetall, Eisen, Nickel und Silizium.
  • Insbesondere ist die Konzentration der vorstehenden Verunreinigungen, die durch SIMS erhalten wird, in dem Kanalbildungsbereich des Oxidhalbleiters und seiner Umgebung niedriger als oder gleich 1 × 1018 Atome/cm3, vorzugsweise niedriger als oder gleich 2 × 1016 Atome/cm3. Alternativ ist die Konzentration der vorstehenden Verunreinigungen, die durch Elementaranalyse unter Verwendung von EDX erhalten wird, in dem Kanalbildungsbereich des Oxidhalbleiters und seiner Umgebung niedriger als oder gleich 1,0 Atom-%. Wenn ein Oxid, das das Element M enthält, als Oxidhalbleiter verwendet wird, ist das Konzentrationsverhältnis der (vorstehenden) Verunreinigungen zu dem Element M in dem Kanalbildungsbereich des Oxidhalbleiters und seiner Umgebung niedriger als 0,10, vorzugsweise niedriger als 0,05. Hier kann die Konzentration des Elements M, das bei der Rechnung des Konzentrationsverhältnisses verwendet wird, eine Konzentration in einem Bereich, der derselbe Bereich ist wie der Bereich, in dem die Konzentration der Verunreinigungen berechnet wird, oder eine Konzentration in dem Oxidhalbleiter sein.
  • Ein Metalloxid mit einer niedrigen Verunreinigungskonzentration weist eine niedrige Dichte von Defektzuständen auf und somit weist in einigen Fällen eine niedrige Dichte von Einfangzuständen auf.
  • <<Verfahren zum Herstellen einer Halbleitervorrichtung>>
  • Als Nächstes wird ein Herstellungsverfahren der in 2 dargestellten Halbleitervorrichtung, die den Transistor 200 einer Ausführungsform der vorliegenden Erfindung beinhaltet, anhand von 3 bis 9 beschrieben.
  • In 3 bis 9 ist A in jeder Zeichnung eine Draufsicht. Außerdem ist B in jeder Zeichnung eine Querschnittsansicht, die einem Abschnitt entspricht, der durch eine Strichpunktlinie A1-A2 in A gekennzeichnet wird, und ist auch eine Querschnittsansicht des Transistors 200 in der Kanallängsrichtung. Des Weiteren ist C in jeder Zeichnung eine Querschnittsansicht, die einem Abschnitt entspricht, der durch eine Strichpunktlinie A3-A4 in A gekennzeichnet wird, und ist auch eine Querschnittsansicht des Transistors 200 in der Kanalbreitenrichtung. Außerdem ist D in jeder Zeichnung eine Querschnittsansicht, die einem Abschnitt entspricht, der durch eine Strichpunktlinie A5-A6 in A in der Zeichnung gekennzeichnet wird, und ist auch eine Querschnittsansicht des Transistors 200 in der Kanalbreitenrichtung. Es sei angemerkt, dass zur Vereinfachung der Zeichnung einige Komponenten in der Draufsicht von A jeder Zeichnung nicht gezeigt werden.
  • Zuerst wird ein Substrat (nicht dargestellt) vorbereitet, und der Isolator 214 wird über dem Substrat ausgebildet. Der Isolator 214 kann durch ein Sputterverfahren, ein chemisches Gasphasenabscheidungs- (chemical vapor deposition, CVD-) Verfahren, ein Molekularstrahlepitaxie- (molecular beam epitaxy, MBE-) Verfahren, ein Pulslaserabscheidungs- (pulsed laser deposition, PLD-) Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden.
  • Es sei angemerkt, dass CVD-Verfahren in ein plasmaunterstütztes CVD-(Plasma Enhanced CVD, PECVD-) Verfahren, bei dem Plasma verwendet wird, ein thermisches CVD- (TCVD-) Verfahren, bei dem Wärme verwendet wird, ein Photo-CVD-Verfahren, bei dem Licht verwendet wird, und dergleichen eingeteilt werden können. Außerdem können die CVD-Verfahren je nach zu verwendendem Quellengas in ein Metall-CVD- (MCVD-) Verfahren und ein metallorganisches CVD- (MOCVD-) Verfahren eingeteilt werden.
  • Unter Verwendung des plasmaunterstützten CVD-Verfahrens kann ein qualitativ hochwertiger Film bei einer relativ niedrigen Temperatur ausgebildet werden. Bei einem thermischen CVD-Verfahren wird kein Plasma verwendet, und daher verursacht es weniger Plasmaschäden an einem zu verarbeitenden Objekt. Beispielsweise könnte eine Leitung, eine Elektrode, ein Element (z. B. ein Transistor oder ein Kondensator) oder dergleichen, die/das in einer Halbleitervorrichtung enthalten ist, durch Empfangen von Ladungen vom Plasma aufgeladen werden. In diesem Fall könnten die akkumulierten Ladungen die Leitung, die Elektrode, das Element oder dergleichen beschädigen, die/das in der Halbleitervorrichtung enthalten ist. Im Gegensatz dazu werden dann, wenn ein thermisches CVD-Verfahren, bei dem keim Plasma verwendet wird, zum Einsatz kommt, keine derartigen Plasmaschäden verursacht, und es kann die Ausbeute der Halbleitervorrichtung erhöht werden. Da bei der Abscheidung durch ein thermisches CVD-Verfahren keine Plasmaschäden verursacht werden, kann ferner ein Film mit wenigen Defekten erhalten werden.
  • Ein ALD-Verfahren, das ermöglicht, dass Atomlagen nacheinander (eine nach der anderen) abgeschieden werden, wobei die selbstregulierenden Eigenschaften der Atome genutzt werden, weist Vorteile auf, wie z. B. Abscheidung eines sehr dünnen Films, die Abscheidung auf einer Komponente mit einem hohen Seitenverhältnis, die Abscheidung eines Films mit einer geringen Anzahl von Defekten wie kleinen Löchern, die Abscheidung mit einer ausgezeichneten Abdeckung und die Abscheidung bei niedriger Temperatur. Des Weiteren umfasst das ALD-Verfahren ein PEALD- (Plasma Enhanced ALD- bzw. plasmagestütztes ALD-) Verfahren, bei dem Plasma verwendet wird. Die Nutzung von Plasma ermöglicht die Abscheidung bei niedrigerer Temperatur und wird bevorzugt. Es sei angemerkt, dass ein bei einem ALD-Verfahren verwendeter Vorläufer in einigen Fällen Verunreinigungen, wie z. B. Kohlenstoff, enthält. Daher enthält ein Film, der durch ein ALD-Verfahren ausgebildet ist, in einigen Fällen Verunreinigungen, wie z. B. Kohlenstoff, in größerer Menge als ein Film, der durch ein anderes Abscheidungsverfahren bereitgestellt wird. Es sei angemerkt, dass Verunreinigungen durch Röntgenphotoelektronenspektroskopie (X-ray photoelectron spectroscopy, XPS) quantifiziert werden können.
  • Im Unterschied zu einem Abscheidungsverfahren, bei dem Teilchen, die von einem Target oder dergleichen abgegeben werden, abgeschieden werden, sind ein CVD-Verfahren und ein ALD-Verfahren Abscheidungsverfahren, bei denen ein Film durch eine Reaktion an einer Oberfläche eines zu verarbeitenden Objekts ausgebildet wird. Daher sind ein CVD-Verfahren und ein ALD-Verfahren Abscheidungsverfahren, die weniger wahrscheinlich von der Form eines zu verarbeitenden Objekts beeinflusst werden und eine vorteilhafte Stufenabdeckung ermöglichen. Insbesondere ermöglicht ein ALD-Verfahren eine ausgezeichnete Stufenabdeckung und eine ausgezeichnete Gleichmäßigkeit der Dicke und kann beispielsweise zum Bedecken einer Oberfläche eines Öffnungsabschnitts mit einem hohen Seitenverhältnis vorteilhaft verwendet werden. Im Gegensatz dazu weist ein ALD-Verfahren eine relativ niedrige Abscheidungsrate auf; daher ist es in einigen Fällen vorzuziehen, dass ein ALD-Verfahren mit einem weiteren Abscheidungsverfahren mit einer hohen Abscheidungsrate, wie z. B. einem CVD-Verfahren, kombiniert wird.
  • Bei einem CVD-Verfahren und einem ALD-Verfahren kann die Zusammensetzung eines auszubildenden Films durch ein Verhältnis der Durchflussrate der Quellengase gesteuert werden. Beispielsweise kann durch ein CVD-Verfahren und ein ALD-Verfahren ein Film mit einer bestimmten Zusammensetzung abhängig von einem Verhältnis der Durchflussrate der Quellengase ausgebildet werden. Außerdem kann beispielsweise mittels eines CVD-Verfahrens und eines ALD-Verfahrens ein Film ausgebildet werden, dessen Zusammensetzung sich stetig ändert, indem das Verhältnis der Durchflussrate der Quellengase während der Ausbildung des Films geändert wird. In dem Fall, in dem der Film ausgebildet wird, während das Verhältnis der Durchflussrate der Quellengase geändert wird, kann im Vergleich zu dem Fall, in dem der Film unter Verwendung einer Vielzahl von Abscheidungskammern ausgebildet wird, die Zeit, die zur Filmausbildung benötigt wird, verringert werden, da die Zeit, die zum Übertragen und zum Regulieren des Drucks benötigt wird, wegfällt. Daher kann die Produktivität einer Halbleitervorrichtung in einigen Fällen erhöht werden.
  • Bei dieser Ausführungsform wird für den Isolator 214 Aluminiumoxid durch ein Sputterverfahren abgeschieden. Der Isolator 214 kann eine mehrschichtige Struktur aufweisen.
  • Als Nächstes wird der Isolator 216 über dem Isolator 214 ausgebildet. Der Isolator 216 kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden. Bei dieser Ausführungsform wird Siliziumoxynitrid als Isolierfilm, der zu dem Isolator 216 wird, durch ein CVD-Verfahren ausgebildet.
  • Dann wird eine Öffnung, die den Isolator 214 erreicht, in dem Isolator 216 ausgebildet. Beispiele für die Öffnung umfassen eine Nut und einen Schlitz. Ein Bereich, in dem die Öffnung ausgebildet wird, kann als Öffnungsabschnitt bezeichnet werden. Die Öffnung kann durch Nassätzen ausgebildet werden; jedoch wird Trockenätzen zur Mikrofabrikation bevorzugt. Der Isolator 214 ist vorzugsweise ein Isolator, der als Ätzstoppfilm beim Ausbilden der Nut durch Ätzen des Isolators 216 dient. In dem Fall, in dem beispielsweise Siliziumoxynitrid für den Isolator 216 verwendet wird, in dem die Nut ausgebildet werden soll, wird der Isolator 214 vorzugsweise ausgebildet, indem Siliziumnitrid, Aluminiumoxid oder Hafniumoxid verwendet wird.
  • Als Trockenätzeinrichtung kann eine kapazitiv gekoppelte Plasma- (capacitively coupled plasma, CCP-) Ätzeinrichtung, die parallele Plattenelektroden beinhaltet, verwendet werden. Die kapazitiv gekoppelte Plasma-Ätzeinrichtung, die die parallelen Plattenelektroden beinhaltet, kann eine Struktur aufweisen, bei der eine Hochfrequenz-Spannung an eine der parallelen Plattenelektroden angelegt wird. Alternativ kann eine Struktur, bei der unterschiedliche Hochfrequenz-Spannungen an eine der parallelen Plattenelektroden angelegt werden, zum Einsatz kommen. Alternativ kann eine Struktur, bei der Hochfrequenz-Spannungen mit der gleichen Frequenz an die parallelen Plattenelektroden angelegt werden, zum Einsatz kommen. Alternativ kann eine Struktur, bei der Hochfrequenz-Spannungen mit unterschiedlichen Frequenzen an die parallelen Plattenelektroden angelegt werden, zum Einsatz kommen. Alternativ kann eine Trockenätzeinrichtung, die eine hochdichte Plasmaquelle umfasst, verwendet werden. Als Trockenätzeinrichtung, die eine hochdichte Plasmaquelle umfasst, kann beispielsweise eine induktiv gekoppelte Plasma- (inductively coupled plasma, ICP-) Ätzeinrichtung verwendet werden.
  • Nach dem Ausbilden der Öffnung wird ein leitfähiger Film, der zu dem ersten Leiter des Leiters 205 wird, ausgebildet. Der leitfähige Film enthält vorzugsweise einen Leiter, der eine Funktion zum Unterdrücken des Durchgangs von Sauerstoff aufweist. Beispielsweise kann Tantalnitrid, Wolframnitrid oder Titannitrid verwendet werden. Alternativ kann ein mehrschichtiger Film verwendet werden, der unter Verwendung von dem Leiter mit einer Funktion zum Unterdrücken des Durchgangs von Sauerstoff und Tantal, Wolfram, Titan, Molybdän, Aluminium, Kupfer oder einer Molybdän-Wolframlegierung ausgebildet wird. Der leitfähige Film kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden.
  • Bei dieser Ausführungsform wird als leitfähiger Film, der zu dem ersten Leiter des Leiters 205 wird, ein Tantalnitridfilm oder ein mehrschichtiger Film aus Tantalnitrid und Titannitrid, das über dem Tantalnitrid ausgebildet wird, durch ein Sputterverfahren ausgebildet. Selbst wenn ein Metall, das leicht diffundiert, wie z. B. Kupfer, für den später beschriebenen zweiten Leiter des Leiters 205 verwendet wird, kann die Verwendung eines derartigen Metallnitrids für den ersten Leiter des Leiters 205 verhindern, dass das Metall durch den ersten Leiter des Leiters 205 nach außen diffundiert.
  • Als Nächstes wird ein leitfähiger Film, der zu dem zweiten Leiter des Leiters 205 wird, über dem leitfähigen Film ausgebildet, der zu dem ersten Leiter des Leiters 205 wird. Der leitfähige Film kann durch ein Plattierungsverfahren, ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden. Bei dieser Ausführungsform wird Wolfram als leitfähiger Film ausgebildet.
  • Als Nächstes wird eine chemisch-mechanische Polier- (CMP-) Behandlung durchgeführt, um einen Teil des leitfähigen Films, der zu dem ersten Leiter des Leiters 205 wird, und einen Teil des leitfähigen Films, der zu dem zweiten Leiter des Leiters 205 wird, zu entfernen, so dass der Isolator 216 freiliegt. Als Ergebnis bleiben der leitfähige Film, der zu dem ersten Leiter des Leiters 205 wird, und der leitfähige Film, der zu dem zweiten Leiter des Leiters 205 wird, nur in der Öffnung übrig. Auf diese Weise kann der Leiter 205, der den ersten Leiter des Leiters 205 und den zweiten Leiter des Leiters 205 umfasst und eine ebene Oberseite aufweist, ausgebildet werden (siehe 3).
  • Es sei angemerkt, dass nach dem Ausbilden des Leiters 205 eine Nut in dem zweiten Leiter des Leiters 205 ausgebildet werden kann, indem ein Teil des zweiten Leiters des Leiters 205 entfernt wird, dass danach ein leitfähiger Film über dem Leiter 205 und dem Isolator 216 derart ausgebildeten werden kann, dass die Nut gefüllt wird, und dass dann eine CMP-Behandlung durchgeführt werden kann. Durch die CMP-Behandlung wird ein Teil des leitfähigen Films entfernt, so dass der Isolator 216 freiliegt. Es sei angemerkt, dass ein Teil des zweiten Leiters des Leiters 205 durch ein Trockenätzverfahren oder dergleichen entfernt werden kann.
  • Durch die vorstehenden Schritte kann der Leiter 205, der den leitfähigen Film umfasst und eine ebene Oberseite aufweist, ausgebildet werden. Durch Erhöhung der Planarität der Oberseiten des Isolators 216 und des Leiters 205 kann die Kristallinität der Oxide 230a, 230b und 230c verbessert werden. Es sei angemerkt, dass der leitfähige Film vorzugsweise unter Verwendung eines Materials, das demjenigen für den ersten Leiter des Leiters 205 oder dem zweiten Leiter des Leiters 205 ähnlich ist, ausgebildet wird.
  • Nachfolgend wird ein anderes als das oben beschriebene Verfahren zur Ausbildung des Leiters 205 beschrieben.
  • Ein leitfähiger Film, der zu dem Leiter 205 wird, wird über dem Isolator 214 ausgebildet. Der leitfähige Film, der zu dem Leiter 205 wird, kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder ähnliches ausgebildet werden. Der leitfähige Film, der zu dem Leiter 205 wird, kann eine mehrschichtige Schicht sein. Beispielsweise wird Wolfram als leitfähiger Film, der zu dem Leiter 205 wird, abgeschieden.
  • Als Nächstes wird der leitfähige Film, der zu dem Leiter 205 wird, durch ein Lithographieverfahren verarbeitet, so dass der Leiter 205 ausgebildet wird.
  • Es sei angemerkt, dass bei dem Lithographieverfahren zuerst ein Fotolack durch eine Maske belichtet wird. Dann wird eine Ätzbehandlung durch die Fotolackmaske durchgeführt, wodurch ein Leiter, ein Halbleiter, ein Isolator oder dergleichen zu einer gewünschten Form verarbeitet werden kann. Dann wird eine Ätzbehandlung durch die Fotolackmaske durchgeführt, wodurch der Leiter, der Halbleiter, der Isolator oder dergleichen zu einer gewünschten Form verarbeitet werden kann. Die Fotolackmaske kann ausgebildet werden, indem beispielsweise der Fotolack unter Verwendung von KrF-Excimerlaserlicht, ArF-Excimerlaserlicht, extrem ultraviolettem (EUV-) Licht oder dergleichen belichtet wird. Anstelle des vorstehend beschriebenen Lichts kann ein Elektronenstrahl oder ein Ionenstrahl verwendet werden. Es sei angemerkt, dass im Falle der Verwendung eines Elektronenstrahls oder eines lonenstrahls keine Maske notwendig ist. Es sei angemerkt, dass eine Trockenätzbehandlung, wie z. B. eine Veraschung, oder eine Nassätzbehandlung zum Entfernen der Fotolackmaske verwendet werden kann. Es sei angemerkt, dass die Fotolackmaske entfernt werden kann, indem beispielsweise eine Trockenätzbehandlung, wie z. B. Veraschung, durchgeführt wird, eine Nassätzbehandlung durchgeführt wird, eine Nassätzbehandlung nach einer Trockenätzbehandlung durchgeführt wird oder eine Trockenätzbehandlung nach einer Nassätzbehandlung durchgeführt wird.
  • Eine Hartmaske, die aus einem Isolator oder einem Leiter ausgebildet wird, kann anstelle der Fotolackmaske verwendet werden. In dem Fall, in dem eine Hartmaske verwendet wird, kann eine Hartmaske mit einer gewünschten Form ausgebildet werden, indem ein Isolierfilm oder ein leitfähiger Film, der als Material der Hartmaske dient, über dem leitfähigen Film, der zu dem leitfähigen Film 205 wird, ausgebildet wird, eine Fotolackmaske darüber ausgebildet wird und dann das Material der Hartmaske geätzt wird. Das Ätzen des leitfähigen Films, der zu dem Leiter 205 wird, kann nach dem Entfernen der Fotolackmaske oder ohne Entfernung dieser durchgeführt werden. Im letzteren Fall könnte die Fotolackmaske während des Ätzens entfernt werden. Die Hartmaske kann durch Ätzen entfernt werden, nachdem der leitfähige Film geätzt worden ist, der zu dem Leiter 205 wird. Im Gegensatz dazu wird die Hartmaske in dem Fall, in dem das Material der Hartmaske die folgenden Prozesse nicht beeinflusst oder in den folgenden Prozessen genutzt werden kann, nicht notwendigerweise entfernt.
  • Als Nächstes wird ein Isolierfilm, der zu dem Isolator 216 wird, über dem Isolator 214 und dem Leiter 205 ausgebildet. Der Isolierfilm wird in Kontakt mit der Oberseite und der Seitenfläche des Leiters 205 ausgebildet. Der Isolierfilm kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden.
  • Hier ist die Dicke des Isolierfilms, der zu dem Isolator 216 wird, vorzugsweise größer als oder ebenso groß wie die Dicke des Leiters 205. Wenn beispielsweise die Dicke des Leiters 205 1 ist, ist die Dicke des Isolierfilms, der zu dem Isolator 216 wird, größer als oder gleich 1 und kleiner als oder gleich 3.
  • Als Nächstes wird eine CMP-Behandlung an dem Isolierfilm, der zu dem Isolator 216 wird, durchgeführt, so dass ein Teil des Isolierfilms, der zu dem Isolator 216 wird, entfernt wird und die Oberfläche des Leiters 205 freigelegt wird. Auf diese Weise können der Leiter 205 und der Isolator 216 mit flachen Oberseiten ausgebildet werden. Das Vorstehende ist die Beschreibung des unterschiedlichen Ausbildungsverfahrens des Leiters 205.
  • Als Nächstes wird der Isolator 222 über dem Isolator 216 und dem Leiter 205 ausgebildet. Der Isolator 222 kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden. Bei dieser Ausführungsform wird für den Isolator 222 Hafniumoxid oder Aluminiumoxid durch ein ALD-Verfahren abgeschieden.
  • Anschließend wird vorzugsweise eine Wärmebehandlung durchgeführt. Die Wärmebehandlung kann bei einer Temperatur von höher als oder gleich 250 °C und niedriger als oder gleich 650 °C, bevorzugt höher als oder gleich 300 °C und niedriger als oder gleich 500 °C, bevorzugter höher als oder gleich 320 °C und niedriger als oder gleich 450 °C durchgeführt werden. Es sei angemerkt, dass die Wärmebehandlung in einer Stickstoffgasatmosphäre, einer Inertgasatmosphäre oder einer Atmosphäre durchgeführt wird, die ein Oxidationsgas mit 10 ppm oder mehr, 1 % oder mehr, oder 10 % oder mehr enthält. Die Wärmebehandlung kann unter reduziertem Druck durchgeführt werden. Alternativ kann die Wärmebehandlung in einer Stickstoffgasatmosphäre oder einer Inertgasatmosphäre durchgeführt werden, und dann kann eine weitere Wärmebehandlung in einer Atmosphäre, die ein Oxidationsgas mit 10 ppm oder mehr, 1 % oder mehr, oder 10 % oder mehr enthält, durchgeführt werden, um abgegebenen Sauerstoff zu kompensieren.
  • Bei dieser Ausführungsform wird als Wärmebehandlung, nachdem der Isolator 222 abgeschieden worden ist, eine Behandlung eine Stunde lang in einer Stickstoffatmosphäre bei 400 °C durchgeführt, und sukzessive wird eine weitere Behandlung eine Stunde lang in einer Sauerstoffatmosphäre bei 400 °C durchgeführt. Durch die vorstehende Wärmebehandlung können Verunreinigungen, wie z. B. Wasser und Wasserstoff, die in dem Isolator 222 enthalten sind, entfernt werden. Die Wärmebehandlung kann auch nach der Ausbildung des Isolators 224 durchgeführt werden.
  • Als Nächstes wird der Isolator 224 über dem Isolator 222 ausgebildet. Der Isolator 224 kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden. Bei dieser Ausführungsform wird als Isolator 224 ein Siliziumoxynitridfilm durch ein CVD-Verfahren ausgebildet.
  • Hier kann, um einen Bereich mit überschüssigem Sauerstoff in dem Isolator 224 auszubilden, eine Plasmabehandlung mit Sauerstoff unter reduziertem Druck durchgeführt werden. Die Plasmabehandlung mit Sauerstoff wird vorzugsweise zum Beispiel unter Verwendung einer Einrichtung durchgeführt, die eine Stromquelle zum Erzeugen von hochdichtem Plasma unter Verwendung von Mikrowellen beinhaltet. Alternativ kann eine Stromquelle zum Anlegen einer Hochfrequenz (HF) an eine Seite des Substrats bereitgestellt werden. Die Verwendung des hochdichten Plasmas ermöglicht, dass hochdichte Sauerstoffradikale erzeugt werden, und das Anlegen der HF an die Seite des Substrats ermöglicht, dass Sauerstoffradikale, die durch das hochdichte Plasma erzeugt werden, in effizienter Weise dem Isolator 224 zugeführt werden. Alternativ kann, nachdem eine Plasmabehandlung mit einem Inertgas unter Verwendung dieser Einrichtung durchgeführt worden ist, eine Plasmabehandlung mit Sauerstoff durchgeführt werden, um abgegebenen Sauerstoff zu kompensieren. Es sei angemerkt, dass Verunreinigungen, wie z. B. Wasser und Wasserstoff, die in dem Isolator 224 enthalten sind, entfernt werden können, indem die Bedingungen für die Plasmabehandlung angemessen ausgewählt werden. In diesem Fall wird die Wärmebehandlung nicht notwendigerweise durchgeführt.
  • Nachdem Aluminiumoxid beispielsweise durch ein Sputterverfahren über dem Isolator 224 abgeschieden worden ist, kann eine CMP-Behandlung durchgeführt werden, bis der Isolator 224 freigelegt wird. Durch die CMP-Behandlung kann die Oberfläche des Isolators 224 planarisiert und geglättet werden. Wenn die CMP-Behandlung an dem über dem Isolator 224 angeordneten Aluminiumoxid durchgeführt wird, ist der Endpunkt der CMP-Behandlung leicht zu erkennen. Ein Teil des Isolators 224 kann durch die CMP-Behandlung poliert werden, so dass die Dicke des Isolators 224 reduziert werden kann; die Dicke des Isolators 224 kann jedoch zum Zeitpunkt der Abscheidung des Isolators 224 reguliert werden. Das Planarisieren und Glätten der Oberfläche des Isolators 224 könnten verhindern, dass die Abdeckung mit dem später abgeschiedenen Oxid verschlechtert wird und dass die Ausbeute der Halbleitervorrichtung verringert wird. Aluminiumoxid wird vorzugsweise durch ein Sputterverfahren über dem Isolator 224 abgeschieden, wobei in diesem Fall dem Isolator 224 Sauerstoff zugeführt werden kann.
  • Als Nächstes werden ein Oxidfilm 230A und ein Oxidfilm 230B in dieser Reihenfolge über dem Isolator 224 ausgebildet (siehe 3). Es sei angemerkt, dass der Oxidfilm 230A und der Oxidfilm 230B vorzugsweise sukzessiv ohne Aussetzung an der Luft ausgebildet werden. Wenn die Oxidfilme ohne Aussetzung an der Luft ausgebildet werden, kann verhindert werden, dass sich Verunreinigungen oder Feuchtigkeit in der Luft an den Oxidfilm 230A und den Oxidfilm 230B heften, so dass eine Grenzfläche zwischen dem Oxidfilm 230A und dem Oxidfilm 230B sowie die Umgebung der Grenzfläche sauber gehalten werden können.
  • Der Oxidfilm 230A und der Oxidfilm 230B können durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden.
  • In dem Fall, in dem der Oxidfilm 230A und der Oxidfilm 230B beispielsweise durch ein Sputterverfahren ausgebildet werden, wird Sauerstoff oder ein Gasgemisch aus Sauerstoff und einem Edelgas als Sputtergas verwendet. Durch Erhöhung des Anteils an Sauerstoff im Sputtergas kann die Menge an überschüssigem Sauerstoff in den auszubildenden Oxidfilmen erhöht werden. In dem Fall, in dem die Oxidfilme durch ein Sputterverfahren ausgebildet werden, kann das vorstehende Target aus einem In-M-Zn-Oxid oder dergleichen verwendet werden.
  • Insbesondere wird beim Ausbilden des Oxidfilms 230A ein Teil von Sauerstoff, der im Sputtergas enthalten ist, in einigen Fällen dem Isolator 224 zugeführt. Daher kann der Anteil an Sauerstoff, der im Sputtergas enthalten ist, höher als oder gleich 70 %, bevorzugt höher als oder gleich 80 %, bevorzugter 100 % sein.
  • In dem Fall, in dem der Oxidfilm 230B durch ein Sputterverfahren ausgebildet wird, wird ein sauerstoffüberschüssiger Oxidhalbleiter ausgebildet, wenn dabei der Anteil an Sauerstoff, der im Sputtergas enthalten ist, höher als 30 % und niedriger als oder gleich 100 %, bevorzugt höher als oder gleich 70 % und niedriger als oder gleich 100 % ist. Ein Transistor, bei dem ein sauerstoffüberschüssiger Oxidhalbleiter für seinen Kanalbildungsbereich verwendet wird, kann eine relativ hohe Zuverlässigkeit aufweisen. Jedoch ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. In dem Fall, in dem der Oxidfilm 230B durch ein Sputterverfahren ausgebildet wird und der Anteil an Sauerstoff, der im Sputtergas enthalten ist, während der Ausbildung höher als oder gleich 1 % und niedriger als oder gleich 30 %, bevorzugt höher als oder gleich 5 % und niedriger als oder gleich 20 % ist, wird ein sauerstoffarmer Oxidhalbleiter ausgebildet. Ein Transistor, bei dem ein sauerstoffarmer Oxidhalbleiter für seinen Kanalbildungsbereich verwendet wird, kann eine relativ hohe Feldeffektbeweglichkeit aufweisen. Wenn der Oxidfilm ausgebildet wird, während das Substrat erwärmt wird, kann die Kristallinität des Oxidfilms erhöht werden.
  • Bei dieser Ausführungsform wird der Oxidfilm 230A durch ein Sputterverfahren unter Verwendung eines Targets aus In-Ga-Zn-Oxid von In:Ga:Zn = 1:3:4 [Atomverhältnis] ausgebildet. Der Oxidfilm 230B wird durch ein Sputterverfahren unter Verwendung eines Targets aus In-Ga-Zn-Oxid von In:Ga:Zn = 4:2:4,1 [Atomverhältnis] ausgebildet. Es sei angemerkt, dass jeder der Oxidfilme vorzugsweise durch geeignete Auswahl der Abscheidungsbedingungen und des Atomverhältnisses ausgebildet wird, um die für das Oxid 230 erforderlichen Eigenschaften aufzuweisen.
  • Es sei angemerkt, dass der Isolator 222, der Isolator 224, der Oxidfilm 230A und der Oxidfilm 230B vorzugsweise ohne Aussetzung an der Luft abgeschieden werden. Beispielsweise kann eine Multikammer-Abscheidungseinrichtung verwendet werden.
  • Als Nächstes kann eine Wärmebehandlung durchgeführt werden. Für die Wärmebehandlung können die Bedingungen für die vorstehende Wärmebehandlung verwendet werden. Durch die Wärmebehandlung können Verunreinigungen, wie z. B. Wasser und Wasserstoff, die in dem Oxidfilm 230A und dem Oxidfilm 230B enthalten sind, entfernt werden. Bei dieser Ausführungsform wird eine Behandlung eine Stunde lang in einer Stickstoffatmosphäre bei 400 °C durchgeführt, und sukzessiv wird eine weitere Behandlung eine Stunde lang in einer Sauerstoffatmosphäre bei 400 °C durchgeführt.
  • Als Nächstes wird ein leitfähiger Film 240A über dem Oxidfilm 230B ausgebildeten. Der leitfähige Film 240A kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildeten werden (siehe 3). Es sei angemerkt, dass eine Wärmebehandlung vor der Abscheidung des leitfähigen Films 240A durchgeführt werden kann. Diese Wärmebehandlung kann unter reduziertem Druck durchgeführt werden, und der leitfähige Film 240A kann sukzessiv ausgebildet werden, ohne der Luft auszusetzen. Durch eine derartige Behandlung können Feuchtigkeit und Wasserstoff, die an der Oberfläche des Oxidfilms 230B oder dergleichen haften, entfernt werden, und die Konzentrationen von Feuchtigkeit und Wasserstoff in dem Oxidfilm 230A und dem Oxidfilm 230B können verringert werden. Die Temperatur der Wärmebehandlung ist vorzugsweise höher als oder gleich 100 °C und niedriger als oder gleich 400 °C. Bei dieser Ausführungsform ist die Temperatur der Wärmebehandlung 200 °C.
  • Als Nächstes wird ein Isolierfilm 245A, der als Sperrschicht dient, ausgebildet (siehe 3).
  • Als Isolierfilm 245A wird beispielsweise ein Aluminiumoxid durch ein ALD-Verfahren ausgebildet. Unter Verwendung eines ALD-Verfahrens kann ein dichter Film mit verringerten Defekten, wie z. B. Rissen und kleinen Löchern, oder mit einer gleichmäßigen Dicke ausgebildet werden.
  • Als Nächstes wird ein Film 290A, der zu einer Hartmaske wird, über dem Isolierfilm 245A ausgebildet (siehe 3). Als Film 290A, der zu einer Hartmaske wird, wird beispielsweise Wolfram oder Tantalnitrid durch ein Sputterverfahren ausgebildet.
  • Als Nächstes wird eine Fotolackmaske 292 über dem Film 290A, der zu einer Hartmaske wird, durch ein Photolithographieverfahren ausgebildet. Ein Teil des Films 290A, der zu einer Hartmaske wird, und ein Teil des Isolierfilms 245A werden unter Verwendung der Fotolackmaske 292 selektiv entfernt, so dass eine Hartmaske 290B und eine Isolierschicht 245B ausgebildet werden (4).
  • Als Nächstes wird ein Teil des leitfähigen Films 240A unter Verwendung der Hartmaske 290B und der Isolierschicht 245B selektiv entfernt, so dass eine inselförmige leitfähige Schicht 240B ausgebildet wird (5). Es sei angemerkt, dass zu diesem Zeitpunkt ein Teil oder sämtliche der Hartmaske 290B entfernt werden kann.
  • Anschließend werden ein Teil des Oxidfilms 230A und ein Teil des Oxidfilms 230B unter Verwendung der inselförmigen leitfähigen Schicht 240B, der Isolierschicht 245B und der Hartmaske 290B als Maske selektiv entfernt (6). In diesem Schritt wird in einigen Fällen auch ein Teil des Isolators 224 gleichzeitig entfernt. Danach wird die Hartmaske 290B entfernt, wodurch eine mehrschichtige Struktur aus dem inselförmigen Oxid 230a, dem inselförmigen Oxid 230b, der inselförmigen leitfähigen Schicht 240B und der inselförmigen Isolierschicht 245B ausgebildet werden kann (6).
  • Des Weiteren kann die Verarbeitung des leitfähigen Films 240A unter Verwendung einer Hartmaske 290 in diesem Schritt eine Bildung einer Ätzung unterdrücken, die für die Form des Leiters 240 unnötig ist (auch als CD-Verlust bezeichnet).
  • Beispielsweise wird in dem Fall, in dem eine Fotolackmaske verwendet wird, die Maske beim Ätzen seitlich geätzt, so dass die Oberfläche eines Endabschnitts eines zu verarbeitenden Objekts freiliegt und die Kante in einigen Fällen gerundet wird. In dem Fall, in dem der Defekt in dem Leiter 240 groß ist, wird das Volumen des Leiters 240 in einigen Fällen im Vergleich zu dem Designwert verringert, so dass der Durchlassstrom in einigen Fällen klein wird.
  • Daher kann dann, wenn ein Material, das eine hohe Selektivität der Ätzrate zu der Hartmaske aufweist, als zu verarbeitendes Objekt verwendet wird, unter Verwendung der Hartmaske die Form der Hartmaske beim Ätzen aufrechterhalten werden, und daher wird der Formfehler des zu verarbeitenden Objekts unterdrückt. Insbesondere wird vorzugsweise das folgende Material als Maske verwendet: Wenn die Ätzrate des Materials, das für die Hartmaske verwendet wird, 1 ist, ist die Ätzrate des zu verarbeitenden Objekts größer als oder gleich 5, vorzugsweise größer als oder gleich 10.
  • Als Nächstes wird ein Isolierfilm 280A über der mehrschichtigen Struktur aus dem inselförmigen Oxid 230a, dem inselförmigen Oxid 230b, der inselförmigen leitfähigen Schicht 240B und der inselförmigen Isolierschicht 245B ausgebildet. Der Isolierfilm 280A kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden. Bei dieser Ausführungsform wird als Isolierfilm 280A ein Siliziumoxidfilm durch ein CVD-Verfahren oder ein Sputterverfahren ausgebildet. Es sei angemerkt, dass eine Wärmebehandlung vor der Abscheidung des Isolierfilms 280A durchgeführt werden kann. Die Wärmebehandlung kann unter reduziertem Druck durchgeführt werden, und der Isolierfilm kann sukzessiv ausgebildet werden, ohne der Luft auszusetzen. Die Behandlung kann Feuchtigkeit und Wasserstoff, die an der Oberfläche des Isolierfilms 224 und dergleichen haften, entfernen und kann ferner die Feuchtigkeitskonzentration und die Wasserstoffkonzentration des Oxids 230a, des Oxids 230b und des Isolators 224 verringern. Für die Wärmebehandlung können die Bedingungen für die vorstehende Wärmebehandlung verwendet werden.
  • Der Isolierfilm 280A kann eine mehrschichtige Struktur aufweisen. Der Isolierfilm 280A kann beispielsweise eine Struktur aufweisen, bei der ein Siliziumoxidfilm durch ein Sputterverfahren ausgebildet wird und ein weiterer Siliziumoxidfilm durch ein CVD-Verfahren über dem Siliziumoxidfilm ausgebildet wird.
  • Als Nächstes wird der Isolierfilm 280A einer CMP-Behandlung unterzogen, so dass der Isolator 280 mit einer flachen Oberseite ausgebildet wird (siehe 6).
  • Dann werden ein Teil des Isolators 280 und ein Teil der leitfähigen Schicht 240B verarbeitet, so dass eine Öffnung gebildet wird, die das Oxid 230b erreicht. Die Öffnung wird vorzugsweise derart ausgebildet, dass sie sich mit dem Leiter 205 überlappt. Durch die Bildung der Öffnung werden der Leiter 240a, die leitfähige Schicht 240B, der Isolator 245a und die Isolierschicht 245B ausgebildet. Zu diesem Zeitpunkt wird die Dicke des Oxids 230b in einem Bereich, der sich mit der Öffnung überlappt, in einigen Fällen verringert (siehe 7).
  • Ein Teil des Isolators 280, ein Teil der Isolierschicht 245B und ein Teil der leitfähigen Schicht 240B können unter unterschiedlichen Bedingungen verarbeitet werden. Beispielsweise kann ein Teil des Isolators 280 durch ein Trockenätzverfahren verarbeitet werden, ein Teil der Isolierschicht 245B kann durch ein Nassätzverfahren verarbeitet werden und ein Teil der leitfähigen Schicht 240B kann durch ein Trockenätzverfahren verarbeitet werden.
  • Hier werden Verunreinigungen, die an den Oberflächen des Oxides 230a, des Oxides 230b und dergleichen haften oder darin diffundieren, vorzugsweise entfernt. Beispiele für die Verunreinigungen umfassen Komponenten, die in dem Isolator 280, der Isolierschicht 245B und der leitfähigen Schicht 240B enthalten sind, Komponenten, die in einem Bestandteil einer Einrichtung, die bei der Ausbildung der Öffnung verwendet wird, enthalten sind, und Komponenten, die in einem Gas oder einer Flüssigkeit, das/die beim Ätzen verwendet wird, enthalten sind. Beispiele für die Verunreinigungen umfassen Aluminium, Silizium, Tantal, Fluor und Chlor.
  • Um die Verunreinigungen zu entfernen, wird eine Reinigungsbehandlung durchgeführt. Beispiele für das Reinigungsverfahren umfassen eine beliebige der folgenden Behandlungen allein oder in einer geeigneten Kombination: eine Nassreinigung mittels einer Reinigungslösung, eine Plasmabehandlung unter Verwendung von Plasma, eine Reinigung durch eine Wärmebehandlung und dergleichen.
  • Die Nassreinigung kann mittels einer wässrigen Lösung, in der Ammoniakwasser, Oxalsäure, Phosphorsäure, Flusssäure oder dergleichen mit kohlensäurehaltigem Wasser oder reinem Wasser verdünnt ist, reinem Wasser, kohlensäurehaltigem Wasser oder dergleichen durchgeführt werden. Alternativ kann eine Ultraschallreinigung mit einer derartigen wässrigen Lösung, reinem Wasser oder kohlensäurehaltigem Wasser durchgeführt werden. Alternativ können diese Reinigungen angemessen kombiniert werden.
  • Als Nächstes kann eine Wärmebehandlung durchgeführt werden. Die Wärmebehandlung wird vorzugsweise in einer Sauerstoff enthaltenden Atmosphäre durchgeführt. Die Wärmebehandlung kann unter reduziertem Druck durchgeführt werden, und ein Oxidfilm 230C kann sukzessiv ohne Aussetzung an der Luft ausgebildet werden (siehe 8). Durch eine derartige Behandlung können Feuchtigkeit und Wasserstoff, die an der Oberfläche des Oxids 230b oder dergleichen adsorbiert sind, entfernt werden, und die Feuchtigkeitsfkonzentration und die Wasserstoffkonzentration in dem Oxid 230a und dem Oxid 230b können verringert werden. Die Temperatur der Wärmebehandlung ist vorzugsweise höher als oder gleich 100 °C und niedriger als oder gleich 400 °C. Bei dieser Ausführungsform ist die Temperatur der Wärmebehandlung 200 °C.
  • Der Oxidfilm 230C kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden. Der Oxidfilm 230C kann entsprechend den Eigenschaften, die für den Oxidfilm 230C erforderlich sind, durch ein Ausbildungsverfahren, das demjenigen für den Oxidfilm 230A oder den Oxidfilm 230B ähnlich ist, ausgebildet werden. Bei dieser Ausführungsform wird der Oxidfilm 230C durch ein Sputterverfahren unter Verwendung eines Targets aus In-Ga-Zn-Oxid von In:Ga:Zn = 1:3:4 [Atomverhältnis] oder 4:2:4,1 [Atomverhältnis] ausgebildet. Alternativ wird der Oxidfilm 230C durch ein Sputterverfahren auf eine derartige Weise ausgebildet, dass ein Film unter Verwendung eines Targets aus In-Ga-Zn-Oxid von In:Ga:Zn = 4:2:4,1 [Atomverhältnis] ausgebildet wird und ein weiterer Film darüber unter Verwendung eines Targets aus In-Ga-Zn-Oxid von In:Ga:Zn = 1:3:4 [Atomverhältnis] ausgebildet wird.
  • Ein Teil des im Sputtergas enthaltenen Sauerstoffs wird manchmal während der Ausbildung des Oxidfilms 230C den Oxiden 230a und 230b zugeführt. Deshalb ist der Anteil an Sauerstoff, der in dem Sputtergas für den Oxidfilm 230C enthalten ist, höher als oder gleich 70 %, bevorzugt höher als oder gleich 80 %, bevorzugter 100 %.
  • Als Nächstes kann eine Wärmebehandlung durchgeführt werden. Die Wärmebehandlung kann unter reduziertem Druck durchgeführt werden und sukzessive kann der Isolierfilm 250A ohne Aussetzung an der Luft ausgebildet werden. Durch eine derartige Behandlung können Feuchtigkeit und Wasserstoff, die an der Oberfläche des Oxidfilms 230C oder dergleichen haften, entfernt werden, und die Konzentrationen von Feuchtigkeit und Wasserstoff in dem Oxid 230a, dem Oxid 230b und dem Oxidfilm 230C können verringert werden. Die Temperatur der Wärmebehandlung ist vorzugsweise höher als oder gleich 100 °C und niedriger als oder gleich 400 °C.
  • Der Isolierfilm 250A kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden (siehe 8). Bei dieser Ausführungsform wird vorzugsweise Siliziumoxynitrid durch ein CVD-Verfahren als Isolierfilm 250A abgeschieden. Es wird bevorzugt, dass die Ausbildungstemperatur während der Ausbildung des Isolierfilms 250A höher als oder gleich 350 °C und niedriger als 450 °C, insbesondere ungefähr 400 °C ist. Wenn der Isolierfilm 250A bei 400 °C ausgebildet wird, kann ein Isolierfilm mit wenigen Verunreinigungen ausgebildet werden.
  • Dann werden der leitfähige Film 260A und der leitfähige Film 260B sequentiell ausgebildet. Der leitfähige Film 260A und der leitfähige Film 260B können durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden. Bei dieser Ausführungsform werden der leitfähige Film 260A durch ein ALD-Verfahren und der leitfähige Film 260B durch ein CVD-Verfahren ausgebildet (siehe 8).
  • Anschließend werden durch eine CMP-Behandlung der Oxidfilm 230C, der Isolierfilm 250A, der leitfähige Film 260A und der leitfähige Film 260B poliert, bis der Isolator 280 freiliegt, wodurch das Oxid 230c, der Isolator 250 und der Leiter 260 (der Leiter 260a und der Leiter 260b) ausgebildet werden (siehe 9). Auf diese Weise wird das Oxid 230c derart platziert, dass es die Innenwand (die Seitenwand und die Unterseite) der Öffnung, die das Oxid 230b erreicht, bedeckt. Der Isolator 250 wird derart platziert, dass er die Innenwand der Öffnung bedeckt, wobei dazwischen das Oxid 230c angeordnet ist. Der Leiter 260 wird derart platziert, dass er in der Öffnung eingebettet wird, wobei dazwischen das Oxid 230c und der Isolator 250 angeordnet sind.
  • Als Nächstes kann eine Wärmebehandlung durchgeführt werden. Bei dieser Ausführungsform wird die Behandlung eine Stunde lang in einer Stickstoffatmosphäre bei einer Temperatur von 400 °C durchgeführt. Die Wärmebehandlung kann die Feuchtigkeitskonzentration und die Wasserstoffkonzentration in dem Isolator 250 und dem Isolator 280 verringern.
  • Dann wird der Isolator 282 über dem Oxid 230c, dem Isolator 250, dem Leiter 260 und dem Isolator 280 ausgebildet. Der Isolator 282 kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden. Als Isolator 282 wird beispielsweise durch ein Sputterverfahren ein Aluminiumoxidfilm oder ein Siliziumnitridfilm vorzugsweise ausgebildet. Indem ein Aluminiumoxidfilm oder ein Siliziumnitridfilm durch ein Sputterverfahren ausgebildet wird, kann eine Diffusion von Wasserstoff von dem Isolator 284 in das Oxid 230 unterdrückt werden. Außerdem wird vorzugsweise der Isolator 282 in Kontakt mit dem Leiter 260 ausgebildet, da eine Oxidation des Leiters 260 unterdrückt werden kann.
  • Indem als Isolator 282 ein Aluminiumoxidfilm durch ein Sputterverfahren ausgebildet wird, kann Sauerstoff dem Isolator 280 zugeführt werden. Sauerstoff, der dem Isolator 280 zugeführt wird, kann über das Oxid 230c dem Kanalbildungsbereich des Oxides 230b zugeführt werden. Wenn Sauerstoff dem Isolator 280 zugeführt wird, könnte Sauerstoff, der vor dem Ausbilden des Isolators 282 in dem Isolator 280 enthalten ist, über das Oxid 230c dem Kanalbildungsbereich des Oxides 230b zugeführt werden.
  • Der Isolator 282 kann eine mehrschichtige Struktur aufweisen. Beispielsweise kann eine Struktur, bei der ein Aluminiumoxid durch ein Sputterverfahren abgeschieden wird und Siliziumoxid durch ein Sputterverfahren über dem Aluminiumoxid abgeschieden wird, zum Einsatz kommen.
  • Als Nächstes kann eine Wärmebehandlung durchgeführt werden. Für die Wärmebehandlung können die Bedingungen für die vorstehende Wärmebehandlung verwendet werden. Die Wärmebehandlung kann die Feuchtigkeitskonzentration und die Wasserstoffkonzentration des Isolators 280 verringern. Des Weiteren kann Sauerstoff, der in dem Isolator 282 enthalten ist, in den Isolator 280 injiziert werden.
  • Vor der Abscheidung des Isolators 282 können die folgenden Schritte durchgeführt werden: Zuerst wird über dem Isolator 280 und dergleichen ein Aluminiumoxidfilm durch ein Sputterverfahren ausgebildet, eine Wärmebehandlung wird unter den Bedingungen für die vorstehende Wärmebehandlung durchgeführt, und dann kann der Aluminiumoxidfilm durch eine CMP-Behandlung entfernt werden. Durch diese Schritte können mehr Sauerstoffüberschussbereiche in dem Isolator 280 ausgebildet werden. In diesen Schritten zum Entfernen des Aluminiumoxidfilms könnten ein Teil des Isolators 280, ein Teil des Leiters 260, ein Teil des Isolators 250 und ein Teil des Oxides 230c entfernt werden.
  • Ein Isolator kann zwischen dem Isolator 280 und dem Isolator 282 bereitgestellt werden. Als Isolator wird beispielsweise Siliziumoxid verwendet, das durch ein Sputterverfahren abgeschieden wird. Mit dem Isolator kann ein Sauerstoffüberschussbereich in dem Isolator 280 ausgebildet werden.
  • Als Nächstes kann der Isolator 284 über dem Isolator 282 abgeschieden werden. Der Isolator 284 kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen abgeschieden werden (siehe 1).
  • Durch den vorstehend beschriebenen Prozess kann eine Halbleitervorrichtung, die den in 1 gezeigten Transistor 200 beinhaltet, hergestellt werden.
  • Nach der Ausbildung des Transistors 200 kann eine Öffnung derart ausgebildet werden, dass sie den Transistor 200 umschließt, und ein Isolator mit hoher Sperreigenschaft gegen Wasserstoff oder Wasser kann derart ausgebildet werden, dass er die Öffnung bedeckt. Wenn der Transistor 200 von dem oben genannten Isolator mit hoher Sperreigenschaft umschlossen ist, kann das Eindringen von Feuchtigkeit und Wasserstoff von außen verhindert werden. Alternativ kann eine Vielzahl von Transistoren 200 sämtlich von dem Isolator mit hoher Sperreigenschaft gegen Wasserstoff oder Wasser umschlossen sein. Wenn eine Öffnung derart ausgebildet wird, dass sie den Transistor 200 umschließt, wird beispielsweise eine Öffnung, die den Isolator 214 oder den Isolator 222 erreicht, ausgebildet und wird der oben genannte Isolator mit hoher Sperreigenschaft in Kontakt mit dem Isolator 214 oder dem Isolator 222 ausgebildet, was vorzuziehen ist, da diese Schritte auch als Teil des Herstellungsprozesses des Transistors 200 dienen können. Als Isolator mit hoher Sperreigenschaft gegen Wasserstoff oder Wasser kann beispielsweise ein Material, das demjenigen des Isolators 222 ähnlich ist, verwendet werden.
  • Einer weiteren Ausführungsform der vorliegenden Erfindung entsprechend kann eine Halbleitervorrichtung mit hoher Zuverlässigkeit bereitgestellt werden. Einer Ausführungsform der vorliegenden Erfindung entsprechend kann eine Halbleitervorrichtung mit vorteilhaften elektrischen Eigenschaften bereitgestellt werden. Einer Ausführungsform der vorliegenden Erfindung entsprechend kann eine Halbleitervorrichtung mit hohem Durchlassstrom bereitgestellt werden. Einer weiteren Ausführungsform der vorliegenden Erfindung entsprechend kann eine Halbleitervorrichtung bereitgestellt werden, die miniaturisiert oder hoch integriert werden kann. Entsprechend einer Ausführungsform der vorliegenden Erfindung kann eine Halbleitervorrichtung mit geringem Stromverbrauch bereitgestellt werden.
  • <Modifikationsbeispiel der Halbleitervorrichtung>
  • Ein Beispiel für eine Halbleitervorrichtung, die den Transistor 200 einer Ausführungsform der vorliegenden Erfindung beinhaltet, wird nachstehend bei dieser Ausführungsform anhand von 10 beschrieben.
  • Hier ist 10A eine Draufsicht. 10B ist eine Querschnittsansicht, die einem Abschnitt entspricht, der durch eine Strichpunktlinie A1-A2 in 10A gekennzeichnet wird. 10C ist eine Querschnittsansicht, die einem Abschnitt entspricht, der durch eine Strichpunktlinie A3-A4 in 10A gekennzeichnet wird. Zur Verdeutlichung der Zeichnung werden einige Komponenten in der Draufsicht auf die 10A nicht dargestellt.
  • Die in 10 dargestellte Halbleitervorrichtung unterscheidet sich von der in 2 dargestellten Halbleitervorrichtung dadurch, dass das Oxid 230b eine mehrschichtige Struktur aufweist. Ein weiterer Unterschied besteht darin, dass das Oxid 230c eine mehrschichtige Struktur aufweist. Ein noch weiterer Unterschied besteht darin, dass ein Isolator 273 und ein Isolator 274 enthalten sind.
  • Das Oxid 230c kann eine mehrschichtige Struktur aus zwei oder mehr Schichten aufweisen. Beispielsweise sind in 10 das erste Oxid des Oxids 230c und das zweite Oxid des Oxids 230c über dem ersten Oxid des Oxids 230c enthalten.
  • Insbesondere enthält das Oxid 230c bevorzugt mindestens eines der Metallelemente, die in dem Metalloxid enthalten sind, das für das Oxid 230b verwendet wird, bevorzugter die gesamten Metallelemente. Beispielsweise wird für das erste Oxid des Oxids 230c vorzugsweise ein In-Ga-Zn-Oxid verwendet, und für das zweite Oxid des Oxids 230c wird ein In-Ga-Zn-Oxid, ein Ga-Zn-Oxid oder Galliumoxid verwendet. Dank der Struktur kann die Dichte von Defektzuständen an der Grenzfläche zwischen dem Oxid 230b und dem ersten Oxid des Oxids 230c verringert werden.
  • Das zweite Oxid des Oxids 230c ist vorzugsweise ein Metalloxid, das eine Diffusion oder einen Durchgang von Sauerstoff stärker unterdrückt als erstes Oxid des Oxids 230c. Indem das zweite Oxid des Oxids 230c zwischen dem Isolator 250 und dem ersten Oxid des Oxids 230c bereitgestellt wird, kann unterdrückt werden, dass Sauerstoff, der in dem Isolator 280 enthalten ist, in den Isolator 250 diffundiert. Deshalb wird der Sauerstoff mit höherer Wahrscheinlichkeit über das erste Oxid des Oxids 230c zu dem Oxid 230b zugeführt.
  • Wenn das Atomverhältnis von In zu dem Metallelement, das eine Hauptkomponente ist, in dem Metalloxid, das für das zweite Oxid des Oxids 230c verwendet wird, kleiner ist als das Atomverhältnis von In zu dem Metallelement, das eine Hauptkomponente in dem Metalloxid ist, das für das erste Oxid des Oxids 230c verwendet wird, kann die Diffusion von In zu der Seite des Isolators 250 unterdrückt werden. Da der Isolator 250 als Gate-Isolator dient, werden die Eigenschaften des Transistors verschlechtert, wenn In in den Isolator 250 und dergleichen eindringt. Daher kann, indem das Oxid 230c eine mehrschichtige Struktur aufweist, eine Halbleitervorrichtung mit hoher Zuverlässigkeit bereitgestellt werden.
  • Das Oxid 230b kann eine mehrschichtige Struktur aus zwei oder mehr Schichten aufweisen. Beispielsweise sind in 10 das erste Oxid des Oxids 230b und das zweite Oxid des Oxids 230b über dem ersten Oxid des Oxids 230b enthalten.
  • Insbesondere wird das zweite Oxid des Oxids 230b vorzugsweise zwischen dem ersten Oxid des Oxids 230b und dem Leiter 240 (dem Leiter 240a und dem Leiter 240b), der als Source-Elektrode und Drain-Elektrode dient, bereitgestellt. Bei der Struktur weist das zweite Oxid des Oxids 230b vorzugsweise eine Funktion zum Unterdrücken des Durchgangs von Sauerstoff auf.
  • Es ist vorzuziehen, dass das zweite Oxid des Oxids 230b, das eine Funktion zum Unterdrücken des Durchgangs von Sauerstoff aufweist, zwischen dem ersten Oxid des Oxids 230b und dem Leiter 240 bereitgestellt, der als Source-Elektrode und Drain-Elektrode dient, wobei in diesem Fall der elektrische Widerstand zwischen dem Leiter 240 und dem ersten Oxid des Oxids 230b verringert wird. Dank einer derartigen Struktur können die elektrischen Eigenschaften und die Zuverlässigkeit des Transistors 200 verbessert werden.
  • Der Leiter 240 und das erste Oxid des Oxids 230b sind nicht in Kontakt miteinander, was verhindert, dass der Leiter 240 Sauerstoff des ersten Oxids des Oxids 230b absorbiert. Die Unterdrückung der Oxidation des Leiters 240 kann die Verringerung der Leitfähigkeit des Leiters 240 unterdrücken.
  • Ein Metalloxid, das das Element M enthält, kann als zweites Oxid des Oxids 230b verwendet werden. Insbesondere kann als Element M Aluminium, Gallium, Yttrium oder Zinn verwendet werden. Die Konzentration des Elements M in dem zweiten Oxid des Oxids 230b ist vorzugsweise höher als diejenige des ersten Oxids des Oxids 230b. Alternativ kann Galliumoxid als zweites Oxid des Oxids 230b verwendet werden. Ein Metalloxid, wie z. B. ein In-M-Zn-Oxid, kann als zweites Oxid des Oxids 230b verwendet werden.
  • Insbesondere ist das Atomverhältnis des Elements M zu In in dem Metalloxid, das als zweites Oxid des Oxids 230b verwendet wird, vorzugsweise größer als das Atomverhältnis des Elements M zu In in dem Metalloxid, das als erstes Oxid des Oxids 230b verwendet wird. Die Dicke des zweiten Oxids des Oxids 230b ist vorzugsweise größer als oder gleich 0,5 nm und kleiner als oder gleich 5 nm, bevorzugter größer als oder gleich 1 nm und kleiner als oder gleich 3 nm. Das zweite Oxid des Oxids 230b weist vorzugsweise Kristallinität auf. Wenn das zweite Oxid des Oxids 230b Kristallinität aufweist, kann eine Abgabe von Sauerstoff in dem ersten Oxid des Oxids 230b verringert werden. Wenn das zweite Oxid des Oxids 230b eine Kristallstruktur, wie z. B. eine hexagonale Kristallstruktur, aufweist, kann die Abgabe von Sauerstoff von dem ersten Oxid des Oxids 230b in einigen Fällen unterdrückt werden.
  • Der Kontakt zwischen dem Leiter 240 (dem Leiter 240a und dem Leiter 240b) und dem Oxid 230 kann dazu führen, dass Sauerstoff in dem Oxid 230 in den Leiter 240 diffundiert, was eine Oxidation des Leiters 240 zur Folge hat. Es ist in hohem Maße wahrscheinlich, dass die Oxidation des Leiters 240 die Leitfähigkeit des Leiters 240 verringert. Es sei angemerkt, dass die Diffusion von Sauerstoff in dem Oxid 230 in den Leiter 240 als Absorption von Sauerstoff in dem Oxid 230 von dem Leiter 240 umformuliert werden kann.
  • Sauerstoff in dem Oxid 230 (typischerweise in dem Oxid 230b) diffundiert in den Leiter 240, wodurch eine weitere Schicht zwischen dem Leiter 240 und dem Oxid 230 ausgebildet werden kann. Die weitere Schicht enthält mehr Sauerstoff als der Leiter 240; daher weist die weitere Schicht vermutlich eine isolierende Eigenschaft auf. In diesem Fall kann die dreischichtige Struktur aus dem Leiter 240, der weiteren Schicht und dem Oxid 230 als dreischichtige Struktur aus Metall-Isolator-Halbleiter angesehen werden, die in einigen Fällen als Metall-Isolator-Halbleiter- (metal-insulator-semiconductor, MIS-) Struktur oder Diodenübergangsstruktur hauptsächlich mit einer MIS-Struktur bezeichnet werden.
  • Der Isolator 273 mit einer Sperreigenschaft kann derart bereitgestellt werden, dass er die Oberseite des Leiters 240 und die Seitenflächen des Oxids 230a, des Oxids 230b und des Leiters 240 bedeckt. Es sei angemerkt, dass in dem Fall, in dem der Isolator 273 bereitgestellt wird, der Isolator 245 nicht notwendigerweise bereitgestellt wird.
  • Beispielsweise werden Sauerstofffehlstellen in dem Bereich des Oxids 230, der sich mit dem Leiter 240 überlappt, durch Zusatz des Metallelements des Leiters 240 oder Absorption von Sauerstoff von dem Leiter 240 gebildet. Das heißt, dass die Nähe der Oberfläche des Oxids 230, die in Kontakt mit dem Leiter 240 ist, kann einen niedrigeren lokalen Widerstand aufweisen. Der Bereich des Oxids 230, der sich mit dem Leiter 240 überlappt, wird niederohmig, wodurch der Durchlassstrom des Transistors 200 erhöht werden kann.
  • Im Gegensatz dazu wird der überschüssige Sauerstoff, der in dem Isolator 280 enthalten ist, durch die Seitenfläche des Oxids 230 in dem Bereich, der sich mit dem Leiter 240 überlappt, in das Oxid 230 diffundiert; daher kann der lokale niederohmige Bereich, der in dem Bereich des Oxids 230, der sich mit dem Leiter 240 überlappt, ausgebildet wird, verringert werden, und der Durchlassstrom des Transistors 200 kann verringert werden.
  • Wenn der Isolator 273 bereitgestellt wird, kann unterdrückt werden, dass der überschüssige Sauerstoff, der in dem Isolator 280 enthalten ist, durch die Seitenfläche des Oxids 230 in dem Bereich, der sich mit dem Leiter 240 überlappt, zugeführt wird. Im Gegensatz dazu kann der überschüssige Sauerstoff, der in dem Isolator 280 enthalten ist, dem Kanalbildungsbereich des Oxids 230b durch das Oxid 230c zugeführt werden. Daher können die Sauerstofffehlstellen, die in dem Kanalbildungsbereich des Oxids 230 gebildet werden, effizient kompensiert werden, ohne dass dabei der niederohmige Bereich, der in der Nähe der Oberfläche des Oxids 230 in Kontakt mit dem Leiter 240 gebildet wird, verringert wird .
  • Wenn der Isolator 224 einen Sauerstoffüberschussbereich umfasst, wird in dem Oxid 230 überschüssiger Sauerstoff, der in dem Isolator 224 enthalten ist, durch das Oxid 230a in das Oxid 230b diffundiert. Mit anderen Worten: Überschüssiger Sauerstoff kann von der Seite des Oxids 230a zugeführt werden. Dementsprechend kann die Verringerung des niederohmigen Bereichs, der in der Nähe der Oberfläche des Oxids 230 in Kontakt mit dem Leiter 240 gebildet wird, unterdrückt werden, und die Sauerstofffehlstellen, die in dem Kanalbildungsbereich des Oxids 230 gebildet werden, können kompensiert werden.
  • Für den Isolator 273 wird vorzugsweise ein Aluminiumoxidfilm verwendet, der unter Verwendung einer Sputtereinrichtung ausgebildet wird. Wenn der Aluminiumoxidfilm als Isolator 273 unter einer Sauerstoffgas-Atmosphäre ausgebildet wird, kann überschüssiger Sauerstoff in den Isolator 224 eingeführt werden, während der Isolator 273 ausgebildet wird.
  • Der Isolator 274 kann über dem Isolator 273 bereitgestellt werden. Es sei angemerkt, dass der Isolator 274, wie der Isolator 273, vorzugsweise eine Funktion zum Unterdrücken einer Diffusion von Sauerstoff aufweist.
  • Insbesondere ist die Abdeckung mit dem Isolator 273, der durch ein Sputterverfahren abgeschieden wird, niedrig. Der Isolator 274 wird vorzugsweise durch ein ALD-Verfahren abgeschieden. Das liegt daran, dass ein ALD-Verfahren einen Film mit ausgezeichneter Stufenabdeckung und ausgezeichneter Gleichmäßigkeit der Dicke abscheiden kann; daher wird ein ALD-Verfahren weniger wahrscheinlich von der Form eines zu verarbeitenden Objekts beeinflusst werden und ermöglicht eine vorteilhafte Stufenabdeckung.
  • <Anwendungsbeispiel für die Halbleitervorrichtung>
  • Nachstehend wird ein Beispiel, in dem eine mehrschichtige Struktur eines Zwischenschichtfilms einer Ausführungsform der vorliegenden Erfindung und ein Anschlusspfropfen auf die Halbleitervorrichtung, die den Transistor 200 dieser Ausführungsform beinhaltet, angewandt werden, anhand von 11 beschrieben.
  • Hier ist 11A eine Draufsicht. 11B ist eine Querschnittsansicht, die einem Abschnitt entspricht, der durch eine Strichpunktlinie A1-A2 in 11A gekennzeichnet wird. 11C ist eine Querschnittsansicht, die einem Abschnitt entspricht, der durch die Strichpunktlinie A3-A4 in 11A gekennzeichnet wird. 11D ist eine Querschnittsansicht, die einem Abschnitt entspricht, der durch die Strichpunktlinie A5-A6 in 11A gekennzeichnet wird. Zur Verdeutlichung der Zeichnung werden einige Komponenten in der Draufsicht auf die 11A nicht dargestellt.
  • Bei der in 11 dargestellten Halbleitervorrichtung weisen der Isolator 280, der Isolator 282, ein Isolator 283 und der Isolator 284 Öffnungen auf, die den Transistor 200 freilegen. In den Öffnungen werden Leiter 246 (ein Leiter 246a und ein Leiter 246b) bereitgestellt, die als Anschlusspfropfen dienen, die mit dem Transistor 200 elektrisch verbunden sind. An den Seitenflächen der Öffnungen sind Isolatoren 247 bereitgestellt.
  • Es sei angemerkt, dass die Leiter 246 jeweils eine Funktion eines Anschlusspfropfens oder einer Leitung aufweisen, welche mit dem Transistor 200 elektrisch verbunden ist.
  • Des Weiteren beinhaltet die in 11 dargestellte Halbleitervorrichtung einen Isolator 212 und den Isolator 283, die als Sperrschichten dienen, über und unter dem Transistor 200. Der Isolator 212 und der Isolator 283 sind an der Seitenfläche des Transistors 200 oder in einem Endabschnittsbereich des Substrats in Kontakt miteinander. Mit anderen Worten: Die in 11 dargestellte Halbleitervorrichtung weist eine Struktur auf, bei der der Transistor 200 und der Isolator 280, der den Sauerstoffüberschussbereich umfasst, mit Sperrschichten abgedichtet werden.
  • Der Bereich, in dem der Isolator 212 und der Isolator 283 in Kontakt miteinander sind, kann entlang einer Vereinzelungslinie bereitgestellt werden. Wenn beispielsweise eine Vielzahl von Transistoren 200 in einer Matrix angeordnet sind, kann ein Bereich, in dem der Isolator 212 und der Isolator 283 in Kontakt miteinander sind, entlang der Zeile und Spalte, in denen die Vielzahl von Transistoren ausgerichtet werden, bereitgestellt werden.
  • Wenn der Bereich, in dem der Isolator 212 und der Isolator 283 in Kontakt miteinander sind, an einem Endabschnitt des Substrats bereitgestellt wird, kann der Bereich derart bereitgestellt werden, dass er sich mit der Vereinzelungslinie überlappt.
  • Der Isolator 283 wird über dem Isolator 282 bereitgestellt. Der Isolator 284 wird unter Verwendung eines Materials mit hohem Selektivitätsverhältnis der Ätzrate bezüglich eines Leiters 248 bei der Verarbeitung des Leiters 248 ausgebildet. Daher wird der Isolator 284 nach Bedarf über dem Isolator 283 bereitgestellt.
  • Die Isolatoren 247 sind vorzugsweise in Kontakt mit dem Isolator 283. Wenn die Isolatoren 247 und der Isolator 283 in Kontakt miteinander sind, werden der Transistor 200 und der Isolator 280, der einen Sauerstoffüberschussbereich umfasst, mit den Sperrschichten abgedichtet.
  • Insbesondere sind die Isolatoren 247 in Kontakt mit Seitenwänden der Öffnungen in dem Isolator 283, dem Isolator 282 und dem Isolator 280 bereitgestellt, und die Leiter 246 werden in Kontakt mit diesen Seitenflächen ausgebildet. Mindestens an einem Teil der Unterteile der Öffnungen befindet sich der Transistor 200, und die Leiter 246 sind in Kontakt mit dem Transistor 200.
  • Es sei angemerkt, dass beim <Modifikationsbeispiel der Halbleitervorrichtung> und <Anwendungsbeispiel für die Halbleitervorrichtung> die Komponenten mit den gleichen Funktionen wie die Komponenten, die in der beim <Strukturbeispiel der Halbleitervorrichtung> beschriebenen Halbleitervorrichtung enthalten sind, durch die gleichen Bezugszeichen bezeichnet werden. Es sei angemerkt, dass auch in diesem Abschnitt die Materialien, die beim <Strukturbeispiel der Halbleitervorrichtung> ausführlich beschrieben worden sind, als Bestandmaterialien der Halbleitervorrichtungen verwendet werden können.
  • Wie vorstehend beschrieben, kann eine Halbleitervorrichtung mit hoher Zuverlässigkeit bereitgestellt werden. Alternativ kann eine Halbleitervorrichtung mit vorteilhaften elektrischen Eigenschaften bereitgestellt werden. Alternativ kann eine Halbleitervorrichtung bereitgestellt werden, die miniaturisiert oder in hohem Maße integriert werden kann. Eine Halbleitervorrichtung mit niedrigem Stromverbrauch kann bereitgestellt werden.
  • Die Struktur, Verfahren und dergleichen, welche vorstehend bei dieser Ausführungsform beschrieben worden ist, kann in einer geeigneten Kombination mit den Strukturen, den Verfahren und dergleichen, welche bei den weiteren Ausführungsformen und Beispielen beschrieben werden, verwendet werden.
  • (Ausführungsform 3)
  • Bei dieser Ausführungsform werden Ausführungsformen von Halbleitervorrichtungen anhand von 12 und 13 beschrieben.
  • [Speichervorrichtung 1]
  • Ein Beispiel für eine Halbleitervorrichtung (Speichervorrichtung), die einen Kondensator einer Ausführungsform der vorliegenden Erfindung beinhaltet, wird in 12 dargestellt. Bei der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung wird der Transistor 200 oberhalb eines Transistors 300 bereitgestellt, und ein Kondensator 100 wird oberhalb des Transistors 200 bereitgestellt. Mindestens ein Teil des Kondensators 100 oder des Transistors 300 überlappt sich vorzugsweise mit dem Transistor 200. Daher kann die Fläche, die in der Draufsicht von dem Kondensator 100, dem Transistor 200 und dem Transistor 300 eingenommen wird, verringert werden; folglich kann die Halbleitervorrichtung dieser Ausführungsform miniaturisiert oder in hohem Mäße integriert werden. Die Halbleitervorrichtung dieser Ausführungsform kann beispielsweise für eine Logikschaltung, typischerweise eine CPU (Central Processing Unit bzw. Zentraleinheit) oder eine GPU (Graphics Processing Unit bzw. Grafikverarbeitungseinheit), oder eine Speicherschaltung, typischerweise einen DRAM (Dynamic Random Access Memory) oder einen NVM (Non-Volatile Memory bzw. nichtflüchtigen Speicher), eingesetzt werden.
  • Es sei angemerkt, dass der Transistor 200, der bei der vorstehenden Ausführungsform beschrieben worden ist, als Transistor 200 verwendet werden kann. Daher kann bezüglich des Transistors 200 und der Schicht mit dem Transistor 200 auf die Beschreibung der vorstehenden Ausführungsform Bezug genommen werden.
  • Bei dem Transistor 200 handelt es sich um einen Transistor, bei dem ein Kanal in einer Halbleiterschicht, die einen Oxidhalbleiter enthält, gebildet wird. Da der Sperrstrom des Transistors 200 niedrig ist, können, indem der Transistor 200 in der Speichervorrichtung verwendet wird, gespeicherte Daten für eine lange Zeit gehalten werden. Mit anderen Worten: Bei einer derartigen Speichervorrichtung ist ein Aktualisierungsvorgang unnötig oder die Häufigkeit des Aktualisierungsvorgangs äußerst gering, was zu einer ausreichenden Verringerung des Stromverbrauchs der Speichervorrichtung führt. Die elektrischen Eigenschaften des Transistors 200 bei hoher Temperatur sind vorteilhafter als diejenigen eines Transistors, bei dem Silizium für eine Halbleiterschicht verwendet wird. Beispielsweise weist der Transistor 200 vorteilhafte elektrische Eigenschaften auch in einem Temperaturbereich von 125 °C bis 150 °C auf. Im Temperaturbereich von 125 °C bis 150 °C weist der Transistor 200 ein On/Off-Verhältnis mit 10 oder mehr Ziffern auf. Mit anderen Worten: Im Vergleich zu dem Transistor, bei dem Silizium für die Halbleiterschicht verwendet wird, weist der Transistor 200 einen vorteilhafteren Durchlassstrom und vorteilhaftere Frequenzeigenschaften auf, die Beispiele für die Transistoreigenschaften sind, wenn die Temperatur erhöht wird.
  • Bei der in 12 dargestellten Halbleitervorrichtung ist eine Leitung 1001 elektrisch mit einer Source des Transistors 300 verbunden, eine Leitung 1002 ist elektrisch mit einem Drain des Transistors 300 verbunden, und eine Leitung 1007 ist elektrisch mit einem Gate des Transistors 300 verbunden. Eine Leitung 1003 ist elektrisch mit einem Anschluss von Source und Drain des Transistors 200 verbunden. Eine Leitung 1004 ist elektrisch mit einem ersten Gate des Transistors 200 verbunden. Eine Leitung 1006 ist elektrisch mit einem zweiten Gate des Transistors 200 verbunden. Der andere Anschluss von Source und Drain des Transistors 200 ist elektrisch mit einer Elektrode des Kondensators 100 verbunden, und eine Leitung 1005 ist elektrisch mit der anderen Elektrode des Kondensators 100 verbunden.
  • Die in 12 dargestellte Halbleitervorrichtung weist ein Merkmal auf, dass die Ladungen, die bei einer Elektrode des Kondensators 100 aufgeladen sind, durch Schaltung des Transistors 200 gehalten werden können, und somit können Daten geschrieben, gehalten und gelesen werden. Der Transistor 200 ist ein Element, das, zusätzlich zu der Source, dem Gate (Frontgate) und dem Drain, ein Rückgate beinhaltet. Das heißt, dass der Transistor 200 ein Element mit vier Anschlüssen ist; somit weist er ein Merkmal auf, dass die Eingabe/Ausgabe unabhängig leicht gesteuert werden kann, im Vergleich zu einem Element mit zwei Anschlüssen, wie z. B. einem MRAM (Magnetoresistive Random Access Memory bzw. magnetoresistiven RAM), bei dem die MTJ- (Magnetic Tunnel Junction) Eigenschaft genutzt wird, einem ReRAM (Resistive Random Access Memory bzw. resistiven RAM) oder einem Phasenwechselspeicher (Phase-change memory). Die Struktur vom MRAM, ReRAM oder Phasenwechselspeicher wird in einigen Fällen auf atomarer Ebene geändert, wenn Daten neu geschrieben werden. Im Gegensatz dazu arbeitet die in 12 dargestellte Halbleitervorrichtung, indem Elektronen beim Neuschreiben von Daten unter Verwendung des Transistors und des Kondensators geladen oder entladen werden, so dass die Halbleitervorrichtung ein Merkmal aufweist, dass die Beständigkeit gegen wiederholtes Neuschreiben hoch ist und die Änderung der Struktur gering ist.
  • Indem die in 12 dargestellten Halbleitervorrichtungen in einer Matrix angeordnet werden, kann ein Speicherzellenarray gebildet werden. In diesem Fall kann der Transistor 300 als Leseschaltung, Betriebsschaltung oder dergleichen verwendet werden, die mit dem Speicherzellenarray verbunden ist. Das Speicherzellenarray wird auf diese Weise mit der in 12 dargestellten Halbleitervorrichtung gebildet. Wenn die in 12 dargestellte Halbleitervorrichtung als Speicherelement verwendet wird, kann beispielsweise eine Betriebsfrequenz von 200 MHz oder höher mit einer Betriebsspannung von 2,5 V und einer Umgebungstemperatur für die Schätzung in einem Bereich von -40 °C bis 85 °C erzielt werden.
  • <Transistor 300>
  • Der Transistor 300 wird über einem Substrat 311 bereitgestellt und umfasst einen Leiter 316, der als Gate-Elektrode dient, einen Isolator 315, der als Gate-Isolator dient, einen Halbleiterbereich 313, der ein Teil des Substrats 311 ist, sowie einen niederohmigen Bereich 314a und einen niederohmigen Bereich 314b, die als Source-Bereich und Drain-Bereich dienen.
  • Hier wird der Isolator 315 über dem Halbleiterbereich 313 bereitgestellt, und der Leiter 316 wird über dem Isolator 315 bereitgestellt. Die Transistoren 300, die in der gleichen Schicht ausgebildet sind, werden von dem Isolator 312, der als Elementtrennungsisolierschicht dient, elektrisch getrennt. Als Isolator 312 kann ein Isolator verwendet werden, der einem nachstehend zu beschreibenden Isolator 326 oder dergleichen ähnlich ist. Es kann sich bei dem Transistor 300 um einen p-Kanal-Transistor oder einen n-Kanal-Transistor handeln.
  • Vorzugsweise enthalten bei dem Substrat 311 ein Bereich des Halbleiterbereichs 313, in dem ein Kanal gebildet wird, ein Bereich in der Nähe davon, der niederohmige Bereich 314a und der niederohmige Bereich 314b, die als Source-Bereich und Drain-Bereich dienen, und dergleichen einen Halbleiter, wie z. B. einen Halbleiter auf Siliziumbasis, bevorzugt einkristallines Silizium. Alternativ können diese Bereiche unter Verwendung eines Materials, das Germanium (Ge), Siliziumgermanium (SiGe), Galliumarsenid (GaAs), Galliumaluminiumarsenid (GaAlAs) oder dergleichen enthält, ausgebildet werden. Es kann auch eine Struktur unter Verwendung von Silizium zum Einsatz kommen, dessen effektive Masse gesteuert wird, indem der Gitterabstand durch die Anlegung einer Spannung an das Kristallgitter verändert wird. Alternativ kann es sich bei dem Transistor 300 um einen Transistor mit hoher Elektronenbeweglichkeit (High Electron Mobility Transistor, HEMT) aus GaAs und GaAlAs oder dergleichen handeln.
  • Der niederohmige Bereich 314a und der niederohmige Bereich 314b enthalten zusätzlich zu einem Halbleitermaterial, das für den Halbleiterbereich 313 eingesetzt wird, ein n-Typ-Leitfähigkeit verleihendes Element, wie z. B. Arsen oder Phosphor, oder ein p-Typ-Leitfähigkeit verleihendes Element, wie z. B. Bor.
  • Für den Leiter 316, der als Gate-Elektrode dient, kann ein Halbleitermaterial, wie z. B. Silizium, das ein n-Typ-Leitfähigkeit verleihendes Element, wie z. B. Arsen oder Phosphor, oder ein p-Typ-Leitfähigkeit verleihendes Element, wie z. B. Bor, enthält, oder ein leitfähiges Material, wie z. B. ein Metallmaterial, ein Legierungsmaterial oder ein Metalloxidmaterial, verwendet werden.
  • Es sei angemerkt, dass die Austrittsarbeit von einem Material des Leiters abhängt; daher kann die Schwellenspannung angepasst werden, indem das Material des Leiters geändert wird. Insbesondere wird es bevorzugt, ein Material, wie z. B. Titannitrid oder Tantalnitrid, für den Leiter zu verwenden. Um sowohl die Leitfähigkeit als auch die Einbettbarkeit sicherzustellen, wird es außerdem bevorzugt, eine Schichtanordnung aus Metallmaterialien, wie z. B. Wolfram und Aluminium, als Leiter zu verwenden; insbesondere wird Wolfram im Hinblick auf die Wärmebeständigkeit bevorzugt.
  • Bei dem in 12 dargestellten Transistor 300 weist der Halbleiterbereich 313 (ein Teil des Substrats 311), in dem ein Kanal gebildet wird, eine vorspringende (konvexe) Form auf. Ferner ist der Leiter 316 derart bereitgestellt, dass er die Seitenfläche und die Oberseite des Halbleiterbereichs 313 bedeckt, wobei der Isolator 315 dazwischen angeordnet ist. Ein derartiger Transistor 300 wird auch als FIN-Transistor bezeichnet, da der vorspringende Abschnitt des Halbleitersubstrats genutzt wird. Es sei angemerkt, dass ein Isolator, der als Maske zum Ausbilden des vorspringenden Abschnitts dient, in Kontakt mit dem oberen Abschnitt des vorspringenden Abschnitts bereitgestellt sein kann. Obwohl hier der Fall beschrieben wird, in dem der vorspringende Abschnitt durch Verarbeiten eines Teils des Halbleitersubstrats ausgebildet wird, kann ein Halbleiterfilm mit einer vorspringenden Form durch Verarbeiten eines SOI-Substrats ausgebildet werden.
  • Es sei angemerkt, dass der in 12 dargestellte Transistor 300 nur ein Beispiel ist und nicht auf die in 12 dargestellte Struktur beschränkt ist; ein geeigneter Transistor kann entsprechend einer Schaltungsstruktur oder einem Betriebsverfahren verwendet werden.
  • Bei der in 12 dargestellten Halbleitervorrichtung sind der Transistor 300 und der Transistor 200 übereinander angeordnet. Beispielsweise kann der Transistor 300 unter Verwendung eines Halbleitermaterials auf Siliziumbasis ausgebildet werden und kann der Transistor 200 unter Verwendung eines Oxidhalbleiters ausgebildet werden. Auf diese Weise können bei der in 12 dargestellten Halbleitervorrichtung ein Halbleitermaterial auf Siliziumbasis und ein Oxidhalbleiter in unterschiedlichen Schichten ausgebildet werden. Außerdem kann die in 12 dargestellte Halbleitervorrichtung im gleichen Prozess wie mit einer Herstellungseinrichtung für ein Halbleitermaterial auf Siliziumbasis hergestellt und in hohem Mäße integriert werden.
  • <Kondensator>
  • Der Kondensator 100 beinhaltet einen Isolator 114 über einem Isolator 160, einen Isolator 140 über dem Isolator 114, einen Leiter 110, der in einer Öffnung bereitgestellt ist, die in dem Isolator 114 und dem Isolator 140 ausgebildet ist, einen Isolator 130 über dem Leiter 110 und dem Isolator 140, einen Leiter 120 über dem Isolator 130 sowie einen Isolator 150 über dem Leiter 120 und dem Isolator 130. Hier werden mindestens ein Teil des Leiters 110, ein Teil des Isolators 130 und ein Teil des Leiters 120 in der Öffnung bereitgestellt, die in dem Isolator 114 und dem Isolator 140 ausgebildet ist.
  • Der Leiter 110 dient als untere Elektrode des Kondensators 100, der Leiter 120 dient als obere Elektrode des Kondensators 100, und der Isolator 130 dient als Dielektrikum des Kondensators 100. Der Kondensator 100 weist eine Struktur auf, bei der in der Öffnung in dem Isolator 114 und dem Isolator 140 die obere Elektrode und die untere Elektrode nicht nur auf der Unterseite, sondern auch auf der Seitenfläche einander zugewandt sind, wobei das Dielektrikum dazwischen angeordnet ist, wodurch die elektrostatische Kapazität pro Einheitsfläche erhöht werden kann. Je größer die Tiefe der Öffnung, desto höher die elektrostatische Kapazität des Kondensators 100. Indem die elektrostatische Kapazität des Kondensators 100 pro Einheitsfläche erhöht wird, kann die Halbleitervorrichtung miniaturisiert oder in hohem Mäße integriert werden.
  • Für den Isolator 114 und den Isolator 150 kann ein Isolator, der für den Isolator 280 verwendet werden kann, verwendet werden. Der Isolator 140 dient vorzugsweise als Ätzstopper, wenn die Öffnung in dem Isolator 114 ausgebildet wird. Für den Isolator 140 kann ein Isolator, der für den Isolator 214 verwendet werden kann, verwendet werden.
  • Wenn von oben betrachtet wird, kann die Form der Öffnung, die in dem Isolator 114 und dem Isolator 140 ausgebildet ist, eine viereckige Form, eine polygonale Form abgesehen von einer viereckigen Form, eine polygonale Form mit abgerundeten Ecken oder eine Kreisform einschließlich einer elliptischen Form sein. In der Draufsicht ist die Fläche der Öffnung, die sich mit dem Transistor 200 überlappt, vorzugsweise groß. Mit einer derartigen Struktur kann die Fläche, die von der Halbleitervorrichtung mit dem Kondensator 100 und dem Transistor 200 eingenommen wird, verringert werden.
  • Der Leiter 110 wird in Kontakt mit der Öffnung bereitgestellt, die in dem Isolator 140 und dem Isolator 114 ausgebildet ist. Die Oberseite des Leiters 110 liegt vorzugsweise im Wesentlichen auf der gleichen Höhe wie die Oberseite des Isolators 140. Ein Leiter 152 über dem Isolator 160 ist in Kontakt mit der Unterseite des Leiters 110. Der Leiter 110 wird vorzugsweise durch ein ALD-Verfahren, ein CVD-Verfahren oder dergleichen abgeschieden; beispielsweise kann ein Leiter, der für den Leiter 205 verwendet werden kann, verwendet werden.
  • Der Isolator 130 wird derart bereitgestellt, dass er den Leiter 110 und den Isolator 140 bedeckt. Beispielsweise wird der Isolator 130 vorzugsweise durch ein ALD-Verfahren, ein CVD-Verfahren oder dergleichen abgeschieden. Der Isolator 130 kann derart ausgebildet werden, dass er eine Schichtanordnung oder eine Einzelschicht ist, bei der beispielsweise Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Zirconiumoxid, Aluminiumoxid, Aluminiumoxynitrid, Aluminiumnitridoxid, Aluminiumnitrid, Hafniumoxid, Hafniumoxynitrid, Hafniumnitridoxid, Hafniumnitrid oder dergleichen verwendet wird. Beispielsweise kann als Isolator 130 ein Isolierfilm verwendet werden, bei dem Zirconiumoxid, Aluminiumoxid und Zirconiumoxid in dieser Reihenfolge angeordnet sind.
  • Ein Material mit hoher dielektrischer Festigkeit (Spannungsfestigkeit bzw. Durchschlagsfestigkeit), wie z. B. Siliziumoxynitrid, oder ein Material mit hoher Permittivität (hohem k) wird vorzugsweise für den Isolator 130 verwendet. Alternativ kann eine mehrschichtige Struktur aus einem Material mit hoher dielektrischer Festigkeit und einem Material mit hoher Permittivität (hohem k) verwendet werden.
  • Es sei angemerkt, dass Beispiele für den Isolator aus einem Material mit hoher Permittivität (hohem k) (Material mit hoher relativer Permittivität) Galliumoxid, Hafniumoxid, Zirconiumoxid, ein Oxid, das Aluminium und Hafnium enthält, ein Oxynitrid, das Aluminium und Hafnium enthält, ein Oxid, das Silizium und Hafnium enthält, ein Oxynitrid, das Silizium und Hafnium enthält, und ein Nitrid, das Silizium und Hafnium enthält, umfassen. Unter Verwendung eines derartigen Materials mit hohem k kann die elektrostatische Kapazität des Kondensators 100 auch mit einer großen Dicke des Isolators 130 genügend gesichert werden. Mit einer großen Dicke des Isolators 130 kann ein Leckstrom, der zwischen dem Leiter 110 und dem Leiter 120 erzeugt wird, unterdrückt werden.
  • Beispiele für das Material mit hoher dielektrischer Festigkeit umfassen Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Siliziumoxid, dem Fluor zugesetzt ist, Siliziumoxid, dem Kohlenstoff zugesetzt ist, Siliziumoxid, dem Kohlenstoff und Stickstoff zugesetzt sind, poröses Siliziumoxid und ein Harz. Beispielsweise kann ein Isolierfilm verwendet werden, bei dem Siliziumnitrid (SiNx), das durch ein ALD-Verfahren abgeschieden wird, Siliziumoxid (SiOx), das durch ein PEALD-Verfahren abgeschieden wird, und Siliziumnitrid (SiNx), das durch ein ALD-Verfahren abgeschieden wird, in dieser Reihenfolge angeordnet sind. Unter Verwendung eines derartigen Isolators mit hoher dielektrischer Festigkeit kann die dielektrische Festigkeit erhöht werden und kann der elektrostatische Durchbruch des Kondensators 100 unterdrückt werden.
  • Der Leiter 120 wird derart bereitgestellt, dass er die Öffnung füllt, die in dem Isolator 140 und dem Isolator 114 ausgebildet ist. Der Leiter 120 ist über einen Leiter 112 und einen Leiter 153 elektrisch mit der Leitung 1005 verbunden. Der Leiter 120 wird vorzugsweise durch ein ALD-Verfahren, ein CVD-Verfahren oder dergleichen abgeschieden; beispielsweise kann ein Leiter, der für den Leiter 205 verwendet werden kann, verwendet werden.
  • Der Transistor 200, der einen Oxidhalbleiter enthält, passt ausgezeichnet zu dem Kondensator 100. Insbesondere ist der Sperrstrom des Transistors 200, der einen Oxidhalbleiter enthält, niedrig; somit ermöglicht eine Kombination aus dem Transistor 200 und dem Kondensator 100, gespeicherte Daten für eine lange Zeit zu halten.
  • <Leitungsschicht>
  • Zwischen den Strukturteilen können Leitungsschichten mit einem Zwischenschichtfilm, einer Leitung, einem Anschlusspfropfen und dergleichen bereitgestellt werden. Je nach Design kann eine Vielzahl von Leitungsschichten bereitgestellt werden. Eine Vielzahl von Leitern, die als Anschlusspfropfen oder Leitungen dienen, ist in einigen Fällen gemeinsam mit dem gleichen Bezugszeichen versehen. Ferner können in dieser Beschreibung und dergleichen eine Leitung und ein Anschlusspfropfen, der elektrisch mit der Leitung verbunden ist, eine einzelne Komponente sein. Das heißt, dass in einigen Fällen ein Teil eines Leiters als Leitung dient und ein Teil eines Leiters als Anschlusspfropfen dient.
  • Ein Isolator 320, ein Isolator 322, ein Isolator 324 und der Isolator 326 sind beispielsweise in dieser Reihenfolge als Zwischenschichtfilme über dem Transistor 300 bereitgestellt.
  • Es sei angemerkt, dass der Isolator 322, der Isolator 324 und der Isolator 326 jeweils die Funktion der Anpassungsschicht, die bei der vorstehenden Ausführungsform beschrieben worden ist, aufweisen können.
  • Ein Leiter 328, ein Leiter 330 und dergleichen, welche elektrisch mit dem als Anschluss dienenden Leier 153 verbunden sind, sind in dem Isolator 320, dem Isolator 322, dem Isolator 324 und dem Isolator 326 eingebettet. Es sei angemerkt, dass der Leiter 328 und der Leiter 330 jeweils als Anschlusspfropfen oder Leitung dienen.
  • Der Isolator, der als Zwischenschichtfilm dient, kann als Planarisierungsfilm dienen, der eine unebene Form darunter abdeckt. Beispielsweise kann die Oberseite des Isolators 322 durch eine Planarisierungsbehandlung mittels eines chemischmechanischen Polier- (CMP-) Verfahrens oder dergleichen planarisiert werden, um die Planarität zu erhöhen.
  • Eine Leitungsschicht kann über dem Isolator 326 und dem Leiter 330 bereitgestellt sein. Zum Beispiel sind in 12 ein Isolator 350, ein Isolator 352 und ein Isolator 354 der Reihe nach übereinander angeordnet.
  • Der Isolator 350, der Isolator 352 und der Isolator 354 können jeweils die Funktion der Anpassungsschicht aufweisen, die bei der vorstehenden Ausführungsform beschrieben worden ist.
  • Ferner ist ein Leiter 356 in dem Isolator 350, dem Isolator 352 und dem Isolator 354 ausgebildet. Der Leiter 356 dient als Anschlusspfropfen oder Leitung.
  • Ein Isolator 210, ein Isolator 212, der Isolator 214 und ein Isolator 216 sind der Reihe nach über dem Isolator 354 und dem Leiter 356 angeordnet.
  • Der Isolator 210, der Isolator 212 und der Isolator 214 können jeweils als Anpassungsschicht dienen, die bei der vorstehenden Ausführungsform beschrieben worden ist.
  • Ein Leiter 218, ein Leiter (der Leiter 205), der in dem Transistor 200 enthalten ist, und dergleichen sind in dem Isolator 210, dem Isolator 212, dem Isolator 214 und dem Isolator 216 eingebettet. Es sei angemerkt, dass der Leiter 218 als Anschlusspfropfen oder Leitung dient, der/die elektrisch mit dem Transistor 300 verbunden ist.
  • Der Leiter 112, die Leiter (der Leiter 120 und der Leiter 110), die in dem Kondensator 100 enthalten sind, und dergleichen sind in dem Isolator 114, dem Isolator 140, dem Isolator 130, dem Isolator 150 und dem Isolator 154 eingebettet. Es sei angemerkt, dass der Leiter 112 als Anschlusspfropfen oder Leitung dient, der/die den Kondensator 100, den Transistor 200 oder den Transistor 300 elektrisch mit dem Leiter 153 verbindet, der als Anschluss dient.
  • Der Leiter 153 ist über dem Isolator 154 bereitgestellt, und der Leiter 153 ist mit dem Isolator 156 bedeckt. Der Leiter 153 ist in Kontakt mit der Oberseite des Leiters 112 und dient als Anschluss des Kondensators 100, des Transistors 200 oder des Transistors 300.
  • Beispiele für einen Isolator, der als Zwischenschichtfilm verwendet werden kann, umfassen ein isolierendes Oxid, ein isolierendes Nitrid, ein isolierendes Oxynitrid, ein isolierendes Nitridoxid, ein isolierendes Metalloxid, ein isolierendes Metalloxynitrid und ein isolierendes Metallnitridoxid. Wenn beispielsweise ein Material mit niedriger relativer Permittivität für den Isolator, der als Zwischenschichtfilm dient, verwendet wird, kann die Parasitärkapazität, die zwischen den Leitungen erzeugt wird, verringert werden. Demzufolge wird vorzugsweise ein Material je nach der Funktion des Isolators ausgewählt.
  • Beispielsweise enthalten der Isolator 320, der Isolator 322, der Isolator 326, der Isolator 352, der Isolator 354, der Isolator 212, der Isolator 114, der Isolator 150, der Isolator 156 und dergleichen vorzugsweise einen Isolator mit niedriger relativer Permittivität. Der Isolator enthält vorzugsweise zum Beispiel Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Siliziumoxid, dem Fluor zugesetzt ist, Siliziumoxid, dem Kohlenstoff zugesetzt ist, Siliziumoxid, dem Kohlenstoff und Stickstoff zugesetzt sind, poröses Siliziumoxid, ein Harz oder dergleichen. Alternativ weist der Isolator vorzugsweise eine mehrschichtige Struktur aus einem Harz und Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Siliziumoxid, dem Fluor zugesetzt ist, Siliziumoxid, dem Kohlenstoff zugesetzt ist, Siliziumoxid, dem Kohlenstoff und Stickstoff zugesetzt sind, oder porösem Siliziumoxid auf. Wenn Siliziumoxid und Siliziumoxynitrid, welche thermisch stabil sind, mit einem Harz kombiniert werden, kann die mehrschichtige Struktur eine thermische Stabilität und eine niedrige relative Permittivität aufweisen. Beispiele für das Harz umfassen Polyester, Polyolefin, Polyamid (z. B. Nylon und Aramid), Polyimid, Polycarbonat und Acryl.
  • Ein Isolator, der über oder unter dem Leiter 152 oder dem Leiter 153 bereitgestellt wird, weist einen spezifischen Widerstand von höher als oder gleich 1,0 × 1012 Ωcm und niedriger als oder gleich 1,0 × 1015 Ωcm, bevorzugt höher als oder gleich 5,0 × 1012 Ωcm und niedriger als oder gleich 1,0 × 1014 Ωcm, bevorzugter höher als oder gleich 1,0 × 1013 Ωcm und niedriger als oder gleich 5,0 × 1013 Ωcm auf. Der Isolator, der über oder unter dem Leiter 152 oder dem Leiter 153 bereitgestellt wird, weist vorzugsweise einen spezifischen Widerstand in dem vorstehenden Bereich auf, da Ladungen, die zwischen dem Transistor 200, dem Transistor 300, dem Kondensator 100 und Leitungen, wie z. B. dem Leiter 152, akkumuliert werden, verteilt werden und die verschlechterten Eigenschaften oder der elektrostatische Durchbruch des Transistors oder einer Halbleitervorrichtung mit dem Transistor durch die Ladungen unterdrückt werden, während die isolierenden Eigenschaften aufrechterhalten werden. Als derartiger Isolator kann Siliziumnitrid oder Siliziumnitridoxid verwendet werden. Beispielsweise kann der spezifische Widerstand des Isolators 160 oder des Isolators 154 in dem vorstehenden Bereich liegen.
  • Außerdem können dann, wenn der Transistor mit einem Oxidhalbleiter von einem Isolator mit einer Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasserstoff, und Sauerstoff umschlossen ist, die elektrischen Eigenschaften des Transistors stabilisiert werden. Daher wird ein Isolator, der eine Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasserstoff, und Sauerstoff aufweist, vorzugsweise für den Isolator 324, den Isolator 350, den Isolator 210 und dergleichen verwendet.
  • Als Isolator mit einer Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasserstoff, und Sauerstoff kann beispielsweise eine Einzelschicht oder eine Schichtanordnung aus einem Isolator, der Bor, Kohlenstoff, Stickstoff, Sauerstoff, Fluor, Magnesium, Aluminium, Silizium, Phosphor, Chlor, Argon, Gallium, Germanium, Yttrium, Zirconium, Lanthan, Neodym, Hafnium oder Tantal enthält, verwendet werden. Als Isolator mit einer Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasserstoff, und Sauerstoff kann insbesondere ein Metalloxid, wie z. B. Aluminiumoxid, Magnesiumoxid, Galliumoxid, Germaniumoxid, Yttriumoxid, Zirconiumoxid, Lanthanoxid, Neodymoxid, Hafniumoxid oder Tantaloxid, Siliziumnitridoxid, Siliziumnitrid oder dergleichen verwendet werden.
  • Für die Leiter, die als Leitung oder Anschlusspfropfen verwendet werden können, kann ein Material, das eine oder mehrere Art/en von Metallelementen enthält, die aus Aluminium, Chrom, Kupfer, Silber, Gold, Platin, Tantal, Nickel, Titan, Molybdän, Wolfram, Hafnium, Vanadium, Niob, Mangan, Magnesium, Zirconium, Beryllium, Indium, Ruthenium und dergleichen ausgewählt werden, verwendet werden. Alternativ kann ein Halbleiter mit hoher elektrischer Leitfähigkeit, typischerweise polykristallines Silizium, das ein Verunreinigungselement, wie z. B. Phosphor, enthält, oder ein Silizid, wie z. B. Nickelsilizid, verwendet werden.
  • Zum Beispiel kann für den Leiter 328, den Leiter 330, den Leiter 356, den Leiter 218, den Leiter 112, den Leiter 152, den Leiter 153 und dergleichen eine Einzelschicht oder eine Schichtanordnung aus einem leitfähigen Material, wie z. B. einem Metallmaterial, einem Legierungsmaterial, einem Metallnitridmaterial und einem Metalloxidmaterial, die unter Verwendung der oben genannten Materialien ausgebildet werden, verwendet werden. Vorzugsweise wird ein hochschmelzendes Material, das sowohl Wärmebeständigkeit als auch Leitfähigkeit aufweist, wie z. B. Wolfram oder Molybdän, verwendet, und Wolfram wird besonders bevorzugt verwendet. Alternativ wird vorzugsweise ein leitfähiges Material mit niedrigem Widerstand, wie z. B. Aluminium oder Kupfer, verwendet. Die Verwendung eines leitfähigen Materials mit niedrigem Widerstand kann den Leitungswiderstand verringern.
  • <Leitung oder Anschlusspfropfen in einer Schicht, in der ein Oxidhalbleiter bereitgestellt wird>
  • Wenn ein Oxidhalbleiter für den Transistor 200 verwendet wird, kann ein Isolator, der einen Bereich mit überschüssigem Sauerstoff umfasst, in der Nähe des Oxidhalbleiters bereitgestellt werden. In diesem Fall wird vorzugsweise ein Isolator mit einer Sperreigenschaft zwischen dem Isolator, der einen Bereich mit überschüssigem Sauerstoff umfasst, und einem Leiter bereitgestellt, der in dem Isolator, der einen Bereich mit überschüssigem Sauerstoff umfasst, bereitgestellt wird.
  • Zum Beispiel wird in 12 der Isolator 247 vorzugsweise zwischen dem Isolator 280 mit überschüssigem Sauerstoff und dem Leiter 248 bereitgestellt. Da der Isolator 247 in Kontakt mit dem Isolator 282 bereitgestellt ist, können der Leiter 248 und der Transistor 200 durch die Isolatoren mit einer Sperreigenschaft abgedichtet werden.
  • Das heißt: Wenn der Isolator 247 bereitgestellt wird, kann verhindert werden, dass der in dem Isolator 280 enthaltene überschüssige Sauerstoff von dem Leiter 248 absorbiert wird. Wenn der Isolator 247 bereitgestellt wird, kann auch verhindert werden, dass Wasserstoff, der eine Verunreinigung ist, durch den Leiter 248 in den Transistor 200 diffundiert.
  • Der Leiter 248 dient als Anschlusspfropfen oder Leitung, der/die elektrisch mit dem Transistor 200 oder dem Transistor 300 verbunden ist.
  • Insbesondere wird der Isolator 247 in Kontakt mit der Seitenfläche der Öffnung, die in dem Isolator 284, dem Isolator 282 und dem Isolator 280 ausgebildet ist, bereitgestellt, und der Leiter 248 ist in Kontakt mit der Seitenfläche des Isolators 247 bereitgestellt. Der Leiter 240 wird mindestens in einem Teil des Unterteils der Öffnung platziert, und der Leiter 248 ist in Kontakt mit dem Leiter 240.
  • Für den Leiter 248 wird vorzugsweise ein leitfähiges Material verwendet, das Wolfram, Kupfer oder Aluminium als Hauptkomponente enthält. Ferner kann der Leiter 248 eine mehrschichtige Struktur aufweisen. Es sei angemerkt, dass, obwohl bei dem Transistor 200 der Leiter 248 eine mehrschichtige Struktur aus zwei Schichten aufweist, die vorliegende Erfindung nicht auf diese Struktur beschränkt ist. Beispielsweise kann der Leiter 248 mit einer einschichtigen Struktur oder einer mehrschichtigen Struktur aus drei oder mehr Schichten bereitgestellt werden.
  • In dem Fall, in dem der Leiter 248 eine mehrschichtige Struktur aufweist, wird vorzugsweise ein leitfähiges Material mit einer Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasser und Wasserstoff, für einen Leiter verwendet, der in Kontakt mit dem Leiter 240 ist und über den Isolator 247 in Kontakt mit dem Isolator 280, dem Isolator 282 und dem Isolator 284 ist. Beispielsweise wird vorzugsweise Tantal, Tantalnitrid, Titan, Titannitrid, Ruthenium, Rutheniumoxid oder dergleichen verwendet. Das leitfähige Material mit einer Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasser und Wasserstoff, kann eine Einzelschicht oder eine Schichtanordnung sein. Die Verwendung des leitfähigen Materials kann verhindern, dass dem Isolator 280 zugesetzter Sauerstoff von dem Leiter 248 absorbiert wird. Ferner kann verhindert werden, dass Verunreinigungen, wie z. B. Wasser und Wasserstoff, die in einer Schicht oberhalb des Isolators 284 enthalten sind, durch den Leiter 248 in das Oxid 230 diffundieren.
  • Ein Isolator, der als Isolator 214 oder dergleichen verwendet werden kann, kann beispielsweise als Isolator 247 verwendet werden. Der Isolator 247 kann verhindern, dass Verunreinigungen, wie z. B. Wasser und Wasserstoff, die in dem Isolator 280 und dergleichen enthalten sind, durch den Leiter 248 in das Oxid 230 diffundieren. Weiterhin kann verhindert werden, dass in dem Isolator 280 enthaltener Sauerstoff von dem Leiter 248 absorbiert wird.
  • Obwohl nicht dargestellt, kann der Leiter 152, der als Leitung dient, in Kontakt mit der Oberseite des Leiters 248 bereitgestellt werden. Für den als Leitung dienenden Leiter wird vorzugsweise ein leitfähiges Material verwendet, das Wolfram, Kupfer oder Aluminium als Hauptkomponente enthält. Der Leiter kann eine mehrschichtige Struktur aufweisen; beispielsweise kann er eine Schichtanordnung aus Titan oder Titannitrid und dem vorstehenden leitfähigen Material sein. Es sei angemerkt, dass der Leiter derart ausgebildet werden kann, dass er in einer Öffnung, die in einem Isolator bereitgestellt ist, eingebettet ist.
  • Das vorstehende ist die Beschreibung des Strukturbeispiels. Mit dieser Struktur kann eine Halbleitervorrichtung, die einen Transistor mit einem Oxidhalbleiter beinhaltet, miniaturisiert oder in hohem Mäße integriert werden. Ferner kann eine Änderung der elektrischen Eigenschaften unterdrückt werden und es kann die Zuverlässigkeit einer Halbleitervorrichtung verbessert werden, die einen Transistor mit einem Oxidhalbleiter beinhaltet. Ferner kann ein Transistor, der einen Oxidhalbleiter enthält und einen hohen Durchlassstrom aufweist, bereitgestellt werden. Ferner kann ein Transistor, der einen Oxidhalbleiter enthält und einen niedrigen Sperrstrom aufweist, bereitgestellt werden. Ferner kann eine Halbleitervorrichtung mit niedrigem Stromverbrauch bereitgestellt werden.
  • [Speichervorrichtung 2]
  • 13 stellt ein Beispiel für eine Halbleitervorrichtung (Speichervorrichtung) dar, bei der die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung verwendet wird. Die in 13 dargestellte Halbleitervorrichtung beinhaltet, wie die in 12 dargestellte Halbleitervorrichtung, den Transistor 200, den Transistor 300 und den Kondensator 100. Die in 13 dargestellte Halbleitervorrichtung unterscheidet sich von der in 12 dargestellten Halbleitervorrichtung dadurch, dass der Kondensator 100 ein Planarkondensator ist und der Transistor 200 elektrisch mit dem Transistor 300 verbunden ist.
  • Bei der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung wird der Transistor 200 oberhalb des Transistors 300 bereitgestellt, und der Kondensator 100 wird oberhalb des Transistors 300 und des Transistors 200 bereitgestellt. Mindestens ein Teil des Kondensators 100 oder des Transistors 300 überlappt sich vorzugsweise mit dem Transistor 200. Daher kann die Fläche, die in der Draufsicht von dem Kondensator 100, dem Transistor 200 und dem Transistor 300 eingenommen wird, verringert werden; folglich kann die Halbleitervorrichtung dieser Ausführungsform miniaturisiert oder in hohem Mäße integriert werden.
  • Es sei angemerkt, dass als Transistoren 200 und 300 die vorstehenden Transistoren 200 und 300 verwendet werden können. Daher kann bezüglich des Transistors 200, des Transistors 300 und der Schichten mit den Transistoren 200 und 300 auf die vorstehende Beschreibung Bezug genommen werden.
  • In der in 13 dargestellten Halbleitervorrichtung ist eine Leitung 2001 elektrisch mit einer Source des Transistors 300 verbunden, und eine Leitung 2002 ist elektrisch mit einem Drain des Transistors 300 verbunden. Eine Leitung 2003 ist elektrisch mit einem Anschluss von Source und Drain des Transistors 200 verbunden. Eine Leitung 2004 ist elektrisch mit dem ersten Gate des Transistors 200 verbunden. Eine Leitung 2006 ist elektrisch mit dem zweiten Gate des Transistors 200 verbunden. Das Gate des Transistors 300 und der andere Anschluss von Source und Drain des Transistors 200 sind elektrisch mit einer Elektrode des Kondensators 100 verbunden. Eine Leitung 2005 ist elektrisch mit der anderen Elektrode des Kondensators 100 verbunden. Es sei angemerkt, dass nachstehend ein Knoten, bei dem das Gate des Transistors 300, der andere Anschluss von Source und Drain des Transistors 200 und die Elektrode des Kondensators 100 verbunden sind, in einigen Fällen als Knoten FG bezeichnet wird.
  • Die in 13 dargestellte Halbleitervorrichtung weist ein Merkmal auf, dass das Potential des Gates des Transistors 300 (des Knotens FG) durch Schaltung des Transistors 200 gehalten werden kann, und somit können Daten geschrieben, gehalten und gelesen werden.
  • Indem die in 13 dargestellten Halbleitervorrichtungen in einer Matrix angeordnet werden, kann ein Speicherzellenarray gebildet werden.
  • Die Schicht mit dem Transistor 300 weist die gleiche Struktur wie diejenige in der in 12 dargestellten Halbleitervorrichtung auf; somit kann bezüglich der Struktur unterhalb des Isolators 354 auf die vorstehende Beschreibung Bezug genommen werden.
  • Der Isolator 210, der Isolator 212, der Isolator 214 und der Isolator 216 werden über dem Isolator 354 bereitgestellt. Wie im Falle des Isolators 350 oder dergleichen kann ein Isolator, der eine Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasserstoff, und Sauerstoff aufweist, für den Isolator 210 verwendet werden.
  • Der Leiter 218 wird in dem Isolator 210, dem Isolator 212, dem Isolator 214 und dem Isolator 216 eingebettet. Der Leiter 218 dient als Anschlusspfropf oder Leitung, der/die elektrisch mit dem Kondensator 100, dem Transistor 200 oder dem Transistor 300 verbunden ist. Beispielsweise ist der Leiter 218 elektrisch mit dem Leiter 316, der als Gate-Elektrode des Transistors 300 dient, verbunden.
  • Der Leiter 248 dient als Anschlusspfropfen oder Leitung, der/die elektrisch mit dem Transistor 200 oder dem Transistor 300 verbunden ist. Beispielsweise ist der Leiter 248, der als anderer Anschluss von Source und Drain des Transistors 200 dient, über den Leiter 248 elektrisch mit dem Leiter 110, der als eine Elektrode des Kondensators 100 dient, verbunden.
  • Der Planarkondensator 100 wird oberhalb des Transistors 200 bereitgestellt. Der Kondensator 100 beinhaltet den Leiter 110, der als erste Elektrode dient, den Leiter 120, der als zweite Elektrode dient, und den Isolator 130, der als Dielektrikum dient. Es sei angemerkt, dass als Leiter 110, Leiter 120 und Isolator 130 diejenigen, die bei der vorstehenden [Speichervorrichtung 1] beschrieben worden sind, verwendet werden können.
  • Der Leiter 153 und der Leiter 110 werden in Kontakt mit der Oberseite des Leiters 248 bereitgestellt. Der Leiter 153 ist in Kontakt mit der Oberseite des Leiters 248 und dient als Anschluss des Transistors 200 oder des Transistors 300.
  • Der Leiter 153 und der Leiter 110 sind mit dem Isolator 130 bedeckt, und der Leiter 120 ist derart bereitgestellt, dass er sich mit dem Leiter 110 überlappt, wobei der Isolator 130 dazwischen angeordnet ist. Der Isolator 114 ist über dem Leiter 120 und dem Isolator 130 bereitgestellt.
  • 13 stellt ein Beispiel dar, in dem als Kondensator 100 ein Planarkondensator verwendet wird; jedoch ist die Halbleitervorrichtung dieser Ausführungsform nicht darauf beschränkt. Beispielsweise kann als Kondensator 100 ein in 12 dargestellter Zylinderkondensator 100 verwendet werden.
  • [Speichervorrichtung 3]
  • 14 stellt ein Beispiel für eine Speichervorrichtung dar, bei der die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung verwendet wird. Die in 14 dargestellte Speichervorrichtung beinhaltet einen Transistor 400 zusätzlich zu der in 13 dargestellten Halbleitervorrichtung, die den Transistor 200, den Transistor 300 und den Kondensator 100 beinhaltet.
  • Der Transistor 400 kann eine zweite Gate-Spannung des Transistors 200 steuern. Beispielsweise sind ein erstes Gate und ein zweites Gate des Transistors 400, wie bei einer Diode, mit seiner Source verbunden, und die Source des Transistors 400 ist mit dem zweiten Gate des Transistors 200 verbunden. Wenn ein negatives Potential des zweiten Gates des Transistors 200 bei dieser Struktur gehalten wird, liegen eine erste Gate-Source-Spannung und eine zweite Gate-Source-Spannung des Transistors 400 bei 0 V. Bei dem Transistor 400 ist ein Drain-Strom zu dem Zeitpunkt, zu dem die zweite Gate-Spannung und eine erste Gate-Spannung bei 0 V liegen, äußerst niedrig; daher kann das negative Potential des zweiten Gates des Transistors 200 für eine lange Zeit auch ohne Stromversorgung zu dem Transistor 200 und dem Transistor 400 gehalten werden. Demzufolge kann die Speichervorrichtung, die den Transistor 200 und den Transistor 400 beinhaltet, gespeicherte Daten für eine lange Zeit halten.
  • In 14 ist die Leitung 1001 elektrisch mit der Source des Transistors 300 verbunden. Die Leitung 1002 ist elektrisch mit dem Drain des Transistors 300 verbunden. Die Leitung 1003 ist elektrisch mit einem Anschluss von Source und Drain des Transistors 200 verbunden. Die Leitung 1004 ist elektrisch mit dem Gate des Transistors 200 verbunden. Die Leitung 1006 ist elektrisch mit einem zweiten Gate (Rückgate) des Transistors 200 verbunden. Ein Gate des Transistors 300 und der andere Anschluss von Source und Drain des Transistors 200 sind elektrisch mit einer Elektrode des Kondensators 100 verbunden. Die Leitung 1005 ist elektrisch mit der anderen Elektrode des Kondensators 100 verbunden. Die Leitung 1007 ist elektrisch mit der Source des Transistors 400 verbunden. Eine Leitung 1008 ist elektrisch mit einem Gate des Transistors 400 verbunden. Eine Leitung 1009 ist elektrisch mit einem zweiten Gate (Rückgate) des Transistors 400 verbunden. Eine Leitung 1010 ist elektrisch mit dem Drain des Transistors 400 verbunden. Die Leitung 1006, die Leitung 1007, die Leitung 1008 und die Leitung 1009 sind elektrisch miteinander verbunden.
  • Die in 14 dargestellten Speichervorrichtungen sind wie die in 12 und 13 dargestellten Speichervorrichtungen in einer Matrix angeordnet, wodurch ein Speicherzellenarray gebildet werden kann. Es sei angemerkt, dass ein einzelner Transistor 400 zweite Gate-Spannungen einer Vielzahl von Transistoren 200 steuern kann. Aus diesem Grund kann die Anzahl von Transistoren 400 kleiner sein als die Anzahl von Transistoren 200.
  • <Transistor 400>
  • Der Transistor 400 und der Transistor 200 werden in derselben Schicht ausgebildet und können daher parallel hergestellt werden. Der Transistor 400 beinhaltet einen Leiter 460 (einen Leiter 460a und einen Leiter 460b), der als erste Gate-Elektrode dient, einen Leiter 405, der als zweite Gate-Elektrode dient, den Isolator 222, den Isolator 224 und einen Isolator 450, welche als Gate-Isolierschicht dienen, ein Oxid 430c, das einen Bereich umfasst, in dem ein Kanal gebildet wird, einen Leiter 440a, ein Oxid 431 a und ein Oxid 431 b, welche als ein Anschluss von Source und Drain dienen, einen Leiter 440b, ein Oxid 432a und ein Oxid 432b, welche als anderer Anschluss von Source und Drain dienen, sowie einen Isolator 445a und einen Isolator 445b, die als Sperrschicht dienen.
  • In dem Transistor 400 befindet sich der Leiter 405 in der gleichen Schicht wie der Leiter 205. Das Oxid 431a und das Oxid 432a befinden sich in der gleichen Schicht wie das Oxid 230a, und das Oxid 431b und das Oxid 432b befinden sich in der gleichen Schicht wie das Oxid 230b. Der Leiter 440 (der Leiter 440a und der Leiter 440b) befindet sich in der gleichen Schicht wie der Leiter 240. Der Isolator 445 (der Isolator 445a und der Isolator 445b) befindet sich in der gleichen Schicht wie der Isolator 245. Das Oxid 430c befindet sich in der gleichen Schicht wie das Oxid 230c. Der Isolator 450 befindet sich in der gleichen Schicht wie der Isolator 250. Der Leiter 460 befindet sich in der gleichen Schicht wie der Leiter 260.
  • Es sei angemerkt, dass die Strukturteile in derselben Schicht zur gleichen Zeit ausgebildet werden können. Zum Beispiel kann das Oxid 430c ausgebildet werden, indem ein Oxidfilm, der zu dem Oxid 230c wird, verarbeitet wird.
  • In dem als Aktivschicht des Transistors 400 dienenden Oxid 430c sind, wie in dem Oxid 230 oder dergleichen, Sauerstofffehlstellen und Verunreinigungen, wie z. B. Wasserstoff und Wasser, verringert. Daher kann die Schwellenspannung des Transistors 400 höher als 0 V sein, der Sperrstrom kann verringert werden, und der Drain-Strom bei der zweiten Gate-Spannung und der ersten Gate-Spannung von 0 V kann äußerst niedrig sein.
  • Diese Ausführungsform kann in einer geeigneten Kombination mit einer der bei den anderen Ausführungsformen, dem Beispiel und dergleichen beschriebenen Strukturen implementiert werden.
  • (Ausführungsform 4)
  • Bei dieser Ausführungsform wird eine Speichervorrichtung einer Ausführungsform der vorliegenden Erfindung, die einen Transistor, der ein Oxid als Halbleiter verwendet (nachstehend in einigen Fällen als OS-Transistor bezeichnet), und einen Kondensator beinhaltet (nachstehend in einigen Fällen als OS-Speichervorrichtung bezeichnet), anhand von 15 und 16 beschrieben. Es handelt sich bei der OS-Speichervorrichtung um eine Speichervorrichtung, die mindestens einen Kondensator und einen OS-Transistor beinhaltet, der das Laden und Entladen des Kondensators steuert. Die OS-Speichervorrichtung weist ausgezeichnete Halteeigenschaften auf, da der Sperrstrom des OS-Transistors sehr niedrig ist, wodurch sie als nichtflüchtiger Speicher dienen kann.
  • <Strukturbeispiel der Speichervorrichtung>
  • 15A stellt ein Beispiel für die Struktur der OS-Speichervorrichtung dar. Eine Speichervorrichtung 1400 beinhaltet eine Peripherieschaltung 1411 und ein Speicherzellenarray 1470. Die Peripherieschaltung 1411 beinhaltet eine Zeilenschaltung 1420, eine Spaltenschaltung 1430, eine Ausgabeschaltung 1440 und eine Steuerlogikschaltung 1460.
  • Die Spaltenschaltung 1430 beinhaltet beispielsweise einen Spaltendecoder, eine Vorladeschaltung, einen Leseverstärker, eine Schreibschaltung und dergleichen. Die Vorladeschaltung weist eine Funktion zum Vorladen von Leitungen auf. Der Leseverstärker weist eine Funktion zum Verstärken eines Datensignals, das von einer Speicherzelle gelesen wird, auf. Die oben erwähnten Leitungen sind mit Speicherzellen verbunden, die in dem Speicherzellenarray 1470 enthalten sind, und werden später ausführlich beschrieben. Das verstärkte Datensignal wird als Datensignal RDATA über die Ausgabeschaltung 1440 zur Außenseite der Speichervorrichtung 1400 ausgegeben. Die Zeilenschaltung 1420 beinhaltet beispielsweise einen Zeilendecoder, eine Wortleitungstreiberschaltung und dergleichen und kann eine Zeile, auf die zugegriffen werden soll, auswählen.
  • Als Versorgungsspannungen von außen werden der Speichervorrichtung 1400 eine niedrige Versorgungsspannung (VSS), eine hohe Versorgungsspannung (VDD) für die Peripherieschaltung 1411 und eine hohe Versorgungsspannung (VIL) für das Speicherzellenarray 1470 zugeführt. Steuersignale (CE, WE, RE), ein Adressensignal ADDR und ein Datensignal WDATA werden von außen in die Speichervorrichtung 1400 eingegeben. Das Adressensignal ADDR wird in den Zeilendecoder und den Spaltendecoder eingegeben, und das Datensignal WDATA wird in die Schreibschaltung eingegeben.
  • Die Steuerlogikschaltung 1460 verarbeitet die von außen eingegebenen Steuersignale (CE, WE, RE) und erzeugt Steuersignale für den Zeilendecoder und den Spaltendecoder. CE ist ein Chip-Freigabesignal, WE ist ein Schreibfreigabesignal und RE ist ein Lesefreigabesignal. Signale, die durch die Steuerlogikschaltung 1460 verarbeitet werden, sind nicht darauf beschränkt, und andere Steuersignale können nach Bedarf eingegeben werden.
  • Das Speicherzellenarray 1470 umfasst eine Vielzahl von in einer Matrix angeordneten Speicherzellen MC und eine Vielzahl von Leitungen. Die Anzahl von Leitungen, die das Speicherzellenarray 1470 und die Zeilenschaltung 1420 verbinden, wird entsprechend der Struktur der Speicherzelle MC, der Anzahl von Speicherzellen MC, die in einer Spalte angeordnet sind, und dergleichen bestimmt. Die Anzahl von Leitungen, die das Speicherzellenarray 1470 und die Spaltenschaltung 1430 verbinden, wird entsprechend der Struktur der Speicherzelle MC, der Anzahl von Speicherzellen MC, die in einer Zeile angeordnet sind, und dergleichen bestimmt.
  • Es sei angemerkt, dass 15A ein Beispiel darstellt, in dem die Peripherieschaltung 1411 und das Speicherzellenarray 1470 auf derselben Ebene ausgebildet werden; diese Ausführungsform ist jedoch nicht darauf beschränkt. Beispielsweise kann, wie in 15B dargestellt, das Speicherzellenarray 1470 über einem Teil der Peripherieschaltung 1411 derart bereitgestellt werden, dass es sich mit der Peripherieschaltung 1411 überlappt. Beispielsweise kann ein Leseverstärker unterhalb des Speicherzellenarrays 1470 derart bereitgestellt werden, dass er sich mit dem Speicherzellenarray 1470 überlappt.
  • 16 stellt Strukturbeispiele einer Speicherzelle dar, die als Speicherzelle MC verwendet werden kann.
  • [DOSRAM]
  • 16A bis 16C stellen jeweils ein Schaltungskonfigurationsbeispiel einer Speicherzelle eines DRAM dar. In dieser Beschreibung und dergleichen wird in einigen Fällen ein DRAM, in dem eine Speicherzelle, die einen OS-Transistor und einen Kondensator beinhaltet, verwendet wird, als DOSRAM (Dynamic Oxide Semiconductor Random Access Memory) bezeichnet. Eine Speicherzelle 1471, die in 16A dargestellt wird, beinhaltet einen Transistor M1 und einen Kondensator CA. Es sei angemerkt, dass der Transistor M1 ein Gate (in einigen Fällen als Frontgate bezeichnet) und ein Rückgate beinhaltet.
  • Ein erster Anschluss des Transistors M1 ist mit einem ersten Anschluss des Kondensators CA verbunden. Ein zweiter Anschluss des Transistors M1 ist mit einer Leitung BIL verbunden. Das Gate des Transistors M1 ist mit einer Leitung WOL verbunden. Das Rückgate des Transistors M1 ist mit einer Leitung BGL verbunden. Ein zweiter Anschluss des Kondensators CA ist mit einer Leitung LL verbunden.
  • Die Leitung BIL dient als Bitleitung, und die Leitung WOL dient als Wortleitung. Die Leitung LL dient als Leitung zum Anlegen eines vorbestimmten Potentials an den zweiten Anschluss des Kondensators CA. Beim Schreiben und Lesen von Daten kann ein Erdpotential oder ein niedriges Potential an die Leitung LL angelegt werden. Die Leitung BGL dient als Leitung zum Anlegen eines Potentials an das Rückgate des Transistors M1. Indem ein beliebiges Potential an die Leitung BGL angelegt wird, kann die Schwellenspannung des Transistors M1 erhöht oder verringert werden.
  • Hier entspricht die in 16A dargestellte Speicherzelle 1471 der in 12 dargestellten Speichervorrichtung. Das heißt, dass der Transistor M1 dem Transistor 200, der Kondensator CA dem Kondensator 100, die Leitung BIL der Leitung 1003, die Leitung WOL der Leitung 1004, die Leitung BGL der Leitung 1006 und die Leitung LL der Leitung 1005 entspricht. Es sei angemerkt, dass der in 12 dargestellte Transistor 300 einem Transistor entspricht, der in der Peripherieschaltung 1411 der Speichervorrichtung 1400 in 15A und 15B bereitgestellt wird.
  • Die Speicherzelle MC ist nicht auf die Speicherzelle 1471 beschränkt, und ihre Schaltungskonfiguration kann geändert werden. Beispielsweise kann die Speicherzelle MC eine Struktur aufweisen, bei der das Rückgate des Transistors M1 nicht mit der Leitung BGL, sondern mit der Leitung WOL verbunden ist, wie bei einer in 16B dargestellten Speicherzelle 1472. Als weiteres Beispiel kann die Speicherzelle MC mit einem Single-Gate-Transistor, d. h. dem Transistor M1 ohne Rückgate, ausgebildet werden, wie bei einer in 16C dargestellten Speicherzelle 1473.
  • In dem Fall, in dem die Halbleitervorrichtung, die bei einer der vorstehenden Ausführungsformen beschrieben worden ist, in der Speicherzelle 1471 und dergleichen verwendet wird, kann der Transistor 200 als Transistor M1 verwendet werden, und der Kondensator 100 kann als Kondensator CA verwendet werden. Indem ein OS-Transistor als Transistor M1 verwendet wird, kann der Transistor M1 einen sehr niedrigen Leckstrom aufweisen. Das heißt, dass geschriebene Daten durch Verwendung des Transistors M1 für eine lange Zeit gehalten werden können, wodurch die Häufigkeit der Aktualisierung der Speicherzelle verringert werden kann. Alternativ kann der Aktualisierungsvorgang der Speicherzelle unnötig werden. Außerdem können, da der Leckstrom sehr niedrig ist, mehrstufige Daten oder analoge Daten in der Speicherzelle 1471, der Speicherzelle 1472 und der Speicherzelle 1473 gehalten werden.
  • In dem DOSRAM wird, wie vorstehend beschrieben, ein Leseverstärker unter dem Speicherzellenarray 1470 derart bereitgestellt, dass er sich mit dem Speicherzellenarray 1470 überlappt; auf diese Weise kann die Bitleitung verkürzt werden. Dadurch wird die Kapazität der Bitleitung verringert, was ermöglicht, dass die Speicherkapazität der Speicherzelle verringert wird.
  • [NOSRAM]
  • 16D bis 16G stellen jeweils ein Schaltungskonfigurationsbeispiel einer Verstärkungszellen-Speicherzelle dar, die zwei Transistoren und einen Kondensator beinhaltet. Eine Speicherzelle 1474, die in 16D dargestellt wird, beinhaltet einen Transistor M2, einen Transistor M3 und einen Kondensator CB. Es sei angemerkt, dass der Transistor M2 ein Frontgate (in einigen Fällen einfach als Gate bezeichnet) und ein Rückgate beinhaltet. In dieser Beschreibung und dergleichen wird in einigen Fällen eine Speichervorrichtung, die eine Verstärkungszellen-Speicherzelle beinhaltet, in der ein OS-Transistor als Transistor M2 verwendet wird, als NOSRAM (Nonvolatile Oxide Semiconductor RAM, nichtflüchtiges Oxidhalbleiter-RAM) bezeichnet.
  • Ein erster Anschluss des Transistors M2 ist mit einem ersten Anschluss des Kondensators CB verbunden. Ein zweiter Anschluss des Transistors M2 ist mit einer Leitung WBL verbunden. Ein Gate des Transistors M2 ist mit der Leitung WOL verbunden. Ein Rückgate des Transistors M2 ist mit der Leitung BGL verbunden. Ein zweiter Anschluss des Kondensators CB ist mit einer Leitung CAL verbunden. Ein erster Anschluss des Transistors M3 ist mit einer Leitung RBL verbunden. Ein zweiter Anschluss des Transistors M3 ist mit einer Leitung SL verbunden. Ein Gate des Transistors M3 ist mit dem ersten Anschluss des Kondensators CB verbunden.
  • Die Leitung WBL dient als Schreib-Bitleitung, die Leitung RBL dient als Lese-Bitleitung und die Leitung WOL dient als Wortleitung. Die Leitung CAL dient als Leitung zum Anlegen eines vorbestimmten Potentials an den zweiten Anschluss des Kondensators CB. Beim Schreiben und Lesen von Daten wird vorzugsweise ein hohes Potential an die Leitung CAL angelegt. Beim Halten von Daten wird vorzugsweise ein niedriges Potential an die Leitung CAL angelegt. Die Leitung BGL dient als Leitung zum Anlegen eines Potentials an das Rückgate des Transistors M2. Indem ein beliebiges Potential an die Leitung BGL angelegt wird, kann die Schwellenspannung des Transistors M2 erhöht oder verringert werden.
  • Hier entspricht die in 16D dargestellte Speicherzelle 1474 der in 13 dargestellten Speichervorrichtung. Das heißt, dass der Transistor M2 dem Transistor 200, der Kondensator CB dem Kondensator 100, der Transistor M3 dem Transistor 300, die Leitung WBL der Leitung 2003, die Leitung WOL der Leitung 2004, die Leitung BGL der Leitung 2006, die Leitung CAL der Leitung 2005, die Leitung RBL der Leitung 2002 und die Leitung SL der Leitung 2001 entspricht.
  • Die Speicherzelle MC ist nicht auf die Speicherzelle 1474 beschränkt, und ihre Schaltungskonfiguration kann nach Bedarf geändert werden. Beispielsweise kann die Speicherzelle MC eine Struktur aufweisen, bei der das Rückgate des Transistors M2 nicht mit der Leitung BGL, sondern mit der Leitung WOL verbunden ist, wie bei einer in 16E dargestellten Speicherzelle 1475. Als weiteres Beispiel kann die Speicherzelle MC mit einem Single-Gate-Transistor, d. h. dem Transistor M2 ohne Rückgate, ausgebildet werden, wie bei einer in 16F dargestellten Speicherzelle 1476. Als weiteres Beispiel kann die Speicherzelle MC eine Struktur aufweisen, bei der die Leitung WBL und die Leitung RBL zu einer Leitung BIL zusammengefasst werden, wie bei einer in 16G dargestellten Speicherzelle 1477.
  • In dem Fall, in dem die Halbleitervorrichtung, die bei einer der vorstehenden Ausführungsformen beschrieben worden ist, in der Speicherzelle 1474 und dergleichen verwendet wird, kann der Transistor 200 als Transistor M2 verwendet werden, kann der Transistor 300 als Transistor M3 verwendet werden und kann der Kondensator 100 als Kondensator CB verwendet werden. Indem ein OS-Transistor als Transistor M2 verwendet wird, kann der Transistor M2 einen sehr niedrigen Leckstrom aufweisen. Folglich können geschriebene Daten durch den Transistor M2 für eine lange Zeit gehalten werden; somit kann die Häufigkeit der Aktualisierung der Speicherzelle verringert werden. Alternativ kann der Aktualisierungsvorgang der Speicherzelle unnötig werden. Außerdem können, da der Leckstrom sehr niedrig ist, mehrstufige Daten oder analoge Daten in der Speicherzelle 1474 gehalten werden. Das Gleiche gilt auch für die Speicherzellen 1475 bis 1477.
  • Es sei angemerkt, dass der Transistor M3 ein Transistor sein kann, der Silizium in seinem Kanalbildungsbereich enthält (im Folgenden in einigen Fällen auch als Si-Transistor bezeichnet). Der Leitfähigkeitstyp des Si-Transistors kann ein n-Kanal-Typ oder ein p-Kanal-Typ sein. Ein Si-Transistor weist in einigen Fällen eine höhere Feldeffektbeweglichkeit auf als ein OS-Transistor. Deshalb kann ein Si-Transistor als Transistor M3 verwendet werden, der als Lesetransistor dient. Ferner kann dann, wenn ein Si-Transistor als Transistor M3 verwendet wird, der Transistor M2 über dem Transistor M3 angeordnet werden, wobei in diesem Fall die Fläche, die von der Speicherzelle eingenommen wird, verringert werden kann und eine hohe Integration der Speichervorrichtung erzielt werden kann.
  • Alternativ kann der Transistor M3 ein OS-Transistor sein. In dem Fall, in dem ein OS-Transistor als Transistor M2 und Transistor M3 verwendet wird, kann das Speicherzellenarray 1470 lediglich unter Verwendung von n-Kanal-Transistoren ausgebildet werden.
  • 16H stellt ein Beispiel für eine Verstärkungszellen-Speicherzelle dar, die drei Transistoren und einen Kondensator beinhaltet. Eine Speicherzelle 1478, die in 16H dargestellt wird, beinhaltet Transistoren M4 bis M6 und einen Kondensator CC. Der Kondensator CC wird nach Bedarf bereitgestellt. Die Speicherzelle 1478 ist elektrisch mit der Leitung BIL, einer Leitung RWL, einer Leitung WWL, der Leitung BGL und einer Leitung GNDL verbunden. Es handelt sich bei der Leitung GNDL um eine Leitung zum Zuführen eines niedrigen Potentials. Es sei angemerkt, dass die Speicherzelle 1478 nicht mit der Leitung BIL, sondern mit der Leitung RBL und der Leitung WBL elektrisch verbunden sein kann.
  • Der Transistor M4 ist ein OS-Transistor mit einem Rückgate, und das Rückgate ist elektrisch mit der Leitung BGL verbunden. Es sei angemerkt, dass das Rückgate und ein Gate des Transistors M4 elektrisch miteinander verbunden sein können. Alternativ kann der Transistor M4 kein Rückgate beinhalten.
  • Es sei angemerkt, dass der Transistor M5 und der Transistor M6 jeweils ein n-Kanal-Si-Transistor oder ein p-Kanal-Si-Transistor sein können. Alternativ können die Transistoren M4 bis M6 OS-Transistoren sein. In diesem Fall kann das Speicherzellenarray 1470 lediglich unter Verwendung von n-Kanal-Transistoren ausgebildet werden.
  • In dem Fall, in dem die Halbleitervorrichtung, die bei einer der vorstehenden Ausführungsformen beschrieben worden ist, in der Speicherzelle 1478 verwendet wird, kann der Transistor 200 als Transistor M4 verwendet werden, kann der Transistor 300 als Transistor M5 und Transistor M6 verwendet werden und kann der Kondensator 100 als Kondensator CC verwendet werden. Indem ein OS-Transistor als Transistor M4 verwendet wird, kann der Transistor M4 einen sehr niedrigen Leckstrom aufweisen.
  • Es sei angemerkt, dass die Strukturen der Peripherieschaltung 1411, des Speicherzellenarrays 1470 und dergleichen, die bei dieser Ausführungsform beschrieben werden, nicht auf das Vorstehende beschränkt sind. Die Anordnung und Funktionen dieser Schaltungen und der Leitungen, Schaltungselemente und dergleichen, die mit den Schaltungen verbunden sind, können nach Bedarf geändert, entfernt oder hinzugefügt werden.
  • Die bei dieser Ausführungsform beschriebene Struktur kann in einer geeigneten Kombination mit einer beliebigen der bei den anderen Ausführungsformen, dem Beispiel und dergleichen beschriebenen Strukturen verwendet werden.
  • (Ausführungsform 5)
  • Bei dieser Ausführungsform wird ein Beispiel für einen Chip 1200, auf dem eine Halbleitervorrichtung der vorliegenden Erfindung montiert ist, anhand von 17 beschrieben. Eine Vielzahl von Schaltungen (Systemen) ist auf dem Chip 1200 montiert. Die Technologie, bei der eine Vielzahl von Schaltungen (Systemen) auf einem Chip integriert ist, wird in einigen Fällen als System-on-Chip (SoC) bezeichnet.
  • Wie in 17A dargestellt, beinhaltet der Chip 1200 eine CPU 1211, eine GPU 1212, einen oder mehrere analoge arithmetische Abschnitte 1213, eine oder mehrere Speichersteuerungen 1214, eine oder mehrere Schnittstellen 1215, eine oder mehrere Netzwerkschaltungen 1216 und dergleichen.
  • Ein Bump (nicht dargestellt) ist auf dem Chip 1200 vorgesehen, und wie in 17B dargestellt, ist der Chip 1200 mit einer ersten Oberfläche einer gedruckten Leiterplatte (printed circuit board, PCB) 1201 verbunden. Eine Vielzahl von Bumps 1202 ist auf der Rückseite der ersten Oberfläche der PCB 1201 vorgesehen, und die PCB 1201 ist mit einer Hauptplatine 1203 verbunden.
  • Speichervorrichtungen, wie z. B. ein DRAM 1221 und ein Flash-Speicher 1222, können bei der Hauptplatine 1203 bereitgestellt werden. Beispielsweise kann ein DOSRAM, das bei der vorstehenden Ausführungsform beschrieben worden ist, als DRAM 1221 verwendet werden. Beispielsweise kann ein NOSRAM, das bei der vorstehenden Ausführungsform beschrieben worden ist, als Flash-Speicher 1222 verwendet werden.
  • Die CPU 1211 umfasst vorzugsweise eine Vielzahl von CPU-Kernen. Die GPU 1212 umfasst vorzugsweise eine Vielzahl von GPU-Kernen. Die CPU 1211 und die GPU 1212 können jeweils einen Speicher zum temporären Speichern von Daten umfassen. Alternativ kann ein gemeinsamer Speicher für die CPU 1211 und die GPU 1212 bei dem Chip 1200 bereitgestellt werden. Als Speicher kann ein NOSRAM oder ein DOSRAM, die vorstehend beschrieben worden sind, verwendet werden. Die GPU 1212 ist zur parallelen Bearbeitung einer großen Menge von Daten geeignet und kann daher für eine Bildverarbeitung und eine Produkt-Summen-Operation verwendet werden. Wenn eine Bildverarbeitungsschaltung oder eine Produkt-Summen-Operations-Schaltung, die einen Oxidhalbleiter der vorliegenden Erfindung beinhaltet, in der GPU 1212 bereitgestellt wird, können eine Bildverarbeitung und eine Produkt-Summen-Operation mit geringem Stromverbrauch ausgeführt werden.
  • Da die CPU 1211 und die GPU 1212 bei dem gleichen Chip bereitgestellt sind, kann eine Leitung zwischen der CPU 1211 und der GPU 1212 verkürzt werden; demzufolge können eine Datenübertragung von der CPU 1211 auf die GPU 1212, eine Datenübertragung zwischen den Speichern, die in der CPU 1211 und der GPU 1212 enthalten sind, und eine Übertragung von Operationsergebnissen von der GPU 1212 auf die CPU 1211 nach der Operation in der GPU 1212 mit hoher Geschwindigkeit durchgeführt werden.
  • Der analoge arithmetische Abschnitt 1213 beinhaltet eine Analog/Digital- (A/D-) Wandlerschaltung und/oder eine Digital/Analog- (D/A-) Wandlerschaltung. In dem analogen arithmetischen Abschnitt 1213 kann ferner die vorstehend beschriebene Produkt-Summen-Operations-Schaltung bereitgestellt werden.
  • Die Speichersteuerung 1214 beinhaltet eine Schaltung, die als Steuerung des DRAM 1221 dient, und eine Schaltung, die als Schnittstelle des Flash-Speichers 1222 dient.
  • Die Schnittstelle 1215 beinhaltet eine Schnittstellenschaltung, die mit einem externen Verbindungsgerät, wie z. B. einer Anzeigevorrichtung, einem Lautsprecher, einem Mikrofon, einer Kamera und einer Steuerung, verbunden ist. Beispiele für die Steuerung umfassen eine Maus, eine Tastatur und einen Gamecontroller. Als derartige Schnittstelle kann ein Universal Serial Bus (USB), ein High-Definition Multimedia Interface (HDMI) (eingetragenes Markenzeichen) oder dergleichen verwendet werden.
  • Die Netzwerkschaltung 1216 umfasst eine Schaltung für das Netzwerk, wie z. B. ein lokales Netzwerk (Local Area Network, LAN). Darüber hinaus kann die Netzwerkschaltung 1216 eine Schaltung für die Netzwerksicherheit umfassen.
  • Bei dem Chip 1200 können die vorstehenden Schaltungen (Systeme) durch den gleichen Herstellungsprozess ausgebildet werden. Folglich ist es selbst dann, wenn die Anzahl von Schaltungen erhöht wird, die für den Chip 1200 erforderlich sind, unnötig, die Anzahl von Schritten im Herstellungsprozess zu erhöhen; somit kann der Chip 1200 mit geringen Kosten hergestellt werden.
  • Die Hauptplatine 1203, die mit der PCB 1201, auf der der Chip 1200, der die GPU 1212 beinhaltet, montiert ist, dem DRAM 1221 und dem Flash-Speicher 1222 bereitgestellt ist, kann als GPU-Modul 1204 bezeichnet werden.
  • Das GPU-Modul 1204 beinhaltet den Chip 1200, bei dem die SoC-Technologie zum Einsatz kommt, und kann daher eine kleine Größe aufweisen. Das GPU-Modul 1204 zeichnet sich durch eine Bildverarbeitung aus, und daher wird es für ein tragbares elektronisches Gerät, wie z. B. ein Smartphone, einen Tablet-Computer, einen Laptop-PC und eine tragbare (mobile) Spielekonsole, vorteilhaft verwendet. Die Produkt-Summen-Operations-Schaltung, in der die GPU 1212 verwendet wird, kann die Operation unter Verwendung eines tiefen neuronalen Netzes (deep neural network, DNN), eines faltenden neuronalen Netzes (convolutional neural network, CNN), eines rekurrenten neuronalen Netzes (RNN), eines Autoencoders, einer tiefen Boltzmann-Maschine (deep Boltzmann machine, DBM), eines Deep Belief Network (DBN) oder dergleichen durchführen; daher kann der Chip 1200 als KI-Chip verwendet werden oder das GPU-Modul 1204 kann als KI-System-Modul verwendet werden.
  • Die bei dieser Ausführungsform beschriebene Struktur kann in einer geeigneten Kombination mit einer beliebigen der bei den anderen Ausführungsformen, dem Beispiel und dergleichen beschriebenen Strukturen verwendet werden.
  • (Ausführungsform 6)
  • Bei dieser Ausführungsform werden Anwendungsbeispiele der Speichervorrichtung mit der bei der vorstehenden Ausführungsform beschriebenen Halbleitervorrichtung beschrieben. Die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung kann beispielsweise auf Speichervorrichtungen von verschiedenen elektronischen Geräten (z. B. Informationsendgeräten, Computern, Smartphones, E-Book-Lesegeräten, Digitalkameras (einschließlich Videokameras), Videoaufzeichnungs-/Wiedergabegeräten und Navigationssystemen) angewendet werden. Hier bezieht sich der Computer nicht nur auf einen Tablet-Computer, einen Laptop und einen Schreibtischcomputer, sondern auch auf einen großen Computer, wie z. B. ein Server-System. Alternativ wird die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung auf Wechseldatenträger wie Speicherkarten (z. B. SD-Karten), USB-Speicher und Solid State Drives (SSD) angewendet. 18 stellt einige Strukturbeispiele von Wechseldatenträgern schematisch dar. Beispielsweise wird die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung zu einem gepackten Speicher-Chip verarbeitet und in einer Vielzahl von Speichervorrichtungen und Wechselspeichern verwendet.
  • 18A ist eine schematische Darstellung eines USB-Speichers. Ein USB-Speicher 1100 beinhaltet ein Gehäuse 1101, eine Kappe 1102, einen USB-Anschluss 1103 und ein Substrat 1104. Das Substrat 1104 ist in dem Gehäuse 1101 untergebracht. Beispielsweise werden ein Speicher-Chip 1105 und ein Steuer-Chip 1106 an dem Substrat 1104 angebracht. Die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung kann in den Speicher-Chip 1105 des Substrats 1104 oder dergleichen integriert werden.
  • 18B ist eine schematische externe Darstellung einer SD-Karte, und 18C ist eine schematische Darstellung, die die Innenstruktur der SD-Karte darstellt. Eine SD-Karte 1110 beinhaltet ein Gehäuse 1111, einen Anschluss 1112 und ein Substrat 1113. Das Substrat 1113 ist in dem Gehäuse 1111 untergebracht. Beispielsweise werden ein Speicher-Chip 1114 und ein Steuer-Chip 1115 an dem Substrat 1113 angebracht. Wenn der Speicher-Chip 1114 auch an der Rückseite des Substrats 1113 bereitgestellt wird, kann die Kapazität der SD-Karte 1110 erhöht werden. Außerdem kann ein drahtloser Chip, der zur drahtlosen Kommunikation geeignet ist, auf dem Substrat 1113 bereitgestellt werden. Mit einem derartigen drahtlosen Chip können Daten per Funkverbindung zwischen einem Host-Gerät und der SD-Karte 1110 aus dem Speicher-Chip 1114 gelesen und in diesen geschrieben werden. Die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung kann in den Speicher-Chip 1114 des Substrats 1113 oder dergleichen integriert werden.
  • 18D ist eine schematische externe Darstellung eines SSD, und 18E ist eine schematische Darstellung, die die Innenstruktur des SSD darstellt. Ein SSD 1150 beinhaltet ein Gehäuse 1151, einen Anschluss 1152 und ein Substrat 1153. Das Substrat 1153 ist in dem Gehäuse 1151 untergebracht. Beispielsweise werden ein Speicher-Chip 1154, ein Speicher-Chip 1155 und ein Steuer-Chip 1156 an dem Substrat 1153 angebracht. Der Speicher-Chip 1155 ist ein Arbeitsspeicher des Steuer-Chips 1156, und es kann z. B. ein DOSRAM-Chip verwendet werden. Wenn der Speicher-Chip 1154 auch an der Rückseite des Substrats 1153 bereitgestellt wird, kann die Kapazität des SSD 1150 erhöht werden. Die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung kann in den Speicher-Chip 1154 des Substrats 1153 oder dergleichen integriert werden.
  • Diese Ausführungsform kann in einer geeigneten Kombination mit einer der bei den anderen Ausführungsformen, dem Beispiel und dergleichen beschriebenen Strukturen implementiert werden.
  • (Ausführungsform 7)
  • Die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung kann für einen Prozessor, wie z. B. eine CPU oder eine GPU, oder einen Chip verwendet werden. 19 stellt spezifische Beispiele für elektronische Geräte dar, die einen Prozessor, wie z. B. eine CPU oder eine GPU, oder einen Chip einer Ausführungsform der vorliegenden Erfindung beinhalten.
  • <Elektronisches Gerät und System>
  • Die GPU oder der Chip einer Ausführungsform der vorliegenden Erfindung kann auf verschiedenen elektronischen Geräten montiert werden. Als Beispiele für elektronische Geräte können elektronische Geräte mit einem relativ großen Bildschirm, wie beispielsweise ein Fernsehgerät, ein Monitor eines Desktop- oder Laptop-Informationsendgeräts, eine Digital Signage und ein großer Spielautomat wie ein Flipperautomat, eine Digitalkamera, eine digitale Videokamera, ein digitaler Fotorahmen, ein E-Book-Lesegerät, ein Mobiltelefon, eine tragbare Spielkonsole, ein tragbares Informationsendgerät und ein Audiowiedergabegerät angegeben werden. Indem die GPU oder der Chip einer Ausführungsform der vorliegenden Erfindung in dem elektronischen Gerät bereitgestellt wird, kann das elektronische Gerät mit einer künstlichen Intelligenz ausgestattet sein.
  • Das elektronische Gerät einer Ausführungsform der vorliegenden Erfindung kann eine Antenne beinhalten. Wenn die Antenne ein Signal empfängt, können ein Bild, Informationen oder dergleichen auf einem Anzeigeabschnitt angezeigt werden. Wenn das elektronische Gerät die Antenne und eine Sekundärbatterie beinhaltet, kann die Antenne für die kontaktlose Energieübertragung verwendet werden.
  • Das elektronische Gerät einer Ausführungsform der vorliegenden Erfindung kann einen Sensor (einen Sensor mit einer Funktion zum Messen von Kraft, Verschiebung, Position, Geschwindigkeit, Beschleunigung, Winkelgeschwindigkeit, Drehzahl, Abstand, Licht, Flüssigkeit, Magnetismus, Temperatur, chemischer Substanz, Ton, Zeit, Härte, elektrischem Feld, elektrischem Strom, elektrischer Spannung, elektrischer Leistung, Strahlung, Durchflussrate, Feuchtigkeit, Steigungsgrad, Schwingung, Geruch oder Infrarotstrahlen) beinhalten.
  • Das elektronische Gerät einer Ausführungsform der vorliegenden Erfindung kann verschiedene Funktionen aufweisen. Beispielsweise kann das elektronische Gerät eine Funktion zum Anzeigen verschiedener Informationen (eines Standbildes, eines bewegten Bildes, eines Textbildes und dergleichen) auf dem Anzeigeabschnitt, eine Touchscreen-Funktion, eine Funktion zum Anzeigen eines Kalenders, des Datums, der Zeit und dergleichen, eine Funktion zum Ausführen diverser Arten von Software (Programmen), eine drahtlose Kommunikationsfunktion und eine Funktion zum Lesen eines Programms oder der Daten, das/die in einem Speichermedium gespeichert ist/sind, aufweisen. 19 stellt Beispiele für elektronische Geräte dar.
  • [Informationsendgerät]
  • 19A stellt ein Mobiltelefon (Smartphone) dar, das eine Art von Informationsendgerät ist. Ein Informationsendgerät 5100 beinhaltet ein Gehäuse 5101 und einen Anzeigeabschnitt 5102. Ein Touchscreen wird als Eingabeschnittstelle in dem Anzeigeabschnitt 5102 bereitgestellt, und Knöpfe werden in dem Gehäuse 5101 bereitgestellt.
  • Das Informationsendgerät 5100 kann unter Verwendung des Chips einer Ausführungsform der vorliegenden Erfindung eine Applikation, bei der die künstliche Intelligenz genutzt wird, ausführen. Beispiele für die Applikation, bei der die künstliche Intelligenz genutzt wird, umfassen eine Applikation, die das Gespräch erkennt und den Inhalt des Gesprächs an dem Anzeigeabschnitt 5102 anzeigt, eine Applikation, die einen Text, eine Figur oder dergleichen, welche ein Benutzer in den Touchscreen des Anzeigeabschnitts 5102 eingibt, erkennt und sie an dem Anzeigeabschnitt 5102 anzeigt, und eine Applikation, die eine biometrische Identifizierung mittels Fingerabdrücke oder Stimmabdrücke ausführt.
  • 19B stellt ein Laptop-Informationsendgerät 5200 dar. Das Laptop-Informationsendgerät 5200 beinhaltet einen Hauptteil 5201 des Informationsendgeräts, einen Anzeigeabschnitt 5202 und eine Tastatur 5203.
  • Das Laptop-Informationsendgerät 5200 kann unter Verwendung des Chips einer Ausführungsform der vorliegenden Erfindung, auf ähnliche Weise wie das vorstehend beschriebene Informationsendgerät 5100, eine Applikation, bei der die künstliche Intelligenz genutzt wird, ausführen. Beispiele für die Applikation, bei der die künstliche Intelligenz genutzt wird, umfassen eine Software zur Design-Unterstützung, eine Software zur Textkorrektur und eine Software zur automatischen Menügenerierung. Unter Verwendung des Laptop-Informationsendgeräts 5200 kann eine neuartige künstliche Intelligenz entwickelt werden.
  • Im Obigen stellen 19A und 19B als Beispiele für das elektronische Gerät das Smartphone bzw. das Laptop-Informationsendgerät dar; jedoch können andere Informationsendgeräte als ein Smartphone und ein Laptop-Informationsendgerät verwendet werden. Beispiele für andere Informationsendgeräte als ein Smartphone und ein Laptop-Informationsendgerät sind ein persönlicher digitaler Assistent (PDA), ein Desktop-Informationsendgerät und eine Workstation.
  • [Spielkonsole]
  • 19C stellt eine tragbare Spielkonsole 5300 dar, die ein Beispiel für eine Spielkonsole ist. Die tragbare Spielkonsole 5300 beinhaltet ein Gehäuse 5301, ein Gehäuse 5302, ein Gehäuse 5303, einen Anzeigeabschnitt 5304, einen Anschluss 5305, eine Bedientaste 5306 und dergleichen. Das Gehäuse 5302 und das Gehäuse 5303 können von dem Gehäuse 5301 abgetrennt werden. Indem der Anschluss 5305, der in dem Gehäuse 5301 bereitgestellt wird, an einem anderen Gehäuse (nicht dargestellt) angebracht wird, können Bilder, die an den Anzeigeabschnitt 5304 ausgegeben werden, an ein anderes Videogerät (nicht dargestellt) ausgegeben werden. Das Gehäuse 5302 und das Gehäuse 5303 können dabei jeweils als Betriebsabschnitt dienen. Dadurch kann eine Vielzahl von Spielern gleichzeitig ein Spiel genießen. Der bei der vorstehenden Ausführungsform beschriebene Chip kann in einen Chip oder dergleichen, der an einem Substrat jedes des Gehäuses 5301, des Gehäuses 5302 und des Gehäuses 5303 bereitgestellt wird, integriert werden.
  • 19D stellt eine stationäre Spielkonsole 5400 dar, die ein Beispiel für eine Spielkonsole ist. Die stationäre Spielkonsole 5400 ist drahtlos oder nicht drahtlos mit einer Steuerung 5402 verbunden.
  • Unter Verwendung der GPU oder des Chips einer Ausführungsform der vorliegenden Erfindung bei einer Spielkonsole, wie z. B. der tragbaren Spielkonsole 5300 oder der stationären Spielkonsole 5400, kann eine Spielkonsole mit geringem Stromverbrauch erzielt werden. Der geringe Stromverbrauch ermöglicht eine Verringerung der Wärmeerzeugung von der Schaltung, wodurch der Einfluss der Wärmeerzeugung auf die Schaltung, die Peripherieschaltung und das Modul verringert werden kann.
  • Wenn die GPU oder der Chip einer Ausführungsform der vorliegenden Erfindung in der tragbaren Spielkonsole 5300 verwendet wird, kann außerdem die tragbare Spielkonsole 5300 mit künstlicher Intelligenz erhalten werden.
  • Im Allgemeinen werden das Fortschreiten eines Spiels, die Worte und Taten von Spielfiguren und die Darstellung eines Phänomens und dergleichen in dem Spiel durch das Programm des Spiels bestimmt; jedoch ermöglicht die Verwendung einer künstlichen Intelligenz bei der tragbaren Spielkonsole 5300 die Darstellung, die nicht durch das Spielprogramm beschränkt wird. So können beispielsweise Darstellungen, wie z. B. vom Spieler gestellte Fragen, der Spielverlauf, die Zeit und die Worte und Taten von Spielfiguren, geändert werden.
  • Wenn ein Spiel, das eine Vielzahl von Spielern benötigt, bei der tragbaren Spielkonsole 5300 gespielt wird, kann die künstliche Intelligenz einen virtuellen Spieler bilden; daher kann das Spiel allein gespielt werden, wenn der Spieler, der von der künstlichen Intelligenz gebildet wird, als Gegner verwendet wird.
  • Obwohl 19C und 19D die tragbare Spielkonsole bzw. die stationäre Spielkonsole als Beispiele für die Spielkonsole darstellen, ist die Spielkonsole, bei der die GPU oder der Chip einer Ausführungsform der vorliegenden Erfindung verwendet wird, nicht darauf beschränkt. Beispiele für die Spielkonsole, bei der die GPU oder der Chip einer Ausführungsform der vorliegenden Erfindung verwendet wird, umfassen eine in Unterhaltungseinrichtungen (wie z. B. einer Spielhalle und einem Vergnügungspark) installierte Arcade-Spielmaschine und eine in Sportanlagen installierte Wurfmaschine für Schlagtraining.
  • [Großer Computer]
  • Die GPU oder der Chip einer Ausführungsform der vorliegenden Erfindung kann bei einem großen Computer verwendet werden.
  • 19E stellt einen Supercomputer 5500 dar, der ein Beispiel für einen großen Computer ist. 19F stellt einen Rackmount-Computer 5502 dar, der in dem Supercomputer 5500 enthalten ist.
  • Der Supercomputer 5500 beinhaltet ein Gestell 5501 und eine Vielzahl von Rackmount-Computern 5502. Die Vielzahl von Computern 5502 ist in dem Gestell 5501 untergebracht. Der Computer 5502 beinhaltet eine Vielzahl von Substraten 5504, und die GPU oder der Chip, die/der bei der vorstehenden Ausführungsform beschrieben worden ist, wird an dem Substrat montiert.
  • Der Supercomputer 5500 ist ein großer Computer, der hauptsächlich für wissenschaftliche Berechnungen verwendet wird. Bei wissenschaftlichen Berechnungen muss eine große Menge an arithmetischen Verarbeitungen mit hoher Geschwindigkeit durchgeführt werden, so dass der Stromverbrauch hoch ist und der Chip eine große Menge an Wärme erzeugt. Indem die GPU oder der Chip einer Ausführungsform der vorliegenden Erfindung für den Supercomputer 5500 verwendet wird, kann ein Supercomputer mit geringem Stromverbrauch erzielt werden. Der geringe Stromverbrauch ermöglicht eine Verringerung der Wärmeerzeugung von der Schaltung, wodurch der Einfluss der Wärmeerzeugung auf die Schaltung, die Peripherieschaltung und das Modul verringert werden kann.
  • Obwohl 19E und 19F einen Supercomputer als Beispiel für einen großen Computer darstellen, ist ein großer Computer, bei dem die GPU oder der Chip einer Ausführungsform der vorliegenden Erfindung verwendet wird, nicht darauf beschränkt. Beispiele für einen großen Computer, bei dem die GPU oder der Chip einer Ausführungsform der vorliegenden Erfindung verwendet wird, umfassen einen Computer, der Dienstleistung bereitstellt (Server), und einen großen Universalcompuer (Mainframe).
  • [Beweglicher Gegenstand]
  • Die GPU oder der Chip einer Ausführungsform der vorliegenden Erfindung kann in einem Auto, d. h. einem beweglichen Gegenstand, und um einen Fahrersitz im Auto herum verwendet werden.
  • 19G stellt eine Frontscheibe und ihre Umgebung innerhalb eines Autos dar, das ein Beispiel für einen beweglichen Gegenstand ist. 19G stellt ein Anzeigefeld 5701, ein Anzeigefeld 5702 und ein Anzeigefeld 5703, welche an einem Armaturenbrett angebracht sind, sowie ein Anzeigefeld 5704 dar, das an einer Säule angebracht ist.
  • Die Anzeigefelder 5701 bis 5703 können verschiedene Informationen bereitstellen, indem ein Geschwindigkeitsmesser, ein Tachometer, ein Kilometerstand, eine Tankanzeige, eine Schaltanzeige, eine Einstellung der Klimaanlage und dergleichen angezeigt werden. Der Inhalt, das Layout und dergleichen der Anzeige auf den Anzeigefeldern können entsprechend den Präferenzen des Benutzers angemessen verändert werden, so dass das Design verbessert werden kann. Die Anzeigefelder 5701 bis 5703 können auch als Beleuchtungsvorrichtungen verwendet werden.
  • Das Anzeigefeld 5704 kann die von der Säule behinderte Sicht (tote Winkel) kompensieren, indem ein Bild, das mit einer in dem Auto bereitgestellten Abbildungsvorrichtung (nicht dargestellt) aufgenommen wird, angezeigt wird. Das heißt, dass tote Winkel kompensiert werden können und die Sicherheit erhöht werden kann, indem ein Bild, das mit einer außerhalb des Autos bereitgestellten Abbildungsvorrichtung aufgenommen wird, angezeigt wird. Indem ein Bild angezeigt wird, um den Bereich zu kompensieren, den ein Fahrer nicht sehen kann, kann der Fahrer leicht und bequem die Sicherheit überprüfen. Das Anzeigefeld 5704 kann auch als Beleuchtungsvorrichtung verwendet werden.
  • Da die GPU oder der Chip einer Ausführungsform der vorliegenden Erfindung als Komponente der künstlichen Intelligenz verwendet werden kann, kann der Chip z. B. im automatischen Fahrsystem des Autos eingesetzt werden. Der Chip kann auch für ein System verwendet werden, das die Navigation, die Risikovorhersage oder dergleichen durchführt. Die Anzeigefelder 5701 bis 5704 können Informationen über die Navigation, die Risikovorhersage und dergleichen anzeigen.
  • Es sei angemerkt, dass ein Auto oben als Beispiel für einen beweglichen Gegenstand beschrieben worden ist; der bewegliche Gegenstand ist jedoch nicht auf ein Auto beschränkt. Beispielsweise können als beweglicher Gegenstand ein Zug, eine Einschienenbahn, ein Schiff, ein Flugkörper (ein Hubschrauber, ein unbemanntes Flugzeug (eine Drohne), ein Flugzeug oder eine Rakete) und dergleichen angegeben werden. Durch Anwenden des Chips einer Ausführungsform der vorliegenden Erfindung auf diese beweglichen Gegenstände können sie mit einem System, bei dem künstliche Intelligenz genutzt wird, ausgestattet werden.
  • [Haushaltgerät]
  • 19H stellt einen elektrischen Kühl- und Gefrierschrank 5800 dar, der ein Beispiel für ein Haushaltsgerät ist. Der elektrische Kühl- und Gefrierschrank 5800 umfasst ein Gehäuse 5801, eine Kühlschranktür 5802, eine Gefrierschranktür 5803 und dergleichen.
  • Wenn der Chip einer Ausführungsform der vorliegenden Erfindung in dem elektrischen Kühl- und Gefrierschrank 5800 verwendet wird, kann der elektrische Kühl- und Gefrierschrank 5800 mit künstlicher Intelligenz erhalten werden. Die Nutzung der künstlichen Intelligenz ermöglicht es dem elektrischen Kühl- und Gefrierschrank 5800, eine Funktion zur automatischen Menügenerierung auf der Grundlage der im elektrischen Kühl- und Gefrierschrank 5800 gelagerten Lebensmittel und des Verfallsdatums der Lebensmittel sowie eine Funktion zur automatischen Steuerung der Temperatur, die für die im elektrischen Kühl- und Gefrierschrank 5800 gelagerten Lebensmittel geeignet ist, aufzuweisen.
  • Hier wird ein elektrischer Kühl- und Gefrierschrank als Beispiel für ein Haushaltsgerät beschrieben; weitere Beispiele für Haushaltsgeräte sind ein Staubsauger, ein Mikrowellenherd, ein Elektroofen, ein Reiskocher, ein Wasserkocher, ein IH-Herd, ein Wasserspender, ein Heiz-Kühl-Kombinationsgerät wie eine Klimaanlage, eine Waschmaschine, ein Wäschetrockner und ein audiovisuelles Gerät.
  • Die elektronischen Geräte und ihre Funktionen, die Anwendungsbeispiele der künstlichen Intelligenz und ihre Wirkungen und dergleichen, die bei dieser Ausführungsform beschrieben worden sind, können in angemessener Weise mit denen anderer elektronischer Geräte kombiniert werden.
  • Diese Ausführungsform kann in einer geeigneten Kombination mit einer der bei den anderen Ausführungsformen, dem Beispiel und dergleichen beschriebenen Strukturen implementiert werden.
  • [Beispiel]
  • In diesem Beispiel wurde eine Halbleitervorrichtung, die eine Schichtanordnung aus einem ersten Transistor und einem zweiten Transistor umfasst, als Probe 1A hergestellt. Danach wurde eine Querschnittsbeobachtung an der Halbleitervorrichtung durchgeführt. Es sei angemerkt, dass der Transistor 200, der in 2 dargestellt wird, als jeder des ersten Transistors und des zweiten Transistors hergestellt wurde.
  • <Verfahren zum Herstellen der Probe>
  • Ein Verfahren zum Herstellen der Probe 1A wird nachstehend beschrieben.
  • Zuerst wurde eine erste Schicht, die den ersten Transistor 200 umfasst, über einer Basis ausgebildet.
  • Für die Probe 1A wurde insbesondere ein In-Ga-Zn-Oxid unter Verwendung eines Targets von In:Ga:Zn = 1:3:4 [Atomverhältnis] durch ein Sputterverfahren als erstes Oxid (Oxidfilm 230A), das zu dem Oxid 230a wird, abgeschieden. Über dem ersten Oxid wurde dann ein In-Ga-Zn-Oxid unter Verwendung eines Targets von In:Ga:Zn = 4:2:4,1 [Atomverhältnis] durch ein Sputterverfahren abgeschieden, und ein In-Ga-Zn-Oxid wurde unter Verwendung eines Targets von In:Ga:Zn = 1:3:4 [Atomverhältnis] durch ein Sputterverfahren abgeschieden, wodurch ein zweites Oxid (Oxidfilm 230B), das zu dem Oxid 230b wird, als mehrschichtige Struktur aus zwei Schichten ausgebildet wurde. Es sei angemerkt, dass das erste Oxid und das zweite Oxid sukzessiv abgeschieden wurden.
  • Anschließend wurde für die Probe 1A ein Wolframfilm, der zu dem Leiter 240 wird, über dem zweiten Oxid ausgebildet. Danach wurden der Leiter, das zweite Oxid und das erste Oxid unter Verwendung einer Hartmaske verarbeitet, so dass das Oxid 230a, das Oxid 230b, die leitfähige Schicht 240B und eine Isolierschicht, die zu der Isolierschicht 245 wird, ausgebildet wurden.
  • Als Nächstes wurde für die Probe 1A und eine Probe 1B ein Siliziumoxynitridfilm, der zu dem Isolator 280 wird, ausgebildet. Dann wurde der Siliziumoxynitridfilm durch eine CMP-Behandlung poliert, um die Oberfläche des Siliziumoxynitridfilms zu ebnen, wodurch der Isolator 280 ausgebildet wurde.
  • Als Nächstes wurde für die Probe 1A eine Öffnung in dem Siliziumoxynitridfilm, der zu dem Isolator 280 wird, ausgebildet. Anschließend wurde die leitfähige Schicht 240B, die an der Unterseite der Öffnung freigelegt ist, entfernt, so dass der Leiter 240a und der Leiter 240b ausgebildet wurden.
  • Als Nächstes wurde für die Probe 1A ein In-Ga-Zn-Oxid unter Verwendung eines Targets von In:Ga:Zn = 4:2:4,1 [Atomverhältnis] durch ein Sputterverfahren abgeschieden, und ein In-Ga-Zn-Oxid wurde unter Verwendung eines Targets von In:Ga:Zn = 1:3:4 [Atomverhältnis] durch ein Sputterverfahren abgeschieden, wodurch ein drittes Oxid (Oxidfilm 230C), das zu dem Oxid 230c wird, als mehrschichtige Struktur aus zwei Schichten ausgebildet wurde.
  • Als Nächstes wurde für die Probe 1A ein Siliziumoxynitridfilm (Isolierfilm 250A), der zu dem Isolator 250 wird, ausgebildet.
  • Für die Probe 1A wurde dann als leitfähiger Film (leitfähiger Film 260A), der zu dem Leiter 260a wird, ein Titannitridfilm über dem Siliziumoxynitridfilm, der zu dem Isolator 250 wird, ausgebildet. Anschließend wurde ein Wolframfilm als leitfähiger Film (leitfähiger Film 260B), der zu dem Leiter 260b wird, ausgebildet. Es sei angemerkt, dass der Titannitridfilm und der Wolframfilm sukzessiv ausgebildet wurden.
  • Als Nächstes wurden für die Probe 1A der leitfähige Film 260A, der leitfähige Film 260B, der Isolierfilm 250A und der Oxidfilm 230C teilweise entfernt, so dass der Leiter 260, der Isolator 250 und das Oxid 230c ausgebildet wurden.
  • Anschließend wurden ein Anschlusspfropfen, der elektrisch mit dem Transistor 200 verbunden ist, ein Film, der als Film, der zu dem Isolator 282 wird, eine mehrschichtige Struktur aus einem Aluminiumoxidfilm und einem Hafniumoxidfilm aufweist, und ein Film, der als Film, der zu dem Isolator 284 wird, Siliziumoxynitrid enthält, ausgebildet.
  • Durch den vorstehenden Prozess wurde die erste Schicht, die den ersten Transistor 200 umfasst, ausgebildet. Anschließend wurde ein Zwischenschichtfilm zwischen dem ersten Transistor und dem zweiten Transistor ausgebildet.
  • Als Zwischenschichtfilm wurde ein Film ausgebildet, der eine Spannung in der Richtung aufweist, die der Verzugsrichtung der ersten Schicht entgegengesetzt ist. Das heißt: In dem Fall, in dem es sich bei der Summe der Spannungen von sämtlichen Filmen, die die erste Schicht bilden (auch als Gesamtspannung der ersten Schicht bezeichnet), um eine Druckspannung handelt, wird eine Schicht, die eine Zugspannung aufweist, als Zwischenschichtfilm verwendet. In dem Fall, in dem es sich bei der Gesamtspannung der ersten Schicht um eine Zugspannung handelt, wird eine Schicht, die eine Druckspannung aufweist, als Zwischenschichtfilm verwendet.
  • In diesem Beispiel handelte es sich bei der Gesamtspannung der ersten Schicht um eine Druckspannung. Deshalb wurde eine Schicht, die eine Zugspannung als Gesamtspannung aufweist, als Zwischenschichtfilm verwendet. Insbesondere wurden ein Siliziumoxidfilm, der eine Druckspannung aufweist, und ein Siliziumoxidfilm, der eine Zugspannung aufweist, derart übereinander angeordnet, dass die Dicke des Siliziumoxidfilms, der eine Zugspannung aufweist, größer ist als die Dicke des Siliziumoxidfilms, der eine Druckspannung aufweist.
  • Als Nächstes wurde eine zweite Schicht, die den zweiten Transistor 200 umfasst, über dem Zwischenschichtfilm ausgebildet. Die zweite Schicht wurde durch einen Prozess, der demjenigen der ersten Schicht ähnlich ist, ausgebildet.
  • Durch den vorstehenden Prozess wurde die Probe 1A hergestellt.
  • <Querschnittsbeobachtung der Probe 1A und Auswertungsergebnisse von Transistoreigenschaften>
  • Zuerst wurde eine Querschnittsbeobachtung an der Probe 1A durchgeführt. Es sei angemerkt, dass die Querschnittsbeobachtung mit einem Rastertransmissionselektronenmikroskop (scanning transmission electron microscope, STEM) durchgeführt wurde. Als Gerät für die Beobachtung wurde HD-2700, hergestellt von Hitachi High-Technologies Corporation, verwendet. 20 und 21 zeigen Ergebnisse der Querschnitts-STEM-Beobachtung.
  • Wie in 20A gezeigt, war die Länge eines Kanalabschnitts der Probe 1A in der L-Längsrichtung 72 nm. Wie in 20B gezeigt, war die Länge des Kanalabschnitts der Probe 1A in der W-Längsrichtung 51 nm. Wie in 21 gezeigt, konnte die Herstellung durchgeführt werden, indem der erste Transistor und der zweite Transistor übereinander angeordnet wurden.
  • Als Nächstes wurden Transistoreigenschaften der Probe 1A ausgewertet.
  • Zuerst wurde festgestellt, dass eine Änderung des Schwellenwerts verursacht wurde, indem eine Spannung (Vbg), die an den Leiter 205 des Transistors 200 der ersten Schicht und denjenigen des Transistors 200 der zweiten Schicht angelegt wird, geändert wurde. Insbesondere wurde die Änderung des Schwellenwerts auf eine derartige Weise festgestellt, dass die Id-Vg-Messung der Transistoren 200 unter verschiedenen Bedingungen für die Spannung (Vbg), die an den Leiter 205 jedes Transistors 200 angelegt wird, durchgeführt wurde.
  • 22A zeigt die Id-Vg-Messergebnisse des Transistors 200 der ersten Schicht. 22B zeigt die Id-Vg-Messergebnisse des Transistors 200 der zweiten Schicht.
  • Der Änderungsbetrag des Schwellenwerts in Bezug auf die Spannung (Vbg), die an den Leiter 205 des Transistors 200 in jeder Schicht angelegt wird, wurde unter Verwendung der in 22 gezeigten Ergebnisse erhalten. 23A zeigt die Ergebnisse. Es wurde festgestellt, dass der Schwellenwert des Transistors 200 je nach dem Verwendungszweck der Schaltung gesteuert werden kann, indem die Spannung (Vbg), die an den Leiter 205 angelegt wird, wie in 23A gezeigt, angemessen angepasst wird.
  • Als Nächstes wurde in den Transistoren 200 der ersten Schicht und der zweiten Schicht der Einfluss der Änderung des Schwellenwerts jedes Transistors 200 auf die Feldeffektbeweglichkeit (µFEs) jedes Transistors 200 untersucht. 23B zeigt die Ergebnisse. Wie in 23B gezeigt, ist der Änderungsbetrag des Schwellenwerts -∂Vth/∂Vbg 0,13 V/V. Es wurde festgestellt, dass sich der Schwellenwert jedes Transistors 200 durch Anpassung der Spannung (Vbg), die an den Leiter 205 angelegt wird, ändert, während der Einfluss des Werts der Spannung (Vbg), die an den Leiter 205 angelegt wird, auf die Feldeffektbeweglichkeit (µFEs) gering ist.
  • Anschließend wurde die Temperaturabhängigkeit der Transistoreigenschaften der Transistoren 200, die in der ersten Schicht und der zweiten Schicht bereitgestellt sind, ausgewertet. Die Messbedingungen wurden auf -40 °C, 27 °C und 85 °C eingestellt, und die Transistoreigenschaften wurden gemessen, wobei die Halbleitervorrichtung unter den Bedingungstemperaturen arbeitete. 24A zeigt die Id-Vg-Messergebnisse des Transistors 200 der ersten Schicht. 24B zeigt die Id-Vg-Messergebnisse des Transistors 200 der zweiten Schicht.
  • Wie in 24 gezeigt, wurde festgestellt, dass der Sperrleckstrom der Transistoren 200 in der ersten Schicht und der zweiten Schicht stets niedriger als oder gleich der unteren Nachweisgrenze (1 × 10-13 A) im Temperaturbereich von -40 °C bis 85 °C ist. Ferner wird die Temperaturabhängigkeit der Feldeffektbeweglichkeit jedes Transistors 200 in dem Diagramm gezeigt. Es wurde festgestellt, dass die Feldeffektbeweglichkeit durch die Temperaturänderung kaum geändert wird. Dies ist ein Merkmal, das bei einem Si-Transistor, dessen Feldeffektbeweglichkeit bei hohen Temperaturen verringert wird, nicht besteht.
  • Als Nächstes wurde in dem Transistor 200 der ersten Schicht der Sperrleckstrom zwischen dem Leiter 240a und dem Leiter 240b, zwischen dem Leiter 240a und dem Leiter 260 und zwischen dem Leiter 240a und dem Leiter 205 bei hoher Temperatur von 85 °C gemessen. 25 zeigt die Ergebnisse. In 25 stellt die vertikale Achse den Leckstrom dar, und die horizontale Achse stellt 1000/T dar. Außerdem stellt ein weißer Kreis ein Ergebnis von Drain dar, ein Quadrat stellt dasjenige von D-TG dar, ein Dreieck stellt dasjenige von D-BG dar, und ein Rhombus stellt dasjenige von Si FET[5] dar. Wie in 25 gezeigt, war der Wert des Sperrleckstroms zwischen den jeweiligen Leitern niedriger als oder gleich 5,0 × 10-20 A/µm. Demzufolge war der Sperrleckstrom des Transistors 200 sehr niedrig; daher wurde festgestellt, dass eine große Menge an Auffrischungsstrom verringert werden kann.
  • Als Nächstes wurde eine Pseudo-Schreibgeschwindigkeit in dem Fall berechnet, in dem ein DOSRAM oder ein NOSRAM, bei dem der Transistor 200 verwendet wird, angenommen wurde. 26 zeigt die Ergebnisse. In 26 stellt die vertikale Achse die Schreibzeit und die Löschzeit dar, und die horizontale Achse stellt die Haltezeit dar. 26A zeigt die Ergebnisse für den Fall, in dem ein DOSRAM angenommen wurde. 26B zeigt die Ergebnisse für den Fall, in dem ein NOSRAM angenommen wurde. Es sei angemerkt, dass die Haltezeit durch Extrapolation einer Id-Vg-Kurve mit der Unterschwellenschwingung in der Annahme berechnet wurde, dass nur die Unterschwellenleckage die Ursache der Leckage ist.
  • In der Annahme, dass die Halbleitervorrichtung bei höher als oder gleich -40 °C und niedriger als oder gleich 85 °C verwendet wurde, wurde die Datenhaltezeit bei 85 °C angepasst, bei der der Sperrleckstrom durch Anlegung der Spannung (Vbg-Spannung) an den Leiter 205 den Maximalwert aufweist. Ferner wurden eine Versorgungsspannung für das Halten und diejenige für das Schreiben auf -0,8 V bzw. 2,5 V eingestellt, der zulässige Änderungsbetrag der Spannung wurde auf 0,2 V eingestellt, die Spannung zur Bestimmung des Schreibens wurde auf 0,52 V eingestellt, und die Betriebsgeschwindigkeit der Treiberschaltung wurde auf 2,5 GHz eingestellt.
  • Wie in 26A gezeigt, wurde geschätzt, dass bei -40 °C, bei der der Schreibstrom den Minimalwert aufweist, die Schreibgeschwindigkeit in dem Fall ungefähr 1,0 ns bis 3,0 ns war, in dem der DOSRAM-Betrieb angenommen wurde (in dem Fall, in dem die Speicherkapazität von 3,5 fF und die Datenhaltezeit von 1 Stunde bei 85 °C angenommen wurden). Als Betriebsgeschwindigkeit des DOSRAM entspricht dies 100 MHz oder höher.
  • Wie in 26B gezeigt, wurde geschätzt, dass die Schreibzeit 10,0 ns oder kürzer war, wobei der NOSRAM-Betrieb angenommen wurde (wobei die Speicherkapazität von 1,2 fF und die Datenhaltezeit von 5 Jahren bei 85 °C angenommen wurden). Es sei angemerkt, dass dann, wenn bei dem NOSRAM eine mehrschichtige Struktur genutzt wird, eine Belastung einer Leitung, wie z. B. einer Bitleitung, verringert werden kann; daher ist der Einfluss der Lesegeschwindigkeit gering, und die gesamte Betriebsgeschwindigkeit kann durch die Schreibgeschwindigkeit bestimmt werden. In dem Fall, in dem die Schreibzeit 10,0 ns oder kürzer ist, entspricht daher dieser Wert als Betriebsgeschwindigkeit 40 MHz oder höher.
  • 26B zeigt auch Schätzergebnisse einer Zeit, die für die Löschung von geschriebenen Daten benötigt wird. In Bezug auf die Zeit für die Datenlöschung wurde durch ein Verfahren, das demjenigen für die Berechnung der Schreibzeit ähnlich ist, eine Zeit, die für die Verringerung der Spannung der Speicherkapazität von Vd = 1,08 V auf 0,11 V (10 % von 1,08 V) benötigt wird, aus den Id-Vd-Eigenschaften bei Vs = 0 V und Vg = 2,25 V geschätzt. Es wurde geschätzt, dass die Zeit für die Datenlöschung 2,0 ns oder kürzer in der ersten Schicht ist.
  • 26B zeigt, dass dann, wenn die Halbleitervorrichtung, die eine Schichtanordnung aus den Transistoren 200 umfasst, für eine Speicherzelle verwendet wird, sowohl die Langzeithaltung als auch der Hochgeschwindigkeitsbetrieb unabhängig davon erzielt werden können, ob der DOSRAM-Betrieb oder der NOSRAM-Betrieb angenommen wird.
  • 27 zeigt Schätzergebnisse einer Schreibzeit, die für Daten:000 (VSN = 0,00 V) → Daten: 111 (VSN = 90 % von 1,08 V) benötigt wird, und einer Löschzeit, die für Daten:111 (VSN = 1,08 V) → Daten:000 (VSN = 10 % von 1,08 V) benötigt wird, welche aus statischen Eigenschaften des Transistors 200 der ersten Schicht im mehrstufigen Betrieb geschätzt werden. In 27 stellt die vertikale Achse die Schreibzeit und die Löschzeit dar, und die horizontale Achse stellt die Haltezeit dar.
  • Die Speicherkapazität wurde auf 3,5 fF eingestellt, und beim Halten von mehrstufigen Daten (3 Bit/Zelle) wurde der zulässige Änderungsbetrag der Spannung auf 0,02 V eingestellt. In der Annahme von NOSRAM kann eine Analogspannung direkt in einen Halteknoten geschrieben werden; im Unterschied zu einem Flash-Speicher ist daher der Überprüfungsvorgang nicht erforderlich. Daher wurde festgestellt, dass sowohl die Schreibzeit als auch die Zeit für die Datenlöschung ausreichend kürzer als 100 ns, d. h. kürzer als die Schreibzeit der Treiberschaltung, für einen Haltezeitraum von 1 Jahr oder kürzer sind.
  • Als Nächstes wurden ein Schreibvorgang und ein Haltetest in dem Fall durchgeführt, in dem die Probe 1A als mehrstufiger Speicher diente (im mehrstufigen Betrieb). In 28 stellt die vertikale Achse die Lesespannung dar, und die horizontale Achse stellt die Haltezeit dar. 28 zeigt Halteeigenschaften, die aus Auswertungsergebnissen erhalten wurden. 28 zeigt, dass das Schreiben von Daten, die den 8 Stufen entsprechen, für 100 ns auch im Betrieb als mehrstufiger Speicher möglich ist, und dass Daten bei 27 °C 1 Stunde oder länger gehalten werden können.
  • Anschließend wurde ein Test für die Beständigkeit gegen Neuschreiben im Binärbetrieb in dem Fall durchgeführt, in dem die Probe 1A als NOSRAM-Speicherzelle bei einer Umgebungstemperatur von 27 °C diente. 29 zeigt die Beständigkeit gegen Neuschreiben durch die Auswertungsergebnisse. In 29 stellt die horizontale Achse Schreibzyklen dar. 29 zeigt, dass Daten ohne Probleme gehalten werden können, selbst wenn der Neuschreibvorgang 1012 Mal oder mehr durchgeführt wird.
  • Hier wurde die Grenzfrequenz fT des Transistors 200 ausgewertet. 30 zeigt die Ergebnisse. In 30 stellt die horizontale Achse die Eingangsfrequenz dar. Es sei angemerkt, dass bei dieser Auswertung eine Probe, in der nur die erste Schicht ausgebildet wurde, verwendet wurde. Bei dieser Auswertung wurden die Spannung (Vg), die an den Leiter 205 angelegt wurde, und die Spannung (Vd), die an den Leiter 240a angelegt wurde, jeweils auf 2,5 V eingestellt. Wie in 30 gezeigt, wurde geschätzt, dass die Grenzfrequenz fT ungefähr 43 GHz war. Die Ergebnisse deuten darauf hin, dass der Transistor 200 nicht nur auf einen Speicher, sondern auch auf eine analoge Schaltung, wie z. B. eine Hochfrequenzschaltung, angewendet werden kann.
  • Mindestens ein Teil dieses Beispiels kann in einer geeigneten Kombination mit einer der anderen Ausführungsformen, die in dieser Beschreibung beschrieben werden, implementiert werden.
  • Bezugszeichenliste
    • 10
    Halbleitervorrichtung,
    11
    Substrat,
    12
    Anpassungsschicht,
    14
    Schicht,
    16
    Anpassungsschicht,
    18
    Schicht,
    20
    Halbleitervorrichtung,
    21
    Substrat,
    23
    Isolator,
    24
    Schicht,
    26
    Anpassungsschicht,
    27
    Isolator,
    28
    Schicht

Claims (7)

  1. Halbleitervorrichtung, die umfasst: eine erste Schicht, die mit einem ersten Transistor, der einen Oxidhalbleiter enthält, über einem Substrat bereitgestellt ist; eine zweite Schicht über der ersten Schicht; und eine dritte Schicht, die mit einem zweiten Transistor, der einen Oxidhalbleiter enthält, über der zweiten Schicht bereitgestellt ist, wobei die gesamte innere Spannung der ersten Schicht und die gesamte innere Spannung der dritten Schicht in einer ersten Richtung wirken, und wobei die gesamte innere Spannung der zweiten Schicht in einer Richtung wirkt, die der ersten Richtung entgegengesetzt ist.
  2. Halbleitervorrichtung, die umfasst: eine erste Schicht, die mit einem ersten Transistor, der einen Oxidhalbleiter enthält, über einem Substrat bereitgestellt ist; eine zweite Schicht über der ersten Schicht; eine dritte Schicht, die mit einem zweiten Transistor, der einen Oxidhalbleiter enthält, über der zweiten Schicht bereitgestellt ist; eine vierte Schicht zwischen der ersten Schicht und der zweiten Schicht; und eine fünfte Schicht zwischen der zweiten Schicht und der dritten Schicht, eine dritte Schicht, die mit einem zweiten Transistor, der einen Oxidhalbleiter enthält, über der zweiten Schicht bereitgestellt ist, wobei die gesamte innere Spannung der ersten Schicht und die gesamte innere Spannung der dritten Schicht in einer ersten Richtung wirken, wobei die gesamte innere Spannung der zweiten Schicht in einer Richtung wirkt, die der ersten Richtung entgegengesetzt ist, und die vierte Schicht und die fünfte Schicht jeweils einen Film mit einer Sperreigenschaft umfassen.
  3. Halbleitervorrichtung nach Anspruch 2, wobei die gesamte innere Spannung der vierten Schicht und die gesamte innere Spannung der fünften Schicht in der ersten Richtung wirken.
  4. Halbleitervorrichtung nach Anspruch 3, wobei der Film mit der Sperreigenschaft eine Diffusion von Wasserstoff und einer Verunreinigung unterdrückt.
  5. Halbleitervorrichtung nach einem der Ansprüche 2 bis 4, wobei die erste Schicht mit der vierten Schicht abgedichtet wird, und wobei die dritte Schicht wird mit der fünften Schicht abgedichtet wird.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei die zweite Schicht einen Leiter, der als Leitung dient, umfasst.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei der Oxidhalbleiter ein In-Ga-Zn-Oxid ist.
DE112020004415.7T 2019-09-20 2020-09-11 Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung Pending DE112020004415T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019-171143 2019-09-20
JP2019171143 2019-09-20
PCT/IB2020/058438 WO2021053473A1 (ja) 2019-09-20 2020-09-11 半導体装置、および半導体装置の作製方法

Publications (1)

Publication Number Publication Date
DE112020004415T5 true DE112020004415T5 (de) 2022-06-15

Family

ID=74884000

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112020004415.7T Pending DE112020004415T5 (de) 2019-09-20 2020-09-11 Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US20220352384A1 (de)
KR (1) KR20220062524A (de)
CN (1) CN114424339A (de)
DE (1) DE112020004415T5 (de)
WO (1) WO2021053473A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102023125478A1 (de) 2022-09-30 2024-04-04 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Herstellungsverfahren der Halbleitervorrichtung und eines elektronischen Geräts
KR20240052666A (ko) 2022-10-14 2024-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN117956789A (zh) 2022-10-28 2024-04-30 株式会社半导体能源研究所 存储装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6139187B2 (ja) * 2012-03-29 2017-05-31 株式会社半導体エネルギー研究所 半導体装置
KR102367921B1 (ko) * 2014-03-14 2022-02-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 회로 시스템
JP6863803B2 (ja) * 2016-04-07 2021-04-21 株式会社半導体エネルギー研究所 表示装置

Also Published As

Publication number Publication date
CN114424339A (zh) 2022-04-29
US20220352384A1 (en) 2022-11-03
JPWO2021053473A1 (de) 2021-03-25
KR20220062524A (ko) 2022-05-17
WO2021053473A1 (ja) 2021-03-25

Similar Documents

Publication Publication Date Title
DE112020004415T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE112014006711T5 (de) Halbleitervorrichtung, Herstellungsverfahren dafür und elektronische Vorrichtung
DE112015000705T5 (de) Vorrichtung
US11031506B2 (en) Semiconductor device including transistor using oxide semiconductor
DE112019003445T5 (de) Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
DE112019002901T5 (de) Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
US20230144044A1 (en) Semiconductor Device and Method For Manufacturing Semiconductor Device
DE112018000887T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE112018006639T5 (de) Speichervorrichtung
US11935964B2 (en) Semiconductor device and method for manufacturing semiconductor device
US20220077317A1 (en) Semiconductor device and method for manufacturing semiconductor device
US11545578B2 (en) Semiconductor device and method for manufacturing semiconductor device
DE112021005000T5 (de) Ferroelektrische Vorrichtung und Halbleitervorrichtung
DE112021001315T5 (de) Metalloxid, Abscheidungsverfahren eines Metalloxids und Abscheidungseinrichtung für ein Metalloxid
US11929416B2 (en) Semiconductor device and method for manufacturing semiconductor device
US11929426B2 (en) Semiconductor device and method for manufacturing the semiconductor device
US20220020881A1 (en) Semiconductor device and method for manufacturing semiconductor device
US20220085214A1 (en) Semiconductor device and method of manufacturing semiconductor device
US11264511B2 (en) Semiconductor device and method for manufacturing semiconductor device
WO2020084415A1 (ja) 半導体装置、および半導体装置の作製方法
US20210398809A1 (en) Manufacturing method of metal oxide and manufacturing method of semiconductor device
DE112021004474T5 (de) Halbleitervorrichtung
DE112018001745T5 (de) Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
DE112020004134T5 (de) Halbleitervorrichtung
US20220208794A1 (en) Semiconductor device