DE112021004474T5 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112021004474T5
DE112021004474T5 DE112021004474.5T DE112021004474T DE112021004474T5 DE 112021004474 T5 DE112021004474 T5 DE 112021004474T5 DE 112021004474 T DE112021004474 T DE 112021004474T DE 112021004474 T5 DE112021004474 T5 DE 112021004474T5
Authority
DE
Germany
Prior art keywords
insulator
conductor
oxide
semiconductor device
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112021004474.5T
Other languages
English (en)
Inventor
Shunpei Yamazaki
Yasumasa Yamane
Shigeki Komori
Ryota Hodo
Tatsuya Onuki
Shinya Sasagawa
Yoshinori Ando
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of DE112021004474T5 publication Critical patent/DE112021004474T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

Eine Halbleitervorrichtung mit geringen Schwankungen von Transistoreigenschaften wird bereitgestellt.Die Halbleitervorrichtung umfasst erste bis n-te Vorrichtungsschichten (n ist eine natürliche Zahl von größer als oder gleich 2). Die ersten bis n-ten Vorrichtungsschichten umfassen jeweils einen ersten isolierenden Sperrfilm, einen zweiten isolierenden Sperrfilm, einen dritten isolierenden Sperrfilm, eine Oxidhalbleitervorrichtung, einen ersten Leiter und einen zweiten Leiter. In jeder der ersten bis n-ten Vorrichtungsschichten ist die Oxidhalbleitervorrichtung über dem ersten isolierenden Sperrfilm angeordnet, ist der zweite isolierende Sperrfilm derart angeordnet, dass er die Oxidhalbleitervorrichtung bedeckt, ist der erste Leiter derart angeordnet, dass er über eine Öffnung, die in dem zweiten isolierenden Sperrfilm ausgebildet ist, elektrisch mit der Oxidhalbleitervorrichtung verbunden ist, ist der zweite Leiter über dem ersten Leiter angeordnet, ist der dritte isolierende Sperrfilm über dem zweiten Leiter und dem zweiten isolierenden Sperrfilm angeordnet und weisen die ersten bis dritten isolierenden Sperrfilme jeweils eine Funktion zum Verhindern einer Diffusion von Wasserstoff auf.

Description

  • Technisches Gebiet
  • Eine Ausführungsform der vorliegenden Erfindung betrifft einen Transistor, eine Halbleitervorrichtung und ein elektronisches Gerät. Eine weitere Ausführungsform der vorliegenden Erfindung betrifft ein Herstellungsverfahren einer Halbleitervorrichtung. Eine weitere Ausführungsform der vorliegenden Erfindung betrifft einen Halbleiterwafer und ein Modul.
  • In dieser Beschreibung und dergleichen ist mit einer Halbleitervorrichtung im Allgemeinen eine Vorrichtung gemeint, die unter Nutzung von Halbleitereigenschaften arbeiten kann. Ein Halbleiterelement, wie z. B. ein Transistor, eine Halbleiterschaltung, eine arithmetische Vorrichtung und eine Speichervorrichtung sind jeweils eine Ausführungsform einer Halbleitervorrichtung. Es können eine Anzeigevorrichtung (z. B. eine Flüssigkristallanzeigevorrichtung oder eine Licht emittierende Anzeigevorrichtung), eine Projektionsvorrichtung, eine Beleuchtungsvorrichtung, eine elektrooptische Vorrichtung, eine Energiespeichervorrichtung, eine Speichervorrichtung, eine Halbleiterschaltung, eine Abbildungsvorrichtung, ein elektronisches Gerät und dergleichen eine Halbleitervorrichtung beinhalten.
  • Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung nicht auf das vorstehende technische Gebiet beschränkt ist. Eine Ausführungsform der Erfindung, die in dieser Beschreibung und dergleichen offenbart wird, betrifft einen Gegenstand, ein Verfahren oder ein Herstellungsverfahren. Eine weitere Ausführungsform der vorliegenden Erfindung betrifft einen Prozess, eine Maschine, ein Erzeugnis oder eine Zusammensetzung (Zusammensetzung eines Materials).
  • Stand der Technik
  • In den letzten Jahren sind Halbleitervorrichtungen entwickelt worden, um hauptsächlich für eine LSI, eine CPU und einen Speicher verwendet zu werden. Eine CPU beinhaltet eine integrierte Halbleiterschaltung (mit mindestens einem Transistor und einem Speicher), die von einem Halbleiterwafer getrennt ist, und ist ein Aggregat von Halbleiterelementen, die jeweils mit einer Elektrode versehen sind, die ein Verbindungsanschluss ist.
  • Eine Halbleiterschaltung (IC-Chip), wie z. B. eine LSI, eine CPU und ein Speicher, wird auf einer Leiterplatte, beispielsweise auf einer gedruckten Leiterplatte, montiert, um als Komponente verschiedener elektronischer Geräte verwendet zu werden.
  • Eine Technik, bei der ein Transistor unter Verwendung eines Halbleiterdünnfilms ausgebildet wird, der über einem Substrat mit einer isolierenden Oberfläche ausgebildet ist, hat Aufmerksamkeit erregt. Der Transistor wird für elektronische Geräte verwendet, wie z. B. eine integrierte Schaltung (integrated circuit, IC) oder eine Bildanzeigevorrichtung (auch einfach als Anzeigevorrichtung bezeichnet). Ein Halbleitermaterial auf Silizium-Basis ist als Halbleiterdünnfilm, der für einen Transistor anwendbar ist, weithin bekannt. Als weiteres Material hat ein Oxidhalbleiter Aufmerksamkeit erregt.
  • Es ist bekannt, dass ein Transistor, der einen Oxidhalbleiter enthält, einen sehr niedrigen Leckstrom in einem Sperrzustand aufweist. Beispielsweise werden eine CPU mit niedrigem Stromverbrauch und dergleichen offenbart, bei der die Eigenschaft eines niedrigen Leckstroms des Transistors, der einen Oxidhalbleiter enthält, genutzt wird (siehe Patentdokument 1). Ferner wird beispielsweise eine Speichervorrichtung offenbart, die unter Nutzung einer Eigenschaft eines niedrigen Leckstroms des Transistors, der einen Oxidhalbleiter enthält, gespeicherte Inhalte lange Zeit halten kann (siehe Patentdokument 2).
  • Ferner ist in den letzten Jahren eine Nachfrage nach einer integrierten Schaltung mit höherer Dichte mit einer Verkleinerung der Größe und einer Verringerung des Gewichts von elektronischen Geräten gestiegen. Außerdem soll die Produktivität einer Halbleitervorrichtung, die eine integrierte Schaltung beinhaltet, verbessert werden.
  • [Referenzen]
  • [Patentdokumente]
    • [Patentdokument 1] Japanische Patentoffenlegungsschrift Nr. 2012-257187
    • [Patentdokument 2] Japanische Patentoffenlegungsschrift Nr. 2011-151383
  • [N ichtpatentdokument]
  • Zusammenfassung der Erfindung
  • Durch die Erfindung zu lösendes Problem
  • Eine Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung mit geringen Schwankungen von Transistoreigenschaften bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung mit vorteilhaften elektrischen Eigenschaften bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung mit hoher Zuverlässigkeit bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung mit hohem Durchlassstrom bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung mit hoher Feldeffektbeweglichkeit bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung mit vorteilhaften Frequenzeigenschaften bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung bereitzustellen, die miniaturisiert oder hoch integriert werden kann. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung bereitzustellen, deren Größe verringert werden kann. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung mit niedrigem Stromverbrauch bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung mit einer neuartigen Struktur bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, ein Herstellungsverfahren der vorstehenden Halbleitervorrichtung bereitzustellen.
  • Es sei angemerkt, dass die Beschreibung dieser Aufgaben dem Vorhandensein weiterer Aufgaben nicht im Wege steht. Eine Ausführungsform der vorliegenden Erfindung erfüllt nicht notwendigerweise sämtliche dieser Aufgaben. Weitere Aufgaben werden aus der Erläuterung der Beschreibung, der Zeichnungen, der Patentansprüche und dergleichen ersichtlich und können davon abgeleitet werden.
  • Mittel zur Lösung des Problems
  • Eine Ausführungsform der vorliegenden Erfindung ist eine Halbleitervorrichtung, die erste bis n-te Vorrichtungsschichten (n ist eine natürliche Zahl von größer als oder gleich 2) umfasst, die über einem Substrat in Reihenfolge übereinander angeordnet sind. Die ersten bis n-ten Vorrichtungsschichten umfassen jeweils einen ersten isolierenden Sperrfilm, einen zweiten isolierenden Sperrfilm, einen dritten isolierenden Sperrfilm, eine Oxidhalbleitervorrichtung, einen ersten Leiter und einen zweiten Leiter. In jeder der ersten bis n-ten Vorrichtungsschichten ist die Oxidhalbleitervorrichtung über dem ersten isolierenden Sperrfilm angeordnet, ist der zweite isolierende Sperrfilm derart angeordnet, dass er die Oxidhalbleitervorrichtung bedeckt, ist der erste Leiter derart angeordnet, dass er über eine Öffnung, die in dem zweiten isolierenden Sperrfilm ausgebildet ist, elektrisch mit der Oxidhalbleitervorrichtung verbunden ist, ist der zweite Leiter über dem ersten Leiter angeordnet, ist der dritte isolierende Sperrfilm über dem zweiten Leiter und dem zweiten isolierenden Sperrfilm angeordnet und weisen die ersten bis dritten isolierenden Sperrfilme jeweils eine Funktion zum Verhindern einer Diffusion von Wasserstoff auf.
  • Im Vorstehenden ist der zweite isolierende Sperrfilm vorzugsweise in einem Bereich, in dem er sich nicht mit der Oxidhalbleitervorrichtung überlappt, in Kontakt mit dem ersten isolierenden Sperrfilm.
  • Eine weitere Ausführungsform der vorliegenden Erfindung ist eine Halbleitervorrichtung, die erste bis n-te Vorrichtungsschichten (n ist eine natürliche Zahl von größer als oder gleich 2) umfasst, die über einem Substrat in Reihenfolge übereinander angeordnet sind. Die ersten bis n-ten Vorrichtungsschichten umfassen jeweils einen ersten isolierenden Sperrfilm, einen zweiten isolierenden Sperrfilm, einen dritten isolierenden Sperrfilm, eine Oxidhalbleitervorrichtung, einen ersten Leiter und einen zweiten Leiter. In jeder der ersten bis n-ten Vorrichtungsschichten ist die Oxidhalbleitervorrichtung über dem ersten isolierenden Sperrfilm angeordnet, ist der zweite isolierende Sperrfilm über der Oxidhalbleitervorrichtung angeordnet, ist der erste Leiter derart angeordnet, dass er über eine Öffnung, die in dem zweiten isolierenden Sperrfilm ausgebildet ist, elektrisch mit der Oxidhalbleitervorrichtung verbunden ist, ist der zweite Leiter über dem ersten Leiter angeordnet, ist der dritte isolierende Sperrfilm über dem zweiten Leiter und dem zweiten isolierenden Sperrfilm angeordnet und weisen die ersten bis dritten isolierenden Sperrfilme jeweils eine Funktion zum Verhindern einer Diffusion von Wasserstoff auf. In den ersten bis n-ten Vorrichtungsschichten ist eine Öffnung ausgebildet, die zum ersten isolierenden Sperrfilm in der ersten Vorrichtungsschicht führt. Die Öffnung ist derart bereitgestellt, dass sie die Oxidhalbleitervorrichtungen in den ersten bis n-ten Vorrichtungsschichten umgibt. Der zweite isolierende Sperrfilm in der n-ten Vorrichtungsschicht ist derart bereitgestellt, dass er die Oxidhalbleitervorrichtungen in den ersten bis n-ten Vorrichtungsschichten bedeckt.
  • Im Vorstehenden ist der zweite isolierende Sperrfilm in der n-ten Vorrichtungsschicht vorzugsweise in einem Bereich, in dem er sich nicht mit den Oxidhalbleitervorrichtungen in den ersten bis n-ten Vorrichtungsschichten überlappt, in Kontakt mit dem ersten isolierenden Sperrfilm in der ersten Vorrichtungsschicht.
  • Im Vorstehenden sind die ersten bis dritten isolierenden Sperrfilme jeweils vorzugsweise Siliziumnitrid.
  • Im Vorstehenden ist es vorzuziehen, dass der dritte isolierende Sperrfilm eine erste Schicht und eine zweite Schicht über der ersten Schicht umfasst und die erste Schicht eine niedrigere Wasserstoffkonzentration als die zweite Schicht aufweist. Im Vorstehenden ist ferner die erste Schicht vorzugsweise ein Isolierfilm, der durch ein Sputterverfahren ausgebildet ist. Im Vorstehenden ist ferner die zweite Schicht vorzugsweise ein Isolierfilm, der durch ein PEALD-Verfahren ausgebildet ist.
  • Eine weitere Ausführungsform der vorliegenden Erfindung ist eine Halbleitervorrichtung, die erste bis n-te Vorrichtungsschichten (n ist eine natürliche Zahl von größer als oder gleich 2) umfasst, die über einem Substrat in Reihenfolge übereinander angeordnet sind. Die ersten bis n-ten Vorrichtungsschichten umfassen jeweils eine Oxidhalbleitervorrichtung, einen ersten Leiter und einen zweiten Leiter. Die erste Vorrichtungsschicht umfasst einen ersten isolierenden Sperrfilm unter der Oxidhalbleitervorrichtung. Die n-te Vorrichtungsschicht umfasst einen zweiten isolierenden Sperrfilm über dem zweiten Leiter. Der erste isolierende Sperrfilm und der zweite isolierende Sperrfilm weisen jeweils eine Funktion zum Verhindern einer Diffusion von Wasserstoff auf. In jeder der ersten bis n-ten Vorrichtungsschichten ist der erste Leiter über der Oxidhalbleitervorrichtung derart angeordnet, dass er elektrisch mit der Oxidhalbleitervorrichtung verbunden ist, und ist der zweite Leiter über dem ersten Leiter angeordnet. In den ersten bis n-ten Vorrichtungsschichten ist eine Öffnung ausgebildet, die zum ersten isolierenden Sperrfilm in der ersten Vorrichtungsschicht führt. Die Öffnung ist derart bereitgestellt, dass sie die Oxidhalbleitervorrichtungen in den ersten bis n-ten Vorrichtungsschichten umgibt. Der zweite isolierende Sperrfilm in der n-ten Vorrichtungsschicht ist derart bereitgestellt, dass er die Oxidhalbleitervorrichtungen in den ersten bis n-ten Vorrichtungsschichten bedeckt.
  • Im Vorstehenden ist der zweite isolierende Sperrfilm in der n-ten Vorrichtungsschicht vorzugsweise in einem Bereich, in dem er sich nicht mit den Oxidhalbleitervorrichtungen in den ersten bis n-ten Vorrichtungsschichten überlappt, in Kontakt mit dem ersten isolierenden Sperrfilm in der ersten Vorrichtungsschicht.
  • Im Vorstehenden sind der erste isolierende Sperrfilm und der zweite isolierende Sperrfilm jeweils vorzugsweise Siliziumnitrid.
  • Im Vorstehenden ist es vorzuziehen, dass der zweite isolierende Sperrfilm eine erste Schicht und eine zweite Schicht über der ersten Schicht umfasst und die erste Schicht eine niedrigere Wasserstoffkonzentration als die zweite Schicht aufweist. Im Vorstehenden ist ferner die erste Schicht vorzugsweise ein Isolierfilm, der durch ein Sputterverfahren ausgebildet ist. Im Vorstehenden ist ferner die zweite Schicht vorzugsweise ein Isolierfilm, der durch ein PEALD-Verfahren ausgebildet ist.
  • Im Vorstehenden ist der erste Leiter vorzugsweise derart angeordnet, dass er in einem Zwischenschicht-Isolierfilm, der über der Oxidhalbleitervorrichtung ausgebildet ist, eingebettet ist.
  • Im Vorstehenden ist das Substrat vorzugsweise ein Siliziumsubstrat. Im Vorstehenden kann ferner ein Transistor über dem Substrat ausgebildet sein.
  • Im Vorstehenden umfasst ein Oxidhalbleiterfilm, der in der Oxidhalbleitervorrichtung enthalten ist, vorzugsweise ein oder mehrere Elemente, die aus In, Ga und Zn ausgewählt werden.
  • Wirkung der Erfindung
  • Gemäß einer Ausführungsform der vorliegenden Erfindung kann eine Halbleitervorrichtung mit geringen Schwankungen von Transistoreigenschaften bereitgestellt werden. Gemäß einer Ausführungsform der vorliegenden Erfindung kann alternativ eine Halbleitervorrichtung mit vorteilhaften elektrischen Eigenschaften bereitgestellt werden. Gemäß einer Ausführungsform der vorliegenden Erfindung kann alternativ eine Halbleitervorrichtung mit hoher Zuverlässigkeit bereitgestellt werden. Gemäß einer Ausführungsform der vorliegenden Erfindung kann eine Halbleitervorrichtung mit hohem Durchlassstrom bereitgestellt werden. Gemäß einer Ausführungsform der vorliegenden Erfindung kann alternativ eine Halbleitervorrichtung mit hoher Feldeffektbeweglichkeit bereitgestellt werden. Gemäß einer Ausführungsform der vorliegenden Erfindung kann alternativ eine Halbleitervorrichtung mit vorteilhaften Frequenzeigenschaften bereitgestellt werden. Gemäß einer Ausführungsform der vorliegenden Erfindung kann alternativ eine Halbleitervorrichtung bereitgestellt werden, die miniaturisiert oder hoch integriert werden kann. Gemäß einer Ausführungsform der vorliegenden Erfindung kann alternativ eine Halbleitervorrichtung bereitgestellt werden, deren Größe verringert werden kann. Gemäß einer Ausführungsform der vorliegenden Erfindung kann alternativ eine Halbleitervorrichtung mit niedrigem Stromverbrauch bereitgestellt werden. Gemäß einer Ausführungsform der vorliegenden Erfindung kann alternativ eine Halbleitervorrichtung mit einer neuartigen Struktur bereitgestellt werden. Gemäß einer Ausführungsform der vorliegenden Erfindung kann alternativ ein Herstellungsverfahren der vorstehenden Halbleitervorrichtung bereitgestellt werden.
  • Es sei angemerkt, dass die Beschreibung dieser Wirkungen dem Vorhandensein weiterer Wirkungen nicht im Wege steht. Eine Ausführungsform der vorliegenden Erfindung erzielt nicht notwendigerweise sämtliche dieser Wirkungen. Weitere Wirkungen werden aus der Erläuterung der Beschreibung, der Zeichnungen, der Patentansprüche und dergleichen ersichtlich und können davon abgeleitet werden.
  • Figurenliste
    • 1A bis 1C sind schematische Ansichten einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung.
    • 2A bis 2C sind schematische Ansichten einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung.
    • 3 ist eine schematische Ansicht einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung.
    • 4 ist eine schematische Ansicht einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung.
    • 5 ist eine schematische Ansicht einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung.
    • 6A bis 6C sind schematische Ansichten, die ein Herstellungsverfahren einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung zeigen.
    • 7A bis 7C sind schematische Ansichten, die ein Herstellungsverfahren einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung zeigen.
    • 8A bis 8E sind schematische Ansichten, die ein Herstellungsverfahren einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung zeigen.
    • 9A bis 9C sind schematische Ansichten, die ein Herstellungsverfahren einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung zeigen.
    • 10A und 10B sind schematische Ansichten, die ein Herstellungsverfahren einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung zeigen.
    • 11A bis 11C sind schematische Ansichten, die ein Herstellungsverfahren einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung zeigen.
    • 12A und 12B sind schematische Ansichten, die ein Herstellungsverfahren einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung zeigen.
    • 13A ist eine Draufsicht auf eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung. 13B ist eine Querschnittsansicht der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung.
    • 14A und 14B sind Querschnittsansichten von Halbleitervorrichtungen einer Ausführungsform der vorliegenden Erfindung.
    • 15A ist ein Diagramm, das die Klassifizierung der Kristallstrukturen von IGZO zeigt.
    • 15B ist ein Diagramm, das ein XRD-Spektrum eines CAAC-IGZO-Films zeigt. 15C ist ein Diagramm, das ein Nanostrahl-Elektronenbeugungsmuster eines CAAC-IGZO-Films zeigt.
    • 16A ist eine Draufsicht auf eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung. 16B und 16C sind Querschnittsansichten der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung.
    • 17 ist eine Querschnittsansicht, die eine Struktur einer Speichervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellt.
    • 18 ist eine Querschnittsansicht, die eine Struktur einer Speichervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellt.
    • 19A ist ein Blockdiagramm, das ein Strukturbeispiel einer Speichervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellt. 19B ist eine perspektivische Ansicht, die ein Strukturbeispiel der Speichervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellt.
    • 20A bis 20H sind Schaltpläne, die jeweils ein Strukturbeispiel einer Speichervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellen.
    • 21A ist ein Blockdiagramm, das ein Strukturbeispiel einer Halbleitervorrichtung darstellt. 21B ist eine perspektivische schematische Ansicht der Halbleitervorrichtung.
    • 22 ist eine schematische Ansicht, die ein Strukturbeispiel einer Halbleitervorrichtung darstellt.
    • 23 ist ein Schaltplan, der ein Strukturbeispiel einer Halbleitervorrichtung darstellt.
    • 24 ist ein Zeitdiagramm, das ein Strukturbeispiel einer Halbleitervorrichtung zeigt.
    • 25 ist eine Querschnittsansicht, die ein Strukturbeispiel einer Halbleitervorrichtung darstellt.
    • 26 ist eine Querschnittsansicht, die ein Strukturbeispiel einer Halbleitervorrichtung darstellt.
    • 27 ist eine Querschnittsansicht, die ein Strukturbeispiel einer Halbleitervorrichtung darstellt.
    • 28A und 28B sind schematische Ansichten einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung.
    • 29A und 29B sind Diagramme, die Beispiele für elektronische Bauelemente darstellen.
    • 30 ist ein Diagramm, das ein Strukturbeispiel einer CPU darstellt.
    • 31A und 31B sind Diagramme, die ein Strukturbeispiel einer CPU darstellen.
    • 32 ist ein Diagramm, das ein Betriebsbeispiel einer CPU darstellt.
    • 33A und 33B sind Diagramme, die ein Strukturbeispiel einer integrierten Schaltung darstellen.
    • 34A bis 34E sind schematische Ansichten von Speichervorrichtungen einer Ausführungsform der vorliegenden Erfindung.
    • 35A bis 35H sind Diagramme, die elektronische Geräte einer Ausführungsform der vorliegenden Erfindung darstellen.
  • Ausführungsformen der Erfindung
  • Nachstehend werden Ausführungsformen anhand der Zeichnungen beschrieben. Jedoch können die Ausführungsformen in vielen verschiedenen Modi implementiert werden und es ist für Fachleute leicht verständlich, dass Modi und Details dieser auf verschiedene Weise verändert werden können, ohne dabei vom Gedanken und Schutzbereich dieser abzuweichen. Deshalb sollte die vorliegende Erfindung nicht als auf die folgende Beschreibung der Ausführungsformen beschränkt ausgelegt werden.
  • In den Zeichnungen wird die Größe, die Schichtdicke oder der Bereich in einigen Fällen zur Verdeutlichung übertrieben dargestellt. Deshalb sind sie nicht notwendigerweise auf das Größenverhältnis beschränkt. Es sei angemerkt, dass die Zeichnungen schematische Ansichten sind, die ideale Beispiele zeigen, und dass Ausführungsformen der vorliegenden Erfindung nicht auf die Formen oder Werte, welche in den Zeichnungen gezeigt werden, beschränkt sind. Beispielsweise könnte bei dem tatsächlichen Herstellungsprozess die Größe einer Schicht, einer Fotolackmaske oder dergleichen unabsichtlich durch eine Behandlung, wie z. B. Ätzen, verringert werden, was in einigen Fällen zum leichteren Verständnis nicht in den Zeichnungen dargestellt wird. In den Zeichnungen sind die gleichen Abschnitte oder Abschnitte mit ähnlichen Funktionen durch die gleichen Bezugszeichen in unterschiedlichen Zeichnungen gekennzeichnet, und ihre Beschreibung wird in einigen Fällen nicht wiederholt. Das gleiche Schraffurmuster wird für Abschnitte mit ähnlichen Funktionen verwendet, und in einigen Fällen sind die Abschnitte nicht besonders durch Bezugszeichen gekennzeichnet.
  • Wenn eine Vielzahl von Komponenten, die durch die gleichen Bezugszeichen bezeichnet werden, voneinander zu unterscheiden sind, wird in einigen Fällen „_1 ", „_2“, „[n]“, „[m, n]“ oder dergleichen den Bezugszeichen hinzugefügt. Beispielsweise wird in einigen Fällen die zweite Leitung GL als Leitung GL_2 bezeichnet.
  • Des Weiteren könnte im Besonderen bei einer Draufsicht (auch als „Planansicht“ bezeichnet), einer perspektivischen Ansicht oder dergleichen die Darstellung von einigen Komponenten zum leichteren Verständnis der Erfindung weggelassen werden. Außerdem könnte die Darstellung von einigen verdeckten Linien und dergleichen weggelassen werden.
  • Des Weiteren werden die Ordinalzahlen, wie z. B. erstes und zweites, in dieser Beschreibung und dergleichen aus Gründen der Zweckmäßigkeit verwendet, und sie kennzeichnen weder die Reihenfolge von Schritten noch die Anordnungsreihenfolge von Schichten. Daher kann beispielsweise eine angemessene Beschreibung erfolgen, auch wenn „erstes“ durch „zweites“ oder „drittes“ ersetzt wird. Außerdem entsprechen die Ordnungszahlen in dieser Beschreibung und dergleichen in einigen Fällen nicht den Ordnungszahlen, die zur Spezifizierung einer Ausführungsform der vorliegenden Erfindung verwendet werden.
  • In dieser Beschreibung und dergleichen werden Begriffe zur Erläuterung der Anordnung, wie z. B. „über“ und „unter“, der Einfachheit halber verwendet, um die Positionsbeziehung zwischen Komponenten anhand von Zeichnungen zu beschreiben. Die Positionsbeziehung zwischen Komponenten wird angemessen entsprechend einer Richtung verändert, in der jede Komponente beschrieben wird. Deshalb gibt es keine Beschränkung bezüglich der Begriffe, die in dieser Beschreibung verwendet werden, und eine Beschreibung kann je nach Situation angemessen erfolgen.
  • In dem Fall, in dem es beispielsweise eine explizite Beschreibung „X und Y sind verbunden“ in dieser Beschreibung und dergleichen gibt, werden der Fall, in dem X und Y elektrisch verbunden sind, der Fall, in dem X und Y funktional verbunden sind, und der Fall, in dem X und Y direkt verbunden sind, in dieser Beschreibung und dergleichen offenbart. Demzufolge wird, ohne Beschränkung auf eine vorbestimmte Verbindungsbeziehung, beispielsweise auf eine in Zeichnungen oder Texten gezeigte bzw. beschriebene Verbindungsbeziehung, eine weitere Verbindungsbeziehung als in Zeichnungen oder Texten gezeigte Verbindungsbeziehung ebenfalls als in Zeichnungen oder Texten offenbarte Verbindungsbeziehung angesehen. Hier stellen X und Y jeweils einen Gegenstand (z. B. eine Vorrichtung, ein Element, eine Schaltung, eine Leitung, eine Elektrode, einen Anschluss, einen leitenden Film oder eine Schicht) dar.
  • Außerdem handelt es sich bei einem Transistor in dieser Beschreibung und dergleichen um ein Element, das mindestens drei Anschlüsse beinhaltet, nämlich ein Gate, einen Drain und eine Source. Der Transistor weist einen Bereich, in dem ein Kanal gebildet wird (nachstehend auch als Kanalbildungsbereich bezeichnet), zwischen einem Drain (einem Drain-Anschluss, einem Drain-Bereich oder einer Drain-Elektrode) und einer Source (einem Source-Anschluss, einem Source-Bereich oder einer Source-Elektrode) auf, und ein Strom kann durch den Kanalbildungsbereich zwischen der Source und dem Drain fließen. Es sei angemerkt, dass sich in dieser Beschreibung und dergleichen ein Kanalbildungsbereich auf einen Bereich bezieht, durch den hauptsächlich ein Strom fließt.
  • Wenn beispielsweise Transistoren mit unterschiedlichen Polaritäten zum Einsatz kommen oder die Stromflussrichtung im Schaltungsbetrieb geändert wird, können die Funktionen einer Source und eines Drains miteinander vertauscht werden. Deshalb können die Begriffe „Source“ und „Drain“ in dieser Beschreibung und dergleichen in einigen Fällen untereinander ausgetauscht werden.
  • Es sei angemerkt, dass die Kanallänge beispielsweise einen Abstand zwischen einer Source (Source-Bereich oder Source-Elektrode) und einem Drain (Drain-Bereich oder Drain-Elektrode) in einem Bereich, in dem in einer Draufsicht auf einen Transistor ein Halbleiter (oder ein Abschnitt eines Halbleiters, in dem ein Strom fließt, wenn ein Transistor eingeschaltet ist) und eine Gate-Elektrode einander überlappen, oder in einem Kanalbildungsbereich bezeichnet. Es sei angemerkt, dass bei einem Transistor Kanallängen nicht notwendigerweise in allen Bereichen den gleichen Wert aufweisen. Mit anderen Worten: Die Kanallänge eines Transistors ist in einigen Fällen nicht auf einen einzigen Wert beschränkt. Deshalb handelt es sich bei der Kanallänge in dieser Beschreibung um einen beliebigen Wert, den Maximalwert, den Minimalwert oder den Durchschnittswert in einem Kanalbildungsbereich.
  • Die Kanalbreite bezieht sich beispielsweise in einer Draufsicht auf den Transistor auf eine Länge eines Kanalbildungsbereichs, die senkrecht zu einer Kanallängsrichtung in einem Bereich, in dem ein Halbleiter (oder ein Abschnitt eines Halbleiters, in dem ein Strom fließt, wenn ein Transistor eingeschaltet ist) und eine Gate-Elektrode einander überlappen, oder in einem Kanalbildungsbereich ist. Es sei angemerkt, dass bei einem Transistor Kanalbreiten nicht notwendigerweise in allen Bereichen den gleichen Wert aufweisen. Mit anderen Worten: Die Kanalbreite eines Transistors ist in einigen Fällen nicht auf einen einzigen Wert beschränkt. Deshalb handelt es sich bei der Kanalbreite in dieser Beschreibung um einen beliebigen Wert, den Maximalwert, den Minimalwert oder den Durchschnittswert in einem Kanalbildungsbereich.
  • Es sei angemerkt, dass sich in dieser Beschreibung und dergleichen in einigen Fällen abhängig von Transistorstrukturen eine Kanalbreite in einem Bereich, in dem ein Kanal tatsächlich gebildet wird (nachstehend auch als „effektive Kanalbreite“ bezeichnet), von einer Kanalbreite unterscheidet, die in einer Draufsicht auf einen Transistor gezeigt wird (nachstehend auch als „scheinbare Kanalbreite“ bezeichnet). Beispielsweise ist in dem Fall, in dem eine Gate-Elektrode eine Seitenfläche eines Halbleiters bedeckt, eine effektive Kanalbreite größer als eine scheinbare Kanalbreite, und in einigen Fällen kann ihr Einfluss nicht ignoriert werden. Bei einem miniaturisierten Transistor mit einer Gate-Elektrode, die eine Seitenfläche eines Halbleiters bedeckt, erhöht sich in einigen Fällen beispielsweise der Anteil eines Kanalbildungsbereichs, der in der Seitenfläche des Halbleiters gebildet wird. In diesem Fall ist eine effektive Kanalbreite größer als eine scheinbare Kanalbreite.
  • In einem derartigen Fall ist eine effektive Kanalbreite in einigen Fällen schwierig zu messen. Die Schätzung einer effektiven Kanalbreite aus einem Designwert setzt beispielsweise als Annahme die Bedingung voraus, dass die Form eines Halbleiters bekannt ist. Deshalb ist es in dem Fall, in dem die Form eines Halbleiters nicht genau bekannt ist, schwierig, eine effektive Kanalbreite genau zu messen.
  • In dieser Beschreibung kann der einfache Begriff „Kanalbreite“ in einigen Fällen eine scheinbare Kanalbreite bezeichnen. Alternativ kann in dieser Beschreibung der einfache Begriff „Kanalbreite“ in einigen Fällen eine effektive Kanalbreite bezeichnen. Es sei angemerkt, dass eine Kanallänge, eine Kanalbreite, eine effektive Kanalbreite, eine scheinbare Kanalbreite und dergleichen bestimmt werden können, indem ein Querschnitts-TEM-Bild und dergleichen analysiert werden.
  • Es sei angemerkt, dass sich Verunreinigungen in einem Halbleiter beispielsweise auf Elemente beziehen, die sich von den Hauptkomponenten eines Halbleiters unterscheiden. Zum Beispiel kann ein Element mit einer Konzentration von niedriger als 0,1 Atom-% als Verunreinigung betrachtet werden. Wenn eine Verunreinigung enthalten ist, kann sich die Dichte der Defektzustände in einem Halbleiter erhöhen, oder die Kristallinität kann sich verringern. In dem Fall, in dem der Halbleiter ein Oxidhalbleiter ist, umfassen Beispiele für eine Verunreinigung, die die Eigenschaften des Halbleiters verändert, die Elemente der Gruppe 1, die Elemente der Gruppe 2, die Elemente der Gruppe 13, die Elemente der Gruppe 14, die Elemente der Gruppe 15 und Übergangsmetalle, die sich von den Hauptkomponenten des Oxidhalbleiters unterscheiden; es gibt beispielsweise Wasserstoff, Lithium, Natrium, Silizium, Bor, Phosphor, Kohlenstoff und Stickstoff. Es sei angemerkt, dass auch Wasser in einigen Fällen als Verunreinigung dient. Außerdem können Sauerstofffehlstellen (auch als VO: Oxygen Vacancy bezeichnet) beispielsweise durch Eindringen von Verunreinigungen in einem Oxidhalbleiter gebildet werden.
  • Es sei angemerkt, dass in dieser Beschreibung und dergleichen Siliziumoxynitrid als seine Zusammensetzung mehr Sauerstoff als Stickstoff enthält. Ferner enthält Siliziumnitridoxid als seine Zusammensetzung mehr Stickstoff als Sauerstoff.
  • Ferner kann in dieser Beschreibung und dergleichen der Begriff „Isolator“ auch als Isolierfilm oder Isolierschicht bezeichnet werden. Ferner kann der Begriff „Leiter“ auch als leitfähiger Film oder leitfähige Schicht bezeichnet werden. Ferner kann der Begriff „Halbleiter“ auch als Halbleiterfilm oder Halbleiterschicht bezeichnet werden.
  • In dieser Beschreibung und dergleichen bezeichnet außerdem „parallel“ den Zustand, in dem sich zwei gerade Linien in einem Winkel von größer als oder gleich -10° und kleiner als oder gleich 10° kreuzen. Folglich ist auch der Fall mit eingeschlossen, in dem der Winkel größer als oder gleich -5° und kleiner als oder gleich 5° ist. Zudem bezeichnet „im Wesentlichen parallel“ den Zustand, in dem sich zwei gerade Linien in einem Winkel von größer als oder gleich -30° und kleiner als oder gleich 30° kreuzen. Zudem bezeichnet „senkrecht“ den Zustand, in dem sich zwei gerade Linien in einem Winkel von größer als oder gleich 80° und kleiner als oder gleich 100° kreuzen. Folglich ist auch der Fall mit eingeschlossen, in dem der Winkel größer als oder gleich 85° und kleiner als oder gleich 95° ist. Zudem bezeichnet „im Wesentlichen senkrecht“ den Zustand, in dem sich zwei gerade Linien in einem Winkel von größer als oder gleich 60° und kleiner als oder gleich 120° kreuzen.
  • In dieser Beschreibung und dergleichen bedeutet ein Metalloxid im weiteren Sinne ein Oxid eines Metalls. Metalloxide werden in einen Oxidisolator, einen Oxidleiter (darunter auch einen durchsichtigen Oxidleiter), einen Oxidhalbleiter (oxide semiconductor; auch einfach als OS bezeichnet) und dergleichen unterteilt. Wenn beispielsweise ein Metalloxid für eine Halbleiterschicht eines Transistors verwendet wird, wird das Metalloxid in einigen Fällen als Oxidhalbleiter bezeichnet. Das heißt, dass es sich bei einem OS-Transistor um einen Transistor handelt, der ein Metalloxid oder einen Oxidhalbleiter enthält.
  • In dieser Beschreibung und dergleichen bedeutet der Begriff „normalerweise aus“, dass der Drainstrom pro Mikrometer einer Kanalbreite, der in einem Transistor fließt, kleiner als oder gleich 1×10-20 A bei Raumtemperatur, kleiner als oder gleich 1×10-18 A bei 85 °C oder kleiner als oder gleich 1×10-16 A bei 125 °C ist, wenn kein Potential an ein Gate angelegt wird oder das Gate mit einem Grundpotential versorgt wird.
  • (Ausführungsform 1)
  • Bei dieser Ausführungsform werden ein Beispiel für eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung und ein Herstellungsverfahren dafür anhand von 1A bis 12B beschrieben.
  • <Strukturbeispiel einer Halbleitervorrichtung>
  • 1A stellt schematisch eine Halbleitervorrichtung 10 einer Ausführungsform der vorliegenden Erfindung dar. Die Halbleitervorrichtung 10 einer Ausführungsform der vorliegenden Erfindung beinhaltet ein Strukturteil 13, das über einem Substrat (nicht dargestellt) ausgebildet ist, ein Oxidhalbleiterelement 12, das in dem Strukturteil 13 enthalten ist, einen Leiter 14, der in einer Öffnung, die in dem Strukturteil 13 ausgebildet ist, angeordnet ist, einen Leiter 15, der über dem Leiter 14 angeordnet ist, einen Isolator 11a, der derart angeordnet ist, dass er das Strukturteil 13, den Leiter 14 und den Leiter 15 bedeckt, und einen Isolator 11b über dem Isolator 11a. Es sei angemerkt, dass in dieser Beschreibung und dergleichen ein Oxidhalbleiterelement in einigen Fällen als Oxidhalbleitervorrichtung bezeichnet wird.
  • Das Strukturteil 13 beinhaltet einen Zwischenschicht-Isolierfilm, der über und/oder unter dem Oxidhalbleiterelement 12 angeordnet ist. Für den Zwischenschicht-Isolierfilm kann beispielsweise Siliziumoxid, Siliziumoxynitrid, Siliziumoxid, dem Fluor zugesetzt ist, Siliziumoxid, dem Kohlenstoff zugesetzt ist, Siliziumoxid, dem Kohlenstoff und Stickstoff zugesetzt sind, poröses Siliziumoxid oder dergleichen verwendet werden. Es sei angemerkt, dass in 1A ein Zustand dargestellt wird, in dem das Strukturteil 13 das einzige Oxidhalbleiterelement 12 beinhaltet; jedoch ist die vorliegende Erfindung nicht darauf beschränkt. Das Strukturteil 13 kann eine Vielzahl der Oxidhalbleiterelemente 12 beinhalten.
  • In der Öffnung, die in dem Zwischenschicht-Isolierfilm des Strukturteils 13 ausgebildet ist, ist der Leiter 14 angeordnet. Die Öffnung führt zum Oxidhalbleiterelement 12, und der Leiter 14 ist elektrisch mit dem Oxidhalbleiterelement 12 verbunden. Das heißt, dass der Leiter 14 als Anschlusspfropfen dient, der elektrisch den Leiter 15 mit dem Oxidhalbleiterelement 12 verbindet. Für den Leiter 14 kann beispielsweise ein Metallelement, das aus Aluminium, Chrom, Kupfer, Silber, Gold, Platin, Tantal, Nickel, Titan, Molybdän, Wolfram, Hafnium, Vanadium, Niob, Mangan, Magnesium, Zirkonium, Beryllium, Indium, Ruthenium, Iridium, Strontium, Lanthan und dergleichen ausgewählt wird, eine Legierung, die eines der vorstehenden Metallelemente als ihre Komponente enthält, eine Legierung, die eine Kombination der vorstehenden Metallelemente enthält, oder dergleichen verwendet werden. Beispielsweise kann ein oxidationsbeständiges leitendes Material oder ein Material, das auch nach der Absorption von Sauerstoff ihre Leitfähigkeit aufrechterhält, wie z. B. Tantalnitrid, Titannitrid, Wolfram, ein Nitrid, das Titan und Aluminium enthält, ein Nitrid, das Tantal und Aluminium enthält, Rutheniumoxid, Rutheniumnitrid, ein Oxid, das Strontium und Ruthenium enthält, ein Oxid, das Lanthan und Nickel enthält, oder dergleichen verwendet werden.
  • Der Leiter 15 wird in Kontakt mit der Oberseite des Leiters 14 bereitgestellt. Ein Teil des Leiters 15, der sich nicht mit dem Leiter 14 überlappt, ist in Kontakt mit dem Zwischenschicht-Isolierfilm in der obersten Schicht des Strukturteils 13. Der Leiter 15 dient als Leitung, Elektrode, Anschluss oder dergleichen, die/der elektrisch mit dem Oxidhalbleiterelement 12 verbunden ist. Der Leiter 15 kann unter Verwendung eines leitenden Materials, das für den Leiter 14 verwendet werden kann, ausgebildet werden. Es sei angemerkt, dass in 1A zwei Leiter 14 und zwei Leiter 15 dargestellt werden; jedoch ist die vorliegende Erfindung nicht darauf beschränkt. Der Leiter 14 und der Leiter 15 können je nach der Struktur des Oxidhalbleiterelements 12 oder dergleichen in geeigneter Weise bereitgestellt werden.
  • Das Oxidhalbleiterelement 12 beinhaltet mindestens eines von Schaltungselementen, wie z. B. einem Schalter, einem Transistor, einem Kondensator, einem Induktor, einem Widerstand und einer Diode. Des Weiteren wird ein Oxidhalbleiterfilm in mindestens einem Teil dieser Schaltungselemente bereitgestellt. Beispielsweise kann ein Transistor, der einen Kanalbildungsbereich in einem Oxidhalbleiterfilm umfasst, als Oxidhalbleiterelement 12 bereitgestellt werden. Es sei angemerkt, dass spezifische Beispiele für das Oxidhalbleiterelement 12 und dergleichen bei der folgenden Ausführungsform beschrieben werden.
  • Für den Oxidhalbleiterfilm wird vorzugsweise zum Beispiel ein Metalloxid, wie z. B. ein In-M-Zn-Oxid, das Indium, ein Element M und Zink enthält (das Element M ist eine oder mehrere Arten, die aus Aluminium, Gallium, Yttrium, Zinn, Kupfer, Vanadium, Beryllium, Bor, Titan, Eisen, Nickel, Germanium, Zirkonium, Molybdän, Lanthan, Cer, Neodym, Hafnium, Tantal, Wolfram, Magnesium und dergleichen ausgewählt werden), verwendet. Alternativ kann ein In-Ga-Oxid, ein In-Zn-Oxid oder Indiumoxid für den Oxidhalbleiterfilm verwendet werden.
  • Der vorstehende Oxidhalbleiterfilm weist eine Bandlücke von 2 eV oder mehr, bevorzugt 2,5 eV oder mehr auf. Wenn auf diese Weise ein Oxidhalbleiterfilm mit einer großen Bandlücke verwendet wird, kann ein Leckstrom des Transistors, der im Sperrzustand zwischen der Source und dem Drain fließt (nachstehend auch als „Sperrstrom“ bezeichnet), verringert werden.
  • Der Oxidhalbleiterfilm weist vorzugsweise eine Kristallinität auf. Insbesondere wird es bevorzugt, dass für den Oxidhalbleiterfilm ein kristalliner Oxidhalbleiter mit Ausrichtung bezüglich der c-Achse (c-axis aligned crystalline oxide semiconductor, CAAC-OS) verwendet wird.
  • Der CAAC-OS ist ein Metalloxid, das eine dichte Struktur mit hoher Kristallinität aufweist und eine geringe Menge an Verunreinigungen und Defekten (z. B. Sauerstofffehlstellen (Vo)) aufweist. Insbesondere wird nach der Ausbildung eines Metalloxids eine Wärmebehandlung bei einer Temperatur durchgeführt, bei der das Metalloxid nicht zu einem Polykristall wird (z. B. 400 °C bis 600 °C), wodurch ein CAAC-OS, der eine dichte Struktur mit höherer Kristallinität aufweist, erhalten werden kann. Wenn die Dichte des CAAC-OS auf diese Weise erhöht wird, kann die Diffusion von Verunreinigungen in dem CAAC-OS weiter verringert werden.
  • Im Gegensatz dazu ist es weniger wahrscheinlich, dass bei einem CAAC-OS eine Verringerung der Elektronenbeweglichkeit aufgrund einer Kristallkorngrenze auftritt, da es schwierig ist, eine eindeutige Kristallkorngrenze zu beobachten. Daher ist der Oxidhalbleiterfilm, der den CAAC-OS enthält, physikalisch stabil. Deshalb ist der Oxidhalbleiterfilm, der den CAAC-OS enthält, wärmebeständig und weist eine hohe Zuverlässigkeit auf.
  • Vorzugsweise wird ein Oxidhalbleiterfilm mit einer niedrigen Ladungsträgerkonzentration für einen Bereich, in dem ein Kanal des Transistors gebildet wird, verwendet. Wenn die Ladungsträgerkonzentration eines Oxidhalbleiterfilms verringert werden soll, wird die Verunreinigungskonzentration in dem Oxidhalbleiterfilm verringert, um die Dichte der Defektzustände zu verringern. In dieser Beschreibung und dergleichen wird ein Zustand mit niedriger Verunreinigungskonzentration und niedriger Dichte der Defektzustände als hochreiner intrinsischer oder im Wesentlichen hochreiner intrinsischer Zustand bezeichnet. Es sei angemerkt, dass Beispiele für die Verunreinigungen in dem Oxidhalbleiter Wasserstoff, Stickstoff, ein Alkalimetall, ein Erdalkalimetall, Eisen, Nickel und Silizium umfassen.
  • Insbesondere reagiert Wasserstoff, der in dem Oxidhalbleiterfilm enthalten ist, mit Sauerstoff, der an ein Metallatom gebunden ist, zu Wasser, und daher wird in einigen Fällen eine Sauerstofffehlstelle (auch als VO: Oxygen Vacancy bezeichnet) in dem Oxidhalbleiterfilm gebildet. Außerdem dient ein Defekt, der eine Sauerstofffehlstelle ist, in die Wasserstoff eindringt (nachstehend in einigen Fällen als VoH bezeichnet), als Donatoren, und Elektronen, die als Ladungsträger dienen, werden in einigen Fällen erzeugt. In einigen Fällen führt die Bindung eines Teils von Wasserstoff an Sauerstoff, der an ein Metallatom gebunden ist, ferner zur Erzeugung von Elektronen, die als Ladungsträger dienen. Daher weist ein Transistor, bei dem ein Oxidhalbleiterfilm verwendet wird, der eine große Menge an Wasserstoff enthält, mit höherer Wahrscheinlichkeit selbstleitende Eigenschaften (Eigenschaften, mit denen ein Kanal sogar dann existiert, wenn keine Spannung an eine Gate-Elektrode angelegt wird, und ein Strom durch den Transistor fließt) auf. Außerdem bewegt sich Wasserstoff in einem Oxidhalbleiterfilm leicht durch eine Belastung, wie z. B. Wärme und ein elektrisches Feld; daher könnte sich die Zuverlässigkeit des Transistors verschlechtern, wenn ein Oxidhalbleiterfilm eine große Menge an Wasserstoff enthält. Daher werden Verunreinigungen, Sauerstofffehlstellen und VoH in dem Bereich, in dem ein Kanal gebildet wird, in dem Oxidhalbleiterfilm vorzugsweise so weit wie möglich verringert. Mit anderen Worten: Es wird bevorzugt, dass der Bereich, in dem ein Kanal gebildet wird, in dem Oxidhalbleiterfilm eine verringerte Ladungsträgerkonzentration aufweist und ein i-Typ (intrinsisch) oder ein im Wesentlichen i-Typ ist.
  • Jedoch diffundiert Wasserstoff in einigen Fällen von außen, selbst wenn unter Verringerung der Menge an Wasserstoff der Oxidhalbleiterfilm ausgebildet wird. Beispielsweise könnte in dem Fall, in dem ein organisches Harz, wie z. B. Polyimid, über dem Oxidhalbleiterelement bereitgestellt wird, Wasserstoff, der in dem organischen Harz enthalten ist, diffundieren.
  • Demzufolge werden bei einer Ausführungsform der vorliegenden Erfindung der Isolator 11a und der Isolator 11b, die als isolierender Sperrfilm gegen Verunreinigungen, wie z. B. Wasserstoff, dienen, über dem Strukturteil 13 und dem Leiter 15 bereitgestellt. Indem der Isolator 11a und der Isolator 11b bereitgestellt werden, kann verhindert werden, dass Verunreinigungen, wie z. B. Wasserstoff, von oberhalb des Strukturteils 13 in den Oxidhalbleiterfilm diffundieren. Indem der Isolator 11a und der Isolator 11b derart bereitgestellt werden, dass sie nicht nur das Strukturteil 13, sondern auch den Leiter 15, die als Leitung dient, bedeckt, kann verhindert werden, dass Verunreinigungen, wie z. B. Wasserstoff, über den Leiter 15 und den Leiter 14 in den Oxidhalbleiterfilm diffundieren. Es sei angemerkt, dass nachstehend in einigen Fällen der Isolator 11a und der Isolator 11b gemeinsam als Isolator 11 bezeichnet werden.
  • Es sei angemerkt, dass in dieser Beschreibung ein isolierender Sperrfilm einen Isolierfilm bezeichnet, der eine Sperreigenschaft aufweist. In dieser Beschreibung meint eine Sperreigenschaft eine Funktion zum Verhindern einer Diffusion einer entsprechenden Substanz (auch als niedrige Durchlässigkeit bezeichnet). Alternativ meint eine Sperreigenschaft in dieser Beschreibung eine Funktion zum Einfangen oder Fixieren (auch als Gettering bezeichnet) einer entsprechenden Substanz.
  • Wie vorstehend beschrieben, ist der Isolator 11 vorzugsweise ein Isolator, der eine Funktion zum Verhindern einer Diffusion von Wasserstoff aufweist, und weist vorzugsweise eine niedrigere Wasserstoffdurchlässigkeit auf als mindestens einer der Zwischenschicht-Isolierfilme, die in dem Strukturteil 13 enthalten sind. Als Isolator 11 kann zum Beispiel Aluminiumoxid, Magnesiumoxid, Hafniumoxid, Galliumoxid, Indiumgalliumzinkoxid, Siliziumnitrid oder Siliziumnitridoxid verwendet werden. Insbesondere wird vorzugsweise Siliziumnitrid verwendet, das eine hohe Sperreigenschaft gegen Wasserstoff aufweist.
  • Der Isolator 11a ist in Kontakt mit der Oberseite des obersten Zwischenschicht-Isolierfilms des Strukturteils 13 sowie der Oberseite und der Seitenfläche des Leiters 15 angeordnet. In dem Fall, in dem eine Fehlausrichtung eines Musters des Leiters 15 oder dergleichen auftritt, könnte der Isolator 11a in Kontakt mit einem Teil des Leiters 14 sein. Deshalb könnte in dem Fall, in dem der Isolator 11a selbst Wasserstoff mit einer hohen Konzentration enthält, Wasserstoff über den Zwischenschicht-Isolierfilm, den Leiter 14 oder den Leiter 15 in das Oxidhalbleiterelement 12 diffundieren.
  • Deshalb weist der Isolator 11a vorzugsweise eine niedrige Wasserstoffkonzentration auf. Der Isolator 11a weist bevorzugt eine niedrigere Wasserstoffkonzentration als mindestens einer der Zwischenschicht-Isolierfilme, die in dem Strukturteil 13 enthalten sind, bevorzugter eine niedrigere Wasserstoffkonzentration als der Isolator 11b auf. Daher wird der Isolator 11a vorzugsweise durch ein Verfahren abgeschieden, bei dem kein wasserstoffhaltiges Gas als Abscheidungsgas verwendet wird. Beispielsweise kann der Isolator 11a durch ein Sputterverfahren abgeschieden werden.
  • Da der Isolator 11a derart ausgebildet wird, dass er den Leiter 15 bedeckt, weist eine Basis des Isolators 11 eine relativ deutliche Unebenheit auf, und kleine Löcher, Trennungsabschnitte oder dergleichen könnten in dem Isolator 11a erzeugt werden. Dabei werden in einigen Fällen kleine Löcher, Trennungsabschnitte oder dergleichen, die in dem Isolator 11a erzeugt werden, zu Wasserstoffdiffusionswegen in das Strukturteil 13.
  • Daher weist der Isolator 11b vorzugsweise eine höhere Abdeckung auf als der Isolator 11a. Bei dieser Struktur kann selbst dann, wenn kleine Löcher, Trennungsabschnitte oder dergleichen in dem Isolator 11a erzeugt werden, die kleinen Löcher oder die Trennungsabschnitte mit dem Isolator 11 b bedeckt werden, so dass der Eintritt von Wasserstoff verhindert werden kann.
  • Der Isolator 11b wird vorzugsweise durch ein Verfahren mit einer vorteilhaften Abdeckung, wie z. B. ein Atomlagenabscheidungs- (atomic layer deposition, ALD-) Verfahren, abgeschieden. Es ist besonders vorzuziehen, dass der Isolator 11b durch ein PEALD- (Plasma Enhanced ALD- bzw. plasmagestütztes ALD-) Verfahren abgeschieden wird, durch das die Abscheidung bei einer relativ niedrigen Temperatur durchgeführt werden kann. Außerdem wird bei der Abscheidung durch das PEALD-Verfahren vorzugsweise Vorläufer verwendet, der keine organische Substanz enthält. Dadurch kann die Wasserstoffkonzentration des Isolators 11b verringert werden.
  • Indem dieser Isolator 11 bereitgestellt wird, kann verhindert werden, dass Wasserstoff von oberhalb des Isolators 11 und dem Isolator 11 selbst in das Strukturteil 13 diffundiert, so dass die Wasserstoffkonzentration in dem Kanalbildungsbereich des Oxidhalbleiterelements 12 verringert werden kann. Auf diese Weise kann eine Halbleitervorrichtung mit geringen Schwankungen von Transistoreigenschaften bereitgestellt werden. Ferner kann eine Halbleitervorrichtung mit hoher Zuverlässigkeit bereitgestellt werden. Alternativ kann eine Halbleitervorrichtung mit vorteilhaften elektrischen Eigenschaften bereitgestellt werden.
  • Obwohl in 1A der Isolator 11, der als isolierender Sperrfilm dient, über dem Strukturteil 13 bereitgestellt ist, ist die vorliegende Erfindung nicht darauf beschränkt. Wie in 1B dargestellt, kann ein Isolator 18, der als isolierender Sperrfilm dient, unter dem Strukturteil 13 angeordnet sein.
  • Der Isolator 18 weist eine mehrschichtige Struktur aus einem Isolator 18b und einem Isolator 18a über dem Isolator 18b auf. Hier wird vorzugsweise ein isolierender Sperrfilm, der für den Isolator 11a verwendet werden kann, für den Isolator 18a verwendet, und ein isolierender Sperrfilm, der für den Isolator 11b verwendet werden kann, wird vorzugsweise für den Isolator 18b verwendet. Das heißt, dass die mehrschichtige Struktur der Filme des Isolators 18 vorzugsweise derart bereitgestellt wird, dass die Schichtanordnung in Bezug auf den Isolator 11 umgekehrt werden.
  • Bei dieser mehrschichtigen Struktur wird die Wasserstoffkonzentration des Isolators 18a, der in Kontakt mit dem Zwischenschicht-Isolierfilm unter dem Strukturteil 13 ist, verringert, wie diejenige des Isolators 11 a; daher kann verhindert werden, dass Wasserstoff von dem Isolator 18 selbst in den Isolierfilm diffundiert. Außerdem können selbst dann, wenn eine Basis des Isolators 18 eine Unebenheit aufweist und kleine Löcher oder Trennungsabschnitte in dem Isolator 18a erzeugt werden, die kleinen Löcher oder die Trennungsabschnitte mit dem Isolator 18b bedeckt werden, so dass der Eintritt von Wasserstoff von unterhalb des Strukturteils 13 verhindert werden kann.
  • Wie in 1C dargestellt, kann der Isolator 11 derart bereitgestellt werden, dass der Isolator 11a in Kontakt mit der Seitenfläche des Strukturteils 13 ist. Des Weiteren kann der Isolator 11a in einem Bereich, in dem er sich nicht mit dem Strukturteil 13 überlappt, in Kontakt mit dem Isolator 18a sein. In diesem Fall wird ein Bereich, in dem der Isolator 11a und der Isolator 18a in Kontakt miteinander sind, vorzugsweise derart ausgebildet, dass der Bereich das Strukturteil 13 umschließt. Indem das Strukturteil 13 mit dem Isolator 11 und dem Isolator 18 abgedichtet wird, kann nicht nur auf der Oberseite und der Unterseite, sondern auch auf der Seitenfläche des Strukturteils 13 verhindert werden, dass Wasserstoff von außen in das Strukturteil 13 diffundiert.
  • Es sei angemerkt, dass in 1C der Isolator 11a in einem Bereich, in dem er sich nicht mit dem Strukturteil 13 überlappt, in direktem Kontakt mit dem Isolator 18a ist; jedoch ist die vorliegenden Erfindung nicht darauf beschränkt. Beispielsweise kann sich der Isolator 11a in dem Bereich, in dem er sich nicht mit dem Strukturteil 13 überlappt, über einen Isolierfilm mit einer Funktion zum Einfangen und Fixieren von Wasserstoff mit dem Isolator 18a überlappen. In diesem Fall kann als Isolierfilm mit einer Funktion zum Einfangen und Fixieren von Wasserstoff ein Aluminiumoxidfilm oder dergleichen verwendet werden.
  • Wie in 2A dargestellt, können ferner ein Isolator 21 und ein Isolator 28, die jeweils als isolierender Sperrfilm gegen Verunreinigungen, wie z. B. Wasserstoff, dienen, in dem Strukturteil 13 bereitgestellt werden. Hier ist der Isolator 21 ein Isolierfilm, der eine ähnliche Struktur wie der Isolator 11 aufweist, und weist eine mehrschichtige Struktur aus einem Isolator 21 a und einem Isolator 21 b über dem Isolator 21 a auf. Ein isolierender Sperrfilm, der für den Isolator 11a verwendet werden kann, wird vorzugsweise für den Isolator 21a verwendet, und ein isolierender Sperrfilm, der für den Isolator 11 b verwendet werden kann, wird vorzugsweise für den Isolator 21 b verwendet. Außerdem weist der Isolator 28 eine mehrschichtige Struktur aus einem Isolator 28b und einem Isolator 28a über dem Isolator 28b auf. Ein isolierender Sperrfilm, der für den Isolator 18a verwendet werden kann, wird vorzugsweise für den Isolator 28a verwendet, und ein isolierender Sperrfilm, der für den Isolator 18b verwendet werden kann, wird vorzugsweise für den Isolator 28b verwendet.
  • Der Isolator 21 wird über dem Oxidhalbleiterelement 12 bereitgestellt. Das heißt, dass der Isolator 21 zwischen dem Oxidhalbleiterelement 12 und dem Isolator 11 bereitgestellt wird. Indem auf diese Weise der Isolator 21 bereitgestellt wird, kann die Diffusion von Wasserstoff in das Oxidhalbleiterelement 12 effektiver verhindert werden. Es sei angemerkt, dass eine Öffnung in dem Isolator 21 ausgebildet wird, und der Leiter 14 wird derart bereitgestellt, dass er in der Öffnung eingebettet ist.
  • Der Isolator 28 wird unter dem Oxidhalbleiterelement 12 bereitgestellt. Das heißt, dass der Isolator 28 zwischen dem Oxidhalbleiterelement 12 und dem Isolator 18 bereitgestellt wird. Indem auf diese Weise der Isolator 28 bereitgestellt wird, kann die Diffusion von Wasserstoff in das Oxidhalbleiterelement 12 effektiver verhindert werden.
  • Es sei angemerkt, dass in 2A, wie in 1C, eine Struktur dargestellt wird, bei der das Strukturteil 13 mit dem Isolator 11 und dem Isolator 18 abgedichtet wird; jedoch können, ohne darauf beschränkt zu sein, der Isolator 11 und der Isolator 18 bereitgestellt werden, wie in 1A oder 1B dargestellt.
  • Wie in 2B dargestellt, kann der Isolator 21 derart bereitgestellt werden, dass der Isolator 21a in Kontakt mit der Seitenfläche des Oxidhalbleiterelements 12 ist. Des Weiteren kann der Isolator 21a in einem Bereich, in dem er sich nicht mit dem Oxidhalbleiterelement 12 überlappt, in Kontakt mit dem Isolator 28a sein. In diesem Fall wird ein Bereich, in dem der Isolator 21a und der Isolator 28a in Kontakt miteinander sind, vorzugsweise derart ausgebildet, dass der Bereich das Oxidhalbleiterelement 12 umschließt. Bei dieser Struktur kann nicht nur auf der Oberseite und der Unterseite, sondern auch auf der Seitenfläche des Oxidhalbleiterelements 12 verhindert werden, dass Wasserstoff in das Oxidhalbleiterelement 12 diffundiert. Außerdem kann sich der Isolator 21a in dem Bereich, in dem er sich nicht mit dem Oxidhalbleiterelement 12 überlappt, über einen Isolierfilm mit einer Funktion zum Einfangen und Fixieren von Wasserstoff mit dem Isolator 28a überlappen.
  • Wie in 2C dargestellt, kann das Strukturteil 13 ohne Bereitstellen des Isolators 28 mit dem Isolator 11 und dem Isolator 18 abgedichtet werden, und das Oxidhalbleiterelement 12 kann mit dem Isolator 21 und dem Isolator 18 abgedichtet werden. Das heißt, dass der Isolator 18 auch die Funktion des Isolators 28 bei der in 2B dargestellten Halbleitervorrichtung 10 aufweist. Es sei angemerkt, dass sich der Isolator 21a in dem Bereich, in dem er sich nicht mit dem Oxidhalbleiterelement 12 überlappt, über einen Isolierfilm mit einer Funktion zum Einfangen und Fixieren von Wasserstoff mit dem Isolator 18a überlappen kann.
  • Wie in 3 dargestellt, kann eine mehrschichtige Halbleitervorrichtung ausgebildet werden, indem eine Vielzahl der Halbleitervorrichtungen 10 übereinander angeordnet ist. Die in 3 dargestellte mehrschichtige Halbleitervorrichtung weist eine Struktur auf, bei der n Schichten (n ist eine natürliche Zahl von größer als oder gleich 2), die jeweils die Halbleitervorrichtung 10 umfassen (nachstehend in einigen Fällen als Elementschichten 10_1 bis 10_n bezeichnet, wobei Identifikationszeichen hinzugefügt werden), übereinander angeordnet sind. In dieser Beschreibung und dergleichen wird die Elementschicht in einigen Fällen als Vorrichtungsschicht bezeichnet.
  • Wie in 3 dargestellt, weisen die Elementschichten 10_1 bis 10_n jeweils die gleiche Struktur auf, und sie weisen jeweils eine ähnliche Struktur wie die in 2C dargestellte Halbleitervorrichtung 10 auf. Es sei angemerkt, dass die Abdichtung mit dem Isolator 11 nicht durchgeführt wird und der Isolator 11 und der Isolator 18 nicht in Kontakt miteinander sind. Außerdem wird ein Isolator 24 über dem Isolator 11 bereitgestellt. Als Isolator 24 kann ein Zwischenschicht-Isolierfilm oder dergleichen, der für das vorstehend beschriebene Strukturteil 13 verwendet werden kann, verwendet werden. Außerdem wird die Oberseite des Isolators 24 vorzugsweise durch eine CMP-Behandlung oder dergleichen planarisiert. Somit kann das Strukturteil 13, das über dem Isolator 24 bereitgestellt wird, mit hoher Haftung bereitgestellt werden.
  • Es sei angemerkt, dass die in 3 dargestellten Elementschichten jeweils eine ähnliche Struktur wie die in 2C dargestellte Halbleitervorrichtung 10 aufweisen; jedoch können, ohne darauf beschränkt zu sein, beispielsweise die Elementschichten jeweils eine ähnliche Struktur wie die in 2A oder 2B dargestellte Halbleitervorrichtung 10 aufweisen.
  • Wie in 3 dargestellt, werden die Oxidhalbleiterelemente 12 in den Elementschichten jeweils mit dem Isolator 21 und dem Isolator 18 abgedichtet; daher kann die Menge an Wasserstoff, der in die Oxidhalbleiterelemente 12 diffundiert, verringert werden. Insbesondere kann, indem das Oxidhalbleiterelement 12 für jede Elementschicht abgedichtet wird, verhindert werden, dass Wasserstoff in das Oxidhalbleiterelement 12 in der unteren Schicht diffundiert, während eine Elementschicht in der oberen Schicht ausgebildet wird.
  • Auf diese Weise kann eine Halbleitervorrichtung mit einer Struktur, bei der die Elementschichten 10_1 bis 10_n übereinander angeordnet sind, ermöglichen, dass die Anzahl von Elementen pro Fläche erhöht wird, so dass eine hohe Integration der Halbleitervorrichtung erzielt werden kann.
  • Es sei angemerkt, dass bei der in 3 dargestellten mehrschichtigen Halbleitervorrichtung das Oxidhalbleiterelement 12 in jeder Elementschicht mit dem Isolator 18 und dem Isolator 11 abgedichtet werden; jedoch ist die vorliegende Erfindung nicht darauf beschränkt.
  • Wie in 4 dargestellt, können alle Oxidhalbleiterelemente 12, die in den Elementschichten 10_1 bis 10_n enthalten sind, mit dem Isolator 18 in der Elementschicht 10_1 und dem Isolator 21 in der Elementschicht 10_n kollektiv abgedichtet werden.
  • Bei der in 4 dargestellten Halbleitervorrichtung wird eine Öffnung ausgebildet, die von dem Oxidhalbleiterelement 12 in der Elementschicht 10_n zum Isolator 18 in der Elementschicht 10_1 führt, und die Öffnung wird derart ausgebildet, dass sie das Oxidhalbleiterelement 12 in jeder Schicht umgibt. Der Isolator 21 wird in Kontakt mit der Unterseite und der Innenwand der Öffnung sowie der Oberseite des Oxidhalbleiterelements 12 in der Elementschicht 10_n bereitgestellt. Der Isolator 21 ist an der Unterseite der Öffnung in Kontakt mit der Oberseite des Isolators 18 in der Elementschicht 10_1. Es sei angemerkt, dass sich der Isolator 21 in dem Bereich, in dem er sich nicht mit dem Oxidhalbleiterelement 12 überlappt, über einen Isolierfilm mit einer Funktion zum Einfangen und Fixieren von Wasserstoff mit dem Isolator 18 überlappen kann.
  • In einem Bereich, der mit dem Isolator 18 in der Elementschicht 10_1 und dem Isolator 21 in der Elementschicht 10_n abgedichtet wird, wird unter dem Oxidhalbleiterelement 12 in jeder Elementschicht der Isolator 18 und über dem Oxidhalbleiterelement 12 in jeder Elementschicht der Isolator 21 bereitgestellt. In dem abgedichteten Bereich wird der Isolator 11 derart bereitgestellt, dass er in den Elementschichten 10_1 bis 10_n-1 den Leiter 15 in jeder Elementschicht bedeckt. Deshalb ist der Isolator 21 in der Elementschicht 10_n in Kontakt mit den Seitenflächen des Isolators 21, des Isolators 11 und des Isolators 24 in jeder Elementschicht.
  • Indem auf diese Weise alle Oxidhalbleiterelemente 12, die in den Elementschichten 10_1 bis 10_n enthalten sind, kollektiv abgedichtet werden, kann die Anzahl von Schritten zur Abdichtung der Oxidhalbleiterelemente 12 verringert werden.
  • Bei der in 4 dargestellten Halbleitervorrichtung werden die Oxidhalbleiterelemente 12 in allen Elementschichten mit dem Isolator 18 in der Elementschicht 10_1 und dem Isolator 21 in der Elementschicht 10_n kollektiv abgedichtet; jedoch ist die vorliegende Erfindung nicht darauf beschränkt. Wie in 5 dargestellt, können die Oxidhalbleiterelemente 12 in allen Elementschichten mit dem Isolator 18 in der Elementschicht 10_1 und dem Isolator 11 in der Elementschicht 10_n kollektiv abgedichtet werden.
  • In diesem Fall wird eine Öffnung ausgebildet, die von dem Zwischenschicht-Isolierfilm des Strukturteils 13 in der Elementschicht 10_n zum Isolator 18 in der Elementschicht 10_1 führt, und die Öffnung wird derart ausgebildet, dass sie das Oxidhalbleiterelement 12 in jeder Schicht umgibt. Der Isolator 11 wird in Kontakt mit der Unterseite und der Innenwand der Öffnung sowie dem Leiter 15 und dem Zwischenschicht-Isolierfilm des Strukturteils 13 in der Elementschicht 10_n bereitgestellt. Der Isolator 11 ist an der Unterseite der Öffnung in Kontakt mit der Oberseite des Isolator 18 in der Elementschicht 10_1. Es sei angemerkt, dass sich der Isolator 11 in dem Bereich, in dem er sich nicht mit dem Oxidhalbleiterelement 12 überlappt, über einen Isolierfilm mit einer Funktion zum Einfangen und Fixieren von Wasserstoff mit dem Isolator 18 überlappen kann.
  • Es sei angemerkt, dass bei der in 5 dargestellten Halbleitervorrichtung kein isolierender Sperrfilm gegen Wasserstoff in einem Bereich, der mit dem Isolator 18 in der Elementschicht 10_1 und dem Isolator 11 in der Elementschicht 10_n abgedichtet wird, bereitgestellt wird. Folglich kann die Anzahl von Schritten zum Herstellen der mehrschichtigen Halbleitervorrichtung weiter verringert werden.
  • Es sei angemerkt, dass bei den in 3 bis 5 dargestellten mehrschichtigen Halbleitervorrichtungen der in 2A oder 2B dargestellte Isolator 28 nicht bereitgestellt wird; jedoch ist die vorliegende Erfindung nicht darauf beschränkt. Der Isolator 28 kann auch bei den in 3 bis 5 dargestellten mehrschichtigen Halbleitervorrichtungen zwischen dem Oxidhalbleiterelement 12 und dem Isolator 18 bereitgestellt werden.
  • <Herstellungsverfahren der Halbleitervorrichtung>
  • Als Nächstes wird ein Herstellungsverfahren der in 1A dargestellten Halbleitervorrichtung 10 einer Ausführungsform der vorliegenden Erfindung anhand von 6A bis 7C beschrieben.
  • Es sei angemerkt, dass in dieser Beschreibung und dergleichen ein isolierendes Material zum Ausbilden eines Isolators, ein leitendes Material zum Ausbilden eines Leiters oder ein Halbleitermaterial zum Ausbilden eines Halbleiters angemessen durch ein Sputterverfahren, ein chemisches Gasphasenabscheidungs- (chemical vapor deposition, CVD-) Verfahren, ein Molekularstrahlepitaxie- (molecular beam epitaxy, MBE-) Verfahren, ein Pulslaserabscheidungs- (pulsed laser deposition, PLD-) Verfahren, ein ALD-Verfahren oder dergleichen abgeschieden werden können.
  • Beispiele für das Sputterverfahren umfassen ein RF-Sputterverfahren, bei dem eine Hochfrequenz-Stromquelle als Sputterstromquelle verwendet wird, ein DC-Sputterverfahren, bei dem eine DC-Stromquelle verwendet wird, und ein gepulstes DC-Sputterverfahren, bei dem eine Spannung, die an eine Elektrode angelegt wird, in gepulster Weise geändert wird. Ein RF-Sputterverfahren wird hauptsächlich in dem Fall verwendet, in dem ein Isolierfilm ausgebildet wird, und ein DC-Sputterverfahren wird hauptsächlich in dem Fall verwendet, in dem ein leitfähiger Metallfilm ausgebildet wird. Ein gepulstes DC-Sputterverfahren wird hauptsächlich in dem Fall verwendet, in dem eine Verbindung, wie z. B. ein Oxid, ein Nitrid oder ein Carbid, durch ein reaktives Sputterverfahren abgeschieden wird.
  • Es sei angemerkt, dass CVD-Verfahren in ein plasmaunterstütztes CVD-(Plasma Enhanced CVD, PECVD-) Verfahren, bei dem Plasma verwendet wird, ein thermisches CVD- (TCVD-) Verfahren, bei dem Wärme verwendet wird, ein Photo-CVD-Verfahren, bei dem Licht verwendet wird, und dergleichen eingeteilt werden können. Außerdem können die CVD-Verfahren je nach zu verwendendem Quellengas in ein Metall-CVD- (MCVD-) Verfahren und ein metallorganisches CVD- (MOCVD-) Verfahren eingeteilt werden.
  • Durch ein plasmaunterstütztes CVD-Verfahren kann ein qualitativ hochwertiger Film bei einer relativ niedrigen Temperatur erhalten werden. Ferner ist ein thermisches CVD-Verfahren ein Abscheidungsverfahren, bei dem kein Plasma verwendet wird und daher weniger Plasmaschäden an einem Objekt verursacht werden. Beispielsweise könnte eine Leitung, eine Elektrode, ein Element (z. B. ein Transistor oder ein Kondensator) oder dergleichen, die/das in einer Halbleitervorrichtung enthalten ist, durch Empfangen von elektrischen Ladungen vom Plasma aufgeladen werden. In diesem Fall könnten die akkumulierten elektrischen Ladungen die Leitung, die Elektrode, das Element oder dergleichen beschädigen, die/das in der Halbleitervorrichtung enthalten ist. Im Gegensatz dazu werden dann, wenn ein thermisches CVD-Verfahren, bei dem kein Plasma verwendet wird, zum Einsatz kommt, keine derartigen Plasmaschäden verursacht, und es kann die Ausbeute der Halbleitervorrichtung erhöht werden. Da bei der Abscheidung durch ein thermisches CVD-Verfahren keine Plasmaschäden verursacht werden, kann ferner ein Film mit wenigen Defekten erhalten werden.
  • Als ALD-Verfahren kann ein thermisches ALD-Verfahren, bei dem ein Vorläufer und ein Reaktant lediglich durch thermische Energie miteinander reagieren, ein PEALD-Verfahren, bei dem ein durch Plasma angeregter Reaktant verwendet wird, oder dergleichen verwendet werden.
  • Ein CVD-Verfahren und ein ALD-Verfahren unterscheiden sich von einem Sputterverfahren, bei dem Teilchen, die von einem Target oder dergleichen abgegeben werden, abgeschieden werden. Daher sind ein CVD-Verfahren und ein ALD-Verfahren jeweils ein Abscheidungsverfahren, das weniger wahrscheinlich von der Form eines Objektes beeinflusst wird und eine vorteilhafte Stufenabdeckung ermöglicht. Insbesondere ermöglicht ein ALD-Verfahren eine ausgezeichnete Stufenabdeckung und eine ausgezeichnete Gleichmäßigkeit der Dicke und kann beispielsweise zum Bedecken einer Oberfläche eines Öffnungsabschnitts mit einem hohen Seitenverhältnis vorteilhaft verwendet werden. Es sei angemerkt, dass ein ALD-Verfahren eine relativ niedrige Abscheidungsrate aufweist; daher ist es in einigen Fällen vorzuziehen, dass ein ALD-Verfahren mit einem weiteren Abscheidungsverfahren mit einer hohen Abscheidungsrate, wie z. B. einem CVD-Verfahren, kombiniert wird.
  • Außerdem kann durch ein CVD-Verfahren ein Film mit einer bestimmten Zusammensetzung in Abhängigkeit von einem Verhältnis der Durchflussrate der Quellengase ausgebildet werden. Beispielsweise kann durch ein CVD-Verfahren ein Film ausgebildet werden, dessen Zusammensetzung sich stetig ändert, indem das Verhältnis der Durchflussrate der Quellengase während der Ausbildung des Films geändert wird. In dem Fall, in dem der Film ausgebildet wird, während das Verhältnis der Durchflussmenge der Quellengase geändert wird, kann im Vergleich zu dem Fall, in dem der Film unter Verwendung einer Vielzahl von Abscheidungskammern ausgebildet wird, die Zeit, die zur Filmausbildung benötigt wird, verkürzt werden, da die Zeit, die zum Übertragen und zum Regulieren des Drucks benötigt wird, wegfällt. Daher kann die Produktivität der Halbleitervorrichtung in einigen Fällen erhöht werden.
  • Durch ein ALD-Verfahrens kann ein Film mit einer bestimmten Zusammensetzung ausgebildet werden, indem unterschiedliche Arten von Vorläufern gleichzeitig eingeleitet werden oder die Anzahl von Zyklen jeder der unterschiedlichen Arten von Vorläufern gesteuert wird.
  • Zuerst wird ein Substrat (nicht dargestellt) vorbereitet, und das Strukturteil 13, das das Oxidhalbleiterelement 12 beinhaltet, wird über dem Substrat ausgebildet. Der Zwischenschicht-Isolierfilm des Strukturteils 13 kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden. Als Isolierfilm wird beispielsweise ein Siliziumoxidfilm durch ein Sputterverfahren ausgebildet.
  • Als Nächstes wird eine Öffnung 19, die zum Oxidhalbleiterelement 12 führt, in dem Zwischenschicht-Isolierfilm des Strukturteils 13 ausgebildet (siehe 6A). Die Öffnungen können durch ein Lithographieverfahren ausgebildet werden. Es sei angemerkt, dass die Öffnung durch Nassätzen ausgebildet werden kann; jedoch wird Trockenätzen zur Mikrofabrikation bevorzugt.
  • Als Nächstes wird der Leiter 14 in der Öffnung 19 eingebettet (siehe 6B). Ein leitender Film, der für den vorstehend beschriebenen Leiter 14 verwendet werden kann, wird derart abgeschieden, dass die Öffnung 19 eingebettet ist, und der leitende Film wird einer chemisch-mechanischen Polier- (CMP-) Behandlung oder dergleichen unterzogen, so dass der Leiter 14 ausgebildet wird. Der leitende Film kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden.
  • Indem der leitende Film einer CMP-Behandlung unterzogen wird, bis die Oberseite des obersten Zwischenschicht-Isolierfilms des Strukturteils 13 freigelegt wird, verbleibt der leitende Film nur in der Öffnung 19, so dass der Leiter 14 mit einer flachen Oberseite ausgebildet werden kann. Es sei angemerkt, dass die Oberseite des Zwischenschicht-Isolierfilms in einigen Fällen durch die CMP-Behandlung teilweise entfernt wird.
  • Als Nächstes wird ein leitender Film 15A derart abgeschieden, dass er das Strukturteil 13 und den Leiter 14 bedeckt (siehe 6C). Als leitender Film 15A kann ein leitender Film, der als vorstehender Leiter 14 verwendet werden kann, verwendet werden. Der leitende Film 15A kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden.
  • Als Nächstes wird der leitende Film 15A durch ein Lithographieverfahren verarbeitet, um den Leiter 15 in Kontakt mit der Oberseite des Leiters 14 auszubilden (siehe 7A). Dabei wird in einem Bereich, in dem sich der Leiter 15 nicht mit dem Zwischenschicht-Isolierfilm des Strukturteils 13 überlappt, der Zwischenschicht-Isolierfilm in einigen Fällen teilweise entfernt. Folglich ist die Höhe der Oberseite des Strukturteils 13 in einem Bereich, in dem sie sich mit dem Leiter 14 überlappt, in einigen Fällen größer als diejenige in den anderen Bereichen.
  • Als Nächstes wird der Isolator 11a derart abgeschieden, dass er das Strukturteil 13, den Leiter 14 und den Leiter 15 bedeckt (siehe 7B). Für den Isolator 11a kann das vorstehend beschriebene isolierende Material mit einer Sperreigenschaft gegen Wasserstoff verwendet werden; beispielsweise wird vorzugsweise ein Nitrid, das Silizium enthält, wie z. B. Siliziumnitrid, verwendet. Der Isolator 11a wird vorzugsweise durch ein Sputterverfahren abgeschieden. Als Abscheidungsgas wird nicht notwendigerweise ein Gas, das Wasserstoff als Hauptkomponente enthält, verwendet. Durch Verwendung eines Sputterverfahrens kann die Wasserstoffkonzentration in dem Isolator 11 a verringert werden.
  • Als Nächstes wird der Isolator 11b über dem Isolator 11a abgeschieden (siehe 7C). Als Isolator 11b kann das vorstehend beschriebene isolierende Material mit einer Sperreigenschaft gegen Wasserstoff verwendet werden; beispielsweise wird vorzugsweise ein Nitrid, das Silizium enthält, wie z. B. Siliziumnitrid, verwendet. Der Isolator 11b wird bevorzugt durch ein ALD-Verfahren, das eine vorteilhafte Abdeckung erzielt, bevorzugter durch ein PEALD-Verfahren abgeschieden.
  • In dem Fall, in dem der Isolator 11b durch ein PEALD-Verfahren abgeschieden wird, wird vorzugsweise ein Vorläufer, der keine organische Substanz, wie z. B. Kohlenwasserstoff, enthält (nachstehend als anorganischer Vorläufer bezeichnet), verwendet. Indem der Isolator 11b unter Verwendung des anorganischen Vorläufers abgeschieden wird, kann die Wasserstoffkonzentration in dem Isolator 11b verringert werden. Als anorganischer Vorläufer kann ein anorganischer Vorläufer, der Silizium enthält, verwendet werden; der anorganische Vorläufer kann ferner ein Halogenelement enthalten. Es sei angemerkt, dass dann, wenn ein Halogenelement in einem anorganischen Vorläufer enthalten ist, in einigen Fällen in dem Isolator 11b das Halogenelement als Verunreinigung enthalten ist. Es sei angemerkt, dass Verunreinigungen durch Sekundärionen-Massenspektrometrie (secondary ion mass spectrometry, SIMS) oder Röntgenphotoelektronenspektroskopie (X-ray photoelectron spectroscopy, XPS) quantifiziert werden können.
  • Es sei angemerkt, dass die vorliegende Erfindung nicht auf ein ALD-Verfahren unter Verwendung eines anorganischen Vorläufers beschränkt ist; in einigen Fällen kann ein Vorläufer, der eine organische Substanz enthält, verwendet werden.
  • In dem Fall, in dem Siliziumnitrid durch ein PEALD-Verfahren abgeschieden wird, wird ein Stickstoffradikal als Reaktionsmittel verwendet. Das Stickstoffradikal wird erhalten, indem ein Stickstoffgas in Plasma umgewandelt wird. Es sei angemerkt, dass in dem Stickstoffradikal Stickstoff in einem Molekülzustand, einem Radikalzustand, einem Ionenzustand oder dergleichen enthalten ist. Beispielsweise kann ein Stickstoffplasma, das ein Stickstoffradikal enthält, durch Anlegen von Hochfrequenzwellen, wie z. B. HF, oder Mikrowellen an das Stickstoffgas erzeugt werden. Dabei enthält das Reaktionsmittel vorzugsweise keinen Wasserstoff. Dadurch kann die Wasserstoffkonzentration des Isolators 11b verringert werden.
  • Auf diese Weise kann die in 1A dargestellte Halbleitervorrichtung 10 hergestellt werden.
  • In dem Fall, in dem die in 1B dargestellte Halbleitervorrichtung 10 hergestellt wird, kann der Isolator 18b vor der Ausbildung des in 6A dargestellten Strukturteils 13 ausgebildet werden, kann der Isolator 18a über dem Isolator 18b ausgebildet werden und kann das Strukturteil 13 über dem Isolator 18a ausgebildet werden. Der Isolator 18a kann auf ähnliche Weise wie der Isolator 11a ausgebildet werden. Außerdem kann der Isolator 18b auf ähnliche Weise wie der Isolator 11b ausgebildet werden.
  • In dem Fall, in dem die in 1(C) dargestellte Halbleitervorrichtung 10 hergestellt wird, kann bei dem Herstellungsverfahren der in 1(B) dargestellten Halbleitervorrichtung 10 vor der Abscheidung des Isolators 11 a das Strukturteil 13 geätzt werden, so dass der Isolator 11a auch die Seitenfläche des Strukturteils 13 bedeckt. Bei diesem Ätzen wird die Oberseite des Isolators 18a freigelegt, wodurch ein Bereich, in dem der Isolator 11a und der Isolator 18a in Kontakt miteinander sind, außerhalb des Strukturteils 13 ausgebildet werden kann. Somit kann das Strukturteil 13 mit dem Isolator 11 und dem Isolator 18 abgedichtet werden.
  • Als Nächstes wird ein Herstellungsverfahren der in 3 dargestellten mehrschichtigen Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung anhand von 8A bis 8E beschrieben.
  • Zuerst wird ein Substrat (nicht dargestellt) vorbereitet, und der Isolator 18 wird über dem Substrat ausgebildet. Der Isolator 18 kann derart ausgebildet werden, dass der Isolator 18b abgeschieden wird und der Isolator 18a über dem Isolator 18b abgeschieden wird. Des Weiteren wird das inselförmig strukturierte Oxidhalbleiterelement 12 über dem Isolator 18 ausgebildet (siehe 8A). Hier bezeichnet der Ausdruck „inselförmig strukturiert“ beispielsweise den Zustand, in dem das Oxidhalbleiterelement 12 von einer grabenförmigen Öffnung umgeben ist.
  • Als Nächstes wird der Isolator 21 derart ausgebildet, dass er das Oxidhalbleiterelement 12 bedeckt (siehe 8B). Der Isolator 21 kann derart ausgebildet werden, dass der Isolator 21a abgeschieden wird und der Isolator 21b über dem Isolator 21a abgeschieden wird. Der Isolator 21a kann auf ähnliche Weise wie der Isolator 11a ausgebildet werden. Außerdem kann der Isolator 21b auf ähnliche Weise wie der Isolator 11b ausgebildet werden.
  • Als Nächstes wird das Strukturteil 13 derart ausgebildet, dass es das Oxidhalbleiterelement 12 und den Isolator 21 umfasst. Des Weiteren wird der Leiter 14 derart ausgebildet, dass er in dem Strukturteil 13 und dem Isolator 21 eingebettet ist (siehe 8C). Für die Schritte bis zum Ausbilden des Leiters 14 kann auf die Beschreibung der vorstehenden Schritte in 6A und 6B verwiesen werden.
  • Als Nächstes wird der Leiter 15 in Kontakt mit der Oberseite des Leiters 14 ausgebildet (siehe 8D). Für die Schritte bis zum Ausbilden des Leiters 15 kann auf die Beschreibung der vorstehenden Schritte in 6C und 7A verwiesen werden.
  • Als Nächstes wird der Isolator 11 derart ausgebildet, dass er das Strukturteil 13, den Leiter 14 und den Leiter 15 bedeckt. Der Isolator 11 kann derart ausgebildet werden, dass der Isolator 11a abgeschieden wird und der Isolator 11b über dem Isolator 11a abgeschieden wird. Für die Abscheidung des Isolators 11a und des Isolators 11b kann auf die Beschreibung der vorstehenden Schritte in 7B und 7C verwiesen werden.
  • Als Nächstes wird der Isolator 24 über dem Isolator 11 ausgebildet (siehe 8E). Der Isolator 24 kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden. Als Isolator 24 wird beispielsweise ein Siliziumoxidfilm durch ein Sputterverfahren ausgebildet. Der Isolator 24 wird vorzugsweise einer CMP-Behandlung oder dergleichen unterzogen, wodurch die Oberseite des Isolators 24 planarisiert wird. Auf diese Weise kann die in 3 dargestellte Elementschicht 10_1 ausgebildet werden.
  • Nachstehend werden die in 8A bis 8E dargestellten Schritte n-1 Male wiederholt, wodurch die in 3 dargestellte Halbleitervorrichtung, bei der die Elementschichten 10_1 bis 10_n übereinander angeordnet sind, hergestellt werden kann. Bei dem Herstellungsverfahren der Halbleitervorrichtung wird in dem Herstellungsprozess jeder Elementschicht das Oxidhalbleiterelement 12 mit dem Isolator 21 und dem Isolator 18 abgedichtet (siehe 8B). Somit kann verhindert werden, dass Wasserstoff in das Oxidhalbleiterelement 12 in der unteren Schicht diffundiert, während eine Elementschicht in der oberen Schicht ausgebildet wird.
  • Als Nächstes wird ein Herstellungsverfahren der in 4 dargestellten mehrschichtigen Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung anhand von 9A bis 10B beschrieben.
  • Zuerst wird ein Substrat (nicht dargestellt) vorbereitet, und der Isolator 18 wird über dem Substrat ausgebildet. Des Weiteren wird das Oxidhalbleiterelement 12 über dem Isolator 18 ausgebildet, und der Isolator 21 wird darüber ausgebildet (siehe 9A). Für die Schritte bis zum Ausbilden des Isolators 21 kann auf die Beschreibung der vorstehenden Schritte in 8A und 8B verwiesen werden. Es sei angemerkt, dass in diesem Schritt das Oxidhalbleiterelement 12 nicht inselförmig strukturiert wird; der Isolator 21 wird ausgebildet, während das Oxidhalbleiterelement 12 schichtweise ausgebildet wird. Daher bedeckt der Isolator 21 nicht die Seitenfläche des Oxidhalbleiterelements 12.
  • Als Nächstes wird das Strukturteil 13 derart ausgebildet, dass es das Oxidhalbleiterelement 12 und den Isolator 21 umfasst. Des Weiteren wird der Leiter 14 derart ausgebildet, dass er in dem Strukturteil 13 und dem Isolator 21 eingebettet ist. Des Weiteren wird der Leiter 15 in Kontakt mit der Oberseite des Leiters 14 ausgebildet. Des Weiteren werden der Isolator 11 und der Isolator 24 derart ausgebildet, dass sie das Strukturteil 13, den Leiter 14 und den Leiter 15 bedecken (siehe 9B). Für die Schritte bis zum Ausbilden des Isolators 11 und des Isolators 24 kann auf die Beschreibung der vorstehenden Schritte in 8C bis 8E verwiesen werden. Auf diese Weise kann die Elementschicht 10_1 im Zustand, in dem das Oxidhalbleiterelement 12 nicht inselförmig strukturiert wird, ausgebildet werden.
  • Als Nächstes werden die in 9A und 9B dargestellten Schritte n-1 Male wiederholt, wodurch die Halbleitervorrichtung, bei der die Elementschichten 10_1 bis 10_n im Zustand, in dem das Oxidhalbleiterelement 12 nicht inselförmig strukturiert wird, übereinander angeordnet sind, hergestellt werden kann (siehe 9C). Es sei angemerkt, dass, wie in 9C dargestellt, die Elementschicht 10_n nur den Isolator 18 und das Oxidhalbleiterelement 12 umfasst.
  • Als Nächstes wird eine Öffnung 25, die zum Isolator 18a in der Elementschicht 10_1 führt, in der vorstehenden Halbleitervorrichtung ausgebildet (siehe 10A). Die Öffnung 25 kann durch ein Lithographieverfahren ausgebildet werden. Beispielsweise kann die Öffnung 25 durch Trockenätzen ausgebildet werden. Die Öffnung 25 wird vorzugsweise derart ausgebildet, dass sie das Halbleiterelement 12 in jeder Schicht umgibt.
  • Als Nächstes wird der Isolator 21 in Kontakt mit der Unterseite und der Innenwand der Öffnung 25 sowie der Oberseite des Oxidhalbleiterelements 12 in der Elementschicht 10_n abgeschieden (siehe 10B). Der Isolator 21 ist an der Unterseite der Öffnung 25 in Kontakt mit der Oberseite des Isolators 18a in der Elementschicht 10_1. Der Isolator 21 kann auf ähnliche Weise wie diejenige in dem Schritt in 8B abgeschieden werden. Hier wird der Isolator 21b, wie vorstehend beschrieben, durch ein ALD-Verfahren, das eine vorteilhafte Abdeckung erzielt, insbesondere ein PEALD-Verfahren, abgeschieden, wodurch selbst dann, wenn kleine Löcher, Trennungsabschnitte oder dergleichen in dem Isolator 21a erzeugt werden, diese Abschnitte mit dem Isolator 21b bedeckt werden können, so dass der Eintritt von Wasserstoff verhindert werden kann.
  • Nachstehend können das Strukturteil 13, der Leiter 14, der Leiter 15, der Isolator 11 und der Isolator 24 in der Elementschicht 10_n auf ähnliche Weise wie diejenige in den Schritten in 8C bis 8E ausgebildet werden. Folglich kann die in 4 dargestellte Halbleitervorrichtung, bei der die Elementschichten 10_1 bis 10_n übereinander angeordnet sind, hergestellt werden. Bei dem Herstellungsverfahren der Halbleitervorrichtung können alle Oxidhalbleiterelemente 12, die in den Elementschichten 10_1 bis 10_n enthalten sind, kollektiv abgedichtet werden (siehe 10B). Daher kann die Anzahl von Schritten zur Abdichtung der Oxidhalbleiterelemente 12 verringert werden. Folglich kann die Produktivität der Halbleitervorrichtung erhöht werden, und Herstellungskosten können verringert werden.
  • Als Nächstes wird ein Herstellungsverfahren der in 5 dargestellten mehrschichtigen Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung anhand von 11A bis 12B beschrieben.
  • Zuerst wird ein Substrat (nicht dargestellt) vorbereitet, und der Isolator 18 wird über dem Substrat ausgebildet. Des Weiteren wird das Oxidhalbleiterelement 12 über dem Isolator 18 ausgebildet (siehe 11A). Für die Schritte bis zum Ausbilden des Oxidhalbleiterelements 12 kann auf die Beschreibung des vorstehenden Schrittes in 9A verwiesen werden. Es sei angemerkt, dass in diesem Schritt der Isolator 21 nicht über dem Oxidhalbleiterelement 12 ausgebildet wird.
  • Als Nächstes wird das Strukturteil 13 derart ausgebildet, dass es das Oxidhalbleiterelement 12 umfasst. Des Weiteren wird der Leiter 14 derart ausgebildet, dass er in dem Strukturteil 13 eingebettet ist. Des Weiteren wird der Leiter 15 in Kontakt mit der Oberseite des Leiters 14 ausgebildet. Des Weiteren wird der Isolator 24 derart ausgebildet, dass er das Strukturteil 13, den Leiter 14 und den Leiter 15 bedeckt (siehe 11B). Für die Schritte bis zum Ausbilden des Isolators 11 kann auf die Beschreibung des vorstehenden Schrittes in 9B verwiesen werden. Es sei angemerkt, dass in diesem Schritt der Isolator 11 nicht über dem Strukturteil 13 und dem Leiter 15 ausgebildet wird. Folglich kann die Elementschicht 10_1, in der der Isolator 21 und der Isolator 11 nicht ausgebildet sind, ausgebildet werden.
  • Als Nächstes werden die in 11A und 11B dargestellten Schritte n-1 Male wiederholt, ohne dass dabei der Isolator 18 ausgebildet wird. Folglich kann die Halbleitervorrichtung, bei der die Elementschichten 10_1 bis 10_n übereinander angeordnet sind, hergestellt werden (siehe 11C). Hier umfasst die in 11C dargestellte mehrschichtige Halbleitervorrichtung mit der Ausnahme des Isolators 18 in der Elementschicht 10_1 keinen isolierenden Sperrfilm gegen Wasserstoff. Außerdem umfasst die Elementschicht 10_n nicht den Isolator 24, wie in 11C dargestellt.
  • Als Nächstes wird eine Öffnung 27, die zum Isolator 18a in der Elementschicht 10_1 führt, in der vorstehenden Halbleitervorrichtung ausgebildet (siehe 12A). Für die Ausbildung der Öffnung 27 kann auf die Beschreibung des vorstehenden Schrittes zum Ausbilden der Öffnung 27 in 10A verwiesen werden. Die Öffnung 27 wird vorzugsweise derart ausgebildet, dass sie das Halbleiterelement 12 in jeder Schicht umgibt.
  • Als Nächstes wird der Isolator 11 in Kontakt mit der Unterseite und der Innenwand der Öffnung 27 sowie dem Leiter 15 und dem Zwischenschicht-Isolierfilm des Strukturteils 13 in der Elementschicht 10_n abgeschieden (siehe 12B). Der Isolator 11 ist an der Unterseite der Öffnung 27 in Kontakt mit der Oberseite des Isolators 18a in der Elementschicht 10 1. Der Isolator 11 kann auf ähnliche Weise wie diejenige in dem Schritt in 8E abgeschieden werden. Hier wird der Isolator 11b, wie vorstehend beschrieben, durch ein ALD-Verfahren, das eine vorteilhafte Abdeckung erzielt, insbesondere ein PEALD-Verfahren, abgeschieden, wodurch selbst dann, wenn kleine Löcher, Trennungsabschnitte oder dergleichen in dem Isolator 11a erzeugt werden, diese Abschnitte mit dem Isolator 11b bedeckt werden können, so dass der Eintritt von Wasserstoff verhindert werden kann.
  • Nachstehend kann der Isolator 24 in der Elementschicht 10_n auf ähnliche Weise wie diejenige in dem Schritt in 8E ausgebildet werden. Folglich kann die in 5 dargestellte Halbleitervorrichtung, bei der die Elementschichten 10_1 bis 10_n übereinander angeordnet sind, hergestellt werden. Bei dem Herstellungsverfahren der Halbleitervorrichtung können alle Oxidhalbleiterelemente 12, die in den Elementschichten 10_1 bis 10_n enthalten sind, kollektiv abgedichtet werden (siehe 12B). Daher kann die Anzahl von Schritten zur Abdichtung der Oxidhalbleiterelemente 12 verringert werden. Außerdem wird bei dem Herstellungsverfahren der Halbleitervorrichtung kein isolierender Sperrfilm gegen Wasserstoff in einem Bereich, der mit dem Isolator 18 in der Elementschicht 10_1 und dem Isolator 11 in der Elementschicht 10_n abgedichtet wird, bereitgestellt (siehe 12B). Somit kann die Anzahl von Schritten zum Herstellen der mehrschichtigen Halbleitervorrichtung weiter verringert werden. Folglich kann die Produktivität der mehrschichtigen Halbleitervorrichtung erhöht werden, und Herstellungskosten können verringert werden.
  • Es sei angemerkt, dass im Vorstehenden der Isolator 11 eine mehrschichtige Struktur aus dem Isolator 11a und dem Isolator 11b aufweist; jedoch ist die vorliegende Erfindung nicht notwendigerweise darauf beschränkt. Beispielsweise kann in dem Fall, in dem der Isolator 11a eine ausreichend vorteilhafte Abdeckung aufweist und keine kleine Löcher, keine Trennungsabschnitte oder dergleichen erzeugt werden, eine Struktur, bei der der Isolator 11b nicht bereitgestellt ist und nur der Isolator 11a bereitgestellt ist, zum Einsatz kommen. In dem Fall, in dem der Isolator 11b eine ausreichend niedrige Wasserstoffkonzentration aufweist, kann der Isolator 11a nicht bereitgestellt sein und nur der Isolator 11b bereitgestellt sein. Außerdem kann auch der Isolator 18 in ähnlicher Weise eine Struktur mit nur dem Isolator 18a oder eine Struktur mit nur dem Isolator 18b aufweisen. Außerdem kann auch der Isolator 21 in ähnlicher Weise eine Struktur mit nur dem Isolator 21a oder eine Struktur mit nur dem Isolator 21b aufweisen. Außerdem kann auch der Isolator 28 in ähnlicher Weise eine Struktur mit nur dem Isolator 28a oder eine Struktur mit nur dem Isolator 28b aufweisen.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung kann eine neuartige Halbleitervorrichtung bereitgestellt werden. Gemäß einer Ausführungsform der vorliegenden Erfindung kann alternativ ein Herstellungsverfahren einer neuartigen Halbleitervorrichtung bereitgestellt werden. Gemäß einer Ausführungsform der vorliegenden Erfindung kann alternativ eine Halbleitervorrichtung mit geringen Schwankungen von Transistoreigenschaften bereitgestellt werden. Gemäß einer Ausführungsform der vorliegenden Erfindung kann alternativ eine Halbleitervorrichtung mit vorteilhaften elektrischen Eigenschaften bereitgestellt werden. Gemäß einer Ausführungsform der vorliegenden Erfindung kann alternativ eine Halbleitervorrichtung mit hoher Zuverlässigkeit bereitgestellt werden.
  • Wie vorstehend beschrieben, kann mindestens ein Teil der Konfiguration, des Verfahrens oder dergleichen, welche bei dieser Ausführungsform beschrieben werden, je nach Bedarf in Kombination mit einer beliebigen der Ausführungsformen und dergleichen, die in dieser Beschreibung beschrieben werden, implementiert werden.
  • (Ausführungsform 2)
  • Bei dieser Ausführungsform wird eine Halbleitervorrichtung, die einen Transistor 200 beinhaltet, als spezifisches Beispiel für die bei der Ausführungsform 1 beschriebene Halbleitervorrichtung 10 anhand von 13A bis 16C beschrieben.
  • <Strukturbeispiel einer Halbleitervorrichtung>
  • Eine Struktur einer Halbleitervorrichtung, die der in 1B dargestellten Halbleitervorrichtung 10 entspricht, wird anhand von 13A und 13B beschrieben. 13A und 13B sind eine Draufsicht und eine Querschnittsansicht der Halbleitervorrichtung, die den Transistor 200 beinhaltet. 13A ist eine Draufsicht auf die Halbleitervorrichtung. 13B ist eine Querschnittsansicht eines Abschnitts, der durch eine Strichpunktlinie A1-A2 in 13A gekennzeichnet ist, und ist auch eine Querschnittsansicht des Transistors 200 in der Kanallängsrichtung. Es sei angemerkt, dass einige Komponenten in der Draufsicht in 13A der Einfachheit der Zeichnung halber nicht dargestellt werden.
  • Eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung beinhaltet einen Isolator 212 über einem Substrat (nicht dargestellt), einen Isolator 214 über dem Isolator 212, den Transistor 200 über dem Isolator 214, einen Isolator 280 über dem Transistor 200, einen Isolator 282 über dem Isolator 280, einen Isolator 283 über dem Isolator 282, einen Isolator 288 über dem Isolator 283, einen Isolator 274 über dem Isolator 288 und einen Isolator 285 über dem Isolator 283 und dem Isolator 274. Hier weist der Isolator 212 vorzugsweise eine mehrschichtige Struktur aus einem Isolator 212b und einem Isolator 212a über dem Isolator 212b auf. Außerdem weist ein Isolator 286 vorzugsweise eine mehrschichtige Struktur aus einem Isolator 286a und einem Isolator 286b über dem Isolator 286a auf.
  • Der Isolator 212, der Isolator 214, der Isolator 280, der Isolator 282, der Isolator 283, der Isolator 285 und der Isolator 274 dienen jeweils als Zwischenschicht-Isolierfilme der in 13A und 13B dargestellten Halbleitervorrichtung. Es sei angemerkt, dass der Isolator 283 in Kontakt mit einem Teil der Oberseite des Isolators 214, der Seitenfläche des Isolators 216, der Seitenfläche des Isolators 222, der Seitenfläche des Isolators 275, der Seitenfläche des Isolators 280 sowie der Seitenfläche und der Oberseite des Isolators 282 ist. Außerdem liegen die oberste Oberfläche des Isolators 283, die oberste Oberfläche des Isolators 288 und die oberste Oberfläche des Isolators 274 im Wesentlichen auf der gleichen Höhe.
  • Ferner ist ein Leiter 240 (ein Leiter 240a und ein Leiter 240b) enthalten, der elektrisch mit dem Transistor 200 verbunden ist und als Anschlusspfropfen dient. Es sei angemerkt, dass ein Isolator 241 (ein Isolator 241a und ein Isolator 241b) in Kontakt mit einer Seitenfläche des als Verbindungspfropfen fungierenden Leiters 240 vorgesehen ist. Ein Leiter 246 (ein Leiter 246a und ein Leiter 246b), der elektrisch mit dem Leiter 240 verbunden ist und als Leitung fungiert, ist über dem Isolator 285 und dem Leiter 240 vorgesehen. Des Weiteren wird der Isolator 286 derart bereitgestellt, dass er den Leiter 246 und den Isolator 285 bedeckt.
  • Hier entspricht der Transistor 200 dem bei der Ausführungsform 1 beschriebenen Oxidhalbleiterelement 12. Der Isolator 212 (Isolator 212a und Isolator 212b) entspricht dem bei der Ausführungsform 1 beschriebenen Isolator 18 (Isolator 18a und Isolator 18b). Der Isolator 283 entspricht dem bei der Ausführungsform 1 beschriebenen Isolator 21a. Der Isolator 288 entspricht dem bei der Ausführungsform 1 beschriebenen Isolator 21b. Der Leiter 240 entspricht dem bei der Ausführungsform 1 beschriebenen Leiter 14. Der Leiter 246 entspricht dem bei der Ausführungsform 1 beschriebenen Leiter 15. Der Isolator 286 (Isolator 286a und Isolator 286b) entspricht dem bei der Ausführungsform 1 beschriebenen Isolator 11 (Isolator 11a und Isolator 11b). Daher kann für diese auf die Beschreibung der Ausführungsform 1 zusätzlich zu der Beschreibung dieser Ausführungsform verwiesen werden.
  • Der Isolator 241a wird in Kontakt mit einer Innenwand einer Öffnung in dem Isolator 275, dem Isolator 280, dem Isolator 282, dem Isolator 283 und dem Isolator 285 bereitgestellt, und der Leiter 240a wird in Kontakt mit einer Seitenfläche des Isolators 241a bereitgestellt. Ferner wird der Isolator 241b in Kontakt mit einer Innenwand einer Öffnung in dem Isolator 275, dem Isolator 280, dem Isolator 282, dem Isolator 283 und dem Isolator 285 bereitgestellt, und der Leiter 240b wird in Kontakt mit einer Seitenfläche des Isolators 241b bereitgestellt. Der Isolator 241 weist eine Struktur auf, bei der ein erster Isolator in Kontakt mit der Innenwand der Öffnung bereitgestellt wird und ein zweiter Isolator weiter innen bereitgestellt wird. Der Leiter 240 weist eine Struktur auf, bei der ein erster Leiter in Kontakt mit der Seitenfläche des Isolators 241 bereitgestellt wird und ein zweiter Leiter auf der inneren Seite bereitgestellt wird. Hier liegt die Oberseite des Leiters 240 im Wesentlichen auf der gleichen Höhe wie die Oberseite des Isolators 285 in einem Bereich, der sich mit dem Leiter 246 überlappt.
  • Es sei angemerkt, dass, obwohl der Transistor 200 eine Struktur aufweist, bei der der erste Isolator des Isolators 241 und der zweite Isolator des Isolators 241 übereinander angeordnet sind, die vorliegende Erfindung nicht auf diese Struktur beschränkt ist. Beispielsweise kann der Isolator 241 mit einer einschichtigen Struktur oder einer mehrschichtigen Struktur aus drei oder mehr Schichten bereitgestellt werden. Es sei angemerkt, dass, obwohl der erste Leiter des Leiters 240 und der zweite Leiter des Leiters 240 in dem Transistor 200 übereinander angeordnet sind, die vorliegende Erfindung nicht auf diese Struktur beschränkt ist. Beispielsweise kann der Leiter 240 mit einer einschichtigen Struktur oder einer mehrschichtigen Struktur aus drei oder mehr Schichten bereitgestellt werden. Wenn dieses Strukturteil eine mehrschichtige Struktur aufweist, können gegebenenfalls Ordnungszahlen entsprechend der Ausbildungsreihenfolge hinzugefügt werden, um die Schichten voneinander zu unterscheiden.
  • [Transistor 200]
  • Wie in 13A und 13B dargestellt, beinhaltet der Transistor 200 einen Isolator 216 über dem Isolator 214, einen Leiter 205 (einen Leiter 205a und einen Leiter 205b), der derart angeordnet ist, dass er in dem Isolator 214 oder dem Isolator 216 eingebettet ist, einen Isolator 222 über dem Isolator 216 und dem Leiter 205, einen Isolator 224 über dem Isolator 222, ein Oxid 230a über dem Isolator 224, ein Oxid 230b über dem Oxid 230a, einen Leiter 242a über dem Oxid 230b, einen Isolator 271a über dem Leiter 242a, einen Leiter 242b über dem Oxid 230b, einen Isolator 271b über dem Leiter 242b, einen Isolator 252 über dem Oxid 230b, einen Isolator 250 über dem Isolator 252, einen Isolator 254 über dem Isolator 250, einen Leiter 260 (einen Leiter 260a und einen Leiter 260b), der sich über dem Isolator 254 befindet und sich mit einem Teil des Oxids 230b überlappt, und einen Isolator 275, der über dem Isolator 222, dem Isolator 224, dem Oxid 230a, dem Oxid 230b, dem Leiter 242a, dem Leiter 242b, dem Isolator 271a und dem Isolator 271b angeordnet ist. Hier ist der Isolator 252 in Kontakt mit der Oberseite des Isolators 222, der Seitenfläche des Isolators 224, der Seitenfläche des Oxids 230a, der Seitenfläche und der Oberseite des Oxids 230b, der Seitenfläche des Leiters 242, der Seitenfläche des Isolators 271, der Seitenfläche des Isolators 275, der Seitenfläche des Isolators 280 und der Unterseite des Isolators 250 ist. Die Oberseite des Leiters 260 ist im Wesentlichen auf der gleichen Höhe wie die oberste Oberfläche des Isolators 254, die oberste Oberfläche des Isolators 250, die oberste Oberfläche des Isolators 252 und die Oberseite des Isolators 280 angeordnet. Der Isolator 282 ist in Kontakt mit mindestens einem Teil der Oberseiten des Leiters 260, des Isolators 252, des Isolators 250, des Isolators 254 und des Isolators 280.
  • Nachstehend werden das Oxid 230a und das Oxid 230b in einigen Fällen kollektiv als Oxid 230 bezeichnet. Ferner werden der Leiter 242a und der Leiter 242b in einigen Fällen kollektiv als Leiter 242 bezeichnet. Ferner werden der Isolator 271a und der Isolator 271b in einigen Fällen kollektiv als Isolator 271 bezeichnet.
  • Eine Öffnung, die zum Oxid 230b führt, wird in dem Isolator 280 und dem Isolator 275 bereitgestellt. Der Isolator 252, der Isolator 250, der Isolator 254 und der Leiter 260 sind in der Öffnung angeordnet. Außerdem sind in der Kanallängsrichtung des Transistors 200 der Leiter 260, der Isolator 252, der Isolator 250 und der Isolator 254 zwischen dem Isolator 271a und dem Leiter 242a sowie zwischen dem Isolator 271b und dem Leiter 242b bereitgestellt. Der Isolator 254 umfasst einen Bereich in Kontakt mit einer Seitenfläche des Leiters 260 und einen Bereich in Kontakt mit der Unterseite des Leiters 260.
  • Das Oxid 230 umfasst vorzugsweise das Oxid 230a, das über dem Isolator 224 angeordnet ist, und das Oxid 230b, das über dem Oxid 230a angeordnet ist. Außerdem kann dann, wenn das Oxid 230a unter dem Oxid 230b bereitgestellt ist, verhindert werden, dass Verunreinigungen von den Komponenten, die unterhalb des Oxids 230a ausgebildet sind, in das Oxid 230b diffundieren.
  • Es sei angemerkt, dass, obwohl in dem Transistor 200 das Oxid 230 eine zweischichtige Struktur aus dem Oxid 230a und dem Oxid 230b aufweist, die vorliegende Erfindung nicht auf diese Struktur beschränkt ist. Beispielsweise kann das Oxid 230 eine einschichtige Struktur aus dem Oxid 230b oder eine mehrschichtige Struktur aus drei oder mehr Schichten aufweisen; alternativ können das Oxid 230a und das Oxid 230b jeweils eine mehrschichtige Struktur aufweisen.
  • Der Leiter 260 dient als erste Gate- (auch als Frontgate bezeichnet) Elektrode, und der Leiter 205 dient als zweite Gate- (auch als Rückgate bezeichnet) Elektrode. Der Isolator 252, der Isolator 250 und der Isolator 254 dienen als erster Gate-Isolator, und der Isolator 222 und der Isolator 224 dienen als zweiter Gate-Isolator. Es sei angemerkt, dass der Gate-Isolator in einigen Fällen auch als Gate-Isolierschicht oder Gate-Isolierfilm bezeichnet wird. Der Leiter 242a dient als ein Anschluss von Source und Drain, und der Leiter 242b dient als anderer Anschluss von Source und Drain. Ein Bereich des Oxids 230, der sich mit dem Leiter 260 überlappt, dient mindestens teilweise als Kanalbildungsbereich.
  • 14A ist eine vergrößerte Ansicht der Umgebung des Kanalbildungsbereichs in 13B. Die Zufuhr von Sauerstoff zu dem Oxid 230b führt zur Bildung des Kanalbildungsbereichs in einem Bereich zwischen dem Leiter 242a und dem Leiter 242b. Daher umfasst, wie in 14A dargestellt, das Oxid 230b einen Bereich 230bc, der als Kanalbildungsbereich des Transistors 200 dient, sowie einen Bereich 230ba und einen Bereich 230bb, die derart bereitgestellt sind, dass der Bereich 230bc dazwischen liegt, und als Source-Bereich und Drain-Bereich dienen. Mindestens ein Teil des Bereichs 230bc überlappt sich mit dem Leiter 260. Mit anderen Worten: Der Bereich 230bc ist zwischen dem Leiter 242a und dem Leiter 242b bereitgestellt. Der Bereich 230ba ist derart bereitgestellt, dass er sich mit dem Leiter 242a überlappt, und der Bereich 230bb ist derart bereitgestellt, dass er sich mit dem Leiter 242b überlappt.
  • Es handelt sich bei dem Bereich 230bc, der als Kanalbildungsbereich dient, um einen hochohmigen Bereich mit einer niedrigen Ladungsträgerkonzentration, da der Bereich eine geringere Menge an Sauerstofffehlstellen oder eine niedrigere Verunreinigungskonzentration als der Bereich 230ba und der Bereich 230bb aufweist. Daher kann der Bereich 230bc als i-Typ (intrinsisch) oder im Wesentlichen i-Typ betrachtet werden. Der Bereich 230bc kann leicht ausgebildet werden, indem beispielsweise eine Mikrowellenbehandlung in einer Sauerstoff enthaltenden Atmosphäre durchgeführt wird. Hier bezeichnet eine Mikrowellenbehandlung beispielsweise eine Behandlung, bei der eine Einrichtung, die eine Stromquelle zum Erzeugen von hochdichtem Plasma unter Verwendung von Mikrowellen beinhaltet, verwendet wird. In dieser Beschreibung und dergleichen bezeichnen Mikrowellen elektromagnetische Wellen mit einer Frequenz von 300 MHz bis 300 GHz.
  • Außerdem handelt es sich bei dem Bereich 230ba und dem Bereich 230bb, die als Source-Bereich und Drain-Bereich dienen, jeweils um einen niederohmigen Bereich mit einer erhöhten Ladungsträgerkonzentration, da die Bereiche eine große Menge an Sauerstofffehlstellen oder eine hohe Konzentration von Verunreinigungen, wie z. B. Wasserstoff, Stickstoff und Metallelement, aufweisen. Das heißt, dass es sich bei dem Bereich 230ba und dem Bereich 230bb jeweils um einen n-Typ-Bereich handelt, der eine höhere Ladungsträgerkonzentration und einen niedrigeren Widerstand aufweist als der Bereich 230bc.
  • Die Ladungsträgerkonzentration des Bereichs 230bc, der als Kanalbildungsbereich dient, ist bevorzugt niedriger als oder gleich 1 × 1018 cm-3, bevorzugter niedriger als 1 × 1017 cm-3, noch bevorzugter niedriger als 1 × 1016 cm-3, noch bevorzugter niedriger als 1 × 1013 cm-3, noch bevorzugter niedriger als 1 × 1012 cm-3. Es sei angemerkt, dass die Untergrenze der Ladungsträgerkonzentration des Bereichs 230bc, der als Kanalbildungsbereich dient, nicht besonders beschränkt ist und beispielsweise 1 × 10-9 cm-3 sein kann.
  • Ein Bereich, dessen Ladungsträgerkonzentration niedriger als oder im Wesentlichen gleich derjenigen des Bereichs 230ba und des Bereichs 230bb und höher als oder im Wesentlichen gleich derjenigen des Bereichs 230bc ist, kann zwischen dem Bereich 230bc und dem Bereich 230ba oder dem Bereich 230bb ausgebildet werden. Das heißt, dass der Bereich als Übergangsbereich zwischen dem Bereich 230bc und dem Bereich 230ba oder dem Bereich 230bb dient. Die Wasserstoffkonzentration des Übergangsbereichs ist in einigen Fällen niedriger als oder im Wesentlichen gleich derjenigen des Bereichs 230ba und des Bereichs 230bb und höher als oder im Wesentlichen gleich derjenigen des Bereichs 230bc. Die Menge an Sauerstofffehlstellen in dem Übergangsbereich ist in einigen Fällen geringer als oder im Wesentlichen gleich derjenigen in dem Bereich 230ba und dem Bereich 230bb und größer als oder im Wesentlichen gleich derjenigen in dem Bereich 230bc.
  • Es sei angemerkt, dass 14A ein Beispiel darstellt, in dem der Bereich 230ba, der Bereich 230bb und der Bereich 230bc in dem Oxid 230b ausgebildet sind; jedoch ist die vorliegende Erfindung nicht darauf beschränkt. Beispielsweise können die vorstehenden Bereiche nicht nur in dem Oxid 230b, sondern auch in dem Oxid 230a ausgebildet werden.
  • Bei dem Oxid 230 ist es in einigen Fällen schwierig, Grenzen zwischen den jeweiligen Bereichen deutlich zu detektieren. Die Konzentration von einem Metallelement und Verunreinigungselementen, wie z. B. Wasserstoff und Stickstoff, welche in jedem Bereich detektiert werden, können sich nicht nur zwischen den Bereichen stufenweise verändern, sondern auch in jedem Bereich allmählich verändern. Das heißt, dass der Bereich, der näher an einem Kanalbildungsbereich liegt, vorzugsweise eine niedrigere Konzentration von einem Metallelement und Verunreinigungselementen, wie z. B. Wasserstoff und Stickstoff, aufweist.
  • Bei dem Transistor 200 wird vorzugsweise für das Oxid 230 (das Oxid 230a und das Oxid 230b), das einen Kanalbildungsbereich aufweist, ein Metalloxid, das als Halbleiter dient (nachstehend auch als Oxidhalbleiter bezeichnet), verwendet.
  • Das Metalloxid, das als Halbleiter dient, weist vorzugsweise eine Bandlücke von mehr als oder gleich 2 eV, bevorzugter mehr als oder gleich 2,5 eV auf. Die Verwendung eines derartigen Metalloxids mit einer großen Bandlücke kann den Sperrstrom des Transistors verringern.
  • Als Oxid 230 wird vorzugsweise zum Beispiel ein Metalloxid, wie z. B. ein In-M-Zn-Oxid, das Indium, ein Element M und Zink enthält (das Element M ist eine oder mehrere Arten, die aus Aluminium, Gallium, Yttrium, Zinn, Kupfer, Vanadium, Beryllium, Bor, Titan, Eisen, Nickel, Germanium, Zirkonium, Molybdän, Lanthan, Cer, Neodym, Hafnium, Tantal, Wolfram, Magnesium und dergleichen ausgewählt werden), verwendet. Alternativ kann ein In-Ga-Oxid, ein In-Zn-Oxid oder Indiumoxid als Oxid 230 verwendet werden.
  • Hier ist das Atomverhältnis von In zu dem Element M in dem Metalloxid, das für das Oxid 230b verwendet wird, vorzugsweise größer als das Atomverhältnis von In zu dem Element M in dem Metalloxid, das für das Oxid 230a verwendet wird.
  • Wie vorstehend beschrieben, ist das Oxid 230a unter dem Oxid 230b angeordnet, wodurch verhindert werden kann, dass Verunreinigungen und Sauerstoff von Komponenten, die unterhalb des Oxids 230a ausgebildet sind, in das Oxid 230b diffundieren.
  • Die Dichte von Defektzuständen an der Grenzfläche zwischen dem Oxid 230a und dem Oxid 230b kann verringert werden, wenn das Oxid 230a und das Oxid 230b zusätzlich zu Sauerstoff ein gemeinsames Element (als Hauptkomponente) enthalten. Da die Dichte von Defektzuständen an der Grenzfläche zwischen den Oxiden 230a und 230b verringert werden kann, ist der Einfluss der Grenzflächenstreuung auf die Ladungsträgerleitung gering, und ein hoher Durchlassstrom kann erhalten werden.
  • Das Oxid 230b weist vorzugsweise eine Kristallinität auf. Insbesondere wird es bevorzugt, dass für das Oxid 230b ein CAAC-OS verwendet wird.
  • Der CAAC-OS ist ein Metalloxid, das eine dichte Struktur mit hoher Kristallinität aufweist und eine geringe Menge an Verunreinigungen und Defekten (z. B. Sauerstofffehlstellen (Vo)) aufweist. Insbesondere wird nach der Ausbildung eines Metalloxids eine Wärmebehandlung bei einer Temperatur durchgeführt, bei der das Metalloxid nicht zu einem Polykristall wird (z. B. 400 °C bis 600 °C), wodurch ein CAAC-OS, der eine dichte Struktur mit höherer Kristallinität aufweist, erhalten werden kann. Wenn die Dichte des CAAC-OS auf diese Weise erhöht wird, kann die Diffusion von Verunreinigungen oder Sauerstoff in dem CAAC-OS weiter verringert werden.
  • Im Gegensatz dazu ist es weniger wahrscheinlich, dass bei einem CAAC-OS eine Verringerung der Elektronenbeweglichkeit aufgrund einer Kristallkorngrenze auftritt, da es schwierig ist, eine eindeutige Kristallkorngrenze zu beobachten. Somit ist ein Metalloxid mit einem CAAC-OS physikalisch stabil. Daher ist ein Metalloxid mit einem CAAC-OS wärmebeständig und weist eine hohe Zuverlässigkeit auf.
  • Außerdem kann eine gekrümmte Oberfläche zwischen der Seitenfläche des Oxids 230b und der Oberseite des Oxids 230b in einer Querschnittsansicht in der Kanalbreitenrichtung des Transistors 200 bereitgestellt werden. Das heißt, dass ein Endabschnitt der Seitenfläche und ein Endabschnitt der Oberseite gekrümmt sein können (im Folgenden wird eine derartige gekrümmte Form auch als abgerundete Form bezeichnet).
  • Der Krümmungsradius der gekrümmten Oberfläche ist vorzugsweise größer als 0 nm und kleiner als die Filmdicke des Oxids 230b in einem Bereich, der sich mit dem Leiter 242 überlappt, oder kleiner als die Hälfte der Länge eines Bereichs, der die gekrümmte Oberfläche nicht aufweist. Insbesondere ist der Krümmungsradius der gekrümmten Oberfläche größer als 0 nm und kleiner als oder gleich 20 nm, bevorzugt größer als oder gleich 1 nm und kleiner als oder gleich 15 nm, bevorzugter größer als oder gleich 2 nm und kleiner als oder gleich 10 nm. Mit einer derartigen Form kann die Abdeckung des Oxids 230b mit dem Isolator 252, dem Isolator 250, dem Isolator 254 und dem Leiter 260 verbessert werden.
  • Das Oxid 230 weist vorzugsweise eine mehrschichtige Struktur aus einer Vielzahl von Oxidschichten mit unterschiedlichen chemischen Zusammensetzungen auf. Insbesondere ist das Atomverhältnis des Elements M zu dem Metallelement, das als Hauptkomponente dient, in dem Metalloxid, das für das Oxid 230a verwendet wird, vorzugsweise größer als das Atomverhältnis des Elements M zu dem Metallelement, das als Hauptkomponente dient, in dem Metalloxid, das für das Oxid 230b verwendet wird. Außerdem ist das Atomverhältnis des Elements M zu In in dem Metalloxid, das für das Oxid 230a verwendet wird, vorzugsweise größer als das Atomverhältnis des Elements M zu In in dem Metalloxid, das für das Oxid 230b verwendet wird. Außerdem ist das Atomverhältnis von In zu dem Element M in dem Metalloxid, das für das Oxid 230b verwendet wird, vorzugsweise größer als das Atomverhältnis von In zu dem Element M in dem Metalloxid, das für das Oxid 230a verwendet wird.
  • Es handelt sich bei dem Oxid 230b vorzugsweise um ein Oxid mit Kristallinität, wie z. B. einen CAAC-OS. Ein Oxid mit Kristallinität, wie z. B. ein CAAC-OS, weist eine dichte Struktur mit nur geringen Verunreinigungen und Defekten (z. B. Sauerstofffehlstellen) und hoher Kristallinität auf. Dies unterdrückt die Extraktion von Sauerstoff aus dem Oxid 230b durch die Source- oder Drain-Elektrode. Dies hemmt die Extraktion von Sauerstoff aus dem Oxid 230b, selbst wenn eine Wärmebehandlung durchgeführt wird; daher ist der Transistor 200 stabil gegenüber hohen Temperaturen im Herstellungsprozess (d. h. dem sogenannten Wärmebudget).
  • Hier verändert sich das Leitungsbandminimum in einem Verbindungsabschnitt des Oxids 230a und des Oxids 230b graduell. Mit anderen Worten: Das Energieniveau des Leitungsbandminimums in dem Verbindungsabschnitt des Oxids 230a und des Oxids 230b verändert sich stetig oder ist stetig zusammenhängend. Dafür wird vorzugsweise die Dichte der Defektzustände in einer Mischschicht verringert, die an der Grenzfläche zwischen dem Oxid 230a und dem Oxid 230b ausgebildet wird.
  • Insbesondere kann dann, wenn das Oxid 230a und das Oxid 230b abgesehen von Sauerstoff ein gemeinsames Element als Hauptkomponente enthalten, eine Mischschicht mit einer niedrigen Dichte der Defektzustände ausgebildet werden. Beispielsweise kann in dem Fall, in dem es sich bei dem Oxid 230b um ein In-M-Zn-Oxid handelt, ein In-M-Zn-Oxid, ein M-Zn-Oxid, ein Oxid des Elements M, ein In-Zn-Oxid, Indiumoxid oder dergleichen für das Oxid 230a verwendet werden.
  • Insbesondere wird für das Oxid 230a ein Metalloxid mit einem Atomverhältnis von In: M: Zn = 1: 3: 4 oder einer Zusammensetzung in der Nähe davon oder mit einem Atomverhältnis von In: M: Zn = 1: 1: 0,5 oder einer Zusammensetzung in der Nähe davon verwendet. Für das Oxid 230b wird ein Metalloxid mit einem Atomverhältnis von In: M: Zn = 1: 1: 1 oder einer Zusammensetzung in der Nähe davon, mit einem Atomverhältnis von In: M: Zn = 1: 1: 2 oder einer Zusammensetzung in der Nähe davon oder mit einem Atomverhältnis von In: M: Zn = 4: 2: 3 oder eine Zusammensetzung in der Nähe davon verwendet. Es sei angemerkt, dass „die Zusammensetzung in der Nähe davon“ ± 30 % von erwünschtem Atomverhältnis bezeichnet. Als Element M wird vorzugsweise Gallium verwendet.
  • Hier werden das Oxid 230a und das Oxid 230b vorzugsweise durch ein Sputterverfahren ausgebildet. Als Sputtergas wird Sauerstoff oder ein Gasgemisch aus Sauerstoff und einem Edelgas verwendet. Durch Erhöhung des Anteils an Sauerstoff im Sputtergas kann die Menge an Sauerstoff in den auszubildenden Filmen erhöht werden. Es sei angemerkt, dass das Abscheidungsverfahren des Oxids 230a und des Oxids 230b nicht auf ein Sputterverfahren beschränkt ist; ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen kann nach Bedarf verwendet werden.
  • In dem Fall, in dem ein Metalloxid durch ein Sputterverfahren abgeschieden wird, ist das vorstehende Atomverhältnis nicht auf das Atomverhältnis des abgeschiedenen Metalloxids beschränkt, und das vorstehende Atomverhältnis kann ein Atomverhältnis eines Sputtertargets sein, das für die Abscheidung des Metalloxids verwendet wird.
  • Wenn das Oxid 230a und das Oxid 230b die vorstehend beschriebene Struktur aufweisen, kann die Dichte der Defektzustände an der Grenzfläche zwischen dem Oxid 230a und dem Oxid 230b verringert werden. Somit ist der Einfluss der Grenzflächenstreuung auf die Ladungsträgerübertragung gering, und der Transistor 200 kann einen hohen Durchlassstrom und hohe Frequenzeigenschaften aufweisen.
  • Mindestens einer des Isolators 212, des Isolators 214, des Isolators 271, des Isolators 275, des Isolators 282, des Isolators 283, des Isolators 288 und des Isolators 286 dient vorzugsweise als isolierender Sperrfilm, der die Diffusion von Verunreinigungen, wie z. B. Wasser und Wasserstoff, von der Seite des Substrats oder von oberhalb des Transistors 200 in den Transistor 200 verhindert. Deshalb wird für mindestens einen des Isolators 212, des Isolators 214, des Isolators 271, des Isolators 275, des Isolators 282, des Isolators 283, des Isolators 288 und des Isolators 286 vorzugsweise ein isolierendes Material mit einer Funktion zum Verhindern einer Diffusion von Verunreinigungen, wie z. B. Wasserstoffatomen, Wasserstoffmolekülen, Wassermolekülen, Stickstoffatomen, Stickstoffmolekülen, Stickstoffoxidmolekülen (z. B. N2O, NO und NO2) und Kupferatomen, d. h. ein isolierendes Material, das die vorstehenden Verunreinigungen mit geringerer Wahrscheinlichkeit passieren, verwendet. Alternativ wird vorzugsweise ein isolierendes Material mit einer Funktion zum Verhindern einer Diffusion von Sauerstoff (z. B. Sauerstoffatomen und/oder Sauerstoffmolekülen), d. h. ein isolierendes Material, das der Sauerstoff mit geringerer Wahrscheinlichkeit passiert, verwendet.
  • Ein Isolator, der eine Funktion zum Verhindern einer Diffusion von Verunreinigungen, wie z. B. Wasser und Wasserstoff, und Sauerstoff aufweist, wird vorzugsweise für den Isolator 212, den Isolator 214, den Isolator 271, den Isolator 275, den Isolator 282, den Isolator 283, den Isolator 288 und den Isolator 286 verwendet; zum Beispiel kann Aluminiumoxid, Magnesiumoxid, Hafniumoxid, Galliumoxid, Indiumgalliumzinkoxid, Siliziumnitrid, Siliziumnitridoxid oder dergleichen verwendet werden. Beispielsweise wird Siliziumnitrid, das eine höhere Wasserstoffsperreigenschaft aufweist, vorzugsweise für den Isolator 212, den Isolator 275, den Isolator 283, den Isolator 288 und den Isolator 286 verwendet. Beispielsweise wird Aluminiumoxid oder Magnesiumoxid, das eine ausgezeichnete Funktion zum Einfangen und Fixieren von Wasserstoff aufweist, vorzugsweise für den Isolator 214, der Isolator 271 und der Isolator 282 verwendet. In diesem Fall kann verhindert werden, dass Verunreinigungen, wie z. B. Wasser und Wasserstoff, von der Seite des Substrats durch den Isolator 212 und den Isolator 214 in Richtung des Transistors 200 diffundieren. Alternativ kann verhindert werden, dass Verunreinigungen, wie z. B. Wasser und Wasserstoff, von einem Zwischenschicht-Isolierfilm oder dergleichen, der außerhalb des Isolators 285 bereitgestellt ist, in Richtung des Transistors 200 diffundieren. Alternativ kann verhindert werden, dass Sauerstoff, der in dem Isolator 224 und dergleichen enthalten ist, durch den Isolator 212 und den Isolator 214 in Richtung des Substrats diffundiert. Alternativ kann verhindert werden, dass Sauerstoff, der in dem Isolator 280 und dergleichen enthalten ist, durch den Isolator 282 und dergleichen in die Komponenten oberhalb des Transistors 200 diffundiert. Auf diese Weise wird es bevorzugt, dass der Transistor 200 von dem Isolator 212, dem Isolator 214, dem Isolator 271, dem Isolator 275, dem Isolator 282, dem Isolator 283, dem Isolator 288 und dem Isolator 286, die eine Funktion zum Verhindern einer Diffusion von Verunreinigungen, wie z. B. Wasser und Wasserstoff, und Sauerstoff aufweisen, umschlossen ist.
  • Wie in 13B dargestellt, liegt die Halbleitervorrichtung, die den Transistor 200 beinhaltet, zwischen den Isolatoren 286 und 212 mit einer Sperreigenschaft gegen Wasserstoff, so dass die Menge an Wasserstoff, der in den Transistor 200 diffundiert, verringert wird. Da der Isolator 286 derart bereitgestellt ist, dass er den Isolator 285 und den Leiter 246 bedeckt, kann die Menge an Wasserstoff, der über den Leiter 246 in den Transistor 200 diffundiert, verringert werden. Weiter innen wird der Transistor 200 mit den Isolatoren 283 und 288 mit einer Sperreigenschaft gegen Wasserstoff sowie dem Isolator 212 abgedichtet. Folglich wird die Menge an Wasserstoff, der in den Transistor 200 diffundiert, weiter verringert. Weiter innen werden der Isolator 214, der Isolator 271 und der Isolator 282, die jeweils eine ausgezeichnete Funktion zum Einfangen und Fixieren von Wasserstoff aufweisen, bereitgestellt, wodurch verhindert wird, dass Wasserstoff mit niedriger Konzentration in der Umgebung des Transistors 200 in das Oxid 230 diffundiert.
  • Außerdem wird ein Oxid mit einer amorphen Struktur vorzugsweise für den Isolator 214, den Isolator 271, den Isolator 275 und den Isolator 282 verwendet. Beispielsweise wird ein Metalloxid, wie z. B. AlOx (x ist eine vorgegebene Zahl von größer als 0) oder MgOy (y ist eine vorgegebene Zahl von größer als 0), vorzugsweise verwendet. In einem derartigen Metalloxid mit einer amorphen Struktur weist ein Sauerstoffatom offene Bindungen (dangling bonds) auf und weist in einigen Fällen eine Funktion zum Einfangen und Fixieren von Wasserstoff mit den offenen Bindungen auf. Wenn ein derartiges Metalloxid mit einer amorphen Struktur als Komponente des Transistors 200 verwendet wird oder in der Umgebung des Transistors 200 bereitgestellt wird, kann Wasserstoff, der in dem Transistor 200 enthalten ist, oder Wasserstoff, der sich in der Umgebung des Transistors 200 befindet, eingefangen und fixiert werden. Insbesondere wird Wasserstoff, der in dem Kanalbildungsbereich des Transistors 200 enthalten ist, vorzugsweise eingefangen und fixiert. Indem das Metalloxid mit einer amorphen Struktur als Komponente des Transistors 200 verwendet wird oder in der Umgebung des Transistors 200 bereitgestellt wird, können der Transistor 200 und eine Halbleitervorrichtung, die vorteilhafte Eigenschaften und eine hohe Zuverlässigkeit aufweisen, hergestellt werden.
  • Obwohl der Isolator 214, der Isolator 271, der Isolator 275 und der Isolator 282 vorzugsweise eine amorphe Struktur aufweisen, können sie teilweise einen Bereich mit einer polykristallinen Struktur umfassen. Alternativ können der Isolator 214, der Isolator 271, der Isolator 275 und der Isolator 282 eine mehrschichtige Struktur aufweisen, bei der eine Schicht mit einer amorphen Struktur und eine Schicht mit einer polykristallinen Struktur übereinander angeordnet sind. Beispielsweise kann eine mehrschichtige Struktur, bei der eine Schicht mit einer polykristallinen Struktur über einer Schicht mit einer amorphen Struktur ausgebildet wird, zum Einsatz kommen.
  • Der Isolator 212a, der Isolator 214, der Isolator 271, der Isolator 275, der Isolator 282, der Isolator 283 und der Isolator 286a können beispielsweise durch ein Sputterverfahren abgeschieden werden. Da bei einem Sputterverfahren kein Molekül, das Wasserstoff enthält, als Abscheidungsgas verwendet werden muss, kann die Wasserstoffkonzentration des Isolators 212a, des Isolators 214, des Isolators 271, des Isolators 275, des Isolators 282, des Isolators 283 und des Isolators 286a verringert werden. Außerdem werden der Isolator 212b, der Isolator 288 und der Isolator 286b vorzugsweise durch ein ALD-Verfahren, insbesondere ein PEALD-Verfahren, abgeschieden. Folglich können der Isolator 212b, der Isolator 288 und der Isolator 286b mit vorteilhafter Abdeckung abgeschieden werden; deshalb kann die Sperreigenschaft gegen Wasserstoff des Isolators 212, des Isolators 286, des Isolators 283 und des Isolators 288 verbessert werden.
  • Es sei angemerkt, dass das Abscheidungsverfahren nicht auf ein Sputterverfahren und ein ALD-Verfahren beschränkt ist; ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren oder dergleichen kann nach Bedarf verwendet werden.
  • Der spezifische Widerstand des Isolators 212, des Isolators 275, des Isolators 283 und des Isolators 286 ist in einigen Fällen vorzugsweise niedrig. Zum Beispiel können, indem der spezifische Widerstand des Isolators 212, des Isolators 275, des Isolators 283 und des Isolators 286 auf etwa 1 × 1013 Ωcm eingestellt wird, der Isolator 212, der Isolator 275, der Isolator 283 und der Isolator 286 in einigen Fällen die Aufladung (charge up) des Leiters 205, des Leiters 242, des Leiters 260 oder des Leiters 246 bei der Behandlung mit Plasma oder dergleichen im Herstellungsprozess einer Halbleitervorrichtung abmildern. Der spezifische Widerstand des Isolators 212, des Isolators 275, des Isolators 283 und des Isolators 286 ist vorzugsweise höher als oder gleich 1 × 1010 Ωcm und niedriger als oder gleich 1 × 1015 Ωcm.
  • Die Permittivtäten des Isolators 216, des Isolators 274, des Isolators 280 und des Isolators 285 sind vorzugsweise niedriger als diejenige des Isolators 214. Wenn ein Material mit niedriger Permittivität für einen Zwischenschichtfilm verwendet wird, kann die parasitäre Kapazität, die zwischen Leitungen erzeugt wird, verringert werden. Für den Isolator 216, den Isolator 274, den Isolator 280 und den Isolator 285 wird vorzugsweise zum Beispiel Siliziumoxid, Siliziumoxynitrid, Siliziumoxid, dem Fluor zugesetzt ist, Siliziumoxid, dem Kohlenstoff zugesetzt ist, Siliziumoxid, dem Kohlenstoff und Stickstoff zugesetzt sind, poröses Siliziumoxid oder dergleichen je nach Bedarf verwendet.
  • Der Leiter 205 wird derart angeordnet, dass er sich mit dem Oxid 230 und dem Leiter 260 überlappt. Hier wird der Leiter 205 vorzugsweise derart bereitgestellt, dass er in einer Öffnung, die in dem Isolator 216 ausgebildet ist, eingebettet ist. Ein Teil des Leiters 205 wird in einigen Fällen derart bereitgestellt, dass er in dem Isolator 214 eingebettet ist.
  • Der Leiter 205 umfasst den Leiter 205a und den Leiter 205b. Der Leiter 205a wird in Kontakt mit der Unterseite und der Seitenfläche der Öffnung bereitgestellt. Der Leiter 205b wird derart bereitgestellt, dass er in einem vertieften Abschnitt, der in dem Leiter 205a ausgebildet ist, eingebettet ist. Hier liegt die Oberseite des Leiters 205b im Wesentlichen auf der gleichen Höhe wie die Oberseite des Leiters 205a und die Oberseite des Isolators 216.
  • Für den Leiter 205a wird vorzugsweise ein leitfähiges Material mit einer Funktion zum Verhindern einer Diffusion von Verunreinigungen, wie z. B. Wasserstoffatomen, Wasserstoffmolekülen, Wassermolekülen, Stickstoffatomen, Stickstoffmolekülen, Stickstoffoxidmolekülen (z. B. N2O, NO und NO2) und Kupferatomen, verwendet. Alternativ wird vorzugsweise ein leitfähiges Material mit einer Funktion zum Verhindern einer Diffusion von Sauerstoff (z. B. Sauerstoffatomen und/oder Sauerstoffmolekülen) verwendet.
  • Wenn ein leitfähiges Material mit einer Funktion zum Verhindern einer Diffusion von Wasserstoff für den Leiter 205a verwendet wird, kann verhindert werden, dass Verunreinigungen, wie z. B. Wasserstoff, die in dem Leiter 205b enthalten sind, durch den Isolator 224 und dergleichen in das Oxid 230 diffundieren. Wenn ein leitfähiges Material mit einer Funktion zum Verhindern einer Diffusion von Sauerstoff für den Leiter 205a verwendet wird, kann verhindert werden, dass die Leitfähigkeit des Leiters 205b infolge einer Oxidation verringert wird. Als leitfähiges Material mit einer Funktion zum Verhindern einer Diffusion von Sauerstoff wird vorzugsweise zum Beispiel Titan, Titannitrid, Tantal, Tantalnitrid, Ruthenium, Rutheniumoxid oder dergleichen verwendet. Daher kann eine Einzelschicht oder eine Schichtanordnung aus den vorstehenden leitfähigen Materialien als Leiter 205a verwendet werden. Beispielsweise kann Titannitrid für den Leiter 205a verwendet werden.
  • Für den Leiter 205b wird vorzugsweise ein leitfähiges Material verwendet, das Wolfram, Kupfer oder Aluminium als Hauptkomponente enthält. Beispielsweise kann Wolfram für den Leiter 205b verwendet werden.
  • Der Leiter 205 dient in einigen Fällen als zweite Gate-Elektrode. In diesem Fall kann, indem ein an den Leiter 205 angelegtes Potential nicht synchron mit, sondern unabhängig von einem an den Leiter 260 angelegten Potential geändert wird, die Schwellenspannung (Vth) des Transistors 200 gesteuert werden. Indem insbesondere ein negatives Potential an den Leiter 205 angelegt wird, kann Vth des Transistors 200 höher sein, und der Sperrstrom kann verringert werden. Wenn ein negatives Potential an den Leiter 205 angelegt wird, kann daher der Drain-Strom bei einem an den Leiter 260 angelegten Potential von 0 V im Vergleich zu dem Fall verringert werden, in dem es nicht angelegt wird.
  • Der spezifische elektrische Widerstand des Leiters 205 wird unter Berücksichtigung des an den Leiter 205 angelegten Potentials eingestellt, und die Filmdicke des Leiters 205 wird entsprechend dem spezifischen elektrischen Widerstand bestimmt. Die Filmdicke des Isolators 216 ist im Wesentlichen gleich derjenigen des Leiters 205. Die Filmdicke des Leiters 205 und diejenige des Isolators 216 sind vorzugsweise so klein wie möglich im zulässigen Bereich der Konstruktion des Leiters 205. Wenn die Filmdicke des Isolators 216 verringert wird, kann die absolute Menge an Verunreinigungen, wie z. B. Wasserstoff, die in dem Isolator 216 enthalten sind, verringert werden, so dass die Diffusion der Verunreinigungen in das Oxid 230 verhindert werden kann.
  • Wie in 13A dargestellt, ist die Größe des Leiters 205 vorzugsweise größer als die Größe eines Bereichs des Oxids 230, der sich nicht mit dem Leiter 242a und dem Leiter 242b überlappt. Außerdem wird es bevorzugt, dass sich der Leiter 205 über die Endabschnitte des Oxids 230a und des Oxids 230b in der Kanalbreitenrichtung hinaus erstreckt. Das heißt, dass der Leiter 205 und der Leiter 260 vorzugsweise auf einer Außenseite der Seitenfläche des Oxids 230 in der Kanalbreitenrichtung einander überlappen, wobei die Isolatoren dazwischen liegen. Mit dieser Struktur kann der Kanalbildungsbereich des Oxids 230 elektrisch von einem elektrischen Feld des Leiters 260, der als erste Gate-Elektrode dient, und einem elektrischen Feld des Leiters 205, der als zweite Gate-Elektrode dient, umschlossen werden. In dieser Beschreibung wird eine derartige Transistorstruktur, bei der der Kanalbildungsbereich elektrisch von den elektrischen Feldern des ersten Gates und des zweiten Gates umschlossen ist, als Struktur mit umschlossenem Kanal (surrounded channel structure bzw. S-Kanal-Struktur) bezeichnet.
  • Es sei angemerkt, dass in dieser Beschreibung und dergleichen ein Transistor mit einer S-Kanal-Struktur einen Transistor mit einer Struktur bezeichnet, bei der ein Kanalbildungsbereich elektrisch von den elektrischen Feldern eines Paars von Gate-Elektroden umschlossen ist. Die S-Kanal-Struktur, die in dieser Beschreibung und dergleichen offenbart wird, unterscheidet sich von einer Fin-Struktur und einer Planarstruktur. Wenn die S-Kanal-Struktur zum Einsatz kommt, kann die Beständigkeit gegen einen Kurzkanaleffekt erhöht werden. Mit anderen Worten: Ein Transistor kann erhalten werden, bei dem ein Kurzkanaleffekt mit geringerer Wahrscheinlichkeit auftritt.
  • Des Weiteren erstreckt sich der Leiter 205, um auch als Leitung zu dienen. Jedoch kann, ohne darauf beschränkt zu sein, ein Leiter, der als Leitung dient, unter dem Leiter 205 bereitgestellt sein. Der Leiter 205 wird nicht notwendigerweise in jedem Transistor bereitgestellt. Beispielsweise kann eine Struktur zum Einsatz kommen, bei der eine Vielzahl von Transistoren den Leiter 205 teilt.
  • Es sei angemerkt, dass, obwohl der Transistor 200 eine Struktur aufweist, bei der der Leiter 205 eine Schichtanordnung aus dem Leiter 205a und dem Leiter 205b ist, die vorliegende Erfindung nicht darauf beschränkt ist. Beispielsweise kann der Leiter 205 eine einschichtige Struktur oder eine mehrschichtige Struktur aus drei Schichten oder mehr Schichten aufweisen.
  • Der Isolator 222 und der Isolator 224 dienen jeweils als Gate-Isolator.
  • Der Isolator 222 weist vorzugsweise eine Funktion zum Verhindern einer Diffusion von Wasserstoff (z. B. Wasserstoffatomen und/oder Wasserstoffmolekülen) auf. Ferner weist der Isolator 222 vorzugsweise eine Funktion zum Verhindern einer Diffusion von Sauerstoff (z. B. Sauerstoffatomen und/oder Sauerstoffmolekülen) auf. Beispielsweise weist der Isolator 222 vorzugsweise eine Funktion auf, eine Diffusion von Wasserstoff und/oder Sauerstoff stärker als der Isolator 224 zu verhindern.
  • Als Isolator 222 wird vorzugsweise ein Isolator verwendet, der ein Oxid von Aluminium und/oder ein Oxid von Hafnium enthält, bei denen es sich um isolierende Materialien handelt. Als Isolator wird vorzugsweise Aluminiumoxid, Hafniumoxid, ein Oxid, das Aluminium und Hafnium enthält (Hafniumaluminat), oder dergleichen verwendet. In dem Fall, in dem der Isolator 222 unter Verwendung eines derartigen Materials ausgebildet wird, dient der Isolator 222 als Schicht, die eine Abgabe von Sauerstoff von dem Oxid 230 in Richtung des Substrats und eine Diffusion von Verunreinigungen, wie z. B. Wasserstoff, von der Umgebung des Transistors 200 in das Oxid 230 unterdrückt. Daher kann dann, wenn der Isolator 222 bereitgestellt wird, verhindert werden, dass Verunreinigungen, wie z. B. Wasserstoff, in den Transistor 200 diffundieren und dass Sauerstofffehlstellen in dem Oxid 230 erzeugt werden. Ferner kann eine Reaktion des Leiters 205 mit Sauerstoff, der in dem Isolator 224 oder dem Oxid 230 enthalten ist, verhindert werden.
  • Alternativ kann dem vorstehenden Isolator beispielsweise Aluminiumoxid, Bismutoxid, Germaniumoxid, Nioboxid, Siliziumoxid, Titanoxid, Wolframoxid, Yttriumoxid oder Zirkoniumoxid zugesetzt werden. Dieser Isolator kann alternativ einer Nitrierungsbehandlung unterzogen werden. Alternativ kann für den Isolator 222 eine Schichtanordnung verwendet werden, die erhalten wird, indem Siliziumoxid, Siliziumoxynitrid oder Siliziumnitrid über diesen Isolatoren angeordnet wird.
  • Für den Isolator 222 wird vorzugsweise z. B. eine Einzelschicht oder eine Schichtanordnung aus einem Isolator verwendet, der ein sogenanntes Material mit hohem k, wie z. B. Aluminiumoxid, Hafniumoxid, Tantaloxid oder Zirkoniumoxid, enthält. Mit Voranschreiten miniaturisierter und hoch integrierter Transistoren kann ein Problem, wie z. B. ein Leckstrom, wegen einer Verringerung der Filmdicke eines Gate-Isolators auftreten. Wenn ein Material mit hohem k für einen als Gate-Isolator dienenden Isolator verwendet wird, kann ein Gate-Potential beim Betrieb des Transistors verringert werden, während die physikalische Filmdicke des Gate-Isolators beibehalten wird. Ferner kann für den Isolator 222 in einigen Fällen eine Substanz mit hoher Permittivität verwendet werden, wie z. B. Blei-Zirkonat-Titanat (PZT), Strontiumtitanat (SrTiO3) oder (Ba,Sr)TiO3 (BST).
  • Für den Isolator 224, der in Kontakt mit dem Oxid 230 ist, kann beispielsweise Siliziumoxid, Siliziumoxynitrid oder dergleichen angemessen verwendet werden.
  • Im Herstellungsprozess des Transistors 200 wird vorzugsweise eine Wärmebehandlung in einem Zustand durchgeführt, in dem eine Oberfläche des Oxids 230 freigelegt ist. Diese Wärmebehandlung kann beispielsweise bei höher als oder gleich 100 °C und niedriger als oder gleich 600 °C, bevorzugt höher als oder gleich 350 °C und niedriger als oder gleich 550 °C durchgeführt werden. Es sei angemerkt, dass die Wärmebehandlung in einer Stickstoffgasatmosphäre, einer Inertgasatmosphäre oder einer Atmosphäre durchgeführt wird, die ein Oxidationsgas mit 10 ppm oder mehr, 1 % oder mehr, oder 10 % oder mehr enthält. Beispielsweise wird die Wärmebehandlung vorzugsweise in einer Sauerstoffatmosphäre durchgeführt. Daher kann dem Oxid 230 Sauerstoff zugeführt werden, und Sauerstofffehlstellen (Vo) können somit verringert werden. Die Wärmebehandlung kann unter reduziertem Druck durchgeführt werden. Alternativ kann die Wärmebehandlung in einer Stickstoffgasatmosphäre oder einer Inertgasatmosphäre durchgeführt werden, und dann kann eine weitere Wärmebehandlung in einer Atmosphäre, die ein Oxidationsgas mit 10 ppm oder mehr, 1 % oder mehr, oder 10 % oder mehr enthält, durchgeführt werden, um abgegebenen Sauerstoff zu kompensieren. Alternativ kann eine Wärmebehandlung in einer Atmosphäre, die ein Oxidationsgas mit 10 ppm oder mehr, 1 % oder mehr, oder 10 % oder mehr enthält, durchgeführt werden, und eine weitere Wärmebehandlung kann sukzessiv in einer Stickstoffgasatmosphäre oder einer Inertgasatmosphäre durchgeführt werden.
  • Es sei angemerkt, dass die Sauerstoffzusatzbehandlung, die an dem Oxid 230 durchgeführt wird, eine Reaktion, bei der Sauerstofffehlstellen in dem Oxid 230 mit zugeführtem Sauerstoff repariert werden, d. h. eine Reaktion von „VO+O→null“, fördern kann. Außerdem reagiert Wasserstoff, der in dem Oxid 230 verbleibt, mit dem zugeführten Sauerstoff, wodurch dieser Wasserstoff als H2O entfernt werden kann (Dehydrierung). Somit kann die Bildung von VoH durch eine Rekombination von Wasserstoff, der in dem Oxid 230 verbleibt, mit Sauerstofffehlstellen unterdrückt werden.
  • Indem die vorstehende Wärmebehandlung durchgeführt wird, kann das Oxid 230 eine dichtere Struktur mit höherer Kristallinität aufweisen. Auf diese Weise wird die Dichte des Oxids 230 erhöht, wodurch eine Diffusion von Verunreinigungen oder Sauerstoff in dem Oxid 230 weiter verringert werden kann.
  • Es sei angemerkt, dass der Isolator 222 und der Isolator 224 jeweils eine mehrschichtige Struktur aus zwei oder mehr Schichten aufweisen können. In diesem Fall kann, ohne Beschränkung auf eine mehrschichtige Struktur aus dem gleichen Material, eine mehrschichtige Struktur aus unterschiedlichen Materialien verwendet werden. Der Isolator 224 kann in einer Inselform ausgebildet werden, wobei er sich mit dem Oxid 230a überlappt. In diesem Fall ist der Isolator 275 in Kontakt mit einer Seitenfläche des Isolators 224 und einer Oberseite des Isolators 222.
  • Der Leiter 242a und der Leiter 242b werden in Kontakt mit der Oberseite des Oxids 230b bereitgestellt. Der Leiter 242a und der Leiter 242b dienen jeweils als Source-Elektrode oder Drain-Elektrode des Transistors 200.
  • Für den Leiter 242 (den Leiter 242a und den Leiter 242b) wird vorzugsweise z. B. ein Nitrid, das Tantal enthält, ein Nitrid, das Titan enthält, ein Nitrid, das Molybdän enthält, ein Nitrid, das Wolfram enthält, ein Nitrid, das Tantal und Aluminium enthält, ein Nitrid, das Titan und Aluminium enthält, oder dergleichen verwendet. Bei einer Ausführungsform der vorliegenden Erfindung wird ein Nitrid, das Tantal enthält, besonders bevorzugt. Als weiteres Beispiel kann Rutheniumoxid, Rutheniumnitrid, ein Oxid, das Strontium und Ruthenium enthält, ein Oxid, das Lanthan und Nickel enthält, oder dergleichen verwendet werden. Diese Materialien werden bevorzugt, da sie oxidationsbeständige leitfähige Materialien oder Materialien sind, deren Leitfähigkeit auch nach der Absorption von Sauerstoff aufrechterhalten wird.
  • Es sei angemerkt, dass Wasserstoff, der in dem Oxid 230b oder dergleichen enthalten ist, in einigen Fällen in den Leiter 242a oder den Leiter 242b diffundiert. Wenn insbesondere ein Nitrid, das Tantal enthält, für den Leiter 242a und den Leiter 242b verwendet wird, kann Wasserstoff, der in dem Oxid 230b oder dergleichen enthalten ist, leicht in den Leiter 242a oder den Leiter 242b diffundieren, und der Wasserstoff, der diffundiert, wird in einigen Fällen an Stickstoff, der in dem Leiter 242a oder dem Leiter 242b enthalten ist, gebunden. Das heißt, dass Wasserstoff, der in dem Oxid 230b oder dergleichen enthalten ist, in einigen Fällen von dem Leiter 242a oder dem Leiter 242b absorbiert wird.
  • Vorzugsweise wird zwischen einer Seitenfläche des Leiters 242 und einer Oberseite des Leiters 242 keine gekrümmte Oberfläche ausgebildet. Wenn keine gekrümmte Oberfläche in dem Leiter 242 ausgebildet wird, kann der Leiter 242 eine große Querschnittsfläche in der Kanalbreitenrichtung aufweisen. Dementsprechend wird die Leitfähigkeit des Leiters 242 erhöht, so dass der Durchlassstrom des Transistors 200 erhöht werden kann.
  • Der Isolator 271a ist in Kontakt mit der Oberseite des Leiters 242a bereitgestellt, und der Isolator 271b ist in Kontakt mit der Oberseite des Leiters 242b bereitgestellt. Der Isolator 271 dient vorzugsweise mindestens als isolierender Sperrfilm gegen Sauerstoff. Daher weist der Isolator 271 vorzugsweise eine Funktion zum Verhindern einer Diffusion von Sauerstoff auf. Beispielsweise weist der Isolator 271 vorzugsweise eine Funktion zum Verhindern einer Diffusion von Sauerstoff stärker als Isolator 280 auf. Beispielsweise kann ein Nitrid, das Silizium enthält, wie z. B. Siliziumnitrid, für den Isolator 271 verwendet werden. Ferner weist der Isolator 271 vorzugsweise eine Funktion zum Einfangen von Verunreinigungen, wie z. B. Wasserstoff, auf. In diesem Fall kann ein Metalloxid mit einer amorphen Struktur, beispielsweise ein Isolator, wie z. B. Aluminiumoxid oder Magnesiumoxid, für den Isolator 271 verwendet werden. Es wird besonders bevorzugt, dass Aluminiumoxid mit einer amorphen Struktur oder amorphes Aluminiumoxid für den Isolator 271 verwendet wird, da Wasserstoff in einigen Fällen effektiver eingefangen und fixiert werden kann. Demzufolge können der Transistor 200 und eine Halbleitervorrichtung, die vorteilhafte Eigenschaften und eine hohe Zuverlässigkeit aufweisen, hergestellt werden.
  • Der Isolator 275 ist derart bereitgestellt, dass er den Isolator 224, das Oxid 230a, das Oxid 230b, den Leiter 242 und den Isolator 271 bedeckt. Der Isolator 275 weist vorzugsweise eine Funktion zum Einfangen und Fixieren von Wasserstoff auf. In diesem Fall ist vorzugsweise Siliziumnitrid oder ein Metalloxid mit einer amorphen Struktur, beispielsweise ein Isolator, wie z. B. Aluminiumoxid oder Magnesiumoxid, als Isolator 275 enthalten. Beispielsweise kann für den Isolator 275 ein mehrschichtiger Film aus Aluminiumoxid und darüber liegendem Siliziumnitrid verwendet werden. Beispielsweise kann Aluminiumoxid durch ein Sputterverfahren abgeschieden werden, und Siliziumnitrid kann durch ein PEALD-Verfahren abgeschieden werden.
  • Wenn die vorstehenden Isolatoren 271 und 275 bereitgestellt werden, kann der Leiter 242 durch die Isolatoren mit einer Sperreigenschaft gegen Sauerstoff umschlossen werden. Das heißt, dass verhindert werden kann, dass Sauerstoff, der in dem Isolator 224 dem Isolator 280 enthalten ist, in den Leiter 242 diffundiert. Als Ergebnis kann verhindert werden, dass der Leiter 242 durch Sauerstoff, der in dem Isolator 224 und dem Isolator 280 enthalten ist, direkt oxidiert wird, so dass eine Erhöhung des spezifischen Widerstands und eine Verringerung des Durchlassstroms verhindert werden können.
  • Der Isolator 252 dient als ein Teil des Gate-Isolators. Für den Isolator 252 wird vorzugsweise ein isolierender Sperrfilm gegen Sauerstoff verwendet. Für den Isolator 252 kann ein Isolator verwendet werden, der für den vorstehend beschriebenen Isolator 282 verwendet werden kann. Für den Isolator 252 kann vorzugsweise ein Isolator verwendet werden, der ein Oxid von Aluminium und/oder ein Oxid von Hafnium enthält. Für diesen Isolator kann Aluminiumoxid, Hafniumoxid, ein Aluminium und Hafnium enthaltendes Oxid (Hafniumaluminat), ein Hafnium und Silizium enthaltendes Oxid (Hafniumsilikat) oder dergleichen verwendet. Bei dieser Ausführungsform wird Aluminiumoxid für den Isolator 252 verwendet. In diesem Fall ist der Isolator 252 ein zumindest Sauerstoff und Aluminium enthaltender Isolator.
  • Der Isolator 252 wird vorzugsweise auch in der Kanalbreitenrichtung in Kontakt mit der Oberseite und der Seitenfläche des Oxids 230b, der Seitenfläche des Oxids 230a, der Seitenfläche des Isolators 224 und der Oberseite des Isolators 222 bereitgestellt. Das heißt, dass ein sich mit dem Leiter 260 überlappender Bereich des Oxids 230a, des Oxids 230b und des Isolators 224 im Querschnitt in der Kanalbreitenrichtung mit dem Isolator 252 bedeckt ist. Dadurch kann von dem Isolator 252 mit einer Sperreigenschaft gegen Sauerstoff verhindert werden, dass bei Wärmebehandlung und dergleichen Sauerstoff aus dem Oxid 230a und dem Oxid 230b abgegeben wird. Daher kann verhindert werden, dass Sauerstofffehlstellen (Vo) in dem Oxid 230a und dem Oxid 230b gebildet werden. Dadurch können in dem Bereich 230bc gebildete Sauerstofffehlstellen (Vo) und VoH verringert werden. Daher können die elektrischen Eigenschaften und die Zuverlässigkeit des Transistors 200 verbessert werden.
  • Dagegen kann, selbst wenn in dem Isolator 280, dem Isolator 250 und dergleichen eine überschüssige Menge an Sauerstoff enthalten ist, eine überschüssige Zufuhr dieses Sauerstoffs zu dem Oxid 230a und dem Oxid 230b verhindert werden. Daher kann verhindert werden, dass eine Überoxidation des Bereichs 230ba und des Bereichs 230bb durch den Bereich 230bc zu einer Verringerung des Durchlassstroms oder einer Verringerung der Feldeffektbeweglichkeit des Transistors 200 führt.
  • Wie in 13B dargestellt, ist der Isolator 252 ferner in Kontakt mit jeder Seitenfläche des Leiters 242, des Isolators 271, des Isolators 275 und des Isolators 280 bereitgestellt. Daher können eine Oxidation der Seitenfläche des Leiters 242 und damit eine Bildung des Oxidfilms an dieser Seitenfläche verringert werden. Dadurch kann verhindert werden, dass eine Verringerung des Durchlassstroms oder eine Verringerung der Feldeffektbeweglichkeit des Transistors 200 bewirkt wird.
  • Ferner muss der Isolator 252 zusammen mit dem Isolator 254, dem Isolator 250 und dem Leiter 260 in einer im Isolator 280 und dergleichen ausgebildeten Öffnung bereitgestellt werden. Um den Transistor 200 zu miniaturisieren, ist die Filmdicke des Isolators 252 vorzugsweise klein. Die Filmdicke des Isolators 252 ist größer als oder gleich 0,1 nm und kleiner als oder gleich 5,0 nm, bevorzugt größer als oder gleich 0,5 nm und kleiner als oder gleich 3,0 nm, bevorzugter größer als oder gleich 1,0 nm und kleiner als oder gleich 3,0 nm. In diesem Fall kann der Isolator 252 zumindest teilweise einen Bereich mit der vorstehenden Filmdicke aufweisen. Die Filmdicke des Isolators 252 ist vorzugsweise kleiner als diejenige des Isolators 250. In diesem Fall kann der Isolator 252 zumindest teilweise einen Bereich mit einer kleineren Filmdicke als diejenige des Isolators 250 aufweisen.
  • Der Isolator 252 wird vorzugsweise durch ein ALD-Verfahren abgeschieden, um seine Filmdicke so klein auszubilden, wie vorstehend beschrieben. Das ALD-Verfahren umfasst ein thermisches ALD-Verfahren, bei dem ein Vorläufer und ein Reaktant lediglich durch thermische Energie miteinander reagieren, ein PEALD-Verfahren, bei dem ein durch Plasma angeregter Reaktant verwendet wird, und dergleichen. Bei einem PEALD-Verfahren ist die Verwendung von Plasma in einigen Fällen vorzuziehen, da die Abscheidung bei einer niedrigeren Temperatur möglich ist.
  • Der Isolator 250 dient als ein Teil des Gate-Isolators. Der Isolator 250 wird vorzugsweise in Kontakt mit der Oberseite des Isolators 252 angeordnet. Für den Isolator 250 kann Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Siliziumoxid, dem Fluor zugesetzt ist, Siliziumoxid, dem Kohlenstoff zugesetzt ist, Siliziumoxid, dem Kohlenstoff und Stickstoff zugesetzt sind, poröses Siliziumoxid oder dergleichen verwendet werden. Insbesondere werden Siliziumoxid und Siliziumoxynitrid aufgrund ihrer thermischen Stabilität bevorzugt. In diesem Fall ist der Isolator 250 ein zumindest Sauerstoff und Silizium enthaltender Isolator.
  • Wie bei dem Isolator 224, wird die Konzentration von Verunreinigungen, wie z. B. Wasser und Wasserstoff, in dem Isolator 250 vorzugsweise verringert. Die Filmdicke des Isolators 250 ist bevorzugt größer als oder gleich 1 nm und kleiner als oder gleich 20 nm, bevorzugter größer als oder gleich 0,5 nm und kleiner als oder gleich 15,0 nm. In diesem Fall kann der Isolator 250 zumindest teilweise einen Bereich mit der vorstehenden Filmdicke aufweisen.
  • Es sei angemerkt, dass, obwohl in 13A und 13B der Isolator 250 eine einschichtige Struktur aufweist, die vorliegende Erfindung nicht darauf beschränkt ist und er eine zwei- oder mehrschichtige Struktur aufweisen kann. Wie z. B. in 14B dargestellt, kann der Isolator 250 eine zweischichtige Struktur aus dem Isolator 250a und dem über dem Isolator 250a liegenden Isolator 250b aufweisen.
  • Wenn, wie in 14B dargestellt, der Isolator 250 mit der zweischichtigen Struktur ausgebildet wird, werden vorzugsweise der unten liegende Isolator 250a unter Verwendung eines Sauerstoff leicht durchlassenden Isolators und der oben liegende Isolator 250b unter Verwendung eines Isolators mit einer Funktion zum Verhindern einer Diffusion von Sauerstoff ausgebildet. Mit einer derartigen Struktur kann verhindert werden, dass in dem Isolator 250a enthaltener Sauerstoff in den Leiter 260 diffundiert. Das heißt, dass eine Verringerung der Menge an dem Oxid 230 zugeführtem Sauerstoff verhindert werden kann. Außerdem kann eine Oxidation des Leiters 260 aufgrund von in dem Isolator 250a enthaltenem Sauerstoff verhindert werden. Beispielsweise können der Isolator 250a unter Verwendung des für den Isolator 250 verwendbaren, vorstehenden Materials ausgebildet und für den Isolator 250b ein ein Oxid von Aluminium und/oder ein Oxid von Hafnium enthaltender Isolator verwendet werden. Für diesen Isolator kann Aluminiumoxid, Hafniumoxid, ein Aluminium und Hafnium enthaltendes Oxid (Hafniumaluminat), ein Hafnium und Silizium enthaltendes Oxid (Hafniumsilikat) oder dergleichen verwendet. Bei dieser Ausführungsform wird Hafniumoxid für den Isolator 250b verwendet. In diesem Fall ist der Isolator 250b ein zumindest Sauerstoff und Hafnium enthaltender Isolator. Die Filmdicke des Isolators 250b ist größer als oder gleich 0,5 nm und kleiner als oder gleich 5,0 nm, bevorzugt größer als oder gleich 1,0 nm und kleiner als oder gleich 5,0 nm, bevorzugter größer als oder gleich 1,0 nm und kleiner als oder gleich 3,0 nm. In diesem Fall kann der Isolator 250b zumindest teilweise einen Bereich mit der vorstehenden Filmdicke aufweisen.
  • In dem Fall, in dem Siliziumoxid, Siliziumoxynitrid oder dergleichen für den Isolator 250a verwendet wird, kann der Isolator 250b unter Verwendung eines isolierenden Materials ausgebildet werden, das ein Material mit hohem k mit hoher relativer Permittivität ist. Der Gate-Isolator mit einer mehrschichtigen Struktur aus dem Isolator 250a und dem Isolator 250b kann thermisch stabil sein und eine hohe relative Permittivität aufweisen. Demzufolge kann das beim Betrieb des Transistors angelegte Gate-Potential verringert werden, während die physikalische Filmdicke des Gate-Isolators beibehalten wird. Außerdem kann die äquivalente Oxiddicke (equivalent oxide thickness, EOT) des als Gate-Isolator dienenden Isolators verringert werden. Daher kann eine Spannungsfestigkeit des Isolators 250 erhöht werden.
  • Der Isolator 254 dient als ein Teil des Gate-Isolators. Für den Isolator 254 wird vorzugsweise ein isolierender Sperrfilm gegen Wasserstoff verwendet. Dies kann die Diffusion von in dem Leiter 260 enthaltenen Verunreinigungen, wie z. B. Wasserstoff, in den Isolator 250 und das Oxid 230b verhindern. Für den Isolator 254 kann ein für den vorstehenden Isolator 283 verwendbarer Isolator verwendet werden. Beispielsweise kann Siliziumnitrid, das durch ein PEALD-Verfahren abgeschieden wird, für den Isolator 254 verwendet werden. In diesem Fall ist der Isolator 254 ein zumindest Stickstoff und Silizium enthaltender Isolator.
  • Der Isolator 254 kann eine Sperreigenschaft gegen Sauerstoff aufweisen. Dadurch kann verhindert werden, dass in dem Isolator 250 enthaltener Sauerstoff in den Leiter 260 diffundiert.
  • Ferner muss der Isolator 254 zusammen mit dem Isolator 252, dem Isolator 250 und dem Leiter 260 in einer im Isolator 280 und dergleichen ausgebildeten Öffnung bereitgestellt werden. Um den Transistor 200 zu miniaturisieren, ist die Filmdicke des Isolators 254 vorzugsweise klein. Die Filmdicke des Isolators 254 ist größer als oder gleich 0,1 nm und kleiner als oder gleich 5,0 nm, bevorzugt größer als oder gleich 0,5 nm und kleiner als oder gleich 3,0 nm, bevorzugter größer als oder gleich 1,0 nm und kleiner als oder gleich 3,0 nm. In diesem Fall kann der Isolator 254 zumindest teilweise einen Bereich mit der vorstehenden Filmdicke aufweisen. Die Filmdicke des Isolators 254 ist vorzugsweise kleiner als diejenige des Isolators 250. In diesem Fall kann der Isolator 254 zumindest teilweise einen Bereich mit einer kleineren Filmdicke als diejenige des Isolators 250 aufweisen.
  • Der Leiter 260 dient als erste Gate-Elektrode des Transistors 200. Der Leiter 260 umfasst vorzugsweise den Leiter 260a und den Leiter 260b, der über dem Leiter 260a angeordnet ist. Beispielsweise wird der Leiter 260a vorzugsweise derart angeordnet, dass er die Unterseite und die Seitenfläche des Leiters 260b bedeckt. Wie in 13B dargestellt, liegt die Oberseite des Leiters 260 im Wesentlichen auf der gleichen Höhe wie die oberste Oberfläche des Isolators 250. Es sei angemerkt, dass der Leiter 260 eine zweischichtige Struktur aus dem Leiter 260a und dem Leiter 260b in 13B aufweist; jedoch kann eine einschichtige Struktur oder eine mehrschichtige Struktur aus drei oder mehr Schichten zum Einsatz kommen.
  • Für den Leiter 260a wird vorzugsweise ein leitfähiges Material mit einer Funktion zum Verhindern einer Diffusion von Verunreinigungen, wie z. B. Wasserstoffatomen, Wasserstoffmolekülen, Wassermolekülen, Stickstoffatomen, Stickstoffmolekülen, Stickstoffoxidmolekülen und Kupferatomen, verwendet. Alternativ wird vorzugsweise ein leitfähiges Material mit einer Funktion zum Verhindern einer Diffusion von Sauerstoff (z. B. Sauerstoffatomen und/oder Sauerstoffmolekülen) verwendet.
  • Wenn der Leiter 260a eine Funktion zum Verhindern einer Diffusion von Sauerstoff aufweist, kann verhindert werden, dass die Leitfähigkeit des Leiters 260b infolge einer Oxidation, die durch den in dem Isolator 250 enthaltenen Sauerstoff hervorgerufen wird, verringert wird. Als leitfähiges Material mit einer Funktion zum Verhindern einer Diffusion von Sauerstoff wird vorzugsweise zum Beispiel Titan, Titannitrid, Tantal, Tantalnitrid, Ruthenium, Rutheniumoxid oder dergleichen verwendet.
  • Da der Leiter 260 auch als Leitung dient, wird vorzugsweise ein Leiter mit hoher Leitfähigkeit verwendet. Beispielsweise kann ein leitfähiges Material, das Wolfram, Kupfer oder Aluminium als Hauptkomponente enthält, für den Leiter 260b verwendet werden. Der Leiter 260b kann eine mehrschichtige Struktur, beispielsweise eine mehrschichtige Struktur aus Titan oder Titannitrid und dem vorstehenden leitfähigen Material aufweisen.
  • Bei dem Transistor 200 wird der Leiter 260 in selbstjustierender Weise ausgebildet, um eine Öffnung zu füllen, die in dem Isolator 280 und dergleichen ausgebildet ist. Wenn der Leiter 260 auf diese Weise ausgebildet wird, kann der Leiter 260 in einem Bereich zwischen dem Leiter 242a und dem Leiter 242b ohne Ausrichtung sicher angeordnet werden.
  • Außerdem wird es bevorzugt, dass in der Kanalbreitenrichtung des Transistors 200 unter Verwendung der Unterseite des Isolators 222 als Norm die Höhe der Unterseite eines Bereichs des Leiters 260, der sich nicht mit dem Oxid 230b überlappt, niedriger als die Höhe der Unterseite des Oxids 230b ist. Wenn der Leiter 260, der als Gate-Elektrode dient, die Seitenfläche und die Oberseite des Kanalbildungsbereichs des Oxids 230b bedeckt, wobei der Isolator 250 und dergleichen dazwischen liegen, kann das elektrische Feld des Leiters 260 mit hoher Wahrscheinlichkeit auf den gesamten Kanalbildungsbereich des Oxids 230b einwirken. Daher kann der Transistor 200 einen höheren Durchlassstrom und bessere Frequenzeigenschaften aufweisen. Wenn die Unterseite des Isolators 222 als Referenz verwendet wird, ist der Abstand zwischen der Unterseite des Leiters 260 in einem Bereich, in dem sich das Oxid 230a und das Oxid 230b nicht mit dem Leiter 260 überlappen, und der Unterseite des Oxids 230b größer als oder gleich 0 nm und kleiner als oder gleich 100 nm, bevorzugt größer als oder gleich 3 nm und kleiner als oder gleich 50 nm, bevorzugter größer als oder gleich 5 nm und kleiner als oder gleich 20 nm.
  • Der Isolator 280 ist über dem Isolator 275 bereitgestellt, und die Öffnung ist in dem Bereich ausgebildet, in dem der Isolator 250 und der Leiter 260 bereitgestellt sind. Die Oberseite des Isolators 280 kann planarisiert werden.
  • Der Isolator 280, der als Zwischenschichtfilm dient, weist vorzugsweise eine niedrige Permittivität auf. Wenn ein Material mit niedriger Permittivität für einen Zwischenschichtfilm verwendet wird, kann die parasitäre Kapazität, die zwischen Leitungen erzeugt wird, verringert werden. Beispielsweise wird der Isolator 280 vorzugsweise unter Verwendung eines Materials, das demjenigen des Isolators 216 ähnlich ist, ausgebildet. Insbesondere werden Siliziumoxid und Siliziumoxynitrid, welche thermisch stabil sind, bevorzugt. Materialien, wie z. B. Siliziumoxid, Siliziumoxynitrid und poröses Siliziumoxid, werden besonders bevorzugt, da ein Bereich, der Sauerstoff enthält, der durch Erwärmung abgegeben wird, leicht gebildet werden kann.
  • Der Isolator 280 umfasst vorzugsweise einen Bereich mit überschüssigem Sauerstoff oder überschüssigen Sauerstoff. Ferner wird vorzugsweise die Konzentration von Verunreinigungen, wie z. B. Wasser und Wasserstoff, in dem Isolator 280 verringert. Beispielsweise kann für den Isolator 280 angemessen Siliziumoxid, Siliziumoxynitrid oder dergleichen verwendet werden. Wenn ein Isolator, der überschüssigen Sauerstoff enthält, in Kontakt mit dem Oxid 230 bereitgestellt wird, können Sauerstofffehlstellen in dem Oxid 230 verringert werden, was zu einer Verbesserung der Zuverlässigkeit des Transistors 200 führt. Wenn der Isolator 280 durch ein Sputterverfahren in einer Sauerstoff enthaltenden Atmosphäre abgeschieden wird, kann der Isolator 280, der überschüssigen Sauerstoff enthält, ausgebildet werden. Indem ein Sputterverfahren, bei dem kein Wasserstoff als Abscheidungsgas verwendet werden muss, verwendet wird, kann die Wasserstoffkonzentration in dem Isolator 280 verringert werden. Außerdem kann der Isolator 282, der in Kontakt mit der Oberseite des Isolators 280 ist, durch ein Sputterverfahren in einer Sauerstoff enthaltenden Atmosphäre abgeschieden werden, und Sauerstoff kann dem Isolator 280 zugesetzt werden. In dem Fall, in dem bei der Abscheidung des Isolators 282 dem Isolator 280 Sauerstoff zugesetzt wird, ist das Abscheidungsverfahren des Isolators 280 nicht auf ein Sputterverfahren beschränkt; ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen kann nach Bedarf verwendet werden. Beispielsweise kann der Isolator 280 eine mehrschichtige Struktur aus Siliziumoxid, das durch ein Sputterverfahren abgeschieden wird, und Siliziumoxynitrid, das durch ein CVD-Verfahren darüber abgeschieden wird, aufweisen. Ferner kann darüber Siliziumnitrid angeordnet sein.
  • Der Isolator 282 dient vorzugsweise als isolierender Sperrfilm zum Verhindern einer Diffusion von Verunreinigungen, wie z. B. Wasser und Wasserstoff, von oben in den Isolator 280, und der Isolator 282 weist vorzugsweise eine Funktion zum Einfangen von Verunreinigungen, wie z. B. Wasserstoff, auf. Der Isolator 282 dient vorzugsweise als isolierender Sperrfilm zum Verhindern des Durchgangs von Sauerstoff. Ein Metalloxid mit einer amorphen Struktur, beispielsweise ein Isolator, wie z. B. Aluminiumoxid, kann für den Isolator 282 verwendet werden. In diesem Fall ist der Isolator 282 ein zumindest Sauerstoff und Aluminium enthaltender Isolator. Indem der Isolator 282, der eine Funktion zum Einfangen von Verunreinigungen, wie z. B. Wasserstoff, aufweist, in Kontakt mit dem Isolator 280 in einem zwischen dem Isolator 212 und dem Isolator 283 liegenden Bereich bereitgestellt wird, können in dem Isolator 280 und dergleichen enthaltene Verunreinigungen, wie z. B. Wasserstoff, eingefangen werden und kann die Menge an Wasserstoff in dem Bereich auf einen bestimmten Wert gehalten werden. Es wird besonders bevorzugt, dass Aluminiumoxid mit einer amorphen Struktur für den Isolator 282 verwendet wird, da Wasserstoff in einigen Fällen effektiver eingefangen und fixiert werden kann. Demzufolge können der Transistor 200 und eine Halbleitervorrichtung hergestellt werden, die vorteilhafte Eigenschaften und eine hohe Zuverlässigkeit aufweisen.
  • Der Isolator 282 wird vorzugsweise durch ein Sputterverfahren ausgebildet. Wenn der Isolator 282 durch ein Sputterverfahren ausgebildet wird, kann Sauerstoff dem Isolator 280 zugesetzt werden. Das Abscheidungsverfahren des Isolators 282 ist nicht auf ein Sputterverfahren beschränkt, und ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen kann nach Bedarf verwendet werden.
  • Der Isolator 283 dient als isolierender Sperrfilm zum Verhindern einer Diffusion von Verunreinigungen, wie z. B. Wasser und Wasserstoff, von oben in den Isolator 280. Der Isolator 283 wird über dem Isolator 282 angeordnet. Für den Isolator 283 wird vorzugsweise ein Nitrid, das Silizium enthält, wie z. B. Siliziumnitrid oder Siliziumnitridoxid, verwendet. Beispielsweise kann Siliziumnitrid, das durch ein Sputterverfahren abgeschieden wird, für den Isolator 283 verwendet werden. Wenn der Isolator 283 durch ein Sputterverfahren abgeschieden wird, kann ein Siliziumnitridfilm mit hoher Dichte ausgebildet werden. Indem ein Sputterverfahren, bei dem ein Molekül, das Wasserstoff enthält, nicht als Abscheidungsgas verwendet werden muss, verwendet wird, kann die Wasserstoffkonzentration in dem Isolator 283 verringert werden.
  • Für den Isolator 288 wird vorzugsweise ein Nitrid, das Silizium enthält, wie z. B. Siliziumnitrid, verwendet. Beispielsweise kann Siliziumnitrid, das durch ein PEALD-Verfahren abgeschieden wird, für den Isolator 288 verwendet werden. Wenn der Isolator 288 eine vorteilhafte Abdeckung aufweist, kann die Sperreigenschaft gegen Wasserstoff der mehrschichtigen Struktur aus dem Isolator 283 und dem Isolator 288 verbessert werden. Hier werden der Isolator 283, der Isolator 288 und der Isolator 274 einer CMP-Behandlung unterzogen, bis die oberste Oberfläche des Isolators 283 freigelegt wird. Daher liegen die jeweiligen obersten Oberflächen des Isolators 283, des Isolators 288 und des Isolators 274 in einigen Fällen im Wesentlichen auf der gleichen Höhe. Außerdem stellt 13B eine Struktur dar, bei der ein Teil des Isolators 288 entfernt wird und ein Teil des Isolators 283 und der Isolator 285 in Kontakt miteinander sind; jedoch ist die vorliegende Erfindung nicht darauf beschränkt. Beispielsweise kann der Isolator 288 vollständig den Isolator 283 bedecken, und der Isolator 288 und der Isolator 285 können in einem Bereich, in dem sich der Isolator 288 mit dem Isolator 282 überlappt, in Kontakt miteinander sein.
  • Für den Leiter 240a und den Leiter 240b wird vorzugsweise ein leitfähiges Material verwendet, das Wolfram, Kupfer oder Aluminium als Hauptkomponente enthält. Ferner können der Leiter 240a und der Leiter 240b jeweils eine mehrschichtige Struktur aufweisen.
  • In dem Fall, in dem der Leiter 240 eine mehrschichtige Struktur aufweist, wird vorzugsweise ein leitendes Material mit einer Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasser und Wasserstoff, für den ersten Leiter verwendet, der in der Nähe des Isolators 285, des Isolators 283, des Isolators 282, des Isolators 280, des Isolators 275 und des Isolators 271 angeordnet ist. Beispielsweise wird vorzugsweise Tantal, Tantalnitrid, Titan, Titannitrid, Ruthenium, Rutheniumoxid oder dergleichen verwendet. Das leitfähige Material mit einer Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasser und Wasserstoff, kann eine Einzelschicht oder eine Schichtanordnung sein. Ferner kann verhindert werden, dass Verunreinigungen, wie z. B. Wasser und Wasserstoff, die in einer Schicht oberhalb des Isolators 283 enthalten sind, durch den Leiter 240a und den Leiter 240b in das Oxid 230 eindringen.
  • Als Isolator 241a und Isolator 241b kann ein isolierender Sperrfilm, der als Isolator 275 oder dergleichen verwendet werden kann, verwendet werden. Für den Isolator 241a und den Isolator 241b kann beispielsweise ein Isolator wie Siliziumnitrid, Aluminiumoxid oder Siliziumnitridoxid verwendet werden. Da die Isolatoren 241a und 241b in Kontakt mit dem Isolator 283, dem Isolator 282 und dem Isolator 271 vorgesehen sind, kann das Eindringen von Verunreinigungen wie Wasser und Wasserstoff, die in dem Isolator 280 oder dergleichen enthalten ist, in das Oxid 230 durch die Leiter 240a und 240b verhindern. Siliziumnitrid ist wegen seiner hohen Wasserstoffsperreigenschaft besonders bevorzugt. Weiterhin kann verhindert werden, dass in dem Isolator 280 enthaltener Sauerstoff von dem Leiter 240a und dem Leiter 240b absorbiert wird.
  • In dem Fall, in dem, wie in 13B dargestellt, der Isolator 241a und der Isolator 241b jeweils eine mehrschichtige Struktur aufweisen, werden für den ersten Isolator, der in Kontakt mit einer Innenwand der Öffnung ist, die in dem Isolator 280 und dergleichen bereitgestellt wird, und den zweiten Isolator, der sich weiter innen als der erste Isolator befindet, vorzugsweise ein isolierender Sperrfilm gegen Sauerstoff und ein isolierender Sperrfilm gegen Wasserstoff in Kombination verwendet.
  • Beispielsweise wird Aluminiumoxid, das durch ein ALD-Verfahren abgeschieden wird, als erster Isolator verwendet, und Siliziumnitrid, das durch ein PEALD-Verfahren abgeschieden wird, wird als zweiter Isolator verwendet. Bei dieser Struktur kann die Oxidation des Leiters 240 verhindert werden, und es kann verhindert werden, dass Wasserstoff in den Leiter 240 eindringt.
  • Der Leiter 246 (der Leiter 246a und der Leiter 246b), der als Leitung dient, kann in Kontakt mit der Oberseite des Leiters 240a und der Oberseite des Leiters 240b angeordnet werden. Für den Leiter 246 wird vorzugsweise ein leitfähiges Material verwendet, das Wolfram, Kupfer oder Aluminium als Hauptkomponente enthält. Der Leiter kann eine mehrschichtige Struktur aufweisen; beispielsweise kann er eine Schichtanordnung aus Titan oder Titannitrid und dem vorstehenden leitfähigen Material sein. Es sei angemerkt, dass der Leiter derart ausgebildet werden kann, dass er in einer Öffnung, die in einem Isolator bereitgestellt ist, eingebettet ist.
  • Es sei angemerkt, dass bei dieser Ausführungsform, wie in 13A dargestellt, der Transistor 200, der den Leiter 260, der als erste Gate-Elektrode dient, und den Leiter 205, der als zweite Gate-Elektrode dient, beinhaltet, beschrieben worden ist; jedoch ist die vorliegende Erfindung nicht darauf beschränkt. Wenn es sich um einen Transistor handelt, bei dem ein Oxidhalbleiterfilm verwendet wird, kann eine beliebige Struktur zum Einsatz kommen, und der Entwurf kann je nach den für eine Halbleitervorrichtung erforderlichen Eigenschaften angemessen ausgeführt werden. Beispielsweise kann ein Top-Gate-Transistor oder ein Bottom-Gate-Transistor zum Einsatz kommen.
  • <Bestandsmaterialien der Halbleitervorrichtung>
  • Nachstehend werden Bestandsmaterialien beschrieben, die für die Halbleitervorrichtung verwendet werden können.
  • <<Substrat>>
  • Als Substrat, über dem der Transistor 200 ausgebildet wird, kann beispielsweise ein Isolatorsubstrat, ein Halbleitersubstrat oder ein Leitersubstrat verwendet werden. Beispiele für das Isolatorsubstrat umfassen ein Glassubstrat, ein Quarzsubstrat, ein Saphirsubstrat, ein stabilisiertes Zirkonoxid-Substrat (z. B. ein Yttrium-stabilisiertes Zirkonoxid-Substrat) und ein Harzsubstrat. Beispiele für das Halbleitersubstrat umfassen ein Halbleitersubstrat unter Verwendung von Silizium, Germanium oder dergleichen als Material und ein Verbindungshalbleitersubstrat aus Siliziumkarbid, Siliziumgermanium, Galliumarsenid, Indiumphosphid, Zinkoxid oder Galliumoxid. Außerdem wird ein Halbleitersubstrat, in dem ein Isolatorbereich in dem vorstehenden Halbleitersubstrat bereitgestellt ist, wie z. B. ein Silizium-auf-Isolator- (silicon on insulator, SOI-) Substrat, angegeben. Beispiele für das Leitersubstrat umfassen ein Graphitsubstrat, ein Metallsubstrat, ein Legierungssubstrat und ein leitfähiges Harzsubstrat. Außerdem wird ein Substrat, das ein Nitrid eines Metalls enthält, ein Substrat, das ein Oxid eines Metalls enthält, oder dergleichen angegeben. Ferner wird ein Substrat, das ein Isolatorsubstrat ist, das mit einem Leiter oder einem Halbleiter versehen ist, ein Substrat, das ein Halbleitersubstrat ist, das mit einem Leiter oder einem Isolator versehen ist, ein Substrat, das ein Leitersubstrat ist, das mit einem Halbleiter oder einem Isolator versehen ist, oder dergleichen angegeben. Alternativ kann eines dieser Substrate, das mit einem Element versehen ist, verwendet werden. Beispiele für das Element, das über dem Substrat bereitgestellt wird, umfassen einen Kondensator, einen Widerstand, ein Schaltelement, ein Licht emittierendes Element und ein Speicherelement.
  • <<Isolator>>
  • Beispiele für einen Isolator umfassen ein isolierendes Oxid, ein isolierendes Nitrid, ein isolierendes Oxynitrid, ein isolierendes Nitridoxid, ein isolierendes Metalloxid, ein isolierendes Metalloxynitrid und ein isolierendes Metallnitridoxid.
  • Mit Voranschreiten miniaturisierter und hoch integrierter Transistoren kann beispielsweise ein Problem, wie z. B. ein Leckstrom, wegen einer Verringerung der Filmdicke eines Gate-Isolators auftreten. Wenn ein Material mit hohem k für den als Gate-Isolator dienenden Isolator verwendet wird, kann die Spannung beim Betrieb des Transistors verringert werden, während die physikalische Filmdicke des Gate-Isolators beibehalten wird. Im Gegensatz dazu kann dann, wenn ein Material mit niedriger relativer Permittivität für den Isolator, der als Zwischenschichtfilm dient, verwendet wird, die parasitäre Kapazität, die zwischen Leitungen erzeugt wird, verringert werden. Daher wird vorzugsweise ein Material je nach der Funktion eines Isolators ausgewählt.
  • Beispiele für den Isolator mit hoher relativer Permittivität umfassen Galliumoxid, Hafniumoxid, Zirkoniumoxid, ein Oxid, das Aluminium und Hafnium enthält, ein Oxynitrid, das Aluminium und Hafnium enthält, ein Oxid, das Silizium und Hafnium enthält, ein Oxynitrid, das Silizium und Hafnium enthält, und ein Nitrid, das Silizium und Hafnium enthält.
  • Beispiele für den Isolator mit niedriger relativer Permittivität umfassen Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Siliziumoxid, dem Fluor zugesetzt ist, Siliziumoxid, dem Kohlenstoff zugesetzt ist, Siliziumoxid, dem Kohlenstoff und Stickstoff zugesetzt sind, poröses Siliziumoxid und ein Harz.
  • Außerdem können dann, wenn ein Transistor, der ein Metalloxid enthält, von einem Isolator mit einer Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasserstoff, und Sauerstoff umschlossen ist, die elektrischen Eigenschaften des Transistors stabilisiert werden. Als Isolator mit einer Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasserstoff, und Sauerstoff kann beispielsweise eine Einzelschicht oder eine Schichtanordnung aus einem Isolator, der Bor, Kohlenstoff, Stickstoff, Sauerstoff, Fluor, Magnesium, Aluminium, Silizium, Phosphor, Chlor, Argon, Gallium, Germanium, Yttrium, Zirkonium, Lanthan, Neodym, Hafnium oder Tantal enthält, verwendet werden. Als Isolator mit einer Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasserstoff, und Sauerstoff kann insbesondere ein Metalloxid, wie z. B. Aluminiumoxid, Magnesiumoxid, Galliumoxid, Germaniumoxid, Yttriumoxid, Zirkoniumoxid, Lanthanoxid, Neodymoxid, Hafniumoxid oder Tantaloxid, oder ein Metallnitrid, wie z. B. Aluminiumnitrid, Siliziumnitridoxid oder Siliziumnitrid, verwendet werden.
  • Es handelt sich bei dem als Gate-Isolator dienenden Isolator vorzugsweise um einen Isolator, der einen Bereich umfasst, der Sauerstoff enthält, der durch Erwärmung abgegeben wird. Wenn eine Struktur zum Einsatz kommt, bei der Siliziumoxid oder Siliziumoxynitrid, welches einen Bereich umfasst, der Sauerstoff enthält, der durch Erwärmung abgegeben wird, in Kontakt mit dem Oxid 230 ist, können Sauerstofffehlstellen, die in dem Oxid 230 enthalten sind, kompensiert werden.
  • <<Leiter>>
  • Für einen Leiter wird vorzugsweise ein Metallelement, das aus Aluminium, Chrom, Kupfer, Silber, Gold, Platin, Tantal, Nickel, Titan, Molybdän, Wolfram, Hafnium, Vanadium, Niob, Mangan, Magnesium, Zirkonium, Beryllium, Indium, Ruthenium, Iridium, Strontium, Lanthan und dergleichen ausgewählt wird, eine Legierung, die eines der vorstehenden Metallelemente als ihre Komponente enthält, eine Legierung, die eine Kombination der vorstehenden Metallelemente enthält, oder dergleichen verwendet. Beispielsweise wird vorzugsweise Tantalnitrid, Titannitrid, Wolfram, ein Nitrid, das Titan und Aluminium enthält, ein Nitrid, das Tantal und Aluminium enthält, Rutheniumoxid, Rutheniumnitrid, ein Oxid, das Strontium und Ruthenium enthält, ein Oxid, das Lanthan und Nickel enthält, oder dergleichen verwendet. Tantalnitrid, Titannitrid, ein Nitrid, das Titan und Aluminium enthält, ein Nitrid, das Tantal und Aluminium enthält, Rutheniumoxid, Rutheniumnitrid, ein Oxid, das Strontium und Ruthenium enthält, und ein Oxid, das Lanthan und Nickel enthält, werden bevorzugt, da sie oxidationsbeständige leitende Materialien oder Materialien sind, die auch nach der Absorption von Sauerstoff ihre Leitfähigkeit aufrechterhalten. Alternativ kann ein Halbleiter mit hoher elektrischer Leitfähigkeit, typischerweise polykristallines Silizium, das ein Verunreinigungselement, wie z. B. Phosphor, enthält, oder ein Silizid, wie z. B. Nickelsilizid, verwendet werden.
  • Ferner kann eine Schichtanordnung aus einer Vielzahl von leitfähigen Schichten, die aus den vorstehenden Materialien ausgebildet werden, verwendet werden. Beispielsweise kann auch eine mehrschichtige Struktur, bei der ein Material, das eines der vorstehend beschriebenen Metallelemente enthält, und ein sauerstoffhaltiges leitfähiges Material kombiniert sind, zum Einsatz kommen. Alternativ kann eine mehrschichtige Struktur, bei der ein Material, das eines der vorstehend beschriebenen Metallelemente enthält, und ein stickstoffhaltiges leitfähiges Material kombiniert sind, zum Einsatz kommen. Alternativ kann eine mehrschichtige Struktur, bei der ein Material, das eines der vorstehend beschriebenen Metallelemente enthält, ein sauerstoffhaltiges leitfähiges Material und ein stickstoffhaltiges leitfähiges Material kombiniert sind, zum Einsatz kommen.
  • Es sei angemerkt, dass dann, wenn ein Oxid für den Kanalbildungsbereich des Transistors verwendet wird, vorzugsweise eine mehrschichtige Struktur, bei der ein Material, das eines der vorstehend beschriebenen Metallelemente enthält, und ein sauerstoffhaltiges leitfähiges Material kombiniert sind, für den Leiter, der als Gate-Elektrode dient, verwendet wird. In diesem Fall wird das sauerstoffhaltige leitfähige Material vorzugsweise auf der Seite des Kanalbildungsbereichs bereitgestellt. Wenn das sauerstoffhaltige leitfähige Material auf der Seite des Kanalbildungsbereichs bereitgestellt wird, wird Sauerstoff, der von dem leitfähigen Material freigesetzt wird, dem Kanalbildungsbereich leicht zugeführt.
  • Insbesondere wird vorzugsweise ein leitfähiges Material, das Sauerstoff und ein Metallelement enthält, das in dem Metalloxid enthalten ist, in dem ein Kanal gebildet wird, für den als Gate-Elektrode dienenden Leiter verwendet. Alternativ kann ein leitfähiges Material, das eines der vorstehend beschriebenen Metallelemente und Stickstoff enthält, verwendet werden. Beispielsweise kann ein stickstoffhaltiges leitfähiges Material, wie z. B. Titannitrid oder Tantalnitrid, verwendet werden. Alternativ kann Indiumzinnoxid, Indiumoxid, das Wolframoxid enthält, Indiumzinkoxid, das Wolframoxid enthält, Indiumoxid, das Titanoxid enthält, Indiumzinnoxid, das Titanoxid enthält, Indiumzinkoxid oder Indiumzinnoxid, dem Silizium zugesetzt ist, verwendet werden. Alternativ kann Indium-Gallium-Zink-Oxid, das Stickstoff enthält, verwendet werden. Unter Verwendung eines derartigen Materials kann Wasserstoff, der in dem Metalloxid enthalten ist, in dem ein Kanal gebildet wird, in einigen Fällen eingefangen werden. Alternativ kann Wasserstoff, der von einem externen Isolator oder dergleichen eindringt, in einigen Fällen eingefangen werden.
  • <<Metalloxid>>
  • Ein Metalloxid, das als Halbleiter dient (ein Oxidhalbleiter), wird vorzugsweise als Oxid 230 verwendet. Nachstehend wird ein Metalloxid beschrieben, das als Oxid 230 der vorliegenden Erfindung verwendet werden kann.
  • Ein Metalloxid enthält vorzugsweise mindestens Indium oder Zink. Insbesondere sind vorzugsweise Indium und Zink enthalten. Zusätzlich dazu ist vorzugsweise Aluminium, Gallium, Yttrium, Zinn oder dergleichen enthalten. Ferner können eine oder mehrere Arten, die aus Bor, Titan, Eisen, Nickel, Germanium, Zirkonium, Molybdän, Lanthan, Cer, Neodym, Hafnium, Tantal, Wolfram, Magnesium, Kobalt und dergleichen ausgewählt werden, enthalten sein.
  • Hier wird der Fall in Betracht gezogen, in dem es sich bei dem Metalloxid um ein In-M-Zn-Oxid handelt, das Indium, das Element M und Zink enthält. Es sei angemerkt, dass es sich bei dem Element M um Aluminium, Gallium, Yttrium oder Zinn handelt. Weitere Beispiele für das Element, das als Element M verwendet werden kann, umfassen Bor, Titan, Eisen, Nickel, Germanium, Zirkonium, Molybdän, Lanthan, Cer, Neodym, Hafnium, Tantal, Wolfram, Magnesium und Kobalt. Es sei angemerkt, dass eine Vielzahl der vorstehenden Elemente in Kombination als Element M verwendet werden kann.
  • Es sei angemerkt, dass in dieser Beschreibung und dergleichen auch ein Metalloxid, das Stickstoff enthält, in einigen Fällen als Metalloxid bezeichnet wird. Ein stickstoffhaltiges Metalloxid kann auch als Metalloxynitrid bezeichnet werden.
  • <Klassifizierung von Kristallstrukturen>
  • Zuerst wird die Klassifizierung der Kristallstrukturen eines Oxidhalbleiters anhand von 15A beschrieben. 15A ist ein Diagramm, das die Klassifizierung der Kristallstrukturen eines Oxidhalbleiters, typischerweise IGZO (eines Metalloxids, das In, Ga und Zn enthält), zeigt.
  • Wie in 15A gezeigt, wird ein Oxidhalbleiter grob in „Amorph“, „Kristallin“ und „Kristall“ klassifiziert. „Amorph“ umfasst „vollständig amorph“. Ferner umfasst „Kristallin“ „CAAC“ (c-axis aligned crystalline bzw. einen Kristall mit Ausrichtung bezüglich der c-Achse), „nc“ (nanocrystalline bzw. nanokristallin) und „CAC“ (cloud-aligned composite bzw. einen wolkenartig ausgerichteten Verbund) (mit Ausnahme vom Einkristall und Polykristall). Es sei angemerkt, dass „Einkristall“, „Polykristall“ und „vollständig amorph“ aus der Kategorie von „Kristallin“ ausgeschlossen werden. „Kristall“ umfasst „Einkristall“ und „Polykristall“.
  • Es sei angemerkt, dass sich die Strukturen im dicken Rahmen in 15A in einem Zwischenzustand zwischen „Amorph“ und „Kristall“ befinden und zu einem neuen Grenzgebiet (einer neuen kristallinen Phase) gehören. Das heißt, dass sich diese Strukturen von „Amorph“, welches energetisch instabil ist, und „Kristall“ völlig unterscheiden.
  • Es sei angemerkt, dass eine Kristallstruktur eines Films oder eines Substrats mit einem Röntgenbeugungs- (X-ray diffraction, XRD-) Spektrum ausgewertet werden kann. 15B zeigt ein XRD-Spektrum, das durch Messung der Röntgenbeugung unter streifendem Einfall (grazing incidence XRD, GIXD) erhalten wird, eines CAAC-IGZO-Films, der in „Kristallin“ klassifiziert wird. Es sei angemerkt, dass ein GIXD-Verfahren auch als Dünnfilmverfahren oder Seemann-Bohlin-Verfahren bezeichnet wird. Das in 15B gezeigte XRD-Spektrum, das durch die GIXD-Messung erhalten wird, wird nachstehend einfach als XRD-Spektrum bezeichnet. Es sei angemerkt, dass der CAAC-IGZO-Film in 15B eine Zusammensetzung in der Nähe von In:Ga:Zn = 4:2:3 [Atomverhältnis] aufweist. Der CAAC-IGZO-Film in 15B weist eine Dicke von 500 nm auf.
  • In 15B stellt die horizontale Achse 2θ [Grad] dar, und die vertikale Achse stellt die Intensität [willk.Einh.] dar. Wie in 15B gezeigt, wird ein Peak, der eine eindeutige Kristallinität anzeigt, in dem XRD-Spektrum des CAAC-IGZO-Films erfasst. Insbesondere wird ein Peak, der eine Ausrichtung bezüglich der c-Achse anzeigt, bei 2θ von ungefähr 31° in dem XRD-Spektrum des CAAC-IGZO-Films erfasst. Es sei angemerkt, dass, wie in 15B gezeigt, der Peak bei 2θ von ungefähr 31° eine asymmetrische Form aufweist, wobei der Winkel, bei dem die Peakintensität erfasst wird, die Achse ist.
  • Eine Kristallstruktur eines Films oder eines Substrats kann mit einem Beugungsmuster, das durch ein Nanostrahlelektronenbeugungs- (nano beam electron diffraction, NBED-) Verfahren erhalten wird (auch als Nanostrahlelektronenbeugungsmuster bezeichnet), ausgewertet werden. 15C zeigt ein Beugungsmuster des CAAC-IGZO-Films. 15C zeigt ein Beugungsmuster, das durch NBED, bei der ein Elektronenstrahl parallel zu dem Substrat einfällt, beobachtet wird. Es sei angemerkt, dass die Zusammensetzung des CAAC-IGZO-Films in 15C in der Nähe von In:Ga:Zn = 4:2:3 [Atomverhältnis] liegt. In dem Nanostrahlelektronenbeugungsverfahren wird eine Elektronenbeugung mit einem Probendurchmesser von 1 nm durchgeführt.
  • Wie in 15C gezeigt, wird eine Vielzahl von Punkten, die eine Ausrichtung bezüglich der c-Achse anzeigen, in dem Beugungsmuster des CAAC-IGZO-Films beobachtet.
  • <<Struktur eines Oxidhalbleiters>>
  • Im Hinblick auf die Kristallstruktur könnten Oxidhalbleiter auf andere Weise als diejenige in 15A klassifiziert werden. Oxidhalbleiter werden beispielsweise in einen einkristallinen Oxidhalbleiter und einen nicht-einkristallinen Oxidhalbleiter klassifiziert. Beispiele für den nicht-einkristallinen Oxidhalbleiter umfassen den CAAC-OS und den nc-OS, welche vorstehend beschrieben worden sind. Weitere Beispiele für den nicht-einkristallinen Oxidhalbleiter umfassen einen polykristallinen Oxidhalbleiter, einen amorphähnlichen Oxidhalbleiter (a-ähnlichen OS) und einen amorphen Oxidhalbleiter.
  • Hier werden der CAAC-OS, der nc-OS und der a-ähnliche OS, welche vorstehend beschrieben worden sind, ausführlich beschrieben.
  • [CAAC-OS]
  • Der CAAC-OS ist ein Oxidhalbleiter, der eine Vielzahl von Kristallbereichen aufweist, die jeweils eine Ausrichtung bezüglich der c-Achse in einer bestimmten Richtung aufweisen. Es sei angemerkt, dass sich die bestimmte Richtung auf die Dickenrichtung eines CAAC-OS-Films, die normale Richtung einer Ebene, auf der der CAAC-OS-Film ausgebildet ist, oder die normale Richtung einer Oberfläche des CAAC-OS-Films bezieht. Der Kristallbereich bezeichnet einen Bereich, der eine periodische Atomanordnung aufweist. In dem Fall, in dem eine Atomanordnung als Gitteranordnung betrachtet wird, wird der Kristallbereich auch als Bereich mit einer regelmäßigen Gitteranordnung bezeichnet. Der CAAC-OS umfasst einen Bereich, in dem eine Vielzahl von Kristallbereichen in Richtung der a-b-Ebene verbunden ist, und der Bereich weist in einigen Fällen eine Verzerrung auf. Es sei angemerkt, dass eine Verzerrung einen Abschnitt bezeichnet, in dem sich die Richtung einer Gitteranordnung zwischen einem Bereich mit einer gleichmäßigen Gitteranordnung und einem anderen Bereich mit einer gleichmäßigen Gitteranordnung in einem Bereich verändert, in dem eine Vielzahl von Kristallbereichen verbunden ist. Das heißt, dass der CAAC-OS ein Oxidhalbleiter ist, der eine Ausrichtung bezüglich der c-Achse aufweist und keine deutliche Ausrichtung in Richtung der a-b-Ebene aufweist.
  • Es sei angemerkt, dass jeder der Vielzahl von Kristallbereichen aus einem oder mehreren feinen Kristallen (Kristallen, die jeweils einen maximalen Durchmesser von kleiner als 10 nm aufweisen) gebildet wird. In dem Fall, in dem der Kristallbereich aus einem feinen Kristall gebildet wird, ist der maximale Durchmesser des Kristallbereichs kleiner als 10 nm. In dem Fall, in dem der Kristallbereich aus einer großen Anzahl von feinen Kristallen gebildet wird, könnte die Größe des Kristallbereichs ungefähr mehrere zehn Nanometer sein.
  • Im Falle eines In-M-Zn-Oxids (das Element M ist eine oder mehrere Arten, die aus Aluminium, Gallium, Yttrium, Zinn, Titan und dergleichen ausgewählt werden) gibt es die Tendenz, dass der CAAC-OS eine mehrschichtige Kristallstruktur (auch als mehrschichtige Struktur bezeichnet) aufweist, bei der eine Schicht, die Indium (In) und Sauerstoff enthält (nachstehend als In-Schicht bezeichnet), und eine Schicht, die das Element M, Zink (Zn) und Sauerstoff enthält (nachstehend als (M,Zn)-Schicht bezeichnet), übereinander angeordnet sind. Es sei angemerkt, dass Indium und das Element M durcheinander ersetzt werden können. Deshalb kann Indium in der (M,Zn)-Schicht enthalten sein. Außerdem kann das Element M in der In-Schicht enthalten sein. Es sei angemerkt, dass Zn in der In-Schicht enthalten sein könnte. Eine derartige mehrschichtige Struktur wird beispielsweise in einem hochauflösenden TEM-Bild als Gitterbild beobachtet.
  • Wenn beispielsweise der CAAC-OS-Film einer Strukturanalyse mittels eines XRD-Geräts unterzogen wird, wird durch die Out-of-Plane-XRD-Messung mit einem θ/2θ-Scan ein Peak, der eine Ausrichtung bezüglich der c-Achse zeigt, bei 2θ von 31° oder in der Nähe davon erfasst. Es sei angemerkt, dass sich die Position des Peaks, der eine Ausrichtung bezüglich der c-Achse zeigt (der Wert von 2θ), abhängig von der Art, der Zusammensetzung oder dergleichen des Metallelements, das in dem CAAC-OS enthalten ist, ändern könnte.
  • Beispielsweise wird eine Vielzahl von hellen Punkten (Punkten) in dem Elektronenbeugungsmuster des CAAC-OS-Films beobachtet. Es sei angemerkt, dass ein Punkt und ein anderer Punkt punktsymmetrisch beobachtet werden, wobei ein Punkt des einfallenden Elektronenstrahls, der eine Probe passiert (auch als direkter Punkt bezeichnet), das Zentrum der Symmetrie ist.
  • Wenn der Kristallbereich aus einer bestimmten Richtung beobachtet wird, weist die Gitteranordnung in diesem Kristallbereich grundsätzlich ein hexagonales Gitter auf; die Gittereinheit weist jedoch nicht immer ein regelmäßiges Sechseck, sondern auch in einigen Fällen ein unregelmäßiges Sechseck auf. Eine fünfeckige Gitteranordnung, eine siebeneckige Gitteranordnung und dergleichen sind in einigen Fällen in der Verzerrung enthalten. Es sei angemerkt, dass eine eindeutige Kristallkorngrenze (Grain-Boundary) selbst in der Nähe der Verzerrung in dem CAAC-OS nicht beobachtet werden kann. Das heißt, dass die Bildung einer Kristallkorngrenze durch die Verzerrung einer Gitteranordnung ver- bzw. behindert wird. Das liegt wahrscheinlich daran, dass der CAAC-OS eine Verzerrung dank einer niedrigen Dichte der Anordnung von Sauerstoffatomen in Richtung der a-b-Ebene, einer Veränderung des interatomaren Bindungsabstands durch Substitution eines Metallatoms oder dergleichen tolerieren kann.
  • Es sei angemerkt, dass eine Kristallstruktur, bei der eine eindeutige Kristallkorngrenze beobachtet wird, ein sogenannter Polykristall ist. Es ist sehr wahrscheinlich, dass die Kristallkorngrenze als Rekombinationszentrum dient und Ladungsträger eingefangen werden, was zu einer Verringerung des Durchlassstroms, einer Verringerung der Feldeffektbeweglichkeit oder dergleichen eines Transistors führt. Daher ist der CAAC-OS, in dem keine eindeutige Kristallkorngrenze beobachtet wird, ein kristallines Oxid mit einer Kristallstruktur, die für eine Halbleiterschicht eines Transistors geeignet ist. Es sei angemerkt, dass Zn vorzugsweise enthalten ist, um den CAAC-OS zu bilden. Beispielsweise werden ein In-Zn-Oxid und ein In-Ga-Zn-Oxid bevorzugt, da diese Oxide im Vergleich zu einem In-Oxid die Erzeugung einer Kristallkorngrenze unterdrücken können.
  • Der CAAC-OS ist ein Oxidhalbleiter mit hoher Kristallinität, in dem keine eindeutige Kristallkorngrenze beobachtet wird. In dem CAAC-OS tritt daher eine Verringerung der Elektronenbeweglichkeit aufgrund der Kristallkorngrenze mit geringerer Wahrscheinlichkeit auf. Ein Eindringen von Verunreinigungen, eine Bildung von Defekten und dergleichen könnte die Kristallinität eines Oxidhalbleiters verringern. Dies bedeutet, dass der CAAC-OS ein Oxidhalbleiter ist, der geringe Mengen an Verunreinigungen und Defekten (z. B. Sauerstofffehlstellen) aufweist. Daher ist ein Oxidhalbleiter, der den CAAC-OS enthält, physikalisch stabil. Deshalb ist der Oxidhalbleiter, der den CAAC-OS enthält, wärmebeständig und weist eine hohe Zuverlässigkeit auf. Der CAAC-OS ist auch bei einer hohen Temperatur im Herstellungsprozess (sogenannter Wärmeumsatz bzw. thermal budget) stabil. Die Verwendung des CAAC-OS für einen OS-Transistor kann daher den Freiheitsgrad des Herstellungsprozesses erhöhen.
  • [nc-OS]
  • In dem nc-OS weist ein mikroskopischer Bereich (zum Beispiel ein Bereich mit einer Größe von größer als oder gleich 1 nm und kleiner als oder gleich 10 nm, insbesondere ein Bereich mit einer Größe von größer als oder gleich 1 nm und kleiner als oder gleich 3 nm) eine regelmäßige Atomanordnung auf. Mit anderen Worten: Der nc-OS enthält einen feinen Kristall. Es sei angemerkt, dass die Größe des feinen Kristalls beispielsweise größer als oder gleich 1 nm und kleiner als oder gleich 10 nm, insbesondere größer als oder gleich 1 nm und kleiner als oder gleich 3 nm ist; daher wird der feine Kristall auch als Nanokristall bezeichnet. Es gibt keine Regelmäßigkeit der Kristallausrichtung zwischen unterschiedlichen Nanokristallen in dem nc-OS. Daher wird keine Ausrichtung des gesamten Films beobachtet. Deshalb kann man den nc-OS in einigen Fällen nicht von einem a-ähnlichen OS und einem amorphen Oxidhalbleiter in Abhängigkeit von einem Analyseverfahren unterscheiden. Wenn beispielsweise der nc-OS-Film einer Strukturanalyse mittels eines XRD-Geräts unterzogen wird, wird durch die Out-of-Plane-XRD-Messung mit einem θ/2θ-Scan kein Peak, der eine Kristallinität anzeigt, erfasst. Ferner wird ein Beugungsmuster wie ein Halo-Muster beobachtet, wenn der nc-OS-Film einer Elektronenbeugung (auch als Feinbereichsbeugung bezeichnet) mittels eines Elektronenstrahls mit einem Probendurchmesser, der größer ist als derjenige eines Nanokristalls (z. B. größer als oder gleich 50 nm), unterzogen wird. Im Gegensatz dazu wird in einigen Fällen ein Elektronenbeugungsmuster erhalten, in dem eine Vielzahl von Punkten in einem ringförmigen Bereich rund um einen direkten Punkt beobachtet wird, wenn der nc-OS-Film einer Elektronenbeugung (auch als Nanostrahl-Elektronenbeugung bezeichnet) mittels eines Elektronenstrahls mit einem Probendurchmesser, der nahezu gleich oder kleiner als derjenige eines Nanokristalls ist (z. B. größer als oder gleich 1 nm und kleiner als oder gleich 30 nm), unterzogen wird.
  • [a-ähnlicher OS]
  • Der a-ähnliche OS ist ein Oxidhalbleiter, der eine Struktur aufweist, die zwischen derjenigen des nc-OS und derjenigen des amorphen Oxidhalbleiters liegt. Der a-ähnliche OS enthält einen Hohlraum oder einen Bereich mit niedriger Dichte. Das heißt, dass der a-ähnliche OS im Vergleich zu dem nc-OS und dem CAAC-OS eine niedrigere Kristallinität aufweist. Das heißt, dass der a-ähnliche OS im Vergleich zu dem nc-OS und dem CAAC-OS eine höhere Wasserstoffkonzentration in dem Film aufweist.
  • <<Struktur eines Oxidhalbleiters>>
  • Als Nächstes wird der vorstehend beschriebene CAC-OS ausführlich beschrieben. Es sei angemerkt, dass der CAC-OS die Materialzusammensetzung betrifft.
  • [CAC-OS]
  • Es handelt sich bei dem CAC-OS beispielsweise um ein Material mit einer Zusammensetzung, bei der Elemente, die in einem Metalloxid enthalten sind, ungleichmäßig verteilt sind, wobei sie jeweils eine Größe von größer als oder gleich 0,5 nm und kleiner als oder gleich 10 nm, bevorzugt größer als oder gleich 1 nm und kleiner als oder gleich 3 nm oder eine ähnliche Größe aufweisen. Es sei angemerkt, dass in der nachfolgenden Beschreibung eines Metalloxids der Zustand, in dem ein oder mehrere Metallelemente ungleichmäßig in Bereichen verteilt sind, die jeweils eine Größe von größer als oder gleich 0,5 nm und kleiner als oder gleich 10 nm, bevorzugt größer als oder gleich 1 nm und kleiner als oder gleich 3 nm, oder eine ähnliche Größe aufweisen, und in dem diese Bereiche vermischt sind, als Mosaikmuster oder Flickenmuster bezeichnet wird.
  • Außerdem weist der CAC-OS eine Zusammensetzung auf, in der sich Materialien in einen ersten Bereich und einen zweiten Bereich trennen, um ein Mosaikmuster zu bilden, und der erste Bereich in dem Film verteilt ist (nachstehend auch als wolkenartige Zusammensetzung bezeichnet). Das heißt, dass der CAC-OS ein Verbundmetalloxid mit einer Zusammensetzung ist, in der der erste Bereich und der zweite Bereich gemischt sind.
  • Hier werden die Atomverhältnisse von In, Ga und Zn zu den Metallelementen, die in dem CAC-OS in einem In-Ga-Zn-Oxid enthalten sind, als [In], [Ga] bzw. [Zn] bezeichnet. Beispielsweise weist der erste Bereich in dem CAC-OS in dem In-Ga-Zn-Oxid [In] auf, welches größer ist als dasjenige in der Zusammensetzung des CAC-OS-Films. Außerdem weist der zweite Bereich [Ga] auf, welches größer ist als dasjenige in der Zusammensetzung des CAC-OS-Films. Alternativ weist der erste Bereich beispielsweise [In], welches größer ist als dasjenige in dem zweiten Bereich, und [Ga] auf, welches kleiner ist als dasjenige in dem zweiten Bereich. Außerdem weist der zweite Bereich [Ga], welches größer ist als dasjenige in dem ersten Bereich, und [In] auf, welches kleiner ist als dasjenige in dem ersten Bereich.
  • Insbesondere handelt es sich bei dem ersten Bereich um einen Bereich, der Indiumoxid, Indiumzinkoxid oder dergleichen als Hauptkomponente enthält. Außerdem handelt es sich bei dem zweiten Bereich um einen Bereich, der Galliumoxid, Galliumzinkoxid oder dergleichen als Hauptkomponente enthält. Das heißt, dass der erste Bereich auch als Bereich, der In als Hauptkomponente enthält, bezeichnet werden kann. Außerdem kann der zweite Bereich auch als Bereich, der Ga als Hauptkomponente enthält, bezeichnet werden.
  • Es sei angemerkt, dass in einigen Fällen keine eindeutige Grenze zwischen dem ersten Bereich und dem zweiten Bereich beobachtet wird.
  • Beispielsweise bestätigt auch ein durch energiedispersive Röntgenspektroskopie (energy dispersive X-ray spectroscopy, EDX) erhaltenes Verteilungsbild, dass ein CAC-OS in einem In-Ga-Zn-Oxid eine Struktur aufweist, bei der der Bereich, der In als Hauptkomponente enthält (der erste Bereich), und der Bereich, der Ga als Hauptkomponente enthält (der zweite Bereich), ungleichmäßig verteilt und vermischt sind.
  • In dem Fall, in dem der CAC-OS für einen Transistor verwendet wird, komplementieren die Leitfähigkeit, die von dem ersten Bereich stammt, und die isolierende Eigenschaft, die von dem zweiten Bereich stammt, miteinander, wodurch der CAC-OS eine Schaltfunktion (Ein-/Ausschaltfunktion) aufweisen kann. Mit anderen Worten: Ein CAC-OS weist eine leitende Funktion in einem Teil des Materials auf und weist eine isolierende Funktion in einem anderen Teil des Materials auf; als gesamtes Material weist der CAC-OS eine Funktion eines Halbleiters auf. Eine Trennung der leitenden Funktion und der isolierenden Funktion kann jede Funktion maximieren. Daher können, indem der CAC-OS für einen Transistor verwendet wird, ein hoher Durchlassstrom (Ion), eine hohe Feldeffektbeweglichkeit (µ) und ein vorteilhafter Schaltbetrieb erhalten werden.
  • Ein Oxidhalbleiter kann verschiedene Strukturen aufweisen, die unterschiedliche Eigenschaften zeigen. Zwei oder mehr von dem amorphen Oxidhalbleiter, dem polykristallinen Oxidhalbleiter, dem a-ähnlichen OS, dem CAC-OS, dem nc-OS und dem CAAC-OS können in einem Oxidhalbleiter einer Ausführungsform der vorliegenden Erfindung enthalten sein.
  • <Transistor, der den Oxidhalbleiter enthält>
  • Als Nächstes wird der Fall beschrieben, in dem der vorstehende Oxidhalbleiter für einen Transistor verwendet wird.
  • Wenn der vorstehende Oxidhalbleiter für einen Transistor verwendet wird, kann ein Transistor erhalten werden, der eine hohe Feldeffektbeweglichkeit aufweist. Außerdem kann ein Transistor erhalten werden, der eine hohe Zuverlässigkeit aufweist.
  • Vorzugsweise wird ein Oxidhalbleiter mit einer niedrigen Ladungsträgerkonzentration für einen Kanalbildungsbereich des Transistors verwendet. Die Ladungsträgerkonzentration des Kanalbildungsbereichs eines Oxidhalbleiters ist beispielsweise niedriger als oder gleich 1 × 1017 cm-3, bevorzugt niedriger als oder gleich 1 × 1015 cm-3, bevorzugter niedriger als oder gleich 1 × 1013 cm-3, noch bevorzugter niedriger als oder gleich 1 × 1011 cm-3, sogar noch bevorzugter niedriger als 1 × 1010 cm-3 und höher als oder gleich 1 × 10-9 cm-3. In dem Fall, in dem die Ladungsträgerkonzentration eines Oxidhalbleiterfilms verringert werden soll, wird die Verunreinigungskonzentration in dem Oxidhalbleiterfilm verringert, um die Dichte der Defektzustände zu verringern. In dieser Beschreibung und dergleichen wird ein Zustand mit einer niedrigen Verunreinigungskonzentration und niedriger Dichte der Defektzustände als hochreiner intrinsischer oder im Wesentlichen hochreiner intrinsischer Zustand bezeichnet. Es sei angemerkt, dass ein Oxidhalbleiter mit einer niedrigen Ladungsträgerkonzentration in einigen Fällen als hochreiner intrinsischer oder im Wesentlichen hochreiner intrinsischer Oxidhalbleiter bezeichnet wird.
  • Ein hochreiner intrinsischer oder im Wesentlichen hochreiner intrinsischer Oxidhalbleiterfilm weist eine niedrige Dichte der Defektzustände auf und weist daher in einigen Fällen eine niedrige Dichte der Einfangzustände auf.
  • Eine elektrische Ladung, die von den Einfangzuständen in dem Oxidhalbleiter eingefangen wird, benötigt eine lange Zeit, bis sie sich verliert, und sie kann sich wie feste elektrische Ladung verhalten. Daher weist ein Transistor, dessen Kanalbildungsbereich in einem Oxidhalbleiter mit hoher Dichte der Einfangzustände gebildet wird, in einigen Fällen instabile elektrische Eigenschaften auf.
  • Um stabile elektrische Eigenschaften des Transistors zu erhalten, ist es daher effektiv, die Verunreinigungskonzentration in dem Oxidhalbleiter zu verringern. Um die Verunreinigungskonzentration in dem Oxidhalbleiter zu verringern, wird vorzugsweise auch die Verunreinigungskonzentration in einem Film verringert, der dem Oxidhalbleiter benachbart ist. Beispiele für die Verunreinigungen umfassen Wasserstoff, Stickstoff, ein Alkalimetall, ein Erdalkalimetall, Eisen, Nickel und Silizium.
  • <Verunreinigung>
  • Hier wird der Einfluss von Verunreinigungen in dem Oxidhalbleiter beschrieben.
  • Wenn Silizium oder Kohlenstoff, welche Elemente der Gruppe 14 sind, in dem Oxidhalbleiter enthalten ist, werden Defektzustände in dem Oxidhalbleiter gebildet. Daher werden die Silizium- oder Kohlenstoffkonzentration in dem Kanalbildungsbereich des Oxidhalbleiters und die Silizium- oder Kohlenstoffkonzentration in der Nähe einer Grenzfläche zu dem Kanalbildungsbereich des Oxidhalbleiters (die durch Sekundärionen-Massenspektrometrie (SIMS) erhaltene Konzentration) jeweils auf niedriger als oder gleich 2 × 1018 Atome/cm3, bevorzugt niedriger als oder gleich 2 × 1017 Atome/cm3 eingestellt.
  • Wenn der Oxidhalbleiter ein Alkalimetall oder ein Erdalkalimetall enthält, werden in einigen Fällen Defektzustände gebildet und Ladungsträger erzeugt. Daher ist es wahrscheinlich, dass ein Transistor, bei dem ein ein Alkalimetall oder ein Erdalkalimetall enthaltender Oxidhalbleiter verwendet wird, selbstleitende Eigenschaften aufweist. Daher wird die durch SIMS erhaltene Alkalimetall- oder Erdalkalimetallkonzentration in dem Kanalbildungsbereich des Oxidhalbleiters auf niedriger als oder gleich 1 × 1018 Atome/cm3, bevorzugt niedriger als oder gleich 2 × 1016 Atome/cm3 eingestellt.
  • Wenn der Oxidhalbleiter Stickstoff enthält, wird der Oxidhalbleiter infolge der Erzeugung von Elektronen, die als Ladungsträger dienen, und eines Anstiegs der Ladungsträgerkonzentration leicht zum n-Typ. Folglich ist es wahrscheinlich, dass ein Transistor, bei dem ein Stickstoff enthaltender Oxidhalbleiter als Halbleiter verwendet wird, selbstleitende Eigenschaften aufweist. Wenn Stickstoff in dem Oxidhalbleiter enthalten ist, wird in einigen Fällen ein Einfangzustand gebildet. Dies könnte zu instabilen elektrischen Eigenschaften des Transistors führen. Daher wird die durch SIMS erhaltene Stickstoffkonzentration in dem Kanalbildungsbereich des Oxidhalbleiters auf niedriger als 5 × 1019 Atome/cm3, bevorzugt niedriger als oder gleich 5 × 1018 Atome/cm3, bevorzugter niedriger als oder gleich 1 × 1018 Atome/cm3, noch bevorzugter niedriger als oder gleich 5 × 1017 Atome/cm3 eingestellt.
  • Wasserstoff, der in dem Oxidhalbleiter enthalten ist, reagiert mit Sauerstoff, der an ein Metallatom gebunden ist, zu Wasser und erzeugt daher in einigen Fällen eine Sauerstofffehlstelle. Infolge des Eindringens von Wasserstoff in die Sauerstofffehlstelle wird in einigen Fällen ein Elektron erzeugt, das als Ladungsträger dient. In einigen Fällen verursacht ferner eine Bindung eines Teils von Wasserstoff an Sauerstoff, der an ein Metallatom gebunden ist, die Erzeugung eines Elektrons, das als Ladungsträger dient. Folglich ist es wahrscheinlich, dass ein Transistor, bei dem ein Wasserstoff enthaltender Oxidhalbleiter verwendet wird, selbstleitende Eigenschaften aufweist. Aus diesem Grund wird Wasserstoff in dem Kanalbildungsbereich des Oxidhalbleiters vorzugsweise so weit wie möglich verringert. Insbesondere wird die durch SIMS erhaltene Wasserstoffkonzentration in dem Kanalbildungsbereich des Oxidhalbleiters auf niedriger als 1 × 1020 Atome/cm3, bevorzugt niedriger als 5 × 1019 Atome/cm3, bevorzugter niedriger als 1 × 1019 Atome/cm3, noch bevorzugter niedriger als 5 × 1018 Atome/cm3, noch bevorzugter niedriger als 1 × 1018 Atome/cm3 eingestellt.
  • Wenn ein Oxidhalbleiter, in dem Verunreinigungen ausreichend verringert sind, für einen Kanalbildungsbereich eines Transistors verwendet wird, kann der Transistor stabile elektrische Eigenschaften aufweisen.
  • <<Andere Halbleitermaterialien>>
  • Halbleitermaterialien, die für das Oxid 230 verwendet werden können, sind nicht auf die vorstehenden Metalloxide beschränkt. Für das Oxid 230 kann ein Halbleitermaterial, das eine Bandlücke aufweist (ein Halbleitermaterial, das kein Zero-Gap-Halbleiter ist), verwendet werden. Beispielsweise wird vorzugsweise ein Einzelelement-Halbleiter, wie z. B. Silizium, ein Verbindungshalbleiter, wie z. B. Galliumarsenid, oder ein geschichtetes Material, das als Halbleiter dient (auch als atomares geschichtetes Material oder zweidimensionales Material bezeichnet), als Halbleitermaterial verwendet. Insbesondere wird ein geschichtetes Material, das als Halbleiter dient, vorzugsweise als Halbleitermaterial verwendet.
  • In dieser Beschreibung und dergleichen bezeichnet das geschichtete Material im Allgemeinen eine Gruppe von Materialien mit einer geschichteten Kristallstruktur. Bei der geschichteten Kristallstruktur sind Schichten, die durch eine kovalente Bindung oder eine ionische Bindung gebildet werden, mit einer Bindung, wie z. B. der Van der Waals-Kräfte, die schwächer als eine kovalente Bindung oder eine ionische Bindung ist, übereinander angeordnet. Das geschichtete Material weist eine hohe elektrische Leitfähigkeit in einer Monoschicht, d. h. eine hohe zweidimensionale elektrische Leitfähigkeit, auf. Wenn ein Material, das als Halbleiter dient und eine hohe zweidimensionale elektrische Leitfähigkeit aufweist, für einen Kanalbildungsbereich verwendet wird, kann der Transistor, der einen hohen Durchlassstrom aufweist, bereitgestellt werden.
  • Beispiele für das geschichtete Material umfassen Graphen, Silicen und Chalkogenid. Chalkogenid ist eine Verbindung, die Chalkogen enthält. Chalkogen ist ein allgemeiner Begriff von Elementen, die zu der Gruppe 16 gehören, wobei der Begriff Sauerstoff, Schwefel, Selen, Tellur, Polonium und Livermorium umfasst. Beispiele für ein Chalkogenid umfassen ein Übergangsmetall-Chalkogenid und ein Chalkogenid von Elementen der Gruppe 13.
  • Für das Oxid 230 wird vorzugsweise zum Beispiel ein Übergangsmetall-Chalkogenid, das als Halbleiter dient, verwendet. Spezifische Beispiele für das Übergangsmetall-Chalkogenid, das für das Oxid 230 verwendet werden kann, umfassen Molybdänsulfid (typischerweise MoS2), Molybdänselenid (typischerweise MoSe2), Molybdäntellurid (typischerweise MoTe2), Wolframsulfid (typischerweise WS2), Wolframselenid (typischerweise WSe2), Wolframtellurid (typischerweise WTe2), Hafniumsulfid (typischerweise HfS2), Hafniumselenid (typischerweise HfSe2), Zirkoniumsulfid (typischerweise ZrS2) und Zirkoniumselenid (typischerweise ZrSe2).
  • <Anwendungsbeispiel der Halbleitervorrichtung>
  • Nachstehend wird ein Beispiel für die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung anhand von 16 beschrieben.
  • 16A ist eine Draufsicht auf eine Halbleitervorrichtung 500. In 16A ist die x-Achse parallel zur Kanallängsrichtung des Transistors 200, und die y-Achse ist senkrecht zur x-Achse. Ferner ist 16B eine Querschnittsansicht, die einem Abschnitt entspricht, der durch eine Strichpunktlinie A1-A2 in 16A gekennzeichnet ist, und auch eine Querschnittsansicht des Transistors 200 in der Kanallängsrichtung. 16C ist eine Querschnittsansicht, die einem Abschnitt entspricht, der durch eine Strichpunktlinie A3-A4 in 16A gekennzeichnet ist, und auch eine Querschnittsansicht eines Öffnungsbereichs 400 und in der Umgebung davon. Es sei angemerkt, dass einige Komponenten in der Draufsicht in 16A der Einfachheit der Zeichnung halber nicht dargestellt werden.
  • Es sei angemerkt, dass bei der in 16A bis 16C dargestellten Halbleitervorrichtung Komponenten mit den gleichen Funktionen wie die Komponenten, die in der Halbleitervorrichtung enthalten sind, die bei dem <Strukturbeispiel einer Halbleitervorrichtung> beschrieben worden ist, durch die gleichen Bezugszeichen gekennzeichnet sind. Es sei angemerkt, dass auch in diesem Abschnitt die Materialien, die bei dem <Strukturbeispiel einer Halbleitervorrichtung> ausführlich beschrieben worden sind, als Bestandsmaterialien der Halbleitervorrichtung verwendet werden können.
  • Die Halbleitervorrichtung 500, die in 16A bis 16C dargestellt wird, ist ein Modifikationsbeispiel der Halbleitervorrichtung, die in 13A und 13B dargestellt wird. Die Halbleitervorrichtung 500 in 16A bis 16C unterscheidet sich von der Halbleitervorrichtung in 13A und 13B dadurch, dass der Öffnungsbereich 400 in dem Isolator 282 und dem Isolator 280 ausgebildet ist. Ferner unterscheidet sich die Halbleitervorrichtung 500 in 16A bis 16C von der Halbleitervorrichtung in 13A und 13B dadurch, dass ein Dichtungsabschnitt 265 derart ausgebildet ist, dass er eine Vielzahl von Transistoren 200 umschließt.
  • Die Halbleitervorrichtung 500 umfasst eine Vielzahl von Transistoren 200, die in einer Matrix angeordnet sind, und eine Vielzahl von Öffnungsbereichen 400. Außerdem wird eine Vielzahl von Leitern 260, die als Gate-Elektroden der Transistoren 200 dienen, derart bereitgestellt, dass sie sich in Richtung der y-Achse erstrecken. Die Öffnungsbereiche 400 sind in Bereichen ausgebildet, die sich weder mit den Oxiden 230 noch mit den Leitern 260 überlappen. Der Dichtungsabschnitt 265 ist derart ausgebildet, dass er die Vielzahl von Transistoren 200, die Vielzahl von Leitern 260 und die Vielzahl von Öffnungsbereichen 400 umschließt. Es sei angemerkt, dass die Anzahl, die Position und die Größe der Transistoren 200, der Leiter 260 und der Öffnungsbereiche 400 nicht auf die in 16 dargestellte Struktur beschränkt sind und entsprechend dem Design der Halbleitervorrichtung 500 angemessen eingestellt werden können.
  • Wie in 16B und 16C dargestellt, ist der Dichtungsabschnitt 265 derart bereitgestellt, dass er die Vielzahl von Transistoren 200, den Isolator 216, den Isolator 222, den Isolator 275, den Isolator 280 und den Isolator 282 umschließt. Mit anderen Worten: Der Isolator 283 ist derart bereitgestellt, dass er den Isolator 216, den Isolator 222, den Isolator 275, den Isolator 280 und den Isolator 282 bedeckt. In dem Dichtungsabschnitt 265 ist der Isolator 283 in Kontakt mit einer Oberseite des Isolators 214. In dem Dichtungsabschnitt 265 sind der Isolator 288 und der Isolator 274 zwischen dem Isolator 283 und dem Isolator 285 bereitgestellt. Die obersten Oberflächen des Isolators 288 und des Isolators 274 liegen im Wesentlichen auf der gleichen Höhe wie die oberste Oberfläche des Isolators 283. Als Isolator 274 kann ein Isolator, der dem Isolator 280 ähnlich ist, verwendet werden.
  • Mit einer derartigen Struktur kann die Vielzahl von Transistoren 200 von dem Isolator 283, dem Isolator 214 und dem Isolator 212 umschlossen werden. Hier dienen einer oder mehrere des Isolators 283, des Isolators 214 und des Isolators 212 vorzugsweise als isolierender Sperrfilm gegen Wasserstoff. Demzufolge kann verhindert werden, dass Wasserstoff, der in dem Bereich außerhalb des Dichtungsabschnitts 265 enthalten ist, in den Bereich des Dichtungsabschnitts 265 eindringt.
  • Es sei angemerkt, dass eine Öffnung in dem Isolator 283, dem Isolator 288, dem Isolator 274 und dem Isolator 285 außerhalb des Dichtungsabschnitts 265 ausgebildet werden kann, um einen Dichtungsabschnitt, in dem der Isolator 286 und der Isolator 214 in Kontakt miteinander sind, auszubilden. Alternativ kann eine Öffnung in dem Isolator 214, dem Isolator 283, dem Isolator 288, dem Isolator 274 und dem Isolator 285 außerhalb des Dichtungsabschnitts 265 ausgebildet werden, um einen Dichtungsabschnitt, in dem der Isolator 286a und der Isolator 212a in Kontakt miteinander sind, auszubilden. Das heißt, dass die in 1C dargestellte Struktur zum Einsatz kommen kann.
  • Wie in 16C dargestellt, weist der Isolator 282 einen Öffnungsabschnitt in dem Öffnungsbereich 400 auf. In dem Öffnungsbereich 400 kann der Isolator 280 einen Nutabschnitt aufweisen, der sich mit dem Öffnungsabschnitt des Isolators 282 überlappt. Die Tiefe des Nutabschnitts des Isolators 280 ist kleiner als oder gleich der Tiefe, in der eine Oberseite des Isolators 275 freigelegt wird, beispielsweise ungefähr größer als oder gleich 1/4 und kleiner als oder gleich 1/2 der maximalen Filmdicke des Isolators 280.
  • Wie in 16C dargestellt, ist der Isolator 283 in Kontakt mit einer Seitenfläche des Isolators 282, der Seitenfläche des Isolators 280 und der Oberseite des Isolators 280 innerhalb des Öffnungsbereichs 400. Ein Teil des Isolators 274 wird in einigen Fällen derart ausgebildet, dass er einen vertieften Abschnitt in dem Isolator 283 in dem Öffnungsbereich 400 füllt. Dabei weisen die Oberseite des Isolators 274, der in dem Öffnungsbereich 400 ausgebildet ist, und die oberste Oberfläche des Isolators 283 in einigen Fällen im Wesentlichen die gleiche Höhe auf.
  • Wenn eine Wärmebehandlung in dem Zustand durchgeführt wird, in dem der Öffnungsbereich 400 ausgebildet ist und der Isolator 280 in dem Öffnungsabschnitt des Isolators 282 freigelegt ist, kann ein Teil von Sauerstoff, der in dem Isolator 280 enthalten ist, von dem Öffnungsbereich 400 nach außen diffundieren, während dem Oxid 230 Sauerstoff zugeführt wird. Dies ermöglicht, dass Sauerstoff von dem Isolator 280, der Sauerstoff enthält, der durch Erwärmung abgegeben wird, dem Bereich, der als Kanalbildungsbereich dient, und seiner Umgebung in dem Oxidhalbleiter ausreichend zugeführt werden kann und dass die Zufuhr einer übermäßigen Menge an Sauerstoff verhindert werden kann.
  • Zu diesem Zeitpunkt kann Wasserstoff, der in dem Isolator 280 enthalten ist, an Sauerstoff gebunden werden und über den Öffnungsbereich 400 nach außen abgegeben werden. Wasserstoff, der an Sauerstoff gebunden ist, wird als Wasser abgegeben. Daher kann die Menge an Wasserstoff, der in dem Isolator 280 enthalten ist, verringert werden, und es kann verhindert werden, dass Wasserstoff, der in dem Isolator 280 enthalten ist, in das Oxid 230 eindringt.
  • In 16A ist die Form des Öffnungsbereichs 400 in der Draufsicht im Wesentlichen rechteckig; jedoch ist die vorliegende Erfindung nicht darauf beschränkt. Beispielsweise kann die Form des Öffnungsbereichs 400 in der Draufsicht eine rechteckige Form, eine elliptische Form, eine Kreisform, eine Rhombusform oder eine Form sein, die durch Kombination dieser erhalten wird. Die Fläche und das Anordnungsintervall der Öffnungsbereiche 400 können entsprechend dem Design der Halbleitervorrichtung, die den Transistor 200 umfasst, angemessen eingestellt werden. In dem Bereich, in dem die Dichte der Transistoren 200 gering ist, kann beispielsweise die Fläche des Öffnungsbereichs 400 vergrößert werden oder kann das Anordnungsintervall der Öffnungsbereiche 400 verringert werden. In dem Bereich, in dem die Dichte der Transistoren 200 hoch ist, kann beispielsweise die Fläche des Öffnungsbereichs 400 verkleinert werden oder kann das Anordnungsintervall der Öffnungsbereiche 400 verlängert werden.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung kann eine neuartige Halbleitervorrichtung bereitgestellt werden. Gemäß einer Ausführungsform der vorliegenden Erfindung kann alternativ ein Herstellungsverfahren einer neuartigen Halbleitervorrichtung bereitgestellt werden. Gemäß einer Ausführungsform der vorliegenden Erfindung kann alternativ eine Halbleitervorrichtung mit geringen Schwankungen von Transistoreigenschaften bereitgestellt werden. Gemäß einer Ausführungsform der vorliegenden Erfindung kann alternativ eine Halbleitervorrichtung mit vorteilhaften elektrischen Eigenschaften bereitgestellt werden. Gemäß einer Ausführungsform der vorliegenden Erfindung kann alternativ eine Halbleitervorrichtung mit hoher Zuverlässigkeit bereitgestellt werden. Gemäß einer Ausführungsform der vorliegenden Erfindung kann alternativ eine Halbleitervorrichtung mit hohem Durchlassstrom bereitgestellt werden. Gemäß einer Ausführungsform der vorliegenden Erfindung kann alternativ eine Halbleitervorrichtung mit hoher Feldeffektbeweglichkeit bereitgestellt werden. Gemäß einer Ausführungsform der vorliegenden Erfindung kann alternativ eine Halbleitervorrichtung mit vorteilhaften Frequenzeigenschaften bereitgestellt werden. Gemäß einer Ausführungsform der vorliegenden Erfindung kann alternativ eine Halbleitervorrichtung bereitgestellt werden, die miniaturisiert oder hoch integriert werden kann. Gemäß einer Ausführungsform der vorliegenden Erfindung kann alternativ eine Halbleitervorrichtung mit niedrigem Stromverbrauch bereitgestellt werden.
  • Wie vorstehend beschrieben, kann mindestens ein Teil der Konfiguration, des Verfahrens oder dergleichen, welche bei dieser Ausführungsform beschrieben werden, je nach Bedarf in Kombination mit einer beliebigen der Ausführungsformen und dergleichen, die in dieser Beschreibung beschrieben werden, implementiert werden.
  • (Ausführungsform 3)
  • Bei dieser Ausführungsform werden Ausführungsformen von Halbleitervorrichtungen anhand von 17 beschrieben.
  • [Speichervorrichtung 1]
  • 17 stellt ein Beispiel für eine Halbleitervorrichtung (eine Speichervorrichtung) einer Ausführungsform der vorliegenden Erfindung dar. Bei der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung ist der Transistor 200 oberhalb eines Transistors 300 bereitgestellt, und ein Kondensator 100 ist oberhalb des Transistors 300 und des Transistors 200 bereitgestellt. Es sei angemerkt, dass der Transistor 200, der bei der vorstehenden Ausführungsform beschrieben worden ist, als Transistor 200 verwendet werden kann.
  • Bei dem Transistor 200 handelt es sich um einen Transistor, bei dem ein Kanal in einer Halbleiterschicht, die einen Oxidhalbleiter enthält, gebildet wird. Da der Sperrstrom des Transistors 200 niedrig ist, können, indem der Transistor 200 in der Speichervorrichtung verwendet wird, gespeicherte Daten für lange Zeit gehalten werden. Das heißt, dass ein Aktualisierungsvorgang unnötig ist oder die Häufigkeit des Aktualisierungsvorgangs äußerst gering ist, was zu einer ausreichenden Verringerung des Stromverbrauchs der Speichervorrichtung führt.
  • Bei der in 17 dargestellten Halbleitervorrichtung ist eine Leitung 1001 elektrisch mit einer Source des Transistors 300 verbunden, und eine Leitung 1002 ist elektrisch mit einem Drain des Transistors 300 verbunden. Eine Leitung 1003 ist elektrisch mit einem Anschluss von Source und Drain des Transistors 200 verbunden, eine Leitung 1004 ist elektrisch mit einem ersten Gate des Transistors 200 verbunden, und eine Leitung 1006 ist elektrisch mit einem zweiten Gate des Transistors 200 verbunden. Ein Gate des Transistors 300 und der andere Anschluss von Source und Drain des Transistors 200 sind elektrisch mit einer Elektrode des Kondensators 100 verbunden, und eine Leitung 1005 ist elektrisch mit der anderen Elektrode des Kondensators 100 verbunden.
  • Die in 17 dargestellten Speichervorrichtungen sind in einer Matrix angeordnet, wodurch ein Speicherzellenarray ausgebildet werden kann.
  • <Transistor 300>
  • Der Transistor 300 ist über einem Substrat 311 bereitgestellt und beinhaltet einen Leiter 316, der als Gate dient, einen Isolator 315, der als Gate-Isolator dient, einen Halbleiterbereich 313, der ein Teil des Substrats 311 ist, sowie einen niederohmigen Bereich 314a und einen niederohmigen Bereich 314b, die als Source-Bereich und Drain-Bereich dienen. Es kann sich bei dem Transistor 300 um einen p-Kanal-Transistor oder einen n-Kanal-Transistor handeln.
  • Bei dem in 17 dargestellten Transistor 300 weist der Halbleiterbereich 313 (Teil des Substrats 311), in dem ein Kanal gebildet wird, eine vorspringende Form auf. Ferner ist der Leiter 316 derart bereitgestellt, dass er eine Seitenfläche und eine Oberseite des Halbleiterbereichs 313 bedeckt, wobei der Isolator 315 dazwischen liegt. Es sei angemerkt, dass für den Leiter 316 ein Material zum Anpassen der Austrittsarbeit verwendet werden kann. Ein derartiger Transistor 300 wird auch als FIN-Transistor bezeichnet, da der vorspringende Abschnitt des Halbleitersubstrats genutzt wird. Es sei angemerkt, dass ein Isolator, der als Maske zum Ausbilden des vorspringenden Abschnitts dient, in Kontakt mit dem oberen Abschnitt des vorspringenden Abschnitts bereitgestellt sein kann. Obwohl hier der Fall beschrieben wird, in dem der vorspringende Abschnitt durch Verarbeiten eines Teils des Halbleitersubstrats ausgebildet wird, kann ein Halbleiterfilm mit einer vorspringenden Form durch Verarbeiten eines SOI-Substrats ausgebildet werden.
  • Es sei angemerkt, dass der in 17 dargestellte Transistor 300 nur ein Beispiel ist und nicht auf die darin dargestellte Struktur beschränkt ist; ein geeigneter Transistor kann entsprechend einer Schaltungskonfiguration oder einem Betriebsverfahren verwendet werden.
  • <Kondensator 100>
  • Der Kondensator 100 ist oberhalb des Transistors 200 bereitgestellt. Der Kondensator 100 beinhaltet einen Leiter 110, der als erste Elektrode dient, einen Leiter 120, der als zweite Elektrode dient, und einen Isolator 130, der als Dielektrikum dient. Außerdem wird vorzugsweise ein Isolator 287 derart bereitgestellt, dass er den Isolator 130 und einen Leiter 112 bedeckt.
  • Beispielsweise können ein Leiter 112 und der Leiter 110 über dem Leiter 240 gleichzeitig ausgebildet werden. Es sei angemerkt, dass der Leiter 112 als Anschlusspfropfen oder Leitung dient, der/die elektrisch mit dem Kondensator 100, dem Transistor 200 oder dem Transistor 300 verbunden ist. Der Leiter 112 entspricht dem Leiter 246, der bei der vorstehenden Ausführungsform beschrieben worden ist, und für Details kann auf die Beschreibung des Leiters 246 verwiesen werden.
  • In 17 weisen der Leiter 112 und der Leiter 110 jeweils eine einschichtige Struktur auf; jedoch ist die Struktur nicht darauf beschränkt, und es kann auch eine mehrschichtige Struktur aus zwei oder mehr Schichten zum Einsatz kommen. Beispielsweise kann zwischen einem Leiter mit einer Sperreigenschaft und einem Leiter mit hoher Leitfähigkeit ein Leiter ausgebildet sein, der an dem Leiter mit einer Sperreigenschaft und dem Leiter mit hoher Leitfähigkeit stark haftend ist.
  • Der Isolator 130 kann derart ausgebildet werden, dass er eine Schichtanordnung oder eine Einzelschicht ist, bei der beispielsweise Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Aluminiumoxid, Aluminiumoxynitrid, Aluminiumnitridoxid, Aluminiumnitrid, Hafniumoxid, Hafniumoxynitrid, Hafniumnitridoxid, Hafniumnitrid oder dergleichen verwendet wird.
  • Zum Beispiel weist der Isolator 130 vorzugsweise eine mehrschichtige Struktur aus einem Material mit hoher dielektrischer Festigkeit, wie z. B. Siliziumoxynitrid, und einem Material mit hoher Permittivität (hohem k) auf. In dem Kondensator 100 mit einer derartigen Struktur kann durch den Isolator mit hoher Permittivität (hohem k) eine ausreichende Kapazität gesichert werden, und die dielektrische Festigkeit kann durch den Isolator mit hoher dielektrischer Festigkeit erhöht werden, so dass ein elektrostatischer Durchbruch des Kondensators 100 unterdrückt werden kann.
  • Es sei angemerkt, dass Beispiele für den Isolator mit hoher Permittivität (hohem k) (ein Material mit hoher relativer Permittivität) Galliumoxid, Hafniumoxid, Zirkoniumoxid, ein Oxid, das Aluminium und Hafnium enthält, ein Oxynitrid, das Aluminium und Hafnium enthält, ein Oxid, das Silizium und Hafnium enthält, ein Oxynitrid, das Silizium und Hafnium enthält, und ein Nitrid, das Silizium und Hafnium enthält, umfassen.
  • Für den Isolator 130 kann ein ferroelektrisches Material verwendet werden. Beispielsweise wird ein Mischkristall aus Hafniumoxid und Zirkoniumoxid (auch als „HZO“ bezeichnet), ein Material, das durch Zusatz eines Elements X (das Element X ist Silizium (Si), Aluminium (Al), Gadolinium (Gd), Yttrium (Y), Lanthan (La), Strontium (Sr) oder dergleichen) zu Hafniumoxid erhalten wird, oder dergleichen angegeben. Außerdem kann piezoelektrische Keramik mit einer Perowskit-Struktur für den Isolator 130 verwendet werden. Beispielsweise kann Blei-Zirkonat-Titanat (PZT), Strontium-Bismut-Tantalat (SBT), Bismutferrit (BFO) oder Bariumtitanat verwendet werden.
  • Als Isolator 287 wird vorzugsweise ein Isolator mit einer Funktion zum Einfangen und Fixieren von Wasserstoff verwendet werden, der als Isolator 214, Isolator 282 oder dergleichen verwendet werden. Zum Beispiel wird vorzugsweise Aluminiumoxid oder dergleichen verwendet. Indem dieser Isolator 287 über und in Kontakt mit dem Isolator 130 bereitgestellt wird, kann Wasserstoff, der in dem Isolator 130 enthalten ist, eingefangen und fixiert werden, so dass die Wasserstoffkonzentration in dem Isolator 130 verringert werden kann. Folglich kann ein Leckstrom zwischen dem Leiter 110 und dem Leiter 120 verringert werden.
  • Es sei angemerkt, dass, obwohl der Kondensator 100 der in 17 dargestellten Speichervorrichtung eine planare Form aufweist, die Speichervorrichtung, die bei dieser Ausführungsform beschrieben wird, nicht darauf beschränkt ist. Beispielsweise kann der Kondensator 100 eine zylindrische Form aufweisen.
  • Beispiele für das Material mit hoher dielektrischer Festigkeit (Material mit niedriger relativer Permittivität) umfassen Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Siliziumoxid, dem Fluor zugesetzt ist, Siliziumoxid, dem Kohlenstoff zugesetzt ist, Siliziumoxid, dem Kohlenstoff und Stickstoff zugesetzt sind, poröses Siliziumoxid und ein Harz.
  • <Leitungsschicht>
  • Zwischen den Strukturteilen können Leitungsschichten mit einem Zwischenschichtfilm, einer Leitung, einem Anschlusspfropfen und dergleichen bereitgestellt werden. Je nach Design kann eine Vielzahl von Leitungsschichten bereitgestellt werden. Eine Vielzahl von Leitern, die als Anschlusspfropfen oder Leitungen dienen, ist in einigen Fällen gemeinsam mit dem gleichen Bezugszeichen versehen. Ferner können in dieser Beschreibung und dergleichen eine Leitung und ein Anschlusspfropfen, der elektrisch mit der Leitung verbunden ist, eine einzelne Komponente sein. Das heißt, dass in einigen Fällen ein Teil eines Leiters als Leitung dient und ein Teil eines Leiters als Anschlusspfropfen dient.
  • Beispielsweise sind ein Isolator 320, ein Isolator 322, ein Isolator 324 und ein Isolator 326 in dieser Reihenfolge als Zwischenschichtfilme über dem Transistor 300 bereitgestellt. Ein Leiter 328, ein Leiter 330 und dergleichen, welche elektrisch mit dem Kondensator 100 oder dem Transistor 200 verbunden sind, sind in dem Isolator 320, dem Isolator 322, dem Isolator 324 und dem Isolator 326 eingebettet. Es sei angemerkt, dass der Leiter 328 und der Leiter 330 jeweils als Anschlusspfropfen oder Leitung dienen.
  • Die Isolatoren, die als Zwischenschichtfilme dienen, können als Planarisierungsfilme dienen, die unebene Formen darunter abdecken. Beispielsweise kann eine Oberseite des Isolators 322 durch eine Planarisierungsbehandlung mittels eines chemisch-mechanischen Polier- (CMP-) Verfahrens oder dergleichen planarisiert werden, um die Ebenheit zu erhöhen.
  • Eine Leitungsschicht kann über dem Isolator 326 und dem Leiter 330 bereitgestellt sein. Zum Beispiel sind in 17 ein Isolator 350, ein Isolator 352 und ein Isolator 354 in dieser Reihenfolge übereinander angeordnet. Ferner ist ein Leiter 356 in dem Isolator 350, dem Isolator 352 und dem Isolator 354 ausgebildet. Der Leiter 356 dient als Anschlusspfropfen oder Leitung.
  • In ähnlicher Weise sind ein Leiter 218, ein Leiter (der Leiter 205), der in dem Transistor 200 enthalten ist, und dergleichen in einem Isolator 210, dem Isolator 212 (Isolator 212a und Isolator 212b), dem Isolator 214 und dem Isolator 216 eingebettet. Es sei angemerkt, dass der Leiter 218 als Anschlusspfropfen oder Leitung dient, der/die elektrisch mit dem Kondensator 100 oder dem Transistor 300 verbunden ist.
  • Hier ist, wie der bei der vorstehenden Ausführungsform beschriebene Isolator 241, ein Isolator 217 in Kontakt mit einer Seitenfläche des als Anschlusspfropfen dienenden Leiters 218 bereitgestellt. Der Isolator 217 ist in Kontakt mit einer Innenwand einer Öffnung bereitgestellt, die in dem Isolator 210, dem Isolator 212, dem Isolator 214 und dem Isolator 216 ausgebildet ist. Das heißt, dass der Isolator 217 zwischen dem Leiter 218 und dem Isolator 210, dem Isolator 212, dem Isolator 214 und dem Isolator 216 bereitgestellt ist. Es sei angemerkt, dass der Leiter 205 und der Leiter 218 parallel ausgebildet werden können; daher wird der Isolator 217 in einigen Fällen in Kontakt mit der Seitenfläche des Leiters 205 ausgebildet.
  • Als Isolator 217 kann beispielsweise ein Isolator, wie z. B. Siliziumnitrid, Aluminiumoxid oder Siliziumnitridoxid, verwendet werden. Der Isolator 217 ist in Kontakt mit dem Isolator 210, dem Isolator 212, dem Isolator 214 und dem Isolator 222 bereitgestellt; daher kann verhindert werden, dass Verunreinigungen, wie z. B. Wasser oder Wasserstoff, von dem Isolator 210, dem Isolator 216 oder dergleichen durch den Leiter 218 in das Oxid 230 eindringen. Siliziumnitrid ist wegen seiner hohen Wasserstoffsperreigenschaft besonders bevorzugt. Weiterhin kann verhindert werden, dass in dem Isolator 210 oder dem Isolator 216 enthaltener Sauerstoff von dem Leiter 218 absorbiert wird.
  • Der Isolator 217 kann auf ähnliche Weise wie der Isolator 241 ausgebildet werden. Zum Beispiel wird Siliziumnitrid durch ein PEALD-Verfahren abgeschieden und eine Öffnung, die zum Leiter 356 führt, wird durch anisotropes Ätzen ausgebildet.
  • Wie bei der vorstehenden Ausführungsform, ist der Isolator 286 (Isolator 286a und Isolator 286b), der als isolierender Sperrfilm dient, über dem Leiter 112 und dem Leiter 110 bereitgestellt, die jeweils dem Leiter 246 entsprechen. Der Isolator 286 ist derart bereitgestellt, dass er den Isolator 287 bedeckt. Außerdem ist ein Isolator 150 über dem Isolator 286 bereitgestellt. Ein Leiter 158 ist derart ausgebildet, dass er in dem Isolator 150 eingebettet ist.
  • Ein Leiter 162 ist über dem Isolator 150 bereitgestellt, und ein Isolator 160 ist derart bereitgestellt, dass er den Leiter 162 bedeckt. Außerdem ist ein Leiter 166 über dem Isolator 160 bereitgestellt, und ein Isolator 164 ist über dem Leiter 166 bereitgestellt. Für den Isolator 160 und den Isolator 164 kann ein organisches Harz, wie z. B. Polyimid, verwendet werden. Für den Leiter 162 und den Leiter 166 kann ein niederohmiger leitender Film, wie z. B. Aluminium, verwendet werden.
  • Hier ist ein Teil des Leiters 166 elektrisch mit der Leitung 1001 verbunden und ist über den Leiter 162, den Leiter 158, den Leiter 112 und dergleichen elektrisch mit dem Transistor 300 verbunden. Außerdem ist ein Teil des Leiters 162 elektrisch mit der Leitung 1005 verbunden und ist über den Leiter 158 elektrisch mit der zweiten Elektrode des Kondensators 100 verbunden.
  • Auf diese Weise sind viele Zwischenschicht-Isolierfilme, Leitungen und dergleichen über dem Transistor 200 bereitgestellt, und Verunreinigungen, die einen Oxidhalbleiterfilm beeinflussen, wie z. B. Wasserstoff, sind enthalten. Insbesondere diffundiert Wasserstoff mit hoher Wahrscheinlichkeit in dem Isolator 160 und dem Isolator 164, die ein organisches Harz enthalten. Jedoch kann verhindert werden, dass Wasserstoff in den Transistor 200 oder dergleichen diffundiert, indem der Isolator 287 mit dem Isolator 286, der ein isolierender Sperrfilm gegen Wasserstoff ist, bedeckt ist. Außerdem kann die Menge an Wasserstoff, der über den Leiter 112, der als Leitung dient, in den Transistor 200 diffundiert, in hohem Maße verringert werden, indem ein Großteil des Leiters 120 mit dem Isolator 286 bedeckt ist.
  • Wie in 18 dargestellt, können ein Isolator 168a und ein Isolator 168b, die als isolierender Sperrfilm gegen Wasserstoff dienen, derart bereitgestellt sein, dass sie den Isolator 150 und den Leiter 162 bedecken. Der Isolator 168a weist eine ähnliche Struktur wie der Isolator 286a auf; daher kann für Details auf die Beschreibung des Isolators 286a verwiesen werden. Außerdem weist der Isolator 168b über dem Isolator 168a eine ähnliche Struktur wie der Isolator 286b auf; daher kann für Details auf die Beschreibung des Isolators 286b verwiesen werden. Es sei angemerkt, dass nachstehend in einigen Fällen der Isolator 168a und der Isolator 168b gemeinsam als Isolator 168 bezeichnet werden.
  • Indem auf diese Weise der Isolator 168 in Kontakt mit der Unterseite des Isolators 160, der ein organisches Harz enthält, bereitgestellt ist, kann die Menge an Wasserstoff, der von dem Isolator 160 nach unten diffundiert, weiter verringert werden.
  • Beispiele für einen Isolator, der als Zwischenschichtfilm verwendet werden kann, umfassen ein isolierendes Oxid, ein isolierendes Nitrid, ein isolierendes Oxynitrid, ein isolierendes Nitridoxid, ein isolierendes Metalloxid, ein isolierendes Metalloxynitrid und ein isolierendes Metallnitridoxid.
  • Wenn beispielsweise ein Material mit niedriger relativer Permittivität für den Isolator, der als Zwischenschichtfilm dient, verwendet wird, kann die parasitäre Kapazität, die zwischen den Leitungen erzeugt wird, verringert werden. Daher wird vorzugsweise ein Material je nach der Funktion eines Isolators ausgewählt.
  • Zum Beispiel enthalten der Isolator 150, der Isolator 210, der Isolator 352, der Isolator 354 und dergleichen vorzugsweise einen Isolator mit niedriger relativer Permittivität. Der Isolator enthält vorzugsweise zum Beispiel Siliziumoxid, dem Fluor zugesetzt ist, Siliziumoxid, dem Kohlenstoff zugesetzt ist, Siliziumoxid, dem Kohlenstoff und Stickstoff zugesetzt sind, poröses Siliziumoxid, ein Harz oder dergleichen. Alternativ weist der Isolator vorzugsweise eine mehrschichtige Struktur aus einem Harz und Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Siliziumoxid, dem Fluor zugesetzt ist, Siliziumoxid, dem Kohlenstoff zugesetzt ist, Siliziumoxid, dem Kohlenstoff und Stickstoff zugesetzt sind, oder porösem Siliziumoxid auf. Wenn Siliziumoxid und Siliziumoxynitrid, welche thermisch stabil sind, mit einem Harz kombiniert werden, kann die mehrschichtige Struktur eine thermische Stabilität und eine niedrige relative Permittivität aufweisen. Beispiele für das Harz umfassen Polyester, Polyolefin, Polyamid (z. B. Nylon und Aramid), Polyimid, Polycarbonat und Acryl. Es sei angemerkt, dass diese Harze für den Isolator 160 und den Isolator 164 verwendet werden können.
  • Außerdem können dann, wenn der Transistor mit einem Oxidhalbleiter von einem Isolator mit einer Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasserstoff, und Sauerstoff umschlossen ist, die elektrischen Eigenschaften des Transistors stabilisiert werden. Daher wird ein Isolator, der eine Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasserstoff, und Sauerstoff aufweist, vorzugsweise als Isolator 350, Isolator 212, Isolator 214, Isolator 282, Isolator 283, Isolator 288, Isolator 286 und dergleichen verwendet.
  • Als Isolator mit einer Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasserstoff, und Sauerstoff kann beispielsweise eine Einzelschicht oder eine Schichtanordnung aus einem Isolator, der Bor, Kohlenstoff, Stickstoff, Sauerstoff, Fluor, Magnesium, Aluminium, Silizium, Phosphor, Chlor, Argon, Gallium, Germanium, Yttrium, Zirkonium, Lanthan, Neodym, Hafnium oder Tantal enthält, verwendet werden. Als Isolator mit einer Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasserstoff, und Sauerstoff kann insbesondere ein Metalloxid, wie z. B. Aluminiumoxid, Magnesiumoxid, Galliumoxid, Germaniumoxid, Yttriumoxid, Zirkoniumoxid, Lanthanoxid, Neodymoxid, Hafniumoxid oder Tantaloxid, Siliziumnitridoxid, Siliziumnitrid oder dergleichen verwendet werden.
  • Für den Leiter, der als Leitung oder Anschlusspfropfen verwendet werden kann, kann ein Material, das eine oder mehrere Arten von Metallelementen enthält, die aus Aluminium, Chrom, Kupfer, Silber, Gold, Platin, Tantal, Nickel, Titan, Molybdän, Wolfram, Hafnium, Vanadium, Niob, Mangan, Magnesium, Zirkonium, Beryllium, Indium, Ruthenium und dergleichen ausgewählt werden, verwendet werden. Alternativ kann ein Halbleiter mit hoher elektrischer Leitfähigkeit, typischerweise polykristallines Silizium, das ein Verunreinigungselement, wie z. B. Phosphor, enthält, oder ein Silizid, wie z. B. Nickelsilizid, verwendet werden.
  • Zum Beispiel kann für den Leiter 328, den Leiter 330, den Leiter 356, den Leiter 218, den Leiter 112, den Leiter 110, den Leiter 120, den Leiter 158 und dergleichen eine Einzelschicht oder eine Schichtanordnung aus einem leitfähigen Material, wie z. B. einem Metallmaterial, einem Legierungsmaterial, einem Metallnitridmaterial und einem Metalloxidmaterial, die unter Verwendung der oben genannten Materialien ausgebildet werden, verwendet werden. Vorzugsweise wird ein hochschmelzendes Material, das sowohl Wärmebeständigkeit als auch Leitfähigkeit aufweist, wie z. B. Wolfram oder Molybdän, verwendet, und vorzugsweise wird Wolfram verwendet. Alternativ wird vorzugsweise ein leitfähiges Material mit niedrigem Widerstand, wie z. B. Aluminium oder Kupfer, verwendet. Die Verwendung eines leitfähigen Materials mit niedrigem Widerstand kann den Leitungswiderstand verringern. Für den Leiter 162 und den Leiter 166 wird vorzugsweise ein leitfähiges Material mit niedrigem Widerstand verwendet.
  • <Leitung oder Anschlusspfropfen in einer Schicht, in der ein Oxidhalbleiter bereitgestellt wird>
  • Wenn ein Oxidhalbleiter in dem Transistor 200 verwendet wird, wird in einigen Fällen in der Nähe des Oxidhalbleiters ein Isolator bereitgestellt, der einen Bereich mit überschüssigem Sauerstoff umfasst. In diesem Fall wird vorzugsweise ein Isolator mit einer Sperreigenschaft zwischen dem Isolator, der den Bereich mit überschüssigem Sauerstoff umfasst, und einem Leiter bereitgestellt, der in dem Isolator, der den Bereich mit überschüssigem Sauerstoff umfasst, bereitgestellt wird.
  • Beispielsweise kann in 17 der Isolator 241 zwischen dem Leiter 240 sowie dem Isolator 224 und dem Isolator 280, die überschüssigen Sauerstoff enthalten, bereitgestellt werden. Da der Isolator 241 in Kontakt mit dem Isolator 222, dem Isolator 282 und dem Isolator 283 bereitgestellt ist, können der Isolator 224 und der Transistor 200 mit den Isolatoren mit einer Sperreigenschaft abgedichtet werden.
  • Wenn der Isolator 241 bereitgestellt wird, kann verhindert werden, dass überschüssiger Sauerstoff, der in dem Isolator 224 und dem Isolator 280 enthalten ist, von dem Leiter 240 absorbiert wird. Wenn der Isolator 241 bereitgestellt wird, kann auch verhindert werden, dass Wasserstoff, der eine Verunreinigung ist, durch den Leiter 240 in den Transistor 200 diffundiert.
  • Es sei angemerkt, dass vorzugsweise ein isolierendes Material, das eine Funktion zum Verhindern der Diffusion von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, und Sauerstoff aufweist, für den Isolator 241 verwendet wird. Zum Beispiel wird vorzugsweise Siliziumnitrid, Siliziumnitridoxid, Aluminiumoxid, Hafniumoxid oder dergleichen verwendet. Siliziumnitrid ist wegen seiner hohen Wasserstoffsperreigenschaft besonders bevorzugt. Ferner kann beispielsweise ein Metalloxid, wie z. B. Magnesiumoxid, Galliumoxid, Germaniumoxid, Yttriumoxid, Zirkoniumoxid, Lanthanoxid, Neodymoxid oder Tantaloxid, verwendet werden.
  • Wie bei der vorstehenden Ausführungsform beschrieben, kann der Transistor 200 mit dem Isolator 212, dem Isolator 214, dem Isolator 282, dem Isolator 283, dem Isolator 288 und dem Isolator 286 abgedichtet werden. Mit einer derartigen Struktur kann das Eindringen von Wasserstoff, der in dem Isolator 274, dem Isolator 150 oder dergleichen enthalten ist, in den Isolator 280 oder dergleichen reduziert werden.
  • Hier durchdringt der Leiter 240 den Isolator 283 und den Isolator 282, und der Leiter 218 durchdringt den Isolator 214 und den Isolator 212; jedoch ist, wie vorstehend beschrieben, der Isolator 241 in Kontakt mit dem Leiter 240 und der Isolator 217 in Kontakt mit dem Leiter 218 bereitgestellt. Dies kann das Eindringen von Wasserstoff in das Innere des Isolators 212, des Isolators 214, des Isolators 282 und des Isolators 283 durch den Leiter 240 und den Leiter 218 reduzieren. Auf diese Weise wird der Transistor 200 mit dem Isolator 212, dem Isolator 214, dem Isolator 282, dem Isolator 283, dem Isolator 241 und dem Isolator 217 abgedichtet, so dass verhindert werden kann, dass Verunreinigungen, wie z. B. Wasserstoff, die in dem Isolator 274 oder dergleichen enthalten sind, von außen eindringen.
  • <Vereinzelungslinie>
  • Es wird im Folgenden eine Vereinzelungslinie (auch als Anreißlinie, Trennlinie oder Schnittlinie bezeichnet) beschrieben, die bereitgestellt wird, wenn ein großes Substrat in Halbleiterelemente eingeteilt wird, so dass mehrere Halbleitervorrichtungen jeweils in Chipform ausgebildet werden. In einem Beispiel für ein Teilverfahren (Trennverfahren) wird beispielsweise eine Nut (eine Vereinzelungslinie) zum Teilen der Halbleiterelemente in dem Substrat ausgebildet, und dann wird das Substrat entlang der Vereinzelungslinie geschnitten, so dass mehrere geteilte (voneinander getrennte) Halbleitervorrichtungen erhalten werden.
  • Hier ist es z. B., wie in 17 dargestellt, vorzuziehen, dass sich ein Bereich, in dem der Isolator 283 und der Isolator 214 miteinander in Kontakt sind, mit der Vereinzelungslinie überlappt. Das heißt, dass eine Öffnung in dem Isolator 282, dem Isolator 280, dem Isolator 275, dem Isolator 222 und dem Isolator 216 in der Nähe eines Bereichs bereitgestellt ist, der die Vereinzelungslinie sein soll, die am äußeren Rand einer Speicherzelle bereitgestellt ist, die eine Vielzahl von Transistoren 200 umfasst.
  • Das heißt, dass in der Öffnung, die in dem Isolator 282, dem Isolator 280, dem Isolator 275, dem Isolator 222 und dem Isolator 216 bereitgestellt ist, der Isolator 214 in Kontakt mit dem Isolator 283 ist.
  • Beispielsweise kann eine Öffnung in dem Isolator 282, dem Isolator 280, dem Isolator 275, dem Isolator 222, dem Isolator 216 und dem Isolator 214 bereitgestellt sein. Mit einer derartigen Struktur ist in der Öffnung, die in dem Isolator 282, dem Isolator 280, dem Isolator 275, dem Isolator 224, dem Isolator 222, dem Isolator 216 und dem Isolator 214 bereitgestellt ist, der Isolator 212 in Kontakt mit dem Isolator 283. Dabei können der Isolator 212 und der Isolator 283 mit dem gleichen Material und dem gleichen Verfahren ausgebildet sein. Wenn der Isolator 212 und der Isolator 283 unter Verwendung des gleichen Materials und des gleichen Verfahrens bereitgestellt ist, kann die Haftung zwischen ihnen erhöht werden. Beispielsweise ist die Verwendung von Siliziumnitrid zu bevorzugen.
  • Mit einer derartigen Struktur kann der Transistor 200 von dem Isolator 212, dem Isolator 214, dem Isolator 282 und dem Isolator 283 umschlossen sein. Mindestens einer von dem Isolator 212, dem Isolator 214, dem Isolator 282 und dem Isolator 283 weist eine Funktion auf, die Diffusion von Sauerstoff, Wasserstoff und Wasser zu verhindern; daher können selbst dann, wenn das Substrat in Schaltungsbereiche eingeteilt ist, von denen jedes mit den Halbleiterelementen dieser Ausführungsform versehen ist, um eine Vielzahl von Chips zu bilden, das Eindringen und die Diffusion von Verunreinigungen, wie z. B. Wasserstoff und Wasser, aus der Richtung einer Seitenfläche des eingeteilten Substrats in den Transistor 200 verhindert werden.
  • Daher kann mit dieser Struktur verhindert werden, dass überschüssiger Sauerstoff in dem Isolator 280 und dem Isolator 224 nach außen diffundiert. Demzufolge wird überschüssiger Sauerstoff in dem Isolator 280 und dem Isolator 224 dem Oxid effizient zugeführt, in dem der Kanal in dem Transistor 200 gebildet wird. Der Sauerstoff kann Sauerstofffehlstellen in dem Oxid verringern, in dem der Kanal in dem Transistor 200 gebildet wird. Somit kann das Oxid, in dem der Kanal in dem Transistor 200 gebildet wird, ein Oxidhalbleiter mit einer niedrigen Dichte der Defektzustände und stabilen Eigenschaften sein. Das heißt, dass Schwankungen der elektrischen Eigenschaften des Transistors 200 unterdrückt werden können und die Zuverlässigkeit verbessert werden kann.
  • Es sei angemerkt, dass im Vorstehenden ein Beispiel beschrieben wird, in dem der Transistor 200 mit dem Isolator 283 und dem Isolator 214 oder dem Isolator 212 abgedichtet wird und die Vereinzelungslinie in einem Bereich, in dem sie in Kontakt miteinander sind, ausgebildet wird; jedoch ist die vorliegende Erfindung nicht darauf beschränkt. Beispielsweise kann eine Struktur zum Einsatz kommen, bei der der Transistor 200 mit dem Isolator 286 und dem Isolator 214 oder dem Isolator 212 abgedichtet wird und die Vereinzelungslinie in einem Bereich, in dem sie in Kontakt miteinander sind, ausgebildet wird.
  • (Ausführungsform 4)
  • Bei dieser Ausführungsform wird eine Speichervorrichtung einer Ausführungsform der vorliegenden Erfindung, die einen Transistor, der ein Oxid als Halbleiter verwendet (nachstehend in einigen Fällen als OS-Transistor bezeichnet), und einen Kondensator beinhaltet (nachstehend in einigen Fällen als OS-Speichervorrichtung bezeichnet), anhand von 19A, 19B und 20A bis 20H beschrieben. Es handelt sich bei der OS-Speichervorrichtung um eine Speichervorrichtung, die mindestens einen Kondensator und einen OS-Transistor beinhaltet, der das Laden und Entladen des Kondensators steuert. Die OS-Speichervorrichtung weist ausgezeichnete Halteeigenschaften auf, da der Sperrstrom des OS-Transistors sehr niedrig ist; daher kann sie als nichtflüchtiger Speicher dienen.
  • <Strukturbeispiel der Speichervorrichtung>
  • 19A stellt ein Beispiel für die Struktur der OS-Speichervorrichtung dar. Eine Speichervorrichtung 1400 beinhaltet eine Peripherieschaltung 1411 und ein Speicherzellenarray 1470. Die Peripherieschaltung 1411 beinhaltet eine Zeilenschaltung 1420, eine Spaltenschaltung 1430, eine Ausgabeschaltung 1440 und eine Steuerlogikschaltung 1460.
  • Die Spaltenschaltung 1430 beinhaltet beispielsweise einen Spaltendecoder, eine Vorladeschaltung, einen Leseverstärker, eine Schreibschaltung und dergleichen. Die Vorladeschaltung weist eine Funktion zum Vorladen von Leitungen auf. Der Leseverstärker weist eine Funktion zum Verstärken eines Datensignals auf, das von einer Speicherzelle gelesen wird. Die oben erwähnten Leitungen sind mit Speicherzellen verbunden, die in dem Speicherzellenarray 1470 enthalten sind, und werden später ausführlich beschrieben. Das verstärkte Datensignal wird als Datensignal RDATA über die Ausgabeschaltung 1440 zur Außenseite der Speichervorrichtung 1400 ausgegeben. Die Zeilenschaltung 1420 beinhaltet beispielsweise einen Zeilendecoder, eine Wortleitungstreiberschaltung und dergleichen und kann eine Zeile, auf die zugegriffen werden soll, auswählen.
  • Als Versorgungsspannungen von außen werden der Speichervorrichtung 1400 eine niedrige Versorgungsspannung (VSS), eine hohe Versorgungsspannung (VDD) für die Peripherieschaltung 1411 und eine hohe Versorgungsspannung (VIL) für das Speicherzellenarray 1470 zugeführt. Steuersignale (CE, WE und RE), ein Adressensignal ADDR und ein Datensignal WDATA werden von außen in die Speichervorrichtung 1400 eingegeben. Das Adressensignal ADDR wird in den Zeilendecoder und den Spaltendecoder eingegeben, und das Datensignal WDATA wird in die Schreibschaltung eingegeben.
  • Die Steuerlogikschaltung 1460 verarbeitet die von außen eingegebenen Steuersignale (CE, WE und RE) und erzeugt Steuersignale für den Zeilendecoder und den Spaltendecoder. Das Steuersignal CE ist ein Chipfreigabesignal, das Steuersignal WE ist ein Schreibfreigabesignal und das Steuersignal RE ist ein Lesefreigabesignal. Signale, die durch die Steuerlogikschaltung 1460 verarbeitet werden, sind nicht darauf beschränkt, und andere Steuersignale können nach Bedarf eingegeben werden.
  • Das Speicherzellenarray 1470 umfasst eine Vielzahl von in einer Matrix angeordneten Speicherzellen MC und eine Vielzahl von Leitungen. Es sei angemerkt, dass die Anzahl von Leitungen, die das Speicherzellenarray 1470 und die Zeilenschaltung 1420 verbinden, entsprechend der Struktur der Speicherzelle MC, der Anzahl von Speicherzellen MC, die in einer Spalte angeordnet sind, und dergleichen bestimmt wird. Die Anzahl von Leitungen, die das Speicherzellenarray 1470 und die Spaltenschaltung 1430 verbinden, wird entsprechend der Struktur der Speicherzelle MC, der Anzahl von Speicherzellen MC, die in einer Zeile angeordnet sind, und dergleichen bestimmt.
  • Es sei angemerkt, dass 19A ein Beispiel darstellt, in dem die Peripherieschaltung 1411 und das Speicherzellenarray 1470 auf derselben Ebene ausgebildet sind; diese Ausführungsform ist jedoch nicht darauf beschränkt. Beispielsweise kann, wie in 19B dargestellt, das Speicherzellenarray 1470 über einem Teil der Peripherieschaltung 1411 derart bereitgestellt werden, dass es sich mit der Peripherieschaltung 1411 überlappt. Beispielsweise kann ein Leseverstärker unterhalb des Speicherzellenarrays 1470 derart bereitgestellt werden, dass er sich mit dem Speicherzellenarray 1470 überlappt.
  • 20A bis 20H stellen Strukturbeispiele einer Speicherzelle dar, die als Speicherzelle MC verwendet werden kann.
  • [DOSRAM]
  • 20A bis 20C stellen Schaltungskonfigurationsbeispiele einer Speicherzelle eines DRAM dar. In dieser Beschreibung und dergleichen wird in einigen Fällen ein DRAM, in dem eine Speicherzelle, die einen OS-Transistor und einen Kondensator beinhaltet, verwendet wird, als DOSRAM (Dynamic Oxide Semiconductor Random Access Memory) bezeichnet. Eine Speicherzelle 1471, die in 20A dargestellt wird, beinhaltet einen Transistor M1 und einen Kondensator CA. Es sei angemerkt, dass der Transistor M1 ein Gate (in einigen Fällen als Frontgate bezeichnet) und ein Rückgate beinhaltet.
  • Ein erster Anschluss des Transistors M1 ist mit einem ersten Anschluss des Kondensators CA verbunden. Ein zweiter Anschluss des Transistors M1 ist mit einer Leitung BIL verbunden. Das Gate des Transistors M1 ist mit einer Leitung WOL verbunden. Das Rückgate des Transistors M1 ist mit einer Leitung BGL verbunden. Ein zweiter Anschluss des Kondensators CA ist mit einer Leitung LL verbunden.
  • Die Leitung BIL dient als Bitleitung, und die Leitung WOL dient als Wortleitung. Die Leitung LL dient als Leitung zum Anlegen eines vorbestimmten Potentials an den zweiten Anschluss des Kondensators CA. Beim Schreiben und Lesen von Daten wird vorzugsweise ein niedriges Potential an die Leitung LL angelegt. Die Leitung BGL dient als Leitung zum Anlegen eines Potentials an das Rückgate des Transistors M1. Indem ein beliebiges Potential an die Leitung BGL angelegt wird, kann die Schwellenspannung des Transistors M1 erhöht oder verringert werden.
  • Hier entspricht die in 20A dargestellte Speicherzelle 1471 der Struktur der in 17 dargestellten Speichervorrichtung, bei der der Leiter 110 nicht elektrisch mit dem Gate des Transistors 300 verbunden ist. Das heißt, dass der Transistor M1 und der Kondensator CA dem Transistor 200 bzw. dem Kondensator 100 entsprechen.
  • Die Speicherzelle MC ist nicht auf die Speicherzelle 1471 beschränkt, und ihre Schaltungskonfiguration kann geändert werden. Beispielsweise kann die Speicherzelle MC eine Struktur aufweisen, bei der das Rückgate des Transistors M1 nicht mit der Leitung BGL, sondern mit der Leitung WOL verbunden ist, wie bei einer in 20B dargestellten Speicherzelle 1472. Als weiteres Beispiel kann die Speicherzelle MC mit einem Single-Gate-Transistor, d. h. dem Transistor M1 ohne Rückgate, ausgebildet werden, wie bei einer in 20C dargestellten Speicherzelle 1473.
  • In dem Fall, in dem die Halbleitervorrichtung, die bei der vorstehenden Ausführungsform beschrieben worden ist, in der Speicherzelle 1471 und dergleichen verwendet wird, kann der Transistor 200 als Transistor M1 verwendet werden, und der Kondensator 100 kann als Kondensator CA verwendet werden. Indem ein OS-Transistor als Transistor M1 verwendet wird, kann der Transistor M1 einen sehr niedrigen Leckstrom aufweisen. Das heißt, dass geschriebene Daten durch Verwendung des Transistors M1 für lange Zeit gehalten werden können; daher kann die Häufigkeit der Aktualisierung der Speicherzelle verringert werden. Alternativ kann ein Aktualisierungsvorgang der Speicherzelle unnötig werden. Außerdem können, da der Leckstrom sehr niedrig ist, mehrstufige Daten oder analoge Daten in der Speicherzelle 1471, der Speicherzelle 1472 und der Speicherzelle 1473 gehalten werden.
  • In dem DOSRAM wird, wie vorstehend beschrieben, ein Leseverstärker unter dem Speicherzellenarray 1470 derart bereitgestellt, dass er sich mit dem Speicherzellenarray 1470 überlappt; auf diese Weise kann die Bitleitung verkürzt werden. Dadurch wird die Kapazität der Bitleitung verringert, was ermöglicht, dass die Speicherkapazität der Speicherzelle verringert wird.
  • [NOSRAM]
  • 20D bis 20G stellen jeweils ein Schaltungskonfigurationsbeispiel einer Verstärkungszellen-Speicherzelle dar, die zwei Transistoren und einen Kondensator beinhaltet. Eine Speicherzelle 1474, die in 20D dargestellt wird, beinhaltet einen Transistor M2, einen Transistor M3 und einen Kondensator CB. Es sei angemerkt, dass der Transistor M2 ein Frontgate (in einigen Fällen einfach als Gate bezeichnet) und ein Rückgate beinhaltet. In dieser Beschreibung und dergleichen wird in einigen Fällen eine Speichervorrichtung, die eine Verstärkungszellen-Speicherzelle beinhaltet, in der ein OS-Transistor als Transistor M2 verwendet wird, als NOSRAM (Nonvolatile Oxide Semiconductor RAM, nichtflüchtiges Oxidhalbleiter-RAM) bezeichnet.
  • Ein erster Anschluss des Transistors M2 ist mit einem ersten Anschluss des Kondensators CB verbunden. Ein zweiter Anschluss des Transistors M2 ist mit einer Leitung WBL verbunden. Das Gate des Transistors M2 ist mit der Leitung WOL verbunden. Das Rückgate des Transistors M2 ist mit der Leitung BGL verbunden. Ein zweiter Anschluss des Kondensators CB ist mit der Leitung CAL verbunden. Ein erster Anschluss des Transistors M3 ist mit einer Leitung RBL verbunden. Ein zweiter Anschluss des Transistors M3 ist mit einer Leitung SL verbunden. Ein Gate des Transistors M3 ist mit dem ersten Anschluss des Kondensators CB verbunden.
  • Die Leitung WBL dient als Schreib-Bitleitung, die Leitung RBL dient als Lese-Bitleitung und die Leitung WOL dient als Wortleitung. Die Leitung CAL dient als Leitung zum Anlegen eines vorbestimmten Potentials an den zweiten Anschluss des Kondensators CB. Beim Schreiben, Halten und Lesen von Daten wird vorzugsweise ein hohes Potential an die Leitung CAL angelegt. Beim Halten von Daten wird vorzugsweise ein niedriges Potential an die Leitung CAL angelegt. Die Leitung BGL dient als Leitung zum Anlegen eines Potentials an das Rückgate des Transistors M2. Indem ein beliebiges Potential an die Leitung BGL angelegt wird, kann die Schwellenspannung des Transistors M2 erhöht oder verringert werden.
  • Hier entspricht die in 20D dargestellte Speicherzelle 1474 der in 17 dargestellten Speichervorrichtung. Das heißt, dass der Transistor M2 dem Transistor 200, der Kondensator CB dem Kondensator 100, der Transistor M3 dem Transistor 300, die Leitung WBL der Leitung 1003, die Leitung WOL der Leitung 1004, die Leitung BGL der Leitung 1006, die Leitung CAL der Leitung 1005, die Leitung RBL der Leitung 1002 und die Leitung SL der Leitung 1001 entspricht.
  • Die Speicherzelle MC ist nicht auf die Speicherzelle 1474 beschränkt, und ihre Schaltungskonfiguration kann nach Bedarf geändert werden. Beispielsweise kann die Speicherzelle MC eine Struktur aufweisen, bei der das Rückgate des Transistors M2 nicht mit der Leitung BGL, sondern mit der Leitung WOL verbunden ist, wie bei einer in 20E dargestellten Speicherzelle 1475. Als weiteres Beispiel kann die Speicherzelle MC mit einem Single-Gate-Transistor, d. h. dem Transistor M2 ohne Rückgate, ausgebildet werden, wie bei einer in 20F dargestellten Speicherzelle 1476. Als weiteres Beispiel kann die Speicherzelle MC eine Struktur aufweisen, bei der die Leitung WBL und die Leitung RBL zu einer Leitung BIL zusammengefasst werden, wie bei einer in 20G dargestellten Speicherzelle 1477.
  • In dem Fall, in dem die Halbleitervorrichtung, die bei der vorstehenden Ausführungsform beschrieben worden ist, in der Speicherzelle 1474 und dergleichen verwendet wird, kann der Transistor 200 als Transistor M2 verwendet werden, kann der Transistor 300 als Transistor M3 verwendet werden und kann der Kondensator 100 als Kondensator CB verwendet werden. Indem ein OS-Transistor als Transistor M2 verwendet wird, kann der Transistor M2 einen sehr niedrigen Leckstrom aufweisen. Demzufolge können geschriebene Daten durch Verwendung des Transistors M2 für lange Zeit gehalten werden; daher kann die Häufigkeit der Aktualisierung der Speicherzelle verringert werden. Außerdem kann ein Aktualisierungsvorgang der Speicherzelle unnötig werden. Alternativ können, da der Leckstrom sehr niedrig ist, mehrstufige Daten oder analoge Daten in der Speicherzelle 1474 gehalten werden. Das Gleiche gilt auch für die Speicherzellen 1475 bis 1477.
  • Es sei angemerkt, dass der Transistor M3 ein Transistor sein kann, der Silizium in einem Kanalbildungsbereich enthält (im Folgenden in einigen Fällen als Si-Transistor bezeichnet). Der Leitfähigkeitstyp des Si-Transistors kann ein n-Kanal-Typ oder ein p-Kanal-Typ sein. Ein Si-Transistor weist in einigen Fällen eine höhere Feldeffektbeweglichkeit auf als ein OS-Transistor. Deshalb kann ein Si-Transistor als Transistor M3 verwendet werden, der als Lesetransistor dient. Ferner kann dann, wenn ein Si-Transistor als Transistor M3 verwendet wird, der Transistor M2 über dem Transistor M3 angeordnet werden, wobei in diesem Fall die Fläche, die von der Speicherzelle eingenommen wird, verringert werden kann und eine hohe Integration der Speichervorrichtung erzielt werden kann.
  • Alternativ kann der Transistor M3 ein OS-Transistor sein. In dem Fall, in dem ein OS-Transistor als Transistor M2 und Transistor M3 verwendet wird, kann die Schaltung des Speicherzellenarrays 1470 lediglich unter Verwendung von n-Kanal-Transistoren ausgebildet werden.
  • 20H stellt ein Beispiel für eine Verstärkungszellen-Speicherzelle dar, die drei Transistoren und einen Kondensator beinhaltet. Eine Speicherzelle 1478, die in 20H dargestellt wird, beinhaltet Transistoren M4 bis M6 und einen Kondensator CC. Der Kondensator CC wird nach Bedarf bereitgestellt. Die Speicherzelle 1478 ist elektrisch mit der Leitung BIL, einer Leitung RWL, einer Leitung WWL, der Leitung BGL und einer Leitung GNDL verbunden. Es handelt sich bei der Leitung GNDL um eine Leitung zum Zuführen eines niedrigen Potentials. Es sei angemerkt, dass die Speicherzelle 1478 nicht mit der Leitung BIL, sondern mit der Leitung RBL und der Leitung WBL elektrisch verbunden sein kann.
  • Der Transistor M4 ist ein OS-Transistor mit einem Rückgate, und das Rückgate ist elektrisch mit der Leitung BGL verbunden. Es sei angemerkt, dass das Rückgate und ein Gate des Transistors M4 elektrisch miteinander verbunden sein können. Alternativ kann der Transistor M4 kein Rückgate beinhalten.
  • Es sei angemerkt, dass der Transistor M5 und der Transistor M6 jeweils ein n-Kanal-Si-Transistor oder ein p-Kanal-Si-Transistor sein können. Alternativ können die Transistoren M4 bis M6 OS-Transistoren sein. In diesem Fall kann das Speicherzellenarray 1470 lediglich unter Verwendung von n-Kanal-Transistoren ausgebildet werden.
  • In dem Fall, in dem die Halbleitervorrichtung, die bei der vorstehenden Ausführungsform beschrieben worden ist, in der Speicherzelle 1478 verwendet wird, kann der Transistor 200 als Transistor M4 verwendet werden, kann der Transistor 300 als Transistor M5 und Transistor M6 verwendet werden und kann der Kondensator 100 als Kondensator CC verwendet werden. Indem ein OS-Transistor als Transistor M4 verwendet wird, kann der Transistor M4 einen sehr niedrigen Leckstrom aufweisen.
  • Es sei angemerkt, dass die Strukturen der Peripherieschaltung 1411, des Speicherzellenarrays 1470 und dergleichen, die bei dieser Ausführungsform beschrieben werden, nicht auf das Vorstehende beschränkt sind. Die Anordnung und Funktionen dieser Schaltungen und der Leitungen, Schaltungselemente und dergleichen, die mit den Schaltungen verbunden sind, können nach Bedarf geändert, entfernt oder hinzugefügt werden. Die Speichervorrichtung einer Ausführungsform der vorliegenden Erfindung kann mit hoher Geschwindigkeit arbeiten und Daten für lange Zeit halten.
  • Wie vorstehend beschrieben, können die Strukturen, Verfahren und dergleichen, die bei dieser Ausführungsform beschrieben werden, nach Bedarf mit einer/einem beliebigen der weiteren Strukturen, Verfahren und dergleichen, die bei dieser Ausführungsform beschrieben werden, oder Strukturen, Verfahren und dergleichen, die bei einer anderen Ausführungsform beschrieben werden, kombiniert werden.
  • (Ausführungsform 5)
  • Bei dieser Ausführungsform wird ein Beispiel für eine Halbleitervorrichtung, bei der ein Transistor einer Ausführungsform der vorliegenden Erfindung verwendet wird, anhand von Zeichnungen beschrieben.
  • <Strukturbeispiel einer Halbleitervorrichtung>
  • 21A ist ein Blockdiagramm einer Halbleitervorrichtung 800, bei der ein Transistor einer Ausführungsform der vorliegenden Erfindung verwendet wird. 21B ist eine perspektivische schematische Ansicht der Halbleitervorrichtung 800. Die Halbleitervorrichtung 800 beinhaltet die Peripherieschaltung 820 und das Speicherzellenarray 830. Die Halbleitervorrichtung 800 kann als Speichervorrichtung dienen.
  • Die Peripherieschaltung 820 beinhaltet einen Zeilentreiber 821 und einen Spaltentreiber 822. Der Zeilentreiber 821 und der Spaltentreiber 822 werden in einigen Fällen einfach als Treiberschaltung oder Treiber bezeichnet.
  • Der Zeilentreiber 821 ist eine Schaltung, die eine Funktion zum Ausgeben eines Signals zum Ansteuern des Speicherzellenarrays 830 an Wortleitungen WL aufweist. Insbesondere weist der Zeilentreiber 821 eine Funktion zum Übertragen eines Wortsignals auf die Wortleitungen WL (In 21A werden WL_1 und WL_N dargestellt. N ist eine natürliche Zahl von größer als oder gleich 2.) auf. Der Zeilentreiber 821 wird in einigen Fällen als Wortleitungstreiberschaltung bezeichnet. Es sei angemerkt, dass der Zeilentreiber 821 eine Decoder-Schaltung zum Auswählen der Wortleitung WL entsprechend der bestimmten Adresse, eine Pufferschaltung und dergleichen beinhaltet. Es sei angemerkt, dass die Wortleitungen WL in einigen Fällen einfach als Leitungen bezeichnet werden.
  • Der Spaltentreiber 822 ist eine Schaltung, die eine Funktion zum Ausgeben eines Signals zum Ansteuern des Speicherzellenarrays 830 an Bitleitungen BL aufweist. Insbesondere weist der Spaltentreiber 822 eine Funktion zum Übertragen eines Datensignals auf die Bitleitungen BL (In 21A werden BL_1 und BL_2 dargestellt.) auf. Der Spaltentreiber 822 wird in einigen Fällen als Bitleitungstreiberschaltung bezeichnet. Es sei angemerkt, dass der Spaltentreiber 822 einen Leseverstärker, eine Vorladeschaltung, eine Decoder-Schaltung zum Auswählen der Bitleitung entsprechend der bestimmten Adresse und dergleichen beinhaltet. Es sei angemerkt, dass die Bitleitungen BL in einigen Fällen einfach als Leitungen bezeichnet werden. In den Zeichnungen werden die Bitleitungen BL in einigen Fällen durch dicke Linien, dicke gestrichelte Linien oder dergleichen dargestellt, um die Sichtbarkeit zu erhöhen.
  • Ein Datensignal, das der Bitleitung BL zugeführt wird, entspricht einem Signal, das in eine Speicherzelle geschrieben wird, oder einem Signal, das aus einer Speicherzelle gelesen wird. Das Datensignal wird als Binärsignal beschrieben, das ein hohes Potential oder ein niedriges Potential aufweist, das Daten 1 oder Daten 0 entspricht. Es sei angemerkt, dass das Datensignal trinär oder mehrwertig sein kann. Es handelt sich bei dem hohen Potential um VDD, und es handelt sich bei dem niedrigen Potential um VSS oder ein Erdpotential (GND). Als Signal, das der Bitleitung BL zugeführt wird, wird zusätzlich zu dem Datensignal ein Vorladepotential zum Lesen von Daten oder dergleichen angegeben. Das Vorladepotential wird beispielsweise auf VDD/2 eingestellt.
  • Das Speicherzellenarray 830 umfasst N (N ist eine natürliche Zahl von größer als oder gleich 2) Elementschichten 834_1 bis 834_N. Die Elementschicht 834_1 umfasst eine oder mehrere Speicherzellen 831_1. Die Speicherzelle 831_1 beinhaltet einen Transistor 832_1 und einen Kondensator 833_1. Die Elementschicht 834_N umfasst eine oder mehrere Speicherzellen 831_N. Die Speicherzelle 831_N beinhaltet einen Transistor 832_N und einen Kondensator 833_N. Es sei angemerkt, dass es sich bei der Elementschicht um eine Schicht handelt, in der Elemente, wie z. B. ein Kondensator oder ein Transistor, bereitgestellt sind, und die unter Verwendung von Bauteilen, wie z. B. einem Leiter, einem Halbleiter und einem Isolator, ausgebildet wird.
  • Die Transistoren 832_1 bis 832_N dienen jeweils als Schalter, dessen Ein- oder Ausschaltzustand gemäß einem Wortsignal, das den Wortleitungen WL_1 bis WL_N zugeführt wird, gesteuert wird. Ein Anschluss von Source und Drain jedes der Transistoren 832_1 bis 832_N ist mit einer der Bitleitungen BL (BL_1 in der Zeichnung) verbunden.
  • Als Transistor 832 (Transistoren 832_1 bis 832_N) wird vorzugsweise ein OS-Transistor einer Ausführungsform der vorliegenden Erfindung verwendet. Der OS-Transistor weist einen sehr niedrigen Sperrstrom auf. Wenn der OS-Transistor für den Transistor 832 verwendet wird, kann eine elektrische Ladung, die einer erwünschten Spannung entspricht, in dem Kondensator 833 (Kondensatoren 833_1 bis 833_N), der an dem anderen Anschluss von Source und Drain bereitgestellt ist, gehalten werden. Das heißt, dass die einmal geschriebenen Daten in der Speicherzelle 831 (Speicherzellen 831_1 bis 831_N) lange Zeit gehalten werden können. Daher kann die Häufigkeit der Datenaktualisierungsvorgänge verringert werden, so dass der Stromverbrauch verringert werden kann.
  • Außerdem können bei der Speicherzelle 831 unter Verwendung des OS-Transistors Daten durch Laden oder Entladen von elektrischen Ladungen erneut geschrieben und gelesen werden, so dass das Schreiben und Lesen von Daten im Wesentlichen ohne Beschränkung der Anzahl von Vorgängen durchgeführt werden können. Die Speicherzelle 831 unter Verwendung des OS-Transistors weist eine hohe Beständigkeit gegen Neuschreiben auf, da im Unterschied zu einem magnetischen Speicher oder einem Resistive Random Access Memory keine Strukturveränderung auf atomarer Ebene auftritt. Bei der Speicherzelle 831 unter Verwendung des OS-Transistors wird außerdem keine Instabilität wegen der Erhöhung von Elektroneneinfangzentren beobachtet, selbst wenn ein Neuschreibvorgang wie bei einem Flash-Speicher wiederholt wird.
  • Die Speicherzelle 831 unter Verwendung des OS-Transistors kann über einem Siliziumsubstrat, das einen Transistor, der Silizium in einem Kanalbildungsbereich enthält (nachstehend als Si-Transistor bezeichnet), umfasst, oder dergleichen frei angeordnet werden; daher kann eine Integration leicht durchgeführt werden. Des Weiteren kann ein OS-Transistor mit einer Fertigungseinrichtung, die derjenigen für einen Si-Transistor ähnlich ist, hergestellt werden und kann daher mit geringen Kosten hergestellt werden.
  • Bei dem OS-Transistor kann es sich ferner um ein Halbleiterelement mit vier Anschlüssen handeln, wenn bei dem OS-Transistor zusätzlich zu einer Gate-Elektrode, einer Source-Elektrode und einer Drain-Elektrode eine Rückgate-Elektrode bereitgestellt wird. Es kann ein elektrisches Netzwerk gebildet werden, in dem eine Eingabe oder Ausgabe von Signalen, die zwischen der Source und dem Drain fließen, entsprechend einer Spannung, die an die Gate-Elektrode oder die Rückgate-Elektrode angelegt wird, unabhängig gesteuert werden kann. Dies ermöglicht ein Schaltungsdesign mit der gleichen Idee wie bei einer LSI. Außerdem weist der OS-Transistor in einer Hochtemperaturumgebung ausgezeichnetere elektrische Eigenschaften auf als der Si-Transistor. Insbesondere kann ein vorteilhafter Schaltvorgang auch bei hoher Temperatur im Bereich von 125 °C bis 150 °C durchgeführt werden, da ein Verhältnis von Durchlassstrom zu Sperrstrom hoch ist.
  • Es sei angemerkt, dass die in 21A dargestellte Speicherzelle als DOSRAM (Dynamic Oxide Semiconductor Random Access Memory), bei dem ein OS-Transistor für einen Speicher verwendet wird, bezeichnet werden kann. Das DOSRAM kann unter Verwendung eines Transistors und eines Kondensators ausgebildet werden; daher kann eine hohe Dichte der Speicher erzielt werden. Wenn ein OS-Transistor verwendet wird, kann eine Datenhaltezeit verlängert werden.
  • Der Kondensator 833 weist eine Struktur auf, bei der ein Isolator zwischen den Leitern liegt, die jeweils als Elektrode dienen. Es sei angemerkt, dass für den Leiter, der eine Elektrode bildet, neben einem Metall eine Halbleiterschicht, der Leitfähigkeit verliehen wird, oder dergleichen verwendet werden kann. Der Kondensator 833 kann in einer Position, die sich über oder unter dem Transistor 832 mit dem Transistor 832 überlappt, angeordnet werden; alternativ kann ein Teil der Halbleiterschicht, der Elektrode oder dergleichen, die den Transistor 832 bildet, als eine Elektrode des Kondensators 833 verwendet werden.
  • Um die Elementschichten 834_1 bis 834_N von Ausführungsformen der vorliegenden Erfindung unter den in 21A dargestellten Komponenten zu beschrieben, wird die in 21B dargestellte schematische Ansicht verwendet. In 21B werden zum leichteren Verständnis der Anordnung der in 21A dargestellten Komponenten die Richtung der x-Achse, die Richtung der y-Achse und die Richtung der z-Achse durch Pfeile dargestellt. Es sei angemerkt, dass in dieser Beschreibung und dergleichen die Richtung der x-Achse, die Richtung der y-Achse und die Richtung der z-Achse in einigen Fällen als Tiefenrichtung, horizontale Richtung bzw. vertikale Richtung bezeichnet werden.
  • Wie in 21B dargestellt, weist das Speicherzellenarray 830 eine Struktur auf, bei der die N Elementschichten 834 übereinander angeordnet sind. Die Speicherzellen 831_1 bis 831_N, die in den Elementschichten 834_1 bis 834_N enthalten sind, umfassen jeweils einen Bereich, der sich mit dem Spaltentreiber 822 überlappt, der über einem Siliziumsubstrat 811 bereitgestellt ist. Man kann auch sagen, dass die Elementschicht 834 1 zwischen dem Siliziumsubstrat 811 und der Elementschicht 834_N bereitgestellt ist.
  • Der Transistor in der Speicherzelle 831_1, die in der Elementschicht 834_1 enthalten ist, und der Transistor in der Speicherzelle 831_N, die in der Elementschicht 834_N enthalten ist, sind über die Bitleitung BL, die in vertikaler Richtung bereitgestellt ist, miteinander verbunden. Die Bitleitung BL ist mit dem Spaltentreiber 822 verbunden, der über dem Siliziumsubstrat 811 bereitgestellt ist.
  • Die Bitleitung BL_1 ist elektrisch mit der Halbleiterschicht des Transistors 832_1, der in der Speicherzelle 831_1 enthalten ist, und der Halbleiterschicht des Transistors 832_N verbunden, der in der Speicherzelle 831_N enthalten ist. Alternativ ist die Bitleitung BL_1 derart bereitgestellt, dass sie elektrisch mit einem Bereich, der als Source oder Drain des Transistors 832_1 dient, der in der Speicherzelle 831_1 enthalten ist, und einem Bereich, der als Source oder Drain des Transistors 832_N dient, der in der Speicherzelle 831_N enthalten ist, verbunden ist. Alternativ ist die Bitleitung BL_1 in Kontakt mit einem Leiter, der in Kontakt mit einem Bereich, der als Source oder Drain in der Halbleiterschicht des Transistors 832_1 dient, der in der Speicherzelle 831_1 enthalten ist, bereitgestellt ist, und einem Leiter bereitgestellt ist, der in Kontakt mit einem Bereich, der als Source oder Drain in der Halbleiterschicht des Transistors 832_N dient, der in der Speicherzelle 831_N enthalten ist, bereitgestellt ist. Das heißt, dass die Bitleitung BL eine Leitung ist, die einen Anschluss von Source und Drain des Transistors, der in der Speicherzelle 831_1 enthalten ist, einen Anschluss von Source und Drain des Transistors, der in der Speicherzelle 831_N enthalten ist, und einen Spaltentreiber 822 in vertikaler Richtung elektrisch verbindet.
  • Man kann sagen, dass sich die Bitleitung BL in der Richtung senkrecht zu der Oberfläche des Siliziumsubstrats 811 (Richtung der z-Achse), über dem der Spaltentreiber 822 bereitgestellt ist, oder in der Richtung im Wesentlichen senkrecht dazu erstreckt. Das heißt, dass, wie in 21B dargestellt, die Bitleitung BL mit dem Transistor, der in der Speicherzelle 831_1 enthalten ist, und dem Transistor, der in der Speicherzelle 831_N enthalten ist, verbunden ist und in der Richtung senkrecht oder im Wesentlichen senkrecht zu der Oberfläche des Siliziumsubstrats (xy-Ebene) (Richtung der z-Achse) bereitgestellt ist. Es sei angemerkt, dass „im Wesentlichen senkrecht“ den Zustand der Anordnung in einem Winkel von mehr als oder gleich 85° und weniger als oder gleich 95° bezeichnet.
  • Es sei angemerkt, dass der Zeilentreiber 821, der über dem Siliziumsubstrat 811 bereitgestellt ist, und die Wortleitungen WL, die sich in eine Tiefenrichtung (Richtung der x-Achse) der Elementschichten 834_1 bis 834_N erstrecken, über Bereiche der Elementschichten 834_1 bis 834_N, in denen die Speicherzellen 831_1 bis 831_N nicht bereitgestellt sind, z. B. Öffnungen in den Außenkanten der Elementschichten 834_1 bis 834_N, miteinander verbunden sein können. Der Zeilentreiber 821, der über dem Siliziumsubstrat 811 bereitgestellt ist, und die Wortleitungen WL, die in den Elementschichten bereitgestellt sind, können über eine Leitung, die in einer oberen Schicht der Elementschichten 834_1 bis 834_N bereitgestellt wird, miteinander verbunden sein.
  • Bei einer Ausführungsform der vorliegenden Erfindung werden OS-Transistoren, die einen sehr niedrigen Sperrstrom aufweisen, als Transistoren verwendet, der in den Elementschichten bereitgestellt sind. Somit kann die Häufigkeit der Aktualisierungsvorgänge von Daten, die in den Speicherzellen gehalten werden, verringert werden, so dass die Halbleitervorrichtung mit niedrigem Stromverbrauch erzielt werden kann. Die OS-Transistoren können übereinander angeordnet sein und unter Verwendung des gleichen Herstellungsprozesses in vertikaler Richtung wiederholt hergestellt werden, so dass Herstellungskosten verringert werden können. Außerdem sind bei einer Ausführungsform der vorliegenden Erfindung Transistoren, die in den Speicherzellen enthalten sind, nicht nur in Richtung der Draufsicht, sondern auch in vertikaler Richtung übereinander angeordnet, wodurch die Dichte der Speicher erhöht werden kann, so dass die Größe der Halbleitervorrichtung verringert werden kann. Bei dem OS-Transistor sind selbst in einer Hochtemperaturumgebung Schwankungen der elektrischen Eigenschaften geringer als bei dem Si-Transistor; daher kann eine Halbleitervorrichtung, die als Speichervorrichtung mit hoher Zuverlässigkeit und geringen Schwankungen der elektrischen Eigenschaften des Transistors bei der Übereinanderanordnung und Integration dient, bereitgestellt werden. Bei einer Ausführungsform der vorliegenden Erfindung sind die Bitleitungen, die sich von dem Speicherzellenarray erstrecken, in vertikaler Richtung bereitgestellt, wodurch die Länge der Bitleitungen zwischen dem Speicherzellenarray und dem Spaltentreiber verringert werden kann. Folglich kann die parasitäre Kapazität der Bitleitungen in hohem Maße verringert werden; daher kann ein Potential gelesen werden, selbst wenn ein Datensignal, das in der Speicherzelle gehalten wird, mehrwertig ist.
  • 22 stellt eine schematische Querschnittsansicht der xz-Ebene der Halbleitervorrichtung 800 dar. Wie in 22 dargestellt, kann die Halbleitervorrichtung 800 eine Struktur aufweisen, bei der die Speicherzellen 831_1 bis 831_N, die in den jeweiligen Elementschichten 834 bereitgestellt sind, und der Spaltentreiber 822, der über dem Siliziumsubstrat 811 bereitgestellt ist, über die Bitleitungen BL, die in vertikaler Richtung, d. h. mit dem kürzesten Abstand, bereitgestellt sind, miteinander verbunden sind. Im Vergleich zu einer Struktur, bei der sich die Bitleitungen BL in Richtung der Draufsicht (Richtung der x-Achse und/oder Richtung der y-Achse) erstrecken, kann die Anzahl der Speicherzellen 831, die mit einer Bitleitung verbunden sind, verringert werden; daher kann die parasitäre Kapazität der Bitleitung BL verringert werden. Folglich kann beim Lesevorgang von Daten, die in der Speicherzelle 831 gehalten werden, eine Potentialveränderung der Bitleitung BL erkannt werden, selbst wenn der Kapazitätswert des Kondensators 833 klein ist.
  • Da der Kondensator 833, der in der Speicherzelle 831 enthalten ist, verkleinert werden kann, kann der Kondensator 833 in der gleichen Schicht wie der Transistor 832 bereitgestellt sein. Wenn der Kondensator 833 in der gleichen Schicht wie der Transistor 832 bereitgestellt ist, kann die Elementschicht 834 dünn sein. Folglich kann die Größe der Halbleitervorrichtung 800 verringert werden.
  • 23 stellt ein Schaltungskonfigurationsbeispiel des Spaltentreibers 822 dar, der elektrisch mit dem Speicherzellenarray 830 verbunden ist. In 23 sind die Elementschicht 834_1, die Elementschicht 834_2 und die Elementschicht 834_N als Speicherzellenarray 830 dargestellt. In 23 ist eine Speicherzelle 831_N_A als Speicherzelle der Elementschicht 834_N, die mit einer Bitleitung BL_A verbunden ist, dargestellt. Die Speicherzelle 831_N_A beinhaltet einen Transistor 832A, dessen Gate mit einer Wortleitung WL_A verbunden ist, und den Kondensator 833. Außerdem ist in 23 eine Speicherzelle 831_N_B als Speicherzelle der Elementschicht 834_N, die mit einer Bitleitung BL_B verbunden ist, dargestellt. Die Speicherzelle 831_N_B beinhaltet einen Transistor 832B, dessen Gate mit einer Wortleitung WL_B verbunden ist, und den Kondensator 833. Die Kondensatoren 833 in den Elementschichten sind jeweils mit einer Leitung VL verbunden, der ein festes Potential, z. B. ein Erdpotential, zugeführt wird.
  • In 23 wird eine Vorladeschaltung 822a, ein Leseverstärker 822b, ein Auswahlschalter 822c und eine Schreib-/Leseschaltung 829, die sich auf der Seite des Siliziumsubstrats befinden, als Schaltungen, die in dem Spaltentreiber 822 enthalten sind, dargestellt. Als Transistoren, die in der Vorladeschaltung 822a und dem Leseverstärker 822b enthalten sind, werden Si-Transistoren verwendet. Es können auch für den Auswahlschalter 822c Si-Transistoren verwendet werden.
  • Die Vorladeschaltung 822a umfasst n-Kanal-Transistoren 824_1 bis 824_3. Die Vorladeschaltung 822a ist eine Schaltung zum Vorladen der Bitleitung BL_A und der Bitleitung BL_B auf ein Zwischenpotential VPC, das einem Potential zwischen VDD und VSS entspricht, in Reaktion auf ein Vorladesignal, das einer Vorladeleitung PCL zugeführt wird. Das Zwischenpotential VPC kann beispielsweise durch VPC = (VDD - VSS)/2 dargestellt werden.
  • Der Leseverstärker 822b umfasst p-Kanal-Transistoren 825_1 und 825_2 sowie n-Kanal-Transistoren 825_3 und 825_4, die jeweils mit einer Leitung VHH oder einer Leitung VLL verbunden sind. Die Leitung VHH oder die Leitung VLL ist eine Leitung mit einer Funktion zum Zuführen von VDD oder VSS. Die Transistoren 825_1 bis 825_4 sind Transistoren, die eine Inverterschleife bilden. Die Speicherzellen 831_N_A und 831_N_B werden ausgewählt, indem die Wortleitungen WL_A und WL_B auf einen hohen Pegel eingestellt werden, so dass die Potentiale der vorgeladenen Bitleitung BL A und Bitleitung BL_B geändert werden; die Potentiale der Bitleitung BL A und Bitleitung BL_B werden gemäß der Änderung zu einem hohen Stromversorgungspotential VDD oder einem niedrigen Stromversorgungspotential VSS. Die Potentiale der Bitleitung BL_A und Bitleitung BL_B können über die Schreib-/Leseschaltung 829 nach außen ausgegeben werden. Die Bitleitung BL A und Bitleitung BL_B entsprechen einem Bitleitungspaar.
  • Der Auswahlschalter 822c umfasst einen Schalter 823 A und einen Schalter 823_B. Die Bitleitung BL_A ist über den Schalter 823_A elektrisch mit der Schreib-/Leseschaltung 829 verbunden. Die Bitleitung BL_B ist über den Schalter 823_B elektrisch mit der Schreib-/Leseschaltung 829 verbunden.
  • <Betriebsbeispiel der Halbleitervorrichtung>
  • In 24 wird ein Zeitdiagramm gezeigt, das die Arbeitsweise der in 23 dargestellten Schaltung darstellt. In 24 entsprechen eine Periode T1, eine Periode T2, eine Periode T3 und eine Periode T4 Perioden, die jeweils einen Initialisierungsvorgang, einen Schreibvorgang, einen Vorgang bei keinem Zugriff bzw. einen Lesevorgang darstellen. Es sei angemerkt, dass in 24 die Beschreibung der Schalter 823_A und 823_B, die in dem Auswahlschalter 822c enthalten sind, weggelassen wird. Die Schalter 823_A und 823_B werden beim Schreibvorgang und beim Lesevorgang angemessen ausgewählt.
  • In 24 werden Pfeile zwischen Wellenformen hinzugefügt, um das Verständnis der Arbeitsweise zu erleichtern. Die durch Punktlinien dargestellten Wellenformen in Bezug auf die Leitung VPC, die VHH oder dergleichen zeigen, dass Potentiale nicht bestimmt sind. Es handelt sich bei einem hohen Pegel (H-Pegel) der Leitung PCL unter Signalleitungen um VDD. Es handelt sich bei einem hohen Pegel von WL um VHM (> VDD); jedoch kann er VDD sein.
  • In der Periode T1 wird der Leitung VPC, der Leitung VHH und der Leitung VLL ein Potential von VDD/2 zugeführt. Die Bitleitung BL_A und Bitleitung BL_B werden jeweils auf das Potential von VDD/2 vorgeladen. Das Vorladen der Bitleitung BL A und Bitleitung BL_B wird durch die Vorladeschaltung 822a durchgeführt. Indem die Leitung PCL auf einen hohen Pegel (H-Pegel) eingestellt wird, werden das Vorladen der Bitleitung BL_A und Bitleitung BL_B sowie die Glättung eines Potentials zwischen den beiden Bitleitungen durchgeführt.
  • In der Periode T2 wird dann, wenn es einen Schreibzugriff gibt, die Bitleitung BL_A (oder die Bitleitung BL_B) von einem vorgeladenen Zustand in einen potentialfreien Zustand versetzt. Dies wird durchgeführt, indem die Leitung PCL von dem H-Pegel auf einen L-Pegel eingestellt wird. Hier wird der Fall in Betracht gezogen, in dem die Wortleitung WL_A ausgewählt (auf einen H-Pegel eingestellt) wird. Nach dem Auswählen von WL_A werden VHH und VLL auf VDD bzw. GND eingestellt. Wenn der Transistor 832A eingestellt, werden Daten DA1 von der Schreib-/Leseschaltung 829 über die Bitleitung BL_A in die Speicherzelle 831_N_A geschrieben. Nach dem Einstellen der Wortleitung WL_A auf einen L-Pegel wird ein Vorladevorgang der Bitleitung BL_A (oder der Bitleitung BL_B) gestartet, und die Leitungen werden auf VDD/2 vorgeladen.
  • In der Periode T3 liegt die Leitung PCL auf einem H-Pegel, und die Wortleitung WL_A liegt auf einem L-Pegel. VPC, VHH und VLL liegen jeweils auf VDD/2. Die Bitleitung BL_A und die Bitleitung BL_B sind auf VDD/2 vorgeladen. Wenn VHH und VLL jeweils auf VDD/2 eingestellt werden, kann ein Leckstrom des Leseverstärkers 822b verringert werden.
  • In der Periode T4 wird dann, wenn es einen Lesezugriff gibt, die Bitleitung BL_A (oder die Bitleitung BL_B) von einem vorgeladenen Zustand in einen potentialfreien Zustand versetzt. Als Nächstes wird die Wortleitung WL_A auf einen H-Pegel eingestellt, und der Transistor 832A wird eingeschaltet. In die Bitleitung BL_A werden Daten DA1 geschrieben, die in der Speicherzelle 831_N_A gehalten worden sind. Nachdem die Wortleitung WL_A auf den H-Pegel eingestellt worden ist, wird VHH auf VDD eingestellt und wird VLL auf GND eingestellt, und der Leseverstärker 822b dient als Differenzverstärkerschaltung. Folglich wird das Potential der Bitleitung BL_A auf ein Potential, das den Daten DA1 entspricht, unter VDD und GND verstärkt. Die Daten DA1 der Bitleitung BL_A werden durch die Schreib-/Leseschaltung 829 gelesen.
  • <Beispiel für eine Querschnittsstruktur der Halbleitervorrichtung>
  • Als Nächstes wird ein Beispiel für eine Querschnittsstruktur der Halbleitervorrichtung 800 beschrieben. Bei dieser Ausführungsform wird hauptsächlich ein Beispiel für eine Querschnittsstruktur des Speicherzellenarrays 830 beschrieben. 25 stellt eine schematische Querschnittsansicht eines Teils der Halbleitervorrichtung 800 dar. Es sei angemerkt, dass die in 25 dargestellte Halbleitervorrichtung 800 das Speicherzellenarray 830 beinhaltet, das fünf Elementschichten 834 umfasst. Wie vorstehend beschrieben, umfassen die fünf Elementschichten 834 jeweils eine Speicherzelle 831, und die Speicherzelle 831 beinhaltet den Transistor 832 und den Kondensator 833.
  • Die in 25 dargestellte Halbleitervorrichtung 800 entspricht der in 3 dargestellten mehrschichtigen Halbleitervorrichtung. Das heißt, dass in 25 dargestellte Elementschichten 834_1 bis 834 5 den in 3 dargestellten Elementschichten 10_1 bis 10_n im Falle von n = 5 entsprechen.
  • Als Transistor 832 kann beispielsweise der bei der vorstehenden Ausführungsform beschriebene Transistor 200 verwendet werden. Als Kondensator 833 kann der bei der vorstehenden Ausführungsform beschriebene Kondensator 100 verwendet werden. Ein Anschluss von Source und Drain des Transistors 832, der in jeder der Elementschichten 834 enthalten ist, ist über einen Leiter, wie z. B. den Leiter 240 und den Leiter 112, die in jeder der Elementschichten 834 enthalten ist, elektrisch mit einem Anschluss von Source und Drain des Transistors 832, der in der anderen Elementschicht 834 enthalten ist, verbunden. Mindestens ein Teil des Leiters 240 und des Leiters 112 dient als Bitleitung BL.
  • Die in 25 dargestellte Halbleitervorrichtung 800 weist eine Struktur auf, bei der der Transistor 832 in jeder der fünf Elementschichten 834 zwischen dem Isolator 212a, dem Isolator 212b und dem Isolator 214 sowie dem Isolator 283 und dem Isolator 288 liegt. In jeder der fünf Elementschichten 834 ist der Isolator 286 derart bereitgestellt, dass er den Leiter 112 und den Kondensator 833 über dem Transistor 832 bedeckt.
  • Wie bei der vorstehenden Ausführungsform beschrieben, handelt es sich bei dem Isolator 212 (dem Isolator 212a und dem Isolator 212b), dem Isolator 283, dem Isolator 288 und dem Isolator 286 um einen Isolator mit einer Sperreigenschaft gegen Wasserstoff. Bei dem Isolator 214 handelt es sich um einen Isolator mit einer ausgezeichneten Funktion zum Einfangen und Fixieren von Wasserstoff. Ein Transistor ist zwischen den Isolatoren mit einer Sperreigenschaft gegen Wasserstoff angeordnet (Abdichtung) und ein Isolator mit einer ausgezeichneten Funktion zum Einfangen und Fixieren von Wasserstoff ist innerhalb davon bereitgestellt, wodurch der Transistor stabil arbeitet, so dass die Zuverlässigkeit der Halbleitervorrichtung erhöht werden kann. Des Weiteren ist der Isolator mit einer Sperreigenschaft gegen Wasserstoff derart bereitgestellt, dass er die Leitung und den Kondensator, die elektrisch mit dem Transistor verbunden sind, bedeckt, wodurch die Diffusion von Wasserstoff über die Leitung und den Kondensator in den Transistor verringert werden kann.
  • Eine in 26 dargestellte Halbleitervorrichtung 800A ist ein Modifikationsbeispiel der Halbleitervorrichtung 800. Die Halbleitervorrichtung 800 weist eine Struktur auf, bei der der Transistor 832 für jede Elementschicht 834 mit dem Isolator mit einer Sperreigenschaft gegen Wasserstoff abgedichtet wird. Andererseits wird bei der Halbleitervorrichtung 800A kein Abdichtungsschritt des Transistors 832 für jede Elementschicht 834 durchgeführt; in einem Ausbildungsschritt der N-ten Elementschicht 834 wird der Abdichtungsschritt der Transistoren 832 in der ersten bis N-ten Schichten durchgeführt.
  • Die in 26 dargestellte Halbleitervorrichtung 800A entspricht der in 4 dargestellten mehrschichtigen Halbleitervorrichtung. Das heißt, dass in 26 dargestellte Elementschichten 834_1 bis 834_5 den in 4 dargestellten Elementschichten 10_1 bis 10_n im Falle von n = 5 entsprechen.
  • Insbesondere wird beim Ausbilden der N-ten Elementschicht 834 ein Teil der Isolatoren 280 in der ersten bis N-ten Schichten oder dergleichen entfernt, um eine Öffnung auszubilden, so dass ein Teil des Isolators 214 oder des Isolators 212, der in der ersten Elementschicht 834 (Elementschicht 834_1) enthalten ist, an der Unterseite der Öffnung freigelegt wird. In einem anschließenden Schritt werden der Isolator 283 und der Isolator 288 ausgebildet, und alle Transistoren 832, die in den N Elementschichten 834 enthalten sind, werden kollektiv abgedichtet.
  • Die Halbleitervorrichtung 800A kann in weniger Schritten hergestellt werden als die Halbleitervorrichtung 800. Daher kann Produktivität der Halbleitervorrichtung verbessert werden. Außerdem können Herstellungskosten der Halbleitervorrichtung verringert werden.
  • Eine in 27 dargestellte Halbleitervorrichtung 800B ist ein Modifikationsbeispiel der Halbleitervorrichtung 800A. Wie in 27 dargestellte Halbleitervorrichtung 800B, kann ein Ausbildungsschritt einer Öffnung zur kollektiven Abdichtung, die bei der Halbleitervorrichtung 800A durchgeführt wird, vor dem Ausbilden des Isolators 286a mit einer Sperreigenschaft gegen Wasserstoff in der fünften Elementschicht 834 (Elementschicht 834_5) durchgeführt werden.
  • Die in 27 dargestellte Halbleitervorrichtung 800B entspricht der in 5 dargestellten mehrschichtigen Halbleitervorrichtung. Das heißt, dass in 27 dargestellte Elementschichten 834_1 bis 834_5 den in 5 dargestellten Elementschichten 10_1 bis 10_n im Falle von n = 5 entsprechen.
  • Im Falle der Struktur, bei der die kollektive Abdichtung durchgeführt wird, wie bei der Halbleitervorrichtung 800A und der Halbleitervorrichtung 800B, kann die Ausbildung des Isolators mit einer Sperreigenschaft gegen Wasserstoff innerhalb des Dichtungsbereichs weggelassen werden. Bei der Halbleitervorrichtung 800B wird die Ausbildung des Isolators 283 in den Elementschichten 834_2 bis 834_5, des Isolators 212 in den Elementschichten 834_2 bis 834_5 und des Isolators 286 (des Isolators 286a und des Isolators 286b) in den Elementschichten 834_1 bis 834_4 weggelassen.
  • Die Halbleitervorrichtung 800B kann in weniger Schritten hergestellt werden als die Halbleitervorrichtung 800 und die Halbleitervorrichtung 800A. Daher kann Produktivität der Halbleitervorrichtung verbessert werden. Außerdem können Herstellungskosten der Halbleitervorrichtung verringert werden.
  • Wie vorstehend beschrieben, kann mindestens ein Teil der Konfiguration, des Verfahrens oder dergleichen, welche bei dieser Ausführungsform beschrieben werden, je nach Bedarf in Kombination mit einer beliebigen der Ausführungsformen und dergleichen, die in dieser Beschreibung beschrieben werden, implementiert werden.
  • (Ausführungsform 6)
  • Bei dieser Ausführungsform wird ein Beispiel für einen Chip 1200, auf dem die Halbleitervorrichtung der vorliegenden Erfindung montiert ist, anhand von 28A und 28B beschrieben. Eine Vielzahl von Schaltungen (Systemen) ist auf dem Chip 1200 montiert. Die Technologie, bei der eine Vielzahl von Schaltungen (Systemen) auf einem Chip integriert ist, wird in einigen Fällen als System-on-Chip (SoC) bezeichnet.
  • Wie in 28A dargestellt, beinhaltet der Chip 1200 eine CPU 1211, eine GPU 1212, einen oder mehrere analoge arithmetische Abschnitte 1213, eine oder mehrere Speichersteuerungen 1214, eine oder mehrere Schnittstellen 1215, eine oder mehrere Netzwerkschaltungen 1216 und dergleichen.
  • Ein Bump (nicht dargestellt) wird auf dem Chip 1200 bereitgestellt, und wie in 28B dargestellt, ist der Chip 1200 mit einer ersten Oberfläche eines Package-Substrats 1201 verbunden. Eine Vielzahl von Bumps 1202 wird auf der Rückseite der ersten Oberfläche des Package-Substrats 1201 bereitgestellt, und das Package-Substrat 1201 ist mit einer Hauptplatine 1203 verbunden.
  • Speichervorrichtungen, wie z. B. ein DRAM 1221 und ein Flash-Speicher 1222, können bei der Hauptplatine 1203 bereitgestellt werden. Beispielsweise kann ein DOSRAM, das bei der vorstehenden Ausführungsform beschrieben worden ist, als DRAM 1221 verwendet werden. Beispielsweise kann ein NOSRAM, das bei der vorstehenden Ausführungsform beschrieben worden ist, als Flash-Speicher 1222 verwendet werden.
  • Die CPU 1211 umfasst vorzugsweise eine Vielzahl von CPU-Kernen. Die GPU 1212 umfasst vorzugsweise eine Vielzahl von GPU-Kernen. Die CPU 1211 und die GPU 1212 können jeweils einen Speicher zum temporären Speichern von Daten umfassen. Alternativ kann ein gemeinsamer Speicher für die CPU 1211 und die GPU 1212 bei dem Chip 1200 bereitgestellt werden. Als Speicher kann der NOSRAM oder der DOSRAM, die vorstehend beschrieben worden sind, verwendet werden. Die GPU 1212 ist zur parallelen Bearbeitung einer großen Menge von Daten geeignet und kann daher für eine Bildverarbeitung oder eine Produkt-Summen-Operation verwendet werden. Wenn eine Bildverarbeitungsschaltung oder und Produkt-Summen-Operations-Schaltung unter Verwendung eines Oxidhalbleiters der vorliegenden Erfindung in der GPU 1212 bereitgestellt wird, kann eine Bildverarbeitung und eine Produkt-Summen-Operation mit niedrigem Stromverbrauch ausgeführt werden.
  • Da die CPU 1211 und die GPU 1212 auf dem gleichen Chip bereitgestellt sind, kann eine Leitung zwischen der CPU 1211 und der GPU 1212 verkürzt werden; demzufolge können eine Datenübertragung von der CPU 1211 auf die GPU 1212, eine Datenübertragung zwischen den Speichern, die in der CPU 1211 und der GPU 1212 enthalten sind, und eine Übertragung von Operationsergebnissen von der GPU 1212 auf die CPU 1211 nach der Operation in der GPU 1212 mit hoher Geschwindigkeit durchgeführt werden.
  • Der analoge arithmetische Abschnitt 1213 beinhaltet eine Analog/Digital- (A/D-) Wandlerschaltung und/oder eine Digital/Analog- (D/A-) Wandlerschaltung. In dem analogen arithmetischen Abschnitt 1213 kann ferner die vorstehende Produkt-Summen-Operations-Schaltung bereitgestellt werden.
  • Die Speichersteuerung 1214 beinhaltet eine Schaltung, die als Steuerung des DRAM 1221 dient, und eine Schaltung, die als Schnittstelle des Flash-Speichers 1222 dient.
  • Die Schnittstelle 1215 beinhaltet eine Schnittstellenschaltung, die mit einem externen Verbindungsgerät, wie z. B. einer Anzeigevorrichtung, einem Lautsprecher, einem Mikrofon, einer Kamera und einer Steuerung, verbunden ist. Beispiele für die Steuerung umfassen eine Maus, eine Tastatur und einen Gamecontroller. Als derartige Schnittstelle kann ein Universal Serial Bus (USB), ein High-Definition Multimedia Interface (HDMI) (eingetragenes Markenzeichen) oder dergleichen verwendet werden.
  • Die Netzwerkschaltung 1216 umfasst eine Netzwerkschaltung, wie z. B. ein lokales Netzwerk (Local Area Network, LAN). Darüber hinaus kann die Netzwerkschaltung 1216 eine Schaltung für die Netzwerksicherheit umfassen.
  • Bei dem Chip 1200 können die vorstehenden Schaltungen (Systeme) durch den gleichen Herstellungsprozess ausgebildet werden. Folglich ist es selbst dann, wenn die Anzahl von Schaltungen erhöht wird, die für den Chip 1200 erforderlich sind, unnötig, die Anzahl von Schritten im Herstellungsprozess zu erhöhen; daher kann der Chip 1200 mit geringen Kosten hergestellt werden.
  • Die Hauptplatine 1203, die mit dem Package-Substrat 1201, auf dem der Chip 1200, der die GPU 1212 beinhaltet, montiert ist, dem DRAM 1221 und dem Flash-Speicher 1222 bereitgestellt ist, kann als GPU-Modul 1204 bezeichnet werden.
  • Das GPU-Modul 1204 beinhaltet den Chip 1200, bei dem die SoC-Technologie zum Einsatz kommt, und kann daher eine kleine Größe aufweisen. Das GPU-Modul 1204 zeichnet sich durch eine Bildverarbeitung aus, und daher wird es für ein tragbares elektronisches Gerät, wie z. B. ein Smartphone, einen Tablet-Computer, einen Laptop-PC und eine tragbare (mobile) Spielekonsole, vorteilhaft verwendet. Die Produkt-Summen-Operations-Schaltung, in der die GPU 1212 verwendet wird, kann die Operation unter Verwendung eines tiefen neuronalen Netzes (deep neural network, DNN), eines faltenden neuronalen Netzes (convolutional neural network, CNN), eines rekurrenten neuronalen Netzes (RNN), eines Autoencoders, einer tiefen Boltzmann-Maschine (deep Boltzmann machine, DBM), eines Deep Belief Network (DBN) oder dergleichen durchführen; daher kann der Chip 1200 als KI-Chip verwendet werden oder das GPU-Modul 1204 kann als KI-System-Modul verwendet werden.
  • Wie vorstehend beschrieben, kann mindestens ein Teil der Konfiguration, des Verfahrens oder dergleichen, welche bei dieser Ausführungsform beschrieben werden, je nach Bedarf in Kombination mit einer beliebigen der Ausführungsformen und dergleichen, die in dieser Beschreibung beschrieben werden, implementiert werden.
  • (Ausführungsform 7)
  • Bei dieser Ausführungsform werden Beispiele für elektronische Bauelemente und elektronische Geräte beschrieben, die die bei der vorstehenden Ausführungsform beschriebene Speichervorrichtung und dergleichen beinhalten.
  • <Elektronisches Bauelement>
  • Zuerst wird ein Beispiel für ein elektronisches Bauelement, das eine Speichervorrichtung 720 beinhaltet, anhand von 29A und 29B beschrieben.
  • 29A stellt perspektivische Ansichten eines elektronischen Bauelements 700 und eines Substrats (einer Leiterplatte 704) dar, auf dem das elektronische Bauelement 700 montiert ist. Das elektronische Bauelement 700 in 29A umfasst die Speichervorrichtung 720 in einem Formteil 711. In 29A wird ein Teil des elektronischen Bauelements 700 weggelassen, um das Innere des elektronischen Bauelements 700 darzustellen. Das elektronische Bauelement 700 weist ein Lötauge 712 auf der Außenseite des Formteils 711 auf. Das Lötauge 712 ist elektrisch mit einem Elektrodenpad 713 verbunden, und das Elektrodenpad 713 ist über eine Leitung 714 elektrisch mit der Speichervorrichtung 720 verbunden. Das elektronische Bauelement 700 ist beispielsweise auf einer gedruckten Leiterplatte 702 montiert. Eine Vielzahl von derartigen elektronischen Bauelementen wird kombiniert und auf der gedruckten Leiterplatte 702 elektrisch miteinander verbunden; somit wird die Leiterplatte 704 fertiggestellt.
  • Die Speichervorrichtung 720 beinhaltet eine Treiberschaltungsschicht 721 und eine Speicherschaltungsschicht 722.
  • 29B ist eine perspektivische Ansicht eines elektronischen Bauelements 730. Das elektronische Bauelement 730 ist ein Beispiel für ein System-in-Package (SiP) oder ein Multi-Chip-Modul (MCM). Bei dem elektronischen Bauelement 730 wird ein Abstandshalter 731 über einem Gehäusesubstrat 732 (einer gedruckten Leiterplatte) bereitgestellt und werden eine Halbleitervorrichtung 735 und eine Vielzahl der Speichervorrichtungen 720 über dem Abstandshalter 731 bereitgestellt.
  • Bei dem elektronischen Bauelement 730 wird ein Beispiel gezeigt, in dem die Speichervorrichtung 720 als Speicher mit hoher Bandbreite (High Bandwidth Memory, HBM) verwendet wird. Außerdem kann für die Halbleitervorrichtung 735 eine integrierte Schaltung (eine Halbleitervorrichtung), wie z. B. eine CPU, eine GPU oder ein FPGA, verwendet werden.
  • Als Gehäusesubstrat 732 kann ein Keramiksubstrat, ein Kunststoffsubstrat, ein Glasepoxidsubstrat oder dergleichen verwendet werden. Als Abstandshalter 731 kann ein Siliziumabstandshalter, ein Harzabstandshalter oder dergleichen verwendet werden.
  • Der Abstandshalter 731 beinhaltet eine Vielzahl von Leitungen und weist eine Funktion auf, eine Vielzahl von integrierten Schaltungen mit unterschiedlichen Anschlussabständen elektrisch zu verbinden. Die Vielzahl von Leitungen ist als Einzelschicht oder Schichtanordnung bereitgestellt. Der Abstandshalter 731 weist eine derartige Funktion auf, dass er die integrierten Schaltungen, die auf dem Abstandshalter 731 bereitgestellt sind, elektrisch mit einer Elektrode verbindet, die auf dem Gehäusesubstrat 732 bereitgestellt ist. Aus diesen Gründen wird der Abstandshalter in einigen Fällen als „Umverdrahtungssubstrat“ oder „Mittelsubstrat“ bezeichnet. In einigen Fällen wird der Abstandshalter 731 mit einer Durchgangselektrode versehen, und unter Verwendung dieser Durchgangselektrode werden die integrierte Schaltung und das Gehäusesubstrat 732 elektrisch verbunden. Beim Siliziumabstandshalter kann ferner als Durchgangselektrode eine Silizium-Durchkontaktierung (Through Silicon Via, TSV) verwendet werden.
  • Als Abstandshalter 731 wird vorzugsweise ein Siliziumabstandshalter verwendet. Es ist unnötig, bei einem Siliziumabstandshalter ein aktives Element bereitzustellen; daher kann er mit geringeren Kosten hergestellt werden als eine integrierte Schaltung. Andererseits können Leitungen für einen Siliziumabstandshalter durch einen Halbleiterprozess ausgebildet werden; daher kann die Ausbildung von miniaturisierten Leitungen leicht erzielt werden, was bei einem Harzabstandshalter schwer ist.
  • Beim HBM müssen viele Leitungen verbunden werden, um eine hohe Speicherbandbreite zu erzielen. Aus diesem Grund wird bei dem Abstandshalter, an dem ein HBM montiert wird, eine Ausbildung von miniaturisierten Leitungen mit hoher Dichte erfordert. Daher wird als Abstandshalter, an dem ein HBM montiert wird, vorzugsweise ein Siliziumabstandshalter verwendet.
  • Beim SiP, MCM oder dergleichen, bei dem ein Siliziumabstandshalter verwendet wird, tritt eine Verringerung der Zuverlässigkeit aufgrund der Differenz zwischen dem Ausdehnungskoeffizienten der integrierten Schaltung und demjenigen des Abstandshalters mit geringerer Wahrscheinlichkeit auf. Ferner tritt, da die Ebenheit der Oberfläche des Siliziumabstandshalters hoch ist, eine schlechte Verbindung zwischen der integrierten Schaltung, die auf dem Siliziumabstandshalter bereitgestellt ist, und dem Siliziumabstandshalter mit geringerer Wahrscheinlichkeit auf. Insbesondere wird beim 2,5D-Gehäuse (2,5D-Montierung), bei dem eine Vielzahl von integrierten Schaltungen auf einem Abstandshalter nebeneinander angeordnet ist, vorzugsweise ein Siliziumabstandshalter verwendet.
  • Des Weiteren kann ein Kühlkörper (eine Abstrahlplatte) derart bereitgestellt werden, dass er sich mit dem elektronischen Bauelement 730 überlappt. In dem Fall, in dem ein Kühlkörper bereitgestellt wird, sind die Höhen der integrierten Schaltungen, die auf dem Abstandshalter 731 bereitgestellt werden, vorzugsweise gleich. Beispielsweise sind bei dem bei dieser Ausführungsform beschriebenen elektronischen Bauelement 730 die Höhen der Speichervorrichtungen 720 und der Halbleitervorrichtung 735 vorzugsweise gleich.
  • An dem Unterteil des Gehäusesubstrats 732 kann eine Elektrode 733 bereitgestellt werden, um das elektronische Bauelement 730 an einem anderen Substrat zu montieren. 29B stellt ein Beispiel dar, in dem die Elektrode 733 unter Verwendung von Lotkugeln ausgebildet ist. Indem die Lotkugeln an dem Unterteil des Gehäusesubstrats 732 in einer Matrix bereitgestellt werden, kann eine Ball-Grid-Array-(BGA-) Montierung erzielt werden. Außerdem kann die Elektrode 733 unter Verwendung von leitfähigen Stiften ausgebildet werden. Indem die leitfähigen Stifte an dem Unterteil des Gehäusesubstrats 732 in einer Matrix bereitgestellt werden, kann eine Pin-Grid-Array- (PGA-) Montierung erzielt werden.
  • Das elektronische Bauelement 730 kann ohne Beschränkung auf BGA und PGA durch verschiedene Montageverfahren an einem anderen Substrat montiert werden. Beispielsweise können die folgenden Montageverfahren zum Einsatz kommen: Staggered Pin Grid Array (SPGA), Land Grid Array (LGA), Quad Flat Package (QFP), Quad Flat J-leaded Package (QFJ), Quad Flat Non-leaded Package (QFN) oder dergleichen.
  • Wie vorstehend beschrieben, können die Strukturen, Verfahren und dergleichen, die bei dieser Ausführungsform beschrieben werden, nach Bedarf mit einer/einem beliebigen der weiteren Strukturen, Verfahren und dergleichen, die bei dieser Ausführungsform beschrieben werden, oder Strukturen, Verfahren und dergleichen, die bei einer anderen Ausführungsform beschrieben werden, kombiniert werden.
  • (Ausführungsform 8)
  • Bei dieser Ausführungsform wird ein Beispiel für eine CPU beschrieben, die einen CPU-Kern beinhaltet, bei dem Power-Gating durchgeführt werden kann.
  • 30 stellt ein Strukturbeispiel einer CPU 610 dar. Die CPU 610 beinhaltet einen CPU-Kern 600, eine L1-Cache-Speichervorrichtung (L1-Cache) 602, eine L2-Cache-Speichervorrichtung (L2-Cache) 603, einen Busschnittstellenabschnitt (Bus I/F) 605, einen Stromschalter 611, einen Stromschalter 612, einen Stromschalter 613 und einen Pegelverschieber (LS) 614. Der CPU-Kern 600 beinhaltet ein Flipflop 620.
  • Über den Busschnittstellenabschnitt 605 sind der CPU-Kern 600, die L1-Cache-Speichervorrichtung 602 und die L2-Cache-Speichervorrichtung 603 miteinander verbunden.
  • In Reaktion auf ein Signal, wie z. B. ein Unterbrechungssignal (Interrupts), das von außen eingegeben wird, oder ein Signal SLEEP1, das von der CPU 610 erteilt wird, erzeugt eine PMU 630 ein Taktsignal GCLK1 und verschiedene PG- (Power-Gating-) Steuersignale. Das Taktsignal GCLK1 und die PG-Steuersignale werden in die CPU 610 eingegeben. Bei den PG-Steuersignalen handelt es sich um Signale, die die Stromschalter 611 bis 613 und das Flipflop 620 steuern.
  • Der Stromschalter 611 und der Stromschalter 612 steuern die Zufuhr einer Spannung VDDD bzw. einer Spannung VDD1 zu einer virtuellen Stromversorgungsleitung V VDD (nachstehend als V_VDD-Leitung bezeichnet). Der Stromschalter 613 steuert die Zufuhr einer Spannung VDDH zu einem Pegelverschieber (level shifter, LS-) 614. In die CPU 610 und die PMU 630 wird eine Spannung VSSS über keinen Stromschalter eingegeben. In die PMU 630 wird die Spannung VDDD über keinen Stromschalter eingegeben.
  • Es handelt sich bei der Spannung VDDD und der Spannung VDD1 um eine Ansteuerspannung für eine CMOS-Schaltung. Die Spannung VDD1 ist niedriger als die Spannung VDDD und eine Ansteuerspannung in einem Schlafzustand. Die Spannung VDDH ist eine Ansteuerspannung für einen OS-Transistor und höher als die Spannung VDDD.
  • Die L1-Cache-Speichervorrichtung 602, die L2-Cache-Speichervorrichtung 603 und der Busschnittstellenabschnitt 605 beinhalten jeweils mindestens eine Stromdomäne, in der Power-Gating durchgeführt werden kann. Ein oder mehrere Stromschalter ist/sind in der Stromdomäne bereitgestellt, in der Power-Gating durchgeführt werden kann. Diese Stromschalter werden durch die PG-Steuersignale gesteuert.
  • Das Flipflop 620 kann für ein Register verwendet werden. Eine Sicherungsschaltung wird in dem Flipflop 620 bereitgestellt. Nachfolgend wird das Flipflop 620 beschrieben.
  • 31 stellt ein Schaltungskonfigurationsbeispiel des Flipflops 620 dar. Das Flipflop 620 beinhaltet ein Abtast-Flipflop 621 und eine Sicherungsschaltung 622.
  • Das Abtast-Flipflop 621 beinhaltet einen Knoten D1, einen Knoten Q1, einen Knoten SD, einen Knoten SE, einen Knoten RT und einen Knoten CK sowie eine Takt-Pufferschaltung 621A.
  • Der Knoten D1 ist ein Dateneingangsknoten, der Knoten Q1 ist ein Datenausgangsknoten, und der Knoten SD ist ein Eingangsknoten für Scan-Test-Daten. Der Knoten SE ist ein Eingangsknoten für ein Signal SCE. Der Knoten CK ist ein Eingangsknoten für das Taktsignal GCLK1. Das Taktsignal GCLK1 wird in die Takt-Pufferschaltung 621A eingegeben. Jeweilige analoge Schalter in dem Abtast-Flipflop 621 sind mit einem Knoten CK1 und einem Knoten CKB1 der Takt-Pufferschaltung 621A verbunden. Der Knoten RT ist ein Eingangsknoten für ein Rücksetzsignal.
  • Das Signal SCE ist ein Abtastfreigabesignal und wird in der PMU 630 erzeugt. Die PMU 630 erzeugt Signale BK und RC. Der Pegelverschieber 614 verschiebt die Pegeln der Signale BK und RC, um Signale BKH und RCH zu erzeugen. Das Signal BK ist ein Sicherungssignal, und das Signal RC ist ein Wiederherstellungssignal.
  • Die Schaltungskonfiguration des Abtast-Flipflops 621 ist nicht auf diejenige in 31 beschränkt. Ein Flipflop, das in einer normalen Schaltungsbibliothek vorbereitet ist, kann verwendet werden.
  • Die Sicherungsschaltung 622 beinhaltet einen Knoten SD_IN, einen Knoten SN11, Transistoren M11 bis M13 und ein Kondensatorelement C11.
  • Der Knoten SD_IN ist ein Eingangsknoten für Scan-Test-Daten und mit dem Knoten Q1 des Abtast-Flipflops 621 verbunden. Der Knoten SN11 ist ein Halteknoten der Sicherungsschaltung 622. Das Kondensatorelement C11 ist ein Speicherkondensator zum Halten der Spannung des Knotens SN11.
  • Der Transistor M11 steuert den Leitungszustand zwischen dem Knoten Q1 und dem Knoten SN11. Der Transistor M12 steuert den Leitungszustand zwischen dem Knoten SN11 und dem Knoten SD. Der Transistor M13 steuert den Leitungszustand zwischen dem Knoten SD_IN und dem Knoten SD. Das Ein-/Ausschalten des Transistors M11 und das Ein-/Ausschalten des Transistors M13 werden durch das Signal BKH gesteuert, und das Ein-/Ausschalten des Transistors M12 wird durch das Signal RCH gesteuert.
  • Als Transistoren M11 bis M13 können die Transistoren einer Ausführungsform der vorliegenden Erfindung verwendet werden. Bei dieser Ausführungsform werden die Transistoren M11 bis M13, die jeweils ein Rückgate aufweisen, dargestellt. Die Rückgates der Transistoren M11 bis M13 sind mit einer Stromversorgungsleitung verbunden, die eine Spannung VBG1 zuführt.
  • Mindestens die Transistoren M11 und M12 sind vorzugsweise OS-Transistoren. Dank der Besonderheit des OS-Transistors, d. h. eines sehr niedrigen Sperrstroms, kann eine Verringerung der Spannung des Knotens SN11 verhindert werden, und fast kein Strom wird verbraucht, um Daten zu halten; somit ist die Sicherungsschaltung 622 nichtflüchtig. Es gibt im Prinzip keine Einschränkung der Anzahl von Neuschreibvorgängen der Sicherungsschaltung 622, da durch das Laden und Entladen des Kondensatorelements C11 Daten erneut geschrieben werden; Daten können mit geringem Strom geschrieben und gelesen werden.
  • Alle Transistoren in der Sicherungsschaltung 622 sind vorzugsweise OS-Transistoren. Wie in 31B dargestellt, kann die Sicherungsschaltung 622 über dem Abtast-Flipflop 621, das aus einer Silizium-CMOS-Schaltung ausgebildet wird, angeordnet werden.
  • Die Anzahl der Komponenten in der Sicherungsschaltung 622 ist viel kleiner als diejenige in dem Abtast-Flipflop 621; deshalb sind keine Änderungen der Schaltungskonfiguration und des Layouts des Abtast-Flipflops 621 erforderlich, um die Sicherungsschaltung 622 darüber anzuordnen. Mit anderen Worten: Die Sicherungsschaltung 622 ist eine sehr universell einsetzbare Sicherungsschaltung. Außerdem kann die Sicherungsschaltung 622 in einem Bereich bereitgestellt werden, in dem das Abtast-Flipflop 621 ausgebildet ist; deshalb beträgt der zusätzliche Flächenverbrauch des Abtast-Flipflops 620 selbst dann null, wenn die Sicherungsschaltung 622 enthalten ist. Daher kann, indem die Sicherungsschaltung 622 in dem Flipflop 620 bereitgestellt wird, Power-Gating des CPU-Kerns 600 durchgeführt werden. Da geringe Energie für Power-Gating benötigt wird, kann Power-Gating des CPU-Kerns 600 mit hoher Effizienz durchgeführt werden.
  • Wenn die Sicherungsschaltung 622 bereitgestellt wird, kann eine parasitäre Kapazität durch den Transistor M11 zu derjenigen des Knotens Q1 addiert werden. Jedoch ist diese parasitäre Kapazität niedriger als eine parasitäre Kapazität durch eine Logikschaltung, die an den Knoten Q1 angeschlossen ist. Folglich wird der Betrieb des Abtast-Flipflops 621 nicht beeinflusst, d. h. die Sicherungsschaltung 622 verursacht im Wesentlichen keine Abnahme der Leistungsfähigkeit des Flipflops 620.
  • Der CPU-Kern 600 kann, als Zustand mit geringem Stromverbrauch, beispielsweise in einen Clock-Gating-Zustand, einen Power-Gating-Zustand oder einen Ruhezustand versetzt werden. Die PMU 630 wählt in Reaktion auf das Unterbrechungssignal, das Signal SLEEP1 oder dergleichen einen Modus mit geringem Stromverbrauch des CPU-Kerns 600 aus. Wenn beispielsweise der CPU-Kern 600 von einem Normalbetriebszustand in einen Clock-Gating-Zustand versetzt wird, stoppt die PMU 630 die Erzeugung des Taktsignals GCLK1.
  • Wenn beispielsweise der CPU-Kern 600 von einem Normalbetriebszustand in einen Ruhezustand versetzt wird, führt die PMU 630 eine Spannungs- und/oder Frequenzskalierung durch. Wenn beispielsweise eine Spannungsskalierung durchgeführt wird, schaltet die PMU 630 den Stromschalter 611 aus und den Stromschalter 612 ein, um die Spannung VDD1 in den CPU-Kern 600 einzugeben. Die Spannung VDD1 ist eine Spannung, mit der Daten des Abtast-Flipflops 621 nicht verloren gehen. Bei einer Frequenzskalierung verringert die PMU 630 die Frequenz des Taktsignals GCLK1.
  • Wenn der CPU-Kern 600 von einem Normalbetriebszustand in einen Power-Gating-Zustand versetzt wird, werden Daten in dem Abtast-Flipflop 621 in die Sicherungsschaltung 622 gesichert. Wenn der CPU-Kern 600 von einem Power-Gating-Zustand in einen Normalbetriebsmodus zurückkehrt, wird ein Vorgang zur Wiederherstellung der Daten, die in der Sicherungsschaltung 622 gespeichert werden, in das Abtast-Flipflop 621 durchgeführt.
  • 32 stellt ein Beispiel für den Power-Gating-Ablauf in dem CPU-Kern 600 dar. In 32 stellen t1 bis t7 jeweils den Zeitpunkt dar. Signale PSEO bis PSE2 sind Steuersignale der Stromschalter 611 bis 613 und werden in der PMU 630 erzeugt. Wenn das Signal PSEO auf „H“/„L“ liegt, ist der Stromschalter 611 ein-/ausgeschaltet. Das Gleiche gilt auch für das Signal PSE1 und das Signal PSE2.
  • Ein Zustand vor dem Zeitpunkt t1 ist ein Normalbetriebszustand. Der Stromschalter 611 ist eingeschaltet, und die Spannung VDDD wird in den CPU-Kern 600 eingegeben. Das Abtast-Flipflop 621 führt eine Normalbetrieb durch. Dabei ist der Stromschalter 613 ausgeschaltet und liegen die Signale SCE, BK und RC auf „L“, da es nicht nötig ist, den Pegelverschieber 614 zu betreiben. Der Knoten SE liegt auf „L“, so dass das Abtast-Flipflop 621 Daten an dem Knoten D1 speichert. In dem Beispiel der 32 liegt der Knoten SN11 der Sicherungsschaltung 622 zu dem Zeitpunkt t1 auf „L“.
  • Die Arbeitsweise bei der Sicherung wird beschrieben. Zu dem Betriebszeitpunkt t1 stoppt die PMU 630 das Taktsignal GCLK1 und stellt die Signale PSE2 und BK auf „H“ ein. Der Pegelverschieber 614 wird aktiv und gibt das Signal BKH auf „H“ an die Sicherungsschaltung 622 aus.
  • Der Transistor M11 in der Sicherungsschaltung 622 wird eingeschaltet, und Daten an dem Knoten Q1 des Abtast-Flipflops 621 werden in den Knoten SN11 der Sicherungsschaltung 622 geschrieben. Wenn der Knoten Q1 des Abtast-Flipflop 621 auf „L“ liegt, bleibt der Knoten SN11 auf „L“, während der Knoten SN11 auf „H“ eingestellt wird, wenn der Knoten Q1 auf „H“ liegt.
  • Die PMU 630 stellt die Signale PSE2 und BK zu dem Zeitpunkt t2 auf „L“ ein und stellt das Signal PSEO zu dem Zeitpunkt t3 auf „L“ ein. Der Zustand des CPU-Kerns 600 versetzt sich zu dem Zeitpunkt t3 in einen Power-Gating-Zustand. Zu dem Zeitpunkt, zu dem das Signal BK fällt, kann das Signal PSEO fallen.
  • Die Arbeitsweise bei Power-Gating wird beschrieben. Wenn das Signal PSEO auf „L“ eingestellt wird, verringert sich die Spannung der V_VDD-Leitung, so dass Daten in dem Knoten Q1 verloren gehen. Der Knoten SN11 hält Daten, die zu dem Zeitpunkt t3 an dem Knoten Q1 gespeichert werden, weiterhin.
  • Die Arbeitsweise bei der Wiederherstellung wird beschrieben. Wenn die PMU 630 zu dem Zeitpunkt t4 das Signal PSEO auf „H“ einstellt, versetzt sich der Zustand des CPU-Kerns 600 von dem Power-Gating-Zustand in einen Wiederherstellungszustand. Das Laden der V_VDD-Leitung startet; wenn die Spannung der V_VDD-Leitung zu VDDD wird (zu dem Zeitpunkt t5), stellt die PMU 630 das Signal PSE2, das Signal RC und das Signal SCE auf „H“ ein.
  • Der Transistor M12 wird eingeschaltet, und eine Ladung in dem Kondensatorelement C11 wird auf den Knoten SN11 und den Knoten SD verteilt. Wenn der Knoten SN11 auf „H“ liegt, erhöht sich die Spannung des Knotens SD. Der Knoten SE liegt auf „H“; daher werden Daten an dem Knoten SD in eine Latch-Schaltung auf der Eingangsseite des Abtast-Flipflops 621 geschrieben. Wenn das Taktsignal GCLK1 zu dem Zeitpunkt t6 in den Knoten CK eingegeben wird, werden Daten in der Latch-Schaltung auf der Eingangsseite in den Knoten Q1 geschrieben. Mit anderen Worten: Daten an dem Knoten SN11 werden in den Knoten Q1 geschrieben.
  • Wenn die PMU 630 zu dem Zeitpunkt t7 das Signal PSE2, das Signal SCE und das Signal RC auf „L“ einstellt, wird der Wiederherstellungsvorgang abgeschlossen.
  • Die Sicherungsschaltung 622, die aus einem OS-Transistor ausgebildet wird, weist sowohl einen geringen dynamischen Stromverbrauch als auch einen geringen statischen Stromverbrauch auf und ist daher zur selbstsperrenden Verarbeitung sehr geeignet. Es sei angemerkt, dass die CPU 610, die den CPU-Kern 600 beinhaltet, der die Sicherungsschaltung 622 beinhaltet, bei der ein OS-Transistor verwendet wird, als NoffCPU (eingetragenes Markenzeichen) bezeichnet wird. Die NoffCPU beinhaltet einen nichtflüchtigen Speicher und kann die Stromzufuhr unterbrechen, wenn die NoffCPU nicht arbeiten muss. Auch wenn das Flipflop 620 enthalten ist, kann die Leistungsfähigkeit des CPU-Kerns 600 kaum verschlechtert werden und kann der dynamische Strom kaum erzeugt werden.
  • Der CPU-Kern 600 kann eine Vielzahl von Stromdomänen aufweisen, in denen Power-Gating durchgeführt werden kann. Ein oder mehrere Stromschalter zum Steuern der Spannungseingabe ist/sind in jeder der Vielzahl von Stromdomänen bereitgestellt. Zudem kann der CPU-Kern 600 eine oder mehrere Stromdomänen aufweisen, die keinem Power-Gating unterzogen wird/werden. Beispielsweise kann eine Power-Gating-Steuerschaltung zum Steuern des Flipflops 620 und der Stromschalter 611 bis 613 in der Stromdomäne bereitgestellt werden, die keinem Power-Gating unterzogen wird.
  • Das Flipflop 620 wird nicht nur in der CPU 610 verwendet. Bei der CPU 610 kann das Flipflop 620 in einem Register verwendet werden, das in einer Stromdomäne bereitgestellt wird, bei der Power-Gating durchgeführt werden kann.
  • Wie vorstehend beschrieben, kann mindestens ein Teil der Konfiguration, des Verfahrens oder dergleichen, welche bei dieser Ausführungsform beschrieben werden, je nach Bedarf in Kombination mit einer beliebigen der Ausführungsformen und dergleichen, die in dieser Beschreibung beschrieben werden, implementiert werden.
  • (Ausführungsform 9)
  • Bei dieser Ausführungsform wird eine Konfiguration einer integrierten Schaltung 390 einer Ausführungsform der vorliegenden Erfindung anhand von Zeichnungen beschrieben.
  • 33A ist eine schematische Ansicht, die ein Beispiel für die integrierte Schaltung 390 darstellt. Die in 33A dargestellte integrierte Schaltung 390 beinhaltet eine CPU 650, eine GPU 660 und eine Speichervorrichtung 670.
  • Die CPU 650 ist mit einer Sicherungsschaltung 652 über einem CPU-Kern 651 bereitgestellt. Die GPU 660 ist mit einem Speicherschaltungsabschnitt 662 über einem arithmetischen Schaltungsabschnitt 661 bereitgestellt. Als Speichervorrichtung 670 kann die bei der vorstehenden Ausführungsform beschriebene Speichervorrichtung oder dergleichen verwendet werden. Indem eine Speicherschaltung, die einen OS-Transistor umfasst, über einer Treiberschaltung, die in einer Schicht, die einen Si-Transistor umfasst, bereitgestellt ist, angeordnet ist, kann die Speicherdichte der Speichervorrichtung 670 verbessert werden. Als Speichervorrichtung 670 kann beispielsweise die Halbleitervorrichtung 800 oder dergleichen verwendet werden.
  • Für die Sicherungsschaltung 652 kann die bei der vorstehenden Ausführungsform beschriebene Speichervorrichtung oder dergleichen verwendet werden. Für den Speicherschaltungsabschnitt 662 kann die bei der vorstehenden Ausführungsform beschriebene Speichervorrichtung oder dergleichen verwendet werden. Obwohl nicht dargestellt, kann für einen internen Speicher des CPU-Kerns 651 die bei der vorstehenden Ausführungsform beschriebene Speichervorrichtung oder dergleichen verwendet werden.
  • Die in 33A dargestellte integrierte Schaltung 390 ist eine SoC- (System-On-Chip-) Halbleitervorrichtung, bei der die Schaltungen, wie z. B. die CPU 650, die GPU 660 und die Speichervorrichtung 670, eng miteinander gekoppelt sind. Bei SoC wird die Menge an erzeugter Wärme mit hoher Wahrscheinlichkeit erhöht; jedoch wird ein OS-Transistor bevorzugt, da bei einem OS-Transistor der Änderungsbetrag der elektrischen Eigenschaften aufgrund der Wärme geringer ist als bei einem Si-Transistor. Indem die Schaltung in der dreidimensionalen Richtung integriert wird, wie in 33A dargestellt, kann die parasitäre Kapazität im Vergleich zu einer mehrschichtigen Struktur unter Verwendung einer Silizium-Durchkontaktierung (through-silicon via, TSV) oder dergleichen verringert werden. Außerdem kann der Stromverbrauch, der für die Ladung und Entladung jeder Leitung benötigt wird, verringert werden. Folglich kann die Effizienz der arithmetischen Verarbeitung verbessert werden.
  • Als Beispiel für einen Halbleiterchip stellt 33B einen Halbleiterchip 391 dar, an dem die integrierte Schaltung 390 montiert wird. Der Halbleiterchip 391 beinhaltet Anschlüsse 392 und die integrierte Schaltung 390. Bei der integrierten Schaltung 390 sind, wie in 33A dargestellt, die bei der vorstehenden Ausführungsform beschriebenen, verschiedenen Schaltungen auf einem Die bereitgestellt. Die integrierte Schaltung 390 weist eine mehrschichtige Struktur auf, die grob in eine Schicht, die einen Si-Transistor umfasst (Si-Transistorschicht 393), eine Leitungsschicht 394 und eine Schicht, die einen OS-Transistor umfasst (OS-Transistorschicht 395), eingeteilt sind. Die OS-Transistorschicht 395 kann über der Si-Transistorschicht 393 angeordnet sein; daher kann die Größe des Halbleiterchips 391 leicht verringert werden.
  • Obwohl ein Quad Flat Package (QFP) als Paket des Halbleiterchips 391 in 33B verwendet wird, ist das Paket nicht darauf beschränkt. Als weiteres Strukturbeispiel kann eine Struktur, wie z. B. ein Dual-Inline-Package (DIP) und ein Pin-Grid-Array (PGA), die vom Insert-Mount-Typ sind, ein Small-Outline-Package (SOP), ein Shrink-Small-Outline-Package (SSOP), ein Thin-Small-Outline-Package (TSOP), ein Leaded-Chip-Carrier (LCC), ein Quad-Flat-Non-Leaded-Package (QFN), ein Ball-Grid-Array (BGA) und ein Fine-Pitch-Ball-Grid-Array (FBGA), die vom Oberflächen-Mount-Typ sind, und ein Dual-Tape-Carrier-Package (DTP) und ein Quad-Tape-Carrier-Package (QTP), die vom Kontakt-Mount-Typ sind, je nach Bedarf zum Einsatz kommen.
  • Eine arithmetische Schaltung und ein Schaltstromkreis, die jeweils einen Si-Transistor umfassen, und eine Speicherschaltung, die einen OS-Transistor umfasst, können alle in der Si-Transistorschicht 393, der Leitungsschicht 394 und der OS-Transistorschicht 395 ausgebildet werden. Mit anderen Worten: Elemente, die in der vorstehenden Halbleitervorrichtung enthalten sind, können durch den gleichen Herstellungsprozess ausgebildet werden. Folglich wird die Anzahl von Schritten im Herstellungsprozess der in 33B dargestellten IC nicht erhöht, selbst wenn die Anzahl von Elementen zunimmt; demzufolge kann die Halbleitervorrichtung mit geringen Kosten in die IC integriert werden.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung, die oben beschrieben worden ist, können eine neuartige Halbleitervorrichtung und ein neuartiges elektronisches Gerät bereitgestellt werden. Gemäß einer Ausführungsform der vorliegenden Erfindung können alternativ eine Halbleitervorrichtung und ein elektronisches Gerät mit niedrigem Stromverbrauch bereitgestellt werden. Gemäß einer Ausführungsform der vorliegenden Erfindung können alternativ eine Halbleitervorrichtung und ein elektronisches Gerät bereitgestellt werden, bei denen die Wärmeerzeugung unterdrückt werden kann.
  • Wie vorstehend beschrieben, kann mindestens ein Teil der Konfiguration, des Verfahrens oder dergleichen, welche bei dieser Ausführungsform beschrieben werden, je nach Bedarf in Kombination mit einer beliebigen der Ausführungsformen und dergleichen, die in dieser Beschreibung beschrieben werden, implementiert werden.
  • (Ausführungsform 10)
  • Bei dieser Ausführungsform werden Anwendungsbeispiele der Speichervorrichtung mit der bei der vorstehenden Ausführungsform beschriebenen Halbleitervorrichtung beschrieben. Die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung kann beispielsweise auf Speichervorrichtungen von verschiedenen elektronischen Geräten (z. B. Informationsendgeräten, Computern, Smartphones, E-Book-Lesegeräten, Digitalkameras (einschließlich Videokameras), Videoaufzeichnungs-/Wiedergabegeräten und Navigationssystemen) angewendet werden. Hier bezieht sich der Computer nicht nur auf einen Tablet-Computer, einen Laptop und einen Schreibtischcomputer, sondern auch auf einen großen Computer, wie z. B. ein Server-System. Alternativ wird die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung auf verschiedene Wechseldatenträger wie Speicherkarten (z. B. SD-Karten), USB-Speicher und Solid State Drives (SSD) angewendet. 34A bis 34E stellen einige Strukturbeispiele von Wechseldatenträgern schematisch dar. Beispielsweise wird die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung zu einem gepackten Speicher-Chip verarbeitet und in einer Vielzahl von Speichervorrichtungen und Wechselspeichern verwendet.
  • 34A ist eine schematische Darstellung eines USB-Speichers. Ein USB-Speicher 1100 beinhaltet ein Gehäuse 1101, eine Kappe 1102, einen USB-Anschluss 1103 und ein Substrat 1104. Das Substrat 1104 ist in dem Gehäuse 1101 untergebracht. Beispielsweise sind ein Speicher-Chip 1105 und ein Steuer-Chip 1106 an dem Substrat 1104 angebracht. Die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung kann in den Speicher-Chip 1105 oder dergleichen integriert werden.
  • 34B ist eine schematische externe Darstellung einer SD-Karte, und 34C ist eine schematische Darstellung, die die Innenstruktur der SD-Karte darstellt. Eine SD-Karte 1110 beinhaltet ein Gehäuse 1111, einen Anschluss 1112 und ein Substrat 1113. Das Substrat 1113 ist in dem Gehäuse 1111 untergebracht. Beispielsweise sind ein Speicher-Chip 1114 und ein Steuer-Chip 1115 an dem Substrat 1113 angebracht. Wenn der Speicher-Chip 1114 auch an der Rückseite des Substrats 1113 bereitgestellt wird, kann die Kapazität der SD-Karte 1110 erhöht werden. Außerdem kann ein drahtloser Chip mit drahtloser Kommunikationsfunktion auf dem Substrat 1113 bereitgestellt werden. Mit einem derartigen drahtlosen Chip können Daten per Funkverbindung zwischen einem Host-Gerät und der SD-Karte 1110 aus dem Speicher-Chip 1114 gelesen und in diesen geschrieben werden. Die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung kann in den Speicher-Chip 1114 oder dergleichen integriert werden.
  • 34D ist eine schematische externe Darstellung eines SSD, und 34E ist eine schematische Darstellung, die die Innenstruktur des SSD darstellt. Ein SSD 1150 beinhaltet ein Gehäuse 1151, einen Anschluss 1152 und ein Substrat 1153. Das Substrat 1153 ist in dem Gehäuse 1151 untergebracht. Beispielsweise sind ein Speicher-Chip 1154, ein Speicher-Chip 1155 und ein Steuer-Chip 1156 an dem Substrat 1153 angebracht. Der Speicher-Chip 1155 ist ein Arbeitsspeicher des Steuer-Chips 1156, und es kann z. B. ein DOSRAM-Chip verwendet werden. Wenn der Speicher-Chip 1154 auch an der Rückseite des Substrats 1153 bereitgestellt wird, kann die Kapazität des SSD 1150 erhöht werden. Die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung kann in den Speicher-Chip 1154 oder dergleichen integriert werden.
  • Wie vorstehend beschrieben, kann mindestens ein Teil der Konfiguration, des Verfahrens oder dergleichen, welche bei dieser Ausführungsform beschrieben werden, je nach Bedarf in Kombination mit einer beliebigen der Ausführungsformen und dergleichen, die in dieser Beschreibung beschrieben werden, implementiert werden.
  • (Ausführungsform 11)
  • Die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung kann für einen Prozessor, wie z. B. eine CPU oder eine GPU, oder einen Chip verwendet werden. 35A bis 35H stellen spezifische Beispiele für elektronische Geräte dar, die einen Prozessor, wie z. B. eine CPU oder eine GPU, oder einen Chip einer Ausführungsform der vorliegenden Erfindung beinhalten.
  • <Elektronisches Gerät und System>
  • Die GPU oder der Chip einer Ausführungsform der vorliegenden Erfindung kann auf verschiedenen elektronischen Geräten montiert werden. Als Beispiele für elektronische Geräte können elektronische Geräte mit einem relativ großen Bildschirm, wie beispielsweise ein Fernsehgerät, ein Monitor eines Desktop- oder Laptop-Informationsendgeräts, eine Digital Signage und ein großer Spielautomat wie ein Flipperautomat, eine Digitalkamera, eine digitale Videokamera, ein digitaler Fotorahmen, ein E-Book-Lesegerät, ein Mobiltelefon, eine tragbare Spielkonsole, ein tragbares Informationsendgerät und ein Audiowiedergabegerät angegeben werden. Indem die GPU oder der Chip einer Ausführungsform der vorliegenden Erfindung in dem elektronischen Gerät bereitgestellt wird, kann das elektronische Gerät mit einer künstlichen Intelligenz ausgestattet sein.
  • Das elektronische Gerät einer Ausführungsform der vorliegenden Erfindung kann eine Antenne beinhalten. Wenn die Antenne ein Signal empfängt, können ein Video, Informationen oder dergleichen auf einem Anzeigeabschnitt angezeigt werden. Wenn das elektronische Gerät die Antenne und eine Sekundärbatterie beinhaltet, kann die Antenne für die kontaktlose Energieübertragung verwendet werden.
  • Das elektronische Gerät einer Ausführungsform der vorliegenden Erfindung kann einen Sensor (einen Sensor mit einer Funktion zum Messen von Kraft, Verschiebung, Position, Geschwindigkeit, Beschleunigung, Winkelgeschwindigkeit, Drehzahl, Abstand, Licht, Flüssigkeit, Magnetismus, Temperatur, chemischer Substanz, Ton, Zeit, Härte, elektrischem Feld, elektrischem Strom, elektrischer Spannung, elektrischer Leistung, Strahlung, Durchflussmenge, Feuchtigkeit, Steigungsgrad, Schwingung, Geruch oder Infrarotstrahlen) beinhalten.
  • Das elektronische Gerät einer Ausführungsform der vorliegenden Erfindung kann verschiedene Funktionen aufweisen. Beispielsweise kann das elektronische Gerät eine Funktion zum Anzeigen verschiedener Informationen (eines Standbildes, eines bewegten Bildes, eines Textbildes und dergleichen) auf dem Anzeigeabschnitt, eine Touchscreen-Funktion, eine Funktion zum Anzeigen eines Kalenders, des Datums, der Zeit und dergleichen, eine Funktion zum Ausführen diverser Arten von Software (Programmen), eine drahtlose Kommunikationsfunktion und eine Funktion zum Lesen eines Programms oder der Daten, das/die in einem Speichermedium gespeichert ist/sind, aufweisen. 35A bis 35H stellen Beispiele für elektronische Geräte dar.
  • [Informationsendgerät]
  • 35A stellt ein Mobiltelefon (Smartphone) dar, das eine Art von Informationsendgerät ist. Ein Informationsendgerät 5100 beinhaltet ein Gehäuse 5101 und einen Anzeigeabschnitt 5102. Ein Touchscreen ist als Eingabeschnittstelle in dem Anzeigeabschnitt 5102 bereitgestellt, und Knöpfe sind in dem Gehäuse 5101 bereitgestellt.
  • Das Informationsendgerät 5100 kann unter Verwendung des Chips einer Ausführungsform der vorliegenden Erfindung eine Applikation, bei der die künstliche Intelligenz genutzt wird, ausführen. Beispiele für die Applikation, bei der die künstliche Intelligenz genutzt wird, umfassen eine Applikation, die das Gespräch erkennt und den Inhalt des Gesprächs auf dem Anzeigeabschnitt 5102 anzeigt, eine Applikation, die einen Text, eine Figur oder dergleichen, welche ein Benutzer in den Touchscreen des Anzeigeabschnitts 5102 eingibt, erkennt und sie auf dem Anzeigeabschnitt 5102 anzeigt, und eine Applikation, die eine biometrische Authentifizierung mittels Fingerabdrücke oder Stimmabdrücke ausführt.
  • 35B stellt ein Laptop-Informationsendgerät 5200 dar. Das Laptop-Informationsendgerät 5200 beinhaltet einen Hauptteil 5201 des Informationsendgeräts, einen Anzeigeabschnitt 5202 und eine Tastatur 5203.
  • Das Laptop-Informationsendgerät 5200 kann unter Verwendung des Chips einer Ausführungsform der vorliegenden Erfindung, auf ähnliche Weise wie das vorstehend beschriebene Informationsendgerät 5100, eine Applikation, bei der die künstliche Intelligenz genutzt wird, ausführen. Beispiele für die Applikation, bei der die künstliche Intelligenz genutzt wird, umfassen eine Software zur Design-Unterstützung, eine Software zur Textkorrektur und eine Software zur automatischen Menügenerierung. Unter Verwendung des Laptop-Informationsendgeräts 5200 kann eine neuartige künstliche Intelligenz entwickelt werden.
  • In der vorstehenden Beschreibung stellen 35A und 35B als Beispiele für das elektronische Gerät das Smartphone bzw. das Laptop-Informationsendgerät dar; jedoch können andere Informationsendgeräte als ein Smartphone und ein Laptop-Informationsendgerät verwendet werden. Beispiele für andere Informationsendgeräte als ein Smartphone und ein Laptop-Informationsendgerät umfassen einen persönlichen digitalen Assistenten (PDA), ein Desktop-Informationsendgerät und eine Workstation.
  • [Spielkonsole]
  • 35C stellt eine tragbare Spielkonsole 5300 dar, die ein Beispiel für eine Spielkonsole ist. Die tragbare Spielkonsole 5300 beinhaltet ein Gehäuse 5301, ein Gehäuse 5302, ein Gehäuse 5303, einen Anzeigeabschnitt 5304, einen Anschluss 5305, eine Bedientaste 5306 und dergleichen. Das Gehäuse 5302 und das Gehäuse 5303 können von dem Gehäuse 5301 abgetrennt werden. Indem der Anschluss 5305, der in dem Gehäuse 5301 bereitgestellt wird, an einem anderen Gehäuse (nicht dargestellt) angebracht wird, können Videos, die an den Anzeigeabschnitt 5304 ausgegeben werden, an ein anderes Videogerät (nicht dargestellt) ausgegeben werden. Das Gehäuse 5302 und das Gehäuse 5303 können dabei jeweils als Betriebsabschnitt dienen. Dadurch kann eine Vielzahl von Spielern gleichzeitig ein Spiel spielen. Der bei der vorstehenden Ausführungsform beschriebene Chip kann in einen Chip oder dergleichen, der an einem Substrat des Gehäuses 5301, des Gehäuses 5302 und des Gehäuses 5303 bereitgestellt wird, integriert werden.
  • 35D stellt eine stationäre Spielkonsole 5400 dar, die ein Beispiel für eine Spielkonsole ist. Die stationäre Spielkonsole 5400 ist drahtlos oder nicht drahtlos mit einem Controller 5402 verbunden.
  • Unter Verwendung der GPU oder des Chips einer Ausführungsform der vorliegenden Erfindung bei einer Spielkonsole, wie z. B. der tragbaren Spielkonsole 5300 oder der stationären Spielkonsole 5400, kann eine Spielkonsole mit geringem Stromverbrauch erzielt werden. Der geringe Stromverbrauch ermöglicht eine Verringerung der Wärmeerzeugung von der Schaltung, wodurch der Einfluss der Wärmeerzeugung auf die Schaltung, die Peripherieschaltung und das Modul verringert werden kann.
  • Wenn die GPU oder der Chip einer Ausführungsform der vorliegenden Erfindung in der tragbaren Spielkonsole 5300 verwendet wird, kann außerdem die tragbare Spielkonsole 5300 mit künstlicher Intelligenz erhalten werden.
  • Im Allgemeinen werden das Fortschreiten eines Spiels, die Worte und Taten von Spielfiguren und die Darstellung eines Phänomens und dergleichen in dem Spiel durch das Programm des Spiels bestimmt; jedoch ermöglicht die Verwendung einer künstlichen Intelligenz bei der tragbaren Spielkonsole 5300 die Darstellung, die nicht durch das Spielprogramm beschränkt wird. So können beispielsweise Ausdrücke, wie z. B. vom Spieler gestellte Fragen, der Spielverlauf, die Zeit und die Worte und Taten von Spielfiguren, geändert werden.
  • Wenn ein Spiel, das eine Vielzahl von Spielern benötigt, mit der tragbaren Spielkonsole 5300 gespielt wird, kann die künstliche Intelligenz einen virtuellen Spieler bilden; daher kann das Spiel allein gespielt werden, wenn der Spieler, der von der künstlichen Intelligenz gebildet wird, als Gegner verwendet wird.
  • Obwohl 35C und 35D die tragbare Spielkonsole bzw. die stationäre Spielkonsole als Beispiele für die Spielkonsole darstellen, ist die Spielkonsole, bei der die GPU oder der Chip einer Ausführungsform der vorliegenden Erfindung verwendet wird, nicht darauf beschränkt. Beispiele für die Spielkonsole, bei der die GPU oder der Chip einer Ausführungsform der vorliegenden Erfindung verwendet wird, umfassen eine in einer Unterhaltungseinrichtung (wie z. B. einer Spielhalle oder einem Vergnügungspark) installierte Arcade-Spielmaschine und eine in Sportanlagen installierte Wurfmaschine für Schlagtraining.
  • [Großer Computer]
  • Die GPU oder der Chip einer Ausführungsform der vorliegenden Erfindung kann bei einem großen Computer verwendet werden.
  • 35E stellt einen Supercomputer 5500 dar, der ein Beispiel für einen großen Computer ist. 35F stellt einen Rackmount-Computer 5502 dar, der in dem Supercomputer 5500 enthalten ist.
  • Der Supercomputer 5500 beinhaltet ein Gestell 5501 und eine Vielzahl von Rackmount-Computern 5502. Die Vielzahl von Computern 5502 ist in dem Gestell 5501 untergebracht. Der Computer 5502 beinhaltet eine Vielzahl von Substraten 5504, und die GPU oder der Chip, der bei der vorstehenden Ausführungsform beschrieben worden ist, kann an dem Substrat montiert werden.
  • Der Supercomputer 5500 ist ein großer Computer, der hauptsächlich bei wissenschaftlichen Berechnungen verwendet wird. Bei wissenschaftlichen Berechnungen muss eine große Menge an arithmetischen Verarbeitungen mit hoher Geschwindigkeit durchgeführt werden, so dass der Stromverbrauch hoch ist und der Chip eine große Menge an Wärme erzeugt. Indem die GPU oder der Chip einer Ausführungsform der vorliegenden Erfindung für den Supercomputer 5500 verwendet wird, kann ein Supercomputer mit geringem Stromverbrauch erzielt werden. Der geringe Stromverbrauch ermöglicht eine Verringerung der Wärmeerzeugung von der Schaltung, wodurch der Einfluss der Wärmeerzeugung auf die Schaltung, die Peripherieschaltung und das Modul verringert werden kann.
  • Obwohl 35E und 35F einen Supercomputer als Beispiel für einen großen Computer darstellen, ist ein großer Computer, bei dem die GPU oder der Chip einer Ausführungsform der vorliegenden Erfindung verwendet wird, nicht darauf beschränkt. Beispiele für einen großen Computer, bei dem die GPU oder der Chip einer Ausführungsform der vorliegenden Erfindung verwendet wird, umfassen einen Computer, der Dienstleistung bereitstellt (Server), und einen großen Universalcompuer (Mainframe).
  • [Beweglicher Gegenstand]
  • Die GPU oder der Chip einer Ausführungsform der vorliegenden Erfindung kann in einem Auto, d. h. einem beweglichen Gegenstand, und um einen Fahrersitz im Auto herum verwendet werden.
  • 35G stellt eine Frontscheibe und ihre Umgebung innerhalb eines Autos dar, das ein Beispiel für einen beweglichen Gegenstand ist. 35G stellt ein Anzeigefeld 5701, ein Anzeigefeld 5702 und ein Anzeigefeld 5703, welche an einem Armaturenbrett angebracht sind, sowie ein Anzeigefeld 5704 dar, das an einer Säule angebracht ist.
  • Die Anzeigefelder 5701 bis 5703 können verschiedene Informationen bereitstellen, indem ein Geschwindigkeitsmesser, ein Tachometer, ein Kilometerstand, eine Tankanzeige, eine Schaltanzeige, eine Einstellung der Klimaanlage und dergleichen angezeigt werden. Der Inhalt, das Layout oder dergleichen der Anzeige auf den Anzeigefeldern können entsprechend den Präferenzen des Benutzers angemessen verändert werden, so dass das Design verbessert werden kann. Die Anzeigefelder 5701 bis 5703 können auch als Beleuchtungsvorrichtungen verwendet werden.
  • Das Anzeigefeld 5704 kann die von der Säule behinderte Sicht (tote Winkel) kompensieren, indem ein Video, das mit einer in dem Auto bereitgestellten Abbildungsvorrichtung (nicht dargestellt) aufgenommen wird, angezeigt wird. Das heißt, dass tote Winkel beseitigt werden können und die Sicherheit erhöht werden kann, indem ein Bild, das mit einer außerhalb des Autos bereitgestellten Abbildungsvorrichtung aufgenommen wird, angezeigt wird. Indem ein Video angezeigt wird, um den Bereich zu kompensieren, den ein Fahrer nicht sehen kann, kann der Fahrer leicht und bequem die Sicherheit überprüfen. Das Anzeigefeld 5704 kann auch als Beleuchtungsvorrichtung verwendet werden.
  • Da die GPU oder der Chip einer Ausführungsform der vorliegenden Erfindung als Komponente der künstlichen Intelligenz verwendet werden kann, kann der Chip z. B. im automatischen Fahrsystem des Autos eingesetzt werden. Der Chip kann auch für ein System verwendet werden, das die Navigation, die Risikovorhersage oder dergleichen durchführt. Die Anzeigefelder 5701 bis 5704 können Informationen über die Navigation, die Risikovorhersage und dergleichen anzeigen.
  • Das Auto ist oben als Beispiel für einen beweglichen Gegenstand beschrieben worden; jedoch ist der bewegliche Gegenstand nicht auf ein Auto beschränkt. Beispielsweise können als beweglicher Gegenstand ein Zug, eine Einschienenbahn, ein Schiff, ein Flugkörper (ein Hubschrauber, ein unbemanntes Flugzeug (eine Drohne), ein Flugzeug oder eine Rakete) und dergleichen angegeben werden. Durch Anwenden des Chips einer Ausführungsform der vorliegenden Erfindung auf diese beweglichen Gegenstände können sie mit einem System, bei dem die künstliche Intelligenz genutzt wird, ausgestattet werden.
  • [Haushaltgerät]
  • 35H stellt einen elektrischen Kühl- und Gefrierschrank 5800 dar, der ein Beispiel für ein Haushaltsgerät ist. Der elektrische Kühl- und Gefrierschrank 5800 umfasst ein Gehäuse 5801, eine Kühlschranktür 5802, eine Gefrierschranktür 5803 und dergleichen.
  • Wenn der Chip einer Ausführungsform der vorliegenden Erfindung in dem elektrischen Kühl- und Gefrierschrank 5800 verwendet wird, kann der elektrische Kühl- und Gefrierschrank 5800 mit künstlicher Intelligenz erhalten werden. Die Nutzung der künstlichen Intelligenz ermöglicht es dem elektrischen Kühl- und Gefrierschrank 5800, eine Funktion zur automatischen Menügenerierung auf der Grundlage der im elektrischen Kühl- und Gefrierschrank 5800 gelagerten Lebensmittel, des Verfallsdatums der Lebensmittel oder dergleichen, eine Funktion zur automatischen Regulierung der Temperatur, die für die im elektrischen Kühl- und Gefrierschrank 5800 gelagerten Lebensmittel geeignet ist, oder dergleichen aufzuweisen.
  • Hier wird der elektrische Kühl- und Gefrierschrank als Beispiel für ein Haushaltsgerät beschrieben; weitere Beispiele für Haushaltsgeräte sind ein Staubsauger, ein Mikrowellenherd, ein Elektroofen, ein Reiskocher, ein Wasserkocher, ein IH-Herd, ein Wasserspender, ein Heiz-Kühl-Kombinationsgerät wie eine Klimaanlage, eine Waschmaschine, ein Wäschetrockner und ein audiovisuelles Gerät.
  • Die elektronischen Geräte und ihre Funktionen, die Anwendungsbeispiele der künstlichen Intelligenz und ihre Wirkungen und dergleichen, die bei dieser Ausführungsform beschrieben worden sind, können in angemessener Weise mit der Beschreibung anderer elektronischer Geräte kombiniert werden.
  • Wie vorstehend beschrieben, kann mindestens ein Teil der Konfiguration, des Verfahrens oder dergleichen, welche bei dieser Ausführungsform beschrieben werden, je nach Bedarf in Kombination mit einer beliebigen der Ausführungsformen und dergleichen, die in dieser Beschreibung beschrieben werden, implementiert werden.
  • Bezugszeichenliste
    • M1
    Transistor,
    M2
    Transistor,
    M3
    Transistor,
    M4
    Transistor,
    M5
    Transistor,
    M6
    Transistor,
    M11
    Transistor,
    M12
    Transistor,
    M13
    Transistor,
    10
    Halbleitervorrichtung,
    10_n
    Elementschicht,
    10_n-1
    Elementschicht,
    10_1
    Elementschicht,
    11
    Isolator,
    11a
    Isolator,
    11b
    Isolator,
    12
    Oxidhalbleiterelement,
    13
    Strukturteil,
    14
    Leiter,
    15
    Leiter,
    15A
    leitender Film,
    18
    Isolator,
    18a
    Isolator,
    18b
    Isolator,
    19
    Öffnung,
    21
    Isolator,
    21a
    Isolator,
    21b
    Isolator,
    24
    Isolator,
    25
    Öffnung,
    27
    Öffnung,
    28
    Isolator,
    28a
    Isolator,
    28b
    Isolator,
    100
    Kondensator,
    110
    Leiter,
    112
    Leiter,
    120
    Leiter,
    130
    Isolator,
    150
    Isolator,
    158
    Leiter,
    160
    Isolator,
    162
    Leiter,
    164
    Isolator,
    166
    Leiter,
    168
    Isolator,
    168a
    Isolator,
    168b
    Isolator,
    200
    Transistor,
    205
    Leiter,
    205a
    Leiter,
    205b
    Leiter,
    210
    Isolator,
    212
    Isolator,
    212a
    Isolator,
    212b
    Isolator,
    214
    Isolator,
    216
    Isolator,
    217
    Isolator,
    218
    Leiter,
    222
    Isolator,
    224
    Isolator,
    230
    Oxid,
    230a
    Oxid,
    230b
    Oxid,
    230ba
    Bereich,
    230bb
    Bereich,
    230bc
    Bereich,
    240
    Leiter,
    240a
    Leiter,
    240b
    Leiter,
    241
    Isolator,
    241a
    Isolator,
    241b
    Isolator,
    242
    Leiter,
    242a
    Leiter,
    242b
    Leiter,
    246
    Leiter,
    246a
    Leiter,
    246b
    Leiter,
    250
    Isolator,
    250a
    Isolator,
    250b
    Isolator,
    252
    Isolator,
    254
    Isolator,
    260
    Leiter,
    260a
    Leiter,
    260b
    Leiter,
    265
    Dichtungsabschnitt,
    271
    Isolator,
    271a
    Isolator,
    271b
    Isolator,
    274
    Isolator,
    275
    Isolator,
    280
    Isolator,
    282
    Isolator,
    283
    Isolator,
    285
    Isolator,
    286
    Isolator,
    286a
    Isolator,
    286b
    Isolator,
    287
    Isolator,
    288
    Isolator,
    300
    Transistor,
    311
    Substrat,
    313
    Halbleiterbereich,
    314a
    niederohmiger Bereich,
    314b
    niederohmiger Bereich,
    315
    Isolator,
    316
    Leiter,
    320
    Isolator,
    322
    Isolator,
    324
    Isolator,
    326
    Isolator,
    328
    Leiter,
    330
    Leiter,
    350
    Isolator,
    352
    Isolator,
    354
    Isolator,
    356
    Leiter,
    390
    integrierte Schaltung,
    391
    Halbleiterchip,
    392
    Anschluss,
    393
    Si-Transistorschicht,
    394
    Leitungsschicht,
    395
    OS-Transistorschicht,
    400
    Öffnungsbereich,
    500
    Halbleitervorrichtung,
    600
    CPU-Kern,
    602
    Cache-Speichervorrichtung,
    603
    Cache-Speichervorrichtung,
    605
    Busschnittstellenabschnitt,
    610
    CPU,
    611
    Stromschalter,
    612
    Stromschalter,
    613
    Stromschalter,
    614
    Pegelverschieber,
    620
    Flipflop,
    621
    Abtast-Flipflop,
    621A
    Takt-Pufferschaltung,
    622
    Sicherungsschaltung,
    630
    PMU,
    650
    CPU,
    651
    CPU-Kern,
    652
    Sicherungsschaltung,
    660
    GPU,
    661
    arithmetischer Schaltungsabschnitt,
    662
    Speicherschaltungsabschnitt,
    670
    Speichervorrichtung,
    700
    elektronisches Bauelement,
    702
    gedruckte Leiterplatte,
    704
    Leiterplatte,
    711
    Formteil,
    712
    Lötauge,
    713
    Elektrodenpad,
    714
    Leitung,
    720
    Speichervorrichtung,
    721
    Treiberschaltungsschicht,
    722
    Speicherschaltungsschicht,
    730
    elektronisches Bauelement,
    731
    Abstandshalter,
    732
    Gehäusesubstrat,
    733
    Elektrode,
    735
    Halbleitervorrichtung,
    800
    Halbleitervorrichtung,
    800A
    Halbleitervorrichtung,
    800B
    Halbleitervorrichtung,
    811
    Siliziumsubstrat,
    820
    Peripherieschaltung,
    821
    Zeilentreiber,
    822
    Spaltentreiber,
    822a
    Vorladeschaltung,
    822b
    Leseverstärker,
    822c
    Auswahlschalter,
    823_A
    Schalter,
    823_B
    Schalter,
    824_1
    Transistor,
    824_3
    Transistor,
    825_1
    Transistor,
    825_2
    Transistor,
    825_3
    Transistor,
    825_4
    Transistor,
    829
    Schaltung,
    830
    Speicherzellenarray,
    831
    Speicherzelle,
    831_N
    Speicherzelle,
    831_N_A
    Speicherzelle,
    831_N_B
    Speicherzelle,
    831_1
    Speicherzelle,
    832
    Transistor,
    832_N
    Transistor,
    832_1
    Transistor,
    832A
    Transistor,
    832B
    Transistor,
    833
    Kondensator,
    833_N
    Kondensator,
    833_1
    Kondensator,
    834
    Elementschicht,
    834_N
    Elementschicht,
    834_1
    Elementschicht,
    834_2
    Elementschicht,
    834_4
    Elementschicht,
    834_5
    Elementschicht,
    1001
    Leitung,
    1002
    Leitung,
    1003
    Leitung,
    1004
    Leitung,
    1005
    Leitung,
    1006
    Leitung,
    1100
    USB-Speicher,
    1101
    Gehäuse,
    1102
    Kappe,
    1103
    USB-Anschluss,
    1104
    Substrat,
    1105
    Speicher-Chip,
    1106
    Steuer-Chip,
    1110
    SD-Karte,
    1111
    Gehäuse,
    1112
    Anschluss,
    1113
    Substrat,
    1114
    Speicher-Chip,
    1115
    Steuer-Chip,
    1150
    SSD,
    1151
    Gehäuse,
    1152
    Anschluss,
    1153
    Substrat,
    1154
    Speicher-Chip,
    1155
    Speicher-Chip,
    1156
    Steuer-Chip,
    1200
    Chip,
    1201
    Package-Substrat,
    1202
    Bump,
    1203
    Hauptplatine,
    1204
    GPU-Modul,
    1211
    CPU,
    1212
    GPU,
    1213
    analoger arithmetischer Abschnitt,
    1214
    Speichersteuerung,
    1215
    Schnittstelle,
    1216
    Netzwerkschaltung,
    1221
    DRAM,
    1222
    Flash-Speicher,
    1400
    Speichervorrichtung,
    1411
    Peripherieschaltung,
    1420
    Zeilenschaltung,
    1430
    Spaltenschaltung,
    1440
    Ausgabeschaltung,
    1460
    Steuerlogikschaltung,
    1470
    Speicherzellenarray,
    1471
    Speicherzelle,
    1472
    Speicherzelle,
    1473
    Speicherzelle,
    1474
    Speicherzelle,
    1475
    Speicherzelle,
    1476
    Speicherzelle,
    1477
    Speicherzelle,
    1478
    Speicherzelle,
    5100
    Informationsendgerät,
    5101
    Gehäuse,
    5102
    Anzeigeabschnitt,
    5200
    Laptop-Informationsendgerät,
    5201
    Hauptteil,
    5202
    Anzeigeabschnitt,
    5203
    Tastatur,
    5300
    tragbare Spielkonsole,
    5301
    Gehäuse,
    5302
    Gehäuse,
    5303
    Gehäuse,
    5304
    Anzeigeabschnitt,
    5305
    Anschluss,
    5306
    Bedientaste,
    5400
    stationäre Spielkonsole,
    5402
    Controller,
    5500
    Supercomputer,
    5501
    Gestell,
    5502
    Computer,
    5504
    Substrat,
    5701
    Anzeigefeld,
    5702
    Anzeigefeld,
    5703
    Anzeigefeld,
    5704
    Anzeigefeld,
    5800
    elektrischer Kühl- und Gefrierschrank,
    5801
    Gehäuse,
    5802
    Kühlschranktür,
    5803
    Gefrierschranktür
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2012257187 [0008]
    • JP 2011151383 [0008]

Claims (18)

  1. Halbleitervorrichtung, die umfasst: erste bis n-te Vorrichtungsschichten (n ist eine natürliche Zahl von größer als oder gleich 2), die über einem Substrat in Reihenfolge übereinander angeordnet sind, wobei die ersten bis n-ten Vorrichtungsschichten jeweils einen ersten isolierenden Sperrfilm, einen zweiten isolierenden Sperrfilm, einen dritten isolierenden Sperrfilm, eine Oxidhalbleitervorrichtung, einen ersten Leiter und einen zweiten Leiter umfassen, und wobei in jeder der ersten bis n-ten Vorrichtungsschichten, die Oxidhalbleitervorrichtung über dem ersten isolierenden Sperrfilm angeordnet ist, der zweite isolierende Sperrfilm derart angeordnet ist, dass er die Oxidhalbleitervorrichtung bedeckt, der erste Leiter derart angeordnet ist, dass er über eine Öffnung, die in dem zweiten isolierenden Sperrfilm ausgebildet ist, elektrisch mit der Oxidhalbleitervorrichtung verbunden ist, der zweite Leiter über dem ersten Leiter angeordnet ist, der dritte isolierende Sperrfilm über dem zweiten Leiter und dem zweiten isolierenden Sperrfilm angeordnet ist, und die ersten bis dritten isolierenden Sperrfilme jeweils eine Funktion zum Verhindern einer Diffusion von Wasserstoff aufweisen.
  2. Halbleitervorrichtung nach Anspruch 1, wobei der zweite isolierende Sperrfilm in einem Bereich, in dem er sich nicht mit der Oxidhalbleitervorrichtung überlappt, in Kontakt mit dem ersten isolierenden Sperrfilm ist.
  3. Halbleitervorrichtung, die umfasst: erste bis n-te Vorrichtungsschichten (n ist eine natürliche Zahl von größer als oder gleich 2), die über einem Substrat in Reihenfolge übereinander angeordnet sind, wobei die ersten bis n-ten Vorrichtungsschichten jeweils einen ersten isolierenden Sperrfilm, einen zweiten isolierenden Sperrfilm, einen dritten isolierenden Sperrfilm, eine Oxidhalbleitervorrichtung, einen ersten Leiter und einen zweiten Leiter umfassen, wobei in jeder der ersten bis n-ten Vorrichtungsschichten, die Oxidhalbleitervorrichtung über dem ersten isolierenden Sperrfilm angeordnet ist, der zweite isolierende Sperrfilm über der Oxidhalbleitervorrichtung angeordnet ist, der erste Leiter derart angeordnet ist, dass er über eine Öffnung, die in dem zweiten isolierenden Sperrfilm ausgebildet ist, elektrisch mit der Oxidhalbleitervorrichtung verbunden ist, der zweite Leiter über dem ersten Leiter angeordnet ist, der dritte isolierende Sperrfilm über dem zweiten Leiter und dem zweiten isolierenden Sperrfilm angeordnet ist, und die ersten bis dritten isolierenden Sperrfilme jeweils eine Funktion zum Verhindern einer Diffusion von Wasserstoff aufweisen, wobei in den ersten bis n-ten Vorrichtungsschichten eine Öffnung ausgebildet ist, die zum ersten isolierenden Sperrfilm in der ersten Vorrichtungsschicht führt, wobei die Öffnung derart bereitgestellt ist, dass sie die Oxidhalbleitervorrichtungen in den ersten bis n-ten Vorrichtungsschichten umgibt, und wobei der zweite isolierende Sperrfilm in der n-ten Vorrichtungsschicht derart bereitgestellt ist, dass er die Oxidhalbleitervorrichtungen in den ersten bis n-ten Vorrichtungsschichten bedeckt.
  4. Halbleitervorrichtung nach Anspruch 3, wobei der zweite isolierende Sperrfilm in der n-ten Vorrichtungsschicht in einem Bereich, in dem er sich nicht mit den Oxidhalbleitervorrichtungen in den ersten bis n-ten Vorrichtungsschichten überlappt, in Kontakt mit dem ersten isolierenden Sperrfilm in der ersten Vorrichtungsschicht ist.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei die ersten bis dritten isolierenden Sperrfilme jeweils Siliziumnitrid sind.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei der dritte isolierende Sperrfilm eine erste Schicht und eine zweite Schicht über der ersten Schicht umfasst, und wobei die erste Schicht eine niedrigere Wasserstoffkonzentration als die zweite Schicht aufweist.
  7. Halbleitervorrichtung nach Anspruch 6, wobei die erste Schicht ein Isolierfilm ist, der durch ein Sputterverfahren ausgebildet ist.
  8. Halbleitervorrichtung nach Anspruch 6 oder 7, wobei die zweite Schicht ein Isolierfilm ist, der durch ein PEALD-Verfahren ausgebildet ist.
  9. Halbleitervorrichtung, die umfasst: erste bis n-te Vorrichtungsschichten (n ist eine natürliche Zahl von größer als oder gleich 2), die über einem Substrat in Reihenfolge übereinander angeordnet sind, wobei die ersten bis n-ten Vorrichtungsschichten jeweils eine Oxidhalbleitervorrichtung, einen ersten Leiter und einen zweiten Leiter umfassen, wobei die erste Vorrichtungsschicht einen ersten isolierenden Sperrfilm unter der Oxidhalbleitervorrichtung umfasst, wobei die n-te Vorrichtungsschicht einen zweiten isolierenden Sperrfilm über dem zweiten Leiter umfasst, wobei der erste isolierende Sperrfilm und der zweite isolierende Sperrfilm jeweils eine Funktion zum Verhindern einer Diffusion von Wasserstoff aufweisen, wobei in jeder der ersten bis n-ten Vorrichtungsschichten, der erste Leiter über der Oxidhalbleitervorrichtung derart angeordnet ist, dass er elektrisch mit der Oxidhalbleitervorrichtung verbunden ist, und der zweite Leiter über dem ersten Leiter angeordnet ist, wobei in den ersten bis n-ten Vorrichtungsschichten eine Öffnung ausgebildet ist, die zum ersten isolierenden Sperrfilm in der ersten Vorrichtungsschicht führt, wobei die Öffnung derart bereitgestellt ist, dass sie die Oxidhalbleitervorrichtungen in den ersten bis n-ten Vorrichtungsschichten umgibt, und wobei der zweite isolierende Sperrfilm in der n-ten Vorrichtungsschicht derart bereitgestellt ist, dass er die Oxidhalbleitervorrichtungen in den ersten bis n-ten Vorrichtungsschichten bedeckt.
  10. Halbleitervorrichtung nach Anspruch 9, wobei der zweite isolierende Sperrfilm in der n-ten Vorrichtungsschicht in einem Bereich, in dem er sich nicht mit den Oxidhalbleitervorrichtungen in den ersten bis n-ten Vorrichtungsschichten überlappt, in Kontakt mit dem ersten isolierenden Sperrfilm in der ersten Vorrichtungsschicht ist.
  11. Halbleitervorrichtung nach Anspruch 9 oder 10, wobei der erste isolierende Sperrfilm und der zweite isolierende Sperrfilm jeweils Siliziumnitrid sind.
  12. Halbleitervorrichtung nach einem der Ansprüche 9 bis 11, wobei der zweite isolierende Sperrfilm eine erste Schicht und eine zweite Schicht über der ersten Schicht umfasst, und wobei die erste Schicht eine niedrigere Wasserstoffkonzentration als die zweite Schicht aufweist.
  13. Halbleitervorrichtung nach Anspruch 12, wobei die erste Schicht ein Isolierfilm ist, der durch ein Sputterverfahren ausgebildet ist.
  14. Halbleitervorrichtung nach Anspruch 12 oder 13, wobei die zweite Schicht ein Isolierfilm ist, der durch ein PEALD-Verfahren ausgebildet ist.
  15. Halbleitervorrichtung nach einem der Ansprüche 1 bis 14, wobei der erste Leiter derart angeordnet ist, dass er in einem Zwischenschicht-Isolierfilm, der über der Oxidhalbleitervorrichtung ausgebildet ist, eingebettet ist.
  16. Halbleitervorrichtung nach einem der Ansprüche 1 bis 15, wobei das Substrat ein Siliziumsubstrat ist.
  17. Halbleitervorrichtung nach einem der Ansprüche 1 bis 16, wobei ein Transistor über dem Substrat ausgebildet ist.
  18. Halbleitervorrichtung nach einem der Ansprüche 1 bis 17, wobei ein Oxidhalbleiterfilm, der in der Oxidhalbleitervorrichtung enthalten ist, ein oder mehrere Elemente umfasst, die aus In, Ga und Zn ausgewählt werden.
DE112021004474.5T 2020-08-27 2021-08-17 Halbleitervorrichtung Pending DE112021004474T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020143470 2020-08-27
JP2020-143470 2020-08-27
PCT/IB2021/057538 WO2022043825A1 (ja) 2020-08-27 2021-08-17 半導体装置

Publications (1)

Publication Number Publication Date
DE112021004474T5 true DE112021004474T5 (de) 2023-08-10

Family

ID=80354742

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112021004474.5T Pending DE112021004474T5 (de) 2020-08-27 2021-08-17 Halbleitervorrichtung

Country Status (6)

Country Link
US (1) US20230307550A1 (de)
JP (1) JPWO2022043825A1 (de)
KR (1) KR20230054848A (de)
CN (1) CN115997276A (de)
DE (1) DE112021004474T5 (de)
WO (1) WO2022043825A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024042404A1 (ja) * 2022-08-24 2024-02-29 株式会社半導体エネルギー研究所 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011151383A (ja) 2009-12-25 2011-08-04 Semiconductor Energy Lab Co Ltd 半導体装置
JP2012257187A (ja) 2010-08-06 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体集積回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11107929B2 (en) * 2018-12-21 2021-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11211461B2 (en) * 2018-12-28 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and memory device
JP2020123612A (ja) * 2019-01-29 2020-08-13 株式会社半導体エネルギー研究所 半導体装置の製造方法、半導体装置の製造装置
JP7474712B2 (ja) * 2019-01-29 2024-04-25 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011151383A (ja) 2009-12-25 2011-08-04 Semiconductor Energy Lab Co Ltd 半導体装置
JP2012257187A (ja) 2010-08-06 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体集積回路

Also Published As

Publication number Publication date
KR20230054848A (ko) 2023-04-25
JPWO2022043825A1 (de) 2022-03-03
WO2022043825A1 (ja) 2022-03-03
CN115997276A (zh) 2023-04-21
US20230307550A1 (en) 2023-09-28

Similar Documents

Publication Publication Date Title
DE112015000705T5 (de) Vorrichtung
DE112015004644T5 (de) Logikschaltung, Verarbeitungseinheit, elektronisches Bauelement und elektronische Vorrichtung
DE112013002106T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen desselben
DE102016211938A1 (de) Logikschaltung, Halbleitervorrichtung, elektronisches Bauelement und elektronische Vorrichtung
DE112019002901T5 (de) Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
DE112020004415T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
WO2020157558A1 (ja) 記憶装置、半導体装置、および、電子機器
DE112019003445T5 (de) Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
DE112018006639T5 (de) Speichervorrichtung
US20220157986A1 (en) Semiconductor device and method for manufacturing semiconductor device
DE112021004474T5 (de) Halbleitervorrichtung
DE112021003900T5 (de) Halbleitervorrichtung und elektronisches Gerät
DE112021001315T5 (de) Metalloxid, Abscheidungsverfahren eines Metalloxids und Abscheidungseinrichtung für ein Metalloxid
DE112018001210T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
US11929416B2 (en) Semiconductor device and method for manufacturing semiconductor device
WO2020084415A1 (ja) 半導体装置、および半導体装置の作製方法
US20220020881A1 (en) Semiconductor device and method for manufacturing semiconductor device
DE112021005000T5 (de) Ferroelektrische Vorrichtung und Halbleitervorrichtung
DE112020004134T5 (de) Halbleitervorrichtung
DE112020006360T5 (de) Halbleitervorrichtung
DE112018001745T5 (de) Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
US20220271167A1 (en) Semiconductor Device and Method For Manufacturing Semiconductor Device
WO2020109923A1 (ja) 半導体装置、および半導体装置の作製方法
DE112021002394T5 (de) Halbleitervorrichtung
DE112021004116T5 (de) Betriebsverfahren einer Halbleitervorrichtung

Legal Events

Date Code Title Description
R083 Amendment of/additions to inventor(s)