DE112021003900T5 - Halbleitervorrichtung und elektronisches Gerät - Google Patents

Halbleitervorrichtung und elektronisches Gerät Download PDF

Info

Publication number
DE112021003900T5
DE112021003900T5 DE112021003900.8T DE112021003900T DE112021003900T5 DE 112021003900 T5 DE112021003900 T5 DE 112021003900T5 DE 112021003900 T DE112021003900 T DE 112021003900T DE 112021003900 T5 DE112021003900 T5 DE 112021003900T5
Authority
DE
Germany
Prior art keywords
circuit
transistor
terminal
line
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112021003900.8T
Other languages
English (en)
Inventor
Shunpei Yamazaki
Hajime Kimura
Takayuki Ikeda
Yoshiyuki Kurokawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of DE112021003900T5 publication Critical patent/DE112021003900T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/48—Analogue computers for specific processes, systems or devices, e.g. simulators
    • G06G7/60—Analogue computers for specific processes, systems or devices, e.g. simulators for living beings, e.g. their nervous systems ; for problems in the medical field
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/0464—Convolutional networks [CNN, ConvNet]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/048—Activation functions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/405—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with three charge-transfer gates, e.g. MOS transistors, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/0806—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using charge transfer devices (DTC, CCD)
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Biomedical Technology (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Mathematical Physics (AREA)
  • Molecular Biology (AREA)
  • Neurology (AREA)
  • Artificial Intelligence (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Linguistics (AREA)
  • Neurosurgery (AREA)
  • Physiology (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

Eine Halbleitervorrichtung zur Wiederherstellung von sich verschlechternden Daten wird bereitgestellt. Die Halbleitervorrichtung umfasst eine erste Schaltung, einen Speicherabschnitt und einen arithmetischen Abschnitt. Die erste Schaltung umfasst eine Stromquelle und einen ersten Schalter. Der Speicherabschnitt umfasst einen ersten Transistor und einen ersten Kondensator. Der arithmetische Abschnitt umfasst einen zweiten Transistor. Ein erster Anschluss des ersten Transistors ist elektrisch mit einem Steueranschluss des ersten Schalters verbunden. Ein erster Anschluss des ersten Schalters ist elektrisch mit einem Ausgangsanschluss einer Stromquelle verbunden. Ein zweiter Anschluss des ersten Schalters ist elektrisch mit einem ersten Anschluss des zweiten Transistors verbunden. Wenn Daten, die in dem arithmetischen Abschnitt gehalten werden, wiederhergestellt werden, wird der erste Transistor eingeschaltet, wodurch Daten, die in dem Speicherabschnitt gehalten werden, über den ersten Transistor dem Steueranschluss des ersten Schalters zugeführt werden. Entsprechend den Daten wird der erste Schalter eingeschaltet oder ausgeschaltet, und dem arithmetischen Abschnitt wird Strom von der Stromquelle über den zweiten Transistor zugeführt, so dass elektrische Ladungen in einen Halteabschnitt des arithmetischen Abschnitts nachgefüllt werden.

Description

  • Bezeichnung der Erfindung
  • Halbleitervorrichtung und elektronisches Gerät
  • Technisches Gebiet
  • Eine Ausführungsform der vorliegenden Erfindung betrifft eine Halbleitervorrichtung und ein elektronisches Gerät.
  • Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung nicht auf das vorstehende technische Gebiet beschränkt ist. Das technische Gebiet der Erfindung, die in dieser Beschreibung und dergleichen offenbart wird, betrifft einen Gegenstand, ein Betriebsverfahren oder ein Herstellungsverfahren. Eine weitere Ausführungsform der vorliegenden Erfindung betrifft einen Prozess, eine Maschine, ein Erzeugnis oder eine Zusammensetzung (Zusammensetzung eines Materials). Daher umfassen spezifische Beispiele für das technische Gebiet einer Ausführungsform der vorliegenden Erfindung, die in dieser Beschreibung offenbart wird, eine Halbleitervorrichtung, eine Anzeigevorrichtung, eine Flüssigkristallanzeigevorrichtung, eine Licht emittierende Einrichtung, eine Energiespeichervorrichtung, eine Abbildungsvorrichtung, eine Speichervorrichtung, eine Signalverarbeitungsvorrichtung, einen Prozessor, ein elektronisches Gerät, ein System, ein Betriebsverfahren dafür, ein Herstellungsverfahren dafür und ein Prüfungsverfahren dafür.
  • Stand der Technik
  • Derzeit werden integrierte Schaltungen, die den Mechanismus des menschlichen Gehirns simulieren, aktiv entwickelt. Die integrierten Schaltungen umfassen elektronische Schaltungen als Mechanismus des Gehirns und umfassen Schaltungen, die jeweils einem „Neuron“ oder einer „Synapse“ des menschlichen Gehirns entsprechen. Derartige integrierte Schaltungen können daher beispielsweise auch als „neuromorphische“, „gehirn-morphische“ oder „vom Gehirn inspirierte“ Schaltungen bezeichnet werden. Die integrierte Schaltung weist eine Nicht-von-Neumann-Architektur auf, und es wird erwartet, dass sie im Vergleich zu einer Von-Neumann-Architektur, in der der Stromverbrauch mit der Erhöhung der Verarbeitungsgeschwindigkeit ansteigt, eine parallele Verarbeitung mit sehr niedrigem Stromverbrauch durchführen kann.
  • Ein Informationsverarbeitungsmodell, das ein ein „Neuron“ und eine „Synapse“ umfassendes biologisches neuronales Netz simuliert, wird als künstliches neuronales Netz (KNN) bezeichnet. Beispielsweise offenbaren Nicht-Patentdokument 1 und Nicht-Patentdokument 2 jeweils eine arithmetische Vorrichtung, in der ein künstliches neuronales Netz unter Verwendung eines SRAM (Static Random Access Memory) aufgebaut wird.
  • [Referenzen]
  • [Nicht-Patentdokumente]
    • [Nicht-Patentdokument 1] M. Kang et al., „IEEE Journal Of Solid-State Circuits", 2018, Vol. 53, Nr. 2, S. 642-655.
    • [Nicht-Patentdokument 2] J. Zhang et al., „IEEE Journal Of Solid-State Circuits", 2017, Vol. 52, Nr. 4, S. 915-924.
  • Zusammenfassung der Erfindung
  • Durch die Erfindung zu lösendes Problem
  • Im künstlichen neuronalen Netz wird eine Berechnung durchgeführt, bei der die Verbindungsstärke (in einigen Fällen als Gewichtskoeffizient bezeichnet) einer Synapse, die zwei Neuronen verbindet, mit einem Signal, das zwischen den zwei Neuronen übertragen wird, multipliziert wird. In einem hierarchischen künstlichen neuronalen Netz müssen insbesondere die Verbindungsstärken der jeweiligen Synapsen zwischen einer Vielzahl von ersten Neuronen in einer ersten Schicht und einem von zweiten Neuronen in einer zweiten Schicht mit den jeweiligen Signalen, die von der Vielzahl von ersten Neuronen in der ersten Schicht in das eine der zweiten Neuronen in der zweiten Schicht eingegeben werden, multipliziert und addiert werden. Das heißt, dass eine Produkt-Summen-Operation von Verbindungsstärken und Signalen durchgeführt werden muss. Die Anzahl dieser Verbindungsstärken und die Anzahl von Parametern, die diese Signale darstellen, welche für die Produkt-Summen-Operation verwendet werden, werden je nach der Größe des künstlichen neuronalen Netzes bestimmt. Unter Verwendung des Ergebnisses der Produkt-Summen-Operation der Verbindungsstärken der Synapsen und der Signale, die von den ersten Neuronen ausgegeben werden, führt das zweite Neuron eine Berechnung mittels einer Aktivierungsfunktion durch und gibt das Berechnungsergebnis als Signal an dritte Neuronen in einer dritten Schicht aus. Das heißt, dass sich im künstlichen neuronalen Netz mit der Erhöhung der Anzahl von Schichten, der Anzahl von Neuronen und dergleichen die Anzahl von Schaltungen, die jeweils einem „Neuron“ oder einer „Synapse“ entsprechen, erhöht; daher kann die Berechnungsmenge enorm sein. Demzufolge kann der Stromverbrauch der Schaltungen ansteigen, und die Wärmemenge, die aus den Schaltungen erzeugt wird, kann zunehmen.
  • Wenn die Anzahl von Schaltungen, die einen Chip bilden, erhöht wird, steigt der Stromverbrauch an und nimmt auch die Wärmemenge zu, die beim Betrieb einer Vorrichtung erzeugt wird. Wenn insbesondere die erzeugte Wärmemenge erhöht wird, werden die Eigenschaften eines Schaltungselements, das in dem Chip enthalten ist, beeinflusst; deshalb umfassen die Schaltungen, die den Chip bilden, jeweils vorzugsweise ein Schaltungselement, das durch die Temperatur weniger beeinflusst wird. Wenn außerdem die Eigenschaften eines Transistors, einer Stromquelle oder dergleichen, der/die in dem Chip enthalten ist, schwanken, schwanken auch Berechnungsergebnisse.
  • In dem Fall, in dem die vorstehende Produkt-Summen-Operation durchgeführt wird, muss eine Schaltung zur Durchführung der Multiplikation (in dieser Beschreibung wird die Schaltung als Multiplikationszelle bezeichnet) einen Gewichtskoeffizienten als Multiplikator (in einigen Fällen Multiplikand) halten. Daher umfasst die Multiplikationszelle ein Speicherelement, das einen Gewichtskoeffizienten hält, wie z. B. einen Kondensator; jedoch könnten sich Daten, die in dem Speicherelement gehalten werden, im Laufe der Zeit verschlechtern, und der Wert des Gewichtskoeffizienten könnte sich ändern. Die Verschlechterung von Daten tritt durch Verringerung von elektrischen Ladungen auf, die in dem Speicherelement gehalten werden. Die Verringerung von elektrischen Ladungen wird beispielsweise durch einen Leckstrom verursacht, der von dem Speicherelement fließt. Beispiele für den Leckstrom umfassen einen Leckstrom, der fließt, wenn ein Schaltelement, wie z. B. ein Transistor, ausgeschaltet ist, und einen Leckstrom, der über ein Dielektrikum fließt, das zwischen einem Paar von Elektroden eines Kondensators angeordnet ist. Im Falle des Leckstroms, der fließt, wenn ein Schaltelement, wie z. B. ein Transistor, ausgeschaltet ist, wird der Kapazitätswert des Kondensators erhöht, wodurch der Einfluss des Leckstroms verringert werden kann. Im Gegensatz dazu wird im Falle des Leckstroms, der über ein Dielektrikum fließt, das zwischen einem Paar von Elektroden eines Kondensators angeordnet ist, die Menge an Leckstrom pro Flächeneinheit des Paars von Elektroden nicht geändert, selbst wenn der Kapazitätswert des Kondensators erhöht wird; daher ist es schwierig, im Ganzen den Einfluss des Leckstroms zu verringern.
  • Für eine arithmetische Schaltung, die die Multiplikationszelle umfasst, ist daher eine andere Maßnahme als die Erhöhung des Kapazitätswertes des Kondensators erforderlich, um die Verschlechterung von Daten, die in der Multiplikationszelle gehalten werden, zu verhindern. Beispiele für die Maßnahme umfassen ein regelmäßiges Überschreiben eines Gewichtskoeffizienten in das Speicherelement der Multiplikationszelle. Alternativ ist auch die folgende Maßnahme geeignet: Eine Dummy-Zelle oder dergleichen wird in der arithmetischen Schaltung bereitgestellt, die die Multiplikationszelle umfasst, und Daten, die in der Dummy-Zelle gehalten werden, werden überwacht, so dass das Überschreiben des Gewichtskoeffizienten in die Multiplikationszelle durchgeführt wird, wenn sich die Daten verschlechtern. Es sei angemerkt, dass sich in dieser Beschreibung und dergleichen das Überschreiben von Daten auf den Vorgang zum Überschreiben von Daten, die denjenigen gleich sind, die ursprünglich in einer Zelle gehalten werden, in die Zelle bezieht. Das Überschreiben von Daten bezieht sich auch auf den Vorgang zum Nachfüllen einer Menge an elektrischen Ladungen, die derjenigen an elektrischen Ladungen gleich ist, die ursprünglich gehalten werden, für eine Zelle, in der der Absolutwert der Menge an gehaltenen elektrischen Ladungen verringert wird, um die Daten wiederherzustellen.
  • Eine Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung oder dergleichen bereitzustellen, die eine Produkt-Summen-Operation und/oder eine Funktionsoperation durchführt. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung bereitzustellen, die das Überschreiben von Daten durchführt, die in einer Multiplikationszelle gehalten werden. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung bereitzustellen, die einen digitalen Wert hält und eine Digital/Analog-Wandlung an dem digitalen Wert durchführt, um unter Verwendung eines analogen Wertes eine arithmetische Operation durchzuführen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung oder dergleichen bereitzustellen, die eine Faltungsverarbeitung, wie z. B. ein faltendes neuronales Netz (convolutional neural network, CNN), durchführt. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung oder dergleichen für künstliche Intelligenz (KI) bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung oder dergleichen für ein tiefes neuronales Netz (deep neural network, DNN) bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung oder dergleichen mit niedrigem Stromverbrauch bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung oder dergleichen bereitzustellen, die durch die Umgebungstemperatur weniger beeinflusst wird. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung oder dergleichen bereitzustellen, die durch Schwankungen der Eigenschaften eines Transistors weniger beeinflusst wird. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung oder dergleichen bereitzustellen, die durch Schwankungen der Eigenschaften einer Stromquelle weniger beeinflusst wird. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine neuartige Halbleitervorrichtung oder dergleichen bereitzustellen.
  • Es sei angemerkt, dass die Aufgaben der Ausführungsformen der vorliegenden Erfindung nicht auf die vorstehend aufgeführten Aufgaben beschränkt sind. Die vorstehend aufgeführten Aufgaben stehen dem Vorhandensein weiterer Aufgaben nicht im Wege. Es sei angemerkt, dass es sich bei den weiteren Aufgaben um diejenigen handelt, die in diesem Abschnitt nicht genannt worden sind und im Folgenden beschrieben werden. Für Fachleute werden die Aufgaben, die in diesem Abschnitt nicht genannt worden sind, aus der Erläuterung der Beschreibung, der Zeichnungen und dergleichen ersichtlich, und sie können diese in angemessener Weise davon ableiten. Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung mindestens eine der vorstehend aufgeführten Aufgaben und der weiteren Aufgaben erfüllt. Eine Ausführungsform der vorliegenden Erfindung muss nicht notwendigerweise alle der vorstehend aufgeführten Aufgaben und der weiteren Aufgaben erfüllen.
  • Mittel zur Lösung des Problems
  • (1) Eine Ausführungsform der vorliegenden Erfindung ist eine Halbleitervorrichtung, die eine erste Schaltung, eine zweite Schaltung und eine dritte Schaltung umfasst. Die erste Schaltung umfasst eine Stromquelle und einen ersten Schalter. Die zweite Schaltung umfasst einen ersten Transistor, einen dritten Transistor, einen vierten Transistor und einen ersten Kondensator. Die dritte Schaltung umfasst einen zweiten Transistor. Ein erster Anschluss des ersten Transistors ist elektrisch mit einem Steueranschluss des ersten Schalters verbunden. Ein zweiter Anschluss des ersten Transistors ist elektrisch mit einem ersten Anschluss des vierten Transistors verbunden. Ein zweiter Anschluss des vierten Transistors ist elektrisch mit einem ersten Anschluss des ersten Kondensators verbunden. Ein Gate des vierten Transistors ist elektrisch mit einem zweiten Anschluss des ersten Kondensators und einem ersten Anschluss des dritten Transistors verbunden. Ein erster Anschluss des ersten Schalters ist elektrisch mit einem Ausgangsanschluss der Stromquelle verbunden. Ein zweiter Anschluss des ersten Schalters ist elektrisch mit einem ersten Anschluss des zweiten Transistors verbunden.
  • (2) Eine weitere Ausführungsform der vorliegenden Erfindung kann die vorstehend in (1) genannte Halbleitervorrichtung sein, die eine vierte Schaltung umfasst, die eine Latch-Schaltung umfasst. Eine elektrische Verbindung zwischen dem ersten Anschluss des ersten Transistors und dem Steueranschluss des ersten Schalters erfolgt, wenn ein erster Anschluss der vierten Schaltung elektrisch mit dem ersten Anschluss des ersten Transistors verbunden ist und ein zweiter Anschluss der vierten Schaltung elektrisch mit dem Steueranschluss des ersten Schalters verbunden ist.
  • (3) Eine weitere Ausführungsform der vorliegenden Erfindung ist eine Halbleitervorrichtung, die eine erste Schaltung, eine zweite Schaltung, eine dritte Schaltung und einen Leseverstärker umfasst. Die erste Schaltung umfasst eine Stromquelle und einen ersten Schalter. Die zweite Schaltung umfasst einen ersten Transistor und einen ersten Kondensator. Die dritte Schaltung umfasst einen zweiten Transistor. Ein erster Anschluss des ersten Transistors ist über den Leseverstärker elektrisch mit einem Steueranschluss des ersten Schalters verbunden. Ein zweiter Anschluss des ersten Transistors ist elektrisch mit einem ersten Anschluss des ersten Kondensators verbunden. Ein erster Anschluss des ersten Schalters ist elektrisch mit einem Ausgangsanschluss der Stromquelle verbunden. Ein zweiter Anschluss des ersten Schalters ist elektrisch mit einem ersten Anschluss des zweiten Transistors verbunden.
  • (4) Eine weitere Ausführungsform der vorliegenden Erfindung kann eine der vorstehend in (1) bis (3) genannten Halbleitervorrichtungen sein, wobei ein Gate des ersten Transistors elektrisch mit einem Gate des zweiten Transistors verbunden ist.
  • (5) Eine weitere Ausführungsform der vorliegenden Erfindung ist eine Halbleitervorrichtung, die eine erste Schaltung, eine zweite Schaltung und eine dritte Schaltung umfasst. Die erste Schaltung umfasst eine Stromquelle und einen ersten Schalter. Die zweite Schaltung umfasst einen ersten Transistor, einen dritten Transistor und einen ersten Kondensator. Die dritte Schaltung umfasst einen zweiten Transistor. Ein erster Anschluss des ersten Transistors ist elektrisch mit einem Steueranschluss des ersten Schalters verbunden. Ein erster Anschluss des dritten Transistors ist elektrisch mit einem ersten Anschluss des ersten Kondensators und einem Gate des ersten Transistors verbunden. Ein erster Anschluss des ersten Schalters ist elektrisch mit einem Ausgangsanschluss der Stromquelle verbunden. Ein zweiter Anschluss des ersten Schalters ist elektrisch mit einem ersten Anschluss des zweiten Transistors verbunden.
  • (6) Eine weitere Ausführungsform der vorliegenden Erfindung kann eine Halbleitervorrichtung sein, die eine vierte Schaltung umfasst, die eine Latch-Schaltung umfasst. Eine elektrische Verbindung zwischen dem ersten Anschluss des ersten Transistors und dem Steueranschluss des ersten Schalters erfolgt, wenn ein erster Anschluss der vierten Schaltung elektrisch mit dem ersten Anschluss des ersten Transistors verbunden ist und ein zweiter Anschluss der vierten Schaltung elektrisch mit dem Steueranschluss des ersten Schalters verbunden ist.
  • (7) Eine weitere Ausführungsform der vorliegenden Erfindung kann die vorstehend in (5) oder (6) genannte Halbleitervorrichtung sein, wobei ein zweiter Anschluss des ersten Kondensators elektrisch mit einem Gate des zweiten Transistors verbunden ist.
  • (8) Eine weitere Ausführungsform der vorliegenden Erfindung kann eine der vorstehend in (1) bis (7) genannten Halbleitervorrichtungen sein, wobei die Transistoren, die in der zweiten Schaltung enthalten sind, jeweils ein Metalloxid in einem Kanalbildungsbereich umfassen.
  • (9) Eine weitere Ausführungsform der vorliegenden Erfindung ist eine Halbleitervorrichtung, die eine erste Schaltung und eine fünfte Schaltung umfasst. Die erste Schaltung umfasst eine erste Stromquelle, eine zweite Stromquelle, einen ersten Schalter, einen fünften Transistor und einen sechsten Transistor. Die fünfte Schaltung umfasst einen siebten Transistor, einen achten Transistor, einen zweiten Kondensator, einen zweiten Schalter, einen dritten Schalter und eine Stromvergleichsschaltung. Es wird bevorzugt, dass ein Ausgangsanschluss der ersten Stromquelle elektrisch mit einem ersten Anschluss des ersten Schalters verbunden ist und ein Ausgangsanschluss der zweiten Stromquelle elektrisch mit einem Gate des fünften Transistors, einem Gate des sechsten Transistors und einem ersten Anschluss des sechsten Transistors verbunden ist. Es wird bevorzugt, dass ein erster Anschluss des siebten Transistors elektrisch mit einem ersten Anschluss des achten Transistors, einem ersten Anschluss des zweiten Schalters und einem ersten Anschluss des dritten Schalters verbunden ist und ein Gate des siebten Transistors elektrisch mit einem zweiten Anschluss des achten Transistors und einem ersten Anschluss des zweiten Kondensators verbunden ist. Es wird bevorzugt, dass ein zweiter Anschluss des ersten Schalters elektrisch mit einem zweiten Anschluss des zweiten Schalters verbunden ist, ein erster Anschluss der Stromvergleichsschaltung elektrisch mit einem zweiten Anschluss des dritten Schalters verbunden ist und ein zweiter Anschluss der Stromvergleichsschaltung elektrisch mit einem ersten Anschluss des fünften Transistors verbunden ist.
  • (10) Eine weitere Ausführungsform der vorliegenden Erfindung ist eine Halbleitervorrichtung, die eine erste Schaltung und eine fünfte Schaltung umfasst und sich von der vorstehend in (9) genannten Halbleitervorrichtung unterscheidet. Die erste Schaltung umfasst eine erste Stromquelle, eine dritte Stromquelle, einen ersten Schalter und einen vierten Schalter. Die fünfte Schaltung umfasst einen siebten Transistor, einen achten Transistor, einen zweiten Kondensator, einen zweiten Schalter, einen dritten Schalter, einen fünften Schalter und eine Stromvergleichsschaltung. Es wird bevorzugt, dass ein Ausgangsanschluss der ersten Stromquelle elektrisch mit einem ersten Anschluss des ersten Schalters verbunden ist und ein Eingangsanschluss der dritten Stromquelle elektrisch mit einem ersten Anschluss des vierten Schalters verbunden ist. Es wird bevorzugt, dass ein erster Anschluss des siebten Transistors elektrisch mit einem ersten Anschluss des achten Transistors, einem ersten Anschluss des zweiten Schalters und einem ersten Anschluss des dritten Schalters verbunden ist und ein Gate des siebten Transistors elektrisch mit einem zweiten Anschluss des achten Transistors und einem ersten Anschluss des zweiten Kondensators verbunden ist. Es wird bevorzugt, dass ein zweiter Anschluss des ersten Schalters elektrisch mit einem zweiten Anschluss des zweiten Schalters verbunden ist und ein zweiter Anschluss des vierten Schalters elektrisch mit einem ersten Anschluss des fünften Schalters verbunden ist. Es wird bevorzugt, dass ein erster Anschluss der Stromvergleichsschaltung elektrisch mit einem zweiten Anschluss des dritten Schalters verbunden ist und ein zweiter Anschluss der Stromvergleichsschaltung elektrisch mit einem zweiten Anschluss des fünften Schalters verbunden ist.
  • (11) Eine weitere Ausführungsform der vorliegenden Erfindung kann die vorstehend in (9) oder (10) genannte Halbleitervorrichtung sein, wobei der siebte Transistor Silizium in einem Kanalbildungsbereich umfasst und der achte Transistor ein Metalloxid in einem Kanalbildungsbereich umfasst.
  • (12) Eine weitere Ausführungsform der vorliegenden Erfindung kann die vorstehend in (10) genannte Halbleitervorrichtung sein, wobei die fünfte Schaltung einen neunten Transistor, einen zehnten Transistor, einen dritten Kondensator und einen sechsten Schalter umfasst. Es wird bevorzugt, dass ein erster Anschluss des neunten Transistors elektrisch mit einem ersten Anschluss des zehnten Transistors, einem ersten Anschluss des zweiten Schalters und einem ersten Anschluss des sechsten Schalters verbunden ist und ein Gate des neunten Transistors elektrisch mit einem zweiten Anschluss des zehnten Transistors und einem ersten Anschluss des dritten Kondensators verbunden ist. Es wird bevorzugt, dass ein zweiter Anschluss des sechsten Schalters elektrisch mit einem ersten Anschluss des fünften Schalters und einem zweiten Anschluss des vierten Schalters verbunden ist. Es wird bevorzugt, dass ein Gate des achten Transistors und ein Gate des zehnten Transistors nicht direkt miteinander verbunden sind.
  • (13) Eine weitere Ausführungsform der vorliegenden Erfindung kann die vorstehend in (12) genannte Halbleitervorrichtung sein, wobei der siebte Transistor und der neunte Transistor jeweils Silizium in einem Kanalbildungsbereich umfassen und der achte Transistor und der zehnte Transistor jeweils ein Metalloxid in einem Kanalbildungsbereich umfassen.
  • (14) Eine weitere Ausführungsform der vorliegenden Erfindung ist ein elektronisches Gerät, das eine der vorstehend in (1) bis (13) genannten Halbleitervorrichtungen und ein Gehäuse umfasst.
  • Es sei angemerkt, dass in dieser Beschreibung und dergleichen mit einer Halbleitervorrichtung eine Vorrichtung gemeint ist, bei der Halbleitereigenschaften genutzt werden, und dass sie eine Schaltung, die ein Halbleiterelement (z. B. einen Transistor, eine Diode oder eine Photodiode) beinhaltet, eine Vorrichtung, die die Schaltung beinhaltet, und dergleichen bezeichnet. Mit der Halbleitervorrichtung ist auch jede Vorrichtung gemeint, die unter Nutzung der Halbleitereigenschaften arbeiten kann. Eine integrierte Schaltung, ein Chip, der eine integrierte Schaltung umfasst, ein elektronisches Bauelement, bei dem ein Chip in einem Gehäuse gelagert ist, oder dergleichen ist beispielsweise ein Beispiel für die Halbleitervorrichtung. Des Weiteren können eine Speichervorrichtung, eine Anzeigevorrichtung, eine Licht emittierende Einrichtung, eine Beleuchtungsvorrichtung, ein elektronisches Gerät und dergleichen jeweils an sich eine Halbleitervorrichtung sein oder eine Halbleitervorrichtung umfassen.
  • Des Weiteren bedeutet ein Ausdruck „X und Y sind verbunden“ in dieser Beschreibung und dergleichen, dass der Fall, in dem X und Y elektrisch verbunden sind, der Fall, in dem X und Y funktional verbunden sind, und der Fall, in dem X und Y direkt verbunden sind, in dieser Beschreibung und dergleichen offenbart sind. Demzufolge wird, ohne Beschränkung auf eine vorbestimmte Verbindungsbeziehung, beispielsweise auf eine in Zeichnungen oder Texten gezeigte bzw. beschriebene Verbindungsbeziehung, eine weitere Verbindungsbeziehung als eine in Zeichnungen oder Texten gezeigte Verbindungsbeziehung ebenfalls als in Zeichnungen oder Texten offenbarte Verbindungsbeziehung angesehen. X und Y stellen jeweils einen Gegenstand (z. B. eine Vorrichtung, ein Element, eine Schaltung, eine Leitung, eine Elektrode, einen Anschluss, einen leitenden Film oder eine Schicht) dar.
  • Wenn beispielsweise X und Y elektrisch verbunden sind, können ein oder mehrere Elemente, die eine elektrische Verbindung zwischen X und Y ermöglichen (z. B. ein Schalter, ein Transistor, ein Kondensator, ein Induktor, ein Widerstandselement, eine Diode, eine Anzeigevorrichtung, eine Licht emittierende Vorrichtung und eine Last), zwischen Xund Yverbunden sein. Es sei angemerkt, dass ein Schalter derart funktioniert, dass sein Einschalt-/Ausschaltzustand gesteuert wird. Das heißt, dass der Schalter eine Funktion aufweist, nämlich dass er, indem er in einen leitenden Zustand (Einschaltzustand) oder einen nichtleitenden Zustand (Ausschaltzustand) versetzt wird, steuert, ob Strom fließt oder nicht.
  • Wenn beispielsweise X und Y funktional verbunden sind, können eine oder mehrere Schaltungen, die eine funktionale Verbindung zwischen Xund Yermöglichen (z. B. eine Logikschaltung, wie z. B. ein Inverter, eine NAND-Schaltung oder eine NOR-Schaltung; eine Signalwandlerschaltung, wie z. B. eine Digital/Analog-Wandlerschaltung, eine Analog/Digital-Wandlerschaltung oder eine Gammakorrekturschaltung; eine Potentialpegel-Wandlerschaltung, wie z. B. eine Stromversorgungsschaltung (z. B. eine Aufwärtsschaltung oder eine Abwärtsschaltung) oder eine Pegelverschiebungsschaltung zum Verändern des Potentialpegels eines Signals; eine Spannungsquelle; eine Stromquelle; ein Schaltstromkreis; eine Verstärkerschaltung, wie z. B. eine Schaltung, die die Signalamplitude, die Strommenge oder dergleichen erhöhen kann, ein Operationsverstärker, eine Differenzverstärkerschaltung, eine Source-Folgerschaltung oder eine Pufferschaltung; eine Signalerzeugungsschaltung; eine Speicherschaltung; oder eine Steuerschaltung), zwischen X und Y verbunden sein. Es sei angemerkt, dass es dann, wenn beispielsweise ein aus X ausgegebenes Signal an Y übertragen wird, wobei auch eine weitere Schaltung zwischen X und Y vorhanden ist, davon ausgegangen wird, dass X und Y funktional verbunden sind.
  • Es sei angemerkt, dass dann, wenn eine explizite Beschreibung „X und Y sind elektrisch verbunden“ erfolgt, der Fall, in dem X und Y elektrisch verbunden sind (das heißt, dass X und Y verbunden sind, wobei ein weiteres Element oder eine weitere Schaltung dazwischen liegt), und der Fall, in dem X und Y direkt verbunden sind (das heißt, dass X und Y verbunden sind, wobei kein weiteres Element oder keine weitere Schaltung dazwischen liegt), enthalten sind.
  • Beispiele für den Ausdruck umfassen „X, Y, eine Source (oder ein erster Anschluss oder dergleichen) und ein Drain (oder ein zweiter Anschluss oder dergleichen) eines Transistors sind elektrisch miteinander verbunden, und X, die Source (oder der erste Anschluss oder dergleichen) des Transistors, der Drain (oder der zweite Anschluss oder dergleichen) des Transistors und Y sind in dieser Reihenfolge elektrisch verbunden“. Alternativ umfassen Beispiele für den Ausdruck „eine Source (oder ein erster Anschluss oder dergleichen) eines Transistors ist elektrisch mit X verbunden, ein Drain (oder ein zweiter Anschluss oder dergleichen) des Transistors ist elektrisch mit Y verbunden, und X, die Source (oder der erste Anschluss oder dergleichen) des Transistors, der Drain (oder der zweite Anschluss oder dergleichen) des Transistors und Y sind in dieser Reihenfolge elektrisch verbunden“. Alternativ umfassen Beispiele für den Ausdruck „X ist über eine Source (oder einen ersten Anschluss oder dergleichen) und einen Drain (oder einen zweiten Anschluss oder dergleichen) eines Transistors elektrisch mit Y verbunden, und X, die Source (oder der erste Anschluss oder dergleichen) des Transistors, der Drain (oder der zweite Anschluss oder dergleichen) des Transistors und Y sind in dieser Verbindungsreihenfolge angeordnet“. Wenn die Reihenfolge der Verbindung in einer Schaltungskonfiguration durch einen Ausdruck, der diesen Beispielen ähnlich ist, definiert wird, kann man eine Source (oder einen ersten Anschluss oder dergleichen) und einen Drain (oder einen zweiten Anschluss oder dergleichen) eines Transistors voneinander unterscheiden, um den technischen Umfang zu bestimmen. Es sei angemerkt, dass diese Ausdrücke Beispiele sind und es keine Beschränkung auf diese Ausdrücke gibt. Hier stellen X und Y jeweils einen Gegenstand (z. B. eine Vorrichtung, ein Element, eine Schaltung, eine Leitung, eine Elektrode, einen Anschluss, einen leitenden Film oder eine Schicht) dar.
  • Es sei angemerkt, dass selbst dann, wenn unabhängige Komponenten in einem Schaltplan elektrisch miteinander verbunden sind, eine Komponente in einigen Fällen Funktionen einer Vielzahl von Komponenten aufweist. Wenn beispielsweise ein Teil einer Leitung auch als Elektrode dient, dient ein leitender Film als Leitung und Elektrode. Folglich umfasst die Kategorie „elektrische Verbindung“ in dieser Beschreibung einen derartigen Fall, dass ein leitender Film Funktionen einer Vielzahl von Komponenten aufweist.
  • In dieser Beschreibung und dergleichen kann mit dem Begriff „Widerstandselement“ beispielsweise ein Schaltungselement mit einem Widerstandswert von größer als 0 Ω, eine Leitung mit einem Widerstandswert von größer als 0 Ω oder dergleichen bezeichnet werden. In dieser Beschreibung und dergleichen umfasst daher ein „Widerstandselement“ eine Leitung mit einem Widerstandswert, einen Transistor, bei dem Strom zwischen einer Source und einem Drain fließt, eine Diode, eine Spule und dergleichen. Der Begriff „Widerstandselement“ kann daher durch den Begriff „Widerstand“, „Last“, „Bereich mit einem Widerstandswert“ oder dergleichen ersetzt werden. Im Gegensatz dazu kann der Begriff „Widerstand“, „Last“ oder „Bereich mit einem Widerstandswert“ durch den Begriff „Widerstandselement“ oder dergleichen ersetzt werden. Der Widerstandswert kann bevorzugt zum Beispiel größer als oder gleich 1 mΩ und kleiner als oder gleich 10 Ω, bevorzugter größer als oder gleich 5 mΩ und kleiner als oder gleich 5 Ω, noch bevorzugter größer als oder gleich 10 mΩ und kleiner als oder gleich 1 Ω sein. Der Widerstandswert kann auch beispielsweise größer als oder gleich 1 S2 und kleiner als oder gleich 1 × 109 Ω sein.
  • In dieser Beschreibung und dergleichen kann ein „Kondensator“ beispielsweise ein Schaltungselement mit einem elektrostatischen Kapazitätswert von größer als 0 F, einen Bereich einer Leitung mit einem elektrostatischen Kapazitätswert von größer als 0 F, eine parasitäre Kapazität, eine Gate-Kapazität eines Transistors oder dergleichen bezeichnen. In dieser Beschreibung und dergleichen umfasst daher ein „Kondensator“ ein Schaltungselement, das ein Paar von Elektroden und ein Dielektrikum umfasst, das zwischen den Elektroden bereitgestellt ist, oder dergleichen. Der Begriff „Kondensator“, „parasitäre Kapazität“, „Gate-Kapazität“ oder dergleichen kann in einigen Fällen durch den Begriff „Kapazität“ oder dergleichen ersetzt werden. Umgekehrt kann der Begriff „Kapazität“ in einigen Fällen durch den Begriff „Kondensator“, „parasitäre Kapazität“, „Gate-Kapazität“ oder dergleichen ersetzt werden. Des Weiteren kann der Begriff „Paar von Elektroden“ einer „Kapazität“ durch „Paar von Leitern“, „Paar von leitenden Bereichen“, „Paar von Bereichen“ oder dergleichen ersetzt werden. Es sei angemerkt, dass der elektrostatische Kapazitätswert beispielsweise größer als oder gleich 0,05 fF und kleiner als oder gleich 10 pF sein kann. Der Kapazitätswert kann auch beispielsweise größer als oder gleich 1 pF und kleiner als oder gleich 10 µF sein.
  • In dieser Beschreibung und dergleichen beinhaltet ein Transistor drei Anschlüsse, die als Gate, Source und Drain bezeichnet werden. Das Gate ist ein Steueranschluss zum Steuern des leitenden Zustandes des Transistors. Zwei Anschlüsse, die als Source bzw. Drain dienen, sind Eingangs-/Ausgangsanschlüsse des Transistors. Abhängig vom Leitfähigkeitstyp (n-Kanal-Typ oder p-Kanal-Typ) des Transistors und von den Pegeln der Potentiale, die an die drei Anschlüsse des Transistors angelegt werden, dient einer der zwei Eingangs-/Ausgangsanschlüsse als Source und dient der andere als Drain. In dieser Beschreibung und dergleichen können daher die Begriffe „Source“ und „Drain“ in einigen Fällen durcheinander ersetzt werden. Wenn in dieser Beschreibung und dergleichen eine Verbindungsbeziehung eines Transistors beschrieben wird, werden die Begriffe „ein Anschluss von Source und Drain“ (oder „erste Elektrode“ bzw. „erster Anschluss“) und „der andere Anschluss von Source und Drain“ (oder „zweite Elektrode“ bzw. „zweiter Anschluss“) verwendet. Es sei angemerkt, dass der Transistor abhängig von dessen Struktur zusätzlich zu den oben genannten drei Anschlüssen ein Rückgate aufweisen kann. In diesem Fall wird in dieser Beschreibung und dergleichen eines von Gate und Rückgate des Transistors in einigen Fällen als erstes Gate bezeichnet und wird das andere von Gate und Rückgate des Transistors in einigen Fällen als zweites Gate bezeichnet. Darüber hinaus können die Begriffe „Gate“ und „Rückgate“ im gleichen Transistor gegebenenfalls gegeneinander ausgetauscht werden. Wenn der Transistor drei oder mehr Gates aufweist, werden diese Gates in dieser Beschreibung und dergleichen gegebenenfalls beispielsweise als erstes Gate, zweites Gate bzw. drittes Gate bezeichnet.
  • In dieser Beschreibung und dergleichen kann beispielsweise ein Transistor mit einer Multi-Gate-Struktur, in der zwei oder mehr Gate-Elektroden bereitgestellt sind, als Transistor verwendet werden. Wenn die Multi-Gate-Struktur zum Einsatz kommt, sind Kanalbildungsbereiche in Reihe geschaltet; demzufolge ist eine Vielzahl von Transistoren in Reihe geschaltet. Daher ermöglicht die Multi-Gate-Struktur, die Menge an Sperrstrom zu verringern und die Spannungsfestigkeit (die Zuverlässigkeit) des Transistors zu erhöhen. Alternativ verändert sich dann, wenn die Multi-Gate-Struktur zum Einsatz kommt, beim Betrieb im gesättigten Bereich der Strom zwischen dem Drain und der Source kaum, selbst wenn sich die Spannung zwischen dem Drain und der Source verändert, so dass Spannungs-Strom-Eigenschaften mit einer flachen Neigung erhalten werden können. Wenn die Spannungs-Strom-Eigenschaften mit einer flachen Neigung genutzt werden, kann eine ideale Stromquellenschaltung oder eine aktive Last mit einem sehr hohen Widerstandswert erhalten werden. Als Ergebnis können eine Differenzschaltung, eine Stromspiegelschaltung und dergleichen mit ausgezeichneten Eigenschaften erhalten werden.
  • Selbst wenn ein einzelnes Schaltungselement in einem Schaltplan dargestellt wird, kann das Schaltungselement eine Vielzahl von Schaltungselementen beinhalten. Beispielsweise umfasst der Fall, in dem ein einzelner Widerstand in einem Schaltplan dargestellt wird, den Fall, in dem zwei oder mehr Widerstände elektrisch in Reihe geschaltet sind. Beispielsweise umfasst der Fall, in dem ein einzelner Kondensator in einem Schaltplan dargestellt wird, den Fall, in dem zwei oder mehr Kondensatoren elektrisch parallel geschaltet sind. Beispielsweise umfasst der Fall, in dem ein einzelner Transistor in einem Schaltplan dargestellt wird, den Fall, in dem zwei oder mehr Transistoren elektrisch in Reihe geschaltet sind und ihre Gates elektrisch miteinander verbunden sind. In ähnlicher Weise umfasst beispielsweise der Fall, in dem ein einzelner Schalter in einem Schaltplan dargestellt wird, den Fall, in dem der Schalter zwei oder mehr Transistoren umfasst, die elektrisch in Reihe oder parallel geschaltet sind, und ihre Gates elektrisch miteinander verbunden sind.
  • In dieser Beschreibung und dergleichen kann ein Knoten abhängig von der Schaltungskonfiguration, der Vorrichtungsstruktur oder dergleichen auch als Anschluss, Leitung, Elektrode, leitende Schicht, Leiter, Verunreinigungsbereich oder dergleichen bezeichnet werden. Außerdem kann ein Anschluss, eine Leitung oder dergleichen auch als Knoten bezeichnet werden.
  • In dieser Beschreibung und dergleichen können „Spannung“ und „Potential“ gegeneinander ausgetauscht werden. Eine „Spannung“ bezieht sich auf eine Potentialdifferenz von einem Bezugspotential; wenn beispielsweise das Bezugspotential ein Erdpotential ist, kann „Spannung“ durch „Potential“ ersetzt werden. Es sei angemerkt, dass das Erdpotential nicht notwendigerweise 0 V bedeutet. Außerdem weist ein Potential einen relativen Wert auf, und ein Potential, das einer Leitung zugeführt wird, ein Potential, das an eine Schaltung oder dergleichen angelegt wird, ein Potential, das von einer Schaltung oder dergleichen ausgegeben wird, und dergleichen werden geändert, wenn ein Bezugspotential geändert wird.
  • In dieser Beschreibung und dergleichen bezeichnen die Begriffe „hohes Potential“ und „niedriges Potential“ keine bestimmten Potentiale. Beispielsweise müssen in dem Fall, in dem der Ausdruck erfolgt, dass beide der zwei Leitungen „als Leitung zum Zuführen eines hohen Potentials dienen“, hohe Potentiale, die von den Leitungen zugeführt werden, nicht notwendigerweise gleich sein. In ähnlicher Weise müssen in dem Fall, in dem der Ausdruck erfolgt, dass beide der zwei Leitungen „als Leitung zum Zuführen eines niedrigen Potentials dienen“, niedrige Potentiale, die von den Leitungen zugeführt werden, nicht notwendigerweise gleich sein.
  • Der Begriff „Strom“ bezieht sich auf ein Phänomen der Bewegung von elektrischen Ladungen (elektrisch Leitung); beispielsweise kann der Ausdruck „eine elektrische Leitung eines positiv geladenen Objekts tritt auf“ kann als „eine elektrische Leitung eines negativ geladenen Objekts tritt in Gegenrichtung auf“ umformuliert werden. Daher bezieht sich „Strom“ in dieser Beschreibung und dergleichen, sofern nicht anders festgelegt, auf ein Phänomen der Bewegung von elektrischen Ladungen (elektrische Leitung) infolge der Bewegung von Ladungsträgern. Beispiele für die hier genannten Ladungsträger umfassen Elektronen, Löcher, Anionen, Kationen und Komplex-Ionen, wobei die Ladungsträger von dem System abhängen, in dem der Strom fließt (z. B. einem Halbleiter, einem Metall, einer Elektrolytlösung oder einem Vakuum). Die „Stromrichtung“ in einer Leitung oder dergleichen ist die Richtung, in die sich Ladungsträger, die zu positiven elektrischen Ladungen werden, bewegen, und wird durch eine positive Strommenge gekennzeichnet. Mit anderen Worten: Ladungsträger, die zu negativen elektrischen Ladungen werden, bewegen sich in eine Richtung, die der Stromrichtung entgegengesetzt ist, und diese Richtung wird durch eine negative Strommenge dargestellt. Daher kann in dieser Beschreibung und dergleichen, sofern nicht bestimmt ist, dass der Strom positiv oder negativ ist (oder sofern die Stromrichtung nicht bestimmt ist), der Ausdruck „ein Strom fließt von einem Element A in ein Element B“ oder dergleichen in „ein Strom fließt von einem Element B in ein Element A“ oder dergleichen umformuliert werden. Der Ausdruck „ein Strom wird in ein Element A eingegeben“ oder dergleichen kann in „ein Strom wird von einem Element A ausgegeben“ oder dergleichen umformuliert werden.
  • In dieser Beschreibung und dergleichen werden Ordnungszahlen, wie z. B. „erstes“, „zweites“ und „drittes“, verwendet, um eine Verwechslung zwischen Komponenten zu vermeiden. Daher schränken diese Begriffe die Anzahl der Komponenten nicht ein. Ferner schränken diese Begriffe die Reihenfolge der Komponenten nicht ein. In dieser Beschreibung und dergleichen kann beispielsweise eine „erste“ Komponente einer Ausführungsform als „zweite“ Komponente bei einer anderen Ausführungsform oder in Patentansprüchen bezeichnet werden. Außerdem kann in dieser Beschreibung und dergleichen beispielsweise eine „erste“ Komponente einer Ausführungsform bei einer anderen Ausführungsform oder in Patentansprüchen weggelassen werden.
  • In dieser Beschreibung und dergleichen werden in einigen Fällen Begriffe zum Beschreiben der Anordnung, wie z. B. „über“ und „unter“, der Einfachheit halber beim Beschreiben der Positionsbeziehung zwischen Komponenten anhand von Zeichnungen verwendet. Die Positionsbeziehung zwischen Komponenten wird angemessen entsprechend einer Richtung verändert, in der jede Komponente beschrieben wird. Deshalb gibt es keine Beschränkung bezüglich der Begriffe, die in dieser Beschreibung und dergleichen verwendet werden, und eine Beschreibung kann je nach Umständen angemessen erfolgen. Beispielsweise kann der Ausdruck „ein Isolator, der sich auf einer Oberseite eines Leiters befindet“ in „ein Isolator, der sich auf einer Unterseite eines Leiters befindet“ umformuliert werden, wenn die Richtung einer Zeichnung, die diese Komponenten darstellt, um 180° gedreht wird.
  • Der Begriff „über“ oder „unter“ bedeutet nicht unbedingt, dass eine Komponente direkt auf oder direkt unter und in direktem Kontakt mit einer weiteren Komponente platziert ist. Beispielweise bedeutet der Ausdruck „eine Elektrode B über einer Isolierschicht A“ nicht unbedingt, dass die Elektrode B über und in direktem Kontakt mit der Isolierschicht A ausgebildet ist, und kann den Fall umfassen, in dem eine weitere Komponente zwischen der Isolierschicht A und der Elektrode B bereitgestellt ist.
  • In dieser Beschreibung und dergleichen können die Begriffe „Film“, „Schicht“ und dergleichen je nach Umständen gegeneinander ausgetauscht werden. Beispielsweise kann der Begriff „leitende Schicht“ in einigen Fällen durch den Begriff „leitender Film“ ersetzt werden. Beispielsweise kann der Begriff „Isolierfilm“ in einigen Fällen durch den Begriff „Isolierschicht“ ersetzt werden. Alternativ kann je nach Sachlage oder Umständen anstelle des Begriffs „Film“, „Schicht“ oder dergleichen ein anderer Begriff verwendet werden. Beispielsweise kann in einigen Fällen der Begriff „Leiter“ anstelle des Begriffs „leitende Schicht“ oder „leitender Film“ verwendet werden. Alternativ kann beispielsweise der Begriff „Isolator“ anstelle des Begriffs „Isolierschicht“ oder „Isolierfilm“ verwendet werden.
  • In dieser Beschreibung und dergleichen schränken die Begriffe „Elektrode“, „Leitung“, „Anschluss“ und dergleichen die Funktionen der Komponenten nicht ein. Beispielsweise wird in einigen Fällen eine „Elektrode“ als Teil einer „Leitung“ verwendet und umgekehrt. Darüber hinaus kann mit dem Begriff „Elektrode“, „Leitung“ oder dergleichen auch eine Kombination aus einer Vielzahl von integrierten „Elektroden“, „Leitungen“ oder dergleichen gemeint sein. Beispielsweise wird in einigen Fällen ein „Anschluss“ als Teil einer „Leitung“, einer „Elektrode“ oder dergleichen verwendet und umgekehrt. Darüber hinaus kann mit dem Begriff „Anschluss“ auch eine Vielzahl von integrierten „Elektroden“, „Leitungen“, „Anschlüssen“ oder dergleichen gemeint sein. Daher kann beispielsweise eine „Elektrode“ auch als Teil einer „Leitung“ oder eines „Anschlusses“ dienen, und beispielsweise kann ein „Anschluss“ auch als Teil einer „Leitung“ oder einer „Elektrode“ dienen. Die Begriffe „Elektrode“, „Leitung“, „Anschluss“ und dergleichen werden gegebenenfalls durch den Begriff „Bereich“ oder dergleichen ersetzt.
  • In dieser Beschreibung und dergleichen können die Begriffe „Leitung“, „Signalleitung“, „Stromversorgungsleitung“ und dergleichen je nach Sachlage oder Umständen durcheinander ersetzt werden. Beispielsweise kann der Begriff „Leitung“ in einigen Fällen durch den Begriff „Signalleitung“ ersetzt werden. Beispielsweise kann der Begriff „Leitung“ in einigen Fällen durch den Begriff „Stromversorgungsleitung“ oder dergleichen ersetzt werden. Umgekehrt kann der Begriff „Signalleitung“, „Stromversorgungsleitung“ oder dergleichen in einigen Fällen durch den Begriff „Leitung“ ersetzt werden. Der Begriff „Stromversorgungsleitung“ oder dergleichen kann in einigen Fällen durch den Begriff „Signalleitung“ oder dergleichen ersetzt werden. Umgekehrt kann der Begriff „Signalleitung“ oder dergleichen ebenfalls in einigen Fällen durch den Begriff „Stromversorgungsleitung“ oder dergleichen ersetzt werden. Der Begriff „Potential“, das an eine Leitung angelegt wird, kann je nach Sachlage oder Umständen durch den Begriff „Signal“ oder dergleichen ersetzt werden. Umgekehrt kann der Begriff „Signal“ oder dergleichen ebenfalls in einigen Fällen durch den Begriff „Potential“ ersetzt werden.
  • In dieser Beschreibung und dergleichen bezeichnet eine Verunreinigung in einem Halbleiter beispielsweise ein Element, bei dem es sich um keine Hauptkomponente einer Halbleiterschicht handelt. Zum Beispiel handelt es sich bei einem Element mit einer Konzentration von weniger als 0,1 Atom-% um eine Verunreinigung. Wenn eine Verunreinigung enthalten ist, kann beispielsweise die Dichte der Defektzustände in einem Halbleiter erhöht werden, kann die Ladungsträgerbeweglichkeit verringert werden, oder kann die Kristallinität verringert werden. Wenn es sich bei dem Halbleiter um einen Oxidhalbleiter handelt, umfassen Beispiele für eine Verunreinigung, die die Eigenschaften des Halbleiters verändert, die Elemente der Gruppe 1, die Elemente der Gruppe 2, die Elemente der Gruppe 13, die Elemente der Gruppe 14, die Elemente der Gruppe 15 und Übergangsmetalle, die sich von den Hauptkomponenten des Halbleiters unterscheiden, insbesondere Wasserstoff (darunter auch denjenigen, der im Wasser enthalten ist), Lithium, Natrium, Silizium, Bor, Phosphor, Kohlenstoff und Stickstoff. Wenn es sich insbesondere bei dem Halbleiter um eine Siliziumschicht handelt, umfassen Beispiele für eine Verunreinigung, die die Eigenschaften des Halbleiters verändert, die Elemente der Gruppe 1, die Elemente der Gruppe 2, die Elemente der Gruppe 13 und die Elemente der Gruppe 15 (mit Ausnahme von Sauerstoff und Wasserstoff).
  • In dieser Beschreibung und dergleichen wird ein Schalter in einen leitenden Zustand (Einschaltzustand) oder einen nichtleitenden Zustand (Ausschaltzustand) versetzt, um zu bestimmen, ob Strom dort hindurchfließt oder nicht. Alternativ handelt es sich bei einem Schalter um ein Element, das eine Funktion zum Auswählen und Ändern eines Strompfades aufweist. Daher kann ein Schalter zusätzlich zu einem Steueranschluss zwei, drei oder mehr Anschlüsse beinhalten, durch die Strom fließt. Beispielsweise kann ein elektrischer Schalter oder ein mechanischer Schalter verwendet werden. Das heißt, dass der Schalter, solange er Strom steuern kann, nicht auf ein bestimmtes Element beschränkt ist.
  • Beispiele für den elektrischen Schalter umfassen einen Transistor (z. B. einen Bipolartransistor oder einen MOS-Transistor), eine Diode (z. B. eine PN-Diode, eine PIN-Diode, eine Schottky-Diode, eine Metall-Isolator-Metall- (MIM-) Diode, eine Metall-Isolator-Halbleiter- (metal insulator semiconductor, MIS-) Diode oder einen als Diode geschalteten Transistor) und eine Logikschaltung, bei der diese kombiniert sind. In dem Fall, in dem ein Transistor als Schalter verwendet wird, bezieht sich ein „leitender Zustand“ des Transistors beispielsweise auf einen Zustand, der so angesehen werden kann, dass eine Source-Elektrode und eine Drain-Elektrode des Transistors elektrisch kurzgeschlossen sind, einen Zustand, in dem Strom zwischen der Source-Elektrode und der Drain-Elektrode fließen kann, oder dergleichen. Des Weiteren bezieht sich ein „nichtleitender Zustand“ des Transistors auf einen Zustand, in dem die Source-Elektrode und die Drain-Elektrode des Transistors elektrisch getrennt sind. Es sei angemerkt, dass es dann, wenn ein Transistor lediglich als Schalter arbeitet, keine besondere Beschränkung bezüglich der Polarität (des Leitfähigkeitstyps) des Transistors gibt.
  • Ein Beispiel für einen mechanischen Schalter ist ein Schalter, bei dem eine Technologie eines mikroelektromechanischen Systems (MEMS) eingesetzt wird. Ein derartiger Schalter weist eine Elektrode auf, die sich mechanisch bewegen kann, und das Leiten oder Nicht-Leiten wird durch die Bewegung der Elektrode gesteuert.
  • In dieser Beschreibung bezeichnet „parallel“ den Zustand, in dem sich zwei gerade Linien in einem Winkel von mehr als oder gleich -10° und weniger als oder gleich 10° kreuzen. Folglich ist auch der Fall mit eingeschlossen, in dem der Winkel mehr als oder gleich -5° und weniger als oder gleich 5° ist. Zudem bezeichnet „im Wesentlichen parallel“ oder „annähernd parallel“ den Zustand, in dem sich zwei gerade Linien in einem Winkel von mehr als oder gleich -30° und weniger als oder gleich 30° kreuzen. Zudem bezeichnet „senkrecht“ den Zustand, in dem sich zwei gerade Linien in einem Winkel von mehr als oder gleich 80° und weniger als oder gleich 100° kreuzen. Folglich ist auch der Fall mit eingeschlossen, in dem der Winkel mehr als oder gleich 85° und weniger als oder gleich 95° ist. Zudem bezeichnet „im Wesentlichen senkrecht“ oder „annähernd senkrecht“ den Zustand, in dem sich zwei gerade Linien in einem Winkel von mehr als oder gleich 60° und weniger als oder gleich 120° kreuzen.
  • Wirkung der Erfindung
  • Gemäß einer Ausführungsform der vorliegenden Erfindung kann eine Halbleitervorrichtung oder dergleichen bereitgestellt werden, die eine Produkt-Summen-Operation und/oder eine Funktionsoperation durchführt. Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung kann eine Halbleitervorrichtung bereitgestellt werden, die das Überschreiben von Daten durchführt, die in einer Multiplikationszelle gehalten werden. Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung kann eine Halbleitervorrichtung bereitgestellt werden, die einen digitalen Wert hält und eine Digital/Analog-Wandlung an dem digitalen Wert durchführt, um unter Verwendung eines analogen Wertes eine arithmetische Operation durchzuführen. Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung kann eine Halbleitervorrichtung oder dergleichen bereitgestellt werden, die eine Faltungsverarbeitung, wie z. B. CNN, durchführt. Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung kann eine Halbleitervorrichtung oder dergleichen für KI bereitgestellt werden. Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung kann eine Halbleitervorrichtung oder dergleichen für DNN bereitgestellt werden. Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung kann eine Halbleitervorrichtung oder dergleichen mit niedrigem Stromverbrauch bereitgestellt werden. Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung kann eine Halbleitervorrichtung oder dergleichen bereitgestellt werden, die durch die Umgebungstemperatur weniger beeinflusst wird. Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung kann eine Halbleitervorrichtung oder dergleichen bereitgestellt werden, die durch Schwankungen der Eigenschaften eines Transistors weniger beeinflusst wird. Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung kann eine Halbleitervorrichtung oder dergleichen bereitgestellt werden, die durch Schwankungen der Eigenschaften einer Stromquelle weniger beeinflusst wird. Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung kann eine neuartige Halbleitervorrichtung oder dergleichen bereitgestellt werden.
  • Es sei angemerkt, dass die Wirkungen der Ausführungsformen der vorliegenden Erfindung nicht auf die vorstehend aufgeführten Wirkungen beschränkt sind. Die vorstehend aufgeführten Wirkungen stehen dem Vorhandensein weiterer Wirkungen nicht im Wege. Es sei angemerkt, dass es sich bei den weiteren Wirkungen um die Wirkungen handelt, die in diesem Abschnitt nicht genannt worden sind und im Folgenden beschrieben werden. Für Fachleute werden die Wirkungen, die in diesem Abschnitt nicht beschrieben worden sind, aus der Erläuterung der Beschreibung, der Zeichnungen und dergleichen ersichtlich, und sie können diese je nach Bedarf davon ableiten. Eine Ausführungsform der vorliegenden Erfindung soll mindestens eine der vorstehend aufgeführten Wirkungen und der weiteren Wirkungen aufweisen. Deshalb weist eine Ausführungsform der vorliegenden Erfindung in einigen Fällen keine der vorstehend aufgeführten Wirkungen auf.
  • Figurenliste
    • 1A und 1B sind Blockdiagramme, die jeweils ein Strukturbeispiel einer Halbleitervorrichtung darstellen, und 1C ist eine perspektivische Ansicht, die ein Strukturbeispiel einer Halbleitervorrichtung darstellt.
    • 2A bis 2C sind Schaltpläne, die jeweils ein Konfigurationsbeispiel einer Schaltung darstellen, die in einer Halbleitervorrichtung enthalten ist.
    • 3 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 4 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 5 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 6 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 7Abis 7E sind Schaltpläne, die jeweils ein Konfigurationsbeispiel einer Schaltung darstellen, die in einer Halbleitervorrichtung enthalten ist.
    • 8 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 9 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 10A ist ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist, und 10B bis 10E sind Schaltpläne, die jeweils ein Konfigurationsbeispiel einer Speicherzelle darstellen, die in der Halbleitervorrichtung enthalten ist.
    • 11 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 12 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 13 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 14A ist ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist, und 14B ist ein Schaltplan, der ein Konfigurationsbeispiel eines Teils einer Schaltung darstellt, die in der Schaltung enthalten ist.
    • 15 ist ein Blockdiagramm, das ein Strukturbeispiel einer Halbleitervorrichtung darstellt.
    • 16 ist ein Blockdiagramm, das ein Strukturbeispiel einer Halbleitervorrichtung darstellt.
    • 17A ist ein Blockdiagramm, das ein Strukturbeispiel einer Halbleitervorrichtung darstellt, und 17B ist ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in der Halbleitervorrichtung enthalten ist.
    • 18A bis 18D sind Schaltpläne, die jeweils ein Strukturbeispiel einer Halbleitervorrichtung darstellen.
    • 19 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 20A ist ein Schaltplan, der ein Strukturbeispiel einer Halbleitervorrichtung darstellt, und 20B ist ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in der Halbleitervorrichtung enthalten ist.
    • 21A ist ein Schaltplan, der ein Strukturbeispiel einer Halbleitervorrichtung darstellt, und 21B ist ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in der Halbleitervorrichtung enthalten ist.
    • 22A und 22B sind Schaltpläne, die jeweils ein Strukturbeispiel einer Halbleitervorrichtung darstellen.
    • 23 ist ein Blockdiagramm, das ein Strukturbeispiel einer Halbleitervorrichtung darstellt.
    • 24A und 24B sind Diagramme, die ein hierarchisches neuronales Netz darstellen.
    • 25 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 26 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 27A bis 27C sind Schaltpläne, die jeweils ein Konfigurationsbeispiel einer Schaltung darstellen, die in einer Halbleitervorrichtung enthalten ist.
    • 28 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 29A bis 29F sind Schaltpläne, die jeweils ein Konfigurationsbeispiel einer Schaltung darstellen, die in einer Halbleitervorrichtung enthalten ist.
    • 30 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 31 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 32 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 33A bis 33E sind Schaltpläne, die jeweils ein Konfigurationsbeispiel einer Schaltung darstellen, die in einer Halbleitervorrichtung enthalten ist.
    • 34A bis 34C sind Schaltpläne, die jeweils ein Konfigurationsbeispiel einer Schaltung darstellen, die in einer Halbleitervorrichtung enthalten ist.
    • 35 ist eine schematische Querschnittsansicht, die ein Strukturbeispiel einer Halbleitervorrichtung darstellt.
    • 36A bis 36C sind schematische Querschnittsansichten, die ein Strukturbeispiel eines Transistors darstellen.
    • 37 ist eine schematische Querschnittsansicht, die ein Strukturbeispiel einer Halbleitervorrichtung darstellt.
    • 38A und 38B sind schematische Querschnittsansichten, die ein Strukturbeispiel eines Transistors darstellen.
    • 39 ist eine schematische Querschnittsansicht, die ein Strukturbeispiel eines Transistors darstellt.
    • 40A ist ein Diagramm, das die Klassifizierung der Kristallstrukturen von IGZO zeigt,
    • 40B ist ein Diagramm, das ein XRD-Spektrum von kristallinem IGZO zeigt, und 40C ist ein Diagramm, das ein Nanostrahl-Elektronenbeugungsmuster von kristallinem IGZO zeigt.
    • 41A ist eine perspektivische Ansicht, die ein Beispiel für einen Halbleiterwafer darstellt, 41B ist eine perspektivische Ansicht, die ein Beispiel für einen Chip darstellt, und 41C und 41D sind perspektivische Ansichten, die jeweils ein Beispiel für ein elektronisches Bauelement darstellen.
    • 42 ist eine schematische Darstellung, die Beispiele für elektronische Geräte darstellen.
    • 43A bis 43C sind schematische Darstellungen, die Beispiele für elektronische Geräte darstellen.
  • Ausführungsformen der Erfindung
  • In einem künstlichen neuronalen Netz (nachstehend als neuronales Netz bezeichnet) kann die Verbindungsstärke einer Synapse verändert werden, indem das neuronale Netz mit vorhandenen Informationen versorgt wird. Eine derartige Verarbeitung, bei der die Verbindungsstärke durch die Versorgung eines neuronalen Netzes mit vorhandenen Informationen bestimmt wird, wird in einigen Fällen als „Lernen“ bezeichnet.
  • Wenn ein neuronales Netz, in dem das „Lernen“ durchgeführt worden ist (in dem die Verbindungsstärke bestimmt worden ist), mit einigen Informationen versorgt wird, können auf Basis der Verbindungsstärke neue Informationen ausgegeben werden. Eine derartige Verarbeitung, bei der in einem neuronalen Netz neue Informationen auf Basis der gelieferten Informationen und der Verbindungsstärke ausgegeben werden, wird in einigen Fällen als „Inferenz“ oder „Erkennung“ bezeichnet.
  • Beispiele für das Modell eines neuronalen Netzes umfassen ein neuronales Hopfield-Netz und ein hierarchisches neuronales Netz. In einigen Fällen wird insbesondere ein mehrschichtiges neuronales Netz als „Deep Neural Network“ (DNN) bezeichnet und wird maschinelles Lernen mit einem Deep Neural Network als „Deep Learning“ bezeichnet.
  • In dieser Beschreibung und dergleichen bedeutet ein Metalloxid im weiteren Sinne ein Oxid eines Metalls. Metalloxide werden in einen Oxidisolator, einen Oxidleiter (darunter auch einen durchsichtigen Oxidleiter), einen Oxidhalbleiter (oxide semiconductor; auch einfach als OS bezeichnet) und dergleichen eingeteilt. Beispielsweise wird in dem Fall, in dem ein Metalloxid in einem Kanalbildungsbereich eines Transistors enthalten ist, das Metalloxid in einigen Fällen als Oxidhalbleiter bezeichnet. Mit anderen Worten: Wenn ein Metalloxid einen Kanalbildungsbereich eines Transistors, der mindestens eine der Verstärkungsfunktion, der Gleichrichterfunktion und der Schalterfunktion aufweist, bilden kann, kann das Metalloxid als Metalloxidhalbleiter bezeichnet werden. In dem Fall, in dem ein OS-Transistor beschrieben wird, kann der OS-Transistor auch als Transistor, der ein Metalloxid oder einen Oxidhalbleiter enthält, bezeichnet werden.
  • In dieser Beschreibung und dergleichen wird auch ein stickstoffhaltiges Metalloxid in einigen Fällen durch den allgemeinen Begriff „Metalloxid“ ausgedrückt. Das stickstoffhaltige Metalloxid kann auch als Metalloxynitrid bezeichnet werden.
  • In dieser Beschreibung und dergleichen kann eine Ausführungsform der vorliegenden Erfindung konstruiert werden, indem die Struktur, die bei einer Ausführungsform beschrieben wird, angemessen mit einer Struktur kombiniert wird, die bei einer anderen Ausführungsform beschrieben wird. Wenn mehrere Strukturbeispiele bei einer Ausführungsform beschrieben werden, können diese Strukturbeispiele angemessen miteinander kombiniert werden.
  • Es sei angemerkt, dass ein Inhalt (oder ein Teil davon), der bei einer Ausführungsform beschrieben wird, auf einen anderen Inhalt (oder einen Teil davon), der bei der Ausführungsform beschrieben wird, und/oder einen Inhalt (oder einen Teil davon), der bei einer oder mehreren anderen Ausführungsformen beschrieben wird, angewendet, mit diesem kombiniert oder durch diesen ersetzt werden kann.
  • Es sei angemerkt, dass sich bei jeder Ausführungsform ein Inhalt, der bei der Ausführungsform beschrieben wird, auf einen Inhalt, der anhand von verschiedenen Zeichnungen beschrieben wird, oder auf einen Inhalt bezieht, der mit dem in dieser Beschreibung offenbarten Text beschrieben wird.
  • Es sei angemerkt, dass, indem ein Schema (oder ein Teil davon), das bei einer Ausführungsform beschrieben wird, mit einem anderen Teil des Schemas, einem anderen Schema (oder einem Teil davon), das bei der Ausführungsform beschrieben wird, und/oder einem Schema (oder einem Teil davon), das bei einer oder mehreren anderen Ausführungsformen beschrieben wird, kombiniert wird, viel mehr Schemata gebildet werden können.
  • Ausführungsformen, die in dieser Beschreibung beschrieben werden, werden anhand von Zeichnungen beschrieben. Jedoch können die Ausführungsformen in vielen verschiedenen Modi implementiert werden, und es ist für Fachleute leicht verständlich, dass Modi und Details davon auf verschiedene Weise verändert werden können, ohne dabei vom Gedanken und Schutzbereich abzuweichen. Dementsprechend sollte die vorliegende Erfindung nicht als auf die Beschreibung der Ausführungsformen beschränkt angesehen werden. Es sei angemerkt, dass bei den Strukturen der Ausführungsformen der Erfindung gleiche Abschnitte oder Abschnitte mit ähnlichen Funktionen durch die gleichen Bezugszeichen in unterschiedlichen Zeichnungen gekennzeichnet sind, und ihre Beschreibung wird in einigen Fällen nicht wiederholt. In einer perspektivischen Ansicht oder dergleichen werden in einigen Fällen einige Komponenten der Klarheit der Zeichnung halber weggelassen.
  • In dieser Beschreibung und dergleichen werden dann, wenn eine Vielzahl von Komponenten, die durch die gleichen Bezugszeichen gekennzeichnet sind, insbesondere voneinander zu unterscheiden ist, in einigen Fällen Kennzeichnungen, wie z. B. „_1“, „[n]“ oder „[m, n]“, den Bezugszeichen hinzugefügt. Selbst wenn in den Zeichnungen und dergleichen Kennzeichnungen, wie z. B. „_1“, „[n]“ oder „[m, n]“, den Bezugszeichen hinzugefügt werden, werden in einigen Fällen in dieser Beschreibung und dergleichen den Bezugszeichen keine derartigen Kennzeichnungen hinzugefügt, wenn die Komponenten voneinander nicht zu unterscheiden sind.
  • In den dieser Beschreibung beigefügten Zeichnungen wird die Größe, die Schichtdicke oder der Bereich in einigen Fällen der Klarheit halber übertrieben dargestellt. Deshalb sind sie nicht notwendigerweise auf das Größenverhältnis beschränkt. Es sei angemerkt, dass die Zeichnungen schematische Ansichten sind, die ideale Beispiele zeigen, und dass Ausführungsformen der vorliegenden Erfindung nicht auf die Formen oder Werte, welche in den Zeichnungen gezeigt werden, beschränkt sind. Beispielsweise können Schwankungen eines Signals, einer Spannung oder eines Stroms aufgrund eines Rauschens oder Schwankungen eines Signals, einer Spannung oder eines Stroms aufgrund eines Zeitunterschiedes mit eingeschlossen werden.
  • (Ausführungsform 1)
  • Bei dieser Ausführungsform wird eine Struktur einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung beschrieben.
  • <Strukturbeispiel 1 einer Halbleitervorrichtung>
  • 1A ist ein Blockdiagramm, das ein Strukturbeispiel einer Halbleitervorrichtung SDV1 einer Ausführungsform der vorliegenden Erfindung darstellt. Die Halbleitervorrichtung SDV1 beinhaltet beispielsweise eine Speichervorrichtung MINT, eine Schaltung ILD und einen arithmetischen Abschnitt CLP. 1A stellt auch eine Speichervorrichtung MEXT dar, um eine Struktur einer elektrischen Verbindung mit der Halbleitervorrichtung SDV1 zu zeigen.
  • Die Speichervorrichtung MEXT ist beispielsweise außerhalb der Halbleitervorrichtung SDV1 bereitgestellt. Bei dieser Ausführungsform hält die Speichervorrichtung MEXT Daten für die Durchführung einer arithmetischen Operation in dem arithmetischen Abschnitt CLP. Die Speichervorrichtung MEXT überträgt die Daten als digitales Spannungssignal oder dergleichen an die Speichervorrichtung MINT. Ferner kann die Speichervorrichtung MEXT die Daten nicht nur an die Speichervorrichtung MINT, sondern auch an die Schaltung ILD, die später beschrieben wird, übertragen. Mit anderen Worten: Die Halbleitervorrichtung SDV1 kann derart konfiguriert sein, dass das Ziel der Übertragung von der Speichervorrichtung MEXT zwischen der Speichervorrichtung MINT und der Schaltung ILD umgeschaltet wird.
  • Wenn die Halbleitervorrichtung SDV1 derart konfiguriert ist, dass das Ziel der Übertragung eines Signals, das von der Speichervorrichtung MEXT ausgegeben wird, zwischen der Speichervorrichtung MINT und der Schaltung ILD umgeschaltet wird, können Daten, die von der Speichervorrichtung MEXT an die Speichervorrichtung MINT übertragen werden, eine verringerte Anzahl von Bits aufweisen, um die Speicherkapazität der Speichervorrichtung MINT zu verringern. Daten, die von der Speichervorrichtung MEXT an die Schaltung ILD übertragen werden, können eine erhöhte Anzahl von Bits aufweisen. Alternativ kann dann, wenn Daten von der Speichervorrichtung MEXT an die Speichervorrichtung MINT übertragen werden, ein Wert mit hohen Bitraten der Daten übertragen werden, um die Speicherkapazität der Speichervorrichtung MINT zu verringern; wenn ein Wert mit niedrigen Bitraten erforderlich ist, kann ein Wert mit niedrigen Bitraten von der Speichervorrichtung MEXT in die Schaltung ILD eingegeben werden. Mit anderen Worten: Daten können gleichzeitig von der Speichervorrichtung MINT und der Speichervorrichtung MEXT in die Schaltung ILD eingegeben werden.
  • Es sei angemerkt, dass die Speichervorrichtung MEXT beispielsweise ein Storage, wie z. B. ein Festplattenlaufwerk (hard disc drive, HDD) oder ein Solid-State-Laufwerk (solid state drive, SSD), sein kann.
  • Die Halbleitervorrichtung SDV1 kann hergestellt werden, indem beispielsweise Schaltungselemente und dergleichen auf einem Substrat BSE ausgebildet werden.
  • Als Substrat BSE können beispielsweise verschiedene Substrate verwendet werden. Beispiele für verschiedene Substrate umfassen ein Halbleitersubstrat (z. B. ein einkristallines Substrat oder ein Siliziumsubstrat), ein SOI-Substrat, ein Glassubstrat, ein Quarzsubstrat, ein Kunststoffsubstrat, ein Saphirglassubstrat, ein Metallsubstrat, ein Edelstahlsubstrat, ein Substrat, das eine Edelstahlfolie beinhaltet, ein Wolframsubstrat, ein Substrat, das eine Wolframfolie beinhaltet, ein flexibles Substrat, einen Befestigungsfilm, Papier, das ein Fasermaterial enthält, und einen Basismaterialfilm. Beispiele für ein Glassubstrat umfassen ein Bariumborosilikatglas-Substrat, ein Aluminiumborosilikatglas-Substrat und ein Kalknatronglas-Substrat. Beispiele für das flexible Substrat, den Befestigungsfilm, den Basismaterialfilm und dergleichen umfassen das Folgende. Beispielsweise können Kunststoffe angegeben werden, wie typischerweise Polyethylenterephthalat (PET), Polyethylennaphthalat (PEN), Polyethersulfon (PES) und Polytetrafluorethylen (PTFE). Weitere Beispiele umfassen ein synthetisches Harz, wie z. B. Acryl. Weitere Beispiele umfassen Polypropylen, Polyester, Polyvinylfluorid und Polyvinylchlorid. Weitere Beispiele umfassen Polyamid, Polyimid, Aramid, ein Epoxidharz, einen durch Verdampfung ausgebildeten anorganischen Film und Papier. Wenn insbesondere Transistoren unter Verwendung eines Halbleitersubstrats, eines einkristallinen Substrats, eines SOI-Substrats oder dergleichen hergestellt werden, können kleine Transistoren hergestellt werden, bei denen Schwankungen der Eigenschaften, der Größe, der Form oder dergleichen gering sind und die eine hohe Stromfähigkeit aufweisen. Wenn eine Schaltung aus derartigen Transistoren gebildet wird, kann der Stromverbrauch der Schaltung verringert werden und kann eine hohe Integration der Schaltung erzielt werden.
  • Ein flexibles Substrat kann als Substrat BSE verwendet werden, und der Transistor kann direkt auf dem flexiblen Substrat ausgebildet werden. Alternativ kann eine Trennschicht zwischen dem Substrat und dem Transistor bereitgestellt werden. Die Trennschicht kann verwendet werden, um eine Halbleitervorrichtung, die über dieser teilweise oder vollständig ausgebildet worden ist, von dem Substrat zu trennen und auf ein anderes Substrat zu übertragen. Dabei kann der Transistor auch auf ein Substrat mit niedriger Wärmebeständigkeit, ein flexibles Substrat oder dergleichen übertragen werden. Es sei angemerkt, dass auf die vorstehend beschriebene Trennschicht beispielsweise eine Struktur, bei der anorganische Filme, nämlich ein Wolframfilm und ein Siliziumoxidfilm, übereinander angeordnet sind, oder eine Struktur, bei der ein organischer Harzfilm aus Polyimid oder dergleichen über einem Substrat ausgebildet ist, angewendet werden kann.
  • Mit anderen Worten: Ein Transistor kann unter Verwendung eines Substrats ausgebildet werden und dann auf ein weiteres Substrat übertragen werden, und danach kann der Transistor über einem weiteren Substrat (z. B. dem Substrat BSE) angeordnet werden. Beispiele für das Substrat, auf das der Transistor übertragen wird, umfassen zusätzlich zu den vorstehend genannten Substraten, über denen der Transistor ausgebildet werden kann, ein Papiersubstrat, ein Zellglassubstrat, ein Aramidfilm-Substrat, ein Polyimidfilm-Substrat, ein Steinsubstrat, ein Holzsubstrat, ein Stoffsubstrat (darunter auch eine Naturfaser (Seide, Baumwolle oder Hanf), eine Kunstfaser (Nylon, Polyurethan oder Polyester), eine Regeneratfaser (Acetat, Cupro, Viskose oder regenerierten Polyester) und dergleichen), ein Ledersubstrat und ein Gummisubstrat. Wenn ein derartiges Substrat verwendet wird, kann eine Ausbildung eines Transistors mit vorteilhaften Eigenschaften, eine Ausbildung eines Transistors mit niedrigem Stromverbrauch, eine Herstellung einer beständigen Vorrichtung, eine Verleihung der Wärmebeständigkeit, eine Gewichtsreduktion oder eine Verringerung der Dicke erzielt werden.
  • Es sei angemerkt, dass sämtliche Schaltungen, die zur Realisierung einer vorbestimmten Funktion benötigt werden, über demselben Substrat (z. B. einem Glassubstrat, einem Kunststoffsubstrat, einem einkristallinen Substrat oder einem SOI-Substrat) ausgebildet werden können. Auf diese Weise können die Kosten durch die Verringerung der Anzahl von Bestandteilen gespart werden, oder die Zuverlässigkeit kann durch die Verringerung der Anzahl von Verbindungen mit Schaltungskomponenten erhöht werden.
  • Es sei angemerkt, dass es möglich ist, nicht sämtliche Schaltungen, die zur Realisierung einer vorbestimmten Funktion benötigt werden, über demselben Substrat auszubilden. Das heißt, dass ein Teil der Schaltungen, die zur Realisierung der vorbestimmten Funktion benötigt werden, über einem Substrat ausgebildet sein kann und ein weiterer Teil der Schaltungen, die zur Realisierung der vorbestimmten Funktion benötigt werden, über einem weiteren Substrat ausgebildet sein kann. Zum Beispiel kann ein Teil der Schaltungen, die zur Realisierung der vorbestimmten Funktion benötigt werden, über einem Glassubstrat ausgebildet sein, und ein weiterer Teil der Schaltungen, die zur Realisierung der vorbestimmten Funktion benötigt werden, kann über einem einkristallinen Substrat (oder einem SOI-Substrat) ausgebildet sein. Dann kann das einkristalline Substrat, über dem der weitere Teil der Schaltungen, die zur Realisierung der vorbestimmten Funktion benötigt werden (auch als IC-Chip bezeichnet), durch COG (Chip-on-Glas) mit dem Glassubstrat verbunden werden, und der IC-Chip kann über dem Glassubstrat angeordnet werden. Alternativ kann ein IC-Chip mit dem Glassubstrat mittels TAB (Tape-Automated-Bonding), COF (Chip-on-Film), SMT (Surface Mount Technology), einer gedruckten Leiterplatte oder dergleichen verbunden werden. Wenn auf diese Weise ein Teil der Schaltungen über demselben Substrat wie ein Pixelabschnitt ausgebildet ist, können die Kosten durch die Verringerung der Anzahl von Bestandteilen gespart werden, oder die Zuverlässigkeit kann durch die Verringerung der Anzahl von Verbindungen mit Schaltungskomponenten erhöht werden. Insbesondere verbraucht in vielen Fällen eine Schaltung in einem Abschnitt mit hoher Betriebsspannung, eine Schaltung in einem Abschnitt mit hoher Betriebsfrequenz oder dergleichen eine große Menge an Strom. Um dies zu bewältigen, wird bei der Herstellung eines IC-Chips eine derartige Schaltung über einem Substrat (z. B. einem einkristallinen Substrat) ausgebildet, das sich von dem Substrat unterscheidet, über dem der Pixelabschnitt ausgebildet wird. Unter Verwendung dieses IC-Chips kann ein Anstieg des Stromverbrauchs verhindert werden.
  • Wenn beispielsweise das Substrat BSE ein Halbleitersubstrat ist, das Silizium enthält, können Transistoren, die in dem arithmetischen Abschnitt CLP enthalten sind, und Transistoren, die in der Schaltung ILD enthalten sind, Si-Transistoren sein und auf dem Substrat BSE ausgebildet werden. Ferner kann dann, wenn Transistoren, die in der Speichervorrichtung MINT enthalten sind, OS-Transistoren sind, die Speichervorrichtung MINT oberhalb des arithmetischen Abschnitts CLP und/oder der Schaltung ILD bereitgestellt werden. Mit anderen Worten: Die Halbleitervorrichtung SDV1 kann beispielsweise eine Struktur aufweisen, bei der, wie in 1C dargestellt, der arithmetische Abschnitt CLP und die Schaltung ILD oberhalb des Substrats BSE bereitgestellt werden und die Speichervorrichtung MINT oberhalb des arithmetischen Abschnitts CLP und der Schaltung ILD bereitgestellt wird.
  • Die Speichervorrichtung MINT, die in der Halbleitervorrichtung SDV1 bereitgestellt ist, weist beispielsweise eine Funktion auf, Informationen, die von der Speichervorrichtung MEXT gelesen werden, die außerhalb der Halbleitervorrichtung SDV1 bereitgestellt ist, zu erhalten und die Informationen zu halten. Ferner weist die Speichervorrichtung MINT eine Funktion auf, die Informationen, die darin gehalten werden, zu lesen und die Informationen an die Schaltung ILD zu übertragen. Die Informationen, die von der Speichervorrichtung MEXT an die Speichervorrichtung MINT übertragen werden, werden als Daten für die Durchführung einer arithmetischen Operation behandelt, die durch den arithmetischen Abschnitt CLP durchgeführt wird, der später beschrieben wird.
  • In dieser Beschreibung und dergleichen wird die Speichervorrichtung MINT derart beschrieben, dass sie einen digitalen Wert speichert. Wenn die Speichervorrichtung MINT eine Speichervorrichtung ist, die einen digitalen Wert speichert, ist der Potentialbereich, in dem Daten gelesen werden können, groß; daher können Daten, die geschriebenen Daten gleich sind, gelesen werden, selbst wenn der Absolutwert der Menge an elektrischen Ladungen, die in einem Speicherelement gehalten werden, verringert wird. Wenn die Speichervorrichtung MINT eine Speichervorrichtung ist, die einen digitalen Wert speichert, wird ferner die Aktualisierung von Daten, die in dem Speicherelement gespeichert werden, vereinfacht, so dass ein Potential (elektrische Ladungen), das in dem Speicherelement gehalten wird, für lange Zeit gehalten werden kann. Daher weist die Speichervorrichtung MINT vorzugsweise eine Funktion auf, gehaltene Daten regelmäßig zu aktualisieren. Außerdem kann der Aktualisierungsvorgang durchgeführt werden, nachdem Daten an den arithmetischen Abschnitt CLP (die Schaltung ILD), der später beschrieben wird, übertragen worden sind. Es sei angemerkt, dass in dieser Beschreibung und dergleichen die Aktualisierung von Daten einen Vorgang bezeichnet, bei dem die Spannung, die Daten in dem Speicherelement entspricht, gelesen wird, durch eine Verstärkerschaltung, wie z. B. einen Leseverstärker, oder dergleichen auf ein angemessenes Niveau erhöht oder verringert wird und in das Speicherelement zurückgeschrieben wird. Wenn Daten in einer Speicherzelle der Speichervorrichtung MINT angemessen umschrieben werden, können Daten von der Speichervorrichtung MEXT gelesen werden und in die Speicherzelle geschrieben werden. Die Speichervorrichtung MINT gemäß einer Halbleitervorrichtung der vorliegenden Erfindung kann nicht nur einen digitalen Wert, sondern auch einen mehrstufigen Wert, einen analogen Wert und dergleichen speichern. Wenn beispielsweise die Speicherzelle in der Speichervorrichtung MINT einen mehrstufigen (Multibit-) Wert halten kann, ist die Anzahl von Bits in der Speicherzelle kleiner als die Anzahl von Bits, die in einer Multiplikationszelle in dem arithmetischen Abschnitt CLP gehalten werden, wodurch eine Vielzahl von Speicherzellen in der Speichervorrichtung MINT einer einstückigen Multiplikationszelle in dem arithmetischen Abschnitt CLP entsprechen kann. Beispielsweise werden in der Annahme, dass eine Speicherzelle in der Speichervorrichtung MINT einen 4-Bit-Wert halten kann und eine Multiplikationszelle in dem arithmetischen Abschnitt CLP einen 8-Bit-Wert halten kann, zwei 4-Bit-Werte in die Speicherzelle in der Speichervorrichtung MINT geschrieben, wodurch ein 8-Bit-Wert in die Multiplikationszelle in dem arithmetischen Abschnitt CLP geschrieben werden kann.
  • Als Transistor, der in der Speichervorrichtung MINT enthalten ist, wird vorzugsweise zum Beispiel ein OS-Transistor verwendet. Als Metalloxid, das in einem Kanalbildungsbereich des OS-Transistors enthalten ist, wird vorzugsweise zum Beispiel ein In-M-Zn-Oxid, das Indium, ein Element M und Zink enthält (das Element M ist eine oder mehrere Arten, die aus Aluminium, Gallium, Yttrium, Zinn, Kupfer, Vanadium, Beryllium, Bor, Titan, Eisen, Nickel, Germanium, Zirconium, Molybdän, Lanthan, Cer, Neodym, Hafnium, Tantal, Wolfram, Magnesium und dergleichen ausgewählt werden), verwendet. Als Transistor kann beispielsweise ein Transistor, der Silizium in einem Kanalbildungsbereich enthält (nachstehend als Si-Transistor bezeichnet), verwendet werden. Als Silizium kann beispielsweise einkristallines Silizium, amorphes Silizium (in einigen Fällen als hydriertes amorphes Silizium bezeichnet), mikrokristallines Silizium, polykristallines Silizium oder dergleichen verwendet werden. Als Transistor, der sich von dem OS-Transistor und dem Si-Transistor unterscheidet, können beispielsweise ein Transistor, der Ge oder dergleichen in einem Kanalbildungsbereich enthält, ein Transistor, der einen Verbindungshalbleiter, wie z. B. ZnSe, CdS, GaAs, InP, GaN oder SiGe, in einem Kanalbildungsbereich enthält, ein Transistor, der eine Kohlenstoffnanoröhre in einem Kanalbildungsbereich enthält, ein Transistor, der einen organischen Halbleiter in einem Kanalbildungsbereich enthält, und dergleichen verwendet werden.
  • Die Schaltung ILD dient beispielsweise als Stromquellenschaltung zum Zuführen von Strom zu dem arithmetischen Abschnitt CLP. Die Schaltung ILD führt insbesondere einer Schaltung, die in dem arithmetischen Abschnitt CLP enthalten ist, Strom zu, der Informationen entspricht, die von der Speichervorrichtung MINT gelesen werden. Es sei angemerkt, dass die Schaltung ILD nicht die Stromquellenschaltung zum Zuführen von Strom zu dem arithmetischen Abschnitt CLP, sondern zum Beispiel eine Spannungsquellenschaltung (Spannungserzeugungsschaltung) zum Eingeben der Spannung, die Informationen entspricht, die von der Speichervorrichtung MINT gelesen werden, in den arithmetischen Abschnitt CLP sein kann.
  • Der arithmetische Abschnitt CLP beinhaltet eine Vielzahl von Schaltungen, die als Multiplikationszellen dienen. Die Multiplikationszellen weisen jeweils beispielsweise eine Funktion auf, Daten, die für eine arithmetische Operation verwendet werden, als analogen Wert zu halten. In dem arithmetischen Abschnitt CLP sind die Schaltungen in einer Matrix angeordnet. Nachdem die Schaltungen Informationen (z. B. Strom oder Spannung), die von der Schaltung ILD übertragen werden, gehalten worden sind, wird eine Spannung, die einem Multiplikator entspricht, in den arithmetischen Abschnitt CLP eingegeben, wodurch die Schaltungen jeweils ein Produkt von einem Wert, der den Informationen entspricht, und dem Multiplikator berechnen können. Wenn das Produkt, das durch die Schaltung berechnet wird, als Strom ausgegeben wird, werden Ströme, die von der Vielzahl von Schaltungen ausgegeben werden, addiert, so dass die Summe der Ströme eine Menge aufweisen kann, die einem Wert einer Produktsumme von den Informationen (z. B. Strom oder Spannung), die in der Vielzahl von Schaltungen gehalten werden, und einer Vielzahl von Multiplikatoren entspricht. Außerdem ist eine Treiberschaltung zum Betreiben der Multiplikationszelle auch in dem arithmetischen Abschnitt CLP enthalten. Die Schaltungskonfiguration des arithmetischen Abschnitts CLP und ein Prinzip der Produkt-Summen-Operation in dem arithmetischen Abschnitt CLP werden bei der Ausführungsform 2 ausführlich beschrieben.
  • In dem Fall, in dem die Speichervorrichtung MINT eine Funktion zum Halten eines digitalen Wertes aufweist und der arithmetische Abschnitt CLP eine Funktion zum Halten eines analogen Wertes in der Multiplikationszelle aufweist, muss eine Digital/Analog-Wandlung durchgeführt werden, um Daten, die für eine arithmetische Operation verwendet werden, von der Speichervorrichtung MINT an den arithmetischen Abschnitt zu übertragen. In diesem Fall wird es bevorzugt, dass die Schaltung ILD nicht nur eine Funktion einer Stromquellenschaltung, sondern auch eine Funktion einer Digital/Analog-Wandlerschaltung aufweist. Je größer analoge Daten sind, die in den arithmetischen Abschnitt CLP geschrieben werden, desto größer ist die Speicherkapazität, die in der Speichervorrichtung MINT erforderlich ist. Insbesondere sind in dem Fall, in dem beispielsweise eine Multiplikationszelle in dem arithmetischen Abschnitt CLP Daten hält, die einem 8-Bit-Wert entsprechen, acht Speicherzellen, die jeweils binäre Daten halten können, in der Speichervorrichtung MINT erforderlich. In diesem Fall muss die Schaltungsfläche der Speichervorrichtung MINT vergrößert werden; demzufolge weist die Halbleitervorrichtung SDV1 vorzugsweise die Struktur, bei der, wie in 1C dargestellt, die Speichervorrichtung MINT oberhalb des arithmetischen Abschnitts CLP (darunter auch die Schaltung zum Betreiben des arithmetischen Abschnitts CLP) und der Schaltung ILD bereitgestellt ist, oder dergleichen auf. Wenn ein grabenförmiger Kondensator als Kondensator, der in der Speicherzelle der Speichervorrichtung MINT bereitgestellt werden kann, verwendet wird, kann auch die Fläche pro Speicherzelle verkleinert werden.
  • In dem Fall, in dem die Multiplikationszelle in dem arithmetischen Abschnitt CLP eine Funktion zum Halten eines analogen Wertes aufweist, könnten sich in einigen Fällen die analogen Daten, die in der Multiplikationszelle gehalten werden, aufgrund eines Leckstroms von der Multiplikationszelle verschlechtern. Deshalb weist die Halbleitervorrichtung SDV1 vorzugsweise eine Struktur auf, bei der digitale Daten (mit einem Wert, der demjenigen der Daten gleich ist, die in der Multiplikationszelle gehalten werden), die in der Speichervorrichtung MINT gehalten werden, regelmäßig durch die Schaltung ILD in analoge Daten umgewandelt werden und die analogen Daten von der Speichervorrichtung MINT an den arithmetischen Abschnitt CLP übertragen werden, so dass die Daten in ein Speicherelement der Multiplikationszelle in dem arithmetischen Abschnitt CLP wieder geschrieben werden (Strom, Spannung oder dergleichen eingegeben wird oder elektrische Ladungen nachgefüllt werden). In diesem Fall dient die Speichervorrichtung MINT als Schaltung, die digitale Daten hält, die analogen Daten entsprechen, die in dem Speicherelement der Multiplikationszelle in dem arithmetischen Abschnitt CLP gehalten werden, um die analogen Daten zu kompensieren. Die Speichervorrichtung MINT, die eine derartige Struktur aufweist, wird in einigen Fällen als Hauptspeicher für den arithmetischen Abschnitt CLP bezeichnet. In diesem Fall kann das Speicherelement, das in der Multiplikationszelle in dem arithmetischen Abschnitt CLP bereitgestellt wird, als vorübergehender Speicher betrachtet werden. In dem Fall, in dem beispielsweise eine Speicherzelle MCL in der Speichervorrichtung MINT eine Schaltung ist, die digitale Daten (2 Bits) halten kann, und die Multiplikationszelle in dem arithmetischen Abschnitt CLP eine Schaltung ist, die analoge Daten, die 8 Bits entsprechen, halten kann, kann die Speicherzelle MCL in der Speichervorrichtung MINT Daten länger als die Multiplikationszelle in dem arithmetischen Abschnitt CLP halten (variiert ein Wert von Daten weniger wahrscheinlich durch eine Verringerung des Absolutwertes der Menge an elektrischen Ladungen, die durch einen Leckstrom verursacht wird); deshalb wird die Speichervorrichtung MINT vorzugsweise als Hauptspeicher verwendet. Die arithmetische Operation, bei der analoge Daten verwendet werden, weist eine höhere Berechnungseffizienz auf als die arithmetische Operation, bei der digitale Daten verwendet werden; daher weist die Halbleitervorrichtung SDV1 vorzugsweise eine Struktur auf, bei der digitale Daten, die von der Speichervorrichtung MINT gelesen werden, in analoge Daten umgewandelt werden und die arithmetische Operation, bei der die analogen Daten verwendet werden, in dem arithmetischen Abschnitt CLP durchgeführt wird.
  • Die Halbleitervorrichtung SDV1 kann eine Vielzahl von arithmetischen Abschnitten CLP beinhalten. Beispielsweise können, wie in 1B dargestellt, ein arithmetischer Abschnitt CLPa und ein arithmetischer Abschnitt CLPb anstelle des in 1A dargestellten arithmetischen Abschnitts CLP enthalten sein. Wenn die Halbleitervorrichtung SDV1, wie vorstehend beschrieben, eine Vielzahl von arithmetischen Abschnitten beinhaltet, können beispielsweise Daten, die von der Speichervorrichtung MINT übertragen werden, in einen des arithmetischen Abschnitts CLPa und des arithmetischen Abschnitts CLPb geschrieben werden, während eine arithmetische Operation in dem anderen des arithmetischen Abschnitts CLPa und des arithmetischen Abschnitts CLPb durchgeführt wird.
  • Bei der Struktur in 1B kann alternativ einer des arithmetischen Abschnitts CLPa und des arithmetischen Abschnitts CLPb eine Schaltung sein, die eine analoge arithmetische Operation durchführt, und der andere des arithmetischen Abschnitts CLPa und des arithmetischen Abschnitts CLPb kann eine Schaltung sein, die eine digitale arithmetische Operation durchführt. Als weitere Alternative können beide des arithmetischen Abschnitts CLPa und des arithmetischen Abschnitts CLPb Schaltungen sein, die eine digitale arithmetische Operation durchführen.
  • «Schaltung ILD»
  • Hier wird ein spezifisches Schaltungskonfigurationsbeispiel der Schaltung ILD beschrieben. Es sei angemerkt, dass hier eine VI-Wandlerschaltung (in einigen Fällen als Digital/Analog-Wandlerschaltung bezeichnet), die unter Verwendung eines digitalen Wertes, der von der Speichervorrichtung MINT gelesen wird, einen analogen Strom ausgibt, als Schaltung ILD beschrieben wird. Die Schaltung ILD, die in 2A dargestellt wird, ist ein Beispiel für eine Stromquellenschaltung, die für die Schaltung ILD in 1A verwendet werden kann. Die Schaltung ILD in 2A beinhaltet eine Schaltung WCS1, und die Schaltung WCS1 beinhaltet Konstantstromquellen CC[1] bis CC[K] (K ist eine ganze Zahl von mehr als oder gleich 1) und Schalter SW[1] bis SW[K],
  • Ein Eingangsanschluss einer Konstantstromquelle CC[u] (u ist eine ganze Zahl von mehr als oder gleich 1 und weniger als oder gleich K) ist elektrisch mit einer Leitung VDL verbunden, ein Ausgangsanschluss der Konstantstromquelle CC[u] ist elektrisch mit einem ersten Anschluss eines Schalters SW[u] verbunden, und ein zweiter Anschluss des Schalters SW[u] ist elektrisch mit einer Leitung IL verbunden. Ein Steueranschluss des Schalters SW[u] ist elektrisch mit einer Leitung DIL[u] verbunden.
  • Leitungen DIL[1] bis DIL[K], die in 2A dargestellt werden, sind elektrisch mit der Speichervorrichtung MINT verbunden, die in der Halbleitervorrichtung SDV1 in 1A enthalten ist. Mit anderen Worten: Die Leitungen DIL[1] bis DIL[K] dienen als Leitungen zum Übertragen von Informationen, die von der Speichervorrichtung MINT gelesen werden.
  • Die Leitung VDL dient beispielsweise als Leitung, die eine konstante Spannung anlegt. Die konstante Spannung ist vorzugsweise zum Beispiel ein hohes Potential.
  • Die Leitung IL dient als Leitung zur elektrischen Verbindung mit dem arithmetischen Abschnitt CLP. Mit anderen Worten: Die Leitung IL dient als Leitung, die dem arithmetischen Abschnitt CLP Strom, der durch die Schaltung ILD erzeugt wird und den Informationen entspricht, die in der Speichervorrichtung MINT gehalten werden, zuführt. Die Leitung IL dient beispielsweise als einspaltige Schreibdatenleitung, die sich in den arithmetischen Abschnitt CLP erstreckt. Daher beinhaltet in dem Fall, in dem der arithmetische Abschnitt CLP Multiplikationszellen beinhaltet, die in einer Vielzahl von Spalten angeordnet sind, die Schaltung ILD vorzugsweise eine Vielzahl von Schaltungen WCS1. Abhängig von der Struktur des arithmetischen Abschnitts CLP werden in einigen Fällen zwei Schreibdatenleitungen für eine Vielzahl von Multiplikationszellen bereitgestellt, die in einer Spalte angeordnet sind. Aus diesem Grund wird in 2A eine der Leitungen durch die Leitung IL dargestellt, und die andere Leitung wird durch eine Leitung ILB in einer Klammer dargestellt.
  • Die Schaltung WCS1 in 2A weist beispielsweise eine Funktion auf, Informationen von K-Bit (2K-Wert) (K ist eine ganze Zahl von mehr als oder gleich 1) als Strom auszugeben. Insbesondere werden beispielsweise Informationen, die einem Wert eines ersten Bit entsprechen, in die Leitung DIL[1] eingegeben, Informationen, die einem Wert eines u-ten Bit entsprechen, werden in die Leitung DIL[u] eingegeben, und Informationen, die einem Wert eines K-ten Bit entsprechen, werden in die Leitung DIL[K] eingegeben, wodurch die Menge an Strom, der von der Schaltung WCS1 in die Leitung IL fließt, bestimmt werden kann. Dabei ist in der Annahme, dass der Konstantstrom, der von der Konstantstromquelle CC[1] zugeführt wird, Iut ist, der Konstantstrom, der von der Konstantstromquelle CC[u] zugeführt wird, vorzugsweise 2u-1 ×Iut, und der Konstantstrom, der von der Konstantstromquelle CC[K] zugeführt wird, ist vorzugsweise 2K-1×/Iut.
  • Ein Decoder DEC zum Umwandeln von Daten von Binärzahlen in Dezimalzahlen kann zwischen der Speichervorrichtung MINT und der Schaltung ILD bereitgestellt werden. Die Schaltungskonfiguration der Schaltung ILD in einem derartigen Fall wird in 2B dargestellt. In 2B beinhaltet eine Schaltung WCS2, die in der Schaltung ILD enthalten ist, Konstantstromquellen CC[1] bis CC[2K-1] und Schalter SW[1] bis SW[2K-1],
  • Der Decoder DEC ist elektrisch mit den Leitungen DIL[1] bis DIL[K] und Leitungen DEL[1] bis DEL[2K-1] verbunden. Ein Eingangsanschluss einer Konstantstromquelle CC[t] (t ist eine ganze Zahl von mehr als oder gleich 1 und weniger als oder gleich 2K-1) ist elektrisch mit der Leitung VDL verbunden, ein Ausgangsanschluss der Konstantstromquelle CC[t] ist elektrisch mit einem ersten Anschluss eines Schalters SW[t] verbunden, und ein zweiter Anschluss des Schalters SW[t] ist elektrisch mit der Leitung IL verbunden. Ein Steueranschluss des Schalters SW[t] ist elektrisch mit einer Leitung DEL[t] verbunden.
  • Der Decoder DEC weist eine Funktion auf, K-Bit- (binäre) Informationen, die an die Leitungen DIL[1] bis DIL[K] übertragen werden, in dezimale Informationen umzuwandeln und die umgewandelten Informationen an die Leitungen DEL[1] bis DEL[2K-1] zu übertragen.
  • Die Schaltung WCS2 in 2B weist beispielsweise eine Funktion auf, in ähnlicher Weise wie die Schaltung WCS1 in 2A Informationen von K-Bit (2K-Wert) (K ist eine ganze Zahl von mehr als oder gleich 1) als Strom auszugeben. Es sei angemerkt, dass Informationen, die durch den Decoder DEC in Dezimalzahlen umgewandelt werden, an die Schaltung WCS2 übertragen werden; demzufolge wird die Menge an konstantem Strom, der von jeder der Konstantstromquellen CC[1] bis CC[21-1] zugeführt wird, vorzugsweise auf Iut eingestellt.
  • Beispielsweise können die Konstantstromquellen CC, die in der Schaltung WCS1 in 2A und der Schaltung WCS2 in 2B enthalten sind, jeweils einen Transistor beinhalten. Als Schalter SW, die in der Schaltung WCS1 in 2A und der Schaltung WCS2 in 2B enthalten sind, können beispielsweise elektrische Schalter, wie z. B. ein Analogschalter und ein Transistor, verwendet werden. Alternativ können beispielsweise mechanische Schalter als Schalter SW verwendet werden.
  • Es sei angemerkt, dass in dieser Beschreibung und dergleichen der Schalter SW ausgeschaltet ist, wenn dem Steueranschluss ein hohes Potential zugeführt wird, und der Schalter SW eingeschaltet ist, wenn dem Steueranschluss ein niedriges Potential zugeführt wird.
  • 2C stellt ein spezifisches Beispiel für das Vorstehende dar. Die Schaltung ILD in 2C weist beispielsweise eine Konfiguration auf, bei der die Konstantstromquelle CC[1], die Konstantstromquelle CC[u], die Konstantstromquelle CC[K], der Schalter SW[1], der Schalter SW[u] und der Schalter SW[K], die in der Schaltung ILD in 2A dargestellt werden, einen Transistor CTr[1], einen Transistor CTr[u], einen Transistor CTr[K], einen Transistor STr[1], einen Transistor STr[u] bzw. einen Transistor STr[K] beinhalten.
  • Die Transistoren CTr[1] bis CTr[K] und die Transistoren STr[1] bis STr[K], welche in 2C dargestellt werden, sind jeweils vorzugsweise ein Si-Transistor. Als Transistor, der sich von dem Si-Transistor unterscheidet, können beispielsweise ein Transistor, der Ge oder dergleichen in einem Kanalbildungsbereich enthält, ein Transistor, der einen Verbindungshalbleiter, wie z. B. ZnSe, CdS, GaAs, InP, GaN oder SiGe, in einem Kanalbildungsbereich enthält, ein Transistor, der eine Kohlenstoffnanoröhre in einem Kanalbildungsbereich enthält, ein Transistor, der einen organischen Halbleiter in einem Kanalbildungsbereich enthält, und dergleichen verwendet werden.
  • Beispielsweise sind die Transistoren CTr[1] bis CTr[K] und die Transistoren STr[1] bis STr[K], welche in 2C dargestellt werden, jeweils ein p-Kanal-Transistor. Je nach Sachlage oder Umständen können die Transistoren CTr[1] bis CTr[K] und die Transistoren STr[1] bis STr[K] jeweils ein n-Kanal-Transistor sein. Wenn die Transistoren CTr[1] bis CTr[K] und die Transistoren STr[1] bis STr[K] jeweils ein n-Kanal-Transistor sind, können die Transistoren CTr[1] bis CTr[K] und die Transistoren STr[1] bis STr[K] jeweils ein OS-Transistor sein.
  • Beispielsweise ist ein erster Anschluss des Transistors CTr[1] elektrisch mit der Leitung VDL verbunden, ein zweiter Anschluss des Transistors CTr[1] ist elektrisch mit einem ersten Anschluss des Transistors STr[1] verbunden, und ein zweiter Anschluss des Transistors STr[1] ist elektrisch mit der Leitung IL verbunden. Ein Gate des Transistors CTr[1] ist elektrisch mit einer Leitung BIAL verbunden, und ein Gate des Transistors STr[1] ist elektrisch mit der Leitung DIL[1] verbunden. Beispielsweise ist ein erster Anschluss des Transistors CTr[u] elektrisch mit der Leitung VDL verbunden, ein zweiter Anschluss des Transistors CTr[u] ist elektrisch mit einem ersten Anschluss des Transistors STr[u] verbunden, und ein zweiter Anschluss des Transistors STr[u] ist elektrisch mit der Leitung IL verbunden. Ein Gate des Transistors CTr[u] ist elektrisch mit der Leitung BIAL verbunden, und ein Gate des Transistors STr[u] ist elektrisch mit der Leitung DIL[u] verbunden. Beispielsweise ist ein erster Anschluss des Transistors CTr[K] elektrisch mit der Leitung VDL verbunden, ein zweiter Anschluss des Transistors CTr[K] ist elektrisch mit einem ersten Anschluss des Transistors STr[K] verbunden, und ein zweiter Anschluss des Transistors STr[K] ist elektrisch mit der Leitung IL verbunden. Ein Gate des Transistors CTr[K] ist elektrisch mit der Leitung BIAL verbunden, und ein Gate des Transistors STr[K] ist elektrisch mit der Leitung DIL[K] verbunden.
  • Die Leitung BIAL dient beispielsweise als Leitung, die eine konstante Spannung anlegt. Die Leitung BIAL ist elektrisch mit jedem der Gates der Transistoren CTr[1] bis CTr[K] verbunden; daher dient die konstante Spannung als Vorspannung zum Zuführen von Strom zu jedem der Transistoren CTr[1] bis CTr[K], Die Vorspannung ist vorzugsweise zum Beispiel ein niedriges Potential, ein Erdpotential oder dergleichen.
  • Wenn das Verhältnis der Kanalbreite (nachstehend als W-Länge bezeichnet) zu der Kanallänge (nachstehend als L-Länge bezeichnet) des Transistors CTr[1] in der Schaltung ILD in 2C durch W/L dargestellt wird, ist das Verhältnis der W-Länge zu der L-Länge des Transistors CTr[u] vorzugsweise 2u-1×W/L oder ein Wert in der Nähe davon und ist das Verhältnis der W-Länge zu der L-Länge des Transistors CTr[K] vorzugsweise 2K-1×W/L oder ein Wert in der Nähe davon. Demzufolge ist das Verhältnis von Strom, der in jeden des Transistors CTr[1], des Transistors CTr[u] und des Transistors CTr[K] fließt, ungefähr 1:2u-1:2K-1. Der Wert in der Nähe von 2u-1×W/L kann beispielsweise das 0,9-Fache oder mehr und das 1,1-Fache oder weniger des Wertes von 2u-1×W/L sein. In ähnlicher Weise kann der Wert in der Nähe von 2K-1×W/L beispielsweise das 0,9-Fache oder mehr und das 1,1-Fache oder weniger des Wertes von 2K-1×W/L sein.
  • Alternativ kann die Konfiguration der Schaltung ILD in 2C durch eine Konfiguration ersetzt werden, bei der 2u-1 Transistoren CTr[u], die die gleiche Struktur aufweisen, elektrisch parallel geschaltet sind und Gates der Transistoren jeweils elektrisch mit der Leitung DIL[u] verbunden sind. In ähnlicher Weise kann die Konfiguration der Schaltung ILD in 2C durch eine Konfiguration ersetzt werden, bei der 2K-1 Transistoren CTr[K], die die gleiche Struktur aufweisen, elektrisch parallel geschaltet sind und Gates der Transistoren jeweils elektrisch mit der Leitung DIL[K] verbunden sind. Demzufolge ist das Verhältnis von Strom, der in jeden des Transistors CTr[1], des Transistors CTr[u] und des Transistors CTr[K] fließt, ungefähr 1:2u-1:2K-1.
  • Sofern nicht anders festgelegt, kann der Transistor CTr, der eingeschaltet ist, schließlich im gesättigten Bereich arbeiten. Das heißt, dass die Gate-Spannung, die Source-Spannung und die Drain-Spannung des Transistors CTr jeweils auf eine Spannung vorgespannt sein können, die zur Arbeit im gesättigten Bereich geeignet ist. Jedoch ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Um Schwankungen der zugeführten Spannungen zu verringern, kann der Transistor CTr auch im linearen Bereich arbeiten. Um die Menge an Strom, der in den Transistor CTr fließt, zu verringern, kann der Transistor CTr im Unterschwellenbereich arbeiten. Alternativ kann der Transistor CTr in der Umgebung der Grenze zwischen dem gesättigten Bereich und dem Unterschwellenbereich arbeiten. In dieser Beschreibung und dergleichen umfasst die Umgebung der Grenze zwischen dem gesättigten Bereich und dem Unterschwellenbereich beispielsweise einen Fall, in dem die Spannung zwischen dem Gate und der Source in der Annahme, dass die Schwellenspannung des Transistors durch Vth dargestellt wird, höher als oder gleich Vth-1,0 V, höher als oder gleich Vth-0,5 V oder höher als oder gleich Vth-0,1 V und niedriger als oder gleich Vth+0,1 V, niedriger als oder gleich Vth+0,5 V oder niedriger als oder gleich Vth+1,0 V ist. Es sei angemerkt, dass eine der vorstehenden Untergrenzen und eine der vorstehenden Obergrenzen frei kombiniert werden können. Alternativ können beispielsweise der Fall, in dem der Transistor CTr im linearen Bereich arbeitet, der Fall, in dem der Transistor CTr im gesättigten Bereich arbeitet, und der Fall, in dem der Transistor CTr im Unterschwellenbereich arbeitet, koexistieren; der Fall, in dem der Transistor CTr im linearen Bereich arbeitet, und der Fall, in dem der Transistor CTr im gesättigten Bereich arbeitet, können koexistieren; der Fall, in dem der Transistor CTr im gesättigten Bereich arbeitet, und der Fall, in dem der Transistor CTr im Unterschwellenbereich arbeitet, können koexistieren; oder der Fall, in dem der Transistor CTr im linearen Bereich arbeitet, und der Fall, in dem der Transistor CTr im Unterschwellenbereich arbeitet, können koexistieren.
  • In dieser Beschreibung und dergleichen kann, sofern nicht anders festgelegt, der Transistor STr, der eingeschaltet ist, schließlich im linearen Bereich arbeiten. Das heißt, dass die Gate-Spannung, die Source-Spannung und die Drain-Spannung des Transistors STr jeweils auf eine Spannung vorgespannt sein können, die zur Arbeit im linearen Bereich geeignet ist. Jedoch ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Beispielsweise kann der Transistor STr im gesättigten Bereich oder Unterschwellenbereich arbeiten, wenn er eingeschaltet ist. Alternativ kann der Transistor STr in der Umgebung der Grenze zwischen dem gesättigten Bereich und dem Unterschwellenbereich arbeiten. Alternativ können der Fall, in dem der Transistor STr im linearen Bereich arbeitet, und der Fall, in dem der Transistor STr im gesättigten Bereich arbeitet, koexistieren; der Fall, in dem der Transistor STr im gesättigten Bereich arbeitet, und der Fall, in dem der Transistor STr im Unterschwellenbereich arbeitet, können koexistieren; oder der Fall, in dem der Transistor STr im linearen Bereich arbeitet, der Fall, in dem der Transistor STr im gesättigten Bereich arbeitet, und der Fall, in dem der Transistor STr im Unterschwellenbereich arbeitet, können koexistieren.
  • Die Schaltung ILD muss nicht notwendigerweise eine der Konfigurationen in 2A bis 2C aufweisen; beispielsweise kann sie eine Digital/Analog-Wandlerschaltung unter Verwendung eines Operationsverstärkers sein. In dem Fall, in dem der Stromverbrauch verringert werden soll, wird vorzugsweise eine VI-Wandlerschaltung verwendet, die eine der Konfigurationen in 2A bis 2C aufweist.
  • «Strukturbeispiel 1 der Speichervorrichtung MINT und der Schaltung ILD»
  • Als Nächstes werden die Speichervorrichtung MINT und die elektrische Verbindungsstruktur zwischen der Speichervorrichtung MINT, der Schaltung ILD und dem arithmetischen Abschnitt CLP beschrieben.
  • 3 stellt ein Schaltungskonfigurationsbeispiel dar, das die Speichervorrichtung MINT, einen Teil der Schaltung ILD in 2A und einen Teil des arithmetischen Abschnitts CLP zeigt.
  • Als Beispiel entspricht die Struktur des arithmetischen Abschnitts CLP, der in 3 dargestellt wird, einem Teil einer arithmetischen Schaltung 110, die bei der Ausführungsform 2 beschrieben wird. Für die Details des arithmetischen Abschnitts CLP, der in 3 dargestellt wird, wird daher auf die Beschreibung der Ausführungsform 2 verwiesen.
  • Der arithmetische Abschnitt, der in 3 dargestellt wird, weist eine Struktur auf, bei der zwei Schreibdatenleitungen für eine Vielzahl von Multiplikationszellen bereitgestellt sind, die in einer Spalte angeordnet sind. Die Leitung IL, die eine der Schreibdatenleitungen ist, ist elektrisch mit der Schaltung WCS1 verbunden, die in der Schaltung ILD enthalten ist. Obwohl die elektrische Verbindung zwischen der Leitung ILB, die die andere Schreibdatenleitung ist, und der Schaltung ILD nicht dargestellt wird, ist die Leitung ILB elektrisch mit der Schaltung WCS1 verbunden, die sich von derjenigen unterscheidet, die elektrisch mit der Leitung IL verbunden ist.
  • Die Speichervorrichtung MINT beinhaltet eine Speicherschaltung, die als NOSRAM (Nonvolatile Oxide Semiconductor Random Access Memory, eingetragenes Markenzeichen) bezeichnet wird. Insbesondere beinhaltet die Speichervorrichtung MINT in 3 Speicherzellen MCL[1] bis MCL[m] (m ist eine ganze Zahl von mehr als oder gleich 1), einen Schalter RSW, eine Schaltung WWD und eine Schaltung RWD. Die Speicherzellen MCL[1] bis MCL[m] beinhalten jeweils Transistoren F1 bis F3 und einen Kondensator CI.
  • Als jeder der Transistoren F1 bis F3 kann ein OS-Transistor verwendet werden, wie vorstehend beschrieben. Alternativ können die Transistoren F1 bis F3 jeweils ein Si-Transistor sein. Als Transistor, der sich von dem OS-Transistor und dem Si-Transistor unterscheidet, können beispielsweise ein Transistor, der Ge oder dergleichen in einem Kanalbildungsbereich enthält, ein Transistor, der einen Verbindungshalbleiter, wie z. B. ZnSe, CdS, GaAs, InP, GaN oder SiGe, in einem Kanalbildungsbereich enthält, ein Transistor, der eine Kohlenstoffnanoröhre in einem Kanalbildungsbereich enthält, ein Transistor, der einen organischen Halbleiter in einem Kanalbildungsbereich enthält, und dergleichen verwendet werden.
  • Wenn ein OS-Transistor als Transistor, der in der Speichervorrichtung MINT enthalten ist, verwendet wird und ein OS-Transistor als Transistor, der in dem arithmetischen Abschnitt CLP enthalten ist, verwendet wird, können die beiden OS-Transistoren in einigen Fällen gleichzeitig in dem gleichen Schritt hergestellt werden. Indem der OS-Transistor, der in der Speichervorrichtung MINT enthalten ist, und der OS-Transistor, der in dem arithmetischen Abschnitt CLP enthalten ist, gleichzeitig hergestellt werden, kann die Herstellungszeit der Halbleitervorrichtung SDV1 verkürzt werden.
  • Sofern nicht anders festgelegt, kann der Transistor F1, der eingeschaltet ist, schließlich im gesättigten Bereich arbeiten. Das heißt, dass die Gate-Spannung, die Source-Spannung und die Drain-Spannung des Transistors F1 jeweils auf eine Spannung vorgespannt sein können, die zur Arbeit im gesättigten Bereich geeignet ist. Jedoch ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Um Schwankungen der zugeführten Spannungen zu verringern, kann der Transistor F1 auch im linearen Bereich arbeiten. Um die Menge an Strom, der in den Transistor F1 fließt, zu verringern, kann der Transistor F1 im Unterschwellenbereich arbeiten. Alternativ kann der Transistor F1 in der Umgebung der Grenze zwischen dem gesättigten Bereich und dem Unterschwellenbereich arbeiten. Alternativ können beispielsweise der Fall, in dem der Transistor F1 im linearen Bereich arbeitet, der Fall, in dem der Transistor F1 im gesättigten Bereich arbeitet, und der Fall, in dem der Transistor F1 im Unterschwellenbereich arbeitet, koexistieren; der Fall, in dem der Transistor F1 im linearen Bereich arbeitet, und der Fall, in dem der Transistor F1 im gesättigten Bereich arbeitet, können koexistieren; der Fall, in dem der Transistor F1 im gesättigten Bereich arbeitet, und der Fall, in dem der Transistor F1 im Unterschwellenbereich arbeitet, können koexistieren; oder der Fall, in dem der Transistor F1 im linearen Bereich arbeitet, und der Fall, in dem der Transistor F1 im Unterschwellenbereich arbeitet, können koexistieren.
  • In dieser Beschreibung und dergleichen können, sofern nicht anders festgelegt, der Transistor F2 und der Transistor F3, die eingeschaltet sind, schließlich im linearen Bereich arbeiten. Das heißt, dass die Gate-Spannung, die Source-Spannung und die Drain-Spannung jedes der oben genannten Transistoren jeweils auf eine Spannung vorgespannt sein können, die zur Arbeit im linearen Bereich geeignet ist. Jedoch ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Beispielsweise können der Transistor F2 und der Transistor F3 im gesättigten Bereich oder Unterschwellenbereich arbeiten, wenn sie eingeschaltet sind. Alternativ können der Transistor F2 und der Transistor F3 in der Umgebung der Grenze zwischen dem gesättigten Bereich und dem Unterschwellenbereich arbeiten. Alternativ können der Fall, in dem der Transistor F2 und der Transistor F3 im linearen Bereich arbeiten, und der Fall, in dem der Transistor F2 und der Transistor F3 im gesättigten Bereich arbeiten, koexistieren; der Fall, in dem der Transistor F2 und der Transistor F3 im gesättigten Bereich arbeiten, und der Fall, in dem der Transistor F2 und der Transistor F3 im Unterschwellenbereich arbeiten, können koexistieren; der Fall, in dem der Transistor F2 und der Transistor F3 im linearen Bereich arbeiten, der Fall, in dem der Transistor F2 und der Transistor F3 im gesättigten Bereich arbeiten, und der Fall, in dem der Transistor F2 und der Transistor F3 im Unterschwellenbereich arbeiten, können koexistieren; oder der Fall, in dem der Transistor F2 und der Transistor F3 im linearen Bereich arbeiten, und der Fall, in dem der Transistor F2 und der Transistor F3 im Unterschwellenbereich arbeiten, können koexistieren.
  • Beispielsweise kann ein elektrischer Schalter, wie z. B. ein analoger Schalter oder ein Transistor, als Schalter RSW verwendet werden. Alternativ kann beispielsweise ein mechanischer Schalter als Schalter SW verwendet werden.
  • Es sei angemerkt, dass in dieser Beschreibung und dergleichen der Schalter RSW eingeschaltet ist, wenn dem Steueranschluss ein hohes Potential zugeführt wird, und der Schalter RSW ausgeschaltet ist, wenn dem Steueranschluss ein niedriges Potential zugeführt wird.
  • Die Speichervorrichtung MINT kann beispielsweise eine Struktur aufweisen, bei der die Speicherzellen MCL in einer Matrix angeordnet sind. Beispielsweise kann die Speichervorrichtung MINT eine Struktur aufweisen, bei der eine Vielzahl von Spalten, die jeweils aus den Speicherzellen MCL[1] bis MCL[m] bestehen, angeordnet ist. In der Speichervorrichtung MINT in 3 sind K-Spalten angeordnet, die jeweils aus den Speicherzellen MCL[1] bis MCL[m] bestehen. Hier werden nur die Speicherzellen MCL[1] bis MCL[m] in der u-ten Spalte dargestellt.
  • Die Speicherzellen MCL[1] bis MCL[m] in der u-ten Spalte in der Speichervorrichtung MINT sind elektrisch mit der Leitung DIL[u] verbunden. Mit anderen Worten: Die Speicherzellen MCL[1] bis MCL[m] in der u-ten Spalte sind elektrisch mit dem Schalter SW[u] in der Schaltung WCS1 verbunden, die in der Schaltung ILD enthalten ist.
  • In der Speicherzelle MCL[1] ist ein erster Anschluss des Transistors F1 elektrisch mit einer Leitung VEA verbunden, ein zweiter Anschluss des Transistors F1 ist elektrisch mit einem ersten Anschluss des Transistors F3 verbunden, und ein Gate des Transistors F1 ist elektrisch mit einem ersten Anschluss des Transistors F2 und einem ersten Anschluss des Kondensators CI verbunden. Ein zweiter Anschluss des Transistors F2 ist elektrisch mit einer Leitung WBL[u] verbunden, und ein Gate des Transistors F2 ist elektrisch mit einer Leitung WWL[1] verbunden. Ein zweiter Anschluss des Transistors F3 ist elektrisch mit einer Leitung RBL[u] verbunden, und ein Gate des Transistors F3 ist elektrisch mit einer Leitung RWL[1] verbunden. Ein zweiter Anschluss des Kondensators CI ist elektrisch mit der Leitung VEA verbunden.
  • In der Speicherzelle MCL[m] ist ein erster Anschluss des Transistors F1 elektrisch mit der Leitung VEA verbunden, ein zweiter Anschluss des Transistors F1 ist elektrisch mit einem ersten Anschluss des Transistors F3 verbunden, und ein Gate des Transistors F1 ist elektrisch mit einem ersten Anschluss des Transistors F2 und einem ersten Anschluss des Kondensators CI verbunden. Ein zweiter Anschluss des Transistors F2 ist elektrisch mit der Leitung WBL[u] verbunden, und ein Gate des Transistors F2 ist elektrisch mit einer Leitung WWL[m] verbunden. Ein zweiter Anschluss des Transistors F3 ist elektrisch mit der Leitung RBL[u] verbunden, und ein Gate des Transistors F3 ist elektrisch mit einer Leitung RWL[m] verbunden. Ein zweiter Anschluss des Kondensators CI ist elektrisch mit der Leitung VEA verbunden.
  • Die Leitungen WWL[1] bis WWL[m] sind elektrisch mit einer Schaltung WWD verbunden. Die Leitungen RWL[1] bis RWL[m] sind elektrisch mit einer Schaltung RWD verbunden.
  • Die Leitung RBL[u] ist elektrisch mit einem ersten Anschluss des Schalters RSW und der Leitung DIL[u] verbunden. Ein zweiter Anschluss des Schalters RSW ist elektrisch mit einer Leitung VDL2 verbunden. Ein Steueranschluss des Schalters RSW ist elektrisch mit einer Leitung SL11 verbunden.
  • Die Leitungen WWL[1] bis WWL[m] dienen als Schreibwortleitungen in den Speicherzellen MCL[1] bis MCL[m], Die Schaltung WWD ist eine Treiberschaltung zum Auswählen einer Speicherzelle, in der das Schreiben durchgeführt wird. Die Schaltung WWD weist eine Funktion zum Übertragen eines Schreibauswahlsignals an eine der Leitungen WWL[1] bis WWL[m] auf.
  • Die Leitungen RWL[1] bis RWL[m] dienen als Lesewortleitungen in den Speicherzellen MCL[1] bis MCL[m], Die Schaltung RWD ist eine Treiberschaltung zum Auswählen einer Speicherzelle, in der das Lesen durchgeführt wird. Die Schaltung RWD weist eine Funktion zum Übertragen eines Leseauswahlsignals an eine der Leitungen RWL[1] bis RWL[m] auf.
  • Die Leitung WBL[u] dient als Schreibdatenleitung (in einigen Fällen als Schreib-Bitleitung bezeichnet) in den Speicherzellen MCL[1] bis MCL[m], Die Leitung WBL[u] ist elektrisch mit der Speichervorrichtung MEXT verbunden, da die Speichervorrichtung MINT Informationen hält, die von der Speichervorrichtung MEXT in 1 übertragen werden. Mit anderen Worten: Die Leitung WBL[u] dient als Leitung zum Übertragen von Informationen, die von der Speichervorrichtung MEXT gelesen werden, an die Speichervorrichtung MINT.
  • Die Leitung RBL[u] dient als Lesedatenleitung (in einigen Fällen als Lese-Bitleitung bezeichnet) in den Speicherzellen MCL[1] bis MCL[m],
  • Die Leitung VDL2 dient als Leitung zum Vorladen der Leitung RBL[u] mit einem vorbestimmten Potential, bevor Daten, die in einer der Speicherzellen MCL[1] bis MCL[m] in der Speichervorrichtung MINT gehalten werden, gelesen werden. Daher ist die Leitung VDL2 vorzugsweise eine Leitung, die eine konstante Spannung anlegt. Die konstante Spannung (Spannung, mit der die Leitung RBL[u] vorgeladen wird) kann beispielsweise ein hohes Potential sein.
  • Die Leitung VEA dient beispielsweise als Leitung zum Zuführen eines Source-Potentials zu dem ersten Anschluss des Transistors F1. Daher ist die Leitung VEA vorzugsweise eine Leitung, die eine konstante Spannung anlegt. Die konstante Spannung (Spannung, mit der die Leitung RBL[u] vorgeladen wird) kann beispielsweise ein niedriges Potential sein.
  • Die Leitung VEA kann das Potential des zweiten Anschlusses des Kondensators CI festlegen, wenn sie als Leitung dient, die eine konstante Spannung anlegt. Demzufolge wird der erste Anschluss des Kondensators CI in einen potentialfreien Zustand versetzt, wodurch eine Spannung zwischen dem ersten Anschluss und dem zweiten Anschluss des Kondensators CI, z. B. eine Spannung zwischen dem Gate und der Source des Transistors F1, gehalten werden kann. Es sei angemerkt, dass der zweite Anschluss des Kondensators CI elektrisch nicht mit der Leitung VEA, sondern mit einer weiteren Leitung, die eine konstante Spannung anlegt, verbunden sein kann.
  • Die Leitung SL11 dient als Leitung zum Übertragen eines Steuersignals (eines digitalen Wertes), mit dem der Zustand des Schalters RSW zwischen dem Einschaltzustand und dem Ausschaltzustand umgeschaltet wird.
  • [Schreibvorgang in die Speichervorrichtung MINT]
  • In dem Fall, in dem Informationen, die von der Speichervorrichtung MEXT gelesen werden, in die Speicherzelle MCL[1] geschrieben werden, wird zuerst ein niedriges Potential in jede der Leitungen RWL[1] bis RWL[m] eingegeben, und die Transistoren F3 in den Speicherzellen MCL[1] bis MCL[m] werden jeweils ausgeschaltet. Als Nächstes wird ein hohes Potential in die Leitung WWL[1] eingegeben, und ein niedriges Potential wird in die Leitungen WWL[2] bis WWL[m] eingegeben. Demzufolge wird der Transistor F2 in der Speicherzelle MCL[1] eingeschaltet, und Transistoren F2 in den Speicherzellen MCL[2] bis MCL[m] werden jeweils ausgeschaltet. Zu diesem Zeitpunkt wird ein Potential VDATA, das Informationen entspricht, die von der Speichervorrichtung MEXT gelesen werden, in die Leitung WBL[u] eingegeben, wodurch das Potential des ersten Anschlusses des Kondensators CI in der Speicherzelle MCL[1] zu VDATA wird. Danach wird ein niedriges Potential in die Leitung WWL[1] eingegeben, so dass der Transistor F2 in der Speicherzelle MCL[1] ausgeschaltet wird. Demzufolge kann VDATA als Informationen, die von der Speichervorrichtung MEXT gelesen werden, in der Speicherzelle MCL[1] gehalten werden.
  • [Lesevorgang von der Speichervorrichtung MINT]
  • In dem Fall, in dem VDATA von der Speicherzelle MCL[1] gelesen wird und in die Schaltung ILD eingegeben wird, wird zuerst der Leitung SL11 ein hohes Potential zugeführt, so dass der Schalter RSW eingeschaltet wird. Demzufolge wird das Potential der Leitung RBL[u] zu einem hohen Potential, das die Leitung VDL2 zuführen kann. Hier ist das hohe Potential, das die Leitung VDL2 zuführt, VPR. Wenn das Potential der Leitung RBL[u] VPR erreicht, wird der Leitung SL11 ein niedriges Potential zugeführt, wodurch der Schalter RSW ausgeschaltet wird; auf diese Weise wird das Vorladen der Leitung RBL[u] abgeschlossen. Zu diesem Zeitpunkt wird auch das Potential der Leitung DIL[u] zu VPR, das ein hohes Potential ist; daher wird der Schalter SW[u] in der Schaltung ILD ausgeschaltet, und Strom, der durch die Stromquelle CC[u] erzeugt wird, fließt nicht in die Leitung IL.
  • Als Nächstes wird ein hohes Potential in die Leitung RWL[1] eingegeben, und ein niedriges Potential wird in die Leitungen RWL[2] bis RWL[m] eingegeben. Demzufolge wird der Transistor F2 in der Speicherzelle MCL[1] eingeschaltet, und Transistoren F2 in den Speicherzellen MCL[2] bis MCL[m] werden jeweils ausgeschaltet. Zu diesem Zeitpunkt wird in der Speicherzelle MCL[1] eine elektrische Leitfähigkeit zwischen dem zweiten Anschluss des Transistors F1 und der Leitung RBL[u] hergestellt, so dass dem zweiten Anschluss des Transistors F1 das Potential VPR zugeführt wird. Zu diesem Zeitpunkt ist die Spannung zwischen dem Gate und der Source des Transistors F1 VDATA-VS. Wenn VDATA-VS höher ist als die Schwellenspannung Vth des Transistors F1, fließt Strom zwischen der Source und dem Drain des Transistors F1. Wenn der Strom zwischen der Source und dem Drain des Transistors F1 fließt, wird das Potential der vorgeladenen Leitung RBL[u] allmählich verringert. Zu dem Zeitpunkt, zu dem das Potential des zweiten Anschlusses des Transistors F1 auf ein vorbestimmtes Potential verringert wird, wird der Transistor F1 ausgeschaltet. Alternativ wird dann, wenn VDATA-VS niedriger ist als die Schwellenspannung Vth des Transistors F1, der Transistor F1 ausgeschaltet; daher fließt kein Strom zwischen der Source und dem Drain des Transistors F1. Deshalb ändert sich das Potential der vorgeladenen Leitung RBL[u] nicht.
  • Ob sich das Potential der vorgeladenen Leitung RBL[u] ändert oder nicht, hängt von der Spannung ab, die an dem ersten Anschluss des Kondensators CI gehalten wird, wie vorstehend beschrieben. Daher wird das Potential der Leitung RBL[u] gemessen, nachdem ein hohes Potential in die Leitung RWL[1] eingegeben worden ist, um den Transistor F3 einzuschalten, wodurch die Spannung, die an dem ersten Anschluss des Kondensators CI gehalten wird, gelesen werden kann.
  • Eine elektrische Leitfähigkeit wird zwischen der Leitung RBL[u] und der Leitung DIL[u] hergestellt; daher ändert sich dann, wenn sich das Potential der Leitung RBL[u] ändert, auch das Potential der Leitung DIL[u]. Demzufolge wird das Potential, das Informationen entspricht, die von der Speicherzelle MCL[1] gelesen werden, dem Steueranschluss des Schalters SW[u] in der Schaltung WCS1 zugeführt, so dass der Einschalt-/Ausschaltzustand des Schalters SW[u] bestimmt wird. Insbesondere ist dann, wenn VDATA-VS höher ist als die Schwellenspannung Vth des Transistors F1, das Potential der Leitung DIL[u] niedriger als VPR, so dass der Schalter SW[u] eingeschaltet wird. Im Gegensatz dazu ändert sich dann, wenn VDATA-VS niedriger ist als die Schwellenspannung Vth des Transistors F1, das Potential der Leitung DIL[u] nicht und bleibt auf VPR, so dass der Schalter SW[u] ausgeschaltet bleibt.
  • Wenn die Struktur der Speichervorrichtung MINT und die Verbindungsstruktur zwischen der Speichervorrichtung MINT und der Schaltung ILD, welche in 3 gezeigt werden, zum Einsatz kommen, können Informationen, die in jeder der Speicherzellen MCL[1] bis MCL[m] in der u-ten Spalte in der Speichervorrichtung MINT gehalten werden, dem Einschalt-/Ausschaltzustand des Schalters SW[u] in der Schaltung WCS1 entsprechen. In der Schaltungskonfiguration in 3 kann ferner eine Leseschaltung zum Lesen von Daten von der Speichervorrichtung nicht nötig sein, was zu einer Verringerung der Schaltungsfläche, einer Verringerung des Stromverbrauchs oder dergleichen führt.
  • Wenn die in 3 dargestellte Struktur auf die Halbleitervorrichtung SDV1 angewendet wird, können Daten von der Speichervorrichtung MINT gelesen werden und in die Multiplikationszelle in dem arithmetischen Abschnitt CLP geschrieben werden. Dieser Vorgang wird in regelmäßigen Zeitabständen durchgeführt, wodurch Daten, die sich durch Leckstrom verschlechtern (der verringerte Absolutwert der Menge an elektrischen Ladungen), in der Multiplikationszelle in dem arithmetischen Abschnitt CLP regelmäßig in ursprüngliche Daten (den ursprünglichen Absolutwert der Menge an elektrischen Ladungen) umschrieben werden können. Mit anderen Worten: Wenn die in 3 dargestellte Struktur auf die Halbleitervorrichtung SDV1 angewendet wird, kann der Vorgang zum Überschreiben von Daten, die in dem Speicherelement der Multiplikationszelle in dem arithmetischen Abschnitt CLP gehalten werden, leicht durchgeführt werden.
  • «Strukturbeispiel 2 der Speichervorrichtung MINT und der Schaltung ILD»
  • Die Strukturen der Speichervorrichtung MINT und der Schaltung ILD einer Ausführungsform der vorliegenden Erfindung sind nicht auf die in 3 dargestellte Schaltungskonfiguration beschränkt. Als Struktur der Speichervorrichtung MINT und der Schaltung ILD können ein enthaltenes Schaltungselement, eine Verbindungsstruktur und dergleichen je nach Sachlage oder Umständen geändert werden.
  • Beispielsweise können die Strukturen der Speichervorrichtung MINT und der Schaltung ILD in 3 durch eine Schaltungskonfiguration in 4 ersetzt werden. 4 zeigt eine Konfiguration, bei der eine Schaltung BF auf einem elektrischen Pfad zwischen der Leitung RBL[u] und der Leitung DIL[u] in 3 bereitgestellt ist.
  • Die Schaltung BF kann beispielsweise eine Verstärkerschaltung, wie z. B. eine Pufferschaltung, eine Inverterschaltung oder eine Latch-Schaltung, beinhalten. Insbesondere kann die Schaltung BF eine Funktion aufweisen, in Bezug auf ein Potential der Leitung RBL[u] ein Potential zu verstärken und das verstärkte Potential an die Leitung DIL[u] auszugeben.
  • Wenn die Schaltung BF wie in 4 bereitgestellt wird, kann ein Potential, das in den Steueranschluss des Schalters SW[u] eingegeben wird, stabil sein.
  • Wenn die in 4 dargestellte Struktur auf die Halbleitervorrichtung SDV1 angewendet wird, kann der Vorgang zum Überschreiben von Daten, die in dem Speicherelement der Multiplikationszelle in dem arithmetischen Abschnitt CLP gehalten werden, leicht durchgeführt werden.
  • «Strukturbeispiel 3 der Speichervorrichtung MINT und der Schaltung ILD»
  • 5 stellt ein Schaltungskonfigurationsbeispiel dar, das die Speichervorrichtung MINT, einen Teil der vorstehend beschriebenen Schaltung ILD und den arithmetischen Abschnitt CLP in dem Fall zeigt, in dem, wie in 2B dargestellt, der Decoder DEC elektrisch mit der Schaltung ILD verbunden ist. Wie in 5 dargestellt, ist die Speichervorrichtung MINT über die Leitungen DIL[1] bis DIL[K] elektrisch mit dem Decoder DEC verbunden, und die Schaltung ILD ist über die Leitungen DEL[1] bis DEL[L] elektrisch mit dem Decoder DEC verbunden.
  • Für den arithmetischen Abschnitt CLP wird auf die Beschreibung des arithmetischen Abschnitts CLP verwiesen, der in 3 dargestellt wird.
  • In 5 weist die Speichervorrichtung MINT beispielsweise eine Struktur auf, bei der eine Speicherschaltung enthalten ist, die als NOSRAM (eingetragenes Markenzeichen) bezeichnet wird, wie in 3 dargestellt. In der Speichervorrichtung MINT in 5 sind Speicherzellen, die den Speicherzellen MCL[1] bis MCL[m] in 3 ähnlich sind, in einer Matrix mit m Zeilen und K Spalten angeordnet. In 5 werden die Speicherzellen, die in einer Matrix angeordnet sind, durch Speicherzellen MCL[1,1] bis MCL[m,K] dargestellt. Ferner beinhaltet die Speichervorrichtung MINT in 5 Schalter RSW[1] bis RSW[K], die jeweils dem Schalter RSW in 3 entsprechen, die Schaltung WWD und die Schaltung RWD.
  • Für die Schaltung WWD und die Schaltung RWD wird auf die Beschreibung der Schaltung WWD und der Schaltung RWD, die in 3 dargestellt werden, verwiesen.
  • Die Speicherzellen MCL[1, 1] bis MCL[m, 1], die sich in der ersten Spalte befinden, sind elektrisch mit der Leitung WBL[1] und der Leitung RBL[1] verbunden. Eine Speicherzelle MCL[1,K] bis die Speicherzelle MCL[m,K], die sich in der K-ten Spalte befinden, sind elektrisch mit der Leitung WBL[K] und der Leitung RBL[K] verbunden. Die Speicherzellen MCL[1,1] bis MCL[1,K], die sich in der ersten Zeile befinden, sind elektrisch mit der Leitung WWL[1] und der Leitung RWL[1] verbunden. Die Speicherzellen MCL[m,1] bis MCL[m,K], die sich in der m-ten Zeile befinden, sind elektrisch mit der Leitung WWL[m] und der Leitung RWL[m] verbunden.
  • Die Leitung RBL[1] ist elektrisch mit einem ersten Anschluss des Schalters RSW[1] und der Leitung DIL[1] verbunden. Ein zweiter Anschluss des Schalters RSW[1] ist elektrisch mit der Leitung VDL2 verbunden. Die Leitung RBL[K] ist elektrisch mit einem ersten Anschluss des Schalters RSW[m] und der Leitung DIL[K] verbunden. Ein zweiter Anschluss des Schalters RSW[K] ist elektrisch mit der Leitung VDL2 verbunden. Steueranschlüsse der Schalter RSW[1] bis RSW[/<] sind jeweils elektrisch mit der Leitung SL11 verbunden.
  • In der Speichervorrichtung MINT in 5 wird der Lesevorgang von Daten auf ähnliche Weise wie diejenige in der Speichervorrichtung MINT in 3 durchgeführt, wodurch Informationen, die von einer Vielzahl von Speicherzellen MCL in einer der ersten bis m-ten Zeile gelesen werden, in den Decoder DEC eingegeben werden können.
  • Wenn beispielsweise die Speicherzellen MCL[1,1] bis MCL[1,K], die sich in der ersten Zeile befinden, bei dem Lesevorgang der Speichervorrichtung MINT in 5 ausgewählt werden, werden Informationen, die von jeder der Speicherzellen MCL[1,1] bis MCL[1,K] gelesen werden, über die Leitungen DIL[1] bis DIL[K] in den Decoder DEC eingegeben. In einem derartigen Fall werden K-Bit-Daten von den Leitungen DIL[1] bis DIL[K] an den Decoder DEC übertragen. Der Decoder DEC wandelt binäre Daten, die von den Leitungen DIL[1] bis DIL[K] übertragen werden, in dezimale Daten um und gibt die umgewandelten Daten an die Leitungen DEL[1] bis DEL[2K-1] aus. Demzufolge werden die dezimalen Daten von dem Decoder DEC an die Steueranschlüsse der Schalter SW[1] bis SW[2K-1] der Schaltung WCS2, die in der Schaltung ILD enthalten ist, eingegeben, und die Anzahl der Schalter, die eingeschaltet werden, unter den Schaltern SW[1] bis SW[2K-1] wird entsprechend den Daten bestimmt. Mit anderen Worten: Die Anzahl der Schalter, die eingeschaltet werden, unter den Schaltern SW[1] bis SW[2K-1] wird entsprechend Informationen bestimmt, die in eine Vielzahl von Speicherzellen MCL geschrieben werden, die sich in einer Zeile in der Speichervorrichtung MINT befinden, und der Strom, dessen Menge der Anzahl der Schalter entspricht, die eingeschaltet werden, fließt von der Schaltung WCS2 in die Leitung IL.
  • Wenn die in 5 dargestellte Struktur auf die Halbleitervorrichtung SDV1 angewendet wird, können Daten, auf ähnliche Weise wie in 3, von der Speichervorrichtung MINT gelesen werden und in die Multiplikationszelle in dem arithmetischen Abschnitt CLP geschrieben werden. Dieser Vorgang wird in regelmäßigen Zeitabständen durchgeführt, wodurch Daten, die sich durch Leckstrom verschlechtern (der verringerte Absolutwert der Menge an elektrischen Ladungen), in der Multiplikationszelle in dem arithmetischen Abschnitt CLP regelmäßig in ursprüngliche Daten (den ursprünglichen Absolutwert der Menge an elektrischen Ladungen) umschrieben werden können. Mit anderen Worten: Wenn die in 5 dargestellte Struktur auf die Halbleitervorrichtung SDV1 angewendet wird, kann der Vorgang zum Überschreiben von Daten, die in dem Speicherelement der Multiplikationszelle in dem arithmetischen Abschnitt CLP gehalten werden, leicht durchgeführt werden.
  • Die Speicherzellen MCL, die in den Speichervorrichtungen MINT in 3 bis 5 enthalten sind, beinhalten jeweils drei Transistoren und einen Kondensator; jedoch ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Bei einer Ausführungsform der vorliegenden Erfindung kann die Speicherzelle MCL, die in der Speichervorrichtung MINT enthalten ist, beispielsweise zwei Transistoren und einen Kondensator beinhalten. Ein derartiges Strukturbeispiel wird in 6 dargestellt. Die Speicherzelle MCL in der Speichervorrichtung MINT in 6 unterscheidet sich von den Speicherzellen MCL in den Speichervorrichtungen MINT in 3 bis 5 dadurch, dass der Transistor F3 nicht bereitgestellt ist und der zweite Anschluss des Kondensators CI elektrisch mit der Leitung RWL verbunden ist.
  • In jeder der Speicherzellen MCL[1] bis MCL[m] in 6 ist der zweite Anschluss des Transistors F1 elektrisch mit der Leitung RBL[u] verbunden. Ferner ist der zweite Anschluss des Kondensators CI in der Speicherzelle MCL[1] in 6 elektrisch mit der Leitung RWL[1] verbunden, und der zweite Anschluss des Kondensators CI in der Speicherzelle MCL[m] in 6 ist elektrisch mit der Leitung RWL[m] verbunden.
  • Wenn Informationen, die von der Speichervorrichtung MEXT gelesen werden, in den ersten Anschluss des Kondensators CI in jeder der Speicherzellen MCL[1] bis MCL[m] geschrieben werden, wird vorzugsweise ein hohes Potential in die Leitungen RWL[1] bis RWL[m] eingegeben. Ein niedriges Potential wird vorzugsweise in die Leitungen RWL[1] bis RWL[m] eingegeben, während Informationen an dem ersten Anschluss des Kondensators CI in jeder der Speicherzellen MCL[1] bis MCL[m] gehalten werden. In diesem Fall wird es besonders bevorzugt, dass der Transistor F1 ausgeschaltet wird, indem den Leitungen RWL[1] bis RWL[m] ein niedriges Potential zugeführt wird. Ferner wird vorzugsweise ein hohes Potential in die Leitungen RWL[1] bis RWL[m] eingegeben, wenn Informationen, die in den ersten Anschluss des Kondensators CI geschrieben werden, von einer der Speicherzellen MCL[1] bis MCL[m] gelesen werden. In diesem Fall wird es besonders bevorzugt, dass der Transistor F1 eingeschaltet wird, indem den Leitungen RWL[1] bis RWL[m] ein hohes Potential zugeführt wird.
  • Bei einer Ausführungsform der vorliegenden Erfindung können die Leitung WBL[u] und die Leitung RBL[u] in jeder der Speichervorrichtungen MINT in 3 bis 6 als gemeinsame Leitung zu einer Leitung zusammengefügt werden. 7 stellt eine Konfiguration dar, bei der die Leitung WBL[u] und die Leitung RBL[u], die in der Speichervorrichtung MINT in 3 dargestellt werden, als Leitung RBL[u] zu einer Leitung zusammengefügt werden. Außerdem dient die Leitung RBL[u] in der Speichervorrichtung MINT in 7 nicht nur als Lesedatenleitung, sondern auch als Schreibdatenleitung; daher beinhaltet die Speichervorrichtung MINT zusätzlich zu dem Schalter RSW einen Schalter WSW und einen Schalter RSW2, mit denen der Vorgang zwischen dem Schreibvorgang und dem Lesevorgang umgeschaltet wird.
  • In der Speichervorrichtung MINT in 7 ist der Schalter WSW auf einem elektrischen Pfad zwischen der Leitung WBL[u] und der Leitung RBL[u] bereitgestellt, und der Schalter RSW2 ist auf einem elektrischen Pfad zwischen der Leitung RBL[u] und der Leitung DIL[u] bereitgestellt.
  • Als Schalter WSW und Schalter RSW2 kann beispielsweise ein Schalter verwendet werden, der als vorstehend beschriebener Schalter RSW verwendet werden kann.
  • Wenn Informationen, die von der Speichervorrichtung MEXT gelesen werden, in den ersten Anschluss des Kondensators CI in jeder der Speicherzellen MCL[1] bis MCL[m] in der Speichervorrichtung MINT in 7 geschrieben werden, wird der Schalter WSW eingeschaltet und werden der Schalter RSW und der Schalter RSW2 ausgeschaltet. Für den anschließenden Vorgang der Speicherzellen MCL[1] bis MCL[m] wird auf die Beschreibung des Schreibvorgangs in der Speichervorrichtung MINT in 3 verwiesen. Wenn Informationen, die in den ersten Anschluss des Kondensators CI geschrieben werden, von einer der Speicherzellen MCL[1] bis MCL[m] in der Speichervorrichtung MINT in 7 gelesen werden, wird zuerst der Schalter WSW ausgeschaltet. Für den anschließenden Vorgang der Speicherzellen MCL[1] bis MCL[m] wird auf die Beschreibung des Lesevorgangs von der Speichervorrichtung MINT in 3 verwiesen.
  • «Strukturbeispiel 4 der Speichervorrichtung MINT und der Schaltung ILD»
  • Obwohl die Speichervorrichtungen MINT in 3 bis 7 jeweils eine Schaltungskonfiguration aufweisen, die ein NOSRAM (eingetragenes Markenzeichen) beinhaltet, ist die Speichervorrichtung MINT gemäß einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Die Speichervorrichtung MINT kann beispielsweise eine Schaltungskonfiguration aufweisen, die ein DRAM (Dynamic Random Access Memory) beinhaltet.
  • 8 stellt ein Schaltungskonfigurationsbeispiel dar, das die Speichervorrichtung MINT und einen Teil der vorstehend beschriebenen Schaltung ILD zeigt. Die Speichervorrichtung MINT beinhaltet die Speicherzellen MCL[1] bis MCL[m], eine Schaltung SA und eine Schaltung WRD. Die Speicherzellen MCL[1] bis MCL[m], die in der Speichervorrichtung MINT enthalten sind, weisen jeweils eine Struktur eines DRAM auf, das einen Transistor F4 und einen Kondensator CI2 beinhaltet.
  • Als Transistor F4 kann beispielsweise ein Transistor verwendet werden, der als in 3 bis 7 dargestellter Transistor F2 verwendet werden kann. Für die Struktur des Transistors F4 oder dergleichen wird daher auf die Beschreibung des Transistors F2 in dieser Beschreibung und dergleichen verwiesen.
  • Insbesondere wird in dem Fall, in dem ein OS-Transistor als Transistor F4 verwendet wird, die Speichervorrichtung MINT in 8 in einigen Fällen als DOSRAM (Dynamic Oxide Semiconductor Random Access Memory, eingetragenes Markenzeichen) bezeichnet.
  • Die Speichervorrichtung MINT kann beispielsweise eine Struktur aufweisen, bei der die Speicherzellen MCL in einer Matrix angeordnet sind. Beispielsweise kann die Speichervorrichtung MINT eine Struktur aufweisen, bei der eine Vielzahl von Spalten, die jeweils aus den Speicherzellen MCL[1] bis MCL[m] bestehen, angeordnet ist. In der Speichervorrichtung MINT in 8 sind K-Spalten angeordnet, die jeweils aus den Speicherzellen MCL[1] bis MCL[m] bestehen. Hier werden nur die Speicherzellen MCL[1] bis MCL[m] in der u-ten Spalte dargestellt.
  • Die Speicherzellen MCL[1] bis MCL[m] in der u-ten Spalte in der Speichervorrichtung MINT sind elektrisch mit der Leitung RBL[u] verbunden. Die Schaltung SA ist elektrisch mit der Leitung WBL[u], der Leitung RBL[u] und der Leitung DIL[u] verbunden.
  • In jeder der Speicherzellen MCL[1] bis MCL[m] ist ein erster Anschluss des Transistors F4 elektrisch mit einem ersten Anschluss des Kondensators CI2 verbunden, und ein zweiter Anschluss des Kondensators CI2 ist elektrisch mit der Leitung VEA verbunden. Ein zweiter Anschluss des Transistors F4 ist elektrisch mit der Leitung RBL[u] verbunden.
  • In der Speicherzelle MCL[1] ist ein Gate des Transistors F4 elektrisch mit einer Leitung WRL[1] verbunden. In der Speicherzelle MCL[m] ist ein Gate des Transistors F4 elektrisch mit einer Leitung WRL[m] verbunden.
  • Die Leitungen WRL[1] bis WRL[m] sind elektrisch mit der Schaltung WRD verbunden.
  • Die Leitungen WRL[1] bis WRL[m] dienen als Wortleitungen zum Durchführen des Schreibvorgangs und des Lesevorgangs in/von den Speicherzellen MCL[1] bis MCL[m], Die Schaltung WRD ist eine Treiberschaltung zum Auswählen einer Speicherzelle, in der das Schreiben oder das Lesen durchgeführt wird. Die Schaltung WRD weist eine Funktion zum Übertragen eines Schreibauswahlsignals oder eines Leseauswahlsignals an eine der Leitungen WRL[1] bis WRL[m] auf.
  • Die Leitung RBL[u] dient als Datenleitung zum Durchführen des Schreibvorgangs und des Lesevorgangs in/von den Speicherzellen MCL[1] bis MCL[m],
  • Wie die in 3 bis 7 dargestellte Leitung VEA, dient die Leitung VEA als Leitung, die eine konstante Spannung anlegt. Die konstante Spannung kann beispielsweise ein niedriges Potential, ein Erdpotential oder dergleichen sein.
  • Die Schaltung SA weist beispielsweise eine Funktion auf, Informationen (z. B. Spannung oder Strom), die von der Speichervorrichtung MEXT gelesen werden und an die Leitung WBL[u] übertragen werden, zu verstärken und der Leitung RBL[u] die verstärkten Informationen zuzuführen. Ferner weist die Schaltung SA beispielsweise eine Funktion auf, Informationen, die von einer der Speicherzellen MCL[1] bis MCL[m] gelesen werden und an die Leitung RBL[u] übertragen werden, zu verstärken und die verstärkten Informationen an die Leitung DIL[u] zu übertragen. Daher kann die Schaltung SA, die in der Speichervorrichtung MINT in 8 enthalten ist, eine Schaltung zum Umschalten des Vorgangs zwischen dem Schreibvorgang und dem Lesevorgang, eine Verstärkerschaltung (z. B. einen Leseverstärker) oder dergleichen beinhalten. Deshalb wird die Schaltung SA in einigen Fällen als Leseschaltung bezeichnet. Die Schaltung SA kann auch eine Funktion aufweisen, Daten in eine der Speicherzellen MCL[1] bis MCL[m], in denen das destruktive Lesen von Daten auftritt, zurückzuschreiben.
  • Bei der Struktur, bei der, wie in 8 dargestellt, die Speichervorrichtung MINT eine Speicherschaltung eines DRAM (oder eines DOSRAM (eingetragenes Markenzeichen)) beinhaltet, wird der Kapazitätswert eines Kondensators C1 in der Speicherzelle MCL erhöht, wodurch das Signal (die Spannung), das beim Lesen von der Speicherzelle MCL an die Leitung RBL[u] gelesen wird, erhöht werden kann. Um den Kapazitätswert des Kondensators C1 zu erhöhen, kann beispielsweise ein grabenförmiger Kondensator als Kondensator C1 verwendet werden.
  • Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung nicht auf die in 8 dargestellte Schaltungskonfiguration beschränkt ist. Je nach Sachlage oder Umständen kann eine Ausführungsform der vorliegenden Erfindung eine Schaltungskonfiguration aufweisen, die von derjenigen in 8 geändert wird. Beispielsweise kann die Struktur der Speichervorrichtung MINT, die eine Speicherschaltung eines NOSRAM (eingetragenes Markenzeichen) beinhaltet, die in 3 bis 7 dargestellt wird, mit der Speichervorrichtung MINT, die in 8 dargestellt wird, kombiniert werden.
  • Beispielsweise kann eine Ausführungsform der vorliegenden Erfindung eine Struktur aufweisen, bei der der Schaltungskonfiguration in 8 der Decoder DEC hinzugefügt wird, wie die Struktur in 5. Als spezifisches Beispiel stellt 9 eine Struktur dar, bei der die Speichervorrichtung MINT über die Leitungen DIL[1] bis DIL[K] elektrisch mit dem Decoder DEC verbunden ist und die Schaltung ILD über die Leitungen DEL[1] bis DEL[L] elektrisch mit dem Decoder DEC verbunden ist.
  • In der Speichervorrichtung MINT in 9 sind Speicherzellen, die den Speicherzellen MCL[1] bis MCL[m] in 8 ähnlich sind, in einer Matrix mit m Zeilen und K Spalten angeordnet. In 9 werden die Speicherzellen, die in einer Matrix angeordnet sind, durch die Speicherzellen MCL[1,1] bis MCL[m,K] dargestellt. Ferner beinhaltet die Speichervorrichtung MINT in 9 die Schaltungen SA[1] bis SA[/<], die jeweils der Schaltung SA in 8 entsprechen.
  • Die Speicherzellen MCL[1,1] bis MCL[m,1], die sich in der ersten Spalte befinden, sind elektrisch mit der Leitung RBL[1] verbunden. Die Speicherzellen MCL[1,K] bis MCL[m,K], die sich in der K-ten Spalte befinden, sind elektrisch mit der Leitung RBL[K] verbunden. Die Speicherzellen MCL[1,1] bis MCL[1,K], die sich in der ersten Zeile befinden, sind elektrisch mit der Leitung WRL[1] verbunden. Die Speicherzellen MCL[m,1] bis MCL[m,K], die sich in der m-ten Zeile befinden, sind elektrisch mit der Leitung WRL[m] verbunden.
  • Die Schaltung SA[1] ist elektrisch mit der Leitung WBL[1], der Leitung RBL[1] und der Leitung DIL[1] verbunden. Die Schaltung SA[K] ist elektrisch mit der Leitung WBL[K], der Leitung RBL[K] und der Leitung DIL[K] verbunden.
  • Für die elektrische Verbindung zwischen dem Decoder DEC und der Schaltung ILD wird auf die Beschreibung von 2B verwiesen.
  • In der Speichervorrichtung MINT in 9 wird der Lesevorgang von Daten auf ähnliche Weise wie diejenige in der Speichervorrichtung MINT in 8 durchgeführt, wodurch Informationen, die von einer Vielzahl von Speicherzellen MCL in einer der ersten bis m-ten Zeile gelesen werden, in den Decoder DEC eingegeben werden können.
  • Wenn die in 9 dargestellte Struktur auf die Halbleitervorrichtung SDV1 angewendet wird, können Daten, auf ähnliche Weise wie in 3, von der Speichervorrichtung MINT gelesen werden und in die Multiplikationszelle in dem arithmetischen Abschnitt CLP geschrieben werden. Dieser Vorgang wird in regelmäßigen Zeitabständen durchgeführt, wodurch Daten, die sich durch Leckstrom verschlechtern (der verringerte Absolutwert der Menge an elektrischen Ladungen), in der Multiplikationszelle in dem arithmetischen Abschnitt CLP regelmäßig in ursprüngliche Daten (den ursprünglichen Absolutwert der Menge an elektrischen Ladungen) umschrieben werden können. Mit anderen Worten: Wenn die in 9 dargestellte Struktur auf die Halbleitervorrichtung SDV1 angewendet wird, kann der Vorgang zum Überschreiben von Daten, die in dem Speicherelement der Multiplikationszelle in dem arithmetischen Abschnitt CLP gehalten werden, leicht durchgeführt werden.
  • «Strukturbeispiel 5 der Speichervorrichtung MINT und der Schaltung ILD»
  • Obwohl die Speichervorrichtungen MINT in 3 bis 7 jeweils eine Schaltungskonfiguration aufweisen, die ein NOSRAM (eingetragenes Markenzeichen) beinhaltet, und die Speichervorrichtungen MINT in 8 und 9 jeweils eine Schaltungskonfiguration aufweisen, die ein DRAM (oder ein DOSRAM (eingetragenes Markenzeichen)) beinhaltet, ist die Speichervorrichtung MINT gemäß einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Die Speichervorrichtung MINT kann beispielsweise eine Schaltungskonfiguration aufweisen, die eine Lastschaltung LC beinhaltet.
  • 10A stellt ein Schaltungskonfigurationsbeispiel dar, das die Speichervorrichtung MINT und einen Teil der vorstehend beschriebenen Schaltung ILD zeigt. Die Speichervorrichtung MINT beinhaltet die Speicherzellen MCL[1] bis MCL[m], eine Schaltung IVC, den Schalter WSW, den Schalter RSW2 und die Schaltung WRD. Die Speicherzellen MCL[1] bis MCL[m], die in der Speichervorrichtung MINT enthalten sind, beinhalten jeweils den Transistor F4 und die Lastschaltung LC.
  • Als Transistor F4 kann beispielsweise ein Transistor verwendet werden, der als in 3 bis 7 dargestellter Transistor F2 verwendet werden kann. Für die Struktur des Transistors F4 oder dergleichen wird daher auf die Beschreibung des Transistors F2 in dieser Beschreibung und dergleichen verwiesen.
  • Für den Schalter WSW und den Schalter RSW2 wird auf die Beschreibung des Schalters WSW und des Schalters RSW2, die in 7 dargestellt werden, verwiesen.
  • Für die Schaltung WRD wird auf die Beschreibung der Schaltung WRD, die in 8 dargestellt wird, verwiesen.
  • Die Lastschaltung LC ist beispielsweise eine Schaltung, die den Widerstandswert zwischen dem ersten Anschluss und dem zweiten Anschluss verändern kann. Indem der Widerstandswert zwischen dem ersten Anschluss und dem zweiten Anschluss der Lastschaltung LC verändert wird, kann die Menge an Strom, der zwischen dem ersten Anschluss und dem zweiten Anschluss der Lastschaltung LC fließt, verändert werden.
  • Die Speicherzellen MCL[1] bis MCL[m], die in der Speichervorrichtung MINT in 10A enthalten sind, weisen jeweils eine Konfiguration auf, bei der der Kondensator CI2 in der Speicherzelle MCL in 8 und 9 durch eine Lastschaltung ersetzt wird. Insbesondere ist ein erster Anschluss der Lastschaltung LC elektrisch mit dem ersten Anschluss des Transistors F4 verbunden, und ein zweiter Anschluss der Lastschaltung LC ist elektrisch mit der Leitung VEA verbunden.
  • Die Speichervorrichtung MINT kann beispielsweise eine Struktur aufweisen, bei der die Speicherzellen MCL in einer Matrix angeordnet sind. Beispielsweise kann die Speichervorrichtung MINT eine Struktur aufweisen, bei der eine Vielzahl von Spalten, die jeweils aus den Speicherzellen MCL[1] bis MCL[m] bestehen, angeordnet ist. In der Speichervorrichtung MINT in 10A sind K Spalten angeordnet, die jeweils aus den Speicherzellen MCL[1] bis MCL[m] bestehen. Hier werden nur die Speicherzellen MCL[1] bis MCL[m] in der u-ten Spalte dargestellt.
  • In der Speichervorrichtung MINT in 10A ist der Schalter WSW auf einem elektrischen Pfad zwischen der Leitung WBL[u] und der Leitung RBL[u] bereitgestellt, und der Schalter RSW2 ist auf einem elektrischen Pfad zwischen der Leitung RBL[u] und einem Eingangsanschluss der Schaltung IVC bereitgestellt. Ein Ausgangsanschluss der Schaltung IVC ist elektrisch mit der Leitung DIL[u] verbunden.
  • Die Speicherzellen MCL[1] bis MCL[m] in der u-ten Spalte in der Speichervorrichtung MINT sind elektrisch mit der Leitung RBL[u] verbunden. Die Schaltung IVC ist über den Schalter RSW2 elektrisch mit der Leitung RBL[u] verbunden. Die Schaltung IVC ist elektrisch mit der Leitung DIL[u] verbunden.
  • Wie die in 3 bis 7 dargestellte Leitung VEA, dient die Leitung VEA als Leitung, die eine konstante Spannung anlegt. Die Höhe der konstanten Spannung kann beispielsweise entsprechend der Konfiguration der Lastschaltung LC angemessen bestimmt werden.
  • Die Schaltung IVC weist beispielsweise eine Funktion auf, Strom, der Informationen entspricht, die von einer der Speicherzellen MCL[1] bis MCL[m] gelesen werden, und in die Leitung RBL[u] oder dergleichen fließt, in eine Spannung umzuwandeln und der Leitung DIL[u] die Spannung zuzuführen. Ferner kann die Schaltung IVC eine Funktion aufweisen, eine vorbestimmte Spannung an die Leitung RBL[u] anzulegen, um Informationen von einer der Speicherzellen MCL[1] bis MCL[m] zu lesen. Demzufolge weist die Schaltung IVC, die in der Speichervorrichtung MINT in 10A enthalten ist, eine Funktion einer Leseschaltung auf.
  • Wenn Informationen, die von der Speichervorrichtung MEXT gelesen werden, in die Speicherzellen MCL[1] bis MCL[m], die in der Speichervorrichtung MINT in 10A enthalten sind, geschrieben werden, werden der Transistor F4 in der Speicherzelle MCL, in die Informationen geschrieben werden, und der Schalter WSW eingeschaltet und wird der Schalter RSW ausgeschaltet. Danach werden die Informationen, die von der Speichervorrichtung MEXT gelesen werden, über die Leitung WBL[u], den Schalter WSW und die Leitung RBL[u] in die Lastschaltung LC der Speicherzelle MCL eingegeben, in die Informationen geschrieben werden. Wenn die Informationen, die in die Lastschaltung LC geschrieben werden, von einer der Speicherzellen MCL[1] bis MCL[m] in der Speichervorrichtung MINT in 10A gelesen werden, wird zuerst der Schalter WSW ausgeschaltet und wird der Schalter RSW2 eingeschaltet. Dann führt die Schaltung IVC je nach Bedarf der Leitung RBL[u] ein gewünschtes Potential zu. Danach wird der Transistor F4 in der Speicherzelle MCL, von der das Lesen durchgeführt wird, eingeschaltet, wodurch Strom, dessen Menge den Informationen entspricht, von der Lastschaltung LC in die Schaltung IVC fließt (abhängig von Informationen, die in der Lastschaltung LC gehalten werden, fließt in einigen Fällen kein Strom). Dann gibt die Schaltung IVC eine Spannung, die der Menge an Strom entspricht, an die Leitung DIL[u] aus, so dass der Schalter SW[u], der in der Schaltung WCS1 in der Schaltung ILD enthalten ist, eingeschaltet oder ausgeschaltet werden kann.
  • Für die Lastschaltung LC kann beispielsweise ein veränderliches Widerstandselement VR, das in einem ReRAM (Resistive Random Access Memory) oder dergleichen enthalten ist, verwendet werden, wie in 10B dargestellt. Als Lastschaltung LC kann beispielsweise eine Lastschaltung LC verwendet werden, die ein MTJ- (Magnet Tunnel Junction) Element MR beinhaltet, das in einem MRAM (Magnetoresistive Random Access Memory) oder dergleichen enthalten ist, wie in 10C dargestellt. Als Lastschaltung LC kann beispielsweise, wie in 10D dargestellt, ein Widerstandselement verwendet werden, das für einen Phasenwechselspeicher (PCM) oder dergleichen verwendet wird und ein Phasenwechselmaterial enthält (in dieser Beschreibung und dergleichen der Einfachheit halber als Phasenwechselspeicher PCM bezeichnet).
  • Als Lastschaltung LC kann beispielsweise ein ferroelektrischer Kondensator FEC verwendet werden, der zwischen einem Paar von Elektroden angeordnet ist und für ein FeRAM (Ferroelectric Random Access Memory) oder dergleichen verwendet wird, wie in 10E dargestellt. In 10E ist ein erster Anschluss des ferroelektrischen Kondensators FEC elektrisch mit dem ersten Anschluss des Transistors F4 verbunden, und ein zweiter Anschluss des ferroelektrischen Kondensators FEC ist elektrisch mit der Leitung VEA verbunden.
  • In diesem Fall dient die Leitung VEA nicht als Leitung zum Zuführen einer konstanten Spannung, sondern als Plattenleitung zum Polarisieren eines ferroelektrischen Films des ferroelektrischen Kondensators oder Umkehren der Polarisation des ferroelektrischen Films.
  • Beispielsweise wird der Schreibvorgang von Informationen von der Speichervorrichtung MEXT in den ferroelektrischen Kondensator FEC auf die folgende Weise durchgeführt: Der Transistor F4 wird eingeschaltet, die Spannung, die den Informationen entspricht, wird an die Leitung RBL angelegt und die vorbestimmte Spannung wird an die Leitung VEA angelegt, wodurch der ferroelektrische Film, der in dem ferroelektrischen Kondensator FEC enthalten ist, polarisiert wird. Der Lesevorgang der geschriebenen Informationen von dem ferroelektrischen Kondensator FEC wird durchgeführt, indem der Transistor F4 eingeschaltet wird und dann eine Impulsspannung an die Leitung VEA angelegt wird. Die Höhe der Impulsspannung, die an die Leitung VEA angelegt wird, kann der Höhe der Spannung gleich sein, die beim Schreiben an die Leitung VEA angelegt wird. Anhängig davon, ob eine Polarisationsumkehr durch die Impulsspannung von der Leitung VEA auftritt, bestimmt der ferroelektrische Kondensator FEC, dass die gehaltenen Informationen „0“ oder „1“ sind. Wenn die Polarisationsumkehr in dem ferroelektrischen Film in dem ferroelektrischen Kondensator FEC auftritt, fließt Strom über den Transistor F4 in die Leitung RBL. Die Menge an Strom, der in die Leitung RBL fließt, kann beispielsweise unter Verwendung der Schaltung IVC mit einer Konfiguration einer Integratorschaltung (oder einer Strom-Ladungs- (IQ-) Wandlerschaltung) oder einer Strom-Spannungs-Wandlerschaltung erhalten werden. Abhängig von der Menge an dem Strom wird der Einschalt-/Ausschaltzustand des Schalters SW[u] bestimmt, der in der Schaltung WCS1 in der Schaltung ILD enthalten ist. Als Ergebnis wird die Menge an Strom, der in die Leitung IL fließt, abhängig von dem Einschalt-/Ausschaltzustand jedes der Schalter SW[1] bis SW[/<] bestimmt, die in der Schaltung WCS1 enthalten sind.
  • Obwohl die Speichervorrichtung MINT, die in 10 dargestellt wird, eine Struktur aufweist, bei der die Speicherzelle MCL die Lastschaltung LC beinhaltet, ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Eine Ausführungsform der vorliegenden Erfindung kann beispielsweise eine Struktur aufweisen, bei der die Speicherzelle MCL, die in der Speichervorrichtung MINT enthalten ist, ein SRAM (Static Random Access Memory) beinhaltet.
  • In diesem Fall weist die Speichervorrichtung MINT beispielsweise eine Struktur auf, die in 11 dargestellt wird. Die Speichervorrichtung MINT in 11 kann beispielsweise eine Struktur aufweisen, bei der die Speicherzellen MCL in einer Matrix angeordnet sind. Beispielsweise kann die Speichervorrichtung MINT eine Struktur aufweisen, bei der eine Vielzahl von Spalten, die jeweils aus den Speicherzellen MCL[1] bis MCL[m] bestehen, angeordnet ist. In der Speichervorrichtung MINT in 11 sind K-Spalten angeordnet, die jeweils aus den Speicherzellen MCL[1] bis MCL[m] bestehen. Hier werden nur die Speicherzellen MCL[1] bis MCL[m] in der u-ten Spalte dargestellt.
  • In der Speichervorrichtung MINT in 11 beinhalten die Speicherzellen MCL[1] bis MCL[m] jeweils den Transistor F4, eine Inverterschaltung INV1 und eine Inverterschaltung INV2. Der erste Anschluss des Transistors F4 ist elektrisch mit einem Ausgangsanschluss der Inverterschaltung INV1 und einem Eingangsanschluss der Inverterschaltung INV2 verbunden. Ein Eingangsanschluss der Inverterschaltung INV1 ist elektrisch mit einem Ausgangsanschluss der Inverterschaltung INV2 verbunden. Mit anderen Worten: In jeder der Speicherzellen MCL[1] bis MCL[m] bilden die Inverterschaltung INV1 und die Inverterschaltung INV2 eine Inverterschleifenschaltung.
  • Das Gate des Transistors F4 in der Speicherzelle MCL[1] ist elektrisch mit der Leitung WRL[1] verbunden, und das Gate des Transistors F4 in der Speicherzelle MCL[m] ist elektrisch mit der Leitung WRL[m] verbunden. Der zweite Anschluss des Transistors F4 in jeder der Speicherzellen MCL[1] bis MCL[m] ist elektrisch mit der Leitung RBL[u] verbunden.
  • Für die Schaltung WRD und die Leitungen WRL[1] bis WRL[m], die in der Speichervorrichtung MINT in 11 enthalten sind, wird auf die Beschreibung der Speichervorrichtung MINT in 10 verwiesen.
  • Die Speichervorrichtung MINT in 11 beinhaltet den Schalter WSW, den Schalter RSW und den Schalter RSW2. Für Funktionen und Verbindungsstrukturen des Schalters WSW, des Schalters RSW, des Schalters RSW2, der Leitung WBL[u], der Leitung VDL2, der Leitung RBL[u] und der Leitung DIL[u] in 11 wird auf die Beschreibung der Speichervorrichtung MINT in 7 verwiesen.
  • Wenn Informationen, die von der Speichervorrichtung MEXT gelesen werden, in die Speicherzellen MCL[1] bis MCL[m], die in der Speichervorrichtung MINT in 11 enthalten sind, geschrieben werden, werden der Transistor F4 in der Speicherzelle MCL, in die Informationen geschrieben werden, und der Schalter WSW eingeschaltet, und der Schalter RSW und der der Schalter RSW2 werden ausgeschaltet. Danach werden die Informationen, die von der Speichervorrichtung MEXT gelesen werden, über die Leitung WBL[u], den Schalter WSW und die Leitung RBL[u] in die Inverterschleifenschaltung der Speicherzelle MCL eingegeben, in die Informationen geschrieben werden. Wenn die Informationen, die in die Inverterschleifenschaltung geschrieben werden, von einer der Speicherzellen MCL[1] bis MCL[m] in der Speichervorrichtung MINT in 11 gelesen werden, werden zuerst der Schalter WSW und der Schalter RSW2 ausgeschaltet, und der Schalter RSW wird eingeschaltet, wodurch der Leitung RBL[u] das Potential der Leitung VDL2 (z. B. ein hohes Potential) zugeführt wird, so dass die Initialisierung durchgeführt wird. Danach wird der Transistor F4 in einer der Speicherzellen MCL[1] bis MCL[m], in der das Lesen durchgeführt wird, eingeschaltet, und der Schalter RSW2 wird eingeschaltet. Demzufolge können die gelesenen Informationen von der Speicherzelle MCL, in der das Lesen durchgeführt wird, über die Leitung RBL[u], den Schalter RSW2 und die Leitung DIL in die Schaltung ILD eingegeben werden. Das Potential der Leitung DIL wird abhängig von den Informationen bestimmt; daher wird der Einschalt-/Ausschaltzustand des Schalters SW[u] bestimmt, der in der Schaltung WCS1 in der Schaltung ILD enthalten ist. Als Ergebnis wird die Menge an Strom, der in die Leitung IL fließt, abhängig von dem Einschalt-/Ausschaltzustand jedes der Schalter SW[1] bis SW[K] bestimmt, die in der Schaltung WCS1 enthalten sind.
  • Beispiele für eine Speichervorrichtung, die als Speichervorrichtung MINT verwendet werden kann, umfassen einen Flash-Speicher neben der vorstehenden Speichervorrichtung.
  • Wenn die in 10, 11 oder dergleichen dargestellte Struktur auf die Halbleitervorrichtung SDV1 angewendet wird, können Daten, auf ähnliche Weise wie in 3, von der Speichervorrichtung MINT gelesen werden und in die Multiplikationszelle in dem arithmetischen Abschnitt CLP geschrieben werden. Dieser Vorgang wird in regelmäßigen Zeitabständen durchgeführt, wodurch Daten, die sich durch Leckstrom verschlechtern (der verringerte Absolutwert der Menge an elektrischen Ladungen), in der Multiplikationszelle in dem arithmetischen Abschnitt CLP regelmäßig in ursprüngliche Daten (den ursprünglichen Absolutwert der Menge an elektrischen Ladungen) umschrieben werden können. Mit anderen Worten: Wenn die in 10, 11 oder dergleichen dargestellte Struktur auf die Halbleitervorrichtung SDV1 angewendet wird, kann der Vorgang zum Überschreiben von Daten, die in dem Speicherelement der Multiplikationszelle in dem arithmetischen Abschnitt CLP gehalten werden, leicht durchgeführt werden.
  • «Strukturbeispiel 6 der Speichervorrichtung MINT und der Schaltung ILD»
  • Hier wird eine elektrische Verbindungsstruktur zwischen der Speichervorrichtung MINT, die für die Halbleitervorrichtung SDV1 verwendet werden kann, der Schaltung ILD und dem arithmetischen Abschnitt CLP beschrieben, welche sich von der elektrischen Verbindungsstruktur zwischen der Speichervorrichtung MINT, der Schaltung ILD und dem arithmetischen Abschnitt CLP in 3 bis 10 unterscheidet.
  • 12 stellt ein Modifikationsbeispiel der Speichervorrichtung MINT in 3 und der elektrischen Verbindungsstruktur zwischen der Speichervorrichtung MINT, der Schaltung ILD und dem arithmetischen Abschnitt CLP dar. Die Verbindungsstruktur in 12 unterscheidet sich von der Verbindungsstruktur in 3 dadurch, dass die Schaltung RWD nicht in der Speichervorrichtung MINT enthalten ist. Die Leitungen RWL[1] bis RWL[m], die elektrisch mit den entsprechenden Speicherzellen MCL[1] bis MCL[m] in der Speichervorrichtung MINT verbunden sind, sind elektrisch mit entsprechenden Leitungen WL[1] bis WL[m] in dem arithmetischen Abschnitt CLP verbunden.
  • Insbesondere dienen die Leitungen WL[1] bis WL[m] als Schreibdatenleitungen, die Informationen in die Multiplikationszellen (in 12 werden sie durch Schaltungen MP[1] bis MP[m] dargestellt) in dem arithmetischen Abschnitt CLP schreiben. Es sei angemerkt, dass die Leitungen WL[1] bis WL[m] bei der Ausführungsform 2 beschrieben werden. Die Leitungen WL[1] bis WL[m] sind jeweils elektrisch mit einer Schaltung WLD verbunden. In dem arithmetischen Abschnitt CLP weist die Schaltung WLD eine Funktion einer Treiberschaltung auf, die ein Auswahlsignal zum Auswählen einer Multiplikationszelle (einer Schaltung MP) überträgt, in die Informationen geschrieben werden.
  • Mit anderen Worten: Bei der Verbindungsstruktur in 12 sind die Leitungen RWL[1] bis RWL[m], die als Lesewortleitung in der Speichervorrichtung MINT dienen, und die Leitungen WL[1] bis WL[m], die als Schreibdatenleitung in dem arithmetischen Abschnitt CLP dienen, eine gemeinsame Leitung. Das Auswahlsignal wird durch die Schaltung WLD in dem arithmetischen Abschnitt CLP an eine der Leitung RWL[1] (der Leitung WL[1]) bis der Leitung RWL[m] (der Leitung WL[m]) übertragen, wodurch Informationen von der vorbestimmten Speicherzelle MCL in der Speichervorrichtung MINT gelesen werden können.
  • Da die Lesewortleitung (die Leitung RWL) in der Speichervorrichtung MINT und die Schreibdatenleitung (die Leitung WL) in dem arithmetischen Abschnitt CLP zu einer Leitung zusammengefügt werden, wird beim Lesen von Informationen von der vorbestimmten Speicherzelle MCL in der Speichervorrichtung MINT das Auswahlsignal auch in die Multiplikationszelle (die Schaltung MP) in dem arithmetischen Abschnitt CLP eingegeben, die sich in derselben Zeile wie die Speicherzelle MCL befindet. Mit anderen Worten: Wenn Informationen von der vorbestimmten Speicherzelle MCL in der Speichervorrichtung MINT gelesen werden, wird auch der Schreibtransistor eingeschaltet, der in der Multiplikationszelle (der Schaltung MP) enthalten ist.
  • Wenn beispielsweise Informationen von K Speicherzellen MCL[1], die sich in der ersten Zeile in der Speichervorrichtung MINT befinden, gelesen werden, wird ein Auswahlsignal von der Schaltung WLD an die Leitung RWL[1] (die Leitung WL[1]) übertragen. Zu diesem Zeitpunkt werden Potentiale, die den Informationen entsprechen, die in den K Speicherzellen MCL[1] gehalten werden, die sich in der ersten Zeile befinden, gelesen und in die Schaltung WCS1 in der Schaltung ILD eingegeben. In der Schaltung WCS1 wird der Einschalt-/Ausschaltzustand jedes der Schalter SW[1] bis SW[/<] abhängig von den jeweiligen Potentialen bestimmt. Mit anderen Worten: Die Menge an Strom, der von der Schaltung WCS1 in die Leitung IL fließt, wird durch die Kombination des Einschalt-/Ausschaltzustandes der Schalter SW[1] bis SW[/<] bestimmt. In dem arithmetischen Abschnitt CLP werden ferner die Schreibtransistoren, die in der Multiplikationszelle (der Schaltung MP) enthalten sind, die sich in der ersten Zeile befindet, eingeschaltet, da das Auswahlsignal an die Leitung WL[1] (die Leitung RWL[1]) übertragen wird. Daher fließt die Menge an Strom, der durch die Schaltung ILD ausgegeben wird, über die Leitung IL in die Multiplikationszelle (die Schaltung MP), die sich in der ersten Zeile befindet. Demzufolge können die Informationen, die in der Speicherzelle MCL in der Speichervorrichtung MINT gehalten werden, in die Multiplikationszelle (die Schaltung MP) in dem arithmetischen Abschnitt CLP geschrieben werden.
  • Wenn die in 12 dargestellte Struktur auf die Halbleitervorrichtung SDV1 angewendet wird, kann die Speichervorrichtung MINT eine Struktur aufweisen, bei der die Schaltung RWD, die beim Lesen als Treiberschaltung dient, nicht bereitgestellt wird, was zu einer Verringerung der Fläche der Speichervorrichtung MINT führt.
  • Die Verbindungsstruktur zwischen der Speichervorrichtung MINT, der Schaltung ILD und dem arithmetischen Abschnitt CLP einer Ausführungsform der vorliegenden Erfindung ist nicht auf die in 12 dargestellte Schaltungskonfiguration beschränkt. Als Verbindungsstruktur zwischen der Speichervorrichtung MINT, der Schaltung ILD und dem arithmetischen Abschnitt CLP können ein enthaltenes Schaltungselement, eine Verbindungsstruktur und dergleichen je nach Sachlage oder Umständen geändert werden.
  • Als Verbindungsstruktur zwischen der Speichervorrichtung MINT, der Schaltung ILD und dem arithmetischen Abschnitt CLP kann beispielsweise, wie in 13 dargestellt, die Schaltung BF, die in 4 beschrieben wird, zwischen der Speichervorrichtung MINT und der Schaltung ILD in 12 bereitgestellt werden.
  • Bei der Verbindungsstruktur zwischen der Speichervorrichtung MINT, der Schaltung ILD und dem arithmetischen Abschnitt CLP in 13 wird die Schaltung BF auf einem elektrischen Pfad zwischen der Leitung RBL[u] und der Leitung DIL[u] bereitgestellt. Die Schaltung BF kann beispielsweise eine Verstärkerschaltung, wie z. B. eine Pufferschaltung, eine Inverterschaltung oder eine Latch-Schaltung, beinhalten, wie in der Beschreibung der 4.
  • Wenn insbesondere die Schaltung BF eine Struktur einer Latch-Schaltung zum temporären Halten eines Potentials der Leitung RBL[u] aufweist, kann die Geschwindigkeit zum Schreiben von Informationen in die Multiplikationszelle (die Schaltung MP) in dem arithmetischen Abschnitt CLP in einigen Fällen erhöht werden. In diesem Fall kann beispielsweise, wie bei der Verbindungsstruktur zwischen der Speichervorrichtung MINT, der Schaltung ILD und dem arithmetischen Abschnitt CLP in 14A, eine Leitung WL[0] in dem arithmetischen Abschnitt CLP derart bereitgestellt werden, dass die Leitung WL[0] elektrisch mit der Leitung RWL[1] verbunden sein kann und die Leitung WL[1] elektrisch mit der Leitung RWL[2] verbunden sein kann. Mit anderen Worten: In der Speichervorrichtung MINT ist eine Leitung RWL[i] (hier ist i mehr als oder gleich 1 und weniger als oder gleich m) elektrisch mit einer Leitung WL[i-1] in dem arithmetischen Abschnitt CLP verbunden. Es sei angemerkt, dass die Multiplikationszelle (die Schaltung MP) nicht notwendigerweise für die Leitung WL[0] in dem arithmetischen Abschnitt CLP bereitgestellt werden muss.
  • Die Schaltung BF kann beispielsweise die in 14B dargestellte Struktur aufweisen. Die Schaltung BF beinhaltet eine Latch-Schaltung LAT1, eine Latch-Schaltung LAT2 und eine Inverterschaltung INV. Ein Eingangsanschluss der Latch-Schaltung LAT1 ist elektrisch mit der Leitung RBL[u] verbunden, ein Ausgangsanschluss der Latch-Schaltung LAT1 ist elektrisch mit einem Eingangsanschluss der Latch-Schaltung LAT2 verbunden, und ein Ausgangsanschluss der Latch-Schaltung LAT2 ist elektrisch mit der Leitung DIL[u] verbunden. Ein Freigabesignal-Eingangsanschluss (in einigen Fällen als Taktsignal-Eingangsanschluss bezeichnet) der Latch-Schaltung LAT1 ist elektrisch mit einer Leitung CLK verbunden, ein Eingangsanschluss der Inverterschaltung INV ist elektrisch mit der Leitung CLK verbunden, und ein Ausgangsanschluss der Inverterschaltung INV ist elektrisch mit einem Freigabesignal-Eingangsanschluss der Latch-Schaltung LAT2 verbunden.
  • Ein Betriebsbeispiel der Verbindungsstruktur zwischen der Speichervorrichtung MINT, der Schaltung ILD und dem arithmetischen Abschnitt CLP in 14A wird beschrieben. Zuerst wird ein Auswahlsignal von der Schaltung WLD an die Leitung WL[0] übertragen, so dass Informationen, die in der Speicherzelle MCL[1] gehalten werden, die sich in der ersten Zeile der Speichervorrichtung MINT befindet, gelesen werden. Die gelesenen Informationen werden als Potential über die Leitung RBL[u] in den Eingangsanschluss der Schaltung BF eingegeben. In der Schaltung BF wird dabei ein erstes Potential (z. B. ein hohes Potential oder ein niedriges Potential) in die Leitung CLK eingegeben, wodurch die Latch-Schaltung LAT1 das Potential, das von der Leitung RBL[u] eingegeben wird, hält und das Potential an den Ausgangsanschluss der Latch-Schaltung LAT1 ausgibt. Ferner wird ein zweites Potential (z. B. das andere von dem hohen Potential und dem niedrigen Potential) in die Leitung CLK eingegeben, wodurch die Latch-Schaltung LAT2 das Potential von dem Ausgangsanschluss der Latch-Schaltung LAT1 hält und das Potential an den Ausgangsanschluss der Latch-Schaltung LAT2 ausgibt. Zu dem Zeitpunkt, zu dem das zweite Potential (z. B. das andere von dem hohen Potential und dem niedrigen Potential) in die Leitung CLK eingegeben wird, wird ein Auswahlsignal von der Schaltung WLD an die Leitung WL[1] übertragen, so dass die Informationen, die in der Speicherzelle MCL[1] gehalten werden, die sich in der ersten Zeile der Speichervorrichtung MINT befindet, gelesen werden. Daher werden die gelesenen Informationen als Potential über die Leitung RBL[u] in den Eingangsanschluss der Schaltung BF eingegeben. Andererseits werden in dem arithmetischen Abschnitt CLP die Schreibtransistoren in der Multiplikationszelle (der Schaltung MP), die sich in der ersten Zeile befindet, eingeschaltet, da das Auswahlsignal an die Leitung WL[1] übertragen wird. Zu diesem Zeitpunkt wird ein Potential, das den Informationen entspricht, die von der Speicherzelle MCL[1] in der Speichervorrichtung MINT gelesen werden, von dem Ausgangsanschluss der Latch-Schaltung LAT2 in der Schaltung BF ausgegeben; daher führt der Leitung IL die Schaltung ILD Strom zu, der dem Potential entspricht. Dann fließt der Strom von der Leitung IL in die Multiplikationszelle (die Schaltung MP), so dass die Informationen in die Multiplikationszelle (die Schaltung MP) geschrieben werden.
  • Wenn die Verbindungsstruktur zwischen der Speichervorrichtung MINT, der Schaltung ILD und dem arithmetischen Abschnitt CLP in 14A auf die Halbleitervorrichtung SDV1 angewendet wird, kann beim Vorgang zum Überschreiben von Daten, die in dem Speicherelement der Multiplikationszelle in dem arithmetischen Abschnitt CLP gehalten werden, die Geschwindigkeit zum Schreiben von Informationen, die in der Speichervorrichtung MINT gehalten werden, in die Multiplikationszelle in dem arithmetischen Abschnitt CLP erhöht werden.
  • Obwohl in dem vorstehenden Betriebsbeispiel die Beschreibung in der Annahme erfolgt, dass in der Schaltung BF die Latch-Schaltung LAT1 und die Latch-Schaltung LAT2 in Reihe geschaltet sind, kann die Schaltung BF eine Konfiguration aufweisen, bei der die zwei Latch-Schaltungen nicht in Reihe, sondern parallel geschaltet sind (nicht dargestellt). Beispielsweise kann eine Konfiguration zum Einsatz kommen, bei der in einer der Latch-Schaltungen Informationen (Spannung), die von der Speichervorrichtung MINT übertragen werden, erhalten werden und in der anderen Latch-Schaltung Informationen (Spannung), die im Voraus erhalten werden, an die Schaltung ILD übertragen werden.
  • Als Struktur der Halbleitervorrichtung SDV1 können beliebige der vorstehend beschriebenen Strukturen in 3 bis 9, 10A, 11 bis 13, 14A und dergleichen ausgewählt und kombiniert werden.
  • <Strukturbeispiel 2 einer Halbleitervorrichtung>
  • Als Nächstes wird eine Halbleitervorrichtung beschrieben, die Daten, die in der arithmetischen Schaltung gehalten werden, nachfüllen kann und sich von der Halbleitervorrichtung SDV1 in 1 unterscheidet.
  • 15 ist ein Blockdiagramm, das ein Strukturbeispiel einer Halbleitervorrichtung SDV2 einer Ausführungsform der vorliegenden Erfindung darstellt. Die Halbleitervorrichtung SDV2 beinhaltet beispielsweise die Schaltung ILD, den arithmetischen Abschnitt CLP und eine Schaltung LMNT. In 15 wird auch die Speichervorrichtung MEXT dargestellt, um die elektrische Verbindungsstruktur mit der Halbleitervorrichtung SDV2 zu zeigen.
  • Die Halbleitervorrichtung SDV2 kann beispielsweise auf ähnliche Weise wie diejenige der Halbleitervorrichtung SDV1 hergestellt werden, indem Schaltungselemente und dergleichen auf einem Substrat BSE ausgebildet werden.
  • Wenn beispielsweise das Substrat BSE ein Halbleitersubstrat ist, das Silizium enthält, können Transistoren, die in dem arithmetischen Abschnitt CLP enthalten sind, Transistoren, die in der Schaltung ILD enthalten sind, und Transistoren, die in der Schaltung LMNT enthalten sind, Si-Transistoren sein und auf dem Substrat BSE ausgebildet werden.
  • Die Schaltung ILD, die in der Halbleitervorrichtung SDV2 bereitgestellt wird, erhält beispielsweise Informationen, die von der Speichervorrichtung MEXT gelesen werden, die außerhalb der Halbleitervorrichtung SDV2 bereitgestellt wird, und führt dem arithmetischen Abschnitt CLP, der später beschrieben wird, einen Strom, eine Spannung oder dergleichen zu, der/die den Informationen entspricht. Die Informationen werden als Daten für die Durchführung einer arithmetischen Operation behandelt, die durch den arithmetischen Abschnitt CLP durchgeführt wird.
  • Die Halbleitervorrichtung SDV2 beinhaltet nicht die Speichervorrichtung MINT; daher unterscheidet sich die Halbleitervorrichtung SDV2 von der Halbleitervorrichtung SDV1 dadurch, dass Informationen, die von der Speichervorrichtung MEXT gelesen werden, direkt in die Schaltung ILD eingegeben werden. In dem Fall, in dem die Schaltung ILD als Stromquellenschaltung dient, führt daher die Schaltung ILD direkt einer Schaltung, die in dem arithmetischen Abschnitt CLP enthalten ist, Strom zu, der Informationen entspricht, die von der Speichervorrichtung MEXT gelesen werden. Es sei angemerkt, dass die Schaltung ILD nicht als Stromquellenschaltung zum Zuführen von Strom zu dem arithmetischen Abschnitt CLP, sondern zum Beispiel als Spannungsquellenschaltung (Spannungserzeugungsschaltung) zum Eingeben der Spannung, die Informationen entspricht, die von der Speichervorrichtung MEXT gelesen werden, in den arithmetischen Abschnitt CLP bereitgestellt werden kann.
  • In dem Fall, in dem die Schaltung ILD als Stromquellenschaltung dient, wird für eine spezifische Struktur der Schaltung ILD auf die Beschreibung der Schaltung ILD in 2A bis 2C verwiesen.
  • Der arithmetische Abschnitt CLP beinhaltet eine Vielzahl von Schaltungen, die als Multiplikationszellen dienen. Für den arithmetischen Abschnitt CLP wird auf die Beschreibung des arithmetischen Abschnitts CLP verwiesen, der in der Halbleitervorrichtung SDV1 in 1A enthalten ist. Die Schaltungskonfiguration des arithmetischen Abschnitts CLP und ein Prinzip der Produkt-Summen-Operation in dem arithmetischen Abschnitt CLP werden bei der Ausführungsform 2 ausführlich beschrieben.
  • Die Schaltung LMNT weist eine Funktion auf, Informationen (z. B. Strom oder Spannung) zu überwachen, die in der Multiplikationszelle (oder einem Speicherelement, das in der Schaltung LMNT enthalten ist) gehalten werden, die in dem arithmetischen Abschnitt CLP enthalten ist. Insbesondere überträgt dann, wenn beispielsweise die Informationen (z. B. Strom oder Spannung), die in der Multiplikationszelle gehalten werden, aufgrund des Abflusses von elektrischen Ladungen oder dergleichen variieren, die Schaltung LMNT ein Befehlssignal an die Speichervorrichtung MEXT oder dergleichen. Wenn die Speichervorrichtung MEXT das Befehlssignal empfängt, werden die Informationen von der Speichervorrichtung MEXT gelesen und an die Schaltung ILD übertragen, wodurch die Informationen von der Schaltung ILD in die Multiplikationszelle überschrieben werden (elektrische Ladungen in das Speicherelement nachgefüllt werden). Dabei wird das Umschreiben in die ursprünglichen Informationen in ähnlicher Weise auch in dem Speicherelement durchgeführt, das in der Schaltung LMNT enthalten ist. Daher kann verhindert werden, dass sich Daten, die in der Multiplikationszelle in dem arithmetischen Abschnitt CLP gehalten werden, verschlechtern.
  • «Konfigurationsbeispiel 1 der Schaltung LMNT und der Schaltung ILD»
  • Als Nächstes wird ein Konfigurationsbeispiel der Schaltung LMNT beschrieben, die in der Halbleitervorrichtung SDV2 in 15 enthalten ist.
  • Die Schaltung LMNT, die in 16 dargestellt wird, beinhaltet eine Schaltung LMC[i] (i ist eine ganze Zahl von mehr als oder gleich 1 und weniger als oder gleich einem Wert, der der Anzahl von Leitungen IL gleich ist). Die Schaltung LMC[i] beinhaltet eine Speicherzelle DC und einen Schalter DSW1. Die Speicherzelle DC beinhaltet einen Transistor M1d, einen Transistor M2d und einen Kondensator C1d. 16 stellt die Halbleitervorrichtung SDV2, die zusätzlich zu der Schaltung LMNT die Schaltung ILD und den arithmetischen Abschnitt CLP beinhaltet, die Speichervorrichtung MEXT und eine Schaltung EXMNT dar.
  • Die Schaltung LMNT könnte eine Vielzahl von Schaltungen LMC[i] beinhalten. Insbesondere kann die Schaltung LMNT eine Konfiguration aufweisen, bei der die Schaltungen LMC[i], deren Anzahl der Anzahl von Leitungen IL gleich ist, die elektrisch mit der Schaltung ILD verbunden sind, in einer Zeile angeordnet sind. In dem Fall, in dem beispielsweise die Anzahl von Leitungen IL 2m ist, kann die Schaltung LMNT eine Konfiguration aufweisen, bei der die Schaltungen LMC[1] bis LMC[2m] in einer Zeile angeordnet sind.
  • Als Schalter DSW1 kann beispielsweise ein Schalter verwendet werden, der als vorstehend beschriebener Schalter RSW verwendet werden kann.
  • Die Speichervorrichtung MEXT ist elektrisch mit der Schaltung ILD verbunden. Die Schaltung ILD ist elektrisch mit der Leitung IL verbunden. Die Schaltung EXMNT ist elektrisch mit der Speichervorrichtung MEXT verbunden.
  • Die Leitung IL ist elektrisch mit einem ersten Anschluss des Schalters DSW1 verbunden, und ein zweiter Anschluss des Schalters DSW1 ist elektrisch mit einer Leitung DLd verbunden. Die Leitung DLd wird elektrisch mit der Schaltung EXMNT und der Speicherzelle DC dargestellt.
  • In der Speicherzelle DC ist ein erster Anschluss des Transistors M1d elektrisch mit einer Leitung VEd verbunden, ein zweiter Anschluss des Transistors M1d ist elektrisch mit der Leitung DLd verbunden, und ein Gate des Transistors M1d ist elektrisch mit einem ersten Anschluss des Kondensators C1d und einem ersten Anschluss des Transistors M2d verbunden. Ein zweiter Anschluss des Transistors M2d ist elektrisch mit der Leitung DLd verbunden, und ein Gate des Transistors M2d ist elektrisch mit einer Leitung WLd verbunden. Ein zweiter Anschluss des Kondensators C1d ist elektrisch mit der Leitung VEd verbunden. In 16 wird eine elektrische Anschlussstelle zwischen dem Gate des Transistors M1d, dem ersten Anschluss des Kondensators C1d und dem ersten Anschluss des Transistors M2d als Knoten n1d bezeichnet.
  • Die Leitung DLd dient beispielsweise als Leitung zum Übertragen von Daten, die in den ersten Anschluss des Kondensators C1d in der Speicherzelle DC geschrieben werden. Die Leitung DLd dient beispielsweise auch als Leitung zum Zuführen von Strom, der einem Potential des ersten Anschlusses des Kondensators C1d in der Speicherzelle DC entspricht.
  • Die Leitung WLd dient beispielsweise als Schreibwortleitung in der Speicherzelle DC.
  • Die Leitung VEd dient beispielsweise als Leitung, die eine konstante Spannung anlegt. Die konstante Spannung kann beispielsweise ein niedriges Potential, ein Erdpotential oder dergleichen sein.
  • Beispielsweise weist der Transistor M1d vorzugsweise eine Struktur auf, die derjenigen eines Transistors M1 ähnlich ist, der in einer Multiplikationszelle (einer Schaltung MC) in dem arithmetischen Abschnitt CLP enthalten ist und bei der Ausführungsform 2 beschrieben wird. Der Transistor M2d weist vorzugsweise zum Beispiel eine Struktur auf, die derjenigen eines Transistors M2 ähnlich ist, der in der Multiplikationszelle (der Schaltung MC) in dem arithmetischen Abschnitt CLP enthalten ist und bei der Ausführungsform 2 beschrieben wird. In dem Fall, in dem beispielsweise der Transistor M1 ein Si-Transistor ist und der Transistor M2 ein OS-Transistor ist, wird es bevorzugt, dass der Transistor M1d ein Si-Transistor ist und der Transistor M2d ein OS-Transistor ist. Der Kondensator C1d weist vorzugsweise eine Struktur auf, die derjenigen des Kondensators C1 ähnlich ist, der in der Multiplikationszelle (der Schaltung MC) in dem arithmetischen Abschnitt CLP enthalten ist und bei der Ausführungsform 2 beschrieben wird.
  • Als Transistor M1d kann beispielsweise ein Transistor verwendet werden, der als Transistor F1 verwendet werden kann. Als Transistor M2d kann beispielsweise ein Transistor verwendet werden, der als Transistor F2 verwendet werden kann.
  • Die Schaltung EXMNT ist beispielsweise außerhalb der Halbleitervorrichtung SDV2 bereitgestellt. Die Schaltung EXMNT weist beispielsweise eine Funktion auf, ein Potential (oder eine Menge an elektrischen Ladungen) zu überwachen, das an dem ersten Anschluss des Kondensators C1d in der Speicherzelle DC gehalten wird, die in der Schaltung LMC[i] enthalten ist. Als spezifisches Beispiel erhält die Schaltung EXMNT eine Menge an Strom, der von der Leitung DLd eingegeben wird, und vergleicht die Menge an Strom mit einer gewünschten Menge an Strom. Wenn die Menge an Strom kleiner als oder gleich der gewünschten Menge an Strom oder kleiner als die gewünschte Menge an Strom ist, beurteilt die Schaltung EXMNT, dass die Spannung, die durch die Speicherzelle DC und die Multiplikationszelle, die in dem arithmetischen Abschnitt CLP enthalten ist, gehalten wird, verringert wird (oder der Absolutwert der Menge an elektrischen Ladungen verringert wird). Dann überträgt die Schaltung EXMNT ein Befehlssignal zum Überschreiben von Daten, die den Daten gleich sind, die in der Speicherzelle DC und der Multiplikationszelle, die in dem arithmetischen Abschnitt CLP enthalten ist, ursprünglich gehalten werden, an die externe Speichervorrichtung MEXT, die Schaltung ILD oder dergleichen.
  • Als Nächstes wird ein Betriebsbeispiel der Schaltung LMNT in 16 beschrieben.
  • In der Schaltung LMC[i] wird zuerst der Schalter DSW1 eingeschaltet, und der Transistor M2d wird eingeschaltet. Wenn der Transistor M2d eingeschaltet wird, wird eine elektrische Leitfähigkeit zwischen dem Knoten n1d und dem zweiten Anschluss des Transistors M1d hergestellt, und das Potential des Knotens n1d und das Potential des zweiten Anschlusses des Transistors M1d sind im Wesentlichen einander gleich.
  • Wenn dabei beispielsweise die Schaltung ILD eine Stromquellenschaltung ist, wird der Leitung DLd Strom für die Initialisierung, dessen Menge durch I0 dargestellt wird, von der Schaltung ILD über die Leitung IL zugeführt. Es sei angemerkt, dass der Strom für die Initialisierung beispielsweise Strom sein kann, der von der Schaltung WCS1 oder der Schaltung WCS2 ausgegeben wird, die in der Schaltung ILD enthalten ist, die in 2A bis 2C dargestellt wird. In diesem Fall kann die Menge an Strom I0 für die Initialisierung beispielsweise Iut, nämlich der Minimalwert der Menge an Strom, der durch die Schaltung WCS1 oder die Schaltung WCS2 erzeugt werden kann, oder (2K-1) × Iut, nämlich der Maximalwert, sein.
  • Da der Transistor M2d eingeschaltet wird, wird der erste Anschluss des Kondensators C1d mit elektrischen Ladungen geladen, die von der Leitung DLd zugeführt werden. Schließlich fließt Strom, dessen Menge I0 ist, zwischen dem ersten Anschluss und dem zweiten Anschluss des Transistors M1d (zwischen der Leitung DLd und der Leitung VEd), und das Potential des Knotens n1d weist eine Höhe auf, die der Menge an Strom I0 entspricht. Dieses Potential des Knotens n1d wird durch Vnd dargestellt.
  • Wenn beispielsweise die Schaltung ILD eine Spannungsquellenschaltung ist, wird die Spannung von der Schaltung ILD über die Leitung IL und den Transistor M2d in den ersten Anschluss des Kondensators C1d geschrieben. In diesem Fall wird die Spannung, die von der Schaltung ILD in den ersten Anschluss des Kondensators C1d geschrieben wird, durch Vnd dargestellt. Zu diesem Zeitpunkt fließt Strom, dessen Menge I0 ist, zwischen dem ersten Anschluss und dem zweiten Anschluss des Transistors M1d (zwischen der Leitung DLd und der Leitung VEd). Es sei angemerkt, dass hier die Leitung VED ein niedriges Potential oder ein Erdpotential aufweist und ein positiver Strom von der Leitung DLd in die Leitung VEd fließt.
  • Ob die Schaltung ILD eine Stromquellenschaltung oder eine Spannungsquellenschaltung ist, wird der Transistor M2d ausgeschaltet, wenn das Potential des ersten Anschlusses des Kondensators C1d zu Vnd wird, wodurch das Potential Vnd an dem ersten Anschluss des Kondensators C1d in der Speicherzelle DC gehalten werden kann. Indem das Potential Vnd an dem ersten Anschluss des Kondensators C1d in der Speicherzelle DC gehalten wird, dient der Transistor M1d als Stromquelle zum Zuführen der Menge an Strom I0. Nachdem der Transistor M2d ausgeschaltet worden ist, kann der Schalter DSW1 ausgeschaltet werden.
  • Wenn die Überwachung von Strom beginnt, der zwischen dem ersten Anschluss und dem zweiten Anschluss des Transistors M1d fließt, wird der Schalter DSW1 ausgeschaltet. Demzufolge fließt der Strom, dessen Menge I0 ist, von der Speicherzelle DC über die Leitung DLd in die Schaltung EXMNT. Insbesondere fließt ein positiver Strom von der Schaltung EXMNT über die Leitung DLd in die Speicherzelle DC.
  • Wenn das Potential Vnd, das an dem ersten Anschluss des Kondensators C1d gehalten wird, aufgrund des Abflusses von elektrischen Ladungen oder dergleichen verringert wird, wird die Menge an Strom, der zwischen dem ersten Anschluss und dem zweiten Anschluss des Transistors M1d fließt, von I0 reduziert. Wenn die Menge an Strom, der von der Speicherzelle DC über die Leitung DLd in die Schaltung EXMNT fließt, kleiner als oder gleich einer gewünschten Menge an Strom oder kleiner als die gewünschte Menge an Strom ist, beurteilt die Schaltung EXMNT, dass sich die Daten, die in der Speicherzelle DC gehalten werden, verschlechtern. Dann wird ein Befehlssignal (z. B. ein Impulssignal) zum Lesen von Daten, die in die Multiplikationszelle in dem arithmetischen Abschnitt CLP überschrieben werden sollen, und zum Übertragen der Daten an die Schaltung ILD an die Speichervorrichtung MEXT übertragen.
  • Es sei angemerkt, dass sich hier die gewünschte Menge an Strom auf die Menge an Strom bezieht, die kleiner als die Menge an Strom I0 ist, der von der Schaltung ILD über die Leitung IL in die Leitung DLd fließt. Die Menge an Strom, die kleiner als die Menge an Strom I0 ist, kann beispielsweise das 0,95-Fache, das 0,90-Fache, das 0,80-Fache oder dergleichen der Menge an Strom I0 sein.
  • Wenn das Befehlssignal in die Speichervorrichtung MEXT eingegeben wird, liest die Speichervorrichtung MEXT Informationen, die in der Speichervorrichtung MEXT gehalten werden, und überträgt sie die Informationen an die Halbleitervorrichtung SDV2. In der Halbleitervorrichtung SDV2 werden dann die Informationen durch die Schaltung ILD in die Multiplikationszelle geschrieben, die in dem arithmetischen Abschnitt CLP enthalten ist, und die ursprüngliche Spannung (oder Strom) wird in die Speicherzelle DC geschrieben. Demzufolge kann das Überschreiben von Daten (Nachfüllen von elektrischen Ladungen) bezüglich von sich verschlechternden Daten durchgeführt werden, die in der Multiplikationszelle des arithmetischen Abschnitts CLP und in der Speicherzelle DC gehalten werden.
  • Wenn die Struktur, die in 16 dargestellt wird, auf die Halbleitervorrichtung SDV2 angewendet wird, kann die Verschlechterung von Daten, die in dem Speicherelement der Multiplikationszelle in dem arithmetischen Abschnitt CLP gehalten werden (Verringerung des Absolutwertes der Menge an elektrischen Ladungen durch den Leckstrom), leicht erkannt werden. Indem die Erkennung durchgeführt wird, kann das Überschreiben von Daten (Nachfüllen von elektrischen Ladungen) in die Multiplikationszelle in dem arithmetischen Abschnitt CLP und die Speicherzelle DC durchgeführt werden.
  • <<Konfigurationsbeispiel 2 der Schaltung LMNT und der Schaltung ILD>>
  • Als Nächstes wird ein Konfigurationsbeispiel der Schaltung LMNT beschrieben, das auf die Halbleitervorrichtung SDV2 in 15 angewendet werden kann und sich von der Konfiguration der Schaltung LMNT in 16 unterscheidet.
  • Die Schaltung LMNT, die in 17A dargestellt wird, beinhaltet die Schaltung LMC[i] (i ist eine ganze Zahl von mehr als oder gleich 1 und weniger als oder gleich einem Wert, der der Anzahl von Leitungen IL gleich ist). Die Schaltung LMC[i] beinhaltet die Speicherzelle DC, eine Schaltung DTC, den Schalter DSW1 und einen Schalter DSW2. Die Speicherzelle DC beinhaltet den Transistor M1d, den Transistor M2d und den Kondensator C1d. 17A stellt die Halbleitervorrichtung SDV2, die zusätzlich zu der Schaltung LMNT die Schaltung ILD und den arithmetischen Abschnitt CLP beinhaltet, und die Speichervorrichtung MEXT dar.
  • Die Speicherzelle DC, die in 17A dargestellt wird, weist eine Struktur auf, die derjenigen der Speicherzelle DC, die in 16 dargestellt wird, ähnlich ist. Daher wird für den Transistor M1d, den Transistor M2d und den Kondensator C1d, die in der Speicherzelle DC in 17A enthalten sind, sowie die Leitung VEd, die Leitung WLd und die Leitung DLd, die in 17A dargestellt werden, auf die Beschreibung der Schaltung LMNT in 16 verwiesen.
  • Die Schaltung LMNT in 17A kann eine Vielzahl von Schaltungen LMC[i] beinhalten, wie die Schaltung LMNT in 16. Insbesondere kann die Schaltung LMNT beispielsweise eine Konfiguration aufweisen, bei der Schaltungen LMC[i], deren Anzahl der Anzahl von Leitungen IL gleich ist, die elektrisch mit der Schaltung ILD verbunden sind, in einer Zeile angeordnet sind.
  • Als Schalter DSW1 und Schalter DSW2 kann beispielsweise, wie im Falle des Schalters in 16, ein Schalter verwendet werden, der als vorstehend beschriebener Schalter RSW verwendet werden kann.
  • Die Speichervorrichtung MEXT ist elektrisch mit der Schaltung ILD verbunden. Die Schaltung ILD ist elektrisch mit der Leitung IL verbunden.
  • Die Leitung IL ist elektrisch mit einem ersten Anschluss des Schalters DSW1 verbunden, und ein zweiter Anschluss des Schalters DSW1 ist elektrisch mit der Leitung DLd verbunden. Die Leitung DLd ist elektrisch mit einem ersten Anschluss des Schalters DSW2 verbunden, ein zweiter Anschluss des Schalters DSW2 ist elektrisch mit einem ersten Eingangsanschluss der Schaltung DTC verbunden, ein zweiter Eingangsanschluss der Schaltung DTC ist elektrisch mit einer Leitung IRFE verbunden, und ein Ausgangsanschluss der Schaltung DTC ist elektrisch mit der Speichervorrichtung MEXT verbunden. Die Leitung IRFE ist beispielsweise elektrisch mit der Schaltung ILD verbunden.
  • Die Schaltung DTC weist eine Funktion auf, Strom, der in den ersten Eingangsanschluss der Schaltung DTC eingegeben wird, zu überwachen. Als spezifisches Beispiel weist die Schaltung DTC eine Funktion auf, die Menge an Strom, der in den ersten Eingangsanschluss der Schaltung DTC eingegeben wird, mit der Menge an Strom (nachstehend als Menge an Bezugsstrom bezeichnet), der in den zweiten Eingangsanschluss der Schaltung DTC eingegeben wird, zu vergleichen und ein Befehlssignal (z. B. eine Impulsspannung) von dem Ausgangsanschluss der Schaltung DTC an die Speichervorrichtung MEXT auszugeben, wenn die Menge an Strom, der in den ersten Eingangsanschluss der Schaltung DTC eingegeben wird, kleiner als oder gleich der Menge an Bezugsstrom oder kleiner als die Menge an Bezugsstrom ist. Das heißt, dass die Schaltung DTC einen Stromkomparator oder dergleichen beinhalten kann. In dem Fall, in dem die Schaltung DTC einen Stromkomparator beinhaltet, kann beispielsweise eine Struktur einer Schaltung ACTF[j], die nachstehend bei der Ausführungsform 2 beschrieben wird, auf die Schaltung DTC angewendet werden. Deshalb kann die Schaltung DTC mit der Schaltung ACTF[j], die bei der Ausführungsform 2 beschrieben wird, gemeinsam genutzt werden.
  • In der Schaltung LMNT in 17A fließt, streng genommen, ein positiver Strom von dem ersten Anschluss der Schaltung DTC über den Schalter DSW2 und die Leitung DLd in die Speicherzelle DC. Daher handelt es sich bei dem Strom, der in den zweiten Anschluss der Schaltung DTC eingegeben wird, vorzugsweise um einen positiven Strom, der von dem zweiten Anschluss der Schaltung DTC in die Leitung IRFE fließt.
  • Deshalb dient die Leitung IRFE beispielsweise als Leitung zum Zuführen von konstantem Strom als Bezugsstrom. Die Menge an Strom I0, der zwischen dem ersten Anschluss und dem zweiten Anschluss des Transistors M1d fließt, wird in den ersten Eingangsanschluss der Schaltung DTC eingegeben, was nachstehend ausführlich beschrieben wird. Die Menge an konstantem Strom, der als Bezugsstrom dient, kann beispielsweise kleiner als die Menge an Strom I0 sein. Insbesondere kann die Menge an Strom, die kleiner als die Menge an Strom I0 ist, beispielsweise das 0,95-Fache, das 0,90-Fache, das 0,80-Fache oder dergleichen der Menge an Strom I0 sein.
  • Der Bezugsstrom kann durch die Schaltung ILD erzeugt werden. In 17A ist beispielsweise die Schaltung ILD elektrisch mit der Leitung IRFE verbunden; demzufolge kann die Schaltung ILD der Leitung IRFE einen Bezugsstrom, der durch die Schaltung ILD erzeugt wird, zuführen.
  • Die Speichervorrichtung MEXT empfängt ein Befehlssignal von der Schaltung DTC, wodurch Daten für das Überschreiben (Daten, die ursprünglich in die Multiplikationszelle geschrieben worden sind) von der Speichervorrichtung MEXT gelesen werden. Die gelesenen Daten werden über die Schaltung ILD in den arithmetischen Abschnitt CLP eingegeben.
  • Ein Konfigurationsbeispiel der Schaltung ILD in einem derartigen Fall wird in 17B dargestellt. Die Schaltung ILD, die in 17B dargestellt wird, beinhaltet beispielsweise die Schaltung WCS1 und eine Schaltung WCSA.
  • Die Schaltung WCS1 in 17B ist ein Teil der Schaltung WCS1 in 2A, und ein Schaltungselement, das das Schreiben in die Speicherzelle DC betrifft, wird auszugsweise gezeigt. Insbesondere werden beispielsweise die Stromquelle CC[u] und der Schalter SW[u] auszugsweise in der Schaltung WCS1 in 17B dargestellt. Hier werden die Schalter SW[1] bis SW[K] mit Ausnahme des Schalters SW[u] ausgeschaltet, und Strom, der durch die Stromquellen CC[1] bis CC[K] mit Ausnahme der Stromquelle CC[u] erzeugt wird, fließt nicht in die Leitung IL.
  • Die Schaltung WCSA in 17B beinhaltet eine Stromquelle CCA, einen Transistor F6A und einen Transistor F6B. Ein Eingangsanschluss der Stromquelle CCA ist elektrisch mit der Leitung VDL verbunden, ein Ausgangsanschluss der Stromquelle CCA ist elektrisch mit einem ersten Anschluss des Transistors F6B, einem Gate des Transistors F6B und einem Gate des Transistors F6A verbunden, und ein zweiter Anschluss des Transistors F6B ist elektrisch mit einer Leitung VSE verbunden. Ein erster Anschluss des Transistors F6A ist elektrisch mit der Leitung IRFE verbunden, und ein zweiter Anschluss des Transistors F6A ist elektrisch mit der Leitung VSE verbunden.
  • Die Leitung VSE dient beispielsweise als Leitung, die eine konstante Spannung anlegt. Die konstante Spannung kann beispielsweise ein niedriges Potential, ein Erdpotential oder dergleichen sein.
  • Als jeder des Transistors F6A und des Transistors F6B wird vorzugsweise zum Beispiel ein Si-Transistor verwendet. Als Transistor, der sich von dem Si-Transistor unterscheidet, können ein OS-Transistor, ein Transistor, der Ge oder dergleichen in einem Kanalbildungsbereich enthält, ein Transistor, der einen Verbindungshalbleiter in einem Kanalbildungsbereich enthält, ein Transistor, der eine Kohlenstoffnanoröhre in einem Kanalbildungsbereich enthält, ein Transistor, der einen organischen Halbleiter in einem Kanalbildungsbereich enthält, und dergleichen verwendet werden.
  • Die Menge an Strom, der durch die Stromquelle CC[u] erzeugt wird, und die Menge an Strom, der durch die Stromquelle CCA erzeugt wird, sind einander gleich.
  • Die Strukturen des Transistors F6A und des Transistors F6B in der Schaltung WCSA sind für eine Stromspiegelschaltung. Daher sind in dem Fall, in dem die Größe (z. B. die Kanallänge, die Kanalbreite oder die Struktur) des Transistors F6A und diejenige des Transistors F6B einander gleich sind, die Menge an Strom, der zwischen dem ersten Anschluss und dem zweiten Anschluss des Transistors F6B fließt, und die Menge an Strom, der zwischen dem ersten Anschluss und dem zweiten Anschluss des Transistors F6A fließt, in idealer Weise einander gleich. Mit anderen Worten: Die Menge an Strom, der durch die Stromquelle CCA erzeugt wird, und die Menge an Strom, der zwischen dem ersten Anschluss und dem zweiten Anschluss des Transistors F6A fließt, sind einander gleich.
  • Die Schaltung LMNT in 17A weist eine Konfiguration auf, bei der ein positiver Strom von dem zweiten Anschluss der Schaltung DTC in die Leitung IRFE fließt; daher weist die Schaltung WCSA in der Schaltung ILD in 17B eine Konfiguration auf, bei der ein positiver Strom von der Leitung IRFE in Richtung des ersten Anschlusses des Transistors F6A fließt.
  • Hier ist das Verhältnis der W-Länge zu der L-Länge W/L des Transistors F6A kleiner als das Verhältnis der W-Länge zu der L-Länge W/L des Transistors F6B, wodurch die Menge an Strom, der zwischen dem ersten Anschluss und dem zweiten Anschluss des Transistors F6A fließt, kleiner sein kann als die Menge an Strom, der zwischen dem ersten Anschluss und dem zweiten Anschluss des Transistors F6B fließt (d. h. die Menge an Strom, der durch die Stromquelle CCA erzeugt wird).
  • Wenn die Schaltung ILD die in 17B dargestellte Konfiguration aufweist, kann die Menge an Strom, der in die Leitung IRFE fließt, kleiner sein als die Menge an Strom, der in die Leitung IL fließt, wie vorstehend beschrieben. Es sei angemerkt, dass das Verhältnis der W-Länge zu der L-Länge W/L des Transistors F6A dem Verhältnis der W-Länge zu der L-Länge W/L des Transistors F6B gleich sein kann und die Menge an Strom, der durch die Stromquelle CC[u] erzeugt wird, erhöht werden kann, so dass eine Differenz zwischen der Menge an Strom I0 und dem Bezugsstrom bestehen kann.
  • Als Nächstes wird ein Betriebsbeispiel der Schaltung LMNT in 17A beschrieben.
  • In der Schaltung LMC[i] wird zuerst der Schalter DSW1 eingeschaltet, der Schalter DSW2 wird ausgeschaltet, und der Transistor M2d wird eingeschaltet. Als Nächstes wird, wie in der Schaltung LMNT in 16, die Spannung Vnd in den ersten Anschluss des Kondensators C1d in der Speicherzelle DC geschrieben, wodurch der Transistor M2d ausgeschaltet wird, so dass die Spannung an dem Knoten n1d gehalten wird.
  • Zu diesem Zeitpunkt fließt Strom für die Initialisierung, dessen Menge I0 ist, zwischen dem ersten Anschluss und dem zweiten Anschluss des Transistors M1d (zwischen der Leitung DLd und der Leitung VEd). Danach wird der Schalter DSW1 ausgeschaltet, so dass Strom, der zwischen dem ersten Anschluss und dem zweiten Anschluss des Transistors M1d fließt, unterbrochen wird.
  • Wenn die Überwachung von Strom beginnt, der zwischen dem ersten Anschluss und dem zweiten Anschluss des Transistors M1d fließt, wird der Schalter DSW1 ausgeschaltet und wird der Schalter DSW2 eingeschaltet. Demzufolge wird der Leitung VEd die Menge an Strom I0, der zwischen dem ersten Anschluss und dem zweiten Anschluss des Transistors M1d fließen soll, von dem ersten Eingangsanschluss der Schaltung DTC über den Schalter DSW2 und die Leitung DLd zugeführt.
  • Wenn das Potential Vnd, das an dem ersten Anschluss des Kondensators C1d gehalten wird, aufgrund des Abflusses von elektrischen Ladungen oder dergleichen verringert wird, wird die Menge an Strom, der zwischen dem ersten Anschluss und dem zweiten Anschluss des Transistors M1d fließt, von I0 reduziert. Wenn die Menge an Strom, der von dem ersten Eingangsanschluss der Schaltung DTC in die Leitung VEd fließt, kleiner als oder gleich der Menge an Bezugsstrom, der von der Leitung IRFE fließt, oder kleiner als die Menge an Bezugsstrom ist, beurteilt die Schaltung DTC, dass sich die Daten, die in der Speicherzelle DC gehalten werden, verschlechtern. Dann wird ein Befehlssignal zum Lesen von Daten für das Überschreiben (Daten, die ursprünglich in die Multiplikationszelle geschrieben worden sind) von der Speichervorrichtung MEXT von dem Ausgangsanschluss der Schaltung DTC an die Speichervorrichtung MEXT übertragen. Demzufolge werden die Daten, die von der Speichervorrichtung MEXT gelesen werden, über die Schaltung ILD in den arithmetischen Abschnitt CLP eingegeben, so dass das Überschreiben der Daten für die sich verschlechternden Daten durchgeführt wird. Zu diesem Zeitpunkt wird auch das Potential, das in der Speicherzelle DC gehalten wird, vorzugsweise in den Zustand vor der Verschlechterung (Potential Vnd) zurück versetzt.
  • Wenn die Struktur, die in 17A dargestellt wird, auf die Halbleitervorrichtung SDV2 angewendet wird, kann die Verschlechterung von Daten, die in dem Speicherelement der Multiplikationszelle in dem arithmetischen Abschnitt CLP gehalten werden (Verringerung des Absolutwertes der Menge an elektrischen Ladungen durch den Leckstrom), leicht erkannt werden. Indem die Erkennung durchgeführt wird, kann das Überschreiben von Daten (Nachfüllen von elektrischen Ladungen) in die Multiplikationszelle in dem arithmetischen Abschnitt CLP und die Speicherzelle DC durchgeführt werden.
  • «Konfigurationsbeispiel 3 der Schaltung LMNT und der Schaltung ILD»
  • Hier wird ein Konfigurationsbeispiel der Schaltung LMNT beschrieben, das auf die Halbleitervorrichtung SDV2 angewendet werden kann und sich von den Konfigurationen der Schaltungen LMNT in 16 und 17A unterscheidet.
  • Die Schaltung LMNT, die in 18A dargestellt wird, beinhaltet, wie die Schaltung LMNT in 16, die Schaltung LMC[i] (i ist eine ganze Zahl von mehr als oder gleich 1 und weniger als oder gleich einem Wert, der der Anzahl von Leitungen IL gleich ist). Es sei angemerkt, dass sich die Schaltung LMC[i] in 18A von der Schaltung LMC[i] in 16 dadurch unterscheidet, dass die Speicherzelle DC, eine Schaltung CMPD und der Schalter DSW1 bereitgestellt sind. 18A stellt auch die Schaltung ILD dar.
  • Die Speicherzelle DC, die in 18A dargestellt wird, weist eine Struktur auf, die derjenigen der Speicherzelle DC, die in 16 dargestellt wird, ähnlich ist. Daher wird für den Transistor M1d, den Transistor M2d und den Kondensator C1d, die in der Speicherzelle DC in 18A enthalten sind, sowie die Leitung VEd, die Leitung WLd und die Leitung DLd, die in 18A dargestellt werden, auf die Beschreibung der Schaltung LMNT in 16 verwiesen.
  • Die Schaltung LMNT in 18A kann eine Vielzahl von Schaltungen LMC[i] beinhalten, wie die Schaltung LMNT in 16. Insbesondere kann die Schaltung LMNT beispielsweise eine Konfiguration aufweisen, bei der Schaltungen LMC[i], deren Anzahl der Anzahl von Leitungen IL gleich ist, die elektrisch mit der Schaltung ILD verbunden sind, in einer Zeile angeordnet sind.
  • Als Schalter DSW1 kann beispielsweise, wie im Falle des Schalters DSW1 in 16, ein Schalter verwendet werden, der als vorstehend beschriebener Schalter RSW verwendet werden kann.
  • Die Leitung IL ist elektrisch mit dem ersten Anschluss des Schalters DSW1 verbunden, und der zweite Anschluss des Schalters DSW1 ist elektrisch mit der Leitung DLd verbunden. Ein erster Eingangsanschluss der Schaltung CMPD ist elektrisch mit dem Gate des Transistors M1d, dem zweiten Anschluss des Transistors M2d und dem ersten Anschluss des Kondensators C1 verbunden. Der zweite Eingangsanschluss der Schaltung CMPD ist elektrisch mit einer Leitung VRFE verbunden. Ein Ausgangsanschluss der Schaltung CMPD ist elektrisch mit einer Leitung RSUL verbunden. Die Leitung VRFE ist elektrisch mit der Schaltung ILD verbunden. Es sei angemerkt, dass, obwohl nicht dargestellt, die Leitung RSUL elektrisch mit der Speichervorrichtung MEXT verbunden ist.
  • Die Leitung VRFE dient beispielsweise als Leitung, die eine konstante Spannung anlegt. Die konstante Spannung kann beispielsweise eine Spannung sein, die niedriger ist als die Spannung Vnd, die durch die Schaltung ILD (die Stromquellenschaltung oder die Spannungsquellenschaltung) in den Knoten n1d geschrieben wird. Insbesondere kann die Spannung, die niedriger als die Spannung Vnd ist, beispielsweise das 0,95-Fache, das 0,90-Fache, das 0,80-Fache oder dergleichen der Spannung Vnd sein. Nachstehend wird die konstante Spannung, die die Leitung VRFE zuführt, als Bezugspotential bezeichnet.
  • Das Bezugspotential kann durch die Schaltung ILD erzeugt werden. In 18A ist beispielsweise die Schaltung ILD elektrisch mit der Leitung IRFE verbunden; demzufolge kann die Schaltung ILD der Leitung IRFE einen Bezugsstrom, der durch die Schaltung ILD erzeugt wird, zuführen.
  • Ein Konfigurationsbeispiel der Schaltung ILD in einem derartigen Fall wird in 19 dargestellt. Die Schaltung ILD, die in 19 dargestellt wird, beinhaltet beispielsweise die Schaltung WCS1 und die Schaltung WCSA.
  • Die Schaltung WCS1, die in 19 dargestellt wird, ist ein Teil der Schaltung WCS1 in 2A, und ein Schaltungselement, das das Schreiben in die Speicherzelle DC betrifft, wird auszugsweise gezeigt. Insbesondere werden beispielsweise die Stromquelle CC[u] und der Schalter SW[u] auszugsweise in der Schaltung WCS1 in 19 dargestellt. Hier werden die Schalter SW[1] bis SW[K] mit Ausnahme des Schalters SW[u] ausgeschaltet, und Strom, der durch die Stromquellen CC[1] bis CC[K] mit Ausnahme der Stromquelle CC[u] erzeugt wird, fließt nicht in die Leitung IL.
  • Die Schaltung WCSA in 19 beinhaltet eine Stromquelle CCB und einen Transistor F7. Ein Eingangsanschluss der Stromquelle CCB ist elektrisch mit einem ersten Anschluss des Transistors F7, einem Gate des Transistors F7 und der Leitung VRFE verbunden, und ein zweiter Anschluss des Transistors F7 ist elektrisch mit der Leitung VSE verbunden.
  • Als Transistor F7 kann beispielsweise ein Transistor verwendet werden, der als Transistor F6A und Transistor F6B, die in 17B dargestellt werden, oder Transistor M1d, der in 17A dargestellt wird, verwendet werden kann.
  • Die Menge an Strom, der durch die Stromquelle CC[u] erzeugt wird, und die Menge an Strom, der durch die Stromquelle CCB erzeugt wird, sind einander gleich.
  • Der Transistor F7, der in einer Schaltung WCSB enthalten ist, weist eine Struktur der Diodenverbindung auf. Wenn der Fokus auf die Speicherzelle DC in 18A gerichtet wird, ist die Verbindungsstruktur zwischen dem Transistor F7 und der Stromquelle CCB im Wesentlichen gleich der Verbindungsstruktur zwischen dem Transistor M1d und der Stromquelle CC[u , wenn der Transistor M2d eingeschaltet ist. In dem Fall, in dem die Größe (z. B. die Kanallänge, die Kanalbreite oder die Struktur) des Transistors F7 und diejenige des Transistors M1d einander gleich sind, sind das Potential des ersten Anschlusses (des Gates) des Transistors F7 und das Potential des Knotens n1d in idealer Weise einander gleich.
  • Hier ist das Verhältnis der W-Länge zu der L-Länge W/L des Transistors F7 größer als das Verhältnis der W-Länge zu der L-Länge W/L des Transistors M1d, wodurch das Potential des ersten Anschlusses (des Gates) des Transistors F7 kleiner sein kann als das Potential Vnd des Knotens n1d. Es sei angemerkt, dass das Verhältnis der W-Länge zu der L-Länge W/L des Transistors F7A dem Verhältnis der W-Länge zu der L-Länge W/L des Transistors M1d gleich sein kann und die Menge an Strom, der durch die Stromquelle CC[u] erzeugt wird, erhöht werden kann, so dass eine Differenz zwischen Vnd, das an dem Knoten n1d gehalten wird, und dem Bezugspotential bestehen kann.
  • Wenn die Schaltung ILD die in 19 dargestellte Konfiguration aufweist, kann das Potential, das der Leitung VRFE zugeführt wird, kleiner sein als das Potential Vnd des Knotens n1d, wie vorstehend beschrieben.
  • Die Schaltung CMPD weist eine Funktion auf, die Spannung, die in den ersten Eingangsanschluss der Schaltung CMPD eingegeben wird, mit der Spannung, die in den zweiten Eingangsanschluss der Schaltung CMPD eingegeben wird, zu vergleichen und das Vergleichsergebnis an den Ausgangsanschluss der Schaltung CMPD auszugeben. Daher kann die Schaltung CMPD beispielsweise einen Spannungskomparator oder dergleichen beinhalten.
  • Als Nächstes wird ein Betriebsbeispiel der Schaltung LMNT in 18A beschrieben.
  • In der Schaltung LMC[i] wird zuerst der Schalter DSW1 eingeschaltet, und der Transistor M2d wird eingeschaltet. Als Nächstes wird, wie in der Schaltung LMNT in 16, die Spannung Vnd in den ersten Anschluss des Kondensators C1d in der Speicherzelle DC geschrieben, wodurch der Transistor M2d ausgeschaltet wird, so dass die Spannung an dem Knoten n1d gehalten wird.
  • Zu diesem Zeitpunkt wird die Spannung Vnd des Knotens n1d in den ersten Eingangsanschluss der Schaltung CMPD eingegeben. Das Bezugspotential, das niedriger ist als Vnd, wird in den zweiten Eingangsanschluss der Schaltung CMPD eingegeben.
  • Als Nächstes wird dann, wenn beispielsweise die Spannung Vnd des Knotens n1 d im Laufe der Zeit oder dergleichen durch Leckage oder dergleichen niedriger ist als das Bezugspotential, ein Signal (Spannung), das von dem Ausgangsanschluss der Schaltung CMPD ausgegeben wird, geändert. Beispielsweise wird in der Annahme, dass die Schaltung CMPD ein niedriges Potential von dem Ausgangsanschluss ausgibt, wenn das Potential des Knotens n1d höher ist als das Bezugspotential, und die Schaltung CMPD ein hohes Potential von dem Ausgangsanschluss ausgibt, wenn das Potential des Knotens n1d niedriger ist als das Bezugspotential, das Potential, das von dem Ausgangsanschluss der Schaltung CMPD ausgegeben wird, von dem niedrigen Potential in das hohe Potential geändert, wenn die Spannung des Knotens n1d niedriger ist als das Bezugspotential. Mit anderen Worten: Die Schaltung CMPD beurteilt, dass sich die Daten, die in der Speicherzelle DC gehalten werden, verschlechtern, und ändert das Signal (Spannung), das von dem Ausgangsanschluss der Schaltung CMPD ausgegeben wird. Daher kann das Signal (Spannung) als Triggersignal bezüglich des Überschreibvorgangs für die Daten, die in der Speicherzelle in dem arithmetischen Abschnitt CLP gehalten werden, und das Potential, das in der Speicherzelle DC gehalten wird, verwendet werden.
  • Eine Änderung des Signals (der Spannung) wird von der Schaltung CMPD in die Speichervorrichtung MEXT eingegeben, wodurch die Speichervorrichtung MEXT Daten (Daten, die ursprünglich in die Multiplikationszelle geschrieben worden sind), die in der Speichervorrichtung MEXT gehalten werden, liest und die Daten an die Halbleitervorrichtung SDV2 überträgt. Demzufolge werden die Daten, die von der Speichervorrichtung MEXT gelesen werden, über die Schaltung ILD in den arithmetischen Abschnitt CLP eingegeben, so dass das Überschreiben der Daten für die sich verschlechternden Daten durchgeführt wird. Zu diesem Zeitpunkt wird auch das Potential, das in der Speicherzelle DC gehalten wird, vorzugsweise in den Zustand vor der Verschlechterung (Potential Vnd) zurück versetzt.
  • In 18A wird die Konfiguration der Schaltung LMNT beschrieben, bei der das Potential des Knotens n1d in der Speicherzelle DC überwacht wird und das Potential erkannt wird, wenn es niedriger ist als das Bezugspotential; jedoch ist eine Schaltung, die in einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung bereitgestellt wird, nicht darauf beschränkt. Für die Schaltung, die in einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung bereitgestellt wird, kann beispielsweise die Konfiguration der Schaltung LMNT in 18A je nach Sachlage oder Umständen geändert werden.
  • Beispielsweise kann bei der Schaltung LMNT in 18A eine Konfiguration zum Einsatz kommen, bei der die Speicherzelle DC nicht den Transistor M1d beinhaltet, da das Potential des Knotens n1d überwacht wird. Insbesondere kann die Schaltung LMNT eine Konfiguration aufweisen, bei der, wie in 18B dargestellt, die Speicherzelle DC nicht den Transistor M1d beinhaltet.
  • Beispielsweise kann, wie in der Schaltung LMNT, die in 18C dargestellt wird, eine Schaltung BF2, die als Pufferschaltung dient, anstelle der Schaltung CMPD bereitgestellt werden. Insbesondere weist die Schaltung LMNT in 18C eine Konfiguration auf, bei der ein Eingangsanschluss der Schaltung BF2 elektrisch mit dem ersten Anschluss des Kondensators C1 d, dem Gate des Transistors M1 d und dem ersten Anschluss des Transistors M2d verbunden ist und ein Ausgangsanschluss der Schaltung BF2 elektrisch mit der Leitung RSUL verbunden ist. Die Schaltung BF2 kann beispielsweise eine Sourcefolgerschaltung, eine Spannungsfolgerschaltung, bei der ein Operationsverstärker verwendet wird, oder dergleichen beinhalten.
  • Beispielsweise kann, wie in 18D dargestellt, die Schaltung LMNT die Schaltung CMPD und die Schaltung BF2 beinhalten. Insbesondere weist die Schaltung LMNT in 18D eine Konfiguration auf, bei der der Eingangsanschluss der Schaltung BF2 elektrisch mit dem ersten Anschluss des Kondensators C1d, dem Gate des Transistors M1d und dem ersten Anschluss des Transistors M2d verbunden ist, der Ausgangsanschluss der Schaltung BF2 elektrisch mit dem ersten Eingangsanschluss der Schaltung CMPD verbunden ist, der zweite Eingangsanschluss der Schaltung CMPD elektrisch mit der Leitung VRFE verbunden ist und der Ausgangsanschluss der Schaltung CMPD elektrisch mit der Leitung RSUL verbunden ist.
  • «Konfigurationsbeispiel 4 der Schaltung LMNT und der Schaltung ILD»
  • Als Nächstes wird ein Konfigurationsbeispiel der Schaltung LMNT beschrieben, das auf die Halbleitervorrichtung SDV2 angewendet werden kann und sich von den Schaltungen LMNT in 16, 17A und 18A bis 18D unterscheidet.
  • Die Schaltung LMNT, die in 20A dargestellt wird, beinhaltet, wie die Schaltung LMNT in 16, die Schaltung LMC[i] (i ist eine ganze Zahl von mehr als oder gleich 1 und weniger als oder gleich einem Wert, der der Anzahl von Leitungen IL gleich ist). Es sei angemerkt, dass sich die Schaltung LMC[i] in 20A von der Schaltung LMC[i] in 16 dadurch unterscheidet, dass die Speicherzelle DC, die Schaltung DTC, der Schalter DSW2, ein Schalter DSW3 und ein Schalter DSW4 bereitgestellt sind. 20 stellt auch die Schaltung ILD dar.
  • Die Speicherzelle DC, die in 20A dargestellt wird, weist eine Struktur auf, die derjenigen der Speicherzelle DC, die in 16 dargestellt wird, ähnlich ist. Daher wird für den Transistor M1d, den Transistor M2d und den Kondensator C1d, die in der Speicherzelle DC in 16 enthalten sind, sowie die Leitung VEd, die Leitung WLd und die Leitung DLd, die in 20A dargestellt werden, auf die Beschreibung der Schaltung LMNT in 16 verwiesen.
  • Die Schaltung LMNT in 20A kann eine Vielzahl von Schaltungen LMC[i] beinhalten, wie die Schaltung LMNT in 16. Insbesondere kann die Schaltung LMNT beispielsweise eine Konfiguration aufweisen, bei der Schaltungen LMC[i], deren Anzahl der Anzahl von Leitungen IL gleich ist, die elektrisch mit der Schaltung ILD verbunden sind, in einer Zeile angeordnet sind.
  • Als Schalter DSW2 bis DSW4 kann beispielsweise, wie im Falle des Schalters DSW1 in 16, ein Schalter verwendet werden, der als vorstehend beschriebener Schalter RSW verwendet werden kann.
  • Die Leitung IL ist elektrisch mit einem ersten Anschluss des Schalters DSW4 verbunden, und ein zweiter Anschluss des Schalters DSW4 ist elektrisch mit der Leitung DLd verbunden. Ein erster Anschluss des Schalters DSW2 ist elektrisch mit der Leitung DLd verbunden, und der erste Eingangsanschluss der Schaltung DTC ist elektrisch mit einem zweiten Anschluss des Schalters DSW2 verbunden. Ein erster Anschluss des Schalters DSW3 ist elektrisch mit der Leitung IL verbunden, und der zweite Eingangsanschluss der Schaltung DTC ist elektrisch mit dem zweiten Eingangsanschluss des Schalters DSW3 verbunden. Der Ausgangsanschluss der Schaltung DTC ist elektrisch mit der Leitung RSUL verbunden. Es sei angemerkt, dass, obwohl nicht dargestellt, die Leitung RSUL elektrisch mit der Speichervorrichtung MEXT verbunden ist.
  • Für die Schaltung DTC wird auf die Beschreibung der Schaltung DTC verwiesen, die in der in 16 dargestellten Schaltung LMNT enthalten ist.
  • Als Nächstes wird ein Konfigurationsbeispiel der Schaltung ILD für den Fall beschrieben, in dem die Schaltung LMNT in 20A zum Einsatz kommt.
  • 20B stellt ein Konfigurationsbeispiel der Schaltung ILD für den Fall dar, in dem die Schaltung LMNT in 20A zum Einsatz kommt, wobei die Schaltung ILD die Schaltung WCS1 und eine Schaltung WCSD beinhaltet.
  • Die Schaltung WCS1, die in 20B dargestellt wird, ist ein Teil der Schaltung WCS1 in 2A, und ein Schaltungselement, das das Schreiben in die Speicherzelle DC betrifft, wird auszugsweise gezeigt. Insbesondere werden beispielsweise die Stromquelle CC[u] und der Schalter SW[u] auszugsweise in der Schaltung WCS1 in 20B dargestellt. Hier werden die Schalter SW[1] bis SW[K] mit Ausnahme des Schalters SW[u] ausgeschaltet, und Strom, der durch die Stromquellen CC[1] bis CC[K] mit Ausnahme der Stromquelle CC[u] erzeugt wird, fließt nicht in die Leitung IL.
  • Die Schaltung WCSD in 20B beinhaltet eine Stromquelle CCD und einen Schalter SWN. Ein erster Anschluss des Schalters SWN ist elektrisch mit dem zweiten Anschluss des Schalters SW[u] und der Leitung IL verbunden, ein zweiter Anschluss des Schalters SWN ist elektrisch mit einem Eingangsanschluss der Stromquelle CCD verbunden, und ein Ausgangsanschluss der Stromquelle CCD ist elektrisch mit der Leitung VSE verbunden.
  • Als Schalter SWN kann ein Schalter verwendet werden, der als vorstehend beschriebener Schalter RSW verwendet werden kann. Wenn ein Transistor als elektrischer Schalter verwendet wird, ist der Schalter SWN vorzugsweise ein n-Kanal-Transistor.
  • Beispielsweise beinhaltet die Stromquelle CCD vorzugsweise einen n-Kanal-Transistor, bei dem das Gate mit einer Vorspannung versorgt wird und die Source mit einem niedrigen Potential oder einem Erdpotential (Potential, das die Leitung VSE zuführt) versorgt wird.
  • Die Menge an Strom, der durch die Stromquelle CCD erzeugt wird, ist kleiner als die Menge an Strom, der durch die Stromquelle CC[u] erzeugt wird. Insbesondere kann beispielsweise in der Annahme, dass die Menge an Strom, der durch die Stromquelle CC[u] erzeugt wird, I0 ist, die Menge an Strom, der durch die Stromquelle CCD erzeugt wird, das 0,95-Fache, das 0,90-Fache, das 0,80-Fache oder dergleichen der Menge an Strom I0 sein. Nachstehend wird der Strom, der durch die Stromquelle CCD erzeugt wird, als Bezugsstrom bezeichnet.
  • Als Nächstes wird ein Betriebsbeispiel der Schaltung LMNT in 20A beschrieben.
  • In der Schaltung LMC[i] wird zuerst der Schalter DSW4 eingeschaltet, der Schalter DSW2 und der Schalter DSW3 werden ausgeschaltet, und der Transistor M2d wird eingeschaltet. In 20B wird dabei der Schalter SW[u] eingeschaltet, und der Schalter SWN wird ausgeschaltet. Demzufolge fließt Strom, dessen Menge I0 ist, von der Schaltung ILD über die Leitung IL in die Speicherzelle DC. Als Nächstes wird, wie in der Schaltung LMNT in 16, die Spannung Vnd in den ersten Anschluss des Kondensators C1d in der Speicherzelle DC geschrieben, wodurch der Transistor M2d ausgeschaltet wird, so dass die Spannung an dem Knoten n1d gehalten wird.
  • Zu diesem Zeitpunkt fließt Strom für die Initialisierung, dessen Menge I0 ist, zwischen dem ersten Anschluss und dem zweiten Anschluss des Transistors M1d (zwischen der Leitung DLd und der Leitung VEd). Danach wird der Schalter DSW1 ausgeschaltet, so dass Strom, der zwischen dem ersten Anschluss und dem zweiten Anschluss des Transistors M1d fließt, unterbrochen wird.
  • Wenn die Überwachung von Strom beginnt, der zwischen dem ersten Anschluss und dem zweiten Anschluss des Transistors M1d fließt, wird der Schalter DSW4 ausgeschaltet und wird der Schalter DSW2 eingeschaltet. Demzufolge wird der Leitung VEd die Menge an Strom I0, der zwischen dem ersten Anschluss und dem zweiten Anschluss des Transistors M1d fließen soll, von dem ersten Eingangsanschluss der Schaltung DTC über den Schalter DSW2 und die Leitung DLd zugeführt.
  • Zu dem Zeitpunkt, zu dem der Schalter DSW2 eingeschaltet wird, wird der Schalter DSW3 eingeschaltet. In 20B wird der Schalter SW[u] ausgeschaltet, und der Schalter SWN wird eingeschaltet. Demzufolge fließt der Bezugsstrom von dem zweiten Eingangsanschluss der Schaltung DTC über den Schalter DSW3, die Leitung IL und den Schalter SWN in die Leitung VSE.
  • Wenn das Potential Vnd, das an dem ersten Anschluss des Kondensators C1d gehalten wird, aufgrund des Abflusses von elektrischen Ladungen oder dergleichen verringert wird, wird die Menge an Strom, der zwischen dem ersten Anschluss und dem zweiten Anschluss des Transistors M1d fließt, von I0 reduziert. Wenn die Menge an Strom, der von dem ersten Eingangsanschluss der Schaltung DTC in die Leitung VEd fließt, kleiner als oder gleich der Menge an dem Bezugsstrom, der von der Leitung IL fließt, oder kleiner als die Menge an dem Bezugsstrom ist, beurteilt die Schaltung DTC, dass sich die Daten, die in der Speicherzelle DC gehalten werden, verschlechtern. Dann wird ein Befehlssignal (z. B. ein Impulssignal) zum Lesen von Daten, die in die Multiplikationszelle in dem arithmetischen Abschnitt CLP überschrieben werden sollen, und zum Übertragen der Daten an die Schaltung ILD an die Speichervorrichtung MEXT übertragen.
  • Danach wird, wie in der Schaltung LMNT in 16, der Vorgang durchgeführt, bei dem die Speichervorrichtung MEXT das Befehlssignal empfängt, Informationen, die in der Speichervorrichtung MEXT gehalten werden, liest und die Informationen an die Halbleitervorrichtung SDV2 überträgt. In der Halbleitervorrichtung SDV2 werden dann die Informationen durch die Schaltung ILD in die Multiplikationszelle geschrieben, die in dem arithmetischen Abschnitt CLP enthalten ist, und die ursprüngliche Spannung (oder Strom) wird in die Speicherzelle DC geschrieben. Demzufolge kann das Überschreiben von Daten (Nachfüllen von elektrischen Ladungen) bezüglich von sich verschlechternden Daten durchgeführt werden, die in der Multiplikationszelle des arithmetischen Abschnitts CLP und in der Speicherzelle DC gehalten werden.
  • Wenn die Struktur, die in 20A dargestellt wird, auf die Halbleitervorrichtung SDV2 angewendet wird, kann die Verschlechterung von Daten, die in dem Speicherelement der Multiplikationszelle in dem arithmetischen Abschnitt CLP gehalten werden (Verringerung des Absolutwertes der Menge an elektrischen Ladungen durch den Leckstrom), leicht erkannt werden. Indem die Erkennung durchgeführt wird, kann das Überschreiben von Daten (Nachfüllen von elektrischen Ladungen) in die Multiplikationszelle in dem arithmetischen Abschnitt CLP und die Speicherzelle DC durchgeführt werden.
  • «Konfigurationsbeispiel 5 der Schaltung LMNT und der Schaltung ILD»
  • Als Nächstes wird ein Konfigurationsbeispiel der Schaltung LMNT, das auf die Halbleitervorrichtung SDV2 in 15 angewendet werden kann und sich von den Konfigurationen der Schaltungen LMNT in 15, 17A, 18A bis 18D und 20A unterscheidet, beschrieben.
  • Die Schaltung LMNT, die in 21A dargestellt wird, beinhaltet die Schaltung LMC[i] (i ist eine ganze Zahl von mehr als oder gleich 1 und weniger als oder gleich einem Wert, der der Anzahl von Leitungen IL gleich ist) und eine Schaltung LMCr[i]. Die Schaltung LMC[i] beinhaltet die Speicherzelle DC, eine Speicherzelle DCr, die Schaltung DTC, den Schalter DSW1, den Schalter DSW2, den Schalter DSW3, den Schalter DSW4 und einen Schalter DSW4r. 21A stellt auch die Schaltung ILD dar.
  • Die Speicherzelle DC beinhaltet den Transistor M1 d, den Transistor M2d und den Kondensator C1d. Die Speicherzelle DCr kann eine Struktur, die derjenigen der Speicherzelle DC ähnlich ist, oder eine Struktur aufweisen, die sich von derjenigen der Speicherzelle DC unterscheidet. In 21A weist die Speicherzelle DCr eine Struktur auf, die derjenigen der Speicherzelle DC ähnlich ist. Daher ist das Bezugszeichen der Speicherzelle DCr durch „r“ gekennzeichnet, um sich von der Speicherzelle DC zu unterscheiden. Die Bezugszeichen der in der Schaltung MCr enthaltenen Schaltungselemente, die später beschrieben werden, sind ebenfalls durch „r“ gekennzeichnet. Beispielsweise entsprechen ein Transistor M1dr, ein Transistor M2dr und ein Kondensator C1dr, die in der Speicherzelle DCr enthalten sind, in 21A dem Transistor M1d, dem Transistor M2d bzw. dem Kondensator C1d, die in der Speicherzelle DC enthalten sind. Beispielsweise entsprechen eine Leitung VEdr und eine Leitung DLdr, die elektrisch mit der Speicherzelle DCr verbunden sind, in 21 A der Leitung VEd bzw. der Leitung DLd, die elektrisch mit der Speicherzelle DC verbunden sind.
  • Die Speicherzelle DC, die in 21A dargestellt wird, weist eine Struktur auf, die derjenigen der Speicherzelle DC, die in 16 dargestellt wird, ähnlich ist. Daher wird für den Transistor M1d, den Transistor M2d und den Kondensator C1d, die in der Speicherzelle DC in 21A enthalten sind, sowie die Leitung VEd, die Leitung WLd und die Leitung DLd, die in 21A dargestellt werden, auf die Beschreibung der Schaltung LMNT in 16 verwiesen.
  • Die Schaltung LMNT in 21A kann eine Vielzahl von Schaltungen LMC[i] beinhalten, wie die Schaltung LMNT in 16. Insbesondere kann die Schaltung LMNT beispielsweise eine Konfiguration aufweisen, bei der Schaltungen LMC[i], deren Anzahl der Anzahl von Leitungen IL gleich ist, die elektrisch mit der Schaltung ILD verbunden sind, in einer Zeile angeordnet sind.
  • Als Schalter DSW2, Schalter DSW3, Schalter DSW4 und Schalter DSW4 kann beispielsweise, wie im Falle des Schalters DSW1 in 16, ein Schalter verwendet werden, der als vorstehend beschriebener Schalter RSW verwendet werden kann.
  • Die Schaltung ILD ist elektrisch mit der Leitung IL und der Leitung ILB verbunden.
  • Die Leitung IL ist elektrisch mit dem ersten Anschluss des Schalters DSW4 verbunden, und der zweite Anschluss des Schalters DSW4 ist elektrisch mit der Leitung DLd verbunden. Die Leitung DLd ist elektrisch mit dem ersten Anschluss des Schalters DSW2 verbunden, der zweite Anschluss des Schalters DSW2 ist elektrisch mit dem ersten Eingangsanschluss der Schaltung DTC verbunden, und der Ausgangsanschluss der Schaltung DTC ist elektrisch mit der Leitung RSUL verbunden. Die Leitung ILB ist elektrisch mit einem ersten Anschluss des Schalters DSW3 und einem ersten Anschluss des Schalters DSW4r verbunden, und ein zweiter Anschluss des Schalters DSW4r ist elektrisch mit der Leitung DLdr verbunden. Der zweite Eingangsanschluss der Schaltung DTC ist elektrisch mit einem zweiten Anschluss des Schalters DSW3 verbunden. Der Ausgangsanschluss der Schaltung DTC ist elektrisch mit der Leitung RSUL verbunden. Es sei angemerkt, dass, obwohl nicht dargestellt, die Leitung RSUL elektrisch mit der Speichervorrichtung MEXT verbunden ist.
  • Für die Schaltung DTC wird auf die Beschreibung der Schaltung DTC, die in 17A dargestellt wird, verwiesen.
  • Als Nächstes wird ein Konfigurationsbeispiel der Schaltung ILD für den Fall beschrieben, in dem die Schaltung LMNT in 21A zum Einsatz kommt.
  • 21B stellt ein Konfigurationsbeispiel der Schaltung ILD für den Fall dar, in dem die Schaltung LMNT in 21A zum Einsatz kommt, wobei die Schaltung ILD die Schaltung WCS1, eine Schaltung WCS1r, die Schaltung WCSD und eine Schaltung WCSDr beinhaltet.
  • Strukturen der Schaltung WCS1 und der Schaltung WCSD, die in 21B dargestellt werden, sind denjenigen der Schaltung WCS1 und der Schaltung WCSD ähnlich, die in 20B dargestellt werden. Für die Schaltung WCS1 und die Schaltung WCSD in 21B wird daher auf die Beschreibung der Schaltung WCS1 und der Schaltung WCSD in 20B verwiesen.
  • Strukturen der Schaltung WCS1r und der Schaltung WCSDr, die in 21B dargestellt werden, sind denjenigen der Schaltung WCS1 und der Schaltung WCSD in 21B ähnlich. Daher sind die Bezugszeichen der Schaltung WCS1r und der Schaltung WCSDr jeweils durch „r“ gekennzeichnet, um sich von der Schaltung WCS1 und der Schaltung WCSD zu unterscheiden. Beispielsweise entsprechen eine Stromquelle CCr[u] und ein Schalter SWr[u], die in der Schaltung WCS1r enthalten sind, in 21B der Stromquelle CC[u] bzw. dem Schalter SW[u], die in der Schaltung WCS1 enthalten sind. Beispielsweise entsprechen eine Stromquelle CCDr[u] und ein Schalter SWNr[u], die in der Schaltung WCSDr enthalten sind, in 21B der Stromquelle CCD[u] bzw. dem Schalter SWN[u], die in der Schaltung WCSD enthalten sind.
  • Die Leitung IL ist elektrisch mit dem zweiten Anschluss des Schalters SW[u] und dem ersten Anschluss des Schalters SWN verbunden. Die Leitung ILB ist elektrisch mit einem zweiten Anschluss des Schalters SWr[u] und einem ersten Anschluss des Schalters SWNr verbunden.
  • Als Nächstes wird ein Betriebsbeispiel der Schaltung LMNT in 21A beschrieben.
  • In der Schaltung LMC[i] wird zuerst der Schalter DSW4 eingeschaltet, der Schalter DSW2 und der Schalter DSW3 werden ausgeschaltet, und der Transistor M2d wird eingeschaltet. In 21B wird dabei der Schalter SW[u] eingeschaltet, und der Schalter SWN wird ausgeschaltet. Demzufolge fließt Strom, dessen Menge I0 ist, von der Schaltung ILD über die Leitung IL in die Speicherzelle DC. Als Nächstes wird, wie in der Schaltung LMNT in 16, die Spannung Vnd in den ersten Anschluss des Kondensators C1d in der Speicherzelle DC geschrieben, wodurch der Transistor M2d ausgeschaltet wird, so dass die Spannung an dem Knoten n1d gehalten wird.
  • Zu diesem Zeitpunkt fließt Strom für die Initialisierung, dessen Menge I0 ist, zwischen dem ersten Anschluss und dem zweiten Anschluss des Transistors M1d (zwischen der Leitung DLd und der Leitung VEd). Danach wird der Schalter DSW1 ausgeschaltet, so dass Strom, der zwischen dem ersten Anschluss und dem zweiten Anschluss des Transistors M1d fließt, unterbrochen wird.
  • Wenn die Überwachung von Strom beginnt, der zwischen dem ersten Anschluss und dem zweiten Anschluss des Transistors M1d fließt, wird der Schalter DSW4 ausgeschaltet und wird der Schalter DSW2 eingeschaltet. Demzufolge fließt ein Strom, dessen Menge I0 ist, von dem ersten Eingangsanschluss der Schaltung DTC über den Schalter DSW2, die Leitung DLd und den Transistor M1d in die Leitung VEd.
  • Zu dem Zeitpunkt, zu dem der Schalter DSW2 eingeschaltet wird, wird der Schalter DSW3 eingeschaltet und wird der Schalter DSW4r ausgeschaltet. In 21B wird der Schalter SWr[u] ausgeschaltet, und der Schalter SWNr wird eingeschaltet. Demzufolge fließt der Bezugsstrom von dem zweiten Eingangsanschluss der Schaltung DTC über den Schalter DSW3, die Leitung ILB und den Schalter SWNr in die Leitung VSE.
  • Wenn das Potential Vnd, das an dem ersten Anschluss des Kondensators C1d gehalten wird, aufgrund des Abflusses von elektrischen Ladungen oder dergleichen verringert wird, wird die Menge an Strom, der zwischen dem ersten Anschluss und dem zweiten Anschluss des Transistors M1d fließt, von I0 reduziert. Wenn die Menge an Strom, der von dem ersten Eingangsanschluss der Schaltung DTC in die Leitung VEd fließt, kleiner als oder gleich der Menge an dem Bezugsstrom, der von der Leitung IL fließt, oder kleiner als die Menge an dem Bezugsstrom ist, beurteilt die Schaltung DTC, dass sich die Daten, die in der Speicherzelle DC gehalten werden, verschlechtern. Dann wird ein Befehlssignal (z. B. ein Impulssignal) zum Lesen von Daten, die in die Multiplikationszelle in dem arithmetischen Abschnitt CLP überschrieben werden sollen, und zum Übertragen der Daten an die Schaltung ILD an die Speichervorrichtung MEXT übertragen.
  • Danach wird, wie in der Schaltung LMNT in 16, der Vorgang durchgeführt, bei dem die Speichervorrichtung MEXT das Befehlssignal empfängt, Informationen, die in der Speichervorrichtung MEXT gehalten werden, liest und die Informationen an die Halbleitervorrichtung SDV2 überträgt. In der Halbleitervorrichtung SDV2 werden dann die Informationen durch die Schaltung ILD in die Multiplikationszelle geschrieben, die in dem arithmetischen Abschnitt CLP enthalten ist, und die ursprüngliche Spannung (oder Strom) wird in die Speicherzelle DC geschrieben. Demzufolge kann das Überschreiben von Daten (Nachfüllen von elektrischen Ladungen) bezüglich von sich verschlechternden Daten durchgeführt werden, die in der Multiplikationszelle des arithmetischen Abschnitts CLP und in der Speicherzelle DC gehalten werden.
  • Wenn die Struktur, die in 21A dargestellt wird, auf die Halbleitervorrichtung SDV2 angewendet wird, kann die Verschlechterung von Daten, die in dem Speicherelement der Multiplikationszelle in dem arithmetischen Abschnitt CLP gehalten werden (Verringerung des Absolutwertes der Menge an elektrischen Ladungen durch den Leckstrom), leicht erkannt werden. Indem die Erkennung durchgeführt wird, kann das Überschreiben von Daten (Nachfüllen von elektrischen Ladungen) in die Multiplikationszelle in dem arithmetischen Abschnitt CLP und die Speicherzelle DC durchgeführt werden.
  • «Konfigurationsbeispiel 6 der Schaltung LMNT und der Schaltung ILD»
  • Als Nächstes wird als Modifikationsbeispiel der Schaltung LMNT, die in 21A dargestellt wird, ein Konfigurationsbeispiel der Schaltung LMNT beschrieben, das auf die Halbleitervorrichtung SDV2 in 15 angewendet werden kann.
  • Die Schaltung LMNT, die in 22A dargestellt wird, ist ein Modifikationsbeispiel der Schaltung LMNT, die in 21A dargestellt wird, wobei das Gate des Transistors M2d, der in der Speicherzelle DC enthalten ist, elektrisch mit der Leitung WLd verbunden ist und das Gate des Transistors M2dr, der in der Speicherzelle DCr enthalten ist, elektrisch mit der Leitung WLdr verbunden ist. Mit anderen Worten: Die Schaltung LMNT in 22A weist eine Konfiguration auf, bei der das Gate des Transistors M2d und das Gate des Transistors M2dr nicht direkt miteinander verbunden sind. Für Abschnitte der in 22A dargestellten Schaltung LMNT, die denjenigen der Schaltung LMNT in 21A gemeinsam sind, wird daher auf die Beschreibung der Schaltung LMNT in 21A verwiesen.
  • Als Schaltung ILD in Bezug auf die Schaltung LMNT in 22A kann beispielsweise die Schaltung ILD, die in 21B dargestellt wird, verwendet werden. Nachstehend erfolgt die Beschreibung in der Annahme, dass die Schaltung ILD in 21B als Schaltung ILD in 22A verwendet wird.
  • Als Nächstes wird ein Betriebsbeispiel der Schaltung LMNT in 22A beschrieben.
  • In der Schaltung LMC[i] wird zuerst der Schalter DSW4 eingeschaltet, und der Schalter DSW2 wird ausgeschaltet. Dann wird der Leitung WLd ein hohes Potential zugeführt, so dass der Transistor M2d eingeschaltet wird. In 21B wird dabei der Schalter SW[u] eingeschaltet, und der Schalter SWN wird ausgeschaltet. Demzufolge fließt Strom, dessen Menge I0 ist, von der Schaltung ILD über die Leitung IL in die Speicherzelle DC. Als Nächstes wird, wie in der Schaltung LMNT in 16, die Spannung Vnd in den ersten Anschluss des Kondensators C1d in der Speicherzelle DC geschrieben, und der Leitung WLd wird ein niedriges Potential zugeführt, wodurch der Transistor M2d ausgeschaltet wird, so dass die Spannung an dem Knoten n1d gehalten wird.
  • Zu diesem Zeitpunkt fließt Strom für die Initialisierung, dessen Menge I0 ist, zwischen dem ersten Anschluss und dem zweiten Anschluss des Transistors M1d (zwischen der Leitung DLd und der Leitung VEd). Danach wird der Schalter DSW1 ausgeschaltet, so dass Strom, der zwischen dem ersten Anschluss und dem zweiten Anschluss des Transistors M1d fließt, unterbrochen wird.
  • Wenn die Überwachung von Strom beginnt, der zwischen dem ersten Anschluss und dem zweiten Anschluss des Transistors M1d fließt, wird der Schalter DSW4r eingeschaltet und wird der Schalter DSW3 ausgeschaltet. Dann wird der Leitung WLdr ein hohes Potential zugeführt, so dass der Transistor M2dr eingeschaltet wird. In 21 B wird dabei der Schalter SWr[u] ausgeschaltet, und der Schalter SWNr wird eingeschaltet. Demzufolge fließt der Bezugsstrom von der Schaltung ILD über die Leitung ILB in den Transistor M1dr der Speicherzelle DCr. Dieses Potential des Knotens n1dr wird durch VREF dargestellt. Dann wird der Leitung WLdr ein niedriges Potential zugeführt, wodurch der Transistor M2dr ausgeschaltet wird; auf diese Weise wird die Spannung VREF an dem Knoten n1dr gehalten.
  • Danach wird der Schalter DSW4 ausgeschaltet, und der Schalter DSW2 wird eingeschaltet. Demzufolge fließt ein Strom, dessen Menge I0 ist, von dem ersten Eingangsanschluss der Schaltung DTC über den Schalter DSW2, die Leitung DLd und den Transistor M1d in die Leitung VEd. Ferner fließt der Bezugsstrom von dem zweiten Eingangsanschluss der Schaltung DTC über den Schalter DSW3, den Schalter DSW4r, die Leitung DLdr und den Transistor M1dr in die Leitung VEdr.
  • Wenn das Potential Vnd, das an dem ersten Anschluss des Kondensators C1d gehalten wird, aufgrund des Abflusses von elektrischen Ladungen oder dergleichen verringert wird, wird die Menge an Strom, der zwischen dem ersten Anschluss und dem zweiten Anschluss des Transistors M1d fließt, von I0 reduziert. Wenn die Menge an Strom, der von dem ersten Eingangsanschluss der Schaltung DTC in die Leitung VEd fließt, kleiner als oder gleich der Menge an dem Bezugsstrom, der von dem zweiten Eingangsanschluss der Schaltung DTC in die Leitung VEdr fließt, oder kleiner als die Menge an dem Bezugsstrom ist, beurteilt die Schaltung DTC, dass sich die Daten, die in der Speicherzelle DC gehalten werden, verschlechtern. Dann wird ein Befehlssignal (z. B. ein Impulssignal) zum Lesen von Daten, die in die Multiplikationszelle in dem arithmetischen Abschnitt CLP überschrieben werden sollen, und zum Übertragen der Daten an die Schaltung ILD an die Speichervorrichtung MEXT übertragen.
  • Danach wird, wie in der Schaltung LMNT in 16, der Vorgang durchgeführt, bei dem die Speichervorrichtung MEXT das Befehlssignal empfängt, Informationen, die in der Speichervorrichtung MEXT gehalten werden, liest und die Informationen an die Halbleitervorrichtung SDV2 überträgt. In der Halbleitervorrichtung SDV2 werden dann die Informationen durch die Schaltung ILD in die Multiplikationszelle geschrieben, die in dem arithmetischen Abschnitt CLP enthalten ist, und die ursprüngliche Spannung (oder Strom) wird in die Speicherzelle DC geschrieben. Demzufolge kann das Überschreiben von Daten (Nachfüllen von elektrischen Ladungen) bezüglich von sich verschlechternden Daten durchgeführt werden, die in der Multiplikationszelle des arithmetischen Abschnitts CLP und in der Speicherzelle DC gehalten werden.
  • Wenn die Struktur, die in 22A dargestellt wird, auf die Halbleitervorrichtung SDV2 angewendet wird, kann die Verschlechterung von Daten, die in dem Speicherelement der Multiplikationszelle in dem arithmetischen Abschnitt CLP gehalten werden (Verringerung des Absolutwertes der Menge an elektrischen Ladungen durch den Leckstrom), leicht erkannt werden. Indem die Erkennung durchgeführt wird, kann das Überschreiben von Daten (Nachfüllen von elektrischen Ladungen) in die Multiplikationszelle in dem arithmetischen Abschnitt CLP und die Speicherzelle DC durchgeführt werden.
  • In dem vorstehenden Betriebsbeispiel wird die Spannung VREF in der Speicherzelle DCr gehalten; daher tritt in einigen Fällen die Verschlechterung von Daten (die Verschlechterung der Spannung VREF oder eine Verringerung des Absolutwertes der Menge an elektrischen Ladungen) in der Speicherzelle DCr auf. In einem derartigen Fall wird, gleich nachdem das Potential VREF in der Speicherzelle DCr gehalten worden ist, Strom, der zwischen dem ersten Anschluss und dem zweiten Anschluss des Transistors M1d fließt, überwacht, wodurch der Einfluss der Verschlechterung der Daten verringert werden kann.
  • Die Konfiguration der Schaltung LMNT einer Ausführungsform der vorliegenden Erfindung ist nicht auf die in 22A dargestellte Schaltungskonfiguration beschränkt. Als Struktur der Schaltung LMNT können ein enthaltenes Schaltungselement, eine Verbindungsstruktur und dergleichen je nach Sachlage oder Umständen geändert werden.
  • Beispielsweise kann die Schaltung LMNT eine Konfiguration aufweisen, bei der die Speicherzelle DC und die Speicherzelle DCr nicht in einer Zeile, sondern in einer Spalte angeordnet sind, wie in 22B dargestellt. In 22B ist anstelle der Leitung VEdr die Leitung VEd elektrisch mit der Speicherzelle DCr verbunden. Daher können die Leitung VEd und die Leitung VEdr, die in 22A dargestellt werden, zu einer Leitung zusammengefügt werden, wenn die Konfiguration in 22A in die Konfiguration in 22B verändert wird.
  • Es sei angemerkt, dass die vorstehend beschriebene Speicherzelle DC beispielsweise nicht in der Schaltung LMNT, sondern in dem arithmetischen Abschnitt CLP enthalten sein kann. In diesem Fall wird die Speicherzelle DC vorzugsweise mit der Multiplikationszelle (einer Schaltung MC, einer Schaltung MCr oder dergleichen, die bei der Ausführungsform 2 beschrieben werden) ausgebildet. Als Speicherzelle DC kann alternativ die Multiplikationszelle (die Schaltung MC, die Schaltung MCr oder dergleichen, die bei der Ausführungsform 2 beschrieben werden) in dem arithmetischen Abschnitt CLP verwendet werden.
  • Als Struktur der Halbleitervorrichtung SDV2 können beliebige der vorstehend beschriebenen Strukturen in 16, 17A, 18A bis 18D, 20A, 21A, 22A, 22B und dergleichen ausgewählt und kombiniert werden.
  • Bei dieser Ausführungsform werden die Strukturbeispiele der Halbleitervorrichtung SDV1, die in 1A bis 1C dargestellt werden, und das Strukturbeispiel der Halbleitervorrichtung, das in 15 dargestellt wird, beschrieben; jedoch ist die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Eine Ausführungsform der vorliegenden Erfindung kann beispielsweise eine Struktur aufweisen, bei der, wie in 23 als Halbleitervorrichtung SDV3 dargestellt, die Halbleitervorrichtung SDV1 auch die Schaltung LMNT beinhaltet, die in der Halbleitervorrichtung SDV2 enthalten ist. Mit anderen Worten: Das Strukturbeispiel der Halbleitervorrichtung SDV1, das bei dieser Ausführungsform beschrieben wird, kann je nach Bedarf mit dem Strukturbeispiel der Halbleitervorrichtung SDV2 kombiniert werden.
  • In dem Fall, in dem Informationen (z. B. Strom oder Spannung), die in einer Schaltung gehalten werden, die in dem arithmetischen Abschnitt CLP enthalten ist, durch Leckage oder dergleichen geändert werden, wird vorzugsweise ein Aktualisierungsvorgang oder ein Überschreibvorgang regelmäßig an der Schaltung durchgeführt. Insbesondere werden dann, wenn beispielsweise Informationen (z. B. Strom oder Spannung), die in einer Schaltung gehalten werden, die in dem arithmetischen Abschnitt CLP enthalten ist, geändert werden, die Informationen, die von der Speichervorrichtung MINT gelesen werden, wieder an die Schaltung ILD übertragen, und die Schaltung ILD führt der Schaltung Strom (in einigen Fällen Spannung) zu, der den Informationen entspricht.
  • Es sei angemerkt, dass diese Ausführungsform gegebenenfalls mit einer beliebigen der anderen Ausführungsformen in dieser Beschreibung kombiniert werden kann.
  • (Ausführungsform 2)
  • Bei dieser Ausführungsform wird ein Beispiel für den arithmetischen Abschnitt CLP beschrieben, der bei der vorstehenden Ausführungsform beschrieben wird.
  • <Hierarchisches neuronales Netz>
  • Bevor die arithmetische Schaltung beschrieben wird, wird ein hierarchisches neuronales Netz beschrieben. Das hierarchische neuronale Netz umfasst beispielsweise eine Eingabeschicht, eine oder mehrere Zwischenschichten (versteckte Schichten) und eine Ausgabeschicht, insgesamt drei oder mehr Schichten. Ein Beispiel dafür ist ein hierarchisches neuronales Netz 100, das in 24A dargestellt ist, und das neuronale Netz 100 umfasst erste bis R-te Schichten (hier kann R eine ganze Zahl von 4 oder mehr sein). Die erste Schicht entspricht insbesondere der Eingabeschicht, die R-te Schicht entspricht der Ausgabeschicht, und die anderen Schichten entsprechen den Zwischenschichten. Es sei angemerkt, dass 24A eine (k-1)-te Schicht und eine k-te Schicht (hier ist k eine ganze Zahl von mehr als oder gleich 3 und weniger als oder gleich R-1) als Zwischenschichten darstellt und dass die Darstellung der anderen Zwischenschichten weggelassen wird.
  • Jede Schicht des neuronalen Netzes 100 umfasst ein oder mehrere Neuronen. In 24A umfasst die erste Schicht Neuronen N1 (1) bis Np (1) (hier ist p eine ganze Zahl von mehr als oder gleich 1), die (k-1)-te Schicht umfasst Neuronen N1 (k-1) bis Nm (k-1) (hier ist m eine ganze Zahl von mehr als oder gleich 1), die k-te Schicht umfasst Neuronen N1 (k) bis Nn (k) (hier ist n eine ganze Zahl von mehr als oder gleich 1), und die R-te Schicht umfasst Neuronen N1 (R) bis Nq (R) (hier ist q eine ganze Zahl von mehr als oder gleich 1).
  • Es sei angemerkt, dass 24A zusätzlich zu dem Neuron N1 (1), dem Neuron Np (1), dem Neuron N1 (k-1), dem Neuron Nm (k-1), dem Neuron N1 (k), dem Neuron Nn (k), dem Neuron N1 (R) und dem Neuron Nq (R) ein Neuron Ni (k-1) (hier ist i eine ganze Zahl von mehr als oder gleich 1 und weniger als oder gleich m) in der (k-1)-ten Schicht und ein Neuron Nj (k) (hier ist j eine ganze Zahl von mehr als oder gleich 1 und weniger als oder gleich n) in der k-ten Schicht darstellt und dass die Darstellung der anderen Neuronen weggelassen wird.
  • Als Nächstes werden die Übertragung eines Signals von einem Neuron in der vorherigen Schicht auf ein Neuron in der nächsten Schicht sowie Signale, die in die Neuronen eingegeben oder aus diesen ausgegeben werden, beschrieben. Es sei angemerkt, dass in dieser Erläuterung der Fokus auf das Neuron Nj (k) in der k-ten Schicht liegt.
  • 24B stellt das Neuron Nj (k) in der k-ten Schicht, Signale, die in das Neuron Nj (k) eingegeben werden, und ein Signal dar, das aus dem Neuron Nj (k) ausgegeben wird.
  • Insbesondere werden z1 (k-1) bis zm (k-1), die Ausgangssignale der Neuronen N1 (k-1) bis Nm (k-1) in der (k-1)-ten Schicht sind, an das Neuron Nj (k) ausgegeben. Dann erzeugt das Neuron Nj (k) zj (k) entsprechend z1 (k-1) bis zm (k-1) und gibt zj (k) als Ausgangssignal an jedes Neuron in der (k+1)-ten Schicht (nicht dargestellt) aus.
  • Der Übertragungsgrad eines Signals, das von einem Neuron in der vorherigen Schicht in ein Neuron in der nächsten Schicht eingegeben wird, wird durch die Verbindungsstärke einer Synapse, die diese Neuronen verbindet (nachstehend als Gewichtskoeffizient bezeichnet), bestimmt. In dem neuronalen Netz 100 wird das Signal, das aus dem Neuron in der vorherigen Schicht ausgegeben wird, mit einem entsprechenden Gewichtskoeffizienten multipliziert und in das Neuron in der nächsten Schicht eingegeben. Das Signal, das in das Neuron Nj (k) in der k-ten Schicht eingegeben wird, kann durch die Formel (2.1) dargestellt werden, wobei i eine ganze Zahl von mehr als oder gleich 1 und weniger als oder gleich m ist und der Gewichtskoeffizient einer Synapse zwischen dem Neuron Ni (k-1) in der (k-1)-ten Schicht und dem Neuron Nj (k) in der k-ten Schicht als wi (k-1)j(k) definiert wird.

    [Formel 1] w i ( k − 1 )   j ( k ) ⋅ z i ( k − 1 )
    Figure DE112021003900T5_0001
  • Mit anderen Worten: Wenn Signale von den jeweiligen Neuronen N1 (k-1) bis Nm (k-1) in der (k-1)-ten Schicht auf das Neuron Nj (k) in der k-ten Schicht übertragen werden, werden diese Signale z1 (k-1) bis zm (k-1) mit Gewichtskoeffizienten w1 (k-1)j(k) bis wm (k-1)j(k), die den jeweiligen Signalen entsprechen, multipliziert. Dann werden w1 (k-1)j(k)·z1 (k-1) bis wm (k-1) j (k)·zm (k-1) in das Neuron Nj (k) in der k-ten Schicht eingegeben. Zu diesem Zeitpunkt wird die Summe uj (k) der Signale, die in das Neuron Nj (k) in der k-ten Schicht eingegeben werden, durch die Formel (2.2) dargestellt.

    [Formel 2] u j ( k ) = ∑ i = 1 m w i ( k − 1 ) j ( k ) ⋅ z i ( k − 1 )
    Figure DE112021003900T5_0002
  • Dem Ergebnis der Produktsumme der Gewichtskoeffizienten w1 (k-1)j(k) bis wm (k-1) j (k) und der Signale z1 (k-1) bis zm (k-1) der Neuronen kann ferner eine Vorspannung als Neigung hinzugefügt werden. Die Formel (2.2) kann in die folgende Formel umformuliert werden, wenn b eine Vorspannung darstellt.

    [Formel 3] u j ( k ) = ∑ i = 1 m w i ( k − 1 ) j ( k ) ⋅ z i ( k − 1 ) + b
    Figure DE112021003900T5_0003
  • Das Neuron Nj (k) erzeugt das Ausgangssignal zj (k) entsprechend uj (k). Hier wird das Ausgangssignal zj (k) von dem Neuron Nj (k) durch die folgende Formel definiert.

    [Formel 4] z j ( k ) = f ( u j ( k ) )
    Figure DE112021003900T5_0004
  • Bei der Funktion f(uj (k)) handelt es sich um eine Aktivierungsfunktion im hierarchischen neuronalen Netz, wobei eine Treppenfunktion, eine Rampenfunktion (ReLU-Funktion), eine Sigmoidfunktion, eine Tanh-Funktion, eine Softmax-Funktion oder dergleichen zum Einsatz kommen kann. Es sei angemerkt, dass die gleiche Aktivierungsfunktion für alle Neuronen verwendet werden kann oder sich Aktivierungsfunktionen voneinander unterscheiden können. Zudem können die Aktivierungsfunktionen der Neuronen zwischen Schichten gleich sein oder sich voneinander unterscheiden.
  • Das Signal, das ein Neuron in jeder Schicht ausgibt, der Gewichtskoeffizient w oder die Vorspannung b kann ein analoger Wert oder ein digitaler Wert sein. Der digitale Wert kann beispielsweise binär oder trinär sein. Es kann auch ein Wert mit mehr Bits zum Einsatz kommen. Im Falle eines analogen Wertes kann beispielsweise eine lineare Rampenfunktion, eine Sigmoidfunktion oder dergleichen als Aktivierungsfunktion verwendet werden. Im Falle eines binären digitalen Wertes kann beispielsweise eine Treppenfunktion mit einer Ausgabe von -1 bzw. 1 oder 0 bzw. 1 verwendet werden. Außerdem kann das Signal, das ein Neuron in jeder Schicht ausgibt, trinär oder mehrwertig sein; als Aktivierungsfunktion mit einer trinären Ausgabe kann beispielsweise eine Treppenfunktion mit einer trinären oder mehrwertigen Ausgabe, nämlich eine Treppenfunktion mit einer Ausgabe von -1, 0 bzw. 1 oder eine Treppenfunktion mit einer Ausgabe von 0, 1 bzw. 2, verwendet werden. Als Aktivierungsfunktion mit einer quinären Ausgabe kann beispielsweise eine Treppenfunktion mit einer Ausgabe von -2, -1, 0, 1 bzw. 2 verwendet werden. Wenn ein digitaler Wert für das Signal, das ein Neuron in jeder Schicht ausgibt, und/oder den Gewichtskoeffizienten w und/oder die Vorspannung b verwendet wird, kann beispielsweise die Schaltungsgröße verkleinert werden, kann der Stromverbrauch verringert werden oder kann die Operationsgeschwindigkeit erhöht werden. Wenn ein analoger Wert für das Signal, das ein Neuron in jeder Schicht ausgibt, und/oder den Gewichtskoeffizienten w und/oder die Vorspannung b verwendet wird, kann die Operationsgenauigkeit verbessert werden.
  • Wenn Eingangssignale in die erste Schicht (Eingabeschicht) eingegeben werden, erzeugt das neuronale Netz 100 sequentiell in jeder Schicht der ersten Schicht (Eingabeschicht) bis zu der letzten Schicht (Ausgabeschicht) Ausgangssignale gemäß der Formel (2.1), der Formel (2.2) (oder der Formel (2.3)) und der Formel (2.4) auf Basis der Signale, die von der vorherigen Schicht eingegeben werden, und gibt diese Ausgangssignale an die nächste Schicht aus. Die Signale, die von der letzten Schicht (Ausgabeschicht) ausgegeben werden, entsprechen den Berechnungsergebnissen des neuronalen Netzes 100.
  • <Strukturbeispiel 1 der arithmetischen Schaltung>
  • Nun wird ein Beispiel für eine arithmetische Schaltung beschrieben, die in dem vorstehend beschriebenen neuronalen Netz 100 die arithmetische Operation gemäß der Formel (2.2) (oder der Formel (2.3)) und der Formel (2.4) durchführen kann. Es sei angemerkt, dass in dieser arithmetischen Schaltung beispielsweise der Gewichtskoeffizient einer Synapsenschaltung des neuronalen Netzes 100 binär (z. B. eine Kombination von „-1“ und „+1“ oder eine Kombination von „0“ und „+1“), trinär (z. B. eine Kombination von „-1“, „0“ und „1“), quartär oder mehrwertig (z. B. im Falle eines quinären Wertes eine Kombination von „-2“, „-1“, „0“, „1“ und „2“) ist und als Aktivierungsfunktion des Neurons eine Funktion mit einer binären (z. B. eine Kombination von „-1“ und „+1“ oder eine Kombination von „0“ und „+1“), trinären (z. B. eine Kombination von „-1“, „0“ und „1“), quartären oder mehrwertigen (z. B. im Falle eines quartären Wertes eine Kombination von „0“, „1“, „2“ und „3“) Ausgabe verwendet wird. In dieser Beschreibung und dergleichen wird in einigen Fällen einer des Gewichtskoeffizienten und des Wertes eines Signals (in einigen Fällen als errechneter Wert bezeichnet), das von einem Neuron in der vorherigen Schicht in ein Neuron in der nächsten Schicht eingegeben wird, als erste Daten bezeichnet, und der andere von ihnen wird als zweite Daten bezeichnet. Es sei angemerkt, dass in dem neuronalen Netz 100 der Gewichtskoeffizient der Synapsenschaltung und der errechnete Wert nicht auf digitale Werte beschränkt sind und dass auch ein analoger Wert für mindestens einen von diesen verwendet werden kann.
  • Die arithmetische Schaltung 110, die in 25 dargestellt wird, ist eine Halbleitervorrichtung, die beispielsweise die Schaltung ILD und den arithmetischen Abschnitt CLP beinhaltet. Der arithmetische Abschnitt CLP beinhaltet einen Array-Abschnitt ALP, die Schaltung WLD, eine Schaltung XLD und eine Schaltung AFP. Es sei angemerkt, dass in 25 die Schaltung LMNT, die elektrisch mit der Leitung IL und der Leitung ILB verbunden ist, und eine Leitung, die die Leitung IL und die Leitung ILB elektrisch mit der Schaltung LMNT verbindet, nicht dargestellt werden. Die arithmetische Schaltung 110 ist eine Schaltung, die die Signale z1 (k-1) bis zm (k-1), die in die Neuronen N1 (k) bis Nn (k) in der k-ten Schicht in 24A und 24B eingegeben werden, verarbeitet und Signale z1 (k) bis zn (k) erzeugt, die von den jeweiligen Neuronen N1 (k) bis Nn (k) ausgegeben werden.
  • Es sei angemerkt, dass die gesamte arithmetische Schaltung 110 oder ein Teil davon für einen anderen Zweck als ein neuronales Netz (darunter auch CNN, ein rekurrentes neuronales Netz (recurrent neural network, RNN) und dergleichen, die eine Faltungsverarbeitung durchführen) und eine KI verwendet werden kann. Beispielsweise kann in dem Fall, in dem beim graphischen Rechnen, wissenschaftlichen Rechnen oder dergleichen eine Produkt-Summen-Operation, eine Matrix-Operation oder dergleichen durchgeführt wird, die Verarbeitung mithilfe der gesamten arithmetischen Schaltung 110 oder eines Teils der arithmetischen Schaltung 110 durchgeführt werden. Mit anderen Worten: Die gesamte arithmetische Schaltung 110 oder ein Teil der arithmetischen Schaltung 110 kann nicht nur für eine Berechnung für eine KI, sondern auch für die allgemeine Berechnung verwendet werden.
  • Die Schaltung ILD ist beispielsweise elektrisch mit Leitungen IL[1] bis IL[n] und Leitungen ILB[1] bis ILB[n] verbunden. Die Schaltung WLD ist beispielsweise elektrisch mit Leitungen WLS[1] bis WLS[m] verbunden. Die Schaltung XLD ist beispielsweise elektrisch mit Leitungen XLS[1] bis XLS[m] verbunden. Die Schaltung AFP ist beispielsweise elektrisch mit Leitungen OL[1] bis OL[n] und Leitungen OLB[1] bis OLB[n] verbunden.
  • «Array-Abschnitt ALP»
  • Der Array-Abschnitt ALP umfasst beispielsweise m × n Schaltungen MP. In dem Array-Abschnitt ALP sind die Schaltungen MP beispielsweise in einer Matrix mit m Zeilen und n Spalten angeordnet. Es sei angemerkt, dass in 25 die Schaltung MP, die sich in einer i-ten Zeile und einer j-ten Spalte (hier ist i eine ganze Zahl von mehr als oder gleich 1 und weniger als oder gleich m, und j ist eine ganze Zahl von mehr als oder gleich 1 und weniger als oder gleich n) befindet, als Schaltung MP[i,j] bezeichnet wird. Es sei angemerkt, dass 25 auszugsweise eine Schaltung MP[1,1], eine Schaltung MP[m,1], die Schaltung MP[i,j], eine Schaltung MP[1,n] und eine Schaltung MP[m,n] darstellt.
  • Die Schaltung MP[i,j] ist beispielsweise elektrisch mit der Leitung IL[j], der Leitung ILB[j], der Leitung WLS[i], der Leitung XLS[i], der Leitung OL[j] und der Leitung OLB[j] verbunden.
  • Die Schaltung MP[i,jl weist beispielsweise eine Funktion zum Halten eines Gewichtskoeffizienten zwischen dem Neuron Ni (k-1) und dem Neuron Nj (k) (dieser Gewichtskoeffizient wird in einigen Fällen als eine von ersten Daten und zweiten Daten bezeichnet. Hier wird er als erste Daten bezeichnet) auf. Insbesondere hält die Schaltung MP[i,jl Informationen (z. B. Potentiale, Widerstandswerte oder Stromwerte), die von der Leitung IL[j] und der Leitung ILB[j] eingegeben werden und den ersten Daten (dem Gewichtskoeffizienten) entsprechen. Die Schaltung MP[i,j] weist ferner eine Funktion zum Ausgeben des Produkts des Signals zi (k-1), das aus dem Neuron Ni (k-1) ausgegeben wird (dieses Signal wird in einigen Fällen als die andere der ersten Daten und der zweiten Daten bezeichnet. Hier wird es als zweite Daten bezeichnet), und der ersten Daten auf. Als konkretes Beispiel gibt dann, wenn die zweiten Daten zi (k-1) von der Leitung XLS[i] eingegeben werden, die Schaltung MP[i,j] Informationen (z. B. Ströme oder Spannungen), die dem Produkt der ersten Daten und der zweiten Daten entsprechen, oder Informationen (z. B. Ströme oder Spannungen), die im Zusammenhang mit dem Produkt der ersten Daten und der zweiten Daten stehen, an die Leitung OL[j] und die Leitung OLB[j] aus. Es sei angemerkt, dass, obwohl in 25 das Beispiel, in dem die Leitung IL[j] und die Leitung ILB[j] bereitgestellt sind, gezeigt wird, eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt ist. Bei einer Ausführungsform der vorliegenden Erfindung kann die arithmetische Schaltung 110 in 25 eine Konfiguration aufweisen, bei der lediglich eine der Leitung IL[j] und der Leitung ILB[j] bereitgestellt ist.
  • Es sei angemerkt, dass ein spezifisches Konfigurationsbeispiel der Schaltung MP später beschrieben wird.
  • «Schaltung ILD»
  • Die Schaltung ILD weist beispielsweise eine Funktion zum Eingeben von Informationen (z. B. Potentialen, Widerstandswerten oder Stromwerten), die den ersten Daten w1 (k-1)1(k) bis wm (k-1) n (k) entsprechen, über die Leitungen IL[1] bis IL[n] und die Leitungen ILB[1] bis ILB[n] in die jeweiligen Schaltungen MP[1,1] bis MP[m,n] auf. Als konkretes Beispiel führt die Schaltung ILD der Schaltung MP[i,j] Informationen (z. B. Potentiale, Widerstandswerte oder Stromwerte), die den ersten Daten wi (k-1)j(k) entsprechen, durch die Leitung IL[j] und die Leitung ILB[j] zu. Insbesondere werden die ersten Daten w1 (k-1) 1 (k) bis wm (k-1)n(k) in der Speichervorrichtung MINT oder der Speichervorrichtung MEXT gehalten, die bei der Ausführungsform 1 beschrieben werden. Wenn die ersten Daten von der Speichervorrichtung MINT oder der Speichervorrichtung MEXT an die Schaltung ILD übertragen werden, führt die Schaltung ILD über die Leitung IL[j] und die Leitung ILB[j] Informationen (z. B. ein Potential, einen Widerstandswert oder einen Stromwert) zu, die Daten wi (k-1)j(k) entsprechen. Es sei angemerkt, dass eine spezifische Schaltungskonfiguration der Schaltung ILD bei der Ausführungsform 1 und dergleichen beschrieben wird.
  • «Schaltung XLD»
  • Die Schaltung XLD weist beispielsweise eine Funktion zum Zuführen der zweiten Daten z1 (k-1) bis zm (k-1) durch die Leitungen XLS[1] bis XLS[n] zu den jeweiligen Schaltungen MP[1,1] bis MP[m,n] auf. Die Schaltung XLD führt insbesondere den Schaltungen MP[i,1] bis MP[i,n] eine Information (z. B. ein Potential oder einen Stromwert), die den zweiten Daten zi (k-1) entspricht, durch die Leitung XLS[i] zu. Es sei angemerkt, dass, obwohl das Beispiel, in dem die Leitung XLS[i] bereitgestellt ist, gezeigt wird, eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt ist. Bei einer Ausführungsform der vorliegenden Erfindung kann beispielsweise die arithmetische Schaltung 110 in 25 eine Konfiguration aufweisen, bei der die Leitung XLS[i] aus mehreren Leitungen besteht und Informationen (z. B. ein Potential oder ein Stromwert), die den zweiten Daten zi (k-1) entsprechen, über mehrere Leitungen zugeführt werden.
  • «Schaltung WLD»
  • Die Schaltung WLD weist beispielsweise eine Funktion zum Auswählen der Schaltung MP auf, in die die Informationen (z. B. Potentiale, Widerstandswerte oder Stromwerte), die von der Schaltung ILD eingegeben werden und den ersten Daten entsprechen, geschrieben werden. Wenn beispielsweise Informationen (z. B. Potentiale, Widerstandswerte oder Stromwerte) in die Schaltungen MP[i,1] bis MP[i,n], die sich in der i-ten Zeile des Array-Abschnitts ALP befinden, geschrieben werden, führt die Schaltung WLD beispielsweise der Leitung WLS[i] ein Signal zum Ein- oder Ausschalten von Schreibschaltelementen, die in den Schaltungen MP[i,1] bis MP[i,n] enthalten sind, und den Leitungen WLS ein Potential zum Ausschalten von Schreibschaltelementen zu, die in den Schaltungen MP in den anderen Zeilen als der i-ten Zeile enthalten sind. Es sei angemerkt, dass, obwohl das Beispiel, in dem die Leitung WLS[i] bereitgestellt ist, gezeigt wird, eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt ist. Es sei angemerkt, dass zusätzlich zu der Leitung WLS[i] beispielsweise eine weitere Leitung, die ein invertiertes Signal des in die Leitung WLS[i] eingegebenen Signals überträgt, bereitgestellt sein kann.
  • Es sei angemerkt, dass, obwohl das Konfigurationsbeispiel, in dem die Leitung WLS[i] in der arithmetische Schaltung 110 in 25 bereitgestellt ist, gezeigt wird, eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt ist. Beispielsweise kann die Leitung WLS[i] durch eine Vielzahl von Leitungen ersetzt werden. Ferner kann beispielsweise die Leitung XLS[i] aus mehreren Leitungen bestehen, und einige dieser Leitungen können auch als Auswahlsignalleitungen zum Schreiben von Informationen in die Schaltungen MP[i,1] bis MP[i,n] dienen. Insbesondere können wie in einer arithmetischen Schaltung 130, die in 26 dargestellt wird, eine Leitung WX1L[i] und eine Leitung X2L[i] statt der Leitung XLS[i] der arithmetischen Schaltung 110 verwendet werden, und die Leitung WX1L[i] kann elektrisch mit der Schaltung WLD und der Schaltung XLD verbunden sein. Es sei angemerkt, dass dann, wenn der Leitung WX1L[i] ein Signal zum Aus- oder Einschalten der Schreibschaltelemente, die in den Schaltungen MP[i,1] bis MP[i,n] enthalten sind, von der Schaltung WLD zugeführt wird, die Schaltung XLD vorzugsweise eine Funktion zum Versetzen der Schaltung XLD und der Leitungen WX1L in einen nichtleitenden Zustand aufweist. Wenn den Schaltungen MP[i,1] bis MP[i,n] ein Signal der zweiten Daten z1 (k-1) bis zm (k-1) von der Schaltung WLD durch die Leitung WX1L[i] zugeführt wird, weist die Schaltung WLD vorzugsweise eine Funktion zum Versetzen der Schaltung WLD und der Leitungen WX1L in einen nichtleitenden Zustand auf.
  • «Schaltung AFP»
  • Die Schaltung AFP umfasst beispielsweise Schaltungen ACTF[1] bis ACTF[n]. Die Schaltung ACTF[j] ist beispielsweise elektrisch mit der Leitung OL[j] und der Leitung OLB[j] verbunden. Die Schaltung ACTF[j] erzeugt beispielsweise ein Signal, das Informationen (z. B. Potentialen oder Stromwerten) entspricht, die von der Leitung OL[j] und der Leitung OLB[j] eingegeben werden. Beispielsweise werden die Informationen (z. B. Potentiale oder Stromwerte), die von der Leitung OL[j] und der Leitung OLB[j] eigegeben werden, miteinander verglichen, und dann wird ein Signal erzeugt, das dem Vergleichsergebnis entspricht. Mit anderen Worten: Die Schaltungen ACTF[1] bis ACTF[n] dienen jeweils beispielsweise als Schaltung, die eine Aktivierungsfunktion des vorstehend beschriebenen neuronalen Netzes berechnet. Jedoch ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Die Schaltungen ACTF[1] bis ACTF[n] können jeweils beispielsweise eine Funktion zum Umwandeln eines analogen Signals in ein digitales Signal aufweisen. Alternativ können die Schaltungen ACTF[1] bis ACTF[n] jeweils beispielsweise eine Funktion zum Verstärken und Ausgeben eines analogen Signals, d. h. eine Funktion zum Umwandeln einer Ausgangsimpedanz, aufweisen. Alternativ können die Schaltungen ACTF[1] bis ACTF[n] jeweils beispielsweise eine Funktion zum Umwandeln eines Stroms oder einer elektrischen Ladung in eine Spannung aufweisen. Alternativ können die Schaltungen ACTF[1] bis ACTF[n] jeweils beispielsweise eine Funktion zum Initialisieren der Potentiale der Leitung OL[j] und der Leitung OLB[j] aufweisen.
  • Es sei angemerkt, dass, obwohl das Beispiel, in dem die Schaltung ACTF in der arithmetischen Schaltung 110 in 25 bereitgestellt ist, gezeigt wird, eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt ist. Beispielsweise muss die Schaltung ACTF nicht notwendigerweise in der Schaltung AFP bereitgestellt sein.
  • Ein Konfigurationsbeispiel der Schaltung ACTF wird nachstehend beschrieben.
  • «Schaltung MP»
  • 27A stellt ein Konfigurationsbeispiel der Schaltung MP[i,j] dar, das auf die arithmetische Schaltung 110 angewendet werden kann. Die Schaltung MP[i,j] beinhaltet beispielsweise die Schaltung MC und die Schaltung MCr. Bei der Schaltung MC und der Schaltung MCr der Schaltung MP handelt es sich jeweils um eine Schaltung, die das Produkt eines Gewichtskoeffizienten und eines Eingangssignals (eines errechneten Wertes) eines Neurons berechnet. Die Schaltung MC kann eine Konfiguration, die derjenigen der Schaltung MCr ähnlich ist, oder eine Konfiguration, die sich von derjenigen der Schaltung MCr unterscheidet, aufweisen. Daher ist das Bezugszeichen der Schaltung MCr durch „r“ gekennzeichnet, um sich von der Schaltung MC zu unterscheiden. Die Bezugszeichen der in der Schaltung MCr enthaltenen Schaltungselemente, die später beschrieben werden, sind ebenfalls durch „r“ gekennzeichnet.
  • Die Schaltung MC umfasst beispielsweise eine Schaltung HC, und die Schaltung MCr umfasst eine Schaltung HCr. Die Schaltung HC und die Schaltung HCr weisen jeweils eine Funktion zum Halten einer Information (z. B. eines Potentials, eines Widerstandswertes oder eines Stromwertes) auf. Es sei angemerkt, dass die ersten Daten wi (k-1)j(k), die für die Schaltung MP[i,jl eingestellt werden, entsprechend den Informationen (z. B. Potentialen, Widerstandswerten oder Stromwerten) bestimmt werden, die in der Schaltung HC und der Schaltung HCr gehalten werden. Die Schaltung HC und die Schaltung HCr sind daher jeweils elektrisch mit der Leitung IL[j] und der Leitung ILB[j] verbunden, welche Informationen (z. B. Potentiale, Widerstandswerte oder Stromwerte) zuführen, die den ersten Daten wi (k-1)j(k) entsprechen.
  • In 27A ist die Schaltung MP[i,j] elektrisch mit einer Leitung VE[j] und einer Leitung VEr[j] verbunden. Die Schaltung MC und die Schaltung MCr sind jeweils elektrisch mit der Leitung OL[j] und der Leitung OLB[j] verbunden. Die Leitung VE[j] und die Leitung VEr[j] dienen jeweils als Leitung, die eine konstante Spannung zuführt. Die Leitung VE[j] dient auch als Leitung, die Strom von der Leitung OL durch die Schaltung MC ableitet. Die Leitung VEr[j] dient auch als Leitung, die Strom von der Leitung OLB durch die Schaltung MCr ableitet. Das heißt, dass die Leitung VE[j] und die Leitung VEr[j] jeweils als Leitung dienen, die eine konstante Spannung anlegt. Die konstante Spannung kann beispielsweise ein Erdpotential, ein niedriges Potential oder dergleichen sein.
  • Eine Leitung WL[i], die in 27A dargestellt wird, entspricht der Leitung WLS[i] in 25. Die Leitung WL[i] ist elektrisch mit der Schaltung HC und der Schaltung HCr verbunden. Beim Schreiben der Informationen (z. B. Potentiale, Widerstandswerte oder Stromwerte), die den ersten Daten wi (k-1)j(k) entsprechen, in die Schaltung HC und die Schaltung HCr, welche in der Schaltung MP[i,j] enthalten sind, wird der Leitung WL[i] ein vorbestimmtes Potential zugeführt; somit werden die Leitung IL[j] und die Schaltung HC in einen leitenden Zustand versetzt und werden die Leitung ILB[j] und die Schaltung HCr in einen leitenden Zustand versetzt. Den Leitungen IL[j] und ILB[j] werden dann Potentiale oder dergleichen, die den ersten Daten wi (k-1)j(k) entsprechen, zugeführt, wodurch diese Potentiale oder dergleichen in die Schaltung HC und die Schaltung HCr eingegeben werden können. Danach wird der Leitung WL[i] ein vorbestimmtes Potential zugeführt, um die Leitung IL[j] und die Schaltung HC in einen nichtleitenden Zustand zu versetzen und die Leitung ILB[j] und die Schaltung HCr in einen nichtleitenden Zustand zu versetzen. Schließlich werden Ströme oder dergleichen, die den ersten Daten wi (k-1)j(k) entsprechen, in der Schaltung HC und der Schaltung HCr gehalten.
  • Beispielsweise wird der Fall in Betracht gezogen, in dem die ersten Daten wi (k-1)j(k) einen von drei Werten „-1“, „0“ und „1“ darstellen. Wenn die ersten Daten wi (k-1j(k) „1“ darstellen, wird beispielsweise ein vorbestimmtes Potential in der Schaltung HC gehalten, damit Strom, der „1“ entspricht, von der Leitung OL[j] oder der Leitung OLB[j] durch die Schaltung MC in die Leitung VE[j] fließt, und wird ein Potential V0 in der Schaltung HCr gehalten, damit kein Strom von der Leitung OL[j] und der Leitung OLB[j] durch die Schaltung MCr in die Leitung VEr[j] fließt. Wenn die ersten Daten wi (k-1)j (k) „-1“ darstellen, wird beispielsweise das Potential V0 in der Schaltung HC gehalten, damit kein Strom von der Leitung OL[j] und der Leitung OLB[j] durch die Schaltung MC in die Leitung VE[j] fließt, und wird ein vorbestimmtes Potential in der Schaltung HCr gehalten, damit Strom, der „-1“ entspricht, von der Leitung OL[j] oder der Leitung OLB[j] durch die Schaltung MCr in die Leitung VEr[j] fließt. Wenn die ersten Daten wi (k-1)j (k) „0“ darstellen, wird dann beispielsweise das Potential V0 in der Schaltung HC gehalten, damit kein Strom von der Leitung OL[j] durch die Schaltung MC in die Leitung VE[j] fließt, und wird das Potential V0 in der Schaltung HCr gehalten, damit kein Strom von der Leitung OLB[j] durch die Schaltung MC in die Leitung VEr[j] fließt. Es sei angemerkt, dass das Potential V0 beispielsweise ein Potential sein kann, das dem Potential gleich ist, das die Leitung VE und/oder die Leitung VEr zuführen/zuführt. Die Schaltung ILD weist vorzugsweise eine Funktion auf, der Leitung IL und der Leitung ILB das Potential V0 zuzuführen.
  • Daher kann die Konfiguration der Schaltung ILD in 2A beispielsweise in eine Konfiguration in 28 verändert werden. Die Schaltung ILD in 28 weist eine Konfiguration auf, bei der der Schaltung ILD in 2A eine Schaltung LGC hinzugefügt wird und die Schaltung WCS1 einen Schalter SW[0] beinhaltet. Ein erster Anschluss des Schalters SW[0] ist elektrisch mit der Leitung IL (Leitung ILB) verbunden, und ein zweiter Anschluss des Schalters SW[0] ist elektrisch mit einer Leitung VEG verbunden. Die Leitungen DIL[1] bis DIL[K] sind elektrisch mit Eingangsanschlüssen der Schaltung LGC verbunden, und ein Ausgangsanschluss der Schaltung LGC ist über eine Leitung DAL elektrisch mit einem Steueranschluss des Schalters SW[0] verbunden. Die Leitung VEG dient beispielsweise als Leitung zum Zuführen eines Potentials (z. B. eines niedrigen Potentials oder eines Erdpotentials), das dem Potential gleich ist, das die Leitung VE und/oder die Leitung VEr zuführen/zuführt.
  • Als Schalter SW[0] wird vorzugsweise zum Beispiel ein Transistor verwendet, der als Schalter SW[1] bis SW[K] verwendet werden kann.
  • Die Schaltung LGC weist beispielsweise eine Funktion auf, ein Signal zum Einschalten des Schalters SW[0] von dem Ausgangsanschluss der Schaltung LGC zu übertragen, wenn die Leitungen DIL[1] bis DIL[K] Signale zum Ausschalten der Schalter SW[1] bis SW[K] übertragen. Mit anderen Worten: Die Schaltung LGC weist eine Funktion auf, ein Signal zum Ausschalten des Schalters SW[0] von dem Ausgangsanschluss der Schaltung LGC zu übertragen, wenn die Leitungen DIL[1] bis DIL[K] jeweils ein Signal zum Einschalten eines der Schalter SW[1] bis SW[K] übertragen. Daher kann die Schaltung LGC beispielsweise eine Logikschaltung sein, die ein NAND-Gate beinhaltet, wenn die Schalter SW[0] bis SW[K] p-Kanal-Transistoren sind; alternativ kann die Schaltung LGC eine Logikschaltung sein, die ein NOR-Gate beinhaltet, wenn die Schalter SW[0] bis SW[K] n-Kanal-Transistoren sind.
  • Ferner wird der Fall in Betracht gezogen, in dem die ersten Daten wi (k-1)j(k) nicht einen mehrwertigen Wert, wie z. B. „-1“, „0“ oder „1“, sondern einen analogen Wert, insbesondere einen „negativen analogen Wert“, „0“ oder einen „positiven analogen Wert“, darstellen. Wenn die ersten Daten wi (k-1)j(k) einen „positiven analogen Wert“ darstellen, wird beispielsweise ein vorbestimmtes Potential in der Schaltung HC gehalten, damit Analogstrom, der dem „positiven analogen Wert“ entspricht, von der Leitung OL[j] durch die Schaltung MC in die Leitung VE[j] fließt, und wird das Potential V0 in der Schaltung HCr gehalten, damit kein Strom von der Leitung OLB[j] durch die Schaltung MCr in die Leitung VEr[j] fließt. Wenn die ersten Daten wi (k-1)j(k) einen „negativen analogen Wert“ darstellen, wird beispielsweise das Potential V0 in der Schaltung HC gehalten, damit kein Strom von der Leitung OL[j] durch die Schaltung MC in die Leitung VE[j] fließt, und wird ein vorbestimmtes Potential in der Schaltung HCr gehalten, damit Analogstrom, der dem „negativen analogen Wert“ entspricht, von der Leitung OLB[j] durch die Schaltung MCr in die Leitung VEr[j] fließt. Wenn die ersten Daten wi (k-1)j(k) „0“ darstellen, wird dann beispielsweise das Potential V0 in der Schaltung HC gehalten, damit kein Strom von der Leitung OL[j] durch die Schaltung MC in die Leitung VE[j] fließt, und wird das Potential V0 in der Schaltung HCr gehalten, damit kein Strom von der Leitung OLB[j] durch die Schaltung MC in die Leitung VEr[j] fließt. Wie in dem vorstehenden Beispiel wird das Potential V0 vorzugsweise von der Schaltung ILD über die Leitung IL und die Leitung ILB zugeführt.
  • Ferner weist die Schaltung MC beispielsweise eine Funktion zum Ausgeben von Strom oder dergleichen, der der in der Schaltung HC gehaltenen Information (z. B. Potential, Widerstandswert oder Stromwert) entspricht, an eine der Leitung OL[j] und der Leitung OLB[j] auf, und die Schaltung MCr weist eine Funktion zum Ausgeben von Strom oder dergleichen, der der in der Schaltung HCr gehaltenen Information (z. B. Potential, Widerstandswert oder Stromwert) entspricht, an die andere der Leitung OL[j] und der Leitung OLB[j] auf. Es wird davon ausgegangen, dass dann, wenn beispielsweise ein erstes Potential in der Schaltung HC gehalten wird, die Schaltung MC Strom mit einem ersten Stromwert von der Leitung OL[j] oder der Leitung OLB[j] in die Leitung VE fließen lässt, und dass dann, wenn ein zweites Potential in der Schaltung HC gehalten wird, die Schaltung MC Strom mit einem zweiten Stromwert von der Leitung OL[j] oder der Leitung OLB[j] in die Leitung VE fließen lässt. In ähnlicher Weise wird davon ausgegangen, dass dann, wenn das erste Potential in der Schaltung HCr gehalten wird, die Schaltung MCr Strom mit dem ersten Stromwert von der Leitung OL[j] oder der Leitung OLB[j] in die Leitung VEr fließen lässt, und dass dann, wenn das zweite Potential in der Schaltung HCr gehalten wird, die Schaltung MCr Strom mit dem zweiten Stromwert von der Leitung OL[j] oder der Leitung OLB[j] in die Leitung VE fließen lässt. Es sei angemerkt, dass die Höhe des ersten Stromwertes und diejenige des zweiten Stromwertes jeweils durch den Wert der ersten Daten wi (k-1)j(k) bestimmt werden. Beispielsweise kann der erste Stromwert größer oder kleiner sein als der zweite Stromwert. Zudem kann es sich beispielsweise entweder bei dem ersten Stromwert oder bei dem zweiten Stromwert um Nullstrom handeln; der Stromwert kann also 0 betragen. Des Weiteren kann sich die Richtung, in die der Strom mit dem ersten Stromwert fließt, von derjenigen unterscheiden, in die der Strom mit dem zweiten Stromwert fließt.
  • Wenn insbesondere die ersten Daten wi (k-1)j(k) beispielsweise einen der drei Werte „-1“, „0“ und „1“ darstellen, sind die Schaltung MC und die Schaltung MCr vorzugsweise derart konfiguriert, dass entweder der erste Stromwert oder der zweite Stromwert Null beträgt. Es sei angemerkt, dass es sich dann, wenn die ersten Daten wi (k-1)j(k) einen analogen Wert, z. B. einen „negativen analogen Wert“, „0“ oder einen „positiven analogen Wert“, darstellen, auch bei dem ersten Stromwert oder dem zweiten Stromwert beispielsweise um einen analogen Wert handeln kann.
  • Wenn der Strom, der von der Leitung OL[j] oder der Leitung OLB[j] durch die Schaltung MC in die Leitung VE fließt, gleich dem Strom ist, der von der Leitung OL[j] oder der Leitung OLB[j] durch die Schaltung MCr in die Leitung VEr fließt, können beispielsweise im Herstellungsprozess eines Transistors die Eigenschaften dieses Transistors schwanken, und demzufolge kann das Potential, das in der Schaltung MC gehalten wird, mitunter nicht dem Potential gleichen, das in der Schaltung MCr gehalten wird. Bei der arithmetischen Schaltung, die bei dieser Ausführungsform beschrieben wird, kann selbst dann, wenn die Eigenschaften des Transistors schwanken, die Menge des Stroms, der von der Leitung OL[j] oder der Leitung OLB[j] durch die Schaltung MC in die Leitung VE fließt, im Wesentlichen gleich der Menge des Stroms sein, der von der Leitung OL[j] oder der Leitung OLB[j] durch die Schaltung MCr in die Leitung VEr fließt.
  • Es sei angemerkt, dass es sich in dieser Beschreibung und dergleichen bei den Strömen, den Spannungen oder dergleichen, welche den Informationen (z. B. Potentialen, Widerstandswerten oder Stromwerten) entsprechen, die in der Schaltung HC und der Schaltung HCr gehalten werden, um positive Ströme, positive Spannungen oder dergleichen, um negative Ströme, negative Spannungen oder dergleichen oder um einen Nullstrom, eine Nullspannung oder dergleichen handeln kann; alternativ können eine positive Komponente, eine negative Komponente und 0 gemischt sein. Mit anderen Worten: Beispielsweise kann der vorstehende Ausdruck „die Schaltung MC weist eine Funktion zum Ausgeben eines Stroms, einer Spannung oder dergleichen, der/die der in der Schaltung HC gehaltenen Information (z. B. Potential, Widerstandswert oder Stromwert) entspricht, an eine der Leitung OL[j] und der Leitung OLB[j] auf, und die Schaltung MCr weist eine Funktion zum Ausgeben eines Stroms, einer Spannung oder dergleichen, der/die der in der Schaltung HCr gehaltenen Information (z. B. Potential, Widerstandswert oder Stromwert) entspricht, an die andere der Leitung OL[j] und der Leitung OLB[j] auf“ in den Ausdruck „die Schaltung MC weist eine Funktion zum Ableiten eines Stroms, einer Spannung oder dergleichen, der/die der in der Schaltung HC gehaltenen Information (z. B. Potential, Widerstandswert oder Stromwert) entspricht, von einer der Leitung OL[j] und der Leitung OLB[j] auf, und die Schaltung MCr weist eine Funktion zum Ableiten eines Stroms, einer Spannung oder dergleichen, der/die der in der Schaltung HCr gehaltenen Information (z. B. Potential, Widerstandswert oder Stromwert) entspricht, von der anderen der Leitung OL[j] und der Leitung OLB[j] auf“ umformuliert werden.
  • Die Leitung X1L[i] und die Leitung X2L[i], welche in 27A dargestellt werden, entsprechen der Leitung XLS[i] in 25. Es sei angemerkt, dass die zweiten Daten zi (k-1), die in die Schaltung MP[i,j] eingegeben werden, beispielsweise durch die Potentiale, die Ströme oder dergleichen der Leitung X1L[i] und der Leitung X2L[i] bestimmt werden. Daher werden beispielsweise Potentiale, die den zweiten Daten zi (k-1) entsprechen, über die Leitung X1L[i] und die Leitung X2L[i] in die Schaltung MC bzw. die Schaltung MCr eingegeben.
  • Die Schaltung MC ist elektrisch mit der Leitung OL[j] und der Leitung OLB[j] verbunden, und die Schaltung MCr ist elektrisch mit der Leitung OL[j] und der Leitung OLB[j] verbunden. Die Schaltung MC und die Schaltung MCr geben jeweils beispielsweise Ströme, Potentiale oder dergleichen, die dem Produkt der ersten Daten wi (k-1)j (k) und der zweiten Daten zi (k-1) entsprechen, entsprechend den Potentialen, Strömen oder dergleichen, welche in die Leitung X1 L[i] und die Leitung X2L[i] eingegeben werden, an die Leitung OL[j] und die Leitung OLB[j] aus. Als konkretes Beispiel wird es durch die Potentiale der Leitung X1 L[i] und der Leitung X2L[i] bestimmt, wohin die Ströme von der Schaltung MC und der Schaltung MCr ausgegeben werden. Die Schaltung MC und die Schaltung MCr weisen beispielsweise eine Schaltungskonfiguration auf, in der der Strom, der von der Schaltung MC ausgegeben wird, in eine der Leitung OL[j] und der Leitung OLB[j] fließt und der Strom, der von der Schaltung MCr ausgegeben wird, in die andere der Leitung OL[j] und der Leitung OLB[j] fließt. Die Ströme, die von der Schaltung MC und der Schaltung MCr ausgegeben werden, fließen also nicht in dieselbe Leitung, sondern in unterschiedliche Leitungen. Es sei angemerkt, dass es beispielsweise einen Fall gibt, in dem Strom von der Schaltung MC oder der Schaltung MCr weder in die Leitung OL[j] noch in die Leitung OLB[j] fließt.
  • Beispielsweise wird der Fall in Betracht gezogen, in dem die zweiten Daten zi (k-1) einen der drei Werte „-1“, „0“ und „1“ darstellen. Wenn die zweiten Daten zi (k-1) beispielsweise „1“ darstellen, werden in der Schaltung MP die Schaltung MC und die Leitung OL[j] in einen leitenden Zustand versetzt und werden die Schaltung MCr und die Leitung OLB[j] in einen leitenden Zustand versetzt. Wenn die zweiten Daten zi (k-1) beispielsweise „-1“ darstellen, werden in der Schaltung MP die Schaltung MC und die Leitung OLB[j] in einen leitenden Zustand versetzt und werden die Schaltung MCr und die Leitung OL[j] in einen leitenden Zustand versetzt. Wenn die zweiten Daten zi (k-1) beispielsweise „0“ darstellen, werden in der Schaltung MP die Schaltung MC und die Leitung OL[j] sowie die Schaltung MC und die Leitung OLB[j] jeweils in einen nichtleitenden Zustand versetzt und werden die Schaltung MCr und die Leitung OL[j] sowie die Schaltung MC und die Leitung OLB[j] jeweils in einen nichtleitenden Zustand versetzt, um die Ströme, die von der Schaltung MC und der Schaltung MCr ausgegeben werden, weder in die Leitung OL[j] noch in die Leitung OLB[j] fließen zu lassen.
  • Es wird ein Beispiel für den Fall gezeigt, in dem die vorstehenden Vorgänge zusammengefasst sind. Wenn die ersten Daten wi (k-1)j(k) „1“ darstellen, fließt in einigen Fällen Strom von der Leitung OL[j] oder der Leitung OLB[j] durch die Schaltung MC in die Leitung VE[j], während kein Strom von der Leitung OL[j] oder der Leitung OLB[j] durch die Schaltung MCr in die Leitung VEr[j] fließt. Wenn die ersten Daten wi (k-1)j (k) „-1“ darstellen, fließt kein Strom von der Leitung OL[j] oder der Leitung OLB[j] durch die Schaltung MC in die Leitung VE[j], während in einigen Fällen Strom von der Leitung OL[j] oder der Leitung OLB[j] durch die Schaltung MCr in die Leitung VEr[j] fließt. Wenn die zweiten Daten zi (k-1) „1“ darstellen, werden dann die Schaltung MC und die Leitung OL[j] sowie die Schaltung MCr und die Leitung OLB[j] jeweils in einen leitenden Zustand versetzt. Wenn die zweiten Daten zi (k-1) „-1“ darstellen, werden die Schaltung MC und die Leitung OLB[j] sowie die Schaltung MCr und die Leitung OL[j] jeweils in einen leitenden Zustand versetzt. Gemäß der vorstehenden Beschreibung geht hervor, dass dann, wenn das Produkt der ersten Daten wi (k-1)j(k) und der zweiten Daten zi (k-1) einen positiven Wert aufweist, Strom von der Leitung OL[j] durch die Schaltung MCr in die Leitung VE[j] fließt oder Strom von der Leitung OL[j] durch die Schaltung MCr in die Leitung VEr[j] fließt. Wenn das Produkt der ersten Daten wi (k-1)j(k) und der zweiten Daten zi (k-1) einen negativen Wert aufweist, fließt Strom von der Leitung OL[j] durch die Schaltung MCr in die Leitung VEr[j] oder fließt Strom von der Leitung OLB[j] durch die Schaltung MC in die Leitung VE[j]. Wenn das Produkt der ersten Daten wi (k-1)j(k) und der zweiten Daten zi (k-1) Null beträgt, fließt kein Strom von der Leitung OL[j] oder der Leitung OLB[j] in die Leitung VE[j] und fließt kein Strom von der Leitung OL[j] oder der Leitung OLB[j] in die Leitung VEr[j].
  • Als konkretes Bespiel für das vorstehend beschriebene Beispiel fließt dann, wenn die ersten Daten wi (k-1j(k) „1“ darstellen und die zweiten Daten zi (k-1) „1“ darstellen, beispielsweise ein Strom I1[i,j] mit dem ersten Stromwert von der Schaltung MC in die Leitung OL[j] und fließt ein Strom I2[i,j] mit dem zweiten Stromwert von der Schaltung MCr in die Leitung OLB[j]. Zu diesem Zeitpunkt beträgt die Größe des zweiten Stromwertes beispielsweise Null. Wenn die ersten Daten wi (k-1j(k) „-1" darstellen und die zweiten Daten zi (k-1) „1“ darstellen, fließt beispielsweise der Strom I1[i,j] mit dem zweiten Stromwert von der Schaltung MC in die Leitung OL[j] und fließt der Strom I2[i,j] mit dem ersten Stromwert von der Schaltung MCr in die Leitung OLB[j]. Zu diesem Zeitpunkt beträgt die Größe des zweiten Stromwertes beispielsweise Null. Wenn die ersten Daten wi (k-1j(k) „0" darstellen und die zweiten Daten zi (k-1) „1“ darstellen, fließt der Strom I1[i,j] mit dem zweiten Stromwert von der Schaltung MC in die Leitung OL[j] und fließt der Strom I2[i,j] mit dem zweiten Stromwert von der Schaltung MCr in die Leitung OLB[j]. Zu diesem Zeitpunkt beträgt die Größe des zweiten Stromwertes beispielsweise Null.
  • Wenn die ersten Daten wi (k-1j(k) „1" darstellen und die zweiten Daten zi (k-1) „-1“ darstellen, fließt der Strom I1[i,j] mit dem ersten Stromwert von der Schaltung MC in die Leitung OLB[j] und fließt der Strom I2[i,j] mit dem zweiten Stromwert von der Schaltung MCr in die Leitung OL[j]. Zu diesem Zeitpunkt beträgt die Größe des zweiten Stromwertes beispielsweise Null. Wenn die ersten Daten wi (k-1j(k) „-1" darstellen und die zweiten Daten zi (k-1) „-1“ darstellen, fließt der Strom I1[i,j] mit dem zweiten Stromwert von der Schaltung MC in die Leitung OLB[j] und fließt der Strom I2[i,j] mit dem ersten Stromwert von der Schaltung MCr in die Leitung OL[j]. Zu diesem Zeitpunkt beträgt die Größe des zweiten Stromwertes beispielsweise Null. Wenn die ersten Daten wi (k-1)j (k) „0“ darstellen und die zweiten Daten zi (k-1) „-1“ darstellen, fließt der Strom I1[i,j] mit dem zweiten Stromwert von der Schaltung MC in die Leitung OLB[j] und fließt der Strom I2[i,j] mit dem zweiten Stromwert von der Schaltung MCr in die Leitung OL[j]. Zu diesem Zeitpunkt beträgt die Größe des zweiten Stromwertes beispielsweise Null.
  • Wenn die zweiten Daten zi (k-1) „0“ darstellen, werden beispielsweise die Schaltung MC und die Leitung OL[j] sowie die Schaltung MC und die Leitung OLB[j] jeweils in einen nichtleitenden Zustand versetzt. In ähnlicher Weise werden die Schaltung MCr und die Leitung OL[j] sowie die Schaltung MCr und die Leitung OLB[j] jeweils in einen nichtleitenden Zustand versetzt. Daher wird unabhängig von dem Wert der ersten Daten wi -1)j(k) kein Strom von der Schaltung MC und der Schaltung MCr an die Leitung OL[j] und die Leitung OLB[j] ausgegeben.
  • Auf diese Weise fließt dann, wenn beispielsweise das Produkt der ersten Daten wi (k-1)j(k) und der zweiten Daten zi (k-1) einen positiven Wert aufweist, Strom entweder von der Schaltung MC oder von der Schaltung MCr in die Leitung OL[j]. Wenn zu diesem Zeitpunkt die ersten Daten wi (k-1)j(k) einen positiven Wert darstellen, fließt Strom von der Schaltung MC in die Leitung OL[j], und wenn die ersten Daten wi (k--1)j(k) einen negativen Wert darstellen, fließt Strom von der Schaltung MCr in die Leitung OL[j]. Wenn andererseits das Produkt der ersten Daten wi (k-1)j(k) und der zweiten Daten zi (k-1) einen negativen Wert aufweist, fließt Strom entweder von der Schaltung MC oder von der Schaltung MCr in die Leitung OLB[j]. Wenn zu diesem Zeitpunkt die ersten Daten wi (k-1)j(k) einen positiven Wert darstellen, fließt Strom von der Schaltung MC in die Leitung OLB[j], und wenn die ersten Daten wi (k-1)j(k) einen negativen Wert darstellen, fließt Strom von der Schaltung MCr in die Leitung OLB[j]. Daher fließt die Summe der Ströme, die von einer Vielzahl von Schaltungen MC oder Schaltungen MCr ausgegeben werden, die mit der Leitung OL[j] verbunden sind, in die Leitung OL[j]. Mit anderen Worten: Strom mit einem Wert, der der Summe der positiven Werte entspricht, fließt in die Leitung OL[j]. Andererseits fließt die Summe der Ströme, die von einer Vielzahl von Schaltungen MC oder Schaltungen MCr ausgegeben werden, die mit der Leitung OLB[j] verbunden sind, in die Leitung OLB[j]. Mit anderen Worten: Strom mit einem Wert, der der Summe der negativen Werte entspricht, fließt in die Leitung OLB[j]. Durch die vorstehenden Vorgänge kann eine Produkt-Summen-Operation unter Nutzung des Gesamtstromwertes, der in die Leitung OL[j] fließt, d. h. der Summe der positiven Werte, und des Gesamtstromwertes, der in die Leitung OLB[j] fließt, d. h. der Summe der negativen Werte, erfolgen. Wenn beispielsweise der Gesamtstromwert, der in die Leitung OL[j] fließt, größer ist als der Gesamtstromwert, der in die Leitung OLB[j] fließt, kann beurteilt werden, dass das Ergebnis der Produkt-Summen-Operation einen positiven Wert aufweist. Wenn der Gesamtstromwert, der in die Leitung OL[j] fließt, kleiner ist als der Gesamtstromwert, der in die Leitung OLB[j] fließt, kann beurteilt werden, dass das Ergebnis der Produkt-Summen-Operation einen negativen Wert aufweist. Wenn der Gesamtstromwert, der in die Leitung OL[j] fließt, im Wesentlichen gleich dem Gesamtstromwert ist, der in die Leitung OLB[j] fließt, kann beurteilt werden, dass das Ergebnis der Produkt-Summen-Operation Null beträgt.
  • Es sei angemerkt, dass dann, wenn die zweiten Daten zi (k-1) zwei Werte von „-1“, „0“ und „1“, z. B. zwei Werte „-1“ und „1“ oder zwei Werte „0“ und „1“, darstellen, ähnliche Vorgänge durchgeführt werden können. In ähnlicher Weise können dann, wenn die ersten Daten wi (k-1j(k)zwei Werte von „-1“, „0“ und „1“, z. B. zwei Werte „-1“ und „1“ oder zwei Werte „0“ und „1“, darstellen, ähnliche Vorgänge durchgeführt werden.
  • Es sei angemerkt, dass die ersten Daten wi (k-1)j(k) einen Multibit- (mehrstufigen) digitalen Wert darstellen können. Als spezifisches Beispiel können die ersten Daten wi (k-1j(k)fünf Werte, „-2“, „-1“, „0“, „1“ und „2“, darstellen. In dem Fall, in dem die ersten Daten wi (k-1)j (k) „+2“ sind, kann die Höhe von Strom, der von der Schaltung MC fließt, doppelt so hoch wie diejenige in dem Fall sein, in dem die ersten Daten wi (k-1)j(k) „+1“ sind, und die Schaltung HC und die Schaltung HCr in der Schaltung MP können Spannungen halten, so dass die Menge an Strom, der von der Schaltung MCr fließt, Null ist. In dem Fall, in dem die ersten Daten wz k -1)j (k) „-2“ sind, kann die Höhe von Strom, der von der Schaltung MCr fließt, doppelt so hoch wie diejenige in dem Fall sein, in dem die ersten Daten wz k -1) j (k) „-1“ sind, und die Schaltung HC und die Schaltung HCr in der Schaltung MP können Spannungen halten, so dass die Menge an Strom, der von der Schaltung MC fließt, Null ist.
  • Die ersten Daten wi (k-1)j(k) können einen analogen Wert darstellen. Als konkretes Beispiel können sie einen „negativen analogen Wert“ statt von „-1“ und einen „positiven analogen Wert“ statt von „1“ darstellen. In diesem Fall wird auch die Höhe des Stroms, der von der Schaltung MC oder der Schaltung MCr fließt, beispielsweise durch einen analogen Wert dargestellt, der dem Absolutwert des Wertes der ersten Daten wi (k-1j(k) entspricht.
  • In dem Fall, in dem die zweiten Daten zi (k-1) als quartärer oder mehrstufiger Wert oder analoger Wert behandelt werden, kann beispielsweise eine Integratorschaltung zum Umwandeln von elektrischen Ladungen, die als Strom fließen, in eine Spannung oder dergleichen in der Schaltung ACTF[j] bereitgestellt werden, und eine Eingabezeit, die auf dem Wert der zweiten Daten zi (k-1) basiert, kann bestimmt werden, so dass eine Spannung während der Eingabezeit an die Leitung X1L[i] und die Leitung X2L[i] angelegt wird. Insbesondere kann dann, wenn beispielsweise die zweiten Daten zi (k-1) ein positiver Wert sind, das hohe Potential für die Zeitdauer, die auf den zweiten Daten zi (k-1) basiert, an die Leitung X1L[i] angelegt werden, und das niedrige Potential kann an die Leitung X2L[i] angelegt werden. Wenn beispielsweise die zweiten Daten zi (k-1) ein negativer Wert sind, kann das niedrige Potential für die Zeitdauer, die auf den zweiten Daten zi (k-1) basiert, an die Leitung X1L[i] angelegt werden, und das hohe Potential kann an die Leitung X2L[i] angelegt werden. Zu diesem Zeitpunkt wird die Menge an elektrischen Ladungen, die zwischen der Speicherzelle MC und der Leitung OL[j] oder der Leitung OLB[j] fließen, durch das Produkt der Menge an Strom, der den ersten Daten wi (k-1)j(k) entspricht, und der Zeit zum Anlegen der Spannung an die Leitung X1 L[i] und die Leitung X2L[i] bestimmt. Die Menge an elektrischen Ladungen, die in die Leitung OL[j] oder die Leitung OLB[j] fließen, wird durch die Integratorschaltung in eine Spannung umgewandelt, wodurch eine Spannung, die dem Produkt der ersten Daten wi (k-1)j(k) und der zweiten Daten zi (k-1) entspricht, erhalten werden kann. Mit anderen Worten: Unter Verwendung der vorstehenden Konfiguration kann eine Produktoperation durchgeführt werden, wobei die ersten Daten wi (k-1)j(k) ein mehrwertiger Wert oder ein Analogwert sind und die zweiten Daten zi (k-1) ein mehrwertiger Wert oder ein Analogwert sind.
  • Nicht nur eine, sondern auch zwei oder mehr Schaltungen können als jede der Schaltung HC, die in der Schaltung MC enthalten ist, und der Schaltung HCr, die in der Schaltung MC enthalten ist, bereitgestellt werden. Wenn zwei oder mehr Schaltungen HC (Schaltungen HCr) in der Schaltung MC (Schaltung MCr) enthalten sind, können zwei oder mehr Datensätze der ersten Daten in der Schaltung MP gehalten werden. Ferner können dann, wenn eine Treiberschaltung oder dergleichen, die eine Schaltung aus zwei oder mehr Schaltungen HC (Schaltungen HCr) auswählt, in dem arithmetischen Abschnitt CLP oder dergleichen bereitgestellt wird, die ersten Daten, die in dem arithmetischen Abschnitt CLP berechnet werden, ausgewählt werden. Wenn die Schaltung MP eine derartige Konfiguration aufweist, kann daher die Schaltung MP eine Multiplikation eines, der aus zwei oder mehr Datensätzen der ersten Daten ausgewählt wird, und der eingegebenen zweiten Daten durchführen, wenn die zwei oder mehr Schaltungen HC (Schaltungen HCr), die in der Schaltung MC (Schaltung MCr) bereitgestellt werden, umgeschaltet werden. Wenn derartige Schaltungen MP in dem gesamten Array-Abschnitt ALP verwendet werden, kann eine Produkt-Summen-Operation aus einer Vielzahl von Datensätzen der ersten Daten und einer Vielzahl von Datensätzen der zweiten Daten durchgeführt werden, indem die Vielzahl von Datensätzen der ersten Daten auf eine andere Vielzahl von Datensätzen der ersten Daten umgeschaltet wird.
  • Als Nächstes wird ein spezifisches Beispiel für eine Schaltungskonfiguration in 27A beschrieben. Eine Schaltungskonfiguration, die in 27B dargestellt wird, ist ein Beispiel für die Schaltungskonfiguration der Schaltung MP in 27A. Die Schaltung MC, die in der Schaltung MP in 27B enthalten ist, beinhaltet beispielsweise Transistoren M1 bis M5, die n-Kanal-Transistoren sind, und den Kondensator C1. Es sei angemerkt, dass beispielsweise der Transistor M2 und der Kondensator C1 die Schaltung HC bilden.
  • In der Schaltung MP in 27B weist die Schaltung MCr im Wesentlichen die gleiche Schaltungskonfiguration wie die Schaltung MC auf. Deshalb sind die Bezugszeichen der Schaltungselemente und dergleichen der Schaltung MCr durch „r“ gekennzeichnet, um sich von den Schaltungselementen und dergleichen der Schaltung MC zu unterscheiden. Für die Transistoren M1r bis M5r, den Kondensator C1r und einen Knoten n1r wird daher nachstehend auf die Beschreibung der Transistoren M1 bis M5, des Kondensators C1 und des Knotens n1 verwiesen.
  • In dieser Beschreibung und dergleichen kann, sofern nicht anders festgelegt, der Transistor M1, der eingeschaltet ist, schließlich im gesättigten Bereich arbeiten. Das heißt, dass die Gate-Spannung, die Source-Spannung und die Drain-Spannung jedes der oben genannten Transistoren jeweils auf eine Spannung vorgespannt sein können, die zur Arbeit im gesättigten Bereich geeignet ist. Jedoch ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Um Schwankungen der zugeführten Spannungen zu verringern, kann der Transistor M1 auch im linearen Bereich arbeiten. Um die Menge an Strom, der in den Transistor M1 fließt, zu verringern, kann der Transistor M1 im Unterschwellenbereich arbeiten. Alternativ kann der Transistor M1 in der Umgebung der Grenze zwischen dem gesättigten Bereich und dem Unterschwellenbereich arbeiten. Es sei angemerkt, dass dann, wenn die ersten Daten (der Gewichtskoeffizient) einen analogen Wert darstellen, beispielsweise der Fall, in dem der Transistor M1 im linearen Bereich arbeitet, der Fall, in dem der Transistor M1 im gesättigten Bereich arbeitet, und der Fall, in dem der Transistor M1 im Unterschwellenbereich arbeitet, je nach der Größe der ersten Daten (des Gewichtskoeffizienten) koexistieren können. Alternativ können der Fall, in dem der Transistor M1 im linearen Bereich arbeitet, und der Fall, in dem der Transistor M1 im gesättigten Bereich arbeitet, koexistieren; der Fall, in dem der Transistor M1 im gesättigten Bereich arbeitet, und der Fall, in dem der Transistor M1 im Unterschwellenbereich arbeitet, können koexistieren; oder der Fall, in dem der Transistor M1 im linearen Bereich arbeitet, und der Fall, in dem der Transistor M1 im Unterschwellenbereich arbeitet, können koexistieren.
  • In dieser Beschreibung und dergleichen können, sofern nicht anders festgelegt, die Transistoren M2 bis M5, die eingeschaltet sind, schließlich im linearen Bereich arbeiten. Das heißt, dass die Gate-Spannung, die Source-Spannung und die Drain-Spannung jedes der oben genannten Transistoren jeweils auf eine Spannung vorgespannt sein können, die zur Arbeit im linearen Bereich geeignet ist. Jedoch ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Beispielsweise können die Transistoren M2 bis M5 im gesättigten Bereich oder Unterschwellenbereich arbeiten, wenn sie eingeschaltet sind. Alternativ können die Transistoren M2 bis M5 in der Umgebung der Grenze zwischen dem gesättigten Bereich und dem Unterschwellenbereich arbeiten. Alternativ können der Fall, in dem die Transistoren M2 bis M5 im linearen Bereich arbeiten, und der Fall, in dem die Transistoren M2 bis M5 im gesättigten Bereich arbeiten, koexistieren; der Fall, in dem die Transistoren M2 bis M5 im gesättigten Bereich arbeiten, und der Fall, in dem die Transistoren M2 bis M5 im Unterschwellenbereich arbeiten, können koexistieren; der Fall, in dem die Transistoren M2 bis M5 im linearen Bereich arbeiten, und der Fall, in dem die Transistoren M2 bis M5 im Unterschwellenbereich arbeiten, können koexistieren; oder der Fall, in dem die Transistoren M2 bis M5 im linearen Bereich arbeiten, der Fall, in dem die Transistoren M2 bis M5 im gesättigten Bereich arbeiten, und der Fall, in dem die Transistoren M2 bis M5 im Unterschwellenbereich arbeiten, können koexistieren.
  • Die Größen, wie z. B. die Kanallängen und die Kanalbreiten, des Transistors M3 und des Transistors M4, welche in 27B dargestellt werden, sind vorzugsweise einander gleich. Eine derartige Schaltungskonfiguration kann ein effizientes Layout ermöglichen. Des Weiteren können die Ströme, die in den Transistor M3 und den Transistor M4 fließen, ausgeglichen werden. In ähnlicher Weise sind die Größen des Transistors M1 und des Transistors M1r, welche in 27B dargestellt werden, vorzugsweise einander gleich. In ähnlicher Weise sind die Größen des Transistors M2 und des Transistors M2r, welche in 27B dargestellt werden, vorzugsweise einander gleich. In ähnlicher Weise sind die Größen des Transistors M5 und des Transistors M5r, welche in 27B dargestellt werden, vorzugsweise einander gleich. In ähnlicher Weise sind die Größen des Transistors M3 und des Transistors M3r, welche in 27B dargestellt werden, vorzugsweise gleich denjenigen des Transistors M4 und des Transistors M4r.
  • Obwohl die Transistoren M1 bis M5 in 27B jeweils ein n-Kanal-Transistor sind, können die Transistoren M1 bis M5 jeweils durch einen p-Kanal-Transistor ersetzt werden. In diesem Fall kann ein p-Kanal-Transistor mit einer SOI- (Silicon-On-Insulator- bzw. Silizium-auf-Isolator-) Struktur als jeder der Transistoren verwendet werden. Außerdem sind die konstanten Spannungen, die die Leitung VE und die Leitung VEr zuführen, jeweils vorzugsweise ein hohes Potential. Wenn Schwankungen der Spannung, die an das Gate des Transistors M2 (z. B. eines OS-Transistors) angelegt wird, verringert werden, ist der Transistor M1 (z. B. ein Si-Transistor) vorzugsweise ein n-Kanal-Transistor.
  • In 27B können die Transistoren M2 bis M5 jeweils durch einen Analogschalter oder einen mechanischen Schalter ersetzt werden. Der Analogschalter kann beispielsweise eine CMOS-Struktur aufweisen, bei der ein n-Kanal-Transistor und ein p-Kanal-Transistor verwendet werden.
  • Bei jedem der in 27B dargestellten Transistoren M1 bis M5 handelt es sich beispielsweise um einen n-Kanal-Transistor mit einer Multi-Gate-Struktur, bei der Gates über und unter einem Kanal bereitgestellt sind, und die Transistoren M1 bis M5 weisen jeweils ein erstes Gate und ein zweites Gate auf. Es sei angemerkt, dass in dieser Beschreibung und dergleichen der Einfachheit halber beispielsweise das erste Gate als Gate (in einigen Fällen als Frontgate bezeichnet) und das zweite Gate als Rückgate bezeichnet wird, um diese voneinander zu unterscheiden; jedoch können das erste Gate und das zweite Gate gegeneinander ausgetauscht werden. Daher kann in dieser Beschreibung und dergleichen der Begriff „Gate“ durch den Begriff „Rückgate“ ersetzt werden. In ähnlicher Weise kann der Begriff „Rückgate“ durch den Begriff „Gate“ ersetzt werden. Als konkretes Beispiel kann eine Verbindungsstruktur, in der „ein Gate elektrisch mit einer ersten Leitung verbunden ist und ein Rückgate elektrisch mit einer zweiten Leitung verbunden ist“ durch eine Verbindungsstruktur ersetzt werden, in der „ein Rückgate elektrisch mit einer ersten Leitung verbunden ist und ein Gate elektrisch mit einer zweiten Leitung verbunden ist“.
  • Eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung hängt nicht von der Verbindungsstruktur eines Rückgates eines Transistors ab. Obwohl bei jedem der in 27B dargestellten Transistoren M1 bis M5 das Rückgate dargestellt wird, ist keine Abbildung der Verbindungsstruktur dieses Rückgates vorhanden; eine Stelle, an die dieses Rückgate elektrisch angeschlossen ist, kann jedoch in einer Stufe des Entwurfs bestimmt werden. Beispielsweise können bei einem ein Rückgate aufweisenden Transistor sein Gate und sein Rückgate elektrisch miteinander verbunden sein, um den Durchlassstrom des Transistors zu erhöhen. Das heißt, dass beispielsweise ein Gate und ein Rückgate des Transistors M2 elektrisch miteinander verbunden sein können. Bei einem ein Rückgate aufweisenden Transistor kann beispielsweise das Rückgate des Transistors mit einem festen Potential oder einem variablen Potential von einer externen Schaltung oder dergleichen über eine Leitung, die elektrisch mit dieser externen Schaltung oder dergleichen verbunden ist, versorgt werden, um die Schwellenspannung des Transistors zu verändern oder um den Sperrstrom des Transistors zu verringern. Es sei angemerkt, dass dies nicht nur für 27B, sondern auch für Transistoren, die in anderen Stellen der Beschreibung genannt werden, und für Transistoren gilt, die in anderen Zeichnungen dargestellt werden.
  • Die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung hängt nicht von der Struktur eines Transistors ab, der in dieser Halbleitervorrichtung enthalten ist. Bei jedem der in 27B dargestellten Transistoren M1 bis M5 kann es sich beispielsweise um einen Transistor mit einer Struktur, die kein Rückgate aufweist, d. h. einer Single-Gate-Struktur, handeln. Alternativ können einige Transistoren Rückgates aufweisen, während einige weitere Transistoren kein Rückgate aufweisen können.
  • In dieser Beschreibung und dergleichen können Transistoren mit verschiedenen Strukturen als Transistoren verwendet werden. Deshalb gibt es keine Beschränkung bezüglich der Arten der zu verwendenden Transistoren. Als Transistor kann beispielsweise ein Transistor, der einkristallines Silizium enthält, oder ein Transistor verwendet werden, der einen Film aus einem nicht-einkristallinen Halbleiter, typischerweise amorphem Silizium, polykristallinem Silizium, mikrokristallinem Silizium (auch als Mikrokristall-, Nanokristall- oder semi-amorphem Silizium bezeichnet) oder dergleichen, enthält. Alternativ kann ein Dünnschichttransistor (thin film transistor, TFT), der einen dünnen Film aus einem derartigen Halbleiter umfasst, oder dergleichen verwendet werden. Die Verwendung des TFT bietet verschiedene Vorteile an. Beispielsweise können, da er bei Temperaturen hergestellt werden kann, die niedriger sind als im Falle von einkristallinem Silizium, die Herstellungskosten verringert werden, oder es kann eine größere Fertigungseinrichtung verwendet werden. Die größere Fertigungseinrichtung ermöglicht eine Herstellung über einem größeren Substrat. Deshalb können viele Anzeigevorrichtungen gleichzeitig hergestellt werden und daher mit geringen Kosten hergestellt werden. Da die Herstellungstemperaturen niedrig sind, kann auch ein Substrat mit niedriger Wärmebeständigkeit verwendet werden. Daher kann der Transistor über einem lichtdurchlässigen Substrat hergestellt werden. Des Weiteren kann das Durchlassen von Licht bei einem Anzeigeelement unter Verwendung des Transistors über dem lichtdurchlässigen Substrat gesteuert werden. Des Weiteren kann ein Teil eines Films, der den Transistor bildet, Licht durchlassen, da die Dicke des Transistors klein ist. Folglich kann das Öffnungsverhältnis erhöht werden.
  • Es sei angemerkt, dass als Transistor beispielsweise ein Transistor verwendet werden kann, der einen Verbindungshalbleiter (z. B. SiGe oder GaAs), einen Oxidhalbleiter (z. B. Zn-O, In-Ga-Zn-O, In-Zn-O, In-Sn-O (ITO), Sn-O, Ti-O, Al-Zn-Sn-O (AZTO) oder In-Sn-Zn-O) oder dergleichen enthält. Alternativ kann ein Dünnschichttransistor, der einen dünnen Film aus einem derartigen Verbindungshalbleiter oder einem derartigen Oxidhalbleiter umfasst, oder dergleichen verwendet werden. Da somit die Herstellungstemperaturen gesenkt werden können, kann ein Transistor beispielsweise bei Raumtemperatur hergestellt werden. Dementsprechend kann ein Transistor direkt auf einem Substrat mit niedriger Wärmebeständigkeit, wie z. B. einem Kunststoffsubstrat oder einem Filmsubstrat, ausgebildet werden. Es sei angemerkt, dass ein derartiger Verbindungshalbleiter oder ein derartiger Oxidhalbleiter nicht nur für einen Kanalabschnitt des Transistors, sondern auch für sonstige Anwendungen verwendet werden kann. Beispielsweise kann ein derartiger Verbindungshalbleiter oder ein derartiger Oxidhalbleiter für eine Leitung, ein Widerstandselement, eine Pixelelektrode oder eine lichtdurchlässige Elektrode verwendet werden. Da dieses Element gleichzeitig mit dem Transistor abgeschieden oder ausgebildet werden kann, können die Kosten verringert werden.
  • Es sei angemerkt, dass als Transistor beispielsweise ein Transistor, der durch ein Tintenstrahlverfahren oder ein Druckverfahren ausgebildet wird, oder dergleichen verwendet werden kann. Diese Verfahren ermöglichen eine Herstellung bei Raumtemperatur, eine Herstellung unter niedrigem Vakuum oder eine Herstellung über einem großen Substrat. Deshalb kann eine Herstellung ohne Maske (Retikel) erfolgen, so dass die Anordnung des Transistors leicht verändert werden kann. Ferner können, da die Herstellung ohne Fotolack möglich ist, die Materialkosten gespart werden und kann die Anzahl von Schritten verringert werden. Ferner kann ein Film nur in einem Abschnitt, in dem er nötig ist, ausgebildet werden; somit kann im Vergleich zu einem Herstellungsverfahren, bei dem ein über der ganzen Oberfläche abgeschiedener Film geätzt wird, die Materialverschwendung verhindert werden und können die Kosten gespart werden.
  • Es sei angemerkt, dass als Transistor beispielsweise ein Transistor, der einen organischen Halbleiter, Kohlenstoffnanoröhren oder dergleichen enthält, verwendet werden kann. Folglich kann ein Transistor über einem biegsamen Substrat ausgebildet werden. Eine Vorrichtung mit einem Transistor, der einen organischen Halbleiter, Kohlenstoffnanoröhren oder dergleichen enthält, kann stoßbeständig sein.
  • Es sei angemerkt, dass Transistoren mit verschiedenen weiteren Strukturen als Transistoren verwendet werden können. Beispielsweise kann als Transistor ein MOS-Transistor, ein Flächentransistor oder ein Bipolartransistor verwendet werden. Indem ein MOS-Transistor als Transistor verwendet wird, kann die Größe des Transistors verringert werden. Daher können viele Transistoren montiert werden. Indem ein Bipolartransistor als Transistor verwendet wird, kann ein hoher Strom zugeführt werden. Daher kann eine Schaltung mit hoher Geschwindigkeit arbeiten. Es sei angemerkt, dass ein MOS-Transistor und ein Bipolartransistor über einem Substrat ausgebildet werden können. Demzufolge können ein niedriger Stromverbrauch, eine Verringerung der Größe, ein Hochgeschwindigkeitsbetrieb und dergleichen erzielt werden.
  • Es sei angemerkt, dass als Transistor beispielsweise ein Transistor mit einer Struktur, bei der Gate-Elektroden über und unter einer Aktivschicht angeordnet sind, verwendet werden kann. Die Struktur, bei der die Gate-Elektroden über und unter der Aktivschicht angeordnet sind, kann als Schaltungskonfiguration angesehen werden, bei der mehrere Transistoren parallel geschaltet sind. Somit nimmt die Anzahl von Kanalbildungsbereichen zu, und der Stromwert kann demzufolge erhöht werden. Bei der Struktur, bei der die Gate-Elektroden über und unter der Aktivschicht angeordnet sind, ist es wahrscheinlich, dass eine Verarmungsschicht ausgebildet wird, und somit kann der S-Wert verbessert werden.
  • Es sei angemerkt, dass als Transistor beispielsweise ein Transistor mit einer Struktur, bei der eine Gate-Elektrode über einer Aktivschicht angeordnet ist, einer Struktur, bei der eine Gate-Elektrode unter einer Aktivschicht angeordnet ist, einer gestapelten Struktur bzw. Staggered-Struktur, einer umgekehrt gestapelten Struktur bzw. Inverted-Staggered Struktur, einer Struktur, bei der ein Kanalbereich in eine Vielzahl von Bereichen eingeteilt ist, einer Struktur, bei der Aktivschichten parallel geschaltet sind, oder einer Struktur, bei der Aktivschichten in Reihe geschaltet sind, verwendet werden kann. Alternativ kann der Transistor verschiedene Strukturen aufweisen, wie beispielsweise eine Planarstruktur, eine FIN-Typ-Struktur, eine TRI-Gate-Struktur, eine Top-Gate-Struktur, eine Bottom-Gate-Struktur oder eine Doppel-Gate-Struktur (bei der Gates über und unter einem Kanal angeordnet sind).
  • Es sei angemerkt, dass als Transistor beispielsweise ein Transistor mit einer Struktur, bei der sich eine Source-Elektrode und eine Drain-Elektrode mit einer Aktivschicht (oder einem Teil der Aktivschicht) überlappen, verwendet werden kann. Die Struktur, bei der sich die Source-Elektrode und die Drain-Elektrode mit der Aktivschicht (oder einem Teil der Aktivschicht) überlappen, kann verhindern, dass elektrische Ladungen in einem Teil der Aktivschicht akkumuliert werden und dementsprechend der Betrieb instabil wird.
  • Es sei angemerkt, dass der Transistor beispielsweise eine Struktur, bei der ein LDD-Bereich bereitgestellt ist, aufweisen kann. Wenn der LDD-Bereich bereitgestellt ist, kann der Sperrstrom verringert werden oder kann die Spannungsfestigkeit (Zuverlässigkeit) des Transistors erhöht werden. Wenn der LDD-Bereich bereitgestellt ist, verändert sich beim Betrieb im gesättigten Bereich der Drain-Strom kaum, selbst wenn sich die Spannung zwischen dem Drain und der Source verändert, so dass Spannungs-Strom-Eigenschaften mit einer flachen Neigung erhalten werden können.
  • Es sei angemerkt, dass das vorstehend beschriebene Modifikationsbeispiel einer Verbindung, einer Struktur und dergleichen von Anschlüssen eines Transistors nicht nur auf den in 27B darstellten Schaltplan, sondern auch auf Transistoren, die in anderen Stellen der Beschreibung beschrieben werden, oder Transistoren, die in anderen Zeichnungen dargestellt werden, angewendet werden kann.
  • In der Schaltung MP in 27B ist ein erster Anschluss des Transistors M1 elektrisch mit der Leitung VE verbunden. Ein zweiter Anschluss des Transistors M1 ist elektrisch mit dem ersten Anschluss des Transistors M3, dem ersten Anschluss des Transistors M4 und dem ersten Anschluss des Transistors M5 verbunden. Ein Gate des Transistors M1 ist elektrisch mit dem ersten Anschluss des Kondensators C1 und dem ersten Anschluss des Transistors M2 verbunden. Ein zweiter Anschluss des Kondensators C1 ist elektrisch mit der Leitung VE verbunden. Ein zweiter Anschluss des Transistors M2 ist elektrisch mit dem zweiten Anschluss des Transistors M5 und der Leitung IL verbunden. Das Gate des Transistors M2 ist elektrisch mit der Leitung WL verbunden. Der zweite Anschluss des Transistors M3 ist elektrisch mit der Leitung OL verbunden, und das Gate des Transistors M3 ist elektrisch mit der Leitung X1L verbunden. Ein zweiter Anschluss des Transistors M4 ist elektrisch mit der Leitung OLB verbunden, und ein Gate des Transistors M4 ist elektrisch mit der Leitung X2L verbunden.
  • Es wird eine Verbindungskonfiguration der Schaltung MCr, die sich von derjenigen der Schaltung MC unterscheidet, beschrieben. Ein zweiter Anschluss eines Transistors M3r ist elektrisch nicht mit der Leitung OL, sondern mit der Leitung OLB verbunden, und ein zweiter Anschluss eines Transistors M4r ist elektrisch nicht mit der Leitung OLB, sondern mit der Leitung OL verbunden. Ein erster Anschluss des Transistors M1r und ein erster Anschluss eines Kondensators C1r sind elektrisch mit der Leitung VEr verbunden.
  • Es sei angemerkt, dass der erste Anschluss des Transistors M1 elektrisch nicht mit der Leitung VE, sondern mit einer weiteren Leitung verbunden sein kann. In ähnlicher Weise kann der erste Anschluss des Transistors M1 r elektrisch nicht mit der Leitung VEr, sondern mit einer weiteren Leitung verbunden sein. Die Leitung VE kann dieselbe wie die Leitung VEr sein. Es sei angemerkt, dass auch in einem Schaltplan einer anderen Zeichnung der erste Anschluss des Transistors M1 elektrisch nicht mit der Leitung VE, sondern mit einer weiteren Leitung verbunden sein kann und/oder der erste Anschluss des Transistors M1r elektrisch nicht mit der Leitung VEr, sondern mit der weiteren Leitung verbunden sein kann.
  • Es sei angemerkt, dass in der in 27B dargestellten Schaltung HC eine elektrische Anschlussstelle zwischen dem Gate des Transistors M1, dem ersten Anschluss des Kondensators C1 und dem ersten Anschluss des Transistors M2 als Knoten n1 bezeichnet wird.
  • Wie vorstehend beschrieben, weist die Schaltung HC beispielsweise eine Funktion zum Halten eines Potentials auf, das den ersten Daten entspricht. Dieses Potential wird in der Schaltung HC, die in der Schaltung MC in 27B enthalten ist, auf die folgende Weise gehalten: Wenn der Transistor M2 und der Transistor M5 eingeschaltet werden, wird ein Potential von der Leitung IL eingegeben, um in den Kondensator C1 geschrieben zu werden, und danach wird der Transistor M2 ausgeschaltet. Somit kann das Potential des Knotens n1 als Potential, das den ersten Daten entspricht, gehalten werden. Dabei kann Strom von der Leitung OL eingegeben werden, so dass ein Potential mit einer Höhe, die der Höhe des Stroms entspricht, in dem Kondensator C1 gehalten werden kann. Somit kann der Einfluss der Schwankungen der Stromeigenschaften des Transistors M1 verringert werden.
  • Als Transistor M1 wird vorzugsweise ein Transistor mit geringem Sperrstrom verwendet, um das Potential des Knotens n1 für lange Zeit zu halten. Als Transistor mit geringem Sperrstrom kann beispielsweise ein OS-Transistor verwendet werden. Es kann auch eine Konfiguration zum Einsatz kommen, bei der ein ein Rückgate aufweisender Transistor als Transistor M1 verwendet wird und die Schwellenspannung durch die Anlegung eines niedrigen Potentials an das Rückgate in positiver Richtung verschoben wird, um den Sperrstrom zu verringern.
  • Es sei angemerkt, dass eine Schaltungskonfiguration, die für die Schaltung MP in 27A verwendet werden kann, nicht auf die Konfiguration der Schaltung MP in 27B beschränkt ist. Beispielsweise kann die Konfiguration der Schaltung MP in 27C für die Schaltung MP in 27A verwendet werden. Die Schaltung MP in 27C ist ein Modifikationsbeispiel der Schaltung MP in 27B und weist eine Konfiguration auf, in der die elektrische Verbindung der ersten Anschlüsse des Transistors M5 und des Transistors M5r der Schaltung MP in 27B verändert ist. In der Schaltung MP in 27C ist insbesondere der erste Anschluss des Transistors M5 elektrisch mit dem ersten Anschluss des Transistors M2, dem Gate des Transistors M1 und dem ersten Anschluss des Kondensators C1 verbunden. Die Konfiguration der in 27C dargestellten Schaltung MP ermöglicht, dass die Schaltung MP in 27C im Wesentlichen auf die gleiche Weise wie die Schaltung MP in 27B arbeitet.
  • «Schaltung ACTF»
  • Als Nächstes werden die Schaltungen ACTF[1] bis ACTF[n] beschrieben. Die Schaltungen ACTF[1] bis ACTF[n] können jeweils beispielsweise eine in 29A dargestellte Schaltungskonfiguration aufweisen. 29A stellt beispielsweise eine Schaltung dar, die das Signal zj (k) entsprechend den Strömen erzeugt, die von der Leitung OL[j] und der Leitung OLB[j] eingegeben werden. 29A stellt insbesondere ein Beispiel für eine arithmetische Schaltung einer Aktivierungsfunktion dar, die ein binäres Signal zj (k) ausgibt.
  • In 29A umfasst die Schaltung ACTF[j] beispielsweise einen Widerstand RE, einen Widerstand REB und einen Komparator CMP. Der Widerstand RE und der Widerstand REB weisen jeweils eine Funktion zum Umwandeln eines Stroms in eine Spannung auf. Sie sind daher nicht auf die Widerstände beschränkt, solange es sich bei ihnen jeweils um ein Element oder eine Schaltung handelt, das/die eine Funktion zum Umwandeln eines Stroms in eine Spannung aufweist. Die Leitung OL[j] ist elektrisch mit einem ersten Anschluss des Widerstandes RE und einem ersten Eingangsanschluss des Komparators CMP verbunden, und die Leitung OLB[j] ist elektrisch mit einem ersten Anschluss des Widerstandes REB und einem zweiten Eingangsanschluss des Komparators CMP verbunden. Ein zweiter Anschluss des Widerstandes RE ist elektrisch mit einer Leitung VAL verbunden, und ein zweiter Anschluss des Widerstandes REB ist elektrisch mit der Leitung VAL verbunden. Es sei angemerkt, dass der zweite Anschluss des Widerstandes RE und der zweite Anschluss des Widerstandes REB mit der gleichen Leitung verbunden sein können. Alternativ können sie mit unterschiedlichen Leitungen, die auf dem gleichen Potential liegen, verbunden sein.
  • Die Widerstandswerte des Widerstandes RE und des Widerstandes REB sind vorzugsweise einander gleich. Beispielsweise fällt die Differenz zwischen den Widerstandswerten des Widerstandes RE und des Widerstandes REB vorzugsweise innerhalb 10 %, bevorzugt innerhalb 5 % des Widerstandswertes des Widerstandes RE. Jedoch ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Je nach Sachlage oder Umständen können der Widerstand RE und der Widerstand REB Widerstandswerte aufweisen, die sich voneinander unterscheiden.
  • Die Leitung VAL dient beispielsweise als Leitung, die eine konstante Spannung anlegt. Als diese konstante Spannung kann beispielsweise ein hohes Potential VDD, ein niedriges Potential VSS, ein Erdpotential (GND) oder dergleichen verwendet werden. Diese konstante Spannung wird vorzugsweise entsprechend der Konfiguration der Schaltung MP angemessen eingestellt. Der Leitung VAL kann beispielsweise nicht die konstante Spannung, sondern ein Impulssignal zugeführt werden.
  • Die Spannung zwischen dem ersten Anschluss und dem zweiten Anschluss des Widerstandes RE wird entsprechend dem Strom bestimmt, der von der Leitung OL[j] fließt. Daher wird eine Spannung, die diesem Strom und dem Widerstandswert des Widerstandes RE entspricht, in den ersten Eingangsanschluss des Komparators CMP eingegeben. Die Spannung zwischen dem ersten Anschluss und dem zweiten Anschluss des Widerstandes REB wird ebenfalls entsprechend dem Strom bestimmt, der von der Leitung OLB[j] fließt. Daher wird eine Spannung, die diesem Strom und dem Widerstandswert des Widerstandes REB entspricht, in den zweiten Eingangsanschluss des Komparators CMP eingegeben.
  • Der Komparator CMP funktioniert beispielsweise derart, dass er die Spannungen, die in den ersten Eingangsanschluss und den zweiten Eingangsanschluss eingegeben werden, miteinander vergleicht und ein Signal entsprechend dem Vergleichsergebnis aus einem Ausgangsanschluss des Komparators CMP ausgibt. Beispielsweise kann der Komparator CMP ein hohes Potential aus dem Ausgangsanschluss des Komparators CMP ausgeben, wenn die in den zweiten Eingangsanschluss eingegebene Spannung höher ist als die in den ersten Eingangsanschluss eingegebene Spannung, und kann ein niedriges Potential aus dem Ausgangsanschluss des Komparators CMP ausgeben, wenn die in den ersten Eingangsanschluss eingegebene Spannung höher ist als die in den zweiten Eingangsanschluss eingegebene Spannung. Mit anderen Worten: Da zwei Arten von Potentialen, das hohe Potential und das niedrige Potential, aus dem Ausgangsanschluss des Komparators CMP ausgegeben werden, kann das Signal zj (1), das die Schaltung ACTF[j] ausgibt, binär sein. Beispielsweise können das hohe Potential und das niedrige Potential, welche aus dem Ausgangsanschluss des Komparators CMP ausgegeben werden, als Signal zj (k) „+1“ bzw. „-1“ entsprechen. Je nach Umständen können das hohe Potential und das niedrige Potential, welche aus dem Ausgangsanschluss des Komparators CMP ausgegeben werden, als Signal zj (k) „+1“ bzw. „0“ entsprechen.
  • In der Schaltung ACTF[j] in 29A werden der Widerstand RE und der Widerstand REB verwendet; jedoch sind die Komponenten nicht auf die Widerstände beschränkt, solange es sich bei ihnen jeweils um ein Element oder eine Schaltung handelt, das/die eine Funktion zum Umwandeln eines Stroms in eine Spannung aufweist. Daher können der Widerstand RE und der Widerstand REB der Schaltung ACTF[j] in 29A durch weitere Schaltungselemente ersetzt werden. Die in 29B dargestellte Schaltung ACTF[j] ist beispielsweise eine Schaltung, in der der Widerstand RE und der Widerstand REB, welche in der Schaltung ACTF[j] in 29A enthalten sind, durch einen Kondensator CE bzw. einen Kondensator CEB ersetzt sind, und kann im Wesentlichen in gleicher Weise wie die Schaltung ACTF[j] in 29A arbeiten. Es sei angemerkt, dass die elektrostatischen Kapazitätswerte des Kondensators CE und des Kondensators CEB vorzugsweise einander gleich sind. Beispielsweise liegt die Differenz zwischen den elektrostatischen Kapazitätswerten des Kondensators CE und des Kondensators CEB vorzugsweise innerhalb 10 %, bevorzugter innerhalb 5 % des elektrostatischen Kapazitätswerts des Kondensators CE. Jedoch ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Es sei angemerkt, dass eine Schaltung, die elektrische Ladungen initialisiert, die in dem Kondensator CE und dem Kondensator CEB akkumuliert werden, bereitgestellt sein kann. Beispielsweise kann ein Schalter parallel zu dem Kondensator CE bereitgestellt sein. Mit anderen Worten: Ein zweiter Anschluss des Schalters kann mit der Leitung VAL verbunden sein, und ein erster Anschluss des Schalters kann mit einem ersten Anschluss des Kondensators CE, der Leitung OL[j] und dem ersten Eingangsanschluss des Komparators CMP verbunden sein. Alternativ kann der zweite Anschluss des Schalters mit einer Leitung, die sich von der Leitung VAL unterscheidet, verbunden sein, und der erste Anschluss des Schalters kann mit dem ersten Anschluss des Kondensators CE, der Leitung OL[j] und dem ersten Eingangsanschluss des Komparators CMP verbunden sein. Die in 29C dargestellte Schaltung ACTF[j] ist eine Schaltung, in der der Widerstand RE und der Widerstand REB, welche in der Schaltung ACTF[j] in 29A enthalten sind, durch ein Diodenelement DE bzw. ein Diodenelement DEB ersetzt sind, und kann im Wesentlichen in gleicher Weise wie die Schaltung ACTF[j] in 29A arbeiten. Die Orientierungen des Diodenelements DE und des Diodenelements DEB (Anschlussstellen von Anoden und Kathoden) werden vorzugsweise je nach der Höhe des Potentials der Leitung VAL angemessen verändert.
  • Der Komparator CMP, der in der Schaltung ACTF[j] in 29A bis 29C enthalten ist, kann beispielsweise durch einen Operationsverstärker OP ersetzt werden. Die in 29D dargestellte Schaltung ACTF[j] weist einen Schaltplan auf, in dem der Komparator CMP der Schaltung ACTF[j] in 29A durch den Operationsverstärker OP ersetzt ist.
  • Die Schaltung ACTF[j] in 29B kann mit einem Schalter S01a und einem Schalter S01b versehen sein. Bei der Schaltung ACTF[j] können somit Potentiale, die den jeweiligen Strömen entsprechen, die von der Leitung OL[j] und der Leitung OLB[j] eingegeben werden, in dem Kondensator CE und dem Kondensator CEB gehalten werden. In einem konkreten Beispiel für eine derartige Schaltung ist, wie in 29E dargestellt, die Leitung OL[j] elektrisch mit einem ersten Anschluss des Schalters S01a verbunden, sind der erste Anschluss des Kondensators CE und der erste Eingangsanschluss des Komparators CMP elektrisch mit einem zweiten Anschluss des Schalters S01a verbunden, ist die Leitung OLB[j] elektrisch mit einem ersten Anschluss des Schalters S01b verbunden und sind ein erster Anschluss des Kondensators CEB und der zweite Eingangsanschluss des Komparators CMP elektrisch mit einem zweiten Anschluss des Schalters S01b verbunden. In der Schaltung ACTF[j] in 29E können die Potentiale der Leitung OL[j] und der Leitung OLB[j] in den ersten Eingangsanschluss bzw. den zweiten Eingangsanschluss des Komparators CMP eingegeben werden, indem der Schalter S01a und der Schalter S01 b eingeschaltet werden. Indem der Schalter S01a und der Schalter S01b danach ausgeschaltet werden, können der Kondensator CE und der Kondensator CEB Potentiale halten, die in den ersten Eingangsanschluss bzw. den zweiten Eingangsanschluss des Komparators CMP eingegeben werden. Es sei angemerkt, dass beispielsweise elektrische Schalter, wie z. B. analoge Schalter oder Transistoren, als Schalter S01a und Schalter S01b verwendet werden können. Als Schalter S01a und Schalter S01b können alternativ beispielsweise mechanische Schalter verwendet werden. Es sei angemerkt, dass es sich dann, wenn Transistoren als Schalter S01a und Schalter S01b verwendet werden, bei diesen Transistoren jeweils um einen OS-Transistor oder einen Transistor, der Silizium in einem Kanalbildungsbereich enthält (nachstehend als Si-Transistor bezeichnet), handeln kann. Des Weiteren können die Spannungswerte des Kondensators CE und des Kondensators CEB gesteuert werden, indem die Periode, in der der Schalter S01a eingeschaltet ist, und die Periode, in der der Schalter S01b eingeschaltet ist, gesteuert werden. Wenn beispielsweise die Werte von Strömen, die in den Kondensator CE und den Kondensator CEB fließen, groß sind, werden die Periode, in der der Schalter S01a eingeschaltet ist, und die Periode, in der der Schalter S01b eingeschaltet ist, derart eingestellt, dass sie kurz sind, wodurch verhindert werden kann, dass die Spannungswerte des Kondensators CE und des Kondensators CEB zu groß werden.
  • Bei dem Komparator CMP, der in der Schaltung ACTF[j] in 29A bis 29C und 29E enthalten ist, kann es sich beispielsweise um einen Chopper-Komparator handeln. Bei dem in 29F dargestellten Komparator CMP handelt es sich um einen Chopper-Komparator, wobei der Komparator CMP einen Schalter S02a, einen Schalter S02b, einen Schalter S03, einen Kondensator CC und eine Inverterschaltung INV3 umfasst. Es sei angemerkt, dass es sich bei dem Schalter S02a, dem Schalter S02b und dem Schalter S03, wie bei dem vorstehend beschriebenen Schalter S01a und dem vorstehend beschriebenen Schalter S01b, um mechanische Schalter oder Transistoren, wie z. B. OS-Transistoren oder Si-Transistoren, handeln kann.
  • Ein erster Anschluss des Schalters S02a ist elektrisch mit einem Anschluss VinT verbunden, ein erster Anschluss des Schalters S02b ist elektrisch mit einem Anschluss VrefT verbunden, und ein zweiter Anschluss des Schalters S02a ist elektrisch mit einem zweiten Anschluss des Schalters S02b und einem ersten Anschluss des Kondensators CC verbunden. Ein zweiter Anschluss des Kondensators CC ist elektrisch mit einem Eingangsanschluss der Inverterschaltung INV3 und einem ersten Anschluss des Schalters S03 verbunden. Ein Anschluss VoutT ist elektrisch mit einem Ausgangsanschluss der Inverterschaltung INV3 und einem zweiten Anschluss des Schalters S03 verbunden.
  • Der Anschluss VinT dient als Anschluss zum Eingeben eines Eingangspotentials in den Komparator CMP, der Anschluss VrefT dient als Anschluss zum Eingeben eines Bezugspotentials in den Komparator CMP, und der Anschluss VoutT dient als Anschluss zum Ausgeben eines Ausgangspotentials aus dem Komparator CMP. Es sei angemerkt, dass der Anschluss VinT einem des ersten Anschlusses und des zweiten Anschlusses des Komparators CMP in 29A bis 29C und 29E entsprechen kann und dass der Anschluss VrefT dem anderen des ersten Anschlusses und des zweiten Anschlusses des Komparators CMP in 29A bis 29C und 29E entsprechen kann.
  • Bei der Schaltung ACTF[j] in 29A bis 29E handelt es sich um eine arithmetische Schaltung einer Aktivierungsfunktion, die das binäre Signal zj (k) ausgibt; die Schaltung ACTF[j] kann jedoch eine Konfiguration aufweisen, bei der das Signal zj (k) trinär oder mehrwertig ist oder es als analoger Wert ausgegeben wird. Obwohl die Schaltungen ACTF[j] in 29A bis 29E jeweils eine Konfiguration aufweisen, bei der ein einzelnes Signal als zj (k) ausgegeben wird, kann die Konfiguration zum Einsatz kommen, bei der zwei oder mehr Signale als zj (k) ausgegeben werden.
  • Die Schaltungen ACTF[j] in 29A bis 29E sind jeweils eine Schaltung, die zwei Ströme vergleicht und das Vergleichsergebnis ausgibt, und können dementsprechend für die bei der Ausführungsform 1 beschriebene Schaltung DTC verwendet werden. Alternativ kann eine derartige Schaltungskonfiguration zum Einsatz kommen, dass die Schaltung ACTF[j] auch für die bei der Ausführungsform 1 beschriebene Schaltung DTC dient.
  • <Betriebsbeispiel der arithmetischen Schaltung>
  • Als Nächstes wird ein Betriebsbeispiel der arithmetischen Schaltung 110 in 25 beschrieben. Es sei angemerkt, dass in der Beschreibung dieses Betriebsbeispiels die in 30 dargestellte arithmetische Schaltung 110 beispielhaft verwendet wird.
  • In der Abbildung der arithmetischen Schaltung 110 in 30 liegt der Fokus auf einer Schaltung, die sich in der j-ten Spalte der arithmetischen Schaltung 110 in 25 befindet. Mit anderen Worten: Die arithmetische Schaltung 110 in 30 entspricht der Schaltung des in 24A dargestellten neuronalen Netzes 100, die eine Berechnung der Produktsumme der Signale z1 (k-1) bis zm (k-1), die von den Neuronen N1 (k-1) bis Nm (k-1) in das Neuron Nj (k) eingegeben werden, und der Gewichtskoeffizienten wi (k-1j(k)bis wm (k-1)j(k) sowie eine Berechnung einer Aktivierungsfunktion unter Verwendung des Ergebnisses der Produkt-Summen-Operation durchführt. Zudem wird die Schaltung MP in 27B als Schaltung MP verwendet, die in dem Array-Abschnitt ALP der arithmetischen Schaltung 110 in 30 enthalten ist. Außerdem wird die Schaltung ILD in 28 als Schaltung ILD der arithmetischen Schaltung 110 in 30 verwendet.
  • In der arithmetischen Schaltung 110 werden zunächst die ersten Daten w1 (k-1)j(k) bis wm (k-1)j(k) für Schaltungen MP[1,j] bis MP[m,j] eingestellt. Ein Verfahren zum Einstellen der ersten Daten wi (k-1)j(k) ist wie folgt: Vorbestimmte Potentiale werden der Reihe nach von der Schaltung WLD in die Leitungen WLS[1] bis WLS[m] eingegeben, um die Schaltungen MP[1,j] bis MP[m,j] der Reihe nach auszuwählen, und der Schaltung HC der Schaltung MC und Schaltung HCr der Schaltung MCr, welche in jeder der ausgewählten Schaltungen MP enthalten sind, werden Potentiale, Ströme oder dergleichen, die den ersten Daten entsprechen, von der Schaltung ILD durch die Leitungen IL[j] und ILB[j] zugeführt. Nach der Zuführung der Potentiale, der Ströme oder dergleichen werden dann die Schaltungen MP[1,j] bis MP[m,j] von der Schaltung WLD abgewählt; auf diese Weise können die Potentiale, die Ströme oder dergleichen, die den ersten Daten w1 (k-1)j(k) bis wm (k-1)j(k) entsprechen, in den jeweiligen Schaltungen HC der Schaltungen MC und den jeweiligen Schaltungen HCr der Schaltungen MCr gehalten werden, welche in den Schaltungen MP[1,j] bis MP[m,j] enthalten sind. Wenn die ersten Daten w1 (k-1j(k) bis wm (k-1) j (k) jeweils beispielsweise einen positiven Wert darstellen, wird ein Wert, der diesem positiven Wert entspricht, in die Schaltung HC eingegeben und wird ein Wert, der Null entspricht, in die Schaltung HCr eingegeben. Wenn andererseits die ersten Daten w1 (k-1j(k) bis wm (k-1)j(k) jeweils einen negativen Wert darstellen, wird ein Wert, der Null entspricht, in die Schaltung HC eingegeben und wird ein Wert, der dem Absolutwert des negativen Wertes entspricht, in die Schaltung HCr eingegeben. Es sei angemerkt, dass der vorstehend beschriebene Wert, der Null entspricht, beispielsweise eine Spannung sein kann, die an die in 28 beschriebene Leitung VEG angelegt wird.
  • Als Nächstes werden den Leitungen X1L[1] bis X1L[m] und den Leitungen X2L[1] bis X2L[m] die zweiten Daten z1 (k-1) bis zm (k-1) von der Schaltung XLD zugeführt. Als konkretes Beispiel werden der Leitung X1L[i] und der Leitung X2L[i] die zweiten Daten z1 (k-1) zugeführt.
  • Entsprechend den zweiten Daten z1 (k-1) bis zm (k-1), die in die jeweiligen Schaltungen MP[1,j] bis MP[m,j] eingegeben werden, werden die leitenden Zustände zwischen den Schaltungen MC bzw. den Schaltungen MCr, welche in den Schaltungen MP[1,j] bis MP[m,j] enthalten sind, und der Leitung OL[j] bzw. der Leitung OLB[j] bestimmt. Als konkretes Beispiel befindet sich die Schaltung MP[i,j] je nach den zweiten Daten zi (k-1) in einem Zustand, in dem „die Schaltung MC und die Leitung OL[j] elektrisch leitend miteinander verbunden sind und die Schaltung MCr und die Leitung OLB[j] elektrisch leitend miteinander verbunden sind“, einem Zustand, in dem „die Schaltung MC und die Leitung OLB[j] elektrisch leitend miteinander verbunden sind und die Schaltung MCr und die Leitung OL[j] elektrisch leitend miteinander verbunden sind“, oder einem Zustand, in dem „die Schaltung MC und die Schaltung MCr elektrisch sowohl von der Leitung OL[j] als auch von der Leitung OLB[j] getrennt sind“. Wenn die zweiten Daten zi (k-1) beispielsweise einen positiven Wert darstellen, wird in die Leitung X1L[1] ein Wert eingegeben, der ermöglicht, dass die Schaltung MC und die Leitung OL[j] in einen leitenden Zustand versetzt werden und dass die Schaltung MCr und die Leitung OLB[j] in einen leitenden Zustand versetzt werden. In die Leitung X2L[1] wird ferner ein Wert eingegeben, der ermöglicht, dass die Schaltung MC und die Leitung OLB[j] in einen nichtleitenden Zustand versetzt werden und dass die Schaltung MCr und die Leitung OL[j] in einen nichtleitenden Zustand versetzt werden. Wenn die zweiten Daten z1 (k-1) einen negativen Wert darstellen, wird ferner in die Leitung X1L[1] ein Wert eingegeben, der ermöglicht, dass die Schaltung MC und die Leitung OLB[j] in einen leitenden Zustand versetzt werden und dass die Schaltung MCr und die Leitung OL[j] in einen leitenden Zustand versetzt werden. In die Leitung X2L[1] wird ferner ein Wert eingegeben, der ermöglicht, dass die Schaltung MC und die Leitung OL[j] in einen nichtleitenden Zustand versetzt werden und dass die Schaltung MCr und die Leitung OLB[j] in einen nichtleitenden Zustand versetzt werden. Wenn die zweiten Daten z1 (k-1) Null darstellen, wird ferner in die Leitung X1L[1] ein Wert eingegeben, der ermöglicht, dass die Schaltung MC und die Leitung OLB[j] in einen nichtleitenden Zustand versetzt werden und dass die Schaltung MCr und die Leitung OL[j] in einen nichtleitenden Zustand versetzt werden. In die Leitung X2L[1] wird ferner ein Wert eingegeben, der ermöglicht, dass die Schaltung MC und die Leitung OL[j] in einen nichtleitenden Zustand versetzt werden und dass die Schaltung MCr und die Leitung OLB[j] in einen nichtleitenden Zustand versetzt werden.
  • Entsprechend den zweiten Daten zi (k-1), die in die Schaltung MP[i,j] eingegeben werden, wird der leitende Zustand oder der nichtleitende Zustand zwischen der Schaltung MC bzw. der Schaltung MCr, welche in der Schaltung MP[i,j] enthalten sind, und der Leitung OL[j] bzw. der Leitung OLB[j] bestimmt, so dass Ströme zwischen der Schaltung MC bzw. der Schaltung MCr und der Leitung OL[j] bzw. der Leitung OLB[j] ein- und ausgegeben werden. Darüber hinaus werden die Mengen dieser Ströme entsprechend den ersten Daten wi (k-1)j(k) die für die Schaltung MP[i,j] eingestellt werden, und/oder den zweiten Daten zi (k-1) bestimmt.
  • In der Schaltung MP[i,j] wird beispielsweise ein Strom, der von der Leitung OL[j] in die Schaltung MC oder die Schaltung MCr fließt, als I[i,j] bezeichnet und wird ein Strom, der von der Leitung OLB[j] in die Schaltung MC oder die Schaltung MCr fließt, als IB[i,j] bezeichnet. Ferner wird ein Strom, der von der Schaltung ACTF[j] in die Leitung OL[j] fließt, als Iout[j] bezeichnet, und ein Strom, der von der Leitung OLB[j] in die Schaltung ACTF[j] fließt, wird als IBout[j] bezeichnet. Die Ströme Iout[j] und IBout[j] können durch die folgenden Formeln dargestellt werden.
    [Formel 5] I out [ j ] = ∑ i = 1 m I [ i , j ]
    Figure DE112021003900T5_0005
     I B out [ j ] = ∑ i = 1 m I B [ i , j ]
    Figure DE112021003900T5_0006
  • Wenn in der Schaltung (MP[i,j] die ersten Daten wi (k-1)j(k) beispielsweise „+1“ darstellen, leitet die Schaltung MC I(+1) ab und leitet die Schaltung MCr I(-1) ab; wenn die ersten Daten wi (k-1)j(k) „-1“ darstellen, leitet die Schaltung MC I(-1) ab und leitet die Schaltung MCr I(+1) ab; wenn die ersten Daten wi (k-1)j(k) „0“ darstellen, leitet die Schaltung MC I(-1) ab und leitet die Schaltung MCr I(-1) ab.
  • Des Weiteren befindet sich dann, wenn die zweiten Daten zi (k-1) „+1“ darstellen, die Schaltung MP[i,j] in einem Zustand, in dem „die Schaltung MC und die Leitung OL[j] elektrisch leitend miteinander verbunden sind, die Schaltung MCr und die Leitung OLB[j] elektrisch leitend miteinander verbunden sind, die Schaltung MC und die Leitung OLB[j] elektrisch voneinander getrennt sind und die Schaltung MCr und die Leitung OL[j] elektrisch voneinander getrennt sind“; wenn die zweiten Daten zi (k-1) „-1“ darstellen, befindet sie sich in einem Zustand, in dem „die Schaltung MC und die Leitung OLB[j] elektrisch leitend miteinander verbunden sind, die Schaltung MCr und die Leitung OL[j] elektrisch leitend miteinander verbunden sind, die Schaltung MC und die Leitung OL[j] elektrisch voneinander getrennt sind und die Schaltung MCr und die Leitung OLB[j] elektrisch voneinander getrennt sind“; wenn die zweiten Daten zi (k-1) „0“ darstellen, befindet sie sich in einem Zustand, in dem „die Schaltung MC und die Leitung OL[j] sowie die Schaltung MC und die Leitung OLB[j] jeweils elektrisch voneinander getrennt sind und die Schaltung MCr und die Leitung OL[j] sowie die Schaltung MCr und OLB[j] jeweils elektrisch voneinander getrennt sind“.
  • In diesem Fall werden in der Schaltung MP[i,j] der Strom I[i,j], der von der Leitung OL[j] in die Schaltung MC oder die Schaltung MCr fließt, und der Strom IB[i,j], der von der Leitung OLB[j] in die Schaltung MC oder die Schaltung MCr fließt, in der folgenden Tabelle gezeigt. Es sei angemerkt, dass die Schaltung MP[i,j] gegebenenfalls derart konfiguriert sein kann, dass die Strommenge I(-1)0 beträgt. Es sei angemerkt, dass es sich bei dem Strom I[i,j] auch um einen Strom handeln kann, der von der Schaltung MC oder der Schaltung MCr in die Leitung OL[j] fließt. Ebenfalls kann es sich bei dem Strom IB[i,j] auch um einen Strom handeln, der von der Schaltung MC oder der Schaltung MCr in die Leitung OLB[j] fließt.
    [Tabelle 1]
    wi (k-1) j (k) zi (k-1) I[i,j] IB[i,j]
    0 +1 I(-1) I(-1)
    +1 +1 I(+1) I(-1)
    -1 +1 I(-1) I(+1)
    0 -1 I(-1) I(-1)
    +1 -1 1(-1) I(+1)
    -1 -1 I(+1) I(-1)
    0 0 0 0
    +1 0 0 0
    -1 0 0 0
  • Wenn Iout[j] und IBout[j], welche von der Leitung OL[j] bzw. der Leitung OLB[j] fließen, dann in die Schaltung ACTF[j] eingegeben werden, vergleicht die Schaltung ACTF[j] beispielsweise Iout[j] mit IBout[j]. Die Schaltung ACTF[j] gibt beispielsweise entsprechend dem Vergleichsergebnis das Signal zj (k) aus, das das Neuron Nj (k) an die Neuronen in der (k+1)-ten Schicht überträgt.
  • Die arithmetische Schaltung 110 in 30 kann beispielsweise eine Produkt-Summen-Operation der Gewichtskoeffizienten w1 (k-1)j(k) bis wm (k-1) j (k) und der Signale z1 (k-1) bis zm (k-1) die von den Neuronen N1 (k-1) bis Nm (k-1) in das Neuron Nj (k) eingegeben werden, sowie eine Berechnung einer Aktivierungsfunktion unter Verwendung des Ergebnisses der Produkt-Summen-Operation durchführen. Wenn ferner n Spalten von Schaltungen MP in dem Array-Abschnitt ALP der arithmetischen Schaltung in 30 bereitgestellt sind, kann eine Schaltung, die der arithmetischen Schaltung 110 in 25 gleicht, konstruiert werden. Das heißt, dass die arithmetische Schaltung 110 in 25 eine Produkt-Summen-Operation in jedem der Neuronen N1 (k) bis Nn (k) gleichzeitig mit einer Berechnung einer Aktivierungsfunktion unter Verwendung des Ergebnisses der Produkt-Summen-Operation durchführen kann.
  • «Modifikationsbeispiel 1 einer Schaltung in der arithmetischen Schaltung oder dergleichen»
  • Die arithmetische Schaltung 110 und die arithmetische Schaltung 130, die vorstehend beschrieben worden sind, können jeweils modifiziert werden, um nicht die arithmetische Operation der Formel (2.2), sondern die arithmetische Operation der Formel (2.3) durchzuführen. Die Formel (2.3) entspricht einer Berechnung, bei der dem Ergebnis der Produktsumme gemäß der Formel (2.2) eine Vorspannung hinzugefügt ist. Daher kann sowohl bei der arithmetischen Schaltung 110 als auch bei der arithmetischen Schaltung 130 eine Schaltung, die einen Wert der Vorspannung an die Leitung OL und die Leitung OLB anlegt, bereitgestellt werden.
  • Eine arithmetische Schaltung 170, die in 31 dargestellt ist, weist eine Schaltungskonfiguration auf, in der dem Array-Abschnitt ALP der arithmetischen Schaltung 110 in 25 Schaltungen BS[1] bis BS[n] hinzugefügt sind. Bei den Schaltungen BS[1] bis BS[n] kann in einigen Fällen die Schaltungskonfiguration zum Einsatz kommen, die denjenigen in 27A bis 27C ähnlich ist.
  • Die Schaltung BS[j] ist elektrisch mit der Leitung OL[j], der Leitung OLB[j], einer Leitung WBS und einer Leitung XBS verbunden.
  • Wie die Leitungen WLS[1] bis WLS[m] der arithmetischen Schaltung 110 in 2 oder dergleichen oder dergleichen dient die Leitung WLBS als Leitung zum Zuführen eines Signals zum Ein- oder Ausschalten von Schreibschaltelementen, die in den Schaltungen BS[1] bis BS[n] enthalten sind. Der Leitung WLBS kann daher dieses Signal von der Schaltung WLD zugeführt werden, indem die Leitung WBS elektrisch mit der Schaltung WLD verbunden ist.
  • Wie die Leitungen XLS[1] bis XLS[m] der arithmetischen Schaltung 110 in 2 oder dergleichen dient die Leitung XBS als Leitung, die den Schaltungen BS[1] bis BS[n] eine Information (z. B. ein Potential oder einen Stromwert) zuführt, die den zweiten Daten zi (k-1) entspricht, die von dem Neuron Ni (k-1) ausgegeben werden. Der Leitung XBS kann daher diese Information von der Schaltung XLD zugeführt werden, indem die Leitung XBS elektrisch mit der Schaltung XLD verbunden ist.
  • Wie die Leitungen WX1 L[1] bis WX1 L[m] der arithmetischen Schaltung 130 in 26 oder dergleichen kann die Leitung XBS auch als Auswahlsignalleitung zum Schreiben einer Information in die Schaltungen BS[1] bis BS[n] verwendet werden. Im Falle einer derartigen Konfiguration kann die Schaltung WLD der Leitung WBS und der Leitung XBS die jeweiligen Signale zum Ein- oder Ausschalten der Schreibschaltelemente, die in den Schaltungen BS[1] bis BS[n] enthalten sind, zuführen.
  • In der j-ten Spalte des Array-Abschnitts ALP der arithmetischen Schaltung 170 kann die Menge an Strom, der von den Schaltungen MP[1,j] bis MP[m,j] in die Leitung OL[j] oder die Leitung OLB[j] fließt, durch die Formel (2.5) bzw. die Formel (2.6) dargestellt werden. Da die Leitung OL[j] und die Leitung OLB[j] jeweils elektrisch mit der Schaltung BS[j] verbunden sind, können die Formel (2.5) und die Formel (2.6) in die folgenden Formeln umformuliert werden, wobei IBIAS[j] den Strom, der von der Schaltung BS[j] in die Leitung OL[j] fließt, darstellt und IBIASB[j] den Strom, der von der Schaltung BS[j] in die Leitung OLB[j] fließt, darstellt.

    [Formel 6] I out [ j ] = ∑ i = 1 m I [ i , j ] + I BIAS [ j ]
    Figure DE112021003900T5_0007
     I B out [ j ] = ∑ i = 1 m I B [ i , j ] + I BIASB [ j ]
    Figure DE112021003900T5_0008
  • Auf diese Weise können als Ergebnis der Berechnung gemäß der Formel (2.3) Iout[j] und lBout[j], welche jeweils eine Vorspannung aufweisen, erzeugt werden. Indem Iout[j] und IBout[j], welche jeweils eine Vorspannung aufweisen, in die Schaltung ACTF[j] eingegeben werden, kann ein vorgespanntes Signal zj (k) des Neurons Nj (k) erzeugt werden.
  • In der arithmetische Schaltung 170 in 31 ist eine Zeile der Schaltungen BS[1] bis BS[n] in dem Array-Abschnitt ALP bereitgestellt; jedoch ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Beispielsweise können zwei oder mehr Zeilen der Schaltungen BS[1] bis BS[n] in dem Array-Abschnitt ALP bereitgestellt sein.
  • «Modifikationsbeispiel 2 der Schaltung in der arithmetischen Schaltung oder dergleichen»
  • Hier wird eine Konfiguration der Schaltung MP beschrieben, die in der arithmetischen Schaltung 110 und dergleichen verwendet werden kann und sich von den in 27B und 27C dargestellten Schaltungen MP unterscheidet.
  • Die in 32 dargestellte Schaltung MP umfasst eine Speicherschaltung, die als NOSRAM (eingetragenes Warenzeichen) bezeichnet wird. Es sei angemerkt, dass 32 die gesamte Schaltung MP darstellt, um die elektrische Verbindungskonfiguration der Schaltungselemente der Schaltung HC und der Schaltung HCr zu abbilden.
  • Die Schaltung MP in 32 weist eine Konfiguration auf, bei der der Transistor M5 und der Transistor M5r aus der Konfiguration in 27B oder 27C entfernt werden. Daher weist die Schaltung MP in 32 eine Konfiguration auf, bei der eine Spannung in den ersten Anschluss des Kondensators C1 in der Schaltung HC und den ersten Anschluss des Kondensators C1r in der Schaltung HCr geschrieben wird.
  • Beispielsweise wird das Potential, das von der Leitung VE zugeführt wird, auf ein niedriges Potential eingestellt, und ein hohes Potential wird an dem ersten Anschluss des Kondensators C1 in der Schaltung HC gehalten, wodurch der Transistor M1 eingeschaltet wird. Alternativ wird ein niedriges Potential an dem ersten Anschluss des Kondensators C1 in der Schaltung HC gehalten, wodurch der Transistor M1 ausgeschaltet.
  • Hier wird beispielsweise der Fall in Betracht gezogen, in dem ein Wert von „-1“, „0“ oder „+1“ als erste Daten in die Schaltung MP geschrieben wird. In dem Fall, in dem „+1“ als erste Daten in die Schaltung MP geschrieben wird, können ein hohes Potential und ein niedriges Potential in der Schaltung HC bzw. der Schaltung HCr gehalten werden. In dem Fall, in dem „-1“ als erste Daten in die Schaltung MP geschrieben wird, können ein niedriges Potential und ein hohes Potential in der Schaltung HC bzw. der Schaltung HCr gehalten werden. In dem Fall, in dem „0“ als erste Daten in die Schaltung MP geschrieben wird, können ein niedriges Potential und ein niedriges Potential in der Schaltung HC bzw. der Schaltung HCr gehalten werden. Es sei angemerkt, dass anstelle eines binären Werts von einem hohen Potential oder einem niedrigen Potential ein trinäres oder mehrwertiges Potential, ein analoger Wert oder dergleichen in der Schaltung HC und der Schaltung HCr gehalten werden kann.
  • Als Nächstes wird, wie vorstehend beschrieben, nach dem Schreiben der ersten Daten in die Schaltung MP eine Spannung, die den zweiten Daten entspricht, in die Leitung X1L und die Leitung X2L auf ähnliche Weise wie in dem vorstehenden Betriebsbeispiel eingegeben, wodurch Strom als Ergebnis des Produkts der ersten Daten und der zweiten Daten von der Leitung OL oder der Leitung OLB durch die Schaltung MC in die Leitung VE fließt (manchmal nicht fließt) und Strom von der Leitung OL oder der Leitung OLB durch die Schaltung MCr in die Leitung VEr fließt (manchmal nicht fließt).
  • Als Nächstes wird eine Konfiguration der Schaltung MP beschrieben, die in der arithmetischen Schaltung 110 verwendet werden kann und sich von den in 27B, 27C und 32 dargestellten Schaltungen MP unterscheidet.
  • Die in 33A dargestellte Schaltung MP beinhaltet eine Speicherschaltung, die Elemente beinhaltet, die denjenigen der in 10 dargestellten Lastschaltung LC ähnlich sind. Es sei angemerkt, dass 33 die gesamte Schaltung MP darstellt, um die elektrische Verbindungskonfiguration der Schaltungselemente der Schaltung HC und der Schaltung HCr zu abbilden.
  • In der Schaltung MP in 33A beinhaltet die Schaltung MC die Schaltung HC, den Transistor M3 und den Transistor M4. Die Schaltung HC beinhaltet eine Lastschaltung LC2 und einen Transistor M8.
  • Es sei angemerkt, dass als Transistor M8 beispielsweise ein Transistor, der als Transistor M2 verwendet werden kann, verwendet werden kann. Deshalb wird für den Transistor M8 auf die Beschreibung des Transistors M2 verwiesen.
  • Für die Strukturen des Transistors M3, des Transistors M4, des Transistors M3r und des Transistors M4r wird auf die Beschreibung des Transistors M3, des Transistors M4, des Transistors M3r und des Transistors M4r, die an einer anderen Stelle erwähnt werden, verwiesen.
  • In der Schaltung MC der Schaltung MP in 33A ist ein erster Anschluss der Lastschaltung LC2 elektrisch mit dem ersten Anschluss des Transistors M8, dem ersten Anschluss des Transistors M3 und dem ersten Anschluss des Transistors M4 verbunden, und ein zweiter Anschluss der Lastschaltung LC2 ist elektrisch mit der Leitung VL verbunden. Der zweite Anschluss des Transistors M8 ist elektrisch mit der Leitung IL verbunden, der zweite Anschluss des Transistors M3 ist elektrisch mit der Leitung OL verbunden, und der zweite Anschluss des Transistors M4 ist elektrisch mit der Leitung OLB verbunden. Das Gate des Transistors M8 ist elektrisch mit der Leitung WLS verbunden, das Gate des Transistors M3 ist elektrisch mit der Leitung X1L verbunden und das Gate des Transistors M4 ist elektrisch mit der Leitung X2L verbunden.
  • Es sei angemerkt, dass die Schaltung MCr der Schaltung MP in 33A im Wesentlichen die gleiche Schaltungskonfiguration wie die Schaltung MC aufweist. Deshalb sind die Bezugszeichen der Schaltungselemente der Schaltung MCr durch „r“ gekennzeichnet, um sich von den Schaltungselementen der Schaltung MC zu unterscheiden. Außerdem ist der erste Anschluss eines Transistors M8r elektrisch mit der Leitung ILB verbunden, der zweite Anschluss des Transistors M3r ist elektrisch mit der Leitung OLB verbunden und der zweite Anschluss des Transistors M4r ist elektrisch mit der Leitung OL verbunden.
  • Dabei dienen die Leitung VL und die Leitung VLr jeweils als Leitung, die eine konstante Spannung zuführt. Als konstante Spannung kann beispielsweise ein Erdpotential (GND) oder ein niedriges Potential in einem Bereich verwendet werden, in dem die Lastschaltung LC2 und die Lastschaltung LC2r normal arbeiten können.
  • Die Lastschaltung LC2 und die Lastschaltung LC2r sind jeweils wie die Lastschaltung LC in 10 beispielsweise eine Schaltung, die den Widerstandswert zwischen dem ersten Anschluss und dem zweiten Anschluss verändern kann. Indem der Widerstandswert zwischen dem ersten Anschluss und dem zweiten Anschluss der Lastschaltung LC2 oder der Lastschaltung LC2r verändert wird, kann die Menge an Strom verändert werden, der zwischen dem ersten Anschluss und dem zweiten Anschluss der Lastschaltung LC2 oder der Lastschaltung LC2r fließt.
  • Nun wird ein Verfahren zum Verändern des Widerstandswertes zwischen dem ersten Anschluss und dem zweiten Anschluss der Lastschaltung LC2 oder der Lastschaltung LC2r in der Schaltung MP in 33A beschrieben. Zuerst wird ein niedriges Potential sowohl in die Leitung X1L als auch in die Leitung X2L eingegeben, um den Transistor M3, den Transistor M3r, den Transistor M4 und den Transistor M4r auszuschalten. Als Nächstes wird ein hohes Potential in die Leitung WL eingegeben, um die Transistoren M8 und M8r einzuschalten, und das Potential der Leitung IL (der Leitung ILB) wird verändert, so dass der Widerstandswert zwischen dem ersten Anschluss und dem zweiten Anschluss der Lastschaltung LC2 (der Lastschaltung LC2r) eingestellt wird. Beispielsweise gibt es ein Verfahren, bei dem ein Potential in die Leitung IL (die Leitung ILB) eingegeben wird, um den Widerstandswert zwischen dem ersten Anschluss und dem zweiten Anschluss der Lastschaltung LC2 (der Lastschaltung LC2r) zurückzusetzen, und dann ein Potential, das ermöglicht, dass der Widerstandswert zwischen dem ersten Anschluss und dem zweiten Anschluss der Lastschaltung LC2 (der Lastschaltung LC2r) einen gewünschten Wert beträgt, in die Leitung IL (die Leitung ILB) eingegeben wird. Nachdem der Widerstandswert zwischen dem ersten Anschluss und dem zweiten Anschluss der Lastschaltung LC2 (der Lastschaltung LC2r) auf den gewünschten Wert eingestellt worden ist, kann ein niedriges Potential in die Leitung WL eingegeben werden, um den Transistor M1 und den Transistor M1r auszuschalten.
  • As Lastschaltung LC2 und Lastschaltung LC2r kann beispielsweise, wie in 33B dargestellt, ein veränderliches Widerstandselement VR2, das in einem ReRAM oder dergleichen enthalten ist, verwendet werden. Die Lastschaltung LC2 und die Lastschaltung LC2r können jeweils, wie dargestellt in 33C, beispielsweise die Lastschaltung LC2 umfassen, die ein MTJ-Element MR2 enthält, das in einem MRAM oder dergleichen enthalten ist. Als Lastschaltung LC2 und Lastschaltung LC2r kann beispielsweise, wie in 33D dargestellt, ein Widerstandselement verwendet werden, das für einen Phasenwechselspeicher (PCM) oder dergleichen verwendet wird und ein Phasenwechselmaterial enthält (hier wird der Einfachheit halber als Phasenwechselspeicher PCM2 bezeichnet).
  • Alternativ kann als Lastschaltung LC2 und Lastschaltung LC2r beispielsweise ein ferroelektrischer Kondensator FEC sein, der zwischen einem Paar von Elektroden angeordnet ist und für ein FeRAM oder dergleichen verwendet wird, wie in 33E dargestellt. In diesem Fall dient die Leitung VL nicht als Leitung, die eine konstante Spannung anlegt, sondern als Plattenleitung.
  • Als Nächstes wird eine Konfiguration der Schaltung MP beschrieben, die in der arithmetischen Schaltung 110 verwendet werden kann und sich von den in 27B, 27C, 32 und 33A dargestellten Schaltungen MP unterscheidet.
  • Die in 34A dargestellte Schaltung MP weist eine Konfiguration auf, die von derjenigen der 32 derart ändert ist, dass eine Inverterschleifenschaltung IVR anstelle des Transistors M1 und des Kondensators C1 in der Schaltung HC bereitgestellt ist und eine Inverterschleifenschaltung IVRr anstelle des Transistors M1r und des Kondensators C1r in der Schaltung HCr bereitgestellt ist. Mit anderen Worten: Die in 34A dargestellte Schaltung MP beinhaltet eine SRAM-Speicherschaltung. In der Schaltung MP in 34A werden die Leitung VE und die Leitung VEr weggelassen.
  • Die Inverterschleifenschaltung IVR umfasst die Inverterschaltung IV1 und die Inverterschaltung IV2, und die Inverterschleifenschaltung IVRr umfasst eine Inverterschaltung IV1r und eine Inverterschaltung IV2r.
  • Der Ausgangsanschluss der Inverterschaltung IV1 ist elektrisch mit dem Eingangsanschluss der Inverterschaltung IV2, dem ersten Anschluss des Transistors M3, dem ersten Anschluss des Transistors M4 und dem ersten Anschluss des Transistors M1 verbunden, und der Ausgangsanschluss der Inverterschaltung IV2 ist elektrisch mit dem Eingangsanschluss der Inverterschaltung IV1 verbunden. Der zweite Anschluss des Transistors M3 ist elektrisch mit der Leitung OL verbunden, und das Gate des Transistors M3 ist elektrisch mit der Leitung X1L verbunden. Der zweite Anschluss des Transistors M4 ist elektrisch mit der Leitung OLB verbunden, und das Gate des Transistors M4 ist elektrisch mit der Leitung X2L verbunden. Der zweite Anschluss des Transistors M2 ist elektrisch mit der Leitung IL verbunden, und das Gate des Transistors M2 ist elektrisch mit der Leitung WLS verbunden. Ein Ausgangsanschluss der Inverterschaltung IV1r ist elektrisch mit einem Eingangsanschluss der Inverterschaltung IV2r, dem ersten Anschluss des Transistors M3r, dem ersten Anschluss des Transistors M4r und dem ersten Anschluss des Transistors M2r verbunden, und ein Ausgangsanschluss der Inverterschaltung IV2r ist elektrisch mit einem Eingangsanschluss der Inverterschaltung IV1r verbunden. Der zweite Anschluss des Transistors M3r ist elektrisch mit der Leitung OLB verbunden, und ein Gate des Transistors M3r ist elektrisch mit der Leitung X1 L verbunden. Ein zweiter Anschluss des Transistors M4r ist elektrisch mit der Leitung OL verbunden, und ein Gate des Transistors M4r ist elektrisch mit der Leitung X2L verbunden. Der zweite Anschluss des Transistors M2r ist elektrisch mit der Leitung ILB verbunden, und ein Gate des Transistors M2r ist elektrisch mit der Leitung WLS verbunden.
  • Die Schaltung HC funktioniert derart, dass sie mithilfe der Inverterschleifenschaltung IVR eines des hohen Potentials und des niedrigen Potentials an dem Ausgangsanschluss der Inverterschaltung IV1 hält, und die Schaltung HCr funktioniert derart, dass sie mithilfe der Inverterschleifenschaltung IVRr eines des hohen Potentials und des niedrigen Potentials an dem Ausgangsanschluss der Inverterschaltung IV1 hält. Daher wird davon ausgegangen, dass dann, wenn die ersten Daten (der Gewichtskoeffizient), die für die Schaltung MP eingestellt werden, „+1“ darstellen, ein hohes Potential an dem Ausgangsanschluss der Inverterschaltung IV1 und ein niedriges Potential an dem Ausgangsanschluss der Inverterschaltung IV1r gehalten wird, wenn die ersten Daten (der Gewichtskoeffizient), die für die Schaltung MP eingestellt werden, „-1“ darstellen, ein niedriges Potential an dem Ausgangsanschluss der Inverterschaltung IV1 und ein hohes Potential an dem Ausgangsanschluss der Inverterschaltung IV1r gehalten wird, und wenn die ersten Daten (der Gewichtskoeffizient), die für die Schaltung MP eingestellt werden, „0“ darstellen, ein niedriges Potential an dem Ausgangsanschluss der Inverterschaltung IV1 und ein niedriges Potential an dem Ausgangsanschluss der Inverterschaltung IV1r gehalten wird.
  • Die Eingabe der zweiten Daten (des Wertes des Signals des Neurons) in die Schaltung MP in 34A kann erfolgen, indem ein hohes Potential in eine der Leitung X1L und der Leitung X2L eingegeben wird.
  • Die Schaltung MP in 34A unterscheidet sich von den anderen vorstehenden Schaltungen MP und weist eine Konfiguration auf, in der ein Strom unter Verwendung eines Transistors, der in der Inverterschleifenschaltung IVR der Schaltung HC enthalten ist, von der Leitung OL oder der Leitung OLB in die Schaltung MC fließt und ein Strom unter Verwendung eines Transistors, der in der Inverterschleifenschaltung IVRr der Schaltung HCr enthalten ist, von der Leitung OL oder der Leitung OLB in die Schaltung MCr fließt.
  • Die Konfiguration der Schaltung MP in 34A kann in diejenige der in 34B dargestellten Schaltung MP verändert werden. Die Schaltung MP in 34B weist eine Konfiguration auf, in der die Schaltung MCr, die in der Schaltung MP in 34A enthalten ist, nicht bereitgestellt ist. Das heißt, dass in dieser Konfiguration ein Strom unter Verwendung des Transistors, der in der Inverterschleifenschaltung IVR der Schaltung HCS enthalten ist, von der Leitung OL oder der Leitung OLB in die Schaltung HC fließt. Es sei angemerkt, dass in diesem Fall dann, wenn beispielsweise der Ausgangsanschluss der Inverterschaltung IV1 mit einem hohen Potential versorgt wird, die ersten Daten (der Gewichtskoeffizient), die für die Schaltung MP eingestellt werden, „+1“ darstellen können, und dann, wenn der Ausgangsanschluss der Inverterschaltung IV1 mit einem niedrigen Potential versorgt wird, die ersten Daten (der Gewichtskoeffizient), die für die Schaltung MP eingestellt werden, „0“ darstellen können.
  • Die Schaltung MP in 34C weist eine Konfiguration auf, in der die Leitung X2L in der Schaltung MP in 34B nicht bereitgestellt ist und der erste Anschluss des Transistors M4 elektrisch mit dem Eingangsanschluss der Inverterschaltung IV1 und dem Ausgangsanschluss der Inverterschaltung IV2 verbunden ist. Wenn das Potential der Leitung X1L auf einem hohen Potential liegt, wird ein Rückwärtssignal an die Leitung OL oder die Leitung OLB ausgegeben. Wenn in diesem Fall beispielsweise der Ausgangsanschluss der Inverterschaltung IV1 mit einem hohen Potential versorgt wird, können die ersten Daten (der Gewichtskoeffizient), die für die Schaltung MP eingestellt werden, „+1“ darstellen, und wenn der Ausgangsanschluss der Inverterschaltung IV1 mit einem niedrigen Potential versorgt wird, können die ersten Daten (der Gewichtskoeffizient), die für die Schaltung MP eingestellt werden, „-1“ darstellen. Bei der Zuführung der Informationen (z. B. Ströme oder Spannungen) von der Schaltung MP zu der Schaltung AFP können beispielsweise die zweiten Daten (der Wert des Signals des Neurons), die in die Schaltung MP eingegeben werden, „+1“ darstellen, wenn ein hohes Potential in die Leitung X1L eingegeben wird, und können die zweiten Daten (der Wert des Signals des Neurons), die in die Schaltung MP eingegeben werden, „0“ darstellen, wenn ein niedriges Potential in die Leitung X1L eingegeben wird.
  • Beispiele für ein Speicherelement, das für die Schaltung MP verwendet werden kann, umfassen zusätzlich zu den vorstehenden einen Flash-Speicher.
  • Wenn eine der Schaltungen MP in 32, 33A und 34A bis 34C, wie in 25 dargestellt, in der arithmetischen Schaltung 110 verwendet wird, können Werte von Produkten, die in einer Spalte in den jeweiligen Schaltungen MP berechnet worden sind, addiert werden. Auf diese Weise kann die Produktsumme der ersten Daten und der zweiten Daten berechnet werden.
  • Einige oder sämtliche Transistoren, die in dem arithmetischen Abschnitt CLP enthalten sind und vorstehend beschrieben worden sind, sind vorzugsweise OS-Transistoren. Beispielsweise wird als Transistor, der einen niedrigen Sperrstrom aufweisen soll, insbesondere als Transistor mit einer Funktion zum Halten elektrischer Ladungen, die in einem Kondensator akkumuliert werden, ein OS-Transistor bevorzugt. Wenn insbesondere ein OS-Transistor als dieser Transistor eingesetzt wird, weist der OS-Transistor besonders vorzugsweise die Struktur eines Transistors auf, der bei der Ausführungsform 4 beschrieben wird. Als Metalloxid, das in einem Kanalbildungsbereich des OS-Transistors enthalten ist, können beispielsweise ein oder mehrere Materialien verwendet werden, die aus Indium, einem Element M (das Element M ist Aluminium, Gallium, Yttrium oder Zinn) und Zink ausgewählt werden. Insbesondere weist ein Metalloxid aus Indium, Gallium und Zink eine große Bandlücke auf und ist ein intrinsischer (auch als I-Typ bezeichnet) oder im Wesentlichen intrinsischer Halbleiter, wobei die Ladungsträgerkonzentration dieses Metalloxids vorzugsweise 1 × 1018 cm-3 oder niedriger, bevorzugt niedriger als 1 × 1017 cm-3, bevorzugter niedriger als 1 × 1016 cm-3, noch bevorzugt niedriger als 1 × 1013 cm-3, sogar noch bevorzugt niedriger als 1 × 1012 cm-3 ist. Der Sperrstrom eines OS-Transistors, bei dem dieses Metalloxid in einem Kanalbildungsbereich enthalten ist, kann 10 aA (1 × 10-17 A) oder weniger pro Kanalbreite von 1 µm, bevorzugt 1 aA (1 × 10-18 A) oder weniger pro Kanalbreite von 1 µm, bevorzugter 10 zA (1 × 10-20 A) oder weniger pro Kanalbreite von 1 µm, noch bevorzugt 1 zA (1 × 10-21 A) oder weniger pro Kanalbreite von 1 µm, sogar noch bevorzugt 100 yA (1 × 10-22 A) oder weniger pro Kanalbreite von 1 µm sein. Dieser OS-Transistor weist eine niedrige Ladungsträgerdichte des Metalloxids auf; auch wenn sich die Temperatur des OS-Transistors verändert, bleibt somit der Sperrstrom niedrig. Beispielsweise kann auch bei einer Temperatur des OS-Transistors von 150 °C der Sperrstrom pro Kanalbreite von 1 µm 100 zA betragen.
  • Jedoch ist eine Ausführungsform der vorliegenden Erfindung nicht auf die vorstehende beschränkt, und Transistoren, die in dem arithmetischen Abschnitt CLP enthalten sind, müssen nicht notwendigerweise OS-Transistoren sein. Abgesehen des OS-Transistors kann beispielsweise ein Transistor, der Silizium in einem Kanalbildungsbereich enthält (nachstehend als Si-Transistor bezeichnet), verwendet werden. Als Silizium kann beispielsweise einkristallines Silizium, amorphes Silizium (in einigen Fällen als hydriertes amorphes Silizium bezeichnet), mikrokristallines Silizium, polykristallines Silizium oder dergleichen verwendet werden. Als Transistor, der sich von dem OS-Transistor und dem Si-Transistor unterscheidet, können beispielsweise ein Transistor, der Ge oder dergleichen in einem Kanalbildungsbereich enthält, ein Transistor, der einen Verbindungshalbleiter, wie z. B. ZnSe, CdS, GaAs, InP, GaN oder SiGe, in einem Kanalbildungsbereich enthält, ein Transistor, der eine Kohlenstoffnanoröhre in einem Kanalbildungsbereich enthält, ein Transistor, der einen organischen Halbleiter in einem Kanalbildungsbereich enthält, und dergleichen verwendet werden.
  • Es sei angemerkt, dass bezüglich eines Metalloxids in einer Halbleiterschicht eines OS-Transistors ein n-Typ-Halbleiter unter Verwendung eines indiumhaltigen Metalloxids (z. B. eines In-Oxids) oder eines zinkhaltigen Metalloxids (z. B. eines Zn-Oxids) hergestellt werden kann; im Hinblick auf die Beweglichkeit und die Zuverlässigkeit ist es jedoch mitunter schwierig, einen p-Typ-Halbleiter herzustellen. Daher kann die folgende Konfiguration zum Einsatz kommen: In der arithmetischen Schaltung 110, der arithmetischen Schaltung 130 und der arithmetischen Schaltung 170 werden OS-Transistoren und Si-Transistoren als n-Kanal-Transistoren bzw. p-Kanal-Transistoren verwendet, welche in dem arithmetischen Abschnitt CLP und dergleichen enthalten sind.
  • Es sei angemerkt, dass diese Ausführungsform gegebenenfalls mit einer beliebigen der anderen Ausführungsformen in dieser Beschreibung kombiniert werden kann.
  • (Ausführungsform 3)
  • Bei dieser Ausführungsform werden ein Strukturbeispiel der bei der vorstehenden Ausführungsform beschriebenen Halbleitervorrichtung und ein Strukturbeispiel eines Transistors, der für die bei der vorstehenden Ausführungsform beschriebenen Halbleitervorrichtung verwendet werden kann, beschrieben.
  • <Strukturbeispiel einer Halbleitervorrichtung>
  • 35 stellt die bei der vorstehenden Ausführungsform beispielhaft beschriebene Halbleitervorrichtung dar, und die Halbleitervorrichtung beinhaltet einen Transistor 300, einen Transistor 500 und einen Kondensator 600. 36A ist eine Querschnittsansicht des Transistors 500 in der Kanallängsrichtung, 36B ist eine Querschnittsansicht des Transistors 500 in der Kanalbreitenrichtung und 36C ist eine Querschnittsansicht des Transistors 300 in der Kanalbreitenrichtung.
  • Bei dem Transistor 500 handelt es sich um einen Transistor, der ein Metalloxid in einem Kanalbildungsbereich enthält (einen OS-Transistor). Der Transistor 500 weist Merkmale auf, dass der Sperrstrom niedrig ist und dass sich die Feldeffektbeweglichkeit selbst bei hohen Temperaturen kaum ändert. Der Transistor 500 wird als Transistor verwendet, der in einer Halbleitervorrichtung, beispielsweise der arithmetischen Schaltung 110, der arithmetischen Schaltung 130, der arithmetischen Schaltung 170 oder dergleichen, die bei der vorstehenden Ausführungsform beschrieben worden sind, enthalten ist, wodurch eine Halbleitervorrichtung erhalten werden kann, deren Betriebsfähigkeit sich selbst bei hohen Temperaturen nicht verschlechtert. Insbesondere wird der Transistor 500, um sein Merkmal des niedrigen Sperrstroms zu nutzen, als Transistoren F1 bis F4, Transistor M1d, Transistor M2d, Transistoren M1 bis M5, Transistor M8 oder dergleichen verwendet, wodurch das in die Schaltung HC, die Schaltung HCr oder dergleichen geschriebene Potential lange Zeit gehalten werden kann.
  • Der Transistor 500 ist beispielsweise oberhalb des Transistors 300 bereitgestellt, und der Kondensator 600 ist beispielsweise oberhalb des Transistors 300 und des Transistors 500 bereitgestellt. Es sei angemerkt, dass der Kondensator 600 beispielsweise ein Kondensator sein kann, der in der arithmetischen Schaltung 110, der arithmetischen Schaltung 130, der arithmetischen Schaltung 170 oder dergleichen enthalten ist, die bei der vorstehenden Ausführungsform beschrieben worden sind. Es sei angemerkt, dass der in 35 dargestellte Kondensator 600 abhängig von der Schaltungskonfiguration nicht notwendigerweise bereitgestellt ist.
  • Der Transistor 300 ist über einem Substrat 310 bereitgestellt und beinhaltet eine Elementisolierschicht 312, einen Leiter 316, einen Isolator 315, einen Halbleiterbereich 313, der ein Teil des Substrats 310 ist, sowie einen niederohmigen Bereich 314a und einen niederohmigen Bereich 314b, welche jeweils als Source-Bereich oder Drain-Bereich dienen. Es sei angemerkt, dass der Transistor 300 beispielsweise als Transistor verwendet werden kann, der in der arithmetischen Schaltung 110, der arithmetischen Schaltung 130, der arithmetischen Schaltung 170 oder dergleichen enthalten ist, welche bei der vorstehenden Ausführungsform beschrieben wurden. Insbesondere kann der Transistor 300 als einer von Transistoren verwendet werden, die in den Stromquellen CC[1] bis CC[K] (den Stromquellen CC[1] bis CC[2K-1]) und den Schaltern SW[1] bis SW[K] (den Schaltern SW[1] bis SW[2K-1]), die in der in 2A bis 2C dargestellten Schaltung ILD enthalten sind, der in 4 dargestellten Schaltung BF, dem in 5 dargestellten Decoder DEC, der in 8 dargestellten Schaltung SA, der in 10 dargestellten Schaltung IVC, der in 11 dargestellten Inverterschaltungen INV1 und INV2, der in 14 dargestellten Latch-Schaltungen LAT1 und LAT2, der in 17 dargestellten Schaltung DTC, der in 18 dargestellten Schaltung CMPD, dem Komparator CMP, dem Operationsverstärker OP, die in der in 7A bis 7E dargestellten Schaltung ACTF enthalten sind, und dergleichen enthalten sind. Außerdem kann der Transistor 300 als Transistoren, wie z. B. der Transistor M1 und der Transistor M1d, und Schalter verwendet werden, die bei der vorstehenden Ausführungsform beschrieben worden sind. Es sei angemerkt, dass 35 eine Struktur darstellt, bei der ein Gate des Transistors 300 über ein Paar von Elektroden des Kondensators 600 elektrisch mit einem Anschluss von Source und Drain des Transistors 500 verbunden ist. Jedoch kann abhängig von den Konfigurationen der arithmetischen Schaltung 110, der arithmetischen Schaltung 130, der arithmetischen Schaltung 170 und dergleichen eine Struktur, bei der ein Anschluss von Source und Drain des Transistors 300 über das Paar von Elektroden des Kondensators 600 elektrisch mit einem Anschluss von Source und Drain des Transistors 500 verbunden ist, eine Struktur, bei der ein Anschluss von Source und Drain des Transistors 300 über das Paar von Elektroden des Kondensators 600 elektrisch mit einem Gate des Transistors 500 verbunden ist, oder eine Struktur, bei der jeder Anschluss des Transistors 300 nicht elektrisch mit jedem Anschluss des Transistors 500 oder jedem Anschluss des Kondensators 600 verbunden ist, zum Einsatz kommen.
  • Als Substrat 310 wird vorzugsweise ein Halbleitersubstrat (z. B. ein einkristallines Substrat oder ein Siliziumsubstrat) verwendet.
  • Bei dem Transistor 300 sind, wie in 36C dargestellt, eine Oberseite und eine sich in der Kanalbreitenrichtung erstreckende Seitenfläche des Halbleiterbereichs 313 mit dem Leiter 316 bedeckt, wobei der Isolator 315 dazwischen liegt. Bei dem Transistor 300, der eine derartige FIN-Typ-Struktur aufweist, nimmt die effektive Kanalbreite zu; somit können die Eigenschaften im Durchlasszustand des Transistors 300 verbessert werden. Außerdem können, da der Beitrag des elektrischen Feldes einer Gate-Elektrode erhöht werden kann, die Eigenschaften im Sperrzustand des Transistors 300 verbessert werden.
  • Es kann sich bei dem Transistor 300 um einen p-Kanal-Transistor oder einen n-Kanal-Transistor handeln.
  • Vorzugsweise enthalten ein Bereich des Halbleiterbereichs 313, in dem ein Kanal gebildet wird, ein Bereich in der Nähe davon, der niederohmige Bereich 314a und der niederohmige Bereich 314b, welche jeweils als Source-Bereich oder Drain-Bereich dienen, und dergleichen einen Halbleiter, wie z. B. einen Halbleiter auf Siliziumbasis, bevorzugt einkristallines Silizium. Alternativ können diese Bereiche unter Verwendung eines Materials, das Germanium (Ge), Siliziumgermanium (SiGe), Galliumarsenid (GaAs), Galliumaluminiumarsenid (GaAlAs), GaN (Galliumnitrid) oder dergleichen enthält, ausgebildet werden. Es kann auch eine Struktur unter Verwendung von Silizium zum Einsatz kommen, dessen effektive Masse gesteuert wird, indem der Gitterabstand durch Anlegung einer Spannung an das Kristallgitter verändert wird. Alternativ kann es sich bei dem Transistor 300 um einen Transistor mit hoher Elektronenmobilität (High Electron Mobility Transistor, HEMT) unter Verwendung von GaAs und GaAlAs oder dergleichen handeln.
  • Der niederohmige Bereich 314a und der niederohmige Bereich 314b enthalten zusätzlich zu einem Halbleitermaterial, das für den Halbleiterbereich 313 verwendet wird, ein n-Typ-Leitfähigkeit verleihendes Element, wie z. B. Arsen oder Phosphor, oder ein p-Typ-Leitfähigkeit verleihendes Element, wie z. B. Bor.
  • Für den Leiter 316, der als Gate-Elektrode dient, kann ein Halbleitermaterial, wie z. B. Silizium, das ein n-Typ-Leitfähigkeit verleihendes Element, wie z. B. Arsen oder Phosphor, oder ein p-Typ-Leitfähigkeit verleihendes Element, wie z. B. Bor, enthält, oder ein leitendes Material, wie z. B. ein Metallmaterial, ein Legierungsmaterial oder ein Metalloxidmaterial, verwendet werden.
  • Es sei angemerkt, dass die Austrittsarbeit eines Leiters durch sein Material bestimmt wird; daher kann die Schwellenspannung eines Transistors durch Auswahl des Materials dieses Leiters angepasst werden. Insbesondere wird es bevorzugt, ein Material, wie z. B. Titannitrid oder Tantalnitrid, für den Leiter zu verwenden. Um sowohl die Leitfähigkeit als auch die Einbettbarkeit sicherzustellen, wird es außerdem bevorzugt, eine Schichtanordnung aus Metallmaterialien, wie z. B. Wolfram und Aluminium, als Leiter zu verwenden; insbesondere wird Wolfram im Hinblick auf die Wärmebeständigkeit bevorzugt.
  • Die Elementisolierschicht 312 ist bereitgestellt, um eine Vielzahl von Transistoren auf dem Substrat 310 voneinander zu trennen. Die Elementisolationsschicht kann beispielsweise durch ein LOCOS- (Local Oxidation of Silicon, lokale Oxidation von Silizium) Verfahren, ein STI- (Shallow Trench Isolation, Flachgrabenisolations-) Verfahren, ein Mesa-Isolationsverfahren (mesa isolation method) oder dergleichen ausgebildet werden.
  • Es sei angemerkt, dass der in 35 dargestellte Transistor 300 nur ein Beispiel ist und die Struktur nicht darauf beschränkt ist; ein geeigneter Transistor kann entsprechend einer Schaltungskonfiguration, einem Ansteuerverfahren oder dergleichen verwendet werden. Beispielsweise kann der Transistor 300 eine planare Struktur anstelle einer in 36C dargestellten FIN-Typ-Struktur aufweisen. Wenn es sich beispielsweise bei der Halbleitervorrichtung um eine unipolare Schaltung handelt, die aus lediglich OS-Transistoren besteht, kann die Struktur des Transistors 300, wie in 37 dargestellt, der Struktur des Transistors 500 ähnlich sein, bei dem ein Oxidhalbleiter verwendet wird. Es sei angemerkt, dass die Details des Transistors 500 nachstehend beschrieben werden. In dieser Beschreibung und dergleichen bezeichnet der Begriff „unipolare Schaltung“ eine Schaltung, bei der sämtliche Transistoren nur entweder n-Kanal-Transistoren oder p-Kanal-Transistoren sind.
  • Es sei angemerkt, dass in 37 der Transistor 300 über einem Substrat 310A bereitgestellt ist; in diesem Fall kann ein Halbleitersubstrat, wie im Falle des Substrats 310 in der Halbleitervorrichtung in 35, als Substrat 310A verwendet werden. Als Substrat 310A kann beispielsweise ein SOI-Substrat, ein Glassubstrat, ein Quarzsubstrat, ein Kunststoffsubstrat, ein Saphirglassubstrat, ein Metallsubstrat, ein Edelstahlsubstrat, ein Substrat, das eine Edelstahlfolie beinhaltet, ein Wolframsubstrat, ein Substrat, das eine Wolframfolie beinhaltet, ein flexibles Substrat, ein Befestigungsfilm, Papier, das ein Fasermaterial enthält, ein Basismaterialfilm oder dergleichen verwendet werden. Beispiele für ein Glassubstrat umfassen ein Bariumborosilikatglas-Substrat, ein Aluminiumborosilikatglas-Substrat und ein Kalknatronglas-Substrat. Beispiele für das flexible Substrat, den Befestigungsfilm, den Basismaterialfilm und dergleichen umfassen das Folgende. Beispielsweise können Kunststoffe angegeben werden, wie typischerweise Polyethylenterephthalat (PET), Polyethylennaphthalat (PEN), Polyethersulfon (PES) und Polytetrafluorethylen (PTFE). Weitere Beispiele umfassen ein synthetisches Harz, wie z. B. Acryl. Weitere Beispiele umfassen Polypropylen, Polyester, Polyvinylfluorid und Polyvinylchlorid. Weitere Beispiele umfassen Polyamid, Polyimid, Aramid, ein Epoxidharz, einen durch Verdampfung ausgebildeten anorganischen Film und Papier.
  • Bei dem in 35 dargestellten Transistor 300 sind ein Isolator 320, ein Isolator 322, ein Isolator 324 und ein Isolator 326 sequenziell von der Seite des Substrats 310 übereinander angeordnet.
  • Für den Isolator 320, den Isolator 322, den Isolator 324 und den Isolator 326 kann beispielsweise Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Aluminiumoxid, Aluminiumoxynitrid, Aluminiumnitridoxid oder Aluminiumnitrid verwendet werden.
  • Es sei angemerkt, dass sich in dieser Beschreibung „Siliziumoxynitrid“ auf ein Material mit einer Zusammensetzung bezieht, in der der Sauerstoffgehalt höher ist als der Stickstoffgehalt, und dass sich „Siliziumnitridoxid“ auf ein Material mit einer Zusammensetzung bezieht, in der der Stickstoffgehalt höher ist als der Sauerstoffgehalt. In dieser Beschreibung bezieht sich „Aluminiumoxynitrid“ auf ein Material mit einer Zusammensetzung, in der der Sauerstoffgehalt höher ist als der Stickstoffgehalt, und „Aluminiumnitridoxid“ bezieht sich auf ein Material mit einer Zusammensetzung, in der der Stickstoffgehalt höher ist als der Sauerstoffgehalt.
  • Der Isolator 322 kann als Planarisierungsfilm dienen, der eine Pegeldifferenz eliminiert, die durch den Transistor 300 oder dergleichen, der mit dem Isolator 320 und dem Isolator 322 bedeckt ist, hervorgerufen wird. Beispielsweise kann die Oberseite des Isolators 322 durch eine Planarisierungsbehandlung mittels eines chemischmechanischen Polier- (CMP-) Verfahrens oder dergleichen planarisiert werden, um die Planarität zu erhöhen.
  • Für den Isolator 324 wird vorzugsweise ein Film mit einer Sperreigenschaft verwendet, der eine Diffusion von Wasserstoff, Verunreinigungen oder dergleichen von dem Substrat 310, dem Transistor 300 oder dergleichen in einen Bereich verhindert, in dem der Transistor 500 bereitgestellt ist.
  • Für den Film, der eine Sperreigenschaft gegen Wasserstoff aufweist, kann beispielsweise Siliziumnitrid, das durch ein CVD-Verfahren ausgebildet wird, verwendet werden. Hier könnte die Diffusion von Wasserstoff in ein einen Oxidhalbleiter enthaltendes Halbleiterelement, wie z. B. den Transistor 500, die Eigenschaften des Halbleiterelements verschlechtern. Daher wird vorzugsweise ein Film, der die Diffusion von Wasserstoff unterdrückt, zwischen dem Transistor 500 und dem Transistor 300 bereitgestellt. Es handelt sich bei dem Film, der die Diffusion von Wasserstoff unterdrückt, insbesondere um einen Film, von dem eine geringe Menge an Wasserstoff abgegeben wird.
  • Die Menge an freigesetztem Wasserstoff kann beispielsweise durch thermische Desorptionsspektroskopie (TDS) analysiert werden. Bei der TDS-Analyse bei einer Oberflächentemperatur des Films im Bereich von 50 °C bis 500 °C kann die Menge an Wasserstoff, der von dem Isolator 324 abgegeben wird, umgerechnet in Wasserstoffatome pro Flächeneinheit des Isolators 324, beispielsweise weniger als oder gleich 10 × 1015 Atome/cm2, bevorzugt weniger als oder gleich 5 × 1015 Atome/cm2 sein.
  • Es sei angemerkt, dass die Permittivität des Isolators 326 vorzugsweise niedriger ist als diejenige des Isolators 324. Beispielsweise ist die relative Dielektrizitätskonstante des Isolators 326 bevorzugt niedriger als 4, bevorzugter niedriger als 3. Beispielsweise ist die relative Permittivität des Isolators 326 bevorzugt das 0,7-Fache oder weniger, bevorzugter das 0,6-Fache oder weniger derjenigen des Isolators 324. Wenn ein Material mit niedriger Permittivität für einen Zwischenschichtfilm verwendet wird, kann die parasitäre Kapazität, die zwischen Leitungen erzeugt wird, verringert werden.
  • Ein Leiter 328, ein Leiter 330 und dergleichen, welche mit dem Kondensator 600 oder dem Transistor 500 verbunden sind, sind in dem Isolator 320, dem Isolator 322, dem Isolator 324 und dem Isolator 326 eingebettet. Es sei angemerkt, dass der Leiter 328 und der Leiter 330 jeweils als Anschlusspfropfen oder Leitung dienen. Eine Vielzahl von Leitern, die als Anschlusspfropfen oder Leitung dienen, ist in einigen Fällen gemeinsam durch das gleiche Bezugszeichen gekennzeichnet. Ferner können in dieser Beschreibung und dergleichen eine Leitung und ein Anschlusspfropfen, der mit der Leitung verbunden ist, eine einzelne Komponente sein. Das heißt, dass in einigen Fällen ein Teil eines Leiters als Leitung dient und ein Teil eines Leiters als Anschlusspfropfen dient.
  • Als Material der jeweiligen Anschlusspfropfen und Leitungen (z. B. des Leiters 328 und des Leiters 330) kann eine Einzelschicht oder eine Schichtanordnung aus einem leitenden Material, wie z. B. einem Metallmaterial, einem Legierungsmaterial, einem Metallnitridmaterial oder einem Metalloxidmaterial, verwendet werden. Vorzugsweise wird ein hochschmelzendes Material, das sowohl Wärmebeständigkeit als auch Leitfähigkeit aufweist, wie z. B. Wolfram oder Molybdän, verwendet, und vorzugsweise wird Wolfram verwendet. Alternativ wird vorzugsweise ein leitendes Material mit niedrigem Widerstand, wie z. B. Aluminium oder Kupfer, verwendet. Die Verwendung eines leitenden Materials mit niedrigem Widerstand kann den Leitungswiderstand verringern.
  • Eine Leitungsschicht kann über dem Isolator 326 und dem Leiter 330 bereitgestellt sein. Zum Beispiel sind in 35 ein Isolator 350, ein Isolator 352 und ein Isolator 354 oberhalb des Isolators 326 und des Leiters 330 in dieser Reihenfolge übereinander angeordnet. Ferner ist ein Leiter 356 in dem Isolator 350, dem Isolator 352 und dem Isolator 354 ausgebildet. Der Leiter 356 dient als Anschlusspfropfen oder Leitung, der/die mit dem Transistor 300 verbunden ist. Es sei angemerkt, dass der Leiter 356 unter Verwendung eines Materials, das den Materialien des Leiters 328 und des Leiters 330 ähnlich ist, bereitgestellt werden kann.
  • Es sei angemerkt, dass vorzugsweise zum Beispiel ein Isolator, der wie der Isolator 324 eine Sperreigenschaft gegen Verunreinigungen, wie z. B. Wasserstoff und Wasser, aufweist, als Isolator 350 verwendet wird. Als Isolator 352 und Isolator 354 wird wie im Falle des Isolators 326 vorzugsweise ein Isolator mit einer relativ niedrigen relativen Dielektrizitätskonstante verwendet, um die parasitäre Kapazität zu verringern, die zwischen Leitungen erzeugt wird. Ferner umfasst der Leiter 356 vorzugsweise einen Leiter, der eine Sperreigenschaft gegen Verunreinigungen, wie z. B. Wasserstoff und Wasser, aufweist. Der Leiter, der eine Sperreigenschaft gegen Wasserstoff aufweist, ist insbesondere in einem Öffnungsabschnitt des Isolators 350 ausgebildet, der eine Sperreigenschaft gegen Wasserstoff aufweist. Mit dieser Struktur können der Transistor 300 und der Transistor 500 durch eine Sperrschicht getrennt sein, so dass die Diffusion von Wasserstoff von dem Transistor 300 in den Transistor 500 unterdrückt werden kann.
  • Es sei angemerkt, dass als Leiter, der eine Sperreigenschaft gegen Wasserstoff aufweist, vorzugsweise zum Beispiel Tantalnitrid verwendet wird. Durch Übereinanderanordnen von Tantalnitrid und Wolfram, das eine hohe Leitfähigkeit aufweist, kann die Diffusion von Wasserstoff von dem Transistor 300 unterdrückt werden, während die Leitfähigkeit einer Leitung sichergestellt ist. In diesem Fall ist eine Tantalnitridschicht, die eine Sperreigenschaft gegen Wasserstoff aufweist, vorzugsweise in Kontakt mit dem Isolator 350, der eine Sperreigenschaft gegen Wasserstoff aufweist.
  • Über dem Isolator 354 und dem Leiter 356 sind ein Isolator 360, ein Isolator 362 und ein Isolator 364 sequenziell übereinander angeordnet.
  • Es sei angemerkt, dass wie im Falle des Isolators 324 oder dergleichen vorzugsweise ein Isolator mit einer Sperreigenschaft gegen Verunreinigungen, wie z. B. Wasser und Wasserstoff, als Isolator 360 verwendet wird. Daher kann der Isolator 360 beispielsweise unter Verwendung von einem der Materialien ausgebildet werden, die für den Isolator 324 oder dergleichen verwendet werden können.
  • Der Isolator 362 und der Isolator 364 weisen Funktionen eines isolierenden Zwischenschichtfilms und eines Planarisierungsfilms auf. Es sei angemerkt, dass wie im Falle des Isolators 324 vorzugsweise zum Beispiel ein Isolator mit einer Sperreigenschaft gegen Verunreinigungen, wie z. B. Wasser und Wasserstoff, als Isolator 362 und Isolator 364 verwendet wird. Daher können der Isolator 362 und/oder der Isolator 364 unter Verwendung von einem der Materialien, die für den Isolator 324 verwendet werden können, ausgebildet werden.
  • Ein Öffnungsabschnitt wird in Bereichen des Isolators 360, des Isolators 362 und des Isolators 364 bereitgestellt, die sich mit einem Teil des Leiters 356 überlappen, und der Leiter 366 ist eingebettet, um den Öffnungsabschnitt zu füllen. Der Leiter 366 ist auch über dem Isolator 362 ausgebildet. Der Leiter 366 dient beispielsweise als Anschlusspfropfen oder Leitung, der/die mit dem Transistor 300 verbunden ist. Es sei angemerkt, dass der Leiter 356 unter Verwendung eines Materials, das den Materialien des Leiters 328 und des Leiters 330 ähnlich ist, bereitgestellt werden kann.
  • Ein Isolator 510, ein Isolator 512, ein Isolator 514 und ein Isolator 516 werden übereinander angeordnet sequenziell über dem Isolator 364 und der Leiter 366. A Substanz mit einer Sperreigenschaft gegen Sauerstoff oder Wasserstoff wird vorzugsweise verwendet für eines von der Isolator 510, der Isolator 512, der Isolator 514 und der Isolator 516. Ein Isolator 510, ein Isolator 512, ein Isolator 514 und ein Isolator 516 sind der Reihe nach über dem Isolator 384 angeordnet.
  • Für den Isolator 510 und den Isolator 514 wird vorzugsweise zum Beispiel jeweils ein Film mit einer Sperreigenschaft verwendet, der die Diffusion von Wasserstoff und Verunreinigungen von dem Substrat 310, dem Bereich, in dem der Transistor 300 bereitgestellt ist, oder dergleichen in den Bereich verhindert, in dem der Transistor 500 bereitgestellt ist. Daher kann ein Material, das demjenigen des Isolators 324 ähnlich ist, verwendet werden.
  • Für den Film, der eine Sperreigenschaft gegen Wasserstoff aufweist, kann Siliziumnitrid, das durch ein CVD-Verfahren ausgebildet wird, verwendet werden. Hier könnte die Diffusion von Wasserstoff in ein einen Oxidhalbleiter enthaltendes Halbleiterelement, wie z. B. den Transistor 500, die Eigenschaften des Halbleiterelements verschlechtern. Daher wird vorzugsweise ein Film, der die Diffusion von Wasserstoff unterdrückt, zwischen dem Transistor 500 und dem Transistor 300 bereitgestellt. Es handelt sich bei dem Film, der die Diffusion von Wasserstoff unterdrückt, insbesondere um einen Film, von dem eine geringe Menge an Wasserstoff abgegeben wird.
  • Bezüglich des Films, der eine Sperreigenschaft gegen Wasserstoff aufweist, wird vorzugsweise zum Beispiel ein Metalloxid, wie z. B. Aluminiumoxid, Hafniumoxid oder Tantaloxid, für den Isolator 510 und den Isolator 514 verwendet.
  • Aluminiumoxid weist insbesondere eine hohe Sperrwirkung auf, die den Durchgang sowohl von Sauerstoff als auch von Verunreinigungen, wie z. B. Wasserstoff und Feuchtigkeit, welche eine Veränderung der elektrischen Eigenschaften des Transistors verursachen, unterbindet. Daher kann Aluminiumoxid verhindern, dass in einem Herstellungsprozess und nach der Herstellung des Transistors Verunreinigungen, wie z. B. Wasserstoff und Feuchtigkeit, in den Transistor 500 eindringen. Außerdem kann eine Abgabe von Sauerstoff von dem Oxid, das in dem Transistor 500 enthalten ist, unterdrückt werden. Deshalb wird Aluminiumoxid in geeigneter Weise für den Schutzfilm des Transistors 500 verwendet.
  • Beispielsweise kann ein Material, das demjenigen des Isolators 320 ähnlich ist, für den Isolator 512 und den Isolator 516 verwendet werden. Wenn ein Material mit relativ niedriger Permittivität für diese Isolatoren verwendet wird, kann die parasitäre Kapazität zwischen Leitungen verringert werden. Beispielsweise kann ein Siliziumoxidfilm oder ein Siliziumoxynitridfilm als Isolator 512 und Isolator 516 verwendet werden.
  • Ein Leiter 518, ein Leiter (z. B. ein in 36A und 36B dargestellter Leiter 503), der in dem Transistor 500 enthalten ist, und dergleichen sind in dem Isolator 510, dem Isolator 512, dem Isolator 514 und dem Isolator 516 eingebettet. Es sei angemerkt, dass der Leiter 518 als Anschlusspfropfen oder Leitung dient, der/die mit dem Kondensator 600 oder dem Transistor 300 verbunden ist. Der Leiter 518 kann unter Verwendung eines Materials, das den Materialien des Leiters 328 und des Leiters 330 ähnlich ist, bereitgestellt werden.
  • Insbesondere handelt es sich bei dem Leiter 518 in einem Bereich, der in Kontakt mit dem Isolator 510 und dem Isolator 514 ist, vorzugsweise um einen Leiter mit einer Sperreigenschaft gegen Sauerstoff, Wasserstoff und Wasser. Mit dieser Struktur können der Transistor 300 und der Transistor 500 durch eine Schicht mit einer Sperreigenschaft gegen Sauerstoff, Wasserstoff und Wasser getrennt sein, so dass die Wasserstoffdiffusion von dem Transistor 300 in den Transistor 500 unterdrückt werden kann.
  • Der Transistor 500 ist oberhalb des Isolators 516 bereitgestellt.
  • Wie in 36A und 36B dargestellt, beinhaltet der Transistor 500 den Isolator 516 über dem Isolator 514, einen Leiter 503 (einen Leiter 503a und einen Leiter 503b), der angeordnet ist, um in dem Isolator 514 oder dem Isolator 516 eingebettet zu werden, einen Isolator 522 über dem Isolator 516 und dem Leiter 503, einen Isolator 524 über dem Isolator 522, ein Oxid 530a über dem Isolator 524, ein Oxid 530b über dem Oxid 530a, einen Leiter 542a über dem Oxid 530b, einen Isolator 571a über dem Leiter 542a, einen Leiter 542b über dem Oxid 530b, einen Isolator 571b über dem Leiter 542b, einen Isolator 552 über dem Oxid 530b, einen Isolator 550 über dem Isolator 552, einen Isolator 554 über dem Isolator 550, einen Leiter 560 (einen Leiter 560a und einen Leiter 560b), der sich über dem Isolator 554 befinden und sich mit einem Teil des Oxids 530b überlappt, und einen Isolator 544, der sich über dem Isolator 522, dem Isolator 524, dem Oxid 530a, dem Oxid 530b, dem Leiter 542a, dem Leiter 542b, dem Isolator 571a und dem Isolator 571b befindet. Es sei angemerkt, dass in dieser Beschreibung und dergleichen der Leiter 542a und der Leiter 542b kollektiv als Leiter 542 bezeichnet werden und dass der Isolator 571a und der Isolator 571b kollektiv als Isolator 571 bezeichnet werden. Hier ist, wie in 36A und 36B dargestellt, der Isolator 552 in Kontakt mit der Oberseite des Isolators 522, der Seitenfläche des Isolators 524, der Seitenfläche des Oxids 530a, der Seitenfläche und der Oberseite des Oxids 530b, der Seitenfläche des Leiters 542, der Seitenfläche des Isolators 571, der Seitenfläche des Isolators 544, der Seitenfläche des Isolators 580 und der Unterseite des Isolators 550. Die Oberseite des Leiters 560 befindet sich derart, dass deren Höhe im Wesentlichen derjenigen des oberen Abschnitts des Isolators 554, derjenigen des oberen Abschnitts des Isolators 550, derjenigen des oberen Abschnitts des Isolators 552 und derjenigen der Oberseite des Isolators 580 gleicht. Ein Isolator 574 ist in Kontakt mit einem Teil von mindestens einem von der Oberseite des Leiters 560, dem oberen Abschnitt des Isolators 552, dem oberen Abschnitt des Isolators 550, dem oberen Abschnitt des Isolators 554 und der Oberseite des Isolators 580.
  • Eine zum Oxid 530b führende Öffnung wird in dem Isolator 580 und dem Isolator 544 bereitgestellt. Der Isolator 552, der Isolator 550, der Isolator 554 und der Leiter 560 sind in der Öffnung angeordnet. Außerdem sind in der Kanallängsrichtung des Transistors 500 der Leiter 560 und der Isolator 552, der Isolator 550 und der Isolator 554 zwischen dem Isolator 571a sowie dem Leiter 542a einerseits und dem Isolator 571b sowie dem Leiter 542b andererseits bereitgestellt. Der Isolator 554 umfasst einen Bereich in Kontakt mit einer Seitenfläche des Leiters 560 und einen Bereich in Kontakt mit der Unterseite des Leiters 560.
  • Das Oxid 530 umfasst vorzugsweise das Oxid 530a, das über dem Isolator 524 angeordnet ist, und das Oxid 530b, das über dem Oxid 530a angeordnet ist. Wenn das Oxid 530a unter dem Oxid 530b bereitgestellt ist, kann verhindert werden, dass Verunreinigungen von den Komponenten, die unterhalb des Oxids 530a ausgebildet sind, in das Oxid 530b diffundieren.
  • Es sei angemerkt, dass, obwohl in dem Transistor 500 das Oxid 530 eine zweischichtige Struktur aus dem Oxid 530a und dem Oxid 530b aufweist, die vorliegende Erfindung nicht auf diese Struktur beschränkt ist. Beispielsweise kann das Oxid 530 eine einschichtige Struktur aus dem Oxid 530b oder eine mehrschichtige Struktur aus drei oder mehr Schichten aufweisen; alternativ können das Oxid 230a und das Oxid 230b jeweils eine mehrschichtige Struktur aufweisen.
  • Der Leiter 560 dient als erste Gate- (auch als Frontgate bezeichnet) Elektrode, und der Leiter 503 dient als zweite Gate- (auch als Rückgate bezeichnet) Elektrode. Der Isolator 552, der Isolator 550 und der Isolator 554 dient als erster Gate-Isolator, und der Isolator 522 und der Isolator 524 dient als zweiter Gate-Isolator. Es sei angemerkt, dass der Gate-Isolator in einigen Fällen als Gate-Isolierschicht bzw. Gate-Isolierfilm bezeichnet werden kann. Der Leiter 542a dient als ein Anschluss von Source und Drain, und der Leiter 542b dient als ein anderer Anschluss von Source und Drain. Ein sich mit dem Leiter 560 überlappender Bereich des Oxids 530 dient mindestens teilweise als Kanalbildungsbereich.
  • 38A ist eine vergrößerte Ansicht der Nähe des Kanalbildungsbereichs in 36A. Die Zufuhr von Sauerstoff zu dem Oxid 530b führt zur Bildung des Kanalbildungsbereichs in einem Bereich zwischen dem Leiter 542a und dem Leiter 542b. Daher umfasst, wie in 38A dargestellt, das Oxid 530b einen als Kanalbildungsbereich des Transistors 500 dienenden Bereich 530bc sowie einen Bereich 530ba und einen Bereich 530bb, die derart bereitgestellt sind, dass der Bereich 530bc dazwischen liegt, und als Source-Bereich oder Drain-Bereich dienen. Mindestens ein Teil des Bereichs 530bc überlappt sich mit dem Leiter 560. Mit anderen Worten: Der Bereich 530bc ist zwischen dem Leiter 542a und dem Leiter 542b bereitgestellt. Der Bereich 530ba ist derart bereitgestellt, dass er sich mit dem Leiter 542a überlappt, und der Bereich 530bb ist derart bereitgestellt, dass er sich mit dem Leiter 542b überlappt.
  • Es handelt sich bei dem als Kanalbildungsbereich dienenden Bereich 230bc um einen hochohmigen Bereich mit einer niedrigen Ladungsträgerkonzentration, da er eine geringere Menge an Sauerstofffehlstellen (eine Sauerstofffehlstelle in einem Metalloxid wird in dieser Beschreibung und dergleichen manchmal als Vo bezeichnet) oder eine niedrigere Verunreinigungskonzentration aufweist als die Bereiche 230ba und 230bb. Daher kann der Bereich 230bc als i-Typ (intrinsisch) oder im Wesentlichen i-Typ betrachtet werden.
  • Es ist wahrscheinlich, dass die elektrischen Eigenschaften des Transistors, bei dem ein Metalloxid verwendet wird, durch das Vorhandensein von Verunreinigungen oder Sauerstofffehlstellen in dem Metalloxid des Oxidhalbleiters leicht verändert werden; infolgedessen nimmt die Zuverlässigkeit in einigen Fällen ab. In einigen Fällen bildet Wasserstoff in der Nähe einer Sauerstofffehlstelle (Vo) einen Defekt, in dem Wasserstoff in die Sauerstofffehlstelle (Vo) eindringt (nachstehend in einigen Fällen als VoH bezeichnet), und ein als Ladungsträger dienendes Elektron wird erzeugt. Deshalb ist es wahrscheinlich, dass dann, wenn der Kanalbildungsbereich des Oxidhalbleiters Sauerstofffehlstellen enthält, der Transistor selbstleitende Eigenschaften aufweist (Eigenschaften, mit denen ein Kanal sogar dann existiert, wenn keine Spannung an eine Gate-Elektrode angelegt wird, und ein Strom durch den Transistor fließt). Daher werden Verunreinigungen, Sauerstofffehlstellen und VoH in dem Kanalbildungsbereich des Oxidhalbleiters vorzugsweise so weit wie möglich verringert.
  • Außerdem handelt es sich bei den als Source-Bereich oder Drain-Bereich dienenden Bereichen 530ba und 530bb jeweils um einen niederohmigen Bereich mit einer erhöhten Ladungsträgerkonzentration, da die Bereiche eine große Menge an Sauerstofffehlstellen (Vo) oder eine hohe Konzentration von Verunreinigungen, wie z. B. Wasserstoff, Stickstoff und Metallelement, aufweisen. Das heißt, dass es sich bei den Bereichen 530ba und 530bb jeweils um einen n-Typ-Bereich handelt, der eine höhere Ladungsträgerkonzentration und einen niedrigeren Widerstand aufweist als der Bereich 530bc.
  • Die Ladungsträgerkonzentration des als Kanalbildungsbereich dienenden Bereichs 530bc ist bevorzugt niedriger als oder gleich 1 × 1018 cm-3, bevorzugter niedriger als 1 × 1017 cm-3, noch bevorzugter niedriger als 1 × 1016 cm-3, noch bevorzugter niedriger als 1 × 1013 cm-3, noch bevorzugter niedriger als 1 × 1012 cm-3. Es sei angemerkt, dass die Untergrenze der Ladungsträgerkonzentration des als Kanalbildungsbereich dienenden Bereichs 530bc nicht besonders beschränkt ist und beispielsweise 1 × 10-9 cm-3 sein kann.
  • Ein Bereich, dessen Ladungsträgerkonzentration niedriger als oder im Wesentlichen gleich derjenigen des Bereichs 530ba und des Bereichs 530bb und höher als oder im Wesentlichen gleich derjenigen des Bereichs 530bc ist, kann zwischen dem Bereich 530bc und dem Bereich 530ba oder dem Bereich 530bb ausgebildet werden. Das heißt, dass der Bereich als Übergangsbereich zwischen dem Bereich 530bc und dem Bereich 530ba oder dem Bereich 530bb dient. Die Wasserstoffkonzentration des Übergangsbereichs ist in einigen Fällen niedriger als oder im Wesentlichen gleich derjenigen des Bereichs 530ba und des Bereichs 530bb und höher als oder im Wesentlichen gleich derjenigen des Bereichs 530bc. Die Menge an Sauerstofffehlstellen in dem Übergangsbereich ist in einigen Fällen geringer als oder im Wesentlichen gleich derjenigen in dem Bereich 530ba und dem Bereich 530bb und größer als oder im Wesentlichen gleich derjenigen in dem Bereich 530bc.
  • Es sei angemerkt, dass 38A ein Beispiel darstellt, in dem der Bereich 530ba, der Bereich 530bb und der Bereich 530bc in dem Oxid 530b ausgebildet sind; jedoch ist die vorliegende Erfindung nicht darauf beschränkt. Beispielsweise können die vorstehenden Bereiche nicht nur in dem Oxid 530b, sondern auch in dem Oxid 530a ausgebildet werden.
  • Bei dem Oxid 530 ist es in einigen Fällen schwierig, Grenzen zwischen den jeweiligen Bereichen deutlich zu detektieren. Die in jedem Bereich detektierte Konzentration von einem Metallelement und Verunreinigungselementen, wie z. B. Wasserstoff und Stickstoff, kann sich nicht nur zwischen den Bereichen stufenweise verändern, sondern auch in jedem Bereich allmählich verändern. Das heißt, dass der näher an einem Kanalbildungsbereich liegende Bereich vorzugsweise eine niedrigere Konzentration von einem Metallelement und Verunreinigungselementen, wie z. B. Wasserstoff und Stickstoff, aufweisen kann.
  • Bei dem Transistor 500 wird für das einen Kanalbildungsbereich aufweisende Oxid 530 (das Oxid 530a und das Oxid 530b) vorzugsweise ein als Halbleiter dienendes Metalloxid (nachstehend auch als Oxidhalbleiter bezeichnet) verwendet.
  • Das als Halbleiter dienende Metalloxid weist bevorzugt eine Bandlücke von mehr als oder gleich 2 eV, bevorzugter mehr als oder gleich 2,5 eV auf. Die Verwendung eines derartigen Metalloxids mit einer großen Bandlücke kann den Sperrstrom des Transistors verringern.
  • Für das Oxid 530 wird vorzugsweise z. B. ein Metalloxid, wie z. B. ein Indium, ein Element M und Zink enthaltendes In-M-Zn-Oxid verwendet (das Element M ist eine oder mehrere Arten, die aus Aluminium, Gallium, Yttrium, Zinn, Kupfer, Vanadium, Beryllium, Bor, Titan, Eisen, Nickel, Germanium, Zirconium, Molybdän, Lanthan, Cer, Neodym, Hafnium, Tantal, Wolfram, Magnesium und dergleichen ausgewählt werden). Alternativ kann für das Oxid 530 ein In-Ga-Oxid, ein In-Zn-Oxid oder Indiumoxid verwendet werden.
  • Hier ist das Atomverhältnis von In zu dem Element M in dem für das Oxid 530b verwendeten Metalloxid vorzugsweise größer als das Atomverhältnis von In zu dem Element M in dem für das Oxid 530a verwendeten Metalloxid.
  • Wie vorstehend beschrieben, ist das Oxid 530a unter dem Oxid 530b angeordnet, wodurch verhindert werden kann, dass Verunreinigungen und Sauerstoff von unterhalb des Oxids 530a ausgebildeten Komponenten in das Oxid 530b diffundieren.
  • Die Dichte von Defektzuständen an der Grenzfläche zwischen dem Oxid 530a und dem Oxid 530b kann verringert werden, wenn das Oxid 530a und das Oxid 530b abgesehen von Sauerstoff ein gemeinsames Element (als Hauptkomponente) enthalten. Da die Dichte von Defektzuständen an der Grenzfläche zwischen den Oxiden 530a und 530b verringert werden kann, ist der Einfluss der Grenzflächenstreuung auf die Ladungsträgerleitung gering, und ein hoher Durchlassstrom kann erhalten werden.
  • Das Oxid 530b weist vorzugsweise eine Kristallinität auf. Insbesondere wird für das Oxid 530b vorzugsweise ein kristalliner Oxidhalbleiter mit Ausrichtung bezüglich der c-Achse (c-axis aligned crystalline oxide semiconductor, CAAC-OS) verwendet.
  • Der CAAC-OS ist ein Metalloxid, das eine dichte Struktur mit hoher Kristallinität aufweist und eine geringe Menge an Verunreinigungen und Defekten (z. B. Vo) aufweist. Insbesondere wird nach der Ausbildung eines Metalloxids eine Wärmebehandlung bei einer Temperatur durchgeführt, bei der das Metalloxid nicht zu einem Polykristall wird (z. B. 400 °C bis 600 °C), wodurch ein CAAC-OS, der eine dichte Struktur mit höherer Kristallinität aufweist, erhalten werden kann. Wenn die Dichte des CAAC-OS auf diese Weise erhöht wird, kann die Diffusion von Verunreinigungen oder Sauerstoff in dem CAAC-OS weiter verringert werden.
  • Im Gegensatz dazu ist es weniger wahrscheinlich, dass bei einem CAAC-OS eine Verringerung der Elektronenbeweglichkeit aufgrund einer Kristallkorngrenze auftritt, da es schwierig ist, eine eindeutige Kristallkorngrenze zu beobachten. Somit ist ein Metalloxid mit einem CAAC-OS physikalisch stabil. Daher ist ein Metalloxid mit einem CAAC-OS wärmebeständig und weist eine hohe Zuverlässigkeit auf.
  • Es ist wahrscheinlich, dass die elektrischen Eigenschaften des Transistors, bei dem ein Oxidhalbleiter verwendet wird, durch das Vorhandensein von Verunreinigungen und Sauerstofffehlstellen in dem Kanalbildungsbereich des Oxidhalbleiters leicht verändert werden; infolgedessen nimmt die Zuverlässigkeit in einigen Fällen ab. In einigen Fällen bildet Wasserstoff in der Nähe einer Sauerstofffehlstelle einen Defekt, in dem Wasserstoff in die Sauerstofffehlstelle eindringt (nachstehend in einigen Fällen als VoH bezeichnet), und ein als Ladungsträger dienendes Elektron wird erzeugt. Deshalb ist es wahrscheinlich, dass dann, wenn der Kanalbildungsbereich des Oxidhalbleiters Sauerstofffehlstellen enthält, der Transistor selbstleitende Eigenschaften aufweist (Eigenschaften, mit denen ein Kanal sogar dann existiert, wenn keine Spannung an eine Gate-Elektrode angelegt wird, und ein Strom durch den Transistor fließt). Daher werden Verunreinigungen, Sauerstofffehlstellen und VoH in dem Kanalbildungsbereich des Oxidhalbleiters vorzugsweise so weit wie möglich verringert. Mit anderen Worten: Es wird bevorzugt, dass der Kanalbildungsbereich des Oxidhalbleiters eine verringerte Ladungsträgerkonzentration aufweist und ein i-Typ (intrinsisch) oder ein im Wesentlichen i-Typ ist.
  • Im Gegensatz dazu kann dann, wenn ein durch Erwärmung abgegebenen Sauerstoff (nachstehend in einigen Fällen als überschüssiger Sauerstoff bezeichnet) enthaltender Isolator in der Nähe des Oxidhalbleiters bereitgestellt wird und eine Wärmebehandlung durchgeführt wird, dem Oxidhalbleiter Sauerstoff von dem Isolator zugeführt werden, so dass Sauerstofffehlstellen und VoH verringert werden können. Es sei angemerkt, dass dann, wenn eine überschüssige Menge an Sauerstoff dem Source-Bereich oder dem Drain-Bereich zugeführt wird, der Durchlassstrom oder die Feldeffektbeweglichkeit des Transistors 200 verringert werden könnte. Ferner führen Schwankungen der Menge an dem Source-Bereich oder dem Drain-Bereich zugeführtem Sauerstoff in der Substratoberfläche zu Schwankungen der Eigenschaften der den Transistor beinhaltenden Halbleitervorrichtung.
  • Daher ist der als Kanalbildungsbereich dienende Bereich 530bc in dem Oxidhalbleiter vorzugsweise ein i-Typ-Bereich oder ein im Wesentlichen i-Typ-Bereich mit einer verringerten Ladungsträgerkonzentration; jedoch sind die als Source-Bereich oder Drain-Bereich dienenden Bereiche 530ba und 530bb jeweils vorzugsweise ein n-Typ-Bereich mit einer hohen Ladungsträgerkonzentration. Das heißt: Es wird bevorzugt, dass Sauerstofffehlstellen und VoH in dem Bereich 530bc des Oxidhalbleiters verringert werden und eine Zufuhr einer überschüssigen Menge an Sauerstoff zu dem Bereich 530ba und dem Bereich 530bb verhindert wird.
  • In Anbetracht des Vorstehenden wird bei dieser Ausführungsform eine Mikrowellenbehandlung in einer Sauerstoff enthaltenden Atmosphäre in einem Zustand durchgeführt, in dem der Leiter 542a und der Leiter 542b über dem Oxid 530b bereitgestellt sind, so dass Sauerstofffehlstellen und VoH in dem Bereich 530bc verringert werden. Hier bezeichnet eine Mikrowellenbehandlung beispielsweise eine Behandlung, bei der eine eine Stromquelle zum Erzeugen von hochdichtem Plasma unter Verwendung von Mikrowellen beinhaltende Einrichtung verwendet wird.
  • Indem eine Mikrowellenbehandlung in einer Sauerstoff enthaltenden Atmosphäre durchgeführt wird, kann ein Sauerstoffgas unter Verwendung von Mikrowellen oder Hochfrequenzwellen, wie z. B. HF, in Plasma umgewandelt werden und das Sauerstoffplasma kann aktiviert werden. Dabei kann der Bereich 530bc mit Mikrowellen oder Hochfrequenzwellen, wie z. B. HF, bestrahlt werden. Durch die Wirkung des Plasmas, der Mikrowellen oder dergleichen wird VoH in dem Bereich 530bc geschnitten; daher kann Wasserstoff H von dem Bereich 530bc entfernt werden und können Sauerstofffehlstellen (Vo) mit Sauerstoff kompensiert werden. Das heißt, dass die Reaktion „VoH → H + Vo“ in dem Bereich 530bc auftritt, so dass die Wasserstoffkonzentration in dem Bereich 530bc verringert werden kann. Infolgedessen können Sauerstofffehlstellen und VoH in dem Bereich 530bc verringert werden, so dass die Ladungsträgerkonzentration verringert werden kann.
  • Bei der Mikrowellenbehandlung in einer Sauerstoff enthaltenden Atmosphäre werden Wirkungen der Mikrowellen, der Hochfrequenzwellen, wie z. B. HF, des Sauerstoffplasmas oder dergleichen von dem Leiter 542a und dem Leiter 542b blockiert und nicht auf den Bereich 530ba und den Bereich 530bb ausgeübt. Des Weiteren kann die Wirkung des Sauerstoffplasmas durch den Isolator 571 und den Isolator 580 verringert werden, die derart bereitgestellt sind, dass sie das Oxid 530b und den Leiter 542 bedecken. Daher treten bei der Mikrowellenbehandlung die Verringerung von VoH und die Zufuhr einer überschüssigen Menge an Sauerstoff nicht in dem Bereich 530ba und dem Bereich 530bb auf, so dass die Verringerung der Ladungsträgerkonzentration verhindert werden kann.
  • Nachdem der zu dem Isolator 552 werdende Isolierfilm ausgebildet worden ist, oder der zu dem Isolator 550 werdende Isolierfilm ausgebildet worden ist, wird vorzugsweise eine Mikrowellenbehandlung in einer Sauerstoff enthaltenden Atmosphäre durchgeführt. Indem über den Isolator 552 bzw. den Isolator 550 die Mikrowellenbehandlung auf diese Weise in einer Sauerstoff enthaltenden Atmosphäre durchgeführt wird, kann Sauerstoff effizient in den Bereich 530bc eingebracht werden. Außerdem können das Einbringen einer unnötigen Menge von Sauerstoff in den Bereich 530bc und eine Oxidation der Seitenfläche des Leiters 542 verhindert werden, indem der Isolator 552 in Kontakt mit der Seitenfläche des Leiters 542 und der Oberfläche des Bereichs 530bc angeordnet ist. Wenn der zu dem Isolator 550 werdende Isolierfilm ausgebildet wird, kann ferner die Oxidation der Seitenfläche des Leiters 542 verhindert werden.
  • In den Bereich 530bc eingebrachter Sauerstoff hat verschiedene Formen, wie z. B. Sauerstoffatom, Sauerstoffmoleküle, Sauerstoffradikal (auch als O-Radikal bezeichnetes, ein ungepaartes Elektron aufweisendes Atom bzw. Molekül oder Ion) und dergleichen. Es sei angemerkt, dass in den Bereich 530bc eingebrachter Sauerstoff eine oder mehrere obige Formen haben kann und vorzugsweise insbesondere ein Sauerstoffradikal ist. Ferner kann die Filmqualität des Isolators 552 und des Isolators 550 verbessert werden, so dass die Zuverlässigkeit des Transistors 500 verbessert wird.
  • Auf diese Weise können Sauerstofffehlstellen und VoH von dem Bereich 530bc des Oxidhalbleiters selektiv entfernt werden, wodurch der Bereich 530bc ein i-Typ-Bereich oder ein im Wesentlichen i-Typ-Bereich sein kann. Ferner kann verhindert werden, dass eine überschüssige Menge an Sauerstoff den als Source-Bereich oder Drain-Bereich dienenden Bereichen 530ba und 530bb zugeführt wird, so dass die n-Typ-Bereiche aufrechterhalten werden können. Demzufolge können Schwankungen der elektrischen Eigenschaften des Transistors 500 verhindert werden, und Schwankungen der elektrischen Eigenschaften der Transistoren 500 in der Substratoberfläche können verhindert werden.
  • Mit der vorstehenden Struktur kann eine Halbleitervorrichtung mit geringen Schwankungen der Transistoreigenschaften bereitgestellt werden. Ferner kann eine Halbleitervorrichtung mit hoher Zuverlässigkeit bereitgestellt werden. Alternativ kann eine Halbleitervorrichtung mit vorteilhaften elektrischen Eigenschaften bereitgestellt werden.
  • Wie in 36B dargestellt, kann eine gekrümmte Oberfläche zwischen der Seitenfläche des Oxids 530b und der Oberseite des Oxids 530b in einer Querschnittsansicht in der Kanalbreitenrichtung des Transistors 500 bereitgestellt werden. Das heißt: Ein Endabschnitt der Seitenfläche und ein Endabschnitt der Oberseite können gekrümmt sein (im Folgenden wird eine derartige gekrümmte Form auch als abgerundete Form bezeichnet).
  • Der Krümmungsradius der gekrümmten Oberfläche ist vorzugsweise größer als 0 nm und kleiner als die Filmdicke des Oxids 530b in einem sich mit dem Leiter 542 überlappenden Bereich, oder kleiner als die Hälfte der Länge eines die gekrümmte Oberfläche nicht aufweisenden Bereichs. Insbesondere ist der Krümmungsradius der gekrümmten Oberfläche größer als 0 nm und kleiner als oder gleich 20 nm, bevorzugt größer als oder gleich 1 nm und kleiner als oder gleich 15 nm, bevorzugter größer als oder gleich 5 nm und kleiner als oder gleich 10 nm. Mit einer derartigen Form kann die Abdeckung des Oxids 530b mit dem Isolator 552, dem Isolator 550, dem Isolator 554 und dem Leiter 260 verbessert werden.
  • Das Oxid 530 weist vorzugsweise eine mehrschichtige Struktur aus einer Vielzahl von Oxidschichten mit unterschiedlichen chemischen Zusammensetzungen auf. Insbesondere ist das Atomverhältnis des Elements M zu dem als Hauptkomponente dienenden Metallelement in dem für das Oxid 530a verwendeten Metalloxid vorzugsweise größer als das Atomverhältnis des Elements M zu dem als Hauptkomponente dienenden Metallelement in dem für das Oxid 530b verwendeten Metalloxid. Außerdem ist das Atomverhältnis des Elements M zu In in dem für das Oxid 530a verwendeten Metalloxid vorzugsweise größer als das Atomverhältnis des Elements M zu In in dem für das Oxid 530b verwendeten Metalloxid. Außerdem ist das Atomverhältnis von In zu dem Element M in dem für das Oxid 530b verwendeten Metalloxid vorzugsweise größer als das Atomverhältnis von In zu dem Element M in dem für das Oxid 530a verwendeten Metalloxid.
  • Es handelt sich bei dem Oxid 530b vorzugsweise um ein Oxid mit Kristallinität, wie z. B. einen CAAC-OS. Ein Oxid mit Kristallinität, wie z. B. ein CAAC-OS, weist eine dichte Struktur mit nur geringen Verunreinigungen und Defekten (z. B. Sauerstofffehlstellen) und hoher Kristallinität auf. Dies kann die Extraktion von Sauerstoff aus dem Oxid 530b durch die Source- oder Drain-Elektrode verhindern. Dies hemmt die Extraktion von Sauerstoff aus dem Oxid 530b, selbst wenn eine Wärmebehandlung durchgeführt wird; daher ist der Transistor 500 stabil gegenüber hohen Temperaturen im Herstellungsprozess (d. h. dem sogenannten Wärmebudget).
  • Hier verändert sich das Leitungsbandminimum in einem Verbindungsabschnitt des Oxids 530a und des Oxids 530b graduell. Mit anderen Worten: Das Energieniveau des Leitungsbandminimums in dem Verbindungsabschnitt des Oxids 530a und des Oxids 530b verändert sich stetig oder ist stetig zusammenhängend. Dafür wird vorzugsweise die Dichte der Defektzustände in einer Mischschicht verringert, die an der Grenzfläche zwischen dem Oxid 530a und dem Oxid 530b ausgebildet wird.
  • Insbesondere kann dann, wenn das Oxid 530a und das Oxid 530b abgesehen von Sauerstoff ein gemeinsames Element als Hauptkomponente enthalten, eine Mischschicht mit einer niedrigen Dichte der Defektzustände ausgebildet werden. Beispielsweise kann in dem Fall, in dem es sich bei dem Oxid 530b um ein In-M-Zn-Oxid handelt, ein In-M-Zn-Oxid, ein M-Zn-Oxid, ein Oxid des Elements M, ein In-Zn-Oxid, Indiumoxid oder dergleichen für das Oxid 530a verwendet werden.
  • Insbesondere wird für das Oxid 530a ein Metalloxid mit einem Atomverhältnis von In: M: Zn = 1: 3: 4 oder einer Zusammensetzung in der Nähe davon oder mit einem Atomverhältnis von In: M: Zn = 1: 1: 0,5 oder einer Zusammensetzung in der Nähe davon verwendet. Für das Oxid 530b wird ein Metalloxid mit einem Atomverhältnis von In: M: Zn = 1: 1: 1 oder einer Zusammensetzung in der Nähe davon oder mit einem Atomverhältnis von In: M: Zn = 4: 2: 3 oder einer Zusammensetzung in der Nähe davon verwendet. Es sei angemerkt, dass „die Zusammensetzung in der Nähe davon“ ± 30 % von erwünschtem Atomverhältnis bezeichnet. Als Element M wird vorzugsweise Gallium verwendet.
  • In dem Fall, in dem ein Metalloxid durch ein Sputterverfahren abgeschieden wird, ist das vorstehende Atomverhältnis nicht auf das Atomverhältnis des abgeschiedenen Metalloxids beschränkt, sondern kann ein Atomverhältnis eines für die Abscheidung des Metalloxids verwendeten Sputtertargets sein.
  • Wie in 36A dargestellt, verteilt im Oxid 530 enthaltenes Indium an der Grenzfläche zwischen dem Oxid 530 und dem Isolator 552 sowie in der Nähe davon in einigen Fällen ungleichmäßig, wenn der aus Aluminiumoxid und dergleichen gebildete Isolator 552 in Kontakt mit der Oberseite und der Seitenfläche des Oxids 530 angeordnet ist. Dadurch tritt in der Nähe der Oberfläche des Oxids 530 ein Atomverhältnis nahe an Indiumoxid bzw. nahe an In-Zn-Oxid auf. Das derartige vergrößerte Atomverhältnis von Indium in der Nähe der Oberfläche des Oxids 530, insbesondere des Oxids 530b, kann die Feldeffektbeweglichkeit des Transistors 500 erhöhen.
  • Wenn das Oxid 530a und das Oxid 530b die vorstehend beschriebene Struktur aufweisen, kann die Dichte der Defektzustände an der Grenzfläche zwischen dem Oxid 530a und dem Oxid 530b verringert werden. Somit ist der Einfluss der Grenzflächenstreuung auf die Ladungsträgerübertragung gering, und der Transistor 500 kann einen hohen Durchlassstrom und hohe Frequenzeigenschaften aufweisen.
  • Mindestens einer des Isolators 512, des Isolators 514, des Isolators 544, des Isolators 571, des Isolators 574, des Isolators 576 und des Isolators 581 dient vorzugsweise als isolierender Sperrfilm, der die Diffusion von Verunreinigungen, wie z. B. Wasser und Wasserstoff, von der Seite des Substrats oder von oberhalb des Transistors 500 in den Transistor 500 verhindert. Deshalb wird für mindestens einen des Isolators 512, des Isolators 514, des Isolators 544, des Isolators 571, des Isolators 574, des Isolators 576 und des Isolators 581 vorzugsweise ein isolierendes Material mit einer Funktion zum Unterdrücken einer Diffusion von Verunreinigungen, wie z. B. Wasserstoffatomen, Wasserstoffmolekülen, Wassermolekülen, Stickstoffatomen, Stickstoffmolekülen, Stickstoffoxidmolekülen (z. B. N2O, NO und NO2) und Kupferatomen, d. h. ein isolierendes Material, das die vorstehenden Verunreinigungen mit geringerer Wahrscheinlichkeit passieren, verwendet. Alternativ wird vorzugsweise ein isolierendes Material mit einer Funktion zum Unterdrücken einer Diffusion von Sauerstoff (z. B. Sauerstoffatomen und/oder Sauerstoffmolekülen), d. h. ein isolierendes Material, das der Sauerstoff mit geringerer Wahrscheinlichkeit passiert, verwendet.
  • Es sei angemerkt, dass in dieser Beschreibung ein isolierender Sperrfilm einen Isolierfilm bezeichnet, der eine Sperreigenschaft aufweist. In dieser Beschreibung meint eine Sperreigenschaft eine Funktion zum Unterdrücken einer Diffusion einer entsprechenden Substanz (auch als niedrige Durchlässigkeit bezeichnet). Alternativ meint eine Sperreigenschaft in dieser Beschreibung eine Funktion zum Einfangen und Fixieren (auch als Gettering bezeichnet) einer entsprechenden Substanz.
  • Ein Isolator, der eine Funktion zum Unterdrücken einer Diffusion von Verunreinigungen, wie z. B. Wasser und Wasserstoff, und Sauerstoff aufweist, wird vorzugsweise für den Isolator 512, den Isolator 514, den Isolator 544, den Isolator 571, den Isolator 574, den Isolator 576 und den Isolator 581 verwendet; zum Beispiel kann Aluminiumoxid, Magnesiumoxid, Hafniumoxid, Galliumoxid, Indiumgalliumzinkoxid, Siliziumnitrid, Siliziumnitridoxid oder dergleichen verwendet werden. Beispielsweise wird Siliziumnitrid, das eine höhere Wasserstoffsperreigenschaft aufweist, vorzugsweise für den Isolator 512, den Isolator 544 und den Isolator 576 verwendet. Beispielsweise wird Aluminiumoxid oder Magnesiumoxid, das eine ausgezeichnete Funktion zum Einfangen und Fixieren von Wasserstoff aufweist, vorzugsweise für den Isolator 514, der Isolator 571, der Isolator 574 und der Isolator 581 verwendet. In diesem Fall kann verhindert werden, dass Verunreinigungen, wie z. B. Wasser und Wasserstoff, von der Seite des Substrats durch den Isolator 512 und den Isolator 514 in Richtung des Transistors 500 diffundieren. Alternativ kann verhindert werden, dass Verunreinigungen, wie z. B. Wasser und Wasserstoff, von einem Zwischenschicht-Isolierfilm oder dergleichen, der außerhalb des Isolators 581 bereitgestellt ist, in Richtung des Transistors 500 diffundieren. Alternativ kann verhindert werden, dass Sauerstoff, der in dem Isolator 524 und dergleichen enthalten ist, durch den Isolator 512 und den Isolator 514 in Richtung des Substrats diffundiert. Alternativ kann verhindert werden, dass Sauerstoff, der in dem Isolator 580 und dergleichen enthalten ist, durch den Isolator 574 und dergleichen in die Komponenten oberhalb des Transistors 500 diffundiert. Auf diese Weise wird es bevorzugt, dass der Transistor 500 von dem Isolator 512, dem Isolator 514, dem Isolator 571, dem Isolator 544, dem Isolator 574 , dem Isolator 576 und dem Isolator 581, die eine Funktion zum Unterdrücken einer Diffusion von Verunreinigungen, wie z. B. Wasser und Wasserstoff, und Sauerstoff aufweisen, umschlossen ist.
  • Hier wird ein Oxid mit einer amorphen Struktur vorzugsweise für den Isolator 512, den Isolator 514, den Isolator 544, den Isolator 571, den Isolator 574, den Isolator 576 und den Isolator 581 verwendet. Beispielsweise wird ein Metalloxid, wie z. B. AlOx (x ist eine vorgegebene Zahl von größer als 0) oder MgOy (y ist eine vorgegebene Zahl von größer als 0), vorzugsweise verwendet. In einem derartigen Metalloxid mit einer amorphen Struktur weist ein Sauerstoffatom offene Bindungen (dangling bonds) auf und weist in einigen Fällen eine Funktion zum Einfangen oder Fixieren von Wasserstoff mit den offenen Bindungen auf. Wenn ein derartiges Metalloxid mit einer amorphen Struktur als Komponente des Transistors 500 verwendet wird oder in der Umgebung des Transistors 500 bereitgestellt wird, kann Wasserstoff, der in dem Transistor 500 enthalten ist, oder Wasserstoff, der sich in der Umgebung des Transistors 500 befindet, eingefangen oder fixiert werden. Insbesondere wird Wasserstoff, der in dem Kanalbildungsbereich des Transistors 500 enthalten ist, vorzugsweise eingefangen oder fixiert. Indem das Metalloxid mit einer amorphen Struktur als Komponente des Transistors 500 verwendet wird oder in der Umgebung des Transistors 500 bereitgestellt wird, können der Transistor 500 und eine Halbleitervorrichtung, die vorteilhafte Eigenschaften und eine hohe Zuverlässigkeit aufweisen, hergestellt werden.
  • Obwohl der Isolator 512, der Isolator 514, der Isolator 544, der Isolator 571, der Isolator 574, der Isolator 576 und der Isolator 581 vorzugsweise eine amorphe Struktur aufweisen, können sie teilweise einen Bereich mit einer polykristallinen Struktur umfassen. Alternativ können der Isolator 512, der Isolator 514, der Isolator 544, der Isolator 571, der Isolator 574, der Isolator 576 und der Isolator 581 eine mehrschichtige Struktur aufweisen, bei der eine Schicht mit einer amorphen Struktur und eine Schicht mit einer polykristallinen Struktur übereinander angeordnet sind. Beispielsweise kann eine mehrschichtige Struktur, bei der eine Schicht mit einer polykristallinen Struktur über einer Schicht mit einer amorphen Struktur ausgebildet wird, zum Einsatz kommen.
  • Der Isolator 512, der Isolator 514, der Isolator 544, der Isolator 571, der Isolator 574, der Isolator 576 und der Isolator 581 können beispielsweise durch ein Sputterverfahren abgeschieden werden. Da bei einem Sputterverfahren keine Wasserstoff enthaltenden Moleküle als Abscheidungsgas verwendet werden müssen, kann die Wasserstoffkonzentration des Isolators 512, des Isolators 514, des Isolators 544, des Isolators 571, des Isolators 574, des Isolators 576 und des Isolators 581 verringert werden. Das Abscheidungsverfahren ist nicht auf ein Sputterverfahren beschränkt; ein chemisches Gasphasenabscheidungs- (chemical vapor deposition, CVD-) Verfahren, ein Molekularstrahlepitaxie- (molecular beam epitaxy, MBE-) Verfahren, ein Impulslaserabscheidungs- (pulsed laser deposition, PLD-) Verfahren, ein Atomlagenabscheidungs- (atomic layer deposition, ALD-) Verfahren oder dergleichen kann in angemessener Weise verwendet werden.
  • Der spezifische Widerstand des Isolators 512, des Isolators 544 und des Isolators 576 ist in einigen Fällen vorzugsweise niedrig. Zum Beispiel können, indem der spezifische Widerstand des Isolators 512, des Isolators 544 und des Isolators 576 auf etwa 1 × 1013 Ωcm eingestellt wird, der Isolator 512, der Isolator 544 und der Isolator 576 in einigen Fällen die Aufladung des Leiters 503, des Leiters 542, des Leiters 560 oder dergleichen bei der Behandlung mit Plasma oder dergleichen im Herstellungsprozess einer Halbleitervorrichtung abmildern. Der spezifische Widerstand des Isolators 512, des Isolators 544 und des Isolators 576 ist vorzugsweise höher als oder gleich 1 × 1010 Ωcm und niedriger als oder gleich 1 × 1015 S2cm.
  • Die Permittivtäten des Isolators 516, des Isolators 574, des Isolators 580 und des Isolators 581 sind vorzugsweise niedriger als diejenige des Isolators 514. Wenn ein Material mit niedriger Permittivität für einen Zwischenschichtfilm verwendet wird, kann die parasitäre Kapazität, die zwischen Leitungen erzeugt wird, verringert werden. Für den Isolator 516, den Isolator 580 und den Isolator 581 wird vorzugsweise zum Beispiel Siliziumoxid, Siliziumoxynitrid, Siliziumoxid, dem Fluor zugesetzt ist, Siliziumoxid, dem Kohlenstoff zugesetzt ist, Siliziumoxid, dem Kohlenstoff und Stickstoff zugesetzt sind, poröses Siliziumoxid oder dergleichen je nach Bedarf verwendet.
  • Der Isolator 581 dient vorzugsweise zum Beispiel als Zwischenschichtfilm, Planarisierungsfilm oder dergleichen.
  • Der Leiter 503 ist mit dem Oxid 530 und dem Leiter 560 überlappend angeordnet. Hier wird der Leiter 503 vorzugsweise derart bereitgestellt, dass er in einer Öffnung, die in dem Isolator 516 ausgebildet ist, eingebettet ist. Ein Teil des Leiters 503 wird in einigen Fällen derart bereitgestellt, dass er in dem Isolator 514 eingebettet ist.
  • Der Leiter 503 umfasst den Leiter 503a und den Leiter 503b. Der Leiter 503a wird in Kontakt mit der Unterseite und der Seitenfläche der Öffnung bereitgestellt. Der Leiter 503b wird derart bereitgestellt, dass er in einem vertieften Abschnitt, der in dem Leiter 503a ausgebildet ist, eingebettet ist. Hier liegt der obere Abschnitt des Leiters 503b im Wesentlichen auf der gleichen Höhe wie der obere Abschnitt des Leiters 503a und der obere Abschnitt des Isolators 516.
  • Für den Leiter 503a wird vorzugsweise ein leitendes Material mit einer Funktion zum Unterdrücken einer Diffusion von Verunreinigungen, wie z. B. Wasserstoffatomen, Wasserstoffmolekülen, Wassermolekülen, Stickstoffatomen, Stickstoffmolekülen, Stickstoffoxidmolekülen (z. B. N2O, NO und NO2) und Kupferatomen, verwendet. Alternativ wird vorzugsweise ein leitendes Material mit einer Funktion zum Unterdrücken einer Diffusion von Sauerstoff (z. B. Sauerstoffatomen und/oder Sauerstoffmolekülen) verwendet.
  • Wenn ein leitendes Material mit einer Funktion zum Verhindern einer Diffusion von Wasserstoff für den Leiter 503a verwendet wird, kann verhindert werden, dass Verunreinigungen, wie z. B. Wasserstoff, die in dem Leiter 503b enthalten sind, durch den Isolator 524 und dergleichen in das Oxid 530 diffundieren. Wenn ein leitendes Material mit einer Funktion zum Unterdrücken einer Diffusion von Sauerstoff für den Leiter 503a verwendet wird, kann verhindert werden, dass die Leitfähigkeit des Leiters 503b infolge einer Oxidation verringert wird. Als leitendes Material mit einer Funktion zum Unterdrücken einer Diffusion von Sauerstoff wird vorzugsweise zum Beispiel Titan, Titannitrid, Tantal, Tantalnitrid, Ruthenium, Rutheniumoxid oder dergleichen verwendet. Daher kann eine Einzelschicht oder eine Schichtanordnung aus den vorstehenden leitenden Materialien als Leiter 503a verwendet werden. Beispielsweise kann Titannitrid für den Leiter 503a verwendet werden.
  • Für den Leiter 503b wird ferner vorzugsweise ein leitendes Material verwendet, das Wolfram, Kupfer oder Aluminium als Hauptkomponente enthält. Beispielsweise kann Wolfram für den Leiter 503b verwendet werden.
  • Der Leiter 503 dient in einigen Fällen als zweite Gate-Elektrode. In diesem Fall kann, indem ein an den Leiter 503 angelegtes Potential nicht synchron mit, sondern unabhängig von einem an den Leiter 560 angelegten Potential verändert wird, die Schwellenspannung (Vth) des Transistors 500 gesteuert werden. Indem insbesondere ein negatives Potential an den Leiter 503 angelegt wird, kann Vth des Transistors 500 erhöht werden und kann der Sperrstrom verringert werden. Demzufolge kann ein Drain-Strom bei einem an den Leiter 560 angelegten Potential von 0 V in dem Fall, in dem ein negatives Potential an den Leiter 503 angelegt wird, stärker verringert werden als in dem Fall, in dem es nicht angelegt wird.
  • Der spezifische elektrische Widerstand des Leiters 503 wird unter Berücksichtigung des an den Leiter 503 angelegten Potentials eingestellt, und die Filmdicke des Leiters 503 wird entsprechend dem spezifischen elektrischen Widerstand bestimmt. Die Filmdicke des Isolators 516 ist im Wesentlichen gleich derjenigen des Leiters 503. Die Filmdicke des Leiters 503 und diejenige des Isolators 516 sind vorzugsweise so klein wie möglich im zulässigen Bereich der Konstruktion des Leiters503. Wenn die Filmdicke des Isolators 516 verringert wird, kann die absolute Menge an in dem Isolator 516 enthaltenen Verunreinigungen, wie z. B. Wasserstoff, verringert werden, so dass die Diffusion der Verunreinigungen in das Oxid 530 verringert werden kann.
  • Wenn von oben betrachtet wird,, ist die Größe des Leiters 503 vorzugsweise größer als die Größe eines sich nicht mit dem Leiter 542a und dem Leiter 542b überlappenden Bereichs des Oxids 530. Wie in 36B dargestellt, wird es besonders bevorzugt, dass sich der Leiter 503 über die Endabschnitte des Oxids 530a und des Oxids 530b in der Kanalbreitenrichtung hinaus erstreckt. Das heißt, dass der Leiter 503 und der Leiter 560 vorzugsweise auf einer Außenseite der Seitenfläche des Oxids 530 in der Kanalbreitenrichtung einander überlappen, wobei die Isolatoren dazwischen liegen. Mit dieser Struktur kann der Kanalbildungsbereich des Oxids 530 elektrisch von einem elektrischen Feld des Leiters 560, der als erste Gate-Elektrode dient, und einem elektrischen Feld des Leiters 503, der als zweite Gate-Elektrode dient, umschlossen werden. In dieser Beschreibung wird eine derartige Transistorstruktur, bei der der Kanalbildungsbereich elektrisch von den elektrischen Feldern des ersten Gates und des zweiten Gates umschlossen ist, als Struktur mit umschlossenem Kanal (surrounded channel structure bzw. S-Kanal-Struktur) bezeichnet.
  • Es sei angemerkt, dass in dieser Beschreibung und dergleichen ein Transistor mit einer S-Kanal-Struktur einen Transistor mit einer Struktur bezeichnet, bei der ein Kanalbildungsbereich elektrisch von den elektrischen Feldern eines Paars von Gate-Elektroden umschlossen ist. Die in dieser Beschreibung und dergleichen offenbarte S-Kanal-Struktur unterscheidet sich von einer FIN-Typ-Struktur und einer Planarstruktur. Wenn die S-Kanal-Struktur zum Einsatz kommt, kann die Beständigkeit gegen einen Kurzkanaleffekt erhöht werden. Mit anderen Worten: Ein Transistor kann erhalten werden, bei dem ein Kurzkanaleffekt mit geringerer Wahrscheinlichkeit auftritt.
  • Des Weiteren erstreckt sich der Leiter 503, um auch als Leitung zu dienen, wie in 36B dargestellt. Jedoch kann, ohne darauf beschränkt zu sein, ein Leiter, der als Leitung dient, unter dem Leiter 503 bereitgestellt sein. Der Leiter 503 wird nicht notwendigerweise in jedem Transistor bereitgestellt. Beispielsweise kann eine Struktur zum Einsatz kommen, bei der eine Vielzahl von Transistoren den Leiter 503 teilt.
  • Es sei angemerkt, dass, obwohl der Transistor 500 eine Struktur aufweist, bei der der Leiter 503 eine Schichtanordnung aus dem Leiter 503a und dem Leiter 503b ist, die vorliegende Erfindung nicht darauf beschränkt ist. Beispielsweise kann der Leiter 503 eine einschichtige Struktur oder eine mehrschichtige Struktur aus drei oder mehr Schichten aufweisen.
  • Der Isolator 522 und der Isolator 524 dienen jeweils als Gate-Isolator.
  • Der Isolator 522 weist vorzugsweise eine Funktion zum Unterdrücken einer Diffusion von Wasserstoff (z. B. Wasserstoffatomen und/oder Wasserstoffmolekülen) auf. Ferner weist der Isolator 522 vorzugsweise eine Funktion zum Unterdrücken einer Diffusion von Sauerstoff (z. B. Sauerstoffatomen und/oder Sauerstoffmolekülen) auf. Beispielsweise weist der Isolator 522 vorzugsweise eine Funktion auf, eine Diffusion von Wasserstoff und/oder Sauerstoff stärker als der Isolator 524 zu unterdrücken.
  • Als Isolator 522 wird vorzugsweise ein Isolator verwendet, der ein Oxid von Aluminium und/oder ein Oxid von Hafnium enthält, bei denen es sich um isolierende Materialien handelt. Als Isolator wird vorzugsweise Aluminiumoxid, Hafniumoxid, ein Oxid, das Aluminium und Hafnium enthält (Hafniumaluminat), oder dergleichen verwendet. In dem Fall, in dem der Isolator 522 unter Verwendung eines derartigen Materials ausgebildet wird, dient der Isolator 522 als Schicht, die eine Abgabe von Sauerstoff von dem Oxid 530 in Richtung des Substrats und eine Diffusion von Verunreinigungen, wie z. B. Wasserstoff, von der Umgebung des Transistors 500 in das Oxid 530 unterdrückt. Daher kann dann, wenn der Isolator 522 bereitgestellt wird, verhindert werden, dass Verunreinigungen, wie z. B. Wasserstoff, in den Transistor 500 diffundieren und dass Sauerstofffehlstellen in dem Oxid 530 erzeugt werden. Ferner kann verhindert werden, dass der Leiter 503 mit Sauerstoff reagiert, der in dem Isolator 524, dem Oxid 530 oder dergleichen enthalten ist.
  • Alternativ kann dem vorstehenden Isolator beispielsweise Aluminiumoxid, Bismutoxid, Germaniumoxid, Nioboxid, Siliziumoxid, Titanoxid, Wolframoxid, Yttriumoxid oder Zirconiumoxid zugesetzt werden. Dieser Isolator kann alternativ einer Nitrierungsbehandlung unterzogen werden. Alternativ kann für den Isolator 522 eine Schichtanordnung verwendet werden, die erhalten wird, indem Siliziumoxid, Siliziumoxynitrid oder Siliziumnitrid über diesen Isolatoren angeordnet wird.
  • Für den Isolator 522 wird vorzugsweise z. B. eine Einzelschicht oder eine Schichtanordnung aus einem Isolator verwendet, der ein sogenanntes Material mit hohem k, wie z. B. Aluminiumoxid, Hafniumoxid, Tantaloxid und Zirconiumoxid, enthält. Mit Voranschreiten miniaturisierter und hoch integrierter Transistoren kann ein Problem, wie z. B. ein Leckstrom, wegen einer Verringerung der Filmdicke eines Gate-Isolators auftreten. Wenn ein Material mit hohem k für einen als Gate-Isolator dienenden Isolator verwendet wird, kann ein Gate-Potential beim Betrieb des Transistors verringert werden, während die physikalische Filmdicke des Gate-Isolators beibehalten wird. Ferner kann für den Isolator 522 in einigen Fällen eine Substanz mit hoher Permittivität verwendet werden, wie z. B. Blei-Zirkonat-Titanat (PZT), Strontiumtitanat (SrTiO3) oder (Ba,Sr)TiO3 (BST).
  • Für den Isolator 524, der in Kontakt mit dem Oxid 530 ist, kann beispielsweise Siliziumoxid, Siliziumoxynitrid oder dergleichen angemessen verwendet werden.
  • Im Herstellungsprozess des Transistors 500 wird vorzugsweise eine Wärmebehandlung in einem Zustand durchgeführt, in dem eine Oberfläche des Oxids 530 freigelegt ist. Diese Wärmebehandlung kann beispielsweise bei höher als oder gleich 100 °C und niedriger als oder gleich 600 °C, bevorzugt höher als oder gleich 350 °C und niedriger als oder gleich 550 °C durchgeführt werden. Es sei angemerkt, dass die Wärmebehandlung in einer Stickstoffgasatmosphäre, einer Inertgasatmosphäre oder einer Atmosphäre durchgeführt wird, die ein Oxidationsgas mit 10 ppm oder mehr, 1 % oder mehr, oder 10 % oder mehr enthält. Beispielsweise wird die Wärmebehandlung vorzugsweise in einer Sauerstoffatmosphäre durchgeführt. Daher kann dem Oxid 530 Sauerstoff zugeführt werden, und Sauerstofffehlstellen (Vo) können somit verringert werden. Die Wärmebehandlung kann unter reduziertem Druck durchgeführt werden. Alternativ kann die Wärmebehandlung in einer Stickstoffgasatmosphäre oder einer Inertgasatmosphäre durchgeführt werden, und dann kann eine weitere Wärmebehandlung in einer Atmosphäre durchgeführt werden, die ein Oxidationsgas mit 10 ppm oder mehr, 1 % oder mehr, oder 10 % oder mehr enthält, um freigesetzten Sauerstoff zu kompensieren. Alternativ kann eine Wärmebehandlung in einer Atmosphäre durchgeführt werden, die ein Oxidationsgas mit 10 ppm oder mehr, 1 % oder mehr, oder 10 % oder mehr enthält, und dann kann eine weitere Wärmebehandlung sukzessiv in einer Stickstoffgasatmosphäre oder einer Inertgasatmosphäre durchgeführt werden.
  • Es sei angemerkt, dass die an dem Oxid 530 durchgeführte Sauerstoffzusatzbehandlung eine Reaktion fördern kann, bei der Sauerstofffehlstellen in dem Oxid 530 mit zugeführtem Sauerstoff repariert werden, d. h. eine Reaktion von „Vo+O→null“. Außerdem reagiert Wasserstoff, der in dem Oxid 530 verbleibt, mit dem zugeführten Sauerstoff, wodurch dieser Wasserstoff als H2O entfernt werden kann (Dehydratisierung). Somit kann die Bildung von VoH durch eine Rekombination des Wasserstoffs, der in dem Oxid 530 verbleibt, mit den Sauerstofffehlstellen unterdrückt werden.
  • Es sei angemerkt, dass der Isolator 522 und der Isolator 524 jeweils eine mehrschichtige Struktur aus zwei oder mehr Schichten aufweisen können. In diesem Fall kann, ohne Beschränkung auf eine mehrschichtige Struktur aus dem gleichen Material, eine mehrschichtige Struktur aus unterschiedlichen Materialien verwendet werden. Der Isolator 524 kann in einer Inselform ausgebildet werden, wobei er sich mit dem Oxid 530a überlappt. In diesem Fall ist der Isolator 544 in Kontakt mit einer Seitenfläche des Isolators 524 und einer Oberseite des Isolators 522.
  • Der Leiter 542a und der Leiter 542b werden in Kontakt mit der Oberseite des Oxids 530b bereitgestellt. Der Leiter 542a und der Leiter 542b dienen jeweils als Source-Elektrode oder Drain-Elektrode des Transistors 500.
  • Für den Leiter 542 (den Leiter 542a und den Leiter 542b) wird vorzugsweise z. B. ein Tantal enthaltendes Nitrid, ein Titan enthaltendes Nitrid, ein Molybdän enthaltendes Nitrid, ein Wolfram enthaltendes Nitrid, ein Tantal und Aluminium enthaltendes Nitrid, ein Titan und Aluminium enthaltendes Nitrid oder dergleichen verwendet. Bei einer Ausführungsform der vorliegenden Erfindung wird ein Tantal enthaltendes Nitrid besonders bevorzugt. Als weiteres Beispiel kann Rutheniumoxid, Rutheniumnitrid, ein Oxid, das Strontium und Ruthenium enthält, ein Oxid, das Lanthan und Nickel enthält, oder dergleichen verwendet werden. Diese Materialien werden bevorzugt, da sie oxidationsbeständige leitende Materialien oder Materialien sind, deren Leitfähigkeit auch nach der Absorption von Sauerstoff aufrechterhalten wird.
  • Es sei angemerkt, dass Wasserstoff, der in dem Oxid 530b oder dergleichen enthalten ist, in einigen Fällen in den Leiter 542a oder den Leiter 542b diffundiert. Wenn insbesondere ein Tantal enthaltendes Nitrid für den Leiter 542a und den Leiter 542b verwendet wird, kann Wasserstoff, der in dem Oxid 230b oder dergleichen enthalten ist, leicht in den Leiter 542a oder den Leiter 542b diffundieren, und der Wasserstoff, der diffundiert, wird in einigen Fällen an Stickstoff, der in dem Leiter 542a oder dem Leiter 542b enthalten ist, gebunden. Das heißt, dass Wasserstoff, der in dem Oxid 530b oder dergleichen enthalten ist, in einigen Fällen von dem Leiter 542a oder dem Leiter 542b absorbiert wird.
  • Vorzugsweise wird zwischen einer Seitenfläche des Leiters 542 und einer Oberseite des Leiters 542 keine gekrümmte Oberfläche ausgebildet. Wenn keine gekrümmte Oberfläche in dem Leiter 542 ausgebildet wird, kann der Leiter 542 eine große Querschnittsfläche in der Kanalbreitenrichtung aufweisen. Dementsprechend wird die Leitfähigkeit des Leiters 542 erhöht, so dass der Durchlassstrom des Transistors 500 erhöht werden kann.
  • Der Isolator 571a ist in Kontakt mit der Oberseite des Leiters 542a bereitgestellt, und der Isolator 571b ist in Kontakt mit der Oberseite des Leiters 542b bereitgestellt. Der Isolator 571 dient vorzugsweise mindestens als isolierender Sperrfilm gegen Sauerstoff. Daher weist der Isolator 571 vorzugsweise eine Funktion zum Unterdrücken" einer Diffusion von Sauerstoff auf. Beispielsweise weist der Isolator 571 vorzugsweise eine Funktion zum Unterdrücken" einer Diffusion von Sauerstoff stärker als der Isolator 580 auf. Beispielsweise kann ein Nitrid, das Silizium enthält, wie z. B. Siliziumnitrid, für den Isolator 571 verwendet werden. Ferner weist der Isolator 571 vorzugsweise eine Funktion zum Einfangen von Verunreinigungen, wie z. B. Wasserstoff, auf. In diesem Fall kann ein Metalloxid mit einer amorphen Struktur, beispielsweise ein Isolator, wie z. B. Aluminiumoxid oder Magnesiumoxid, für den Isolator 571 verwendet werden. Es wird besonders bevorzugt, dass Aluminiumoxid mit einer amorphen Struktur oder amorphes Aluminiumoxid für den Isolator 571 verwendet wird, da Wasserstoff in einigen Fällen effektiver eingefangen oder fixiert werden kann. Demzufolge können der Transistor 500 und eine Halbleitervorrichtung, die vorteilhafte Eigenschaften und eine hohe Zuverlässigkeit aufweisen, hergestellt werden.
  • Der Isolator 544 wird bereitgestellt, um den Isolator 524, das Oxid 530a, das Oxid 530b, den Leiter 542 und den Isolator 571 zu bedecken. Der Isolator 544 weist vorzugsweise eine Funktion zum Einfangen und Fixieren von Wasserstoff auf. In diesem Fall umfasst der Isolator 544 vorzugsweise Siliziumnitrid oder ein Metalloxid mit einer amorphen Struktur, beispielsweise einen Isolator, wie z. B. Aluminiumoxid oder Magnesiumoxid. Alternativ kann beispielsweise ein mehrschichtiger Film aus Aluminiumoxid und Siliziumnitrid über dem Aluminiumoxid als Isolator 544 verwendet werden.
  • Wenn die vorstehenden Isolatoren 571 und 544 bereitgestellt werden, kann der Leiter 542 von den Isolatoren mit einer Sperreigenschaft gegen Sauerstoff umschlossen werden. Das heißt, dass verhindert werden kann, dass in dem Isolator 524 und dem Isolator 580 enthaltener Sauerstoff in den Leiter 542 diffundiert. Infolgedessen kann verhindert werden, dass der Leiter 542 durch in dem Isolator 524 und dem Isolator 580 enthaltenen Sauerstoff direkt oxidiert wird, so dass eine Erhöhung des spezifischen Widerstands und eine Verringerung des Durchlassstroms verhindert werden können.
  • Der Isolator 552 dient als ein Teil des Gate-Isolators. Für den Isolator 552 wird vorzugsweise ein Isolierfilm mit einer Sperreigenschaft gegen Sauerstoff verwendet. Für den Isolator 552 kann ein Isolator verwendet werden, der für den vorstehend beschriebenen Isolator 574 verwendet werden kann. Für den Isolator 552 kann vorzugsweise ein Isolator verwendet werden, der ein Oxid von Aluminium und/oder ein Oxid von Hafnium enthält. Für diesen Isolator kann Aluminiumoxid, Hafniumoxid, ein Aluminium und Hafnium enthaltendes Oxid (Hafniumaluminat), ein Hafnium und Silizium enthaltendes Oxid (Hafniumsilikat) oder dergleichen verwendet. Bei dieser Ausführungsform wird Aluminiumoxid für den Isolator 552 verwendet. In diesem Fall ist der Isolator 552 ein zumindest Sauerstoff und Aluminium enthaltender Isolator.
  • Wie in 36B dargestellt, wird der Isolator 552 in Kontakt mit der Oberseite und der Seitenfläche des Oxids 530b, der Seitenfläche des Oxids 530a, der Seitenfläche des Isolators 524 und der Oberseite des Isolators 522 bereitgestellt. Das heißt, dass ein sich mit dem Leiter 560 überlappender Bereich des Oxids 530a, des Oxids 530b und des Isolators 524 im Querschnitt in der Kanalbreitenrichtung mit dem Isolator 552 bedeckt ist. Dadurch kann von dem Isolator 552 mit einer Sperreigenschaft gegen Sauerstoff verhindert werden, dass bei Wärmebehandlung und dergleichen Sauerstoff aus dem Oxid 530a und dem Oxid 530b abgegeben wird. Daher kann verringert werden, dass Sauerstofffehlstellen (Vo) in dem Oxid 530a und dem Oxid 530b gebildet werden. Dadurch können in dem Bereich 530bc gebildete Sauerstofffehlstellen (Vo) und VoH verringert werden. Daher können die elektrischen Eigenschaften und die Zuverlässigkeit des Transistors 500 verbessert werden.
  • Dagegen kann, selbst wenn in dem Isolator 580, dem Isolator 550 und dergleichen eine überschüssige Menge an Sauerstoff enthalten ist, eine überschüssige Zufuhr dieses Sauerstoffs zu dem Oxid 530a und dem Oxid 530b verhindert werden. Daher kann verhindert werden, dass eine Überoxidation des Bereichs 530ba und des Bereichs 530bb durch den Bereich 530bc zu einer Verringerung des Durchlassstroms oder einer Verringerung der Feldeffektbeweglichkeit des Transistors 500 führt.
  • Wie in 36A dargestellt, ist der Isolator 552 ferner in Kontakt mit jeder Seitenfläche des Leiters 542, des Isolators 571 und des Isolators 580 bereitgestellt. Daher können eine Oxidation der Seitenfläche des Leiters 542 und damit eine Bildung des Oxidfilms an dieser Seitenfläche verringert werden. Dadurch kann verhindert werden, dass eine Verringerung des Durchlassstroms oder eine Verringerung der Feldeffektbeweglichkeit des Transistors 500 bewirkt wird.
  • Ferner muss der Isolator 552 zusammen mit dem Isolator 554, dem Isolator 550 und dem Leiter 560 in einer im Isolator 580 und dergleichen ausgebildeten Öffnung bereitgestellt werden. Um den Transistor 500 zu miniaturisieren, ist die Filmdicke des Isolators 552 vorzugsweise klein. Die Filmdicke des Isolators 552 ist vorzugsweise größer als oder gleich 0,1 nm, größer als oder gleich 0,5 nm oder größer als oder gleich 1,0 nm und kleiner als oder gleich 1,0 nm, kleiner als oder gleich 3,0 nm oder kleiner als oder gleich 5,0 nm. Es sei angemerkt, dass eine der vorstehenden Untergrenzen und eine der vorstehenden Obergrenzen frei kombiniert werden können. In diesem Fall kann der Isolator 552 zumindest teilweise einen Bereich mit der vorstehenden Filmdicke aufweisen. Die Filmdicke des Isolators 552 ist vorzugsweise kleiner als diejenige des Isolators 550. In diesem Fall kann der Isolator 552 zumindest teilweise einen Bereich mit einer kleineren Filmdicke als diejenige des Isolators 550 aufweisen.
  • Der Isolator 552 wird vorzugsweise unter Verwendung eines ALD-Verfahrens abgeschieden, um seine Filmdicke so klein auszubilden, wie vorstehend beschrieben. Das ALD-Verfahren umfasst ein thermisches ALD-Verfahren, bei dem ein Vorläufer und ein Reaktant lediglich durch thermische Energie miteinander reagieren, ein plasmagestütztes ALD- (Plasma Enhanced ALD, PEALD-) Verfahren, bei dem ein durch Plasma angeregter Reaktant verwendet wird, und dergleichen. Bei einem PEALD-Verfahren ist die Verwendung von Plasma in einigen Fällen vorzuziehen, da die Abscheidung bei einer niedrigeren Temperatur möglich ist.
  • Bei einem ALD-Verfahren können Atome für jede Schicht abgeschieden werden, wobei die selbstregulierenden Eigenschaften der Atome genutzt werden. Daher weist ein ALD-Verfahren Vorteile auf, wie z. B. die Ausbildung eines extrem dünnen Films, die Abscheidung auf einer Komponente mit einem hohen Seitenverhältnis, die Ausbildung eines Films mit einer geringen Anzahl von Defekten wie Nadellöchern, die Abscheidung mit einer ausgezeichneten Abdeckung und die Abscheidung bei niedriger Temperatur. Daher kann der Film des Isolators 552 mit einer vorstehenden kleinen Dicke an der Seitenfläche der im Isolator 580 und dergleichen ausgebildeten Öffnung mit guter Abdeckung ausgebildet werden.
  • Es sei angemerkt, dass ein bei einem ALD-Verfahren verwendeter Vorläufer in einigen Fällen Kohlenstoff und dergleichen enthält. Daher enthält ein durch ein ALD-Verfahren ausgebildeter Film in einigen Fällen Verunreinigungen, wie z. B. Kohlenstoff, in größerer Menge als ein durch ein anderes Ausbildungsverfahren ausgebildeter Film. Es sei angemerkt, dass Verunreinigungen durch Sekundärionen-Massenspektrometrie (SIMS) oder Röntgenphotoelektronenspektroskopie (X-ray photoelectron spectroscopy, XPS) quantifiziert werden können.
  • Der Isolator 550 dient als ein Teil des Gate-Isolators. Der Isolator 550 wird vorzugsweise in Kontakt mit der Oberseite des Isolators 552 angeordnet. Für den Isolator 550 kann Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Siliziumoxid, dem Fluor zugesetzt ist, Siliziumoxid, dem Kohlenstoff zugesetzt ist, Siliziumoxid, dem Kohlenstoff und Stickstoff zugesetzt sind, poröses Siliziumoxid oder dergleichen verwendet werden. Insbesondere werden Siliziumoxid und Siliziumoxynitrid aufgrund ihrer thermischen Stabilität bevorzugt. In diesem Fall ist der Isolator 550 ein zumindest Sauerstoff und Silizium enthaltender Isolator.
  • Wie bei dem Isolator 524, wird die Konzentration von Verunreinigungen, wie z. B. Wasser und Wasserstoff, in dem Isolator 550 vorzugsweise verringert. Die Filmdicke des Isolators 550 ist bevorzugt größer als oder gleich 1 nm oder größer als oder gleich 0,5 nm und kleiner als oder gleich 15,0 nm oder kleiner als oder gleich 20 nm. Es sei angemerkt, dass eines der vorstehenden minimalen Werte und maximalen Werte miteinander kombiniert werden können. In diesem Fall kann der Isolator 550 zumindest teilweise einen Bereich mit der vorstehenden Filmdicke aufweisen.
  • Es sei angemerkt, dass, obwohl in 36A, 36B und dergleichen und dergleichen der Isolator 550 eine einschichtige Struktur aufweist, die vorliegende Erfindung nicht auf diese Struktur beschränkt ist und er eine zwei- oder mehrschichtige Struktur aufweisen kann. Wie z. B. in 7B dargestellt, kann der Isolator 550 eine zweischichtige Struktur aus dem Isolator 550a und dem über dem Isolator 550a liegenden Isolator 550b aufweisen.
  • Wenn, wie in 38B dargestellt, der Isolator 550 mit der zweischichtigen Struktur ausgebildet wird, werden vorzugsweise der unten liegende Isolator 550a unter Verwendung eines Sauerstoff leicht durchlassenden Isolators und der oben liegende Isolator 550b unter Verwendung eines Isolators mit einer Funktion zum Verhindern einer Diffusion von Sauerstoff ausgebildet. Mit einer derartigen Struktur kann verhindert werden, dass in dem Isolator 550a enthaltener Sauerstoff in den Leiter 560 diffundiert. Das heißt, dass eine Verringerung der Menge an dem Oxid 530 zugeführtem Sauerstoff verhindert werden kann. Außerdem kann eine Oxidation des Leiters 560 aufgrund von in dem Isolator 550a enthaltenem Sauerstoff verhindert werden. Beispielsweise können der Isolator 550a unter Verwendung des für den Isolator 550 verwendbaren, vorstehenden Materials ausgebildet und für den Isolator 550b ein ein Oxid von Aluminium und/oder ein Oxid von Hafnium enthaltender Isolator verwendet werden. Für diesen Isolator kann Aluminiumoxid, Hafniumoxid, ein Aluminium und Hafnium enthaltendes Oxid (Hafniumaluminat), ein Hafnium und Silizium enthaltendes Oxid (Hafniumsilikat) oder dergleichen verwendet. Bei dieser Ausführungsform wird Hafniumoxid für den Isolator 550b verwendet. In diesem Fall ist der Isolator 550b ein zumindest Sauerstoff und Hafnium enthaltender Isolator. Die Filmdicke des Isolators 550b ist bevorzugt größer als oder gleich 0,5 nm oder größer als oder gleich 1,0 nm und kleiner als oder gleich 3,0 nm oder kleiner als oder gleich 5,0 nm. Es sei angemerkt, dass eines der vorstehenden minimalen Werte und maximalen Werte miteinander kombiniert werden können. In diesem Fall kann der Isolator 550b zumindest teilweise einen Bereich mit der vorstehenden Filmdicke aufweisen.
  • In dem Fall, in dem Siliziumoxid, Siliziumoxynitrid oder dergleichen für den Isolator 550a verwendet wird, kann der Isolator 550b unter Verwendung eines isolierenden Materials ausgebildet werden, das ein Material mit hohem k mit hoher relativer Permittivität ist. Der Gate-Isolator mit einer mehrschichtigen Struktur aus dem Isolator 550a und dem Isolator 550b kann thermisch stabil sein und eine hohe relative Permittivität aufweisen. Demzufolge kann das beim Betrieb des Transistors angelegte Gate-Potential verringert werden, während die physikalische Filmdicke des Gate-Isolators beibehalten wird. Außerdem kann die äquivalente Oxiddicke (equivalent oxide thickness, EOT) des als Gate-Isolator dienenden Isolators verringert werden. Daher kann eine Spannungsfestigkeit des Isolators 550 erhöht werden.
  • Der Isolator 554 dient als ein Teil des Gate-Isolators. Für den Isolator 554 wird vorzugsweise ein Isolierfilm mit einer Sperreigenschaft gegen Wasserstoff verwendet. Dies kann die Diffusion von in dem Leiter 560 enthaltenen Verunreinigungen, wie z. B. Wasserstoff, in den Isolator 550 und das Oxid 530b verhindern. Für den Isolator 554 kann ein für den vorstehenden Isolator 576 verwendbarer Isolator verwendet werden. Beispielsweise kann Siliziumnitrid, das durch ein PEALD-Verfahren abgeschieden wird, für den Isolator 554 verwendet werden. In diesem Fall ist der Isolator 554 ein zumindest Stickstoff und Silizium enthaltender Isolator.
  • Der Isolator 554 kann eine Sperreigenschaft gegen Sauerstoff aufweisen. Dadurch kann verhindert werden, dass in dem Isolator 550 enthaltener Sauerstoff in den Leiter 560 diffundiert.
  • Ferner muss der Isolator 554 zusammen mit dem Isolator 552, dem Isolator 550 und dem Leiter 560 in einer im Isolator 580 und dergleichen ausgebildeten Öffnung bereitgestellt werden. Um den Transistor 500 zu miniaturisieren, ist die Filmdicke des Isolators 554 vorzugsweise klein. Die Filmdicke des Isolators 554 ist vorzugsweise größer als oder gleich 0,1 nm, größer als oder gleich 0,5 nm, oder größer als oder gleich 1,0 nm und kleiner als oder gleich 3,0 nm oder kleiner als oder gleich 5,0 nm. Es sei angemerkt, dass eines der vorstehenden minimalen Werte und maximalen Werte miteinander kombiniert werden können. In diesem Fall kann der Isolator 554 zumindest teilweise einen Bereich mit der vorstehenden Filmdicke aufweisen. Die Filmdicke des Isolators 554 ist vorzugsweise kleiner als diejenige des Isolators 550. In diesem Fall kann der Isolator 554 zumindest teilweise einen Bereich mit einer kleineren Filmdicke als diejenige des Isolators 550 aufweisen.
  • Der Leiter 560 dient als erste Gate-Elektrode des Transistors 500. Der Leiter 560 umfasst vorzugsweise den Leiter 560a und den über dem Leiter 560a angeordneten Leiter 560b. Beispielsweise wird der Leiter 560a vorzugsweise derart angeordnet, dass er die Unterseite und die Seitenfläche des Leiters 560b bedeckt. Wie in 36A und 36B dargestellt, befindet sich der obere Abschnitt des Leiters 560 derart, dass deren Höhe im Wesentlichen derjenigen des oberen Abschnitts des Isolators 550 gleicht. Obwohl in 36A und 36B der Leiter 560 eine zweischichtige Struktur aus dem Leiter 560a und dem Leiter 560b aufweist, kann eine einschichtige Struktur oder eine mehrschichtige Struktur aus drei oder mehr Schichten zum Einsatz kommen.
  • Für den Leiter 560a wird vorzugsweise ein leitendes Material mit einer Funktion zum Verhindern einer Diffusion von Verunreinigungen, wie z. B. Wasserstoffatomen, Wasserstoffmolekülen, Wassermolekülen, Stickstoffatomen, Stickstoffmolekülen, Stickstoffoxidmolekülen und Kupferatomen, verwendet. Alternativ wird vorzugsweise ein leitendes Material mit einer Funktion zum Verhindern einer Diffusion von Sauerstoff (z. B. Sauerstoffatomen und/oder Sauerstoffmolekülen) verwendet.
  • Wenn der Leiter 560a eine Funktion zum Verhindern einer Diffusion von Sauerstoff aufweist, kann verhindert werden, dass die Leitfähigkeit des Leiters 560b infolge dessen Oxidation verringert wird, die durch den in dem Isolator 550 enthaltenen Sauerstoff hervorgerufen wird. Als leitendes Material mit einer Funktion zum Verhindern einer Diffusion von Sauerstoff wird vorzugsweise z. B. Titan, Titannitrid, Tantal, Tantalnitrid, Ruthenium, Rutheniumoxid oder dergleichen verwendet.
  • Da der Leiter 560 auch als Leitung dient, wird vorzugsweise ein Leiter mit hoher Leitfähigkeit verwendet. Beispielsweise kann ein leitendes Material, das Wolfram, Kupfer oder Aluminium als Hauptkomponente enthält, für den Leiter 560b verwendet werden. Der Leiter 560b kann eine mehrschichtige Struktur, beispielsweise eine mehrschichtige Struktur aus Titan oder Titannitrid und dem vorstehenden leitenden Material aufweisen.
  • Bei dem Transistor 500 wird der Leiter 560 in selbstausrichtender Weise ausgebildet, um eine in dem Isolator 580 und dergleichen ausgebildete Öffnung zu füllen. Wenn der Leiter 560 auf diese Weise ausgebildet wird, kann der Leiter 560 in einem Bereich zwischen dem Leiter 542a und dem Leiter 542b ohne Ausrichtung sicher angeordnet werden.
  • Wie in 36B dargestellt, wird es bevorzugt, dass in der Kanalbreitenrichtung des Transistors 500 unter Verwendung der Unterseite des Isolators 522 als Norm die Höhe der Unterseite eines sich nicht mit dem Oxid 530b überlappenden Bereichs des Leiters 560 niedriger als die Höhe der Unterseite des Oxids 530b ist. Wenn der als Gate-Elektrode dienende Leiter 560 die Seitenfläche und die Oberseite des Kanalbildungsbereichs des Oxids 530b bedeckt, wobei der Isolator 550 und dergleichen dazwischen liegen, kann das elektrische Feld des Leiters 560 mit hoher Wahrscheinlichkeit auf den gesamten Kanalbildungsbereich des Oxids 530b einwirken. Daher kann der Transistor 500 einen höheren Durchlassstrom und bessere Frequenzeigenschaften aufweisen. Wenn die Unterseite des Isolators 522 als Norm verwendet wird, ist die Differenz zwischen der Höhe der Unterseite des Leiters 560 in einem Bereich, in dem sich das Oxid 530a und das Oxid 530b nicht mit dem Leiter 560 überlappen, und der Höhe der Unterseite des Oxids 530b vorzugsweise größer als oder gleich 0 nm, größer als oder gleich 3 nm oder größer als oder gleich 5 nm und kleiner als oder gleich 20 nm, kleiner als oder gleich 50 nm oder kleiner als oder gleich 100 nm. Es sei angemerkt, dass eines der vorstehend minimal Werte und maximal Werte kann sein kombiniert miteinander.
  • Der Isolator 580 ist über dem Isolator 544 bereitgestellt, und die Öffnung ist in dem Bereich ausgebildet, in dem der Isolator 550 und der Leiter 560 bereitgestellt werden. Die Oberseite des Isolators 580 kann planarisiert werden.
  • Der als Zwischenschichtfilm dienende Isolator 580 weist vorzugsweise eine niedrige Permittivität auf. Wenn ein Material mit niedriger Permittivität für einen Zwischenschichtfilm verwendet wird, kann die zwischen Leitungen erzeugte, parasitäre Kapazität verringert werden. Beispielsweise wird der Isolator 580 vorzugsweise unter Verwendung eines Materials ausgebildet, das demjenigen des Isolators 516 ähnlich ist. Insbesondere werden Siliziumoxid und Siliziumoxynitrid, welche thermisch stabil sind, bevorzugt. Materialien, wie z. B. Siliziumoxid, Siliziumoxynitrid und poröses Siliziumoxid, werden bevorzugt, da ein Bereich, der durch Erwärmung abgegebenen Sauerstoff enthält, leicht gebildet werden kann.
  • Es sei angemerkt, dass vorzugsweise die Konzentration von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, in dem Isolator 580 verringert wird. Beispielsweise kann für den Isolator 580 ein Silizium enthaltendes Oxid, wie z. B. Siliziumoxid oder Siliziumoxynitrid, angemessen verwendet werden.
  • Der Isolator 574 dient vorzugsweise als isolierender Sperrfilm zum Verhindern einer Diffusion von Verunreinigungen, wie z. B. Wasser und Wasserstoff, von oben in den Isolator 580, und der Isolator 574 weist vorzugsweise eine Funktion zum Einfangen von Verunreinigungen, wie z. B. Wasserstoff, auf. Der Isolator 574 dient vorzugsweise als isolierender Sperrfilm zum Verhindern des Durchgangs von Sauerstoff. Ein Metalloxid mit einer amorphen Struktur, beispielsweise ein Isolator, wie z. B. Aluminiumoxid, kann für den Isolator 574 verwendet werden. In diesem Fall ist der Isolator 574 ein zumindest Sauerstoff und Aluminium enthaltender Isolator. Indem der Isolator 574, der eine Funktion zum Einfangen von Verunreinigungen, wie z. B. Wasserstoff, aufweist, in Kontakt mit dem Isolator 580 in einem zwischen dem Isolator 512 und dem Isolator 581 liegenden Bereich bereitgestellt wird, können in dem Isolator 580 und dergleichen enthaltene Verunreinigungen, wie z. B. Wasserstoff, eingefangen werden und kann die Menge an Wasserstoff in dem Bereich auf einen bestimmten Wert gehalten werden. Es wird besonders bevorzugt, dass Aluminiumoxid mit einer amorphen Struktur für den Isolator 574 verwendet wird, da Wasserstoff in einigen Fällen effektiver eingefangen oder fixiert werden kann. Demzufolge können der Transistor 500 und eine Halbleitervorrichtung hergestellt werden, die vorteilhafte Eigenschaften und eine hohe Zuverlässigkeit aufweisen.
  • Der Isolator 576 dient als isolierender Sperrfilm zum Verhindern einer Diffusion von Verunreinigungen, wie z. B. Wasser und Wasserstoff, von oben in den Isolator 580. Der Isolator 576 wird über dem Isolator 574 angeordnet. Für den Isolator 576 wird vorzugsweise ein Silizium enthaltendes Nitrid, wie z. B. Siliziumnitrid oder Siliziumnitridoxid, verwendet. Beispielsweise kann Siliziumnitrid, das durch ein Sputterverfahren abgeschieden wird, für den Isolator 576 verwendet werden. Wenn der Isolator 576 durch ein Sputterverfahren abgeschieden wird, kann ein Siliziumnitridfilm mit hoher Dichte ausgebildet werden. Um den Isolator 576 zu erhalten, kann Siliziumnitrid, das durch ein PEALD-Verfahren oder ein CVD-Verfahren abgeschieden wird, über Siliziumnitrid, das durch ein Sputterverfahren abgeschieden wird, angeordnet werden.
  • Einer von einem ersten Anschluss und einem zweiten Anschluss des Transistors 500 ist elektrisch mit einem Leiter 540a verbunden, der als Anschlusspfropfen dient, und der andere von dem ersten Anschluss und dem zweiten Anschluss des Transistors 500 ist elektrisch mit einem Leiter 540b verbunden. Es sei angemerkt, dass in dieser Beschreibung und dergleichen der Leiter 540a und der Leiter 540b kollektiv als Leiter 540 bezeichnet werden.
  • Der Leiter 540a ist beispielsweise in einem Bereich bereitgestellt, der sich mit dem Leiter 542a überlappt. Insbesondere ist ein Öffnungsabschnitt in dem Isolator 571, dem Isolator 544, dem Isolator 580, dem Isolator 574, dem Isolator 576 und dem Isolator 581, die in 36A dargestellt werden, und in dem Isolator 582 und dem Isolator 586, die in 35 dargestellt werden, in dem Bereich bereitgestellt, der sich mit dem Leiter 542a überlappt; innerhalb des Öffnungsabschnitts ist der Leiter 540a bereitgestellt. Der Leiter 540b ist beispielsweise in einem Bereich bereitgestellt, der sich mit dem Leiter 542b überlappt. Insbesondere ist ein Öffnungsabschnitt in dem Isolator 571, dem Isolator 544, dem Isolator 580, dem Isolator 574, dem Isolator 576 und dem Isolator 581, der in 36A dargestellt werden, und in dem Isolator 582 und dem Isolator 586, die in 35 dargestellt werden, in dem Bereich bereitgestellt, der sich mit dem Leiter 542b überlappt, und der Leiter 540b ist innerhalb des Öffnungsabschnitts bereitgestellt. Es sei angemerkt, dass der Isolator 582 und der Isolator 586 nachstehend beschrieben werden.
  • Wie in 36A dargestellt, kann ein Isolator 541a als Isolator mit einer Sperreigenschaft gegen Verunreinigungen zwischen dem Leiter 540a und einer Seitenfläche des Öffnungsabschnitts in dem Bereich, der sich mit dem Leiter 542a überlappt, bereitgestellt werden. In einer ähnlichen Weise kann ein Isolator 541b als Isolator mit einer Sperreigenschaft gegen Verunreinigungen zwischen dem Leiter 540b und einer Seitenfläche der Öffnung in dem Bereich, der sich mit dem Leiter 542b überlappt, bereitgestellt werden. Es sei angemerkt, dass in dieser Beschreibung und dergleichen der Isolator 541a und der Isolator 541b kollektiv als Isolator 541 bezeichnet werden.
  • Für den Leiter 540a und den Leiter 540b wird vorzugsweise ein leitendes Material verwendet, das Wolfram, Kupfer oder Aluminium als Hauptkomponente enthält. Ferner können der Leiter 540a und der Leiter 540b jeweils eine mehrschichtige Struktur aufweisen.
  • In dem Fall, in dem der Leiter 540 eine mehrschichtige Struktur aufweist, wird vorzugsweise ein leitendes Material mit einer Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasser und Wasserstoff, für einen ersten Leiter verwendet, der in der Nähe von dem Isolator 574, dem Isolator 576, dem Isolator 581, dem Isolator 580, dem Isolator 544 und dem Isolator 571 angeordnet ist. Beispielsweise wird vorzugsweise Tantal, Tantalnitrid, Titan, Titannitrid, Ruthenium, Rutheniumoxid oder dergleichen verwendet. Das leitende Material mit einer Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasser und Wasserstoff, kann eine Einzelschicht oder eine Schichtanordnung sein. Ferner kann verhindert werden, dass in einer Schicht oberhalb des Isolators 576 enthaltene Verunreinigungen, wie z. B. Wasser und Wasserstoff, durch den Leiter 540a und den Leiter 540b in das Oxid 530 eindringen.
  • Als Isolator 541a und Isolator 541b kann ein für den Isolator 544 oder dergleichen verwendbarer, isolierender Sperrfilm verwendet werden. Für den Isolator 541a und den Isolator 541b kann beispielsweise ein Isolator wie Siliziumnitrid, Aluminiumoxid oder Siliziumnitridoxid verwendet werden. Da der Isolator 541a und der Isolator 541b in Kontakt mit dem Isolator 574, dem Isolator 576 und dem Isolator 571 bereitgestellt ist, kann das Eindringen von in dem Isolator 580 oder dergleichen enthaltenen Verunreinigungen, wie Wasser und Wasserstoff, in das Oxid 530 durch die Leiter 540a und 540b verhindern. Siliziumnitrid ist wegen seiner hohen Wasserstoffsperreigenschaft besonders bevorzugt. Weiterhin kann verhindert werden, dass in dem Isolator 580 enthaltener Sauerstoff von dem Leiter 540a und dem Leiter 540b absorbiert wird.
  • In dem Fall, in dem, wie in 36A dargestellt, der Isolator 541a und der Isolator 541b jeweils eine mehrschichtige Struktur aufweisen, werden für den ersten Isolator, der in Kontakt mit einer Innenwand der Öffnung in dem Isolator 580 und dergleichen ist, und den zweiten Isolator, der sich weiter innen als der erste Isolator befindet, vorzugsweise ein isolierender Sperrfilm gegen Sauerstoff und ein isolierender Sperrfilm gegen Wasserstoff in Kombination verwendet.
  • Beispielsweise wird Aluminiumoxid, das durch ein ALD-Verfahren abgeschieden wird, als erster Isolator verwendet, und Siliziumnitrid, das durch ein PEALD-Verfahren abgeschieden wird, wird als zweiter Isolator verwendet. Mit einer derartigen Struktur kann die Oxidation des Leiters 540 verhindert werden, und es kann verhindert werden, dass Wasserstoff in den Leiter 540 eindringt.
  • Es sei angemerkt, dass, obwohl der Transistor 500 eine Struktur aufweist, bei der der erste Isolator des Isolators 541 und der zweite Leiter des Isolators 541 übereinander angeordnet sind, die vorliegende Erfindung nicht auf diese Struktur beschränkt ist. Beispielsweise kann der Isolator 541 mit einer einschichtigen Struktur oder einer mehrschichtigen Struktur aus drei oder mehr Schichten bereitgestellt werden. Es sei angemerkt, dass, obwohl der erste Leiter des Leiters 540 und der zweite Leiter des Leiters 540 in dem Transistor 500 übereinander angeordnet sind, die vorliegende Erfindung nicht auf diese Struktur beschränkt ist. Beispielsweise kann der Leiter 540 mit einer einschichtigen Struktur oder einer mehrschichtigen Struktur aus drei oder mehr Schichten bereitgestellt werden.
  • Wie in 35 dargestellt, können ein Leiter 610, ein Leiter 612 und dergleichen, die als Leitungen dienen, in Kontakt mit oberen Abschnitten des Leiters 540a und des Leiters 540b bereitgestellt werden. Für den Leiter 610 und den Leiter 612 wird vorzugsweise ein leitendes Material verwendet, das Wolfram, Kupfer oder Aluminium als Hauptkomponente enthält. Der Leiter kann eine mehrschichtige Struktur aufweisen; beispielsweise kann er eine Schichtanordnung aus Titan oder Titannitrid und dem vorstehenden leitenden Material sein. Es sei angemerkt, dass der Leiter derart ausgebildet werden kann, dass er in einer in einem Isolator bereitgestellten Öffnung eingebettet ist.
  • Die Struktur des Transistors, der in der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung enthalten ist, ist nicht auf die Strukturen der Transistoren 500 beschränkt, die in 35, 36A, 36B und 37 dargestellt sind. Die Struktur des Transistors, der in der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung enthalten ist, kann je nach Umständen geändert werden.
  • Beispielsweise können die Transistoren 500, die in 35, 36A, 36B und 37 dargestellt werden, eine in 39 dargestellte Struktur aufweisen. Der Transistor in 39 unterscheidet sich von den Transistoren 500, die in 35, 36A, 36B und 37 dargestellt werden, dadurch, dass ein Oxid 543a und ein Oxid 543b bereitgestellt sind. Es sei angemerkt, dass in dieser Beschreibung und dergleichen das Oxid 543a und das Oxid 543b kollektiv als Oxid 543 bezeichnet werden. Der Querschnitt in der Kanalbreitenrichtung des Transistors in 39 kann eine Struktur aufweisen, die derjenigen des Querschnitts des in 36B dargestellten Transistors 500 ähnlich ist.
  • Das Oxid 543a wird zwischen dem Oxid 530b und dem Leiter 542a bereitgestellt, und das Oxid 543b wird zwischen dem Oxid 530b und dem Leiter 542b bereitgestellt. Hierbei ist das Oxid 543a vorzugsweise in Kontakt mit der Oberseite des Oxids 530b und der Unterseite des Leiters 542a. Ferner ist das Oxid 543b vorzugsweise in Kontakt mit der Oberseite des Oxids 530b und der Unterseite des Leiters 542b.
  • Das Oxid 543 weist vorzugsweise eine Funktion zum Verhindern des Durchgangs von Sauerstoff auf. Es ist vorzuziehen, dass das Oxid 543 mit einer Funktion zum Verhindern des Durchgangs von Sauerstoff zwischen dem Oxid 530b und dem als Source- oder Drain-Elektrode dienenden Leiter 542 angeordnet ist, wobei in diesem Fall der elektrische Widerstand zwischen dem Oxid 530b und dem Leiter 542 verringert wird. Mit einer derartigen Struktur können in einigen Fällen die elektrischen Eigenschaften, die Feldeffektbeweglichkeit und die Zuverlässigkeit des Transistors 500 verbessert werden.
  • Ferner kann für das Oxid 543 ein das Element M enthaltendes Metalloxid verwendet werden. Insbesondere kann als Element M Aluminium, Gallium, Yttrium oder Zinn verwendet werden. Ferner ist die Konzentration des Elements M in dem Oxid 543 vorzugsweise höher als diejenige in dem Oxid 530b. Alternativ kann Galliumoxid für das Oxid 543 verwendet werden. Ein Metalloxid, wie z. B. ein In-M-Zn-Oxid, kann für das Oxid 543 verwendet werden. Insbesondere ist das Atomverhältnis des Elements M zu In in dem für das Oxid 543 verwendeten Metalloxid vorzugsweise größer als das Atomverhältnis des Elements M zu In in dem für das Oxid 530b verwendeten Metalloxid. Die Filmdicke des Oxids 543 ist vorzugsweise größer als oder gleich 0,5 nm oder größer als oder gleich 1 nm und kleiner als oder gleich 2 nm, kleiner als oder gleich 3 nm oder kleiner als oder gleich 5 nm. Es sei angemerkt, dass eines der vorstehenden minimalen Werte und maximalen Werte miteinander kombiniert werden können. Das Oxid 543 weist vorzugsweise eine Kristallinität auf. In dem Fall, in dem das Oxid 543 eine Kristallinität aufweist, kann die Abgabe von Sauerstoff in dem Oxid 530 vorteilhaft verhindert werden. Wenn beispielsweise das Oxid 543 z. B. eine hexagonale Kristallstruktur aufweist, kann die Abgabe von Sauerstoff in dem Oxid 530 in einigen Fällen verhindert werden.
  • Ein Isolator 582 ist über dem Isolator 581 bereitgestellt, und ein Isolator 586 ist über dem Isolator 582 bereitgestellt.
  • Eine Substanz, die eine Sperreigenschaft gegen Sauerstoff oder Wasserstoff aufweist, wird vorzugsweise für den Isolator 582 verwendet. Daher kann ein Material, das demjenigen des Isolators 514 ähnlich ist, für den Isolator 582 verwendet werden. Für den Isolator 582 wird vorzugsweise zum Beispiel ein Metalloxid, wie z. B. Aluminiumoxid, Hafniumoxid oder Tantaloxid, verwendet.
  • Für den Isolator 586 kann ferner ein Material, das demjenigen des Isolators 320 ähnlich ist, verwendet werden. Wenn ein Material mit relativ niedriger Permittivität für diese Isolatoren verwendet wird, kann die parasitäre Kapazität zwischen Leitungen verringert werden. Beispielsweise kann ein Siliziumoxidfilm, ein Siliziumoxynitridfilm oder dergleichen für den Isolator 586 verwendet werden.
  • Als Nächstes werden der Kondensator 600 und eine periphere Leitung oder ein peripherer Anschlusspfropfen beschrieben, die in der in 35 und 37 dargestellten Halbleitervorrichtung enthalten sind. Der Kondensator 600 und die Leitung und/oder der Anschlusspfropfen sind oberhalb des in 35 und 37 dargestellten Transistors 500 bereitgestellt.
  • Der Kondensator 600 beinhaltet beispielsweise einen Leiter 610, einen Leiter 620 und einen Isolator 630.
  • Der Leiter 610 wird über einem des Leiters 540a und des Leiters 540b, dem Leiter 546 und dem Isolator 586 bereitgestellt. Der Leiter 610 dient als eine des Paars von Elektroden des Kondensatorelements 600.
  • Ein Leiter 612 wird über dem anderen des Leiters 540a und dem Leiter 540b sowie dem Isolator 586 bereitgestellt. Der Leiter 612 weist eine Funktion eines Anschlusspfropfens, einer Leitung, eines Anschlusses oder dergleichen auf, die elektrisch den Transistor 500 mit dem Schaltungselement, der Leitung, dem Anschluss oder dergleichen verbinden, die oberhalb des Transistors 500 bereitgestellt werden können. Insbesondere kann beispielsweise der Leiter 612 die Leitung IL oder die Leitung ILB in der arithmetischen Schaltung 110 oder dergleichen sein, die bei der vorstehenden Ausführungsform beschrieben worden sind.
  • Es sei angemerkt, dass der Leiter 612 und der Leiter 610 gleichzeitig ausgebildet werden können.
  • Für den Leiter 612 und den Leiter 610 kann ein Metallfilm, der ein Element enthält, das aus Molybdän, Titan, Tantal, Wolfram, Aluminium, Kupfer, Chrom, Neodym und Skandium ausgewählt wird, ein Metallnitridfilm, der eines der oben genannten Elemente enthält (ein Tantalnitridfilm, ein Titannitridfilm, ein Molybdännitridfilm oder ein Wolframnitridfilm), oder dergleichen verwendet werden. Alternativ ist es möglich, ein leitendes Material einzusetzen, wie beispielsweise Indiumzinnoxid, Indiumoxid, das Wolframoxid enthält, Indiumzinkoxid, das Wolframoxid enthält, Indiumoxid, das Titanoxid enthält, Indiumzinnoxid, das Titanoxid enthält, Indiumzinkoxid oder Indiumzinnoxid, dem Siliziumoxid zugesetzt ist.
  • In 35 weisen der Leiter 612 und der Leiter 610 jeweils eine einschichtige Struktur auf; jedoch ist die Struktur nicht darauf beschränkt, und es kann auch eine mehrschichtige Struktur aus zwei oder mehr Schichten zum Einsatz kommen. Beispielsweise kann zwischen einem Leiter mit einer Sperreigenschaft und einem Leiter mit hoher Leitfähigkeit ein Leiter ausgebildet sein, der auf dem Leiter mit einer Sperreigenschaft und dem Leiter mit hoher Leitfähigkeit stark haftend ist.
  • Der Isolator 630 ist über dem Isolator 586 und dem Leiter 610 bereitgestellt. Der Isolator 630 dient als Dielektrikum, der zwischen dem Paar von Elektroden des Kondensators 600 angeordnet ist.
  • Als Isolator 630 kann beispielsweise eine Schichtanordnung oder eine Einzelschicht unter Verwendung von Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Aluminiumoxid, Aluminiumoxynitrid, Aluminiumnitridoxid, Aluminiumnitrid, Hafniumoxid, Hafniumoxynitrid, Hafniumnitridoxid, Hafniumnitrid, Zirconiumoxid oder dergleichen bereitgestellt werden.
  • Zum Beispiel kann der Isolator 630 eine mehrschichtige Struktur aus einem Material mit hoher dielektrischer Festigkeit, wie z. B. Siliziumoxynitrid, und einem Material mit hoher Permittivität (hohem k) aufweisen. In dem Kondensator 600 mit dieser Struktur kann durch den Isolator mit hoher Permittivität (hohem k) eine ausreichende Kapazität gesichert werden, und die dielektrische Festigkeit kann durch den Isolator mit hoher dielektrischer Festigkeit erhöht werden, so dass ein elektrostatischer Durchbruch des Kondensators 600 unterdrückt werden kann.
  • Es sei angemerkt, dass Beispiele für den Isolator mit hoher Permittivität (hohem k) (ein Material mit hoher relativer Permittivität) Galliumoxid, Hafniumoxid, Zirconiumoxid, ein Oxid, das Aluminium und Hafnium enthält, ein Oxynitrid, das Aluminium und Hafnium enthält, ein Oxid, das Silizium und Hafnium enthält, ein Oxynitrid, das Silizium und Hafnium enthält, und ein Nitrid, das Silizium und Hafnium enthält, umfassen.
  • Für den Isolator 630 kann alternativ zum Beispiel eine Einzelschicht oder eine Schichtanordnung aus einem Isolator, der ein Material mit hohem k, wie z. B. Aluminiumoxid, Hafniumoxid, Tantaloxid, Zirconiumoxid, Blei-Zirkonat-Titanat (PZT), Strontiumtitanat (SrTiO3) oder (Ba,Sr)TiO3 (BST), enthält, verwendet werden. Als Isolator 630 kann eine Verbindung, die Hafnium und Zirconium enthält, oder dergleichen verwendet werden. Mit einer Miniaturisierung und einer hohen Integration einer Halbleitervorrichtung kann ein Problem, wie z. B. eine Erzeugung eines Leckstroms des Transistors oder des Kondensatorelements, aufgrund eines dünnen Gate-Isolators und eines dünnen Dielektrikums, das für das Kondensatorelement verwendet wird, auftreten. Wenn ein Material mit hohem k für den Gate-Isolator und einen Isolator, der als für das Kondensatorelement verwendetes Dielektrikum dient, verwendet wird, kann das Gate-Potential beim Betrieb des Transistors verringert werden und kann die Kapazität des Kondensatorelements gesichert werden, während die physikalische Filmdicke aufrechterhalten wird.
  • Der Leiter 620 ist mit dem Leiter 610 überlappend bereitgestellt, wobei der Isolator 630 dazwischen liegt. Der Leiter 610 dient als eine des Paars von Elektroden des Kondensatorelements 600. Beispielsweise kann der Leiter 620 die Leitung XLS der arithmetischen Schaltung 110 oder dergleichen sein, die bei der vorstehenden Ausführungsform beschrieben worden sind.
  • Es sei angemerkt, dass für den Leiter 620 ein leitendes Material, wie z. B. ein Metallmaterial, ein Legierungsmaterial oder ein Metalloxidmaterial, verwendet werden kann. Vorzugsweise wird ein hochschmelzendes Material, das sowohl Wärmebeständigkeit als auch Leitfähigkeit aufweist, wie z. B. Wolfram oder Molybdän, verwendet, und besonders vorzugsweise wird Wolfram verwendet. Wenn der Leiter 620 gleichzeitig mit einem anderen Bestandteil, wie z. B. einem Leiter, ausgebildet wird, kann Kupfer (Cu), Aluminium (Al) oder dergleichen, welche Metallmaterialien mit niedrigem Widerstand sind, verwendet werden. Beispielsweise kann der Leiter 620 unter Verwendung eines Materials ausgebildet werden, das für den Leiter 610 verwendet werden kann. Des Weiteren kann der Leiter 620 keine einschichtige Struktur, sondern eine mehrschichtige Struktur aus zwei oder mehr Schichten aufweisen.
  • Ein Isolator 640 ist über dem Leiter 620 und dem Isolator 630 bereitgestellt. Als Isolator 640 wird vorzugsweise zum Beispiel ein Film mit einer Sperreigenschaft verwendet, der eine Diffusion von Wasserstoff oder Verunreinigungen in den Bereich verhindert, in dem der Transistor 500 bereitgestellt wird. Daher kann ein Material, das demjenigen des Isolators 324 ähnlich ist, verwendet werden.
  • Ein Isolator 650 ist über dem Isolator 640 bereitgestellt. Der Isolator 650 kann unter Verwendung eines Materials, das demjenigen des Isolators 320 ähnlich ist, bereitgestellt werden. Der Isolator 650 kann als Planarisierungsfilm dienen, der eine unebene Form unter diesem abdeckt. Daher kann der Isolator 650 beispielsweise unter Verwendung von einem der Materialien, die für den Isolator 324 verwendet werden können, ausgebildet werden.
  • Obwohl der in 35 und 37 dargestellte Kondensator 600 ein planarer Kondensator ist, ist die Form des Kondensators nicht darauf beschränkt. Beispielsweise kann der Kondensator 600 ein zylindrischer Kondensator sein.
  • Eine Leitungsschicht kann oberhalb des Kondensators 600 bereitgestellt werden. Beispielsweise sind in 35 der Isolator 411, der Isolator 412, der Isolator 413 und der Isolator 414 in dieser Reihenfolge oberhalb des Isolators 650 bereitgestellt. Außerdem ist ein Leiter 416, der als Anschlusspfropfen oder Leitung dient, in dem Isolator 411, dem Isolator 412 und dem Isolator 413 bereitgestellt. Der Leiter 416 kann beispielsweise in einem Bereich bereitgestellt werden, der sich mit einem Leiter 660 überlappt, der nachstehend zu beschreiben ist.
  • Außerdem ist ein Öffnungsabschnitt in Bereichen des Isolators 630, des Isolators 640 und des Isolators 650 bereitgestellt, die sich mit dem Leiter 612 überlappen, und ein Leiter 660 ist bereitgestellt, um den Öffnungsabschnitt zu füllen. Der Leiter 660 dient als Anschlusspfropfen oder Leitung, der/die elektrisch mit dem Leiter 416 verbunden ist, der in der vorstehend beschriebenen Leitungsschicht enthalten ist.
  • Beispielsweise wird wie der Isolator 324 oder dergleichen vorzugsweise ein Isolator mit einer Sperreigenschaft gegen Verunreinigungen, wie z. B. Wasser und Wasserstoff, als Isolator 411 und Isolator 414 verwendet. Daher können als Isolator 411 und Isolator 414 jeweils eines der Materialien verwendet werden, die beispielsweise für den Isolator 324 oder dergleichen verwendet werden können.
  • Wie der Isolator 326 wird als Isolator 412 und Isolator 413 jeweils vorzugsweise zum Beispiel ein Isolator mit einer relativ niedrigen Dielektrizitätskonstante verwendet, um die parasitäre Kapazität zu verringern, die zwischen Leitungen erzeugt wird.
  • Der Leiter 612 und der Leiter 416 können unter Verwendung von Materialien, die denjenigen des Leiters 328 und des Leiters 330 ähnlich sind, bereitgestellt werden.
  • Indem die bei dieser Ausführungsform beschriebene Struktur bei einer Halbleitervorrichtung unter Verwendung eines Transistors, der einen Oxidhalbleiter enthält, zum Einsatz kommt, kann eine Änderung der elektrischen Eigenschaften des Transistors verhindert werden, und die Zuverlässigkeit des Transistors kann verbessert werden. Alternativ kann bei einer Halbleitervorrichtung, bei der ein Transistor, der einen Oxidhalbleiter enthält, verwendet wird, eine Miniaturisierung oder eine hohe Integration erzielt werden.
  • Es sei angemerkt, dass diese Ausführungsform gegebenenfalls mit einer beliebigen der anderen Ausführungsformen in dieser Beschreibung kombiniert werden kann.
  • (Ausführungsform 4)
  • Bei dieser Ausführungsform wird ein Metalloxid (nachstehend auch als Oxidhalbleiter bezeichnet) beschrieben, das für den bei der vorstehenden Ausführungsform beschriebenen OS-Transistor verwendet werden kann.
  • Ein Metalloxid enthält vorzugsweise mindestens Indium oder Zink. Insbesondere sind vorzugsweise Indium und Zink enthalten. Zusätzlich dazu ist vorzugsweise Aluminium, Gallium, Yttrium, Zinn oder dergleichen enthalten. Ferner können eine oder mehrere Arten, die aus Bor, Silizium, Titan, Eisen, Nickel, Germanium, Zirconium, Molybdän, Lanthan, Cer, Neodym, Hafnium, Tantal, Wolfram, Magnesium, Cobalt und dergleichen ausgewählt werden, enthalten sein.
  • <Klassifizierung von Kristallstrukturen>
  • Zuerst wird die Klassifizierung der Kristallstrukturen eines Oxidhalbleiters anhand von 40A beschrieben. 40A ist ein Diagramm, das die Klassifizierung der Kristallstrukturen eines Oxidhalbleiters, typischerweise IGZO (eines Metalloxids, das In, Ga und Zn enthält), zeigt.
  • Wie in 40A gezeigt, wird ein Oxidhalbleiter grob in „amorph“, „kristallin“ und „Kristall“ klassifiziert. „Amorphous“ umfasst „vollständig amorph“. „kristallin“ umfasst „CAAC“ (c-axis aligned crystalline bzw. einen Kristall mit Ausrichtung bezüglich der c-Achse), „nc“ (nanocrystalline bzw. nanokristallin) und „CAC“ (Cloud-Aligned Composite bzw. einen wolkenartig ausgerichteten Verbund) (mit Ausnahme vom Einkristall und Polykristall). Es sei angemerkt, dass „Einkristall“, „Polykristall“ und „vollständig amorph“ aus der Kategorie von „kristallin“ ausgeschlossen werden. „Kristall“ umfasst „Einkristall“ und „Polykristall“.
  • Es sei angemerkt, dass sich die Strukturen im dicken Rahmen in 18A in einem Zwischenzustand zwischen „amorph“ und „kristall“ befinden und zu einem neuen Grenzgebiet (einer neuen kristallinen Phase) gehören. Das heißt, dass sich diese Strukturen von „amorph“, welches energetisch instabil ist, oder „kristall“ völlig unterscheiden.
  • Eine Kristallstruktur eines Films oder eines Substrats kann mit einem Röntgenbeugungs- (x-ray diffraction, XRD-) Spektrum ausgewertet werden. 40B zeigt ein XRD-Spektrum, das durch Messung der Röntgenbeugung unter streifendem Einfall (grazing incidence XRD, GIXD) erhalten wird, eines CAAC-IGZO-Films, der in „Crystalline“ klassifiziert wird (die vertikale Achse stellt die Intensität in willkürlicher Einheit (willk. Einh.) dar). Es sei angemerkt, dass ein GIXD-Verfahren auch als Dünnfilmverfahren oder Seemann-Bohlin-Verfahren bezeichnet wird. Das in 40B gezeigte XRD-Spektrum, das durch die GIXD-Messung erhalten wird, wird nachstehend einfach als XRD-Spektrum bezeichnet. Es sei angemerkt, dass der CAAC-IGZO-Film in 40B eine Zusammensetzung in der Nähe von In:Ga:Zn = 4:2:3 [Atomverhältnis] aufweist. Der CAAC-IGZO-Film in 40B weist eine Dicke von 500 nm auf.
  • Wie in 40B gezeigt, wird ein Peak, der eine eindeutige Kristallinität anzeigt, in dem XRD-Spektrum des CAAC-IGZO-Films erfasst. Insbesondere wird ein Peak, der eine Ausrichtung bezüglich der c-Achse anzeigt, bei 2θ von ungefähr 31° in dem XRD-Spektrum des CAAC-IGZO-Films erfasst. Es sei angemerkt, dass, wie in 40B gezeigt, der Peak bei 2θ von ungefähr 31° eine asymmetrische Form aufweist, wobei der Winkel, bei dem die Peakintensität erfasst wird, die Achse ist.
  • Eine Kristallstruktur eines Films oder eines Substrats kann mit einem Beugungsmuster, das durch ein Nanostrahlelektronenbeugungs- (nano beam electron diffraction, NBED-) Verfahren erhalten wird (auch als Nanostrahlelektronenbeugungsmuster bezeichnet), ausgewertet werden. 40C zeigt ein Beugungsmuster des CAAC-IGZO-Films. 40C zeigt ein Beugungsmuster, das durch NBED, bei der ein Elektronenstrahl parallel zu dem Substrat einfällt, beobachtet wird. Es sei angemerkt, dass die Zusammensetzung des CAAC-IGZO-Films in 40C in der Nähe von In:Ga:Zn = 4:2:3 [Atomverhältnis] liegt. In dem Nanostrahlelektronenbeugungsverfahren wird eine Elektronenbeugung mit einem Probendurchmesser von 1 nm durchgeführt.
  • Wie in 40C gezeigt, wird eine Vielzahl von Punkten, die eine Ausrichtung bezüglich der c-Achse anzeigen, in dem Beugungsmuster des CAAC-IGZO-Films beobachtet.
  • «Struktur eines Oxidhalbleiters»
  • Im Hinblick auf die Kristallstruktur könnten Oxidhalbleiter auf andere Weise als diejenige in 40A klassifiziert werden. Oxidhalbleiter werden beispielsweise in einen einkristallinen Oxidhalbleiter und einen nicht-einkristallinen Oxidhalbleiter klassifiziert. Beispiele für den nicht-einkristallinen Oxidhalbleiter umfassen den CAAC-OS und den nc-OS, welche vorstehend beschrieben worden sind. Weitere Beispiele für den nicht-einkristallinen Oxidhalbleiter umfassen einen polykristallinen Oxidhalbleiter, einen amorphähnlichen Oxidhalbleiter (a-ähnlichen OS) und einen amorphen Oxidhalbleiter.
  • Hier werden der CAAC-OS, der nc-OS und der a-ähnliche OS, welche vorstehend beschrieben worden sind, ausführlich beschrieben.
  • [CAAC-OS]
  • Der CAAC-OS ist ein Oxidhalbleiter, der eine Vielzahl von Kristallbereichen aufweist, die jeweils eine Ausrichtung bezüglich der c-Achse in einer bestimmten Richtung aufweisen. Es sei angemerkt, dass die bestimmte Richtung die Dickenrichtung eines CAAC-OS-Films, die Normalrichtung der Ausbildungsoberfläche des CAAC-OS-Films oder die Normalrichtung der Oberfläche des CAAC-OS-Films bezeichnet. Der Kristallbereich bezeichnet einen Bereich, der eine periodische Atomanordnung aufweist. In dem Fall, in dem eine Atomanordnung als Gitteranordnung betrachtet wird, wird der Kristallbereich auch als Bereich mit einer regelmäßigen Gitteranordnung bezeichnet. Der CAAC-OS umfasst einen Bereich, in dem eine Vielzahl von Kristallbereichen in Richtung der a-b-Ebene verbunden ist, und der Bereich weist in einigen Fällen eine Verzerrung auf. Es sei angemerkt, dass eine Verzerrung einen Abschnitt bezeichnet, in dem sich die Richtung einer Gitteranordnung zwischen einem Bereich mit einer gleichmäßigen Gitteranordnung und einem anderen Bereich mit einer gleichmäßigen Gitteranordnung in einem Bereich verändert, in dem eine Vielzahl von Kristallbereichen verbunden ist. Das heißt, dass der CAAC-OS ein Oxidhalbleiter ist, der eine Ausrichtung bezüglich der c-Achse aufweist und keine deutliche Ausrichtung in Richtung der a-b-Ebene aufweist.
  • Es sei angemerkt, dass jeder der Vielzahl von Kristallbereichen aus einem oder mehreren feinen Kristallen (Kristallen, die jeweils einen maximalen Durchmesser von kleiner als 10 nm aufweisen) gebildet wird. In dem Fall, in dem der Kristallbereich aus einem feinen Kristall gebildet wird, ist der maximale Durchmesser des Kristallbereichs kleiner als 10 nm. In dem Fall, in dem der Kristallbereich aus einer großen Anzahl von feinen Kristallen gebildet wird, könnte die Größe des Kristallbereichs ungefähr mehrere zehn Nanometer sein.
  • Im Falle eines In-M-Zn-Oxids (das Element M ist eine oder mehrere Arten, die aus Aluminium, Gallium, Yttrium, Zinn, Titan und dergleichen ausgewählt werden) gibt es die Tendenz, dass der CAAC-OS eine mehrschichtige Kristallstruktur (auch als mehrschichtige Struktur bezeichnet) aufweist, bei der eine Schicht, die Indium (In) und Sauerstoff enthält (nachstehend als In-Schicht bezeichnet), und eine Schicht, die das Element M, Zink (Zn) und Sauerstoff enthält (nachstehend als (M,Zn)-Schicht bezeichnet), übereinander angeordnet sind. Es sei angemerkt, dass Indium und das Element M durcheinander ersetzt werden können. Deshalb kann Indium in der (M,Zn)-Schicht enthalten sein. Außerdem kann das Element M in der In-Schicht enthalten sein. Es sei angemerkt, dass Zn in der In-Schicht enthalten sein könnte. Eine derartige mehrschichtige Struktur wird beispielsweise in einem hochauflösenden TEM-Bild als Gitterbild beobachtet.
  • Wenn beispielsweise der CAAC-OS-Film einer Strukturanalyse mittels eines XRD-Geräts unterzogen wird, wird durch die Out-of-Plane-XRD-Messung mit einem θ/2θ-Scan ein Peak, der eine Ausrichtung bezüglich der c-Achse anzeigt, bei 2θ von 31° oder in der Nähe davon erfasst. Es sei angemerkt, dass sich die Position des Peaks, der eine Ausrichtung bezüglich der c-Achse anzeigt (der Wert von 2θ), abhängig von der Art, der Zusammensetzung oder dergleichen des Metallelements, das in dem CAAC-OS enthalten ist, ändern könnte.
  • Beispielsweise wird eine Vielzahl von hellen Punkten (Punkten) in dem Elektronenbeugungsmuster des CAAC-OS-Films beobachtet. Es sei angemerkt, dass ein Punkt und ein anderer Punkt punktsymmetrisch beobachtet werden, wobei ein Punkt des einfallenden Elektronenstrahls, der eine Probe passiert (auch als direkter Punkt bezeichnet), das Zentrum der Symmetrie ist.
  • Wenn der Kristallbereich aus einer bestimmten Richtung beobachtet wird, weist die Gitteranordnung in diesem Kristallbereich grundsätzlich ein hexagonales Gitter auf; die Gittereinheit weist jedoch nicht immer ein regelmäßiges Sechseck, sondern auch in einigen Fällen ein unregelmäßiges Sechseck auf. Eine fünfeckige Gitteranordnung, eine siebeneckige Gitteranordnung und dergleichen sind in einigen Fällen in der Verzerrung enthalten. Es sei angemerkt, dass eine eindeutige Kristallkorngrenze (Grain-Boundary) selbst in der Nähe der Verzerrung in dem CAAC-OS nicht beobachtet werden kann. Das heißt, dass die Bildung einer Kristallkorngrenze durch die Verzerrung einer Gitteranordnung ver- bzw. behindert wird. Das liegt wahrscheinlich daran, dass der CAAC-OS eine Verzerrung dank einer niedrigen Dichte der Anordnung von Sauerstoffatomen in Richtung der a-b-Ebene, einer Veränderung des interatomaren Bindungsabstands durch Substitution eines Metallatoms und dergleichen tolerieren kann.
  • Es sei angemerkt, dass eine Kristallstruktur, bei der eine eindeutige Kristallkorngrenze beobachtet wird, ein sogenannter Polykristall ist. Es ist sehr wahrscheinlich, dass die Kristallkorngrenze als Rekombinationszentrum dient und Ladungsträger eingefangen werden, was zu einer Verringerung des Durchlassstroms, einer Verringerung der Feldeffektbeweglichkeit oder dergleichen eines Transistors führt. Daher ist der CAAC-OS, in dem keine eindeutige Kristallkorngrenze beobachtet wird, ein kristallines Oxid mit einer Kristallstruktur, die für eine Halbleiterschicht eines Transistors geeignet ist. Es sei angemerkt, dass Zn vorzugsweise enthalten ist, um den CAAC-OS zu bilden. Beispielsweise werden ein In-Zn-Oxid und ein In-Ga-Zn-Oxid bevorzugt, da diese Oxide im Vergleich zu einem In-Oxid die Erzeugung einer Kristallkorngrenze unterdrücken können.
  • Der CAAC-OS ist ein Oxidhalbleiter mit hoher Kristallinität, in dem keine eindeutige Kristallkorngrenze beobachtet wird. In dem CAAC-OS tritt daher eine Verringerung der Elektronenbeweglichkeit aufgrund der Kristallkorngrenze mit geringerer Wahrscheinlichkeit auf. Ein Eindringen von Verunreinigungen, eine Bildung von Defekten und dergleichen könnte die Kristallinität eines Oxidhalbleiters verringern. Dies bedeutet, dass der CAAC-OS ein Oxidhalbleiter ist, der geringe Mengen an Verunreinigungen und Defekten (z. B. Sauerstofffehlstellen) aufweist. Daher ist ein Oxidhalbleiter, der den CAAC-OS enthält, physikalisch stabil. Deshalb ist der Oxidhalbleiter, der den CAAC-OS enthält, wärmebeständig und weist eine hohe Zuverlässigkeit auf. Der CAAC-OS ist auch bei hohen Temperaturen im Herstellungsprozess (sogenannter Wärmeumsatz bzw. thermal budget) stabil. Die Verwendung des CAAC-OS für einen OS-Transistor kann daher den Freiheitsgrad des Herstellungsprozesses erhöhen.
  • [nc-OS]
  • In dem nc-OS weist ein mikroskopischer Bereich (zum Beispiel ein Bereich mit einer Größe von größer als oder gleich 1 nm und kleiner als oder gleich 10 nm, insbesondere ein Bereich mit einer Größe von größer als oder gleich 1 nm und kleiner als oder gleich 3 nm) eine regelmäßige Atomanordnung auf. Mit anderen Worten: Der nc-OS enthält einen feinen Kristall. Es sei angemerkt, dass die Größe des feinen Kristalls beispielsweise größer als oder gleich 1 nm und kleiner als oder gleich 10 nm, insbesondere größer als oder gleich 1 nm und kleiner als oder gleich 3 nm ist; daher wird der feine Kristall auch als Nanokristall bezeichnet. Es gibt keine Regelmäßigkeit der Kristallausrichtung zwischen unterschiedlichen Nanokristallen in dem nc-OS. Daher wird keine Ausrichtung des gesamten Films beobachtet. Deshalb kann man den nc-OS in einigen Fällen nicht von einem a-ähnlichen OS und einem amorphen Oxidhalbleiter abhängig von einem Analyseverfahren unterscheiden. Wenn beispielsweise der nc-OS-Film einer Strukturanalyse mittels eines XRD-Geräts unterzogen wird, wird durch die Out-of-Plane-XRD-Messung mit einem θ/2θ-Scan kein Peak, der eine Kristallinität anzeigt, erfasst. Ferner wird ein Beugungsmuster wie ein Halo-Muster beobachtet, wenn der nc-OS-Film einer Elektronenbeugung (auch als Feinbereichsbeugung bezeichnet) mittels eines Elektronenstrahls mit einem Probendurchmesser, der größer ist als derjenige eines Nanokristalls (z. B. größer als oder gleich 50 nm), unterzogen wird. Im Gegensatz dazu wird in einigen Fällen ein Elektronenbeugungsmuster erhalten, in dem eine Vielzahl von Punkten in einem ringförmigen Bereich rund um einen direkten Punkt beobachtet wird, wenn der nc-OS-Film einer Elektronenbeugung (auch als Nanostrahl-Elektronenbeugung bezeichnet) mittels eines Elektronenstrahls mit einem Probendurchmesser, der nahezu gleich oder kleiner als derjenige eines Nanokristalls ist (z. B. größer als oder gleich 1 nm und kleiner als oder gleich 30 nm), unterzogen wird.
  • [a-ähnlicher OS]
  • Der a-ähnliche OS ist ein Oxidhalbleiter, der eine Struktur aufweist, die zwischen derjenigen des nc-OS und derjenigen des amorphen Oxidhalbleiters liegt. Der a-ähnliche OS enthält einen Hohlraum oder einen Bereich mit niedriger Dichte. Das heißt, dass der a-ähnliche OS im Vergleich zu dem nc-OS und dem CAAC-OS eine niedrigere Kristallinität aufweist. Das heißt, dass der a-ähnliche OS im Vergleich zu dem nc-OS und dem CAAC-OS eine höhere Wasserstoffkonzentration in dem Film aufweist.
  • «Struktur eines Oxidhalbleiters»
  • Als Nächstes wird der vorstehend beschriebene CAC-OS ausführlich beschrieben. Es sei angemerkt, dass der CAC-OS die Materialzusammensetzung betrifft.
  • [CAC-OS]
  • Es handelt sich bei dem CAC-OS beispielsweise um ein Material mit einer Zusammensetzung, bei der Elemente, die in einem Metalloxid enthalten sind, ungleichmäßig verteilt sind, wobei sie jeweils eine Größe von größer als oder gleich 0,5 nm und kleiner als oder gleich 10 nm, bevorzugt größer als oder gleich 1 nm und kleiner als oder gleich 3 nm oder eine ähnliche Größe aufweisen. Es sei angemerkt, dass in der folgenden Beschreibung eines Metalloxids ein Zustand, in dem ein oder mehrere Metallelemente ungleichmäßig verteilt sind und Bereiche, die das/die Metallelement/e enthalten, mit einer Größe von größer als oder gleich 0,5 nm und kleiner als oder gleich 10 nm, bevorzugt größer als oder gleich 1 nm und kleiner als oder gleich 3 nm oder einer ähnlichen Größe vermischt sind, als Mosaikmuster oder patchartiges Muster bezeichnet wird.
  • Außerdem weist der CAC-OS eine Zusammensetzung auf, in der sich Materialien in einen ersten Bereich und einen zweiten Bereich trennen, um ein Mosaikmuster zu bilden, und der erste Bereich in dem Film verteilt ist (nachstehend auch als wolkenartige Zusammensetzung bezeichnet). Das heißt, dass der CAC-OS ein Verbundmetalloxid mit einer Zusammensetzung ist, in der der erste Bereich und der zweite Bereich gemischt sind.
  • Hier werden die Atomverhältnisse von In, Ga und Zn zu den Metallelementen, die in dem CAC-OS in einem In-Ga-Zn-Oxid enthalten sind, als [In], [Ga] bzw. [Zn] bezeichnet. Beispielsweise weist der erste Bereich in dem CAC-OS in dem In-Ga-Zn-Oxid [In] auf, welches größer ist als dasjenige in der Zusammensetzung des CAC-OS-Films. Außerdem weist der zweite Bereich [Ga] auf, welches größer ist als dasjenige in der Zusammensetzung des CAC-OS-Films. Alternativ weist der erste Bereich beispielsweise [In], welches größer ist als dasjenige in dem zweiten Bereich, und [Ga] auf, welches kleiner ist als dasjenige in dem zweiten Bereich. Außerdem weist der zweite Bereich [Ga], welches größer ist als dasjenige in dem ersten Bereich, und [In] auf, welches kleiner ist als dasjenige in dem ersten Bereich.
  • Insbesondere handelt es sich bei dem ersten Bereich um einen Bereich, der Indiumoxid, Indiumzinkoxid oder dergleichen als Hauptkomponente enthält. Außerdem handelt es sich bei dem zweiten Bereich um einen Bereich, der Galliumoxid, Galliumzinkoxid oder dergleichen als Hauptkomponente enthält. Das heißt, dass der erste Bereich auch als Bereich, der In als Hauptkomponente enthält, bezeichnet werden kann. Außerdem kann der zweite Bereich auch als Bereich, der Ga als Hauptkomponente enthält, bezeichnet werden.
  • Es sei angemerkt, dass in einigen Fällen keine eindeutige Grenze zwischen dem ersten Bereich und dem zweiten Bereich beobachtet wird.
  • Beispielsweise bestätigt auch ein durch energiedispersive Röntgenspektroskopie (energy dispersive X-ray spectroscopy, EDX) erhaltenes Verteilungsbild, dass ein CAC-OS in einem In-Ga-Zn-Oxid eine Struktur aufweist, bei der der Bereich, der In als Hauptkomponente enthält (der erste Bereich), und der Bereich, der Ga als Hauptkomponente enthält (der zweite Bereich), ungleichmäßig verteilt und vermischt sind.
  • In dem Fall, in dem der CAC-OS für einen Transistor verwendet wird, komplementieren die Leitfähigkeit, die von dem ersten Bereich stammt, und die isolierende Eigenschaft, die von dem zweiten Bereich stammt, miteinander, wodurch der CAC-OS eine Schaltfunktion (Ein-/Ausschaltfunktion) aufweisen kann. Mit anderen Worten: Ein CAC-OS weist eine leitende Funktion in einem Teil des Materials auf und weist eine isolierende Funktion in einem anderen Teil des Materials auf; als gesamtes Material weist der CAC-OS eine Funktion eines Halbleiters auf. Eine Trennung der leitenden Funktion und der isolierenden Funktion kann jede Funktion maximieren. Daher können, indem der CAC-OS für einen Transistor verwendet wird, ein hoher Durchlassstrom (Ion), eine hohe Feldeffektbeweglichkeit (µ) und ein vorteilhafter Schaltbetrieb erhalten werden.
  • Ein Oxidhalbleiter kann verschiedene Strukturen aufweisen, die unterschiedliche Eigenschaften zeigen. Zwei oder mehr von dem amorphen Oxidhalbleiter, dem polykristallinen Oxidhalbleiter, dem a-ähnlichen OS, dem CAC-OS, dem nc-OS und dem CAAC-OS können in einem Oxidhalbleiter einer Ausführungsform der vorliegenden Erfindung enthalten sein.
  • <Transistor, der den Oxidhalbleiter enthält>
  • Als Nächstes wird der Fall beschrieben, in dem der vorstehende Oxidhalbleiter für einen Transistor verwendet wird.
  • Wenn der vorstehende Oxidhalbleiter für einen Transistor verwendet wird, kann ein Transistor erhalten werden, der eine hohe Feldeffektbeweglichkeit aufweist. Außerdem kann ein Transistor erhalten werden, der eine hohe Zuverlässigkeit aufweist.
  • Vorzugsweise wird ein Oxidhalbleiter mit einer niedrigen Ladungsträgerkonzentration für den Transistor verwendet. Die Ladungsträgerkonzentration des Oxidhalbleiters ist beispielsweise niedriger als oder gleich 1 × 1017 cm-3, bevorzugt niedriger als oder gleich 1 × 1015 cm-3, bevorzugter niedriger als oder gleich 1 × 1013 cm-3, noch bevorzugter niedriger als oder gleich 1 × 1011 cm-3, sogar noch bevorzugter niedriger als 1 × 1010 cm-3 und höher als oder gleich 1 × 10-9 cm-3. In dem Fall, in dem die Ladungsträgerkonzentration eines Oxidhalbleiterfilms verringert werden soll, wird die Verunreinigungskonzentration in dem Oxidhalbleiterfilm verringert, um die Dichte der Defektzustände zu verringern. In dieser Beschreibung und dergleichen wird ein Zustand mit niedriger Verunreinigungskonzentration und niedriger Dichte der Defektzustände als hochreiner intrinsischer oder im Wesentlichen hochreiner intrinsischer Zustand bezeichnet. Es sei angemerkt, dass ein Oxidhalbleiter mit einer niedrigen Ladungsträgerkonzentration in einigen Fällen als hochreiner intrinsischer oder im Wesentlichen hochreiner intrinsischer Oxidhalbleiter bezeichnet wird.
  • Ein hochreiner intrinsischer oder im Wesentlichen hochreiner intrinsischer Oxidhalbleiterfilm weist eine niedrige Dichte der Defektzustände auf und weist daher in einigen Fällen eine niedrige Dichte der Einfangzustände auf.
  • Eine Ladung, die von den Einfangzuständen in dem Oxidhalbleiter eingefangen wird, benötigt eine lange Zeit, bis sie sich verliert, und sie kann sich wie feste Ladung verhalten. Daher weist ein Transistor, dessen Kanalbildungsbereich in einem Oxidhalbleiter mit hoher Dichte der Einfangzustände gebildet wird, in einigen Fällen instabile elektrische Eigenschaften auf.
  • Um stabile elektrische Eigenschaften des Transistors zu erhalten, ist es daher effektiv, die Verunreinigungskonzentration in dem Oxidhalbleiter zu verringern. Um die Verunreinigungskonzentration in dem Oxidhalbleiter zu verringern, wird vorzugsweise auch die Verunreinigungskonzentration in einem Film verringert, der dem Oxidhalbleiter benachbart ist. Beispiele für die Verunreinigungen umfassen Wasserstoff, Stickstoff, ein Alkalimetall, ein Erdalkalimetall, Eisen, Nickel und Silizium.
  • <Verunreinigung>
  • Hier wird der Einfluss von Verunreinigungen in dem Oxidhalbleiter beschrieben.
  • Wenn Silizium oder Kohlenstoff, welche Elemente der Gruppe 14 sind, in dem Oxidhalbleiter enthalten ist, werden Defektzustände in dem Oxidhalbleiter gebildet. Daher werden die Silizium- und Kohlenstoffkonzentration in dem Oxidhalbleiter und die Silizium- und Kohlenstoffkonzentration in der Nähe einer Grenzfläche zu dem Oxidhalbleiter (die durch Sekundärionen-Massenspektrometrie (SIMS) erhaltene Konzentration) auf niedriger als oder gleich 2 × 1018 Atome/cm3, bevorzugt niedriger als oder gleich 2 × 1017 Atome/cm3 eingestellt.
  • Wenn der Oxidhalbleiter ein Alkalimetall oder ein Erdalkalimetall enthält, werden in einigen Fällen Defektzustände gebildet und Ladungsträger erzeugt. Daher ist es wahrscheinlich, dass ein Transistor, bei dem ein ein Alkalimetall oder ein Erdalkalimetall enthaltender Oxidhalbleiter verwendet wird, selbstleitende Eigenschaften aufweist. Daher wird die durch SIMS erhaltene Alkalimetall- oder Erdalkalimetallkonzentration in dem Oxidhalbleiter auf niedriger als oder gleich 1 × 1018 Atome/cm3, bevorzugt niedriger als oder gleich 2 × 1016 Atome/cm3 eingestellt.
  • Wenn der Oxidhalbleiter Stickstoff enthält, wird der Oxidhalbleiter infolge der Erzeugung von Elektronen, die als Ladungsträger dienen, und eines Anstiegs der Ladungsträgerkonzentration leicht zum n-Typ. Daher ist es wahrscheinlich, dass ein Transistor, bei dem ein stickstoffhaltiger Oxidhalbleiter als Halbleiter verwendet wird, selbstleitende Eigenschaften aufweist. Wenn der Oxidhalbleiter Stickstoff enthält, werden in einigen Fällen Einfangzustände gebildet. Dies könnte zu instabilen elektrischen Eigenschaften des Transistors führen. Daher wird die durch SIMS erhaltene Stickstoffkonzentration in dem Oxidhalbleiter auf niedriger als 5 × 1019 Atome/cm3, bevorzugt 5 × 1018 Atome/cm3 oder niedriger, bevorzugter 1 × 1018 Atome/cm3 oder niedriger, noch bevorzugter 5 × 1017 Atome/cm3 oder niedriger eingestellt.
  • Wasserstoff, der in dem Oxidhalbleiter enthalten ist, reagiert mit Sauerstoff, der an ein Metallatom gebunden ist, zu Wasser und erzeugt daher in einigen Fällen eine Sauerstofffehlstelle. Infolge des Eindringens von Wasserstoff in die Sauerstofffehlstelle wird in einigen Fällen ein Elektron erzeugt, das als Ladungsträger dient. In einigen Fällen führt die Bindung eines Teils von Wasserstoff an Sauerstoff, der an ein Metallatom gebunden ist, ferner zur Erzeugung eines Elektrons, das als Ladungsträger dient. Daher ist es wahrscheinlich, dass ein Transistor, bei dem ein wasserstoffhaltiger Oxidhalbleiter verwendet wird, selbstleitende Eigenschaften aufweist. Demzufolge wird Wasserstoff in dem Oxidhalbleiter vorzugsweise so weit wie möglich verringert. Insbesondere wird die durch SIMS erhaltene Wasserstoffkonzentration in dem Oxidhalbleiter auf niedriger als 1 × 1020 Atome/cm3, bevorzugt niedriger als 1 × 1019 Atome/cm3, bevorzugter niedriger als 5 × 1018 Atome/cm3, noch bevorzugter niedriger als 1 × 1018 Atome/cm3 eingestellt.
  • Wenn ein Oxidhalbleiter, in dem Verunreinigungen ausreichend verringert sind, für einen Kanalbildungsbereich eines Transistors verwendet wird, kann der Transistor stabile elektrische Eigenschaften aufweisen.
  • Es sei angemerkt, dass diese Ausführungsform gegebenenfalls mit einer beliebigen der anderen Ausführungsformen in dieser Beschreibung kombiniert werden kann.
  • (Ausführungsform 5)
  • Bei dieser Ausführungsform werden ein Beispiel für einen Halbleiterwafer, über dem die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung oder dergleichen ausgebildet ist, und ein Beispiel für ein elektronisches Bauelement, in dem diese Halbleitervorrichtung integriert ist, beschrieben.
  • <Halbleiterwafer>
  • Als Erstes wird ein Beispiel für einen Halbleiterwafer, über dem eine Halbleitervorrichtung oder dergleichen ausgebildet ist, anhand von 41A beschrieben.
  • Ein Halbleiterwafer 4800, der in 41A dargestellt ist, umfasst einen Wafer 4801 und eine Vielzahl von Schaltungsabschnitten 4802, die auf einer Oberseite des Wafers 4801 bereitgestellt sind. Es sei angemerkt, dass auf der Oberseite des Wafers 4801 ein Abstand 4803 einem Abschnitt ohne den Schaltungsabschnitt 4802 entspricht und als Bereich zur Vereinzelung dient.
  • Der Halbleiterwafer 4800 kann hergestellt werden, indem in einem Pre-Prozess die Vielzahl von Schaltungsabschnitten 4802 auf einer Oberfläche des Wafers 4801 ausgebildet wird. Danach kann eine Seite des Wafers 4801, die der Oberfläche gegenüberliegt, auf der die Vielzahl von Schaltungsabschnitten 4802 ausgebildet ist, geschleift werden, um die Dicke des Wafers 4801 zu verringern. Durch diesen Prozess kann eine Verkrümmung des Wafers 4801 oder dergleichen verringert werden und kann die Größe eines Bauteils verkleinert werden.
  • Als nächster Schritt wird ein Vereinzelungsschritt durchgeführt. Die Vereinzelung wird entlang Anreißlinien SCL1 und Anreißlinien SCL2 (in einigen Fällen auch als Vereinzelungslinien oder Schnittlinien bezeichnet), die durch Strichpunktlinien dargestellt sind, durchgeführt. Es sei angemerkt, dass um den Vereinzelungsschritt zu vereinfachen, der Abstand 4803 vorzugsweise derart bereitgestellt wird, dass mehrere Anreißlinien SCL1 parallel zueinander sind, mehrere Anreißlinien SCL2 parallel zueinander sind und sich die Anreißlinien SCL1 und die Anreißlinien SCL2 senkrecht zueinander kreuzen.
  • Durch den Vereinzelungsschritt kann ein Chip 4800a, der in 41B dargestellt ist, von dem Halbleiterwafer 4800 getrennt werden. Der Chip 4800a umfasst einen Wafer 4801a, den Schaltungsabschnitt 4802 und einen Abstand 4803a. Es sei angemerkt, dass der Abstand 4803a vorzugsweise so klein wie möglich gestaltet wird. In diesem Fall kann die Breite des Abstands 4803 zwischen den benachbarten Schaltungsabschnitten 4802 im Wesentlichen gleich der Breite der Anreißlinie SCL1 oder der Breite der Anreißlinie SCL2 sein.
  • Es sei angemerkt, dass die Form eines Elementsubstrats einer Ausführungsform der vorliegenden Erfindung nicht auf die Form des in 41A dargestellten Halbleiterwafers 4800 beschränkt ist. Beispielsweise kann ein rechteckiger Halbleiterwafer verwendet werden. Die Form des Elementsubstrats kann entsprechend einem Herstellungsprozess eines Elements und einer Vorrichtung zum Herstellen eines Elements angemessen verändert werden.
  • <Elektronisches Bauelement>
  • 41C stellt perspektivische Ansichten eines elektronischen Bauelements 4700 und einer Leiterplatte (Leiterplatte 4704) dar, auf der das elektronische Bauelement 4700 montiert ist. Das in 41C dargestellte elektronische Bauelement 4700 umfasst den Chip 4800a in einem Formteil 4711. Es sei angemerkt, dass der Chip 4800a eine Struktur aufweisen kann, bei der die Schaltungsabschnitte 4802 übereinander angeordnet sind, wie in 41C dargestellt. In 41C wird ein Teil weggelassen, um das Innere des elektronischen Bauelements 4700 darzustellen. Das elektronische Bauelement 4700 weist ein Lötauge 4712 auf der Außenseite des Formteils 4711 auf. Das Lötauge 4712 ist elektrisch mit einem Elektrodenpad 4713 verbunden, und das Elektrodenpad 4713 ist über einen Draht 4714 elektrisch mit dem Chip 4800a verbunden. Das elektronische Bauelement 4700 ist beispielsweise auf einer gedruckten Leiterplatte 4702 montiert. Derartige IC-Chips werden kombiniert und auf der gedruckten Leiterplatte 4702 elektrisch miteinander verbunden; somit wird die Leiterplatte 4704 fertiggestellt.
  • 41D stellt eine perspektivische Ansicht eines elektronischen Bauelements 4730 dar. Das elektronische Bauelement 4730 ist ein Beispiel für ein System-in-Package (SiP) oder ein Multi-Chip-Modul (MCM). Bei dem elektronischen Bauelement 4730 ist ein Abstandshalter 4731 über dem Gehäusesubstrat 4732 (einer gedruckten Leiterplatte) bereitgestellt und sind eine Halbleitervorrichtung 4735 und eine Vielzahl von Halbleitervorrichtungen 4710 über dem Abstandshalter 4731 bereitgestellt.
  • Das elektronische Bauelement 4730 umfasst die Halbleitervorrichtungen 4710. Als Halbleitervorrichtung 4710 kann beispielsweise die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung oder ein High Bandwidth Memory (HBM) verwendet werden. Außerdem kann für die Halbleitervorrichtung 4735 eine integrierte Schaltung (Halbleitervorrichtung), wie z. B. ein CPU, ein GPU, ein FPGA oder eine Speichervorrichtung verwendet werden.
  • Als Gehäusesubstrat 4732 kann ein Keramiksubstrat, ein Kunststoffsubstrat, ein Glasepoxidsubstrat oder dergleichen verwendet werden. Als Abstandshalter 4731 kann ein Siliziumabstandshalter, ein Harzabstandshalter oder dergleichen verwendet werden.
  • Der Abstandshalter 4731 umfasst eine Vielzahl von Leitungen und funktioniert derart, dass er eine Vielzahl von integrierten Schaltungen mit unterschiedlichen Anschlussabständen elektrisch verbindet. Die Vielzahl von Leitungen ist als Einzelschicht oder Schichtanordnung bereitgestellt. Der Abstandshalter 4731 funktioniert ferner derart, dass er die integrierten Schaltungen, die über dem Abstandshalter 4731 bereitgestellt sind, elektrisch mit einer Elektrode des Gehäusesubstrats 4732 verbindet. Aus diesen Gründen wird der Abstandshalter in einigen Fällen als „Umverdrahtungssubstrat“ oder „Mittelsubstrat“ bezeichnet. In einigen Fällen wird der Abstandshalter 4731 mit einer Durchgangselektrode versehen, und unter Verwendung dieser Durchgangselektrode werden die integrierte Schaltung und das Gehäusesubstrat 4732 elektrisch verbunden. Beim Siliziumabstandshalter kann ferner als Durchgangselektrode eine Silizium-Durchkontaktierung (Through Silicon Via, TSV) verwendet werden.
  • Als Abstandshalter 4731 wird vorzugsweise ein Siliziumabstandshalter verwendet. Es ist unnötig, bei einem Siliziumabstandshalter ein aktives Element bereitzustellen; daher kann er mit geringeren Kosten hergestellt werden als eine integrierte Schaltung. Andererseits können Leitungen für einen Siliziumabstandshalter durch einen Halbleiterprozess ausgebildet werden; daher kann die Ausbildung von miniaturisierten Leitungen leicht erzielt werden, was bei einem Harzabstandshalter schwer ist.
  • Beim HBM müssen viele Leitungen verbunden werden, um eine hohe Speicherbandbreite zu erzielen. Aus diesem Grund wird bei dem Abstandshalter, an dem ein HBM montiert wird, eine Ausbildung von miniaturisierten Leitungen mit hoher Dichte erfordert. Daher wird als Abstandshalter, an dem ein HBM montiert wird, vorzugsweise ein Siliziumabstandshalter verwendet.
  • Beim SiP, MCM und dergleichen, bei dem ein Siliziumabstandshalter verwendet wird, tritt eine Verringerung der Zuverlässigkeit aufgrund der Differenz zwischen dem Ausdehnungskoeffizienten der integrierten Schaltung und demjenigen des Abstandshalters mit weniger Wahrscheinlichkeit auf. Ferner tritt, da die Ebenheit der Oberfläche des Siliziumabstandshalters hoch ist, eine schlechte Verbindung zwischen der integrierten Schaltung, die über dem Siliziumabstandshalter bereitgestellt ist, und dem Siliziumabstandshalter mit weniger Wahrscheinlichkeit auf. Insbesondere wird beim 2,5D-Gehäuse (2,5D-Montierung), bei dem eine Vielzahl von integrierten Schaltungen über einem Abstandshalter nebeneinander angeordnet wird, vorzugsweise ein Siliziumabstandshalter verwendet.
  • Des Weiteren kann ein Kühlkörper (eine Abstrahlplatte) mit dem elektronischen Bauelement 4730 überlappend bereitgestellt sein. Wenn ein Kühlkörper bereitgestellt ist, sind die Höhen der integrierten Schaltungen, die über dem Abstandshalter 4731 bereitgestellt sind, vorzugsweise gleich. Beispielsweise sind bei dem bei dieser Ausführungsform beschriebenen elektronischen Bauelement 4730 die Höhen der Halbleitervorrichtungen 4710 und der Halbleitervorrichtung 4735 vorzugsweise gleich.
  • An dem Unterteil des Gehäusesubstrats 4732 kann eine Elektrode 4733 bereitgestellt sein, um das elektronische Bauelement 4730 an einem anderen Substrat zu montieren. 19D stellt ein Beispiel dar, in dem eine Elektrode 4733 unter Verwendung von Lotkugeln ausgebildet ist. Indem die Lotkugeln an dem Unterteil des Gehäusesubstrats 4732 in einer Matrix bereitgestellt werden, kann eine Ball-Grid-Array-(BGA-) Montierung erzielt werden. Außerdem kann die Elektrode 4733 unter Verwendung von leitenden Stiften ausgebildet werden. Indem die leitenden Stifte an dem Unterteil des Gehäusesubstrats 4732 in einer Matrix bereitgestellt werden, kann eine Pin-Grid-Array-(PGA-) Montierung erzielt werden.
  • Das elektronische Bauelement 4730 kann ohne Beschränkung auf BGA und PGA durch verschiedene Montageverfahren an einem anderen Substrat montiert werden. Beispielsweise können die folgenden Montageverfahren zum Einsatz kommen: Staggered Pin Grid Array (SPGA), Land Grid Array (LGA), Quad Flat Package (QFP), Quad Flat J-leaded Package (QFJ), Quad Flat Non-leaded Package (QFN) oder dergleichen.
  • Diese Ausführungsform kann gegebenenfalls mit einer beliebigen der anderen Ausführungsformen und dergleichen in dieser Beschreibung kombiniert werden.
  • (Ausführungsform 6)
  • Bei dieser Ausführungsform werden Beispiele für ein elektronisches Gerät, das die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung umfasst, beschrieben. Es sei angemerkt, dass in 42 das elektronische Bauelement 4700, das diese Halbleitervorrichtung umfasst, in jedem elektronischen Gerät enthalten ist.
  • [Mobiltelefon]
  • Bei einem Informationsendgerät 5500, das in 42 dargestellt ist, handelt es sich um ein Mobiltelefon (Smartphone), das eine Art Informationsendgerät ist. Das Informationsendgerät 5500 umfasst ein Gehäuse 5510 und einen Anzeigeabschnitt 5511. Ein Touchscreen ist als Eingabeschnittstelle in dem Anzeigeabschnitt 5511 bereitgestellt, und Knöpfe sind in dem Gehäuse 5510 bereitgestellt.
  • Das Informationsendgerät 5500, bei dem die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung verwendet wird, kann eine Applikation unter Nutzung einer künstlichen Intelligenz ausführen. Beispiele für die Applikation, bei der die künstliche Intelligenz genutzt wird, umfassen eine Applikation, die das Gespräch erkennt und den Inhalt des Gesprächs auf dem Anzeigeabschnitt 5511 anzeigt, eine Applikation, die einen Text, eine Figur oder dergleichen, welche ein Benutzer in einen Touchscreen des Anzeigeabschnitts 5511 eingibt, erkennt und sie auf dem Anzeigeabschnitt 5511 anzeigt, und eine Applikation, die eine biometrische Identifizierung mittels Fingerabdrücke oder Stimmabdrücke ausführt. Außerdem kann beispielsweise bei der Bildaufnahme durch eine Abbildungsvorrichtung (nicht dargestellt), mit der das Informationsendgerät 5500 versehen ist, eine faltende Verarbeitung unter Verwendung der bei der vorstehenden Ausführungsform beschriebenen Halbleitervorrichtung an dem Bild durchgeführt werden. Mit anderen Worten: Die Merkmalsextraktion kann an dem Bild durchgeführt werden.
  • [Tragbares Endgerät]
  • 42 stellt ein armbanduhrartiges Informationsendgerät 5900 als Beispiel für ein tragbares Endgerät dar. Das Informationsendgerät 5900 umfasst ein Gehäuse 5901, einen Anzeigeabschnitt 5902, einen Bedienknopf 5903, ein Bedienelement 5904, ein Band 5905 und dergleichen.
  • Wie das vorstehend beschriebene Informationsendgerät 5500 kann das tragbare Endgerät, bei dem die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung verwendet wird, eine Applikation unter Nutzung einer künstlichen Intelligenz ausführen. Beispiele für die Applikation unter Nutzung einer künstlichen Intelligenz umfassen eine Applikation zum Gesundheitsmanagement einer Person, die das tragbare Endgerät trägt, und ein Navigationssystem, das einen optimalen Weg wählt und führt den Benutzer, wenn er ein Ziel eingibt.
  • [Informationsendgerät]
  • 42 stellt ein Desktop-Informationsendgerät 5300 dar. Das Desktop-Informationsendgerät 5300 umfasst einen Hauptteil 5301 des Informationsendgeräts, ein Display 5302 und eine Tastatur 5303.
  • Wie das vorstehend beschriebene Informationsendgerät 5500 kann das Desktop-Informationsendgerät 5300, bei dem die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung verwendet wird, eine Applikation unter Nutzung einer künstlichen Intelligenz ausführen. Beispiele für die Applikation unter Nutzung einer künstlichen Intelligenz umfassen eine Design-Hilfssoftware, eine Text-Korrigiersoftware und eine automatische Menüerzeugungssoftware. Unter Verwendung des Desktop-Informationsendgeräts 5300 kann eine neuartige künstliche Intelligenz entwickelt werden. Außerdem kann beispielsweise bei der Bildaufnahme durch eine Abbildungsvorrichtung (nicht dargestellt), mit der das Informationsendgerät 5500 versehen ist, eine faltende Verarbeitung an dem Bild unter Verwendung der bei der vorstehenden Ausführungsform beschriebenen Halbleitervorrichtung durchgeführt werden. Mit anderen Worten: Die Merkmalsextraktion kann an dem Bild durchgeführt werden.
  • Es sei angemerkt, dass in der vorstehenden Beschreibung das Smartphone, das Desktop-Informationsendgerät und das am Körper tragbare Endgerät als elektronische Geräte beispielhaft in 42 dargestellt sind; jedoch kann eine Ausführungsform der vorliegenden Erfindung auch auf ein anderes Informationsendgerät als das Smartphone, das Desktop-Informationsendgerät und das am Körper tragbare Endgerät angewendet werden. Beispiele für ein anderes Informationsendgerät als das Smartphone, das Desktop-Informationsendgerät und das am Körper tragbare Endgerät umfassen einen persönlichen digitalen Assistenten (PDA), ein Laptop-Informationsendgerät und eine Workstation.
  • [Haushaltgerät]
  • 42 stellt einen elektrischen Gefrier-Kühlschrank 5800 als Beispiel für ein elektronisches Gerät dar. Der elektrische Gefrier-Kühlschrank 5800 umfasst ein Gehäuse 5801, eine Kühlschranktür 5802, eine Gefrierschranktür 5803 und dergleichen.
  • Indem die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung für den elektrischen Gefrier-Kühlschrank 5800 verwendet wird, kann der elektrische Gefrier-Kühlschrank 5800 mit einer künstlichen Intelligenz erzielt werden. Mit der künstlichen Intelligenz kann der elektrische Gefrier-Kühlschrank 5800 eine Funktion zum automatischen Bestimmen des Menüs unter Berücksichtigung auf den Lebensmitteln oder dem Verbrauchsdatum der Lebensmittel in dem elektrischen Gefrier-Kühlschrank 5800, eine Funktion zum automatischen Regulieren der Temperatur entsprechend den Lebensmitteln in dem elektrischen Gefrier-Kühlschrank 5800 und dergleichen aufweisen.
  • In diesem Beispiel wurde der elektrische Gefrier-Kühlschrank als elektronisches Gerät beschrieben. Weitere Beispiele umfassen einen Staubsauger, einen Mikrowellenofen, einen Elektroofen, einen Reiskocher, einen Wasserkocher, ein Induktionskochfeld, einen Wasserserver, ein Kühl- und Heizungsgerät einschließlich einer Klimaanlage, eine Waschmaschine, einen Trockner und ein audiovisuelles Gerät.
  • [Spielkonsole]
  • 42 stellt eine tragbare Spielkonsole 5200 dar, die ein Beispiel für eine Spielkonsole ist. Die tragbare Spielkonsole 5200 umfasst ein Gehäuse 5201, einen Anzeigeabschnitt 5202, einen Knopf 5203 und dergleichen.
  • 42 stellt ferner eine stationäre Spielkonsole 7500 dar, die ein Beispiel für eine Spielkonsole ist. Die stationäre Spielkonsole 7500 umfasst einen Hauptteil 7520 und eine Steuerung 7522. Es sei angemerkt, dass die Steuerung 7522 drahtgebunden oder drahtlos an den Hauptteil 7520 angeschlossen werden kann. Obwohl in 42 nicht dargestellt ist, kann die Steuerung 7522 mit einem Anzeigeabschnitt, der ein Bild beim Spiel anzeigt, einem Touchscreen, einem Stab, einem Drehregler oder einem Schieberegler, der als andere Eingabeschnittstelle als der Knopf dient, oder dergleichen versehen sein. Die Form der Steuerung 7522 ist nicht auf diejenige, die in 42 dargestellt ist, beschränkt und kann je nach der Art des Spiels auf verschiedene Weise verändert werden. Beispielsweise kann eine pistolenförmige Steuerung, bei der ein Knopf als Auslöser dient, für ein Schießspiel, wie z. B. einen Ego-Shooter (first person shooter, FPS), verwendet werden. Für ein Musikspiel oder dergleichen kann beispielsweise eine Steuerung in Form eines Instruments, eines Musikgeräts oder dergleichen verwendet werden. Außerdem kann die stationäre Spielkonsole mit einer Kamera, einem Tiefensensor, einem Mikrofon oder dergleichen versehen sein und durch eine Geste und/oder eine Stimme des Spielspielers bedient werden, ohne die Steuerung zu verwenden.
  • Ein Bild der vorstehend beschriebenen Spielkonsole kann von einer Anzeigevorrichtung, wie z. B. einem Fernsehgerät, einem Display für einen Personal-Computer, einem Display für ein Spiel, einem Head-Mounted Display, ausgegeben werden.
  • Wenn die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung für die tragbare Spielkonsole 5200 verwendet wird, kann die tragbare Spielkonsole 5200 mit niedrigem Stromverbrauch erzielt werden. Der niedrige Stromverbrauch ermöglicht eine Verringerung der Wärmeerzeugung von einer Schaltung, wodurch der Einfluss der Wärmeerzeugung auf die Schaltung, eine Peripherieschaltung und ein Modul verringert werden kann.
  • Wenn ferner die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung für die tragbare Spielkonsole 5200 verwendet wird, kann die tragbare Spielkonsole 5200 mit einer künstlichen Intelligenz erzielt werden.
  • Im Allgemeinen werden das Fortschreiten eines Spiels, die Worten und Taten eines Spielcharakters und die Darstellung eines Phänomens und dergleichen in dem Spiel durch das Programm des Spiels bestimmt; jedoch ermöglicht die Anwendung der künstlichen Intelligenz auf die tragbare Spielkonsole 5200 die Darstellung, die nicht durch das Spielprogramm beschränkt ist. Beispielsweise ist es möglich, den Inhalt einer Aussage oder Frage des Spielers, die Handlung des Spiels, den Zeitpunkt und/oder Worte und Taten eines Spielcharakters zu verändern.
  • Wenn ein Spiel, das eine Vielzahl von Spielern benötigt, bei der tragbaren Spielkonsole 5200 gespielt wird, kann die künstliche Intelligenz einen virtuellen Spieler bilden; daher kann das Spiel allein gespielt werden, wobei der Spieler, der von der künstlichen Intelligenz gebildet wird, als Gegner dient.
  • 42 stellt die tragbaren Spielkonsolen als Beispiele für eine Spielkonsole dar; jedoch ist ein elektronisches Gerät einer Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Beispiele für das elektronische Gerät einer Ausführungsform der vorliegenden Erfindung umfassen eine stationäre Spielkonsole für den Heimgebrauch, eine Arcade-Spielmaschine, die in Unterhaltungseinrichtungen (z. B. einer Spielhalle oder einem Vergnügungspark) installiert wird, und eine Pitching Machine für Schlagtraining, die in Sportanlagen installiert wird.
  • [Beweglicher Gegenstand]
  • Die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung kann für ein Fahrzeug, das ein beweglicher Gegenstand ist, und in der Umgebung des Fahrersitzes des Fahrzeugs verwendet werden.
  • 42 stellt ein Fahrzeug 5700 dar, das ein Beispiel für einen beweglichen Gegenstand ist.
  • In der Umgebung des Fahrersitzes des Fahrzeugs 5700 ist ein Armaturenbrett bereitgestellt, das die Geschwindigkeit, die Drehzahl einer Welle, den Kilometerstand, die verbleibende Kraftstoffmenge, die Gangposition, die Einstellung einer Klimaanlage und/oder dergleichen anzeigen kann. In der Umgebung des Fahrersitzes kann auch eine Anzeigevorrichtung bereitgestellt sein, die diese Informationen anzeigt.
  • Indem insbesondere ein Video einer Abbildungsvorrichtung (nicht dargestellt), mit der das Fahrzeug 5700 ausgestattet ist, auf dieser Anzeigevorrichtung angezeigt wird, können ein Feld, das hinter einer Säule oder dergleichen unsichtbar ist, ein toter Winkel vom Fahrersitz und dergleichen ergänzt werden, was zu einer höheren Sicherheit führt. Das heißt, dass tote Winkel beseitigt werden können und die Sicherheit erhöht werden kann, indem ein Bild, das mit einer außerhalb des Fahrzeugs 5700 bereitgestellten Abbildungsvorrichtung aufgenommen wird, angezeigt wird.
  • Da die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung als Komponente einer künstlichen Intelligenz verwendet werden kann, kann diese Halbleitervorrichtung beispielsweise für ein automatisches Fahrsystem des Fahrzeugs 5700 verwendet werden. Diese Halbleitervorrichtung kann auch für ein System verwendet werden, das die Navigation, Risikovorhersage und/oder dergleichen ausführt. Auf dieser Anzeigevorrichtung können Informationen über eine Wegführung, eine Risikovorhersage und/oder dergleichen angezeigt werden.
  • Das Fahrzeug wurde in der vorstehenden Beschreibung als Beispiel für den beweglichen Gegenstand beschrieben; jedoch ist der bewegliche Gegenstand nicht auf das Fahrzeug beschränkt. Beispielsweise können als beweglicher Gegenstand ein Zug, eine Einschienenbahn, ein Schiff und ein Flugkörper (ein Hubschrauber, ein unbemanntes Flugzeug (eine Drohne), ein Flugzeug oder eine Rakete) angegeben werden. Wenn eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung für diese beweglichen Gegenstände verwendet wird, können sie mit einem System, bei dem eine künstliche Intelligenz genutzt wird, ausgestattet werden.
  • [Kamera]
  • Die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung kann für eine Kamera verwendet werden.
  • 42 stellt eine Digitalkamera 6240 dar, die ein Beispiel für eine Abbildungsvorrichtung ist. Die Digitalkamera 6240 umfasst ein Gehäuse 6241, einen Anzeigeabschnitt 6242, einen Bedienknopf 6243, einen Auslöser 6244 und dergleichen, und eine abnehmbare Linse 6246 ist an der Digitalkamera 6240 ausgestattet. Es sei angemerkt, dass die Linse 6246 der Digitalkamera 6240 hier zum Auswechseln von dem Gehäuse 6241 abnehmbar ist; jedoch kann die Linse 6246 auch in dem Gehäuse 6241 integriert sein. Die Digitalkamera 6240 kann auch derart konfiguriert sein, dass ein Stroboskop, ein Sucher oder dergleichen getrennt auf diese aufsteckbar ist.
  • Wenn die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung für die Digitalkamera 6240 verwendet wird, kann die Digitalkamera 6240 mit niedrigem Stromverbrauch erzielt werden. Der niedrige Stromverbrauch ermöglicht eine Verringerung der Wärmeerzeugung von einer Schaltung, wodurch der Einfluss der Wärmeerzeugung auf die Schaltung, eine Peripherieschaltung und ein Modul verringert werden kann.
  • Wenn ferner die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung für die Digitalkamera 6240 verwendet wird, kann die Digitalkamera 6240 mit einer künstlichen Intelligenz erzielt werden. Unter Nutzung der künstlichen Intelligenz kann die Digitalkamera 6240 eine Funktion zur automatischen Erkennung eines Objekts, wie z. B. eines Gesichts oder eines Gegenstandes, eine Funktion zur Anpassung des Fokus auf dieses Objekt, eine Funktion zur automatischen Auslösung eines Blitzes entsprechend der Umgebung, eine Funktion zur Farbkorrektur eines abgebildeten Bildes und/oder dergleichen aufweisen. Außerdem kann beispielsweise bei der Bildaufnahme durch die Digitalkamera 6240 eine faltende Verarbeitung an dem Bild unter Verwendung der bei der vorstehenden Ausführungsform beschriebenen Halbleitervorrichtung durchgeführt werden. Mit anderen Worten: Die Merkmalsextraktion kann an dem Bild durchgeführt werden.
  • [Videokamera]
  • Die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung kann auf eine Videokamera angewendet werden.
  • 42 stellt eine Videokamera 6300 dar, die ein Beispiel für eine Abbildungsvorrichtung ist. Die Videokamera 6300 umfasst ein erstes Gehäuse 6301, ein zweites Gehäuse 6302, einen Anzeigeabschnitt 6303, eine Bedientaste 6304, eine Linse 6305, ein Gelenk 6306 und dergleichen. Die Bedientaste 6304 und die Linse 6305 sind in dem ersten Gehäuse 6301 bereitgestellt, und der Anzeigeabschnitt 6303 ist in dem zweiten Gehäuse 6302 bereitgestellt. Des Weiteren sind das erste Gehäuse 6301 und das zweite Gehäuse 6302 durch das Gelenk 6306 miteinander verbunden, und der Winkel zwischen dem ersten Gehäuse 6301 und dem zweiten Gehäuse 6302 kann mit dem Gelenk 6306 verändert werden. Bilder, die auf dem Anzeigeabschnitt 6303 angezeigt werden, können entsprechend dem Winkel an dem Gelenk 6306 zwischen dem ersten Gehäuse 6301 und dem zweiten Gehäuse 6302 umgeschaltet werden.
  • Wenn mit der Videokamera 6300 abgebildete Bilder gespeichert werden, muss eine Codierung entsprechend dem Speicherformat der Daten durchgeführt werden. Wenn eine künstliche Intelligenz genutzt wird, kann die Videokamera 6300 bei der Codierung eine Mustererkennung mithilfe der künstlichen Intelligenz ausführen. Diese Mustererkennung ermöglicht, dass differentielle Daten einer Person, eines Tiers, eines Gegenstandes oder dergleichen, der/das in sequentiellen Daten der abgebildeten Bilder enthalten ist, berechnet werden, um eine Datenkompression durchzuführen. Außerdem kann beispielsweise eine faltende Verarbeitung unter Verwendung der bei der vorstehenden Ausführungsform beschriebenen Halbleitervorrichtung an den aufgenommenen Bilddaten durchgeführt werden.
  • [Erweitertes Gerät für PC]
  • Die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung kann auf einen Rechner, wie z. B. einen Personal-Computer (PC), und ein erweitertes Gerät für ein Informationsendgerät angewendet werden.
  • 43A stellt als Beispiel für dieses erweiterte Gerät ein tragbares erweitertes Gerät 6100 dar, in dem ein zur arithmetischen Verarbeitung fähiger Chip integriert ist und das auf der Außenseite eines PC ausgestattet wird. Wenn das erweiterte Gerät 6100 beispielsweise über einen Universal Serial Bus- (USB-) Anschluss an den PC angeschlossen wird, kann eine arithmetische Verarbeitung durch diesen Chip durchgeführt werden. Es sei angemerkt, dass 43A das tragbare erweiterte Gerät 6100 darstellt; jedoch ist ein erweitertes Gerät einer Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt, und beispielsweise kann auch ein relativ großes erweitertes Gerät mit einem Kühlventilator verwendet werden.
  • Das erweiterte Gerät 6100 umfasst ein Gehäuse 6101, eine Kappe 6102, einen USB-Stecker 6103 und ein Substrat 6104. Das Substrat 6104 ist in dem Gehäuse 6101 untergebracht. Auf dem Substrat 6104 ist eine Schaltung bereitgestellt, die die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung ansteuert. Das Substrat 6104 ist beispielsweise mit einem Chip 6105 (z. B. der bei der vorstehenden Ausführungsform beschriebenen Halbleitervorrichtung, dem elektronischen Bauelement 4700 oder einem Speicherchip) und einem Steuerungschip 6106 versehen. Der USB-Stecker 6103 dient als Schnittstelle zur Verbindung mit einer externen Vorrichtung.
  • Wenn das erweiterte Gerät 6100 für einen PC oder dergleichen verwendet wird, kann die Rechenleistung dieses PC erhöht werden. Daher kann auch ein PC, dessen Verarbeitungskapazität unzureichend ist, beispielsweise eine Berechnung für eine künstliche Intelligenz oder für eine Verarbeitung eines Bewegtbildes ausführen.
  • [Rundfunksystem]
  • Die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung kann für ein Rundfunksystem verwendet werden.
  • 43B zeigt eine schematische Darstellung der Datenübertragung im Rundfunksystem. 43B stellt insbesondere einen Weg dar, über den eine Funkwelle (ein Rundfunksignal) von einer Rundfunkstation 5680 auf einen Fernsehempfänger (TV) 5600 in jedem Haushalt übertragen wird. Der TV 5600 umfasst ein Empfangsgerät (nicht dargestellt), und ein Rundfunksignal, das von einer Antenne 5650 empfangen wird, wird über dieses Empfangsgerät auf den TV 5600 übertragen.
  • Obwohl 43B eine Ultrahochfrequenz- (UHF-) Antenne als Antenne 5650 darstellt, kann auch eine BS 110° CS-Antenne, eine CS-Antenne oder dergleichen als Antenne 5650 verwendet werden.
  • Bei einer Funkwelle 5675A und einer Funkwelle 5675B handelt es sich jeweils um ein Rundfunksignal für einen terrestrischen Rundfunk, und ein Funkturm 5670 empfängt und verstärkt die Funkwelle 5675A, um sie als Funkwelle 5675B zu senden. In jedem Haushalt kann man die terrestrische TV-Ausstrahlung auf dem TV 5600 sehen, indem die Antenne 5650 die Funkwelle 5675B empfängt. Es sei angemerkt, dass das Rundfunksystem nicht auf den in 43B dargestellten terrestrischen Rundfunk beschränkt ist und auch für einen Satellitenübertragung mittels eines Satelliten, eine Datenübertragung über ein optisches Netzwerk oder dergleichen verwendet werden kann.
  • Die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung kann für das vorstehend beschriebene Rundfunksystem verwendet werden, um ein Rundfunksystem unter Nutzung einer künstlichen Intelligenz zu erhalten. Wenn Rundfunkdaten von dem Rundfunksender 5680 auf den TV 5600 in jedem Haushalt übertragen werden, werden die Rundfunkdaten mit einem Encoder komprimiert; wenn die Antenne 5650 diese Rundfunkdaten empfängt, werden diese Rundfunkdaten mit einem Decoder des Empfangsgeräts, das in dem TV 5600 enthalten ist, dekomprimiert. Unter Nutzung der künstlichen Intelligenz kann beispielsweise bei einem Bewegungsausgleich bzw. einer Bewegungsvorhersage, der/die ein Kompressionsverfahren eines Encoders ist, ein Anzeigemuster, das in einem angezeigten Bild enthalten ist, erkannt werden. Es kann auch eine Intra-Frame-Vorhersage unter Nutzung der künstlichen Intelligenz oder dergleichen durchgeführt werden. Wenn beispielsweise Rundfunkdaten mit niedriger Auflösung empfangen werden und der TV 5600 mit hoher Auflösung diese Rundfunkdaten anzeigt werden soll, kann bei der Dekomprimierung der Rundfunkdaten mit dem Decoder eine Interpolationsverarbeitung eines Bildes, wie z. B. eine Upconversion, durchgeführt werden.
  • Das vorstehend beschriebene Rundfunksystem unter Nutzung der künstlichen Intelligenz ist zur Ultra High Definition-Fernseh- (UHDTV-: 4K-, 8K-) Sendung mit einer größeren Rundfunkdatenmenge geeignet.
  • Als Anwendung der künstlichen Intelligenz auf die Seite des TV 5600 kann beispielsweise ein Aufzeichnungsgerät mit einer künstlichen Intelligenz in dem TV 5600 bereitgestellt sein. Eine derartige Konfiguration ermöglicht, dass bei diesem Aufzeichnungsgerät die künstliche Intelligenz Vorlieben eines Benutzers lernt, um ein Programm nach den Vorlieben des Benutzers automatisch aufzuzeichnen.
  • [Authentifizierungssystem]
  • Die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung kann für ein Authentifizierungssystem verwendet werden.
  • 43C stellt ein Handflächenabdruck-Authentifizierungsgerät dar, das ein Gehäuse 6431, einen Anzeigeabschnitt 6432, einen Handflächenabdruck-leseabschnitt 6433 und eine Leitung 6434 beinhaltet.
  • In 43C nimmt ein Handflächenabdruck-Authentifizierungsgerät einen Handflächenabdruck einer Hand 6435 auf. Der aufgenommene Handflächenabdruck wird einer Mustererkennung unter Nutzung einer künstlichen Intelligenz unterzogen, wodurch beurteilt werden kann, ob dieser Handflächenabdruck der eigene ist. Somit kann ein System zur Hochsicherheitsauthentifizierung aufgebaut werden. Das Authentifizierungssystem einer Ausführungsform der vorliegenden Erfindung ist nicht auf das Handflächenabdruck-Authentifizierungsgerät beschränkt, und es kann sich auch um ein Gerät handeln, das biologische Informationen über einen Fingerabdruck, eine Vene, ein Gesicht, eine Regenbogenhaut, einen Stimmenausdruck, ein Gen, ein Körpertyp und/oder dergleichen aufnimmt, um eine biologische Authentifizierung auszuführen.
  • Es sei angemerkt, dass diese Ausführungsform gegebenenfalls mit einer beliebigen der anderen Ausführungsformen in dieser Beschreibung kombiniert werden kann.
  • Bezugszeichenliste
    • SDV1
    Halbleitervorrichtung,
    SDV2
    Halbleitervorrichtung,
    SDV3
    Halbleitervorrichtung,
    MEXT
    Speichervorrichtung,
    MINT
    Speichervorrichtung,
    ILD
    Schaltung,
    CLP
    arithmetischer Abschnitt,
    CLPa
    arithmetischer Abschnitt,
    CLPb
    arithmetischer Abschnitt,
    BSE
    Substrat,
    WCS1
    Schaltung,
    WCS2
    Schaltung,
    DEC
    Decoder,
    CC[1]
    Stromquelle,
    CC[u]
    Stromquelle,
    CC[K]
    Stromquelle,
    CC[t]
    Stromquelle,
    CC[2K-1]
    Stromquelle,
    SW[1]
    Schalter,
    SW[u]
    Schalter,
    SW[K]
    Schalter,
    SW[t]
    Schalter,
    SW[2K-1]
    Schalter,
    CTr[1]
    Transistor,
    CTr[u]
    Transistor,
    CTr[K]
    Transistor,
    STr[1]
    Transistor,
    STr[u]
    Transistor,
    STr[K]
    Transistor,
    DIL[1]
    Leitung,
    DIL[u]
    Leitung,
    DIL[K]
    Leitung,
    DEL[1]
    Leitung,
    DEL[t]
    Leitung,
    DEL[2K-1]
    Leitung,
    IL
    Leitung,
    ILB
    Leitung,
    SL11
    Leitung,
    BIAL
    Leitung,
    VDL
    Leitung,
    WWD
    Schaltung,
    RWD
    Schaltung,
    WRD
    Schaltung,
    BF
    Schaltung,
    SA
    Schaltung,
    SA[1]
    Schaltung,
    SA[K]
    Schaltung,
    LC
    Lastschaltung,
    IVC
    Schaltung,
    MCL[1]
    Speicherzelle,
    MCL[m]
    Speicherzelle,
    MCL[1,1]
    Speicherzelle,
    MCL[1,K]
    Speicherzelle,
    MCL[m,1]
    Speicherzelle,
    MCL[m,K]
    Speicherzelle,
    INV
    Inverterschaltung,
    INV1
    Inverterschaltung,
    INV2
    Inverterschaltung,
    LAT1
    Latch-Schaltung,
    LAT2
    Latch-Schaltung,
    F1
    Transistor,
    F2
    Transistor,
    F3
    Transistor,
    F4
    Transistor,
    CI
    Kondensator,
    CI2
    Kondensator
    RSW
    Schalter,
    RSW[1]
    Schalter,
    RSW[K]
    Schalter,
    RSW2
    Schalter,
    WSW
    Schalter,
    VR
    Widerstandselement,
    MR
    MTJ-Element,
    PCM
    Phasenwechselspeicher,
    FEC
    ferroelektrischer Kondensator,
    WBL[1]
    Leitung,
    WBL[u]
    Leitung,
    WBL[K]
    Leitung,
    RBL
    Leitung,
    RBL[1]
    Leitung,
    RBL[u]
    Leitung,
    RBL[K]
    Leitung,
    WWL[1]
    Leitung,
    WWL[m]
    Leitung,
    RWL[1]
    Leitung,
    RWL[m]
    Leitung,
    WRL
    Leitung,
    WRL[1]
    Leitung,
    WRL[m]
    Leitung,
    VDL2
    Leitung,
    VEA
    Leitung,
    CLK
    Leitung,
    LMNT
    Schaltung,
    EXMNT
    Schaltung,
    LMC[i]
    Schaltung,
    WCSB
    Schaltung,
    WCSA
    Schaltung,
    WCSDr
    Schaltung,
    WCS1r
    Schaltung,
    WCSD
    Schaltung,
    DTC
    Schaltung,
    CMPD
    Schaltung,
    BF2
    Schaltung,
    CCA
    Stromquelle,
    CCB
    Stromquelle,
    CCD
    Stromquelle,
    CCDr
    Stromquelle,
    F6A
    Transistor,
    F6B
    Transistor,
    F7
    Transistor,
    DC
    Speicherzelle,
    DCr
    Speicherzelle,
    M1d
    Transistor,
    M1dr
    Transistor,
    M2d
    Transistor
    M2dr
    Transistor
    C1d
    Kondensator
    C1dr
    Kondensator,
    n1d
    Knoten,
    n1dr
    Knoten,
    DSW1
    Schalter,
    DSW2
    Schalter,
    DSW3
    Schalter,
    DSW4
    Schalter,
    DSW4r
    Schalter,
    SWN
    Schalter
    SWNr
    Schalter,
    RSUL
    Leitung,
    WLd
    Leitung,
    WLdr
    Leitung,
    DLd
    Leitung,
    VSE
    Leitung,
    IRFE
    Leitung,
    VRFE
    Leitung,
    WLD
    Schaltung,
    XLD
    Schaltung,
    ALP
    Array-Abschnitt,
    AFP
    Schaltung,
    ACTF[1]
    Schaltung,
    ACTF[j]
    Schaltung,
    ACTF[n]
    Schaltung,
    LGC
    Schaltung,
    MP
    Schaltung,
    MP[1,1]
    Schaltung,
    MP[1,n]
    Schaltung
    MP[i,j]
    Schaltung,
    MP[m,1]
    Schaltung,
    MP[m,n]
    Schaltung,
    MC
    Schaltung,
    MCr
    Schaltung,
    HC
    Schaltung,
    HCr
    Schaltung,
    M1
    Transistor,
    M1r
    Transistor,
    M2
    Transistor,
    M2r
    Transistor,
    M3
    Transistor,
    M3r
    Transistor,
    M4
    Transistor,
    M4r
    Transistor,
    M5
    Transistor,
    M5r
    Transistor
    M8
    Transistor,
    M8r
    Transistor,
    LC2
    Lastschaltung,
    LC2r
    Lastschaltung,
    C1
    Kondensator,
    C1r
    Kondensator,
    n1
    Knoten,
    n1r
    Knoten,
    IL[1]
    Leitung,
    IL[j]
    Leitung,
    IL[n]
    Leitung,
    ILB[1]
    Leitung,
    ILB[j]
    Leitung,
    ILB[n]
    Leitung,
    OL[1]
    Leitung,
    OL[j]
    Leitung,
    OL[n]
    Leitung,
    OLB[1]
    Leitung,
    OLB[j]
    Leitung,
    OLB[n]
    Leitung,
    WLS[1]
    Leitung,
    WLS[i]
    Leitung,
    WLS[m]
    Leitung,
    WX1L[1]
    Leitung,
    WX1 L[i]
    Leitung,
    WX1
    L[m]: Leitung,
    XLS[1]
    Leitung,
    XLS[i]
    Leitung,
    XLS[m]
    Leitung,
    X1L
    Leitung,
    X1L[i]
    Leitung,
    X2L
    Leitung,
    X2L[1]
    Leitung,
    X2L[i]
    Leitung,
    X2L[m]
    Leitung,
    VE[j]
    Leitung,
    VEr[j]
    Leitung,
    VEG
    Leitung,
    CMP
    Komparator,
    RE
    Widerstand,
    REB
    Widerstand,
    CE
    Kondensator,
    CEB
    Kondensator,
    DE
    Diodenelement,
    DEB
    Diodenelement,
    OP
    Operationsverstärker,
    S01a
    Schalter,
    S01b
    Schalter,
    S02a
    Schalter,
    S02b
    Schalter,
    S03
    Schalter,
    SW[0]
    Schalter,
    INV3
    Inverterschaltung,
    VinT
    Anschluss,
    VrefT
    Anschluss,
    VoutT
    Anschluss,
    BS[1]
    Schaltung,
    BS[j]
    Schaltung,
    BS[n]
    Schaltung,
    IVR
    Inverterschleifenschaltung,
    IVRr
    Inverterschleifenschaltung,
    IV1
    Inverterschaltung,
    IV2
    Inverterschaltung,
    SCL1
    Anreißlinie,
    SCL2
    Anreißlinie,
    100
    neuronales Netz,
    110
    arithmetische Schaltung,
    130
    arithmetische Schaltung,
    170
    arithmetische Schaltung,
    300
    Transistor,
    310
    Substrat,
    310A
    Substrat,
    312
    Elementisolierschicht,
    313
    Halbleiterbereich,
    314a
    niederohmiger Bereich,
    314b
    niederohmiger Bereich,
    315
    Isolator,
    316
    Leiter,
    320
    Isolator,
    322
    Isolator,
    324
    Isolator,
    326
    Isolator,
    328
    Leiter,
    330
    Leiter,
    350
    Isolator,
    352
    Isolator,
    354
    Isolator,
    356
    Leiter,
    360
    Isolator,
    362
    Isolator,
    364
    Isolator,
    366
    Leiter,
    411
    Isolator,
    412
    Isolator,
    413
    Isolator,
    414
    Isolator,
    416
    Leiter,
    500
    Transistor,
    503
    Leiter,
    503a
    Leiter,
    503b
    Leiter,
    510
    Isolator,
    512
    Isolator,
    514
    Isolator,
    516
    Isolator,
    518
    Leiter,
    522
    Isolator,
    524
    Isolator,
    530
    Oxid,
    530a
    Oxid,
    530b
    Oxid,
    530ba
    Bereich,
    530bb
    Bereich,
    530bc
    Bereich,
    540a
    Leiter,
    540b
    Leiter,
    541a
    Isolator,
    541b
    Isolator
    542a
    Leiter,
    542b
    Leiter,
    543a
    Oxid,
    543b
    Oxid,
    544
    Isolator,
    546
    Leiter,
    550
    Isolator,
    550a
    Isolator,
    550b
    Isolator,
    552
    Isolator,
    554
    Isolator,
    560
    Leiter,
    560a
    Leiter,
    560b
    Leiter,
    571a
    Isolator,
    571b
    Isolator,
    574
    Isolator,
    576
    Isolator,
    580
    Isolator,
    581
    Isolator,
    582
    Isolator,
    586
    Isolator,
    600
    Kondensator,
    610
    Leiter,
    612
    Leiter,
    620
    Leiter,
    630
    Isolator,
    640
    Isolator,
    650
    Isolator,
    660
    Leiter,
    4700
    elektronisches Bauelement,
    4702
    gedruckte Leiterplatte,
    4704
    Leiterplatte,
    4710
    Halbleitervorrichtung,
    4711
    Formteil,
    4712
    Lötauge,
    4713
    Elektrodenpad
    4714
    Draht,
    4730
    elektronisches Bauelement,
    4731
    Abstandshalter,
    4732
    Gehäusesubstrat,
    4733
    Elektrode,
    4735
    Halbleitervorrichtung,
    4800
    Halbleiterwafer,
    4800a
    Chip,
    4801
    Wafer,
    4801a
    Wafer,
    4802
    Schaltungsabschnitt,
    4803
    Abstand,
    4803a
    Abstand,
    5200
    tragbare Spielkonsole,
    5201
    Gehäuse,
    5202
    Anzeigeabschnitt,
    5203
    Knopf,
    5300
    Desktop-Informationsendgerät,
    5301
    Hauptteil,
    5302
    Display,
    5303
    Tastatur,
    5500
    Informationsendgerät,
    5510
    Gehäuse,
    5511
    Anzeigeabschnitt,
    5600
    TV,
    5650
    Antenne,
    5670
    Funkturm,
    5675A
    Funkwelle,
    5675B
    Funkwelle,
    5680
    Rundfunksender,
    5700
    Fahrzeug,
    5800
    Gefrier-Kühlschrank,
    5801
    Gehäuse,
    5802
    Kühlschranktür,
    5803
    Gefrierschranktür,
    5900
    Informationsendgerät,
    5901
    Gehäuse,
    5902
    Anzeigeabschnitt,
    5903
    Bedienknopf,
    5904
    Bedienelement,
    5905
    Band,
    6100
    erweitertes Gerät,
    6101
    Gehäuse,
    6102
    Kappe,
    6103
    USB-Stecker,
    6104
    Substrat,
    6105
    Chip,
    6106
    Steuerungschip,
    6240
    Digitalkamera,
    6241
    Gehäuse,
    6242
    Anzeigeabschnitt,
    6243
    Bedienknopf,
    6244
    Auslöser,
    6246
    Linse,
    6300
    Videokamera,
    6301
    erstes Gehäuse,
    6302
    zweites Gehäuse,
    6303
    Anzeigeabschnitt,
    6304
    Bedientaste,
    6305
    Linse,
    6306
    Gelenk,
    6431
    Gehäuse,
    6432
    Anzeigeabschnitt,
    6433
    Handflächenabdruck-leseabschnitt,
    6434
    Leitung,
    6435
    Hand,
    7500
    stationäre Spielkonsole,
    7520
    Hauptteil,
    7522
    Steuerung
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • M. Kang et al., „IEEE Journal Of Solid-State Circuits“, 2018, Vol. 53, Nr. 2, S. 642-655 [0004]
    • J. Zhang et al., „IEEE Journal Of Solid-State Circuits“, 2017, Vol. 52, Nr. 4, S. 915-924 [0004]

Claims (14)

  1. Halbleitervorrichtung, die umfasst: eine erste Schaltung; eine zweite Schaltung; und eine dritte Schaltung, wobei die erste Schaltung eine Stromquelle und einen ersten Schalter umfasst, wobei die zweite Schaltung einen ersten Transistor, einen dritten Transistor, einen vierten Transistor und einen ersten Kondensator umfasst, wobei die dritte Schaltung einen zweiten Transistor umfasst, wobei ein erster Anschluss des ersten Transistors elektrisch mit einem Steueranschluss des ersten Schalters verbunden ist, wobei ein zweiter Anschluss des ersten Transistors elektrisch mit einem ersten Anschluss des vierten Transistors verbunden ist, wobei ein zweiter Anschluss des vierten Transistors elektrisch mit einem ersten Anschluss des ersten Kondensators verbunden ist, wobei ein Gate des vierten Transistors elektrisch mit einem zweiten Anschluss des ersten Kondensators und einem ersten Anschluss des dritten Transistors verbunden ist, wobei ein erster Anschluss des ersten Schalters elektrisch mit einem Ausgangsanschluss der Stromquelle verbunden ist, und wobei ein zweiter Anschluss des ersten Schalters elektrisch mit einem ersten Anschluss des zweiten Transistors verbunden ist.
  2. Halbleitervorrichtung nach Anspruch 1, die eine vierte Schaltung umfasst, wobei die vierte Schaltung eine Latch-Schaltung umfasst, und wobei eine elektrische Verbindung zwischen dem ersten Anschluss des ersten Transistors und dem Steueranschluss des ersten Schalters erfolgt, wenn ein erster Anschluss der vierten Schaltung elektrisch mit dem ersten Anschluss des ersten Transistors verbunden ist und ein zweiter Anschluss der vierten Schaltung elektrisch mit dem Steueranschluss des ersten Schalters verbunden ist.
  3. Halbleitervorrichtung, die umfasst: eine erste Schaltung; eine zweite Schaltung; eine dritte Schaltung; und einen Leseverstärker, wobei die erste Schaltung eine Stromquelle und einen ersten Schalter umfasst, wobei die zweite Schaltung einen ersten Transistor und einen ersten Kondensator umfasst, wobei die dritte Schaltung einen zweiten Transistor umfasst, wobei ein erster Anschluss des ersten Transistors über den Leseverstärker elektrisch mit einem Steueranschluss des ersten Schalters verbunden ist, wobei ein zweiter Anschluss des ersten Transistors elektrisch mit einem ersten Anschluss des ersten Kondensators verbunden ist, wobei ein erster Anschluss des ersten Schalters elektrisch mit einem Ausgangsanschluss der Stromquelle verbunden ist, und wobei ein zweiter Anschluss des ersten Schalters elektrisch mit einem ersten Anschluss des zweiten Transistors verbunden ist.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei ein Gate des ersten Transistors elektrisch mit einem Gate des zweiten Transistors verbunden ist.
  5. Halbleitervorrichtung, die umfasst: eine erste Schaltung; eine zweite Schaltung; und eine dritte Schaltung, wobei die erste Schaltung eine Stromquelle und einen ersten Schalter umfasst, wobei die zweite Schaltung einen ersten Transistor, einen dritten Transistor und einen ersten Kondensator umfasst, wobei die dritte Schaltung einen zweiten Transistor umfasst, wobei ein erster Anschluss des ersten Transistors elektrisch mit einem Steueranschluss des ersten Schalters verbunden ist, wobei ein erster Anschluss des dritten Transistors elektrisch mit einem ersten Anschluss des ersten Kondensators und einem Gate des ersten Transistors verbunden ist, wobei ein erster Anschluss des ersten Schalters elektrisch mit einem Ausgangsanschluss der Stromquelle verbunden ist, und wobei ein zweiter Anschluss des ersten Schalters elektrisch mit einem ersten Anschluss des zweiten Transistors verbunden ist.
  6. Halbleitervorrichtung nach Anspruch 5, die eine vierte Schaltung umfasst, wobei die vierte Schaltung eine Latch-Schaltung umfasst, und wobei eine elektrische Verbindung zwischen dem ersten Anschluss des ersten Transistors und dem Steueranschluss des ersten Schalters erfolgt, wenn ein erster Anschluss der vierten Schaltung elektrisch mit dem ersten Anschluss des ersten Transistors verbunden ist und ein zweiter Anschluss der vierten Schaltung elektrisch mit dem Steueranschluss des ersten Schalters verbunden ist.
  7. Halbleitervorrichtung nach Anspruch 5 oder 6, wobei ein zweiter Anschluss des ersten Kondensators elektrisch mit einem Gate des zweiten Transistors verbunden ist.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei der Transistor, der in der zweiten Schaltung enthalten ist, ein Metalloxid in einem Kanalbildungsbereich umfasst.
  9. Halbleitervorrichtung, die umfasst: eine erste Schaltung; und eine fünfte Schaltung, wobei die erste Schaltung eine erste Stromquelle, eine zweite Stromquelle, einen ersten Schalter, einen fünften Transistor und einen sechsten Transistor umfasst, wobei die fünfte Schaltung einen siebten Transistor, einen achten Transistor, einen zweiten Kondensator, einen zweiten Schalter, einen dritten Schalter und eine Stromvergleichsschaltung umfasst, wobei ein Ausgangsanschluss der ersten Stromquelle elektrisch mit einem ersten Anschluss des ersten Schalters verbunden ist, wobei ein Ausgangsanschluss der zweiten Stromquelle elektrisch mit einem Gate des fünften Transistors, einem Gate des sechsten Transistors und einem ersten Anschluss des sechsten Transistors verbunden ist, wobei ein erster Anschluss des siebten Transistors elektrisch mit einem ersten Anschluss des achten Transistors, einem ersten Anschluss des zweiten Schalters und einem ersten Anschluss des dritten Schalters verbunden ist, wobei ein Gate des siebten Transistors elektrisch mit einem zweiten Anschluss des achten Transistors und einem ersten Anschluss des zweiten Kondensators verbunden ist, wobei ein zweiter Anschluss des ersten Schalters elektrisch mit einem zweiten Anschluss des zweiten Schalters verbunden ist, wobei ein erster Anschluss der Stromvergleichsschaltung elektrisch mit einem zweiten Anschluss des dritten Schalters verbunden ist, und wobei ein zweiter Anschluss der Stromvergleichsschaltung elektrisch mit einem ersten Anschluss des fünften Transistors verbunden ist.
  10. Halbleitervorrichtung, die umfasst: eine erste Schaltung; und eine fünfte Schaltung, wobei die erste Schaltung eine erste Stromquelle, eine dritte Stromquelle, einen ersten Schalter und einen vierten Schalter umfasst, wobei die fünfte Schaltung einen siebten Transistor, einen achten Transistor, einen zweiten Kondensator, einen zweiten Schalter, einen dritten Schalter, einen fünften Schalter und eine Stromvergleichsschaltung umfasst, wobei ein Ausgangsanschluss der ersten Stromquelle elektrisch mit einem ersten Anschluss des ersten Schalters verbunden ist, wobei ein Eingangsanschluss der dritten Stromquelle elektrisch mit einem ersten Anschluss des vierten Schalters verbunden ist, wobei ein erster Anschluss des siebten Transistors elektrisch mit einem ersten Anschluss des achten Transistors, einem ersten Anschluss des zweiten Schalters und einem ersten Anschluss des dritten Schalters verbunden ist, wobei ein Gate des siebten Transistors elektrisch mit einem zweiten Anschluss des achten Transistors und einem ersten Anschluss des zweiten Kondensators verbunden ist, wobei ein zweiter Anschluss des ersten Schalters elektrisch mit einem zweiten Anschluss des zweiten Schalters verbunden ist, wobei ein zweiter Anschluss des vierten Schalters elektrisch mit einem ersten Anschluss des fünften Schalters verbunden ist, wobei ein erster Anschluss der Stromvergleichsschaltung elektrisch mit einem zweiten Anschluss des dritten Schalters verbunden ist, und wobei ein zweiter Anschluss der Stromvergleichsschaltung elektrisch mit einem zweiten Anschluss des fünften Schalters verbunden ist.
  11. Halbleitervorrichtung nach Anspruch 9 oder 10, wobei der siebte Transistor Silizium in einem Kanalbildungsbereich umfasst, und wobei der achte Transistor ein Metalloxid in einem Kanalbildungsbereich umfasst.
  12. Halbleitervorrichtung nach Anspruch 10, wobei die fünfte Schaltung einen neunten Transistor, einen zehnten Transistor, einen dritten Kondensator und einen sechsten Schalter umfasst, wobei ein erster Anschluss des neunten Transistors elektrisch mit einem ersten Anschluss des zehnten Transistors, einem ersten Anschluss des zweiten Schalters und einem ersten Anschluss des sechsten Schalters verbunden ist, wobei ein Gate des neunten Transistors elektrisch mit einem zweiten Anschluss des zehnten Transistors und einem ersten Anschluss des dritten Kondensators verbunden ist, wobei ein zweiter Anschluss des sechsten Schalters elektrisch mit einem ersten Anschluss des fünften Schalters und einem zweiten Anschluss des vierten Schalters verbunden ist, und wobei ein Gate des achten Transistors und ein Gate des zehnten Transistors nicht direkt miteinander verbunden sind.
  13. Halbleitervorrichtung nach Anspruch 12, wobei der siebte Transistor und der neunte Transistor jeweils Silizium in einem Kanalbildungsbereich umfassen, und wobei der achte Transistor und der zehnte Transistor jeweils ein Metalloxid in einem Kanalbildungsbereich umfassen.
  14. Elektronisches Gerät, das die Halbleitervorrichtung nach einem der Ansprüche 1 bis 13 und ein Gehäuse umfasst.
DE112021003900.8T 2020-07-17 2021-07-05 Halbleitervorrichtung und elektronisches Gerät Pending DE112021003900T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-122879 2020-07-17
JP2020122879 2020-07-17
PCT/IB2021/055988 WO2022013676A1 (ja) 2020-07-17 2021-07-05 半導体装置、及び電子機器

Publications (1)

Publication Number Publication Date
DE112021003900T5 true DE112021003900T5 (de) 2023-07-13

Family

ID=79554303

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112021003900.8T Pending DE112021003900T5 (de) 2020-07-17 2021-07-05 Halbleitervorrichtung und elektronisches Gerät

Country Status (6)

Country Link
US (1) US20230274779A1 (de)
JP (1) JPWO2022013676A1 (de)
KR (1) KR20230039668A (de)
CN (1) CN115769221A (de)
DE (1) DE112021003900T5 (de)
WO (1) WO2022013676A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210125049A1 (en) * 2019-10-29 2021-04-29 Taiwan Semiconductor Manufacturing Co., Ltd. System for executing neural network

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05114294A (ja) * 1991-10-22 1993-05-07 Mitsubishi Electric Corp シナプス表現回路および半導体神経回路網装置
JP2002033651A (ja) * 2000-07-17 2002-01-31 Mitsubishi Electric Corp 負荷容量測定回路および出力バッファ
EP1624436A4 (de) * 2003-05-13 2009-04-15 Toshiba Matsushita Display Tec Anzeigeeinrichtung des aktivmatrixtyps
US7381981B2 (en) * 2005-07-29 2008-06-03 International Business Machines Corporation Phase-change TaN resistor based triple-state/multi-state read only memory
JP2016119496A (ja) * 2013-04-10 2016-06-30 シャープ株式会社 基地局装置、端末装置、無線通信システム及び集積回路
US10236875B2 (en) * 2016-04-15 2019-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for operating the semiconductor device
KR102367787B1 (ko) * 2016-06-30 2022-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 동작 방법
KR102563767B1 (ko) * 2017-02-24 2023-08-03 삼성전자주식회사 메모리 장치 및 그 동작 방법
WO2019003037A1 (ja) * 2017-06-27 2019-01-03 株式会社半導体エネルギー研究所 半導体装置および電子部品
US10720885B2 (en) * 2017-08-04 2020-07-21 Dialog Semiconductor (Uk) Limited Low power oscillator using flipped-gate MOS
WO2019048979A1 (ja) * 2017-09-06 2019-03-14 株式会社半導体エネルギー研究所 電子機器
US10446246B2 (en) * 2018-03-14 2019-10-15 Silicon Storage Technology, Inc. Method and apparatus for data refresh for analog non-volatile memory in deep learning neural network
US11335813B2 (en) * 2018-05-31 2022-05-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI799588B (zh) * 2018-07-13 2023-04-21 日商索尼股份有限公司 積和運算裝置、積和運算電路、積和運算系統及積和運算方法
US10658048B2 (en) * 2018-08-16 2020-05-19 Stmicroelectronics S.R.L. Floating boosted pre-charge scheme for sense amplifiers
JP7391874B2 (ja) * 2018-11-08 2023-12-05 株式会社半導体エネルギー研究所 半導体装置
KR20220024015A (ko) * 2019-06-21 2022-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
IT201900015306A1 (it) * 2019-08-30 2021-03-02 St Microelectronics Srl Circuito di pilotaggio ad uscita digitale e procedimento

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
J. Zhang et al., „IEEE Journal Of Solid-State Circuits", 2017, Vol. 52, Nr. 4, S. 915-924
M. Kang et al., „IEEE Journal Of Solid-State Circuits", 2018, Vol. 53, Nr. 2, S. 642-655

Also Published As

Publication number Publication date
KR20230039668A (ko) 2023-03-21
JPWO2022013676A1 (de) 2022-01-20
CN115769221A (zh) 2023-03-07
WO2022013676A1 (ja) 2022-01-20
US20230274779A1 (en) 2023-08-31

Similar Documents

Publication Publication Date Title
DE112019005195T5 (de) Halbleitervorrichtung und elektronisches Gerät
DE112018000887T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
US20210384193A1 (en) Semiconductor device and electronic device
DE112021003900T5 (de) Halbleitervorrichtung und elektronisches Gerät
DE112020000823T5 (de) Halbleitervorrichtung und elektronisches Gerät
JP7480133B2 (ja) 半導体装置、及び電子機器
WO2021229373A1 (ja) 半導体装置、及び電子機器
DE112018005590T5 (de) Additionsverfahren, Halbleitervorrichtung und elektronisches Gerät
DE112021004474T5 (de) Halbleitervorrichtung
DE112020006360T5 (de) Halbleitervorrichtung
WO2022013680A1 (ja) 半導体装置、及び電子機器
US20230386544A1 (en) Semiconductor device and electronic device
WO2022029532A1 (ja) 半導体装置、及び電子機器
DE112021004116T5 (de) Betriebsverfahren einer Halbleitervorrichtung
US20230082313A1 (en) Semiconductor device and electronic device
DE112021002394T5 (de) Halbleitervorrichtung
DE112021002375T5 (de) Abbildungsvorrichtung und elektronisches Gerät
KR20220131274A (ko) 반도체 장치 및 전자 기기
KR20230088692A (ko) 반도체 장치 및 전자 기기
DE112020003782T5 (de) Abbildungsvorrichtung oder Abbildungssystem