DE112019005195T5

DE112019005195T5 - Halbleitervorrichtung und elektronisches Gerät

Info

Publication number: DE112019005195T5
Application number: DE112019005195.4T
Authority: DE
Inventors: Hajime Kimura; Yoshiyuki Kurokawa
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2018-10-19
Filing date: 2019-10-07
Publication date: 2021-07-08
Also published as: TWI827696B; CN112868017A; US20220384522A1; KR20210080381A; US11417704B2; US20220045125A1; WO2020079523A1; US20240147733A1; US11856792B2; JP2024016027A; TW202022681A; JPWO2020079523A1; JP7364586B2

Abstract

Es wird eine Halbleitervorrichtung bereitgstellt, die eine Multiply-Accumulate-Operation mit niedrigem Stromverbrauch ausführen kann. Die Halbleitervorrichtung umfasst eine erstte Schaltung und eine zweite Schaltung, wobei die erste Schaltung einen ersten Speicherknoten aufweist und die zweite Schaltung einen zweiten Speicherknoten aufweist. Die erste Schaltung ist elektrisch mit einer ersten Eingangsleitung und einer zweiten Eingangsleitung sowie einer ersten Leitung und einer zweiten Leitung verbunden, die zweite Schaltung ist elektrisch mit der ersten Eingangsleitung und der zweiten Eingangsleitung sowie der ersten Leitung und der zweiten Leitung verbunden, und die erste Schaltung und die zweite Schaltung weisen jeweils eine Funktion zum Halten eines ersten Potentials und eines zweiten Potentials, welche ersten Daten entsprechen, in dem ersten Speicherknoten und dem zweiten Speicherknoten auf. Wenn ein Potential, das zweiten Daten entspricht, in die erste Eingangsleitung und die zweite Eingangsleitung eingegeben wird, gibt die erste Schaltung einen Strom an eine der ersten Leitung und der zweiten Leitung aus und gibt die zweite Schaltung einen Strom an die andere der ersten Leitung und der zweiten Leitung aus. Die Ströme, die die erste Schaltung und die zweite Schaltung an die erste Leitung und die zweite Leitung ausgeben, werden gemäß dem ersten Potential und dem zweiten Potential bestimmt, welche in dem ersten Speicherknoten und dem zweiten Speicherknoten gehalten werden.

Description

Technisches Gebiet
Eine Ausführungsform der vorliegenden Erfindung betrifft eine Halbleitervorrichtung und ein elektronisches Gerät.
Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung nicht auf das vorstehende technische Gebiet beschränkt ist. Das technische Gebiet der Erfindung, die in dieser Beschreibung und dergleichen offenbart wird, betrifft einen Gegenstand, ein Verfahren oder ein Herstellungsverfahren. Eine Ausführungsform der vorliegenden Erfindung betrifft zusätzlich einen Prozess, eine Maschine, ein Erzeugnis oder eine Zusammensetzung. Daher umfassen spezifische Beispiele für das technische Gebiet einer Ausführungsform der vorliegenden Erfindung, die in dieser Beschreibung offenbart wird, eine Halbleitervorrichtung, eine Anzeigevorrichtung, eine Flüssigkristallanzeigevorrichtung, eine Licht emittierende Vorrichtung, eine Energiespeichervorrichtung, eine Abbildungsvorrichtung, eine Speichervorrichtung, eine Signalverarbeitungsvorrichtung, einen Prozessor, ein elektronisches Gerät, ein System, ein Betriebsverfahren dafür, ein Herstellungsverfahren dafür und ein Prüfungsverfahren dafür.
Stand der Technik
Heute werden integrierte Schaltungen, die simulieren, wie das Gehirn funktioniert, aktiv entwickelt. Diese integrierten Schaltungen weisen jeweils eine Gehirnstruktur als elektronische Schaltung auf und umfassen Schaltungen, die jeweils einem „Neuron“ oder einer „Synapse“ des menschlichen Gehirns entsprechen. Eine derartige integrierte Schaltung wird daher gegebenenfalls als „neuromorphische“, „gehirn-morphische“ oder „gehirn-inspirierte“ Schaltung bezeichnet. Diese integrierte Schaltung weist eine Nicht-von-Neumann-Architektur auf, und es wird erwartet, dass sie im Vergleich zu einer Von-Neumann-Architektur, in der der Stromverbrauch mit der Erhöhung der Verarbeitungsgeschwindigkeit ansteigt, eine parallele Verarbeitung mit sehr geringem Stromverbrauch ausführen kann.
Ein Informationsverarbeitungsmodell, das ein ein „Neuron“ und eine „Synapse“ umfassendes neuronales Schaltungsnetzwerk simuliert, wird als künstliches neuronales Netz (KNN) bezeichnet. Beispielsweise offenbaren Nicht-Patentdokument 1 und Nicht-Patentdokument 2 jeweils eine arithmetisch-logische Einheit, in der ein künstliches neuronales Netz unter Verwendung eines Static Random Access Memory (SRAM) realisiert ist.
[Referenz]
[N icht-Patentdokumente]

[Nicht-Patentdokument 1] M. Kang etal., „IEEE Journal Of Solid-State Circuits", 2018, Vol. 53, Nr. 2, S. 642-655.
[Nicht-Patentdokument 2] J. Zhang etal., „IEEE Journal Of Solid-State Circuits", 2017, Vol. 52, Nr. 4, S. 915-924.

Zusammenfassung der Erfindung
Durch die Erfindung zu lösendes Problem
Im künstlichen neuronalen Netz wird die Verbindungsstärke einer Synapse, die zwei Neuronen verbindet (gegebenenfalls als Gewichtskoeffizient bezeichnet), mit einem Signal multipliziert, das zwischen den zwei Neuronen übertragen wird. In einem hierarchischen künstlichen neuronalen Netz müssen insbesondere die Verbindungsstärken der jeweiligen Synapsen zwischen einer Vielzahl von ersten Neuronen in einer ersten Schicht und einem von zweiten Neuronen in einer zweiten Schicht mit den jeweiligen Signalen, die von der Vielzahl von ersten Neuronen in der ersten Schicht in das eine der zweiten Neuronen in der zweiten Schicht eingegeben werden, multipliziert werden und müssen die resultierenden Produkte akkumuliert werden, und je nach der Größe des künstlichen neuronalen Netzes werden beispielsweise die Anzahl von Verbindungsstärken und die Anzahl von Parametern, die diese Signale darstellen, bestimmt. Im künstlichen neuronalen Netz kann sich also mit der Zunahme der Anzahl von Schichten, der Anzahl von Neuronen und/oder dergleichen die Anzahl von Schaltungen, die jeweils einem „Neuron“ oder einer „Synapse“ entsprechen, erhöhen und kann der Berechnungsbetrag dementsprechend enorm werden.
Wenn die Anzahl von Schaltungen, die einen Chip bilden, zunimmt, steigt der Stromverbrauch an und nimmt auch die Wärmemenge zu, die beim Betrieb einer Vorrichtung erzeugt wird. Wenn insbesondere die erzeugte Wärmemenge höher wird, werden die Eigenschaften eines Schaltungselements, das in dem Chip enthalten ist, beeinflusst; deshalb umfassen die Schaltungen, die den Chip bilden, jeweils vorzugsweise ein Schaltungselement, das mit weniger Wahrscheinlichkeit durch die Temperatur beeinflusst wird.
Eine Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung oder dergleichen, in der ein hierarchisches künstliches neuronales Netz konstruiert ist, bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung oder dergleichen mit niedrigem Stromverbrauch bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung oder dergleichen, die weniger durch die Umgebungstemperatur beeinflusst wird, bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine neuartige Halbleitervorrichtung oder dergleichen bereitzustellen.
Es sei angemerkt, dass die Aufgaben der Ausführungsformen der vorliegenden Erfindung nicht auf die vorstehenden Aufgaben beschränkt sind. Die vorstehenden Aufgaben stehen dem Vorhandensein weiterer Aufgaben nicht im Wege. Es sei angemerkt, dass es sich bei den weiteren Aufgaben um diejenigen handelt, die in diesem Abschnitt nicht genannt worden sind und im Folgenden beschrieben werden. Für Fachleute werden die Aufgaben, die in diesem Abschnitt nicht genannt worden sind, aus der Erläuterung der Beschreibung, der Zeichnungen oder dergleichen ersichtlich, und sie können diese je nach Bedarf davon ableiten. Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung mindestens eine Aufgabe der vorstehenden Aufgaben und der weiteren Aufgaben erfüllt. Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung nicht alle der vorstehenden Aufgaben und der weiteren Aufgaben erfüllen muss.
Mittel zur Lösung des Problems
(1)
Eine Ausführungsform der vorliegenden Erfindung ist eine Halbleitervorrichtung, die umfasst: eine erste Schaltung; und eine zweite Schaltung, wobei die erste Schaltung einen ersten Speicherknoten umfasst, die zweite Schaltung einen zweiten Speicherknoten umfasst, die erste Schaltung elektrisch mit einer ersten Eingangsleitung, einer zweiten Eingangsleitung, einer ersten Leitung und einer zweiten Leitung verbunden ist, die zweite Schaltung elektrisch mit der ersten Eingangsleitung, der zweiten Eingangsleitung, der ersten Leitung und der zweiten Leitung verbunden ist, die erste Schaltung eine Funktion zum Halten eines ersten Potentials, das ersten Daten entspricht, an dem ersten Speicherknoten aufweist, die zweite Schaltung eine Funktion zum Halten eines zweiten Potentials, das den ersten Daten entspricht, an dem zweiten Speicherknoten aufweist, die erste Schaltung aufweist: eine Funktion zum Ausgeben eines Stroms, der dem ersten Potential entspricht, an die erste Leitung, wenn ein hohes Potential und ein niedriges Potential in die erste Eingangsleitung bzw. die zweite Eingangsleitung eingegeben werden; eine Funktion zum Ausgeben des Stroms, der dem ersten Potential entspricht, an die zweite Leitung, wenn ein niedrig Potential und ein hohes Potential in die erste Eingangsleitung bzw. die zweite Eingangsleitung eingegeben werden; und eine Funktion zum Ausgeben des Stroms, der dem ersten Potential entspricht, weder an die erste Leitung noch an die zweite Leitung, wenn ein niedriges Potential sowohl in die erste Eingangsleitung als auch in die zweite Eingangsleitung eingegeben wird, und die zweite Schaltung aufweist: eine Funktion zum Ausgeben eines Stroms, der dem zweiten Potential entspricht, an die zweite Leitung, wenn ein hohes Potential und ein niedriges Potential in die erste Eingangsleitung bzw. die zweite Eingangsleitung eingegeben werden; eine Funktion zum Ausgeben des Stroms, der dem zweiten Potential entspricht, an die erste Leitung, wenn ein niedriges Potential und ein hohes Potential in die erste Eingangsleitung bzw. die zweite Eingangsleitung eingegeben werden; und eine Funktion zum Ausgeben des Stroms, der dem zweiten Potential entspricht, weder an die erste Leitung noch an die zweite Leitung, wenn ein niedriges Potential sowohl in die erste Eingangsleitung als auch in die zweite Eingangsleitung eingegeben wird.
(2)
Eine weitere Ausführungsform der vorliegenden Erfindung ist die Halbleitervorrichtung nach der Ausgestaltung (1), wobei die erste Schaltung erste bis vierte Transistoren und einen ersten Kondensator umfasst, die zweite Schaltung fünfte bis achte Transistoren und einen zweiten Kondensator umfasst, der erste Speicherknoten elektrisch mit einem ersten Anschluss des ersten Transistors, einem Gate des zweiten Transistors und einem ersten Anschluss des ersten Kondensators verbunden ist, ein erster Anschluss des zweiten Transistors elektrisch mit einem zweiten Anschluss des ersten Kondensators verbunden ist, ein zweiter Anschluss des zweiten Transistors elektrisch mit einem ersten Anschluss des dritten Transistors und einem ersten Anschluss des vierten Transistors verbunden ist, ein Gate des dritten Transistors elektrisch mit der ersten Eingangsleitung verbunden ist, ein Gate des vierten Transistors elektrisch mit der zweiten Eingangsleitung verbunden ist, ein zweiter Anschluss des dritten Transistors elektrisch mit der ersten Leitung verbunden ist, ein zweiter Anschluss des vierten Transistors elektrisch mit der zweiten Leitung verbunden ist, der zweite Speicherknoten elektrisch mit einem ersten Anschluss des fünften Transistors, einem Gate des sechsten Transistors und einem ersten Anschluss des zweiten Kondensators verbunden ist, ein erster Anschluss des sechsten Transistors elektrisch mit einem zweiten Anschluss des zweiten Kondensators verbunden ist, ein zweiter Anschluss des sechsten Transistors elektrisch mit einem ersten Anschluss des siebten Transistors und einem ersten Anschluss des achten Transistors verbunden ist, ein Gate des siebten Transistors elektrisch mit der ersten Eingangsleitung verbunden ist, ein Gate des achten Transistors elektrisch mit der zweiten Eingangsleitung verbunden ist, ein zweiter Anschluss des siebten Transistors elektrisch mit der zweiten Leitung verbunden ist, und ein zweiter Anschluss des achten Transistors elektrisch mit der ersten Leitung verbunden ist.
(3)
Eine weitere Ausführungsform der vorliegenden Erfindung ist die Halbleitervorrichtung nach der Ausgestaltung (1), wobei die erste Schaltung erste bis vierte Transistoren, einen neunten Transistor und einen ersten Kondensator umfasst, die zweite Schaltung fünfte bis achte Transistoren, einen zehnten Transistor und einen zweiten Kondensator umfasst, der erste Speicherknoten elektrisch mit einem ersten Anschluss des ersten Transistors, einem Gate des zweiten Transistors, einem Gate des neunten Transistors und einem ersten Anschluss des ersten Kondensators verbunden ist, ein zweiter Anschluss des ersten Kondensators elektrisch mit einem ersten Anschluss des zweiten Transistors und einem ersten Anschluss des neunten Transistors verbunden ist, ein zweiter Anschluss des zweiten Transistors elektrisch mit einem ersten Anschluss des dritten Transistors verbunden ist, ein zweiter Anschluss des neunten Transistors elektrisch mit einem ersten Anschluss des vierten Transistors verbunden ist, ein Gate des dritten Transistors elektrisch mit der ersten Eingangsleitung verbunden ist, ein Gate des vierten Transistors elektrisch mit der zweiten Eingangsleitung verbunden ist, ein zweiter Anschluss des dritten Transistors elektrisch mit der ersten Leitung verbunden ist, ein zweiter Anschluss des vierten Transistors elektrisch mit der zweiten Leitung verbunden ist, der zweite Speicherknoten elektrisch mit einem ersten Anschluss des fünften Transistors, einem Gate des sechsten Transistors, einem Gate des zehnten Transistors und einem ersten Anschluss des zweiten Kondensators verbunden ist, ein zweiter Anschluss des zweiten Kondensators elektrisch mit einem ersten Anschluss des sechsten Transistors und einem ersten Anschluss des zehnten Transistors verbunden ist, ein zweiter Anschluss des sechsten Transistors elektrisch mit einem ersten Anschluss des siebten Transistors verbunden ist, ein zweiter Anschluss des zehnten Transistors elektrisch mit einem ersten Anschluss des achten Transistors verbunden ist, ein Gate des siebten Transistors elektrisch mit der ersten Eingangsleitung verbunden ist, ein Gate des achten Transistors elektrisch mit der zweiten Eingangsleitung verbunden ist, ein zweiter Anschluss des siebten Transistors elektrisch mit der zweiten Leitung verbunden ist, und ein zweiter Anschluss des achten Transistors elektrisch mit der ersten Leitung verbunden ist.
(4)
Eine weitere Ausführungsform der vorliegenden Erfindung ist die Halbleitervorrichtung nach der Ausgestaltung (1), wobei die erste Schaltung erste bis vierte Transistoren, eine erste Logikschaltung und eine zweite Logikschaltung umfasst, die zweite Schaltung fünfte bis achte Transistoren, eine dritte Logikschaltung und eine vierte Logikschaltung umfasst, die ersten bis vierten Logikschaltungen jeweils eine Funktion zum Ausgeben eines invertierten Signals eines Signals, das in einen Eingangsanschluss eingegeben wird, aus einem Ausgangsanschluss aufweisen, der erste Speicherknoten elektrisch mit dem Eingangsanschluss der ersten Logikschaltung, dem Ausgangsanschluss der zweiten Logikschaltung, einem ersten Anschluss des ersten Transistors und einem Gate des zweiten Transistors verbunden ist, der Ausgangsanschluss der ersten Logikschaltung elektrisch mit dem Eingangsanschluss der zweiten Logikschaltung verbunden ist, ein zweiter Anschluss des zweiten Transistors elektrisch mit einem ersten Anschluss des dritten Transistors und einem ersten Anschluss des vierten Transistors verbunden ist, ein Gate des dritten Transistors elektrisch mit der ersten Eingangsleitung verbunden ist, ein Gate des vierten Transistors elektrisch mit der zweiten Eingangsleitung verbunden ist, ein zweiter Anschluss des dritten Transistors elektrisch mit der ersten Leitung verbunden ist, ein zweiter Anschluss des vierten Transistors elektrisch mit der zweiten Leitung verbunden ist, der zweite Speicherknoten elektrisch mit dem Eingangsanschluss der dritten Logikschaltung, dem Ausgangsanschluss der vierten Logikschaltung, einem ersten Anschluss des fünften Transistors und einem Gate des sechsten Transistors verbunden ist, der Ausgangsanschluss der dritten Logikschaltung elektrisch mit dem Eingangsanschluss der vierten Logikschaltung verbunden ist, ein zweiter Anschluss des sechsten Transistors elektrisch mit einem ersten Anschluss des siebten Transistors und einem ersten Anschluss des achten Transistors verbunden ist, ein Gate des siebten Transistors elektrisch mit der ersten Eingangsleitung verbunden ist, ein Gate des achten Transistors elektrisch mit der zweiten Eingangsleitung verbunden ist, ein zweiter Anschluss des siebten Transistors elektrisch mit der zweiten Leitung verbunden ist, und ein zweiter Anschluss des achten Transistors elektrisch mit der ersten Leitung verbunden ist.
(5)
Eine weitere Ausführungsform der vorliegenden Erfindung ist die Halbleitervorrichtung nach der Ausgestaltung (1), wobei die erste Schaltung erste bis vierte Transistoren, eine erste Logikschaltung und eine zweite Logikschaltung umfasst, die zweite Schaltung sechste bis achte Transistoren umfasst, die erste Logikschaltung und die zweite Logikschaltung jeweils eine Funktion zum Ausgeben eines invertierten Signals eines Signals, das in einen Eingangsanschluss eingegeben wird, aus einem Ausgangsanschluss aufweisen, der erste Speicherknoten elektrisch mit dem Eingangsanschluss der ersten Logikschaltung, dem Ausgangsanschluss der zweiten Logikschaltung, einem ersten Anschluss des ersten Transistors und einem Gate des zweiten Transistors verbunden ist, der Ausgangsanschluss der ersten Logikschaltung elektrisch mit dem Eingangsanschluss der zweiten Logikschaltung verbunden ist, ein zweiter Anschluss des zweiten Transistors elektrisch mit einem ersten Anschluss des dritten Transistors und einem ersten Anschluss des vierten Transistors verbunden ist, ein Gate des dritten Transistors elektrisch mit der ersten Eingangsleitung verbunden ist, ein Gate des vierten Transistors elektrisch mit der zweiten Eingangsleitung verbunden ist, ein zweiter Anschluss des dritten Transistors elektrisch mit der ersten Leitung verbunden ist, ein zweiter Anschluss des vierten Transistors elektrisch mit der zweiten Leitung verbunden ist, der zweite Speicherknoten elektrisch mit dem Eingangsanschluss der zweiten Logikschaltung, dem Ausgangsanschluss der ersten Logikschaltung und einem Gate des sechsten Transistors verbunden ist, ein zweiter Anschluss des sechsten Transistors elektrisch mit einem ersten Anschluss des siebten Transistors und einem ersten Anschluss des achten Transistors verbunden ist, ein Gate des siebten Transistors elektrisch mit der ersten Eingangsleitung verbunden ist, ein Gate des achten Transistors elektrisch mit der zweiten Eingangsleitung verbunden ist, ein zweiter Anschluss des siebten Transistors elektrisch mit der zweiten Leitung verbunden ist, und ein zweiter Anschluss des achten Transistors elektrisch mit der ersten Leitung verbunden ist.
(6)
Eine weitere Ausführungsform der vorliegenden Erfindung ist eine Halbleitervorrichtung, die umfasst: eine erste Schaltung; und eine zweite Schaltung, wobei die erste Schaltung eine erste Lastschaltung umfasst, die zweite Schaltung eine zweite Lastschaltung umfasst, die erste Lastschaltung und die zweite Lastschaltung jeweils einen ersten Anschluss und einen zweiten Anschluss aufweisen, die erste Lastschaltung und die zweite Lastschaltung jeweils eine Funktion zum Verändern eines Widerstandswertes zwischen dem ersten Anschluss und dem zweiten Anschluss gemäß ersten Daten aufweisen, die erste Schaltung elektrisch mit einer ersten Eingangsleitung, einer zweiten Eingangsleitung, einer ersten Leitung und einer zweiten Leitung verbunden ist, die zweite Schaltung elektrisch mit der ersten Eingangsleitung, der zweiten Eingangsleitung, der ersten Leitung und der zweiten Leitung verbunden ist, die erste Schaltung aufweist: eine Funktion zum Ausgeben eines Stroms, der dem Widerstandswert der ersten Lastschaltung entspricht, an die erste Leitung, wenn ein hohes Potential und ein niedriges Potential in die erste Eingangsleitung bzw. die zweite Eingangsleitung eingegeben werden; eine Funktion zum Ausgeben des Stroms, der dem Widerstandswert der ersten Lastschaltung entspricht, an die zweite Leitung, wenn ein niedriges Potential und ein hohes Potential in die erste Eingangsleitung bzw. die zweite Eingangsleitung eingegeben werden; und eine Funktion zum Ausgeben des Stroms, der dem Widerstandswert der ersten Lastschaltung entspricht, weder an die erste Leitung noch an die zweite Leitung, wenn ein niedriges Potential sowohl in die erste Eingangsleitung als auch in die zweite Eingangsleitung eingegeben wird, und die zweite Schaltung aufweist: eine Funktion zum Ausgeben eines Stroms, der dem Widerstandswert der zweiten Lastschaltung entspricht, an die zweite Leitung, wenn ein hohes Potential und ein niedriges Potential in die erste Eingangsleitung bzw. die zweite Eingangsleitung eingegeben werden; eine Funktion zum Ausgeben des Stroms, der dem Widerstandswert der zweiten Lastschaltung entspricht, an die erste Leitung, wenn ein niedriges Potential und ein hohes Potential in die erste Eingangsleitung bzw. die zweite Eingangsleitung eingegeben werden; und eine Funktion zum Ausgeben des Stroms, der dem Widerstandswert der zweiten Lastschaltung entspricht, weder an die erste Leitung noch an die zweite Leitung, wenn ein niedriges Potential sowohl in die erste Eingangsleitung als auch in die zweite Eingangsleitung eingegeben wird.
(7)
Eine weitere Ausführungsform der vorliegenden Erfindung ist die Halbleitervorrichtung nach der Ausgestaltung (6), wobei die erste Schaltung einen dritten Transistor und einen vierten Transistor umfasst, die zweite Schaltung einen siebten Transistor und einen achten Transistor umfasst, der erste Anschluss der ersten Lastschaltung elektrisch mit einem ersten Anschluss des dritten Transistors und einem ersten Anschluss des vierten Transistors verbunden ist, ein Gate des dritten Transistors elektrisch mit der ersten Eingangsleitung verbunden ist, ein Gate des vierten Transistors elektrisch mit der zweiten Eingangsleitung verbunden ist, ein zweiter Anschluss des dritten Transistors elektrisch mit der ersten Leitung verbunden ist, ein zweiter Anschluss des vierten Transistors elektrisch mit der zweiten Leitung verbunden ist, der erste Anschluss der zweiten Lastschaltung elektrisch mit einem ersten Anschluss des siebten Transistors und einem ersten Anschluss des achten Transistors verbunden ist, ein Gate des siebten Transistors elektrisch mit der ersten Eingangsleitung verbunden ist, ein Gate des achten Transistors elektrisch mit der zweiten Eingangsleitung verbunden ist, ein zweiter Anschluss des siebten Transistors elektrisch mit der zweiten Leitung verbunden ist, und ein zweiter Anschluss des achten Transistors elektrisch mit der ersten Leitung verbunden ist.
(8)
Eine weitere Ausführungsform der vorliegenden Erfindung ist die Halbleitervorrichtung nach der Ausgestaltung (7), wobei die erste Schaltung einen ersten Transistor umfasst, die zweite Schaltung einen zweiten Transistor umfasst, ein erster Anschluss des ersten Transistors elektrisch mit dem ersten Anschluss der ersten Lastschaltung verbunden ist, und ein erster Anschluss des zweiten Transistors elektrisch mit dem ersten Anschluss der zweiten Lastschaltung verbunden ist.
(9)
Eine weitere Ausführungsform der vorliegenden Erfindung ist die Halbleitervorrichtung nach einer der Ausgestaltungen (6) bis (8), wobei die erste Lastschaltung eines von einem veränderlichen Widerstandselement, einem MTJ-Element und einem Phasenwechselspeicher umfasst, und die zweite Lastschaltung eines von einem veränderlichen Widerstandselement, einem MTJ-Element und einem Phasenwechselspeicher umfasst.
(10)
Eine weitere Ausführungsform der vorliegenden Erfindung ist die Halbleitervorrichtung nach einer der Ausgestaltungen (1) bis (9), die ferner eine dritte Schaltung und eine vierte Schaltung umfasst, wobei die dritte Schaltung eine Funktion zum Eingeben eines Potentials, das den zweiten Daten entspricht, sowohl in die erste Eingangsleitung als auch in die zweite Eingangsleitung aufweist, und die vierte Schaltung eine Funktion zum Vergleichen eines durch die erste Leitung fließenden Stroms mit einem durch die zweite Leitung fließenden Strom und Ausgeben eines Potentials, das einem Produkt der ersten Daten und der zweiten Daten entspricht, aus einem Ausgangsanschluss der vierten Schaltung aufweist.
(11)
Eine weitere Ausführungsform der vorliegenden Erfindung ist ein elektronisches Gerät, das die Halbleitervorrichtung nach einer der Ausgestaltungen (1) bis (10) umfasst und eine Operation eines neuronalen Netzes mithilfe der Halbleitervorrichtung ausführt.
Es sei angemerkt, dass in dieser Beschreibung und dergleichen mit einer Halbleitervorrichtung eine Vorrichtung gemeint ist, bei der Halbleitereigenschaften genutzt werden, und dass sie eine Schaltung, die ein Halbleiterelement (z. B. einen Transistor, eine Diode oder eine Photodiode) beinhaltet, eine Vorrichtung, die die Schaltung beinhaltet, und dergleichen bezeichnet. Mit der Halbleitervorrichtung ist auch jede Vorrichtung gemeint, die unter Nutzung der Halbleitereigenschaften arbeiten kann. Beispielsweise sind ein integrierter Schaltkreis, ein Chip, der einen integrierten Schaltkreis beinhaltet, und ein elektronisches Bauelement, bei dem ein Chip in einem Gehäuse gelagert ist, Beispiele für die Halbleitervorrichtung. Des Weiteren könnten eine Speichervorrichtung, eine Anzeigevorrichtung, eine Licht emittierende Vorrichtung, eine Beleuchtungsvorrichtung, ein elektronisches Gerät und dergleichen an sich Halbleitervorrichtungen sein oder könnten jeweils eine Halbleitervorrichtung beinhalten.
Wenn es in dieser Beschreibung und dergleichen einen Ausdruck „X und Y sind verbunden“ gibt, wird es davon ausgegangen, dass diese Beschreibung und dergleichen offenbaren: den Fall, in dem X und Y elektrisch verbunden sind, den Fall, in dem X und Y funktional verbunden sind, und den Fall, in dem X und Y direkt verbunden sind. Dementsprechend wird es davon ausgegangen, dass, ohne Beschränkung auf eine vorbestimmte Verbindungsbeziehung, beispielsweise auf eine in Zeichnungen oder Texten dargestellte Verbindungsbeziehung, auch eine in Zeichnungen oder Texten nicht dargestellte Verbindungsbeziehung in den Zeichnungen oder den Texten offenbart ist. X und Y stellen jeweils einen Gegenstand (z. B. eine Vorrichtung, ein Element, eine Schaltung, eine Leitung, eine Elektrode, einen Anschluss, einen leitenden Film oder eine Schicht) dar.
Wenn beispielsweise X und Y elektrisch verbunden sind, kann/können ein oder mehrere Element/e, das/die eine elektrische Verbindung zwischen X und Y ermöglicht/ermöglichen (z. B. ein Schalter, ein Transistor, ein Kondensator, ein Induktor, ein Widerstand, eine Diode, ein Anzeigeelement, ein Licht emittierendes Element und/oder eine Last), zwischen X und Y verbunden sein. Es sei angemerkt, dass ein Schalter derart funktioniert, dass er ein- oder ausgeschaltet wird. Das heißt, dass ein Schalter derart funktioniert, dass er, indem er in den leitenden Zustand (Durchlasszustand) oder den nicht-leitenden Zustand (Sperrzustand) versetzt wird, steuert, ob der Strom fließt oder nicht.
Wenn beispielsweise X und Y funktional verbunden sind, kann/können eine oder mehrere Schaltung/en, die eine funktionale Verbindung zwischen X und Y ermöglicht/ermöglichen (z. B. eine Logikschaltung, wie z. B. ein Wechselrichter, eine NAND-Schaltung oder eine NOR-Schaltung; eine Signalwandlerschaltung, wie z. B. eine D/A-Wandlerschaltung, eine A/D-Wandlerschaltung oder eine Gammakorrekturschaltung; eine Potentialpegel-Wandlerschaltung, wie z. B. eine Stromversorgungsschaltung (z. B. eine Aufwärtsschaltung oder eine Abwärtsschaltung) oder eine Pegelverschiebungsschaltung zum Verändern des Potentialpegels eines Signals; eine Spannungsquelle; eine Stromquelle; ein Schaltstromkreis; eine Verstärkerschaltung, wie z. B. eine Schaltung, die die Signalamplitude, die Strommenge oder dergleichen erhöhen kann, ein Operationsverstärker, eine Differenzverstärkerschaltung, eine Source-Folgerschaltung oder eine Pufferschaltung; eine Signalerzeugungsschaltung; eine Speicherschaltung; oder eine Steuerschaltung), zwischen X und Y angeschlossen sein. Es sei angemerkt, dass es dann, wenn beispielsweise ein aus X ausgegebenes Signal auf Y übertragen wird, wobei auch eine weitere Schaltung zwischen X und Y vorhanden ist, davon ausgegangen wird, dass X und Y funktional verbunden sind.
Es sei angemerkt, dass dann, wenn eine explizite Beschreibung „X und Y sind elektrisch verbunden“ erfolgt, der Fall, in dem X und Y elektrisch verbunden sind (das heißt, dass X und Y verbunden sind, wobei ein weiteres Element oder eine weitere Schaltung dazwischen vorhanden ist), der Fall, in dem X und Y funktional verbunden sind (das heißt, dass X und Y verbunden sind, wobei eine weitere Schaltung dazwischen vorhanden ist), und der Fall, in dem X und Y direkt verbunden sind (das heißt, dass X und Y verbunden sind, wobei kein weiteres Element oder keine weitere Schaltung dazwischen vorhanden ist), enthalten sind. Mit anderen Worten: Der explizite Ausdruck „elektrisch verbunden“ gleicht dem expliziten, einfachen Ausdruck „verbunden sein“.
Beispiele für die Beschreibung umfassen „X, Y eine Source (oder ein erster Anschluss oder dergleichen) und ein Drain (oder ein zweiter Anschluss oder dergleichen) eines Transistors sind elektrisch miteinander verbunden, und X, die Source (oder der erste Anschluss oder dergleichen) des Transistors, der Drain (oder der zweite Anschluss oder dergleichen) des Transistors und Y sind in dieser Reihenfolge elektrisch miteinander verbunden“. Alternativ umfassen Beispiele für die Beschreibung „eine Source (oder ein erster Anschluss oder dergleichen) eines Transistors ist elektrisch mit X verbunden, ein Drain (oder ein zweiter Anschluss oder dergleicehn) des Transistors ist elektrisch mit Y verbunden, und X, die Source (oder der erste Anschluss oder dergleichen) des Transistors, der Drain (oder der zweite Anschluss oder dergleichen) des Transistors und Y in dieser Reihenfolge elektrisch miteinander verbunden“. Alternativ umfassen Beispiele für die Beschreibung „X ist über eine Source (oder einen ersten Anschluss oder dergleichen) und einen Drain (oder einen zweiten Anschluss oder dergleichen) eines Transistors elektrisch mit Y verbunden, und X, die Source (oder der erste Anschluss oder dergleichen) des Transistors, der Drain (oder der zweite Anschluss oder dergleichen) des Transistors und Y sind derart angeordnet, dass sie in dieser Reihenfolge verbunden sind“. Wenn die Reihenfolge der Verbindung in einer Schaltungskonfiguration durch eine Beschreibung, die diesen Beispielen ähnlich ist, definiert wird, kann man eine Source (oder einen ersten Anschluss oder dergleichen) und einen Drain (oder einen zweiten Anschluss oder dergleichen) eines Transistors voneinander unterscheiden, um den technischen Einflussbereich zu bestimmen. Es sei angemerkt, dass diese Beschreibungen Beispiele sind und es keine Beschränkung bezüglich dieser Beschreibungen gibt. Hier stellen X und Y jeweils einen Gegenstand (z. B. eine Vorrichtung, ein Element, eine Schaltung, eine Leitung, eine Elektrode, einen Anschluss, einen leitenden Film oder eine Schicht) dar.
Es sei angemerkt, dass selbst dann, wenn unabhängige Komponenten in einem Schaltplan elektrisch miteinander verbunden sind, eine Komponente in einigen Fällen Funktionen einer Vielzahl von Komponenten aufweist. Wenn zum Beispiel ein Teil einer Leitung auch als Elektrode dient, weist ein leitender Film Funktionen der beiden Komponenten auf, nämlich eine Funktion der Leitung und eine Funktion der Elektrode. Folglich umfasst die Kategorie „elektrische Verbindung“ in dieser Beschreibung einen derartigen Fall, in dem ein leitender Film Funktionen einer Vielzahl von Komponenten aufweist.
In dieser Beschreibung und dergleichen beinhaltet ein Transistor drei Anschlüsse, die als Gate, Source und Drain bezeichnet werden. Das Gate ist ein Steueranschluss zum Steuern des Ein-/Ausschaltzustands des Transistors. Zwei Anschlüsse, die als Source und Drain dienen, sind Eingangs-/Ausgangsanschlüsse des Transistors. Funktionen der Eingangs-/Ausgangsanschlüsse des Transistors hängen vom Typ (n-Kanal-Typ oder p-Kanal-Typ) und von den Pegeln der Potentiale ab, die an die Anschlüsse angelegt werden, und einer der zwei Anschlüsse dient als Source und der andere dient als Drain. Deshalb können die Begriffe „Source“ und „Drain“ in dieser Beschreibung und dergleichen umformuliert werden. Wenn in dieser Beschreibung und dergleichen eine Verbindungsbeziehung eines Transistors beschrieben wird, werden die Begriffe „einer von Source und Drain“ (oder „erste Elektrode“ bzw. „erster Anschluss“) und „der andere von Source und Drain“ (oder „zweite Elektrode“ bzw. „zweiter Anschluss“) verwendet. Es sei angemerkt, dass der Transistor in Abhängigkeit von dessen Struktur zusätzlich zu den oben genannten drei Anschlüssen ein Rückgate aufweisen kann. In diesem Fall wird in dieser Beschreibung und dergleichen gegebenenfalls eines von dem Gate oder dem Rückgate des Transistors als erstes Gate bezeichnet und wird das andere von dem Gate und dem Rückgate des Transistors als zweites Gate bezeichnet. Darüber hinaus können die Begriffe „Gate“ und „Rückgate“ im gleichen Transistor gegebenenfalls gegeneinander ausgetauscht werden. Wenn der Transistor drei oder mehr Gates aufweist, werden diese Gates in dieser Beschreibung und dergleichen gegebenenfalls beispielsweise als erstes Gate, zweites Gate bzw. drittes Gate bezeichnet.
In dieser Beschreibung und dergleichen kann ein Knoten in Abhängigkeit von der Schaltungskonfiguration, der Bauteilstruktur oder dergleichen als Anschluss, Leitung, Elektrode, leitende Schicht, Leiter, Verunreinigungsbereich oder dergleichen bezeichnet werden. Außerdem kann ein Anschluss, eine Leitung oder dergleichen als Knoten bezeichnet werden.
In dieser Beschreibung und dergleichen können „Spannung“ und „Potential“ gegeneinander ausgetauscht werden. Der Begriff „Spannung“ bezieht sich auf eine Potentialdifferenz von einem Bezugspotential. Wenn beispielsweise das Bezugspotential ein Erdpotential ist, kann „Spannung“ durch „Potential“ ersetzt werden. Das Erdpotential bedeutet nicht notwendigerweise 0 V. Es sei angemerkt, dass Potentiale relative Werte sind, und das Potential, das an eine Leitung oder dergleichen angelegt wird, wird in einigen Fällen in Abhängigkeit von dem Bezugspotential geändert.
Der Begriff „Strom“ bezieht sich auf ein Phänomen der Bewegung von elektrischen Ladungen (elektrisch Leitung); beispielsweise kann der Ausdruck „eine elektrische Leitung eines positiv geladen Objekts tritt auf“ kann als „eine elektrische Leitung eines negativ geladenen Objekts tritt in Gegenrichtung auf“ umformuliert werden. Daher bezeicht sich der Begriff „Strom“ in dieser Beschreibung und dergleichen, sofern nicht anders festgelegt, auf ein Phänomen der Bewegung einer elektrischen Ladung (elektrische Leitung) infolge der Bewegung von Ladungsträgern. Beispiele für die hier genannten Ladungsträger umfassen Elektronen, Löcher, Anionen, Kationen und Komplex-Ionen, wobei die Ladungsträger in Abhängigkeit von dem System, in dem der Strom fließt (beispielsweise in einem Halbleiter, in einem Metall, in einer Elektrolytlösung, im Vakuum oder dergleichen). Die „Stromrichtung“ in einer Leitung oder dergleichen ist die Richtung, in die sich positive Ladungsträger bewegen und wird durch eine positive Strom menge gekennzeichnet. Mit anderen Worten: Negative Ladungsträger bewegen sich in eine Richtung, die der Stromrichtung entgegengesetzt ist, und diese Richtung wird durch eine negtive Strommenge dargestellt. Daher kann in dieser Beschreibung und dergleichen, sofern nicht bestimmt ist, dass der Strom positiv oder negativ ist (oder sofern die Stromrichtung nicht bestimmt ist), der Ausdruck „ein Strom fließt von einem Element A in ein Element B“ oder dergleichen als „ein Strom fließt von einem Element B in ein Element A“ oder dergleichen umformuliert werden. Der Ausdruck „ein Strom wird in ein Element A eingegeben“ oder dergleichen kann als „ein Strom wird von einem Element A ausgegeben“ oder dergleichen umformuliert werden.
In dieser Beschreibung und dergleichen werden Ordnungszahlen, wie z. B. „erstes“, „zweites“ und „drittes“, verwendet, um eine Verwechslung zwischen Komponenten zu vermeiden. Daher schränken diese Begriffe die Anzahl der Komponenten nicht ein. Femer schränken diese Begriffe die Reihenfolge der Komponenten nicht ein. In dieser Beschreibung und dergleichen kann beispielsweise eine „erste“ Komponente einer Ausführungsform als „zweite“ Komponente bei einer anderen Ausführungsform oder in Patentansprüchen bezeichnet werden. Außerdem kann in dieser Beschreibung und dergleichen beispielsweise eine „erste“ Komponente einer Ausführungsform bei einer anderen Ausführungsform oder in Patentansprüchen weggelassen werden.
In dieser Beschreibung werden in einigen Fällen Begriffe zum Beschreiben der Anordnung, wie z. B. „über“, „oberhalb“, „unter“ und „unterhalb“, der Einfachheit halber beim Beschreiben der Positionsbeziehung zwischen Komponenten unter Bezugnahme auf Zeichnungen verwendet. Die Positionsbeziehung zwischen Komponenten wird angemessen entsprechend einer Richtung verändert, in der jede Komponente beschrieben wird. Deshalb gibt es keine Beschränkung hinsichtlich der Begriffe, die in dieser Beschreibung und dergleichen verwendet werden, und eine Beschreibung kann je nach Situation angemessen erfolgen. Beispielsweise kann der Ausdruck „ein Isolator, der sich auf einer Oberseite eines Leiters befindet“ auch als „ein Isolator, der sich auf einer Unterseite eines Leiters befindet“ bezeichnet werden, wenn die Richtung eines Diagramms, das diese Komponenten zeigt, um 180° gedreht wird.
Der Begriff „über“ oder „unter“ bedeutet nicht unbedingt, dass eine Komponente direkt über oder direkt unter und in direktem Kontakt mit einer anderen Komponente platziert ist. Beispielweise bedeutet der Ausdruck „eine Elektrode B über einer Isolierschicht A“ nicht unbedingt, dass die Elektrode B über und in direktem Kontakt mit der Isolierschicht A ausgebildet ist, und kann den Fall umfassen, in dem eine weitere Komponente zwischen der Isolierschicht A und der Elektrode B bereitgestellt ist.
In dieser Beschreibung und dergleichen können die Begriffe „Film“, „Schicht“ und dergleichen je nach Sachlage oder Umständen gegeneinander ausgetauscht werden. Beispielsweise kann der Begriff „leitende Schicht“ in einigen Fällen durch den Begriff „leitender Film“ ersetzt werden. Beispielsweise kann der Begriff „Isolierfilm“ in einigen Fällen durch den Begriff „Isolierschicht“ ersetzt werden. Alternativ kann je nach Sachlage oder Umständen anstatt eines Begriffs, der „Film“ oder „Schicht“ umfasst, ein anderer Begriff verwendet werden. Beispielsweise kann der Begriff „leitende Schicht“ oder „leitender Film“ in einigen Fällen durch den Begriff „Leiter“ ersetzt werden. Beispielsweise kann der Begriff „Isolierschicht“ oder „Isolierfilm“ in einigen Fällen durch den Begriff „Isolator“ ersetzt werden.
In dieser Beschreibung und dergleichen schränkt der Begriff „Elektrode“ oder „Leitung“ die Funktion einer Komponente nicht ein. Beispielsweise wird in einigen Fällen eine „Elektrode“ als Teil einer „Leitung“ verwendet und umgekehrt. Darüber hinaus kann mit dem Begriff „Elektrode“ oder „Leitung“ auch eine Kombination aus einer Vielzahl von „Elektroden“ oder „Leitungen“ gemeint sein, die in integrierter Weise ausgebildet sind.
In dieser Beschreibung und dergleichen können die Begriffe „Leitung“, „Signalleitung“, „Stromversorgungsleitung“ und dergleichen je nach Sachlage oder Umständen gegeneinander ausgetauscht werden. Beispielsweise kann der Begriff „Leitung“ in einigen Fällen durch den Begriff „Signalleitung“ ersetzt werden. Beispielsweise kann der Begriff „Leitung“ in einigen Fällen durch den Begriff „Stromversorgungsleitung“ ersetzt werden. Umgekehrt kann der Begriff „Signalleitung“, „Stromversorgungsleitung“ oder dergleichen in einigen Fällen durch den Begriff „Leitung“ ersetzt werden. Der Begriff „Stromversorgungsleitung“ oder dergleichen kann in einigen Fällen durch den Begriff „Signalleitung“ oder dergleichen ersetzt werden. Umgekehrt kann der Begriff „Signalleitung“ oder dergleichen in einigen Fällen durch den Begriff „Stromversorgungsleitung“ oder dergleichen ersetzt werden. Der Begriff „Potential“, das an eine Leitung angelegt wird, kann je nach Sachlage oder Umständen durch den Begriff „Signal“ oder dergleichen ersetzt werden. Umgekehrt kann der Begriff „Signal“ oder dergleichen in einigen Fällen durch den Begriff „Potential“ ersetzt werden.
In dieser Beschreibung und dergleichen bezeichnet eine Verunreinigung in einem Halbleiter beispielsweise ein Element, bei dem es sich um keinen Hauptbestandteil einer Halbleiterschicht handelt. Zum Beispiel handelt es sich bei einem Element mit einer Konzentration von weniger als 0,1 Atom-% um eine Verunreinigung. Wenn eine Verunreinigung enthalten ist, kann beispielsweise die Zustandsdichte (DOS: density of states) in einem Halbleiter gebildet werden, kann die Ladungsträgerbeweglichkeit verringert werden, oder kann die Kristallinität verringert werden. In dem Fall, in dem es sich bei dem Halbleiter um einen Oxidhalbleiter handelt, umfassen Beispiele für eine Verunreinigung, die die Eigenschaften des Halbleiters verändert, die Elemente der Gruppe 1, die Elemente der Gruppe 2, die Elemente der Gruppe 13, die Elemente der Gruppe 14, die Elemente der Gruppe 15 und Übergangsmetalle, die sich von den Hauptkomponenten des Halbleiters unterscheiden, insbesondere Wasserstoff (darunter auch denjenigen, der im Wasser enthalten ist), Lithium, Natrium, Silizium, Bor, Phosphor, Kohlenstoff, Stickstoff und dergleichen. Insbesondere umfassen in dem Fall, in dem es sich bei dem Halbleiter um eine Siliziumschicht handelt, Beispiele für eine Verunreinigung, die die Eigenschaften des Halbleiters verändert, Sauerstoff, die Elemente der Gruppe 1 außer Wasserstoff, die Elemente der Gruppe 2, die Elemente der Gruppe 13 und die Elemente der Gruppe 15.
In dieser Beschreibung und dergleichen ist ein Schalter leitend (Durchlasszustand) oder nichtleitend (Sperrzustand), um zu bestimmen, ob Strom dort hindurch fließt oder nicht. Alternativ handelt sich bei einem Schalter um ein Element, das eine Funktion aufweist, einen Strompfad auszuwählen und zu ändern. Beispielsweise kann ein elektrischer Schalter oder ein mechanischer Schalter verwendet werden. Das heißt, dass der Schalter, solange er einen Strom steuern kann, nicht auf ein bestimmtes Element beschränkt ist.
Beispiele für den elektrischen Schalter sind ein Transistor (z. B. ein Bipolartransistor oder ein MOS-Transistor), eine Diode (z. B. eine PN-Diode, eine PIN-Diode, eine Schottky-Diode, eine Metall-Isolator-Metall- (MIM-) Diode, eine Metall-Isolator-Halbleiter- (metal-insulator-semiconductor, MIS-) Diode oder ein als Diode geschalteter Transistor und eine Logikschaltung, bei der derartige Elemente kombiniert sind. Im Falle der Verwendung eines Transistors als Schalter bezieht sich ein „Durchlasszustand“ des Transistors auf einen Zustand, in dem eine Source-Elektrode und eine Drain-Elektrode des Transistors elektrisch kurzgeschlossen sind. Des Weiteren bezieht sich ein „Sperrzustand“ des Transistors auf einen Zustand, in dem die Source-Elektrode und die Drain-Elektrode des Transistors elektrisch getrennt sind. In dem Fall, in dem ein Transistor lediglich als Schalter arbeitet, gibt es keine besondere Beschränkung bezüglich der Polarität (des Leitfähigkeitstyps) des Transistors.
Ein Beispiel für einen mechanischen Schalter ist ein Schalter, bei dem eine Technologie eines mikroelektromechanischen Systems (MEMS) verwendet wird. Ein derartiger Schalter beinhaltet eine Elektrode, die sich mechanisch bewegen lässt, und das Leiten oder Nicht-Leiten wird durch die Bewegung der Elektrode gesteuert.
Wirkung der Erfindung
Einer Ausführungsform der vorliegenden Erfindung entsprechend kann eine Halbleitervorrichtung oder dergleichen, in der ein hierarchisches künstliches neuronales Netz konstruiert ist, bereitgestellt werden. Einer weiteren Ausführungsform der vorliegenden Erfindung entsprechend kann eine Halbleitervorrichtung oder dergleichen mit niedrigem Stromverbrauch bereitgestellt werden. Einer weiteren Ausführungsform der vorliegenden Erfindung entsprechend kann eine Halbleitervorrichtung oder dergleichen, die weniger durch die Umgebungstemperatur beeinflusst wird, bereitgestellt werden. Einer weiteren Ausführungsform der vorliegenden Erfindung entsprechend kann eine neuartige Halbleitervorrichtung oder dergleichen bereitgestellt werden.
Es sei angemerkt, dass die Wirkungen der Ausführungsformen der vorliegenden Erfindung nicht auf die vorstehenden Wirkungen beschränkt sind. Die vorstehenden Wirkungen stehen dem Vorhandensein weiterer Wirkungen nicht im Wege. Es sei angemerkt, dass es sich bei den weiteren Wirkungen um diejenigen handelt, die in diesem Abschnitt nicht genannt worden sind und im Folgenden beschrieben werden. Für Fachleute werden die Wirkungen, die in diesem Abschnitt nicht genannt worden sind, aus der Erläuterung der Beschreibung, der Zeichnungen oder dergleichen ersichtlich, und sie können diese je nach Bedarf davon ableiten. Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung mindestens eine Wirkung der vorstehenden Wirkungen und der weiteren Wirkungen aufweist. Deshalb weist eine Ausführungsform der vorliegenden Erfindung in einigen Fällen nicht die vorstehenden Wirkungen auf.
Figurenliste

1A und 1 B stellen jeweils ein hierarchisches neuronales Netz dar.
2 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Halbleitervorrichtung darstellt.
3A, 3B, 3C, 3D, 3E und 3F sind jeweils ein Schaltplan, der ein Konfigurationsbeispiel einer in einer Halbleitervorrichtung enthaltenen Schaltung darstellt.
4A, 4B, 4C, 4D, 4E und 4F sind jeweils ein Schaltplan, der ein Konfigurationsbeispiel einer in einer Halbleitervorrichtung enthaltenen Schaltung darstellt.
5A, 5B, 5C, 5D, 5E und 5F sind jeweils ein Schaltplan, der ein Konfigurationsbeispiel einer in einer Halbleitervorrichtung enthaltenen Schaltung darstellt.
6 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Halbleitervorrichtung darstellt.
7 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Halbleitervorrichtung darstellt.
8 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Halbleitervorrichtung darstellt.
9A, 9B und 9C sind jeweils ein Schaltplan, der ein Konfigurationsbeispiel einer in einer Halbleitervorrichtung enthaltenen Schaltung darstellt.
10A und 10B sind jeweils ein Schaltplan, der ein Konfigurationsbeispiel einer in einer Halbleitervorrichtung enthaltenen Schaltung darstellt.
11A und 11B sind jeweils ein Schaltplan, der ein Konfigurationsbeispiel einer in einer Halbleitervorrichtung enthaltenen Schaltung darstellt.
12A und 12B sind jeweils ein Schaltplan, der ein Konfigurationsbeispiel einer in einer Halbleitervorrichtung enthaltenen Schaltung darstellt.
13A, 13B und 13C sind jeweils ein Zeitdiagramm, das ein Betriebsbeispiel einer in einer Halbleitervorrichtung enthaltenen Schaltung darstellt.
14A, 14B und 14C sind jeweils ein Zeitdiagramm, das ein Betriebsbeispiel einer in einer Halbleitervorrichtung enthaltenen Schaltung darstellt.
15A, 15B und 15C sind jeweils ein Zeitdiagramm, das ein Betriebsbeispiel einer in einer Halbleitervorrichtung enthaltenen Schaltung darstellt.
16A und 16B sind jeweils ein Schaltplan, der ein Konfigurationsbeispiel einer in einer Halbleitervorrichtung enthaltenen Schaltung darstellt.
17 ist ein Schaltplan, der ein Konfigurationsbeispiel einer in einer Halbleitervorrichtung enthaltenen Schaltung darstellt.
18A, 18B, 18C und 18D sind jeweils ein Schaltplan, der ein Konfigurationsbeispiel einer in einer Halbleitervorrichtung enthaltenen Schaltung darstellt.
19 ist ein Schaltplan, der ein Konfigurationsbeispiel einer in einer Halbleitervorrichtung enthaltenen Schaltung darstellt.
20A und 20B sind jeweils ein Schaltplan, der ein Konfigurationsbeispiel einer in einer Halbleitervorrichtung enthaltenen Schaltung darstellt.
21A und 21B sind jeweils ein Schaltplan, der ein Konfigurationsbeispiel einer in einer Halbleitervorrichtung enthaltenen Schaltung darstellt.
22A, 22B und 22C sind jeweils ein Schaltplan, der ein Konfigurationsbeispiel einer in einer Halbleitervorrichtung enthaltenen Schaltung darstellt.
23A, 23B und 23C sind jeweils ein Schaltplan, der ein Konfigurationsbeispiel einer in einer Halbleitervorrichtung enthaltenen Schaltung darstellt.
24A und 24B sind jeweils ein Schaltplan, der ein Konfigurationsbeispiel einer in einer Halbleitervorrichtung enthaltenen Schaltung darstellt.
25A und 25B sind jeweils ein Schaltplan, der ein Konfigurationsbeispiel einer in einer Halbleitervorrichtung enthaltenen Schaltung darstellt.
26A und 26B sind jeweils ein Schaltplan, der ein Konfigurationsbeispiel einer in einer Halbleitervorrichtung enthaltenen Schaltung darstellt.
27A und 27B sind jeweils ein Schaltplan, der ein Konfigurationsbeispiel einer in einer Halbleitervorrichtung enthaltenen Schaltung darstellt.
28 ist eine Querschnittsansicht, die ein Konfigurationsbeispiel einer Halbleitervorrichtung darstellt.
29 ist eine Querschnittsansicht, die ein Konfigurationsbeispiel einer Halbleitervorrichtung darstellt.
30A, 30B und 30C sind jeweils eine Querschnittsansicht, die ein Strukturbeispiel eines Transistors darstellt.
31A, 31 B und 31C sind eine Draufsicht bzw. Querschnittsansichten, welche ein Strukturbeispiel eines Transistors darstellen.
32A, 32B und 32C sind eine Draufsicht bzw. Querschnittsansichten, welche ein Strukturbeispiel eines Transistors darstellen.
33A, 33B und 33C sind eine Draufsicht bzw. Querschnittsansichten, welche ein Strukturbeispiel eines Transistors darstellen.
34A, 34B und 34C sind eine Draufsicht bzw. Querschnittsansichten, welche ein Strukturbeispiel eines Transistors darstellen.
35A, 35B und 35C sind eine Draufsicht bzw. Querschnittsansichten, welche ein Strukturbeispiel eines Transistors darstellen.
36A und 36B sind eine Draufsicht bzw. eine perspektivische Ansicht, welche ein Strukturbeispiel eines Transistors darstellen.
37A und 37B sind jeweils eine Querschnittsansicht, die ein Strukturbeispiel eines Transistors darstellt.
38A, 38B und 38C sind eine Draufsicht bzw. perspektivische Ansichten, welche ein Strukturbeispiel eines Kondensators darstellen.
39A, 39B und 39C sind eine Draufsicht bzw. perspektivische Ansichten, welche ein Strukturbeispiel eines Kondensators darstellen.
40A, 40B, 40C und 40D sind perspektivische Ansichten, die Beispiele für einen Halbleiterwafer und ein elektronisches Bauelement darstellen.
41 ist eine perspektivische Ansicht, die Beispiele für elektronische Geräte darstellen.
42A ist eine Frontansicht, die ein Beispiel für ein elektronisches Gerät darstellt, und 42B und 42C sind jeweils eine perspektivische Ansicht, die ein Beispiel für ein elektronisches Gerät darstellt.

Ausführungsformen der Erfindung
In einem künstlichen neuronalen Netz (nachstehend als neuronales Netz bezeichnet) kann die Verbindungsstärke einer Synapse verändert werden, indem vorhandene Informationen an das neuronale Netz geliefert wird. Eine derartige Verarbeitung zum Bestimmen der Verbindungsstärke durch die Lieferung von vorhandenen Informationen an ein neuronales Netz wird in einigen Fällen als „Lernen“ bezeichnet.
Wenn einige Informationen (Daten) an ein neuronales Netz, das „gelernt“ hat (in dem die Verbindungsstärke bestimmt worden ist), geliefert wird, können auf Basis der Verbindungsstärke neue Informationen ausgegeben werden. Eine derartige Verarbeitung in einem neuronalen Netz zur Ausgabe neuer Informationen auf Basis der gelieferten Informationen und der Verbindungsstärke wird in einigen Fällen als „Inferenz“ oder „Erkennung“ bezeichnet.
Beispiele für Modelle neuronaler Netze umfassen ein neuronales Hopfield-Netz und ein hierarchisches neuronales Netz. Insbesondere werden in einigen Fällen ein mehrschichtiges neuronales Netz als „Deep Neural Network“ (DNN) und maschinelles Lernen mit einem Deep Neural Network als „Deep Learning“ bezeichnet.
In dieser Beschreibung und dergleichen bedeutet ein Metalloxid im weiteren Sinne ein Oxid eines Metalls. Metalloxide werden in einen Oxidisolator, einen Oxidleiter (darunter auch einen durchsichtigen Oxidleiter), einen Oxidhalbleiter (oxide semiconductor; auch einfach als OS bezeichnet) und dergleichen eingeteilt. Beispielsweise wird ein Metalloxid, das für eine aktive Schicht eines Transistors verwendet wird, in einigen Fällen als Oxidhalbleiter bezeichnet. Mit anderen Worten: Wenn ein Metalloxid einen Kanalbildungsbereich eines Transistors, der mindestens eine der Verstärkungsfunktion, der Gleichrichterfunktion und der Schalterfunktion aufweist, bilden kann, kann das Metalloxid als Metalloxidhalbleiter bezeichnet werden. Des Weiteren kann ein OS-FET oder ein OS-Transistor in den Ausdruck „Transistor, der ein Metalloxid oder einen Oxidhalbleiter enthält,“ umformuliert werden.
In dieser Beschreibung und dergleichen wird auch ein stickstoffhaltiges Metalloxid gegebenenfalls durch den allgemeinen Begriff „Metalloxid“ ausgedrückt. Das stickstoffhaltige Metalloxid kann auch als Metalloxynitrid bezeichnet werden.
In dieser Beschreibung und dergleichen kann eine Ausführungsform der vorliegenden Erfindung konstruiert werden, indem die Struktur, die bei einer Ausführungsform beschrieben wird, mit einer beliebigen der Strukturen kombiniert wird, die bei den anderen Ausführungsformen beschrieben werden. Zudem können in dem Fall, in dem mehrere Strukturbeispiele bei einer Ausführungsform beschrieben werden, einige der Strukturbeispiele angemessen miteinander kombiniert werden.
Es sei angemerkt, dass ein Inhalt (oder ein Teil davon), der bei einer Ausführungsform beschrieben wird, auf einen anderen Inhalt (oder einen Teil davon), der bei der Ausführungsform beschrieben wird, und/oder einen Inhalt (oder einen Teil davon), der bei einer anderen Ausführungsform oder sonstigen Ausführungsformen beschrieben wird, angewendet, damit kombiniert oder dadurch ersetzt werden kann.
Es sei angemerkt, dass sich bei jeder Ausführungsform ein Inhalt, der bei der Ausführungsform beschrieben wird, auf einen Inhalt, der unter Bezugnahme auf verschiedene Schemata beschrieben wird, oder auf einen Inhalt bezieht, der mit dem in dieser Beschreibung offenbarten Text beschrieben wird.
Es sei angemerkt, dass, indem ein Schema (oder ein Teil davon), das bei einer Ausführungsform beschrieben wird, mit einem anderen Teil des Schemas, einem anderen Schema (oder einem Teil davon), das bei der Ausführungsform beschrieben wird, und/oder einem Schema (oder einem Teil davon), das bei einer anderen Ausführungsform oder sonstigen Ausführungsformen beschrieben wird, kombiniert wird, viel mehr Schemata gebildet werden können.
Ausführungsformen, die in dieser Bschreibung offenbart sind, werden anhand von Zeichnungen beschrieben. Jedoch können die Ausführungsformen in vielen verschiedenen Modi implementiert werden, und es ist für Fachleute leicht verständlich, dass Modi und Details davon auf verschiedene Weise verändert werden können, ohne dabei vom Gedanken und Schutzbereich abzuweichen. Dementsprechend sollte die vorliegende Erfindung nicht als auf die Beschreibung der Ausführungsformen beschränkt angesehen werden. Es sei angemerkt, dass bei den Strukturen der Ausführungsformen der Erfindung gleiche Abschnitte oder Abschnitte mit ähnlichen Funktionen durch die gleichen Bezugszeichen in unterschiedlichen Zeichnungen gekennzeichnet sind, und ihre Beschreibung wird in einigen Fällen nicht wiederholt. In einer perspektivischen Ansicht oder dergleichen sind in einigen Fällen einige Komponenten weggelassen, um die Zeichnung zu verdeutlichen.
Wenn eine Vielzahl von Komponenten, die durch die gleichen Bezugszeichen bezeichnet werden, voneinander zu unterscheiden sind, wird in einigen Fällen „_1“, „[n]“, „[m, n]“ oder dergleichen den Bezugszeichen hinzugefügt.
In den dieser Beschreibung beigefügten Zeichnungen ist die Schichtdicke oder der Bereich in einigen Fällen der Klarheit halber übertrieben dargestellt. Deshalb sind sie nicht notwendigerweise auf das Größenverhältnis beschränkt. Es sei angemerkt, dass die Zeichnungen schematische Ansichten sind, die ideale Beispiele zeigen, und dass Ausführungsformen der vorliegenden Erfindung nicht auf die Formen oder Werte, welche in den Zeichnungen gezeigt werden, beschränkt sind. Beispielsweise können Schwankungen eines Signals, einer Spannung oder eines Stroms aufgrund eines Rauschens, Schwankungen eines Signals, einer Spannung oder eines Stroms aufgrund eines Zeitunterschiedes oder dergleichen mit eingeschlossen werden.
(Ausführungsform 1)
Bei dieser Ausführungsform wird eine Rechenschaltung beschrieben, die eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung ist und eine Berechnung eines neuronalen Netzes ausführt.
<Hierarchisches neuronales Netz>
Zuerst wird ein hierarchisches neuronales Netz beschrieben. Das hierarchische neuronale Netz umfasst beispielsweise eine Eingabeschicht, eine oder mehrere Zwischenschicht/en (versteckte Schicht/en) und eine Ausgabeschicht, insgesamt drei oder mehr Schichten. Ein Beispiel dafür ist ein hierarchisches neuronales Netz 100, das in 1A dargestellt ist, und das neuronale Netz 100 umfasst erste bis R-te Schichten (hier kann R eine Ganzzahl von 4 oder mehr sein). Die erste Schicht entspricht insbesondere der Eingabeschicht, die R-te Schicht entspricht der Ausgabeschicht, und die anderen Schichten entsprechen den Zwischenschichten. Es sei angemerkt, dass 1A eine (k-1)-te Schicht und eine k-te Schicht (hier ist k eine Ganzzahl von mehr als oder gleich 3 und weniger als oder gleich R-1) als Zwischenschichten darstellt und dass die Darstellung der anderen Zwischenschichten weggelassen ist.
Jede Schicht des neuronalen Netzes 100 umfasst ein oder mehrere Neuron/en. In 1A umfasst die erste Schicht Neuronen N₁ ⁽¹⁾ bis N_p ⁽¹⁾ (hier ist p eine Ganzzahl von 1 oder mehr), die (k-1)-te Schicht umfasst Neuronen N₁ ^(k-1) bis N_m ^(k-1) (hier ist m eine Ganzzahl von 1 oder mehr), die k-te Schicht umfasst Neuronen N₁ ^(k) bis N_n ^(k) (hier ist n eine Ganzzahl von 1 oder mehr), und die R-te Schicht umfasst Neuronen N₁ ^(R) bis N_q ^(R) (hier ist q eine Ganzzahl von 1 oder mehr).
Es sei angemerkt, dass 1A zusätzlich zu dem Neuron N₁ ⁽¹⁾ , dem Neuron N_p ⁽¹⁾ , dem Neuron N₁ ^(k-1) , dem Neuron N_m ^(k-1) , dem Neuron N₁ ^(k) , dem Neuron N_n ^(k) , dem Neuron N₁ ^(R) und dem Neuron N_q ^(R) ein Neuron N_i ^(k-1) (hier ist i eine Ganzzahl von mehr als oder gleich 1 und weniger als oder gleich m) in der (k-1)-ten Schicht und ein Neuron N_j ^(k) (hier ist j eine Ganzzahl von mehr als oder gleich 1 und weniger als oder gleich n) in der k-ten Schicht darstellt und dass die Darstellung der anderen Neuronen weggelassen ist.
Als Nächstes werden die Übertragung eines Signals von einem Neuron in der vorherigen Schicht auf ein Neuron in der nächsten Schicht sowie Signale, die in ein Neuron eingegeben oder aus diesem ausgegeben werden, beschrieben. Es sei angemerkt, dass in dieser Erläuterung der Fokus auf dem Neuron N_j ^(k) in der k-ten Schicht liegt.
1B stellt das Neuron N_j ^(k) in der k-ten Schicht, Signale, die in das Neuron N_j ^(k) eingegeben werden, und ein Signal dar, das aus dem Neuron N_j ^(k) ausgegeben wird.
Insbesondere werden z₁ ^(k-1) bis z_m ^(k-1), die Ausgangssignale der Neuronen N₁ ^(k-1) bis N_m ^(k-1) in der (k-1)-ten Schicht sind, an das Neuron N_j ^(k) ausgegeben. Dann erzeugt das Neuron N_j ^(k) z_j ^(k) gemäß z₁ ^(k-1) bis z_m ^(k-1) und gibt z_j ^(k) als Ausgangssignal an jedes Neuron in der (k+1)-ten Schicht (nicht dargestellt) aus.
Der Übertragungsgrad eines Signals, das von einem Neuron in der vorherigen Schicht in ein Neuron in der nächsten Schicht eingegeben wird, wird durch die Verbindungsstärke (nachstehend als Gewichtskoeffizient bezeichnet) einer Synapse, die diese Neuronen verbindet, bestimmt. In dem neuronalen Netz 100 wird das Signal, das aus dem Neuron in der vorherigen Schicht ausgegeben wird, mit einem entsprechenden Gewichtskoeffizienten multipliziert und in das Neuron in der nächsten Schicht eingegeben. Das Signal, das in das Neuron N_j ^(k) in der k-ten Schicht eingegeben wird, kann durch eine Formel (1.1) dargestellt werden, wobei i eine Ganzzahl von mehr als oder gleich 1 und weniger als oder gleich m ist und der Gewichtskoeffizient einer Synapse zwischen dem Neuron N_i ^(k-1) in der (k-1)-ten Schicht und dem Neuron N_j ^(k) in der k-ten Schicht als w_i ^(k-1) _j ^(k) definiert ist.
[Formel 1] $w_{i}^{(k - 1)}_{j}^{(k)} \cdot z_{i}^{(k - 1)}$
Mit anderen Worten: Wenn Signale aus den jeweiligen Neuronen N₁ ^(k-1) bis N_m(^k-1) in der (k-1)-ten Schicht auf das Neuron N_j ^(k) in der k-ten Schicht übertragen werden, werden diese Signale z₁ ^(k-1) bis z_m ^(k-1) mit Gewichtskoeffizienten (w₁ ^(k-1) _j ^(k) bis w_m ^(k-1) _j ^(k)), die den jeweiligen Signalen entsprechen, multipliziert. Dann werden w₁ ^(k-1) _j ^(k)z₁ ^(k-1) bis w_m ^(k-1) _j ^(k))z_m ^(k-1) in das Neuron N_j ^(k) in der k-te Schicht eingegeben. Dabei wird die Summe u_j ^(k) der Signale, die in das Neuron N_j ^(k) in der k-ten Schicht eingegeben werden, durch eine Gleichung (1.2) dargestellt.
[Formel 2] $u_{j}^{(k)} = \sum_{i = 1}^{m} w_{i}^{(k - 1)}_{j}^{(k)} \cdot z_{i}^{(k - 1)}$
Das Neuron N_j ^(k) erzeugt das Ausgangssignal z_j ^(k) gemäß u_j ^(k). Hier ist das Ausgangssignal z_j ^(k) des Neurons N_j ^(k) durch die folgende Gleichung definiert.
[Formel 3] $z_{j}^{(k)} = f (u_{j}^{(k)})$
Bei einer Funktion f(u_j ^(k)) handelt es sich um eine Aktivierungsfunktion im hierarchischen neuronalen Netz, wobei eine Treppenfunktion, eine lineare Rampenfunktion, eine Sigmoidfunktion oder dergleichen zum Einsatz kommen kann. Es sei angemerkt, dass die gleiche Aktivierungsfunktion für alle Neuronen verwendet werden kann oder sich Aktivierungsfuntionen voneinander unterscheiden können. Zudem können die Aktivierungsfunktionen für Neuronen in jeder Schicht gleich sein oder sich voneinander unterscheiden.
Währenddessen kann das Signal, das ein Neuron in jeder Schicht ausgibt, einen Analogwert oder einen Digitalwert aufweisen. Der Digitalwert kann beispielsweise binär oder trinär sein. Im Falle des Analogwertes kann beispielsweise eine lineare Lampenfunktion oder eine Sigmoidfunktion als Aktivierungsfunktion zum Einsatz kommen. Wenn der Digitalwert binär ist, kann beispielsweise eine Treppenfunktion mit einer Ausgabe von -1 bzw. 1 oder 0 bzw. 1 eingesetzt werden. Außerdem kann das Signal, das ein Neuron in jeder Schicht ausgibt, trinär oder mehrwertig sein; in diesem Fall kann als Aktivierungsfunktion beispielsweise eine Treppenfunktion mit einer Ausgabe von drei Werten -1, 0 bzw. 1 oder eine Treppenfunktion mit einer Ausgabe von drei Werten 0, 1 bzw. 2 eingesetzt werden.
Wenn Eingangssignale in eine erste Schicht (Eingabeschicht) eingegeben werden, erzeugt das neuronale Netz 100 sequentiell in jerder Schicht der ersten Schicht (Eingabeschicht) bis zur letzten Schicht (Ausgabeschicht) Ausgangssignale gemäß den Formeln (1.1) bis (1.3) auf Basis der Signale, die von der vorherigen Schicht eingegebenen werden, und gibt diese Ausgangssignale an die nächste Schicht aus. Die Signale, die von der letzten Schicht (Ausgabeschicht) ausgegeben werden, entsprechen Berechungsergebnissen des neuronalen Netzes 100.
<Konfigurationsbeispiel einer Rechenschaltung>
Nun wird ein Beispiel für eine Rechenschaltung beschrieben, die in dem oben beschriebenen neuronal Netzen 100 Berechnungen gemäß der Formel (1.2) und der Formel (1.3) ausführen kann. Es sei angemerkt, dass bei dieser Rechenschaltung beispielsweise der Gewichtskoeffizient einer Synapsenschaltung des neuronalen Netzes 100 binär (z. B. eine Kombination von „-1“ und „+1“ oder eine Kombination von „0“ und „+1“) oder trinär (z. B. eine Kombination von „-1“, „0“ und „1”) ist und dass es sich bei einer Aktivierungsfunktion eines Neurons um eine Funktion mit einer binären Ausgabe (z. B. eine Kombination von „-1“ und „+1“ oder eine Kombination von „0“ und „+1“) oder einer trinären Ausgabe (z. B. eine Kombination von „-1“, „0“ und „1“) handelt. In dieser Beschreibung und dergleichen wird entweder der Gewichtskoeffizient oder der Wert eines Signals (gegebenenfalls als errechneter Wert bezeichnet), das von einem Neuron in der vorherigen Schicht in ein Neuron in der nächsten Schicht eingegeben wird, als erste Daten bezeichnet, und der andere von ihnen wird als zweite Daten bezeichnet.
Bei einer Rechenschaltung 110, die in 2 dargestellt ist, handelt es sich beispielsweise um eine Halbleitervorrichtung, die einen Array-Abschnitt ALP, eine Schaltung ILD, eine Schaltung WLD, eine Schaltung XLD und eine Schaltung AFP umfasst. Die Rechenschaltung 110 ist eine Schaltung, die die Signale z₁ ^(k-1) bis z_m ^(k-1), die in die Neuronen N₁ ^(k) bis N_n ^(k) in der k-ten Schicht in 1A und 1B eingegeben werden, verarbeitet und Signale z₁ ^(k) bis z_n ^(k) erzeugt, die von den jeweiligen Neuronen N₁ ^(k) bis N_n ^(k) ausgegeben werden.
Es sei angemerkt, dass die gesamte Rechenschaltung 110 oder ein Teil der Rechenschaltung 110 zu einem anderen Zweck als für ein neuronales Netz oder eine KI verwendet werden kann. Beispielsweise kann beim graphischen Rechnen oder wissenschaftlichen Rechnen eine Multiply-Accumulate-Operation oder eine Matrixoperation mithilfe der gesamten Rechenschaltung 110 oder eines Teils der Rechenschaltung 110 durchgeführt werden. Mit anderen Worten: Die gesamte Rechenschaltung 110 oder ein Teil der Rechenschaltung 110 kann nicht nur für eine Berechnung für eine KI, sondern auch für die allgemeine Berechnung verwendet werden.
Die Schaltung ILD ist beispielsweise elektrisch mit Leitungen IL[1] bis IL[n] und Leitungen ILB[1] bis ILB[n] verbunden. Die Schaltung WLD ist beispielsweise elektrisch mit Leitungen WLS[1] bis WLS[m] verbunden. Die Schaltung XLD ist beispielsweise elektrisch mit Leitungen XLS[1] bis XLS[m] verbunden. Die Schaltung AFP ist beispielsweise elektrisch mit Leitungen OL[1] bis OL[n] und Leitungen OLB[1] bis OLB[n] verubnden.
«Array-Abschnitt ALP»
Der Array-Abschnitt ALP umfasst beispielsweise m mal n Schaltungen MP. In dem Array-Abschnitt ALP sind die Schaltungen MP beispielsweise in einer Matrix mit m Zeilen und n Spalten angeordnet. Es sei angemerkt, dass in 2 eine Schaltung MP, die sich in einer i-ten Zeile und einer j-ten Spalte (hier ist i eine Ganzzahl von mehr als oder gleich 1 und weniger als oder gleich m und ist j eine Ganzzahl von mehr als oder gleich 1 und weniger als oder gleich n) befindet, als Schaltung MP[i,j] bezeichnet wird. Es sei anegemerkt, dass 2 ledichlich eine Schaltung MP[1,1], eine Schaltung MP[m,1], die Schaltung MP[i,j], eine Schaltung MP[1,n] und eine Schaltung MP[m,n] darstellt und dass die Darstellung der anderen Schaltungen MPC weggelassen ist.
Die Schaltung MP[i,j] ist beispielsweise elektrisch mit der Leitung IL[j], der Leitung ILB[j], der Leitung WLS[i], der Leitung XLS[i], der Leitung OL[j] und der Leitung OLB[j] verbunden.
Die Schaltung MP[i,j] weist beispielsweise eine Funktion zum Halten eines Gewichtskoeffizienten zwischen dem Neuron N_i ^(k-1) und dem Neuron N_j ^(k) (dieser Gewichtskoeffizient wird gegebenenfalls als eine von ersten Daten und zweiten Daten bezeichnet. Hier wird er als erste Daten bezeichnet) auf. Die Schaltung MP[i,j] hält insbesondere von der Leitung IL[j] und der Leitung ILB[j] eingegebene Informationen, die den ersten Daten (dem Gewichtskoeffizienten) entsprechen (z. B. Potentiale, Widerstandswerte oder Stromwerte). Die Schaltung MP[i,j] weist femer eine Funktion zum Ausgeben eines Produkts eines Signals z_i ^(k-1), das aus dem Neuron N_i ^(k-1) ausgegeben wird (dieses Signal wird gegebenenfalls als die andere der ersten Daten und der zweiten Daten bezeichnet. Hier wird es als zweite Daten bezeichnet), und der ersten Daten auf. Als konkretes Beispiel gibt dann, wenn die zweiten Daten z_i ^(k-1) von der Leitung XLS[i] eingegeben werden, die Schaltung MP[i,j] Informationen, die dem Produkt der ersten Daten und der zweiten Daten entsprechen (z. B. Ströme oder Spannungen), oder einen Informations-(z. B. Strom- oder Spannungs-) Ströme, die im Zusammenhang mit dem Produkt der ersten Daten und der zweiten Daten stehen, an die Leitung OL[j] und die Leitung OLB[j] aus. Es sei angemerkt, dass, obwohl das Beispiel, in dem die Leitung IL[j] und die Leitung ILB[j] bereitgestellt sind, gezeigt ist, eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt ist. Es kann lediglich eine der Leitungen IL[j] und ILB[j] bereitgestellt sein. Es sei angemerkt, dass, obwohl das Beispiel, in dem die Leitung OL[j] und die Leitung OLB[j] bereitgestellt sind, gezeigt ist, eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt ist. Es kann lediglich eine der Leitungen OL[j] und OLB[j] bereitgestellt sein.
«Schaltung ILD»
Die Schaltung ILD weist beispielsweise eine Funktion zum Eingeben von Informationen, die den ersten Daten w₁ ^(k-1) ₁ ^(k) bis w_m ^(k-1) _n ^(k), d. h. den Gewichtskoeffizienten, entsprechen (z. B. eines Potentials, eines Widerstandswertes oder eines Stromwertes), über die Leitungen IL[1] bis IL[n] und die Leitungen ILB[1] bis ILB[n] in die jeweiligen Schaltungen MP[1,1] bis MP[m,n] auf. Als konkretes Beispiel führt die Schaltung ILD der Schaltung MP[i,j] Informationen, die den ersten Daten w_i ^(k-1) _j ^(k), d. h. dem Gewichtskoeffizienten, entsprechen (z. B. Potentiale, Widerstandswerte oder Stromwerte), über die Leitung IL[j] und die Leitung ILB[j] zu.
«Schaltung WLD»
Die Schaltung WLD weist beispielsweise eine Funktion zum Auswählen der Schaltung MP auf, in die die Informationen, die von der Schaltung ILD eingegebenen werden und den ersten Daten entsprechen (z. B. Potentiale, Widerstandswerte oder Stromwerte) geschrieben werden. Wenn beispielsweise die Informationen (z. B. Potentiale, Widerstandswerte oder Stromwerte) in die Schaltungen MP[i,1] bis MP[i,n], die sich in der i-ten Zeile des Array-Abschnitts ALP befinden, geschrieben werden, kann die Schaltung WLD beispielsweise der Leitung WLS[i] Signale zum Ein- oder Ausschalten von Schreibschaltelementen, die in den Schaltungen MP[i,1] bis MP[i,n] enthalten sind, und der Leitung WLS ein Potential zum Ausschalten von Schreibschaltelementen zuführen, die in den Schaltungen MP enthalten sind, die sich nicht in der i-ten Zeile befinden. Es sei angemerkt, dass, obwohl das Beispiel, in dem die Leitung WLS[i] bereitgestellt ist, gezeigt ist, eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt ist. Beispielsweise kann eine Vielzahl von Leitungen als Leitung WLS[i] bereitgestellt sein.
«Schaltung XLD»
Die Schaltung XLD weist beispielsweise eine Funktion zum Zuführen der zweiten Daten z₁ ^(k-1) bis z_m ^(k-1), die aus den Neuronen N₁ ^(k-1) bis N_m ^(k) ausgegebenen errechneten Werten entsprechen, über die Leitungen XLS[1] bis XLS[m] zu den jeweiligen Schaltungen MP[1,1] bis MP[m,n] auf. Die Schaltung XLD führt insbesondere den Schaltungen MP[i,1] bis MP[i,n] die Informationen, die den aus dem Neuron N_i ^(k-1) augegebenen zweiten Daten z_i ^(k-1) entsprechen (z. B. ein Potential oder einen Stromwert), über die Leitung XLS[i] zu. Es sei angemerkt, dass, obwohl das Beispiel, in dem die Leitung XLS[i] bereitgestellt ist, gezeigt ist, eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt ist. Beispielsweise kann eine Vielzahl von Leitungen als Leitung XLS[i] bereitgestellt sein.
«Schaltung AFP»
Die Schaltung AFP umfasst beispielsweise Schaltungen ACTF[1] bis ACTF[n]. Die Schaltung ACTF[j] ist beispielsweise elektrisch mit der Leitung OL[j] und der Leitung OLB[j] verbunden. Die Schaltung ACTF[j] erzeugt beispielsweise ein Signal, das den von der Leitung OL[j] und der Leitung OLB[j] eingegebenen Informationen (z. B. Potentialen oder Stromwerten) entspricht. Beispielsweise werden die von der Leitung OL[j] und der Leitung OLB[j] eigegebenen Informationen (z. B. Potentiale oder Stromwerte) verglichen, und ein Signal, das dem Vergleichsergebnis entspricht, wird erzgeugt. Dieses Signal entspricht dem Signal z_j ^(k), das aus dem Neuron N_j ^(k) ausgegeben wird. Mit anderen Worten: Die Schaltungen ACTF[1] bis ACTF[n] dienen jeweils beispielsweise als Schaltung, die eine Aktivierungsfunktion des zuvor beschriebenen neuronalen Netzes berechnet. Jedoch ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Die Schaltungen ACTF[1] bis ACTF[n] können beispielsweise eine Funktion zum Umwandeln eines analogen Signals in ein digitales Signal aufweisen. Die Schaltungen ACTF[1] bis ACTF[n] können beispielsweise eine Funktion zum Verstärken und Ausgeben eines analogen Signals, d. h. eine Funktion zum Umwandeln einer Ausgangsimpedanz, aufweisen. Es sei angemerkt, dass, obwohl das Beispiel, in dem die Schaltungen ACTF bereitgestellt sind, gezeigt ist, eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt ist. Die Schaltung ACTF müssen nicht notwendigerweise bereitgestellt sein.
Die Schaltungen ACTF[1] bis ACTF[n] können jeweils beispielsweise eine Schaltungskonfiguration, die in 3A dargestellt ist, aufweisen. 3A stellt beispielsweise eine Schaltung dar, die das Signal z_j ^(k) entsprechend Strömen erzeugt, die von der Leitung OL[j] und der Leitung OLB[j] eingegeben werden. 3A stellt insbesondere ein Beispiel für eine Rechenschaltung einer Aktivierungsfunktion dar, die das binäre Ausgangssignal z_j ^(k) ausgibt.
In 3A umfasst die Schaltung ACTF[j] ein Widerstandselement RE, ein Widerstandselement REB und einen Comparator CMP Das Widerstandselement RE und das Widerstandselement REB weisen eine Funktion zum Umwandeln eines Stroms in eine Spannung auf. Sie sind daher nicht auf die Widerstandselemente beschränkt, solnage es sich bei ihnen um ein Element oder eine Schaltung handelt, das/die eine Funktion zum Umwandeln eines Stroms in eine Spannung aufweist. Die Leitung OL[j] ist elektrisch mit einem ersten Anschluss des Widerstandselements RE und einem ersten Eingangsanschluss des Comparators CMP verbunden, und die Leitung OLB[j] ist elektrisch mit einem ersten Anschluss des Widerstandselements REB und einem zweiten Eingangsanschluss des Comparators CMP verbunden. Ein zweiter Anschluss des Widerstandselements RE ist elektrisch mit einer Leitung VAL verbunden, und ein zweiter Anschluss des Widerstandselements REB ist elektrisch mit der Leitung VAL verbunden. Es sei angemerkt, dass der zweite Anschluss des Widerstandselements RE und der zweite Anschluss des Widerstandselements REB mit der gleichen Leitung verbunden sein können. Alternativ können sie mit unterschiedlichen Leitungen, die auf dem gleichen Potential liegen, verbunden sein.
Der Widerstandswert des Widerstandselements RE ist vorzugsweise gleich demjenigen des Widerstandselements REB. Beispielsweise fällt die Differenz zwischen dem Widerstandswert des Widerstandselements RE und demjenigen des Widerstandselements REB vorzugsweise innerhalb 10 %, bevorzugt innerhalb 5%. Jedoch ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Je nach den Umständen oder der Sachlage können das Widerstandselement RE und das Widerstandselement REB Widerstandswerte aufweisen, die sich voneinander unterscheiden.
Die Leitung VAL dient beispielsweise als Leitung, die eine konstante Spannung liefert. Als diese konstante Spannung kann beispielsweise ein hohes Potential VDD, ein niedriges Potential VSS oder ein Erdpotential (GND) verwednet werden. Diese konstante Spannung wird vorzugsweise entsprechend der Konfiguration der Schaltung MP angemessen eingestellt. Es sei angemerkt, dass der Leitung VAL beispielsweise nicht die konstante Spannung, sondern ein Impulssignal zugeführt werden kann.
Die Spannung zwischen dem ersten Anschluss und dem zweiten Anschluss des Widerstandselements RE wird gemäß dem Strom bestimmt, die durch die Leitung OL[j] fließt. Daher wird eine Spannung, die diesem Strom und dem Widerstandswert des Widerstandselements RE entspricht, in den ersten Eingangsanschluss des Comparators CMP eingegeben. Die Spannung zwischen dem ersten Anschluss und dem zweiten Anschluss des Widerstandselements REB wird ebenfalls gemäß dem Strom bestimmt, der durch die Leitung OLB[j] fließt. Daher wird eine Spannung, die diesem Strom und dem Widerstandswert des Widerstandselements REB entspricht, in den zweiten Eingangsanschluss des Comparators CMP eingegeben.
Der Comparator CMP weist beispielsweise eine Funktion zum Miteinandervergleichen der Spannungen, die in den ersten Eingangsanschluss und den zweiten Eingangsanschluss eingegeben werden, und zum Ausgeben eines Signals entsprechend dem Vergleichsergebnis aus einem Ausgangsanschluss des Comparators CMP auf. Beispielsweise kann der Comparator CMP ein hohes Potential aus dem Ausgangsanschluss des Comparators CMP ausgeben, wenn die in den zweiten Eingangsanschluss eingegebene Spannung höher ist als die in den ersten Eingangsanschluss eingegebene Spannung, und kann ein niedriges Potential aus dem Ausgangsanschluss des Comparators CMP ausgeben, wenn die in den ersten Eingangsanschluss eingegebene Spannung höher ist als die in den zweiten Eingangsanschluss eingegebene Spannung. Mit anderen Worten: Da zwei Arten von Potentialen, das hohe Potential und das niedrige Potential, aus dem Ausgangsanschluss des Comparators CMP ausgegeben werden, kann das Ausgangssignal z_j ^(k), das die Schaltung ACTF[j] ausgibt, binär sein. Beispielsweise können das hohe Potential und das niedrige Potential, welche aus dem Ausgangsanschluss des Comparators CMP ausgegeben werden, als Ausgangssignal z_j ^(k) „+1“ bzw. „-1“ entsprechen. Unter Umständen können das hohe Potential und das niedrige Potential, welche aus dem Ausgangsanschluss des Comparators CMP ausgegeben werden, als Ausgangssignal z_j ^(k) „+1“ bzw. „0“ entsprechen.
In der Schaltung ACTF[j] in 3A werden das Widerstandselement RE und das Widerstandselement REB verwendet; jedoch sind die Komponenten nicht auf die Widerstandselemente beschränkt, sonlange es sich bei ihnen jeweils um ein Element oder eine Schaltung handelt, das/die eine Funktion zum Umwandeln eines Stroms in eine Spannung aufweist. Daher können das Widerstandselement RE und das Widerstandselement REB der Schaltung ACTF[j] in 3A durch durch weitere Schaltungselemente ersetzt werden. Die in 3B dargestellte Schaltung ACTF[j] ist beispielsweise eine Schaltung, in der das Widerstandselement RE und das Widerstandselement REB, welche in der Schaltung ACTF[j] in 3A enthalten sind, durch einen Kondensator CE bzw. einen Kondensator CEB ersetzt werden, und kann in einer im Wesentlichen gleichen Weise wie die Schaltung ACTF[j] in 3A arbeiten. Es sei angemerkt, dass der Kapazitätswert des Kondensators CE vorzugsweise gleich demjenigen des Kondensators CEB ist. Beispielsweise fällt die Differenz zwischen dem Kapazitätswert des Kondensators CE und demjenigen des Kondensators CEB vorzugsweise innerhalb 10 %, bevorzugt innerhalb 5%. Jedoch ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Es sei angemerkt, dass eine Schaltung zum Initialisieren der elektrischen Ladungen, die in dem Kondensator CE und dem Kondensator CEB akkumuliert werden, bereitgestellt sein kann. Beispielsweise kann ein Schalter parallel zu dem Kondensator CE bereitgstellt sein. Also kann ein zweiter Anschluss des Schalters mit der Leitung VAL verbunden sein, und ein erster Anschluss des Schalters kann mit einem ersten Anschluss des Kondensators CE, der Leitung OL[j] und dem ersten Eingangsanschluss des Comparators CMP verbunden sein. Alternativ kann der zweite Anschluss des Schalters mit einer Leitung, die sich von der Leitung VAL unterscheidet, verbunden sein, und der erste Anschluss des Schalters kann mit dem ersten Anschluss des Kondensators CE, der Leitung OL[j] und dem ersten Eingangsanschluss des Comparators CMP verbunden sein. Die in 3C dargestellte Schaltung ACTF[j] ist eine Schaltung, in der das Widerstandselement RE und das Widerstandselement REB, welche in der Schaltung ACTF[j] in 3A enthalten sind, durch ein Diodenelement DE bzw. ein Diodenelement DEB ersetzt werden, und kann in einer im Wesentlichen gleichen Weise wie die Schaltung ACTF[j] in 3A arbeiten. Die Orientierungen des Diodenelements DE und des Diodenelements DEB (Anschlussstellen von Anoden und Kathoden) werden vorzugsweise je nach der Höhe des Potentials der Leitung VAL angemessen verändert.
Der Comparator CMP, der in der Schaltung ACTF[j] in 3A bis 3C enthalten ist, kann beispielsweise durch einen Operationsverstärker OP ersetzt werden. Die in 3D dargestellte Schaltung ACTF[j] weist einen Schaltplan auf, in dem der Comparator CMP der Schaltung ACTF[j] in 3A durch den Operationsverstärker OP ersetzt wird.
Die Schaltung ACTF[j] in 3B kann mit einem Schalter S01a und einem Schalter S01b versehen sein. Bei der Schaltung ACTF[j] können somit der Kondensator CE und der Kondensator CEB die jeweiligen Potentiale halten, die den Strömen entsprechen, die von der Leitung OL[j] und der Leitung OLB[j] eingegeben werden. Insbesondere kann eine derartige Schaltung beispielsweise, wie in 3E dargestellt, eine Konfiguration aufweisen, in der die Leitung OL[j] elektrisch mit einem ersten Anschluss des Schalters S01a verbunden ist, der erste Anschluss des Kondensators CE und der erste Eingangsanschluss des Comparators CMP elektrisch mit einem zweiten Anschluss des Schalters S01a verbunden sind, die Leitung OLB[j] elektrisch mit einem ersten Anschluss des Schalters S01b verbunden ist und ein erster Anschluss des Kondensators CEB und der zweite Eingangsanschluss des Comparators CMP elektrisch mit einem zweiten Anschluss des Schalters S01b verbunden sind. In der Schaltung ACTF[j] in 3E können die Potentiale der Leitung OL[j] und der Leitung OLB[j] in den ersten bzw. den zweiten Eingangsanschluss des Comparators CMP eingegeben werden, indem der Schalter S01a und der Schalter S01b eingeschaltet werden. Indem der Schalter S01a und der Schalter S01b danach ausgeschaltet werden, können der Kondensator CE und der Kondensator CEB, die Potentiale halten, die in den ersten Eingangsanschluss bzw. den zweiten Eingangsanschluss des Comparators CMP eingegeben werden. Es sei angemerkt, dass beispielsweise elektrische Schalter, wie z. B. analoge Schalter oder Transistoren, als Schalter S01a und Schalter S01b verwendet werden können. Als Schalter S01a und Schalter S01b können alternativ beispielsweise mechanische Schalter verwendet werden. Es sei angemerkt, dass es sich dann, wenn Transistoren als Schalter S01a und Schalter S01b verwendet werden, bei diesen Transistoren jeweils um einen OS-Transistor oder einen Transistor, der Silizium in einem Kanalbildungsbereich enthält (nachstehend als Si-Transistor bezeichnet) handeln kann. Des Weiteren können die Spannungswerte des Kondensators CE und des Kondensators CEB gesteuert werden, indem eine Periode, in der der Schalter S01a und der Schalter S01b eingeschaltet sind, gesteuert wird. Wenn beispielsweise die Werte der Ströme, die in den Kondensator CE und den Kondensator CEB fließen, groß sind, wird die Periode, in der der Schalter S01a und der Schalter S01b eingeschaltet sind, verkürzt, wodurch verhindert werden kann, dass die Spannungswerte des Kondensators CE und des Kondensators CEB zu groß werden.
Bei dem Comparator CMP, der in der Schaltung ACTF[j] in 3A bis 3C und 3E enthalten ist, kann es sich beispielsweise um einen Chopper-Comparator handeln. Bei dem in 3F dargestellten Comparator CMP handelt es sich um einen Chopper-Comparator, wobei der Comparator CMP einen Schalter S02a, einen Schalter S02b, einen Schalter S03, einen Kondensator CC und eine Wechselrichterschaltung INV3 umfasst. Es sei angemerkt, dass es sich bei dem Schalter S02a, dem Schalter S02b und dem Schalter S03 wie bei dem vorstehend genannten Schalter S01a und dem vorstehend genannten Schalter S01b jeweils um einen mechanischen Schalter oder einen Transistor, wie z. B. einen OS-Transistor oder einen Si-Transistor, handeln kann.
Ein erster Anschluss des Schalters S02a ist elektrisch mit einem Anschluss VinT verbunden, ein erster Anschluss des Schalters S02b ist elektrisch mit einem Anschluss VrefT verbunden, und ein zweiter Anschluss des Schalters S02a ist elektrisch mit einem zweiten Anschluss des Schalters S02b und einem ersten Anschluss des Kondensators CC verbunden. Ein zweiter Anschluss des Kondensators CC ist elektrisch mit einem Eingangsanschluss der Wechselrichterschaltung INV3 und einem ersten Anschluss des Schalters S03 verbunden. Ein Anschluss VoutT ist elektrisch mit einem Ausgangsanschluss der Wechselrichterschaltung INV3 und einem zweiten Anschluss des Schalters S03 verbunden.
Der Anschluss VinT dient als Anschluss zum Eingeben eines Eingangspotentials in den Comparator CMP, der Anschluss VrefT dient als Anschluss zum Eingeben eines Bezugspotentials in den Comparator CMP, und der Anschluss VoutT dient als Anschluss zum Ausgeben eines Ausgangspotentials des Comparators CMP. Es sei angemerkt, dass der Anschluss VinT einem des ersten Anschlusses und des zweiten Anschlusses des Comparators CMP in 3A bis 3C und 3E entsprechen kann und dass der Anschluss VrefT dem anderen des ersten Anschlusses und des zweiten Anschlusses des Comparators CMP in 3A bis 3C und 3E entsprechen kann.
Bei der Schaltung ACTF[j] in 3A bis 3E handelt es sich um eine Rechenschaltung einer Aktivierungsfunktion, die das binäre Ausgangssignal z_j ^(k) ausgibt; die Schaltung ACTF[j] kann jedoch eine Konfiguration aufweisen, in der das Ausgangssignal z_j ^(k) trinär oder mehrwertig ist oder es als Analogwert ausgegeben wird.
4A bis 4F stellen jeweils ein Beispiel für eine Rechenschaltung einer Aktivierungsfunktion dar, die entsprechend den von der Leitung OL[j] und der Leitung OLB[j] eingegebenen Strömen das Signal z_j ^(k) erzeugt und das Ausgangssignal z_j ^(k), das trinär ist, ausgibt.
Die in 4A dargestellte Schaltung ACTF[j] umfasst das Widerstandselement RE, das Widerstandselement REB, einen Comparator CMPa und einen Comparator CMPb. Die Leitung OL[j] ist elektrisch mit dem ersten Anschluss des Widerstandselements RE und einem ersten Eingangsanschluss des Comparators CMPa verbunden, und die Leitung OLB[j] ist elektrisch mit dem ersten Anschluss des Widerstandselements REB und einem ersten Eingangsanschluss des Comparators CMPb verbunden. Ein zweiter Eingangsanschluss des Comparators CMPa und ein zweiter Eingangsanschluss des Comparators CMPb sind elektrisch mit einer Leitung VrefL verbunden. Der zweite Anschluss des Widerstandselements RE ist femer elektrisch mit der Leitung VAL verbunden, und der zweite Anschluss des Widerstandselements REB ist elektrisch mit der Leitung VAL verbunden.
Die Leitung VrefL dient als Leitung, die eine konstante Spannung V_ref liefert, wobei V_ref vorzugsweise zum Beispiel höher als oder gleich GND und niedriger als oder gleich VDD ist. Je nach der Sachlage kann es sich bei V_ref um ein Potential, das niedriger ist als GND, oder ein Potential, das höher ist als VDD, handeln. V_ref wird als Bezugspotential (Vergleichspotential) in dem Comparator CMPa und dem Comparator CMPb behandelt.
Die Spannung zwischen dem ersten Anschluss und dem zweiten Anschluss des Widerstandselements RE wird gemäß dem Strom bestimmt, die durch die Leitung OL[j] fließt. Daher wird eine Spannung, die diesem Strom und dem Widerstandswert des Widerstandselements RE entspricht, in den ersten Eingangsanschluss des Comparators CMPa eingegeben. Die Spannung zwischen dem ersten Anschluss und dem zweiten Anschluss des Widerstandselements REB wird ebenfalls gemäß dem Strom bestimmt, der durch die Leitung OLB[j] fließt. Daher wird eine Spannung, die diesem Strom und dem Widerstandswert des Widerstandselements REB entspricht, in den ersten Eingangsanschluss des Comparators CMPb eingegeben.
Der Comparator CMPa vergleicht die Spannungen, die in den ersten Eingangsanschluss und den zweiten Eingangsanschluss eingegeben werden, miteinander und gibt ein Signal entsprechend dem Vergleichsergebnis aus einem Ausgangsanschluss des Comparators CMPa aus. Beispielsweise kann der Comparator CMPa ein hohes Potential aus dem Ausgangsanschluss des Comparators CMPa ausgeben, wenn die in den zweiten Eingangsanschluss eingegebene Spannung (V_ref) höher ist als die in den ersten Eingangsanschluss eingegebene Spannung, und kann ein niedriges Potential aus dem Ausgangsanschluss des Comparators CMPa ausgeben, wenn die in den ersten Eingangsanschluss eingegebene Spannung höher ist als die in den zweiten Eingangsanschluss eingegebene Spannung (V_ref).
Der Comparator CMPb vergleicht wie der Comparator CMPa die Spannungen, die in den ersten Eingangsanschluss und den zweiten Eingangsanschluss eingegeben werden, miteinander und gibt ein Signal entsprechend dem Vergleichsergebnis aus einem Ausgangsanschluss des Comparators CMPb aus. Beispielsweise kann der Comparator CMPb ein hohes Potential aus dem Ausgangsanschluss des Comparators CMPb ausgeben, wenn die in den zweiten Eingangsanschluss eingegebene Spannung (V_ref) höher ist als die in den ersten Eingangsanschluss eingegebene Spannung, und kann ein niedriges Potential aus dem Ausgangsanschluss des Comparators CMPb ausgeben, wenn die in den ersten Eingangsanschluss eingegebene Spannung höher ist als die in den zweiten Eingangsanschluss eingegebene Spannung (V_ref).
Dabei kann das trinäre Ausgangssignal z_j ^(k) entsprechend den Potentialen, die aus den jeweiligen Ausgangsanschlüssen des Comparators CMPa und des Comparators CMPb ausgegeben werden, dargestellt werden. Wenn beispielsweise ein hohes Potential aus dem Ausgangsanschluss des Comparators CMPa ausgegeben wird und ein niedriges Potential aus dem Ausgangsanschluss des Comparators CMPb ausgegeben wird, kann das Ausgangssignal z_j ^(k) „+1“ darstellen; wenn ein niedriges Potential aus dem Ausgangsanschluss des Comparators CMPa ausgegeben wird und ein hohes Potential aus dem Ausgangsanschluss des Comparators CMPb ausgegeben wird, kann das Ausgangssignal z_j ^(k) „-1“ darstellen; wenn ein niedriges Potential aus dem Ausgangsanschluss des Comparators CMPa ausgegeben wird und ein niedriges Potential aus dem Ausgangsanschluss des Comparators CMPb ausgegeben wird, kann das Ausgangssignal z_j ^(k) „+0“ darstellen.
Die Schaltungskonfiguration der Schaltung ACTF[j] ist nicht auf diejenige, die in 4A dargestellt ist, beschränkt und kann je nach der Sachlage verändert werden. Wenn beispielsweise in der Schaltung ACTF[j] in 4A die beiden Ausgabeergebnisse des Comparators CMPa und des Comparators CMPb in ein Signal zusammengeführt werden sollen, kann eine Wandlerschaltung TRF in der Schaltung ACTF[j] bereitgestellt sein. Die Schaltung ACTF[j] in 4B ist ein Konfigurationsbeispiel, in dem die Wandlerschaltung TRF in der Schaltung ACTF[j] in 4A bereitgestellt ist, und die Ausgangsanschlüsse der jeweiligen Comparatoren CMPa und CMPb sind elektrisch mit Eingangsanschlüssen der Wandlerschaltung TRF verbunden. Konkrete Beispiele für die Wandlerschaltung TRF umfassen eine Digital-Analog-Wandlerschaltung (in diesem Fall weist das Signal z_j ^(k) einen Analogwert auf).
Beispielsweise kann die Leitung VrefL, die in 4A elektrisch mit den jeweiligen zweiten Eingangsanschlüssen des Comparators CMPa und des Comparators CMPb verbunden ist, durch getrennte Leitungen, nämlich Leitungen Vref1 L und Vref2L, ersetzt werden. Die Schaltung ACTF[j] in 4C weist eine Konfiguration auf, in der der zweite Anschluss des in der Schaltung ACTF[j] in 4A enthaltenen Comparators CMPa elektrisch nicht mit der Leitung VrefL, sondern mit der Leitung Vref1 L verbunden ist und der zweite Anschluss des Comparators CMPb elektrisch nicht mit der Leitung VrefL, sondern mit der Leitung Vref2L verbunden ist. Wenn die in die Leitungen Vref1 L und Vref2L eingegebenen Potentiale unterschiedliche Werte aufweisen, können Bezugspotentiale getrennt für den Comparator CMPa und den Comparator CMPb eingestellt werden.
In einer Konfiguration, die sich von den Konfigurationen der Schaltung ACTF[j] in 4A bis 4C unterscheidet, kann beispielsweise eine Verstärkerschaltung oder eine Impedanzwandlerschaltung verwendet werden. Zum Beispiel kann die in 4D dargestellte Schaltung ACTF[j] für die Schaltung AFP der Rechenschaltung 110 in 2 verwendet werden. Die Schaltung ACTF[j] in 4D umfasst das Widerstandselement RE, das Widerstandselement REB, einen Operationsverstärker Opa und einen Operationsverstärker Opb und dient als Verstärkerschaltung.
Die Leitung OL[j] ist elektrisch mit dem ersten Anschluss des Widerstandselements RE und einem nicht-invertierten Eingangsanschluss des Operationsverstärkers OPa verbunden, und die Leitung OLB[j] ist elektrisch mit dem ersten Anschluss des Widerstandselements REB und einem nicht-invertierten Eingangsanschluss des Operationsverstärkers OPb verbunden. Ein invertierter Eingangsanschluss des Operationsverstärkers OPa ist elektrisch mit einem Ausgangsanschluss des Operationsverstärkers OPa verbunden, und ein invertierter Eingangsanschluss des Operationsverstärkers OPb ist elektrisch mit einem Ausgangsanschluss des Operationsverstärkers OPb verbunden. Des Weiteren ist der zweite Anschluss des Widerstandselements RE elektrisch mit der Leitung VAL verbunden, und der zweite Anschluss des Widerstandselements REB ist elektrisch mit der Leitung VAL verbunden.
Der Operationsverstärker OPa und der Operationsverstärker OPb, welche in der Schaltung ACTF[j] in 4D enthalten sind, weisen also jeweils eine Verbindungskonfiguration eines Spannungsfolgers auf. Somit ist ein Potential, das aus dem Ausgangsanschluss des Operationsverstärkers OPa ausgegeben wird, im Wesentlichen gleich einem Potential, das in den nicht-invertierten Eingangsanschluss des Operationsverstärkers OPa eingegeben wird, und ein Potential, das aus dem Ausgangsanschluss des Operationsverstärkers OPb ausgegeben wird, ist im Wesentlichen gleich einem Potential, das in den nicht-invertierten Eingangsanschluss des Operationsverstärkers OPb eingegeben wird. In diesem Fall wird das Ausgangssignal z_j ^(k) als zwei Analogwerte von der Schaltung ACTF[j] ausgegeben. Es sei angemerkt, dass der Ausgangsanschluss des Operationsverstärkers OPa und der Ausgangsanschluss des Operationsverstärkers OPb mit den jeweiligen Eingangsanschlüssen des Comparators CMP verbunden sein können. Eine Ausgabe des Comparators CMP kann dann als Ausgangssignal z_j ^(k) verwendet werden.
In einer Konfiguration, die sich von den Konfigurationen der Schaltung ACTF[j] in 4A bis 4D unterscheidet, kann beispielsweise eine Integrierschaltung oder eine Strom-Spannungswandlerschaltung verwendet werden. Des Weiteren kann eine Integrierschaltung oder eine Strom-Spannungswandlerschaltung unter Verwendung eines Operationsverstärkers ausgebildet werden. Beispielsweise kann die in 4E dargestellte Schaltung ACTF[j] für die Schaltung AFP der Rechenschaltung 110 in 2 verwendet werden. Die Schaltung ACTF[j] in 4E umfasst den Operationsverstärker OPa, den Operationsverstärker OPb, ein Lastelement LEa und ein Lastelement LEb.
Die Leitung OL[j] ist elektrisch mit einem ersten Eingangsanschluss (z. B. dem invertierten Eingangsanschluss) des Operationsverstärkers OPa und einem ersten Anschluss des Lastelements LEa verbunden, und die Leitung OLB[j] ist elektrisch mit einem ersten Eingangsanschluss (z. B. dem invertierten Eingangsanschluss) des Operationsverstärkers OPb und einem ersten Anschluss des Lastelements LEb verbunden. Ein zweiter Eingangsanschluss (z. B. der nicht-invertierte Eingangsanschluss) des Operationsverstärkers OPa ist elektrisch mit der Leitung Vref1 L verbunden, und ein zweiter Eingangsanschluss (z. B. der nicht-invertierte Eingangsanschluss) des Operationsverstärkers OPb ist elektrisch mit der Leitung Vref2L verbunden. Ein zweiter Anschluss des Lastelements LEa ist elektrisch mit dem Ausgangsanschluss des Operationsverstärkers OPa verbunden, und der zweite Anschluss des Lastelements LEa ist elektrisch mit dem Ausgangsanschluss des Operationsverstärkers OPb verbunden.
Es sei angemerkt, dass die Leitung Vref1L und die Leitung Vref2L hier als Leitungen dienen, die die gleiche Spannung oder unterschiedliche Spannungen zuführen. Daher können die Leitung Vref1 L und die Leitung Vref2L in eine Leitung zusammengeführt werden.
In der Schaltung ACTF[j] in 4E kann beispielsweise Widerstandselemente oder ein Kondensatoren als Lastelement LEa und Lastelement LEb verwendet werden. Wenn insbesondere Kondensatoren als Lastelement LEa und Lastelement LEb verwendet werden, dienen der Operationsverstärker OPa und das Lastelement LEa sowie der Operationsverstärker OPb und das Lastelement LEb jeweils als Integrierschaltung. Mit anderen Worten: Elektrische Ladungen werden gemäß der Strommenge, die durch die Leitung OL[j] und die Leitung OLB[j] fließt, in den jeweiligen Kondensatoren (Lastelementen LEa und LEb) akkumuliert. Die durch die Leitung OL[j] und die Leitung OLB[j] fließenden Ströme werden also jeweils als Signal z_j ^(k) ausgegeben, wobei die integrierte Strommenge durch die Integrierschaltung in eine Spannung umgewandelt wird. Es sei angemerkt, dass der Ausgangsanschluss des Operationsverstärkers OPa und der Ausgangsanschluss des Operationsverstärkers OPb mit den jeweiligen Eingangsanschlüssen des Comparators CMP verbunden sein können. Eine Ausgabe des Comparators CMP kann dann als Ausgangssignal z_j ^(k) verwendet werden. Es sei angemerkt, dass eine Schaltung zum Initialisieren der elektrischen Ladungen, die in Kondensatoren des Lastelements LEa und des Lastelements LEb akkumuliert werden, bereitgestellt sein kann. Beispielsweise kann ein Schalter parallel zu dem Lastelement LEa (dem Kondensator) bereitgestellt sein. Also kann ein zweiter Anschluss des Schalters mit dem Ausgangsanschluss des Operationsverstärkers OPa verbunden sein, und ein erster Anschluss des Schalters kann mit der Leitung OL[j] und dem ersten Eingangsanschluss (z. B. dem invertierten Eingangsanschluss) des Operationsverstärkers OPa verbunden sein.
Wenn in der Schaltung ACTF[j] in 4E die Ströme, die durch die Leitung OL[j] und die Leitung OLB[j] fließen, in eine Spannung umgewandelt und ausgegeben werden soll, können, abgesehen von den Kondensatoren, Widerstandselemente als Lastelement LEa und Lastelement LEb verwendet werden.
In einer Konfiguration, die sich von den Konfigurationen der Schaltung ACTF[j] in 4A bis 4E unterscheidet, kann beispielsweise die in 4F dargestellte Schaltung ACTF[j] für die Schaltung AFP der Rechenschaltung 110 in 2 verwendet werden. Die Schaltung ACTF[j] in 4F umfasst das Widerstandselement RE, das Widerstandselement REB, eine Analog-Digital-Wandlerschaltung ADCa und eine Analog-Digital-Wandlerschaltung ADCb.
Die Leitung OL[j] ist elektrisch mit einem Eingangsanschluss der Analog-Digital-Wandlerschaltung ADCa und dem ersten Anschluss des Widerstandselements RE verbunden, und die Leitung OLB[j] ist elektrisch mit einem Eingangsanschluss der Analog-Digital-Wandlerschaltung ADCb und dem ersten Anschluss des Widerstandselements REB verbunden. Der zweite Anschluss des Widerstandselements RE ist elektrisch mit der Leitung VAL verbunden, und der zweite Anschluss des Widerstandselements REB ist elektrisch mit der Leitung VAL verbunden.
In der Schaltung ACTF[j] in 4F werden die Potentiale der jeweiligen ersten Anschlüsse des Widerstandselements RE und des Widerstandselements REB gemäß den Strömen bestimmt, die durch die Leitung OL[j] und die Leitung OLB[j] fließen. Die Schaltung ACTF[j] weist femer eine Funktion zum Umwandeln dieser Potentiale, die Analogwerte aufweisen, mithilfe der Analog-Digital-Wandlerschaltungen ADCa und ADCb in binäre, trinäre oder mehrwertige (z. B. 256-wertige) Digitalwerte und zum Ausgeben dieser Werte als Signal z_j ^(k) auf.
Es sei angemerkt, dass das Widerstandselement RE und das Widerstandselement REB, welche in 4A bis 4F dargestellt sind, wie in 3B und 3C durch den Kondensator CE bzw. den Kondensator CEB oder durch das Diodenelement DE bzw. das Diodenelement DEB ersetzt werden können. Wenn das Widerstandselement RE und das Widerstandselement REB, welche 4A bis 4F dargestellt sind, insbesondere durch den Kondensator CE bzw. den Kondensator CEB ersetzt werden, können Potentiale, die von der Leitung OL[j] und der Leitung OLB[j] eingegeben werden, gehalten werden, indem wie in 3E femer der Schalter S01a und der Schalter S01b bereitgestellt sind.
Es sei angemerkt, dass in der Rechenschaltung 110 in 2 die Anzahl von Leitungen, die elektrisch mit der Schaltung MP[i,j] verbunden sind, gemäß der Schaltungskonfiguration der Schaltung MP[i,j] verändert werden kann. In der Rechenschaltung 110 in 2 kann/können beispielsweise eine oder mehrere Leitung/en als Leitung WLS[i] elektrisch mit der Schaltung MP[i,j] verbunden sein. Des Weiteren kann/können beispielsweise eine oder mehrere Leitung/en als Leitung XLS[i] elektrisch mit der Schaltung MP[i,j] verbunden sein.
«Schaltung MP»
Als Nächstes wird ein Konfigurationsbeispiel der Schaltung MP[i,j] beschrieben, die in der Rechenschaltung 110 enthalten ist.
5A stellt ein Konfigurationsbeispiel der Schaltung MP[i,j] dar, die für die Rechenschaltung 110 verwendet werden kann, wobei die Schaltung MP[i,j] beispielsweise eine Schaltung MC und eine Schaltung MCr umfasst. Bei der Schaltung MC und der Schaltung MCr handelt es sich jeweils um eine Schaltung, die in der Schaltung MP ein Produkt eines Gewichtskoeffizienten und eines Eingangssignals (ein errechneten Wertes) eines Neurons berechnet. Die Schaltung MC kann eine Konfiguration, die derjenigen der Schaltung MCr ähnlich ist, oder eine Konfiguration, die sich von derjenigen der Schaltung MCr unterscheidet, aufweisen. Daher ist das Bezugszeichen der Schaltung MCr durch „r“ gekennzeichnet, um sie von der Schaltung MC zu unterscheiden. Ein Bezugszeichen eines in der Schaltung MCr enthaltenen Schaltungselements, das später beschrieben wird, ist ebenfalls durch „r“ gekennzeichnet.
Die Schaltung MC umfasst beispielsweise einen Halteabschnitt HC, und die Schaltung MCr umfasst einen Halteabschnitt HCr. Der Halteabschnitt HC und der Halteabschnitt HCr weisen jeweils eine Funktion zum Halten von Informationen (z. B. eines Potentials, eines Widerstandswertes oder eines Stromwertes) auf. Es sei angemerkt, dass die ersten Daten w_i ^(k-1) _j ^(k), die für die Schaltung MP[i,j] eingestellt werden, gemäß den Informationen (z. B. einem Potential, einem Widerstandswert oder einem Stromwert) bestimmt, die in dem Halteabschnitt HC bzw. dem Halteabschnitt HCr gehalten werden. Der Halteabschnitt HC und der Halteabschnitt HCr sind daher elektrisch mit der Leitung IL[j] bzw. der Leitung ILB[j] verbunden, welche den den ersten Daten w_i ^(k-1) _j ^(k) entsprechenden Informationen (z. B. Potentiale, Widerstandswerte oder Stromwerte) zuführen.
Eine Leitung WL[i], die in 5A dargestellt ist, entspricht der Leitung WLS[i] in 2. Die Leitung WL[i] ist elektrisch mit dem Halteabschnitt HC und dem Halteabschnitt HCr verbunden. Wenn die den ersten Daten w_i ^(k-1) _j ^(k) entsprechenden Informationen (z. B. Potentiale, Widerstandswerte oder Stromwerte) in den Halteabschnitt HC und den Halteabschnitt HCr, welche in der Schaltung MP[i,j] enthalten sind, geschrieben werden, wird der Leitung WL[i] ein vorbestimmtes Potential zugeführt; somit werden die Leitung IL[j] und der Halteabschnitt HC in einen leitenden Zustand versetzt und werden die Leitung ILB[j] und der Halteabschnitt HCr in einen leitenden Zustand versetzt. Der Leitung IL[j] und der Leitung ILB[j] werden dann Potentiale oder dergleichen, die den ersten Daten w_i ^(k-1) _j ^(k) entsprechen, zugeführt, wodurch diese Potentiale oder dergleichen in den Halteabschnitt HC und den Halteabschnitt HCr eingegeben werden können. Danach wird der Leitung WL[i] ein vorbestimmtes Potential zugeführt, um die Leitung IL[j] und den Halteabschnitt HC in einen nicht-leitenden Zustand zu versetzen und die Leitung ILB[j] und den Halteabschnitt HCr in einen nicht-leitenden Zustand zu versetzen. Die Potentiale oder dergleichen, die den ersten Daten w_i ^(k-1) _j ^(k) entsprechen, werden dann in dem Halteabschnitt HC und dem Halteabschnitt HCr gehalten.
Beispielsweise wird der Fall in Betracht gezogen, in dem die ersten Daten w_i ^(k-1) _j ^(k) einen der drei Werte „-1“, „0“ und „1“ darstellen. Wenn die ersten Daten w_i ^(k-1) _j ^(k) „1“ darstellen, werden beispielsweise ein hohes Potential und ein niedriges Potential in dem Halteabschnitt HC bzw. dem Halteabschnitt HCr gehalten. Wenn die ersten Daten w_i ^(k-1) _j ^(k) „-1“ darstellen, werden beispielsweise ein niedriges Potential und ein hohes Potential in dem Halteabschnitt HC bzw. dem Halteabschnitt HCr gehalten. Wenn die ersten Daten w_i ^(k-1) _j ^(k) „0“ darstellen, wird beispielsweise ein niedriges Potential sowohl in dem Halteabschnitt HC als auch in dem Halteabschnitt HCr gehalten. Es sei angemerkt, dass als weiteres Beispiel der Fall in Betracht gezogen wird, in dem die ersten Daten w_i ^(k-1) _j ^(k) einen Analogwert, insbesondere einen „negativen Analogwert“, „0“ oder einen „positiven Analogwert“, darstellen. Wenn die ersten Daten w_i ^(k-1) _j ^(k) „einen positiven Analogwert“ darstellen, werden beispielsweise ein hohes analoges Potential und ein niedriges Potential in dem Halteabschnitt HC bzw. dem Halteabschnitt HCr gehalten. Wenn die ersten Daten w_i ^(k-1) _j ^(k) einen „negativen Analogwert“ darstellen, werden beispielsweise ein niedriges Potential und ein hohes analoges Potential in dem Halteabschnitt HC bzw. dem Halteabschnitt HCr gehalten. Wenn die ersten Daten w_i ^(k-1) _j ^(k) „0“ darstellen, wird beispielsweise ein niedriges Potential sowohl in dem Halteabschnitt HC als auch in dem Halteabschnitt HCr gehalten. Es sei angemerkt, dass es sich bei dem Analogwert um einen Mehrbit- (mehrwertigen) Digitalwert handeln kann. Mit anderen Worten: Wenn die ersten Daten w_i ^(k-1) _j ^(k) beispielsweise „1“, „2“ und „3“ darstellen, werden beispielsweise hohe Potentiale, die „1”, „2“ und „3“ entsprechen, in dem Halteabschnitt HC gehalten und wird ein niedriges Potential in dem Halteabschnitt HCr gehalten. Wenn die ersten Daten w_i ^(k-1) _j ^(k) „-1“, „-2“ und „-3“ darstellen, wird beispielsweise ein niedriges Potential in dem Halteabschnitt HC gehalten und werden hohe Potentiale, die „1“, „2“ und „3“, d. h. den Absolutwerten von „-1“, „-2“ und „-3“, entsprechen, in dem Halteabschnitt HCr gehalaten. Wenn die ersten Daten w_i ^(k-1) _j ^(k) „0“ darstellen, wird beispielsweise ein niedriges Potential sowohl in dem Halteabschnitt HC als auch in dem Halteabschnitt HCr gehalten.
Femer weist die Schaltung MC beispielsweise eine Funktion zum Ausgeben eines Stroms, einer Spannung oder dergleichen, der/die den in dem Halteabschnitt HC gehaltenen Informationen (z. B. einem Potential, einem Widerstandswert oder einem Stromwert) entspricht, an eine der Leitungen OL[j] und OLB[j] auf, und die Schaltung MCr weist eine Funktion zum Ausgeben eines Stroms, einer Spannung oder dergleichen, der/die den in dem Halteabschnitt HCr gehaltenen Informationen (z. B. einem Potential, einem Widerstandswert oder einem Stromwert) entspricht, an die andere der Leitungen OL[j] und OLB[j] auf. Wenn beispielsweise ein hohes Potential in dem Halteabschnitt HC gehalten wird, gibt die Schaltung MC einen Strom aus, der einen ersten Stromwert aufweist; wenn ein niedriges Potential in dem Halteabschnitt HC gehalten wird, gibt die Schaltung MC einen Strom aus, der einen zweiten Stromwert aufweist. In ähnlicher Weise gibt dann, wenn ein hohes Potential in dem Halteabschnitt HCr gehalten wird, die Schaltung MCr einen Strom aus, der den ersten Stromwert aufweist; wenn ein niedriges Potential in dem Halteabschnitt HCr gehalten wird, gibt die Schaltung MCr einen Strom aus, der den zweiten Stromwert aufweist. Es sei angemerkt, dass die Größen des erstem Stromwertes und des zweiten Stromwertes durch die Konfigurationen der Schaltung MC, der Schaltung MCr, des Halteabschnitts HC, des Halteabschnitts HCr und dergleichen sowie den Wert der ersten Daten w_i ^(k-1) _j ^(k) bestimmt werden. Beispielsweise kann der erste Stromwert größer oder kleiner sein als der zweite Stromwert. Zudem kann es sich entweder bei dem ersten Stromwert oder bei dem zweiten Stromwert um Nullstrom handeln; der Stromwert kann also 0 betragen. Des Weiteren kann sich die Richtung, in die der den ersten Stromwert aufweisende Strom fließt, von derjenigen unterscheiden, in die der den zweiten Stromwert aufweisende Strom fließt. Wenn insbesondere die ersten Daten w_i ^(k-1)_j ^(k) beispielsweise einen der drei Werte „-1“, „0“ und „1“ darstellen, sind die Schaltung MC und die Schaltung MCr vorzugsweise derart konfiguriert, dass entweder der erste Stromwert oder der zweite Stromwert 0 beträgt. Es sei angemerkt, dass dann, wenn die ersten Daten w_i ^(k-1)_j ^(k) einen Analogwert, z. B. einen „negativen Analogwert“, „0“ oder einen „positiven Analogwert“, dargstellen, auch der erste Stromwert oder der zweite Stromwert beispielsweise einen Analogwert sein kann.
Es sei angemerkt, dass es sich in dieser Beschreibung und dergleichen bei den Strömen, den Spannungen oder dergleichen, die den in dem Halteabschnitt HC und dem Halteabschnitt HCr gehaltenen Informationen (z. B. Potentialen, Widerstandswerten oder Stromwerten) entsprechen, um positive Ströme, positive Spannungen oder dergleichen oder um negative Ströme, negative Spannungen oder dergleichen handeln kann; alternativ können eine positive Kompontente und eine negative Komponente gemischt sein. Mit anderen Worten: Beispielsweise kann der vorstehende Ausdruck „die Schaltung MC weist eine Funktion zum Ausgeben eines Stroms, einer Spannung oder dergleichen, der/die den in dem Halteabschnitt HC gehaltenen Informationen (z. B. einem Potential, einem Widerstandswert oder einem Stromwert) entspricht, an eine der Leitungen OL[j] und OLB[j] auf, und die Schaltung MCr weist eine Funktion zum Ausgeben eines Stroms, einer Spannung oder dergleichen, der/die den in dem Halteabschnitt HCr gehaltenen Informationen (z. B. einem Potential, einem Widerstandswert oder einem Stromwert) entspricht, an die andere der Leitungen OL[j] und OLB[j] auf“ in den Ausdruck „die Schaltung MC weist eine Funktion zum Ableiten eines Stroms, einer Spannung oder dergleichen, der/die den in dem Halteabschnitt HC gehaltenen Informationen (z. B. einem Potential, einem Widerstandswert oder einem Stromwert) entspricht, von einer der Leitungen OL[j] und OLB[j] auf, und die Schaltung MCr weist eine Funktion zum Ableiten eines Stroms, der dem in dem Halteabschnitt HCr gehaltenen Potential entspricht, von der anderen der Leitungen OL[j] und OLB[j] auf“ umformuliert werden.
Eine Leitung X1 L[i] und eine Leitung X2L[i], welche in 5A dargestellt sind, entsprechen der Leitung XLS[i] in 2. Es sei angemerkt, dass die zweiten Daten z_i ^(k-1), die in die Schaltung MP[i,j] eingegeben werden, beispielsweise durch die Potentiale, die Ströme oder dergleichen der Leitung X1 L[i] und der Leitung X2L[i] bestimmt werden. Daher werden beispielsweise Potentiale, die den zweiten Daten z_i ^(k-1) entsprechen, über die Leitung X1 L[i] und die Leitung X2L[i] in die Schaltung MC bzw. die Schaltung MCr eingegeben.
Die Schaltung MC ist elektrisch mit der Leitung OL[j] und der Leitung OLB[j] verbunden, und die Schaltung MCr ist elektrisch mit der Leitung OL[j] und der Leitung OLB[j] verbunden. Die Schaltung MC und die Schaltung MCr geben jeweils beispielsweise Ströme, Potentiale oder dergleichen, die einem Produkt der ersten Daten w_i ^(k-1) _j ^(k) und der zweiten Daten z_i ^(k-1) entsprechen, entsprechend den in die Leitung X1 L[i] und die Leitung X2L[i] eingegebenen Potentialen an die Leitung OL/j] und die Leitung OLB[j] aus. Als konkretes Beispiel wird es durch die Potentiale der Leitung X1 L[i] und der Leitung X2L[i] bestimmt, wohin die Ströme von den Schaltungen MC und MCr ausgegeben werden. Die Schaltung MC und die Schaltung MCr weisen jeweils beispielsweise eine Schaltungskonfiguration auf, in der der von der Schaltung MC ausgegebene Strom in eine der Leitungen OL[j] und OLB[j] fließt und der von der Schaltung MCr ausgegebene Strom in die andere der Leitungen OL[j] und OLB[j] fließt. Die von der Schaltung MC und der Schaltung MCr ausgegebenen Ströme fließen also nicht in die gleiche Leitung, sondern in unterschiedliche Leitungen. Es sei angemerkt, dass es beispielsweise einen Fall gibt, in dem kein Strom von der Schaltung MC und der Schaltung MCr in die Leitung OL[j] oder die Leitung OLB[j] fließt.
Beispielsweise wird der Fall in Betracht gezogen, in dem die zweiten Daten z_i ^(k-1) einen der drei Werte „-1“, „0“ und „1“ darstellen. Wenn beispielsweise die zweiten Daten z_i ^(k-1) „1“ darstellen, werden in der Schaltung MP die Schaltung MC und die Leitung OL[j] in einen leitenden Zustand versetzt und werden die Schaltung MCr und die Leitung OLB[j] in einen leitenden Zustand versetzt. Wenn beispielsweise die zweiten Daten z_i ^(k-1) „-1“ darstellen, werden in der Schaltung MP die Schaltung MC und die Leitung OLB[j] in einen leitenden Zustand versetzt und werden die Schaltung MCr und die Leitung OL[j] in einen leitenden Zustand versetzt. Wenn beispielsweise die zweiten Daten z_i ^(k-1) „0“ darstellen, werden in der Schaltung MP die Schaltung MC und die Leitung OL[j] sowie die Schaltung MC und die Leitung OLB[j] jeweils in einen nicht-leitenden Zustand versetzt und werden die Schaltung MCr und die Leitung OL[j] sowie die Schaltung MCr und die Leitung OLB[j] jeweils in einen nicht-leitenden Zustand versetzt, um die von den Schaltungen MC und MCr ausgegebenen Ströme weder in die Leitung OL[j] noch in die Leitung OLB[j] fließen zu lassen.
Num wird ein Beispiel für den Fall gezeigt, in dem die vorstehenden Vorgänge zusammengefasst sind. Wenn die ersten Daten w_i ^(k-1) _j ^(k) „1“ darstellen, wird ein Strom von der Schaltung MC ausgegeben; wenn die ersten Daten w_i ^(k-1) _j ^(k) „-1“ darstellen, wird ein Strom von der Schaltung MCr ausgegeben. Wenn die zweiten Daten z_i ^(k-1) „1“ darstellen, werden dann die Schaltung MC und die Leitung OL[j] sowie die Schaltung MCr und die Leitung OLB[j] jeweils in einen leitenden Zustand versetzt. Wenn die zweiten Daten z_i ^(k-1) „-1“ darstellen, werden die Schaltung MC und die Leitung OLB[j] sowie die Schaltung MCr und die Leitung OL[j] jeweils in einen leitenden Zustand versetzt. Demzufolge wird dann, wenn das Produkt der ersten Daten w_i ^(k-1) _j ^(k) und der zweiten Daten z_i ^(k-1) einen positiven Wert aufweist, ein Strom an die Leitung OL[j] ausgegeben. Wenn das Produkt der ersten Daten w_i ^(k-1) _j ^(k) und der zweiten Daten z_i ^(k-1) einen negativen Wert aufweist, wird ein Strom an die Leitung OLB[j] ausgegeben. Wenn das Produkt der ersten Daten w_i ^(k-1) _j ^(k) und der zweiten Daten z_i ^(k-1) Null beträgt, wird kein Strom an diese Leitungen ausgegeben.
Als konkretes Bespiel für das vorstehend beschriebene Beispiel fließt dann, wenn die ersten Daten w_i ^(k-1) _j ^(k) „1“ darstellen und die zweiten Daten z_i ^(k-1) „1“ darstellen, beispielsweise ein Strom I1 [i,j], der den ersten Stromwert aufweist, von der Schaltung MC in die Leitung OL[j] und fließt ein Strom I2[i,j], der den zweiten Stromwert aufweist, von der Schaltung MCr in die Leitung OLB[j]. Zu diesem Zeitpunkt ist die Größe des zweiten Stromwertes beispielsweise Null. Streng genommen, fließt also kein Strom von der Schaltung MCr in die Leitung OLB[j]. Wenn die ersten Daten w_i ^(k-1) _j ^(k) „-1“ darstellen und die zweiten Daten z_i ^(k-1) „1“ darstellen, fließt beispielsweise der Strom I1[i,j], der den zweiten Stromwert aufweist, von der Schaltung MC in die Leitung OL[j] und fließt der Strom I2[i,j], der den ersten Stromwert aufweist, von der Schaltung MCr in die Leitung OLB[j]. Zu diesem Zeitpunkt ist die Größe des zweiten Stromwertes beispielsweise Null. Streng genommen, fließt also kein Strom von der Schaltung MC in die Leitung OL[j]. Wenn die ersten Daten w_i ^(k-1)_j ^(k) „0“ darstellen und die zweiten Daten z_i ^(k-1) „1“ darstellen, fließt der Strom I1[i,j], der den zweiten Stromwert aufweist, von der Schaltung MC in die Leitung OL[j] und fließt der Strom I2[i,j], der den zweiten Stromwert aufweist, von der Schaltung MCr in die Leitung OLB[j]. Zu diesem Zeitpunkt ist die Größe des zweiten Stromwertes beispielsweise Null. Streng genommen, fließt also kein Strom von der Schaltung MC in die Leitung OL[j] und fließt kein Strom von der Schaltung MCr in die Leitung OLB[j].
Wenn die ersten Daten w_i ^(k-1) _j ^(k) „1“ darstellen und die zweiten Daten z_i ^(k-1) „-1“ darstellen, fließt der Strom I1[i,j], der den ersten Stromwert aufweist, von der Schaltung MC in die Leitung OLB[j] und fließt der Strom I2[i,j], der den zweiten Stromwert aufweist, von der Schaltung MCr in die Leitung OL[j]. Zu diesem Zeitpunkt ist die Größe des zweiten Stromwertes beispielsweise Null. Streng genommen, fließt also kein Strom von der Schaltung MCr in die Leitung OL[j]. Wenn die ersten Daten w_i ^(k-1)j^(k) „-1“ darstellen und die zweiten Daten z_i ^(k-1) „-1“ darstellen, fließt der Strom I1[i,j], der den zweiten Stromwert aufweist, von der Schaltung MC in die Leitung OLB[j] und fließt der Strom I2[i,j], der den ersten Stromwert aufweist, von der Schaltung MCr in die Leitung OL[j]. Zu diesem Zeitpunkt ist die Größe des zweiten Stromwertes beispielsweise Null. Streng genommen, fließt also kein Strom von der Schaltung MC in die Leitung OLB[j]. Wenn die ersten Daten w_i ^(k-1) _j ^(k) „0“ darstellen und die zweiten Daten z_i ^(k-1) „-1“ darstellen, fließt der Strom I1[i,j], der den zweiten Stromwert aufweist, von der Schaltung MC in die Leitung OLB[j] und fließt der Strom I2[i,j], der den zweiten Stromwert aufweist, von der Schaltung MCr in die Leitung OL[j]. Zu diesem Zeitpunkt ist die Größe des zweiten Stromwertes beispielsweise Null. Streng genommen, fließt also kein Strom von der Schaltung MC in die Leitung OLB[j] und fließt kein Strom von der Schaltung MCr in die Leitung OL[j].
Wenn die zweiten Daten z_i ^(k-1) „0“ darstellen, werden beispielsweise die Schaltung MC und die Leitung OL[j] sowie die Schaltung MC und die Leitung OLB[j] jeweils in einen nicht-leitenden Zustand versetzt. In ähnlicher Weise werden die Schaltung MCr und die Leitung OL[j] sowie die Schaltung MCr und die Leitung OLB[j] jeweils in einen nicht-leitenden Zustand versetzt. Daher wird, unabhängig von dem Wert der ersten Daten w_i ^(k-1) _j ^(k), kein Strom von der Schaltung MC und der Schaltung MCr an die Leitung OL[j] und die Leitung OLB[j] ausgegeben.
Auf diese Weise fließt dann, wenn beispielsweise das Produkt der ersten Daten w_i ^(k-1) _j ^(k) und der zweiten Daten z_i ^(k-1) einen positiven Wert aufweist, ein Strom entweder von der Schaltung MC oder von der Schaltung MCr in die Leitung OL[j]. Zu diesem Zeitpunkt fließt ein Strom von der Schaltung MC in die Leitung OL[j], wenn die ersten Daten w_i ^(k-1) _j ^(k) einen positiven Wert darstellen, und fließt ein Strom von der Schaltung MCr in die Leitung OL[j], wenn die ersten Daten w_i ^(k-1) _j ^(k) einen negativen Wert darstellen. Wenn andererseits das Produkt der ersten Daten w_i ^(k-1) _j ^(k) und der zweiten Daten z_i ^(k-1) einen negativen Wert aufweist, fließt ein Strom entweder von der Schaltung MC oder von der Schaltung MCr in die Leitung OLB[j]. Zu diesem Zeitpunkt fließt ein Strom von der Schaltung MC in die Leitung OLB[j], wenn die ersten Daten w_i ^(k-1) _j ^(k) einen positiven Wert darstellen, und fließt ein Strom von der Schaltung MCr in die Leitung OLB[j], wenn die ersten Daten w_i ^(k-1) _j ^(k) einen negativen Wert darstellen. Daher fließt die Summe der Ströme, die von der mit der Leitung OL[j] verbundenen Vielzahl von Schaltungen MC oder MCr ausgegeben werden, in die Leitung OL[j]. Mit anderen Worten: Ein Strom, der der Summe der positiven Werte entspricht, fließt durch die Leitung OL[j]. Andererseits fließt die Summe der Ströme, die von der mit der Leitung OLB[j] verbundenen Vielzahl von Schaltungen MC oder MCr ausgegben werden, in die Leitung OLB[j]. Mit anderen Worten: Ein Strom, der der Summe der negativen Werte entspricht, fließt durch die Leitung OLB[j]. Durch die vorstehenden Vorgänge kann eine Multiply-Accumulate-Operation unter Nutzung des Gesamtstromwertes, der in die Leitung OL[j] fließt, d. h. der Summe der positiven Werte, und des Gesamtstromwertes, der in die Leitung OLB[j] fließt, d. h. der Summe der negativen Werte, erfolgen. Wenn beispielsweise der Gesamtstromwert, der in die Leitung OL[j] fließt, größer ist als der Gesamtstromwert, der in die Leitung OLB[j] fließt, kann bestimmt werden, dass das Ergebnis der Multiply-Accumulate-Operation einen positiven Wert aufweist. Wenn der Gesamtstromwert, der in die Leitung OL[j] fließt, kleiner ist als der Gesamtstromwert, der in die Leitung OLB[j] fließt, kann bestimmt werden, dass das Ergebnis der Multiply-Accumulate-Operation einen negativen Wert aufweist. Wenn der Gesamtstromwert, der in die Leitung OL[j] fließt, im Wesentlichen gleich dem Gesamtstromwert ist, der in die Leitung OLB[j] fließt, kann bestimmt werden, dass das Ergebnis der Multiply-Accumulate-Operation Null beträgt.
Es sei angemerkt, dass dann, wenn die zweiten Daten z_i ^(k-1) zwei Werte von „-1“, „0“ und „1“, z. B. zwei Werte „-1“ und „1“ oder zwei Werte „0“ und „1“, darstellen, ähnliche Vorgänge durchgeführt werden können. In ähnlicher Weise können dann, wenn die ersten Daten w_i ^(k-1) _j ^(k) zwei Werte von „-1“, „0“ und „1“, z. B. zwei Werte „-1“ und „1“ oder zwei Werte „0“ und „1“ darstellen, ähnliche Vorgänge durchgeführt werden.
Es sei angemerkt, dass die ersten Daten w_i ^(k-1) _j ^(k) einen Analogwert oder einen Mehrbit-(mehrwertigen) Digitalwert darstellen können. Als konkretes Beispiel können sie einen „negativen Analogwert“ statt von „-1“ und einen „positiven Analogwert“ statt von „1“ darstellen. In diesem Fall wird auch die Höhe des Stroms, der von der Schaltung MC oder der Schaltung MCr fließt, beispielsweise durch einen Analogwert dargestellt, der dem Absolutwert des Wertes der ersten Daten w_i ^(k-1) _j ^(k) entspricht.
Als Nächstes wird ein Modifikationsbeispiel der Schaltung MP[i,j] in 5A beschrieben. Es sei angemerkt, dass im Modifikationsbeispiel der Schaltung MP[i,j] hauptsächlich Punkte, die sich von denjenigen der Schaltung MP[i,j] in 5A unterscheiden, beschrieben werden und dass die Beschreibung der Punkte, die der Schaltung MP[i,j] in 5A gemeinsam sind, weggelassen werden kann.
Die in 5B dargestellte Schaltung MP[i,j] ist ein Modifikationsbeispiel der Schaltung MP[i,j] in 5A. Die Schaltung MP[i,j] in 5B umfasst wie die Schaltung MP[i,j] in 5A die Schaltung MC und die Schaltung MCr. Jedoch unterscheidet sich die Schaltung MP[i,j] in 5B von der Schaltung MP[i,j] in 5A dahingehend, dass die Schaltung MCr keinen Halteabschnitt HCr umfasst.
Da die Schaltung MCr keinen Halteabschnitt HCr umfasst, muss eine Rechenschaltung, bei der die Schaltung MP[i,j] in 5B verwendet wird, nicht notwendigerweise die Leitung ILB[j] zum Zuführen eines in dem Halteabschnitt HCr zu haltenden Potentials aufweisen. Zudem muss die Schaltung MCr nicht notwendigerweise elektrisch mit der Leitung WL[i] verbunden sein.
In der Schaltung MP[i,j] in 5B ist der Halteabschnitt HC, der in der Schaltung MC enthalten ist, elektrisch mit der Schaltung MCr verbunden. Mit anderen Worten: Die Schaltung MP[i,j] in 5B weist eine Konfiguration auf, in der die Schaltung MCr und die Schaltung MC den gemeinsamen Halteabschnitt HC umfassen. Der Schaltung MCr kann beispielsweise ein invertiertes Signal des in dem Halteabschnitt HC gehaltenen Signals von dem Halteabschnitt HC zugeführt werden. Somit können unterschiedliche Vorgänge in der Schaltung MC und der Schaltung MCr durchgeführt werfden. Ferner können die Schaltung MC und die Schaltung MCr unterschiedliche Innenschaltungskonfigurationen aufweisen, so dass für das gleiche Signal, das in dem Halteabschnitt HC gehalten wird, Ströme, die von der Schaltung MC und der Schaltung MCr ausgegeben werden, unterschiedliche Höhen aufweisen können. Indem dabei ein Potential, das den ersten Daten w_i ^(k-1) _j ^(k) entspricht, in dem Halteabschnitt HC gehalten wird und ein Potential, das den zweiten Daten z_i ^(k-1) entspricht, der Leitung X1 L[i] und der Leitung X2L[i] zugeführt wird, kann die Schaltung MP[i,j] einen Strom, das dem Produkt der ersten Daten w_i ^(k-1) _j ^(k) und der zweiten Daten z_i ^(k-1) entspricht, an die Leitung OL[j] und die Leitung OLB[j] ausgeben.
Es sei angemerkt, dass die Schaltungskonfiguration der Rechenschaltung 110, bei der die Schaltung MP in 5B verwendet wird, in diejenige einer Rechenschaltung 120, die in 6 dargestellt ist, verändert werden kann. Die Rechenschaltung 120 weist eine Konfiguration auf, in der die Leitungen ILB[1] bis ILB[m] von der Rechenschaltung 110 in 2 entfernt sind.
Die in 5C dargestellte Schaltung MP[i,j] ist ein Modifikationsbeispiel der Schaltung MP[i,j] in 5A, insbesondere ein Konfigurationsbeispiel der Schaltung MP[i,j], die für die Rechenschaltung 120 in 6 verwendet werden kann. Die Schaltung MP[i,j] in 5C umfasst wie die Schaltung MP[i,j] in 5A die Schaltung MC und die Schaltung MCr. Jedoch unterscheidet sich die Konfiguration der Leitungen, die elektrisch mit der Schaltung MP[i,j] in 5C verbunden sind, von derjenigen der Leitungen, die elektrisch mit der Schaltung MP[i,j] in 5A verbunden sind.
Eine Leitung W1L[i] und eine Leitung W2L[i], welche in 5C dargestellt sind, entsprechen der Leitung WLS[i] in 6. Die Leitung W1 L[i] ist elektrisch mit dem Halteabschnitt HC verbunden, und die Leitung W2L[i] ist elektrisch mit dem Halteabschnitt HCr verbunden.
Die Leitung IL[j] ist elektrisch mit dem Halteabschnitt HC und dem Halteabschnitt HCr verbunden.
Wenn in der Schaltung MP[i,j] in 5C unterschiedliche Potentiale in dem Halteabschnitt HC und dem Halteabschnitt HCr gehalten werden, werden der Haltevorgang des Potentials in dem Halteabschnitt HC und derjenige in dem Halteabschnitt HCr vorzugsweise nicht gleichzeitig, sondern der Reihe nach durchgeführt. Beispielsweise wird der Fall in Betracht gezogen, in dem die ersten Daten w_i ^(k-1) _j ^(k) der Schaltung MP[i,j] dargestellt werden können, indem ein erstes Potential und ein zweites Potential in dem Halteabschnitt HC bzw. dem Halteabschnitt HCr gehalten werden. Zuerst werden die Leitung W1L[i] und die Leitung W2L[i] jeweils mit einem vorbestimmten Potential versorgt, um den Halteabschnitt HC und die Leitung IL[j] in einen leitenden Zustand zu versetzen und um den Halteabschnitt HCr und die Leitung IL[j] in einen nicht-leitenden Zustand zu versetzen. Als Nächstes wird der Leitung IL[j] das erste Potential zugeführt, wodurch der Halteabschnitt HC mit dem ersten Potential versorgt werden kann. Danach werden die Leitung W1L[i] und die Leitung W2L[i] jeweils mit einem vorbestimmten Potential versorgt, um den Halteabschnitt HC und die Leitung IL[j] in einen nicht-leitenden Zustand zu versetzen und um den Halteabschnitt HCr und die Leitung IL[j] in einen leitenden Zustand zu versetzen. Anschließend wird der Leitung IL[j] das zweite Potential zugeführt, wordurch der Halteabschnitt HCr mit dem zweiten Potential versorgt werden kann. Auf diese Weise kann die Schaltung MP[i,j] w_i ^(k-1) _j ^(k) als erste Daten einstellen.
Es sei angemerkt, dass dann, wenn im Wesentlichen gleiche Potentiale in dem Halteabschnitt HC und dem Halteabschnitt HCr gehalten werden (wenn die ersten Daten w_i ^(k-1) _j ^(k) der Schaltung MP[i,j] eingestellt werden, indem im Wesentlichen gleiche Potentiale in dem Halteabschnitt HC und dem Halteabschnitt HCr gehalten werden), die Leitung W1L[i] und die Leitung W2L[i] jeweils derart mit einem vorbestimmten Potential versorgt werden können, dass der Halteabschnitt HC und die Leitung IL[j] in einen leitenden Zustand versetzt werden und der Halteabschnitt HCr und die Leitung IL[j] in einen leitenden Zustand versetzt werden, und dieses Potential dann der Leitung IL[j] zugerführt werden kann.
Die Schaltung MP[i,j] in 5C kann wie die Schaltung MP[i,j] in 5A einen Strom, der dem Produkt der ersten Daten w_i ^(k-1) _j ^(k) und der zweiten Daten z_i ^(k-1) entspricht, an die Leitung OL[j] und die Leitung OLB[j] ausgeben, indem die Potentiale, die den ersten Daten w_i ^(k-1) _j ^(k) entsprechen, in dem Halteabschnitt HC und dem Halteabschnitt HCr gehalten werden und die Potentiale, die den zweiten Daten z_i ^(k-1) entsprechen, der Leitung X1L[i] und der Leitung X2L[i] zugeführt werden.
Die in 5D dargestellte Schaltung MP[i,j] ist ein Modifikationsbeispiel der Schaltung MP[i,j] in 5A. Die Schaltung MP[i,j] in 5D umfasst wie die Schaltung MP[i,j] in 5A die Schaltung MC und die Schaltung MCr. Jedoch unterscheidet sich die Konfiguration der Leitungen, die elektrisch mit der Schaltung MP[i,j] in 5D verbunden sind, von derjenigen der Leitungen, die elektrisch mit der Schaltung MP[i,j] in 5A verbunden sind.
Eine Leitung IOL[j] in 5D dient als Leitung, in die die Leitung IL[j] und die Leitung OL[j] in 5A zusammengeführt sind, und eine Leitung IOLB[j] in 5D dient als Leitung, in die die Leitung ILB[j] und die Leitung OLB[j] in 5A zusammengeführt sind. Daher ist die Leitung IOL[j] elektrisch mit dem Halteabschnitt HC, der Schaltung MC und der Schaltung MCr verbunden, und die Leitung IOLB[j] ist elektrisch mit dem Halteabschnitt HCr, der Schaltung MC und der Schaltung MCr verbunden.
Wenn die ersten Daten w_i ^(k-1) _j ^(k) in der Schaltung MP[i,j] in 5D gehalten werden, werden zuerst vorbestimmte Potentiale in die Leitung X1L[i] und die Leitung X2L[i] derart eingegeben, dass die Schaltung MC und die Leitung IOL[j] sowie die Schaltung MC und die Leitung IOLB[j] jeweils in einen nicht-leitenden Zustand versetzt werden und dass die Schaltung MCr und die Leitung IOL[j] sowie die Schaltung MCr und die Leitung IOLB[j] jeweils in einen nicht-leitenden Zustand versetzt werden. Danach wird ein vorbestimmtes Potential in die Leitung WL[i] eingegeben, um den Halteabschnitt HC und die Leitung IOL[j] in einen leitenden Zustand zu versetzen und um den Halteabschnitt HCr und die Leitung IOLB[j] in einen leitenden Zustand zu versetzen, und Potentiale, die den ersten Daten w_i ^(k-1) _j ^(k) entsprechen, werden der die Leitung IOL[j] und der Leitung IOLB[j] zugeführt, wodurch die jeweiligen Potentiale in den Halteabschnitt HC und den Halteabschnitt HCr eingegeben werden können. Dann wird ein vorbestimmtes Potential in die Leitung WL[i] derart eingegeben, dass der Halteabschnitt HC und die Leitung IOL[j] in einen nicht-leitenden Zustand versetzt werden und dass der Halteabschnitt HCr und die Leitung IOLB[j] in einen nicht-leitenden Zustand versetzt werden; somit können die Potentiale, die den ersten Daten w_i ^(k-1) _j ^(k) entsprechen, in dem Halteabschnitt HC und dem Halteabschnitt HCr gehalten werden.
Wie in der Schaltung MP[i,j] in 5A können Strome, die dem Produkt der ersten Daten w_i ^(k-1) _j ^(k) und der zweiten Daten z_i ^(k-1) entsprechen, an die Leitung OL[j] und die Leitung OLB[j] ausgegeben werden, indem die Potentiale, die den ersten Daten w_i ^(k-1) _j ^(k) entsprechen, in dem Halteabschnitt HC und dem Halteabschnitt HCr gehalten werden und die Potentiale, die den zweiten Daten z_i ^(k-1) entsprenchen, dann der Leitung X1L[i] und der Leitung X2L[i] zugeführt werden.
Es sei angemerkt, dass die Schaltungskonfiguration der Rechenschaltung 110, bei der die Schaltung MP in 5D verwendet wird, in diejenige einer Rechenschaltung 130, die in 7 dargestellt ist, verändert werden kann. Die Rechenschaltung 130 weist eine Konfiguration auf, in der in der Rechenschaltung 110 in 2 die Leitungen IL[1] bis IL[n] und die Leitungen OL[1] bis OL[n] in Leitungen IOL[1] bis IOL[n] zusammengeführt sind und die Leitungen ILB[1] bis ILB[n] und die Leitungen OLB[1] bis OLB[n] in Leitungen IOLB[1] bis IOLB[n] zusammengeführt sind. In der Rechenschaltung 130 sind die Leitungen IOL[1] bis IOL[n] und die Leitungen IOLB[1] bis IOLB[n] elektrisch mit der Schaltung ILD vurbunden. Mit anderen Worten: Die Leitung IOL[j] und die Leitung IOLB[j] weisen jeweils eine Funktion einer Signalleitung zum Senden der ersten Daten w_i ^(k-1) _j ^(k) an die Schaltung MP[i,j] und eine Funktion einer Stromleitung zum Zuführen eines Stroms zu der Schaltung ACTF[j] auf. In diesem Fall ist vorzuziehen, dass beim Senden der ersten Daten w_i ^(k-1) _j ^(k) an die Schaltung MP[i,j] die Schaltung ILD elektrisch leitend mit der Leitung IOL[j] und der Leitung IOLB[j] verbunden wird und die Schaltung ACTF[j] elektrisch von der Leitung IOL[j] und der Leitung IOLB[j] getrennt wird. Wenn der Schaltung ACTF[j] ein Strom zugeführt wird, wird die Schaltung ILD vorzugsweise elektrisch von der Leitung IOL[j] und der Leitung IOLB[j] getrennt und wird die Schaltung ACTF[j] vorzugsweise elektrisch leitend mit der Leitung IOL[j] und der Leitung IOLB[j] verbunden.
Die in 5E dargestellte Schaltung MP[i,j] ist ein Modifikationsbeispiel der Schaltung MP[i,j] in 5A, insbesondere ein Konfigurationsbeispiel der Schaltung MP[i,j], die für die Rechenschaltung 110 in 2 verwendet werden kann. Die Schaltung MP[i,j] in 5E umfasst wie die Schaltung MP[i,j] in 5A die Schaltung MC und die Schaltung MCr. Jedoch unterscheidet sich die Schaltung MP[i,j] in 5E von der Schaltung MP[i,j] in 5A dahingehend, dass die Schaltung MC nicht elektrisch mit der Leitung OLB[j] verbunden ist und dass die Schaltung MCr nicht elektrisch mit der Leitung OL[j] verbunden ist.
Die in 5E dargestellte Leitung WL[i] entspricht der Leitung WLS[i] in 2. Die Leitung WL[i] ist elektrisch mit dem Halteabschnitt HC und dem Halteabschnitt HCr verbunden.
Eine Leitung XL[i], die in 5E dargestellt ist, entspricht der Leitung XLS[i] in 2. Die Leitung XL[i] ist elektrisch mit der Schaltung MC und der Schaltung MCr verbunden.
In der Schaltung MP[i,j] in 5E ist, wie vorstehend beschrieben, die Schaltung MC nicht elektrisch mit der Leitung OLB[j] verbunden und ist die Schaltung MCr nicht elektrisch mit der Leitung OL[j] verbunden. Mit anderem Worten: Die Schaltung MP[i,j] in 5E weist, im Unterschied zu der Schaltung MP[i,j] in 5A bis 5D, eine Konfiguration auf, in der der von der Schaltung MC ausgegebene Strom nicht in die Leitung OLB[j] fließt und der von der Schaltung MCr ausgegebene Strom nicht in die Leitung OL[j] fließt.
Deshalb wird die Schaltung MP[i,j] in 5E vorzugsweise für eine Rechenschaltung verwendet, wenn die zweiten Daten z_i ^(k-1) binär sind und „0“ oder „1“ darstellen. Wenn beispielsweise die zweiten Daten z_i ^(k-1) „1“ darstellen, versetzt die Schaltung MP die Schaltung MC und die Leitung OL[j] in einen leitenden Zustand und die Schaltung MCr und die Leitung OLB[j] in einen leitenden Zustand. Wenn beispielsweise die zweiten Daten z_i ^(k-1) „0“ darstellen, versetzt die Schaltung MP die Schaltung MC und die Leitung OL[j] in einen nicht-leitenden Zustand und die Schaltung MCr und die Leitung OLB[j] in einen nicht-leitenden Zustand, um die von der Schaltung MC un der Schaltung MCr ausgegebenen Ströme weder in die Leitung OL[j] noch in die Leitung OLB[j] fließen zu lassen.
Wenn die Schaltung MP[i,j] in 5E für die Rechenschaltung 110 verwendet wird, kann beispielsweise eine Berechnung in dem Fall durchgeführt werden, in dem die ersten Daten w_i ^(k-1) _j ^(k) einen der drei Werte „-1“, „0“ und „1“ darstellen und die zweiten Daten z_i ^(k-1) binär sind und „0“ oder „1“ darstellen. Es sei angemerkt, dass die Schaltung MP[i,j] in 5E auch in dem Fall funktionieren kann, in dem die ersten Daten w_i ^(k-1) _j ^(k) zwei Werte von „-1“, „0“ und „1“, z. B. zwei Werte „-1“ und „1“ oder zwei Werte „0“ und „1“, darstellen. Es sei angemerkt, dass die ersten Daten w_i ^(k-1) _j ^(k) einen Analogwert oder einen Mehrbit- (mehrwertigen) Digitalwert darstellen können. Als konkretes Beispiel können sie einen „negativen Analogwert“ statt von „-1“ und einen „positiven Analogwert“ statt von „1“ darstellen. In diesem Fall wird auch die Höhe des Stroms, der von der Schaltung MC oder der Schaltung MCr fließt, beispielsweise durch einen Analogwert dargestellt, der dem Absolutwert des Wertes der ersten Daten w_i ^(k-1) _j ^(k) entspricht.
Die in 5F dargestellte Schaltung MP[i,j] ist wie in 5A eine Schaltung, die einen Strom, das dem Produkt der ersten Daten w_i ^(k-1) _j ^(k) und der zweiten Daten z_i ^(k-1) entspricht, an die Leitung OL[j] und die Leitung OLB[j] ausgeben kann. Es sei angemerkt, dass die Schaltung MP[i,j] in 5F beispielsweise für die Rechenschaltung 110 in 2 verwendet werden kann.
Die Schaltung MP[i,j] in 5F umfasst zusätzlich zu der Schaltung MC und der Schaltung MCr einen Transistor MZ.
Ein erster Anschluss des Transistors MZ ist elektrisch mit einem ersten Anschluss der Schaltung MC und einem ersten Anschluss der Schaltung MCr verbunden. Ein zweiter Anschluss des Transistors MZ ist elektrisch mit einer Leitung VL verbunden. Ein Gate des Transistors MZ ist elektrisch mit der Leitung XL[i] verbunden.
Die Leitung VL dient beispielsweise als Leitung, die eine konstante Spannung liefert. Diese konstante Spannung wird vorzugsweise durch die Konfiguration/en der Schaltung MP[i,j], der Rechenschaltung 110 und/oder dergleichen bestimmt. Als diese konstante Spannung kann beispielsweise ein hohes Potential VDD, ein niedriges Potential VSS oder ein Erdpotential verwendet werden.
Die in 5F dargestellte Leitung WL[i] entspricht der Leitung WLS[i] in der Rechenschaltung 110 in 2. Die Leitung WL[i] ist elektrisch mit dem Halteabschnitt HC und dem Halteabschnitt HCr verbunden.
Die Leitung OL[j] ist elektrisch mit einem zweiten Anschluss der Schaltung MC verbunden. Die Leitung OLB[j] ist elektrisch mit einem zweiten Anschluss der Schaltung MCr verbunden.
Die Leitung IL[j] ist elektrisch mit dem Halteabschnitt HC verbunden, und die Leitung ILB[j] ist elektrisch mit dem Halteabschnitt HCr verbunden.
Für die Vorgänge in dem Fall, in dem in der Schaltung MP[i,j] in 5F Potentiale, die den ersten Daten entsprechen, in dem Halteabschnitt HC und dem Halteabschnitt HCr gehalten werden, wird auf die Beschreibung der Vorgänge verwiesen, in denen die den ersten Daten entsprechenden Potentiale in der Schaltung MP[i,j] in 5A gehalten wird.
In der Schaltung MP[i,j] in 5F weist die Schaltung MC eine Funktion zum Fließenlassen eines Stroms, der dem in dem Halteabschnitt HC gehaltenen Potential entspricht, zwischen dem ersten Anschluss und dem zweiten Anschluss der Schaltung MC auf, wenn dem ersten Anschluss der Schaltung MC die konstante Spannung über die Leitung VL zugeführt wird. Die Schaltung MCr weist eine Funktion zum Fließenlassen eines Stroms, der dem in dem Halteabschnitt HCr gehaltenen Potential entspricht, zwischen dem ersten Anschluss und dem zweiten Anschluss der Schaltung MCr auf, wenn dem ersten Anschluss der Schaltung MC die konstante Spannung über die Leitung VL zugeführt wird. Mit anderen Worten: Die Strommenge, die zwischen dem ersten Anschluss und dem zweiten Anschluss der Schaltung MC fließt, und die Strommenge, die zwischen dem ersten Anschluss und dem zweiten Anschluss der Schaltung MCr fließt, können bestimmt werden, indem die den ersten Daten w_i ^(k-1) _j ^(k) entsprechenden Potentiale in dem Halteabschnitt HC und dem Halteabschnitt HCr der Schaltung MP[i,j] gehalten werden. Es sei angemerkt, dass dann, wenn dem ersten Anschluss der Schaltung MC (der Schaltung MCr) keine konstante Spannung über die Leitung VL zugeführt wird, die Schaltung MC (die Schaltung MCr) beispielsweise keinen Strom zwischen dem ersten Anschluss und dem zweiten Anschluss der Schaltung MC (der Schaltung MCr) fließen lassen kann.
Wenn beispielsweise Potentiale, die den „1“ darstellenden ersten Daten w_i ^(k-1) _j ^(k) entsprechen, in dem Halteabschnitt HC und dem Halteabschnitt HCr gehalten werden, lässt die Schaltung MC einen vorbestimmten Strom zwischen dem ersten Anschluss und dem zweiten Anschluss der Schaltung MC fließen, indem die Schaltung MC mit der konstanten Spannung über die Leitung VL versorgt wird. Somit fließt ein Strom zwischen der Schaltung MC und der Leitung OL. Es sei angemerkt, dass die Schaltung MCr dabei keinen Strom zwischen dem ersten Anschluss und dem zweiten Anschluss der Schaltung MCr fließen lässt. Somit fließt kein Strom zwischen der Schaltung MCr und der Leitung OLB. Wenn beispielsweise Potentiale, die den „-1“ darstellenden ersten Daten w_i ^(k-1)j^(k) entsprechen, in dem Halteabschnitt HC und dem Halteabschnitt HCr gehalten werden, lässt die Schaltung MCr einen vorbestimmten Strom zwischen dem ersten Anschluss und dem zweiten Anschluss der Schaltung MCrfließen, indem die Schaltung MC mit der konstanten Spannung über die Leitung VL versorgt wird. Somit fließt ein Strom zwischen der Schaltung MCr und der Leitung OLB. Es sei angemerkt, dass die Schaltung MC dabei keinen Strom zwischen dem ersten Anschluss und dem zweiten Anschluss der Schaltung MC fließen lässt. Somit fließt kein Strom zwischen der Schaltung MC und der Leitung OL. Wenn beispielsweise Potentiale, die den „0“ darstellenden ersten Daten w_i ^(k-1) _j ^(k) entsprechen, in dem Halteabschnitt HC und dem Halteabschnitt HCr gehalten werden, lässt die Schaltung MC keinen Strom zwischen dem zwischen dem ersten Anschluss und dem zweiten Anschluss der Schaltung MC fließen und lässt die Schaltung MCr keinen Strom zwischen dem ersten Anschluss und dem zweiten Anschluss der Schaltung MCr fließen, unabhängig davon, ob die Schaltung MC und die Schaltung MCr mit der konstanten Spannung der Leitung VL versorgt werden. Mit anderen Worten: Kein Strom fließt zwischen der Schaltung MC und der Leitung OL, und kein Strom fließt zwischen der Schaltung MCr und der Leitung OLB.
Es sei angemerkt, dass für ein konkretes Beispiel für die Potentiale, die den ersten Daten w_i ^(k-1) _j ^(k) entsprechen und in dem Halteabschnitt HC und dem Halteabschnitt HCr der Schaltung MP[i,j] in 5F gehalten werden, auf die Beschreibung der Schaltung MP[i,j] in 5A verwiesen wird. In der Schaltung MP[i,j] in 5F können der Halteabschnitt HC und der Halteabschnitt HCr wie in der Schaltung MP[i,j] in 5A eweils eine Funktion zum Halten von Informationen, wie z. B. eines Stroms oder eines Widerstandswertes, statt des Potentials aufweisen, und die Schaltung MC und die Schaltung MCr können jeweils eine Funktion zum Fließenlassen eines Stroms aufweisen, der diesen Informationen entspricht.
Die in 5F dargestellte Leitung XL[i] entspricht der Leitung XLS[i] in der Rechenschaltung 110 in 2. Es sei angemerkt, dass die in die Schaltung MP[i,j] eingegebenen zweiten Daten z_i ^(k-1) beispielsweise durch das Potential, den Strom oder dergleichen der Leitung XL[i] bestimmt werden. Daher wird beispielsweise ein Potential, das den zweiten Daten z_i ^(k-1) entspricht, über die Leitung XL[i] in das Gate des Transistors MZ eingegeben.
Beispielsweise wird der Fall in Betracht gezogen, in dem die zweiten Daten z_i ^(k-1) einen der zwei Werte „0“ und „1“ darstellen. Wenn beispielsweise die zweiten Daten z_i ^(k-1) „1“ darstellen, wird die Leitung XL[i] mit einem hohen Potential versorgt. Da zu diesem Zeitpunkt der Transistor MZ eingeschaltet wird, versetzt die Schaltung MP die Leitung VL und den ersten Anschluss der Schaltung MC in einen leitenden Zustand und versetzt die Leitung VL und den ersten Anschluss der Schaltung MCr in einen leitenden Zustand. Wenn die zweiten Daten z_i ^(k-1) „1“ darstellen, werden also die Schaltung MC und die Schaltung MCr mit der konstanten Spannung über die Leitung VL versorgt. Wenn beispielsweise die zweiten Daten z_i ^(k-1) „0“ darstellen, wird die Leitung XL[i] mit einem niedrigen Potential versorgt. Zu diesem Zeitpunkt versetzt die Schaltung MP die Schaltung MC und die Leitung OLB[j] in einen nicht-leitenden Zustand und versetzt die Schaltung MCr und die Leitung OL[j] in einen nicht-leitenden Zustand. Wenn die zweiten Daten z_i ^(k-1) „0“ darstellen, werden also die Schaltung MC und die Schaltung MCr mit keiner konstanten Spannung über die Leitung VL versorgt.
Wenn dabei beispielsweise die ersten Daten w_i ^(k-1) _j ^(k) „1“ darstellen und die zweiten Daten z_i ^(k-1) „1“ darstellen, fließt ein Strom zwischen der Schaltung MC und der Leitung OL und fließt kein Strom zwischen der Schaltung MCr und einer Leitung BLB. Wenn beispielsweise die ersten Daten w_i ^(k-1) _j ^(k) „-1“ darstellen und die zweiten Daten z_i ^(k-1) „1“ darstellen, fließt kein Strom zwischen der Schaltung MC und der Leitung OL und fließt ein Strom zwischen der Schaltung MCr und der Leitung OLB. Wenn beispielsweise die ersten Daten w_i ^(k-1)j^(k) „0“ darstellen und die zweiten Daten z_i ^(k-1) „1“ darstellen, fließt kein Strom zwischen der Schaltung MC und der Leitung OL sowie zwischen der Schaltung MCr und der Leitung OLB. Wenn beispielsweise die zweiten Daten z_i ^(k-1) „0“ darstellen, fließt kein Strom zwischen der Schaltung MC und der Leitung OL sowie zwischen der Schaltung MCr und der Leitung OLB, unabhängig davon, welchen von „-1“, „0“ und „1“ die ersten Daten w_i ^(k-1) _j ^(k) dargestellen.
Mit anderen Worten: Die Schaltung MP[i,j] in 5F kann wie die Schaltung MP[i,j] in 5E beispielsweise eine Berechnung in dem Fall ausführen, in dem die ersten Daten w_i ^(k-1) _j ^(k) einen der drei Werte „-1“, „0“ und „1“ darstellen und die zweiten Daten z_i ^(k-1) binär sind und „0“ oder „1“ darstellen. Die Schaltung MP[i,j] in 5F kann wie die Schaltung MP[i,j] in 5E auch in dem Fall funktionieren, in dem die ersten Daten w_i ^(k-1) _j ^(k) zwei Werte von „-1“, „0“ und „1“, z. B. zwei Werte „-1“ und „1“ oder zwei Werte „0“ und „1“, darstellen. Es sei angemerkt, dass die ersten Daten w_i ^(k-1) _j ^(k) einen Analogwert oder einen Mehrbit- (mehrwertigen) Digitalwert darstellen können. Als konkretes Beispiel können sie einen „negativen Analogwert“ statt von „-1“ und einen „positiven Analogwert“ statt von „1“ darstellen. In diesem Fall wird auch die Höhe des Stroms, der von der Schaltung MC oder der Schaltung MCr fließt, beispielsweise durch einen Analogwert dargestellt, der dem Absolutwert des Wertes der ersten Daten w_i ^(k-1) _j ^(k) entspricht.
<Betriebsbeispiel der Rechenschaltung>
Als Nächstes wird ein Betriebsbeispiel der Rechenschaltung 110 in 2 beschrieben. Es sei angemerkt, dass in der Beschreibung dieses Betriebsbeispiels die in 8 dargetellte Rechenschaltung 110 beispielhaft verwendet wird.
In der Abbildung der Rechenschaltung 110 in 8 liegt der Fokus auf einer Schaltung, die sich in der j-ten Spalte der Rechenschaltung 110 in 2 befindet. Mit anderen Worten: Die Rechenschaltung 110 in 8 entspricht einer Schaltung in dem in 1A dargestellten neuronalen Netz 100, die eine Multiply-Accumulate-Operation der Signale z₁ ^(k-1) bis z_m ^(k-1), die von den Neuronen N₁ ^(k-1) bis N_m ^(k-1) in das Neuron $N_{j}^{(k)}$
eingegeben werden, und der Gewichtskoeffizienten w₁ ^(k-1) _j ^(k) bis w_m ^(k-1) _j ^(k) sowie eine Berechnung einer Aktivierungsfunktion unter Verwendung des Ergebnises dieser Multiply-Accumulate-Operation ausführt. Zudem wird die Schaltung MP in 5A als Schaltung MP verwendet, die in dem Array-Abschnitt ALP der Rechenschaltung 110 in 8 enthalten ist.
In der Rechenschaltung 110 werden zunächst die ersten Daten w₁ ^(k-1) _j ^(k) bis w_m ^(k-1) _j ^(k) für Schaltungen MP[1,j] bis MP[m,j] eingestellt. Ein Verfahren zum Einstellen der ersten Daten w_i ^(k-1) _j ^(k) ist wie folgt: Vorbestimmte Potentiale werden der Reihe nach von der Schaltung WLD in die Leitungen WLS[1] bis WLS[m] eingegeben, um die Schaltungen MP[1,j] bis MP[m,j] der Reihe nach auszuwählen, und dem Halteabschnitt HC der Schaltung MC und dem Halteabschnitt HCr der Schaltung MCr, welche in jeder der ausgewählten Schaltungen MP enthalten sind, werden Potentiale, die den ersten Daten entsprechen, von der Schaltung ILD über die Leitung IL[j] und die Leitung ILB[j] zugeführt. Nach der Zuführung der Potentiale werden dann die Schaltungen MP[1,j] bis MP[m,j] von der Schaltung WLD abgewählt; auf diese Weise können die Potentiale, die den ersten Daten w₁ ^(k-1) _j ^(k) bis w_m ^(k-1) _j ^(k) entsprechen, in den jeweiligen Halteabschnitten HC der Schaltungen MC und den jeweiligen Halteabschnitten HCr der Schaltungen MCr gehalten werden, welche in den Schaltungen MP[1,j] bis MP[m,j] enthalten sind. Wenn beispielsweise die ersten Daten w₁ ^(k-1) _j ^(k) bis w_m ^(k-1) _j ^(k) jeweils einen positiven Wert darstellen, wird ein Wert, der diesem positiven Wert entspricht, in den Halteabschnitt HC eingegeben und wird ein Wert, der Null entspricht, in den Halteabschnitt HCr eingegeben. Wenn andererseits die ersten Daten w₁ ^(k-1) _j ^(k) bis w_m ^(k-1) _j ^(k) jeweils einen negativen Wert darstellen, wird ein Wert, der Null entspricht, in den Halteabschnitt HC eingegeben und wird ein Wert, der dem Absolutwert des negativen Wertes entspricht, in den Halteabschnitt HCr eingegeben.
Als Nächstes werden den Leitungen X1L[1] bis X1L[m] und den Leitungen X2L[1] bis X2L[m] die zweiten Daten z₁ ^(k-1) bis z_m ^(k-1) von der Schaltung XLD zugeführt. Als konkretes Beispiel werden der Leitung X1L[i] und der Leitung X2L[i] die zweiten Daten z₁ ^(k-1) zugeführt. Es sei angemerkt, dass die Leitung X1L[i] und die Leitung X2L[i] der Leitung XLS[i] der in 2 dargestellten Rechenschaltung 110 entsprechen.
Den in die Schaltungen MP[1,j] bis MP[m,j] eingegebenen zweiten Daten z₁ ^(k-1) bis z_m ^(k-1) entsprechend werden die leitenden Zustände zwischen den Schaltungen MC und Schaltungen MCr, welche in den Schaltungen MP[1,j] bis MP[m,j] enthalten sind, und der Leitung OL[j] und der Schaltung OLB[j] bestimmt. Als konkretes Beispiel befindet sich die Schaltung MP[i,j] je nach den zweiten Daten z_i ^(k-1) in einem Zustand, in dem „die Schaltung MC und die Leitung OL[j] elektrisch leitend miteinander verbunden sind und die Schaltung MCr und die Leitung OLB[j] elektrisch leitend miteinander verbunden sind“, einem Zustand, in dem „die Schaltung MC und die Leitung OLB[j] elektrisch leitend miteinander verbunden sind und die Schaltung MCr und die Leitung OL[j] elektrisch leitend miteinander verbunden sind“, oder einem Zustand, in dem „die Schaltung MC und die Schaltung MCr elektrisch sowohl von der Leitung OL[j] als auch von der Leitung OLB[j] getrennt sind“. Wenn beispielsweise die zweiten Daten z₁ ^(k-1) einen positiven Wert darstellen, wird in die Leitung X1L[1] ein Wert eingegeben, der ermöglicht, dass die Schaltung MC und die Leitung OL[j] in einen leitenden Zustand versetzt werden und dass die Schaltung MCr und die Leitung OLB[j] in einen leitenden Zustand versetzt werden. In die Leitung X2L[1] wird ferner ein Wert eingegeben, der ermöglicht, dass die Schaltung MC und die Leitung OLB[j] in einen nicht-leitenden Zustand versetzt werden und dass die Schaltung MCr und die Leitung OL[j] in einen nicht-leitenden Zustand versetzt werden. Wenn die zweiten Daten z₁ ^(k-1) einen negativen Wert darstellen, wird in die Leitung X1 L[1] ein Wert eingegeben, der ermöglicht, dass die Schaltung MC und die Leitung OLB[j] in einen leitenden Zustand versetzt werden und dass die Schaltung MCr und die Leitung OL[j] in einen leitenden Zustand versetzt werden. In die Leitung X2L[1] wird ferner ein Wert eingegeben, der ermöglicht, dass die Schaltung MC und die Leitung OL[j] in einen nicht-leitenden Zustand versetzt werden und dass die Schaltung MCr und die Leitung OLB[j] in einen nicht-leitenden Zustand versetzt werden. Wenn die zweiten Daten z₁ ^(k-1) Null darstellen, wird in die Leitung X1L[1] ein Wert eingegeben, der ermöglicht, dass die Schaltung MC und die Leitung OLB[j] in einen nicht-leitenden Zustand versetzt werden und dass die Schaltung MCr und die Leitung OL[j] in einen nicht-leitenden Zustand versetzt werden. In die Leitung X2L[1] wird ferner ein Wert eingegeben, der ermöglicht, dass die Schaltung MC und die Leitung OL[j] in einen nicht-leitenden Zustand versetzt werden und dass die Schaltung MCr und die Leitung OLB[j] in einen nicht-leitenden Zustand versetzt werden.
Den in die Schaltung MP[i,j] eingegebenen zweiten Daten z_i ^(k-1) entsprechend wird der leitende Zustand oder der nicht-leitende Zustand zwichen der Schaltung MC und der Schaltung MCr, welche in der Schaltung MP[i,j] enthalten sind, und der Leitung OL[j] und der Schaltung OLB[j] bestimmt, so dass Ströme zwischen der Schaltung MC und der Schaltung MCr und der Leitung OL[j] und der Leitung OLB[j] ein-/ausgegeben werden. Darüber hinaus wird die Menge dieser Ströme gemäß den ersten Daten w_i ^(k-1) _j ^(k) und/oder den zweiten Daten z_i ^(k-1) bestimmt, welche für die Schaltung MP[i,j] eingestellt werden.
Beispielsweise wird in der Schaltung MP[i,j] ein Strom, der von der Leitung OL[j] in die Schaltung MC oder die Schaltung MCr fließt, als I[i,j] bezeichnet, und ein Strom, der von der Leitung OLB[j] in die Schaltung MC oder die Schaltung MCr fließt, wird als I_B[i,j] bezeichnet. Ferner wird ein Strom, der von der Schaltung ACTF[j] in die Leitung OL[j] fließt, als I_out[j] bezeichnet, und ein Strom, der von der Leitung OLB[j] in die Schaltung ACTF[j] fließt, wird als I_Bout[j] bezeichnet. Die Ströme I_out[j] und I_Bout[j] können durch die folgenden Gleichungen dargestellt werden.
[Formel 4] $I_{out} [j] = \sum_{i = 1}^{m} I [i, j]$
$I_{Bout} [j] = \sum_{i = 1}^{m} I_{B} [i, j]$
Wenn beispielsweise in der Schaltung MP[i,j] die ersten Daten w_i ^(k-1) _j ^(k) „+1“ darstellen, leitet die Schaltung MC I(+1) ab und leitet die Schaltung MCr I(-1) ab; wenn die ersten Daten w_i ^(k-1) _j ^(k) „-1“ darstellen, leitet die Schaltung MC I(-1) ab und leitet die Schaltung MCr I(+1) ab; wenn die ersten Daten w_i ^(k-1) _j ^(k) „0“ darstellen, leitet die Schaltung MC I(-1) ab und leitet die Schaltung MCr I(-1) ab.
Des Weiteren befindet sich dann, wenn die zweiten Daten z_i ^(k-1) „+1“ darstellen, die Schaltung MP[i,j] in einem Zustand, in dem „die Schaltung MC und die Leitung OL[j] elektrisch leitend miteinander verbunden sind, die Schaltung MCr und die Leitung OLB[j] elektrisch leitend miteinander verbunden sind, die Schaltung MC und die Leitung OLB[j] elektrisch voneinander getrennt sind und die Schaltung MCr und die Leitung OL[j] elektrisch voneinander getrennt sind“; wenn die zweiten Daten z_i ^(k-1) „-1“ darstellen, befindet sie sich in einem Zustand, in dem „die Schaltung MC und die Leitung OLB[j] elektrisch leitend miteinander verbunden sind, die Schaltung MCr und die Leitung OL[j] elektrisch leitend miteinander verbunden sind, die Schaltung MC und die Leitung OL[j] elektrisch voneinander getrennt sind und die Schaltung MCr und die Leitung OLB[j] elektrisch voneinander getrennt sind“; wenn die zweiten Daten z_i ^(k-1) „0“ darstellen, befindet sie sich in einem Zustand, in dem „die Schaltung MC und die Leitung OL[j] sowie die Schaltung MC und die Leitung OLB[j] elektrisch voneinander getrennt sind, die Schaltung MCr und die Leitung OL[j] sowie die Schaltung MCr und die Leitung OLB[j] elektrisch voneinander getrennt sind und die Schaltung MCr und die Leitung OL[j] sowie die Schaltung MCr und die Leitung OLB[j] elektrisch voneinander getrennt sind“.
In der Schaltung MP[i,j] sind der Strom I[i,j], der zu diesem Zeitpunkt von der Leitung OL[j] in die Schaltung MC oder die Schaltung MCr fließt, und der Strom I_B[i,j], der zu diesem Zeitpunkt von der Leitung OLB[j] in die Schaltung MC oder die Schaltung MCr fließt, in der folgenden Tabelle gezeigt. Es sei angemerkt, dass die Schaltung MP[i,j] gegebenenfalls derart konfiguriert sein kann, dass die Strommenge von I(-1) 0 beträgt. Es sei angemerkt, dass es sich bei dem Strom I[i,j] um einen Strom handeln kann, der von der Schaltung MC oder der Schaltung MCr in die Leitung OL[j] fließt. Ebenfalls kann es sich bei dem Strom I_B[i,j] um einen Strom handeln, der von der Schaltung MC oder der Schaltung MCr in die Leitung OLB[j] fließt.
[Tabelle 1]

w_i ^(k-1) _j ^(k) z_i ^(k-1) I[i,j] I_B[i,j]

0 +1 I(-1) I(-1)

+1 +1 I(+1) I(-1)

-1 +1 I(-1) I(+1)

0 -1 I(-1) I(-1)

+1 -1 I(-1) I(+1)

-1 -1 I(+1) I(-1)

0 0 0 0

+1 0 0 0

-1 0 0 0
Wenn I_out[j] und I_Bout[j], welche durch die Leitung OL[j] bzw. Leitung OLB[j] fließen, in die Schaltung ACTF[j] eingegeben werden, vergleicht die Schaltung ACTF[j] dann beispielsweise I_out[j] mit I_Bout[j]. Die Schaltung ACTF[j] gibt beispielsweise entsprechend dem Vergleichsergebnis das Signal z_j ^(k) aus, das das Neuron N_j ^(k) an die Neuronen in der (k+1)-ten Schicht sendet.
Die Rechenschaltung 110 in 8 kann beispielsweise eine Multiply-Accumulate-Operation der Gewichtskoeffizienten w₁ ^(k-1) _j ^(k) bis w_m ^(k-1) _j ^(k) und der Signale z₁ ^(k-1) bis z_m ^(k-1), die von den Neuronen N₁ ^(k-1) bis N_m ^(k-1) in das Neuron N_j ^(k) eingegeben werden, sowie eine Berechnung einer Aktivierungsfunktion unter Verwendung des Ergebnisses der Multiply-Accumulate-Operation ausführen. Wenn ferner n Spalten von Schaltungen MP in dem Array-Abschnitt ALP der Rechenschaltung in 8 bereitgestellt sind, kann eine Schaltung, die der Rechenschaltung 110 in 2 gleicht, konstruiert werden. Das heißt, dass die Rechenschaltung 110 in 2 eine Multiply-Accumulate-Operation in jedem der Neuronen N₁ ^(k) bis N_n ^(k) gleichzeitig mit einer Berechnunbg einer Aktivierungsfunktion unter Verwendung des Ergebnisses der Multiply-Accumulate-Operation ausführen kann.
«Modifikationsbeispiel der in der Rechenschaltung enthaltenen Schaltung oder dergleichen»
Bei einigen oder sämtlichen Transistoren, die in dem Array-Abschnitt ALP, der Schaltung ILD, der Schaltung WLD, der Schaltung XLD, der Schaltung AFP, der Schaltung MP und dergleichen enthalten sind, welche in vorstehend beschrieben worden sind, handelt es sich vorzugsweise zum Beispiel um OS-Transistoren. Im Falle eines Transistors, der beispielsweise einen niedrigen Sperrstrom aufweisen soll, wird als konkretes Beispiel für einen Transistor, der eine Funktion zum Halten elektrischer Ladungen, die in einem Kondensator akkumuliert werden, ein OS-Transistor bevorzugt. Wenn insnsbesondere ein OS-Transistor als derartiger Transistor verwendet wird, weist der OS-Transistor besonders vorzugsweise die Struktur eines bei der Ausführungsform 3 beschriebenen Transistors auf. Jedoch ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt.
Bei den Transistoren, die in dem Array-Abschnitt ALP, der Schaltung ILD, der Schaltung WLD, der Schaltung XLD, der Schaltung AFP, der Schaltung MP und dergleichen enthalten sind, kann es sich jeweils beispielsweise auch um, abgesehen von dem OS-Transistor, einen Transistor, der Silizium in einem Kanalbildungsbereich enthält (nachstehend als Si-Transistor bezeichnet) handeln. Als Silizium kann beispielsweise einkristallines Silizium, hydriertes amorphes Silizium, mikrokristallines Silizium oder polykristallines Silizium verwendet werden. Als Transistor, der sich von dem OS-Transistor und dem Si-Transistor unterscheidet, kann beispielsweise ein Transistor, in dem ein Halbleiter, wie z. B. Ge, als aktive Schicht dient, ein Transistor, in dem ein Verbindungshalbleiter, wie z. B. ZnSe, CdS, GaAs, InP, GaN oder SiGe, als aktive Schicht dient, ein Transistor, in dem Kohlenstoffnanoröhren als aktive Schicht dienen, oder ein Transistor, in dem ein organischer Halbleiter als aktive Schicht dient, verwendet werden.
Es sei angemerkt, dass bezüglich eines Metalloxids in einer Halbleiterschicht eines OS-Transistors ein n-Typ-Halbleiter unter Verwendung eines indiumhaltigen Metalloxids (z. B. eines In-Oxids) oder eines zinkhaltigen Metalloxids (z. B. eines Zn-Oxids) hergestellt werden kann; im Hinblick auf die Beweglichkeit und die Zuverlässigkeit ist es jedoch mitunter schwierig, einen p-Typ-Halbleiter herzustellen. Daher kann die folgende Konfiguration zum Einsatz kommen: In der Rechenschaltung 110, der Rechenschaltung 120 und der Rechenschaltung 130 werden OS-Transistoren und Si-Transistoren als n-Kanal-Transistoren bzw. p-Kanal-Transistoren verwendet, welche in dem Array-Abschnitt ALP, der Schaltung ILD, der Schaltung WLD, der Schaltung XLD, der Schaltung AFP, der Schaltung MP und dergleichen enthalten sind.
Es sei angemerkt, dass diese Ausführungsform mit einer der anderen in dieser Beschreibung erläuterten Ausführungsformen angemessen kombiniert werden kann.
(Ausführungsform 2)
Bei dieser Ausführungsform wird ein konkretes Konfigurationsbeispiel der Schaltung MP beschrieben, die bei der Ausführungsform 1 beschrieben worden ist.
Es sei angemerkt, dass bei der Ausführungsform 1 die Bezugszeichen der Schaltungen MP durch [1,1], [i,j], [m,n] und dergleichen, welche die Positionen in dem Array-Abschnitt ALP darstellen, gekennzeichnet werden; bei dieser Ausführungsform sind jedoch die Bezugszeichen der Schaltungen MP nicht mit [1,1], [i,j], [m,n] und dergleichen versehen, sofern nicht anders festgelegt.
<Konfigurationsbeispiel 1>
Als Erstes wird ein Beispiel für eine Schaltungskonfiguration beschrieben, die auf die Schaltung MP in 5A angewendet werden kann. Die in 9A dargestellte Schaltung MP ist ein Beispiel für eine Konfiguration der Schaltung MP in 5A, und die Schaltung MC, die in der Schaltung MP in 9A enthalten ist, umfasst beispielsweise Transistoren M1 bis M4 und einen Kondensator C1. Es sei angemerkt, dass beispielsweise der Transistor M1 und der Kondensator C1 den Halteabschnitt HC bilden.
Bei jedem der in 9A dargestellten Transistoren M1 bis M4 handelt es sich beispielsweise um einen n-Kanal-Transistor mit einer Multi-Gate-Struktur, in der Gates unter und über einem Kanal bereitgestellt sind, und die Transistoren M1 bis M4 weisen jeweils ein erstes Gate und ein zweites Gate auf. Es sei angemerkt, dass in dieser Beschreibung und dergleichen der Einfachheit halber beispielsweise das erste Gate und das zweite Gate als Gate (gegebenenfalls als Frontgate bezeichnet) bzw. Rückgate bezeichnet werden, um diese voneinander zu unterscheiden; jedoch können das erste Gate und das zweite Gate gegeneinander ausgetauscht werden. Daher kann in dieser Beschreibung und dergleichen der Begriff „Gate“ durch den Begriff „Rückgate” ersetzt werden. In ähnlicher Weise kann der Begriff „Rückgate“ durch den Begriff „Gate“ ersetzt werden. Als konkretes Beispiel kann eine Verbindungskonfiguration, in der „ein Gate elektrisch mit einer ersten Leitung verbunden ist und ein Rückgate elektrisch mit einer zweiten Leitung verbunden ist“ durch eine Verbindungskonfiguration ersetzt werden, in der „ein Rückgate elektrisch mit einer ersten Leitung verbunden ist und ein Gate elektrisch mit einer zweiten Leitung verbunden ist“.
Eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung hängt nicht von der Verbindungskonfiguration eines Rückgates eines Transistor ab. Bei jedem der in 9A dargestellten Transistoren M1 bis M4 ist das Rückgate dargestellt, wählend keine Abbildung der Verbindungskonfiguration dieses Rückgates vorhanden ist; eine Stelle, an die das Rückgate elektrisch angeschlossen ist, kann jedoch in einer Stufe des Entwurfs bestimmt werden. Beispielsweise können bei einem ein Rückgate aufweisenden Transistor sein Gate und sein Rückgate elektrisch miteinander verbunden sein, um den Durchlassstrom des Transistors zu erhöhen. Beispielsweise können also bei jedem der Transistoren M1 bis M4 das Gate und das Rückgate elektrisch miteinander verbunden sein. Bei einem ein Rückgate aufweisenden Transistor kann beispielsweise das Rückgate des Transistors mit einem Potential von einer externen Schaltung oder dergleichen über eine Leitung, die elektrisch mit dieser externen Schaltung oder dergleichen verbunden ist, versorgt werden, um die Schwellenspannung des Transistors zu verändern oder um den Sperrstrom des Transistors zu verringern. Es sei angemerkt, dass dies nicht nur für 9A, sondern auch für Transistoren, die in anderen Stellen der Beschreibung genannt werden, und für Transistoren gilt, die in anderen Zeichnungen dargestellt sind.
Eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung hängt nicht von der Struktur eines Transistors ab, der in dieser Halbleitervorrichtung enthalten ist. Bei jedem der in 9A dargestellten Transistoren M1 bis M4 und Transistoren M1r bis M4r kann es sich beispielsweise um einen Transistor mit einer Struktur, die kein Rückgate aufweist, d. h. um einen Transistor mit einer Single-Gate-Struktur, handeln, wie in 9C dargestellt. Alternativ können einige Transistoren Rückgates aufweisen, und eininge weitere Transistoren können kein Rückgate aufweisen. Es sei angemerkt, dass dies nicht nur für den Schaltplan in 9A, sondern auch für Transistoren, die in anderen Stellen der Beschreibung genannt werden, und für Transistoren gilt, die in anderen Zeichnungen dargestellt sind.
In dieser Beschreibung und dergleichen können Transistoren mit verschiedenen Strukturen als Transistoren verwendet werden. Deshalb gibt es keine Beschränkung bezüglich der Art der zu verwendenden Transistoren. Als Transistor kann beispielsweise ein Transistor, der einkristallines Silizium enthält, oder ein Transistor verwendet werden, der einen Film aus einem nicht-einkristallinen Halbleiter, typischerweise amorphem Silizium, polykristallinem Silizium, mikrokristallinem Silizium (auch als Mikrokristall-, Nanokristall- oder semi-amorphem Silizium bezeichnet) oder dergleichen, enthält. Alternativ kann ein Dünnschichttransistor (TFT), der einen dünnen Film aus einem derartigen Halbleiter beinhaltet, oder dergleichen verwendet werden. Die Verwendung des TFT bietet verschiedene Vorteile an. Beispielsweise können, da er bei Temperaturen hergestellt werden kann, die niedriger sind als im Falle von einkristallinem Silizium, die Herstellungskosten verringert werden, oder es kann eine größere Fertigungseinrichtung verwendet werden. Die größere Fertigungseinrichtung ermöglicht eine Herstellung über einem großen Substrat. Deshalb können viele Anzeigevorrichtungen gleichzeitig mit geringen Kosten hergestellt werden. Da die Herstellungstemperaturen niedrig sind, kann auch ein Substrat mit niedriger Wärmebeständigkeit verwendet werden. Daher kann der Transistor über einem lichtdurchlässigen Substrat hergestellt werden. Alternativ kann Durchlassen von Licht bei einem Anzeigeelement unter Verwendung des Transistors über dem lichtdurchlässigen Substrat gesteuert werden. Alternativ kann ein Teil eines Films, der in dem Transistor enthalten ist, Licht durchlassen, da die Dicke des Transistors klein ist. Folglich kann das Öffnungsverhältnis erhöht werden.
Es sei angemerkt, dass man als Transistor beispielsweise einen Transistor verwenden kann, der einen Verbindungshalbleiter (z. B. SiGe oder GaAs), einen Oxidhalbleiter (z. B. Zn-O, In-Ga-Zn-O, In-Zn-O, In-Sn-O (ITO), Sn-O, Ti-O, Al-Zn-Sn-O (AZTO) oder In-Sn-Zn-O) oder dergleichen enthält. Alternativ kann ein Dünnschichttransistor, der einen dünnen Film aus einem derartigen Verbindungshalbleiter oder einem derartigen Oxidhalbleiter beinhaltet, oder dergleichen verwendet werden. Da somit die Herstellungstemperaturen gesenkt werden können, kann ein Transistor beispielsweise bei Raumtemperatur hergestellt werden. Dementsprechend kann ein Transistor direkt auf einem Substrat, das eine niedrige Wärmebeständigkeit aufweist, wie z. B. einem Kunststoffsubstrat oder einem Filmsubstrat, ausgebildet werden. Es sei angemerkt, dass ein derartiger Verbindungshalbleiter oder ein derartiger Oxidhalbleiter nicht nur für einen Kanalabschnitt des Transistors, sondern auch für sonstige Anwendungen verwendet werden kann. Beispielsweise kann ein derartiger Verbindungshalbleiter oder ein derartiger Oxidhalbleiter für eine Leitung, einen Widerstand, eine Pixelelektrode oder eine lichtdurchlässige Elektrode verwendet werden. Da dieses Element gleichzeitig mit dem Transistor abgeschieden oder ausgebildet werden kann, können die Kosten verringert werden.
Es sei angemerkt, dass man als Transistor beispielsweise einen Transistor verwenden kann, der durch ein Tintenstrahlverfahren oder ein Druckverfahren ausgebildet wird. Diese Verfahren ermöglichen eine Herstellung bei Raumtemperatur, eine Herstellung unter niedrigem Vakuum oder eine Herstellung über einem großen Substrat. Deshalb kann eine Herstellung ohne Maske (Retikel) erfolgen, so dass die Anordnung des Transistors leicht verändert werden kann. Ferner können, da die Herstellung ohne Fotolack möglich ist, die Materialkosten und die Anzahl von Schritten verringert werden. Überdies kann ein Film nur in einem Abschnitt, in dem er nötig ist, ausgebildet werden; somit kann im Vergleich zu einem Herstellungsverfahren, bei dem ein über der ganzen Oberfläche abgeschiedener Film geätzt wird, die Materialverschwendung verhindert werden und können die Kosten gespart werden.
Es sei angemerkt, dass man als Transistor beispielsweise einen Transistor verwenden kann, der einen organischen Halbleiter oder eine Kohlenstoffnanoröhre enthält. Folglich kann ein Transistor über einem biegsamen Substrat ausgebildet werden. Eine Vorrichtung mit einem Transistor, der einen organischen Halbleiter oder eine Kohlenstoffnanoröhre enthält, kann einem Schlag standhalten.
Es sei angemerkt, dass Transistoren mit verschiedenen weiteren Strukturen als Transistoren verwendet werden können. Beispielsweise kann als Transistor ein MOS-Transistor, ein Flächentransistor oder ein Bipolartransistor verwendet werden. Indem ein MOS-Transistor als Transistor verwendet wird, kann die Größe des Transistors verringert werden. Daher können viele Transistoren montiert werden. Indem ein Bipolartransistor als Transistor verwendet wird, kann ein hoher Strom zugeführt werden. Daher kann eine Schaltung mit hoher Geschwindigkeit arbeiten. Es sei angemerkt, dass ein MOS-Transistor und ein Bipolartransistor über einem Substrat ausgebildet werden können. Demzufolge können niedriger Stromverbrauch, eine Verringerung der Größe, Hochgeschwindigkeitsbetrieb und dergleichen erzielt werden.
Es sei angemerkt, dass man als Transistor beispielsweise einen Transistor mit einer Struktur verwenden kann, in der Gate-Elektroden unter und über einer aktiven Schicht angeordnet sind. Die Struktur, in der die Gate-Elektroden unter und über der aktiven Schicht angeordnet sind, kann als Schaltungskonfiguration angesehen werden, in der mehrere Transistoren parallel geschaltet sind. Somit nimmt die Anzahl von Kanalbildungsbereichen zu, und der Stromwert kann demzufolge erhöht werden. In der Struktur, in der die Gate-Elektroden unter und über der aktiven Schicht angeordnet sind, ist es wahrscheinlich, dass eine Verarmungsschicht ausgebildet wird, und somit kann der S-Wert verbessert werden.
Es sei angemerkt, dass man als Transistor beispielsweise einen Transistor mit einer Struktur, in der eine Gate-Elektrode über einer aktiven Schicht angeordnet ist, einer Struktur, in der eine Gate-Elektrode unter einer aktiven Schicht angeordnet ist, einer gestapelten Struktur bzw. Staggered-Struktur, einer umgekehrt gestapelten Struktur bzw. Inverted-Staggered Struktur, einer Struktur, in der ein Kanalbereich in eine Vielzahl von Bereichen eingeteilt ist, einer Struktur, in der aktive Schichten parallel geschaltet sind, oder einer Strukrtur, in der aktive Schichten in Reihe geschaltet sind, verwenden kann. Alternativ kann der Transistor verschiedene Strukturen aufweisen, wie beispielsweise eine Planarstruktur, eine FIN-Struktur, eine Tri-Gate-Struktur, eine Top-Gate-Struktur, eine Bottom-Gate-Struktur oder eine Doppel-Gate-Struktur (Gates sind unter und über einem Kanal angeordnet).
Es sei angemerkt, dass man als Transistor beispielsweise einen Transistor mit einer Sturktur, in der sich eine Source-Elektrode und/oder eine Drain-Elektrode mit einer aktiven Schicht (oder einem Teil der aktiven Schicht) überlappen/überlappt, verwenden kann. Die Struktur, in der sich die Source-Elektrode und/oder die Drain-Elektrode mit der aktiven Schicht (oder einem Teil der aktiven Schicht) überlappen/überlappt, kann verhindern, dass elektrische Ladungen in einem Teil der aktiven Schicht akkumuliert werden und dementsprechend der Betrieb instabil wird.
Es sei angemerkt, dass der Transistor beispielsweise eine Struktur, in der ein LDD-Bereich bereitgestellt ist, aufweisen kann. Wenn der LDD-Bereich bereitgestellt ist, kann der Sperrstrom verringert werden oder kann die Spannungsfestigkeit (Zuverlässigkeit) des Transistors erhöht werden. Wenn der LDD-Bereich bereitgestellt ist, verändert sich beim Betrieb im gesättigten Bereich der Drain-Strom kaum, selbst wenn sich die Spannung zwischen dem Drain und der Source verändert, so dass Spannungs-Strom-Eigenschaften mit einer flachen Neigung erhalten werden kann.
In dieser Beschreibung und dergleichen kann beispielsweise ein Transistor unter Verwendung verschiedener Substrate ausgebildet werden. Die Substratart ist nicht auf eine bestimmte Art beschränkt. Beispiele für ein Substrat umfassen ein Halbleitersubstrat (z. B. ein einkristallines Substrat oder ein Siliziumsubstrat), ein SOI-Substrat, ein Glassubstrat, ein Quarzsubstrat, ein Kunststoffsubstrat, ein Saphirglassubstrat, ein Metallsubstrat, ein Edelstahlsubstrat, ein Substrat, das eine Edelstahlfolie beinhaltet, ein Wolframsubstrat, ein Substrat, das eine Wolframfolie beinhaltet, ein flexibles Substrat, einen Befestigungsfilm, Papier, das ein Fasermaterial enthält, und einen Basismaterialfilm. Beispiele für ein Glassubstrat umfassen ein Bariumborosilikatglas-Substrat, ein Aluminiumborosilikatglas-Substrat und ein Kalknatronglas-Substrat. Beispiele für ein flexibles Substrat, einen Befestigungsfilm, einen Basismaterialfilm und dergleichen umfassen das Folgende. Beispielsweise können Kunststoffe angegeben werden, wie typischerweise Polyethylenterephthalat (PET), Polyethylennaphthalat (PEN), Polyethersulfon (PES) und Polytetrafluorethylen (PTFE). Ein weiteres Beispiel ist ein synthetisches Harz, wie z. B. Acryl. Weitere Beispiele umfassen Polypropylen, Polyester, Polyvinylfluorid und Polyvinylchlorid. Weitere Beispiele umfassen Polyamid, Polyimid, Aramid, ein Epoxidharz, einen durch Verdampfung ausgebildeten anorganischen Film und Papier. Wenn insbesondere Transistoren unter Verwendung eines Halbleitersubstrats, eines einkristallinen Substrats, eines SOI-Substrats oder dergleichen hergestellt werden, können kleine Transistoren hergestellt werden, bei denen Schwankungen der Eigenschaften, der Größe, der Form oder dergleichen gering sind und die eine hohe Stromfähigkeit aufweisen. Wenn eine Schaltung aus derartigen Transistoren gebildet wird, kann der Stromverbrauch der Schaltung verringert werden und kann die Schaltung höher integriert werden.
Ein flexibles Substrat kann als Substrat verwendet werden, und der Transistor kann direkt auf dem flexiblen Substrat ausgebildet werden. Eine Trennschicht kann ferner zwischen dem Substrat und dem Transistor bereitgestellt werden. Die Trennschicht kann verwendet werden, um eine Halbleitervorrichtung, die über dieser teilweise oder vollständig ausgebildet worden ist, von dem Substrat zu trennen und auf ein anderes Substrat zu übertragen. Dabei kann der Transistor auch auf ein Substrat mit niedriger Wärmebeständigkeit oder auf ein flexibles Substrat übertragen werden. Es sei angemerkt, dass auf die vorstehend beschriebene Trennschicht beispielsweise eine Struktur, in der anorganische Filme, nämlich ein Wolframfilm und ein Siliziumoxidfilm, übereinander angeordnet sind, oder eine Struktur, in der ein organischer Harzfilm aus Polyimid oder dergleichen über einem Substrat ausgebildet ist, angewendet werden kann.
Mit anderen Worten: Ein Transistor kann unter Verwendung eines Substrates ausgebildet und dann auf ein weiteres Substrat übertragen werden. Beispiele für das Substrat, auf das der Transistor übertragen wird, umfassen zusätzlich zu den vorstehenden Substraten, über denen der Transistor ausgebildet werden kann, ein Papiersubstrat, ein Zellglassubstrat, ein Aramidfilm-Substrat, ein Polyimidfilm-Substrat, ein Steinsubstrat, ein Holzsubstrat, ein Stoffsubstrat (darunter eine Naturfaser (Seide, Baumwolle oder Hanf), eine Kunstfaser (Nylon, Polyurethan oder Polyester), eine Regeneratfaser (Acetat, Cupro, Viskose oder regenerierter Polyester) oder dergleichen), ein Ledersubstrat und ein Gummisubstrat. Wenn ein derartiges Substrat verwendet wird, kann eine Ausbildung eines Transistors mit vorteilhaften Eigenschaften, eine Ausbildung eines Transistors mit geringem Stromverbrauch, eine Herstellung einer beständigen Vorrichtung, die Verleihung der Wärmebeständigkeit, eine Gewichtsreduktion oder eine Verringerung der Dicke erzielt werden.
Es sei angemerkt, dass sämtliche Schaltungen, die zur Realisierung einer vorbestimmten Funktion benötigt werden, über dem gleichen Substrat (z. B. einem Glassubstrat, einem Kunststoffsubstrat, einem einkristallinen Substrat oder einem SOI-Substrat) ausgebildet werden können. Auf diese Weise können die Kosten durch die Verringerung der Anzahl von Bestandteilen gespart werden, oder die Zuverlässigkeit kann durch die Verringerung der Anzahl von Verbindungen mit Schaltungskomponenten erhöht werden.
Es sei angemerkt, dass es möglich ist, nicht sämtliche Schaltungen, die zur Realisierung einer vorbestimmten Funktion benötigt werden, über dem gleichen Substrat auszubilden. Das heißt, dass ein Teil der Schaltungen, die zur Realisierung einer vorbestimmten Funktion benötigt werden, über einem Substrat ausgebildet sein kann und ein weiterer Teil der Schaltungen, die zur Realisierung der vorbestimmten Funktion benötigt werden, über einem weiteren Substrat ausgebildet sein kann. Zum Beispiel kann ein Teil der Schaltungen, die zur Realisierung der vorbestimmten Funktion benötigt werden, über einem Glassubstrat ausgebildet sein, und ein weiterer Teil der Schaltungen, die zur Realisierung der vorbestimmten Funktion benötigt werden, kann über einem einkristallinen Substrat (oder einem SOI-Substrat) ausgebildet sein. Dann kann das einkristalline Substrat, über dem der weitere Teil der Schaltungen, die zur Realisierung der vorbestimmten Funktion benötigt werden (ein derartiges Substrat wird auch als IC-Chip bezeichnet), durch COG (Chip-on-Glas) mit dem Glassubstrat verbunden werden, und der IC-Chip kann über dem Glassubstrat angeordnet werden. Alternativ kann ein IC-Chip mit dem Glassubstrat mittels TAB (Tape-Automated-Bonding), COF (Chip-on-Film), SMT (Surface Mount Technology), einer gedruckten Leiterplatte oder dergleichen verbunden werden. Wenn auf diese Weise ein Teil der Schaltungen über dem gleichen Substrat wie ein Pixelabschnitt ausgebildet ist, können die Kosten durch die Verringerung der die Anzahl von Bestandteilen gespart werden, oder die Zuverlässigkeit kann durch die Verringerung der Anzahl von Verbindungen mit Schaltungskomponenten erhöht werden. Insbesondere verbraucht in vielen Fällen eine Schaltung mit hoher Betriebsspannung, eine Schaltung mit hoher Betriebsfrequenz oder dergleichen eine große Menge an Strom. Um dies zu bewältigen, wird bei der Herstellung eines IC-Chips eine derartige Schaltung über einem Substrat (z. B. einem einkristallinen Substrat) ausgebildet, das sich von dem Substrat unterscheidet, über dem der Pixelabschnitt ausgebildet ist. Unter Verwendung dieses IC-Chips kann ein Anstieg des Stromverbrauchs verhindert werden.
In der Schaltung MP in 9A ist ein erster Anschluss des Transistors M1 elektrisch mit der Leitung IL verbunden. Ein zweiter Anschluss des Transistors M1 ist elektrisch mit einem ersten Anschluss des Kondensators C1 und einem Gate des Transistors M2 verbunden. Ein Gate des Transistors M1 ist elektrisch mit der Leitung WL verbunden. Ein erster Anschluss des Transistors M2 ist elektrisch mit einem zweiten Anschluss des Kondensators C1 und der Leitung VL verbunden. Ein zweiter Anschluss des Transistors M2 ist elektrisch mit einem ersten Anschluss des Transistors M3 und einem ersten Anschluss des Transistors M4 verbunden. Ein zweiter Anschluss des Transistors M3 ist elektrisch mit der Leitung OL verbunden. Ein Gate des Transistors M3 ist elektrisch mit der Leitung X1L verbunden. Ein zweiter Anschluss des Transistors M4 ist elektrisch mit der Leitung OLB verbunden. Ein Gate des Transistors M4 ist elektrisch mit der Leitung X2L verbunden. Es sei angemerkt, dass, wie in 9B dargestellt, der zweite Anschluss des Kondensators C1 elektrisch mit einer weiteren Leitung VLm statt der Leitung VL verbunden sein kann. In ähnlicher Weise kann ein zweiter Anschluss eines Kondensators C1r elektrisch mit einer weiteren Leitung VLmr statt einer Leitung VLr verbunden sein kann. Es sei angemerkt, dass nicht nur in 9A, sondern auch in einem Schaltplan einer weiteren Zeichnung der zweite Anschluss des Kondensators C1 elektrisch mit der weiteren Leitung VLm statt der Leitung VL verbunden sein kann. In 9B können beispielsweise die Leitung VL und die Leitung VLr die gleiche Leitung sein und können die Leitung VLm und die Leitung VLmr die gleiche Leitung sein (nicht dargestellt).
Es sei angemerkt, dass in dem in 9A dargestellten Halteabschnitt HC ein Punkt, an dem der zweite Anschluss des Transistors M1, der erste Anschluss des Kondensators C1 und das Gate des Transistors M2 elektrisch miteinander verbunden sind, als Knoten nd1 bezeichnet wird.
Wie bei der Ausführungsform 1 beschrieben, weist der Halteabschnitt HC beispielsweise eine Funktion zum Halten eines Potentials auf, das den ersten Daten w entspricht. Dieses Potential wird in dem Halteabschnitt HC, der in der Schaltung MC in 9A enthalten ist, auf die folgende Weise gehalten: Wenn der Transistor M1 eingeschaltet wird, wird dieses Potential von der Leitung IL eingegeben, um in den Kondensator C1 geschrieben zu werden, und danach wird der Transistor M1 ausgeschaltet. Somit kann ein Potential des Knotens nd1 als Potential, das den ersten Daten entspricht, gehalten werden.
Als Transistor M1 wird vorzugsweise ein Transistor mit geringem Sperrstrom verwendet, um das Potential des Knotens nd1 für eine lange Zeit zu halten. Als Transistor mit geringem Sperrstrom kann beispielsweise ein OS-Transistor verwendet werden. Es kann auch eine Konfiguration eingesetzt werden, in der ein ein Rückgate aufweisender Transistor als Transistor M1 verwendet wird und die Swellenspannung durch die Anlegung eines niedrigen Potentials auf das Rückgate in positiver Richtung verschoben wird, um den Sperrstrom zu verringern.
Die Schaltung MCr weist im Wesentlichen die gleiche Schaltungskonfiguration wie die Schaltung MC auf. Deshalb sind die Bezugszeichen der Schaltungselemente der Schaltung MCr durch „r“ gekennzeichnet, um sich von den Schaltungselementen der Schaltung MC zu unterscheiden.
Es wird eine Verbindungskonfiguration der Schaltung MCr, die sich von derjenigen der Schaltung MC unterscheidet, beschrieben. Ein zweiter Anschluss eines Transistors M3r ist elektrisch nicht mit der Leitung OL, sondern mit der Leitung OLB verbunden, und ein zweiter Anschluss eines Transistors M4r ist elektrisch nicht mit der Leitung OLB, sondern mit der Leitung OL verbunden. Der erste Anschluss des Transistors M2 ist elektrisch mit der Leitung VLr verbunden.
Um in einem nachfolgend beschriebenen Betriebsbeispiel die Beschreibung eines Stroms, der in die Schaltung MP eingegeben und von dieser ausgegeben wird, zu vereinfachen, werden beide Enden der in 9A dargestellten Leitung OL als Knoten ina und Knoten outa bezeichnet und werden beide Enden der Leitung OLB als Knoten inb und Knoten outb bezeichnet.
Die Leitung VL dient beispielsweise als Leitung, die eine konstante Spannung zuführt. Als diese konstante Spannung kann dann, wenn es sich bei dem Transistor M2 oder dem Transistor M2r um einen n-Kanal-Transistor handelt, beispielsweise ein niedriges Potential VSS, ein Erdpotential oder ein niedriges Potential, das sich von diesen unterscheidet, verwendet werden. Die Leitung VLr dient wie die Leitung VL als Leitung, die eine konstante Spannung zuführt, wobei ein niedriges Potential VSS, ein Erdpotential oder dergleichen als diese konstante Spannung verwendet werden kann. Wenn in diesem Fall 3A bis 3E, 4A bis 4D und 4F auf die Schaltungen ACTF[1] bis ACTF[n] der Rechenschaltung 110, der Rechenschaltung 120 und der Rechenschaltung 130 angewendet werden, weist die konstante Spannung, die die Leitung VAL liefert, die elektrisch mit den Schaltungen ACTF[1] bis ACTF[n] verbunden ist, vorzugsweise ein Potential, wie z. B. VDD, auf, das höher ist als die Potentiale, die die Leitung VL und die Leitung VLr liefern.
Die konstante Spannung, die die Leitung VLr zuführt, kann sich von der konstanten Spannung, die Leitung VL zuführt, unterscheiden oder kann gleich dieser sein. Wenn beispielsweise die konstanten Spannungen, die die Leitung VL und die Leitung VLr liefern, im Wesentlichen gleich sind, können die Leitung VLr und die Leitung VL wie in der Schaltung MP in 10A die gleiche Leitung sein.
Die Konfiguration der Schaltung MP in 9A kann je nach der Sachlage verändert werden. Beispielsweise können, wie in 10B dargestellt, der Transistor M2, der Transistor M2r, der Transistor M3, der Transistor M3r, der Transistor M4 und der Transistor M4r der Schaltung MP in 9A durch einen Transistor M2p, einen Transistor M2pr, einen Transistor M3p, einen Transistor M3pr, einen Transistor M4p bzw. einen Transistor M4pr, welche p-Kanal-Transistoren sind, ersetzt werden. Wenn insbesondere der Transistor M2 und der Transistor M2r durch p-Kanal-Transistoren ersetzt werden, wird vorzugsweise ein hohes Potential VDD als konstante Spannung, die die Leitung VL liefert, verwendet. Wenn in diesem Fall 3A bis 3E, 4A bis 4D und 4F auf die Schaltungen ACTF[1] bis ACTF[n] der Rechenschaltung 110, der Rechenschaltung 120 und der Rechenschaltung 130 angewendet werden, wird vorzugsweise ein Erdpotential oder VSS als konstante Spannung verwendet, die die Leitung VAL liefert, die elektrisch mit den Schaltungen ACTF[1] bis ACTF[n] verbunden ist. Auf diese Weise wird dann, wenn das Potential der Leitung verändert wird, auch die Richtung verändert, in die der Strom fließt.
In ähnlicher Weise kann der Transistor M1 durch einen p-Kanal-Transistor ersetzt werden. Obwohl in 10B der Transistor M2, der Transistor M2r, der Transistor M3, der Transistor M3r, der Transistor M4 und der Transistor M4r der Schaltung MP in 9A durch den Transistor M2p, den Transistor M2pr, den Transistor M3p, den Transistor M3pr, den Transistor M4p bzw. den Transistor M4pr, welche p-Kanal-Transistoren sind, ersetzt sind, kann/können ein oder mehrere Transistor/en, der/die aus dem Transistor M2, dem Transistor M2r, dem Transistor M3, dem Transistor M3r, dem Transistor M4 und dem Transistor M4r der Schaltung MP in 9A ausgewählt wird/werden, durch p-Kanal-Transistor/en ersetzt werden.
Beispielsweise können, wie in 11A dargestellt, der Transistor M3, der Transistor M3r, der Transistor M4 und der Transistor M4r der Schaltung MP in 9A durch einen Analogschalter A3, einen Analogschalter A4, einen Analogschalter A3r bzw. einen Analogschalter A4r ersetzt werden. Es sei angemerkt, dass 11A auch eine Leitung X1LB und eine Leitung X2LB zum Ansteuern des Analogschalters A3, des Analogschalters A4, des Analogschalter A3r und des Analogschalters A4r darstellt. Die Leitung X1LB ist elektrisch mit dem Analogschalter A3 und dem Analogschalter A3r verbunden, und die Leitung X2LB ist elektrisch mit dem Analogschalter A4 und dem Analogschalter A4r verbunden. Ein invertiertes Signal eines Signals, das in die Leitung X1L eingegeben wird, wird in die Leitung X1LB eingegeben, und ein invertiertes Signal eines Signals, das in die Leitung X2L eingegeben wird, wird in die Leitung X2LB eingegeben. Wie in 11 B dargestellt, können die Leitung X1L und die Leitung X2L in die Leitung XL zusammengeführt werden und können die Leitung X1LB und die Leitung X2LB in eine Leitung XLB zusammengeführt werden. Es sei angemerkt, dass beispielsweise der Analogschalter A3, der Analogschalter A4, der Analogschalter A3r und der Analogschalter A4r jeweils eine CMOS-Struktur aufweisen können, in der ein n-Kanal-Transistor und ein p-Kanal-Transistor verwendet werden.
Beispielsweise können, wie in 12A dargestellt, der Transistor M4 und der Transistor M4r der Schaltung MP in 9A durch den Transistor M4p bzw. den Transistor M4pr, welche p-Kanal-Transistoren sind, ersetzt werden. In der Schaltung MP in 12A ist das Gate des Transistors M3 elektrisch mit einem Gate des Transistors M4p und der Leitung XL verbunden. Die Leitung XL entspricht einer Leitung, in die zwei Leitungen in 9A, nämlich die Leitung X1L und die Leitung X2L, zusammengeführt sind. Die Polaritäten des Transistors M3 und des Transistors M4p unterscheiden sich voneinander, und die Gates des Transistors M3 und des Transistors M4p sind elektrisch mit der Leitung XL verbunden. Indem die Leitung XL mit einem vorbestimmten Potential versorgt wird, kann somit einer der Transistoren M3 und M4p eingeschaltet werden und kann der andere der Transistoren M3 und M4p ausgeschaltet werden.
Beispielsweise können, wie in 12B dargestellt, der Schaltung MP in 9A ein Transistor M2m und ein Transistor M2mr hinzugefügt werden und können die Stellen, an die die ersten Anschlüsse des Transistors M4 und des Transistors M4r elektrisch angeschlossen sind, verändert werden. In der Schaltung MP in 12B ist ein erster Anschluss des Transistors M2m elektrisch mit dem zweiten Anschluss des Kondensators C1, dem ersten Anschluss des Transistors M2 und der Leitung VL verbunden, und ein zweiter Anschluss des Transistors M2m ist elektrisch mit dem ersten Anschluss des Transistors M4 verbunden. Es sei angemerkt, dass in der Schaltung MP in 9A der zweite Anschluss des Transistors M2 elektrisch mit dem ersten Anschluss des Transistors M4 verbunden ist; in der Schaltung MP in 12B ist jedoch der zweite Anschluss des Transistors M2 nicht elektrisch mit dem ersten Anschluss des Transistors M4 verbunden. In der in 12B dargestellten Schaltung MP werden die Ströme, die in die Transistoren M3 und M4 fließen, durch die Potentiale der jeweiligen Gates des Transistors M2 und des Transistors M2m bestimmt. Es sei angemerkt, dass beispielsweise die Größe, z. B. die Kanallänge oder die Kanalbreite, des Transistors M2 vorzugsweise gleich derjenigen des Transistors M2m ist. Eine derartige Schaltungskonfiguration kann ein effizientes Layout ermöglichen. Des Weiteren können die Ströme, die in den Transistor M3 und den Transistor M4 fließen, ausgeglichen werden.
<< Betriebsbeispiel>>
Als Nächstes wird ein Betriebsbeispiel der in 9A dargestellten Schaltung MP beschrieben.
13A bis 13C, 14A bis 14C und 15A bis 15C sind jeweils ein Zeitdiagramm, das ein Betriebsbeispiel der Schaltung MP darstellt, und zwar die Veränderung der Potentiale der Leitung IL, der Leitung ILB, der Leitung WL, der Leitung X1L, der Leitung X2L, des Knotens nd1 und des Knotens nd1r. Es sei angemerkt, dass „high“ und „low“ in 13Abis 13C, 14A bis 14C und 15A bis 15C ein hohes Potential bzw. ein niedriges Potential bezeichnen. Die Strommenge, die von der Leitung OL an den Knoten outa (oder von dem Knoten outa an die Leitung OL) ausgegeben wird, wird als I_OL bezeichnet. Die Strommenge, die von der Leitung OLB an den Knoten outb (oder von dem Knoten outb an die Leitung OLB) ausgegeben wird, wird als I_OLB bezeichnet. Die in 13A bis 13C, 14A bis 14C und 15A bis 15C dargestellten Zeitdiagramme zeigen auch den Änderungsbetrag der Strommengen I_OL und I_OLB.
Es sei angemerkt, dass in diesem Betriebsbeispiel VSS (ein niedriges Potential) als konstante Spannung über die Leitung VL und Leitung VLr geliefert wird. In diesem Fall fließt ein Strom von der Leitung VAL über die Leitung OL in die Leitung VL. In ähnlicher Weise fließt ein Strom von der Leitung VAL über die Leitung OLB in die Leitung VLr.
In dieser Beschreibung und dergleichen bezeichnen die Begriffe „niedriges Potential“ und „hohes Potential“ keine bestimmte Potentiale, und je nach Leitungen könnten konkrete Potentiale variieren. Beispielsweise können sich ein niedriges Potential und ein hohes Potential, welche an dem Knoten nd1 und dem Knoten nd1r gehalten werden, von dem niedrigen Potential bzw. dem hohen Potential unterscheiden, die auf die Leitung X1L und die Leitung X2L angelegt werden.
Bevor das Betriebsbeispiel beschrieben wird, wird der Gewichtskoeffizient, der die Schaltung MP hält, wie folgt definiert. Wenn ein hohes Potential und ein niedriges Potential an dem Knoten nd1 des Halteabschnitts HC bzw. dem Knoten nd1r des Halteabschnitts HCr gehalten werden, hält die Schaltung MP den Gewichtskoeffizienten „+1“. Wenn ein niedriges Potential und ein hohes Potential an dem Knoten nd1 des Halteabschnitts HC bzw. dem Knoten nd1r des Halteabschnitts HCr gehalten werden, hält die Schaltung MP den Gewichtskoeffizienten „-1“. Wenn ein niedriges Potential sowohl an dem Knoten nd1 des Halteabschnitts HC als auch an dem Knoten nd1r des Halteabschnitts HCr gehalten werden, hält die Schaltung MP den Gewichtskoeffizienten „0“. Es sei angemerkt, dass beispielsweise VDD oder ein Potential, das etwas niedriger ist als VDD, als hohes Potential, das an den Knoten nd1 und nd1r gehalten wird, verwendet werden kann und dass beispielsweise VSS als niedriges Potential, das an dem Knoten nd1 und dem Knoten nd1r gehalten wird, verwednet werden kann. Es sei angemerkt, dass der Gewichtskoeffizient einen Analogwert aufweisen kann. In diesem Fall werden dann, wenn beispielsweise der Gewichtskoeffizient einen „positiven Analogwert“ aufweist, ein hohes analoges Potential und ein niedriges Potential an dem Knoten nd1 des Halteabschnitts HC bzw. dem Knoten nd1r des Halteabschnitts HCr gehalten. Wenn der Gewichtskoeffizient einen „negativen Analogwert“ aufweist, werden beispielsweise ein niedriges Potential und ein hohes analoges Potential an dem Knoten nd1 des Halteabschnitts HC bzw. dem Knoten nd1r des Halteabschnitts HCr gehalten. Wenn der Gewichtskoeffizient „0“ ist, werden beispielsweise ein niedriges Potential sowohl an dem Knoten nd1 des Halteabschnitts HC als auch an dem Knoten nd1r des Halteabschnitts HCr gehalten.
Ein Signal (ein errechneter Wert) eines Neurons, das in die Schaltung MP eingegeben wird, wird beispielsweise wie folgt definiert. Wenn ein hohes Potential und ein niedriges Potential auf die Leitung X1L bzw. die Leitung X2L angelegt werden, wird „+1“ als Signal des Neurons in die Schaltung MP eingegeben. Wenn ein niedriges Potential und ein hohes Potential auf die Leitung X1L bzw. die Leitung X2L angelegt werden, wird „-1“ als Signal des Neurons in die Schaltung MP eingegeben. Wenn ein niedriges Potential sowohl auf die Leitung X1L als auch auf die Leitung X2L angelegt wird, wird „0“ als Signal des Neurons in die Schaltung MP eingegeben.
In dieser Beschreibung und dergleichen können, sofern nicht anders festgelegt, der Transistor M2 und der Transistor M2r, welche eingeschaltet sind, schließlich im gesättigten Bereich arbeiten. Das heißt, dass die Gate-Spannung, die Source-Spannung und die Drain-Spannung von jedem der oben genannten Transistoren jeweils auf eine Spannung vorgespannt sein können, die zur Arbeit im gesättigten Bereich geeignet ist. Jedoch ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Um Schwankungen der zugeführten Spannungen zu verringern, können die Transistoren M2 und M2r im linearen Bereich arbeiten. Es sei angemerkt, dass dann, wenn der Gewichtskoeffizient einen Analogwert aufweist, beispielsweise die Transistoren M2 und M2r je nach der Größe des Gewichtskoeffizienten sowohl im linearen Bereich als auch im gesättigten Bereich arbeiten können.
In dieser Beschreibung und dergleichen können, sofern nicht anders festgelegt, der Transistor M1, der Transistor M3, der Transistor M4, der Transistor M1r, der Transistor M3r und der Transistor M4r, welche eingeschaltet sind, schließlich im linearen Bereich arbeiten. Das heißt, dass die Gate-Spannung, die Source-Spannung und die Drain-Spannung von jedem der oben genannten Transistoren jeweils auf eine Spannung vorgespannt sein können, die zur Arbeit im linearen Bereich geeignet ist.
Im Folgenden wird ein Betriebsbeispiel der Schaltung MP für jede mögliche Kombination des Gewichtskoeffizienten und des Signal des Neurons beschrieben.
(Bedingung 1)
Als Erstes wird beispielsweise der Fall in Betracht gezogen, in dem der Gewichtskoeffizient w „0“ ist und ein Signal (ein errechneter Wert) eines Neurons, das in die Schaltung MP eingegeben wird, „+1“ ist. 13A ist ein Zeitdiagramm der Schaltung MP in diesem Fall.
Von einem Zeitpunkt T1 bis zu einem Zeitpunkt T2 wird ein Initialisierungspotential V_ini zum Initialisieren des Potentials des Knotens nd1 des Halteabschnitts HCs und des Potentials des Knotens nd1r des Halteabschnitts HCr in die Leitung IL und die Leitung ILB eingegeben. Es sei angemerkt, dass in 13A V_ini als Potential dargestellt ist, das höher als ein niedrieges Potential und niedriger als ein hohes Potential ist; jedoch kann V_ini als Potential, das niedriger ist als das niedrige Potential, oder als Potential, das höher ist als das hohe Potential, eingestellt werden. Alternativ kann V_ini als Potential, das dem niedrigen Potential gleicht, oder als Potential, das dem hohen Potential gleicht, eingestellt werden. Außerdem können die Leitung IL und die Leitung ILB mit unterschiedlichen Potentialen als Initialisierungspotential V_ini versorgt werden. Es sei angemerkt, dass das Initialisierungspotential V_ini nicht notwendigerweise in die Leitung IL und die Leitung ILB eingegeben werden muss. Die Periode vom Zeitpunkt T1 bis zum Zeitpunkt T2 muss also nicht notwendigerweise bereitgestellt sein.
Vom Zeitpunkt T1 bis zum Zeitpunkt T2 wird ein niedriges Potential in die Leitung WL eingegeben. Demzufolge sind der Transistor M1 und der Transistor M1r ausgeschaltet.
Vom Zeitpunkt T1 bis zum Zeitpunkt T2 sind die Potentiale des Knotens nd1 und des Knotens nd1r nicht besonders bestimmt. In 13A handelt es sich bei den Potentialen des Knotens nd1 und des Knotens nd1r jeweils um ein Potential, das höher als das niedrige Potential und niedriger als V_ini ist.
Ein niedriges Potential wird sowohl in die Leitung X1L als auch in die Leitung X2L eingegeben. Demzufolge sind der Transistor M3, der Transistor M4, der Transistor M3r und der Transistor M4r ausgeschaltet.
Vom Zeitpunkt T2 bis zu einem Zeitpunkt T3 wird als Nächstes ein hohes Potential in die der Leitung WL eingegeben. Demzufolge werden der Transistor M1 und der Transistor M1r eingeschaltet, werden die Leitung IL und der Knoten nd1 in einen leitenden Zustand versetzt und werden die Leitung ILB und der Knoten nd1 r in einen leitenden Zustand versetzt. Somit werden die Potentiale des Knotens nd1 und des Knotens nd1r zu V_ini. Es sei angemerkt, dass es sich bei den Potentialen des Knotens nd1 und des Knotens nd1r nicht notwendigerweise um das Initialisierungspotential V_ini handlen muss. Die Periode vom Zeitpunkt T2 bis zum Zeitpunkt T3 muss also nicht notwendigerweise bereitgestellt sein.
Vom Zeitpunkt T3 bis zu einem Zeitpunkt T4 wird ein niedriges Potential sowohl an die Leitung IL als auch an die Leitung ILB angelegt und wird „0“ als Gewichtskoeffizient w eingegeben. Da ein hohes Potential vor dem Zeitpunkt T3 immer noch in die Leitung WL eingegeben wird und „0“ als Gewichtskoeffizient w eingegben wird, sind der Transistor M1 und der Transistor M1r eingeschaltet. Daher werden die Potentialen des Knotens nd1 und des Knotens nd1r jeweils zu einem niedrigen Potential.
Vom Zeitpunkt T4 bis zu einem Zeitpunkt T5 wird ein niedriges Potential in die Leitung WL eingegeben. Demzufolge werden der Transistor M1 und der Transistor M1 r ausgeschaltet, und die Potentiale des Knotens nd1 und des Knotens nd1r werden in dem Kondensator C1 bzw. dem Kondensator C1 r gehalten.
Durch die Vorgänge vom Zeitpunkt T1 bis zum Zeitpunkt T5 wird „0“ als Gewichtskoeffizient der Schaltung MP eingestellt.
Durch die bisherigen Vorgänge werden die Potentiale der Gates des Transistors M2 und des Transistors M2r jeweils zu einem niedrigen Potential, und es handelt sich bei den Potentialen der ersten Anschlüsse des Transistors M2 und des Transistors M2r jeweils um VSS, so dass der Transistor M2 und der Transistor M2r ausgeschaltet werden.
Vom Zeitpunkt T5 bis zu einem Zeitpunkt T6 wird beispielsweise das Initialisierungspotential V_ini in die Leitung IL und die Leitung ILB eingegeben. Es sei angemerkt, dass dieser Vorgang nicht unbedingt erfolderlich ist; deshalb muss das Initialisierungspotential V_ini nicht notwendigerweise in die Leitung IL und die Leitung ILB eingegeben werden. Die Periode vom Zeitpunkt T5 bis zum Zeitpunkt T6 muss also nicht notwendigerweise bereitgestellt sein. Des Weiteren können unterschiedliche Potentiale in die Leitung IL und die Leitung ILB eingegeben werden.
Zum und nach dem Zeitpunkt T6 werden als Eingabe des Signals „+1“ des Neurons in die Schaltung MP ein hohes Potential und ein niedriges Potential in die Leitung X1L bzw. die Leitung X2L eingegeben. Demzufolge werden der Transistor M3 und der Transistor M3r eingeschaltet und werden der Transistor M4 und der Transistor M4r ausgeschaltet. Mit anderen Worten: Durch diesen Vorgang werden die Schaltung MC und die Leitung OL in einen leitenden Zustand versetzt und werden die Schaltung MCr und die Leitung OLB in einen leitenden Zustand versetzt.
Da zu diesem Zeitpunkt der Transistor M2 in der Schaltung MC ausgeschaltet ist, fließt kein Strom zwischen der Leitung OL und der Leitung VL. Mit anderen Worten: Der Strom I_OL, der aus dem Knoten outa der Leitung OL ausgegeben wird, verändert sich nicht vor und nach dem Zeitpunkt T6. Da in ähnlicher Weise der Transistor M2r in der Schaltung MCr ausgeschaltet ist, fließt kein Strom zwischen der Leitung OLB und der Leitung VLr. Mit anderen Worten: Der Strom I_OLB, der aus dem Knoten outb der Leitung OLB ausgegeben wird, verändert sich ebenfalls nicht vor und nach dem Zeitpunkt T6.
Übrigens beträgt, da bei dieser Bedingung der Gewichtskoeffizient „0“ ist und das Signal des Neurons, das in die Schaltung MP eingegeben wird, „+1“ ist, das Pordukt des Gewichtskoeffizienten und des Signals des Neurons gemäß der Formel (1.1) „0“. Das Ergebnis „0“ als Produkt des Gewichtskoeffizienten und des Signals des Neurons entspricht dem Betrieb der Schaltung MP in dem Fall, in dem sich zum und nach dem Zeitpunkt T6 weder der Strom I_OL noch der Strom I_OLB verändert.
Es sei angemerkt, dass eine Vielzahl von Multiply-Accumulate-Operationen durchgeführt werden kann, indem, nachdem der Gewichtskoeffizient w einmal eingegeben worden ist, nur der errechnete Wert geändert wird, ohne den Wert des Gewichtskoeffizienten w zu aktualisieren. In diesem Fall ist die Aktivierung des Gewichtskoeffizienten w unnögit, und somit kann der Stromverbrauch verringert werden. Es sei angemerkt, dass der Gewichtskoeffizient w über einen langen Zeitraum gehalten werden muss, um die Häufigkeit der Aktivierung des Gewichtskoeffizienten w zu verringern. Wenn dabei beispielsweise ein OS-Transistor verwendet wird, kann der Gewichtskoeffizient w unter Nutzung dessen niedrigen Sperrstroms über einen langen Zeitraum gehalten werden.
(Bedingung 2)
Als Nächstes wird beispielsweise der Fall in Betracht gezogen, in dem der Gewichtskoeffizient w „+1“ ist und das Signal (der errechnete Wert) des Neurons, das in die Schaltung MP eingegeben wird, „+1“ ist. 13B ist ein Zeitdiagramm der Schaltung MP in diesem Fall.
Vorgänge vom Zeitpunkt T1 bis zum Zeitpunkt T3 sind ähnlich den Vorgängen vom Zeitpunkt T1 bis zum Zeitpunkt T3 der Bedingung 1; dafür wird daher auf die Beschreibung der Vorgänge vom Zeitpunkt T1 bis zum Zeitpunkt T3 der Bedingung 1 verwiesen.
Vom Zeitpunkt T3 bis zum Zeitpunkt T4 werden ein hohes Potential und ein niedriges Potential an die Leitung IL bzw. die Leitung ILB angelegt und wird „1“ als Gewichtskoeffizient w eingegeben. Da ein hohes Potential vor dem Zeitpunkt T3 immer noch in die Leitung WL eingegeben wird und „1“ als Gewichtskoeffizient w eingegeben wird, sind der Transistor M1 und der Transistor M1r eingeschaltet. Daher wird das Potential des Knotens nd1 zu einem hohen Potential und wird das Potential des Knotens nd1r zu einem niedrigen Potential.
Vom Zeitpunkt T4 bis zum Zeitpunkt T5 wird ein niedriges Potential in die Leitung WL eingegeben. Demzufolge werden der Transistor M1 und der Transistor M1r ausgeschalet, und die Potentiale des Knotens nd1 und des Knotens nd1r werden in dem Kondensator C1 bzw. dem Kondensator C1 r gehalten.
Durch die Vorgänge vom Zeitpunkt T1 bis zum Zeitpunkt T5 wird „+1“ als Gewichtskoeffizient der Schaltung MP eingestellt.
Durch die bisherigen Vorgänge wird das Potential des Gates des Transistors M2 zu einem hohen Potential und wird das Potential des Gates des Transistors M2r zu einem niedrigen Potential, und es handelt sich bei den Potentialen der ersten Anschlüsse des Transistors M2 und des Transistors M2r jeweils um VSS, so dass der Transistor M2 eingeschaltet wird und der Transistor M2r ausgeschaltet wird.
Ein Vorgang vom Zeitpunkt T5 bis zum Zeitpunkt T6 ist ähnlich dem Vorgang vom Zeitpunkt T5 bis zum Zeitpunkt T6 der Bedingung 1; dafür wird daher auf die Beschreibung des Vorgangs vom Zeitpunkt T5 bis zum Zeitpunkt T6 der Bedingung 1 verwiesen.
Zum und nach dem Zeitpunkt T6 werden als Eingabe des Signals „+1“ des Neurons in die Schaltung MP ein hohes Potential und ein niedriges Potential in die Leitung X1L bzw. die Leitung X2L eingegeben. Demzufolge werden der Transistor M3 und der Transistor M3r eingeschaltet und werden der Transistor M4 und der Transistor M4r ausgeschaltet. Mit anderen Worten: Durch diesen Vorgang werden die Schaltung MC und die Leitung OL in einen leitenden Zustand versetzt und werden die Schaltung MCr und die Leitung OLB in einen leitenden Zustand versetzt.
Da zu diesem Zeitpunkt der Transistor M2 in der Schaltung MC eingeschaltet ist, fließt ein Strom zwischen der Leitung OL und der Leitung VL. Mit anderen Worten: Der Strom I_OL, der aus dem Knoten outa der Leitung OL ausgegeben wird, erhöht sich nach dem Zeitpunkt T6 (in 13B ist der Erhöhungsbetrag des Stroms I_OL durch ΔI gekennzeichnet). Da andererseits der Transistor M2r in der Schaltung MCr ausgeschaltet ist, fließt kein Strom zwischen der Leitung OLB und der Leitung VLr. Mit anderen Worten: Der Strom I_OLB, der aus dem Knoten outb der Leitung OLB ausgegeben wird, verändert sich nicht vor und nach dem Zeitpunkt T6.
Übrigens beträgt, da bei dieser Bedingung der Gewichtskoeffizient w „+1“ ist und das Signal (der errechnete Wert) des Neurons, das in die Schaltung MP eingegeben wird, „+1“ ist, das Pordukt des Gewichtskoeffizienten und des Signals des Neurons gemäß der Formel (1.1) „+1“. Das Ergebnis „1“ als Produkt des Gewichtskoeffizienten und des Signals des Neurons entspricht dem Betrieb der Schaltung MP in dem Fall, in dem sich zum und nach dem Zeitpunkt T6 der Strom I_OL verändert und der Strom I_OLB nicht verändert.
(Bedingung 3)
Als Nächstes wird beispielsweise der Fall in Betracht gezogen, in dem der Gewichtskoeffizient w „-1“ ist und das Signal (der errechnete Wert) des Neurons, das in die Schaltung MP eingegeben wird, „+1“ ist. 13C ist ein Zeitdiagramm der Schaltung MP in diesem Fall.
Vorgänge vom Zeitpunkt T1 bis zum Zeitpunkt T3 sind ähnlich den Vorgängen vom Zeitpunkt T1 bis zum Zeitpunkt T3 der Bedingung 1; dafür wird daher auf die Beschreibung der Vorgänge vom Zeitpunkt T1 bis zum Zeitpunkt T3 der Bedingung 1 verwiesen.
Vom Zeitpunkt T3 bis zum Zeitpunkt T4 werden ein niedriges Potential und ein hohes Potential an die Leitung IL bzw. die Leitung ILB angelegt und wird „-1“ als Gewichtskoeffizient w eingegeben. Da ein hohes Potential vor dem Zeitpunkt T3 immer noch in die Leitung WL eingegeben wird, sind der Transistor M1 und der Transistor M1r eingeschaltet. Daher wird „-1“ als Gewichtskoeffizient w eingegegben, wird das Potential des Knotens nd1 zu einem niedrigen Potential und wird das Potential des Knotens nd1r zu einem hohen Potential.
Vom Zeitpunkt T4 bis zum Zeitpunkt T5 wird ein niedriges Potential in die Leitung WL eingegeben. Demzufolge werden der Transistor M1 und der Transistor M1r ausgeschaltet, und die Potentiale des Knotens nd1 und des Knotens nd1r werden in dem Kondensator C1 bzw. dem Kondensator C1r gehalten.
Durch die Vorgänge vom Zeitpunkt T1 bis zum Zeitpunkt T5 wird „-1“ als Gewichtskoeffizient der Schaltung MP eingestellt.
Durch die bisherigen Vorgänge wird das Potential des Gates des Transistors M2 zu einem niedrig Potential und wird das Potential des Gates des Transistors M2r zu einem hohen Potential, und es handelt sich bei den Potentialen der ersten Anschlüsse der Transistoren M2 und M2r jeweils um VSS, so dass der Transistor M2 ausgeschaltet wird und der Transistor M2r eingeschaltet wird.
Ein Vorgang vom Zeitpunkt T5 bis zum Zeitpunkt T6 ist ähnlich dem Vorgang vom Zeitpunkt T5 bis zum Zeitpunkt T6 der Bedingung 1; dafür wird daher auf die Beschreigung des Vorgangs vom Zeitpunkt T5 bis zum Zeitpunkt T6 der Bedingung 1 verwiesen.
Zum und nach dem Zeitpunkt T6 werden als Eingabe des Signals „+1“ des Neurons in die Schaltung MP ein hohes Potential und ein niedriges Potential in die Leitung X1L bzw. die Leitung X2L eingegeben. Demzufolge werden der Transistor M3 und der Transistor M3r eingeschaltet und werden der Transistor M4 und der Transistor M4r ausgeschaltet. Mit anderen Worten: Durch diesen Vorgang werden die Schaltung MC und die Leitung OL in einen leitenden Zustand versetzt und werden die Schaltung MCr und die Leitung OLB in einen leitenden Zustand versetzt.
Da zu diesem Zeitpunkt der Transistor M2 in der Schaltung MC ausgeschaltet ist, fließt kein Strom zwischen der Leitung OL und der Leitung VL. Mit anderen Worten: Der Strom I_OL, der aus dem Knoten outa der Leitung OL ausgegeben wird, verändert sich nicht vor und nach dem Zeitpunkt T6. Da andererseits der Transistor M2r in der Schaltung MCr eingeschaltet ist, fließt ein Strom zwischen der Leitung OLB und der Leitung VLr. Mit anderen Worten: Der Strom I_OLB, der aus dem Knoten outb der Leitung OLB ausgegeben wird, erhöht sich nach dem Zeitpunkt T6 (in 13C ist der Erhöhungsbetrag des Stroms I_OLB durch ΔI gekennzeichnet).
Übrigens beträgt, da bei dieser Bedingung der Gewichtskoeffizient w „-1“ ist und das Signal (der errechnete Wert) des Neurons, das in die Schaltung MP eingegeben wird, „+1“ ist, das Pordukt des Gewichtskoeffizienten und des Signals des Neurons gemäß der Formel (1.1) „-1“. Das Ergebnis „-1“ als Produkt des Gewichtskoeffizienten und des Signals des Neurons entspricht dem Betrieb der Schaltung MP in dem Fall, in dem sich zum und nach dem Zeitpunkt T6 der Strom I_OL nicht verändert und der Strom I_OLB verändert.
(Bedingung 4)
Für diese Bedingung wird beispielsweise der Betrieb der Schaltung MP in dem Fall in Betracht gezogen, in dem der Gewichtskoeffizient w „0“ ist und das Signal (der errechnete Wert) des Neurons, das in die Schaltung MP eingegeben wird, „-1“ ist. 14A ist ein Zeitdiagramm der Schaltung MP in diesem Fall.
Vorgänge vom Zeitpunkt T1 bis zum Zeitpunkt T6 sind ähnlich den Vorgängen vom Zeitpunkt T1 bis zum Zeitpunkt T6 der Bedingung 1; dafür wird daher auf die Beschreibung der Vorgänge vom Zeitpunkt T1 bis zum Zeitpunkt T6 der Bedingung 1 verwiesen.
Zum und nach dem Zeitpunkt T6 werden als Eingabe des Signals (des errechneten Wertes) „-1“ des Neurons in die Schaltung MP ein niedriges Potential und ein hohes Potential in die Leitung X1L bzw. die Leitung X2L eingegeben. Demzufolge werden der Transistor M3 und der Transistor M3r ausgeschaltet und werden der Transistor M4 und der Transistor M4r eingeschaltet. Mit anderen Worten: Durch diesen Vorgang werden die Schaltung MC und die Leitung OLB in einen leitenden Zustand versetzt und werden die Schaltung MCr und die Leitung OL in einen leitenden Zustand versetzt.
Da zu diesem Zeitpunkt der Transistor M2 in der Schaltung MC ausgeschaltet ist, fließt kein Strom zwischen der Leitung OLB und der Leitung VL. Mit anderen Worten: Der Strom I_OLB, der aus dem Knoten outb der Leitung OLB ausgegeben wird, verändert sich nicht vor und nach dem Zeitpunkt T6. Da in ähnlicher Weise der Transistor M2r in der Schaltung MCr ausgeschaltet ist, fließt kein Strom zwischen der Leitung OL und der Leitung VLr. Mit anderen Worten: Der Strom I_OL, der aus dem Knoten outa der Leitung OL ausgegeben wird, verändert sich ebenfalls nicht vor und nach dem Zeitpunkt T6.
Übrigens beträgt, da bei dieser Bedingung der Gewichtskoeffizient w „0“ ist und das Signal (der errechnete Wert) des Neurons, das in die Schaltung MP eingegeben wird, „-1“ ist, das Pordukt des Gewichtskoeffizienten und des Signals des Neurons gemäß der Formel (1.1) „0“. Das Ergebnis „0“ als Produkt des Gewichtskoeffizienten und des Signals des Neurons entspricht dem Betrieb der Schaltung MP in dem Fall, in dem sich zum und nach dem Zeitpunkt T6 weder der Strom I_OL noch der Strom I_OLB verändert; dies stimmt mit dem Ergebnis des Schaltungsbetriebs der Bedingung 1 überein.
(Bedingung 5)
Für diese Bedingung wird beispielsweise der Betrieb der Schaltung MP in dem Fall in Betracht gezogen, in dem der Gewichtskoeffizient w „+1“ ist und das Signal (der errechnete Wert) des Neurons, das in die Schaltung MP eingegeben wird, „-1“ ist. 14B ist ein Zeitdiagramm der Schaltung MP in diesem Fall.
Vorgänge vom Zeitpunkt T1 bis zum Zeitpunkt T6 sind ähnlich den Vorgängen vom Zeitpunkt T1 bis zum Zeitpunkt T6 der Bedingung 2; dafür wird daher auf die Beschreibung der Vorgänge vom Zeitpunkt T1 bis zum Zeitpunkt T6 der Bedingung 2 verwiesen.
Zum und nach dem Zeitpunkt T6 werden als Eingabe des Signals (des errechneten Wertes) „-1“ des Neurons in die Schaltung MP ein niedriges Potential und ein hohes Potential in die Leitung X1L bzw. die Leitung X2L eingegeben. Demzufolge werden der Transistor M3 und der Transistor M3r ausgeschaltet und werden der Transistor M4 und der Transistor M4r eingeschaltet. Mit anderen Worten: Durch diesen Vorgang werden die Schaltung MC und die Leitung OLB in einen leitenden Zustand versetzt und werden die Schaltung MCr und die Leitung OL in einen leitenden Zustand versetzt.
Da zu diesem Zeitpunkt der Transistor M2 in der Schaltung MC eingeschaltet ist, fließt ein Strom zwischen der Leitung OLB und der Leitung VL. Mit anderen Worten: Der Strom I_OLB, der aus dem Knoten outb der Leitung OLB ausgegeben wird, erhöht sich nach dem Zeitpunkt T6 (in 14B ist der Erhöhungsbetrag des Stroms I_OLB durch ΔI gekennzeichnet). Da andererseits der Transistor M2r in der Schaltung MCr ausgeschaltet ist, fließt kein Strom zwischen der Leitung OL und der Leitung VLr. Mit anderen Worten: Der Strom I_OL, der aus dem Knoten outa der Leitung OL ausgegeben wird, verändert sich nicht vor und nach dem Zeitpunkt T6.
Übrigens beträgt, da bei dieser Bedingung der Gewichtskoeffizient w „+1“ ist und das Signal (der errechnete Wert) des Neurons, das in die Schaltung MP eingegeben wird, „-1“ ist, das Pordukt des Gewichtskoeffizienten und des Signals des Neurons gemäß der Formel (1.1) „-1“. Das Ergebnis „-1“ als Produkt des Gewichtskoeffizienten und des Signals des Neurons entspricht dem Betrieb der Schaltung MP in dem Fall, in dem sich zum und nach dem Zeitpunkt T6 der Strom I_OL nicht verändert und der Strom I_OLB verändert; dies stimmt mit dem Ergebnis des Schaltungsbetriebs der Bedingung 3 überein.
(Bedingung 6)
Für diese Bedingung wird beispielsweise der Betrieb der Schaltung MP in dem Fall in Betracht gezogen, in dem der Gewichtskoeffizient w „-1“ ist und das Signal (der errechnete Wert) des Neurons, das in die Schaltung MP eingegeben wird, „-1“ ist. 14C ist ein Zeitdiagramm der Schaltung MP in diesem Fall.
Vorgänge vom Zeitpunkt T1 bis zum Zeitpunkt T6 sind ähnlich den Vorgängen vom Zeitpunkt T1 bis zum Zeitpunkt T6 der Bedingung 3; dafür wird daher auf die Beschreibung der Vorgänge vom Zeitpunkt T1 bis zum Zeitpunkt T6 der Bedingung 3 verwiesen.
Zum und nach dem Zeitpunkt T6 werden als Eingabe des Signals (des errechneten Wertes) „-1“ des Neurons in die Schaltung MP ein niedriges Potential und ein hohes Potential in die Leitung X1L bzw. die Leitung X2L eingegeben. Demzufolge werden der Transistor M3 und der Transistor M3r ausgeschaltet und werden der Transistor M4 und der Transistor M4r eingeschaltet. Mit anderen Worten: Durch diesen Vorgang werden die Schaltung MC und die Leitung OLB in einen leitenden Zustand versetzt und werden die Schaltung MCr und die Leitung OL in einen leitenden Zustand versetzt.
Da zu diesem Zeitpunkt der Transistor M2 in der Schaltung MC ausgeschaltet ist, fließt kein Strom zwischen der Leitung OLB und der Leitung VL. Mit anderen Worten: Der Strom I_OLB, der aus dem Knoten outb der Leitung OLB ausgegeben wird, verändert sich nicht vor und nach dem Zeitpunkt T6. Da andererseits der Transistor M2r in der Schaltung MCr eingeschaltet ist, fließt ein Strom zwischen der Leitung OL und der Leitung VLr. Mit anderen Worten: Der Strom I_OL, der aus dem Knoten outa der Leitung OL ausgegeben wird, erhöht sich nach dem Zeitpunkt T6 (in 14C ist der Erhöhungsbetrag des Stroms I_OL durch ΔI gekennzeichnet).
Übrigens beträgt, da bei dieser Bedingung der Gewichtskoeffizient w „-1“ ist und das Signal (der errechnete Wert) des Neurons, das in die Schaltung MP eingegeben wird, „-1“ ist, das Pordukt des Gewichtskoeffizienten und des Signals des Neurons gemäß der Formel (1.1) „+1“. Das Ergebnis „+1“ als Produkt des Gewichtskoeffizienten und des Signals des Neurons entspricht dem Betrieb der Schaltung MP in dem Fall, in dem sich zum und nach dem Zeitpunkt T6 der Strom I_OL verändert und der Strom I_OLB nicht verändert; dies stimmt mit dem Ergebnis des Schaltungsbetriebs der Bedingung 2 überein.
(Bedingung 7)
Für diese Bedingung, nämlich für die Bedingung 7, wird beispielsweise der Betrieb der Schaltung MP in dem Fall in Betracht gezogen, in dem der Gewichtskoeffizient w „0“ ist und das Signal (der errechnete Wert) des Neurons, das in die Schaltung MP eingegeben wird, „0“ ist. 15A ist ein Zeitdiagramm der Schaltung MP in diesem Fall.
Vorgänge vom Zeitpunkt T1 bis zum Zeitpunkt T6 sind ähnlich den Vorgängen vom Zeitpunkt T1 bis zum Zeitpunkt T6 der Bedingung 1; dafür wird daher auf die Beschreibung der Vorgänge vom Zeitpunkt T1 bis zum Zeitpunkt T6 der Bedingung 1 verwiesen.
Zum und nach dem Zeitpunkt T6 wird als Eingabe des Signals (des errechneten Wertes) „0“ des Neurons in die Schaltung MP ein niedriges Potential sowohl in die Leitung X1L als auch in die Leitung X2L eingegeben. Demzufolge werden der Transistor M3, der Transistor M3r, der Transistor M4 und der Transistor M4r ausgeschaltet. Mit anderen Worten: Durch diesen Vorgang werden die Schaltung MC und die Schaltung MCr jeweils sowohl in Bezug auf die Leitung OL als auch in Bezug auf die Leitung OLB in einen nicht-leitenden Zustand versetzt.
In der Schaltung MC fließt daher kein Strom zwischen der Leitung OL und einer der Leitungen VL und VLr. Mit anderen Worten: Der Strom I_OLB, der aus dem Knoten outb der Leitung OLB ausgegeben wird, verändert sich nicht vor und nach dem Zeitpunkt T6. In ähnlicher Weise fließt in der Schaltung MCr kein Strom zwischen der Leitung OLB und der andreren der Leitungen VL und VLr. Mit anderen Worten: Der Strom I_OL, der aus dem Knoten outa der Leitung OL ausgegeben wird, verändert sich ebenfalls nicht vor und nach dem Zeitpunkt T6.
Übrigens beträgt, da bei dieser Bedingung der Gewichtskoeffizient w „0“ ist und das Signal (der errechnete Wert) des Neurons, das in die Schaltung MP eingegeben wird, „0“ ist, das Pordukt des Gewichtskoeffizienten und des Signals des Neurons gemäß der Formel (1.1) „0“. Das Ergebnis „0“ als Produkt des Gewichtskoeffizienten und des Signals des Neurons entspricht dem Betrieb der Schaltung MP in dem Fall, in dem sich zum und nach dem Zeitpunkt T6 weder der Strom I_OL noch der Strom I_OLB verändert; dies stimmt mit den Ergebnissen des Schaltungsbetriebs der Bedingung 1 und der Bedingung 4 überein.
(Bedingung 8)
Für diese Bedingung, nämlich für die Bedingung 8, wird beispielsweise der Betrieb der Schaltung MP in dem Fall in Betracht gezogen, in dem der Gewichtskoeffizient w „+1“ ist und das Signal (der errechnete Wert) des Neurons, das in die Schaltung MP eingegeben wird, „0“ ist. 15B ist ein Zeitdiagramm der Schaltung MP in diesem Fall.
Vorgänge vom Zeitpunkt T1 bis zum Zeitpunkt T6 sind ähnlich den Vorgängen vom Zeitpunkt T1 bis zum Zeitpunkt T6 der Bedingung 2; dafür wird daher auf die Beschreibung der Vorgänge vom Zeitpunkt T1 bis zum Zeitpunkt T6 der Bedingung 2 verwiesen.
Zum und nach dem Zeitpunkt T6 wird als Eingabe des Signals (des errechneten Wertes) „0“ des Neurons in die Schaltung MP ein niedriges Potential sowohl in die Leitung X1L als auch in die Leitung X2L eingegeben. Wie in den Vorgängen zum und nach dem Zeitpunkt T6 der Bedingung 7 wird also durch diesen Vorgang die Schaltung MC sowohl in Bezug auf die Leitung OL als auch in Bezug auf die Leitung OLB in einen nicht-leitenden Zustand versetzt und wird die Schaltung MCr sowohl in Bezug auf die Leitung OL als auch in Bezug auf die Leitung OLB in einen nicht-leitenden Zustand versetzt. Daher fließt kein Strom zwischen der Leitung OL oder der Leitung OLB und einer der Leitungen VL und VLr; somit verändert sich weder der Strom I_OL, der aus dem Knoten outa der Leitung OL ausgegeben wird, noch der Strom I_OLB, der aus dem Knoten outb der Leitung OLB ausgegeben wird, vor und nach dem Zeitpunkt T6.
Übrigens beträgt, da bei dieser Bedingung der Gewichtskoeffizient w „+1“ ist und das Signal (der errechnete Wert) des Neurons, das in die Schaltung MP eingegeben wird, „0“ ist, das Pordukt des Gewichtskoeffizienten und des Signals des Neurons gemäß der Formel (1.1) „0“. Das Ergebnis „0“ als Produkt des Gewichtskoeffizienten und des Signals des Neurons entspricht dem Betrieb der Schaltung MP in dem Fall, in dem sich zum und nach dem Zeitpunkt T6 weder der Strom I_OL noch der Strom I_OLB verändert; dies stimmt mit den Ergebnissen des Schaltungsbetriebs der Bedingung 1, der Bedingung 4 und der Bedingung 7 überein.
(Bedingung 9)
Für diese Bedingung, nämlich für die Bedingung 9, wird beispielsweise der Betrieb der Schaltung MP in dem Fall in Betracht gezogen, in dem der Gewichtskoeffizient w „-1“ ist und das Signal (der errechnete Wert) des Neurons, das in die Schaltung MP eingegeben wird, „0“ ist. 15C ist ein Zeitdiagramm der Schaltung MP in diesem Fall.
Vorgänge vom Zeitpunkt T1 bis zum Zeitpunkt T6 sind ähnlich den Vorgängen vom Zeitpunkt T1 bis zum Zeitpunkt T6 der Bedingung 3; dafür wird daher auf die Beschreibung der Vorgänge vom Zeitpunkt T1 bis zum Zeitpunkt T6 der Bedingung 3 verwiesen.
Zum und nach dem Zeitpunkt T6 wird als Eingabe des Signals (des errechneten Wertes) „0“ des Neurons in die Schaltung MP ein niedriges Potential sowohl in die Leitung X1L als auch in die Leitung X2L eingegeben. Wie in den Vorgängen zum und nach dem Zeitpunkt T6 der Bedingung 7 wird also durch diesen Vorgang die Schaltung MC sowohl in Bezug auf die Leitung OL als auch in Bezug auf die Leitung OLB in einen nicht-leitenden Zustand versetzt und wird die Schaltung MCr sowohl in Bezug auf die Leitung OL als auch in Bezug auf die Leitung OLB in einen nicht-leitenden Zustand versetzt. Daher fließt kein Strom zwischen der Leitung OL oder der Leitung OLB und einer der Leitungen VL und VLr; somit verändert sich weder der Strom I_OL, der aus dem Knoten outa der Leitung OL ausgegeben wird, noch der Strom I_OLB, der aus dem Knoten outb der Leitung OLB ausgegeben wird, vor und nach dem Zeitpunkt T6.
Übrigens beträgt, da bei dieser Bedingung der Gewichtskoeffizient w „-1“ ist und das Signal (der errechnete Wert) des Neurons, das in die Schaltung MP eingegeben wird, „0“ ist, das Pordukt des Gewichtskoeffizienten und des Signals des Neurons gemäß der Formel (1.1) „0“. Das Ergebnis „0“ als Produkt des Gewichtskoeffizienten und des Signals des Neurons entspricht dem Betrieb der Schaltung MP in dem Fall, in dem sich zum und nach dem Zeitpunkt T6 weder der Strom I_OL noch der Strom I_OLB verändert; dies stimmt mit den Ergebnissen des Schaltungsbetriebs der Bedingung 1, der Bedingung 4, der Bedingung 7 und der Bedingung 8 überein.
Die Ergebnisse der Betriebsbeispiele der vorstehend beschriebenen Bedingungen 1 bis 9 sind in der folgenden Tabelle zusammengefasst. Es sei angemerkt, dass in der folgenden Tabelle ein hohes Potential und ein niedriges Potential als „hoch“ bzw. „niedrig“ bezeichnet sind.

[Tabelle 2]

Bedingung	Gewichtskoeffizient	nd1	nd1r	Signal	X1L	X2L	Gewichtskoeffizient mal Signal	Veränderung von I_OL	Veränderung von I_OLB
Bedingung 1	0	niedrig	niedrig	+1	hoch	niedrig	0	nicht verändert	nicht verändert
Bedingung 2	+1	hoch	niedrig	+1	hoch	niedrig	+1	verändert	nicht verändert
Bedingung 3	-1	niedrig	hoch	+1	hoch	niedrig	-1	nicht verändert	verändert
Bedingung 4	0	niedrig	niedrig	-1	niedrig	hoch	0	nicht verändert	nicht verändert
Bedingung 5	+1	hoch	niedrig	-1	niedrig	hoch	-1	nicht verändert	verändert
Bedingung 6	-1	niedrig	hoch	-1	niedrig	hoch	+1	verändert	nicht verändert
Bedingung 7	0	niedrig	niedrig	0	niedrig	niedrig	0	nicht verändert	nicht verändert
Bedingung 8	+1	hoch	niedrig	0	niedrig	niedrig	0	nicht verändert	nicht verändert
Bedingung 9	-1	niedrig	hoch	0	niedrig	niedrig	0	nicht verändert	nicht verändert

Hier ist beispielsweise der Fall gezeigt worden, in dem die Leitung OL und die Leitung OLB jeweils mit einer Schaltung MC und einer Schaltung MCr verbunden sind. Wenn im Gegensatz dazu, wie beispielsweise in 2, 6, 7 und 8 dargestellt, die Leitung OL und die Leitung OLB jeweils mit einer Vielzahl von Schaltungen MC und einer Vielzahl von Schaltungen MCr verbunden sind, werden Ströme, die von den jeweiligen Schaltungen MC und den jeweiligen Schaltungen MCr ausgegeben werden, nach der Kirchhoffschen Knotenregel addiert. Demzufolge wird eine Summenberechnung durchgeführt. Mit anderen Worten: In jeder der Schaltungen MC und der Schaltungen MCr wird eine Produktberechnung durchgeführt, und eine Summenberechnung wird durch Addieren der Ströme aus der Vielzahl von Schaltungen MC und der Vielzahl von Schaltungen MCr durchgeführt. Als Ergebnis wird eine Multiply-Accumulate-Operation durchgeführt.
Übrigens kann dann, wenn beim Betrieb der Schaltung MP eine Berechtung unter Verwendung von lediglich zwei Werten „+1“ und „-1“ als Gewichtskoeffizienten und lediglich zwei Werten „+1“ und „-1“ als Signal des Neurons durchgeführt wird, die Schaltung MP wie eine Nicht-Schaltung (Koinzidenzschaltung) einer Kontravalenz funktionieren.
Wenn beim Betrieb der Schaltung MP eine Berechnung unter Verwendung von lediglich zwei Werten „+1“ und „0“ als Gewichtskoeffizienten und lediglich von zwei Werten „+1“ und „0“ als Signal des Neurons durchgeführt wird, kann die Schaltung MP wie eine Konjunktionsschaltung funktionieren.
In diesem Betriebsbeispiel wird übrigens ein hohes Potential oder ein niedriges Potential als Potentiale verwendet, die in dem Halteabschnitt HC und dem Halteabschnitt HCr der Schaltungen MC und MCr der Schaltung MP gehalten werden; jedoch können Potentiale, die Analogwerte aufweisen, in dem Halteabschnitt HC und dem Halteabschnitt HCr gehalten werden. Wenn beispielsweise der Gewichtskoeffizient einen „positiven Analogwert“ aufweist, werden ein hohes analoges Potential und ein niedriges Potential an dem Knoten nd1 des Halteabschnitts HC bzw. dem Knoten nd1 r des Halteabschnitts HCr gehalten. Wenn der Gewichtskoeffizient einen „negativen Analogwert“ aufweist, werden beispielsweise ein niedriges Potential und ein hohes analoges Potential in dem Knoten nd1 des Halteabschnitts HC bzw. dem Knoten nd1r des Halteabschnitts HCr gehalten. Des Weiteren entsprechen die Größen des Stroms I_OL und des Stroms I_OLB jeweils der Höhe des analogen Potentials. Das Halten der Potentiale, die Analogwerte aufweisen, in den Halteabschnitten HC und HCr ist nicht auf das Betriebsbeispiel der Schaltung MP in 9A beschränkt und kann auch in einer weiteren Schaltung MP, die in dieser Beschreibung und dergleichen gezeigt ist, vorgenommen werden.
<Konfigurationsbeispiel 2>
Als Nächstes wird ein Beispiel für eine Schaltungskonfiguration beschrieben, die auf die in 5C und 5D dargstellten Schaltung MP angewendet werden kann.
Die in 16A dargestellte Schaltung MP ist ein Konfigurationsbeispiel der Schaltung MP in 5C und unterscheidet sich von der Schaltung MP in 9A dahingehend, dass die Leitung IL und die Leitung ILB in eine Leitung zusammengeführt sind und dass die Leitung W1L und die Leitung W2L als Leitung WL in 9A bereitgestellt sind.
In der Schaltung MP in 16A sind der erste Anschluss des Transistors M1 und der erste Anschluss des Transistors M1r elektrisch mit der Leitung IL verbunden. Zudem ist das Gate des Transistors M1 elektrisch mit der Leitung W1L verbunden, und das Gate des Transistors M1r ist elektrisch mit der Leitung W2L verbunden. Es sei angemerkt, dass die Beschreibung der Abschnitte der Schaltung MP in 16A weggelassen wird, die jeweils eine Verbindungskonfiguration aufweisen, die derjenigen der Schaltung MP in 9A ähnlich ist.
Bei der Einstellung des Gewichtskoeffizienten in der Schaltung MP in 16A werden zuerst die Potentiale, die der Leitung W1L und der Leitung W2L zugeführt werden, verändert, um den Transistor M1 einzuschalten und den Transistor M1r auszuschalten, anschließend wird ein in dem Halteabschnitt HC zu haltendes Potential von der Leitung IL zugeführt, und der Transistor M1 wird ausgeschalt. Danach werden die Potentiale, die der Leitung W1L und der Leitung W2L zugeführt werden, verändert, um den Transistor M1 auszuschalten und den Transistor M1r einzuschalten, anschließend wird ein in dem Halteabschnitt HCr zu haltendes Potential von der Leitung IL zugeführt, und der Transistor M1r wird ausgeschaltet. Indem auf diese Weise in der Schaltung MP in 16Adie Potentiale sequentiell dem Halteabschnitt HC und dem Halteabschnitt HCr von der Leitung IL zugeführt werden, könnden die Potentiale, die dem Gewichtskoeffizienten entsprechen, in dem Halteabschnitt HC und dem Halteabschnitt HCr gehalten werden.
Die in 16B dargestellte Schaltung MP ist ein Konfigurationsbeispiel der Schaltung MP in 5D und unterscheidet sich von der Schaltung MP in 9A dahingehend, dass die Leitung IL und die Leitung OL in die Leitung IOL zusammengeführt sind und dass die Leitung ILB und die Leitung OLB in die Leitung IOLB zusammengeführt sind.
In der Schaltung MP in 16B ist der erste Anschluss des Transistors M1 elektrisch mit der Leitung IOL verbunden, und der erste Anschluss des Transistors M1r ist elektrisch mit der Leitung IOLB verbunden. Zudem ist der zweite Anschluss des Transistors M3 elektrisch mit der Leitung IOL verbunden, der zweite Anschluss des Transistors M4 ist elektrisch mit der Leitung IOLB verbunden, der zweite Anschluss des Transistors M3r ist elektrisch mit der Leitung IOLB verbunden, und der zweite Anschluss des Transistors M4r ist elektrisch mit der Leitung IOL verbunden. Es sei angemerkt, dass die Beschreibung der Abschnitte der Schaltung MP in 16B weggelassen wird, die jeweils eine Verbindungskonfiguration aufweisen, die derjenigen der Schaltung MP in 9A ähnlich ist.
Da in der Schaltung MP in 16B die Leitung IOL elektrisch mit dem Halteabschnitt HC verbunden ist, die Leitung IOLB elektrisch mit dem Halteabschnitt HCr verbunden ist und die Gates des Transistors M1 und des Transistors M1 r elektrisch mit der Leitung WL verbunden sind, können wie in der Schaltung MP in 9A die Potentiale, die dem Gewichtskoeffizienten entsprechen, gleichzeitig in den Halteabschnitt HC und den Halteabschnitt HCr geschrieben werden.
<Konfigurationsbeispiel 3>
Die in 17 dargestellte Schaltung MP ist eine Schaltung, die im Unterschied zu der Schaltung MP in 9A nicht nur den Halteabschnitt HC und den Halteabschnitt HCr, sondern auch den Halteabschnitt HCs und einen Halteabschnitt HCsr umfasst.
Die Schaltung MC, die in der Schaltung MP in 17 enthalten ist, umfasst zusätzlich zu den in der Schaltung MP in 9A enthaltenen Schaltungselementen einen Transistor M1s, einen Transistor M2s, einen Transistor M5, einen Transistor M5s und einen Kondensator C1s. Die Schaltung MCr, die in der Schaltung MP in 17 enthalten ist, umfasst Schaltungselemente, die denjenigen der Schaltung MC ähnlich sind, nämlich einen Transistor M1sr, einen Transistor M2sr, einen Transistor M5r, einen Transistor M5sr und einen Kondensator C1sr, welche dem Transistor M1 s, dem Transistor M2s, dem Transistor M5, dem Transistor M5s bzw. dem Kondensator C1s der Schaltung MC entsprechen.
Es sei angemerkt, dass in dieser Beschreibung und dergleichen, sofern nicht anders festgelegt, der Transistor M5, der Transistor M5s, der Transistor M5r und der Transistor M5sr, welche eingeschaltet sind, schließlich im linearen Bereich arbeiten können. Das heißt, dass die Gate-Spannung, die Source-Spannung und die Drain-Spannung von jedem der oben genannten Transistoren jeweils auf eine Spannung vorgespannt sein können, die zur Arbeit im linearen Bereich geeignet ist.
Als Nächstes wird eine Konfiguration der Schaltung in 17 beschrieben. Es sei angemerkt, dass die Beschreibung der Abschnitte der Schaltung MP in 17 weggelassen wird, die jeweils eine Konfiguration aufweisen, die derjenigen der Schaltung MP in 9A ähnlich ist.
Das Gate des Transistors M1 ist elektrisch mit der Leitung W1L verbunden. Ein erster Anschluss des Transistors M5 ist elektrisch mit dem zweiten Anschluss des Transistors M2 verbunden, ein zweiter Anschluss des Transistors M5 ist elektrisch mit dem ersten Anschluss des Transistors M3 und dem ersten Anschluss des Transistors M4 verbunden, und ein Gate des Transistors M5 ist elektrisch mit einer Leitung S1 L verbunden.
Ein erster Anschluss des Transistors M1s ist elektrisch mit der Leitung IL verbunden, ein zweiter Anschluss des Transistors M1s ist elektrisch mit einem ersten Anschluss des Kondensators C1s und einem Gate des Transistors M2s verbunden, und ein Gate des Transistors M1s ist elektrisch mit der Leitung W2L verbunden. Ein erster Anschluss des Transistors M2s ist elektrisch mit einem zweiten Anschluss des Kondensators C1s und einer Leitung VLs verbunden, und ein zweiter Anschluss des Transistors M2s ist elektrisch mit einem ersten Anschluss des Transistors M5s verbunden. Ein zweiter Anschluss des Transistors M5s ist elektrisch mit dem ersten Anschluss des Transistors M3 und dem ersten Anschluss des Transistors M4 verbunden, und ein Gate des Transistors M5s ist elektrisch mit einer Leitung S2L verbunden.
In der Schaltung MP in 17 weist die Schaltung MCr im Wesentlichen die gleiche Schaltungskonfiguration wie die Schaltung MC auf. Deshalb sind die Bezugszeichen der Schaltungselemente der Schaltung MCr durch „r“ gekennzeichnet, um sich von den Schaltungselementen der Schaltung MC zu unterscheiden.
Die Leitung VLs dient als Leitung, die eine konstante Spannung zuführt, wobei ein niedrieges Potential VSS, ein niedriges Potential, das sich von VSS unterscheidet, ein Erdpotential oder dergleichen als diese konstante Spannung verwendet werden kann. Als diese konstante Spannung kann auch ein hohes Potential VDD verwendet werden. Die konstante Spannung, die die Leitung VLs zuführt, kann sich von der konstanten Spannung, die die Leitung VL zuführt, unterscheiden oder gleich dieser sein. Wenn die konstanten Spannungen, die die Leitung VL und die Leitung VLs liefern, im Wesentlichen gleich sind, können die Leitung VLs und die Leitung VL die gleiche Leitung sein.
Die Leitung VLsr dient als Leitung, die eine konstante Spannung zuführt, wobei ein niedrieges Potential VSS, ein niedriges Potential, das sich von VSS unterscheidet, ein Erdpotential oder dergleichen als diese konstante Spannung verwendet werden kann. Als diese konstante Spannung kann auch ein hohes Potential VDD verwendet werden. Die konstante Spannung, die die Leitung VLsr zuführt, kann sich von der konstanten Spannung, die die Leitung VLr zuführt, unterscheiden oder gleich dieser sein. Wenn die konstanten Spannungen, die die Leitung VLr und die Leitung VLsr liefern, im Wesentlichen gleich sind, können die Leitung VLsr und die Leitung VLr die gleiche Leitung sein.
Die konstanten Spannungen, die die Leitung VL, die Leitung VLs, die Leitung VLr und die Leitung VLsr liefern, können sich voneinander unterscheiden oder einander gleich sein. Des Weiteren können konstante Spannungen, die zwei oder drei Leitungen liefern, die aus der Leitung VL, der Leitung VLs, der Leitung VLr und der Leitung VLsr ausgewählt werden, einander gleich sein.
Die Leitung S1L dient als Leitung, die ein Potential zum Ein- oder Ausschalten des Transistors M5 und des Transistors M5r zuführt, und die Leitung S2L dient als Leitung, die ein Potential zum Ein- oderAuschalten des Transistors M5s und des Transistors M5sr zuführt.
Die in 5C und 5D dargestellte Schaltung MP kann zwei Gewichtskoeffizienten halten, indem sie die Konfiguration der Schaltung MP in 17 aufweist. In der Schaltung MP in 17 können insbesondere Potentiale, die einem ersten Gewichtskoeffizienten entsprechen, in dem Halteabschnitt HC der Schaltung MC und dem Halteabschnitt HCr der Schaltung MCr gehalten werden und können Potentiale, die einem zweiten Gewichtskoeffizienten entsprechen, in dem Halteabschnitt HCs der Schaltung MC und dem Halteabschnitt HCsr der Schaltung MC gehalten werden. In der Schaltung MP in 17 können die Gewichtskoeffizienten, die für eine Berechnung verwendet werden, je nach den Potentialen, die die Leitung S1L und die Leitung S2L liefern, umgeschaltet werden. Beispielsweise werden Potentiale, die den Gewichtskoeffizienten w₁ ^{(k -1)} _j ^(k) bis w_m ^(k-1) _j ^(k) entsprechen, in dem Halteabschnitt HC und dem Halteabschnitt HCr gehalten, welche in den Schaltungen MP[1,j] bis MP[m,j] der Rechenschaltung 110 enthalten sind, Potentiale, die Gewichtskoeffizienten w₁ ^(k-1) _h ^(k) bis w_m ^(k-1) _h ^(k) (h ist hier eine Ganzzahl, die 1 oder mehr ist und sich von j unterscheidet) entsprechen, werden in den Halteabschnitten HCs und HCsr gehalten, die in den Schaltungen MP[1,j] bis MP[m,j] der Rechenschaltung 110 enthalten sind, und Potentiale, die den Signalen z₁ ^(k-1) bis z_m ^(k-1) entsprechen, werden in die Leitungen XLS[1] bis XLS[m] (die Leitungen X1L und X2L der Schaltung MP in 17) eingegeben. Wenn zu diesem Zeitpunkt ein hohes Potential an die Leitung S1L angelegt wird, um den Transistor M5 und den Transistor M5r einzuschalten, und ein niedriges Potential an die Leitung S2L angelegt wird, um den Transistor M5s und den Transistor M5sr auszuschalten, können die Schaltungen MP[1,j] bis MP[m,j] der Rechenschaltung 110 eine Aktivierungsfunktion und eine Produktsumme der Gewichtskoeffizienten w₁ ^(k-1) _j ^(k) bis w_m ^(k-1) _j ^(k) und der Signale z₁ ^(k-1) bis z_m ^(k-1) berechnen. Wenn ein niedriges Potential an die Leitung S1L angelegt wird, um den Transistor M5 und den Transistor M5r auszuschalten, und ein hohes Potential an die Leitung S2L angelegt wird, um den Transistor M5s und den Transistor M5sr einzuschalten, können die Schaltungen MP[1,j] bis MP[m,j] der Rechenschaltung 110 eine Aktivierungsfunktion und eine Produktsumme der Gewichtskoeffizienten w₁ ^(k-1) _h ^(k) bis w_m ^(k-1) _h ^(k) und der Signale z₁ ^(k-1) bis z_m ^(k-1) berechnen.
Wenn, wie oben beschrieben, die Schaltung MP in 17 für die Rechenschaltung 110 verwendt wird, können zwei Gewichtskoeffizienten gehalten werden und können diese Gewichtskoeffizienten bei der Berechnung der Produktsumme und der Aktivierungsfunktion umgeschaltet werden. Die Rechenschaltung 110, die die Schaltung MP in 17 umfasst, ist beispielsweise in dem Fall, in dem die Anzahl von Neuronen in der k-ten Schicht mehr als n, oder in dem Fall wirksam, in dem eine Berechnung in einer Zwischenschicht durchgeführt wird, die sich von der k-ten Schicht unterscheidet. Obwohl in der Schaltung MP in 17 die Schaltung MC und die Schaltung MCr jeweils zwei Halteabschnitte umfassen, können die Schaltung MC und die Schaltung MCr jeweils je nach der Sachlage drei oder mehr Halteabschnitte umfassen.
<Konfigurationsbeispiel 4>
Die in 18A dargestellte Schaltung MP ist eine Schaltung, die als Schaltung MP in 5A verwendet werden kann, und unterscheidet sich von der Schaltung MP in 9A dahingehend, dass der Halteabschnitt HC und der Halteabschnitt HCr eine Lastschaltung LC bzw. eine Lastschaltung LCr anstelle des Kondensators C1 bzw. des Kondensators C1r umfassen.
In der Schaltung MC der Schaltung MP in 18A ist ein erster Anschluss der Lastschaltung LC elektrisch mit dem zweiten Anschluss des Transistors M1, dem ersten Anschluss des Transistors M3 und dem ersten Anschluss des Transistors M4 verbunden und ist ein zweiter Anschluss der Lastschaltung LC elektrisch mit der Leitung VL verbunden.
Es sei angemerkt, dass die Schaltung MCr der Schaltung MP in 18A im Wesentlichen die gleiche Schaltungskonfiguration wie die Schaltung MC aufweist. Deshalb sind die Bezugszeichen der Schaltungselemente der Schaltung MCr durch „r“ gekennzeichnet, um sich von den Schaltungselementen der Schaltung MC zu unterscheiden.
Dabei dienen die Leitung VL und die Leitung VLr jeweils als Leitung, die eine konstante Spannung VCNS zufühert. Als VCNS kann beispielsweise ein Erdpotential (GND) oder ein niedriges Potential in einem Bereich verwendet werden, in dem die Lastschaltung LC und die Lastschaltung LCr normal arbeiten können.
Die Lastschaltung LC und die Lastschaltung LCr sind jeweils beispielsweise eine Schaltung, die den Widerstandswert zwischen dem ersten Anschluss und dem zweiten Anschluss verändern kann. Indem der Widerstandswert zwischen dem ersten Anschluss und dem zweiten Anschluss der Lastschaltung LC oder der Lastschaltung LCr verändert wird, kann die Strommenge verändert werden, die zwischen dem ersten Anschluss und dem zweiten Anschluss der Lastschaltung LC oder der Lastschaltung LCr fließt.
Nun wird ein Verfahren zum Verändern des Widerstandswertes zwischen dem ersten Anschluss und dem zweiten Anschluss der Lastschaltung LC oder der Lastschaltung LCr in der Schaltung MP in 18A beschrieben. Zuerst wird ein niedriges Potential sowohl in die Leitung X1L als auch in die Leitung X2L eingegeben, um den Transistor M3, den Transistor M3r, den Transistor M4 und den Transistor M4r auszuschalten. Als Nächstes wird ein hohes Potential in die Leitung WL eingegeben, um die Transistoren M1 und M1r einzuschalten, und das Potential der Leitung IL (der Leitung ILB) wird verändert, so dass der Widerstandswert zwischen dem ersten Anschluss und dem zweiten Anschluss der Lastschaltung LC (der Lastschaltung LCr) eingestellt wird. Beispielsweise gibt es ein Verfahren, bei dem ein Potential in die Leitung IL (die Leitung ILB) eingegeben wird, um den Widerstandswert zwischen dem ersten Anschluss und dem zweiten Anschluss der Lastschaltung LC (der Lastschaltung LCr) zurückzusetzen, und dann ein Potential, das ermöglicht, dass der Widerstandswert zwischen dem ersten Anschluss und dem zweiten Anschluss der Lastschaltung LC (der Lastschaltung LCr) einen gewünschten Wert beträgt, in die Leitung IL (die Leitung ILB) eingegeben wird. Nachdem der Widerstandswert zwischen dem ersten Anschluss und dem zweiten Anschluss der Lastschaltung LC (der Lastschaltung LCr) auf den gewünschten Wert eingestellt worden ist, kann ein niedriges Potential in die Leitung WL eingegeben werden, um den Transistor M1 und den Transistor M1r auszuschalten.
Als Lastschaltung LC und Lastschaltung LCr kann beispielsweise, wie in 18B dargestellt, ein veränderliches Widerstandselement VR verwendet werden. Bei der Lastschaltung LC und der Lastschaltung LCr kann es sich jeweils beispielsweise, wie in 18C dargestellt, um eine Schaltung VC mit einem MTJ-Element MR handeln. Als Lastschaltung LC und Lastschaltung LCr kann beispielsweise, wie in 18D dargestellt, ein Widerstandselement verwendet werden, das für einen Phasenwechselspeicher (PCM) oder dergleichen verwendet wird und ein Phasenwechselmaterial enthält (in dieser Beschreibung und dergleichen der Einfachheit halber als Phasenwechselspeicher PCM bezeichnet).
Die Konfiguration der Schaltung MP, bei der die Lastschaltung LC und die Lastschaltung LCr verwendet werden, ist nicht auf diejenige beschränkt, die in 18A dargestellt ist, und je nach der Sachlage kann die Konfiguration der Schaltung MP in 18A verändert werden. Als Modifikationsbeispiel der Schaltung MP in 18A kann eine Schaltungskonfiguration eingesetzt werden, in der die Leitung IL, die Leitung ILB, der Transistor M1 und der Transistor M1r nicht in der Schaltung MP in 18A bereitgestellt sind. 19 ist ein Schaltplan, der diese Schaltungskonfiguration darstellt und ein Konfigurationsbeispiel der Schaltung MP in 5D ist.
In der Schaltung MP in 19 kann der Widerstandswert zwischen dem ersten Anschluss und dem zweiten Anschluss der Lastschaltung LC eingestellt werden, indem ein hohes Potential und ein niedriges Potential in die Leitung X1L bzw. die Leitung X2L eingegeben werden, um den Transistor M3 einzuschalten und den Transistor M4 auszuschalten, und der erste Anschluss der Lastschaltung LC mit einem Potential von der Leitung IOL über den Transistor M3 versorgt wird. Zu diesem Zeitpunkt kann der erste Anschluss der Lastschaltung LCr mit einem Potential von der Leitung IOLB über den Transistor M3r versorgt werden; daher kann auch der Widerstandswert zwischen dem ersten Anschluss und dem zweiten Anschluss der Lastschaltung LCr gleichzeitig mit demjenigen der Lastschaltung LC eingestellt werden.
Alternativ kann der Widerstandswert zwischen dem ersten Anschluss und dem zweiten Anschluss der Lastschaltung LC eingestellt werden, indem ein niedriges Potential und ein hohes Potential in die Leitung X1L bzw. die Leitung X2L eingegben werden, um den Transistor M3 auszuschalten und den Transistor M4 einzuschalten, und der erste Anschluss der Lastschaltung LC mit einem Potential von der Leitung IOLB über den Transistor M4 versorgt wird. Zu diesem Zeitpunkt kann der erste Anschluss der Lastschaltung LCr mit einem Potential von der Leitung IOL über den Transistor M4r versorgt werden; daher kann auch der Widerstandswert zwischen dem ersten Anschluss und dem zweiten Anschluss der Lastschaltung LCr gleichzeitig mit demjenigen der Lastschaltung LC eingestellt werden.
Es sei angemerkt, dass die Widerstandswerte zwischen den ersten Anschlüssen und den zweiten Anschlüssen der in 18A und 19 dargestellten Lastschaltung LC und Lastschaltung LCr jeweils binär, trinär oder mehrwertig sein können, wobei es sich ferner um einen Analogwert handeln kann.
<Konfigurationsbeispiel 5>
Die in 20A dargestellte Schaltung MP ist eine Schaltung, die als Schaltung MP in 5A verwendet werden kann, und unterscheidet sich von der Schaltung MP in 9A dahingehend, dass der Halteabschnitt HC und der Halteabschnitt HCr jeweils eine Schaltungskonfiguration eines Wechselrichterkreislaufs anstelle des Kondensators C1 bzw. des Kondensators C1r umfassen.
In der Schaltung MC der Schaltung MP in 20A umfasst der Halteabschnitt HC eine Wechselrichterschaltung INV1 und eine Wechselrichterschaltung INV2. Ein Eingangsanschluss der Wechselrichterschaltung INV1 ist elektrisch mit einem Ausgangsanschluss der Wechselrichterschaltung INV2, dem zweiten Anschluss des Transistors M1 und dem Gate des Transistors M2 verbunden. Es sei angemerkt, dass wie in der Erläuterung der 9Aein Punkt, an dem der zweite Anschluss des Transistors M1, das Gate des Transistors M2, der Eingangsanschluss der Wechselrichterschaltung INV1 und der Ausgangsanschluss der Wechselrichterschaltung INV2 elektrisch miteinander verbunden sind, als Knoten nd1 bezeichnet wird. Es sei angemerkt, dass der Knoten nd1 nicht mit dem Eingangsanschluss der Wechselrichterschaltung INV1, sondern mit einem Ausgangsanschluss der Wechselrichterschaltung INV1 verbunden sein kann.
Es sei angemerkt, dass die Schaltung MCr der Schaltung MP in 20A im Wesentlichen die gleiche Schaltungskonfiguration wie die Schaltung MC aufweist. Deshalb sind die Bezugszeichen der Schaltungselemente der Schaltung MCr durch „r“ gekennzeichnet, um sich von den Schaltungselementen der Schaltung MC zu unterscheiden.
In dem Halteabschnitt HC, der in der Schaltung MC enthalten ist, bilden die Wechselrichterschaltung INV1 und die Wechselrichterschaltung INV2 einen Wechselrichterkreislauf; in dem Halteabschnitt HCr, der in der Schaltung MCr enthalten ist, bilden eine Wechselrichterschaltung INV1r und eine Wechselrichterschaltung INV2r einen Wechselrichterkreislauf. Mit anderen Worten: Die Schaltung MP in 20A kann Potentiale, die dem Gewichtskoeffizienten entsprechen, mithilfe der Wechselrichterkreisläufe des Halteabschnitts HC und des Halteabschnitts HCr halten.
Es sei angemerkt, dass, obwohl in der Schaltung MP in 20A die Wechselrichterschaltung INV1, die Wechselrichterschaltung INV1r, die Wechselrichterschaltung INV2 und die Wechselrichterschaltung INV2r bereitgestellt sind, mindestens eine der Wechselrichterschaltung INV1, der Wechselrichterschaltung INV1r, der Wechselrichterschaltung INV2 und der Wechselrichterschaltung INV2r durch eine Logikschaltung ersetzt werden kann, in die ein Eingangssignal eingegeben wird und die ein invertiertes Signal dieses Eingangssignals ausgibt. Als diese Logikschaltung kann beispielsweise eine NAND-Schaltung, eine NOR-Schaltung, eine XOR-Schaltung oder eine Schaltung, in der diese miteinander kombiniert sind, verwndet werden. Wenn die Wechselrichterschaltung insbesondere durch eine NAND-Schaltung ersetzt wird, kann die NAND-Schaltung als Wechselrichterschaltung dienen, indem ein hohes Potential als festes Potential in eine der beiden Eingangsanschlüsse der NAND-Schaltung eingegeben wird. Wenn die Wechselrichterschaltung durch eine NOR-Schaltung ersetzt wird, kann die NOR-Schaltung als Wechselrichterschaltung dienen, indem ein niedriges Potential als festes Potential in eine der beiden Eingangsanschlüsse der NOR-Schaltung eingegeben wird. Wenn die Wechselrichterschaltung durch eine XOR-Schaltung ersetzt wird, kann die XOR-Schaltung als Wechselrichterschaltung dienen, indem ein hohes Potential als festes Potential in eine der beiden Eingangsanschlüsse der XOR-Schaltung eingegeben wird.
Wie oben beschrieben, können die in dieser Beschreibung und dergleichen genannten Wechselrichterschaltungen jeweils durch eine Logikschaltung, wie z. B. eine NAND-Schaltung, eine NOR-Schaltung, eine XOR-Schaltung oder eine Schaltung, in der diese miteinander kombiniert sind, ersetzt werden. In dieser Beschreibung und dergleichen kann daher der Begriff „Wechselrichterschaltung“ als „Logikschaltung“ bezeichnet werden.
Die Konfiguration der Schaltung MP in 20A kann je nach der Sachlage verändert werden. 20B stellt ein Modifikationsbeispiel der Schaltung MP in 20A dar. In der Schaltung MP in 20B ist der Halteabschnitt HCr von der Schaltung MCr der Schaltung MP in 20A entfernt und ist der Halteabschnitt HC der Schaltung MC elektrisch mit dem Gate des Transistors M2r der Schaltung MCr verbunden.
In 20B wird ein Punkt, an dem der Ausgangsanschluss der Wechselrichterschaltung INV1 und ein Eingangsanschluss der Wechselrichterschaltung INV2 elektrisch miteinander verbunden sind, als Knoten nd2 bezeichnet. Mi anderen Worten: Ein Potential des Knotens nd2 wird in das Gate des Transistors M2r eingegeben.
In der in 20B dargestellten Schaltung MP umfasst die Schaltung MCr keinen Halteabschnitt HCr, und ein Potential, das an das Gate des Transistors M2r angelegt wird, wird von dem Halteabschnitt HC der Schaltung MC gehalten. Der Halteabschnitt HC weist eine Konfiguration eines Wechselrichterkreislaufs auf, die aus der Wechselrichterschaltung INV1 und der Wechselrichterschaltung INV2 besteht; somit wird entweder ein hohes Potential oder ein niedriges Potential an dem Knoten nd1 gehalten, und das andere des hohen Potentials oder des niedrigen Potentials wird an dem Knoten nd2 gehalten.
Es sei angemerkt, dass es aufgrund der Konfiguration des Wechselrichterkreislaufs unmöglich ist, das gleiche Potential an dem Knoten nd1 und dem Knoten nd2 des Halteabschnitts HC zu halten. Aus diesem Grund kann in der Schaltung MP in 20B kein Gewichtskoeffizient, der durch Halten des gleichen Potentials an dem Knoten nd1 und dem Knoten nd2 dargestellt wird, eingestellt werden. Da insbesondere in dem zuvor beschriebenen Betriebsbeispiel kein niedriges Potential in den Gates des Transistors M2 und des Transistor M2r gehalten werden kann, kann der Gewichtskoeffizient „0“ nicht für die Schaltung MP in 20B eingestellt werden.
<Konfigurationsbeispiel 6>
Die in 21A dargestellte Schaltung MP ist eine Schaltung, die als Schaltung MP in 5A verwendet werden kann, und unterscheidet sich von der Schaltung MP in 9A dahingehend, dass beispielsweise der Halteabschnitt HC und der Halteabschnitt HCr jeweils zwei Transistoren und zwei Kondensatoren umfassen.
In der Schaltung MC der in 21A dargestellten Schaltung MP umfasst der Halteabschnitt HC den Transistor M1, den Transistor M1s, einen Kondensator C2 und einen Kondensator C2s. Der erste Anschluss des Transistors M1 ist elektrisch mit der Leitung IL verbunden, der zweite Anschluss des Transistors M1 ist elektrisch mit einem ersten Anschluss des Kondensators C2 und einem Gate eines Transistors M6 verbunden, und das Gate des Transistors M1 ist elektrisch mit der Leitung WL verbunden. Der erste Anschluss des Transistors M1s ist elektrisch mit der Leitung IL verbunden, der zweite Anschluss des Transistors M1s ist elektrisch mit einem ersten Anschluss des Kondensators C2s und einem Gate eines Transistors M7 verbunden, und das Gate des Transistors M1s ist elektrisch mit der Leitung WL verbunden. Es sei angemerkt, dass wie in der Beschreibung der 9A ein Punkt, an dem der zweite Anschluss des Transistors M1, das Gate des Transistors M6 und der erste Anschluss des Kondensators C2 elektrisch miteinander verbunden sind, als nd1 bezeichnet wird und dass ein Punkt, an dem der zweite Anschluss des Transistors M1s, das Gate des Transistors M7 und der erste Anschluss des Kondensators C2s elektrisch miteinander verbunden sind, als nd1s bezeichnet wird.
Ein zweiter Anschluss des Kondensators C2 ist elektrisch mit der Leitung X1L verbunden, und ein zweiter Anschluss des Kondensators C2s ist elektrisch mit der Leitung X2L verbunden.
Ein erster Anschluss des Transistors M6 ist elektrisch mit einem ersten Anschluss des Transistors M7 und der Leitung VL verbunden, und ein zweiter Anschluss des Transistors M6 ist elektrisch mit der Leitung OL verbunden. Ein zweiter Anschluss des Transistors M7 ist elektrisch mit der Leitung OLB verbunden.
Es sei angemerkt, dass die Schaltung MCr der Schaltung MP in 21A im Wesentlichen die gleiche Schaltungskonfiguration wie die Schaltung MC aufweist. Deshalb sind die Bezugszeichen der Schaltungselemente der Schaltung MCr durch „r“ gekennzeichnet, um sich von den Schaltungselementen der Schaltung MC zu unterscheiden.
Der Halteabschnitt HC, der in der Schaltung MC enthalten ist, weist eine Funktion zum Halten eines Potentials mithilfe des Kondensators C2 und des Kondensators C2s auf. Insbesondere wird ein hohes Potential in die Leitung WL eingegeben, um den Transistor M1 und den Transistor M1s einzuschalten, und ein vorbestimmtes Potential wird dann in die Leitung IL eingegeben, wodurch dieses Potential in die ersten Anschlüsse des Kondensators C2 und des Kondensators C2s geschrieben wird. Danach wird ein niedriges Potential in die Leitung WL eingegeben, um den Transistor M1 und den Transistor M1s auszuschalten; auf diese Weise kann das vorbestimmte Potential an dem Knoten nd1 und dem Knoten nd1s des Halteabschnitts HC gehalten werden. Es sei angemerkt, dass beim Schreiben und Halten des vorbestimmten Potentials in dem Halteabschnitt HC vorzugsweise zum Beispiel ein konstantes Potential als jedes der Potentiale der Leitung X1L und der Leitung X2L verwendet wird, wobei ein Potential, das höher als das niedrige Potential und niedriger als das hohe Potential ist, besonders bevorzugt wird. Dieses konstante Potential wird der Einfachheit halber als Bezugspotential bezeichnet.
Da in der Schaltung MP in 21A die Leitung WL elektrisch mit dem Halteabschnitt HC und dem Halteabschnitt HCr verbunden ist, können beim Schreiben und Halten der Potentiale, die dem Gewichtskoeffizienten entsprechen, in dem Halteabschnitt HC und dem Halteabschnitt HCr vorbestimmte Potentiale gleichzeitig in den Halteabschnitt HC und den Halteabschnitt HCr geschrieben werden, wenn das Potential der Leitung WL ein hohes Potential ist, und dann kann das Potential der Leitung WL auf ein niedriges Potential eingestellt werden, um den Transistor M1, den Transistor M1s, den Transistor M1 r und den Transistor M1sr gleichzeitig auszuschalten.
Hier wird das Signal des Neurons, das in die Schaltung MP eingegeben wird, wie folgt definiert. Wenn eine Spannung, die höher ist als das Bezugspotential (diese Spannung wird nachstehend als hohes Potential bezeichnet), an die Leitung X1 L angelegt wird und eine Spannung, die niedriger ist als das Bezugspotential (diese Spannung wird nachstehend als niedriges Potential bezeichnet), an die Leitung X2L angelegt wird, wird „+1“ als Signal des Neurons in die Schaltung MP eingegeben; wenn ein niedriges Potential und ein hohes Potential an die Leitung X1L bzw. die Leitung X2L angelegt werden, wird „-1“ als Signal des Neurons in die Schaltung MP eingegeben; wenn ein niedriges Potential sowohl an die Leitung X1L als auch an die Leitung X2L angelegt wird, wird „0“ als Signal des Neurons in die Schaltung MP eingegeben.
Wenn beispielsweise das „+1“ als Signal des Neurons in die Schaltung MP eingegeben wird, nachdem die Potentiale, die dem Gewichtskoeffizienten entsprechen, in dem Halteabschnitt HC und dem Halteabschnitt HCr gehalten worden sind, werden die Potentiale der Knoten nd1 und nd1r infolge einer kapazitiven Kopplung über den Kondensator C2 und einen Kondensator C2r erhöht, da ein hohes Potential in die Leitung X1L eingegeben wird. Demzufolge werden die Potentiale des Gates des Transistors M6 und eines Gates eines Transistors M6r erhöht, und der Transistor M6 und der Transistor M6r werden somit eingeschaltet. Da ein niedriges Potential in die Leitung X2L eingeben wird, werden die Potentiale des Knotens nd1s und eines Knotens nd1sr infolge einer kapazitiven Kopplung über den Kondensator C2s und einen Kondensator C2sr verringert. Demzufolge werden die Potentiale des Gates des Transistors M7 und eines Gates eines Transistors M7r verringert, und der Transistor M7 und der Transistor M7r werden somit ausgeschaltet. Mit anderen Worten: Wenn „+1“ als Signal des Neurons in die Schaltung MP eingegeben wird, werden die Schaltung MC und die Leitung OL in einen leitenden Zustand versetzt und werden die Schaltung MCr und die Leitung OLB in einen leitenden Zustand versetzt.
Wenn beispielsweise das „-1“ als Signal des Neurons in die Schaltung MP eingegeben wird, nachdem die Potentiale, die dem Gewichtskoeffizienten entsprechen, in dem Halteabschnitt HC und dem Halteabschnitt HCr gehalten worden sind, werden die Potentiale des Knotens nd1 und des Knotens nd1r infolge einer kapazitiven Kopplung über den Kondensator C2 und den Kondensator C2r verringert, da ein niedriges Potential in die Leitung X1L eingegeben wird. Demzufolge werden die Potentiale der Gates des Transistors M6 und des Transistors M6r verringert, und der Transistor M6 und der Transistor M6r werden somit ausgeschaltet. Da ein hohes Potential in die Leitung X2L eingeben wird, werden die Potentiale des Knotens nd1s und des Knotens nd1sr infolge einer kapazitiven Kopplung über den Kondensator C2s und den Kondensator C2sr erhöht. Demzufolge werden die Potentiale der Gates des Transistors M7 und des Transistors M7r erhöht, und der Transistor M7 und der Transistor M7r werden somit eingeschaltet. Mit anderen Worten: Wenn „-1“ als Signal des Neurons in die Schaltung MP eingegeben wird, werden die Schaltung MC und die Leitung OLB in einen leitenden Zustand versetzt und werden die Schaltung MCr und die Leitung OL in einen leitenden Zustand versetzt.
Wenn beispielsweise das „0“ als Signal des Neurons in die Schaltung MP eingegeben wird, nachdem die Potentiale, die dem Gewichtskoeffizienten entsprechen, in dem Halteabschnitt HC und dem Halteabschnitt HCr gehalten worden sind, werden die Potentiale des Knotens nd1 und des Knotens nd1r infolge einer kapazitiven Kopplung über den Kondensator C2 und den Kondensator C2r verringert, da ein niedriges Potential in die Leitung X1L eingegeben wird. Demzufolge werden die Potentiale der Gates des Transistors M6 und des Transistors M6r verringert, und der Transistor M6 und der Transistor M6r werden somit ausgeschaltet. Da ein niedriges Potential in die Leitung X2L eingeben wird, werden die Potentiale des Knotens nd1s und des Knotens nd1sr infolge einer kapazitiven Kopplung über den Kondensator C2s und den Kondensator C2sr verringert. Demzufolge werden die Potentiale der Gates des Transistors M7 und des Transistors M7r verringert, und der Transistor M7 und der Transistor M7r werden somit ausgeschaltet. Mit anderen Worten: Wenn „0“ als Signal des Neurons in die Schaltung MP eingegeben wird, werden die Schaltung MC und die Schaltung MCr jeweils sowohl in Bezug auf die Leitung OL als auch in Bezug auf die Leitung OLB in einen nicht-leitenden Zustand versetzt.
Es sei angemerkt, dass der Transistor M6, der Transistor M6r, der Transistor M7 und der Transistor M7r, welche eingeschaltet sind, vorzugsweise zum Beispiel im gesättigten Bereich arbeiten. Deshalb sind die Gates, die Sources und die Drains des Transistors M6, des Transistors M6r, des Transistors M7 und des Transistors M7r vorzugsweise angemessen derart vorgespannt, dass sie im gesättigten Bereich arbeiten. Wenn sich die Gate-Source-Potentiale erhöhen, indem der Transistor M6, der Transistor M6r, der Transistor M7 und der Transistor M7r, welche eingeschaltet sind, im gesättigten Bereich arbeiten, nimmt der Strom zu, der zwischen den jeweiligen Sources und den jeweilligen Drains der Transistoren fließt. Mit anderen Worten: Wenn die Leitung X1L (die Leitung X2L) ein hohes Potential aufweist, wird der Strom, der zwischen den jeweiligen Sources und den jeweilligen Drains des Transistors M6 und des Transistors M6r (des Transistors M7 und des Transistors M7r) fließt, durch die Höhe der Potentiale des Knotens nd1 und des Knotens nd1r (des Knotens nd1s und des Knotens nd1sr) bestimmt. Jedoch ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt.
Die Konfiguration der Schaltung MP in 21A kann je nach der Sachlage verändert werden. 21 B stellt ein Modifikationsbeispiel der Schaltung MP in 21A dar. In der Schaltung MP in 21B sind Rückgates von dem Transistor M6, dem Transistor M6r, dem Transistor M7 und dem Transistor M7r in 21A entfernt. Daher können der Transistor M6, der Transistor M6r, der Transistor M7 und der Transistor M7r, welche in der Schaltung MP enthalten sind, unabhängig von der Struktur des Transistors, in einer Stufe des Entwurfs bestimmt werden.
Bei dem Transistor M6, dem Transistor M6r, dem Transistor M7 und dem Transistor M7r in 21B kann es sich jeweils beispielsweise um einen Si-Transistor handeln, der einkristallines Silizium oder nicht-einkristallines Silizium in einer aktiven Schicht enthält. Bei dem Transistor M6, dem Transistor M6r, dem Transistor M7 und dem Transistor M7r in 21B kann es sich jeweils auch um einen OS-Transistor handeln, der einen Oxidhalbleiter in einer aktiven Schicht enthält. Bei dem Transistor M6, dem Transistor M6r, dem Transistor M7 und dem Transistor M7r kann es jeweils auch um einen Transistor handeln, der einen organischen Halbleiter, einen Verbindungshalbleiter oder dergleichen enthält.
Wenn, wie oben beschrieben, die Schaltung MP in 21A oder 21B für die Rechenschaltung 110 verwendet wird, können wie in der Schaltung MP in 9A eine Produktsumme und eine Aktivierungsfunktion berechnet werden.
<Konfigurationsbeispiel 7>
In jedem der Konfigurationsbeispiele 1 bis 6 ist die Schaltung MP beschrieben worden, die ein Produkt der drei Werte „+1“, „-1“ und „0“ des in der Schaltung MP gehaltenen Gewichtskoeffizienten und der drei Werte „+1“, „-1“ und „0“ des Signal des Neurons, das den von der Leitung X1L und der Leitung X2L eingegebenen Potentialen entspricht, berechnen kann; in diesem Konfigurationsbeispiel wird die Schaltung MP beschrieben, die beispielsweise ein Produkt der drei Werte „+1“, „-1“ und „0“ des Gewichtskoeffizienten und der zwei Werte „+1“ und „0“ des Signals (des errechneten Wertes) des Neurons bereichnen kann.
Bei der in 22A dargestellten Schaltung MP handelt es sich um eine Schaltung, in der die Transistoren M4 und M4r von der Schaltung MP in 9A entfernt sind. Da der Transistor M4 und der Transistor M4r entfernt sind, ist in 22A auch die Leitung X2L zum Eingeben eines Potentials in die Gates des Transistors M4 und des Transistors M4r entfernt. Eine Leitung, die der Leitung X1L entspricht, ist in 22A als Leitung XL bezeichnet.
Ein Gewichtskoeffizient, der für die Schaltung MP in 22A eingestellt wird, ist „+1“, wenn ein hohes Potential und ein niedriges Potential in dem Knoten nd1 des Halteabschnitts HC bzw. dem Knoten nd1r des Halteabschnitts HCr gehalten werden, ist „-1“, wenn ein niedriges Potential und ein hohes Potential in dem Knoten nd1 des Halteabschnitts HC bzw. dem Knoten nd1r des Halteabschnitts HCr gehalten werden, und ist „0“, wenn ein niedriges Potential sowohl in dem Knoten nd1 des Halteabschnitts HC als auch in dem Knoten nd1 r des Halteabschnitts HCr gehalten wird.
Das Signal des Neurons, das in die Schaltung MP in 22A eingegeben wird, ist „+1“, wenn ein hohes Potential an die Leitung XL angelegt wird, und ist „0“, wenn ein niedriges Potential an die Leitung XL angelegt wird.
Es sei angemerkt, dass für den Betrieb der Schaltung MP in 22A auf die Beschreibung des Betriebsbeispiels des Konfigurationsbeispiels 1 verwiesen wird.
Die folgende Tabelle zeigt für jeden Wert des Gewichtskoeffizienten, ob sich der aus dem Knoten outa der Leitung OL ausgegebene Strom I_OL verändert und ob sich der aus dem Knoten outb der Leitung OLB ausgegebene Strom I_OLB verändert, und zwar diese Veränderungen auf die Eingabe des Signals des Neurons in die Schaltung MP zurückzuführen sind, wobei in der Schaltung MP in 22A der Gewichtskoeffizient und das einzugebende Signal des Neurons auf die vorstehend beschriebene Weise definiert sind. Es sei angemerkt, dass in der folgenden Tabelle ein hohes Potential und ein niedriges Potential als „hoch“ bzw. „niedrig“ bezeichnet sind.

[Tabelle 3]

Gewichtskoeffizient	nd1	nd1r	Signal	XL	Gewichtskoeffizient mal Signal	Veränderung von I_OL	Veränderung von I_OLB
0	niedrig	niedrig	+1	hoch	0	nicht verändert	nicht verändert
+1	hoch	niedrig	+1	hoch	+1	verändert	nicht verändert
-1	niedrig	hoch	+1	hoch	-1	nicht verändert	verändert
0	niedrig	niedrig	0	niedrig	0	nicht verändert	nicht verändert
+1	hoch	niedrig	0	niedrig	0	nicht verändert	nicht verändert
-1	niedrig	hoch	0	niedrig	0	nicht verändert	nicht verändert

Wie in der oberen Tabelle gezeigt, kann die Schaltung MP in 22A das Produkt der drei Werte „+1“, „-1“ und „0“ des Gewichtskoeffizienten und der zwei Werte „+1“ und „0“ des Signals des Neurons berechnen. Es sei angemerkt, dass der Gewichtskoeffizient nicht notwendigerweise trinär sein muss und binär, trinär oder mehrwertig sein kann. Beispielsweise können zwei Werte „+1“ und „0“ oder zwei Werte „+1“ und „-1“ zum Einsatz kommen. Alternativ kann es sich bei dem Gewichtskoeffizienten um einen Analogwert oder einen Mehrbit- (mehrwertigen) Digitalwert handeln.
Es sei angemerkt, dass in diesem Betriebsbeispiel ein hohes Potential oder ein niedriges Potential als Potentiale verwendet wird, die in dem Halteabschnitt HC und dem Halteabschnitt HCr der Schaltung MC und der Schaltung MCr der Schaltung MP gehalten werden; jedoch können Potentiale, die Analogwerte aufweisen, in dem Halteabschnitt HC und dem Halteabschnitt HCr gehalten werden. Wenn beispielsweise der Gewichtskoeffizient einen „positiven Analogwert“ aufweist, werden ein hohes analoges Potential und ein niedriges Potential an dem Knoten nd1 des Halteabschnitts HC bzw. dem Knoten nd1r des Halteabschnitts HCr gehalten. Wenn der Gewichtskoeffizient einen „negativen Analogwert“ aufweist, werden beispielsweise ein niedriges Potential und ein hohes analoges Potential an dem Knoten nd1 des Halteabschnitts HC bzw. dem Knoten nd1r des Halteabschnitts HCr gehalten. Des Weiteren entsprechen die Größen des Stroms I_OL und des Stroms I_OLB jeweils der Höhe des analogen Potentials.
In der Schaltung MP in 22A können wie in der Schaltung MP in 16Adie Leitung IL und die Leitung ILB in eine Leitung zusammengeführt werden und kann die Leitung WL in die Leitungen W1L und W2L eingeteilt werden. 22B stellt eine derartige Schaltungskonfiguration dar. Die Schaltung MP in 22B kann beispielsweise für die Rechenschaltung 120 in 6 verwendet werden. Es sei angemerkt, dass für das Betriebsverfahren der Schaltung MP in 22B auf die Beschreibung des Betriebsverfahrens der Schaltung MP in 16A verwiesen wird.
In der Schaltung MP in 22A kann die Leitung XL in die Leitung X1L und die Leitung X2L eingeteilt werden. 22C stellt eine derartige Schaltungskonfiguration dar. Wenn die Leitung X1L und die Leitung X2L jeweils mit einem hohen Potential oder einem niedrigen Potential versorgt werden, gibt es vier Kombinationen des Durchlass- und Sperrzustandes der Transistoren M3 und M3r. Wenn ein hohes Potential oder ein niedriges Potential sowohl an dem Knoten nd1 des Halteabschnitts HC als auch an dem Knoten nd1r des Halteabschnitts HCr gehalten wird, gibt es vier Kombinationen der Potentiale, die an dem Knoten nd1 und dem Knoten nd1 r gehalten werden.
Wenn insbesondere eine hohes Potential an dem Knoten nd1 gehalten wird und ein hohes Potential an die Leitung X1L angelegt wird, verändert sich die Menge des durch die Leitung OL fließenden Stroms I_OL, da die Leitung OL und die Leitung VL elektrisch miteinander verbunden werden. Wenn ein hohes Potential an dem Knoten nd1 r gehalten wird und ein hohes Potential an die Leitung X2L angelegt wird, verändert sich die Menge des durch die Leitung OLB fließenden Stroms I_OLB, da die Leitung OLB und die Leitung VLr elektrisch miteinander verbunden werden. Die folgende Tabelle zeigt, ob sich der Strom I_OL, der aus dem Knoten outa der Leitung OL ausgegeben wird, verändert und ob sich der Strom I_OLB, der aus dem Knoten outb der Leitung OLB ausgegeben wird, und zwar diese Veränderungen in der Schaltung MP in 22C durch die Kombination der Potentiale, die an den Knoten nd1 und nd1r gehalten werden, und die Kombination der Potentiale, die die Leitungen X1L und X2L liefern, bestimmt werden. Es sei angemerkt, dass in der folgenden Tabelle ein hohes Potential und ein niedriges Potential als „hoch“ bzw. „niedrig“ bezeichnet sind.

[Tabelle 4]

nd1	nd1r	X1L	X2L	Veränderung von I_OL	Veränderung von I_OLB
niedrig	niedrig	hoch	niedrig	nicht verändert	nicht verändert
hoch	niedrig	hoch	niedrig	verändert	nicht verändert
niedrig	hoch	hoch	niedrig	nicht verändert	nicht verändert
hoch	hoch	hoch	niedrig	verändert	nicht verändert
niedrig	niedrig	niedrig	hoch	nicht verändert	nicht verändert
hoch	niedrig	niedrig	hoch	nicht verändert	nicht verändert
niedrig	hoch	niedrig	hoch	nicht verändert	verändert
hoch	hoch	niedrig	hoch	nicht verändert	verändert
niedrig	niedrig	niedrig	niedrig	nicht verändert	nicht verändert
hoch	niedrig	niedrig	niedrig	nicht verändert	nicht verändert
niedrig	hoch	niedrig	niedrig	nicht verändert	nicht verändert
hoch	hoch	niedrig	niedrig	nicht verändert	nicht verändert
niedrig	niedrig	hoch	hoch	nicht verändert	nicht verändert
hoch	niedrig	hoch	hoch	verändert	nicht verändert
niedrig	hoch	hoch	hoch	nicht verändert	verändert
hoch	hoch	hoch	hoch	verändert	verändert

Als Nächstes wird eine Schaltung mit einer Konfiguration beschrieben, die sich von den Konfiguration der Schaltung MP in 22A bis 22C unterscheidet.
Die in 23A dargestellte Schaltung MP ist wie die Schaltung MP in 22A eine Schaltung, die das Produkt der drei Werte „+1“, „-1“ und „0“ des Gewichtskoeffizienten und der zwei Werte „+1“ und „0“ des Signals des Neurons berechnet und eine Schaltungskonfiguration aufweist, in der der Transistor M1s, der Transistor M1sr, der Transistor M7, der Transistor M7r, der Kondensator C2s und der Kondensator C2sr nicht in der Schaltung MP in 21A bereitgestellt sind. Da der Kondensator C2s und der Kondensator C2sr entfernt sind, ist in 23A auch die Leitung X2L zum Eingeben eines Potentials in die zweiten Anschlüsse des Kondensators C2s und des Kondensators C2sr entfernt. Eine Leitung, die der Leitung X1L entspricht, ist in 23A als Leitung XL bezeichnet.
Für den Betrieb in 23A wird auf die Beschreibung des Konfigurationsbeispiels 6 verwiesen.
Wenn der Gewichtskoeffizient und das Signal des Neurons für die Schaltung MP in 23A wie für die Schaltung MP in 22A definiert werden, kann, wie in der oberen Tabelle gezeigt, das Produkt der drei Werte „+1“, „-1“ und „0“ des Gewichtskoeffizienten und der zwei Werte „+1“ und „0“ des Signals des Neurons berechnet werden. Es sei angemerkt, dass der Gewichtskoeffizient nicht notwendigerweise trinär sein muss und binär, trinär oder mehrwertig sein kann. Beispielsweise können zwei Werte „+1“ und „0“ oder zwei Werte „+1“ und „-1“ zum Einsatz kommen. Alternativ kann es sich bei dem Gewichtskoeffizienten um einen Analogwert oder einen Mehrbit- (mehrwertigen) Digitalwert handeln. Beispielsweise wird ein hohes Potential oder ein niedriges Potential als Potentiale verwendet, die in dem Halteabschnitt HC und dem Halteabschnitt HCr der Schaltung MC und der Schaltung MCr der Schaltung MP gehalten werden; jedoch können Potentiale, die Analogwerte aufweisen, in dem Halteabschnitt HC und dem Halteabschnitt HCr gehalten werden. Wenn beispielsweise der Gewichtskoeffizient einen „positiven Analogwert“ aufweist, werden ein hohes analoges Potential und ein niedriges Potential an dem Knoten nd1 des Halteabschnitts HC bzw. dem Knoten nd1r des Halteabschnitts HCr gehalten. Wenn der Gewichtskoeffizient einen „negativen Analogwert“ aufweist, werden beispielsweise ein niedriges Potential und ein hohes analoges Potential an dem Knoten nd1 des Halteabschnitts HC bzw. dem Knoten nd1r des Halteabschnitts HCr gehalten. Des Weiteren entsprechen die Größen des Stroms I_OL und des Stroms I_OLB jeweils der Höhe des analogen Potentials.
In der Schaltung MP in 23A können wie in der Schaltung MP in 16Adie Leitung IL und die Leitung ILB in eine Leitung zusammengeführt werden und kann die Leitung WL in die Leitung W1L und die Leitung W2L eingeteilt werden. 23B stellt eine derartige Schaltungskonfiguration dar. Die Schaltung MP in 23B kann beispielsweise für die Rechenschaltung 120 in 6 verwendet werden. Es sei angemerkt, dass für das Betriebsverfahren der Schaltung MP in 23B auf die Beschreibung des Betriebsverfahrens der Schaltung MP in 16A verwiesen wird.
In der Schaltung MP in 23A kann wie in der Schaltung MP in 22C die Leitung XL in die Leitung X1L und die Leitung X2L eingeteilt werden. 23C stellt eine derartige Schaltungskonfiguration dar. Wenn die Leitung X1L und die Leitung X2L jeweils mit einem hohen Potential oder einem niedrigen Potential versorgt werden, gibt es vier Kombinationen des Durchlass- und Sperrzustandes des Transistors M6 und des Transistors M6r. Wenn ein hohes Potential oder ein niedriges Potential sowohl an dem Knoten nd1 des Halteabschnitts HC als auch an dem Knoten nd1r des Halteabschnitts HCr gehalten wird, gibt es vier Kombinationen der Potentiale, die an dem Knoten nd1 und dem Knoten nd1 r gehalten werden. Es sei angemerkt, dass beispielsweise ein hohes Potential oder ein niedriges Potential als Potentiale verwendet wird, die in dem Halteabschnitt HC und dem Halteabschnitt HCr der Schaltung MC und der Schaltung MCr der Schaltung MP gehalten werden; jedoch können Potentiale, die Analogwerte aufweisen, in dem Halteabschnitt HC und dem Halteabschnitt HCr gehalten werden. Wenn beispielsweise der Gewichtskoeffizient einen „positiven Analogwert“ aufweist, werden ein hohes analoges Potential und ein niedriges Potential an dem Knoten nd1 des Halteabschnitts HC bzw. dem Knoten nd1r des Halteabschnitts HCr gehalten. Wenn der Gewichtskoeffizient einen „negativen Analogwert“ aufweist, werden beispielsweise ein niedriges Potential und ein hohes analoges Potential an dem Knoten nd1 des Halteabschnitts HC bzw. dem Knoten nd1r des Halteabschnitts HCr gehalten. Des Weiteren entsprechen die Größen des Stroms I_OL und des Stroms I_OLB jeweils der Höhe des analogen Potentials.
In der Schaltung MP in 23C können die Veränderungen der durch die Leitung OL und die Leitung OLB fließenden Ströme wie in der Schaltung MP in 22C betrachtet werden. Ob sich der Strom I_OL, der aus dem Knoten outa der Leitung OL ausgegeben wird, verändert und ob sich der Strom I_OLB, der aus dem Knoten outb der Leitung OLB ausgegeben wird, und zwar diese Veränderungen in der Schaltung MP in 23C durch die Kombination der Potentiale, die an dem Knoten nd1 und dem Knoten nd1r gehalten werden, und die Kombination der Potentiale, die die Leitungen X1L und X2L liefern, bestimmt werden, sind daher wie in der vorstehenden Tabelle gezeigt, die für die Erläuterung der Schaltung MP in 22C verwendet worden ist.
<Konfigurationsbeispiel 8>
Die in 24A dargestellte Schaltung MP ist ein Beispiel für eine Schaltung, die als Schaltung MP in 5F verwendet werden kann.
Die Schaltung MP in 24A umfasst die Schaltung MC, die Schaltung MCr und den Transistor MZ.
Es sei angemerkt, dass die Schaltung MCr der Schaltung MP in 24A im Wesentlichen die gleiche Schaltungskonfiguration wie die Schaltung MC aufweist. Deshalb sind die Bezugszeichen der Schaltungselemente der Schaltung MCr durch „r“ gekennzeichnet, um sich von den Schaltungselementen der Schaltung MC zu unterscheiden.
Die Schaltung MC umfasst den Halteabschnitt HC und einen Transistor M8, und die Schaltung MCr umfasst den Halteabschnitt HCr und einen Transistor M8r.
Der Halteabschnitt HC, der in der Schaltung MC der Schaltung MP in 24A enthalten ist, kann beispielsweise eine Konfiguration aufweisen, die derjenigen des Halteabschnitts HC ähnlich ist, der in der Schaltung MC der Schaltung MP in 9A bis 9C, 10A, 10B, 11A, 11 B, 12A oder 12B enthalten ist.
Ein erster Anschluss des Transistors M8 ist elektrisch mit dem ersten Anschluss des Transistors MZ verbunden, ein Gate des Transistors M8 ist elektrisch mit dem zweiten Anschluss des Transistors M1 und dem ersten Anschluss des Kondensators C1 verbunden, und ein zweiter Anschluss des Transistors M8 ist elektrisch mit der Leitung OL verbunden. Der zweite Anschluss des Kondensators C1 ist elektrisch mit einer Leitung CVL verbunden. Der erste Anschluss des Transistors M1 ist elektrisch mit der Leitung IL verbunden.
Ein erster Anschluss des Transistors M8r ist elektrisch mit dem ersten Anschluss des Transistors MZ verbunden, ein Gate des Transistors M8r ist elektrisch mit einem zweiten Anschluss des Transistors M1r und einem ersten Anschluss des Kondensators C1r verbunden, und ein zweiter Anschluss des Transistors M8r ist elektrisch mit der Leitung OLB verbunden. Ein zweiter Anschluss des Kondensators C1r ist elektrisch mit der Leitung CVL verbunden. Der erste Anschluss des Transistors M1 ist elektrisch mit der Leitung ILB verbunden.
Die Leitung CVL dient beispielsweise als Leitung, die eine konstante Spannung liefert. Als diese konstante Spannung kann beispielsweise ein hohes Potential, ein niedriges Potential oder ein Erdpotential verwendet werden.
Der Halteabschnitt HC und der Halteabschnitt HCr, welche in der Schaltung MP in 24A enthalten sind, können wie der Halteabschnitt HC und der Halteabschnitt HCr, welche in der in 9A oder dergleichen dargestellten Schaltung MP enthalten sind, Potentiale halten, die dem Gewichtskoeffizienten entsprechen. Insbesondere kann beispielsweise die Leitung WL mit einem vorbestimmten Potential versorgt werden, um den Transistor M1 und den Transistor M1r einzuschalten, dem ersten Anschluss des Kondensators C1 kann ein Potential von der Leitung IL zugeführt werden, und dem ersten Anschluss des Kondensators C1r kann ein Potential von der Leitung ILB zugeführt werden. Danach kann die Leitung WL mit einem vorbestimmten Potential versorgt werden, um den Transistor M1 und den Transistor M1 r auszuschalten.
Hier ist beispielsweise der Gewichtskoeffizient, der für die Schaltung MP in 24A eingestellt wird, „+1“, wenn ein hohes Potential und ein niedriges Potential an dem Knoten nd1 des Halteabschnitts HC bzw. dem Knoten nd1 r des Halteabschnitts HCr gehalten werden, ist „-1“, wenn ein niedriges Potential und ein hohes Potential an dem Knoten nd1 des Halteabschnitts HC bzw. dem Knoten nd1r des Halteabschnitts HCr gehalten werden, und ist „0“, wenn ein niedriges Potential sowohl an dem Knoten nd1 r des Halteabschnitts HCr als auch an dem Knoten nd1 des Halteabschnitts HC gehalten wird.
Indem Potentiale, die dem Gewichtskoeffizienten entsprechen, in dem Halteabschnitt HC und dem Halteabschnitt HCr gehalten werden, werden die Potentiale der Gates des Transistors M8 und des Transistors M8r bestimmt. Indem dabei die Leitung XL beispielsweise mit einem Potential versorgt wird, das dem Wert des Signals des Neurons ensptricht, wird ein Strom bestimmt, der von der Schaltung MP in die Leitung IL und/oder die Leitung ILB fließt. Wenn beispielsweise die Leitung XL mit einem hohen Potential als zweiten Daten von „1“ versorgt wird, werden der erste Anschluss des Transistors M8 und der erste Anschluss des Transistors M8r mit der konstanten Spannung der Leitung VL versorgt. Wenn dabei das Potential des Gates des Transistors M8 ein hohes Potential ist, fließt ein Strom zwischen dem ersten Anschluss und dem zweiten Anschluss des Transistors M8; wenn das Potential des Gates des Transistors M8 ein niedriges Potential ist, fließt kein Strom zwischen dem ersten Anschluss und dem zweiten Anschluss des Transistors M8. In ähnlicher Weise fließt dann, wenn das Potential des Gates des Transistors M8r ein hohes Potential ist, ein Strom zwischen dem ersten Anschluss und dem zweiten Anschluss des Transistors M8r; wenn das Potential des Gates des Transistors M8r ein niedriges Potential ist, fließt kein Strom zwischen dem ersten Anschluss und dem zweiten Anschluss des Transistors M8r. Wenn beispielsweise die Leitung XL mit einem niedrigen Potential als zweiten Daten von „0“ versorgt wird, fließt kein Strom zwischen den jeweiligen ersten Anschlüssen und den jeweiligen zweiten Anschlüssen der Transistoren, da weder der erste Anschluss des Transistors M8 noch der erste Anschluss des Transistors M8r mit der konstanten Spannung der Leitung VL versorgt wird.
Die vorstehende Beschreibung wird wie folgt zusammengefasst: Wenn das Produkt des Gewichtskoeffizienten und des Wertes des Signals des Neurons „+1“ beträgt, fließt ein vorbestimmter Strom von der Schaltung MC in die Leitung OL und fließt kein vorbestimmter Strom von der Schaltung MCr in die Leitung OLB. Wenn das Produkt des Gewichtskoeffizienten und des Wertes des Signals des Neurons „-1“ beträgt, fließt ein vorbestimmter Strom von der Schaltung MCr in die Leitung OLB und fließt kein vorbestimmter Strom von der Schaltung MC in die Leitung OL. Wenn das Produkt des Gewichtskoeffizienten und des Wertes des Signals des Neurons „0“ beträgt, fließt kein Strom von der Schaltung MC in die Leitung OL und fließt kein vorbestimmter Strom von der Schaltung MCr in die Leitung OLB.
Auf die vorstehende Weise kann die Schaltung MP in 24A wie die im Konfigurationsbeispiel 7 beschriebene Schaltung MP das Produkt der drei Werte „+1“, „-1“ und „0“ des Gewichtskoeffizienten und der zwei Werte „+1“ und „0“ des Signals (des errechneten Wertes) des Neurons berechnen. In der Schaltung MP in 24A kann es sich wie in der im Konfigurationsbeispiel 7 beschriebenen Schaltung MP bei dem Gewichtskoeffizienten um einen Analogwert, einen Mehrbit- (mehrwertigen) Digitalwert oder dergleichen handeln.
Die Schaltung MP in 24A, die für eine Rechenschaltung verwendet werden kann, die eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung ist, kann je nach der Sachlage angemessen modifiziert werden.
Wenn beispielsweise die Schaltung MP in 24A für die Rechenschaltung 130 in 7 verwendet wird, kann die Konfiguration der Schaltung MP in 24A in diejenige der in 24B dargestellten Schaltung MP verändert werden. Die Schaltung MP in 24B weist eine Konfiguration auf, in der die Leitung OL und die Leitung IL der Schaltung MP in 24A in die Leitung IOL zusammengeführt sind und die Leitung OLB und die Leitung ILB in die Leitung IOLB zusammengeführt sind. Es sei angemerkt, dass die in 24B dargestellte Leitung XL einer der in 7 dargestellten Leitungen XLS[1] bis XLS[m] entspricht und dass die in 24B dargestellte Leitung WL einer der in 7 dargestellten Leitungen WLS[1] bis WLS[m] entspricht.
Eine Schaltung, die als Schaltung MP in 5A verwendet werden kann, ist nicht auf die Schaltung MP in 24A beschränkt.
Beispielsweise kann die im Konfigurationsbeispiel 4 beschriebene Schaltung MP in 18A in eine Schaltung modifiziert werden, die als Schaltung MP in 5A verwendet werden kann. Die in 25A dargestellte Schaltung MP ist eine Schaltung, die als Schaltung MP in 5A verwendet werden kann, und umfasst wie in 18A den Halteabschnitt HC, der die Lastschaltung LC beinhaltet, und den Halteabschnitt HCr, der die Lastschaltung LCr beinhaltet. Es sei angemerkt, dass für den Betrieb in 25A auf die Beschreibung des Betriebsbeispiels der Schaltung MP in 24A, der Schaltung MP in 18A oder dergleichen verwiesen wird.
Es sei angemerkt, dass dann, wenn beispielsweise die Schaltung MP in 25A für die Rechenschaltung 130 in 7 verwendet wird, die Konfiguration der Schaltung MP in 25A in diejenige der in 25B dargestellten Schaltung MP verändert werden kann. Die Schaltung MP in 25B weist eine Konfiguration auf, in der die Leitung OL und die Leitung IL der Schaltung MP in 25A in die Leitung IOL zusammengeführt sind, die Leitung OLB und die Leitung ILB in die Leitung IOLB zusammengeführt sind und der Transistor M1 und der Transistor M1r nicht bereitgestellt sind. Es sei angemerkt, dass die in 25B dargestellte Leitung XL einer der in 7 dargestellten Leitungen XLS[1] bis XLS[m] entspricht und dass die in 25B dargestellte Leitung WL einer der in 7 dargestellten Leitungen WLS[1] bis WLS[m] entspricht.
Beispielsweise kann die im Konfigurationsbeispiel 5 beschriebene Schaltung MP in 20A in eine Schaltung modifiziert werden, die als Schaltung MP in 5A verwendet werden kann. Die in 26A dargestellte Schaltung MP ist eine Schaltung, die als Schaltung MP in 5A verwendet werden kann, und umfasst wie in 20A den Halteabschnitt HC, der die Wechselrichterschaltung INV1 und die Wechselrichterschaltung INV2 beinhaltet, und den Halteabschnitt HCr, der die Wechselrichterschaltung INV1r und die Wechselrichterschaltung INV2r beinhaltet. Es sei angemerkt, dass in der Schaltung MP in 26A derTransistor M3, der Transistor M3r, der Transistor M4 und der Transistor M4r nicht bereitgestellt sind. Es sei angemerkt, dass für den Betrieb in 26A auf die Beschreibung des Betriebsbeispiels der Schaltung MP in 24A, der Schaltung MP in 20A oder dergleichen verwiesen wird.
Beispielsweise kann die im Konfigurationsbeispiel 5 beschriebene Schaltung MP in 20B in eine Schaltung modifiziert werden, die als Schaltung MP in 5A verwendet werden kann. Die in 26B dargestellte Schaltung MP ist eine Schaltung, die als Schaltung MP in 5A verwendet werden kann, und umfasst wie in 20B den Halteabschnitt HC, der die Wechselrichterschaltung INV1 und die Wechselrichterschaltung INV2 beinhaltet. Es sei angemerkt, dass in der Schaltung MP in 26B der Transistor M3, der Transistor M3r, der Transistor M4 und der Transistor M4r nicht bereitgestellt sind. Es sei angemerkt, dass für den Betrieb in 26B auf die Beschreibung des Betriebsbeispiels der Schaltung MP in 24A, der Schaltung MP in 20B oder dergleichen verwiesen wird.
Beispielsweise kann die im Konfigurationsbeispiel 7 beschriebene Schaltung MP in 22A in eine Schaltung modifiziert werden, die als Schaltung MP in 5A verwendet werden kann. Die in 27A dargestellte Schaltung MP ist eine Schaltung, die als Schaltung MP in 5A verwendet werden kann, und ist ein Modifikationsbeispiel der Schaltung MP in 22A. Es sei angemerkt, dass sich die Schaltung MP in 22A von der Schaltung MP in 22A beispielsweise dahingehend unterscheidet, dass der zweite Anschluss des Kondensators C1 elektrisch mit der Leitung VL verbunden ist, dass der zweite Anschluss des Kondensators C1r elektrisch mit der Leitung VL verbunden ist, dass der erste Anschluss des Transistors M2 und der erste Anschluss des Transistors M2 elektrisch mit dem ersten Anschluss des Transistors MZ verbunden sind und dass der Transistor M3 und der Transistor M3r nichtbereitgestellt sind. Es sei angemerkt, dass für den Betrieb in 27A auf die Beschreibung des Betriebsbeispiels der Schaltung MP in 24A, der Schaltung MP in 22A oder dergleichen verwiesen wird.
Es sei angemerkt, dass dann, wenn beispielsweise die Schaltung MP in 27A für die Rechenschaltung 120 in 6 verwendet wird, die Konfiguration der Schaltung MP in 27A in diejenige der in 27B dargestellten Schaltung MP verändert werden kann. Die Schaltung MP in 27B weist eine Konfiguration auf, in der die Leitung IL und die Leitung ILB der Schaltung MP in 27Ain die Leitung ILzusammengeführt sind. Es sei angemerkt, dass die in 27B dargestellte Leitung XL einer der in 6 dargestellten Leitungen XLS[1] bis XLS[m] entspricht und dass die in 27B dargestellte Leitung WL einer der in 6 dargestellten Leitungen WLS[1] bis WLS[m] entspricht.
Es sei angemerkt, dass diese Ausführungsform mit einer der anderen in dieser Beschreibung erläuterten Ausführungsformen angemessen kombiniert werden kann.
(Ausführungsform 3)
Bei dieser Ausführungsform wird ein Strukturbeispiel eines OS-Transistors beschrieben, der für die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung verwendet werden kann.
<Strukturbeispiel einer Halbleitervorrichtung>
Eine Halbleitervorrichtung, die in 28 dargestellt ist, beinhaltet einen Transistor 300, einen Transistor 500 und einen Kondensator 600. 30A ist eine Querschnittsansicht des Transistors 500 in der Kanallängsrichtung, 30B ist eine Querschnittsansicht des Transistors 500 in der Kanalbreitenrichtung, und 30C ist eine Querschnittsansicht des Transistors 300 in der Kanalbreitenrichtung.
Bei dem Transistor 500 handelt es sich um einen Transistor (einen OS-Transistor), der ein Metalloxid in einem Kanalbildungsbereich enthält. Da der Transistor 500 einen niedrigen Sperrstrom aufwieist, können unter Verwendung des Transitors 500 als Transistor M1, Transistor M3, Transistor M4 und/oder dergleichen der Schaltung MP, die in einer Halbleitervorrichtung, insbesondere in der Rechenschaltung 110, enthalten ist, geschriebene Daten über einen langen Zeitraum gehalten werden. Mit anderen Worten: Die Häufigkeit der Aktualisierungsvorgänge ist gering oder ein Aktualisierungsvorgang ist unnötig, was zu einem niedrigen Stromverbrauch der Halbleitervorrichtung führen kann.
Der Transistor 500 ist oberhalb des Transistors 300 bereitgestellt, und der Kondensator 600 ist oberhalb des Transistors 300 und des Transistors 500 bereitgestellt. Es sei angemerkt, dass der Kondensator 600 als Kondensator C1, Kondensator C1r und/oder dergleichen der Schaltung MP dienen kann.
Der Transistor 300 ist über einem Substrat 311 bereitgestellt und beinhaltet einen Leiter 316, einen Isolator 315, einen Halbleiterbereich 313, der ein Teil des Substrats 311 ist, sowie einen niederohmigen Bereich 314a und einen niederohmigen Bereich 314b, welche als Source-Bereich oder Drain-Bereich dienen. Es sei angemerkt, dass der Transistor 300 beispielsweise als Transistor der vorstehenden Ausführungsform verwendet werden kann.
Wie in 30C dargestellt, sind eine Oberseite und eine Seitenfläche in der Kanalbreitenrichtung des Halbleiterbereichs 313 des Transistors 300 mit dem Leiter 316 bedeckt, wobei der Isolator 315 dazwischen liegt. Bei dem Transistor 300, der eine derartige Fin-Struktur aufweist, nimmt die effektive Kanalbreite zu, wodurch die Eigenschaften im Durchlasszustand des Transistors 300 verbessert werden können. Außerdem können, da der Beitrag des elektrischen Feldes einer Gate-Elektrode erhöht werden kann, die Eigenschaften im Sperrzustand des Transistors 300 verbessert werden.
Es sei angemerkt, dass der Transistor 300 ein p-Kanal-Transistor oder ein n-Kanal-Transistor sein kann.
Vorzugsweise enthalten ein Bereich des Halbleiterbereichs 313, in dem ein Kanal gebildet wird, ein Bereich in der Nähe davon, der niederohmige Bereich 314a und der niederohmige Bereich 314b, welche als Source-Bereich oder Drain-Bereich dienen, und dergleichen einen Halbleiter, wie z. B. einen Halbleiter auf Siliziumbasis, bevorzugt einkristallines Silizium. Alternativ können diese Bereiche unter Verwendung eines Materials, das Ge (Germanium), SiGe (Siliziumgermanium), GaAs (Galliumarsenid), GaAlAs (Galliumaluminiumarsenid) oder dergleichen enthält, ausgebildet werden. Es kann auch eine Struktur unter Verwendung von Silizium zum Einsatz kommen, dessen effektive Masse gesteuert wird, indem der Gitterabstand durch die Anlegung einer Spannung an das Kristallgitter verändert wird. Alternativ kann es sich bei dem Transistor 300 um einen Transistor mit hoher Elektronenmobilität (high-electron-mobility transistor, HEMT) aus GaAs und GaAlAs oder dergleichen handeln.
Der niederohmige Bereich 314a und der niederohmige Bereich 314b enthalten zusätzlich zu einem Halbleitermaterial, das für den Halbleiterbereich 313 verwendet wird, ein n-Typ-Leitfähigkeit verleihendes Element, wie z. B. Arsen oder Phosphor, oder ein p-Typ-Leitfähigkeit verleihendes Element, wie z. B. Bor.
Für den Leiter 316, der als Gate-Elektrode dient, kann ein Halbleitermaterial, wie z. B. Silizium, das ein n-Typ-Leitfähigkeit verleihendes Element, wie z. B. Arsen oder Phosphor, oder ein p-Typ-Leitfähigkeit verleihendes Element, wie z. B. Bor, enthält, oder ein leitendes Material, wie z. B. ein Metallmaterial, ein Legierungsmaterial oder ein Metalloxidmaterial, verwendet werden.
Es sei angemerkt, dass die Austrittsarbeit eines Leiters durch sein Material bestimmt wird; daher kann die Schwellenspannung eines Transistors durch Auswahl des Materials dieses Leiters angepasst werden. Insbesondere ist es vorzuziehen, ein Material, wie z. B Titannitrid oder Tantalnitrid, für den Leiter zu verwenden. Um sowohl die Leitfähigkeit als auch die Einbettbarkeit sicherzustellen, ist es außerdem vorzuziehen, eine Schichtanordnung aus Metallmaterialien, wie z. B. Wolfram und Aluminium, als Leiter zu verwenden; insbesondere wird Wolfram in Hinblick auf die Wärmebeständigkeit bevorzugt.
Es sei angemerkt, dass der in 28 dargestellte Transistor 300 einfach ein Beispiel ist und dass die Struktur des Transistors 300 nicht auf die in 28 dargestellte Struktur beschränkt ist; ein Transistor, der für eine Schaltungskonfiguration oder ein Ansteuerverfahren geeignet ist, kann verwendet werden. Wenn es sich beispielsweise bei der Halbleitervorrichtung um eine unipolare Schaltung handelt, die aus lediglich OS-Transistoren besteht, kann die Struktur des Transistors 300, wie in 29 dargestellt, der Struktur des Transistors 500, bei dem ein Oxidhalbleiter verwendet wird, ähnlich sein. Es sei angemerkt, dass die Details des Transistors 500 nachstehend beschrieben werden.
Ein Isolator 320, ein Isolator 322, ein Isolator 324 und ein Isolator 326 sind der Reihe nach derart übereinander angeordnet, dass sie den Transistor 300 bedecken.
Für den Isolator 320, den Isolator 322, den Isolator 324 und den Isolator 326 kann beispielsweise Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Aluminiumoxid, Aluminiumoxynitrid, Aluminiumnitridoxid, Aluminiumnitrid oder dergleichen verwendet werden.
Es sei angemerkt, dass sich in dieser Beschreibung „Siliziumoxynitrid“ auf ein Material bezieht, in dem der Sauerstoffanteil höher ist als der Stickstoffanteil, und dass sich „Siliziumnitridoxid“ auf ein Material bezieht, in dem der Stickstoffanteil höher ist als der Sauerstoffanteil. Außerdem bezieht sich in dieser Beschreibung „Aluminiumoxynitrid“ auf ein Material, in dem der Sauerstoffanteil höher ist als der Stickstoffanteil, und „Aluminiumnitridoxid“ bezieht sich auf ein Material, in dem der Stickstoffanteil höher ist als der Sauerstoffanteil.
Der Isolator 322 kann als Planarisierungsfilm zum Eliminieren einer Pegeldifferenz dienen, die durch den unter diesem bereitgestellten Transistor 300 oder dergleichen hervorgerufen wird. Beispielsweise kann eine Oberseite des Isolators 322 durch eine Planarisierungsbehandlung mittels eines chemisch-mechanischen Polier- (CMP-) Verfahrens oder dergleichen planarisiert werden, um den Grad der Planarität zu erhöhen.
Der Isolator 324 wird vorzugsweise unter Verwendung eines Films mit einer Sperreigenschaft ausgebildet, der eine Diffusion von Wasserstoff und Verunreinigungen von dem Substrat 311, dem Transistor 300 oder dergleichen in einen Bereich verhindert, in dem der Transistor 500 bereitgestellt ist.
Für den Film, der eine Sperreigenschaft gegen Wasserstoff aufweist, kann beispielsweise Siliziumnitrid, das durch ein CVD-Verfahren abgeschieden wird, verwendet werden. Die Wasserstoffdiffusion in ein einen Oxidhalbleiter enthaltendes Halbleiterelement, wie z. B. den Transistor 500, kann die Eigenschaften des Halbleiterelements verschlechtern. Daher wird vorzugsweise ein Film, der die Wasserstoffdiffusion unterdrückt, zwischen dem Transistor 500 und dem Transistor 300 bereitgestellt. Es handelt sich bei dem Film, der die Wasserstoffdiffusion unterdrückt, insbesondere um einen Film, von dem eine geringe Menge an Wasserstoff abgegeben wird.
Die Menge an abgegebenem Wasserstoff kann beispielsweise durch thermische Desorptionsspektroskopie (TDS) analysiert werden. Bei einer TDS-Analyse bei einer Oberflächentemperatur des Films im Bereich von 50 °C bis 500 °C kann die Menge an Wasserstoff, der von dem Isolator 324 abgegeben wird, umgerechnet in Wasserstoffatome pro Flächeneinheit des Isolators 324, beispielsweise 10 × 10¹⁵ Atome/cm² oder niedriger, bevorzugt 5 × 10¹⁵ Atome/cm² oder niedriger sein.
Es sei angemerkt, dass die Permittivität des Isolators 326 vorzugsweise niedriger ist als diejenige des Isolators 324. Beispielsweise ist die relative Permittivität des Isolators 326 vorzugsweise niedriger als 4, bevorzugt niedriger als 3. Beispielsweise ist die relative Permittivität des Isolators 326 vorzugsweise das 0,7-Fache oder weniger, bevorzugt das 0,6-Fache oder weniger derjenigen des Isolators 324. Wenn ein Material mit niedriger Permittivität für einen Zwischenschichtfilm verwendet wird, kann die parasitäre Kapazität, die zwischen Leitungen erzeugt wird, verringert werden.
Ein Leiter 328, ein Leiter 330 und dergleichen, welche mit dem Kondensator 600 oder dem Transistor 500 verbunden sind, sind in dem Isolator 320, dem Isolator 322, dem Isolator 324 und dem Isolator 326 eingebettet. Es sei angemerkt, dass der Leiter 328 und der Leiter 330 jeweils als Anschlusspfropfen oder Leitung dienen. Eine Vielzahl von Leitern, die als Anschlusspfropfen oder Leitung dienen, ist in einigen Fällen gemeinsam mit dem gleichen Bezugszeichen versehen. Ferner können in dieser Beschreibung und dergleichen eine Leitung und ein Anschlusspfropfen, der mit der Leitung verbunden ist, eine einzelne Komponente sein. Das heißt, dass in einigen Fällen ein Teil eines Leiters als Leitung dient und ein Teil eines Leiters als Anschlusspfropfen dient.
Als Material der jeweiligen Anschlusspfropfen und Leitungen (z. B. des Leiters 328 und des Leiters 330) kann eine Einzelschicht oder eine Schichtanordnung aus einem leitenden Material, wie z. B. einem Metallmaterial, einem Legierungsmaterial, einem Metallnitridmaterial oder einem Metalloxidmaterial, verwendet werden. Vorzugsweise wird ein hochschmelzendes Material, das sowohl Wärmebeständigkeit als auch Leitfähigkeit aufweist, wie z. B. Wolfram oder Molybdän, verwendet, und vorzugsweise wird Wolfram verwendet. Alternativ wird vorzugsweise ein leitendes Material mit niedrigem Widerstand, wie z. B. Aluminium oder Kupfer, verwendet. Die Verwendung eines leitenden Materials mit niedrigem Widerstand kann den Leitungswiderstand verringern.
Eine Leitungsschicht kann über dem Isolator 326 und dem Leiter 330 bereitgestellt sein. Zum Beispiel sind in 28 ein Isolator 350, ein Isolator 352 und ein Isolator 354 der Reihe nach übereinander angeordnet. Ferner ist ein Leiter 356 in dem Isolator 350, dem Isolator 352 und dem Isolator 354 ausgebildet. Der Leiter 356 dient als Anschlusspfropfen oder Leitung, der/die mit dem Transistor 300 verbunden ist. Es sei angemerkt, dass der Leiter 356 unter Verwendung eines Materials, das den Materialien des Leiters 328 und des Leiters 330 ähnlich ist, bereitgestellt werden kann.
Es sei angemerkt, dass vorzugsweise zum Beispiel ein Isolator, der wie der Isolator 324 eine Sperreigenschaft gegen Wasserstoff aufweist, als Isolator 350 verwendet wird. Ferner umfasst der Leiter 356 vorzugsweise einen Leiter, der eine Sperreigenschaft gegen Wasserstoff aufweist. Der Leiter, der eine Sperreigenschaft gegen Wasserstoff aufweist, ist insbesondere in einem Öffnungsabschnitt des Isolators 350 ausgebildet, der eine Sperreigenschaft gegen Wasserstoff aufweist. In dieser Struktur können der Transistor 300 und der Transistor 500 durch eine Sperrschicht getrennt sein, so dass die Wasserstoffdiffusion von dem Transistor 300 in den Transistor 500 unterdrückt werden kann.
Es sei angemerkt, dass als Leiter, der eine Sperreigenschaft gegen Wasserstoff aufweist, vorzugsweise zum Beispiel Tantalnitrid verwendet wird. Durch Übereinanderanordnen von Tantalnitrid und Wolfram, das eine hohe Leitfähigkeit aufweist, kann die Wasserstoffdiffusion von dem Transistor 300 unterdrückt werden, während die Leitfähigkeit einer Leitung sichergestellt ist. In diesem Fall ist eine Tantalnitridschicht, die eine Sperreigenschaft gegen Wasserstoff aufweist, vorzugsweise in Kontakt mit dem Isolator 350, der eine Sperreigenschaft gegen Wasserstoff aufweist.
Eine Leitungsschicht kann über dem Isolator 354 und dem Leiter 356 bereitgestellt sein. Zum Beispiel sind in 28 ein Isolator 360, ein Isolator 362 und ein Isolator 364 der Reihe nach übereinander angeordnet. Ferner ist ein Leiter 366 in dem Isolator 360, dem Isolator 362 und dem Isolator 364 ausgebildet. Der Leiter 366 dient als Anschlusspfropfen oder Leitung. Es sei angemerkt, dass der Leiter 366 unter Verwendung eines Materials, das den Materialien des Leiters 328 und des Leiters 330 ähnlich ist, bereitgestellt werden kann.
Es sei angemerkt, dass vorzugsweise zum Beispiel ein Isolator, der wie der Isolator 324 eine Sperreigenschaft gegen Wasserstoff aufweist, als Isolator 360 verwendet wird. Ferner umfasst der Leiter 366 vorzugsweise einen Leiter, der eine Sperreigenschaft gegen Wasserstoff aufweist. Der Leiter, der eine Sperreigenschaft gegen Wasserstoff aufweist, ist insbesondere in einem Öffnungsabschnitt des Isolators 360 ausgebildet, der eine Sperreigenschaft gegen Wasserstoff aufweist. In dieser Struktur können der Transistor 300 und der Transistor 500 durch eine Sperrschicht getrennt sein, so dass die Wasserstoffdiffusion von dem Transistor 300 in den Transistor 500 unterdrückt werden kann.
Eine Leitungsschicht kann über dem Isolator 364 und dem Leiter 366 bereitgestellt sein. Zum Beispiel sind in 28 ein Isolator 370, ein Isolator 372 und ein Isolator 374 der Reihe nach übereinander angeordnet. Ferner ist ein Leiter 376 in dem Isolator 370, dem Isolator 372 und dem Isolator 374 ausgebildet. Der Leiter 376 dient als Anschlusspfropfen oder Leitung. Es sei angemerkt, dass der Leiter 376 unter Verwendung eines Materials, das den Materialien des Leiters 328 und des Leiters 330 ähnlich ist, bereitgestellt werden kann.
Es sei angemerkt, dass vorzugsweise zum Beispiel ein Isolator, der wie der Isolator 324 eine Sperreigenschaft gegen Wasserstoff aufweist, als Isolator 370 verwendet wird. Ferner umfasst der Leiter 376 vorzugsweise einen Leiter, der eine Sperreigenschaft gegen Wasserstoff aufweist. Der Leiter, der eine Sperreigenschaft gegen Wasserstoff aufweist, ist insbesondere in einem Öffnungsabschnitt des Isolators 370 ausgebildet, der eine Sperreigenschaft gegen Wasserstoff aufweist. In dieser Struktur können der Transistor 300 und der Transistor 500 durch eine Sperrschicht getrennt sein, so dass die Wasserstoffdiffusion von dem Transistor 300 in den Transistor 500 unterdrückt werden kann.
Eine Leitungsschicht kann über dem Isolator 374 und dem Leiter 376 bereitgestellt sein. Zum Beispiel sind in 28 ein Isolator 380, ein Isolator 382 und ein Isolator 384 der Reihe nach übereinander angeordnet. Ferner ist ein Leiter 386 in dem Isolator 380, dem Isolator 382 und dem Isolator 384 ausgebildet. Der Leiter 386 dient als Anschlusspfropfen oder Leitung. Es sei angemerkt, dass der Leiter 386 unter Verwendung eines Materials, das den Materialien des Leiters 328 und des Leiters 330 ähnlich ist, bereitgestellt werden kann.
Es sei angemerkt, dass vorzugsweise zum Beispiel ein Isolator, der wie der Isolator 324 eine Sperreigenschaft gegen Wasserstoff aufweist, als Isolator 380 verwendet wird. Ferner umfasst der Leiter 386 vorzugsweise einen Leiter, der eine Sperreigenschaft gegen Wasserstoff aufweist. Der Leiter, der eine Sperreigenschaft gegen Wasserstoff aufweist, ist insbesondere in einem Öffnungsabschnitt des Isolators 380 ausgebildet, der eine Sperreigenschaft gegen Wasserstoff aufweist. In dieser Struktur können der Transistor 300 und der Transistor 500 durch eine Sperrschicht getrennt sein, so dass die Wasserstoffdiffusion von dem Transistor 300 in den Transistor 500 unterdrückt werden kann.
Obwohl die Leitungsschicht, die den Leiter 356 beinhaltet, die Leitungsschicht, die den Leiter 366 beinhaltet, die Leitungsschicht, die den Leiter 376 beinhaltet, und die Leitungsschicht, die den Leiter 386 beinhaltet, vorstehend beschrieben worden sind, ist die Halbleitervorrichtung dieser Ausführungsform nicht darauf beschränkt. Drei oder weniger Leitungsschichten, die der Leitungsschicht ähnlich sind, die den Leiter 356 beinhaltet, können bereitgestellt sein, oder fünf oder mehr Leitungsschichten, die der Leitungsschicht ähnlich sind, die den Leiter 356 beinhaltet, können bereitgestellt sein.
Ein Isolator 510, ein Isolator 512, ein Isolator 514 und ein Isolator 516 sind der Reihe nach über dem Isolator 384 übereinander angeordnet. Eine Substanz, die eine Sperreigenschaft gegen Sauerstoff und Wasserstoff aufweist, wird vorzugsweise für einen des Isolators 510, des Isolators 512, des Isolators 514 und des Isolators 516 verwendet.
Für den Isolator 510 und den Isolator 514 wird vorzugsweise zum Beispiel jeweils ein Film mit einer Sperreigenschaft verwendet, der die Diffusion von Wasserstoff und Verunreinigungen von dem Substrat 311, dem Bereich, in dem der Transistor 300 bereitgestellt ist, oder dergleichen in den Bereich verhindert, in dem der Transistor 500 bereitgestellt ist. Daher kann ein Material, das demjenigen des Isolators 324 ähnlich ist, verwendet werden.
Für den Film, der eine Sperreigenschaft gegen Wasserstoff aufweist, kann beispielsweise Siliziumnitrid, das durch ein CVD-Verfahren abgeschieden wird, verwendet werden. Die Wasserstoffdiffusion in ein Halbleiterelement, das einen Oxidhalbleiter enthält, wie z. B. den Transistor 500, kann die Eigenschaften des Halbleiterelements verschlechtern. Daher ist vorzugsweise ein Film, der die Wasserstoffdiffusion unterdrückt, zwischen dem Transistor 500 und dem Transistor 300 bereitgestellt. Es handelt sich bei dem Film, der die Wasserstoffdiffusion unterdrückt, insbesondere um einen Film, von dem eine geringe Menge an Wasserstoff abgegeben wird.
Hinsichtlich des Films, der eine Sperreigenschaft gegen Wasserstoff aufweist, wird vorzugsweise zum Beispiel ein Metalloxid, wie z. B. Aluminiumoxid, Hafniumoxid oder Tantaloxid, für den Isolator 510 und den Isolator 514 verwendet.
Aluminiumoxid weist insbesondere eine hohe Sperrwirkung auf, die den Durchgang sowohl von Sauerstoff als auch von Verunreinigungen, wie z. B. Wasserstoff und Feuchtigkeit, welche eine Veränderung der elektrischen Eigenschaften des Transistors verursachen, unterbindet. Daher kann Aluminiumoxid verhindern, dass in einem Herstellungsprozess und nach der Herstellung des Transistors Verunreinigungen, wie z. B. Wasserstoff und Feuchtigkeit, in den Transistor 500 eindringen. Außerdem kann eine Abgabe von Sauerstoff von dem Oxid, das in dem Transistor 500 enthalten ist, unterdrückt werden. Deshalb wird Aluminiumoxid in geeigneter Weise als Schutzfilm für den Transistor 500 verwendet.
Beispielsweise kann ein Material, das demjenigen des Isolators 320 ähnlich ist, für den Isolator 512 und den Isolator 516 verwendet werden. Wenn ein Material mit relativ niedriger Permittivität für diese Isolatoren verwendet wird, kann die parasitäre Kapazität zwischen Leitungen verringert werden. Beispielsweise kann ein Siliziumoxidfilm oder ein Siliziumoxynitridfilm für den Isolator 512 und den Isolator 516 verwendet werden.
Ein Leiter 518, ein Leiter (z. B. ein Leiter 503), der in dem Transistor 500 enthalten ist, und dergleichen sind in dem Isolator 510, dem Isolator 512, dem Isolator 514 und dem Isolator 516 eingebettet. Es sei angemerkt, dass der Leiter 518 als Anschlusspfropfen oder Leitung dient, der/die mit dem Kondensator 600 oder dem Transistor 300 verbunden ist. Der Leiter 518 kann unter Verwendung eines Materials, das den Materialien des Leiters 328 und des Leiters 330 ähnlich ist, bereitgestellt werden.
Insbesondere handelt es sich bei einem Bereich des Leiters 518, der in Kontakt mit dem Isolator 510 und dem Isolator 514 ist, vorzugsweise um einen Leiter mit einer Sperreigenschaft gegen Sauerstoff, Wasserstoff und Wasser. In dieser Struktur können der Transistor 300 und der Transistor 500 durch die Schicht mit einer Sperreigenschaft gegen Sauerstoff, Wasserstoff und Wasser getrennt sein, so dass die Wasserstoffdiffusion von dem Transistor 300 in den Transistor 500 unterdrückt werden kann.
Der Transistor 500 ist über dem Isolator 516 bereitgestellt.
Wie in 30A und 30B dargestellt, beinhaltet der Transistor 500 den Leiter 503, der in dem Isolator 514 und dem Isolator 516 eingebettet angeordnet ist, einen Isolator 520, der über dem Isolator 516 und dem Leiter 503 angeordnet ist, einen Isolator 522, der über dem Isolator 520 angeordnet ist, einen Isolator 524, der über dem Isolator 522 angeordnet ist, ein Oxid 530a, das über dem Isolator 524 angeordnet ist, ein Oxid 530b, das über dem Oxid 530a angeordnet ist, einen Leiter 542a und einen Leiter 542b, welche über dem Oxid 530b voneinander getrennt angeordnet sind, einen Isolator 580, der über dem Leiter 542a und dem Leiter 542b angeordnet ist und eine Öffnung aufweist, die zwischen dem Leiter 542a und dem Leiter 542b überlappend angeordnet ist, ein Oxid 530c, das auf einer Unterseite und einer Seintenfläche der Öffnung angeordnet ist, einen Isolator 550, der auf einer Oberfläche angeordnet ist, auf der das Oxid 530c ausgebildet ist, und einen Leiter 560, der auf einer Oberfläche angeordnet ist, auf der der Isolator 550 ausgebildet ist.
Wie in 30A und 30B dargestellt, ist ein Isolator 544 vorzugsweise zwischen dem Isolator 580 und dem Oxid 530a, dem Oxid 530b, dem Leiter 542a und dem Leiter 542b angeordnet. Außerdem umfasst, wie in 30A und 30B dargestellt, der Leiter 560 vorzugsweise einen Leiter 560a, der auf der Innenseite des Isolators 550 bereitgestellt ist, und einen Leiter 560b, der in dem Leiter 560a eingebettet bereitgestellt ist. Außerdem ist, wie in 30A und 30B dargestellt, ein Isolator 574 vorzugsweise über dem Isolator 580, dem Leiter 560 und dem Isolator 550 angeordnet.
Es sei angemerkt, dass nachstehend das Oxid 530a, das Oxid 530b und das Oxid 530c gegebenenfalls kollektiv als Oxid 530 bezeichnet werden.
Es sei angemerkt, dass, obwohl der Transistor 500 eine Struktur aufweist, in der drei Schichten aus dem Oxid 530a, dem Oxid 530b und dem Oxid 530c in dem Bereich, in dem der Kanal gebildet wird, und in der Nähe davon übereinander angeordnet sind, die vorliegende Erfindung nicht darauf beschränkt ist. Beispielsweise kann eine einschichtige Struktur aus dem Oxid 530b, eine zweischichtige Struktur aus dem Oxid 530b und dem Oxid 530a, eine zweischichtige Struktur aus dem Oxid 530b und dem Oxid 530c oder eine mehrschichtige Struktur aus vier oder mehr Schichten zum Einsatz kommen. Obwohl bei dem Transistor 500 der Leiter 560 eine mehrschichtige Struktur aus zwei Schichten aufweist, ist die vorliegende Erfindung nicht darauf beschränkt. Beispielsweise kann der Leiter 560 eine einschichtige Struktur oder eine mehrschichtige Struktur aus drei oder mehr Schichten aufweisen. Der in 28 und 30A dargestellte Transistor 500 ist nur ein Beispiel, und ohne auf diese Struktur beschränkt zu sein, kann ein geeigneter Transistor entsprechend der Schaltungskonfiguration oder dem Ansteuerverfahren verwendet werden.
Hier dient der Leiter 560 als Gate-Elektrode des Transistors, und der Leiter 542a und der Leiter 542b dienen jeweils als Source-Elektrode oder Drain-Elektrode. Wie vorstehend beschrieben, ist der Leiter 560 in der Öffnung des Isolators 580 und dem Bereich zwischen dem Leiter 542a und dem Leiter 542b eingebettet ausgebildet ist. Die Positionen des Leiters 560, des Leiters 542a und des Leiters 542b werden in Bezug auf die Öffnung des Isolators 580 in selbstjustierender Weise gewählt. Das heißt, dass bei dem Transistor 500 die Gate-Elektrode zwischen der Source-Elektrode und der Drain-Elektrode in selbstjustierender Weise angeordnet werden kann. Demzufolge kann der Leiter 560 ausgebildet werden, ohne einen Positionsspielraum bereitzustellen; daher kann die Fläche, die von dem Transistor 500 eingenommen wird, verringert werden. Somit können eine Miniaturisierung und eine hohe Integration der Halbleitervorrichtung erzielt werden.
Außerdem umfasst, da der Leiter 560 in dem Bereich zwischen dem Leiter 542a und dem Leiter 542b in selbstjustierender Weise ausgebildet wird, der Leiter 560 keinen Bereich, der sich mit dem Leiter 542a oder dem Leiter 542b überlappt. Daher kann die parasitäre Kapazität zwischen dem Leiter 560 und dem Leiter 542a bzw. dem Leiter 542b verringert werden. Als Ergebnis kann die Schaltgeschwindigkeit des Transistors 500 erhöht werden, und der Transistor 500 kann hohe Frequenzeigenschaften aufweisen.
Der Leiter 560 dient in einigen Fällen als erste Gate-Elektrode (auch als Top-Gate-Elektrode bezeichnet). Femer dient der Leiter 503 in einigen Fällen als zweite Gate-Elektrode (auch als Bottom-Gate-Elektrode bezeichnet). In diesem Fall kann, indem ein an den Leiter 503 angelegtes Potential nicht synchron mit, sondern unabhängig von einem an den Leiter 560 angelegten Potential verändert wird, die Schwellenspannung des Transistors 500 gesteuert werden. Indem insbesondere ein negatives Potential an den Leiter 503 angelegt wird, kann die Schwellenspannung des Transistors 500 höher als 0 V sein und kann der Sperrstrom verringert werden. Demzufolge kann ein Drain-Strom bei einem an den Leiter 560 angelegten Potential von 0 V in dem Fall, in dem ein negatives Potential an den Leiter 503 angelegt wird, stärker verringert werden als in dem Fall, in dem es nicht angelegt wird.
Der Leiter 503 ist mit dem Oxid 530 und dem Leiter 560 überlappend angeordnet. Somit werden in dem Fall, in dem Potentiale an den Leiter 560 und den Leiter 503 angelegt werden, ein elektrisches Feld, das von dem Leiter 560 erzeugt wird, und ein elektrisches Feld, das von dem Leiter 503 erzeugt wird, miteinander verbunden, und der Kanalbildungsbereich, der in dem Oxid 530 gebildet wird, kann bedeckt werden. In dieser Beschreibung und dergleichen wird eine Transistorstruktur, in der der Kanalbildungsbereich elektrisch von den elektrischen Feldern der ersten Gate-Elektrode und der zweiten Gate-Elektrode umschlossen ist, als Struktur mit umschlossenem Kanal (surrounded channel structure bzw. s-Kanal-Struktur) bezeichnet.
Der Leiter 503 weist eine Struktur auf, die derjenigen des Leiters 518 ähnlich ist; ein Leiter 503a ist in Kontakt mit einer Innenwand einer Öffnung in dem Isolator 514 und dem Isolator 516 ausgebildet, und ein Leiter 503b ist weiter innen ausgebildet. Es sei angemerkt, dass, obwohl der Leiter 503a und der Leiter 503b in dem Transistor 500 übereinander angeordnet sind, die vorliegende Erfindung nicht darauf beschränkt ist. Beispielsweise kann der Leiter 503 auch als Einzelschicht oder Schichtanordnung aus drei oder mehr Schichten bereitgestellt sein.
Für den Leiter 503a wird hier vorzugsweise ein leitendes Material mit einer Funktion zum Unterdrücken der Diffusion von Verunreinigungen, wie z. B. Wasserstoffatomen, Wasserstoffmolekülen, Wassermolekülen und Kupferatomen, d. h. ein leitendes Material, das mit weniger Wahrscheinlichkeit die vorstehenden Verunreinigungen durchlässt, verwendet. Alternativ wird vorzugsweise ein leitendes Material mit einer Funktion zum Unterdrücken der Diffusion von Sauerstoff (z. B. Sauerstoffatomen und/oder Sauerstoffmolekülen), d. h. ein leitendes Material, das mit weniger Wahrscheinlichkeit Sauerstoff durchlässt, verwendet. Es sei angemerkt, dass in dieser Beschreibung eine Funktion zum Unterdrücken der Diffusion von Verunreinigungen oder Sauerstoff eine Funktion zum Unterdrücken der Diffusion der vorstehenden Verunreinigungen und/oder des vorstehenden Sauerstoffs bezeichnet.
Wenn beispielsweise der Leiter 503a eine Funktion zum Unterdrücken der Diffusion von Sauerstoff aufweist, kann verhindert werden, dass sich die Leitfähigkeit des Leiters 503b infolge einer Oxidation verringert.
Außerdem wird in dem Fall, in dem der Leiter 503 auch als Leitung dient, für den Leiter 503b vorzugsweise ein leitendes Material mit hoher Leitfähigkeit verwendet, das Wolfram, Kupfer oder Aluminium als Hauptkomponente enthält. Es sei angemerkt, dass es sich bei dem Leiter 503b in der Zeichnung um eine Einzelschicht handelt; jedoch kann sie eine mehrschichtige Struktur, beispielsweise eine Schichtanordnung aus Titan oder Titannitrid und dem oben genannten leitenden Material, aufweisen.
Der Isolator 520, der Isolator 522, der Isolator 524 und der Isolator 550 weisen eine Funktion eines zweiten Gate-Isolierfilms auf.
Als Isolator 524, der in Kontakt mit dem Oxid 530 ist, wird hier vorzugsweise ein Isolator verwendet, der mehr Sauerstoff enthält als die stöchiometrische Zusammensetzung. Das heißt, dass vorzugsweise ein Bereich mit überschüssigem Sauerstoff in dem Isolator 524 ausgebildet ist. Wenn ein derartiger Isolator, der überschüssigen Sauerstoff enthält, in Kontakt mit dem Oxid 530 bereitgestellt ist, können Sauerstofffehlstellen in dem Oxid 530 verringert werden, was zu einer Verbesserung der Zuverlässigkeit des Transistors 500 führt.
Als Isolator, der den Bereich mit überschüssigem Sauerstoff umfasst, wird insbesondere vorzugsweise ein Oxidmaterial verwendet, das einen Teil von Sauerstoff durch Erwärmung abgibt. Ein Oxid, das Sauerstoff durch Erwärmung abgibt, ist ein Oxidfilm, bei dem die Menge an abgegebenem Sauerstoff, umgerechnet in Sauerstoffmoleküle, bei einer thermischen Desorptionsspektroskopie- (TDS-) Analyse mehr als oder gleich 1,0 × 10¹⁸ Atome/cm³, bevorzugt mehr als oder gleich 1,0 × 10¹⁹ Atome/cm³, bevorzugter mehr als oder gleich 2,0 × 10¹⁹ Atome/cm³, oder mehr als oder gleich 3,0 × 10²⁰ Atome/cm³ ist. Es sei angemerkt, dass die Oberflächentemperatur des Films bei derTDS-Analyse vorzugsweise höher als oder gleich 100 °C und niedriger als oder gleich 700 °C, oder höher als oder gleich 100 °C und niedriger als oder gleich 400 °C ist.
Eine Wärmebehandlung, eine Mikrowellenbehandlung und/oder eine Hochfrequenzbehandlung können/kann durchgeführt werden, wobei dabei der Isolator, der den Bereich mit überschüssigem Sauerstoff umfasst, in Kontakt mit dem Oxid 530 ist. Durch diese Behandlung kann Wasser oder Wasserstoff von dem Oxid 530 entfernt werden. Beispielsweise tritt eine Reaktion auf, in der eine VoH-Bindung in dem Oxid 530 geschnitten wird; anders ausgedrückt, tritt eine Reaktion „VoH → Vo+H“ auf, was zu einer Dehydrierung führen kann. Ein Teil von Wasserstoff, der dabei entsteht, kann mit Sauerstoff gebunden und als H₂O von dem Oxid 530 oder dem Isolator in der Nähe des Oxids 530 entfernt werden. Des Weiteren kann ein Teil des Wasserstoffs in den Leiter 542 (den Leiter 542a und den Leiter 542b) diffundieren oder eingefangen werden (auch als Getterung bezeichnet).
Bei der Mikrowellenbehandlung wird vorzugsweise zum Beispiel eine Vorrichtung mit einer Stromquelle, die ein hochdichtes Plasma erzeugt, oder eine Vorrichtung mit einer Stromquelle, die eine Hochfrequenz an die Seite des Substrats anlegt, verwendet. Wenn beispielsweise ein sauerstoffhaltiges Gas und ein hochdichtes Plasma verwendet werden, können hochdichte Sauerstoffradikale erzeugt werden, und die durch das hochdichte Plasma erzeugten Sauerstoffradikale können durch die Anlegung der Hochfrequenz an die Seite des Substrats in effizienter Weise in das Oxid 530 oder einen Isolator in der Nähe des Oxids 530 eingeführt werden. Bei der Mikrowellenbehandlung kann der Druck auf 133 Pa oder höher, bevorzugt 200 Pa oder höher, bevorzugter 400 Pa oder höher eingestellt werden. Als Gas, das in eine Vorrichtung für die Mikrowellenbehandlung eingeleitet wird, können beispielsweise Sauerstoff und Argon verwendet werden, wobei die Sauerstoffdurchfulssrate (O₂/(O₂+Ar)) 50 % oder niedriger, bevorzugt höher als oder gleich 10 % und niedriger als oder gleich 30 % sein kann.
Im Herstellungsprozess des Transistors 500 wird vorzugsweise eine Wärmebehandlung in einem Zustand durchgeführt, in dem eine Oberfläche des Oxids 530 freigelegt ist. Diese Wärmebehandlung kann beispielsweise bei höher als oder gleich 100°C und niedriger als oder gleich 450 °C, bevorzugt bei höher als oder gleich 350 °C und niedriger als oder gleich 400 °C durchgeführt werden. Es sei angemerkt, dass die Wärmebehandlung in einer Stickstoffgasatmosphäre, einer Inertgasatmosphäre oder einer Atmosphäre durchgeführt wird, die ein Oxidationsgas mit 10 ppm oder mehr, 1% oder mehr, oder 10 % oder mehr enthält. Beispielsweise wird die Wärmebehandlung vorzugsweise in einer Sauerstoffatmosphäre durchgeführt. Daher kann dem Oxid 530 Sauerstoff zugeführt werden, und Sauerstofffehlstellen (Vo) können somit verringert werden. Die Wärmebehandlung kann unter reduziertem Druck durchgeführt werden. Alternativ kann die Wärmebehandlung wie folgt durchgeführt werden: Eine Wärmebehandlung wird in einer Stickstoffgasatmosphäre oder einer Inertgasatmosphäre durchgeführt, und dann wird eine weitere Wärmebehandlung in einer Atmosphäre, die ein Oxidationsgas mit 10 ppm oder mehr, 1 % oder mehr, oder 10 % oder mehr enthält, durchgeführt, um abgegebenen Sauerstoff zu kompensieren. Alternativ kann eine Wärmebehandlung in einer Atmosphäre, die ein Oxidationsgas mit 10 ppm oder mehr, 1 % oder mehr, oder 10 % oder mehr enthält, durchgeführt werden, und eine weitere Wärmebehandlung kann anschließend in einer Stickstoffatmosphäre oder einer Inertgasatmosphäre durchgeführt werden.
Es sei angemerkt, dass eine Sauerstofffehlstelle in dem Oxid 530 durch eine Sauerstoffzusatzbehandlung des Oxids 530 mit dem zugeführten Sauerstoff repariert werden kann; anders ausgedrückt, kann eine Reaktion „Vo+O → null“ gefördert werden kann. Außerdem reagiert Wasserstoff, der in dem Oxid 530 verbleibt, mit dem zugeführten Sauerstoff, wodurch dieser Wasserstoff als H₂O entfernt werden kann (Dehydrierung). Somit kann die Bildung von VoH durch eine Rekombination des Wasserstoffs, der in dem Oxid 530 verbleibt, mit der Sauerstofffehlstelle unterdrückt werden.
Wenn der Isolator 524 einen Bereich mit überschüssigem Sauerstoff umfasst, weist der Isolator 522 vorzugsweise eine Funktion zum Unterdrücken der Diffusion von Sauerstoff (z. B. Sauerstoffatomen oder Sauerstoffmolekülen) auf; das heißt, dass den Isolator 522 vorzugsweise mit weniger Wahrscheinlichkeit den vorstehenden Sauerstoff durchlässt.
Wenn der Isolator 522 eine Funktion zum Unterdrücken der Diffusion von Sauerstoff oder Verunreinigungen aufweist, diffundiert Sauerstoff, der in dem Oxid 530 enthalten ist, nicht in Richtung des Isolators 520, was vorzuziehen ist. Femer kann verhindert werden, dass der Leiter 503 mit Sauerstoff reagiert, der in dem Isolator 524 oder dem Oxid 530 enthalten ist.
Für den Isolator 522 wird vorzugsweise zum Beispiel eine Einzelschicht oder eine Schichtanordnung aus einem Isolator, der ein sogenanntes Material mit hohem k, wie z. B. Aluminiumoxid, Hafniumoxid, ein Oxid, das Aluminium und Hafnium enthält (Hafniumaluminat), Tantaloxid, Zirconiumoxid, Blei-Zirkonat-Titanat (PZT), Strontiumtitanat (SrTiO₃) oder (Ba,Sr)TiO₃ (BST), enthält, verwendet. Mit einer Miniaturisierung und einer hohen Integration eines Transistors kann ein Problem, wie z. B. ein Leckstrom, wegen einer Verringerung der Dicke eines Gate-Isolierfilms entstehen. Wenn ein Material mit hohem k für einen als Gate-Isolierfilm dienenden Isolator verwendet wird, kann ein Gate-Potential beim Betrieb des Transistors verringert werden, während die physikalische Dicke des Gate-Isolierfilms aufrechterhalten wird.
Insbesondere wird vorzugsweise ein Isolator verwendet, der ein Oxid von Aluminium und/oder ein Oxid von Hafnium enthält, welche jeweils ein isolierendes Material mit einer Funktion zum Unterdrücken der Diffusion von Verunreinigungen, Sauerstoff und dergleichen, d. h. ein isolierendes Material, das mit weniger Wahrscheinlichkeit Sauerstoff durchlässt, sind. Aluminiumoxid, Hafniumoxid, ein Oxid, das Aluminium und Hafnium enthält (Hafniumaluminat), oder dergleichen wird vorzugsweise als Isolator verwendet, der ein Oxid von Aluminium und/oder ein Oxid von Hafnium enthält. Wenn der Isolator 522 unter Verwendung eines derartigen Materials ausgebildet wird, dient der Isolator 522 als Schicht, die eine Abgabe von Sauerstoff von dem Oxid 530 und ein Eindringen von Verunreinigungen, wie z. B. Wasserstoff, von der Umgebung des Transistors 500 in das Oxid 530 unterdrückt.
Alternativ kann einem derartigen Isolator beispielsweise Aluminiumoxid, Bismutoxid, Germaniumoxid, Nioboxid, Siliziumoxid, Titanoxid, Wolframoxid, Yttriumoxid oder Zirconiumoxid zugesetzt werden. Der Isolator kann alternativ einer Nitrierungsbehandlung unterzogen werden. Siliziumoxid, Siliziumoxynitrid oder Siliziumnitrid kann über dem vorstehenden Isolator angeordnet werden.
Der Isolator 520 ist vorzugsweise thermisch stabil. Beispielsweise werden Siliziumoxid und Siliziumoxynitrid, welche thermisch stabil sind, bevorzugt. Femer kann dann, wenn ein Isolator, der ein Material mit hohem k ist, mit Siliziumoxid oder Siliziumoxynitrid kombiniert wird, ein mehrschichtiger Isolator 520, der thermisch stabil ist und eine hohe relative Permittivität aufweist, erhalten werden.
Es sei angemerkt, dass bei dem Transistor 500 in 30A und 30B der Isolator 520, der Isolator 522 und der Isolator 524 als zweiter Gate-Isolierfilm mit einer dreischichtigen Struktur dargestellt sind; jedoch kann der zweite Gate-Isolierfilm eine einschichtige Struktur, eine zweischichtige Struktur oder eine mehrschichtige Struktur aus vier oder mehr Schichten aufweisen. In diesem Fall kann, ohne Beschränkung auf eine mehrschichtige Struktur aus den gleichen Materialien, eine mehrschichtige Struktur aus unterschiedlichen Materialien verwendet werden.
Bei dem Transistor 500 wird vorzugsweise ein Metalloxid, das als Oxidhalbleiter dient, als Oxid 530 verwendet, das den Kanalbildungsbereich umfasst. Als Oxid 530 wird vorzugsweise zum Beispiel ein Metalloxid, wie z. B. ein In-M-Zn-Oxid (ein Element M ist eine oder mehrere Art/en, die aus Aluminium, Gallium, Yttrium, Kupfer, Vanadium, Beryllium, Bor, Titan, Eisen, Nickel, Germanium, Zirconium, Molybdän, Lanthan, Cer, Neodym, Hafnium, Tantal, Wolfram, Magnesium und dergleichen ausgewählt wird/werden), verwendet. Insbesondere handelt es sich bei dem In-M-Zn-Oxid, das als Oxid 530 verwendet werden kann, vorzugsweise um einen CAAC-OS oder einen CAC-OS, welche bei der Ausführungsform 4 beschrieben werden. Ein In-Ga-Oxid oder ein In-Zn-Oxid kann alternativ als Oxid 530 verwendet werden.
Außerdem wird vorzugsweise ein Metalloxid mit niedriger Ladungsträgerkonzentration für den Transistor 500 verwendet. Wenn die Ladungsträgerkonzentration eines Metalloxids verringert werden soll, kann die Verunreinigungskonzentration in dem Metalloxid verringert werden, um die Dichte der Defektzustände zu verringern. In dieser Beschreibung und dergleichen wird ein Zustand mit einer niedrigen Verunreinigungskonzentration und einer niedrigen Dichte der Defektzustände als hochreiner intrinsischer oder im Wesentlichen hochreiner intrinsischer Zustand bezeichnet. Es sei angemerkt, dass Beispiele für die Verunreinigungen in dem Meatlloxid Wasserstoff, Stickstoff, ein Alkalimetall, ein Erdalkalimetall, Eisen, Nickel und Silizium umfassen.
Insbesondere reagiert Wasserstoff, der in dem Metalloxid enthalten ist, mit Sauerstoff, der an ein Metallatom gebunden ist, zu Wasser, und daher wird in einigen Fällen eine Sauerstofffehlstelle in dem Metalloxid gebildet. Wenn Wasserstoff in eine Sauerstofffehlstelle in dem Oxid 530 eindringt, kann der Wasserstoff an die Sauerstofffehlstelle gebunden werden und VoH bilden. Dieser VoH dient als Donator, und ein Elektron kann als Ladungsträger erzeugt werden. In einigen Fällen führt die Bindung eines Teils von Wasserstoff an Sauerstoff, der an ein Metallatom gebunden ist, ferner zur Erzeugung eines Elektrons, das als Ladungsträger dient. Daher ist es wahrscheinlich, dass ein Transistor, bei dem ein wasserstoffreiches Metalloxid verwendet wird, selbstleitende Eigenschaften aufweist. Es ist wahrscheinlich, dass sich Wasserstoff in dem Metalloxid durch einen Stress, wie z. B. Hitze oder ein elektrisches Feld, bewegt; wenn das Metalloxid viel Wasserstoff enthält, kann sich daher die Zuverlässigkeit des Transistors verschlechtern. Bei einer Ausführungsform der vorliegenden Erfindung wird vorzugsweise VoH in dem Oxid 530 möglichst verringert, um ein hochreines intrinsisches Oxid oder ein im Wesenlichen hochreines intrinsischen Oxid zu erhalten. Um ein derartiges Metalloxid, in dem VoH ausreichend verringert ist, zu erhalten, ist es wichtig, Verunreinigungen, wie z. B. Feuchtigkeit und Wasserstoff, in dem Metalloxid zu entfernen (gegebenenfalls als Dehydratisierungs- oder Dehydrierungsbehandung bezeichnet) und eine Sauerstofffehlstelle durch die Zuführung von Sauerstoff zu dem Metalloxid zu ergänzen (gegebenenfalls als Sauerstoffzusatzbehandlung bezeichnet). Wenn ein Metalloxid, in dem Verunreinigungen, wie z. B. VoH, ausreichend verringert sind, für den Kanalbildungsbereich des Transistors verwendet wird, können stabile elektrische Eigenschaften erhalten werden.
Ein Fehler, dass Wasserstoff in eine Sauerstofffehlstelle eindringt, kann als Donator des Metalloxids dienen. Jedoch ist es schwierig, diesen Fehler quantitativ abzuschätzen. Daher wird er in dem Metalloxid in einigen Fällen nicht durch die Donatorkonzentration, sondern durch die Ladungsträgerkonzentration abgeschätzt. In dieser Beschreibung und dergleichen kann deshalb als Parameter des Metalloxids nicht die Donatorkonzentration, sondern die Ladungsträgerkonzentration unter Annahme eines Zustandes, in dem kein elektrisches Feld angelegt wird, verwendet werden. Mit anderen Worten: Die „Ladungsträgerkonzentration“ in dieser Beschreibung und dergleichen kann in „Donatorkonzentration“ umformuliert werden.
Wenn ein Metalloxid als Oxid 530 verwendet wird, wird daher Wasserstoff in dem Metalloxid vorzugsweise möchlichst verringert. Insbesondere ist die Wasserstoffkonzentration in dem Metalloxid, die durch Sekundärionen-Massenspektrometrie (SIMS) erhalten wird, niedriger als 1 × 10²⁰ Atome/cm³, bevorzugt niedriger als 1 × 10¹⁹ Atome/cm³, bevorzugter niedriger als 5 × 10¹⁸ Atome/cm³, noch bevorzugt niedriger als 1 × 10¹⁸ Atome/cm³. Wenn ein Metalloxid, in dem Verunreinigungen, wie z. B. Wasserstoff, ausreichend verringert sind, für den Kanalbildungsbereich des Transistors verwendet wird, können stabile elektrische Eigenschaften erhalten werden.
Wenn ein Metalloxid als Oxid 530 verwendet wird, ist die Ladungsträgerkonzentration in dem Metalloxid des Kanalbildungsbereichs vorzugsweise niedriger als oder gleich 1 × 10¹⁸ cm^-3, bevorzugt niedriger als 1 × 10¹⁷ cm^-3, bevorzugter niedriger als 1 × 10¹⁶ cm^-3, noch bevorzugt niedriger als 1 × 10¹³ cm^-3, sogar noch bevorzugt niedriger als 1 × 10¹² cm^-3. Es sei angemerkt, dass die untere Grenze der Ladungsträgerkonzentration in dem Metalloxid des Kanalbildungsbereichs nicht besonders beschränkt ist und beispielsweise 1 × 10^-9 cm^-3 betragen kann.
Wenn ein Metalloxid als Oxid 530 verwendet wird, kann, da ein Leiter 542 (der Leiter 542a und der Leiter 542b) in Kontakt mit dem Oxid 530 ist, Sauerstoff von dem Oxid 530 in den Leiter 542 diffundieren und kann somit der Leiter 542 oxidiert werden. Die Oxidation des Leiters 542 erhöht die Wahrscheinlichkeit, dass sich die Leitfähigkeit des Leiters 542 verringert. Es sei angemerkt, dass die Sauerstoffdiffusion von dem Oxid 530 in den Leiter 542 in eine Sauerstoffabsorption aus dem Oxid 530 durch den Leiter 542 umformuliert werden kann.
Wenn Sauerstoff von dem Oxid 530 in den Leiter 542 (den Leiter 542a und den Leiter 542b) diffundiert, können isolierende Bereiche in einer Grenzfläche zwischen dem Leiter 542a und dem Oxid 530b und in der Nähe der Grenzfläche sowie in einer Grenzfläche zwischen dem Leiter 542b und dem Oxid 530b und in der Nähe der Grenzfläche gebildet werden. Diese Bereiche enthalten mehr Sauerstoff als der Leiter 542, und daher wird davon ausgegangen, dass diese Bereiche jeweils einen höheren elektrischen Widerstand aufweisen als der Leiter 542a und der Leiter 542b. Dabei kann die dreischichtige Struktur aus dem Leiter 542, diesen Bereichen und dem Oxid 530b als dreischichtige Struktur aus einem Metall, einem Isolator und einem Halbleiter angesehen werden und kann als Metall-Isolator-Halbleiter- (metal-insulator-semiconductor, MIS-) Struktur oder als Diodenübergangsstruktur, die hauptsächlich die MIS-Struktur aufweist, bezeichnet werden.
Es sei angemerkt, dass ein derartiger isolierender Bereich nicht immer zwischen dem Leiter 542 und dem Oxid 530b gebildet wird; beispielsweise können isolierende Bereiche zwischen dem Leiter 542 und dem Oxid 530c, zwischen dem Leiter 542 und dem Oxid 530b sowie zwischen dem Leiter 542 und dem Oxid 530c gebildet werden.
Als Metalloxid, das als Kanalbildungsbereich in dem Oxid 530 dient, wird vorzugsweise dasjenige mit einer Bandlücke von 2 eV oder mehr, bevorzugt 2,5 eV oder mehr verwendet. Die Verwendung eines derartigen Metalloxids mit einer großen Bandlücke kann den Sperrstrom des Transistors verringern.
Wenn das Oxid 530 das Oxid 530a unter dem Oxid 530b umfasst, kann verhindert werden, dass Verunreinigungen von einer Komponente, die unterhalb des Oxids 530a ausgebildet ist, in das Oxid 530b diffundieren. Außerdem kann dann, wenn das Oxid 530c über dem Oxid 530b bereitgestellt ist, verhindert werden, dass Verunreinigungen von einer Komponente, die oberhalb des Oxids 530c ausgebildet ist, in das Oxid 530b diffundieren.
Es sei angemerkt, dass das Oxid 530 vorzugsweise eine mehrschichtige Struktur aus Oxiden aufweist, die sich durch das Atomverhältnis von Metallatomen voneinander unterscheiden. Insbesondere ist das Atomverhältnis des Elements M in den Bestandteilen des Metalloxids, das als Oxid 530a verwendet wird, vorzugsweise größer als das Atomverhältnis des Elements M in den Bestandteilen des Metalloxids, das als Oxid 530b verwendet wird. Das Atomverhältnis des Elements M zu In in dem Metalloxid, das als Oxid 530a verwendet wird, ist vorzugsweise größer als das Atomverhältnis des Elements M zu In in dem Metalloxid, das als Oxid 530b verwendet wird. Das Atomverhältnis von In zu dem Element M in dem Metalloxid, das als Oxid 530b verwendet wird, ist vorzugsweise größer als das Atomverhältnis von In zu dem Element M in dem Metalloxid, das als Oxid 530a verwendet wird. Als Oxid 530c kann ein Metalloxid, das als Oxid 530a oder Oxid 530b verwendet werden kann, verwendet werden.
Die Energie der Leitungsbandminima des Oxids 530a und des Oxids 530c sind vorzugsweise höher als die Energie des Leitungsbandminimums des Oxids 530b. Mit anderen Worten: Die Elektronenaffinität des Oxids 530a und diejenige des Oxids 530c sind vorzugsweise niedriger als die Elektronenaffinität des Oxids 530b.
Hier verändern sich die Energieniveaus der Leitungsbandminima in Verbindungsabschnitten des Oxids 530a, des Oxids 530b und des Oxids 530c graduell. Mit anderen Worten: Die Energieniveaus der Leitungsbandminima in den Verbindungsabschnitten des Oxids 530a, des Oxids 530b und des Oxids 530c verändern sich stetig oder sind stetig zusammenhängend. Um eine derartige Struktur zu erhalten, wird vorzugsweise die Dichte der Defektzustände in Mischschichten verringert, die an einer Grenzfläche zwischen dem Oxid 530a und dem Oxid 530b sowie an einer Grenzfläche zwischen dem Oxid 530b und dem Oxid 530c ausgebildet sind.
Insbesondere können dann, wenn das Oxid 530a und das Oxid 530b sowie das Oxid 530b und das Oxid 530c abgesehen von Sauerstoff ein gemeinsames Element (als Hauptkomponente) enthalten, Mischschichten mit einer niedrigen Dichte der Defektzustände ausgebildet werden. Wenn beispielsweise es sich bei dem Oxid 530b um ein In-Ga-Zn-Oxid handelt, wird vorzugsweise ein In-Ga-Zn-Oxid, ein Ga-Zn-Oxid, Galliumoxid oder dergleichen als Oxid 530a und Oxid 530c verwendet.
Dabei dient das Oxid 530b als Hauptladungsträgerweg. Wenn das Oxid 530a und das Oxid 530c die vorstehend beschriebene Struktur aufweisen, kann die Dichte der Defektzustände an der Grenzfläche zwischen dem Oxid 530a und dem Oxid 530b sowie an der Grenzfläche zwischen dem Oxid 530b und dem Oxid 530c verringert werden. Somit ist der Einfluss der Grenzflächenstreuung auf die Ladungsträgerübertragung gering, und der Transistor 500 kann einen hohen Durchlassstrom aufweisen.
Der Leiter 542a und der Leiter 542b, die als Source-Elektrode und Drain-Elektrode dienen, sind über dem Oxid 530b bereitgestellt. Für den Leiter 542a und den Leiter 542b wird vorzugsweise ein Metallelement, das aus Aluminium, Chrom, Kupfer, Silber, Gold, Platin, Tantal, Nickel, Titan, Molybdän, Wolfram, Hafnium, Vanadium, Niob, Mangan, Magnesium, Zirconium, Beryllium, Indium, Ruthenium, Iridium, Strontium und Lanthan ausgewählt wird, eine Legierung, die das vorstehende Metallelement enthält, eine Legierung, in der einige der oben genannten Metallelemente kombiniert sind, oder dergleichen verwendet. Zum Beispiel wird vorzugsweise Tantalnitrid, Titannitrid, Wolfram, ein Nitrid, das Titan und Aluminium enthält, ein Nitrid, das Tantal und Aluminium enthält, Rutheniumoxid, Rutheniumnitrid, ein Oxid, das Strontium und Ruthenium enthält, ein Oxid, das Lanthan und Nickel enthält, oder dergleichen verwendet. Tantalnitrid, Titannitrid, ein Nitrid, das Titan und Aluminium enthält, ein Nitrid, das Tantal und Aluminium enthält, Rutheniumoxid, Rutheniumnitrid, ein Oxid, das Strontium und Ruthenium enthält, und ein Oxid, das Lanthan und Nickel enthält, werden bevorzugt, da sie oxidationsbeständige leitende Materialien oder Materialien sind, die auch nach der Absorption von Sauerstoff ihre Leitfähigkeit aufrechterhalten. Im Besonderen wird ein Metallnitridfilm, wie z. B. ein Tantalnitridfilm, bevorzugt, da er eine Sperreigenschaft gegen Wasserstoff oder Sauerstoff und eine hohe Oxidationsbeständigkeit aufweist.
Obwohl in 30 der Leiter 542a und der Leiter 542b jeweils eine einschichtige Struktur aufweisen, können sie jeweils eine mehrschichtige Struktur aus zwei oder mehr Schichten aufweisen. Zum Beispiels sind vorzugsweise ein Tantalnitridfilm und ein Wolframfilm übereinander angeordnet. Alternativ können ein Titanfilm und ein Aluminiumfilm übereinander angeordnet sein. Weitere Beispiele umfassen eine zweischichtige Struktur, in der ein Aluminiumfilm über einem Wolframfilm angeordnet ist, eine zweischichtige Struktur, in der ein Kupferfilm über einem Kupfer-Magnesium-Aluminiumlegierungsfilm angeordnet ist, eine zweischichtige Struktur, in der ein Kupferfilm über einem Titanfilm angeordnet ist, und eine zweischichtige Struktur, in der ein Kupferfilm über einem Wolframfilm angeordnet ist.
Weitere Beispiele umfassen eine dreischichtige Struktur, in der ein Aluminiumfilm oder ein Kupferfilm über einem Titanfilm oder einem Titannitridfilm angeordnet ist und ferner ein Titanfilm oder ein Titannitridfilm darüber ausgebildet ist, und eine dreischichtige Struktur, in der ein Aluminiumfilm oder ein Kupferfilm über einem Molybdänfilm oder einem Molybdännitridfilm angeordnet ist und ferner ein Molybdänfilm oder ein Molybdännitridfilm darüber ausgebildet ist. Es sei angemerkt, dass ein durchsichtiges leitendes Material, das Indiumoxid, Zinnoxid oder Zinkoxid enthält, verwendet werden kann.
Wie in 30A dargestellt, werden in einigen Fällen ein Bereich 543a und ein Bereich 543b als niederohmige Bereiche an der Grenzfläche zwischen dem Oxid 530 und dem Leiter 542a (dem Leiter 542b) und in der Nähe davon ausgebildet. In diesem Fall dient der Bereich 543a als Source-Bereich oder Drain-Bereich, und der Bereich 543b dient als der andere des Source-Bereichs und des Drain-Bereichs. Der Kanalbildungsbereich wird in einem Bereich zwischen dem Bereich 543a und dem Bereich 543b gebildet.
Wenn der Leiter 542a (der Leiter 542b) in Kontakt mit dem Oxid 530 bereitgestellt ist, kann sich die Sauerstoffkonzentration in dem Bereich 543a (dem Bereich 543b) verringern. Außerdem wird in einigen Fällen eine Metallverbindungsschicht, die das Metall, das in dem Leiter 542a (dem Leiter 542b) enthalten ist, und eine Komponente des Oxids 530 enthält, in dem Bereich 543a (dem Bereich 543b) ausgebildet. In diesem Fall erhöht sich die Ladungsträgerdichte des Bereichs 543a (des Bereichs 543b), so dass er zu einem niederohmigen Bereich wird.
Der Isolator 544 ist derart angeordnet, dass er den Leiter 542a und den Leiter 542b bedeckt, und unterdrückt eine Oxidation des Leiters 542a und des Leiters 542b. Dabei kann der Isolator 544 derart bereitgestellt werden, dass er eine Seitenfläche des Oxids 530 bedeckt und in Kontakt mit dem Isolator 524 ist.
Beispielsweise kann als Isolator 544 ein Metalloxid, das eine oder mehrere Art/en enthält, die aus Hafnium, Aluminium, Gallium, Yttrium, Zirconium, Wolfram, Titan, Tantal, Nickel, Germanium, Neodymium, Lanthan, Magnesium und dergleichen ausgewählt wird/werden, verwendet werden. Als Isolator 544 kann auch Siliziumnitridoxid, Siliziumnitrid oder dergleichen verwendet werden.
Insbesondere wird vorzugsweise ein Isolator, der ein Oxid von Aluminium und/oder ein Oxid von Hafnium enthält, wie z. B. Aluminiumoxid, Hafniumoxid oder ein Oxid, das Aluminium und Hafnium enthält (Hafniumaluminat), als Isolator 544 verwendet. Insbesondere weist Hafniumaluminat eine höhere Wärmebeständigkeit auf als ein Hafniumoxidfilm. Deshalb wird Hafniumaluminat bevorzugt, da es weniger wahrscheinlich ist, dass es durch eine Wärmebehandlung in einem späteren Schritt kristallisiert wird. Es sei angemerkt, dass der Isolator 544 nicht notwendigerweise bereitgestellt sein muss, wenn der Leiter 542a und der Leiter 542b jeweils ein oxidationsbeständiges Material sind oder ihre Leitfähigkeit auch nach der Absorption von Sauerstoff nicht signifikant verringert wird. Der Entwurf kann je nach den erforderlichen Transistoreigenschaften angemessen ausgeführt werden.
Dank des Isolators 544 kann verhindert werden, dass Verunreinigungen, wie z. B. Wasser und Wasserstoff, die in dem Isolator 580 enthalten sind, durch das Oxid 530c und den Isolator 550 in das Oxid 530b diffundieren. Des Weiteren kann die Oxidation des Isolators 560 durch überschüssigen Sauerstoff, der in dem Isolator 580 enthalten ist, unterdrückt werden.
Der Isolator 550 dient als erster Gate-Isolierfilim. Der Isolator 550 ist vorzugsweise in Kontakt mit der Innenseite (der Oberseite und der Seitenfläche) des Oxids 530c angeordnet. Der Isolator 550 wird vorzugsweise wie der oben genannte Isolator 524 unter Verwendung eines Isolators ausgebildet, der überschüssigen Sauerstoff enthält und Sauerstoff durch Erwärmung abgibt.
Insbesondere kann Siliziumoxid, das überschüssigen Sauerstoff enthält, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Siliziumoxid, dem Fluor zugesetzt ist, Siliziumoxid, dem Kohlenstoff zugesetzt ist, Siliziumoxid, dem Kohlenstoff und Stickstoff zugesetzt sind, oder poröses Siliziumoxid verwendet werden. Insbesondere werden Siliziumoxid und Siliziumoxynitrid, welche thermisch stabil sind, bevorzugt.
Wenn als Isolator 550 ein Isolator, der Sauerstoff durch Erwärmung abgibt, in Kontakt mit der Oberseite des Oxids 530c bereitgestellt ist, kann dem Kanalbildungsbereich des Oxids 530b Sauerstoff von dem Isolator 550 über das Oxid 530c effektiv zugeführt werden. Femer wird wie in dem Isolator 524 vorzugsweise die Konzentration von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, in dem Isolator 550 verringert. Die Dicke des Isolators 550 ist vorzugsweise mehr als oder gleich 1 nm und weniger als oder gleich 20 nm.
Femer kann ein Metalloxid zwischen dem Isolator 550 und dem Leiter 560 bereitgestellt sein, um dem Oxid 530 den überschüssigen Sauerstoff, der in dem Isolator 550 enthalten ist, effizient zuzuführen. Das Metalloxid unterdrückt vorzugsweise die Diffusion von Sauerstoff von dem Isolator 550 in den Leiter 560. Das Bereitstellen des Metalloxids, das die Diffusion von Sauerstoff unterdrückt, unterdrückt die Diffusion des überschüssigen Sauerstoffs von dem Isolator 550 in den Leiter 560. Das heißt, dass eine Verringerung der Menge des dem Oxid 530 zuzuführenden überschüssigen Sauerstoffs unterdrückt werden kann. Außerdem kann eine Oxidation des Leiters 560 aufgrund des überschüssigen Sauerstoffs unterdrückt werden. Als Metalloxid kann ein Material, das für den Isolator 544 verwendet werden kann, verwendet werden.
Es sei angemerkt, das der Isolator 550 wie der zweite Gate-Isolierfilm eine mehrschichtige Struktur aufweisen kann. Wenn ein Transistor weiter miniaturisiert und hochintegriert wird, kann ein Problem eines Leckstroms oder dergleichen aufgrund eines dünnen Gate-Isolierfilms entstehen; indem der Isolator, der als Gate-Isolierfilm dient, eine mehrschichtige Struktur aus einem Material mit hohem k und einem thermisch stabilen Material aufweist, kann das Gate-Potential beim Betrieb des Transistors verringert werden, während die physikalische Filmdicke aufrechterhalten wird. Außerdem kann die mehrschichtige Struktur thermisch stabil sein und eine hohe relative Permittivität aufweisen.
Obwohl in 30A und 30B der Leiter 560, der als erste Gate-Elektrode dient, eine zweischichtige Strukturaufweist, kann eine einschichtige Struktur oder eine mehrschichtige Struktur aus drei oder mehr Schichten zum Einsatz kommen.
Für den Leiter 560a wird vorzugsweise ein leitendes Material mit einer Funktion zum Unterdrücken der Diffusion von Verunreinigungen, wie z. B. Wasserstoffatomen, Wasserstoffmolekülen, Wassermolekülen, Stickstoffatomen, Stickstoffmolekülen, Stickstoffoxidmolekülen (z. B. N₂O, NO und NO₂) und Kupferatomen, verwendet. Alternativ wird vorzugsweise ein leitendes Material mit einer Funktion zum Unterdrücken der Diffusion von Sauerstoff (z. B. Sauerstoffatomen und/oder Sauerstoffmolekülen) verwendet. Wenn der Leiter 560a eine Funktion zum Unterdrücken der Diffusion von Sauerstoff aufweist, kann verhindert werden, dass sich die Leitfähigkeit des Leiters 560b infolge einer Oxidation, die durch den in dem Isolator 550 enthaltenen Sauerstoff hervorgerufen wird, verringert. Als leitendes Material mit einer Funktion zum Unterdrücken der Diffusion von Sauerstoff wird vorzugsweise zum Beispiel Tantal, Tantalnitrid, Ruthenium oder Rutheniumoxid verwendet. Zudem kann ein Oxidhalbleiter, der als Oxid 530 verwendet werden kann, als Leiter 560a verwendet werden. In diesem Fall wird der Leiter 560b durch ein Sputterverfahren abgeschieden, wodurch der Leiter 560a einen verringerten Wert des elektrischen Widerstands aufweisen und zu einem Leiter werden kann. Eine derartige leitende Schicht kann als Oxidleiter- (oxide conductor, OC-) Elektrode bezeichnet werden.
Für den Leiter 560b wird femer vorzugsweise ein leitendes Material verwendet, das Wolfram, Kupfer oder Aluminium als Hauptkomponente enthält. Als Leiter 560b, der auch als Leitung dient, wird vorzugsweise ein Leiter mit hoher Leitfähigkeit verwendet. Beispielsweise kann ein leitendes Material, das Wolfram, Kupfer oder Aluminium als Hauptkomponente enthält, verwendet werden. Der Leiter 560b kann eine mehrschichtige Struktur, beispielsweise eine mehrschichtige Struktur aus Titan oder Titannitrid und dem oben genannten leitenden Material aufweisen.
Der Isolator 580 ist über dem Leiter 542a und dem Leiter 542b bereitgestellt, wobei der Isolator 544 dazwischen liegt. Der Isolator 580 umfasst vorzugsweise einen Bereich mit überschüssigem Sauerstoff. Der Isolator 580 enthält vorzugsweise zum Beispiel Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Siliziumoxid, dem Fluor zugesetzt ist, Siliziumoxid, dem Kohlenstoff zugesetzt ist, Siliziumoxid, dem Kohlenstoff und Stickstoff zugesetzt sind, poröses Siliziumoxid, ein Harz oder dergleichen. Insbesondere werden Siliziumoxid und Siliziumoxynitrid, welche thermisch stabil sind, bevorzugt. Insbesondere werden Siliziumoxid und poröses Siliziumoxid bevorzugt, da ein Bereich mit überschüssigem Sauerstoff in einem späteren Schritt leicht ausgebildet werden kann.
Der Isolator 580 umfasst vorzugsweise einen Bereich mit überschüssigem Sauerstoff. Wenn der Isolator 580, der Sauerstoff durch Erwärmung abgibt, in Kontakt mit dem Oxid 530c bereitgestellt ist, kann dem Oxid 530 Sauerstoff von dem Isolator 580 über das Oxid 530c effizient zugeführt werden. Es sei angemerkt, dass vorzugsweise die Konzentration von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, in dem Isolator 580 verringert wird.
Die Öffnung des Isolators 580 ist derart ausgebildet, dass sie sich mit einem Bereich zwischen dem Leiter 542a und dem Leiter 542b überlappt. Demzufolge ist der Leiter 560 in der Öffnung des Isolators 580 und dem Bereich zwischen dem Leiter 542a und dem Leiter 542b eingebettet ausgebildet.
Für die Miniaturisierung einer Halbleitervorrichtung ist es erforderlich, die Gate-Länge zu verkürzen; dabei muss verhindert werden, dass sich die Leitfähigkeit des Leiters 560 verringert. Wenn die Dicke des Leiters 560 erhöht wird, kann der Leiter 560 eine Form mit einem hohen Seitenverhältnis aufweisen. Da bei dieser Ausführungsform der Leiter 560 in der Öffnung des Isolators 580 eingebettet bereitgestellt ist, kann selbst dann, wenn der Leiter 560 eine Form mit einem hohen Seitenverhältnis aufweist, der Leiter 560 ausgebildet werden, ohne dass er während des Prozesses zerbricht.
Der Isolator 574 ist vorzugsweise in Kontakt mit einer Oberseite des Isolators 580, einer Oberseite des Leiters 560 und einer Oberseite des Isolators 550 bereitgestellt. Indem der Isolator 574 durch ein Sputterverfahren abgeschieden wird, können Bereiche mit überschüssigem Sauerstoff in dem Isolator 550 und dem Isolator 580 bereitgestellt werden. Dadurch kann dem Oxid 530 Sauerstoff von diesen Bereichen mit überschüssigem Sauerstoff zugeführt werden.
Beispielsweise kann als Isolator 574 ein Metalloxid, das eine oder mehrere Art/en enthält, die aus Hafnium, Aluminium, Gallium, Yttrium, Zirconium, Wolfram, Titan, Tantal, Nickel, Germanium, Magnesium und dergleichen ausgewählt wird/werden, verwendet werden.
Insbesondere weist Aluminiumoxid eine hohe Sperreigenschaft auf, so dass selbst mit einer kleinen Dicke von mehr als oder gleich 0,5 nm und weniger als oder gleich 3,0 nm eine Diffusion von Wasserstoff und Stickstoff unterdrückt werden kann. Daher kann Aluminiumoxid, das durch ein Sputterverfahren abgeschieden wird, zum einen als Sauerstoffversorgungsquelle und zum anderen als Sperrfilm gegen Verunreinigungen, wie z. B. Wasserstoff, dienen.
Ein Isolator 581, der als Zwischenschichtfilm dient, ist vorzugsweise über dem Isolator 574 bereitgestellt. Wie in dem Isolator 524 oder dergleichen wird vorzugsweise die Konzentration von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, in dem Isolator 581 verringert.
Ein Leiter 540a und ein Leiter 540b sind in Öffnungen angeordnet, die in dem Isolator 581, dem Isolator 574, dem Isolator 580 und dem Isolator 544 ausgebildet sind. Der Leiter 540a und der Leiter 540b sind einander zugewandt bereitgestellt, wobei der Leiter 560 dazwischen liegt. Die Strukturen des Leiters 540a und des Leiters 540b sind denjenigen eines Leiters 546 und eines Leiters 548 ähnlich, welche nachstehend beschrieben werden.
Ein Isolator 582 ist über dem Isolator 581 bereitgestellt. Eine Substanz, die eine Sperreigenschaft gegen Sauerstoff oder Wasserstoff aufweist, wird vorzugsweise für den Isolator 582 verwendet. Daher kann ein Material, das demjenigen des Isolators 514 ähnlich ist, für den Isolator 582 verwendet werden. Für den Isolator 582 wird vorzugsweise zum Beispiel ein Metalloxid, wie z. B. Aluminiumoxid, Hafniumoxid oder Tantaloxid, verwendet.
Aluminiumoxid weist insbesondere eine hohe Sperrwirkung auf, die den Durchgang sowohl von Sauerstoff als auch von Verunreinigungen, wie z. B. Wasserstoff und Feuchtigkeit, welche eine Veränderung der elektrischen Eigenschaften des Transistors verursachen, unterbindet. Daher kann Aluminiumoxid verhindern, dass in einem Herstellungsprozess und nach der Herstellung des Transistors Verunreinigungen, wie z. B. Wasserstoff und Feuchtigkeit, in den Transistor 500 eindringen. Außerdem kann eine Abgabe von Sauerstoff von dem Oxid, das in dem Transistor 500 enthalten ist, unterdrückt werden. Deshalb wird Aluminiumoxid in geeigneter Weise als Schutzfilm für den Transistor 500 verwendet.
Ein Isolator 586 ist über dem Isolator 582 bereitgestellt. Für den Isolator 586 kann ein Material, das demjenigen des Isolators 320 ähnlich ist, verwendet werden. Wenn ein Material mit relativ niedriger Permittivität für diese Isolatoren verwendet wird, kann die parasitäre Kapazität zwischen Leitungen verringert werden. Beispielsweise kann ein Siliziumoxidfilm oder ein Siliziumoxynitridfilm als Isolator 586 verwendet werden.
Der Leiter 546, der Leiter 548 und dergleichen sind in dem Isolator 520, dem Isolator 522, dem Isolator 524, dem Isolator 544, dem Isolator 580, dem Isolator 574, dem Isolator 581, dem Isolator 582 und dem Isolator 586 eingebettet.
Der Leiter 546 und der Leiter 548 dienen jeweils als Anschlusspfropfen oder Leitung, der/die mit dem Kondensator 600, dem Transistor 500 oder dem Transistor 300 verbunden ist. Der Leiter 546 und der Leiter 548 können unter Verwendung der Materialien, die denjenigen des Leiters 328 und des Leiters 330 ähnlich sind, bereitgestellt werden.
Es sei angemerkt, dass nach der Ausbildung des Transistors 500 eine Öffnung, die den Transistor 500 umgibt, ausgebildet werden kann und ein Isolator mit hoher Sperreigenschaft gegen Wasserstoff oder Wasser derart ausgebildet werden kann, dass er diese Öffnung bedeckt. Wenn der Transistor 500 mit dem oben genannten Isolator mit hoher Sperreigenschaft eingepackt ist, kann eine Eindringung von Feuchtigkeit und Wasserstoff von außen verhindert werden. Alternativ können mehrere Transistoren 500 sämtlich mit dem Isolator mit hoher Sperreigenschaft gegen Wasserstoff oder Wasser eingepackt sein. Es sei angemerkt, dass dann, wenn eine den Transistor 500 umgebende Öffnung ausgebildet wird, beispielsweise eine Öffnung, die den Isolator 514 oder den Isolator 522 erreicht, ausgebildet wird und der oben genannte Isolator mit hoher Sperreigenschaft in Kontakt mit dem Isolator 514 oder dem Isolator 522 ausgebildet wird, was vorzuziehen ist, da diese Schritte auch als ein Teil des Herstellungsprozesses des Transistors 500 dienen können. Es sei angemerkt, dass als Isolator mit hoher Sperreigenschaft gegen Wasserstoff oder Wasser beispielsweise ein Material, das demjenigen des Isolators 522 ähnlich ist, verwendet werden kann.
Des Weiteren ist der Kondensator 600 oberhalb des Transistors 500 bereitgestellt. Der Kondensator 600 beinhaltet einen Leiter 610, einen Leiter 620 und einen Isolator 630.
Ein Leiter 612 kann über dem Leiter 546 und dem Leiter 548 bereitgestellt sein. Der Leiter 612 dient als Anschlusspfropfen oder Leitung, der/die mit dem Transistor 500 verbunden ist. Der Leiter 610 dient als Elektrode des Kondensators 600. Es sei angemerkt, dass der Leiter 612 und der Leiter 610 gleichzeitig ausgebildet werden können.
Für den Leiter 612 und den Leiter 610 kann ein Metallfilm, der ein Element enthält, das aus Molybdän, Titan, Tantal, Wolfram, Aluminium, Kupfer, Chrom, Neodym und Skandium ausgewählt wird, ein Metallnitridfilm, der das oben genannte Element enthält (ein Tantalnitridfilm, ein Titannitridfilm, ein Molybdännitridfilm oder ein Wolframnitridfilm), oder dergleichen verwendet werden. Alternativ ist es möglich, ein leitendes Material zu verwenden, wie beispielsweise Indiumzinnoxid, Indiumoxid, das Wolframoxid enthält, Indiumzinkoxid, das Wolframoxid enthält, Indiumoxid, das Titanoxid enthält, Indiumzinnoxid, das Titanoxid enthält, Indiumzinkoxid oder Indiumzinnoxid, dem Siliziumoxid zugesetzt ist.
In 28 weisen der Leiter 612 und der Leiter 610 jeweils eine einschichtige Struktur auf; jedoch ist die Struktur nicht darauf beschränkt, und es kann auch eine mehrschichtige Struktur aus zwei oder mehr Schichten zum Einsatz kommen. Beispielsweise kann zwischen einem Leiter mit einer Sperreigenschaft und einem Leiter mit hoher Leitfähigkeit ein Leiter ausgebildet sein, der an den Leiter mit einer Sperreigenschaft und den Leiter mit hoher Leitfähigkeit sehr haftfähig ist.
Der Leiter 620 ist mit dem Leiter 610 überlappend bereitgestellt, wobei der Isolator 630 dazwischen liegt. Es sei angemerkt, dass für den Leiter 620 ein leitendes Material, wie z. B. ein Metallmaterial, ein Legierungsmaterial oder ein Metalloxidmaterial, verwendet werden kann. Vorzugsweise wird ein hochschmelzendes Material, das sowohl Wärmebeständigkeit als auch Leitfähigkeit aufweist, wie z. B. Wolfram oder Molybdän, verwendet, und besonders vorzugsweise wird Wolfram verwendet. Wenn der Leiter620 gleichzeitig mit einer anderen Komponente, wie z. B. einem Leiter, ausgebildet wird, kann Cu (Kupfer), Al (Aluminium) oder dergleichen, welches ein Metallmaterial mit niedrigem Widerstand ist, verwendet werden.
Ein Isolator 650 ist über dem Leiter 620 und dem Isolator 630 bereitgestellt. Der Isolator 650 kann unter Verwendung eines Materials, das demjenigen des Isolators 320 ähnlich ist, bereitgestellt werden. Der Isolator 650 kann als Planarisierungsfilm dienen, der eine unebene Form darunter abdeckt.
Unter Verwendung dieser Struktur können bei einer Halbleitervorrichtung, die einen Transistor beinhaltet, der einen Oxidhalbleiter enthält, eine Veränderung der elektrischen Eigenschaften verhindert und die Zuverlässigkeit verbessert werden. Femer kann bei einer Halbleitervorrichtung, die einen Transistor beinhaltet, der einen Oxidhalbleiter enthält, eine Miniaturisierung oder eine hohe Integration erzielt werden.
<Strukturbeispiel eines Transistors>
Es sei angemerkt, dass die Struktur des Transistors 500 der bei dieser Ausführungsform beschriebenen Halbleitervorrichtung nicht auf die vorstehende Struktur beschränkt ist. Nachfolgend wird ein Strukturbeispiel beschrieben, das auf den Transistor 500 angewendet werden kann. Es sei angemerkt, dass der nachstehend beschriebene Transistor ein Modifikationsbeispiel des vorstehend beschriebenen Transistors ist; in der folgenden Beschreibung werden daher hauptsächlich unterschiedliche Punkte beschrieben, während gleiche Punkte weggelassen werden können.
«Strukturbeispiel 1 eines Transistors»
Ein Strukturbeispiel eines Transistors 500A wird anhand von 31A bis 31C beschrieben. 31A ist eine Draufsicht auf den Transistor 500A. 31B ist eine Querschnittsansicht eines Abschnitts entlang der Strichpunktlinie L1-L2 in 31A. 31C ist eine Querschnittsansicht eines Abschnitts entlang der Strichpunktlinie W1-W2 in 31A. Es sei angemerkt, dass der Einfachheit der Zeichnung halber einige Komponenten in der Draufsicht in 31A nicht dargestellt sind.
Der in 31A bis 31C dargestellte Transistor 500A weist eine Struktur auf, in der dem in 30A dargestellten Transistor 500 ein Isolator 511, der als Zwischenschichtfilm dient, und ein Leiter 505, die als Leitung dient, hinzugefügt sind.
In dem in 31A bis 31C dargestellten Transistor 500A sind femer das Oxid 530c, der Isolator 550 und der Leiter 560 in einer Öffnung des Isolators 580 angeordnet, wobei der Isolator 544 dazwischen liegt. Des Weiteren sind das Oxid 530c, der Isolator 550 und der Leiter 560 zwischen dem Leiter 542a und dem Leiter 542b angeordnet.
Als Isolator 511 kann eine Einzelschicht oder eine Schichtanordnung aus einem Isolator, wie z. B. Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Aluminiumoxid, Hafniumoxid, Tantaloxid, Zirconiumoxid, Blei-Zirkonat-Titanat (PZT), Strontiumtitanat (SrTiO₃) oder (Ba,Sr)TiO₃ (BST), verwendet werden. Alternativ kann diesem Isolator beispielsweise Aluminiumoxid, Bismutoxid, Germaniumoxid, Nioboxid, Siliziumoxid, Titanoxid, Wolframoxid, Yttriumoxid oder Zirkoniumoxid zugesetzt werden. Dieser Isolator kann alternativ einer Nitrierungsbehandlung unterzogen werden. Siliziumoxid, Siliziumoxynitrid oder Siliziumnitrid kann über dem vorstehenden Isolator angeordnet werden.
Beispielsweise dient der Isolator 511 vorzugsweise als Sperrfilm, der verhindert, dass Verunreinigungen, wie z. B. Wasser oder Wasserstoff, von der Seite des Substrats aus in den Transistor 500A eindringen. Deshalb wird vorzugsweise für den Isolator 511 ein isolierendes Material mit einer Funktion zum Unterdrücken der Diffusion von Verunreinigungen, wie z. B. Wasserstoffatomen, Wasserstoffmolekülen, Wassermolekülen und Kupferatomen, d. h. ein isolierendes Material, das mit weniger Wahrscheinlichkeit die vorstehenden Verunreinigungen durchlässt, verwendet. Alternativ wird vorzugsweise ein isolierendes Material mit einer Funktion zum Unterdrücken der Diffusion von Sauerstoff (z. B. Sauerstoffatomen und/oder Sauerstoffmolekülen), d. h. ein isolierendes Material, das mit weniger Wahrscheinlichkeit Sauerstoff durchlässt, verwendet. Außerdem kann beispielsweise Aluminiumoxid oder Siliziumnitrid als Isolator 511 verwendet werden. In dieser Struktur kann verhindert werden, dass Verunreinigungen, wie z. B. Wasserstoff und Wasser, von der Seite des Substrats aus durch den Isolator 511 in Richtung des Transistors 500A diffundieren.
Beispielsweise ist die Permittivität des Isolators 512 vorzugsweise niedriger als diejenige des Isolators 511. Wenn ein Material mit niedriger Permittivität für einen Zwischenschichtfilm verwendet wird, kann die parasitäre Kapazität zwischen Leitungen verringert werden.
Der Leiter 505 ist in dem Isolator 512 eingebettet ausgebildet. Hier kann sich die Oberseite des Leiters 505 auf im Wesentlichen der gleichen Ebene wie die Oberseite des Isolators 512 befinden. Es sei angemerkt, dass die Struktur, in der der Leiter 505 eine Einzelschicht ist, dargestellt ist; jedoch ist die vorliegende Erfindung nicht darauf beschränkt. Beispielsweise kann der Leiter 505 eine mehrschichtige Struktur aus zwei oder mehr schichten aufweisen. Es sei angemerkt, dass für den Leiter 505 vorzugsweise ein leitendes Material mit hoher Leitfähigkeit verwendet wird, das Wolfram, Kupfer oder Aluminium als Hauptkomponente enthält.
Der Isolartor 514 und der Isolartor 516 dienen wie der Isolartor 511 oder der Isolartor 512 als Zwischenschichtfilme. Beispielsweise dient der Isolartor 514 vorzugsweise als Sperrfilm, der verhindert, dass Verunreinigungen, wie z. B. Wasser oder Wasserstoff, von der Seite des Substrats aus in den Transistor 500A eindringen. In dieser Struktur kann verhindert werden, dass Verunreinigungen, wie z. B. Wasserstoff und Wasser, von der Seite des Substrats aus durch den Isolartor 514 in Richtung des Transistors 500A diffundieren. Außerdem ist beispielsweise die Permittivität des Isolartors 516 vorzugsweise niedriger als diejenige des Isolartors 514. Wenn ein Material mit niedriger Permittivität für einen Zwischenschichtfilm verwendet wird, kann die parasitäre Kapazität zwischen Leitungen verringert werden.
Des Weiteren weist der Isolator 522 vorzugsweise eine Sperreigenschaft auf. Wenn der Isolator 522 eine Sperreigenschaft aufweist, dient er als Schicht, die ein Eindringen von Verunreinigungen, wie z. B. Wasserstoff, von der Umgebung des Transistors 500A in den Transistor 500A verhindert.
Es sei angemerkt, dass das Oxid 530c vorzugsweise in dem Öffnungsabschnitt des Isolators 580 bereitgestellt ist, wobei der Isolator 544 dazwischen liegt. Wenn der Isolator 544 eine Sperreigenschaft aufweist, kann eine Diffusion von Verunreinigungen von dem Isolator 580 in das Oxid 530 unterdrückt werden.
Eine Sperrschicht kann über dem Leiter 542a und dem Leiter 542b bereitgestellt sein. Für die Sperrschicht wird vorzugsweise eine Substanz verwendet, die eine Sperreigenschaft gegen Sauerstoff oder Wasserstoff aufweist. In dieser Struktur kann bei der Abscheidung des Isolators 544 eine Oxidation des Leiters 542a und des Leiters 542b unterdrückt werden.
Für die Sperrschicht kann beispielsweise ein Metalloxid verwendet werden. Insbesondere wird vorzugsweise ein isolierender Film, der eine Sperreigenschaft gegen Sauerstoff oder Wasserstoff aufweist, wie z. B. Aluminiumoxid, Hafniumoxid oder Galliumoxid, verwendet. Außerdem kann Siliziumnitrid, das durch ein CVD-Verfahren ausgebildet wird, verwendet werden.
Dank der Sperrschicht können die Auswahlmöglichkeiten an Materialien des Leiters 542a und des Leiters 542b erweitert werden. Beispielsweise kann für den Leiter 542a und den Leiter 542b ein Material mit niedriger Oxidationsbeständigkeit und hoher Leitfähigkeit, wie z. B. Wolfram oder Aluminium, verwendet werden. Des Weiteren kann beispielsweise ein Leiter, der leicht abgeschieden oder verarbeitet werden kann, verwendet werden.
Der Isolator 550 dient als erster Gate-Isolierfilm. Der Isolator 550 ist vorzugsweise in dem Öffnungsabschnitt des Isolators 580 bereitgestellt, wobei das Oxid 530c und der Isolator 544 dazwischen liegen.
Als Material des Leiters 540a und des Leiters 540b kann wie bei dem Leiter 503 eine Einzelschicht oder eine Schichtanordnung eines leitenden Materials, wie z. B. eines Metallmaterials, eines Legierungsmaterials, eines Metallnitridmaterials oder eines Metalloxidmaterials, verwendet werden. Zum Beispiel wird vorzugsweise ein hochschmelzendes Material, das sowohl Wärmebeständigkeit als auch Leitfähigkeit aufweist, wie z. B. Wolfram oder Molybdän, verwendet. Alternativ wird vorzugsweise ein leitendes Material mit niedrigem Widerstand, wie z. B. Aluminium oder Kupfer, verwendet. Die Verwendung eines leitenden Materials mit niedrigem Widerstand kann den Leitungswiderstand verringern.
Beispielsweise weisen der Leiter 540a und der Leiter 540b jeweils eine mehrschichtige Struktur aus Tantalnitrid, das ein Leiter mit einer Sperreigenschaft gegen Wasserstoff und Sauerstoff ist, und Wolfram mit hoher Leitfähigkeit auf, wodurch die Diffusion von Verunreinigungen von außen unterdrückt werden kann, während die Leitfähigkeit einer Leitung sichergestellt wird.
Die vorstehende Struktur ermöglicht, dass eine Halbleitervorrichtung bereitgestellt wird, die einen Transistor beinhaltet, der einen Oxidhalbleiter enthält und einen hohen Durchlassstrom aufweist. Femer kann eine Halbleitervorrichtung bereitgestellt werden, die einen Transistor beinhaltet, der einen Oxidhalbleiter enthält und einen niedrigem Sperrstrom aufweist. Femer kann eine Halbleitervorrichtung mit stabilen elektrischen Eigenschaften und verbesserter Zuverlässigkeit bereitgestellt werden, bei der Schwankungen der elektrischen Eigenschaften unterdrückt werden.
«Strukturbeispiel 2 eines Transistors»
Ein Strukturbeispiel eines Transistors 500B wird anhand von 32A bis 32C beschrieben. 32A ist eine Draufsicht auf den Transistor 500B. 32B ist eine Querschnittsansicht eines Abschnitts entlang der Strichpunktlinie L1-L2 in 32A. 32C ist eine Querschnittsansicht eines Abschnitts entlang der Strichpunktlinie W1-W2 in 32A. Es sei angemerkt, dass der Einfachheit der Zeichnung halber einige Komponenten in der Draufsicht in 32A nicht dargestellt sind.
Der Transistor 500B ist ein Modifikationsbeispiel des Transistors 500A. Deshalb werden hauptsächlich Unterschiede zu dem Transistor 500A beschrieben, um eine wiederholte Beschreibung zu vermeiden.
Der Transistor 500B umfasst einen Bereich, in dem der Leiter 542a (der Leiter 542b), das Oxid 530c, der Isolator 550 und der Leiter 560 miteinander überlappen. Diese Struktur ermöglicht, dass ein Transistor mit hohem Durchlassstrom bereitgestellt wird. Außerdem kann ein Transistor, der eine hohe Steuerbarkeit aufweist, bereitgestellt werden.
Der Leiter 560, der als erste Gate-Elektrode dient, beinhaltet den Leiter 560a und den Leiter 560b über dem Leiter 560a. Für den Leiter 560a wird vorzugsweise wie für den Leiter 503a ein leitendes Material mit einer Funktion zum Unterdrücken der Diffusion von Verunreinigungen, wie z. B. Wasserstoffatomen, Wasserstoffmolekülen, Wassermolekülen und Kupferatomen, verwendet. Alternativ wird vorzugsweise ein leitendes Material mit einer Funktion zum Unterdrücken der Diffusion von Sauerstoff (z. B. Sauerstoffatomen und/oder Sauerstoffmolekülen) verwendet.
Wenn der Leiter 560a eine Funktion zum Unterdrücken der Diffusion von Sauerstoff aufweist, können Auswahlmöglichkeiten an Materialien des Leiters 560b verbessert werden. Das heißt, dass dank des Leiters 560a die Oxidation des Leiters 560b unterdrückt wird, so dass eine Verringerung der Leitfähigkeit verhindert werden kann.
Außerdem ist vorzugsweise der Isolator 544 derart bereitgestellt, dass er die Oberseite und die Seitenfläche des Leiters 560, die Seitenfläche des Isolators 550 und die Seitenfläche des Oxids 530c bedeckt.
Der Isolator 544 kann die Oxidation des Leiters 560 unterdrücken. Des Weiteren kann dank des Isolators 544 eine Diffusion von Verunreinigungen, wie z. B. Wasser und Wasserstoff, die in dem Isolator 580 enthalten sind, in den Transistor 500B unterdrückt werden.
Die Struktur eines Kontaktpfropfens des Transistors 500B unterscheidet sich von derjenigen eines Kontaktpfropfens des Transistors 500A. Bei dem Transistor 500B ist ein Isolator 576a (ein Isolator 576b) mit einer Sperreigenschaft zwischen dem Leiter 546a (dem Leiter 546b), der als Kontaktpfropfen dient, und dem Isolator 580 angeordnet. Der Isolator 576a (der Isolator 576b) kann verhindern, dass Sauerstoff in dem Isolator 580 mit dem Leiter 546 reagiert und der Leiter 546 oxidiert wird.
Außerdem können dank des Isolators 576a (des Isolators 576b) mit einer Sperreigenschaft die Auswahlmöglichkeiten an Materialien des Leiters, der für einen Anschlusspfropfen oder eine Leitung verwendet wird, erweitert werden. Wenn beispielsweise ein Metallmaterial, das ein Sauerstoffabsorptionsvermögen und eine hohe Leitfähigkeit aufweist, für den Leiter 546a (den Leiter 546b) verwendet wird, kann eine Halbleitervorrichtung mit niedrigem Stromverbrauch bereitgestellt werden. Insbesondere kann ein Material mit niedriger Oxidationsbeständigkeit und hoher Leitfähigkeit, wie z. B. Wolfram oder Aluminium, verwendet werden. Des Weiteren kann beispielsweise ein Leiter, der leicht abgeschieden oder verarbeitet werdn kann, verwendet werden.
<<Strukturbeispiel 3 eines Transistors>>
Ein Strukturbeispiel eines Transistors 500C wird anhand von 33A bis 33C beschrieben. 33A ist eine Draufsicht auf den Transistor 500C. 33B ist eine Querschnittsansicht eines Abschnitts entlang der Strichpunktlinie L1-L2 in 33A. 33C ist eine Querschnittsansicht eines Abschnitts entlang der Strichpunktlinie W1-W2 in 33A. Es sei angemerkt, dass der Einfachheit der Zeichnung halber einige Komponenten in der Draufsicht in 33A nicht dargestellt sind.
Der Transistor 500C ist ein Modifikationsbeispiel des Transistors 500A. Deshalb werden hauptsächlich Unterschiede zu dem Transistor 500A beschrieben, um eine wiederholte Beschreibung zu vermeiden.
Bei dem in 33A bis 33C dargestellten Transistor 500C ist ein Leiter 547a zwischen dem Leiter 542a und dem Oxid 530b angeordnet und ist ein Leiter 547b zwischen dem Leiter 542b und dem Oxid 530b angeordnet. Hier erstreckt sich der Leiter 542a (der Leiter 542b) über die Oberseite und die Seitenfläche auf der Seite des Leiters 560 des Leiters 547a (des Leiters 547b) und umfasst einen Bereich in Kontakt mit der Oberseite des Oxids 530b. Hier können als Leiter 547a und Leiter 547b Leiter verwendet werden, die als Leiter 542a und Leiter 542b verwendet werden können. Außerdem sind der Leiter 547a und Leiter 547b vorzugsweise dicker als mindestens der Leiter 542a und der Leiter 542b.
Bei dem in 33A bis 33C dargestellten Transistor 500C mit der vorstehenden Struktur können der Leiter 542a und der Leiter 542b näher dem Leiter 560 sein als bei dem Transistor 500A. Femer können sich die Endabschnitte des Leiters 542a und des Leiters 542b mit dem Leiter 560 überlappen. Folglich kann die wesentliche Kanallänge des Transistors 500C verringert werden, was zur Erhöhung des Durchlassstroms und zur Verbesserung der Frequenzeigenschaften führt.
Außerdem ist der Leiter 547a (der Leiter 547b) vorzugweise mit dem Leiter 542a (dem Leiter 542b) überlappend bereitgestellt. In dieser Struktur dient beim Ätzen zum Ausbilden einer Öffnung, in der der Leiter 540a (der Leiter 540b) eingebettet wird, der Leiter 547a (der Leiter 547b) als Stopper, der die Überätzung des Oxids 530b verhindert kann.
Außerdem weist der in 33A bis 33C dargestellte Transistor 500C eine Struktur auf, in der ein Isolator 545 über und in Kontakt mit dem Isolator 544 angeordnet ist. Der Isolator 544 dient vorzugsweise als isolierender Sperrfilm, der verhindert, dass Verunreinigungen, wie z. B. Wasser oder Wasserstoff, und überschüssiger Sauerstoff von der Seite des Isolators 580 aus in den Transistor 500C eindringen. Als Isolator 545 kann ein Isolator, der als Isolator 544 verwendet werden kann, verwendet werden. Außerdem kann als Isolator 544 beispielsweise ein Nitridisolator, wie z. B. Aluminiumnitrid, Aluminiumtiannitrid, Titannitrid, Siliziumnitrid oder Siliziumnitridoxid, verwendet werden.
Bei dem in 33A bis 33C dargestellten Transistor 500C weist, im Unterschied zu bei dem in 31A bis 31C dargestellten Transistor 500A, der Leiter 503 eine einschichtige Struktur auf. In diesem Fall kann ein isolierender Film, der zu dem Isolator 516 wird, über dem strukturierten Leiter 503 ausgebildet werden, und ein Oberabschnitt des isolierenden Films kann durch ein CMP-Verfahren oder dergleichen entfernt werden, bis die Oberseite des Leiters 503 freigelegt wird. Hier wird vorzugsweise die Planarität der Oberseite des Leiters 503 verbessert. Beispielsweise ist die mittlere Oberflächenrauheit (Ra) der Oberseite des Leiters 503 weniger 1 nm oder weniger, bevorzugt 0,5 nm oder weniger, bevorzugter 0,3 nm oder weniger. Folglich kann die Planarität einer Isolierschicht, die über dem Leiter 503 ausgebildet wird, verbessert werden, was zur Verbesserung der Kristallinität des Oxids 530b und des Oxids 530c führt.
«Strukturbeispiel 4 eines Transistors»
Ein Strukturbeispiel eines Transistors 500D wird anhand von 34A bis 34C beschrieben. 34A ist eine Draufsicht auf den Transistor 500D. 34B ist eine Querschnittsansicht eines Abschnitts entlang der Strichpunktlinie L1-L2 in 34A. 34C ist eine Querschnittsansicht eines Abschnitts entlang der Strichpunktlinie W1-W2 in 34A. Es sei angemerkt, dass der Einfachheit der Zeichnung halber einige Komponenten in der Draufsicht in 34A nicht dargestellt sind.
Der Transistor 500D ist ein Modifikationsbeispiel des vorstehenden Transistors. Deshalb werden hauptsächlich Unterschiede zum vorstehenden Transistor beschrieben, um eine wiederholte Beschreibung zu vermeiden.
Der in 34Abis 34C dargestellte Transistor 500D beinhaltet, im Unterschied zu dem Transistor 500 und den Transistoren 500A bis 500C, nicht den Leiter 542a und den Leiter 542b und umfasst einen Bereich 531a und einen Bereich 531 b in einem Teil der freigelegten Oberfläche des Oxids 530b. Einer des Bereichs 531a und des Bereichs 531b dient als Source-Bereich, und der andere dient als Drain-Bereich.
Bei dem Transistor 500D ist wie bei dem in 33A bis 33C dargestellten Transistor 500C der Leiter 505 nicht bereitgestellt und dient der Leiter 503, der eine Funktion des zweiten Gates aufweist, auch als Leitung. Femer ist der Isolator 550 über dem Oxid 530c bereitgestellt, und ein Metalloxid 552 ist über dem Isolator 550 bereitgestellt. Femer ist der Leiter 560 über dem Metalloxid 552 bereitgestellt, und eine Isolator 570 ist über dem Leiter 560 bereitgestellt. Femer ist ein Isolator 571 über dem Isolator 570 bereitgestellt.
Das Metalloxid 552 weist vorzugsweise eine Funktion zum Unterdrücken der Diffusion von Sauerstoff auf. Indem das Metalloxid 552, das eine Diffusion von Sauerstoff verhindert, zwischen dem Isolator 550 und dem Leiter 560 bereitgestellt ist, wird eine Diffusion von Sauerstoff in den Leiter 560 unterdrückt. Das heißt, dass eine Verringerung der Menge an Sauerstoff, der dem Oxid 530 zugeführt wird, unterdrückt werden kann. Außerdem kann eine Oxidation des Leiters 560 aufgrund von Sauerstoff unterdrückt werden.
Es sei angemerkt, dass Metalloxid 552 auch als ein Teil des ersten Gates dienen kann. Beispielsweise kann ein Oxidhalbleiter, der als Oxid 530 verwendet werden kann, als Metalloxid 552 verwendet werden. In diesem Fall wird der Leiter 560 durch ein Sputterverfahren abgeschieden, wodurch der Oxidhalbleiter 552 einen verringerten Wert des elektrischen Widerstands aufweisen und zu einer leitenden Schicht werden kann. Eine derartige leitende Schicht kann als Oxidleiter-(oxide conductor, OC-) Elektrode bezeichnet werden.
Femer dient das Metalloxid 552 in einigen Fällen als ein Teil des Gate-Isolierfilms. Deshalb wird in dem Fall, in dem Siliziumoxid, Siliziumoxynitrid oder dergleichen für den Isolator 550 verwendet wird, vorzugsweise ein Metalloxid mit hohem k, das eine hohe relative Permittivität aufweist, als Metalloxid 552 verwendet. Diese mehrschichtige Struktur ermöglicht eine mehrschichtige Struktur, die thermisch stabil ist und eine hohe relative Permittivität aufweist. Demzufolge kann ein Gate-Potential, das beim Betrieb des Transistors angelegt wird, verringert werden, während die physikalische Dicke aufrechterhalten wird. Außerdem kann die äquivalente Oxidfilmdicke (equivalent oxide thickness, EOT) einer Isolatorschicht, die als Gate-Isolierfilm dient, verringert werden.
Obwohl das Metalloxid 552 des Transistors 500D eine einschichtige Struktur aufweist, kann eine mehrschichtige Struktur aus zwei oder mehr Schichten zum Einsatz kommen. Beispielsweise können ein Metalloxid, das als ein Teil der Gate-Elektrode dient, und ein Metalloxid, das als ein Teil des Gate-Isolierfilms dient, übereinander angeordnet sein.
Das Vorhandensein des Metalloxids 552 kann in dem Fall, in dem es als Gate-Elektrode dient, ohne Abschwächung des Einflusses des elektrischen Feldes von dem Leiter 560 den Durchlassstrom des Transistors 500D erhöhen. Darüber hinaus kann in dem Fall, in dem das Metalloxid 552 als Gate-Isolierfilm dient, der Leckstrom zwischen dem Leiter 560 und dem Oxid 530 verringert werden, indem durch die physikalische Dicke des Isolators 550 und diejenige des Metalloxids 552 der Abstand zwischen dem Leiter 560 und dem Oxid 530 gehalten wird. Deshalb können dann, wenn die mehrschichtige Struktur aus dem Isolator 550 und dem Metalloxid 552 bereitgestellt ist, der physikalische Abstand zwischen dem Leiter 560 und dem Oxid 530 sowie die Intensität des elektrischen Feldes, das von dem Leiter 560 an das Oxid 530 angelegt wird, angemessen leicht angepasst werden.
Wenn insbesondere der Widerstand eines Oxidhalbleiters, der als Oxid 530 verwendet werden kann, verringert wird, kann der Oxidhalbleiter als Metalloxid 552 verwendet werden. Alternativ kann ein Metalloxid, das eine oder mehrere Art/en enthält, die aus Hafnium, Aluminium, Gallium, Yttrium, Zirconium, Wolfram, Titan, Tantal, Nickel, Germanium, Magnesium und dergleichen ausgewählt wird/werden, verwendet werden.
Insbesondere wird vorzugsweise eine Isolierschicht, die ein Oxid von Aluminium und/oder ein Oxid von Hafnium enthält, wie z. B. Aluminiumoxid, Hafniumoxid oder ein Oxid, das Aluminium und Hafnium enthält (Hafniumaluminat), verwendet. Insbesondere weist Hafniumaluminat eine höhere Wärmebeständigkeit auf als ein Hafniumoxidfilm. Deshalb wird Hafniumaluminat bevorzugt, da es weniger wahrscheinlich ist, dass es durch eine Wärmebehandlung im späteren Schritt kristallisiert wird. Es sei angemerkt, dass das Metalloxid 552 keine notwendige Komponente ist. Der Entwurf kann je nach den erforderlichen Transistoreigenschaften angemessen ausgeführt werden.
Für den Isolator 570 wird vorzugsweise ein isolierendes Material verwendet, das eine Funktion zum Unterdrücken der Diffusion von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, und Sauerstoff aufweist. Zum Beispiel wird vorzugsweise Aluminiumoxid oder Hafniumoxid verwendet. Dadurch kann eine Oxidation des Leiters 560 aufgrund von Sauerstoff von einer Komponente oberhalb des Isolators 570 unterdrückt werden. Außerdem kann verhindert werden, dass Verunreinigungen, wie z. B. Wasser und Wasserstoff, von einer Komponente oberhalb des Isolators 570 durch den Leiter 560 und den Isolator 550 in das Oxid 530 eindringen.
Der Isolator 571 dient als Hartmaske. Durch Bereitstellen des Isolators 571 kann der Leiter 560 derart verarbeitet werden, dass die Seitenfläche des Leiters 560 im Wesentlichen senkrecht ist; insbesondere kann der Winkel, der von der Seitenfläche des Leiters 560 und einer Oberfläche des Substrats gebildet wird, mehr als oder gleich 75° und weniger als oder gleich 100°, bevorzugt mehr als oder gleich 80° und weniger als oder gleich 95° sein.
Es sei angemerkt, dass der Isolator 571 auch als Sperrschicht dienen kann, indem ein isolierendes Material, das eine Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, und Sauerstoff aufweist, für den Isolator 571 verwendet wird. In diesem Fall muss der Isolator 570 nicht notwendigerweise bereitgestellt sein.
Indem unter Verwendung des Isolators 571 als Hartmaske Teile des Isolators 570, des Leiters 560, des Metalloxids 552, des Isolators 550 und des Oxids 530c selektiv entfernt werden, können die Seitenflächen dieser im Wesentlichen aufeinander ausgerichtet sein und kann ein Teil der Oberfläche des Oxids 530b freigelegt werden.
Außerdem umfasst der Transistor 500D den Bereich 531 a und den Bereich 531 b in einem Teil der freigelegten Oberfläche des Oxids 530b. Einer des Bereichs 531 a und des Bereichs 531 b dient als Source-Bereich, und der andere dient als Drain-Bereich.
Der Bereich 531a und der Bereich 531b können ausgebildet werden, indem beispielsweise durch ein Ionenimplantationsverfahren, ein Ionendotierungsverfahren, ein Plasma-Immersions-Ionenimplantationsverfahren, eine Plasmabehandlung oder dergleichen ein Verunreinigungselement, wie z. B. Phosphor oder Bor, in die freigelegte Oberfläche des Oxids 530b eingeführt wird. Es sei angemerkt, dass es sich bei dieser Ausführungsform und dergleichen „Verunreinigungselement“ auf ein Element bezieht, das sich von den Hauptbestandteilen unterscheidet.
Der Bereich 531a und der Bereich 531 b können auch auf die folgende Weise ausgebildet werden: Nachdem ein Teil der Oberfläche des Oxids 530b freigelegt worden ist, wird ein Metallfilm abgeschieden, und dann wird eine Wärmebehandlung durchgeführt, um ein Element, das in diesem Metallfilm enthalten ist, in das Oxid 530b zu diffundieren.
Ein Bereich des Oxids 530b, in das das Verunreinigungselement eingeführt worden ist, weist einen niedrigeren spezifischen elektrischen Widerstand auf. Deshalb werden in einigen Fällen der Bereich 531a und der Bereich 531b als „Verunreinigungsbereich“ oder „niederohmiger Bereich“ bezeichnet.
Wenn der Isolator 571 und/oder der Leiter 560 als Maske verwendet werden/wird, können der Bereich 531a und der Bereich 531b in selbstausrichtender Weise ausgebildet werden (Selbstausrichtung). Deshalb überlappen/überlappt sich der Bereich 531a und/oder der Bereich 531 b nicht mit dem Leiter 560, und die parasitäre Kapazität kann verringert werden. Außerdem wird kein Offset-Bereich zwischen dem Kanalbildungsbereich und dem Source-/Drain-Bereich (dem Bereich 531a oder dem Bereich 531b) ausgebildet. Indem der Bereich 531a und der Bereich 531b in selbstausrichtender Weise ausgebildet werden (Selbstausrichtung), kann die Erhöhung des Durchlassstroms, die Verringerung der Schwellenspannung, die Verbesserung der Betriebsfrequenz oder dergleichen erzielt werden.
Es sei angemerkt, dass ein Offset-Bereich zwischen dem Kanalbildungsbereich und dem Source-/Drain-Bereich sein werden kann, um einen Sperrstrom weiter zu verringern. Bei einem Offset-Bereich handelt es sich um einen Bereich, der einen hohen spezifischen elektrischen Widerstand aufweist, und einen Bereich, in dem die vorstehend beschriebene Einführung eines Verunreinigungselements nicht durchgeführt wird. Der Offset-Bereich kann ausgebildet werden, indem nach der Ausbildung des Isolators 575 die vorstehend beschriebene Einführung eines Verunreinigungselements durchgeführt wird. In diesem Fall dient auch der Isolator 575 als Maske wie der Isolator 571 oder dergleichen. Deshalb wird kein Verunreinigungselement in den Bereich des Oxids 530b eingeführt, der sich mit dem Isolator 575 überlappt, so dass ein hoher spezifischer elektrischer Widerstand des Bereichs aufrechterhalten werden kann.
Des Weiteren beinhaltet der Transistor 500D den Isolator 575 auf den Seitenflächen des Isolators 570, des Leiters 560, des Metalloxids 552, des Isolators 550 und des Oxids 530c. Der Isolator 575 ist vorzugsweise ein Isolator mit einer niedrigen relativen Permittivität. Zum Beispiel wird vorzugsweise Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Siliziumoxid, dem Fluor zugesetzt ist, Siliziumoxid, dem Kohlenstoff zugesetzt ist, Siliziumoxid, dem Kohlenstoff und Stickstoff zugesetzt sind, poröses Siliziumoxid oder ein Harz verwendet. Insbesondere wird vorzugsweise Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid oder poröses Siliziumoxid für den Isolator 575 verwendet, da in einem späteren Schritt ein Bereich mit überschüssigem Sauerstoff leicht in dem Isolator 575 ausgebildet werden kann. Außerdem werden Siliziumoxid und Siliziumoxynitrid, welche thermisch stabil sind, bevorzugt. Des Weiteren weist vorzugsweise der Isolator 575 eine Funktion zum Diffundieren von Sauerstoff auf.
Des Weiteren beinhaltet der Transistor 500D den Isolator 544 über dem Isolator 575 und dem Oxid 530. Der Isolator 544 wird vorzugsweise durch ein Sputterverfahren abgeschieden. Durch ein Sputterverfahren kann ein Isolator mit wenigen Verunreinigungen, wie z. B. Wasser oder Wasserstoff, abgeschieden werden. Zum Beispiel wird vorzugsweise Aluminiumoxid als Isolator 544 verwendet werden.
Es sei angemerkt, dass ein Oxidfilm, der durch ein Sputterverfahren abgeschieden wird, in einigen Fällen aus einem Strukturteil, über dem der Oxidfilm abgeschieden wird, Wasserstoff extrahiert. Demzufolge absorbiert der Isolator 544 Wasserstoff und Wasser aus dem Oxid 530 und dem Isolator 575, wodurch die Wasserstoffkonzentration in dem Oxid 530 und dem Isolator 575 verringert werden kann.
«Strukturbeispiel 5 eines Transistors»
Ein Strukturbeispiel eines Transistors 500E wird anhand von 35A bis 35C beschrieben. 35A ist eine Draufsicht auf den Transistor 500E. 35B ist eine Querschnittsansicht eines Abschnitts entlang der Strichpunktlinie L1-L2 in 35A. 35C ist eine Querschnittsansicht eines Abschnitts entlang der Strichpunktlinie W1-W2 in 35A. Es sei angemerkt, dass der Einfachheit der Zeichnung halber einige Komponenten in der Draufsicht in 35A nicht dargestellt sind.
Der Transistor 500E ist ein Modifikationsbeispiel des vorstehenden Transistors. Deshalb werden hauptsächlich Unterschiede zum vorstehenden Transistor beschrieben, um eine wiederholte Beschreibung zu vermeiden.
In 35A bis 35C sind wie bei dem Transistor 500D der Leiter 542a und der Leiter 542b nicht bereitgestellt und sind der Bereich 531a und der Bereich 531b in einem Teil der freigelegten Oberfläche des Oxids 530b bereitgestellt. Einer des Bereichs 531a und des Bereichs 531b dient als Source-Bereich, und der andere dient als Drain-Bereich. Femer ist ein Isolator 573 zwischen dem Oxid 530b und dem Isolator 544 bereitgestellt.
Der Bereich 531a und der Bereich 531b, welche in 35A bis 35C dargestellt sind, sind jeweils ein Bereich, in dem dem Oxid 530b das folgende Element zugesetzt ist. Der Bereich 531a und der Bereich 531b können beispielsweise unter Verwendung eines Dummy-Gates ausgebildet werden.
Insbesondere kann ein Dummy-Gate über dem Oxid 530b bereitgestellt werden, und ein Element, das den Widerstand eines Bereichs des Oxids 530b verringern kann, kann unter Verwendung des Dummy-Gate als Maske zugesetzt werden. Das heißt, dass dem Bereich, in dem sich das Oxid 530 mit dem Dummy-Gate nicht überlappt, das Element zugesetzt wird, so dass der Bereich 531a und der Bereich 531b ausgebildet werden. Es sei angemerkt, dass als Verfahren zum Zusetzen dieses Elements ein lonenimplantationsverfahren, durch das ein ionisiertes Quellengas einer Massentrennung unterzogen und dann zugesetzt wird, ein Ionendotierungsverfahren, durch das ein ionisiertes Quellengas ohne Massentrennung zugesetzt wird, ein Plasma-Immersionslonenimplantationsverfahren oder dergleichen verwendet werden kann.
Es sei angemerkt, dass als Element, das den Widerstand eines Bereichs des Oxids 530b verringern kann, typischerweise Bor oder Phosphor angegeben wird. Femer kann Wasserstoff, Kohlenstoff, Stickstoff, Fluor, Schwefel, Chlor, Titan, ein Edelgaselement oder dergleichen verwendet werden. Typische Beispiele für das Edelgaselement umfassen Helium, Neon, Argon, Krypton und Xenon. Die Konzentration dieses Elements kann durch Sekundärionen-Massenspektrometrie (SIMS) oder dergleichen gemessen werden.
Insbesondere können in einer Einrichtung in einer Produktionslinie für Si-Transistoren, bei denen amorphes Silizium, polykristallines Niedertemperatur-Silizium oder dergleichen in Halbleiterschichten enthalten sind, Boron und Phosphor zugesetzt werden, und daher kann der Widerstand eines Teils des Oxids 530b unter Verwendung der Einrichtung in dieser Produktionslinie verringert werden. Ein Teil der Produktionslinie für Si-Transistoren kann also für den Herstellungsprozess des Transistors 500E verwendet werden.
Anschließend können ein isolierender Film, der zu dem Isolator 573 wird, und ein isolierender Film, der zu dem Isolator 544 wird, über dem Oxid 530b und dem Dummy-Gate abgeschieden werden. Der isolierende Film, der zu dem Isolator 573 wird, und der isolierende Film, der zu dem Isolator 544 wird, werden übereinander angeordnet, wodurch ein Bereich, in dem sich der Bereich 531a oder der Bereich 531b, das Oxid 530c und der Isolator 550 miteinander überlappen, bereitgestellt werden kann.
Insbesondere wird, nachdem ein isolierender Film, der zu dem Isolator 580 wird, über dem isolierenden Film, der zu dem Isolator 544 wird, bereitgestellt worden ist, eine chemischemechanische Polier- (CMP-) Behandlung an dem isolierenden Film, der zu dem Isolator 580 wird, durchgeführt, wodurch ein Teil des isolierenden Films, der zu dem Isolator 580 wird, entfernt wird und das Dummy-Gate freigelegt wird. Anschließend wird vorzugsweise bei der Entfernung des Dummy-Gates auch ein Teil des Isolators 573 entfernt, der in Kontakt mit dem Dummy-Gate ist. Folglich liegen der Isolator 544 und der Isolator 573 an der Seitenfläche des Öffnungsabschnitts des Isolators 580 frei, und an dem Bodenfläche dieses Öffnungsabschnitts liegen ein Teil des Bereichs 531a und ein Teil des Bereichs 531b frei, welche in dem Oxid 530b bereitgestellt sind. Als Nächstes werden ein Oxidfilm, der zum Oxid 530c wird, ein isolierender Film, der zu dem Isolator 550 wird, und ein leitender Film, der zu dem Leiter 560 wird, der Reihe nach in diesem Öffnungsabschnitt abgeschieden, und dann werden ein Teil des Oxidfilms, der zum Oxid 530c wird, ein Teil des isolierenden Films, der zu dem Isolator 550 wird, und ein Teil des leitenden Films, der zu dem Leiter 560 wird, durch eine CMP-Behandlung oder dergleichen entfernt, bis der Isolator 580 freigelegt wird; auf diese Weise kann der in 35 dargestellte Transistor ausgebildet werden.
Es sei angemerkt, dass der Isolator 573 und der Isolator 544 keine notwendigen Komponenten sind. Der Entwurf kann je nach den erforderlichen Transistoreigenschaften angemessen ausgeführt werden.
Da der in 35A bis 35C dargestellte Transistor weder den Leiter 542a noch den Leiter 542b beinhaltet, können die Kosten verringert werden.
«Strukturbeispiel 6 eines Transistors»
30A und 30B stellen das Strukturbeispiel dar, in dem der Leiter 560, der als Gate dient, in der Öffnung des Isolators 580 ausgebildet ist; jedoch kann beispielsweise auch eine Struktur zum Einsatz kommen, in der dieser Isolator über diesem Leiter bereitgestellt ist. 36A, 36B, 37Aund 37B stellen ein Strukturbeispiel eines derartigen Transistors dar.
36A ist eine Draufsicht auf den Transistor, und 36B ist eine perspektivische Ansicht des Transistors. 37A ist eine Querschnittsansicht entlang L1-L2 in 36A, und 37B ist eine Querschnittsansicht entlang W1-W2.
Der in 36A, 36B, 37A und 37B dargestellte Transistor beinhaltet einen Leiter BGE, der als Rückgate dient, einen Isolator BGI, der als Gate-Isolierfilm dient, einen Oxidhalbleiter S, einen Isolator FGI, der als Gate-Isolierfilm dient, einen Leiter FGE, der als Frontgate dient, und einen Leiter WE, der als Leitung dient. Ein Leiter PE dient als Anschlusspfropfen zum Verbinden des Leiters WE mit dem Oxid S, dem Leiter BGE oder dem Leiter FGE. Es sei angemerkt, dass hier ein Beispiel gezeigt wird, in dem der Oxidhalbleiter S aus drei Schichten, nämlich Oxiden S1, S2 und S3, besteht.
<Strukturbeispiel eines Kondensators>
38A bis 38C stellen einen Kondensator 600A als Beispiel für den Kondensator 600 dar, der für die in 28 dargestellte Halbleitervorrichtung verwendet werden kann. 38A ist eine Draufsicht auf den Kondensator 600A, 38B ist eine perspektivische Ansicht, die einen Querschnitt des Kondensators 600A entlang der Strichpunktlinie L3-L4 darstellt, und 38C ist eine perspektivische Ansicht, die einen Querschnitt des Kondensators 600A entlang der Strichpunktlinie W3-L4 darstellt.
Der Leiter 610 dient als eine eines Paar von Elektroden des Kondensators 600A, und der Leiter 620 dient als die andere des Paars von Elektroden des Kondensators 600A. Der Isolator 630 dient als Dielektrikum, das zwischen dem Paar von Elektroden angeordnet ist.
Unterhalb des Leiters 610 ist der Kondensator 600 elektrisch mit dem Leiter 546 und dem Leiter 548 verbunden. Der Leiter 546 und der Leiter 548 dienen jeweils als Anschlusspfropfen oder Leitung zum Verbinden mit einem weiteren Schaltungselement. In 38A bis 38C sind der Leiter 546 und der Leiter 548 kollektiv als Leiter 540 bezeichnet.
In 38A bis 38C sind der Isolator 586, in dem der Leiter 546 und der Leiter 548 eingebettet sind, und der Isolator 650, der den Leiter 620 und den Isolator 630 bedeckt, der Klarheit der Zeichnungen weggelassen.
Es sei angemerkt, dass es sich bei dem in 28, 29 und 38A bis 38C dargestellten Kondensator 600 um einen planaren Kondensator handelt; die Form des Kondensators ist jedoch nicht darauf beschränkt. Beispielsweise kann es sich bei dem Kondensator 600 um einen zylindrischen Kondensator 600B, der in 39A bis 39C dargestellt ist, handeln.
39A ist eine Draufsicht auf den Kondensator 600B, 39B ist eine Querschnittsansicht des Kondensators 600B entlang der Strichpunktlinie L3-L4, und 39C ist eine perspektivische Ansicht, die einen Querschnitt des Kondensators 600B entlang der Strichpunktlinie W3-L4 darstellt.
In 39B beinhaltet der Kondensator 600B einen Isolator 631 über dem Isolator 586, in dem der Leiter 540 eingebettet ist, einen Isolator 651, der einen Öffnungsabschnitt umfasst, den Leiter 610, der als eine eines Paars von Elektroden dient, und den Leiter 620, der als die andere des Paars von Elektroden dient.
In 39C sind der Isolator 586, der Isolator 650 und der Isolator 651 der Klarheit der Zeichnung halber weggelassen.
Für den Isolator 631 kann beispielsweise ein Material, das demjenigen des Isolators 586 ähnlich ist, verwendet werden.
In dem Isolator 631 ist ein Leiter 611 derart eingebettet, dass er elektrisch mit dem Leiter 540 verbunden ist. Für den Leiter 611 kann beispielsweise ein Material, das demjenigen des Leiters 330 oder des Leiters 518 ähnlich ist, verwendet werden.
Für den Isolator 651 kann beispielsweise ein Material, das demjenigen des Isolators 586 ähnlich ist, verwendet werden.
Der Isolator 651 umfasst, wie oben beschrieben, einen Öffnungsabschnitt, und dieser Öffnungsabschnitt überlappt sich mit dem Leiter 611.
Der Leiter 610 ist auf einem Unterteil und einer Seitenfläche dieses Öffnungsabschnitts ausgebildet. Mit anderen Worten: Ein Leiter 621 überlappt sich mit dem Leiter 611 und ist elektrisch mit dem Leiter 611 verbunden.
Es sei angemerkt, dass bei einem Ausbildungsverfahren des Leiters 610 der Öffnungsabschnitt durch ein Ätzverfahren oder dergleichen in dem Isolator 651 ausgebildet wird und als Nächstes der Leiter 610 durch ein Sputterverfahren, ein ALD-Verfahren oder dergleichen abgeschieden wird. Danach kann der über dem Isolator 651 abgeschiedene Leiter 610 durch ein chemisch-mechanisches Polier- (CMP-) Verfahren oder dergleichen derart entfernt werden, dass der auf dem Öffnungsabschnitt abgeschiedene Leiter 610 übrig gelassen wird.
Der Isolator 630 befindet sich über dem Isolator 651 und auf der Oberfläche, auf der der Leiter 610 ausgebildet ist. Es sei angemerkt, dass der Isolator 630 als Dielektrikum dient, der zwischen den zwei Paaren von Elektroden des Kondensators angeordnet ist.
Der Leiter 620 ist über dem Isolator 630 derart ausgebildet, dass der Öffnungsabschnitt des Isolators 651 gefüllt ist.
Der Isolator650 ist derart ausgebildet, dass erden Isolator630 und den Leiter 620 bedeckt.
Der in 39 dargestellte zylindrische Kondensator 600B kann einen höheren Kapazitätswert aufweisen als der planare Kondensator 600A. Wenn der Kondensator 600B beispielsweise als Kondensator C1, Kondensator C1r und/oder dergleichen, welche bei der vorstehenden Ausführungsform beschrieben worden sind, verwendwet wird, kann daher die Spannung zwischen den Anschlüssen des Kondensators für eine lange Zeit aufrechterhalten werden.
Es sei angemerkt, dass diese Ausführungsform mit einer der anderen in dieser Beschreibung erläuterten Ausführungsformen angemessen kombiniert werden kann.
(Ausführungsform 4)
Bei dieser Ausführungsform werden Strukturen eines Verbundoxidhalbleiters mit wolkenartiger Ausrichtung (cloud-aligned composite oxide semiconductor, CAC-OS) und eines kristallinen Oxidhalbleiters mit Ausrichtung bezüglich der c-Achse (c-axis aligned crystalline oxide semiconductor, CAAC-OS) beschrieben, welche jeweils ein Metalloxid sind, das für einen bei der vorstehenden Ausführungsform beschriebenen OS-Transistor verwendet werden kann. Es sei angemerkt, dass in dieser Beschreibung und dergleichen „CAC“ ein Beispiel für eine Funktion oder eine Struktur eines Materials darstellt und „CAAC“ ein Beispiel für eine Kristallstruktur darstellt.
<Zusammensetzung eines Metalloxids>
Ein CAC-OS oder ein CAC-Metalloxid weist eine leitende Funktion in einem Teil des Materials auf und weist eine isolierende Funktion in einem anderen Teil des Materials auf; als gesamtes Material weist der CAC-OS oder das CAC-Metalloxid eine Halbleiterfunktion auf. Es sei angemerkt, dass es sich in dem Fall, in dem der CAC-OS oder das CAC-Metalloxid in einer aktiven Schicht eines Transistors verwendet wird, bei der leitenden Funktion um eine Funktion handelt, die ermöglicht, dass Elektronen (oder Löcher) fließen, die als Ladungsträger dienen, und dass es sich bei der isolierenden Funktion um eine Funktion handelt, die nicht ermöglicht, dass Elektronen fließen, die als Ladungsträger dienen. Durch die komplementären Wirkungen der leitenden Funktion und der Isolierfunktion kann der CAC-OS oder das CAC-Metalloxid eine Schaltfunktion (Ein-/Ausschaltfunktion) aufweisen. In dem CAC-OS oder dem CAC-Metalloxid kann eine Trennung der Funktionen jede Funktion maximieren.
Der CAC-OS oder das CAC-Metalloxid umfasst leitende Bereiche und isolierende Bereiche. Die leitenden Bereiche weisen die vorstehend beschriebene leitende Funktion auf, und die isolierenden Bereiche weisen die vorstehend beschriebene isolierende Funktion auf. In einigen Fällen sind ferner die leitenden Bereiche und die isolierenden Bereiche in der Größenordnung von Nanoteilchen in dem Material getrennt. In einigen Fällen sind ferner die leitenden Bereiche und die isolierenden Bereiche in dem Material ungleichmäßig verteilt. Außerdem werden die leitenden Bereiche in einigen Fällen wolkenartig gekoppelt beobachtet, wobei ihre Grenzen unscharf sind.
Des Weiteren weisen in einigen Fällen in dem CAC-OS oder dem CAC-Metalloxid die leitenden Bereiche und die isolierenden Bereiche jeweils eine Größe von mehr als oder gleich 0,5 nm und weniger als oder gleich 10 nm, bevorzugt mehr als oder gleich 0,5 nm und weniger als oder gleich 3 nm auf, und sie sind in dem Material dispergiert.
Der CAC-OS oder das CAC-Metalloxid enthält Komponenten mit unterschiedlichen Bandlücken. Der CAC-OS oder das CAC-Metalloxid enthält beispielsweise eine Komponente mit einer großen Lücke aufgrund des isolierenden Bereichs und eine Komponente mit einer kleinen Lücke aufgrund des leitenden Bereichs. Im Falle einer derartigen Zusammensetzung fließen Ladungsträger hauptsächlich in der Komponente mit einer kleinen Lücke. Die Komponente mit einer kleinen Lücke komplementiert außerdem die Komponente mit einer großen Lücke, und Ladungsträger fließen auch in der Komponente mit einer großen Lücke in Zusammenhang mit der Komponente mit einer kleinen Lücke. Folglich kann in dem Fall, in dem der oben beschriebene CAC-OS oder das CAC-Metalloxid für einen Kanalbildungsbereich eines Transistors verwendet wird, der Transistor im Durchlasszustand eine hohe Stromtreiberfähigkeit, d. h. einen hohen Durchlassstrom und eine hohe Feldeffektbeweglichkeit, aufweisen.
Mit anderen Worten: Der CAC-OS oder das CAC-Metalloxid kann auch als Matrix-Verbundmaterial oder Metall-Matrix-Verbundmaterial bezeichnet werden.
<Struktur eines Metalloxids>
Oxidhalbleiter werden in einen einkristallinen Oxidhalbleiter und in einen nicht-einkristallinen Oxidhalbleiter unterteilt. Beispiele für einen nicht-einkristallinen Oxidhalbleiter umfassen einen kristallinen Oxidhalbleiter mit Ausrichtung bezüglich der c-Achse (c-axis-aligned crystalline oxide semiconductor, CAAC-OS), einen polykristallinen Oxidhalbleiter, einen nanokristallinen Oxidhalbleiter (nc-OS), einen amorphähnlichen Oxidhalbleiter (a-ähnlichen OS) und einen amorphen Oxidhalbleiter.
Der CAAC-OS weist eine Ausrichtung bezüglich der c-Achse auf, seine Nanokristalle sind in Richtung der a-b-Ebene verbunden, und seine Kristallstruktur weist eine Verzerrung auf. Es sei angemerkt, dass eine Verzerrung einen Abschnitt bezeichnet, in dem sich die Richtung einer Gitteranordnung zwischen einem Bereich mit einer gleichmäßigen Gitteranordnung und einem anderen Bereich mit einer gleichmäßigen Gitteranordnung in einem Bereich verändert, in dem die Nanokristalle verbunden sind.
Die Form des Nanokristalls ist grundlegend sechseckig; jedoch ist die Form nicht immer auf ein regelmäßiges Sechseck beschränkt und ist in einigen Fällen ein unregelmäßiges Sechseck. Eine fünfeckige Gitteranordnung, eine siebeneckige Gitteranordnung und dergleichen sind in einigen Fällen in der Verzerrung enthalten. Es sei angemerkt, dass eine deutliche Kristallkomgrenze (auch als Grain-Boundary bezeichnet) selbst in der Nähe der Verzerrung in dem CAAC-OS nicht beobachtet werden kann. Das heißt, dass das Bilden einer Kristallkomgrenze durch die Verzerrung einer Gitteranordnung verhindert wird. Das liegt wahrscheinlich daran, dass der CAAC-OS eine Verzerrung dank einer niedrigen Dichte der Anordnung von Sauerstoffatomen in Richtung der a-b-Ebene, einer Veränderung des interatomaren Bindungsabstands durch Substitution eines Metallelements und dergleichen tolerieren kann.
Der CAAC-OS neigt dazu, eine geschichtete Kristallstruktur (auch als mehrschichtige Struktur bezeichnet) aufzuweisen, bei der eine Schicht, die Indium und Sauerstoff enthält (nachstehend In-Schicht) und eine Schicht, die das Element M, Zink und Sauerstoff enthält (nachstehend (M, Zn)-Schicht), übereinander angeordnet sind. Es sei angemerkt, dass Indium und das Element M untereinander ausgetauscht werden können und dass dann, wenn das Element M der (M, Zn)-Schicht durch Indium ersetzt wird, die Schicht auch als (In, M, Zn)-Schicht bezeichnet werden kann. Wenn Indium der In-Schicht durch das Element M ersetzt wird, kann die Schicht auch als (In, M)-Schicht bezeichnet werden.
Der CAAC-OS ist ein Oxidhalbleiter mit hoher Kristallinität. Im Gegensatz dazu ist es weniger wahrscheinlich, dass bei dem CAAC-OS eine Verringerung der Elektronenbeweglichkeit aufgrund der Kristallkomgrenze auftritt, da eine deutliche Kristallkorngrenze nicht beobachtet werden kann. Ein Eindringen von Verunreinigungen, eine Bildung von Defekten oder dergleichen könnte die Kristallinität eines Oxidhalbleiters verringern. Dies bedeutet, dass der CAAC-OS nur kleine Mengen an Verunreinigungen und Defekten (z. B. Sauerstofffehlstellen) aufweist. Daher ist ein Oxidhalbleiter, der einen CAAC-OS enthält, physikalisch stabil. Deshalb ist der Oxidhalbleiter, der den CAAC-OS enthält, wärmebeständig und weist eine hohe Zuverlässigkeit auf. Der CAAC-OS ist auch bei hohen Temperaturen im Herstellungsprozess (sogenannte Wärmebilanz) stabil. Die Verwendung des CAAC-OS für einen OS-Transistor kann daher den Freiheitsgrad des Herstellungsprozesses erhöhen.
In dem nc-OS weist ein mikroskopischer Bereich (z. B. ein Bereich mit einer Größe von mehr als oder gleich 1 nm und weniger als oder gleich 10 nm, insbesondere ein Bereich mit einer Größe von mehr als oder gleich 1 nm und weniger als oder gleich 3 nm) eine regelmäßige Atomanordnung auf. Es gibt keine Regelmäßigkeit der Kristallausrichtung zwischen unterschiedlichen Nanokristallen in dem nc-OS. Daher wird keine Ausrichtung des gesamten Films beobachtet. Deshalb kann man den nc-OS in einigen Fällen nicht von einem a-ähnlichen OS oder einem amorphen Oxidhalbleiter in Abhängigkeit von einem Analyseverfahren unterscheiden.
Der a-ähnliche OS ist ein Oxidhalbleiter, der eine Struktur aufweist, die zwischen derjenigen des nc-OS und derjenigen des amorphen Oxidhalbleiters liegt. Der a-ähnliche OS enthält einen Hohlraum oder einen Bereich mit einer niedrigen Dichte. Das heißt, dass der a-ähnliche OS im Vergleich zu dem nc-OS und dem CAAC-OS eine niedrige Kristallinität aufweist.
Ein Oxidhalbleiter kann verschiedene Strukturen aufweisen, die verschiedene unterschiedliche Eigenschaften zeigen. Zwei oder mehr von dem amorphen Oxidhalbleiter, dem polykristallinen Oxidhalbleiter, dem a-ähnlichen OS, dem nc-OS und dem CAAC-OS können in einem Oxidhalbleiter einer Ausführungsform der vorliegenden Erfindung enthalten sein.
<Transistor, der den Oxidhalbleiter enthält>
Als Nächstes wird der Fall beschrieben, in dem der Oxidhalbleiter für einen Transistor verwendet wird.
Wenn der Oxidhalbleiterfür einen Transistor verwendet wird, kann der Transistor eine hohe Feldeffektbeweglichkeit aufweisen. Außerdem kann ein Transistor erhalten werden, der eine hohe Zuverlässigkeit aufweist.
Vorzugsweise wird ein Oxidhalbleiter mit einer niedrigen Ladungsträgerdichte für den Transistor verwendet. Wenn die Ladungsträgerdichte eines Oxidhalbleiterfilms verringert werden soll, kann die Verunreinigungskonzentration in dem Oxidhalbleiterfilm verringert werden, um die Dichte der Defektzustände zu verringern. In dieser Beschreibung und dergleichen wird ein Zustand mit niedriger Verunreinigungskonzentration und niedriger Dichte der Defektzustände als hochreiner intrinsischer oder im Wesentlichen hochreiner intrinsischer Zustand bezeichnet. Beispielsweise kann ein Oxidhalbleiter verwendet werden, dessen Ladungsträgerdichte niedriger als 8 × 10¹¹ /cm³, bevorzugt niedriger als 1 × 10¹¹ /cm³, bevorzugter niedriger als 1 × 10¹⁰ /cm³, und höher als oder gleich 1 × 10-⁹ /cm³ ist.
Ein hochreiner intrinsischer oder im Wesentlichen hochreiner intrinsischer Oxidhalbleiterfilm weist in einigen Fällen eine niedrige Dichte der Defektzustände und daher eine niedrige Dichte der Einfangzustände auf.
Eine Ladung, die von den Einfangzuständen in dem Oxidhalbleiter eingefangen wird, benötigt eine lange Zeit, bis sie sich verliert, und sie kann sich wie feste Ladung verhalten. Daher weist ein Transistor, dessen Kanalbildungsbereich in einem Oxidhalbleiter mit hoher Dichte der Einfangzuständen gebildet wird, in einigen Fällen instabile elektrische Eigenschaften auf.
Um stabile elektrische Eigenschaften des Transistors zu erhalten, ist es effektiv, die Verunreinigungskonzentration in dem Oxidhalbleiter zu verringern. Um die Verunreinigungskonzentration in dem Oxidhalbleiter zu verringern, wird vorzugsweise auch die Verunreinigungskonzentration in einem Film verringert, der dem Oxidhalbleiter benachbart ist. Beispiele für die Verunreinigungen umfassen Wasserstoff, Stickstoff, ein Alkalimetall, ein Erdalkalimetall, Eisen, Nickel und Silizium.
<Verunreinigung>
Hier wird der Einfluss von Verunreinigungen in dem Oxidhalbleiter beschrieben.
Wenn Silizium oder Kohlenstoff, welche Elemente der Gruppe 14 sind, in dem Oxidhalbleiter enthalten ist, werden Defektzustände gebildet. Deshalb werden die Silizium- oder Kohlenstoffkonzentration in dem Oxidhalbleiter und in der Nähe einer Grenzfläche zu dem Oxidhalbleiter (durch Sekundärionen-Massenspektrometrie (SIMS) gemessen) auf niedriger als oder gleich 2 × 10¹⁸ Atome/cm³, bevorzugt niedriger als oder gleich 2 × 10¹⁷ Atome/cm³ eingestellt.
Wenn der Oxidhalbleiter ein Alkalimetall oder ein Erdalkalimetall enthält, werden in einigen Fällen Defektzustände gebildet und Ladungsträger erzeugt. Daher ist es wahrscheinlich, dass sich ein Transistor, der einen ein Alkalimetall oder ein Erdalkalimetall enthaltenden Oxidhalbleiter enthält, selbstleitend verhält. Deshalb wird vorzugsweise die Alkalimetall- oder Erdalkalimetallkonzentration in dem Oxidhalbleiter verringert. Insbesondere wird die durch SIMS gemessene Alkalimetall- oder Erdalkalimetallkonzentration in dem Oxidhalbleiter niedriger als oder gleich 1 × 10¹⁸Atome/cm³, bevorzugt niedriger als oder gleich 2 × 10¹⁶ Atome/cm³ eingestellt.
Wenn der Oxidhalbleiter Stickstoff enthält, wird der Oxidhalbleiter durch Erzeugung von Elektronen, die als Ladungsträger dienen, und einen Anstieg der Ladungsträgerdichte leicht zum n-Typ. Daher ist es wahrscheinlich, dass sich ein Transistor, dessen Halbleiter einen Stickstoff enthaltenden Oxidhalbleiter enthält, selbstleitend verhält. Aus diesem Grund wird Stickstoff in dem Oxidhalbleiter vorzugsweise so weit wie möglich verringert; die durch SIMS gemessene Stickstoffkonzentration im dem Oxidhalbleiter wird beispielsweise auf niedriger als 5 × 10¹⁹ Atome/cm3, bevorzugt niedriger als oder gleich 5 × 10¹⁸ Atome/cm³, bevorzugter niedriger als oder gleich 1 × 10¹⁸ Atome/cm³, noch bevorzugt niedriger als oder gleich 5 × 10¹⁷ Atome/cm³ eingestellt.
Wasserstoff, der in einem Oxidhalbleiter enthalten ist, reagiert mit Sauerstoff, der an ein Metallatom gebunden ist, zu Wasser und erzeugt daher in einigen Fällen Sauerstofffehlstellen. Infolge des Eindringens von Wasserstoff in die Sauerstofffehlstelle wird in einigen Fällen ein Elektron erzeugt, das als Ladungsträger dient. In einigen Fällen führt die Bindung eines Teils von Wasserstoff an Sauerstoff, der an ein Metallatom gebunden ist, femer zu der Erzeugung eines Elektrons, das als Ladungsträger dient. Daher ist es wahrscheinlich, dass sich ein Transistor, der einen Wasserstoff enthaltenden Oxidhalbleiter enthält, selbstleitend verhält. Dementsprechend wird Wasserstoff in dem Oxidhalbleiterfilm vorzugsweise so weit wie möglich verringert. Insbesondere ist die durch SIMS gemessene Wasserstoffkonzentration in dem Oxidhalbleiter niedriger als 1 × 10²⁰ Atome/cm³, bevorzugt niedriger als 1 × 10¹⁹ Atome/cm³, bevorzugter niedriger als 5 × 10¹⁸ Atome/cm³ und noch bevorzugt niedriger als 1 × 10¹⁸ Atome/cm³ eingestellt.
Wenn ein Oxidhalbleiter mit ausreichend verringerter Verunreinigungskonzentration für einen Kanalbildungsbereich eines Transistors verwendet wird, kann der Transistor stabile elektrische Eigenschaften aufweisen.
Es sei angemerkt, dass diese Ausführungsform mit einer der anderen in dieser Beschreibung erläuterten Ausführungsformen angemessen kombiniert werden kann.
(Ausführungsform 5)
Bei dieser Ausführungsform werden ein Beispiel für einen Halbleiterwafer, über dem die bei der vorstehenden Ausführungsform beschriebenen Halbleitervorrichtung oder dergleichen ausgebildet ist, und ein Beispiel für ein elektronisches Bauelement, in dem diese Halbleitervorrichtung integriert ist, beschrieben.
<Halbleiterwafer>
Als Erstes wird ein Beispiel für einen Halbleiterwafer, über dem eine Halbleitervorrichtung oder dergleichen ausgebildet ist, anhand von 40A beschrieben.
Ein Halbleiterwafer 4800, der in 40A dargestellt ist, umfasst einen Wafer 4801 und eine Vielzahl von Schaltungsabschnitten 4802, die auf einer Oberseite des Wafers 4801 berietgestellt sind. Es sei angemerkt, dass ein Abstand 4803 einem Abschnitt ohne den Schaltungsabschnitt 4802 auf der Oberseite des Wafers 4801 entsprcht und als Bereich zur Vereinzelung dient.
Der Halbleiterwafer 4800 kann hergestellt werden, indem in einem Pre-Prozess die Vielzahl von Schaltungsabschnitten 4802 auf einer Oberfläche des Wafers 4801 ausgebildet wird. Danach kann eine Seite des Wafers 4801, die der Oberfläche gegenüberliegt, auf der die Vielzahl von Schaltungsabschnitten 4802 ausgebildet ist, geschleift werden, um die Dicke des Wafers 4801 zu verringern. Durch diesen Prozess kann eine Verkrümmung des Wafers 4801 oder dergleichen verringert werden und kann die Größe eines Bauteils verkleinert werden.
Als nächster Schritt wird ein Vereinzelungsschritt durchgeführt. Die Vereinzelung wird entlang Anreißlinien SCL1 und Anreißlinien SCL2 (in einigen Fällen auch als Vereinzelungslinien oder Schnittlinien bezeichnet), die durch Strichpunktlinien dargestellt sind, durchgeführt. Um den Vereinzelungsschritt zu vereinfachen, wird der Abstand 4803 vorzugsweise derart bereitgestellt, dass mehrere Anreißlinien SCL1 parallel zueinander sind, mehrere Anreißlinien SCL2 parallel zueinander sind und sich die Anreißlinien SCL1 und die Anreißlinien SCL2 senkrecht zueinander kreuzen.
Durch den Vereinzelungsschritt kann ein Chip 4800a, der in 40B dargestellt ist, von dem Halbleiterwafer 4800 getrennt werden. Der Chip 4800a beinhaltet einen Wafer 4801 a, den Schaltungsabschnitt 4802 und einen Abstand 4803a. Es sei angemerkt, dass der Abstand 4803a vorzugsweise so klein wie möglich gestaltet wird. In diesem Fall kann die Breite des Abstands 4803 zwischen den benachbarten Schaltungsabschnitten 4802 im Wesentlichen gleich der Breite der Anreißlinie SCL1 oder der Breite der Anreißlinie SCL2 sein.
Es sei angemerkt, dass die Form des Elementsubstrats einer Ausführungsform der vorliegenden Erfindung nicht auf die Form des in 40A dargestellten Halbleiterwafers 4800 beschränkt ist. Beispielsweise kann ein rechteckiger Halbleiterwafer eingesetzt werden. Die Form des Elementsubstrats kann entsprechend einem Herstellungsprozess eines Elements und einer Vorrichtung zum Herstellen eines Elements angemessen geändert werden.
<Elektronisches Bauelement>
Als Nächstes wird ein Beispiel für ein elektronisches Bauelement, in dem der Chip 4800a integriert ist, anhand von 40C und 40D beschrieben.
40C stellt perspektivische Ansichten eines elektronischen Bauelements 4700 und einer Leiterplatte (einer Leiterplatte 4704) dar, auf der das elektronische Bauelement 4700 montiert ist. Das in 40C dargestellte elektronische Bauelement 4700 beinhaltet einen Anschlussdraht 4701 und den vorstehend beschriebenen Chip 4800a und dient als IC-Chip oder dergleichen. In dieser Beschreibung und dergleichen wird insbesondere das elektronische Bauelement 4700, das eine Halbleitervorrichtung, wie z. B. die bei der vorstehenden Ausführungsform beschriebene Rechenschaltung 110, umfasst, als gehirn-morphische Prozessor (brain morphic processor, BMP) bezeichnet.
Das elektronische Bauelement 4700 kann beispielsweise durch einen Drahtbondenschritt, in dem der Anschlussdraht 4701 eines Leiterrahmens über einen Metalldraht elektrisch mit einer Elektrode auf dem Chip 4800a verbunden wird, einen Formschritt zum Abdichten mit einem Epoxidharz oder dergleichen, eine Legierungsbehandlung des Anschlussdrahtes 4701 des Leiterrahmens und einen Druckvorgang auf der Oberfläche eines Gehäuses hergestellt werden. Für den Drahtbondenschritt kann beispielsweise Ballbonden oder Keilbonden zum Einsatz kommen. Obwohl ein Quad Flat Package (QFP) als Gehäuse der elektronischen Komponente 4700 in 40C verwendet wird, ist die Ausführungsform des Gehäuses nicht darauf beschränkt.
Das elektronische Bauelement 4700 ist beispielsweise auf einer gedruckten Leiterplatte 4702 montiert. Eine Vielzahl von derartigen IC-Chips wird kombiniert und auf der gedruckten Leiterplatte 4702 elektrisch miteinander verbunden; somit wird die Leiterplatte 4704 ausgebildet.
40D stellt eine perspektivische Ansicht eines elektronischen Bauelements 4730 dar. Das elektronische Bauelement 4730 ist ein Beispiel für ein System-in-Package (SiP) oder ein Multi-Chip-Modul (MCM). Bei dem elektronischen Bauelement 4730 ist ein Abstandshalter 4731 über dem Gehäusesubstrat 4732 (einer gedruckten Leiterplatte) bereitgestellt und sind eine Halbleitervorrichtung 4735 und eine Vielzahl von Halbleitervorrichtungen 4710 über dem Abstandshalter 4731 bereitgestellt.
Das elektronische Bauelement 4730 umfasst die Halbleitervorrichtung 4710. Als Halbleitervorrichtung 4710 kann beispielsweise die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung oder ein High Bandwidth Memory (HBM) verwendet werden. Außerdem kann für die Halbleitervorrichtung 4735 eine integrierte Schaltung (eine Halbleitervorrichtung), wie z. B. ein CPU, ein GPU, ein FPGA oder eine Speichervorrichtung verwendet werden.
Als Gehäusesubstrat 4732 kann ein Keramiksubstrat, ein Kunststoffsubstrat, ein Glasepoxidsubstrat oder dergleichen verwendet werden. Als Abstandshalter 4731 kann ein Silizium-Abstandshalter, Harz-Abstandshalter oder dergleichen verwendet werden.
Der Abstandshalter 4731 beinhaltet eine Vielzahl von Leitungen und weist eine Funktion auf, eine Vielzahl von integrierten Schaltungen mit unterschiedlichen Anschlussabständen elektrisch zu verbinden. Die Vielzahl von Leitungen ist als Einzelschicht oder Schichtanordnung bereitgestellt. Der Abstandshalter 4731 weist ferner eine Funktion auf, die integrierten Schaltungen, die über dem Abstandshalter 4731 bereitgestellt sind, elektrisch mit einer Elektrode des Gehäusesubstrats 4732 zu verbinden. Aus diesen Gründen wird der Abstandshalter in einigen Fällen als „Umverdrahtungssubstrat“ oder „Mittelsubstrat“ bezeichnet. In einigen Fällen wird der Abstandshalter 4731 mit einer Durchgangselektrode versehen und unter Verwendung der Durchgangselektrode werden die integrierte Schaltung und das Gehäusesubstrat 4732 elektrisch verbunden. Beim Silizium-Abstandshalter kann femer als Durchgangselektrode eine Silizium-Durchkontaktierung (Through Silicon Via, TSV) verwendet werden.
Als Abstandshalter 4731 wird vorzugsweise ein Silizium-Abstandshalter verwendet werden. Bei einem Silizium-Abstandshalter muss nicht notwendigerweise ein aktives Element bereitgestellt werden; daher kann er mit geringeren Kosten hergestellt werden als eine integrierte Schaltung. Außerdem kann die Ausbildung von Leitungen bei einem Silizium-Abstandshalter durch einen Halbleiterprozess durchgeführt werden; daher kann die Ausbildung von miniaturisierten Leitungen leicht erzielt werden, was bei einem Harz-Abstandshalter schwer ist.
Beim HBM müssen viele Leitungen verbunden werden, um eine hohe Speicherbandbreite zu erzielen. Aus diesem Grund wird bei dem Abstandshalter, an dem HBM montiert wird, eine Bildung der miniaturisierten Leitungen mit hoher Dichte erfordert. Daher wird als Abstandshalter, an dem ein HBM montiert wird, vorzugsweise ein Silizium-Abstandshalter verwendet.
Beim SiP, MCM oder dergleichen, das/der einen Silizium-Abstandshalter beinhaltet, tritt eine Verringerung der Zuverlässigkeit aufgrund der Differenz zwischen dem Ausdehnungskoeffizienten der integrierten Schaltung und demjenigen des Abstandshalters mit weniger Wahrscheinlichkeit auf. Ferner tritt, da die Ebenheit der Oberfläche des Silizium-Abstandshalters hoch ist, eine schlechte Verbindung zwischen der integrierten Schaltung, die über dem Silizium-Abstandshalter bereitgestellt ist, und dem Silizium-Abstandshalter mit weniger Wahrscheinlichkeit auf. Insbesondere wird beim 2,5D-Gehäuse (2,5D-Montierung), bei dem eine Vielzahl von integrierten Schaltungen über einem Abstandshalter nebeneinander angeordnet wird, vorzugsweise ein Silizium-Abstandshalter verwendet.
Des Weiteren kann ein Kühlkörper (Abstrahlplatte) mit dem elektronischen Bauelement 4730 überlappend bereitgestellt sein. Wenn ein Kühlkörper bereitgestellt ist, sind die Höhen der integrierten Schaltungen, die über dem Abstandshalter 4731 bereitgestellt werden, vorzugsweise gleich. Beispielsweise sind bei dem bei dieser Ausführungsform beschriebenen elektronischen Bauelement 4730 die Höhen der Halbleitervorrichtungen 4710 und der Halbleitervorrichtung 4735 vorzugsweise gleich.
An dem Unterteil des Gehäusesubstrats 4732 kann eine Elektrode 4733 bereitgestellt sein, um das elektronische Bauelement 4730 an einem anderen Substrat zu montieren. 40D stellt ein Beispiel dar, in dem eine Elektrode 4733 unter Verwendung von Lotkugeln ausgebildet ist. Indem die Lotkugeln an dem Unterteil des Gehäusesubstrats 4732 in einer Matrix bereitgestellt werden, kann eine Ball-Grid-Array- (BGA-) Montierung erzielt werden. Außerdem kann die Elektrode 4733 unter Verwendung von leitenden Stiften ausgebildet werden. Indem die leitenden Stifte an dem Unterteil des Gehäusesubstrats 4732 in einer Matrix bereitgestellt sind, kann eine Pin-Grid-Array- (PGA-) Montierung erzielt werden.
Das elektronische Bauelement 4730 kann ohne Beschränkung auf BGA und PGA durch verschiedene Montageverfahren an einem anderen Substrat montiert werden. Beispielsweise können die folgenden Montageverfahren zum Einsatz kommen: Staggered Pin Grid Array (SPGA), Land Grid Array (LGA), Quad Flat Package (QFP), Quad Flat J-Ieaded Package (QFJ), Quad Flat Non-leaded Package (QFN) oder dergleichen.
Es sei angemerkt, dass diese Ausführungsform mit einer der anderen in dieser Beschreibung erläuterten Ausführungsformen angemessen kombiniert werden kann.
(Ausführungsform 6)
Bei dieser Ausführungsform werden Beispiele für ein elektronisches Gerät, das die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung beinhaltet, beschrieben. Es sei angemerkt, dass in 41 das elektronische Bauelement 4700 (BMP), das diese Halbleitervorrichtung umfasst, in jedem elektronischen Gerät enthalten ist.
[Mobiltelefon]
Bei einem Informationsendgerät 5500, das in 41 dargestellt ist, handelt es sich um ein Mobiltelefon (ein Smartphone), das eine Art Informationsendgerät ist. Das Informationsendgerät 5500 beinhaltet ein Gehäuse 5510 und einen Anzeigeabschnitt 5511. Ein Touchscreen ist als Eingabeschnittstelle in dem Anzeigeabschnitt 5511 bereitgestellt, und Knöpfe sind in dem Gehäuse 5510 bereitgestellt.
Das Informationsendgerät 5500, bei dem die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung verwendet wird, kann eine Applikation unter Nutzung der künstlichen Intelligenz ausführen. Beispiele für die Applikation, bei der die künstliche Intelligenz genutzt wird, umfassen eine Applikation, die das Gespräch erkennt und den Inhalt des Gesprächs auf dem Anzeigeabschnitt 5511 anzeigt, eine Applikation, die einen Text, eine Figur oder dergleichen, welche ein Benutzer in den Touchscreen des Anzeigeabschnitts 5511 eingibt, erkennt und sie auf dem Anzeigeabschnitt 5511 anzeigt, und eine Applikation, die eine biometrische Identifizierung mittels Fingerabdrücke oder Stimmabdrücke ausführt.
[Tragbares Endgerät]
41 stellt ein Informationsendgerät 5900 als Beispiel für ein tragbares Endgerät dar. Das Informationsendgerät 5900 beinhaltet ein Gehäuse 5901, einen Anzeigeabschnitt 5902, einen Bedienknopf 5903, ein Bedienelement 5904, ein Band 5905 und dergleichen.
Wie das vorstehend beschriebene Informationsendgerät 5500 kann das tragbare Endgerät, bei dem die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung verwendet wird, eine Applikation unter Nutzung der künstlichen Intelligenz ausführen. Beispiele für die Applikation unter Nutzung der künstlichen Intelligenz umfassen eine Applikation zum Gesundheitsmanagement einer Person, die das tragbare Endgerät trägt, und ein Navigationssystem, das einen optimalen Weg wählt und führt den Benutzer, wenn er ein Ziel eingibt.
[Informationsendgerät]
41 stellt ein Desktop-Informationsendgerät 5300 dar. Das Desktop-Informationsendgerät 5300 beinhaltet einen Hauptteil 5301 des Informationsendgeräts, ein Display 5302 und eine Tastatur 5303.
Wie das vorstehend beschriebene Informationsendgerät 5500 kann das Desktop-Informationsendgerät 5300, bei dem die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung verwendet wird, eine Applikation unter Nutzung der künstlichen Intelligenz ausführen. Beispiele für die Applikation, bei der die künstliche Intelligenz genutzt wird, umfassen eine Design-Hilfssoftware, eine Text-Korrigiersoftware und eine automatische Menüerzeugungssoftware. Unter Verwendung des Desktop-Informationsendgeräts 5300 kann eine neuartige künstliche Intelligenz entwickelt werden.
Es sei angemerkt, dass in der vorstehenden Beschreibung das Smartphone, das tragbare Endgerät und das Desktop-Informationsendgerät als elektronische Geräte beispielhalt in 41 dargestellt sind; jedoch kann eine Ausführungsform der vorliegenden Erfindung auch auf ein Informationsendgerät, das sich von dem Smartphone, dem tragbaren Endgerät und dem Desktop-Informationsendgerät unterscheidet, angewendet werden. Als Informationsendgerät, das sich von dem tragbaren Endgerät und dem Desktop-Informationsendgerät unterscheidet, können beispielsweise ein Personal Digital Assistant (PDA), ein Laptop-Informationsendgerät, eine Arbeitsstation bzw. Workstation und dergleichen angegeben werden.
[Elektronisches Gerät]
41 stellt einen elektrischen Gefrier-Kühlschrank 5800 als Beispiel für ein elektronisches Gerät dar. Der elektrische Gefrier-Kühlschrank 5800 beinhaltet ein Gehäuse 5801, eine Tür für einen Kühlschrank 5802, eine Tür für einen Gefrierschrank 5803 und dergleichen.
Indem die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung für den elektrischen Gefrier-Kühlschrank 5800 verwendet wird, kann der elektrische Gefrier-Kühlschrank 5800 mit einer künstlichen Intelligenz erzielt werden. Mit der künstlichen Intelligenz kann der elektrische Gefrier-Kühlschrank 5800 eine Funktion, das Menü aufgrund der Lebensmittel oder des Verbrauchsdatums der Lebensmittel in dem elektrischen Gefrier-Kühlschrank 5800 automatisch zu bestimmen, eine Funktion, die Temperatur entsprechend der Lebensmittel in dem elektrischen Gefrier-Kühlschrank 5800 automatisch zu regulieren, und dergleichen aufweisen.
In diesem Beispiel ist der elektrische Gefrier-Kühlschrank als elektronisches Gerät beschrieben worden. Weitere Beispiele umfassen einen Staubsauger, einen Mikrowellenofen, einen Elektroofen, einen Reiskocher, einen Wasserkocher, ein Induktionskochfeld, einen Wasserserver, ein Kühl- und Heizungsgerät einschließlich einer Klimaanlage, eine Waschmaschine, einen Trockner und ein audio-visuelles Gerät.
[Spielkonsole]
41 stellt eine tragbare Spielkonsole 5200 dar, die ein Beispiel für eine Spielkonsole ist. Die tragbare Spielkonsole 5200 beinhaltet ein Gehäuse 5201, einen Anzeigeabschnitt 5202, einen Knopf 5203 und dergleichen.
41 stellt femer eine stationäre Spielkonsole 7500 dar, die ein Beispiel für eine Spielkonsole ist. Die stationäre Spielkonsole 7500 beinhaltet einen Hauptteil 7520 und eine Steuerung 7522. Es sei angemerkt, dass die Steuerung 7522 drahtgebunden oder drahtlos an den Hauptteil 7520 angeschlossen werden kann. Obwohl in 41 nicht dargestellt, kann die Steuerung 7522 mit einem Anzeigeabschnitt, der ein Bild beim Spiel anzeigt, einem Touchscreen, einem Stab, einem Drehregler, einem Schieberegler, welche abgesehen von dem Knopf als Eingabeschnittstellen dienen, und/oder dergleichen versehen sein. Die Form der Steuerung 7522 ist nicht auf diejenige, die in 41 dargestellt ist, beschränkt und kann je nach der Art des Spiels auf verschiedene Weise verändert werden. Beispielsweise kann eine pistolenförmige Steuerung, bei der ein Knopf als Auslöser dient, für ein Schießspiel, wie z. B. einen Ego-Shooter (first person shooter, FPS), verwendet werden. Für ein Musikspiel oder dergleichen kann beispielsweise eine Steuerung in Form eines Instruments, eines Musikgeräts oder dergleichen verwendet werden. Außerdem kann die stationäre Spielkonsole mit einer Kamera, einem Tiefensensor, einem Mikrofon oder dergleichen versehen sein und durch eine Geste und /oder eine Stimme des Spielers des Spiels bedient werden, ohne die Steuerung zu verwenden.
Ein Bild der vorstehend beschriebenen Spielkonsole kann von einer Anzeigevorrichtung, wie z. B. einem Fernsehgerät, einem Display für einen Personal-Computer, einem Display für ein Spiel, einem Head-Mounted Display, ausgegeben werden.
Wenn die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung für die tragbare Spielkonsole 5200 verwendet wird, kann die tragbare Spielkonsole 5200 mit niedrigem Stromverbrauch erzielt werden. Der geringe Stromverbrauch ermöglicht eine Verringerung der Wärmeerzeugung von der Schaltung, wodurch der Einfluss der Wärmeerzeugung auf die Schaltung, die Peripherieschaltung und das Modul verringert werden kann.
Wenn femer die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung für die tragbare Spielkonsole 5200 verwendet wird, kann die tragbare Spielkonsole 5200 mit einer künstlichen Intelligenz erzielt werden.
Im Allgemeinen werden das Fortschreiten eines Spiels, die Worten und Taten eines Spielcharakters und die Darstellung eines Phänomens und dergleichen in dem Spiel durch das Programm des Spiels bestimmt; jedoch ermöglicht die Verwendung einer künstlichen Intelligenz bei der tragbaren Spielkonsole 5200 die Darstellung, die nicht durch das Spielprogramm beschränkt wird. Beispielsweise ist es möglich, den Inhalt einer Aussage oder Frage des Spielers, die Handlung des Spiels, den Zeitpunkt und/oder Worte und Taten eines Spielcharakters zu verändern.
Wenn ein Spiel, das eine Vielzahl von Spielern benötigt, bei der tragbaren Spielkonsole 5200 gespielt wird, kann die künstliche Intelligenz einen virtuellen Spieler bilden; daher kann das Spiel allein gespielt werden, wenn der Spieler, der von der künstlichen Intelligenz gebildet wird, als Gegner verwendet wird.
41 stellt die tragbaren Spielkonsolen als Beispiele für eine Spielkonsole dar; jedoch ist ein elektronisches Gerät einer Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Beispiele für das elektronische Gerät einer Ausführungsform der vorliegenden Erfindung umfassen ein stationäres Spielgerät für den Heimgebraucht, eine Arcade-Spielmaschine, die in Unterhaltungseinrichtungen (wie z. B. einer Spielhalle oder einem Vergnügungspark) installiert wird, und eine Pitching Machine für Schlagtraining, die in Sportanlagen installiert wird.
[Beweglicher Gegenstand]
Die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung kann für ein Fahrzeug, das ein beweglicher Gegenstand ist, und in der Umgebung des Fahrersitzes des Fahrzeugs verwendet werden.
41 stellt ein Fahrzeug 5700 dar, das ein Beispiel für einen beweglichen Gegenstand ist.
In der Umgebung des Fahrersitzes des Fahrzeugs 5700 ist ein Armaturenbrett bereitgestellt, das die Geschwindigkeit, die Drehzahl einer Welle, den Kilometerstand, die verbleibende Kraftstoffmenge, die Gangposition, die Einstellung einer Klimaanlage und/oder dergleichen anzeigt. In der Umgebung des Fahrersitzes kann auch eine Anzeigevorrichtung bereitgestellt sein, die diese Informationen anzeigt.
Indem insbesondere ein Bild einer Abbildungsvorrichtung (nicht dargestellt), die auf der Außenseite des Fahrzeugs 5700 bereitgestellt ist, auf dieser Anzeigevorrichtung angezeigt wird, können ein Feld, das hinter einer Säule oder dergleichen unsichtbar ist, ein toten Winkel vom Fahrersitz und dergleichen ergänzt werden, was zu einer höheren Sicherheit führt.
Da die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung als Komponente einer künstlichen Intelligenz verwendet werden kann, kann diese Halbleitervorrichtung beispielsweise für ein automatisches Fahrsystem des Fahrzeugs 5700 verwendet werden. Die Halbleitervorrichtung kann auch für ein System verwendet werden, das die Navigation, Risikovorhersage oder dergleichen ausführt. Auf dieser Anzeigevorrichtung können Informationen über eine Wegführung, eine Gefahrenvorhersage und/oder dergleichen angezeigt werden.
Das Fahrzeug ist oben als Beispiel für den beweglichen Gegenstand beschrieben worden; der bewegliche Gegenstand ist nicht auf das Fahrzeug beschränkt. Beispielsweise können als beweglicher Gegenstand ein Zug, ein Einschienenbahn, ein Schiff, ein Flugkörper (ein Hubschrauber, ein unbemanntes Flugzeug (eine Drohne), ein Flugzeug oder eine Rakete) und dergleichen angegeben werden. Unter Verwendung eines Computers einer Ausführungsform der vorliegenden Erfindung für diese beweglichen Gegenstände können sie mit einem System, bei dem die künstliche Intelligenz verwendet wird, ausgestattet werden.
[Kamera]
Die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung kann für eine Kamera verwendet werden.
41 stellt eine Digitalkamera 6240 dar, die ein Beispiel für eine Abbildungsvorrichtung ist. Die Digitalkamera 6240 beinhaltet ein Gehäuse 6241, einen Anzeigeabschnitt 6242, einen Bedienknopf 6243, einen Auslöser 6244 und dergleichen, und eine abnehmbare Linse 6246 ist an der Digitalkamera 6240 ausgestattet. Es sei angemerkt, dass die Linse 6246 der Digitalkamera 6240 hier zum Auswechseln von dem Gehäuse 6241 abnehmbar ist; jedoch kann die Linse 6246 auch in dem Gehäuse 6241 integriert sein. Die Digitalkamera 6240 kann auch derart konfiguriert sein, dass ein Stroboskop, ein Sucher oder dergleichen getrennt auf diese aufsteckbar ist.
Wenn die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung für die Digitalkamera 6240 verwendet wird, kann die Digitalkamera 6240 mit niedrigem Stromverbrauch erzielt werden. Der geringe Stromverbrauch ermöglicht eine Verringerung der Wärmeerzeugung von der Schaltung, wodurch der Einfluss der Wärmeerzeugung auf die Schaltung, die Peripherieschaltung und das Modul verringert werden kann.
Wenn femer die bei der vorstehendene Ausführungsform beschrieben Halbleitervorrichtung für die Digitalkamera 6240 verwendet wird, kann eine Digitalkamera 6240 mit einer künstlichen Intelligenz erzielt werden. Unter Nutzung der künstlichen Intelligenz kann die Digitalkamera 6240 eine Funktion zur automatischen Erkennung eines Objekts, wie z. B. eines Gesichts oder eines Gegenstandes, eine Funktion zur Anpassung des Fokus auf das Objekt, eine Funktion zur automatischen Auslösung eines Blitzes entsprechend der Umgebung, eine Funktoin zur Farbkorrektur eines abgebildeten Bildes und/oder dergleichen aufweisen.
[Videokamera]
Die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung kann für eine Videokamera verwendet werden.
41 stellt eine Videokamera 6300 dar, die ein Beispiel für eine Abbildungsvorrichtung ist. Die Videokamera 6300 beinhaltet ein erstes Gehäuse 6301, ein zweites Gehäuse 6302, einen Anzeigeabschnitt 6303, eine Bedientaste 6304, eine Linse 6305, einen Verbindungsabschnitt 6306 und dergleichen. Die Bedientasten 6304 und die Linse 6305 sind in dem ersten Gehäuse 6301 bereitgestellt, und der Anzeigeabschnitt 6303 ist in dem zweiten Gehäuse 6302 bereitgestellt. Des Weiteren sind das erste Gehäuse 6301 und das zweite Gehäuse 6302 durch das Gelenk 6306 miteinander verbunden, und der Winkel zwischen dem ersten Gehäuse 6301 und dem zweiten Gehäuse 6302 kann mit dem Gelenk 6306 geändert werden. Bilder, die auf dem Anzeigeabschnitt 6303 angezeigt werden, können entsprechend dem Winkel an dem Gelenk 6306 zwischen dem ersten Gehäuse 6301 und dem zweiten Gehäuse 6302 umgeschaltet werden.
Wenn ein mit der Videokamera 6300 abgebildetes Bild gespeichert wird, muss eine Codierung entsprechend dem Speicherformat der Daten durchgeführt werden. Unter Nutzung der künstlichen Intelligenz kann die Videokamera 6300 bei der Codierung eine Mustererkennung mithilfe der künstlichen Intelligenz ausführen. Diese Mustererkennung ermöglicht, dass differentielle Daten einer Person, eines Tiers, eines Gegenstandes oder dergleichen, welches in sequentiellen Daten der abgebildeten Bilder enthalten ist, berechnet werden, um eine Datenkompression durchzuführen.
[Erweitertes Gerät für PC]
Die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung kann für einen Rechner, wie z. B. einen Personal-Computer (PC), und ein erweitertes Gerät für ein Informationsendgerät verwendet werden.
42A stellt als Beispiel für dieses erweiterte Gerät ein tragbares erweitertes Gerät 6100 dar, in dem ein zur arithmetischen Verarbeitung fähiger Chip integriert ist und das auf der Außenseite eines PC ausgestattet wird. Wenn das erweiterte Gerät 6100 beispielsweise über einen Universal Serial Bus- (USB-) Anschluss an den PC angeschlossen wird, kann eine arithmetische Verarbeitung durch diesen Chip durchgeführt werden. Es sei angemerkt, dass 42A das tragbare erweiterte Gerät 6100 darstellt; jedoch ist ein erweitertes Gerät einer Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt, und beispielsweise kann auch ein relativ großes erweitertes Gerät mit einem Kühlventilator eingesetzt werden.
Das erweiterte Gerät 6100 beinhaltet ein Gehäuse 6101, eine Kappe 6102, einen USB-Stecker 6103 und ein Substrat 6104. Das Substrat 6104 ist in dem Gehäuse 6101 untergebracht. Auf dem Substrat 6104 ist eine Schaltung bereitgestellt, die die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung ansteuert. Das Substrat 6104 ist beispielsweise mit einem Chip 6105 (z. B. der bei der vorstehenden Ausführungsform beschriebenen Halbleitervorrichtung, dem elektronischen Bauelement 4700 oder einem Speicherchip) und einem Steuerungschip 6106 versehen. Der USB-Anschluss 6103 dient als Schnittstelle zur Verbindung mit einer externen Vorrichtung.
Wenn das erweiterte Gerät 6100 für einen PC oder dergleichen verwendet wird, kann die Rechenleistung dieses PC erhöht werden. Daher kann auch ein PC, dessen Verarbeitungskapazität unzureichend ist, beispielsweise eine Berechnung für eine künstliche Intelligenz oder für eine Verarbeitung eines Bewergtbildes ausführen.
[Rundfunksystem]
Die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung kann für ein Rundfunksystem verwendet werden.
42B zeigt eine schiematische Darstellung der Datenübertragung im Rundfunksystem. 42B stellt insbesondere einen Weg dar, über den eine Funkwelle (ein Rundfunksignal) von einer Rundfunkstation 5680 auf einen Fernsehempfänger (TV) 5600 in jedem Haushalt übertragen wird. Der TV 5600 umfasst ein Empfangsgerät (nicht dargestellt), und ein Rundfunksignal, das von der Antenne 5650 empfangen wird, wird über dieses Empfangsgerät auf den TV 5600 übertragen.
Obwohl 42B eine Ultrahochfrequenz- (UHF-) Antenne als Antenne 5650 darstellt, kann auch eine BS 110° CS-Antenne, eine CS-Antenne oder dergleichen als Antenne 5650 verwendet werden.
Bei einer Funkwelle 5675A und einer Funkwelle 5675B handelt es sich jeweils um ein Rundfunksignal für einen terrestrischen Rundfunk, und ein Funkturm 5670 empfängt und verstärkt die Funkwelle 5675A, um sie als Funkwelle 5675B zu senden. In jedem Haushalt kann man die terrestrische TV-Ausstrahlung auf dem TV 5600 sehen, indem die Antenne 5650 die Funkwelle 5675B empfängt. Es sei angemerkt, dass das Rundfunksystem nicht auf den in 42B dargestellten terrestrischen Rundfunk beschränkt ist und auch für einen Satellitenübertragung mittels eines Satelliten, eine Datenübertragung über ein optisches Netzwerk oder dergleichen verwendet werden kann.
Die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung kann für das vorstehend beschriebene Rundfunksystem verwendet werden, um ein Rundfunksystem mit einer künstlichen Intelligenz zu erhalten. Wenn Rundfunkdaten von einem Rundfunksender 5680 auf den TV 5600 in jedem Haushalt übertragen werden, werden die Rundfunkdaten mit einem Encoder komprimiert; wenn die Antenne 5650 diese Rundfunkdaten empfängt, werden diese Rundfunkdaten mit einem Decoder eines Empfangsgeräts, das in dem TV 5600 enthalten ist, dekomprimiert. Unter Nutzung der künstlichen Intelligenz kann beispielsweise bei einem Bewegungsausgleich bzw. einer Bewegungsvorhersage, der/die ein ein Kompressionsverfahren eines Encoders ist, ein Anzeigemuster, das in einem angezeigten Bild enthalten ist, erkannt werden. Es kann auch eine Intra-Frame-Vorhersage unter Nutzung der künstlichen Intelligenz oder dergleichen durchgeführt werden. Wenn beispielsweise Rundfunkdaten mit niedriger Auflösung empfangen werden und der TV 5600 mit hoher Auflösung diese Rundfunkdaten anzeigt werden soll, kann bei der Dekomprimierung der Rundfunkdaten mit dem Decoder eine Interpolationsverarbeitung eines Bildes, wie z. B. eine Upconversion, durchgeführt werden.
Das vorstehend beschriebene Rundfunksystem mit einer künstlichen Intelligenz ist zur Ultra High Definition-Fernseh- (UHDTV-: 4K-, 8K-) Sendung mit einer größeren Rundfunkdatenmenge geeignet.
Als Anwedung der künstlichen Intelligenz auf der Seite des TV 5600 kann beispielsweise ein Aufzeichnungsgerät mit einer künstlichen Intelligenz in dem TV 5600 bereitgestellt sein. Eine derartige Konfiguration ermöglicht, dass die künstliche Intelligenz dieses Aufzeichnungsgeräts Vorlieben eines Benutzers lernt, um ein Programm nach den Vorlieben des Benutzers automatisch aufzuzeichnen.
[Authentifizierungssystem]
Die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung kann für ein Authentifizierungssystem verwendet werden.
42C stellt ein Handflächenabdruck-Authentifizierungsgerät dar, das ein Gehäuse 6431, einen Anzeigeabschnitt 6432, einen Handflächenabdruck-leseabschnitt 6433 und eine Leitung 6434 beinhaltet.
In 42C nimmt ein Handflächenabdruck-Authentifizierungsgerät einen Handflächenabdruck einer Hand 6435 auf. Der aufgenommene Handflächenabdruck wird einer Mustererkennung unter Nutzung einer künstlichen Intelligenz unterzogen, wodurch beurteilt werden kann, ob dieser Handflächenabdruck der eingene ist. Somit kann ein System zur Hochsicherheitsauthentifizierung aufgebauat werden. Das Authentifizierungssystem einer Ausführungsform der vorliegenden Erfindung ist nicht auf das Handflächenabdruck-Authentifizierungsgerät beschränkt, und es kann sich auch um ein Gerät handeln, das biologische Informationen über einen Fingerabdruck, eine Vene, ein Gesicht, eine Regenbogenhaut, einen Stimmenausdruck, ein Gen, ein Körpertyp und/oder dergleichen aufnimmt, um eine biologische Authentifizierung auszuführen.
Es sei angemerkt, dass diese Ausführungsform mit einer der anderen in dieser Beschreibung erläuterten Ausführungsformen angemessen kombiniert werden kann.
Bezugszeichenliste

ALP: Array-Abschnitt,
ILD: Schaltung,
WLD: Schaltung,
XLD: Schaltung,
AFP: Schaltung,
MP: Schaltung,
MP[1,1]: Schaltung,
MP[m,1]: Schaltung,
MP[i,j]: Schaltung,
MP[1,n]: Schaltung,
MP[m,n]: Schaltung,
MC: Schaltung,
MCr: Schaltung,
HC: Halteabschnitt,
HCr: Halteabschnitt,
HCs: Halteabschnitt,
HCsr: Halteabschnitt,
ACTF[1]:: Schaltung,
ACTF[j]: Schaltung,
ACTF[n]: Schaltung,
TRF: Wandlerschaltung,
CMP: Comparator,
CMPa: Comparator,
CMPb: Comparator,
OP: Operationsverstärker,
OPa: Operationsverstärker,
OPb: Operationsverstärker,
INV1: Wechselrichterschaltung,
INV1r: Wechselrichterschaltung,
INV2: Wechselrichterschaltung,
INV2r: Wechselrichterschaltung,
INV3: Wechselrichterschaltung,
VinT: Anschluss,
VrefT: Anschluss,
VoutT: Anschluss,
IL: Leitung,
IL[1]: Leitung,
IL[j]: Leitung,
IL[n]: Leitung,
ILB: Leitung,
ILB[1]: Leitung,
ILB[j]: Leitung,
ILB[n]: Leitung,
OL: Leitung,
OL[1]: Leitung,
OL[j]: Leitung,
OL[n]: Leitung,
OLB: Leitung,
OLB[1]: Leitung,
OLB[j]: Leitung,
OLB[n]: Leitung,
IOL[1]: Leitung,
IOL[j]: Leitung,
IOL[n: Leitung,
IOLB[1]: Leitung,
IOLB[j]: Leitung,
IOLB[n]: Leitung,
WLS[1]: Leitung,
WLS[i]: Leitung,
WLS[m]: Leitung,
WL: Leitung,
WL[i]: Leitung,
W1L: Leitung,
W2L: Leitung,
W1L[i]: Leitung,
W2L[i]: Leitung,
XLS[1]: Leitung,
XLS[i]: Leitung,
XLS[m]: Leitung,
X1L: Leitung,
X2L: Leitung,
X1LB: Leitung,
X2LB: Leitung,
XL[i]: Leitung,
X1L[i]: Leitung,
X2L[i]: Leitung,
S1L: Leitung,
S2L: Leitung,
VrefL: Leitung,
Vref1L: Leitung,
Vref2L: Leitung,
VAL: Leitung,
VL: Leitung,
VLr: Leitung,
VLm: Leitung,
VLmr: Leitung,
VLs: Leitung,
VLsr: Leitung,
CVL: Leitung,
ina: Knoten,
inb: Knoten,
outa: Knoten,
outb: Knoten,
nd1: Knoten,
nd1r: Knoten,
nd1s: Knoten,
nd1sr: Knoten,
nd2: Knoten,
M1: Transistor,
M1r: Transistor,
M1s: Transistor,
M1sr: Transistor,
M2: Transistor,
M2r: Transistor,
M2m: Transistor,
M2mr: Transistor,
M2p: Transistor,
M2pr: Transistor,
M3: Transistor,
M3r: Transistor,
M4: Transistor,
M4r: Transistor,
M4p: Transistor,
M4pr: Transistor,
M5: Transistor,
M5r: Transistor,
M5s: Transistor,
M5sr: Transistor,
M6: Transistor,
M6r: Transistor,
M7: Transistor,
M7r: Transistor,
M8: Transistor,
M8r: Transistor,
MZ: Transistor,
S01a: Schalter,
S01b: Schalter,
S02a: Schalter,
S02b: Schalter,
S03: Schalter,
A3: Analogschalter,
A3r: Analogschalter,
A4: Analogschalter,
A4r: Analogschalter,
C1: Kondensator,
C1r: Kondensator,
C1s: Kondensator,
C1sr: Kondensator,
C2: Kondensator,
C2r: Kondensator,
C2s: Kondensator,
C2sr: Kondensator,
CE: Kondensator,
CEB: Kondensator,
CC: Kondensator,
RE: Widerstandselement,
REB: Widerstandselement,
DE: Diodenelement,
DEB: Diodenelement,
ADCa: Analog-Digital-Wandlerschaltung,
ADCb: Analog-Digital-Wandlerschaltung,
LC: Lastschaltung,
LCr: Lastschaltung,
VR: veränderliches Widerstandselement,
VC: Schaltung,
MR: MTJ-Element,
PCM: Phasenwechselspeicher,
BGI: Isolator,
FGI: Isolator,
BGE: Leiter,
FGE: Leiter,
PE: Leiter,
WE: Leiter,
N1(1): Neuron,
Np(1): Neuron,
N1(k-1): Neuron,
Ni(k-1): Neuron,
Nm(k-1): Neuron,
N1(k): Neuron,
Nj(k): Neuron,
Nn(k): Neuron,
N1(R): Neuron,
Nq(R): Neuron,
100: neuronales Netz,
110: Rechenschaltung,
120: Rechenschaltung,
130: Rechenschaltung,
300: Transistor,
311: Substrat,
313: Halbleiterbereich,
314a: niederohmiger Bereich,
314b: niederohmiger Bereich,
315: Isolator,
316: Leiter,
320: Isolator,
322: Isolator,
324: Isolator,
326: Isolator,
328: Leiter,
330: Leiter,
350: Isolator,
352: Isolator,
354: Isolator,
356: Leiter,
360: Isolator,
362: Isolator,
364: Isolator,
366: Leiter,
370: Isolator,
372: Isolator,
374: Isolator,
376: Leiter,
380: Isolator,
382: Isolator,
384: Isolator,
386: Leiter,
500: Transistor,
500A: Transistor,
500B: Transistor,
500C: Transistor,
500D: Transistor,
500E: Transistor,
503: Leiter,
503a: Leiter,
503b: Leiter,
505: Leiter,
510: Isolator,
511: Isolator,
512: Isolator,
514: Isolator,
516: Isolator,
518: Leiter,
520: Isolator,
522: Isolator,
524: Isolator,
530: Oxid,
530a: Oxid,
530b: Oxid,
530c: Oxid,
531: Bereich,
531b: Bereich,
540: Leiter,
540a: Leiter,
540b: Leiter,
542: Leiter,
542a: Leiter,
542b: Leiter,
543a: Bereich,
543b: Bereich,
544: Isolator,
545: Isolator,
546: Leiter,
546a: Leiter,
546b: Leiter,
547a: Leiter,
547b: Leiter,
548: Leiter,
550: Isolator,
552: Metalloxid,
560: Leiter,
560a: Leiter,
560b: Leiter,
570: Isolator,
571: Isolator,
573: Isolator,
574: Isolator,
575: Isolator,
576a: Isolator,
576b: Isolator,
580: Isolator,
581: Isolator,
582: Isolator,
586: Isolator,
600: Kondensator,
600A: Kondensator,
600B: Kondensator,
610: Leiter,
611: Leiter,
612: Leiter,
620: Leiter,
621: Leiter,
630: Isolator,
631: Isolator,
650: Isolator,
651: Isolator,
4700: elektronisches Bauelement,
4701: Anschlussdraht,
4702: gedruckte Leiterplatte,
4704: Leiterplatte,
4710: Halbleitervorrichtung,
4730: elektronisches Bauelement,
4731: Abstandshalter,
4732: Gehäusesubstrat,
4733: Elektrode,
4735: Halbleitervorrichtung,
4800: Halbleiterwafer,
4800a: Chip,
4801: Wafer,
4801a: Wafer,
4802: Schaltungsabschnitt,
4803: Abstand,
4803a: Abstand,
5200: tragbar Spielkonsole,
5201: Gehäuse,
5202: Anzeigeabschnitt,
5203: Knopf,
5300: Desktop-Informationsendgerät,
5301: Hauptteil,
5302: Display,
5303: Tastatur,
5500: Informationsendgerät,
5510: Gehäuse,
5511: Anzeigeabschnitt,
5600: TV,
5650: Antenne,
5670: Funkturm,
5675A: Funkwelle,
5675B: Funkwelle,
5680: Rundfunksender,
5700: Fahrzeug,
5800: elektrisch Gefrier-Kühlschrank,
5801: Gehäuse,
5802: Tür für einen Kühlschrank,
5803: Tür für einen Gefrierschrank,
5900: Informationsendgerät,
5901: Gehäuse,
5902: Anzeigeabschnitt,
5903: Bedienknopf,
5904: Bedienelement,
5905: Band,
6100: erweitertes Gerät,
6101: Gehäuse,
6102: Kappe,
6103: USB-Stecker,
6104: Substrat,
6105: Chip,
6106: Steuerungschip
6240: Digitalkamera,
6241: Gehäuse,
6242: Anzeigeabschnitt,
6243: Bedienknopf,
6244: Auslöser,
6246: Linse,
6300: Videokamera,
6301: erstes Gehäuse,
6302: zweites Gehäuse,
6303: Anzeigeabschnitt,
6304: Bedientaste,
6305: Linse,
6306: Verbindungsabschnitt,
6431: Gehäuse,
6432: Anzeigeabschnitt,
6433: Handflächenabdruck-leseabschnitt,
6434: Leitung,
6435: Hand,
7520: Hauptteil,
7522: Steuerung

ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Nicht-Patentliteratur

M. Kang etal., „IEEE Journal Of Solid-State Circuits“, 2018, Vol. 53, Nr. 2, S. 642-655 [0004]
J. Zhang etal., „IEEE Journal Of Solid-State Circuits“, 2017, Vol. 52, Nr. 4, S. 915-924 [0004]

Claims

Halbleitervorrichtung, die umfasst: eine erste Schaltung; und eine zweite Schaltung, wobei die erste Schaltung einen ersten Speicherknoten umfasst, die zweite Schaltung einen zweiten Speicherknoten umfasst, die erste Schaltung elektrisch mit einer ersten Eingangsleitung, einer zweiten Eingangsleitung, einer ersten Leitung und einer zweiten Leitung verbunden ist, die zweite Schaltung elektrisch mit der ersten Eingangsleitung, der zweiten Eingangsleitung, der ersten Leitung und der zweiten Leitung verbunden ist, die erste Schaltung eine Funktion zum Halten eines ersten Potentials, das ersten Daten entspricht, an dem ersten Speicherknoten aufweist, die zweite Schaltung eine Funktion zum Halten eines zweiten Potentials, das den ersten Daten entspricht, an dem zweiten Speicherknoten aufweist, die erste Schaltung aufweist: eine Funktion zum Ausgeben eines Stroms, der dem ersten Potential entspricht, an die erste Leitung, wenn ein hohes Potential und ein niedriges Potential in die erste Eingangsleitung bzw. die zweite Eingangsleitung eingegeben werden; eine Funktion zum Ausgeben des Stroms, der dem ersten Potential entspricht, an die zweite Leitung, wenn ein niedrig Potential und ein hohes Potential in die erste Eingangsleitung bzw. die zweite Eingangsleitung eingegeben werden; und eine Funktion zum Ausgeben des Stroms, der dem ersten Potential entspricht, weder an die erste Leitung noch an die zweite Leitung, wenn ein niedriges Potential sowohl in die erste Eingangsleitung als auch in die zweite Eingangsleitung eingegeben wird, und die zweite Schaltung aufweist: eine Funktion zum Ausgeben eines Stroms, der dem zweiten Potential entspricht, an die zweite Leitung, wenn ein hohes Potential und ein niedriges Potential in die erste Eingangsleitung bzw. die zweite Eingangsleitung eingegeben werden; eine Funktion zum Ausgeben des Stroms, der dem zweiten Potential entspricht, an die erste Leitung, wenn ein niedriges Potential und ein hohes Potential in die erste Eingangsleitung bzw. die zweite Eingangsleitung eingegeben werden; und eine Funktion zum Ausgeben des Stroms, der dem zweiten Potential entspricht, weder an die erste Leitung noch an die zweite Leitung, wenn ein niedriges Potential sowohl in die erste Eingangsleitung als auch in die zweite Eingangsleitung eingegeben wird.
Halbleitervorrichtung nach Anspruch 1, wobei die erste Schaltung erste bis vierte Transistoren und einen ersten Kondensator umfasst, die zweite Schaltung fünfte bis achte Transistoren und einen zweiten Kondensator umfasst, der erste Speicherknoten elektrisch mit einem ersten Anschluss des ersten Transistors, einem Gate des zweiten Transistors und einem ersten Anschluss des ersten Kondensators verbunden ist, ein erster Anschluss des zweiten Transistors elektrisch mit einem zweiten Anschluss des ersten Kondensators verbunden ist, ein zweiter Anschluss des zweiten Transistors elektrisch mit einem ersten Anschluss des dritten Transistors und einem ersten Anschluss des vierten Transistors verbunden ist, ein Gate des dritten Transistors elektrisch mit der ersten Eingangsleitung verbunden ist, ein Gate des vierten Transistors elektrisch mit der zweiten Eingangsleitung verbunden ist, ein zweiter Anschluss des dritten Transistors elektrisch mit der ersten Leitung verbunden ist, ein zweiter Anschluss des vierten Transistors elektrisch mit der zweiten Leitung verbunden ist, der zweite Speicherknoten elektrisch mit einem ersten Anschluss des fünften Transistors, einem Gate des sechsten Transistors und einem ersten Anschluss des zweiten Kondensators verbunden ist, ein erster Anschluss des sechsten Transistors elektrisch mit einem zweiten Anschluss des zweiten Kondensators verbunden ist, ein zweiter Anschluss des sechsten Transistors elektrisch mit einem ersten Anschluss des siebten Transistors und einem ersten Anschluss des achten Transistors verbunden ist, ein Gate des siebten Transistors elektrisch mit der ersten Eingangsleitung verbunden ist, ein Gate des achten Transistors elektrisch mit der zweiten Eingangsleitung verbunden ist, ein zweiter Anschluss des siebten Transistors elektrisch mit der zweiten Leitung verbunden ist, und ein zweiter Anschluss des achten Transistors elektrisch mit der ersten Leitung verbunden ist.
Halbleitervorrichtung nach Anspruch 1, wobei die erste Schaltung erste bis vierte Transistoren, einen neunten Transistor und einen ersten Kondensator umfasst, die zweite Schaltung fünfte bis achte Transistoren, einen zehnten Transistor und einen zweiten Kondensator umfasst, der erste Speicherknoten elektrisch mit einem ersten Anschluss des ersten Transistors, einem Gate des zweiten Transistors, einem Gate des neunten Transistors und einem ersten Anschluss des ersten Kondensators verbunden ist, ein zweiter Anschluss des ersten Kondensators elektrisch mit einem ersten Anschluss des zweiten Transistors und einem ersten Anschluss des neunten Transistors verbunden ist, ein zweiter Anschluss des zweiten Transistors elektrisch mit einem ersten Anschluss des dritten Transistors verbunden ist, ein zweiter Anschluss des neunten Transistors elektrisch mit einem ersten Anschluss des vierten Transistors verbunden ist, ein Gate des dritten Transistors elektrisch mit der ersten Eingangsleitung verbunden ist, ein Gate des vierten Transistors elektrisch mit der zweiten Eingangsleitung verbunden ist, ein zweiter Anschluss des dritten Transistors elektrisch mit der ersten Leitung verbunden ist, ein zweiter Anschluss des vierten Transistors elektrisch mit der zweiten Leitung verbunden ist, der zweite Speicherknoten elektrisch mit einem ersten Anschluss des fünften Transistors, einem Gate des sechsten Transistors, einem Gate des zehnten Transistors und einem ersten Anschluss des zweiten Kondensators verbunden ist, ein zweiter Anschluss des zweiten Kondensators elektrisch mit einem ersten Anschluss des sechsten Transistors und einem ersten Anschluss des zehnten Transistors verbunden ist, ein zweiter Anschluss des sechsten Transistors elektrisch mit einem ersten Anschluss des siebten Transistors verbunden ist, ein zweiter Anschluss des zehnten Transistors elektrisch mit einem ersten Anschluss des achten Transistors verbunden ist, ein Gate des siebten Transistors elektrisch mit der ersten Eingangsleitung verbunden ist, ein Gate des achten Transistors elektrisch mit der zweiten Eingangsleitung verbunden ist, ein zweiter Anschluss des siebten Transistors elektrisch mit der zweiten Leitung verbunden ist, und ein zweiter Anschluss des achten Transistors elektrisch mit der ersten Leitung verbunden ist.
Halbleitervorrichtung nach Anspruch 1, wobei die erste Schaltung erste bis vierte Transistoren, eine erste Logikschaltung und eine zweite Logikschaltung umfasst, die zweite Schaltung fünfte bis achte Transistoren, eine dritte Logikschaltung und eine vierte Logikschaltung umfasst, die ersten bis vierten Logikschaltungen jeweils eine Funktion zum Ausgeben eines invertierten Signals eines Signals, das in einen Eingangsanschluss eingegeben wird, aus einem Ausgangsanschluss aufweisen, der erste Speicherknoten elektrisch mit dem Eingangsanschluss der ersten Logikschaltung, dem Ausgangsanschluss der zweiten Logikschaltung, einem ersten Anschluss des ersten Transistors und einem Gate des zweiten Transistors verbunden ist, der Ausgangsanschluss der ersten Logikschaltung elektrisch mit dem Eingangsanschluss der zweiten Logikschaltung verbunden ist, ein zweiter Anschluss des zweiten Transistors elektrisch mit einem ersten Anschluss des dritten Transistors und einem ersten Anschluss des vierten Transistors verbunden ist, ein Gate des dritten Transistors elektrisch mit der ersten Eingangsleitung verbunden ist, ein Gate des vierten Transistors elektrisch mit der zweiten Eingangsleitung verbunden ist, ein zweiter Anschluss des dritten Transistors elektrisch mit der ersten Leitung verbunden ist, ein zweiter Anschluss des vierten Transistors elektrisch mit der zweiten Leitung verbunden ist, der zweite Speicherknoten elektrisch mit dem Eingangsanschluss der dritten Logikschaltung, dem Ausgangsanschluss der vierten Logikschaltung, einem ersten Anschluss des fünften Transistors und einem Gate des sechsten Transistors verbunden ist, der Ausgangsanschluss der dritten Logikschaltung elektrisch mit dem Eingangsanschluss der vierten Logikschaltung verbunden ist, ein zweiter Anschluss des sechsten Transistors elektrisch mit einem ersten Anschluss des siebten Transistors und einem ersten Anschluss des achten Transistors verbunden ist, ein Gate des siebten Transistors elektrisch mit der ersten Eingangsleitung verbunden ist, ein Gate des achten Transistors elektrisch mit der zweiten Eingangsleitung verbunden ist, ein zweiter Anschluss des siebten Transistors elektrisch mit der zweiten Leitung verbunden ist, und ein zweiter Anschluss des achten Transistors elektrisch mit der ersten Leitung verbunden ist.
Halbleitervorrichtung nach Anspruch 1, wobei die erste Schaltung erste bis vierte Transistoren, eine erste Logikschaltung und eine zweite Logikschaltung umfasst, die zweite Schaltung sechste bis achte Transistoren umfasst, die erste Logikschaltung und die zweite Logikschaltung jeweils eine Funktion zum Ausgeben eines invertierten Signals eines Signals, das in einen Eingangsanschluss eingegeben wird, aus einem Ausgangsanschluss aufweisen, der erste Speicherknoten elektrisch mit dem Eingangsanschluss der ersten Logikschaltung, dem Ausgangsanschluss der zweiten Logikschaltung, einem ersten Anschluss des ersten Transistors und einem Gate des zweiten Transistors verbunden ist, der Ausgangsanschluss der ersten Logikschaltung elektrisch mit dem Eingangsanschluss der zweiten Logikschaltung verbunden ist, ein zweiter Anschluss des zweiten Transistors elektrisch mit einem ersten Anschluss des dritten Transistors und einem ersten Anschluss des vierten Transistors verbunden ist, ein Gate des dritten Transistors elektrisch mit der ersten Eingangsleitung verbunden ist, ein Gate des vierten Transistors elektrisch mit der zweiten Eingangsleitung verbunden ist, ein zweiter Anschluss des dritten Transistors elektrisch mit der ersten Leitung verbunden ist, ein zweiter Anschluss des vierten Transistors elektrisch mit der zweiten Leitung verbunden ist, der zweite Speicherknoten elektrisch mit dem Eingangsanschluss der zweiten Logikschaltung, dem Ausgangsanschluss der ersten Logikschaltung und einem Gate des sechsten Transistors verbunden ist, ein zweiter Anschluss des sechsten Transistors elektrisch mit einem ersten Anschluss des siebten Transistors und einem ersten Anschluss des achten Transistors verbunden ist, ein Gate des siebten Transistors elektrisch mit der ersten Eingangsleitung verbunden ist, ein Gate des achten Transistors elektrisch mit der zweiten Eingangsleitung verbunden ist, ein zweiter Anschluss des siebten Transistors elektrisch mit der zweiten Leitung verbunden ist, und ein zweiter Anschluss des achten Transistors elektrisch mit der ersten Leitung verbunden ist.
Halbleitervorrichtung, die umfasst: eine erste Schaltung; und eine zweite Schaltung, wobei die erste Schaltung eine erste Lastschaltung umfasst, die zweite Schaltung eine zweite Lastschaltung umfasst, die erste Lastschaltung und die zweite Lastschaltung jeweils einen ersten Anschluss und einen zweiten Anschluss aufweisen, die erste Lastschaltung und die zweite Lastschaltung jeweils eine Funktion zum Verändern eines Widerstandswertes zwischen dem ersten Anschluss und dem zweiten Anschluss gemäß ersten Daten aufweisen, die erste Schaltung elektrisch mit einer ersten Eingangsleitung, einer zweiten Eingangsleitung, einer ersten Leitung und einer zweiten Leitung verbunden ist, die zweite Schaltung elektrisch mit der ersten Eingangsleitung, der zweiten Eingangsleitung, der ersten Leitung und der zweiten Leitung verbunden ist, die erste Schaltung aufweist: eine Funktion zum Ausgeben eines Stroms, der dem Widerstandswert der ersten Lastschaltung entspricht, an die erste Leitung, wenn ein hohes Potential und ein niedriges Potential in die erste Eingangsleitung bzw. die zweite Eingangsleitung eingegeben werden; eine Funktion zum Ausgeben des Stroms, der dem Widerstandswert der ersten Lastschaltung entspricht, an die zweite Leitung, wenn ein niedriges Potential und ein hohes Potential in die erste Eingangsleitung bzw. die zweite Eingangsleitung eingegeben werden; und eine Funktion zum Ausgeben des Stroms, der dem Widerstandswert der ersten Lastschaltung entspricht, weder an die erste Leitung noch an die zweite Leitung, wenn ein niedriges Potential sowohl in die erste Eingangsleitung als auch in die zweite Eingangsleitung eingegeben wird; und die zweite Schaltung aufweist: eine Funktion zum Ausgeben eines Stroms, der dem Widerstandswert der zweiten Lastschaltung entspricht, an die zweite Leitung, wenn ein hohes Potential und ein niedriges Potential in die erste Eingangsleitung bzw. die zweite Eingangsleitung eingegeben werden; eine Funktion zum Ausgeben des Stroms, der dem Widerstandswert der zweiten Lastschaltung entspricht, an die erste Leitung, wenn ein niedriges Potential und ein hohes Potential in die erste Eingangsleitung bzw. die zweite Eingangsleitung eingegeben werden; und eine Funktion zum Ausgeben des Stroms, der dem Widerstandswert der zweiten Lastschaltung entspricht, weder an die erste Leitung noch an die zweite Leitung, wenn ein niedriges Potential sowohl in die erste Eingangsleitung als auch in die zweite Eingangsleitung eingegeben wird.
Halbleitervorrichtung nach Anspruch 6, wobei die erste Schaltung einen dritten Transistor und einen vierten Transistor umfasst, die zweite Schaltung einen siebten Transistor und einen achten Transistor umfasst, der erste Anschluss der ersten Lastschaltung elektrisch mit einem ersten Anschluss des dritten Transistors und einem ersten Anschluss des vierten Transistors verbunden ist, ein Gate des dritten Transistors elektrisch mit der ersten Eingangsleitung verbunden ist, ein Gate des vierten Transistors elektrisch mit der zweiten Eingangsleitung verbunden ist, ein zweiter Anschluss des dritten Transistors elektrisch mit der ersten Leitung verbunden ist, ein zweiter Anschluss des vierten Transistors elektrisch mit der zweiten Leitung verbunden ist, der erste Anschluss der zweiten Lastschaltung elektrisch mit einem ersten Anschluss des siebten Transistors und einem ersten Anschluss des achten Transistors verbunden ist, ein Gate des siebten Transistors elektrisch mit der ersten Eingangsleitung verbunden ist, ein Gate des achten Transistors elektrisch mit der zweiten Eingangsleitung verbunden ist, ein zweiter Anschluss des siebten Transistors elektrisch mit der zweiten Leitung verbunden ist, und ein zweiter Anschluss des achten Transistors elektrisch mit der ersten Leitung verbunden ist.
Halbleitervorrichtung nach Anspruch 7, wobei die erste Schaltung einen ersten Transistor umfasst, die zweite Schaltung einen zweiten Transistor umfasst, ein erster Anschluss des ersten Transistors elektrisch mit dem ersten Anschluss der ersten Lastschaltung verbunden ist, und ein erster Anschluss des zweiten Transistors elektrisch mit dem ersten Anschluss der zweiten Lastschaltung verbunden ist.
Halbleitervorrichtung nach einem der Ansprüche 6 bis 8, wobei die erste Lastschaltung eines von einem veränderlichen Widerstandselement, einem MTJ-Element und einem Phasenwechselspeicher umfasst, und die zweite Lastschaltung eines von einem veränderlichen Widerstandselement, einem MTJ-Element und einem Phasenwechselspeicher umfasst.
Halbleitervorrichtung nach einem der Ansprüche 1 bis 9, die ferner eine dritte Schaltung und eine vierte Schaltung umfasst, wobei die dritte Schaltung eine Funktion zum Eingeben eines Potentials, das den zweiten Daten entspricht, sowohl in die erste Eingangsleitung als auch in die zweite Eingangsleitung aufweist, und die vierte Schaltung eine Funktion zum Vergleichen eines durch die erste Leitung fließenden Stroms mit einem durch die zweite Leitung fließenden Strom und Ausgeben eines Potentials, das einem Produkt der ersten Daten und der zweiten Daten entspricht, aus einem Ausgangsanschluss der vierten Schaltung aufweist.
Elektronisches Gerät, das die Halbleitervorrichtung nach einem der Ansprüche 1 bis 10 umfasst und eine Operation eines neuronalen Netzes mithilfe der Halbleitervorrichtung ausführt.