DE112018003263T5 - Speichervorrichtung - Google Patents

Speichervorrichtung Download PDF

Info

Publication number
DE112018003263T5
DE112018003263T5 DE112018003263.9T DE112018003263T DE112018003263T5 DE 112018003263 T5 DE112018003263 T5 DE 112018003263T5 DE 112018003263 T DE112018003263 T DE 112018003263T DE 112018003263 T5 DE112018003263 T5 DE 112018003263T5
Authority
DE
Germany
Prior art keywords
transistor
line
oxide semiconductor
drain
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112018003263.9T
Other languages
English (en)
Inventor
Tatsuya Onuki
Shuhei Nagatsuka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of DE112018003263T5 publication Critical patent/DE112018003263T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Eine Speichervorrichtung wird bereitgestellt, die mit hoher Geschwindigkeit arbeiten kann.
Die Speichervorrichtung beinhaltet eine erste Speicherzelle, eine zweite Speicherzelle, eine erste Bitleitung, eine zweite Bitleitung, einen ersten Schalter, einen zweiten Schalter und einen Leseverstärker. Der Leseverstärker beinhaltet einen ersten Knoten und einen zweiten Knoten. Die erste Speicherzelle ist über die erste Bitleitung und den ersten Schalter elektrisch mit dem ersten Knoten verbunden, und die zweite Speicherzelle ist über die zweite Bitleitung und den zweiten Schalter elektrisch mit dem zweiten Knoten verbunden. Der Leseverstärker verstärkt eine Potentialdifferenz zwischen dem ersten Knoten und dem zweiten Knoten. Die erste Speicherzelle und die zweite Speicherzelle beinhalten einen Transistor, der in einem Kanalbildungsbereich einen Oxidhalbleiter enthält.

Description

  • Technisches Gebiet
  • Eine Ausführungsform der vorliegenden Erfindung betrifft eine Speichervorrichtung, eine Halbleitervorrichtung oder elektronische Geräte, in denen diese verwendet werden.
  • Eine Ausführungsform der vorliegenden Erfindung betrifft einen Gegenstand, ein Verfahren oder ein Herstellungsverfahren. Eine Ausführungsform der vorliegenden Erfindung betrifft einen Prozess, eine Maschine, ein Erzeugnis oder eine Zusammensetzung.
  • Es sei angemerkt, dass in dieser Beschreibung und dergleichen eine Halbleitervorrichtung im Allgemeinen eine Vorrichtung bezeichnet, die unter Nutzung von Halbleitereigenschaften arbeiten kann. Eine Speichervorrichtung, eine Anzeigevorrichtung, eine Licht emittierende Vorrichtung, eine elektrooptische Vorrichtung, eine Energiespeichervorrichtung, eine Halbleiterschaltung und ein elektronisches Gerät beinhalten in einigen Fällen eine Halbleitervorrichtung.
  • Stand der Technik
  • In den letzten Jahren hat ein Transistor Aufmerksamkeit erregt, in dem ein Oxidhalbleiter oder ein Metalloxid in einem Bereich, in dem ein Kanal gebildet wird (nachstehend auch als Kanalbildungsbereich bezeichnet), verwendet wird (Oxide Semiconductor Transistor (Oxidhalbleitertransistor), nachstehend als OS-Transistor bezeichnet) (Patentdokument 1).
  • Im Patentdokument 2 wird ein Beispiel für die Anwendung eines OS-Transistors auf einen DRAM (Dynamic Random Access Memory) offenbart. Da ein OS-Transistor einen sehr niedrigen Leckstrom in einem Ausschaltzustand (Sperrstrom) aufweist, kann ein Speicher mit langen Intervallen zwischen Aktualisierungen und geringem Stromverbrauch hergestellt werden. Ein DRAM, in dem ein OS-Transistor verwendet wird, wird in einigen Fällen als DOSRAM (eingetragenes Warenzeichen) bezeichnet. DOSRAM ist eine Abkürzung für „dynamisches Oxidhalbleiter-RAM (dynamic oxide semiconductor RAM)“, das eine 1T1C- (einen Transistor und einen Kondensator enthaltende) Speicherzelle beinhaltet.
  • [Dokumente des Standes der Technik]
  • [Patentdokumente]
    • [Patentdokument 1] Japanische Patentoffenlegungsschrift Nr. 2007-123861
    • [Patentdokument 2] Japanische Patentoffenlegungsschrift Nr. 2017-28237
  • Zusammenfassung der Erfindung
  • Durch die Erfindung zu lösendes Problem
  • Eine Bitleitung einer Speichervorrichtung, die im Patentdokument 2 offenbart wird, ist mit einem Gate eines Transistors verbunden, der in einem Leseverstärker enthalten ist. Die Größe des Transistors, der in dem Leseverstärker verwendet wird, ist groß, um die Ungleichmäßigkeiten zu verringern, und daher ist auch Gate-Kapazität groß. Deshalb nimmt eine parasitäre Kapazität zu, die der Bitleitung hinzugefügt wird, wodurch eine Verringerung der Betriebsgeschwindigkeit oder eine Fehlfunktion der Speichervorrichtung verursacht wird.
  • Eine Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Speichervorrichtung bereitzustellen, die mit hoher Geschwindigkeit arbeiten kann. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine sehr zuverlässige Speichervorrichtung bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Speichervorrichtung mit geringem Stromverbrauch bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine neuartige Halbleitervorrichtung bereitzustellen.
  • Es sei angemerkt, dass die Aufgaben einer Ausführungsform der vorliegenden Erfindung nicht auf die vorstehenden Aufgaben beschränkt sind. Die vorstehend beschriebenen Aufgaben stehen dem Vorhandensein weiterer Aufgaben nicht im Wege. Bei den weiteren Aufgaben handelt es sich um diejenigen, die vorstehend nicht beschrieben worden sind und im Folgenden beschrieben werden. Für Fachleute werden die weiteren Aufgaben, die vorstehend nicht beschrieben worden sind, aus der Erläuterung der Beschreibung, der Zeichnungen und dergleichen ersichtlich, und sie können diese davon ableiten. Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung mindestens eine der vorstehend beschriebenen Aufgaben und der weiteren Aufgaben erfüllt. Eine Ausführungsform der vorliegenden Erfindung muss nicht notwendigerweise alle vorstehend beschriebenen Aufgaben und die weiteren Aufgaben erfüllen.
  • Mittel zur Lösung des Problems
  • Eine Ausführungsform der vorliegenden Erfindung ist eine Speichervorrichtung, die eine erste Speicherzelle, eine zweite Speicherzelle, eine erste Leitung, eine zweite Leitung, einen ersten Schalter, einen zweiten Schalter und einen Leseverstärker beinhaltet. Die erste Speicherzelle beinhaltet einen ersten Transistor und einen ersten Kondensator. Eine/einer von einer Source und einem Drain des ersten Transistors ist elektrisch mit der ersten Leitung verbunden, und die/der andere von der Source und dem Drain des ersten Transistors ist elektrisch mit dem ersten Kondensator verbunden. Die zweite Speicherzelle beinhaltet einen zweiten Transistor und einen zweiten Kondensator. Eine/einer von einer Source und einem Drain des zweiten Transistors ist elektrisch mit der zweiten Leitung verbunden, und die/der andere von der Source und dem Drain des zweiten Transistors ist elektrisch mit dem zweiten Kondensator verbunden. Der Leseverstärker beinhaltet einen ersten Knoten und einen zweiten Knoten. Die erste Leitung ist über den ersten Schalter elektrisch mit dem ersten Knoten verbunden. Die zweite Leitung ist über den zweiten Schalter elektrisch mit dem zweiten Knoten verbunden. Der Leseverstärker verstärkt eine Potentialdifferenz zwischen dem ersten Knoten und dem zweiten Knoten.
  • Bei der vorstehenden Ausführungsform können der erste Schalter und der zweite Schalter einen Transistor beinhalten.
  • Bei der vorstehenden Ausführungsform können der erste Schalter und der zweite Schalter von einem n-Kanal-Transistor gebildet werden, und der Leseverstärker kann von einer unipolaren Schaltung, bei der n-Kanal-Transistoren verwendet werden, gebildet werden.
  • Bei einer der vorstehenden Ausführungsformen können der erste Transistor und der zweite Transistor in einem Kanalbildungsbereich einen Oxidhalbleiter enthalten.
  • Bei einer der vorstehenden Ausführungsformen können die erste Speicherzelle und die zweite Speicherzelle in einer Schicht oberhalb des Leseverstärkers bereitgestellt werden.
  • Bei einer der vorstehenden Ausführungsformen können ein dritter Transistor, ein vierter Transistor, ein fünfter Transistor und ein sechster Transistor bereitgestellt werden. Eine/einer von einer Source und einem Drain des dritten Transistors kann elektrisch mit dem ersten Knoten verbunden sein, und die/der andere von der Source und dem Drain des dritten Transistors kann elektrisch mit einer/einem von einer Source und einem Drain des vierten Transistors verbunden sein. Ein Gate des dritten Transistors kann elektrisch mit der ersten Leitung verbunden sein. Eine/einer von einer Source und einem Drain des fünften Transistors kann elektrisch mit dem zweiten Knoten verbunden sein, und die/der andere von der Source und dem Drain des fünften Transistors kann elektrisch mit einer/einem von einer Source und einem Drain des sechsten Transistors verbunden sein. Ein Gate des fünften Transistors kann elektrisch mit der zweiten Leitung verbunden sein.
  • Bei der vorstehenden Ausführungsform kann die Speichervorrichtung eine Funktion aufweisen, den vierten Transistor und den sechsten Transistor einzuschalten, nachdem ein Potential der ersten Leitung auf ein Potential, das den in der ersten Speicherzelle gehaltenen Daten entspricht, eingestellt worden ist.
  • Bei der vorstehenden Ausführungsform kann die Speichervorrichtung eine Funktion aufweisen, ein Potential der ersten Leitung auf ein Potential, das den in der ersten Speicherzelle gehaltenen Daten entspricht, einzustellen, nachdem die erste Leitung und die zweite Leitung vorgeladen worden sind.
  • Eine weitere Ausführungsform der vorliegenden Erfindung ist eine Speichervorrichtung, die erste bis vierte Speicherzellen, erste bis vierte Leitungen, erste bis vierte Schalter und einen Leseverstärker beinhaltet. Die erste Speicherzelle beinhaltet einen ersten Transistor und einen ersten Kondensator. Eine/einer von einer Source und einem Drain des ersten Transistors ist elektrisch mit der ersten Leitung verbunden, und die/der andere von der Source und dem Drain des ersten Transistors ist elektrisch mit dem ersten Kondensator verbunden. Die zweite Speicherzelle beinhaltet einen zweiten Transistor und einen zweiten Kondensator. Eine/einer von einer Source und einem Drain des zweiten Transistors ist elektrisch mit der zweiten Leitung verbunden, und die/der andere von der Source und dem Drain des zweiten Transistors ist elektrisch mit dem zweiten Kondensator verbunden. Die dritte Speicherzelle beinhaltet einen dritten Transistor und einen dritten Kondensator. Eine/einer von einer Source und einem Drain des dritten Transistors ist elektrisch mit der dritten Leitung verbunden, und die/der andere von der Source und dem Drain des dritten Transistors ist elektrisch mit dem dritten Kondensator verbunden. Die vierte Speicherzelle beinhaltet einen vierten Transistor und einen vierten Kondensator. Eine/einer von einer Source und einem Drain des vierten Transistors ist elektrisch mit der vierten Leitung verbunden, und die/der andere von der Source und dem Drain des vierten Transistors ist elektrisch mit dem vierten Kondensator verbunden. Der Leseverstärker beinhaltet einen ersten Knoten und einen zweiten Knoten. Die erste Leitung ist über den ersten Schalter elektrisch mit dem ersten Knoten verbunden. Die zweite Leitung ist über den zweiten Schalter elektrisch mit dem zweiten Knoten verbunden. Die dritte Leitung ist über den dritten Schalter elektrisch mit dem ersten Knoten verbunden. Die vierte Leitung ist über den vierten Schalter elektrisch mit dem zweiten Knoten verbunden. Der Leseverstärker verstärkt eine Potentialdifferenz zwischen dem ersten Knoten und dem zweiten Knoten.
  • Bei der vorstehenden Ausführungsform können die ersten bis vierten Schalter jeweils einen Transistor beinhalten.
  • Bei der vorstehenden Ausführungsform können die ersten bis vierten Schalter von einem n-Kanal-Transistor gebildet werden, und der Leseverstärker kann von einer unipolaren Schaltung, bei der n-Kanal-Transistoren verwendet werden, gebildet werden.
  • Bei der vorstehenden Ausführungsform können die ersten bis vierten Transistoren in einem Kanalbildungsbereich einen Oxidhalbleiter enthalten.
  • Bei der vorstehenden Ausführungsform können die ersten bis vierten Speicherzellen in einer Schicht oberhalb des Leseverstärkers bereitgestellt werden.
  • Bei der vorstehenden Ausführungsform können ein fünfter Transistor, ein sechster Transistor, ein siebter Transistor, ein achter Transistor, ein neunter Transistor, ein zehnter Transistor, ein elfter Transistor und ein zwölfter Transistor bereitgestellt werden. Eine/einer von einer Source und einem Drain des fünften Transistors kann elektrisch mit dem ersten Knoten verbunden sein, und die/der andere von der Source und dem Drain des fünften Transistors kann elektrisch mit einer/einem von einer Source und einem Drain des sechsten Transistors verbunden sein. Ein Gate des fünften Transistors kann elektrisch mit der ersten Leitung verbunden sein. Eine/einer von einer Source und einem Drain des siebten Transistors kann elektrisch mit dem zweiten Knoten verbunden sein, und die/der andere von der Source und dem Drain des siebten Transistors kann elektrisch mit einer/einem von einer Source und einem Drain des achten Transistors verbunden sein. Ein Gate des siebten Transistors kann elektrisch mit der zweiten Leitung verbunden sein. Eine/einer von einer Source und einem Drain des neunten Transistors kann elektrisch mit dem ersten Knoten verbunden sein, und die/der andere von der Source und dem Drain des neunten Transistors kann elektrisch mit einer/einem von einer Source und einem Drain des zehnten Transistors verbunden sein. Ein Gate des neunten Transistors kann elektrisch mit der dritten Leitung verbunden sein. Eine/einer von einer Source und einem Drain des elften Transistors kann elektrisch mit dem zweiten Knoten verbunden sein, und die/der andere von der Source und dem Drain des elften Transistors kann elektrisch mit einer/einem von einer Source und einem Drain des zwölften Transistors verbunden sein. Ein Gate des elften Transistors kann elektrisch mit der vierten Leitung verbunden sein.
  • Bei der vorstehenden Ausführungsform kann die Speichervorrichtung eine Funktion aufweisen, den sechsten Transistor und den achten Transistor einzuschalten, nachdem ein Potential der ersten Leitung auf ein Potential, das den in der ersten Speicherzelle gehaltenen Daten entspricht, eingestellt worden ist.
  • Bei der vorstehenden Ausführungsform kann die Speichervorrichtung eine Funktion aufweisen, ein Potential der ersten Leitung auf ein Potential, das den in der ersten Speicherzelle gehaltenen Daten entspricht, einzustellen, nachdem die erste Leitung und die zweite Leitung vorgeladen worden sind.
  • Wirkung der Erfindung
  • Gemäß einer Ausführungsform der vorliegenden Erfindung kann eine Speichervorrichtung, die mit hoher Geschwindigkeit arbeiten kann, bereitgestellt werden. Gemäß einer Ausführungsform der vorliegenden Erfindung kann eine sehr zuverlässige Speichervorrichtung bereitgestellt werden. Gemäß einer Ausführungsform der vorliegenden Erfindung kann eine Speichervorrichtung mit geringem Stromverbrauch bereitgestellt werden. Gemäß einer Ausführungsform der vorliegenden Erfindung kann eine neuartige Halbleitervorrichtung bereitgestellt werden.
  • Es sei angemerkt, dass die Effekte einer Ausführungsform der vorliegenden Erfindung nicht auf die vorstehend beschriebenen Effekte beschränkt sind. Die vorstehend beschriebenen Effekte schließen das Vorhandensein weiterer Effekte nicht aus. Die weiteren Effekte sind diejenigen, die vorstehend nicht beschrieben worden sind und im Folgenden beschrieben werden. Für Fachleute werden die weiteren Effekte, die vorstehend nicht beschrieben worden sind, aus der Erläuterung der Beschreibung, der Zeichnungen und dergleichen ersichtlich, und sie können diese davon ableiten. Eine Ausführungsform der vorliegenden Erfindung soll mindestens eine der vorstehend beschriebenen Effekte und der weiteren Effekte aufweisen. Deshalb weist eine Ausführungsform der vorliegenden Erfindung in einigen Fällen nicht die vorstehend beschriebenen Effekte auf.
  • Figurenliste
    • [1] Ein Blockdiagramm, das ein Konfigurationsbeispiel für eine Speichervorrichtung darstellt.
    • [2] Ein Blockdiagramm, das ein Konfigurationsbeispiel für eine Zelle 10 darstellt, und ein Schaltplan, der ein Konfigurationsbeispiel für eine Speicherzelle darstellt, die die Zelle 10 beinhaltet.
    • [3] Ein Schaltplan, der ein Konfigurationsbeispiel für die Zelle 10 darstellt.
    • [4] Ein Zeitdiagramm, das ein Betriebsbeispiel für die Zelle 10 darstellt.
    • [5] Ein Zeitdiagramm, das ein Betriebsbeispiel für die Zelle 10 darstellt.
    • [6] Ein Schaltplan, der ein Konfigurationsbeispiel für die Zelle 10 darstellt.
    • [7] Ein Schaltplan, der ein Strukturbeispiel für Transistoren M1 darstellt.
    • [8] Ein Schaltplan, der ein Konfigurationsbeispiel für die Zelle 10 darstellt.
    • [9] Ein Schaltplan, der ein Konfigurationsbeispiel für ein Zellenarray 110 darstellt.
    • [10] Ein Schaltplan, der ein Konfigurationsbeispiel für das Zellenarray 110 darstellt.
    • [11] Ein Schaltplan, der ein Konfigurationsbeispiel für die Zelle 10 darstellt.
    • [12] Ein Schaltplan, der ein Konfigurationsbeispiel für die Zelle 10 darstellt.
    • [13] Ein Zeitdiagramm, das ein Betriebsbeispiel für die Zelle 10 darstellt.
    • [14] Ein Zeitdiagramm, das ein Betriebsbeispiel für die Zelle 10 darstellt.
    • [15] Ein Zeitdiagramm, das ein Betriebsbeispiel für die Zelle 10 darstellt.
    • [16] Ein Zeitdiagramm, das ein Betriebsbeispiel für die Zelle 10 darstellt.
    • [17] Ein Blockdiagramm, das ein Konfigurationsbeispiel für einen Stromversorgungssteuerabschnitt darstellt.
    • [18] Eine Draufsicht und eine Querschnittsansicht, die ein Strukturbeispiel für einen Transistor darstellen.
    • [19] Querschnittsansichten, die Strukturbeispiele für einen Transistor darstellen.
    • [20] Eine Querschnittsansicht, die ein Strukturbeispiel für einen Transistor darstellt.
    • [21] Schematische Ansichten, die jeweils ein Beispiel für ein elektronisches Bauelement darstellen.
    • [22] Schematische Ansichten, die jeweils ein Beispiel für ein elektronisches Gerät darstellen.
    • [23] Eine schematische Ansicht, die ein Beispiel für ein elektronisches Gerät darstellt.
    • [24] Ein Funktionsblockdiagramm, das ein Strukturbeispiel für einen GPU darstellt.
  • Ausführungsformen zur Ausführung der Erfindung
  • Nachstehend werden Ausführungsformen anhand von Zeichnungen beschrieben. Jedoch können die Ausführungsformen in vielen verschiedenen Modi implementiert werden, und es ist für Fachleute leicht verständlich, dass Modi und Details davon auf verschiedene Weise verändert werden können, ohne dabei vom Gedanken und Schutzbereich abzuweichen. Deshalb sollte die vorliegende Erfindung nicht als auf die nachfolgende Beschreibung der Ausführungsformen beschränkt angesehen werden.
  • In den Zeichnungen ist außerdem die Größe, die Dicke einer Schicht oder der Bereich in einigen Fällen der Klarheit halber übertrieben dargestellt. Deshalb sind sie nicht notwendigerweise auf das Größenverhältnis beschränkt. Es sei angemerkt, dass die Zeichnungen ideale Beispiele schematisch zeigen und dass es keine Beschränkung auf Formen oder Werte gibt, welche in den Zeichnungen gezeigt sind.
  • In dieser Beschreibung können ferner beliebige der nachfolgend beschriebenen Ausführungsformen nach Bedarf kombiniert werden. Zudem können in dem Fall, in dem mehrere Strukturbeispiele bei einer Ausführungsform beschrieben werden, einige der Strukturbeispiele nach Bedarf kombiniert werden.
  • Es sei angemerkt, dass in dieser Beschreibung ein hohes Stromversorgungspotential und ein niedriges Stromversorgungspotential mitunter als H-Pegel (oder VDD ) bzw. L-Pegel (oder GND) bezeichnet werden.
  • In dem Fall, in dem in dieser Beschreibung eine Arrayklammer weggelassen wird, ist ein beliebiges Element in dem Array gemeint. Beispielsweise meint „Speicherzelle 2a“ eine beliebige Speicherzelle von den Speicherzellen 2a[0] bis [3].
  • (Ausführungsform 1)
  • Bei dieser Ausführungsform wird eine Speichervorrichtung beschrieben, bei der ein OS-Transistor, der eine Ausführungsform der vorliegenden Erfindung ist, verwendet wird.
  • <Speichervorrichtung 100>
  • 1 ist ein Blockdiagramm, das ein Konfigurationsbeispiel für eine Speichervorrichtung darstellt. Eine Speichervorrichtung 100, die in 1 dargestellt ist, beinhaltet ein Zellenarray 110, eine Peripherieschaltung 111, eine Steuerschaltung 112, eine Potentialerzeugungsschaltung 127 und Stromschalter (PSW) 141 und 142.
  • Bei der Speichervorrichtung 100 kann je nach Bedarf darüber entschieden werden, die einzelnen Schaltungen, Signale und Potentiale zu verwenden oder nicht. Alternativ kann eine weitere Schaltung oder ein weiteres Signal ferner verwendet werden. Signale BW, CE, GW, CLK, WAKE, ADDR, WDA, PON1 und PON2 sind von außen eingegebene Signale, und ein Signal RDA ist ein nach außen ausgegebenes Signal. Das Signal CLK ist ein Taktsignal. Das Signal CE, das Signal GW und das Signal BW sind Steuersignale. Das Signal CE ist ein Chip-Freigabesignal. Das Signal GW ist ein Global-Schreiben-Freigabesignal. Das Signal BW ist ein Byte-Schreiben-Freigabesignal. Das Signal ADDR ist ein Adressensignal. Bei dem Signal WDA handelt es sich um Schreibdaten, und bei dem Signal RDA handelt es sich um Lesedaten. Die Signale PON1 und PON2 sind Signale zum Steuern von Power-Gating. Es sei angemerkt, dass die Signale PON1 und PON2 auch durch die Steuerschaltung 112 erzeugt werden können.
  • Die Steuerschaltung 112 ist eine Logikschaltung, die eine Funktion zum Steuern des gesamten Betriebs der Speicherschaltung 100 aufweist. Beispielsweise führt die Steuerschaltung eine logische Verarbeitung des Signals CE, des Signals GW und des Signals BW durch, um einen Betriebsmodus der Speichervorrichtung 100 (z. B. Schreibvorgang oder Lesevorgang) zu bestimmen. Alternativ erzeugt die Steuerschaltung 112 ein Steuersignal für die Peripherieschaltung 111, damit der Betriebsmodus ausgeführt wird.
  • Das Zellenarray 110 beinhaltet eine Vielzahl von Zellen 10. Die Vielzahl von Zellen 10 ist in einer Matrix angeordnet.
  • Die Potentialerzeugungsschaltung 127 weist eine Funktion zum Erzeugen eines negativen Potentials (VBG ) auf. VBG wird an ein Rückgate eines OS-Transistors angelegt, der in der nachstehend beschriebenen Zelle 10 verwendet wird. Das Signal WAKE weist eine Funktion zum Steuern einer Eingabe des Signals CLK in die Potentialerzeugungsschaltung 127 auf. Wenn beispielsweise als Signal WAKE ein Signal auf einem H-Pegel angelegt wird, wird das Signal CLK in die Potentialerzeugungsschaltung 127 eingegeben, wodurch die Potentialerzeugungsschaltung 127 VBG erzeugt.
  • Die Peripherieschaltung 111 ist eine Schaltung, die eine Funktion zum Schreiben und Lesen von Daten in das/aus dem Zellenarray 110 aufweist. Die Peripherieschaltung 111 beinhaltet einen Zeilendecoder 121, einen Spaltendecoder 122, einen Zeilentreiber 123, einen Spaltentreiber 124, eine Eingangsschaltung 125 und eine Ausgangsschaltung 126.
  • Der Zeilendecoder 121 und der Spaltendecoder 122 weisen eine Funktion zum Decodieren des Signals ADDR auf. Der Zeilendecoder 121 ist eine Schaltung zum Bestimmen einer Zeile, auf die zugegriffen werden soll. Der Spaltendecoder 122 ist eine Schaltung zum Bestimmen einer Spalte, auf die zugegriffen werden soll. Der Zeilentreiber 123 weist eine Funktion zum Auswählen einer Wortleitung auf, die mit der Zelle 10 in der vom Zeilendecoder 121 bestimmten Zeile verbunden ist. Der Spaltentreiber 124 weist eine Funktion zum Schreiben von Daten in das Zellenarray 110, eine Funktion zum Lesen von Daten aus dem Zellenarray 110, eine Funktion zum Halten von gelesenen Daten und dergleichen auf.
  • Die Eingangsschaltung 125 weist eine Funktion zum Halten des Signals WDA auf. Von der Eingangsschaltung 125 gehaltene Daten werden an den Spaltentreiber 124 ausgegeben. Ausgangsdaten der Eingangsschaltung 125 sind Daten, die in das Zellenarray 110 geschrieben werden. Daten, die der Spaltentreiber 124 aus dem Zellenarray 110 gelesen hat (Dout), werden an die Ausgangsschaltung 126 ausgegeben. Die Ausgangsschaltung 126 weist eine Funktion zum Halten von Dout auf. Die Ausgangsschaltung 126 gibt die gehaltenen Daten an ein Element außerhalb der Speichervorrichtung 100 aus. Bei ausgegebenen Daten handelt es sich um das Signal RDA.
  • PSW 141 weist eine Funktion zum Steuern der Zufuhr von VDD zu einer Schaltung außer dem Zellenarray 110 (Peripherieschaltung 115) auf. PSW 142 weist eine Funktion zum Steuern der Zufuhr von VHM zu dem Zeilentreiber 123 auf. Hier ist ein hohes Stromversorgungspotential der Speichervorrichtung 100 VDD , und ein niedriges Stromversorgungspotential ist GND (Erdpotential). VHM ist ein hohes Stromversorgungspotential (höher als VDD ) zum Einstellen einer Wortleitung auf einen H-Pegel. Das Ein-/Ausschalten des PSW 141 wird durch das Signal PON1 gesteuert, und das Ein-/Ausschalten des PSW 142 wird durch das Signal PON2 gesteuert. Obwohl die Anzahl von Stromdomänen, denen VDD zugeführt wird, bei der Peripherieschaltung 115 in 1 eins ist, kann sie zwei oder mehr sein. In diesem Fall kann ein Stromschalter für jede Stromdomäne bereitgestellt werden.
  • <Konfigurationsbeispiel für Zelle 10>
  • 2(A) ist ein Blockdiagramm, das ein Konfigurationsbeispiel für die Zelle 10 darstellt. Die Zelle 10 beinhaltet ein Speicherzellenarray 1a, ein Speicherzellenarray 1b, ein Speicherzellenarray 1c, ein Speicherzellenarray 1d und eine Schaltung 20.
  • Das Speicherzellenarray 1a beinhaltet Speicherzellen 2a[0] bis [3], das Speicherzellenarray 1b beinhaltet Speicherzellen 2b[0] bis [3], das Speicherzellenarray 1c beinhaltet Speicherzellen 2c[0] bis [3], und das Speicherzellenarray 1d beinhaltet Speicherzellen 2d[0] bis [3]. Es sei angemerkt, dass in dieser Beschreibung die Speicherzellen 2a bis 2d einfach als Speicherzellen bezeichnet werden können.
  • Die Speicherzellen 2a[0] bis [3] sind jeweils über Leitungen Wa[0] bis [3] elektrisch mit dem Zeilentreiber 123 in 1 verbunden, die Speicherzellen 2b[0] bis [3] sind jeweils über Leitungen Wb[0] bis [3] elektrisch mit dem Zeilentreiber 123 in 1 verbunden, die Speicherzellen 2c[0] bis [3] sind jeweils über Leitungen Wc[0] bis [3] elektrisch mit dem Zeilentreiber 123 in 1 verbunden, und die Speicherzellen 2d[0] bis[3] sind jeweils über Leitungen Wd[0] bis [3] elektrisch mit dem Zeilentreiber 123 in 1 verbunden.
  • Die Speicherzellen 2a[0] bis [3] sind über eine Leitung LBa elektrisch mit der Schaltung 20 verbunden, die Speicherzellen 2b[0] bis [3] sind über eine Leitung LBb elektrisch mit der Schaltung 20 verbunden, die Speicherzellen 2c[0] bis [3] sind über eine Leitung LBc elektrisch mit der Schaltung 20 verbunden, und die Speicherzellen 2d[0] bis[3] sind über eine Leitung LBd elektrisch mit der Schaltung 20 verbunden. Die Schaltung 20 ist über eine Leitung GB und eine Leitung GBB elektrisch mit dem Spaltentreiber 124 in 1 verbunden.
  • Es sei angemerkt, dass in einigen Fällen die Leitungen Wa, die Leitungen Wb, die Leitungen Wc und die Leitungen Wd als Wortleitungen bezeichnet werden. Es sei angemerkt, dass in einigen Fällen die Leitungen LBa bis LBd sowie die Leitungen GB und GBB als Bitleitung bezeichnet werden. Des Weiteren werden in einigen Fällen die Leitungen LBa bis LBd als lokale Bitleitungen und die Leitungen GB und GBB als globale Bitleitungen bezeichnet, um die Funktionen der Bitleitungen zu unterscheiden. Die Leitungen GB und GBB sind ein Bitleitungspaar zum Übertragen von Komplementärdaten. In die Leitung GBB werden Daten eingegeben, deren Logik von derjenigen der Leitung GB umgekehrt ist.
  • Der Zeilentreiber 123 weist eine Funktion zum Auswählen einer Speicherzelle auf, aus der (oder in die) über eine Wortleitung Daten gelesen (oder Daten geschrieben) werden. Der Spaltentreiber 124 weist eine Funktion zum Schreiben von Daten in die von dem Zeilentreiber 123 ausgewählte Speicherzelle (oder zum Lesen von Daten aus der Speicherzelle) über die globale Bitleitung und die lokale Bitleitung auf.
  • Die Schaltung 20 weist eine Funktion auf, die globale Bitleitung elektrisch mit der lokalen Bitleitung zu verbinden. Außerdem beinhaltet die Schaltung 20 einen Leseverstärker und weist eine Funktion auf, ein Potential der lokalen Bitleitung zu verstärken und das verstärkte Potential auf die globale Bitleitung zu übertragen.
  • In 2(B) wird ein Schaltungskonfigurationsbeispiel für eine Speicherzelle in der Zelle 10 dargestellt.
  • Die Speicherzelle 2a[0], die in 2(B) dargestellt ist, beinhaltet einen Transistor M1 und einen Kondensator C1. Der Transistor M1 beinhaltet ein erstes Gate und ein zweites Gate. Es sei angemerkt, dass in dieser Beschreibung in einigen Fällen das erste Gate und das zweite Gate als Frontgate bzw. Rückgate bezeichnet werden.
  • Das Frontgate des Transistors M1 ist elektrisch mit der Leitung Wa[0] verbunden, eine/einer von einer Source und einem Drain des Transistors M1 ist elektrisch mit der Leitung LBa verbunden, und die/der andere von der Source und dem Drain des Transistors M1 ist elektrisch mit dem Kondensator C1 verbunden.
  • Ein erster Anschluss des Kondensators C1 ist elektrisch mit der/dem anderen von der Source und dem Drain des Transistors M1 verbunden, und ein zweiter Anschluss ist elektrisch mit der Leitung verbunden, die GND zuführt.
  • Die Speicherzelle 2a[0] kann Daten, die von der Leitung LBa zugeführt werden, in den Kondensator C1 schreiben, indem der Transistor M1 eingeschaltet wird. Außerdem kann sie Daten halten, die in den Kondensator C1 geschrieben werden, indem der Transistor M1 ausgeschaltet wird.
  • Das Frontgate und das Rückgate des Transistors M1 umfassen vorzugsweise einen Bereich, in dem sie sich miteinander überlappen, wobei eine Halbleiterschicht dazwischen liegt.
  • Das Rückgate des Transistors M1 ist elektrisch mit einer Leitung BGL verbunden. Der Leitung BGL wird das Potential VSG zugeführt. Die Schwellenspannung des Transistors M1 kann durch das Potential VBG , das an das Rückgate angelegt wird, gesteuert werden, wodurch verhindert werden kann, dass der Transistor M1 selbstleitend wird.
  • Für den Transistor M1 wird vorzugsweise ein Transistor mit sehr niedrigem Sperrstrom verwendet. Indem ein Transistor mit sehr niedrigem Sperrstrom verwendet wird, kann die Speicherzelle 2a[0] Daten, die in den Kondensator C1 geschrieben werden, lange Zeit halten. Ein sehr niedriger Sperrstrom meint beispielsweise, dass ein Sperrstrom pro Mikrometer einer Kanalbreite niedriger als oder gleich 100 zA (Zeptoampere) ist. Da der Sperrstrom vorzugsweise so niedrig wie möglichst ist, ist der normalisierte Sperrstrom bevorzugt niedriger als oder gleich 10 zA/µm oder niedriger als oder gleich 1 zA/µm, bevorzugter niedriger als oder gleich 10 yA (Yoktoampere)/µm. Es sei angemerkt, dass 1 zA gleich 1 × 10-21 A ist und 1 yA gleich 1 × 10-24 A ist.
  • Als Transistor mit sehr niedrigem Sperrstrom kann ein OS-Transistor angegeben werden. Es sei angemerkt, dass der OS-Transistor bei der nachstehenden Ausführungsform 4 detailliert beschrieben wird.
  • Wenn der Transistor M1 ein OS-Transistor ist, kann die Häufigkeit der Aktualisierung von Daten der Speicherzelle 2a[0] verringert werden. Folglich kann der Stromverbrauch der Speichervorrichtung 100 verringert werden.
  • Des Weiteren weist der OS-Transistor eine geringe Temperaturabhängigkeit der Sperrstromeigenschaften auf. Deshalb kann ein normalisierter Sperrstrom des OS-Transistors auch bei hoher Temperatur (z. B. 100 °C oder höher) niedriger als oder gleich 100 zA sein. Dementsprechend kann die Speicherzelle 2a[0] Daten ohne Verluste auch in einer Umgebung mit hoher Temperatur halten, indem ein OS-Transistor für den Transistor M1 verwendet wird. Folglich kann eine Speichervorrichtung 100 erhalten werden, die auch in einer Umgebung mit hoher Temperatur sehr zuverlässig ist.
  • Die Schaltung, die in 2(B) dargestellt ist, kann in ähnlicher Weise auch für die anderen Speicherzellen, die in 2(A) dargestellt sind (die Speicherzellen 2a[1] bis [3], die Speicherzellen 2b[0] bis [3], die Speicherzellen 2c[0] bis [3] und die Speicherzellen 2d[0] bis [3]), verwendet werden. Folglich kann der Stromverbrauch der Speichervorrichtung 100 verringert werden. Außerdem kann die Betriebsgeschwindigkeit der Speichervorrichtung 100 erhöht werden. Des Weiteren kann die Speichervorrichtung 100, die auch in einer Umgebung mit hoher Temperatur sehr zuverlässig ist, erhalten werden.
  • Es sei angemerkt, dass die Zelle 10, die in 2(A) dargestellt ist, 16 Speicherzellen (4 × 4) beinhaltet; jedoch ist die Anzahl der Speicherzellen nicht darauf beschränkt. Die Anzahl der Speicherzellen, die die Zelle 10 beinhaltet, kann beliebig eingestellt werden. Insbesondere wird die Anzahl der vorstehenden Speicherzellen vorzugsweise auf ein Vielfaches von 8 eingestellt. Indem die Anzahl der Speicherzellen auf ein Vielfaches von 8 eingestellt wird, kann die Zelle 10 Daten in Einheiten, wie z. B. 1 Byte (8 Bit), 1 Wort (32 Bit) oder ein Halbwort (16 Bit), verarbeiten.
  • Beispielsweise können in dem Fall, in dem die Zelle 10 Daten mit einer Größe von 1 Byte verarbeitet, die Speicherzellenarrays 1a bis 1d jeweils zwei Speicher beinhalten (2 × 4 = 8).
  • Beispielsweise können in dem Fall, in dem die Zelle 10 Daten mit einer Größe von 1 Wort verarbeitet, die Speicherzellenarrays 1a bis 1d jeweils acht Speicher beinhalten (8 × 4 = 32).
  • Die Geschwindigkeit beim Schreiben von Daten in die Speicherzelle wird in Abhängigkeit von der Stromtreiberfähigkeit des Transistors M1 und der Kapazität des Kondensators C1 bestimmt. In dem Fall, in dem ein OS-Transistor für den Transistor M1 verwendet wird, ist die Stromtreiberfähigkeit des Transistors M1 niedriger als in dem Fall, in dem ein Transistor verwendet wird, bei dem Si (einkristallines Si oder dergleichen) für den Kanalbildungsbereich verwendet wird (nachstehend als Si-Transistor bezeichnet). Jedoch kann, da die Kapazität des Kondensators C1 durch die Verwendung eines OS-Transistors verringert werden kann, die Speicherzelle, in der ein OS-Transistor verwendet wird, Daten mit höherer Geschwindigkeit schreiben als die Speicherzelle, in der ein Si-Transistor verwendet wird.
  • 3 ist ein Schaltplan, der ein ausführlicheres Konfigurationsbeispiel für die Zelle 10 darstellt. In 3 beinhaltet die Schaltung 20 Schalter 3a bis 3d, Schalter 4a bis 4d, Transistoren 5a bis 5d, Transistoren 6a bis 6d, einen Transistor 21, einen Transistor 22, einen Transistor 23, einen Transistor 24, einen Transistor 25, einen Transistor 26 und einen Leseverstärker 30.
  • Der Leseverstärker 30 beinhaltet einen Inverter 31 und einen Inverter 32. Die Eingangsanschlüsse dieser zwei Inverter sind elektrisch mit dem Ausgangsanschluss des jeweils anderen Inverters verbunden, und der Inverter 31 und der Inverter 32 bilden eine Latch-Schaltung. Der Ausgangsanschluss des Inverters 31 (der Eingangsanschluss des Inverters 32) wird als Knoten N1 bezeichnet, und der Ausgangsanschluss des Inverters 32 (der Eingangsanschluss des Inverters 31) wird als Knoten N2 bezeichnet. Der Leseverstärker 30 weist eine Funktion zum Verstärken und Halten der Potentialdifferenz zwischen dem Knoten N1 und dem Knoten N2 auf.
  • Der Transistor 25 und der Transistor 26 führen dem Leseverstärker 30 Strom zu. In das Gate des Transistors 25 wird ein Signal SAP eingegeben, und in das Gate des Transistors 26 wird ein Signal SAN eingegeben. Der Betrieb des Leseverstärkers 30 wird gestoppt, indem die Transistoren 25 und 26 ausgeschaltet werden, und der Betrieb des Leseverstärkers 30 wird gestartet, indem die Transistoren 25 und 26 eingeschaltet werden.
  • Der Schalter 3a führt im Einschaltzustand der Leitung LBa ein Potential VPRE zu, und die Zufuhr wird im Ausschaltzustand gestoppt. Der Schalter 3b führt im Einschaltzustand der Leitung LBb ein Potential VPRE zu, und die Zufuhr wird im Ausschaltzustand gestoppt. Der Schalter 3c führt im Einschaltzustand der Leitung LBc ein Potential VPRE zu, und die Zufuhr wird im Ausschaltzustand gestoppt. Der Schalter 3d führt im Einschaltzustand der Leitung LBd ein Potential VPRE zu, und die Zufuhr wird im Ausschaltzustand gestoppt.
  • Der Schalter 4a weist eine Funktion zum Steuern der elektrischen Verbindung zwischen der Leitung LBa und dem Knoten N1 auf. Der Schalter 4b weist eine Funktion zum Steuern der elektrischen Verbindung zwischen der Leitung LBb und dem Knoten N2 auf. Der Schalter 4c weist eine Funktion zum Steuern der elektrischen Verbindung zwischen der Leitung LBc und dem Knoten N1 auf. Der Schalter 4d weist eine Funktion zum Steuern der elektrischen Verbindung zwischen der Leitung LBd und dem Knoten N2 auf.
  • Für die Schalter 3a bis 3d und die Schalter 4a bis 4d wird vorzugsweise ein Transistor verwendet. Insbesondere wird vorzugsweise ein Schalter verwendet, bei dem ein n-Kanal-Transistor und ein p-Kanal-Transistor parallel geschaltet sind.
  • Der Source des Transistors 5a wird ein hohes Stromversorgungspotential (VDD ) zugeführt, und der Drain des Transistors 5a ist elektrisch mit einer/einem von einer Source und einem Drain des Transistors 6a verbunden. Das Signal PSE1 wird in ein Gate des Transistors 5a eingegeben. Ein Gate des Transistors 6a ist elektrisch mit der Leitung LBa verbunden, und die/der andere von der Source und dem Drain des Transistors 6a ist elektrisch mit dem Knoten N1 verbunden.
  • Der Source des Transistors 5b wird VDD zugeführt, und der Drain des Transistors 5b ist elektrisch mit einer/einem von einer Source und einem Drain des Transistors 6b verbunden. Das Signal PSE1 wird in ein Gate des Transistors 5b eingegeben. Ein Gate des Transistors 6b ist elektrisch mit der Leitung LBb verbunden, und die/der andere von der Source und dem Drain des Transistors 6b ist elektrisch mit dem Knoten N2 verbunden.
  • Der Source des Transistors 5c wird VDD zugeführt, und der Drain des Transistors 5c ist elektrisch mit einer/einem von einer Source und einem Drain des Transistors 6c verbunden. Das Signal PSE2 wird in ein Gate des Transistors 5c eingegeben. Ein Gate des Transistors 6c ist elektrisch mit der Leitung LBc verbunden, und die/der andere von der Source und dem Drain des Transistors 6c ist elektrisch mit dem Knoten N1 verbunden.
  • Der Source des Transistors 5d wird VDD zugeführt, und der Drain des Transistors 5d ist elektrisch mit einer/einem von einer Source und einem Drain des Transistors 6d verbunden. Das Signal PSE2 wird in ein Gate des Transistors 5d eingegeben. Ein Gate des Transistors 6d ist elektrisch mit der Leitung LBd verbunden, und die/der andere von der Source und dem Drain des Transistors 6d ist elektrisch mit dem Knoten N2 verbunden.
  • Das Signal CSW wird in ein Gate des Transistors 21 eingegeben. Der Transistor 21 weist eine Funktion zum Steuern der elektrischen Verbindung zwischen dem Knoten N1 und der Leitung GB gemäß dem Signal CSW auf.
  • Das Signal CSW wird in ein Gate des Transistors 22 eingegeben. Der Transistor 22 weist eine Funktion zum Steuern der elektrischen Verbindung zwischen dem Knoten N2 und der Leitung GBB gemäß dem Signal CSW auf.
  • Das Signal PRE wird in ein Gate des Transistors 23 eingegeben. Der Transistor 23 weist eine Funktion zum Einstellen des Knotens N1 auf GND gemäß dem Signal PRE auf.
  • Das Signal PRE wird in ein Gate des Transistors 24 eingegeben. Der Transistor 24 weist eine Funktion zum Einstellen des Knotens N2 auf GND gemäß dem Signal PRE auf.
  • <Betriebsbeispiel für Zelle 10>
  • Als Nächstes wird ein Betrieb der Zelle 10 anhand von 4 und 5 beschrieben.
  • 4 und 5 sind Zeitdiagramme zum Darstellen eines Betriebs der Zelle 10. Von oben beginnend werden Potentiale des Signals PSE1, des Signals PSE2, des Signals PRE, der Leitung Wa[0], des Signals SAP, des Signals SAN, des Signals CSW, der Leitung LBa, der Leitung LBb, des Knotens N1 und des Knotens N2 gezeigt. Die Zeitdiagramme sind nach den einzelnen Betriebszeitpunkten in die Periode P0 bis die Periode P5 eingeteilt. In den Zeitdiagrammen ist der Leitungszustand (Ein-/Ausschaltzustand) der Schalter 3a bis 3d und der Schalter 4a bis 4d in jeder Periode dargestellt.
  • 4 ist ein Zeitdiagramm in dem Fall, in dem die in der Speicherzelle 2a[0] geschriebenen Daten „0“ gelesen werden, und 5 ist ein Zeitdiagramm in dem Fall, in dem die in der Speicherzelle 2a[0] geschriebenen Daten „1“ gelesen werden.
  • Zuerst wird 4 beschrieben.
  • In der Periode P0 hält die Zelle 10 die in der Speicherzelle 2a[0] geschriebenen Daten „0“. Der Leitung Wa[0] wird ein L-Pegel zugeführt, und der Transistor M1 in der Speicherzelle 2a[0] bleibt ausgeschaltet.
  • In der Periode P0 sind die Schalter 3a bis 3d eingeschaltet und die Schalter 4a bis 4d ausgeschaltet. Die Leitungen LBa bis LBd sind jeweils auf VPRE vorgeladen worden.
  • In der Periode P0 liegt das Signal PRE auf dem H-Pegel, und die Transistoren 23 und 24 sind eingeschaltet. Folglich sind die Knoten N1 und N2 auf den L-Pegel vorgeladen worden.
  • In der Periode P0 liegt das Signal SAP auf dem H-Pegel und das Signal SAN auf dem L-Pegel. Die Transistoren 25 und 26 sind ausgeschaltet, und der Betrieb des Leseverstärkers 30 ist gestoppt.
  • In der Periode P0 liegen die Signale PSE1 und PSE2 auf dem H-Pegel und liegt das Signal CSW auf dem L-Pegel.
  • Als Nächstes werden die Schalter 3a bis 3d in der Periode P1 ausgeschaltet. Das Signal PRE wird zum L-Pegel, und der Transistor 23 und der Transistor 24 werden ausgeschaltet. Folglich werden die Leitungen LBa bis LBd und die Knoten N1 und N2 in einen elektrisch schwebenden Zustand versetzt.
  • In der Periode P1 wird die Leitung Wa[0] zu VHM , und der Transistor M1 der Speicherzelle 2a[0] wird eingeschaltet. Da Daten „0“, d. h. ein Potential auf dem L-Pegel, in den Kondensator C1 geschrieben worden sind, wird das Potential der Leitung LBa verringert. Da alle Wortleitungen außer der Leitung Wa[0] auf dem L-Pegel bleiben, halten die Leitungen LBb bis LBd VPRE .
  • In der Periode P2 wird das Signal PSE1 zum L-Pegel. Die Transistoren 5a und 5b werden eingeschaltet. Ein Strom fließt durch den Transistor 6a, und das Potential des Knotens N1 erhöht sich. Schließlich erhöht sich das Potential des Knotens N1 auf VLBa-Vtha . Es sei angemerkt, dass es sich bei VLBa um das Potential der Leitung LBa in der Periode P2 handelt und es sich bei Vtha um die Schwellenspannung des Transistors 6a handelt. In ähnlicher Weise erhöht sich das Potential des Knotens N2 auf VLBb-Vthb . Es sei angemerkt, dass es sich bei VLBb um das Potential der Leitung LBb in der Periode P2 handelt und es sich bei Vthb um die Schwellenspannung des Transistors 6b handelt.
  • Da VLBa < VLBb gilt, ist das Potential des Knotens N2 dann höher als dasjenige des Knotens N1, wenn die Schwellenspannungen des Transistors 6a und des Transistors 6b gleich sind (Vtha = Vthb).
  • Als Nächstes wird in der Periode P3 das Signal PSE1 auf den H-Pegel eingestellt, um die Transistoren 5a und 5b auszuschalten. Des Weiteren wird das Signal SAP auf den L-Pegel und das Signal SAN auf den H-Pegel eingestellt, um den Leseverstärker 30 einzuschalten. Der Betrieb des Leseverstärkers 30 wird gestartet, und eine Potentialdifferenz zwischen dem Knoten N1 und dem Knoten N2 wird verstärkt.
  • Als Nächstes werden in der Periode P4 die Schalter 4a bis 4d eingeschaltet. Der Knoten N1 wird zum L-Pegel, und der Knoten N2 wird zum H-Pegel. Dabei wird das Signal CSW auf den H-Pegel eingestellt, um die Transistoren 21 und 22 einzuschalten. Die Leitung GB und der Knoten N1 werden elektrisch miteinander verbunden, und die Leitung GBB und der Knoten N2 werden elektrisch miteinander verbunden. Indem Potentiale der Leitung GB und der Leitung GBB zu diesem Zeitpunkt gelesen werden, können die in der Speicherzelle 2a[0] geschriebenen Daten bestimmt werden.
  • Als Nächstes wird in der Periode P5 das Signal CSW auf den L-Pegel eingestellt. Ein Potential des Knotens N1 wird in die Speicherzelle 2a[0] geschrieben. Das heißt, dass die Daten, die in der Periode P0 gehalten werden, in die Speicherzelle 2a[0] zurückgeschrieben werden.
  • Als Nächstes wird der Vorgang in dem Fall, in dem die in der Speicherzelle 2a[0] geschriebenen Daten „1“ gelesen werden, anhand von 5 beschrieben. Es sei angemerkt, dass im Folgenden hauptsächlich Unterschiede zu 4 beschrieben werden und die Beschreibung der Teile, die denjenigen der 4 ähnlich sind, weggelassen wird.
  • In der Periode P0 hält die Zelle 10 die in der Speicherzelle 2a[0] geschriebenen Daten „1“. Weitere Details in der Periode P0 können der Beschreibung von 4 entnommen werden.
  • In der Periode P1 wird der Transistor M1 in der Speicherzelle 2a[0] eingeschaltet. Da die Daten „1“, d. h. ein Potential auf dem H-Pegel, in den Kondensator C1 geschrieben worden sind, erhöht sich ein Potential der Leitung LBa. Da alle Wortleitungen außer der Leitung Wa[0] auf dem L-Pegel bleiben, halten die Leitungen LBb bis LBd VPRE .
  • Als Nächstes erhöht sich in der Periode P2 das Potential des Knotens N1 auf VLBa-Vtha . Es sei angemerkt, dass es sich bei VLBa um das Potential der Leitung LBa in der Periode P2 handelt und es sich bei Vtha um die Schwellenspannung des Transistors 6a handelt. In ähnlicher Weise erhöht sich das Potential des Knotens N2 auf VLBb-Vthb . Es sei angemerkt, dass es sich bei VLBb um das Potential der Leitung LBb in der Periode P2 handelt und es sich bei Vthb um die Schwellenspannung des Transistors 6b handelt.
  • Da VLBa > VLBb gilt, ist das Potential des Knotens N1 dann höher als dasjenige des Knotens N2, wenn die Schwellenspannungen des Transistors 6a und des Transistors 6b gleich sind (Vtha = Vthb).
  • Als Nächstes wird in der Periode P3 der Betrieb des Leseverstärkers 30 gestartet, und eine Potentialdifferenz zwischen dem Knoten N1 und dem Knoten N2 wird verstärkt.
  • Als Nächstes wird in der Periode P4 der Knoten N1 zum H-Pegel und der Knoten N2 zum L-Pegel. Dabei werden die Leitung GB und der Knoten N1 elektrisch miteinander verbunden und werden die Leitung GBB und der Knoten N2 elektrisch miteinander verbunden. Indem Potentiale der Leitung GB und der Leitung GBB gelesen werden, können die in der Speicherzelle 2a[0] geschriebenen Daten bestimmt werden.
  • Als Nächstes wird in der Periode P5 ein Potential des Knotens N1 in die Speicherzelle 2a[0] geschrieben. Das heißt, dass die Daten, die in der Periode P0 gehalten werden, in die Speicherzelle 2a[0] zurückgeschrieben werden.
  • Auf die vorstehende Weise kann die Speichervorrichtung 100 Daten lesen, die in die Speicherzelle geschrieben worden sind.
  • In dem Fall, in dem eine lokale Bitleitung direkt mit einem Leseverstärker verbunden ist, wie bei der Speichervorrichtung im Patentdokument 2, nimmt eine parasitäre Kapazität, die der lokalen Bitleitung hinzugefügt wird, zu; jedoch sind die lokalen Bitleitungen (LBa bis LBd) der Zelle 10 dieser Ausführungsform nicht direkt mit dem Leseverstärker 30 verbunden (sie sind über die Schalter verbunden), wodurch eine parasitäre Kapazität, die der lokalen Bitleitung hinzugefügt wird, verringert wird und die Betriebsgeschwindigkeit der Speichervorrichtung 100 erhöht werden kann. Außerdem kann eine Fehlfunktion der Speichervorrichtung 100 verhindert werden und eine sehr zuverlässige Speichervorrichtung bereitgestellt werden.
  • <ein weiteres Konfigurationsbeispiel für Zelle 10>
  • Bei der Zelle 10, die in 3 dargestellt ist, können der Knoten N1 und der Knoten N2 auf VPRE vorgeladen werden. 6 stellt einen Schaltplan dieses Falls dar. Die Zelle 10, die in 6 dargestellt ist, unterscheidet sich von der Zelle 10 in 3 darin, dass die Schalter 3a bis 3d in der Schaltung 20 weggelassen werden und stattdessen ein Schalter 27 und ein Schalter 28 bereitgestellt werden.
  • In 6 führt der Schalter 27 im Einschaltzustand dem Knoten N1 ein Potential VPRE zu, und die Zufuhr wird im Ausschaltzustand gestoppt. Der Schalter 28 führt im Einschaltzustand dem Knoten N2 ein Potential VPRE zu, und die Zufuhr wird im Ausschaltzustand gestoppt. Der Leitung LBa wird VPRE über den Schalter 4a zugeführt, der Leitung LBb wird VPRE über den Schalter 4b zugeführt, der Leitung LBc wird VPRE über den Schalter 4c zugeführt, und der Leitung LBd wird VPRE über den Schalter 4d zugeführt.
  • Bei der vorstehend beschriebenen Zelle 10 kann das Rückgate des Transistors M1 elektrisch mit dem Frontgate verbunden sein. 7 stellt einen Schaltplan dieses Falls dar. Der Transistor M1, der die in 7 gezeigte Struktur aufweist, kann einen erhöhten Durchlassstrom aufweisen. Folglich kann die Betriebsgeschwindigkeit der Speicherzelle erhöht werden.
  • Obwohl bei der vorstehenden Zelle 10 zwei lokale Bitleitungen (LBa und LBc) über Schalter elektrisch mit dem Knoten N1 verbunden sind und zwei lokale Bitleitungen (LBb und LBd) über Schalter elektrisch mit dem Knoten N2 verbunden sind, ist die Anzahl von lokalen Bitleitungen, die elektrisch mit jedem Knoten verbunden sind, nicht darauf beschränkt. Beispielsweise kann eine lokale Bitleitung elektrisch mit einem Knoten verbunden sein, oder drei oder mehr lokale Bitleitungen können elektrisch mit einem Knoten verbunden sein. Die Knoten N1 und N2 können jeweils über Schalter elektrisch mit einer oder mehreren lokalen Bitleitung/en verbunden sein.
  • <Dreidimensionale Struktur>
  • 8 stellt den Schaltplan der Zelle 10, die in 3 dargestellt ist, dreidimensional dar. In 8 ist die Leitung CL elektrisch mit einer zweiten Elektrode des Kondensators C1 verbunden, und der Leitung CL wird GND zugeführt.
  • Wie in 8 dargestellt, kann die Zelle 10 gebildet werden, indem die Speicherzellenarrays 1a bis 1d in einer oberen Schicht bereitgestellt werden und die Schaltung 20 in einer unteren Schicht bereitgestellt wird.
  • Ein OS-Transistor kann über einem Si-Transistor angeordnet werden. Beispielsweise können die Speicherzellenarrays 1a bis 1d, wie in 8 dargestellt, über der Schaltung 20 bereitgestellt werden, indem die Schaltung 20 aus Si-Transistoren gebildet wird und die Speicherzellenarrays 1a bis 1d aus OS-Transistoren gebildet werden. Folglich kann die Fläche, die von einer Schaltung eingenommen wird, in der Speichervorrichtung 100 verringert werden, und die Herstellungskosten der Speichervorrichtung 100 können verringert werden.
  • Obwohl die Speicherzellenarrays 1a bis 1d in 8 in einer Schicht gebildet werden, ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt, und die Speicherzellenarrays 1a bis 1d können in mehreren Schichten gebildet werden. Beispielsweise kann eine mehrschichtige Struktur, bei der eine erste Schicht, die aus der Schaltung 20 besteht, eine zweite Schicht, die aus dem Speicherzellenarray 1a und dem Speicherzellenarray 1c besteht, und eine dritte Schicht, die aus dem Speicherzellenarray 1b und dem Speicherzellenarray 1d besteht, in dieser Reihenfolge von unten aus übereinander angeordnet werden, zum Einsatz kommen. Als weiteres Beispiel kann eine mehrschichtige Struktur, bei der eine erste Schicht, die aus der Schaltung 20 besteht, eine zweite Schicht, die aus dem Speicherzellenarray 1a und dem Speicherzellenarray 1b besteht, und eine dritte Schicht, die aus dem Speicherzellenarray 1c und dem Speicherzellenarray 1d besteht, in dieser Reihenfolge von unten aus übereinander angeordnet werden, zum Einsatz kommen.
  • 9 ist ein Schaltplan, der ein Konfigurationsbeispiel für das Zellenarray 110 darstellt. Die Zelle 10, die in 8 dargestellt ist, ist als Array bereitgestellt. Wie in 9 dargestellt, teilt die Vielzahl von Zellen 10, die in der x-Richtung angeordnet sind, Wortleitungen (Wa, Wb, Wc und Wd) und teilt die Vielzahl von Zellen 10, die in der y-Richtung angeordnet sind, globale Bitleitungen (GB und GBB).
  • Indem das Zellenarray 110 wie in 9 gebildet wird, kann eine hochintegrierte Speichervorrichtung bereitgestellt werden.
  • 10 ist ein Beispiel, in dem Speicherzellenarrays 1e, Speicherzellenarrays 1f, Speicherzellenarrays 1g und Speicherzellenarrays 1h über den Speicherzellenarrays 1a bis 1d bereitgestellt werden. Das Speicherzellenarray 1e ist über eine Leitung LBe (lokale Bitleitung) elektrisch mit der Schaltung 20 verbunden. Das Speicherzellenarray 1f ist über eine Leitung LBf (lokale Bitleitung) elektrisch mit der Schaltung 20 verbunden. Das Speicherzellenarray 1g ist über eine Leitung LBg (lokale Bitleitung) elektrisch mit der Schaltung 20 verbunden. Das Speicherzellenarray 1h ist über eine Leitung LBh (lokale Bitleitung) elektrisch mit der Schaltung 20 verbunden. Obwohl nicht dargestellt, sind die Leitungen LBa, LBc, LBe und LBg jeweils über Schalter elektrisch mit dem Knoten N1 verbunden, und die Leitungen LBb, LBd, LBf und LBh sind jeweils über Schalter elektrisch mit dem Knoten N2 verbunden.
  • Indem das Zellenarray 110 wie in 10 gebildet wird, kann die Speicherkapazität erhöht werden, ohne die Chipfläche der Speichervorrichtung 100 zu erhöhen.
  • Unter Verwendung der bei dieser Ausführungsform beschriebenen Speichervorrichtung kann eine Speichervorrichtung, bei der eine parasitäre Kapazität von Bitleitungen verringert wird, bereitgestellt werden. Es kann eine Speichervorrichtung bereitgestellt werden, die mit hoher Geschwindigkeit arbeiten kann. Es kann eine sehr zuverlässige Speichervorrichtung bereitgestellt werden. Es kann eine Speichervorrichtung mit geringem Stromverbrauch bereitgestellt werden.
  • (Ausführungsform 2)
  • Bei dieser Ausführungsform werden Modifikationsbeispiele für die Speichervorrichtung beschrieben, die bei der vorstehenden Ausführungsform beschrieben worden ist.
  • In 3 und 6 werden Beispiele für die Zelle 10 dargestellt, die unter Verwendung einer Schaltung, bei der sowohl ein n-Kanal-Transistor als auch ein p-Kanal-Transistor verwendet werden (CMOS-Schaltung), ausgebildet wird; jedoch kann die Zelle 10 unter Verwendung von Transistoren, die den gleichen Leitfähigkeitstyp aufweisen, gebildet werden. Nachstehend wird eine Schaltung, die unter Verwendung von Transistoren, die den gleichen Leitfähigkeitstyp aufweisen, gebildet wird, auch als unipolare Schaltung bezeichnet.
  • <Konfigurationsbeispiel für die Zelle 10>
  • In 11 wird ein Konfigurationsbeispiel für die Zelle 10 dargestellt, die aus einer unipolaren Schaltung aus n-Kanal-Transistoren gebildet wird. Bei der Schaltung 20, die in 11 dargestellt ist, werden n-Kanal-Transistoren 40a bis 40d für die Schalter 4a bis 4d in 3 verwendet. Das Signal BE1 wird in die Gates der Transistoren 40a und 40b eingegeben, und das Signal BE2 wird in die Gates der Transistoren 40c und 40d eingegeben. Als Transistoren 5a bis 5d werden n-Kanal-Transistoren verwendet. Eine/einer von einer Source und einem Drain des Transistors 23 und eine/einer von einer Source und einem Drain des Transistors 24 sind elektrisch mit einer Leitung verbunden, der das Potential VPRE zugeführt wird.
  • Für das Potential VPRE in 11 kann ein Potential zwischen dem hohen Stromversorgungspotential und dem niedrigen Stromversorgungspotential verwendet werden. Beispielsweise kann das Potential VPRE VDD/2 sein.
  • Die Schaltung 20, die in 11 dargestellt ist, beinhaltet anstelle des Leseverstärkers 30 einen Leseverstärker 50, der aus einer unipolaren Schaltung gebildet wird. Ein Knoten, der elektrisch mit dem Leseverstärker 50 und dem Transistor 21 verbunden ist, wird als Knoten N11 bezeichnet, und ein Knoten, der elektrisch mit dem Leseverstärker 50 und dem Transistor 22 verbunden ist, wird als Knoten N12 bezeichnet. Der Leseverstärker 50 weist eine Funktion zum Verstärken und Halten der Potentialdifferenz zwischen dem Knoten N11 und dem Knoten N12 auf.
  • Als Nächstes werden ein konkreteres Konfigurationsbeispiel für den Leseverstärker 50 beschrieben. In 12 wird ein Teil der Schaltung 20, die den Leseverstärker 50 beinhaltet, die Speicherzelle 2a[0] und die Speicherzelle 2b[0] dargestellt. Der Leseverstärker 50, der in 12 dargestellt ist, beinhaltet eine Vorladeschaltung 60 und eine Verstärkerschaltung 70. Die Vorladeschaltung 60 weist eine Funktion zum Vorladen des Knotens N11 und des Knotens N12 auf. Die Verstärkerschaltung 70 weist eine Funktion zum Verstärken der Potentialdifferenz zwischen dem Knoten N11 und dem Knoten N12 auf.
  • Die Vorladeschaltung 60 beinhaltet Transistoren 61 bis 63. Gates der Transistoren 61 bis 63 sind elektrisch mit einer Leitung verbunden, der ein Signal EQ zugeführt wird. Eine/einer von einer Source und einem Drain des Transistors 61 ist elektrisch mit einem Knoten N11 verbunden, und eine/einer von einer Source und einem Drain des Transistors 62 ist elektrisch mit einem Knoten N12 verbunden. Die/der andere von der Source und dem Drain des Transistors 61 und die/der von einer Source und einem Drain des Transistors 62 sind elektrisch mit einer Leitung verbunden, der ein niedriges Stromversorgungspotential zugeführt wird. Eine/einer von einer Source und einem Drain des Transistors 63 ist elektrisch mit einem Knoten N11 verbunden, und die/der andere von der Source und dem Drain des Transistors 63 ist elektrisch mit einem Knoten N12 verbunden.
  • Wenn das Signal EQ zum H-Pegel wird und die Transistoren 61 bis 63 eingeschaltet werden, werden der Knoten N11 und der Knoten N12 auf ein niedriges Stromversorgungspotential vorgeladen. Hier werden n-Kanal-Transistoren als Transistoren 61 bis 63 verwendet. Deshalb wird die Vorladeschaltung 60 aus einer unipolaren Schaltung gebildet.
  • Die Verstärkerschaltung 70 beinhaltet Transistoren 71 bis 74. Gates der Transistoren 71 und 72 sind elektrisch mit einer Leitung verbunden, der ein Signal SAE zugeführt wird, und eine/einer von einer Source und einem Drain des Transistors 71 und eine/einer von einer Source und einem Drain des Transistors 72 sind elektrisch mit einer Leitung verbunden, der ein Signal SAP zugeführt wird. Die/der andere von der Source und dem Drain des Transistors 71 ist elektrisch mit einer/einem von einer Source und einem Drain des Transistors 73, einem Gate des Transistors 74 und dem Knoten N11 verbunden. Die/der andere von der Source und dem Drain des Transistors 72 ist elektrisch mit einer/einem von einer Source und einem Drain des Transistors 74, einem Gate des Transistors 73 und dem Knoten N12 verbunden. Die/der andere von der Source und dem Drain des Transistors 73 und die/der andere von der Source und dem Drain des Transistors 74 sind elektrisch mit einer Leitung verbunden, der ein Signal SAN zugeführt wird.
  • Wenn das Signal SAE und das Signal SAP zum H-Pegel werden und das Signal SAN zum L-Pegel wird, wird die Verstärkerschaltung 70 in einen Betriebszustand versetzt und die Potentialdifferenz zwischen dem Knoten N11 und dem Knoten N12 verstärkt. Dadurch wird einer des Knotens N11 und des Knotens N12 zum L-Pegel und der andere zum H-Pegel. Hier werden n-Kanal-Transistoren als Transistoren 71 bis 74 verwendet. Deshalb wird die Verstärkerschaltung 70 aus einer unipolaren Schaltung gebildet.
  • Wie vorstehend beschrieben, kann der Herstellungsprozess vereinfacht werden und die Herstellungskosten verringert werden, indem die Schaltung 20 aus einer unipolaren Schaltung gebildet wird. Außerdem ist in dem Fall, in dem die Schaltung 20 aus einer unipolaren Schaltung unter Verwendung von Si-Transistoren gebildet wird, eine Wannenisolation nicht notwendig, somit kann der Layoutbereich im Vergleich zu dem Fall, in dem eine CMOS-Schaltung verwendet wird, verringert werden.
  • Die Schaltung 20 kann auch aus einer unipolaren Schaltung unter Verwendung von n-Kanal-OS-Transistoren gebildet werden. In diesem Fall kann die Schaltung 20 in der gleichen Schicht wie die Speicherzellen bereitgestellt werden, und OS-Transistoren in der Schaltung 20 und OS-Transistoren in den Speicherschaltungen können durch den gleichen Prozess ausgebildet werden. Dadurch kann der Herstellungsprozess vereinfacht werden und die Herstellungskosten verringert werden.
  • Speicherzellen unter Verwendung von OS-Transistoren können, wie in 8 und 9 dargestellt, über der Schaltung 20, die aus einer unipolaren Schaltung unter Verwendung von Si-Transistoren oder OS-Transistoren gebildet wird, angeordnet werden. Dadurch kann die Fläche verringert werden. Des Weiteren können, wie in 10 dargestellt, Speicherzellen übereinander angeordnet werden.
  • <Betriebsbeispiel für Zelle 10>
  • Als Nächstes wird ein Betriebsbeispiel für die Zelle 10, die in 12 dargestellt ist, beschrieben. 13 bis 16 sind Zeitdiagramme, die Betriebsbeispiele für die Zelle 10, die in 12 dargestellt ist, darstellen. Es sei angemerkt, dass 13 und 14 einen Vorgang zum Lesen von Daten darstellen, die in Speicherzellen gespeichert werden, und 15 und 16 einen Vorgang zum Schreiben von Daten in Speicherzellen darstellen.
  • [Lesevorgang]
  • Ein Vorgang zum Lesen von Daten, die in Speicherzellen gespeichert werden, wird anhand von 13 beschrieben. Hier wird als konkretes Beispiel ein Vorgang in dem Fall, in dem die Daten „L“, die in der Speicherzelle 2a[0] gespeichert werden, gelesen werden, ausführlich beschrieben.
  • Zuerst wird in der Periode P11 das Signal BE1 zum H-Pegel, und die Transistoren 40a und 40b werden eingeschaltet. Dabei liegt das Signal PRE auf dem H-Pegel und sind die Transistoren 23 und 24 eingeschaltet, wodurch den Leitungen LBa und LBb das Potential VPRE zugeführt wird.
  • Als Nächstes wird in der Periode P12 das Signal BE1 zum L-Pegel, und die Transistoren 40a und 40b werden ausgeschaltet. Dadurch werden die Leitungen LBa und LBb in einen elektrisch schwebenden Zustand versetzt. Danach wird in der Periode P13 das Signal PRE zum L-Pegel, und die Transistoren 23 und 24 werden ausgeschaltet.
  • Als Nächstes wird in der Periode P14 das Signal EQ zum H-Pegel, und die Transistoren 61 bis 63 werden eingeschaltet. Dadurch werden die Knoten N11 und N12 auf den L-Pegel vorgeladen. Danach wird in der Periode P15 das Signal EQ zum L-Pegel, und die Transistoren 61 bis 63 werden ausgeschaltet.
  • Als Nächstes wird in der Periode P16 die Leitung Wa[0] zum H-Pegel, und der Transistor M1 der Speicherzelle 2a[0] wird eingeschaltet. Da dabei die Daten „L“ in der Speicherzelle 2a[0] gespeichert sind, wird das Potential der Leitung LBa infolge der Verteilung der elektrischen Ladung verringert. Andererseits ist die Speicherzelle 2b[0] nicht ausgewählt, daher wird das Potential der Leitung LBb nicht verändert.
  • Als Nächstes wird in der Periode P17 das Signal PSE1 zum H-Pegel, und die Transistoren 5a und 5b werden eingeschaltet. Dadurch fließt ein Strom durch die Transistoren 6a und 6b, und die Potentiale der Knoten N11 und N12 werden erhöht. Da das Potential der Leitung LBa hier niedriger ist als das Potential der Leitung LBb, ist das Potential des Knotens N11 letztendlich niedriger als dasjenige des Knotens N12.
  • Als Nächstes wird in der Periode P18 dann, wenn das Signal SAE und das Signal SAP zum H-Pegel werden und das Signal SAN zum L-Pegel wird, die Verstärkerschaltung 50 in einen Betriebszustand versetzt und die Potentialdifferenz zwischen dem Knoten N11 und dem Knoten N12 verstärkt. Folglich wird der Knoten N11 zum L-Pegel und der Knoten N12 zum H-Pegel.
  • Als Nächstes wird in der Periode P19 das Signal CSW zum H-Pegel, und die Transistoren 21 und 22 werden eingeschaltet. Dadurch wird das Potential des Knotens N11 an die Leitung GB ausgegeben, und das Potential des Knotens N12 wird an die Leitung GBB ausgegeben. Indem das Potential der Leitung GB zu diesem Zeitpunkt erfasst wird, können die Daten, die in der Speicherzelle 2a[0] gespeichert werden, gelesen werden. Danach wird in der Periode P20 das Signal CSW zum L-Pegel, und die Transistoren 21 und 22 werden ausgeschaltet.
  • Als Nächstes wird in der Periode P21 das Signal BE1 zum H-Pegel, und der Transistor 40a wird eingeschaltet. In der Periode P22 wird das Signal SAE zum L-Pegel, und die Transistoren 71 und 72 werden ausgeschaltet. Dadurch kann die Zufuhr des Stroms zum Transistor 71 unterbrochen werden, um das Potential des Knotens N11 sicher auf den L-Pegel einzustellen. Auf diese Weise wird der Speicherzelle 2a[0] das Potential des Knotens N11 (L-Pegel) zugeführt, und die Daten „L“ werden in die Speicherzelle 2a[0] zurückgeschrieben.
  • Danach wird in der Periode P23 das Potential der Leitung Wa[0] zum L-Pegel, und der Transistor M1 der Speicherzelle 2a[0] wird ausgeschaltet. Dadurch werden die Daten „L“ in der Speicherzelle 2a[0] gehalten. In der Periode P24 werden das Signal SAE und das Signal SAP zum L-Pegel und wird das Signal SAN zum H-Pegel, und der Betrieb des Leseverstärkers 50 wird gestoppt.
  • Als Nächstes wird in der Periode P25 das Signal PRE zum H-Pegel, und die Transistoren 23 und 24 werden eingeschaltet. Dadurch wird den Knoten N11 und N12 das Potential VPRE zugeführt. Dadurch sind auch die Potentiale der Leitung LBa und der Leitung LBb VPRE . Danach werden, da in der Periode P26 das Signal BE1 zum L-Pegel wird und die Transistoren 40a und 40b ausgeschaltet werden, die Leitung LBa und die Leitung LBb in einen elektrisch schwebenden Zustand versetzt. Dadurch befindet sich die Zelle 10 in einem ähnlichen Zustand wie in der Periode P12.
  • Es sei angemerkt, dass hier der Fall, in dem die Daten, die in der Speicherzelle 2a[0] gespeichert werden, auf „L“ liegen, beschrieben wurde; jedoch können auch in dem Fall, in dem die Daten, die in der Speicherzelle 2a[0] gespeichert werden, auf „H“ liegen, Daten auf ähnliche Weise gelesen werden. 14 zeigt ein Zeitdiagramm, das einen Vorgang zum Lesen von Daten „H“ aus der Speicherzelle 2a[0] darstellt.
  • Da in der Speicherzelle 2a[0] die Daten „H“ gespeichert sind, wird in der Periode P16 das Potential der Leitung LBa erhöht. Daher ist in der Periode P17 das Potential des Knotens N11 höher als dasjenige des Knotens N12. Wenn in der Periode P18 der Leseverstärker 50 in diesem Zustand betrieben wird, wird die Potentialdifferenz zwischen dem Knoten N11 und dem Knoten N12 verstärkt, wobei der Knoten N11 zum H-Pegel und der Knoten N12 zum L-Pegel wird. In der Periode P19 werden diese Potentiale an die Leitung GB und die Leitung GBB ausgegeben. Danach werden in der Periode P21 die Daten „H“ in die Speicherzelle 2a[0] zurückgeschrieben.
  • Durch den vorstehenden Vorgang können die Daten, die in der Speicherzelle 2a[0] gespeichert sind, gelesen werden.
  • [Schreibvorgang]
  • Als Nächstes wird ein Vorgang zum Schreiben von Daten in Speicherzellen anhand von 15 beschrieben. Hier wird als konkretes Beispiel ein Vorgang in dem Fall, in dem die in der Speicherzelle 2a[0] gespeicherten Daten „H“ durch die Daten „L“ überschrieben werden, ausführlich beschrieben.
  • Das Schreiben von Daten kann durchgeführt werden, indem die Zelle 10 auf ähnliche Weise wie beim Lesen von Daten betrieben wird. Insbesondere verläuft in 15 das Steuern von anderen Signalen als den Potentialen der Leitung LBa, des Knotens N11, des Knotens N12, der Leitung GB und der Leitung GBB ähnlich wie in 13 und 14. Dementsprechend wird im Folgenden hauptsächlich ein Vorgang beschrieben, der sich von demjenigen in 13 und 14 unterscheidet.
  • Zuerst wird in der Periode P31 das Potential der Leitung GB zum L-Pegel. Dieses Potential der Leitung GB entspricht den Daten „L“, die in die Speicherzelle 2a[0] geschrieben werden. Des Weiteren wird der Leitung GBB ein Potential auf dem H-Pegel zugeführt.
  • Danach wird in der Periode P39 das Signal CSW zum H-Pegel, und die Transistoren 21 und 22 werden eingeschaltet. Dadurch wird dem Knoten N11 das Potential der Leitung GB zugeführt und dem Knoten N12 das Potential der Leitung GBB zugeführt. Außerdem wird die Potentialdifferenz zwischen dem Knoten N11 und dem Knoten N12 durch den Leseverstärker 50 verstärkt. Danach wird in der Periode P40 das Signal CSW zum L-Pegel, und die Transistoren 21 und 22 werden ausgeschaltet.
  • Als Nächstes wird in der Periode P41 das Signal BE1 zum H-Pegel, und der Transistor 40a wird eingeschaltet. Dadurch wird der Speicherzelle 2a[0] das Potential des Knotens N11 (L-Pegel) zugeführt, und die Daten „L“ werden in die Speicherzelle 2a[0] geschrieben. Danach wird in der Periode P43 das Potential der Leitung Wa[0] zum L-Pegel, und der Transistor M1 der Speicherzelle 2a[0] wird ausgeschaltet. Dadurch werden die Daten „L“ in der Speicherzelle 2a[0] gehalten.
  • Es sei angemerkt, dass hier der Fall, in dem die Daten „L“ in die Speicherzelle 2a[0] geschrieben werden, beschrieben wird; jedoch kann auch das Schreiben von Daten „H“ in die Speicherzelle 2a[0] auf ähnliche Weise durchgeführt werden. 16 zeigt ein Zeitdiagramm, das einen Vorgang zum Schreiben von Daten „H“ in die Speicherzelle 2a[0] darstellt.
  • Zuerst wird in der Periode P31 das Potential der Leitung GB zum H-Pegel und das Potential der Leitung GBB zum L-Pegel. Danach wird in der Periode P39 das Signal CSW zum H-Pegel, wird das Potential der Leitung GB dem Knoten N11 zugeführt und wird das Potential der Leitung GBB dem Knoten N12 zugeführt. Außerdem wird die Potentialdifferenz zwischen den Knoten N11 und N12 durch den Leseverstärker 50 verstärkt.
  • Des Weiteren wird in der Periode P41 das Signal BE1 zum H-Pegel, und der Transistor 40a werden eingeschaltet. Dadurch wird der Speicherzelle 2a[0] das Potential des Knotens N11 (H-Pegel) zugeführt, und die Daten „H“ werden in die Speicherzelle 2a[0] geschrieben. Danach wird in der Periode P43 das Potential der Leitung Wa[0] zum L-Pegel, und der Transistor M1 der Speicherzelle 2a[0] wird ausgeschaltet. Dadurch werden die Daten „H“ in der Speicherzelle 2a[0] gehalten.
  • Durch den vorstehenden Vorgang können die Daten in die Speicherzelle 2a[0] geschrieben werden.
  • Wie bei dieser Ausführungsform beschrieben, kann die Zelle 10 aus einer unipolaren Schaltung gebildet werden. Dadurch können Herstellungskosten verringert werden oder kann die Fläche verringert werden.
  • Die Zusammensetzungen, Strukturen, Verfahren und dergleichen, die bei dieser Ausführungsform beschrieben worden sind, können in geeigneter Kombination mit beliebigen der Zusammensetzungen, Strukturen, Verfahren und dergleichen verwendet werden, die bei den anderen Ausführungsformen beschrieben werden.
  • (Ausführungsform 3)
  • Bei dieser Ausführungsform wird ein Konfigurationsbeispiel für einen Stromversorgungssteuerabschnitt, der eine Funktion zum Steuern des Stroms aufweist, der der bei der vorstehenden Ausführungsform beschriebenen Speichervorrichtung zugeführt wird, anhand von 17 beschrieben.
  • Bei dem Transistor, der in der Zelle 10 der Speichervorrichtung 100 verwendet wird (der Transistor M1 in 2 oder dergleichen), gibt es die Tendenz, dass sich sein Durchlassstrom bei hoher Temperatur erhöht und sich seine Schwellenspannung in negativer Richtung verschiebt. Deshalb wird beim Betreiben der Speichervorrichtung 100 in einer Umgebung mit hoher Temperatur das Lesen und das Schreiben von Daten normal durchgeführt, auch wenn das Potential des Signals, das von einem Zeilentreiber 123 über Wortleitungen (Leitungen Wa, Wb, Wc und Wd, die in 2 dargestellt sind) der Zelle 10 zugeführt wird (nachstehend als Auswahlsignal bezeichnet) niedrig ist. Außerdem neigt der vorstehende Transistor dazu, sich aufgrund der Spannungsbelastung bei hoher Temperatur zu verschlechtern. Daher wird es auch im Hinblick auf die Verhinderung einer Verschlechterung des Transistors bevorzugt, dass das Potential des Auswahlsignals in einer Umgebung mit hoher Temperatur niedrig ist.
  • Außerdem unterscheidet sich in dem Fall, in dem Betriebsfrequenz der Speichervorrichtung 100 unter Verwendung von DVFS (Dynamic Voltage and Frequency Scaling bzw. dynamischer Spannungs- und Frequenzskalierung) gesteuert wird, das erforderliche Potential des Auswahlsignals je nach Betriebsfrequenz. Insbesondere kann in dem Fall, in dem Betriebsfrequenz niedrig ist, der Betrieb der Speichervorrichtung 100 aufrechterhalten werden, auch wenn das Potential des Auswahlsignals verringert wird. Außerdem kann der Stromverbrauch verringert werden, indem das Potential des Auswahlsignals verringert wird.
  • Deshalb wird das Potential des Auswahlsignals vorzugsweise je nach Temperatur oder Betriebsfrequenz der Speichervorrichtung 100 angemessen gesteuert. In 17 wird ein Konfigurationsbeispiel für einen Stromversorgungssteuerabschnitt 150 dargestellt, der eine Funktion aufweist, je nach Temperatur und Betriebsfrequenz der Speichervorrichtung 100 ein Stromversorgungspotential, das der Speichervorrichtung 100 zugeführt wird, zu steuern.
  • Der Stromversorgungssteuerabschnitt 150 weist eine Funktion zum Zuführen von Stromversorgungspotentialen (VDD , VHM ) und eines Taktsignals CLK zur Speichervorrichtung 100 auf. Der Stromversorgungssteuerabschnitt 150 beinhaltet eine DVFS-Steuerschaltung 151, eine Reglersteuerschaltung 152, einen Regler 153 und eine Oszillatorschaltung 154. Außerdem ist der Stromversorgungssteuerabschnitt 150 mit einer Erfassungsschaltung 160 verbunden.
  • Die Erfassungsschaltung 160 weist eine Funktion zum Erfassen von Temperatur auf. Insbesondere weist die Erfassungsschaltung 160 eine Funktion auf, Temperatur der Speichervorrichtung 100 zu erfassen und ein Signal, das der Temperatur entspricht, an die Reglersteuerschaltung 152 auszugeben. Des Weiteren erzeugt der Stromversorgungssteuerabschnitt 150 gemäß der Temperatur, die von der Erfassungsschaltung 160 erfasst wird, ein Potential VHM .
  • Es gibt keine besondere Einschränkung bezüglich der Konfiguration der Erfassungsschaltung 160. Beispielsweise können ein auf einem Chip montierter Temperatursensor, der aus einer Diode oder dergleichen besteht, ein Sensor-IC und dergleichen verwendet werden. Außerdem kann die Erfassungsschaltung 160 innerhalb der Speichervorrichtung 100 bereitgestellt werden.
  • Die DVFS-Steuerschaltung 151 weist eine Funktion zum Steuern eines Stromversorgungspotentials und einer Betriebsfrequenz der Speichervorrichtung 100 auf. Das Potential VDD , das der Speichervorrichtung 100 zugeführt wird, und eine Frequenz des Taktsignals CLK können durch die DVFS-Steuerschaltung 151 gesteuert werden. Insbesondere weist die DVFS-Steuerschaltung 151 eine Funktion zum Ausgeben eines Signals, das ein Stromversorgungspotential der Speichervorrichtung 100 steuert, an die Reglersteuerschaltung 152 auf. Außerdem weist die DVFS-Steuerschaltung 151 eine Funktion zum Ausgeben eines Signals, das Betriebsfrequenz der Speichervorrichtung 100 steuert, an die Oszillatorschaltung 154 auf.
  • Die Reglersteuerschaltung 152 weist eine Funktion zum Steuern des Potentials VHM auf, das von dem Regler 153 erzeugt wird. Insbesondere weist die Reglersteuerschaltung 152 eine Funktion auf, das Potential VHM basierend auf einem von der Erfassungsschaltung 160 eingegebenen Signal und einem von der DVFS-Steuerschaltung 151 eingegebenen Signal zu steuern.
  • Insbesondere weist die Reglersteuerschaltung 152 eine Funktion auf, in dem Fall, in dem die Temperatur der Speichervorrichtung 100, die von der Erfassungsschaltung 160 erfasst wird, einen Bezugswert überschreitet bzw. unterschreitet, das Potential VHM , das von dem Regler 153 erzeugt wird, zu verändern. Beispielsweise weist die Reglersteuerschaltung 152 eine Funktion auf, die Temperatur der Speichervorrichtung 100, die von der Erfassungsschaltung 160 erfasst wird, unter Verwendung eines Komparators oder dergleichen in drei Stufen, nämlich niedrige Temperatur, mittlere Temperatur und hohe Temperatur, einzuteilen und den Regler 153 ein dem Ergebnis der Einteilung entsprechendes Potential VHM (ein Potential, das niedriger ist, wenn die Temperatur der Speichervorrichtung 100 höher ist) erzeugen zu lassen.
  • Außerdem weist die Reglersteuerschaltung 152 eine Funktion auf, in dem Fall, in dem eine von der DVFS-Steuerschaltung 151 eingestellte Betriebsfrequenz einen Bezugswert überschreitet bzw. unterschreitet, das Potential VHM , das von dem Regler 153 erzeugt wird, zu verändern. Insbesondere weist die Reglersteuerschaltung 152 eine Funktion auf, den Regler 153 ein niedrigeres Potential VHM erzeugen zu lassen, wenn Betriebsfrequenz der Speichervorrichtung 100 niedriger ist.
  • Die Anzahl und der Wert eines Bezugswertes der Temperatur der Speichervorrichtung 100 sowie die Anzahl und der Wert eines Bezugswertes der Betriebsfrequenz der Speichervorrichtung 100 können beliebig eingestellt werden. Die Reglersteuerschaltung 152 erzeugt auf Basis der Temperatur und der Betriebsfrequenz der Speichervorrichtung 100 ein Steuersignal und gibt es an den Regler 153 aus.
  • Der Regler 153 weist eine Funktion zum Erzeugen des Potentials VHM auf, das dem Zeilentreiber 123 zugeführt wird. Insbesondere weist der Regler 153 eine Funktion auf, das Potential VHM , das zum Erzeugen eines Auswahlsignals verwendet wird, gemäß dem Steuersignal, das von der Reglersteuerschaltung 152 eingegeben wird, zu erzeugen und es dem Zeilentreiber 123 zuzuführen.
  • Der Zeilentreiber 123 erzeugt unter Verwendung des Potentials VHM , das von dem Regler 153 eingegeben wird, ein Auswahlsignal. Auf diese Weise wird ein Auswahlsignal erzeugt, das der Temperatur und der Betriebsfrequenz der Speichervorrichtung 100 entspricht.
  • Die Oszillatorschaltung 154 weist eine Funktion zum Erzeugen eines Taktsignals CLK auf. Insbesondere weist die Oszillatorschaltung 154 eine Funktion auf, auf Basis eines Signals, das von der DVFS-Steuerschaltung 151 eingegeben wird, ein Taktsignal CLK, das der Betriebsfrequenz der Speichervorrichtung 100 entspricht, zu erzeugen. Das Taktsignal CLK, das von der Oszillatorschaltung 154 erzeugt wird, wird an die Speichervorrichtung 100 ausgegeben.
  • Es sei angemerkt, dass hier der Fall beschrieben wurde, in dem das Potential VHM auf Basis von sowohl der Temperatur als auch der Betriebsfrequenz der Speichervorrichtung 100 gesteuert wird; jedoch kann das Potential VHM lediglich auf Basis von der Temperatur oder der Betriebsfrequenz der Speichervorrichtung 100 gesteuert werden.
  • Bei der vorstehenden Konfiguration kann das Potential VHM , das zum Erzeugen eines Auswahlsignals verwendet wird, auf Basis der Temperatur oder der Betriebsfrequenz der Speichervorrichtung 100 gesteuert werden. Dadurch kann eine Verschlechterung eines Transistors unterdrückt und der Stromverbrauch verringert werden.
  • Die Zusammensetzungen, Strukturen, Verfahren und dergleichen, die bei dieser Ausführungsform beschrieben worden sind, können in geeigneter Kombination mit beliebigen der Zusammensetzungen, Strukturen, Verfahren und dergleichen verwendet werden, die bei den anderen Ausführungsformen beschrieben werden.
  • (Ausführungsform 4)
  • Im Folgenden wird ein Strukturbeispiel für einen OS-Transistor, der für den Transistor M1 der Ausführungsform 1 verwendet werden kann, anhand von 18 bis 20 beschrieben.
  • 18(A) ist eine Draufsicht auf einen Transistor 200. Außerdem sind 18(B), 19(A), 19(B) und 20 Querschnittsansichten des Transistors 200. 18(B) ist eine Querschnittsansicht eines Abschnitts, der durch eine Strichpunktlinie A1-A2 in 18(A) gekennzeichnet ist, welche einer Querschnittsansicht des Transistors 200 in der Kanallängsrichtung entspricht. 19(A) ist eine Querschnittsansicht eines Abschnitts, der durch eine Strichpunktlinie A3-A4 in 18(A) gekennzeichnet ist, welche einer Querschnittsansicht des Transistors 200 in der Kanalbreitenrichtung entspricht. 19(B) ist eine Querschnittsansicht eines Abschnitts, der durch eine Strichpunktlinie A5-A6 in 18(A) gekennzeichnet ist, welche einer Querschnittsansicht des Source-Bereichs oder Drain-Bereichs des Transistors 200 entspricht. Es sei angemerkt, dass der Einfachheit der Zeichnung halber einige Komponenten in der Draufsicht in 18(A) weggelassen werden.
  • Es handelt sich bei dem Transistor 200 um einen OS-Transistor, und er kann für den Transistor M1 der Ausführungsform 1 verwendet werden.
  • Ein Isolator 210, ein Isolator 212, ein Isolator 273, ein Isolator 274 und ein Isolator 280 dienen als Zwischenschichtfilm, der den Transistor 200 schützt.
  • Der Transistor 200 ist elektrisch mit einem Leiter 203, der als Leitung dient, und Leitern 240, die als Anschlusspfropfen dient (Leiter 240a und Leiter 240b) verbunden.
  • Bei dem Leiter 203 ist ein erster Leiter des Leiters 203 in Kontakt mit einer Innenwand einer Öffnung in dem Isolator 212 ausgebildet und ist ein zweiter Leiter des Leiters 203 weiter innen ausgebildet. Hier kann sich eine Oberseite des Leiters 203 auf im Wesentlichen der gleichen Ebene wie eine Oberseite des Isolators 212 befinden. Es sei angemerkt, dass bei dieser Ausführungsform eine mehrschichtige Struktur aus dem ersten Leiter des Leiters 203 und dem zweiten Leiter des Leiters 203 beschrieben wird; jedoch ist die vorliegende Erfindung nicht darauf beschränkt. Beispielsweise kann der Leiter 203 eine Einzelschicht sein oder eine mehrschichtige Struktur aus drei oder mehr Schichten aufweisen. Wenn ein Strukturteil eine mehrschichtige Struktur aufweist, werden in einigen Fällen Ordnungszahlen entsprechend der Ausbildungsreihenfolge hinzugefügt, um die Schichten voneinander zu unterscheiden.
  • Der Isolator 273 wird über dem Transistor 200 bereitgestellt. Der Isolator 274 wird über dem Isolator 273 bereitgestellt. Der Isolator 280 wird über dem Isolator 274 bereitgestellt.
  • Der Leiter 240 ist in Kontakt mit den Innenwänden von Öffnungen in dem Isolator 273, dem Isolator 274 und dem Isolator 280 ausgebildet. Hier kann sich die Oberseite des Leiters 240 auf im Wesentlichen der gleichen Ebene wie die Oberseite des Isolators 280 befinden. Es sei angemerkt, dass, obwohl bei dieser Ausführungsform der Leiter 240 eine zweischichtige Struktur aufweist, die vorliegende Erfindung nicht darauf beschränkt ist. Beispielsweise kann der Leiter 240 eine Einzelschicht sein oder eine mehrschichtige Struktur aus drei oder mehr Schichten aufweisen.
  • Wie in 18(B) dargestellt, beinhaltet der Transistor 200 einen Isolator 214 und einen Isolator 216, die über einem Substrat (nicht dargestellt) bereitgestellt sind, einen Leiter 205, der derart bereitgestellt ist, dass er in dem Isolator 214 und dem Isolator 216 eingebettet ist, einen Isolator 220, der über dem Isolator 216 und dem Leiter 205 bereitgestellt ist, einen Isolator 222, der über dem Isolator 220 bereitgestellt ist, einen Isolator 224, der über dem Isolator 222 bereitgestellt ist, einen Oxidhalbleiter 230 (einen Oxidhalbleiter 230a, einen Oxidhalbleiter 230b und einen Oxidhalbleiter 230c), der über dem Isolator 224 bereitgestellt ist, einen Isolator 250, der über dem Oxidhalbleiter 230 bereitgestellt ist, ein Metalloxid 252, das über dem Isolator 250 bereitgestellt ist, einen Leiter 260 (einen Leiter 260a und einen Leiter 260b), der über dem Metalloxid 252 bereitgestellt ist, einen Isolator 270, der über dem Leiter 260 bereitgestellt ist, einen Isolator 271, der über dem Isolator 270 bereitgestellt ist, einen Isolator 275, der in Kontakt mit mindestens den Seitenflächen des Oxidhalbleiters 230c, des Isolators 250, des Metalloxids 252 und des Leiters 260 bereitgestellt ist, und Schichten 242, die über dem Oxidhalbleiter 230 bereitgestellt sind. Außerdem wird ein Leiter 240a in Kontakt mit einer der Schichten 242 bereitgestellt.
  • Bei dem Transistor 200 dient eine der Schichten 242 als eine/einer von einer Source und einem Drain, die andere der Schichten 242 als die/der andere von der Source und dem Drain, der Leiter 260 als Frontgate und der Leiter 205 als Rückgate.
  • Es sei angemerkt, dass, obwohl der Transistor 200 eine dreischichtige Struktur aus dem Oxidhalbleiter 230a, dem Oxidhalbleiter 230b und dem Oxidhalbleiter 230c aufweist, die vorliegende Erfindung nicht auf diese Struktur beschränkt ist. Beispielsweise kann eine einschichtige Struktur aus dem Oxidhalbleiter 230b, eine zweischichtige Struktur aus dem Oxidhalbleiter 230b und dem Oxidhalbleiter 230a, eine zweischichtige Struktur aus dem Oxidhalbleiter 230b und dem Oxidhalbleiter 230c oder eine mehrschichtige Struktur aus vier oder mehr Schichten zum Einsatz kommen. Obwohl bei dem Transistor 200 der Leiter 260a und der Leiter 260b übereinander angeordnet sind, ist die vorliegende Erfindung nicht auf diese Struktur beschränkt.
  • Als Nächstes wird ein Oxidhalbleiter 230, der für den Transistor 200 verwendet wird, ausführlich beschrieben. Bei dem Transistor 200 wird vorzugsweise für den Oxidhalbleiter 230, der einen Kanalbildungsbereich aufweist (Oxidhalbleiter 230a, Oxidhalbleiter 230b und Oxidhalbleiter 230c), ein Metalloxid, das als Oxidhalbleiter dient (nachstehend auch als Oxidhalbleiter bezeichnet), verwendet.
  • Der Transistor 200, der einen Oxidhalbleiter in einem Kanalbildungsbereich enthält, weist einen sehr niedrigen Leckstrom im Sperrzustand auf; somit kann eine Speichervorrichtung mit geringem Stromverbrauch bereitgestellt werden. Außerdem kann ein Oxidhalbleiter durch ein Sputterverfahren oder dergleichen abgeschieden werden und kann daher für den Transistor 200, der in einer hoch integrierten Speichervorrichtung enthalten ist, verwendet werden.
  • Als Oxidhalbleiter 230 kann beispielsweise ein Metalloxid, wie z. B. ein In-M-Zn-Oxid (das Element M ist eine oder mehrere Art/en, die aus Aluminium, Gallium, Yttrium, Kupfer, Vanadium, Beryllium, Bor, Titan, Eisen, Nickel, Germanium, Zirconium, Molybdän, Lanthan, Cer, Neodym, Hafnium, Tantal, Wolfram, Magnesium und dergleichen ausgewählt wird/werden), verwendet werden. Ein In-Ga-Oxid oder ein In-Zn-Oxid kann als Oxidhalbleiter 230 verwendet werden.
  • Dabei wird zusätzlich zu Elementen, die in einem Oxidhalbleiter enthalten sind, ein Metallelement, wie z. B. Aluminium, Ruthenium, Titan, Tantal, Chrom, Wolfram oder dergleichen, zugesetzt, wodurch eine Metallverbindung ausgebildet wird und ein Widerstand eines Oxidhalbleiters verringert wird. Es sei angemerkt, dass vorzugsweise Aluminium, Titan, Tantal, Wolfram oder dergleichen verwendet wird.
  • Um einem Oxidhalbleiter ein Metallelement zuzusetzen, wird vorzugsweise z. B. ein Metallfilm, ein Nitridfilm, der ein Metallelement enthält, oder ein Oxidfilm, der ein Metallelement enthält, über einem Oxidhalbleiter bereitgestellt. Indem einer dieser Filme bereitgestellt wird, wird in einigen Fällen ein Teil von Sauerstoff in einem Oxidhalbleiter, der sich an der Grenzfläche zwischen einem dieser Filme und dem Oxidhalbleiter oder in der Umgebung der Grenzfläche befindet, von einem dieser Filme oder dergleichen absorbiert und wird eine Sauerstofffehlstelle gebildet, wodurch sich der Widerstand in der Umgebung der Grenzfläche verringern könnte.
  • Nachdem ein Metallfilm, ein Nitridfilm, der ein Metallelement enthält, oder ein Oxidfilm, der ein Metallelement enthält, über einem Oxidhalbleiter bereitgestellt worden ist, wird vorzugsweise eine Wärmebehandlung in einer Stickstoff enthaltenden Atmosphäre durchgeführt. Durch die Wärmebehandlung in einer Stickstoff enthaltenden Atmosphäre diffundiert von dem Metallfilm, dem Nitridfilm, der ein Metallelement enthält, oder dem Oxidfilm, der ein Metallelement enthält, ein Metallelement, das eine Komponente des Films ist, in den Oxidhalbleiter, oder ein Metallelement, das eine Komponente eines Oxidhalbleiters ist, diffundiert in den Film. Dadurch bilden ein Oxidhalbleiter und der Film eine Metallverbindung aus, und ein Widerstand des Oxidhalbleiters kann verringert werden. Ein Metallelement, das einem Oxidhalbleiter zugesetzt wird, wird relativ stabil, wenn eine Metallverbindung aus dem Oxidhalbleiter und dem Metallelement ausgebildet wird, wodurch eine sehr zuverlässige Speichervorrichtung bereitgestellt werden kann.
  • An der Grenzfläche zwischen dem Metallfilm, dem Nitridfilm, der ein Metallelement enthält, oder dem Oxidfilm, der ein Metallelement enthält, und dem Oxidhalbleiter kann eine Verbindungsschicht (nachstehend auch als andere Schicht bezeichnet) ausgebildet sein. Es sei angemerkt, dass es sich bei einer Verbindungsschicht (andere Schicht) um eine Schicht handelt, die Komponenten eines Metallfilms, eines Nitridfilms, der ein Metallelement enthält, oder eines Oxidfilms, der ein Metallelement enthält, und eine Komponente eines Oxidhalbleiters enthält. Beispielsweise kann eine Legierungsschicht aus einem Metallelement eines Oxidhalbleiters und einem zugesetzten Metallelement als Verbindungsschicht ausgebildet sein. Die Legierungsschicht ist relativ stabil, wodurch eine sehr zuverlässige Speichervorrichtung bereitgestellt werden kann.
  • Wasserstoff, der in einem Oxidhalbleiter vorhanden ist, wird in dem Fall, in dem er in einen Bereich mit verringertem Widerstand in dem Oxidhalbleiter diffundiert und in eine Sauerstofffehlstelle in dem Bereich mit verringertem Widerstand eintritt, relativ stabil. Außerdem ist es bekannt, dass Wasserstoff in einer Sauerstofffehlstelle, die in einem Oxidhalbleiter vorhanden ist, durch eine Wärmebehandlung bei 250 °C oder höher von einer Sauerstofffehlstelle freigegeben wird, in den Bereich mit verringertem Widerstand in einem Oxidhalbleiter diffundiert, in eine Sauerstofffehlstelle in dem Bereich mit verringertem Widerstand eintritt und relativ stabil wird. Folglich gibt es die Tendenz, dass sich der Widerstand eines Bereichs mit verringertem Widerstand in einem Oxidhalbleiter oder eines Bereichs, in dem eine Metallverbindung ausgebildet wird, durch eine Wärmebehandlung weiter verringert, und dass ein Oxidhalbleiter, dessen Widerstand nicht verringert wird, hochrein wird (durch Verringerung von Verunreinigungen, wie z. B. Wasser oder Wasserstoff), wodurch dessen Widerstand weiter erhöht wird.
  • Eine Ladungsträgerdichte eines Oxidhalbleiters wird durch die Präsenz von Verunreinigungselementen, wie z. B. Wasserstoff, Stickstoff oder dergleichen, erhöht. Wasserstoff, der in einem Oxidhalbleiter enthalten ist, reagiert mit Sauerstoff, der an ein Metallatom gebunden ist, zu Wasser, und daher bildet er in einigen Fällen eine Sauerstofffehlstelle. Infolge des Eindringens von Wasserstoff in die Sauerstofffehlstelle wird die Ladungsträgerdichte erhöht. In einigen Fällen verursacht ferner eine Bindung eines Teils von Wasserstoff an Sauerstoff, der an ein Metallatom gebunden ist, die Erzeugung eines Elektrons, das als Ladungsträger dient. Das heißt, dass der Widerstand eines Oxidhalbleiters, der Stickstoff oder Wasserstoff enthält, verringert wird.
  • Deshalb können ein hochohmiger Bereich und ein niederohmiger Bereich in einem Oxidhalbleiter bereitgestellt werden, wenn ein Metallelement und Verunreinigungselemente, wie z. B. Wasserstoff, Stickstoff oder dergleichen, einem Oxidhalbleiter selektiv zugesetzt werden. Daher können dann, wenn der Widerstand des Oxidhalbleiters 230 selektiv verringert wird, ein Bereich, der als Halbleiter mit niedriger Ladungsträgerdichte dient, und Bereiche mit verringertem Widerstand, die als Source-Bereich oder Drain-Bereich dienen, in dem Oxidhalbleiter 230, der zur Inselform verarbeitet ist, bereitgestellt werden.
  • Hier ist 20 eine vergrößerte Ansicht des Bereichs, der in 18(B) von gestrichelten Linien umschlossen ist und einen Oxidhalbleiter 230b enthält, dessen Widerstand selektiv verringert wird.
  • Wie in 20 dargestellt, umfasst der Oxidhalbleiter 230 einen Bereich 234, der als Kanalbildungsbereich des Transistors dient, einen Bereich 231 (einen Bereich 231a und einen Bereich 231b), der als Source-Bereich oder Drain-Bereich dient, und einen Bereich 232 (einen Bereich 232a und einen Bereich 232b), der zwischen dem Bereich 234 und dem Bereich 231 bereitgestellt wird.
  • Es handelt sich bei dem Bereich 231, der als Source-Bereich oder Drain-Bereich dient, um einen Bereich, der eine niedrige Sauerstoffkonzentration und einen verringerten Widerstand aufweist. Außerdem handelt es sich bei dem Bereich 234, der als Kanalbildungsbereich dient, um einen hochohmigen Bereich, der eine höhere Sauerstoffkonzentration und eine niedrigere Ladungsträgerdichte aufweist als der Bereich 231, der als Source-Bereich oder Drain-Bereich dient. Außerdem handelt es sich bei dem Bereich 232 um einen Bereich, der eine höhere Sauerstoffkonzentration und eine niedrigere Ladungsträgerdichte aufweist als der Bereich 231, der als Source-Bereich oder Drain-Bereich dient, und eine niedrigere Sauerstoffkonzentration und eine höhere Ladungsträgerdichte aufweist als der Bereich 234, der als Kanalbildungsbereich dient.
  • Es sei angemerkt, dass die Konzentration eines Metallelements und/oder diejenige eines Verunreinigungselements, wie z. B. Wasserstoff und Stickstoff, in dem Bereich 231 vorzugsweise höher sind/ist als diejenigen/diejenige in jedem des Bereichs 232 und des Bereichs 234.
  • Beispielsweise enthält der Bereich 231 vorzugsweise zusätzlich zu dem Oxidhalbleiter 230 ein oder mehrere Metallelement/e aus Aluminium, Titan, Tantal, Wolfram, Chrom und dergleichen.
  • Um den Bereich 231 auszubilden, kann beispielsweise ein Film, der ein Metallelement enthält, in Kontakt mit dem Bereich 231 des Oxidhalbleiters 230 bereitgestellt werden. Der Film, der ein Metallelement enthält, wird vorzugsweise nach dem Ausbilden des Bereichs 231 durch Ätzen entfernt. Es sei angemerkt, dass ein Metallfilm, ein Oxidfilm, der ein Metallelement enthält, oder ein Nitridfilm, der ein Metallelement enthält, für den Film, der ein Metallelement enthält, verwendet werden kann. Dabei kann eine Schicht 242 an der Grenzfläche zwischen dem Film, der ein Metallelement enthält, und dem Oxidhalbleiter 230 ausgebildet werden. Beispielsweise wird in einigen Fällen eine Schicht 242 auf einer Oberseite und einer Seitenfläche des Oxidhalbleiters 230 ausgebildet. Es sei angemerkt, dass es sich bei einer Schicht 242 um eine Schicht handelt, die eine Metallverbindung enthält, die eine Komponente des Films, der ein Metallelement enthält, und eine Komponente des Oxidhalbleiters 230 enthält. Daher kann die Schicht 242 auch als Verbindungsschicht bezeichnet werden. Beispielsweise kann eine Legierungsschicht aus einem Metallelement in dem Oxidhalbleiter 230 und einem zugesetzten Metallelement als Schicht 242 ausgebildet sein.
  • Indem dem Oxidhalbleiter 230 ein Metallelement zugesetzt wird, wird eine Metallverbindung in dem Oxidhalbleiter 230 ausgebildet, wodurch der Widerstand des Bereichs 231 verringert werden kann.
  • Der Bereich 231 umfasst in einigen Fällen einen Bereich mit verringertem Widerstand der Schicht 242. Deshalb dient in einigen Fällen mindestens ein Teil der Schicht 242 als Source-Bereich oder Drain-Bereich des Transistors 200.
  • Der Bereich 232 umfasst einen Bereich, der sich mit dem Isolator 275 überlappt. In dem Bereich 232 ist vorzugsweise die Konzentration eines Metallelements, wie z. B. Aluminium, Titan, Tantal, Wolfram und Chrom, und/oder diejenige eines Verunreinigungselements, wie z. B. Wasserstoff und Stickstoff, höher als diejenigen/diejenige in dem Bereich 234. Indem ein Film, der das vorstehende Metallelement enthält, in Kontakt mit dem Bereich 231 des Oxidhalbleiters 230 bereitgestellt wird, wird beispielsweise eine Metallverbindung in einigen Fällen durch eine Komponente in dem Film, der das vorstehende Metallelement enthält, und eine Komponente des Oxidhalbleiters ausgebildet. Die Metallverbindung kann Wasserstoff, der in dem Oxidhalbleiter 230 enthalten ist, an sich binden. Demzufolge wird in einigen Fällen eine Konzentration von Wasserstoff in dem Bereich 232, der sich in der Umgebung des Bereichs 231 befindet, erhöht.
  • Es sei angemerkt, dass der Bereich 232a und/oder der Bereich 232b einen Bereich aufweisen können/kann, der sich mit dem Leiter 260 überlappt.
  • Obwohl in 20 der Bereich 234, der Bereich 231 und der Bereich 232 in dem Oxidhalbleiter 230b gebildet werden, ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Beispielsweise können diese Bereiche auch in der Schicht 242, der Verbindungsschicht, die zwischen der Schicht 242 und dem Oxidhalbleiter 230 ausgebildet wird, dem Oxidhalbleiter 230a und dem Oxidhalbleiter 230c gebildet werden. Obwohl in 20 die Grenzen zwischen den Bereichen im Wesentlichen senkrecht zu der Oberseite des Oxidhalbleiters 230 dargestellt werden, ist diese Ausführungsform nicht darauf beschränkt. Beispielsweise kann der Bereich 232 in der Nähe der Oberseite des Oxidhalbleiters 230b in Richtung des Leiters 260 vorstehen, und er kann in der Nähe der Unterseite des Oxidhalbleiters 230a in Richtung des Leiters 240a oder des Leiters 240b zurücktreten.
  • In dem Oxidhalbleiter 230 ist es in einigen Fällen schwierig, eine Grenzfläche zwischen den Bereichen deutlich zu beobachten. Die Konzentration eines Metallelements und diejenige von Verunreinigungselementen, wie z. B. Wasserstoff und Stickstoff, welche in jedem Bereich detektiert werden, können sich nicht nur zwischen den Bereichen stufenweise verändern, sondern auch in jedem Bereich allmählich verändern (auch als Gradation bezeichnet). Das heißt, dass der Bereich, der näher an einem Kanalbildungsbereich liegt, vorzugsweise eine niedrigere Konzentration von einem Metallelement und Verunreinigungselementen, wie z. B. Wasserstoff und Stickstoff, aufweist.
  • Um den Widerstand des Oxidhalbleiters 230 selektiv zu verringern, können/kann ein Metallelement, das die Leitfähigkeit erhöht, wie z. B. Aluminium, Titan, Tantal, Wolfram, Chrom, und/oder eine Verunreinigung einem gewünschten Bereich zugesetzt werden. Es sei angemerkt, dass als Verunreinigung ein Element, das eine Sauerstofffehlstelle bildet, ein Element, das von einer Sauerstofffehlstelle eingefangen wird, oder dergleichen verwendet werden kann. Beispiele für das Element umfassen Wasserstoff, Bor, Kohlenstoff, Stickstoff, Fluor, Phosphor, Schwefel, Chlor und ein Edelgas. Typische Beispiele für das Edelgaselement umfassen Helium, Neon, Argon, Krypton und Xenon.
  • Wenn der Anteil des vorstehend beschriebenen Metallelements, das die Leitfähigkeit erhöht, des Elements, das eine Sauerstofffehlstelle bildet, oder des Elements, das von einer Sauerstofffehlstelle eingefangen wird, in dem Bereich 231 erhöht wird, können die Ladungsträgerdichte erhöht und der Widerstand verringert werden.
  • Um den Widerstand des Bereichs 231 zu verringern, kann beispielsweise ein Film, der das vorstehende Metallelement enthält, in Kontakt mit dem Bereich 231 des Oxidhalbleiters 230 ausgebildet werden. Für den Film, der das Metallelement enthält, kann ein Metallfilm, ein Oxidfilm, der ein Metallelement enthält, oder ein Nitridfilm, der ein Metallelement enthält, verwendet werden. Der Film, der das Metallelement enthält, wird vorzugsweise über dem Oxidhalbleiter 230 bereitgestellt, wobei mindestens der Isolator 250, das Metalloxid 252, der Leiter 260, der Isolator 270, der Isolator 271 und der Isolator 275 dazwischen angeordnet sind. Es sei angemerkt, dass der Film, der das vorstehende Metallelement enthält, vorzugsweise eine Dicke von größer als oder gleich 10 nm und kleiner als oder gleich 200 nm aufweist. Der Film, der das vorstehende Metallelement enthält, ist beispielsweise ein Film, der ein Metallelement, wie z. B. Aluminium, Titan, Tantal, Wolfram, Chrom oder dergleichen, enthält. Es sei angemerkt, dass der vorstehende Film, der ein Metallelement enthält, durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden kann.
  • Der Oxidhalbleiter 230 ist in Kontakt mit dem Film, der das vorstehende Metallelement enthält, wodurch eine Metallverbindung aus einer Komponente in dem Film, der das Metallelement enthält, und einer Komponente des Oxidhalbleiters 230 ausgebildet wird, so dass der Bereich 231 mit einem verringert Widerstand gebildet wird. In einigen Fällen wird ein Teil des Sauerstoffs in dem Oxidhalbleiter 230, der sich an der Grenzfläche zwischen dem Oxidhalbleiter 230 und dem Film, der das Metallelement enthält, oder in der Umgebung der Grenzfläche befindet, von der Schicht 242 absorbiert, wird eine Sauerstofffehlstelle in dem Oxidhalbleiter 230 gebildet, wodurch der Widerstand verringert und der Bereich 231 gebildet wird.
  • Außerdem wird vorzugsweise eine Wärmebehandlung in einer Stickstoff enthaltenden Atmosphäre in dem Zustand, in dem der Oxidhalbleiter 230 in Kontakt mit dem Film ist, der das vorstehende Metallelement enthält, durchgeführt. Durch die Wärmebehandlung diffundiert von dem Film, der das Metallelement enthält, ein Metallelement, das eine Komponente des Films ist, in den Oxidhalbleiter 230 oder ein Metallelement, das eine Komponente des Oxidhalbleiters 230 ist, in den Film. Dadurch bilden der Oxidhalbleiter 230 und der Film eine Metallverbindung aus, und ein Widerstand des Oxidhalbleiters 230 wird verringert. Auf diese Weise wird zwischen dem Oxidhalbleiter 230 und dem Film, der das Metallelement enthält, die Schicht 242 ausgebildet. Es sei angemerkt, dass dabei eine Legierung aus dem Metallelement des Oxidhalbleiters 230 und dem Metallelement des Films, der das Metallelement enthält, gebildet werden kann. Dementsprechend enthält die Schicht 242 in einigen Fällen eine Legierung. Die Legierung ist relativ stabil, und eine sehr zuverlässige Speichervorrichtung kann bereitgestellt werden.
  • Die vorstehende Wärmebehandlung kann beispielsweise bei Temperatur von höher als oder gleich 250 °C und niedriger als oder gleich 650 °C, bevorzugt höher als oder gleich 300 °C und niedriger als oder gleich 500 °C, bevorzugter höher als oder gleich 320 °C und niedriger als oder gleich 450 °C durchgeführt werden. Es sei angemerkt, dass die Wärmebehandlung in einer Stickstoffatmosphäre oder einer Inertgasatmosphäre durchgeführt wird. Die Wärmebehandlung kann unter reduziertem Druck durchgeführt werden. Außerdem kann eine Wärmebehandlung in einer Oxidationsgasatmosphäre durchgeführt werden, nachdem eine Wärmebehandlung in einer Stickstoffatmosphäre oder einer Inertgasatmosphäre durchgeführt worden ist.
  • Wenn Wasserstoff in dem Oxidhalbleiter 230 in den Bereich 231 diffundiert und dort in eine Sauerstofffehlstelle eintritt, wird er relativ stabil. Wasserstoff in einer Sauerstofffehlstelle in dem Bereich 234 wird durch eine Wärmebehandlung bei 250 °C oder höher von der Sauerstofffehlstelle freigegeben, diffundiert in den Bereich 231, tritt in eine Sauerstofffehlstelle in dem Bereich 231 ein und wird relativ stabil. Deshalb wird der Widerstand des Bereichs 231 durch eine Wärmebehandlung weiter verringert. Der Bereich 234 wird hochrein (durch Verringerung von Verunreinigungen, wie z. B. Wasser oder Wasserstoff), wodurch dessen Widerstand weiter erhöht wird.
  • Andererseits wird in Bereichen, die sich mit dem Leiter 260 oder dem Isolator 275 überlappen, des Oxidhalbleiters 230 (dem Bereich 234 und dem Bereich 232) der Zusatz eines Metallelements verhindert, da sie von dem Leiter 260 und dem Isolator 275 bedeckt sind. In dem Bereich 234 und dem Bereich 232 des Oxidhalbleiters 230 wird verhindert, dass Sauerstoffatome in dem Oxidhalbleiter 230 von dem Film, der das vorstehende Metallelement enthält, absorbiert werden.
  • Indem Sauerstoff in dem Bereich 231 des Oxidhalbleiters 230 und dem Bereich 232, der dem Bereich 231 benachbart ist, von dem Film, der das vorstehende Metallelement enthält, absorbiert wird, werden in einigen Fällen Sauerstofffehlstellen in dem Bereich 231 und dem Bereich 232 erzeugt. Indem Wasserstoff in dem Oxidhalbleiter 230 in die Sauerstofffehlstellen eintritt, erhöht sich die Ladungsträgerdichte des Bereichs 231 und des Bereichs 232. Folglich wird der Widerstand des Bereichs 231 und des Bereichs 232 des Oxidhalbleiters 230 verringert.
  • In dem Fall, in dem der Film, der das vorstehende Metallelement enthält, eine Eigenschaft zum Absorbieren von Wasserstoff aufweist, wird Wasserstoff in dem Oxidhalbleiter 230 von dem Film absorbiert. Deshalb kann Wasserstoff, der eine Verunreinigung in dem Oxidhalbleiter 230 ist, verringert werden. Da der Film, der das vorstehende Metallelement enthält, später durch Ätzen entfernt wird, wird ein Großteil des Wasserstoffs entfernt, der aus dem Oxidhalbleiter 230 absorbiert worden ist.
  • Es ist wahrscheinlich, dass die elektrischen Eigenschaften des Transistors, bei dem ein Oxidhalbleiter verwendet wird, durch das Vorhandensein von Verunreinigungen und Sauerstofffehlstellen in dem Kanalbildungsbereich des Oxidhalbleiters verändert werden; als Ergebnis nimmt die Zuverlässigkeit in einigen Fällen ab. Wenn Sauerstofffehlstellen in einem Kanalbildungsbereich eines Oxidhalbleiters enthalten sind, ist es wahrscheinlich, dass ein Transistor selbstleitende Eigenschaften aufweist. Deshalb werden Sauerstofffehlstellen in dem Bereich 234, der als Kanalbildungsbereich dient, vorzugsweise so weit wie möglich verringert.
  • Wie in 20 dargestellt, wird vorzugsweise der Isolator 275 bereitgestellt, der in Kontakt mit dem Isolator 250, dem Bereich 232 des Oxidhalbleiters 230b und dem Oxidhalbleiter 230c ist und einen höheren Anteil an Sauerstoff aufweist als die stöchiometrische Zusammensetzung (nachstehend auch als überschüssiger Sauerstoff bezeichnet). Das heißt, dass Sauerstofffehlstellen in dem Bereich 234 des Oxidhalbleiters 230 verringert werden können, indem überschüssiger Sauerstoff, der in dem Isolator 275 enthalten ist, in den Bereich 234 des Oxidhalbleiters 230 diffundiert.
  • Um in dem Isolator 275 einen Bereich mit überschüssigem Sauerstoff bereitzustellen, wird vorzugsweise ein Oxid als Isolator 273, der in Kontakt mit dem Isolator 275 ist, durch ein Sputterverfahren ausgebildet. Durch die Verwendung eines Sputterverfahrens für die Abscheidung eines Oxids kann ein Isolator mit wenigen Verunreinigungen, wie z. B. Wasser oder Wasserstoff, ausgebildet werden. Im Falle der Verwendung eines Sputterverfahrens wird vorzugsweise zum Beispiel eine Abscheidung unter Verwendung einer Facing-Target-Sputtereinrichtung durchgeführt. Mit der Facing-Target-Sputtereinrichtung kann eine Abscheidung durchgeführt werden, ohne eine Ausbildungsoberfläche einem Bereich mit hohem elektrischem Feld zwischen zugewandten Targets auszusetzen; daher wird die Ausbildungsoberfläche mit geringerer Wahrscheinlichkeit aufgrund des Plasmas während der Abscheidung beschädigt. Deshalb wird es bevorzugt, da Abscheidungsschäden an dem Oxidhalbleiter 230 während der Ausbildung des Isolators, der zu dem Isolator 273 wird, verringert werden kann. Ein Abscheidungsverfahren unter Verwendung der Facing-Target-Sputtereinrichtung kann als VDSP (vapor deposition SP bzw. Dampfabscheidungssputtern) (eingetragenes Warenzeichen) bezeichnet werden.
  • Während der Abscheidung durch ein Sputterverfahren existieren Ionen und gesputterte Teilchen zwischen einem Target und einem Substrat. Beispielsweise wird ein Potential E0 dem Target zugeführt, mit dem eine Stromquelle verbunden ist. Ein Potential E1, wie z. B. ein Erdpotential, wird dem Substrat zugeführt. Es sei angemerkt, dass das Substrat elektrisch schwebend sein kann. Außerdem gibt es einen Bereich auf einem Potential E2 zwischen dem Target und dem Substrat. Die Beziehung zwischen den Potentialen erfüllt E2 > E1 > E0.
  • Die Ionen in Plasma werden durch eine Potentialdifferenz E2 - E0 beschleunigt und kollidieren mit dem Target; demzufolge werden die gesputterten Teilchen aus dem Target ausgestoßen. Diese gesputterten Teilchen heften sich an eine Abscheidungsoberfläche an und werden darüber abgeschieden; als Ergebnis wird ein Film ausgebildet. Einige Ionen prallen gegen das Target zurück und könnten als Rückstoßionen den ausgebildeten Film passieren und von dem Isolator 275 in Kontakt mit der Ausbildungsoberfläche aufgenommen werden. Die Ionen in dem Plasma werden durch eine Potentialdifferenz E2 - E1 beschleunigt und kollidieren mit der Abscheidungsoberfläche. Zu diesem Zeitpunkt erreichen einige Ionen die Innenseite des Isolators 275. Wenn die Ionen von dem Isolator 275 aufgenommen werden, wird ein Bereich, der die Ionen aufgenommen hat, in dem Isolator 275 ausgebildet. Das heißt, dass in dem Fall, in dem die Ionen Sauerstoff enthalten, ein Bereich mit überschüssigem Sauerstoff in dem Isolator 275 ausgebildet wird.
  • Die Einleitung von überschüssigem Sauerstoff in den Isolator 275 kann in dem Isolator 275 einen Bereich mit überschüssigem Sauerstoff bilden. Der überschüssige Sauerstoff in dem Isolator 275 wird dem Bereich 234 des Oxidhalbleiters 230 zugeführt und kann Sauerstofffehlstellen in dem Oxidhalbleiter 230 füllen.
  • Es sei angemerkt, dass für den Isolator 275 vorzugsweise Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid oder poröses Siliziumoxid verwendet wird. Bei Materialien, wie z. B. Siliziumoxynitrid, gibt es die Tendenz, dass ein Bereich mit überschüssigem Sauerstoff leicht ausgebildet werden. Andererseits gibt es die Tendenz, dass ein Bereich mit überschüssigem Sauerstoff in dem Oxidhalbleiter 230 im Vergleich zu dem vorstehend beschriebenen Materialien, wie z. B. Siliziumoxynitrid, mit geringerer Wahrscheinlichkeit ausgebildet werden, auch wenn ein Oxidfilm unter Verwendung eines Sputterverfahrens über dem Oxidhalbleiter 230 ausgebildet wird. Deshalb kann dem Bereich 234 des Oxidhalbleiters 230 überschüssiger Sauerstoff des Isolators 275 effektiv zugeführt werden, indem der Isolator 275, der einen Bereich mit überschüssigem Sauerstoff umfasst, in der Umgebung des Bereichs 234 des Oxidhalbleiters 230 bereitgestellt wird.
  • Für den Isolator 273 wird vorzugsweise Aluminiumoxid verwendet. Aluminiumoxid extrahiert in einigen Fällen Wasserstoff aus dem Oxidhalbleiter 230, indem eine Wärmebehandlung in einem Zustand durchgeführt wird, in dem Aluminiumoxid dem Oxidhalbleiter 230 benachbart ist. Es sei angemerkt, dass in dem Fall, in dem die Schicht 242 zwischen dem Oxidhalbleiter 230 und dem Aluminiumoxid bereitgestellt ist, in einigen Fällen Aluminiumoxid den Wasserstoff in der Schicht 242 absorbiert und die Schicht 242, in der Wasserstoff verringert worden ist, den Wasserstoff in dem Oxidhalbleiter 230 absorbiert. Auf diese Weise kann die Wasserstoffkonzentration in dem Oxidhalbleiter 230 verringert werden. Indem eine Wärmebehandlung in dem Zustand durchgeführt wird, in dem der Isolator 273 dem Oxidhalbleiter 230 benachbart ist, kann in einigen Fällen Sauerstoff von dem Isolator 273 dem Oxidhalbleiter 230, dem Isolator 224 oder dem Isolator 222 zugeführt werden.
  • Wenn die vorstehend beschriebenen Strukturen oder die vorstehend beschriebenen Schritte kombiniert werden, kann der Widerstand des Oxidhalbleiters 230 selektiv verringert werden.
  • Das heißt, dass dann, wenn ein niederohmiger Bereich unter Verwendung des Leiters 260, der als Gate-Elektrode dient, und des Isolators 275 als Maske in Oxidhalbleiter 230 ausgebildet wird, der Widerstand des Oxidhalbleiters 230 in selbstjustierender Weise verringert wird. Deshalb können in dem Fall, in dem eine Vielzahl von Transistoren 200 gleichzeitig ausgebildet werden, Schwankungen der elektrischen Eigenschaften zwischen den Transistoren verringert werden. Indem die Breite des Leiters 260 als minimale Strukturgröße bestimmt wird, kann der Transistor 200 miniaturisiert werden.
  • Folglich kann, indem die Flächen der Bereiche angemessen ausgewählt werden, ein Transistor mit elektrischen Eigenschaften, die für das Schaltungsdesign erforderlich sind, leicht bereitgestellt werden.
  • Details der Bestandteile des Transistors 200 werden nachfolgend beschrieben.
  • Der Leiter 203 erstreckt sich in der Kanalbreitenrichtung, wie in 19(A) dargestellt, und dient als Leitung, die ein Potential an den Leiter 205 anlegt. Es sei angemerkt, dass der Leiter 203 vorzugsweise derart bereitgestellt wird, dass er in dem Isolator 212 eingebettet ist. Die Erstreckungsrichtung des Leiters 203 ist nicht darauf beschränkt; beispielsweise kann sich der Leiter 203 in der Kanallängsrichtung des Transistors 200 erstrecken.
  • Der Leiter 205 wird derart platziert, dass er sich mit dem Oxidhalbleiter 230 und dem Leiter 260 überlappt. Außerdem wird der Leiter 205 vorzugsweise über und in Kontakt mit dem Leiter 203 bereitgestellt. Es sei angemerkt, dass der Leiter 205 vorzugsweise derart bereitgestellt wird, dass er in dem Isolator 214 und dem Isolator 216 eingebettet ist.
  • Hier dient der Leiter 260 als erste Gate- (auch als Frontgate bezeichnet) Elektrode, und der Leiter 205 dient als zweite Gate- (auch als Rückgate bezeichnet) Elektrode.
  • Wie vorstehend beschrieben, wird der Leiter 205 derart platziert, dass er sich mit dem Oxidhalbleiter 230 und dem Leiter 260 überlappt. Außerdem wird der Leiter 205 vorzugsweise derart bereitgestellt, dass er größer ist als der Bereich 234 des Oxidhalbleiters 230. Insbesondere erstreckt sich der Leiter 205, wie in 19(A) dargestellt, vorzugsweise über einen die Kanalbreitenrichtung kreuzenden Endabschnitt des Bereichs 234 in dem Oxidhalbleiter 230 hinaus. Das heißt, dass der Leiter 205 und der Leiter 260 vorzugsweise einander überlappen, wobei der Isolator auf einer Seitenfläche des Oxidhalbleiters 230 in der Kanalbreitenrichtung dazwischen liegt.
  • Bei der vorstehenden Struktur werden in dem Fall, in dem Potentiale an den Leiter 260 und den Leiter 205 angelegt werden, ein elektrisches Feld, das von dem Leiter 260 erzeugt wird, und ein elektrisches Feld, das von dem Leiter 205 erzeugt wird, miteinander verbunden, und der Kanalbildungsbereich, der in dem Oxidhalbleiter 230 gebildet wird, kann abdeckt werden.
  • Das heißt, dass der Kanalbildungsbereich in dem Bereich 234 elektrisch von dem elektrischen Feld des Leiters 260, der als erste Gate-Elektrode dient, und dem elektrischen Feld des Leiters 205, der als zweite Gate-Elektrode dient, umschlossen werden kann.
  • In dem Leiter 205 ist ein erster Leiter in Kontakt mit einer Innenwand einer Öffnung des Isolators 214 und des Isolators 216 ausgebildet und ist ein zweiter Leiter weiter innen ausgebildet. Hier können die Oberseiten des ersten Leiters und des zweiten Leiters im Wesentlichen in gleicher Höhe liegen wie die Oberseite des Isolators 216. Es sei angemerkt, dass, obwohl der erste Leiter des Leiters 205 und der zweite Leiter des Leiters 205 bei dem Transistor 200 übereinander angeordnet sind, die vorliegende Erfindung nicht auf diese Struktur beschränkt ist. Beispielsweise kann der Leiter 205 eine Einzelschicht sein oder eine mehrschichtige Struktur aus drei oder mehr Schichten aufweisen.
  • Hier wird für den ersten Leiter des Leiters 205 oder den ersten Leiter des Leiters 203 vorzugsweise ein leitendes Material mit einer Funktion zum Verhindern einer Diffusion von Verunreinigungen, wie z. B. einem Wasserstoffatom, einem Wasserstoffmolekül, einem Wassermolekül, einem Stickstoffatom, einem Stickstoffmolekül, einem Stickstoffoxidmolekül (z. B. N2O, NO und NO2) und einem Kupferatom, d. h. ein leitendes Material, das die vorstehenden Verunreinigungen mit geringerer Wahrscheinlichkeit passieren, verwendet. Alternativ wird vorzugsweise ein leitendes Material mit einer Funktion zum Verhindern einer Diffusion von Sauerstoff, wie z. B. Sauerstoffatomen und/oder Sauerstoffmolekülen, d. h. ein leitendes Material, das der vorstehende Sauerstoff mit geringerer Wahrscheinlichkeit passiert, verwendet. Es sei angemerkt, dass in dieser Beschreibung eine Funktion zum Verhindern einer Diffusion von Verunreinigungen oder Sauerstoff eine Funktion zum Verhindern einer Diffusion der vorstehenden Verunreinigungen und/oder des vorstehenden Sauerstoffs bezeichnet.
  • Indem der erste Leiter des Leiters 205 oder der erste Leiter des Leiters 203 eine Funktion zum Verhindern einer Diffusion von Sauerstoff aufweist, kann verhindert werden, dass die Leitfähigkeit des zweiten Leiters des Leiters 205 oder des zweiten Leiters des Leiters 203 infolge einer Oxidation verringert wird. Als leitendes Material mit einer Funktion zum Verhindern einer Diffusion von Sauerstoff wird vorzugsweise zum Beispiel Tantal, Tantalnitrid, Ruthenium, Rutheniumoxid oder dergleichen verwendet. Deshalb kann der erste Leiter des Leiters 205 oder der erste Leiter des Leiters 203 eine Einzelschicht oder eine Schichtanordnung aus den vorstehenden leitenden Materialien sein. Folglich kann verhindert werden, dass Verunreinigungen, wie z. B. Wasserstoff und Wasser, durch den Leiter 203 und den Leiter 205 in Richtung des Transistors 200 diffundieren.
  • Für den zweiten Leiter des Leiters 205 wird ferner vorzugsweise ein leitendes Material verwendet, das Wolfram, Kupfer oder Aluminium als Hauptkomponente enthält. Es sei angemerkt, dass es sich bei dem zweiten Leiter des Leiters 205 in der Zeichnung um eine Einzelschicht handelt; jedoch kann er eine mehrschichtige Struktur, beispielsweise eine Schichtanordnung aus Titan oder Titannitrid und einem beliebigen der vorstehenden leitenden Materialien, aufweisen.
  • Als zweiter Leiter des Leiters 203, der als Leitung dient, wird vorzugsweise ein Leiter verwendet, der eine höhere Leitfähigkeit aufweist als der zweite Leiter des Leiters 205. Beispielsweise kann ein leitendes Material, das Kupfer oder Aluminium als Hauptkomponente enthält, verwendet werden. Der zweite Leiter des Leiters 203 kann eine mehrschichtige Struktur, beispielsweise eine Schichtanordnung aus Titan, Titannitrid und einem beliebigen der vorstehenden leitenden Materialien, aufweisen.
  • Insbesondere wird vorzugsweise Kupfer für den Leiter 203 verwendet. Kupfer wird vorzugsweise für eine Leitung und dergleichen verwendet, da es einen niedrigen Widerstand aufweist. Jedoch diffundiert Kupfer leicht, und daher kann es die elektrische Eigenschaften des Transistors 200 verschlechtern, wenn es in den Oxidhalbleiter 230 diffundiert. Aus diesen Gründen wird beispielsweise ein Material, das Kupfer mit geringerer Wahrscheinlichkeit durchlässt, wie z. B. Aluminiumoxid oder Hafniumoxid, für den Isolator 214 verwendet, wodurch eine Diffusion von Kupfer verhindert werden kann.
  • Es sei angemerkt, dass der Leiter 205, der Isolator 214 und der Isolator 216 nicht notwendigerweise bereitgestellt werden. In diesem Fall kann ein Teil des Leiters 203 als zweite Gate-Elektrode dienen.
  • Der Isolator 210 und der Isolator 214 dienen jeweils vorzugsweise als isolierender Sperrfilm, um zu verhindern, dass Verunreinigungen, wie z. B. Wasser oder Wasserstoff, von der Seite des Substrats aus in den Transistor 200 eindringen. Deshalb wird für den Isolator 210 und den Isolator 214 vorzugsweise ein isolierendes Material mit einer Funktion zum Verhindern einer Diffusion von Verunreinigungen, wie z. B. einem Wasserstoffatom, einem Wasserstoffmolekül, einem Wassermolekül, einem Stickstoffatom, einem Stickstoffmolekül, einem Stickstoffoxidmolekül (z. B. N2O, NO und NO2) und einem Kupferatom, d. h. ein isolierendes Material, das die vorstehenden Verunreinigungen mit geringerer Wahrscheinlichkeit passieren, verwendet. Alternativ wird vorzugsweise ein isolierendes Material mit einer Funktion zum Verhindern einer Diffusion von mindestens einem von Sauerstoff, wie z. B. Sauerstoffatomen und Sauerstoffmolekülen, d. h. ein isolierendes Material, das der vorstehende Sauerstoff mit geringerer Wahrscheinlichkeit passiert, verwendet. Außerdem kann ein Isolator, der auf ähnlicher Weise wie der Isolator 210 oder der Isolator 214 als isolierender Sperrfilm dient, über dem Isolator 280 bereitgestellt werden. Dadurch kann verhindert werden, dass Verunreinigungen, wie z. B. Wasser oder Wasserstoff, von oberhalb des Isolators 280 in den Transistor 200 eindringen.
  • Zum Beispiel wird vorzugsweise Aluminiumoxid oder dergleichen für den Isolator 210 verwendet und Siliziumnitrid oder dergleichen wird für den Isolator 214 verwendet. Folglich kann verhindert werden, dass Verunreinigungen, wie z. B. Wasserstoff und Wasser, von der Richtung des Substrats aus durch den Isolator 210 und den Isolator 214 in Richtung des Transistors 200 diffundieren. Alternativ kann verhindert werden, dass Sauerstoff, der in dem Isolator 224 und dergleichen enthalten ist, durch den Isolator 210 und den Isolator 214 in Richtung des Substrats diffundiert.
  • Mit der Struktur, bei der der Leiter 205 über dem Leiter 203 angeordnet ist, kann ferner der Isolator 214 zwischen dem Leiter 203 und dem Leiter 205 bereitgestellt werden. Hier kann selbst dann, wenn ein Metall, das leicht diffundiert, wie z. B. Kupfer, für den zweiten Leiter des Leiters 203 verwendet wird, das Bereitstellen von Siliziumnitrid oder dergleichen als Isolator 214 verhindern, dass das Metall in Schichten oberhalb des Isolators 214 diffundiert.
  • Außerdem weisen der Isolator 212, der Isolator 216 und der Isolator 280, die als Zwischenschichtfilme dienen, vorzugsweise eine niedrigere Permittivität auf als der Isolator 210 oder der Isolator 214. In dem Fall, in dem ein Material mit niedriger Permittivität für einen Zwischenschichtfilm verwendet wird, kann die parasitäre Kapazität, die zwischen Leitungen erzeugt wird, verringert werden.
  • Für den Isolator 212, den Isolator 216 und den Isolator 280 kann beispielsweise eine Einzelschicht oder eine Schichtanordnung aus einem beliebigen von Isolatoren, wie z. B. Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Aluminiumoxid, Hafniumoxid, Tantaloxid, Zirconiumoxid, Blei-Zirkonat-Titanat (PZT), Strontiumtitanat (SrTiO3) und (Ba,Sr)TiO3 (BST), verwendet werden. Alternativ kann diesen Isolatoren beispielsweise Aluminiumoxid, Bismutoxid, Germaniumoxid, Nioboxid, Siliziumoxid, Titanoxid, Wolframoxid, Yttriumoxid oder Zirconiumoxid zugesetzt werden. Diese Isolatoren können alternativ einer Nitrierungsbehandlung unterzogen werden. Siliziumoxid, Siliziumoxynitrid oder Siliziumnitrid kann über den vorstehenden Isolatoren angeordnet werden.
  • Der Isolator 220, der Isolator 222 und der Isolator 224 dienen jeweils als Gate-Isolator.
  • Als Isolator 224 in Kontakt mit dem Oxidhalbleiter 230 wird hier vorzugsweise ein Isolator verwendet, der mehr Sauerstoff enthält als die stöchiometrische Zusammensetzung. Das heißt, dass vorzugsweise ein Bereich mit überschüssigem Sauerstoff in dem Isolator 224 ausgebildet wird. Wenn ein derartiger Isolator, der überschüssigen Sauerstoff enthält, in Kontakt mit dem Oxid 230 bereitgestellt wird, können Sauerstofffehlstellen in dem Oxid 230 verringert werden, was zu einer Verbesserung der Zuverlässigkeit des Transistors 200 führt.
  • Als Isolator, der den Bereich mit überschüssigem Sauerstoff umfasst, wird insbesondere vorzugsweise ein Oxidmaterial verwendet, das einen Teil von Sauerstoff durch Erwärmung abgibt. Ein Oxid, das Sauerstoff durch Erwärmung abgibt, ist ein Oxidfilm, dessen Menge an abgegebenem Sauerstoff, umgerechnet in Sauerstoffmoleküle, größer als oder gleich 1,0 × 1018 Atome/cm3, bevorzugt größer als oder gleich 1,0 × 1019 Atome/cm3, bevorzugter größer als oder gleich 2,0 × 1019 Atome/cm3 oder größer als oder gleich 3,0 × 1020 Atome/cm3 bei einer thermischen Desorptionsspektroskopie- (TDS-) Analyse ist. Es sei angemerkt, dass die Temperatur der Filmoberfläche bei der TDS-Analyse vorzugsweise in einem Bereich von höher als oder gleich 100 °C und niedriger als oder gleich 700 °C, oder höher als oder gleich 100 °C und niedriger als oder gleich 400 °C ist.
  • In dem Fall, in dem der Isolator 224 einen Bereich mit überschüssigem Sauerstoff umfasst, weist der Isolator 222 vorzugsweise eine Funktion zum Verhindern einer Diffusion von mindestens einem von Sauerstoff, wie z. B. Sauerstoffatomen und Sauerstoffmolekülen, auf, das heißt, dass der vorstehende Sauerstoff mit geringerer Wahrscheinlichkeit den Isolator 222 passiert.
  • Wenn der Isolator 222 eine Funktion zum Verhindern einer Diffusion von Sauerstoff aufweist, diffundiert Sauerstoff in dem Bereich mit überschüssigem Sauerstoff des Isolators 224 nicht in Richtung des Isolators 220 und kann daher effizient dem Oxidhalbleiter 230 zugeführt werden. Ferner kann verhindert werden, dass der Leiter 205 mit Sauerstoff in dem Bereich mit überschüssigem Sauerstoff des Isolators 224 reagiert.
  • Für den Isolator 222 wird beispielsweise eine Einzelschicht oder eine Schichtanordnung aus einem Isolator, der ein sogenanntes Material mit hohem k, wie z. B. Aluminiumoxid, Hafniumoxid, Tantaloxid, Zirconiumoxid, Blei-Zirkonat-Titanat (PZT), Strontiumtitanat (SrTiO3) oder (Ba,Sr)TiO3 (BST), enthält, vorzugsweise verwendet. Mit einer Miniaturisierung und einer hohen Integration eines Transistors kann ein Problem, wie z. B. ein Leckstrom, wegen einer Verringerung der Dicke eines Gate-Isolators verursacht werden. Wenn ein Material mit hohem k für einen als Gate-Isolator dienenden Isolator verwendet wird, kann ein Gate-Potential während des Betriebs des Transistors verringert werden, während die physikalische Dicke des Gate-Isolators gehalten wird.
  • Insbesondere wird vorzugsweise ein Isolator verwendet, der ein Oxid von Aluminium und/oder ein Oxid von Hafnium enthält, welcher ein isolierendes Material mit einer Funktion zum Verhindern einer Diffusion von Verunreinigungen, Sauerstoff und dergleichen, d. h. ein isolierendes Material, das der vorstehende Sauerstoff mit geringerer Wahrscheinlichkeit passiert, ist. Es sei angemerkt, dass vorzugsweise Aluminiumoxid, Hafniumoxid sowie ein Oxid, das Aluminium und Hafnium enthält (Hafniumaluminat), oder dergleichen für den Isolator verwendet wird, der Oxid von Aluminium und/oder Oxid von Hafnium enthält. Der Isolator 222, der aus einem derartigen Material ausgebildet wird, dient als Schicht, die eine Abgabe von Sauerstoff von dem Oxidhalbleiter 230 und ein Eindringen von Verunreinigungen, wie z. B. Wasserstoff, von der Umgebung des Transistors 200 in den Oxidhalbleiter 230 verhindert.
  • Alternativ kann diesen Isolatoren beispielsweise Aluminiumoxid, Bismutoxid, Germaniumoxid, Nioboxid, Siliziumoxid, Titanoxid, Wolframoxid, Yttriumoxid oder Zirconiumoxid zugesetzt werden. Diese Isolatoren können alternativ einer Nitrierungsbehandlung unterzogen werden. Siliziumoxid, Siliziumoxynitrid oder Siliziumnitrid kann über den vorstehenden Isolatoren angeordnet werden.
  • Der Isolator 220 ist vorzugsweise thermisch stabil. Da Siliziumoxid und Siliziumoxynitrid thermisch stabil sind, ermöglicht eine Kombination von einem Isolator aus einem Material mit hohem k und einem Isolator 220, dass die mehrschichtige Struktur thermisch stabil ist und eine hohe Permittivität aufweist.
  • Es sei angemerkt, dass der Isolator 220, der Isolator 222 und der Isolator 224 jeweils eine mehrschichtige Struktur aus zwei oder mehr Schichten aufweisen können. In diesem Fall kann, ohne Beschränkung auf eine mehrschichtige Struktur, die aus den gleichen Materialien ausgebildet wird, eine mehrschichtige Struktur verwendet werden, die aus unterschiedlichen Materialien ausgebildet wird.
  • Der Oxidhalbleiter 230 beinhaltet den Oxidhalbleiter 230a, den Oxidhalbleiter 230b über dem Oxidhalbleiter 230a und den Oxidhalbleiter 230c über dem Oxidhalbleiter 230b. Wenn der Oxidhalbleiter 230a unter dem Oxidhalbleiter 230b bereitgestellt ist, kann verhindert werden, dass Verunreinigungen von den Komponenten, die unterhalb des Oxidhalbleiters 230a ausgebildet sind, in den Oxidhalbleiter 230b diffundieren. Außerdem kann dann, wenn der Oxidhalbleiter 230c über dem Oxidhalbleiter 230b bereitgestellt ist, verhindert werden, dass Verunreinigungen von den Komponenten, die oberhalb des Oxidhalbleiters 230c ausgebildet sind, in den Oxidhalbleiter 230b diffundieren.
  • Es sei angemerkt, dass der Oxidhalbleiter 230 vorzugsweise eine mehrschichtige Struktur aus Oxiden aufweist, die sich durch das Atomverhältnis von Metallelementen voneinander unterscheiden. Insbesondere ist das Atomverhältnis des Elements M in Bestandelementen in dem Metalloxid, das als Oxidhalbleiter 230a verwendet wird, vorzugsweise größer als das Atomverhältnis des Elements M in Bestandelementen in dem Metalloxid, das als Oxidhalbleiter 230b verwendet wird. Außerdem ist das Atomverhältnis des Elements M zu In in dem Metalloxid, das als Oxidhalbleiter 230a verwendet wird, vorzugsweise größer als das Atomverhältnis des Elements M zu In in dem Metalloxid, das als Oxidhalbleiter 230b verwendet wird. Außerdem ist das Atomverhältnis von In zu dem Element M in dem Metalloxid, das als Oxidhalbleiter 230b verwendet wird, vorzugsweise größer als das Atomverhältnis von In zu dem Element M in dem Metalloxid, das als Oxidhalbleiter 230a verwendet wird. Als Oxidhalbleiter 230c kann ein Metalloxid, das als Oxidhalbleiter 230a oder Oxidhalbleiter 230b verwendet werden kann, verwendet werden.
  • Die Energie des Leitungsbandminimums von jedem des Oxidhalbleiters 230a und des Oxidhalbleiters 230c ist vorzugsweise höher als die Energie des Leitungsbandminimums des Oxidhalbleiters 230b. Mit anderen Worten: Die Elektronenaffinität von jedem des Oxidhalbleiters 230a und des Oxidhalbleiters 230c ist vorzugsweise kleiner als die Elektronenaffinität des Oxidhalbleiters 230b.
  • Hier verändern sich die Leitungsbandminima in einem Verbindungsabschnitt des Oxidhalbleiters 230a, des Oxidhalbleiters 230b und des Oxidhalbleiters 230c graduell. Mit anderen Worten: Die Leitungsbandminima in Verbindungsabschnitten des Oxidhalbleiters 230a, des Oxidhalbleiters 230b und des Oxidhalbleiters 230c verändern sich stetig oder sind stetig zusammenhängend. Dafür wird vorzugsweise die Dichte der Defektzustände in einer Mischschicht verringert, die jeweils an einer Grenzfläche zwischen dem Oxidhalbleiter 230a und dem Oxidhalbleiter 230b sowie an einer Grenzfläche zwischen dem Oxidhalbleiter 230b und dem Oxidhalbleiter 230c gebildet wird.
  • Insbesondere kann dann, wenn der Oxidhalbleiter 230a und der Oxidhalbleiter 230b sowie der Oxidhalbleiter 230b und der Oxidhalbleiter 230c abgesehen von Sauerstoff ein gemeinsames Element (als Hauptkomponente) enthalten, eine Mischschicht mit einer niedrigen Dichte der Defektzustände ausgebildet werden. Beispielsweise wird in dem Fall, in dem es sich bei dem Oxidhalbleiter 230b um ein In-Ga-Zn-Oxid handelt, vorzugsweise ein In-Ga-Zn-Oxid, ein Ga-Zn-Oxid, Galliumoxid oder dergleichen als Oxidhalbleiter 230a und Oxidhalbleiter 230c verwendet.
  • Dabei dient das Oxidhalbleiter 230b als Hauptladungsträgerweg. Wenn der Oxidhalbleiter 230a und der Oxidhalbleiter 230c die vorstehend beschriebene Struktur aufweisen, kann die Dichte der Defektzustände an der Grenzfläche zwischen dem Oxidhalbleiter 230a und dem Oxidhalbleiter 230b und an der Grenzfläche zwischen dem Oxidhalbleiter 230b und dem Oxidhalbleiter 230c verringert werden. Daher ist der Einfluss der Grenzflächenstreuung auf die Ladungsträgerübertragung gering, und bei dem Transistor 200 kann ein hoher Durchlassstrom erhalten werden.
  • Das Oxidhalbleiter 230 umfasst den Bereich 231, den Bereich 232 und den Bereich 234. Es sei angemerkt, dass mindestens ein Teil des Bereichs 231 einen Bereich umfasst, der dem Isolator 273 benachbart ist. Außerdem umfasst der Bereich 232 mindestens einen Bereich, der sich mit dem Isolator 275 überlappt.
  • Es sei angemerkt, dass dann, wenn der Transistor 200 eingeschaltet wird, der Bereich 231a oder der Bereich 231b als Source-Bereich oder Drain-Bereich dient. Andererseits dient mindestens ein Teil des Bereichs 234 als Kanalbildungsbereich. Wenn der Bereich 232 zwischen dem Bereich 231 und dem Bereich 234 bereitgestellt wird, kann der Transistor 200 einen hohen Durchlassstrom und einen niedrigen Sperrstrom aufweisen.
  • Wenn der Bereich 232 bei dem Transistor 200 bereitgestellt wird, werden hochohmige Bereiche nicht zwischen dem Bereich 231, der als Source-Bereich und Drain-Bereich dient, und dem Bereich 234, der als Kanalbildungsbereich dient, ausgebildet, so dass der Durchlassstrom und die Beweglichkeit des Transistors erhöht werden können. Da sich der Leiter 260, der als erste Gate-Elektrode dient, aufgrund der Bereiche 232 nicht mit dem Source-Bereich und dem Drain-Bereich in der Kanallängsrichtung überlappt, kann verhindert werden, dass dazwischen eine unnötige Kapazität gebildet wird. Dank des Bereichs 232 kann ferner der Sperrstrom verringert werden.
  • Beispielsweise wird für den Oxidhalbleiter, der zu dem Bereich 234 wird, vorzugsweise ein Oxidhalbleiter mit einer Bandlücke von 2 eV oder mehr, bevorzugt 2,5 eV oder mehr verwendet. Die Verwendung eines Oxidhalbleiters mit einer großen Bandlücke kann den Sperrstrom des Transistors verringern.
  • Der Isolator 250 dient als Gate-Isolator. Der Isolator 250 wird vorzugsweise in Kontakt mit der Oberseite des Oxidhalbleiters 230c platziert. Der Isolator 250 wird vorzugsweise unter Verwendung eines Isolators ausgebildet, von dem Sauerstoff durch Erwärmung abgegeben wird. Beispielsweise handelt es sich bei dem Isolator 250 um einen Oxidfilm, dessen Menge an abgegebenem Sauerstoff, umgerechnet in Sauerstoffmoleküle, größer als oder gleich 1,0 × 1018 Atome/cm3, bevorzugt größer als oder gleich 1,0 × 1019 Atome/cm3, bevorzugter 2,0 × 1019 Atome/cm3 oder 3,0 × 1020 Atome/cm3 bei einer thermischen Desorptionsspektroskopie- (TDS-) Analyse ist. Es sei angemerkt, dass die Temperatur der Filmoberfläche bei der TDS-Analyse vorzugsweise in einem Bereich von höher als oder gleich 100 °C und niedriger als oder gleich 700 °C ist.
  • Insbesondere können Siliziumoxid, das überschüssigen Sauerstoff enthält, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Siliziumoxid, dem Fluor zugesetzt worden ist, Siliziumoxid, dem Kohlenstoff zugesetzt worden ist, Siliziumoxid, dem Kohlenstoff und Stickstoff zugesetzt worden sind, oder poröses Siliziumoxid verwendet werden. Insbesondere werden Siliziumoxid und Siliziumoxynitrid, welche thermisch stabil sind, bevorzugt.
  • Wenn als Isolator 250 ein Isolator, von dem Sauerstoff durch Erwärmung abgegeben wird, in Kontakt mit der Oberseite des Oxidhalbleiters 230c bereitgestellt wird, kann Sauerstoff von dem Isolator 250 effizient zu dem Bereich 234 des Oxidhalbleiters 230b zugeführt werden. Ferner wird, wie bei dem Isolator 224, vorzugsweise die Konzentration von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, in dem Isolator 250 verringert. Die Dicke des Isolators 250 ist vorzugsweise größer als oder gleich 1 nm und kleiner als oder gleich 20 nm.
  • Außerdem kann das Metalloxid 252 bereitgestellt werden, um dem Oxidhalbleiter 230 überschüssigen Sauerstoff, der in dem Isolator 250 enthalten ist, effizient zuzuführen. Dementsprechend verhindert das Metalloxid 252 vorzugsweise eine Diffusion von Sauerstoff von dem Isolator 250. Das Bereitstellen des Metalloxids 252, der eine Diffusion von Sauerstoff verhindert, verhindert eine Diffusion von überschüssigem Sauerstoff von dem Isolator 250 in den Leiter 260. Das heißt, dass eine Verringerung der Menge an überschüssigem Sauerstoff, der dem Oxidhalbleiter 230 zugeführt wird, verhindert werden kann. Außerdem kann eine Oxidation des Leiters 260 aufgrund von überschüssigem Sauerstoff verhindert werden.
  • Es sei angemerkt, dass das Metalloxid 252 als ein Teil der ersten Gate-Elektrode dienen kann. Beispielsweise kann ein Oxidhalbleiter, der als Oxidhalbleiter 230 verwendet werden kann, als Metalloxid 252 verwendet werden. In diesem Fall wird der Leiter 260 durch ein Sputterverfahren ausgebildet, wodurch das Metalloxid 252 einen verringerten Wert des elektrischen Widerstandes aufweisen und zu einem Leiter werden kann. Ein derartiger Leiter kann als Oxidleiter- (oxide conductor, OC-) Elektrode bezeichnet werden.
  • Das Metalloxid 252 dient in einigen Fällen als Teil des Gate-Isolators. Deshalb wird in dem Fall, in dem Siliziumoxid, Siliziumoxynitrid oder dergleichen für den Isolator 250 verwendet wird, vorzugsweise ein Metalloxid, das ein Material mit hohem k mit hoher relativer Permittivität ist, als Metalloxid 252 verwendet. Mit einer derartigen mehrschichtigen Struktur kann die mehrschichtige Struktur thermisch stabil sein und eine hohe relative Permittivität aufweisen. Demzufolge kann ein Gate-Potential, das während des Betriebs des Transistors angelegt wird, verringert werden, während die physikalische Dicke gehalten wird. Außerdem kann die äquivalente Oxidfilmdicke (equivalent oxide thickness, EOT) eines Isolators, der als Gate-Isolator dient, verringert werden.
  • Obwohl das Metalloxid 252 bei dem Transistor 200 als Einzelschicht dargestellt wird, kann eine mehrschichtige Struktur aus zwei oder mehr Schichten zum Einsatz kommen. Beispielsweise können ein Metalloxid, das als ein Teil der Gate-Elektrode dient, und ein Metalloxid, das als ein Teil des Gate-Isolators dient, übereinander angeordnet werden.
  • Durch das Vorhandensein des Metalloxids 252 kann in dem Fall, in dem es als Gate-Elektrode dient, der Durchlassstrom des Transistors 200 ohne Abschwächung des Einflusses des elektrischen Feldes von dem Leiter 260 erhöht werden. In dem Fall, in dem es als Gate-Isolator dient, kann der Leckstrom zwischen dem Leiter 260 und dem Oxidhalbleiter 230 verhindert werden, da der Abstand zwischen dem Leiter 260 und dem Oxidhalbleiter 230 durch die physikalische Dicke des Isolators 250 und des Metalloxids 252 gehalten wird. Deshalb können dann, wenn die mehrschichtige Struktur aus dem Isolator 250 und dem Metalloxid 252 bereitgestellt wird, der physikalische Abstand zwischen dem Leiter 260 und dem Oxidhalbleiter 230 sowie die Intensität des elektrischen Feldes, das von dem Leiter 260 an den Oxidhalbleiter 230 angelegt wird, angemessen leicht angepasst werden.
  • Insbesondere kann ein Metalloxid, das durch Verringerung des Widerstandes eines Oxidhalbleiters erhalten wird, der für den Oxidhalbleiter 230 verwendet werden kann, für das Metalloxid 252 verwendet werden. Alternativ kann ein Metalloxid, das eine oder mehrere Art/en enthält, die aus Hafnium, Aluminium, Gallium, Yttrium, Zirconium, Wolfram, Titan, Tantal, Nickel, Germanium, Magnesium und dergleichen ausgewählt wird/werden, verwendet werden.
  • Insbesondere wird vorzugsweise ein Isolator, der Oxid von Aluminium und/oder Oxid von Hafnium enthält, beispielsweise Aluminiumoxid, Hafniumoxid sowie ein Oxid, das Aluminium und Hafnium enthält (Hafniumaluminat), verwendet. Insbesondere weist Hafniumaluminat eine höhere Wärmebeständigkeit auf als ein Hafniumoxid. Deshalb wird Hafniumaluminat bevorzugt, da es weniger wahrscheinlich ist, dass es durch ein thermisches Budget in dem folgenden Prozess kristallisiert wird. Es sei angemerkt, dass das Metalloxid 252 nicht notwendigerweise bereitgestellt wird. Es kann entsprechend den erforderlichen Transistoreigenschaften angemessen bereitgestellt werden.
  • Der Leiter 260, der als erste Gate-Elektrode dient, beinhaltet den Leiter 260a und den Leiter 260b über dem Leiter 260a. Für den Leiter 260a wird, wie bei dem ersten Leiter des Leiters 205, vorzugsweise ein leitendes Material mit einer Funktion zum Verhindern einer Diffusion von Verunreinigungen, wie z. B. einem Wasserstoffatom, einem Wasserstoffmolekül, einem Wassermolekül, einem Stickstoffatom, einem Stickstoffmolekül, einem Stickstoffoxidmolekül (z. B. N2O, NO und NO2) und einem Kupferatom, verwendet. Alternativ wird vorzugsweise ein leitendes Material mit einer Funktion zum Verhindern einer Diffusion von mindestens einem von Sauerstoff, wie z. B. Sauerstoffatomen und Sauerstoffmolekülen, verwendet.
  • Wenn der Leiter 260a eine Funktion zum Verhindern einer Diffusion von Sauerstoff aufweist, kann verhindert werden, dass die Leitfähigkeit des Leiters 260b infolge einer Oxidation durch überschüssigen Sauerstoff, der in dem Isolator 250 und dem Metalloxid 252 enthalten ist, verringert wird. Als leitendes Material mit einer Funktion zum Verhindern einer Diffusion von Sauerstoff wird vorzugsweise zum Beispiel Tantal, Tantalnitrid, Ruthenium, Rutheniumoxid oder dergleichen verwendet.
  • Für den Leiter 260b wird ferner vorzugsweise ein leitendes Material verwendet, das Wolfram, Kupfer oder Aluminium als Hauptkomponente enthält. Als Leiter 260, der als Leitung dient, wird vorzugsweise ein Leiter verwendet, der eine hohe Leitfähigkeit aufweist. Beispielsweise kann ein leitendes Material, das Wolfram, Kupfer oder Aluminium als Hauptkomponente enthält, verwendet werden. Der Leiter 260b kann eine mehrschichtige Struktur, beispielsweise eine Schichtanordnung aus Titan, Titannitrid und einem beliebigen der vorstehenden leitenden Materialien, aufweisen.
  • In dem Fall, in dem sich der Leiter 205, wie in 19(A) dargestellt, über den die Kanalbreitenrichtung kreuzenden Endabschnitt des Oxidhalbleiters 230 hinaus erstreckt, überlappt sich der Leiter 260 in dem Bereich vorzugsweise mit dem Leiter 205, wobei der Isolator 250 dazwischen liegt. Das heißt, dass eine mehrschichtige Struktur aus dem Leiter 205, dem Isolator 250 und dem Leiter 260 vorzugsweise außerhalb der Seitenfläche des Oxidhalbleiters 230 ausgebildet wird.
  • Bei der vorstehenden Struktur werden in dem Fall, in dem Potentiale an den Leiter 260 und den Leiter 205 angelegt werden, ein elektrisches Feld, das von dem Leiter 260 erzeugt wird, und ein elektrisches Feld, das von dem Leiter 205 erzeugt wird, miteinander verbunden, und der Kanalbildungsbereich, der in dem Oxidhalbleiter 230 gebildet wird, kann bedeckt werden.
  • Das heißt, dass der Bereich 234, der als Kanalbildungsbereich dient, elektrisch von dem elektrischen Feld des Leiters 260, der als erste Gate-Elektrode dient, und dem elektrischen Feld des Leiters 205, der als zweite Gate-Elektrode dient, umschlossen werden kann.
  • Der Isolator 270, der als Sperrfilm dient, kann über dem Leiter 260b platziert werden. Für den Isolator 270 wird vorzugsweise ein isolierendes Material verwendet, das eine Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, und Sauerstoff aufweist. Zum Beispiel wird vorzugsweise Aluminiumoxid oder Hafniumoxid verwendet. Dadurch kann eine Oxidation des Leiters 260 aufgrund von Sauerstoff von Komponenten, die höher bereitgestellt sind als der Isolator 270, verhindert werden. Außerdem kann verhindert werden, dass Verunreinigungen, wie z. B. Wasser und Wasserstoff, von Komponenten, die höher bereitgestellt sind als Isolator 270, durch den Leiter 260 und den Isolator 250 in den Oxidhalbleiter 230 eindringen.
  • Ferner wird der Isolator 271, der als Hartmaske dient, vorzugsweise über dem Isolator 270 platziert. Durch Bereitstellen des Isolators 271 kann der Leiter 260 derart verarbeitet werden, dass die Seitenfläche des Leiters 260 im Wesentlichen senkrecht ist. Insbesondere kann ein Winkel, der von der Seitenfläche des Leiters 260 und einer Oberfläche des Substrats gebildet wird, größer als oder gleich 75° und kleiner als oder gleich 100°, vorzugsweise größer als oder gleich 80° und kleiner als oder gleich 95° sein. Wenn der Leiter 260 zu einer derartigen Form verarbeitet wird, kann der Isolator 275, der anschließend ausgebildet wird, in einer gewünschten Form ausgebildet werden.
  • Es sei angemerkt, dass ein isolierendes Material, das eine Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, und Sauerstoff aufweist, für den Isolator 271 verwendet wird, so dass der Isolator 271 auch als Sperrfilm dient. In diesem Fall wird der Isolator 270 nicht notwendigerweise bereitgestellt.
  • Der Isolator 275, der als Pufferschicht dient, wird in Kontakt mit der Seitenfläche des Oxidhalbleiters 230c, der Seitenfläche des Isolators 250, der Seitenfläche des Metalloxids 252, der Seitenfläche des Leiters 260 und der Seitenfläche des Isolators 270 bereitgestellt.
  • Als Isolator 275 wird vorzugsweise zum Beispiel Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Siliziumoxid, dem Fluor zugesetzt worden ist, Siliziumoxid, dem Kohlenstoff zugesetzt worden ist, Siliziumoxid, dem Kohlenstoff und Stickstoff zugesetzt worden sind, poröses Siliziumoxid, ein Harz oder dergleichen verwendet. Insbesondere werden Siliziumoxid und Siliziumoxynitrid, welche thermisch stabil sind, bevorzugt. Insbesondere sind Siliziumoxid und poröses Siliziumoxid vorzuziehen, da ein Bereich mit überschüssigem Sauerstoff in einem nachfolgenden Schritt leicht ausgebildet werden kann.
  • Außerdem umfasst der Isolator 275 vorzugsweise einen Bereich mit überschüssigem Sauerstoff. Wenn als Isolator 275 ein Isolator, von dem Sauerstoff durch Erwärmung abgegeben wird, in Kontakt mit dem Oxidhalbleiter 230c und dem Isolator 250 bereitgestellt wird, kann von dem Isolator 250 zu dem Bereich 234 des Oxidhalbleiters 230b Sauerstoff effizient zugeführt werden. Ferner wird vorzugsweise die Konzentration von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, in dem Isolator 275 verringert.
  • Der Isolator 273 wird mindestens über der Schicht 242 und dem Isolator 275 bereitgestellt. Indem der Isolator 273 durch ein Sputterverfahren ausgebildet wird, kann in dem Isolator 275 ein Bereich mit überschüssigem Sauerstoff bereitgestellt werden. Dadurch kann dem Oxidhalbleiter 230 Sauerstoff von dem Bereich mit überschüssigem Sauerstoff zugeführt werden. Indem der Isolator 273 über der Schicht 242 des Oxidhalbleiters 230 bereitgestellt wird, kann Wasserstoff in dem Oxidhalbleiter 230 von dem Isolator 273 entzogen werden.
  • Beispielsweise kann als Isolator 273 ein Metalloxid, das eine oder mehrere Art/en enthält, die aus Hafnium, Aluminium, Gallium, Yttrium, Zirconium, Wolfram, Titan, Tantal, Nickel, Germanium, Magnesium oder dergleichen ausgewählt wird/werden, verwendet werden.
  • Insbesondere weist Aluminiumoxid eine hohe Sperreigenschaft auf, so dass selbst mit einer kleinen Dicke von größer als oder gleich 0,5 nm und kleiner als oder gleich 3,0 nm eine Diffusion von Wasserstoff und Stickstoff verhindert werden kann.
  • Außerdem wird der Isolator 274 über dem Isolator 273 bereitgestellt. Für den Isolator 274 wird vorzugsweise ein Film mit Sperreigenschaften und verringerter Wasserstoffkonzentration verwendet. Beispielsweise kann Siliziumnitridoxid, Siliziumnitrid, Siliziumoxid, dem Fluor zugesetzt worden ist, oder dergleichen als Isolator 274 verwendet werden. Indem der Isolator 273 mit Sperreigenschaften und der Isolator 274 mit Sperreigenschaften bereitgestellt werden, kann eine Diffusion von Verunreinigungen von einem anderen Strukturteil, wie z. B. einem Zwischenschichtfilm, in den Transistor 200 verhindert werden.
  • Der Isolator 280, der als Zwischenschichtfilm dient, wird vorzugsweise über dem Isolator 274 bereitgestellt. Wie bei dem Isolator 224 oder dergleichen wird vorzugsweise die Konzentration von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, in dem Isolator 280 verringert. Es sei angemerkt, dass ein Isolator, der dem Isolator 210 ähnlich ist, über dem Isolator 280 bereitgestellt werden kann. Indem der Isolator durch ein Sputterverfahren ausgebildet wird, können Verunreinigungen in dem Isolator 280 verringert werden.
  • Der Leiter 240a ist in Kontakt mit der Innenwand der Öffnung in dem Isolator 280, dem Isolator 274 und dem Isolator 273 ausgebildet. Hier umfasst der Leiter 240a, wie in 19(B) dargestellt, vorzugsweise einen Bereich, der sich mit der Seitenfläche des Oxidhalbleiters 230b überlappt. Insbesondere umfasst der Leiter 240a vorzugsweise einen Bereich, der sich mit der Seitenfläche des Oxidhalbleiters 230b auf der A5-Seite und/oder der Seitenfläche des Oxidhalbleiters 230b auf der A6-Seite, welche die Kanalbreitenrichtung des Oxidhalbleiters 230b kreuzen, überlappt. Außerdem kann sich der Leiter 240a mit der Seitenfläche auf der A1-Seite (der A2-Seite) überlappen, welche die Kanallängsrichtung des Oxidhalbleiters 230b kreuzt. Wenn auf diese Weise der Leiter 240a einen Bereich umfasst, der sich mit der Seitenfläche des Oxidhalbleiters 230b überlappt, kann die Kontaktfläche des Kontaktabschnitts des Leiters 240a und des Transistors 200 ohne Erhöhung der projizierten Fläche des Kontaktabschnitts erhöht werden, so dass der Kontaktwiderstand zwischen dem Leiter 240a und dem Transistor 200 verringert werden kann. Demzufolge kann der Durchlassstrom des Transistors erhöht werden. Das Gleiche gilt für den Leiter 240b.
  • Für den Leiter 240a und den Leiter 240b wird vorzugsweise ein leitendes Material verwendet, das Wolfram, Kupfer oder Aluminium als Hauptkomponente enthält. Der Leiter 240a und der Leiter 240b können eine mehrschichtige Struktur aufweisen.
  • Beispielsweise wird in einigen Fällen beim Ausbilden der Öffnung in dem Isolator 280, dem Isolator 274 und dem Isolator 273 der Bereich mit verringertem Widerstand in dem Bereich 231 in dem Oxidhalbleiter 230 entfernt und der Oxidhalbleiter 230, dessen Widerstand nicht verringert worden ist, freigelegt. In diesem Fall wird vorzugsweise ein Metallfilm, ein Nitridfilm, der ein Metallelement enthält, oder ein Oxidfilm, der ein Metallelement enthält, für einen Leiter des Leiters 240 in Kontakt mit dem Oxidhalbleiter 230 (nachstehend auch als erster Leiter des Leiters 240 bezeichnet) verwendet. Das heißt, dass dann, wenn der Oxidhalbleiter 230, dessen Widerstand nicht verringert worden ist, und der erste Leiter des Leiters 240 in Kontakt miteinander sind, Sauerstofffehlstellen in der Metallverbindung oder dem Oxidhalbleiter 230 gebildet werden, was zur Verringerung des Widerstandes des Bereichs 231 des Oxidhalbleiters 230 führt. Demzufolge kann der Kontaktwiderstand zwischen dem Oxidhalbleiter 230 und dem Leiter 240 verringert werden, indem der Widerstand des Oxidhalbleiters 230 in Kontakt mit dem ersten Leiter des Leiters 240 verringert wird. Daher enthält der erste Leiter des Leiters 240 vorzugsweise ein Metallelement, wie z. B. Aluminium, Titan, Tantal oder Wolfram.
  • In dem Fall, in dem der Leiter 240 eine mehrschichtige Struktur aufweist, wird vorzugsweise ein leitendes Material mit einer Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, wie bei dem ersten Leiter des Leiters 205 oder dergleichen, für einen Leiter, der in Kontakt mit dem Isolator 280, dem Isolator 274 und dem Isolator 273 ist, verwendet. Beispielsweise wird vorzugsweise Tantal, Tantalnitrid, Titan, Titannitrid, Ruthenium, Rutheniumoxid oder dergleichen verwendet. Das leitende Material mit einer Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, kann eine Einzelschicht oder eine Schichtanordnung sein. Wenn das leitende Material verwendet wird, kann verhindert werden, dass Verunreinigungen, wie z. B. Wasserstoff und Wasser, von einer Schicht oberhalb des Isolators 280 durch den Leiter 240 in den Oxidhalbleiter 230 eindringen.
  • Als Substrat, über dem der Transistor 200 ausgebildet wird, kann beispielsweise ein Isolatorsubstrat, ein Halbleitersubstrat oder ein Leitersubstrat verwendet werden. Beispiele für das Isolatorsubstrat umfassen ein Glassubstrat, ein Quarzsubstrat, ein Saphirsubstrat, ein stabilisiertes Zirkonoxid-Substrat (z. B. ein Yttrium-stabilisiertes Zirkonoxid-Substrat) und ein Harzsubstrat. Beispiele für das Halbleitersubstrat umfassen ein Halbleitersubstrat aus Silizium, Germanium oder dergleichen und ein Verbindungshalbleitersubstrat aus Siliziumkarbid, Siliziumgermanium, Galliumarsenid, Indiumphosphid, Zinkoxid oder Galliumoxid. Außerdem wird ein Halbleitersubstrat, in dem ein Isolatorbereich in dem vorstehenden Halbleitersubstrat bereitgestellt ist, wie z. B. ein SOI- (Silicon-on-Insulator-) Substrat, angegeben. Beispiele für das Leitersubstrat umfassen ein Graphitsubstrat, ein Metallsubstrat, ein Legierungssubstrat und ein leitendes Harzsubstrat. Außerdem wird ein Substrat, das ein Metallnitrid enthält, ein Substrat, das ein Metalloxid enthält, oder dergleichen angegeben. Ferner wird ein Substrat, das ein Isolatorsubstrat ist, das mit einem Leiter oder einem Halbleiter versehen ist, ein Substrat, das ein Halbleitersubstrat ist, das mit einem Leiter oder einem Isolator versehen ist, ein Substrat, das ein Leitersubstrat ist, das mit einem Halbleiter oder einem Isolator versehen ist, oder dergleichen angegeben. Alternativ kann ein beliebiges dieser Substrate, über dem ein Element bereitgestellt ist, verwendet werden. Beispiele für das Element, das über dem Substrat bereitgestellt wird, umfassen einen Kondensator, einen Widerstand, ein Schaltelement, ein Licht emittierendes Element und ein Speicherelement.
  • Alternativ kann ein flexibles Substrat als Substrat verwendet werden. Es sei angemerkt, dass als Verfahren zum Bereitstellen eines Transistors über einem flexiblen Substrat ein Verfahren vorhanden ist, bei dem der Transistor über einem nicht-flexiblen Substrat ausgebildet wird und dann der Transistor abgetrennt und auf das Substrat, das ein flexibles Substrat ist, übertragen wird. In diesem Fall wird eine Trennschicht vorzugsweise zwischen dem nicht-flexiblen Substrat und dem Transistor bereitgestellt. Das Substrat kann Elastizität aufweisen. Das Substrat kann eine Eigenschaft aufweisen, in seine ursprüngliche Form zurückzukehren, wenn das Biegen oder Ziehen gestoppt wird. Alternativ kann das Substrat eine Eigenschaft aufweisen, nicht in seine ursprüngliche Form zurückzukehren. Das Substrat weist einen Bereich mit einer Dicke von beispielsweise größer als oder gleich 5 µm und kleiner als oder gleich 700 µm, bevorzugt größer als oder gleich 10 µm und kleiner als oder gleich 500 µm, bevorzugter größer als oder gleich 15 µm und kleiner als oder gleich 300 µm auf. Wenn das Substrat eine kleine Dicke aufweist, kann das Gewicht der Speichervorrichtung, die den Transistor beinhaltet, verringert werden. Wenn das Substrat eine kleine Dicke aufweist, kann selbst im Falle der Verwendung von Glas oder dergleichen das Substrat Elastizität oder eine Eigenschaft aufweisen, in seine ursprüngliche Form zurückzukehren, wenn das Biegen oder Ziehen gestoppt wird. Deshalb kann ein Stoß oder dergleichen, der durch Fallenlassen oder dergleichen auf die Speichervorrichtung über dem Substrat einwirkt, abgemildert werden. Das heißt, dass eine robuste Speichervorrichtung bereitgestellt werden kann.
  • Für das Substrat, das ein flexibles Substrat ist, kann beispielsweise ein Metall, eine Legierung, ein Harz, Glas oder eine Faser davon verwendet werden. Als Substrat kann eine Platte, ein Film, eine Folie oder dergleichen, die/der eine Faser enthält, verwendet werden. Das Substrat, das ein flexibles Substrat ist, weist vorzugsweise einen niedrigeren Längenausdehnungskoeffizienten auf, da eine Verformung aufgrund einer Umgebung verhindert wird. Für das Substrat, das ein flexibles Substrat ist, wird beispielsweise ein Material verwendet, dessen Längenausdehnungskoeffizient niedriger als oder gleich 1 × 10-3 /K, niedriger als oder gleich 5 × 10-5 /K oder niedriger als oder gleich 1 × 10-5 /K ist. Beispiele für das Harz umfassen Polyester, Polyolefin, Polyamid (z. B. Nylon oder Aramid), Polyimid, Polycarbonat und Acryl. Im Besonderen wird Aramid für das Substrat, das ein flexibles Substrat ist, vorteilhaft verwendet, da sein Längenausdehnungskoeffizient niedrig ist.
  • Die Zusammensetzungen, Strukturen, Verfahren und dergleichen, die bei dieser Ausführungsform beschrieben worden sind, können in geeigneter Kombination mit beliebigen der Zusammensetzungen, Strukturen, Verfahren und dergleichen verwendet werden, die bei den anderen Ausführungsformen beschrieben werden.
  • (Ausführungsform 5)
  • Bei dieser Ausführungsform wird Beispiele für ein elektronisches Bauelement und ein elektronisches Gerät beschrieben, die die bei einer der vorstehenden Ausführungsformen beschriebene Speichervorrichtung beinhalten.
  • <elektronisches Bauelement>
  • Zuerst wird ein Beispiel für ein elektronisches Bauelement, das die Speichervorrichtung 100 beinhaltet, anhand von 21(A) und 21(B) beschrieben.
  • Ein elektronisches Bauelement 7000, das in 21 (A) dargestellt ist, ist ein IC-Chip, der Anschlüsse und einen Schaltungsabschnitt beinhaltet. Das elektronische Bauelement 7000 ist beispielsweise auf einer gedruckten Leiterplatte 7002 montiert. Eine Vielzahl von derartigen IC-Chips wird kombiniert und auf der gedruckten Leiterplatte 7002 elektrisch miteinander verbunden; somit wird eine Leiterplatte 7004, auf der elektronische Bauelemente montiert sind, ausgebildet.
  • Der Schaltungsabschnitt des elektronischen Bauelements 7000 besteht aus einer Schichtanordnung aus einem Substrat 7031 und einer Schicht 7032.
  • Für das Substrat 7031 kann ein Material verwendet werden, das für das Substrat, über dem der Transistor 200 der Ausführungsform 2 ausgebildet wird, verwendet werden kann. In dem Fall, in dem ein Halbleitersubstrat aus Silizium oder dergleichen für das Substrat 7031 verwendet wird, kann eine integrierte Schaltung auf dem Substrat 7031 ausgebildet werden und die Schicht 7032, die OS-Transistoren beinhaltet, darüber ausgebildet werden.
  • Die Schicht 7032 beinhaltet die bei der vorstehenden Ausführungsform beschriebenen OS-Transistoren. Beispielsweise kann die Speichervorrichtung 100 der Ausführungsform 1 über dem Substrat 7031 und in der Schicht 7032 bereitgestellt werden.
  • Da ein OS-Transistor über einem anderen Halbleiterelement angeordnet werden kann, kann die Größe des elektronischen Bauelements 7000 verringert werden.
  • Bei dem elektronischen Bauelement 7000 kann ein Speicher, wie z. B. ein ReRAM (Resistive Random Access Memory bzw. resistives RAM), ein MRAM (Magnetoresistive Random Access Memory bzw. magnetoresistives RAM), ein PRAM (Phase change RAM) oder ein FeRAM (Ferroelectric RAM), über der Schicht 7032 bereitgestellt werden.
  • Obwohl ein Quad Flat Package (QFP) als Paket des elektronischen Bauelements 7000 in 21(A) verwendet wird, ist das Paket nicht darauf beschränkt.
  • 21 (B) ist eine schematische Ansicht eines elektronischen Bauelements 7400. Das elektronische Bauelement 7400 ist ein Kameramodul, das einen Bildsensorchip 7451 beinhaltet. Das elektronische Bauelement 7400 beinhaltet ein Package-Substrat 7411, an dem ein Bildsensorchip 7451 befestigt wird, eine Linsenabdeckung 7421, eine Linse 7435 und dergleichen. Des Weiteren ist ein IC-Chip 7490 mit Funktionen einer Treiberschaltung, einer Signalumwandlungsschaltung und dergleichen einer Abbildungsvorrichtung zwischen dem Package-Substrat 7411 und dem Bildsensorchip 7451 bereitgestellt. Somit wird ein SiP (System-in-Package) ausgebildet. Stege 7441 sind elektrisch mit Elektrodenpads 7461 verbunden. Die Elektrodenpads 7461 ist über Leitungen 7471 elektrisch mit dem Bildsensorchip 7451 oder dem IC-Chip 7490 verbunden. In 21(B) ist ein Teil der Linsenabdeckung 7421 und der Linse 7435 nicht dargestellt, um eine innere Struktur des elektronischen Bauelements 7400 darzustellen.
  • Der Schaltungsabschnitt des Bildsensorchips 7451 besteht aus einer Schichtanordnung aus dem Substrat 7031, der Schicht 7032 und der Schicht 7033.
  • Auf die Beschreibung des vorstehend beschriebenen elektronischen Bauelements 7000 kann bezüglich der Details des Substrats 7031 und der Schicht 7032 Bezug genommen werden.
  • Die Schicht 7033 beinhaltet ein Licht empfangendes Element. Für das Licht empfangende Element kann beispielsweise eine Photodiode mit einem p-n-Übergang, bei der ein auf Selen basierendes Material für die photoelektrische Umwandlungsschicht verwendet wird, verwendet werden. Ein photoelektrisches Umwandlungselement, bei dem ein auf Selen basierendes Material verwendet wird, weist eine hohe externe Quanteneffizienz in Bezug auf sichtbares Licht auf, wodurch ein hochempfindlicher Photosensor erzielt werden kann.
  • Ein auf Selen basierendes Material kann als p-Typ-Halbleiter verwendet werden. Als auf Selen basierendes Material kann kristallines Selen, wie z. B. einkristallines Selen oder polykristallines Selen, amorphes Selen, eine Verbindung aus Kupfer, Indium und Selen (CIS) oder eine Verbindung aus Kupfer, Indium, Gallium und Selen (CIGS) verwendet werden.
  • Ein n-Typ-Halbleiter der Photodiode mit einem p-n-Übergang wird vorzugsweise aus einem Material ausgebildet, das eine breite Bandlücke und Durchlässigkeit für sichtbares Licht aufweist. Beispielsweise kann Zinkoxid, Galliumoxid, Indiumoxid, Zinnoxid oder ein Mischoxid dieser verwendet werden.
  • Als Licht empfangendes Element in der Schicht 7033 kann eine Photodiode mit einem p-n-Übergang, bei der ein p-Typ-Siliziumhalbleiter und ein n-Typ-Siliziumhalbleiter verwendet werden, verwendet werden. Es kann auch eine Photodiode mit einem p-i-n-Übergang, bei der eine i-Typ-Siliziumhalbleiterschicht zwischen einem p-Typ-Siliziumhalbleiter und einem n-Typ-Siliziumhalbleiter bereitgestellt ist, verwendet werden.
  • Die Photodiode, bei der Silizium verwendet wird, kann unter Verwendung von einkristallinem Silizium ausgebildet werden. Dabei werden die Schicht 7032 und die Schicht 7033 vorzugweise durch einen Befestigungsschritt elektrisch miteinander verbunden. Die Photodiode, bei der Silizium verwendet wird, kann unter Verwendung eines Dünnfilms aus amorphem Silizium, mikrokristallinem Silizium, polykristallinem Silizium oder dergleichen ausgebildet werden.
  • <elektronisches Gerät>
  • Als Nächstes wird ein Beispiel für ein elektronisches Gerät, das die vorstehenden elektronischen Bauelemente beinhaltet, anhand von 22 und 23 beschrieben.
  • Ein Roboter 2100, der in 22(A) dargestellt ist, beinhaltet eine arithmetische Vorrichtung 2110, einen Beleuchtungsstärkesensor 2101, ein Mikrofon 2102, eine obere Kamera 2103, einen Lautsprecher 2104, ein Display 2105, eine untere Kamera 2106, einen Hindernissensor 2107 und einen Bewegungsmechanismus 2108.
  • Bei dem Roboter 2100 kann die vorstehenden elektronischen Bauelemente für die arithmetische Vorrichtung 2110, den Beleuchtungsstärkesensor 2101, die obere Kamera 2103, das Display 2105, die untere Kamera 2106, den Hindernissensor 2107 und dergleichen verwendet werden.
  • Das Mikrofon 2102 weist eine Funktion zum Erfassen einer Stimme eines Benutzers, eines Umgebungsgeräuschs und dergleichen auf. Der Lautsprecher 2104 weist eine Funktion zum Abgeben eines Tons auf. Der Roboter 2100 kann unter Verwendung des Mikrofons 2102 und des Lautsprechers 2104 mit einem Benutzer kommunizieren.
  • Das Display 2105 weist eine Funktion zum Anzeigen von verschiedenen Informationen auf. Der Roboter 2100 kann auf dem Display 2105 Informationen anzeigen, die dem Wunsch eines Benutzers entsprechen. Ein Touchscreen kann in dem Display 2105 eingebaut sein.
  • Die obere Kamera 2103 und die untere Kamera 2106 weisen eine Funktion zum Aufnehmen von Bildern der Umgebung des Roboters 2100 auf. Der Hindernissensor 2107 kann unter Verwendung des Bewegungsmechanismus 2108 das Vorhandensein oder Nichtvorhandensein eines Hindernisses in der Richtung, in die der Roboter 2100 vorwärtsbewegt, erfassen. Der Roboter 2100 kann unter Verwendung der oberen Kamera 2103, der unteren Kamera 2106 und des Hindernissensors 2107 die Umgebung erkennen und sich sicher bewegen.
  • Ein Flugobjekt 2120, das in 22(B) dargestellt ist, beinhaltet eine arithmetische Vorrichtung 2121, Propeller 2123 und eine Kamera 2122, und er weist eine Funktion auf, autonom zu fliegen.
  • Bei dem Flugobjekt 2120 kann die vorstehenden elektronischen Bauelemente für die arithmetische Vorrichtung 2121 und die Kamera 2122 verwendet werden.
  • 22(C) ist eine Außenansicht, die ein Beispiel für ein Auto darstellt. Ein Auto 2980 beinhaltet eine Kamera 2981 und dergleichen. Das Auto 2980 beinhaltet verschiedene Sensoren, wie z. B. ein Infrarot-Radar, ein Millimeterwellen-Radar und ein Laser-Radar. Das Auto 2980 beurteilt die Verkehrssituation der Umgebung, wie z. B. die Anwesenheit oder Abwesenheit eines Fußgängers, indem ein durch die Kamera 2981 aufgenommenes Bild analysiert wird, wodurch automatisches Fahren durchführen werden kann.
  • Bei dem Auto 2980 kann das vorstehende elektronische Bauelement für die Kamera 2981 verwendet werden.
  • Ein Informationsendgerät 2910, das in 22(D) dargestellt ist, beinhaltet ein Gehäuse 2911, einen Anzeigeabschnitt 2912, ein Mikrofon 2917, einen Lautsprecherabschnitt 2914, die Kamera 2913, einen externen Verbindungsabschnitt 2916, einen Bedienschalter 2915 und dergleichen. Ein Anzeigefeld und ein Touchscreen, bei denen ein flexibles Substrat verwendet wird, sind in dem Anzeigeabschnitt 2912 bereitgestellt. In dem Gehäuse 2911 des Informationsendgeräts 2910 sind eine Antenne, eine Batterie und dergleichen bereitgestellt. Das Informationsendgerät 2910 kann beispielsweise als Smartphone, Mobiltelefon, Tablet-Informationsendgerät, Tablet-Personal-Computer oder E-Book-Lesegerät verwendet werden. Für eine Speichervorrichtung und eine Kamera 2913 in dem Informationsendgerät 2910 können die vorstehenden elektronischen Bauelemente verwendet werden.
  • 22(E) stellt ein Beispiel für ein armbanduhrartiges Informationsendgerät dar. Ein Informationsendgerät 2960 beinhaltet ein Gehäuse 2961, einen Anzeigeabschnitt 2962, ein Band 2963, eine Schnalle 2964, einen Bedienschalter 2965, einen Eingangs-/Ausgangsanschluss 2966 und dergleichen. In dem Gehäuse 2961 des Informationsendgeräts 2960 sind eine Antenne, eine Batterie und dergleichen bereitgestellt. Das Informationsendgerät 2960 kann verschiedene Applikationen ausführen, wie z. B. Mobiltelefongespräche, Versand und Empfang von E-Mails, Anzeige und Bearbeitung von Texten, Wiedergabe von Musik, Internet-Kommunikation und ein Computer-Spiel. Für eine Speichervorrichtung in dem Informationsendgerät 2960 können die vorstehenden elektronischen Bauelemente verwendet werden.
  • 23 ist eine schematische Ansicht, die ein Beispiel für einen Reinigungsroboter darstellt.
  • Der Reinigungsroboter 5100 beinhaltet ein Display 5101, das auf einer oberen Oberfläche bereitgestellt ist, eine Vielzahl von Kameras 5102, die auf einer Seitenfläche bereitgestellt sind, Bürsten 5103 und Bedienknöpfe 5104. Obwohl nicht dargestellt, sind Reifen, eine Einlassöffnung und dergleichen auf einer unteren Oberfläche des Reinigungsroboters 5100 bereitgestellt. Der Reinigungsroboter 5100 beinhaltet ferner verschiedene Sensoren, wie z. B. einen Infrarotsensor, einen Ultraschallsensor, einen Beschleunigungssensor, einen piezoelektrischen Sensor, einen Photosensor, einen Gyrosensor und dergleichen. Der Reinigungsroboter 5100 kann ferner ein drahtloses Kommunikationsmittel beinhalten.
  • Die vorstehenden elektronischen Bauelemente kann für die Kameras 5102 verwendet werden.
  • Der Reinigungsroboter 5100 kann autonom fahren, Staub 5120 erfassen und durch die Einlassöffnung, die auf der unteren Oberfläche bereitgestellt ist, den Staub aufsaugen.
  • Der Reinigungsroboter 5100 kann ferner das Vorhandensein oder Nichtvorhandensein eines Hindernisses, wie z. B. einer Wand, eines Möbelstücks oder einer Stufe, beurteilen, indem ein durch die Kamera 5102 aufgenommenes Bild analysiert wird. Wenn ein Gegenstand, der sich in den Bürsten 5103 verfangen könnte, wie z. B. ein Kabel, durch Analysieren eines Bildes erfasst wird, kann die Drehung der Bürsten 5103 angehalten werden.
  • Auf dem Display 5101 können die verbleibende Batterieleistung, die Menge des aufgesaugten Staubs und dergleichen angezeigt werden. Auch die von dem Reinigungsroboter 5100 eingeschlagene Route kann auf dem Display 5101 angezeigt werden. Außerdem kann es sich bei dem Display 5101 um einen Touchscreen handeln, und Bedienknöpfe 5104 können in dem Display 5101 bereitgestellt werden.
  • Der Reinigungsroboter 5100 kann mit einem tragbaren elektronischen Gerät 5140, wie z. B. einem Smartphone, kommunizieren. Ein durch die Kamera 5102 aufgenommenes Bild kann durch das tragbare elektronische Gerät 5140 angezeigt werden. Daher kann ein Besitzer des Reinigungsroboters 5100 auch dann, wenn er/sie außer Haus ist, den Zustand des Zimmers überwachen.
  • (Ausführungsform 6)
  • Bei dieser Ausführungsform wird ein GPU (Graphics Processing Unit bzw. Grafikprozessor) beschrieben, die die Speichervorrichtung 100 der Ausführungsform 1 beinhaltet. 24 ist ein Funktionsblockdiagramm, das ein Strukturbeispiel für den GPU darstellt.
  • Ein GPU 500, die in 24 dargestellt ist, beinhaltet eine Thread-Verteilungseinheit 510, eine Vielzahl von Streaming-Multiprozessoren (SM, Streaming Multiprocessor) 512, einen Level-2- (L2-) Cache-Speicher 514 und einen Gerätespeicher 516.
  • Für den Gerätespeicher 516 wird die vorstehende Speichervorrichtung 100 verwendet. Der Gerätespeicher 516 speichert ein Programm, das von dem GPU 500 ausgeführt wird (auch als Kernel oder Kernel-Programm bezeichnet), und von dem GPU 500 verarbeitete Daten. Entsprechend einem Befehl von einer CPU 532, die in einem Host 530 enthalten ist, startet der GPU 500 einen Kernel, um Daten zu verarbeiten. Daten, die von dem GPU 500 verarbeitet werden, werden in den Gerätespeicher 516 geschrieben und dann auf einen Hauptspeicher 534 der CPU 532 übertragen. Eine Datenübertragung zwischen dem Hauptspeicher 534 und dem Gerätespeicher 516 wird durch die CPU 532 gesteuert.
  • Die vorstehende Speichervorrichtung 100 kann für den Hauptspeicher 534 verwendet werden.
  • Die Thread-Verteilungseinheit 510 teilt einem verfügbaren SM 512 einen Thread-Block zu, der aus einer Vielzahl von Threads besteht. Hier bezeichnet ein Thread die minimalste Ausführungseinheit in einem Kernel.
  • Die SM 512 können eine Vielzahl von Threads gleichzeitig ausführen. Zum Beispiel beinhaltet der SM 512 einen L1-Cache-Speicher, einen gemeinsamen Speicher, ein Register, eine Befehlsausgabeeinheit, eine Vielzahl von Prozessorkernen (auch als Streaming-Prozessorkerne bezeichnet) und eine Vielzahl von arithmetischen Einheiten zur Berechnung transzendenter Funktionen. Damit eine Funktion zum Ausführen der arithmetischen Massenparallelverarbeitung des GPU 500 genutzt werden kann, kann bei den SM 512 eine Vielzahl von arithmetischen Einheiten für tiefgehendes Lernen bzw. Deep Learning bereitgestellt werden.
  • Die SM 512 in dem GPU 500 teilen sich den L2-Cache-Speicher 514. Zwischen dem L2-Cache-Speicher 514 und dem L1 -Cache des SM 512 werden Daten geladen und gespeichert. Der L2-Cache-Speicher 514 kann nach Bedarf bereitgestellt werden. In dem Fall, in dem kein L2-Cache-Speicher 514 bereitgestellt wird, werden Daten zwischen dem Gerätespeicher 516 und dem L1-Cache geladen und gespeichert.
  • Durch Verwendung der vorstehenden Speichervorrichtung 100 für einen GPU kann der Stromverbrauch des GPU verringert werden. Beispielsweise benötigt ein GPU in dem Fall, in dem eine größere Rechenoperation mittels eines künstlichen neuronalen Netzes oder dergleichen durch den GPU durchgeführt wird, eine große Menge an Strom, und die Temperatur des Chips erhöht sich auf eine hohe Temperatur. Durch Verwendung der vorstehenden Speichervorrichtung 100 für einen GPU kann ein Stromverbrauch des GPU verringert werden, so dass eine Wärmeerzeugung eines Chips unterdrückt wird.
  • Die bei dieser Ausführungsform beschriebene Struktur kann in einer geeigneten Kombination mit einer beliebigen der bei den anderen Ausführungsformen beschriebenen Strukturen verwendet werden.
  • Sofern nicht anders angegeben, bezeichnet der Durchlassstrom in dieser Beschreibung einen Drain-Strom eines Transistors im Einschaltzustand. Sofern nicht anders angegeben, handelt es sich bei einem Einschaltzustand (in einigen Fällen als „eingeschaltet“ abgekürzt) um einen Zustand eines n-Kanal-Transistors, in dem eine Spannung zwischen einem Gate und einer Source (VG ) höher als oder gleich einer Schwellenspannung (Vth ) ist, oder einen Zustand eines p-Kanal-Transistors, in dem VG niedriger als oder gleich Vth ist. Beispielsweise handelt es sich bei einem Durchlassstrom eines n-Kanal-Transistors um einen Drain-Strom in einem Zustand, in dem VG höher als oder gleich Vth ist. In einigen Fällen hängt der Durchlassstrom eines Transistors von einer Spannung (VD ) zwischen seinem Drain und seiner Source ab.
  • Sofern nicht anders angegeben, bezeichnet der Sperrstrom in dieser Beschreibung einen Drain-Strom eines Transistors im Ausschaltzustand. Sofern nicht anders angegeben, handelt es sich bei einem Ausschaltzustand (in einigen Fällen als „ausgeschaltet“ abgekürzt) um einen Zustand eines n-Kanal-Transistors, in dem VG niedriger als Vth ist, oder einen Zustand eines p-Kanal-Transistors, in dem VG höher als Vth ist. Beispielsweise handelt es sich bei einem Sperrstrom eines n-Kanal-Transistors um einen Drain-Strom in einem Zustand, in dem VG niedriger als Vth ist. In einigen Fällen hängt der Sperrstrom eines Transistors von VG ab. Deshalb kann „der Sperrstrom eines Transistors ist niedriger als 10-21 A“ bedeuten, dass „es eine VG gibt, bei der der Sperrstrom des Transistors niedriger als 10-21 A wird“.
  • In einigen Fällen hängt der Sperrstrom eines Transistors von VD ab. Sofern nicht anders angegeben, kann der Sperrstrom in dieser Beschreibung ein Sperrstrom bei VD mit einem absoluten Wert von 0,1 V, 0,8 V, 1 V, 1,2 V, 1,8 V, 2,5 V, 3 V, 3,3 V, 10 V, 12 V, 16 V oder 20 V sein. Alternativ kann er ein Sperrstrom bei VD sein, die bei einer Halbleitervorrichtung oder dergleichen, in der der Transistor enthalten ist, verwendet wird.
  • In dieser Beschreibung und dergleichen können „Spannung“ und „Potential“ gegeneinander ausgetauscht werden. Der Begriff „Spannung“ bezieht sich auf eine Potentialdifferenz von einem Bezugspotential. Wenn es sich beispielsweise bei dem Bezugspotential um ein Erdpotential handelt, kann „Spannung“ durch „Potential“ ersetzt werden. Das Erdpotential bedeutet nicht notwendigerweise 0 V. Es sei angemerkt, dass es sich bei einem „Potential“ um einen relativen Wert handelt, und ein Potential, das Leitungen oder dergleichen zugeführt wird, kann in Abhängigkeit von dem Bezugspotential verändert werden.
  • In dem Fall, in dem es eine explizite Beschreibung „X und Y sind verbunden“ in dieser Beschreibung und dergleichen gibt, werden der Fall, in dem X und Y elektrisch verbunden sind, und der Fall, in dem X und Y direkt verbunden sind, in dieser Beschreibung und dergleichen offenbart.
  • Hier stellen X und Y jeweils einen Gegenstand (z. B. eine Vorrichtung, ein Element, eine Schaltung, eine Leitung, eine Elektrode, einen Anschluss, einen Leiter oder eine Schicht) dar.
  • Als Beispiel für den Fall, in dem X und Y direkt miteinander verbunden sind, kann der Fall, in dem X und Y über kein Element, das eine elektrische Verbindung zwischen X und Y ermöglicht (z. B. einen Schalter, einen Transistor, einen Kondensator, einen Induktor, einen Widerstand, eine Diode, ein Anzeigeelement, ein Licht emittierendes Element, eine Last oder dergleichen) miteinander verbunden sind, angegeben werden.
  • Als Beispiel für den Fall, in dem X und Y elektrisch miteinander verbunden sind, kann der Fall, in dem ein oder mehrere Element/e, das/die eine elektrische Verbindung zwischen X und Y ermöglicht/ermöglichen (z. B. ein Schalter, ein Transistor, ein Kondensator, ein Induktor, ein Widerstand, eine Diode, ein Anzeigeelement, ein Licht emittierendes Element, eine Last oder dergleichen), zwischen X und Y angeschlossen ist/sind, angegeben werden. Es sei angemerkt, dass der Schalter eine Funktion aufweist, in einen leitenden Zustand (Einschaltzustand) oder einen nichtleitenden Zustand (Ausschaltzustand) versetzt zu werden, um zu steuern, ob ein Strom fließt oder nicht. Alternativ weist der Schalter eine Funktion zum Auswählen und Umschalten eines Strompfades auf. Es sei angemerkt, dass der Fall, in dem Xund Yelektrisch miteinander verbunden sind, den Fall umfasst, in dem X und Y direkt miteinander verbunden sind.
  • Bezugszeichenliste
  • 1a: Speicherzellenarray, 1b: Speicherzellenarray, 1c: Speicherzellenarray, 1d: Speicherzellenarray, 1e: Speicherzellenarray, 1f: Speicherzellenarray, 1g: Speicherzellenarray, 1h: Speicherzellenarray, 2a: Speicherzelle, 2b: Speicherzelle, 2c: Speicherzelle, 2d: Speicherzelle, 3a: Schalter, 3b: Schalter, 3c: Schalter, 3d: Schalter, 4a: Schalter, 4b: Schalter, 4c: Schalter, 4d: Schalter, 5a: Transistor, 5b: Transistor, 5c: Transistor, 5d: Transistor, 6a: Transistor, 6b: Transistor, 6c: Transistor, 6d: Transistor, 10: Zelle, 20: Schaltung, 21: Transistor, 22: Transistor, 23: Transistor, 24: Transistor, 25: Transistor, 26: Transistor, 27: Schalter, 28: Schalter, 30: Leseverstärker, 31: Inverter, 32: Inverter, 40a: Transistor, 40b: Transistor, 40c: Transistor, 40d: Transistor, 50: Leseverstärker, 60: Vorladeschaltung, 61: Transistor, 62: Transistor, 63: Transistor, 70: Verstärkerschaltung, 71: Transistor, 72: Transistor, 73: Transistor, 74: Transistor, 100: Speichervorrichtung, 110: Zellenarray, 111: Peripherieschaltung, 112: Steuerschaltung, 115: Peripherieschaltung, 121: Zeilendecoder, 122: Spaltendecoder, 123: Zeilentreiber, 124: Spaltentreiber, 125: Eingangsschaltung, 126: Ausgangsschaltung, 127: Potentialerzeugungsschaltung, 141: PSW, 142: PSW, 150: Stromversorgungssteuerabschnitt, 151: DVFS-Steuerschaltung, 152: Reglersteuerschaltung, 153: Regler, 154: Oszillatorschaltung, 160: Erfassungsschaltung, 200: Transistor, 203: Leiter, 205: Leiter, 210: Isolator, 212: Isolator, 214: Isolator, 216: Isolator, 220: Isolator, 222: Isolator, 224: Isolator, 230: Oxidhalbleiter, 230a: Oxidhalbleiter, 230b: Oxidhalbleiter, 230c: Oxidhalbleiter, 231: Bereich, 231a: Bereich, 231b: Bereich, 232: Bereich, 232a: Bereich, 232b: Bereich, 234: Bereich, 240: Leiter, 240a: Leiter, 240b: Leiter, 242: Schicht, 250: Isolator, 252: Metalloxid, 260: Leiter, 260a: Leiter, 260b: Leiter, 270: Isolator, 271: Isolator, 273: Isolator, 274: Isolator, 275: Isolator, 280: Isolator, 500: GPU, 510: Thread-Verteilungseinheit, 512: SM, 514: Cache-Speicher, 516: Gerätespeicher, 530: Host, 532: CPU, 534: Hauptspeicher, 2100: Roboter, 2101: Beleuchtungsstärkesensor, 2102: Mikrofon, 2103: obere Kamera, 2104: Lautsprecher, 2105: Display, 2106: untere Kamera, 2107: Hindernissensor, 2108: Bewegungsmechanismus, 2110: arithmetische Vorrichtung, 2120: Flugobjekt, 2121: arithmetische Vorrichtung, 2122: Kamera, 2123: Propeller, 2910: Informationsendgerät, 2911: Gehäuse, 2912: Anzeigeabschnitt, 2913: Kamera, 2914: Lautsprecherabschnitt, 2915: Bedienschalter, 2916: externer Verbindungsabschnitt, 2917: Mikrofon, 2960: Informationsendgerät, 2961: Gehäuse, 2962: Anzeigeabschnitt, 2963: Band, 2964: Schnalle, 2965: Bedienschalter, 2966: Eingangs-/Ausgangsanschluss, 2980: Auto, 2981: Kamera, 5100: Reinigungsroboter, 5101: Display, 5102: Kamera, 5103: Bürsten, 5104: Bedienknöpfe, 5120: Staub, 5140: tragbares elektronisches Gerät, 7000: elektronisches Bauelement, 7002: gedruckte Leiterplatte, 7004: Leiterplatte, 7031: Substrat, 7032: Schicht, 7033: Schicht, 7400: elektronisches Bauelement, 7411: Package-Substrat, 7421: Linsenabdeckung, 7435: Linse, 7441: Steg, 7451: Bildsensorchip, 7461: Elektrodenpad, 7471: Leitung, 7490: IC-Chip

Claims (16)

  1. Speichervorrichtung, die umfasst: eine erste Speicherzelle; eine zweite Speicherzelle; eine erste Leitung; eine zweite Leitung; einen ersten Schalter; einen zweiten Schalter; und einen Leseverstärker, wobei die erste Speicherzelle einen ersten Transistor und einen ersten Kondensator umfasst, wobei eine/einer von einer Source und einem Drain des ersten Transistors elektrisch mit der ersten Leitung verbunden ist, wobei die/der andere von der Source und dem Drain des ersten Transistors elektrisch mit dem ersten Kondensator verbunden ist, wobei die zweite Speicherzelle einen zweiten Transistor und einen zweiten Kondensator umfasst, wobei eine/einer von einer Source und einem Drain des zweiten Transistors elektrisch mit der zweiten Leitung verbunden ist, wobei die/der andere von der Source und dem Drain des zweiten Transistors elektrisch mit dem zweiten Kondensator verbunden ist, wobei der Leseverstärker einen ersten Knoten und einen zweiten Knoten umfasst, wobei die erste Leitung über den ersten Schalter elektrisch mit dem ersten Knoten verbunden ist, wobei die zweite Leitung über den zweiten Schalter elektrisch mit dem zweiten Knoten verbunden ist, und wobei der Leseverstärker eine Potentialdifferenz zwischen dem ersten Knoten und dem zweiten Knoten verstärkt.
  2. Speichervorrichtung nach Anspruch 1, wobei der erste Schalter und der zweite Schalter einen Transistor umfassen.
  3. Speichervorrichtung nach Anspruch 1, wobei der erste Schalter und der zweite Schalter von einem n-Kanal-Transistor gebildet werden, und wobei der Leseverstärker von einer unipolaren Schaltung, bei der n-Kanal-Transistoren verwendet werden, gebildet wird.
  4. Speichervorrichtung nach einem der Ansprüche 1 bis 3, wobei der erste Transistor und der zweite Transistor in einem Kanalbildungsbereich einen Oxidhalbleiter enthalten.
  5. Speichervorrichtung nach einem der Ansprüche 1 bis 3, wobei die erste Speicherzelle und die zweite Speicherzelle in einer Schicht oberhalb des Leseverstärkers bereitgestellt werden.
  6. Speichervorrichtung nach einem der Ansprüche 1 bis 3, die ferner umfasst: einen dritten Transistor, einen vierten Transistor, einen fünften Transistor und einen sechsten Transistor, wobei eine/einer von einer Source und einem Drain des dritten Transistors elektrisch mit dem ersten Knoten verbunden ist, wobei die/der andere von der Source und dem Drain des dritten Transistors elektrisch mit einer/einem von einer Source und einem Drain des vierten Transistors verbunden ist, wobei ein Gate des dritten Transistors elektrisch mit der ersten Leitung verbunden ist, wobei eine/einer von einer Source und einem Drain des fünften Transistors elektrisch mit dem zweiten Knoten verbunden ist, wobei die/der andere von der Source und dem Drain des fünften Transistors elektrisch mit einer/einem von einer Source und einem Drain des sechsten Transistors verbunden ist, und wobei ein Gate des fünften Transistors elektrisch mit der zweiten Leitung verbunden ist.
  7. Speichervorrichtung nach Anspruch 6, die eine Funktion aufweist, den vierten Transistor und den sechsten Transistor einzuschalten, nachdem ein Potential der ersten Leitung auf ein Potential, das den in der ersten Speicherzelle gehaltenen Daten entspricht, eingestellt worden ist.
  8. Speichervorrichtung nach Anspruch 7, die eine Funktion aufweist, ein Potential der ersten Leitung auf ein Potential, das den in der ersten Speicherzelle gehaltenen Daten entspricht, einzustellen, nachdem die erste Leitung und die zweite Leitung vorgeladen worden sind.
  9. Speichervorrichtung, die umfasst: erste bis vierte Speicherzellen; erste bis vierte Leitungen; erste bis vierte Schalter; und einen Leseverstärker, wobei die erste Speicherzelle einen ersten Transistor und einen ersten Kondensator umfasst, wobei eine/einer von einer Source und einem Drain des ersten Transistors elektrisch mit der ersten Leitung verbunden ist, wobei die/der andere von der Source und dem Drain des ersten Transistors elektrisch mit dem ersten Kondensator verbunden ist, wobei die zweite Speicherzelle einen zweiten Transistor und einen zweiten Kondensator umfasst, wobei eine/einer von einer Source und einem Drain des zweiten Transistors elektrisch mit der zweiten Leitung verbunden ist, wobei die/der andere von der Source und dem Drain des zweiten Transistors elektrisch mit dem zweiten Kondensator verbunden ist, wobei die dritte Speicherzelle einen dritten Transistor und einen dritten Kondensator umfasst, wobei eine/einer von einer Source und einem Drain des dritten Transistors elektrisch mit der dritten Leitung verbunden ist, wobei die/der andere von der Source und dem Drain des dritten Transistors elektrisch mit dem dritten Kondensator verbunden ist, wobei die vierte Speicherzelle einen vierten Transistor und einen vierten Kondensator umfasst, wobei eine/einer von einer Source und einem Drain des vierten Transistors elektrisch mit der vierten Leitung verbunden ist, wobei die/der andere von der Source und dem Drain des vierten Transistors elektrisch mit dem vierten Kondensator verbunden ist, wobei der Leseverstärker einen ersten Knoten und einen zweiten Knoten umfasst, wobei die erste Leitung über den ersten Schalter elektrisch mit dem ersten Knoten verbunden ist, wobei die zweite Leitung über den zweiten Schalter elektrisch mit dem zweiten Knoten verbunden ist, wobei die dritte Leitung über den dritten Schalter elektrisch mit dem ersten Knoten verbunden ist, wobei die vierte Leitung über den vierten Schalter elektrisch mit dem zweiten Knoten verbunden ist, und wobei der Leseverstärker eine Potentialdifferenz zwischen dem ersten Knoten und dem zweiten Knoten verstärkt.
  10. Speichervorrichtung nach Anspruch 9, wobei die ersten bis vierten Schalter jeweils einen Transistor umfassen.
  11. Speichervorrichtung nach Anspruch 9, wobei die ersten bis vierten Schalter von einem n-Kanal-Transistor gebildet werden, und wobei der Leseverstärker von einer unipolaren Schaltung, bei der n-Kanal-Transistoren verwendet werden, gebildet wird.
  12. Speichervorrichtung nach einem der Ansprüche 9 bis 11, wobei die ersten bis vierten Transistoren in einem Kanalbildungsbereich einen Oxidhalbleiter enthalten.
  13. Speichervorrichtung nach einem der Ansprüche 9 bis 11, wobei die ersten bis vierten Speicherzellen in einer Schicht oberhalb des Leseverstärkers bereitgestellt werden.
  14. Speichervorrichtung nach einem der Ansprüche 9 bis 11, die ferner umfasst: einen fünften Transistor, einen sechsten Transistor, einen siebten Transistor, einen achten Transistor, einen neunten Transistor, einen zehnten Transistor, einen elften Transistor und einen zwölften Transistor, wobei eine/einer von einer Source und einem Drain des fünften Transistors elektrisch mit dem ersten Knoten verbunden ist, wobei die/der andere von der Source und dem Drain des fünften Transistors elektrisch mit einer/einem von einer Source und einem Drain des sechsten Transistors verbunden ist, wobei ein Gate des fünften Transistors elektrisch mit der ersten Leitung verbunden ist, wobei eine/einer von einer Source und einem Drain des siebten Transistors elektrisch mit dem zweiten Knoten verbunden ist, wobei die/der andere von der Source und dem Drain des siebten Transistors elektrisch mit einer/einem von einer Source und einem Drain des achten Transistors verbunden ist, wobei ein Gate des siebten Transistors elektrisch mit der zweiten Leitung verbunden ist, wobei eine/einer von einer Source und einem Drain des neunten Transistors elektrisch mit dem ersten Knoten verbunden ist, wobei die/der andere von der Source und dem Drain des neunten Transistors elektrisch mit einer/einem von einer Source und einem Drain des zehnten Transistors verbunden ist, wobei ein Gate des neunten Transistors elektrisch mit der dritten Leitung verbunden ist, wobei eine/einer von einer Source und einem Drain des elften Transistors elektrisch mit dem zweiten Knoten verbunden ist, wobei die/der andere von der Source und dem Drain des elften Transistors elektrisch mit einer/einem von einer Source und einem Drain des zwölften Transistors verbunden ist, und wobei ein Gate des elften Transistors elektrisch mit der vierten Leitung verbunden ist.
  15. Speichervorrichtung nach Anspruch 14, die eine Funktion aufweist, den sechsten Transistor und den achten Transistor einzuschalten, nachdem ein Potential der ersten Leitung auf ein Potential, das den in der ersten Speicherzelle gehaltenen Daten entspricht, eingestellt worden ist.
  16. Speichervorrichtung nach Anspruch 15, die eine Funktion aufweist, ein Potential der ersten Leitung auf ein Potential, das den in der ersten Speicherzelle gehaltenen Daten entspricht, einzustellen, nachdem die erste Leitung und die zweite Leitung vorgeladen worden sind.
DE112018003263.9T 2017-06-27 2018-06-19 Speichervorrichtung Pending DE112018003263T5 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2017125017 2017-06-27
JP2017-125017 2017-06-27
JP2017148839 2017-08-01
JP2017-148839 2017-08-01
PCT/IB2018/054482 WO2019003045A1 (ja) 2017-06-27 2018-06-19 記憶装置

Publications (1)

Publication Number Publication Date
DE112018003263T5 true DE112018003263T5 (de) 2020-03-12

Family

ID=64741290

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112018003263.9T Pending DE112018003263T5 (de) 2017-06-27 2018-06-19 Speichervorrichtung

Country Status (5)

Country Link
US (3) US11205461B2 (de)
JP (3) JP7080231B2 (de)
KR (2) KR102496132B1 (de)
DE (1) DE112018003263T5 (de)
WO (1) WO2019003045A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019073333A1 (ja) 2017-10-13 2019-04-18 株式会社半導体エネルギー研究所 記憶装置、電子部品、及び電子機器
CN113646839A (zh) 2019-03-29 2021-11-12 株式会社半导体能源研究所 半导体装置
JP7457006B2 (ja) 2019-04-26 2024-03-27 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の動作方法
KR20220008837A (ko) 2019-05-23 2022-01-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52108743A (en) 1976-03-10 1977-09-12 Toshiba Corp Dynamic memory device
JPS6039180B2 (ja) 1978-11-28 1985-09-04 日本電気株式会社 センスアンプ
JP2002025268A (ja) 2000-07-13 2002-01-25 Seiko Epson Corp 半導体装置
KR100413065B1 (ko) * 2001-01-04 2003-12-31 삼성전자주식회사 반도체 메모리 장치의 비트 라인 부스팅 커패시터의 배치구조
US6426905B1 (en) * 2001-02-07 2002-07-30 International Business Machines Corporation High speed DRAM local bit line sense amplifier
EP3614442A3 (de) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Halbleiterbauelement mit halbleiteroxidschicht und herstellungsverfahren dafür
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
US7359265B2 (en) 2006-01-04 2008-04-15 Etron Technology, Inc. Data flow scheme for low power DRAM
KR100990468B1 (ko) * 2006-03-28 2010-10-29 후지쯔 세미컨덕터 가부시키가이샤 반도체 메모리 및 시스템
JP2008065971A (ja) * 2006-08-10 2008-03-21 Fujitsu Ltd 半導体メモリおよびメモリシステム
JP2008293605A (ja) * 2007-05-25 2008-12-04 Elpida Memory Inc 半導体記憶装置
US7738306B2 (en) 2007-12-07 2010-06-15 Etron Technology, Inc. Method to improve the write speed for memory products
JP5596296B2 (ja) 2008-03-17 2014-09-24 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
JP2010061734A (ja) 2008-09-03 2010-03-18 Toshiba Corp 半導体記憶装置
US8625339B2 (en) 2011-04-11 2014-01-07 Grandis, Inc. Multi-cell per memory-bit circuit and method
JP2011248971A (ja) 2010-05-28 2011-12-08 Elpida Memory Inc 半導体装置
TW201201206A (en) * 2010-06-10 2012-01-01 Mosaid Technologies Inc Semiconductor memory device with sense amplifier and bitline isolation
US9275721B2 (en) 2010-07-30 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Split bit line architecture circuits and methods for memory devices
US8907392B2 (en) * 2011-12-22 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device including stacked sub memory cells
US9607991B2 (en) 2013-09-05 2017-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6635670B2 (ja) 2014-04-11 2020-01-29 株式会社半導体エネルギー研究所 半導体装置
US9672886B2 (en) 2014-05-05 2017-06-06 The Regents Of The University Of California Fast and low-power sense amplifier and writing circuit for high-speed MRAM
WO2015170220A1 (en) 2014-05-09 2015-11-12 Semiconductor Energy Laboratory Co., Ltd. Memory device and electronic device
KR20170069207A (ko) 2014-10-10 2017-06-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 회로 기판, 및 전자 기기
US10236884B2 (en) 2015-02-09 2019-03-19 Semiconductor Energy Laboratory Co., Ltd. Word line driver comprising NAND circuit
US9378781B1 (en) * 2015-04-09 2016-06-28 Qualcomm Incorporated System, apparatus, and method for sense amplifiers
US9627034B2 (en) 2015-05-15 2017-04-18 Semiconductor Energy Laboratory Co., Ltd. Electronic device
KR102513517B1 (ko) 2015-07-30 2023-03-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
US10032492B2 (en) 2016-03-18 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, driver IC, computer and electronic device

Also Published As

Publication number Publication date
US20210158846A1 (en) 2021-05-27
US20230307012A1 (en) 2023-09-28
JP2022116138A (ja) 2022-08-09
US20220036928A1 (en) 2022-02-03
US11205461B2 (en) 2021-12-21
WO2019003045A1 (ja) 2019-01-03
US11699465B2 (en) 2023-07-11
KR20200019892A (ko) 2020-02-25
KR102496132B1 (ko) 2023-02-03
KR20230021180A (ko) 2023-02-13
JP7080231B2 (ja) 2022-06-03
JP2023121797A (ja) 2023-08-31
JP7305005B2 (ja) 2023-07-07
JPWO2019003045A1 (ja) 2020-06-11

Similar Documents

Publication Publication Date Title
DE112018002796T5 (de) Vergleichsschaltung, Halbleitervorrichtung, elektronische Komponente und elektronisches Gerät
DE112012001395B4 (de) Signalverarbeitungsschaltung
DE112018003263T5 (de) Speichervorrichtung
DE102012218310B4 (de) Halbleiterbauelement
DE112017001203T5 (de) Halbleitervorrichtung
DE112017003898T5 (de) Abbildungsvorrichtung, Abbildungsmodul, elektronisches Gerät und Abbildungssystem
DE112014005151B3 (de) Programmierbare logische Vorrichtung und Halbleitervorrichtung
DE112018002191T5 (de) Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
DE112014001567B4 (de) Halbleitervorrichtung und Verfahren zum Betreiben der Halbleitervorrichtung
DE112015002911T5 (de) Halbleitervorrichtung
DE112018003617T5 (de) Abbildungsvorrichtung und elektronisches Gerät
DE112018000887T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE112014003894T5 (de) Displays mit Silicium- und Halbleiteroxid-Dünnfilmtransistoren
DE102014225248A1 (de) Lichtemittierende Vorrichtung
DE112016000926T5 (de) Speichersystem und Informationsverarbeitungssystem
DE112015004644T5 (de) Logikschaltung, Verarbeitungseinheit, elektronisches Bauelement und elektronische Vorrichtung
DE112018003262T5 (de) Halbleitervorrichtung, Halbleiterwafer, Speichervorrichtung und elektronisches Gerät
DE112017005330T5 (de) Halbleitervorrichtung
DE112018002846T5 (de) Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
DE112019003445T5 (de) Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
DE112018006639T5 (de) Speichervorrichtung
DE112015001241T5 (de) Analoge Rechenschaltung, Halbleitervorrichtung und elektronische Vorrichtung
DE112020004469T5 (de) Halbleitervorrichtung
DE112019005195T5 (de) Halbleitervorrichtung und elektronisches Gerät
DE112018000776T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen dieser

Legal Events

Date Code Title Description
R012 Request for examination validly filed