DE112020006360T5 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112020006360T5
DE112020006360T5 DE112020006360.7T DE112020006360T DE112020006360T5 DE 112020006360 T5 DE112020006360 T5 DE 112020006360T5 DE 112020006360 T DE112020006360 T DE 112020006360T DE 112020006360 T5 DE112020006360 T5 DE 112020006360T5
Authority
DE
Germany
Prior art keywords
transistor
oxide
circuit
insulator
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112020006360.7T
Other languages
English (en)
Inventor
Tatsuya Onuki
Munehiro KOZUMA
Takeshi Aoki
Takanori Matsuzaki
Yuki Okamoto
Masashi Oota
Shuhei Nagatsuka
Hitoshi KUNITAKE
Shunpei Yamazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of DE112020006360T5 publication Critical patent/DE112020006360T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/0495—Quantised networks; Sparse networks; Compressed networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/405—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with three charge-transfer gates, e.g. MOS transistors, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Software Systems (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Computing Systems (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computational Linguistics (AREA)
  • Artificial Intelligence (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Neurology (AREA)
  • Databases & Information Systems (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

Eine Halbleitervorrichtung mit einer neuartigen Struktur wird bereitgestellt.
Ein Beschleuniger ist enthalten. Der Beschleuniger beinhaltet eine erste Speicherschaltung, eine zweite Speicherschaltung und eine arithmetische Schaltung. Die erste Speicherschaltung beinhaltet einen ersten Transistor. Die zweite Speicherschaltung beinhaltet einen zweiten Transistor. Der erste Transistor und der zweite Transistor beinhalten jeweils eine Halbleiterschicht, die ein Metalloxid in einem Kanalbildungsbereich enthält. Die arithmetische Schaltung beinhaltet einen dritten Transistor. Der dritte Transistor beinhaltet eine Halbleiterschicht, die Silizium in einem Kanalbildungsbereich enthält. Der erste Transistor und der zweite Transistor sind in unterschiedlichen Schichten bereitgestellt. Eine Schicht, die den ersten Transistor beinhaltet, ist über einer Schicht bereitgestellt, die den dritten Transistor beinhaltet. Eine Schicht, die den zweiten Transistor beinhaltet, ist über einer Schicht bereitgestellt, die den ersten Transistor beinhaltet. Die erste Speicherschaltung weist Datenhalteeigenschaften auf, die sich von denjenigen der zweiten Speicherschaltung unterscheiden.

Description

  • Technisches Gebiet
  • In dieser Beschreibung werden eine Halbleitervorrichtung und dergleichen beschrieben.
  • Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung nicht auf das vorstehende technische Gebiet beschränkt ist. Beispiele für das technische Gebiet einer Ausführungsform der vorliegenden Erfindung, die in dieser Beschreibung und dergleichen offenbart wird, umfassen eine Halbleitervorrichtung, eine Abbildungsvorrichtung, eine Anzeigevorrichtung, eine Licht emittierende Vorrichtung, eine Energiespeichervorrichtung, eine Speichervorrichtung, ein Anzeigesystem, ein elektronisches Gerät, eine Beleuchtungsvorrichtung, eine Eingabevorrichtung, eine Eingabe-/Ausgabevorrichtung, ein Betriebsverfahren dafür und ein Herstellungsverfahren dafür.
  • Stand der Technik
  • Elektronische Geräte, die eine Halbleitervorrichtung beinhalten, die einen CPU (central processing unit bzw. Hauptprozessor) oder dergleichen beinhaltet, werden weithin verwendet. Da derartige elektronische Geräte eine große Menge an Daten mit hoher Geschwindigkeit verarbeiten, wird eine Technik zum Verbessern der Leistungsfähigkeit der Halbleitervorrichtung aktiv entwickelt. Als Technik, die eine hohe Leistungsfähigkeit erzielt, wird beispielsweise ein so genanntes System-on-Chip (SoC) angegeben, bei dem ein Beschleuniger, wie z. B. ein GPU (graphics processing unit bzw. Grafikprozessor), und ein CPU eng miteinander gekoppelt sind. Die Halbleitervorrichtung, die durch Einsatz eines SoC eine hohe Leistungsfähigkeit aufweist, hat Probleme, wie z. B. die Wärmeerzeugung und die Zunahme des Stromverbrauchs.
  • Bei einer KI- (künstliche Intelligenz-) Technologie werden die Menge an Berechnung und die Anzahl von Parametern sehr groß, was zu einer Zunahme des Rechenaufwandes führt. Die Zunahme des Rechenaufwandes ist ein Faktor für eine Wärmeerzeugung und eine Zunahme des Stromverbrauchs; deshalb ist eine Architektur zum Verringern des Rechenaufwandes aktiv vorgeschlagen worden. Typische Beispiele für die Architektur umfassen ein binäres neuronales Netz (Binary Neural Network, BNN) und ein ternäres neuronales Netz (Ternary Neural Network, TNN), und sie sind besonders für die Verringerung der Schaltungsgröße und des Stromverbrauchs effektiv (siehe z. B. Patentdokument 1). In BNN können beispielsweise Daten, die ursprünglich mit 32-Bit-Genauigkeit oder 16-Bit-Genauigkeit ausgedrückt werden, zu Binärdaten von „+ 1“ oder „- 1“ komprimiert werden, wodurch die Menge an Berechnung und die Anzahl von Parametern in hohem Maße verringert werden können. Da BNN für die Verringerung der Schaltungsgröße und des Stromverbrauchs effektiv ist, wird es davon ausgegangen, dass BNN zu einer Applikation mit eingeschränkten Hardware-Ressourcen, wie z. B. einem eingebauten Chip, bei der ein geringer Stromverbrauch erforderlich ist, passt.
  • [Referenz]
  • [Patentdokument]
  • [Patentdokument 1] Internationale PCT-Veröffentlichung Nr. 2019/078924
  • Zusammenfassung der Erfindung
  • Durch die Erfindung zu lösendes Problem
  • In dem Fall, in dem eine arithmetische Verarbeitung einer KI-Technologie unter Verwendung eines Beschleunigers durchgeführt wird, werden Gewichtsdaten, die zur arithmetischen Verarbeitung verwendet werden, von einem Chip, der durch einen Prozess, der sich von demjenigen des Beschleunigers unterscheidet, hergestellt wird, wie z. B. einem DRAM oder einem SRAM, auf den Beschleuniger schnell übertragen. Um eine Häufigkeit der Datenübertragung zu verringern, wird eine hohe Speicherkapazität zum Halten von Gewichtsdaten oder Zwischendaten in dem Beschleuniger benötigt. In dem Fall, in dem die Speicherkapazität des Beschleunigers niedrig ist, wird eine schnelle Datenübertragung benötigt, und außerdem wird dann, wenn der Abstand von einem Chip, in dem Gewichtsdaten gespeichert werden, groß ist, eine parasitäre Kapazität oder ein Widerstand einer Leitung erhöht; deshalb könnte der Stromverbrauch ansteigen.
  • Eine Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, bei einer Halbleitervorrichtung, die mit einem Beschleuniger versehen ist, den Stromverbrauch zu verringern. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, bei einer Halbleitervorrichtung, die mit einem Beschleuniger versehen ist, die Wärmeerzeugung zu unterdrücken. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, die Größe einer Halbleitervorrichtung, die mit einem Beschleuniger versehen ist, zu verringern. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, bei einer Halbleitervorrichtung, die mit einem Beschleuniger versehen ist, die Anzahl von Datenübertragungen zwischen einem CPU und einer Halbleitervorrichtung, die als Speicher dient, zu verringern. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, bei einer Halbleitervorrichtung, die mit einem Beschleuniger versehen ist, die Geschwindigkeit einer Datenübertragung zwischen einem Storage-Speicher und einer Halbleitervorrichtung, die als Cache-Speicher dient, zu verbessern. Eine weitere Aufgabe ist, eine Halbleitervorrichtung mit einer neuartigen Struktur bereitzustellen.
  • Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung nicht notwendigerweise sämtliche der vorstehend genannten Aufgaben erfüllen muss, sondern nur mindestens eine der Aufgaben. Des Weiteren steht die Beschreibung der vorstehenden Aufgaben dem Vorhandensein weiterer Aufgaben nicht im Wege. Weitere Aufgaben werden aus der Erläuterung der Beschreibung, der Patentansprüche, der Zeichnungen und dergleichen ersichtlich und können davon abgeleitet werden.
  • Mittel zur Lösung des Problems
  • Eine Ausführungsform der vorliegenden Erfindung ist eine Halbleitervorrichtung, die einen CPU und einen Beschleuniger beinhaltet. Der Beschleuniger beinhaltet eine erste Speicherschaltung, eine zweite Speicherschaltung und eine arithmetische Schaltung. Die erste Speicherschaltung beinhaltet einen ersten Transistor. Die zweite Speicherschaltung beinhaltet einen zweiten Transistor. Der erste Transistor und der zweite Transistor beinhalten jeweils eine Halbleiterschicht, die ein Metalloxid in einem Kanalbildungsbereich enthält. Die arithmetische Schaltung beinhaltet einen dritten Transistor. Der dritte Transistor beinhaltet eine Halbleiterschicht, die Silizium in einem Kanalbildungsbereich enthält. Der CPU beinhaltet einen CPU-Kern, der ein Flipflop beinhaltet, in dem eine Sicherungsschaltung bereitgestellt ist. Die Sicherungsschaltung beinhaltet einen vierten Transistor. Der vierte Transistor beinhaltet eine Halbleiterschicht, die ein Metalloxid in einem Kanalbildungsbereich enthält. Der erste Transistor und der zweite Transistor sind in unterschiedlichen Schichten bereitgestellt. Die Schicht, die den ersten Transistor beinhaltet, und die Schicht, die den zweiten Transistor beinhaltet, sind über einer Schicht bereitgestellt, die den dritten Transistor beinhaltet.
  • Bei einer Ausführungsform der vorliegenden Erfindung weist die Sicherungsschaltung vorzugsweise eine Funktion auf, bei Power-Gating des CPU Daten, die in dem Flipflop gehalten werden, in einem Zustand, in dem die Zufuhr einer Stromversorgungsspannung gestoppt ist, zu halten.
  • Bei einer Ausführungsform der vorliegenden Erfindung weisen die erste Speicherschaltung und die zweite Speicherschaltung vorzugsweise eine Funktion zum Halten von Daten auf, die in die arithmetische Schaltung eingegeben werden.
  • Bei einer Ausführungsform der vorliegenden Erfindung weist die zweite Speicherschaltung vorzugsweise eine Schaltungskonfiguration auf, die sich von derjenigen der ersten Speicherschaltung unterscheidet.
  • Eine Ausführungsform der vorliegenden Erfindung ist eine Halbleitervorrichtung, die einen CPU und einen Beschleuniger beinhaltet. Der Beschleuniger beinhaltet eine erste Speicherschaltung, eine zweite Speicherschaltung und eine arithmetische Schaltung. Die erste Speicherschaltung beinhaltet einen ersten Transistor. Die zweite Speicherschaltung beinhaltet einen zweiten Transistor. Der erste Transistor und der zweite Transistor beinhalten jeweils eine Halbleiterschicht, die ein Metalloxid in einem Kanalbildungsbereich enthält. Die arithmetische Schaltung beinhaltet einen dritten Transistor. Der dritte Transistor beinhaltet eine Halbleiterschicht, die Silizium in einem Kanalbildungsbereich enthält. Der erste Transistor und der zweite Transistor sind in unterschiedlichen Schichten bereitgestellt. Die Schicht, die den ersten Transistor beinhaltet, ist über einer Schicht bereitgestellt, die den dritten Transistor beinhaltet. Die Schicht, die den zweiten Transistor beinhaltet, ist über der Schicht bereitgestellt, die den ersten Transistor beinhaltet. Die erste Speicherschaltung weist Datenhalteeigenschaften auf, die sich von denjenigen der zweiten Speicherschaltung unterscheiden.
  • Bei einer Ausführungsform der vorliegenden Erfindung wird eine Halbleitervorrichtung bevorzugt, bei der die erste Speicherschaltung eine Funktion zum Halten von Daten, die in die arithmetische Schaltung eingegeben werden, oder Daten, die von der arithmetischen Schaltung ausgegeben werden, aufweist.
  • Bei einer Ausführungsform der vorliegenden Erfindung ist eine Amplitudenspannung zum Ansteuern des ersten Transistors vorzugsweise niedriger als eine Amplitudenspannung zum Ansteuern des zweiten Transistors.
  • Bei einer Ausführungsform der vorliegenden Erfindung ist die Dicke eines Gate-Isolierfilms des ersten Transistors vorzugsweise kleiner als die Dicke eines Gate-Isolierfilms des zweiten Transistors.
  • Bei einer Ausführungsform der vorliegenden Erfindung weist die zweite Speicherschaltung vorzugsweise eine Schaltungskonfiguration auf, die sich von derjenigen der ersten Speicherschaltung unterscheidet.
  • Bei einer Ausführungsform der vorliegenden Erfindung ist die arithmetische Schaltung vorzugsweise eine Schaltung, die eine Produkt-Summen-Operation durchführt.
  • Bei einer Ausführungsform der vorliegenden Erfindung enthält das Metalloxid vorzugsweise In, Ga und Zn.
  • Es sei angemerkt, dass weitere Ausführungsformen der vorliegenden Erfindung nachstehend in der Beschreibung von Ausführungsformen und in den Zeichnungen dargestellt werden.
  • Wirkung der Erfindung
  • Eine Ausführungsform der vorliegenden Erfindung kann bei einer Halbleitervorrichtung, die mit einem Beschleuniger versehen ist, den Stromverbrauch verringern. Eine weitere Ausführungsform der vorliegenden Erfindung kann bei einer Halbleitervorrichtung, die mit einem Beschleuniger versehen ist, die Wärmeerzeugung unterdrücken. Eine weitere Ausführungsform der vorliegenden Erfindung kann die Größe einer Halbleitervorrichtung, die mit einem Beschleuniger versehen ist, verringern. Eine weitere Ausführungsform der vorliegenden Erfindung kann bei einer Halbleitervorrichtung, die mit einem Beschleuniger versehen ist, die Anzahl von Datenübertragungen zwischen einem CPU und einer Halbleitervorrichtung, die als Speicher dient, verringern. Eine weitere Ausführungsform der vorliegenden Erfindung kann bei einer Halbleitervorrichtung, die mit einem Beschleuniger versehen ist, die Geschwindigkeit einer Datenübertragung zwischen einem Storage-Speicher und einer Halbleitervorrichtung, die als Cache-Speicher dient, verbessern. Alternativ kann eine Halbleitervorrichtung mit einer neuartigen Struktur bereitgestellt werden.
  • Die Beschreibung der Vielzahl von Wirkungen schließt das Vorhandensein weiterer Wirkungen nicht aus. Bei einer Ausführungsform der vorliegenden Erfindung muss man nicht notwendigerweise alle vorstehend beschriebene Wirkungen erzielen. Bei einer Ausführungsform der vorliegenden Erfindung sind eine andere Aufgabe als die vorstehenden Aufgaben, eine andere Wirkung als die vorstehenden Wirkungen und ein neuartiges Merkmal aus der Erläuterung der Beschreibung und der Zeichnungen ersichtlich.
  • Figurenliste
    • 1A und 1B sind Darstellungen, die jeweils ein Konfigurationsbeispiel einer Halbleitervorrichtung illustrieren.
    • 2A und 2B sind Darstellungen, die jeweils ein Konfigurationsbeispiel einer Halbleitervorrichtung illustrieren.
    • 3A und 3B sind Darstellungen, die jeweils ein Konfigurationsbeispiel einer Halbleitervorrichtung illustrieren.
    • 4A und 4B sind Darstellungen, die jeweils ein Konfigurationsbeispiel einer Halbleitervorrichtung illustrieren.
    • 5A bis 5E sind Darstellungen, die jeweils ein Konfigurationsbeispiel einer Halbleitervorrichtung illustrieren.
    • 6A und 6B sind Darstellungen, die jeweils ein Konfigurationsbeispiel einer Halbleitervorrichtung illustrieren.
    • 7A und 7B sind Darstellungen, die jeweils verschiedene Speicher in hierarchischer Reihenfolge zeigen.
    • 8A bis 8C sind Darstellungen, die jeweils ein Konfigurationsbeispiel einer Halbleitervorrichtung illustrieren.
    • 9A bis 9C sind Darstellungen, die jeweils ein Konfigurationsbeispiel einer Halbleitervorrichtung illustrieren.
    • 10 ist eine Darstellung, die ein Konfigurationsbeispiel einer Halbleitervorrichtung illustriert.
    • 11 ist eine Darstellung, die ein Konfigurationsbeispiel einer Halbleitervorrichtung illustriert.
    • 12A und 12B sind Darstellungen, die jeweils ein Konfigurationsbeispiel einer Halbleitervorrichtung illustrieren.
    • 13 ist eine Darstellung, die ein Konfigurationsbeispiel einer Halbleitervorrichtung illustriert.
    • 14A und 14B sind Darstellungen, die jeweils ein Konfigurationsbeispiel einer Halbleitervorrichtung illustrieren.
    • 15A und 15B sind Darstellungen, die jeweils ein Konfigurationsbeispiel einer Halbleitervorrichtung illustrieren.
    • 16 ist eine Darstellung, die ein Konfigurationsbeispiel einer Halbleitervorrichtung illustriert.
    • 17 ist eine Darstellung, die ein Konfigurationsbeispiel eines CPU illustriert.
    • 18A und 18B sind Darstellungen, die jeweils ein Konfigurationsbeispiel eines CPU illustrieren.
    • 19 ist eine Darstellung, die ein Konfigurationsbeispiel eines CPU illustriert.
    • 20A und 20B sind eine Draufsicht bzw. eine Querschnittsansicht einer Speichervorrichtung einer Ausführungsform der vorliegenden Erfindung.
    • 21A und 21B sind eine Draufsicht bzw. eine Querschnittsansicht einer Speichervorrichtung einer Ausführungsform der vorliegenden Erfindung.
    • 22 ist eine Draufsicht auf eine Speichervorrichtung einer Ausführungsform der vorliegenden Erfindung.
    • 23 ist eine Querschnittsansicht einer Speichervorrichtung einer Ausführungsform der vorliegenden Erfindung.
    • 24 ist eine Querschnittsansicht einer Speichervorrichtung einer Ausführungsform der vorliegenden Erfindung.
    • 25 ist eine Querschnittsansicht einer Speichervorrichtung einer Ausführungsform der vorliegenden Erfindung.
    • 26A ist ein Diagramm, das die Klassifizierung der Kristallstrukturen von IGZO darstellt. 26B ist ein Diagramm, das ein XRD-Spektrum eines Quarzglases darstellt. 26C ist ein Diagramm, das ein XRD-Spektrum von einem kristallinen IGZO darstellt.
    • 27 ist eine Darstellung, die ein Konfigurationsbeispiel einer integrierten Schaltung illustriert.
    • 28A und 28B sind Darstellungen, die jeweils ein Konfigurationsbeispiel einer integrierten Schaltung illustriert.
    • 29A und 29B sind Darstellungen, die jeweils ein Anwendungsbeispiel einer integrierten Schaltung illustriert.
    • 30A und 30B sind Darstellungen, die jeweils ein Anwendungsbeispiel einer integrierten Schaltung illustriert.
    • 31A bis 31C sind Darstellungen, die jeweils ein Anwendungsbeispiel einer integrierten Schaltung illustriert.
    • 32 ist eine Darstellung, die ein Anwendungsbeispiel einer integrierten Schaltung illustriert.
  • Ausführungsformen der Erfindung
  • Nachstehend werden Ausführungsformen der vorliegenden Erfindung beschrieben. Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung nicht auf die folgende Beschreibung beschränkt ist. Es erschließt sich Fachleuten ohne Weiteres, dass Modi und Details der vorliegenden Erfindung auf verschiedene Weise verändert werden können, ohne dabei vom Gedanken und Schutzbereich dieser abzuweichen. Deshalb sollte eine Ausführungsform der vorliegenden Erfindung nicht als auf die Beschreibung der folgenden Ausführungsformen beschränkt angesehen werden.
  • Es sei angemerkt, dass in dieser Beschreibung und dergleichen Ordnungszahlen, wie z. B. „erstes“, „zweites“ und „drittes“, verwendet werden, um eine Verwechslung zwischen Komponenten zu vermeiden. Daher schränken diese Begriffe die Anzahl der Komponenten nicht ein. Ferner schränken diese Begriffe die Reihenfolge der Komponenten nicht ein. In dieser Beschreibung und dergleichen kann beispielsweise eine „erste“ Komponente einer Ausführungsform als „zweite“ Komponente bei einer anderen Ausführungsform oder in Patentansprüchen bezeichnet werden. Außerdem kann in dieser Beschreibung und dergleichen beispielsweise eine „erste“ Komponente einer Ausführungsform bei einer anderen Ausführungsform oder in Patentansprüchen weggelassen werden.
  • In einigen Fällen werden die gleichen Komponenten, Komponenten, die ähnliche Funktionen aufweisen, Komponenten, die unter Verwendung des gleichen Materials ausgebildet werden, Komponenten, die gleichzeitig ausgebildet werden, und dergleichen in den Zeichnungen durch die gleichen Bezugszeichen bezeichnet, und wird ihre Beschreibung nicht wiederholt.
  • In dieser Beschreibung kann ein Stromversorgungspotential VDD mit „Potential VDD“, „VDD“ oder dergleichen abgekürzt werden. Das Gleiche gilt für weitere Komponenten (z. B. ein Signal, eine Spannung, eine Schaltung, ein Element, eine Elektrode und eine Leitung).
  • Wenn eine Vielzahl von Komponenten, die durch die gleichen Bezugszeichen bezeichnet werden, voneinander zu unterscheiden sind, wird in einigen Fällen „_1“, „_2“, „[n]“, „[m, n]“ oder dergleichen den Bezugszeichen hinzugefügt. Beispielsweise wird die zweite Leitung GL als Leitung GL[2] bezeichnet.
  • (Ausführungsform 1)
  • Die Konfiguration, die Arbeitsweise und dergleichen einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung werden beschrieben.
  • Es sei angemerkt, dass in dieser Beschreibung und dergleichen eine Halbleitervorrichtung im Allgemeinen eine Vorrichtung bezeichnet, die unter Nutzung von Halbleitereigenschaften arbeiten kann. Ein Halbleiterelement, wie z. B. ein Transistor, eine Halbleiterschaltung, eine arithmetische Vorrichtung und eine Speichervorrichtung, sind jeweils eine Ausführungsform einer Halbleitervorrichtung. Es können eine Anzeigevorrichtung (z. B. eine Flüssigkristallanzeigevorrichtung oder eine Licht emittierende Anzeigevorrichtung), eine Projektionsvorrichtung, eine Beleuchtungsvorrichtung, eine elektrooptische Vorrichtung, eine Energiespeichervorrichtung, eine Speichervorrichtung, eine Halbleiterschaltung, eine Abbildungsvorrichtung, ein elektronisches Gerät und dergleichen eine Halbleitervorrichtung beinhalten.
  • 1A und 1B sind Darstellungen zum Illustrieren einer Halbleitervorrichtung 100 einer Ausführungsform der vorliegenden Erfindung. Die Halbleitervorrichtung 100 beinhaltet einen CPU 10, einen Beschleuniger 20 und einen Bus 30. Der Beschleuniger 20 beinhaltet einen arithmetischen Verarbeitungsabschnitt 21 und einen Speicherabschnitt 22. Der arithmetische Verarbeitungsabschnitt 21 beinhaltet eine arithmetische Schaltung 23. Der Speicherabschnitt 22 beinhaltet eine Speicherschaltung 24. Der Speicherabschnitt 22 wird in einigen Fällen als Gerätespeicher oder gemeinsamer Speicher bezeichnet. Die Speicherschaltung 24 beinhaltet einen Transistor 25, der eine Halbleiterschicht 29 beinhaltet, die einen Kanalbildungsbereich umfasst. Die arithmetische Schaltung 23 und die Speicherschaltung 24 sind über eine Leitung 31 elektrisch miteinander verbunden.
  • Der CPU 10 weist eine Funktion zum Durchführen der Mehrzweck-Verarbeitungen auf, z. B. ein Betriebssystem durchzuführen, Daten zu steuern, und verschiedene arithmetische Verarbeitungen oder Programme auszuführen. Der CPU 10 umfasst einen oder mehrere CPU-Kerne. Der CPU 10 beinhaltet beispielsweise einen Transistor (Si-Transistor), der Silizium in einem Kanalbildungsbereich enthält. Wenn der Si-Transistor ein komplementärer Transistor ist, kann eine CMOS-Schaltung (Si-CMOS) gebildet werden. Der CPU 10 ist über den Bus 30 mit dem Beschleuniger 20 verbunden.
  • Jeder CPU-Kern weist vorzugsweise eine Konfiguration auf, bei der eine Datenhalteschaltung enthalten ist, die Daten halten kann, auch wenn die Zufuhr der Stromversorgungsspannung gestoppt wird. Diese Konfiguration ermöglicht, dass die Zufuhr der Stromversorgungsspannung durch eine elektrische Trennung von einer Stromversorgungsdomäne (Stromdomäne) durch einen Stromschalter oder dergleichen gesteuert wird. Die Stromversorgungsspannung ist in einigen Fällen eine Betriebsspannung. Als Datenhalteschaltung wird beispielsweise ein Speicher bevorzugt, der einen Transistor (OS-Transistor) beinhaltet, der einen Oxidhalbleiter in einem Kanalbildungsbereich enthält. Die Konfiguration des CPU-Kerns, der die Datenhalteschaltung beinhaltet, die einen OS-Transistor beinhaltet, wird bei der Ausführungsform 3 beschrieben.
  • Der Beschleuniger 20 weist eine Funktion zum Ausführen eines Programms (auch als Kernel oder Kernel-Programm bezeichnet) auf, das von einem Hostprogramm aufgerufen wird. Der Beschleuniger 20 kann beispielsweise eine parallele Verarbeitung von Matrix-Operationen bei der Grafikverarbeitung, eine parallele Verarbeitung von Produkt-Summen-Operationen im neuronalen Netz, eine parallele Verarbeitung von Gleitkommaarithmetiken beim wissenschaftlichen Rechnen und dergleichen durchführen.
  • Der Speicherabschnitt 22 weist eine Funktion zum Speichern von Daten auf, die durch den Beschleuniger 20 verarbeitet werden. Insbesondere können Daten, die in den arithmetischen Verarbeitungsabschnitt 21 eingegeben oder an diesen ausgegeben werden, wie z. B. Gewichtsdaten, die für eine parallele Verarbeitung von Produkt-Summen-Operationen im neuronalen Netz verwendet werden, gespeichert werden.
  • Der Speicherabschnitt 22 wird über eine Vielzahl von Speicherschaltungsschichten 22_1 bis 22_N (N ist eine natürliche Zahl von 2 oder mehr) bereitgestellt. Die Vielzahl von Speicherschaltungsschichten 22_1 bis 22_N beinhaltet jeweils die Speicherschaltung 24. Die Speicherschaltung 24, die in jeder Schicht der Vielzahl von Speicherschaltungsschichten 22_1 bis 22_N enthalten ist, ist über die Leitung 31 elektrisch mit der arithmetischen Schaltung 23 verbunden, die in dem arithmetischen Verarbeitungsabschnitt 21 enthalten ist, und weist eine Funktion zum Halten eines binären oder trinären digitalen Werts auf. Bei der Speicherschaltung 24 ist die Halbleiterschicht 29, die der Transistor 25 beinhaltet, ein Oxidhalbleiter. Das heißt, dass der Transistor 25 ein OS-Transistor ist. Für die Speicherschaltung 24 ist ein Speicher, der einen OS-Transistor beinhaltet (nachstehend auch als OS-Speicher bezeichnet), geeignet.
  • Ein Metalloxid weist eine Bandlücke von 2,5 eV oder mehr auf; daher ist der Sperrstrom eines OS-Transistors sehr niedrig. Beispielsweise kann der Sperrstrom pro Mikrometer der Kanalbreite bei Raumtemperatur (25 °C) und bei einer Source-Drain-Spannung von 3,5 V niedriger als 1 × 10-20 A, niedriger als 1 × 10-22 A oder niedriger als 1 × 10-24 A sein. Das heißt, dass das Ein-/Ausschaltverhältnis des Drain-Stroms größer als oder gleich 20 Stellen und kleiner als oder gleich 150 Stellen sein kann. Daher ist bei einem OS-Speicher die Menge einer Ladung, die von einem Halteknoten durch einen OS-Transistor abfließt, sehr klein. Dementsprechend kann der OS-Speicher als nichtflüchtige Speicherschaltung dienen. Außerdem kann Power-Gating des Beschleunigers durchgeführt werden.
  • Bei einer Halbleitervorrichtung, die mit hoher Dichte integriert ist, wird in einigen Fällen Wärme aufgrund des Betriebs einer Schaltung erzeugt. Durch diese Wärmeerzeugung wird die Temperatur eines Transistors erhöht, wodurch Eigenschaften des Transistors verändert werden, was in einigen Fällen zur Veränderung der Feldeffektbeweglichkeit oder Verringerung der Betriebsfrequenz führt. Da ein OS-Transistor eine höhere Beständigkeit gegen Wärme aufweist als ein Si-Transistor, ist es weniger wahrscheinlich, dass die Feldeffektbeweglichkeit wegen einer Temperaturänderung verändert wird, und dass die Betriebsfrequenz verringert wird. Außerdem wird bei einem OS-Transistor selbst dann, wenn die Temperatur erhöht wird, eine Eigenschaft, dass der Drain-Strom in Bezug auf die Gate-Source-Spannung exponentiell erhöht wird, leicht beibehalten. Deshalb kann ein stabiler Betrieb in einer Umgebung mit hoher Temperatur erzielt werden, indem ein OS-Transistor verwendet wird.
  • Beispiele für ein Metalloxid, das in einem OS-Transistor verwendet werden kann, umfassen ein Zn-Oxid, ein Zn-Sn-Oxid, ein Ga-Sn-Oxid, ein In-Ga-Oxid, ein In-Zn-Oxid und ein In-M-Zn-Oxid (M ist Ti, Ga, Y, Zr, La, Ce, Nd, Sn oder Hf). Insbesondere kann in dem Fall, in dem ein Metalloxid, bei dem Ga als M verwendet wird, für den OS-Transistor verwendet wird, durch Regulieren eines Verhältnisses von Elementen ein Transistor mit ausgezeichneten elektrischen Eigenschaften, wie z. B. der Feldeffektbeweglichkeit oder dergleichen, ausgebildet werden, was vorzuziehen ist. Außerdem kann ein Oxid, das Indium und Zink enthält, eine oder mehrere Arten von Elementen enthalten, die aus Aluminium, Gallium, Yttrium, Kupfer, Vanadium, Beryllium, Bor, Silizium, Titan, Eisen, Nickel, Germanium, Zirconium, Molybdän, Lanthan, Cer, Neodym, Hafnium, Tantal, Wolfram, Magnesium und dergleichen ausgewählt werden.
  • Damit die Zuverlässigkeit und die elektrischen Eigenschaften eines OS-Transistors erhöht werden können, enthält ein Metalloxid, das für eine Halbleiterschicht verwendet wird, vorzugsweise einen Kristallteil, wie z. B. einen CAAC-OS, einen CAC-OS oder einen nc-OS. Der CAAC-OS ist eine Abkürzung für einen kristallinen Oxidhalbleiter mit Ausrichtung bezüglich der c-Achse bzw. c-axis-aligned crystalline oxide semiconductor. Der CAC-OS ist eine Abkürzung für einen wolkenartig ausgerichteten Verbundoxidhalbleiter bzw. cloud-aligned composite oxide semiconductor. Der nc-OS ist eine Abkürzung für einen nanokristallinen Oxidhalbleiter bzw. nanocrystalline oxide semiconductor.
  • Der CAAC-OS weist eine Ausrichtung bezüglich der c-Achse auf, eine Vielzahl von Nanokristallen ist in Richtung der a-b-Ebene verbunden, und die Kristallstruktur weist eine Verzerrung auf. Es sei angemerkt, dass eine Verzerrung einen Abschnitt bezeichnet, in dem sich die Richtung einer Gitteranordnung zwischen einem Bereich mit einer gleichmäßigen Gitteranordnung und einem anderen Bereich mit einer gleichmäßigen Gitteranordnung in einem Bereich verändert, in dem die Vielzahl von Nanokristallen verbunden sind.
  • Der CAC-OS weist eine Funktion, die ermöglicht, dass als Ladungsträger dienende Elektronen (oder Löcher) fließen, und eine Funktion auf, die ermöglicht, dass als Ladungsträger dienende Elektronen nicht fließen. Die Trennung der Funktion, die ermöglicht, dass Elektronen fließen, und der Funktion, die ermöglicht, dass Elektronen nicht fließen, kann die beiden Funktionen maximieren. Das heißt, dass unter Verwendung des CAC-OS in einem Kanalbildungsbereich eines OS-Transistors sowohl ein hoher Durchlassstrom als auch ein sehr niedriger Sperrstrom erzielt werden können.
  • Beispielsweise weist ein Metalloxid eine große Bandlücke auf und daher ist es unwahrscheinlich, dass Elektronen angeregt werden, und die effektive Masse eines Lochs ist groß. Somit tritt bei einem OS-Transistor ein Avalanche-Durchbruch bzw. Lawinendurchbruch oder dergleichen mit geringerer Wahrscheinlichkeit auf als bei einem allgemeinen Si-Transistor. Daher kann beispielsweise eine Hot-Carrier-Degradation oder dergleichen infolge des Avalanche-Durchbruchs verhindert werden. Da eine Hot-Carrier-Degradation verhindert werden kann, kann ein OS-Transistor mit hoher Drain-Spannung arbeiten.
  • Ein OS-Transistor ist ein Transistor vom Akkumulationstyp, dessen Hauptladungsträger Elektronen sind. Demzufolge ist, im Vergleich zu einem Transistor vom Inversionstyp mit einem pn-Übergang (typischerweise einem Si-Transistor), der Einfluss von der vom Drain induzierten Barrierenabsenkung (drain-induced barrier lowering, DIBL) klein, die ein Kurzkanaleffekt ist. Mit anderen Worten: Ein OS-Transistor weist eine höhere Beständigkeit gegen Kurzkanaleffekt auf als ein Si-Transistor.
  • Dank einer hohen Beständigkeit gegen Kurzkanaleffekt kann ein OS-Transistor eine verkürzte Kanallänge aufweisen, ohne dass die Zuverlässigkeit verschlechtert wird, was bedeutet, dass unter Verwendung eines OS-Transistors der Integrationsgrad von Schaltungen erhöht werden kann. Obwohl eine Verkürzung der Kanallänge ein elektrisches Feld eines Drains erhöht, tritt, wie oben beschrieben worden ist, ein Avalanche-Durchbruch mit geringerer Wahrscheinlichkeit bei einem OS-Transistor auf als bei einem Si-Transistor.
  • Da ein OS-Transistor eine hohe Beständigkeit gegen Kurzkanaleffekt aufweist, kann ein Gate-Isolierfilm dicker sein als bei einem Si-Transistor. Beispielsweise kann auch ein sehr kleiner Transistor mit einer Kanallänge und einer Kanalbreite von jeweils 50 nm oder weniger in einigen Fällen einen dicken Gate-Isolierfilm mit einer Dicke von ungefähr 10 nm beinhalten. Ein dicker Gate-Isolierfilm kann die parasitäre Kapazität verringern und daher die Arbeitsgeschwindigkeit einer Schaltung erhöhen. Zudem kann ein dicker Gate-Isolierfilm einen Leckstrom durch den Gate-Isolierfilm verringern, was zur Verringerung eines statischen Stromverbrauchs führt.
  • Folglich kann selbst dann, wenn die Zufuhr der Stromversorgungsspannung gestoppt wird, der Beschleuniger 20 Daten halten, indem er die Speicherschaltung 24 beinhaltet, die ein OS-Speicher ist. Daher kann Power-Gating des Beschleunigers 20 durchgeführt werden, was zur deutlichen Verringerung des Stromverbrauchs führt.
  • Die Speicherschaltung 24, die aus einem OS-Transistor ausgebildet wird, kann über der arithmetischen Schaltung 23 angeordnet werden, die aus einem Si-CMOS ausgebildet werden kann. Das heißt, dass die Vielzahl von Speicherschaltungsschichten 22_1 bis 22_N über einem Substrat bereitgestellt wird, über dem der arithmetische Verarbeitungsabschnitt 21 bereitgestellt wird. Die Vielzahl von Speicherschaltungsschichten 22_1 bis 22_N kann übereinander angeordnet werden. Daher kann sie ohne Zunahme der Schaltungsfläche angeordnet werden, und die Speicherkapazität, die für die arithmetische Verarbeitung bei dem Beschleuniger 20 benötigt wird, kann erhöht werden. Da die Anzahl von Datenübertragungen, die für die arithmetische Verarbeitung benötigt werden, verringert werden kann, kann der Stromverbrauch verringert werden. Die Speicherschaltungsschichten 22_1 bis 22_N, die jeweils eine Vielzahl von Speicherschaltungen 24 beinhalten, sind über die Leitung 31, die derart bereitgestellt wird, dass sie sich in eine Richtung im Wesentlichen senkrecht zur Oberfläche des Substrats, über dem die arithmetische Schaltung 23 bereitgestellt wird (in eine z-Richtung senkrecht zur x-y-Ebene in 1B), erstreckt, elektrisch mit der arithmetischen Schaltung 23 verbunden. Es sei angemerkt, dass „im Wesentlichen senkrecht“ den Zustand der Anordnung in einem Winkel von mehr als oder gleich 85° und weniger als oder gleich 95° bezeichnet.
  • Es sei angemerkt, dass als Transistor, der in der Speicherschaltung 24 enthalten ist, ein OS-Transistor beschrieben wird; jedoch ist es akzeptabel, solange der Transistor über einem Si-Transistor, der in der arithmetischen Schaltung 23 in der unteren Schicht enthalten ist, angeordnet werden kann. Beispielsweise kann ein Si-Transistor, der durch eine Befestigungstechnik oder dergleichen über einem Substrat, das einen Si-Transistor beinhaltet, angeordnet wird, als Transistor in der oberen Schicht verwendet werden. In diesem Fall weist der Si-Transistor, der in der oberen Schicht bereitgestellt wird, vorzugsweise eine größere Kanallänge auf als der Si-Transistor in der unteren Schicht, um ein Transistor mit niedrigem Sperrstrom zu sein.
  • Die Speicherschaltung 24, die in dem Beschleuniger 20 enthalten ist, kann neben einer mehrschichtigen Struktur wie die Vielzahl von Speicherschaltungsschichten 22_1 bis 22_N eine einschichtige Struktur aufweisen. Die einschichtige Speicherschaltungsschicht 22_1, die einen OS-Transistor beinhaltet, kann über der arithmetischen Schaltung 23 angeordnet werden, die aus einem Si-CMOS ausgebildet werden kann. Daher kann der Leitungsweg verkürzt werden, indem der physikalische Abstand zwischen der arithmetischen Schaltung 23 und der Speicherschaltung 24 verkürzt wird, so dass die parasitäre Kapazität, die in einer Signalleitung erzeugt wird, verringert werden kann, was zur Verringerung des Stromverbrauchs führt.
  • Wenn der Beschleuniger 20 eine Konfiguration aufweist, bei der Transistoren übereinander angeordnet werden, kann die Zunahme der Schaltungsfläche unterdrückt werden; deshalb kann die größere Anzahl der arithmetischen Schaltungen 23 angeordnet werden. Da die Anzahl von Schaltungen, bei denen arithmetische Verarbeitungen durchgeführt werden (die Anzahl von Kernen), in der arithmetischen Schaltung 23 erhöht werden kann, kann die Frequenz des Signals zum Ansteuern der arithmetischen Schaltung 23 verringert werden. Außerdem kann die Stromversorgungsspannung zum Ansteuern der arithmetischen Schaltung 23 verringert werden. Folglich kann der Stromverbrauch, der für die arithmetische Verarbeitung benötigt wird, im Verhältnis von einem mehrere Zehntel verringert werden.
  • Die Speicherschaltung 24 kann eine Schaltungskonfiguration von NOSRAM aufweisen. „NOSRAM (eingetragenes Markenzeichen)“ ist eine Abkürzung für „nichtflüchtiges Oxidhalbleiter-RAM (Nonvolatile Oxide Semiconductor RAM)“. Bei NOSRAM handelt es sich um einen Speicher, bei dem eine Speicherzelle eine 2-Transisor- (2T-) oder 3-Transisor- (3T-) Verstärkungszelle ist und ein Zugriffstransistor ein OS-Transistor ist. Die Speicherschaltung 24 kann unter Verwendung eines OS-Transistors derart bereitgestellt werden, dass die Speicherschaltungsschichten 22_1 bis 22_N übereinander angeordnet werden. Außerdem ist bei einem OS-Transistor ein Strom, der im Sperrzustand zwischen Source und Drain fließt, d. h. ein Leckstrom, sehr niedrig. Ein NOSRAM kann als nichtflüchtiger Speicher verwendet werden, indem es durch Nutzung von Eigenschaften, d. h. einem sehr niedrigen Leckstrom, eine Ladung entsprechend den Daten in einer Speicherschaltung halten. Insbesondere ermöglicht NOSRAM, gehaltene Daten ohne Zerstörung zu lesen (das zerstörungsfreie Lesen), und ist daher für eine parallele Verarbeitung von einer Produkt-Summen-Operation eines neuronalen Netzes geeignet, bei der nur der Lesevorgang von Daten mehrmals wiederholt wird.
  • Der arithmetische Verarbeitungsabschnitt 21 weist eine Funktion zum Durchführen einer arithmetischen Verarbeitung unter Verwendung eines digitalen Werts auf. Der digitale Wert wird von Rauschen mit geringerer Wahrscheinlichkeit nachteilig beeinflusst. Daher ist der Beschleuniger 20 geeignet, eine arithmetische Verarbeitung durchzuführen, bei der ein arithmetisches Ergebnis mit hoher Genauigkeit erfordert wird. Es sei angemerkt, dass der arithmetische Verarbeitungsabschnitt 21 vorzugsweise aus einem Si-CMOS, d. h. einem Transistor, der Silizium in einem Kanalbildungsbereich enthält (Si-Transistor), ausgebildet wird. Diese Konfiguration ermöglicht, dass der arithmetische Verarbeitungsabschnitt 21 und ein OS-Transistor übereinander angeordnet werden.
  • Die arithmetische Schaltung 23 weist eine Funktion zum Durchführen einer beliebigen von einer Ganzzahl-Arithmetik, einer Gleitkommaarithmetik mit einfacher Genauigkeit, einer Gleitkommaarithmetik mit doppelter Genauigkeit und dergleichen unter Verwendung von Daten mit einem digitalen Wert auf, die in jeder Speicherschaltung 24 in der Vielzahl von Speicherschaltungsschichten 22_1 bis 22_N gehalten werden. Die arithmetische Schaltung 23 weist eine Funktion auf, die gleiche Verarbeitung, wie z. B. eine Produkt-Summen-Operation, wiederholt durchzuführen.
  • Es sei angemerkt, dass die arithmetische Schaltung 23 weist eine Konfiguration auf, bei der eine arithmetische Schaltung 23 für jede Lese-Bitleitung der Speicherschaltung 24, d. h. in jeder Spalte (Column), bereitgestellt wird (Column-Parallel Calculation bzw. spaltenparallele Berechnung). Bei dieser Konfiguration kann eine arithmetische Verarbeitung von Daten in einer Zeile (maximal der sämtlichen Bitleitungen) der Speicherschaltung 24 parallel durchgeführt werden. Da es keine Beschränkung durch eine Datenbusgröße (z. B. 32 Bits) zwischen dem CPU und einem Speicher gibt, kann bei Column-Parallel Calculation im Vergleich zu einer Produkt-Summen-Operation unter Verwendung eines CPU 10 die Parallelität der Berechnungen in hohem Maße erhöht werden; daher kann die Recheneffizienz einer sehr großen Menge an arithmetischen Verarbeitungen, wie z. B. des Lernens in einem tiefen neuronalen Netz (tiefgehendes Lernen bzw. Deep Learning), das eine KI-Technologie ist, oder eines wissenschaftlichen Rechnens mit Gleitkommaarithmetik, verbessert werden. Außerdem können Daten, die von der Speicherschaltung 24 ausgegeben werden, nach dem Abschluss der Berechnung gelesen werden; somit kann der Strom verringert werden, der beim Speicherzugriff (einer Datenübertragung zwischen dem CPU und einem Speicher oder einer Berechnung bei dem CPU) erzeugt wird, was zur Unterdrückung der Wärmeerzeugung und der Zunahme des Stromverbrauchs führt. Des Weiteren kann der Leitungsweg verkürzt werden, indem der physikalische Abstand zwischen der arithmetischen Schaltung 23 und der Speicherschaltung 24 verkürzt werden, wie z. B. indem sie übereinander angeordnet werden, wodurch die parasitäre Kapazität, die in einer Signalleitung erzeugt wird, verringert werden kann, was zur Verringerung des Stromverbrauchs führt.
  • Für eine Produkt-Summen-Operation bei einer Inferenzverarbeitung werden eine große Menge an Daten benötigt, und eine sehr hohe Bandbreite (Datenübertragungsrate) ist dazu erforderlich. Eine hohe Bandbreite kann sichergestellt werden, indem die Vielzahl von Speicherschaltungsschichten 22_1 bis 22_N über der arithmetischen Schaltung 23 angeordnet wird, wie bei der Konfiguration in 1B. Außerdem kann der Abstand zwischen den Schaltungen verkürzt werden, so dass die Geschwindigkeit einer Übertragung einer Vielzahl von Daten erhöht werden kann. Daher kann der Stromverbrauch, der für eine Produkt-Summen-Operation bei einer Inferenzverarbeitung benötigt wird, im Verhältnis von einem mehrere Zehntel verringert werden.
  • Indem bei einer Inferenzverarbeitung auf Basis des tiefen neuronalen Netzes eine Berechnung durchgeführt wird, bei der nicht Daten mit einer großen Bitzahl, wie z. B. 64 Bits, sondern optimierte Daten mit einer Bitzahl von bevorzugt 32 Bits oder niedriger, bevorzugter 16 Bits oder niedriger, noch bevorzugter 8 Bits oder niedriger, verwendet werden, kann der Stromverbrauch verringert werden, ohne dass dabei die Rechengenauigkeit verringert wird.
  • Der Bus 30 verbindet den CPU 10 elektrisch mit dem Beschleuniger 20. Das heißt, dass die Datenübertragung zwischen dem CPU 10 und dem Beschleuniger 20 über den Bus 30 durchgeführt werden kann.
  • 2A ist eine Darstellung, die das Lesen von Daten von den Speicherschaltungen 24 in der Vielzahl von übereinander angeordneten Speicherschaltungsschichten 22_1 bis 22_N in die arithmetische Schaltung 23 bei der in 1B dargestellten Beschleuniger 20 schematisch darstellt. In 2A zeigt die Pfeile die Bewegung von Daten. Wie in 2A dargestellt, kann die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung Daten von den Speicherschaltungen 24 lesen, die in der Vielzahl von Speicherschaltungsschichten 22_1 bis 22_N enthalten sind, die über die Leitung 31 übereinander angeordnet sind. Da der physikalische Abstand zwischen der arithmetischen Schaltung 23 und der Speicherschaltung 24, die übereinander angeordnet sind, sehr kurz ist, ist der Leitungsweg kurz. Daher kann die parasitäre Kapazität, die in der Leitung 31 erzeugt wird, verringert werden, was zur Verringerung des Stromverbrauchs führt.
  • Es sei angemerkt, dass dann, wenn die Schichtanzahl der Vielzahl von übereinander angeordneten Speicherschaltungsschichten 22_1 bis 22_N erhöht wird, die parasitäre Kapazität, die in der Leitung 31 erzeugt wird, erhöht wird. Deshalb wird eine Struktur bevorzugt, bei der zwischen einer Leitung, mit der die Speicherschaltung 24 verbunden ist, wie z. B. einer Lese-Bitleitung, und der Leitung 31 Schalter SW_1 bis SW_N in jeder Schicht der Speicherschaltungsschichten 22_1 bis 22_N bereitgestellt werden. Die Schalter SW_1 bis SW_N werden derart konfiguriert werden, dass sie in den Speicherschaltungsschichten 22_1 bis 22_N, von denen keine Daten gelesen werden, ausgeschaltet und in den Seicherschaltunsschichten 22 1 bis 22_N, von denen Daten gelesen werden, eingeschaltet werden. Diese Konfiguration ermöglicht, dass die parasitäre Kapazität in der Leitung 31 aufgrund der Erhöhung der Schichtanzahl der Speicherschaltungsschichten 22_1 bis 22_N verringert wird; somit kann der Stromverbrauch verringert werden.
  • Außerdem können sich die Schaltungsanordnungen, die Kanallängen und die Kanalbreiten eines Transistors oder die Dichten von Transistoren in den jeweiligen übereinander angeordneten Speicherschaltungsschichten 22_1 bis 22_N voneinander unterscheiden, wodurch die Anzahl von Speicherschaltungen 24 unterschiedlich gemacht wird. Beispielsweise können, wie in 3A dargestellt, die Speicherschaltungen 24 in einer unteren Schicht der Speicherschaltungsschichten 22_1 bis 22_N (beispielsweise in der Speicherschaltungsschicht 22_1) derart angeordnet werden, dass die Dichte von Transistoren hoch ist, und in einer oberen Schicht (in einer z-Richtung in der Zeichnung) kann die Dichte von Transistoren niedriger sein. Bei dieser Konfiguration kann die Anzahl von Speicherschaltungen, deren physikalischer Abstand von der arithmetischen Schaltung 23 kurz ist, erhöht werden, so dass Datenhalteeigenschaften der Speicherschaltungen 24 in den oberen Schichten erhöht werden können.
  • Alternativ kann, wie in 3B dargestellt, die Speicherschaltungen 24 in einer oberen Schicht der Speicherschaltungsschichten 22_1 bis 22_N (beispielsweise in der Speicherschaltungsschicht 22_N) derart angeordnet werden, dass die Dichte von Transistoren hoch ist, und in einer unteren Schicht (auf der Seite der Speicherschaltungsschicht 22_1 in der Zeichnung) kann die Dichte von Transistoren niedriger sein. Bei dieser Konfiguration können Datenhalteeigenschaften der Speicherschaltungen, deren physikalischer Abstand von der arithmetischen Schaltung 23 kurz ist, erhöht werden, und die Datendichte kann erhöht werden.
  • Einer Ausführungsform der vorliegenden Erfindung entsprechend kann der Stromverbrauch einer Halbleitervorrichtung, die als Beschleuniger einer KI-Technologie, bei der die Menge an Berechnung und die Anzahl von Parametern sehr groß sind, oder dergleichen dient, verringert werden. Einer weiteren Ausführungsform der vorliegenden Erfindung entsprechend kann die Größe einer Halbleitervorrichtung, die als Beschleuniger einer KI-Technologie, bei der die Menge an Berechnung und die Anzahl von Parametern sehr groß sind, oder dergleichen dient, verringert werden. Einer weiteren Ausführungsform der vorliegenden Erfindung entsprechend kann bei einer Halbleitervorrichtung, die als Beschleuniger einer KI-Technologie, bei der die Menge an Berechnung und die Anzahl von Parametern sehr groß sind, oder dergleichen dient, die Wärmeerzeugung unterdrückt werden. Einer weiteren Ausführungsform der vorliegenden Erfindung entsprechend kann bei einer Halbleitervorrichtung, die als Beschleuniger einer KI-Technologie, bei der die Menge an Berechnung und die Anzahl von Parametern sehr groß sind, oder dergleichen dient, die Anzahl von Datenübertragungen zwischen einem CPU und einer Halbleitervorrichtung, die als Speicher dient, verringert werden. Mit anderen Worten: Eine Halbleitervorrichtung, die als Beschleuniger einer KI-Technologie, bei der die Menge an Berechnung und die Anzahl von Parametern sehr groß sind, oder dergleichen dient, weist eine Nicht-von-Neumann-Architektur auf und kann im Vergleich zu einer Von-Neumann-Architektur, in der der Stromverbrauch mit der Erhöhung der Verarbeitungsgeschwindigkeit ansteigt, eine parallele Verarbeitung mit sehr geringem Stromverbrauch durchführen.
  • 4A ist eine Darstellung, die ein Beispiel für eine Schaltungskonfiguration illustriert, die für jede der Speicherschaltungsschichten 22_1 bis 22_N, die in der Halbleitervorrichtung 100 der vorliegenden Erfindung enthalten sind, verwendet werden kann. In 4A werden Schreib-Wortleitungen WWL_1 bis WWL_M, Lese-Wortleitungen RWL_1 bis RWL_M, Schreib-Bitleitungen WBL_1 bis WBL_N und Lese-Bitleitungen RBL_1 bis RBL_N dargestellt, welche in der Zeilen- und Spaltenrichtung von M Zeilen und N Spalten (M und N sind jeweils eine ganze Zahl von 2 oder mehr) angeordnet sind. Außerdem werden Speicherschaltungen 24 dargestellt, die mit entsprechenden Wortleitungen und Bitleitungen verbunden sind.
  • 4B ist eine Darstellung, die ein Beispiel für eine Schaltungskonfiguration illustriert, die für die Speicherschaltung 24 verwendet werden kann. Die Speicherschaltung 24 beinhaltet den Transistor 25, einen Transistor 26, einen Transistor 27 und ein Kondensatorelement 28 (auch als Kondensator bezeichnet).
  • Ein Anschluss von Source und Drain des Transistors 25 ist mit der Schreib-Bitleitung WBL verbunden. Ein Gate des Transistors 25 ist mit der Schreib-Wortleitung WWL verbunden. Der andere Anschluss von Source und Drain des Transistors 25 ist mit einer Elektrode des Kondensatorelements 28 und einem Gate des Transistors 26 verbunden. Ein Anschluss von Source und Drain des Transistors 26 und die andere Elektrode des Kondensatorelements 28 sind mit einer Leitung verbunden, der ein festes Potential, z. B. Erdpotential, zugeführt wird. Der andere Anschluss von Source und Drain des Transistors 26 ist mit einem Anschluss von Source und Drain des Transistors 27 verbunden. Ein Gate des Transistors 27 ist mit der Lese-Wortleitung RWL verbunden. Der andere Anschluss von Source und Drain des Transistors 27 ist mit der Lese-Bitleitung RBL verbunden. Die Lese-Bitleitung RBL ist, wie vorstehend beschrieben, über die Leitung 31, die derart bereitgestellt wird, dass sie sich in eine Richtung im Wesentlichen senkrecht zur Oberfläche des Substrats, über dem die arithmetische Schaltung 23 bereitgestellt wird, erstreckt, oder dergleichen mit der arithmetischen Schaltung 23 verbunden.
  • Die in 4B dargestellte Schaltungskonfiguration der Speicherschaltung 24 entspricht einem NOSRAM mit einer 3-Transistor- (3T-) Verstärkungszelle. Der Transistor 25 bis Transistor 27 sind OS-Transistoren. Bei einem OS-Transistor ist ein Strom, der im Sperrzustand zwischen Source und Drain fließt, d. h. ein Leckstrom, sehr niedrig. Das NOSRAM kann als nichtflüchtiger Speicher verwendet werden, indem es durch Nutzung von Eigenschaften, d. h. einem sehr niedrigen Leckstrom, eine Ladung entsprechend den Daten in einer Speicherschaltung halten.
  • Die Schaltungskonfiguration, die für die Speicherschaltung 24 in 4A verwendet werden kann, ist nicht auf den 3T-NOSRAM in 4B beschränkt. Beispielsweise kann eine Schaltung zum Einsatz kommen, die in 5A dargestellt ist und einem DOSRAM entspricht. DOSRAM bezeichnet ein RAM, das eine 1T1C-Speicherzelle beinhaltet, und ist eine Abkürzung für „dynamisches Oxidhalbleiter-RAM (Dynamic Oxide Semiconductor RAM)“. In 5A wird eine Speicherschaltung 24A dargestellt, die einen Transistor 25A und ein Kondensatorelement 28A beinhaltet. Der Transistor 25A ist ein OS-Transistor. Ein Beispiel wird dargestellt, in dem die Speicherschaltung 24A mit einer Bitleitung BL, einer Wortleitung WL und einer Rückgate-Leitung BGL verbunden ist.
  • Die Schaltungskonfiguration, die für die Speicherschaltung 24 in 4A verwendet werden kann, kann eine Schaltung sein, die in 5B dargestellt ist und einem 2T-NOSRAM entspricht. In 5B wird eine Speicherschaltung 24B dargestellt, die einen Transistor 25B, einen Transistor 26B und ein Kondensatorelement 28B beinhaltet. Der Transistor 25B und der Transistor 26B sind OS-Transistoren. Der Transistor 25B und der Transistor 26B können OS-Transistoren, bei denen Halbleiterschichten in unterschiedlichen Schichten angeordnet werden, oder OS-Transistoren sein, bei denen Halbleiterschichten in der gleichen Schicht angeordnet werden. Ein Beispiel wird dargestellt, in dem die Speicherschaltung 24B mit der Schreib-Bitleitung WBL, der Lese-Bitleitung RBL, der Schreib-Wortleitung WWL, der Lese-Wortleitung RWL, einer Source-Leitung SL und der Rückgate-Leitung BGL verbunden ist.
  • Die Schaltungskonfiguration, die für die Speicherschaltung 24 in 4A verwendet werden kann, kann eine in 5C dargestellte Schaltung sein, bei der 3T-NOSRAM kombiniert werden. In 5B wird eine Speicherschaltung 24C dargestellt, die eine Speicherschaltung 24_P und eine Speicherschaltung 24_N beinhaltet, welche Daten halten können, deren Logik unterschiedlich sind. In 5B werden die Speicherschaltung 24_P, die einen Transistor 25_P, einen Transistor 26_P, einen Transistor 27 P und ein Kondensatorelement 28 P beinhaltet, und die Speicherschaltung 24_N dargestellt, die einen Transistor 25_N, einen Transistor 26_N, einen Transistor 27 N und ein Kondensatorelement 28 N beinhaltet. Die Transistoren, die in der Speicherschaltung 24_P und der Speicherschaltung 24_N enthalten sind, sind OS-Transistoren. Die Transistoren, die in der Speicherschaltung 24_P und der Speicherschaltung 24_N enthalten sind, können OS-Transistoren, bei denen Halbleiterschichten in unterschiedlichen Schichten angeordnet werden, oder OS-Transistoren sein, bei denen Halbleiterschichten in der gleichen Schicht angeordnet werden. Ein Beispiel wird dargestellt, in dem die Speicherschaltung 24C mit einer Schreib-Bitleitung WBL_P, einer Lese-Bitleitung RBL_P, einer Schreib-Bitleitung WBL_N, einer Lese-Bitleitung RBL_N, der Schreib-Wortleitung WWL und der Lese-Wortleitung RWL verbunden ist. Die Speicherschaltung 24C hält Daten, deren Logik unterschiedlich sind, liest Daten, deren Logik unterschiedlich sind, in die Lese-Bitleitung RBL_P und die Schreib-Bitleitung WBL_N und verstärkt die Daten von einem Leseverstärker oder dergleichen, wodurch Daten mit hoher Geschwindigkeit gelesen werden können.
  • Es sei angemerkt, dass bei der Konfiguration in 5C eine exklusive OR-Schaltung (XOR-Schaltung) bereitgestellt werden kann, damit Daten, die einer Multiplikation von Daten entsprechen, die in der Speicherschaltung 24_P und der Speicherschaltung 24_N gehalten werden, an die Lese-Bitleitung RBL ausgegeben werden. Bei dieser Konfiguration kann eine Berechnung, die einer Multiplikation in der arithmetischen Schaltung 23 entspricht, weggelassen werden, was zur Verringerung des Stromverbrauchs führt.
  • Die Schaltungskonfiguration, die für die Speicherschaltung 24 in 4A verwendet werden kann, kann eine NAND-Speicherschaltung, wie z. B. ein in 5D dargestellter MONOS-Typ, die eine Ladungsakkumulationsschicht beinhaltet, sein. In 5D wird eine Speicherschaltung 24D dargestellt, die Transistoren 32[1] bis 32[n] und Transistoren SW1 und SW2 beinhaltet. Die Transistoren 32[1] bis 32[n] und die Transistoren SW1 und SW2 sind OS-Transistoren. Die Transistoren 32[1] bis 32[n] und die Transistoren SW1 und SW2 können OS-Transistoren, die Halbleiterschichten beinhalten, die in der gleichen Schicht bereitgestellt sind, oder OS-Transistoren sein, die Halbleiterschichten beinhalten, die in unterschiedlichen Schichten bereitgestellt sind. Die Transistoren 32[1] bis 32[n] weisen jeweils eine Struktur auf, bei der eine Steuergate-Elektrode und eine Ladungsakkumulationsschicht oder eine Floating-Gate-Elektrode enthalten sind.
  • Die Transistoren 32[1] bis 32[n] in 5D können ein String-Typ- (auch als Makkaroni-Typ bezeichnet) NAND-Speicher sein, bei dem eine Öffnung in einer Schichtanordnung, bei der eine leitende Schicht und eine Isolierschicht abwechselnd übereinander angeordnet sind, bereitgestellt wird und ein Leiter, ein Isolator, ein Halbleiter und dergleichen über der Innenwand der Öffnung derart bereitgestellt werden, dass sie in konzentrischen Kreisen übereinander angeordnet werden. Ein Beispiel wird dargestellt, in dem bei der Speicherschaltung 24D die Transistoren 32[1] bis 32[n] mit Wortleitungen WL[1] bis WL[n] und Rückgate-Leitungen BGL[1] bis BGL[n] verbunden sind und die Transistoren SW1 und SW2 mit Steuerleitungen SEL1 und SEL2, der Lese-Bitleitung und der Source-Leitung SL verbunden sind.
  • Die Schaltungskonfiguration, die für die Speicherschaltung 24 in 4A verwendet werden kann, kann eine in 5E dargestellte NAND-Speicherschaltung sein, bei der NOSRAM kombiniert werden. In 5E wird eine Speicherschaltung 24E dargestellt, die Transistoren 25[1] bis 25[n], Transistoren 26[1] bis 26[n] und Transistoren SW1 und SW2 beinhaltet. Die Transistoren 25[1] bis 25[n], die Transistoren 26[1] bis 26[n] und die Transistoren SW1 und SW2 sind OS-Transistoren. Die Transistoren 25[1] bis 25[n], die Transistoren 26[1] bis 26[n] und die Transistoren SW1 und SW2 können OS-Transistoren, die Halbleiterschichten beinhalten, die in der gleichen Schicht bereitgestellt sind, oder OS-Transistoren sein, die Halbleiterschichten beinhalten, die in unterschiedlichen Schichten bereitgestellt sind. Eine Schaltung, die die Transistoren 25[1] bis 25[n] und die Transistoren 26[1] bis 26[n] beinhaltet, ist mit Knoten ND[1] bis ND[n] versehen, an denen Ladungen entsprechend den Daten gehalten werden, indem die Transistoren 25[1] bis 25[n] ausgeschaltet werden.
  • Die Transistoren 25[1] bis 25[n] und die Transistoren 26[1] bis 26[n] in 5E können ein Vertikalkanal- (auch als Makkaroni-Typ bezeichnet) NAND-Speicher sein, bei dem eine Öffnung in einer Schichtanordnung, bei der eine leitende Schicht und eine Isolierschicht abwechselnd übereinander angeordnet sind, bereitgestellt wird und ein Leiter, ein Isolator, ein Halbleiter und dergleichen derart bereitgestellt werden, dass sie in konzentrischen Kreisen übereinander angeordnet werden. Es sei angemerkt, dass ein NAND-Speicher, der einen OS-Transistor beinhaltet, der über einer Schicht, in der ein Si-Transistor enthalten ist, ausgebildet werden kann, neben einer Funktion als Storage-Speicher eine Funktion als Hauptspeicher aufweist und als Universalspeicher bezeichnet werden kann. Es ist möglich, dass der Universalspeicher ein ComputerSystem, das kein DRAM erfordert, bilden kann, indem er eine Funktion als Hauptspeicher, wie z. B. DRAM (Dynamic RAM) oder dergleichen, welches als separater Chip bereitgestellt wird, aufweist. Ein Beispiel wird dargestellt, in dem bei der Speicherschaltung 24E die Transistoren 25[1] bis 25[n] mit den Wortleitungen WL[1] bzw. WL[n] verbunden sind und die Transistoren 26[1] bis 26[n] mit den Knoten ND[1] bzw. ND[n], die Datenhalteknoten eines NOSRAM sind, verbunden sind. Außerdem wird ein Beispiel dargestellt, in dem bei der Speicherschaltung 24E die Transistoren SW1 und SW2 mit den Steuerleitungen SEL1 und SEL2, der Lese-Bitleitung RBL und der Source-Leitung SL verbunden sind.
  • Die Schaltungskonfiguration der Speicherschaltung, die für jede der Speicherschaltungsschichten 22_1 bis 22_N, die in der Halbleitervorrichtung 100 der vorliegenden Erfindung enthalten sind, verwendet werden kann, kann sich in Abhängigkeit von den Schichten unterscheiden. Beispielsweise ist, wie in 6A dargestellt, eine Speicherschaltung in einer unteren Schicht der Speicherschaltungsschichten 22_1 bis 22_N (z. B. der Speicherschaltungsschicht 22_1 ) die Speicherschaltung 24A, und eine Speicherschaltung in einer oberen Schicht (z. B. der Speicherschaltungsschichten 22_2 und 22_N) ist die Speicherschaltung 24B. Auf die Speicherschaltung 24A, deren physikalischer Abstand von der arithmetischen Schaltung 23 kurz ist, kann eine Schaltungskonfiguration eines NOSRAM angewendet werden, und auf die Speicherschaltung 24B kann eine andere Schaltungskonfiguration, wie z. B. DOSRAM oder NAND-Speicher, angewendet werden.
  • Bei einer in 6B dargestellten Konfiguration, die sich von derjenigen in 6A unterscheidet, ist eine Speicherschaltung in einer oberen Schicht (z. B. der Speicherschaltungsschichten 22_2 bis 22_N) eine Speicherschaltung 24N eines Vertikalkanal-Universalspeichers. Auf die Speicherschaltung 24A, deren physikalischer Abstand von der arithmetischen Schaltung 23 kurz ist, kann eine Schaltungskonfiguration eines NOSRAM angewendet werden. Wenn die Speicherschaltung 24N ein Vertikalkanal-Universalspeicher mit hoher Speicherdichte ist, kann ein externer Speicher, wie z. B. DRAM, weggelassen werden. Außerdem kann eine arithmetische Verarbeitung mit hoher Geschwindigkeit durchgeführt werden, indem Daten, die für die arithmetische Verarbeitung benötigt werden, in einem NOSRAM, bei dem das Schreiben und das Lesen mit höherer Geschwindigkeit als bei dem Universalspeicher durchgeführt werden, gehalten werden. Bei dieser Konfiguration kann die arithmetische Verarbeitung von Daten, die in dem Universalspeicher (der Speicherschaltung 24N) gehalten werden, durch das NOSRAM (die Speicherschaltung 24A) durchgeführt werden; somit kann bei der Halbleitervorrichtung 100 eine Speicherkapazität von Daten, die für die arithmetische Verarbeitung verwendet werden, in hohem Maße erhöht werden. Außerdem kann ein Unterschied einer Verzögerungszeit, die für das Lesen und das Schreiben von Daten benötigt wird, verringert werden.
  • Im Allgemeinen werden verschiedene Speichervorrichtungen je nach dem Zweck für Halbleitervorrichtungen, wie z. B. einen Computer, verwendet. In 7A werden verschiedene Speichervorrichtungen, die für Halbleitervorrichtungen verwendet werden, in hierarchischer Reihenfolge gezeigt. Die Speichervorrichtungen in den höheren Stufen erfordern eine höhere Betriebsgeschwindigkeit, und die Speichervorrichtungen in den niedrigeren Stufen erfordern eine größere Speicherkapazität und eine höhere Aufzeichnungsdichte. In 7A werden von der obersten Stufe in absteigender Reihenfolge der Stufe ein Speicher, der als Register in einem arithmetischen Verarbeitungsabschnitt (PU) enthalten ist, ein Speicher, der als Cache verwendet werden kann, wie z. B. ein NOSRAM, und ein Speicher, der als Storage-Speicher oder Hauptspeicher verwendet werden kann, wie z. B. ein OS-Speicher, gezeigt.
  • In 7A und 7B wird ein dreidimensionaler NAND-Universalspeicher, bei dem ein OS-Transistor verwendet wird, oder dergleichen als „OS-Speicher“ bezeichnet. Es sei angemerkt, dass „OS-Speicher“ vorzugsweise einen OS-Transistor beinhaltet, dessen Speicherkapazität größer ist als diejenige eines NOSRAM.
  • Ein Universalspeicher ist zu wahlfreiem Zugriff bzw. Random Access imstande und weist sehr niedrigen Sperrstrom eines OS-Transistors auf; daher kann der Universalspeicher selbst dann, wenn die Stromzufuhr gestoppt wird, geschriebene Daten in einer Periode von einem Jahr oder mehr, sogar zehn Jahren oder mehr, halten. Deshalb kann der Universalspeicher auch als nichtflüchtiger Speicher angesehen werden.
  • Außerdem kann der Universalspeicher nicht nur binäre (1-Bit-) Daten, sondern auch mehrstufige (Multibit-) Daten halten, da bei dem Universalspeicher die geschriebene Ladungsmenge für lange Zeit nicht leicht geändert wird.
  • Da der Universalspeicher ein Verfahren zum Schreiben von einer elektrischen Ladung über einen OS-Transistor in einen Knoten verwendet, ist eine hohe Spannung, die bei einem herkömmlichen NAND-Flash-Speicher erforderlich ist, nicht notwendig, was auch einen Schreibvorgang mit hoher Geschwindigkeit erzielt. Ein Löschvorgang vor einem Datenumschreiben, der bei einem NAND-Flash-Speicher durchgeführt wird, ist bei dem Universalspeicher nicht notwendig. Da das Injizieren und das Extrahieren einer elektrischen Ladung in ein schwebendes Gate oder eine Ladungseinfangschicht nicht durchgeführt wird, kann der Universalspeicher im Wesentlichen unendliche Male Daten schreiben und lesen. Der Universalspeicher weist im Vergleich zu einem herkömmlichen NAND-Flash-Speicher eine geringere Verschlechterung und eine höhere Zuverlässigkeit auf.
  • Bei der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung kann eine Speicherkapazität von Daten, die für die arithmetische Verarbeitung verwendet werden, in hohem Maße erhöht werden. Außerdem kann die Lücke einer Verzögerungszeit, die für das Lesen und das Schreiben von Daten benötigt wird, verringert werden. Wie in 7B dargestellt, können Speicherschaltungen, die verschiedene Datenhalteeigenschaften oder verschiedene Speicherkapazitäten aufweisen, in einer z-Richtung (in einer Richtung senkrecht zum Substrat, über dem der arithmetische Verarbeitungsabschnitt 21 bereitgestellt wird) übereinander angeordnet werden, und eine Eingabe und Ausgabe von Daten („Daten“) können über die Schichten durchgeführt werden. Da die Eingabe und Ausgabe von Daten unter Verwendung von Leitungen zwischen den Schichten durchgeführt werden können, kann eine parasitäre Kapazität oder ein Widerstand der Leitung verringert werden, und die Erhöhung des Stromverbrauchs aufgrund der Eingabe und Ausgabe von Daten kann unterdrückt werden.
  • Bei einer Ausführungsform der vorliegenden Erfindung kann ein Teil der Speicherschaltungsschichten 22_1 bis 22_N eine Schaltung sein, die eine andere Funktion aufweist. Beispielsweise kann, wie in 8A dargestellt, eine Schaltung 24F, die eine Funktion aufweist, die sich von derjenigen einer Speicherschaltung unterscheidet, in der Speicherschaltungsschicht 22_N in der obersten Schicht des Beschleunigers 20 bereitgestellt werden.
  • Die Schaltung 24F ist eine Schaltung, die unter Verwendung eines OS-Transistors bereitgestellt werden kann. Beispielsweise kann die Schaltung 24F eine Verstärkerschaltung sein, bei der ein Potential einer Eingabe IN in ein Potential einer Ausgabe OUT verstärkt werden kann, wie in 8B dargestellt. Ein Transistor 33B kann OS-Transistor sein. Ferner kann die Schaltung 24F zusätzlich zu der Konfiguration in 8B beispielsweise eine Antenne 34 aufweisen, wie in 8C dargestellt. Die Antenne 34 kann ausgebildet werden, indem eine leitende Schicht, die für die Schaltung 24F verwendet wird, derart angeordnet wird, dass sie als Antenne dient. Bei der Antenne 34 werden beispielsweise in dem Fall der Antenne eines Mobilkommunikationssystems der fünften Generation (5G) Kommunikationsfrequenzen in einem 3,7-GHz-Band, einem 4,5-GHz-Band und einem 28-GHz-Band verwendet.
  • Bei einer Ausführungsform der vorliegenden Erfindung weisen die Speicherschaltungen, die in den Speicherschaltungsschichten 22_1 bis 22_N bereitgestellt werden, unterschiedliche Datenhalteeigenschaften auf. Die Datenhalteeigenschaften entsprechen der Periode, während der geschriebene Daten gehalten werden können (Datenhalteperiode). In einer schematischen Darstellung in 9A weisen die Speicherschaltung 24A und die Speicherschaltung 24B unterschiedliche Datenhalteeigenschaften auf. In dem Fall, in dem die Speicherschaltung 24A als Cache-Speicher verwendet wird, kann die Datenhalteperiode der Speicherschaltung 24A mehrere Millisekunden sein. In dem Fall, in dem die Speicherschaltung 24B als Hauptspeicher oder Storage-Speicher verwendet wird, ist die Datenhalteperiode der Speicherschaltung 24B vorzugsweise länger als diejenige eines Cache-Speichers.
  • Bei einer Konfiguration, bei der sich die Datenhalteperioden voneinander unterscheiden, werden Betriebsspannungen V1 und V2 zum Ansteuern der Speicherschaltungen, die von einer Treiberschaltung 35 ausgegeben werden, unterschiedlich gemacht, wie in 9A dargestellt. Beispielsweise weisen, wie in 9B dargestellt, die Betriebsspannungen V1 und V2 unterschiedliche Amplitudenspannungen zum Ansteuern von Transistoren auf, die in Speicherschaltungen enthalten sind. In 9B ist ein Potential zum Ausschalten von Transistoren, die in den Speicherschaltungen 24A und 24B enthalten sind, ein Potential Voff. In 9B wird ein Potential Von1 zum Einschalten eines Transistors, der in der Speicherschaltung 24A enthalten ist, derart eingestellt, dass es niedriger ist als ein Potential Von2 zum Einschalten eines Transistors, der in der Speicherschaltung 24B enthalten ist. Auf diese Weise werden die Betriebsspannungen V1 und V2 eingestellt, wodurch die Speicherschaltungen, die in den Speicherschaltungsschichten 22_1 bis 22_N bereitgestellt werden, unterschiedliche Datenhalteeigenschaften aufweisen können. Bei der Konfiguration, bei der die Betriebsspannungen V1 und V2 zum Ansteuern der Speicherschaltungen unterschiedlich gemacht werden, können sich der S-Wert (Subthreshold-Swing-Wert) und die Feldeffektbeweglichkeit der Transistoren, die in den Speicherschaltungen enthalten sind, voneinander unterscheiden.
  • In einem anderen Beispiel ist, wie beispielsweise in 9C dargestellt, ein Potential zum Einschalten der Transistoren, die in den Speicherschaltungen 24A und 24B enthalten sind, ein Potential Von. In 9C wird ein Potential Voff1 zum Ausschalten eines Transistors, der in der Speicherschaltung 24A enthalten ist, derart eingestellt, dass es höher ist als ein Potential Voff2 zum Ausschalten eines Transistors, der in der Speicherschaltung 24B enthalten ist. Auf diese Weise werden die Betriebsspannungen V1 und V2 eingestellt, wodurch die Speicherschaltungen, die in den Speicherschaltungsschichten 22_1 bis 22_N bereitgestellt werden, unterschiedliche Datenhalteeigenschaften aufweisen können.
  • Die Konfiguration, bei der sich die Datenhalteperioden voneinander unterscheiden, kann eine Struktur sein, bei der sich die Dicke eines Isolators, der als Gate-Isolierfilm eines Transistors in einer Speicherschaltung dient, je nach der Schicht unterscheidet. Beispielsweise wird, wie in 10 dargestellt, die Dicke eines Isolators 36A, der als Gate-Isolierfilm des Transistors 25A dient, der in der Speicherschaltung 24A in der Speicherschaltungsschicht 22_1 enthalten ist, derart eingestellt, dass sie kleiner ist als die Dicke eines Isolators 36B, der als Gate-Isolierfilm des Transistors 25B dient, der in der Speicherschaltung 24B in jeder der Speicherschaltungsschichten 22_2 bis 2_N enthalten ist. Auf diese Weise unterscheidet sich die Dicke eines Isolators, der als Gate-Isolierfilm eines Transistors dient, der in einer Speicherschaltung enthalten ist, je nach der Schicht, wodurch die Datenhalteeigenschaften der Speicherschaltungen, die in den Speicherschaltungsschichten 22_1 bis 22_N bereitgestellt werden, unterschiedlich gemacht werden können.
  • Die Konfiguration, bei der sich die Datenhalteperioden voneinander unterscheiden, kann eine Struktur sein, bei der sich die Kanallänge eines Transistors, der in einer Speicherschaltung enthalten ist, je nach der Schicht unterscheidet. Beispielsweise wird, wie in 11 dargestellt, die Kanallänge L1 des Transistors 25A, der in der Speicherschaltung 24A in der Speicherschaltungsschicht 22_1 enthalten ist, derart eingestellt, dass sie kleiner ist als die Kanallänge L2 des Transistors 25B, der in der Speicherschaltung 24B in den Speicherschaltungsschichten 22_2 bis 2_N enthalten ist. Auf diese Weise unterscheidet sich die Kanallänge eines Transistors, der in einer Speicherschaltung enthalten ist, je nach der Schicht, wodurch die Speicherschaltungen, die in den Speicherschaltungsschichten 22_1 bis 22_N bereitgestellt werden, unterschiedliche Datenhalteeigenschaften aufweisen können. Es sei angemerkt, dass in 11 eine Struktur beschrieben wird, bei der sich die Kanallänge je nach der Schicht unterscheidet; jedoch kann eine Struktur, bei der sich die Kanalbreite eines Transistors oder das Verhältnis zwischen einer Kanallänge und einer Kanalbreite (W/L) unterscheidet, eine Konfiguration, bei der sich die Betriebsfrequenz je nach der Schicht unterscheidet, oder dergleichen in Kombination verwendet werden.
  • 12A ist eine Darstellung, die eine Schaltungskonfiguration illustriert, die für den arithmetischen Verarbeitungsabschnitt 21, der in der Halbleitervorrichtung 100 der vorliegenden Erfindung enthalten ist, verwendet werden kann. Der arithmetische Verarbeitungsabschnitt 21 beinhaltet N arithmetische Schaltungen 23_1 bis 23_N. In jede der N arithmetischen Schaltungen 23_1 bis 23_N wird ein Signal einer von N Lese-Bitleitungen RBL_1 bis RBL_N eingegeben, und die N arithmetischen Schaltungen 23_1 bis 23_N geben Ausgabesignale Q_1 bis Q_N aus. Die Signale der Lese-Bitleitungen RBL_1 bis RBL_N können von einem Leseverstärker oder dergleichen verstärkt und gelesen werden. Die Ausgabesignale Q_1 bis Q_N entsprechen Daten, die durch eine Produkt-Summen-Operation unter Verwendung von Daten, die in der Speicherschaltung 24 gehalten werden, erhalten werden.
  • 12B ist eine Darstellung, die eine Schaltungskonfiguration der arithmetischen Schaltung 23 illustriert, die für die arithmetischen Schaltungen 23_1 bis 23_N verwendet werden kann. 13 zeigt eine Schaltung zum Durchführen einer arithmetischen Verarbeitung auf Basis einer Architektur eines binären neuronalen Netzes (Binary Neural Network, BNN). Die arithmetische Schaltung 23 beinhaltet eine Leseschaltung 41, der ein Signal der Lese-Bitleitung RBL zugeführt wird, eine Bit-Produkt-Summen-Operations-Einheit 42, einen Akkumulator 43, eine Latch-Schaltung 44 und eine Codierschaltung 45, die das Ausgabesignal Q ausgibt.
  • In Bezug auf die in 12B dargestellte Konfiguration der arithmetischen Schaltung 23 wird ein ausführlicheres Konfigurationsbeispiel in 13 dargestellt. In 13 wird eine Struktur als Beispiel dargestellt, bei der Produkt-Summen-Operationen von 8-Bit-Signalen (W[0] bis W[7] und A[0] bis A[7]) durchgeführt wird und ein 1-Bit-Ausgabesignal Q und ein 11-Bit-Ausgabesignal (accout[10:0]) ausgegeben werden. In 12B wird beim Speicherzugriff eine Zeile mit einem Takt ausgewählt; deshalb werden M Produkte (= 1 Bit × M Zeile) und eine Summe davon mit M Takten durchgeführt. Bei der arithmetischen Schaltung in 13 können die M Produkte und die Summe davon durch acht parallele Operationen × 1 Bit × M/8 Zeile durchgeführt werden; deshalb werden M/8 Takte benötigt. Demzufolge kann bei der Konfiguration in 13 die Zeit für die arithmetische Verarbeitung verringert werden, indem Produkt-Summen-Operationen parallel durchgeführt werden, was zur Verbesserung der Recheneffizienz führt.
  • Bei der arithmetischen Schaltung 23, die in 12A und 12B dargestellt wird, kann die Schaltungsfläche verringert werden, indem sie eine Schaltungskonfiguration aufweist, bei der eine Produkt-Summen-Operation durchgeführt wird, die sich auf eine Inferenzverarbeitung spezialisiert. Daher kann der Stromverbrauch, der beim Übertragen und Empfangen von Daten unter Verwendung einer Vielzahl der Beschleuniger 20 benötigt wird, im Verhältnis von einem mehrere Zehntel verringert werden.
  • Zusätzlich zu der Verringerung des Stromverbrauchs bei der arithmetischen Verarbeitung, der Verringerung des Stromverbrauchs durch eine arithmetische Verarbeitung, die sich auf eine Produkt-Summen-Operation bei einer Inferenzverarbeitung spezialisiert, und der Verringerung des Stromverbrauchs durch eine Verringerung der Schaltungsfläche, welche vorstehend beschrieben worden sind, wird eine Rechnerarchitektur, eine Software oder ein Betriebsverfahren optimiert, wodurch der Stromverbrauch eines bestehenden Rechenzentrums oder eines bestehenden Supercomputers im Verhältnis von einem Tausendstel verringert werden kann.
  • In 13 umfasst die Bit-Produkt-Summen-Operations-Einheit 42 Multiplizierer, in die 8-Bit-Signale (W[0] bis W[7], A[0] bis A[7]) eingegeben werden, und Addierer, in die Werte, die mit den Multiplizierern erhalten werden, eingegeben werden. Wie in 13 gezeigt, werden Produkte von 1-Bit-Signalen, die durch acht parallele Operationen berechnet werden, durch WA0 bis WA7 dargestellt, ihre Summen werden durch WA10, WA32, WA54 und WA76 dargestellt, und ihre Summen werden durch WA3210 und WA7654 dargestellt.
  • In 13 gibt der Akkumulator 43, der als Addierer dient, die Summe aus einem Signal der Bit-Produkt-Summen-Operations-Einheit 42 und einem Ausgabesignal der Latch-Schaltung 44 an die Latch-Schaltung 44 aus. Es sei angemerkt, dass in dem Akkumulator 43 ein Signal, das in den Addierer eingegeben wird, abhängig von dem Steuersignal TxD_EN geändert wird. Wenn das Steuersignal TxD_EN 0 ist (TxD_EN = 0), wird die Summe aus dem Signal der Bit-Produkt-Summen-Operations-Einheit 42 und dem Ausgabesignal der Latch-Schaltung 44 an die Latch-Schaltung 44 ausgegeben. Wenn das Steuersignal TxD_EN 1 ist (TxD_EN = 1), wird die Summe aus einem Signal der Logikschaltung 47 (11-Bit-Selektor) und dem Ausgabesignal der Latch-Schaltung 44 an die Latch-Schaltung 44 ausgegeben.
  • In 13 addiert die Logikschaltung 47, die unter Verwendung einer AND-Schaltung gebildet wird, nach dem Abschluss der Produkt-Summen-Operation der Signale A[0] bis A[7] und der Signale W[0] bis W[7] Daten für die Batch-Normalisierung, insbesondere das Signal W[7], während Schaltsignale (th select[10:0]) geändert werden. Es sei angemerkt, dass als Daten für die Batch-Normalisierung beispielsweise eines der Signale W[0] bis W[6] außer dem Signal W[7] gleichzeitig gelesen und ausgewählt werden kann. Die Batch-Normalisierung bezeichnet einen Vorgang zum Anpassen der Verteilung von Ausgabedaten jeder Schicht in einem neuronalen Netz, um in einen bestimmten Bereich zu passen. Beispielsweise ist es wahrscheinlich, dass die Verteilung von Daten schwankt, die für das Lernen verwendet werden; daher unterscheiden sich die Verteilung von Bilddaten, die oft für die arithmetische Verarbeitung bei dem neuronalen Netz verwendet werden, in einigen Fällen von der Verteilung von vorausgesagten Daten (Eingabedaten). Bei der Batch-Normalisierung kann die Genauigkeit des Lernens bei dem neuronalen Netz erhöht werden, indem die Verteilung von Eingabedaten in eine Zwischenschicht des neuronalen Netzes auf die Gaußschenverteilung, bei der der Durchschnitt 0 ist und die Varianz 1 ist, normiert wird. Da bei dem binären neuronalen Netz (Binary Neural Network, BNN) Ausgabeergebnisse der Schichten durch die Aktivierung binarisiert werden, kann die Aktivierung, d. h. die Klassifizierung von Daten, angemessen durchgeführt werden, indem die Ungleichmäßigkeit der Verteilung von Daten in Bezug auf einen Schwellenwert unterdrückt wird.
  • Die Latch-Schaltung 44 hält ein Ausgabesignal (accout[10:0]) des Akkumulators 43. Durch die Batch-Normalisierung werden Binärdaten, die auf eine Schicht (NN-Schicht) in dem nächsten neuronalen Netz übertragen werden, zu dem höchstwertigen Bit der Ergebnisse der Produkt-Summen-Operation, die in der Latch-Schaltung 44 gehalten werden. In dem Ausgabesignal (accout[10:0]) stellt ein Signal des höchstwertigen Bits (accout10) ein Bezugszeichen von Latch-Daten dar, die durch eine arithmetische Operation mit dem Zweierkomplement erhalten werden. Um positive Daten davon als 1 und negative Daten als 0 auf die nächste NN-Schicht zu übertragen, wird das Signal in einer Inverterschaltung 46, die als Codierschaltung dient, invertiert und als Ausgabesignal Q ausgegeben. Da Q eine Ausgabe einer Zwischenschicht ist, wird Q für die arithmetische Verarbeitung in der nächsten Schicht verwendet, nachdem Q in einem Pufferspeicher (auch als Eingabepuffer bezeichnet) in dem Beschleuniger 20 temporär gehalten worden ist.
  • In 14A wird ein hierarchisches neuronales Netz auf Basis einer Architektur eines binären neuronalen Netzes (BNN) dargestellt. In 14A wird ein vollständig verbundenes neuronales Netz mit Neuronen 50, einer Eingabeschicht (11), drei Zwischenschichten (M1 bis M3) und einer Ausgabeschicht (O1) dargestellt. Wenn die Anzahl von Neuronen in der Eingabeschicht I1 786 ist, die Anzahl von Neuronen in den Zwischenschichten M1 bis M3 256 ist und die Anzahl von Neuronen in der Ausgabeschicht O1 10 ist, ist die Anzahl von Verbindungen in den Schichten (Schicht 51, Schicht 52, Schicht 53 und Schicht 54) (786 × 256) + (256 × 256) + (256 × 256) + (256 × 10), d. h. insgesamt 334336. Das heißt, dass ein Gewichtsparameter, der für die Berechnung im neuronalen Netz benötigt wird, insgesamt etwa 330 Kbit; deshalb kann eine Speicherkapazität erzielt werden, die auch in einem kleinen System angemessen montiert werden kann.
  • Als Nächstes wird ein ausführliches Blockdiagramm der Halbleitervorrichtung 100, die eine arithmetische Verarbeitung des neuronalen Netzwerks in 14A durchführen kann, in 14B dargestellt.
  • In 14B wird ein Konfigurationsbeispiel einer Peripherieschaltung zum Ansteuern der Komponenten, die in 1A und 1B dargestellt werden, neben dem arithmetischen Verarbeitungsabschnitt 21, der arithmetischen Schaltung 23, der Speicherschaltungsschicht 22_1 und der Speicherschaltung 24 von dem Speicherabschnitt 22 und der Leitung 31, welche in 1A und 1B beschrieben worden sind, dargestellt.
  • In 14B werden eine Steuerung 61, ein Zeilendecoder 62, ein Wortleitungstreiber 63, ein Spaltendecoder 64, ein Schreibtreiber 65, eine Vorladeschaltung 66, ein Leseverstärker 67, ein Wähler 68, ein Eingabepuffer 71 und eine arithmetische Verarbeitungssteuerschaltung 72 dargestellt.
  • 15A ist eine Darstellung, die einen entnommenen Block, der die Speicherschaltungsschichten 22_1 bis 22_N des Speicherabschnitts 22 steuert, in Bezug auf die in 14B dargestellten Komponenten zeigt. In 15A werden die Steuerung 61, der Zeilendecoder 62, der Wortleitungstreiber 63, der Spaltendecoder 64, der Schreibtreiber 65, die Vorladeschaltung 66, der Leseverstärker 67 und der Wähler 68 entnommen und dargestellt.
  • Die Steuerung 61 verarbeitet ein von außen eingegebenes Signal und erzeugt Steuersignale des Zeilendecoders 62 und des Spaltendecoders 64. Das von außen eingegebene Signal ist ein Steuersignal zum Steuern der Speicherschaltungsschichten 22_1 bis 22_N des Speicherabschnitts 22, wie z. B. ein Schreibfreigabesignal oder ein Lesefreigabesignal. Außerdem werden zwischen der Steuerung 61 und dem CPU 10 Daten, die über den Bus in die Speicherschaltungsschichten 22_1 bis 22_N des Speicherabschnitts 22 geschrieben werden, oder Daten, die von den Speicherschaltungsschichten 22_1 bis 22_N des Speicherabschnitts 22 gelesen werden, eingegeben und ausgegeben.
  • Der Zeilendecoder 62 erzeugt ein Signal zum Ansteuern des Wortleitungstreibers 63. Der Wortleitungstreiber 63 erzeugt ein Signal, das der Schreib-Wortleitung WWL und der Lese-Wortleitung RWL zugeführt wird. Der Spaltendecoder 64 erzeugt Signale zum Ansteuern des Leseverstärkers 67 und des Schreibtreibers 65. Der Leseverstärker 67 verstärkt ein Potential der Lese-Bitleitung RBL. Der Schreibtreiber erzeugt Signale zum Steuern der Lese-Bitleitung RBL und der Schreib-Bitleitung WBL. Die Vorladeschaltung 66 weist eine Funktion zum Vorladen der Lese-Bitleitung RBL oder dergleichen auf. Signale, die von den Speicherschaltungen 24 der Speicherschaltungsschichten 22_1 bis 22_N des Speicherabschnitts 22 gelesen werden, können in die arithmetische Schaltung 23 eingegeben werden und auch über den Wähler 68 ausgegeben werden. Der Wähler 68 kann Daten, die der Breite eines Buses entsprechen, sequenziell lesen und erforderliche Daten über die Steuerung 61 an den CPU 10 oder dergleichen ausgeben.
  • 15B ist eine Darstellung, die einen entnommenen Block, der den arithmetischen Verarbeitungsabschnitt 21 steuert, in Bezug auf die in 14B dargestellten Komponenten zeigt.
  • Die Steuerung 61 verarbeitet ein von außen eingegebenes Signal und erzeugt ein Steuersignal der arithmetischen Verarbeitungssteuerschaltung 72. Die Steuerung 61 erzeugt ferner verschiedene Signale zum Steuern der arithmetischen Schaltung 23, die in dem arithmetischen Verarbeitungsabschnitt 21 enthalten ist. Die Steuerung 61 gibt über den Eingabepuffer 71 Daten über arithmetische Ergebnisse ein/aus. Indem dieser Pufferspeicher verwendet wird, wird eine parallele Berechnung mit einer Bitzahl ermöglicht, die größer ist als die Breite eines Datenbus des CPU. Außerdem kann die Anzahl von Übertragungen einer sehr großen Menge an Gewichtsparametern auf den/von dem CPU 10 verringert werden, was zur Verringerung des Stromverbrauchs führt.
  • Einer Ausführungsform der vorliegenden Erfindung entsprechend kann die Größe einer Halbleitervorrichtung, die als Beschleuniger einer KI-Technologie, bei der die Menge an Berechnung und die Anzahl von Parametern sehr groß sind, oder dergleichen dient, verringert werden. Einer weiteren Ausführungsform der vorliegenden Erfindung entsprechend kann der Stromverbrauch einer Halbleitervorrichtung, die als Beschleuniger einer KI-Technologie, bei der die Menge an Berechnung und die Anzahl von Parametern sehr groß sind, oder dergleichen dient, verringert werden. Einer weiteren Ausführungsform der vorliegenden Erfindung entsprechend kann bei einer Halbleitervorrichtung, die als Beschleuniger einer KI-Technologie, bei der die Menge an Berechnung und die Anzahl von Parametern sehr groß sind, oder dergleichen dient, die Wärmeerzeugung unterdrückt werden. Einer weiteren Ausführungsform der vorliegenden Erfindung entsprechend kann bei einer Halbleitervorrichtung, die als Beschleuniger einer KI-Technologie, bei der die Menge an Berechnung und die Anzahl von Parametern sehr groß sind, oder dergleichen dient, die Anzahl von Datenübertragungen zwischen einem CPU und einer Halbleitervorrichtung, die als Speicher dient, verringert werden. Mit anderen Worten: Eine Halbleitervorrichtung, die als Beschleuniger einer KI-Technologie, bei der die Menge an Berechnung und die Anzahl von Parametern sehr groß sind, oder dergleichen dient, weist eine Nicht-von-Neumann-Architektur auf und kann im Vergleich zu einer Von-Neumann-Architektur, in der der Stromverbrauch mit der Erhöhung der Verarbeitungsgeschwindigkeit ansteigt, eine parallele Verarbeitung mit sehr geringem Stromverbrauch durchführen.
  • (Ausführungsform 2)
  • Bei dieser Ausführungsform wird ein Beispiel für die Arbeitsweise in dem Fall beschrieben, in dem ein Teil der arithmetischen Verarbeitung eines Programms, das in dem CPU 10 ausgeführt wird, der bei der vorstehenden Ausführungsform beschrieben worden ist, in dem Beschleuniger 20 durchgeführt wird.
  • 16 ist eine Darstellung, die ein Beispiel für die Arbeitsweise in dem Fall illustriert, in dem ein Teil der arithmetischen Verarbeitung eines Programms, das in dem CPU ausgeführt wird, in dem Beschleuniger durchgeführt wird.
  • In dem CPU wird ein Hostprogramm ausgeführt (Schritt S1).
  • Wenn der CPU einen Befehl zum Sichern eines Bereichs für Daten, die bei einer arithmetischen Verarbeitung mit dem Beschleuniger erforderlich sind, in einem Speicherabschnitt feststellt (Schritt S2), wird der Bereich für Daten in dem Speicherabschnitt gesichert (Schritt S3). Bei der Ausführungsform 1 werden beispielsweise Daten, die bei der arithmetischen Verarbeitung durch den Beschleuniger 20 in dem arithmetischen Verarbeitungsabschnitt 21 benötigt werden, in dem Speicherabschnitt 22 gesichert.
  • Als Nächstes sendet der CPU die Eingabedaten von dem Hauptspeicher an den Speicherabschnitt (Schritt S4). Der Speicherabschnitt empfängt die Eingabedaten und speichert sie in dem Bereich, der in dem Schritt S2 gesichert worden ist (Schritt S5).
  • Wenn der CPU einen Befehl zum Starten eines Kernprogramms feststellt (Schritt S6), startet der Beschleuniger das Ausführen des Kernprogramms (Schritt S7).
  • Kurz nach dem Start des Ausführens des Kernprogramms durch den Beschleuniger kann der CPU von einem Zustand, in dem eine arithmetische Verarbeitung durchgeführt wird, in einen PG- (Power-Gating-) Zustand versetzt werden (Schritt S8). In diesem Fall kann kurz vor dem Abschluss des Ausführens des Kernprogramms durch den Beschleuniger der CPU von einem PG-Zustand in einen Zustand, in dem eine arithmetische Verarbeitung durchgeführt wird, versetzt werden (Schritt S9). Zwischen dem Schritt S8 und dem Schritt S9 befindet sich der CPU in einem PG-Zustand, wodurch der Stromverbrauch und die Wärmeerzeugung der gesamten Halbleitervorrichtung unterdrückt werden können.
  • Wenn der Beschleuniger das Ausführen des Kernprogramms abschließt, werden die Ausgabedaten in dem Speicherabschnitt gespeichert (Schritt S10).
  • Wenn der CPU nach dem Abschluss des Ausführens des Kernprogramms einen Befehl zum Senden der in dem Speicherabschnitt gespeicherten Ausgabedaten an den Hauptspeicher anfordert (Schritt S11), sendet der Beschleuniger die Ausgabedaten an den oben genannten Hauptspeicher, und die Ausgabedaten werden in dem Hauptspeicher gespeichert (Schritt S12).
  • Wenn der CPU einen Befehl zum Freigeben des Bereichs für Daten, der in dem Speicherabschnitt gesichert ist, gibt (Schritt S13), wird der Bereich, der in dem Speicherabschnitt gesichert ist, freigegeben (Schritt S14).
  • Durch Wiederholen der Vorgänge in den Schritten S1 bis S14 kann ein Teil der arithmetischen Verarbeitung des Programms, die in dem CPU durchgeführt wird, in dem Beschleuniger durchgeführt werden, während der Stromverbrauch und die Wärmeerzeugung des CPU und des Beschleunigers unterdrückt werden.
  • Diese Ausführungsform kann je nach Bedarf mit einer Beschreibung der anderen Ausführungsformen kombiniert werden.
  • (Ausführungsform 3)
  • Bei dieser Ausführungsform wird ein Beispiel für einen CPU beschrieben, die einen CPU-Kern beinhaltet, bei dem Power-Gating durchgeführt werden kann.
  • 17 stellt ein Konfigurationsbeispiel eines CPU 10 dar. Der CPU 10 beinhaltet einen CPU-Kern 200, eine L1- (Level-1-) Cache-Speichervorrichtung (L1-Cache) 202, eine L2-Cache-Speichervorrichtung (L2-Cache) 203, einen Busschnittstellenabschnitt (Bus I/F) 205, Stromschalter 210 bis 212 und einen Pegelverschieber (LS) 214. Der CPU-Kern 200 beinhaltet ein Flipflop 220.
  • Über den Busschnittstellenabschnitt 205 sind der CPU-Kern 200, die L1-Cache-Speichervorrichtung 202 und die L2-Cache-Speichervorrichtung 203 miteinander verbunden.
  • In Reaktion auf ein Signal, wie z. B. ein Unterbrechungssignal (Interrupts), das von außen eingegeben wird, oder ein Signal SLEEP1, das von dem CPU 10 erteilt wird, erzeugt eine PMU 193 ein Taktsignal GCLK1 und verschiedene PG- (Power-Gating-) Steuersignale. Das Taktsignal GCLK1 und die PG-Steuersignale werden in den CPU 10 eingegeben. Die PG-Steuersignale steuern die Stromschalter 210 bis 212 und das Flipflop 220.
  • Die Stromschalter 210 und 211 steuern die Zufuhr von Spannungen VDDD bzw. VDD1 zu einer virtuellen Stromversorgungsleitung V VDD (nachstehend als V VDD-Leitung bezeichnet). Der Stromschalter 212 steuert die Zufuhr einer Spannung VDDH zu einer virtuellen Stromversorgungsleitung V VDH (nachstehend als V_VDH-Leitung bezeichnet). In den CPU 10 und die PMU 193 wird eine Spannung VSSS über keinen Stromschalter eingegeben. In die PMU 193 wird die Spannung VDDD über keinen Stromschalter eingegeben.
  • Es handelt sich bei den Spannungen VDDD und VDD1 um eine Ansteuerspannung für eine CMOS-Schaltung. Die Spannung VDD1 ist niedriger als die Spannung VDDD und eine Ansteuerspannung in einem Schlafzustand. Die Spannung VDDH ist eine Ansteuerspannung für einen OS-Transistor und höher als die Spannung
  • VDDD.
  • Die L1-Cache-Speichervorrichtung 202, die L2-Cache-Speichervorrichtung 203 und der Busschnittstellenabschnitt 205 beinhalten jeweils mindestens eine Stromdomäne, in der Power-Gating durchgeführt werden kann. Ein oder mehrere Stromschalter ist/sind in der Stromdomäne bereitgestellt, in der Power-Gating durchgeführt werden kann. Diese Stromschalter werden durch die PG-Steuersignale gesteuert.
  • Das Flipflop 220 kann für ein Register verwendet werden. Eine Sicherungsschaltung wird in dem Flipflop 220 bereitgestellt. Nachfolgend wird das Flipflop 220 beschrieben.
  • 18A stellt ein Beispiel für die Schaltungskonfiguration des Flipflops 220 dar. Das Flipflop 220 beinhaltet ein Abtast-Flipflop 221 und eine Sicherungsschaltung 222.
  • Das Abtast-Flipflop 221 beinhaltet Knoten D1, Q1, SD, SE, RT und CK sowie eine Takt-Pufferschaltung 221A.
  • Der Knoten D1 ist ein Dateneingangsknoten, der Knoten Q1 ist ein Datenausgangsknoten, und der Knoten SD ist ein Eingangsknoten für Scan-Test-Daten. Der Knoten SE ist ein Eingangsknoten für ein Signal SCE. Der Knoten CK ist ein Eingangsknoten für das Taktsignal GCLK1. Das Taktsignal GCLK1 wird in die Takt-Pufferschaltung 221A eingegeben. Jeweilige analoge Schalter in dem Abtast-Flipflop 221 sind mit Knoten CK1 und CKB1 der Takt-Pufferschaltung 221A verbunden. Der Knoten RT ist ein Eingangsknoten für ein Rücksetzsignal.
  • Das Signal SCE ist ein Abtastfreigabesignal und wird in der PMU 193 erzeugt. Die PMU 193 erzeugt Signale BK und RC. Der Pegelverschieber 214 verschiebt die Pegeln der Signale BK und RC, um Signale BKH und RCH zu erzeugen. Das Signal BK ist ein Sicherungssignal, und das Signal RC ist ein Wiederherstellungssignal.
  • Die Schaltungskonfiguration des Abtast-Flipflops 221 ist nicht auf diejenige in 18A beschränkt. Ein Flipflop, das in einer normalen Schaltungsbibliothek vorbereitet ist, kann verwendet werden.
  • Die Sicherungsschaltung 222 beinhaltet Knoten SD_IN und SN11, Transistoren M11 bis M13 und ein Kondensatorelement C11.
  • Der Knoten SD_IN ist ein Eingangsknoten für Scan-Test-Daten und mit dem Knoten Q1 des Abtast-Flipflops 221 verbunden. Der Knoten SN11 ist ein Halteknoten der Sicherungsschaltung 222. Das Kondensatorelement C11 ist ein Speicherkondensator zum Halten der Spannung des Knotens SN11.
  • Der Transistor M11 steuert den Leitungszustand zwischen dem Knoten Q1 und dem Knoten SN11. Der Transistor M12 steuert den Leitungszustand zwischen dem Knoten SN11 und dem Knoten SD. Der Transistor M13 steuert den Leitungszustand zwischen dem Knoten SD_IN und dem Knoten SD. Das Ein-/Ausschalten des Transistors M11 und das Ein-/Ausschalten des Transistors M13 werden durch das Signal BKH gesteuert, und das Ein-/Ausschalten des Transistors M12 wird durch das Signal RCH gesteuert.
  • Die Transistoren M11 bis M13 sind, wie die Transistoren 25 bis 27, die in der vorstehend beschriebenen Speicherschaltung 24 enthalten sind, OS-Transistoren. Die Transistoren M11 bis M13, die jeweils ein Rückgate aufweisen, werden dargestellt. Die Rückgates der Transistoren M11 bis M13 sind mit einer Stromversorgungsleitung verbunden, die eine Spannung VBG1 zuführt.
  • Mindestens die Transistoren M11 und M12 sind vorzugsweise OS-Transistoren. Dank der Besonderheit des OS-Transistors, d. h. eines sehr niedrigen Sperrstroms, kann eine Verringerung der Spannung des Knotens SN11 verhindert werden, und fast kein Strom wird verbraucht, um Daten zu halten; somit ist die Sicherungsschaltung 222 nichtflüchtig. Es gibt im Prinzip keine Einschränkung der Anzahl von Neuschreibvorgängen der Sicherungsschaltung 222, da durch das Laden und Entladen des Kondensatorelements C11 Daten erneut geschrieben werden; Daten können mit geringem Strom geschrieben und gelesen werden.
  • Alle Transistoren in der Sicherungsschaltung 222 sind hochvorzugsweise OS-Transistoren. Wie in 18B dargestellt, kann die Sicherungsschaltung 222 über dem Abtast-Flipflop 221, das aus einer Silizium-CMOS-Schaltung ausgebildet wird, angeordnet werden.
  • Die Anzahl der Komponenten in der Sicherungsschaltung 222 ist viel kleiner als diejenige in dem Abtast-Flipflop 221; deshalb sind keine Änderungen der Schaltungskonfiguration und des Layouts des Abtast-Flipflops 221 erforderlich, um die Sicherungsschaltung 222 darüber anzuordnen. Mit anderen Worten: Die Sicherungsschaltung 222 ist eine sehr universell einsetzbare Sicherungsschaltung. Außerdem kann die Sicherungsschaltung 222 derart bereitgestellt werden, dass sie sich mit einem Bereich überlappt, in dem das Abtast-Flipflop 221 ausgebildet ist; deshalb beträgt der zusätzliche Flächenverbrauch des Abtast-Flipflops 220 selbst dann null, wenn die Sicherungsschaltung 222 enthalten ist. Daher kann, indem die Sicherungsschaltung 222 in dem Flipflop 220 bereitgestellt wird, Power-Gating des CPU-Kerns 200 durchgeführt werden. Da geringe Energie für Power-Gating benötigt wird, kann Power-Gating des CPU-Kerns 200 mit hoher Effizienz durchgeführt werden.
  • Wenn die Sicherungsschaltung 222 bereitgestellt wird, kann eine parasitäre Kapazität durch den Transistor M11 zu derjenigen des Knotens Q1 addiert werden. Jedoch ist diese parasitäre Kapazität niedriger als eine parasitäre Kapazität durch eine Logikschaltung, die an den Knoten Q1 angeschlossen ist. Folglich wird der Betrieb des Abtast-Flipflops 221 nicht beeinflusst, d. h. die Sicherungsschaltung 222 verursacht im Wesentlichen keine Abnahme der Leistungsfähigkeit des Flipflops 220.
  • Der CPU-Kern 200 kann, als Zustand mit geringem Stromverbrauch, beispielsweise in einen Clock-Gating-Zustand, einen Power-Gating-Zustand oder einen Ruhezustand versetzt werden. Die PMU 193 wählt als Antwort auf das Unterbrechungssignal, das Signal SLEEP1 oder dergleichen einen Modus mit geringem Stromverbrauch des CPU-Kerns 200 aus. Wenn beispielsweise der CPU-Kern 200 von einem Normalbetriebszustand in einen Clock-Gating-Zustand versetzt wird, stoppt die PMU 193 die Erzeugung des Taktsignals GCLK1.
  • Wenn beispielsweise der CPU-Kern 200 von einem Normalbetriebszustand in einen Ruhezustand versetzt wird, führt die PMU 193 eine Spannungs- und/oder Frequenzskalierung durch. Wenn beispielsweise eine Spannungsskalierung durchgeführt wird, schaltet die PMU 193 den Stromschalter 210 aus und den Stromschalter 211 ein, um die Spannung VDD1 in den CPU-Kern 200 einzugeben. Die Spannung VDD1 ist eine Spannung, mit der Daten des Abtast-Flipflops 221 nicht verloren gehen. Bei einer Frequenzskalierung verringert die PMU 193 die Frequenz des Taktsignals GCLK1.
  • Wenn der CPU-Kern 200 von einem Normalbetriebszustand in einen Power-Gating-Zustand versetzt wird, werden Daten in dem Abtast-Flipflop 221 in die Sicherungsschaltung 222 gesichert. Wenn der CPU-Kern 200 von einem Power-Gating-Zustand in einen Normalbetriebsmodus zurückkehrt, wird ein Wiederherstellungsvorgang zur Wiederherstellung der Daten, die in der Sicherungsschaltung 222 gespeichert werden, in das Abtast-Flipflop 221 durchgeführt.
  • 19 stellt ein Beispiel für den Power-Gating-Ablauf in dem CPU-Kern 200 dar. In 19 stellen t1 bis t7 jeweils den Zeitpunkt dar. Signale PSEO bis PSE2 sind Steuersignale der Stromschalter 210 bis 212 und werden in der PMU 193 erzeugt. Wenn das Signal PSEO auf „H“/„L“ liegt, ist der Stromschalter 210 ein-/ausgeschaltet. Das Gleiche gilt auch für die Signale PSE1 und PSE2.
  • Ein Zustand vor dem Zeitpunkt t1 ist ein Normalbetriebszustand. Der Stromschalter 210 ist eingeschaltet, und die Spannung VDDD wird in den CPU-Kern 200 eingegeben. Das Abtast-Flipflop 221 führt eine Normalbetrieb durch. Dabei ist der Stromschalter 212 ausgeschaltet und liegen die Signale SCE, BK und RC auf „L“, da es nicht nötig ist, den Pegelverschieber 214 zu betreiben. Der Knoten SE liegt auf „L“, so dass das Abtast-Flipflop 221 Daten an dem Knoten D1 speichert. In dem Beispiel der 19 liegt der Knoten SN11 der Sicherungsschaltung 222 zu dem Zeitpunkt t1 auf „L“.
  • Die Arbeitsweise bei der Sicherung wird beschrieben. Zu dem Betriebszeitpunkt t1 stoppt die PMU 193 das Taktsignal GCLK1 und stellt die Signale PSE2 und BK auf „H“ ein. Der Pegelverschieber 214 wird aktiv und gibt das Signal BKH auf „H“ an die Sicherungsschaltung 222 aus.
  • Der Transistor M11 in der Sicherungsschaltung 222 wird eingeschaltet, und Daten an dem Knoten Q1 des Abtast-Flipflops 221 werden in den Knoten SN11 der Sicherungsschaltung 222 geschrieben. Wenn der Knoten Q1 des Abtast-Flipflop 221 auf „L“ liegt, bleibt der Knoten SN11 auf „L“, während der Knoten SN11 auf „H“ eingestellt wird, wenn der Knoten Q1 auf „H“ liegt.
  • Die PMU 193 stellt die Signale PSE2 und BK zu dem Zeitpunkt t2 auf „L“ ein und stellt das Signal PSEO zu dem Zeitpunkt t3 auf „L“ ein. Der Zustand des CPU-Kerns 200 versetzt sich zu dem Zeitpunkt t3 in einen Power-Gating-Zustand. Zu dem Zeitpunkt, zu dem das Signal BK fällt, kann das Signal PSEO fallen.
  • Die Arbeitsweise bei Power-Gating wird beschrieben. Wenn das Signal PSEO auf „L“ eingestellt wird, verringert sich die Spannung der V_VDD-Leitung, so dass Daten in dem Knoten Q1 verloren gehen. Der Knoten SN11 hält Daten, die zu dem Zeitpunkt t3 an dem Knoten Q1 gespeichert werden, weiterhin.
  • Die Arbeitsweise bei der Wiederherstellung wird beschrieben. Wenn die PMU 193 zu dem Zeitpunkt t4 das Signal PSEO auf „H“ einstellt, versetzt sich der Zustand des CPU-Kerns 200 von dem Power-Gating-Zustand in einen Wiederherstellungszustand. Das Laden der V VDD-Leitung startet; wenn die Spannung der V_VDD-Leitung zu VDDD wird (zu dem Zeitpunkt t5), stellt die PMU 193 die Signale PSE2, RC und SCE auf „H“ ein.
  • Der Transistor M12 wird eingeschaltet, und eine Ladung in dem Kondensatorelement C11 wird auf den Knoten SN11 und den Knoten SD verteilt. Wenn der Knoten SN11 auf „H“ liegt, erhöht sich die Spannung des Knotens SD. Der Knoten SE liegt auf „H“; daher werden Daten an dem Knoten SD in eine Latch-Schaltung auf der Eingangsseite des Abtast-Flipflops 221 geschrieben. Wenn das Taktsignal GCLK1 zu dem Zeitpunkt t6 in den Knoten CK eingegeben wird, werden Daten in der Latch-Schaltung auf der Eingangsseite in den Knoten Q1 geschrieben. Mit anderen Worten: Daten an dem Knoten SN11 werden in den Knoten Q1 geschrieben.
  • Wenn die PMU 193 zu dem Zeitpunkt t7 die Signale PSE2, SCE und RC auf „L“ einstellt, wird der Wiederherstellungsvorgang abgeschlossen.
  • Die Sicherungsschaltung 222, die aus einem OS-Transistor ausgebildet wird, weist sowohl einen geringen dynamischen Stromverbrauch als auch einen geringen statischen Stromverbrauch auf und ist daher zur selbstsperrenden Verarbeitung sehr geeignet. Auch wenn das Flipflop 220 enthalten ist, kann die Leistungsfähigkeit des CPU-Kerns 200 kaum verschlechtert werden und kann der dynamische Strom kaum erzeugt werden.
  • Der CPU-Kern 200 kann eine Vielzahl von Stromdomänen aufweisen, in denen Power-Gating durchgeführt werden kann. Ein oder mehrere Stromschalter zum Steuern der Spannungseingabe ist/sind in jeder der Vielzahl von Stromdomänen bereitgestellt. Zudem kann der CPU-Kern 200 eine oder mehrere Stromdomänen aufweisen, die keinem Power-Gating unterzogen wird/werden. Beispielsweise kann eine Power-Gating-Steuerschaltung zum Steuern des Flipflops 220 und der Stromschalter 210 bis 212 in der Stromdomäne bereitgestellt werden, die keinem Power-Gating unterzogen wird.
  • Das Flipflop 220 wird nicht nur in dem CPU 10 verwendet. Bei der arithmetischen Vorrichtung kann das Flipflop 220 in einem Register verwendet werden, das in einer Stromdomäne bereitgestellt wird, bei der Power-Gating durchgeführt werden kann.
  • Diese Ausführungsform kann je nach Bedarf mit einer Beschreibung der anderen Ausführungsformen kombiniert werden.
  • (Ausführungsform 4)
  • Nachstehend wird ein Beispiel für die Halbleitervorrichtung der vorstehenden Ausführungsform anhand von 20 bis 25 beschrieben. Zunächst wird ein Konfigurationsbeispiel einer Speicherschaltung (Speicherzelle) beschrieben, die in der Halbleitervorrichtung enthalten ist.
  • <Konfigurationsbeispiel einer Speicherschaltung>
  • In 20A und 20B wird eine Struktur einer Speicherschaltung 860 dargestellt, die in der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung enthalten ist. 20A ist eine Draufsicht auf die Umgebung der Speicherschaltung 860. 20B ist eine Querschnittsansicht der Speicherschaltung 860, und 20B entspricht einem Abschnitt, der durch eine Strichpunktlinie A1-A2 in 20A gekennzeichnet ist. In 20B werden ein Querschnitt eines Transistors 600 in der Kanallängsrichtung und ein Querschnitt eines Transistors 700 in der Kanalbreitenrichtung gezeigt. Es sei angemerkt, dass zur Verdeutlichung der Zeichnung einige Komponenten in der Draufsicht auf die 20A nicht dargestellt werden. Es sei angemerkt, dass eine X-Richtung, eine Y-Richtung und eine Z-Richtung, die in 20A gezeigt sind, Richtungen sind, die senkrecht zueinander sind oder sich kreuzen. Die X-Richtung und die Y-Richtung sind vorzugsweise parallel oder im Wesentlichen parallel zu der Oberfläche des Substrats, und die Z-Richtung ist vorzugsweise senkrecht oder im Wesentlichen senkrecht zu der Oberfläche des Substrats.
  • Die Speicherschaltung 860, die bei dieser Ausführungsform beschrieben wird, beinhaltet den Transistor 600, den Transistor 700 und ein Kondensatorelement 655. Die Speicherschaltung 860 entspricht der Speicherschaltung 24, die bei der vorstehenden Ausführungsform beschrieben worden ist, und der Transistor 600, der Transistor 700 und das Kondensatorelement 655 entsprechen dem Transistor 25, dem Transistor 26 bzw. dem Kondensatorelement 28, welche bei der Ausführungsform 1 beschrieben worden sind, und entsprechen einem 2T-NOSRAM, bei dem der Transistor 27 weggelassen wird. Ein Anschluss von Source und Drain des Transistors 600, ein Gate des Transistors 700 und eine Elektrode des Kondensatorelements 655 sind elektrisch miteinander verbunden.
  • Bei der Speicherschaltung 860 werden, wie in 20A und 20B dargestellt, der Transistor 600 und der Transistor 700 über einem Isolator 614 angeordnet, ein Isolator 680 wird über einem Teil des Transistors 600 und des Transistors 700 angeordnet, ein Isolator 682 wird über dem Transistor 600, dem Transistor 700 und dem Isolator 680 angeordnet, ein Isolator 685 wird über dem Isolator 682 angeordnet, das Kondensatorelement 655 wird über dem Isolator 685 angeordnet, und ein Isolator 688 wird über dem Kondensatorelement 655 angeordnet. Der Isolator 614, der Isolator 680, der Isolator 682, der Isolator 685 und der Isolator 688 dienen als Zwischenschichtfilme.
  • Der Transistor 600 beinhaltet einen Isolator 616 über dem Isolator 614, einen Leiter 605 (einen Leiter 605a und einen Leiter 605b), der in dem Isolator 616 eingebettet ist, einen Isolator 622 über dem Isolator 616 und dem Leiter 605, einen Isolator 624 über dem Isolator 622, ein Oxid 630a über dem Isolator 624, ein Oxid 630b über dem Oxid 630a, ein Oxid 643a und ein Oxid 643b über dem Oxid 630b, einen Leiter 642a über dem Oxid 643a, einen Leiter 642b über dem Oxid 643b, einen Isolator 672 in Kontakt mit einem Teil des Isolators 624, einer Seitenfläche des Oxids 630a, einer Seitenfläche des Oxids 630b, einer Seitenfläche des Oxids 643a, einer Seitenfläche des Leiters 642a, einer Oberseite des Leiters 642a, einer Seitenfläche des Oxids 643b, einer Seitenfläche des Leiters 642b und einer Oberseite des Leiters 642b, einen Isolator 673 über dem Isolator 672, ein Oxid 630c über dem Oxid 630b, einen Isolator 650 über dem Oxid 630c und einen Leiter 660 (einen Leiter 660a und einen Leiter 660b), der über dem Isolator 650 liegt und sich mit dem Oxid 630c überlappt. Das Oxid 630c ist in Kontakt mit einer Seitenfläche des Oxids 643a, einer Seitenfläche des Oxids 643b, einer Seitenfläche des Leiters 642a und einer Seitenfläche des Leiters 642b. Wie in 20B dargestellt, ist die Oberseite des Leiters 660 im Wesentlichen mit der Oberseite des Isolators 650, der Oberseite des Oxids 630c und der Oberseite des Isolators 680 ausgerichtet. Der Isolator 682 ist in Kontakt mit den Oberseiten des Leiters 660, des Isolators 650, des Oxids 630c und des Isolators 680.
  • Nachstehend werden das Oxid 630a, das Oxid 630b und das Oxid 630c in einigen Fällen gemeinsam als Oxid 630 bezeichnet. Das Oxid 643a und das Oxid 643b werden in einigen Fällen gemeinsam als Oxid 643 bezeichnet. Der Leiter 642a und der Leiter 642b werden in einigen Fällen gemeinsam als Leiter 642 bezeichnet.
  • In dem Transistor 600 dient der Leiter 660 als Gate, und der Leiter 642a und der Leiter 642b dienen jeweils als Source oder Drain. Der Leiter 605 dient als Rückgate. In dem Transistor 600 wird der Leiter 660, der als Gate dient, in selbstjustierender Weise ausgebildet, um eine mit dem Isolator 680 und dergleichen gebildete Öffnung zu füllen. Auf diese Weise kann bei der Halbleitervorrichtung dieser Ausführungsform der Leiter 660 in einem Bereich zwischen dem Leiter 642a und dem Leiter 642b ohne Ausrichtung sicher angeordnet werden.
  • Der Transistor 700 beinhaltet einen Isolator 616 über dem Isolator 614, einen Leiter 705 (einen Leiter 705a und einen Leiter 705b), der in dem Isolator 616 eingebettet ist, einen Isolator 622 über dem Isolator 616 und dem Leiter 705, einen Isolator 624 über dem Isolator 622, ein Oxid 730a über dem Isolator 624, ein Oxid 730b über dem Oxid 730a, ein Oxid 743a und ein Oxid 743b über dem Oxid 730b, einen Leiter 742a über dem Oxid 743a, einen Leiter 742b über dem Oxid 743b, einen Isolator 672 in Kontakt mit einem Teil des Isolators 624, einer Seitenfläche des Oxids 730a, einer Seitenfläche des Oxids 730b, einer Seitenfläche des Oxids 743a, einer Seitenfläche des Leiters 742a, einer Oberseite des Leiters 742a, einer Seitenfläche des Oxids 743b, einer Seitenfläche des Leiters 742b und einer Oberseite des Leiters 742b, einen Isolator 673 über dem Isolator 672, ein Oxid 730c über dem Oxid 730b, einen Isolator 750 über dem Oxid 730c und einen Leiter 760 (einen Leiter 760a und einen Leiter 760b), der über dem Isolator 750 liegt und sich mit dem Oxid 730c überlappt. Das Oxid 730c ist in Kontakt mit einer Seitenfläche des Oxids 743a, einer Seitenfläche des Oxids 743b, einer Seitenfläche des Leiters 742a und einer Seitenfläche des Leiters 742b. Wie in 20B dargestellt, ist die Oberseite des Leiters 760 im Wesentlichen mit der Oberseite des Isolators 750, der Oberseite des Oxids 730c und der Oberseite des Isolators 680 ausgerichtet. Der Isolator 682 ist in Kontakt mit den Oberseiten des Leiters 760, des Isolators 750, des Oxids 730c und des Isolators 680.
  • Nachstehend werden das Oxid 730a, das Oxid 730b und das Oxid 730c in einigen Fällen gemeinsam als Oxid 730 bezeichnet. Das Oxid 743a und das Oxid 743b werden in einigen Fällen gemeinsam als Oxid 743 bezeichnet. Der Leiter 742a und der Leiter 742b werden in einigen Fällen gemeinsam als Leiter 742 bezeichnet.
  • In dem Transistor 700 dient der Leiter 760 als Gate, und der Leiter 742a und der Leiter 742b dienen jeweils als Source oder Drain. Der Leiter 705 dient als Rückgate. In dem Transistor 700 wird der Leiter 760, der als Gate dient, in selbstjustierender Weise ausgebildet, um eine mit dem Isolator 680 und dergleichen gebildete Öffnung zu füllen. Auf diese Weise kann bei der Halbleitervorrichtung dieser Ausführungsform der Leiter 760 in einem Bereich zwischen dem Leiter 742a und dem Leiter 742b ohne Ausrichtung sicher angeordnet werden.
  • Dabei wird der Transistor 700 in der gleichen Schicht wie der Transistor 600 ausgebildet und weist eine Konfiguration auf, die derjenigen des Transistors 600 ähnlich ist. Obwohl ein Querschnitt des Transistors 700 in der Kanallängsrichtung nicht dargestellt ist, weist er daher eine ähnliche Struktur wie ein Querschnitt des Transistors 600 in der Kanallängsrichtung in 20B auf. Das heißt, dass auch das Oxid 743 und der Leiter 742, die in der Querschnittsansicht nicht dargestellt sind, jeweils eine ähnliche Struktur wie das Oxid 643 und der Leiter 642 in 20B aufweisen. Es sei angemerkt, dass ein Querschnitt des Transistors 600 in der Kanalbreitenrichtung nicht dargestellt ist; jedoch weist er eine ähnliche Struktur wie ein Querschnitt des Transistors 700 in der Kanalbreitenrichtung in 20B auf.
  • Daher weist das Oxid 730 eine Konfiguration auf, die derjenigen des Oxids 630 gleich ist, und für das Oxid 730 kann auf die Beschreibung des Oxids 630 verwiesen werden. Der Leiter 705 weist eine Konfiguration auf, die derjenigen des Leiters 605 ähnlich ist, und für den Leiter 705 kann auf die Beschreibung des Leiters 605 verwiesen werden. Das Oxid 743 weist eine Konfiguration auf, die derjenigen des Oxids 643 ähnlich ist, und für das Oxid 743 kann auf die Beschreibung des Oxids 643 verwiesen werden. Der Leiter 742 weist eine Konfiguration auf, die derjenigen des Leiters 642 ähnlich ist, und für den Leiter 742 kann auf die Beschreibung des Leiters 642 verwiesen werden. Der Isolator 750 weist eine Konfiguration auf, die derjenigen des Isolators 650 ähnlich ist, und für den Isolator 750 kann auf die Beschreibung des Isolators 650 verwiesen werden. Der Leiter 760 weist eine Konfiguration auf, die derjenigen des Leiters 660 ähnlich ist, und für den Leiter 760 kann auf die Beschreibung des Leiters 660 verwiesen werden. Wie vorstehend beschrieben, kann, sofern nicht anders angegeben, nachstehend für die Konfiguration des Transistors 700 auf die Beschreibung der Konfiguration des Transistors 600 verwiesen werden.
  • Bei dem Transistor 600 und dem Transistor 700 wird vorzugsweise ein Metalloxid, das als Oxidhalbleiter dient (nachstehend auch als Oxidhalbleiter bezeichnet), für das Oxid 630 und das Oxid 730 verwendet, die jeweils einen Bereich umfasst, in dem ein Kanal gebildet wird (nachstehend auch als Kanalbildungsbereich bezeichnet).
  • Beispielsweise weist das Metalloxid, das als Oxidhalbleiter dient, bevorzugt eine Energielücke von mehr als oder gleich 2 eV, bevorzugter mehr als oder gleich 2,5 eV auf. Indem ein Metalloxid mit einer großen Energielücke verwendet wird, kann der Transistor 600 einen sehr niedrigen Leckstrom in einem Sperrzustand (Sperrstrom) aufweisen.
  • Als Oxidhalbleiter wird vorzugsweise zum Beispiel ein Metalloxid, wie z. B. ein In-M-Zn-Oxid (das Element M ist eines oder mehrere von Aluminium, Gallium, Yttrium, Kupfer, Vanadium, Beryllium, Bor, Titan, Eisen, Nickel, Germanium, Zirconium, Molybdän, Lanthan, Cer, Neodym, Hafnium, Tantal, Wolfram, Magnesium und dergleichen), verwendet. Insbesondere kann als Element M Aluminium, Gallium, Yttrium oder Zinn verwendet werden. Ein In-M-Oxid, ein In-Zn-Oxid oder ein M-Zn-Oxid kann als Oxidhalbleiter verwendet werden.
  • Der Transistor 600 und der Transistor 700, die jeweils in dem Kanalbildungsbereich einen Oxidhalbleiter enthalten, weisen jeweils einen sehr niedrigen Sperrstrom auf; somit kann eine Halbleitervorrichtung mit niedrigem Stromverbrauch bereitgestellt werden. Außerdem nimmt bei dem Transistor 600 und dem Transistor 700 der Sperrstrom auch in einer Umgebung mit hoher Temperatur kaum zu. Insbesondere nimmt der Sperrstrom auch in einer Umgebung bei einer Temperatur von höher als oder gleich Raumtemperatur und niedriger als oder gleich 200 °C kaum zu. Daher ist der Betrieb auch in einer Umgebung mit hoher Temperatur stabil, so dass eine Halbleitervorrichtung mit hoher Zuverlässigkeit bereitgestellt werden kann.
  • Da der Transistor 600 einen sehr niedrigen Sperrstrom aufweist, kann der Kapazitätswert des Kondensatorelements 655 auf einen kleinen Wert eingestellt werden. Folglich kann die Fläche, die von der Speicherschaltung 860 eingenommen wird, verringert werden, was zur Integration der Halbleitervorrichtung führt.
  • Wie in 20A dargestellt, erstrecken sich der Leiter 742a, der Leiter 660, der Leiter 605 und der Leiter 705 vorzugsweise in eine Y-Richtung. Der Leiter 660 dient als Schreib-Wortleitung WWL, die bei der vorstehenden Ausführungsform beschrieben worden ist.
  • Das Kondensatorelement 655 beinhaltet einen Leiter 646a über dem Isolator 685, einen Isolator 686, der den Leiter 646a bedeckt, und einen Leiter 656, der über dem Isolator 686 angeordnet wird, wobei sich der Leiter 656 mit mindestens einem Teil des Leiters 656 überlappt. Hier dient der Leiter 646a als eine Elektrode des Kondensatorelements 655, und ein Leiter 646b dient als die andere Elektrode des Kondensatorelements 655. Der Isolator 686 dient als Dielektrikum des Kondensatorelements 655.
  • Eine Öffnung wird in dem Isolator 622, dem Isolator 624, dem Isolator 672, dem Isolator 673, dem Isolator 680, dem Isolator 682 und dem Isolator 685 ausgebildet, und ein Leiter 640 (Leiter 640a, Leiter 640b, Leiter 640c und Leiter 640d), der als Anschlusspfropfen dient, wird derart bereitgestellt, dass er in der Öffnung eingebettet ist. Außerdem wird der Leiter 640 derart bereitgestellt, dass er an der Oberseite des Isolators 685 freigelegt ist.
  • Die Unterseite des Leiters 640a ist in Kontakt mit dem Leiter 642a, und die Oberseite des Leiters 640a ist in Kontakt mit dem Leiter 646a. Die Unterseite des Leiters 640c ist in Kontakt mit dem Leiter 760, und die Oberseite des Leiters 640c ist in Kontakt mit dem Leiter 646a. Auf diese Weise sind ein Anschluss von Source und Drain des Transistors 600, das Gate des Transistors 700 und eine Elektrode des Kondensatorelements 655 elektrisch miteinander verbunden.
  • Der Leiter 640b wird in Kontakt mit einer Seitenfläche des Leiters 642b bereitgestellt. Unter dem Leiter 640b werden ein Leiter 615 und ein Leiter 607 bereitgestellt, und über dem Leiter 640b werden der Leiter 646b und ein Leiter 657 bereitgestellt. Der Leiter 607 ist in der Öffnung bereitgestellt, die in dem Isolator 614 ausgebildet ist. Der Leiter 615 wird in der gleichen Schicht wie der Leiter 605 ausgebildet und weist eine Konfiguration auf, die derjenigen des Leiters 605 ähnlich ist. Der Leiter 646b wird in der gleichen Schicht wie der Leiter 646a ausgebildet und weist eine Konfiguration auf, die derjenigen des Leiters 646a ähnlich ist. Der Leiter 657 wird in der Öffnung bereitgestellt, die in dem Isolator 686 und dem Isolator 688 ausgebildet ist.
  • Der Leiter 640b ist durch den Leiter 607 und den Leiter 615 elektrisch mit dem Leiter 640b der Speicherschaltung 860 in einer unteren Schicht verbunden. Der Leiter 640b ist durch den Leiter 646b und den Leiter 657 elektrisch mit dem Leiter 640b der Speicherschaltung 860 in einer oberen Schicht verbunden. Auf diese Weise erstrecken sich der Leiter 607, der Leiter 615, der Leiter 640b, der Leiter 646b und der Leiter 657 in eine Z-Richtung und dienen als Schreib-Bitleitung WBL, die bei der vorstehenden Ausführungsform beschrieben worden ist.
  • Obwohl in der Querschnittsansicht nicht dargestellt, wird der Leiter 640d in Kontakt mit einer Seitenfläche des Leiters 742b bereitgestellt. Unter dem Leiter 640d wird ein Leiter 715 bereitgestellt. Ein Leiter, der eine Struktur aufweist, die derjenigen des Leiters 607, des Leiters 646b und des Leiters 657 ähnlich ist, wird bereitgestellt, und der Leiter 640d ist elektrisch mit den Leitern 640d in einer oberen Schicht und einer unteren Schicht verbunden. Auf diese Weise erstrecken sich der Leiter 715, der Leiter 640d und dergleichen in eine Z-Richtung und dienen als Lese-Bitleitung RBL, die bei der vorstehenden Ausführungsform beschrieben worden ist.
  • Wie in 20B dargestellt, können der Transistor 600 und der Transistor 700 in dem gleichen Prozess ausgebildet werden, indem der Transistor 600 und der Transistor 700 in der gleichen Schicht ausgebildet werden. Deshalb kann der Herstellungsprozess der Halbleitervorrichtung verkürzt werden, was zu einer Verbesserung der Produktivität führt.
  • Es sei angemerkt, dass bei der Speicherschaltung 860 der Transistor 600, der Transistor 700 und das Kondensatorelement 655 derart bereitgestellt sind, dass die Kanallängsrichtung des Transistors 600 und die Kanallängsrichtung des Transistors 700 zueinander parallel sind; jedoch ist die Halbleitervorrichtung dieser Ausführungsform nicht darauf beschränkt. Die Speicherschaltung 860, die in 20 und dergleichen dargestellt wird, ist ein Beispiel für die Konfiguration einer Halbleitervorrichtung; ein Transistor, ein Kondensatorelement oder dergleichen mit geeigneter Struktur kann je nach einer Schaltungskonfiguration oder einem Betriebsverfahren auf angemessene Weise bereitgestellt werden.
  • [Ausführliche Konfiguration der Speicherschaltung]
  • Nachstehend wird eine ausführliche Konfiguration der Speicherschaltung 860 einer Ausführungsform der vorliegenden Erfindung beschrieben. Im Folgenden kann für die Komponente des Transistors 700 auf die Beschreibung der Komponente des Transistors 600 verwiesen werden.
  • Wie in 20B dargestellt, umfasst das Oxid 630 vorzugsweise das Oxid 630a über dem Isolator 624, das Oxid 630b über dem Oxid 630a und das Oxid 630c, das sich über dem Oxid 630b befindet und zumindest teilweise mit der Oberseite des Oxids 630b in Kontakt ist. Das Oxid 630c wird vorzugsweise derart bereitgestellt, dass eine Seitenfläche von ihm in Kontakt mit dem Oxid 643a, dem Oxid 643b, dem Leiter 642a, dem Leiter 642b, dem Isolator 672, dem Isolator 673 und dem Isolator 680 ist.
  • Das heißt, dass das Oxid 630 das Oxid 630a, das Oxid 630b über dem Oxid 630a und das Oxid 630c über dem Oxid 630b beinhaltet. Durch das Vorhandensein des Oxids 630a unter dem Oxid 630b kann verhindert werden, dass Verunreinigungen von den Komponenten, die unterhalb des Oxids 630a ausgebildet sind, in das Oxid 630b diffundieren. Außerdem kann durch das Vorhandensein des Oxids 630c über dem Oxid 630b verhindert werden, dass Verunreinigungen von den Komponenten, die oberhalb des Oxids 630c ausgebildet sind, in das Oxid 630b diffundieren.
  • Es sei angemerkt, dass, obwohl der Transistor 600 eine Konfiguration aufweist, bei der drei Schichten aus dem Oxid 630a, dem Oxid 630b und dem Oxid 630c in einem Kanalbildungsbereich und in der Nähe davon übereinander angeordnet sind, die vorliegende Erfindung nicht darauf beschränkt ist. Beispielsweise kann auch eine einschichtige Struktur aus dem Oxid 630b, eine zweischichtige Struktur aus dem Oxid 630b und dem Oxid 630a, eine zweischichtige Struktur aus dem Oxid 630b und dem Oxid 630c oder eine mehrschichtige Struktur aus vier oder mehr Schichten zum Einsatz kommen. Beispielsweise kann das Oxid 630c eine zweischichtige Struktur aufweisen, so dass eine mehrschichtige Struktur aus vier Schichten bereitgestellt werden kann.
  • Das Oxid 630 weist vorzugsweise eine mehrschichtige Struktur aus einer Vielzahl von Oxidschichten auf, die sich durch das Atomverhältnis von Metallatomen voneinander unterscheiden. Insbesondere ist das Atomverhältnis des Elements M in den Bestandelementen des Metalloxids, das als Oxid 630a verwendet wird, vorzugsweise größer als das Atomverhältnis des Elements M in den Bestandelementen des Metalloxids, das als Oxid 630b verwendet wird. Das Atomverhältnis des Elements M zu In in dem Metalloxid, das als Oxid 630a verwendet wird, ist vorzugsweise größer als das Atomverhältnis des Elements M zu In in dem Metalloxid, das als Oxid 630b verwendet wird. Das Atomverhältnis von In zu dem Element M in dem Metalloxid, das als Oxid 630b verwendet wird, ist vorzugsweise größer als das Atomverhältnis von In zu dem Element M in dem Metalloxid, das als Oxid 630a verwendet wird. Als Oxid 630c kann ein Metalloxid, das als Oxid 630a oder Oxid 630b verwendet werden kann, verwendet werden. Es sei angemerkt, dass das Atomverhältnis von In zu dem Element M in dem Metalloxid, das als Oxid 630c verwendet wird, größer sein kann als das Atomverhältnis von In zu dem Element M in dem Metalloxid, das als Oxid 630b verwendet wird.
  • Insbesondere wird als Oxid 630a ein Metalloxid mit einem Atomverhältnis von In:Ga:Zn = 1:3:4 oder einer Zusammensetzung in der Nähe davon, oder mit einem Atomverhältnis von 1:1:0,5 oder einer Zusammensetzung in der Nähe davon verwendet.
  • Als Oxid 630b wird ein Metalloxid mit einem Atomverhältnis von In:Ga:Zn = 4:2:3 oder einer Zusammensetzung in der Nähe davon, oder mit einem Atomverhältnis von 1:1:1 oder einer Zusammensetzung in der Nähe davon verwendet. Als Oxid 630b kann ein Metalloxid mit einem Atomverhältnis von In:Ga:Zn = 5:1:3 oder einer Zusammensetzung in der Nähe davon, oder mit einem Atomverhältnis von In:Ga:Zn = 10:1:3 oder einer Zusammensetzung in der Nähe davon verwendet werden. Darüber hinaus kann als Oxid 630b ein In-Zn-Oxid (z. B. mit einem Atomverhältnis von In:Zn = 2:1 oder einer Zusammensetzung in der Nähe davon, mit einem Atomverhältnis von In:Zn = 5:1 oder einer Zusammensetzung in der Nähe davon oder mit einem Atomverhältnis von In:Zn = 10:1 oder einer Zusammensetzung in der Nähe davon) verwendet werden. Ein In-Oxid kann als Oxid 630b verwendet werden.
  • Als Oxid 630c wird ein Metalloxid mit einem Atomverhältnis von In:Ga:Zn = 1:3:4 oder eine Zusammensetzung in der Nähe davon, ein Metalloxid mit einem Atomverhältnis von Ga:Zn = 2:1 oder eine Zusammensetzung in der Nähe davon, oder ein Metalloxid mit einem Atomverhältnis von Ga:Zn = 2:5 oder eine Zusammensetzung in der Nähe davon verwendet. Das Material, das für das Oxid 630b verwendet werden kann, kann auch für das Oxid 630c als Einzelschicht oder mehrschichtige Struktur verwendet werden. Spezifische Beispiele für das Oxid 630c mit einer mehrschichtigen Struktur umfassen eine mehrschichtige Struktur aus einem Metalloxid mit einem Atomverhältnis von In:Ga:Zn = 4:2:3 oder einer Zusammensetzung in der Nähe davon und einem Metalloxid mit einem Atomverhältnis von In:Ga:Zn = 1:3:4 oder einer Zusammensetzung in der Nähe davon, eine mehrschichtige Struktur aus einem Metalloxid mit einem Atomverhältnis von Ga:Zn = 2:1 oder einer Zusammensetzung in der Nähe davon und einem Metalloxid mit einem Atomverhältnis von In:Ga:Zn = 4:2:3 oder einer Zusammensetzung in der Nähe davon, eine mehrschichtige Struktur aus einem Metalloxid mit einem Atomverhältnis von Ga:Zn = 2:5 oder einer Zusammensetzung in der Nähe davon und einem Metalloxid mit einem Atomverhältnis von In:Ga:Zn = 4:2:3 oder einer Zusammensetzung in der Nähe davon, und eine mehrschichtige Struktur aus Galliumoxid und einem Metalloxid mit einem Atomverhältnis von In:Ga:Zn = 4:2:3 oder einer Zusammensetzung in der Nähe davon.
  • Wenn der Anteil von Indium in einem Film der Oxide 630b und 630c erhöht wird, können der Durchlassstrom, die Feldeffektmobilität und dergleichen der Transistoren erhöht werden, was vorzuziehen ist. Es sei angemerkt, dass bei den vorstehend beschriebenen Zusammensetzungen hinsichtlich der Nähe des Atomverhältnisses eine ± 30 % Abweichung eines beabsichtigten Atomverhältnisses mit einschlossen ist.
  • Je nach der erforderlichen Betriebsfrequenz des Transistors oder dergleichen kann die Zusammensetzung von Elementen, die in einem Metalloxid enthalten sind, geändert werden. Beispielsweise kann bei einem Transistor, der in der Speicherschaltung enthalten ist, ein Metalloxid mit einem Atomverhältnis von In: Ga: Zn = 4: 2: 3 oder einer Zusammensetzung in der Nähe davon verwendet werden, und bei den anderen Transistoren kann ein Metalloxid mit einem Atomverhältnis von In: Ga: Zn = 5: 1: 3 oder einer Zusammensetzung in der Nähe davon verwendet werden. Es sei angemerkt, dass bei den anderen Transistoren ein Metalloxid mit einem Atomverhältnis von In: Ga: Zn = 10: 1: 3 oder einer Zusammensetzung in der Nähe davon oder ein Metalloxid mit einem Atomverhältnis von In: Zn = 2: 1 oder einer Zusammensetzung in der Nähe davon verwendet werden kann.
  • Außerdem kann das Oxid 630b eine Kristallinität aufweisen. Zum Beispiel ist das Oxid 630b vorzugsweise ein kristalliner Oxidhalbleiter mit Ausrichtung bezüglich der c-Achse (c-axis aligned crystalline oxide semiconductor, CAAC-OS), der später beschrieben wird. Ein Oxid mit Kristallinität, wie z. B. ein CAAC-OS, weist eine dichte Struktur mit nur geringen Verunreinigungen und Defekten (z. B. Sauerstofffehlstellen) und hoher Kristallinität auf. Daher kann eine Extraktion von Sauerstoff aus dem Oxid 630b durch die Source-Elektrode oder die Drain-Elektrode verhindert werden. Selbst bei einer Wärmebehandlung kann die Extraktion von Sauerstoff aus dem Oxid 630b verringert werden; der Transistor 600 ist deshalb gegen eine hohe Temperatur im Herstellungsprozess (sogenannte Wärmebilanz) stabil.
  • Das Oxid 630c wird vorzugsweise in einer Öffnung bereitgestellt, die in Zwischenschichtfilmen einschließlich des Isolators 680 bereitgestellt ist. Demzufolge umfassen der Isolator 650 und der Leiter 660 einen Bereich, der sich über das Oxid 630c mit der mehrschichtigen Struktur aus dem Oxid 630b und dem Oxid 630a überlappt. Bei dieser Struktur können das Oxid 630c und der Isolator 650 sukzessiv ausgebildet werden; daher kann eine Grenzfläche zwischen dem Oxid 630 und dem Isolator 650 sauber gehalten werden. Somit ist der Einfluss der Grenzflächenstreuung auf die Ladungsträgerübertragung gering, der Transistor 600 kann einen hohen Durchlassstrom aufweisen, und es können hohe Frequenzeigenschaften erhalten werden.
  • Vorzugsweise wird ein Oxidhalbleiter mit einer niedrigen Ladungsträgerkonzentration für das Oxid 630 (z. B. das Oxid 630b) verwendet. Wenn die Ladungsträgerkonzentration eines Oxidhalbleiters verringert werden soll, wird die Verunreinigungskonzentration in dem Oxidhalbleiter verringert, um die Dichte der Defektzustände zu verringern. In dieser Beschreibung und dergleichen wird ein Zustand mit einer niedrigen Verunreinigungskonzentration und niedriger Dichte der Defektzustände als hochreiner intrinsischer oder im Wesentlichen hochreiner intrinsischer Zustand bezeichnet. Es sei angemerkt, dass Beispiele für die Verunreinigungen in dem Oxidhalbleiter Wasserstoff, Stickstoff, ein Alkalimetall, ein Erdalkalimetall, Eisen, Nickel und Silizium umfassen.
  • Insbesondere reagiert Wasserstoff, der in dem Oxidhalbleiter enthalten ist, mit Sauerstoff, der an ein Metallatom gebunden ist, zu Wasser, und daher wird in einigen Fällen eine Sauerstofffehlstelle (auch als Vo: Oxygen Vacancy bezeichnet) in dem Oxidhalbleiter gebildet. Außerdem dient ein Defekt, der eine Sauerstofffehlstelle ist, in die Wasserstoff eindringt (nachstehend in einigen Fällen als VoH bezeichnet), als Donatoren, und Elektronen, die als Ladungsträger dienen, werden in einigen Fällen erzeugt. In einigen Fällen führt die Bindung eines Teils von Wasserstoff an Sauerstoff, der an ein Metallatom gebunden ist, ferner zur Erzeugung von Elektronen, die als Ladungsträger dienen. Daher weist ein Transistor, der einen Oxidhalbleiter enthält, der eine große Menge an Wasserstoff enthält, mit höherer Wahrscheinlichkeit selbstleitende Eigenschaften auf. Außerdem bewegt sich Wasserstoff in einem Oxidhalbleiter leicht durch eine Belastung, wie z. B. Wärme und ein elektrisches Feld; daher könnte sich die Zuverlässigkeit des Transistors verschlechtern, wenn ein Oxidhalbleiter eine große Menge an Wasserstoff enthält.
  • VoH kann als Donator des Oxidhalbleiters dienen. Jedoch ist es schwierig, diese Defekte quantitativ auszuwerten. Daher wird der Oxidhalbleiter in einigen Fällen nicht durch seine Donatorkonzentration, sondern durch seine Ladungsträgerkonzentration ausgewertet. Deshalb wird in dieser Beschreibung und dergleichen nicht die Donatorkonzentration, sondern die Ladungsträgerkonzentration unter der Annahme des Zustandes, in dem kein elektrisches Feld angelegt wird, in einigen Fällen als Parameter des Oxidhalbleiters verwendet. Das heißt, dass „Ladungsträgerkonzentration“ in dieser Beschreibung und dergleichen in einigen Fällen auch als „Donatorkonzentration“ bezeichnet werden kann.
  • Wie vorstehend beschrieben, wird in dem Fall, in dem ein Oxidhalbleiter für das Oxid 630 verwendet wird, vorzugsweise VoH in dem Oxid 630 möglichst verringert, um ein hochreines intrinsisches Oxid oder ein im Wesentlichen hochreines intrinsisches Oxid zu erhalten. Auf diese Weise ist es wichtig, Verunreinigungen, wie z. B. Feuchtigkeit und Wasserstoff, in einem Oxidhalbleiter zu entfernen (in einigen Fällen als Dehydratisierungs- oder Dehydrierungs-Behandlung beschrieben) und Sauerstofffehlstellen durch die Zufuhr von Sauerstoff zu dem Oxidhalbleiter zu kompensieren (in einigen Fällen als Sauerstoffzusatzbehandlung beschrieben), um einen Oxidhalbleiter, in dem VoH ausreichend verringert ist, zu erhalten. Wenn ein Oxidhalbleiter mit ausreichend verringerten Verunreinigungen, wie z. B. VoH, für einen Kanalbildungsbereich in einem Transistor verwendet wird, kann der Transistor stabile elektrische Eigenschaften aufweisen.
  • Beispielsweise kann die Wasserstoffkonzentration in dem Oxid 630b, die durch Sekundärionen-Massenspektrometrie (SIMS) erhalten wird, niedriger als 1 × 1020 Atome/cm3, bevorzugt niedriger als 1 × 1019 Atome/cm3, bevorzugter niedriger als 5 × 1018 Atome/cm3, noch bevorzugter niedriger als 1 × 1018 Atome/cm3 sein. Wenn das Oxid 630, in dem Verunreinigungen, wie z. B. Wasserstoff, ausreichend verringert sind, für den Kanalbildungsbereich des Transistors 600 verwendet wird, kann der Transistor 600 selbstsperrende Eigenschaften aufweisen; somit kann der Transistor 600 stabile elektrische Eigenschaften aufweisen, und die Zuverlässigkeit kann verbessert werden.
  • Wenn ein Oxidhalbleiter für das Oxid 630 verwendet wird, ist die Ladungsträgerdichte des Oxidhalbleiters in dem Bereich, der als Kanalbildungsbereich dient, bevorzugt niedriger als oder gleich 1 × 1018 cm-3, bevorzugter niedriger als 1 × 1017 cm-3, noch bevorzugter niedriger als 1 × 1016 cm-3, noch bevorzugter niedriger als 1 × 1013 cm-3, noch bevorzugter niedriger als 1 × 1012 cm-3. Es sei angemerkt, dass die Untergrenze der Ladungsträgerkonzentration des Oxidhalbleiters in dem Bereich, der als Kanalbildungsbereich dient, nicht besonders beschränkt ist und beispielsweise 1 × 10-9 cm-3 sein kann.
  • Vorzugsweise wird ein Material, das eine Diffusion von Verunreinigungen unterdrückt (nachstehend auch als Material mit einer Sperreigenschaft gegen Verunreinigungen bezeichnet), als Isolator 614, Isolator 622, Isolator 672, Isolator 673 und Isolator 682 verwendet, wodurch es verhindert wird, dass Verunreinigungen, wie z. B. Wasserstoff, in das Oxid 630 diffundieren. Es sei angemerkt, dass in dieser Beschreibung und dergleichen eine Sperreigenschaft eine Funktion zum Verhindern einer Diffusion einer entsprechenden Substanz (auch als niedrige Durchlässigkeit bezeichnet) meint. Alternativ meint eine Sperreigenschaft in dieser Beschreibung eine Funktion zum Einfangen oder Fixieren (auch als Gettering bezeichnet) einer entsprechenden Substanz. In dieser Beschreibung und dergleichen wird ein Isolierfilm mit einer Sperreigenschaft in einigen Fällen als isolierender Sperrfilm bezeichnet.
  • Als Material, das eine Funktion zum Verhindern einer Diffusion von Wasserstoff und Sauerstoff aufweist, wird beispielsweise Aluminiumoxid, Hafniumoxid, Galliumoxid, Indiumgalliumzinkoxid, Siliziumnitrid, Siliziumnitridoxid oder dergleichen angegeben. Insbesondere wird Siliziumnitrid oder Siliziumnitridoxid vorzugsweise als Material zum Abdichten verwendet, da sie eine hohe Sperreigenschaft gegen Wasserstoff aufweisen.
  • Als Material, das eine Funktion zum Einfangen und Fixieren von Wasserstoff aufweist, wird ein Metalloxid, wie z. B. Aluminiumoxid, Hafniumoxid, Galliumoxid, Indiumgalliumzinkoxid oder dergleichen, angegeben.
  • Zum Beispiel wird vorzugsweise Aluminiumoxid oder Hafniumoxid als Isolator 614 verwendet. Folglich kann verhindert werden, dass Verunreinigungen, wie z. B. Wasserstoff und Wasser, von der Richtung des Substrats aus in Richtung des Transistors 600 diffundieren. Zudem kann verhindert werden, dass Sauerstoff, der in dem Isolator 624 und dergleichen enthalten ist, in Richtung des Substrats diffundiert.
  • Der Leiter 605 wird derart platziert, dass er sich mit dem Oxid 630 und dem Leiter 660 überlappt. Der Leiter 605 ist vorzugsweise in dem Isolator 616 eingebettet.
  • Wenn der Leiter 605 als Gate-Elektrode dient, indem ein an den Leiter 605 angelegtes Potential nicht synchron mit, sondern unabhängig von einem an den Leiter 660 angelegten Potential geändert wird, kann die Schwellenspannung (Vth) des Transistors 600 gesteuert werden. Indem insbesondere ein negatives Potential an den Leiter 605 angelegt wird, kann Vth des Transistors 600 höher sein, und der Sperrstrom kann verringert werden. Demzufolge kann ein Drain-Strom bei einem an den Leiter 660 angelegten Potential von 0 V in dem Fall, in dem ein negatives Potential an den Leiter 605 angelegt wird, stärker verringert werden als in dem Fall, in dem es nicht angelegt wird.
  • Wie in 20A dargestellt, ist die Größe des Leiters 605 vorzugsweise größer als die Größe eines Bereichs des Oxids 630, der sich nicht mit dem Leiter 642a und dem Leiter 642b überlappt. Insbesondere erstreckt sich der Leiter 605, wie in 20B dargestellt, vorzugsweise über einen die Kanalquerrichtung kreuzenden Endabschnitt des Oxids 630 hinaus. Das heißt, dass der Leiter 605 und der Leiter 660 vorzugsweise auf einer Außenseite der Seitenfläche des Oxids 630 in der Kanalquerrichtung einander überlappen, wobei die Isolatoren dazwischen angeordnet sind. Ein großer Leiter 605 kann manchmal die lokale Aufladung, die als „Aufladung“ (charge up) bezeichnet wird, bei einer Behandlung mit Plasma nach der Ausbildung des Leiters 605 während des Herstellungsprozesses abmildern. Jedoch ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Der Leiter 605 überlappt sich mindestens mit dem Oxid 630, das zwischen dem Leiter 642a und dem Leiter 642b bereitgestellt wird.
  • Wenn die Bodenfläche des Isolators 624 als Referenz verwendet wird, wird die Bodenfläche des Leiters 660 in einem Bereich, der sich nicht mit dem Oxid 630a und dem Oxid 630b überlappt, vorzugsweise unterhalb der Bodenfläche des Oxids 630b positioniert.
  • Wie in 20B dargestellt, bedeckt der Leiter 660, der als Gate dient, die Seitenfläche und die Oberseite des Oxids 630b in dem Kanalbildungsbereich, wobei das Oxid 630c und der Isolator 650 dazwischen liegen, wodurch das elektrische Feld, das von dem Leiter 660 erzeugt wird, mit hoher Wahrscheinlichkeit auf den gesamten Kanalbildungsbereich einwirkt, der in dem Oxid 630b erzeugt wird. Daher kann der Durchlassstrom des Transistors 600 erhöht werden, und die Frequenzeigenschaften können verbessert werden. In dieser Beschreibung wird eine derartige Transistorstruktur, bei der der Kanalbildungsbereich elektrisch von den elektrischen Feldern des Gates (des ersten Gates) und des Rückgates (des zweiten Gates) umschlossen ist, als Struktur mit umschlossenem Kanal (surrounded channel structure bzw. S-Kanal-Struktur) bezeichnet.
  • Der Leiter 605a unterdrückt vorzugsweise die Übertragung von Verunreinigungen, wie z. B. Wasser und Wasserstoff, und Sauerstoff. Beispielsweise können für den Leiter 605a Titan, Titannitrid, Tantal oder Tantalnitrid verwendet werden. Für den Leiter 605b wird ferner vorzugsweise ein leitendes Material verwendet, das Wolfram, Kupfer oder Aluminium als Hauptkomponente enthält. Obwohl der Leiter 605 als zweischichtige Struktur dargestellt ist, kann der Leiter 605 eine mehrschichtige Struktur mit drei oder mehr Schichten sein.
  • Die Permittivtäten des Isolators 616, des Isolators 680, des Isolators 685 und des Isolators 688 sind vorzugsweise niedriger als diejenige des Isolators 614. Wenn ein Material mit niedriger Permittivität für einen Zwischenschichtfilm verwendet wird, kann die parasitäre Kapazität, die zwischen Leitungen erzeugt wird, verringert werden. Für den Isolator 616, den Isolator 680, den Isolator 685 und den Isolator 688 wird je nach Bedarf zum Beispiel Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Siliziumoxid, dem Fluor zugesetzt ist, Siliziumoxid, dem Kohlenstoff zugesetzt ist, Siliziumoxid, dem Kohlenstoff und Stickstoff zugesetzt sind, poröses Siliziumoxid oder dergleichen verwendet.
  • Der Isolator 616, der Isolator 680, der Isolator 685 und der Isolator 688 können unter Verwendung eines Verbindungsgases, das kein Wasserstoffatom enthält oder einen geringen Gehalt an Wasserstoffatom aufweist, durch ein CVD-Verfahren oder ein ALD-Verfahren ausgebildet werden. Es sei angemerkt, dass als CVD-Verfahren entweder ein thermisches CVD-Verfahren oder ein PECVD- (Plasma Enhanced CVD- bzw. plasmagestütztes CVD-) Verfahren verwendet werden kann. Als ALD-Verfahren kann entweder ein thermisches ALD-Verfahren oder ein PEALD- (Plasma Enhanced ALD- bzw. plasmagestütztes ALD-) Verfahren verwendet werden. Es sei angemerkt, dass ein Abscheidungsverfahren, bei dem ein Plasma verwendet wird, wie z. B. ein PECVD-Verfahren oder ein PEALD-Verfahren, bevorzugt wird, da die Produktivität erhöht wird.
  • Bei der Ausbildung der vorstehenden Isolierfilme wird hauptsächlich ein Gas, das Moleküle umfassend ein Siliziumatom umfasst, als Abscheidungsgas verwendet. Um Wasserstoff, der in den vorstehenden Isolierfilmen enthalten ist, zu verringern, wird es bevorzugt, dass die Moleküle umfassend ein Siliziumatom geringe Wasserstoffatome enthalten, und es wird stärker bevorzugt, dass die Moleküle umfassend ein Siliziumatom kein Wasserstoffatom enthalten. Selbstverständlich wird es bevorzugt, dass auch in einem anderen Abscheidungsgas als einem Gas, das Moleküle umfassend ein Siliziumatom umfasst, geringe Wasserstoffatome enthalten sind, und es wird stärker bevorzugt, dass kein Wasserstoffatom enthalten ist.
  • Wenn ein vorstehend beschriebenes Molekül umfassend ein Siliziumatom durch Six-Ry dargestellt wird, kann als funktionelle Gruppe R beispielsweise mindestens eine von einer Isocyanat-Gruppe (-N=C=O), einer Cyanat-Gruppe (-O-C=N), einer CyanoGruppe (-C=N), einer Diazo-Gruppe (=N2), einer Azid-Gruppe (-N3), einer Nitroso-Gruppe (-NO) und einer Nitro-Gruppe(-NO2) verwendet werden. Beispielsweise können 1 ≤ x ≤ 3 und 1 ≤ y ≤ 8 gelten. Als derartiges Molekül umfassend ein Siliziumatom kann beispielsweise Tetraisocyanatsilan, Tetracyanatsilan, Tetracyanosilan, Hexaisocyanatsilan, Octaisocyanatsilan oder dergleichen verwendet werden. Hier werden Beispiele für ein Molekül, bei dem eine gleiche Art von funktionellen Gruppen an einem Siliziumatom gebunden ist, angegeben; jedoch ist diese Ausführungsform nicht darauf beschränkt. Unterschiedliche Arten von funktionellen Gruppen können an einem Siliziumatom gebunden sein.
  • Außerdem wird beispielsweise Halogen (CI, Br, I oder F) als funktionelle Gruppe R verwendet. Beispielsweise können 1 ≤ x ≤ 2 und 1 ≤ y ≤ 6 gelten. Als derartiges Molekül umfassend ein Siliziumatom kann beispielsweise Tetrachlorsilan (SiCl4), Hexachlordisilan (Si2Cl6) oder dergleichen verwendet werden. Obwohl ein Beispiel, in dem Chlor als funktionelle Gruppe verwendet wird, beschrieben wird, kann anderes Halogen als Chlor, wie z. B. Brom, Jod oder Fluor, als funktionelle Gruppe verwendet werden. Außerdem können Unterschiedliche Arten von Halogenen an einem Siliziumatom gebunden sein.
  • Der Isolator 622 und der Isolator 624 dienen jeweils als Gate-Isolator.
  • Hier ist es vorzuziehen, dass der Isolator 624 in Kontakt mit dem Oxid 630 durch Erwärmung Sauerstoff abgibt. In dieser Beschreibung wird Sauerstoff, der durch Erwärmung abgegeben wird, in einigen Fällen als überschüssiger Sauerstoff bezeichnet. Beispielsweise kann für den Isolator 624 angemessen Siliziumoxid, Siliziumoxynitrid oder dergleichen verwendet werden. Wenn ein Isolator, der Sauerstoff enthält, in Kontakt mit dem Oxid 630 bereitgestellt wird, können Sauerstofffehlstellen in dem Oxid 630 verringert werden, was zu einer Verbesserung der Zuverlässigkeit des Transistors 600 führt.
  • Für den Isolator 624 wird insbesondere vorzugsweise ein Oxidmaterial verwendet, das durch Erwärmung einen Teil von Sauerstoff abgibt. Ein Oxid, das Sauerstoff durch Erwärmung abgibt, ist ein Oxidfilm, bei dem die Menge an abgegebenem Sauerstoffmolekülen größer als oder gleich 1,0 × 1018 Moleküle/cm3, bevorzugt größer als oder gleich 1,0 × 1019 Moleküle/cm3, bevorzugter größer als oder gleich 2,0 × 1019 Moleküle/cm3 oder größer als oder gleich 3,0 × 1020 Moleküle/cm3 bei einer thermischen Desorptionsspektroskopie- (thermal desorption spectroscopy, TDS-) Analyse ist. Es sei angemerkt, dass die Oberflächentemperatur des Films bei der TDS-Analyse vorzugsweise im Bereich von höher als oder gleich 100 °C und niedriger als oder gleich 700 °C oder im Bereich von höher als oder gleich 100 °C und niedriger als oder gleich 400 °C liegt.
  • Der Isolator 622 dient vorzugsweise als isolierender Sperrfilm, um zu verhindern, dass Verunreinigungen, wie z. B. Wasser oder Wasserstoff, von der Seite des Substrats aus in den Transistor 600 eindringen. Zum Beispiel weist der Isolator 622 vorzugsweise eine niedrigere Wasserstoffdurchlässigkeit auf als der Isolator 624. Wenn der Isolator 624, das Oxid 630 und dergleichen von dem Isolator 622 und dem Isolator 683 umschlossen sind, kann das Eindringen von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, von außen in den Transistor 600 verhindert werden.
  • Ferner weist der Isolator 622 vorzugsweise eine Funktion zum Verhindern einer Diffusion von Sauerstoff (z. B. Sauerstoffatomen und/oder Sauerstoffmolekülen) auf (der Isolator 622 lässt vorzugsweise mit geringerer Wahrscheinlichkeit den Sauerstoff durch). Zum Beispiel weist der Isolator 622 vorzugsweise eine niedrigere Sauerstoffdurchlässigkeit auf als der Isolator 624. Wenn der Isolator 622 eine Funktion zum Verhindern einer Diffusion von Sauerstoff oder Verunreinigungen aufweist, diffundiert Sauerstoff, der in dem Oxid 630 enthalten ist, in geringeren Mengen in Schichten unterhalb des Isolators 622, was vorzuziehen ist. Ferner kann unterdrückt werden, dass der Leiter 605 mit Sauerstoff reagiert, der in dem Isolator 624 und dem Oxid 630 enthalten ist.
  • Als Isolator 622 wird vorzugsweise ein Isolator verwendet, der ein Oxid von Aluminium und/oder ein Oxid von Hafnium enthält, bei denen es sich um isolierende Materialien handelt. Aluminiumoxid, Hafniumoxid, ein Oxid, das Aluminium und Hafnium enthält (Hafniumaluminat), oder dergleichen wird vorzugsweise als Isolator verwendet, der ein Oxid von Aluminium und/oder ein Oxid von Hafnium enthält. Wenn der Isolator 622 unter Verwendung eines derartigen Materials ausgebildet wird, dient der Isolator 622 als Schicht, die eine Abgabe von Sauerstoff von dem Oxid 630 und ein Eindringen von Verunreinigungen, wie z. B. Wasserstoff, von der Umgebung des Transistors 600 in das Oxid 630 unterdrückt.
  • Alternativ kann einem derartigen Isolator beispielsweise Aluminiumoxid, Bismutoxid, Germaniumoxid, Nioboxid, Siliziumoxid, Titanoxid, Wolframoxid, Yttriumoxid oder Zirconiumoxid zugesetzt werden. Dieser Isolator kann alternativ einer Nitrierungsbehandlung unterzogen werden. Siliziumoxid, Siliziumoxynitrid oder Siliziumnitrid kann über dem vorstehenden Isolator angeordnet werden.
  • Für den der Isolator 622 kann zum Beispiel eine Einzelschicht oder eine Schichtanordnung aus einem Isolator, der ein sogenanntes Material mit hohem k, wie z. B. Aluminiumoxid, Hafniumoxid, Tantaloxid, Zirconiumoxid, Blei-Zirkonat-Titanat (PZT), Strontiumtitanat (SrTiO3) oder (Ba,Sr)TiO3 (BST), enthält, verwendet werden. Mit einer Miniaturisierung und einer hohen Integration eines Transistors kann ein Problem, wie z. B. ein Leckstrom, wegen einer Verringerung der Dicke eines Gate-Isolators verursacht werden. Wenn ein Material mit hohem k für einen als Gate-Isolator dienenden Isolator verwendet wird, kann ein Gate-Potential während des Betriebs des Transistors verringert werden, während die physikalische Dicke des Gate-Isolators beibehalten wird.
  • Es sei angemerkt, dass der Isolator 622 und der Isolator 624 eine mehrschichtige Struktur aus zwei oder mehr Schichten aufweisen können. In diesem Fall kann, ohne Beschränkung auf eine mehrschichtige Struktur aus dem gleichen Material, eine mehrschichtige Struktur aus unterschiedlichen Materialien verwendet werden.
  • Außerdem kann das Oxid 643 (das Oxid 643a und das Oxid 643b) zwischen dem Oxid 630b und dem Leiter 642 (dem Leiter 642a und dem Leiter 642b), der als Source-Elektrode oder Drain-Elektrode dient, angeordnet werden. Der Leiter 642 und das Oxid 630 sind nicht in Kontakt miteinander, was verhindert, dass der Leiter 642 Sauerstoff des Oxids 630 absorbiert. Das heißt, dass die Unterdrückung der Oxidation des Leiters 642 die Verringerung der Leitfähigkeit des Leiters 642 unterdrücken kann. Dementsprechend weist das Oxid 643 vorzugsweise eine Funktion zum Unterdrücken der Oxidation des Leiters 642 auf.
  • Dementsprechend weist das Oxid 643 vorzugsweise eine Funktion zum Unterdrücken des Durchgangs von Sauerstoff auf. Es ist vorzuziehen, dass das Oxid 643, das eine Funktion zum Verhindern des Durchgangs von Sauerstoff aufweist, zwischen dem Oxid 630b und dem Leiter 642 angeordnet ist, der als Source- bzw. Drain-Elektrode dient, wobei in diesem Fall der elektrische Widerstand zwischen dem Oxid 630b und dem Leiter 642 verringert wird. Eine derartige Konfiguration verbessert die elektrischen Eigenschaften und die Zuverlässigkeit des Transistors 600.
  • Ein Metalloxid, das das Element M enthält, kann für das Oxid 643 verwendet werden. Insbesondere kann als Element M Aluminium, Gallium, Yttrium oder Zinn verwendet werden. Die Konzentration des Elements M im Oxid 643 ist vorzugsweise höher als diejenige im Oxid 630b. Alternativ kann Galliumoxid als Oxid 643 verwendet werden. Ein Metalloxid, wie z. B. ein In-M-Zn-Oxid, kann für das Oxid 643 verwendet werden. Insbesondere ist das Atomverhältnis des Elements M zu In in dem für das Oxid 643 verwendeten Metalloxid vorzugsweise größer als das Atomverhältnis des Elements M zu In in dem für das Oxid 630b verwendeten Metalloxid. Die Dicke des Oxids 643 ist bevorzugt größer als oder gleich 0,5 nm und kleiner als oder gleich 5 nm, bevorzugter größer als oder gleich 1 nm und kleiner als oder gleich 3 nm. Das Oxid 643 weist vorzugsweise eine Kristallinität auf. In dem Fall, in dem das Oxid 643 eine Kristallinität aufweist, kann die Abgabe von Sauerstoff in dem Oxid 630 vorteilhaft unterdrückt werden. Wenn das Oxid 643 zum Beispiel eine hexagonale Kristallstruktur aufweist, kann die Abgabe von Sauerstoff von dem Oxid 630 in einigen Fällen unterdrückt werden.
  • Es sei angemerkt, dass das Oxid 643 nicht notwendigerweise bereitgestellt wird. In diesem Fall kann der Kontakt zwischen dem Leiter 642 (dem Leiter 642a und dem Leiter 642b) und dem Oxid 630 dazu führen, dass Sauerstoff in dem Oxid 630 in den Leiter 642 diffundiert, was eine Oxidation des Leiters 642 zur Folge hat. Die Oxidation des Leiters 642 erhöht die Wahrscheinlichkeit, dass sich die Leitfähigkeit des Leiters 642 verringert. Es sei angemerkt, dass die Diffusion von Sauerstoff in dem Oxid 630 in den Leiter 642 als Absorption von Sauerstoff in dem Oxid 630 durch den Leiter 642 umformuliert werden kann.
  • Wenn Sauerstoff in dem Oxid 630 in den Leiter 642 (den Leiter 642a und den Leiter 642b) diffundiert, wird in einigen Fällen eine andere Schicht zwischen dem Leiter 642a und dem Oxid 630b sowie zwischen dem Leiter 642b und dem Oxid 630b gebildet. Die andere Schicht enthält mehr Sauerstoff als der Leiter 642; daher wird angenommen, dass die andere Schicht eine isolierende Eigenschaft aufweist. Dabei kann die dreischichtige Struktur aus dem Leiter 642, der anderen Schicht und dem Oxid 630b als dreischichtige Metall-Isolator-Halbleiter-Struktur angesehen werden und wird gegebenenfalls als Metall-Isolator-Halbleiter- (metal-insulator-semiconductor, MIS-) Struktur oder als Diodenübergangsstruktur hauptsächlich mit der MIS-Struktur bezeichnet.
  • Es sei angemerkt, dass die vorstehende andere Schicht nicht notwendigerweise zwischen dem Leiter 642 und dem Oxid 630b ausgebildet wird; beispielsweise kann die andere Schicht zwischen dem Leiter 642 und dem Oxid 630c ausgebildet werden oder sowohl zwischen dem Leiter 642 und dem Oxid 630b als auch zwischen dem Leiter 642 und dem Oxid 630c ausgebildet werden.
  • Der Leiter 642 (der Leiter 642a und der Leiter 642b), der als Source-Elektrode und Drain-Elektrode dient, ist über dem Oxid 643 bereitgestellt. Die Dicke des Leiters 642 kann beispielsweise größer als oder gleich 1 nm und kleiner als oder gleich 50 nm, bevorzugt größer als oder gleich 2 nm und kleiner als oder gleich 25 nm sein.
  • Für den Leiter 642 wird vorzugsweise ein Metallelement, das aus Aluminium, Chrom, Kupfer, Silber, Gold, Platin, Tantal, Nickel, Titan, Molybdän, Wolfram, Hafnium, Vanadium, Niob, Mangan, Magnesium, Zirconium, Beryllium, Indium, Ruthenium, Iridium, Strontium und Lanthan ausgewählt wird, eine Legierung, die eines der vorstehenden Metallelemente als ihre Komponente enthält, eine Legierung, die eine Kombination der vorstehenden Metallelemente enthält, oder dergleichen verwendet. Beispielsweise wird vorzugsweise Tantalnitrid, Titannitrid, Wolfram, ein Nitrid, das Titan und Aluminium enthält, ein Nitrid, das Tantal und Aluminium enthält, Rutheniumoxid, Rutheniumnitrid, ein Oxid, das Strontium und Ruthenium enthält, ein Oxid, das Lanthan und Nickel enthält, oder dergleichen verwendet. Tantalnitrid, Titannitrid, ein Nitrid, das Titan und Aluminium enthält, ein Nitrid, das Tantal und Aluminium enthält, Rutheniumoxid, Rutheniumnitrid, ein Oxid, das Strontium und Ruthenium enthält, und ein Oxid, das Lanthan und Nickel enthält, werden bevorzugt, da sie oxidationsbeständige leitende Materialien oder Materialien sind, die auch nach der Absorption von Sauerstoff ihre Leitfähigkeit aufrechterhalten.
  • Der Isolator 672 wird in Kontakt mit der Oberseite des Leiters 642 bereitgestellt und dient vorzugsweise als isolierender Sperrfilm. Der Isolator 673, der als isolierender Sperrfilm dient, wird vorzugsweise über dem Isolator 672 bereitgestellt. Diese Konfiguration kann unterdrücken, dass der Leiter 642 überschüssigen Sauerstoff, der in dem Isolator 680 enthalten ist, absorbiert. Des Weiteren kann durch Unterdrückung der Oxidation des Leiters 642 eine Erhöhung des Kontaktwiderstands zwischen dem Transistor 600 und einer Leitung unterdrückt werden. Deshalb kann der Transistor 600 vorteilhafte elektrische Eigenschaften und Zuverlässigkeit aufweisen.
  • Der Isolator 672 und der Isolator 673 weisen vorzugsweise eine Funktion zum Verhindern einer Diffusion von Sauerstoff auf. Beispielsweise weist der Isolator 672 vorzugsweise eine Funktion zum Verhindern einer Diffusion von Sauerstoff stärker auf als der Isolator 680. Als Isolator 672 wird beispielsweise ein Isolator, der ein Oxid von Aluminium und/oder ein Oxid von Hafnium enthält, vorzugsweise abgeschieden. Als Isolator 673 kann beispielsweise Siliziumnitrid, Siliziumnitridoxid oder dergleichen verwendet werden.
  • Außerdem kann verhindert werden, dass Verunreinigungen, wie z. B. Wasserstoff und Wasser, von dem Isolator 680 und dergleichen aus in Richtung des Transistors 600 diffundieren, wobei der Isolator 672 und der Isolator 673 dazwischen liegen. Auf diese Weise wird es bevorzugt, dass der Transistor 600 von dem Isolator 672 und dem Isolator 673, die eine Funktion zum Verhindern einer Diffusion von Verunreinigungen, wie z. B. Wasser und Wasserstoff, und Sauerstoff aufweisen, umschlossen ist.
  • Der Isolator 650 dient als Gate-Isolator. Der Isolator 650 wird vorzugsweise in Kontakt mit der Oberseite des Oxids 630c bereitgestellt. Für den Isolator 650 können Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Siliziumoxid, dem Fluor zugesetzt worden ist, Siliziumoxid, dem Kohlenstoff zugesetzt worden ist, Siliziumoxid, dem Kohlenstoff und Stickstoff zugesetzt worden sind, oder poröses Siliziumoxid verwendet werden. Insbesondere werden Siliziumoxid und Siliziumoxynitrid aufgrund ihrer thermischen Stabilität bevorzugt.
  • Der Isolator 650 wird, wie der Isolator 624, vorzugsweise unter Verwendung eines Isolators ausgebildet, der Sauerstoff durch Erwärmung abgibt. Wenn als Isolator 650 ein Isolator, von dem Sauerstoff durch Erwärmung abgegeben wird, in Kontakt mit der Oberseite des Oxids 630c bereitgestellt wird, kann dem Kanalbildungsbereich des Oxids 630b Sauerstoff effizient zugeführt werden. Ferner wird, wie in dem Isolator 624, vorzugsweise die Konzentration von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, in dem Isolator 650 verringert. Die Dicke des Isolators 650 ist vorzugsweise größer als oder gleich 1 nm und kleiner als oder gleich 20 nm.
  • Zwischen dem Isolator 650 und dem Leiter 660 kann ein Metalloxid bereitgestellt sein. Das Metalloxid unterdrückt vorzugsweise eine Diffusion von Sauerstoff von dem Isolator 650 in den Leiter 660. Das Bereitstellen des Metalloxids, das eine Diffusion von Sauerstoff unterdrückt, unterdrückt eine Diffusion von Sauerstoff von dem Isolator 650 in den Leiter 660. Das heißt, dass eine Verringerung der Menge an Sauerstoff, der dem Oxid 630 zugeführt wird, verhindert werden kann. Außerdem kann eine Oxidation des Leiters 660 aufgrund von Sauerstoff in dem Isolator 650 unterdrückt werden.
  • Dieses Metalloxid dient in einigen Fällen als Teil des Gate-Isolators. Deshalb wird in dem Fall, in dem Siliziumoxid, Siliziumoxynitrid oder dergleichen für den Isolator 650 verwendet wird, vorzugsweise ein Metalloxid, das ein Material mit hohem k mit hoher relativer Permittivität ist, als Metalloxid verwendet. Der Gate-Isolator mit einer mehrschichtigen Struktur aus dem Isolator 650 und diesem Metalloxid kann thermisch stabil sein und eine hohe relative Permittivität aufweisen. Demzufolge kann ein Gate-Potential, das während des Betriebs des Transistors angelegt wird, verringert werden, während die physikalische Dicke beibehalten wird. Außerdem kann die äquivalente Oxiddicke (equivalent oxide thickness, EOT) des Isolators, der als Gate-Isolator dient, verringert werden.
  • Konkret kann ein Metalloxid, das eine oder mehrere Art/en enthält, die aus Hafnium, Aluminium, Gallium, Yttrium, Zirconium, Wolfram, Titan, Tantal, Nickel, Germanium, Magnesium und dergleichen ausgewählt wird/werden, verwendet werden. Insbesondere wird vorzugsweise ein Isolator, der ein Oxid von Aluminium und/oder ein Oxid von Hafnium enthält, wie z. B. Aluminiumoxid, Hafniumoxid oder ein Oxid, das Aluminium und Hafnium enthält (Hafniumaluminat), verwendet.
  • Alternativ dient das Metalloxid in einigen Fällen als Teil des Gates. In diesem Fall wird das sauerstoffhaltige leitfähige Material vorzugsweise auf der Seite des Kanalbildungsbereichs bereitgestellt. Wenn das sauerstoffhaltige leitfähige Material auf der Seite des Kanalbildungsbereichs bereitgestellt wird, wird Sauerstoff, der von dem leitfähigen Material abgegeben wird, dem Kanalbildungsbereich leicht zugeführt.
  • Insbesondere wird vorzugsweise ein leitfähiges Material, das Sauerstoff und ein Metallelement enthält, das in dem Metalloxid enthalten ist, in dem ein Kanal gebildet wird, für den als Gate dienenden Leiter verwendet. Alternativ kann ein leitfähiges Material, das ein beliebiges der vorstehend beschriebenen Metallelemente und Stickstoff enthält, verwendet werden. Es kann Indiumzinnoxid, Indiumoxid, das Wolframoxid enthält, Indiumzinkoxid, das Wolframoxid enthält, Indiumoxid, das Titanoxid enthält, Indiumzinnoxid, das Titanoxid enthält, Indiumzinkoxid oder Indiumzinnoxid, dem Silizium zugesetzt ist, verwendet werden. Es kann Indium-Gallium-Zink-Oxid, das Stickstoff enthält, verwendet werden. Unter Verwendung eines derartigen Materials kann Wasserstoff, der in dem Metalloxid enthalten ist, in dem ein Kanal gebildet wird, in einigen Fällen eingefangen werden. Alternativ kann Wasserstoff, der von einem externen Isolator oder dergleichen eindringt, in einigen Fällen eingefangen werden.
  • Der Leiter 660 wird derart angeordnet, dass die Bodenfläche und die Seitenfläche in Kontakt mit dem Isolator 650 sind. Obwohl in 20B der Leiter 660 die zweischichtige Struktur aufweist, kann auch eine einschichtige Struktur oder eine mehrschichtige Struktur aus drei oder mehr Schichten zum Einsatz kommen.
  • Für den Leiter 660a wird vorzugsweise ein leitendes Material mit einer Funktion zum Verhindern einer Diffusion von Verunreinigungen, wie z. B. Wasserstoffatomen, Wasserstoffmolekülen, Wassermolekülen, Stickstoffatomen, Stickstoffmolekülen, Stickstoffoxidmolekülen (z. B. N2O, NO und NO2) und Kupferatomen, verwendet. Alternativ wird vorzugsweise ein leitfähiges Material mit einer Funktion zum Verhindern einer Diffusion von Sauerstoff (z. B. Sauerstoffatomen und/oder Sauerstoffmolekülen) verwendet.
  • Wenn der Leiter 660a eine Funktion zum Verhindern einer Diffusion von Sauerstoff aufweist, kann unterdrückt werden, dass sich die Leitfähigkeit des Leiters 660b infolge einer Oxidation, die durch den in dem Isolator 650 enthaltenen Sauerstoff hervorgerufen wird, verringert. Als leitendes Material mit einer Funktion zum Verhindern einer Diffusion von Sauerstoff wird vorzugsweise zum Beispiel Tantal, Tantalnitrid, Ruthenium, Rutheniumoxid oder dergleichen verwendet.
  • Für den Leiter 660b wird ferner vorzugsweise ein leitendes Material verwendet, das Wolfram, Kupfer oder Aluminium als Hauptkomponente enthält. Da der Leiter 660 auch als Leitung dient, wird vorzugsweise ein Leiter mit hoher Leitfähigkeit verwendet. Beispielsweise kann ein leitendes Material, das Wolfram, Kupfer oder Aluminium als Hauptkomponente enthält, verwendet werden. Der Leiter 660b kann eine mehrschichtige Struktur, beispielsweise eine mehrschichtige Struktur aus Titan oder Titannitrid und dem vorstehenden leitenden Material aufweisen.
  • Für den Isolator 680 können vorzugsweise z. B. Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumoxid, dem Fluor zugesetzt worden ist, Siliziumoxid, dem Kohlenstoff zugesetzt worden ist, Siliziumoxid, dem Kohlenstoff und Stickstoff zugesetzt worden sind, oder poröses Siliziumoxid verwendet werden. Insbesondere werden Siliziumoxid und Siliziumoxynitrid, welche thermisch stabil sind, bevorzugt. Materialien, wie z. B. Siliziumoxid, Siliziumoxynitrid und poröses Siliziumoxid, werden besonders bevorzugt, da ein Bereich, der Sauerstoff enthält, der durch Erwärmung abgegeben wird, leicht gebildet werden kann. Der Isolator 680 kann eine Struktur aufweisen, bei der die vorstehenden Materialien übereinander angeordnet werden; beispielsweise kann eine mehrschichtige Struktur aus Siliziumoxid, das durch ein Sputterverfahren abgeschieden wird, und Siliziumoxynitrid, das durch ein CVD-Verfahren darüber abgeschieden wird, zum Einsatz kommen. Ferner kann darüber Siliziumnitrid angeordnet werden.
  • Hier enthält der Isolator 680 vorzugsweise überschüssigen Sauerstoff. Beispielsweise kann für den Isolator 680 angemessen Siliziumoxid, Siliziumoxynitrid oder dergleichen verwendet werden. Wenn ein Isolator 680, der überschüssigen Sauerstoff enthält, in Kontakt mit dem Oxid 630 bereitgestellt wird, können Sauerstofffehlstellen in dem Oxid 630 verringert werden, was zu einer Verbesserung der Zuverlässigkeit des Transistors 600 führt. Damit der Isolator 680 überschüssigen Sauerstoff enthält, kann beispielsweise der Isolator 682 durch ein Sputterverfahren in einer Sauerstoff enthaltenden Atmosphäre ausgebildet werden. Der Isolator 682 wird durch ein Sputterverfahren in einer Sauerstoff enthaltenden Atmosphäre abgeschieden, wodurch während der Abscheidung Sauerstoff dem Isolator 680 zugeführt werden kann.
  • Vorzugsweise wird die Konzentration von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, in dem Isolator 680 verringert. Die Oberseite des Isolators 680 kann planarisiert werden.
  • Der Isolator 682 dient vorzugsweise als isolierender Sperrfilm, um zu verhindern, dass Verunreinigungen, wie z. B. Wasser oder Wasserstoff, von oben in den Isolator 680 eindringen. Der Isolator 682 dient vorzugsweise als isolierender Sperrfilm zum Verhindern des Durchgangs von Sauerstoff. Als Isolator 682 kann beispielsweise ein Isolator, wie z. B. Aluminiumoxid, Siliziumnitrid oder Siliziumnitridoxid, verwendet werden. Beispielsweise kann Aluminiumoxid, das eine hohe Sperreigenschaft gegen Sauerstoff aufweist, als Isolator 682 verwendet werden.
  • Wie in 20B dargestellt, ist der Isolator 682 direkt in Kontakt mit dem Oxid 630c. Bei dieser Struktur kann ein Diffusion von Sauerstoff, der in dem Isolator 680 enthalten ist, in den Leiter 660 verhindert werden. Der Isolator 680 kann folglich den Oxiden 630a und 630b über das Oxid 630c effektiv Sauerstoff, der im Isolator 680 enthalten ist, zuführen, wodurch die Sauerstofffehlstellen in den Oxiden 630a und 630b verringert werden, um die elektrischen Eigenschaften und die Zuverlässigkeit des Transistors 600 zu verbessern.
  • Der Isolator 685, der als Zwischenschichtfilm dient, ist vorzugsweise über dem Isolator 682 bereitgestellt. Wie in dem Isolator 624 oder dergleichen, wird vorzugsweise die Konzentration von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, in dem Isolator 685 verringert.
  • Für den Leiter 640 wird vorzugsweise ein leitendes Material verwendet, das Wolfram, Kupfer oder Aluminium als Hauptkomponente enthält. Ferner kann der Leiter 640 eine mehrschichtige Struktur aufweisen. Es sei angemerkt, dass der Leiter 640 in der Draufsicht in 20A kreisförmig ist; jedoch ist die Form des Leiters 640 nicht darauf beschränkt. Beispielsweise weist der Leiter 640 in der Draufsicht eine fast kreisförmige Form, wie z. B. eine elliptische Form, eine polygonale Form, wie z. B. eine viereckige Form, oder eine polygonale Form, wie z. B. eine viereckige Form, mit abgerundeten Ecken auf.
  • In dem Fall, in dem der Leiter 640 eine mehrschichtige Struktur aufweist, wird vorzugsweise ein leitendes Material verwendet, das eine Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, und Sauerstoff aufweist. Beispielsweise wird vorzugsweise Tantal, Tantalnitrid, Titan, Titannitrid, Ruthenium, Rutheniumoxid oder dergleichen verwendet. Das leitende Material mit einer Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, und Sauerstoff kann eine Einzelschicht oder eine Schichtanordnung sein. Wenn das leitende Material verwendet wird, kann ferner verhindert werden, dass Verunreinigungen, wie z. B. Wasserstoff und Wasser, die von dem Isolator 680 oder dergleichen diffundieren, durch den Leiter 640 in das Oxid 630 eindringen. Außerdem kann verhindert werden, dass dem Isolator 680 zugesetzter Sauerstoff von dem Leiter 640 absorbiert wird.
  • Der Leiter 646a wird in Kontakt mit der Oberseite des Leiters 640a und der Oberseite des Leiters 640c angeordnet, und der Leiter 646b wird in Kontakt mit der Oberseite des Leiters 640b angeordnet. Für den Leiter 646a und den Leiter 646b wird vorzugsweise ein leitendes Material verwendet, das Wolfram, Kupfer oder Aluminium als Hauptkomponente enthält. Der Leiter 646a und der Leiter 646b können eine mehrschichtige Struktur, beispielsweise eine Schichtanordnung aus Titan oder Titannitrid und dem vorstehenden leitenden Material, aufweisen. Es sei angemerkt, dass der Leiter derart ausgebildet werden kann, dass er in einer Öffnung, die in einem Isolator bereitgestellt ist, eingebettet ist.
  • Der Isolator 686 wird derart bereitgestellt, dass er den Isolator 685, den Leiter 646a und den Leiter 646b bedeckt. Als Isolator 686 kann beispielsweise eine Schichtanordnung oder eine Einzelschicht unter Verwendung von Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Aluminiumoxid, Aluminiumoxynitrid, Aluminiumnitridoxid, Aluminiumnitrid, Hafniumoxid, Hafniumoxynitrid, Hafniumnitridoxid, Hafniumnitrid, Zirconiumoxid oder dergleichen bereitgestellt werden.
  • Zum Beispiel kann der Isolator 686 eine mehrschichtige Struktur aus einem Material mit hoher dielektrischer Festigkeit, wie z. B. Siliziumoxynitrid, und einem Material mit hoher Permittivität (hohem k) aufweisen. In dem Kondensatorelement 655 mit dieser Konfiguration kann durch den Isolator mit hoher Permittivität (hohem k) eine ausreichende Kapazität gesichert werden, und die dielektrische Festigkeit kann durch den Isolator mit hoher dielektrischer Festigkeit erhöht werden, so dass ein elektrostatischer Durchbruch des Kondensatorelements 655 unterdrückt werden kann.
  • Es sei angemerkt, dass Beispiele für den Isolator mit hoher Permittivität (hohem k) (ein Material mit hoher relativer Permittivität) Galliumoxid, Hafniumoxid, Zirconiumoxid, ein Oxid, das Aluminium und Hafnium enthält, ein Oxynitrid, das Aluminium und Hafnium enthält, ein Oxid, das Silizium und Hafnium enthält, ein Oxynitrid, das Silizium und Hafnium enthält, und ein Nitrid, das Silizium und Hafnium enthält, umfassen.
  • Für den Isolator 686 kann alternativ zum Beispiel eine Einzelschicht oder eine Schichtanordnung aus einem Isolator, der ein Material mit hohem k, wie z. B. Aluminiumoxid, Hafniumoxid, Tantaloxid, Zirconiumoxid, Blei-Zirkonat-Titanat (PZT), Strontiumtitanat (SrTiO3) oder (Ba,Sr)TiO3 (BST), enthält, verwendet werden. Wenn beispielsweise der Isolator 686 eine Schichtanordnung ist, kann eine dreischichtige Struktur, bei der Zirconiumoxid, Aluminiumoxid und Zirconiumoxid der Reihe nach übereinander angeordnet sind, eine vierschichtige Struktur, bei der Zirconiumoxid, Aluminiumoxid, Zirconiumoxid und Aluminiumoxid der Reihe nach übereinander angeordnet sind, oder dergleichen zum Einsatz kommen. Als Isolator 686 kann eine Verbindung, die Hafnium und Zirconium enthält, oder dergleichen verwendet werden. Mit einer Miniaturisierung und einer hohen Integration einer Halbleitervorrichtung kann ein Problem, wie z. B. eine Erzeugung eines Leckstroms des Transistors oder des Kondensatorelements, aufgrund eines dünnen Gate-Isolators und eines dünnen Dielektrikums, das für das Kondensatorelement verwendet wird, auftreten. Wenn ein Material mit hohem k für den Gate-Isolator und einen Isolator, der als für das Kondensatorelement verwendetes Dielektrikum dient, verwendet wird, kann das Gate-Potential beim Betrieb des Transistors verringert werden und kann die Kapazität des Kondensatorelements gesichert werden, während die physikalische Filmdicke aufrechterhalten wird.
  • Beispiele für das Material mit hoher dielektrischer Festigkeit (Spannungsfestigkeit bzw. Durchschlagsfestigkeit) (Material mit niedriger relativer Dielektrizitätskonstante) umfassen Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Siliziumoxid, dem Fluor zugesetzt worden ist, Siliziumoxid, dem Kohlenstoff zugesetzt worden ist, Siliziumoxid, dem Kohlenstoff und Stickstoff zugesetzt worden sind, poröses Siliziumoxid und ein Harz.
  • Der Leiter 656 wird derart angeordnet, dass er sich mit mindestens einem Teil des Leiters 646a überlappt, wobei der Isolator 686 dazwischen liegt. Als Leiter 656 kann ein Leiter, der als Leiter 646 verwendet werden kann, verwendet werden.
  • Außerdem wird vorzugsweise der Isolator 688, der als Zwischenschichtfilm dient, über dem Isolator 686 und dem Leiter 646b bereitgestellt. Wie in dem Isolator 624 oder dergleichen, wird vorzugsweise die Konzentration von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, in dem Isolator 688 verringert.
  • «Modifikationsbeispiel einer Speicherschaltung»
  • Nachstehend wird ein Modifikationsbeispiel einer Speicherschaltung anhand von 21A und 21B beschrieben. 21A ist eine Draufsicht auf die Umgebung der Speicherschaltung 860. 21B ist eine Querschnittsansicht der Speicherschaltung 860, und 21B entspricht einem Abschnitt, der durch eine Strichpunktlinie A1-A2 in 21A gekennzeichnet ist. In 21B werden ein Querschnitt eines Transistors 600 in der Kanallängsrichtung und ein Querschnitt eines Transistors 700 in der Kanalbreitenrichtung gezeigt. Es sei angemerkt, dass zur Verdeutlichung der Zeichnung einige Komponenten in der Draufsicht auf die 21A nicht dargestellt werden. Es sei angemerkt, dass eine X-Richtung, eine Y-Richtung und eine Z-Richtung, die in 21A gezeigt sind, Richtungen sind, die senkrecht zueinander sind oder sich kreuzen. Die X-Richtung und die Y-Richtung sind vorzugsweise parallel oder im Wesentlichen parallel zu der Oberfläche des Substrats, und die Z-Richtung ist vorzugsweise senkrecht oder im Wesentlichen senkrecht zu der Oberfläche des Substrats.
  • Die in 21A und 21B dargestellte Speicherschaltung 860 unterscheidet sich von der in 20A und 20B dargestellten Speicherschaltung 860 darin, dass ein Transistor 690 und ein Transistor 790 anstelle des Transistors 600 und des Transistors 700 verwendet werden. Dabei wird der Transistor 790 in der gleichen Schicht wie der Transistor 690 und weist eine Konfiguration auf, die derjenigen des Transistors 690 ähnlich ist. Im Folgenden kann für die Komponente des Transistors 790 auf die Beschreibung der Komponente des Transistors 690 verwiesen werden.
  • Der Transistor 690 unterscheidet sich von dem Transistor 600 darin, dass das Oxid 630c entlang der Öffnung, die in dem Isolator 680, dem Isolator 672, dem Isolator 673, dem Leiter 642 (dem Leiter 642a und dem Leiter 642b) und dem Oxid 630b ausgebildet wird, U-förmig (in einer U-Form) ausgebildet wird.
  • Beispielsweise kann in dem Fall, in dem eine Kanallänge eines Transistors verringert werden (typischerweise größer als oder gleich 5 nm und kleiner als 60 nm, vorzugsweise größer als oder gleich 10 nm und kleiner als oder gleich 30 nm), eine effektive L-Länge länger werden, wenn der Transistor 600 die vorstehende Struktur aufweist. Beispielsweise kann in dem Fall, in dem der Abstand zwischen dem Leiter 642a und dem Leiter 642b 20 nm ist, eine effektive L-Länge größer als oder gleich 40 nm und kleiner als oder gleich 60 nm sein; das heißt, dass die effektive L-Länge etwa doppelt oder mehr und dreifach oder weniger so lang sein kann als der Abstand zwischen dem Leiter 642a und dem Leiter 642b, nämlich die minimale Strukturgröße. Deshalb beinhaltet die in 21A und 21B dargestellte Speicherschaltung 860 den Transistor 690, der Transistor 790 und das Kondensatorelement 655, die zur Miniaturisierung geeignet sind.
  • «Metalloxid»
  • Das Oxid 630 wird vorzugsweise unter Verwendung eines Metalloxids ausgebildet, das als Oxidhalbleiter dient. Nachstehend wird ein Metalloxid beschrieben, das als Oxid 630 der vorliegenden Erfindung verwendet werden kann.
  • Ein Metalloxid enthält vorzugsweise mindestens Indium oder Zink. Insbesondere sind vorzugsweise Indium und Zink enthalten. Insbesondere sind vorzugsweise Indium und Zink enthalten. Ferner kann ein oder mehrere Elemente enthalten sein, das/die aus Bor, Titan, Eisen, Nickel, Germanium, Zirconium, Molybdän, Lanthan, Cer, Neodym, Hafnium, Tantal, Wolfram, Magnesium oder dergleichen ausgewählt wird/werden.
  • Hier wird der Fall in Betracht gezogen, in dem es sich bei dem Metalloxid um ein In-M-Zn-Oxid handelt, das Indium, ein Element M und Zink enthält. Es sei angemerkt, dass es sich bei dem Element M um Aluminium, Gallium, Yttrium oder Zinn handelt. Weitere Elemente, die als Element M verwendet werden können, sind Bor, Titan, Eisen, Nickel, Germanium, Zirconium, Molybdän, Lanthan, Cer, Neodym, Hafnium, Tantal, Wolfram, Magnesium und Kobalt. Es sei angemerkt, dass eine Vielzahl der vorstehenden Elemente in Kombination als Element M verwendet werden kann.
  • Es sei angemerkt, dass in dieser Beschreibung und dergleichen auch ein Metalloxid, das Stickstoff enthält, in einigen Fällen als Metalloxid bezeichnet wird. Ein stickstoffhaltiges Metalloxid kann auch als Metalloxynitrid bezeichnet werden.
  • [Zusammensetzung eines Metalloxids]
  • Als Beispiel für eine Zusammensetzung eines Metalloxids wird ein CAC-OS (cloud-aligned composite oxide semiconductor bzw. wolkenartig ausgerichteter Verbundoxidhalbleiter) oder ein CAC-Metalloxid beschrieben.
  • Ein CAC-OS oder ein CAC-Metalloxid weist eine leitende Funktion in einem Teil des Materials auf und weist eine isolierende Funktion in einem anderen Teil des Materials auf, und weist eine Funktion eines Halbleiters als gesamtes Material auf. Es sei angemerkt, dass es sich in dem Fall, in dem der CAC-OS oder das CAC-Metalloxid in einer aktiven Schicht eines Transistors verwendet wird, bei der leitenden Funktion um eine Funktion handelt, die ermöglicht, dass Elektronen (oder Löcher) fließen, die als Ladungsträger dienen, und dass es sich bei der isolierenden Funktion um eine Funktion handelt, die nicht ermöglicht, dass Elektronen fließen, die als Ladungsträger dienen. Durch die komplementäre Wirkung der leitenden Funktion und der isolierenden Funktion kann der CAC-OS oder das CAC-Metalloxid eine Schaltfunktion (Ein-/Ausschaltfunktion) aufweisen. In dem CAC-OS oder dem CAC-Metalloxid kann eine Trennung der Funktionen jede Funktion maximieren.
  • Der CAC-OS oder das CAC-Metalloxid umfasst leitende Bereiche und isolierende Bereiche. Die leitenden Bereiche weisen die vorstehend beschriebene leitende Funktion auf, und die isolierenden Bereiche weisen die vorstehend beschriebene isolierende Funktion auf. In einigen Fällen sind ferner die leitenden Bereiche und die isolierenden Bereiche in der Größenordnung von Nanoteilchen in dem Material getrennt. In einigen Fällen sind ferner die leitenden Bereiche und die isolierenden Bereiche in dem Material ungleichmäßig verteilt. Außerdem werden die leitenden Bereiche in einigen Fällen wolkenartig gekoppelt beobachtet, wobei ihre Grenzen unscharf sind.
  • Des Weiteren weisen in einigen Fällen in dem CAC-OS oder dem CAC-Metalloxid die leitenden Bereiche und die isolierenden Bereiche jeweils eine Größe von größer als oder gleich 0,5 nm und kleiner als oder gleich 10 nm, bevorzugt größer als oder gleich 0,5 nm und kleiner als oder gleich 3 nm auf, und sie sind in dem Material dispergiert.
  • Des Weiteren enthält der CAC-OS oder das CAC-Metalloxid ferner Komponenten mit unterschiedlichen Bandlücken. Der CAC-OS oder das CAC-Metalloxid enthält beispielsweise eine Komponente mit einer großen Lücke aufgrund des isolierenden Bereichs und eine Komponente mit einer kleinen Lücke aufgrund des leitenden Bereichs. Im Falle einer derartigen Zusammensetzung fließen Ladungsträger hauptsächlich in der Komponente mit einer kleinen Lücke. Die Komponente mit einer kleinen Lücke komplementiert außerdem die Komponente mit einer großen Lücke, und Ladungsträger fließen auch in der Komponente mit einer großen Lücke in Zusammenhang mit der Komponente mit einer kleinen Lücke. Folglich können in dem Fall, in dem der vorstehend beschriebene CAC-OS oder das vorstehend beschriebene CAC-Metalloxid für einen Kanalbildungsbereich eines Transistors verwendet wird, eine hohe Stromtreiberfähigkeit im Durchlasszustand des Transistors, d. h. ein hoher Durchlassstrom, und eine hohe Feldeffektmobilität erhalten werden.
  • Mit anderen Worten: Der CAC-OS oder das CAC-Metalloxid kann als Matrix-Verbundmaterial (matrix composite) oder Metall-Matrix-Verbundmaterial (metal matrix composite) bezeichnet werden.
  • [Struktur eines Metalloxides]
  • Ein Oxidhalbleiter (Metalloxid) wird in einen einkristallinen Oxidhalbleiter und in einen nicht-einkristallinen Oxidhalbleiter unterteilt. Oxidhalbleiter (Metalloxid) werden in einen einkristallinen Oxidhalbleiter und in einen nicht-einkristallinen Oxidhalbleiter unterteilt. Beispiele für einen nicht-einkristallinen Oxidhalbleiter umfassen einen CAAC-OS, einen polykristallinen Oxidhalbleiter, einen nanokristallinen Oxidhalbleiter (nanocrystalline oxide semiconductor, nc-OS), einen amorphähnlichen Oxidhalbleiter (a-ähnlichen OS) und einen amorphen Oxidhalbleiter.
  • Im Hinblick auf die Kristallstruktur könnten Oxidhalbleiter auf andere Weise als das Vorstehende klassifiziert werden. Die Klassifizierung der Kristallstrukturen eines Oxidhalbleiters wird anhand von 26A beschrieben. 26A ist ein Diagramm, das die Klassifizierung der Kristallstrukturen eines Oxidhalbleiters, typischerweise IGZO (eines Metalloxides, das In, Ga und Zn enthält), zeigt.
  • Wie in 26A gezeigt, wird IGZO grob in „Amorphous“ (amorph), „Crystalline“ (kristallin) und „Crystal“ (kristall) klassifiziert. „Amorphous“ umfasst „completely amorphous“ (vollständig amorph). „Crystalline“ umfasst „CAAC“ (c-axis aligned crystalline bzw. einen Kristall mit Ausrichtung bezüglich der c-Achse), „nc“ (nanocrystalline bzw. nanokristallin) und „CAC“ (Cloud-Aligned Composite bzw. einen wolkenartig ausgerichteten Verbund). „Crystal“ umfasst „single crystal“ (Einkristall) und „poly crystal“ (Polykristall).
  • Es sei angemerkt, dass sich die Strukturen im dicken Rahmen in 26A zu einer neuen kristallinen Phase gehören. Diese Strukturen befinden sich in einem Grenzbereich zwischen „Amorphous“ und „Crystal“. Das heißt, dass sich die Struktur von „Amorphous“, welches energetisch instabil ist, und die Struktur von „Crystalline“ völlig voneinander unterscheiden.
  • Eine Kristallstruktur eines Films oder eines Substrats kann mit Röntgenbeugungs- (X-Ray Diffraction, XRD-) Bildern ausgewertet werden. Hier werden XRD-Spektren von einem Quarzglas und IGZO, das eine Kristallstruktur aufweist, die in „Crystalline“ klassifiziert wird (auch als kristallines IGZO bezeichnet), in 26B und 26C gezeigt. 26B zeigt ein XRD-Spektrum des Quarzglases, und 26C zeigt ein XRD-Spektrum von dem kristallinen IGZO. Es sei angemerkt, dass die Zusammensetzung von dem kristallinen IGZO in 26C In:Ga:Zn = 4:2:3 [Atomverhältnis] liegt. Das kristalline IGZO in 26C weist eine Dicke von 500 nm auf.
  • Wie durch Pfeile in 26B gekennzeichnet, weist das XRD-Spektrum des Quarzglases einen Peak auf, der eine im Wesentlichen symmetrische Form aufweist. Im Gegensatz dazu weist, wie durch Pfeile in 26C gekennzeichnet, das XRD-Spektrum von dem kristallinen IGZO einen Peak auf, der eine asymmetrische Form aufweist. Die asymmetrische Form des Peaks des XRD-Spektrums zeigt die Existenz eines Kristalls. Mit anderen Worten: Die Struktur kann nicht als „Amorphous“ angesehen werden, wenn der Peak des XRD-Spektrums keine symmetrische Form aufweist.
  • Der CAAC-OS weist eine Ausrichtung bezüglich der c-Achse auf, eine Vielzahl von Nanokristallen ist in Richtung der a-b-Ebene verbunden, und die Kristallstruktur weist eine Verzerrung auf. Es sei angemerkt, dass eine Verzerrung einen Abschnitt bezeichnet, in dem sich die Richtung einer Gitteranordnung zwischen einem Bereich mit einer gleichmäßigen Gitteranordnung und einem anderen Bereich mit einer gleichmäßigen Gitteranordnung in einem Bereich verändert, in dem die Nanokristalle verbunden sind.
  • Die Form des Nanokristalls ist grundlegend sechseckig; jedoch ist die Form nicht immer auf ein regelmäßiges Sechseck beschränkt und ist in einigen Fällen ein unregelmäßiges Sechseck. Eine fünfeckige Gitteranordnung, eine siebeneckige Gitteranordnung und dergleichen sind in einigen Fällen in der Verzerrung enthalten. Es sei angemerkt, dass es selbst in der Nähe der Verzerrung schwierig ist, in dem CAAC-OS eine eindeutige Korngrenze (auch als Grain-Boundary bezeichnet) zu beobachten. Das heißt, dass das Bilden einer Korngrenze durch die Verzerrung einer Gitteranordnung ver- bzw. behindert wird. Das liegt daran, dass der CAAC-OS eine Verzerrung dank einer niedrigen Dichte der Anordnung von Sauerstoffatomen in Richtung der a-b-Ebene, einer Veränderung des interatomaren Bindungsabstands durch Substitution eines Metallelements und dergleichen tolerieren kann.
  • Eine Kristallstruktur, bei der eine deutliche Kristallkorngrenze (Korngrenze) zu beobachten ist, wird als Polykristallstruktur bezeichnet. Es ist sehr wahrscheinlich, dass die Kristallkorngrenze als Rekombinationszentrum dient und Ladungsträger eingefangen werden, was zu einer Verringerung des Durchlassstroms oder der Feldeffektbeweglichkeit eines Transistors führt. Daher ist der CAAC-OS, in dem keine eindeutige Kristallkorngrenze beobachtet wird, ein kristallines Oxid mit einer Kristallstruktur, das für eine Halbleiterschicht eines Transistors geeignet ist. Es sei angemerkt, dass Zn vorzugsweise enthalten ist, um den CAAC-OS zu bilden. Beispielsweise werden ein In-Zn-Oxid und ein In-Ga-Zn-Oxid bevorzugt, da diese Oxide im Vergleich zu einem In-Oxid die Erzeugung einer Kristallkorngrenze unterdrücken können.
  • Es gibt die Tendenz, dass der CAAC-OS eine geschichtete Kristallstruktur (auch als mehrschichtige Struktur bezeichnet) aufweist, bei der eine Schicht, die Indium und Sauerstoff enthält (nachstehend In-Schicht), und eine Schicht, die das Element M, Zink und Sauerstoff enthält (nachstehend (M, Zn)-Schicht), übereinander angeordnet sind. Es sei angemerkt, dass Indium und das Element M untereinander ausgetauscht werden können und dass dann, wenn das Element M der (M, Zn)-Schicht durch Indium ersetzt wird, die Schicht auch als (In, M, Zn)-Schicht bezeichnet werden kann. Wenn Indium der In-Schicht durch das Element M ersetzt wird, kann die Schicht auch als (In, M)-Schicht bezeichnet werden.
  • Der CAAC-OS ist ein Metalloxid mit hoher Kristallinität. Im Gegensatz dazu ist es weniger wahrscheinlich, dass bei dem CAAC-OS eine Verringerung der Elektronenbeweglichkeit aufgrund einer Korngrenze auftritt, da es schwierig ist, eine eindeutige Korngrenze zu beobachten. Ein Eindringen von Verunreinigungen, eine Bildung von Defekten oder dergleichen könnte die Kristallinität eines Metalloxides verringern. Dies bedeutet, dass der CAAC-OS nur geringe Mengen an Verunreinigungen und Defekten (z. B. Sauerstofffehlstellen) aufweist. Somit ist ein Metalloxid mit dem CAAC-OS physikalisch stabil; daher ist ein Metalloxid mit dem CAAC-OS wärmebeständig und weist eine hohe Zuverlässigkeit auf.
  • In dem nc-OS weist ein mikroskopischer Bereich (zum Beispiel ein Bereich mit einer Größe von größer als oder gleich 1 nm und kleiner als oder gleich 10 nm, insbesondere ein Bereich mit einer Größe von größer als oder gleich 1 nm und kleiner als oder gleich 3 nm) eine regelmäßige Atomanordnung auf. Es gibt keine Regelmäßigkeit der Kristallausrichtung zwischen unterschiedlichen Nanokristallen in dem nc-OS. Daher wird keine Ausrichtung des gesamten Films beobachtet. Deshalb kann man den nc-OS in einigen Fällen nicht von einem a-ähnlichen OS oder einem amorphen Oxidhalbleiter abhängig von einem Analyseverfahren unterscheiden.
  • Es sei angemerkt, dass ein In-Ga-Zn-Oxid (im Folgenden IGZO), das ein Metalloxid ist, das Indium, Gallium und Zink enthält, in einigen Fällen eine stabile Struktur aufweist, wenn es aus den oben beschriebenen Nanokristallen gebildet wird (besteht). Insbesondere neigen IGZO-Kristalle dazu, an der Luft nicht zu wachsen, so dass sich eine stabile Struktur ergibt, wenn IGZO aus kleineren Kristallen (z. B. den oben beschriebenen Nanokristallen) und nicht aus größeren Kristallen (hier Kristalle mit einer Größe von mehreren Millimetern oder mehreren Zentimetern) gebildet wird.
  • Der a-ähnliche OS ist ein Metalloxid, das eine Struktur zwischen denjenigen des nc-OS und des amorphen Oxidhalbleiters aufweist. Der a-ähnliche OS enthält einen Hohlraum oder einen Bereich mit einer niedrigen Dichte. Das heißt, dass der a-ähnliche OS im Vergleich zu dem nc-OS und dem CAAC-OS eine niedrigere Kristallinität aufweist.
  • Ein Oxidhalbleiter (Metalloxid) kann verschiedene Strukturen aufweisen, die unterschiedliche Eigenschaften aufzeigen. Zwei oder mehr von dem amorphen Oxidhalbleiter, dem polykristallinen Oxidhalbleiter, dem a-ähnlichen OS, dem nc-OS und dem CAAC-OS können in einem Oxidhalbleiter einer Ausführungsform der vorliegenden Erfindung enthalten sein.
  • [Verunreinigung]
  • Hier wird der Einfluss der Verunreinigungen in dem Metalloxid beschrieben.
  • Das Eindringen von Verunreinigungen in den Oxidhalbleiter verursacht in einigen Fällen Defektzustände oder Sauerstofffehlstellen. Wenn Verunreinigungen in einen Kanalbildungsbereich des Oxidhalbleiters eindringen, ist es daher wahrscheinlich, dass die elektrischen Eigenschaften eines Transistors, bei dem der Oxidhalbleiter verwendet wird, variieren und dass seine Zuverlässigkeit in einigen Fällen verschlechtert wird. Wenn ferner Sauerstofffehlstellen in dem Kanalbildungsbereich enthalten sind, ist es wahrscheinlich, dass ein Transistor selbstleitende Eigenschaften aufweist.
  • Die vorstehend beschriebenen Defektzustände können einen Einfangzustand enthalten. Eine Ladung, die von einem Einfangzustand in dem Metalloxid eingefangen wird, braucht eine lange Zeit, bis sie freigesetzt wird, und kann sich wie feste Ladungen verhält. Daher weist in einigen Fällen ein Transistor, der das Metalloxid mit einer hohen Dichte der Einfangzustände in dem Kanalbildungsbereich enthält, unstabile elektrische Eigenschaften auf.
  • Wenn Verunreinigungen in dem Kanalbildungsbereich des Oxidhalbleiters existieren, kann sich die Kristallinität des Kanalbildungsbereichs verringern und kann sich die Kristallinität eines Oxids in Kontakt mit dem Kanalbildungsbereich verringern. Es gibt die Tendenz, dass eine niedrige Kristallinität des Kanalbildungsbereichs zur Verschlechterung der Festigkeit oder Zuverlässigkeit des Transistors führt. Wenn ferner die Kristallinität des Oxids in Kontakt mit dem Kanalbildungsbereich niedrig ist, kann ein Grenzflächenzustand ausgebildet werden, und die Festigkeit oder Zuverlässigkeit des Transistors kann sich verschlechtern.
  • Deshalb ist die Verringerung der Konzentration von Verunreinigungen in dem Kanalbildungsbereich des Oxidhalbleiters und seiner Umgebung effektiv, um die Festigkeit oder Zuverlässigkeit des Transistors zu verbessern. Beispiele für die Verunreinigungen umfassen Wasserstoff, Stickstoff, ein Alkalimetall, ein Erdalkalimetall, Eisen, Nickel und Silizium.
  • Insbesondere ist die Konzentration der vorstehenden Verunreinigungen, die durch SIMS erhalten wird, in dem Kanalbildungsbereich des Oxidhalbleiters und seiner Umgebung niedriger als oder gleich 1 × 1018 Atome/cm3, vorzugsweise niedriger als oder gleich 2 × 1016 Atome/cm3. Alternativ ist die Konzentration der vorstehenden Verunreinigungen, die durch Elementaranalyse unter Verwendung von EDX erhalten wird, in dem Kanalbildungsbereich des Oxidhalbleiters und seiner Umgebung niedriger als oder gleich 1,0 Atom-%. Wenn ein Oxid, das das Element M enthält, als Oxidhalbleiter verwendet wird, ist das Konzentrationsverhältnis der (vorstehenden) Verunreinigungen zu dem Element M in dem Kanalbildungsbereich des Oxidhalbleiters und seiner Umgebung niedriger als 0,10, vorzugsweise niedriger als 0,05. Hier kann die Konzentration des Elements M, das bei der Rechnung des Konzentrationsverhältnisses verwendet wird, eine Konzentration in einem Bereich, der derselbe Bereich ist wie der Bereich, in dem die Konzentration der Verunreinigungen berechnet wird, oder eine Konzentration in dem Oxidhalbleiter sein.
  • Ein Metalloxid mit einer niedrigen Verunreinigungskonzentration weist eine niedrige Dichte von Defektzuständen auf und somit weist in einigen Fällen eine niedrige Dichte von Einfangzuständen auf.
  • Wenn Wasserstoff in eine Sauerstofffehlstelle in dem Metalloxid eindringt, werden die Sauerstofffehlstelle und der Wasserstoff in einigen Fällen aneinander gebunden, um VoH zu bilden. Der VoH dient als Donator, und ein Elektron, das ein Ladungsträger ist, wird in einigen Fällen erzeugt. In einigen Fällen führt die Bindung eines Teils von Wasserstoff an Sauerstoff, der an ein Metallatom gebunden ist, ferner zur Erzeugung von Elektronen, die als Ladungsträger dienen.
  • Daher weist ein Transistor, der einen Oxidhalbleiter enthält, der eine große Menge an Wasserstoff enthält, mit höherer Wahrscheinlichkeit selbstleitende Eigenschaften auf. Außerdem bewegt sich Wasserstoff in einem Oxidhalbleiter leicht durch eine Belastung, wie z. B. Wärme und ein elektrisches Feld; daher könnte sich die Zuverlässigkeit des Transistors verschlechtern, wenn ein Oxidhalbleiter eine große Menge an Wasserstoff enthält.
  • Das heißt, dass vorzugsweise VoH in dem Metalloxid möglichst verringert wird, um ein hochreines intrinsisches Metalloxid oder ein im Wesentlichen hochreines intrinsisches Metalloxid zu erhalten. Auf diese Weise ist es wichtig, Verunreinigungen, wie z. B. Feuchtigkeit und Wasserstoff, in einem Oxidhalbleiter zu entfernen (in einigen Fällen als Dehydratisierungs- oder Dehydrierungs-Behandlung beschrieben) und Sauerstofffehlstellen durch die Zufuhr von Sauerstoff zu dem Oxidhalbleiter zu kompensieren (in einigen Fällen als Sauerstoffzusatzbehandlung beschrieben), um einen Oxidhalbleiter, in dem VoH ausreichend verringert ist, zu erhalten. Wenn ein Oxidhalbleiter mit ausreichend verringerten Verunreinigungen, wie z. B. VoH, für einen Kanalbildungsbereich in einem Transistor verwendet wird, kann der Transistor stabile elektrische Eigenschaften aufweisen.
  • Vorzugsweise wird ein Oxidhalbleiter mit einer niedrigen Ladungsträgerkonzentration für den Transistor verwendet. Wenn die Ladungsträgerkonzentration eines Oxidhalbleiters verringert werden soll, wird die Verunreinigungskonzentration in dem Oxidhalbleiter verringert, um die Dichte der Defektzustände zu verringern. In dieser Beschreibung und dergleichen wird ein Zustand mit einer niedrigen Verunreinigungskonzentration und niedriger Dichte der Defektzustände als hochreiner intrinsischer oder im Wesentlichen hochreiner intrinsischer Zustand bezeichnet. Es sei angemerkt, dass Beispiele für die Verunreinigungen in dem Oxidhalbleiter Wasserstoff, Stickstoff, ein Alkalimetall, ein Erdalkalimetall, Eisen, Nickel und Silizium umfassen.
  • Insbesondere reagiert Wasserstoff, der in dem Oxidhalbleiter enthalten ist, mit Sauerstoff, der an ein Metallatom gebunden ist, zu Wasser, und daher werden in einigen Fällen Sauerstofffehlstellen in dem Oxidhalbleiter gebildet. Wenn der Kanalbildungsbereich des Oxidhalbleiters Sauerstofffehlstellen enthält, weist der Transistor in einigen Fällen selbstleitende Eigenschaften auf. In einigen Fällen dient ferner ein Defekt, der eine Sauerstofffehlstelle ist, in die Wasserstoff eindringt, als Donator und erzeugt ein Elektron, das als Ladungsträger dient. In einigen Fällen führt die Bindung eines Teils von Wasserstoff an Sauerstoff, der an ein Metallatom gebunden ist, ferner zur Erzeugung von Elektronen, die als Ladungsträger dienen. Daher weist ein Transistor, der einen Oxidhalbleiter enthält, der eine große Menge an Wasserstoff enthält, mit höherer Wahrscheinlichkeit selbstleitende Eigenschaften auf.
  • Ein Defekt, in dem Wasserstoff in eine Sauerstofffehlstelle eindringt (VoH), kann als Donator des Oxidhalbleiters dienen. Jedoch ist es schwierig, diese Defekte quantitativ auszuwerten. Daher wird der Oxidhalbleiter in einigen Fällen nicht durch seine Donatorkonzentration, sondern durch seine Ladungsträgerkonzentration ausgewertet. Deshalb wird in dieser Beschreibung und dergleichen nicht die Donatorkonzentration, sondern die Ladungsträgerkonzentration unter der Annahme des Zustandes, in dem kein elektrisches Feld angelegt wird, in einigen Fällen als Parameter des Oxidhalbleiters verwendet. Das heißt, dass „Ladungsträgerkonzentration“ in dieser Beschreibung und dergleichen in einigen Fällen auch als „Donatorkonzentration“ bezeichnet werden kann.
  • Dementsprechend wird Wasserstoff in dem Oxidhalbleiter vorzugsweise so weit wie möglich verringert. Insbesondere ist die Wasserstoffkonzentration in dem Oxidhalbleiter, die durch Sekundärionen-Massenspektrometrie (SIMS) erhalten wird, niedriger als 1 × 1020 Atome/cm3, bevorzugt niedriger als 1 × 1019 Atome/cm3, bevorzugter niedriger als 5 × 1018 Atome/cm3, noch bevorzugter niedriger als 1 × 1018 Atome/cm3. Wenn ein Oxidhalbleiter, in dem Verunreinigungen, wie z. B. Wasserstoff, ausreichend verringert sind, für den Kanalbildungsbereich des Transistors verwendet wird, können stabile elektrische Eigenschaften erhalten werden.
  • Die Ladungsträgerkonzentration in dem Oxidhalbleiter des Kanalbildungsbereichs ist bevorzugt niedriger als oder gleich 1 × 1018 cm-3, bevorzugter niedriger als 1 × 1017 cm-3, noch bevorzugter niedriger als 1 × 1016 cm-3, noch bevorzugter niedriger als 1 × 1013 cm-3, noch bevorzugter niedriger als 1 × 1012 cm-3. Die Untergrenze der Ladungsträgerkonzentration in dem Oxidhalbleiter des Kanalbildungsbereichs ist nicht besonders beschränkt, und sie kann beispielsweise 1 × 10-9 cm-3 sein.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung kann eine Halbleitervorrichtung mit hoher Zuverlässigkeit bereitgestellt werden. Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung kann eine Halbleitervorrichtung mit vorteilhaften elektrischen Eigenschaften bereitgestellt werden. Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung kann eine Halbleitervorrichtung mit hohem Durchlassstrom bereitgestellt werden. Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung kann eine Halbleitervorrichtung bereitgestellt werden, die miniaturisiert oder hoch integriert werden kann. Eine Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung mit niedrigem Stromverbrauch bereitzustellen.
  • «Andere Halbleitermaterialien»
  • Halbleitermaterialien, die für das Oxid 630 verwendet werden können, sind nicht auf die vorstehenden Metalloxide beschränkt. Für das Oxid 630 kann ein Halbleitermaterial, das eine Bandlücke aufweist (ein Halbleitermaterial, das kein Zero-Gap-Halbleiter ist), verwendet werden. Beispielsweise wird vorzugsweise ein Einzelelement-Halbleiter, wie z. B. Silizium, ein Verbindungshalbleiter, wie z. B. Galliumarsenid, oder ein geschichtetes Material, das als Halbleiter dient (auch als atomares geschichtetes Material oder zweidimensionales Material bezeichnet), als Halbleitermaterial verwendet. Insbesondere wird ein geschichtetes Material, das als Halbleiter dient, vorzugsweise als Halbleitermaterial verwendet.
  • In dieser Beschreibung und dergleichen bezeichnet das geschichtete Material im Allgemeinen eine Gruppe von Materialien mit einer geschichteten Kristallstruktur. Bei der geschichteten Kristallstruktur sind Schichten, die durch eine kovalente Bindung oder eine ionische Bindung gebildet werden, mit einer Bindung, wie z. B. der Van der Waals-Kräfte, die schwächer als eine kovalente Bindung oder eine ionische Bindung ist, übereinander angeordnet. Das geschichtete Material weist eine hohe elektrische Leitfähigkeit in einer Monoschicht, d. h. eine hohe zweidimensionale elektrische Leitfähigkeit, auf. Wenn ein Material, das als Halbleiter dient und eine hohe zweidimensionale elektrische Leitfähigkeit aufweist, für einen Kanalbildungsbereich verwendet wird, kann der Transistor, der einen hohen Durchlassstrom aufweist, bereitgestellt werden.
  • Beispiele für das geschichtete Material umfassen Graphen, Silicen und Chalkogenid. Chalkogenid ist eine Verbindung, die Chalkogen enthält. Chalkogen ist ein allgemeiner Begriff von Elementen, die zu der Gruppe 16 gehören, wobei der Begriff Sauerstoff, Schwefel, Selen, Tellur, Polonium und Livermorium umfasst. Beispiele für ein Chalkogenid umfassen ein Übergangsmetall-Chalkogenid und ein Chalkogenid von Elementen der Gruppe 13.
  • Für das Oxid 630 wird vorzugsweise zum Beispiel ein Übergangsmetall-Chalkogenid, das als Halbleiter dient, verwendet. Spezifische Beispiele für das Übergangsmetall-Chalkogenid, das für das Oxid 630 verwendet werden kann, umfassen Molybdänsulfid (typischerweise MoS2), Molybdänselenid (typischerweise MoSe2), Molybdäntellurid (typischerweise MoTe2), Wolframsulfid (typischerweise WS2), Wolframselenid (typischerweise WSe2), Wolframtellurid (typischerweise WTe2), Hafniumsulfid (typischerweise HfS2), Hafniumselenid (typischerweise HfSe2), Zirconiumsulfid (typischerweise ZrS2) und Zirconiumselenid (typischerweise ZrSe2).
  • <Konfigurationsbeispiel der Speicherschaltungsanordnung>
  • Als Nächstes wird ein Beispiel für die Anordnung der vorstehend beschriebenen Speicherschaltung 860 anhand von 22 und 23 beschrieben. 22 und 23 zeigen jeweils einen Speicherschaltungsblock, in dem die 2 × 2 × 2 vorstehenden Speicherschaltungen 860 angeordnet werden. 22 ist eine Draufsicht auf den Speicherschaltungsblock. 23 ist eine Querschnittsansicht des Speicherschaltungsblocks, und 23 entspricht einem Abschnitt, der durch eine Strichpunktlinie B1-B2 in 22 gekennzeichnet ist. In 23 werden ein Querschnitt eines Transistors 600 in der Kanallängsrichtung und ein Querschnitt eines Transistors 700 in der Kanalbreitenrichtung gezeigt. Es sei angemerkt, dass zur Verdeutlichung der Zeichnung einige Komponenten in der Draufsicht auf die 22 nicht dargestellt werden. Es sei angemerkt, dass eine X-Richtung, eine Y-Richtung und eine Z-Richtung, die in 22 gezeigt sind, Richtungen sind, die senkrecht zueinander sind oder sich kreuzen. Die X-Richtung und die Y-Richtung sind vorzugsweise parallel oder im Wesentlichen parallel zu der Oberfläche des Substrats, und die Z-Richtung ist vorzugsweise senkrecht oder im Wesentlichen senkrecht zu der Oberfläche des Substrats.
  • In dem Speicherschaltungsblock, der in 22 und 23 dargestellt wird, wird eine Speicherschaltung 860 2 derart angeordnet, dass sie in der X-Richtung einer Speicherschaltung 860_1 benachbart ist. Eine Speicherschaltung 860 3 und eine Speicherschaltung 860_4 werden derart angeordnet, dass sie in der Y-Richtung der Speicherschaltung 860_1 bzw. der Speicherschaltung 860 2 benachbart sind. Eine Speicherschaltung 860_5 und eine Speicherschaltung 860_6 werden derart angeordnet, dass sie in der Z-Richtung der Speicherschaltung 860_1 bzw. der Speicherschaltung 860 2 benachbart sind.
  • Wie in 22 und 23 dargestellt, können jeweilige Komponenten der Speicherschaltung 860 1 und der Speicherschaltung 860 2 achsensymmetrisch angeordnet werden. Dabei ist die Seitenfläche des Leiters 640b vorzugsweise in Kontakt mit dem Leiter 642b der Speicherschaltung 860_1 und dem Leiter 642b der Speicherschaltung 860_2. Das heißt, dass der Leiter 607, der Leiter 615, der Leiter 640b, der Leiter 646b und der Leiter 657, die jeweils als Bitleitung WBL dienen, vorzugsweise elektrisch mit einem Anschluss von Source und Drain des Transistors 600 der Speicherschaltung 860_1 und einem Anschluss von Source und Drain des Transistors 600 der Speicherschaltung 860_2 verbunden sind. Auf diese Weise kann durch gemeinsame Nutzung einer Leitung, die mit der Speicherschaltung 860_1 und der Speicherschaltung 860_2 verbunden ist, die Fläche, die von der Speicherschaltung eingenommen wird, weiter verringert werden.
  • Wie in 23 dargestellt, sind der Leiter 607, der Leiter 615, der Leiter 640b, der Leiter 646b und der Leiter 657, die jeweils als Schreib-Bitleitung WBL dienen, auch elektrisch mit den Transistoren 600 der Speicherschaltung 860 5 und der Speicherschaltung 860_6 verbunden, welche in oberen Schichten angeordnet werden. Es sei angemerkt, dass, wie in 23 dargestellt, der Leiter 657 der Speicherschaltung 860_1 und der Speicherschaltung 860 2 dem Leiter 607 der Speicherschaltung 860 5 und der Speicherschaltung 860 6 entspricht. Auf diese Weise kann sich die Bitleitung WBL in die Z-Richtung erstrecken. Obwohl in der Querschnittsansicht nicht dargestellt, kann sich der Leiter 640d, der als Lese-Bitleitung RBL dient, oder dergleichen auf ähnliche Weise in eine Z-Richtung erstrecken.
  • Wie in 22 dargestellt, wird der Leiter 660 der Speicherschaltung 860_1 derart bereitgestellt, dass er sich in die Speicherschaltung 860_3 erstreckt. Auf diese Weise kann sich die Wortleitung WWL in die Y-Richtung erstrecken. Wie in 22 dargestellt, wird der Leiter 742a der Speicherschaltung 860_1 derart bereitgestellt, dass er sich in die Speicherschaltung 860 3 erstreckt. Auf diese Weise kann sich eine Auswahlleitung SL in die Y-Richtung erstrecken. Es sei angemerkt, dass die Auswahlleitung SL von der Speicherschaltung 860_1 und der Speicherschaltung 860, die in der X-Richtung benachbart ist, gemeinsam verwendet werden kann. Wie in 22 dargestellt, wird der Leiter 605 der Speicherschaltung 860_1 derart bereitgestellt, dass er sich in die Speicherschaltung 860_3 erstreckt. Auf diese Weise kann sich eine Leitung BGL1 in die Y-Richtung erstrecken. Wie in 22 dargestellt, wird der Leiter 705 der Speicherschaltung 860_1 derart bereitgestellt, dass er sich in die Speicherschaltung 860_3 erstreckt. Auf diese Weise kann sich die Leitung BGL1 in die Y-Richtung erstrecken.
  • Es sei angemerkt, dass sich in 22 das Oxid 630c derart erstreckt, dass es sich mit dem Leiter 660 überlappt; jedoch ist die Halbleitervorrichtung dieser Ausführungsform nicht darauf beschränkt. Beispielsweise kann eine Struktur zum Einsatz kommen, bei der das Oxid 630c für jede Speicherschaltung 860 strukturiert wird und das Oxid 630c in jedem Transistor 600 getrennt bereitgestellt wird. Beispielsweise kann in dem Fall, in dem das Oxid 630c eine zweischichtige Struktur aufweist, entweder eine obere Schicht oder eine untere Schicht des Oxids 630c in jedem Transistor 600 getrennt bereitgestellt werden.
  • <Konfigurationsbeispiel einer Halbleitervorrichtung>
  • Als Nächstes wird ein Beispiel für eine Halbleitervorrichtung, bei der die vorstehend beschriebenen Speicherschaltungen 860 übereinander angeordnet werden, anhand von 24 beschrieben. 24 ist eine Querschnittsansicht einer Halbleitervorrichtung, bei der eine Vielzahl von Speicherschaltungsschichten 870, die die Speicherschaltungen 860 umfassen, über einer Siliziumschicht 871 angeordnet wird. Die in 24 dargestellte Halbleitervorrichtung entspricht dem Beschleuniger 20, die in 1 und dergleichen dargestellt wird, die Siliziumschicht 871 entspricht dem Verarbeitungsabschnitt 21 und die Speicherschaltungsschicht 870 entspricht dem Speicherabschnitt 22.
  • Zuerst wird die Siliziumschicht 871 beschrieben. Eine Vielzahl von Transistoren 800 wird in der Siliziumschicht 871 bereitgestellt und bildet die arithmetische Schaltung 23 oder dergleichen, die in 1 und dergleichen dargestellt wird.
  • Der Transistor 800 ist über einem Substrat 811 bereitgestellt und beinhaltet einen Leiter 816, der als Gate dient, einen Isolator 815, der als Gate-Isolator dient, einen Halbleiterbereich 813, der ein Teil des Substrats 811 ist, sowie einen niederohmigen Bereich 814a und einen niederohmigen Bereich 814b, die als Source-Bereich und Drain-Bereich dienen. Es kann sich bei dem Transistor 800 um einen p-Kanal-Transistor oder einen n-Kanal-Transistor handeln.
  • Bei dem in 24 dargestellten Transistor 800 weist der Halbleiterbereich 813 (ein Teil des Substrats 811), in dem ein Kanal gebildet wird, eine vorspringende (konvexe) Form auf. Ferner ist der Leiter 816 derart bereitgestellt, dass er die Seitenfläche und die Oberseite des Halbleiterbereichs 813 bedeckt, wobei der Isolator 815 dazwischen angeordnet ist. Es sei angemerkt, dass für den Leiter 816 ein Material zum Anpassen der Austrittsarbeit verwendet werden kann. Ein derartiger Transistor 800 wird auch als FIN-Transistor bezeichnet, da der vorspringende Abschnitt des Halbleitersubstrats genutzt wird. Es sei angemerkt, dass ein Isolator, der als Maske zum Ausbilden des vorspringenden Abschnitts dient, in Kontakt mit dem oberen Abschnitt des vorspringenden Abschnitts bereitgestellt sein kann. Obwohl hier der Fall beschrieben wird, in dem der vorspringende Abschnitt durch Verarbeiten eines Teils des Halbleitersubstrats ausgebildet wird, kann ein Halbleiterfilm mit einer vorspringenden Form durch Verarbeiten eines SOI-Substrats ausgebildet werden.
  • Es sei angemerkt, dass der in 24 dargestellte Transistor 800 nur ein Beispiel ist und nicht auf die dargestellte Struktur beschränkt ist; ein geeigneter Transistor kann entsprechend einer Schaltungskonfiguration oder einem Betriebsverfahren verwendet werden.
  • Zwischen den Strukturteilen können Leitungsschichten mit einem Zwischenschichtfilm, einer Leitung, einem Anschlusspfropfen und dergleichen bereitgestellt werden. Je nach Design kann eine Vielzahl von Leitungsschichten bereitgestellt werden. Eine Vielzahl von Leitern, die als Anschlusspfropfen oder Leitungen dienen, ist in einigen Fällen gemeinsam mit dem gleichen Bezugszeichen versehen. Ferner können in dieser Beschreibung und dergleichen eine Leitung und ein Anschlusspfropfen, der elektrisch mit der Leitung verbunden ist, eine einzelne Komponente sein. Das heißt, dass in einigen Fällen ein Teil eines Leiters als Leitung dient und ein Teil eines Leiters als Anschlusspfropfen dient.
  • Ein Isolator 820, ein Isolator 822, ein Isolator 824 und der Isolator 826 sind beispielsweise in dieser Reihenfolge als Zwischenschichtfilme über dem Transistor 800 bereitgestellt. In dem Isolator 820, dem Isolator 822, dem Isolator 824 und dem Isolator 826 sind ein Leiter 828, ein Leiter 830 und dergleichen eingebettet, die als Anschlusspfropfen oder Leitungen dienen.
  • Der Isolator, der als Zwischenschichtfilm dient, kann als Planarisierungsfilm dienen, der eine unebene Form darunter abdeckt. Beispielsweise kann die Oberseite des Isolators 822 durch eine Planarisierungsbehandlung mittels eines chemischmechanischen Polier- (CMP-) Verfahrens oder dergleichen planarisiert werden, um die Planarität zu erhöhen.
  • Eine Leitungsschicht kann über dem Isolator 826 und dem Leiter 830 bereitgestellt sein. Zum Beispiel sind in 24 ein Isolator 850, ein Isolator 852 und ein Isolator 854 der Reihe nach übereinander angeordnet. Ferner ist ein Leiter 856 in dem Isolator 850, dem Isolator 852 und dem Isolator 854 ausgebildet. Der Leiter 856 dient als Anschlusspfropfen oder Leitung.
  • Beispiele für einen Isolator, der als Zwischenschichtfilm verwendet werden kann, umfassen ein isolierendes Oxid, ein isolierendes Nitrid, ein isolierendes Oxynitrid, ein isolierendes Nitridoxid, ein isolierendes Metalloxid, ein isolierendes Metalloxynitrid und ein isolierendes Metallnitridoxid.
  • Wenn beispielsweise ein Material mit niedriger relativer Dielektrizitätskonstante für den Isolator, der als Zwischenschichtfilm dient, verwendet wird, kann die Parasitärkapazität, die zwischen den Leitungen gebildet wird, verringert werden. Daher wird vorzugsweise ein Material je nach der Funktion des Isolators ausgewählt.
  • Zum Beispiel enthalten der Isolator 820, der Isolator 822, der Isolator 826, der Isolator 852, der Isolator 854 und dergleichen vorzugsweise einen Isolator mit einer niedrigen relativen Dielektrizitätskonstante. Der Isolator enthält zum Beispiel vorzugsweise Siliziumnitridoxid, Siliziumnitrid, Siliziumoxid, dem Fluor zugesetzt ist, Siliziumoxid, dem Kohlenstoff zugesetzt ist, Siliziumoxid, dem Kohlenstoff und Stickstoff zugesetzt sind, poröses Siliziumoxid, ein Harz oder dergleichen. Alternativ weist der Isolator vorzugsweise eine mehrschichtige Struktur aus einem Harz und Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Siliziumoxid, dem Fluor zugesetzt ist, Siliziumoxid, dem Kohlenstoff zugesetzt ist, Siliziumoxid, dem Kohlenstoff und Stickstoff zugesetzt sind, oder poröses Siliziumoxid auf. Wenn Siliziumoxid und Siliziumoxynitrid, welche thermisch stabil sind, mit einem Harz kombiniert werden, kann die mehrschichtige Struktur eine thermische Stabilität und eine niedrige relative Permittivität aufweisen. Beispiele für das Harz umfassen Polyester, Polyolefin, Polyamid (z. B. Nylon oder Aramid), Polyimid, Polycarbonat und Acryl.
  • Außerdem können dann, wenn der Transistor mit einem Oxidhalbleiter von einem Isolator mit einer Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasserstoff, und Sauerstoff umschlossen ist, die elektrischen Eigenschaften des Transistors stabilisiert werden. Daher wird ein Isolator, der eine Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasserstoff, und Sauerstoff aufweist, vorzugsweise für den Isolator 824, den Isolator 850 und dergleichen verwendet.
  • Als Isolator mit einer Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasserstoff, und Sauerstoff kann beispielsweise eine Einzelschicht oder eine Schichtanordnung aus einem Isolator, der Bor, Kohlenstoff, Stickstoff, Sauerstoff, Fluor, Magnesium, Aluminium, Silizium, Phosphor, Chlor, Argon, Gallium, Germanium, Yttrium, Zirconium, Lanthan, Neodym, Hafnium oder Tantal enthält, verwendet werden. Als Isolator mit einer Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasserstoff, und Sauerstoff kann insbesondere ein Metalloxid, wie z. B. Aluminiumoxid, Magnesiumoxid, Galliumoxid, Germaniumoxid, Yttriumoxid, Zirconiumoxid, Lanthanoxid, Neodymoxid, Hafniumoxid oder Tantaloxid, Siliziumnitridoxid, Siliziumnitrid oder dergleichen verwendet werden.
  • Für die Leiter, die als Leitung oder Anschlusspfropfen verwendet werden können, kann ein Material, das eine oder mehrere Art/en von Metallelementen enthält, die aus Aluminium, Chrom, Kupfer, Silber, Gold, Platin, Tantal, Nickel, Titan, Molybdän, Wolfram, Hafnium, Vanadium, Niob, Mangan, Magnesium, Zirconium, Beryllium, Indium, Ruthenium und dergleichen ausgewählt werden, verwendet werden. Alternativ kann ein Halbleiter mit hoher elektrischer Leitfähigkeit, typischerweise polykristallines Silizium, das ein Verunreinigungselement, wie z. B. Phosphor, enthält, oder ein Silizid, wie z. B. Nickelsilizid, verwendet werden.
  • Zum Beispiel kann für den Leiter 828, den Leiter 830, den Leiter 856 und dergleichen eine Einzelschicht oder eine Schichtanordnung aus einem leitfähigen Material, wie z. B. einem Metallmaterial, einem Legierungsmaterial, einem Metallnitridmaterial und einem Metalloxidmaterial, die unter Verwendung der oben genannten Materialien ausgebildet werden, verwendet werden. Vorzugsweise wird ein hochschmelzendes Material, das sowohl Wärmebeständigkeit als auch Leitfähigkeit aufweist, wie z. B. Wolfram oder Molybdän, verwendet, und vorzugsweise wird Wolfram verwendet. Alternativ wird vorzugsweise ein leitendes Material mit niedrigem Widerstand, wie z. B. Aluminium oder Kupfer, verwendet. Die Verwendung eines leitenden Materials mit niedrigem Widerstand kann den Leitungswiderstand verringern.
  • Über der Siliziumschicht 871 werden ein Isolator 611 und ein Isolator 612 angeordnet, und über dem Isolator 611 und dem Isolator 612 werden Speicherschaltungsschichten 870_1 bis 870_n übereinander angeordnet. Es sei angemerkt, dass ein Wert von n nicht besonders beschränkt ist; jedoch ist er 2 oder mehr und 200 oder weniger, bevorzugt 2 oder mehr und 100 oder weniger, bevorzugter 2 oder mehr und 10 oder weniger. Beispielsweise kann 1 ≤ n ≤ 10, bevorzugt 1 ≤ n ≤ 50, bevorzugter 1 ≤ n ≤ 100 gelten.)
  • In den jeweiligen Speicherschaltungsschichten 870 werden, wie in 22, die Speicherschaltung 860 und verschiedene Leitungen in einer Matrix angeordnet. Wie in 23 dargestellt, sind die jeweiligen Speicherschaltungsschichten 870, die in der Anordnungsrichtung benachbart sind, durch Leitungen, wie z. B. die Schreib-Bitleitung WBL, elektrisch miteinander verbunden.
  • Wie in 24 dargestellt, wird der Leiter 607 in der Speicherschaltungsschicht 870_1 in der untersten Schicht derart angeordnet, dass er in dem Isolator 611 und dem Isolator 612 eingebettet ist. Der Leiter 607 ist in Kontakt mit einem Leiter 857, der in der gleichen Schicht wie der Leiter 856 bereitgestellt wird.
  • Die Speicherschaltungsschichten 870_1 bis 870_n werden vorzugsweise mit dem Isolator 611, dem Isolator 612, einem Isolator 687, dem Isolator 683 und einem Isolator 684 abgedichtet. Hier wird der Isolator 611 über der Siliziumschicht 871 angeordnet, und der Isolator 612 wird über dem Isolator 611 angeordnet. Über dem Isolator 612 sind die Speicherschaltungsschichten 870_1 bis 870 n angeordnet, und der Isolator 612 ist in der Draufsicht auf die gleiche Weise wie die Speicherschaltungsschichten 870_1 bis 870_n strukturiert. Der Isolator 687 wird in Kontakt mit der Oberseite des Isolators 611, der Seitenfläche des Isolators 612 und den Seitenflächen der Speicherschaltungsschichten 870_1 bis 870_n angeordnet. Das heißt, dass der Isolator 687 in Bezug auf die Speicherschaltungsschichten 870_1 bis 870_n in einer Form einer Seitenwand ausgebildet wird. Der Isolator 683 wird derart angeordnet, dass er den Isolator 611, den Isolator 687 und die Speicherschaltungsschichten 870_1 bis 870_n bedeckt. Ferner ist der Isolator 684 derart angeordnet, dass er den Isolator 683 bedeckt.
  • Für den Isolator 611, den Isolator 612, den Isolator 687, den Isolator 683 und den Isolator 684 wird vorzugsweise ein Material mit einer Sperreigenschaft verwendet, wie für den Isolator 682 oder dergleichen.
  • Hier ist jede Speicherschaltungsschicht 870 mit dem Isolator 687 und dem Isolator 683 abgedichtet. Für den Isolator 687 und den Isolator 683 wird vorzugsweise das gleiche Material verwendet. Der Isolator 687 und der Isolator 683 werden vorzugsweise unter den gleichen Bedingungen ausgebildet. Wenn der Isolator 687 und der Isolator 683, deren Filmqualitäten gleich sind, in Kontakt miteinander sind, kann eine Abdichtungsstruktur mit einer hohen Hermetizität erzielt werden.
  • Für den Isolator 687 und den Isolator 683 wird vorzugsweise ein Material verwendet, das eine Funktion zum Einfangen und Fixieren von Wasserstoff aufweist. Insbesondere kann ein Metalloxid, wie z. B. Aluminiumoxid, Hafniumoxid, Galliumoxid, Indiumgalliumzinkoxid oder dergleichen, verwendet werden.
  • Der Isolator 687 und der Isolator 683, die die Speicherschaltungsschicht 870 abdichten, werden ferner durch den Isolator 684 bedeckt.
  • Für den Isolator 611, den Isolator 612 und den Isolator 683 wird vorzugsweise ein Material verwendet, das eine Funktion zum Verhindern einer Diffusion von Wasserstoff und Sauerstoff aufweist. Insbesondere wird Siliziumnitrid oder Siliziumnitridoxid vorzugsweise als Material zum Abdichten verwendet, da sie eine hohe Sperreigenschaft gegen Wasserstoff aufweisen.
  • Außerdem wird vorzugsweise der Isolator 684, der eine hohe Abdeckung aufweist, über dem Isolator 683 bereitgestellt, der die Oberseite des Transistors 600 bedeckt. Es sei angemerkt, dass für den Isolator 684 vorzugsweise das gleiche Material wie dasjenige des Isolators 612 und des Isolators 683 verwendet wird.
  • Beispielsweise werden der Isolator 612 und der Isolator 683 durch ein Sputterverfahren abgeschieden, wodurch eine Abdichtungsstruktur durch einen Film, der eine relativ niedrige Wasserstoffkonzentration aufweist, bereitgestellt werden kann.
  • Andererseits weist ein Film, der durch ein Sputterverfahren abgeschieden wird, eine relativ niedrige Abdeckung auf. Indem der Isolator 611 und der Isolator 684 durch ein CVD-Verfahren oder dergleichen mit hoher Abdeckung abgeschieden werden, kann eine Hermetizität weiter erhöht werden.
  • Dementsprechend weisen der Isolator 612 und der Isolator 683 vorzugsweise eine niedrigere Wasserstoffkonzentration auf als der Isolator 611 und der Isolator 684.
  • Auf die vorstehende Weise werden die Speicherschaltungsschichten 870_1 bis 870_n unter Verwendung eines isolierenden Sperrfilms abgedichtet, wodurch Wasserstoff, der in den Oxidhalbleiter, der in jeder Speicherschaltung 860 enthalten ist, diffundiert, verringert werden kann, so dass eine Speichervorrichtung mit hoher Zuverlässigkeit bereitgestellt werden kann.
  • Es sei angemerkt, dass für den Isolator 611, den Isolator 612, den Isolator 682, den Isolator 687, den Isolator 683 und den Isolator 684 vorzugsweise ein Material, das eine Sperreigenschaft gegen Sauerstoff aufweist, verwendet werden kann. Wenn die vorstehende Abdichtungsstruktur eine Sperreigenschaft gegen Sauerstoff aufweist, kann eine Diffusion nach außen von überschüssigem Sauerstoff, der in dem Isolator 680 enthalten ist, unterdrückt werden, so dass dem Transistor 600 der überschüssige Sauerstoff effizient zugeführt werden kann.
  • Außerdem wird vorzugsweise ein Isolator 674 derart bereitgestellt, dass die Speicherschaltungsschichten 870_1 bis 870_n, der Isolator 684 und dergleichen in dem Isolator 674 eingebettet werden. Ein Isolator, der als Isolator 680 verwendet werden kann, kann als Isolator 674 verwendet werden. Wie in 24 dargestellt, liegen die Oberseiten des Isolators 674 und des Isolators 684 vorzugsweise im Wesentlichen auf der gleichen Höhe.
  • Wie in 24 dargestellt, kann eine Öffnung in dem Isolator 674, dem Isolator 684, dem Isolator 683 und dem Isolator 611 bereitgestellt werden, und in der Öffnung kann ein Leiter 876 angeordnet werden. Die Unterseite des Leiters 876 ist in Kontakt mit dem Leiter 856. Ein Leiter 878, der als Leitung dient, kann in Kontakt mit der Oberseite des Leiters 876 bereitgestellt werden. Außerdem wird vorzugsweise ein Isolator 689, der als Zwischenschichtfilm dient, derart bereitgestellt, dass er die Speicherschaltungsschicht 870_n, den Isolator 674 und den Leiter 878 bedeckt. Bei dieser Struktur kann eine Leitung in der oberen Schicht (der Leiter 878) und die Schaltung der Siliziumschicht 871 elektrisch miteinander verbunden sein, ohne dass die Speicherschaltungsschicht 870 dazwischen liegt.
  • Obwohl in 24 eine Struktur, bei der die Speicherschaltungsschichten 870_1 bis 870_n mit dem Isolator 611, dem Isolator 612, dem Isolator 687, dem Isolator 683 und dem Isolator 684 kollektiv abgedichtet werden, dargestellt wird, ist die Halbleitervorrichtung dieser Ausführungsform nicht darauf beschränkt. Beispielsweise kann, wie in 25 dargestellt, jede Speicherschaltungsschicht 870 mit dem Isolator 611, dem Isolator 612, dem Isolator 687, dem Isolator 683 und dem Isolator 684 abgedichtet werden.
  • Diese Ausführungsform kann in einer geeigneten Kombination mit einer der bei den anderen Ausführungsformen und dergleichen beschriebenen Konfigurationen implementiert werden.
  • (Ausführungsform 5)
  • Bei dieser Ausführungsform wird eine Konfiguration einer integrierten Schaltung, die eine Konfiguration der Halbleitervorrichtung 100 umfasst, die bei der vorstehenden Ausführungsform beschrieben worden ist, anhand von 27 und 28 beschrieben.
  • 27 ist ein Beispiel für ein Blockdiagramm, das ein Konfigurationsbeispiel der integrierten Schaltung darstellt, die eine Konfiguration der Halbleitervorrichtung 100 umfasst.
  • Eine in 27 dargestellte integrierte Schaltung 390 beinhaltet einen CPU 10, einen Beschleuniger 20, einen On-Chip-Speicher 131, eine DMAC (direct memory access controller bzw. direkte Speicherzugriffssteuerung) 141, eine Stromversorgungsschaltung 160, eine Stromsteuereinheit (power management unit, PMU) 142, eine Sicherheitsschaltung 147, eine Speichersteuerung 143, eine DDR-SDRAM- (double data rate synchronous dynamic random access memory) Steuerung 144, eine USB- (universal serial bus) Schnittstellenschaltung 145, eine Anzeigeschnittstellenschaltung 146, eine Brückenschaltung 150, eine Unterbrechungssteuerschaltung 151, eine Schnittstellenschaltung 152, eine Batteriesteuerschaltung 153 und eine ADU(Analog-Digital-Umsetzer)/DAU(Digital-Analog-Umsetzer)- Schnittstellenschaltung 154.
  • Der CPU 10 beinhaltet beispielsweise einen CPU-Kern 111, einen Befehl-Cache 112, einen Datencache 113 und eine Busschnittstellenschaltung 114. Der Beschleuniger 20 beinhaltet eine Speicherschaltung 121, eine arithmetische Schaltung 122 und eine Steuerschaltung 123.
  • Der CPU-Kern 111 umfasst eine Vielzahl von CPU-Kernen. Der Befehl-Cache 112 kann eine Schaltungskonfiguration aufweisen, bei der ein Befehl, der in dem CPU-Kern 111 ausgeführt wird, vorübergehend bzw. temporär gespeichert wird. Der Datencache 113 kann eine Schaltungskonfiguration aufweisen, bei der Daten, die in dem CPU-Kern 111 verarbeitet werden, oder Daten, die durch die Verarbeitung erhalten werden, vorübergehend gespeichert werden. Die Busschnittstellenschaltung 114 kann eine Schaltungskonfiguration aufweisen, bei der Signale, wie z. B. Daten und eine Adresse, auf den Bus zum Verbinden des CPU 10 mit einer anderen Schaltung in der Halbleitervorrichtung übertragen und davon empfangen werden können.
  • Die Speicherschaltung 121 entspricht der Konfiguration, bei der die bei der Ausführungsform 1 beschriebene Speicherschaltung 24 enthalten ist. Die Speicherschaltung 121 kann eine Schaltungskonfiguration aufweisen, bei der Daten gespeichert werden, die in dem Beschleuniger 20 verarbeitet werden. Die arithmetische Schaltung 122 entspricht der Konfiguration, bei der die bei der Ausführungsform 1 beschriebene arithmetische Schaltung 23 enthalten ist. Die arithmetische Schaltung 122 kann eine Schaltungskonfiguration aufweisen, bei der eine arithmetische Verarbeitung von Daten, die in der Speicherschaltung 121 gehalten werden, durchgeführt wird. Die Steuerschaltung 123 kann, wie in 14B dargestellt, eine Schaltungskonfiguration zum Steuern jeder Schaltung in dem Beschleuniger 20 aufweisen.
  • Ein Bus 140A mit hoher Geschwindigkeit ist ein Bus zum Übertragen und Empfangen der verschiedenen Signale mit hoher Geschwindigkeit zwischen dem CPU 10, dem Beschleuniger 20, dem On-Chip-Speicher 131, der DMAC 141, der Stromsteuereinheit 142, der Sicherheitsschaltung 147, der Speichersteuerung 143, der DDR-SDRAM-Steuerung 144, der USB-Schnittstellenschaltung 145 und der Anzeigeschnittstellenschaltung 146. Beispielsweise kann ein AMBA-AHB (advanced microcontoroller bus artcitecture-advanced high-perfermance bus) als Bus verwendet werden.
  • Der On-Chip-Speicher 131 weist eine Schaltungskonfiguration zum Speichern der Daten oder eines Programms auf, die/das in die Schaltung in der integrierten Schaltung 390, wie z. B. den CPU 10 oder den Beschleuniger 20, eingegeben oder von diesem ausgegeben werden/wird.
  • Die DMAC 141 ist eine direkte Speicherzugriffssteuerung. Mit der DMAC 141 können die Peripheriegeräte außer dem CPU 10 ohne den CPU 10 durch auf den On-Chip-Speicher 131 zugreifen.
  • Die Stromsteuereinheit 142 weist eine Schaltungskonfiguration zum Steuern von Power-Gating der Schaltung, wie z. B. des CPU-Kerns, in der integrierten Schaltung 390 auf.
  • Die Sicherheitsschaltung 147 weist eine Schaltungskonfiguration zum Erhöhen der Vertraulichkeit eines Signals auf; beispielsweise wird ein verschlüsseltes Signal zwischen der integrierten Schaltung 390 und einer externen Schaltung übertragen und empfangen.
  • Die Speichersteuerung 143 weist eine Schaltungskonfiguration zum Schreiben eines Programms, das in dem CPU 10 oder dem Beschleuniger 20 ausgeführt wird, in einen Programmspeicher außerhalb der integrierten Schaltung 390 oder Lesen des Programms aus diesem auf.
  • Die DDR-SDRAM-Steuerung 144 weist eine Schaltungskonfiguration zum Schreiben der Daten in den Hauptspeicher, wie z. B. einen DRAM, außerhalb der integrierten Schaltung 390 oder Lesen der Daten aus diesem auf.
  • Die USB-Schnittstellenschaltung 145 weist eine Schaltungskonfiguration zum Übertragen der Daten auf eine Schaltung außerhalb der integrierten Schaltung 390 und Empfangen der Daten von dieser über einen USB-Anschluss auf.
  • Die Anzeigeschnittstellenschaltung 146 weist eine Schaltungskonfiguration zum Übertragen der Daten auf eine Anzeigevorrichtung außerhalb der integrierten Schaltung 390 und Empfangen der Daten von dieser auf.
  • Die Stromversorgungsschaltung 160 ist eine Schaltung zum Erzeugen einer Spannung, die in der integrierten Schaltung 390 verwendet wird. Beispielsweise ist die Stromversorgungsschaltung 160 eine Schaltung zum Erzeugen einer negativen Spannung, die einem Rückgate eines OS-Transistors zugeführt wird und die elektrischen Eigenschaften stabilisiert.
  • Ein Bus 140B mit geringer Geschwindigkeit ist ein Bus zum Übertragen und Empfangen der verschiedenen Signale mit geringer Geschwindigkeit zwischen der Unterbrechungssteuerschaltung 151, der Schnittstellenschaltung 152, der Batteriesteuerschaltung 153 und der ADU/DAU-Schnittstellenschaltung 154. Beispielsweise kann ein AMBA-APB (advanced peripheral bus) als Bus verwendet werden. Verschiedene Signale werden zwischen dem Bus 140A mit hoher Geschwindigkeit und dem Bus 140B mit geringer Geschwindigkeit über die Brückenschaltung 150 übertragen und empfangen.
  • Die Unterbrechungssteuerschaltung 151 weist eine Schaltungskonfiguration zum Durchführen einer Unterbrechungsverarbeitung gemäß der Anforderung auf, die von einem Peripheriegerät empfangen wird.
  • Die Schnittstellenschaltung 152 weist eine Schaltungskonfiguration auf, bei der eine Schnittstelle, wie z. B. ein UART (universal asynchronous receiver/transmitter), eine I2C (inter-integrated circuit) oder eine SPI (serial peripheral interface), arbeitet.
  • Die Batteriesteuerschaltung 153 weist eine Schaltungskonfiguration zum Übertragen und Empfangen der Daten bezüglich des Ladens und Entladens einer Batterie außerhalb der integrierten Schaltung 390 auf.
  • Die ADU/DAU-Schnittstellenschaltung 154 weist eine Schaltungskonfiguration zum Übertragen der Daten auf ein Gerät, das ein analoges Signal ausgibt, wie z. B. ein mikroelektromechanisches System- (micro electro mechanical systems, MEMS-) Gerät, außerhalb der integrierten Schaltung 390 und Empfangen der Daten von diesem auf.
  • 28A und 28B stellen jeweils ein Beispiel für die Anordnung von Schaltungsblöcken dar, die ein SoC bilden. Wie in der in 28A dargestellten integrierten Schaltung 390 können die Komponenten, die in dem Blockdiagramm der 27 dargestellt werden, in getrennten Bereichen auf einem Chip angeordnet werden.
  • Es sei angemerkt, dass der On-Chip-Speicher 131, der in 27 dargestellt wird, mit einer Speicherschaltung, die einen OS-Transistor beinhaltet, wie z. B. einem NOSRAM, ausgebildet werden kann. Das heißt, dass der On-Chip-Speicher 131 und die Speicherschaltung 121 die gleiche Schaltungskonfiguration aufweisen. Daher können in dem Fall, in dem ein SoC gebildet wird, der On-Chip-Speicher 131 und die Speicherschaltung 121 wie in einer in 28B dargestellten integrierten Schaltung 390E integriert und in dem gleichen Bereich angeordnet werden.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung, die oben beschrieben worden ist, können eine neuartige Halbleitervorrichtung und ein neuartiges elektronisches Gerät bereitgestellt werden. Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung können eine Halbleitervorrichtung und ein elektronisches Gerät mit geringem Stromverbrauch bereitgestellt werden. Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung können eine Halbleitervorrichtung und ein elektronisches Gerät bereitgestellt werden, bei denen die Wärmeerzeugung unterdrückt werden kann.
  • Diese Ausführungsform kann je nach Bedarf mit einer Beschreibung der anderen Ausführungsformen kombiniert werden.
  • (Ausführungsform 6)
  • Bei dieser Ausführungsform werden ein elektronisches Gerät, ein beweglicher Gegenstand und ein arithmetisches System, in denen jeweils die bei der vorstehenden Ausführungsform beschriebene integrierte Schaltung 390 verwendet werden kann, anhand von 29A bis 32 beschrieben.
  • 29A ist eine Außenansicht eines Autos als Beispiel für den beweglichen Gegenstand. 29B stellt auf einfache Weise eine Datenkommunikation in dem Auto dar. Ein Auto 590 beinhaltet eine Vielzahl von Kameras 591 und dergleichen. Das Auto 590 beinhaltet ferner verschiedene Sensoren, wie z. B. ein Infrarotradar, ein Millimeterwellenradar und ein Laserradar (nicht dargestellt).
  • Bei dem Auto 590 kann die vorstehende integrierte Schaltung 390 für die Kameras 591 und dergleichen verwendet werden. Das Auto 590 beurteilt die Verkehrsinformationen um dieses herum, wie z. B. das Vorhandensein einer Leitplanke oder eines Fußgängers, und kann ein automatisches Fahren durchführen, indem eine Vielzahl von durch die Kameras 591 in mehreren Aufnahmerichtungen 592 aufgenommenen Bildern durch die bei der vorstehenden Ausführungsform beschriebenen integrierte Schaltung 390 verarbeitet und über einen Bus 593 oder dergleichen in einer Hoststeuerung 594 oder dergleichen kollektiv analysiert wird. Die integrierte Schaltung 390 kann auch für ein System verwendet werden, das die Navigation, Risikovorhersage oder dergleichen durchführt.
  • Bei der integrierten Schaltung 390 werden erhaltene Bilddaten einer arithmetischen Verarbeitung durch ein neuronales Netzwerk oder dergleichen unterzogen, wodurch Verarbeitungen, wie z. B. eine Erhöhung der Bildauflösung, eine Verringerung der Geräusche der Bilder, eine Gesichtserkennung (zur Sicherheit oder dergleichen), eine Gegenstanderkennung (zum automatischen Fahren oder dergleichen), eine Bildkomprimierung, eine Bildkorrektur (zum Erhöhen eines Dynamikbereichs), eine Bildwiederherstellung eines linsenfreien Bildsensors, eine Positionsbestimmung, eine Schriftzeichenerkennung und eine Verringerung der Reflexion bzw. Blendung, durchgeführt werden können.
  • Das Auto ist oben als Beispiel für den beweglichen Gegenstand beschrieben worden; der bewegliche Gegenstand ist nicht auf das Auto beschränkt. Beispielsweise können als beweglicher Gegenstand ein Zug, ein Einschienenbahn, ein Schiff, ein Flugkörper (ein Hubschrauber, ein unbemanntes Flugzeug (eine Drohne), ein Flugzeug oder eine Rakete) und dergleichen angegeben werden. Durch Anwenden eines Computers einer Ausführungsform der vorliegenden Erfindung auf diese beweglichen Gegenstände können sie mit einem System, bei dem die künstliche Intelligenz verwendet wird, ausgestattet werden.
  • 30A ist eine Außenansicht, die ein Beispiel für ein tragbares elektronisches Gerät darstellt. 30B stellt auf einfache Weise eine Datenkommunikation in dem tragbaren elektronischen Gerät dar. Ein tragbares elektronisches Gerät 595 beinhaltet eine gedruckte Leiterplatte 596, einen Lautsprecher 597, eine Kamera 598, ein Mikrofon 599 und dergleichen.
  • Bei dem tragbaren elektronischen Gerät 595 kann die integrierte Schaltung 390 auf der gedruckten Leiterplatte 596 bereitgestellt werden. Die Zweckmäßigkeit des tragbaren elektronischen Geräts 595 für den Benutzer kann erhöht werden, indem mehrere Daten, die durch den Lautsprecher 597, die Kamera 598, das Mikrofon 599 und dergleichen erhalten werden, unter Verwendung der bei der vorstehenden Ausführungsform beschriebenen integrierten Schaltung 390 verarbeitet und analysiert werden. Darüber hinaus kann die integrierte Schaltung 390 für ein System verwendet werden, das die Audioführung, die Bildersuche oder dergleichen durchführt.
  • Bei der integrierten Schaltung 390 werden erhaltene Bilddaten einer arithmetischen Verarbeitung durch ein neuronales Netzwerk oder dergleichen unterzogen, wodurch Verarbeitungen, wie z. B. eine Erhöhung der Bildauflösung, eine Verringerung der Geräusche der Bilder, eine Gesichtserkennung (zur Sicherheit oder dergleichen), eine Gegenstanderkennung (zum automatischen Fahren oder dergleichen), eine Bildkomprimierung, eine Bildkorrektur (zum Erhöhen eines Dynamikbereichs), eine Bildwiederherstellung eines linsenfreien Bildsensors, eine Positionsbestimmung, eine Schriftzeichenerkennung und eine Verringerung der Reflexion bzw. Blendung, durchgeführt werden können.
  • Eine in 31A dargestellte tragbare Spielkonsole 1100 beinhaltet ein Gehäuse 1101, ein Gehäuse 1102, ein Gehäuse 1103, einen Anzeigeabschnitt 1104, ein Gelenk 1105, Bedientasten 1107 und dergleichen. Das Gehäuse 1101, das Gehäuse 1102 und das Gehäuse 1103 können voneinander abgetrennt werden. Indem das Gelenk 1105, das in dem Gehäuse 1101 bereitgestellt wird, an einem Gehäuse 1108 montiert wird, können Bilder, die an den Anzeigeabschnitt 1104 ausgegeben werden, an ein anderes Videogerät ausgegeben werden. Währenddessen können, indem das Gehäuse 1102 und das Gehäuse 1103 an einem Gehäuse 1109 montiert werden, das Gehäuse 1102 und das Gehäuse 1103 integriert werden und als Bedienabschnitt dienen. Die bei der vorstehenden Ausführungsform dargestellte integrierte Schaltung 390 kann an einem Chip oder dergleichen, der an einem Substrat des Gehäuses 1102 und des Gehäuses 1103 bereitgestellt wird, montiert werden.
  • 31B stellt ein elektronisches Gerät 1120 dar, das in der Form von USB-Anschluss-Stick ist. Das elektronische Gerät 1120 beinhaltet ein Gehäuse 1121, eine Kappe 1122, einen USB-Anschluss 1123 und ein Substrat 1124. Das Substrat 1124 ist in dem Gehäuse 1121 untergebracht. Beispielsweise werden ein Speicher-Chip 1125 und ein Steuer-Chip 1126 an dem Substrat 1124 angebracht. Die bei der vorstehenden Ausführungsform dargestellte integrierte Schaltung 390 kann an dem Steuer-Chip 1126 des Substrats 1124 oder dergleichen montiert werden.
  • 31C stellt einen humanoiden Roboter 1130 dar. Der Roboter 1130 beinhaltet Sensoren 2101 bis 2106 und eine Steuerschaltung 2110. Beispielsweise kann die bei der vorstehenden Ausführungsform dargestellte integrierte Schaltung 390 an der Steuerschaltung 2110 montiert werden.
  • Die bei der vorstehenden Ausführungsform dargestellte integrierte Schaltung 390 kann nicht in einem elektronischen Gerät bereitgestellt, sondern kann in einem Server verwendet werden, der mit dem elektronische Gerät kommunizieren kann. In diesem Fall kann ein arithmetisches System aus dem elektronischen Gerät und dem Server ausgebildet werden. 32 stellt ein Konfigurationsbeispiel eines Systems 3000 dar.
  • Das System 3000 wird aus einem elektronischen Gerät 3001 und einem Server 3002 ausgebildet. Die Kommunikation zwischen dem elektronischen Gerät 3001 und dem Server 3002 kann über eine Internetverbindung 3003 durchgeführt werden.
  • Der Server 3002 beinhaltet eine Vielzahl von Gestellen 3004. Eine Vielzahl von Substraten 3005 wird in jedem der Vielzahl von Gestellen bereitgestellt, und die bei der vorstehenden Ausführungsform dargestellte integrierte Schaltung 390 kann über jedem der Substrate 3005 montiert werden. Auf diese Weise wird ein neuronales Netzwerk in dem Server 3002 gebildet. Der Server 3002 kann unter Verwendung der Daten, die von dem elektronischen Gerät 3001 über die Internetverbindung 3003 eingegeben werden, eine arithmetische Verarbeitung des neuronalen Netzwerks durchführen. Ein Ergebnis der arithmetischen Verarbeitung durch den Server 3002 kann je nach Bedarf über die Internetverbindung 3003 an das elektronische Gerät 3001 gesendet werden. Dadurch kann die Belastung von der arithmetischen Verarbeitung bei dem elektronischen Gerät 3001 verringert werden.
  • Diese Ausführungsform kann je nach Bedarf mit einer Beschreibung der anderen Ausführungsformen kombiniert werden.
  • (Anmerkungen zur Erläuterung dieser Beschreibung und dergleichen)
  • Im Folgenden werden Anmerkungen zur Beschreibung der vorstehenden Ausführungsformen und der Konfigurationen der Ausführungsformen angeführt.
  • Eine Ausführungsform der vorliegenden Erfindung kann konstruiert werden, indem die Konfiguration, die bei einer Ausführungsform beschrieben wird, angemessen mit einer Konfiguration kombiniert wird, die bei einer anderen Ausführungsform oder einem Beispiel beschrieben wird. In dem Fall, in dem eine Vielzahl von Konfigurationsbeispielen bei einer Ausführungsform gezeigt wird, können die Konfigurationsbeispiele je nach Bedarf kombiniert werden.
  • Es sei angemerkt, dass ein Inhalt (oder ein Teil davon), der bei einer Ausführungsform beschrieben wird, auf einen anderen Inhalt (oder einen Teil davon), der bei der Ausführungsform beschrieben wird, und/oder einen Inhalt (oder einen Teil davon), der bei einer oder mehreren anderen Ausführungsform/en beschrieben wird, angewendet, mit ihm/ihnen kombiniert oder durch ihn/sie ersetzt werden kann.
  • Es sei angemerkt, dass sich bei jeder Ausführungsform ein Inhalt, der bei der Ausführungsform beschrieben wird, auf einen Inhalt, der unter Bezugnahme auf verschiedene Zeichnungen beschrieben wird, oder auf einen Inhalt bezieht, der mit dem in dieser Beschreibung offenbarten Text beschrieben wird.
  • Es sei angemerkt, dass, indem ein Schema (oder ein Teil davon), das bei einer Ausführungsform beschrieben wird, mit einem anderen Teil des Schemas, einem anderen Schema (oder einem Teil davon), das bei der Ausführungsform beschrieben wird, und/oder einem Schema (oder einem Teil davon), das bei einer oder mehreren anderen Ausführungsform/en beschrieben wird, kombiniert wird, viel mehr Schemata gebildet werden können.
  • Darüber hinaus werden in einem Blockdiagramm in dieser Beschreibung und dergleichen Komponenten funktionell eingeteilt und durch Blöcke gezeigt, die voneinander unabhängig sind. Jedoch ist es bei einer realen Schaltung oder dergleichen manchmal schwierig, derartige Komponenten funktionell einzuteilen, und es gibt einen Fall, in dem eine Schaltung für eine Vielzahl von Funktionen zuständig ist, oder einen Fall, in dem eine Vielzahl von Schaltungen für eine Funktion zuständig ist. Deshalb zeigen Blöcke in einem Blockdiagramm nicht notwendigerweise Komponenten, die in dieser Beschreibung beschrieben werden; ihre Erläuterung kann je nach Sachlage gegebenenfalls mit einem weiteren Begriff erfolgen.
  • In Zeichnungen wird die Größe, die Dicke einer Schicht oder der Bereich der einfachen Beschreibung halber beliebig bestimmt. Deshalb sind sie nicht notwendigerweise auf das Größenverhältnis beschränkt. Es sei angemerkt, dass die Zeichnungen der Klarheit halber schematisch gezeigt sind und dass Ausführungsformen der vorliegenden Erfindung nicht auf die Formen oder Werte, welche in den Zeichnungen gezeigt sind, beschränkt sind. Beispielsweise können Schwankungen eines Signals, einer Spannung oder eines Stroms aufgrund eines Rauschens oder Schwankungen eines Signals, einer Spannung oder eines Stroms aufgrund eines Zeitunterschiedes mit eingeschlossen werden.
  • Die Positionsbeziehung zwischen Komponenten, die in den Zeichnungen und dergleichen dargestellten werden, ist relativ. Daher werden dann, wenn Komponenten anhand von Zeichnungen beschrieben werden, in einigen Fällen Begriffe zum Beschreiben der Positionsbeziehung, wie z. B. „über“ und „unter“, der Einfachheit halber verwendet. Die Positionsbeziehung zwischen Komponenten ist nicht auf die Erläuterung dieser Beschreibung beschränkt, und eine Beschreibung kann je nach Situation angemessen erfolgen.
  • In dieser Beschreibung und dergleichen werden bei einer Beschreibung der Verbindungsbeziehung eines Transistors die Begriffe „ein Anschluss von Source und Drain“ (oder eine erste Elektrode oder ein erster Anschluss) und „der andere Anschluss von Source und Drain“ (oder eine zweite Elektrode oder ein zweiter Anschluss) verwendet. Das liegt daran, dass eine Source und ein Drain eines Transistors je nach der Struktur, den Betriebsbedingungen oder dergleichen des Transistors gegeneinander ausgetauscht werden können. Es sei angemerkt, dass die Source oder der Drain des Transistors je nach Situation angemessen auch als Source- (oder Drain-) Anschluss, Source- (oder Drain-) Elektrode oder dergleichen bezeichnet werden kann.
  • In dieser Beschreibung und dergleichen schränken die Begriffe „Elektrode“ und „Leitung“ die Funktionen dieser Komponenten nicht ein. Beispielsweise wird in einigen Fällen eine „Elektrode“ als Teil einer „Leitung“ verwendet und umgekehrt. Darüber hinaus kann mit dem Begriff „Elektrode“ oder „Leitung“ auch eine Kombination aus einer Vielzahl von integrierten „Elektroden“ oder „Leitungen“ gemeint sein.
  • In dieser Beschreibung und dergleichen können „Spannung“ und „Potential“ gegeneinander ausgetauscht werden. Der Begriff „Spannung“ bezieht sich auf eine Potentialdifferenz von einem Bezugspotential. Wenn beispielsweise das Bezugspotential eine Erdspannung ist, kann „Spannung“ durch „Potential“ ersetzt werden. Das Erdpotential bedeutet nicht notwendigerweise 0 V. Es sei angemerkt, dass Potentiale relative Werte sind und dass das Potential, mit dem eine Leitung oder dergleichen versorgt wird, in einigen Fällen in Abhängigkeit von dem Bezugspotential verändert wird.
  • In dieser Beschreibung und dergleichen kann ein Knoten in Abhängigkeit von der Schaltungskonfiguration, der Vorrichtungsstruktur oder dergleichen auch als Anschluss, Leitung, Elektrode, leitende Schicht, Leiter, Verunreinigungsbereich oder dergleichen bezeichnet werden. Außerdem kann ein Anschluss, eine Leitung oder dergleichen auch als Knoten bezeichnet werden.
  • In dieser Beschreibung und dergleichen ist mit dem Ausdruck „A und B sind miteinander verbunden“ der Fall gemeint, in dem A und B elektrisch miteinander verbunden sind. Dabei ist mit dem Ausdruck „A und B sind elektrisch miteinander verbunden“ eine Verbindung gemeint, bei der elektrische Signale zwischen A und B übertragen werden können, wenn ein Objekt (das Objekt bezeichnet ein Element, wie z. B. einen Schalter, einen Transistor oder eine Diode, eine Schaltung, die das Element und eine Leitung beinhaltet, oder dergleichen) zwischen A und B vorhanden ist. Es sei angemerkt, dass der Fall, in dem A und B elektrisch miteinander verbunden sind, den Fall umfasst, in dem A und B direkt miteinander verbunden sind. Dabei ist mit dem Ausdruck „A und B sind direkt miteinander verbunden“ eine Verbindung gemeint, bei der elektrische Signale zwischen A und B über eine Leitung (oder eine Elektrode) oder dergleichen übertragen werden können, ohne dass dabei das vorstehende Objekt zwischen A und B vorhanden ist. Mit anderen Worten: Die direkte Verbindung bezeichnet eine Verbindung, die als gleicher Schaltplan angesehen werden kann, wenn sie als Ersatzschaltung dargestellt wird.
  • In dieser Beschreibung und dergleichen wird ein Schalter in einen leitenden Zustand (Durchlasszustand) oder einen nichtleitenden Zustand (Sperrzustand) versetzt, um zu bestimmen, ob ein Strom dort hindurchfließt oder nicht. Alternativ handelt es sich bei einem Schalter um ein Element, das eine Funktion zum Auswählen und Ändern eines Strompfades aufweist.
  • In dieser Beschreibung und dergleichen bezieht sich die Kanallänge beispielsweise auf einen Abstand zwischen einer Source und einem Drain in einem Bereich, in dem ein Halbleiter (oder ein Abschnitt eines Halbleiters, in dem ein Strom fließt, wenn ein Transistor eingeschaltet ist) und ein Gate einander überlappen, oder in einem Bereich, in dem in einer Draufsicht auf den Transistor ein Kanal gebildet wird.
  • In dieser Beschreibung und dergleichen bezieht sich die Kanalbreite beispielsweise auf die Länge eines Abschnitts, in dem eine Source und ein Drain in einem Bereich, in dem ein Halbleiter (oder ein Abschnitt eines Halbleiters, in dem ein Strom fließt, wenn ein Transistor eingeschaltet ist) und eine Gate-Elektrode einander überlappen, oder in einem Bereich, in dem in einer Draufsicht auf den Transistor ein Kanal gebildet wird, einander zugewandt sind.
  • In dieser Beschreibung und dergleichen können die Begriffe „Film“ und „Schicht“ je nach Sachlage oder Umständen untereinander ausgetauscht werden. Beispielsweise kann der Begriff „leitende Schicht“ in einigen Fällen durch den Begriff „leitender Film“ ersetzt werden. Beispielsweise kann der Begriff „Isolierfilm“ in einigen Fällen durch den Begriff „Isolierschicht“ ersetzt werden.
  • Bezugszeichenliste
    • BGL1
    Leitung,
    C11
    Kondensatorelement,
    CK1
    Knoten,
    D1
    Knoten,
    GCLK1
    Taktsignal,
    I1
    Eingabeschicht,
    M1
    Zwischenschicht,
    M3
    Zwischenschicht,
    M11
    Transistor,
    M12
    Transistor,
    M13
    Transistor,
    O1
    Ausgabeschicht,
    PSE0
    Signal,
    PSE1
    Signal,
    PSE2
    Signal,
    Q_N
    Ausgabesignal,
    Q_1
    Ausgabesignal,
    Q1
    Knoten,
    RBL_N
    Lese-Bitleitung,
    RBL_1
    Lese-Bitleitung,
    RWL_M
    Lese-Wortleitung,
    RWL_1
    Lese-_Wortleitung,
    SLEEP1
    Signal,
    SN11
    Knoten,
    SW_N
    Schalter,
    SW_1
    Schalter,
    SW1
    Transistor,
    t1
    Zeitpunkt,
    t2
    Zeitpunkt,
    t3
    Zeitpunkt,
    t4
    Zeitpunkt,
    t5
    Zeitpunkt,
    t6
    Zeitpunkt,
    t7
    Zeitpunkt,
    WBL_1
    Schreib-Bitleitung,
    WWL_M
    Schreib-Wortleitung,
    WWL_1
    Schreib-Wortleitung,
    10
    CPU,
    20
    Beschleuniger,
    21
    arithmetischer Verarbeitungsabschnitt,
    22
    Speicherabschnitt,
    22_N
    Speicherschaltungsschicht,
    22_1
    Speicherschaltungsschicht,
    22 2
    Speicherschaltungsschicht,
    23
    arithmetische Schaltung,
    23_N
    arithmetische Schaltung,
    23_1
    arithmetische Schaltung,
    24
    Speicherschaltung,
    24_N
    Speicherschaltung,
    24_P
    Speicherschaltung,
    24A
    Speicherschaltung,
    24B
    Speicherschaltung,
    24C
    Speicherschaltung,
    24D
    Speicherschaltung,
    24E
    Speicherschaltung,
    25
    Transistor,
    25_N
    Transistor,
    25_P
    Transistor,
    25A
    Transistor,
    25B
    Transistor,
    26
    Transistor,
    26_N
    Transistor,
    26_P
    Transistor,
    26B
    Transistor,
    27
    Transistor,
    27­_N
    Transistor,
    27_P
    Transistor,
    28
    Kondensatorelement,
    28_N
    Kondensatorelement,
    28_P
    Kondensatorelement,
    28A
    Kondensatorelement,
    28B
    Kondensatorelement,
    29
    Halbleiterschicht,
    30
    Bus,
    31
    Leitung,
    32
    Transistor,
    33A
    Transistor,
    33B
    Transistor,
    34
    Antenne,
    35
    Treiberschaltung,
    36A
    Isolator,
    36B
    Isolator,
    41
    Leseschaltung,
    42
    Bit-Produkt-Summen-Operations-Einheit,
    43
    Akkumulator,
    44
    Latch-Schaltung,
    45
    Codierschaltung,
    46
    Inverterschaltung,
    47
    Logikschaltung,
    50
    Neuron,
    51
    Schicht,
    52
    Schicht,
    53
    Schicht,
    54
    Schicht,
    61
    Steuerung,
    62
    Zeilendecoder,
    63
    Wortleitungstreiber,
    64
    Spaltendecoder,
    65
    Treiber,
    66
    Vorladeschaltung,
    67
    Leseverstärker,
    68
    Wähler,
    71
    Eingabepuffer,
    72
    arithmetische Verarbeitungssteuerschaltung,
    76
    WA,
    100
    Halbleitervorrichtung,
    110
    Treiberschaltungsschicht,
    111
    CPU-Kern,
    112
    Befehl-Cache,
    113
    Datencache,
    114
    Busschnittstellenschaltung,
    121
    Speicherschaltung,
    122
    arithmetische Schaltung,
    123
    Steuerschaltung,
    131
    On-Chip-Speicher,
    140A
    Bus mit hoher Geschwindigkeit,
    140B
    Bus mit geringer Geschwindigkeit,
    141
    DMAC,
    142
    Stromsteuereinheit,
    143
    Speichersteuerung,
    144
    Steuerung,
    145
    Schnittstellenschaltung,
    146
    Anzeigeschnittstellenschaltung,
    147
    Sicherheitsschaltung,
    150
    Brückenschaltung,
    151
    Steuerschaltung,
    152
    Schnittstellenschaltung,
    153
    Batteriesteuerschaltung,
    154
    Schnittstellenschaltung,
    160
    Stromversorgungsschaltung,
    193
    PMU,
    200
    CPU-Kern,
    202
    Cache-Speichervorrichtung,
    203
    Cache-Speichervorrichtung,
    205
    Busschnittstellenabschnitt,
    210
    Stromschalter,
    211
    Stromschalter,
    212
    Stromschalter,
    214
    Pegelverschieber,
    220
    Flipflop,
    221
    Abtast-Flipflop,
    221A
    Takt-Pufferschaltung,
    222
    Sicherungsschaltung,
    390
    integrierte Schaltung,
    390E
    integrierte Schaltung,
    590
    Auto,
    591
    Kamera,
    592
    Aufnahmerichtung,
    593
    Bus,
    594
    Hoststeuerung,
    595
    tragbares elektronisches Gerät,
    596
    gedruckte Leiterplatte,
    597
    Lautsprecher,
    598
    Kamera,
    599
    Mikrofon,
    600
    Transistor,
    605
    Leiter,
    605a
    Leiter,
    605b
    Leiter,
    607
    Leiter,
    611
    Isolator,
    612
    Isolator,
    614
    Isolator,
    615
    Leiter,
    616
    Isolator,
    622
    Isolator,
    624
    Isolator,
    630
    Oxid,
    630a
    Oxid,
    630b
    Oxid,
    630c
    Oxid,
    640
    Leiter,
    640a
    Leiter,
    640b
    Leiter,
    640c
    Leiter,
    640d
    Leiter,
    642
    Leiter,
    642a
    Leiter,
    642b
    Leiter,
    643
    Oxid,
    643a
    Oxid,
    643b
    Oxid,
    646
    Leiter,
    646a
    Leiter,
    646b
    Leiter,
    650
    Isolator,
    655
    Kondensatorelement,
    656
    Leiter,
    657
    Leiter,
    660
    Leiter,
    660a
    Leiter,
    660b
    Leiter,
    672
    Isolator,
    673
    Isolator,
    674
    Isolator,
    680
    Isolator,
    682
    Isolator,
    683
    Isolator,
    684
    Isolator,
    685
    Isolator,
    686
    Isolator,
    687
    Isolator,
    688
    Isolator,
    689
    Isolator,
    690
    Transistor,
    700
    Transistor,
    705
    Leiter,
    705a
    Leiter,
    705b
    Leiter,
    715
    Leiter,
    730
    Oxid,
    730a
    Oxid,
    730b
    Oxid,
    730c
    Oxid,
    742
    Leiter,
    742a
    Leiter,
    742b
    Leiter,
    743
    Oxid,
    743a
    Oxid,
    743b
    Oxid,
    750
    Isolator,
    760
    Leiter,
    760a
    Leiter,
    760b
    Leiter,
    790
    Transistor,
    800
    Transistor,
    811
    Substrat,
    813
    Halbleiterbereich,
    814a
    niederohmiger Bereich,
    814b
    niederohmiger Bereich,
    815
    Isolator,
    816
    Leiter,
    820
    Isolator,
    822
    Isolator,
    824
    Isolator,
    826
    Isolator,
    828
    Leiter,
    830
    Leiter,
    850
    Isolator,
    852
    Isolator,
    854
    Isolator,
    856
    Leiter,
    857
    Leiter,
    860
    Speicherschaltung,
    860_1
    Speicherschaltung,
    860 2
    Speicherschaltung,
    860 3
    Speicherschaltung,
    860_4
    Speicherschaltung,
    860_5
    Speicherschaltung,
    860_6
    Speicherschaltung,
    870
    Speicherschaltungsschicht,
    870_n
    Speicherschaltungsschicht,
    870_1
    Speicherschaltungsschicht,
    871
    Siliziumschicht,
    876
    Leiter,
    878
    Leiter,
    1100
    tragbareSpielkonsole,
    1101
    Gehäuse,
    1102
    Gehäuse,
    1103
    Gehäuse,
    1104
    Anzeigeabschnitt,
    1105
    Gelenk,
    1107
    Bedientaste,
    1108
    Gehäuse,
    1109
    Gehäuse,
    1120
    elektronisches Gerät,
    1121
    Gehäuse,
    1122
    Kappe,
    1123
    USB-Anschluss,
    1124
    Substrat,
    1125
    Speicher-Chip,
    1126
    Steuer-Chip,
    1130
    Roboter,
    2101
    Sensor,
    2106
    Sensor,
    2110
    Steuerschaltung,
    3000
    System,
    3001
    elektronisches Gerät,
    3002
    Server,
    3003
    Internetverbindung,
    3004
    Gestell,
    3005
    Substrat,
    3210
    WA,
    7654
    WA,

Claims (11)

  1. Halbleitervorrichtung, die einen CPU und einen Beschleuniger umfasst, wobei der Beschleuniger eine erste Speicherschaltung, eine zweite Speicherschaltung und eine arithmetische Schaltung umfasst, wobei die erste Speicherschaltung einen ersten Transistor umfasst, wobei die zweite Speicherschaltung einen zweiten Transistor umfasst, wobei der erste Transistor und der zweite Transistor jeweils eine Halbleiterschicht umfassen, die ein Metalloxid in einem Kanalbildungsbereich enthält, wobei die arithmetische Schaltung einen dritten Transistor umfasst, wobei der dritte Transistor eine Halbleiterschicht umfasst, die Silizium in einem Kanalbildungsbereich enthält, wobei der CPU einen CPU-Kern umfasst, der ein Flipflop umfasst, in dem eine Sicherungsschaltung bereitgestellt ist, wobei die Sicherungsschaltung einen vierten Transistor umfasst, wobei der vierte Transistor eine Halbleiterschicht umfasst, die ein Metalloxid in einem Kanalbildungsbereich enthält, wobei der erste Transistor und der zweite Transistor in unterschiedlichen Schichten bereitgestellt sind, und wobei die Schicht, die den ersten Transistor umfasst, und die Schicht, die den zweiten Transistor umfasst, über einer Schicht bereitgestellt sind, die den dritten Transistor umfasst.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die Sicherungsschaltung eine Funktion aufweist, bei Power-Gating des CPU Daten, die in dem Flipflop gehalten werden, in einem Zustand, in dem die Zufuhr einer Stromversorgungsspannung gestoppt ist, zu halten.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei die erste Speicherschaltung und die zweite Speicherschaltung eine Funktion zum Halten von Daten aufweisen, die in die arithmetische Schaltung eingegeben werden.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei die zweite Speicherschaltung eine Schaltungskonfiguration aufweist, die sich von derjenigen der ersten Speicherschaltung unterscheidet.
  5. Halbleitervorrichtung, die einen CPU und einen Beschleuniger umfasst, wobei der Beschleuniger eine erste Speicherschaltung, eine zweite Speicherschaltung und eine arithmetische Schaltung umfasst, wobei die erste Speicherschaltung einen ersten Transistor umfasst, wobei die zweite Speicherschaltung einen zweiten Transistor umfasst, wobei der erste Transistor und der zweite Transistor jeweils eine Halbleiterschicht umfassen, die ein Metalloxid in einem Kanalbildungsbereich enthält, wobei die arithmetische Schaltung einen dritten Transistor umfasst, wobei der dritte Transistor eine Halbleiterschicht umfasst, die Silizium in einem Kanalbildungsbereich enthält, wobei der erste Transistor und der zweite Transistor in unterschiedlichen Schichten bereitgestellt sind, wobei die Schicht, die den ersten Transistor umfasst, über einer Schicht bereitgestellt ist, die den dritten Transistor umfasst, wobei die Schicht, die den zweiten Transistor umfasst, über der Schicht bereitgestellt ist, die den ersten Transistor umfasst, und wobei die erste Speicherschaltung Datenhalteeigenschaften aufweist, die sich von denjenigen der zweiten Speicherschaltung unterscheiden.
  6. Halbleitervorrichtung nach Anspruch 5, wobei die erste Speicherschaltung eine Funktion zum Halten von Daten, die in die arithmetische Schaltung eingegeben werden, oder Daten, die von der arithmetischen Schaltung ausgegeben werden, aufweist.
  7. Halbleitervorrichtung nach Anspruch 5 oder 6, wobei eine Amplitudenspannung zum Ansteuern des ersten Transistors niedriger ist als eine Amplitudenspannung zum Ansteuern des zweiten Transistors.
  8. Halbleitervorrichtung nach einem der Ansprüche 5 bis 7, wobei die Dicke eines Gate-Isolierfilms des ersten Transistors kleiner ist als die Dicke eines Gate-Isolierfilms des zweiten Transistors.
  9. Halbleitervorrichtung nach einem der Ansprüche 5 bis 8, wobei die zweite Speicherschaltung eine Schaltungskonfiguration aufweist, die sich von derjenigen der ersten Speicherschaltung unterscheidet.
  10. Halbleitervorrichtung nach einem der Ansprüche 1 bis 9, wobei die arithmetische Schaltung eine Schaltung ist, die eine Produkt-Summen-Operation durchführt.
  11. Halbleitervorrichtung nach einem der Ansprüche 1 bis 10, wobei das Metalloxid In, Ga und Zn umfasst.
DE112020006360.7T 2019-12-27 2020-12-14 Halbleitervorrichtung Pending DE112020006360T5 (de)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2019-238710 2019-12-27
JP2019238710 2019-12-27
JP2020-005295 2020-01-16
JP2020005295 2020-01-16
JP2020169003 2020-10-06
JP2020-169003 2020-10-06
PCT/IB2020/061872 WO2021130591A1 (ja) 2019-12-27 2020-12-14 半導体装置

Publications (1)

Publication Number Publication Date
DE112020006360T5 true DE112020006360T5 (de) 2022-10-27

Family

ID=76575740

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112020006360.7T Pending DE112020006360T5 (de) 2019-12-27 2020-12-14 Halbleitervorrichtung

Country Status (6)

Country Link
US (1) US20230040508A1 (de)
JP (1) JPWO2021130591A1 (de)
KR (1) KR20220120598A (de)
CN (1) CN114902414A (de)
DE (1) DE112020006360T5 (de)
WO (1) WO2021130591A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117094281B (zh) * 2023-10-19 2024-02-13 杭州行芯科技有限公司 获取热力学参数的方法、电子设备及存储介质

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019033233A (ja) * 2017-08-10 2019-02-28 株式会社半導体エネルギー研究所 半導体装置、および電子機器
JP7004453B2 (ja) * 2017-08-11 2022-01-21 株式会社半導体エネルギー研究所 グラフィックスプロセッシングユニット
KR102531991B1 (ko) * 2017-08-25 2023-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP2019046199A (ja) * 2017-09-01 2019-03-22 株式会社半導体エネルギー研究所 プロセッサ、および電子機器
JP2019047006A (ja) * 2017-09-05 2019-03-22 株式会社半導体エネルギー研究所 半導体装置、電子機器
US11093820B2 (en) 2017-10-19 2021-08-17 General Electric Company Image analysis using deviation from normal data

Also Published As

Publication number Publication date
CN114902414A (zh) 2022-08-12
US20230040508A1 (en) 2023-02-09
JPWO2021130591A1 (de) 2021-07-01
WO2021130591A1 (ja) 2021-07-01
KR20220120598A (ko) 2022-08-30

Similar Documents

Publication Publication Date Title
DE112018004814T5 (de) Arithmetische Vorrichtung und elektronisches Gerät
DE112018002191T5 (de) Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
DE112018000887T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE112018002796T5 (de) Vergleichsschaltung, Halbleitervorrichtung, elektronische Komponente und elektronisches Gerät
US20220085020A1 (en) Memory device
DE112016000926T5 (de) Speichersystem und Informationsverarbeitungssystem
DE112017007860T5 (de) Ladungsfangschicht in dünnfilmtransistoren mit rückseitigem gate
DE112018006639T5 (de) Speichervorrichtung
DE112019003445T5 (de) Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
DE112020004469T5 (de) Halbleitervorrichtung
US20220139917A1 (en) Memory device and semiconductor device including the memory device
DE112019002901T5 (de) Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
DE112018002846T5 (de) Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
US11955538B2 (en) Semiconductor device and method for manufacturing semiconductor device
DE112020004415T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE112019005195T5 (de) Halbleitervorrichtung und elektronisches Gerät
DE112018003263T5 (de) Speichervorrichtung
DE112018000776T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen dieser
DE112019005845T5 (de) Vorrichtung zur Erkennung von Anomalien in einer Sekundärbatterie und Halbleitervorrichtung
DE112020006360T5 (de) Halbleitervorrichtung
DE112020000823T5 (de) Halbleitervorrichtung und elektronisches Gerät
DE112018001745T5 (de) Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
DE112018005590T5 (de) Additionsverfahren, Halbleitervorrichtung und elektronisches Gerät
US20220276839A1 (en) Semiconductor device
DE112021004474T5 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R083 Amendment of/additions to inventor(s)