DE112018001745T5 - Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung - Google Patents

Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung Download PDF

Info

Publication number
DE112018001745T5
DE112018001745T5 DE112018001745.1T DE112018001745T DE112018001745T5 DE 112018001745 T5 DE112018001745 T5 DE 112018001745T5 DE 112018001745 T DE112018001745 T DE 112018001745T DE 112018001745 T5 DE112018001745 T5 DE 112018001745T5
Authority
DE
Germany
Prior art keywords
insulator
oxide
transistor
conductor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112018001745.1T
Other languages
English (en)
Inventor
Shunpei Yamazaki
Naoto Yamade
Hiroshi Fujiki
Tsutomu Murakawa
Toshihiko Takeuchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of DE112018001745T5 publication Critical patent/DE112018001745T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17736—Structural details of routing resources

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Eine hoch integrierte Halbleitervorrichtung wird bereitgestellt.Die Halbleitervorrichtung beinhaltet einen Oxidhalbleiter, der einen ersten Bereich, einen zweiten Bereich, einen dritten Bereich, der sich neben dem ersten Bereich und dem zweiten Bereich befindet, und einen vierten Bereich, der sich neben dem zweiten Bereich befindet, umfasst, einen ersten Isolator über dem Oxidhalbleiter, einen ersten Leiter über dem ersten Isolator, einen zweiten Isolator über dem Oxidhalbleiter, dem ersten Isolator und dem ersten Leiter, einen dritten Isolator auf einer Seitenfläche des ersten Isolators und einer Seitenfläche des ersten Leiters, wobei der zweite Isolator dazwischen angeordnet ist, einen vierten Isolator über dem zweiten Isolator und dem dritten Isolator und einen zweiten Leiter, der in Kontakt mit dem Oxidhalbleiter bereitgestellt ist. Der erste Bereich ist in Kontakt mit dem ersten Isolator und überlappt sich mit dem dritten Isolator, wobei der erste Isolator und der Leiter dazwischen angeordnet sind. Der zweite Bereich ist in Kontakt mit dem zweiten Isolator und überlappt sich mit dem dritten Isolator, wobei der zweite Isolator dazwischen angeordnet ist. Der dritte Bereich ist in Kontakt mit dem zweiten Isolator und überlappt sich mit dem dritten Isolator, wobei der zweite Isolator und der dritte Isolator dazwischen angeordnet sind. Der vierte Bereich ist in Kontakt mit dem zweiten Leiter.

Description

  • Technisches Gebiet
  • Eine Ausführungsform der vorliegenden Erfindung betrifft eine Halbleitervorrichtung und ein Herstellungsverfahren der Halbleitervorrichtung. Eine weitere Ausführungsform der vorliegenden Erfindung betrifft einen Halbleiterwafer, ein Modul und ein elektronisches Gerät.
  • Es sei angemerkt, dass in dieser Beschreibung und dergleichen eine Halbleitervorrichtung im Allgemeinen eine Vorrichtung bezeichnet, die unter Nutzung von Halbleitereigenschaften arbeiten kann. Ein Halbleiterelement, wie z. B. ein Transistor, eine Halbleiterschaltung, eine arithmetische Vorrichtung und eine Speichervorrichtung sind jeweils eine Ausführungsform einer Halbleitervorrichtung. In einigen Fällen können eine Anzeigevorrichtung (z. B. eine Flüssigkristallanzeigevorrichtung und eine lichtemittierende Anzeigevorrichtung), eine Projektionsvorrichtung, eine Beleuchtungsvorrichtung, eine elektrooptische Vorrichtung, eine Energiespeichervorrichtung, eine Speichervorrichtung, eine Halbleiterschaltung, eine Abbildungsvorrichtung, ein elektronisches Gerät und dergleichen jeweils eine Halbleitervorrichtung beinhalten.
  • Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung nicht auf das vorstehende technische Gebiet beschränkt ist. Eine Ausführungsform der Erfindung, die in dieser Beschreibung und dergleichen offenbart wird, betrifft einen Gegenstand, ein Verfahren oder ein Herstellungsverfahren. Eine weitere Ausführungsform der vorliegenden Erfindung betrifft einen Prozess, eine Maschine, ein Erzeugnis oder eine Zusammensetzung (Zusammensetzung eines Materials).
  • Stand der Technik
  • In den letzten Jahren sind Halbleitervorrichtungen entwickelt worden, und eine LSI, eine CPU oder einen Speicher werden weithin verwendet. Eine CPU beinhaltet eine integrierte Halbleiterschaltung (mit mindestens einem Transistor und einem Speicher), die von einem Halbleiterwafer getrennt ist, und ist ein Aggregat von Halbleiterelementen, die jeweils mit einer Elektrode, die ein Verbindungsanschluss ist, versehen sind.
  • Eine Halbleiterschaltung (IC-Chip), wie z. B. eine LSI, eine CPU oder ein Speicher, wird auf einer Leiterplatte, beispielsweise auf einer gedruckten Leiterplatte, montiert, um als Komponente verschiedener elektronischer Geräte verwendet zu werden.
  • Außerdem hat eine Technik, bei der ein Transistor unter Verwendung eines Halbleiterdünnfilms ausgebildet wird, der über einem Substrat mit einer isolierenden Oberfläche ausgebildet ist, Aufmerksamkeit erregt. Der Transistor wird in einer Vielzahl von elektronischen Geräten verwendet, wie z. B. einer integrierten Schaltung (integrated circuit, IC) und einer Bildanzeigevorrichtung (auch einfach als Anzeigevorrichtung bezeichnet). Ein Halbleitermaterial auf Silizium-Basis ist als Halbleiterdünnfilm, der für einen Transistor anwendbar ist, weithin bekannt. Als weiteres Material hat ein Oxidhalbleiter Aufmerksamkeit erregt.
  • Es ist bekannt, dass ein Transistor, der einen Oxidhalbleiter enthält, in einem Sperrzustand einen sehr niedrigen Leckstrom aufweist. Beispielsweise werden eine CPU mit geringem Stromverbrauch und dergleichen offenbart, bei der die Eigenschaft eines niedrigen Leckstroms des Transistors, der einen Oxidhalbleiter enthält, genutzt wird (siehe Patentdokument 1).
  • Zusätzlich wird eine Technik offenbart, bei der Oxidhalbleiterschichten mit unterschiedlichen Elektronenaffinitäten (oder Niveaus der Leitungsbandminima) übereinander angeordnet werden, um die Ladungsträgerbeweglichkeit eines Transistors zu erhöhen (siehe Patentdokument 2 und Patentdokument 3).
  • In den letzten Jahren ist eine Nachfrage nach einer integrierten Schaltung, bei der Transistoren und dergleichen mit hoher Dichte integriert sind, mit Verringerungen der Größe und des Gewichts der elektronischen Geräte gestiegen. Ferner soll die Produktivität einer Halbleitervorrichtung, die eine integrierte Schaltung beinhaltet, verbessert werden.
  • Außerdem ist ein Halbleitermaterial auf Silizium-Basis als Halbleiterdünnfilm, der für einen Transistor anwendbar ist, weithin bekannt. Als weiteres Material hat ein Oxidhalbleiter Aufmerksamkeit erregt. Als Oxidhalbleiter sind beispielsweise nicht nur ein einkomponentiges Metalloxid, wie z. B. Indiumoxid oder Zinkoxid, sondern auch ein mehrkomponentiges Metalloxid bekannt. Unter dem mehrkomponentigen Metalloxid ist insbesondere ein In-Ga-Zn-Oxid (nachstehend auch als IGZO bezeichnet) intensiv untersucht worden.
  • Aus den Untersuchungen über IGZO sind in dem Oxidhalbleiter eine kristalline Struktur mit Ausrichtung bezüglich der c-Achse (c-axis aligned crystalline structure, CAAC-Struktur) und eine nanokristalline (nanocrystalline, nc-) Struktur, welche weder einkristallin noch amorph sind, herausgefunden worden (siehe Nichtpatentdokument 1 bis Nichtpatentdokument 3). In Nichtpatentdokument 1 und Nichtpatentdokument 2 wird eine Technik zum Ausbilden eines Transistors unter Verwendung eines Oxidhalbleiters mit einer CAAC-Struktur offenbart. Außerdem zeigen Nichtpatentdokument 4 und Nichtpatentdokument 5, dass selbst ein Oxidhalbleiter mit niedrigerer Kristallinität als diejenigen der CAAC-Struktur und der nc-Struktur einen feinen Kristall aufweist.
  • Außerdem weist ein Transistor, der IGZO als Aktivschicht enthält, einen sehr niedrigen Sperrstrom auf (siehe Nichtpatentdokument 6), und eine LSI und eine Anzeige, die die Eigenschaften nutzen, sind berichtet worden (siehe Nichtpatentdokument 7 und Nichtpatentdokument 8).
  • [Referenzen]
  • [Patentdokumente]
    • [Patentdokument 1] Japanische Patentoffenlegungsschrift Nr. 2012-257187
    • [Patentdokument 2] Japanische Patentoffenlegungsschrift Nr. 2011-124360
    • [Patentdokument 3] Japanische Patentoffenlegungsschrift Nr. 2011-138934
  • [N ichtpatentdokumente]
    • [Nichtpatentdokument 1] S. Yamazaki et al., „SID Symposium Digest of Technical Papers", 2012, Vol. 43, Ausgabe 1, SS. 183-186.
    • [Nichtpatentdokument 2] S. Yamazaki et al., „Japanese Journal of Applied Physics", 2014, Vol. 53, Nummer 4S, SS. 04ED18-1-04ED18-10.
    • [Nichtpatentdokument 3] S. Ito et al., „The Proceedings of AM-FPD‘13 Digest of Technical Papers", 2013, SS. 151-154.
    • [Nichtpatentdokument 4] S. Yamazaki et al., „ECS Journal of Solid State Science and Technology", 2014, Vol. 3, Ausgabe 9, SS. Q3012-Q3022.
    • [Nichtpatentdokument 5] S. Yamazaki, „ECS Transactions", 2014, Vol. 64, Ausgabe 10, SS. 155-164.
    • [Nichtpatentdokument 6] K. Kato et al., „Japanese Journal of Applied Physics", 2012, Vol. 51, SS. 021201-1-021201-7.
    • [Nichtpatentdokument 7] S. Matsuda et al., „2015 Symposium on VLSI Technology Digest of Technical Papers", 2015, SS. T216-T217.
    • [Nichtpatentdokument 8] S. Amano et al., „SID Symposium Digest of Technical Papers", 2010, Vol. 41, Ausgabe 1, SS. 626-629.
  • Zusammenfassung der Erfindung
  • Durch die Erfindung zu lösendes Problem
  • Eine Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung mit vorteilhaften elektrischen Eigenschaften bereitzustellen. Eine Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung bereitzustellen, die miniaturisiert oder hoch integriert werden kann. Eine Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung mit hoher Produktivität bereitzustellen.
  • Eine Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung bereitzustellen, die dazu geeignet ist, Daten für eine lange Zeit zu halten. Eine Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung bereitzustellen, die dazu geeignet ist, Daten mit hoher Geschwindigkeit zu schreiben. Eine Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung mit hoher Designflexibilität bereitzustellen. Eine Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung bereitzustellen, deren Stromverbrauch verringert werden kann. Eine Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine neuartige Halbleitervorrichtung bereitzustellen.
  • Es sei angemerkt, dass die Beschreibung dieser Aufgaben dem Vorhandensein weiterer Aufgaben nicht im Wege steht. Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung nicht notwendigerweise sämtliche dieser Aufgaben erfüllt. Es sei angemerkt, dass andere Aufgaben als diese aus den Erläuterungen der Beschreibung, der Zeichnungen, der Patentansprüche und dergleichen ersichtlich werden und die anderen Aufgaben als diese aus den Erläuterungen der Beschreibung, der Zeichnungen, der Patentansprüche und dergleichen abgeleitet werden können.
  • Mittel zur Lösung des Problems
  • Eine Ausführungsform der vorliegenden Erfindung ist eine Halbleitervorrichtung, die beinhaltet: einen Oxidhalbleiter, der einen ersten Bereich, einen zweiten Bereich, einen dritten Bereich, der sich neben dem ersten Bereich und dem zweiten Bereich befindet, und einen vierten Bereich, der sich neben dem zweiten Bereich befindet, umfasst, einen ersten Isolator über dem Oxidhalbleiter, einen ersten Leiter über dem ersten Isolator, einen zweiten Isolator über dem Oxidhalbleiter, dem ersten Isolator und dem ersten Leiter, einen dritten Isolator auf einer Seitenfläche des ersten Isolators und einer Seitenfläche des ersten Leiters, wobei der zweite Isolator dazwischen angeordnet ist, einen vierten Isolator über dem zweiten Isolator und dem dritten Isolator und einen zweiten Leiter, der in Kontakt mit dem Oxidhalbleiter bereitgestellt ist. Der erste Bereich ist in Kontakt mit dem ersten Isolator und überlappt sich mit dem dritten Isolator, wobei der erste Isolator und der Leiter dazwischen angeordnet sind. Der zweite Bereich ist in Kontakt mit dem zweiten Isolator und überlappt sich mit dem dritten Isolator, wobei der zweite Isolator dazwischen angeordnet ist. Der dritte Bereich ist in Kontakt mit dem zweiten Isolator und überlappt sich mit dem dritten Isolator, wobei der zweite Isolator und der dritte Isolator dazwischen angeordnet sind. Der vierte Bereich ist in Kontakt mit dem zweiten Leiter. Der zweite Isolator ist ein Metalloxid, und der dritte Isolator ist ein Film, der Wasserstoff oder Stickstoff enthält.
  • Bei der vorstehenden Ausführungsform kann der zweite Isolator Aluminiumoxid sein.
  • Bei der vorstehenden Ausführungsform kann der vierte Isolator Siliziumnitrid sein.
  • Bei der vorstehenden Ausführungsform kann die Dicke des zweiten Isolators in einem Bereich, der sich mit dem zweiten Bereich überlappt, kleiner sein als diejenige in einem Bereich, der sich mit dem dritten Bereich überlappt.
  • Bei der vorstehenden Ausführungsform kann die Dicke des zweiten Isolators in dem Bereich, der sich mit dem dritten Bereich überlappt, größer als oder gleich 3,0 nm sein, und die Dicke des zweiten Isolators in dem Bereich, der sich mit dem zweiten Bereich überlappt, kann kleiner als oder gleich 3,0 nm sein.
  • Eine Ausführungsform der vorliegenden Erfindung ist ein Halbleiter, der beinhaltet: einen ersten Transistor, der einen ersten Oxidhalbleiter, der einen ersten Bereich, einen zweiten Bereich, einen dritten Bereich, der sich neben dem ersten Bereich und dem zweiten Bereich befindet, und einen vierten Bereich, der sich neben dem zweiten Bereich befindet, umfasst, einen ersten Isolator über dem ersten Oxidhalbleiter und einen ersten Leiter über dem ersten Isolator beinhaltet, einen zweiten Transistor, der einen zweiten Oxidhalbleiter, der einen fünften Bereich, einen sechsten Bereich, einen siebten Bereich, der sich neben dem fünften Bereich und dem sechsten Bereich befindet, und einen achten Bereich, der sich neben dem sechsten Bereich befindet, umfasst, einen zweiten Isolator, der sich mit dem fünften Bereich überlappt, und einen zweiten Leiter über dem zweiten Isolator beinhaltet, einen dritten Isolator über dem ersten Oxidhalbleiter, dem zweiten Oxidhalbleiter, dem ersten Isolator, dem zweiten Isolator, dem ersten Leiter und dem zweiten Leiter, einen vierten Isolator auf einer Seitenfläche des ersten Isolators und einer Seitenfläche des ersten Leiters, wobei der dritte Isolator dazwischen angeordnet ist, einen fünften Isolator auf einer Seitenfläche des zweiten Isolators und einer Seitenfläche des zweiten Leiters, wobei der dritte Isolator dazwischen angeordnet ist, und einen sechsten Isolator über dem dritten Isolator, dem vierten Isolator und dem fünften Isolator. Der erste Bereich ist in Kontakt mit dem ersten Isolator und überlappt sich mit dem dritten Isolator, wobei der erste Isolator und der erste Leiter dazwischen angeordnet sind. Der zweite Bereich und der sechste Bereich sind in Kontakt mit dem dritten Isolator und überlappen sich mit dem sechsten Isolator, wobei der dritte Isolator dazwischen angeordnet ist. Der dritte Bereich ist in Kontakt mit dem dritten Isolator und überlappt sich mit dem sechsten Isolator, wobei der dritte Isolator und der vierte Isolator dazwischen angeordnet sind. Der siebte Bereich ist in Kontakt mit dem dritten Isolator und überlappt sich mit dem sechsten Isolator, wobei der dritte Isolator und der fünfte Isolator dazwischen angeordnet sind. Der vierte Bereich ist in Kontakt mit einem dritten Leiter. Der achte Bereich ist in Kontakt mit einem vierten Leiter. Der fünfte Bereich umfasst einen Bereich, der einschichtig ist. Der dritte Isolator ist ein Metalloxid, und der sechste Isolator ist ein Film, der Wasserstoff oder Stickstoff enthält.
  • Bei der vorstehenden Ausführungsform ist der dritte Isolator Aluminiumoxid.
  • Bei der vorstehenden Ausführungsform ist der sechste Isolator Siliziumnitrid.
  • Bei der vorstehenden Ausführungsform ist die Dicke des dritten Isolators in Bereichen, die sich mit jedem des zweiten Bereichs und des sechsten Bereichs überlappen, kleiner als diejenige in Bereichen, die sich mit jedem des dritten Bereichs und des siebten Bereichs überlappen.
  • Bei der vorstehenden Ausführungsform ist die Dicke des dritten Isolators in den Bereichen, die sich mit jedem des dritten Bereichs und des siebten Bereichs überlappen, größer als oder gleich 3,0 nm, und die Dicke des dritten Isolators in den Bereichen, die sich mit jedem des zweiten Bereichs und des sechsten Bereichs überlappen, ist kleiner als oder gleich 3,0 nm.
  • Wirkungen der Erfindung
  • Einer Ausführungsform der vorliegenden Erfindung entsprechend kann eine Halbleitervorrichtung mit vorteilhaften elektrischen Eigenschaften bereitgestellt werden. Einer Ausführungsform der vorliegenden Erfindung entsprechend kann eine Halbleitervorrichtung bereitgestellt werden, die miniaturisiert oder hoch integriert werden kann. Einer Ausführungsform der vorliegenden Erfindung entsprechend kann eine Halbleitervorrichtung mit hoher Produktivität bereitgestellt werden.
  • Alternativ kann eine Halbleitervorrichtung bereitgestellt werden, die dazu geeignet ist, Daten für eine lange Zeit zu halten. Alternativ kann eine Halbleitervorrichtung bereitgestellt werden, die dazu geeignet ist, Daten mit hoher Geschwindigkeit zu schreiben. Alternativ kann eine Halbleitervorrichtung mit hoher Designflexibilität bereitgestellt werden. Alternativ kann eine Halbleitervorrichtung bereitgestellt werden, deren Stromverbrauch verringert werden kann. Alternativ kann eine neuartige Halbleitervorrichtung bereitgestellt werden.
  • Es sei angemerkt, dass die Beschreibung dieser Wirkungen dem Vorhandensein weiterer Wirkungen nicht im Wege steht. Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung nicht notwendigerweise sämtliche dieser Wirkungen aufweist. Es sei angemerkt, dass andere Wirkungen als diese aus den Erläuterungen der Beschreibung, der Zeichnungen, der Patentansprüche und dergleichen ersichtlich werden und die anderen Wirkungen als diese aus den Erläuterungen der Beschreibung, der Zeichnungen, der Patentansprüche und dergleichen abgeleitet werden können.
  • Figurenliste
    • [1] Eine Draufsicht und Querschnittsansichten einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung.
    • [2] Eine Querschnittsansicht einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung.
    • [3] Eine Draufsicht und Querschnittsansichten, die ein Herstellungsverfahren einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellen.
    • [4] Eine Draufsicht und Querschnittsansichten, die ein Herstellungsverfahren einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellen.
    • [5] Eine Draufsicht und Querschnittsansichten, die ein Herstellungsverfahren einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellen.
    • [6] Eine Draufsicht und Querschnittsansichten, die ein Herstellungsverfahren einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellen.
    • [7] Eine Draufsicht und Querschnittsansichten, die ein Herstellungsverfahren einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellen.
    • [8] Eine Draufsicht und Querschnittsansichten, die ein Herstellungsverfahren einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellen.
    • [9] Eine Draufsicht und Querschnittsansichten, die ein Herstellungsverfahren einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellen.
    • [10] Eine Draufsicht und Querschnittsansichten, die ein Herstellungsverfahren einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellen.
    • [11] Eine Draufsicht und Querschnittsansichten, die ein Herstellungsverfahren einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellen.
    • [12] Eine Draufsicht und Querschnittsansichten, die ein Herstellungsverfahren einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellen.
    • [13] Eine Draufsicht und Querschnittsansichten, die ein Herstellungsverfahren einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellen.
    • [14] Eine Draufsicht und Querschnittsansichten einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung.
    • [15] Eine Draufsicht und Querschnittsansichten einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung.
    • [16] Eine Draufsicht und Querschnittsansichten einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung.
    • [17] Eine Draufsicht und Querschnittsansichten einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung.
    • [18] Eine Draufsicht und Querschnittsansichten einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung.
    • [19] Ein Schaltplan und eine Querschnittsansicht einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung.
    • [20] Ein Schaltplan und eine Querschnittsansicht einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung.
    • [21] Eine Querschnittsansicht, die eine Struktur einer Speichervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellt.
    • [22] Eine Querschnittsansicht, die eine Struktur einer Speichervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellt.
    • [23] Eine Querschnittsansicht, die eine Struktur einer Speichervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellt.
    • [24] Ein Schaltplan und eine Querschnittsansicht, die eine Struktur einer Speichervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellen.
    • [25] Eine Querschnittsansicht einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung.
    • [26] Eine Draufsicht auf eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung.
    • [27] Querschnittsansichten, die ein Herstellungsverfahren einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellen.
    • [28] Querschnittsansichten, die ein Herstellungsverfahren einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellen.
    • [29] Querschnittsansichten, die ein Herstellungsverfahren einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellen.
    • [30] Querschnittsansichten, die ein Herstellungsverfahren einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellen.
    • [31] Querschnittsansichten, die ein Herstellungsverfahren einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellen.
    • [32] Querschnittsansichten, die ein Herstellungsverfahren einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellen.
    • [33] Ein Schaltplan und eine Querschnittsansicht einer Speichervorrichtung einer Ausführungsform der vorliegenden Erfindung.
    • [34] Querschnittsansichten einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung.
    • [35] Eine Querschnittsansicht einer Speichervorrichtung einer Ausführungsform der vorliegenden Erfindung.
    • [36] Eine Querschnittsansicht, die eine Struktur einer Speichervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellt.
    • [37] Ein Blockdiagramm, das ein Konfigurationsbeispiel einer Speichervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellt.
    • [38] Schaltpläne, die jeweils ein Konfigurationsbeispiel einer Speichervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellen.
    • [39] Ein Blockdiagramm, das ein Konfigurationsbeispiel einer Speichervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellt.
    • [40] Blockdiagramme und ein Schaltplan, die ein Konfigurationsbeispiel einer Speichervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellen.
    • [41] Blockdiagramme, die ein Konfigurationsbeispiel einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellen.
    • [42] Ein Blockdiagramm und ein Schaltplan, die ein Konfigurationsbeispiel einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellen, und ein Zeitdiagramm, das ein Betriebsbeispiel der Halbleitervorrichtung zeigt.
    • [43] Ein Blockdiagramm, das ein Konfigurationsbeispiel einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellt.
    • [44] Ein Schaltplan, der ein Konfigurationsbeispiel einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellt, und ein Zeitdiagramm, das ein Betriebsbeispiel der Halbleitervorrichtung zeigt.
    • [45] Ein Blockdiagramm, das ein Strukturbeispiel eines KI-Systems einer Ausführungsform der vorliegenden Erfindung darstellt.
    • [46] Blockdiagramme, die jeweils ein Anwendungsbeispiel eines KI-Systems einer Ausführungsform der vorliegenden Erfindung darstellen.
    • [47] Eine schematische perspektivische Ansicht, die ein Strukturbeispiel eines IC darstellt, der ein KI-System einer Ausführungsform der vorliegenden Erfindung umfasst.
    • [48] Diagramme, die jeweils ein elektronisches Gerät einer Ausführungsform der vorliegenden Erfindung darstellen.
    • [49] Fotografien, die jeweils ein Querschnitts-TEM-Bild von Proben eines Beispiels zeigen.
  • Ausführungsarten der Erfindung
  • Nachstehend werden Ausführungsformen anhand von Zeichnungen beschrieben. Jedoch können die Ausführungsformen in vielen verschiedenen Modi implementiert werden, und es ist für Fachleute leicht verständlich, dass Modi und Details davon auf verschiedene Weise verändert werden können, ohne dabei vom Gedanken und Schutzbereich abzuweichen. Demzufolge sollte die vorliegende Erfindung nicht als auf die Beschreibung der folgenden Ausführungsformen beschränkt angesehen werden.
  • In den Zeichnungen ist außerdem die Größe, die Dicke einer Schicht oder der Bereich in einigen Fällen der Klarheit halber übertrieben dargestellt. Deshalb sind sie nicht notwendigerweise auf das Größenverhältnis beschränkt. Es sei angemerkt, dass die Zeichnungen ideale Beispiele schematisch zeigen und dass es keine Beschränkung auf Formen oder Werte gibt, welche in den Zeichnungen gezeigt sind. Beispielsweise könnte bei dem tatsächlichen Herstellungsprozess die Größe einer Schicht, einer Fotolackmaske oder dergleichen unabsichtlich durch eine Behandlung, wie z. B. Ätzen, verringert werden, was in einigen Fällen zum leichteren Verständnis nicht dargestellt wird. In den Zeichnungen sind die gleichen Abschnitte oder Abschnitte mit ähnlichen Funktionen durch die gleichen Bezugszeichen in unterschiedlichen Zeichnungen gekennzeichnet, und ihre Beschreibung wird in einigen Fällen nicht wiederholt. Des Weiteren wird das gleiche Schraffurmuster für Abschnitte mit ähnlichen Funktionen verwendet, und in einigen Fällen sind die Abschnitte nicht eigens durch Bezugszeichen gekennzeichnet.
  • Des Weiteren könnte im Besonderen bei einer Draufsicht (auch als „Planansicht“ bezeichnet), einer perspektivischen Ansicht oder dergleichen die Darstellung von einigen Komponenten zum leichteren Verständnis der Erfindung weggelassen werden. Außerdem könnte die Darstellung von einigen verdeckten Linien und dergleichen weggelassen werden.
  • Des Weiteren werden die Ordinalzahlen, wie z. B. erstes und zweites, in dieser Beschreibung und dergleichen aus Gründen der Zweckmäßigkeit verwendet, und sie kennzeichnen weder die Reihenfolge von Schritten noch die Anordnungsreihenfolge von Schichten. Daher kann beispielsweise eine angemessene Beschreibung erfolgen, auch wenn „erstes“ durch „zweites“ oder „drittes“ ersetzt wird. Außerdem sind die Ordinalzahlen in dieser Beschreibung und dergleichen nicht notwendigerweise denjenigen gleich, die zur Spezifizierung einer Ausführungsform der vorliegenden Erfindung verwendet werden.
  • Des Weiteren werden in dieser Beschreibung Begriffe zum Beschreiben der Anordnung, wie z. B. „über“ und „unter“, aus Gründen der Zweckmäßigkeit verwendet, um die Positionsbeziehung zwischen Komponenten anhand von Zeichnungen zu beschreiben. Ferner verändert sich die Positionsbeziehung zwischen Komponenten angemessen entsprechend der Richtung, in der jede Komponente beschrieben wird. Deshalb gibt es keine Beschränkung bezüglich der Begriffe in dieser Beschreibung, und sie können je nach der Situation in angemessener Weise umformuliert werden.
  • In dem Fall, in dem es beispielsweise eine explizite Beschreibung „X und Y sind verbunden“ in dieser Beschreibung und dergleichen gibt, werden der Fall, in dem X und Y elektrisch verbunden sind, der Fall, in dem X und Y funktional verbunden sind, und der Fall, in dem X und Y direkt verbunden sind, in dieser Beschreibung und dergleichen offenbart. Demzufolge ist, ohne Beschränkung auf eine vorbestimmte Verbindungsbeziehung, beispielsweise auf eine in Zeichnungen oder Texten dargestellte Verbindungsbeziehung, eine andere Verbindungsbeziehung als die in Zeichnungen oder Texten dargestellte Verbindungsbeziehung in den Zeichnungen oder den Texten enthalten.
  • Hier stellen X und Y jeweils einen Gegenstand (z. B. eine Vorrichtung, ein Element, eine Schaltung, eine Leitung, eine Elektrode, einen Anschluss, einen leitenden Film oder eine Schicht) dar.
  • Beispiele für den Fall, in dem X und Y direkt verbunden sind, umfassen den Fall, in dem ein Element, das eine elektrische Verbindung zwischen X und Y ermöglicht (z. B. ein Schalter, ein Transistor, ein Kondensator, ein Induktor, ein Widerstand, eine Diode, ein Anzeigeelement, ein Licht emittierendes Element oder eine Last), nicht zwischen X und Y angeschlossen ist, und den Fall, in dem Xund Y verbunden sind, ohne dass ein Element, das eine elektrische Verbindung zwischen X und Y ermöglicht (z. B. ein Schalter, ein Transistor, ein Kondensator, ein Induktor, ein Widerstand, eine Diode, ein Anzeigeelement, ein Licht emittierendes Element oder eine Last), dazwischen angeordnet ist.
  • In einem Beispiel für den Fall, in dem X und Y elektrisch verbunden sind, kann/können ein oder mehrere Element/e, das/die eine elektrische Verbindung zwischen X und Y ermöglicht/ermöglichen (z. B. ein Schalter, ein Transistor, ein Kondensator, ein Induktor, ein Widerstand, eine Diode, ein Anzeigeelement, ein Licht emittierendes Element oder eine Last), zwischen X und Y angeschlossen sein. Es sei angemerkt, dass der Schalter derart gesteuert wird, dass er ein- oder ausgeschaltet wird. Das heißt, dass der Schalter eine Funktion aufweist, in einen leitenden Zustand (Durchlasszustand) oder einen nichtleitenden Zustand (Sperrzustand) versetzt zu werden, um zu steuern, ob ein Strom fließt oder nicht. Alternativ weist der Schalter eine Funktion zum Auswählen und Umschalten eines Strompfades auf. Es sei angemerkt, dass der Fall, in dem X und Y elektrisch verbunden sind, den Fall umfasst, in dem X und Y direkt verbunden sind.
  • In einem Beispiel für den Fall, in dem X und Yfunktional verbunden sind, kann/können eine oder mehrere Schaltung/en, die eine funktionale Verbindung zwischen X und Y ermöglicht/ermöglichen (z. B. eine Logikschaltung (ein Inverter, eine NAND-Schaltung, eine NOR-Schaltung oder dergleichen), eine Signalwandlerschaltung (eine DA-Wandlerschaltung, eine AD-Wandlerschaltung, eine Gammakorrekturschaltung oder dergleichen), eine Potentialpegel-Wandlerschaltung (eine Stromversorgungsschaltung (z. B. eine Aufwärtsschaltung oder eine Abwärtsschaltung), eine Pegelverschiebungsschaltung zum Ändern des Potentialpegels eines Signals oder dergleichen), eine Spannungsquelle, eine Stromquelle, eine schaltende Schaltung, eine Verstärkerschaltung (eine Schaltung, die die Signalamplitude, die Strommenge oder dergleichen erhöhen kann, ein Operationsverstärker, eine Differenzverstärkerschaltung, eine Source-Folgeschaltung, eine Pufferschaltung oder dergleichen), eine Signalerzeugungsschaltung, eine Speicherschaltung, eine Steuerschaltung oder dergleichen), zwischen X und Y angeschlossen sein. Es sei angemerkt, dass in dem Fall, in dem ein von X ausgegebenes Signal an Y gesendet wird, auch dann, wenn beispielsweise eine weitere Schaltung zwischen X und Y liegt, X und Y funktional verbunden sind. Es sei angemerkt, dass der Fall, in dem X und Y funktional verbunden sind, den Fall, in dem X und Y direkt verbunden sind, und den Fall umfasst, in dem X und Y elektrisch verbunden sind.
  • In dieser Beschreibung und dergleichen ist ein Transistor ein Element, das mindestens drei Anschlüsse beinhaltet, nämlich ein Gate, einen Drain und eine Source. Der Transistor umfasst einen Kanalbildungsbereich zwischen dem Drain (einem Drain-Anschluss, einem Drain-Bereich oder einer Drain-Elektrode) und der Source (einem Source-Anschluss, einem Source-Bereich oder einer Source-Elektrode), und ein Strom kann durch den Kanalbildungsbereich zwischen der Source und dem Drain fließen. Es sei angemerkt, dass in dieser Beschreibung und dergleichen ein Kanalbildungsbereich einen Bereich bezeichnet, durch den ein Strom hauptsächlich fließt.
  • Des Weiteren können dann, wenn beispielsweise Transistoren mit unterschiedlichen Polaritäten zum Einsatz kommen oder die Stromflussrichtung im Schaltungsbetrieb geändert wird, Funktionen einer Source und eines Drains untereinander ausgetauscht werden. Deshalb können die Begriffe „Source“ und „Drain“ in dieser Beschreibung und dergleichen derart verwendet werden, dass sie untereinander ausgetauscht sind.
  • Es sei angemerkt, dass die Kanallänge beispielsweise einen Abstand zwischen einer Source (Source-Bereich oder Source-Elektrode) und einem Drain (Drain-Bereich oder Drain-Elektrode) in einem Bereich, in dem in einer Draufsicht auf einen Transistor ein Halbleiter (oder ein Abschnitt eines Halbleiters, in dem ein Strom fließt, wenn ein Transistor eingeschaltet ist) und eine Gate-Elektrode einander überlappen, oder in einem Bereich bezeichnet, in dem ein Kanal gebildet wird. Es sei angemerkt, dass bei einem Transistor Kanallängen nicht notwendigerweise in allen Bereichen den gleichen Wert aufweisen. Mit anderen Worten: Die Kanallänge eines Transistors ist in einigen Fällen nicht auf einen einzigen Wert beschränkt. Deshalb handelt es sich bei der Kanallänge in dieser Beschreibung um einen beliebigen Wert, den Maximalwert, den Minimalwert oder den Durchschnittswert in einem Bereich, in dem ein Kanal gebildet wird.
  • Die Kanalbreite bezeichnet beispielsweise die Länge eines Abschnitts, in dem eine Source und ein Drain in einem Bereich, in dem ein Halbleiter (oder ein Abschnitt eines Halbleiters, in dem ein Strom fließt, wenn ein Transistor eingeschaltet ist) und eine Gate-Elektrode einander überlappen, oder in einem Bereich, in dem ein Kanal gebildet wird, einander zugewandt sind. Es sei angemerkt, dass bei einem Transistor Kanalbreiten nicht notwendigerweise in allen Bereichen den gleichen Wert aufweisen. Mit anderen Worten: Die Kanalbreite eines Transistors ist in einigen Fällen nicht auf einen einzigen Wert beschränkt. Deshalb handelt es sich bei der Kanalbreite in dieser Beschreibung um einen beliebigen Wert, den Maximalwert, den Minimalwert oder den Durchschnittswert in einem Bereich, in dem ein Kanal gebildet wird.
  • Es sei angemerkt, dass sich in einigen Fällen abhängig von Transistorstrukturen eine Kanalbreite in einem Bereich, in dem ein Kanal tatsächlich gebildet wird (nachstehend auch als „effektive Kanalbreite“ bezeichnet), von einer Kanalbreite unterscheidet, die in einer Draufsicht auf einen Transistor gezeigt ist (nachstehend auch als „scheinbare Kanalbreite“ bezeichnet). Beispielsweise ist in dem Fall, in dem eine Gate-Elektrode eine Seitenfläche eines Halbleiters bedeckt, eine effektive Kanalbreite größer als eine scheinbare Kanalbreite, und in einigen Fällen kann ihr Einfluss nicht ignoriert werden. Bei einem miniaturisierten Transistor mit einer Gate-Elektrode, die eine Seitenfläche eines Halbleiters bedeckt, erhöht sich in einigen Fällen beispielsweise der Anteil eines Kanalbildungsbereichs, der in einer Seitenfläche eines Halbleiters gebildet wird. In diesem Fall ist eine effektive Kanalbreite größer als eine scheinbare Kanalbreite.
  • In einem derartigen Fall ist eine effektive Kanalbreite in einigen Fällen durch Messung schwierig zu schätzen. Die Schätzung einer effektiven Kanalbreite aus einem Designwert erfordert beispielsweise eine Annahme, dass die Form eines Halbleiters bekannt ist. Deshalb ist es in dem Fall, in dem die Form eines Halbleiters nicht genau bekannt ist, schwierig, eine effektive Kanalbreite genau zu messen.
  • In dieser Beschreibung wird daher in einigen Fällen eine scheinbare Kanalbreite als „Breite eines umschlossenen Kanals (SCW: surrounded channel width)“ bezeichnet. In dieser Beschreibung kann es außerdem dazu kommen, dass in dem Fall, in dem der Begriff „Kanalbreite“ in einfacher Weise verwendet wird, er eine Breite eines umschlossenen Kanals oder eine scheinbare Kanalbreite bezeichnet. Alternativ kann es in dieser Beschreibung dazu kommen, dass in dem Fall, in dem der Begriff „Kanalbreite“ in einfacher Weise verwendet wird, er auch eine effektive Kanalbreite bezeichnet. Es sei angemerkt, dass die Werte einer Kanallänge, einer Kanalbreite, einer effektiven Kanalbreite, einer scheinbaren Kanalbreite, einer Breite eines umschlossenen Kanals und dergleichen bestimmt werden können, indem ein Querschnitts-TEM-Bild und dergleichen analysiert werden.
  • Es sei angemerkt, dass sich beispielsweise eine Verunreinigung in einem Halbleiter auf Elemente bezieht, die sich von den Hauptkomponenten eines Halbleiters unterscheiden. Beispielsweise kann ein Element mit einer Konzentration von niedriger als 0,1 Atom-% als Verunreinigung betrachtet werden. Wenn Verunreinigungen enthalten sind, kann das beispielsweise eine Erhöhung der Dichte der Zustände (density of states, DOS) in einem Halbleiter und/oder eine Verringerung der Kristallinität verursachen. In dem Fall, in dem der Halbleiter ein Oxidhalbleiter ist, umfassen Beispiele für eine Verunreinigung, die die Eigenschaften des Halbleiters verändert, die Elemente der Gruppe 1, die Elemente der Gruppe 2, die Elemente der Gruppe 13, die Elemente der Gruppe 14 und die Elemente der Gruppe 15 sowie Übergangsmetalle, die sich von den Hauptkomponenten des Oxidhalbleiters unterscheiden; beispielsweise gibt es auch Wasserstoff, Lithium, Natrium, Silizium, Bor, Phosphor, Kohlenstoff und Stickstoff. Im Falle eines Oxidhalbleiters dient auch Wasser in einigen Fällen als Verunreinigung. Im Falle eines Oxidhalbleiters können Sauerstofffehlstellen beispielsweise durch Eindringen der Verunreinigungen gebildet werden. In dem Fall, in dem der Halbleiter Silizium ist, umfassen ferner Beispiele für eine Verunreinigung, die die Eigenschaften des Halbleiters verändert, Sauerstoff, die Elemente der Gruppe 1, mit Ausnahme von Wasserstoff, die Elemente der Gruppe 2, die Elemente der Gruppe 13 und die Elemente der Gruppe 15.
  • In dieser Beschreibung und dergleichen enthält ein Siliziumoxynitridfilm als seine Zusammensetzung mehr Sauerstoff als Stickstoff. Beispielsweise enthält der Siliziumoxynitridfilm vorzugsweise Sauerstoff, Stickstoff, Silizium und Wasserstoff in den Konzentrationsbereichen von höher als oder gleich 55 Atom-% und niedriger als oder gleich 65 Atom-%, höher als oder gleich 1 Atom-% und niedriger als oder gleich 20 Atom-%, höher als oder gleich 25 Atom-% und niedriger als oder gleich 35 Atom-% bzw. höher als oder gleich 0,1 Atom-% und niedriger als oder gleich 10 Atom-%. Ferner enthält ein Siliziumnitridoxidfilm als seine Zusammensetzung mehr Stickstoff als Sauerstoff. Beispielsweise enthält der Siliziumnitridoxidfilm vorzugsweise Stickstoff, Sauerstoff, Silizium und Wasserstoff in den Konzentrationsbereichen von höher als oder gleich 55 Atom-% und niedriger als oder gleich 65 Atom-%, höher als oder gleich 1 Atom-% und niedriger als oder gleich 20 Atom-%, höher als oder gleich 25 Atom-% und niedriger als oder gleich 35 Atom-% bzw. höher als oder gleich 0,1 Atom-% und niedriger als oder gleich 10 Atom-%.
  • In dieser Beschreibung und dergleichen können außerdem der Begriff „Film“ und der Begriff „Schicht“ untereinander ausgetauscht werden. Beispielsweise kann der Begriff „leitende Schicht“ in einigen Fällen durch den Begriff „leitender Film“ ersetzt werden. Es kann auch der Begriff „isolierender Film“ in einigen Fällen durch den Begriff „isolierende Schicht“ ersetzt werden.
  • Ferner kann in dieser Beschreibung und dergleichen der Begriff „Isolator“ auch als Isolierfilm oder Isolierschicht bezeichnet werden. Ferner kann der Begriff „Leiter“ auch als leitender Film oder leitende Schicht bezeichnet werden. Ferner kann der Begriff „Halbleiter“ auch als Halbleiterfilm oder Halbleiterschicht bezeichnet werden.
  • Ferner handelt es sich bei Transistoren, die in dieser Beschreibung und dergleichen beschrieben werden, um Feldeffekttransistoren, sofern nicht anders festgelegt. Ferner handelt es sich bei Transistoren, die in dieser Beschreibung und dergleichen beschrieben werden, um n-Kanal-Transistoren, sofern nicht anders festgelegt. Daher ist, sofern nicht anders festgelegt, die Schwellenspannung (auch als „Vth“ bezeichnet) höher als 0 V.
  • In dieser Beschreibung und dergleichen bezeichnet außerdem „parallel“ den Zustand, in dem sich zwei gerade Linien in einem Winkel von größer als oder gleich -10° und kleiner als oder gleich 10° kreuzen. Folglich gibt es auch einen Fall, in dem er größer als oder gleich -5° und kleiner als oder gleich 5° ist. Zudem bezeichnet „im Wesentlichen parallel“ den Zustand, in dem sich zwei gerade Linien in einem Winkel von größer als oder gleich -30° und kleiner als oder gleich 30° kreuzen. Zudem bezeichnet „senkrecht“ den Zustand, in dem sich zwei gerade Linien in einem Winkel von größer als oder gleich 80° und kleiner als oder gleich 100° kreuzen. Folglich gibt es auch einen Fall, in dem er größer als oder gleich 85° und kleiner als oder gleich 95° ist. Zudem bezeichnet „im Wesentlichen senkrecht“ den Zustand, in dem sich zwei gerade Linien in einem Winkel von größer als oder gleich 60° und kleiner als oder gleich 120° kreuzen.
  • In dieser Beschreibung wird außerdem ein trigonaler oder rhomboedrischer Kristall als hexagonales Kristallsystem bezeichnet.
  • Es sei angemerkt, dass sich ein Sperrfilm in dieser Beschreibung auf einen Film bezieht, der eine Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasserstoff, und Sauerstoff aufweist. Der Sperrfilm, der eine Leitfähigkeit aufweist, kann als leitender Sperrfilm bezeichnet werden.
  • In dieser Beschreibung und dergleichen bedeutet ein Metalloxid im weiteren Sinne ein Oxid eines Metalls. Metalloxide werden in einen Oxidisolator, einen Oxidleiter (darunter auch einen durchsichtigen Oxidleiter), einen Oxidhalbleiter (oxide semiconductor; auch einfach als OS bezeichnet) und dergleichen eingeteilt. Beispielsweise wird ein Metalloxid, das in einer Aktivschicht eines Transistors verwendet wird, in einigen Fällen als Oxidhalbleiter bezeichnet. Das heißt, dass es sich bei einem OS-FET um einen Transistor handelt, der ein Oxid oder einen Oxidhalbleiter enthält.
  • (Ausführungsform 1)
  • Nachstehend wird ein Beispiel für eine Halbleitervorrichtung beschrieben, die einen Transistor 200 einer Ausführungsform der vorliegenden Erfindung beinhaltet.
  • <Strukturbeispiel einer Halbleitervorrichtung>
  • 1(A), 1(B) und 1(C) sind eine Draufsicht und Querschnittsansichten des Transistors 200 einer Ausführungsform der vorliegenden Erfindung und der Peripherie des Transistors 200.
  • 1(A) ist eine Draufsicht auf die Halbleitervorrichtung, die den Transistor 200 beinhaltet. 1(B) und 1(C) sind Querschnittsansichten der Halbleitervorrichtung. 1 (B) ist eine Querschnittsansicht eines Abschnitts, der durch eine Strichpunktlinie A1-A2 in 1(A) gekennzeichnet ist, und ist eine Querschnittsansicht des Transistors 200 in der Kanallängsrichtung. 1(C) ist eine Querschnittsansicht eines Abschnitts, der durch eine Strichpunktlinie A3-A4 in 1(A) gekennzeichnet ist, und ist eine Querschnittsansicht des Transistors 200 in der Kanalquerrichtung. Der Einfachheit der Zeichnung halber werden einige Komponenten in der Draufsicht der 1(A) weggelassen.
  • Die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung beinhaltet den Transistor 200 sowie einen Isolator 210, einen Isolator 212 und einen Isolator 280, die jeweils als Zwischenschichtfilm dienen. Ferner beinhaltet die Halbleitervorrichtung einen Leiter 203 (einen Leiter 203a und einen Leiter 203b), der als Leitung dient, und einen Leiter 240 (einen Leiter 240a und einen Leiter 240b), der als Anschlusspfropf dient, welche elektrisch mit dem Transistor 200 verbunden sind.
  • Es sei angemerkt, dass bei dem Leiter 203 der Leiter 203a in Kontakt mit einer Innenwand einer Öffnung in dem Isolator 212 ausgebildet ist und der Leiter 203b weiter innen ausgebildet ist. Hier kann sich eine Oberseite des Leiters 203 auf im Wesentlichen der gleichen Ebene wie eine Oberseite des Isolators 212 befinden. Es sei angemerkt, dass, obwohl der Leiter 203a und der Leiter 203b in dem Transistor 200 übereinander angeordnet sind, die vorliegende Erfindung nicht auf diese Struktur beschränkt ist. Beispielsweise kann eine Struktur, bei der lediglich der Leiter 203b bereitgestellt ist, zum Einsatz kommen.
  • Der Leiter 240 ist in Kontakt mit einer Innenwand einer Öffnung in dem Isolator 280 ausgebildet. Hier kann sich die Oberseite des Leiters 240 auf im Wesentlichen der gleichen Ebene wie die Oberseite des Isolators 280 befinden. Es sei angemerkt, dass, obwohl der Leiter 240 des Transistors 200 eine Einzelschicht ist, die vorliegende Erfindung nicht auf diese Struktur beschränkt ist. Beispielsweise kann der Leiter 240 eine mehrschichtige Struktur aus zwei oder mehr Schichten aufweisen.
  • [Transistor 200]
  • Wie in 1 dargestellt, beinhaltet der Transistor 200 einen Isolator 214 und einen Isolator 216, die über einem Substrat (nicht dargestellt) bereitgestellt sind, einen Leiter 205, der derart bereitgestellt ist, dass er in dem Isolator 214 und dem Isolator 216 eingebettet ist, einen Isolator 220, der über dem Isolator 216 und dem Leiter 205 bereitgestellt ist, einen Isolator 222, der über dem Isolator 220 bereitgestellt ist, einen Isolator 224, der über dem Isolator 222 bereitgestellt ist, ein Oxid 230 (ein Oxid 230a, ein Oxid 230b und ein Oxid 230c), das über dem Isolator 224 bereitgestellt ist, einen Isolator 250, der über dem Oxid 230 bereitgestellt ist, einen Isolator 252, der über dem Isolator 250 bereitgestellt ist, einen Leiter 260 (einen Leiter 260a und einen Leiter 260b), der über dem Isolator 252 bereitgestellt ist, einen Isolator 270, der über dem Leiter 260 bereitgestellt ist, einen Isolator 271, der über dem Isolator 270 bereitgestellt ist, einen Isolator 273, der in Kontakt mit mindestens den Seitenflächen des Isolators 250 und des Leiters 260 und in Kontakt mit dem Oxid 230 bereitgestellt ist, einen Isolator 275, der auf der Seitenfläche des Leiters 260 bereitgestellt ist, wobei der Isolator 273 dazwischen angeordnet ist, und einen Isolator 274, der über dem Oxid 230 bereitgestellt ist, wobei der Isolator 273 dazwischen angeordnet ist.
  • Es sei angemerkt, dass, obwohl das Oxid 230a, das Oxid 230b und das Oxid 230c in dem Transistor 200 übereinander angeordnet sind, die vorliegende Erfindung nicht auf diese Struktur beschränkt ist. Eine einschichtige Struktur aus dem Oxid 230b, eine zweischichtige Struktur aus dem Oxid 230b und dem Oxid 230a, eine zweischichtige Struktur aus dem Oxid 230b und dem Oxid 230c oder eine mehrschichtige Struktur aus drei oder mehr Schichten kann zum Einsatz kommen. Obwohl der Leiter 260a und der Leiter 260b in dem Transistor 200 übereinander angeordnet sind, ist die vorliegende Erfindung nicht auf diese Struktur beschränkt.
  • Für das Oxid 230 wird vorzugsweise ein Metalloxid verwendet, das als Oxidhalbleiter dient (nachstehend wird das Metalloxid auch als Oxidhalbleiter bezeichnet).
  • Als Oxid 230 kann beispielsweise ein Metalloxid, wie z. B. ein In-M-Zn-Oxid (das Element M ist eine oder mehrere Art/en, die aus Aluminium, Gallium, Yttrium, Kupfer, Vanadium, Beryllium, Bor, Titan, Eisen, Nickel, Germanium, Zirconium, Molybdän, Lanthan, Cer, Neodym, Hafnium, Tantal, Wolfram, Magnesium und dergleichen ausgewählt wird/werden), verwendet werden. Ein In-Ga-Oxid oder ein In-Zn-Oxid kann als Oxid 230 verwendet werden.
  • Wenn einem Oxidhalbleiter Wasserstoff oder Stickstoff zugesetzt wird, wird die Ladungsträgerdichte erhöht. Ferner reagiert Wasserstoff, der einem Oxidhalbleiter zugesetzt worden ist, mit Sauerstoff, der an ein Metallatom gebunden ist, zu Wasser, und daher wird in einigen Fällen eine Sauerstofffehlstelle gebildet. Infolge des Eindringens von Wasserstoff in die Sauerstofffehlstelle wird die Ladungsträgerdichte erhöht. In einigen Fällen verursacht ferner eine Bindung eines Teils von Wasserstoff an Sauerstoff, der an ein Metallatom gebunden ist, die Erzeugung eines Elektrons, das als Ladungsträger dient. Das heißt, dass der Oxidhalbleiter, dem Stickstoff oder Wasserstoff zugesetzt worden ist, zu einem n-Typ wird und einen verringerten Widerstand aufweist.
  • Daher können dann, wenn der Widerstand des Oxids 230 selektiv verringert wird, ein Bereich, der als Halbleiter mit niedriger Ladungsträgerdichte dient, und niederohmige Bereiche, die als Source-Bereich oder Drain-Bereich dienen, in dem Oxid 230, das zur Inselform verarbeitet ist, bereitgestellt werden.
  • Hier stellt 2 eine vergrößerte Ansicht eines Bereichs 239 dar, der von einer gestrichelten Linie der 1(B) umschlossen ist.
  • Wie in 2 dargestellt, umfasst das Oxid 230b einen Bereich 232 (einen Bereich 232a und einen Bereich 232b) zwischen einem Bereich 234, der als Kanalbildungsbereich des Transistors 200 dient, und einem Bereich 231 (einem Bereich 231a und einem Bereich 231b), der als Source-Bereich oder Drain-Bereich dient. Außerdem kann ein Bereich 236 (ein Bereich 236a und ein Bereich 236b (der Bereich 236b ist ein Bereich, der sich mit dem Leiter 240b überlappt, und ist nicht dargestellt)), der sich mit dem Leiter 240 überlappt, enthalten sein.
  • Es handelt sich bei dem Bereich 231, der als Source-Bereich oder Drain-Bereich dient, um einen Bereich, der eine hohe Ladungsträgerdichte und einen verringerten Widerstand aufweist. Außerdem handelt es sich bei dem Bereich 234, der als Kanalbildungsbereich dient, um einen Bereich, der eine niedrigere Ladungsträgerdichte aufweist als der Bereich 231, der als Source-Bereich oder Drain-Bereich dient. Außerdem handelt es sich bei dem Bereich 232 um einen Bereich, der eine niedrigere Ladungsträgerdichte aufweist als der Bereich 231, der als Source-Bereich oder Drain-Bereich dient, und eine höhere Ladungsträgerdichte aufweist als der Bereich 234, der als Kanalbildungsbereich dient. Das heißt, dass der Bereich 232 als Übergansbereich (junction region) zwischen dem Kanalbildungsbereich und dem Source-Bereich oder dem Drain-Bereich dient. Es sei angemerkt, dass der Bereich 232 in einigen Fällen als sogenannter Überlappungsbereich (auch als Lov-Bereich bezeichnet) dient, der sich mit dem Leiter 260 überlappt, der als Gate-Elektrode dient.
  • Wenn der Übergangsbereich bereitgestellt wird, wird ein hochohmiger Bereich zwischen dem Bereich 231, der als Source-Bereich oder Drain-Bereich dient, und dem Bereich 234, der als Kanalbildungsbereich dient, nicht ausgebildet, was den Durchlassstrom des Transistors erhöht.
  • Es handelt sich bei dem Bereich 236 um einen Bereich, der eine höhere Ladungsträgerdichte und einen niedrigeren Widerstand aufweist als 231, der als Source-Bereich oder Drain-Bereich dient. Mit einer Miniaturisierung des Transistors wird die Kontaktfläche zwischen dem Oxid 230 und dem Leiter 240 auch verringert. Wenn der Widerstand des Bereichs 236 verringert wird, kann ein ausreichender ohmscher Kontakt zwischen dem Oxid 230 und dem Leiter 240 sichergestellt werden.
  • Es sei angemerkt, dass in 1 und 2 der Bereich 236, der Bereich 234, der Bereich 231 und der Bereich 232 in dem Oxid 230b ausgebildet sind; jedoch ist die vorliegende Erfindung nicht darauf beschränkt, und diese Bereiche können beispielsweise in dem Oxid 230a oder dem Oxid 230c ausgebildet sein. Obwohl in 1 und 2 die Grenzen zwischen den Bereichen im Wesentlichen senkrecht zu der Oberseite des Oxids 230 dargestellt werden, ist diese Ausführungsform nicht darauf beschränkt. Beispielsweise kann der Bereich 232 in der Nähe der Oberfläche des Oxids 230b in Richtung des Leiters 260 vorstehen, und er kann in der Nähe der Unterseite des Oxids 230b in Richtung des Leiters 240a oder des Leiters 240b zurücktreten.
  • Um den Widerstand des Oxids 230 selektiv zu verringern, können/kann ein Metallelement, das die Leitfähigkeit erhöht, wie z. B. Indium, und/oder eine Verunreinigung einem gewünschten Bereich zugesetzt werden. Es sei angemerkt, dass als Verunreinigung ein Element, das eine Sauerstofffehlstelle bildet, ein Element, das von einer Sauerstofffehlstelle eingefangen wird, oder dergleichen verwendet werden kann. Beispiele für das Element umfassen Wasserstoff, Bor, Kohlenstoff, Stickstoff, Fluor, Phosphor, Schwefel, Chlor, Titan und ein Edelgas. Typische Beispiele für das Edelgaselement umfassen Helium, Neon, Argon, Krypton und Xenon.
  • Daher können dann, wenn der Anteil des Elements, das eine Sauerstofffehlstelle bildet, oder des Elements, das von einer Sauerstofffehlstelle eingefangen wird, in dem Bereich 231 erhöht wird, die Ladungsträgerdichte erhöht und der Widerstand verringert werden.
  • Um den Widerstand des Bereichs 231 zu verringern, wird beispielsweise ein Film, der Wasserstoff, Stickstoff oder dergleichen enthält, vorzugsweise derart bereitgestellt, dass er in der Nähe des Bereichs 231 liegt, der als Source-Bereich und Drain-Bereich des Oxids 230 dient. Der Film, der Wasserstoff, Stickstoff oder dergleichen enthält, wird vorzugsweise über dem Oxid 230 bereitgestellt, wobei mindestens der Isolator 250, der Isolator 252, der Leiter 260, der Isolator 273, der Isolator 270, der Isolator 271 und der Isolator 275 dazwischen angeordnet sind.
  • Wenn Wasserstoff oder Stickstoff von dem Film, der Wasserstoff, Stickstoff oder dergleichen enthält, in den Bereich 231 des Oxids 230 diffundiert, kann der Widerstand verringert werden. Andererseits wird, da der Leiter 260, der als Gate-Elektrode dient, und der Isolator 275 zwischen dem Film und dem Oxid 230 angeordnet sind, der Zusatz von Wasserstoff und Stickstoff zu dem Bereich (dem Bereich 234 und dem Bereich 232) des Oxids 230, der sich mit dem Leiter 260 und dem Isolator 275 überlappt, verhindert.
  • Hier diffundiert dann, wenn dem Oxid 230 überschüssiger Wasserstoff oder Stickstoff von dem Film, der Wasserstoff, Stickstoff oder dergleichen enthält, zugesetzt wird, Wasserstoff oder Stickstoff in einigen Fällen auch in den Bereich 234, der als Kanal dient. Das heißt, dass der Widerstand des Bereichs, der ursprünglich als Kanalbildungsbereich gestaltet wird, auch verringert wird, was ein Problem der elektrischen Verbindung zwischen dem Source-Bereich und dem Drain-Bereich verursacht. Außerdem diffundieren durch die Behandlung zum Zusetzen von Verunreinigungen, das thermische Budget durch den folgenden Prozess und dergleichen Verunreinigungen, wie z. B. Wasserstoff und Stickstoff, die in dem Bereich 231 enthalten sind, in einigen Fällen auch in den Bereich 234.
  • Wenn der Bereich 232 angemessen gestaltet wird, kann verhindert werden, dass Verunreinigungen, wie z. B. Wasserstoff und Stickstoff, in den Bereich 234 diffundieren.
  • Beispielsweise wird, wie in 1 und 2 dargestellt, der Isolator 275 vorzugsweise auf einer Seitenfläche des Leiters 260 bereitgestellt, der als Gate-Elektrode dient. Wenn der Isolator 274 als Film, der Wasserstoff, Stickstoff oder dergleichen enthält, bereitgestellt wird, wobei der Isolator 275 dazwischen angeordnet ist, wird der Zusatz von Wasserstoff und Stickstoff zu dem Bereich (dem Bereich 232) verhindert, der sich mit dem Isolator 275 überlappt. Der Bereich 232 wird durch die Form, Dicke, Breite und dergleichen des Isolators 275 bestimmt. Deshalb kann dann, wenn der Isolator 275 angemessen gestaltet wird, der Bereich 232, in den Wasserstoff und Stickstoff diffundieren, gesteuert werden, wodurch die Eigenschaften, die für den Transistor 200 erforderlichen sind, erhalten werden können.
  • Um den überschüssigen Zusatz oder die Diffusion von Verunreinigungen zu verhindern, kann eine Struktur, bei der das Oxid 230 nicht in direktem Kontakt mit dem Film ist, der Wasserstoff, Stickstoff oder dergleichen enthält, zum Einsatz kommen. Beispielsweise wird ein Film, der eine Diffusion von Wasserstoff oder Stickstoff verhindert, vorzugsweise zwischen dem Oxid 230 und dem Film, der Wasserstoff, Stickstoff oder dergleichen enthält, bereitgestellt. Das heißt, dass der Film, der eine Diffusion von Wasserstoff oder Stickstoff verhindert, als Pufferschicht dient, die eine überschüssige Diffusion von Wasserstoff oder Stickstoff verhindert.
  • Im Falle der vorstehenden Struktur kann eine Diffusion von Verunreinigungen angepasst werden, indem die Dicke des Films, der eine Diffusion von Wasserstoff oder Stickstoff verhindert, und die Dicke des Films, der Wasserstoff, Stickstoff oder dergleichen enthält, entsprechend dem verwendeten Material angemessen angepasst werden.
  • Es sei angemerkt, dass der Film, der eine Diffusion von Wasserstoff oder Stickstoff verhindert, und der Film, der Wasserstoff, Stickstoff oder dergleichen enthält, nicht notwendigerweise entfernt werden. Beispielsweise können dann, wenn der Film, der eine Diffusion von Wasserstoff oder Stickstoff verhindert, und der Film, der Wasserstoff, Stickstoff oder dergleichen enthält, verbleiben, die Filme als Zwischenschichtfilme dienen. Alternativ kann nur der Film, der Wasserstoff, Stickstoff oder dergleichen enthält, entfernt werden.
  • Beispielsweise wird, wie in 1 und 2 dargestellt, der Film, der eine Diffusion von Wasserstoff oder Stickstoff verhindert, vorzugsweise zwischen dem Oxid 230 und dem Isolator 274, der ein Film ist, der Wasserstoff, Stickstoff oder dergleichen enthält, als Isolator 273 bereitgestellt. Wenn der Isolator 274 über dem Bereich 231 des Oxids 230 bereitgestellt wird, wobei der Isolator 273 dazwischen angeordnet ist, kann verhindert werden, dass dem Bereich 234 des Oxids 230 überschüssiger Wasserstoff oder Stickstoff zugesetzt wird.
  • Außerdem kann der Isolator 273 auch als Seitenbarriere dienen, um die Seitenflächen der Gate-Elektrode und des Gate-Isolators zu schützen. Es sei angemerkt, dass in dem Fall, in dem der Isolator 273 eine Funktion einer Seitenbarriere aufweist, der Isolator 273, wie in 1 und 2 dargestellt, derart bereitgestellt wird, dass er mindestens die Seitenfläche des Leiters 260, die Seitenfläche des Isolators 250 und eine Seitenfläche des Isolators 252 bedeckt. Daher kann verhindert werden, dass Verunreinigungen, wie z. B. Wasser oder Wasserstoff, durch den Leiter 260, den Isolator 250 und den Isolator 252 in das Oxid 230 eindringen.
  • Außerdem wird es bevorzugt, dass die Seitenbarriere eine Diffusion von Sauerstoff verhindert. Wenn eine Diffusion von Sauerstoff verhindert wird, kann eine Oxidation des Leiters 260 verhindert werden.
  • Hier unterscheidet sich in einigen Fällen die Dicke zum Verhindern einer Diffusion von Verunreinigungen als Seitenbarriere von der Dicke zum Diffundieren von Verunreinigungen, die genug für die Verringerung des Widerstands von mindestens dem Bereich 231 ist, als Pufferschicht. Das heißt, dass sich die Dicke, die für den Isolator 273 erforderlich ist, in einigen Fällen zwischen dem Bereich, der als Seitenbarriere dient, und dem Bereich, der als Pufferschicht dient, unterscheidet. Deshalb ist bei dem Isolator 273 die Dicke in dem Bereich in Kontakt mit dem Isolator 274 vorzugsweise größer als die Dicke in dem Bereich in Kontakt mit der Seitenfläche des Leiters 260, der Seitenfläche des Isolators 250 und der Seitenfläche des Isolators 252.
  • Beispielsweise wird bevorzugt, dass die Dicke des Isolators 273 in dem Bereich in Kontakt mit dem Isolator 274 kleiner ist als diejenige davon in dem Bereich in Kontakt mit der Seitenfläche des Leiters 260, der Seitenfläche des Isolators 250 und der Seitenfläche des Isolators 252, wie in 1 und 2 dargestellt, indem ein Teil des Isolators 273 bei der Ausbildung des Isolators 275 entfernt wird.
  • Außerdem ist in dem Fall, in dem der Isolator 222 ein Film ist, der eine Diffusion von Wasserstoff oder Stickstoff verhindert, der Isolator 273 vorzugsweise in Kontakt mit dem Isolator 222 auf der Außenseite des Oxids 230. Wenn der Isolator 222 und der Isolator 273 in Kontakt miteinander sind, wird das Oxid 230 mit den Filmen abgedichtet, die eine Diffusion von Wasserstoff oder Stickstoff verhindern. Daher kann verhindert werden, dass überschüssige Verunreinigungen von anderen Strukturteilen als dem Isolator 274 in das Oxid 230 eindringen.
  • Außerdem wird der Bereich 232 bereitgestellt, so dass ein hochohmiger Bereich nicht zwischen dem Bereich 231, der als Source-Bereich oder Drain-Bereich dient, und dem Bereich 234, der als Kanalbildungsbereich dient, ausgebildet wird. Das heißt, dass sich der Bereich 232 vorzugsweise von einem Bereich, der sich mit dem Isolator 275 überlappt, bis zu einem Bereich erstreckt, der auf der gleichen Oberfläche wie die Oberfläche liegt, auf der die Seitenfläche des Leiters 260 und der Isolator 273 in Kontakt miteinander sind. Alternativ erstreckt sich der Bereich 232 vorzugsweise von dem Bereich, der sich mit dem Isolator 275 überlappt, bis zu einer Innenseite des Bereichs, der sich mit dem Leiter 260 überlappt.
  • Dem Oxid 230 kann ein Metallelement oder eine Verunreinigung beispielsweise unter Verwendung des Isolators 250, des Isolators 252, des Leiters 260, des Isolators 270 und des Isolators 271 als Masken zugesetzt werden. Mit anderen Worten: Da der Leiter 260, der als Gate-Elektrode dient, als Maske verwendet wird, kann der Zusatz von Wasserstoff und Stickstoff nur zu dem Bereich (dem Bereich 234) des Oxids 230, der sich mit dem Leiter 260 überlappt, verhindert werden, wodurch die Grenze zwischen dem Bereich 234 und dem Bereich 232 in selbstjustierender Weise bereitgestellt werden kann.
  • Danach werden der Isolator 273 und der Isolator 275 bereitgestellt, und dann wird der Isolator 274 bereitgestellt, der der Film ist, der Wasserstoff, Stickstoff oder dergleichen enthält. Hier ist der Widerstand des Bereichs, der sich mit dem Isolator 275 überlappt, aufgrund der Behandlung zum Zusetzen von Verunreinigungen für die Ausbildung des Bereichs 234 unter Verwendung des Leiters 260, der als Gate-Elektrode dient, als Maske niedriger als derjenige des Bereichs 234. Deshalb wird der Übergangsbereich (der Bereich 232), der eine höhere Ladungsträgerdichte aufweist als der Bereich 234 und eine niedrigere Ladungsträgerdichte aufweist als der Bereich 231, zwischen dem Bereich 231 und dem Bereich 234 ausgebildet.
  • Durch die Behandlung zum Zusetzen von Verunreinigungen unter Verwendung des Leiters 260 als Maske wird beispielsweise der Bereich 232 in einem Schritt nach dem Bereitstellen des Isolators 274 ausgebildet, so dass der Bereich 232 sicher bereitgestellt werden kann, selbst wenn das ausreichende thermische Budget für eine Diffusion von Verunreinigungen nicht besteht. Es sei angemerkt, dass sich der Bereich 232 durch die Diffusion von Verunreinigungen mit dem Leiter 260 überlappen kann, der als Gate-Elektrode dient. In diesem Fall dient der Bereich 232 als sogenannter Überlappungsbereich (auch als Lov-Bereich bezeichnet).
  • Alternativ können beispielsweise dann, nachdem ein Film, der zu dem Isolator 273 wird, ausgebildet worden ist, Verunreinigungen durch ein Ionendotierungsverfahren durch den Film, der zu dem Isolator 273 wird, zugesetzt werden. Der Film, der zu dem Isolator 273 wird, wird derart bereitgestellt, dass er das Oxid 230, den Isolator 250, den Leiter 260, den Isolator 270 und den Isolator 271 bedeckt. Demzufolge können Verunreinigungen zugesetzt werden, während der Isolator 250, der als Gate-Isolator dient, und der Isolator 252 mit dem Isolator 273 geschützt werden.
  • Es sei angemerkt, dass als Verfahren zum Zusetzen einer Verunreinigung und eines Metallelements ein Ionenimplantationsverfahren, durch das ein ionisiertes Quellengas einer Massentrennung unterzogen und dann zugesetzt wird, ein Ionendotierungsverfahren, durch das ein ionisiertes Quellengas ohne Massentrennung zugesetzt wird, ein Plasma-Immersions-Ionenimplantationsverfahren oder dergleichen verwendet werden kann. In dem Fall, in dem eine Massentrennung durchgeführt wird, können zu addierende Ionenspezies und ihre Konzentration präzise gesteuert werden. Im Gegensatz dazu können in dem Fall, in dem eine Massentrennung nicht durchgeführt wird, Ionen mit hoher Konzentration in kurzer Zeit zugesetzt werden. Alternativ kann ein lonendotierungsverfahren, durch das Atom- oder Molekülcluster erzeugt und ionisiert werden, verwendet werden. Es sei angemerkt, dass die Verunreinigung und das Metallelement, welche zugesetzt werden sollen, auch als Element, Dotierstoff, Ion, Donator, Akzeptor oder dergleichen bezeichnet werden können.
  • Alternativ können die Verunreinigung und das Metallelement durch eine Plasmabehandlung zugesetzt werden. In diesem Fall wird die Plasmabehandlung mit einer Plasma-CVD-Vorrichtung, einer Trockenätzvorrichtung und einer Veraschungsvorrichtung durchgeführt, so dass die Verunreinigung und das Metallelement zugesetzt werden können. Es sei angemerkt, dass die vorstehenden Behandlungen kombiniert werden können.
  • Mit den vorstehenden Strukturen oder den vorstehenden Schritten kann der Bereich 232 selbst in einem miniaturisierten Transistor, dessen Kanallänge ungefähr 10 nm bis 30 nm beträgt, in selbstjustierender Weise bereitgestellt werden.
  • Wenn der Bereich 232 in dem Transistor 200 bereitgestellt wird, werden hochohmige Bereiche nicht zwischen dem Bereich 231, der als Source-Bereich und Drain-Bereich dient, und dem Bereich 234, in dem ein Kanal gebildet wird, ausgebildet, so dass der Durchlassstrom und die Beweglichkeit des Transistors erhöht werden können. Da sich aufgrund des Vorhandenseins des Bereichs 232 das Gate nicht mit den Source- und Drain-Bereichen in der Kanallängsrichtung überlappt, kann eine Bildung einer unnötigen Kapazität verhindert werden. Dank des Bereichs 232 kann ferner der Leckstrom im Sperrzustand verringert werden.
  • Außerdem weist der Bereich 236 vorzugsweise einen niedrigeren Widerstand auf als der Bereich 231. Wenn der Widerstand des Bereichs 236 verringert wird, kann ein ausreichender ohmscher Kontakt zwischen dem Oxid 230 und dem Leiter 240 sichergestellt werden.
  • Wenn der Anteil des Elements, das eine Sauerstofffehlstelle bildet, oder des Elements, das von einer Sauerstofffehlstelle eingefangen wird, in dem Bereich 236 erhöht wird, können die Ladungsträgerdichte erhöht und der Widerstand verringert werden. Ferner können dann, wenn dem Bereich 236 ein Metallelement, wie z. B. Indium, zugesetzt wird und der Anteil des Metallatoms, wie z. B. Indium, in dem Bereich 236 erhöht wird, die Elektronenbeweglichkeit erhöht und der Widerstand verringert werden. Es sei angemerkt, dass in dem Fall, in dem Indium zugesetzt wird, das Atomverhältnis von Indium zu dem Element M mindestens in dem Bereich 236 größer ist als das Atomverhältnis von Indium zu dem Element M in dem Bereich 234.
  • Um den Widerstand des Bereichs 236 zu verringern, wird es bevorzugt, dass eine Öffnung, in der das Oxid 230 freiliegt, in dem Isolator 280, dem Isolator 274 und dem Isolator 273 bereitgestellt wird und dass eine Verunreinigung oder ein Metallelement unter Verwendung des Isolators 280, des Isolators 274 und des Isolators 273 als Masken zugesetzt wird.
  • Mit den vorstehenden Strukturen und den vorstehenden Schritten kann der Bereich 236 selbst in einem miniaturisierten Transistor, dessen Kanallänge ungefähr 10 nm bis 30 nm beträgt, in selbstjustierender Weise bereitgestellt werden.
  • Bei dem Transistor 200, der mit dem Bereich 236 bereitgestellt ist, kann ein ausreichender ohmscher Kontakt zwischen dem Oxid 230 und dem Leiter 240 sichergestellt werden, wodurch der Durchlassstrom und die Beweglichkeit des Transistors erhöht werden können.
  • Wenn die vorstehend beschriebenen Strukturen oder die vorstehend beschriebenen Schritte kombiniert werden, kann der Widerstand des Oxids 230 selektiv verringert werden.
  • Das heißt, dass dann, wenn eine Verunreinigung unter Verwendung des Leiters 260, der als Gate-Elektrode dient, oder des Isolators 275 als Maske zugesetzt wird, der Widerstand des Oxids 230 in selbstjustierender Weise verringert wird. Deshalb können in dem Fall, in dem eine Vielzahl von Transistoren 200 gleichzeitig ausgebildet werden, Schwankungen der elektrischen Eigenschaften zwischen den Transistoren verringert werden. Die Kanallänge des Transistors 200 wird durch die Breite des Leiters 260 und den Isolator 275 bestimmt, und der Transistor 200 kann miniaturisiert werden, indem die Breite des Leiters 260 als minimale Strukturgröße bestimmt wird.
  • Folglich kann, indem die Flächen der Bereiche angemessen ausgewählt werden, ein Transistor mit elektrischen Eigenschaften, die für das Schaltungsdesign erforderlich sind, leicht bereitgestellt werden.
  • Außerdem werden dann, wenn der Widerstand des Oxids 230 selektiv verringert wird, um den Kanalbildungsbereich, den Source-Bereich, den Drain-Bereich oder dergleichen in selbstjustierender Weise auszubilden, eine Source-Elektrode und eine Drain-Elektrode nicht notwendigerweise in einem anderen Schritt unter Verwendung eines Metallmaterials und dergleichen ausgebildet. Daher können die Kosten reduziert werden oder der Prozess kann verkürzt werden.
  • Außerdem kann ein Oxidhalbleiter durch ein Sputterverfahren oder dergleichen abgeschieden werden und kann daher für einen Transistor, der in einer hoch integrierten Halbleitervorrichtung enthalten ist, verwendet werden. Ferner weist ein Transistor, der einen Oxidhalbleiter enthält, einen sehr niedrigen Leckstrom (Sperrstrom) im Sperrzustand auf; somit kann eine Halbleitervorrichtung mit geringem Stromverbrauch bereitgestellt werden.
  • Demzufolge kann eine Halbleitervorrichtung, die einen Transistor beinhaltet, der einen Oxidhalbleiter enthält, mit hohem Durchlassstrom bereitgestellt werden. Alternativ kann eine Halbleitervorrichtung, die einen Transistor beinhaltet, der einen Oxidhalbleiter mit niedrigem Sperrstrom enthält, bereitgestellt werden. Alternativ kann eine Halbleitervorrichtung mit stabilen elektrischen Eigenschaften und verbesserter Zuverlässigkeit bereitgestellt werden, bei der Schwankungen der elektrischen Eigenschaften verhindert werden.
  • Nachstehend wird die Struktur einer Halbleitervorrichtung, die den Transistor 200 einer Ausführungsform der vorliegenden Erfindung beinhaltet, ausführlich beschrieben.
  • Der Leiter 203 erstreckt sich in der Kanalquerrichtung, wie in 1(A) und 1(C) dargestellt, und dient als Leitung, die ein Potential an den Leiter 205 anlegt. Es sei angemerkt, dass der Leiter 203 vorzugsweise derart bereitgestellt wird, dass er in dem Isolator 214 und dem Isolator 216 eingebettet ist.
  • Der Leiter 205 wird derart platziert, dass er sich mit dem Oxid 230 und dem Leiter 260 überlappt. Außerdem wird der Leiter 205 vorzugsweise über und in Kontakt mit dem Leiter 203 bereitgestellt.
  • Hier dient der Leiter 260 in einigen Fällen als erste Gate-Elektrode (auch als Top-Gate-Elektrode bezeichnet). Ferner dient der Leiter 205 in einigen Fällen als zweite Gate-Elektrode (auch als Bottom-Gate-Elektrode bezeichnet). In diesem Fall kann, indem ein an den Leiter 205 angelegtes Potential nicht synchron mit, sondern unabhängig von einem an den Leiter 260 angelegten Potential geändert wird, die Schwellenspannung des Transistors 200 gesteuert werden. Indem insbesondere ein negatives Potential an den Leiter 205 angelegt wird, kann die Schwellenspannung des Transistors 200 höher als 0 V sein, und der Sperrstrom kann verringert werden. Demzufolge kann ein Drain-Strom bei einer an den Leiter 260 angelegten Spannung von 0 V verringert werden.
  • Das heißt, dass dann, wenn der Leiter 205 über dem Leiter 203 bereitgestellt wird, der Abstand zwischen dem Leiter 260, der als erste Gate-Elektrode und Leitung dient, und dem Leiter 203 angemessen gestaltet werden kann. Das heißt, dass der Isolator 214, der Isolator 216 und dergleichen zwischen dem Leiter 203 und dem Leiter 260 bereitgestellt werden, wodurch die parasitäre Kapazität zwischen dem Leiter 203 und dem Leiter 260 verringert werden kann, und die Spannungsfestigkeit kann erhöht werden.
  • Außerdem kann die Verringerung der parasitären Kapazität zwischen dem Leiter 203 und dem Leiter 260 die Schaltgeschwindigkeit des Transistors verbessern, so dass der Transistor hohe Frequenzeigenschaften aufweisen kann. Die Erhöhung der Spannungsfestigkeit zwischen dem Leiter 203 und dem Leiter 260 kann die Zuverlässigkeit des Transistors 200 verbessern. Deshalb werden die Dicken des Isolators 214 und des Isolators 216 vorzugsweise groß. Es sei angemerkt, dass die Erstreckungsrichtung des Leiters 203 nicht darauf beschränkt ist; beispielsweise kann sich der Leiter 203 in der Kanallängsrichtung des Transistors 200 erstrecken.
  • Es sei angemerkt, dass der Leiter 205, wie in 1(A) dargestellt, derart platziert wird, dass er sich mit dem Oxid 230 und dem Leiter 260 überlappt. Außerdem wird der Leiter 205 vorzugsweise derart bereitgestellt, dass er größer ist als der Bereich 234 des Oxids 230. Insbesondere erstreckt sich der Leiter 205, wie in 1(C) dargestellt, vorzugsweise über einen Endabschnitt des Bereichs 234 des Oxids 230b in der Kanalquerrichtung. Das heißt, dass der Leiter 205 und der Leiter 260 vorzugsweise auf einer Außenseite der Seitenfläche des Oxids 230b in der Kanalquerrichtung einander überlappen, wobei die Isolatoren dazwischen angeordnet sind.
  • Bei der vorstehenden Struktur werden in dem Fall, in dem Potentiale an den Leiter 260 und den Leiter 205 angelegt werden, ein elektrisches Feld, das von dem Leiter 260 erzeugt wird, und ein elektrisches Feld, das von dem Leiter 205 erzeugt wird, miteinander verbunden, so dass eine geschlossene Schaltung, die den Kanalbildungsbereich in dem Oxid 230 bedeckt, ausgebildet werden kann.
  • Das heißt, dass der Kanalbildungsbereich in dem Bereich 234 elektrisch von dem elektrischen Feld des Leiters 260, der als erste Gate-Elektrode dient, und dem elektrischen Feld des Leiters 205, der als zweite Gate-Elektrode dient, umschlossen werden kann. In dieser Beschreibung wird eine derartige Transistorstruktur, bei der der Kanalbildungsbereich elektrisch von den elektrischen Feldern der ersten Gate-Elektrode und der zweiten Gate-Elektrode umschlossen ist, als Struktur mit umschlossenem Kanal (surrounded channel structure bzw. s-Kanal-Struktur) bezeichnet.
  • In dem Leiter 205 ist ein Leiter 205a in Kontakt mit einer Innenwand einer Öffnung des Isolators 214 und des Isolators 216 ausgebildet und ein Leiter 205b ist weiter innen ausgebildet als der Leiter 205a. Hier können sich Oberseiten des Leiters 205a und des Leiters 205b im Wesentlichen auf der gleichen Ebene wie die Oberseite des Isolators 216 befinden. Es sei angemerkt, dass, obwohl der Leiter 205a und der Leiter 205b in dem Transistor 200 übereinander angeordnet sind, die vorliegende Erfindung nicht auf diese Struktur beschränkt ist. Beispielsweise kann eine Struktur zum Einsatz kommen, bei der lediglich der Leiter 205b bereitgestellt ist.
  • Hier wird für den Leiter 205a und den Leiter 203a vorzugsweise ein leitendes Material mit einer Funktion zum Verhindern einer Diffusion von Verunreinigungen, wie z. B. einem Wasserstoffatom, einem Wasserstoffmolekül, einem Wassermolekül, einem Stickstoffatom, einem Stickstoffmolekül, einem Stickstoffoxidmolekül (z. B. N2O, NO und NO2) und einem Kupferatom, d. h. ein leitendes Material, das die vorstehenden Verunreinigungen mit weniger Wahrscheinlichkeit passieren, verwendet. Alternativ wird vorzugsweise ein leitendes Material mit einer Funktion zum Verhindern einer Diffusion von Sauerstoff (z. B. Sauerstoffatomen oder Sauerstoffmolekülen), d. h. ein leitendes Material, das der vorstehende Sauerstoff mit weniger Wahrscheinlichkeit passiert, verwendet. Es sei angemerkt, dass in dieser Beschreibung eine Funktion zum Verhindern einer Diffusion von Verunreinigungen oder Sauerstoff eine Funktion zum Verhindern einer Diffusion der vorstehenden Verunreinigungen und/oder des vorstehenden Sauerstoffs bezeichnet.
  • Wenn der Leiter 205a und der Leiter 203a eine Funktion zum Verhindern einer Diffusion von Sauerstoff aufweisen, kann verhindert werden, dass die Leitfähigkeit des Leiters 205b und des Leiters 203b infolge einer Oxidation verringert wird. Als leitendes Material mit einer Funktion zum Verhindern einer Diffusion von Sauerstoff wird vorzugsweise zum Beispiel Tantal, Tantalnitrid, Ruthenium, Rutheniumoxid oder dergleichen verwendet. Daher kann eine Einzelschicht oder eine Schichtanordnung aus den vorstehenden leitenden Materialien für den Leiter 205a und den Leiter 203a verwendet werden. Folglich kann verhindert werden, dass Verunreinigungen, wie z. B. Wasserstoff und Wasser, durch den Leiter 203 und den Leiter 205 in Richtung des Transistors 200 diffundieren.
  • Für den Leiter 205b wird ferner vorzugsweise ein leitendes Material verwendet, das Wolfram, Kupfer oder Aluminium als Hauptkomponente enthält. Es sei angemerkt, dass es sich bei dem Leiter 205b in der Zeichnung um eine Einzelschicht handelt; jedoch kann er eine mehrschichtige Struktur, beispielsweise eine Schichtanordnung aus Titan, Titannitrid und einem beliebigen der vorstehenden leitenden Materialien, aufweisen.
  • Als Leiter 203b, der als Leitung dient, wird vorzugsweise ein Leiter verwendet, der eine höhere Leitfähigkeit aufweist als der Leiter 205b. Beispielsweise kann ein leitendes Material, das Kupfer oder Aluminium als Hauptkomponente enthält, verwendet werden. Der Leiter 203b kann eine mehrschichtige Struktur, beispielsweise eine Schichtanordnung aus Titan, Titannitrid und einem beliebigen der vorstehenden leitenden Materialien, aufweisen.
  • Insbesondere wird vorzugsweise Kupfer für den Leiter 203b verwendet. Kupfer wird vorzugsweise für eine Leitung und dergleichen verwendet, da es einen niedrigen Widerstand aufweist. Jedoch diffundiert Kupfer leicht, und daher kann es die Eigenschaften des Transistors 200 verschlechtern, wenn es in das Oxid 230 diffundiert. Aus diesen Gründen wird beispielsweise ein Material, das Kupfer mit weniger Wahrscheinlichkeit durchlässt, wie z. B. Aluminiumoxid oder Hafniumoxid, für den Isolator 214 verwendet, wodurch eine Diffusion von Kupfer verhindert werden kann.
  • Es sei angemerkt, dass der Leiter 205 nicht notwendigerweise bereitgestellt wird. In diesem Fall kann ein Teil des Leiters 203 als zweite Gate-Elektrode dienen.
  • Der Isolator 210 und der Isolator 214 dienen jeweils vorzugsweise als isolierender Sperrfilm, um zu verhindern, dass Verunreinigungen, wie z. B. Wasser oder Wasserstoff, von der Seite des Substrats aus in den Transistor eindringen. Deshalb wird für den Isolator 210 und den Isolator 214 vorzugsweise ein isolierendes Material mit einer Funktion zum Verhindern einer Diffusion von Verunreinigungen, wie z. B. einem Wasserstoffatom, einem Wasserstoffmolekül, einem Wassermolekül, einem Stickstoffatom, einem Stickstoffmolekül, einem Stickstoffoxidmolekül (z. B. N2O, NO und NO2) und einem Kupferatom, d. h. ein isolierendes Material, das die vorstehenden Verunreinigungen mit weniger Wahrscheinlichkeit passieren, verwendet. Alternativ wird vorzugsweise ein isolierendes Material, das eine Funktion zum Verhindern einer Diffusion von Sauerstoff (z. B. Sauerstoffatomen oder Sauerstoffmolekülen) aufweist, d. h. ein isolierendes Material, das der vorstehende Sauerstoff mit weniger Wahrscheinlichkeit passiert, verwendet.
  • Zum Beispiel wird vorzugsweise Aluminiumoxid oder dergleichen für den Isolator 210 verwendet und Siliziumnitrid oder dergleichen wird für den Isolator 214 verwendet. Folglich kann verhindert werden, dass Verunreinigungen, wie z. B. Wasserstoff und Wasser, von der Seite des Substrats aus durch den Isolator 210 und den Isolator 214 in Richtung des Transistors diffundieren. Alternativ kann verhindert werden, dass Sauerstoff, der in dem Isolator 224 und dergleichen enthalten ist, durch den Isolator 210 und den Isolator 214 in Richtung des Substrats diffundiert.
  • Mit der Struktur, bei der der Leiter 205 über dem Leiter 203 angeordnet ist, kann ferner der Isolator 214 über dem Leiter 203 bereitgestellt werden. Hier kann selbst dann, wenn ein Metall, das leicht diffundiert, wie z. B. Kupfer, für den Leiter 203b verwendet wird, das Bereitstellen von Siliziumnitrid oder dergleichen als Isolator 214 verhindern, dass das Metall in Schichten oberhalb des Isolators 214 diffundiert.
  • Außerdem weisen der Isolator 212, der Isolator 216 und der Isolator 280, die als Zwischenschichtfilme dienen, vorzugsweise eine niedrigere Permittivität auf als der Isolator 210 oder der Isolator 214. In dem Fall, in dem ein Material mit niedriger Permittivität für einen Zwischenschichtfilm verwendet wird, kann die parasitäre Kapazität, die zwischen Leitungen erzeugt wird, verringert werden.
  • Für den Isolator 212, den Isolator 216 und den Isolator 280 kann beispielsweise eine Einzelschicht oder eine Schichtanordnung aus einem beliebigen von Isolatoren, wie z. B. Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Aluminiumoxid, Hafniumoxid, Tantaloxid, Zirconiumoxid, Blei-Zirkonat-Titanat (PZT), Strontiumtitanat (SrTiO3) und (Ba,Sr)TiO3 (BST), verwendet werden. Alternativ kann dem Isolator beispielsweise Aluminiumoxid, Bismutoxid, Germaniumoxid, Nioboxid, Siliziumoxid, Titanoxid, Wolframoxid, Yttriumoxid oder Zirconiumoxid zugesetzt werden. Der Isolator kann alternativ einer Nitrierungsbehandlung unterzogen werden. Siliziumoxid, Siliziumoxynitrid oder Siliziumnitrid kann über dem vorstehenden Isolator angeordnet werden.
  • Der Isolator 220, der Isolator 222 und der Isolator 224 dienen jeweils als Gate-Isolator.
  • Als Isolator 224 in Kontakt mit dem Oxid 230 wird hier vorzugsweise ein Oxidisolator verwendet, der mehr Sauerstoff enthält als die stöchiometrische Zusammensetzung. Das heißt, dass vorzugsweise ein Sauerstoffüberschussbereich in dem Isolator 224 ausgebildet wird. Wenn ein derartiger Isolator, der überschüssigen Sauerstoff enthält, in Kontakt mit dem Oxid 230 bereitgestellt wird, können Sauerstofffehlstellen in dem Oxid 230 verringert werden, was zu einer Verbesserung der Zuverlässigkeit führt.
  • Als Isolator, der den Sauerstoffüberschussbereich umfasst, wird insbesondere vorzugsweise ein Oxidmaterial verwendet, das einen Teil von Sauerstoff durch Erwärmung abgibt. Ein Oxid, das Sauerstoff durch Erwärmung abgibt, ist ein Oxidfilm, dessen Menge an abgegebenem Sauerstoff, umgerechnet in Sauerstoffmoleküle, größer als oder gleich 1,0 × 1018 Moleküle/cm3, bevorzugt größer als oder gleich 1,0 × 1019 Moleküle/cm3, stärker bevorzugt größer als oder gleich 2,0 × 1019 Moleküle/cm3 oder größer als oder gleich 3,0 × 1020 Moleküle/cm3 bei einer thermischen Desorptionsspektroskopie-(TDS-) Analyse ist. Es sei angemerkt, dass die Temperatur der Filmoberfläche bei der TDS-Analyse vorzugsweise in einem Bereich von höher als oder gleich 100 °C und niedriger als oder gleich 700 °C, oder höher als oder gleich 100 °C und niedriger als oder gleich 400 °C ist.
  • In dem Fall, in dem der Isolator 224 einen Sauerstoffüberschussbereich umfasst, weist der Isolator 222 vorzugsweise eine Funktion zum Verhindern einer Diffusion von Sauerstoff (z. B. Sauerstoffatomen oder Sauerstoffmolekülen) auf, das heißt, dass der vorstehende Sauerstoff vorzugsweise mit weniger Wahrscheinlichkeit den Isolator 222 passiert.
  • Wenn der Isolator 222 eine Funktion zum Verhindern einer Diffusion von Sauerstoff aufweist, diffundiert Sauerstoff in dem Sauerstoffüberschussbereich nicht in Richtung des Isolators 220 und kann daher effizient dem Oxid 230 zugeführt werden. Ferner kann verhindert werden, dass der Leiter 205 mit Sauerstoff von dem Sauerstoffüberschussbereich des Isolators 224 reagiert.
  • Für den Isolator 222 wird vorzugsweise zum Beispiel eine Einzelschicht oder eine Schichtanordnung aus einem Isolator, der ein sogenanntes Material mit hohem k, wie z. B. Aluminiumoxid, Hafniumoxid, Tantaloxid, Zirconiumoxid, Blei-Zirkonat-Titanat (PZT), Strontiumtitanat (SrTiO3) oder (Ba,Sr)TiO3 (BST), enthält, verwendet. Mit einer Miniaturisierung und einer hohen Integration eines Transistors kann ein Problem, wie z. B. ein Leckstrom, wegen einer Verringerung der Dicke eines Gate-Isolators verursacht werden. Wenn ein Material mit hohem k für einen als Gate-Isolator dienenden Isolator verwendet wird, kann ein Gate-Potential während des Betriebs des Transistors verringert werden, während die physikalische Dicke des Gate-Isolators gehalten wird.
  • Insbesondere wird vorzugsweise ein Isolator verwendet, der Oxid/e von Aluminium und/oder Hafnium enthält, welcher ein isolierendes Material mit einer Funktion zum Verhindern einer Diffusion von Verunreinigungen, Sauerstoff und dergleichen, d. h. ein isolierendes Material, das die Verunreinigungen und der Sauerstoff mit weniger Wahrscheinlichkeit passieren, ist. Aluminiumoxid, Hafniumoxid, ein Oxid, das Aluminium und Hafnium enthält (Hafniumaluminat), oder dergleichen wird vorzugsweise für den Isolator verwendet, der Oxid/e von Aluminium und/oder Hafnium enthält. Der Isolator 222, der aus einem derartigen Material ausgebildet wird, dient als Schicht, die eine Abgabe von Sauerstoff von dem Oxid 230 und ein Eindringen von Verunreinigungen, wie z. B. Wasserstoff, von der Umgebung des Transistors 200 in das Oxid 230 verhindert.
  • Alternativ kann dem Isolator beispielsweise Aluminiumoxid, Bismutoxid, Germaniumoxid, Nioboxid, Siliziumoxid, Titanoxid, Wolframoxid, Yttriumoxid oder Zirconiumoxid zugesetzt werden. Der Isolator kann alternativ einer Nitrierungsbehandlung unterzogen werden. Siliziumoxid, Siliziumoxynitrid oder Siliziumnitrid kann über dem vorstehenden Isolator angeordnet werden.
  • Der Isolator 220 ist vorzugsweise thermisch stabil. Da Siliziumoxid und Siliziumoxynitrid eine thermische Stabilität aufweisen, ermöglicht eine Kombination von Siliziumoxid oder Siliziumoxynitrid mit einem Isolator aus einem Material mit hohem k, dass die mehrschichtige Struktur thermisch stabil ist und eine hohe Permittivität aufweist.
  • Es sei angemerkt, dass der Isolator 220, der Isolator 222 und der Isolator 224 jeweils eine mehrschichtige Struktur aus zwei oder mehr Schichten aufweisen können. In diesem Fall kann, ohne Beschränkung auf eine mehrschichtige Struktur, die aus den gleichen Materialien ausgebildet wird, eine mehrschichtige Struktur verwendet werden, die aus unterschiedlichen Materialien ausgebildet wird.
  • Das Oxid 230 beinhaltet das Oxid 230a, das Oxid 230b über dem Oxid 230a und das Oxid 230c über dem Oxid 230b. Wenn das Oxid 230b über dem Oxid 230a bereitgestellt ist, kann verhindert werden, dass Verunreinigungen von den Komponenten, die unterhalb des Oxids 230a ausgebildet sind, in das Oxid 230b diffundieren. Außerdem kann dann, wenn das Oxid 230b unter dem Oxid 230c bereitgestellt ist, verhindert werden, dass Verunreinigungen von den Komponenten, die oberhalb des Oxids 230c ausgebildet sind, in das Oxid 230b diffundieren.
  • Das Oxid 230 weist vorzugsweise eine mehrschichtige Struktur aus Oxiden auf, die sich durch das Atomverhältnis von Metallelementen voneinander unterscheiden. Insbesondere ist das Atomverhältnis des Elements M in Bestandteilen in dem Metalloxid, das als Oxid 230a verwendet wird, vorzugsweise größer als das Atomverhältnis des Elements M in Bestandteilen in dem Metalloxid, das als Oxid 230b verwendet wird. Außerdem ist das Atomverhältnis des Elements M zu In in dem Metalloxid, das als Oxid 230a verwendet wird, vorzugsweise größer als das Atomverhältnis des Elements M zu In in dem Metalloxid, das als Oxid 230b verwendet wird. Außerdem ist das Atomverhältnis von In zu dem Element M in dem Metalloxid, das als Oxid 230b verwendet wird, vorzugsweise größer als das Atomverhältnis von In zu dem Element M in dem Metalloxid, das als das Oxid 230a verwendet wird. Als Oxid 230c kann ein Metalloxid, das als Oxid 230a oder Oxid 230b verwendet werden kann, verwendet werden.
  • Die Energie des Leitungsbandminimums von jedem des Oxids 230a und des Oxids 230c ist vorzugsweise höher als die Energie des Leitungsbandminimums des Oxids 230b. Mit anderen Worten: Die Elektronenaffinität von jedem des Oxids 230a und des Oxids 230c ist vorzugsweise kleiner als die Elektronenaffinität des Oxids 230b.
  • Hier verändern sich die Energieniveaus der Leitungsbandminima des Oxids 230a, des Oxids 230b und des Oxids 230c graduell. Mit anderen Worten: Die Energieniveaus der Leitungsbandminima verändern sich stetig oder sind stetig zusammenhängend. Dafür wird vorzugsweise die Dichte der Defektzustände in einer Mischschicht verringert, die jeweils an einer Grenzfläche zwischen dem Oxid 230a und dem Oxid 230b sowie an einer Grenzfläche zwischen dem Oxid 230b und dem Oxid 230c gebildet wird.
  • Insbesondere kann dann, wenn das Oxid 230a und das Oxid 230b sowie das Oxid 230b und das Oxid 230c abgesehen von Sauerstoff ein gemeinsames Element (als Hauptkomponente) enthalten, eine Mischschicht mit einer niedrigen Dichte der Defektzustände ausgebildet werden. Beispielsweise wird in dem Fall, in dem es sich bei dem Oxid 230b um ein In-Ga-Zn-Oxid handelt, vorzugsweise ein In-Ga-Zn-Oxid, ein Ga-Zn-Oxid, Galliumoxid oder dergleichen als Oxid 230a und Oxid 230c verwendet.
  • Dabei dient das Oxid 230b als Hauptladungsträgerweg. Da die Dichte der Defektzustände an der Grenzfläche zwischen dem Oxid 230a und dem Oxid 230b sowie an der Grenzfläche zwischen dem Oxid 230b und dem Oxid 230c verringert werden kann, ist der Einfluss der Grenzflächenstreuung auf die Ladungsträgerübertragung gering, und ein hoher Durchlassstrom kann erhalten werden.
  • Das Oxid 230 umfasst den Bereich 231, den Bereich 232 und den Bereich 234. Außerdem kann der Bereich 236 enthalten sein. Es sei angemerkt, dass es bevorzugt wird, dass sich der Bereich 231 mindestens teilweise mit dem Isolator 274 überlappt, wobei der Islator 273 dazwischen angeordnet ist, und die Konzentration von mindestens einer der Verunreinigungen, wie z. B. Wasserstoff und Stickstoff, höher ist als diejenige in dem Bereich 234. Es wird auch bevorzugt, dass die Konzentration von mindestens einer der Verunreinigungen, wie z. B. Wasserstoff und Stickstoff, in dem Bereich 232 höher als diejenige in dem Bereich 234 und kleiner als diejenige in dem Bereich 231 ist. Es wird auch bevorzugt, dass der Bereich 236 mindestens teilweise in Kontakt mit dem Leiter 240 ist und die Konzentration von mindestens einer der Verunreinigungen, wie z. B. Wasserstoff und Stickstoff, höher ist als diejenige in dem Bereich 231.
  • Das heißt, dass der Bereich 231, der Bereich 232 und der Bereich 236 Bereiche sind, in denen einem Metalloxid, das als Oxid 230 bereitgestellt ist, Verunreinigungen zugesetzt worden sind. Es sei angemerkt, dass der Bereich 231 eine höhere Leitfähigkeit aufweist als der Bereich 234. Außerdem weist der Bereich 232 eine niedrigere Leitfähigkeit als der Bereich 231 und eine höhere Leitfähigkeit als der Bereich 234 auf. Außerdem weist der Bereich 236 eine höhere Leitfähigkeit auf als der Bereich 231.
  • Der Widerstand eines Oxidhalbleiters wird verringert, indem dem Oxidhalbleiter ein Element, das eine Sauerstofffehlstelle bildet, oder ein Element, das von einer Sauerstofffehlstelle eingefangen wird, zugesetzt wird. Typische Beispiele für ein derartiges Element umfassen Wasserstoff, Bor, Kohlenstoff, Stickstoff, Fluor, Phosphor, Schwefel, Chlor, Titan und ein Edelgas. Typische Beispiele für das Edelgaselement umfassen Helium, Neon, Argon, Krypton und Xenon. Daher werden der Bereich 231, der Bereich 232 und der Bereich 236 vorzugsweise derart ausgebildet, dass sie ein oder mehrere der vorstehenden Elemente enthalten.
  • Wenn der Widerstand des Bereichs 232 in dem Transistor 200 verringert wird, werden hochohmige Bereiche nicht zwischen dem Bereich 231, der als Source-Bereich und Drain-Bereich dient, und dem Bereich 234, in dem ein Kanal gebildet wird, ausgebildet, so dass der Durchlassstrom und die Beweglichkeit des Transistors erhöht werden können. Da sich das Gate aufgrund des Bereichs 232 nicht mit dem Source-Bereich und dem Drain-Bereich in der Kanallängsrichtung überlappt, kann eine Bildung einer unnötigen Kapazität verhindert werden. Aufgrund des Bereichs 232 kann ferner der Leckstrom im Sperrzustand verringert werden.
  • Außerdem kann bei dem Transistor 200, der mit dem Bereich 236 bereitgestellt ist, ein ausreichender ohmscher Kontakt zwischen dem Oxid 230 und dem Leiter 240 sichergestellt werden, wodurch der Durchlassstrom und die Beweglichkeit des Transistors erhöht werden können.
  • Daher kann, indem die Flächen der Bereiche angemessen ausgewählt werden, ein Transistor mit elektrischen Eigenschaften, die für das Schaltungsdesign erforderlich sind, leicht bereitgestellt werden.
  • Daher dient dann, wenn der Transistor 200 eingeschaltet wird, der Bereich 231a oder der Bereich 231b als Source-Bereich oder Drain-Bereich. Andererseits dient mindestens ein Teil des Bereichs 234 als Bereich, in dem ein Kanal gebildet wird. Wenn der Bereich 232 zwischen dem Bereich 231 und dem Bereich 234 bereitgestellt wird, kann der Transistor 200 einen hohen Durchlassstrom und einen niedrigen Leckstrom im Sperrzustand (Sperrstrom) aufweisen.
  • Das Oxid 230 weist eine gekrümmte Oberfläche zwischen der Seitenfläche des Oxids 230 und der Oberseite des Oxids 230 auf. Das heißt, dass ein Endabschnitt der Seitenfläche und ein Endabschnitt der Oberseite vorzugsweise gekrümmt sind (nachstehend auch als abgerundete Form bezeichnet). Der Krümmungsradius der gekrümmten Oberfläche an einem Endabschnitt des Oxids 230b ist beispielsweise größer als oder gleich 3 nm und kleiner als oder gleich 10 nm, vorzugsweise größer als oder gleich 5 nm und kleiner als oder gleich 6 nm.
  • Als Oxid 230 wird vorzugsweise ein Metalloxid verwendet, das als Oxidhalbleiter dient (nachstehend auch als Oxidhalbleiter bezeichnet). Beispielsweise wird für das Metalloxid, das zu dem Bereich 234 wird, vorzugsweise ein Metalloxid mit einer Bandlücke von 2 eV oder mehr, bevorzugt 2,5 eV oder mehr verwendet. Die Verwendung eines Metalloxids mit einer großen Bandlücke kann den Sperrstrom des Transistors verringern.
  • Es sei angemerkt, dass in dieser Beschreibung und dergleichen auch ein Metalloxid, das Stickstoff enthält, in einigen Fällen als Metalloxid bezeichnet wird. Zudem kann ein Metalloxid, das Stickstoff enthält, als Metalloxynitrid bezeichnet werden.
  • Ein Transistor, der einen Oxidhalbleiter enthält, weist einen sehr niedrigen Leckstrom im Sperrzustand auf; somit kann eine Halbleitervorrichtung mit geringem Stromverbrauch bereitgestellt werden. Außerdem kann ein Oxidhalbleiter durch ein Sputterverfahren oder dergleichen abgeschieden werden und kann daher für einen Transistor, der in einer hoch integrierten Halbleitervorrichtung enthalten ist, verwendet werden.
  • Als Oxid 230 kann beispielsweise ein Metalloxid, wie z. B. ein In-M-Zn-Oxid (das Element M ist eine oder mehrere Art/en, die aus Aluminium, Gallium, Yttrium, Kupfer, Vanadium, Beryllium, Bor, Titan, Eisen, Nickel, Germanium, Zirconium, Molybdän, Lanthan, Cer, Neodym, Hafnium, Tantal, Wolfram, Magnesium und dergleichen ausgewählt wird/werden), verwendet werden. Ein In-Ga-Oxid oder ein In-Zn-Oxid kann als Oxid 230 verwendet werden.
  • Der Isolator 250 dient als Gate-Isolator. Der Isolator 250 wird vorzugsweise in Kontakt mit der Oberseite des Oxids 230c platziert. Der Isolator 250 wird vorzugsweise unter Verwendung eines Isolators ausgebildet, von dem Sauerstoff durch Erwärmung abgegeben wird. Es handelt sich bei dem Isolator 250 um einen Oxidfilm, dessen Menge an abgegebenem Sauerstoff, umgerechnet in Sauerstoffmoleküle, größer als oder gleich 1,0 × 1018 Atome/cm3, bevorzugt größer als oder gleich 1,0 × 1019 Atome/cm3, stärker bevorzugt 2,0 × 1019 Atome/cm3 oder 3,0 × 1020 Atome/cm3 bei einer thermischen Desorptionsspektroskopie- (TDS-) Analyse ist. Es sei angemerkt, dass die Temperatur der Filmoberfläche bei der TDS-Analyse vorzugsweise in einem Bereich von höher als oder gleich 100 °C und niedriger als oder gleich 700 °C ist.
  • Insbesondere können Siliziumoxid, das überschüssigen Sauerstoff enthält, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Siliziumoxid, dem Fluor zugesetzt worden ist, Siliziumoxid, dem Kohlenstoff zugesetzt worden ist, Siliziumoxid, dem Kohlenstoff und Stickstoff zugesetzt worden sind, oder poröses Siliziumoxid verwendet werden. Insbesondere werden Siliziumoxid und Siliziumoxynitrid, welche thermisch stabil sind, bevorzugt.
  • Wenn als Isolator 250 ein Isolator, von dem Sauerstoff durch Erwärmung abgegeben wird, in Kontakt mit der Oberseite des Oxids 230c bereitgestellt wird, kann dem Bereich 234 des Oxids 230b Sauerstoff effizient zugeführt werden. Ferner wird, wie bei dem Isolator 224, vorzugsweise die Konzentration von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, in dem Isolator 250 verringert. Die Dicke des Isolators 250 ist vorzugsweise größer als oder gleich 1 nm und kleiner als oder gleich 20 nm.
  • Ferner verhindert der Isolator 252 vorzugsweise eine Diffusion von Sauerstofff, um dem Oxid 230 überschüssigen Sauerstoff, der in dem Isolator 250 enthalten ist, effizient zuzuführen. Das Bereitstellen des Isolators 252, der eine Diffusion von Sauerstoff verhindert, verhindert eine Diffusion von überschüssigem Sauerstoff in den Leiter 260. Das heißt, dass eine Verringerung der Menge an überschüssigem Sauerstoff, der dem Oxid 230 zugeführt wird, verhindert werden kann. Außerdem kann eine Oxidation des Leiters 260 aufgrund von überschüssigem Sauerstoff verhindert werden.
  • Der Isolator 250 und der Isolator 252 dienen jeweils in einigen Fällen als Teil des Gate-Isolators. Deshalb wird in dem Fall, in dem Siliziumoxid, Siliziumoxynitrid oder dergleichen für den Isolator 250 verwendet wird, vorzugsweise ein Metalloxid, das ein Material mit hohem k mit hoher relativer Permittivität ist, als Isolator 252 verwendet. Mit einer derartigen mehrschichtigen Struktur kann die mehrschichtige Struktur thermisch stabil sein und eine hohe relative Permittivität aufweisen. Demzufolge kann ein Gate-Potential, das während des Betriebs des Transistors angelegt wird, verringert werden, während die physikalische Dicke gehalten wird. Außerdem kann die äquivalente Oxidfilmdicke (equivalent oxide thickness, EOT) eines Isolators, der als Gate-Isolator dient, verringert werden.
  • Mit der vorstehenden mehrschichtigen Struktur kann der Durchlassstrom ohne Abschwächung des Einflusses des elektrischen Feldes von dem Leiter 260 erhöht werden. Da der Abstand zwischen dem Leiter 260 und dem Oxid 230 durch die physikalischen Dicken des Isolators 250 und des Isolators 252 gehalten wird, kann der Leckstrom verhindert werden. Außerdem können dann, wenn die mehrschichtige Struktur aus dem Isolator 250 und dem Isolator 252 bereitgestellt wird, der physikalische Abstand zwischen dem Leiter 260 und dem oxide 230 sowie die Intensität des elektrischen Feldes, das von dem Leiter 260 an das Oxid 230 angelegt wird, angemessen leicht angepasst werden.
  • Insbesondere kann als Isolator 252 ein Metalloxid, das eine oder mehrere Art/en enthält, die aus Hafnium, Aluminium, Gallium, Yttrium, Zirconium, Wolfram, Titan, Tantal, Nickel, Germanium, Magnesium und dergleichen ausgewählt wird/werden, verwendet werden.
  • Insbesondere wird vorzugsweise ein Isolator, der Oxid/e von Aluminium und/oder Hafnium enthält, beispielsweise Aluminiumoxid, Hafniumoxid oder ein Oxid, das Aluminium und Hafnium enthält (Hafniumaluminat), verwendet. Insbesondere weist Hafniumaluminat eine höhere Wärmebeständigkeit auf als ein Hafniumoxidfilm. Deshalb wird Hafniumaluminat bevorzugt, da es weniger wahrscheinlich ist, dass es durch ein thermisches Budget in dem folgenden Prozess kristallisiert wird.
  • Der Leiter 260, der als erste Gate-Elektrode dient, beinhaltet den Leiter 260a und den Leiter 260b über dem Leiter 260a. Für den Leiter 260a wird, wie bei dem Leiter 205a, vorzugsweise ein leitendes Material mit einer Funktion zum Verhindern einer Diffusion von Verunreinigungen, wie z. B. einem Wasserstoffatom, einem Wasserstoffmolekül, einem Wassermolekül, einem Stickstoffatom, einem Stickstoffmolekül, einem Stickstoffoxidmolekül (z. B. N2O, NO und NO2) und einem Kupferatom, verwendet. Alternativ wird vorzugsweise ein leitendes Material mit einer Funktion zum Verhindern einer Diffusion von Sauerstoff (z. B. Sauerstoffatomen oder Sauerstoffmolekülen) verwendet.
  • Wenn der Leiter 260a eine Funktion zum Verhindern einer Diffusion von Sauerstoff aufweist, kann verhindert werden, dass die Leitfähigkeit des Leiters 260b infolge einer Oxidation durch überschüssigen Sauerstoff, der in dem Isolator 250 und dem Isolator 252 enthalten ist, verringert wird. Als leitendes Material mit einer Funktion zum Verhindern einer Diffusion von Sauerstoff wird vorzugsweise zum Beispiel Tantal, Tantalnitrid, Ruthenium, Rutheniumoxid oder dergleichen verwendet.
  • Als Leiter 260, der als Leitung dient, wird vorzugsweise ein Leiter verwendet, der eine hohe Leitfähigkeit aufweist. Beispielsweise wird für den Leiter 260b vorzugsweise ein leitendes Material verwendet, das Wolfram, Kupfer oder Aluminium als Hauptkomponente enthält. Der Leiter 260b kann eine mehrschichtige Struktur, beispielsweise eine Schichtanordnung aus Titan, Titannitrid und einem beliebigen der vorstehenden leitenden Materialien, aufweisen.
  • Beispielsweise kann ein leitendes Oxid für den Leiter 260a verwendet werden. Beispielsweise wird vorzugsweise das Metalloxid verwendet, das als Oxid 230 verwendet werden kann. Insbesondere wird vorzugsweise ein Oxid auf In-Ga-Zn-Basis verwendet, das eine hohe Leitfähigkeit aufweist und bei dem das Atomverhältnis von Metallen bei [ln]:[Ga]:[Zn] = 4:2:3 bis 4,1 oder in der Nähe davon liegt. Wenn ein derartiger Leiter 260a bereitgestellt wird, können ein Eindringen von Sauerstoff in den Leiter 260b und ein Anstieg des elektrischen Widerstandswertes des Leiters 260b infolge einer Oxidation verhindert werden.
  • Wenn ein derartiges leitendes Oxid durch ein Sputterverfahren abgeschieden wird, kann dem Isolator 250 und dem Isolator 252 Sauerstoff zugesetzt werden, so dass dem Bereich 234 des Oxids 230 Sauerstoff zugeführt werden kann. Daher können Sauerstofffehlstellen in dem Bereich 234 des Oxids 230 verringert werden.
  • In dem Fall, in dem das vorstehende leitende Oxid als Leiter 260a verwendet wird, wird als Leiter 260b vorzugsweise ein Leiter verwendet, der dem Leiter 260a Verunreinigungen, wie z. B. Stickstoff, zusetzen kann, um die Leitfähigkeit des Leiters 260a zu erhöhen. Beispielsweise wird vorzugsweise Titannitrid oder dergleichen für den Leiter 260b verwendet. Alternativ kann der Leiter 260b eine Struktur aufweisen, bei der ein Metall, wie z. B. Wolfram, über einem Metallnitrid, wie z. B. Titannitrid, angeordnet ist.
  • In dem Fall, in dem sich der Leiter 205, wie in 1(C) dargestellt, über den Endabschnitt des Oxids 230b in der Kanalquerrichtung hinüber erstreckt, überlappt sich der Leiter 260 in dem Bereich vorzugsweise mit dem Leiter 205, wobei der Isolator 250 dazwischen angeordnet ist. Das heißt, dass eine mehrschichtige Struktur aus dem Leiter 205, dem Isolator 250 und dem Leiter 260 vorzugsweise außerhalb der Seitenfläche des Oxids 230b ausgebildet wird.
  • Bei der vorstehenden Struktur werden in dem Fall, in dem Potentiale an den Leiter 260 und den Leiter 205 angelegt werden, ein elektrisches Feld, das von dem Leiter 260 erzeugt wird, und ein elektrisches Feld, das von dem Leiter 205 erzeugt wird, miteinander verbunden, so dass eine geschlossene Schaltung, die den Kanalbildungsbereich in dem Oxid 230 bedeckt, ausgebildet werden kann.
  • Das heißt, dass der Kanalbildungsbereich in dem Bereich 234 elektrisch von dem elektrischen Feld des Leiters 260, der als erste Gate-Elektrode dient, und dem elektrischen Feld des Leiters 205, der als zweite Gate-Elektrode dient, umschlossen werden kann.
  • Der Isolator 270, der als Sperrfilm dient, kann über dem Leiter 260b platziert werden. Für den Isolator 270 wird vorzugsweise ein isolierendes Material verwendet, das eine Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, und Sauerstoff aufweist. Zum Beispiel wird vorzugsweise Aluminiumoxid oder Hafniumoxid verwendet. Daher kann eine Oxidation des Leiters 260 verhindert werden. Außerdem kann verhindert werden, dass Verunreinigungen, wie z. B. Wasser oder Wasserstoff, durch den Leiter 260 und den Isolator 250 in das Oxid 230 eindringen.
  • Ferner wird der Isolator 271, der als Hartmaske dient, vorzugsweise über dem Isolator 270 platziert. Durch Bereitstellen des Isolators 271 kann der Leiter 260 derart verarbeitet werden, dass die Seitenfläche des Leiters 260 im Wesentlichen senkrecht zu der Oberfläche des Substrats ist. Insbesondere kann ein Winkel, der von der Seitenfläche des Leiters 260 und der Oberfläche des Substrats gebildet wird, größer als oder gleich 75° und kleiner als oder gleich 100°, vorzugsweise größer als oder gleich 80° und kleiner als oder gleich 95° sein. Wenn der Leiter zu einer derartigen Form verarbeitet wird, kann der Isolator 273, der anschließend ausgebildet wird, in einer gewünschten Form ausgebildet werden.
  • Es sei angemerkt, dass ein isolierendes Material, das eine Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, und Sauerstoff aufweist, für den Isolator 271 verwendet wird, so dass der Isolator 271 auch als Sperrfilm dient. In diesem Fall wird der Isolator 270 nicht notwendigerweise bereitgestellt.
  • Der Isolator 273, der als Sperrfilm und Pufferschicht dient, wird in Kontakt mit der Oberseite und der Seitenfläche des Oxids 230, der Seitenfläche des Isolators 250, der Seitenfläche des Isolators 252, der Seitenfläche des Leiters 260 und der Seitenfläche des Isolators 270 bereitgestellt. Außerdem ist die Dicke des Isolators 273 in einem Bereich in Kontakt mit der Oberseite und der Seitenfläche des Oxids 230 vorzugsweise kleiner als diejenige in einem Bereich in Kontakt mit der Seitenfläche des Isolators 250, der Seitenfläche des Isolators 252, der Seitenfläche des Leiters 260 und der Seitenfläche des Isolators 270.
  • Hier wird als Isolator 273 vorzugsweise ein isolierendes Material verwendet, das eine Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, und Sauerstoff aufweist. Zum Beispiel wird vorzugsweise Aluminiumoxid oder Hafniumoxid verwendet. Daher kann verhindert werden, dass Sauerstoff in dem Isolator 250 und dem Isolator 252 nach außen diffundiert. Außerdem kann verhindert werden, dass Verunreinigungen, wie z. B. Wasserstoff und Wasser, durch die Endabschnitte und dergleichen des Isolators 250 und des Isolators 252 in das Oxid 230 eindringen. Folglich kann die Bildung von Sauerstofffehlstellen an der Grenzfläche zwischen dem Oxid 230 und dem Isolator 250 verhindert werden, was zu einer Verbesserung der Zuverlässigkeit des Transistors 200 führt.
  • Durch Bereitstellen des Isolators 273 können die Seitenfläche des Leiters 260, die Seitenfläche des Isolators 250 und die Seitenfläche des Isolators 252 mit einem Isolator, der eine Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, und Sauerstoff aufweist, bedeckt sein. Dies kann verhindern, dass Verunreinigungen, wie z. B. Wasser oder Wasserstoff, durch den Leiter 260, den Isolator 250 und den Isolator 252 in das Oxid 230 eindringen. Daher dient der Isolator 273 als Seitenbarriere, um die Seitenflächen der Gate-Elektrode und des Gate- Isolators zu schützen.
  • Der Isolator 275 wird auf den Seitenflächen des Leiters 260, des Isolators 252 und des Isolators 250 bereitgestellt, wobei der Isolator 273 dazwischen angeordnet ist. In dem Fall, in dem der Transistor derart ausgebildet wird, dass er beispielsweise eine entworfene Kanallänge von größer als oder gleich 10 nm und kleiner als oder gleich 30 nm mit der Miniaturisierung des Transistors aufweist, ist es sehr wahrscheinlich, dass Verunreinigungselemente, die in dem Bereich 231 enthalten sind, in den Bereich 234 diffundieren und demzufolge der Bereich 231a und der Bereich 231 b elektrisch miteinander verbunden sind. Wenn der Isolator 275 bereitgestellt wird, kann der Abstand zwischen dem Bereich 231a und dem Bereich 231b aufrechterhalten werden, was verhindert werden kann, dass der Source-Bereich und der Drain-Bereich bei einem ersten Gate-Potential von 0 V elektrisch miteinander verbunden werden. Das heißt, dass dann, wenn der Bereich 232 in einem Bereich des Oxids 230, der sich mit dem Isolator 275 überlappt, bereitgestellt wird, eine Diffusion von überschüssigem Wasserstoff oder Stickstoff des Bereichs 231 in den Bereich 234 verhindert werden kann.
  • In dem Fall, in dem der Isolator 224 zur Inselform verarbeitet wird, kann eine Struktur, bei der der Isolator 222 und der Isolator 273 außerhalb des Isolators 224 in Kontakt miteinander sind, zum Einsatz kommen. Mit dieser Struktur ist das Oxid 230 mit dem Film abgedichtet, der eine Diffusion von Wasserstoff oder Stickstoff verhindert. Daher kann verhindert werden, dass überschüssige Verunreinigungen unerwünscht von einem anderen Strukturteil als dem Isolator 274 eindringen.
  • Der Isolator 274 wird mindestens über dem Bereich 231 des Oxids 230 bereitgestellt, wobei der Isolator 273 dazwischen angeordnet ist. Wenn der Isolator 274 über dem Bereich 231 des Oxids 230 bereitgestellt wird, wobei der Isolator 273 dazwischen angeordnet ist, kann verhindert werden, dass dem Bereich 234 des Oxids 230 überschüssiger Wasserstoff oder Stickstoff zugesetzt wird.
  • Deshalb werden die Dicke des Isolators 274 und die Dicke des Isolators 273 in dem Bereich in Kontakt mit der Oberseite und der Seitenfläche des Oxids 230 vorzugsweise entsprechend dem verwendeten Material angemessen angepasst. Beispielsweise kann als Isolator 273 ein Metalloxid, das eine oder mehrere Art/en enthält, die aus Hafnium, Aluminium, Gallium, Yttrium, Zirconium, Wolfram, Titan, Tantal, Nickel, Germanium, Magnesium oder dergleichen ausgewählt wird/werden, verwendet werden.
  • Insbesondere weist Aluminiumoxid eine hohe Sperreigenschaft auf, so dass selbst mit einer kleinen Dicke von größer als oder gleich 0,5 nm und kleiner als oder gleich 3,0 nm eine Diffusion von Wasserstoff und Stickstoff verhindert werden kann. Obwohl Hafniumoxid eine niedrigere Sperreigenschaft aufweist als Aluminiumoxid, kann seine Sperreigenschaft mit einer Zunahme der Dicke erhöht werden. Deshalb kann dann, indem die Dicke von Hafniumoxid angepasst wird, die Zusatzmenge an Wasserstoff und Stickstoff geeignet angepasst werden.
  • Daher wird bevorzugt, dass in dem Fall, in dem Aluminiumoxid für den Isolator 273 verwendet wird, die Dicke in dem Bereich in Kontakt mit der Seitenfläche des Isolators 250, der Seitenfläche des Isolators 252, der Seitenfläche des Leiters 260 und der Seitenfläche des Isolators 270 größer als oder gleich 0,5 nm, vorzugsweise größer als oder gleich 3,0 nm ist. Andererseits ist die Dicke des Isolators 273 in dem Bereich in Kontakt mit der Oberseite und der Seitenfläche des Oxids 230 vorzugsweise kleiner als oder gleich 3,0 nm.
  • Beispielsweise kann ein Isolator, der Stickstoff enthält, als Isolator 274 verwendet werden. Beispielsweise wird vorzugsweise Siliziumnitrid, Siliziumnitridoxid, Siliziumoxynitrid, Aluminiumnitrid, Aluminiumnitridoxid oder dergleichen verwendet. Insbesondere kann ein Siliziumnitridfilm während der Ausbildung oder durch ein thermisches Budget in dem folgenden Prozess Wasserstoff darin abgeben.
  • Der Isolator 280, der als Zwischenschichtfilm dient, wird vorzugsweise über dem Isolator 274 bereitgestellt. Wie bei dem Isolator 224 oder dergleichen wird vorzugsweise die Konzentration von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, in dem Isolator 280 verringert. Es sei angemerkt, dass ein Isolator, der dem Isolator 210 ähnlich ist, über dem Isolator 280 bereitgestellt werden kann.
  • Der Leiter 240a und der Leiter 240b werden in den Öffnungen platziert, die in dem Isolator 280 und dem Isolator 274 ausgebildet sind. Der Leiter 240a und der Leiter 240b werden einander zugewandt bereitgestellt, wobei der Leiter 260 dazwischen angeordnet ist. Es sei angemerkt, dass sich die Oberseiten des Leiters 240a und des Leiters 240b im Wesentlichen auf der gleichen Ebene wie die Oberseite des Isolators 280 befinden können.
  • Der Leiter 240a ist in Kontakt mit dem Bereich 236a, der als einer von Source-Bereich und Drain-Bereich des Transistors 200 dient, und der Leiter 240b ist in Kontakt mit dem Bereich 236b, der als der andere von Source-Bereich und Drain-Bereich des Transistors 200 dient. Daher kann der Leiter 240a als eine von einer Source-Elektrode und einer Drain-Elektrode dienen, und der Leiter 240b kann als die andere der Source-Elektrode und der Drain-Elektrode dienen.
  • Da der Widerstand des Bereichs 236a und des Bereichs 236b verringert ist, werden der Kontaktwiderstand zwischen dem Leiter 240a und dem Bereich 231a sowie der Kontaktwiderstand zwischen dem Leiter 240b und dem Bereich 231b verringert, was zu einem hohen Durchlassstrom des Transistors 200 führt.
  • Es sei angemerkt, dass der Leiter 240a in Kontakt mit der Innenwand der Öffnung in dem Isolator 280 und dem Isolator 274 ausgebildet ist. Der Bereich 236a des Oxids 230 ist auf mindestens einem Teil des Unterteils der Öffnung positioniert, und daher ist der Leiter 240a in Kontakt mit dem Bereich 236a. In ähnlicher Weise ist der Leiter 240b in Kontakt mit der Innenwand der Öffnung in dem Isolator 280 und dem Isolator 274 ausgebildet. Der Bereich 236b des Oxids 230 ist auf mindestens einem Teil des Unterteils der Öffnung positioniert, und daher ist der Leiter 240b in Kontakt mit dem Bereich 236b.
  • Hier sind der Leiter 240a und der Leiter 240b in Kontakt mit mindestens der Oberseite des Oxids 230, und er ist auch vorzugsweise in Kontakt mit der Seitenfläche des Oxids 230. Insbesondere sind der Leiter 240a und der Leiter 240b vorzugsweise in Kontakt mit der Seitenfläche des Oxids 230 auf der A3-Seite und/oder der Seitenfläche des Oxids 230 auf der A4-Seite, welche die Kanalquerrichtung des Oxids 230 kreuzen. Außerdem können der Leiter 240a und der Leiter 240b in Kontakt mit der Seitenfläche auf der A1-Seite (der A2-Seite) sein, welche die Kanallängsrichtung des Oxids 230 kreuzt. Wenn auf diese Weise der Leiter 240a und der Leiter 240b in Kontakt mit nicht nur der Oberseite des Oxids 230, sondern auch der Seitenfläche des Oxids 230 ist, die Kontaktfläche des Kontaktabschnitts zwischen dem Oxid 230 und jedem des Leiters 240a und des Leiters 240b ohne Erhöhung der Fläche der Oberseite des Kontaktabschnitts erhöht werden, so dass der Kontaktwiderstand zwischen dem Oxid 230 und jedem des Leiters 240a und des Leiters 240b verringert werden kann. Demzufolge kann eine Miniaturisierung der Source-Elektrode und der Drain-Elektrode des Transistors erzielt werden, und darüber hinaus kann der Durchlassstrom erhöht werden.
  • Für den Leiter 240a und den Leiter 240b wird vorzugsweise ein leitendes Material verwendet, das Wolfram, Kupfer oder Aluminium als Hauptkomponente enthält. Obwohl nicht dargestellt, können der Leiter 240a und der Leiter 240b eine mehrschichtige Struktur, beispielsweise eine Schichtanordnung aus Titan, Titannitrid und einem beliebigen der vorstehenden leitenden Materialien, aufweisen.
  • In dem Fall, in dem der Leiter 240 eine mehrschichtige Struktur aufweist, wird vorzugsweise ein leitendes Material mit einer Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, wie bei dem Leiter 205a oder dergleichen, für einen Leiter, der in Kontakt mit dem Isolator 274 und dem Isolator 280 ist, verwendet. Beispielsweise wird vorzugsweise Tantal, Tantalnitrid, Titan, Titannitrid, Ruthenium, Rutheniumoxid oder dergleichen verwendet. Das leitende Material mit einer Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, kann eine Einzelschicht oder eine Schichtanordnung sein. Wenn das leitende Material verwendet wird, kann verhindert werden, dass Verunreinigungen, wie z. B. Wasserstoff und Wasser, von einer Schicht oberhalb des Isolators 280 durch den Leiter 240a und den Leiter 240b in das Oxid 230 eindringen.
  • Obwohl nicht dargestellt, kann ein Leiter, der als Leitung dient, in Kontakt mit der Oberseite des Leiters 240a und der Oberseite des Leiters 240b platziert sein. Für den Leiter, der als Leitung dient, wird ferner vorzugsweise ein leitendes Material verwendet, das Wolfram, Kupfer oder Aluminium als Hauptkomponente enthält. Der Leiter kann eine mehrschichtige Struktur, beispielsweise eine Schichtanordnung aus Titan, Titannitrid und einem beliebigen der vorstehenden leitenden Materialien, aufweisen. Es sei angemerkt, dass der Leiter, wie der Leiter 203 oder dergleichen, derart ausgebildet werden kann, dass er in einer Öffnung, die in einem Isolator bereitgestellt ist, eingebettet ist.
  • <Material für eine Halbleitervorrichtung>
  • Nachstehend werden Materialien beschrieben, die für eine Halbleitervorrichtung verwendet werden können.
  • «Substrat»
  • Als Substrat, über dem der Transistor 200 ausgebildet wird, kann beispielsweise ein Isolatorsubstrat, ein Halbleitersubstrat oder ein Leitersubstrat verwendet werden. Beispiele für das Isolatorsubstrat umfassen ein Glassubstrat, ein Quarzsubstrat, ein Saphirsubstrat, ein stabilisiertes Zirkonoxid-Substrat (z. B. ein Yttrium-stabilisiertes Zirkonoxid-Substrat) und ein Harzsubstrat. Beispiele für das Halbleitersubstrat umfassen ein Halbleitersubstrat aus Silizium, Germanium oder dergleichen und ein Verbindungshalbleitersubstrat aus Siliziumkarbid, Siliziumgermanium, Galliumarsenid, Indiumphosphid, Zinkoxid oder Galliumoxid. Außerdem wird ein Halbleitersubstrat, in dem ein Isolatorbereich in dem vorstehenden Halbleitersubstrat bereitgestellt ist, wie z. B. ein SOI- (Silicon-on-Insulator-) Substrat, angegeben. Beispiele für das Leitersubstrat umfassen ein Graphitsubstrat, ein Metallsubstrat, ein Legierungssubstrat und ein leitendes Harzsubstrat. Außerdem wird ein Substrat, das ein Metallnitrid enthält, ein Substrat, das ein Metalloxid enthält, oder dergleichen angegeben. Ferner wird ein Substrat, das ein Isolatorsubstrat ist, das mit einem Leiter oder einem Halbleiter versehen ist, ein Substrat, das ein Halbleitersubstrat ist, das mit einem Leiter oder einem Isolator versehen ist, ein Substrat, das ein Leitersubstrat ist, das mit einem Halbleiter oder einem Isolator versehen ist, oder dergleichen angegeben. Alternativ kann ein beliebiges dieser Substrate, über dem ein Element bereitgestellt ist, verwendet werden. Beispiele für das Element, das über dem Substrat bereitgestellt wird, umfassen einen Kondensator, einen Widerstand, ein Schaltelement, ein Licht emittierendes Element und ein Speicherelement.
  • Alternativ kann ein flexibles Substrat als Substrat verwendet werden. Es sei angemerkt, dass als Verfahren zum Bereitstellen eines Transistors über einem flexiblen Substrat ein Verfahren vorhanden ist, bei dem der Transistor über einem nicht-flexiblen Substrat ausgebildet wird und dann der Transistor abgetrennt und auf das Substrat, das ein flexibles Substrat ist, übertragen wird. In diesem Fall wird eine Trennschicht vorzugsweise zwischen dem nicht-flexiblen Substrat und dem Transistor bereitgestellt. Das Substrat kann Elastizität aufweisen. Das Substrat kann eine Eigenschaft aufweisen, in seine ursprüngliche Form zurückzukehren, wenn das Biegen oder Ziehen gestoppt wird. Alternativ kann das Substrat eine Eigenschaft aufweisen, nicht in seine ursprüngliche Form zurückzukehren. Das Substrat weist einen Bereich mit einer Dicke von beispielsweise größer als oder gleich 5 µm und kleiner als oder gleich 700 µm, bevorzugt größer als oder gleich 10 µm und kleiner als oder gleich 500 µm, stärker bevorzugt größer als oder gleich 15 µm und kleiner als oder gleich 300 µm auf. Wenn das Substrat eine kleine Dicke aufweist, kann das Gewicht der Halbleitervorrichtung, die den Transistor beinhaltet, verringert werden. Wenn das Substrat eine kleine Dicke aufweist, kann selbst im Falle der Verwendung von Glas oder dergleichen das Substrat Elastizität oder eine Eigenschaft aufweisen, in seine ursprüngliche Form zurückzukehren, wenn das Biegen oder Ziehen gestoppt wird. Deshalb kann ein Stoß oder dergleichen, der durch Fallenlassen oder dergleichen auf die Halbleitervorrichtung über dem Substrat einwirkt, abgemildert werden. Das heißt, dass eine robuste Halbleitervorrichtung bereitgestellt werden kann.
  • Für das Substrat, das ein flexibles Substrat ist, kann beispielsweise ein Metall, eine Legierung, ein Harz, Glas oder eine Faser davon verwendet werden. Als Substrat kann eine Platte, ein Film, eine Folie oder dergleichen, die/der eine Faser enthält, verwendet werden. Das Substrat, das ein flexibles Substrat ist, weist vorzugsweise einen niedrigeren Längenausdehnungskoeffizienten auf, da eine Verformung aufgrund einer Umgebung verhindert wird. Für das Substrat, das ein flexibles Substrat ist, wird beispielsweise ein Material verwendet, dessen Längenausdehnungskoeffizient niedriger als oder gleich 1 × 10-3 /K, niedriger als oder gleich 5 × 10-5 /K oder niedriger als oder gleich 1 × 10-5 /K ist. Beispiele für das Harz umfassen Polyester, Polyolefin, Polyamid (z. B. Nylon oder Aramid), Polyimid, Polycarbonat und Acryl. Im Besonderen wird Aramid für das Substrat, das ein flexibles Substrat ist, vorteilhaft verwendet, da sein Längenausdehnungskoeffizient niedrig ist.
  • «Isolator»
  • Beispiele für einen Isolator umfassen ein isolierendes Oxid, ein isolierendes Nitrid, ein isolierendes Oxynitrid, ein isolierendes Nitridoxid, ein isolierendes Metalloxid, ein isolierendes Metalloxynitrid und ein isolierendes Metallnitridoxid.
  • Mit einer Miniaturisierung und einer hohen Integration eines Transistors kann beispielsweise ein Problem, wie z. B. ein Leckstrom, wegen einer Verringerung der Dicke eines Gate-Isolators verursacht werden. Wenn ein Material mit hohem k für einen als Gate-Isolator dienenden Isolator verwendet wird, kann eine Spannung des Transistors verringert werden, während die physikalische Dicke des Gate-Isolators gehalten wird. Im Gegensatz dazu kann dann, wenn ein Material mit niedriger relativer Permittivität für den Isolator, der als Zwischenschichtfilm dient, verwendet wird, die parasitäre Kapazität, die zwischen den Leitungen gebildet wird, verringert werden. Demzufolge wird vorzugsweise ein Material je nach der Funktion eines Isolators ausgewählt.
  • Außerdem umfassen Beispiele für den Isolator mit hoher relativer Permittivität Galliumoxid, Hafniumoxid, Zirconiumoxid, ein Oxid, das Aluminium und Hafnium enthält, ein Oxynitrid, das Aluminium und Hafnium enthält, ein Oxid, das Silizium und Hafnium enthält, ein Oxynitrid, das Silizium und Hafnium enthält, und ein Nitrid, das Silizium und Hafnium enthält.
  • Beispiele für den Isolator mit niedriger relativer Permittivität umfassen Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Siliziumoxid, dem Fluor zugesetzt worden ist, Siliziumoxid, dem Kohlenstoff zugesetzt worden ist, Siliziumoxid, dem Kohlenstoff und Stickstoff zugesetzt worden sind, poröses Siliziumoxid und ein Harz.
  • Insbesondere sind Siliziumoxid und Siliziumoxynitrid thermisch stabil. Demzufolge kann eine mehrschichtige Struktur, die thermisch stabil ist und eine niedrige relative Permittivität aufweist, beispielsweise durch Kombination mit einem Harz erhalten werden. Beispiele für das Harz umfassen Polyester, Polyolefin, Polyamid (z. B. Nylon oder Aramid), Polyimid, Polycarbonat und Acryl. Ferner ermöglicht beispielsweise eine Kombination von Siliziumoxid oder Siliziumoxynitrid mit einem Isolator mit hoher relativer Permittivität, dass die mehrschichtige Struktur thermisch stabil ist und eine hohe relative Permittivität aufweist.
  • Außerdem können dann, wenn der Transistor mit einem Oxidhalbleiter von einem Isolator mit einer Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasserstoff, und Sauerstoff umschlossen ist, die elektrischen Eigenschaften des Transistors stabilisiert werden.
  • Als Isolator mit einer Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasserstoff, und Sauerstoff kann beispielsweise eine Einzelschicht oder eine Schichtanordnung aus einem Isolator, der Bor, Kohlenstoff, Stickstoff, Sauerstoff, Fluor, Magnesium, Aluminium, Silizium, Phosphor, Chlor, Argon, Gallium, Germanium, Yttrium, Zirconium, Lanthan, Neodym, Hafnium oder Tantal enthält, verwendet werden. Als Isolator mit einer Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasserstoff, und Sauerstoff kann insbesondere ein Metalloxid, wie z. B. Aluminiumoxid, Magnesiumoxid, Galliumoxid, Germaniumoxid, Yttriumoxid, Zirconiumoxid, Lanthanoxid, Neodymoxid, Hafniumoxid oder Tantaloxid, Siliziumnitridoxid, Siliziumnitrid oder dergleichen verwendet werden.
  • Beispielsweise kann als Isolator 273 ein Metalloxid, das eine oder mehrere Art/en enthält, die aus Hafnium, Aluminium, Gallium, Yttrium, Zirconium, Wolfram, Titan, Tantal, Nickel, Germanium, Magnesium oder dergleichen ausgewählt wird/werden, verwendet werden.
  • Insbesondere weist Aluminiumoxid eine hohe Sperreigenschaft auf, so dass selbst mit einer kleinen Dicke von größer als oder gleich 0,5 nm und kleiner als oder gleich 3,0 nm eine Diffusion von Wasserstoff und Stickstoff verhindert werden kann. Obwohl Hafniumoxid eine niedrigere Sperreigenschaft aufweist als Aluminiumoxid, kann seine Sperreigenschaft mit einer Zunahme der Dicke erhöht werden. Deshalb kann dann, indem die Dicke von Hafniumoxid angepasst wird, die Zusatzmenge an Wasserstoff und Stickstoff geeignet angepasst werden.
  • Beispielsweise kann ein Isolator, der Stickstoff enthält, als Isolator 274 verwendet werden. Beispielsweise wird vorzugsweise Siliziumnitrid, Siliziumnitridoxid, Siliziumoxynitrid, Aluminiumnitrid, Aluminiumnitridoxid oder dergleichen verwendet. Insbesondere kann ein Siliziumnitridfilm während der Ausbildung oder durch ein thermisches Budget in dem folgenden Prozess Wasserstoff darin abgeben.
  • Beispielsweise sind der Isolator 224 und der Isolator 250, die als Teil des Gate-Isolators dienen, jeweils vorzugsweise ein Isolator, der einen Sauerstoffüberschussbereich umfasst. Wenn eine Struktur, bei der Siliziumoxid oder Siliziumoxynitrid, welches einen Sauerstoffüberschussbereich umfasst, in Kontakt mit dem Oxid 230 ist, zum Einsatz kommt, können Sauerstofffehlstellen, die in dem Oxid 230 enthalten sind, kompensiert werden.
  • Beispielsweise kann ein Isolator, der ein Oxid von einer oder mehreren Art/en von Aluminium, Hafnium und Gallium enthält, für den Isolator 224 und den Isolator 252, die als Teil des Gate-Isolators dienen, verwendet werden. Insbesondere wird vorzugsweise Aluminiumoxid, Hafniumoxid, ein Oxid, das Aluminium und Hafnium enthält (Hafniumaluminat), oder dergleichen als Isolator verwendet, der Oxid/e von Aluminium und/oder Hafnium enthält.
  • Beispielsweise wird Siliziumoxid oder Siliziumoxynitrid, welches thermisch stabil ist, vorzugsweise für den Isolator 222 verwendet. Wenn der Gate-Isolator eine mehrschichtige Struktur aus einem thermisch stabilen Film und einem Film mit hoher relativer Permittivität aufweist, kann die äquivalente Oxiddicke (equivalent oxide thickness, EOT) des Gate-Isolators verringert werden, während die physikalische Dicke davon gehalten wird.
  • Mit der vorstehenden mehrschichtigen Struktur kann der Durchlassstrom ohne Abschwächung des Einflusses des elektrischen Feldes von der Gate-Elektrode erhöht werden. Da der Abstand zwischen der Gate-Elektrode und dem Bereich, in dem ein Kanal gebildet wird, durch die physikalische Dicke des Gate-Isolators gehalten wird, kann der Leckstrom dazwischen verhindert werden.
  • Der Isolator 212, der Isolator 216, der Isolator 271, der Isolator 275 und der Isolator 280 enthalten jeweils vorzugsweise einen Isolator mit niedriger relativer Permittivität. Der Isolator 212, der Isolator 216, der Isolator 271, der Isolator 275 und der Isolator 280 enthalten jeweils vorzugsweise zum Beispiel Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Siliziumoxid, dem Fluor zugesetzt worden ist, Siliziumoxid, dem Kohlenstoff zugesetzt worden ist, Siliziumoxid, dem Kohlenstoff und Stickstoff zugesetzt worden sind, poröses Siliziumoxid, ein Harz oder dergleichen. Alternativ weisen der Isolator 212, der Isolator 216, der Isolator 271, der Isolator 275 und der Isolator 280 jeweils vorzugsweise eine mehrschichtige Struktur aus einem Harz und Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Siliziumoxid, dem Fluor zugesetzt worden ist, Siliziumoxid, dem Kohlenstoff zugesetzt worden ist, Siliziumoxid, dem Kohlenstoff und Stickstoff zugesetzt worden sind, oder porösem Siliziumoxid auf. Wenn Siliziumoxid und Siliziumoxynitrid, welche thermisch stabil sind, mit einem Harz kombiniert werden, kann die mehrschichtige Struktur eine thermische Stabilität und eine niedrige relative Permittivität aufweisen. Beispiele für das Harz umfassen Polyester, Polyolefin, Polyamid (z. B. Nylon oder Aramid), Polyimid, Polycarbonat und Acryl.
  • Ein Isolator mit einer Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasserstoff, und Sauerstoff kann für den Isolator 210, den Isolator 214, den Isolator 270 und den Isolator 273 verwendet werden. Als Isolator 270 und Isolator 273 kann beispielsweise ein Metalloxid, wie z. B. Aluminiumoxid, Hafniumoxid, Magnesiumoxid, Galliumoxid, Germaniumoxid, Yttriumoxid, Zirconiumoxid, Lanthanoxid, Neodymoxid oder Tantaloxid, Siliziumnitridoxid, Siliziumnitrid oder dergleichen verwendet werden.
  • «Leiter»
  • Für die Leiter kann ein Material, das eine oder mehrere Art/en von Metallelementen enthält, die aus Aluminium, Chrom, Kupfer, Silber, Gold, Platin, Tantal, Nickel, Titan, Molybdän, Wolfram, Hafnium, Vanadium, Niob, Mangan, Magnesium, Zirconium, Beryllium, Indium, Ruthenium und dergleichen ausgewählt wird/werden, verwendet werden. Alternativ kann ein Halbleiter mit hoher elektrischer Leitfähigkeit, typischerweise polykristallines Silizium, das ein Verunreinigungselement, wie z. B. Phosphor, enthält, oder ein Silizid, wie z. B. Nickelsilizid, verwendet werden.
  • Ferner kann eine Schichtanordnung aus einer Vielzahl von leitenden Schichten, die aus den vorstehenden Materialien ausgebildet werden, verwendet werden. Beispielsweise kann auch eine mehrschichtige Struktur, bei der ein Material, das ein beliebiges der vorstehend beschriebenen Metallelemente enthält, und ein sauerstoffhaltiges leitendes Material kombiniert sind, verwendet werden. Alternativ kann auch eine mehrschichtige Struktur, bei der ein Material, das ein beliebiges der vorstehend beschriebenen Metallelemente enthält, und ein stickstoffhaltiges leitendes Material kombiniert sind, verwendet werden. Alternativ kann auch eine mehrschichtige Struktur, bei der ein Material, das ein beliebiges der vorstehend beschriebenen Metallelemente enthält, ein sauerstoffhaltiges leitendes Material und ein stickstoffhaltiges leitendes Material kombiniert sind, verwendet werden.
  • Es sei angemerkt, dass dann, wenn ein Oxid für den Kanalbildungsbereich des Transistors verwendet wird, vorzugsweise eine mehrschichtige Struktur, bei der ein Material, das ein beliebiges der vorstehend beschriebenen Metallelemente enthält, und ein sauerstoffhaltiges leitendes Material kombiniert sind, für den Leiter, der als Gate-Elektrode dient, verwendet wird. In diesem Fall wird das sauerstoffhaltige leitende Material vorzugsweise auf der Seite des Kanalbildungsbereichs bereitgestellt. Wenn das sauerstoffhaltige leitende Material auf der Seite des Kanalbildungsbereichs bereitgestellt wird, wird Sauerstoff, der von dem leitenden Material abgegeben wird, dem Kanalbildungsbereich leicht zugeführt.
  • Insbesondere wird vorzugsweise ein leitendes Material, das Sauerstoff und ein Metallelement enthält, das in dem Metalloxid enthalten ist, in dem ein Kanal gebildet wird, für den als Gate-Elektrode dienenden Leiter verwendet. Außerdem kann ein leitendes Material, das ein beliebiges der vorstehend beschriebenen Metallelemente und Stickstoff enthält, verwendet werden. Beispielsweise kann ein stickstoffhaltiges leitendes Material, wie z. B. Titannitrid oder Tantalnitrid, verwendet werden. Es kann Indiumzinnoxid, Indiumoxid, das Wolframoxid enthält, Indiumzinkoxid, das Wolframoxid enthält, Indiumoxid, das Titanoxid enthält, Indiumzinnoxid, das Titanoxid enthält, Indiumzinkoxid oder Indiumzinnoxid, dem Silizium zugesetzt worden ist, verwendet werden. Indium-Gallium-Zink-Oxid, das Stickstoff enthält, kann verwendet werden. Unter Verwendung eines derartigen Materials kann Wasserstoff, der in dem Metalloxid enthalten ist, in dem ein Kanal gebildet wird, in einigen Fällen eingefangen werden. Alternativ kann Wasserstoff, der von einem externen Isolator oder dergleichen eindringt, in einigen Fällen eingefangen werden.
  • Für den Leiter 260, den Leiter 203, den Leiter 205 und den Leiter 240 kann ein Material, das eine oder mehrere Art/en von Metallelementen enthält, die aus Aluminium, Chrom, Kupfer, Silber, Gold, Platin, Tantal, Nickel, Titan, Molybdän, Wolfram, Hafnium, Vanadium, Niob, Mangan, Magnesium, Zirconium, Beryllium, Indium, Ruthenium und dergleichen ausgewählt wird/werden, verwendet werden. Alternativ kann ein Halbleiter mit hoher elektrischer Leitfähigkeit, typischerweise polykristallines Silizium, das ein Verunreinigungselement, wie z. B. Phosphor, enthält, oder ein Silizid, wie z. B. Nickelsilizid, verwendet werden.
  • «Metalloxid»
  • Als Oxid 230 wird vorzugsweise ein Metalloxid verwendet, das als Oxidhalbleiter dient (nachstehend wird das Metalloxid auch als Oxidhalbleiter bezeichnet). Nachstehend wird ein Metalloxid beschrieben, das als Oxid 230 der vorliegenden Erfindung verwendet werden kann.
  • Ein Metalloxid enthält vorzugsweise mindestens Indium oder Zink. Insbesondere sind vorzugsweise Indium und Zink enthalten. Außerdem ist vorzugsweise Aluminium, Gallium, Yttrium, Zinn oder dergleichen enthalten. Ferner kann/können eine oder mehrere Art/en, die aus Bor, Titan, Eisen, Nickel, Germanium, Zirconium, Molybdän, Lanthan, Cer, Neodym, Hafnium, Tantal, Wolfram, Magnesium und dergleichen ausgewählt wird/werden, enthalten sein.
  • Hier wird der Fall in Betracht gezogen, in dem es sich bei dem Metalloxid um ein In-M-Zn-Oxid handelt, das Indium, ein Element M und Zink enthält. Es sei angemerkt, dass es sich bei dem Element M um Aluminium, Gallium, Yttrium, Zinn oder dergleichen handelt. Weitere Elemente, die als Element M verwendet werden können, umfassen Bor, Titan, Eisen, Nickel, Germanium, Zirconium, Molybdän, Lanthan, Cer, Neodym, Hafnium, Tantal, Wolfram und Magnesium. Es sei angemerkt, dass eine Vielzahl der vorstehend beschriebenen Elemente als Element M kombiniert werden kann.
  • [Zusammensetzung eines Metalloxids]
  • Nachstehend wird die Zusammensetzung eines wolkenartig ausgerichteten Verbundoxidhalbleiters (CAC-, cloud-aligned composite, OS) beschrieben, der für einen Transistor, der bei einer Ausführungsform der vorliegenden Erfindung offenbart wird, verwendbar ist.
  • Es sei angemerkt, dass in dieser Beschreibung und dergleichen „Kristall mit Ausrichtung bezüglich der c-Achse (c-axis aligned crystal, CAAC)“ und „wolkenartig ausgerichtetes Verbundmaterial (cloud-aligned composite, CAC)“ angegeben werden könnten. Es sei angemerkt, dass CAAC ein Beispiel für eine Kristallstruktur bezeichnet und CAC ein Beispiel für eine Funktion oder eine Materialzusammensetzung bezeichnet.
  • Ein CAC-OS oder ein CAC-Metalloxid weist eine leitende Funktion in einem Teil des Materials auf und weist eine isolierende Funktion in einem anderen Teil des Materials auf; als Ganzes weist der CAC-OS oder das CAC-Metalloxid eine Funktion eines Halbleiters auf. Es sei angemerkt, dass in dem Fall, in dem der CAC-OS oder das CAC-Metalloxid in einer Aktivschicht eines Transistors verwendet wird, es sich bei der leitenden Funktion um eine Funktion handelt, die ermöglicht, dass Elektronen (oder Löcher) fließen, die als Ladungsträger dienen, und dass es sich bei der isolierenden Funktion um eine Funktion handelt, die nicht ermöglicht, dass Elektronen fließen, die als Ladungsträger dienen. Durch die komplementäre Wirkung der leitenden Funktion und der isolierenden Funktion kann der CAC-OS oder das CAC-Metalloxid eine Schaltfunktion (Ein-/Ausschaltfunktion) aufweisen. In dem CAC-OS oder dem CAC-Metalloxid kann eine Trennung der Funktionen jede Funktion maximieren.
  • Der CAC-OS oder das CAC-Metalloxid umfasst leitende Bereiche und isolierende Bereiche. Die leitenden Bereiche weisen die vorstehend beschriebene leitende Funktion auf, und die isolierenden Bereiche weisen die vorstehend beschriebene isolierende Funktion auf. In einigen Fällen sind in dem Material die leitenden Bereiche und die isolierenden Bereiche in der Größenordnung von Nanoteilchen getrennt. In einigen Fällen sind die leitenden Bereiche und die isolierenden Bereiche in dem Material ungleichmäßig verteilt. Die leitenden Bereiche werden in einigen Fällen wolkenartig gekoppelt beobachtet, wobei ihre Grenzen unscharf sind.
  • Des Weiteren weisen in einigen Fällen in dem CAC-OS oder dem CAC-Metalloxid die leitenden Bereiche und die isolierenden Bereiche jeweils eine Größe von größer als oder gleich 0,5 nm und kleiner als oder gleich 10 nm, bevorzugt größer als oder gleich 0,5 nm und kleiner als oder gleich 3 nm auf, und sie sind in dem Material dispergiert.
  • Der CAC-OS oder das CAC-Metalloxid enthält ferner Komponenten mit unterschiedlichen Bandlücken. Der CAC-OS oder das CAC-Metalloxid enthält beispielsweise eine Komponente mit einer großen Lücke aufgrund des isolierenden Bereichs und eine Komponente mit einer kleinen Lücke aufgrund des leitenden Bereichs. Im Falle einer derartigen Zusammensetzung fließen Ladungsträger hauptsächlich in der Komponente mit einer kleinen Lücke. Die Komponente mit einer kleinen Lücke komplementiert außerdem die Komponente mit einer großen Lücke, und Ladungsträger fließen auch in der Komponente mit einer großen Lücke in Zusammenhang mit der Komponente mit einer kleinen Lücke. Folglich kann in dem Fall, in dem der vorstehend beschriebene CAC-OS oder das vorstehend beschriebene CAC-Metalloxid für einen Kanalbildungsbereich eines Transistors verwendet wird, eine hohe Stromtreiberfähigkeit im Durchlasszustand des Transistors, d. h. ein hoher Durchlassstrom und eine hohe Feldeffektbeweglichkeit, erhalten werden.
  • Mit anderen Worten: Der CAC-OS oder das CAC-Metalloxid kann als Matrix-Verbundmaterial (matrix composite) oder Metall-Matrix-Verbundmaterial (metal matrix composite) bezeichnet werden.
  • [Struktur eines Metalloxids]
  • Oxidhalbleiter (Metalloxide) werden in einen einkristallinen Oxidhalbleiter und in einen nicht-einkristallinen Oxidhalbleiter eingeteilt. Beispiele für einen nicht-einkristallinen Oxidhalbleiter umfassen einen kristallinen Oxidhalbleiter mit Ausrichtung bezüglich der c-Achse (c-axis aligned crystalline oxide semiconductor, CAAC-OS), einen polykristallinen Oxidhalbleiter, einen nanokristallinen Oxidhalbleiter (nanocrystalline oxide semiconductor, nc-OS), einen amorphähnlichen Oxidhalbleiter (a-ähnlichen OS) und einen amorphen Oxidhalbleiter.
  • Der CAAC-OS weist eine Ausrichtung bezüglich der c-Achse auf, eine Vielzahl von Nanokristallen ist in Richtung der a-b-Ebene verbunden, und die Kristallstruktur weist eine Verzerrung auf. Es sei angemerkt, dass eine Verzerrung einen Abschnitt bezeichnet, in dem sich die Richtung einer Gitteranordnung zwischen einem Bereich mit einer gleichmäßigen Gitteranordnung und einem anderen Bereich mit einer gleichmäßigen Gitteranordnung in einem Bereich verändert, in dem die Vielzahl von Nanokristallen verbunden sind.
  • Die Form des Nanokristalls ist grundlegend sechseckig; jedoch ist die Form nicht immer auf ein regelmäßiges Sechseck beschränkt und ist in einigen Fällen ein unregelmäßiges Sechseck. Eine fünfeckige Gitteranordnung, eine siebeneckige Gitteranordnung und dergleichen sind in einigen Fällen in der Verzerrung enthalten. Es sei angemerkt, dass es schwierig ist, eine eindeutige Korngrenze (auch als Grain-Boundary bezeichnet) selbst in der Nähe der Verzerrung in dem CAAC-OS zu beobachten. Das heißt, dass eine Gitteranordnung derart verzerrt ist, dass das Bilden einer Korngrenze verhindert wird. Das liegt daran, dass der CAAC-OS eine Verzerrung dank einer niedrigen Dichte der Anordnung von Sauerstoffatomen in Richtung der a-b-Ebene, einer Veränderung des interatomaren Bindungsabstands durch Substitution eines Metallelements und dergleichen tolerieren kann.
  • Der CAAC-OS neigt dazu, eine geschichtete Kristallstruktur (auch als geschichtete Struktur bezeichnet) aufzuweisen, bei der eine Schicht, die Indium und Sauerstoff enthält (nachstehend In-Schicht), und eine Schicht, die das Element M, Zink und Sauerstoff enthält (nachstehend (M,Zn)-Schicht), übereinander angeordnet sind. Es sei angemerkt, dass Indium und das Element M durcheinander ersetzt werden können und dass dann, wenn das Element M der (M,Zn)-Schicht durch Indium ersetzt wird, die Schicht auch als (In,M,Zn)-Schicht bezeichnet werden kann. Wenn Indium der In-Schicht durch das Element M ersetzt wird, kann die Schicht auch als (In,M)-Schicht bezeichnet werden.
  • Der CAAC-OS ist ein Metalloxid mit hoher Kristallinität. Im Gegensatz dazu ist es weniger wahrscheinlich, dass bei dem CAAC-OS eine Verringerung der Elektronenbeweglichkeit aufgrund der Korngrenze auftritt, da es schwierig ist, eine eindeutige Korngrenze zu beobachten. Ein Eindringen von Verunreinigungen, eine Bildung von Defekten oder dergleichen könnte die Kristallinität eines Metalloxids verringern. Dies bedeutet, dass der CAAC-OS geringe Mengen an Verunreinigungen und Defekten (z. B. Sauerstofffehlstellen) aufweist. Somit ist ein Metalloxid mit einem CAAC-OS physikalisch stabil. Daher ist ein Metalloxid mit einem CAAC-OS wärmebeständig und weist eine hohe Zuverlässigkeit auf.
  • In dem nc-OS weist ein mikroskopischer Bereich (zum Beispiel ein Bereich mit einer Größe von größer als oder gleich 1 nm und kleiner als oder gleich 10 nm, insbesondere ein Bereich mit einer Größe von größer als oder gleich 1 nm und kleiner als oder gleich 3 nm) eine regelmäßige Atomanordnung auf. Es gibt keine Regelmäßigkeit der Kristallausrichtung zwischen unterschiedlichen Nanokristallen in dem nc-OS. Daher wird keine Ausrichtung des gesamten Films beobachtet. Deshalb kann man in einigen Fällen den nc-OS von einem a-ähnlichen OS oder einem amorphen Oxidhalbleiter in Abhängigkeit von einem Analyseverfahren nicht unterscheiden.
  • Der a-ähnliche OS ist ein Metalloxid, das eine Struktur zwischen denjenigen des nc-OS und des amorphen Oxidhalbleiters aufweist. Der a-ähnliche OS enthält einen Hohlraum oder einen Bereich mit niedriger Dichte. Das heißt, dass der a-ähnliche OS im Vergleich zu dem nc-OS und dem CAAC-OS eine niedrigere Kristallinität aufweist.
  • Ein Oxidhalbleiter (Metalloxid) kann verschiedene Strukturen aufweisen, die unterschiedliche Eigenschaften zeigen. Zwei oder mehr des amorphen Oxidhalbleiters, des polykristallinen Oxidhalbleiters, des a-ähnlichen OS, des nc-OS und des CAAC-OS können in einem Oxidhalbleiter einer Ausführungsform der vorliegenden Erfindung enthalten sein.
  • [Transistor, der ein Metalloxid beinhaltet]
  • Als Nächstes wird der Fall beschrieben, in dem das vorstehende Metalloxid für einen Kanalbildungsbereich eines Transistors verwendet wird.
  • Es sei angemerkt, dass dann, wenn das vorstehende Metalloxid für einen Kanalbildungsbereich eines Transistors verwendet wird, der Transistor mit hoher Feldeffektbeweglichkeit erhalten werden kann. Außerdem kann ein sehr zuverlässiger Transistor erhalten werden.
  • Außerdem wird vorzugsweise ein Metalloxid mit niedriger Ladungsträgerdichte für den Transistor verwendet. In dem Fall, in dem die Ladungsträgerdichte eines Metalloxidfilms verringert wird, wird die Konzentration von Verunreinigungen in dem Metalloxidfilm verringert, so dass die Dichte der Defektzustände verringert werden kann. In dieser Beschreibung und dergleichen wird ein Zustand mit einer niedrigen Konzentration von Verunreinigungen und einer niedrigen Dichte der Defektzustände als hochreiner intrinsischer oder im Wesentlichen hochreiner intrinsischer Zustand bezeichnet. Beispielsweise kann ein Metalloxid eine Ladungsträgerdichte von niedriger als 8 × 1011 /cm3, bevorzugt niedriger als 1 × 1011 /cm3, stärker bevorzugt niedriger als 1 × 1010 /cm3, und höher als oder gleich 1 × 10-9 /cm3 aufweisen.
  • Ein hochreiner intrinsischer oder im Wesentlichen hochreiner intrinsischer Metalloxidfilm weist in einigen Fällen eine niedrige Dichte der Defektzustände und demzufolge eine niedrige Dichte der Einfangzustände auf.
  • Außerdem brauchen Ladungen, die von den Einfangzuständen in dem Metalloxid eingefangen werden, lange Zeit, bis sie verschwinden, und können sich wie feste Ladungen verhalten. Daher weist ein Transistor, dessen Kanalbildungsbereich ein Metalloxid mit hoher Dichte der Einfangzustände beinhaltet, in einigen Fällen instabile elektrische Eigenschaften auf.
  • Deshalb ist es zur Stabilisierung der elektrischen Eigenschaften des Transistors effektiv, die Konzentration von Verunreinigungen in dem Metalloxid zu verringern. Außerdem wird es zur Verringerung der Konzentration von Verunreinigungen in dem Metalloxid bevorzugt, auch die Konzentration von Verunreinigungen in einem benachbarten Film zu verringern. Beispiele für die Verunreinigungen umfassen Wasserstoff, Stickstoff, Alkalimetall, Erdalkalimetall, Eisen, Nickel und Silizium.
  • Es sei angemerkt, dass als Metalloxid, das für einen Halbleiter eines Transistors verwendet wird, vorzugsweise ein Dünnfilm mit hoher Kristallinität verwendet wird. Mit dem Dünnfilm kann die Stabilität oder die Zuverlässigkeit des Transistors verbessert werden. Beispiele für den Dünnfilm umfassen einen Dünnfilm eines einkristallinen Metalloxids und einen Dünnfilm eines polykristallinen Metalloxids. Um den Dünnfilm eines einkristallinen Metalloxids oder den Dünnfilm eines polykristallinen Metalloxids über einem Substrat auszubilden, ist jedoch ein Hochtemperatur- oder Lasererwärmungsprozess erforderlich. Daher werden die Kosten des Herstellungsprozesses erhöht, und darüber hinaus wird die Ausbeute verringert.
  • Nichtpatentdokument 1 und Nichtpatentdokument 2 haben berichtet, dass 2009 ein In-Ga-Zn-Oxid mit einer CAAC-Struktur (als CAAC-IGZO bezeichnet) gefunden wurde. Dabei ist berichtet worden, dass CAAC-IGZO eine Ausrichtung bezüglich der c-Achse aufweist, eine Korngrenze in CAAC-IGZO nicht deutlich beobachtet wird und CAAC-IGZO bei einer niedrigen Temperatur über einem Substrat ausgebildet werden kann. Es ist auch berichtet worden, dass ein Transistor, der CAAC-IGZO enthält, ausgezeichnete elektrische Eigenschaften und eine ausgezeichnete Zuverlässigkeit aufweist.
  • Außerdem wurde 2013 ein In-Ga-Zn-Oxid mit einer nc-Struktur (als nc-IGZO bezeichnet) gefunden (siehe Nichtpatentdokument 3). Dabei ist berichtet worden, dass nc-IGZO eine regelmäßige Atomanordnung in einem mikroskopischen Bereich (beispielsweise einem Bereich mit einer Größe von größer als oder gleich 1 nm und kleiner als oder gleich 3 nm) aufweist und es keine Regelmäßigkeit der Kristallausrichtung zwischen unterschiedlichen Bereichen gibt.
  • Nichtpatentdokument 4 und Nichtpatentdokument 5 haben eine Veränderung der durchschnittlichen Kristallgröße infolge einer Elektronenstrahlbelichtung zu Dünnfilmen von CAAC-IGZO, nc-IGZO und IGZO mit niedriger Kristallinität gezeigt. In dem Dünnfilm von IGZO mit niedriger Kristallinität wurde kristallines IGZO mit einer Dicke von ungefähr 1 nm selbst vor der Elektronenstrahlbelichtung beobachtet. Deshalb ist dabei berichtet worden, dass in IGZO keine vollständige amorphe Struktur (completely amorphous structure) beobachtet werden konnte. Zudem ist gezeigt worden, dass der Dünnfilm von CAAC-IGZO und der Dünnfilm von nc-IGZO jeweils eine höhere Stabilität gegen Elektronenstrahlbelichtung aufweisen als der Dünnfilm von IGZO mit niedriger Kristallinität. Daher wird als Halbleiter eines Transistors vorzugsweise der Dünnfilm von CAAC-IGZO oder der Dünnfilm von nc-IGZO verwendet.
  • Nichtpatentdokument 6 offenbart, dass ein Transistor, bei dem ein Metalloxid verwendet wird, einen sehr niedrigen Leckstrom im Sperrzustand aufweist; insbesondere liegt der Sperrstrom pro Mikrometer der Kanalbreite des Transistors in der Größenordnung von yA/µm (10-24 A/µm). Beispielsweise ist eine CPU oder dergleichen mit geringem Stromverbrauch offenbart worden, bei der eine Eigenschaft des niedrigen Leckstroms des Transistors, bei dem ein Metalloxid verwendet wird, genutzt wird (siehe Nichtpatentdokument 7).
  • Ferner ist die Verwendung des Transistors für die Anzeigevorrichtung berichtet worden, bei der eine Eigenschaft des niedrigen Leckstroms des Transistors, bei dem ein Metalloxid verwendet wird, genutzt wird (siehe Nichtpatentdokument 8). Bei der Anzeigevorrichtung wird ein angezeigtes Bild mehrere zehn Mal pro Sekunde geändert. Die Häufigkeit, mit der ein Bild pro Sekunde geändert wird, wird als Aktualisierungsrate bezeichnet. Die Aktualisierungsrate wird auch als Betriebsfrequenz bezeichnet. Eine derartige Bildschirmänderung mit hoher Geschwindigkeit, die für das menschliche Auge schwer zu erkennen ist, wird als Ursache für die Augenbelastung betrachtet. Daher ist vorgeschlagen worden, dass die Aktualisierungsrate der Anzeigevorrichtung verringert wird, um die Anzahl von Bildneuschreibvorgängen zu reduzieren. Überdies ermöglicht der Betrieb mit einer niedrigeren Aktualisierungsrate, dass der Stromverbrauch der Anzeigevorrichtung verringert wird. Ein derartiges Betriebsverfahren wird als Idling-Stop- (IDS-) Betrieb bezeichnet.
  • Die Entdeckung der CAAC-Struktur und der nc-Struktur tragen zur Verbesserung der elektrischen Eigenschaften und der Zuverlässigkeit eines Transistors, bei dem ein Metalloxid mit der CAAC-Struktur oder der nc-Struktur verwendet wird, zur Reduktion der Kosten des Herstellungsprozesses sowie zur Verbesserung der Ausbeute bei. Ferner sind Untersuchungen der Verwendungen des Transistors für eine Anzeigevorrichtung und eine LSI, bei denen eine Eigenschaft des niedrigen Leckstroms des Transistors genutzt werden, entwickelt worden.
  • [Verunreinigung]
  • Hier wird der Einfluss von Verunreinigungen in dem Metalloxid beschrieben.
  • Wenn Silizium oder Kohlenstoff, welche eines der Elemente der Gruppe 14 sind, in dem Metalloxid enthalten ist, bilden sich Defektzustände in dem Metalloxid. Deshalb werden die Silizium- oder Kohlenstoffkonzentration in dem Metalloxid und die Silizium- oder Kohlenstoffkonzentration (die Konzentration, die durch Sekundärionenmassenspektrometrie (SIMS) erhalten wird) in der Nähe einer Grenzfläche zu dem Metalloxid auf niedriger als oder gleich 2 × 1018 Atome/cm3, bevorzugt niedriger als oder gleich 2 × 1017 Atome/cm3 eingestellt.
  • Des Weiteren werden dann, wenn das Metalloxid ein Alkalimetall oder ein Erdalkalimetall enthält, in einigen Fällen Defektzustände gebildet und Ladungsträger erzeugt. Daher ist es wahrscheinlich, dass ein Transistor, bei dem ein Alkalimetall oder Erdalkalimetall enthaltendes Metalloxid für einen Kanalbildungsbereich verwendet wird, selbstleitende Eigenschaften aufweist. Deshalb wird vorzugsweise die Alkalimetall- oder Erdalkalimetallkonzentration in dem Metalloxid verringert. Insbesondere wird die Alkalimetall- oder Erdalkalimetallkonzentration in dem Metalloxid, die durch SIMS erhalten wird, auf niedriger als oder gleich 1 × 1018 Atome/cm3, bevorzugt niedriger als oder gleich 2 × 1016 Atome/cm3 eingestellt.
  • Darüber hinaus wird das Metalloxid dann, wenn er Stickstoff enthält, leicht zum n-Typ, indem Elektronen, die als Ladungsträger dienen, entstehen und die Ladungsträgerdichte ansteigt. Folglich ist es wahrscheinlich, dass sich ein Transistor, bei dem ein stickstoffhaltiges Metalloxid für einen Kanalbildungsbereich verwendet wird, selbstleitend verhält. Aus diesem Grund wird Stickstoff in dem Metalloxid vorzugsweise so weit wie möglich verringert. Beispielsweise wird die durch SIMS erhaltene Stickstoffkonzentration in dem Metalloxid auf niedriger als 5 × 1019 Atome/cm3, bevorzugt niedriger als oder gleich 5 × 1018 Atome/cm3, stärker bevorzugt niedriger als oder gleich 1 × 1018 Atome/cm3, noch stärker bevorzugt niedriger als oder gleich 5 × 1017 Atome/cm3 eingestellt.
  • Wasserstoff, der in einem Metalloxid enthalten ist, reagiert mit Sauerstoff, der an ein Metallatom gebunden ist, zu Wasser, und daher wird in einigen Fällen eine Sauerstofffehlstelle gebildet. Infolge des Eindringens von Wasserstoff in die Sauerstofffehlstelle wird in einigen Fällen ein Elektron erzeugt, das als Ladungsträger dient. In einigen Fällen verursacht ferner eine Bindung eines Teils von Wasserstoff an Sauerstoff, der an ein Metallatom gebunden ist, die Erzeugung eines Elektrons, das als Ladungsträger dient. Daher ist es wahrscheinlich, dass ein Transistor, bei dem ein wasserstoffhaltiges Metalloxid für einen Kanalbildungsbereich verwendet wird, selbstleitende Eigenschaften aufweist. Folglich wird der Wasserstoff in dem Metalloxid vorzugsweise so weit wie möglich verringert. Insbesondere wird die durch SIMS erhaltene Wasserstoffkonzentration in dem Metalloxid auf niedriger als 1 × 1020 Atome/cm3, bevorzugt niedriger als 1 × 1019 Atome/cm3, stärker bevorzugt niedriger als 5 × 1018 Atome/cm3, noch stärker bevorzugt niedriger als 1 × 1018 Atome/cm3 eingestellt.
  • Wenn ein Metalloxid, in dem Verunreinigungen ausreichend verringert sind, für einen Kanalbildungsbereich eines Transistors verwendet wird, können stabile elektrische Eigenschaften erhalten werden.
  • <Herstellungsverfahren einer Halbleitervorrichtung>
  • Als Nächstes wird ein Herstellungsverfahren einer Halbleitervorrichtung, die den Transistor 200 der vorliegenden Erfindung beinhaltet, anhand von 3 bis 13 beschrieben. In jeder der 3 bis 13 ist (A) eine Draufsicht. In jeder Zeichnung ist (B) eine Querschnittsansicht, die einem Abschnitt entspricht, der durch eine Strichpunktlinie A1-A2 in (A) gekennzeichnet ist. In jeder Zeichnung ist (C) eine Querschnittsansicht, die einem Abschnitt entspricht, der durch eine Strichpunktlinie A3-A4 in (A) gekennzeichnet ist.
  • Zuerst wird ein Substrat (nicht dargestellt) vorbereitet, und der Isolator 210 wird über dem Substrat ausgebildet. Der Isolator 210 kann durch ein Sputterverfahren, ein chemisches Gasphasenabscheidungs- (chemical vapor deposition, CVD-) Verfahren, ein Molekularstrahlepitaxie- (molecular beam epitaxy, MBE-) Verfahren, ein gepulstes Laserstrahlabscheidungs- (pulsed laser deposition, PLD-) Verfahren, ein Atomlagenabscheidungs- (atomic layer deposition, ALD-) Verfahren oder dergleichen ausgebildet werden.
  • Es sei angemerkt, dass CVD-Verfahren in ein plasmaunterstütztes CVD-(plasma enhanced CVD, PECVD-) Verfahren, bei dem Plasma verwendet wird, ein thermisches CVD- (TCVD-) Verfahren, bei dem Wärme verwendet wird, ein Photo-CVD-Verfahren, bei dem Licht verwendet wird, und dergleichen eingeteilt werden können. Außerdem können die CVD-Verfahren je nach Quellengas, das verwendet wird, in ein Metall-CVD- (MCVD-) Verfahren und ein metallorganisches CVD- (MOCVD-) Verfahren eingeteilt werden.
  • Unter Verwendung eines plasmaunterstützten CVD-Verfahrens kann ein qualitativ hochwertiger Film bei einer relativ niedrigen Temperatur ausgebildet werden. Des Weiteren wird bei einem thermischen CVD-Verfahren kein Plasma verwendet, und daher verursacht es weniger Plasmaschäden an einem Gegenstand. Beispielsweise könnte eine Leitung, eine Elektrode, ein Element (z. B. ein Transistor oder ein Kondensator) oder dergleichen, die/das in einer Halbleitervorrichtung enthalten ist, durch Empfangen von Ladungen vom Plasma aufgeladen werden. In diesem Fall könnten die akkumulierten Ladungen die Leitung, die Elektrode, das Element oder dergleichen beschädigen, die/das in der Halbleitervorrichtung enthalten ist. Im Gegensatz dazu werden dann, wenn ein thermisches CVD-Verfahren, bei dem kein Plasma verwendet wird, zum Einsatz kommt, keine derartigen Plasmaschäden verursacht, und es kann die Ausbeute der Halbleitervorrichtung erhöht werden. Da bei der Abscheidung durch ein thermisches CVD-Verfahren keine Plasmaschäden verursacht werden, kann ferner ein Film mit wenigen Defekten erhalten werden.
  • Ein ALD-Verfahren ist auch ein Abscheidungsverfahren, das Plasmaschäden an einem Gegenstand verringern kann. Ein ALD-Verfahren verursacht bei der Abscheidung keine Plasmaschäden, so dass ein Film mit wenigen Defekten erhalten werden kann. Es sei angemerkt, dass ein bei einem ALD-Verfahren verwendeter Vorläufer in einigen Fällen Verunreinigungen, wie z. B. Kohlenstoff, enthält. Daher enthält ein Film, der durch ein ALD-Verfahren ausgebildet ist, in einigen Fällen Verunreinigungen, wie z. B. Kohlenstoff, in größerer Menge als ein Film, der durch ein anderes Ausbildungsverfahren bereitgestellt ist. Es sei angemerkt, dass Verunreinigungen durch Röntgenphotoelektronenspektroskopie (X-ray photoelectron spectroscopy, XPS) quantifiziert werden können.
  • Im Unterschied zu einem Abscheidungsverfahren, bei dem Teilchen, die von einem Target oder dergleichen abgegeben werden, abgeschieden werden, sind ein CVD-Verfahren und ein ALD-Verfahren Abscheidungsverfahren, bei denen ein Film durch eine Reaktion an einer Oberfläche eines Gegenstandes ausgebildet wird. Daher sind ein CVD-Verfahren und ein ALD-Verfahren Abscheidungsverfahren, die weniger wahrscheinlich von der Form eines Gegenstandes beeinflusst werden und eine vorteilhafte Stufenabdeckung ermöglichen. Insbesondere ermöglicht ein ALD-Verfahren eine ausgezeichnete Stufenabdeckung und eine ausgezeichnete Gleichmäßigkeit der Dicke und kann beispielsweise zum Bedecken einer Oberfläche einer Öffnung mit einem hohen Seitenverhältnis vorteilhaft verwendet werden. Im Gegensatz dazu weist ein ALD-Verfahren eine relativ niedrige Abscheidungsrate auf; daher ist es in einigen Fällen vorzuziehen, dass ein ALD-Verfahren mit einem weiteren Abscheidungsverfahren mit einer hohen Abscheidungsrate, wie z. B. einem CVD-Verfahren, kombiniert wird.
  • Bei einem CVD-Verfahren und einem ALD-Verfahren kann die Zusammensetzung eines auszubildenden Films durch ein Verhältnis der Durchflussrate der Quellengase gesteuert werden. Beispielsweise kann durch ein CVD-Verfahren und ein ALD-Verfahren ein Film mit einer bestimmten Zusammensetzung in Abhängigkeit von einem Verhältnis der Durchflussrate der Quellengase ausgebildet werden. Außerdem kann beispielsweise mittels eines CVD-Verfahrens und eines ALD-Verfahrens ein Film ausgebildet werden, dessen Zusammensetzung sich stetig ändert, indem das Verhältnis der Durchflussrate der Quellengase während der Ausbildung des Films geändert wird. In dem Fall, in dem der Film ausgebildet wird, während das Verhältnis der Durchflussrate der Quellengase geändert wird, kann im Vergleich zu dem Fall, in dem der Film unter Verwendung einer Vielzahl von Abscheidungskammern ausgebildet wird, die Zeit, die zur Filmausbildung benötigt wird, verringert werden, da die Zeit, die zum Übertragen und zum Regulieren des Drucks benötigt wird, wegfällt. Daher kann die Produktivität einer Halbleitervorrichtung in einigen Fällen erhöht werden.
  • Bei dieser Ausführungsform wird für den Isolator 210 Aluminiumoxid durch ein Sputterverfahren abgeschieden. Der Isolator 210 kann eine mehrschichtige Struktur aufweisen. Beispielsweise kann eine Struktur, bei der ein Aluminiumoxid durch ein Sputterverfahren abgeschieden wird und ein Aluminiumoxid durch ein ALD-Verfahren über dem Aluminiumoxid abgeschieden wird, zum Einsatz kommen. Alternativ kann eine Struktur, bei der ein Aluminiumoxid durch ein ALD-Verfahren abgeschieden wird und ein Aluminiumoxid durch ein Sputterverfahren über dem Aluminiumoxid abgeschieden wird, zum Einsatz kommen.
  • Als Nächstes wird der Isolator 212 über dem Isolator 210 ausgebildet. Der Isolator 212 kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden. Bei dieser Ausführungsform wird Siliziumoxid durch ein CVD-Verfahren als Isolator 212 abgeschieden.
  • Als Nächstes wird eine Öffnung, die den Isolator 210 erreicht, in dem Isolator 212 ausgebildet. Beispiele für die Öffnung umfassen Nuten und Schlitze. Ein Bereich, in dem die Öffnung ausgebildet ist, kann als Öffnungsabschnitt bezeichnet werden. Beim Ausbilden der Öffnung kann Nassätzen zum Einsatz kommen; jedoch kommt vorzugsweise Trockenätzen für die Mikrostrukturierung zum Einsatz. Es wird für den Isolator 210 vorzugsweise ein Isolator ausgewählt, der als Ätzstopperfilm dient, der beim Ausbilden der Nut durch Ätzen des Isolators 212 verwendet wird. In dem Fall, in dem beispielsweise ein Siliziumoxidfilm als Isolator 212, in dem die Nut ausgebildet werden soll, verwendet wird, wird vorzugsweise ein Siliziumnitridfilm, ein Aluminiumoxidfilm oder ein Hafniumoxidfilm als Isolator 210 verwendet, der ein Isolierfilm ist, der als Ätzstopperfilm dient.
  • Nach dem Ausbilden der Öffnung wird ein leitender Film, der zu dem Leiter 203a wird, ausgebildet. Der leitende Film enthält vorzugsweise einen Leiter, der eine Funktion zum Verhindern des Durchgangs von Sauerstoff aufweist. Beispielsweise kann Tantalnitrid, Wolframnitrid oder Titannitrid verwendet werden. Alternativ kann auch ein mehrschichtiger Film verwendet werden, der Tantal, Wolfram, Titan, Molybdän, Aluminium, Kupfer oder eine Molybdän-Wolframlegierung enthält. Ein Leiter, der zu dem Leiter 203a wird, kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden.
  • Bei dieser Ausführungsform wird als leitender Film, der zu dem Leiter 203a wird, Tantalnitrid oder ein mehrschichtiger Film, in dem Titannitrid über Tantalnitrid abgeschieden wird, durch ein Sputterverfahren ausgebildet. Selbst wenn ein Metall, das leicht diffundiert, wie z. B. Kupfer, für den später beschriebenen Leiter 203b verwendet wird, kann die Verwendung eines derartigen Metallnitrids als Leiter 203a verhindern, dass das Metall durch den Leiter 203a nach außen diffundiert.
  • Als Nächstes wird ein leitender Film, der zu dem Leiter 203b wird, über dem leitenden Film ausgebildet, der zu dem Leiter 203a wird. Der leitende Film kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden. Bei dieser Ausführungsform wird als leitender Film, der zu dem Leiter 203b wird, ein niederohmiges leitendes Material, wie z. B. Kupfer, abgeschieden.
  • Als Nächstes werden der leitende Film, der zu dem Leiter 203a wird, und der leitende Film, der zu dem Leiter 203b wird, durch eine CMP-Behandlung teilweise entfernt, um den Isolator 212 freizulegen. Als Ergebnis sind der leitende Film, der zu dem Leiter 203a wird, und der leitende Film, der zu dem Leiter 203b wird, nur in der Öffnung übrig. Auf diese Weise kann der Leiter 203, der den Leiter 203a und den Leiter 203b umfasst und eine ebene Oberseite aufweist, ausgebildet werden (siehe 3). Es sei angemerkt, dass der Isolator 212 in einigen Fällen durch die CMP-Behandlung teilweise entfernt wird.
  • Als Nächstes wird der Isolator 214 über dem Isolator 212 und dem Leiter 203 ausgebildet. Der Isolator 214 kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden. Bei dieser Ausführungsform wird Siliziumnitrid als Isolator 214 durch ein CVD-Verfahren abgeschieden. Indem auf diese Weise für den Isolator 214 ein Isolator, der Kupfer mit weniger Wahrscheinlichkeit durchlässt, wie z. B. Siliziumnitrid, verwendet wird, kann auch im Falle der Verwendung eines Metalls, das leicht diffundiert, wie z. B. Kupfer, für den Leiter 203b verhindert werden, dass das Metall in Schichten oberhalb des Isolators 214 diffundiert.
  • Als Nächstes wird der Isolator 216 über dem Isolator 214 ausgebildet. Der Isolator 216 kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden. Bei dieser Ausführungsform wird als Isolator 216 Siliziumoxid durch ein CVD-Verfahren abgeschieden.
  • Als Nächstes wird eine Öffnung, die den Leiter 203 erreicht, in dem Isolator 214 und dem Isolator 216 ausgebildet. Beim Ausbilden der Öffnung kann Nassätzen zum Einsatz kommen; jedoch kommt vorzugsweise Trockenätzen für die Mikrostrukturierung zum Einsatz.
  • Nach dem Ausbilden der Öffnung wird ein leitender Film, der zu dem Leiter 205a wird, ausgebildet. Der leitende Film, der zu dem Leiter 205a wird, enthält vorzugsweise ein leitendes Material, das eine Funktion zum Verhindern des Durchgangs von Sauerstoff aufweist. Beispielsweise kann Tantalnitrid, Wolframnitrid oder Titannitrid verwendet werden. Alternativ kann auch ein mehrschichtiger Film verwendet werden, der unter Verwendung von dem leitenden Film und Tantal, Wolfram, Titan, Molybdän, Aluminium, Kupfer oder einer Molybdän-Wolframlegierung ausgebildet wird. Der leitende Film, der zu dem Leiter 205a wird, kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden.
  • Bei dieser Ausführungsform wird Tantalnitrid durch ein Sputterverfahren für den leitenden Film, der zu dem Leiter 205a wird, abgeschieden.
  • Als Nächstes wird ein leitender Film, der zu dem Leiter 205b wird, über dem leitenden Film ausgebildet, der zu dem Leiter 205a wird. Der leitende Film kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden.
  • Bei dieser Ausführungsform wird für den leitenden Film, der zu dem Leiter 205b wird, Titannitrid durch ein CVD-Verfahren abgeschieden, und Wolfram wird durch ein CVD-Verfahren über dem Titannitrid abgeschieden.
  • Als Nächstes werden der leitende Film, der zu dem Leiter 205a wird, und der leitende Film, der zu dem Leiter 205b wird, durch eine CMP-Behandlung teilweise entfernt, um den Isolator 216 freizulegen. Als Ergebnis sind der leitende Film, der zu dem Leiter 205a wird, und der leitende Film, der zu dem Leiter 205b wird, nur in der Öffnung übrig. Auf diese Weise kann der Leiter 205, der den Leiter 205a und den Leiter 205b umfasst und eine ebene Oberseite aufweist, ausgebildet werden (siehe 3). Es sei angemerkt, dass der Isolator 212 in einigen Fällen durch die CMP-Behandlung teilweise entfernt wird.
  • Als Nächstes wird der Isolator 220 über dem Isolator 216 und dem Leiter 205 ausgebildet. Der Isolator 220 kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden. Bei dieser Ausführungsform wird als Isolator 212 Siliziumoxid durch ein CVD-Verfahren abgeschieden.
  • Als Nächstes wird der Isolator 222 über dem Isolator 220 ausgebildet. Als Isolator 222 wird vorzugsweise ein Isolator ausgebildet, der Oxid/e von Aluminium und/oder Hafnium enthält. Es sei angemerkt, dass vorzugsweise Aluminiumoxid, Hafniumoxid, ein Oxid, das Aluminium und Hafnium enthält (Hafniumaluminat), oder dergleichen für den Isolator verwendet wird, der Oxid/e von Aluminium und/oder Hafnium enthält. Der Isolator, der Oxid/e von Aluminium und/oder Hafnium enthält, weist eine Sperreigenschaft gegen Sauerstoff, Wasserstoff und Wasser auf. Wenn der Isolator 222 eine Sperreigenschaft gegen Wasserstoff und Wasser aufweist, diffundieren Wasserstoff und Wasser, welche in Strukturteilen in der Nähe des Transistors 200 enthalten sind, nicht durch den Isolator 222 in den Transistor 200, und es kann eine Erzeugung von Sauerstofffehlstellen in dem Oxid 230 verhindert werden.
  • Der Isolator 222 kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden.
  • Als Nächstes wird ein Isolierfilm 224A über dem Isolator 222 ausgebildet. Der Isolierfilm 224A kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden (siehe 3). Bei dieser Ausführungsform wird als Isolator 224A Siliziumoxid durch ein CVD-Verfahren abgeschieden.
  • Anschließend wird vorzugsweise eine Wärmebehandlung durchgeführt. Die Wärmebehandlung kann bei einer Temperatur von höher als oder gleich 250 °C und niedriger als oder gleich 650 °C, bevorzugt höher als oder gleich 300 °C und niedriger als oder gleich 500 °C, stärker bevorzugt höher als oder gleich 320 °C und niedriger als oder gleich 450 °C durchgeführt werden. Es sei angemerkt, dass die Wärmebehandlung in einer Stickstoffatmosphäre, einer Inertgasatmosphäre oder einer Atmosphäre durchgeführt wird, die ein Oxidationsgas mit 10 ppm oder mehr, 1 % oder mehr, oder 10 % oder mehr enthält. Die Wärmebehandlung kann unter reduziertem Druck durchgeführt werden. Alternativ kann die Wärmebehandlung auf die folgende Weise durchgeführt werden: Eine Wärmebehandlung wird in einer Stickstoffatmosphäre oder einer Inertgasatmosphäre durchgeführt, und dann wird eine weitere Wärmebehandlung in einer Atmosphäre, die ein Oxidationsgas mit 10 ppm oder mehr, 1 % oder mehr, oder 10 % oder mehr enthält, durchgeführt, um abgegebenen Sauerstoff zu kompensieren.
  • Bei dieser Ausführungsform wird als Wärmebehandlung, nachdem der Isolierfilm 224A ausgebildet worden ist, eine Behandlung eine Stunde lang in einer Stickstoffatmosphäre bei einer Temperatur von 400 °C durchgeführt.
  • Durch die vorstehende Wärmebehandlung wird dem Isolierfilm 224A überschüssiger Sauerstoff von dem Isolator 222 zugesetzt, wodurch ein Sauerstoffüberschussbereich in dem Isolierfilm 224A leicht ausgebildet werden kann. Außerdem können Verunreinigungen, wie z. B. Wasserstoff und Wasser, die in dem Isolierfilm 224A enthalten sind, entfernt werden.
  • Die Wärmebehandlung kann auch nach der Ausbildung des Isolators 220 und nach der Ausbildung des Isolators 222 durchgeführt werden. Obwohl die Wärmebehandlung unter den vorstehend beschriebenen Bedingungen für die Wärmebehandlung durchgeführt werden kann, wird die Wärmebehandlung nach der Ausbildung des Isolators 220 vorzugsweise in einer stickstoffhaltigen Atmosphäre durchgeführt.
  • Hier kann, um einen Sauerstoffüberschussbereich in dem Isolierfilm 224A auszubilden, eine Plasmabehandlung unter Verwendung von Sauerstoff unter reduziertem Druck durchgeführt werden. Die Plasmabehandlung unter Verwendung von Sauerstoff wird vorzugsweise zum Beispiel unter Verwendung einer Einrichtung durchgeführt, die eine Stromquelle zum Erzeugen von hochdichtem Plasma unter Verwendung von Mikrowellen umfasst. Alternativ kann eine Stromquelle zum Anlegen einer Hochfrequenz (HF) an die Substratseite bereitgestellt. Die Verwendung des hochdichten Plasmas ermöglicht, dass hochdichte Sauerstoffradikale gebildet werden, und das Anlegen der HF an die Substratseite ermöglicht, dass Sauerstoffradikale, die durch das hochdichte Plasma erzeugt werden, in effizienter Weise dem Isolierfilm 224A zugeführt werden. Alternativ kann, nachdem eine Plasmabehandlung unter Verwendung eines Inertgases mit der Einrichtung durchgeführt worden ist, eine Plasmabehandlung unter Verwendung von Sauerstoff durchgeführt werden, um abgegebenen Sauerstoff zu kompensieren. Es sei angemerkt, dass Verunreinigungen, wie z. B. Wasserstoff und Wasser, die in dem Isolierfilm 224A enthalten sind, entfernt werden können, indem die Bedingungen für die Plasmabehandlung angemessen ausgewählt werden. In diesem Fall wird die Wärmebehandlung nicht notwendigerweise durchgeführt.
  • Als Nächstes werden ein Oxidfilm 230A, der zu dem Oxid 230a wird, und ein Oxidfilm 230B, der zu dem Oxid 230b wird, der Reihe nach über dem Isolierfilm 224A ausgebildet (siehe 4). Es sei angemerkt, dass die Oxidfilme vorzugsweise sukzessiv ausgebildet werden, ohne dabei der Luft ausgesetzt zu werden. Wenn die Oxidfilme ausgebildet werden, ohne dabei der Luft ausgesetzt zu werden, kann verhindert werden, dass sich Verunreinigungen oder Feuchtigkeit in Luft an den Oxidfilm 230A und den Oxidfilm 230B heften, so dass eine Grenzfläche zwischen dem Oxidfilm 230A und dem Oxidfilm 230B sowie die Umgebung der Grenzfläche sauber gehalten werden können.
  • Der Oxidfilm 230A und der Oxidfilm 230B können durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden.
  • In dem Fall, in dem der Oxidfilm 230A und der Oxidfilm 230B beispielsweise durch ein Sputterverfahren ausgebildet werden, wird Sauerstoff oder ein Gasgemisch aus Sauerstoff und einem Edelgas als Sputtergas verwendet. Durch Erhöhung des Anteils an Sauerstoff in dem Sputtergas kann die Menge an überschüssigem Sauerstoff in dem auszubildenden Oxidfilm erhöht werden. In dem Fall, in dem der vorstehende Oxidfilm durch ein Sputterverfahren ausgebildet wird, kann das vorstehende Target aus einem In-M-Zn-Oxid verwendet werden.
  • Insbesondere wird während der Ausbildung des Oxidfilms 230A ein Teil von Sauerstoff, der in dem Sputtergas enthalten ist, in einigen Fällen dem Isolierfilm 224A zugeführt. Deshalb ist der Anteil an Sauerstoff in dem Sputtergas des Oxidfilms 230A vorzugsweise 70 % oder höher, bevorzugt 80 % oder höher, stärker bevorzugt 100 %.
  • In dem Fall, in dem der Oxidfilm 230B durch ein Sputterverfahren ausgebildet wird, wird ein sauerstoffarmer Oxidhalbleiter abgeschieden, wenn dabei der Anteil an Sauerstoff in dem Sputtergas höher als oder gleich 1 % und niedriger als oder gleich 30 %, bevorzugt höher als oder gleich 5 % und niedriger als oder gleich 20 % ist. Ein Transistor, der einen sauerstoffarmen Oxidhalbleiter enthält, kann eine relativ hohe Feldeffektbeweglichkeit aufweisen.
  • Bei dieser Ausführungsform wird der Oxidfilm 230A durch ein Sputterverfahren unter Verwendung eines Targets von In:Ga:Zn = 1:3:4 [Atomverhältnis] ausgebildet. Der Oxidfilm 230B wird durch ein Sputterverfahren unter Verwendung eines Targets von In:Ga:Zn = 4:2:4,1 [Atomverhältnis] ausgebildet. Es sei angemerkt, dass jeder der Oxidfilme vorzugsweise durch geeignete Auswahl der Filmausbildungsbedingungen und eines Atomverhältnisses ausgebildet wird, um die für das Oxid 230 erforderlichen Eigenschaften aufzuweisen.
  • Als Nächstes kann eine Wärmebehandlung durchgeführt werden. Für die Wärmebehandlung können die Bedingungen für die vorstehende Wärmebehandlung verwendet werden. Durch die Wärmebehandlung können Verunreinigungen, wie z. B. Wasserstoff und Wasser, die in dem Oxidfilm 230A und dem Oxidfilm 230B enthalten sind, entfernt werden. Bei dieser Ausführungsform wird eine Behandlung eine Stunde lang in einer Stickstoffatmosphäre bei einer Temperatur von 400 °C durchgeführt, und sukzessiv wird eine weitere Behandlung eine Stunde lang in einer Sauerstoffatmosphäre bei einer Temperatur von 400 °C durchgeführt.
  • Als Nächstes werden der Oxidfilm 230A und der Oxidfilm 230B zu Inselformen verarbeitet, um das Oxid 230a und das Oxid 230b auszubilden (siehe 5).
  • Hier werden das Oxid 230a und das Oxid 230b derart ausgebildet, dass sie sich mindestens teilweise mit dem Leiter 205 überlappen. Seitenflächen des Oxids 230a und des Oxids 230b sind vorzugsweise im Wesentlichen senkrecht zu einer Oberseite des Isolators 222. Die Seitenflächen des Oxids 230a und des Oxids 230b sind im Wesentlichen senkrecht zu der Oberseite des Isolators 222, wobei in diesem Fall eine kleinere Fläche und eine höhere Dichte erzielt werden können, wenn eine Vielzahl von Transistoren 200 bereitgestellt werden. Es sei angemerkt, dass ein Winkel, der von den Seitenflächen des Oxids 230a und des Oxids 230b und der Oberseite des Isolators 222 gebildet wird, ein spitzer Winkel sein kann. In diesem Fall ist der Winkel, der von den Seitenflächen des Oxids 230a und des Oxids 230b und der Oberseite des Isolators 222 gebildet wird, vorzugsweise größer.
  • Es gibt eine gekrümmte Oberfläche zwischen den Seitenflächen des Oxids 230a und des Oxids 230b und der Oberseite des Oxids 230a. Das heißt, dass ein Endabschnitt der Seitenfläche und ein Endabschnitt der Oberseite vorzugsweise gekrümmt sind (nachstehend auch als abgerundete Form bezeichnet). Der Krümmungsradius der gekrümmten Oberfläche an einem Endabschnitt des Oxids 230b ist beispielsweise größer als oder gleich 3 nm und kleiner als oder gleich 10 nm, vorzugsweise größer als oder gleich 5 nm und kleiner als oder gleich 6 nm. Wenn die Endabschnitte nicht eckig sind, wird die Abdeckung mit Filmen in einem späteren Filmausbildungsprozess verbessert.
  • Es sei angemerkt, dass die Oxidfilme durch ein Lithographieverfahren verarbeitet werden können. Für die Verarbeitung kann ein Trockenätzverfahren oder ein Nassätzverfahren zum Einsatz kommen. Ein Trockenätzverfahren ist zur Mikrostrukturierung geeignet.
  • Bei dem Lithographieverfahren wird zuerst ein Fotolack durch eine Maske belichtet. Als Nächstes wird ein belichteter Bereich unter Verwendung einer Entwicklerlösung entfernt oder bleibt er übrig, so dass eine Fotolackmaske ausgebildet wird. Dann wird eine Ätzbehandlung durch die Fotolackmaske durchgeführt, wodurch ein Leiter, ein Halbleiter, ein Isolator oder dergleichen zu einer gewünschten Form verarbeitet werden kann. Die Fotolackmaske kann ausgebildet werden, indem beispielsweise der Fotolack unter Verwendung von KrF-Excimerlaserlicht, ArF-Excimerlaserlicht, extrem ultraviolettem (EUV-) Licht oder dergleichen belichtet wird. Alternativ kann eine Flüssigkeitsimmersionstechnik zum Einsatz kommen, bei der ein Abschnitt zwischen einem Substrat und einer Projektionslinse mit einer Flüssigkeit (z. B. Wasser) gefüllt wird, um eine Belichtung durchzuführen. Anstelle des vorstehend beschriebenen Lichts kann ein Elektronenstrahl oder ein Ionenstrahl verwendet werden. Es sei angemerkt, dass im Falle der Verwendung eines Elektronenstrahls oder eines lonenstrahls die vorstehende Maske für die Belichtung des Fotolacks unnötig ist. Es sei angemerkt, dass die Fotolackmaske entfernt werden kann, indem beispielsweise eine Trockenätzbehandlung, wie z. B. Veraschung, durchgeführt wird, eine Nassätzbehandlung durchgeführt wird, eine Nassätzbehandlung nach einer Trockenätzbehandlung durchgeführt wird oder eine Trockenätzbehandlung nach einer Nassätzbehandlung durchgeführt wird.
  • Eine Hartmaske, die aus einem Isolator oder einem Leiter ausgebildet wird, kann anstelle der Fotolackmaske verwendet werden. In dem Fall, in dem eine Hartmaske verwendet wird, kann eine Hartmaske mit einer gewünschten Form ausgebildet werden, indem ein Isolierfilm oder ein leitender Film, der als Material der Hartmaske dient, über dem Oxidfilm 230B ausgebildet wird, eine Fotolackmaske darüber ausgebildet wird und dann das Material der Hartmaske geätzt wird. Das Ätzen des Oxidfilms 230A und des Oxidfilms 230B kann nach dem Entfernen der Fotolackmaske oder ohne Entfernung dieser durchgeführt werden. Im letzten Fall kann die Fotolackmaske während des Ätzens entfernt werden. Die Hartmaske kann nach dem Ätzen des vorstehenden Oxidfilms durch Ätzen entfernt werden. Im Gegensatz dazu wird die Hartmaske in dem Fall, in dem das Material der Hartmaske den folgenden Prozess nicht beeinflusst oder in dem folgenden Prozess genutzt werden kann, nicht notwendigerweise entfernt.
  • Als Trockenätzeinrichtung kann eine kapazitiv gekoppelte Plasma-(capacitively coupled plasma (CCP-)) Ätzeinrichtung, die parallele Plattenelektroden beinhaltet, verwendet werden. Die kapazitiv gekoppelte Plasma-Ätzeinrichtung, die die parallelen Plattenelektroden beinhaltet, kann eine Struktur aufweisen, bei der ein Hochfrequenz-Strom an eine der parallelen Plattenelektroden angelegt wird. Alternativ kann eine Struktur, bei der unterschiedliche Hochfrequenz-Ströme an eine der parallelen Plattenelektroden angelegt werden, zum Einsatz kommen. Alternativ kann eine Struktur, bei der Hochfrequenz-Ströme mit der gleichen Frequenz an die parallelen Plattenelektroden angelegt werden, zum Einsatz kommen. Alternativ kann eine Struktur, bei der Hochfrequenz-Ströme mit unterschiedlichen Frequenzen an die parallelen Plattenelektroden angelegt werden, zum Einsatz kommen. Alternativ kann eine Trockenätzeinrichtung, die eine hochdichte Plasmaquelle umfasst, verwendet werden. Als Trockenätzeinrichtung, die eine hochdichte Plasmaquelle umfasst, kann beispielsweise eine induktiv gekoppelte Plasma- (inductively coupled plasma (ICP-)) Ätzeinrichtung verwendet werden.
  • In einigen Fällen verursacht die Behandlung, wie z. B. das vorstehende Trockenätzen, dass Verunreinigungen aufgrund eines Ätzgases oder dergleichen an einer Oberfläche oder einer Innenseite des Oxids 230a, des Oxids 230b oder dergleichen haften oder in diese diffundieren. Beispiele für die Verunreinigungen umfassen Fluor und Chlor.
  • Um die Verunreinigungen oder dergleichen zu entfernen, wird eine Reinigung durchgeführt. Beispiele für das Reinigungsverfahren umfassen eine Nassreinigung mittels einer Reinigungslösung oder dergleichen, eine Plasmabehandlung mit Plasma und eine Reinigung durch Wärmebehandlung, und beliebige dieser Reinigungen können in einer geeigneten Kombination verwendet werden.
  • Als Nassreinigung kann eine Reinigungsbehandlung unter Verwendung einer wässrigen Lösung, die durch Verdünnen einer Oxalsäure, einer Phosphorsäure, einer Flusssäure oder dergleichen mit kohlensäurehaltigem Wasser oder reinem Wasser erhalten wird, durchgeführt werden. Alternativ kann eine Ultraschallreinigung mit reinem Wasser oder kohlensäurehaltigem Wasser durchgeführt werden. Bei dieser Ausführungsform wird eine Ultraschallreinigung mit reinem Wasser oder kohlensäurehaltigem Wasser durchgeführt.
  • Anschließend kann eine Wärmebehandlung durchgeführt werden. Als Bedingungen für die Wärmebehandlung können die Bedingungen für die vorstehende Wärmebehandlung verwendet werden.
  • Als Nächstes wird ein Oxidfilm 230C über dem Isolierfilm 224A, dem Oxid 230a und dem Oxid 230b ausgebildet.
  • Der Oxidfilm 230C kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden. Der Oxidfilm 230C kann entsprechend Eigenschaften, die für das Oxid 230c erforderlich sind, durch ein Ausbildungsverfahren, das demjenigen des Oxidfilms 230A oder des Oxidfilms 230B ähnlich ist, ausgebildet werden. Bei dieser Ausführungsform wird der Oxidfilm 230C durch ein Sputterverfahren unter Verwendung eines Targets von In:Ga:Zn = 1:3:4 [Atomverhältnis] ausgebildet (siehe 6).
  • Als Nächstes wird der Oxidfilm 230C verarbeitet, um das Oxid 230c auszubilden (siehe 7). Es sei angemerkt, dass in dem Schritt der Isolierfilm 224A zur Inselform verarbeitet werden kann. In diesem Fall kann der Isolator 222 als Ätzstopperfilm verwendet werden.
  • In dem Fall, in dem der Isolator 224A zur Inselform verarbeitet wird, kann eine Struktur, bei der der Isolator 222 und der Isolator 273 außerhalb des Isolators 224 in Kontakt miteinander sind, zum Einsatz kommen. Mit dieser Struktur ist das Oxid 230 mit dem Film abgedichtet, der eine Diffusion von Wasserstoff oder Stickstoff verhindert. Daher kann verhindert werden, dass überschüssige Verunreinigungen unerwünscht von einem anderen Strukturteil als dem Isolator 274 eindringen.
  • Anschließend werden ein Isolierfilm 250A, ein Isolierfilm 252A, ein leitender Film 260A, ein leitender Film 260B, ein Isolierfilm 270A und ein Isolierfilm 271A der Reihe nach über dem Oxid 230 und dem Isolierfilm 224A ausgebildet (siehe 8).
  • Zuerst wird der Isolierfilm 250A ausgebildet. Der Isolierfilm 250A kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden. In diesem Beispiel wird vorzugsweise Siliziumoxynitrid durch ein CVD-Verfahren für den Isolierfilm 250A abgeschieden. Es wird bevorzugt, dass die Ausbildungstemperatur während der Ausbildung des Isolierfilms 250A höher als oder gleich 350 °C und niedriger als 450 °C, insbesondere ungefähr 400 °C ist. Wenn der Isolierfilm 250A bei 400 °C ausgebildet wird, kann ein Isolator mit wenigen Verunreinigungen ausgebildet werden.
  • Es sei angemerkt, dass Sauerstoff durch Mikrowellen angeregt wird, um hochdichtes Sauerstoffplasma zu erzeugen, und der Isolierfilm 250A dem Sauerstoffplasma ausgesetzt wird, wodurch dem Isolierfilm 250A und dem Oxid 230 Sauerstoff zugeführt werden kann.
  • Ferner kann eine Wärmebehandlung durchgeführt werden. Für die Wärmebehandlung können die Bedingungen für die vorstehende Wärmebehandlung verwendet werden. Die Wärmebehandlung kann die Feuchtigkeitskonzentration und die Wasserstoffkonzentration in dem Isolierfilm 250A verringern.
  • Als Nächstes wird der Isolierfilm 252A über dem Isolierfilm 250A ausgebildet. Als Isolierfilm 252A wird vorzugsweise ein Isolator ausgebildet, der Oxid/e von Aluminium und/oder Hafnium enthält. Es sei angemerkt, dass Aluminiumoxid, Hafniumoxid, ein Oxid, das Aluminium und Hafnium enthält (Hafniumaluminat), oder dergleichen vorzugsweise für den Isolator verwendet wird, der Oxid/e von Aluminium und/oder Hafnium enthält. Der Isolator, der Oxid/e von Aluminium und/oder Hafnium enthält, weist eine Sperreigenschaft gegen Sauerstoff, Wasserstoff und Wasser auf. Wenn der Isolator 222 eine Sperreigenschaft gegen Wasserstoff und Wasser aufweist, diffundieren Wasserstoff und Wasser, welche in Strukturteilen in der Nähe des Transistors 200 enthalten sind, nicht in den Transistor 200, und es kann eine Erzeugung von Sauerstofffehlstellen in dem Oxid 230 verhindert werden.
  • Der Isolierfilm 252A kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden.
  • Wenn ein Metalloxid durch ein Sputterverfahren in einer sauerstoffhaltigen Atmosphäre als Isolierfilm 252A abgeschieden wird, kann ferner dem Isolierfilm 250A Sauerstoff zugesetzt werden und kann ein Sauerstoffüberschussbereich in dem Isolierfilm 250A ausgebildet werden. Wenn mit dem überschüssigen Sauerstoff, der dem Isolierfilm 250A zugesetzt worden ist, dem Oxid 230 Sauerstoff zugeführt wird, können die Sauerstofffehlstellen kompensiert werden.
  • Hier existieren während der Ausbildung des Isolierfilms 252A durch ein Sputterverfahren Ionen und gesputterte Teilchen zwischen einem Target und einem Substrat. Beispielsweise wird ein Potential E0 dem Target zugeführt, mit dem eine Stromquelle verbunden ist. Ein Potential E1, wie z. B. ein Erdpotential, wird dem Substrat zugeführt. Es sei angemerkt, dass das Substrat elektrisch schwebend sein kann. Außerdem gibt es einen Bereich auf einem Potential E2 zwischen dem Target und dem Substrat. Die Beziehung zwischen den Potentialen erfüllt E2 > E1 > E0.
  • Die Ionen in Plasma werden durch eine Potentialdifferenz E2 - E0 beschleunigt und kollidieren mit dem Target; demzufolge werden die gesputterten Teilchen aus dem Target ausgestoßen. Diese gesputterten Teilchen heften sich an eine Abscheidungsoberfläche an und werden darüber abgeschieden; als Ergebnis wird ein Film ausgebildet. Einige Ionen prallen gegen das Target zurück und könnten als Rückstoßionen den ausgebildeten Film passieren und von dem Isolierfilm 250A und dem Isolierfilm 224A in Kontakt mit der Ausbildungsoberfläche aufgenommen werden. Die Ionen in dem Plasma werden durch eine Potentialdifferenz E2 - E1 beschleunigt und kollidieren mit der Abscheidungsoberfläche. Zu diesem Zeitpunkt erreichen einige Ionen die Innenseite des Isolierfilm 250A und des Isolierfilm 224A. Wenn die Ionen von dem Isolierfilm 250A und dem Isolierfilm 224A aufgenommen werden, wird ein Bereich, der die Ionen aufgenommen hat, in dem Isolierfilm 250A und dem Isolierfilm 224A ausgebildet. Das heißt, dass in dem Fall, in dem die Ionen Sauerstoff enthalten, ein Sauerstoffüberschussbereich in dem Isolierfilm 250A und dem Isolierfilm 224A ausgebildet wird.
  • Die Einleitung von überschüssigem Sauerstoff in den Isolierfilm 250A und den Isolierfilm 224A kann einen Sauerstoffüberschussbereich bilden. Der überschüssige Sauerstoff in dem Isolierfilm 250A und dem Isolierfilm 224A wird dem Oxid 230 zugeführt und kann Sauerstofffehlstellen in dem Oxid 230 füllen.
  • Demzufolge kann dann, wenn der Isolierfilm 252A mit einer Sputtereinrichtung in einer Sauerstoffgasatmosphäre ausgebildet wird, Sauerstoff in den Isolierfilm 250A und den Isolierfilm 224A eingeleitet werden, während der Isolierfilm 252A ausgebildet wird. Wenn insbesondere ein Oxid von Aluminium und/oder Hafnium, welches eine Sperreigenschaft aufweist, für den Isolierfilm 252A verwendet wird, kann überschüssiger Sauerstoff, der in den Isolator 250 eingeleitet worden ist, effektiv eingeschlossen werden.
  • Anschließend werden der leitende Film 260A und der leitende Film 260B ausgebildet. Der leitende Film 260A und der leitende Film 260B können durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden. Bei dieser Ausführungsform wird Titannitrid durch ein CVD-Verfahren für den leitenden Film 260A abgeschieden und Wolfram wird durch ein CVD-Verfahren für den leitenden Film 260B abgeschieden.
  • Anschließend kann eine Wärmebehandlung durchgeführt werden. Für die Wärmebehandlung können die Bedingungen für die vorstehende Wärmebehandlung verwendet werden. Es sei angemerkt, dass die Wärmebehandlung in einigen Fällen nicht notwendigerweise durchgeführt wird. Durch die Wärmebehandlung wird überschüssiger Sauerstoff von dem Isolierfilm 252A dem Isolierfilm 250A und dem Isolator 224 zugesetzt, wodurch ein Sauerstoffüberschussbereich leicht in dem Isolierfilm 250A und dem Isolierfilm 224A ausgebildet werden kann.
  • Der Isolierfilm 270A kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden. Da der Isolierfilm 270A als Sperrfilm dient, wird ein isolierendes Material mit einer Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, und Sauerstoff verwendet. Zum Beispiel wird vorzugsweise Aluminiumoxid oder Hafniumoxid verwendet. Daher kann eine Oxidation des Leiters 260 verhindert werden. Außerdem kann verhindert werden, dass Verunreinigungen, wie z. B. Wasser oder Wasserstoff, durch den Leiter 260 und den Isolator 250 in das Oxid 230 eindringen. Bei dieser Ausführungsform wird für den Isolierfilm 270A Aluminiumoxid durch ein ALD-Verfahren ausgebildet.
  • Der Isolierfilm 271A kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden. Hier ist die Dicke des Isolierfilms 271A vorzugsweise größer als die Dicke des Isolierfilms 272A, der in einem späteren Schritt ausgebildet wird. In diesem Fall kann der Isolator 271 über dem Leiter 260 leicht verbleiben, wenn der Isolator 272 in einem späteren Schritt ausgebildet wird. Bei dieser Ausführungsform wird für den Isolierfilm 271A Siliziumoxid durch ein CVD-Verfahren abgeschieden.
  • Als Nächstes wird der Isolierfilm 271A geätzt, um den Isolator 271 auszubilden. Hier dient der Isolator 271 als Hartmaske. Indem der Isolator 271 bereitgestellt wird, können die Seitenfläche des Isolators 250, die Seitenfläche des Isolators 252, die Seitenfläche des Leiters 260a, die Seitenfläche des Leiters 260b und die Seitenfläche des Isolators 270 im Wesentlichen senkrecht zu dem Substrat ausgebildet werden.
  • Unter Verwendung des Isolators 271 als Maske werden der Isolierfilm 250A, der Isolierfilm 252A, der leitende Film 260A, der leitende Film 260B und der Isolierfilm 270A geätzt, um den Isolator 250, den Isolator 252, den Leiter 260 (den Leiter 260a und den Leiter 260b) und den Isolator 270 auszubilden (siehe 9). Ferner kann in dem Schritt der Isolierfilm 224A zur Inselform verarbeitet werden. In diesem Fall kann der Isolator 222 als Ätzstopperfilm verwendet werden.
  • Es sei angemerkt, dass ein Teil des Oxids 230c in einem Bereich, in dem das Oxid 230c und der Isolator 250 einander nicht überlappen, durch Ätzen entfernt werden kann. In diesem Fall ist die Dicke des Oxids 230c in einem Bereich, der sich mit dem Isolator 250 überlappt, in einigen Fällen größer als diejenige in dem Bereich, der sich nicht mit dem Isolator 250 überlappt.
  • Der Isolator 250, der Isolator 252, der Leiter 260, der Isolator 270 und der Isolator 271 werden derart ausgebildet, dass sie sich mindestens teilweise mit dem Leiter 205 und dem Oxid 230 überlappen.
  • Die Seitenfläche des Isolators 250, die Seitenfläche des Isolators 252, die Seitenfläche des Leiters 260 und die Seitenfläche des Isolators 270 befinden sich vorzugsweise auf der gleichen Oberfläche.
  • Die Oberfläche, die von der Seitenfläche des Isolators 250, der Seitenfläche des Isolators 252, der Seitenfläche des Leiters 260 und der Seitenfläche des Isolators 270 geteilt wird, ist vorzugsweise im Wesentlichen senkrecht zu dem Substrat. Es sei angemerkt, dass in der Querschnittsform der Winkel, der von der Oberseite des Oxids 230 und den Seitenflächen des Isolators 250, des Isolators 252, des Leiters 260 und des Isolators 270 gebildet wird, ein spitzer Winkel sein kann. In diesem Fall ist vorzugsweise der Winkel, der von der Oberseite des Oxids 230 und den Seitenflächen des Isolators 250, des Leiters 260 sowie des Isolators 270 gebildet wird, möglichst groß.
  • Es sei angemerkt, dass auch nach der Verarbeitung der folgende Prozess ohne Entfernung der Hartmaske (des Isolators 271) durchgeführt werden kann.
  • Hier kann beispielsweise unter Verwendung des Isolators 250, des Isolators 252, des Leiters 260, des Isolators 270 und des Isolators 271 als Masken eine Behandlung zum Zusetzen eines Metallelements oder einer Verunreinigung zu dem Oxid 230 durchgeführt werden (in 9(B) durch Pfeile gekennzeichnet).
  • Es sei angemerkt, dass als Verfahren zum Zusetzen eines Metallelements oder einer Verunreinigung ein Ionenimplantationsverfahren, durch das ein ionisiertes Quellengas einer Massentrennung unterzogen und dann zugesetzt wird, ein Ionendotierungsverfahren, durch das ein ionisiertes Quellengas ohne Massentrennung zugesetzt wird, ein Plasma-Immersions-Ionenimplantationsverfahren oder dergleichen verwendet werden kann. In dem Fall, in dem eine Massentrennung durchgeführt wird, können zu addierende Ionenspezies und ihre Konzentration präzise gesteuert werden. Im Gegensatz dazu können in dem Fall, in dem eine Massentrennung nicht durchgeführt wird, Ionen mit hoher Konzentration in kurzer Zeit zugesetzt werden. Alternativ kann ein Ionendotierungsverfahren, durch das Atom- oder Molekülcluster erzeugt und ionisiert werden, verwendet werden. Es sei angemerkt, dass die Verunreinigung und das Metallelement, welche zugesetzt werden sollen, auch als Element, Dotierstoff, Ion, Donator, Akzeptor oder dergleichen bezeichnet werden können.
  • Alternativ können die Verunreinigung und das Metallelement durch eine Plasmabehandlung zugesetzt werden. In diesem Fall wird die Plasmabehandlung mit einer Plasma-CVD-Vorrichtung, einer Trockenätzvorrichtung und einer Veraschungsvorrichtung durchgeführt, so dass die Verunreinigung und das Metallelement zugesetzt werden können. Es sei angemerkt, dass die vorstehenden Behandlungen kombiniert werden können.
  • Da der Leiter 260, der als Gate-Elektrode dient, als Maske verwendet wird, kann der Zusatz von Wasserstoff und Stickstoff nur zu dem Bereich (dem Bereich 234) des Oxids 230, der sich mit dem Leiter 260 überlappt, verhindert werden, wodurch die Grenze zwischen dem Bereich 234 und dem Bereich 232 in selbstjustierender Weise bereitgestellt werden kann.
  • Durch die Behandlung zum Zusetzen von Verunreinigungen unter Verwendung des Leiters 260 als Maske wird beispielsweise der Bereich 232 in einem Schritt nach dem Bereitstellen des Isolators 274 ausgebildet, so dass der Bereich 232 sicher bereitgestellt werden kann, selbst wenn das ausreichende thermische Budget für eine Diffusion von Verunreinigungen nicht besteht. Es sei angemerkt, dass sich der Bereich 232 durch die Diffusion von Verunreinigungen mit dem Leiter 260 überlappen kann, der als Gate-Elektrode dient. In diesem Fall dient der Bereich 232 als sogenannter Überlappungsbereich (auch als Lov-Bereich bezeichnet).
  • Alternativ können beispielsweise dann, nachdem ein Film, der zu dem Isolator 273 wird, ausgebildet worden ist, Verunreinigungen durch ein Ionendotierungsverfahren durch den Film, der zu dem Isolator 273 wird, zugesetzt werden. Der Film, der zu dem Isolator 273 wird, wird derart bereitgestellt, dass er das Oxid 230, den Isolator 250, den Isolator 252, den Leiter 260, den Isolator 270 und den Isolator 271 bedeckt. Demzufolge können Verunreinigungen zugesetzt werden, während der Isolator 250, der als Gate-Isolator dient, und der Isolator 252 mit dem Isolator 273 geschützt werden.
  • Als Nächstes werden ein Isolierfilm 273A und ein Isolierfilm 275A derart ausgebildet, dass sie das Oxid 230, den Isolator 250, den Isolator 252, den Leiter 260, den Isolator 270 und den Isolator 271 bedecken (siehe 10). Der Isolierfilm 273A und der Isolierfilm 274A können durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden.
  • Der Isolierfilm 273A wird vorzugsweise durch ein ALD-Verfahren ausgebildet, was eine gute Abdeckung ermöglicht. Unter Verwendung eines ALD-Verfahrens kann der Isolierfilm 273A, der eine gleichmäßige Dicke aufweist, auch in einem stufigen Abschnitt, der durch den Leiter 260 und dergleichen hervorgerufen wird, auf den Seitenflächen des Isolators 250, des Isolators 252, des Leiters 260 und des Isolators 270 ausgebildet werden.
  • Beispielsweise kann ein Metalloxidfilm, der unter Verwendung eines ALD-Verfahrens ausgebildet ist, als Isolierfilm 273A verwendet werden. Durch ein ALD-Verfahren kann ein dichter Dünnfilm ausgebildet werden. Der Metalloxidfilm enthält vorzugsweise eine oder mehrere Art/en, die aus Hafnium, Aluminium, Gallium, Yttrium, Zirconium, Wolfram, Titan, Tantal, Nickel, Germanium, Magnesium und dergleichen ausgewählt wird/werden. Bei dieser Ausführungsform wird Aluminiumoxid für den Isolator 273 verwendet.
  • Es sei angemerkt, dass Aluminiumoxid eine hohe Sperreigenschaft aufweist, so dass selbst mit einer kleinen Dicke von größer als oder gleich 0,5 nm und kleiner als oder gleich 3,0 nm die Diffusion von Wasserstoff und Stickstoff verhindert werden kann. Obwohl Hafniumoxid eine niedrigere Sperreigenschaft aufweist als Aluminiumoxid, kann seine Sperreigenschaft mit einer Zunahme der Dicke erhöht werden. Wenn beispielsweise Hafniumoxid durch ein ALD-Verfahren abgeschieden wird, kann die Dicke des Hafniumoxids leicht gesteuert werden, und die Zusatzmenge an Wasserstoff und Stickstoff kann geeignet angepasst werden.
  • Daher wird bevorzugt, dass in dem Fall, in dem Aluminiumoxid für den Isolierfilm 273A verwendet wird, die Dicke in dem Bereich in Kontakt mit der Seitenfläche des Isolators 250, der Seitenfläche des Isolators 252, der Seitenfläche des Leiters 260 und der Seitenfläche des Isolators 270 größer als oder gleich 0,5 nm, vorzugsweise größer als oder gleich 3,0 nm ist.
  • Der Isolator, der zu dem Isolierfilm 273A wird, wird vorzugsweise durch ein Sputterverfahren ausgebildet. Durch ein Sputterverfahren kann ein Isolator mit wenigen Verunreinigungen, wie z. B. Wasser oder Wasserstoff, ausgebildet werden. Im Falle der Verwendung eines Sputterverfahrens wird vorzugsweise zum Beispiel eine Abscheidung unter Verwendung einer Facing-Target-Sputtereinrichtung durchgeführt. Mit der Facing-Target-Sputtereinrichtung kann eine Abscheidung durchgeführt werden, ohne eine Abscheidungsoberfläche einem Bereich mit hohem elektrischem Feld zwischen zugewandten Targets auszusetzen; daher wird die Abscheidungsoberfläche mit weniger Wahrscheinlichkeit aufgrund des Plasmas während der Abscheidung beschädigt. Deshalb wird es bevorzugt, da Abscheidungsschäden an dem Oxid 230 während der Ausbildung des Isolators, der zu dem Isolierfilm 273A wird, verringert werden kann. Ein Abscheidungsverfahren unter Verwendung der Facing-Target-Sputtereinrichtung kann als Dampfabscheidungssputtern (vapor deposition sputtering (VDSP)) (eingetragenes Warenzeichen) bezeichnet werden.
  • Als Nächstes wird der Isolierfilm 275A einer anisotropen Ätzbehandlung unterzogen, wodurch der Isolator 275 auf den Seitenflächen des Isolators 250, des Isolators 252, des Leiters 260 und des Isolators 270 ausgebildet wird, wobei der Isolator 273 dazwischen angeordnet ist. Außerdem wird die freigelegte Oberfläche des Isolierfilms 273A entfernt, wodurch die Dicke eines Teils des Isolierfilms 273A verringert wird; somit wird der Isolator 273 ausgebildet (siehe 11). Es sei angemerkt, dass in dem Fall, in dem der Isolator 273 Aluminiumoxid ist, die Dicke des Isolators 273 in dem verringerten Bereich vorzugsweise kleiner als oder gleich 3,0 nm ist.
  • Als anisotrope Ätzbehandlung wird vorzugsweise eine Trockenätzbehandlung durchgeführt. Auf diese Weise kann der Isolierfilm, der auf einer Ebene, die im Wesentlichen parallel zu der Oberfläche des Substrats ist, ausgebildet ist, entfernt werden, so dass der Isolator 272 in selbstjustierender Weise ausgebildet werden kann.
  • Alternativ kann der Isolierfilm 273A durch das vorstehende Ätzen zur gleichen Zeit geätzt werden, um den Isolator 273 auszubilden. Es sei angemerkt, dass der Isolator 273 in einem Ätzschritt, der sich von dem vorstehenden Ätzen unterscheidet, ausgebildet werden kann.
  • Obwohl nicht dargestellt, kann der Isolierfilm 275A auch auf der Seitenfläche des Oxids 230 verbleiben. In diesem Fall kann eine Abdeckung mit einem Zwischenschichtfilm oder dergleichen, der in einem späteren Schritt ausgebildet wird, verbessert werden.
  • Da ein Strukturteil, der ein Rest des Isolierfilms 275A ist, in Kontakt mit der Seitenfläche des Oxids 230 ausgebildet wird, wird in dem Fall, in dem in einem späteren Schritt der Isolator 274, der ein als Verunreinigung dienendes Element enthält, ausgebildet wird und der Bereich 231a und der Bereich 231b in dem Oxid 230 ausgebildet werden, der Widerstand eines Grenzflächenbereichs zwischen dem Isolator 224 und dem Oxid 230 nicht verringert, so dass die Erzeugung eines Leckstroms verhindert werden kann.
  • Als Nächstes werden der Bereich 231 und der Bereich 232 in dem Oxid 230 ausgebildet. Der Bereich 231 und der Bereich 232 sind Bereiche, in denen einem Metalloxid, das als Oxid 230 bereitgestellt ist, Verunreinigungen zugesetzt worden sind. Es sei angemerkt, dass der Bereich 231 eine höhere Leitfähigkeit aufweist als mindestens der Bereich 234.
  • Um Verunreinigungen dem Bereich 231 und dem Bereich 232 zuzusetzen, kann beispielsweise ein Dotierstoff, der das Metallelement, wie z. B. Indium oder Gallium, und/oder die Verunreinigungen ist, zugesetzt werden. Es sei angemerkt, dass als Dotierstoff das Element, das eine Sauerstofffehlstelle bildet, das Element, das von einer Sauerstofffehlstelle eingefangen wird, oder dergleichen verwendet werden kann. Beispiele für das Element umfassen Wasserstoff, Bor, Kohlenstoff, Stickstoff, Fluor, Phosphor, Schwefel, Chlor, Titan und ein Edelgas. Typische Beispiele für das Edelgaselement umfassen Helium, Neon, Argon, Krypton und Xenon.
  • Um Verunreinigungen dem Bereich 231 und dem Bereich 232 zuzusetzen, wird beispielsweise der Isolator 274 als Film, der einen Dotierstoff enthält, vorzugsweise über dem Bereich 231 ausgebildet, wobei der Isolator 273 dazwischen angeordnet ist. Als Isolator 274 wird vorzugsweise ein Isolierfilm, der eine oder mehrere Art/en der vorstehenden Elemente enthält, verwendet (siehe 12).
  • Insbesondere wird der Isolator 274, der ein als Verunreinigung dienendes Element, wie z. B. Stickstoff, enthält, vorzugsweise über dem Oxid 230 ausgebildet, wobei der Isolator 273, der ein Metalloxid enthält, dazwischen angeordnet ist. Der Isolator, der ein als Verunreinigung dienendes Element, wie z. B. Stickstoff, enthält, kann Sauerstoff, der in dem Oxid 230 enthalten ist, extrahieren und absorbieren. Wenn Sauerstoff von dem Oxid 230 extrahiert wird, werden Sauerstofffehlstellen in dem Bereich 231 und dem Bereich 232 erzeugt. Durch die Ausbildung des Isolators 274 oder Wärmebehandlung nach der Ausbildung werden Verunreinigungselemente, wie z. B. Wasserstoff oder Stickstoff, welche in der Ausbildungsatmosphäre des Isolators 274 enthalten sind, von den Sauerstofffehlstellen eingefangen, so dass die Widerstände des Bereichs 231 und des Bereichs 232 verringert werden. Das heißt, dass Sauerstofffehlstellen aufgrund der zugesetzten Verunreinigungselemente hauptsächlich in einem Bereich des Oxids 230, der in Kontakt mit dem Isolator 274 ist, gebildet werden und die Verunreinigungselemente in die Sauerstofffehlstellen eindringen, wodurch die Ladungsträgerdichte erhöht und der Widerstand verringert werden. Dabei wird davon ausgegangen, dass die Verunreinigungen auch in den Bereich 232, der nicht in Kontakt mit dem Isolator 274 ist, diffundieren, wodurch der Widerstand des Bereichs 232 verringert wird.
  • Folglich können ein Source-Bereich und ein Drain-Bereich durch die Ausbildung des Isolators 274 in selbstjustierender Weise ausgebildet werden. Daher können auch miniaturisierte oder hoch integrierte Halbleitervorrichtungen in hoher Ausbeute hergestellt werden.
  • Hier kann dann, wenn der Isolator 275 auf der Seitenfläche des Leiters 260 ausgebildet wird, wobei der Isolator 273 dazwischen angeordnet ist, verhindert werden, dass Verunreinigungselemente, wie z. B. Stickstoff oder Wasserstoff, welche dem Bereich 231 zugesetzt worden sind, in den Bereich 234 des Oxids 230 diffundieren.
  • Außerdem kann dann, wenn der Isolator 273 zwischen dem Isolator 274 und dem Oxid 230 ausgebildet wird, verhindert werden, dass Verunreinigungselemente, wie z. B. Stickstoff oder Wasserstoff, dem Oxid 230 übermäßig zugesetzt werden.
  • Außerdem sind die Oberseiten und die Seitenflächen des Leiters 260, des Isolators 252 und des Isolators 250 mit dem Isolator 275 und dem Isolator 273 bedeckt, wodurch verhindert werden kann, dass Verunreinigungselemente, wie z. B. Stickstoff oder Wasserstoff, in den Leiter 260, den Isolator 252 und den Isolator 250 eindringen. Daher kann verhindert werden, dass Verunreinigungselemente, wie z. B. Stickstoff oder Wasserstoff, durch den Leiter 260, den Isolator 252 und den Isolator 250 in den Bereich 234 eindringen, der als Kanalbildungsbereich des Transistors 200 dient. Folglich kann der Transistor 200 mit vorteilhaften elektrischen Eigenschaften bereitgestellt werden.
  • Der Isolator 274 kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden.
  • Für den Isolator 274 kann beispielsweise Siliziumnitrid, Siliziumnitridoxid oder Siliziumoxynitrid, welches durch ein CVD-Verfahren ausgebildet ist, verwendet werden. Bei dieser Ausführungsform wird Siliziumnitridoxid für den Isolator 274 verwendet.
  • In dem Fall, in dem Siliziumnitridoxid für den Isolator 274 verwendet wird, können der Bereich 231a und der Bereich 231b vorzugsweise eine höhere Wasserstoff- und/oder Stickstoffkonzentration aufweisen als der Bereich 234. Die Wasserstoff- oder Stickstoffkonzentration kann durch Sekundärionen-Massenspektrometrie (SIMS) oder dergleichen gemessen werden. Hier kann die Wasserstoff- oder Stickstoffkonzentration in der Mitte des Bereichs des Oxids 230b, der sich mit dem Isolator 250 überlappt (z. B. in einem Abschnitt des Oxids 230b, der von den beiden Seitenflächen in der Kanallängsrichtung des Isolators 250 gleich weit entfernt ist), als Wasserstoff- oder Stickstoffkonzentration in dem Bereich 234 gemessen werden.
  • Es sei angemerkt, dass die vorstehenden Bereiche in Kombination mit einem anderen Verfahren zum Zusetzen eines Dotierstoffs ausgebildet werden können. Als weitere Verfahren zum Zusetzen eines Dotierstoffs kann ein Ionenimplantationsverfahren, durch das ein ionisiertes Quellengas einer Massentrennung unterzogen und dann zugesetzt wird, ein Ionendotierungsverfahren, durch das ein ionisiertes Quellengas ohne Massentrennung zugesetzt wird, ein Plasma-Immersions-Ionenimplantationsverfahren oder dergleichen verwendet werden. In dem Fall, in dem eine Massentrennung durchgeführt wird, können zu addierende Ionenspezies und ihre Konzentration präzise gesteuert werden. Im Gegensatz dazu können in dem Fall, in dem eine Massentrennung nicht durchgeführt wird, Ionen mit hoher Konzentration in kurzer Zeit zugesetzt werden. Alternativ kann ein Ionendotierungsverfahren, durch das Atom- oder Molekülcluster erzeugt und ionisiert werden, verwendet werden. Es sei angemerkt, dass ein Dotierstoff auch als Ion, Donator, Akzeptor, Verunreinigung, Element oder dergleichen bezeichnet werden kann.
  • Alternativ können Verunreinigungen durch eine Plasmabehandlung zugesetzt werden. In diesem Fall wird die Plasmabehandlung mit einer Plasma-CVD-Vorrichtung, einer Trockenätzvorrichtung oder einer Veraschungsvorrichtung durchgeführt, so dass dem Bereich 231 und dem Bereich 232 ein Dotierstoff zugesetzt werden kann. Es sei angemerkt, dass eine Vielzahl der vorstehenden Behandlungen kombiniert werden kann, um die Bereiche und dergleichen auszubilden.
  • Wenn beispielsweise der Anteil des Elements, das eine Sauerstofffehlstelle bildet, oder des Elements, das von einer Sauerstofffehlstelle eingefangen wird, in dem Bereich 231 erhöht wird, können die Ladungsträgerdichte erhöht und der Widerstand verringert werden. Ferner können dann, wenn dem Bereich 231 ein Metallelement, wie z. B. Indium, zugesetzt wird und der Anteil des Metallatoms, wie z. B. Indium, in dem Oxid 230 erhöht wird, die Elektronenbeweglichkeit erhöht und der Widerstand verringert werden. Es sei angemerkt, dass in dem Fall, in dem Indium zugesetzt wird, das Atomverhältnis von Indium zu dem Element M mindestens in dem Bereich 231 größer ist als das Atomverhältnis von Indium zu dem Element M in dem Bereich 234.
  • Wenn der Bereich 232 in dem Transistor 200 bereitgestellt wird, werden hochohmige Bereiche nicht zwischen dem Bereich 231, der als Source-Bereich und Drain-Bereich dient, und dem Bereich 234, in dem ein Kanal gebildet wird, ausgebildet, so dass der Durchlassstrom und die Beweglichkeit des Transistors erhöht werden können. Da sich aufgrund des Vorhandenseins des Bereichs 232 das Gate nicht mit den Source- und Drain-Bereichen in der Kanallängsrichtung überlappt, kann eine Bildung einer unnötigen Kapazität verhindert werden. Dank des Bereichs 232 kann ferner der Leckstrom im Sperrzustand verringert werden.
  • Daher kann, indem die Flächen der Bereiche angemessen ausgewählt werden, ein Transistor mit elektrischen Eigenschaften, die für das Schaltungsdesign erforderlich sind, leicht bereitgestellt werden.
  • Anschließend kann eine Wärmebehandlung durchgeführt werden. Für die Wärmebehandlung können die Bedingungen für die vorstehende Wärmebehandlung verwendet werden. Durch die Wärmebehandlung diffundieren die zugesetzten Verunreinigungen in den Bereich 232 des Oxids 230, wodurch der Durchlassstrom erhöht werden kann.
  • Dann wird der Isolator 280 über dem Isolator 274 ausgebildet. Der Isolator 280 kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden. Alternativ kann der Isolator durch ein Rotationsbeschichtungsverfahren, ein Tauchverfahren, ein Tröpfchenabgabeverfahren (wie z. B. ein Tintenstrahlverfahren), ein Druckverfahren (wie z. B. Siebdruck oder ein Offsetdruck), ein Verfahren mit einer Rakelschneide, ein Walzenbeschichtungsverfahren, ein Vorhangbeschichtungsverfahren oder dergleichen ausgebildet werden. Bei dieser Ausführungsform wird Siliziumoxynitrid für den Isolierfilm verwendet.
  • Als Nächstes wird ein Teil des Isolators 280 entfernt. Der Isolator 280 wird vorzugsweise derart ausgebildet, dass er eine ebene Oberseite aufweist. Beispielsweise kann der Isolator 280 gleich nach der Ausbildung des Isolierfilms, der zu dem Isolator 280 wird, eine ebene Oberseite aufweisen. Alternativ kann beispielsweise der Isolator 280 Ebenheit aufweisen, indem nach der Filmausbildung der Isolator oder dergleichen von der Oberseite aus entfernt wird, um parallel zu einer Referenzoberfläche, wie z. B. einer Rückseite des Substrats, zu werden. Eine derartige Behandlung wird als Planarisierungsbehandlung bezeichnet. Beispiele für die Planarisierungsbehandlung umfassen eine CMP-Behandlung und eine Trockenätzbehandlung. Bei dieser Ausführungsform wird eine CMP-Behandlung als Planarisierungsbehandlung verwendet. Es sei angemerkt, dass die Oberseite des Isolators 280 nicht notwendigerweise eine Ebenheit aufweist.
  • Als Nächstes werden Öffnungen, die das Oxid 230 erreichen, in dem Isolator 280 und dem Isolator 274 ausgebildet (siehe 13). Die Öffnungen können durch ein Lithographieverfahren ausgebildet werden. Es sei angemerkt, dass, um den Leiter 240a und den Leiter 240b in Kontakt mit der Seitenfläche des Oxids 230 bereitzustellen, die Öffnungen derart ausgebildet werden, dass die Seitenfläche des Oxids 230 in den Öffnungen, die das Oxid 230 erreichen, freiliegt.
  • Hier kann beispielsweise unter Verwendung des Isolators 280, des Isolators 274 und des Isolators 273 als Masken eine Behandlung zum Zusetzen eines Metallelements oder einer Verunreinigung zu dem Oxid 230 durchgeführt werden (in 13(B) durch Pfeile gekennzeichnet). Wenn die Behandlung zum Zusetzen eines Metallelements oder einer Verunreinigung durchgeführt wird, kann der Bereich 236 in selbstjustierender Weise ausgebildet werden. Es sei angemerkt, dass der Bereich 236 vorzugsweise einen niedrigeren Widerstand aufweist als der Bereich 231. Wenn der Widerstand des Bereichs 236 verringert wird, kann ein ausreichender ohmscher Kontakt zwischen dem Oxid 230 und dem Leiter 240 sichergestellt werden.
  • Als Verfahren zum Zusetzen eines Metallelements oder einer Verunreinigung kann ein Ionenimplantationsverfahren, durch das ein ionisiertes Quellengas einer Massentrennung unterzogen und dann zugesetzt wird, ein Ionendotierungsverfahren, durch das ein ionisiertes Quellengas ohne Massentrennung zugesetzt wird, ein Plasma-Immersions-Ionenimplantationsverfahren oder dergleichen verwendet werden. In dem Fall, in dem eine Massentrennung durchgeführt wird, können zu addierende Ionenspezies und ihre Konzentration präzise gesteuert werden. Im Gegensatz dazu können in dem Fall, in dem eine Massentrennung nicht durchgeführt wird, Ionen mit hoher Konzentration in kurzer Zeit zugesetzt werden. Alternativ kann ein Ionendotierungsverfahren, durch das Atom- oder Molekülcluster erzeugt und ionisiert werden, verwendet werden. Es sei angemerkt, dass die Verunreinigung und das Metallelement, welche zugesetzt werden sollen, auch als Element, Dotierstoff, Ion, Donator, Akzeptor oder dergleichen bezeichnet werden können.
  • Alternativ können die Verunreinigung und das Metallelement durch eine Plasmabehandlung zugesetzt werden. In diesem Fall wird die Plasmabehandlung mit einer Plasma-CVD-Vorrichtung, einer Trockenätzvorrichtung und einer Veraschungsvorrichtung durchgeführt, so dass die Verunreinigung und das Metallelement zugesetzt werden können. Es sei angemerkt, dass die vorstehenden Behandlungen kombiniert werden können.
  • Als Nächstes wird ein leitender Film, der zu dem Leiter 240a und dem Leiter 240b wird, ausgebildet. Der leitende Film kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden
  • Als Nächstes wird eine CMP-Behandlung durchgeführt, um einen Teil des leitenden Films, der zu dem Leiter 240a und dem Leiter 240b wird, zu entfernen, so dass der Isolator 280 freiliegt. Als Ergebnis verbleibt der leitende Film nur in den vorstehenden Öffnungen, so dass der Leiter 240a und der Leiter 240b, deren Oberseiten eben sind, ausgebildet werden können (siehe 1).
  • Durch den vorstehend beschriebenen Prozess kann eine Halbleitervorrichtung, die den Transistor 200 beinhaltet, hergestellt werden. Wie in 3 bis 13 dargestellt, kann der Transistor 200 hergestellt werden, indem das bei dieser Ausführungsform beschriebene Herstellungsverfahren der Halbleitervorrichtung verwendet wird.
  • Einer Ausführungsform der vorliegenden Erfindung entsprechend kann eine Halbleitervorrichtung mit vorteilhaften elektrischen Eigenschaften bereitgestellt werden. Einer weiteren Ausführungsform der vorliegenden Erfindung entsprechend kann eine Halbleitervorrichtung mit niedrigem Sperrstrom bereitgestellt werden. Einer weiteren Ausführungsform der vorliegenden Erfindung entsprechend kann ein Transistor mit hohem Durchlassstrom bereitgestellt werden. Einer weiteren Ausführungsform der vorliegenden Erfindung entsprechend kann eine sehr zuverlässige Halbleitervorrichtung bereitgestellt werden. Einer weiteren Ausführungsform der vorliegenden Erfindung entsprechend kann eine Halbleitervorrichtung bereitgestellt werden, die miniaturisiert oder hoch integriert werden kann. Einer weiteren Ausführungsform der vorliegenden Erfindung entsprechend kann eine Halbleitervorrichtung mit geringem Stromverbrauch bereitgestellt werden. Einer weiteren Ausführungsform der vorliegenden Erfindung entsprechend kann eine Halbleitervorrichtung mit hoher Produktivität hergestellt werden.
  • Die Strukturen, Verfahren und dergleichen, die bei dieser Ausführungsform beschrieben worden sind, können in geeigneter Kombination mit beliebigen der Strukturen, Verfahren und dergleichen, die bei den anderen Ausführungsformen beschrieben werden, verwendet werden.
  • <Modifikationsbeispiel der Halbleitervorrichtung>
  • Nachstehend wird ein Beispiel für eine Halbleitervorrichtung, die den Transistor 200 einer Ausführungsform der vorliegenden Erfindung beinhaltet, anhand von 14, 15 und 16 beschrieben
  • 1 (A) ist jeweils eine Draufsicht auf die Halbleitervorrichtung, die den Transistor 200 beinhaltet. 1(B) und 1(C) sind jeweils Querschnittsansichten der Halbleitervorrichtung. 1(B) ist jeweils eine Querschnittsansicht eines Abschnitts, der durch eine Strichpunktlinie A1-A2 in 1(A) gekennzeichnet ist, und ist eine Querschnittsansicht des Transistors 200 in einer Kanallängsrichtung. 1(C) ist jeweils eine Querschnittsansicht eines Abschnitts, der durch eine Strichpunktlinie A3-A4 in 1(A) gekennzeichnet ist, und ist eine Querschnittsansicht des Transistors 200 in einer Kanalquerrichtung. Der Einfachheit der Zeichnung halber werden einige Komponenten in der jeweiligen Draufsicht der 1 (A) weggelassen.
  • Es sei angemerkt, dass bei der in 14, 15 und 16 dargestellten Halbleitervorrichtung Komponenten mit den gleichen Funktionen wie die Komponenten, die in der Halbleitervorrichtung, die bei <Strukturbeispiel einer Halbleitervorrichtung> beschrieben worden ist, enthalten sind, durch die gleichen Bezugszeichen gekennzeichnet sind.
  • Nachstehend werden die Strukturen des Transistors 200 anhand von 14, 15 und 16 beschrieben. Es sei angemerkt, dass auch in diesem Abschnitt die Materialien, die ausführlich bei <Strukturbeispiel einer Halbleitervorrichtung> beschrieben worden sind, als Materialien für den Transistor 200 verwendet werden können.
  • [Modifikationsbeispiel 1 der Halbleitervorrichtung]
  • Der in 14 dargestellte Transistor 200 unterscheidet sich von der bei <Strukturbeispiel einer Halbleitervorrichtung> beschriebenen Halbleitervorrichtung mindestens dadurch, dass der Isolator 273 nicht bereitgestellt ist und der Isolator 272, der als Seitenbarriere dient, bereitgestellt ist.
  • Insbesondere umfasst das Oxid 230, wie in 14 dargestellt, einen Bereich, der direkt in Kontakt mit dem Isolator 274 ist. In dem Fall, in dem beispielsweise der Isolator 274 weniger Verunreinigungen enthält oder der Isolator 274 dünn ausgebildet wird, können dann, wenn der Isolator 274 direkt in Kontakt mit dem Oxid 230 ist, wobei der Isolator 273 nicht dazwischen angeordnet ist, die Widerstände des Bereichs 231 und des Bereichs 232 des Oxids 230 verringert werden.
  • Es sei angemerkt, dass der Isolator 272 ausgebildet werden kann, indem ein Bereich des Isolierfilms 273A, der sich nicht mit dem Isolator 275 und dem Leiter 260 überlappt, entfernt wird. Hier wird der Isolator 271 über dem Isolator 270 ausgebildet, wodurch der Isolator 270 verbleiben kann, selbst wenn Abschnitte des Isolierfilms 273A, die über dem Isolator 270 sind, entfernt werden. Außerdem kann dann, wenn die Höhe eines Strukturteils, der aus dem Isolator 250, dem Isolator 252, dem Leiter 260, dem Isolator 270 und dem Isolator 271 besteht, größer ist als die Höhe des Oxids 230, der Isolierfilm 273A auf der Seitenfläche des Oxids 230 entfernt werden. Ferner kann dann, wenn die Endabschnitte des Oxids 230a und des Oxids 230b jeweils eine abgerundete Form aufweisen, die Zeitdauer zum Entfernen des Isolierfilms 273A, der auf den Seitenflächen des Oxids 230a und des Oxids 230b ausgebildet ist, wobei das Oxid 230c dazwischen angeordnet ist, verkürzt werden, was zu einer leichteren Ausbildung des Isolators 272 führt.
  • Obwohl nicht dargestellt, kann der Isolierfilm 273A auch auf der Seitenfläche des Oxids 230 verbleiben. In diesem Fall kann eine Abdeckung mit einem Zwischenschichtfilm oder dergleichen, der in einem späteren Schritt ausgebildet wird, verbessert werden. Wenn der Isolator auf der Seitenfläche des Oxids 230 verbleibt, kann in einigen Fällen ein Eindringen von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, in das Oxid 230 verringert werden und kann eine Diffusion von Sauerstoff aus dem Oxid 230 nach außen verhindert werden.
  • [Modifikationsbeispiel 2 der Halbleitervorrichtung]
  • Der in 15 dargestellte Transistor 200 unterscheidet sich von der bei <Strukturbeispiel einer Halbleitervorrichtung> beschriebenen Halbleitervorrichtung mindestens in der Form des Oxids 230c.
  • Insbesondere kann, wie in 15 dargestellt, die Seitenfläche des Oxids 230c eine Oberfläche aufweisen, die sich auf der gleichen Oberfläche wie die Seitenfläche des Leiters 260, die Seitenfläche des Isolators 250 und die Seitenfläche des Isolators 252 befindet.
  • Es sei angemerkt, dass das Oxid 230c unter Verwendung des Isolators 250, des Isolators 252 und des Leiters 260 als Masken verarbeitet werden kann. When das Oxid 230c über dem Bereich 236 entfernt wird, ist das Oxid 230b mit hoher Leitfähigkeit in Kontakt mit dem Leiter 260, so dass ein ausreichender ohmscher Kontakt dazwischen sichergestellt werden kann.
  • [Modifikationsbeispiel 3 der Halbleitervorrichtung]
  • Der in 16 dargestellte Transistor 200 unterscheidet sich von der in 15 dargestellten Halbleitervorrichtung mindestens dadurch, dass der als Seitenbarriere dienende Isolator 272 und der als Pufferschicht dienende Isolator 273 getrennt ausgebildet sind. Die Form des Oxids 230c ist auch unterschiedlich.
  • Insbesondere kann, wie in 16 dargestellt, die Seitenfläche des Oxids 230c eine Oberfläche aufweisen, die sich auf der gleichen Oberfläche wie die Seitenfläche des Isolators 272 befindet. Außerdem ist der Isolator 273 enthalten, der als Pufferschicht dient und den Isolator 275 und das Oxid 230 bedeckt.
  • Es sei angemerkt, dass das Oxid 230c und der Isolator 272 unter Verwendung des Isolators 275 und des Leiters 260 als Masken verarbeitet werden können. When das Oxid 230c über dem Bereich 236 entfernt wird, ist das Oxid 230b mit hoher Leitfähigkeit in Kontakt mit dem Leiter 260, so dass ein ausreichender ohmscher Kontakt dazwischen sichergestellt werden kann.
  • [Modifikationsbeispiel 4 der Halbleitervorrichtung]
  • Der in 17 dargestellte Transistor 200 unterscheidet sich von der in 1 dargestellten Halbleitervorrichtung mindestens in den Formen der Seitenfläche des Isolators 250, der Seitenfläche des Isolators 252, der Seitenfläche des Leiters 260 und der Seitenfläche des Isolators 270.
  • Insbesondere können, wie in 17 dargestellt, die Seitenfläche des Isolators 250, die Seitenfläche des Isolators 252, die Seitenfläche des Leiters 260 und die Seitenfläche des Isolators 270 einen Kegelwinkel in Bezug auf die Oberseite des Oxids 230 aufweisen. Mit dieser Form kann die Abdeckung mit dem Isolator 273 und dem Isolator 274 verbessert werden.
  • Die Strukturen, Verfahren und dergleichen, die bei dieser Ausführungsform beschrieben worden sind, können in geeigneter Kombination mit beliebigen der Strukturen, Verfahren und dergleichen verwendet werden, die bei den anderen Ausführungsformen beschrieben werden.
  • (Ausführungsform 2)
  • Nachstehend wird ein Beispiel für eine Halbleitervorrichtung beschrieben, die den Transistor 200 einer Ausführungsform der vorliegenden Erfindung beinhaltet.
  • <Strukturbeispiel einer Halbleitervorrichtung>
  • 18(A), 18(B) und 18(C) sind eine Draufsicht und Querschnittsansichten des Transistors 200, eines Kondensators 100 und der Peripherie des Transistors 200 einer Ausführungsform der vorliegenden Erfindung. Es sei angemerkt, dass in dieser Beschreibung eine Speichervorrichtung, die einen Kondensator und mindestens einen Transistor beinhaltet, als Zelle bezeichnet wird.
  • 18(A) ist eine Draufsicht auf eine Zelle 600, die den Transistor 200 und den Kondensator 100 beinhaltet. 18(B) und 18(C) sind Querschnittsansichten der Zelle 600. 18(B) ist eine Querschnittsansicht eines Abschnitts, der durch eine Strichpunktlinie A1-A2 in 18(A) gekennzeichnet ist, und ist eine Querschnittsansicht des Transistors 200 in der Kanallängsrichtung. 18(C) ist eine Querschnittsansicht eines Abschnitts, der durch eine Strichpunktlinie A3-A4 in 18(A) gekennzeichnet ist, und ist eine Querschnittsansicht des Transistors 200 in der Kanalquerrichtung. Der Einfachheit der Zeichnung halber werden einige Komponenten in der Draufsicht in 18(A) weggelassen.
  • [Zelle 600]
  • Die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung beinhaltet den Transistor 200, den Kondensator 100 und den Isolator 280, der als Zwischenschichtfilm dient. Ferner ist der Leiter 240 (der Leiter 240a und der Leiter 240b) enthalten, der elektrisch mit dem Transistor 200 verbunden ist und als Anschlusspfropfen dient.
  • Der Transistor 200 und der Kondensator 100 werden auf der gleichen Schicht in der in 18 dargestellten Zelle 600 bereitgestellt, wodurch ein Teil einer Struktur des Transistors 200 und ein Teil einer Struktur des Kondensators 100 gemeinsam verwendet werden können. Das heißt, dass ein Teil der Struktur des Transistors 200 in einigen Fällen als Teil der Struktur des Kondensators 100 dient.
  • Ferner überlappt sich ein Teil des Kondensators 100 oder der gesamte Kondensator 100 mit dem Transistor 200, so dass die Gesamtfläche der projizierten Fläche des Transistors 200 und der projizierten Fläche des Kondensators 100 verringert werden kann.
  • Ferner werden der Leiter 240b und ein Leiter 207 (ein Leiter 207a und ein Leiter 207b), die als Anschlusspfropfen oder Leitung dienen, welche elektrisch mit dem Transistor 200 verbunden sind, unterhalb eines Bereichs bereitgestellt, in dem der Kondensator 100 und der Transistor 200 einander überlappen, so dass die Zelle 600 leicht miniaturisiert oder hoch integriert werden kann. Außerdem kann, da der Leiter 207 im gleichen Schritt wie der Leiter 205, der ein Teil der Struktur des Transistors 200 ist, ausgebildet werden kann, der Prozess verkürzt werden.
  • Es sei angemerkt, dass die Anordnung des Transistors 200 und des Kondensators 100 je nach der erforderlichen Kapazität des Kondensators 100 angemessen bestimmt werden kann.
  • Beispielsweise wird die Fläche des Kondensators 100 abhängig von der Fläche bestimmt, in der der Bereich 231b des Oxids 230 und ein Leiter 120 einander überlappen, wobei ein Isolator 130 dazwischen angeordnet ist. Das heißt, dass in dem Fall, in dem der Kapazitätswert, der für die Zelle 600 erforderlich ist, durch den in 18(A) und 18(B) dargestellten Kondensator 100 nicht erhalten werden kann, die Breiten der Bereiche 231b des Oxids 230a und des Oxids 230b in der A3-A4 Richtung größer als die Breiten der Bereiche 234 des Oxids 230a und des Oxids 230b in der A3-A4 Richtung werden können, was den Kapazitätswert erhöht.
  • Beispielsweise kann die Länge des Bereichs 231b des Oxids 230 in der A1-A2 Richtung länger sein als die Länge des Leiters 120 in derA1-A2 Richtung. In diesem Fall kann der Leiter 240b in dem Isolator 280 eingebettet werden. Das heißt, dass der Bereich 231b des Oxids 230 und der Leiter 240b in einem Bereich, in dem der Bereich 231b des Oxids 230 und de Leiter 120 nicht einander überlappen, in Kontakt miteinander bereitgestellt werden können. Daher kann dann, indem der Leiter 240a und der Leiter 240b in dem gleichen Schritt ausgebildet werden, der Prozess verkürzt werden.
  • Bei der vorstehenden Struktur kann eine Miniaturisierung oder eine hohe Integration erzielt werden. Außerdem kann die Designflexibilität erhöht werden. Ferner können der Transistor 200 und der Kondensator 100 durch den gleichen Prozess ausgebildet werden. Daher kann der Prozess verkürzt werden, was zu einer Verbesserung der Produktivität führt.
  • [Transistor 200]
  • Die Struktur des Transistors, der in der bei der vorstehenden Ausführungsform beschriebenen Halbleitervorrichtung enthalten ist, kann als Struktur des Transistors 200 verwendet werden. Der in 18 dargestellte Transistor 200 ist nur ein Beispiel und die Struktur ist nicht darauf beschränkt; ein geeigneter Transistor kann entsprechend einer Schaltungskonfiguration oder einem Betriebsverfahren verwendet werden.
  • Beispielsweise wird der Isolator 275 vorzugsweise in dem Transistor 200 bereitgestellt. Bei der Struktur kann die parasitäre Kapazität, die zwischen dem Leiter 120, der als Elektrode des Kondensators 100 dient, und dem Leiter 260, der als Gate-Elektrode des Transistors 200 dient, gebildet wird, reduziert werden. Deshalb wird vorzugsweise ein Material mit niedriger relativer Permittivität für den Isolator 275 verwendet. Zum Beispiel ist die relative Permittivität des Isolators 275 bevorzugt niedriger als 4, bevorzugter niedriger als 3. Für den Isolator 275 kann beispielsweise Siliziumoxid oder Siliziumoxynitrid verwendet werden. Die Reduzierung der parasitären Kapazität führt zu einem Hochgeschwindigkeitsbetrieb des Transistors 200.
  • [Kondensator 100]
  • Wie in 18 dargestellt, teilt der Kondensator 100 einige Komponenten mit dem Transistor 200. Bei dieser Ausführungsform wird ein Beispiel für den Kondensator 100 gezeigt, in dem der Bereich 231b, der in dem Oxid 230 des Transistors 200 bereitgestellt ist, als eine Elektrode des Kondensators 100 dient.
  • Der Kondensator 100 beinhaltet den Bereich 231b des Oxids 230, den Isolator 130 über dem Bereich 231 und den Leiter 120 über dem Isolator 130. Außerdem wird der Leiter 120 vorzugsweise über dem Isolator 130 platziert, um sich mindestens teilweise mit dem Bereich 231b des Oxids 230 zu überlappen.
  • Der Bereich 231b des Oxids 230 dient als eine Elektrode des Kondensators 100, und der Leiter 120 dient als die andere Elektrode des Kondensators 100. Der Isolator 130 dient als Dielektrikum des Kondensators 100. Der Bereich 231b des Oxids 230 weist einen verringerten Widerstand auf und ist ein leitendes Oxid. Daher kann der Bereich 231b des Oxids 230 als eine Elektrode des Kondensators 100 dienen.
  • Es sei angemerkt, dass ein Isolator, der dem Isolator 273 und dem Isolator 274 bei dem vorstehend beschriebenen Transistor entspricht, verarbeitet werden kann, um den Isolator 130 bereitzustellen. Der Isolator 130 (der Isolator, der dem Isolator 273 und dem Isolator 274 entspricht) kann in Kontakt mit dem Transistor 200 und dem Isolator 224 verbleiben.
  • Alternativ kann, indem dem Bereich 231 des Oxids 230 ein Dotierstoff durch ein Ionendotierungsverfahren, eine Plasmabehandlung oder dergleichen zugesetzt wird, der Isolator 130 ohne Bereitstellen des Isolators, der dem Isolator 274 entspricht, als Dielektrikum getrennt bereitgestellt werden. Für den Isolator 130 kann beispielsweise eine Einzelschicht oder eine Schichtanordnung aus Aluminiumoxid oder Siliziumoxynitrid verwendet werden.
  • Für den Leiter 120 wird vorzugsweise ein leitendes Material verwendet, das Wolfram, Kupfer oder Aluminium als Hauptkomponente enthält. Obwohl nicht dargestellt, kann der Leiter 120 eine mehrschichtige Struktur, beispielsweise eine Schichtanordnung aus Titan, Titannitrid und einem beliebigen der vorstehenden leitenden Materialien, aufweisen.
  • <Struktur eines Zellenarrays>
  • Nun stellen 19 und 20 Beispiele für ein Zellenarray dieser Ausführungsform dar. Beispielsweise werden die Zellen 600, die jeweils den Transistor 200 und den Kondensator 100 beinhalten, die in 17 dargestellt werden, in einer Matrix angeordnet, wodurch ein Zellenarray ausgebildet werden kann.
  • 19(A) ist ein Schaltplan, der eine Ausführungsform zeigt, bei der die in 17 dargestellten Zellen 600 in einer Matrix angeordnet sind. In 19(A) sind die Sources oder die Drains der jeweiligen Transistoren, die in den in der Zeilenrichtung benachbarten Zellen 600 enthalten sind, elektrisch mit gemeinsamen Leitungen BLs (BL01, BL02 und BL03) verbunden. Des Weiteren sind auch die BLs elektrisch mit den Sources oder den Drains der jeweiligen Transistoren verbunden, die in den in der Spaltenrichtung angeordneten Zellen enthalten sind. Im Gegensatz dazu sind die ersten Gates der Transistoren, die in den in der Zeilenrichtung benachbarten Zellen 600 enthalten sind, elektrisch mit unterschiedlichen Leitungen WLs (WL01 bis WL06) verbunden. Zusätzlich können die Transistoren, die in den Zellen 600 enthalten sind, jeweils mit einem zweiten Gate BG versehen sein. Die Schwellenspannung des Transistors kann durch ein Potential, das an das BG angelegt wird, gesteuert werden. Die erste Elektrode des Kondensators, der in der Zelle 600 enthalten ist, ist elektrisch mit dem anderen Anschluss von Source und Drain des Transistors verbunden. Dabei könnte die erste Elektrode des Kondensators unter Verwendung eines Teils der Komponenten des Transistors ausgebildet werden. Zusätzlich ist die zweite Elektrode des Kondensators, der in der Zelle 600 enthalten ist, elektrisch mit einer PL verbunden.
  • 19(B) ist eine Querschnittsansicht, die einen Teil einer Zeile in 19(A) darstellt, die eine Schaltung 610 umfasst, die eine Zelle 600a, die elektrisch mit einer WL04 und der BL02 verbunden ist, und eine Zelle 600b beinhaltet, die elektrisch mit der WL03 und der BL02 verbunden ist. 19(B) stellt eine Querschnittsansicht der Zelle 600a und der Zelle 600b dar.
  • Die Zelle 600a beinhaltet einen Transistor 200a und einen Kondensator 100a. Die Zelle 600b beinhaltet einen Transistor 200b und einen Kondensator 100b.
  • Sowohl ein Anschluss von Source und Drain des Transistors 200a als auch ein Anschluss von Source und Drain des Transistors 200b sind elektrisch mit der BL02 verbunden.
  • Bei der vorstehenden Struktur kann durch gemeinsame Nutzung einer Leitung, die elektrisch mit einem Anschluss von Source und Drain verbunden ist, die Fläche, die von dem Zellenarray eingenommen wird, weiter verringert werden.
  • 20(A) ist ein Schaltplan, der eine Ausführungsform zeigt, die sich von derjenigen in 19(A) unterscheidet und in der die Zellen 600 in 17 in einer Matrix angeordnet sind. In 20(A) sind erste Gates der Transistoren, die in den in der Zeilenrichtung angeordneten Zellen 600 enthalten sind, elektrisch mit gemeinsamen Leitungen WLs (WL01, WL02 und WL03) verbunden. Des Weiteren sind Sources oder Drains der jeweiligen Transistoren, die in den in der Spaltenrichtung angeordneten Zellen enthalten sind, elektrisch mit gemeinsamen Leitungen BLs (BL01 bis BL06) verbunden. Zusätzlich können die Transistoren, die in den Zellen 600 enthalten sind, jeweils mit einem zweiten Gate BG versehen sein. Die Schwellenspannung des Transistors kann durch ein Potential, das an das BG angelegt wird, gesteuert werden. Die erste Elektrode des Kondensators, der in der Zelle 600 enthalten ist, ist elektrisch mit dem anderen Anschluss von Source und Drain des Transistors verbunden. Dabei könnte die erste Elektrode des Kondensators unter Verwendung eines Teils der Komponenten des Transistors ausgebildet werden. Zusätzlich ist die zweite Elektrode des Kondensators, der in der Zelle 600 enthalten ist, elektrisch mit einer PL verbunden.
  • 20(B) ist eine Querschnittsansicht, die einen Teil einer Zeile in 20(A) darstellt, die eine Schaltung 620 umfasst, die die Zelle 600a, die elektrisch mit der WL02 und der BL03 verbunden ist, und die Zelle 600b beinhaltet, die elektrisch mit der WL02 und der BL04 verbunden ist. 20(B) stellt eine Querschnittsansicht der Zelle 600a und der Zelle 600b dar.
  • Die Zelle 600a beinhaltet den Transistor 200a und den Kondensator 100a. Die Zelle 600b beinhaltet den Transistor 200b und den Kondensator 100b.
  • Die Zusammensetzungen, Strukturen, Verfahren und dergleichen, die bei dieser Ausführungsform beschrieben worden sind, können in geeigneter Kombination mit beliebigen der Zusammensetzungen, Strukturen, Verfahren und dergleichen verwendet werden, die bei den anderen Ausführungsformen beschrieben werden.
  • (Ausführungsform 3)
  • Bei dieser Ausführungsform werden Ausführungsformen einer Halbleitervorrichtung anhand von 21 bis 24 beschrieben.
  • <Speichervorrichtung 1 >
  • Eine in 21 und 22 dargestellte Speichervorrichtung beinhaltet einen Transistor 300, den Transistor 200 und den Kondensator 100.
  • Bei dem Transistor 200 handelt es sich um einen Transistor, bei dem ein Kanal in einer Halbleiterschicht, die einen Oxidhalbleiter enthält, gebildet wird. Da der Sperrstrom des Transistors 200 niedrig ist, können, indem der Transistor 200 in der Speichervorrichtung verwendet wird, gespeicherte Daten für eine lange Zeit gehalten werden. Mit anderen Worten: Ein Aktualisierungsvorgang ist unnötig oder die Häufigkeit der Aktualisierungsvorgänge ist sehr gering, was zu einem ausreichend geringen Stromverbrauch der Speichervorrichtung führt.
  • Bei der Speichervorrichtung in 21 und 22 ist eine Leitung 1001 elektrisch mit einer Source des Transistors 300 verbunden. Eine Leitung 1002 ist elektrisch mit einem Drain des Transistors 300 verbunden. Eine Leitung 1003 ist elektrisch mit einem Anschluss von Source und Drain des Transistors 200 verbunden. Eine Leitung 1004 ist elektrisch mit einem ersten Gate des Transistors 200 verbunden. Eine Leitung 1006 ist elektrisch mit einem zweiten Gate des Transistors 200 verbunden. Ein Gate des Transistors 300 und der andere Anschluss von Source und Drain des Transistors 200 sind elektrisch mit einer Elektrode des Kondensators 100 verbunden. Eine Leitung 1005 ist elektrisch mit der anderen Elektrode des Kondensators 100 verbunden.
  • Die in 21 und 22 dargestellte Speichervorrichtung weist ein Merkmal auf, dass das Potential des Gates des Transistors 300 gehalten werden kann, und somit können wie folgt Daten geschrieben, gehalten und gelesen werden.
  • Das Schreiben und das Halten von Daten werden beschrieben. Zuerst wird das Potential der Leitung 1004 auf ein Potential, auf dem der Transistor 200 eingeschaltet wird, eingestellt, so dass der Transistor 200 eingeschaltet wird. Demzufolge wird das Potential der Leitung 1003 einem Knoten FG zugeführt, in dem das Gate des Transistors 300 und eine Elektrode des Kondensators 100 elektrisch miteinander verbunden sind. Das heißt, dass dem Gate des Transistors 300 eine vorbestimmte Ladung zugeführt wird (Schreiben). Hier wird eine der zwei Arten von Ladungen zugeführt, die verschiedene Potentialpegel liefern (nachstehend als niedrige Ladung und hohe Ladung bezeichnet). Danach wird das Potential der Leitung 1004 auf ein Potential, auf dem der Transistor 200 ausgeschaltet wird, eingestellt, so dass der Transistor 200 ausgeschaltet wird; somit wird die Ladung in dem Knoten FG gehalten (Halten).
  • In dem Fall, in dem der Sperrstrom des Transistors 200 niedrig ist, wird die Ladung des Knotens FG für eine lange Zeit gehalten.
  • Als Nächstes wird das Lesen von Daten beschrieben. Ein geeignetes Potential (ein Lesepotential) wird der Leitung 1005 zugeführt, während der Leitung 1001 ein vorbestimmtes Potential (ein konstantes Potential) zugeführt wird, wodurch das Potential der Leitung 1002 je nach der Menge der an dem Knoten FG gehaltenen Ladung variiert. Das liegt daran, dass im Falle der Verwendung eines n-Kanal-Transistors als Transistor 300 eine scheinbare Schwellenspannung Vth_H zu dem Zeitpunkt, zu dem die hohe Ladung dem Gate des Transistors 300 zugeführt wird, niedriger ist als eine scheinbare Schwellenspannung Vth_L zu dem Zeitpunkt, zu dem die niedrige Ladung dem Gate des Transistors 300 zugeführt wird. Hier bezeichnet eine scheinbare Schwellenspannung das Potential der Leitung 1005, das nötig ist, um den Transistor 300 in „einen leitenden Zustand“ zu versetzen. Daher wird das Potential der Leitung 1005 auf ein Potential Vo zwischen Vth_H und Vth_L eingestellt, wodurch die dem Knoten FG zugeführte Ladung bestimmt werden kann. Beispielsweise wird in dem Fall, in dem beim Schreiben die hohe Ladung dem Knoten FG zugeführt wird und das Potential der Leitung 1005 auf V0 (> Vth_H) liegt, der Transistor 300 in „den leitenden Zustand“ versetzt. Andererseits verbleibt in dem Fall, in dem die niedrige Ladung dem Knoten FG zugeführt wird, der Transistor 300 in dem nichtleitenden Zustand, auch wenn das Potential der Leitung 1005 auf V0 (< Vth_L) liegt. Daher können die Daten, die an dem Knoten FG gehalten werden, gelesen werden, indem das Potential der Leitung 1002 bestimmt wird.
  • <Struktur der Speichervorrichtung 1 >
  • Die Speichervorrichtung einer Ausführungsform der vorliegenden Erfindung beinhaltet den Transistor 300, den Transistor 200 und den Kondensator 100, wie in 21 dargestellt. Der Transistor 200 ist oberhalb des Transistors 300 bereitgestellt, und der Kondensator 100 ist oberhalb des Transistors 300 und des Transistors 200 bereitgestellt.
  • Der Transistor 300 ist an einem Substrat 311 bereitgestellt und beinhaltet einen Leiter 316, einen Isolator 315, einen Halbleiterbereich 313, der ein Teil des Substrats 311 ist, sowie einen niederohmigen Bereich 314a und einen niederohmigen Bereich 314b, die als Source-Bereich und Drain-Bereich dienen.
  • Der Transistor 300 kann ein p-Kanal-Transistor oder ein n-Kanal-Transistor sein.
  • Vorzugsweise enthalten ein Bereich des Halbleiterbereichs 313, in dem ein Kanal gebildet wird, ein Bereich in der Nähe davon, der niederohmige Bereich 314a und der niederohmige Bereich 314b, die als Source-Bereich und Drain-Bereich dienen, und dergleichen einen Halbleiter, wie z. B. einen Halbleiter auf Siliziumbasis, bevorzugter einkristallines Silizium. Alternativ kann ein Material enthalten sein, das Ge (Germanium), SiGe (Siliziumgermanium), GaAs (Galliumarsenid), GaAlAs (Galliumaluminiumarsenid) oder dergleichen enthält. Es kann Silizium enthalten sein, dessen effektive Masse durch Anlegen einer Vorspannung an das Kristallgitter gesteuert wird, wodurch der Gitterabstand verändert wird. Es kann sich bei dem Transistor 300 alternativ um einen Transistor mit hoher Elektronenmobilität (high-electron-mobility transistor, HEMT) aus GaAs und GaAlAs oder dergleichen handeln.
  • Der niederohmige Bereich 314a und der niederohmige Bereich 314b enthalten zusätzlich zu einem Halbleitermaterial, das für den Halbleiterbereich 313 verwendet wird, ein n-Typ-Leitfähigkeit verleihendes Element, wie z. B. Arsen oder Phosphor, oder ein p-Typ-Leitfähigkeit verleihendes Element, wie z. B. Bor.
  • Für den Leiter 316, der als Gate-Elektrode dient, kann ein Halbleitermaterial, wie z. B. Silizium, das das n-Typ-Leitfähigkeit verleihende Element, wie z. B. Arsen oder Phosphor, oder das p-Typ-Leitfähigkeit verleihende Element, wie z. B. Bor, enthält, oder ein leitendes Material, wie z. B. ein Metallmaterial, ein Legierungsmaterial oder ein Metalloxidmaterial, verwendet werden.
  • Es sei angemerkt, dass die Austrittsarbeit in Abhängigkeit von einem Material des Leiters bestimmt wird, wodurch die Schwellenspannung durch die Auswahl des Materials des Leiters angepasst werden kann. Insbesondere ist es vorzuziehen, ein Material wie z. B. Titannitrid oder Tantalnitrid, als Leiter zu verwenden. Um die Leitfähigkeit und Einbettbarkeit sicherzustellen, ist es außerdem vorzuziehen, eine Schichtanordnung aus Metallmaterialien, wie z. B. Wolfram und Aluminium, als Leiter zu verwenden. Insbesondere wird Wolfram in Hinblick auf die Wärmebeständigkeit bevorzugt.
  • Es sei angemerkt, dass der in 21 dargestellte Transistor 300 nur ein Beispiel ist und die Struktur nicht darauf beschränkt ist; ein geeigneter Transistor kann entsprechend einer Schaltungskonfiguration oder einem Betriebsverfahren verwendet werden.
  • Hier zeigt 24(B) eine Querschnittsansicht des Transistor 300 in Richtung der W-Breite entlang W1-W2 in 21. Wie in 24(B) dargestellt, weist der Transistor 300 eine vorspringende Form in dem Halbleiterbereich 313 (Teil des Substrats 311) auf, in dem ein Kanal gebildet wird. Ferner ist der Leiter 316 derart bereitgestellt, dass er eine Seitenfläche und eine Oberseite des Halbleiterbereichs 313 bedeckt, wobei der Isolator 315 dazwischen angeordnet ist. Es sei angemerkt, dass für den Leiter 316 ein Material zum Anpassen der Austrittsarbeit verwendet werden kann. Ein derartiger Transistor 300 wird auch als FIN-Transistor bezeichnet, da der vorspringende Abschnitt des Halbleitersubstrats genutzt wird. Ein Isolator, der als Maske zum Ausbilden des vorspringenden Abschnitts dient, kann in Kontakt mit dem oberen Abschnitt des vorspringenden Abschnitts bereitgestellt sein. Obwohl hier der Fall beschrieben wird, in dem der vorspringende Abschnitt durch Verarbeiten eines Teils des Halbleitersubstrats ausgebildet wird, kann ein Halbleiterfilm mit einer vorspringenden Form durch Verarbeiten eines SOI-Substrats ausgebildet werden.
  • Ein Isolator 320, ein Isolator 322, ein Isolator 324 und ein Isolator 326 sind der Reihe nach übereinander derart angeordnet, dass sie den Transistor 300 bedecken.
  • Für den Isolator 320, den Isolator 322, den Isolator 324 und den Isolator 326 kann beispielsweise Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Aluminiumoxid, Aluminiumoxynitrid, Aluminiumnitridoxid, Aluminiumnitrid oder dergleichen verwendet werden.
  • Der Isolator 322 kann als Planarisierungsfilm zum Eliminieren einer Pegeldifferenz dienen, die durch den unter dem Isolator 322 bereitgestellten Transistor 300 oder dergleichen hervorgerufen wird. Beispielsweise kann die Oberseite des Isolators 322 durch eine Planarisierungsbehandlung mittels eines chemisch-mechanischen Polieren- (CMP-) Verfahrens oder dergleichen geebnet werden, um den Grad der Ebenheit zu erhöhen.
  • Für den Isolator 324 wird vorzugsweise ein Film mit einer Sperreigenschaft verwendet, der verhindert, dass Wasserstoff oder Verunreinigungen von dem Substrat 311, dem Transistor 300 oder dergleichen in einen Bereich diffundieren, in dem der Transistor 200 bereitgestellt ist.
  • Als Beispiel für den Film, der eine Sperreigenschaft gegen Wasserstoff aufweist, kann Siliziumnitrid, das durch ein CVD-Verfahren ausgebildet wird, verwendet werden. Die Diffusion von Wasserstoff in ein Halbleiterelement, das einen Oxidhalbleiter wie den Transistor 200 enthält, verschlechtert in einigen Fällen die Eigenschaften des Halbleiterelements. Daher wird vorzugsweise ein Film, der eine Diffusion von Wasserstoff verhindert, zwischen dem Transistor 200 und dem Transistor 300 bereitgestellt. Insbesondere handelt es sich bei dem Film, der eine Diffusion von Wasserstoff verhindert, um einen Film, von dem eine kleine Menge an Wasserstoff abgegeben wird.
  • Die Menge an abgegebenem Wasserstoff kann beispielsweise durch thermische Desorptionsspektroskopie (TDS) oder dergleichen analysiert werden. Die Menge an Wasserstoff, der von dem Isolator 324 abgegeben wird, umgerechnet in Wasserstoffatome pro Flächeneinheit des Isolators 324, ist beispielsweise weniger als oder gleich 10 × 1015 Atome/cm2, bevorzugt weniger als oder gleich 5 × 1015 Atome/cm2 bei der TDS-Analyse bei einer Temperatur der Filmoberfläche im Bereich von 50 °C bis 500 °C.
  • Es sei angemerkt, dass die Permittivität des Isolators 326 vorzugsweise niedriger ist als diejenige des Isolators 324. Zum Beispiel ist die relative Permittivität des Isolators 326 bevorzugt niedriger als 4, bevorzugter niedriger als 3. Zum Beispiel ist die relative Permittivität des Isolators 326 bevorzugt das 0,7-Fache oder weniger der relativen Permittivität des Isolators 324, bevorzugter das 0,6-Fache oder weniger der relativen Permittivität des Isolators 324. In dem Fall, in dem ein Material mit niedriger Permittivität für einen Zwischenschichtfilm verwendet wird, kann die parasitäre Kapazität, die zwischen Leitungen erzeugt wird, verringert werden.
  • Ein Leiter 328, ein Leiter 330 und dergleichen, welche elektrisch mit dem Kondensator 100 oder dem Transistor 200 verbunden sind, sind in dem Isolator 320, dem Isolator 322, dem Isolator 324 und dem Isolator 326 eingebettet. Es sei angemerkt, dass der Leiter 328 und der Leiter 330 jeweils als Anschlusspfropfen oder Leitung dienen. Eine Vielzahl von Strukturen von Leitern, die als Anschlusspfropfen oder Leitungen dienen, ist in einigen Fällen gemeinsam mit dem gleichen Bezugszeichen versehen. Ferner können in dieser Beschreibung und dergleichen eine Leitung und ein Anschlusspfropfen, der elektrisch mit der Leitung verbunden ist, eine einzelne Komponente sein. Das heißt, dass ein Teil eines Leiters in einigen Fällen als Leitung dient und ein Teil des Leiters in einigen Fällen als Anschlusspfropfen dient.
  • Als Material für die jeweiligen Anschlusspfropfen und Leitungen (z. B. den Leiter 328 und den Leiter 330) kann eine Einzelschicht oder eine Schichtanordnung eines leitenden Materials, wie z. B. eines Metallmaterials, eines Legierungsmaterials, eines Metallnitridmaterials oder eines Metalloxidmaterials, verwendet werden. Es wird bevorzugt, ein Material mit hohem Schmelzpunkt zu verwenden, das sowohl Wärmebeständigkeit als auch Leitfähigkeit aufweist, wie z. B. Wolfram oder Molybdän, und es wird besonders bevorzugt, Wolfram zu verwenden. Alternativ wird vorzugsweise ein leitendes Material mit niedrigem Widerstand, wie z. B. Aluminium oder Kupfer, verwendet. Die Verwendung eines leitenden Materials mit niedrigem Widerstand kann den Leitungswiderstand verringern.
  • Eine Leitungsschicht kann über dem Isolator 326 und dem Leiter 330 bereitgestellt werden. Zum Beispiel sind in 21 ein Isolator 350, ein Isolator 352 und ein Isolator 354 der Reihe nach übereinander angeordnet. Ferner ist ein Leiter 356 in dem Isolator 350, dem Isolator 352 und dem Isolator 354 ausgebildet. Der Leiter 356 dient als Anschlusspfropfen oder Leitung. Es sei angemerkt, dass der Leiter 356 unter Verwendung eines Materials, das denjenigen für den Leiter 328 und den Leiter 330 ähnlich ist, bereitgestellt werden kann.
  • Es sei angemerkt, dass beispielsweise ein Isolator, der wie der Isolator 324 eine Sperreigenschaft gegen Wasserstoff aufweist, vorzugsweise als Isolator 350 verwendet wird. Ferner umfasst der Leiter 356 vorzugsweise einen Leiter, der eine Sperreigenschaft gegen Wasserstoff aufweist. Der Leiter, der eine Sperreigenschaft gegen Wasserstoff aufweist, wird insbesondere in einer Öffnung des Isolators 350 ausgebildet, der eine Sperreigenschaft gegen Wasserstoff aufweist. Bei einer derartigen Struktur können der Transistor 300 und der Transistor 200 durch eine Sperrschicht getrennt sein, so dass die Diffusion von Wasserstoff von dem Transistor 300 in den Transistor 200 verhindert werden kann.
  • Es sei angemerkt, dass als Leiter, der eine Sperreigenschaft gegen Wasserstoff aufweist, beispielsweise Tantalnitrid oder dergleichen verwendet werden kann. Durch Übereinanderanordnen von Tantalnitrid und Wolfram, das eine hohe Leitfähigkeit aufweist, kann die Diffusion von Wasserstoff von dem Transistor 300 verhindert werden, während die Leitfähigkeit einer Leitung sichergestellt wird. In diesem Fall ist eine Tantalnitridschicht, die eine Sperreigenschaft gegen Wasserstoff aufweist, vorzugsweise in Kontakt mit dem Isolator 350, der eine Sperreigenschaft gegen Wasserstoff aufweist.
  • Eine Leitungsschicht kann über dem Isolator 350 und dem Leiter 356 bereitgestellt werden. Zum Beispiel sind in 21 ein Isolator 360, ein Isolator 362 und ein Isolator 364 der Reihe nach übereinander angeordnet. Ferner ist ein Leiter 366 in dem Isolator 360, dem Isolator 362 und dem Isolator 364 ausgebildet. Der Leiter 366 dient als Anschlusspfropfen oder Leitung. Es sei angemerkt, dass der Leiter 366 unter Verwendung eines Materials, das denjenigen für den Leiter 328 und den Leiter 330 ähnlich ist, bereitgestellt werden kann.
  • Es sei angemerkt, dass beispielsweise ein Isolator, der wie der Isolator 324 eine Sperreigenschaft gegen Wasserstoff aufweist, vorzugsweise als Isolator 360 verwendet wird. Ferner umfasst der Leiter 366 vorzugsweise einen Leiter, der eine Sperreigenschaft gegen Wasserstoff aufweist. Der Leiter, der eine Sperreigenschaft gegen Wasserstoff aufweist, wird insbesondere in einer Öffnung des Isolators 360 ausgebildet, der eine Sperreigenschaft gegen Wasserstoff aufweist. Bei einer derartigen Struktur können der Transistor 300 und der Transistor 200 durch eine Sperrschicht getrennt sein, so dass die Diffusion von Wasserstoff von dem Transistor 300 in den Transistor 200 verhindert werden kann.
  • Eine Leitungsschicht kann über dem Isolator 364 und dem Leiter 366 bereitgestellt werden. Zum Beispiel sind in 21 ein Isolator 370, ein Isolator 372 und ein Isolator 374 der Reihe nach übereinander angeordnet. Ferner ist ein Leiter 376 in dem Isolator 370, dem Isolator 372 und dem Isolator 374 ausgebildet. Der Leiter 376 dient als Anschlusspfropfen oder Leitung. Es sei angemerkt, dass der Leiter 376 unter Verwendung eines Materials, das denjenigen für den Leiter 328 und den Leiter 330 ähnlich ist, bereitgestellt werden kann.
  • Es sei angemerkt, dass beispielsweise ein Isolator, der wie der Isolator 324 eine Sperreigenschaft gegen Wasserstoff aufweist, vorzugsweise als Isolator 370 verwendet wird. Ferner umfasst der Leiter 376 vorzugsweise einen Leiter, der eine Sperreigenschaft gegen Wasserstoff aufweist. Der Leiter, der eine Sperreigenschaft gegen Wasserstoff aufweist, wird insbesondere in einer Öffnung des Isolators 370 ausgebildet, der eine Sperreigenschaft gegen Wasserstoff aufweist. Bei einer derartigen Struktur können der Transistor 300 und der Transistor 200 durch eine Sperrschicht getrennt sein, so dass die Diffusion von Wasserstoff von dem Transistor 300 in den Transistor 200 verhindert werden kann.
  • Eine Leitungsschicht kann über dem Isolator 374 und dem Leiter 376 bereitgestellt werden. Zum Beispiel sind in 21 ein Isolator 380, ein Isolator 382 und ein Isolator 384 der Reihe nach übereinander angeordnet. Ferner ist ein Leiter 386 in dem Isolator 380, dem Isolator 382 und dem Isolator 384 ausgebildet. Der Leiter 386 dient als Anschlusspfropfen oder Leitung. Es sei angemerkt, dass der Leiter 386 unter Verwendung eines Materials, das denjenigen für den Leiter 328 und den Leiter 330 ähnlich ist, bereitgestellt werden kann.
  • Es sei angemerkt, dass beispielsweise ein Isolator, der wie der Isolator 324 eine Sperreigenschaft gegen Wasserstoff aufweist, vorzugsweise als Isolator 380 verwendet wird. Ferner umfasst der Leiter 386 vorzugsweise einen Leiter, der eine Sperreigenschaft gegen Wasserstoff aufweist. Der Leiter, der eine Sperreigenschaft gegen Wasserstoff aufweist, wird insbesondere in einer Öffnung des Isolators 380 ausgebildet, der eine Sperreigenschaft gegen Wasserstoff aufweist. Bei einer derartigen Struktur können der Transistor 300 und der Transistor 200 durch eine Sperrschicht getrennt sein, so dass die Diffusion von Wasserstoff von dem Transistor 300 in den Transistor 200 verhindert werden kann.
  • Der Isolator 210, der Isolator 212, der Isolator 214 und der Isolator 216 sind der Reihe nach über dem Isolator 384 angeordnet. Eine Substanz, die eine Sperreigenschaft gegen Sauerstoff und Wasserstoff aufweist, wird vorzugsweise für einen beliebigen des Isolators 210, des Isolators 212, des Isolators 214 und des Isolators 216 verwendet.
  • Für den Isolator 210 und den Isolator 214 wird vorzugsweise zum Beispiel ein Film mit einer Sperreigenschaft verwendet, der verhindert, dass Wasserstoff oder Verunreinigungen von dem Substrat 311, einem Bereich, in dem der Transistor 300 bereitgestellt ist, oder dergleichen in einen Bereich diffundieren, in dem der Transistor 200 bereitgestellt ist. Daher kann ein Material, das demjenigen für den Isolator 324 ähnlich ist, verwendet werden.
  • Als Beispiel für den Film, der eine Sperreigenschaft gegen Wasserstoff aufweist, kann Siliziumnitrid, das durch ein CVD-Verfahren ausgebildet wird, verwendet werden. Die Diffusion von Wasserstoff in ein Halbleiterelement, das einen Oxidhalbleiter wie den Transistor 200 enthält, verschlechtert in einigen Fällen die Eigenschaften des Halbleiterelements. Daher wird vorzugsweise ein Film, der eine Diffusion von Wasserstoff verhindert, zwischen dem Transistor 200 und dem Transistor 300 bereitgestellt. Insbesondere handelt es sich bei dem Film, der eine Diffusion von Wasserstoff verhindert, um einen Film, von dem eine kleine Menge an Wasserstoff abgegeben wird.
  • Bezüglich des Films, der eine Sperreigenschaft gegen Wasserstoff aufweist, wird vorzugsweise zum Beispiel ein Metalloxid, wie z. B. Aluminiumoxid, Hafniumoxid oder Tantaloxid, für den Isolator 210 und den Isolator 214 verwendet.
  • Aluminiumoxid weist insbesondere eine ausgezeichnete Sperrwirkung auf, die den Durchgang von Sauerstoff und Verunreinigungen, wie z. B. Wasserstoff und Feuchtigkeit, welche eine Veränderung der elektrischen Eigenschaften des Transistors verursachen, verhindert. Daher kann die Verwendung von Aluminiumoxid verhindern, dass in und nach einem Herstellungsprozess des Transistors Verunreinigungen, wie z. B. Wasserstoff und Feuchtigkeit, in den Transistor 200 eindringen. Außerdem kann eine Abgabe von Sauerstoff von dem Oxid, das in dem Transistor 200 enthalten ist, verhindert werden. Deshalb wird Aluminiumoxid in geeigneter Weise als Schutzfilm für den Transistor 200 verwendet.
  • Beispielsweise kann ein Material, das demjenigen für den Isolator 320 ähnlich ist, für den Isolator 212 und den Isolator 216 verwendet werden. Ferner kann dann, wenn ein Material mit relativ niedriger Permittivität für einen Zwischenschichtfilm verwendet wird, die parasitäre Kapazität, die zwischen Leitungen gebildet wird, verringert werden. Beispielsweise kann ein Siliziumoxidfilm oder ein Siliziumoxynitridfilm für den Isolator 212 und den Isolator 216 verwendet werden.
  • Ein Leiter 218, ein Leiter, der in dem Transistor 200 enthalten ist, und dergleichen sind in dem Isolator 210, dem Isolator 212, dem Isolator 214 und dem Isolator 216 eingebettet. Es sei angemerkt, dass der Leiter 218 als Anschlusspfropfen oder Leitung dient, der/die elektrisch mit dem Kondensator 100 oder dem Transistor 300 verbunden ist. Der Leiter 218 kann unter Verwendung eines Materials ausgebildet werden, das denjenigen für den Leiter 328 und den Leiter 330 ähnlich ist.
  • Insbesondere handelt sich bei dem Leiter 218 in einem Bereich, der in Kontakt mit dem Isolator 210 und dem Isolator 214 ist, vorzugsweise um einen Leiter mit einer Sperreigenschaft gegen Sauerstoff, Wasserstoff und Wasser. Bei einer derartigen Struktur können der Transistor 300 und der Transistor 200 durch die Schicht mit einer Sperreigenschaft gegen Sauerstoff, Wasserstoff und Wasser getrennt sein. Als Ergebnis kann die Diffusion von Wasserstoff von dem Transistor 300 in den Transistor 200 verhindert werden.
  • Der Transistor 200 ist oberhalb des Isolators 216 bereitgestellt. Es sei angemerkt, dass die Struktur des Transistors, der in der bei der vorstehenden Ausführungsform beschriebenen Halbleitervorrichtung enthalten ist, als Struktur des Transistors 200 verwendet werden kann. Der in 21 dargestellte Transistor 200 ist nur ein Beispiel und die Struktur ist nicht darauf beschränkt; ein geeigneter Transistor kann entsprechend einer Schaltungskonfiguration oder einem Betriebsverfahren verwendet werden.
  • Der Isolator 280 wird oberhalb des Transistors 200 bereitgestellt.
  • Ein Isolator 282 ist über dem Isolator 280 bereitgestellt. Eine Substanz, die eine Sperreigenschaft gegen Sauerstoff und Wasserstoff aufweist, wird vorzugsweise für den Isolator 282 verwendet. Daher kann für den Isolator 282 ein Material, das demjenigen für den Isolator 214 ähnlich ist, verwendet werden. Als Isolator 282 wird vorzugsweise zum Beispiel ein Metalloxid, wie z. B. Aluminiumoxid, Hafniumoxid oder Tantaloxid, verwendet.
  • Aluminiumoxid weist insbesondere eine ausgezeichnete Sperrwirkung auf, die den Durchgang von Sauerstoff und Verunreinigungen, wie z. B. Wasserstoff und Feuchtigkeit, welche eine Veränderung der elektrischen Eigenschaften des Transistors verursachen, verhindert. Daher kann die Verwendung von Aluminiumoxid verhindern, dass in und nach einem Herstellungsprozess des Transistors Verunreinigungen, wie z. B. Wasserstoff und Feuchtigkeit, in den Transistor 200 eindringen. Außerdem kann eine Abgabe von Sauerstoff von dem Oxid, das in dem Transistor 200 enthalten ist, verhindert werden. Deshalb wird Aluminiumoxid in geeigneter Weise als Schutzfilm für den Transistor 200 verwendet.
  • Ein Isolator 286 ist über dem Isolator 282 bereitgestellt. Für den Isolator 286 kann ein Material, das demjenigen für den Isolator 320 ähnlich ist, verwendet werden. Ferner kann dann, wenn ein Material mit relativ niedriger Permittivität für einen Zwischenschichtfilm verwendet wird, die parasitäre Kapazität, die zwischen Leitungen gebildet wird, verringert werden. Beispielsweise kann ein Siliziumoxidfilm oder ein Siliziumoxynitridfilm für den Isolator 286 verwendet werden.
  • Ein Leiter 246, ein Leiter 248 und dergleichen sind in dem Isolator 220, dem Isolator 222, dem Isolator 280, dem Isolator 282 und dem Isolator 286 eingebettet.
  • Der Leiter 246 und der Leiter 248 dienen als Anschlusspfropfen oder Leitung, der/die elektrisch mit dem Kondensator 100, dem Transistor 200 oder dem Transistor 300 verbunden ist. Der Leiter 246 und der Leiter 248 können unter Verwendung eines Materials ausgebildet werden, das denjenigen für den Leiter 328 und den Leiter 330 ähnlich ist.
  • Der Kondensator 100 ist oberhalb des Transistors 200 bereitgestellt. Der Kondensator 100 beinhaltet einen Leiter 110, den Leiter 120 und den Isolator 130.
  • Ein Leiter 112 kann über dem Leiter 246 und dem Leiter 248 bereitgestellt werden. Der Leiter 112 dient als Anschlusspfropfen oder Leitung, der/die elektrisch mit dem Kondensator 100, dem Transistor 200 oder dem Transistor 300 verbunden ist. Der Leiter 110 dient als Elektrode des Kondensators 100. Es sei angemerkt, dass der Leiter 112 und der Leiter 110 gleichzeitig ausgebildet werden können.
  • Für den Leiter 112 und den Leiter 110 kann ein Metallfilm, der ein Element enthält, das aus Molybdän, Titan, Tantal, Wolfram, Aluminium, Kupfer, Chrom, Neodym und Skandium ausgewählt wird, ein Metallnitridfilm, der ein beliebiges der vorstehenden Elemente als seine Komponente enthält (z. B. ein Tantalnitridfilm, ein Titannitridfilm, ein Molybdännitridfilm oder ein Wolframnitridfilm), oder dergleichen verwendet werden. Alternativ ist es möglich, ein leitendes Material zu verwenden, wie beispielsweise Indiumzinnoxid, Indiumoxid, das Wolframoxid enthält, Indiumzinkoxid, das Wolframoxid enthält, Indiumoxid, das Titanoxid enthält, Indiumzinnoxid, das Titanoxid enthält, Indiumzinkoxid oder Indiumzinnoxid, dem Siliziumoxid zugesetzt worden ist.
  • In 21 weisen der Leiter 112 und der Leiter 110 jeweils eine einschichtige Struktur auf; jedoch ist die Struktur nicht darauf beschränkt, und es kann auch eine mehrschichtige Struktur aus zwei oder mehr Schichten zum Einsatz kommen. Beispielsweise kann zwischen einem Leiter mit einer Sperreigenschaft und einem Leiter mit hoher Leitfähigkeit ein Leiter, der eine hohe Haftung an dem Leiter mit einer Sperreigenschaft und dem Leiter mit hoher Leitfähigkeit aufweist, ausgebildet werden.
  • Als Dielektrikum des Kondensators 100 wird der Isolator 130 über dem Leiter 112 und dem Leiter 110 bereitgestellt. Der Isolator 130 kann derart ausgebildet werden, dass er eine Schichtanordnung oder eine Einzelschicht ist, bei der beispielsweise Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Aluminiumoxid, Aluminiumoxynitrid, Aluminiumnitridoxid, Aluminiumnitrid, Hafniumoxid, Hafniumoxynitrid, Hafniumnitridoxid, Hafniumnitrid oder dergleichen verwendet wird.
  • Zum Beispiel wird vorzugsweise ein Material mit hoher Spannungsfestigkeit, wie z. B. Siliziumoxynitrid, für den Isolator 130 verwendet. Bei dem Kondensator 100 mit der Struktur kann dank des Isolators 130 die Spannungsfestigkeit erhöht werden, und der elektrostatische Durchbruch des Kondensators 100 kann verhindert werden.
  • Über dem Isolator 130 wird der Leiter 120 derart bereitgestellt, dass er sich mit dem Leiter 110 überlappt. Es sei angemerkt, dass für den Leiter 120 ein leitendes Material, wie z. B. ein Metallmaterial, ein Legierungsmaterial oder ein Metalloxidmaterial, verwendet werden kann. Es wird bevorzugt, ein Material mit hohem Schmelzpunkt zu verwenden, das sowohl Wärmebeständigkeit als auch Leitfähigkeit aufweist, wie z. B. Wolfram oder Molybdän, und es wird besonders bevorzugt, Wolfram zu verwenden. In dem Fall, in dem der Leiter 120 gleichzeitig mit einer anderen Komponente, wie z. B. einem Leiter, ausgebildet wird, kann Cu (Kupfer), AI (Aluminium) oder dergleichen, welches ein Metallmaterial mit niedrigem Widerstand ist, verwendet werden.
  • Ein Isolator 150 ist über dem Leiter 120 und dem Isolator 130 bereitgestellt. Der Isolator 150 kann unter Verwendung eines Materials, das demjenigen für den Isolator 320 ähnlich ist, ausgebildet werden. Der Isolator 150 kann als Planarisierungsfilm dienen, der eine unebene Form darunter abdeckt.
  • Unter Verwendung dieser Struktur können bei einer Halbleitervorrichtung, die einen Transistor beinhaltet, der einen Oxidhalbleiter enthält, eine Veränderung der elektrischen Eigenschaften verhindert und die Zuverlässigkeit verbessert werden. Alternativ kann ein Transistor, der einen Oxidhalbleiter enthält, mit hohem Durchlassstrom bereitgestellt werden. Alternativ kann ein Transistor, der einen Oxidhalbleiter enthält, mit niedrigem Sperrstrom bereitgestellt werden. Alternativ kann eine Halbleitervorrichtung mit geringem Stromverbrauch bereitgestellt werden.
  • <Modifikationsbeispiel 1 der Speichervorrichtung 1 >
  • Nachstehend wird ein Beispiel für die Speichervorrichtung einer Ausführungsform der vorliegenden Erfindung anhand von 22 beschrieben.
  • 22(A) ist eine Querschnittsansicht der Speichervorrichtung, die den Kondensator 100, den Transistor 200 und den Transistor 300 beinhaltet. Bei der Speichervorrichtung in 22 sind Komponenten mit gleichen Funktionen wie die Komponenten der Halbleitervorrichtungen und der Speichervorrichtungen, die bei der vorstehenden Ausführungsform und <Struktur der Speichervorrichtung 1> beschrieben worden sind, mit gleichen Bezugszeichen versehen.
  • Wie in 22 gezeigt, ist der Transistor 200 in der Zelle 600 bereitgestellt, die bei der vorstehenden Ausführungsform beschrieben worden ist, was sich von der Halbleitervorrichtung, die bei <Struktur der Speichervorrichtung 1 > beschrieben worden ist, unterscheidet.
  • Insbesondere ist, wie in 22 dargestellt, die Zelle 600, die einen Teil der Struktur des Kondensators 100 und einen Teil der Struktur des Transistors 200 teilt, anstelle des Kondensators 100 und des Transistors 200 enthalten.
  • Bei der vorstehenden Struktur überlappen die Zelle 600 und der Transistor 300 teilweise oder vollständig einander, so dass die Gesamtfläche der projizierten Fläche der Speichervorrichtung verringert werden kann. Demzufolge kann die Zelle 600 leicht miniaturisiert oder hoch integriert werden. Ferner kann der Prozess verkürzt werden.
  • <Modifikationsbeispiel 2 der Speichervorrichtung 1 >
  • 23 und 24 (A) zeigen ein Modifikationsbeispiel dieser Ausführungsform.
  • Wenn die in 21 dargestellten Speichervorrichtungen als Speicherzellen integriert werden, kann ein Speicherzellenarray ausgebildet werden. Beispielsweise kann in dem in 24 (A) gezeigten Schaltplan eine Vielzahl von Speichervorrichtungen bereitgestellt werden, so dass Speicherzellen in einer Matrix angeordnet sind. 23 ist ein Beispiel für eine Querschnittsansicht eines Speicherzellenarrays in dem Fall, in dem die Transistoren 200 in der in 21 dargestellten Speichervorrichtung integriert werden.
  • 23 und 24(A) stellen jeweils ein Speicherzellenarray dar, in dem eine Speichervorrichtung, die einen Transistor 300a, einen Transistor 200a und einen Kondensator 100a beinhaltet, und eine Speichervorrichtung, die einen Transistor 300b, einen Transistor 200b, und einen Kondensator 100b beinhaltet, integriert sind.
  • Beispielsweise können, wie in 23 dargestellt, der Transistor 200a und der Transistor 200b derart bereitgestellt werden, dass sie einander überlappen. Eine Leitung SL, die von dem Transistor 300a und dem Transistor 300b geteilt wird, kann bereitgestellt werden. Beispielsweise wird dann, wenn der Bereich 314a als Leitung SL, die von dem Transistor 300a und dem Transistor 300b geteilt wird, bereitgestellt wird, eine Ausbildung einer Leitung oder eines Anschlusspfropfens unnötig, und somit kann der Prozess verkürzt werden. Bei dieser Struktur können ferner eine Verringerung der Fläche, eine hohe Integration und eine Miniaturisierung der Halbleitervorrichtung erzielt werden.
  • Mindestens ein Teil dieser Ausführungsform kann in geeigneter Kombination mit beliebigen der anderen Ausführungsformen implementiert werden, die in dieser Beschreibung beschrieben werden.
  • (Ausführungsform 4)
  • Nachstehend wird ein Beispiel für eine Halbleitervorrichtung beschrieben, die den Kondensator 100, den Transistor 200 und einen Transistor 400 einer Ausführungsform der vorliegenden Erfindung beinhaltet.
  • <Strukturbeispiel einer Halbleitervorrichtung>
  • 25(A) und 25(B) sind Querschnittsansichten, die die Peripherie des Transistors 200 und des Transistors 400 einer Ausführungsform der vorliegenden Erfindung darstellen, und 26 ist eine Draufsicht auf die Halbleitervorrichtung. Es sei angemerkt, dass der Einfachheit der Zeichnung halber einige Komponenten in der Draufsicht in 26 weggelassen werden.
  • 25(A) ist eine Querschnittsansicht eines Abschnitts, der durch eine Strichpunktlinie A1-A2 in 26 gekennzeichnet ist, und ist eine Querschnittsansicht des Transistors 200 und des Transistors 400 in der Kanallängsrichtung. 25(B) ist eine Querschnittsansicht eines Abschnitts, der durch eine Strichpunktlinie A3-A4 in 26 gekennzeichnet ist, und ist eine Querschnittsansicht des Transistors 200 in der Kanalquerrichtung.
  • Der Transistor 200 und der Transistor 400, die über einem Substrat 201 ausgebildet sind, weisen unterschiedliche Strukturen auf. Beispielsweise kann der Transistor 400 eine Struktur aufweisen, bei der ein Drain-Strom (Icut) kleiner ist als derjenige des Transistors 200, wenn ein Rückgate-Potential und ein Topgate-Potential jeweils 0 V betragen. Es sei angemerkt, dass in dieser Beschreibung und dergleichen Icut einen Drain-Strom bezeichnet, wenn das Potential eines Gates, das den Schaltvorgang eines Transistors steuert, 0 V beträgt.
  • Beispielsweise kommt eine Struktur zum Einsatz, bei der der Transistor 400 als Schaltelement zum Steuern des Potentials eines Rückgates des Transistors 200 verwendet wird. Daher kann verhindert werden, dass eine Ladung an einem Knoten, der mit dem Rückgate des Transistors 200 verbunden ist, verschwindet, indem der Knoten, der mit dem Rückgate des Transistors 200 verbunden ist, ein gewünschtes Potential aufweist und dann der Transistor 400 ausgeschaltet wird.
  • Nachstehend werden die Strukturen des Transistors 200 und des Transistors 400 jeweils anhand von 25 und 26 beschrieben. Es sei angemerkt, dass die Materialien des Transistors 200 und des Transistors 400 bei <Material für eine Halbleitervorrichtung> ausführlich beschrieben wird.
  • Die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung beinhaltet den Transistor 200 sowie den Isolator 210, den Isolator 212 und den Isolator 280, die jeweils als Zwischenschichtfilm dienen. Ferner beinhaltet die Halbleitervorrichtung den Leiter 203 (den Leiter 203a und den Leiter 203b), der als Leitung dient, und den Leiter 240 (den Leiter 240a und den Leiter 240b), der als Anschlusspfropfen dient, welche elektrisch mit dem Transistor 200 verbunden sind. Ferner beinhaltet die Halbleitervorrichtung einen Leiter 403 (einen Leiter 403a und einen Leiter 403b), der als Leitung dient, und einen Leiter 440 (einen Leiter 440a und einen Leiter 440b), der als Anschlusspfropfen dient, welche elektrisch mit dem Transistor 400 verbunden sind.
  • Es sei angemerkt, dass bei dem Leiter 203 und dem Leiter 403 der Leiter 203a und der Leiter 403a in Kontakt mit den Innenwänden der Öffnungen in dem Isolator 212 ausgebildet sind und der Leiter 203b und der Leiter 403b weiter innen ausgebildet sind. Hier können sich die Oberseiten des Leiters 203 und des Leiters 403 auf im Wesentlichen der gleichen Ebene wie die Oberseite des Isolators 212 befinden.
  • Der Leiter 240 und der Leiter 440 sind in Kontakt mit den Innenwänden von Öffnungen in dem Isolator 280, dem Isolator 282 und dem Isolator 286 ausgebildet. Hier können sich die Oberseiten des Leiters 240 und des Leiters 440 auf im Wesentlichen der gleichen Ebene wie die Oberseite des Isolators 286 befinden.
  • Es sei angemerkt, dass, obwohl der Leiter, der als Leitung oder Anschlusspfropfen dient, derart dargestellt wird, dass er eine mehrschichtige Struktur aus zwei Schichten aufweist, die vorliegende Erfindung nicht darauf beschränkt ist. Beispielsweise kann eine Einzelschicht oder eine mehrschichtige Struktur aus drei oder mehr Schichten zum Einsatz kommen.
  • [Transistor 200]
  • Wie in 25 dargestellt, handelt es sich bei dem Transistor 200 um einen Transistor, der ein Metalloxid in einem Kanalbildungsbereich enthält, und ein beliebiger der Transistoren, die bei der vorstehenden Ausführungsform beschrieben worden sind, kann dafür verwendet werden.
  • [Transistor 400]
  • Als Nächstes wird der Transistor 400 beschrieben, der elektrische Eigenschaften aufweist, die sich von denjenigen des Transistors 200 unterscheiden. Es handelt sich bei dem Transistor 400 um einen Transistor, der parallel zu dem vorstehenden Transistor 200 hergestellt werden kann, und er ist vorzugsweise in der gleichen Schicht wie der Transistor 200 ausgebildet. Durch parallele Herstellung zu dem Transistor 200 kann der Transistor 400 ohne zusätzliche Schritte hergestellt werden.
  • Wie in 25(A) dargestellt, beinhaltet der Transistor 400 den Isolator 210 und den Isolator 212, die über dem Substrat 201 platziert sind, einen Leiter 405 (einen Leiter 405a und einen Leiter 405b), der in dem Isolator 214 und dem Isolator 216 eingebettet bereitgestellt ist, den Isolator 220, der über dem Isolator 216 und dem Leiter 405 platziert ist, den Isolator 222, der über dem Isolator 220 platziert ist, einen Isolator 424, der über dem Isolator 222 platziert ist, ein Oxid 430a1 und ein Oxid 430a2, die über dem Isolator 424 platziert sind, ein Oxid 430b1, das in Kontakt mit einer Oberseite des Oxids 430a1 ist, ein Oxid 430b2, das in Kontakt mit einer Oberseite des Oxids 430a2 ist, ein Oxid 430c, das in Kontakt mit einer Oberseite des Isolators 424, Seitenflächen und Oberseiten des Oxids 430a1 und des Oxids 430a2, und Seitenflächen und Oberseiten des Oxids 430b1 und des Oxids 430b2 ist, einen Isolator 450, der über dem Oxid 430c platziert ist, einen Isolator 452, der über dem Isolator 450 platziert ist, einen Leiter 460a, der über dem Isolator 452 platziert ist, einen Leiter 460b, der über dem Leiter 460a platziert ist, einen Isolator 470, der über dem Leiter 460b platziert ist, einen Isolator 471, der über dem Isolator 470 platziert ist, den Isolator 273, der in Kontakt mit Seitenflächen des Isolators 450, des Isolators 452, des Leiters 460a, des Leiters 460b, des Isolators 470 und des Isolators 471 und in Kontakt mit dem Oxid 430 platziert ist, einen Isolator 475, der derart platziert ist, dass er sich mit der Seitenfläche des Leiters 460 überlappt, wobei der Isolator 273 dazwischen angeordnet ist, und den Isolator 274, der über dem Oxid 430 platziert ist, wobei der Isolator 273 dazwischen angeordnet ist.
  • In der folgenden Beschreibung werden das Oxid 430a1, das Oxid 430a2, das Oxid 430b1, das Oxid 430b2 und das Oxid 430c in einigen Fallen gemeinsam als Oxid 430 bezeichnet. Es sei angemerkt, dass, obwohl der Leiter 460a und der Leiter 460b in dem Transistor 400 übereinander angeordnet sind, die vorliegende Erfindung nicht auf diese Struktur beschränkt ist. Beispielsweise kann eine Struktur, bei der lediglich der Leiter 460b bereitgestellt ist, zum Einsatz kommen.
  • Hier können die Leiter, die Isolatoren und die Oxide, die in dem Transistor 400 enthalten sind, jeweils in dem gleichen Prozess wie die Leiter, die Isolatoren und die Oxide, die in dem Transistor 200, der in der gleichen Schicht wie der Transistor 400 ist, enthalten sind, ausgebildet werden. Daher entspricht der Leiter 405 (der Leiter 405a und der Leiter 405b) dem Leiter 205 (dem Leiter 205a und dem Leiter 205b), das Oxid 430 (das Oxid 430a1, das Oxid 430a2, das Oxid 430b1, das Oxid 430b2 und das Oxid 430c) entspricht dem Oxid 230 (dem Oxid 230a, dem Oxid 230b und dem Oxid 230c), der Isolator 450 entspricht dem Isolator 250, der Isolator 452 entspricht dem Isolator 252, der Leiter 460 (der Leiter 460a und der Leiter 460b) entspricht dem Leiter 260 (dem Leiter 260a und dem Leiter 260b), der Isolator 470 entspricht dem Isolator 270, der Isolator 471 entspricht dem Isolator 271 und der Isolator 475 entspricht dem Isolator 275. Deshalb können die Leiter, die Isolatoren und die Oxide, die in dem Transistor 400 enthalten sind, unter Verwendung der gleichen Materialien wie diejenigen des Transistors 200 ausgebildet werden, und dafür können auf die Komponenten des Transistors 200 Bezug genommen werden.
  • Das Oxid 430c wird vorzugsweise derart ausgebildet, dass es das Oxid 430a1, das Oxid 430b1, das Oxid 430a2 und das Oxid 430b2 bedeckt. Außerdem sind eine Seitenfläche des Oxids 430a1 und eine Seitenfläche des Oxids 430b1 vorzugsweise im Wesentlichen aufeinander ausgerichtet, und eine Seitenfläche des Oxids 430a2 und eine Seitenfläche des Oxids 430b2 sind vorzugsweise im Wesentlichen aufeinander ausgerichtet. Beispielsweise wird das Oxid 430c in Kontakt mit den Seitenflächen des Oxids 430a1 und des Oxids 430a2, den Oberseiten und Seitenflächen des Oxids 430b1 und des Oxids 430b2 und einem Teil der Oberseite des Isolators 424 ausgebildet. Hier werden dann, wenn das Oxid 430c von oben betrachtet wird, die Seitenflächen des Oxids 430c außen angeordnet als die Seitenfläche des Oxids 430a1 und die Seitenfläche des Oxids 430b1 sowie die Seitenfläche des Oxids 430a2 und die Seitenfläche des Oxids 430b2.
  • Das Oxid 430a1 und das Oxid 430b1 sowie das Oxid 430a2 und das Oxid 430b2 werden ausgebildet, um einander zugewandt zu sein, wobei der Leiter 405, der Isolator 450, der Isolator 452 und der Leiter 460 dazwischen angeordnet sind.
  • Es gibt gekrümmte Oberflächen zwischen der Seitenfläche des Oxids 430b1 und der Oberseite des Oxids 430b1 und zwischen der Seitenfläche des Oxids 430b2 und der Oberseite des Oxids 430b2. Das heißt, dass ein Endabschnitt der Seitenfläche und ein Endabschnitt der Oberseite vorzugsweise gekrümmt sind (nachstehend auch als abgerundete Form bezeichnet). Der Krümmungsradius der gekrümmten Oberfläche der Endabschnitte des Oxids 430b1 oder des Oxids 430b2 ist beispielsweise größer als oder gleich 3 nm und kleiner als oder gleich 10 nm, vorzugsweise größer als oder gleich 5 nm und kleiner als oder gleich 6 nm.
  • Das Oxid 430 umfasst einen Bereich, der sich mit dem Isolator 275 oder dem Isolator 274 überlappt, wobei der Isolator 273 dazwischen angeordnet ist, und der Widerstand des Bereichs und der Umgebung davon wird wie in dem Bereich 231 und dem Bereich 232 des Transistors 200 verringert. Ferner umfasst das Oxid 430 einen Bereich, der in Kontakt mit dem Leiter 440 ist, und der Widerstand des Bereichs wird wie bei dem Bereich 236 des Transistors 200 verringert. Demzufolge können das Oxid 430a1, das Oxid 430b1 und ein Teil des Oxids 430c oder das Oxid 430a2, das Oxid 430b2 und ein Teil des Oxids 430c als Übergangsbereich, Source-Bereich oder Drain-Bereich des Transistors 400 dienen.
  • Ein Bereich des Oxids 430c, der zwischen den Oxiden 430a1 und 430b1 und den Oxiden 430a2 und 430b2 angeordnet ist, dient als Kanalbildungsbereich. Hier ist der Abstand zwischen den Oxiden 430a1 und 430b1 und den Oxiden 430a2 und 430b2 vorzugsweise lang; zum Beispiel ist er vorzugsweise länger als die Länge des Leiters 260 des Transistors 200 in der Kanallängsrichtung. Dies kann den Sperrstrom des Transistors 400 verringern.
  • Das Oxid 430c des Transistors 400 kann unter Verwendung des gleichen Materials wie dasjenige für das Oxid 230c des Transistors 200 ausgebildet werden. Das heißt, dass für das Oxid 430c das Metalloxid, das für das Oxid 230a oder das Oxid 230b verwendet werden kann, verwendet werden kann. Beispielsweise kann in dem Fall, in dem ein In-Ga-Zn-Oxid als Oxid 430c verwendet wird, das Atomverhältnis von In zu Ga und Zn In: Ga: Zn = 1:1:1, In: Ga: Zn = 1:3:2, In: Ga: Zn = 4:2:3 oder In: Ga: Zn = 1:3:4 sein.
  • Der Transistor, bei dem das Oxid 430c für den Kanalbildungsbereich verwendet wird, weist vorzugsweise elektrische Eigenschaften auf, die sich von denjenigen des Transistors unterscheiden, bei dem das Oxid 230b für den Kanalbildungsbereich verwendet wird. Somit unterscheiden sich beispielsweise das Oxid 430c und das Oxid 230b vorzugsweise in einem beliebigen der folgenden Gesichtspunkte voneinander: ein Material für das Oxid, das Anteilsverhältnis von Elementen, die in dem Oxid enthalten sind, die Filmdicke des Oxids sowie die Breite und die Länge eines in dem Oxid ausgebildeten Kanalbildungsbereichs.
  • Nachstehend wird der Fall beschrieben, in dem das gleiche Metalloxid wie dasjenige für das Oxid 230c als Oxid 430c verwendet wird. Beispielsweise wird ein Metalloxid mit einer relativ hohen isolierenden Eigenschaft und relativ geringem Atomanteil an In vorzugsweise als Oxid 430c verwendet. In dem Fall, in dem ein derartiges Metalloxid als Oxid 430c verwendet wird, kann der Atomanteil des Elements M in Bestandselementen in dem Oxid 430c größer sein als der Atomanteil an dem Element M in Bestandselementen in dem Oxid 230b. Außerdem kann das Atomverhältnis des Elements M zu In in dem Oxid 430c größer sein als das Atomverhältnis des Elements M zu In in dem Oxid 230b. Demzufolge kann die Schwellenspannung des Transistors 400 höher als 0 V sein, der Sperrstrom kann verringert werden und der Drain-Strom bei einer Gate-Spannung von 0 V kann äußerst gering sein.
  • In dem als Kanalbildungsbereich des Transistors 400 dienenden Oxid 430c sind, wie in dem Oxid 230c des Transistors 200 oder dergleichen, Sauerstofffehlstellen und Verunreinigungen, wie z. B. Wasserstoff oder Wasser, vorzugsweise verringert. Demzufolge kann die Schwellenspannung des Transistors 400 höher als 0 V sein, der Sperrstrom kann verringert werden und der Drain-Strom bei einer Gate-Spannung von 0 V kann äußerst gering sein.
  • Die Schwellenspannung des Transistors 400 unter Verwendung des Oxids 430c ist vorzugsweise höher als die Schwellenspannung des Transistors 200, bei dem ein negatives Potential nicht an die zweite Gate-Elektrode angelegt wird. Damit die Schwellenspannung des Transistors 400 höher ist als die Schwellenspannung des Transistors 200, wird bevozugt, dass beispielsweise ein Metalloxid mit relativ höherem Atomanteil von In als das Metalloxid, das für das Oxid 230a und das Oxid 430c verwendet wird, als Oxid 230b in dem Transistor 200 verwendet wird.
  • Ferner ist der Abstand zwischen dem Oxid 430a1 und dem Oxid 430a2 oder zwischen dem Oxid 430b1 und dem Oxid 430b2 bei dem Transistor 400 vorzugsweise länger als die Breite des Bereichs 234 des Transistors 200. Auf diese Weise kann die Kanallänge des Transistors 400 länger sein als die Kanallänge des Transistors 200; daher kann die Schwellenspannung des Transistors 400 höher sein als die Schwellenspannung des Transistors 200, bei dem ein negatives Potential nicht an die zweite Gate-Elektrode angelegt wird.
  • Der Kanalbildungsbereich des Transistors 400 wird in dem Oxid 430c ausgebildet, während der Kanalbildungsbereich des Transistors 200 in dem Oxid 230a, dem Oxid 230b und dem Oxid 230c ausgebildet wird. Demzufolge kann die Dicke des Oxids 430 in dem Kanalbildungsbereich des Transistors 400 kleiner sein als die Dicke des Oxids 230 in dem Kanalbildungsbereich des Transistors 200. Daher kann die Schwellenspannung des Transistors 400 höher sein als die Schwellenspannung des Transistors 200, bei dem ein negatives Potential nicht an die zweite Gate-Elektrode angelegt wird.
  • [Kondensator 100]
  • Eine Struktur, bei der der Kondensator 100 über dem Transistor 200 und dem Transistor 400 bereitgestellt ist, kann zum Einsatz kommen. Bei dieser Ausführungsform wird ein Beispiel beschrieben, in dem der Kondensator 100 unter Verwendung des Leiters 110, der elektrisch mit dem Transistor 200 verbunden ist, ausgebildet ist.
  • Der Isolator 130 wird vorzugsweise über dem Leiter 110 und der Viezahl von Leitern 112 platziert. Für den Isolator 130 kann beispielsweise eine Einzelschicht oder eine Schichtanordnung aus Aluminiumoxid oder Siliziumoxynitrid verwendet werden.
  • Außerdem wird der Leiter 120 vorzugsweise über dem Isolator 130 platziert, um sich mindestens teilweise mit dem Leiter 110 zu überlappen. Für den Leiter 120 wird, wie bei dem Leiter 110 oder dergleichen, vorzugsweise ein leitendes Material verwendet, das Wolfram, Kupfer oder Aluminium als Hauptkomponente enthält. Obwohl nicht dargestellt, kann der Leiter 120 eine mehrschichtige Struktur, beispielsweise eine Schichtanordnung aus Titan, Titannitrid und einem beliebigen der vorstehenden leitenden Materialien, aufweisen. Es sei angemerkt, dass der Leiter 120, wie der Leiter 203 oder dergleichen, derart ausgebildet werden kann, dass er in einer Öffnung, die in einem Isolator bereitgestellt ist, eingebettet ist.
  • Der Leiter 110 dient als eine Elektrode des Kondensators 100, und der Leiter 120 dient als die andere Elektrode des Kondensators 100. Der Isolator 130 dient als Dielektrikum des Kondensators 100.
  • Der Isolator 150 wird vorzugsweise über dem Isolator 130 und dem Leiter 120 platziert. Ein Isolator, der als Isolator 280 verwendet werden kann, kann als Isolator 150 verwendet werden.
  • [Schaltplan der Halbleitervorrichtung]
  • 33(A) ist ein Schaltplan, der ein Beispiel für eine Verbindungsbeziehung des Transistors 200, des Transistors 400 und des Kondensators 100 bei der Halbleitervorrichtung dieser Ausführungsform darstellt. Außerdem stellt 33(B) eine Querschnittsansicht der Halbleitervorrichtung dar, bei der eine Leitung 1003 bis eine Leitung 1010 und dergleichen in 33(A) dargestellt werden.
  • Wie in 33(A) und 33(B) dargestellt, ist bei dem Transistor 200 ein Gate elektrisch mit der Leitung 1004 verbunden, ein Anschluss von Source und Drain ist elektrisch mit der Leitung 1003 verbunden, und der andere Anschluss von Source und Drain ist elektrisch mit einer Elektrode des Kondensators 100 verbunden. Die andere Elektrode des Kondensators 100 ist elektrisch mit der Leitung 1005 verbunden. Ein Drain des Transistors 400 ist elektrisch mit der Leitung 1010 verbunden. Wie in 33(A) und 33(B) dargestellt, sind ein Rückgate des Transistors 200 sowie eine Source, ein Top-Gate und ein Rückgate des Transistors 400 über die Leitung 1006, die Leitung 1007, die Leitung 1008 und die Leitung 1009 elektrisch miteinander verbunden.
  • Das Anlegen eines Potentials an die Leitung 1004 kann steuern, ob der Transistor 200 eingeschaltet oder ausgeschaltet wird. Indem der Transistor 200 eingeschaltet wird und ein Potential an die Leitung 1003 angelegt wird, kann eine Ladung dem Kondensator 100 über den Transistor 200 zugeführt werden. Dabei kann mit dem Transistor 200, der ausgeschaltet ist, eine Ladung, die dem Kondensator 100 zugeführt worden ist, gehalten werden. Wenn ein beliebiges Potential an die Leitung 1005 angelegt wird, kann durch die kapazitive Kopplung ein Potential in einer Verbindungsstelle des Transistors 200 und des Kondensators 100 gesteuert werden. Wenn beispielsweise ein Erdpotential an die Leitung 1005 angelegt wird, kann die Ladung leicht gehalten werden. Durch Anlegen eines negativen Potentials an die Leitung 1010 kann ein negatives Potential an das Rückgate des Transistors 200 über den Transistor 400 angelegt werden, kann die Schwellenspannung des Transistors 200 höher als 0 V sein, kann der Sperrstrom verringert werden, und kann der Drain-Strom bei einer Gate-Spannung von 0 V äußerst gering sein.
  • Wie in 33(A) dargestellt, sind das Top-Gate und das Rückgate des Transistors 400 mit der Source verbunden (Diode-Verbindung), und die Source des Transistors 400 ist mit dem Rückgate des Transistors 200 verbunden. Bei einer derartigen Struktur kann die Spannung des Rückgates des Transistors 200 durch die Leitung 1010 gesteuert werden. Wenn das negative Potential des Rückgates des Transistors 200 gehalten wird, liegen eine Potentialdifferenz zwischen dem Top-Gate und der Source sowie eine Potentialdifferenz zwischen dem Rückgate und der Source des Transistors 400 bei 0 V. Da bei dem Transistor 400 der Drain-Strom bei einer Gate-Spannung von 0 V äußerst gering ist und die Schwellenspannung höher ist als diejenige des Transistors 200, kann bei dieser Struktur das negative Potential des Rückgates des Transistors 200 für eine lange Zeit auch ohne Stromversorgung zu dem Transistor 400 gehalten werden.
  • Außerdem kann, indem das negative Potential des Rückgates des Transistors 200 gehalten wird, der Drain-Strom bei einer Gate-Spannung des Transistors 200 von 0 V auch ohne Stromversorgung zu dem Transistor 200 äußerst gering gehalten werden. Das heißt, dass eine Ladung ohne Stromversorgung zu dem Transistor 200 und dem Transistor 400 bei dem Kondensator 100 für eine lange Zeit gehalten werden kann. Beispielsweise kann unter Verwendung einer derartigen Halbleitervorrichtung als Speicherelement Daten ohne Stromversorgung für eine lange Zeit gehalten werden. Daher kann eine Speichervorrichtung, bei der die Häufigkeit der Aktualisierungsvorgänge gering ist oder ein Aktualisierungsvorgang unnötig ist, bereitgestellt werden.
  • Es sei angemerkt, dass die Verbindungsbeziehung des Transistors 200, des Transistors 400 und des Kondensators 100 nicht auf diejenige in 33(A) und 33(B) beschränkt ist. Die Verbindungsbeziehung kann entsprechend einer benötigten Schaltungsstruktur angemessen verändert werden.
  • <Herstellungsverfahren einer Halbleitervorrichtung>
  • Als Nächstes wird ein Herstellungsverfahren einer Halbleitervorrichtung, die den Transistor 200 und den Transistor 400 der vorliegenden Erfindung beinhaltet, anhand von 27 bis 32 beschrieben. In jeder der 27 bis 32 ist (A) eine Querschnittsansicht, die einem Abschnitt entspricht, der durch eine Strichpunktlinie A1-A2 in 26 gekennzeichnet ist. In jeder Zeichnung ist (B) eine Querschnittsansicht, die einem Abschnitt entspricht, der durch eine Strichpunktlinie A3-A4 in 26 gekennzeichnet ist.
  • Zuerst wird das Substrat 201 vorbereitet, und der Isolator 210 wird über dem Substrat 201 ausgebildet. Der Isolator 210 kann durch ein Sputterverfahren, ein chemisches Gasphasenabscheidungs- (chemical vapor deposition, CVD-) Verfahren, ein Molekularstrahlepitaxie- (molecular beam epitaxy, MBE-) Verfahren, ein gepulstes Laserstrahlabscheidungs- (pulsed laser deposition, PLD-) Verfahren, ein Atomlagenabscheidungs- (atomic layer deposition, ALD-) Verfahren oder dergleichen ausgebildet werden.
  • Es sei angemerkt, dass CVD-Verfahren in ein plasmaunterstütztes CVD-(plasma enhanced CVD, PECVD-) Verfahren, bei dem Plasma verwendet wird, ein thermisches CVD- (TCVD-) Verfahren, bei dem Wärme verwendet wird, ein Photo-CVD-Verfahren, bei dem Licht verwendet wird, und dergleichen eingeteilt werden können. Außerdem können die CVD-Verfahren je nach Quellengas, das verwendet wird, in ein Metall-CVD- (MCVD-) Verfahren und ein metallorganisches CVD- (MOCVD-) Verfahren eingeteilt werden.
  • Unter Verwendung eines plasmaunterstützten CVD-Verfahrens kann ein qualitativ hochwertiger Film bei einer relativ niedrigen Temperatur ausgebildet werden. Des Weiteren wird bei einem thermischen CVD-Verfahren kein Plasma verwendet, und daher verursacht es weniger Plasmaschäden an einem Gegenstand. Beispielsweise könnte eine Leitung, eine Elektrode, ein Element (z. B. ein Transistor oder ein Kondensator) oder dergleichen, die/das in einer Halbleitervorrichtung enthalten ist, durch Empfangen von Ladungen vom Plasma aufgeladen werden. In diesem Fall könnten die akkumulierten Ladungen die Leitung, die Elektrode, das Element oder dergleichen beschädigen, die/das in der Halbleitervorrichtung enthalten ist. Im Gegensatz dazu werden dann, wenn ein thermisches CVD-Verfahren, bei dem kein Plasma verwendet wird, zum Einsatz kommt, keine derartigen Plasmaschäden verursacht, und es kann die Ausbeute der Halbleitervorrichtung erhöht werden. Da bei der Abscheidung durch ein thermisches CVD-Verfahren keine Plasmaschäden verursacht werden, kann ferner ein Film mit wenigen Defekten erhalten werden.
  • Ein ALD-Verfahren ist ein Abscheidungsverfahren, das Plasmaschäden an einem Gegenstand verringern kann. Ein ALD-Verfahren verursacht bei der Abscheidung keine Plasmaschäden, so dass ein Film mit wenigen Defekten erhalten werden kann. Es sei angemerkt, dass ein bei einem ALD-Verfahren verwendeter Vorläufer in einigen Fällen Verunreinigungen, wie z. B. Kohlenstoff, enthält. Daher enthält ein Film, der durch ein ALD-Verfahren ausgebildet ist, in einigen Fällen Verunreinigungen, wie z. B. Kohlenstoff, in größerer Menge als ein Film, der durch ein anderes Ausbildungsverfahren bereitgestellt ist. Es sei angemerkt, dass Verunreinigungen durch Röntgenphotoelektronenspektroskopie (X-ray photoelectron spectroscopy, XPS) quantifiziert werden können.
  • Im Unterschied zu einem Abscheidungsverfahren, bei dem Teilchen, die von einem Target oder dergleichen abgegeben werden, abgeschieden werden, sind ein CVD-Verfahren und ein ALD-Verfahren Abscheidungsverfahren, bei denen ein Film durch eine Reaktion an einer Oberfläche eines Gegenstandes ausgebildet wird. Daher sind ein CVD-Verfahren und ein ALD-Verfahren Abscheidungsverfahren, die weniger wahrscheinlich von der Form eines Gegenstandes beeinflusst werden und eine vorteilhafte Stufenabdeckung ermöglichen. Insbesondere ermöglicht ein ALD-Verfahren eine ausgezeichnete Stufenabdeckung und eine ausgezeichnete Gleichmäßigkeit der Dicke und kann beispielsweise zum Bedecken einer Oberfläche einer Öffnung mit einem hohen Seitenverhältnis vorteilhaft verwendet werden. Im Gegensatz dazu weist ein ALD-Verfahren eine relativ niedrige Abscheidungsrate auf; daher ist es in einigen Fällen vorzuziehen, dass ein ALD-Verfahren mit einem weiteren Abscheidungsverfahren mit einer hohen Abscheidungsrate, wie z. B. einem CVD-Verfahren, kombiniert wird.
  • Bei einem CVD-Verfahren und einem ALD-Verfahren kann die Zusammensetzung eines auszubildenden Films durch ein Verhältnis der Durchflussrate der Quellengase gesteuert werden. Beispielsweise kann durch ein CVD-Verfahren und ein ALD-Verfahren ein Film mit einer bestimmten Zusammensetzung in Abhängigkeit von einem Verhältnis der Durchflussrate der Quellengase ausgebildet werden. Außerdem kann beispielsweise mittels eines CVD-Verfahrens und eines ALD-Verfahrens ein Film ausgebildet werden, dessen Zusammensetzung sich stetig ändert, indem das Verhältnis der Durchflussrate der Quellengase während der Ausbildung des Films geändert wird. In dem Fall, in dem der Film ausgebildet wird, während das Verhältnis der Durchflussrate der Quellengase geändert wird, kann im Vergleich zu dem Fall, in dem der Film unter Verwendung einer Vielzahl von Abscheidungskammern ausgebildet wird, die Zeit, die zur Filmausbildung benötigt wird, verringert werden, da die Zeit, die zum Übertragen und zum Regulieren des Drucks benötigt wird, wegfällt. Daher kann die Produktivität einer Halbleitervorrichtung in einigen Fällen erhöht werden.
  • Bei dieser Ausführungsform wird für den Isolator 210 Aluminiumoxid durch ein Sputterverfahren abgeschieden. Der Isolator 210 kann eine mehrschichtige Struktur aufweisen. Beispielsweise kann eine Struktur, bei der ein Aluminiumoxid durch ein Sputterverfahren abgeschieden wird und ein Aluminiumoxid durch ein ALD-Verfahren über dem Aluminiumoxid abgeschieden wird, zum Einsatz kommen. Alternativ kann eine Struktur, bei der ein Aluminiumoxid durch ein ALD-Verfahren abgeschieden wird und ein Aluminiumoxid durch ein Sputterverfahren über dem Aluminiumoxid abgeschieden wird, zum Einsatz kommen.
  • Als Nächstes wird der Isolator 212 über dem Isolator 210 ausgebildet. Der Isolator 212 kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden. Bei dieser Ausführungsform wird Siliziumoxid durch ein CVD-Verfahren als Isolator 212 abgeschieden.
  • Als Nächstes wird eine Öffnung, die den Isolator 210 erreicht, in dem Isolator 212 ausgebildet. Beispiele für die Öffnung umfassen Nuten und Schlitze. Ein Bereich, in dem die Öffnung ausgebildet ist, kann als Öffnungsabschnitt bezeichnet werden. Beim Ausbilden der Öffnung kann Nassätzen zum Einsatz kommen; jedoch kommt vorzugsweise Trockenätzen für die Mikrostrukturierung zum Einsatz. Es wird für den Isolator 210 vorzugsweise ein Isolator ausgewählt, der als Ätzstopperfilm dient, der beim Ausbilden der Nut durch Ätzen des Isolators 212 verwendet wird. In dem Fall, in dem beispielsweise ein Siliziumoxidfilm als Isolator 212, in dem die Nut ausgebildet werden soll, verwendet wird, wird vorzugsweise ein Siliziumnitridfilm, ein Aluminiumoxidfilm oder ein Hafniumoxidfilm als Isolator 210 verwendet, der ein Isolierfilm ist, der als Ätzstopperfilm dient.
  • Nach dem Ausbilden der Öffnung wird ein leitender Film, der zu dem Leiter 203a und dem Leiter 403a wird, ausgebildet. Der leitende Film enthält vorzugsweise einen Leiter, der eine Funktion zum Verhindern des Durchgangs von Sauerstoff aufweist. Beispielsweise kann Tantalnitrid, Wolframnitrid oder Titannitrid verwendet werden. Alternativ kann auch ein mehrschichtiger Film verwendet werden, der Tantal, Wolfram, Titan, Molybdän, Aluminium, Kupfer oder eine Molybdän-Wolframlegierung enthält. Der Leiter, der zu dem Leiter 203a und dem Leiter 403a wird, kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden.
  • Bei dieser Ausführungsform wird als leitender Film, der zu dem Leiter 203a und dem Leiter 403a wird, Tantalnitrid oder ein mehrschichtiger Film, in dem Titannitrid über Tantalnitrid abgeschieden wird, durch ein Sputterverfahren ausgebildet. Selbst wenn ein Metall, das leicht diffundiert, wie z. B. Kupfer, für den Leiter 203b und den Leiter 403b, die später beschrieben werden, verwendet wird, kann die Verwendung eines derartigen Metallnitrids als Leiter 203a und Leiter 403a verhindern, dass das Metall durch den Leiter 203a und den Leiter 403a nach außen diffundiert.
  • Als Nächstes wird ein leitender Film, der zu dem Leiter 203b und dem Leiter 403b wird, über dem leitenden Film ausgebildet, der zu dem Leiter 203a und dem Leiter 403a wird. Der leitende Film kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden. Bei dieser Ausführungsform wird als leitender Film, der zu dem Leiter 203b und dem Leiter 403b wird, ein niederohmiges leitendes Material, wie z. B. Kupfer, abgeschieden.
  • Als Nächstes werden der leitende Film, der zu dem Leiter 203a und dem Leiter 403a wird, und der leitende Film, der zu dem Leiter 203b und dem Leiter 403b wird, durch eine CMP-Behandlung teilweise entfernt, so dass der Isolator 212 freiliegt. Als Ergebnis sind der leitende Film, der zu dem Leiter 203a und dem Leiter 403a wird, und der leitende Film, der zu dem Leiter 203b und dem Leiter 403b wird, nur in der Öffnung übrig. Auf diese Weise können der Leiter 203, der den Leiter 203a und den Leiter 203b umfasst, und der Leiter 403, der den Leiter 403a und den Leiter 403b umfasst, welche jeweils eine ebene Oberseite aufweisen, ausgebildet werden. Es sei angemerkt, dass der Isolator 212 in einigen Fällen durch die CMP-Behandlung teilweise entfernt wird.
  • Als Nächstes wird der Isolator 214 über dem Isolator 212, dem Leiter 203 und dem Leiter 403 ausgebildet. Der Isolator 214 kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden. Bei dieser Ausführungsform wird Siliziumnitrid als Isolator 214 durch ein CVD-Verfahren abgeschieden. Indem auf diese Weise für den Isolator 214 ein Isolator, der Kupfer mit weniger Wahrscheinlichkeit durchlässt, wie z. B. Siliziumnitrid, verwendet wird, kann auch im Falle der Verwendung eines Metalls, das leicht diffundiert, wie z. B. Kupfer, für den Leiter 203b verhindert werden, dass das Metall in Schichten oberhalb des Isolators 214 diffundiert.
  • Als Nächstes wird der Isolator 216 über dem Isolator 214 ausgebildet. Der Isolator 216 kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden. Bei dieser Ausführungsform wird als Isolator 216 Siliziumoxid durch ein CVD-Verfahren abgeschieden.
  • Als Nächstes wird eine Öffnung, die den Leiter 203 und den Leiter 403 erreicht, in dem Isolator 214 und dem Isolator 216 ausgebildet. Beim Ausbilden der Öffnung kann Nassätzen zum Einsatz kommen; jedoch kommt vorzugsweise Trockenätzen für die Mikrostrukturierung zum Einsatz.
  • Nach dem Ausbilden der Öffnung wird ein leitender Film, der zu dem Leiter 205a und dem Leiter 405a wird, ausgebildet. Der leitende Film, der zu dem Leiter 205a und dem Leiter 405a wird, enthält vorzugsweise ein leitendes Material, das eine Funktion zum Verhindern des Durchgangs von Sauerstoff aufweist. Beispielsweise kann Tantalnitrid, Wolframnitrid oder Titannitrid verwendet werden. Alternativ kann auch ein mehrschichtiger Film verwendet werden, der unter Verwendung von dem leitenden Film und Tantal, Wolfram, Titan, Molybdän, Aluminium, Kupfer oder einer Molybdän-Wolframlegierung ausgebildet wird. Der leitende Film, der zu dem Leiter 205a und dem Leiter 405a wird, kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden.
  • Bei dieser Ausführungsform wird Tantalnitrid durch ein Sputterverfahren für den leitenden Film, der zu dem Leiter 205a und dem Leiter 405a wird, abgeschieden.
  • Als Nächstes wird ein leitender Film, der zu dem Leiter 205b und dem Leiter 405b wird, über dem leitenden Film ausgebildet, der zu dem Leiter 205a und dem Leiter 405a wird. Der leitende Film kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden.
  • Bei dieser Ausführungsform wird für den leitenden Film, der zu dem Leiter 205b und dem Leiter 405b wird, Titannitrid durch ein CVD-Verfahren abgeschieden, und Wolfram wird durch ein CVD-Verfahren über dem Titannitrid abgeschieden.
  • Als Nächstes werden der leitende Film, der zu dem Leiter 205a und dem Leiter 405a wird, und der leitende Film, der zu dem Leiter 205b und dem Leiter 405b wird, durch eine CMP-Behandlung teilweise entfernt, um den Isolator 216 freizulegen. Als Ergebnis sind der leitende Film, der zu dem Leiter 205a und dem Leiter 405a wird, und der leitende Film, der zu dem Leiter 205b und dem Leiter 405b wird, nur in der Öffnung übrig. Auf diese Weise können der Leiter 205, der den Leiter 205a und den Leiter 205b umfasst und eine ebene Oberseite aufweist, und der Leiter 405, der den Leiter 405a und den Leiter 405b umfasst und eine ebene Oberseite aufweist, ausgebildet werden. Es sei angemerkt, dass der Isolator 212 in einigen Fällen durch die CMP-Behandlung teilweise entfernt wird.
  • Als Nächstes wird der Isolator 220 über dem Isolator 216, dem Leiter 205 und dem Leiter 405 ausgebildet. Der Isolator 220 kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden.
  • Bei dieser Ausführungsform wird als Isolator 220 Siliziumoxid durch ein CVD-Verfahren abgeschieden.
  • Als Nächstes wird der Isolator 222 über dem Isolator 220 ausgebildet. Als Isolator 222 wird vorzugsweise ein Isolator ausgebildet, der Oxid/e von Aluminium und/oder Hafnium enthält. Es sei angemerkt, dass vorzugsweise Aluminiumoxid, Hafniumoxid, ein Oxid, das Aluminium und Hafnium enthält (Hafniumaluminat), oder dergleichen für den Isolator verwendet wird, der Oxid/e von Aluminium und/oder Hafnium enthält. Der Isolator, der Oxid/e von Aluminium und/oder Hafnium enthält, weist eine Sperreigenschaft gegen Sauerstoff, Wasserstoff und Wasser auf. Wenn der Isolator 222 eine Sperreigenschaft gegen Wasserstoff und Wasser aufweist, diffundieren Wasserstoff und Wasser, welche in Strukturteilen in der Nähe des Transistors 200 enthalten sind, nicht durch den Isolator 222 in den Transistor 200, und es kann eine Erzeugung von Sauerstofffehlstellen in dem Oxid 230 verhindert werden.
  • Der Isolator 222 kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden.
  • Bei dieser Ausfuhrungsform wird für den Isolator 222 Hafniumoxid durch ein ALD-Verfahren abgeschieden.
  • Als Nächstes wird ein Isolierfilm, der zu dem Isolator 224 und dem Isolator 424 wird, über dem Isolator 222 ausgebildet. Der Isolierfilm, der zu dem Isolator 224 und dem Isolator 424 wird, kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden.
  • Bei dieser Ausführungsform wird für den Isolierfilm, der zu dem Isolator 224 und dem Isolator 424 wird, Siliziumoxid durch ein CVD-Verfahren abgeschieden.
  • Anschließend wird vorzugsweise eine Wärmebehandlung durchgeführt. Die Wärmebehandlung kann bei einer Temperatur von höher als oder gleich 250 °C und niedriger als oder gleich 650 °C, bevorzugt höher als oder gleich 300 °C und niedriger als oder gleich 500 °C, stärker bevorzugt höher als oder gleich 320 °C und niedriger als oder gleich 450 °C durchgeführt werden. Die erste Wärmebehandlung wird in einer Stickstoffatmosphäre, einer Inertgasatmosphäre oder einer Atmosphäre durchgeführt, die ein Oxidationsgas mit 10 ppm oder mehr, 1 % oder mehr, oder 10 % oder mehr enthält. Die erste Wärmebehandlung kann unter reduziertem Druck durchgeführt werden. Alternativ kann die erste Wärmebehandlung auf die folgende Weise durchgeführt werden: Eine Wärmebehandlung wird in einer Stickstoffatmosphäre oder einer Inertgasatmosphäre durchgeführt, und dann wird eine weitere Wärmebehandlung in einer Atmosphäre, die ein Oxidationsgas mit 10 ppm oder mehr, 1 % oder mehr, oder 10 % oder mehr enthält, durchgeführt, um abgegebenen Sauerstoff zu kompensieren.
  • Durch die vorstehende Wärmebehandlung wird dem Isolierfilm, der zu dem Isolator 224 und dem Isolator 424 wird, überschüssiger Sauerstoff von dem Isolator 222 zugesetzt, wodurch ein Sauerstoffüberschussbereich in dem Isolierfilm, der zu dem Isolator 224 und dem Isolator 424 wird, leicht ausgebildet werden kann.
  • Die Wärmebehandlung kann auch nach der Ausbildung des Isolators 220 und nach der Ausbildung des Isolators 222 durchgeführt werden. Obwohl die Wärmebehandlung unter den vorstehend beschriebenen Bedingungen für die Wärmebehandlung durchgeführt werden kann, wird die Wärmebehandlung nach der Ausbildung des Isolators 220 vorzugsweise in einer stickstoffhaltigen Atmosphäre durchgeführt. Außerdem können durch die vorstehende Wärmebehandlung Verunreinigungen, wie z. B. Wasserstoff und Wasser, die in dem Isolierfilm, der zu dem Isolator 224 und dem Isolator 424 wird, enthalten sind, entfernt werden.
  • Hier kann, um einen Sauerstoffüberschussbereich in dem Isolierfilm, der zu dem Isolator 224 und dem Isolator 424 wird, auszubilden, eine Plasmabehandlung unter Verwendung von Sauerstoff unter reduziertem Druck durchgeführt werden. Die Plasmabehandlung unter Verwendung von Sauerstoff wird vorzugsweise zum Beispiel unter Verwendung einer Einrichtung durchgeführt, die eine Stromquelle zum Erzeugen von hochdichtem Plasma unter Verwendung von Mikrowellen umfasst. Alternativ kann eine Stromquelle zum Anlegen einer Hochfrequenz (HF) an die Substratseite bereitgestellt. Die Verwendung des hochdichten Plasmas ermöglicht, dass hochdichte Sauerstoffradikale gebildet werden, und das Anlegen der HF an die Substratseite ermöglicht, dass Sauerstoffradikale, die durch das hochdichte Plasma erzeugt werden, in effizienter Weise dem Isolator 224 zugeführt werden. Alternativ kann, nachdem eine Plasmabehandlung unter Verwendung eines Inertgases mit der Einrichtung durchgeführt worden ist, eine Plasmabehandlung unter Verwendung von Sauerstoff durchgeführt werden, um abgegebenen Sauerstoff zu kompensieren. Es sei angemerkt, dass Verunreinigungen, wie z. B. Wasserstoff und Wasser, die in dem Isolator 224 enthalten sind, entfernt werden können, indem die Bedingungen für die Plasmabehandlung angemessen ausgewählt werden. In diesem Fall wird die Wärmebehandlung nicht notwendigerweise durchgeführt.
  • Als Nächstes werden ein Oxidfilm, der zu dem Oxid 230a, dem Oxid 430a1 und dem Oxid 430a2 wird, und ein Oxidfilm, der zu dem Oxid 230b, dem Oxid 430b1 und dem Oxid430b2 wird, der Reihe nach über dem Isolierfilm, der zu dem Isolator 224 und dem Isolator 424 wird, ausgebildet. Es sei angemerkt, dass die Oxidfilme vorzugsweise sukzessiv ausgebildet werden, ohne dabei der Luft ausgesetzt zu werden. Wenn die Oxidfilme ausgebildet werden, ohne dabei der Luft ausgesetzt zu werden, kann verhindert werden, dass sich Verunreinigungen oder Feuchtigkeit in Luft an den Oxidfilm, der zu dem Oxid 230a, dem Oxid 430a1 und dem Oxid 430a2 wird, und den Oxidfilm, der zu dem Oxid 230b, dem Oxid 430b1 und dem Oxid430b2 wird, heften, so dass die Umgebung einer Grenzfläche zwischen dem Oxidfilm, der zu dem Oxid 230a, dem Oxid 430a1 und dem Oxid 430a2 wird, und dem Oxidfilm, der zu dem Oxid 230b, dem Oxid 430b1 und dem Oxid430b2 wird, sauber gehalten werden kann.
  • Der Oxidfilm, der zu dem Oxid 230a, dem Oxid 430a1 und dem Oxid 430a2 wird, und der Oxidfilm, der zu dem Oxid 230b, dem Oxid 430b1 und dem Oxid 430b2 wird, können durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden.
  • In dem Fall, in dem der Oxidfilm, der zu dem Oxid 230a, dem Oxid 430a1 und dem Oxid 430a2 wird, und der Oxidfilm, der zu dem Oxid 230b, dem Oxid 430b1 und dem Oxid 430b2 wird, beispielsweise durch ein Sputterverfahren ausgebildet werden, wird Sauerstoff oder ein Gasgemisch aus Sauerstoff und einem Edelgas als Sputtergas verwendet. Durch Erhöhung des Anteils an Sauerstoff in dem Sputtergas kann die Menge an überschüssigem Sauerstoff in dem auszubildenden Oxidfilm erhöht werden. In dem Fall, in dem der vorstehende Oxidfilm durch ein Sputterverfahren ausgebildet wird, kann das vorstehende Target aus einem In-M-Zn-Oxid verwendet werden.
  • Insbesondere wird während der Ausbildung des Oxidfilms, der zu dem Oxid 230a, dem Oxid 430a1 und dem Oxid 430a2 wird, ein Teil von Sauerstoff, der in dem Sputtergas enthalten ist, in einigen Fällen dem Isolierfilm, der zu dem Isolator 224 und dem Isolator 424 wird, zugeführt. Es sei angemerkt, dass der Anteil an Sauerstoff in dem Sputtergas für den Oxidfilm, der zu dem Oxid 230a, dem Oxid 430a1 und dem Oxid 430a2 wird, 70 % oder höher, bevorzugt 80 % oder höher, stärker bevorzugt 100 % ist.
  • In dem Fall, in dem der Oxidfilm, der zu dem Oxid 230b, dem Oxid 430b1 und dem Oxid 430b2 wird, durch ein Sputterverfahren ausgebildet wird, wird ein sauerstoffarmes Metalloxid abgeschieden, wenn dabei der Anteil an Sauerstoff in dem Sputtergas höher als oder gleich 1 % und niedriger als oder gleich 30 %, bevorzugt höher als oder gleich 5 % und niedriger als oder gleich 20 % ist. Ein Transistor, bei dem ein sauerstoffarmes Metalloxid für seinen Kanalbildungsbereich verwendet wird, kann eine relativ hohe Feldeffektbeweglichkeit aufweisen.
  • Bei dieser Ausführungsform wird der Oxidfilm, der zu dem Oxid 230a, dem Oxid 430a1 und dem Oxid 430a2 wird, durch ein Sputterverfahren unter Verwendung eines Targets von In:Ga:Zn = 1:3:4 [Atomverhältnis] ausgebildet. Der Oxidfilm, der zu dem Oxid 230b, dem Oxid 430b1 und dem Oxid 430b2 wird, wird durch ein Sputterverfahren unter Verwendung eines Targets von In:Ga:Zn = 4:2:4,1 [Atomverhältnis] ausgebildet. Es sei angemerkt, dass jeder der Oxidfilme vorzugsweise durch geeignete Auswahl der Filmausbildungsbedingungen und eines Atomverhältnisses ausgebildet wird, um die für das Oxid 230 erforderlichen Eigenschaften aufzuweisen.
  • Als Nächstes kann eine Wärmebehandlung durchgeführt werden. Für die Wärmebehandlung können die Bedingungen für die vorstehende Wärmebehandlung verwendet werden. Durch die Wärmebehandlung können Verunreinigungen, wie z. B. Wasserstoff und Wasser, die in dem Oxidfilm, der zu dem Oxid 230a, dem Oxid 430a1 und dem Oxid 430a2 wird, und dem Oxidfilm, der zu dem Oxid 230b, dem Oxid 430b1 und dem Oxid 430b2 wird, enthalten sind, entfernt werden. Bei dieser Ausführungsform wird eine Behandlung eine Stunde lang in einer Stickstoffatmosphäre bei einer Temperatur von 400 °C durchgeführt, und sukzessiv wird eine weitere Behandlung eine Stunde lang in einer Sauerstoffatmosphäre bei einer Temperatur von 400 °C durchgeführt.
  • Als Nächstes werden der Oxidfilm, der zu dem Oxid 230a, dem Oxid 430a1 und dem Oxid 430a2 wird, und der Oxidfilm, der zu dem Oxid 230b, dem Oxid 430b1 und dem Oxid 430b2 wird, zur Inselform verarbeitet, um eine mehrschichtige Struktur aus dem Oxid 230a und dem Oxid 230b, eine mehrschichtige Struktur aus dem Oxid 430a1 und dem Oxid 430b1 und eine mehrschichtige Struktur aus dem Oxid 430a2 und dem Oxid 430b2 auszubilden (siehe 27(A) und 27(B)). Es sei angemerkt, dass in dem Prozess der Isolierfilm, der zu dem Isolator 224 und dem Isolator 424 wird, in einigen Fällen teilweise entfernt wird
  • Hier werden das Oxid 230a und das Oxid 230b derart ausgebildet, dass sie sich mindestens teilweise mit dem Leiter 205 überlappen. Seitenflächen des Oxids 230a und des Oxids 230b sind vorzugsweise im Wesentlichen senkrecht zu einer Oberseite des Isolierfilms, der zu dem Isolator 224 wird. Die Seitenflächen des Oxids 230a und des Oxids 230b sind im Wesentlichen senkrecht zu der Oberseite des Isolierfilms, der zu dem Isolator 224 wird, wobei in diesem Fall eine kleinere Fläche und eine höhere Dichte erzielt werden können, wenn die Vielzahl von Transistoren 200 bereitgestellt wird. Es sei angemerkt, dass ein Winkel, der von den Seitenflächen des Oxids 230a und des Oxids 230b und der Oberseite des Isolierfilms, der zu dem Isolator 224 wird, gebildet wird, ein spitzer Winkel sein kann. In diesem Fall ist der Winkel, der von den Seitenflächen des Oxids 230a und des Oxids 230b und der Oberseite des Isolierfilms, der zu dem Isolator 224 wird, gebildet wird, vorzugsweise größer.
  • Es gibt eine gekrümmte Oberfläche zwischen den Seitenflächen des Oxids 230a und des Oxids 230b und der Oberseite des Oxids 230b. Das heißt, dass ein Endabschnitt der Seitenfläche und ein Endabschnitt der Oberseite vorzugsweise gekrümmt sind (nachstehend auch als abgerundete Form bezeichnet). Der Krümmungsradius der gekrümmten Oberfläche an einem Endabschnitt des Oxids 230b ist beispielsweise größer als oder gleich 3 nm und kleiner als oder gleich 10 nm, vorzugsweise größer als oder gleich 5 nm und kleiner als oder gleich 6 nm.
  • Es gibt gekrümmte Oberflächen zwischen den Seitenflächen des Oxids 430a1 und des Oxids 430b1 und der Oberseite des Oxids 430b1 sowie zwischen den Seitenflächen des Oxids 430a2 und des Oxids 430b2 und der Oberseite des Oxids 430b2. Das heißt, dass ein Endabschnitt der Seitenfläche und ein Endabschnitt der Oberseite vorzugsweise gekrümmt sind (nachstehend auch als abgerundete Form bezeichnet). Der Krümmungsradius der gekrümmten Oberfläche an einem Endabschnitt des Oxids 430b1 oder des Oxids 430b2 ist beispielsweise größer als oder gleich 3 nm und kleiner als oder gleich 10 nm, vorzugsweise größer als oder gleich 5 nm und kleiner als oder gleich 6 nm.
  • Wenn die Endabschnitte nicht eckig sind, wird die Abdeckung mit Filmen in einem späteren Filmausbildungsprozess verbessert.
  • Es sei angemerkt, dass die Oxidfilme durch ein Lithographieverfahren verarbeitet werden können. Für die Verarbeitung kann ein Trockenätzverfahren oder ein Nassätzverfahren zum Einsatz kommen. Ein Trockenätzverfahren ist zur Mikrostrukturierung geeignet.
  • Es sei angemerkt, dass bei dem Lithographieverfahren zuerst ein Fotolack durch eine Maske belichtet wird. Als Nächstes wird ein belichteter Bereich unter Verwendung einer Entwicklerlösung entfernt oder bleibt er übrig, so dass eine Fotolackmaske ausgebildet wird. Dann wird eine Ätzbehandlung durch die Fotolackmaske durchgeführt, wodurch ein Leiter, ein Halbleiter, ein Isolator oder dergleichen zu einer gewünschten Form verarbeitet werden kann. Die Fotolackmaske kann ausgebildet werden, indem beispielsweise der Fotolack unter Verwendung von KrF-Excimerlaserlicht, ArF-Excimerlaserlicht, extrem ultraviolettem (EUV-) Licht oder dergleichen belichtet wird. Alternativ kann eine Flüssigkeitsimmersionstechnik zum Einsatz kommen, bei der ein Abschnitt zwischen einem Substrat und einer Projektionslinse mit einer Flüssigkeit (z. B. Wasser) gefüllt wird, um eine Belichtung durchzuführen. Anstelle des vorstehend beschriebenen Lichts kann ein Elektronenstrahl oder ein Ionenstrahl verwendet werden. Es sei angemerkt, dass im Falle der Verwendung eines Elektronenstrahls oder eines lonenstrahls die vorstehende Maske für die Belichtung des Fotolacks unnötig ist. Es sei angemerkt, dass die Fotolackmaske nach der Belichtung entfernt werden kann, indem beispielsweise eine Trockenätzbehandlung, wie z. B. Veraschung, durchgeführt wird, eine Nassätzbehandlung durchgeführt wird, eine Nassätzbehandlung nach einer Trockenätzbehandlung durchgeführt wird oder eine Trockenätzbehandlung nach einer Nassätzbehandlung durchgeführt wird.
  • Eine Hartmaske, die aus einem Isolator oder einem Leiter ausgebildet wird, kann anstelle der Fotolackmaske verwendet werden. In dem Fall, in dem eine Hartmaske verwendet wird, kann eine Hartmaske mit einer gewünschten Form ausgebildet werden, indem ein Isolierfilm oder ein leitender Film, der als Material der Hartmaske dient, über dem Oxidfilm, der zu dem Oxid 230b, dem Oxid 430b1 und dem Oxid 430b2 wird, ausgebildet wird, eine Fotolackmaske darüber ausgebildet wird und dann das Material der Hartmaske geätzt wird. Das Ätzen des Oxidfilms, der zu dem Oxid 230a, dem Oxid 430a1 und dem Oxid 430a2 wird, und des Oxidfilms, der zu dem Oxid 230b, dem Oxid 430b1 und dem Oxid 430b2 wird, kann nach dem Entfernen der Fotolackmaske oder ohne Entfernung dieser durchgeführt werden. Im letzten Fall kann die Fotolackmaske während des Ätzens entfernt werden. Die Hartmaske kann nach dem Ätzen des vorstehenden Oxidfilms durch Ätzen entfernt werden. Im Gegensatz dazu wird die Hartmaske in dem Fall, in dem das Material der Hartmaske den folgenden Prozess nicht beeinflusst oder in dem folgenden Prozess genutzt werden kann, nicht notwendigerweise entfernt.
  • Als Trockenätzeinrichtung kann eine kapazitiv gekoppelte Plasma-(capacitively coupled plasma (CCP-)) Ätzeinrichtung, die parallele Plattenelektroden beinhaltet, verwendet werden. Die kapazitiv gekoppelte Plasma-Ätzeinrichtung, die die parallelen Plattenelektroden beinhaltet, kann eine Struktur aufweisen, bei der ein Hochfrequenz-Strom an eine der parallelen Plattenelektroden angelegt wird. Alternativ kann eine Struktur, bei der unterschiedliche Hochfrequenz-Ströme an eine der parallelen Plattenelektroden angelegt werden, zum Einsatz kommen. Alternativ kann eine Struktur, bei der Hochfrequenz-Ströme mit der gleichen Frequenz an die parallelen Plattenelektroden angelegt werden, zum Einsatz kommen. Alternativ kann eine Struktur, bei der Hochfrequenz-Ströme mit unterschiedlichen Frequenzen an die parallelen Plattenelektroden angelegt werden, zum Einsatz kommen. Alternativ kann eine Trockenätzeinrichtung, die eine hochdichte Plasmaquelle umfasst, verwendet werden. Als Trockenätzeinrichtung, die eine hochdichte Plasmaquelle umfasst, kann beispielsweise eine induktiv gekoppelte Plasma- (inductively coupled plasma (ICP-)) Ätzeinrichtung verwendet werden.
  • In einigen Fällen verursacht die Behandlung, wie z. B. das vorstehende Trockenätzen, dass Verunreinigungen aufgrund eines Ätzgases oder dergleichen an einer Oberfläche oder einer Innenseite des Oxids 230a, des Oxids 230b oder dergleichen haften oder in diese diffundieren. Beispiele für die Verunreinigungen umfassen Fluor und Chlor.
  • Um die Verunreinigungen oder dergleichen zu entfernen, wird eine Reinigung durchgeführt. Beispiele für das Reinigungsverfahren umfassen eine Nassreinigung mittels einer Reinigungslösung oder dergleichen, eine Plasmabehandlung mit Plasma und eine Reinigung durch Wärmebehandlung, und beliebige dieser Reinigungen können in einer geeigneten Kombination verwendet werden.
  • Als Nassreinigung kann eine Reinigungsbehandlung unter Verwendung einer wässrigen Lösung, die durch Verdünnen einer Oxalsäure, einer Phosphorsäure, einer Flusssäure oder dergleichen mit kohlensäurehaltigem Wasser oder reinem Wasser erhalten wird, durchgeführt werden. Alternativ kann eine Ultraschallreinigung mit reinem Wasser oder kohlensäurehaltigem Wasser durchgeführt werden. Bei dieser Ausführungsform wird eine Ultraschallreinigung mit reinem Wasser oder kohlensäurehaltigem Wasser durchgeführt.
  • Anschließend kann eine Wärmebehandlung durchgeführt werden. Als Bedingungen für die Wärmebehandlung können die Bedingungen für die vorstehende Wärmebehandlung verwendet werden.
  • Als Nächstes wird der Oxidfilm 230C über dem Isolierfilm, der zu dem Isolator 224 und dem Isolator 424 wird, der mehrschichtigen Struktur aus dem Oxid 230a und dem Oxid 230b, der mehrschichtigen Struktur aus dem Oxid 430a1 und dem Oxid 430b1 sowie der mehrschichtigen Struktur aus dem Oxid 430a2 und dem Oxid 430b2 ausgebildet (siehe 27(C) und 27(D)). Der Oxidfilm kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden.
  • Es sei angemerkt, dass der Oxidfilm 230C unter einer Bedingung, die derjenigen für einen Oxidfilm, der zu dem Oxid 230a wird, ähnlich ist, oder unter einer Bedingung, die derjenigen für einen Oxidfilm, der zu dem Oxid 230b wird, ähnlich ist, ausgebildet werden kann. Alternativ kann der Oxidfilm ausgebildet werden, indem diese Bedingungen kombiniert werden.
  • Bei dieser Ausführungsform wird der Oxidfilm 230C durch ein Sputterverfahren unter Verwendung eines Targets von In:Ga:Zn = 4:2:4,1 [Atomverhältnis] ausgebildet. Dabei kann der Anteil an Sauerstoff während der Abscheidung höher als oder gleich 70 %, bevorzugt höher als oder gleich 80 %, stärker bevorzugt 100 % sein.
  • Es sei angemerkt, dass für den Oxidfilm 230C entsprechend Eigenschaften, die für den Oxidfilm, der zu dem Oxid 230c und dem Oxid 430c wird, erforderlich sind, ein Ausbildungsverfahren, das demjenigen für den Oxidfilm, der zu dem Oxid 230a, dem Oxid 430a1 und dem Oxid 430a2 wird, ähnlich ist, oder ein Ausbildungsverfahren verwendet werden kann, das demjenigen für den Oxidfilm, der zu dem Oxid 230b, dem Oxid 430b1 und dem Oxid 430b2 wird, ähnlich ist. Bei dieser Ausführungsform wird der Oxidfilm, der zu dem Oxid 230c und dem Oxid 430c wird, durch ein Sputterverfahren unter Verwendung eines Targets von In:Ga:Zn = 4:2:4,1 [Atomverhältnis] ausgebildet.
  • Als Nächstes wird der Oxidfilm 230C zur Inselform verarbeitet, um das Oxid 430c und das Oxid 230, das das Oxid 230c umfasst, auszubilden (siehe 28(A) und 28(B)). Dabei ist das Oxid 230c vorzugsweise derart ausgebildet, dass es das Oxid 230a und das Oxid 230b bedeckt. Das Oxid 430c wird vorzugsweise derart ausgebildet, dass es das Oxid 430a1, das Oxid 430b1, das Oxid 430a2 und das Oxid 430b2 bedeckt. Die Verarbeitung kann durch ein Lithographieverfahren verarbeitet werden. Für die Verarbeitung kann ein Trockenätzverfahren oder ein Nassätzverfahren zum Einsatz kommen. Ein Trockenätzverfahren ist zur Mikrostrukturierung geeignet. In einem Lithographieverfahren kann eine Hartmaske anstellte einer Fotolackmaske verwendet werden.
  • Anschließend werden der Isolierfilm 250A, der Isolierfilm 252A, der leitende Film 260A, der leitende Film 260B, der Isolierfilm 270A und der Isolierfilm 271Ader Reihe nach ausgebildet (siehe 28 (C) und 28(D)).
  • Der Isolierfilm 250A kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden. Es wird bevorzugt, dass die Ausbildungstemperatur während der Ausbildung des Isolierfilms 250A höher als oder gleich 350 °C und niedriger als 450 °C, insbesondere ungefähr 400 °C ist. Wenn der Isolierfilm 250A bei 400 °C ausgebildet wird, kann ein Isolator mit wenigen Verunreinigungen ausgebildet werden.
  • Es sei angemerkt, dass Sauerstoff durch Mikrowellen angeregt wird, um hochdichtes Sauerstoffplasma zu erzeugen, und der Isolierfilm 250A dem Sauerstoffplasma ausgesetzt wird, wodurch dem Isolierfilm 250A, dem Oxid 230 und dem Oxid 430c Sauerstoff zugeführt werden kann.
  • Ferner kann eine Wärmebehandlung durchgeführt werden. Für die Wärmebehandlung können die Bedingungen für die vorstehende Wärmebehandlung verwendet werden. Die Wärmebehandlung kann die Feuchtigkeitskonzentration und die Wasserstoffkonzentration in dem Isolierfilm 250A verringern.
  • Als Nächstes wird der Isolierfilm 252A über dem Isolierfilm 250A ausgebildet. Als Isolierfilm 252A wird vorzugsweise ein Isolator ausgebildet, der Oxid/e von Aluminium und/oder Hafnium enthält. Es sei angemerkt, dass Aluminiumoxid, Hafniumoxid, ein Oxid, das Aluminium und Hafnium enthält (Hafniumaluminat), oder dergleichen vorzugsweise für den Isolator verwendet wird, der Oxid/e von Aluminium und/oder Hafnium enthält. Der Isolator, der Oxid/e von Aluminium und/oder Hafnium enthält, weist eine Sperreigenschaft gegen Sauerstoff, Wasserstoff und Wasser auf. Wenn der Isolierfilm 252A eine Sperreigenschaft gegen Wasserstoff und Wasser aufweist, diffundieren Wasserstoff und Wasser, welche in Strukturteilen in der Nähe des Transistors 200 enthalten sind, durch den Isolierfilm 252A in den Transistor 200 nicht, und es kann eine Erzeugung von Sauerstofffehlstellen in dem Oxid 230 verhindert werden.
  • Der Isolierfilm 252A kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden.
  • Wenn ein Metalloxid durch ein Sputterverfahren in einer sauerstoffhaltigen Atmosphäre als Isolierfilm 252A abgeschieden wird, kann ferner dem Isolierfilm 250A Sauerstoff zugesetzt werden und kann ein Sauerstoffüberschussbereich in dem Isolierfilm 250A ausgebildet werden. Wenn mit dem überschüssigen Sauerstoff, der dem Isolierfilm 250A zugesetzt worden ist, dem Oxid 230 Sauerstoff zugeführt wird, können die Sauerstofffehlstellen kompensiert werden.
  • Hier existieren während der Ausbildung des Isolierfilms 252A durch ein Sputterverfahren Ionen und gesputterte Teilchen zwischen einem Target und einem Substrat. Beispielsweise wird ein Potential E0 dem Target zugeführt, mit dem eine Stromquelle verbunden ist. Ein Potential E1, wie z. B. ein Erdpotential, wird dem Substrat zugeführt. Es sei angemerkt, dass das Substrat elektrisch schwebend sein kann. Außerdem gibt es einen Bereich auf einem Potential E2 zwischen dem Target und dem Substrat. Die Beziehung zwischen den Potentialen erfüllt E2 > E1 > E0.
  • Die Ionen in Plasma werden durch eine Potentialdifferenz E2 - E0 beschleunigt und kollidieren mit dem Target; demzufolge werden die gesputterten Teilchen aus dem Target ausgestoßen. Diese gesputterten Teilchen heften sich an eine Abscheidungsoberfläche an und werden darüber abgeschieden; als Ergebnis wird ein Film ausgebildet. Einige Ionen prallen gegen das Target zurück und könnten als Rückstoßionen den ausgebildeten Film passieren und von dem Isolierfilm 250A in Kontakt mit der Ausbildungsoberfläche aufgenommen werden. Die Ionen in dem Plasma werden durch eine Potentialdifferenz E2 - E1 beschleunigt und kollidieren mit der Abscheidungsoberfläche. Zu diesem Zeitpunkt erreichen einige Ionen die Innenseite des Isolierfilm 250A. Wenn die Ionen von dem Isolierfilm 250A aufgenommen werden, wird ein Bereich, der die Ionen aufgenommen hat, in dem Isolierfilm 250A ausgebildet. Das heißt, dass in dem Fall, in dem die Ionen Sauerstoff enthalten, ein Sauerstoffüberschussbereich in dem Isolierfilm 250A ausgebildet wird.
  • Die Einleitung von überschüssigem Sauerstoff in den Isolierfilm 250A kann einen Sauerstoffüberschussbereich bilden. Der überschüssige Sauerstoff in dem Isolierfilm 250A wird dem Oxid 230 zugeführt und kann Sauerstofffehlstellen in dem Oxid 230 füllen.
  • Demzufolge kann dann, wenn der Isolierfilm 252A mit einer Sputtereinrichtung in einer Sauerstoffgasatmosphäre ausgebildet wird, Sauerstoff in den Isolierfilm 250A eingeleitet werden, während der Isolierfilm 252A ausgebildet wird. Wenn insbesondere ein Oxid von Aluminium und/oder Hafnium, welches eine Sperreigenschaft aufweist, für den Isolierfilm 252A verwendet wird, kann überschüssiger Sauerstoff, der in den Isolator 250 eingeleitet worden ist, effektiv eingeschlossen werden.
  • Anschließend werden der leitende Film 260A und der leitende Film 260B ausgebildet. Der leitende Film 260A und der leitende Film 260B können durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden. Bei dieser Ausführungsform wird Titannitrid durch ein CVD-Verfahren für den leitenden Film 260A abgeschieden und Wolfram wird durch ein CVD-Verfahren für den leitenden Film 260B abgeschieden.
  • Anschließend kann eine Wärmebehandlung durchgeführt werden. Für die Wärmebehandlung können die Bedingungen für die vorstehende Wärmebehandlung verwendet werden. Es sei angemerkt, dass die Wärmebehandlung in einigen Fällen nicht notwendigerweise durchgeführt wird. Durch die Wärmebehandlung wird überschüssiger Sauerstoff von dem Isolierfilm 252A dem Isolierfilm 250A zugesetzt, wodurch ein Sauerstoffüberschussbereich leicht in dem Isolierfilm 250A ausgebildet werden kann.
  • Anschließend werden der Isolierfilm 270A und der Isolierfilm 271A ausgebildet. Der Isolierfilm 270A kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden. Da der Isolierfilm 270A als Sperrfilm dient, wird ein isolierendes Material mit einer Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, und Sauerstoff verwendet. Zum Beispiel wird vorzugsweise Aluminiumoxid oder Hafniumoxid verwendet. Daher kann eine Oxidation des Leiters 260 verhindert werden. Außerdem kann verhindert werden, dass Verunreinigungen, wie z. B. Wasser oder Wasserstoff, durch den Leiter 260 und den Isolator 250 in das Oxid 230 eindringen. Bei dieser Ausführungsform wird für den Isolierfilm 270A Aluminiumoxid durch ein ALD-Verfahren ausgebildet.
  • Der Isolierfilm 271A kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden. Hier ist die Dicke des Isolierfilms 271A vorzugsweise größer als die Dicke des Isolierfilms 272A, der in einem späteren Schritt ausgebildet wird. In diesem Fall kann der Isolator 271 über dem Leiter 260 leicht verbleiben, wenn der Isolator 272 in einem späteren Schritt ausgebildet wird. Bei dieser Ausführungsform wird für den Isolierfilm 271A Siliziumoxid durch ein CVD-Verfahren abgeschieden.
  • Als Nächstes wird der Isolierfilm 271A geätzt, um den Isolator 271 und den Isolator 471 auszubilden. Hier dienen der Isolator 271 und der Isolator 471 jeweils als Hartmaske. Das Bereitstellen des Isolators 271 und des Isolators 471 ermöglicht, dass die Seitenfläche des Isolators 250, die Seitenfläche des Isolators 252, die Seitenfläche des Leiters 260a, die Seitenfläche des Leiters 260b, die Seitenfläche des Isolators 270, die Seitenfläche des Isolators 450, die Seitenfläche des Isolators 452, die Seitenfläche des Leiters 460a, die Seitenfläche des Leiters 460b und die Seitenfläche des Isolators 470 im Wesentlichen senkrecht zu der Oberseite des Substrats ausgebildet werden.
  • Unter Verwendung des Isolators 271 und des Isolators 471 als Masken werden der Isolierfilm 250A, der Isolierfilm 252A, der leitende Film 260A, der leitende Film 260B und der Isolierfilm 270A geätzt, um den Isolator 250, den Isolator 252, den Leiter 260 (den Leiter 260a und den Leiter 260b), den Isolator 270, den Isolator 450, den Isolator 452, den Leiter 460 (den Leiter 460a und den Leiter 460b) und den Isolator 470 auszubilden (siehe 29(A) und 29(B)). Es sei angemerkt, dass Teile des Oxids 230c und des Oxids 430c in einem Bereich, in dem das Oxid 230c und der Isolator 250 einander nicht überlappen, durch Ätzen entfernt werden können. In diesem Fall ist die Dicke des Oxids 230c in einem Bereich, der sich mit dem Isolator 250 überlappt, in einigen Fällen größer als diejenige in dem Bereich, der sich nicht mit dem Isolator 250 überlappt. Außerdem ist die Dicke des Oxids 430c in einem Bereich, der sich mit dem Isolator 450 überlappt, in einigen Fällen größer als diejenige in dem Bereich, der sich nicht mit dem Isolator 450 überlappt.
  • Der Isolator 250, der Isolator 252, der Leiter 260a, der Leiter 260b, der Isolator 270 und der Isolator 271 werden derart ausgebildet, dass sie sich mindestens teilweise mit dem Leiter 205, dem Oxid 230a und dem Oxid 230b überlappen.
  • Die Seitenfläche des Isolators 250, die Seitenfläche des Isolators 252, die Seitenfläche des Leiters 260a, die Seitenfläche des Leiters 260b und die Seitenfläche des Isolators 270 befinden sich vorzugsweise auf der gleichen Oberfläche. Die Seitenfläche des Isolators 450, die Seitenfläche des Isolators 452, die Seitenfläche des Leiters 460a, die Seitenfläche des Leiters 460b und die Seitenfläche des Isolators 470 befinden sich vorzugsweise auf der gleichen Oberfläche.
  • Es sei angemerkt, dass auch nach der Verarbeitung der folgende Prozess ohne Entfernung der Hartmasken (des Isolators 271 und des Isolators 471) durchgeführt werden kann.
  • Hier kann beispielsweise unter Verwendung des Isolators 250, des Isolators 252, des Leiters 260, des Isolators 270, des Isolators 271, des Isolators 450, des Isolators 452, des Leiters 460, des Isolators 470 und des Isolators 471 als Masken eine Behandlung zum Zusetzen eines Metallelements oder einer Verunreinigung zu dem Oxid 230 und einer Schichtanordnung aus dem Oxid 430a, dem Oxid 430b und dem Oxid 430c (nachstehend auch als Oxid 430 bezeichnet) durchgeführt werden (in 29(A) und 29(B) durch Pfeile gekennzeichnet).
  • Es sei angemerkt, dass als Verfahren zum Zusetzen eines Metallelements oder einer Verunreinigung ein Ionenimplantationsverfahren, durch das ein ionisiertes Quellengas einer Massentrennung unterzogen und dann zugesetzt wird, ein Ionendotierungsverfahren, durch das ein ionisiertes Quellengas ohne Massentrennung zugesetzt wird, ein Plasma-Immersions-Ionenimplantationsverfahren oder dergleichen verwendet werden kann. In dem Fall, in dem eine Massentrennung durchgeführt wird, können zu addierende Ionenspezies und ihre Konzentration präzise gesteuert werden. Im Gegensatz dazu können in dem Fall, in dem eine Massentrennung nicht durchgeführt wird, Ionen mit hoher Konzentration in kurzer Zeit zugesetzt werden. Alternativ kann ein Ionendotierungsverfahren, durch das Atom- oder Molekülcluster erzeugt und ionisiert werden, verwendet werden. Es sei angemerkt, dass die Verunreinigung und das Metallelement, welche zugesetzt werden sollen, auch als Element, Dotierstoff, Ion, Donator, Akzeptor oder dergleichen bezeichnet werden können.
  • Alternativ können die Verunreinigung und das Metallelement durch eine Plasmabehandlung zugesetzt werden. In diesem Fall wird die Plasmabehandlung mit einer Plasma-CVD-Vorrichtung, einer Trockenätzvorrichtung und einer Veraschungsvorrichtung durchgeführt, so dass die Verunreinigung und das Metallelement zugesetzt werden können. Es sei angemerkt, dass die vorstehenden Behandlungen kombiniert werden können.
  • Da der Leiter 260, der als Gate-Elektrode dient, als Maske verwendet wird, kann der Zusatz von Wasserstoff und Stickstoff nur zu dem Bereich (dem Bereich 234) des Oxids 230, der sich mit dem Leiter 260 überlappt, verhindert werden, wodurch die Grenze zwischen dem Bereich 234 und dem Bereich 232 in selbstjustierender Weise bereitgestellt werden kann.
  • Durch die Behandlung zum Zusetzen von Verunreinigungen unter Verwendung des Leiters 260 als Maske wird beispielsweise der Bereich 232 in einem Schritt nach dem Bereitstellen des Isolators 274 ausgebildet, so dass der Bereich 232 sicher bereitgestellt werden kann, selbst wenn das ausreichende thermische Budget für eine Diffusion von Verunreinigungen nicht besteht. Es sei angemerkt, dass sich der Bereich 232 durch die Diffusion von Verunreinigungen mit dem Leiter 260 überlappen kann, der als Gate-Elektrode dient. In diesem Fall dient der Bereich 232 als sogenannter Überlappungsbereich (auch als Lov-Bereich bezeichnet).
  • Alternativ können beispielsweise dann, nachdem der Isolierfilm 273A ausgebildet worden ist, Verunreinigungen durch ein Ionendotierungsverfahren durch den Isolierfilm 273A zugesetzt werden. Der Isolierfilm 273A wird derart bereitgestellt, dass er das Oxid 230, den Isolator 250, den Isolator 252, den Leiter 260, den Isolator 270, den Isolator 271, das Oxid 430, den Isolator 450, den Isolator 452, den Leiter 460, den Isolator 470 und den Isolator 471 bedeckt. Demzufolge können Verunreinigungen zugesetzt werden, während der Isolator 250, der als Gate-Isolator dient, und der Isolator 252 mit dem Isolator 273 geschützt werden.
  • Als Nächstes werden der Isolierfilm 273A und der Isolierfilm 275A derart ausgebildet, dass sie das Oxid 230, den Isolator 250, den Isolator 252, den Leiter 260, den Isolator 270 und den Isolator 271 bedecken (siehe 29(C) und 29(D)). Der Isolierfilm 273A und der Isolierfilm 274A können durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden.
  • Der Isolierfilm 273A wird vorzugsweise durch ein ALD-Verfahren ausgebildet, was eine gute Abdeckung ermöglicht. Unter Verwendung eines ALD-Verfahrens kann der Isolierfilm 273A, der eine gleichmäßige Dicke aufweist, auch in einem stufigen Abschnitt, der durch den Leiter 260, den Leiter 460 und dergleichen hervorgerufen wird, auf den Seitenflächen des Isolators 250, des Isolators 252, des Leiters 260 und des Isolators 270 ausgebildet werden.
  • Beispielsweise kann ein Metalloxidfilm, der unter Verwendung eines ALD-Verfahrens ausgebildet ist, als Isolierfilm 273A verwendet werden. Durch ein ALD-Verfahren kann ein dichter Dünnfilm ausgebildet werden. Der Metalloxidfilm enthält vorzugsweise eine oder mehrere Art/en, die aus Hafnium, Aluminium, Gallium, Yttrium, Zirconium, Wolfram, Titan, Tantal, Nickel, Germanium, Magnesium und dergleichen ausgewählt wird/werden. Bei dieser Ausführungsform wird Aluminiumoxid für den Isolator 273 verwendet.
  • Es sei angemerkt, dass Aluminiumoxid eine hohe Sperreigenschaft aufweist, so dass selbst mit einer kleinen Dicke von größer als oder gleich 0,5 nm und kleiner als oder gleich 3,0 nm die Diffusion von Wasserstoff und Stickstoff verhindert werden kann. Obwohl Hafniumoxid eine niedrigere Sperreigenschaft als Aluminiumoxid aufweist, kann seine Sperreigenschaft mit einer Zunahme der Dicke erhöht werden. Wenn beispielsweise Hafniumoxid durch ein ALD-Verfahren abgeschieden wird, kann die Dicke des Hafniumoxids leicht gesteuert werden, und die Zusatzmenge an Wasserstoff und Stickstoff kann geeignet angepasst werden.
  • Daher wird bevorzugt, dass in dem Fall, in dem Aluminiumoxid für den Isolierfilm 273A verwendet wird, die Dicke in dem Bereich in Kontakt mit der Seitenfläche des Isolators 250, der Seitenfläche des Isolators 252, der Seitenfläche des Leiters 260 und der Seitenfläche des Isolators 270 und die Dicke in dem Bereich in Kontakt mit der Seitenfläche des Isolators 450, der Seitenfläche des Isolators 452, der Seitenfläche des Leiters 460 und der Seitenfläche des Isolators 470 größer als oder gleich 0,5 nm, vorzugsweise größer als oder gleich 3,0 nm sind.
  • Der Isolator, der zu dem Isolierfilm 273A wird, wird vorzugsweise durch ein Sputterverfahren ausgebildet. Durch ein Sputterverfahren kann ein Isolator mit wenigen Verunreinigungen, wie z. B. Wasser oder Wasserstoff, ausgebildet werden. Im Falle der Verwendung eines Sputterverfahrens wird vorzugsweise zum Beispiel eine Abscheidung unter Verwendung einer Facing-Target-Sputtereinrichtung durchgeführt. Mit der Facing-Target-Sputtereinrichtung kann eine Abscheidung durchgeführt werden, ohne eine Abscheidungsoberfläche einem Bereich mit hohem elektrischem Feld zwischen zugewandten Targets auszusetzen; daher wird die Abscheidungsoberfläche mit weniger Wahrscheinlichkeit aufgrund des Plasmas während der Abscheidung beschädigt. Deshalb wird es bevorzugt, da Abscheidungsschäden an dem Oxid 230 während der Ausbildung des Isolators, der zu dem Isolierfilm 273A wird, verringert werden kann. Ein Abscheidungsverfahren unter Verwendung der Facing-Target-Sputtereinrichtung kann als Dampfabscheidungssputtern (vapor deposition sputtering (VDSP)) (eingetragenes Warenzeichen) bezeichnet werden.
  • Als Nächstes wird der Isolierfilm 275A einer anisotropen Ätzbehandlung unterzogen, wodurch der Isolator 275 auf den Seitenflächen des Isolators 250, des Isolators 252, des Leiters 260 und des Isolators 270 ausgebildet wird, wobei der Isolator 273 dazwischen angeordnet ist. Gleichzeitig wird der Isolator 475 auf den Seitenflächen des Isolators 450, des Isolators 452, des Leiters 460 und des Isolators 470 ausgebildet, wobei der Isolator 273 dazwischen angeordnet ist. Außerdem wird die freigelegte Oberfläche des Isolierfilms 273A entfernt, wodurch die Dicke eines Teils des Isolierfilms 273A verringert wird; somit wird der Isolator 273 ausgebildet (siehe 30(A) und 30(B)). Es sei angemerkt, dass in dem Fall, in dem der Isolator 273 Aluminiumoxid ist, die Dicke des Isolators 273 in dem verringerten Bereich vorzugsweise kleiner als oder gleich 3,0 nm ist.
  • Als anisotrope Ätzbehandlung wird vorzugsweise eine Trockenätzbehandlung durchgeführt. Auf diese Weise kann der Isolierfilm, der auf einer Ebene, die im Wesentlichen parallel zu der Oberfläche des Substrats ist, ausgebildet ist, entfernt werden, so dass der Isolator 272 in selbstjustierender Weise ausgebildet werden kann.
  • Alternativ kann der Isolierfilm 273A durch das vorstehende Ätzen zur gleichen Zeit geätzt werden, um den Isolator 273 auszubilden. Es sei angemerkt, dass der Isolator 273 in einem Ätzschritt, der sich von dem vorstehenden Ätzen unterscheidet, ausgebildet werden kann.
  • Obwohl nicht dargestellt, kann der Isolierfilm 275A auch auf der Seitenfläche des Oxids 230 und der Seitenfläche des Oxids 430 verbleiben. In diesem Fall kann eine Abdeckung mit einem Zwischenschichtfilm oder dergleichen, der in einem späteren Schritt ausgebildet wird, verbessert werden.
  • Da ein Strukturteil, der ein Rest des Isolierfilms 275A ist, in Kontakt mit der Seitenfläche des Oxids 230 und der Seitenfläche des Oxids 430 ausgebildet wird, wird in dem Fall, in dem in einem späteren Schritt der Isolator 274, der ein als Verunreinigung dienendes Element enthält, ausgebildet wird und ein niederohmiger Bereich in dem Oxid 230 und dem Oxid 430 ausgebildet wird, der Widerstand eines Grenzflächenbereichs zwischen dem Isolator 224 und dem Oxid 230 und eines Grenzflächenbereichs zwischen dem Isolator 424 und dem Oxid 430 nicht verringert, so dass die Erzeugung eines Leckstroms verhindert werden kann.
  • Anschließend werden niederohmige Bereiche in dem Oxid 230 und dem Oxid 430 ausgebildet. Der Bereich 231 und der Bereich 232 sind Bereiche, in denen einem Metalloxid, das als Oxid 230 bereitgestellt ist, Verunreinigungen zugesetzt worden sind. Es sei angemerkt, dass der Bereich 231 eine höhere Leitfähigkeit aufweist als mindestens der Bereich 234.
  • Um Verunreinigungen dem Oxid 230 und dem Oxid 430 selektiv zuzusetzen, kann beispielsweise ein Dotierstoff, der das Metallelement, wie z. B. Indium oder Gallium, und/oder die Verunreinigungen ist, zugesetzt werden. Es sei angemerkt, dass als Dotierstoff das Element, das eine Sauerstofffehlstelle bildet, das Element, das von einer Sauerstofffehlstelle eingefangen wird, oder dergleichen verwendet werden kann. Beispiele für das Element umfassen Wasserstoff, Bor, Kohlenstoff, Stickstoff, Fluor, Phosphor, Schwefel, Chlor, Titan und ein Edelgas. Typische Beispiele für das Edelgaselement umfassen Helium, Neon, Argon, Krypton und Xenon.
  • Um Verunreinigungen dem Bereich 231 und dem Bereich 232 zuzusetzen, wird beispielsweise der Isolator 274 als Film, der einen Dotierstoff enthält, vorzugsweise ausgebildet, um sich mit dem Bereich, dessen Widerstand verringert werden sollte, zu überlappen, wobei der Isolator 273 dazwischen angeordnet ist. Als Isolator 274 wird vorzugsweise ein Isolierfilm, der eine oder mehrere Art/en der vorstehenden Elemente enthält, verwendet (siehe 30(C) und 30(D)).
  • Insbesondere wird der Isolator 274, der ein als Verunreinigung dienendes Element, wie z. B. Stickstoff, enthält, vorzugsweise über dem Oxid 230 und dem Oxid 430 ausgebildet, wobei der Isolator 273, der ein Metalloxid enthält, dazwischen angeordnet ist. Der Isolator, der ein als Verunreinigung dienendes Element, wie z. B. Stickstoff, enthält, kann Sauerstoff, der in dem Oxid 230 und dem Oxid 430 enthalten ist, extrahieren und absorbieren. Sauerstofffehlstellen werden in Bereichen des Oxids 230 und des Oxids 430, von denen Sauerstoff extrahiert wird. Durch die Ausbildung des Isolators 274 oder Wärmebehandlung nach der Ausbildung werden Verunreinigungselemente, wie z. B. Wasserstoff oder Stickstoff, welche in der Ausbildungsatmosphäre des Isolators 274 enthalten sind, von den Sauerstofffehlstellen eingefangen, so dass die Widerstände des Oxids 230 und des Oxids 430 selektiv verringert werden. Das heißt, dass Sauerstofffehlstellen aufgrund der zugesetzten Verunreinigungselemente hauptsächlich in Bereichen des Oxids 230 und des Oxids 430, die in Kontakt mit dem Isolator 274 sind, gebildet werden und die Verunreinigungselemente in die Sauerstofffehlstellen eindringen, wodurch die Ladungsträgerdichte erhöht und der Widerstand verringert werden. Dabei wird davon ausgegangen, dass die Verunreinigungen auch in die Bereiche, die nicht in Kontakt mit dem Isolator 274 sind, diffundieren, wodurch der Widerstand davon verringert wird.
  • Folglich können ein Source-Bereich und ein Drain-Bereich durch die Ausbildung des Isolators 274 in selbstjustierender Weise ausgebildet werden. Daher können auch miniaturisierte oder hoch integrierte Halbleitervorrichtungen in hoher Ausbeute hergestellt werden.
  • Hier kann dann, wenn der Isolator 275 und der Isolator 475 auf den Seitenflächen des Leiters 260 und des Leiters 460 ausgebildet werden, wobei der Isolator 273 dazwischen angeordnet ist, verhindert werden, dass die Verunreinigungselemente, wie z. B. Stickstoff oder Wasserstoff, welche den Bereichen des Oxids 230 und des Oxids 430, deren Widerstände selektiv verringert werden, zugesetzt worden sind, in den Kanalbildungsbereich jedes Transistors diffundieren.
  • Außerdem kann dann, wenn der Isolator 273 zwischen dem Isolator 274 und dem Oxid 230 und zwischen dem Isolator 274 und dem Oxid 430 ausgebildet wird, verhindert werden, dass Verunreinigungselemente, wie z. B. Stickstoff oder Wasserstoff, dem Oxid 230 und dem Oxid 430 übermäßig zugesetzt werden.
  • Außerdem sind die Oberseiten und die Seitenflächen des Leiters 260, des Isolators 252 und des Isolators 250 mit dem Isolator 275 und dem Isolator 273 bedeckt, wodurch verhindert werden kann, dass Verunreinigungselemente, wie z. B. Stickstoff oder Wasserstoff, in den Leiter 260, den Isolator 252 und den Isolator 250 eindringen. Daher kann verhindert werden, dass Verunreinigungselemente, wie z. B. Stickstoff oder Wasserstoff, durch den Leiter 260, den Isolator 252 und den Isolator 250 in den Bereich 234 eindringen, der als Kanalbildungsbereich des Transistors 200 dient. Folglich kann der Transistor 200 mit vorteilhaften elektrischen Eigenschaften bereitgestellt werden.
  • Außerdem sind die Oberseiten und die Seitenflächen des Leiters 460, des Isolators 452 und des Isolators 450 mit dem Isolator 475 und dem Isolator 273 bedeckt, wodurch verhindert werden kann, dass Verunreinigungselemente, wie z. B. Stickstoff oder Wasserstoff, in den Leiter 460, den Isolator 452 und den Isolator 450 eindringen. Daher kann verhindert werden, dass Verunreinigungselemente, wie z. B. Stickstoff oder Wasserstoff, durch den Leiter 460, den Isolator 452 und den Isolator 450 in den Bereich eindringen, der als Kanalbildungsbereich des Transistors 200 dient. Folglich kann der Transistor 400 mit vorteilhaften elektrischen Eigenschaften bereitgestellt werden.
  • Der Isolator 274 kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden.
  • Für den Isolator 274 kann beispielsweise Siliziumnitrid, Siliziumnitridoxid oder Siliziumoxynitrid, welches durch ein CVD-Verfahren ausgebildet ist, verwendet werden. Bei dieser Ausführungsform wird Siliziumnitridoxid für den Isolator 274 verwendet.
  • In dem Fall, in dem Siliziumnitridoxid für den Isolator 274 verwendet wird, weist der niederohmige Bereich vorzugsweise eine höhere Wasserstoff- und/oder Stickstoffkonzentration auf als der Bereich, in dem der Kanal gebildet wird. Die Wasserstoff- oder Stickstoffkonzentration kann durch Sekundärionen-Massenspektrometrie (SIMS) oder dergleichen gemessen werden. Hier kann die Wasserstoff- oder Stickstoffkonzentration in der Mitte des Bereichs des Oxids 230b, der sich mit dem Isolator 250 überlappt (z. B. in einem Abschnitt des Oxids 230b, der von den beiden Seitenflächen in der Kanallängsrichtung des Isolators 250 gleich weit entfernt ist) als Wasserstoff- oder Stickstoffkonzentration in dem Bereich 234 gemessen werden.
  • Es sei angemerkt, dass die vorstehenden Bereiche in Kombination mit einem anderen Verfahren zum Zusetzen eines Dotierstoffs ausgebildet werden können. Als weitere Verfahren zum Zusetzen eines Dotierstoffs kann ein Ionenimplantationsverfahren, durch das ein ionisiertes Quellengas einer Massentrennung unterzogen und dann zugesetzt wird, ein Ionendotierungsverfahren, durch das ein ionisiertes Quellengas ohne Massentrennung zugesetzt wird, ein Plasma-Immersions-Ionenimplantationsverfahren oder dergleichen verwendet werden. In dem Fall, in dem eine Massentrennung durchgeführt wird, können zu addierende Ionenspezies und ihre Konzentration präzise gesteuert werden. Im Gegensatz dazu können in dem Fall, in dem eine Massentrennung nicht durchgeführt wird, Ionen mit hoher Konzentration in kurzer Zeit zugesetzt werden. Alternativ kann ein Ionendotierungsverfahren, durch das Atom- oder Molekülcluster erzeugt und ionisiert werden, verwendet werden. Es sei angemerkt, dass ein Dotierstoff auch als Ion, Donator, Akzeptor, Verunreinigung, Element oder dergleichen bezeichnet werden kann.
  • Alternativ können Verunreinigungen durch eine Plasmabehandlung zugesetzt werden. In diesem Fall wird die Plasmabehandlung mit einer Plasma-CVD-Vorrichtung, einer Trockenätzvorrichtung oder einer Veraschungsvorrichtung durchgeführt, so dass dem Oxid 230 und dem Oxid 430 ein Dotierstoff selektiv zugesetzt werden kann. Es sei angemerkt, dass eine Vielzahl der vorstehenden Behandlungen kombiniert werden kann, um die Bereiche und dergleichen auszubilden.
  • Wenn beispielsweise der Anteil des Elements, das eine Sauerstofffehlstelle bildet, oder des Elements, das von einer Sauerstofffehlstelle eingefangen wird, in dem Oxid 230 und dem Oxid 430 erhöht wird, können die Ladungsträgerdichte erhöht und der Widerstand selektiv verringert werden. Ferner können dann, wenn dem Oxid 230 und dem Oxid 430 ein Metallelement, wie z. B. Indium, selektiv zugesetzt wird und der Anteil des Metallatoms, wie z. B. Indium, in dem Oxid 230 und dem Oxid 430 erhöht wird, die Elektronenbeweglichkeit erhöht und der Widerstand selektiv verringert werden. Es sei angemerkt, dass in dem Fall, in dem Indium zugesetzt wird, das Atomverhältnis von Indium zu dem Element M mindestens in dem niederohmigen Bereich größer ist als das Atomverhältnis von Indium zu dem Element M in dem Bereich, in dem der Kanal gebildet wird.
  • Wenn der Bereich 232 in dem Transistor 200 bereitgestellt wird, werden hochohmige Bereiche nicht zwischen dem Bereich 231, der als Source-Bereich und Drain-Bereich dient, und dem Bereich 234, in dem ein Kanal gebildet wird, ausgebildet, so dass der Durchlassstrom und die Beweglichkeit des Transistors erhöht werden können. Da sich aufgrund des Vorhandenseins des Bereichs 232 das Gate nicht mit den Source- und Drain-Bereichen in der Kanallängsrichtung überlappt, kann eine Bildung einer unnötigen Kapazität verhindert werden. Dank des Bereichs 232 kann ferner der Leckstrom im Sperrzustand verringert werden.
  • Daher kann, indem die Flächen der Bereiche angemessen ausgewählt werden, ein Transistor mit elektrischen Eigenschaften, die für das Schaltungsdesign erforderlich sind, leicht bereitgestellt werden.
  • Anschließend kann eine Wärmebehandlung durchgeführt werden. Für die Wärmebehandlung können die Bedingungen für die vorstehende Wärmebehandlung verwendet werden. Durch die Wärmebehandlung diffundieren die zugesetzten Verunreinigungen in den Bereich 232 des Oxids 230, wodurch der Durchlassstrom erhöht werden kann.
  • Dann wird der Isolator 280 über dem Isolator 274 ausgebildet. Der Isolator 280 kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden. Alternativ kann der Isolator durch ein Rotationsbeschichtungsverfahren, ein Tauchverfahren, ein Tröpfchenabgabeverfahren (wie z. B. ein Tintenstrahlverfahren), ein Druckverfahren (wie z. B. Siebdruck oder ein Offsetdruck), ein Verfahren mit einer Rakelschneide, ein Walzenbeschichtungsverfahren, ein Vorhangbeschichtungsverfahren oder dergleichen ausgebildet werden. Bei dieser Ausführungsform wird Siliziumoxynitrid für den Isolierfilm verwendet.
  • Als Nächstes wird ein Teil des Isolators 280 entfernt. Der Isolator 280 wird vorzugsweise derart ausgebildet, dass er eine ebene Oberseite aufweist. Beispielsweise kann der Isolator 280 gleich nach der Ausbildung des Isolierfilms, der zu dem Isolator 280 wird, eine ebene Oberseite aufweisen. Alternativ kann beispielsweise der Isolator 280 Ebenheit aufweisen, indem nach der Filmausbildung der Isolator oder dergleichen von der Oberseite aus entfernt wird, um parallel zu einer Referenzoberfläche, wie z. B. einer Rückseite des Substrats, zu werden. Eine derartige Behandlung wird als Planarisierungsbehandlung bezeichnet. Beispiele für die Planarisierungsbehandlung umfassen eine CMP-Behandlung und eine Trockenätzbehandlung. Bei dieser Ausführungsform wird eine CMP-Behandlung als Planarisierungsbehandlung verwendet. Es sei angemerkt, dass die Oberseite des Isolators 280 nicht notwendigerweise eine Ebenheit aufweist.
  • Dann wird der Isolator 282 über dem Isolator 280 ausgebildet. Der Isolierfilm 282 wird vorzugsweise mit einer Sputtereinrichtung ausgebildet. Wenn beispielsweise Aluminiumoxid mit einer Sperreigenschaft für den Isolator 282 verwendet wird, kann verhindert werden, dass Verunreinigungen von oberhalb des Isolators 282 ausgebildeten Strukturteilen in den Transistor 200 und den Transistor 400 diffundieren.
  • Dann wird der Isolator 286 über dem Isolator 282 ausgebildet. Beispielsweise wird ein Isolator, der Sauerstoff enthält, wie z. B. ein Siliziumoxidfilm oder ein Siliziumoxynitridfilm, durch ein CVD-Verfahren als Isolator 286 ausgebildet. Die Permittivität des Isolators 286 ist vorzugsweise niedriger als diejenige des Isolators 282. In dem Fall, in dem ein Material mit niedriger Permittivität für einen Zwischenschichtfilm verwendet wird, kann die parasitäre Kapazität, die zwischen Leitungen erzeugt wird, verringert werden.
  • Als Nächstes werden Öffnungen, die den Transistor 200, den Transistor 400, die Leitungen und dergleichen erreichen, in dem Isolator 286, dem Isolator 282 und dem Isolator 280 ausgebildet (siehe 32).
  • Hier kann beispielsweise unter Verwendung des Isolators 280, des Isolators 274 und des Isolators 273 als Masken eine Behandlung zum Zusetzen eines Metallelements oder einer Verunreinigung zu dem Oxid 230 und dem Oxid 430 durchgeführt werden (in 32 durch Pfeile gekennzeichnet). Wenn die Behandlung zum Zusetzen eines Metallelements oder einer Verunreinigung durchgeführt wird, kann der Widerstand des Bereichs, wie z. B. des Bereichs 236, in selbstjustierender Weise ausgebildet werden. Es sei angemerkt, dass der Bereich 236 vorzugsweise einen niedrigeren Widerstand aufweist als der Bereich 231. Wenn der Widerstand des Bereichs 236 verringert wird, kann ein ausreichender ohmscher Kontakt zwischen dem Oxid 230 und dem Leiter 240 sichergestellt werden. In ähnlicher Weise kann dann, wenn der Widerstand Oxids 430 in dem Bereich, der sich mit dem Leiter 440 überlappt, verringert wird, kann ein ausreichender ohmscher Kontakt zwischen dem Oxid 230 und dem Leiter 240 sichergestellt werden.
  • Als Verfahren zum Zusetzen eines Metallelements oder einer Verunreinigung ein Ionenimplantationsverfahren, durch das ein ionisiertes Quellengas einer Massentrennung unterzogen und dann zugesetzt wird, ein Ionendotierungsverfahren, durch das ein ionisiertes Quellengas ohne Massentrennung zugesetzt wird, ein Plasma-Immersions-Ionenimplantationsverfahren oder dergleichen verwendet werden kann. In dem Fall, in dem eine Massentrennung durchgeführt wird, können zu addierende Ionenspezies und ihre Konzentration präzise gesteuert werden. Im Gegensatz dazu können in dem Fall, in dem eine Massentrennung nicht durchgeführt wird, Ionen mit hoher Konzentration in kurzer Zeit zugesetzt werden. Alternativ kann ein Ionendotierungsverfahren, durch das Atom- oder Molekülcluster erzeugt und ionisiert werden, verwendet werden. Es sei angemerkt, dass die Verunreinigung und das Metallelement, welche zugesetzt werden sollen, auch als Element, Dotierstoff, Ion, Donator, Akzeptor oder dergleichen bezeichnet werden können.
  • Alternativ können die Verunreinigung und das Metallelement durch eine Plasmabehandlung zugesetzt werden. In diesem Fall wird die Plasmabehandlung mit einer Plasma-CVD-Vorrichtung, einer Trockenätzvorrichtung und einer Veraschungsvorrichtung durchgeführt, so dass die Verunreinigung und das Metallelement zugesetzt werden können. Es sei angemerkt, dass die vorstehenden Behandlungen kombiniert werden können.
  • Als Nächstes wird ein leitender Film, der zu dem Leiter 240 und dem Leiter 440 wird, ausgebildet. Beispielsweise kann der leitende Film, der zu dem Leiter 240 und dem Leiter 440 wird, durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden. Es sei angemerkt, dass der leitende Film, der zu dem Leiter 240 und dem Leiter 440 wird, derart ausgebildet wird, dass die Öffnungen, die in dem Isolator 280 und dergleichen ausgebildet werden, damit ausfüllt sind. Demzufolge wird ein CVD-Verfahren (insbesondere ein MOCVD-Verfahren) vorzugsweise verwendet. Ferner wird ein mehrschichtiger Film aus einem Leiter, der durch ein ALD-Verfahren oder dergleichen ausgebildet wird, und einem Leiter, der durch ein CVD-Verfahren ausgebildet wird, in einigen Fällen bevorzugt, um die Adhäsion des Leiters, der durch ein MOCVD-Verfahren ausgebildet wird, zu erhöhen. Beispielsweise weist der leitende Film, der zu dem Leiter 240 und dem Leiter 440 wird, vorzugsweise eine mehrschichtige Struktur aus Titannitrid und Wolfram auf.
  • Anschließend werden unnötige Abschnitte des leitenden Films, der zu dem Leiter 240 und dem Leiter 440 wird, entfernt. Beispielsweise wird ein Teil des leitenden Films, der zu dem Leiter 240 und dem Leiter 440 wird, durch eine Rückätzbehandlung, eine CMP-Behandlung oder dergleichen entfernt, um den Isolator 286 freizulegen, wodurch der Leiter 240 und der Leiter 440 ausgebildet werden. Dabei kann der Isolator 286 als Stoppschicht verwendet werden, und die Dicke des Isolators 286 wird in einigen Fällen verringert.
  • Als Nächstes wird ein leitender Film, der zu dem Leiter 112 und dem Leiter 110 wird, über dem Isolator 286 ausgebildet. Der leitende Film, der zu dem Leiter 112 und dem Leiter 110 wird, kann beispielsweise unter Verwendung eines Metalls, das aus Aluminium, Chrom, Kupfer, Tantal, Titan, Molybdän und Wolfram ausgewählt wird, einer Legierung, die ein beliebiges der vorstehenden Metalle als Komponente enthält, oder einer Legierung, die beliebige dieser Metalle in Kombination enthält, ausgebildet werden. Ferner kann/können ein oder mehrere Metall/e, das/die aus Mangan und Zirkonium ausgewählt wird/werden, verwendet werden. Alternativ kann ein Halbleiter, typischerweise polykristallines Silizium, das mit einem Verunreinigungselement, wie z. B. Phosphor, dotiert ist, oder ein Silizid, wie z. B. Nickelsilizid, verwendet werden. Zum Beispiel können eine zweischichtige Struktur, bei der ein Titanfilm über einem Aluminiumfilm angeordnet ist, eine zweischichtige Struktur, bei der ein Titanfilm über einem Titannitridfilm angeordnet ist, eine zweischichtige Struktur, bei der ein Wolframfilm über einem Titannitridfilm angeordnet ist, eine zweischichtige Struktur, bei der ein Wolframfilm über einem Tantalnitridfilm oder einem Wolframnitridfilm angeordnet ist, eine dreischichtige Struktur, bei der ein Titanfilm, ein Aluminiumfilm über dem Titanfilm und ein weiterer Titanfilm darüber angeordnet sind, und dergleichen angegeben werden. Alternativ kann ein Legierungsfilm oder ein Nitridfilm verwendet werden, der Aluminium und ein oder mehrere Metall/e enthält, das/die aus Titan, Tantal, Wolfram, Molybdän, Chrom, Neodym und Scandium ausgewählt wird/werden.
  • Anschließend wird der leitende Film, der zu dem Leiter 112 und dem Leiter 110 wird, geätzt, um den Leiter 112 und den Leiter 110 auszubilden. Eine Überätzbehandlung kann als diese Ätzbehandlung durchgeführt werden, so dass auch ein Teil des Isolators 286 gleichzeitig entfernt werden kann.
  • Anschließend wird der Isolator 130 ausgebildet, der die Oberseite und die Seitenfläche des Leiters 112 und des Leiters 110 bedeckt. Der Isolator 130 kann derart ausgebildet werden, dass er eine Schichtanordnung oder eine Einzelschicht ist, bei der beispielsweise Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Aluminiumoxid, Aluminiumoxynitrid, Aluminiumnitridoxid, Aluminiumnitrid, Hafniumoxid, Hafniumoxynitrid, Hafniumnitridoxid, Hafniumnitrid oder dergleichen verwendet wird.
  • Beispielsweise kommt vorzugsweise eine mehrschichtige Struktur aus einem Material mit hohem k, wie z. B. Aluminiumoxid, und einem Material mit hoher Spannungsfestigkeit, wie z. B. Siliziumoxynitrid, zum Einsatz. Bei der Struktur kann der Kondensator 100 dank einem Material mit hohem keine ausreichende Kapazität aufweisen und eine erhöhte Spannungsfestigkeit aufweisen. Somit kann ein elektrostatischer Durchbruch des Kondensators 100 verhindert werden, was zu einer Verbesserung der Zuverlässigkeit des Kondensators 100 führt.
  • Anschließend wird ein leitender Film, der zu dem Leiter 120 wird, über dem Isolator 130 ausgebildet. Es sei angemerkt, dass der leitende Film, der dem Leiter 120 wird, kann unter Verwendung eines Materials und eines Verfahrens ausgebildet werden, die denjenigen für den Leiter 110 ähnlich sind. Anschließend werden unnötige Abschnitte des leitenden Films, der dem Leiter 120 wird, abgeätzt. Dann wird die Photolackmaske entfernt, so dass der Leiter 120 ausgebildet wird.
  • Der Leiter 120 wird vorzugsweise derart bereitgestellt, dass er die Oberseite und die Seitenflächen des Leiters 110 bedeckt, wobei der Isolator 130 dazwischen angeordnet ist. Bei dieser Struktur ist die Seitenfläche des Leiters 110 zu dem Leiter 120 zugewandt, wobei der Isolator 130 dazwischen angeordnet ist. Demzufolge kann bei dem Kondensator 100 ein Kondensator mit großer Kapazität pro projizierte Fläche ausgebildet werden, da die Summe der Fläche der Oberseite und der Seitenflächen des Leiters 110 als Kondensator dient.
  • Als Nächstes wird der Isolator 150 ausgebildet, der den Kondensator 100 bedeckt (siehe 25). Ein Isolator, der zu dem Isolator 150 wird, kann unter Verwendung eines Materials und eines Verfahrens ausgebildet werden, die denjenigen für den Isolator 286 und dergleichen ähnlich sind.
  • Durch den vorstehenden Prozess kann die Halbleitervorrichtung, die den Kondensator 100, den Transistor 200 und den Transistor 400 beinhaltet, hergestellt werden. Wie in 27 bis 32 dargestellt, können der Kondensator 100, der Transistor 200 und der Transistor 400 hergestellt werden, indem das bei dieser Ausführungsform beschriebene Herstellungsverfahren der Halbleitervorrichtung verwendet wird.
  • Einer Ausführungsform der vorliegenden Erfindung entsprechend kann eine Halbleitervorrichtung bereitgestellt werden, die miniaturisiert oder hoch integriert werden kann. Einer weiteren Ausführungsform der vorliegenden Erfindung entsprechend kann eine Halbleitervorrichtung mit vorteilhaften elektrischen Eigenschaften bereitgestellt werden. Einer weiteren Ausführungsform der vorliegenden Erfindung entsprechend kann eine Halbleitervorrichtung mit niedrigem Sperrstrom bereitgestellt werden. Einer weiteren Ausführungsform der vorliegenden Erfindung entsprechend kann ein Transistor mit hohem Durchlassstrom bereitgestellt werden. Einer weiteren Ausführungsform der vorliegenden Erfindung entsprechend kann eine sehr zuverlässige Halbleitervorrichtung bereitgestellt werden. Einer weiteren Ausführungsform der vorliegenden Erfindung entsprechend kann eine Halbleitervorrichtung mit niedrigem Stromverbrauch bereitgestellt werden. Einer weiteren Ausführungsform der vorliegenden Erfindung entsprechend kann eine Halbleitervorrichtung mit hoher Produktivität hergestellt werden.
  • <Modifikationsbeispiel der Halbleitervorrichtung>
  • Nachstehend wird ein Modifikationsbeispiel für den bei dieser Ausführungsform beschriebenen Transistor anhand von 34 beschrieben. Es sei angemerkt, dass bei der in 34 dargestellten Halbleitervorrichtung Komponenten mit den gleichen Funktionen wie die Komponenten, die in der Halbleitervorrichtung, die bei <Strukturbeispiel einer Halbleitervorrichtung> beschrieben worden ist, enthalten sind, durch die gleichen Bezugszeichen gekennzeichnet sind.
  • Der in 34 dargestellte Transistor 200 unterscheidet sich von der bei <Strukturbeispiel einer Halbleitervorrichtung> beschriebenen Halbleitervorrichtung mindestens in den Formen der Seitenfläche des Isolators 250, der Seitenfläche des Isolators 252, der Seitenfläche des Leiters 260 und der Seitenfläche des Isolators 270. Der in 34 dargestellte Transistor 400 unterscheidet sich von der bei <Strukturbeispiel einer Halbleitervorrichtung> beschriebenen Halbleitervorrichtung mindestens in den Formen der Seitenfläche des Isolators 450, der Seitenfläche des Isolators 452, der Seitenfläche des Leiters 460 und der Seitenfläche des Isolators 471.
  • Insbesondere kann, wie in 34 dargestellt, die Seitenfläche des Isolators 250, die Seitenfläche des Isolators 252, die Seitenfläche des Leiters 260 und die Seitenfläche des Isolators 271 einen Kegelwinkel in Bezug auf die Oberseite des Oxids 230 aufweisen. Außerdem kann die Seitenfläche des Isolators 450, die Seitenfläche des Isolators 452, die Seitenfläche des Leiters 460 und die Seitenfläche des Isolators 471 einen Kegelwinkel in Bezug auf die Oberseite des Oxids 430 aufweisen. Mit dieser Form kann die Abdeckung mit dem Isolator 273 und dem Isolator 274 verbessert werden.
  • Die Strukturen, Verfahren und dergleichen, die bei dieser Ausführungsform beschrieben worden sind, können in geeigneter Kombination mit beliebigen der Strukturen, Verfahren und dergleichen, die bei den anderen Ausführungsformen beschrieben werden, verwendet werden.
  • (Ausführungsform 5)
  • Bei dieser Ausführungsform werden Ausführungsformen einer Halbleitervorrichtung anhand von 35 beschrieben.
  • <Speichervorrichtung>
  • Eine Halbleitervorrichtung in 35 ist eine Speichervorrichtung, die einen Transistor 400, einen Transistor 300, einen Transistor 200 und einen Kondensator 100 beinhaltet. Eine Ausführungsform der Speichervorrichtung wird nachstehend anhand von 35 beschrieben.
  • Es handelt sich bei dem Transistor 200 um einen Transistor, der ein Metalloxid in einem Kanalbildungsbereich enthält, und ein beliebiger der Transistoren, die bei der vorstehenden Ausführungsform beschrieben worden sind, kann dafür verwendet werden. Der Transistor, der bei der vorstehenden Ausführungsform beschrieben worden ist, kann mit hoher Ausbeute ausgebildet werden, auch wenn er miniaturisiert wird, was zu einer Miniaturisierung des Transistors 200 führt. Unter Verwendung eines derartigen Transistors bei der Speichervorrichtung kann die Speichervorrichtung miniaturisiert oder hoch integriert werden. Da der Sperrstrom des Transistors, der bei der vorstehenden Ausführungsform beschrieben worden ist, niedrig ist, können, indem der Transistor bei der Speichervorrichtung verwendet wird, gespeicherte Daten für eine lange Zeit gehalten werden. Mit anderen Worten: Ein Aktualisierungsvorgang ist unnötig oder die Häufigkeit der Aktualisierungsvorgänge ist sehr gering, was zu einem ausreichend geringen Stromverbrauch der Speichervorrichtung führt.
  • In 35 ist die Leitung 1001 elektrisch mit der Source des Transistors 300 verbunden. Die Leitung 1002 ist elektrisch mit dem Drain des Transistors 300 verbunden. Die Leitung 1003 ist elektrisch mit dem Anschluss von Source und Drain des Transistors 200 verbunden. Die Leitung 1004 ist elektrisch mit dem ersten Gate des Transistors 200 verbunden. Die Leitung 1006 ist elektrisch mit dem zweiten Gate des Transistors 200 verbunden. Das Gate des Transistors 300 und der andere Anschluss von Source und Drain des Transistors 200 sind elektrisch mit einer Elektrode des Kondensators 100 verbunden. Die Leitung 1005 ist elektrisch mit der anderen Elektrode des Kondensators 100 verbunden. Die Leitung 1007 ist elektrisch mit der Source des Transistors 400 verbunden. Die Leitung 1008 ist elektrisch mit dem ersten Gate des Transistors 400 verbunden. Die Leitung 1009 ist elektrisch mit dem zweiten Gate des Transistors 400 verbunden. Die Leitung 1010 ist elektrisch mit dem Drain des Transistors 400 verbunden. Die Leitung 1006, die Leitung 1007, die Leitung 1008 und die Leitung 1009 sind elektrisch miteinander verbunden.
  • Die in 35 dargestellte Halbleitervorrichtung weist ein Merkmal auf, dass das Potential des Gates des Transistors 300 gehalten werden kann, und somit können wie folgt Daten geschrieben, gehalten und gelesen werden.
  • Das Schreiben und das Halten von Daten werden beschrieben. Zuerst wird das Potential der Leitung 1004 auf ein Potential, auf dem der Transistor 200 eingeschaltet wird, eingestellt, so dass der Transistor 200 eingeschaltet wird. Demzufolge wird das Potential der Leitung 1003 dem Knoten FG zugeführt, in dem das Gate des Transistors 300 und eine Elektrode des Kondensators 100 elektrisch miteinander verbunden sind. Das heißt, dass dem Gate des Transistors 300 eine vorbestimmte Ladung zugeführt wird (Schreiben). Hier wird eine der zwei Art/en von Ladungen zugeführt, die verschiedene Potentialpegel liefern (nachstehend als niedrige Ladung und hohe Ladung bezeichnet). Danach wird das Potential der Leitung 1004 auf ein Potential, auf dem der Transistor 200 ausgeschaltet wird, eingestellt, so dass der Transistor 200 ausgeschaltet wird; somit wird die Ladung in dem Knoten F G gehalten (Halten).
  • In dem Fall, in dem der Sperrstrom des Transistors 200 niedrig ist, wird die Ladung des Knotens FG für eine lange Zeit gehalten.
  • Als Nächstes wird das Lesen von Daten beschrieben. Ein geeignetes Potential (ein Lesepotential) wird der Leitung 1005 zugeführt, während der Leitung 1001 ein vorbestimmtes Potential (ein konstantes Potential) zugeführt wird, wodurch das Potential der Leitung 1002 je nach der Menge der an dem Knoten FG gehaltenen Ladung variiert. Das liegt daran, dass im Falle der Verwendung eines n-Kanal-Transistors als Transistor 300 eine scheinbare Schwellenspannung Vth_H zu dem Zeitpunkt, zu dem die hohe Ladung dem Gate des Transistors 300 zugeführt wird, niedriger ist als eine scheinbare Schwellenspannung Vth_L zu dem Zeitpunkt, zu dem die niedrige Ladung dem Gate des Transistors 300 zugeführt wird. Hier bezeichnet eine scheinbare Schwellenspannung das Potential der Leitung 1005, das nötig ist, um den Transistor 300 in „einen leitenden Zustand“ zu versetzen. Daher wird das Potential der Leitung 1005 auf ein Potential V0 zwischen Vth_H und Vth_L eingestellt, wodurch die dem Knoten FG zugeführte Ladung bestimmt werden kann. Beispielsweise wird in dem Fall, in dem beim Schreiben die hohe Ladung dem Knoten FG zugeführt wird und das Potential der Leitung 1005 auf V0 (> Vth_H) liegt, der Transistor 300 in „den leitenden Zustand“ versetzt. Andererseits verbleibt in dem Fall, in dem die niedrige Ladung dem Knoten FG zugeführt wird, der Transistor 300 in dem nichtleitenden Zustand, auch wenn das Potential der Leitung 1005 auf V0 (< Vth_L) liegt. Daher können die Daten, die an dem Knoten FG gehalten werden, gelesen werden, indem das Potential der Leitung 1002 bestimmt wird.
  • <Struktur der Speichervorrichtung >
  • 35 ist eine Querschnittsansicht der Speichervorrichtung, die den Kondensator 100, den Transistor 200, den Transistor 300 und den Transistor 400 beinhaltet. Bei der Speichervorrichtung in 35 sind Komponenten mit gleichen Funktionen wie die Komponenten der Halbleitervorrichtungen und der Speichervorrichtungen, die bei den vorstehenden Ausführungsformen beschrieben worden sind, mit gleichen Bezugszeichen versehen.
  • Die Speichervorrichtung einer Ausführungsform der vorliegenden Erfindung beinhaltet den Transistor 300, den Transistor 200, den Transistor 400 und den Kondensator 100, wie in 35 dargestellt. Der Transistor 200 und der Transistor 400 sind oberhalb des Transistors 300 bereitgestellt, und der Kondensator 100 ist oberhalb des Transistors 300, des Transistors 200 und des Transistors 400 bereitgestellt.
  • Es sei angemerkt, dass als Kondensator 100, Transistor 200, Transistor 300 und Transistor 400 ein beliebiger der Kondensatoren und der Transistoren, die in der bei den vorstehenden Ausführungsformen beschriebenen Halbleitervorrichtungen enthalten sind, verwendet werden kann. Es sei angemerkt, dass der Kondensator 100, der Transistor 300, der Transistor 200 und der Transistor 400 in 35 nur Beispiele und nicht auf diese Struktur beschränkt sind; ein geeigneter Transistor kann entsprechend einer Schaltungsstruktur oder einem Betriebsverfahren verwendet werden.
  • Es wird eine Vereinzelungslinie (auch als Anreißlinie, Trennlinie oder Schnittlinie bezeichnet) beschrieben, die bereitgestellt wird, wenn ein großes Substrat in Halbleiterelemente eingeteilt werden, so dass mehrere Halbleitervorrichtungen jeweils in Chipform ausgebildet werden. In einem Beispiel für ein Trennverfahren wird beispielsweise eine Nut (eine Vereinzelungslinie) zum Trennen der Halbleiterelemente an dem Substrat ausgebildet, und dann wird das Substrat entlang der Vereinzelungslinie geschnitten, so dass mehrere getrennte Halbleitervorrichtungen erhalten werden. 35 ist beispielsweise eine Querschnittsansicht einer Struktur 500 in der Nähe der Vereinzelungslinie.
  • Wie bei der Struktur 500 dargestellt, werden beispielsweise eine Öffnung, die den Isolator 210 erreicht, in dem Isolator 280, dem Isolator 274, dem Isolator 273, dem Isolator 222, dem Isolator 220, dem Isolator 216, dem Isolator 214 und dem Isolator 212 in der Nähe eines Bereichs bereitgestellt, der sich mit der Vereinzelungslinie überlappt, die in einem Endabschnitt der Speicherzelle mit dem Transistor 200 oder dem Transistor 400 ausgebildet ist. Ferner ist der Isolator 282 derart bereitgestellt, dass er Seitenflächen des Isolators 280, des Isolators 274, des Isolators 273, des Isolators 222, des Isolators 220, des Isolators 216, des Isolators 214 und des Isolators 212 sowie der Oberseite des Isolators 210 bedeckt.
  • Daher ist in der der Öffnung der Isolator 210 in Kontakt mit dem Isolator 282. Zu diesem Zeitpunkt werden der Isolator 210 und derlsolator 282 unter Verwendung des gleichen Materials und des gleichen Verfahrens ausgebildet, wodurch die Adhäsion dazwischen verbessert werden kann. Beispielsweise kann Aluminiumoxid verwendet werden.
  • Bei dieser Struktur können der Isolator 280, der Transistor 200 und der Transistor 400 von dem Isolator 210 und dem Isolator 282 eingeschlossen sein. Das Oxid 360, der Isolator 222 und der Isolator 282 weisen jeweils eine Funktion zum Verhindern der Diffusion von Sauerstoff, Wasserstoff und Wasser auf; daher kann verhindert werden, dass dann, selbst wenn das Substrat für jeden Schaltungsbereich, in dem das Halbleiterelement dieser Ausführungsform ausgebildet ist, unterteilt ist, um zu einer Vielzahl von Chips zu verarbeiten, Verunreinigungen, wie z. B. Wasserstoff oder Wasser, von der Richtung einer Seitenfläche des unterteilten Substrats in den Transistor 200 oder den Transistor 400 diffundieren.
  • Bei dieser Struktur kann ferner verhindert werden, dass überschüssiger Sauerstoff in dem Isolator 280 zur Außenseite des Isolators 282 und des Isolators 222 diffundiert. Demzufolge wird überschüssiger Sauerstoff in dem Isolator 280 dem Oxid effizient zugeführt, in dem der Kanal in dem Transistor 200 oder dem Transistor 400 gebildet wird. Der Sauerstoff kann Sauerstofffehlstellen in dem Oxid verringern, in dem der Kanal in dem Transistor 200 oder dem Transistor 400 gebildet wird. Demzufolge kann das Oxid, in dem der Kanal in dem Transistor 200 oder dem Transistor 400 gebildet wird, ein Metalloxid mit einer niedrigen Dichte der Defektzustände und stabilen Eigenschaften sein. Das heißt, dass eine Veränderung der elektrischen Eigenschaften des Transistors 200 oder des Transistors 400 verhindert werden und die Zuverlässigkeit erhöht werden können.
  • Das Vorstehende ist die Beschreibung des Strukturbeispiels. Unter Verwendung dieser Struktur kann eine Halbleitervorrichtung, der einen Transistor beinhaltet, der ein Metalloxid enthält, eine verhinderte Veränderung der elektrischen Eigenschaften und eine hohe Zuverlässigkeit aufweisen. Alternativ kann der Stromverbrauch einer Halbleitervorrichtung, die einen Transistor beinhaltet, der ein Metalloxid enthält, verringert werden. Alternativ kann bei einer Halbleitervorrichtung, die einen Transistor beinhaltet, der ein Metalloxid enthält, eine Miniaturisierung oder eine hohe Integration erzielt werden. Alternativ kann eine miniaturisierte oder hoch integrierte Halbleitervorrichtung mit hoher Produktivität bereitgestellt werden.
  • <Struktur eines Speicherzellenarrays>
  • 36 stellt ein Beispiel für ein Speicherzellenarray dieser Ausführungsform dar. Indem die Transistoren 200 als Speicherzellen in einer Matrix angeordnet werden, kann ein Speicherzellenarray ausgebildet werden.
  • Es sei angemerkt, dass die Speichervorrichtung in 36 einer Halbleitervorrichtung entspricht, bei der ein Speicherzellenarray gebildet wird, indem die in 35 dargestellten Speichervorrichtungen in einer Matrix angeordnet werden. Es sei angemerkt, dass ein einzelner Transistor 400 Rückgate-Spannungen der Vielzahl von Transistoren 200 steuern kann. Aus diesem Grund kann die Anzahl von Transistoren 400 kleiner sein als die Anzahl von Transistoren 200.
  • Demzufolge ist in 36 der in 35 dargestellte Transistor 400 nicht dargestellt. 35 ist eine Querschnittsansicht, die einen Teil einer Zeile darstellt, in der die in 35 dargestellten Speichervorrichtungen in einer Matrix angeordnet sind.
  • Außerdem unterscheidet sich die Struktur des Transistors 300 von derjenigen in 35. Bei dem in 36 dargestellten Transistor 300 weist der Halbleiterbereich 313 (Teil des Substrats 311), in dem ein Kanal gebildet wird, eine vorspringende Form auf. Ferner ist der Leiter 316 derart bereitgestellt, dass er eine Seitenfläche und die Oberseite des Halbleiterbereichs 313 bedeckt, wobei der Isolator 315 dazwischen angeordnet ist. Es sei angemerkt, dass für den Leiter 316 ein Material zum Anpassen der Austrittsarbeit verwendet werden kann. Ein derartiger Transistor 300 wird auch als FIN-Transistor bezeichnet, da der vorspringende Abschnitt des Halbleitersubstrats genutzt wird. Ein Isolator, der als Maske zum Ausbilden des vorspringenden Abschnitts dient, kann in Kontakt mit dem oberen Abschnitt des vorspringenden Abschnitts bereitgestellt sein. Obwohl hier der Fall beschrieben wird, in dem der vorspringende Abschnitt durch Verarbeiten eines Teils des Halbleitersubstrats ausgebildet wird, kann ein Halbleiterfilm mit einer vorspringenden Form durch Verarbeiten eines SOI-Substrats ausgebildet werden.
  • Bei der Speichervorrichtung in 36 sind eine Speicherzelle 650a und eine Speicherzelle 650b nebeneinander angeordnet. Die Speicherzelle 650a und die Speicherzelle 650b beinhalten jeweils den Transistor 300, den Transistor 200 und den Kondensator 100 und sind jeweils elektrisch mit der Leitung 1001, der Leitung 1002, der Leitung 1003, der Leitung 1004, der Leitung 1005 und der Leitung 1006 verbunden. Sowohl bei der Speicherzelle 650a als auch bei der Speicherzelle 650b entspricht ein Knoten, bei dem ein Gate des Transistors 300 und eine Elektrode des Kondensators 100 elektrisch miteinander verbunden sind, einem Knoten FG. Es sei angemerkt, dass die Leitung 1002 von der Speicherzelle 650a und der Speicherzelle 650b, die nebeneinander angeordnet sind, gemeinsam verwendet wird.
  • Es ist in dem Fall, in dem Speicherzellen als Array angeordnet sind, notwendig, dass beim Lesevorgang Daten einer gewünschten Speicherzelle gelesen werden. Beispielsweise können im Falle eines NOR-Speicherzellenarrays nur Daten einer gewünschten Speicherzelle gelesen werden, indem die Transistoren 300 der Speicherzellen, aus denen keine Daten gelesen werden, ausgeschaltet werden. In diesem Fall kann eine Konfiguration zum Einsatz kommen, bei der nur Daten einer gewünschten Speicherzelle gelesen werden können, indem ein Potential, auf dem der Transistor 300 unabhängig von der dem Knoten FG zugeführten Ladung ausgeschaltet wird, d. h. ein Potential, das niedriger ist als Vth_H , der Leitung 1005 zugeführt wird, die mit den Speicherzellen verbunden ist, aus denen keine Daten gelesen werden. Alternativ können beispielsweise im Falle eines NAND-Speicherzellenarrays nur Daten einer gewünschten Speicherzelle gelesen werden, indem die Transistoren 300 der Speicherzellen, aus denen keine Daten gelesen werden, eingeschaltet werden. In diesem Fall kann eine Konfiguration zum Einsatz kommen, bei der nur Daten einer gewünschten Speicherzelle gelesen werden können, indem ein Potential, auf dem der Transistor 300 unabhängig von der dem Knoten FG zugeführten Ladung eingeschaltet wird, d. h. ein Potential, das höher ist als Vth_L , der Leitung 1005 zugeführt wird, die mit den Speicherzellen verbunden ist, aus denen keine Daten gelesen werden.
  • Unter Verwendung dieser Struktur können bei einer Halbleitervorrichtung, die einen Transistor beinhaltet, der einen Oxidhalbleiter enthält, eine Veränderung der elektrischen Eigenschaften verhindert und die Zuverlässigkeit verbessert werden. Alternativ kann der Stromverbrauch einer Halbleitervorrichtung, die einen Transistor beinhaltet, der einen Oxidhalbleiter enthält, verringert werden. Alternativ kann bei einer Halbleitervorrichtung, die einen Transistor beinhaltet, der einen Oxidhalbleiter enthält, eine Miniaturisierung oder eine hohe Integration erzielt werden. Alternativ kann eine miniaturisierte oder hoch integrierte Halbleitervorrichtung mit hoher Produktivität bereitgestellt werden.
  • Die Strukturen, Verfahren und dergleichen, die bei dieser Ausführungsform beschrieben worden sind, können in geeigneter Kombination mit beliebigen der Strukturen, Verfahren und dergleichen verwendet werden, die bei den anderen Ausführungsformen beschrieben werden.
  • (Ausführungsform 6)
  • Bei dieser Ausführungsform wird ein NOSRAM als Beispiel für eine Speichervorrichtung, die einen Transistor, bei dem ein Oxid für einen Halbleiter verwendet wird (nachstehend als OS-Transistor bezeichnet), und einen Kondensator beinhaltet, welche eine Ausführungsform der vorliegenden Erfindung ist, anhand von 37 und 38 beschrieben. NOSRAM (eingetragenes Warenzeichen) ist eine Abkürzung für „nichtflüchtiges Oxidhalbleiter-RAM (nonvolatile oxide semiconductor RAM)“, welches ein RAM darstellt, das eine Verstärkungszellen- (2T- oder 3T-) Speicherzelle beinhaltet. Es sei angemerkt, dass nachstehend eine Speichervorrichtung mit einem OS-Transistor, wie z. B. ein NOSRAM, in einigen Fällen als OS-Speicher bezeichnet wird.
  • Eine Speichervorrichtung, bei der ein OS-Transistor in einer Speicherzelle verwendet wird (nachstehend als „OS-Speicher“ bezeichnet), wird bei einem NOSRAM verwendet. Es handelt sich bei dem OS-Speicher um einen Speicher, der mindestens einen Kondensator und einen OS-Transistor beinhaltet, der das Laden und Entladen des Kondensators steuert. Da es sich bei dem OS-Transistor um einen Transistor mit sehr niedrigem Sperrstrom handelt, weist der OS-Speicher ausgezeichnete Halteeigenschaften auf, und kann daher als nichtflüchtiger Speicher dienen.
  • «NOSRAM»
  • 37 stellt ein Strukturbeispiel eines NOSRAM dar. Ein NOSRAM 1600 in 37 beinhaltet ein Speicherzellenarray 1610, eine Steuerung 1640, einen Zeilentreiber 1650, einen Spaltentreiber 1660 und einen Ausgangstreiber 1670. Es sei angemerkt, dass es sich bei dem NOSRAM 1600 um ein mehrstufiges NOSRAM handelt, in dem eine Speicherzelle mehrstufige Daten speichert.
  • Das Speicherzellenarray 1610 beinhaltet eine Vielzahl von Speicherzellen 1611, eine Vielzahl von Wortleitungen WWL und RWL, eine Vielzahl von Bitleitungen BL und eine Vielzahl von Source-Leitungen SL. Die Wortleitungen WWL sind Schreib-Wortleitungen, und die Wortleitungen RWL sind Lese-Wortleitungen. Bei dem NOSRAM 1600 speichert eine Speicherzelle 1611 3-Bit (8-stufige) Daten.
  • Die Steuerung 1640 steuert das NOSRAM 1600 als Ganzes und schreibt Daten WDA[31:0] und liest Daten RDA[31:0] aus. Die Steuerung 1640 verarbeitet Befehlssignale, die von außen eingegeben werden (z. B. ein Chip-Enable-Signal und ein Write-Enable-Signal), um Steuersignale des Zeilentreibers 1650, des Spaltentreibers 1660 und des Ausgangstreibers 1670 zu erzeugen.
  • Der Zeilentreiber 1650 weist eine Funktion zum Auswählen einer Zeile auf, auf die zugegriffen werden soll. Der Zeilentreiber 1650 beinhaltet einen Zeilendecoder 1651 und einen Wortleitungstreiber 1652.
  • Der Spaltentreiber 1660 steuert die Source-Leitung SL und die Bitleitung BL an. Der Spaltentreiber 1660 beinhaltet einen Spaltendecoder 1661, einen Schreibtreiber 1662 und eine Digital-Analog-Wandlerschaltung (digital-analog converter circuit, DAC) 1663.
  • Die DAC 1663 wandelt digitale 3-Bit-Daten in eine analoge Spannung um. Die DAC 1663 wandelt 32-Bit-Daten WDA[31:0] in eine analoge Spannung pro 3 Bits um.
  • Der Schreibtreiber 1662 weist die folgenden Funktionen auf: eine Funktion zum Vorladen der Source-Leitung SL, eine Funktion zum Versetzen der Source-Leitung SL in einen potentialfreien Zustand, eine Funktion zum Auswählen der Source-Leitung SL, eine Funktion zum Eingeben einer Schreibspannung, die von der DAC 1663 erzeugt wird, in die ausgewählte Source-Leitung SL, eine Funktion zum Vorladen der Bitleitung BL, eine Funktion zum Versetzen der Bitleitung BL in einen potentialfreien Zustand und dergleichen.
  • Der Ausgangstreiber 1670 beinhaltet einen Wähler 1671, eine Analog-Digital-Wandlerschaltung (analog-digital converter circuit, ADC) 1672 und einen Ausgangspuffer 1673. Der Wähler 1671 wählt eine Source-Leitung SL, auf die zugegriffen werden soll, aus und überträgt eine Spannung der ausgewählten Source-Leitung SL auf die ADC 1672. Die ADC 1672 weist eine Funktion zum Umwandeln einer analogen Spannung in digitale 3-Bit-Daten auf. In der ADC 1672 wird die Spannung der Source-Leitung SL in 3-Bit-Daten umgewandelt, und der Ausgangspuffer 1673 speichert die Daten, die von der ADC 1672 ausgegeben werden.
  • <Speicherzelle>
  • 38(A) ist ein Schaltplan, der ein Konfigurationsbeispiel der Speicherzelle 1611 zeigt. Die Speicherzelle 1611 ist eine 2T-Verstärkungszelle und die Speicherzelle 1611 ist elektrisch mit den Wortleitungen WWL und RWL, der Bitleitung BL, der Source-Leitung SL sowie der Leitung BGL verbunden. Die Speicherzelle 1611 beinhaltet einen Knoten SN, einen OS-Transistor MO61, einen Transistor MP61 und einen Kondensator C61. Der OS-Transistor MO61 ist ein Schreibtransistor. Der Transistor MP61 ist ein Lesetransistor und wird beispielsweise unter Verwendung eines p-Kanal-Si-Transistors ausgebildet. Der Kondensator C61 ist ein Speicherkondensator zum Halten der Spannung des Knotens SN. Der Knoten SN ist ein Datenhalteknoten und entspricht hier einem Gate des Transistors MP61.
  • Der Schreibtransistor der Speicherzelle 1611 wird unter Verwendung des OS-Transistors MO61 ausgebildet; das NOSRAM 1600 kann deshalb Daten für eine lange Zeit halten.
  • Im Beispiel der 38(A) handelt es sich bei der Bitleitung BL um eine gemeinsame Bitleitung für Schreiben und Lesen; wie in 38(B) gezeigt, können jedoch eine Schreib-Bitleitung WBL und eine Lese-Bitleitung RBL bereitgestellt werden.
  • 38(C) bis 38(E) zeigen weitere Strukturbeispiele der Speicherzelle. 38(C) bis 38(E) zeigen Beispiele, in denen die Schreib-Bitleitung WBL und die Lese-Bitleitung RBL bereitgestellt sind; wie in 38(A) gezeigt, kann eine Bitleitung BL, die beim Schreiben und Lesen gemeinsam verwendet wird, bereitgestellt werden.
  • Eine in 38(C) gezeigte Speicherzelle 1612 ist ein Modifikationsbeispiel der Speicherzelle 1611, in der der Lesetransistor durch einen n-Kanal-Transistor (MN61) ersetzt ist. Der Transistor MN61 kann ein OS-Transistor oder ein Si-Transistor sein.
  • In den Speicherzellen 1611 und 1612 kann es sich bei dem OS-Transistor MO61 um einen OS-Transistor mit keinem Rückgate handeln.
  • Eine in 38(D) gezeigte Speicherzelle 1613 ist eine 3T-Verstärkungszelle und ist elektrisch mit den Wortleitungen WWL und RWL, den Bitleitungen WBL und RBL, der Source-Leitung SL, der Leitung BGL sowie einer Leitung PCL verbunden. Die Speicherzelle 1613 beinhaltet den Knoten SN, einen OS-Transistor MO62, einen Transistor MP62, einen Transistor MP63 und einen Kondensator C62. Der OS-Transistor MO62 ist ein Schreibtransistor. Der Transistor MP62 ist ein Lesetransistor, und der Transistor MP63 ist ein Auswahltransistor.
  • Eine in 38(E) gezeigte Speicherzelle 1614 ist ein Modifikationsbeispiel der Speicherzelle 1613, in der der Lesetransistor und der Auswahltransistor durch n-Kanal-Transistoren (MN62 und MN63) ersetzt sind. Die Transistoren MN62 und MN63 können jeweils ein OS-Transistor oder ein Si-Transistor sein.
  • Die OS-Transistoren, die in den Speicherzellen 1611 bis 1614 bereitgestellt sind, können jeweils ein Transistor mit keinem Rückgate oder ein Transistor mit einem Rückgate sein.
  • Es gibt theoretisch keine Einschränkung der Anzahl von Neuschreibvorgängen des NOSRAM 1600, da durch das Laden und Entladen des Kondensators C61 Daten erneut geschrieben werden; Daten können mit geringem Strom geschrieben und gelesen werden. Darüber hinaus kann die Aktualisierungsrate verringert werden, da Daten für eine lange Zeit gehalten werden können.
  • In dem Fall, in dem die Halbleitervorrichtung, die bei einer der vorstehenden Ausführungsformen beschrieben worden ist, für die Speicherzellen 1611, 1612, 1613 und 1614 verwendet wird, kann der Transistor 200 als OS-Transistoren MO61 und MO62 verwendet werden, der Kondensator 100 kann als Kondensatoren C61 und C62 verwendet werden, und der Transistor 300 kann als Transistoren MP61 und MN62 verwendet werden. Daher kann die Fläche, die in der Draufsicht von jedem Transistor-Kondensator-Paar eingenommen wird, verringert werden; folglich kann die Speichervorrichtung dieser Ausführungsform weiter hoch integriert werden. Als Ergebnis kann die Speicherkapazität pro Flächeneinheit der Speichervorrichtung dieser Ausführungsform erhöht werden.
  • Die bei dieser Ausführungsform beschriebene Struktur kann in einer geeigneten Kombination mit einer beliebigen der bei den anderen Ausführungsformen beschriebenen Strukturen verwendet werden.
  • (Ausführungsform 7)
  • Bei dieser Ausführungsform wird ein DOSRAM als Beispiel für eine Speichervorrichtung einer Ausführungsform der vorliegenden Erfindung, die einen OS-Transistor und einen Kondensator beinhaltet, anhand von 39 und 40 beschrieben. DOSRAM (eingetragenes Warenzeichen) steht für „dynamisches Oxidhalbleiter-RAM (dynamic oxide semiconductor RAM)“, welches ein RAM darstellt, das eine 1T1C- (einen Transistor und einen Kondensator enthaltende) Speicherzelle beinhaltet. Wie im NOSRAM wird ein OS-Speicher im DOSRAM verwendet.
  • «DOSRAM 1400»
  • 39 stellt ein Strukturbeispiel des DOSRAM dar. Wie in 39 dargestellt, beinhaltet ein DOSRAM 1400 eine Steuerung 1405, eine Zeilenschaltung 1410, eine Spaltenschaltung 1415 und eine Speicherzelle sowie ein Leseverstärkerarray 1420 (nachstehend als MC-SA-Array 1420 bezeichnet).
  • Die Zeilenschaltung 1410 beinhaltet einen Decoder 1411, eine Wortleitungstreiberschaltung 1412, einen Spaltenwähler 1413 und eine Leseverstärker-Treiberschaltung 1414. Die Spaltenschaltung 1415 beinhaltet ein globales Leseverstärkerarray 1416 und eine Eingabe-/Ausgabe-Schaltung 1417. Das globale Leseverstärkerarray 1416 beinhaltet eine Vielzahl von globalen Leseverstärkern 1447. Das MC-SA-Array 1420 beinhaltet ein Speicherzellenarray 1422, ein Leseverstärkerarray 1423 sowie globale Bitleitungen GBLL und GBLR.
  • (MC-SA-Array 1420)
  • Das MC-SA-Array 1420 weist eine mehrschichtige Struktur auf, bei der das Speicherzellenarray 1422 über dem Leseverstärkerarray 1423 angeordnet ist. Die globalen Bitleitungen GBLL und GBLR sind über dem Speicherzellenarray 1422 angeordnet. Bei dem DOSRAM 1400 kommt eine hierarchische Bitleitungsstruktur zum Einsatz, bei der die Bitleitungen in lokale und globale Bitleitungen eingestuft sind.
  • Das Speicherzellenarray 1422 beinhaltet N lokale Speicherzellenarrays 1425<0> bis 1425<N-1> (N ist eine ganze Zahl von größer als oder gleich 2). 40(A) stellt ein Strukturbeispiel des lokalen Speicherzellenarrays 1425 dar. Das lokale Speicherzellenarray 1425 beinhaltet eine Vielzahl von Speicherzellen 1445, eine Vielzahl von Wortleitungen WL und eine Vielzahl von Bitleitungen BLL und BLR. Im Beispiel der 40(A) weist das lokale Speicherzellenarray 1425 eine offene Bitleitungs-Architektur auf; jedoch kann es eine gefaltete Bitleitungs-Architektur aufweisen.
  • 40(B) zeigt ein Schaltungsstrukturbeispiel von jeder der Speicherzellen 1445. Die Speicherzellen 1445 beinhalten jeweils einen Transistor MW1, einen Kondensator CS1 sowie Anschlüsse B1 und B2. Der Transistor MW1 weist eine Funktion zum Steuern des Ladens und Entladens des Kondensators CS1 auf. Ein Gate des Transistors MW1 ist elektrisch mit der Wortleitung verbunden, ein erster Anschluss des Transistors MW1 ist elektrisch mit der Bitleitung verbunden, und ein zweiter Anschluss des Transistors MW1 ist elektrisch mit einem ersten Anschluss des Kondensators CS1 verbunden. Ein zweiter Anschluss des Kondensators CS1 ist elektrisch mit dem Anschluss B2 verbunden. Eine konstante Spannung (z. B. eine niedrige Stromversorgungsspannung) wird in den Anschluss B2 eingegeben.
  • In dem Fall, in dem die Halbleitervorrichtung, die bei einer der vorstehenden Ausführungsformen beschrieben worden ist, in jeder der Speicherzellen 1445 verwendet wird, kann der Transistor 200 als Transistor MW1 verwendet werden, und der Kondensator 100 kann als Kondensator CS1 verwendet werden. Daher kann die Fläche, die in der Draufsicht von jedem Transistor-Kondensator-Paar eingenommen wird, verringert werden; folglich kann die Speichervorrichtung dieser Ausführungsform hoch integriert werden. Als Ergebnis kann die Speicherkapazität pro Flächeneinheit der Speichervorrichtung dieser Ausführungsform erhöht werden.
  • Der Transistor MW1 beinhaltet ein Rückgate, und das Rückgate ist elektrisch mit dem Anschluss B1 verbunden. Somit kann die Schwellenspannung des Transistors MW1 durch eine Spannung, die an den Anschluss B1 angelegt wird, geändert werden. Beispielsweise kann eine feste Spannung (z. B. eine negative konstante Spannung) an den Anschluss B1 angelegt werden; alternativ kann die Spannung, die an den Anschluss B1 angelegt wird, in Reaktion auf den Betrieb des DOSRAM 1400 geändert werden.
  • Das Rückgate des Transistors MW1 kann elektrisch mit dem Gate, der Source und dem Drain des Transistors MW1 verbunden werden. Alternativ beinhaltet der Transistor MW1 nicht notwendigerweise das Rückgate.
  • Das Leseverstärkerarray 1423 beinhaltet N lokale Leseverstärkerarrays 1426<0> bis 1426<N-1>. Die lokalen Leseverstärkerarrays 1426 beinhalten jeweils ein Schaltarray 1444 und eine Vielzahl von Leseverstärkern 1446. Jeder der Leseverstärker 1446 ist elektrisch mit einem Bitleitungspaar verbunden. Die Leseverstärker 1446 weisen jeweils eine Funktion zum Vorladen des entsprechenden Bitleitungspaars, eine Funktion zum Verstärken einer Spannungsdifferenz des Bitleitungspaars und eine Funktion zum Halten der Spannungsdifferenz auf. Das Schaltarray 1444 weist eine Funktion zum Auswählen eines Bitleitungspaars und zum elektrischen Verbinden des ausgewählten Bitleitungspaars mit einem globalen Bitleitungspaar auf.
  • Hier werden zwei Bitleitungen, die durch den Leseverstärker gleichzeitig verglichen werden, als Bitleitungspaar bezeichnet. Zwei globale Bitleitungen, die durch den globalen Leseverstärker gleichzeitig verglichen werden, werden als globales Bitleitungspaar bezeichnet. Das Bitleitungspaar kann als Paar von Bitleitungen bezeichnet werden, und das globale Bitleitungspaar kann als Paar von globalen Bitleitungen bezeichnet werden. Hier bilden die Bitleitung BLL und die Bitleitung BLR ein Bitleitungspaar. Die globale Bitleitung GBLL und die globale Bitleitung GBLR bilden ein globales Bitleitungspaar. Nachstehend werden auch die Ausdrücke „Bitleitungspaar (BLL, BLR)“ und „globales Bitleitungspaar (GBLL, GBLR)“ verwendet.
  • (Steuerung 1405)
  • Die Steuerung 1405 weist eine Funktion zum Steuern des gesamten Betriebs des DOSRAM 1400 auf. Die Steuerung 1405 weist die folgenden Funktionen auf: eine Funktion zum Durchführen einer logischen Verknüpfung eines Befehlssignals, das von außen eingegeben wird, und zum Bestimmen eines Betriebsmodus, eine Funktion zum Erzeugen von Steuersignalen für die Zeilenschaltung 1410 und die Spaltenschaltung 1415, so dass der bestimmte Betriebsmodus ausgeführt wird, eine Funktion zum Halten eines Adresssignals, das von außen eingegeben wird, und eine Funktion zum Erzeugen eines internen Adresssignals.
  • (Zeilenschaltung 1410)
  • Die Zeilenschaltung 1410 weist eine Funktion zum Betreiben des MC-SA-Arrays 1420 auf. Der Decoder 1411 weist eine Funktion zum Decodieren eines Adresssignals auf. Die Wortleitungstreiberschaltung 1412 erzeugt ein Auswahlsignal zur Auswahl der Wortleitung WL einer Zeile, auf die zugegriffen werden soll.
  • Der Spaltenwähler 1413 und die Leseverstärker-Treiberschaltung 1414 sind Schaltungen zum Betreiben des Leseverstärkerarrays 1423. Der Spaltenwähler 1413 weist eine Funktion zum Erzeugen eines Auswahlsignals zur Auswahl der Bitleitung einer Spalte auf, auf die zugegriffen werden soll. Mit dem Auswahlsignal von dem Spaltenwähler 1413 wird das Schaltarray 1444 jedes lokalen Leseverstärkerarrays 1426 gesteuert. Mit dem Steuersignal von der Leseverstärker-Treiberschaltung 1414 wird jedes der Vielzahl von lokalen Leseverstärkerarrays 1426 unabhängig betrieben.
  • (Spaltenschaltung 1415)
  • Die Spaltenschaltung 1415 weist eine Funktion zum Steuern der Eingabe von Datensignalen WDA[31:0] und eine Funktion zum Steuern der Ausgabe von Datensignalen RDA[31:0] auf. Die Datensignale WDA[31:0] sind Schreibdatensignale, und die Datensignale RDA[31:0] sind Lesedatensignale.
  • Jeder der globalen Leseverstärker 1447 ist elektrisch mit dem globalen Bitleitungspaar (GBLL, GBLR) verbunden. Die globalen Leseverstärker 1447 weisen jeweils eine Funktion zum Verstärken einer Spannungsdifferenz des globalen Bitleitungspaars (GBLL, GBLR) und eine Funktion zum Halten der Spannungsdifferenz auf. Daten werden durch die Eingabe-/Ausgabe-Schaltung 1417 ins globale Bitleitungspaar (GBLL, GBLR) geschrieben und aus diesem gelesen.
  • Der Schreibvorgang des DOSRAM 1400 wird kurz beschrieben. Daten werden durch die Eingabe-/Ausgabe-Schaltung 1417 ins globale Bitleitungspaar geschrien. Die Daten des globalen Bitleitungspaars werden von dem globalen Leseverstärkerarray 1416 gehalten. Durch das Schaltarray 1444 des lokalen Leseverstärkerarrays 1426, das durch ein Adresssignal bestimmt wird, werden die Daten des globalen Bitleitungspaars ins Bitleitungspaar einer Spalte geschrieben, in die Daten geschrieben werden sollen. Das lokale Leseverstärkerarray 1426 verstärkt die geschriebenen Daten und hält dann die verstärkten Daten. In dem bestimmten lokalen Speicherzellenarray 1425 wird die Wortleitung WL der Zeile, in die Daten geschrieben werden sollen, durch die Zeilenschaltung 1410 ausgewählt, und die Daten, die bei dem lokalen Leseverstärkerarray 1426 gehalten werden, werden in die Speicherzelle 1445 der ausgewählten Zeile geschrieben
  • Der Lesevorgang des DOSRAM 1400 wird kurz beschrieben. Eine Zeile des lokalen Speicherzellenarrays 1425 wird durch ein Adresssignal bestimmt. In dem bestimmten lokalen Speicherzellenarray 1425 wird die Wortleitung WL einer Zeile ausgewählt, aus der Daten gelesen werden sollen, und die Daten der Speicherzelle 1445 werden in die Bitleitung geschrieben. Das lokale Leseverstärkerarray 1426 erfasst eine Spannungsdifferenz des Bitleitungspaars jeder Spalte als Daten und hält die Daten. Das Schaltarray 1444 schreibt die Daten einer Spalte, die durch das Adresssignal bestimmt wird, ins globale Bitleitungspaar; die Daten werden aus den Daten ausgewählt, die bei dem lokalen Leseverstärkerarray 1426 gehalten werden. Das globale Leseverstärkerarray 1416 erfasst und hält die Daten des globalen Bitleitungspaars. Die Daten, die bei dem globalen Leseverstärkerarray 1416 gehalten werden, werden an die Eingabe-/Ausgabe-Schaltung 1417 ausgegeben. Somit wird der Lesevorgang abgeschlossen.
  • Das DOSRAM 1400 weist im Grundsatz keine Einschränkung der Anzahl von Neuschreibvorgängen auf, und Daten können mit geringem Stromverbrauch gelesen und geschrieben werden, da durch das Laden und Entladen des Kondensators CS1 Daten erneut geschrieben werden. Eine einfache Schaltungsstruktur der Speicherzelle 1445 führt leicht zu einer Erhöhung der Kapazität.
  • Der Transistor MW1 ist ein OS-Transistor. Der sehr niedrige Sperrstrom des OS-Transistors kann eine Ladungsleckage aus dem Kondensator CS1 verhindern. Demzufolge ist die Haltezeit des DOSRAM 1400 wesentlich länger als diejenige eines DRAM. Dies ermöglicht eine seltenere Aktualisierung, wodurch der für Aktualisierungsvorgänge benötige Strom verringert werden kann. Deshalb wird das DOSRAM 1400 vorteilhaft für eine Speichervorrichtung verwendet, die große Daten häufig erneut schreiben kann, beispielsweise für einen Bildspeicher, der für eine Bildverarbeitung verwendet wird.
  • Da das MC-SA-Array 1420 eine mehrschichtige Struktur aufweist, kann die Bitleitung auf eine Länge verkürzt werden, die nahe an der Länge des lokalen Leseverstärkerarrays 1426 liegt. Eine kürzere Bitleitung hat eine geringere Bitleitungskapazität zur Folge, was ermöglicht, dass die Speicherkapazität der Speicherzelle 1445 verringert wird. Außerdem ermöglicht das Vorhandensein des Schaltarrays 1444 in dem lokalen Leseverstärkerarray 1426, dass die Anzahl von langen Bitleitungen abnimmt. Aus den vorstehend beschriebenen Gründen wird eine Last, die während des Zugriffs auf das DOSRAM 1400 betrieben wird, verringert, was zu einer Verringerung des Stromverbrauchs führt.
  • Die bei dieser Ausführungsform beschriebene Struktur kann in einer geeigneten Kombination mit einer beliebigen der bei den anderen Ausführungsformen beschriebenen Strukturen verwendet werden.
  • (Ausführungsform 8)
  • Bei dieser Ausführungsform wird ein feldprogrammierbares Gate-Array (FPGA) als Beispiel für eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung, die einen OS-Transistor und einen Kondensator beinhaltet, anhand von 41 bis 44 beschrieben. Beim FPGA dieser Ausführungsform wird ein OS-Speicher für einen Konfigurationsspeicher und ein Register verwendet. Hier wird ein derartiges FPGA als „OS-FPGA“ bezeichnet.
  • «OS-FPGA»
  • 41 (A) stellt ein Strukturbeispiel eines OS-FPGA dar. Ein in 41 (A) dargestelltes OS-FPGA 3110 ist zur Normally-Off- (NOFF-) Berechnung für den Kontextwechsel durch eine Struktur mit mehreren Kontexten und für feinkörniges Power-Gating geeignet. Das OS-FPGA 3110 beinhaltet eine Steuerung 3111, einen Worttreiber 3112, einen Datentreiber 3113 und einen programmierbaren Bereich 3115.
  • Der programmierbare Bereich 3115 beinhaltet zwei Eingangs-/Ausgangsblöcke (input/output blocks, lOBs) 3117 und einen Kern 3119. Die lOBs 3117 beinhalten jeweils eine Vielzahl von programmierbaren Eingabe-/Ausgabe-Schaltungen. Der Kern 3119 beinhaltet eine Vielzahl von Logik-Array-Blöcken (LABs) 3120 und eine Vielzahl von Schaltarray-Blöcken (SABs) 3130. Die LABs 3120 beinhalten jeweils eine Vielzahl von programmierbaren logischen Elementen (PLEs) 3121. 41(B) stellt ein Beispiel dar, in dem der LAB 3120 fünf PLEs 3121 beinhaltet. Wie in 41(C) dargestellt, beinhaltet der SAB 3130 eine Vielzahl von Schalterblöcken (SBs) 3131, die als Array angeordnet sind. Der LAB 3120 ist über seine Eingangsanschlüsse und die SABs 3130 mit den LABs 3120 in vier Richtungen (nach links, rechts, oben und unten) verbunden.
  • Der SB 3131 wird anhand von 42(A) bis 42(C) beschrieben. In 42(A) werden data, datab, Signale context[1:0] und Signale word[1:0] in den SB 3131 eingegeben. Es handelt sich bei data und datab um Konfigurationsdaten, und die Logik von data und diejenige von datab sind zueinander komplementär. Die Anzahl von Kontexten in dem OS-FPGA 3110 ist zwei, und die Signale context[1:0] sind Kontextauswahlsignale. Die Signale word[1:0] sind Wortleitungsauswahlsignale, und Leitungen, in die die Signale word[1:0] eingegeben werden, sind jeweils eine Wortleitung.
  • Der SB 3131 beinhaltet programmierbare Routing-Schalter (PRS) 3133[0] und 3133[1]. Die PRS 3133[0] und 3133[1] beinhalten jeweils einen Konfigurationsspeicher (configuration memory, CM), der komplementäre Daten speichern kann. Es sei angemerkt, dass in dem Fall, in dem man den PRS 3133[0] und den PRS 3133[1] nicht voneinander unterscheiden, sie jeweils als PRS 3133 bezeichnet werden. Das Gleiche gilt auch für andere Elemente.
  • 42(B) stellt ein Schaltungsstrukturbeispiel des PRS 3133[0] dar. Der PRS 3133[0] und der PRS 3133[1] weisen die gleiche Schaltungsstruktur auf. Der PRS 3133[0] und der PRS 3133[1] unterscheiden sich voneinander durch ein Kontextauswahlsignal und ein Wortleitungsauswahlsignal, welche eingegeben werden. Die Signale context[0] und word[0] werden in den PRS 3133[0] eingegeben, und die Signale context[1] und word[1] werden in den PRS 3133[1] eingegeben. Wenn beispielsweise in dem SB 3131 das Signal context[0] auf „H“ eingestellt wird, wird der PRS 3133[0] aktiviert.
  • Der PRS 3133[0] beinhaltet einen CM 3135 und einen Si-Transistor M31. Der Si-Transistor M31 ist ein Pass-Transistor, der durch den CM 3135 gesteuert wird. Der CM 3135 beinhaltet Speicherschaltungen 3137 und 3137B. Die Speicherschaltungen 3137 und 3137B weisen die gleiche Schaltungsstruktur auf. Die Speicherschaltung 3137 beinhaltet einen Kondensator C31 und OS-Transistoren MO31 und MO32. Die Speicherschaltung 3137B beinhaltet einen Kondensator CB31 und OS-Transistoren MOB31 und MOB32.
  • In dem Fall, in dem die Halbleitervorrichtung, die bei einer der vorstehenden Ausführungsformen beschrieben worden ist, in dem SAB 3130 verwendet wird, kann der Transistor 200 als jeder der OS-Transistoren MO31 und MOB31 verwendet werden, und der Kondensator 100 kann als jeder der Kondensatoren C31 und CB31 verwendet werden. Daher kann die Fläche, die in der Draufsicht von jedem Transistor-Kondensator-Paar eingenommen wird, verringert werden; folglich kann die Halbleitervorrichtung dieser Ausführungsform hoch integriert werden.
  • Die OS-Transistoren MO31, MO32, MOB31 und MOB32 beinhalten jeweils ein Rückgate, und diese Rückgates sind elektrisch mit Stromversorgungsleitungen verbunden, die jeweils eine feste Spannung zuführen.
  • Ein Gate des Si-Transistors M31, ein Gate des OS-Transistors MO32 und ein Gate des OS-Transistors MOB32 entsprechen einem Knoten N31, einem Knoten N32 bzw. einem Knoten NB32. Die Knoten N32 und NB32 sind jeweils ein Ladungshalteknoten des CM 3135. Der OS-Transistor MO32 steuert den Leitungszustand zwischen dem Knoten N31 und einer Signalleitung für das Signal context[0]. Der OS-Transistor MOB32 steuert den Leitungszustand zwischen dem Knoten N31 und einer Niederpotential-Stromversorgungsleitung VSS.
  • Die Logik von Daten, die die Speicherschaltung 3137 hält, und die Logik von Daten, die die Speicherschaltung 3137B hält, sind zueinander komplementär. Demzufolge wird entweder der OS-Transistor MO32 oder der OS-Transistor MOB32 eingeschaltet.
  • Das Betriebsbeispiel des PRS 3133[0] wird anhand von 42(C) beschrieben. In dem PRS 3133[0], in den Konfigurationsdaten schon geschrieben worden sind, liegt der Knoten N32 auf „H“, während der Knoten NB32 auf „L“ liegt.
  • Der PRS 3133[0] ist inaktiviert, während das Signal context[0] auf „L“ liegt. Selbst wenn während dieser Periode ein Eingangsanschluss (input) des PRS 3133[0] auf „H“ versetzt wird, bleibt das Gate des Si-Transistors M31 auf „L“ und ein Ausgangsanschluss (output) des PRS 3133[0] bleibt auch auf „L“.
  • Der PRS 3133[0] ist aktiviert, während das Signal context[0] auf „H“ liegt. Wenn das Signal context[0] auf „H“ versetzt wird, wird das Gate des Si-Transistors M31 durch die Konfigurationsdaten, die in dem CM 3135 gespeichert sind, auf „H“ versetzt.
  • Wenn während der Periode, während der der PRS 3133[0] aktiv ist, das Potential des Eingangsanschlusses auf „H“ versetzt wird, wird die Gate-Spannung des Si-Transistors M31 durch Verstärken (Boosting) erhöht, da es sich bei dem OS-Transistor MO32 der Speicherschaltung 3137 um einen Source-Folger handelt. Als Ergebnis verliert der OS-Transistor MO32 der Speicherschaltung 3137 die Treiberfähigkeit, und das Gate des Si-Transistors M31 wird in einen potentialfreien Zustand versetzt.
  • In dem PRS 3133 mit einer Multi-Kontext-Funktion dient der CM 3135 auch als Multiplexer.
  • 43 stellt ein Strukturbeispiel des PLE 3121 dar. Das PLE 3121 beinhaltet einen Lookup-Tabelle- (LUT-) Block 3123, einen Registerblock 3124, einen Wähler 3125 und einen CM 3126. Der LUT-Block 3123 ist dazu konfiguriert, eine Ausgabe out aus einem Paar von 16-Bit-CMs darin entsprechend Eingaben inA bis inD zu multiplexen. Der Wähler 3125 wählt eine Ausgabe des LUT-Blocks 3123 oder eine Ausgabe des Registerblocks 3124 entsprechend den Konfigurationsdaten aus, die in dem CM 3126 gespeichert sind.
  • Das PLE 3121 ist über einen Stromschalter 3127 elektrisch mit einer Stromversorgungsleitung für eine Spannung VDD verbunden. Ob der Stromschalter 3127 ein- oder ausgeschaltet wird, wird entsprechend Konfigurationsdaten bestimmt, die in einem CM 3128 gespeichert sind. Feinkörniges Power-Gating kann durchgeführt werden, indem der Stromschalter 3127 für jedes PLE 3121 bereitgestellt wird. Das PLE 3121, das nach dem Kontextwechsel nicht verwendet wird, kann dank der feinkörnigen Power-Gating-Funktion dem Power-Gating unterzogen werden; somit kann der Standby-Strom effektiv verringert werden.
  • Der Registerblock 3124 wird von nichtflüchtigen Registern gebildet, um die NOFF-Berechnung zu erzielen. Die nichtflüchtigen Register in dem PLE 3121 sind jeweils ein Flip-Flop, das mit einem OS-Speicher versehen ist (nachstehend als OS-FF bezeichnet).
  • Der Registerblock 3124 beinhaltet OS-FFs 3140[1] und 3140[2]. Signale user res, load und store werden in die OS-FFs 3140[1] und 3140[2] eingegeben. Ein Taktsignal CLK1 wird in das OS-FF 3140[1] eingegeben, und ein Taktsignal CLK2 wird in das OS-FF 3140[2] eingegeben. 44(A) stellt ein Strukturbeispiel des OS-FF 3140 dar.
  • Das OS-FF 3140 beinhaltet ein FF 3141 und ein Schattenregister 3142. Das FF 3141 beinhaltet Knoten CK, R, D, Q und QB. Ein Taktsignal wird in den Knoten CK eingegeben. Das Signal user_res wird in den Knoten R eingegeben. Das Signal user_res ist ein Rücksetzsignal. Der Knoten D ist ein Dateneingangsknoten, und der Knoten Q ist ein Datenausgangsknoten. Die Logik des Knotens Q und diejenige des Knotens QB sind zueinander komplementär.
  • Das Schattenregister 3142 kann als Sicherungsschaltung des FF 3141 dienen. Das Schattenregister 3142 sichert Daten des Knotens Q und Daten des Knotens QB als Reaktion auf das Signal store und schreibt die gesicherten Daten als Reaktion auf das Signal load in den Knoten Q und den Knoten QB zurück.
  • Das Schattenregister 3142 beinhaltet Inverterschaltungen 3188 und 3189, Si-Transistoren M37 und MB37 sowie Speicherschaltungen 3143 und 3143B. Die Speicherschaltungen 3143 und 3143B weisen jeweils die gleiche Schaltungsstruktur wie die Speicherschaltung 3137 des PRS 3133 auf. Die Speicherschaltung 3143 beinhaltet einen Kondensator C36 sowie OS-Transistoren MO35 und MO36. Die Speicherschaltung 3143B beinhaltet einen Kondensator CB36, einen OS-Transistor MOB35 und einen OS-Transistor MOB36. Ein Knoten N36 und ein Knoten NB36 entsprechen einem Gate des OS-Transistors MO36 bzw. einem Gate des OS-Transistors MOB36 und sind jeweils ein Ladungshalteknoten. Ein Knoten N37 und ein Knoten NB37 entsprechen einem Gate des Si-Transistors M37 bzw. einem Gate des Si-Transistors MB37.
  • In dem Fall, in dem die Halbleitervorrichtung, die bei einer der vorstehenden Ausführungsformen beschrieben worden ist, in dem LAB 3120 verwendet wird, kann der Transistor 200 als jeder der OS-Transistoren MO35 und MOB35 verwendet werden, und der Kondensator 100 kann als jeder der Kondensatoren C36 und CB36 verwendet werden. Daher kann die Fläche, die in der Draufsicht von jedem Transistor-Kondensator-Paar eingenommen wird, verringert werden; folglich kann die Halbleitervorrichtung dieser Ausführungsform hoch integriert werden.
  • Die OS-Transistoren MO35, MO36, MOB35 und MOB36 beinhalten jeweils ein Rückgate, und diese Rückgates sind elektrisch mit Stromversorgungsleitungen verbunden, die jeweils eine feste Spannung zuführen.
  • Ein Beispiel für ein Betriebsverfahren des OS-FF 3140 wird anhand von 44(B) beschrieben.
  • (Sicherung)
  • Wenn das Signal store auf „H“ in das OS-FF 3140 eingegeben wird, sichert das Schattenregister 3142 Daten des FF 3141. Der Knoten N36 wird zu „L“, wenn die Daten des Knotens Q in diesen geschrieben werden, und der Knoten NB36 wird zu „H“, wenn die Daten des Knotens QB in diesen geschrieben werden. Danach wird Power-Gating durchgeführt und der Stromschalter 3127 wird ausgeschaltet. Obwohl die Daten des Knotens Q und die Daten des Knotens QB des FF 3141 verloren gehen, hält das Schattenregister 3142 die gesicherten Daten, selbst wenn die Stromversorgung unterbrochen wird.
  • (Wiederherstellung)
  • Der Stromschalter 3127 wird eingeschaltet, um dem PLE 3121 Strom zuzuführen. Wenn danach das Signal load auf „H“ in das OS-FF 3140 eingegeben wird, schreibt das Schattenregister 3142 die gesicherten Daten in das FF 3141 zurück. Der Knoten N37 bleibt auf „L“, da der Knoten N36 auf „L“ liegt, und der Knoten NB37 wird zu „H“, da der Knoten NB36 auf „H“ liegt. Daher wird der Knoten Q zu „H“, und der Knoten QB wird zu „L“. Das heißt, dass das OS-FF 3140 in einen Zustand beim Sicherungsvorgang zurückgesetzt wird.
  • Eine Kombination von dem feinkörnigen Power-Gating und dem Sicherungs-/Wiederherstellungsvorgang des OS-FF 3140 ermöglicht, dass der Stromverbrauch des OS-FPGA 3110 effektiv verringert wird.
  • Ein möglicher Fehler in einer Speicherschaltung ist ein Soft Error infolge des Eintritts einer Strahlung. Der Soft Error bezeichnet ein Phänomen, dass eine Fehlfunktion, wie z. B. Inversion von Daten, die in einem Speicher gespeichert sind, durch Erzeugung eines Elektronen-Loch-Paars verursacht wird, wenn ein Transistor mit α-Strahlen, die von einem Material eines Speichers oder eines Pakets oder dergleichen emittiert werden, mit Neutronen der sekundären kosmischen Strahlung, die durch eine Kernreaktion der primären kosmischen Strahlung, die aus dem Weltraum in die Erdatmosphäre eintritt, mit den Kernen der in der Atmosphäre existierenden Atomen erzeugt werden, oder dergleichen bestrahlt wird. Ein OS-Speicher, der einen OS-Transistor beinhaltet, weist eine hohe Beständigkeit gegen Soft Error auf. Somit kann das OS-FPGA 3110, das einen OS-Speicher beinhaltet, eine hohe Zuverlässigkeit aufweisen.
  • Die bei dieser Ausführungsform beschriebene Struktur kann in einer geeigneten Kombination mit einer beliebigen der bei den anderen Ausführungsformen beschriebenen Strukturen verwendet werden.
  • (Ausführungsform 9)
  • Bei dieser Ausführungsform wird ein KI-System, in dem die Halbleitervorrichtung einer der vorstehend beschriebenen Ausführungsformen verwendet wird, anhand von 45 beschrieben.
  • 45 ist ein Blockdiagramm, das ein Strukturbeispiel eines KI-Systems 4041 darstellt. Das KI-System 4041 beinhaltet einen arithmetischen Abschnitt 4010, einen Steuerabschnitt 4020 und einen Eingabe-/Ausgabeabschnitt 4030.
  • Der arithmetische Abschnitt 4010 beinhaltet eine arithmetische Analogschaltung 4011, ein DOSRAM 4012, ein NOSRAM 4013 und ein FPGA 4014. Das DOSRAM 1400, das NOSRAM 1600 und das OS-FPGA 3110, welche bei den vorstehenden Ausführungsformen beschrieben worden sind, können als DOSRAM 4012, NOSRAM 4013 bzw. FPGA 4014 verwendet werden.
  • Der Steuerabschnitt 4020 beinhaltet einen Hauptprozessor (central processing unit, CPU) 4021, einen Grafikprozessor (graphics processing unit, GPU) 4022, eine Phasenregelschleife (phase locked loop, PLL) 4023, ein statisches RAM (SRAM) 4024, einen programmierbaren Festwertspeicher (programmable read-only memory, PROM) 4025, eine Speichersteuerung 4026, eine Stromversorgungsschaltung 4027 und eine Power Management Unit (PMU) 4028.
  • Der Eingabe-/Ausgabeabschnitt 4030 beinhaltet eine externe Speichersteuerschaltung 4031, einen Audio-Codec 4032, einen Video-Codec 4033, ein Eingabe-/Ausgabemodul 4034 für allgemeine Zwecke und ein Kommunikationsmodul 4035.
  • Der arithmetische Abschnitt 4010 kann ein Lernen oder eine Inferenz im neuronalen Netz durchführen.
  • Die arithmetische Analogschaltung 4011 beinhaltet eine Analog/Digital-(A/D-) Wandlerschaltung, eine Digital/Analog- (D/A-) Wandlerschaltung und eine Produkt-Summen-Operations-Schaltung.
  • Die arithmetische Analogschaltung 4011 wird vorzugsweise unter Verwendung eines OS-Transistors ausgebildet. Die arithmetische Analogschaltung 4011, die unter Verwendung eines OS-Transistors ausgebildet wird, beinhaltet einen analogen Speicher und kann eine Produkt-Summen-Operation, die für das Lernen oder die Inferenz erforderlich ist, mit geringem Stromverbrauch ausführen.
  • Das DOSRAM 4012 ist ein DRAM mit einem OS-Transistor und ist ein Speicher, der vorübergehend die von der CPU 4021 gesendeten digitalen Daten speichert. Das DOSRAM 4012 beinhaltet eine Speicherzelle, die einen OS-Transistor beinhaltet, und einen Leseschaltungsabschnitt, der einen Si-Transistor beinhaltet. Da die Speicherzelle und der Leseschaltungsabschnitt in unterschiedlichen, übereinander angeordneten Schichten bereitgestellt werden können, kann die gesamte Schaltungsfläche des DOSRAM 4012 klein sein.
  • Bei der Berechnung im neuronalen Netz überschreitet die Anzahl von Eingabedaten in einigen Fällen 1000. In dem Fall, in dem die Eingabedaten in einem SRAM gespeichert werden, müssen die Eingabedaten einzeln gespeichert werden, da die Schaltungsfläche eingeschränkt ist und die Speicherkapazität des SRAM gering ist. Das DOSRAM 4012 weist eine höhere Speicherkapazität auf als ein SRAM, da Speicherzellen selbst in einer eingeschränkten Schaltungsfläche hoch integriert werden können. Deshalb kann das DOSRAM 4012 die Eingabedaten effizient speichern.
  • Das NOSRAM 4013 ist ein nichtflüchtiger Speicher, der einen OS-Transistor beinhaltet. Das NOSRAM 4013 verbraucht beim Schreiben von Daten weniger Strom als die anderen nichtflüchtigen Speicher, wie z. B. ein Flash-Speicher, ein resistives RAM (ReRAM) und ein magnetoresistives RAM (MRAM). Überdies weist das NOSRAM, im Unterschied zu einem Flash-Speicher und einem ReRAM, welche sich durch Datenschreiben verschlechtern, keine Einschränkung der Anzahl von Datenschreibvorgängen auf.
  • Des Weiteren kann das NOSRAM 4013 mehrstufige Daten mit zwei oder mehr Bits sowie 1-Bit-Binärdaten speichern. Das Speichen der mehrstufigen Daten in dem NOSRAM 4013 führt zu einer Verringerung der Speicherzellenfläche pro Bit.
  • Da das NOSRAM 4013 analoge Daten sowie digitale Daten speichern kann, kann die arithmetische Analogschaltung 4011 das NOSRAM 4013 als analogen Speicher verwenden. Das NOSRAM 4013 kann analoge Daten als solche speichern, und daher sind eine D/A-Wandlerschaltung und eine A/D-Wandlerschaltung unnötig. Somit kann die Fläche einer Peripherieschaltung für das NOSRAM 4013 verringert werden. In dieser Beschreibung beziehen sich analoge Daten auf Daten mit einer Auflösung von drei Bits (acht Stufen) oder mehr. Die vorstehend beschriebenen mehrstufigen Daten könnten in den analogen Daten enthalten sein.
  • Daten und Parameter, welche bei der Berechnung im neuronalen Netz verwendet werden, können einmal in dem NOSRAM 4013 gespeichert werden. Die Daten und Parameter können über die CPU 4021 in einem Speicher gespeichert werden, der außerhalb des KI-Systems 4041 bereitgestellt ist. Jedoch kann das NOSRAM 4013, das innerhalb des KI-Systems 4041 bereitgestellt ist, die Daten und Parameter schneller mit geringerem Stromverbrauch speichern. Außerdem ermöglicht das NOSRAM 4013 eine längere Bitleitung als das DOSRAM 4012 und kann somit eine erhöhte Speicherkapazität aufweisen.
  • Das FPGA 4014 ist ein FPGA, das einen OS-Transistor beinhaltet. Mit dem FPGA 4014 kann das KI-System 4041 eine Verbindung eines später beschriebenen neuronalen Netzes, wie z. B. eines tiefen neuronalen Netzes (deep neural network, DNN), eines faltenden neuronalen Netzes (convolutional neural network, CNN), eines rekurrenten neuronalen Netzes (RNN), eines Autoencoders, einer tiefen Boltzmann-Maschine (deep Boltzmann machine, DBM), eines Deep Belief Network (DBN) oder dergleichen, mit einer Hardware herstellen. Die Verbindung des neuronalen Netzes mit einer Hardware ermöglicht eine Leistung eines Programms mit höherer Geschwindigkeit.
  • Das FPGA 4014 ist ein FPGA, das einen OS-Transistor beinhaltet. Ein OS-FPGA kann eine kleinere Speicherfläche aufweisen als ein FPGA, das unter Verwendung eines SRAM ausgebildet wird. Das Hinzufügen einer Kontextwechselfunktion führt zu einer geringen Zunahme der Fläche. Darüber hinaus kann ein OS-FPGA unter Nutzung der Verstärkung Daten und Parameter mit hoher Geschwindigkeit übertragen.
  • In dem KI-System 4041 können die arithmetische Analogschaltung 4011, das DOSRAM 4012, das NOSRAM 4013 und das FPGA 4014 auf einem Die (Chip) bereitgestellt werden. Folglich kann das KI-System 4041 eine Berechnung im neuronalen Netz schnell mit geringem Stromverbrauch durchführen. Die arithmetische Analogschaltung 4011, das DOSRAM 4012, das NOSRAM 4013 und das FPGA 4014 können durch den gleichen Herstellungsprozess hergestellt werden. Dies ermöglicht, dass das KI-System 4041 mit geringen Kosten hergestellt wird.
  • Es sei angemerkt, dass der arithmetische Abschnitt 4010 nicht notwendigerweise alle der folgenden Elemente beinhaltt: das DOSRAM 4012, das NOSRAM 4013 und das FPGA 4014. Ein oder mehrere Elemente wird/werden entsprechend einem Problem, das in dem KI-System 4041 gelöst werden soll, aus dem DOSRAM 4012, dem NOSRAM 4013 und dem FPGA 4014 ausgewählt und bereitgestellt.
  • In dem KI-System 4041 kann eine Rechenoperation unter Verwendung eines tiefen neuronalen Netzes (DNN), eines faltenden neuronalen Netzes (CNN), eines rekurrenten neuronalen Netzes (RNN), eines Autoencoders, einer tiefen Boltzmann-Maschine (DBM), eines Deep Belief Network (DBN) oder dergleichen entsprechend dem zu lösenden Problem durchgeführt werden. Der PROM 4025 kann Programme zum Durchführen mindestens einer der Rechenoperation speichern. Einige oder sämtliche Programme können in dem NOSRAM 4013 gespeichert werden.
  • Die meisten vorhandenen als Bibliotheken verwendeten Programme werden auf der Annahme gestaltet, dass diese Programme durch eine GPU verarbeitet werden. Deshalb beinhaltet das KI-System 4041 vorzugsweise die GPU 4022. Das KI-System 4041 kann unter allen Produkt-Summen-Operationen, die für das Lernen und die Inferenz verwendet werden, die geschwindigkeitsbestimmende Produkt-Summen-Operation in dem arithmetischen Abschnitt 4010 ausführen und die anderen Produkt-Summen-Operationen in der GPU 4022 ausführen. Auf diese Weise können das Lernen und die Inferenz mit hoher Geschwindigkeit durchgeführt werden.
  • Die Stromversorgungsschaltung 4027 erzeugt nicht nur ein niedriges Stromversorgungspotential für eine Logikschaltung, sondern auch ein Potential für eine analoge Operation. Die Stromversorgungsschaltung 4027 kann einen OS-Speicher beinhalten. Das Speichern eines Referenzpotentials in dem OS-Speicher kann den Stromverbrauch der Stromversorgungsschaltung 4027 verringern.
  • Die PMU 4028 ist dazu konfiguriert, die Stromversorgung zu dem KI-System 4041 vorübergehend zu unterbrechen.
  • Die CPU 4021 und die GPU 4022 beinhalten jeweils vorzugsweise einen OS-Speicher als Register. Indem die CPU 4021 und die GPU 4022 jeweils den OS-Speicher beinhalten, können sie Daten (einen logischen Wert) in dem OS-Speicher halten, selbst wenn die Stromversorgung unterbrochen wird. Als Ergebnis kann das KI-System 4041 Strom sparen.
  • Die PLL 4023 weist eine Funktion auf, einen Takt zu erzeugen. Das KI-System 4041 führt eine Rechenoperation basierend auf dem Takt durch, der von der PLL 4023 erzeugt. Die PLL 4023 beinhaltet vorzugsweise einen OS-Speicher. Wenn ein OS-Speicher in der PLL 4023 enthalten ist, kann ein analoges Potential gehalten werden, mit dem die Taktschwingungsfrequenz gesteuert wird.
  • Das KI-System 4041 kann Daten in einem externen Speicher, wie z. B. einem DRAM, speichern. Aus diesem Grund beinhaltet das KI-System 4041 vorzugsweise die Speichersteuerung 4026, die als Schnittstelle zum externen DRAM dient. Des Weiteren wird die Speichersteuerung 4026 vorzugsweise in der Nähe der CPU 4021 oder der GPU 4022 bereitgestellt. Demzufolge kann eine schnelle Datenübertragung erzielt werden.
  • Einige oder sämtliche der in dem Steuerabschnitt 4020 dargestellten Schaltungen können auf dem gleichen Die wie der arithmetische Abschnitt 4010 ausgebildet werden. Daher kann das KI-System 4041 eine Berechnung im neuronalen Netz schnell mit geringem Stromverbrauch ausführen.
  • Daten, die für die Berechnung im neuronalen Netz verwendet werden, werden in vielen Fällen in einer externen Speichervorrichtung, wie z. B. einem Festplattenlaufwerk (hard disk drive, HDD) oder einem Solid-State-Drive (SSD), gespeichert. Deshalb beinhaltet das KI-System 4041 vorzugsweise die externe Speichersteuerschaltung 4031, die als Schnittstelle zur externen Speichervorrichtung dient.
  • Da Töne und Videos häufig als Themen von Lernen und Inferenz unter Verwendung des neuronalen Netzes behandelt werden, beinhaltet das KI-System 4041 den Audio-Codec 4032 und den Video-Codec 4033. Der Audio-Codec 4032 codiert und decodiert Audiodaten, und der Video-Codec 4033 codiert und decodiert Videodaten.
  • Das KI-System 4041 kann ein Lernen oder eine Inferenz unter Verwendung der Daten vornehmen, die von einem externen Sensor erhalten werden. Aus diesem Grund beinhaltet das KI-System 4041 das Eingabe-/Ausgabemodul 4034 für allgemeine Zwecke. Das Eingabe-/Ausgabemodul 4034 für allgemeine Zwecke beinhaltet beispielsweise einen Universal Serial Bus (USB), einen I-Quadrat-C- (I2C-) Bus oder dergleichen.
  • Das KI-System 4041 kann ein Lernen oder eine Inferenz unter Verwendung der Daten vornehmen, die über das Internet erhalten werden. Aus diesem Grund beinhaltet das KI-System 4041 vorzugsweise das Kommunikationsmodul 4035.
  • Die arithmetische Analogschaltung 4011 kann einen mehrstufigen Flash-Speicher als analogen Speicher beinhalten. Der Flash-Speicher weist jedoch eine Einschränkung der Anzahl von Neuschreibvorgängen auf. Außerdem ist es sehr schwierig, den mehrstufigen Flash-Speicher einzubetten (Es ist schwierig, die arithmetische Schaltung und den Speicher auf dem gleichen Die auszubilden).
  • Alternativ kann die arithmetische Analogschaltung 4011 ein ReRAM als analogen Speicher beinhalten. Das ReRAM weist jedoch eine Einschränkung der Anzahl von Neuschreibvorgängen auf und hat auch ein Problem mit der Speichergenauigkeit. Außerdem ist, da es sich beim ReRAM um ein Element mit zwei Anschlüssen handelt, das komplizierte Schaltungsdesign erforderlich, um das Datenschreiben und das Datenlesen zu trennen.
  • Als weitere Alternative kann die arithmetische Analogschaltung 4011 ein MRAM als analogen Speicher beinhalten. Das MRAM hat jedoch ein Problem mit der Speichergenauigkeit, da sein Widerstandsverhältnis niedrig ist.
  • Unter Berücksichtigung des Vorstehenden wird vorzugsweise ein OS-Speicher als analoger Speicher in der arithmetischen Analogschaltung 4011 verwendet.
  • Die bei dieser Ausführungsform beschriebene Struktur kann in einer geeigneten Kombination mit einer beliebigen der bei den anderen Ausführungsformen beschriebenen Strukturen verwendet werden.
  • (Ausführungsform 10)
  • <Anwendungsbeispiel des KI-Systems>
  • Bei dieser Ausführungsform werden Anwendungsbeispiele des KI-Systems, das bei der vorstehenden Ausführungsform beschrieben worden ist, anhand von 46 beschrieben.
  • 46(A) stellt ein KI-System 4041A dar, in dem die anhand von 45 beschriebenen KI-Systeme 4041 parallel zueinander angeordnet sind und ein Signal über eine Bus-Leitung zwischen den Systemen übertragen werden kann.
  • Das in 46(A) dargestellte KI-System 4041A beinhaltet eine Vielzahl von KI-Systemen 4041_1 bis 4041_n (n ist eine natürliche Zahl). Die KI-Systeme 4041_1 bis 4041_n sind über eine Bus-Leitung 4098 miteinander verbunden.
  • 46(B) stellt ein KI-System 4041B dar, in dem wie in 43(A) die anhand von 42 beschriebenen KI-Systeme 4041 parallel zueinander angeordnet sind und ein Signal über ein Netzwerk zwischen den Systemen übertragen werden kann.
  • Das in 46(B) dargestellte KI-System 4041B beinhaltet eine Vielzahl von KI-Systemen 4041_1 bis 4041_n. Die KI-Systeme 4041_1 bis 4041 n sind über ein Netzwerk 4099 miteinander verbunden.
  • Ein Kommunikationsmodul wird in jedem der KI-Systeme 4041_1 bis 4041_n bereitgestellt; eine derartige Konfiguration ermöglicht eine drahtlose oder drahtgebundene Kommunikation über das Netzwerk 4099. Das Kommunikationsmodul kann über eine Antenne kommunizieren. Eine Kommunikation kann durchgeführt werden, wenn beispielsweise ein elektronisches Gerät mit einem Computernetzwerk, wie z. B. dem Internet, die eine Infrastruktur des World Wide Web (WWW) ist, einem Intranet, einem Extranet, einem Personal Area Network (PAN), einem lokalen Netz (local area network, LAN), einem Campus Area Network (CAN), einem Metropolitan Area Network (MAN), einem Großraumnetzwerk (wide area network, WAN) oder einem weltweiten Netzwerk (global area network, GAN), verbunden wird. In dem Fall, in dem eine drahtlose Kommunikation durchgeführt wird, ist es möglich, als Kommunikationsprotokoll oder Kommunikationstechnologie einen Kommunikationsstandard, wie z. B. Long-Term Evolution (LTE), Global System for Mobile Communication (GSM) (eingetragenes Warenzeichen), Enhanced Data Rates for GSM Evolution (EDGE), Code Division Multiple Access 2000 (CDMA2000) oder W-CDMA (eingetragenes Warenzeichen), oder einen Kommunikationsstandard, der von IEEE entwickelt wird, wie z. B. Wi-Fi (eingetragenes Warenzeichen), Bluetooth (eingetragenes Warenzeichen) oder ZigBee (eingetragenes Warenzeichen), zu verwenden.
  • Bei der in 46(A) oder 46(B) dargestellten Struktur können analoge Signale, die mit einem externen Sensor oder dergleichen erhalten werden, durch unterschiedliche KI-Systeme verarbeitet werden. Beispielsweise können analoge Signale, die biologische Informationen, wie z. B. Gehirnwellen, Puls, Blutdruck und Körpertemperatur, enthält, welche mit einer Vielfalt von Sensoren, wie z. B. einem Gehirnwellensensor, einem Pulswellensensor, einem Blutdrucksensor und einem Temperatursensor, erhalten werden, durch unterschiedliche KI-Systeme verarbeitet werden. Da jedes der KI-Systeme einzeln eine Signalverarbeitung oder ein Lernen durchführt, kann die Menge an Informationen, die durch jedes KI-System verarbeitet werden, verringert werden. Demzufolge wird für die Signalverarbeitung oder das Lernen eine kleinere Menge an arithmetischer Verarbeitung benötigt. Als Ergebnis kann die Erkennungsgenauigkeit erhöht werden. Unter Verwendung der mit jedem KI-System erhaltenen Daten sollten biologische Informationen, die sich in komplizierter Weise verändern, in der Lage sein, sofort kollektiv erfasst zu werden.
  • Die bei dieser Ausführungsform beschriebene Struktur kann in einer geeigneten Kombination mit einer beliebigen der bei den anderen Ausführungsformen beschriebenen Strukturen verwendet werden.
  • (Ausführungsform 11)
  • Bei dieser Ausführungsform wird ein Beispiel für einen IC beschrieben, der das bei der vorstehenden Ausführungsform beschriebene KI-System umfasst.
  • Im bei der vorstehenden Ausführungsform beschriebenen KI-System können eine digitale Verarbeitungsschaltung, wie z. B. eine CPU, die einen Si-Transistor beinhaltet, sowie eine arithmetische Analogschaltung, ein OS-FPGA und ein OS-Speicher, wie z. B. ein DOSRAM oder ein NOSRAM, welche OS-Transistoren beinhalten, in einen Die integriert werden.
  • 47 stellt ein Beispiel für einen IC dar, der das KI-System umfasst. Ein in 47 dargestellter KI-System-IC 7000 beinhaltet einen Anschluss 7001 und einen Schaltungsabschnitt 7003. Der KI-System-IC 7000 wird beispielsweise auf einer gedruckten Leiterplatte 7002 montiert. Eine Vielzahl von derartigen IC-Chips werden kombiniert und auf der gedruckten Leiterplatte 7002 elektrisch miteinander verbunden; somit wird eine Leiterplatte, auf der elektronische Komponenten montiert sind (eine Leiterplatte 7004), ausgebildet. In dem Schaltungsabschnitt 7003 sind die Schaltungen, die bei der vorstehenden Ausführungsform beschrieben worden sind, auf einem Die bereitgestellt. Der Schaltungsabschnitt 7003 weist, wie bei der vorstehenden Ausführungsform, beispielsweise wie in 21, eine mehrschichtige Struktur auf, die grob in eine Si-Transistorschicht 7031, eine Leitungsschicht 7032 und eine OS-Transistorschicht 7033 eingeteilt sind. Da die OS-Transistorschicht 7033 über der Si-Transistorschicht 7031 angeordnet werden kann, kann die Größe des KI-System-IC 7000 leicht verringert werden.
  • Obwohl ein Quad Flat Package (QFP) als Paket des KI-System-IC 7000 in 47 verwendet wird, ist das Paket nicht darauf beschränkt.
  • Die digitale Verarbeitungsschaltung, wie z. B. eine CPU, sowie die arithmetische Analogschaltung, das OS-FPGA und der OS-Speicher, wie z. B. ein DOSRAM oder ein NOSRAM, welche OS-Transistoren beinhalten, können alle in der Si-Transistorschicht 7031, der Leitungsschicht 7032 und der OS-Transistorschicht 7033 ausgebildet werden. Mit anderen Worten: Elemente, die im KI-System enthalten sind, können durch den gleichen Herstellungsprozess ausgebildet werden. Folglich muss die Anzahl von Schritten im Herstellungsprozess des IC, der bei dieser Ausführungsform beschrieben wird, nicht erhöht werden, selbst wenn die Anzahl von Elementen zunimmt; demzufolge kann das KI-System mit geringen Kosten in den IC integriert werden.
  • Die bei dieser Ausführungsform beschriebene Struktur kann in einer geeigneten Kombination mit einer beliebigen der bei den anderen Ausführungsformen beschriebenen Strukturen verwendet werden.
  • (Ausführungsform 12)
  • <elektronisches Gerät>
  • Eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung kann für verschiedene elektronische Geräte verwendet werden. 48 stellt konkrete Beispiele für die elektronischen Geräte dar, die jeweils die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung beinhalten.
  • 48(A) ist eine Außenansicht, die ein Beispiel für ein Auto darstellt. Ein Auto 2980 beinhaltet eine Karosserie 2981, Räder 2982, ein Armaturenbrett 2983, Scheinwerfer 2984 und dergleichen. Das Auto 2980 beinhaltet eine Antenne, eine Batterie und dergleichen.
  • Ein Informationsendgerät 2910, das in 48(B) dargestellt wird, beinhaltet ein Gehäuse 2911, einen Anzeigeabschnitt 2912, ein Mikrofon 2917, einen Lautsprecherabschnitt 2914, eine Kamera 2913, einen externen Verbindungsabschnitt 2916, einen Bedienschalter 2915 und dergleichen. Ein Anzeigefeld und ein Touchscreen, bei denen ein flexibles Substrat verwendet wird, sind in dem Anzeigeabschnitt 2912 bereitgestellt. In dem Gehäuse 2911 des Informationsendgeräts 2910 sind eine Antenne, eine Batterie und dergleichen bereitgestellt. Das Informationsendgerät 2910 kann beispielsweise als Smartphone, Mobiltelefon, Tablet-Informationsendgerät, Tablet-Personal-Computer oder E-Book-Lesegerät verwendet werden.
  • Ein Notebook-Personal-Computer 2920, der in 48(C) dargestellt wird, beinhaltet ein Gehäuse 2921, einen Anzeigeabschnitt 2922, eine Tastatur 2923, eine Zeigevorrichtung 2924 und dergleichen. In dem Gehäuse 2921 des Notebook-Personal-Computers 2920 sind eine Antenne, eine Batterie und dergleichen bereitgestellt.
  • Eine Videokamera 2940, die in 48(D) dargestellt wird, beinhaltet ein Gehäuse 2941, ein Gehäuse 2942, einen Anzeigeabschnitt 2943, Bedienschalter 2944, eine Linse 2945, ein Gelenk 2946 und dergleichen. Die Bedienschalter 2944 und die Linse 2945 sind in dem Gehäuse 2941 bereitgestellt, und der Anzeigeabschnitt 2943 ist in dem Gehäuse 2942 bereitgestellt. In dem Gehäuse 2941 der Videokamera 2940 sind eine Antenne, eine Batterie und dergleichen bereitgestellt. Das Gehäuse 2941 und das Gehäuse 2942 sind über das Gelenk 2946 miteinander verbunden, und der Winkel zwischen dem Gehäuse 2941 und dem Gehäuse 2942 kann mit dem Gelenk 2946 geändert werden. Es kann je nach dem Winkel zwischen dem Gehäuse 2941 und dem Gehäuse 2942 die Ausrichtung eines Bildes auf dem Anzeigeabschnitt 2943 geändert werden, und es kann zwischen Anzeigen und Nichtanzeigen eines Bildes gewechselt werden.
  • 48(E) stellt ein Beispiel für ein armbandartiges Informationsendgerät dar. Ein Informationsendgerät 2950 beinhaltet ein Gehäuse 2951, einen Anzeigeabschnitt 2952 und dergleichen. In dem Gehäuse 2951 des Informationsendgeräts 2950 sind eine Antenne, eine Batterie und dergleichen bereitgestellt. Der Anzeigeabschnitt 2952 wird von dem Gehäuse 2951 mit einer gekrümmten Oberfläche getragen. Ein Anzeigefeld, das mittels eines flexiblen Substrats ausgebildet wird, ist in dem Anzeigeabschnitt 2952 bereitgestellt, wodurch das Informationsendgerät 2950 ein benutzerfreundliches Informationsendgerät sein kann, das flexibel und leicht ist.
  • 48(F) stellt ein Beispiel für ein armbanduhrartiges Informationsendgerät dar. Ein Informationsendgerät 2960 beinhaltet ein Gehäuse 2961, einen Anzeigeabschnitt 2962, ein Band 2963, eine Schnalle 2964, einen Bedienschalter 2965, einen Eingangs-/Ausgangsanschluss 2966 und dergleichen. In dem Gehäuse 2961 des Informationsendgeräts 2960 sind eine Antenne, eine Batterie und dergleichen bereitgestellt. Das Informationsendgerät 2960 kann verschiedene Applikationen ausführen, wie beispielsweise Mobiltelefongespräche, Versand und Empfang von E-Mails, Anzeige und Bearbeitung von Texten, Wiedergabe von Musik, Internet-Kommunikation und ein Computer-Spiel.
  • Die Anzeigefläche des Anzeigeabschnitts 2962 ist gekrümmt, und Bilder können auf der gekrümmten Anzeigefläche angezeigt werden. Der Anzeigeabschnitt 2962 beinhaltet zusätzlich einen Berührungssensor, und die Bedienung kann durch Berühren des Bildschirms mit einem Finger, einem Stift oder dergleichen durchgeführt werden. Beispielsweise kann man durch Berühren eines Icons 2967, das auf dem Anzeigeabschnitt 2962 angezeigt wird, eine Applikation starten. Mit dem Bedienschalter 2965 können verschiedene Funktionen ausgeführt werden, wie beispielsweise Zeiteinstellung, Ein-/Ausschalten des Stroms, Ein-/Ausschalten der drahtlosen Kommunikation, Aktivieren und Deaktivieren eines Ruhemodus sowie Aktivieren und Deaktivieren eines Stromsparmodus. Beispielsweise können die Funktionen des Bedienschalters 2965 durch das Betriebssystem, das in dem Informationsendgerät 2960 integriert ist, eingestellt werden.
  • Bei dem Informationsendgerät 2960 kann eine drahtlose Nahbereichskommunikation zum Einsatz kommen, die auf dem Kommunikationsstandard basiert. Beispielsweise kann eine gegenseitige Kommunikation zwischen dem Informationsendgerät 2960 und einem Headset durchgeführt werden, das für die drahtlose Kommunikation geeignet ist, und somit sind Freisprech-Telefonate möglich. Das Informationsendgerät 2960 beinhaltet außerdem den Eingangs-/Ausgangsanschluss 2966 und kann über einen Verbinder direkte Datenkommunikation mit einem anderen Informationsendgerät ausführen. Ferner ist ein Aufladen über den Eingangs-/Ausgangsanschluss 2966 möglich. Es sei angemerkt, dass der Ladevorgang durch drahtlose Stromversorgung durchgeführt werden kann, ohne dass der Eingangs-/Ausgangsanschluss 2966 verwendet wird.
  • Beispielsweise kann eine Speichervorrichtung, die die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung beinhaltet, Steuerdaten, ein Steuerprogramm oder dergleichen des vorstehenden elektronischen Geräts für eine lange Zeit halten. Unter Verwendung der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung kann ein sehr zuverlässiges elektronisches Gerät bereitgestellt werden.
  • Diese Ausführungsform kann in einer geeigneten Kombination mit einer der bei den anderen Ausführungsformen, Beispielen und dergleichen beschriebenen Strukturen implementiert werden.
  • [Beispiel]
  • Dieses Beispiel bestätigte, ob die Struktur des Transistors 200 einer Ausführungsform der vorliegenden Erfindung tatsächlich hergestellt werden kann oder nicht. Insbesondere wurden Proben vorbereitet, die den Schritten von der Ausbildung des Isolators 220 bis zur Ausbildung des Isolators 275 (oder der Ausbildung des Isolators 272 in einem späteren Schritt) bei der vorstehend beschriebenen <Herstellungsverfahren einer Halbleitervorrichtung> (3 bis 13) unterzogen wurden, und dann wurden die Querschnitte der Proben beobachtet, um das Vorstehende zu bestätigen.
  • <Struktur und Herstellungsverfahren von Proben>
  • In diesem Beispiel wurden zwei Arten von Proben vorbereitet; eine ist eine Probe, die als Transistor mit der in 1 dargestellten Struktur angenommen wird, und die andere ist eine Probe, die als Transistor mit der in 14 dargestellten Struktur angenommen wird. Die Strukturen und Herstellungsverfahren der in diesem Beispiel vorbereiteten Proben werden nachstehend beschrieben. Es sei angemerkt, dass die folgende Beschreibung für die vorstehende zwei Arten von Proben gemeinsam ist, die in diesem Beispiel vorbereitet wurden, sofern nicht anders angegeben.
  • Es wurde ein Siliziumsubstrat als Substrat verwendet, über dem die Probe hergestellt wurde. Ein 400 nm dicker thermischer Oxidationsfilm wurde über dem Siliziumsubstrat ausgebildet, und 40 nm dickes Aluminiumoxid wurde durch ein Sputterverfahren darüber abgeschieden.
  • Der Isolator 220 wurde über dem vorstehenden Substrat ausgebildet. Für den Isolator 220 wurde 150 nm dickes Siliziumoxid durch ein CVD-Verfahren abgeschieden.
  • Für den Isolator 222 über dem Isolator 220 wurde 20 nm dickes Aluminiumoxid durch ein ALD-Verfahren abgeschieden.
  • Für den Isolator 224 über dem Isolator 222 wurde 30 nm dickes Siliziumoxid durch ein CVD-Verfahren abgeschieden.
  • Das Oxid 230 (das Oxid 230a, das Oxid 230b und das Oxid 230c) wurde derart ausgebildet: Zuerst wurde das Oxid 230a durch ein Sputterverfahren unter Verwendung eines Targets von In:Ga:Zn = 1:3:4 [Atomverhältnis] über dem Isolator 224 in einer Dicke von 5 nm abgeschieden, das Oxid 230b wurde durch ein Sputterverfahren unter Verwendung eines Targets von In:Ga:Zn = 1:1:1 [Atomverhältnis] darüber in einer Dicke von 20 nm abgeschieden (der Oxidfilm 230A und der Oxidfilm 230B wurden ausgebildet), und dann wurde eine Trockenätzbehandlung durchgeführt.
  • Als Nächstes wurde das Oxid 230c über dem Oxid 230b derart ausgebildet, dass ein 5 nm dicker Film (der Oxidfilm 230C) durch ein Sputterverfahren unter Verwendung eines Targets von In:Ga:Zn = 1:3:4 [Atomverhältnis] ausgebildet wurde und dann eine Trockenätzbehandlung daran durchgeführt wurde.
  • Der Isolator 250 über dem Oxid 230 (dem Oxid 230a, dem Oxid 230b und dem Oxid 230c) wurde ausgebildet, indem eine Trockenätzbehandlung an 5 nm dickem Siliziumoxynitrid (dem Isolierfilm 250A), der durch ein CVD-Verfahren abgeschieden wurde, durchgeführt wurde.
  • Der Isolator 252 über dem Isolator 250 wurde ausgebildet, indem eine Trockenätzbehandlung an 5 nm dickem Aluminiumoxid (dem Isolierfilm 252A), der durch ein Sputterverfahren abgeschieden wurde, durchgeführt wurde.
  • Der Leiter 260 (der Leiter 260a und der Leiter 260b) über dem Isolator 252 wurde ausgebildet, indem eine Trockenätzbehandlung an 10 nm dickem Titannitrid (dem leitenden Film 260A), der durch ein Sputterverfahren abgeschieden wurde, und an 30 nm dickem Wolfram (dem leitenden Film 260B), der durch ein Sputterverfahren darüber abgeschieden wurde, durchgeführt wurde.
  • Der Isolator 270 über dem Leiter 260 wurde ausgebildet, indem eine Trockenätzbehandlung an 7 nm dickem Aluminiumoxid (dem Isolierfilm 270A), der durch ein ALD-Verfahren abgeschieden wurde, durchgeführt wurde.
  • Der Isolator 271 über dem Isolator 270 wurde ausgebildet, indem eine Trockenätzbehandlung an 100 nm dickem Siliziumoxid (dem Isolierfilm 271A), der durch ein CVD-Verfahren abgeschieden wurde, durchgeführt wurde.
  • Wie bei <Herstellungsverfahren einer Halbleitervorrichtung> beschrieben, wurde die vorstehend beschriebene Trockenätzbehandlung zum Ausbilden des Isolators 250, des Isolators 252, des Leiters 260 (des Leiters 260a und des Leiters 260b), des Isolators 270 und des Isolators 271 durchgeführt, nachdem der Isolierfilm 250A, der leitende Film 260A, der leitende Film 260B, der Isolierfilm 270A und der Isolierfilm 271A nacheinander ausgebildet worden waren.
  • Der Isolator 273 (siehe 1), der in Kontakt mit der Oberseite des Isolators 222, der Seitenfläche des Isolators 224, der Seitenfläche des Oxids 230c, der Oberseite des Oxids 230c, der Seitenfläche des Isolators 250, der Seitenfläche des Isolators 252, der Seitenfläche des Leiters 260, der Seitenfläche des Isolators 270 und der Oberseite des Isolators 271 ist, wurde ausgebildet, indem eine Trockenätzbehandlung an 5 nm dickem Aluminiumoxid (dem Isolierfilm 273A), der durch ein ALD-Verfahren abgeschieden wurde, durchgeführt wurde. Der Isolator 272 (siehe 14), der in Kontakt mit der Oberseite des Oxids 230c, der Seitenfläche des Isolators 250, der Seitenfläche des Isolators 252, der Seitenfläche des Leiters 260, der Seitenfläche des Isolators 270 und der Oberseite des Isolator 271 ist, wurde ausgebildet, indem eine Trockenätzbehandlung an 5 nm dickem Aluminiumoxid (dem Isolierfilm 272A) durch ein ALD-Verfahren durchgeführt wurde.
  • Der Isolator 275 über dem Isolator 273 und dem Isolator 272 wurde ausgebildet, indem eine Trockenätzbehandlung an 50 nm dickem Siliziumoxid (dem Isolierfilm 275A), der durch ein CVD-Verfahren abgeschieden wurde, durchgeführt wurde.
  • Wie bei <Herstellungsverfahren einer Halbleitervorrichtung> beschrieben, wurde die vorstehend beschriebene Trockenätzbehandlung zum Ausbilden des Isolators 273 (oder des Isolators 272) und des Isolators 275 durchgeführt, nachdem der Isolierfilm 273A (oder der Isolierfilm 272A) und der Isolierfilm 275A nacheinander ausgebildet worden waren.
  • Das Vorstehende ist die Strukturen und Herstellungsverfahren der in diesem Beispiel vorbereiteten Proben.
  • <Querschnittsbeobachtung der Probe>
  • 49 zeigt das Ergebnis der Querschnittsbeobachtung der Proben, die auf die vorstehend beschriebene Weise vorbereitet wurden. 49(A) ist ein Querschnitt der Probe, die als Transistor mit der in 1 dargestellten Struktur angenommen wird, und 49(B) ist ein Querschnitt der Probe, die als Transistor mit der in 14. dargestellten Struktur angenommen wird. Es sei angemerkt, dass die Querschnitte, die in diesem Beispiel beobachtet wurden, ein Teil eines Abschnitts, der durch eine Strichpunktlinie A1-A2 in jedem der 1 und 14 gekennzeichnet ist ist, d. h. ein Teil eines Abschnitts, der dem Transistor 200 in der Kanallängsrichtung entspricht, sind.
  • Die Querschnittsansichten der Proben, die in 49 gezeigt werden, sind Hellfeldbilder, die mit einem Rastertransmissionselektronenmikroskop (scanning transmission electron microscope (STEM)) erhalten wurden (nachstehend werden die Bilder auch als TEM-Bilder bezeichnet). Die TEM-Bilder wurden unter Verwendung eines Rastertransmissionselektronenmikroskops (HD-2700, hergestellt von Hitachi High-Technologies Corporation) erhalten, und zum Zeitpunkt der Bilderhaltung war die Beschleunigungsspannung 200 kV und der Strahldurchmesser war ungefähr 0,4 nmφ.
  • Wie bei der Ausführungsform 1 beschrieben worden ist, beinhaltet der in 1 dargestellte Transistor den Isolator 273, während sich der in 14 dargestellte Transistor davon dadurch unterscheidet, dass er den Isolator 272, der als Seitenbarriere dient, anstelle des Isolators 273 beinhaltet. Die Form unterscheidet sich dadurch, dass der Isolator 273 derart bereitgestellt ist, dass er sich über beide Enden des Oxids 230 hinaus erstreckt (siehe 1(B)), während der Isolator 272 nicht außerhalb der Unterseite des Isolators 275 bereitgestellt ist (siehe 14(B)). Aus 49(A) wurde festgestellt, dass in der in diesem Beispiel vorbereiteten Probe der Isolator 273 in dem äußeren Bereich als der Endabschnitt des Oxids 230 verblieb und eine verarbeitete Form, die der Querschnittsform des in 1(B) dargestellten Transistors im Wesentlichen entspricht, erhalten wurde. Aus 49(B) wurde außerdem festgestellt, dass in der anderen Probe, die in diesem Beispiel vorbereitet wurde, der Isolator 272 an einem Abschnitt verarbeitet wurde, der sich mit dem Ende der Unterseite des Isolators 275 überlappt, und eine verarbeitete Form, die der Querschnittsform des in 14(B) dargestellten Transistors im Wesentlichen entspricht, erhalten wurde.
  • Wie vorstehenden beschrieben, bestätigt dieses Beispiel, dass die Struktur des Transistors 200 einer Ausführungsform der vorliegenden Erfindung tatsächlich hergestellt werden kann.
  • Die vorstehend in diesem Beispiel beschriebene Struktur kann in einer geeigneten Kombination mit den anderen Beispielen oder den anderen Ausführungsformen verwendet werden.
  • Bezugszeichenliste
    • 100
    Kondensator
    100a
    Kondensator
    100b
    Kondensator
    110
    Leiter
    112
    Leiter
    120
    Leiter
    130
    Isolator
    150
    Isolator
    200
    Transistor
    200a
    Transistor
    200b
    Transistor
    203
    Leiter
    203a
    Leiter
    203b
    Leiter
    205
    Leiter
    205a
    Leiter
    205b
    Leiter
    205B
    leitender Film
    207
    Leiter
    207a
    Leiter
    207b
    Leiter
    210
    Isolator
    212
    Isolator
    214
    Isolator
    216
    Isolator
    218
    Leiter
    220
    Isolator
    222
    Isolator
    224
    Isolator
    224A
    Isolierfilm
    230
    Oxid
    230a
    Oxid
    230A
    Oxidfilm
    230b
    Oxid
    230B
    Oxidfilm
    230c
    Oxid
    230C
    Oxidfilm
    231
    Bereich
    231a
    Bereich
    231b
    Bereich
    232
    Bereich
    232a
    Bereich
    232b
    Bereich
    234
    Bereich
    236
    Bereich
    236a
    Bereich
    236b
    Bereich
    239
    Bereich
    240
    Leiter
    240a
    Leiter
    240b
    Leiter
    240c
    Leiter
    246
    Leiter
    248
    Leiter
    250
    Isolator
    250A
    Isolierfilm
    252
    Isolator
    252A
    Isolierfilm
    260
    Leiter
    260a
    Leiter
    260A
    leitender Film
    260b
    Leiter
    260B
    leitender Film
    270
    Isolator
    270A
    Isolierfilm
    271
    Isolator
    271A
    Isolierfilm
    272
    Isolator
    272A
    Isolierfilm
    273
    Isolator
    273A
    Isolierfilm
    274
    Isolator
    274A
    Isolierfilm
    275
    Isolator
    275A
    Isolierfilm
    280
    Isolator
    282
    Isolator
    286
    Isolator
    300
    Transistor
    311
    Substrat
    313
    Halbleiterbereich
    314a
    niederohmiger Bereich
    314b
    niederohmiger Bereich
    315
    Isolator
    316
    Leiter
    320
    Isolator
    322
    Isolator
    324
    Isolator
    326
    Isolator
    328
    Leiter
    330
    Leiter
    350
    Isolator
    352
    Isolator
    354
    Isolator
    356
    Leiter
    360
    Isolator
    362
    Isolator
    364
    Isolator
    366
    Leiter
    370
    Isolator
    372
    Isolator
    374
    Isolator
    376
    Leiter
    380
    Isolator
    382
    Isolator
    384
    Isolator
    386
    Leiter
    600
    Zelle
    600a
    Zelle
    600b
    Zelle
    610
    Schaltung
    620
    Schaltung
    1001
    Leitung
    1002
    Leitung
    1003
    Leitung
    1004
    Leitung
    1005
    Leitung
    1006
    Leitung
    1400
    DOSRAM
    1405
    Steuerung
    1410
    Zeilenschaltung
    1411
    Decoder
    1412
    Wortleitungstreiberschaltung
    1413
    Spaltenwähler
    1414
    Leseverstärker-Treiberschaltung
    1415
    Spaltenschaltung
    1416
    globales Leseverstärkerarray
    1417
    Eingabe-/Ausgabe-Schaltung
    1420
    MC-SA-Array
    1422
    Speicherzellenarray
    1423
    Leseverstärkerarray
    1425
    lokales Speicherzellenarray
    1426
    lokales Leseverstärkerarray
    1444
    Schaltarray
    1445
    Speicherzelle
    1446
    Leseverstärker
    1447
    globaler Leseverstärker
    1600
    NOSRAM
    1610
    Speicherzellenarray
    1611
    Speicherzelle
    1612
    Speicherzelle
    1613
    Speicherzelle
    1614
    Speicherzelle
    1640
    Steuerung
    1650
    Zeilentreiber
    1651
    Zeilendecoder
    1652
    Wortleitungstreiber
    1660
    Spaltentreiber
    1661
    Spaltendecoder
    1662
    Treiber
    1663
    DAC
    1670
    Ausgangstreiber
    1671
    Wähler
    1672
    ADC
    1673
    Ausgangspuffer
    2000
    CDMA
    2910
    Informationsendgerät
    2911
    Gehäuse
    2912
    Anzeigeabschnitt
    2913
    Kamera
    2914
    Lautsprecherabschnitt
    2915
    Bedienschalter
    2916
    externer Verbindungsabschnitt
    2917
    Mikrofon
    2920
    Notebook-Personal-Computer
    2921
    Gehäuse
    2922
    Anzeigeabschnitt
    2923
    Tastatur
    2924
    Zeigevorrichtung
    2940
    Videokamera 2940
    2941
    Gehäuse
    2942
    Gehäuse
    2943
    Anzeigeabschnitt
    2944
    Bedienschalter
    2945
    Linse
    2946
    Gelenk
    2950
    Informationsendgerät
    2951
    Gehäuse
    2952
    Anzeigeabschnitt
    2960
    Informationsendgerät
    2961
    Gehäuse
    2962
    Anzeigeabschnitt
    2963
    Band
    2964
    Schnalle
    2965
    Bedienschalter
    2966
    Eingangs-/Ausgangsanschluss
    2967
    Icon
    2980
    Auto
    2981
    Karosserie
    2982
    Räder
    2983
    Armaturenbrett
    2984
    Scheinwerfer
    3110
    OS-FPGA
    3111
    Steuerung
    3112
    Worttreiber
    3113
    Datentreiber
    3115
    programmierbarer Bereich
    3117
    IOB
    3119
    Kern
    3120
    LAB
    3121
    PLE
    3123
    LUT-Block
    3124
    Registerblock
    3125
    Wähler
    3126
    CM
    3127
    Stromschalter
    3128
    CM
    3130
    SAB
    3131
    SB
    3133
    PRS
    3135
    CM
    3137
    Speicherschaltung
    3137B
    Speicherschaltung
    3140
    OS-FF
    3141
    FF
    3142
    Schattenregister
    3143
    Speicherschaltung
    3143B
    Speicherschaltung
    3188
    Inverterschaltung
    3189
    Inverterschaltung
    4010
    arithmetischer Abschnitt
    4011
    arithmetische Analogschaltung
    4012
    DOSRAM
    4013
    NOSRAM
    4014
    FPGA
    4020
    Steuerabschnitt
    4021
    CPU
    4022
    GPU
    4023
    PLL
    4025
    PROM
    4026
    Speichersteuerung
    4027
    Stromversorgungsschaltung
    4028
    PMU
    4030
    Eingabe-/Ausgabeabschnitt
    4031
    externe Speichersteuerschaltung
    4032
    Audio-Codec
    4033
    Video-Codec
    4034
    Eingabe-/Ausgabemodul für allgemeine Zwecke
    4035
    Kommunikationsmodul
    4041
    KI-System
    4041_n
    KI-System
    4041_
    1 KI-System
    4041A
    KI-System
    4041B
    KI-System
    4098
    Bus-Leitung
    4099
    Netzwerk
    7000
    KI-System-IC
    7001
    Anschluss
    7003
    Schaltungsabschnitt
    7031
    Si-Transistorschicht
    7032
    Leitungsschicht
    7033
    OS-Transistorschicht
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2011138934 [0012]
  • Zitierte Nicht-Patentliteratur
    • S. Yamazaki et al., „SID Symposium Digest of Technical Papers“, 2012, Vol. 43, Ausgabe 1, SS. 183-186 [0012]
    • S. Yamazaki et al., „Japanese Journal of Applied Physics“, 2014, Vol. 53, Nummer 4S, SS. 04ED18-1-04ED18-10 [0012]
    • S. Ito et al., „The Proceedings of AM-FPD‘13 Digest of Technical Papers“, 2013, SS. 151-154 [0012]
    • S. Yamazaki et al., „ECS Journal of Solid State Science and Technology“, 2014, Vol. 3, Ausgabe 9, SS. Q3012-Q3022 [0012]
    • S. Yamazaki, „ECS Transactions“, 2014, Vol. 64, Ausgabe 10, SS. 155-164 [0012]
    • K. Kato et al., „Japanese Journal of Applied Physics“, 2012, Vol. 51, SS. 021201-1-021201-7 [0012]
    • S. Matsuda et al., „2015 Symposium on VLSI Technology Digest of Technical Papers“, 2015, SS. T216-T217 [0012]
    • S. Amano et al., „SID Symposium Digest of Technical Papers“, 2010, Vol. 41, Ausgabe 1, SS. 626-629 [0012]

Claims (8)

  1. Halbleitervorrichtung, die umfasst: einen Oxidhalbleiter, der einen ersten Bereich, einen zweiten Bereich, einen dritten Bereich, der sich neben dem ersten Bereich und dem zweiten Bereich befindet, und einen vierten Bereich, der sich neben dem zweiten Bereich befindet, umfasst; einen ersten Isolator über dem Oxidhalbleiter; einen ersten Leiter über dem ersten Isolator; einen zweiten Isolator über dem Oxidhalbleiter, dem ersten Isolator und dem ersten Leiter; einen dritten Isolator auf einer Seitenfläche des ersten Isolators und einer Seitenfläche des ersten Leiters, wobei der zweite Isolator dazwischen angeordnet ist; einen vierten Isolator über dem zweiten Isolator und dem dritten Isolator; und einen zweiten Leiter, der in Kontakt mit dem Oxidhalbleiter bereitgestellt ist, wobei sich der erste Bereich mit dem vierten Isolator überlappt, wobei der erste Isolator und der erste Leiter dazwischen angeordnet sind, wobei sich der zweite Bereich mit dem vierten Isolator überlappt, wobei der zweite Isolator dazwischen angeordnet ist, wobei sich der dritte Bereich mit dem vierten Isolator überlappt, wobei der zweite Isolator und der dritte Isolator dazwischen angeordnet sind, wobei sich der vierte Bereich mit dem zweiten Leiter überlappt, wobei der zweite Isolator ein Metalloxid ist, wobei die Dicke des zweiten Isolators in einem Bereich, der sich mit dem zweiten Bereich überlappt, kleiner ist als diejenige in einem Bereich, der sich mit dem dritten Bereich überlappt, und wobei der vierte Isolator ein Film ist, der Wasserstoff oder Stickstoff enthält.
  2. Halbleitervorrichtung nach Anspruch 1, wobei der zweite Isolator Aluminiumoxid ist.
  3. Halbleitervorrichtung nach Anspruch 1, wobei der vierte Isolator Siliziumnitrid ist.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei die Dicke des zweiten Isolators in dem Bereich, der sich mit dem dritten Bereich überlappt, größer als oder gleich 3,0 nm ist und die Dicke des zweiten Isolators in dem Bereich, der sich mit dem zweiten Bereich überlappt, kleiner als oder gleich 3,0 nm ist.
  5. Halbleitervorrichtung, die umfasst: einen ersten Transistor, der einen ersten Oxidhalbleiter, der einen ersten Bereich, einen zweiten Bereich, einen dritten Bereich, der sich neben dem ersten Bereich und dem zweiten Bereich befindet, und einen vierten Bereich, der sich neben dem zweiten Bereich befindet, umfasst, einen ersten Isolator über dem ersten Oxidhalbleiter und einen ersten Leiter über dem ersten Isolator beinhaltet; einen zweiten Transistor, der einen zweiten Oxidhalbleiter, der einen fünften Bereich, einen sechsten Bereich, einen siebten Bereich, der sich neben dem fünften Bereich und dem sechsten Bereich befindet, und einen achten Bereich, der sich neben dem sechsten Bereich befindet, umfasst, einen zweiten Isolator, der sich mit dem fünften Bereich überlappt, und einen zweiten Leiter über dem zweiten Isolator beinhaltet; einen dritten Isolator über dem ersten Oxidhalbleiter, dem zweiten Oxidhalbleiter, dem ersten Isolator, dem zweiten Isolator, dem ersten Leiter und dem zweiten Leiter; einen vierten Isolator auf einer Seitenfläche des ersten Isolators und einer Seitenfläche des ersten Leiters, wobei der dritte Isolator dazwischen angeordnet ist; einen fünften Isolator auf einer Seitenfläche des zweiten Isolators und einer Seitenfläche des zweiten Leiters, wobei der dritte Isolator dazwischen angeordnet ist; und einen sechsten Isolator über dem dritten Isolator, dem vierten Isolator und dem fünften Isolator, wobei sich der erste Bereich mit dem dritten Isolator überlappt, wobei der erste Isolator und der erste Leiter dazwischen angeordnet sind, wobei sich der zweite Bereich und der sechste Bereich mit dem sechsten Isolator überlappen, wobei der dritte Isolator dazwischen angeordnet ist, wobei sich der dritte Bereich mit dem sechsten Isolator überlappt, wobei der dritte Isolator und der vierte Isolator dazwischen angeordnet sind, wobei sich der siebte Bereich mit dem sechsten Isolator überlappt, wobei der dritte Isolator und der fünfte Isolator dazwischen angeordnet sind, wobei der vierte Bereich in Kontakt mit einem dritten Leiter ist, wobei der achte Bereich in Kontakt mit einem vierten Leiter ist, wobei der fünfte Bereich einen Bereich umfasst, der einschichtig ist, wobei der dritte Isolator ein Metalloxid ist, wobei die Dicke des dritten Isolators in Bereichen, die sich mit jedem des zweiten Bereichs und des sechsten Bereichs überlappen, kleiner ist als diejenige in Bereichen, die sich mit jedem des dritten Bereichs und des siebten Bereichs überlappen, und wobei der sechste Isolator ein Film ist, der Wasserstoff oder Stickstoff enthält.
  6. Halbleitervorrichtung nach Anspruch 5, wobei der dritte Isolator Aluminiumoxid ist.
  7. Halbleitervorrichtung nach Anspruch 5, wobei der sechste Isolator Siliziumnitrid ist.
  8. Halbleitervorrichtung nach einem der Ansprüche 5 bis 7, wobei die Dicke des dritten Isolators in den Bereichen, die sich mit jedem des dritten Bereichs und des siebten Bereichs überlappen, größer als oder gleich 3,0 nm ist und die Dicke des dritten Isolators in den Bereichen, die sich mit jedem des zweiten Bereichs und des sechsten Bereichs überlappen, kleiner als oder gleich 3,0 nm ist.
DE112018001745.1T 2017-03-31 2018-03-20 Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung Withdrawn DE112018001745T5 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2017-071861 2017-03-31
JP2017-071683 2017-03-31
JP2017071861 2017-03-31
JP2017071683 2017-03-31
PCT/IB2018/051840 WO2018178806A1 (ja) 2017-03-31 2018-03-20 半導体装置、および半導体装置の作製方法

Publications (1)

Publication Number Publication Date
DE112018001745T5 true DE112018001745T5 (de) 2019-12-12

Family

ID=63677358

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112018001745.1T Withdrawn DE112018001745T5 (de) 2017-03-31 2018-03-20 Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung

Country Status (6)

Country Link
US (1) US20200105883A1 (de)
JP (1) JP7086934B2 (de)
KR (1) KR20190133024A (de)
CN (1) CN110462803B (de)
DE (1) DE112018001745T5 (de)
WO (1) WO2018178806A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019053573A1 (ja) * 2017-09-15 2019-03-21 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
KR20220031020A (ko) * 2019-07-12 2022-03-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098307A (ja) * 1995-06-26 1997-01-10 Matsushita Electron Corp 半導体装置
JPH1079506A (ja) * 1996-02-07 1998-03-24 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP5100137B2 (ja) * 2007-01-26 2012-12-19 株式会社東芝 半導体装置の製造方法および半導体装置
US7867852B2 (en) * 2008-08-08 2011-01-11 Alpha And Omega Semiconductor Incorporated Super-self-aligned trench-dmos structure and method
JP5497417B2 (ja) 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
CN107947763B (zh) * 2010-08-06 2021-12-28 株式会社半导体能源研究所 半导体集成电路
US8878177B2 (en) 2011-11-11 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8796683B2 (en) * 2011-12-23 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9006733B2 (en) * 2012-01-26 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing thereof
JP6049479B2 (ja) 2012-02-08 2016-12-21 株式会社半導体エネルギー研究所 半導体装置
JP6087672B2 (ja) 2012-03-16 2017-03-01 株式会社半導体エネルギー研究所 半導体装置
JP2014053435A (ja) * 2012-09-06 2014-03-20 Toshiba Corp 半導体装置
US10096489B2 (en) * 2014-03-06 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9640669B2 (en) * 2014-03-13 2017-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
KR102332469B1 (ko) * 2014-03-28 2021-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 반도체 장치
TWI663733B (zh) * 2014-06-18 2019-06-21 日商半導體能源研究所股份有限公司 電晶體及半導體裝置
US10002971B2 (en) * 2014-07-03 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
JP2016154225A (ja) * 2015-02-12 2016-08-25 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP6708433B2 (ja) * 2015-02-24 2020-06-10 株式会社半導体エネルギー研究所 半導体装置
US9806200B2 (en) * 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN106409919A (zh) * 2015-07-30 2017-02-15 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器

Non-Patent Citations (8)

* Cited by examiner, † Cited by third party
Title
K. Kato et al., „Japanese Journal of Applied Physics", 2012, Vol. 51, SS. 021201-1-021201-7
S. Amano et al., „SID Symposium Digest of Technical Papers", 2010, Vol. 41, Ausgabe 1, SS. 626-629
S. Ito et al., „The Proceedings of AM-FPD‘13 Digest of Technical Papers", 2013, SS. 151-154
S. Matsuda et al., „2015 Symposium on VLSI Technology Digest of Technical Papers", 2015, SS. T216-T217
S. Yamazaki et al., „ECS Journal of Solid State Science and Technology", 2014, Vol. 3, Ausgabe 9, SS. Q3012-Q3022
S. Yamazaki et al., „Japanese Journal of Applied Physics", 2014, Vol. 53, Nummer 4S, SS. 04ED18-1-04ED18-10
S. Yamazaki et al., „SID Symposium Digest of Technical Papers", 2012, Vol. 43, Ausgabe 1, SS. 183-186
S. Yamazaki, „ECS Transactions", 2014, Vol. 64, Ausgabe 10, SS. 155-164

Also Published As

Publication number Publication date
JPWO2018178806A1 (ja) 2020-01-30
US20200105883A1 (en) 2020-04-02
CN110462803A (zh) 2019-11-15
JP7086934B2 (ja) 2022-06-20
CN110462803B (zh) 2023-11-07
KR20190133024A (ko) 2019-11-29
WO2018178806A1 (ja) 2018-10-04

Similar Documents

Publication Publication Date Title
DE112018002191T5 (de) Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
DE112018000887T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE112017001203T5 (de) Halbleitervorrichtung
DE112014006711T5 (de) Halbleitervorrichtung, Herstellungsverfahren dafür und elektronische Vorrichtung
DE112015002911T5 (de) Halbleitervorrichtung
DE112015004644T5 (de) Logikschaltung, Verarbeitungseinheit, elektronisches Bauelement und elektronische Vorrichtung
DE112017005330T5 (de) Halbleitervorrichtung
DE112018001210T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE112019003445T5 (de) Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
DE112016000926T5 (de) Speichersystem und Informationsverarbeitungssystem
DE112018002846T5 (de) Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
US11901460B2 (en) Semiconductor device
DE112018003263T5 (de) Speichervorrichtung
DE112018006639T5 (de) Speichervorrichtung
US20230299183A1 (en) Semiconductor device and method for manufacturing semiconductor device
DE112020004415T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE112019002901T5 (de) Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
DE112018000776T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen dieser
DE112018001745T5 (de) Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
US11177176B2 (en) Semiconductor device and method for manufacturing semiconductor device
US20210125988A1 (en) Semiconductor Device and Method for Manufacturing Semiconductor Device
DE112018002779T5 (de) Halbleitervorrichtung, elektronische Komponente und elektronisches Gerät
DE112020006360T5 (de) Halbleitervorrichtung
DE112022004444T5 (de) Halbleitervorrichtung und Speichervorrichtung
WO2018163013A1 (ja) 半導体装置、および半導体装置の作製方法

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee