DE102023125478A1 - Halbleitervorrichtung, Herstellungsverfahren der Halbleitervorrichtung und eines elektronischen Geräts - Google Patents

Halbleitervorrichtung, Herstellungsverfahren der Halbleitervorrichtung und eines elektronischen Geräts Download PDF

Info

Publication number
DE102023125478A1
DE102023125478A1 DE102023125478.2A DE102023125478A DE102023125478A1 DE 102023125478 A1 DE102023125478 A1 DE 102023125478A1 DE 102023125478 A DE102023125478 A DE 102023125478A DE 102023125478 A1 DE102023125478 A1 DE 102023125478A1
Authority
DE
Germany
Prior art keywords
conductive layer
layer
insulating layer
semiconductor device
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102023125478.2A
Other languages
English (en)
Inventor
Hajime Kimura
Kentaro Hayashi
Shunpei Yamazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of DE102023125478A1 publication Critical patent/DE102023125478A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Thin Film Transistor (AREA)

Abstract

Eine Halbleitervorrichtung, die miniaturisiert oder in hohem Maße integriert werden kann, wird bereitgestellt. Die Halbleitervorrichtung umfasst einen Kondensator, einen Transistor und eine erste Isolierschicht. Der Kondensator umfasst eine erste und zweite leitfähige Schicht und eine zweite Isolierschicht. Die zweite Isolierschicht ist in Kontakt mit einer Seitenfläche der ersten leitfähigen Schicht, und die zweite leitfähige Schicht bedeckt mindestens einen Teil der Seitenfläche der ersten leitfähigen Schicht, wobei die zweite Isolierschicht dazwischen liegt. Der Transistor umfasst eine dritte bis fünfte leitfähige Schicht, eine Halbleiterschicht und eine dritte Isolierschicht. Die dritte leitfähige Schicht ist in Kontakt mit einer Oberseite der ersten leitfähigen Schicht. Die erste Isolierschicht wird über der dritten leitfähigen Schicht bereitgestellt und die vierte leitfähige Schicht wird über der ersten Isolierschicht bereitgestellt. Die erste Isolierschicht und die vierte leitfähige Schicht umfassen einen Öffnungsabschnitt, der die dritte leitfähige Schicht erreicht. Die Halbleiterschicht ist in Kontakt mit der dritten und vierten leitfähigen Schicht. Die Halbleiterschicht umfasst einen Bereich, der sich innerhalb des Öffnungsabschnitts befindet. Über der Halbleiterschicht werden die dritte Isolierschicht und die fünfte leitfähige Schicht in dieser Reihenfolge jeweils derart bereitgestellt, um einen Bereich zu umfassen, der sich innerhalb des Öffnungsabschnitts befindet.

Description

  • Hintergrund der Erfindung
  • 1. Gebiet der Erfindung
  • Eine Ausführungsform der vorliegenden Erfindung betrifft eine Halbleitervorrichtung und ein Herstellungsverfahren der Halbleitervorrichtung. Eine weitere Ausführungsform der vorliegenden Erfindung betrifft eine Speichervorrichtung und ein Herstellungsverfahren der Speichervorrichtung. Eine Ausführungsform der vorliegenden Erfindung betrifft einen Transistor und ein Herstellungsverfahren des Transistors. Eine Ausführungsform der vorliegenden Erfindung betrifft einen Kondensator und ein Herstellungsverfahren des Kondensators. Eine weitere Ausführungsform der vorliegenden Erfindung betrifft ein elektronisches Gerät.
  • Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung nicht auf das vorstehende technische Gebiet beschränkt ist. Beispiele für das technische Gebiet einer Ausführungsform der vorliegenden Erfindung umfassen eine Halbleitervorrichtung, eine Anzeigevorrichtung, eine Licht emittierende Vorrichtung, eine Energiespeichervorrichtung, eine Speichervorrichtung, ein elektronisches Gerät, eine Beleuchtungsvorrichtung, eine Eingabevorrichtung (z. B. einen Berührungssensor), eine Eingabe-/Ausgabevorrichtung (z. B. einen Touchscreen), ein Betriebsverfahren dafür und ein Herstellungsverfahren dafür.
  • In dieser Beschreibung und dergleichen ist mit einer Halbleitervorrichtung eine Vorrichtung gemeint, bei der Halbleitereigenschaften genutzt werden, und sie bezeichnet eine Schaltung, die ein Halbleiterelement (z. B. einen Transistor, eine Diode oder eine Photodiode) umfasst, eine Vorrichtung, die die Schaltung umfasst, und dergleichen. Mit der Halbleitervorrichtung sind auch Vorrichtungen gemeint, die unter Nutzung von Halbleitereigenschaften arbeiten können. Beispielsweise sind eine integrierte Schaltung, ein Chip, der eine integrierte Schaltung umfasst, und ein elektronisches Bauelement, bei dem ein Chip in einem Gehäuse gelagert ist, Beispiele für die Halbleitervorrichtung. In einigen Fällen sind eine Speichervorrichtung, eine Anzeigevorrichtung, eine Licht emittierende Vorrichtung, eine Beleuchtungsvorrichtung und ein elektronisches Gerät an sich Halbleitervorrichtungen und sie umfassen auch eine Halbleitervorrichtung.
  • 2. Beschreibung des Standes der Technik
  • In den letzten Jahren schreitet die Entwicklung von Halbleitervorrichtungen fort, und Großintegration- bzw. Large-Scale-Integration-(LSI-) Schaltungen werden in den Halbleitervorrichtungen verwendet. Beispielsweise werden zentrale Verarbeitungseinheiten (central processing units, CPUs), Speicher und dergleichen in den Halbleitervorrichtungen verwendet. Eine CPU weist eine integrierte Halbleiterschaltung (mit mindestens einem Transistor und einem Speicher) auf, die hergestellt wird, indem ein Halbleiterwafer zu einer Chip-Form verarbeitet wird, und ist ein Aggregat von jeweils mit einer Elektrode als Verbindungsanschluss versehenen Halbleiterelementen.
  • Eine Halbleiterschaltung (IC-Chip) einer CPU oder eines Speichers wird auf einer Leiterplatte, beispielsweise einer gedruckten Leiterplatte, montiert, um als Bestandteil verschiedener elektronischer Geräte verwendet zu werden.
  • Eine Technik, bei der ein Transistor unter Verwendung eines Halbleiterdünnfilms ausgebildet wird, der über einem Substrat mit einer isolierenden Oberfläche ausgebildet ist, hat Aufmerksamkeit erregt. Der Transistor wird in einem breiten Bereich von elektronischen Geräten verwendet, wie z. B. integrierten Schaltungen (integrated circuits: IC) oder Anzeigevorrichtungen. Ein Halbleitermaterial auf Silizium-Basis ist als Halbleiterdünnfilm, der für einen Transistor angewendet werden kann, weithin bekannt. Als weiteres Material hat ein Oxidhalbleiter Aufmerksamkeit erregt.
  • Es ist bekannt, dass ein Transistor, der einen Oxidhalbleiter enthält, in einem nichtleitenden Zustand einen sehr niedrigen Leckstrom aufweist. Beispielsweise offenbart Patentdokument 1 eine CPU mit geringem Stromverbrauch, bei der die Eigenschaft eines niedrigen Leckstroms des Transistors, der einen Oxidhalbleiter enthält, genutzt wird. Ferner offenbart Patentdokument 2 beispielsweise eine Speichervorrichtung, die unter Nutzung einer Eigenschaft eines niedrigen Leckstroms des Transistors, der einen Oxidhalbleiter enthält, gespeicherte Inhalte lange Zeit halten kann.
  • In den letzten Jahren ist eine Nachfrage nach einer integrierten Schaltung mit höherer Dichte mit einer Verkleinerung der Größe und des Gewichts von elektronischen Geräten gestiegen. Außerdem soll die Produktivität einer Halbleitervorrichtung, die eine integrierte Schaltung umfasst, verbessert werden. Beispielsweise offenbaren Patentdokument 3 und Nicht-Patentdokument 1 eine Technik, die eine integrierte Schaltung mit höherer Dichte ermöglicht, indem eine Vielzahl von Speicherzellen durch Übereinanderanordnung eines ersten Transistors, der einen Oxidhalbleiterfilm umfasst, und eines zweiten Transistors, der einen Oxidhalbleiterfilm umfasst, miteinander überlappt.
  • Des Weiteren kann eine integrierte Schaltung mit höherer Dichte erhalten werden, indem vertikale Transistoren zum Einsatz kommen. Beispielsweise offenbart Patentdokument 4 einen vertikalen Transistor, bei dem eine Seitenfläche eines Oxidhalbleiters mit einer Gate-Elektrode bedeckt wird, wobei eine Gate-Isolierschicht dazwischen liegt.
  • [Referenz]
  • [Patentdokumente]
    • [Patentdokument 1] Japanische Patentoffenlegungsschrift Nr. 2012-257187
    • [Patentdokument 2] Japanische Patentoffenlegungsschrift Nr. 2011-151383
    • [Patentdokument 3] Internationale PCT-Veröffentlichung Nr. 2021/053473
    • [Patentdokument 4] Japanische Patentoffenlegungsschrift Nr. 2013-211537
  • [Nicht-Patentdokument]
  • M. Oota, et al., „3D-Stacked CAAC-In-Ga-Zn Oxide FETs with Gate Length of 72 nm", IEDM Tech. Dig., 2019, S. 50-53
  • Zusammenfassung der Erfindung
  • In einer Speichervorrichtung werden Speicherzellen, die jeweils einen Transistor und einen Kondensator umfassen, in einer Matrix bereitgestellt. Wenn sich die von dem Transistor und dem Kondensator eingenommene Fläche erhöht, erhöht sich dementsprechend die Fläche pro Speicherzelle.
  • Eine Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung, eine Speichervorrichtung oder ein Transistor bereitzustellen, welche/welcher miniaturisiert oder hoch integriert werden kann. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine sehr zuverlässige Halbleitervorrichtung, eine sehr zuverlässige Speichervorrichtung oder einen sehr zuverlässigen Transistor bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung oder eine Speichervorrichtung mit hoher Lesegenauigkeit bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, einen Transistor mit hohem Durchlassstrom bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, einen Transistor mit vorteilhaften elektrischen Eigenschaften bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung oder eine Speichervorrichtung mit geringen Kosten bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung oder eine Speichervorrichtung mit geringem Stromverbrauch bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung oder eine Speichervorrichtung mit einer hohen Arbeitsgeschwindigkeit bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine neuartige Halbleitervorrichtung, eine neuartige Speichervorrichtung oder ein neuartiger Transistor bereitzustellen, welche/welcher miniaturisiert oder hoch integriert werden kann.
  • Eine Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, ein Herstellungsverfahren einer Halbleitervorrichtung, einer Speichervorrichtung oder eines Transistors bereitzustellen, welche/welcher miniaturisiert oder hoch integriert werden kann. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, ein Herstellungsverfahren einer sehr zuverlässigen Halbleitervorrichtung, einer sehr zuverlässigen Speichervorrichtung oder eines sehr zuverlässigen Transistors bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, ein Herstellungsverfahren einer Halbleitervorrichtung oder einer Speichervorrichtung mit hoher Lesegenauigkeit bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, ein Herstellungsverfahren eines Transistors mit hohem Durchlassstrom bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, ein Herstellungsverfahren eines Transistors mit vorteilhaften elektrischen Eigenschaften bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, ein Herstellungsverfahren mit hoher Ausbeute einer Halbleitervorrichtung oder einer Speichervorrichtung bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, ein Herstellungsverfahren einer Halbleitervorrichtung oder einer Speichervorrichtung mit geringem Stromverbrauch bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, ein Herstellungsverfahren einer Halbleitervorrichtung oder einer Speichervorrichtung mit einer hohen Arbeitsgeschwindigkeit bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, ein Herstellungsverfahren einer neuartigen Halbleitervorrichtung, einer neuartigen Speichervorrichtung oder eines neuartigen Transistors bereitzustellen, welche/welcher miniaturisiert oder hoch integriert werden kann.
  • Es sei angemerkt, dass die Beschreibung dieser Aufgaben dem Vorhandensein weiterer Aufgaben nicht im Wege steht. Bei einer Ausführungsform der vorliegenden Erfindung ist es nicht notwendigerweise erforderlich, alle Aufgaben zu erfüllen. Weitere Aufgaben können aus der Erläuterung der Beschreibung, der Zeichnungen und der Patentansprüche abgeleitet werden.
  • Eine Ausführungsform der vorliegenden Erfindung ist eine Halbleitervorrichtung, die einen Kondensator, einen ersten Transistor und eine erste Isolierschicht umfasst. Der Kondensator umfasst eine erste leitfähige Schicht, eine zweite leitfähige Schicht und eine zweite Isolierschicht. Die zweite Isolierschicht umfasst einen Bereich in Kontakt mit einer Seitenfläche der ersten leitfähigen Schicht. Die zweite leitfähige Schicht bedeckt mindestens einen Teil der Seitenfläche der ersten leitfähigen Schicht, wobei die zweite Isolierschicht dazwischen liegt. Der erste Transistor umfasst eine dritte leitfähige Schicht, eine vierte leitfähige Schicht, eine fünfte leitfähige Schicht, eine erste Halbleiterschicht und eine dritte Isolierschicht. Die dritte leitfähige Schicht umfasst einen Bereich in Kontakt mit einer Oberseite der ersten leitfähigen Schicht. Die erste Isolierschicht liegt über der dritten leitfähigen Schicht. Die vierte leitfähige Schicht liegt über der ersten Isolierschicht. Die erste Isolierschicht und die vierte leitfähige Schicht umfassen einen ersten Öffnungsabschnitt, der die dritte leitfähige Schicht erreicht. Die erste Halbleiterschicht umfasst einen Bereich in Kontakt mit der dritten leitfähigen Schicht, einen Bereich in Kontakt mit der vierten leitfähigen Schicht und einen Bereich, der sich innerhalb des ersten Öffnungsabschnitts befindet. Die dritte Isolierschicht liegt über der ersten Halbleiterschicht und umfasst einen Bereich, der sich innerhalb des ersten Öffnungsabschnitts befindet. Die fünfte leitfähige Schicht umfasst innerhalb des ersten Öffnungsabschnitts einen Bereich, der der ersten Halbleiterschicht zugewandt ist, wobei die dritte Isolierschicht dazwischen liegt.
  • Bei der vorstehend beschriebenen Ausführungsform kann die Halbleitervorrichtung ferner einen zweiten Transistor umfassen, der zweite Transistor kann unter dem Kondensator liegen und die erste leitfähige Schicht kann mit einer Gate-Elektrode des zweiten Transistors verbunden sein.
  • Bei der vorstehend beschriebenen Ausführungsform kann die Halbleitervorrichtung ferner einen zweiten Transistor und eine vierte Isolierschicht umfassen. Der zweite Transistor kann eine sechste leitfähige Schicht, eine siebte leitfähige Schicht, eine achte leitfähige Schicht, eine zweite Halbleiterschicht und eine fünfte Isolierschicht umfassen. Die vierte Isolierschicht kann über der sechsten leitfähigen Schicht liegen. Die siebte leitfähige Schicht kann über der vierten Isolierschicht liegen. Die vierte Isolierschicht und die siebte leitfähige Schicht können einen zweiten Öffnungsabschnitt umfassen, der die sechste leitfähige Schicht erreicht. Die zweite Halbleiterschicht kann einen Bereich in Kontakt mit der sechsten leitfähigen Schicht, einen Bereich in Kontakt mit der siebten leitfähigen Schicht und einen Bereich umfassen, der sich innerhalb des zweiten Öffnungsabschnitts befindet. Die fünfte Isolierschicht kann über der zweiten Halbleiterschicht liegen und einen Bereich umfassen, der sich innerhalb des zweiten Öffnungsabschnitts befindet. Die achte leitfähige Schicht kann innerhalb des zweiten Öffnungsabschnitts einen Bereich umfassen, der der zweiten Halbleiterschicht zugewandt ist, wobei die fünfte Isolierschicht dazwischen liegt. Eine Oberseite der achten leitfähigen Schicht kann einen Bereich in Kontakt mit der ersten leitfähigen Schicht umfassen.
  • Bei der vorstehend beschriebenen Ausführungsform kann die Halbleitervorrichtung ferner einen Speicherabschnitt umfassen, der Speicherabschnitt kann Speicherzellen umfassen, die in einer Matrix angeordnet sind. Jede der Speicherzellen kann den ersten Transistor, den zweiten Transistor und den Kondensator umfassen. Die sechste leitfähige Schicht und die siebte leitfähige Schicht können von den Speicherzellen geteilt werden, die in einer ersten Richtung angeordnet sind.
  • Bei der vorstehend beschriebenen Ausführungsform kann ein konstantes Potential der siebten leitfähigen Schicht zugeführt werden.
  • Bei der vorstehend beschriebenen Ausführungsform kann die Halbleitervorrichtung ferner eine erste Treiberschaltung umfassen. Die erste Treiberschaltung kann elektrisch mit der sechsten leitfähigen Schicht verbunden sein. Die erste Treiberschaltung kann dazu konfiguriert sein, Daten in die Speicherzellen zu schreiben und die Daten zu lesen.
  • Bei der vorstehend beschriebenen Ausführungsform kann die zweite leitfähige Schicht von den Speicherzellen geteilt werden, die in einer zweiten Richtung angeordnet sind, die senkrecht zu der ersten Richtung ist.
  • Bei der vorstehend beschriebenen Ausführungsform kann die Halbleitervorrichtung ferner eine zweite Treiberschaltung umfassen. Die zweite Treiberschaltung kann elektrisch mit der zweiten leitfähigen Schicht verbunden sein. Die zweite Treiberschaltung kann dazu konfiguriert sein, der zweiten leitfähigen Schicht ein Signal zuzuführen und dadurch das Lesen der Daten zu steuern.
  • Bei der vorstehend beschriebenen Ausführungsform die zweite leitfähige Schicht kann die zweite leitfähige Schicht einen Bereich, der sich in einer ersten Richtung erstreckt, und einen Bereich umfassen, der sich in einer zweiten Richtung erstreckt, die senkrecht zu der ersten Richtung ist, und die zweite leitfähige Schicht kann einen dritten Öffnungsabschnitt in einem Bereich umfassen, in dem der Bereich, der sich in der ersten Richtung erstreckt, und der Bereich, der sich in der zweiten Richtung erstreckt, einander kreuzen.
  • Bei der vorstehend beschriebenen Ausführungsform wird der zweiten leitfähigen Schicht ein konstantes Potential zugeführt.
  • Bei der vorstehend beschriebenen Ausführungsform kann die Halbleitervorrichtung ferner einen Speicherabschnitt, eine erste Treiberschaltung und eine zweite Treiberschaltung umfassen. Speicherzelle können in dem Speicherabschnitt in einer Matrix angeordnet sein. Jede der Speicherzellen kann den ersten Transistor, den zweiten Transistor und den Kondensator umfassen. Die zweite leitfähige Schicht kann einen Bereich, der sich in einer ersten Richtung erstreckt, und einen Bereich umfassen, der sich in einer zweiten Richtung erstreckt, die senkrecht zu der ersten Richtung ist. Die zweite leitfähige Schicht kann einen dritten Öffnungsabschnitt in einem Bereich umfassen, in dem der Bereich, der in der ersten Richtung erstreckt, und der Bereich, der in der zweiten Richtung erstreckt, einander kreuzen. Der zweiten leitfähigen Schicht kann ein konstantes Potential zugeführt werden. Die sechste leitfähige Schicht kann elektrisch mit der ersten Treiberschaltung verbunden sein. Die siebte leitfähige Schicht kann elektrisch mit der zweiten Treiberschaltung verbunden sein. Die erste Treiberschaltung kann dazu konfiguriert sein, Daten in die Speicherzellen zu schreiben und die Daten zu lesen. Die zweite Treiberschaltung kann dazu konfiguriert sein, der siebten leitfähigen Schicht ein Signal zuzuführen und dadurch das Lesen der Daten zu steuern.
  • Bei der vorstehend beschriebenen Ausführungsform können die erste Halbleiterschicht und die zweite Halbleiterschicht ein Metalloxid enthalten. Das Metalloxid kann eines oder mehrere von Indium, Zink und ein Element M und das Element M kann eines oder mehrere von Aluminium, Gallium, Zinn, Yttrium, Titan, Vanadium, Chrom, Mangan, Eisen, Kobalt, Nickel, Zirconium, Molybdän, Hafnium, Tantal, Wolfram, Lanthan, Cer, Neodym, Magnesium, Calcium, Strontium, Barium, Bor, Silizium, Germanium und Antimon sein.
  • Bei der vorstehend beschriebenen Ausführungsform kann eine Kapazität des Kondensators kann mehr als oder gleich dem Doppelten einer Kapazität eines Kondensators sein, der von der siebten leitfähigen Schicht, der fünften Isolierschicht und der achten leitfähigen Schicht ausgebildet ist.
  • Ein elektronisches Gerät, das die Halbleitervorrichtung nach einer Ausführungsform der vorliegenden Erfindung und eine Kamera umfasst, ist auch eine Ausführungsform der vorliegenden Erfindung.
  • Eine Ausführungsform der vorliegenden Erfindung ist ein Herstellungsverfahren einer Halbleitervorrichtung, das die folgenden Schritte umfasst: Ausbilden eines ersten leitfähigen Films; Verarbeiten eines Teils des ersten leitfähigen Films, um eine erste leitfähige Schicht auszubilden, die einen ersten Öffnungsabschnitt umfasst; Ausbilden einer ersten Isolierschicht, die einen Bereich umfasst, der innerhalb des ersten Öffnungsabschnitts in Kontakt mit einer Seitenfläche der ersten leitfähigen Schicht ist; Ausbilden eines zweiten Öffnungsabschnitts, der einen Bereich umfasst, der sich mit dem ersten Öffnungsabschnitt überlappt, in der ersten Isolierschicht; Ausbilden einer zweiten leitfähigen Schicht innerhalb des zweiten Öffnungsabschnitts, um einen Kondensator auszubilden, der die erste leitfähige Schicht, die zweite leitfähige Schicht und die erste Isolierschicht umfasst; Ausbilden einer dritten leitfähigen Schicht, die einen Bereich in Kontakt mit einer Oberseite der zweiten leitfähigen Schicht umfasst; Ausbilden einer zweiten Isolierschicht über der dritten leitfähigen Schicht; Ausbilden eines zweiten leitfähigen Films über der zweiten Isolierschicht; Ausbilden eines dritten Öffnungsabschnitts in der zweiten Isolierschicht und dem zweiten leitfähigen Film; Ausbilden einer ersten Halbleiterschicht derart, um einen Bereich in Kontakt mit der dritten leitfähigen Schicht und einen Bereich in Kontakt mit dem zweiten leitfähigen Film zu umfassen und um einen Bereich zu umfassen, der sich innerhalb des dritten Öffnungsabschnitts befindet; Verarbeiten eines Teils des zweiten leitfähigen Films, um eine vierte leitfähige Schicht auszubilden; Ausbilden einer dritten Isolierschicht über der ersten Halbleiterschicht und der vierten leitfähigen Schicht; und Ausbilden einer fünften leitfähigen Schicht innerhalb des dritten Öffnungsabschnitts derart, um einen Bereich zu umfassen, der der ersten Halbleiterschicht zugewandt ist, wobei die dritte Isolierschicht dazwischen liegt, um einen ersten Transistor zu umfassen, der die dritte bis fünfte leitfähige Schicht und die dritte Isolierschicht umfasst.
  • Bei der vorstehend beschriebenen Ausführungsform kann ein zweiter Transistor vor dem Ausbilden des ersten leitfähigen Films ausgebildet werden, und die zweite leitfähige Schicht kann derart ausgebildet werden, um elektrisch mit einer Gate-Elektrode des zweiten Transistors verbunden zu sein.
  • Das Herstellungsverfahren einer Halbleitervorrichtung der vorstehend beschriebenen Ausführungsform kann ferner die folgenden Schritte umfassen: Ausbilden einer sechsten leitfähigen Schicht vor dem Ausbilden des ersten leitfähigen Films; Ausbilden einer vierten Isolierschicht über der sechsten leitfähigen Schicht; Ausbilden eines dritten leitfähigen Films über der vierten Isolierschicht; Ausbilden eines vierten Öffnungsabschnitts in der vierten Isolierschicht und dem dritten leitfähigen Film; Ausbilden einer zweiten Halbleiterschicht derart, um einen Bereich in Kontakt mit der sechsten leitfähigen Schicht und einen Bereich in Kontakt mit dem dritten leitfähigen Film zu umfassen und um einen Bereich zu umfassen, der sich innerhalb des vierten Öffnungsabschnitts befindet; Verarbeiten eines Teils des dritten leitfähigen Films, um eine siebte leitfähige Schicht auszubilden; Ausbilden einer fünften Isolierschicht über der zweiten Halbleiterschicht und der siebten leitfähigen Schicht; Ausbilden einer achten leitfähigen Schicht innerhalb des vierten Öffnungsabschnitts derart, um einen Bereich zu umfassen, der der zweiten Halbleiterschicht zugewandt ist, wobei die fünfte Isolierschicht dazwischen liegt; Ausbilden einer sechsten Isolierschicht über der achten leitfähigen Schicht, um einen zweiten Transistor auszubilden, der die sechste bis achte leitfähige Schicht und die fünfte Isolierschicht umfasst; Ausbilden des ersten leitfähigen Films über der sechsten Isolierschicht; Verarbeiten eines Teils des ersten leitfähigen Films, um über der sechsten Isolierschicht die erste leitfähige Schicht auszubilden, die den ersten Öffnungsabschnitt umfasst, der sich mit mindestens einem Teil der achten leitfähigen Schicht überlappt; Ausbilden des zweiten Öffnungsabschnitts in der sechsten Isolierschicht nach dem Ausbilden der ersten Isolierschicht; und Ausbilden der zweiten leitfähigen Schicht, die einen Bereich in Kontakt mit der achten leitfähigen Schicht umfasst.
  • Das Herstellungsverfahren einer Halbleitervorrichtung der vorstehend beschriebenen Ausführungsform kann ferner die folgenden Schritte umfassen: Ausbilden eines Isolierfilms über dem ersten leitfähigen Film; Verarbeiten eines Teils des Isolierfilms, um eine siebte Isolierschicht auszubilden, die den ersten Öffnungsabschnitt umfasst; und Ausbilden der ersten Isolierschicht derart, um mindestens einen Teil der siebten Isolierschicht zu bedecken.
  • Mit einer Ausführungsform der vorliegenden Erfindung kann eine Halbleitervorrichtung, eine Speichervorrichtung oder ein Transistor bereitgestellt werden, welche/welcher miniaturisiert oder hoch integriert werden kann. Mit einer Ausführungsform der vorliegenden Erfindung kann eine sehr zuverlässige Halbleitervorrichtung, eine sehr zuverlässige Speichervorrichtung oder einen sehr zuverlässigen Transistor bereitgestellt werden. Mit einer Ausführungsform der vorliegenden Erfindung kann eine Halbleitervorrichtung oder eine Speichervorrichtung mit hoher Lesegenauigkeit bereitgestellt werden. Mit einer Ausführungsform der vorliegenden Erfindung kann ein Transistor mit hohem Durchlassstrom bereitgestellt werden. Mit einer Ausführungsform der vorliegenden Erfindung kann ein Transistor mit vorteilhaften elektrischen Eigenschaften bereitgestellt werden. Mit einer Ausführungsform der vorliegenden Erfindung kann eine Halbleitervorrichtung oder eine Speichervorrichtung mit geringen Kosten bereitgestellt werden. Mit einer Ausführungsform der vorliegenden Erfindung kann eine Halbleitervorrichtung oder eine Speichervorrichtung mit geringem Stromverbrauch bereitgestellt werden. Mit einer Ausführungsform der vorliegenden Erfindung kann eine Halbleitervorrichtung oder eine Speichervorrichtung mit einer hohen Arbeitsgeschwindigkeit bereitgestellt werden. Mit einer Ausführungsform der vorliegenden Erfindung kann eine neuartige Halbleitervorrichtung, eine neuartige Speichervorrichtung oder ein neuartiger Transistor bereitgestellt werden, welche/welcher miniaturisiert oder hoch integriert werden kann.
  • Mit einer Ausführungsform der vorliegenden Erfindung kann ein Herstellungsverfahren einer Halbleitervorrichtung, einer Speichervorrichtung oder eines Transistors bereitgestellt werden, welche/welcher miniaturisiert oder hoch integriert werden kann. Mit einer Ausführungsform der vorliegenden Erfindung kann ein Herstellungsverfahren einer sehr zuverlässigen Halbleitervorrichtung, einer sehr zuverlässigen Speichervorrichtung oder eines sehr zuverlässigen Transistors bereitgestellt werden. Mit einer Ausführungsform der vorliegenden Erfindung kann ein Herstellungsverfahren einer Halbleitervorrichtung oder einer Speichervorrichtung mit hoher Lesegenauigkeit bereitgestellt werden. Mit einer Ausführungsform der vorliegenden Erfindung kann ein Herstellungsverfahren eines Transistors mit hohem Durchlassstrom bereitgestellt werden. Mit einer Ausführungsform der vorliegenden Erfindung kann ein Herstellungsverfahren eines Transistors mit vorteilhaften elektrischen Eigenschaften bereitgestellt werden. Mit einer Ausführungsform der vorliegenden Erfindung kann ein Herstellungsverfahren mit hoher Ausbeute einer Halbleitervorrichtung oder einer Speichervorrichtung bereitgestellt werden. Mit einer Ausführungsform der vorliegenden Erfindung kann ein Herstellungsverfahren einer Halbleitervorrichtung oder einer Speichervorrichtung mit geringem Stromverbrauch bereitgestellt werden. Mit einer Ausführungsform der vorliegenden Erfindung kann ein Herstellungsverfahren einer Halbleitervorrichtung oder einer Speichervorrichtung mit einer hohen Arbeitsgeschwindigkeit bereitgestellt werden. Mit einer Ausführungsform der vorliegenden Erfindung kann ein Herstellungsverfahren einer neuartigen Halbleitervorrichtung, einer neuartigen Speichervorrichtung oder eines neuartigen Transistors bereitgestellt werden, welche/welcher miniaturisiert oder hoch integriert werden kann.
  • Es sei angemerkt, dass die Beschreibung dieser Wirkungen dem Vorhandensein weiterer Wirkungen nicht im Wege steht. Eine Ausführungsform der vorliegenden Erfindung muss nicht notwendigerweise all diese Wirkungen aufweisen. Weitere Wirkungen können aus der Erläuterung der Beschreibung, der Zeichnungen und der Patentansprüche abgeleitet werden.
  • Kurze Beschreibung der Zeichnungen
  • In den begleitenden Zeichnungen:
    • 1A ist ein Blockschema, das ein Strukturbeispiel einer Halbleitervorrichtung darstellt, und 1B1 und 1B2 sind Schaltpläne, die Strukturbeispiele für eine Speicherzelle darstellen;
    • 2A ist eine Planansicht, die ein Strukturbeispiel einer Halbleitervorrichtung darstellt, und 2B und 2C sind Querschnittsansichten, die das Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 3A1 bis 3A3, 3B1 und 3B2 und 3C1 bis 3C3 sind Planansichten, die das Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 4A und 4B sind Querschnittsansichten, die ein Strukturbeispiel einer Halbleitervorrichtung darstellen;
    • 5A und 5B sind Querschnittsansichten, die ein Strukturbeispiel eines Transistors darstellen;
    • 6A1 bis 6A3, 6B1 und 6B2 und 6C1 bis 6C3 sind Planansichten, die ein Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 7A1 bis 7A3, 7B1 und 7B2 und 7C1 bis 7C3 sind Planansichten, die ein Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 8A ist eine Planansicht, die ein Strukturbeispiel der Halbleitervorrichtung darstellt, und 8B und 8C sind Querschnittsansichten, die das Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 9A1 bis 9A3, 9B1 und 9B2 und 9C1 bis 9C3 sind Planansichten, die ein Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 10A1 bis 10A3, 10B1 und 10B2 und 10C1 bis 10C3 sind Planansichten, die ein Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 11A1 bis 11A3, 11 B1 und 11 B2 und 11C1 bis 11C3 sind Planansichten, die ein Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 12A ist ein Blockschema, das ein Strukturbeispiel der Halbleitervorrichtung darstellt, und 12B ist ein Schaltplan, der ein Strukturbeispiel einer Speicherzelle darstellt;
    • 13A ist eine Planansicht, die ein Strukturbeispiel der Halbleitervorrichtung darstellt, und 13B und 13C sind Querschnittsansichten, die das Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 14A ist ein Schaltplan, der ein Strukturbeispiel der Speicherzelle darstellt, 14B ist eine Planansicht, die ein Strukturbeispiel der Halbleitervorrichtung darstellt, und 14C und 14D sind Querschnittsansichten, die das Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 15A ist ein Blockschema, das ein Strukturbeispiel einer Anzeigevorrichtung darstellt, 15B ist eine Planansicht, die ein Strukturbeispiel eines Pixels darstellt, und 15C und 15D sind Schaltpläne, die Strukturbeispiele für ein Subpixel darstellen;
    • 16A und 16B sind Planansichten, die ein Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 17A und 17B sind Planansichten, die Strukturbeispiele der Halbleitervorrichtung darstellen;
    • 18 ist eine Planansicht, die ein Strukturbeispiel der Halbleitervorrichtung darstellt;
    • 19A und 19B sind Planansichten, die ein Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 20A und 20B sind Planansichten, die ein Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 21A und 21B sind Planansichten, die Strukturbeispiele der Halbleitervorrichtung darstellen;
    • 22A und 22B sind Planansichten, die ein Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 23A und 23B sind Planansichten, die ein Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 24A und 24B sind Planansichten, die ein Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 25A und 25B sind Planansichten, die ein Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 26A und 26B sind Planansichten, die ein Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 27A und 27B sind Planansichten, die ein Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 28A und 28B sind Planansichten, die ein Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 29A und 29B sind Planansichten, die ein Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 30A und 30B sind Planansichten, die ein Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 31A und 31B sind Querschnittsansichten, die ein Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 32A und 32B sind Querschnittsansichten, die ein Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 33A ist eine Planansicht, die ein Strukturbeispiel der Halbleitervorrichtung darstellt, und 33B und 33C sind Querschnittsansichten, die das Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 34A ist eine Planansicht, die ein Strukturbeispiel der Halbleitervorrichtung darstellt, und 34B und 34C sind Querschnittsansichten, die das Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 35A ist eine Planansicht, die ein Strukturbeispiel der Halbleitervorrichtung darstellt, und 35B und 35C sind Querschnittsansichten, die das Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 36A ist eine Planansicht, die ein Strukturbeispiel der Halbleitervorrichtung darstellt, und 36B und 36C sind Querschnittsansichten, die das Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 37A ist eine Planansicht, die ein Strukturbeispiel der Halbleitervorrichtung darstellt, und 37B und 37C sind Querschnittsansichten, die das Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 38A ist eine Planansicht, die ein Strukturbeispiel der Halbleitervorrichtung darstellt, und 38B und 38C sind Querschnittsansichten, die das Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 39A bis 39D sind Querschnittsansichten, die Strukturbeispiele in der Halbleitervorrichtung darstellen;
    • 40A ist eine Planansicht, die ein Strukturbeispiel der Halbleitervorrichtung darstellt, und 40B und 40C sind Querschnittsansichten, die das Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 41A und 41B sind Querschnittsansichten, die ein Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 42A und 42B sind Querschnittsansichten, die ein Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 43A und 43B sind Querschnittsansichten, die ein Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 44A und 44B sind Planansichten, die ein Strukturbeispiel der Halbleitervorrichtung darstellen, und 44C und 44D sind Querschnittsansichten, die das Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 45A und 45B sind Querschnittsansichten, die ein Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 46A ist eine Planansicht, die ein Strukturbeispiel der Halbleitervorrichtung darstellt, und 46B und 46C sind Querschnittsansichten, die das Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 47A und 47B sind Planansichten, die ein Strukturbeispiel der Halbleitervorrichtung darstellen, und 47C und 47D sind Querschnittsansichten, die das Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 48A ist eine Planansicht, die ein Strukturbeispiel der Halbleitervorrichtung darstellt, und 48B und 48C sind Querschnittsansichten, die das Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 49A und 49B sind Planansichten, die ein Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 50A und 50B sind Planansichten, die ein Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 51A und 51B sind Planansichten, die ein Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 52A und 52B sind Planansichten, die ein Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 53A und 53B sind Planansichten, die ein Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 54A und 54B sind Planansichten, die ein Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 55A ist eine Planansicht, die ein Strukturbeispiel der Halbleitervorrichtung darstellt, und 55B und 55C sind Querschnittsansichten, die das Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 56A ist eine Planansicht, die ein Strukturbeispiel der Halbleitervorrichtung darstellt, und 56B und 56C sind Querschnittsansichten, die das Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 57A ist eine Planansicht, die ein Strukturbeispiel der Halbleitervorrichtung darstellt, und 57B und 57C sind Querschnittsansichten, die das Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 58A ist eine Planansicht, die ein Strukturbeispiel der Halbleitervorrichtung darstellt, und 58B und 58C sind Querschnittsansichten, die das Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 59A ist eine Planansicht, die ein Strukturbeispiel der Halbleitervorrichtung darstellt, und 59B und 59C sind Querschnittsansichten, die das Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 60A und 60B sind Querschnittsansichten, die Strukturbeispiele der Halbleitervorrichtung darstellen;
    • 61A ist eine Planansicht, die ein Strukturbeispiel der Halbleitervorrichtung darstellt, und 61B und 61C sind Querschnittsansichten, die das Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 62A ist eine Planansicht, die ein Strukturbeispiel der Halbleitervorrichtung darstellt, und 62B und 62C sind Querschnittsansichten, die das Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 63A ist eine Planansicht, die ein Strukturbeispiel der Halbleitervorrichtung darstellt, und 63B und 63C sind Querschnittsansichten, die das Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 64A ist eine Planansicht, die ein Strukturbeispiel der Halbleitervorrichtung darstellt, und 64B und 64C sind Querschnittsansichten, die das Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 65A und 65B sind Planansichten, die ein Strukturbeispiel der Halbleitervorrichtung darstellen, und 65C und 65D sind Querschnittsansichten, die das Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 66A und 66B sind Planansichten, die ein Strukturbeispiel der Halbleitervorrichtung darstellen, und 66C und 66D sind Querschnittsansichten, die das Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 67A ist eine Planansicht, die ein Strukturbeispiel der Halbleitervorrichtung darstellt, und 67B und 67C sind Querschnittsansichten, die das Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 68A ist eine Planansicht, die ein Strukturbeispiel der Halbleitervorrichtung darstellt, und 68B und 68C sind Querschnittsansichten, die das Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 69A und 69B sind Planansichten, die Strukturbeispiele der Halbleitervorrichtung darstellen, und 69C und 69D sind Querschnittsansichten, die darstellen die Strukturbeispiele der Halbleitervorrichtung;
    • 70A ist eine Planansicht, die ein Strukturbeispiel der Halbleitervorrichtung darstellt, und 70B und 70C sind Querschnittsansichten, die das Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 71A und 71B sind Planansichten, die ein Strukturbeispiel der Halbleitervorrichtung darstellen, und 71C und 71D sind Querschnittsansichten, die das Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 72A ist eine Planansicht, die ein Strukturbeispiel der Halbleitervorrichtung darstellt, und 72B und 72C sind Querschnittsansichten, die das Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 73A ist eine Planansicht, die ein Strukturbeispiel der Halbleitervorrichtung darstellt, und 73B und 73C sind Querschnittsansichten, die das Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 74A ist eine Planansicht, die ein Strukturbeispiel der Halbleitervorrichtung darstellt, und 74B und 74C sind Querschnittsansichten, die das Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 75A und 75B sind Planansichten, die ein Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 76A und 76B sind Planansichten, die ein Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 77A und 77B sind Planansichten, die ein Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 78A und 78B sind Planansichten, die ein Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 79A und 79B sind Planansichten, die ein Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 80A und 80B sind Planansichten, die ein Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 81A und 81B sind Planansichten, die ein Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 82A und 82B sind Planansichten, die ein Strukturbeispiel der Halbleitervorrichtung darstellen;
    • 83A ist eine Planansicht, die ein Beispiel für ein Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 83B und 83C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 84A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 84B und 84C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 85A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 85B und 85C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 86A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 86B und 86C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 87A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 87B und 87C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 88A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 88B und 88C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 89A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 89B und 89C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 90A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 90B und 90C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 91A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 91 B und 91C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 92A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 92B und 92C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 93A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 93B und 93C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 94A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 94B und 94C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 95A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 95B und 95C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 96A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 96B und 96C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 97A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 97B und 97C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 98A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 98B und 98C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 99A bis 99C sind Querschnittsansichten, die Strukturbeispiele der Halbleitervorrichtung darstellen;
    • 100A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 100B und 100C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 101A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 101B und 101C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 102A ist eine Planansicht, die ein Beispiel für ein Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 102B und 102C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 103A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 103B und 103C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 104A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 104B und 104C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 105A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 105B und 105C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 106A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 106B und 106C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 107A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 107B und 107C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 108A ist eine Planansicht, die ein Beispiel für ein Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 108B und 108C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 109A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 109B und 109C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 110A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 110B und 110C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 111A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 111B und 111C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 112A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 112B und 112C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 113A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 113B und 113C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 114A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 114B und 114C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 115A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 115B und 115C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 116A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 116B und 116C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 117A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 117B und 117C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 118A ist eine Planansicht, die ein Beispiel für ein Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 118B und 118C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 119A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 119B und 119C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 120A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 120B und 120C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 121A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 121B und 121C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 122A ist eine Planansicht, die ein Beispiel für ein Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 122B und 122C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 123A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 123B und 123C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 124A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 124B und 124C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 125A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 125B und 125C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 126A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 126B und 126C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 127A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 127B und 127C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 128A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 128B und 128C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 129A ist eine Planansicht, die ein Beispiel für ein Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 129B und 129C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 130A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 130B und 130C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 131A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 131B und 131C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 132A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 132B und 132C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 133A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 133B und 133C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 134A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 134B und 134C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 135A ist eine Planansicht, die ein Beispiel für ein Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 135B und 135C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 136A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 136B und 136C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 137A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 137B und 137C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 138A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 138B und 138C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 139A ist eine Planansicht, die ein Beispiel für ein Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 139B und 139C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 140A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 140B und 140C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 141A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 141B und 141C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 142A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 142B und 142C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 143A ist eine Planansicht, die ein Beispiel für ein Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 143B und 143C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 144A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 144B und 144C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 145A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 145B und 145C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 146A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 146B und 146C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 147A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 147B und 147C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 148A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 148B und 148C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 149A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 149B und 149C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 150A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 150B und 150C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 151A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 151B und 151C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 152A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 152B und 152C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 153A ist eine Planansicht, die ein Beispiel für ein Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 153B und 153C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 154A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 154B und 154C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 155A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 155B und 155C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 156A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 156B und 156C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 157A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 157B und 157C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 158A ist eine Planansicht, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 158B und 158C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 159A ist eine Planansicht, die ein Beispiel für ein Herstellungsverfahren einer Halbleitervorrichtung darstellt, und 159B und 159C sind Querschnittsansichten, die das Beispiel für das Herstellungsverfahren einer Halbleitervorrichtung darstellen;
    • 160 ist eine perspektivische Ansicht, die ein Strukturbeispiel einer Halbleitervorrichtung darstellt;
    • 161 ist eine Querschnittsansicht, die ein Strukturbeispiel einer Halbleitervorrichtung darstellt;
    • 162 ist eine Querschnittsansicht, die ein Strukturbeispiel einer Halbleitervorrichtung darstellt;
    • 163A und 163B stellen Beispiele für elektronische Komponenten dar;
    • 164A und 164B stellen Beispiele für elektronisches Geräte dar und 164C bis 164E stellen ein Beispiel für einen großen Computer dar;
    • 165 stellt ein Beispiel für eine Vorrichtung für den Raum dar;
    • 166 stellt ein Beispiel für ein Storage-System (Speichersystem) dar, das in einem Datenzentrum verwendet werden kann; und
    • 167 ist ein Diagramm, das dem Beispiel entspricht.
  • Detaillierte Beschreibung der Erfindung
  • Ausführungsformen werden anhand der Zeichnungen ausführlich beschrieben. Es sei angemerkt, dass die Ausführungsformen der vorliegenden Erfindung nicht auf die folgende Beschreibung beschränkt sind und dass es sich Fachleuten ohne Weiteres erschließt, dass Modi und Details der vorliegenden Erfindung auf verschiedene Weise modifiziert werden können, ohne vom Gedanken und Schutzbereich der vorliegenden Erfindung abzuweichen. Daher sollte die vorliegende Erfindung nicht als auf die Beschreibung der folgenden Ausführungsformen beschränkt angesehen werden.
  • Es sei angemerkt, dass bei Strukturen der nachstehend beschriebenen Erfindung die gleichen Abschnitte oder Abschnitte mit ähnlichen Funktionen in unterschiedlichen Zeichnungen durch die gleichen Bezugszeichen gekennzeichnet sind und die Beschreibung dieser nicht wiederholt wird. Das gleiche Schraffurmuster wird für Abschnitte mit ähnlichen Funktionen verwendet, und in einigen Fällen sind die Abschnitte nicht durch spezifische Bezugszeichen gekennzeichnet.
  • Die Position, die Größe, der Bereich oder dergleichen ist von jeder in den Zeichnungen dargestellten Struktur in einigen Fällen zum leichten Verständnis nicht genau dargestellt. Die offenbarte Erfindung ist daher nicht notwendigerweise auf die Position, die Größe, den Bereich oder dergleichen beschränkt, die in den Zeichnungen offenbart werden. Beispielsweise könnte im tatsächlichen Herstellungsprozess die Größe einer Schicht, einer Photolackmaske oder dergleichen unabsichtlich durch eine Behandlung, wie z. B. Ätzen, verringert werden, was in einigen Fällen zum leichten Verständnis nicht dargestellt wird.
  • Es sei angemerkt, dass Ordnungszahlen, wie z. B. „erstes“ und „zweites“, in dieser Beschreibung und dergleichen der Einfachheit halber verwendet werden und nicht die Anzahl oder die Reihenfolge (z. B. die Reihenfolge der Schritte oder die Anordnungsreihenfolge) von Komponenten beschränken. Die Ordnungszahl, die einer Komponente in einem Teil dieser Beschreibung hinzugefügt wird, kann sich von der Ordnungszahl unterscheiden, die der Komponente in einem anderen Teil dieser Beschreibung oder dem Schutzbereich der Ansprüche hinzugefügt wird.
  • Ein Transistor ist eine Art von Halbleiterelement und ermöglicht eine Verstärkung eines Stroms oder einer Spannung, einen Schaltvorgang zum Steuern des Leitens oder Nichtleitens und dergleichen. Ein Transistor in dieser Beschreibung umfasst in seiner Kategorie einen Feldeffekttransistor mit isoliertem Gate (insulated-gate field effect transistor, IGFET) und einen Dünnschichttransistor (thin film transistor, TFT).
  • In dieser Beschreibung und dergleichen ist ein Transistor ein Element, das mindestens drei Anschlüsse aufweist, nämlich ein Gate, einen Drain und eine Source. Der Transistor umfasst einen Bereich, in dem ein Kanal gebildet wird (auch als Kanalbildungsbereich bezeichnet), zwischen dem Drain (einem Drain-Anschluss, einem Drain-Bereich oder einer Drain-Elektrode) und der Source (einem Source-Anschluss, einem Source-Bereich oder einer Source-Elektrode), und ein Strom kann durch den Kanalbildungsbereich zwischen der Source und dem Drain fließen. Es sei angemerkt, dass sich in dieser Beschreibung und dergleichen ein Kanalbildungsbereich auf einen Bereich bezieht, durch den hauptsächlich ein Strom fließt
  • Wenn beispielsweise ein Transistor mit unterschiedlicher Polarität verwendet wird oder wenn die Stromflussrichtung im Schaltungsbetrieb geändert wird, werden die Funktionen einer „Source“ und eines „Drains“ durcheinander ersetzt. Deshalb können in dieser Beschreibung die Begriffe „Source“ und „Drain“ ausgetauscht werden.
  • Es sei angemerkt, dass sich beispielsweise Verunreinigungen in einem Halbleiter auf Elemente, die sich von den Hauptkomponenten unterscheiden, des Halbleiters beziehen. Zum Beispiel handelt es sich bei einem Element, dessen Konzentration niedriger als 0,1 Atom-% ist, um eine Verunreinigung. Wenn ein Halbleiter eine Verunreinigung enthält, kann beispielsweise eine Erhöhung der Dichte der Defektzustände oder eine Verringerung der Kristallinität des Halbleiters bewirkt werden. In dem Fall, in dem der Halbleiter ein Oxidhalbleiter ist, umfassen Beispiele für eine Verunreinigung, die die Eigenschaften des Halbleiters verändert, die Elemente der Gruppe 1, die Elemente der Gruppe 2, die Elemente der Gruppe 13, die Elemente der Gruppe 14, die Elemente der Gruppe 15 und Übergangsmetalle, die sich von den Hauptkomponenten des Oxidhalbleiters unterscheiden. Konkrete Beispiele umfassen Wasserstoff, Lithium, Natrium, Silizium, Bor, Phosphor, Kohlenstoff und Stickstoff. Es sei angemerkt, dass auch Wasser in einigen Fällen als Verunreinigung dient. Das Eindringen einer Verunreinigung kann beispielsweise Sauerstofffehlstellen (auch als Vo bezeichnet) in einem Oxidhalbleiter verursachen.
  • Es sei angemerkt, dass sich in dieser Beschreibung und dergleichen Oxynitrid auf ein Material bezieht, das mehr Sauerstoff als Stickstoff enthält. Nitridoxid bezieht sich auf ein Material, das mehr Stickstoff als Sauerstoff enthält.
  • Die Gehalte der Elemente, wie z. B. Wasserstoff, Sauerstoff, Kohlenstoff und Stickstoff, in einem Film können beispielsweise durch Sekundärionen-Massenspektrometrie (SIMS) oder die Röntgenphotoelektronenspektroskopie (X-ray photoelectron spectroscopy, XPS) analysiert werden. XPS ist geeignet, wenn der Gehalt eines Zielelements hoch (z. B. 0,5 Atom-% oder mehr oder 1 Atom-% oder mehr) ist. Im Gegensatz dazu ist SIMS geeignet, wenn der Gehalt eines Zielelements niedrig (z. B. 0,5 Atom-% oder weniger oder 1 Atom-% oder weniger) ist. Um die Elementgehalte zu vergleichen, wird eine Analyse durch eine Kombination von SIMS und XPS vorzugsweise verwendet.
  • In dieser Beschreibung und dergleichen können die Begriffe „Film“ und „Schicht“ je nach Umständen untereinander ausgetauscht werden. Beispielsweise kann der Begriff „leitfähige Schicht“ in einigen Fällen in den Begriff „leitfähiger Film“ umgewandelt werden. Der Begriff „leitfähiger Film“ kann in einigen Fällen in den Begriff „leitfähige Schicht“ umgewandelt werden. Beispielsweise kann der Begriff „Isolierfilm“ in einigen Fällen in den Begriff „Isolierschicht“ umgewandelt werden. Der Begriff „Isolierschicht“ kann in einigen Fällen in den Begriff „Isolierfilm“ umgewandelt werden. Beispielsweise kann der Begriff „Halbleiterfilm“ in einigen Fällen in den Begriff „Halbleiterschicht“ umgewandelt werden. Der Begriff „Halbleiterschicht“ kann in einigen Fällen in den Begriff „Halbleiterfilm“ umgewandelt werden.
  • In dieser Beschreibung und dergleichen deutet der Begriff „parallel“ darauf hin, dass der Winkel, der zwischen zwei geraden Linien gebildet wird, größer als oder gleich -10° und kleiner als oder gleich 10° ist. Daher wird auch der Fall enthalten, in dem der Winkel größer als oder gleich -5° und kleiner als oder gleich 5° ist. Der Begriff „im Wesentlichen parallel“ deutet darauf hin, dass der Winkel, der zwischen zwei geraden Linien gebildet wird, größer als oder gleich -30° und kleiner als oder gleich 30° ist. Der Begriff „senkrecht“ deutet darauf hin, dass der Winkel, der zwischen zwei geraden Linien gebildet wird, größer als oder gleich 80° und kleiner als oder gleich 100° ist. Daher wird auch der Fall enthalten, in dem der Winkel größer als oder gleich 85° und kleiner als oder gleich 95° ist. Außerdem deutet der Begriff „im Wesentlichen senkrecht“ darauf hin, dass der Winkel, der zwischen zwei geraden Linien gebildet wird, größer als oder gleich 60° und kleiner als oder gleich 120° ist.
  • In dieser Beschreibung und dergleichen umfasst der Begriff „elektrisch verbunden“ den Fall, in dem Komponenten über ein Objekt mit irgendeiner elektrischen Funktion miteinander verbunden sind. Es gibt keine besondere Beschränkung hinsichtlich eines „Objekts mit irgendeiner elektrischen Funktion“, solange zwischen Komponenten, die über das Objekt verbunden sind, elektrische Signale gesendet und empfangen werden können. Beispiele für das „Objekt mit irgendeiner elektrischen Funktion“ sind ein Schaltelement, wie z. B. ein Transistor, ein Widerstand, eine Spule, ein Kondensator und ein Element mit verschiedenen Funktionen sowie eine Elektrode und eine Leitung.
  • Sofern nicht anders angegeben, bezeichnet der Sperrstrom in dieser Beschreibung und dergleichen einen Leckstrom zwischen einer Source und einem Drain, der erzeugt wird, wenn sich ein Transistor in einem Sperrzustand befindet (auch als nichtleitender Zustand oder Cutoff-Zustand bezeichnet). Sofern nicht anders angegeben, bedeutet der Sperrzustand eines n-Kanal-Transistors, dass eine Gate-Source-Spannung Vgs niedriger ist als eine Schwellenspannung Vth, und der Sperrzustand eines p-Kanal-Transistors bedeutet, dass Vgs höher ist als Vth.
  • Es sei angemerkt, dass in dieser Beschreibung und dergleichen eine Oberseitenform einer Komponente die Kontur der Komponente in einer Planansicht bedeutet. Eine Planansicht bedeutet, dass die Komponente aus einer normalen Richtung einer Oberfläche, auf der die Komponente ausgebildet wird, oder aus einer normalen Richtung einer Oberfläche eines Trägers (z. B. eines Substrats), an der die Komponente ausgebildet wird, beobachtet wird.
  • Es sei angemerkt, dass in dieser Beschreibung und dergleichen eine sich verjüngende Form eine Form bezeichnet, in der mindestens ein Teil einer Seitenfläche einer Komponente gegenüber einer Substratoberfläche oder einer Ausbildungsoberfläche der Komponente schräg gestellt ist. Beispielsweise umfasst eine sich verjüngende Form vorzugsweise einen Bereich, in dem der zwischen der schrägen Seitenfläche und der Substratoberfläche oder der Ausbildungsoberfläche gebildete Winkel (ein derartiger Winkel wird auch als Verjüngungswinkel bezeichnet) kleiner als 90° ist. Es sei angemerkt, dass die Seitenfläche der Komponente, die Substratoberfläche und die Ausbildungsoberfläche nicht notwendigerweise vollständig flach sind und mit einer geringen Krümmung oder mit geringer Unebenheit im Wesentlichen flach sein können.
  • In dieser Beschreibung und dergleichen ist dann, wenn der Ausdruck „A ist in Kontakt mit B“ verwendet wird, mindestens ein Teil von A in Kontakt mit B. Mit anderen Worten: A umfasst beispielsweise einen Bereich in Kontakt mit B.
  • In dieser Beschreibung und dergleichen ist dann, wenn der Ausdruck „A ist über B positioniert“ verwendet wird, mindestens ein Teil von A über B positioniert. Mit anderen Worten: A umfasst beispielsweise einen Bereich, der über B positioniert ist.
  • In dieser Beschreibung und dergleichen bedeckt dann, wenn der Ausdruck „A bedeckt B“ verwendet wird, ein Teil von A B. Mit anderen Worten: A umfasst beispielsweise einen Bereich, der B bedeckt.
  • In dieser Beschreibung und dergleichen überlappt sich dann, wenn der Ausdruck „A überlappt sich mit B“ verwendet wird, ein Teil von A mit B. Mit anderen Worten: A umfasst beispielsweise einen Bereich, der sich mit B überlappt.
  • In dieser Beschreibung und dergleichen werden Begriffe zur Erläuterung der Anordnung, wie z. B. „über“, „unter“, „rechts“ und „links“, der Einfachheit halber verwendet, um die Positionsbeziehung zwischen Komponenten anhand von Zeichnungen zu beschreiben. Die Positionsbeziehung zwischen Komponenten wird angemessen entsprechend der Richtung verändert, in der jede Komponente beschrieben wird. Deshalb ist die Positionsbeziehung nicht auf diejenige, die mit einem in dieser Beschreibung verwendeten Begriff beschrieben wird, beschränkt und kann je nach Umständen angemessen mit anderen Begriffen beschrieben werden.
  • In dieser Beschreibung und dergleichen bedeutet ein Metalloxid im weiteren Sinne ein Oxid eines Metalls. Metalloxide werden in einen Oxidisolator, einen Oxidleiter (darunter auch einen durchsichtigen Oxidleiter), einen Oxidhalbleiter (oxide semiconductor; auch einfach als OS bezeichnet) und dergleichen eingeteilt. Beispielsweise wird ein Metalloxid, das in einer Halbleiterschicht eines Transistors verwendet wird, in einigen Fällen als Oxidhalbleiter bezeichnet. Das heißt, dass ein OS-Transistor auch als Transistor bezeichnet werden kann, der ein Metalloxid oder ein Oxidhalbleiter umfasst. Es sei angemerkt, dass ein Metalloxid, das Stickstoff enthält, in einigen Fällen auch als Metalloxid bezeichnet wird. Außerdem kann ein stickstoffhaltiges Metalloxid auch als Metalloxynitrid bezeichnet werden.
  • (Ausführungsform 1)
  • Bei dieser Ausführungsform werden eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung und ein Verfahren zum Herstellen der Halbleitervorrichtung anhand von Zeichnungen beschrieben. Bei dieser Ausführungsform wird die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung unter Verwendung einer Speichervorrichtung als hauptsächliches Beispiel beschrieben.
  • Eine Ausführungsform der vorliegenden Erfindung betrifft eine Speichervorrichtung, die einen Speicherabschnitt umfasst, in dem Speicherzellen in einer Matrix angeordnet werden. Die Speicherzellen umfassen jeweils einen ersten Transistor, einen zweiten Transistor und einen Kondensator.
  • Der erste Transistor kann ein Transistor sein, in dem eine Halbleiterschicht innerhalb eines Öffnungsabschnitts bereitgestellt wird, der in einer isolierenden Zwischenschicht über einem Substrat ausgebildet wird. Mit dieser Struktur kann die Kanallängsrichtung des ersten Transistors eine Richtung entlang einer Seitenfläche der isolierenden Zwischenschicht in dem Öffnungsabschnitt sein. Daher wird die Kanallänge nicht von der Leistung eines Belichtungsgeräts beeinflusst, das zur Herstellung des ersten Transistors verwendet wird, und kann kürzer sein als die Auflösungsgrenze des Belichtungsgeräts.
  • Hierbei wird eine erste leitfähige Schicht, die unter dem Öffnungsabschnitt bereitgestellt wird, als eine von einer Source-Elektrode und einer Drain-Elektrode des ersten Transistors verwendet. Insbesondere wird die isolierende Zwischenschicht über der ersten leitfähigen Schicht bereitgestellt, und ein Öffnungsabschnitt wird in der isolierenden Zwischenschicht derart bereitgestellt, dass er die erste leitfähige Schicht erreicht. Dann wird die Halbleiterschicht derart bereitgestellt, dass sie einen Bereich in Kontakt mit der ersten leitfähigen Schicht innerhalb des Öffnungsabschnitts umfasst. Des Weiteren wird als die andere der Source-Elektrode und der Drain-Elektrode des ersten Transistors eine zweite leitfähige Schicht verwendet, die über der isolierenden Zwischenschicht bereitgestellt wird und einen Öffnungsabschnitt aufweist, der sich mit dem vorstehend beschriebenen Öffnungsabschnitt überlappt. Eine Gate-Isolierschicht wird über der Halbleiterschicht und der zweiten leitfähigen Schicht bereitgestellt, und eine dritte leitfähige Schicht, die als Gate-Elektrode des ersten Transistors dient, wird über der Gate-Isolierschicht bereitgestellt.
  • Der zweite Transistor wird über dem ersten Transistor bereitgestellt. Der zweite Transistor kann eine Struktur aufweisen, die derjenigen des ersten Transistors ähnlich ist. Hierbei ist eine von einer Source-Elektrode und einer Drain-Elektrode des zweiten Transistors eine vierte leitfähige Schicht, die andere der Source-Elektrode und der Drain-Elektrode des zweiten Transistors ist eine fünfte leitfähige Schicht, und eine Gate-Elektrode des zweiten Transistors ist eine sechste leitfähige Schicht.
  • In der Speichervorrichtung einer Ausführungsform der vorliegenden Erfindung wird eine siebte leitfähige Schicht zwischen der in dem ersten Transistor enthaltenen dritten leitfähigen Schicht und der in dem zweiten Transistor enthaltenen vierten leitfähigen Schicht bereitgestellt, und die dritte leitfähige Schicht und die vierte leitfähige Schicht sind über die siebte leitfähige Schicht elektrisch miteinander verbunden. Hierbei wird eine dielektrische Schicht derart bereitgestellt, dass sie einen Bereich in Kontakt mit einer Seitenfläche der siebten leitfähigen Schicht umfasst, und eine achte leitfähige Schicht wird derart bereitgestellt, dass sie mindestens einen Teil der Seitenfläche der siebten leitfähigen Schicht bedeckt, wobei die dielektrische Schicht dazwischen liegt. Beispielsweise wird die achte leitfähige Schicht derart bereitgestellt, dass sie einen Bereich in Kontakt mit einer Seitenfläche der dielektrischen Schicht umfasst, die einer Seitenfläche entgegengesetzt ist, mit der die siebte leitfähige Schicht in Kontakt ist. Auf diese Weise kann der Kondensator, der die siebte leitfähige Schicht, die dielektrische Schicht und die achte leitfähige Schicht umfasst, zwischen dem ersten Transistor und dem zweiten Transistor bereitgestellt werden.
  • Wie vorstehend beschrieben, werden in der Speichervorrichtung einer Ausführungsform der vorliegenden Erfindung der erste Transistor, der Kondensator und der zweite Transistor in dieser Reihenfolge übereinander angeordnet. Des Weiteren sind der erste und zweite Transistor jeweils ein Transistor, in dem die Halbleiterschicht, die Gate-Isolierschicht und die Gate-Elektrode innerhalb des in der isolierenden Zwischenschicht ausgebildeten Öffnungsabschnitts bereitgestellt sind, eine der Source-Elektrode und der Drain-Elektrode unter dem Öffnungsabschnitt bereitgestellt wird und die andere der Source-Elektrode und der Drain-Elektrode über der isolierenden Zwischenschicht bereitgestellt wird. Daher kann die von der Speicherzelle in einer Planansicht eingenommene Fläche beispielsweise im Vergleich zu dem Fall verkleinert werden, in dem der erste und zweite Transistor planare Transistoren sind und der erste Transistor, der Kondensator und der zweite Transistor nicht übereinander angeordnet, sondern in der gleichen Schicht bereitgestellt werden. Deshalb können die Speicherzellen miniaturisiert werden und in hohem Maße integriert werden. Dementsprechend kann mit einer Ausführungsform der vorliegenden Erfindung eine Halbleitervorrichtung bereitgestellt werden, die miniaturisiert und in hohem Maße integriert werden kann.
  • <Strukturbeispiel 1 der Halbleitervorrichtung>
  • 1A ist ein Blockschema, das ein Strukturbeispiel einer Halbleitervorrichtung 10 darstellt. Die Halbleitervorrichtung 10 kann als Speichervorrichtung verwendet werden.
  • Die Halbleitervorrichtung 10 umfasst einen Speicherabschnitt 20, eine Wortleitungs-Treiberschaltung 11, eine Bitleitungs-Treiberschaltung 13 und eine Stromversorgungsschaltung 15. Der Speicherabschnitt 20 umfasst eine Vielzahl von in einer Matrix angeordneten Speicherzellen 21. Es sei angemerkt, dass die Stromversorgungsschaltung 15 außerhalb der Halbleitervorrichtung 10 bereitgestellt werden kann.
  • Die Wortleitungs-Treiberschaltung 11 ist elektrisch mit den Speicherzellen 21 über Leitungen 31 verbunden. Die Leitungen 31 erstrecken sich beispielsweise in der Zeilenrichtung der Matrix. Die Leitungen 31 dienen als Wortleitungen. 1A stellt als Leitungen 31 eine Leitung 31W und eine Leitung 31R dar.
  • Die Bitleitungs-Treiberschaltung 13 ist elektrisch mit den Speicherzellen 21 über Leitungen 33 verbunden. Die Leitungen 33 erstrecken sich beispielsweise in der Spaltenrichtung der Matrix. Die Leitungen 33 dienen als Bitleitungen. 1A stellt als Leitungen 33 eine Leitung 33W und eine Leitung 33R dar.
  • In 1A ist, wie von den Koordinatenachsen gezeigt, die Richtung, in der sich die als Wortleitungen dienenden Leitungen 31 erstrecken, die X-Richtung, und die Richtung, in der sich die als Bitleitungen dienenden Leitungen 33 erstrecken, ist die Y-Richtung. Wie vorstehend beschrieben, erstrecken sich die Leitungen 31 in der Zeilenrichtung der Matrix und die Leitungen 33 erstrecken sich in der Spaltenrichtung der Matrix. Daher kann die X-Richtung die Zeilenrichtung sein, und die Y-Richtung kann die Spaltenrichtung sein. Die X-Richtung und die Y-Richtung können einander kreuzen und insbesondere senkrecht zueinander sein. Außerdem kann die Richtung, die sowohl die X-Richtung als auch die Y-Richtung kreuzt, insbesondere die Richtung, die zu sowohl der X-Richtung als auch der Y-Richtung senkrecht ist, die Z-Richtung sein. Es sei angemerkt, dass in den folgenden Zeichnungen die X-Richtung, die Y-Richtung und die Z-Richtung von den Koordinatenachsen gezeigt werden und dass die Definitionen der Richtungen derjenigen in 1A gleich sein oder sich von derjenigen in 1A unterscheiden können. In 1A werden die X-Richtung, die Y-Richtung und die Z-Richtung durch Pfeile gezeigt; die VorwärtsRichtung und die Rückwärts-Richtung werden nicht voneinander unterschieden, sofern nicht anders festgelegt. Das Gleiche gilt für die folgenden Zeichnungen.
  • In dieser Beschreibung und dergleichen kann eine der X-Richtung, der Y-Richtung und der Z-Richtung als „erste Richtung“ bezeichnet werden. Eine weitere der Richtungen kann als „zweite Richtung“ bezeichnet werden. Des Weiteren kann die restliche der Richtungen als „dritte Richtung“ bezeichnet werden.
  • Die Stromversorgungsschaltung 15 ist elektrisch mit den Speicherzellen 21 über eine Leitung 35 verbunden. 1A stellt ein Beispiel dar, in dem sich die Leitung 35 in der Spaltenrichtung der Matrix erstreckt. Die Leitung 35 dient als Stromversorgungsleitung.
  • In 1A werden die Leitungen 31, die Leitungen 33 und die Leitung 35 durch gerade Linien dargestellt; jedoch bedeutet eine gerade Linie nicht notwendigerweise eine Leitung und kann in einigen Fällen eine Vielzahl von Leitungen darstellen. In den folgenden Blockschemata, Schaltplänen und dergleichen kann eine Vielzahl von Leitungen durch eine gerade Linie dargestellt werden. In Bezug auf andere Leitungen als die Leitungen 31, die Leitungen 33 und die Leitung 35 kann eine Vielzahl von Leitungen durch eine gerade Linie dargestellt werden.
  • Die Wortleitungs-Treiberschaltung 11 weist eine Funktion auf, die Speicherzellen 21, in die Daten geschrieben werden sollen, Zeile für Zeile auszuwählen. Die Wortleitungs-Treiberschaltung 11 weist eine Funktion auf, die Speicherzellen 21, aus denen Daten gelesen werden, insbesondere die Speicherzellen 21, aus denen Daten an die Leitungen 33 ausgegeben werden, Zeile für Zeile auszuwählen. Die Wortleitungs-Treiberschaltung 11 weist eine Funktion auf, die Speicherzellen 21, in die Daten geschrieben werden, oder die Speicherzellen 21, aus denen Daten gelesen werden, durch Zufuhr von Signalen zu den Leitungen 31 auszuwählen. Insbesondere weist die Wortleitungs-Treiberschaltung 11 eine Funktion auf, die Speicherzellen 21, in die Daten geschrieben werden, durch Zufuhr eines Signals zu der Leitung 31W auszuwählen. Die Wortleitungs-Treiberschaltung 11 weist eine Funktion auf, die Speicherzellen 21, aus denen Daten gelesen werden, insbesondere die Speicherzellen 21, aus denen Daten an die Leitung 33R ausgegeben werden, durch Zufuhr eines Signals zu der Leitung 31R auszuwählen. Hierbei wird die Leitung 31W auch als Schreib-Wortleitung bezeichnet, und die Leitung 31R wird auch als Lese-Wortleitung bezeichnet. Des Weiteren wird das von der Wortleitungs-Treiberschaltung 11 zu der Leitung 31W zugeführte Signal auch als Schreibsignal bezeichnet. Des Weiteren wird das zu der Leitung 31R zugeführte Signal auch als Lesesignal bezeichnet.
  • In der vorstehend beschriebenen Weise weist die Wortleitungs-Treiberschaltung 11 eine Funktion auf, das Schreiben von Daten in die Speicherzellen 21 durch Zufuhr des Schreibsignals zu der Leitung 31W zu steuern. Die Wortleitungs-Treiberschaltung 11 weist eine Funktion auf, das Lesen von Daten aus den Speicherzellen 21 durch Zufuhr des Lesesignals zu der Leitung 31R zu steuern. Das Schreibsignal und das Lesesignal können Impulssignale sein.
  • In dieser Beschreibung und dergleichen bezeichnet das Impulssignal ein Signal, dessen Potential sich im Laufe der Zeit ändert.
  • Die Bitleitungs-Treiberschaltung 13 weist eine Funktion auf, Daten über die Leitung 33 in die durch die Wortleitungs-Treiberschaltung 11 ausgewählte Speicherzelle 21 zu schreiben. Die Bitleitungs-Treiberschaltung 13 weist eine Funktion auf, in der Speicherzelle 21 behaltene Daten zu lesen, indem aus der Speicherzelle 21 an die Leitung 33 ausgegebene Daten verstärkt werden und die verstärkten Daten an z. B. die Außenseite der Halbleitervorrichtung 10 ausgegeben werden. Des Weiteren weist die Bitleitungs-Treiberschaltung 13 eine Funktion zum Vorladen der Leitung 33 auf, bevor Daten aus der Speicherzelle 21 gelesen werden.
  • Insbesondere weist die Bitleitungs-Treiberschaltung 13 eine Funktion auf, Daten über die Leitung 33W in die durch die Wortleitungs-Treiberschaltung 11 ausgewählte Speicherzelle 21 mit dem Schreibsignal zu schreiben. Die Bitleitungs-Treiberschaltung 13 weist eine Funktion auf, in der Speicherzelle 21 behaltene Daten zu lesen, indem aus der Speicherzelle 21 an die Leitung 33R ausgegebene Daten verstärkt werden und die verstärkten Daten an z. B. die Außenseite der Halbleitervorrichtung 10 ausgegeben werden. Des Weiteren weist die Bitleitungs-Treiberschaltung 13 eine Funktion zum Vorladen der Leitung 33R auf, bevor Daten aus der Speicherzelle 21 gelesen werden. Hierbei wird die Leitung 33W auch als Schreib-Bitleitung bezeichnet und die Leitung 33R wird auch als Lese-Bitleitung bezeichnet.
  • In der vorstehend beschriebenen Weise weist die Bitleitungs-Treiberschaltung 13 eine Funktion auf, Daten über die Leitung 33W in die Speicherzelle 21 zu schreiben. Außerdem weist die Bitleitungs-Treiberschaltung 13 eine Funktion auf, die Daten über die Leitung 33R zu lesen.
  • Die Stromversorgungsschaltung 15 weist eine Funktion auf, der Leitung 35 ein Stromversorgungspotential zuzuführen, insbesondere eine Funktion auf, der Leitung 35 ein konstantes Potential zuzuführen. Die Stromversorgungsschaltung 15 weist eine Funktion auf, beispielsweise ein hohes Potential oder ein niedriges Potential zu erzeugen und es zu der Leitung 35 zuzuführen. Es sei angemerkt, dass die Stromversorgungsschaltung 15 eine Funktion aufweisen kann, der Wortleitungs-Treiberschaltung 11 und/oder der Bitleitungs-Treiberschaltung 13 ein Stromversorgungspotential zuzuführen.
  • 1B1 ist ein Schaltplan, der ein Strukturbeispiel der Speicherzelle 21 darstellt. Die Speicherzelle 21 umfasst einen Transistor 41, einen Transistor 42 und einen Kondensator 51.
  • Ein Anschluss von Source und Drain des Transistors 41 ist elektrisch mit der Leitung 33R verbunden. Der andere Anschluss von Source und Drain des Transistors 41 ist elektrisch mit der Leitung 35 verbunden. Ein Gate des Transistors 41 ist elektrisch mit einem Anschluss von Source und Drain des Transistors 42 verbunden. Der eine Anschluss von Source und Drain des Transistors 42 ist elektrisch mit einer Elektrode des Kondensators 51 verbunden. Der andere Anschluss von Source und Drain des Transistors 42 ist elektrisch mit der Leitung 33W verbunden. Ein Gate des Transistors 42 ist elektrisch mit der Leitung 31W verbunden. Die andere Elektrode des Kondensators 51 ist elektrisch mit der Leitung 31R verbunden. Hierbei bezeichnet ein Knoten N einen Knoten, an dem das Gate des Transistors 41, der eine Anschluss von Source und Drain des Transistors 42 und die eine Elektrode des Kondensators 51 elektrisch miteinander verbunden sind.
  • Der Transistor 42 weist eine Funktion eines Schalters auf. Wenn beispielsweise der Transistor 42 ein n-Kanal-Transistor ist, kann der Transistor 42 eingeschaltet werden, indem das Potential der Leitung 31W auf einen hohen Pegel eingestellt wird. Außerdem kann der Transistor 42 ausgeschaltet werden, indem das Potential der Leitung 31W auf einen niedrigen Pegel eingestellt wird. Der Transistor 42 weist eine Funktion auf, das Leiten/Nichtleiten zwischen der Leitung 33W und dem Knoten N auf Basis des Potentials der Leitung 31W zu steuern. Wenn der Transistor 42 eingeschaltet wird, werden Daten über die Leitung 33W in die Speicherzelle 21 geschrieben, und wenn der Transistor 42 ausgeschaltet wird, werden die geschriebenen Daten behalten. Wenn insbesondere der Transistor 42 eingeschaltet wird, wird eine Ladung, die Daten entspricht, an dem Knoten N akkumuliert, und wenn der Transistor 42 ausgeschaltet wird, wird die Ladung an dem Knoten N behalten. Hierbei wird beim Schreiben von Daten in die Speicherzelle 21 das Potential der Leitung 31R beispielsweise auf einen niedrigen Pegel eingestellt.
  • Die Beschreibung erfolgt nachstehend unter der Annahme, dass der Transistor 41 und der Transistor 42 n-Kanal-Transistoren sind. Jedoch kann die folgende Beschreibung beispielsweise durch angemessene Invertierung des Pegels des Potentials auch für den Fall gelten, in dem der Transistor 41 und/oder der Transistor 42 p-Kanal-Transistoren sind.
  • Der Transistor 41 weist eine Funktion auf, das Lesen von in der Speicherzelle 21 behaltenen Daten zu steuern. Ein Verfahren zum Lesen von in der Speicherzelle 21 behaltenen Daten wird nachstehend beschrieben. In der Speicherzelle 21 werden binäre Daten, die „0“ oder „1“ darstellen, als Potential des Knotens N behalten; „1“ wird durch ein Potential dargestellt, das höher ist als dasjenige für „0“.
  • Um in der Speicherzelle 21 behaltene Daten zu lesen, wird zuerst die Leitung 33R auf ein hohes Potential vorgeladen. Außerdem wird das Potential der Leitung 35 niedrig eingestellt. Des Weiteren wird das Potential der Leitung 31R niedrig eingestellt. In diesem Zustand wird es angenommen, dass unabhängig von dem Wert („0“ oder „1“) von in der Speicherzelle 21 behaltenen Daten eine Differenz zwischen dem Gate-Potential und der Source-Potential des Transistors 41, insbesondere eine Differenz des Potentials zwischen dem Knoten N und der Leitung 35, niedriger ist als z. B. die Schwellenspannung des Transistors 41.
  • Dann wird das Potential der Leitung 31R auf einen hohen Pegel eingestellt. Dementsprechend wird das Potential des Knotens N durch die kapazitive Kopplung erhöht. Hierbei ist in dem Fall, in dem in der Speicherzelle 21 behaltene Daten „0“ sind, selbst mit der Einstellung des Potentials der Leitung 31R auf einen hohen Pegel eine Differenz zwischen dem Gate-Potential und dem Source-Potential des Transistors 41 niedriger als die Schwellenspannung des Transistors 41. In dem Fall, in dem in der Speicherzelle 21 behaltene Daten „1“ sind, ist mit der Einstellung des Potentials der Leitung 31R auf einen hohen Pegel die Differenz zwischen dem Gate-Potential und dem Source-Potential des Transistors 41 höher als die Schwellenspannung des Transistors 41. In diesem Fall fließt in dem Fall, in dem in der Speicherzelle 21 behaltene Daten „0“ sind, ein Strom von der Leitung 33R zu der Leitung 35 nicht; und in dem Fall, in dem in der Speicherzelle 21 behaltene Daten „1“ sind, fließt ein Strom von der Leitung 33R zu der Leitung 35. Daher kann die Bitleitungs-Treiberschaltung 13 in der Speicherzelle 21 behaltene Daten aus dem durch die Leitung 33R fließenden Strom oder dem Potential der Leitung 33R lesen. Es sei angemerkt, dass in dem Fall, in dem das Potential der Leitung 31R hoch ist, die Differenz zwischen dem Gate-Potential und dem Source-Potential des Transistors 41 unabhängig von dem Wert („0“ oder „1“) von in der Speicherzelle 21 behaltenen Daten höher sein kann als die Schwellenspannung des Transistors 41. Auch in diesem Fall kann die Bitleitungs-Treiberschaltung 13 in der Speicherzelle 21 behaltene Daten beispielsweise durch Lesen der Menge an durch die Leitung 33R fließendem Strom lesen.
  • 1B2 stellt ein Modifikationsbeispiel der in 1B1 dargestellten Speicherzelle 21 dar, in der die Leitung 31R elektrisch mit dem anderen Anschluss von Source und Drain des Transistors 41 verbunden ist und die Leitung 35 ist elektrisch mit der anderen Elektrode des Kondensators 51 verbunden. Das Datenschreiben und Datenlesen bei der in 1B2 dargestellten Speicherzelle 21 können durch ein Verfahren durchgeführt werden, das demjenigen für die in 1B1 dargestellte Speicherzelle 21 ähnlich ist. Um Daten in die in 1B2 dargestellte Speicherzelle 21 zu schreiben, wird das Potential der Leitung 31R beispielsweise hoch eingestellt. Indem das Potential der Leitung 31R von einem hohen Potential in ein niedriges Potential geändert wird, können in 1B2 dargestellte in der Speicherzelle 21 behaltene Daten gelesen werden.
  • Beispielsweise werden OS-Transistoren vorzugsweise als Transistor 41 und Transistor 42 verwendet. Insbesondere umfassen Beispiele für ein in den Kanalbildungsbereichen der OS-Transistoren enthaltenes Metalloxid Indiumoxid, Galliumoxid und Zinkoxid.
  • Eine Struktur der Speicherzelle 21, bei der die OS-Transistoren als Transistor 41 und Transistor 42 verwendet werden, wird als Nonvolatile Oxide Semiconductor Random Access Memory (NOSRAM (eingetragenes Warenzeichen)) bezeichnet.
  • Transistoren, die sich von den OS-Transistoren unterscheiden, können als Transistor 41 und Transistor 42 verwendet werden. Als Transistor 41 und Transistor 42 können beispielsweise Transistoren verwendet werden, die Silizium in ihren Kanalbildungsbereichen enthalten (nachstehend als LTPS-Transistoren bezeichnet). Als Silizium kann beispielsweise einkristallines Silizium, amorphes Silizium (in einigen Fällen als hydriertes amorphes Silizium bezeichnet), mikrokristallines Silizium oder polykristallines Silizium (darunter auch polykristallines Niedertemperatur-Silizium) verwendet werden.
  • Als Transistor 41 und Transistor 42 können Transistoren mit der gleichen Struktur oder unterschiedlichen Strukturen verwendet werden. Beispielsweise können der Transistor 41 und der Transistor 42 jeweils ein OS-Transistor sein, oder der Transistor 41 kann ein Si-Transistor sein und der Transistor 42 kann ein OS-Transistor sein.
  • Ein OS-Transistor weist einen sehr geringen Leckstrom (auch als Sperrstrom bezeichnet) zwischen einer Source und einem Drain in einem Sperrzustand auf. Daher kann unter Verwendung eines OS-Transistors als Transistor 42 die an dem Knoten N akkumulierte Ladung für eine lange Periode behalten werden. Dementsprechend können in die Speicherzelle 21 geschriebene Daten für eine lange Periode behalten werden, und dementsprechend kann die Frequenz des Aktualisierungsvorgangs (des Neuschreibens von Daten in die Speicherzelle 21) verringert werden. Als Ergebnis kann der Stromverbrauch der Halbleitervorrichtung 10 verringert werden.
  • Der Durchlassstrom eines Si-Transistors kann höher sein als derjenige des OS-Transistors. In diesem Fall ermöglicht die Verwendung des Si-Transistors als Transistor 41 ein Lesen von in der Speicherzelle 21 behaltenen Daten mit hoher Geschwindigkeit.
  • 2A ist eine Planansicht, die ein Strukturbeispiel eines Teils der Halbleitervorrichtung 10, die die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung ist, darstellt. 2A stellt das Strukturbeispiel der in 1B1 dargestellten Speicherzelle 21 dar. Zur Verdeutlichung der Zeichnung werden einige Komponenten, wie z. B. eine Isolierschicht, in 2A weggelassen. Einige Komponenten werden auch in den folgenden Planansichten weggelassen. 2B ist eine Querschnittsansicht entlang der Strichpunktlinie A1-A2 in 2A. 2C ist eine Querschnittsansicht entlang der Strichpunktlinie A3-A4 in 2A.
  • Die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung umfasst eine Isolierschicht 101 über einem Substrat (nicht dargestellt) und die Speicherzelle 21 über der Isolierschicht 101. Die Speicherzelle 21 umfasst den Transistor 41, den Kondensator 51 über dem Transistor 41 und den Transistor 42 über dem Kondensator 51. Mit anderen Worten: Die Speicherzelle 21 umfasst den Transistor 42, den Kondensator 51 unter dem Transistor 42 und den Transistor 41 unter dem Kondensator 51.
  • Die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung umfasst eine Isolierschicht 103a über der Isolierschicht 101, eine Isolierschicht 107a über dem Transistor 41 und der Isolierschicht 103a, eine Isolierschicht 131 über der Isolierschicht 107a, der Kondensator 51 über dem Transistor 41 und der Isolierschicht 131, eine Isolierschicht 133 über dem Kondensator 51 und der Isolierschicht 131, eine Isolierschicht 137 über der Isolierschicht 131 und der Isolierschicht 133, den Transistor 42 und eine Isolierschicht 103b über dem Kondensator 51 und der Isolierschicht 137 und eine Isolierschicht 107b über dem Transistor 42 und der Isolierschicht 103b. Hierbei dienen die Isolierschicht 101, die Isolierschicht 103a, die Isolierschicht 131, die Isolierschicht 137 und die Isolierschicht 103b als isolierende Zwischenschichten. Vorzugsweise sind als isolierende Zwischenschichten dienende Schichten, die diese Isolierschichten umfassen, planarisiert. Es sei angemerkt, dass die als die isolierenden Zwischenschichten dienenden Schichten nicht notwendigerweise planarisiert sein sollen.
  • Der Transistor 41 umfasst eine leitfähige Schicht 111a, eine leitfähige Schicht 112a, eine Halbleiterschicht 113a, eine Isolierschicht 105a und eine leitfähige Schicht 115a. Hierbei wird eine Planansicht des Transistors 41, die aus 2A extrahiert ist, in 3A1 dargestellt. Eine Planansicht, bei der die leitfähige Schicht 115a aus 3A1 weggelassen ist, wird in 3A2 dargestellt. Des Weiteren wird eine Planansicht, bei der die Halbleiterschicht 113a aus 3A2 weggelassen ist, in 3A3 dargestellt.
  • Die leitfähige Schicht 111a dient als eine von einer Source-Elektrode und einer Drain-Elektrode des Transistors 41 und dient als Leitung 33R. Die leitfähige Schicht 112a dient als die andere der Source-Elektrode und der Drain-Elektrode des Transistors 41 und dient als Leitung 35. Die Isolierschicht 105a dient als Gate-Isolierschicht des Transistors 41. Die leitfähige Schicht 115a dient als Gate-Elektrode des Transistors 41. Die als Leitung 33R dienende leitfähige Schicht 111a und die als Leitung 35 dienende leitfähige Schicht 112a umfassen jeweils einen sich in der Y-Richtung erstreckenden Bereich.
  • Die leitfähige Schicht 111a wird über der Isolierschicht 101 bereitgestellt, die Isolierschicht 103a wird über der Isolierschicht 101 bereitgestellt, und die leitfähige Schicht 111a und die leitfähige Schicht 112a werden über der Isolierschicht 103a bereitgestellt. Ein Bereich, in dem die leitfähigen Schichten 111a und 112a miteinander überlappen, wobei die Isolierschicht 103a dazwischen liegt, kann enthalten sein.
  • Ein Öffnungsabschnitt 121a, der die leitfähige Schicht 111a erreicht, wird in der Isolierschicht 103a und der leitfähigen Schicht 112a bereitgestellt. 2A und 3A1 bis 3A3 stellen ein Beispiel dar, in dem die Form des Öffnungsabschnitts 121a in der Planansicht kreisförmig ist. Wenn die Form in der Planansicht (planaren Form) des Öffnungsabschnitts 121a kreisförmig ist, kann die Verarbeitungsgenauigkeit beim Ausbilden des Öffnungsabschnitts 121a erhöht werden, und der Öffnungsabschnitt 121a mit einer feinen Größe kann ausgebildet werden. Es sei angemerkt, dass in dieser Beschreibung und dergleichen „kreisförmig“ nicht auf „vollständig kreisförmig“ beschränkt ist. Beispielsweise können die planaren Formen des Öffnungsabschnitts 121a elliptisch sein.
  • Der Boden des Öffnungsabschnitts 121a umfasst eine Oberseite der leitfähigen Schicht 111a. Eine Seitenwand des Öffnungsabschnitts 121a umfasst eine Seitenfläche der Isolierschicht 103a und eine Seitenfläche der leitfähigen Schicht 112a. Der Öffnungsabschnitt 121a umfasst einen in der Isolierschicht 103a enthaltenen Öffnungsabschnitt und einen in der leitfähigen Schicht 112a enthaltenen Öffnungsabschnitt. Mit anderen Worten: Der Öffnungsabschnitt der Isolierschicht 103a und der Öffnungsabschnitt der leitfähigen Schicht 112a, die in einem Bereich bereitgestellt werden, der sich mit der leitfähigen Schicht 111a überlappt, sind jeweils ein Teil des Öffnungsabschnitts 121a. Die Form und die Größe des Öffnungsabschnitts 121a in der Planansicht können sich nach der Schicht unterscheiden. Wenn die Form des Öffnungsabschnitts 121a in der Planansicht kreisförmig ist, können die in den Schichten enthaltenen Öffnungsabschnitte konzentrisch sein oder nicht.
  • In dem in 2A und 2B dargestellten Beispiel befindet sich in der X-Richtung ein Seitenendabschnitt der leitfähigen Schicht 111a weiter außen als ein Seitenendabschnitt der leitfähigen Schicht 112a, der nicht dem Öffnungsabschnitt 121a zugewandt ist; mit anderen Worten: Der Seitenendabschnitt der leitfähigen Schicht 112a, der nicht dem Öffnungsabschnitt 121a zugewandt ist, überlappt sich mit der leitfähigen Schicht 111a, und der Seitenendabschnitt der leitfähigen Schicht 111a überlappt sich mit der leitfähigen Schicht 112a nicht; jedoch ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Beispielsweise kann sich der Seitenendabschnitt der leitfähigen Schicht 111a weiter innen befinden als der Seitenendabschnitt der leitfähigen Schicht 112a, der nicht dem Öffnungsabschnitt 121a zugewandt ist.
  • Die Halbleiterschicht 113a wird derart bereitgestellt, dass sie den Öffnungsabschnitt 121a bedeckt und einen Bereich umfasst, der sich innerhalb des Öffnungsabschnitts 121a befindet. Die Halbleiterschicht 113a kann eine Form entlang den Formen einer Oberseite und einer Seitenfläche der leitfähigen Schicht 112a, der Seitenfläche der Isolierschicht 103a und der Oberseite der leitfähigen Schicht 111a aufweisen. Daher weist die Halbleiterschicht 113a einen vertieften Abschnitt in einer Position auf, die sich mit dem Öffnungsabschnitt 121a überlappt. Die Halbleiterschicht 113a kann einen Bereich in Kontakt mit der Oberseite der leitfähigen Schicht 112a, einen Bereich in Kontakt mit der Seitenfläche der leitfähigen Schicht 112a, einen Bereich in Kontakt mit der Seitenfläche der Isolierschicht 103a und einen Bereich in Kontakt mit der Oberseite der leitfähigen Schicht 111a umfassen.
  • Die Halbleiterschicht 113a bedeckt vorzugsweise einen Seitenendabschnitt der leitfähigen Schicht 112a auf der Seite des Öffnungsabschnitts 121a. Beispielsweise befindet sich in 2B und 2C ein Seitenendabschnitt der Halbleiterschicht 113a über der leitfähigen Schicht 112a. Mit anderen Worten: Der untere Endabschnitt der Halbleiterschicht 113a ist in Kontakt mit der Oberseite der leitfähigen Schicht 112a. In dem in 2A bis 2C dargestellten Beispiel befindet sich der Seitenendabschnitt der Halbleiterschicht 113a weiter innen als der Seitenendabschnitt der leitfähigen Schicht 112a, der nicht dem Öffnungsabschnitt 121a zugewandt ist; mit anderen Worten: Die gesamte Halbleiterschicht 113a überlappt sich mit der leitfähigen Schicht 112a oder dem Öffnungsabschnitt 121a. Des Weiteren befindet sich in dem in 2A bis 2C dargestellten Beispiel der Seitenendabschnitt der Halbleiterschicht 113a weiter innen als der Seitenendabschnitt der leitfähigen Schicht 111a; mit anderen Worten: Die gesamte Halbleiterschicht 113a überlappt sich mit der leitfähigen Schicht 111a.
  • Obwohl die Halbleiterschicht 113a in 2B und 2C und dergleichen eine einschichtige Struktur aufweist, ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Die Halbleiterschicht 113a kann eine mehrschichtige Struktur aus zwei oder mehr Schichten aufweisen.
  • Die als Gate-Isolierschicht des Transistors 41 dienende Isolierschicht 105a wird derart bereitgestellt, dass sie den Öffnungsabschnitt 121a bedeckt und einen Bereich umfasst, der sich innerhalb des Öffnungsabschnitts 121a befindet. Die Isolierschicht 105a wird über der Halbleiterschicht 113a, der leitfähigen Schicht 112a und der Isolierschicht 103a bereitgestellt. Die Isolierschicht 105a kann eine Form entlang den Formen einer Oberseite und einer Seitenfläche der Halbleiterschicht 113a, der Oberseite und der Seitenfläche der leitfähigen Schicht 112a und einer Oberseite der Isolierschicht 103a aufweisen. Dementsprechend weist die Isolierschicht 105a einen vertieften Abschnitt in einer Position auf, die sich mit dem Öffnungsabschnitt 121a überlappt. Die Isolierschicht 105a kann einen Bereich in Kontakt mit der Oberseite der Halbleiterschicht 113a, einen Bereich in Kontakt mit der Seitenfläche der Halbleiterschicht 113a, einen Bereich in Kontakt mit der Oberseite der leitfähigen Schicht 112a, einen Bereich in Kontakt mit der Seitenfläche der leitfähigen Schicht 112a und einen Bereich in Kontakt mit der Oberseite der Isolierschicht 103a umfassen.
  • Die als Gate-Elektrode des Transistors 41 dienende leitfähige Schicht 115a kann über der Isolierschicht 105a bereitgestellt werden und einen Bereich in Kontakt mit einer Oberseite der Isolierschicht 105a umfassen. Die leitfähige Schicht 115a wird derart bereitgestellt, dass sie einen Bereich, der sich innerhalb des Öffnungsabschnitts 121a befindet, und einen Bereich umfasst, der der Halbleiterschicht 113a zugewandt ist, wobei die Isolierschicht 105a dazwischen liegt. Hierbei ist eine Struktur möglich, bei der innerhalb des Öffnungsabschnitts 121a die Halbleiterschicht 113a eine Seitenfläche und eine Unterseite der leitfähigen Schicht 115a bedeckt, wobei die Isolierschicht 105a dazwischen liegt. Beispielsweise kann innerhalb des Öffnungsabschnitts 121a die Isolierschicht 105a einen Bereich in Kontakt mit der Seitenfläche der Halbleiterschicht 113a, einen Bereich in Kontakt mit einer Oberseite des vertieften Abschnitts der Halbleiterschicht 113a, einen Bereich in Kontakt mit einer Seitenfläche der leitfähigen Schicht 115a und einen Bereich in Kontakt mit einer Unterseite der leitfähigen Schicht 115a umfassen.
  • Wie vorstehend beschrieben, ist der in 2B und 2C dargestellte Transistor 41 ein Transistor, in dem die Halbleiterschicht, die Gate-Isolierschicht und die Gate-Elektrode innerhalb des in der isolierenden Zwischenschicht ausgebildeten Öffnungsabschnitts bereitgestellt werden. Daher kann die Kanallängsrichtung des Transistors 41 eine Richtung entlang der Seitenfläche der Isolierschicht 103a in dem Öffnungsabschnitt 121a sein. Daher wird die Kanallänge nicht von der Leistung eines zur Herstellung des Transistors 41 verwendeten Belichtungsgeräts beeinflusst und kann kürzer sein als die Auflösungsgrenze des Belichtungsgeräts. Obwohl der gesamte Öffnungsabschnitt 121a in dem in 2A dargestellten Beispiel einen Bereich umfasst, der sich mit der leitfähigen Schicht 111a, der Halbleiterschicht 113a und der leitfähigen Schicht 115a überlappt, ist es beispielsweise zulässig, dass sich ein Teil des Öffnungsabschnitts 121a nicht mit mindestens einer von der leitfähigen Schicht 111a, der Halbleiterschicht 113a und der leitfähigen Schicht 115a überlappt.
  • Hierbei ist der Abstand zwischen der leitfähigen Schicht 115a und der leitfähigen Schicht 112a außerhalb des Öffnungsabschnitts 121a kürzer als der Abstand zwischen der leitfähigen Schicht 115a und der leitfähigen Schicht 111a außerhalb des Öffnungsabschnitts 121a. Dementsprechend ist eine von der leitfähigen Schicht 115a und der leitfähigen Schicht 112a gebildete Parasitärkapazität größer als eine Parasitärkapazität, die von der leitfähigen Schicht 115a und der leitfähigen Schicht 111a gebildet wird. In der in 1B1 dargestellten Speicherzelle 21 ändert sich das Potential der Leitung 33R, und ein konstantes Potential wird der Leitung 35 zugeführt. Wie vorstehend beschrieben, können dann, wenn die leitfähige Schicht 111a als Leitung 33R dient und die leitfähige Schicht 112a als Leitung 35 dient, Rauschen an den in 1B1 dargestellten Knoten N aufgrund der Parasitärkapazität im Vergleich zu dem Fall verringert werden, in dem die leitfähige Schicht 112a als Leitung 33R dient und die leitfähige Schicht 111a als Leitung 35 dient. Dies kann verhindern, dass beispielsweise die in der Speicherzelle 21 behaltenen Daten inkorrekt gelesen werden. Deshalb können eine Speicherzelle und eine Halbleitervorrichtung, die eine hohe Lesegenauigkeit aufweisen, bereitgestellt werden.
  • Der Transistor 41 ist ein sogenannter Top-Gate-Transistor, in dem sich die Gate-Elektrode oberhalb der Halbleiterschicht 113a befindet. Des Weiteren kann, da eine Unterseite der Halbleiterschicht 113a einen Bereich in Kontakt mit der Source-Elektrode und der Drain-Elektrode umfasst, der Transistor 41 als Top-Gate-Bottom-Contact- (TGBC-) Transistor bezeichnet werden.
  • Die Isolierschicht 103a und die leitfähige Schicht 112a umfassen nicht notwendigerweise den Öffnungsabschnitt 121a. In diesem Fall werden die als die eine der Source-Elektrode und der Drain-Elektrode des Transistors 41 dienende leitfähige Schicht 111a und die als die andere der Source-Elektrode und der Drain-Elektrode des Transistors 41 dienende leitfähige Schicht 112a in der gleichen Schicht bereitgestellt. Beispielsweise wird die leitfähige Schicht 111a ebenso wie die leitfähige Schicht 112a über der Isolierschicht 103a bereitgestellt, und die leitfähige Schicht 111a und die leitfähige Schicht 112a werden in Positionen bereitgestellt, in denen sie zueinander zugewandt werden, wobei die leitfähige Schicht 115a dazwischen liegt. Außerdem erstreckt sich die Kanallänge des Transistors 41 in einer Richtung entlang der Oberseite der Isolierschicht 103a. Der Transistor mit dieser Struktur kann als planarer Transistor bezeichnet werden.
  • Wie in 2B und 2C und dergleichen dargestellt, befindet sich ein Teil der Isolierschicht 105a außerhalb des Öffnungsabschnitts 121a, d. h. über der leitfähigen Schicht 112a und der Isolierschicht 103a. In diesem Fall bedeckt die Isolierschicht 105a vorzugsweise die Seitenendabschnitte der Halbleiterschicht 113a. Dementsprechend kann ein Kurzschluss zwischen der leitfähigen Schicht 115a und der Halbleiterschicht 113a verhindert werden. Die Isolierschicht 105a bedeckt vorzugsweise die Seitenendabschnitte der leitfähigen Schicht 112a. Dies kann einen Kurzschluss zwischen der leitfähigen Schicht 115a und der leitfähigen Schicht 112a verhindern.
  • Des Weiteren befindet sich, wie in 2B und 2C und dergleichen dargestellt, ein Teil der leitfähigen Schicht 115a außerhalb des Öffnungsabschnitts 121a, d. h. über der leitfähigen Schicht 112a und der Isolierschicht 103a. In diesem Fall befindet sich, wie in 2B und 2C und dergleichen dargestellt, ein Seitenendabschnitt der leitfähigen Schicht 115a vorzugsweise weiter innen als der Seitenendabschnitt der Halbleiterschicht 113a. Dies kann beispielsweise einen Kurzschluss zwischen der leitfähigen Schicht 115a und der leitfähigen Schicht 112a verhindern.
  • Die Isolierschicht 107a wird über der leitfähigen Schicht 115a und der Isolierschicht 105a bereitgestellt. Die Isolierschicht 107a kann derart bereitgestellt werden, dass sie eine Oberseite und eine Seitenfläche der leitfähigen Schicht 115a bedeckt. Die Isolierschicht 131 wird über der Isolierschicht 107a bereitgestellt, wie vorstehend beschrieben.
  • Die Isolierschicht 107a weist eine Funktion, das Eindringen von Verunreinigungen in den Transistor 41 zu verhindern, z. B. eine Funktion, das Eindringen von Verunreinigungen in die Halbleiterschicht 113a zu verhindern, auf. Die Isolierschicht 131 dient als isolierende Zwischenschicht, wie vorstehend beschrieben.
  • Der Kondensator 51 umfasst eine leitfähige Schicht 141, eine leitfähige Schicht 143 und eine Isolierschicht 135. Hierbei wird eine Planansicht des Kondensators 51, die aus 2A extrahiert ist, in 3B1 dargestellt. Eine Planansicht des Kondensators 51, die von der Rückseite der 3B1 in der Z-Richtung gesehen wird, wird in 3B2 dargestellt. In 3B2 wird die Isolierschicht 135 zusätzlich zu der leitfähigen Schicht 141 und der leitfähigen Schicht 143 dargestellt. Es sei angemerkt, dass dann, wenn 3B1 als Draufsicht bezeichnet wird, beispielsweise 3B2 als Untersicht bezeichnet werden kann.
  • Die leitfähige Schicht 143 dient als eine Elektrode des Kondensators 51. Die leitfähige Schicht 141 dient als die andere Elektrode des Kondensators 51 und dient als Leitung 31R. Die Isolierschicht 135 dient als dielektrische Schicht des Kondensators 51. Die als Leitung 31R dienende leitfähige Schicht 141 umfasst einen sich in der X-Richtung erstreckenden Bereich.
  • Die leitfähige Schicht 141 umfasst einen Öffnungsabschnitt 123, und die Isolierschicht 135 und die leitfähige Schicht 143 werden derart bereitgestellt, dass sie Bereiche umfassen, die sich innerhalb des Öffnungsabschnitts 123 befinden. Insbesondere wird innerhalb des Öffnungsabschnitts 123 die Isolierschicht 135 derart bereitgestellt, dass sie eine Seitenfläche der leitfähigen Schicht 141 bedeckt, und die leitfähige Schicht 143 wird weiter innen als die Isolierschicht 135 beispielsweise derart bereitgestellt, dass sie den Öffnungsabschnitt 123 füllt. Daher wird die leitfähige Schicht 141 derart bereitgestellt, dass sie mindestens einen Teil einer Seitenfläche der leitfähigen Schicht 143 bedeckt, wobei die Isolierschicht 135 dazwischen liegt. Die Isolierschicht 135 umfasst innerhalb des Öffnungsabschnitts 123 beispielsweise einen Bereich in Kontakt mit einer Seitenfläche der leitfähigen Schicht 141 und einen Bereich in Kontakt mit der Seitenfläche der leitfähigen Schicht 143. In diesem Fall kann, wie in 2B und 2C dargestellt, die leitfähige Schicht 141 beispielsweise einen Bereich in Kontakt mit einer Seitenfläche der Isolierschicht 135, die einer Seitenfläche entgegengesetzt ist, die in Kontakt mit der leitfähigen Schicht 143 ist, umfassen.
  • Die Isolierschicht 133 wird über der leitfähigen Schicht 141 bereitgestellt. Die leitfähige Schicht 141 und die Isolierschicht 133 können die gleiche Form in einer Planansicht aufweisen und sie beiden umfassen den Öffnungsabschnitt 123. Mit anderen Worten: Der Öffnungsabschnitt der leitfähigen Schicht 141 und der Öffnungsabschnitt der Isolierschicht 133 sind jeweils ein Teil des Öffnungsabschnitts 123. Die Form und die Größe des Öffnungsabschnitts 123 in der Planansicht können sich nach der Schicht unterscheiden. Wenn die Form des Öffnungsabschnitts 123 in der Planansicht kreisförmig ist, können die Öffnungsabschnitte der Schichten konzentrisch sein oder nicht.
  • In einem Beispiel für ein Verfahren zum Ausbilden der leitfähigen Schicht 141 und der Isolierschicht 133 werden zuerst ein leitfähiger Film, der zu der leitfähigen Schicht 141 wird, und ein Isolierfilm, der zu der Isolierschicht 133 wird, in dieser Reihenfolge abgeschieden. Als Nächstes wird ein Muster durch ein Photolithographieverfahren ausgebildet. Dann werden der Isolierfilm und der leitfähige Film durch ein Ätzverfahren gemäß dem Muster verarbeitet. In der vorstehend beschriebenen Weise können die Isolierschicht 133 und die leitfähige Schicht 141, die den Öffnungsabschnitt 123 umfassen, ausgebildet werden.
  • 2A und 3B1 und 3B2 stellen jeweils ein Beispiel dar, in dem die Form des Öffnungsabschnitts 123 viereckig in der Planansicht ist. 3B2 stellt ein Beispiel dar, in dem die Form eines Öffnungsabschnitts 125 in der Planansicht viereckig ist. Obwohl die Form des Öffnungsabschnitts 123 in den Planansichten der 2A sowie 3B1 und 3B2 quadratisch ist und die Form des Öffnungsabschnitts 125 in der Planansicht der 3B2 quadratisch ist, sind die Formen des Öffnungsabschnitts 123 und des Öffnungsabschnitts 125 nicht darauf beschränkt. Die Formen des Öffnungsabschnitts 123 und des Öffnungsabschnitts 125 können jeweils in der Planansicht beispielsweise ein Rechteck, ein Rhombus oder ein Parallelogramm sein. Des Weiteren können die Formen des Öffnungsabschnitts 123 und des Öffnungsabschnitts 125 jeweils in der Planansicht beispielsweise ein Dreieck, ein Polygon mit fünf oder mehr Seiten, wie z. B. ein Fünfeck, oder eine Sternform sein. Die planare Form der leitfähigen Schicht 143 ist in dem in 2A und 3B1 und 3B2 dargestellten Beispiel wie in dem Öffnungsabschnitt 123 viereckig; jedoch kann die planare Form derjenigen ähnlich sein, die der Öffnungsabschnitt 123 aufweisen kann. Die Art der planaren Form des Öffnungsabschnitts 123 kann sich von derjenigen der planaren Form der leitfähigen Schicht 143 unterscheiden. Des Weiteren kann sich die planare Form des Öffnungsabschnitts 125 von der planaren Form des Öffnungsabschnitts 123 unterscheiden.
  • Die Isolierschicht 135 wird über der Isolierschicht 133 bereitgestellt. Insbesondere wird die Isolierschicht 135 derart bereitgestellt, dass sie eine Oberseite und eine Seitenfläche der Isolierschicht 133 bedeckt. Die Isolierschicht 137 wird über der Isolierschicht 135 bereitgestellt.
  • Der Öffnungsabschnitt 125 wird in der Isolierschicht 107a, der Isolierschicht 131, der Isolierschicht 135 und der Isolierschicht 137 bereitgestellt. Der Öffnungsabschnitt 125 wird derart bereitgestellt, dass er einen Bereich umfasst, der sich mit dem Öffnungsabschnitt 123 überlappt und die leitfähige Schicht 115a erreicht.
  • Der Boden des Öffnungsabschnitts 125 umfasst die Oberseite der leitfähigen Schicht 115a. Eine Seitenwand des Öffnungsabschnitts 125 umfasst eine Seitenfläche der Isolierschicht 107a, eine Seitenfläche der Isolierschicht 131, eine Seitenfläche der Isolierschicht 135 und eine Seitenfläche der Isolierschicht 137. Der Öffnungsabschnitt 125 umfasst einen in der Isolierschicht 107a enthaltenen Öffnungsabschnitt, einen in der Isolierschicht 131 enthaltenen Öffnungsabschnitt, einen in der Isolierschicht 135 enthaltenen Öffnungsabschnitt und einen in der Isolierschicht 137 enthaltenen Öffnungsabschnitt. Mit anderen Worten: Der Öffnungsabschnitt der Isolierschicht 107a, der Öffnungsabschnitt der Isolierschicht 131, der Öffnungsabschnitt der Isolierschicht 135 und der Öffnungsabschnitt der Isolierschicht 137, die in einem Bereich bereitgestellt werden, der sich mit der leitfähigen Schicht 115a überlappt, sind jeweils ein Teil des Öffnungsabschnitts 125. Die Form und die Größe des Öffnungsabschnitts 125 in der Planansicht können sich nach der Schicht unterscheiden. Wenn die Form des Öffnungsabschnitts 125 in der Planansicht kreisförmig ist, können die in den Schichten enthaltenen Öffnungsabschnitte konzentrisch sein oder nicht.
  • Die leitfähige Schicht 143 wird derart bereitgestellt, dass sie einen Bereich umfasst, der sich innerhalb des Öffnungsabschnitts 123 und des Öffnungsabschnitts 125 befindet. Beispielsweise wird die leitfähige Schicht 143 derart bereitgestellt, dass sie den Öffnungsabschnitt 125 füllt. Indem die leitfähige Schicht 143 derart bereitgestellt wird, dass sie einen Bereich umfasst, der sich in dem Öffnungsabschnitt 125 befindet, kann beispielsweise die Oberseite der leitfähigen Schicht 115a in Kontakt mit einer Unterseite der leitfähigen Schicht 143 sein. Daher können die als Gate-Elektrode des Transistors 41 dienende leitfähige Schicht 115a und die als die eine Elektrode des Kondensators 51 dienende leitfähige Schicht 143 elektrisch miteinander verbunden sein.
  • Wenn hierbei die Isolierschicht 133 über der leitfähigen Schicht 141 nicht bereitgestellt wird, könnte in dem Schritt zum Ausbilden des Öffnungsabschnitts 125 ein Bereich, in dem die Dicke der Isolierschicht 135 klein ist, zwischen der leitfähigen Schicht 141 und der leitfähigen Schicht 143 ausgebildet werden. Mit anderen Worten: Ein Bereich, in dem der Abstand zwischen der leitfähigen Schicht 141 und der leitfähigen Schicht 143 kurz ist, könnte ausgebildet werden. In diesem Fall könnte beispielsweise ein Kurzschluss zwischen der leitfähigen Schicht 141 und der leitfähigen Schicht 143 auftreten. Indem die Isolierschicht 133 über der leitfähigen Schicht 141 bereitgestellt wird, kann die Ausbildung des Bereichs verhindert werden, in dem der Abstand zwischen der leitfähigen Schicht 141 und der leitfähigen Schicht 143 kurz ist. Dementsprechend kann die Zuverlässigkeit der Speicherzelle 21 verbessert werden, und eine sehr zuverlässige Halbleitervorrichtung kann bereitgestellt werden. Des Weiteren kann eine Halbleitervorrichtung mit hoher Herstellungsausbeute mit geringen Kosten bereitgestellt werden. Es sei angemerkt, dass die Isolierschicht 133 nicht notwendigerweise bereitgestellt wird, solange beispielsweise ein Kurzschluss zwischen der leitfähigen Schicht 141 und der leitfähigen Schicht 143 nicht auftritt. In diesem Fall kann der Herstellungsprozess der Halbleitervorrichtung vereinfacht werden.
  • Der Transistor 42 umfasst eine leitfähige Schicht 111b, eine leitfähige Schicht 112b, eine Halbleiterschicht 113b, eine Isolierschicht 105b und eine leitfähige Schicht 115b. Hierbei ist eine Planansicht des Transistors 42, die aus 2A extrahiert ist, in 3C1 dargestellt. Eine Planansicht, bei der die leitfähige Schicht 115b aus der 3C1 weggelassen ist, ist in 3C2 dargestellt. Des Weiteren ist eine Planansicht, bei der die Halbleiterschicht 113b aus der 3C2 weggelassen ist, in 3C3 dargestellt.
  • Die leitfähige Schicht 111b dient als eine von einer Source-Elektrode und einer Drain-Elektrode des Transistors 42. Die leitfähige Schicht 112b dient als die andere der Source-Elektrode und der Drain-Elektrode des Transistors 42 und dient als Leitung 33W. Die Isolierschicht 105b dient als Gate-Isolierschicht des Transistors 42. Die leitfähige Schicht 115b dient als Gate-Elektrode des Transistors 42 und dient als Leitung 31W. Die als Leitung 31W dienende leitfähige Schicht 115b umfasst einen sich in der X-Richtung erstreckenden Bereich. Die als Leitung 33W dienende leitfähige Schicht 112b umfasst einen sich in der Y-Richtung erstreckenden Bereich.
  • Die leitfähige Schicht 111b wird über der leitfähigen Schicht 143 und der Isolierschicht 137 bereitgestellt, die Isolierschicht 103b wird über der Isolierschicht 137 und der leitfähigen Schicht 111b bereitgestellt und die leitfähige Schicht 112b wird über der Isolierschicht 103b bereitgestellt. Ein Bereich, in dem die leitfähigen Schichten 111b und 112b miteinander überlappen, wobei die Isolierschicht 103b dazwischen liegt, kann enthalten sein.
  • Ein Öffnungsabschnitt 121b, der die leitfähige Schicht 111b erreicht, wird in der Isolierschicht 103b und der leitfähigen Schicht 112b bereitgestellt. 2A und 3C1 bis 3C3 stellen ein Beispiel dar, in dem die Form des Öffnungsabschnitts 121b in der Planansicht kreisförmig ist. Es sei angemerkt, dass die Form des Öffnungsabschnitts 121b der Form ähnlich sein kann, die der Öffnungsabschnitt 121a aufweisen kann.
  • Der Transistor 42 kann eine Struktur aufweisen, die der vorstehend beschriebenen Struktur des Transistors 41 ähnlich ist. Für die Beschreibung der Struktur des Transistors 42 kann auf die Beschreibung der Struktur des Transistors 41 verwiesen werden, indem der Transistor 41, die Isolierschicht 103a, die Isolierschicht 105a, die leitfähige Schicht 111a, die leitfähige Schicht 112a, die Halbleiterschicht 113a, die leitfähige Schicht 115a und der Öffnungsabschnitt 121a durch den Transistor 42, die Isolierschicht 103b, die Isolierschicht 105b, die leitfähige Schicht 111b, die leitfähige Schicht 112b, die Halbleiterschicht 113b, die leitfähige Schicht 115b bzw. den Öffnungsabschnitt 121b ersetzt werden und eine angemessene Ersetzung von Wörter oder Sätze nach Bedarf durchgeführt wird.
  • In dieser Beschreibung und dergleichen werden die Isolierschicht 103a und die Isolierschicht 103b kollektiv als Isolierschicht 103 bezeichnet, die Isolierschicht 105a und die Isolierschicht 105b werden kollektiv als Isolierschicht 105 bezeichnet, die Isolierschicht 107a und die Isolierschicht 107b werden kollektiv als Isolierschicht 107 bezeichnet, die leitfähige Schicht 111a und die leitfähige Schicht 111b werden kollektiv als leitfähige Schicht 111 bezeichnet, die leitfähige Schicht 112a und die leitfähige Schicht 112b werden kollektiv als leitfähige Schicht 112 bezeichnet, die Halbleiterschicht 113a und die Halbleiterschicht 113b werden kollektiv als Halbleiterschicht 113 bezeichnet, die leitfähige Schicht 115a und die leitfähige Schicht 115b werden kollektiv als leitfähige Schicht 115 bezeichnet, und der Öffnungsabschnitt 121a und der Öffnungsabschnitt 121b werden kollektiv als Öffnungsabschnitt 121 bezeichnet.
  • Die leitfähige Schicht 111b kann einen Bereich in Kontakt mit der leitfähigen Schicht 143 umfassen. Beispielsweise kann eine Unterseite der leitfähigen Schicht 111b einen Bereich in Kontakt mit einer Oberseite der leitfähigen Schicht 143. Daher können die als die eine der Source-Elektrode und der Drain-Elektrode des Transistors 42 dienende leitfähige Schicht 111b und die als die eine Elektrode des Kondensators 51 dienende leitfähige Schicht 143 elektrisch miteinander verbunden sein. Wie vorstehend beschrieben, ist die leitfähige Schicht 143 elektrisch mit der als Gate-Elektrode des Transistors 41 dienenden leitfähigen Schicht 115a verbunden. Auf diese Weise sind die Gate-Elektrode des Transistors 41, die eine der Source-Elektrode und der Drain-Elektrode des Transistors 42 und die eine Elektrode des Kondensators 51 elektrisch miteinander verbunden.
  • Die Isolierschicht 107b wird über der leitfähigen Schicht 115b und der Isolierschicht 105b bereitgestellt. Die Isolierschicht 107b kann derart bereitgestellt werden, um eine Oberseite und eine Seitenfläche der leitfähigen Schicht 115b zu bedecken. Die Isolierschicht 107b weist eine Funktion zum Verhindern des Eintritts von Verunreinigungen in den Transistor 42, beispielsweise eine Funktion zum Verhindern des Eintritts von Verunreinigungen in die Halbleiterschicht 113b auf.
  • Wie vorstehend beschrieben, werden in der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung der Transistor 41, der Kondensator 51 und der Transistor 42 in dieser Reihenfolge übereinander angeordnet. Des Weiteren sind der Transistor 41 und der Kondensator 42 jeweils ein Transistor, in dem die Halbleiterschicht, die Gate-Isolierschicht und die Gate-Elektrode innerhalb des in der isolierenden Zwischenschicht ausgebildeten Öffnungsabschnitts bereitgestellt sind und eine der Source-Elektrode und der Drain-Elektrode unter dem Öffnungsabschnitt bereitgestellt wird und die andere der Source-Elektrode und der Drain-Elektrode über der isolierenden Zwischenschicht bereitgestellt wird. Daher kann die von der Speicherzelle 21 in einer Planansicht eingenommene Fläche beispielsweise im Vergleich zu dem Fall verkleinert werden, in dem die Transistoren 41 und 42 planare Transistoren sind und der Transistor 41, der Kondensator 51 und der Transistor 42 nicht übereinander angeordnet, sondern in der gleichen Schicht bereitgestellt werden. Deshalb können die Speicherzellen miniaturisiert werden und in hohem Maße integriert werden. Dementsprechend kann mit einer Ausführungsform der vorliegenden Erfindung eine Halbleitervorrichtung bereitgestellt werden, die miniaturisiert und in hohem Maße integriert werden kann.
  • In den Querschnittsansichten in 2B und 2C können Grenzen in einigen Fällen nicht eindeutig wahrgenommen werden. Beispielsweise können eine Grenze zwischen zwei Isolierschichten, die in Kontakt miteinander sind, in einigen Fällen nicht eindeutig wahrgenommen werden. Des Weiteren kann eine Grenze zwischen zwei leitfähigen Schichten, die in Kontakt miteinander sind, in einigen Fällen nicht eindeutig wahrgenommen werden. Außerdem kann eine Grenze zwischen zwei Halbleiterschichten, die in Kontakt miteinander sind, in einigen Fällen nicht eindeutig wahrgenommen werden. 4A und 4B stellen ein Beispiel dar, in dem die Isolierschicht 107a und die Isolierschicht 131, die in 2B und 2C dargestellt werden, zu einer Isolierschicht 130 geändert werden und die Isolierschicht 133, die Isolierschicht 135 und die Isolierschicht 137, die in 2B und 2C dargestellt werden, zu einer Isolierschicht 134 geändert werden. Es sei angemerkt, dass die Isolierschicht 107b in 4A und 4B nicht dargestellt wird.
  • 5A ist eine vergrößerte Ansicht des in 2C dargestellten Transistors 42 und seiner Umgebung. 5B ist eine Querschnittsansicht entlang der Strichpunktlinie A5-A6 des in 5A dargestellten Transistors. 5B kann als Querschnittsansicht entlang der X-Y-Ebene oder Planansicht angesehen werden. Es sei angemerkt, dass die leitfähige Schicht 111 in 5B nicht dargestellt wird. Die in 5A und 5B dargestellte Struktur kann nicht nur auf den Transistor 42, sondern auch auf den Transistor 41 angewendet werden.
  • Wie in 5A dargestellt, umfasst die Halbleiterschicht 113 einen Bereich 113i sowie einen Bereich 113na und einen Bereich 113nb, die mit dem dazwischen liegenden Bereich 113i bereitgestellt werden.
  • Der Bereich 113na ist ein Bereich in der Halbleiterschicht 113, der in Kontakt mit der leitfähigen Schicht 111 ist. Mindestens ein Teil des Bereichs 113na dient als einer von einem Source-Bereich und einem Drain-Bereich des Transistors. Der Bereich 113nb ist ein Bereich in der Halbleiterschicht 113, der in Kontakt mit der leitfähigen Schicht 112 ist. Mindestens ein Teil des Bereichs 113nb dient als der andere des Source-Bereichs und des Drain-Bereichs des Transistors. Wie in 5B dargestellt, ist die leitfähige Schicht 112 in Kontakt mit dem gesamten Umfang der Halbleiterschicht 113. Daher kann der andere des Source-Bereichs und des Drain-Bereichs des Transistors entlang dem gesamten Umfang eines Bereichs in der Halbleiterschicht 113, der in der gleichen Schicht wie die leitfähige Schicht 112 ausgebildet wird, ausgebildet werden.
  • Der Bereich 113i ist ein Bereich zwischen dem Bereich 113na und dem Bereich 113na in der Halbleiterschicht 113. Mindestens ein Teil des Bereichs 113i dient als Kanalbildungsbereich des Transistors. Das heißt, dass sich der Kanalbildungsbereich des Transistors in einem Bereich zwischen der leitfähigen Schicht 111 und der leitfähigen Schicht 112 in der Halbleiterschicht 113 befindet. Mit anderen Worten: Der Kanalbildungsbereich des Transistors befindet sich in einem Bereich in Kontakt mit der Isolierschicht 103 oder einem Bereich in der Umgebung dieser in der Halbleiterschicht 113.
  • Die Kanallänge des Transistors ist ein Abstand zwischen dem Source-Bereich und dem Drain-Bereich. Das heißt, dass die Kanallänge des Transistors durch die Dicke der Isolierschicht 103 über der leitfähigen Schicht 111 bestimmt wird. In 5A wird eine Kanallänge L des Transistors durch einen gestrichelten Doppelpfeil dargestellt. In einer Querschnittsansicht ist die Kanallänge L ein Abstand zwischen einem Endabschnitt des Bereichs in Kontakt mit der leitfähigen Schicht 111 der Halbleiterschicht 113 und einem Endabschnitt des Bereichs in Kontakt mit der leitfähigen Schicht 112 der Halbleiterschicht 113. Das heißt, dass die Kanallänge L der Länge einer Seitenfläche der Isolierschicht 103 auf der Seite des Öffnungsabschnitts 121 in der Querschnittsansicht entspricht.
  • In einem planaren Transistor wird die Kanallänge beispielsweise durch die Belichtungsgrenze der Photolithographie bestimmt. In der vorliegenden Erfindung kann die Kanallänge durch die Dicke der Isolierschicht 103 bestimmt werden. Daher kann die Kanallänge des Transistors kleiner als oder gleich der Belichtungsgrenze der Photolithographie sein, was eine ziemlich feine Struktur (z. B. größer als oder gleich 1 nm und kleiner als oder gleich 60 nm, größer als oder gleich 1 nm und kleiner als oder gleich 50 nm, größer als oder gleich 1 nm und kleiner als oder gleich 40 nm, größer als oder gleich 5 nm und kleiner als oder gleich 30 nm, größer als oder gleich 5 nm und kleiner als oder gleich 20 nm, oder größer als oder gleich 5 nm und kleiner als oder gleich 10 nm) ermöglicht. Dementsprechend kann der Transistor einen höheren Durchlassstrom und höhere Frequenzeigenschaften aufweisen. Dementsprechend können die Lesegeschwindigkeit und die Schreibgeschwindigkeit der Speicherzelle erhöht werden, wodurch eine Halbleitervorrichtung mit hoher Arbeitsgeschwindigkeit bereitgestellt werden kann.
  • Obwohl die Details nachstehend beschrieben werden, weist hierbei ein OS-Transistor eine höhere Beständigkeit gegen einen Kurzkanaleffekt auf als ein Si-Transistor. Des Weiteren kann, wie vorstehend beschrieben, der Transistor mit der in 5A und 5B dargestellten Struktur beispielsweise eine kürzere Kanallänge aufweisen als ein planarer Transistor. Daher wird dann, wenn der Transistor die in 5A und 5B dargestellte Struktur aufweist, beispielsweise ein Metalloxid vorzugsweise für die Halbleiterschicht 113 verwendet. Es sei angemerkt, dass ein anderes Material als ein Metalloxid, wie z. B. Silizium, für die Halbleiterschicht 113 verwendet werden kann.
  • Außerdem können, wie vorstehend beschrieben, der Kanalbildungsbereich, der Source-Bereich und der Drain-Bereich in dem Öffnungsabschnitt 121 ausgebildet werden. Daher kann die von dem Transistor eingenommene Fläche im Vergleich zu einem planaren Transistor verringert werden, in dem der Kanalbildungsbereich, der Source-Bereich und der Drain-Bereich separat auf der X-Y-Ebene bereitgestellt werden. Dies ermöglicht eine hohe Integration der Halbleitervorrichtung; daher kann die Speicherkapazität pro Flächeneinheit erhöht werden.
  • Außerdem werden, wie in 5B dargestellt, die Halbleiterschicht 113, die Isolierschicht 105 und die leitfähige Schicht 115 konzentrisch auf der X-Y-Ebene bereitgestellt, die den Kanalbildungsbereich der Halbleiterschicht 113 umfasst. Daher ist die Seitenfläche der leitfähigen Schicht 115, die an dem Mittelpunkt bereitgestellt wird, der Seitenfläche der Halbleiterschicht 113 zugewandt, wobei die Isolierschicht 105 dazwischen liegt. Das heißt, dass der gesamte Umfang der Halbleiterschicht 113 in der Planansicht als Kanalbildungsbereich dient. In diesem Fall wird beispielsweise die Kanalbreite des Transistors durch die Länge des Umfangs der Halbleiterschicht 113 bestimmt. Mit anderen Worten: Die Kanalbreite des Transistors wird durch die maximale Breite des Öffnungsabschnitts 121 (des Durchmessers, wenn der Öffnungsabschnitt 121 in der Planansicht kreisförmig ist) bestimmt. In 5A und 5B wird eine maximale Breite D des Öffnungsabschnitts 121 durch einen Strich-Doppelpunkt-Doppelpfeil dargestellt. In 5B wird eine Kanalbreite W des Transistors durch einen gestrichelten Doppelpfeil dargestellt. Durch Erhöhung der maximalen Breite D des Öffnungsabschnitts 121 kann die Kanalbreite pro Flächeneinheit erhöht werden, und der Durchlassstrom kann erhöht werden.
  • Die maximale Breite D des Öffnungsabschnitts 121 ist vorzugsweise zum Beispiel größer als oder gleich 5 nm und kleiner als oder gleich 100 nm, größer als oder gleich 5 nm und kleiner als oder gleich 60 nm, größer als oder gleich 10 nm und kleiner als oder gleich 50 nm, größer als oder gleich 20 nm und kleiner als oder gleich 40 nm oder größer als oder gleich 20 nm und kleiner als oder gleich 30 nm. In dem Fall, in dem der Öffnungsabschnitt 121 in der Planansicht kreisförmig ist, kann die maximale Breite D des Öffnungsabschnitts 121 dem Durchmesser des Öffnungsabschnitts 121 entsprechen, und die Kanalbreite W kann „D × π“ sein.
  • In der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung ist die Kanallänge L des Transistors vorzugsweise kürzer als mindestens die Kanalbreite W des Transistors. Die Kanallänge L des Transistors in einer Ausführungsform der vorliegenden Erfindung ist größer als oder gleich dem 0,1-Fache und kleiner als oder gleich dem 0,99-Fache, vorzugsweise größer als oder gleich dem 0,5-Fache und kleiner als oder gleich dem 0,8-Fache der Kanalbreite W des Transistors. Diese Struktur ermöglicht einen Transistor mit vorteilhaften elektrischen Eigenschaften und hoher Zuverlässigkeit.
  • Indem die Halbleiterschicht 113, die Isolierschicht 105 und die leitfähige Schicht 115 konzentrisch bereitgestellt werden, ist der Abstand zwischen der leitfähigen Schicht 115 und der Halbleiterschicht 113 im Wesentlichen gleichmäßig. Daher kann ein elektrisches Feld des Gates im Wesentlichen gleichmäßig an die Halbleiterschicht 113 angelegt werden.
  • Die Seitenwand des Öffnungsabschnitts 121 ist vorzugsweise zum Beispiel senkrecht zu der Oberseite der leitfähigen Schicht 111. Diese Struktur ermöglicht eine Miniaturisierung und eine hohe Integration der Halbleitervorrichtung. Es sei angemerkt, dass sich die Seitenwand des Öffnungsabschnitts 121 verjüngen kann.
  • Die Komponenten der Transistoren und des Kondensators, die in der Speicherzelle 21 enthalten sind, werden nachstehend beschrieben.
  • [Transistor]
  • Als Halbleiterschicht 113 können eine Einzelschicht oder übereinander angeordnete Schichten, die eines der nachstehend in [Metalloxid] beschriebenen Metalloxide enthält/enthalten, verwendet werden. Als Halbleiterschicht 113 kann eine Einzelschicht oder übereinander angeordnete Schichten, die eines der nachstehend in [andere Halbleitermaterialien] beschriebenen Materialien, wie z. B. Silizium, enthält/enthalten, verwendet werden.
  • Im Falle der Verwendung eines Metalloxids für die Halbleiterschicht 113 kann für die Halbleiterschicht 113 insbesondere ein Metalloxid mit einem Atomverhältnis von In : M: Zn = 1:3:2 oder in der Nähe davon, In : M: Zn = 1:3:4 oder in der Nähe davon, In : M: Zn = 1:1:0,5 oder in der Nähe davon, In : M: Zn = 1:1:1 oder in der Nähe davon, In : M: Zn = 1:1:1,2 oder in der Nähe davon, In : M : Zn = 1:1:2 oder in der Nähe davon, oder In : M : Zn = 4:2:3 oder in der Nähe davon verwendet werden. Es sei angemerkt, dass die Nähe eines Atomverhältnisses ±30 % eines beabsichtigten Atomverhältnisses mit einschließt. Als Element M wird vorzugsweise Gallium verwendet.
  • Wenn das Metalloxid durch ein Sputterverfahren abgeschieden wird, ist das vorstehende Atomverhältnis nicht auf das Atomverhältnis des abgeschiedenen Metalloxids beschränkt, und das vorstehende Atomverhältnis kann ein Atomverhältnis eines für die Abscheidung des Metalloxids verwendeten Sputtertargets sein.
  • Die Analyse der Zusammensetzung des Metalloxids, das für die Halbleiterschicht 113 verwendet wird, kann durch energiedispersive Röntgenspektrometrie (X-ray photoelectron spectroscopy, EDX), Röntgenphotoelektronenspektroskopie (XPS), induktiv gekoppeltes Plasma-Massenspektrometrie (ICP-MS), Atomemissionsspektroskopie mit induktiv gekoppeltem Plasma (ICP-AES) oder dergleichen durchgeführt werden. Alternativ können beliebige dieser Verfahren miteinander für die Analyse kombiniert werden. Es sei angemerkt, dass sich in Bezug auf ein Element, dessen Gehalt niedrig ist, der tatsächliche Gehalt von dem durch Analyse erhaltenen Gehalt aufgrund der Beeinflussung der Analysegenauigkeit unterscheiden kann. In dem Fall, in dem der Gehalt des Elements M niedrig ist, kann beispielsweise der durch Analyse erhaltene Gehalt des Elements M niedriger sein als der tatsächliche Gehalt.
  • Zur Ausbildung eines Metalloxids kann ein Atomlagenabscheidungs-(atomic layer deposition, ALD-) Verfahren geeignet verwendet werden.
  • Alternativ kann ein Metalloxid durch ein Sputterverfahren oder ein chemisches Gasphasenabscheidungs- (chemical vapor deposition, CVD-) Verfahren ausgebildet werden.
  • Es sei angemerkt, dass sich in dem Fall, in dem das Metalloxid durch ein Sputterverfahren ausgebildet wird, das Atomverhältnis des abgeschiedenen Metalloxids von dem Atomverhältnis eines Sputtertargets unterscheiden kann. Insbesondere kann der Zinkgehalt in dem abgeschiedenen Metalloxid auf ungefähr 50 % von demjenigen des Sputtertargets verringert werden.
  • Das Metalloxid, das für die Halbleiterschicht 113 verwendet wird, weist vorzugsweise eine Kristallinität auf. Beispiele für einen Oxidhalbleiter mit Kristallinität umfassen einen kristallinen Oxidhalbleiter mit Ausrichtung bezüglich der c-Achse (CAAC-OS), einen nanokristallinen Oxidhalbleiter (nc-OS), einen polykristallinen Oxidhalbleiter und einen einkristallinen Oxidhalbleiter. Für die Halbleiterschicht 113 wird vorzugsweise CAAC-OS oder nc-OS verwendet, und CAAC-OS wird besonders bevorzugt verwendet.
  • Der CAAC-OS umfasst vorzugsweise eine Vielzahl von geschichteten Kristallbereichen, und eine c-Achse ist vorzugsweise in einer Normalrichtung einer Oberfläche ausgerichtet, an der der CAAC-OS abgeschieden wird. Beispielsweise umfasst die Halbleiterschicht 113 vorzugsweise einen geschichteten Kristall, der im Wesentlichen parallel zu der Seitenwand des Öffnungsabschnitts 121, insbesondere parallel zu einer Seitenfläche der Isolierschicht 103 ist. Mit dieser Struktur wird der geschichtete Kristall der Halbleiterschicht 113 im Wesentlichen parallel zu der Kanallängsrichtung des Transistors ausgebildet, so dass der Durchlassstrom des Transistors erhöht werden kann.
  • Der CAAC-OS ist ein Metalloxid, das eine dichte Struktur mit hoher Kristallinität aufweist und eine geringe Menge an Verunreinigungen und Defekten (z. B. Sauerstofffehlstellen) aufweist. Insbesondere wird nach der Ausbildung eines Metalloxids eine Wärmebehandlung bei einer Temperatur durchgeführt, bei der das Metalloxid nicht zu einem Polykristall wird (z. B. höher als oder gleich 400 °C und niedriger als oder gleich 600 °C), wodurch ein CAAC-OS, der eine dichte Struktur mit höherer Kristallinität aufweist, erhalten werden kann. Wenn die Dichte des CAAC-OS auf diese Weise erhöht wird, kann die Diffusion von Verunreinigungen oder Sauerstoff in dem CAAC-OS weiter verringert werden.
  • Es ist weniger wahrscheinlich, dass bei dem CAAC-OS eine Verringerung der Elektronenbeweglichkeit aufgrund einer Kristallkorngrenze auftritt, da es schwierig ist, eine deutliche Kristallkorngrenze zu beobachten. Daher ist ein Metalloxid, das den CAAC-OS enthält, physikalisch stabil. Deshalb ist das Metalloxid, das den CAAC-OS enthält, wärmebeständig und weist eine hohe Zuverlässigkeit auf.
  • Wenn ein Oxid mit einer Kristallinität, wie z. B. CAAC-OS, für die Halbleiterschicht 113 verwendet wird, kann die Auslagerung von Sauerstoff aus der Halbleiterschicht 113 durch die Source oder Drain-Elektrode verhindert werden. In diesem Fall kann die Extraktion von Sauerstoff aus der Halbleiterschicht 113 verhindert werden, selbst wenn eine Wärmebehandlung durchgeführt wird; daher ist der Transistor stabil gegenüber hohen Temperaturen im Herstellungsprozess (d. h. dem Wärmebudget).
  • Die Kristallinität der Halbleiterschicht 113 kann beispielsweise mit einer Röntgenstrahlbeugung (X-ray diffraction, XRD), einem Transmissionselektronenmikroskop (TEM) oder einer Elektronenbeugung (electron diffraction, ED) analysiert werden. Alternativ können beliebige dieser Verfahren miteinander für die Analyse kombiniert werden.
  • Die Dicke der Halbleiterschicht 113 ist vorzugsweise größer als oder gleich 1 nm und kleiner als oder gleich 20 nm, größer als oder gleich 1 nm und kleiner als oder gleich 15 nm, größer als oder gleich 3 nm und kleiner als oder gleich 12 nm, oder größer als oder gleich 5 nm und kleiner als oder gleich 10 nm.
  • Obwohl in 2B und 2C und 5A die Halbleiterschicht 113 eine einschichtige Struktur aufweist, ist die vorliegende Erfindung nicht darauf beschränkt. Die Halbleiterschicht 113 kann eine mehrschichtige Struktur aus einer Vielzahl von Oxidschichten mit unterschiedlichen chemischen Zusammensetzungen aufweisen. Beispielsweise kann eine Struktur verwendet werden, bei der eine Vielzahl von Arten von Metalloxiden aus den vorstehend beschriebenen Metalloxiden angemessen übereinander angeordnet werden.
  • Für die als Gate-Isolierschicht dienende Isolierschicht 105 können eine Einzelschicht oder übereinander angeordnete Schichten von einem der nachstehend in [Isolator] beschriebenen Isolatoren verwendet werden. Beispielsweise kann Siliziumoxid oder Siliziumoxynitrid für die Isolierschicht 105 verwendet werden. Siliziumoxid oder Siliziumoxynitrid wird bevorzugt, da es thermisch stabil ist.
  • Für die Isolierschicht 105 kann eines von Materialien mit hohen Dielektrizitätskonstanten, d. h. Materialien mit hohem k, die nachstehend in [Isolator] beschrieben werden, verwendet werden. Beispielsweise kann Hafniumoxid, Aluminiumoxid oder dergleichen verwendet werden.
  • Die Dicke der Isolierschicht 105 ist vorzugsweise größer als oder gleich 0,5 nm und kleiner als oder gleich 15 nm, bevorzugter größer als oder gleich 0,5 nm und kleiner als oder gleich 12 nm, noch bevorzugter größer als oder gleich 0,5 nm und kleiner als oder gleich 10 nm. Vorzugsweise umfasst die Isolierschicht 105 mindestens teilweise einen Bereich mit der vorstehend beschriebenen Dicke.
  • Die Konzentration von Verunreinigungen, wie z. B. Wasser und Wasserstoff, in der Isolierschicht 105 wird vorzugsweise verringert. Dies kann den Eintritt von Verunreinigungen, wie z. B. Wasser und Wasserstoff, in den Kanalbildungsbereich der Halbleiterschicht 113 verhindern.
  • Obwohl in 2B und 2C und 5A die Isolierschicht 105 eine einschichtige Struktur aufweist, ist die vorliegende Erfindung nicht darauf beschränkt. Die Isolierschicht 105 kann eine mehrschichtige Struktur aufweisen.
  • Für die als Gate-Elektrode dienende leitfähige Schicht 115 können eine Einzelschicht oder übereinander angeordnete Schichten von einem der nachstehend in [Leiter] beschriebenen Leiter verwendet werden. Beispielsweise kann ein leitfähiges Material mit hoher Leitfähigkeit, wie z. B. Wolfram, Aluminium oder Kupfer, für die leitfähige Schicht 115 verwendet werden.
  • Ein leitfähiges Material, das mit geringer Wahrscheinlichkeit oxidiert wird, wird ein leitfähiges Material mit einer Funktion zum Verhindern einer Diffusion von Sauerstoff oder dergleichen vorzugsweise für die leitfähige Schicht 115 verwendet. Beispiele für das leitfähige Material umfassen ein leitfähiges Material enthaltend Stickstoff (z. B. Titannitrid oder Tantalnitrid) und ein leitfähiges Material enthaltend Sauerstoff (z. B. Rutheniumoxid). Dies kann eine Verringerung der Leitfähigkeit der leitfähigen Schicht 115 verhindern. Es kann ein Halbleiter mit hoher elektrischer Leitfähigkeit, typischerweise polykristallines Silizium, das ein Verunreinigungselement, wie z. B. Phosphor, enthält, oder ein Silizid, wie z. B. Nickelsilizid, für die leitfähige Schicht 115 verwendet werden.
  • Obwohl in 2B und 2C und 5A die leitfähige Schicht 115 eine einschichtige Struktur aufweist, ist die vorliegende Erfindung nicht darauf beschränkt. Die leitfähige Schicht 115 kann eine mehrschichtige Struktur aufweisen.
  • Für die leitfähige Schicht 111 können eine Einzelschicht oder übereinander angeordnete Schichten von einem der nachstehend in [Leiter] beschriebenen Leiter verwendet werden. Ein leitfähiges Material, das mit geringer Wahrscheinlichkeit oxidiert wird, wird ein leitfähiges Material mit einer Funktion zum Verhindern einer Diffusion von Sauerstoff oder dergleichen vorzugsweise für die leitfähige Schicht 111 verwendet. Beispielsweise kann Titannitrid, Tantalnitrid oder dergleichen verwendet werden. Beispielsweise kann eine Struktur verwendet werden, bei der Tantalnitrid über Titannitrid angeordnet wird. In diesem Fall ist Titannitrid in Kontakt mit der Isolierschicht 101, und Tantalnitrid ist in Kontakt mit der Halbleiterschicht 113. Mit einer derartigen Struktur kann verhindert werden, dass die leitfähige Schicht 111 von der Halbleiterschicht 113 übermäßig oxidiert wird. Im Falle der Verwendung eines Oxidisolators für die Isolierschicht 101 kann verhindert werden, dass die leitfähige Schicht 111 von der Isolierschicht 101 übermäßig oxidiert wird. Alternativ kann die leitfähige Schicht 111 eine Struktur aufweisen, bei der Wolfram beispielsweise über Titannitrid angeordnet wird.
  • Da die leitfähige Schicht 111 den Bereich in Kontakt mit der Halbleiterschicht 113 umfasst, wird eines der leitfähigen Materialien enthaltend Sauerstoff, die nachstehend in [Leiter] beschrieben werden, vorzugsweise für die leitfähige Schicht 111 verwendet. Wenn das leitfähige Material enthaltend Sauerstoff für die leitfähige Schicht 111 verwendet wird, kann die leitfähige Schicht 111 ihre Leitfähigkeit aufrechterhalten, selbst wenn sie Sauerstoff absorbiert. Als leitfähige Schicht 111 kann beispielsweise eine Einzelschicht oder übereinander angeordnete Schichten von Indiumzinnoxid (auch als ITO bezeichnet), Indiumzinnoxid, dem Silizium zugesetzt ist (auch als ITSO bezeichnet), Indiumzinkoxid (IZO (eingetragenes Warenzeichen)) oder dergleichen verwendet werden.
  • Obwohl in 2B und 2C und 5A die Oberseite der leitfähigen Schicht 111 eben ist, ist die vorliegende Erfindung nicht darauf beschränkt. Beispielsweise kann die Oberseite der leitfähigen Schicht 111 einen vertieften Abschnitt aufweisen, der sich mit dem Öffnungsabschnitt 121 überlappt. Wenn mindestens ein Teil der Halbleiterschicht 113, mindestens ein Teil der Isolierschicht 105 und mindestens ein Teil der leitfähigen Schicht 115 derart ausgebildet werden, dass sie den vertieften Abschnitt füllen, kann ein elektrisches Feld des Gates der leitfähigen Schicht 115 leicht an einen Abschnitt der Halbleiterschicht 113 in der Nähe der leitfähigen Schicht 111 angelegt werden.
  • Für die leitfähige Schicht 112 können eine Einzelschicht oder übereinander angeordnete Schichten von einem der nachstehend in [Leiter] beschriebenen Leiter verwendet werden. Beispielsweise kann ein leitfähiges Material mit hoher Leitfähigkeit, wie z. B. Wolfram, Aluminium oder Kupfer, für die leitfähige Schicht 112 verwendet werden.
  • Auch für die leitfähige Schicht 112 wird, wie in der leitfähigen Schicht 115, ein leitfähiges Material, das mit geringer Wahrscheinlichkeit oxidiert wird, ein leitfähiges Material mit einer Funktion zum Verhindern einer Diffusion von Sauerstoff oder dergleichen vorzugsweise verwendet. Beispielsweise kann Titannitrid, Tantalnitrid oder dergleichen verwendet werden. Mit einer derartigen Struktur kann verhindert werden, dass die leitfähige Schicht 112 übermäßig von der Halbleiterschicht 113 oxidiert wird. Auch für die leitfähige Schicht 112 kann, wie in der leitfähigen Schicht 115, ein Halbleiter mit hoher elektrischer Leitfähigkeit, typischerweise polykristallines Silizium, das ein Verunreinigungselement, wie z. B. Phosphor, enthält, oder ein Silizid, wie z. B. Nickelsilizid, verwendet werden.
  • Alternativ kann beispielsweise eine Struktur verwendet werden, bei der Wolfram über Titannitrid angeordnet wird. Wenn Wolfram auf diese Weise angeordnet wird, kann die Leitfähigkeit der leitfähigen Schicht 112 verbessert werden.
  • In dem Fall, in dem die leitfähige Schicht 112 eine mehrschichtige Struktur aus einer ersten leitfähigen Schicht und einer zweiten leitfähigen Schicht aufweist, kann beispielsweise die erste leitfähige Schicht unter Verwendung eines leitfähigen Materials mit hoher Leitfähigkeit ausgebildet werden und die zweite leitfähige Schicht kann unter Verwendung eines leitfähigen Materials enthaltend Sauerstoff ausgebildet werden. Durch Verwendung des leitfähigen Materials enthaltend Sauerstoff für die zweite leitfähige Schicht, bei der die Fläche des Bereichs in Kontakt mit der Isolierschicht 105 größer ist als diejenige der ersten leitfähigen Schicht, kann verhindert werden, dass in der Isolierschicht 105 enthaltener Sauerstoff in die erste leitfähige Schicht der leitfähigen Schicht 112 diffundiert. Beispielsweise wird Wolfram vorzugsweise als erste leitfähige Schicht der leitfähigen Schicht 112 verwendet, und Indiumzinnoxid, dem Silizium zugesetzt ist, wird vorzugsweise als zweite leitfähige Schicht der leitfähigen Schicht 112 verwendet.
  • Wenn die Halbleiterschicht 113 in Kontakt mit der leitfähigen Schicht 111 ist, werden eine Metallverbindung oder Sauerstofffehlstellen ausgebildet und der Widerstand des Bereichs 113na in der Halbleiterschicht 113 wird verringert. Die Verringerung des Widerstands der Halbleiterschicht 113 in Kontakt mit der leitfähigen Schicht 111 kann den Kontaktwiderstand zwischen der Halbleiterschicht 113 und der leitfähigen Schicht 111 verringern. In ähnlicher Weise wird dann, wenn die Halbleiterschicht 113 in Kontakt mit der leitfähigen Schicht 112 ist, der Widerstand des Bereichs 113nb der Halbleiterschicht 113 verringert. Dementsprechend kann der Kontaktwiderstand zwischen der Halbleiterschicht 113 und der leitfähigen Schicht 112 verringert werden.
  • Die Isolierschicht 101, die Isolierschicht 103, die Isolierschicht 131 und die Isolierschicht 137, die als isolierende Zwischenschichten dienen, weisen jeweils vorzugsweise eine niedrige Dielektrizitätskonstante auf. In dem Fall, in dem ein Material mit niedriger relativer Dielektrizitätskonstante für einen isolierenden Zwischenschichtfilm verwendet wird, kann die parasitäre Kapazität zwischen Leitungen verringert werden. Für die Isolierschicht 101, die Isolierschicht 103, die Isolierschicht 131 und die Isolierschicht 137 können eine Einzelschicht oder übereinander angeordnete Schichten eines Isolators, der eines der nachstehend in [Isolator] beschriebenen Materialien mit niedrigen Dielektrizitätskonstanten enthält, verwendet werden. Insbesondere werden Siliziumoxid und Siliziumoxynitrid, welche thermisch stabil sind, bevorzugt.
  • Die Konzentration von Verunreinigungen, wie z. B. Wasser und Wasserstoff, in der Isolierschicht 101, der Isolierschicht 103, der Isolierschicht 131 und der Isolierschicht 137 wird vorzugsweise verringert. Dies kann einen Eintritt von Verunreinigungen, wie z. B. Wasser und Wasserstoff, in den Kanalbildungsbereich der Halbleiterschicht 113 verhindern.
  • Die in der Nähe des Kanalbildungsbereichs der Halbleiterschicht 113 bereitgestellte Isolierschicht 103 enthält vorzugsweise Sauerstoff, der durch Erwärmung abgegeben wird (nachstehend auch als überschüssiger Sauerstoff bezeichnet). Wenn eine Wärmebehandlung an der überschüssigen Sauerstoff enthaltenden Isolierschicht 103 durchgeführt wird, wird Sauerstoff von der Isolierschicht 103 zu dem Kanalbildungsbereich der Halbleiterschicht 113 zugeführt, so dass Sauerstofffehlstellen oder Defekte, die Sauerstofffehlstellen sind, in die Wasserstoff eintritt (auch als VoH bezeichnet), verringert werden können. Daher können elektrische Eigenschaften des Transistors stabilisiert werden und die Zuverlässigkeit kann verbessert werden.
  • Für die Isolierschicht 103 kann einer der Isolatoren mit einer Funktion zum Einfangen oder Fixieren von Wasserstoff, die nachstehend in [Isolator] beschrieben werden, verwendet werden. Mit dieser Struktur kann Wasserstoff in der Halbleiterschicht 113 eingefangen oder fixiert werden, wodurch die Wasserstoffkonzentration in der Halbleiterschicht 113 verringert werden kann. Für die Isolierschicht 103 kann Magnesiumoxid, Aluminiumoxid oder dergleichen verwendet werden.
  • Obwohl in 2B und 2C und 5A die Isolierschicht 103 eine einschichtige Struktur aufweist, ist die vorliegende Erfindung nicht darauf beschränkt. Die Isolierschicht 103 kann eine mehrschichtige Struktur aufweisen.
  • Für die Isolierschicht 107 wird einer der Isolatoren mit einer Sperreigenschaft gegen Wasserstoff, die nachstehend in [Isolator] beschrieben werden, vorzugsweise verwendet. In diesem Fall kann verhindert werden, dass Wasserstoff von der Außenseite der Transistor über die Isolierschicht 105 in die Halbleiterschicht 113 diffundiert. Ein Siliziumnitridfilm und ein Siliziumnitridoxidfilm können geeignet für die Isolierschicht 107 verwendet werden, da sie geringe Verunreinigungen (z. B. Wasser und Wasserstoff) abgeben und mit geringer Wahrscheinlichkeit Sauerstoff und Wasserstoff durchlassen.
  • Für die Isolierschicht 107 wird vorzugsweise einer der Isolatoren mit einer Funktion zum Einfangen oder Fixieren von Wasserstoff verwendet, die nachstehend in [Isolator] beschrieben werden. Mit dieser Struktur kann eine Diffusion von Wasserstoff aus der vorstehenden Isolierschicht 107 in die Halbleiterschicht 113 verhindert werden, und Wasserstoff in der Halbleiterschicht 113 kann eingefangen oder fixiert werden, wodurch die Wasserstoffkonzentration in der Halbleiterschicht 113 verringert werden kann. Für die Isolierschicht 107 kann Magnesiumoxid, Aluminiumoxid, Hafniumoxid oder dergleichen verwendet werden. Alternativ kann beispielsweise für die Isolierschicht 107 ein mehrschichtiger Film aus Aluminiumoxid und Siliziumnitrid über dem Aluminiumoxid verwendet werden.
  • Obwohl bei der in 2B und 2C und 5A dargestellten Struktur die Isolierschicht 107 über der Oberseite des Transistors ausgebildet wird, ist die Struktur nicht darauf beschränkt. Beispielsweise kann die Isolierschicht 107 oder eine Isolierschicht, die eine ähnliche Funktion aufweist oder ein ähnliches Material wie die Isolierschicht 107 enthält, an der Seitenfläche und der Unterseite des Transistors ausgebildet werden, so dass der Transistor von der Isolierschicht 107 umgeben werden kann. Alternativ kann die Isolierschicht 107 an der Oberseite, Seitenfläche und Unterseite des Transistors 41, des Transistors 42 und des Kondensators 51 ausgebildet werden, so dass der Transistor 41, der Transistor 42 und der Kondensator 51 von der Isolierschicht 107 umgeben werden können. Diese Struktur kann einen Eintritt von Verunreinigungen (z. B. Wasser und Wasserstoff) in den Transistor 41, den Transistor 42 und den Kondensator 51 verhindern.
  • [Kondensator 51]
  • Für die leitfähige Schicht 141 und die leitfähige Schicht 143 können eine Einzelschicht oder übereinander angeordnete Schichten von einem der nachstehend in [Leiter] beschriebenen Leiter verwendet werden. Beispielsweise kann ein leitfähiges Material mit hoher Leitfähigkeit, wie z. B. Wolfram, Aluminium oder Kupfer, für die leitfähige Schicht 141 und die leitfähige Schicht 143 verwendet werden. Indem ein leitfähiges Material mit hoher Leitfähigkeit auf diese Weise verwendet wird, kann die Leitfähigkeit der leitfähigen Schicht 141 und der leitfähigen Schicht 143 verbessert werden.
  • Für die leitfähige Schicht 141 und die leitfähige Schicht 143 wird eine Einzelschicht oder übereinander angeordnete Schichten des leitfähigen Materials, das mit geringer Wahrscheinlichkeit oxidiert wird, ein leitfähiges Material mit einer Funktion zum Verhindern einer Diffusion von Sauerstoff oder dergleichen vorzugsweise verwendet. Beispielsweise kann Titannitrid, Indiumzinnoxid, dem Silizium zugesetzt ist, oder dergleichen verwendet werden. Alternativ kann beispielsweise eine Struktur verwendet werden, bei der Titannitrid über Wolfram angeordnet wird. Alternativ kann beispielsweise eine Struktur verwendet werden, bei der Wolfram über erstem Titannitrid angeordnet wird und zweites Titannitrid über dem Wolfram angeordnet wird. Mit einer derartigen Struktur kann dann, wenn ein Oxidisolator für die Isolierschicht 135 verwendet wird, eine Oxidation der leitfähigen Schicht 141 und der leitfähigen Schicht 143 durch die Isolierschicht 135 verhindert werden. Im Falle der Verwendung eines Oxidisolators für die Isolierschicht 133 kann verhindert werden, dass die leitfähige Schicht 141 von der Isolierschicht 133 oxidiert wird. Es kann ein Halbleiter mit hoher elektrischer Leitfähigkeit, typischerweise polykristallines Silizium, das ein Verunreinigungselement, wie z. B. Phosphor, enthält, oder ein Silizid, wie z. B. Nickelsilizid, für die leitfähige Schicht 141 und die leitfähige Schicht 143 verwendet werden.
  • Für die Isolierschicht 135 kann eines von Materialien mit hohen Dielektrizitätskonstanten, d. h. Materialien mit hohem k, die nachstehend in [Isolator] beschrieben werden, verwendet werden. Die Verwendung eines derartigen Materials mit hohem k für die Isolierschicht 135 ermöglicht, dass die Isolierschicht 135 ausreichend dick wird, um einen Leckstrom zu verhindern, und dass eine ausreichend hohe Kapazität des Kondensators 51 sichergestellt wird.
  • Die Isolierschicht 135 weist vorzugsweise eine mehrschichtige Struktur auf, bei der ein Isolator verwendet wird, der ein Material mit hohem k umfasst. Eine mehrschichtige Struktur, die ein hohe Dielektrizitätskonstante aufweisendes Material (ein Material mit hohem k) und ein Material mit höherer dielektrischen Festigkeit als das Material mit hohem k umfasst, wird vorzugsweise verwendet. Beispielsweise kann als Isolierschicht 135 ein Isolierfilm verwendet werden, in dem Zirconiumoxid, Aluminiumoxid und Zirconiumoxid in dieser Reihenfolge angeordnet sind. Beispielsweise kann ein Isolierfilm verwendet werden, in dem Zirconiumoxid, Aluminiumoxid, Zirconiumoxid und Aluminiumoxid in dieser Reihenfolge übereinander angeordnet sind. Als weiteres Beispiel kann ein Isolierfilm verwendet werden, in dem Hafnium-Zirconiumoxid, Aluminiumoxid, Hafnium-Zirconiumoxid und Aluminiumoxid in dieser Reihenfolge übereinander angeordnet sind. Die Übereinanderanordnung eines derartigen Isolators mit relativ hoher dielektrischer Festigkeit, wie z. B. Aluminiumoxids, kann die dielektrische Festigkeit erhöhen und den elektrostatischen Durchbruch des Kondensators 51 verhindern.
  • Alternativ kann ein Material, das eine Ferroelektrizität zeigen kann, für die Isolierschicht 135 verwendet werden. Beispiele für das Material, das eine Ferroelektrizität zeigen kann, umfassen Metalloxide, wie z. B. Hafniumoxid, Zirconiumoxid und HfZrOx (X ist eine reelle Zahl von größer als 0). Beispiele für das Material, das eine Ferroelektrizität zeigen kann, umfassen auch ein Material, in dem ein Element J1 (hier ist das Element J1 eines oder mehrere von Zirconium, Silizium, Aluminium, Gadolinium, Yttrium, Lanthan, Strontium und dergleichen) zu Hafniumoxid zugesetzt wird. Hierbei kann das Atomverhältnis von Hafnium zu dem Element J1 angemessen eingestellt werden; das Atomverhältnis von Hafnium zu dem Element J1 ist beispielsweise 1:1 oder in der Nähe davon. Beispiele für das Material, das eine Ferroelektrizität zeigen kann, umfassen auch ein Material, in dem ein Element J2 (hier ist das Element J2 eines oder mehrere von Hafnium, Silizium, Aluminium, Gadolinium, Yttrium, Lanthan, Strontium und dergleichen) zu Zirconiumoxid zugesetzt wird. Das Atomverhältnis von Zirconium zu dem Element J2 kann angemessen eingestellt werden; das Atomverhältnis von Zirconium zu dem Element J2 ist beispielsweise 1:1 oder in der Nähe davon. Als Material, das eine Ferroelektrizität zeigen kann, kann eine piezoelektrische Keramik mit einer Perowskit-Struktur, wie z. B. Bleititanat (PbTiOx), Bariumstrontiumtitanat (BST), Strontiumtitanat, Blei-Zirkonat-Titanat (PZT), Strontium-Bismut-Tantalat (SBT), Bismutferrit (BFO) oder Bariumtitanat, verwendet werden.
  • Beispiele für das Material, das eine Ferroelektrizität zeigen kann, umfassen auch ein Metallnitrid enthaltend ein Element M1, ein Element M2 und Stickstoff. Hierbei ist das Element M1 eines oder mehrere von Aluminium, Gallium, Indium und dergleichen. Das Element M2 ist eines oder mehrere von Bor, Scandium, Yttrium, Lanthan, Cer, Neodym, Europium, Titan, Zirconium, Hafnium, Vanadium, Niob, Tantal, Chrom und dergleichen. Es sei angemerkt, dass das Atomverhältnis des Elements M1 zu dem Element M2 angemessen eingestellt werden kann. Ein Metalloxid enthaltend das Element M1 und Stickstoff weist in einigen Fällen eine Ferroelektrizität auf, selbst wenn das Metalloxid das Element M2 nicht enthält. Beispiele des Materials, das eine Ferroelektrizität aufweisen kann, umfassen auch das vorstehende Metallnitrid, dem ein Element M3 zugesetzt ist. Es sei angemerkt, dass das Element M3 eines oder mehrere von Magnesium, Calcium, Strontium, Zink, Cadmium und dergleichen ist. Hierbei kann das Atomverhältnis zwischen dem Element M1, dem Element M2 und dem Element M3 angemessen eingestellt werden.
  • Beispiele für das Material, das eine Ferroelektrizität zeigen kann, umfassen auch Perowskit-Typ-Oxynitrid, wie z. B. SrTaO2N und BaTaO2N und GaFeO3 mit einer κ-Aiuminiumoxid-Typ-Struktur.
  • Obwohl Metalloxide und Metallnitride vorstehend als Beispiele beschrieben werden, ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Beispielsweise kann ein Metalloxynitrid, in dem einem der vorstehenden Metalloxide Stickstoff zugesetzt wird, ein Metallnitridoxid, in dem einem der vorstehenden Metallnitride Sauerstoff zugesetzt wird, oder dergleichen verwendet werden.
  • As Material, das eine Ferroelektrizität zeigen kann, kann beispielsweise ein Gemisch oder eine Verbindung enthaltend eine Vielzahl von Materialien aus den vorstehend aufgelisteten Materialien verwendet werden. Alternativ kann die Isolierschicht 135 eine mehrschichtige Struktur einer Vielzahl von Materialien aus den vorstehend aufgelisteten Materialien aufweisen. Da die vorstehend aufgelisteten Materialien ihre Kristallstrukturen (Eigenschaften) ebenso wie Abscheidungsbedingungen entsprechend verschiedenen Prozessen verändern, wird ein Material, das eine Ferroelektrizität aufweist, in dieser Beschreibung und dergleichen nicht nur als Ferroelektrikum, sondern auch als Material, das eine Ferroelektrizität aufweisen kann, oder ein Material, das eine Ferroelektrizität aufweist, bezeichnet.
  • Ein Metalloxid enthaltend Hafnium und/oder Zirconium wird bevorzugt, da das Metalloxid eine Ferroelektrizität aufweisen kann, selbst wenn es in eine Dünnschicht von einigen Nanometern verarbeitet wird. Hier kann die Dicke der Isolierschicht 135 kleiner als oder gleich 100 nm, bevorzugt kleiner als oder gleich 50 nm, bevorzugter kleiner als oder gleich 20 nm und noch bevorzugter kleiner als oder gleich 10 nm (typischerweise größer als oder gleich 2 nm und kleiner als oder gleich 9 nm) sein. Beispielsweise beträgt die Dicke vorzugsweise größer als oder gleich 8 nm und kleiner als oder gleich 12 nm. Unter Verwendung der ferroelektrischen Schicht, die eine kleine Dicke aufweisen kann, kann der Kondensator 51 mit einem miniaturisierten Halbleiterelement, wie z. B. einem Transistor, kombiniert werden, um eine Halbleitervorrichtung herzustellen. Es sei angemerkt, dass in dieser Beschreibung und dergleichen das Material, das eine Ferroelektrizität zeigen kann und zu einer Schichtform verarbeitet ist, in einigen Fällen als ferroelektrische Schicht, Metalloxidfilm oder Metallnitridfilm bezeichnet wird. Des Weiteren wird in dieser Beschreibung und dergleichen eine Vorrichtung, die eine derartige ferroelektrische Schicht, einen derartigen Metalloxidfilm oder einen derartigen Metallnitridfilm umfasst, in einigen Fällen als ferroelektrische Vorrichtung bezeichnet.
  • Ein Metalloxid enthaltend Hafnium und/oder Zirconium wird bevorzugt, da das Metalloxid selbst mit sehr kleiner Fläche eine Ferroelektrizität aufweisen kann. Beispielsweise kann eine ferroelektrische Schicht eine Ferroelektrizität selbst mit einer Fläche (eingenommener Fläche) von kleiner als oder gleich 100 µm2, kleiner als oder gleich 10 µm2, kleiner als oder gleich 1 µm2 oder kleiner als oder gleich 0,1 µm2 in einer Planansicht aufweisen. Des Weiteren kann selbst mit einer Fläche von kleiner als oder gleich 10000 µm2 oder kleiner als oder gleich 1000 µm2 eine ferroelektrische Schicht in einigen Fällen eine Ferroelektrizität aufweisen. Mit einer ferroelektrischen Schicht mit einer kleinen Fläche kann die von der Kondensator 51 eingenommene Fläche verringert werden.
  • Das Ferroelektrikum bezeichnet einen Isolator mit einer Eigenschaft, die eine interne Polarisation durch Anlegung eines elektrischen Feldes von außen verursacht und die Polarisation selbst dann, nachdem das elektrische Feld auf Null gesetzt worden ist, aufrechterhält. Daher kann ein nichtflüchtiges Speicherelement unter Verwendung eines Kondensators gebildet werden, der das Material als Dielektrikum umfasst (nachstehend wird ein derartiger Kondensator in einigen Fällen als ferroelektrischer Kondensator bezeichnet). Ein nichtflüchtiges Speicherelement, das einen ferroelektrischen Kondensator umfasst, wird in einigen Fällen auch als FeRAM (Ferroelectric Random Access Memory), ferroelektrischer Speicher oder dergleichen bezeichnet. Beispielsweise umfasst ein ferroelektrischer Speicher einen Transistor und einen ferroelektrischen Kondensator, und ein Anschluss von Source und Drain des Transistors ist elektrisch mit einem Anschluss des ferroelektrischen Kondensators verbunden. Daher dient im Falle der Verwendung eines ferroelektrischen Kondensators als Kondensators 51 die bei dieser Ausführungsform beschriebene Halbleitervorrichtung als ferroelektrischer Speicher.
  • Es sei angemerkt, dass eine Ferroelektrizität durch die Versetzung von Sauerstoff oder Stickstoff eines in einer ferroelektrischen Schicht enthaltenen Kristalls wegen eines externen elektrischen Felds gezeigt wird. Die Ferroelektrizität wird vermutlich in Abhängigkeit von einer Kristallstruktur eines in einer ferroelektrischen Schicht enthaltenen Kristalls gezeigt. Daher muss, damit der Isolierschicht 135 eine Ferroelektrizität aufweisen kann, die Isolierschicht 135 einen Kristall umfassen. Es ist besonders vorzuziehen, dass die Isolierschicht 135 einen Kristall mit einer orthorhombischen Kristallstruktur umfasst, um eine Ferroelektrizität aufzuweisen. Ein in der Isolierschicht 135 enthaltener Kristall kann eine oder mehrere von Kristallstrukturen ausgewählt aus kubischer, tetragonaler, orthorhombischer, monokliner und hexagonaler Kristallstruktur aufweisen. Alternativ kann die Isolierschicht 135 eine amorphe Struktur aufweisen. In diesem Fall kann die Isolierschicht 135 eine Verbundstruktur aufweisen, die eine amorphe Struktur und eine Kristallstruktur umfasst.
  • Die Isolierschicht 133 weist vorzugsweise eine niedrige Dielektrizitätskonstante auf. In diesem Fall kann eine Parasitärkapazität zwischen Leitungen verringert werden. Für die Isolierschicht 133 kann eine Einzelschicht oder übereinander angeordnete Schichten eines Isolators, der eines der nachstehend in [Isolator] beschriebenen Materialien mit niedrigen Dielektrizitätskonstanten enthält, verwendet werden. Insbesondere werden Siliziumoxid und Siliziumoxynitrid aufgrund ihrer thermischen Stabilität bevorzugt.
  • Obwohl in 2B und 2C die Isolierschicht 133 eine einschichtige Struktur aufweist, ist die vorliegende Erfindung nicht darauf beschränkt. Die Isolierschicht 133 kann eine mehrschichtige Struktur aufweisen.
  • 6A1, 6A2, 6A3, 6B1, 6B2, 6C1, 6C2 und 6C3 stellen Modifikationsbeispiele der in 3A1, 3A2, 3A3, 3B1, 3B2, 3C1, 3C2 bzw. 3C3 dargestellten Strukturen dar. 6A1, 6A2 und 6A3 stellen ein Beispiel dar, in dem die Form des Öffnungsabschnitts 121a in der Planansicht viereckig ist, und 6C1, 6C2 und 6C3 stellen ein Beispiel dar, in dem die Form des Öffnungsabschnitts 121 b in der Planansicht viereckig ist.
  • In 6A1 bis 6A3 und 6C1 bis 6C3 umfassen die Seitenfläche der Isolierschicht 103 und die Seitenfläche der leitfähigen Schicht 112 in dem Öffnungsabschnitt 121 jeweils einen Bereich, der nicht gekrümmt, sondern eben ist. Daher kann die Abdeckung mit der Halbleiterschicht 113, der Isolierschicht 105 und der leitfähigen Schicht 115 innerhalb des Öffnungsabschnitts 121 in einigen Fällen erhöht werden. Obwohl die Form des Öffnungsabschnitts 121 in den Planansichten der 6A1 bis 6A3 und 6C1 bis 6C3 ein Quadrat ist, ist die Form des Öffnungsabschnitts 121 nicht darauf beschränkt und kann in den Planansichten beispielsweise ein Rechteck, ein Rhombus oder ein Parallelogramm sein. Des Weiteren kann die Form des Öffnungsabschnitts 121 in den Planansichten beispielsweise ein Dreieck, ein Polygon mit fünf oder mehr Seiten, wie z. B. ein Fünfeck, oder eine Sternform sein.
  • 6B1 und 6B2 stellen ein Beispiel dar, in dem die Formen des Öffnungsabschnitts 123 und der leitfähigen Schicht 143 in der Planansicht kreisförmig sind. 6B2 stellt ein Beispiel dar, in dem die Form des Öffnungsabschnitts 125 in der Planansicht kreisförmig ist. Es sei angemerkt, dass die planare Form des Öffnungsabschnitts 123 und die planare Form des Öffnungsabschnitts 125 beispielsweise elliptisch sein können.
  • 7A1, 7A2, 7A3, 7B1, 7B2, 7C1, 7C2 und 7C3 stellen Modifikationsbeispiele der in 3A1, 3A2, 3A3, 3B1, 3B2, 3C1, 3C2 bzw. 3C3 dargestellten Strukturen dar. 7A1, 7A2 und 7A3 stellen ein Beispiel dar, in dem die Form des Öffnungsabschnitts 121 a in der Planansicht ein Viereck mit abgerundeten Ecken ist. 7B1 und 7B2 stellen ein Beispiel dar, in dem die Formen des Öffnungsabschnitts 123 und der leitfähigen Schicht 143 in der Planansicht Vierecke mit abgerundeten Ecken sind. 7B2 stellt ein Beispiel dar, in dem die Form des Öffnungsabschnitts 125 in der Planansicht ein Viereck mit abgerundeten Ecken ist. 7C1, 7C2 und 7C3 stellen ein Beispiel dar, in dem die Form des Öffnungsabschnitts 121b in der Planansicht ein Viereck mit abgerundeten Ecken ist.
  • Obwohl in den Planansichten der 7A1 bis 7C3 die Formen des Öffnungsabschnitts 121, des Öffnungsabschnitts 123, des Öffnungsabschnitts 125 und der leitfähigen Schicht 143 ein Quadrat mit abgerundeten Ecken sind, sind die Formen des Öffnungsabschnitts 121, des Öffnungsabschnitts 123, des Öffnungsabschnitts 125 und der leitfähigen Schicht 143 nicht darauf beschränkt. Die Formen in der Planansicht können jeweils beispielsweise ein Rechteck mit abgerundeten Ecken, ein Dreieck mit abgerundeten Ecken, ein Polygon mit fünf oder mehr Seiten, wie z. B. ein Fünfeck, und abgerundeten Ecken, oder eine Sternform mit abgerundeten Ecken sein.
  • 8A, 8B, 8C, 9A1, 9A2, 9A3, 9B1, 9B2, 9C1, 9C2, 9C3, 10A1, 10A2, 10A3, 10B1, 10B2, 10C1, 10C2, 10C3, 11A1, 11A2, 11A3, 11B1, 11 B2, 11C1, 11C2 und 11C3 stellen Modifikationsbeispiele der in 2A, 2B, 2C, 3A1, 3A2, 3A3, 3B1, 3B2, 3C1, 3C2, 3C3, 6A1, 6A2, 6A3, 6B1, 6B2, 6C1, 6C2, 6C3, 7A1, 7A2, 7A3, 7B1, 7B2, 7C1, 7C2 bzw. 7C3 dargestellten Strukturen dar und stellen die Beispiele dar, in denen die Speicherzelle 21 die in 1B2 dargestellte Struktur aufweist.
  • Beispielsweise dient, wie in 8A bis 8C und 9A1 bis 9A3 dargestellt, die leitfähige Schicht 112a als Leitung 31 R und umfasst einen sich in der X-Richtung erstreckenden Bereich. Des Weiteren dient, wie in 8A bis 8C und 9B1 und 9B2 dargestellt, die leitfähige Schicht 141 als Leitung 35 und umfasst einen sich in der X-Richtung erstreckenden Bereich und einen sich in der Y-Richtung erstreckenden Bereich. Außerdem umfasst die leitfähige Schicht 141 den Öffnungsabschnitt 123 in einem Bereich, in dem der sich in der X-Richtung erstreckende Bereich und der sich in der Y-Richtung erstreckende Bereich einander kreuzen.
  • In dem in 8B und 8C dargestellten Beispiel ist, wie in dem in 2B und 2C dargestellten Beispiel, eine von der leitfähigen Schicht 115a und der leitfähigen Schicht 112a gebildete Parasitärkapazität größer als eine durch die leitfähige Schicht 115a und die leitfähige Schicht 111 a ausgebildete Parasitärkapazität. Hierbei ist in der in 1B2 dargestellten Speicherzelle 21 die Frequenz der Veränderung des Potentials der Leitung 31R niedriger als die Frequenz der Veränderung des Potentials der Leitung 33R. Wie vorstehend beschrieben, können dann, wenn die leitfähige Schicht 111a als Leitung 33R dient und die leitfähige Schicht 112a als Leitung 31R dient, Rauschen an den in 1 B2 dargestellten Knoten N aufgrund der Parasitärkapazität im Vergleich zu dem Fall verringert werden, in dem die leitfähige Schicht 112a als Leitung 33R dient und die leitfähige Schicht 111a als Leitung 31R dient. Dies kann verhindern, dass beispielsweise die in der Speicherzelle 21 behaltenen Daten inkorrekt gelesen werden. Deshalb können eine Speicherzelle und eine Halbleitervorrichtung, die eine hohe Lesegenauigkeit aufweisen, bereitgestellt werden.
  • 12A stellt ein Modifikationsbeispiel der in 1A dargestellten Struktur dar und stellt ein Beispiel dar, in dem die Speicherzellen 21 elektrisch nicht mit der Stromversorgungsschaltung 15 verbunden sind. Obwohl die Stromversorgungsschaltung 15 in 12A nicht dargestellt wird, kann in der Praxis eine Stromversorgungsschaltung mit einer Funktion zum Zuführen eines Stromversorgungspotentials zu der Wortleitungs-Treiberschaltung 11 und der Bitleitungs-Treiberschaltung 13 innerhalb oder außerhalb der Halbleitervorrichtung 10 bereitgestellt werden.
  • 12B ist ein Schaltplan, der ein Strukturbeispiel der Speicherzelle 21 darstellt, die in der in 12A dargestellten Halbleitervorrichtung 10 enthalten ist. 12B stellt ein Modifikationsbeispiel der in 1 B2 dargestellten Struktur dar und unterscheidet sich von der in 1B2 dargestellten Struktur dadurch, dass der Kondensator 51 nicht bereitgestellt wird. Wie in 12B dargestellt, kann der Kondensator 51 in der Speicherzelle 21 weggelassen werden, solange der Knoten N eine ausreichende Kapazität aufgrund der Parasitärkapazität, wie z. B. der Gate-Kapazität des Transistors 41, aufweisen kann.
  • 13A ist eine Planansicht, die ein Strukturbeispiel eines Teils der in 12A dargestellten Halbleitervorrichtung 10 darstellt. 13A stellt das Strukturbeispiel der in 12B dargestellten Speicherzelle 21 dar. 13B ist eine Querschnittsansicht entlang einer Strichpunktlinie A1-A2 in 13A. 13C ist eine Querschnittsansicht entlang einer Strichpunktlinie A3-A4 in 13A. Die in 13A bis 13C dargestellte Struktur unterscheidet sich von der in 8A bis 8C dargestellten Struktur dadurch, dass die leitfähige Schicht 141, die Isolierschicht 133, die Isolierschicht 135 und die Isolierschicht 137 nicht bereitgestellt werden.
  • 14A stellt ein Modifikationsbeispiel der in 1B2 dargestellten Struktur dar und unterscheidet sich von der in 1 B2 dargestellten Struktur dadurch, dass der Transistor 41 nicht bereitgestellt wird. In der in 14A dargestellten Speicherzelle 21 werden dann, wenn der Transistor 42 eingeschaltet wird, Daten in die Speicherzelle 21 über die Leitung 33 geschrieben, und wenn der Transistor 42 ausgeschaltet wird, werden die geschriebenen Daten behalten. Wenn der Transistor 42 eingeschaltet wird, wobei die Daten in der Speicherzelle 21 behalten sind, werden die Daten an die Leitung 33 ausgegeben. Daher werden die in der Speicherzelle 21 behaltenen Daten gelesen.
  • Wenn die in 14A dargestellte Struktur für die Speicherzelle 21 verwendet wird, kann die Anzahl von in der Speicherzelle 21 enthaltenen Transistoren verringert werden. Daher kann der Herstellungsprozess der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung vereinfacht werden, wodurch eine Halbleitervorrichtung mit geringen Kosten bereitgestellt werden kann. Die in 14A dargestellte Speicherzelle 21 führt ein zerstörerisches Lesen aus, während beispielsweise die in 1B2 dargestellte Speicherzelle 21 ein zerstörungsfreies Lesen ausführt. Daher muss dann, wenn die Speicherzelle 21 die in 1 B2 dargestellte Struktur aufweist, beispielsweise eine Neuschreibung von Daten nicht jedes Mal durchgeführt werden, zu dem Daten gelesen werden, und die Frequenz der Datenschreibung kann verringert werden.
  • In der in 14A dargestellten Speicherzelle 21 ist der Transistor 42 vorzugsweise ein OS-Transistor. Wie vorstehend beschrieben, weist der OS-Transistor einen sehr niedrigen Sperrstrom auf. Daher können in die Speicherzelle 21 geschriebene Daten für eine lange Periode behalten werden; deshalb kann die Frequenz des Aktualisierungsvorgangs verringert werden und der Stromverbrauch der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung kann verringert werden. Eine Struktur der Speicherzelle 21, bei der der OS-Transistor als der in 14A dargestellte Transistor 42 verwendet wird, wird als dynamischer Oxidhalbleiter-Direktzugriffsspeicher (DOSRAM (eingetragenes Warenzeichen)) bezeichnet.
  • 14B ist eine Planansicht, die ein Strukturbeispiel eines Teils der in 1A dargestellten Halbleitervorrichtung 10 darstellt, und stellt ein Strukturbeispiel der in 14A dargestellten Speicherzelle 21 dar. 14C ist eine Querschnittsansicht entlang einer Strichpunktlinie A1-A2 in 14B. 14D ist eine Querschnittsansicht entlang einer Strichpunktlinie A3-A4 in 14B. Wie in 14B bis 14D dargestellt, kann die Halbleitervorrichtung, die die in 14A dargestellte Speicherzelle 21 umfasst, eine Struktur aufweisen, die die Isolierschicht 103a, die Isolierschicht 105a, die Isolierschicht 107a, die leitfähige Schicht 111 a, die leitfähige Schicht 112a, die Halbleiterschicht 113a, die leitfähige Schicht 115a und die Isolierschicht 131 nicht umfassen. In diesem Fall können die Isolierschicht 135, die leitfähige Schicht 141 und die leitfähige Schicht 143 beispielsweise in Kontakt mit der Oberseite der Isolierschicht 101 sein.
  • <Strukturbeispiel einer Anzeigevorrichtung>
  • Eine Ausführungsform der vorliegenden Erfindung kann auf eine Anzeigevorrichtung angewendet werden. 15A ist ein Blockschema, das ein Strukturbeispiel einer Anzeigevorrichtung 70 darstellt, die die Anzeigevorrichtung einer Ausführungsform der vorliegenden Erfindung ist. Die Anzeigevorrichtung 70 umfasst einen Anzeigeabschnitt 80, eine Abtastleitungs-Treiberschaltung 71, eine Signalleitungs-Treiberschaltung 73 und eine Stromversorgungsschaltung 75. Der Anzeigeabschnitt 80 umfasst eine Vielzahl von Pixeln 81, die in einer Matrix angeordnet sind. Es sei angemerkt, dass die Stromversorgungsschaltung 75 außerhalb der Anzeigevorrichtung 70 bereitgestellt werden kann.
  • Die Abtastleitungs-Treiberschaltung 71 ist elektrisch mit den Pixeln 81 über die Leitungen 31 verbunden. Die Leitungen 31 erstrecken sich beispielsweise in der Zeilenrichtung der Matrix.
  • Die Signalleitungs-Treiberschaltung 73 ist elektrisch mit den Pixeln 81 über die Leitungen 33 verbunden. Die Leitungen 33 erstrecken sich beispielsweise in der Spaltenrichtung der Matrix.
  • Die Stromversorgungsschaltung 75 ist elektrisch mit den Pixeln 81 über die Leitungen 35 verbunden. 15A stellt ein Beispiel dar, in dem sich die Leitungen 35 in der Spaltenrichtung der Matrix erstrecken.
  • Das Pixel 81 umfasst ein Anzeigeelement (auch als Anzeigevorrichtung bezeichnet), mit dem ein Bild auf dem Anzeigeabschnitt 80 angezeigt werden kann. Als Anzeigeelement kann beispielsweise ein Licht emittierendes Element (auch als Licht emittierende Vorrichtung bezeichnet) verwendet werden, und insbesondere kann ein organisches EL-Element verwendet werden. Als Anzeigeelement kann auch ein Flüssigkristallelement (auch als Flüssigkristall Vorrichtung bezeichnet) verwendet werden.
  • Die Abtastleitungs-Treiberschaltung 71 weist beispielsweise eine Funktion auf, das Pixel 81, in das Bilddaten geschrieben werden sollen, zeilenweise auszuwählen. Insbesondere kann die Abtastleitungs-Treiberschaltung 71 das Pixel 81 auswählen, in das Bilddaten geschrieben zu werden sind, indem ein Signal an die Leitung 31 ausgegeben wird. Hierbei kann die Abtastleitungs-Treiberschaltung 71 alle Pixel 81 auswählen, indem beispielsweise das Signal an die Leitung 31 in der ersten Zeile ausgegeben wird, das Signal an die Leitung 31 in der zweiten Zeile ausgegeben wird und die Signale an die Leitungen 31 von der dritten Zeile bis der letzten Zeile sequenziell ausgegeben werden. Daher ist das von der Abtastleitungs-Treiberschaltung 71 an die Leitung 31 ausgegebene Signal ein Abtastsignal, und die Leitung 31, die in der Anzeigevorrichtung 70 bereitgestellt wird, kann als Abtastleitung bezeichnet werden.
  • Die Signalleitungs-Treiberschaltung 73 weist eine Funktion zum Erzeugen von Bilddaten auf. Die Bilddaten werden dem Pixel 81 über die Leitung 33 zugeführt. Beispielsweise können Bilddaten in alle Pixel 81, die in einer durch die Abtastleitungs-Treiberschaltung 71 ausgewählten Zeile enthalten sind, geschrieben werden. Hierbei können die Bilddaten als Signal (Bildsignal) dargestellt werden. Die in der Anzeigevorrichtung 70 bereitgestellte Leitung 33 kann als Signalleitung bezeichnet werden.
  • Die Stromversorgungsschaltung 75 weist eine Funktion auf, ein Stromversorgungspotential zu erzeugen und es der Leitung 35 zuzuführen. Die Stromversorgungsschaltung 75 weist eine Funktion auf, beispielsweise ein hohes Stromversorgungspotential (nachstehend auch einfach als „hohes Potential“ oder „VDD“ bezeichnet) zu erzeugen und es der Leitung 35 zuzuführen. Die Stromversorgungsschaltung 75 kann eine Funktion aufweisen, ein niedriges Stromversorgungspotential (nachstehend auch einfach als „niedriges Potential“ oder „VSS“ bezeichnet) zu erzeugen. Wie vorstehend beschrieben, dient die Leitung 35 als Stromversorgungsleitung.
  • 15B ist eine Planansicht, die ein Strukturbeispiel des Pixels 81 darstellt. Das Pixel 81 kann eine Vielzahl von Subpixeln 83 umfassen. 15B stellt ein Beispiel dar, in dem das Pixel 81 Subpixel 83R, 83G und 83B umfasst. Hierbei entspricht dann, wenn das Pixel 81 ein Licht emittierendes Element als Anzeigeelement umfasst, beispielsweise eine planare Form des in 15B dargestellten Subpixels der planaren Form eines Licht emittierenden Bereichs des Licht emittierenden Elements. Obwohl in 15B die Subpixel 83R, 83G und 83B das gleiche oder das im Wesentlichen gleiche Öffnungsverhältnis (auch als Größe oder Größe eines Licht emittierenden Bereichs bezeichnet) aufweisen, ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Das Öffnungsverhältnis jedes der Subpixel 83R, 83G und 83B kann angemessen bestimmt werden. Die Subpixel 83R, 83G und 83B können unterschiedliche Öffnungsverhältnisse aufweisen, oder zwei oder mehr von den Subpixeln 83R, 83G und 83B können das gleiche oder das im Wesentlichen gleiche Öffnungsverhältnis aufweisen.
  • Bei dem in 15B dargestellten Pixel 81 kommt eine Streifen-Anordnung als Anordnungsverfahren der Subpixel 83 zum Einsatz. Beispiele für die Anordnung der Subpixel 83 umfassen eine S-Streifen-Anordnung, eine Matrix-Anordnung, eine Delta-Anordnung, eine Bayer-Anordnung oder eine PenTile-Anordnung.
  • Die Subpixel 83R, 83G und 83B emittieren Licht von unterschiedlichen Farben. Die Subpixel 83R, 83G und 83B können beispielsweise drei Farben von Rot (R), Grün (G) und Blau (B) oder drei Farben von Gelb (Y), Cyan (C) und Magenta (M) aufweisen. Des Weiteren können vier oder mehr Subpixel 83 in dem Pixel 81 bereitgestellt werden. Beispielsweise kann das Pixel 81 Subpixel von vier Farben von R, G, B und Weiß (W) umfassen. In der Anzeigevorrichtung 70 kann der Anzeigeabschnitt 80 ein Vollfarbbild anzeigen, indem er in dem Pixel 81 die Vielzahl von Subpixeln 83 umfasst, die Licht von unterschiedlichen Farben emittieren. Beispielsweise kann das Pixel 81 Subpixel von R, G, B und Infrarotlicht (IR) umfassen.
  • Es sei angemerkt, dass ein Sensor in dem Anzeigeabschnitt 80, beispielsweise in dem Pixel 81 bereitgestellt werden kann. Beispielsweise kann der Anzeigeabschnitt 80 eine Funktion eines Fingerabdrucksensors aufweisen. Beispielsweise kann der Anzeigeabschnitt 80 eine Funktion eines optischen Fingerabdrucksensors oder eines Ultraschall-Fingerabdrucksensors aufweisen.
  • 15C ist ein Schaltplan, der ein Strukturbeispiel des Subpixels 83 darstellt. Das in 15C dargestellte Subpixel 83 umfasst eine Pixelschaltung 90A und ein Licht emittierendes Element 91.
  • Die Pixelschaltung 90A umfasst den Transistor 41, den Transistor 42 und den Kondensator 51. Das heißt, dass die Pixelschaltung 90A eine 2Tr-(Transistor-) 1C- (Kondensator-) Pixelschaltung ist.
  • In der Pixelschaltung 90A ist ein Anschluss von Source und Drain des Transistors 42 elektrisch mit der Leitung 33 verbunden. Der andere Anschluss von Source und Drain des Transistors 42 ist elektrisch mit einem Gate des Transistors 41 verbunden. Das Gate des Transistors 41 ist elektrisch mit einer Elektrode des Kondensators 51 verbunden. Ein Gate des Transistors 42 ist elektrisch mit der Leitung 31 verbunden.
  • Ein Anschluss von Source und Drain des Transistors 41 ist elektrisch mit der Leitung 35 verbunden. Der andere Anschluss von Source und Drain des Transistors 41 ist elektrisch mit der anderen Elektrode des Kondensators 51 verbunden. Die andere Elektrode des Kondensators 51 ist elektrisch mit einer Elektrode des Licht emittierenden Elements 91 verbunden. Die andere Elektrode des Licht emittierenden Elements 91 ist elektrisch mit der Leitung 37 verbunden. Hierbei wird die eine Elektrode des Licht emittierenden Elements 91 auch als Pixelelektrode bezeichnet. Die Leitung 37 kann beispielsweise von allen Subpixeln 83 geteilt werden. Deshalb kann die andere Elektrode des Licht emittierenden Elements 91 auch als gemeinsame Elektrode bezeichnet werden.
  • Wie vorstehend beschrieben, dienen die Leitung 31, die Leitung 33 und die Leitung 35 als Abtastleitung, Signalleitung bzw. Stromversorgungsleitung. Die Leitung 37 dient als Stromversorgungsleitung; beispielsweise wird dann, wenn der Leitung 35 ein hohes Stromversorgungspotential zugeführt wird, der Leitung 37 ein niedriges Stromversorgungspotential zugeführt. Die Leitung 37 kann beispielsweise elektrisch mit der Stromversorgungsschaltung 75 verbunden sein.
  • In der Pixelschaltung 90A weist der Transistor 42 eine Funktion eines Schalters auf und wird auch als Auswahltransistor bezeichnet. Der Transistor 42 weist eine Funktion auf, das Leiten/Nichtleiten zwischen der Leitung 33 und dem Gate des Transistors 41 auf Basis des Potentials der Leitung 31 zu steuern. Wenn der Transistor 42 eingeschaltet wird, werden Bilddaten in die Pixelschaltung 90A geschrieben, und wenn der Transistor 42 ausgeschaltet wird, werden die geschriebenen Bilddaten behalten.
  • In die Pixelschaltung 90A, der Transistor 41 weist eine Funktion auf, die Menge an durch das Licht emittierende Element 91 fließendem Strom zu steuern, und wird auch als Treibertransistor bezeichnet. Der Kondensator 51 weist eine Funktion auf, das Gate-Potential des Transistors 41 zu behalten. Die Leuchtdichte von Licht, das von dem Licht emittierenden Element 91 emittiert wird, wird gemäß einem Potential gesteuert, das Bilddaten entspricht und dem Gate des Transistors 41 zugeführt wird. Insbesondere wird dann, wenn der Leitung 35 ein hohes Stromversorgungspotential zugeführt wird und der Leitung 37 ein niedriges Stromversorgungspotential zugeführt wird, die Menge an von der Leitung 35 zu der Leitung 37 fließendem Strom gemäß dem Gate-Potential des Transistors 41 gesteuert, wodurch die Leuchtdichte von Licht, das von dem Licht emittierenden Element 91 emittiert wird, gesteuert wird. Auf diese Weise wird die Emissionsleuchtdichte des Licht emittierenden Elements 91 gesteuert.
  • OS-Transistoren werden vorzugsweise als Transistoren 41 und 42 verwendet. Ein OS-Transistor weist beispielsweise viel höhere Feldeffektbeweglichkeit auf als ein Transistor, der amorphes Silizium enthält. Daher kann durch Verwendung von OS-Transistoren als Transistoren 41 und 42 die Anzeigevorrichtung 70 mit hoher Geschwindigkeit betrieben werden.
  • Ein OS-Transistor weist, wie vorstehend beschrieben, einen sehr niedrigen Sperrstrom auf. Daher kann unter Verwendung eines OS-Transistors als Transistor 42 die in dem Kondensator 51 akkumulierte Ladung für eine lange Periode behalten werden. Deshalb können in das Subpixel 83 geschriebene Bilddaten für eine lange Periode behalten werden und dementsprechend kann die Frequenz des Aktualisierungsvorgangs (des Neuschreibens von Bilddaten in das Subpixel 83) verringert werden. Daher kann der Stromverbrauch der Anzeigevorrichtung 70 verringert werden.
  • Um die Emissionsleuchtdichte des Licht emittierenden Elements 91 zu erhöhen, ist es nötig, die Menge an durch das Licht emittierende Element 91 fließendem Strom zu erhöhen. Um die Strommenge zu erhöhen, ist es nötig, die Source-Drain-Spannung des Transistors 41, der ein Treibertransistor ist, zu erhöhen. Ein OS-Transistor weist eine höhere Spannungsfestigkeit zwischen einer Source und einem Drain auf als ein Si-Transistor; somit kann eine hohe Spannung zwischen der Source und dem Drain des OS-Transistors angelegt werden. Daher kann unter Verwendung eines OS-Transistors als Transistors 41 die Menge an durch das Licht emittierende Element 91 fließendem Strom erhöht werden, was eine Erhöhung der Emissionsleuchtdichte des Licht emittierenden Elements 91 zur Folge hat.
  • Beispielsweise werden als Licht emittierendes Element 91 vorzugsweise eine organische Leuchtdiode (organic light emitting diode, OLED) oder eine Quantenpunkt-Leuchtdiode (quantum-dot light emitting diode, QLED) verwendet. Beispiele für eine Licht emittierende Substanz, die in dem Licht emittierenden Element 91 enthalten ist, umfassen eine Substanz, die eine Fluoreszenz aufweist (ein fluoreszierendes Material), eine Substanz, die eine Phosphoreszenz aufweist (ein phosphoreszierendes Material), eine Substanz, die eine thermisch aktivierte verzögerte Fluoreszenz aufweist (ein thermisch aktiviertes, verzögert fluoreszierendes (thermally activated delayed fluorescence, TADF-) Material) und eine anorganische Verbindung (wie z. B. ein Quantenpunktmaterial) . Alternativ kann als Licht emittierendes Element 91 eine LED (light emitting diode), wie z. B. eine Mikro-LED, verwendet werden.
  • 15D ist ein Schaltplan, der ein Strukturbeispiel des Subpixels 83 darstellt. Das in 15D dargestellte Subpixel 83 umfasst eine Pixelschaltung 90B und ein Flüssigkristallelement 93.
  • Die Pixelschaltung 90B umfasst den Transistor 42 und den Kondensator 51. Das heißt, dass die Pixelschaltung 90B eine 1Tr1C-Pixelschaltung ist.
  • In der Pixelschaltung 90B ist ein Anschluss von Source und Drain des Transistors 42 elektrisch mit der Leitung 33 verbunden. Der andere Anschluss von Source und Drain des Transistors 42 ist elektrisch mit einer Elektrode des Kondensators 51 verbunden. Die eine Elektrode des Kondensators 51 ist elektrisch mit einer Elektrode des Flüssigkristallelements 93 verbunden. Das Gate des Transistors 42 ist elektrisch mit der Leitung 31 verbunden. Die andere Elektrode des Kondensators 51 und die andere Elektrode des Flüssigkristallelements 93 sind elektrisch mit der Leitung 35 verbunden. Hierbei wird die eine Elektrode des Flüssigkristallelements 93 auch als Pixelelektrode bezeichnet. Die andere Elektrode des Licht emittierenden Elements 93 kann auch als gemeinsame Elektrode bezeichnet werden. In der Pixelschaltung 90B kann der Leitung 35 beispielsweise ein Erdpotential zugeführt werden.
  • In der Pixelschaltung 90B weist der Transistor 42 eine Funktion eines Schalters auf und weist eine Funktion auf, das Leiten/Nichtleiten zwischen der Leitung 33 und der einen Elektrode des Flüssigkristallelements 93 auf Basis des Potentials der Leitung 33 zu steuern. Wenn der Transistor 42 eingeschaltet wird, werden Bilddaten in die Pixelschaltung 90B geschrieben, und wenn der Transistor 42 ausgeschaltet wird, werden die geschriebenen Bilddaten behalten.
  • Der Kondensator 51 weist eine Funktion auf, das Potential der einen Elektrode des Flüssigkristallelements 93 zu behalten. Der Ausrichtungszustand des Flüssigkristallelements 93 wird gemäß einem Potential gesteuert, das Bilddaten entspricht und der einen Elektrode des Flüssigkristallelements 93 zugeführt wird.
  • Als Beispiele für einen Modus des Flüssigkristallelementes 93 können die folgenden Modi angegeben werden: ein Twisted Nematic- (TN-) Modus, ein Super Twisted Nematic- (STN-) Modus, ein Vertical Alignment- (VA-) Modus, ein achsensymmetrisch-ausgerichtete-Mikrozellen- (axially symmetric aligned microcell, ASM-) Modus, ein optisch kompensierter Doppelbrechungs- (optical compensated birefringence, OCB-) Modus, ein ferroelektrischer Flüssigkristall-(ferroelectric liquid crystal, FLC-) Modus, ein antiferroelektrischer Flüssigkristall-(anti-ferroelectric liquid crystal, AFLC-) Modus, ein Multidomain-Vertical-Alignment- (MVA-) Modus, ein Patterned Vertical Alignment- (PVA-) Modus, ein In-Plane-Switching- (IPS-) Modus, ein Fringe Field Switching- (FFS-) Modus und ein Transverse Bend Alignment- (TBA-) Modus. Weitere Beispiele für den Modus umfassen einen elektrisch gesteuerten Doppelbrechungs- (electically controlled birefringence, ECB-) Modus, einen polymerdispergierten Flüssigkristall- (polymer dispersed liquid crystal, PDLC-) Modus, einen Polymernetz-Flüssigkristall-(polymer network liquid crystal, PNLC-) Modus und einen Gast-Wirt- (Guest-Host-) Modus. Es sei angemerkt, dass die vorliegende Erfindung nicht auf diese Modi beschränkt ist und verschiedene Modi zum Einsatz kommen können.
  • <Strukturbeispiel 2 der Halbleitervorrichtung>
  • Ein Strukturbeispiel der Vielzahl von Speicherzellen 21 wird nachstehend beschrieben. Insbesondere wird ein Strukturbeispiel der Speicherzellen 21 in vier Zeilen und vier Spalten anhand von Planansichten beschrieben. Es sei angemerkt, dass einige Bezugszeichen in den Planansichten in einigen Fällen weggelassen werden.
  • 16A ist eine Planansicht, die ein Strukturbeispiel darstellt, in dem die in 2A dargestellten Speicherzellen 21 in einer Matrix angeordnet sind. 16B ist eine Planansicht, bei der der Transistor 42 und der Kondensator 51 aus der in 16A dargestellten Struktur weggelassen sind.
  • Wie in 16A und 16B dargestellt, umfassen die als Leitung 33R leitfähige Schicht 111a und die leitfähige Schicht 112a, die als Leitung 35 dient, jeweils einen sich in der Y-Richtung erstreckenden Bereich und werden von den in der Y-Richtung angeordneten Speicherzellen 21 geteilt. Mit anderen Worten: Die Speicherzellen 21 in einer Spalte teilen die gleiche leitfähige Schicht 111a und die gleiche leitfähige Schicht 112a. Daher kann beim Lesen von in der Speicherzelle 21 behaltenen Daten verhindert werden, dass ein Strom von der Vielzahl von Leitungen 33R zu einer Leitung 35, die als Stromversorgungsleitung dient, fließt. Dementsprechend kann die Menge an durch die Leitung 35 fließendem Strom verringert werden. Gemäß dem ohmschen Gesetz ist der Spannungsabfall ΔV einer Leitung ein Produkt des Leitungswiderstands R und des Stroms I (ΔV = R × I). Daher kann durch Verringerung der Menge an durch die Leitung 35 fließendem Strom eine Verringerung des als Stromversorgungspotential zugeführten Potentials insbesondere zum Beispiel in der Speicherzelle 21 mit einem langen Leitungsabstand von der in 1A dargestellten Stromversorgungsschaltung 15 verhindert werden. Dies kann verhindern, dass beispielsweise die in der Speicherzelle 21 behaltenen Daten inkorrekt gelesen werden. Deshalb können eine Speicherzelle und eine Halbleitervorrichtung, die eine hohe Lesegenauigkeit aufweisen, bereitgestellt werden.
  • In dem in 16A dargestellten Beispiel umfasst die leitfähige Schicht 115b, die als Leitung 31W dient, einen sich in der X-Richtung erstreckenden Bereich und wird von den in der X-Richtung angeordneten Speicherzellen 21 geteilt. Das heißt, dass die Speicherzellen 21 in der gleichen Zeile die gleiche leitfähige Schicht 115b teilen. Außerdem umfasst die leitfähige Schicht 112b, die als Leitung 33W dient, einen sich in der Y-Richtung erstreckenden Bereich und wird von den in der Y-Richtung angeordneten Speicherzellen 21 geteilt. Das heißt, dass die Speicherzellen 21 in der gleichen Spalte die gleiche leitfähige Schicht 112b teilen.
  • 17A ist eine Planansicht, bei der der Transistor 42 aus der in 16A dargestellten Struktur weggelassen ist. In dem in den Planansichten der 16A und 17A dargestellten Beispiel bedeckt die leitfähige Schicht 141, die als die andere Elektrode des Kondensators 51 dient, die gesamten Seitenflächen der leitfähigen Schicht 143, die als die eine Elektrode des Kondensators 51 dient. Die leitfähige Schicht 141, die als Leitung 31R dient, umfasst einen sich in der X-Richtung erstreckenden Bereich und wird von den in der X-Richtung angeordneten Speicherzellen 21 geteilt. Das heißt, dass die Speicherzellen 21 in der gleichen Zeile die gleiche leitfähige Schicht 141 teilen.
  • 17B stellt ein Modifikationsbeispiel der in 17A dargestellten Struktur dar und stellt ein Beispiel dar, in dem die leitfähige Schicht 141 in der Planansicht einen Teil der leitfähigen Schicht 143 bedeckt. Insbesondere stellt 17B ein Beispiel dar, in dem die planare Form der leitfähigen Schicht 143 viereckig ist und die leitfähige Schicht 141 zwei Seiten (z. B. die obere und untere Seite) der leitfähigen Schicht 143 bedeckt und die übrigen zwei Seiten (z. B. die linke und rechte Seite) der leitfähigen Schicht 143 nicht bedeckt. In dem in 17B dargestellten Beispiel sind die leitfähige Schicht 141, die die oberste Seite der leitfähigen Schicht 143 bedeckt, und die leitfähige Schicht 141, die die untere Seite der leitfähigen Schicht 143 bedeckt, die in der Speicherzelle 21 in der gleichen Zeile bereitgestellt wird, in einem in 17B nicht dargestellten Bereich elektrisch miteinander verbunden. Beispielsweise sind diese leitfähige Schichten 141 außerhalb des in 1A dargestellten Speicherabschnitts 20 elektrisch miteinander verbunden. Daher können die leitfähigen Schichten 141 als eine Leitung 31R angesehen werden. Man kann sagen, dass der Öffnungsabschnitt 123 zwischen diesen leitfähigen Schichten 141 bereitgestellt wird. Beispielsweise kann man sagen, dass eine Leitung 31R einen Öffnungsabschnitt 123 umfasst, der sich mit allen leitfähigen Schichten 143 in der gleichen Zeile überlappt.
  • Die Kapazität des Kondensators 51 kann in dem in 17A dargestellten Beispiel größer sein als in dem in 17B dargestellten Beispiel. Im Gegensatz dazu kann in dem in 17B dargestellten Beispiel die Fläche des Öffnungsabschnitts 123 in der Planansicht größer sein als diejenige in dem in 17A dargestellten Beispiel, so dass der Kondensator 51 leicht ausgebildet werden kann.
  • 18 stellt ein Modifikationsbeispiel der in 17B dargestellten Struktur dar und stellt ein Beispiel dar, in dem die planare Form der leitfähigen Schicht 143 viereckig ist und die leitfähige Schicht 141 drei Seiten der leitfähigen Schicht 143 bedeckt. In dem in 18 dargestellten Beispiel kann die leitfähige Schicht 141 einen Öffnungsabschnitt 123 in einer Speicherzelle 21 umfassen.
  • 19A und 19B stellen ein Modifikationsbeispiel der in 16A bzw. 16B dargestellten Struktur dar und stellen ein Beispiel dar, in dem die leitfähige Schicht 112a, die als Leitung 35 dient, von den Speicherzellen 21 in zwei benachbarten Spalten geteilt wird. Wenn die Speicherzellen 21 in einer Vielzahl von Spalten die leitfähige Schicht 112a teilen, können die Speicherzellen 21 mit hoher Dichte angeordnet werden.
  • 20A ist eine Planansicht, die ein Strukturbeispiel darstellt, in dem die in 8A dargestellten Speicherzellen 21 in einer Matrix angeordnet sind. 20B ist eine Planansicht, bei der der Transistor 42 aus der in 20A dargestellten Struktur weggelassen sind.
  • Wie in 20A und 20B dargestellt, dient die leitfähige Schicht 141 als Leitung 35, die die Stromversorgungsleitung ist, und umfasst einen sich in der X-Richtung erstreckenden Bereich und einen sich in der Y-Richtung erstreckenden Bereich. Außerdem umfasst die leitfähige Schicht 141 den Öffnungsabschnitt 123 in einem Bereich, in dem der sich in der X-Richtung erstreckende Bereich und der sich in der Y-Richtung erstreckende Bereich einander kreuzen. Wenn die leitfähige Schicht 141 eine derartige Form aufweist, kann die Fläche der leitfähigen Schicht 141 in der Planansicht größer sein als z. B. diejenige in dem Fall, in dem die leitfähige Schicht 141 den sich in der X-Richtung erstreckenden Bereich oder den sich in der Y-Richtung erstreckenden Bereich in dem in 20A und 20B dargestellten Bereich nicht umfasst; dementsprechend kann der Leitungswiderstand der leitfähigen Schicht 141 verringert werden. Dies kann einen Spannungsabfall des Stromversorgungspotentials verhindern, das der leitfähigen Schicht 141 zugeführt wird, wodurch eine mit hoher Geschwindigkeit betriebene Halbleitervorrichtung bereitgestellt werden kann. Es sei angemerkt, dass in dem in 20B dargestellten Beispiel die leitfähige Schicht 141 einen Öffnungsabschnitt 124 umfasst, der von vier Speicherzellen umgeben ist.
  • 21A ist eine Planansicht, bei der der Transistor 42 und der Kondensator 51 aus der in 20A dargestellten Struktur weggelassen sind. Wie in 20A und 21A dargestellt, umfassen die leitfähige Schicht 115b, die als Leitung 31W dient, und die leitfähige Schicht 112a, die als Leitung 31R dient, jeweils einen sich in der X-Richtung erstreckenden Bereich und werden von den in der X-Richtung angeordneten Speicherzellen 21 geteilt. Mit anderen Worten: Die Speicherzellen 21 in der gleichen Zeile teilen die gleiche leitfähige Schicht 115b und die gleiche leitfähige Schicht 112a. Wie in 20A und 21A dargestellt, umfassen die leitfähige Schicht 112b, die als Leitung 33W dient, und die leitfähige Schicht 111a, die als Leitung 33R dient, jeweils einen sich in der Y-Richtung erstreckenden Bereich und werden von den in der Y-Richtung angeordneten Speicherzellen 21 geteilt. Mit anderen Worten: Die Speicherzellen 21 in der gleichen Spalte teilen die gleiche leitfähige Schicht 112b und die gleiche leitfähige Schicht 111a.
  • 21B stellt ein Modifikationsbeispiel der in 21A dargestellten Struktur dar und stellt ein Beispiel dar, in dem die leitfähige Schicht 111a als Leitung 31R dient und die leitfähige Schicht 112a als Leitung 33R dient. Mit anderen Worten: 21B stellt ein Beispiel dar, in dem die Funktion der leitfähigen Schicht 111a und die Funktion der leitfähigen Schicht 112a in 21A umgekehrt sind. In dem in 21B dargestellten Beispiel umfasst die leitfähige Schicht 111a einen sich in der X-Richtung erstreckenden Bereich und wird von den in der X-Richtung angeordneten Speicherzellen 21 geteilt. Das heißt, dass die Speicherzellen 21 in der gleichen Zeile die gleiche leitfähige Schicht 111a teilen. Außerdem umfasst die leitfähige Schicht 112a einen sich in der Y-Richtung erstreckenden Bereich und wird von den in der Y-Richtung angeordneten Speicherzellen 21 geteilt. Das heißt, dass die Speicherzellen 21 in der gleichen Spalte die gleiche leitfähige Schicht 112a teilen. Es sei angemerkt, dass bei allen Transistoren 41 in dieser Beschreibung und dergleichen die Funktion der leitfähigen Schicht 111a und die Funktion der leitfähigen Schicht 112a umgekehrt werden können.
  • 22A und 22B stellen ein Modifikationsbeispiel der in 20A bzw. 20B dargestellten Struktur dar und stellen ein Beispiel dar, in dem die leitfähige Schicht 141 den Öffnungsabschnitt 124 nicht umfasst. In dem in 22A und 22B dargestellten Beispiel kann in dem Speicherabschnitt, in dem die Speicherzellen 21 in einer Matrix angeordnet werden, die Form der leitfähigen Schicht 141 viereckig sein, und der Öffnungsabschnitt 123 kann in der viereckigen leitfähigen Schicht 141 bereitgestellt werden.
  • 23A und 23B stellen ein Modifikationsbeispiel der in 16A bzw. 16B dargestellten Struktur dar, und die leitfähige Schicht 112a, die als Leitung 35 dient, die die Stromversorgungsleitung ist, umfasst einen sich in der X-Richtung erstreckend Bereich und einen sich in der Y-Richtung erstreckenden Bereich. Die leitfähige Schicht 112a umfasst den Öffnungsabschnitt 121a in einem Bereich, in dem der sich in der X-Richtung erstreckende Bereich und der sich in der Y-Richtung erstreckende Bereich einander kreuzen. Mit einer derartigen Form der leitfähigen Schicht 112a kann der Leitungswiderstand der leitfähigen Schicht 112a niedriger sein als z. B. derjenige der in 16A und 16B dargestellten Struktur. Im Gegensatz dazu sind in dem in 23A und 23B dargestellten Beispiel beispielsweise die leitfähigen Schichten 112a, die in allen Speicherzellen 21 enthalten sind, elektrisch miteinander verbunden. Daher fließt beim Lesen von in der Speicherzelle 21 behaltenen Daten ein Strom beispielsweise von allen Leitungen 33R in Richtung einer leitfähigen Schicht 112a. Es sei angemerkt, dass in dem in 23B dargestellten Beispiel die leitfähige Schicht 112a einen Öffnungsabschnitt 122 umfasst, der von vier Speicherzellen 21 umgeben ist.
  • 24A und 24B stellen ein Modifikationsbeispiel der in 23A bzw. 23B dargestellten Struktur dar und stellen ein Beispiel dar, in dem die leitfähige Schicht 112a den Öffnungsabschnitt 122 nicht umfasst. In dem in 24A und 24B dargestellten Beispiel kann in dem Speicherabschnitt, in dem die Speicherzellen 21 in einer Matrix angeordnet werden, die Form der leitfähigen Schicht 112a viereckig sein, und der Öffnungsabschnitt 121a kann in der viereckigen leitfähigen Schicht 112a bereitgestellt werden.
  • 25A und 25B stellen ein Modifikationsbeispiel der in 20A bzw. 20B dargestellten Struktur dar und stellen ein Beispiel dar, in dem die leitfähige Schicht 141 den sich in der X-Richtung erstreckenden Bereich in dem in 25A und 25B dargestellten Bereich nicht umfasst. In dem in 25A und 25B dargestellten Beispiel umfasst die leitfähige Schicht 141 einen sich in der Y-Richtung erstreckenden Bereich und wird von den in der Y-Richtung angeordneten Speicherzellen 21 geteilt. Das heißt, dass die Speicherzellen 21 in der gleichen Spalte die gleiche leitfähige Schicht 141 teilen.
  • In dem in 25A und 25B dargestellten Beispiel kann die Fläche, in der sich die leitfähige Schicht 141 mit einer weiteren leitfähigen Schicht überlappt, kleiner sein als diejenige in dem in 20A und 20B dargestellten Beispiel. Dementsprechend können Rauschen aufgrund der leitfähigen Schicht 141 verringert werden.
  • 26A und 26B stellen ein Modifikationsbeispiel der in 25A bzw. 25B dargestellten Struktur dar und stellen ein Beispiel dar, in dem die leitfähige Schicht 141 wird von den Speicherzellen 21 in zwei benachbarten Spalten geteilt.
  • 27A und 27B stellen ein Modifikationsbeispiel der in 16A bzw. 16B dargestellten Struktur dar und stellen ein Beispiel dar, in dem die leitfähige Schicht 112a, die als Leitung 35 dient, einen sich in der X-Richtung erstreckenden Bereich umfasst und von den in der X-Richtung angeordneten Speicherzellen 21 geteilt wird. Das heißt, dass in dem in 27A und 27B dargestellten Beispiel die Speicherzellen 21 in der gleichen Zeile die gleiche leitfähige Schicht 112a teilen.
  • 28A und 28B stellen ein Modifikationsbeispiel der in 27A bzw. 27B dargestellten Struktur dar und stellen ein Beispiel dar, in dem die leitfähige Schicht 112a von den Speicherzellen 21 in zwei benachbarten Zeilen geteilt wird. Wenn die Speicherzellen 21 in einer Vielzahl von Zeilen die leitfähige Schicht 112a teilen, kann die Speicherzellen 21 mit hoher Dichte angeordnet werden.
  • 29A und 29B stellen ein Modifikationsbeispiel der in 25A bzw. 25B dargestellten Struktur dar und stellen ein Beispiel dar, in dem die leitfähige Schicht 141, die als Leitung 35 dient, einen sich in der X-Richtung erstreckenden Bereich umfasst und von den in der X-Richtung angeordneten Speicherzellen 21 geteilt wird. Das heißt, dass in dem in 29A und 29B dargestellten Beispiel die Speicherzellen 21 in der gleichen Zeile die gleiche Leitung 35 teilen.
  • 30A und 30B stellen ein Modifikationsbeispiel der in 29A bzw. 29B dargestellten Struktur dar und stellen ein Beispiel dar, in dem die leitfähige Schicht 141 von den Speicherzellen 21 in zwei benachbarten Zeilen geteilt wird.
  • Unter den vorstehend beschriebenen in 16A bis 30B dargestellten Strukturen können die in 16A bis 19B, 23A bis 24B und 27A bis 28B dargestellten Strukturen beispielsweise auf die in 1B1 und 2A bis 2C dargestellten Speicherzellen 21 angewendet werden. Die in 20A bis 22B, 25A bis 26B und 29A bis 30B dargestellten Strukturen können beispielsweise auf die in 1B2 und 8A bis 8C dargestellten Speicherzellen 21 angewendet werden. Mindestens ein Teil der in 16A bis 19B, 23A bis 24B und 27A bis 28B dargestellten Strukturen kann beispielsweise auf die in 1B2 und 8A bis 8C dargestellten Speicherzellen 21 angewendet werden. Mindestens ein Teil der in 20A bis 22B, 25A bis 26B und 29A bis 30B dargestellten Strukturen kann beispielsweise auf die in 1B1 und 2A bis 2C dargestellten Speicherzellen 21 angewendet werden. Des Weiteren kann mindestens ein Teil der in 16A bis 30B dargestellten Strukturen beispielsweise auf die in 12B und 13A bis 13C dargestellten Strukturen und die in 14A bis 14D dargestellte Struktur angewendet werden.
  • <Strukturbeispiel 3 der Halbleitervorrichtung>
  • Eine Struktur der Speicherzelle 21, die sich von derjenigen in 2A bis 2C unterscheidet, wird nachstehend beschrieben. Die nachstehend beschriebene Struktur kann auf die in 1B1 dargestellte Speicherzelle 21 angewendet werden. Des Weiteren kann mindestens ein Teil der nachstehend beschriebenen Struktur auf die in 1B2, 12B und 14A dargestellten Speicherzellen 21 angewendet werden.
  • 31A und 31B stellen ein Modifikationsbeispiel der in 2B bzw. 2C dargestellten Struktur dar und stellen ein Beispiel dar, in dem ein oberer Endabschnitt der Isolierschicht 105a mit einem unteren Endabschnitt der leitfähigen Schicht 115a ausgerichtet oder im Wesentlichen ausgerichtet ist und ein oberer Endabschnitt der Isolierschicht 105b mit einem unteren Endabschnitt der leitfähigen Schicht 115b ausgerichtet oder im Wesentlichen ausgerichtet ist. In dem Fall, in dem beispielsweise die leitfähige Schicht 115 durch ein Photolithographieverfahren und ein Ätzverfahren ausgebildet wird und die Isolierschicht 105 eine niedrige Ätzselektivität bezüglich der leitfähigen Schicht 115 aufweist, kann die in 31A und 31B dargestellte Struktur ausgebildet werden.
  • In dieser Beschreibung und dergleichen bezeichnet ein oberer Endabschnitt den obersten Abschnitt eines Seitenendabschnitts, und ein unterer Endabschnitt bezeichnet den untersten Abschnitt eines Seitenendabschnitts. Das heißt, dass der obere Endabschnitt und der untere Endabschnitt jeweils ein Teil des Seitenendabschnitts sind.
  • Obwohl 2B und 2C und dergleichen ein Beispiel darstellen, in dem die leitfähige Schicht 115a derart bereitgestellt wird, dass sie den Öffnungsabschnitt 121a füllt, und die leitfähige Schicht 115b derart bereitgestellt wird, dass sie den Öffnungsabschnitt 121b füllt, ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. 32A und 32B stellen ein Beispiel dar, in dem die leitfähige Schicht 115a einen vertieften Abschnitt 161a innerhalb des Öffnungsabschnitts 121a umfasst und die leitfähige Schicht 115b einen vertieften Abschnitt 161b innerhalb des Öffnungsabschnitts 121b umfasst. 32A ist eine Querschnittsansicht entlang der X-Z-Ebene und 32B ist eine Querschnittsansicht entlang der Y-Z-Ebene. Für die Planansicht kann auf 2A verwiesen werden.
  • In dem Fall, in dem das Verhältnis zwischen der Dicke der leitfähigen Schicht 115 und dem Durchmesser des Öffnungsabschnitts 121 klein ist, d. h. in dem Fall, in dem die Dicke der leitfähigen Schicht 115 bezüglich des Durchmessers des Öffnungsabschnitts 121 klein ist, kann die leitfähige Schicht 115a den vertieften Abschnitt 161a umfassen und die leitfähige Schicht 115b kann den vertieften Abschnitt 161b umfassen, wie in 32A und 32B dargestellt. Es sei angemerkt, dass in dieser Beschreibung und dergleichen der vertiefte Abschnitt 161a und der vertiefte Abschnitt 161b kollektiv als vertiefter Abschnitt 161 bezeichnet werden.
  • 33A bis 33C stellen ein Beispiel dar, in dem die leitfähige Schicht 115 den vertieften Abschnitt 161 innerhalb des Öffnungsabschnitts 121 umfasst und die leitfähige Schicht 115b eine leitfähige Schicht 115b1 und eine leitfähige Schicht 115b2 über der leitfähigen Schicht 115b1 und der Isolierschicht 105b umfasst. In diesem in 33A bis 33C dargestellten Beispiel sind mindestens ein Teil eines Seitenendabschnitts der leitfähigen Schicht 115b1 und mindestens ein Teil eines Seitenendabschnitts der leitfähigen Schicht 115b2 nicht miteinander ausgerichtet. Obwohl in dem in 33A bis 33C dargestellten Beispiel die leitfähige Schicht 115b2 in der X-Z-Ebene eine Seitenfläche der leitfähigen Schicht 115b1 bedeckt und die leitfähige Schicht 115b2 in der Y-Z-Ebene eine Seitenfläche der leitfähigen Schicht 115b1 nicht bedeckt, ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Beispielsweise kann die leitfähige Schicht 115b2 die Seitenfläche der leitfähigen Schicht 115b1 auch in der Y-Z-Ebene bedecken. In diesem Fall kann die leitfähige Schicht 115b2 alle Seitenflächen der leitfähigen Schicht 115b1 bedecken.
  • In dem in 33A bis 33C dargestellten Beispiel kann beispielsweise die leitfähige Schicht 115b1 in der Nähe der Halbleiterschicht 113b bereitgestellt werden und die leitfähige Schicht 115b2 kann in dem anderen Bereich bereitgestellt werden. In diesem Fall kann beispielsweise für die leitfähige Schicht 115b1 ein leitfähiges Material, das nicht leicht oxidiert wird, ein leitfähiges Material mit einer Funktion zum Verhindern einer Diffusion von Sauerstoff oder dergleichen, wie z. B. ein leitfähiges Material enthaltend Stickstoff (z. B. Titannitrid oder Tantalnitrid) oder ein leitfähiges Material enthaltend Sauerstoff (z. B. Rutheniumoxid), verwendet werden. Für die leitfähige Schicht 115b1 kann ein Halbleiter mit hoher elektrischen Leitfähigkeit, typischerweise polykristallines Silizium, das eine Verunreinigungselement, wie z. B. Phosphor, enthält, oder ein Silizid, wie z. B. Nickelsilizid, verwendet werden. In der vorstehend beschriebenen Weise kann verhindert werden, dass die leitfähige Schicht 115b Sauerstoff, der in der Halbleiterschicht 113b enthalten ist, absorbiert. Für die leitfähige Schicht 115b2 kann ein Metallmaterial, das einen niedrigeren Widerstand aufweist als das für die leitfähige Schicht 115b1 verwendete Material, wie z. B. Wolfram, Aluminium oder Kupfer, verwendet werden.
  • Ein Beispiel für ein Verfahren zum Ausbilden der in 33A bis 33C dargestellten leitfähigen Schicht 115b wird beschrieben. Zuerst wird ein leitfähiger Film, der zu der leitfähigen Schicht 115b1 wird, ausgebildet, dann wird ein Muster durch ein Photolithographieverfahren ausgebildet und der leitfähige Film wird durch ein Ätzverfahren unter Verwendung des Musters verarbeitet. Auf diese Weise wird die leitfähige Schicht 115b1 ausgebildet. Als Nächstes wird ein leitfähiger Film, der zu der leitfähigen Schicht 115b2 wird, ausgebildet und dann wird ein Muster durch ein Photolithographieverfahren ausgebildet und der leitfähige Film wird durch ein Ätzverfahren unter Verwendung des Musters verarbeitet. Auf diese Weise wird die leitfähige Schicht 115b2 ausgebildet. In der vorstehend beschriebenen Weise kann die leitfähige Schicht 115b, die die leitfähige Schicht 115b1 und die leitfähige Schicht 115b2 umfasst, ausgebildet werden.
  • 34A, 34B und 34C stellen ein Modifikationsbeispiel der in 33A, 33B bzw. 33C dargestellten Struktur dar und stellen ein Beispiel dar, in dem ein oberer Endabschnitt der leitfähigen Schicht 115b1 und ein unterer Endabschnitt der leitfähigen Schicht 115b2 ausgerichtet sind oder im Wesentlichen miteinander ausgerichtet sind. Die leitfähige Schicht 115b1 und die leitfähige Schicht 115b2 können auf die folgende Weise ausgebildet werden: Nachdem der leitfähige Film, der zu der leitfähigen Schicht 115b1 wird, und der leitfähige Film, der zu der leitfähigen Schicht 115b2 wird, darüber ausgebildet worden sind, wird ein Muster durch ein Photolithographieverfahren ausgebildet und diese leitfähigen Filme werden durch ein Ätzverfahren unter Verwendung des Musters verarbeitet.
  • 35A bis 35C stellen ein Beispiel dar, in dem die leitfähige Schicht 112a eine leitfähige Schicht 112a1 und eine leitfähige Schicht 112a2 über der leitfähigen Schicht 112a1 umfasst. Außerdem stellen 35A bis 35C ein Beispiel dar, in dem die leitfähige Schicht 112b eine leitfähige Schicht 112b1 und eine leitfähige Schicht 112b2 über der leitfähigen Schicht 112b1 umfasst. Hierbei sind in dem in 35A bis 35C dargestellten Beispiel mindestens ein Teil eines Seitenendabschnitts der leitfähigen Schicht 112a1 und mindestens ein Teil eines Seitenendabschnitts der leitfähigen Schicht 112a2 nicht miteinander ausgerichtet, und mindestens ein Teil eines Seitenendabschnitts der leitfähigen Schicht 112b1 und mindestens ein Teil eines Seitenendabschnitts der leitfähigen Schicht 112b2 sind nicht miteinander ausgerichtet. Obwohl 35A bis 35C ein Beispiel darstellen, in dem die leitfähige Schicht 112a2 eine Seitenfläche der leitfähigen Schicht 112a1 nicht bedeckt und die leitfähige Schicht 112b2 eine Seitenfläche der leitfähigen Schicht 112b1 nicht bedeckt, ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Beispielsweise kann die leitfähige Schicht 112a2 eine Seitenfläche der leitfähigen Schicht 112a1 auf der dem Öffnungsabschnitt 121a entgegengesetzten Seite bedecken und die leitfähige Schicht 112b2 kann eine Seitenfläche der leitfähigen Schicht 112b1 auf der dem Öffnungsabschnitt 121b entgegengesetzten Seite bedecken.
  • In dem in 35A bis 35C dargestellten Beispiel kann die leitfähige Schicht 112a1 beispielsweise derart bereitgestellt werden, dass sie einen Bereich in Kontakt mit der Halbleiterschicht 113a umfasst, und die leitfähige Schicht 112a2 kann derart bereitgestellt werden, um nicht in Kontakt mit der Halbleiterschicht 113a zu stehen. Des Weiteren kann die leitfähige Schicht 112b1 beispielsweise derart bereitgestellt werden, dass sie einen Bereich in Kontakt mit der Halbleiterschicht 113b umfasst, und die leitfähige Schicht 112b2 kann derart bereitgestellt werden, um nicht in Kontakt mit der Halbleiterschicht 113b zu stehen. In diesem Fall kann beispielsweise für die leitfähige Schicht 112a1 und die leitfähige Schicht 112b1 ein leitfähiges Material, das nicht leicht oxidiert wird, ein leitfähiges Material mit einer Funktion zum Verhindern einer Diffusion von Sauerstoff oder dergleichen, wie z. B. ein leitfähiges Material enthaltend Stickstoff (z. B. Titannitrid oder Tantalnitrid) oder ein leitfähiges Material enthaltend Sauerstoff (z. B. Rutheniumoxid), verwendet werden. Für die leitfähige Schicht 112a1 und die leitfähige Schicht 112b1 kann ein Halbleiter mit hoher elektrischen Leitfähigkeit, typischerweise polykristallines Silizium, das eine Verunreinigungselement, wie z. B. Phosphor, enthält, oder ein Silizid, wie z. B. Nickelsilizid, verwendet werden. In der vorstehend beschriebenen Weise kann verhindert werden, dass die leitfähige Schicht 112a Sauerstoff, der in der Halbleiterschicht 113a enthalten ist, absorbiert. Außerdem kann verhindert werden, dass die leitfähige Schicht 112b Sauerstoff, der in der Halbleiterschicht 113b enthalten ist, absorbiert. Für die leitfähige Schicht 112a2 und die leitfähige Schicht 112b2 kann ein Metallmaterial, das einen niedrigeren Widerstand aufweist als das für die leitfähige Schicht 112a1 und die leitfähige Schicht 112b1 verwendete Material, wie z. B. Wolfram, Aluminium oder Kupfer, verwendet werden.
  • Ein Beispiel für ein Verfahren zum Ausbilden der in 35A bis 35C dargestellten leitfähigen Schicht 112a und die leitfähige Schicht 112b wird beschrieben. Um die in 35A bis 35C dargestellte leitfähige Schicht 112a auszubilden, wird zuerst ein leitfähiger Film, der zu der leitfähigen Schicht 112a1 wird, ausgebildet und dann wird ein Muster durch ein Photolithographieverfahren ausgebildet und der leitfähige Film wird durch ein Ätzverfahren unter Verwendung des Musters verarbeitet. Auf diese Weise wird die leitfähige Schicht 112a1 ausgebildet. Als Nächstes wird ein leitfähiger Film, der zu der leitfähigen Schicht 112a2 wird, ausgebildet und dann wird ein Muster durch ein Photolithographieverfahren ausgebildet und der leitfähige Film wird durch ein Ätzverfahren unter Verwendung des Musters verarbeitet. Auf diese Weise wird die leitfähige Schicht 112a2 ausgebildet. In der vorstehend beschriebenen Weise kann die leitfähige Schicht 112a, die die leitfähige Schicht 112a1 und die leitfähige Schicht 112a2 umfasst, ausgebildet werden. Die leitfähige Schicht 112b, die die leitfähige Schicht 112b1 und die leitfähige Schicht 112b2 umfasst, kann durch ein Verfahren ausgebildet werden, das demjenigen für die leitfähige Schicht 112a ähnlich ist.
  • 36A bis 36C stellen ein Beispiel dar, in dem der Transistor 41 die leitfähige Schicht 115a nicht umfasst. 36A ist eine Planansicht, die Strukturbeispiele des Transistors 41 und des Kondensators 51 darstellt. 36B ist eine Querschnittsansicht entlang einer Strichpunktlinie A1-A2 in 36A. 36C ist eine Querschnittsansicht entlang einer Strichpunktlinie A3-A4 in 36A.
  • In dem in 36A bis 36C dargestellten Beispiel dient die leitfähige Schicht 143 als Gate-Elektrode des Transistors 41. Das heißt, dass die leitfähige Schicht 143 sowohl als die eine Elektrode des Kondensators 51 wie auch als Gate-Elektrode des Transistors 41 dient. Wie in 36B und 36C dargestellt, kann die leitfähige Schicht 143 beispielsweise innerhalb des Öffnungsabschnitts 121a einen Bereich in Kontakt mit einer Oberseite eines vertieften Abschnitts der Isolierschicht 105a und einen Bereich in Kontakt mit einer Seitenfläche der Isolierschicht 105a umfassen.
  • In dem in 36A bis 36C dargestellten Beispiel ist die Ätzselektivität der Isolierschicht 107a zu der Isolierschicht 105a vorzugsweise hoch. Dies kann verhindern, dass die Dicke der Isolierschicht 105a verringert wird, wenn der Öffnungsabschnitt 125 in der Isolierschicht 107a ausgebildet wird. Daher kann beispielsweise ein Kurzschluss zwischen der Halbleiterschicht 113a und der leitfähigen Schicht 143 verhindert werden.
  • 37A, 37B und 37C stellen ein Modifikationsbeispiel der in 36A, 36B bzw. 36C dargestellten Struktur dar und stellen ein Beispiel dar, in dem der Transistor 41 die Isolierschicht 105a nicht umfasst und der Kondensator 51 die Isolierschicht 135 nicht umfasst. In dem in 37A bis 37C dargestellten Beispiel wird die Isolierschicht 133 über der leitfähigen Schicht 141 nicht bereitgestellt.
  • In dem in 37A bis 37C dargestellten Beispiel dient eine Isolierschicht 136 als Gate-Isolierschicht des Transistors 41 und dielektrische Schicht des Kondensators 51. Die Isolierschicht 136 wird derart bereitgestellt, dass sie den vertieften Abschnitt der Halbleiterschicht 113a, die Seitenfläche der Isolierschicht 107a, die Seitenfläche der Isolierschicht 131 und eine Oberseite und die Seitenfläche der leitfähigen Schicht 141 bedeckt. Beispielsweise kann die Isolierschicht 136 einen Bereich in Kontakt mit der Oberseite der Halbleiterschicht 113a, einen Bereich in Kontakt mit einer Seitenfläche des vertieften Abschnitts der Halbleiterschicht 113a, einen Bereich in Kontakt mit der Seitenfläche der Isolierschicht 107a, einen Bereich in Kontakt mit der Seitenfläche der Isolierschicht 131, einen Bereich in Kontakt mit der Oberseite der leitfähigen Schicht 141 und einen Bereich in Kontakt mit der Seitenfläche der leitfähigen Schicht 141 umfassen. Für die Isolierschicht 136 kann beispielsweise ein Material verwendet werden, das dem Material ähnlich ist, das für die Isolierschicht 105 verwendet werden kann.
  • In dem in 37A bis 37C dargestellten Beispiel wird ein Öffnungsabschnitt 127, der die Halbleiterschicht 113a erreicht, in der Isolierschicht 107a und der Isolierschicht 131 bereitgestellt. Des Weiteren wird ein Öffnungsabschnitt 128, der die Isolierschicht 136 erreicht, in der Isolierschicht 137 bereitgestellt. In dem in 37A bis 37C dargestellten Beispiel wird der Öffnungsabschnitt 123 über dem Öffnungsabschnitt 127 bereitgestellt. Der Öffnungsabschnitt 128 umfasst einen Bereich, der sich innerhalb des Öffnungsabschnitts 123 befindet. Des Weiteren umfassen der Öffnungsabschnitt 127 und der Öffnungsabschnitt 128 jeweils einen Bereich, der sich innerhalb des Öffnungsabschnitts 121a befindet.
  • Der Boden des Öffnungsabschnitts 127 umfasst die Oberseite des vertieften Abschnitts der Halbleiterschicht 113a. Eine Seitenwand des Öffnungsabschnitts 127 umfasst die Seitenfläche der Isolierschicht 107a und die Seitenfläche der Isolierschicht 131. Der Öffnungsabschnitt 127 umfasst einen in der Isolierschicht 107a enthaltenen Öffnungsabschnitt und einen in der Isolierschicht 131 enthaltenen Öffnungsabschnitt. Mit anderen Worten: Der Öffnungsabschnitt der Isolierschicht 107a und der Öffnungsabschnitt der Isolierschicht 131, die in einem Bereich bereitgestellt werden, der sich mit der Halbleiterschicht 113a überlappt, sind jeweils ein Teil des Öffnungsabschnitts 127. Die Form und die Größe des Öffnungsabschnitts 127 in der Planansicht können sich nach der Schicht unterscheiden. Wenn die Form des Öffnungsabschnitts 127 in der Planansicht kreisförmig ist, können die in den Schichten enthaltenen Öffnungsabschnitte konzentrisch sein oder nicht.
  • Die leitfähige Schicht 143 wird derart bereitgestellt, dass sie einen Bereich umfasst, der sich innerhalb des Öffnungsabschnitts 121a, des Öffnungsabschnitts 123, des Öffnungsabschnitts 127 und des Öffnungsabschnitts 128 befindet. Beispielsweise wird die leitfähige Schicht 143 derart bereitgestellt, dass sie den Öffnungsabschnitt 128 füllt. Da der Öffnungsabschnitt 128 den Bereich umfasst, der sich innerhalb des Öffnungsabschnitts 121a befindet, und die leitfähige Schicht 143 derart bereitgestellt wird, dass sie den Bereich umfasst, der sich innerhalb des Öffnungsabschnitts 128 befindet, umfasst die leitfähige Schicht 143 einen Bereich, der sich innerhalb des Öffnungsabschnitts 121a befindet.
  • In dem in 37A bis 37C dargestellten Beispiel ist die Ätzselektivität der Isolierschicht 137 zu der Isolierschicht 136 vorzugsweise hoch. Dies kann verhindern, dass die Dicke der Isolierschicht 136 verringert wird, wenn der Öffnungsabschnitt 128 in der Isolierschicht 137 ausgebildet wird. Beispielsweise kann verhindert werden, dass die Dicke der Isolierschicht 136 innerhalb des Öffnungsabschnitts 121a verringert wird. Daher kann beispielsweise ein Kurzschluss zwischen der Halbleiterschicht 113a und der leitfähigen Schicht 143 verhindert werden.
  • 38A bis 38C stellen ein Beispiel dar, in dem der Transistor 42 die leitfähige Schicht 111b nicht umfasst. 38A ist eine Planansicht, 38B ist eine Querschnittsansicht entlang einer Strichpunktlinie A1-A2 in 38A, und 38C ist eine Querschnittsansicht entlang einer Strichpunktlinie A3-A4 in 38A.
  • In dem in 38A bis 38C dargestellten Beispiel dient die leitfähige Schicht 143 als die eine der Source-Elektrode und der Drain-Elektrode des Transistors 42. Das heißt, dass die leitfähige Schicht 143 sowohl als die eine Elektrode des Kondensators 51 wie auch als die eine der Source-Elektrode und der Drain-Elektrode des Transistors 42 dient. Wie in 38B und 38C dargestellt, kann die Oberseite der leitfähigen Schicht 143 beispielsweise einen Bereich in Kontakt mit einer Unterseite der Halbleiterschicht 113b umfassen.
  • In dem Fall, in dem die leitfähige Schicht 111b über der leitfähigen Schicht 143 nicht bereitgestellt wird, kann der Herstellungsprozess der Halbleitervorrichtung vereinfacht werden. Im Gegensatz dazu kann in dem Fall, in dem die leitfähige Schicht 111b über der leitfähigen Schicht 143 bereitgestellt wird, die Flexibilität des Layouts erhöht werden.
  • 39A ist eine vergrößerte Ansicht, bei der ein Teil der in 38B dargestellten Struktur extrahiert wird, und die Ansicht stellt einen Teil der leitfähigen Schicht 143, einen Teil der Isolierschicht 137, einen Teil der Isolierschicht 103b, einen Teil der Halbleiterschicht 113b, einen Teil der Isolierschicht 105b und einen Teil der leitfähigen Schicht 115b dar. In 39A wird ein oberer Endabschnitt der leitfähigen Schicht 143 als Endabschnitt 151 bezeichnet. Ein unterer Endabschnitt der Halbleiterschicht 113b innerhalb des Öffnungsabschnitts 121b wird als Endabschnitt 153 bezeichnet.
  • In dem in 39A dargestellten Beispiel befindet sich der Endabschnitt 151 weiter außen als der Endabschnitt 153. In diesem Fall überlappt sich innerhalb des Öffnungsabschnitts 121b die gesamte Unterseite der Halbleiterschicht 113b mit der leitfähigen Schicht 143; beispielsweise ist die gesamte Unterseite der Halbleiterschicht 113b in Kontakt mit der leitfähigen Schicht 143. Deshalb kann in dem in 39A dargestellten Beispiel die gesamte Unterseite der Halbleiterschicht 113b innerhalb des Öffnungsabschnitts 121b als Source-Bereich oder Drain-Bereich dienen.
  • 39B, 39C und 39D stellen ein Modifikationsbeispiel der in 39A dargestellten Struktur dar. 39B stellt ein Beispiel dar, in dem sich der Endabschnitt 151 weiter innen befindet als der Endabschnitt 153. 39C stellt ein Beispiel dar, in dem sich ein Endabschnitt 151L, der der linke obere Endabschnitt der leitfähigen Schicht 143 ist, weiter innen als ein Endabschnitt 153L (auf der rechten Seite des Endabschnitts 153L) befindet, der der linke untere Endabschnitt der Halbleiterschicht 113b innerhalb des Öffnungsabschnitts 121b ist, und sich ein Endabschnitt 151R, der der rechte obere Endabschnitt der leitfähigen Schicht 143 ist, weiter außen als ein Endabschnitt 153R (auf der rechten Seite des Endabschnitts 153R) befindet, der der rechte untere Endabschnitt der Halbleiterschicht 113b innerhalb des Öffnungsabschnitts 121b ist. Es sei angemerkt, dass sich der Endabschnitt 151L weiter außen befinden kann als der Endabschnitt 153L und dass sich der Endabschnitt 151R weiter innen befinden kann als der Endabschnitt 153R. 39D stellt ein Beispiel dar, in dem sich der Endabschnitt 151L weiter innen als das Endabschnitt 153L (auf der rechten Seite des Endabschnitts 153L) befindet, sich der Endabschnitt 151R weiter innen des Endabschnitts 153R (auf der linken Seite des Endabschnitts 153R) befindet und der Abstand zwischen dem Endabschnitt 151L und dem Endabschnitt 153L länger ist als der Abstand zwischen dem Endabschnitt 151R und dem Endabschnitt 153R. Es sei angemerkt, dass der Abstand zwischen dem Endabschnitt 151L und dem Endabschnitt 153L kürzer sein kann als der Abstand zwischen dem Endabschnitt 151R und dem Endabschnitt 153R.
  • 40A, 40B und 40C stellen ein Modifikationsbeispiel der 38A, 38B bzw. 38C dar und stellen ein Beispiel dar, in dem die leitfähige Schicht 143 die leitfähige Schicht 115a bedeckt. Zur Verdeutlichung der Zeichnung wird in 40A ein Strukturbeispiel des Transistors 42 nicht dargestellt.
  • In dem in 40A bis 40C dargestellten Beispiel kann die Breite der leitfähigen Schicht 143 größer sein als diejenige in dem in 38A bis 38C dargestellten Beispiel; deshalb kann der Leitungswiderstand der leitfähigen Schicht 143 verringert werden. Im Gegensatz dazu erreicht in dem in 38A bis 38C dargestellten Beispiel der Öffnungsabschnitt 125 die Isolierschicht 105a nicht; deshalb kann verhindert werden, dass die Dicke der Isolierschicht 105a durch eine Verarbeitung eines Teils der Isolierschicht 105a beispielsweise zu dem Zeitpunkt der Ausbildung des Öffnungsabschnitts 125 in der Isolierschicht 107a verringert wird. Daher kann beispielsweise ein Kurzschluss zwischen der Halbleiterschicht 113a und der leitfähigen Schicht 143 verhindert werden.
  • 41A und 41B und 42A und 42B stellen Modifikationsbeispiele der in 38B und 38C, 40B bzw. 40C dargestellten Strukturen dar und stellen Beispiele dar, in denen die leitfähige Schicht 115 den vertieften Abschnitt 161 innerhalb des Öffnungsabschnitts 121 umfasst. 43A und 43B stellen ein Modifikationsbeispiel der in 38B und 38C dargestellten Struktur dar und stellen ein Beispiel dar, in dem der Transistor 41 die leitfähige Schicht 115a nicht umfasst und die leitfähige Schicht 143 als Gate-Elektrode des Transistors 41 dient.
  • 44A stellt ein Modifikationsbeispiel der in 2A dargestellten Struktur dar und stellt Strukturbeispiele des Transistors 41 und des Kondensators 51 dar. Das heißt, dass 44A ein Strukturbeispiel des Transistors 42 nicht darstellt. 44B ist eine Planansicht, bei der die leitfähige Schicht 143 aus 44A weggelassen ist. 44C ist eine Querschnittsansicht entlang einer Strichpunktlinie A1-A2 in 44A und 44B. 44D ist eine Querschnittsansicht entlang einer Strichpunktlinie A3-A4 in 44A und 44B. In dem in 44A bis 44D dargestellten Beispiel unterscheidet sich die Struktur zwischen der Isolierschicht 131 und der Isolierschicht 103b/der leitfähigen Schicht 111b von derjenigen in 2A bis 2C.
  • Die in 44A bis 44D dargestellte Halbleitervorrichtung umfasst eine leitfähige Schicht 142a und eine leitfähige Schicht 142b über der Isolierschicht 131 und eine Isolierschicht 171 über der Isolierschicht 131, der leitfähigen Schicht 142a und der leitfähigen Schicht 142b. In der Isolierschicht 171 wird ein Öffnungsabschnitt 181 bereitgestellt, der die Isolierschicht 131, die leitfähige Schicht 142a und die leitfähige Schicht 142b erreicht. Der Öffnungsabschnitt 181 umfasst einen Bereich, der sich zwischen der leitfähigen Schicht 142a und der leitfähigen Schicht 142b befindet, und umfasst einen Bereich, der sich mit der leitfähigen Schicht 115a überlappt. Der Kondensator 51 wird innerhalb des Öffnungsabschnitts 181 bereitgestellt. Hierbei dient die Isolierschicht 171 als isolierende Zwischenschicht. Für die Isolierschicht 171 kann beispielsweise eines der Materialien verwendet werden, das den Materialien ähnlich ist, die für die Isolierschicht 103 verwendet werden können. Es sei angemerkt, dass die leitfähige Schicht 142a und die leitfähige Schicht 142b in der Speicherzelle 21 enthalten sein können oder nicht enthalten sein können.
  • Wie vorstehend beschrieben, umfasst der Kondensator 51 die leitfähige Schicht 141, die leitfähige Schicht 143 und die Isolierschicht 135. Die leitfähige Schicht 141 dient als die andere Elektrode des Kondensators 51. Die leitfähige Schicht 143 dient als die eine Elektrode des Kondensators 51. Des Weiteren die Isolierschicht 135 dient als dielektrische Schicht des Kondensators 51.
  • Die leitfähige Schicht 141 wird derart bereitgestellt, um innerhalb des Öffnungsabschnitts 181 eine Seitenfläche der Isolierschicht 171, eine Oberseite und eine Seitenfläche der leitfähigen Schicht 142a, eine Oberseite und eine Seitenfläche der leitfähigen Schicht 142b und eine Oberseite der Isolierschicht 131 zu bedecken. Die leitfähige Schicht 141 kann eine Form entlang der Seitenfläche der Isolierschicht 171, der Oberseite und der Seitenfläche der leitfähigen Schicht 142a, der Oberseite und der Seitenfläche der leitfähigen Schicht 142b und der Oberseite der Isolierschicht 131 aufweisen. Beispielsweise kann die leitfähige Schicht 141 einen Bereich in Kontakt mit der Seitenfläche der Isolierschicht 171, einen Bereich in Kontakt mit der Oberseite der leitfähigen Schicht 142a, einen Bereich in Kontakt mit der Seitenfläche der leitfähigen Schicht 142a, einen Bereich in Kontakt mit der Oberseite der leitfähigen Schicht 142b, einen Bereich in Kontakt mit der Seitenfläche der leitfähigen Schicht 142b und einen Bereich in Kontakt mit der Oberseite der Isolierschicht 131 umfassen. Indem der Bereich in Kontakt mit der leitfähigen Schicht 142a und der Bereich in Kontakt mit der leitfähigen Schicht 142b enthalten sind, kann die leitfähige Schicht 141 beispielsweise elektrisch mit der leitfähigen Schicht 142a und der leitfähigen Schicht 142b verbunden sein. In der leitfähigen Schicht 141 wird ein Öffnungsabschnitt 183 derart bereitgestellt, um einen Bereich zu umfassen, der sich mit der leitfähigen Schicht 115a überlappt. Der Öffnungsabschnitt 183 umfasst einen Bereich, der in dem Öffnungsabschnitt 181 enthalten ist. Die planare Form des Öffnungsabschnitts 183 ist zwar in dem in 44A und 44B dargestellten Beispiel viereckig; jedoch kann die planare Form derjenigen ähnlich sein, die der Öffnungsabschnitt 123 aufweisen kann.
  • Die leitfähige Schicht 142a und die leitfähige Schicht 142b umfassen jeweils einen sich in der X-Richtung erstreckenden Bereich. Die leitfähige Schicht 142a und die leitfähige Schicht 142b dienen als Leitung 31R. Die leitfähige Schicht 142a und die leitfähige Schicht 142b können mindestens teilweise als die andere Elektrode des Kondensators 51 dienen. Die leitfähige Schicht 141, die elektrisch mit der leitfähigen Schicht 142a und der leitfähigen Schicht 142b verbunden ist, kann mindestens teilweise als Leitung 31R dienen.
  • Für die leitfähige Schicht 142a und die leitfähige Schicht 142b kann eines von Materialien verwendet werden, die den Materialien ähnlich sind, die für die leitfähige Schicht 141 verwendet werden können. Insbesondere wird vorzugsweise eine Einzelschicht oder übereinander angeordnete Schichten eines leitfähigen Materials mit hoher Leitfähigkeit, wie z. B. Wolfram, Aluminium oder Kupfer, für die leitfähige Schicht 142a und die leitfähige Schicht 142b verwendet. Indem ein leitfähiges Material mit hoher Leitfähigkeit auf diese Weise für die leitfähige Schicht 142a und die leitfähige Schicht 142b verwendet wird, kann die Leitfähigkeit der Leitung 31R verbessert werden.
  • Die Isolierschicht 135 und die leitfähige Schicht 143 werden jeweils derart bereitgestellt, um einen Bereich zu umfassen, der sich innerhalb des Öffnungsabschnitts 183 befindet. Insbesondere wird innerhalb des Öffnungsabschnitts 183 die Isolierschicht 135 derart bereitgestellt, dass sie die Seitenfläche der leitfähigen Schicht 141 bedeckt, und die leitfähige Schicht 143 wird weiter innen als die Isolierschicht 135 beispielsweise derart bereitgestellt, dass sie den Öffnungsabschnitt 183 füllt. Mit anderen Worten: Die Isolierschicht 135 wird derart bereitgestellt, um innerhalb des Öffnungsabschnitts 183 einen Bereich zu umfassen, der sich zwischen der leitfähigen Schicht 141 und der leitfähigen Schicht 143 befindet. Hierbei kann, da der Öffnungsabschnitt 183 einen Bereich umfasst, der in dem Öffnungsabschnitt 181 enthalten ist, die Isolierschicht 135 als innerhalb des Öffnungsabschnitts 181 einen Bereich umfassend angesehen werden, der sich zwischen der leitfähigen Schicht 141 und der leitfähigen Schicht 143 befindet.
  • 44C und 44D stellen ein Beispiel dar, in dem die leitfähige Schicht 141 einen gekrümmten Abschnitt zwischen ihrer Oberseite und Seitenfläche umfasst und die Isolierschicht 135 die Oberseite, die Seitenfläche und den gekrümmten Abschnitt der leitfähigen Schicht 141 bedeckt. Es sei angemerkt, dass der gekrümmte Abschnitt der leitfähigen Schicht 141 in der Oberseite und/oder der Seitenfläche der leitfähigen Schicht 141 enthalten sein kann. Des Weiteren umfasst die leitfähige Schicht 141 nicht notwendigerweise den gekrümmten Abschnitt. In dem Fall, in dem die leitfähige Schicht 141 den gekrümmten Abschnitt nicht umfasst, befindet sich beispielsweise die Oberseite der leitfähigen Schicht 141 unterhalb der Oberseite der Isolierschicht 171. Insbesondere kann sich beispielsweise der oberste Abschnitt der leitfähigen Schicht 141 unterhalb des oberen Endabschnitts des Öffnungsabschnitts 181 in der Isolierschicht 171 befinden.
  • Die Isolierschicht 135 wird zwischen der Isolierschicht 171 und der Isolierschicht 103b/der leitfähigen Schicht 111b derart bereitgestellt, um die Oberseite der Isolierschicht 171 zu bedecken. Daher weist in dem in 44C und 44D dargestellten Beispiel die Isolierschicht 135 eine Form entlang der Oberseite der Isolierschicht 171, der Oberseite, dem gekrümmten Abschnitt und der Seitenfläche der leitfähigen Schicht 141 und der Oberseite der Isolierschicht 131 auf.
  • Ein Öffnungsabschnitt 185 wird in der Isolierschicht 107a, der Isolierschicht 131 und der Isolierschicht 135 bereitgestellt. Der Öffnungsabschnitt 185 wird derart bereitgestellt, dass er einen Bereich umfasst, der sich mit dem Öffnungsabschnitt 181 und dem Öffnungsabschnitt 183 überlappt und die leitfähige Schicht 115a erreicht.
  • Der Boden des Öffnungsabschnitts 185 umfasst die Oberseite der leitfähigen Schicht 115a. Eine Seitenwand des Öffnungsabschnitts 185 umfasst eine Seitenfläche der Isolierschicht 107a, eine Seitenfläche der Isolierschicht 131 und eine Seitenfläche der Isolierschicht 135. Der Öffnungsabschnitt 185 umfasst einen in der Isolierschicht 107a enthaltenen Öffnungsabschnitt, einen in der Isolierschicht 131 enthaltenen Öffnungsabschnitt und einen in der Isolierschicht 135 enthaltenen Öffnungsabschnitt. Mit anderen Worten: Der Öffnungsabschnitt der Isolierschicht 107a, der Öffnungsabschnitt der Isolierschicht 131 und der Öffnungsabschnitt der Isolierschicht 135, die in einem Bereich bereitgestellt werden, der sich mit der leitfähigen Schicht 115a überlappt, sind jeweils ein Teil des Öffnungsabschnitts 185. Die Form und die Größe des Öffnungsabschnitts 185 in der Planansicht können sich nach der Schicht unterscheiden. Wenn die Form des Öffnungsabschnitts 185 in der Planansicht kreisförmig ist, können die in den Schichten enthaltenen Öffnungsabschnitte konzentrisch sein oder nicht.
  • Die leitfähige Schicht 143 wird derart bereitgestellt, dass sie einen Bereich umfasst, der sich innerhalb des Öffnungsabschnitts 181, des Öffnungsabschnitts 183 und des Öffnungsabschnitts 185 befindet. Beispielsweise wird die leitfähige Schicht 143 derart bereitgestellt, dass sie den Öffnungsabschnitt 183 und den Öffnungsabschnitt 185 füllt.
  • 44C und 44D stellen ein Beispiel dar, in dem die Oberseite der leitfähigen Schicht 143 mit der Oberseite der Isolierschicht 135 ausgerichtet oder im Wesentlichen ausgerichtet ist. Es sei angemerkt, dass die Oberseite der leitfähigen Schicht 143 mit der Oberseite der Isolierschicht 135 nicht notwendigerweise ausgerichtet oder im Wesentlichen ausgerichtet ist. Beispielsweise kann sich die Oberseite der leitfähigen Schicht 143 unterhalb der Oberseite der Isolierschicht 135 befinden.
  • 45A und 45B stellen ein Modifikationsbeispiel der in 44C bzw. 44D dargestellten Struktur dar und stellen ein Beispiel dar, in dem die Isolierschicht 137 über der Isolierschicht 135 bereitgestellt wird und die Oberseite der Isolierschicht 137 und die Oberseite der leitfähigen Schicht 143 miteinander ausgerichtet oder im Wesentlichen ausgerichtet sind. In dem in 45A und 45B dargestellten Beispiel kann ein Kurzschluss zwischen der leitfähigen Schicht 141 und der leitfähigen Schicht 111b leichter verhindert werden als z. B. in dem in 44C und 44D dargestellten Beispiel. Im Gegensatz dazu kann in dem in 44C und 44D dargestellten Beispiel der Herstellungsprozess der Halbleitervorrichtung im Vergleich zu dem in 45A und 45B dargestellten Beispiel vereinfacht werden. Es sei angemerkt, dass die Struktur, bei der die Isolierschicht 137 über der Isolierschicht 135 oder der Isolierschicht 136 bereitgestellt wird und die Oberseite der Isolierschicht 137 und die Oberseite der leitfähigen Schicht 143 miteinander ausgerichtet oder im Wesentlichen ausgerichtet sind, auf alle Halbleitervorrichtungen mit einer Struktur angewendet werden kann, bei der die Isolierschicht 135 oder die Isolierschicht 136 mindestens einen Teil der Oberseite und des gekrümmten Abschnitts der leitfähigen Schicht 141 und mindestens einen Teil der Oberseite der Isolierschicht 171 bedeckt.
  • 46A, 46B und 46C stellen ein Modifikationsbeispiel der in 44A, 44C bzw. 44D dargestellten Struktur dar und stellen ein Beispiel dar, in dem die Isolierschicht 135 über weder der leitfähigen Schicht 141 noch der Isolierschicht 171 bereitgestellt wird. 46B und 46C stellen ein Beispiel dar, in dem die Oberseiten der Isolierschicht 135, der leitfähigen Schicht 141, der leitfähigen Schicht 143 und der Isolierschicht 171 miteinander ausgerichtet oder im Wesentlichen ausgerichtet sind. Obwohl in dem in 46B und 46C dargestellten Beispiel die Oberseite der leitfähigen Schicht 141 vollständig planarisiert ist und ein gekrümmter Abschnitt zwischen der Oberseite und der Seitenfläche der leitfähigen Schicht 141 nicht bereitgestellt wird, kann die leitfähige Schicht 141 einen gekrümmten Abschnitt umfassen.
  • In dem in 46B und 46C dargestellten Beispiel wird eine Isolierschicht 173 über der leitfähigen Schicht 141, der leitfähigen Schicht 143, der Isolierschicht 135 und der Isolierschicht 171 bereitgestellt, und die leitfähige Schicht 111b und die Isolierschicht 103b werden über der Isolierschicht 173 bereitgestellt. In der Isolierschicht 173 wird ein Öffnungsabschnitt 187 bereitgestellt, der die leitfähige Schicht 143 erreicht. Eine leitfähige Schicht 145 wird innerhalb des Öffnungsabschnitts 187 bereitgestellt. Beispielsweise wird die leitfähige Schicht 145 derart bereitgestellt, um den Öffnungsabschnitt 187 zu füllen. Die leitfähige Schicht 145 umfasst beispielsweise innerhalb des Öffnungsabschnitts 187 einen Bereich in Kontakt mit der Oberseite der leitfähigen Schicht 143, einen Bereich in Kontakt mit der Unterseite der leitfähigen Schicht 111b und einen Bereich in Kontakt mit einer Seitenfläche der Isolierschicht 173. Wenn die leitfähige Schicht 145 den Bereich in Kontakt mit der leitfähigen Schicht 143 und den Bereich in Kontakt mit der leitfähigen Schicht 111b umfasst, können beispielsweise die leitfähige Schicht 143 und die leitfähige Schicht 111b über die leitfähige Schicht 145 elektrisch miteinander verbunden sein.
  • Die Isolierschicht 173 dient als isolierende Zwischenschicht und eines der Materialien kann für die Isolierschicht 173 verwendet werden, die den Materialien ähnlich sind, die für die Isolierschicht 131 verwendet werden können. Für die leitfähige Schicht 145 kann eines von Materialien verwendet werden, die den Materialien ähnlich sind, die für die leitfähige Schicht 143 verwendet werden können.
  • 47A stellt ein Modifikationsbeispiel der in 8A dargestellten Struktur dar und stellt Strukturbeispiele des Transistors 41 und des Kondensators 51 dar. Das heißt, dass 47A ein Strukturbeispiel des Transistors 42 nicht darstellt. 47B ist eine Planansicht, bei der die leitfähige Schicht 143 aus 47A weggelassen ist. 47C ist eine Querschnittsansicht entlang einer Strichpunktlinie A1-A2 in 47A und 47B. 47D ist eine Querschnittsansicht entlang einer Strichpunktlinie A3-A4 in 47A und 47B. In dem in 47A bis 47D dargestellten Beispiel unterscheidet sich die Struktur zwischen der Isolierschicht 131 und der Isolierschicht 103b/der leitfähigen Schicht 111b von derjenigen in 8A bis 8C.
  • Die in 47A bis 47D dargestellte Halbleitervorrichtung umfasst die leitfähige Schicht 142a, die leitfähige Schicht 142b, eine leitfähige Schicht 142c und eine leitfähige Schicht 142d über der Isolierschicht 131 und die Isolierschicht 171 über der Isolierschicht 131, der leitfähigen Schicht 142a, der leitfähigen Schicht 142b, der leitfähigen Schicht 142c und der leitfähigen Schicht 142d. Wie in dem in 44A bis 44D dargestellten Beispiel umfassen die leitfähige Schicht 142a und die leitfähige Schicht 142b jeweils einen sich in der X-Richtung erstreckenden Bereich. Hierbei umfassen die leitfähige Schicht 142c und die leitfähige Schicht 142d jeweils einen sich in der Y-Richtung erstreckenden Bereich. Es sei angemerkt, dass die leitfähige Schicht 142a, die leitfähige Schicht 142b, die leitfähige Schicht 142c und die leitfähige Schicht 142d in der Speicherzelle 21 enthalten sein können oder nicht.
  • In der Isolierschicht 171 wird der Öffnungsabschnitt 181 bereitgestellt, der die Isolierschicht 131, die leitfähige Schicht 142a, die leitfähige Schicht 142b, die leitfähige Schicht 142c und die leitfähige Schicht 142d erreicht. Der Öffnungsabschnitt 181 umfasst einen Bereich, der sich zwischen der leitfähigen Schicht 142a und der leitfähigen Schicht 142b und zwischen der leitfähigen Schicht 142c und der leitfähigen Schicht 142d befindet, und umfasst einen Bereich, der sich mit der leitfähigen Schicht 115a überlappt. Der Kondensator 51 wird innerhalb des Öffnungsabschnitts 181 bereitgestellt, wie in dem in 44A bis 44D dargestellten Beispiel.
  • Die leitfähige Schicht 141 wird derart bereitgestellt, um innerhalb des Öffnungsabschnitts 181 eine Seitenfläche der Isolierschicht 171, eine Oberseite und eine Seitenfläche der leitfähigen Schicht 142a, eine Oberseite und eine Seitenfläche der leitfähigen Schicht 142b, eine Oberseite und eine Seitenfläche der leitfähigen Schicht 142c, eine Oberseite und eine Seitenfläche der leitfähigen Schicht 142d und eine Oberseite der Isolierschicht 131 zu bedecken. Die leitfähige Schicht 141 kann eine Form entlang der Seitenfläche der Isolierschicht 171, der Oberseite und der Seitenfläche der leitfähigen Schicht 142a, der Oberseite und der Seitenfläche der leitfähigen Schicht 142b, der Oberseite und der Seitenfläche der leitfähigen Schicht 142c, der Oberseite und der Seitenfläche der leitfähigen Schicht 142d und der Oberseite der Isolierschicht 131 aufweisen. Beispielsweise kann die leitfähige Schicht 141 einen Bereich in Kontakt mit der Seitenfläche der Isolierschicht 171, einen Bereich in Kontakt mit der Oberseite der leitfähigen Schicht 142a, einen Bereich in Kontakt mit der Seitenfläche der leitfähigen Schicht 142a, einen Bereich in Kontakt mit der Oberseite der leitfähigen Schicht 142b, einen Bereich in Kontakt mit der Seitenfläche der leitfähigen Schicht 142b, einen Bereich in Kontakt mit der Oberseite der leitfähigen Schicht 142c, einen Bereich in Kontakt mit der Seitenfläche der leitfähigen Schicht 142c, einen Bereich in Kontakt mit der Oberseite der leitfähigen Schicht 142d, einen Bereich in Kontakt mit der Seitenfläche der leitfähigen Schicht 142d und einen Bereich in Kontakt mit der Oberseite der Isolierschicht 131 umfassen. Indem der Bereich in Kontakt mit der leitfähigen Schicht 142a, der Bereich in Kontakt mit der leitfähigen Schicht 142b, der Bereich in Kontakt mit der leitfähigen Schicht 142c und der Bereich in Kontakt mit der leitfähigen Schicht 142b enthalten sind, kann die leitfähige Schicht 141 beispielsweise elektrisch mit der leitfähigen Schicht 142a und der leitfähigen Schicht 142b, der leitfähigen Schicht 142c und der leitfähigen Schicht 142d verbunden sein. Wie vorstehend beschrieben, wird in der leitfähigen Schicht 141 ein Öffnungsabschnitt 183 derart bereitgestellt, um einen Bereich zu umfassen, der sich mit der leitfähigen Schicht 115a überlappt.
  • Wie vorstehend beschrieben, umfassen die leitfähige Schicht 142a und die leitfähige Schicht 142b jeweils einen sich in der X-Richtung erstreckenden Bereich und die leitfähige Schicht 142c und die leitfähige Schicht 142d umfassen jeweils einen sich in der Y-Richtung erstreckenden Bereich. Die leitfähige Schicht 142a, die leitfähige Schicht 142b, die leitfähige Schicht 142c und die leitfähige Schicht 142d dienen als Leitung 35. Die leitfähige Schicht 142a, die leitfähige Schicht 142b, die leitfähige Schicht 142c und die leitfähige Schicht 142d können mindestens teilweise als die andere Elektrode des Kondensators 51 dienen. Die leitfähige Schicht 141, die elektrisch mit der leitfähigen Schicht 142a, der leitfähigen Schicht 142b, der leitfähigen Schicht 142c und der leitfähigen Schicht 142d verbunden ist, kann mindestens teilweise als Leitung 35 dienen.
  • Für die leitfähige Schicht 142a, die leitfähige Schicht 142b, die leitfähige Schicht 142c und die leitfähige Schicht 142d können eines von Materialien verwendet werden, die den Materialien ähnlich sind, die für die leitfähige Schicht 141 verwendet werden können. Insbesondere wird vorzugsweise eine Einzelschicht oder übereinander angeordnete Schichten eines leitfähigen Materials mit hoher Leitfähigkeit, wie z. B. Wolfram, Aluminium oder Kupfer, für die leitfähige Schicht 142a, die leitfähige Schicht 142b, die leitfähige Schicht 142c und die leitfähige Schicht 142d verwendet. Indem ein leitfähiges Material mit hoher Leitfähigkeit auf diese Weise für die leitfähige Schicht 142a, die leitfähige Schicht 142b, die leitfähige Schicht 142c und die leitfähige Schicht 142d verwendet wird, kann die Leitfähigkeit der Leitung 35 verbessert werden.
  • 48A, 48B und 48C stellen ein Modifikationsbeispiel der in 47A, 47C bzw. 47D dargestellten Struktur dar und stellen ein Beispiel dar, in dem die Isolierschicht 135 über weder der leitfähigen Schicht 141 noch der Isolierschicht 171 bereitgestellt wird, wie in dem in 46A bis 46C dargestellten Beispiel.
  • 49A ist eine Planansicht, die ein Strukturbeispiel darstellt, in dem die Transistoren 41 und die Kondensatoren 51, die in 44A dargestellt werden, in einer Matrix angeordnet sind. 49B ist eine Planansicht, die ein Strukturbeispiel darstellt, in dem die Transistoren 41 und die Kondensatoren 51, die in 46A dargestellt werden, in einer Matrix angeordnet sind. 50A ist eine Planansicht, bei der die leitfähige Schicht 143 aus 49A weggelassen ist. Eine Planansicht, bei der die leitfähige Schicht 143 aus 49B weggelassen ist, kann ähnlich sein wie 50A. 50B ist eine Planansicht, bei der die leitfähige Schicht 141 aus 50A weggelassen ist.
  • Wie in 49A und 49B und 50A dargestellt, dient beispielsweise die leitfähige Schicht 142a, die einen Bereich in Kontakt mit der in der Speicherzelle enthaltenen leitfähigen Schicht 141 umfasst, auch als leitfähige Schicht 142b, die in einer Speicherzelle enthalten ist, die der Speicherzelle in der X-Richtung benachbart ist. Das heißt, dass beispielsweise die leitfähige Schicht 142a, die den Bereich in Kontakt mit der in der Speicherzelle enthaltenen leitfähigen Schicht 141 umfasst, und die leitfähige Schicht 142b, die in der der Speicherzelle in der X-Richtung benachbarten Speicherzelle enthalten ist, dieselbe leitfähige Schicht sind. Mit anderen Worten: Eine leitfähige Schicht wird als leitfähige Schicht 142a, die den Bereich in Kontakt mit der in der Speicherzelle enthaltenen leitfähigen Schicht 141 umfasst, und leitfähige Schicht 142b, die in der der Speicherzelle in der X-Richtung benachbarten Speicherzelle enthalten ist, geteilt. In dem in 49A und 49B und 50A dargestellten Beispiel sind die leitfähigen Schichten 141, die in den in der X-Richtung angeordneten Speicherzellen enthalten sind, über die leitfähige Schicht 142a und die leitfähige Schicht 142b elektrisch miteinander verbunden.
  • 51A ist eine Planansicht, die ein Strukturbeispiel darstellt, in dem die Transistoren 41 und die Kondensatoren 51, die in 47A dargestellt werden, in einer Matrix angeordnet sind. 51B ist eine Planansicht, die ein Strukturbeispiel darstellt, in dem die Transistoren 41 und die Kondensatoren 51, die in 48A dargestellt werden, in einer Matrix angeordnet sind. 52A ist eine Planansicht, bei der die leitfähige Schicht 143 aus 51A weggelassen ist. Eine Planansicht, bei der die leitfähige Schicht 143 aus 51B weggelassen ist, kann ähnlich sein wie 52A. 52B ist eine Planansicht, bei der die leitfähige Schicht 141 aus 52A weggelassen ist.
  • In dem in 51A und 51B und 52A dargestellten Beispiel dient, wie in dem 49A und 49B und 50A dargestellten Beispiel, beispielsweise die leitfähige Schicht 142a, die einen Bereich in Kontakt mit der in der Speicherzelle enthaltenen leitfähigen Schicht 141 umfasst, auch als leitfähige Schicht 142b, die in einer Speicherzelle enthalten ist, die der Speicherzelle in der X-Richtung benachbart ist. Des Weiteren dient in dem 51A und 51B und 52A dargestellten Beispiel beispielsweise die leitfähige Schicht 142c, die einen Bereich in Kontakt mit der in der Speicherzelle enthaltenen leitfähigen Schicht 141 umfasst, auch als leitfähige Schicht 142d, die in einer Speicherzelle enthalten ist, die der Speicherzelle in der X-Richtung benachbart ist. Das heißt, dass beispielsweise die leitfähige Schicht 142c, die den Bereich in Kontakt mit der in der Speicherzelle enthaltenen leitfähigen Schicht 141 umfasst, und die leitfähige Schicht 142d, die in der der Speicherzelle in der Y-Richtung benachbarten Speicherzelle enthalten ist, dieselbe leitfähige Schicht sind. Mit anderen Worten: Eine leitfähige Schicht wird als leitfähige Schicht 142c, die den Bereich in Kontakt mit der in der Speicherzelle enthaltenen leitfähigen Schicht 141 umfasst, und leitfähige Schicht 142d, die in der der Speicherzelle in der Y-Richtung benachbarten Speicherzelle enthalten ist, geteilt.
  • In dem in 51A und 51B und 52A dargestellten Beispiel sind die leitfähigen Schichten 141, die in den in der X-Richtung angeordneten Speicherzellen enthalten sind, über die leitfähige Schicht 142a und die leitfähige Schicht 142b elektrisch miteinander verbunden. Des Weiteren sind die leitfähigen Schichten 141, die in den in der Y-Richtung angeordneten Speicherzellen enthalten sind, über die leitfähige Schicht 142c und die leitfähige Schicht 142d elektrisch miteinander verbunden. Daher können beispielsweise alle leitfähigen Schichten 141 über die leitfähige Schicht 142a, die leitfähige Schicht 142b, die leitfähige Schicht 142c und die leitfähige Schicht 142d elektrisch miteinander verbunden sein.
  • 53A und 53B und 54A und 54B stellen ein Modifikationsbeispiel der in 51A und 51B und 52A bzw. 52B dargestellten Struktur dar und stellen ein Beispiel dar, in dem die leitfähige Schicht 142a, die leitfähige Schicht 142b, die leitfähige Schicht 142c und die leitfähige Schicht 142d kombiniert werden, um eine leitfähige Schicht 142 auszubilden. In 53A bis 54B werden der Transistor 41 und der Transistor 42 nicht dargestellt.
  • In dem in 53A bis 54B dargestellten Beispiel wird ein Öffnungsabschnitt 184 in der leitfähigen Schicht 142 bereitgestellt, die als Leitung 35 dient, und die leitfähige Schicht 141 und die leitfähige Schicht 143 werden jeweils derart bereitgestellt, um einen Bereich zu umfassen, der sich mit dem Öffnungsabschnitt 184 überlappt. In dem in 53B dargestellten Beispiel wird die leitfähige Schicht 145 derart bereitgestellt, um einen Bereich zu umfassen, der sich mit dem Öffnungsabschnitt 184 überlappt. Die planare Form des Öffnungsabschnitts 184 ist zwar in dem in 53A bis 54B dargestellten Beispiel viereckig; jedoch kann die planare Form derjenigen ähnlich sein, die der Öffnungsabschnitt 183 aufweisen kann.
  • 55A, 55B und 55C stellen ein Modifikationsbeispiel der in 46A, 46B bzw. 46C dargestellten Struktur dar und stellen ein Beispiel dar, in dem die leitfähige Schicht 145 und die Isolierschicht 173 nicht bereitgestellt werden. In dem in 55A bis 55C dargestellten Beispiel umfasst beispielsweise die Oberseite der leitfähigen Schicht 143 einen Bereich in Kontakt mit der Unterseite der leitfähigen Schicht 111b, wodurch die leitfähige Schicht 143 und die leitfähige Schicht 111b elektrisch miteinander verbunden sein können. Hierbei wird die leitfähige Schicht 111b derart bereitgestellt, um nicht in Kontakt mit der leitfähigen Schicht 141 zu stehen. Obwohl in dem in 55B und 55C dargestellten Beispiel die leitfähige Schicht 111b einen Bereich in Kontakt mit der Oberseite der Isolierschicht 135 umfasst, ist es akzeptabel, dass die leitfähige Schicht 111b nicht in Kontakt mit der Oberseite der Isolierschicht 135 ist; in diesem Fall befindet sich der untere Endabschnitt der leitfähigen Schicht 111b beispielsweise in der X-Richtung und der Y-Richtung weiter innen als der obere Endabschnitt der leitfähigen Schicht 143. Daher kann beispielsweise eine Struktur ausgebildet werden, bei der sich die gesamte leitfähige Schicht 111b mit der Oberseite der leitfähigen Schicht 143 überlappt.
  • Obwohl 46B und 46C ein Beispiel darstellen, in dem die Oberseiten der Isolierschicht 135, der leitfähigen Schicht 141, der leitfähigen Schicht 143 und der Isolierschicht 171 miteinander ausgerichtet oder im Wesentlichen ausgerichtet sind, ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Beispielsweise kann sich die Oberseite der leitfähigen Schicht 141 unterhalb der Oberseite der leitfähigen Schicht 143 befinden. Wenn beispielsweise ein leitfähiger Film, der zu der leitfähigen Schicht 111b wird, ausgebildet wird und durch Ätzen verarbeitet wird, um die leitfähige Schicht 111b auszubilden, könnte ein Teil der leitfähigen Schicht 141 verarbeitet werden, wenn die Ätzselektivität des leitfähigen Films zu der leitfähigen Schicht 141 niedrig ist. In diesem Fall könnte sich die Oberseite der leitfähigen Schicht 141 unterhalb der Oberseite der leitfähigen Schicht 143 befinden.
  • In dem in 55A bis 55C dargestellten Beispiel kann beispielsweise der Herstellungsprozess der Halbleitervorrichtung im Vergleich zu dem in 46A bis 46C dargestellten Beispiel vereinfacht werden. Im Gegensatz dazu kann in dem in 46A bis 46C dargestellten Beispiel beispielsweise die leitfähige Schicht 111b derart bereitgestellt werden, um einen Bereich zu umfassen, der sich mit der leitfähigen Schicht 141 überlappt, wodurch die Flexibilität des Layouts erhöht werden kann. Des Weiteren kann ein Kurzschluss zwischen der leitfähigen Schicht 141 und der leitfähigen Schicht 111b leicht verhindert werden; dementsprechend kann die Zuverlässigkeit der Speicherzelle 21 verbessert werden und eine sehr zuverlässige Halbleitervorrichtung kann bereitgestellt werden.
  • 56A, 56B und 56C stellen ein Modifikationsbeispiel der in 46A, 46B bzw. 46C dargestellten Struktur dar und stellen ein Beispiel dar, in dem die leitfähige Schicht 142a und die leitfähige Schicht 142b nicht bereitgestellt werden.
  • In dem in 56B und 56C dargestellten Beispiel wird eine Isolierschicht 174 über der Isolierschicht 171, der leitfähigen Schicht 141, der Isolierschicht 135 und der leitfähigen Schicht 143 bereitgestellt. Eine leitfähige Schicht 144a und eine leitfähige Schicht 144b werden über der Isolierschicht 174 bereitgestellt, und die Isolierschicht 173 wird derart bereitgestellt, um eine Oberseite und eine Seitenfläche der leitfähigen Schicht 144a und eine Oberseite und eine Seitenfläche der leitfähigen Schicht 144b zu bedecken.
  • Ein Öffnungsabschnitt 189a und ein Öffnungsabschnitt 189b, die die leitfähige Schicht 141 erreichen, werden in der Isolierschicht 174 bereitgestellt. Die leitfähige Schicht 144a wird innerhalb des Öffnungsabschnitts 189a bereitgestellt, und die leitfähige Schicht 144b wird innerhalb des Öffnungsabschnitts 189b bereitgestellt. Die leitfähige Schicht 144a umfasst einen Bereich in Kontakt mit z. B. der leitfähigen Schicht 141 innerhalb des Öffnungsabschnitts 189a. Des Weiteren umfasst die leitfähige Schicht 144b einen Bereich in Kontakt mit z. B. der leitfähigen Schicht 141 innerhalb des Öffnungsabschnitts 189b. Wenn beispielsweise die leitfähige Schicht 141 einen Bereich in Kontakt mit der leitfähigen Schicht 144a und ein Bereich in Kontakt mit der leitfähigen Schicht 144b umfasst, kann die leitfähige Schicht 141 beispielsweise elektrisch mit der leitfähigen Schicht 144a und der leitfähigen Schicht 144b verbunden sein.
  • Die leitfähige Schicht 144a und die leitfähige Schicht 144b umfassen jeweils einen sich in der X-Richtung erstreckenden Bereich. Wie in der leitfähigen Schicht 142a und der leitfähigen Schicht 142b dienen die leitfähige Schicht 144a und die leitfähige Schicht 144b als Leitung 31R. Für die leitfähige Schicht 144a und die leitfähige Schicht 144b kann eines von Materialien verwendet werden, die den Materialien ähnlich sind, die für die leitfähige Schicht 142a und die leitfähige Schicht 142b verwendet werden können.
  • Die Isolierschicht 174 dient als isolierende Zwischenschicht, und eines der Materialien, die den Materialien ähnlich sind, die für die Isolierschicht 173 verwendet werden können, kann für die Isolierschicht 174 verwendet werden. In dem in 56B und 56C dargestellten Beispiel wird der Öffnungsabschnitt 187 in der Isolierschicht 174 ebenso wie in der Isolierschicht 173 bereitgestellt.
  • 57A, 57B und 57C stellen ein Modifikationsbeispiel der in 37A, 37B bzw. 37C dargestellten Struktur dar und stellen ein Beispiel dar, in dem die Struktur zwischen der Isolierschicht 131 und der Isolierschicht 103b/der leitfähigen Schicht 111b derjenigen ähnlich ist, die in 44A, 44C und 44D dargestellt wird. In dem in 57A bis 57C dargestellten Beispiel wird nicht der Öffnungsabschnitt 185, sondern der Öffnungsabschnitt 127 in der Isolierschicht 107a und der Isolierschicht 131 bereitgestellt.
  • 58A, 58B und 58C stellen ein Modifikationsbeispiel der in 57A, 57B bzw. 57C dargestellten Struktur dar und stellen ein Beispiel dar, in dem eine Isolierschicht 172 über der Isolierschicht 171 bereitgestellt wird.
  • In der Isolierschicht 172 wird ein Öffnungsabschnitt 182 bereitgestellt, der die Isolierschicht 171, die leitfähige Schicht 141 und die Halbleiterschicht 113a erreicht, und die Isolierschicht 136 und die leitfähige Schicht 143 werden jeweils derart bereitgestellt, um einen Bereich zu umfassen, der sich innerhalb des Öffnungsabschnitts 182 befindet. Die Isolierschicht 136 wird derart bereitgestellt, dass sie den vertieften Abschnitt der Halbleiterschicht 113a, die Seitenfläche der Isolierschicht 107a, die Seitenfläche der Isolierschicht 131, die leitfähige Schicht 141, die Oberseite der Isolierschicht 171 und eine Oberseite und eine Seitenfläche der Isolierschicht 172 bedeckt. Die leitfähige Schicht 143 wird weiter innen bereitgestellt als die Isolierschicht 136. Die leitfähige Schicht 143 wird beispielsweise derart bereitgestellt, um den Öffnungsabschnitt 182 zu füllen. Es sei angemerkt, dass der Öffnungsabschnitt 182 die Bereiche umfasst, die sich innerhalb des Öffnungsabschnitts 121a, des Öffnungsabschnitts 127 und des Öffnungsabschnitts 181 befinden.
  • Die Isolierschicht 172 dient als isolierende Zwischenschicht und eines der Materialien kann für die Isolierschicht 172 verwendet werden, die den Materialien ähnlich sind, die für die Isolierschicht 131 verwendet werden können. Hierbei ist vorzugsweise die Ätzselektivität der Isolierschicht 172 zu der Isolierschicht 171 hoch, um zu dem Zeitpunkt der Ausbildung des Öffnungsabschnitts 182 in der Isolierschicht 172 eine Verarbeitung der Isolierschicht 171 zusätzlich zu der Isolierschicht 172 zu verhindern.
  • In dem in 58A bis 58C dargestellten Beispiel kann die Fläche eines Bereichs, in dem die Oberseite der leitfähigen Schicht 141 und die leitfähige Schicht 143 miteinander überlappen, wobei die Isolierschicht 136 dazwischen liegt, größer sein als z. B. diejenige in dem in 57A bis 57C dargestellten Beispiel. Daher kann in dem in 58A bis 58C dargestellten Beispiel die Kapazität des Kondensators 51 größer sein als z. B. diejenige in dem in 57A bis 57C dargestellten Beispiel. Im Gegensatz dazu kann in dem in 57A bis 57C dargestellten Beispiel beispielsweise der Herstellungsprozess der Halbleitervorrichtung im Vergleich zu dem in 58A bis 58C dargestellten Beispiel vereinfacht werden.
  • <Strukturbeispiel 4 der Halbleitervorrichtung>
  • Ein Beispiel, in dem sich die Formen des Transistors 41 und der Transistor 42 von denjenigen in 2A bis 2C unterscheiden, wird nachstehend beschrieben. Die nachstehend beschriebene Struktur kann auf die in 1B1 dargestellte Speicherzelle 21 angewendet werden. Des Weiteren kann mindestens ein Teil der nachstehend beschriebenen Struktur auf die in 1B2, 12B und 14A dargestellten Speicherzellen 21 angewendet werden.
  • 59A bis 59C stellen ein Beispiel dar, in dem eine Isolierschicht 109a über der Isolierschicht 105a bereitgestellt wird. In der Isolierschicht 109a wird ein Öffnungsabschnitt 129a bereitgestellt, der einen Bereich umfasst, der sich mit dem Öffnungsabschnitt 121a überlappt. Die leitfähige Schicht 115a wird innerhalb des Öffnungsabschnitts 129a bereitgestellt. Die Isolierschicht 109a und die leitfähige Schicht 115a sind planarisiert. Des Weiteren wird die Isolierschicht 107a über der Isolierschicht 109a und der leitfähigen Schicht 115a bereitgestellt, und eine Isolierschicht 131a wird über der Isolierschicht 107a bereitgestellt. Es sei angemerkt, dass die Isolierschicht 109a als isolierende Zwischenschicht dient.
  • Der Kondensator 51 wird über der Isolierschicht 131a bereitgestellt. Es sei angemerkt, dass die Beschreibung der Isolierschicht 131 in dieser Beschreibung angemessen auf die in 59A bis 59C dargestellte Halbleitervorrichtung angewendet werden kann, indem die Isolierschicht 131 als Isolierschicht 131a gelesen wird.
  • Der Transistor 42 kann eine Struktur aufweisen, die derjenigen des Transistors 41 ähnlich ist. Insbesondere wird eine Isolierschicht 109b über der Isolierschicht 105b bereitgestellt. In der Isolierschicht 109b wird ein Öffnungsabschnitt 129b bereitgestellt, der einen Bereich umfasst, der sich mit dem Öffnungsabschnitt 121b überlappt. Die leitfähige Schicht 115b wird innerhalb des Öffnungsabschnitts 129b bereitgestellt. Die Isolierschicht 109b und die leitfähige Schicht 115b sind planarisiert. Des Weiteren wird die Isolierschicht 107b über der Isolierschicht 109b und der leitfähigen Schicht 115b bereitgestellt, und eine Isolierschicht 131b wird über der Isolierschicht 107b bereitgestellt. Es sei angemerkt, dass die Isolierschicht 109b als isolierende Zwischenschicht dient.
  • In dieser Beschreibung und dergleichen werden die Isolierschicht 109a und die Isolierschicht 109b kollektiv als Isolierschicht 109 bezeichnet, und der Öffnungsabschnitt 129a und der Öffnungsabschnitt 129b werden kollektiv als Öffnungsabschnitt 129 bezeichnet.
  • In der Isolierschicht 107b und der Isolierschicht 131b wird ein Öffnungsabschnitt 126 bereitgestellt, der die leitfähige Schicht 115b erreicht. Der Boden des Öffnungsabschnitts 126 umfasst die Oberseite des vertieften Abschnitts der leitfähigen Schicht 115b. Eine Seitenwand des Öffnungsabschnitts 126 umfasst die Seitenfläche der Isolierschicht 107b und die Seitenfläche der Isolierschicht 131b. Der Öffnungsabschnitt 126 umfasst einen in der Isolierschicht 107b enthaltenen Öffnungsabschnitt und einen in der Isolierschicht 131b enthaltenen Öffnungsabschnitt. Mit anderen Worten: Der Öffnungsabschnitt der Isolierschicht 107b und der Öffnungsabschnitt der Isolierschicht 131b, die in einem Bereich bereitgestellt werden, der sich mit der leitfähigen Schicht 115b überlappt, sind jeweils ein Teil des Öffnungsabschnitts 126. Die Form und die Größe des Öffnungsabschnitts 126 in der Planansicht können sich nach der Schicht unterscheiden. Wenn die Form des Öffnungsabschnitts 126 in der Planansicht kreisförmig ist, können die in den Schichten enthaltenen Öffnungsabschnitte konzentrisch sein oder nicht.
  • Eine leitfähige Schicht 116 wird innerhalb des Öffnungsabschnitts 126 bereitgestellt. Beispielsweise wird die leitfähige Schicht 116 derart bereitgestellt, um den Öffnungsabschnitt 126 zu füllen. Die leitfähige Schicht 116 kann beispielsweise innerhalb des Öffnungsabschnitts 126 einen Bereich in Kontakt mit der Oberseite der leitfähigen Schicht 115b, einen Bereich in Kontakt mit der Seitenfläche der Isolierschicht 107b und einen Bereich in Kontakt mit der Seitenfläche der Isolierschicht 131b umfassen.
  • Eine leitfähige Schicht 117 wird über der leitfähigen Schicht 116 und der Isolierschicht 131b bereitgestellt. Die leitfähige Schicht 117 umfasst beispielsweise einen Bereich in Kontakt mit einer Oberseite der leitfähigen Schicht 116 und einen Bereich in Kontakt mit einer Oberseite der Isolierschicht 131b. Wenn beispielsweise die leitfähige Schicht 116 einen Bereich in Kontakt mit der leitfähigen Schicht 115b und einen Bereich in Kontakt mit der leitfähigen Schicht 117 umfasst, können die leitfähige Schicht 115b und die leitfähige Schicht 117 über die leitfähige Schicht 116 elektrisch miteinander verbunden sein. Hierbei dient die leitfähige Schicht 117 als Leitung 31W und umfasst einen sich in der X-Richtung erstreckenden Bereich. Das Bereitstellen der leitfähigen Schicht 116 und der leitfähigen Schicht 117, die elektrisch mit der leitfähigen Schicht 115b verbunden sind, die als Gate-Elektrode des Transistors 42 dient, ermöglicht, dass die leitfähige Schicht 115b planarisiert ist und die leitfähige Schicht 115b elektrisch z. B. mit der in 1A dargestellten Wortleitungs-Treiberschaltung 11 verbunden ist. Bei der in 59A bis 59C dargestellten Struktur können die leitfähige Schicht 115b und die leitfähige Schicht 116 ebenso wie die leitfähige Schicht 117 als Leitung 31W angesehen werden.
  • Für die Isolierschicht 109 kann beispielsweise eines der Materialien verwendet werden, das den Materialien ähnlich ist, die für die Isolierschicht 103 verwendet werden können. Hierbei ist die Ätzselektivität der Isolierschicht 109 zu der Isolierschicht 105 vorzugsweise hoch. Dies kann verhindern, dass die Dicke der Isolierschicht 105 verringert wird, wenn der Öffnungsabschnitt 129 in der Isolierschicht 109 ausgebildet wird. Daher kann beispielsweise ein Kurzschluss zwischen der Halbleiterschicht 113a und der leitfähigen Schicht 115a verhindert werden.
  • Für die leitfähige Schicht 116 kann eines von Materialien verwendet werden, die den Materialien ähnlich sind, die für die leitfähige Schicht 143 verwendet werden können. Für die leitfähige Schicht 117 kann eines von Materialien verwendet werden, die den Materialien ähnlich sind, die für die leitfähige Schicht 141 verwendet werden können.
  • Der Transistor 41 und der Transistor 42 mit der in 59A bis 59C dargestellten Struktur können stärker miniaturisiert werden als z. B. der Transistor 41 und der Transistor 42 mit der in 2A bis 2C dargestellten Struktur. Deshalb können die Speicherzellen miniaturisiert werden und in hohem Maße integriert werden. Dementsprechend kann eine Halbleitervorrichtung bereitgestellt werden, die miniaturisiert und in hohem Maße integriert werden kann. Im Gegensatz dazu können der Transistor 41 und der Transistor 42 mit der in 2A bis 2C dargestellten Struktur durch ein Verfahren ausgebildet werden, das einfacher ist als das Verfahren zum Ausbilden des Transistors 41 und des Transistors 42 mit der in 59A bis 59C dargestellten Struktur; dementsprechend kann die Halbleitervorrichtung durch einen vereinfachten Prozess hergestellt werden und mit geringen Kosten bereitgestellt werden.
  • 60A ist eine vergrößerte Ansicht, bei der ein Teil der in 59B dargestellten Struktur extrahiert wird und einen Teil der Isolierschicht 103a, einen Teil der leitfähigen Schicht 112a, einen Teil der Halbleiterschicht 113a, einen Teil der Isolierschicht 105a, einen Teil der leitfähigen Schicht 115a, einen Teil der Isolierschicht 109a, einen Teil der Isolierschicht 107a, einen Teil der Isolierschicht 131a, einen Teil der leitfähigen Schicht 141, einen Teil der Isolierschicht 135 und einen Teil der leitfähigen Schicht 143 darstellt. 60A stellt ein Beispiel dar, in dem die Oberseite der leitfähigen Schicht 115a und die Unterseite der innerhalb des Öffnungsabschnitts 125 bereitgestellten leitfähigen Schicht 143 mit einer Oberseite der Isolierschicht 109a ausgerichtet oder im Wesentlichen ausgerichtet sind.
  • 60B stellt ein Modifikationsbeispiel der 60A dar und stellt ein Beispiel dar, in dem die leitfähige Schicht 115a einen vertieften Abschnitt 163 umfasst. Beispielsweise wird zu dem Zeitpunkt der Verarbeitung der Isolierschicht 107a beim Ausbilden des Öffnungsabschnitts 125 der vertiefte Abschnitt 163 durch eine Verarbeitung eines Teils der leitfähigen Schicht 115a in der leitfähigen Schicht 115a ausgebildet.
  • Ein Modifikationsbeispiel der in 59A bis 59C dargestellten Struktur wird nachstehend beschrieben.
  • 61A bis 61C stellen ein Beispiel dar, in dem sich die Oberseite der leitfähigen Schicht 115a unterhalb der Oberseite der Isolierschicht 109a befindet und die leitfähige Schicht 143 in Kontakt mit einem Teil der Oberseite der Isolierschicht 109a befindet. Beispielsweise wird ein Teil der leitfähigen Schicht 115a zu dem Zeitpunkt der Verarbeitung der Isolierschicht 107a beim Ausbilden des Öffnungsabschnitts 125 verarbeitet, so dass sich die Oberseite der leitfähigen Schicht 115a unterhalb der Oberseite der Isolierschicht 109a befindet. In dem in 61A bis 61C dargestellten Beispiel kann die gesamte Oberseite der leitfähigen Schicht 115a in Kontakt mit der leitfähigen Schicht 143 sein.
  • 62A bis 62C stellen ein Beispiel dar, in dem die leitfähige Schicht 115a eine leitfähige Schicht 115a1, die innerhalb des Öffnungsabschnitts 129a bereitgestellt wird, und eine leitfähige Schicht 115a2 über der leitfähigen Schicht 115a1 umfasst. Obwohl 62A bis 62C ein Beispiel darstellen, in dem die leitfähige Schicht 115a2 einen Bereich umfasst, der sich über der Isolierschicht 109a befindet und sich mit der leitfähigen Schicht 115a1 nicht überlappt, kann sich beispielsweise die gesamte leitfähige Schicht 115a2 mit der leitfähigen Schicht 115a1 überlappen.
  • In dem in 62A bis 62C dargestellten Beispiel wird der Öffnungsabschnitt 125 derart ausgebildet, um die leitfähige Schicht 115a2 zu erreichen. Dies kann eine Ausbildung des vertieften Abschnitts 163, wie in 60B dargestellt, in der leitfähigen Schicht 115a1 verhindern. Im Gegensatz dazu kann dann, wenn der Transistor 41 eine Struktur aufweist, bei der der Transistor die leitfähige Schicht 115a2 nicht umfasst, der Herstellungsprozess des Transistors 41 vereinfacht werden.
  • In dem in 62A bis 62C dargestellten Beispiel wird die leitfähige Schicht 115a1 näher an die Halbleiterschicht 113a bereitgestellt als die leitfähige Schicht 115a2. Die in 33A bis 34C dargestellte leitfähige Schicht 115b1 ist näher an der Halbleiterschicht 113b bereitgestellt als die leitfähige Schicht 115b2. Dementsprechend kann eines von Materialien, die den Materialien ähnlich sind, die für die leitfähige Schicht 115b1 verwendet werden können, für die leitfähige Schicht 115a1 verwendet werden. Außerdem kann eines von Materialien, die den Materialien ähnlich sind, die für die leitfähige Schicht 115b2 verwendet werden können, für die leitfähige Schicht 115a2 verwendet werden.
  • Um die in 62A bis 62C dargestellte leitfähige Schicht 115a auszubilden, wird zuerst die leitfähige Schicht 115a1 innerhalb des Öffnungsabschnitts 129a ausgebildet. Als Nächstes wird ein leitfähiger Film, der zu der leitfähigen Schicht 115a2 wird, über der leitfähigen Schicht 115a1 und der Isolierschicht 109a ausgebildet und dann wird ein Muster durch ein Photolithographieverfahren ausgebildet und der leitfähige Film wird durch ein Ätzverfahren unter Verwendung des Musters verarbeitet. Auf diese Weise wird die leitfähige Schicht 115a2 ausgebildet. Durch die vorstehend beschriebenen Schritte kann die leitfähige Schicht 115a, die die leitfähige Schicht 115a1 und die leitfähige Schicht 115a2 umfasst, ausgebildet werden.
  • 63A bis 63C stellen ein Beispiel dar, in dem wie in dem in 35A bis 35C dargestellten Beispiel die leitfähige Schicht 112a die leitfähige Schicht 112a1 und die leitfähige Schicht 112a2 über der leitfähigen Schicht 112a1 umfasst und die leitfähige Schicht 112b die leitfähige Schicht 112b1 und die leitfähige Schicht 112b2 über der leitfähigen Schicht 112b1 umfasst. 64A bis 64C stellen ein Beispiel dar, in dem wie in dem in 38A bis 38C dargestellten Beispiel der Transistor 42 die leitfähige Schicht 111b nicht umfasst.
  • 65A ist eine Planansicht, die ein Strukturbeispiel einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellt und Strukturbeispiele des Transistors 41 und des Kondensators 51 darstellt. 65A stellen ein Strukturbeispiel des Transistors 42 nicht dar. 65B ist eine Planansicht, bei der die leitfähige Schicht 143 aus der in 65A dargestellten Struktur weggelassen ist. 65C ist eine Querschnittsansicht entlang einer Strichpunktlinie A1-A2 in 65A und 65B. 65D ist eine Querschnittsansicht entlang einer Strichpunktlinie A3-A4 in 65A und 65B.
  • Die in 65C und 65D dargestellte Speicherzelle 21 unterscheidet sich von derjenigen, die in 59B und 59C dargestellt wird, dadurch, dass sie die Isolierschicht 107a und die Isolierschicht 131a nicht umfasst. In dem in 65C und 65D dargestellten Beispiel befinden sich die Oberseite der leitfähigen Schicht 115a und eine Unterseite der leitfähigen Schicht 141 beispielsweise auf der gleichen Ebene. Hierbei kann beispielsweise dann, wenn die leitfähige Schicht 115a und die leitfähige Schicht 141, wie in 65B dargestellt, in der Planansicht nicht miteinander überlappen, ein Kurzschluss aufgrund des Kontakts zwischen der leitfähigen Schicht 115a und der leitfähigen Schicht 141 verhindert werden, selbst wenn sich die Oberseite der leitfähigen Schicht 115a und die Unterseite der leitfähigen Schicht 141 auf der gleichen Ebene befinden.
  • Wie in 65A, 65C und 65D dargestellt, bedeckt die leitfähige Schicht 143 vorzugsweise die leitfähige Schicht 115a. Beispielsweise bedeckt die leitfähige Schicht 143 vorzugsweise die Oberseite und die Seitenfläche der leitfähigen Schicht 115a außerhalb des Öffnungsabschnitts 121a. Dies kann einen Kurzschluss zwischen der leitfähigen Schicht 115a und der leitfähigen Schicht 141 aufgrund des Kontakts dazwischen verhindern. Obwohl 65C und 65D ein Beispiel darstellen, in dem die leitfähige Schicht 143 einen Bereich in Kontakt mit der Oberseite der Isolierschicht 105a umfasst, kann in dem Bereich die Isolierschicht 109a zwischen der Isolierschicht 105a und der leitfähigen Schicht 143 bereitgestellt werden. In dem Fall, in dem die Ätzselektivität der Isolierschicht 137 zu der Isolierschicht 109a hoch ist, wird beispielsweise die Isolierschicht 109a zu dem Zeitpunkt der Ausbildung des Öffnungsabschnitts 125 nicht verarbeitet, wodurch eine Struktur ausgebildet werden kann, bei der die leitfähige Schicht 143 die Seitenfläche der leitfähigen Schicht 115a nicht bedeckt. Des Weiteren kann, sofern kein Kurzschluss zwischen der leitfähigen Schicht 141 und der leitfähigen Schicht 115a verursacht wird, wie in dem in 59B und 59C dargestellten Beispiel eine Struktur ausgebildet werden, bei der die Unterseite der leitfähigen Schicht 143 nur einen Teil der Oberseite der leitfähigen Schicht 115a bedeckt und die Isolierschicht 135 einen Bereich umfasst, der sich mit der leitfähigen Schicht 115a überlappt.
  • In dem Fall, in dem die Isolierschicht 107a und die Isolierschicht 131a über der leitfähigen Schicht 115a nicht bereitgestellt werden, kann der Herstellungsprozess der Halbleitervorrichtung vereinfacht werden. Im Gegensatz dazu kann dann, wenn die Isolierschicht 107a und die Isolierschicht 131a über der leitfähigen Schicht 115a bereitgestellt werden, die Flexibilität des Layouts erhöht werden. Des Weiteren kann ein Kurzschluss zwischen der leitfähigen Schicht 115a und der leitfähigen Schicht 141 leicht verhindert werden; dementsprechend kann die Zuverlässigkeit der Speicherzelle 21 verbessert werden und eine sehr zuverlässige Halbleitervorrichtung kann bereitgestellt werden.
  • 66A stellt ein Modifikationsbeispiel der in 59A dargestellten Struktur dar und stellt Strukturbeispiele des Transistors 41 und des Kondensators 51 dar. Das heißt, dass 66A ein Strukturbeispiel des Transistors 42 nicht darstellt. 66B ist eine Planansicht, bei der die leitfähige Schicht 143 aus 66A weggelassen ist. 66C ist eine Querschnittsansicht entlang einer Strichpunktlinie A1-A2 in 66A und 66B. 66D ist eine Querschnittsansicht entlang einer Strichpunktlinie A3-A4 in 66A und 66B. In dem in 66A bis 66D dargestellten Beispiel werden die Isolierschicht 107a, die Isolierschicht 107b, die Isolierschicht 131 a, die Isolierschicht 131b und die leitfähige Schicht 116 nicht bereitgestellt. Des Weiteren ist in dem in 66A bis 66D dargestellten Beispiel die Struktur zwischen der Isolierschicht 109a/der leitfähigen Schicht 115a und der Isolierschicht 103b/der leitfähigen Schicht 111b ähnlich wie die in 44A bis 44D dargestellte Struktur zwischen der Isolierschicht 131 und der Isolierschicht 103b/der leitfähigen Schicht 111b.
  • In dem in 66C und 66D dargestellten Beispiel wird der Öffnungsabschnitt 185, der die leitfähige Schicht 115a erreicht, in der Isolierschicht 135 bereitgestellt. Des Weiteren kann die leitfähige Schicht 117 beispielsweise einen Bereich in Kontakt mit der Oberseite der leitfähigen Schicht 115b umfassen.
  • 67A, 67B und 67C stellen ein Modifikationsbeispiel der in 66A, 66C bzw. 66D dargestellten Struktur dar und stellen ein Beispiel dar, in dem die Struktur zwischen der Isolierschicht 109a/der leitfähigen Schicht 115a und der Isolierschicht 103b/der leitfähigen Schicht 111b ähnlich ist wie die in 46A bis 46C dargestellte Struktur zwischen der Isolierschicht 131 und der Isolierschicht 103b/der leitfähigen Schicht 111b.
  • <Strukturbeispiel 5 der Halbleitervorrichtung>
  • Ein Strukturbeispiel der Speicherzelle 21 des Falls, in dem der Kondensator 51 eine Struktur aufweist, die sich von derjenigen in 2A bis 2C unterscheidet, wird nachstehend beschrieben. Die nachstehend beschriebene Struktur kann auf die in 1B1 dargestellte Speicherzelle 21 angewendet werden. Des Weiteren kann mindestens ein Teil der nachstehend beschriebenen Struktur auf die in 1B2 und 14A dargestellten Speicherzellen 21 angewendet werden.
  • 68A bis 68C stellen ein Beispiel dar, in dem die Speicherzelle 21 eine leitfähige Schicht 143_1 und eine leitfähige Schicht 143_2 als leitfähige Schicht 143 umfasst und die leitfähige Schicht 141 zwischen der leitfähigen Schicht 143_1 und der leitfähigen Schicht 143_2 bereitgestellt wird. 68A ist eine Planansicht, die Strukturbeispiele des Transistors 41 und des Kondensators 51 darstellt. 68B ist eine Querschnittsansicht entlang einer Strichpunktlinie A1-A2 in 68A. 68C ist eine Querschnittsansicht entlang einer Strichpunktlinie A3-A4 in 68A.
  • In der Planansicht von 68A wird die leitfähige Schicht 143_1 auf der Seite von A3 der leitfähigen Schicht 141 bereitgestellt und die leitfähige Schicht 143_2 wird auf der Seite von A4 der leitfähigen Schicht 141 bereitgestellt. Wie in 68C dargestellt, werden als Öffnungsabschnitt 125 ein Öffnungsabschnitt 125_1 und ein Öffnungsabschnitt 125_2 in der Isolierschicht 107a, der Isolierschicht 131, der Isolierschicht 135 und der Isolierschicht 137 bereitgestellt. Die leitfähige Schicht 143_1 wird innerhalb des Öffnungsabschnitts 125_1 bereitgestellt und die leitfähige Schicht 143_2 wird innerhalb des Öffnungsabschnitts 125_2 bereitgestellt. In dem in 68A dargestellten Beispiel wird die leitfähige Schicht 141 in der Planansicht zwischen der leitfähigen Schicht 143_1 und der leitfähigen Schicht 143_2 bereitgestellt. Mit anderen Worten: Die leitfähige Schicht 141 bedeckt in der Planansicht eine Seite der leitfähigen Schicht 143_1 und eine Seite der leitfähigen Schicht 143_2.
  • 69A stellt ein Modifikationsbeispiel der in 68A dargestellten Struktur dar und stellt ein Beispiel dar, in dem die leitfähige Schicht 143_2 nicht bereitgestellt wird. 69B stellt ein Modifikationsbeispiel der in 69A dargestellten Struktur dar und stellt ein Beispiel dar, in dem die leitfähige Schicht 141 derart bereitgestellt wird, um drei Seiten der leitfähigen Schicht 143 in der Planansicht zu bedecken. In 69A und 69B dient die in 68A dargestellte leitfähige Schicht 143_1 als leitfähige Schicht 143.
  • Die Kapazität des Kondensators 51 kann in dem in 69B dargestellten Beispiel größer sein als in dem in 69A dargestellten Beispiel. Im Gegensatz dazu kann in dem in 69A dargestellten Beispiel die leitfähige Schicht 141 leichter ausgebildet werden als in dem in 69B dargestellten Beispiel.
  • 69C ist eine Querschnittsansicht entlang einer Strichpunktlinie A1-A2 in 69A und 69B. 69D ist eine Querschnittsansicht entlang einer Strichpunktlinie A3-A4 in 69A und 69B. In 69D ist der in 68C dargestellte Öffnungsabschnitt 125_2 nicht bereitgestellt und der Öffnungsabschnitt 125_1 dient als Öffnungsabschnitt 125.
  • 70A, 70B und 70C stellen ein Modifikationsbeispiel der in 68A, 68B bzw. 68C dargestellten Struktur dar und stellen ein Beispiel dar, in dem die leitfähige Schicht 141 derart bereitgestellt wird, um zwei Seiten der leitfähigen Schicht 143_1 in der Planansicht zu bedecken. 71A stellt ein Modifikationsbeispiel der in 70A dargestellten Struktur dar und stellt ein Beispiel dar, in dem die leitfähige Schicht 141 derart bereitgestellt wird, um zwei Seiten der leitfähigen Schicht 143_2 ebenso wie die zwei Seiten der leitfähigen Schicht 143_1 in der Planansicht zu bedecken. 71B stellt ein Modifikationsbeispiel der in 71A dargestellten Struktur dar und stellt ein Beispiel dar, in dem die leitfähige Schicht 141 die gesamten Seitenflächen der leitfähigen Schicht 143_1 und die gesamten Seitenflächen der leitfähigen Schicht 143_2 in der Planansicht bedeckt. 71C ist eine Querschnittsansicht entlang einer Strichpunktlinie A1-A2 in 71A und 71B. 71D ist eine Querschnittsansicht entlang einer Strichpunktlinie A3-A4 in 71A und 71B.
  • 71B stellt einen Öffnungsabschnitt 123_1 und einen Öffnungsabschnitt 123_2 als in der leitfähigen Schicht 141 enthaltener Öffnungsabschnitt 123 dar. Die leitfähige Schicht 143_1 wird innerhalb des Öffnungsabschnitts 123_1 bereitgestellt, und die leitfähige Schicht 143_2 wird innerhalb des Öffnungsabschnitts 123_2 bereitgestellt.
  • Die Kapazität des Kondensators 51 kann in dem in 71B dargestellten Beispiel größer sein als in dem in 71A dargestellten Beispiel. Im Gegensatz dazu kann in dem in 71A dargestellten Beispiel die leitfähige Schicht 141 leichter ausgebildet werden als in dem in 71B dargestellten Beispiel.
  • In dem in 70A dargestellten Beispiel sind die leitfähige Schicht 141, die auf der Seite von A3 der leitfähigen Schicht 143_1 bereitgestellt wird, und die leitfähige Schicht 141, die zwischen der leitfähigen Schicht 143_1 und der leitfähigen Schicht 143_2 bereitgestellt wird, in einem in 70A nicht dargestellten Bereich elektrisch miteinander verbunden. Beispielsweise sind diese leitfähige Schichten 141 außerhalb des in 1A dargestellten Speicherabschnitts 20 elektrisch miteinander verbunden. Daher können diese leitfähigen Schichten 141 als eine Leitung 31R angesehen werden. In dem in 71A dargestellten Beispiel sind in ähnlicher Weise die leitfähige Schicht 141, die auf der Seite von A3 der leitfähigen Schicht 143_1 bereitgestellt wird, und die leitfähige Schicht 141, die zwischen der leitfähigen Schicht 143_1 und der leitfähigen Schicht 143_2 bereitgestellt wird, und die leitfähige Schicht 141, die auf der Seite von A4 der leitfähigen Schicht 143_2 bereitgestellt wird, in einem nicht in 71A dargestellten Bereich elektrisch miteinander verbunden. Daher können diese leitfähigen Schichten 141 als eine Leitung 31R angesehen werden.
  • In den in 68A bis 71D dargestellten Beispielen können drei oder mehr leitfähige Schichten 143 bereitgestellt werden. In diesem Fall werden drei oder mehr Öffnungsabschnitte 125 in der Isolierschicht 107a, der Isolierschicht 131, der Isolierschicht 135 und der Isolierschicht 137 bereitgestellt. Des Weiteren kann wie in dem in 70A dargestellten Beispiel beispielsweise die leitfähige Schicht 141 zwei Seiten von einer der leitfähigen Schichten 143 bedecken. Wie in dem in 71A dargestellten Beispiel kann die leitfähige Schicht 141 zwei Seiten jeder leitfähigen Schicht 143 bedecken. Außerdem kann wie in dem in 71B dargestellten Beispiel die leitfähige Schicht 141 die gesamten Seitenflächen jeder leitfähigen Schicht 143 bedecken.
  • 72A, 72B und 72C stellen ein Modifikationsbeispiel der in 68A, 68B bzw. 68C dargestellten Struktur dar und stellen ein Beispiel dar, in dem die leitfähige Schicht 143 einen Bereich umfasst, der sich mit der Oberseite der leitfähigen Schicht 141 überlappt. In dem in 72A bis 72C dargestellten Beispiel wird ein Öffnungsabschnitt 125 in der Isolierschicht 137, der Isolierschicht 135, der Isolierschicht 131 und der Isolierschicht 107a bereitgestellt, und eine leitfähige Schicht 143 wird innerhalb des Öffnungsabschnitts 125 bereitgestellt. Wie in 72C dargestellt, kann die leitfähige Schicht 143 die Seitenfläche und die Oberseite der leitfähigen Schicht 141 in der Y-Z-Ebene bedecken. Hierbei kann nicht nur die Isolierschicht 135, sondern auch die Isolierschicht 133 als dielektrische Schicht des Kondensators 51 dienen. In diesem Fall ist die Isolierschicht 133 in dem Kondensator 51 enthalten.
  • Wie in 72B und 72C dargestellt, kann die leitfähige Schicht 143 einen Bereich in Kontakt mit der Oberseite der Isolierschicht 133 umfassen. In diesem Fall ist die Ätzselektivität der Isolierschicht 107a und der Isolierschicht 131 zu der Isolierschicht 133 vorzugsweise hoch. Dies kann verhindern, dass die Dicke der Isolierschicht 133 verringert wird, wenn der Öffnungsabschnitt 125 in der Isolierschicht 107a und der Isolierschicht 131 ausgebildet wird. Daher kann ein Kurzschluss zwischen der leitfähigen Schicht 141 und der leitfähigen Schicht 143 verhindert werden. Es sei angemerkt, dass die Isolierschicht 135 zwischen der Isolierschicht 133 und der leitfähigen Schicht 143 bereitgestellt werden kann; in diesem Fall ist die Dicke der Isolierschicht 135 in dem Bereich zwischen der Isolierschicht 133 und der leitfähigen Schicht 143 kleiner als z. B. die Dicke der Isolierschicht 135 in dem Bereich, der sich mit der Oberseite der Isolierschicht 133 nicht überlappt.
  • 73A, 73B und 73C stellen ein Modifikationsbeispiel der in 62A, 62B bzw. 62C dargestellten Struktur dar und stellen ein Beispiel dar, in dem wie in dem in 68A bis 68C dargestellten Beispiel die Speicherzelle 21 die leitfähige Schicht 143_1 und die leitfähige Schicht 143_2 als leitfähige Schicht 143 umfasst und die leitfähige Schicht 141 zwischen der leitfähigen Schicht 143_1 und der leitfähigen Schicht 143_2 bereitgestellt wird. Wie in 73C dargestellt, kann eine Struktur, bei der die leitfähige Schicht 143 die Seitenfläche der leitfähigen Schicht 141 bedeckt und die leitfähige Schicht 115a2 die Unterseite der leitfähigen Schicht 141 in der Y-Z-Ebene bedeckt, ausgebildet werden. Hierbei dient in einigen Fällen die leitfähige Schicht 115a2 als die eine Elektrode des Kondensators 51, und die Isolierschicht 107a und die Isolierschicht 131a dienen als dielektrische Schicht des Kondensators 51. In diesem Fall sind die leitfähige Schicht 115a2, die Isolierschicht 107a und die Isolierschicht 131a in dem Kondensator 51 enthalten.
  • 74A, 74B und 74C stellen ein Modifikationsbeispiel der in 73A, 73B bzw. 73C dargestellten Struktur dar und stellen ein Beispiel dar, in dem wie in dem in 72A bis 72C dargestellten Beispiel die leitfähige Schicht 143 einen Bereich umfasst, der sich mit der Oberseite der leitfähigen Schicht 141 überlappt. In dem in 74A bis 74C dargestellten Beispiel wird ein Öffnungsabschnitt 125 in der Isolierschicht 137, der Isolierschicht 135, der Isolierschicht 131a und der Isolierschicht 107a bereitgestellt, und eine leitfähige Schicht 143 wird innerhalb des Öffnungsabschnitts 125 bereitgestellt. Wie in 74C dargestellt, kann eine Struktur, bei der die leitfähige Schicht 143 die Seitenfläche und die Oberseite der leitfähigen Schicht 141 bedeckt und die leitfähige Schicht 115a2 die Unterseite der leitfähigen Schicht 141 in der Y-Z-Ebene bedeckt, ausgebildet werden. Hierbei dient in einigen Fällen die leitfähige Schicht 115a2 als die eine Elektrode des Kondensators 51, und die Isolierschicht 107a und die Isolierschicht 131a und die Isolierschicht 133 dienen als dielektrische Schicht des Kondensators 51. In diesem Fall sind die leitfähige Schicht 115a2, die Isolierschicht 107a und die Isolierschicht 131a und die Isolierschicht 133 in dem Kondensator 51 enthalten.
  • <Strukturbeispiel 6 der Halbleitervorrichtung>
  • Ein Strukturbeispiel einer Vielzahl der Transistoren 41 und 42 wird nachstehend beschrieben. Insbesondere wird ein Strukturbeispiel der Transistoren 41 und 42, die in den Speicherzellen in vier Zeilen und vier Spalten bereitgestellt werden, anhand von Planansichten beschrieben.
  • 75A stellt ein Modifikationsbeispiel des Transistors 41 dar, der in der in 16A dargestellten Speicherzelle 21 enthalten ist, und 75B stellt ein Modifikationsbeispiel des Transistors 42 dar, der in der in 16A dargestellten Speicherzelle 21 enthalten ist. 75A stellt ein Beispiel dar, in dem sich der Seitenendabschnitt der Halbleiterschicht 113a in der X-Richtung weiter außen befindet als der Seitenendabschnitt der leitfähigen Schicht 112a, der dem Öffnungsabschnitt 121 a nicht zugewandt ist, und 75B stellt ein Beispiel dar, in dem sich der Seitenendabschnitt der Halbleiterschicht 113b in der X-Richtung weiter außen befindet als der Seitenendabschnitt der leitfähigen Schicht 112b, die dem Öffnungsabschnitt 121b nicht zugewandt ist. In dem in 75A dargestellten Beispiel umfasst die Halbleiterschicht 113a einen Bereich, der sich mit der leitfähigen Schicht 112a nicht überlappt. In dem in 75B dargestellten Beispiel umfasst die Halbleiterschicht 113b einen Bereich, der sich mit der leitfähigen Schicht 112b nicht überlappt. Obwohl 75A ein Beispiel darstellt, in dem sich der Seitenendabschnitt der Halbleiterschicht 113a in der X-Richtung weiter außen befindet als der Seitenendabschnitt der leitfähigen Schicht 111 a, und 75B ein Beispiel darstellt, in dem sich der Seitenendabschnitt der Halbleiterschicht 113b in der X-Richtung weiter außen befindet als der Seitenendabschnitt der leitfähigen Schicht 111b, ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Beispielsweise kann sich der Seitenendabschnitt der Halbleiterschicht 113a in der X-Richtung zwischen dem Seitenendabschnitt der leitfähigen Schicht 111a und dem Seitenendabschnitt der leitfähigen Schicht 112a, der dem Öffnungsabschnitt 121a nicht zugewandt ist, befinden. Des Weiteren kann sich der Seitenendabschnitt der Halbleiterschicht 113b in der X-Richtung zwischen dem Seitenendabschnitt der leitfähigen Schicht 111b und dem Seitenendabschnitt der leitfähigen Schicht 112b, der dem Öffnungsabschnitt 121b nicht zugewandt ist, befinden.
  • 76A stellt ein Modifikationsbeispiel des Transistors 41 dar, der in der in 16A dargestellten Speicherzelle 21 enthalten ist, und 76B stellt ein Modifikationsbeispiel des Transistors 42 dar, der in der in 16A dargestellten Speicherzelle 21 enthalten ist. 76A stellt ein Beispiel dar, in dem sich der Seitenendabschnitt der leitfähigen Schicht 115a weiter außen befindet als der Seitenendabschnitt der Halbleiterschicht 113a, und 76B stellt ein Beispiel dar, in dem sich der Seitenendabschnitt der leitfähigen Schicht 115b weiter außen befindet als der Seitenendabschnitt der Halbleiterschicht 113b. In dem in 76A dargestellten Beispiel kann sich die gesamte Halbleiterschicht 113a mit der leitfähigen Schicht 115a überlappen; in dem in 76B dargestellten Beispiel kann sich die gesamte Halbleiterschicht 113b mit der leitfähigen Schicht 115b überlappen.
  • 77A stellt ein Modifikationsbeispiel des Transistors 41, der in der in 16A dargestellten Speicherzelle 21 enthalten ist, und 77B stellt ein Modifikationsbeispiel des Transistors 42 dar, der in der in 16A dargestellten Speicherzelle 21 enthalten ist. 77A stellt ein Beispiel dar, in dem die Halbleiterschicht 113a von den in der Y-Richtung angeordneten Transistoren 41 geteilt wird, d. h. in dem die Halbleiterschicht 113a von den in den Speicherzellen in der gleichen Spalte enthaltenen Transistoren 41 geteilt wird. 77B stellt ein Beispiel dar, in dem die Halbleiterschicht 113b von den in der Y-Richtung angeordneten Transistoren 42 geteilt wird, d. h. in dem die Halbleiterschicht 113b von den Transistoren 42 geteilt wird, die in den Speicherzellen in der gleichen Spalte enthalten sind.
  • 78A stellt ein Modifikationsbeispiel des in 77A dargestellten Transistors 41 dar, und 78B ist eine Planansicht davon, die von der Rückseite der 78A in der Z-Richtung gesehen wird. 79A stellt ein Modifikationsbeispiel des in 77B dargestellten Transistors 42 dar, und 79B ist eine Planansicht davon, die von der Rückseite der 79A in der Z-Richtung gesehen wird. Es sei angemerkt, dass dann, wenn beispielsweise 78A und 79A als Draufsichten bezeichnet werden, 78B und 79B als Untersichten bezeichnet werden können.
  • 78A und 78B stellen ein Beispiel dar, in dem sich der Seitenendabschnitt der Halbleiterschicht 113a in der X-Richtung weiter außen befindet als der Seitenendabschnitt der leitfähigen Schicht 112a, der dem Öffnungsabschnitt 121a nicht zugewandt ist, und 79A und 79B stellen ein Beispiel dar, in dem sich der Seitenendabschnitt der Halbleiterschicht 113b in der X-Richtung weiter außen befindet als der Seitenendabschnitt der leitfähigen Schicht 112b, die dem Öffnungsabschnitt 121b nicht zugewandt ist. Die in 78A und 78B dargestellte Struktur kann als Struktur angesehen werden, die durch Kombination der in 75A und 77A dargestellten Strukturen erhalten wird, und die in 79A und 79B dargestellte Struktur kann als Struktur angesehen werden, die durch Kombination der in 75B und 77B dargestellten Strukturen erhalten wird.
  • 80A stellt ein Modifikationsbeispiel des in 21A dargestellten Transistors 41 dar und stellt ein Beispiel dar, in dem sich ein Teil des Öffnungsabschnitts 121 a mit der leitfähigen Schicht 111 a nicht überlappt. In dem in 80A dargestellten Beispiel kann beispielsweise eine Parasitärkapazität zwischen der leitfähigen Schicht 111 a und der leitfähigen Schicht 115a klein sein. In dem in 21A dargestellten Beispiel kann die Breite des Source-Bereichs oder des Drain-Bereichs erweitert werden.
  • 80B stellt ein Modifikationsbeispiel des in 80A dargestellten Transistors 41 und stellt ein Beispiel dar, in dem sich die zentrale Achse der sich in der Y-Richtung erstreckenden leitfähigen Schicht 111 a mit dem Mittelpunkt des Öffnungsabschnitts 121a nicht überlappt. 80B stellt ein Beispiel dar, in dem sich der rechte Seitenendabschnitt der leitfähigen Schicht 111a mit dem Öffnungsabschnitt 121a nicht überlappt und der linke Seitenendabschnitt der leitfähigen Schicht 111a einen Bereich umfasst, der sich mit dem Öffnungsabschnitt 121a überlappt. Es sei angemerkt, dass sowohl der linke Seitenendabschnitt als auch der rechte Seitenendabschnitt der leitfähigen Schicht 111 a einen Bereich umfassen können oder nicht umfassen können, der sich mit dem Öffnungsabschnitt 121 a überlappt.
  • 81A stellt ein Modifikationsbeispiel des in 21A dargestellten Transistors 41 dar und stellt ein Beispiel dar, in dem sich der Seitenendabschnitt der Halbleiterschicht 113a in der X-Richtung weiter außen befindet als der Seitenendabschnitt der leitfähigen Schicht 111a. In dem in 81A dargestellten Beispiel umfasst die Halbleiterschicht 113a einen Bereich, der sich mit der leitfähigen Schicht 111a nicht überlappt.
  • 81B stellt ein Modifikationsbeispiel des in 81A dargestellten Transistors 41 dar und stellt ein Beispiel dar, in dem sich der Seitenendabschnitt der Halbleiterschicht 113a in der Y-Richtung weiter außen befindet als der Seitenendabschnitt der leitfähigen Schicht 112a. In dem in 81B dargestellten Beispiel umfasst die Halbleiterschicht 113a einen Bereich, der sich mit der leitfähigen Schicht 112a nicht überlappt.
  • 82A und 82B stellen Modifikationsbeispiele des in 81A bzw. 81B dargestellten Transistors 41 dar und stellen Beispiele dar, in denen die Halbleiterschicht 113a von den in der X-Richtung angeordneten Transistoren 41 geteilt wird, d. h. in denen die Halbleiterschicht 113a von den in den Speicherzellen in der gleichen Zeile enthaltenen Transistoren 41 geteilt wird.
  • Unter den in 75A bis 82B dargestellten Strukturen können die in 75A, 76A, 77A, 78A und 78B dargestellten Transistoren 41 beispielsweise als in 1B1, 2A, 3A1, 12B und 13A dargestellte Transistoren 41 verwendet werden. Die in 80A bis 82B dargestellten Transistoren 41 können beispielsweise als in 1 B2, 8A und 9A1 dargestellte Transistoren 41 verwendet werden. Des Weiteren können die in 75B, 76B, 77B, 79A und 79B dargestellten Transistoren 42 beispielsweise als in 1B1, 1B2, 2A, 3A1, 8A, 9A1, 12B, 13A, 14A und 14B dargestellte Transistoren 42 verwendet werden. Es sei angemerkt, dass in einigen Fällen mindestens ein Teil der in 75A, 76A, 77A, 78A und 78B dargestellten Strukturen beispielsweise auf die in 1B2, 8A und 9A1 dargestellten Transistoren 41 angewendet werden kann. Des Weiteren kann in einigen Fällen mindestens ein Teil der in 80A bis 82B dargestellten Strukturen beispielsweise auf die in 1B1, 2A, 3A1, 12B und 13A dargestellten Transistoren 41 angewendet werden.
  • <Materialien für eine Halbleitervorrichtung>
  • Nachstehend werden Materialien beschrieben, die für eine Halbleitervorrichtung verwendet werden können.
  • [Substrat]
  • Als Substrat, über dem der Transistor 41, der Transistor 42 und der Kondensator 51 ausgebildet werden, kann beispielsweise ein Isolatorsubstrat, ein Halbleitersubstrat oder ein Leitersubstrat verwendet werden. Beispiele für das Isolatorsubstrat umfassen ein Glassubstrat, ein Quarzsubstrat, ein Saphirsubstrat, ein stabilisiertes Zirconiumoxid-Substrat (z. B. ein Yttriumstabilisiertes Zirconiumoxid-Substrat) und ein Harzsubstrat. Beispiele für das Halbleitersubstrat umfassen ein Halbleitersubstrat aus Silizium oder Germanium und ein Verbindungshalbleitersubstrat aus Siliziumkarbid, Siliziumgermanium, Galliumarsenid, Indiumphosphid, Zinkoxid oder Galliumoxid. Es wird ein Halbleitersubstrat, in dem ein Isolatorbereich in dem vorstehenden Halbleitersubstrat bereitgestellt ist, wie z. B. ein Silizium-auf-Isolator- (silicon on insulator, SOI-) Substrat, oder dergleichen verwendet. Beispiele für das Leitersubstrat umfassen ein Graphitsubstrat, ein Metallsubstrat, ein Legierungssubstrat und ein leitendes Harzsubstrat. Weitere Beispiele umfassen ein Substrat, das ein Nitrid von Metall enthält, und ein Substrat, das ein Oxid von Metall enthält, ein Isolatorsubstrat, das mit einem Leiter oder einem Halbleiter versehen ist, ein Halbleitersubstrat, das mit einem Leiter oder einem Isolator versehen ist, und ein Leitersubstrat, das mit einem Halbleiter oder einem Isolator versehen ist. Alternativ kann ein beliebiges dieser Substrate, über dem ein Element bereitgestellt ist, verwendet werden.
  • [Isolator]
  • Beispiele für einen Isolator umfassen ein isolierendes Oxid, ein isolierendes Nitrid, ein isolierendes Oxynitrid, ein isolierendes Nitridoxid, ein isolierendes Metalloxid, ein isolierendes Metalloxynitrid und ein isolierendes Metallnitridoxid.
  • Mit einer weiteren Miniaturisierung und einer höheren Integration eines Transistors kann beispielsweise ein Problem, wie z. B. ein Leckstrom, wegen einer dünn gemachten Gate-Isolierschicht entstehen. Wenn ein Material mit hohem k für den als Gate-Isolierschicht dienenden Isolator verwendet wird, kann die Spannung zu dem Zeitpunkt des Betriebs des Transistors verringert werden, während die physikalische Dicke beibehalten wird. Außerdem kann die äquivalente Oxidfilmdicke (equivalent oxide thickness, EOT) des Isolators, der als Gate-Isolierschicht dient, verringert werden. Im Gegensatz dazu kann dann, wenn ein Material mit niedriger Dielektrizitätskonstante für den Isolator, der als Zwischenschicht-Isolierschicht dient, verwendet wird, die Parasitärkapazität, die zwischen Leitungen gebildet wird, verringert werden. Demzufolge wird vorzugsweise ein Material je nach der Funktion eines Isolators ausgewählt. Es sei angemerkt, dass ein Material mit niedriger Dielektrizitätskonstante ein Material mit hoher dielektrischer Festigkeit ist.
  • Beispiele für ein Material mit hoher Dielektrizitätskonstante (ein Material mit hohem k) umfassen Aluminiumoxid, Galliumoxid, Hafniumoxid, Tantaloxid, Zirconiumoxid, Hafniumzirconiumoxid, ein Oxid, das Aluminium und Hafnium enthält, ein Oxynitrid, das Aluminium und Hafnium enthält, ein Oxid, das Silizium und Hafnium enthält, ein Oxynitrid, das Silizium und Hafnium enthält, und ein Nitrid, das Silizium und Hafnium enthält.
  • Beispiele für ein Material mit niedriger Dielektrizitätskonstante umfassen anorganische isolierende Materialien, wie z. B. Siliziumoxid, Siliziumoxynitrid und Siliziumnitridoxid, und Harze, wie z. B. Polyester, Polyolefin, Polyamid (z. B. Nylon und Aramid), Polyimid, Polycarbonat und Acryl. Weitere Beispiele für ein anorganisches isolierendes Material mit niedriger Dielektrizitätskonstante umfassen Siliziumoxid, dem Fluor zugesetzt ist, Siliziumoxid, dem Kohlenstoff zugesetzt ist, und Siliziumoxid, dem Kohlenstoff und Stickstoff zugesetzt sind. Ein weiteres Beispiel ist poröses Siliziumoxid. Es sei angemerkt, dass das oben aufgeführte Siliziumoxid Stickstoff enthalten kann. Siliziumoxid kann beispielsweise unter Verwendung von Organosilan, wie z. B. Tetraethoxysilan (TEOS), ausgebildet werden.
  • Ein Transistor, der ein Metalloxid enthält, kann stabile elektrische Eigenschaften aufweisen, wenn er von einem Isolator mit einer Funktion zum Verhindern des Durchgangs von Verunreinigungen und Sauerstoff umschlossen wird. Der Isolator, der eine Funktion zum Verhindern des Durchgangs von Verunreinigungen und Sauerstoff aufweist, kann beispielsweise eine einschichtige Struktur oder eine mehrschichtige Struktur aus einem Isolator aufweisen, der Bor, Kohlenstoff, Stickstoff, Sauerstoff, Fluor, Magnesium, Aluminium, Silizium, Phosphor, Chlor, Argon, Gallium, Germanium, Yttrium, Zirconium, Lanthan, Neodym, Hafnium oder Tantal enthält. Als Isolator mit einer Funktion zum Verhindern des Durchgangs von Verunreinigungen und Sauerstoff kann insbesondere ein Metalloxid, wie z. B. Aluminiumoxid, Magnesiumoxid, Galliumoxid, Germaniumoxid, Yttriumoxid, Zirconiumoxid, Lanthanoxid, Neodymoxid, Hafniumoxid oder Tantaloxid, oder ein Metallnitrid, wie z. B. Aluminiumnitrid, Siliziumnitridoxid oder Siliziumnitrid, verwendet werden.
  • Ein Isolator, der in Kontakt mit einem Halbleiter ist oder in der Nähe der Halbleiterschicht bereitgestellt wird, wie z. B. eine Gate-Isolierschicht, umfasst vorzugsweise einen Bereich mit überschüssigem Sauerstoff. Wenn beispielsweise ein Isolator mit einem Bereich mit überschüssigem Sauerstoff in Kontakt mit einer Halbleiterschicht ist oder in der Nähe der Halbleiterschicht bereitgestellt wird, kann die Anzahl von Sauerstofffehlstellen in der Halbleiterschicht verringert werden. Beispiele für einen Isolator, in dem ein Bereich mit überschüssigem Sauerstoff leicht gebildet wird, umfassen Siliziumoxid, Siliziumoxynitrid und poröses Siliziumoxid.
  • Beispiele für den Isolator mit einer Sperreigenschaft gegen Sauerstoff umfassen ein Oxid, das Aluminium und/oder Hafnium enthält, ein Oxid, das Hafnium und Silizium enthält (Hafniumsilikat), Magnesiumoxid, Galliumoxid, Galliumzinkoxid, Indium-Gallium-Zink-Oxid, Siliziumnitrid und Siliziumnitridoxid. Beispiele für das Oxid, das Aluminium und/oder Hafnium enthält, umfassen Aluminiumoxid, Hafniumoxid und ein Oxid, das Aluminium und Hafnium enthält (Hafniumaluminat).
  • Beispiele für einen Isolator mit einer Sperreigenschaft gegen Wasserstoff umfassen Aluminiumoxid, Magnesiumoxid, Hafniumoxid, Galliumoxid, Indiumgalliumzinkoxid, Siliziumnitrid und Siliziumnitridoxid.
  • Ein Isolator mit einer Sperreigenschaft gegen Sauerstoff und ein Isolator mit einer Sperreigenschaft gegen Wasserstoff können jeweils als Isolator mit einer Sperreigenschaft gegen Sauerstoff und/oder Wasserstoff angesehen werden.
  • Beispiele für einen Isolator mit einer Funktion zum Einfangen oder Fixieren von Wasserstoff umfassen ein Oxid, das Magnesium enthält, und ein Oxid, das Aluminium und/oder Hafnium enthält. Diese Oxide weisen vorzugsweise jeweils eine amorphe Struktur auf. In einem derartigen Oxid mit einer amorphen Struktur weist ein Sauerstoffatom eine offene Bindung (dangling bond) auf und das Oxid weist in einigen Fällen eine Funktion zum Einfangen oder Fixieren von Wasserstoff mit der offenen Bindung auf. Obwohl diese Oxide vorzugsweise eine amorphe Struktur aufweisen, kann ein Kristallbereich teilweise gebildet werden.
  • Es sei angemerkt, dass in dieser Beschreibung und dergleichen ein isolierender Sperrfilm einen Isolierfilm bezeichnet, der eine Sperreigenschaft aufweist. Eine Sperreigenschaft bezeichnet eine Eigenschaft, die eine Diffusion von einer Zielsubstanz kaum ermöglicht (auch als Eigenschaft, die einen Durchgang einer Zielsubstanz kaum ermöglicht, niedrige Durchlässigkeit einer Zielsubstanz oder Funktion zum Verhindern einer Diffusion einer Zielsubstanz bezeichnet). Es sei angemerkt, dass eine Funktion zum Einfangen oder Fixieren (auch als Gettering bezeichnet) einer Zielsubstanz als Sperreigenschaft umformuliert werden kann. Es sei angemerkt, dass Wasserstoff, der als Zielsubstanz beschrieben wird, mindestens eines von einem Wasserstoffatom, einem Wasserstoffmolekül, einem Wassermolekül, einer Substanz, die an Wasserstoff gebunden wird, wie z. B. OH-, und dergleichen bezeichnet. Sofern nicht anders festgelegt, bezeichnet eine Verunreinigung, die als Zielsubstanz beschrieben wird, eine Verunreinigung in einem Kanalbildungsbereich oder einer Halbleiterschicht und sie bezeichnet z. B. mindestens eines von einem Wasserstoffatom, einem Wasserstoffmolekül, einem Wassermolekül, einem Stickstoffatom, einem Stickstoffmolekül, einem Stickstoffoxidmolekül (z. B. N2O, NO oder NO2), einem Kupferatom und dergleichen. Sauerstoff, der als Zielsubstanz beschrieben wird, bezeichnet beispielsweise mindestens eines von einem Sauerstoffatom, einem Sauerstoffmolekül und dergleichen. Insbesondere bezeichnet eine Sperreigenschaft gegen Sauerstoff eine Eigenschaft, die eine Diffusion von mindestens einem von einem Sauerstoffatom, einem Sauerstoffmolekül und dergleichen kaum ermöglicht.
  • [Leiter]
  • Für den Leiter wird vorzugsweise ein Metallelement, das aus Aluminium, Chrom, Kupfer, Silber, Gold, Platin, Tantal, Nickel, Titan, Molybdän, Wolfram, Hafnium, Vanadium, Niob, Mangan, Magnesium, Zirconium, Beryllium, Indium, Ruthenium, Iridium, Strontium, Lanthan und dergleichen ausgewählt wird, eine Legierung, die ein beliebiges der vorstehenden Metallelemente enthält, eine Legierung, die eine Kombination der vorstehenden Metallelemente enthält, oder dergleichen verwendet. Als Legierung, die ein beliebiges der vorstehenden Metallelemente enthält, kann ein Nitrid der Legierung oder ein Oxid der Legierung verwendet werden. Beispielsweise wird vorzugsweise Tantalnitrid, Titannitrid, Wolfram, ein Nitrid, das Titan und Aluminium enthält, ein Nitrid, das Tantal und Aluminium enthält, Rutheniumoxid, Rutheniumnitrid, ein Oxid, das Strontium und Ruthenium enthält, ein Oxid, das Lanthan und Nickel enthält, oder dergleichen verwendet. Es kann ein Halbleiter mit hoher elektrischer Leitfähigkeit, typischerweise polykristallines Silizium, das ein Verunreinigungselement, wie z. B. Phosphor, enthält, oder ein Silizid, wie z. B. Nickelsilizid, verwendet werden.
  • Ein leitendes Material, das Stickstoff enthält, wie z. B. ein Nitrid, das Tantal enthält, ein Nitrid, das Titan enthält, ein Nitrid, das Molybdän enthält, ein Nitrid, das Wolfram enthält, ein Nitrid, das Ruthenium enthält, ein Nitrid, das Tantal und Aluminium enthält, oder ein Nitrid, das Titan und Aluminium enthält, ein leitendes Material, das Sauerstoff enthält, wie z. B. Rutheniumoxid, ein Oxid, das Strontium und Ruthenium enthält, oder ein Oxid, das Lanthan und Nickel enthält, oder ein Material, das ein Metallelement, wie z. B. Titan, Tantal oder Ruthenium, enthält, wird bevorzugt, da es ein leitendes Material, das nicht leicht oxidiert wird, ein leitendes Material mit einer Funktion zum Verhindern einer Diffusion von Sauerstoff oder ein Material ist, das auch nach der Absorption von Sauerstoff seine Leitfähigkeit aufrechterhält. Als Beispiele für das leitfähige Material enthaltend Sauerstoff kann Indiumoxid enthaltend Wolframoxid, Indiumoxid enthaltend Titanoxid, Indiumzinnoxid, Indiumzinnoxid enthaltend Titanoxid, Indiumzinnoxid, dem Silizium zugesetzt ist, Indiumzinkoxid, Indiumzinkoxid enthaltend Wolframoxid und dergleichen angegeben werden. In dieser Beschreibung und dergleichen kann ein leitfähiges Material enthaltend Sauerstoff als Oxidleiter bezeichnet werden.
  • Ferner wird ein leitendes Material bevorzugt, das Wolfram, Kupfer oder Aluminium als Hauptkomponente enthält, da es eine hohe Leitfähigkeit aufweist.
  • Leiter, die unter Verwendung von beliebigen der vorstehenden Materialien ausgebildet werden, können übereinander angeordnet werden. Beispielsweise kann eine mehrschichtige Struktur, bei der ein Material, das das vorstehende Metallelement enthält, und ein sauerstoffhaltiges leitendes Material kombiniert werden, verwendet werden. Alternativ kann eine mehrschichtige Struktur, bei der ein Material, das das vorstehende Metallelement enthält, und ein stickstoffhaltiges leitendes Material kombiniert werden, verwendet werden. Alternativ kann auch eine mehrschichtige Struktur, bei der ein Material, das das vorstehende Metallelement enthält, ein sauerstoffhaltiges leitendes Material und ein stickstoffhaltiges leitendes Material kombiniert werden, verwendet werden.
  • In dem Fall, in dem ein Metalloxid für den Kanalbildungsbereich des Transistors verwendet wird, wird eine mehrschichtige Struktur, bei der ein Material, das das vorstehende Metallelement enthält, und ein sauerstoffhaltiges leitendes Material kombiniert werden, für den Leiter, der als Gate-Elektrode dient, vorzugsweise verwendet. In diesem Fall wird das sauerstoffhaltige leitende Material vorzugsweise auf der Seite des Kanalbildungsbereichs bereitgestellt. Wenn das sauerstoffhaltige leitende Material auf der Seite des Kanalbildungsbereichs bereitgestellt wird, wird Sauerstoff, der von dem leitenden Material abgegeben wird, dem Kanalbildungsbereich leicht zugeführt.
  • Insbesondere wird vorzugsweise ein leitendes Material, das Sauerstoff und ein Metallelement enthält, das in dem Metalloxid enthalten ist, in dem der Kanal gebildet wird, für den als Gate-Elektrode dienenden Leiter verwendet. Es kann ein leitendes Material verwendet werden, das das vorstehende Metallelement und Stickstoff enthält. Beispielsweise kann ein stickstoffhaltiges leitendes Material, wie z. B. Titannitrid oder Tantalnitrid, verwendet werden. Es kann eines oder mehrere von einem Indiumzinnoxid, einem Indiumoxid, das Wolframoxid enthält, einem Indiumzinkoxid, das Wolframoxid enthält, einem Indiumoxid, das Titanoxid enthält, einem Indiumzinnoxid, das Titanoxid enthält, einem Indiumzinkoxid und einem Indiumzinnoxid, dem Silizium zugesetzt ist, verwendet werden. Indium-Gallium-Zink-Oxid, das Stickstoff enthält, kann verwendet werden. Unter Verwendung eines derartigen Materials kann Wasserstoff, der in dem Metalloxid enthalten ist, in dem der Kanal gebildet wird, in einigen Fällen eingefangen werden. Alternativ kann Wasserstoff, der von einem umgebenden Isolator oder dergleichen eindringt, in einigen Fällen eingefangen werden.
  • [Metalloxid]
  • Ein Metalloxid weist in einigen Fällen einen Gitterdefekt auf. Beispiele für den Gitterdefekt umfassen Punktdefekte, wie z. B. eine atomare Fehlstelle und ein exotisches Atom, lineare Defekte, wie z. B. eine Versetzung, Flächendefekte, wie z. B. eine Kristallkorngrenze, und Volumendefekte, wie z. B. einen Hohlraum. Beispiele für einen Faktor beim Erzeugen eines Gitterdefekts umfassen eine Abweichung des Anteils der Atomanzahl in Bestandselementen (einen Überschuss oder einen Mangel an Atomen als Bestandteil) und eine Verunreinigung.
  • Wenn ein Metalloxid für eine Halbleiterschicht eines Transistors verwendet wird, könnte ein Gitterdefekt in dem Metalloxid die Erzeugung, den Einfang oder dergleichen eines Ladungsträgers verursachen. Wenn ein Metalloxid mit einer großen Anzahl von Gitterdefekten für eine Halbleiterschicht eines Transistors verwendet wird, könnten daher die elektrischen Eigenschaften des Transistors unstabil sein. Deshalb weist ein Metalloxid, das für eine Halbleiterschicht eines Transistors verwendet wird, vorzugsweise eine kleine Anzahl von Gitterdefekten auf.
  • Bezüglich eines Transistors, bei dem ein Metalloxid verwendet wird, werden dann, wenn insbesondere Sauerstofffehlstellen (Vo) und Verunreinigungen in einem Kanalbildungsbereich des Metalloxids vorhanden sind, die elektrischen Eigenschaften des Transistors leicht verändert und seine Zuverlässigkeit könnte verschlechtert werden. In einigen Fällen bildet Wasserstoff in der Umgebung der Sauerstofffehlstellen VoH und erzeugt ein als Ladungsträger dienendes Elektron. Deshalb ist es wahrscheinlich, dass dann, wenn der Kanalbildungsbereich in dem Metalloxid Sauerstofffehlstellen enthält, der Transistor selbstleitende Eigenschaften aufweist (ein Kanal wird erzeugt, auch wenn keine Spannung an eine Gate-Elektrode angelegt wird, und ein Strom durch den Transistor fließt). Daher werden die Sauerstofffehlstellen und die Verunreinigungen in dem Kanalbildungsbereich in dem Metalloxid vorzugsweise so weit wie möglich verringert. Mit anderen Worten: Das Metalloxid umfasst vorzugsweise einen i-Typ- (intrinsischen) oder im Wesentlichen i-Typ-Kanalbildungsbereich mit einer niedrigen Ladungsträgerkonzentration.
  • Die Art eines Gitterdefekts, der wahrscheinlich in einem Metalloxid vorhanden ist, und die Anzahl von Gitterdefekten, die vorhanden sind, variieren abhängig von der Struktur des Metalloxids, einem Verfahren zum Ausbilden des Metalloxids oder dergleichen.
  • Strukturen von Metalloxiden werden in eine einkristalline Struktur und weitere Strukturen (nicht-einkristalline Strukturen) klassifiziert. Beispiele für nicht-einkristalline Strukturen umfassen eine CAAC-Struktur, eine polykristalline Struktur, eine nc-Struktur, eine amorphähnliche (a-ähnliche) Struktur und eine amorphe Struktur. Eine a-ähnliche Struktur weist eine Struktur zwischen einer nc-Struktur und einer amorphen Struktur auf.
  • Ein Metalloxid mit einer a-ähnlichen Struktur und ein Metalloxid mit einer amorphen Struktur enthalten jeweils einen Hohlraum oder einen Bereich mit niedriger Dichte. Das heißt, dass ein Metalloxid mit einer a-ähnlichen Struktur und ein Metalloxid mit einer amorphen Struktur jeweils eine niedrigere Kristallinität aufweisen als ein Metalloxid mit einer nc-Struktur und ein Metalloxid mit einer CAAC-Struktur. Außerdem weist ein Metalloxid mit einer a-ähnlichen Struktur eine höhere Wasserstoffkonzentration in dem Metalloxid auf als ein Metalloxid mit einer nc-Struktur und ein Metalloxid mit einer CAAC-Struktur. Daher ist es wahrscheinlich, dass ein Gitterdefekt in einem Metalloxid mit einer a-ähnlichen Struktur und einem Metalloxid mit einer amorphen Struktur erzeugt wird.
  • Deshalb wird vorzugsweise ein Metalloxid mit hoher Kristallinität für eine Halbleiterschicht eines Transistors verwendet. Beispielsweise wird vorzugsweise ein Metalloxid mit einer CAAC-Struktur oder ein Metalloxid mit einer einkristallinen Struktur verwendet. Indem das Metalloxid für einen Transistor verwendet wird, kann der Transistor vorteilhafte elektrische Eigenschaften aufweisen. Außerdem kann der Transistor eine hohe Zuverlässigkeit aufweisen.
  • Für den Kanalbildungsbereich eines Transistors wird vorzugsweise ein Metalloxid verwendet, das den Durchlassstrom des Transistors erhöht. Um den Durchlassstrom des Transistors zu erhöhen, wird die Ladungsträgerbeweglichkeit des Metalloxids erhöht, das für den Transistor verwendet wird. Um die Ladungsträgerbeweglichkeit des Metalloxids zu erhöhen, muss die Übertragung von Ladungsträgern (Elektronen im Falle eines n-Kanal-Transistors) gefördert werden oder müssen Streufaktoren, die zu der Ladungsträgerübertragung beeinflussen, verringert werden. Es sei angemerkt, dass die Ladungsträger von der Source über den Kanalbildungsbereich zu dem Drain fließen. Somit kann der Durchlassstrom des Transistors erhöht werden, indem ein Kanalbildungsbereich bereitgestellt wird, über den Ladungsträger leicht in die Kanallängsrichtung fließen können.
  • Hier wird vorzugsweise ein Metalloxid mit hoher Kristallinität für ein Metalloxid verwendet, das einen Kanalbildungsbereich umfasst. Der Kristall weist vorzugsweise eine Kristallstruktur auf, bei der eine Vielzahl von Schichten (z. B. eine erste Schicht, eine zweite Schicht und eine dritte Schicht) übereinander angeordnet ist. Das heißt, dass der Kristall eine geschichtete Kristallstruktur (auch als geschichteter Kristall oder geschichtete Struktur bezeichnet) aufweist. Dabei ist die Richtung der c-Achse des Kristalls die Richtung, in der die Vielzahl von Schichten übereinander angeordnet ist. Beispiele für ein Metalloxid, das den Kristall umfasst, umfassen einen einkristallinen Oxidhalbleiter, einen CAAC-OS und dergleichen.
  • Die c-Achse des vorstehenden Kristalls ist vorzugsweise in der normalen Richtung bezüglich der Bildungsoberfläche oder der Filmoberfläche des Metalloxids ausgerichtet. Dies ermöglicht, dass die Vielzahl von Schichten parallel oder im Wesentlichen parallel zu der Bildungsoberfläche oder der Filmoberfläche des Metalloxids angeordnet wird. Mit anderen Worten: Die Vielzahl von Schichten erstreckt sich in der Kanallängsrichtung.
  • Beispielsweise ist die vorstehende geschichtete Kristallstruktur, die drei Schichten umfasst, wie folgt. Die erste Schicht weist eine Koordinationsgeometrie von Atomen auf, die eine oktaedrische Struktur von Sauerstoff aufweist, bei der sich ein in der ersten Schicht enthaltenes Metall in dem Mittelpunkt befindet. Die zweite Schicht weist eine Koordinationsgeometrie von Atomen auf, die eine trigonale bipyramidale oder tetraedrische Struktur von Sauerstoff aufweist, bei der sich ein in der zweiten Schicht enthaltenes Metall in dem Mittelpunkt befindet. Die dritte Schicht weist eine Koordinationsgeometrie von Atomen auf, die eine trigonale bipyramidale oder tetraedrische Struktur von Sauerstoff aufweist, bei der sich ein in der dritten Schicht enthaltenes Metall in dem Mittelpunkt befindet.
  • Beispiele für die Kristallstruktur des vorstehenden Kristalls umfassen eine YbFe2O4-Struktur, eine Yb2Fe3O7-Struktur, ihre deformierten Strukturen und dergleichen.
  • Vorzugsweise besteht jede der ersten bis dritten Schichten aus einem Metallelement oder einer Vielzahl von Metallelementen, die die gleiche Valenz aufweisen, und Sauerstoff. Die Valenz des einen oder der Vielzahl von in der ersten Schicht enthaltenen Metallelementen ist vorzugsweise gleich der Valenz des einen oder der Vielzahl von in der zweiten Schicht enthaltenen Metallelementen. Die erste Schicht und die zweite Schicht können das gleiche Metallelement enthalten. Die Valenz des einen oder der Vielzahl von in der ersten Schicht enthaltenen Metallelementen unterscheidet sich vorzugsweise von der Valenz des einen oder der Vielzahl von in der dritten Schicht enthaltenen Metallelementen.
  • Die vorstehende Struktur kann die Kristallinität des Metalloxids erhöhen, was zu einer Erhöhung der Ladungsträgerbeweglichkeit des Metalloxids führt. Daher wird, indem das Metalloxid für den Kanalbildungsbereich des Transistors verwendet wird, der Durchlassstrom des Transistors erhöht, was zu einer Verbesserung der elektrischen Eigenschaften des Transistors führt.
  • Beispiele für das Metalloxid in einer Ausführungsform der vorliegenden Erfindung umfassen Indiumoxid, Galliumoxid und Zinkoxid. Das Metalloxid in einer Ausführungsform der vorliegenden Erfindung enthält vorzugsweise mindestens Indium (In) oder Zink (Zn). Das Metalloxid enthält vorzugsweise zwei oder drei Arten, die aus Indium, dem Element M und Zink ausgewählt werden. Das Element M ist ein Metallelement oder ein Halbmetallelement mit hoher Bindungsenergie an Sauerstoff, wie z. B. ein Metallelement oder ein Halbmetallelement, dessen Bindungsenergie an Sauerstoff höher ist als diejenige von In. Konkrete Beispiele für das Element M umfassen Aluminium, Gallium, Zinn, Yttrium, Titan, Vanadium, Chrom, Mangan, Eisen, Kobalt, Nickel, Zirconium, Molybdän, Hafnium, Tantal, Wolfram, Lanthan, Cer, Neodym, Magnesium, Calcium, Strontium, Barium, Bor, Silizium, Germanium und Antimon. Das Element M, das in dem Metalloxid enthalten ist, ist bevorzugt eines oder mehrere der vorstehenden Elemente, bevorzugter eines oder mehrere ausgewählt aus Aluminium, Gallium, Zinn und Yttrium, noch bevorzugter Gallium. Wenn das in dem Metalloxid enthaltene Element M Gallium ist, umfasst das Metalloxid in einer Ausführungsform der vorliegenden Erfindung vorzugsweise eines oder mehrere von Indium, Gallium und Zink. In dieser Beschreibung und dergleichen können ein Metallelement und ein Halbmetallelement kollektiv als „Metallelement“ bezeichnet werden, und ein „Metallelement“ in dieser Beschreibung und dergleichen kann ein Halbmetallelement bezeichnen.
  • Als Metalloxid in einer Ausführungsform der vorliegenden Erfindung kann beispielsweise Indium-Zink-Oxid (In-Zn-Oxid), Indium-Zinn-Oxid (In-Sn-Oxid), Indium-Titan-Oxid (In-Ti-Oxid), Indium-Gallium-Oxid (In-Ga-Oxid), Indium-Gallium-Aluminium-Oxid (In-Ga-Al-Oxid), Indium-Gallium-Zinn-Oxid (auch als In-Ga-Sn-Oxid oder IGTO bezeichnet), Gallium-Zink-Oxid (auch als Ga-Zn-Oxid oder GZO bezeichnet), Aluminium-Zink-Oxid (auch als Al-Zn-Oxid oder AZO bezeichnet), Indium-Aluminium-Zink-Oxid (auch als In-Al-Zn-Oxid oder IAZO bezeichnet), Indium-Zinn-Zink-Oxid (In-Sn-Zn-Oxid), Indium-Titan-Zink-Oxid (In-Ti-Zn-Oxid), Indium-Gallium-Zink-Oxid (auch als In-Ga-Zn-Oxid oder IGZO bezeichnet), Indium-Gallium-Zinn-Zink-Oxid (auch als In-Ga-Sn-Zn-Oxid oder IGZTO bezeichnet) oder Indium-Gallium-Aluminium-Zink-Oxid (auch als In-Ga-Al-Zn-Oxid, IGAZO oder IAGZO bezeichnet) verwendet werden. Alternativ kann Indium-Zinn-Oxid enthaltend Silizium, Gallium-Zinn-Oxid (Ga-Sn-Oxid), Aluminium-Zinn-Oxid (Al-Sn-Oxid) oder dergleichen verwendet werden. Alternativ kann das vorstehend beschriebene Oxid mit einer amorphen Struktur verwendet werden. Beispielsweise kann Indiumoxid mit einer amorphen Struktur, Indiumzinnoxid mit einer amorphen Struktur oder dergleichen verwendet werden.
  • Durch Erhöhung des Anteils der Anzahl von Indiumatomen in der Gesamtanzahl von Atomen von allen in dem Metalloxid enthaltenen Metallelementen kann die Feldeffektbeweglichkeit des Transistors erhöht werden.
  • Anstelle von Indium oder zusätzlich zu Indium kann das Metalloxid eine oder mehrere Arten von Metallelementen enthalten, deren Periodennummer in dem Periodensystem groß ist. Wenn die Überlappung von Orbitalen von Metallelementen größer wird, gibt es die Tendenz, dass das Metalloxid eine höhere Ladungsträgerleitung aufweist. Daher kann dann, wenn ein Metallelement mit einer großen Periodennummer in dem Metalloxid enthalten ist, die Feldeffektbeweglichkeit des Transistors in einigen Fällen erhöht werden. Als Beispiele für das Metallelement mit einer großen Periodennummer werden die Metallelemente, die zu der Periode 5 gehören, und diejenigen, die zu der Periode 6 gehören, angegeben. Konkrete Beispiele für das Metallelement umfassen Yttrium, Zirconium, Silber, Cadmium, Zinn, Antimon, Barium, Blei, Bismut, Lanthan, Cer, Praseodym, Neodym, Promethium, Samarium und Europium. Es sei angemerkt, dass Lanthan, Cer, Praseodym, Neodym, Promethium, Samarium und Europium als leichte Seltenerdelemente bezeichnet werden.
  • Das Metalloxid kann eine oder mehrere Arten enthalten, die aus Nichtmetallelementen ausgewählt werden. Ein Transistor, der das Metalloxid enthält, das ein Nichtmetallelement enthält, kann in einigen Fällen eine hohe Feldeffektbeweglichkeit aufweisen. Beispiele für das Nichtmetallelement umfassen Kohlenstoff, Stickstoff, Phosphor, Schwefel, Selen, Fluor, Chlor, Brom und Wasserstoff.
  • Durch Erhöhung des Anteils der Anzahl von Zinkatomen in der Gesamtanzahl von Atomen von allen in dem Metalloxid enthaltenen Metallelementen weist das Metalloxid eine hohe Kristallinität auf, so dass die Diffusion von Verunreinigungen in dem Metalloxid verhindert werden kann. Folglich wird eine Änderung der elektrischen Eigenschaften des Transistors unterdrückt, und der Transistor kann eine hohe Zuverlässigkeit aufweisen.
  • Durch Erhöhung des Anteils der Anzahl von Atomen des Elements M in der Gesamtanzahl von Atomen von allen in dem Metalloxid enthaltenen Metallelementen kann verhindert werden, dass Sauerstofffehlstellen in dem Metalloxid ausgebildet werden. Dementsprechend wird die Erzeugung von Ladungsträgern aufgrund von Sauerstofffehlstellen verhindert, was den Sperrstrom des Transistors verringert. Des Weiteren wird eine Änderung der elektrischen Eigenschaften des Transistors unterdrückt, und der Transistor kann eine hohe Zuverlässigkeit aufweisen.
  • Durch Erhöhung des Anteils der Anzahl von In-Atomen in der Gesamtanzahl von Atomen von allen in dem Metalloxid enthaltenen Metallelementen können ein hoher Durchlassstrom und hohe Frequenzeigenschaften des Transistors erhalten werden.
  • Bei dieser Ausführungsform wird in einigen Fällen In-Ga-Zn-Oxid als Beispiel für das Metalloxid beschrieben.
  • Zur Ausbildung eines Metalloxids mit der geschichteten Kristallstruktur werden vorzugsweise Atomschichten für jede Schicht ausgebildet. Durch ein ALD-Verfahren wird ein Metalloxid mit der geschichteten Kristallstruktur leicht ausgebildet.
  • Beispiele für das ALD-Verfahren umfassen ein thermisches ALD-Verfahren, bei dem ein Vorläufer und ein Reaktant lediglich durch thermische Energie miteinander reagieren, und ein plasmagestütztes ALD- (plasma enhanced ALD, PEALD-) Verfahren, bei dem ein durch Plasma angeregter Reaktant verwendet wird.
  • Bei einem ALD-Verfahren können Atomschichten für jede Schicht ausgebildet werden, und das ALD-Verfahren weist verschiedene Vorteile auf, wie z. B. die Ausbildung eines extrem dünnen Films, die Abscheidung auf einer Komponente mit einem hohen Seitenverhältnis, die Ausbildung eines Films mit geringen Defekten wie z. B. Nadellöchern, die Abscheidung mit einer ausgezeichneten Abdeckung und die Abscheidung bei niedriger Temperatur. Ein PEALD-Verfahren unter Verwendung von Plasma ist vorzuziehen, da die Abscheidung bei niedriger Temperatur in einigen Fällen möglich ist. Es sei angemerkt, dass einige bei dem ALD-Verfahren verwendete Vorläufer ein Element, wie z. B. Kohlenstoff oder Chlor, enthalten. Daher enthält ein Film, der durch das ALD-Verfahren ausgebildet wird, in einigen Fällen eine größere Menge an einem Element, wie z. B. Kohlenstoff oder Chlor, als ein Film, der durch ein anderes Abscheidungsverfahren ausgebildet wird. Es sei angemerkt, dass diese Elemente durch XPS oder SIMS quantifiziert werden können.
  • Wenn ein ALD-Verfahren als Abscheidungsverfahren eines Metalloxids verwendet wird, kann eine Abscheidungsbedingung mit einer hohen Substrattemperatur und/oder eine Behandlung zum Entfernen einer Verunreinigung einen Film mit geringeren Mengen an Kohlenstoff und Chlor ausbilden als in dem Fall, in dem ein ALD-Verfahren ohne die Bedingung und die Behandlung verwendet werden.
  • Beispielsweise wird eine Behandlung zum Entfernen einer Verunreinigung vorzugsweise während einer Abscheidung des Metalloxids in einer Sauerstoff enthaltenden Atmosphäre intermittierend durchgeführt. Des Weiteren wird eine Behandlung zum Entfernen einer Verunreinigung vorzugsweise in einer sauerstoffhaltigen Atmosphäre nach der Abscheidung des Metalloxids durchgeführt. Die Verunreinigungen in dem Film können durch Durchführen der Behandlung zum Entfernen einer Verunreinigung während und/oder nach der Abscheidung des Metalloxids entfernt werden. Dies kann verhindern, dass Verunreinigungen (z. B. Wasserstoff, Kohlenstoff und Stickstoff), die in einem Rohstoff, wie z. B. ein Vorläufer, enthalten sind, in dem Metalloxid verbleiben. Folglich kann die Verunreinigungskonzentration in dem Metalloxid verringert werden. Zudem kann die Kristallinität des Metalloxids erhöht werden.
  • Beispiele für die Behandlung zum Entfernen einer Verunreinigung umfassen eine Plasmabehandlung, eine Mikrowellenbehandlung und eine Wärmebehandlung.
  • Wenn eine Plasmabehandlung oder eine Mikrowellenbehandlung durchgeführt wird, ist die Substrattemperatur vorzugsweise höher als oder gleich Raumtemperatur (z. B. 25 °C), höher als oder gleich 100 °C, höher als oder gleich 200 °C, höher als oder gleich 300 °C oder höher als oder gleich 400 °C und niedriger als oder gleich 500 °C oder niedriger als oder gleich 450 °C. Die Temperatur der Wärmebehandlung ist vorzugsweise höher als oder gleich 100 °C, höher als oder gleich 200 °C, höher als oder gleich 300 °C oder höher als oder gleich 400 °C und niedriger als oder gleich 500 °C oder niedriger als oder gleich 450 °C.
  • Die Temperatur der Behandlung zum Entfernen einer Verunreinigung wird besonders vorzugsweise auf niedriger als oder gleich der maximalen Temperatur in dem Herstellungsprozess eines Transistors oder einer Halbleitervorrichtung eingestellt, wobei in diesem Fall der Verunreinigungsgehalt in dem Metalloxid verringert werden kann, ohne die Produktivität zu verringern. Wenn beispielsweise die maximale Temperatur beim Herstellen der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung niedriger als oder gleich 500 °C, bevorzugt niedriger als oder gleich 450 °C ist, kann die Produktivität der Halbleitervorrichtung verbessert werden.
  • Hierbei bezeichnet die Mikrowellenbehandlung beispielsweise eine Behandlung, bei der eine Einrichtung mit einer Stromquelle zum Erzeugen von hochdichtem Plasma unter Verwendung einer Mikrowelle verwendet wird. Es sei angemerkt, dass in dieser Beschreibung und dergleichen in einigen Fällen eine Mikrowelle eine elektromagnetische Welle mit einer Frequenz von höher als oder gleich 300 MHz und niedriger als oder gleich 300 GHz bezeichnet.
  • Die Mikrowellenbehandlung wird vorzugsweise zum Beispiel mit einer Mikrowellenbehandlungseinrichtung durchgeführt, bei der eine Stromquelle zum Erzeugen von hochdichtem Plasma unter Verwendung von Mikrowellen verwendet wird. Hier wird die Frequenz der Mikrowellenbehandlungseinrichtung bevorzugt auf höher als oder gleich 300 MHz und niedriger als oder gleich 300 GHz, bevorzugter auf höher als oder gleich 2,4 GHz und niedriger als oder gleich 2,5 GHz eingestellt, und kann beispielsweise 2,45 GHz sein. Hochdichte Sauerstoffradikale können mit hochdichtem Plasma erzeugt werden. Die elektrische Leistung der Stromquelle, die Mikrowellen der Mikrowellenbehandlungseinrichtung anlegt, wird bevorzugt auf höher als oder gleich 1000 W und niedriger als oder gleich 10000 W, bevorzugter auf höher als oder gleich 2000 W und niedriger als oder gleich 5000 W eingestellt. Eine Stromquelle kann in der Mikrowellenbehandlungseinrichtung enthalten sein, um HF an eine Seite des Substrats anzulegen. Ferner ermöglicht das Anlegen von HF an die Seite des Substrats, dass durch das hochdichte Plasma erzeugte Sauerstoffionen in effizienter Weise in einen Film eingeführt werden.
  • Die Mikrowellenbehandlung wird vorzugsweise unter reduziertem Druck durchgeführt, und der Druck ist bevorzugt höher als oder gleich 10 Pa und niedriger als oder gleich 1000 Pa, bevorzugter höher als oder gleich 300 Pa und niedriger als oder gleich 700 Pa. Die Behandlungstemperatur ist bevorzugt höher als oder gleich Raumtemperatur (25 °C) und niedriger als oder gleich 750 °C, bevorzugter höher als oder gleich 300 °C und niedriger als oder gleich 500 °C, und bevorzugter höher als oder gleich 400 °C und niedriger als oder gleich 450 °C.
  • Nach der Mikrowellenbehandlung oder der Plasmabehandlung kann sukzessiv eine Wärmebehandlung ohne Aussetzung an der Luft durchgeführt werden. Die Temperatur der Wärmebehandlung ist beispielsweise bevorzugt höher als oder gleich 100 °C und niedriger als oder gleich 750 °C, bevorzugter höher als oder gleich 300 °C und niedriger als oder gleich 500 °C, noch bevorzugter höher als oder gleich 400 °C und niedriger als oder gleich 450 °C.
  • Die Mikrowellenbehandlung kann beispielsweise unter Verwendung eines Sauerstoffgases und eines Argongases durchgeführt werden. Hier ist das Sauerstoff-Durchflussverhältnis (O2/(O2+Ar)) höher als 0 % und niedriger als oder gleich 100 %. Das Sauerstoff-Durchflussverhältnis (O2/(O2+Ar)) ist bevorzugt höher als 0 % und niedriger als oder gleich 50 %. Das Sauerstoff-Durchflussverhältnis (O2/(O2+Ar)) ist bevorzugter höher als oder gleich 10 % und niedriger als oder gleich 40 %. Das Sauerstoff-Durchflussverhältnis (O2/(O2+Ar)) ist noch bevorzugter höher als oder gleich 10 % und niedriger als oder gleich 30 %.
  • Die Wärmebehandlung wird in einer Stickstoffgasatmosphäre, einer Inertgasatmosphäre oder einer Atmosphäre durchgeführt, die ein Oxidationsgas mit 10 ppm oder mehr, 1 % oder mehr oder 10 % oder mehr enthält. In dem Fall, in dem beispielsweise die Wärmebehandlung in einer gemischten Atmosphäre eines Stickstoffgases und eines Sauerstoffgases durchgeführt wird, kann der Anteil des Sauerstoffgases vorzugsweise ungefähr 20 % sein. Die Wärmebehandlung kann unter reduziertem Druck durchgeführt werden. Alternativ kann die Wärmebehandlung auf die folgende Weise durchgeführt werden: Eine Wärmebehandlung wird in einer Atmosphäre eines Stickstoffgases oder eines Inertgases durchgeführt, und dann wird eine weitere Wärmebehandlung in einer Atmosphäre, die ein Oxidationsgas mit 10 ppm oder mehr, 1 % oder mehr oder 10 % oder mehr enthält, durchgeführt, um abgegebenen Sauerstoff zu kompensieren. Die Wärmebehandlung kann in einer Atmosphäre aus ultratrockener Luft (Luft, in der der Wassergehalt 20 ppm oder weniger, bevorzugt 1 ppm oder weniger, noch bevorzugter 10 ppb oder weniger beträgt) durchgeführt werden.
  • Indem die Wärmebehandlung auf diese Weise durchgeführt wird, kann eine in dem Metalloxid enthaltene Verunreinigung, wie z. B. Wasserstoff oder Kohlenstoff, entfernt werden. Beispielsweise kann Kohlenstoff in dem Metalloxid als CO2 und CO abgegeben werden, und Wasserstoff in dem Metalloxid kann als H2O abgegeben werden. Des Weiteren werden Metallatome und Sauerstoffatome gleichzeitig mit der Entfernung der Verunreinigung umgeordnet, wodurch die Kristallinität verbessert werden kann. Daher kann ein Metalloxid mit einer geschichteten Kristallstruktur mit hoher Kristallinität, besonders ein Metalloxid mit einer CAAC-Struktur, ausgebildet werden.
  • Im Unterschied zu einem Abscheidungsverfahren, bei dem Teilchen abgeschieden werden, die von einem Target abgegeben werden, wird beispielsweise bei einem ALD-Verfahren ein Film durch eine Reaktion an einer Oberfläche eines zu verarbeitenden Gegenstands ausgebildet. Daher ist ein ALD-Verfahren ein Abscheidungsverfahren, das mit geringerer Wahrscheinlichkeit von der Form eines zu verarbeitenden Gegenstands beeinflusst wird und daher eine vorteilhafte Stufenabdeckung ermöglicht. Insbesondere kann beispielsweise ein ALD-Verfahren eine ausgezeichnete Stufenabdeckung und ausgezeichnete Gleichmäßigkeit der Dicke bereitstellen und kann daher zum Bedecken einer Oberfläche eines Öffnungsabschnitts mit einem hohen Seitenverhältnis geeignet verwendet werden. Andererseits weist ein ALD-Verfahren eine relativ niedrige Abscheidungsrate auf; daher ist es in einigen Fällen geeignet, ein ALD-Verfahren in Kombination mit einem weiteren Abscheidungsverfahren mit einer hohen Abscheidungsrate, wie z. B. einem Sputterverfahren oder einem CVD-Verfahren, verwendet. Beispielsweise kann ein Verfahren angegeben werden, in dem ein Sputterverfahren verwendet wird, um ein erstes Metalloxid abzuscheiden, und ein ALD-Verfahren verwendet wird, um ein zweites Metalloxid über dem ersten Metalloxid abzuscheiden. Wenn beispielsweise das erste Metalloxid einen Kristallteil aufweist, tritt ein Kristallwachstum in dem zweiten Metalloxid unter Verwendung des Kristallteils als Kern auf.
  • Wenn ein ALD-Verfahren verwendet wird, kann die Zusammensetzung eines auszubildenden Films durch die Menge an eingeleiteten Quellengasen gesteuert werden. Beispielsweise kann bei einem ALD-Verfahren ein Film mit einer bestimmten Zusammensetzung durch Regulierung der Menge der eingeleiteten Quellengase, der Häufigkeit der Einleitung (auch als Impulshäufigkeit bezeichnet) und der Zeit, die für einen Impuls benötigt wird (auch als Impulszeit bezeichnet), ausgebildet werden. Außerdem kann beispielsweise ein Film ausgebildet werden, dessen Zusammensetzung sich stetig ändert, indem das Quellengas während der Abscheidung in einem ALD-Verfahren geändert wird. In dem Fall, in dem ein Film während der Änderung des Quellengases ausgebildet wird, kann im Vergleich zu dem Fall, in dem ein Film unter Verwendung einer Vielzahl von Abscheidungskammern ausgebildet wird, die Zeitdauer zur Abscheidung verringert werden, da die Zeitdauer zum Übertragen und zum Regulieren des Drucks ausgelassen wird. Daher kann die Produktivität der Halbleitervorrichtung in einigen Fällen verbessert werden.
  • [[Transistor, der ein Metalloxid umfasst]]
  • Als Nächstes wird ein Transistor, der ein Metalloxid (Oxidhalbleiter) umfasst, beschrieben. Nachstehend wird ein Transistor, der eine Halbleiterschicht aus einem Oxidhalbleiter umfasst, in einigen Fällen als OS-Transistor bezeichnet, und ein Transistor, der eine Halbleiterschicht aus Silizium umfasst, wird in einigen Fällen als Si-Transistor bezeichnet.
  • Wenn das Metalloxid (Oxidhalbleiter) einer Ausführungsform der vorliegenden Erfindung für einen Transistor verwendet wird, kann der Transistor eine hohe Feldeffektbeweglichkeit aufweisen. Außerdem kann der Transistor eine hohe Zuverlässigkeit aufweisen. Des Weiteren kann ein miniaturisierter oder in hohem Maße integrierter Transistor erzielt werden. Beispielsweise kann ein Transistor mit einer Kanallänge von größer als oder gleich 2 nm und kleiner als oder gleich 30 nm hergestellt werden.
  • Ein Oxidhalbleiter mit einer niedrigen Ladungsträgerkonzentration wird vorzugsweise für einen Kanalbildungsbereich des Transistors verwendet. Beispielsweise ist die Ladungsträgerkonzentration in dem Kanalbildungsbereich eines Oxidhalbleiters niedriger als oder gleich 1 × 1018 cm-3, bevorzugt niedriger als oder gleich 1 × 1017 cm-3, bevorzugter niedriger als oder gleich 1 × 1015 cm-3, noch bevorzugter niedriger als oder gleich 1 × 1013 cm-3, sogar noch bevorzugter niedriger als oder gleich 1 × 1011 cm-3, sogar noch bevorzugter niedriger als 1 × 1010 cm-3 und höher als oder gleich 1 × 10-9 cm-3. Um die Ladungsträgerkonzentration in einem Oxidhalbleiterfilm zu verringern, wird vorzugsweise die Verunreinigungskonzentration in dem Oxidhalbleiterfilm verringert, so dass die Dichte der Defektzustände verringert werden kann. In dieser Beschreibung und dergleichen wird ein Zustand mit niedriger Verunreinigungskonzentration und niedriger Dichte der Defektzustände als hochreiner intrinsischer oder im Wesentlichen hochreiner intrinsischer Zustand bezeichnet. Es sei angemerkt, dass ein Oxidhalbleiter mit einer niedrigen Ladungsträgerkonzentration als hochreiner intrinsischer oder im Wesentlichen hochreiner intrinsischer Oxidhalbleiter bezeichnet werden könnte.
  • Ein hochreiner intrinsischer oder im Wesentlichen hochreiner intrinsischer Oxidhalbleiterfilm weist eine niedrige Dichte der Defektzustände auf und weist dementsprechend in einigen Fällen eine niedrige Dichte der Einfangzustände auf.
  • Eine elektrische Ladung, die von den Einfangzuständen in dem Oxidhalbleiter eingefangen wird, benötigt eine lange Zeit, bis sie sich verliert, und sie könnte sich wie feste elektrische Ladung verhalten. Ein Transistor, dessen Kanalbildungsbereich in einem Oxidhalbleiter mit hoher Dichte von Einfangzuständen gebildet wird, weist in einigen Fällen instabile elektrische Eigenschaften auf.
  • Um stabile elektrische Eigenschaften des Transistors zu erhalten, ist es wirksam, die Verunreinigungskonzentration in dem Oxidhalbleiter zu verringern. Um die Verunreinigungskonzentration in dem Oxidhalbleiter zu verringern, wird vorzugsweise die Verunreinigungskonzentration in einem Film verringert, der dem Oxidhalbleiter benachbart ist. Beispiele für die Verunreinigung umfassen Wasserstoff, Kohlenstoff und Stickstoff. Es sei angemerkt, dass Verunreinigungen in einem Oxidhalbleiter beispielsweise Elemente bezeichnen, die sich von den Hauptkomponenten des Oxidhalbleiters unterscheiden. Zum Beispiel ist ein Element mit einer Konzentration von niedriger als 0,1 Atom-% eine Verunreinigung.
  • Die Bandlücke des Oxidhalbleiters ist bevorzugt größer als derjenige von Silizium (typischerweise 1,1 eV), bevorzugter größer als oder gleich 2 eV, noch bevorzugter größer als oder gleich 2,5 eV, sogar noch bevorzugter größer als oder gleich 3,0 eV. Unter Verwendung eines Oxidhalbleiters mit einer größeren Bandlücke als Silizium kann der Sperrstrom (auch als Ioff bezeichnet) des Transistors verringert werden.
  • Mit einer Miniaturisierung eines Si-Transistors tritt ein Kurzkanaleffekt (auch als short-channel effect bzw. SCE bezeichnet) auf. Daher ist es schwierig, einen Si-Transistor zu miniaturisieren. Ein Faktor eines Kurzkanaleffekts ist eine kleine Bandlücke von Silizium. Währenddessen umfasst ein OS-Transistor einen Oxidhalbleiter, der ein Halbleitermaterial mit einer großen Bandlücke ist, und leidet daher mit geringerer Wahrscheinlichkeit unter einem Kurzkanaleffekt. Mit anderen Worten: Ein Kurzkanaleffekt tritt nicht oder kaum in einem OS-Transistor auf.
  • Es sei angemerkt, dass sich der Kurzkanaleffekt auf die Verschlechterung der elektrischen Eigenschaften bezieht, die mit einer Miniaturisierung eines Transistors (einer Verringerung der Kanallänge) offensichtlich wird. Spezifische Beispiele für den Kurzkanaleffekt umfassen eine Verringerung der Schwellenspannung, eine Zunahme des Subthreshold-Swing-Werts (in einigen Fällen auch als S-Wert bezeichnet), eine Zunahme des Leckstroms und dergleichen. Hier bedeutet der S-Wert den Änderungsbetrag der Gate-Spannung in dem Unterschwellenbereich, wenn die Drain-Spannung konstant gehalten wird und der Drain-Strom um eine Größenordnung geändert wird.
  • Die charakteristische Länge wird als Index der Beständigkeit gegen einen Kurzkanaleffekt weithin verwendet. Die charakteristische Länge ist ein Index des Krümmens des Potentials in einem Kanalbildungsbereich. Wenn die charakteristische Länge kürzer wird, erhöht sich das Potential schlagartiger, was bedeutet, dass die Beständigkeit gegen einen Kurzkanaleffekt hoch ist.
  • Ein OS-Transistor ist ein Transistor vom Akkumulationstyp, und ein Si-Transistor ist ein Transistor vom Inversionstyp. Daher weist ein OS-Transistor eine kleinere charakteristische Länge zwischen einem Source-Bereich und einem Kanalbildungsbereich sowie eine kleinere charakteristische Länge zwischen einem Drain-Bereich und dem Kanalbildungsbereich als ein Si-Transistor auf. Folglich weist ein OS-Transistor eine höhere Beständigkeit gegen einen Kurzkanaleffekt auf als ein Si-Transistor. Das heißt, dass in dem Fall, in dem ein Transistor mit einer kurzen Kanallänge hergestellt werden muss, ein OS-Transistor geeigneter ist als ein Si-Transistor.
  • Auch in dem Fall, in dem die Ladungsträgerkonzentration in dem Oxidhalbleiter verringert wird, bis der Kanalbildungsbereich zu einem i-Typ- oder im Wesentlichen i-Typ-Bereich wird, verringert sich das Leitungsbandminimum des Kanalbildungsbereichs in einem Kurzkanaltransistor aufgrund des Conduction-Band-Lowering- (CBL-) Effekts; daher besteht eine Möglichkeit, dass eine Differenz der Energie des Leitungsbandminimums zwischen dem Kanalbildungsbereich und dem Source-Bereich oder dem Drain-Bereich so klein ist wie 0,1 eV oder mehr und 0,2 eV oder kleiner. Daher kann der OS-Transistor als eine Struktur eines Junction-Less-Transistors vom n+/n-/n+-Akkumulationstyp oder eine Struktur eines Non-Junction-Transistors vom n+/n-/n+-Akkumulationstyp aufweisend angesehen werden, bei der der Kanalbildungsbereich ein n--Bereich ist und die Source- und Drain-Bereiche n+-Bereiche sind.
  • Ein OS-Transistor mit der vorstehenden Struktur ermöglicht, dass eine Halbleitervorrichtung vorteilhafte elektrische Eigenschaften aufweist, auch wenn die Halbleitervorrichtung miniaturisiert oder in hohem Maße integriert wird. Beispielsweise können vorteilhafte elektrische Eigenschaften erhalten werden, selbst wenn die Kanallänge oder das Gate-Länge des OS-Transistors größer als oder gleich 1 nm und kleiner als oder gleich 20 nm, größer als oder gleich 1 nm und kleiner als oder gleich 15 nm, größer als oder gleich 3 nm und kleiner als oder gleich 10 nm, größer als oder gleich 5 nm und kleiner als oder gleich 7 nm, oder größer als oder gleich 5 nm und kleiner als oder gleich 6 nm ist. Währenddessen ist es aufgrund eines Kurzkanaleffekts in einigen Fällen schwierig, dass ein Si-Transistor eine Gate-Länge von kleiner als oder gleich 20 nm oder kleiner als oder gleich 15 nm aufweist. Daher kann ein OS-Transistor als Transistor mit einer kurzen Gate-Länge geeigneter als ein Si-Transistor verwendet werden. Es sei angemerkt, dass die Gate-Länge die Länge einer Gate-Elektrode in einer Richtung bezeichnet, in die sich Ladungsträger innerhalb eines Kanalbildungsbereichs während des Betriebs des Transistors bewegen.
  • Die Miniaturisierung eines OS-Transistors kann die HochFrequenzeigenschaften des Transistors verbessern. Insbesondere kann die Cutoff-Frequenz des Transistors verbessert werden. In dem Fall, in dem die Gate-Länge des OS-Transistors in dem vorstehenden Bereich liegt, kann die Cutoff-Frequenz des Transistors beispielsweise höher als oder gleich 50 GHz, bevorzugt höher als oder gleich 100 GHz, bevorzugter höher als oder gleich 150 GHz bei Raumtemperatur sein.
  • Wie vorstehend beschrieben worden ist, weist ein OS-Transistor Vorteile gegenüber einem Si-Transistor auf, wie z. B. einen kleinen Sperrstrom und eine Fähigkeit, eine kurze Kanallänge aufzuweisen.
  • [[Verunreinigung in dem Metalloxid]]
  • Hierbei wird der Einfluss von Verunreinigungen in dem Metalloxid (Oxidhalbleiter) beschrieben.
  • Wenn Silizium oder Kohlenstoff, bei denen es sich um ein Element der Gruppe 14 handelt, in einem Oxidhalbleiter enthalten ist, werden Defektzustände in dem Oxidhalbleiter gebildet. Daher ist die Kohlenstoffkonzentration in dem Kanalbildungsbereich des Oxidhalbleiters, die durch SIMS gemessen wird, niedriger als oder gleich 1 × 1020 Atome/cm3, bevorzugt niedriger als oder gleich 5 × 1019 Atome/cm3, noch bevorzugter niedriger als oder gleich 3 × 1019 Atome/cm3, sogar noch bevorzugter niedriger als oder gleich 1 × 1019 Atome/cm3, sogar noch bevorzugter niedriger als oder gleich 3 × 1018 Atome/cm3, sogar noch bevorzugter niedriger als oder gleich 1 × 1018 Atome/cm3. Die Siliziumkonzentration in dem Kanalbildungsbereich des Oxidhalbleiters, die durch SIMS gemessen wird, ist niedriger als oder gleich 1 × 1020 Atome/cm3, bevorzugt niedriger als oder gleich 5 × 1019 Atome/cm3, bevorzugter niedriger als oder gleich 3 × 1019 Atome/cm3, noch bevorzugter niedriger als oder gleich 1 × 1019 Atome/cm3, sogar noch bevorzugter niedriger als oder gleich 3 × 1018 Atome/cm3, sogar noch bevorzugter niedriger als oder gleich 1 × 1018 Atome/cm3.
  • Wenn ferner der Oxidhalbleiter Stickstoff enthält, wird der Oxidhalbleiter durch Erzeugung von Elektronen, die als Ladungsträger dienen, und einen Anstieg der Ladungsträgerkonzentration leicht zum n-Typ. Als Ergebnis neigt ein Transistor, der als Halbleiter einen Stickstoff enthaltenden Oxidhalbleiter enthält, dazu, selbstleitende Eigenschaften aufzuweisen. Wenn Stickstoff in dem Oxidhalbleiter enthalten ist, wird in einigen Fällen ein Einfangzustand gebildet. Dies könnte zu instabilen elektrischen Eigenschaften des Transistors führen. Daher ist die Stickstoffkonzentration in dem Kanalbildungsbereich des Oxidhalbleiters, die durch SIMS gemessen wird, niedriger als oder gleich 1 × 1020 Atome/cm3, bevorzugt niedriger als oder gleich 5 × 1019 Atome/cm3, bevorzugter niedriger als oder gleich 1 × 1019 Atome/cm3, noch bevorzugter niedriger als oder gleich 5 × 1018 Atome/cm3, sogar noch bevorzugter niedriger als oder gleich 1 × 1018 Atome/cm3, sogar noch bevorzugter niedriger als oder gleich 5 × 1017 Atome/cm3.
  • Wasserstoff, der in dem Oxidhalbleiter enthalten ist, reagiert mit Sauerstoff, der an ein Metallatom gebunden ist, zu Wasser und erzeugt daher in einigen Fällen eine Sauerstofffehlstelle. Infolge des Eindringens von Wasserstoff in die Sauerstofffehlstelle wird in einigen Fällen ein Elektron, das als Ladungsträger dient, erzeugt. Des Weiteren erzeugt eine Bindung eines Teils von Wasserstoff mit Sauerstoff, der an ein Metallatom gebunden ist, ein Elektron, das als Ladungsträger dient. Daher ist es wahrscheinlich, dass sich ein Transistor, der einen Wasserstoff enthaltenden Oxidhalbleiter enthält, selbstleitend verhält. Aus diesem Grund wird Wasserstoff in dem Kanalbildungsbereich des Oxidhalbleiters vorzugsweise so weit wie möglich verringert. Insbesondere ist die Wasserstoffkonzentration in dem Kanalbildungsbereich des Oxidhalbleiters, die durch SIMS gemessen wird, niedriger als 1 × 1020 Atome/cm3, bevorzugt niedriger als 5 × 1019 Atome/cm3, bevorzugter niedriger als 1 × 1019 Atome/cm3, noch bevorzugter niedriger als 5 × 1018 Atome/cm3, sogar noch bevorzugter niedriger als 1 × 1018 Atome/cm3.
  • Wenn der Oxidhalbleiter Alkalimetall oder Erdalkalimetall enthält, werden in einigen Fällen Defektzustände gebildet und Ladungsträger erzeugt. Daher ist es wahrscheinlich, dass sich ein Transistor, der einen ein Alkalimetall oder ein Erdalkalimetall enthaltenden Oxidhalbleiter enthält, selbstleitend verhält. Daher wird die Konzentration von Alkalimetall oder Erdalkalimetall in dem Kanalbildungsbereich des Oxidhalbleiters, die durch SIMS gemessen wird, auf niedriger als oder gleich 1 × 1018 Atome/cm3, bevorzugt niedriger als oder gleich 2 × 1016 Atome/cm3 eingestellt.
  • Wenn ein Oxidhalbleiter mit ausreichend verringerten Verunreinigungen für einen Kanalbildungsbereich in einem Transistor verwendet wird, kann der Transistor stabile elektrische Eigenschaften aufweisen.
  • [andere Halbleitermaterialien]
  • Die Halbleiterschicht 113 kann als Halbleiterschicht, die einen Kanalbildungsbereich eines Transistors umfasst, umformuliert werden. Es sind Halbleitermaterialien, die für die Halbleiterschicht verwendet werden können, nicht auf die vorstehenden Metalloxide beschränkt. Als Halbleiter kann ein Halbleitermaterial, das eine Bandlücke aufweist (ein Halbleitermaterial, das kein Zero-Gap-Halbleiter ist), verwendet werden. Beispielsweise wird ein Einzelelement-Halbleiter, ein Verbindungshalbleiter, ein geschichtetes Material (auch als atomares geschichtetes Material oder ein zweidimensionales Material bezeichnet) oder dergleichen vorzugsweise als Halbleitermaterial verwendet.
  • In dieser Beschreibung und dergleichen ist das geschichtete Material eine Gruppe von Materialien mit einer geschichteten Kristallstruktur. Bei der geschichteten Kristallstruktur sind Schichten, die durch eine kovalente Bindung oder eine ionische Bindung gebildet werden, mit einer Bindung, wie z. B. der Van der Waals-Bindung, die schwächer als eine kovalente Bindung oder eine ionische Bindung ist, übereinander angeordnet. Das geschichtete Material weist eine hohe elektrische Leitfähigkeit in einer Monoschicht, d. h. eine hohe zweidimensionale elektrische Leitfähigkeit, auf. Wenn ein Material, das als Halbleiter dient und eine hohe zweidimensionale elektrische Leitfähigkeit aufweist, für einen Kanalbildungsbereich verwendet wird, kann der Transistor einen hohen Durchlassstrom aufweisen.
  • Beispiele für den Einzelelement-Halbleiter, der als Halbleitermaterial verwendet werden kann, umfassen Silizium und Germanium. Beispiele für Silizium, das für die Halbleiterschicht verwendet werden kann, umfassen einkristallines Silizium, polykristallines Silizium, mikrokristallines Silizium und amorphes Silizium. Ein Beispiel für polykristallines Silizium ist Niedertemperatur-Polysilizium (low temperature poly-silicon, LTPS).
  • Beispiele für den Verbindungshalbleiter, der als Halbleitermaterial verwendet werden kann, umfassen Siliziumcarbid, Siliziumgermanium, Galliumarsenid, Indiumphosphid, Bornitrid und Borarsenid. Bornitrid, das als Halbleiterschicht verwendet werden kann, weist vorzugsweise eine amorphe Struktur auf. Bornitrid, das als Halbleiterschicht verwendet werden kann, weist vorzugsweise einen Kristall mit einer kubischen Struktur auf.
  • Beispiele für das geschichtete Material umfassen Graphen, Silicen, Borcarbonitrid und Chalkogenid. Borcarbonitrid, das als geschichtetes Material dient, enthält Kohlenstoffatome, Stickstoffatome und Boratome, die auf einer Ebene in einer hexagonalen Gitterstruktur angeordnet sind. Chalkogenid ist eine Chalkogen enthaltende Verbindung. Chalkogen ist ein allgemeiner Begriff von Elementen, die zu der Gruppe 16 gehören, wobei der Begriff Sauerstoff, Schwefel, Selen, Tellur, Polonium und Livermorium umfasst. Beispiele für ein Chalkogenid umfassen ein Übergangsmetall-Chalkogenid und ein Chalkogenid von Elementen der Gruppe 13.
  • Als Halbleiterschicht wird vorzugsweise zum Beispiel ein Übergangsmetall-Chalkogenid, das als Halbleiter dient, verwendet. Spezifische Beispiele für das Übergangsmetall-Chalkogenid, das für die Halbleiterschicht verwendet werden kann, umfassen Molybdänsulfid (typischerweise MoS2), Molybdänselenid (typischerweise MoSe2), Molybdäntellurid (typischerweise MoTe2), Wolframsulfid (WS2), Wolframselenid (typischerweise WSe2), Wolframtellurid (typischerweise WTe2), Hafniumsulfid (HfS2), Hafniumselenid (HfSe2), Zirconiumsulfid (ZrS2) und Zirconiumselenid (ZrSe2). Die Verwendung des Übergangsmetall-Chalkogenids für die Halbleiterschicht ermöglicht, dass eine Halbleitervorrichtung mit einem hohen Durchlassstrom bereitgestellt wird.
  • <Beispiel 1 für ein Herstellungsverfahren der Halbleitervorrichtung>
  • Als Herstellungsverfahren der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung wird ein Beispiel für ein Herstellungsverfahren der in 2A bis 2C dargestellten Halbleitervorrichtung nachstehend beschrieben.
  • In den Zeichnungen, die das Herstellungsverfahren der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung zeigen, sind Zeichnungen A jeweils eine Planansicht, sofern nicht anders vermerkt. Zeichnungen B sind jeweils eine Querschnittsansicht entlang einer Strichpunktlinie A1-A2 in der entsprechenden Zeichnung A, und Zeichnungen C sind jeweils eine Querschnittsansicht entlang einer Strichpunktlinie A3-A4 in der entsprechenden Zeichnung A.
  • In den folgenden Schritten kann ein Isoliermaterial zur Ausbildung eines Isolators, ein leitfähiges Material zur Ausbildung eines Leiters oder ein Halbleitermaterial zur Ausbildung eines Halbleiters abgeschieden werden, indem ein Abscheidungsverfahren, wie z. B. ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren oder ein ALD-Verfahren, angemessen verwendet wird.
  • Beispiele für das Sputterverfahren umfassen ein RF-Sputterverfahren, bei dem eine Hochfrequenz-Stromquelle als Sputterstromquelle verwendet wird, ein DC-Sputterverfahren, bei dem eine DC-Stromquelle verwendet wird, und ein gepulstes DC-Sputterverfahren, bei dem eine Spannung angelegt wird, wobei sie in gepulster Weise geändert wird. Das RF-Sputterverfahren wird hauptsächlich in dem Fall verwendet, in dem ein Isolierfilm ausgebildet wird, und das DC-Sputterverfahren wird hauptsächlich in dem Fall verwendet, in dem ein leitfähiger Metallfilm ausgebildet wird. Ein gepulstes DC-Sputterverfahren wird hauptsächlich in dem Fall verwendet, in dem eine Verbindung, wie z. B. ein Oxid, ein Nitrid oder ein Carbid, durch ein reaktives Sputterverfahren abgeschieden wird.
  • Es sei angemerkt, dass CVD-Verfahren in ein plasmaunterstütztes CVD-(plasma enhanced CVD, PECVD-) Verfahren, bei dem Plasma verwendet wird, ein thermisches CVD- (TCVD-) Verfahren, bei dem Wärme verwendet wird, ein Photo-CVD-Verfahren, bei dem Licht verwendet wird, und dergleichen unterteilt werden können. Außerdem können die CVD-Verfahren je nach Quellengas in ein Metall-CVD- (MCVD-) Verfahren und ein metallorganisches CVD- (MOCVD-) Verfahren unterteilt werden.
  • Durch ein PECVD-Verfahren kann ein qualitativ hochwertiger Film bei einer relativ niedrigen Temperatur erhalten werden. Bei einem thermischen CVD-Verfahren wird kein Plasma verwendet, und daher verursacht es geringere Plasmaschäden an einem Gegenstand. Beispielsweise könnte eine Leitung, eine Elektrode, ein Element (z. B. ein Transistor oder ein Kondensator) oder dergleichen, die/das in einer Halbleitervorrichtung enthalten ist, durch Empfangen von Ladungen vom Plasma aufgeladen werden. In diesem Fall könnten die akkumulierten Ladungen die Leitung, die Elektrode, das Element oder dergleichen beschädigen, die/das in der Halbleitervorrichtung enthalten ist. Im Gegensatz dazu werden mit dem thermischen CVD-Verfahren, bei dem kein Plasma verwendet wird, keine derartigen Plasmaschäden verursacht und die Ausbeute von Halbleitervorrichtungen kann erhöht werden. Ein thermisches CVD-Verfahren ergibt einen Film mit geringen Defekten, da keine Plasmaschäden während der Abscheidung bestehen.
  • Als ALD-Verfahren kann ein thermisches ALD-Verfahren, bei dem ein Vorläufer und ein Reaktant lediglich durch thermische Energie miteinander reagieren, ein PEALD-Verfahren, bei dem ein durch Plasma angeregter Reaktant verwendet wird, oder dergleichen verwendet werden.
  • Ein CVD-Verfahren und ein ALD-Verfahren unterscheiden sich von einem Sputterverfahren, bei dem von einem Target oder dergleichen abgegebene Teilchen abgeschieden werden. Daher ist es weniger wahrscheinlich, dass ein CVD-Verfahren und ein ALD-Verfahren von der Form eines zu verarbeitenden Gegenstands beeinflusst werden, und daher ermöglichen sie eine vorteilhafte Stufenabdeckung. Insbesondere kann beispielsweise ein ALD-Verfahren eine ausgezeichnete Stufenabdeckung und ausgezeichnete Gleichmäßigkeit der Dicke bereitstellen und kann daher zum Bedecken einer Oberfläche eines Öffnungsabschnitts mit einem hohen Seitenverhältnis geeignet verwendet werden. Ein ALD-Verfahren weist eine relativ niedrige Abscheidungsrate auf; daher ist es in einigen Fällen geeignet, ein ALD-Verfahren in Kombination mit einem weiteren Abscheidungsverfahren mit einer hohen Abscheidungsrate, wie z. B. einem CVD-Verfahren, verwendet.
  • Durch ein CVD-Verfahren kann ein Film mit einer bestimmten Zusammensetzung ausgebildet werden, indem das Durchflussratenverhältnis der Quellengase angepasst wird. Beispielsweise kann ein Film ausgebildet werden, dessen Zusammensetzung sich stetig ändert, wenn das Durchflussratenverhältnis der Quellengase während der Abscheidung in einem CVD-Verfahren geändert wird. In dem Fall, in dem ein Film während der Änderung des Durchflussratenverhältnisses der Quellengase ausgebildet wird, kann im Vergleich zu dem Fall, in dem ein Film unter Verwendung einer Vielzahl von Abscheidungskammern ausgebildet wird, die Zeitdauer zur Abscheidung verringert werden, da die Zeitdauer zum Übertragen oder zum Regulieren des Drucks ausgelassen wird. Daher kann die Produktivität der Halbleitervorrichtung in einigen Fällen verbessert werden.
  • Ein ALD-Verfahren, mit dem eine Vielzahl von unterschiedlich Arten von Vorläufern gleichzeitig eingeleitet wird, ermöglicht eine Ausbildung eines Films mit erwünschter Zusammensetzung. In dem Fall, in dem eine Vielzahl von unterschiedlichen Arten von Vorläufern eingeleitet wird, wird die Anzahl von Zyklen der Abscheidung von Vorläufern gesteuert, wodurch ein Film mit erwünschter Zusammensetzung ausgebildet werden kann.
  • Zuerst wird ein Substrat (nicht dargestellt) vorbereitet und die Isolierschicht 101 wird über dem Substrat ausgebildet (83A bis 83C). Eines der vorstehend beschriebenen Isoliermaterialien kann angemessen für die Isolierschicht 101 verwendet werden. Ein Abscheidungsverfahren, wie z. B. ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren oder ein ALD-Verfahren, kann angemessen verwendet werden, um die Isolierschicht 101 auszubilden.
  • Als Nächstes wird die leitfähige Schicht 111a über der Isolierschicht 101 ausgebildet (83A bis 83C). Beispielsweise kann die leitfähige Schicht 111a durch Ausbilden und Verarbeiten eines leitfähigen Films, der zu der leitfähigen Schicht 111a wird, ausgebildet werden. Für den leitfähigen Film, der zu der leitfähigen Schicht 111a wird, kann ein leitfähiges Material angemessen verwendet werden, das für die vorstehend beschriebene leitfähige Schicht 111a verwendet werden kann.
  • Der leitfähige Film, der zu der leitfähigen Schicht 111a wird, kann ausgebildet werden, indem ein Abscheidungsverfahren, wie z. B. ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, oder ein ALD-Verfahren angemessen verwendet wird. Beispielsweise kann als leitfähiger Film, der zu der leitfähigen Schicht 111a wird, ein mehrschichtiger Film verwendet werden, in dem Wolfram und Titannitrid in dieser Reihenfolge durch ein CVD-Verfahren abgeschieden werden. Nachdem der leitfähige Film, der zu der leitfähigen Schicht 111a wird, ausgebildet worden ist, wird eine Ausbildung eines Musters durch ein Lithographieverfahren durchgeführt und der leitfähige Film wird durch ein Trockenätzverfahren, ein Nassätzverfahren oder dergleichen unter Verwendung des Musters verarbeitet, wodurch die leitfähige Schicht 111a ausgebildet werden kann. Hierbei wird der leitfähige Film vorzugsweise für die Mikrofabrikation durch ein Trockenätzverfahren verarbeitet.
  • Bei dem Lithographieverfahren wird zuerst ein Photolack durch eine Maske belichtet. Als Nächstes wird ein belichteter Bereich unter Verwendung einer Entwicklerlösung entfernt oder er bleibt übrig, so dass eine Photolackmaske ausgebildet wird. Auf diese Weise wird ein Muster ausgebildet.
  • Eine Photolackmaske wird beispielsweise durch Aussetzen des Photolacks an Licht, wie z. B. KrF-Excimerlaserlicht, ArF-Excimerlaserlicht, extrem ultraviolettem (EUV-) Licht oder dergleichen, ausgebildet. Eine Flüssigkeitsimmersionstechnik kann zum Einsatz kommen, bei der ein Abschnitt zwischen einem Substrat und einer Projektionslinse mit einer Flüssigkeit (z. B. Wasser) gefüllt wird, um eine Belichtung durchzuführen. Es sei angemerkt, dass im Falle der Verwendung eines Elektronenstrahls oder eines lonenstrahls keine Fotomaske notwendig ist. Es sei angemerkt, dass im Falle der Verwendung eines Elektronenstrahls oder eines lonenstrahls keine Maske notwendig ist. Um die Photolackmaske zu entfernen, kann eine Trockenätzbehandlung, wie z. B. Veraschung, oder eine Nassätzbehandlung verwendet werden. Alternativ kann eine Nassätzbehandlung nach einer Trockenätzbehandlung durchgeführt werden, oder eine Trockenätzbehandlung kann nach einer Nassätzbehandlung durchgeführt werden.
  • Als Nächstes wird eine Ätzbehandlung unter Verwendung der Photolackmaske durchgeführt. Auf diese Weise können die leitfähige Schicht, die Halbleiterschicht, die Isolierschicht und dergleichen in erwünschte Formen verarbeitet werden.
  • In dem Fall, in dem eine Trockenätzbehandlung als vorstehend beschriebene Ätzbehandlung durchgeführt wird, kann ein Ätzgas enthaltend Halogen als Ätzgas verwendet werden; insbesondere kann ein Ätzgas enthaltend eines oder mehrere von Fluor, Chlor und Brom verwendet werden. Beispielsweise kann als Ätzgas ein C4F6-Gas, ein C5F6-Gas, ein C4F8-Gas, ein CF4-Gas, ein SF6-Gas, ein NF3-Gas, ein CHF3-Gas, ein Cl2-Gas, ein BCl3-Gas, ein SiCl4-Gas, ein CCl4-Gas, ein BBr3-Gas oder dergleichen allein oder in Kombination verwendet werden. Dem vorstehenden Ätzgas kann ein Sauerstoffgas, ein Kohlendioxidgas, ein Stickstoffgas, ein Heliumgas, ein Argongas, ein Wasserstoffgas, ein Kohlenwasserstoffgas oder dergleichen nach Bedarf zugesetzt werden. Die Ätzbedingungen können in Abhängigkeit von einem zu ätzenden Objekt angemessen eingestellt werden.
  • Als Trockenätzeinrichtung kann eine kapazitiv gekoppelte Plasma-(capacitively coupled plasma, CCP-) Ätzeinrichtung verwendet werden, die parallele Plattenelektroden umfasst. Die kapazitiv gekoppelte Plasma-Ätzeinrichtung, die die parallelen Plattenelektroden umfasst, kann eine Struktur aufweisen, bei der eine Hochfrequenz-Spannung an eine der parallelen Plattenelektroden angelegt wird. Alternativ kann die kapazitiv gekoppelte Plasma-Ätzvorrichtung eine Struktur aufweisen, bei der unterschiedliche Hochfrequenz-Spannungen an eine der parallelen Plattenelektroden angelegt werden. Alternativ kann die kapazitiv gekoppelte Plasma-Ätzvorrichtung eine Struktur aufweisen, bei der Hochfrequenz-Spannungen mit der gleichen Frequenz an den parallelen Plattenelektroden angelegt werden. Alternativ kann die kapazitiv gekoppelte Plasma-Ätzvorrichtung eine Struktur aufweisen, bei der Hochfrequenz-Spannungen mit unterschiedlichen Frequenzen an den parallelen Plattenelektroden angelegt werden. Alternativ kann eine eine hochdichte Plasmaquelle umfassende Trockenätzeinrichtung verwendet werden. Als Trockenätzeinrichtung, die eine hochdichte Plasmaquelle umfasst, kann beispielsweise eine induktiv gekoppelte Plasma- (inductively coupled plasma, ICP-) Ätzeinrichtung verwendet werden.
  • Als Nächstes wird die Isolierschicht 103a über der Isolierschicht 101 und der leitfähigen Schicht 111a ausgebildet (84A bis 84C). Als Isolierschicht 103a kann eines der vorstehend beschriebenen Isoliermaterialien angemessen verwendet werden. Die Isolierschicht 103a kann ausgebildet werden, indem ein Abscheidungsverfahren, wie z. B. ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, oder ein ALD-Verfahren angemessen verwendet wird. Beispielsweise wird als Isolierschicht 103a ein Siliziumoxidfilm durch ein Sputterverfahren ausgebildet. Es sei angemerkt, dass vorzugsweise die Oberseite der abgeschiedenen Isolierschicht 103a durch eine chemischemechanische Polier- (CMP-) Behandlung planarisiert wird. Die Planarisierungsbehandlung an der Isolierschicht 103 ermöglicht, dass die leitfähige Schicht 112a vorteilhaft ausgebildet wird. Des Weiteren kann beispielsweise Aluminiumoxid über der Isolierschicht 103a durch ein Sputterverfahren abgeschieden werden und dann einer CMP-Behandlung unterzogen werden, bis die Isolierschicht 103a freiliegt. Die CMP-Behandlung kann die Oberfläche der Isolierschicht 103a planarisieren und glätten. Wenn die CMP-Behandlung durchgeführt wird, wobei das Aluminiumoxid über der Isolierschicht 103a platziert ist, wird der Endpunkt der CMP-Behandlung leicht erkannt.
  • Es sei angemerkt, dass die CMP-Behandlung in einigen Fällen unnötig ist. In einem derartigen Fall weist die Oberseite der Isolierschicht 103a eine konvexe Form auf. Indem keine Planarisierungsbehandlung durchgeführt wird, können die Herstellungskosten verringert werden und kann die Produktionsausbeute erhöht werden.
  • Hierbei kann, da die Dicke der Isolierschicht 103a über der leitfähigen Schicht 111a der Kanallänge des Transistors 41 entspricht, die Dicke der Isolierschicht 103a in Abhängigkeit von dem Designwert der Kanallänge des Transistors 41 angemessen eingestellt werden.
  • Wenn die Isolierschicht 103a durch ein Sputterverfahren in einer sauerstoffhaltigen Atmosphäre abgeschieden wird, kann die Isolierschicht 103a, die überschüssigen Sauerstoff enthält, ausgebildet werden. Da ein wasserstoffhaltiges Molekül als Abscheidungsgas in dem Sputterverfahren nicht verwendet wird, kann die Konzentration von Wasserstoff in der Isolierschicht 103a verringert werden. Wenn die Isolierschicht 103a auf diese Weise abgeschieden wird, kann Sauerstoff dem Kanalbildungsbereich der Halbleiterschicht 113a zugeführt werden, die nach der Abscheidung der Isolierschicht 103a ausgebildet wird, so dass Sauerstofffehlstellen und VoH verringert werden können.
  • Als Nächstes wird ein leitfähiger Film 112A über der Isolierschicht 103a ausgebildet (84A bis 84C). Eines der leitfähigen Materialien, die für die vorstehend beschriebene leitfähige Schicht 112a verwendet werden können, kann angemessen für leitfähiger Film 112A verwendet werden. Der leitfähige Film 112A kann ausgebildet werden, indem ein Abscheidungsverfahren, wie z. B. ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren oder ein ALD-Verfahren, angemessen verwendet wird.
  • Als Nächstes werden ein Teil des leitfähigen Films 112A und ein Teil der Isolierschicht 103a verarbeitet, um den Öffnungsabschnitt 121a auszubilden, der die leitfähige Schicht 111a erreicht (85A bis 85C). Der Öffnungsabschnitt 121a kann beispielsweise durch ein Lithographieverfahren und ein Ätzverfahren ausgebildet werden.
  • Wie vorstehend beschrieben, ist die Seitenwand des Öffnungsabschnitts 121a vorzugsweise zum Beispiel senkrecht zu der Oberseite der leitfähigen Schicht 111a. Diese Struktur ermöglicht eine Miniaturisierung und eine hohe Integration der Halbleitervorrichtung. Die Seitenwand des Öffnungsabschnitts 121a kann sich verjüngen. Wenn sich die Seitenwand des Öffnungsabschnitts 121a verjüngt, wird die Abdeckung mit einem nachstehend beschriebenen Metalloxidfilm, der zu der Halbleiterschicht 113a wird, verbessert, so dass beispielsweise die Anzahl von Defekten, wie z. B. Hohlräumen, verringert werden kann.
  • Die maximale Breite des Öffnungsabschnitts 121a (in dem Fall, in dem der Öffnungsabschnitt 121a in der Planansicht kreisförmig ist, der maximale Durchmesser) ist vorzugsweise klein. Beispielsweise ist die maximale Breite des Öffnungsabschnitts 121a vorzugsweise größer als oder gleich 1 nm und kleiner als oder gleich 60 nm, größer als oder gleich 1 nm und kleiner als oder gleich 50 nm, größer als oder gleich 1 nm und kleiner als oder gleich 40 nm, größer als oder gleich 5 nm und kleiner als oder gleich 30 nm, oder größer als oder gleich 5 nm und kleiner als oder gleich 20 nm.
  • Da der Öffnungsabschnitt 121a ein hohes Seitenverhältnis aufweist, werden ein Teil des leitfähigen Films 112A und ein Teil der Isolierschicht 103a vorzugsweise durch anisotropes Ätzen verarbeitet. Es ist besonders vorzuziehen, ein Trockenätzverfahren zu verwenden, da es für die Mikrofabrikation geeignet ist. Der leitfähige Film 112A und die Isolierschicht 103a können unter unterschiedlichen Verarbeitungsbedingungen verarbeitet werden. In Abhängigkeit von den Bedingungen für das Verarbeiten eines Teils des leitfähigen Films 112A und eines Teils der Isolierschicht 103a können sich die Neigung einer Seitenfläche des leitfähigen Films 112A in dem Öffnungsabschnitt 121a und die Neigung der Seitenfläche der Isolierschicht 103a in dem Öffnungsabschnitt 121a voneinander unterscheiden.
  • Als Nächstes kann eine Wärmebehandlung durchgeführt werden. Die Wärmebehandlung wird bei einer Temperatur von höher als oder gleich 250 °C und niedriger als oder gleich 650 °C, bevorzugt höher als oder gleich 300 °C und niedriger als oder gleich 500 °C, bevorzugter höher als oder gleich 320 °C und niedriger als oder gleich 450 °C durchgeführt. Es sei angemerkt, dass die Wärmebehandlung beispielsweise in einer Stickstoffgasatmosphäre oder Inertgasatmosphäre durchgeführt wird. Die Wärmebehandlung kann unter reduziertem Druck durchgeführt werden. Durch die vorstehend beschriebene Wärmebehandlung können Verunreinigungen, wie z. B. in der Isolierschicht 103a enthaltenes Wasser, beispielsweise verringert werden, bevor der nachstehend beschriebene Metalloxidfilm, der zu der Halbleiterschicht 113a wird, abgeschieden wird.
  • Das Gas, das bei der vorstehend beschriebenen Wärmebehandlung verwendet wird, wird vorzugsweise hoch gereinigt. Beispielsweise ist die Menge an in dem bei der vorstehend beschriebenen Wärmebehandlung verwendeten Gas enthaltener Feuchtigkeit 1 ppb oder weniger, bevorzugt 0,1 ppb oder weniger, und bevorzugter 0,05 ppb oder weniger. Wenn die Wärmebehandlung unter Verwendung eines hochgereinigten Gases durchgeführt wird, kann beispielsweise das Eindringen von Feuchtigkeit in das Isolierschicht 103a so weit wie möglich verhindert werden.
  • Als Nächstes wird ein Metalloxidfilm, der zu der Halbleiterschicht 113a wird, in Kontakt mit mindestens einem Teil des Bodens und der Seitenwand des Öffnungsabschnitts 121a und mindestens einem Teil einer Oberseite des leitfähigen Films 112A ausgebildet. Für den Metalloxidfilm kann eines der vorstehend beschriebenen Metalloxide, die für die Halbleiterschicht 113a verwendet werden können, angemessen verwendet werden. Der Metalloxidfilm kann ausgebildet werden, indem ein Abscheidungsverfahren, wie z. B. ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, oder ein ALD-Verfahren, angemessen verwendet wird. Hierbei wird der Metalloxidfilm vorzugsweise in Kontakt mit dem Boden und der Seitenwand des Öffnungsabschnitts 121a mit einem hohen Seitenverhältnis ausgebildet. Daher wird der Metalloxidfilm bevorzugt durch ein Abscheidungsverfahren mit einer vorteilhaften Abdeckung ausgebildet und wird bevorzugter durch ein CVD-Verfahren oder ein ALD-Verfahren ausgebildet. Beispielsweise wird ein In-Ga-Zn-Oxid durch ein ALD-Verfahren als Metalloxidfilm abgeschieden.
  • Es sei angemerkt, dass in dem Fall, in dem die Seitenwand des Öffnungsabschnitts 121a eine sich verjüngende Form aufweist, das Verfahren zur Abscheidung des Metalloxidfilms, der zu der Halbleiterschicht 113a wird, nicht auf ein CVD-Verfahren oder ein ALD-Verfahren beschränkt ist. Beispielsweise kann ein Sputterverfahren verwendet werden.
  • In dem Fall, in dem die Halbleiterschicht 113a eine mehrschichtige Struktur aufweist, können die in der Halbleiterschicht 113a enthaltenen Schichten durch das gleiche Verfahren oder voneinander unterschiedliche Verfahren abgeschieden werden. Wenn beispielsweise die Halbleiterschicht 113a eine mehrschichtige Struktur aus zwei Schichten aufweist, kann der untere Metalloxidfilm durch ein Sputterverfahren ausgebildet werden und der obere Metalloxidfilm kann durch ein ALD-Verfahren ausgebildet werden. Es ist wahrscheinlich, dass ein durch ein Sputterverfahren abgeschiedener Metalloxidfilm eine Kristallinität aufweist. Daher kann dann, wenn ein Metalloxidfilm mit einer Kristallinität als unterer Metalloxidfilm bereitgestellt wird, die Kristallinität des oberen Metalloxidfilms erhöht werden. Selbst wenn ein Nadelloch, eine Trennung oder dergleichen in dem durch ein Sputterverfahren abgeschiedenen unteren Metalloxidfilm ausgebildet wird, kann der durch ein ALD-Verfahren abgeschiedene obere Metalloxidfilm mit einer vorteilhaften Abdeckung den Abschnitt füllen.
  • Hierbei wird der Metalloxidfilm, der zu der Halbleiterschicht 113a wird, vorzugsweise in Kontakt mit der Oberseite der leitfähigen Schicht 111a in dem Öffnungsabschnitt 121a, der Seitenfläche der Isolierschicht 103a in dem Öffnungsabschnitt 121a, der Seitenfläche des leitfähigen Films 112A in dem Öffnungsabschnitt 121a und der Oberseite des leitfähigen Films 112A ausgebildet. Wenn der Metalloxidfilm in Kontakt mit der leitfähigen Schicht 111a ausgebildet wird, dient die leitfähige Schicht 111a als die eine der Source-Elektrode und der Drain-Elektrode des Transistors 41. Außerdem dient dann, wenn der Metalloxidfilm in Kontakt mit dem leitfähigen Film 112A ausgebildet wird, die leitfähige Schicht 112a, die in einem späteren Schritt ausgebildet wird, als die andere der Source-Elektrode und der Drain-Elektrode des Transistors 41.
  • Als Nächstes wird vorzugsweise eine Wärmebehandlung durchgeführt. Die Wärmebehandlung wird bei einer Temperatur von höher als oder gleich 250 °C und niedriger als oder gleich 650 °C, bevorzugt höher als oder gleich 400 °C und niedriger als oder gleich 600 °C durchgeführt, so dass der vorstehend beschriebene Metalloxidfilm nicht zu Polykristallen wird. Auf die Details der Wärmebehandlung kann für die vorstehende Beschreibung verwiesen werden.
  • Hierbei wird die vorstehend beschriebene Wärmebehandlung vorzugsweise in dem Zustand durchgeführt, in dem die überschüssigen Sauerstoff enthaltende Isolierschicht 103a in Kontakt mit dem Metalloxidfilm ist. Indem die Wärmebehandlung auf diese Weise durchgeführt wird, wird Sauerstoff von der Isolierschicht 103a bis zu dem Kanalbildungsbereich der Halbleiterschicht 113a zugeführt, wodurch Sauerstofffehlstellen und VoH verringert werden können.
  • Obwohl die Wärmebehandlung nach der Abscheidung des Metalloxidfilms in der vorstehenden Beschreibung durchgeführt wird, ist die vorliegende Erfindung nicht darauf beschränkt. Eine Wärmebehandlung kann ferner in einem späteren Schritt durchgeführt werden.
  • Als Nächstes wird beispielsweise ein Muster durch ein Lithographieverfahren ausgebildet, und dann wird der Metalloxidfilm, der zu der Halbleiterschicht 113a wird, durch ein Ätzverfahren unter Verwendung des Musters verarbeitet. Auf diese Weise wird die Halbleiterschicht 113a ausgebildet (86A bis 86C). Ein Teil der Halbleiterschicht 113a wird in dem Öffnungsabschnitt 121a ausgebildet. Die Halbleiterschicht 113a umfasst einen Bereich in Kontakt mit einer Seitenfläche des leitfähigen Films 112A und einen Bereich in Kontakt mit der Oberseite des leitfähigen Films 112A. In der vorstehend beschriebenen Weise wird die Halbleiterschicht 113a derart ausgebildet, um einen Bereich in Kontakt mit der Oberseite der leitfähigen Schicht 111a, einen Bereich in Kontakt mit der Seitenfläche des leitfähigen Films 112A und einen Bereich in Kontakt mit der Oberseite des leitfähigen Films 112A zu umfassen und um einen Bereich zu umfassen, der sich innerhalb des Öffnungsabschnitts 121a befindet.
  • Als Nächstes wird ein Teil des leitfähigen Films 112A verarbeitet, um die leitfähige Schicht 112a auszubilden (87A bis 87C). Die leitfähige Schicht 112a kann beispielsweise ausgebildet werden, indem ein Muster durch ein Lithographieverfahren ausgebildet wird und dann der leitfähige Film 112A durch ein Ätzverfahren unter Verwendung des Musters verarbeitet wird. Obwohl die Verarbeitung beispielsweise durch ein Trockenätzverfahren oder ein Nassätzverfahren durchgeführt werden kann, wird eine Verarbeitung durch ein Trockenätzverfahren bevorzugt, da es für die Mikrofabrikation geeignet ist.
  • Hierbei wird ein Verfahren beschrieben, das sich von dem vorstehend beschriebenen Ausbildungsverfahren durch Ausbildung der leitfähigen Schicht 112a und der Halbleiterschicht 113a unterscheidet.
  • Dieses Verfahren ist dem vorstehend beschriebenen Ausbildungsverfahren bis zu dem Schritt zum Ausbilden des in 84A bis 84C dargestellten leitfähigen Films 112A ähnlich.
  • Als Nächstes wird ein Teil des leitfähigen Films 112A verarbeitet, um die leitfähige Schicht 112a auszubilden. Für das Verfahren zum Ausbilden der leitfähigen Schicht 112a kann beispielsweise auf die vorstehende Beschreibung verwiesen werden.
  • Als Nächstes werden ein Teil der leitfähigen Schicht 112a und ein Teil der Isolierschicht 103a verarbeitet, um den Öffnungsabschnitt 121a auszubilden, der die leitfähige Schicht 111a erreicht. Beispielsweise kann auf die vorstehende Beschreibung für das Verfahren zum Ausbilden des Öffnungsabschnitts 121a verwiesen werden.
  • Als Nächstes kann eine Wärmebehandlung durchgeführt werden. Beispielsweise kann auf die vorstehende Beschreibung für Bedingungen der Wärmebehandlung verwiesen werden.
  • Als Nächstes wird ein Metalloxidfilm, der zu der Halbleiterschicht 113a wird, in Kontakt mit mindestens einem Teil des Bodens und der Seitenwand des Öffnungsabschnitts 121a und mindestens einem Teil der Oberseite der leitfähigen Schicht 112a ausgebildet. In diesem Fall umfasst der Metalloxidfilm einen Bereich in Kontakt mit der Oberseite der Isolierschicht 103a. Beispielsweise kann auf die vorstehende Beschreibung für das Verfahren zum Ausbilden des Metalloxidfilms verwiesen werden.
  • Als Nächstes wird vorzugsweise eine Wärmebehandlung durchgeführt. Beispielsweise kann auf die vorstehende Beschreibung für Bedingungen der Wärmebehandlung verwiesen werden.
  • Als Nächstes wird der Metalloxidfilm, der zu der Halbleiterschicht 113a wird, durch ein Lithographieverfahren verarbeitet, um die Halbleiterschicht 113a auszubilden (87A bis 87C).
  • Die folgenden Schritte zum Herstellen der Halbleitervorrichtung sind den beiden Verfahren gemeinsam.
  • Als Nächstes wird die Isolierschicht 105a über der Halbleiterschicht 113a, der leitfähigen Schicht 112a und der Isolierschicht 103a ausgebildet (88A bis 88C). Für die Isolierschicht 105a kann eines der vorstehend beschriebenen Isoliermaterialien angemessen verwendet werden. Die Isolierschicht 105a kann ausgebildet werden, indem ein Abscheidungsverfahren, wie z. B. ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, oder ein ALD-Verfahren angemessen verwendet wird. Hierbei wird die Isolierschicht 105a vorzugsweise in Kontakt mit der Halbleiterschicht 113a ausgebildet, die in dem Öffnungsabschnitt 121a mit einem hohen Seitenverhältnis bereitgestellt wird. Daher wird die Isolierschicht 105a vorzugsweise durch ein Abscheidungsverfahren mit einer vorteilhaften Abdeckung ausgebildet und wird bevorzugter durch ein CVD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet. Beispielsweise wird Siliziumoxid durch ein ALD-Verfahren als Isolierschicht 105a abgeschieden.
  • Es sei angemerkt, dass in dem Fall, in dem die Seitenwand des Öffnungsabschnitts 121a eine sich verjüngende Form aufweist, das Verfahren zur Abscheidung der Isolierschicht 105a nicht auf ein CVD-Verfahren oder ein ALD-Verfahren beschränkt ist. Beispielsweise kann ein Sputterverfahren verwendet werden.
  • Wenn die Isolierschicht 105a nach der Ausbildung der Halbleiterschicht 113a ausgebildet wird, wird der Seitenendabschnitt der Halbleiterschicht 113a mit der Isolierschicht 105a bedeckt. Deshalb kann ein Kurzschluss zwischen der Halbleiterschicht 113a und der leitfähigen Schicht 115a, die in einem späteren Schritt ausgebildet wird, verhindert werden. Des Weiteren wird bei der vorstehend beschriebenen Struktur der Seitenendabschnitt der leitfähigen Schicht 112a mit der Isolierschicht 105a bedeckt. Daher kann ein Kurzschluss zwischen der leitfähigen Schicht 112a und der leitfähigen Schicht 115a verhindert werden.
  • Als Nächstes wird ein leitfähiger Film 115A ausgebildet, um den vertieften Abschnitt der Isolierschicht 105a zu füllen (84A bis 84C). Eines der leitfähigen Materialien, die für die leitfähige Schicht 115a verwendet werden können, kann angemessen für leitfähiger Film 115A verwendet werden. Der leitfähige Film 115A kann ausgebildet werden, indem ein Abscheidungsverfahren, wie z. B. ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren oder ein ALD-Verfahren, angemessen verwendet wird. Hierbei wird der leitfähige Film 115A vorzugsweise in Kontakt mit der Isolierschicht 105a ausgebildet, die in dem Öffnungsabschnitt 121a mit einem hohen Seitenverhältnis bereitgestellt wird. Daher wird der leitfähige Film 115A vorzugsweise durch ein Abscheidungsverfahren mit einer vorteilhaften Abdeckung ausgebildet und wird bevorzugter durch ein CVD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet.
  • In dem Fall, in dem der leitfähige Film 115A durch ein CVD-Verfahren ausgebildet wird, wird die durchschnittliche Oberflächenrauheit der Oberseite des leitfähigen Films 115A in einigen Fällen erhöht. In diesem Fall wird der leitfähige Film 115A vorzugsweise durch ein CMP-Verfahren planarisiert. Zu diesem Zeitpunkt kann vor der CMP-Behandlung ein Siliziumoxidfilm oder ein Siliziumoxynitridfilm über der leitfähige Film 115A ausgebildet werden, und die CMP-Behandlung kann durchgeführt werden, bis der Siliziumoxidfilm oder der Siliziumoxynitridfilm entfernt wird.
  • Als Nächstes wird ein Teil des leitfähigen Films 115A verarbeitet, um die leitfähige Schicht 115a auszubilden (89A bis 89C). Die leitfähige Schicht 115a kann beispielsweise ausgebildet werden, indem ein Muster durch ein Lithographieverfahren ausgebildet wird und dann der leitfähige Film 115A durch ein Ätzverfahren unter Verwendung des Musters verarbeitet wird. Obwohl die Verarbeitung beispielsweise durch ein Trockenätzverfahren oder ein Nassätzverfahren durchgeführt werden kann, wird eine Verarbeitung durch ein Trockenätzverfahren bevorzugt, da es für die Mikrofabrikation geeignet ist. Die leitfähige Schicht 115a wird derart ausgebildet, dass sie einen Bereich, der sich innerhalb des Öffnungsabschnitts 121a befindet, und einen Bereich umfasst, der der Halbleiterschicht 113a zugewandt ist, wobei die Isolierschicht 105a dazwischen liegt.
  • Wie in 89A bis 89C dargestellt, befindet sich der Seitenendabschnitt der leitfähigen Schicht 115a vorzugsweise weiter innen als der Seitenendabschnitt der Halbleiterschicht 113a. Dementsprechend kann ein Kurzschluss zwischen der leitfähigen Schicht 115a und der Halbleiterschicht 113a verhindert werden.
  • In der vorstehend beschriebenen Weise kann der Transistor 41 ausgebildet werden, der die leitfähige Schicht 111a, die leitfähige Schicht 112a, die Halbleiterschicht 113a, die Isolierschicht 105a und die leitfähige Schicht 115a umfasst. Wie vorstehend beschrieben, dient die leitfähige Schicht 111a als die eine der Source-Elektrode und der Drain-Elektrode des Transistors 41, dient die leitfähige Schicht 112a als die andere der Source-Elektrode und der Drain-Elektrode des Transistors 41, dient die Isolierschicht 105a als Gate-Isolierschicht des Transistors 41 und dient die leitfähige Schicht 115a als Gate-Elektrode des Transistors 41.
  • Als Nächstes wird die Isolierschicht 107a ausgebildet, um den Transistor 41 zu bedecken. Insbesondere wird die Isolierschicht 107a ausgebildet, um die leitfähige Schicht 115a und die Isolierschicht 105a zu bedecken. Dann wird die Isolierschicht 131 über der Isolierschicht 107a ausgebildet (90A bis 90C). Für die Isolierschicht 107a und die Isolierschicht 131 kann eines der vorstehend beschriebenen Isoliermaterialien angemessen verwendet werden. Die Isolierschicht 107a und die Isolierschicht 131 können ausgebildet werden, indem ein Abscheidungsverfahren, wie z. B. ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, oder ein ALD-Verfahren angemessen verwendet wird. Die Oberseite der abgeschiedenen Isolierschicht 131 wird vorzugsweise durch eine CMP-Behandlung planarisiert. Es sei angemerkt, dass die CMP-Behandlung in einigen Fällen unnötig ist. In einem derartigen Fall weist die Oberseite der Isolierschicht 131 eine konvexe Form auf. Indem keine Planarisierungsbehandlung durchgeführt wird, können die Herstellungskosten verringert werden und kann die Produktionsausbeute erhöht werden.
  • Als Nächstes wird ein leitfähiger Film 141A über der Isolierschicht 131 ausgebildet, und ein Isolierfilm 133A wird über dem leitfähigen Film 141A ausgebildet (91A bis 91C). Für den leitfähigen Film 141A kann eines der vorstehend beschriebenen leitfähigen Materialien angemessen verwendet werden, die für die leitfähige Schicht 141 verwendet werden können. Für den Isolierfilm 133A kann eines der vorstehend beschriebenen Isoliermaterialien angemessen verwendet werden, die für die Isolierschicht 133 verwendet werden können. Der leitfähige Film leitfähige Film 141A und der Isolierfilm 133A können jeweils ausgebildet werden, indem ein Abscheidungsverfahren, wie z. B. ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren oder ein ALD-Verfahren, angemessen verwendet wird.
  • Als Nächstes werden ein Teil des leitfähigen Films 133A und ein Teil des leitfähigen Films 141A verarbeitet, um die Isolierschicht 133 und die leitfähige Schicht 141 auszubilden, die den Öffnungsabschnitt 123 umfassen (92A bis 92C). Die Isolierschicht 133 und die leitfähige Schicht 141 können beispielsweise ausgebildet werden, indem ein Muster durch ein Lithographieverfahren ausgebildet wird und dann der Isolierfilm 133A und der leitfähige Film 141A durch ein Ätzverfahren unter Verwendung des Musters verarbeitet werden. Obwohl die Verarbeitung beispielsweise durch ein Trockenätzverfahren oder ein Nassätzverfahren durchgeführt werden kann, wird eine Verarbeitung durch ein Trockenätzverfahren bevorzugt, da es für die Mikrofabrikation geeignet ist. Hierbei wird der Öffnungsabschnitt 123 derart ausgebildet, um einen Bereich zu umfassen, der sich mit mindestens einem Teil der leitfähigen Schicht 115a überlappt.
  • Die Isolierschicht 133 und die leitfähige Schicht 141, die den Öffnungsabschnitt 123 umfassen, können ausgebildet werden, indem beispielsweise eine Ausbildung eines Musters durch ein Lithographieverfahren zweimal und eine Verarbeitung des Isolierfilms 133A und des leitfähigen Films 141A durch ein Ätzverfahren durchgeführt werden. Beispielsweise wird dann, nachdem der Isolierfilm 133A und der leitfähige Film 141A ausgebildet worden sind, eine Photolackmaske ausgebildet, und das Ätzen wird unter Verwendung der Photolackmaske durchgeführt, um den Öffnungsabschnitt 123 in dem Isolierfilm 133A und dem leitfähigen Film 141A auszubilden. Als Nächstes wird die Photolackmaske entfernt. Dann wird eine Photolackmaske ausgebildet, und der Isolierfilm 133A und der leitfähige Film 141A, die den Öffnungsabschnitt 123 umfassen, werden unter Verwendung der Photolackmaske geätzt. In der vorstehend beschriebenen Weise können die Isolierschicht 133 und die leitfähige Schicht 141 ausgebildet werden, die den Öffnungsabschnitt 123 umfassen. Es sei angemerkt, dass dann, nachdem die Isolierschicht 133 und die leitfähige Schicht 141, die den Öffnungsabschnitt 123 nicht umfassen, ausgebildet worden sind, der Öffnungsabschnitt 123 in der Isolierschicht 133 und der leitfähigen Schicht 141 ausgebildet werden kann.
  • Als Nächstes wird die Isolierschicht 135 über der Isolierschicht 131 und der Isolierschicht 133 ausgebildet (93A bis 93C). Die Isolierschicht 135 wird ausgebildet, um mindestens einen Teil der leitfähigen Schicht 141 und mindestens einen Teil der Isolierschicht 133 zu bedecken. Beispielsweise wird die Isolierschicht 135 ausgebildet, um die Seitenfläche der leitfähigen Schicht 141 und die Seitenfläche und die Oberseite der Isolierschicht 133 zu bedecken. Beispielsweise wird die Isolierschicht 135 ausgebildet, um innerhalb des Öffnungsabschnitts 123 einen Bereich in Kontakt mit der Oberseite der Isolierschicht 131, einen Bereich in Kontakt mit der Seitenfläche der leitfähigen Schicht 141 und einen Bereich in Kontakt mit der Seitenfläche der Isolierschicht 133 zu umfassen.
  • Für die Isolierschicht 135 kann eines der vorstehend beschriebenen Materialien mit hohem k oder Materialien, die die Ferroelektrizität aufweisen können, angemessen verwendet werden. Die Isolierschicht 135 kann ausgebildet werden, indem ein Abscheidungsverfahren, wie z. B. ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, oder ein ALD-Verfahren angemessen verwendet wird. Beispielsweise wird ein mehrschichtiger Film, in dem Zirconiumoxid, Aluminiumoxid und Zirconiumoxid in dieser Reihenfolge durch ein ALD-Verfahren abgeschieden werden, als Isolierschicht 135 ausgebildet.
  • Als Nächstes wird die Isolierschicht 137 über der Isolierschicht 135 ausgebildet (93A bis 93C). Die Isolierschicht 137 kann derart ausgebildet werden, um den Öffnungsabschnitt 123 zu füllen. Für die Isolierschicht 137 kann eines der vorstehend beschriebenen Isoliermaterialien angemessen verwendet werden. Die Isolierschicht 137 kann ausgebildet werden, indem ein Abscheidungsverfahren, wie z. B. ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, oder ein ALD-Verfahren angemessen verwendet wird. Die Oberseite der abgeschiedenen Isolierschicht 137 wird vorzugsweise durch eine CMP-Behandlung planarisiert. Es sei angemerkt, dass die CMP-Behandlung in einigen Fällen unnötig ist. In einem derartigen Fall weist die Oberseite der Isolierschicht 137 eine konvexe Form auf. Indem keine Planarisierungsbehandlung durchgeführt wird, können die Herstellungskosten verringert werden und kann die Produktionsausbeute erhöht werden.
  • Als Nächstes wird ein Teil der Isolierschicht 137 verarbeitet, um den Öffnungsabschnitt 125 auszubilden, der die Isolierschicht 135 erreicht und einen Bereich umfasst, der sich mit dem Öffnungsabschnitt 123 überlappt (94A bis 94C). Der Öffnungsabschnitt 125 kann ausgebildet werden, indem beispielsweise ein Muster durch ein Lithographieverfahren ausgebildet wird und die Isolierschicht 137 durch ein Ätzverfahren unter Verwendung des Musters verarbeitet wird. Da hierbei der in der Isolierschicht 137 ausgebildete Öffnungsabschnitt 125 ein hohes Seitenverhältnis aufweist, wird die Isolierschicht 137 vorzugsweise durch anisotropes Ätzen verarbeitet. Es ist besonders vorzuziehen, ein Trockenätzverfahren zu verwenden, da es für die Mikrofabrikation geeignet ist.
  • Hierbei wird ein Teil der Isolierschicht 137 vorzugsweise unter Bedingungen, bei denen die Ätzselektivität der Isolierschicht 137 zu der Isolierschicht 135 hoch ist, d. h. Bedingungen, bei denen die Isolierschicht 137 leicht geätzt wird und die Isolierschicht 135 nicht leicht geätzt wird, verarbeitet. Dementsprechend kann verhindert werden, dass die Isolierschicht 135 unabsichtlich verarbeitet wird und ihre Dicke zu dem Zeitpunkt der Verarbeitung der Isolierschicht 137 verringert wird. Daher kann beispielsweise ein Kurzschluss zwischen der leitfähigen Schicht 141 und der leitfähigen Schicht 143, die in einem späteren Schritt ausgebildet wird, verhindert werden.
  • Als Nächstes wird ein Teil der Isolierschicht 135 derart verarbeitet, dass der Öffnungsabschnitt 125 die Isolierschicht 131 erreichen kann (95A bis 95C). Unter Verwendung des anisotropen Ätzens, um die Isolierschicht 135 zu verarbeiten, kann eine Verarbeitung der Seitenfläche der Isolierschicht 135 verhindert werden. Dies kann eine Verringerung der Dicke der Isolierschicht 135 in einem Bereich verhindern, der zwischen der Seitenfläche der leitfähigen Schicht 141 und der Seitenfläche der in einem späteren Schritt ausgebildeten leitfähigen Schicht 143 angeordnet wird, wodurch verhindert werden kann, dass die leitfähige Schicht 141 und die leitfähige Schicht 143 benachbart bereitgestellt werden. Daher kann beispielsweise ein Kurzschluss zwischen der leitfähigen Schicht 141 und der leitfähigen Schicht 143 verhindert werden. Es ist besonders vorzuziehen, ein Trockenätzverfahren zu verwenden, da es für die Mikrofabrikation geeignet ist.
  • Als Nächstes werden ein Teil der Isolierschicht 131 und ein Teil der Isolierschicht 107a verarbeitet, so dass der Öffnungsabschnitt 125 die leitfähige Schicht 115a erreichen kann (96A bis 96C). Ein Teil der Isolierschicht 131 und ein Teil der Isolierschicht 107a werden vorzugsweise unter Bedingungen, bei denen die Ätzselektivität der Isolierschicht 131 und der Isolierschicht 107a zu der Isolierschicht 135 hoch ist, d. h. Bedingungen, bei denen die Isolierschicht 131 und/oder der Isolierschicht 107a leicht geätzt wird und die Isolierschicht 135 nicht leicht geätzt wird, verarbeitet. Dementsprechend kann verhindert werden, dass die Isolierschicht 135 unabsichtlich verarbeitet wird und ihre Dicke zu dem Zeitpunkt der Verarbeitung der Isolierschicht 131 und der Isolierschicht 107a verringert wird. Daher kann beispielsweise ein Kurzschluss zwischen der leitfähigen Schicht 141 und der leitfähigen Schicht 143, die in einem späteren Schritt ausgebildet wird, verhindert werden. Es sei angemerkt, dass ein Teil der Isolierschicht 131 und ein Teil der Isolierschicht 107a vorzugsweise durch anisotropes Ätzen verarbeitet werden. Es ist besonders vorzuziehen, ein Trockenätzverfahren zu verwenden, da es für die Mikrofabrikation geeignet ist.
  • Als Nächstes wird ein leitfähiger Film 143A ausgebildet, um den Öffnungsabschnitt 125 zu füllen (97A bis 97C). Der leitfähige Film 143A wird innerhalb des Öffnungsabschnitts 125 und über der Isolierschicht 137 ausgebildet.
  • Eines der leitfähigen Materialien, die für die leitfähige Schicht 143 verwendet werden können, kann angemessen für leitfähiger Film 143A verwendet werden. Der leitfähige Film 143A kann ausgebildet werden, indem ein Abscheidungsverfahren, wie z. B. ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren oder ein ALD-Verfahren, angemessen verwendet wird. Hierbei wird der leitfähige Film 143A vorzugsweise in Kontakt mit der Isolierschicht 135 und der leitfähigen Schicht 115a innerhalb des Öffnungsabschnitts 125 mit einem hohen Seitenverhältnis ausgebildet. Daher wird der leitfähige Film 143A vorzugsweise durch ein Abscheidungsverfahren mit einer vorteilhaften Abdeckung ausgebildet und wird bevorzugter durch ein CVD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet.
  • Obwohl der leitfähige Film 143A in der vorstehenden Beschreibung derart bereitgestellt wird, um den Öffnungsabschnitt 125 zu füllen, ist die vorliegende Erfindung nicht darauf beschränkt. Beispielsweise könnte ein vertiefter Abschnitt, der die Form des Öffnungsabschnitts 125 widerspiegelt, in einem Zentralabschnitt des leitfähigen Films 143A ausgebildet werden. Der vertiefte Abschnitt kann beispielsweise mit einem anorganischen Isoliermaterial gefüllt werden.
  • Als Nächstes wird die leitfähige Schicht 143 derart ausgebildet, um einen Bereich zu umfassen, der sich innerhalb des Öffnungsabschnitts 125 befindet (98A bis 98C). Beispielsweise kann die leitfähige Schicht 143 ausgebildet werden, indem der leitfähige Film 143A über der Isolierschicht 137 durch eine CMP-Behandlung entfernt wird. Die leitfähige Schicht 143 wird derart ausgebildet, dass sie elektrisch mit der leitfähigen Schicht 115a verbunden ist. Beispielsweise wird die leitfähige Schicht 143 ausgebildet, so dass die Unterseite der leitfähigen Schicht 143 innerhalb des Öffnungsabschnitts 125 einen Bereich in Kontakt mit der Oberseite der leitfähigen Schicht 115a umfassen kann.
  • In der vorstehend beschriebenen Weise kann der Kondensator 51, die die leitfähige Schicht 141, die Isolierschicht 135 und die leitfähige Schicht 143 umfasst, ausgebildet werden.
  • 99A ist eine vergrößerte Ansicht, bei der Teile des Kondensators 51, der Isolierschicht 133 und der Isolierschicht 137 extrahiert werden, die in 98B dargestellt werden. 99B stellt ein Strukturbeispiel dar, in dem die Isolierschicht 133 aus der Struktur in 99A weggelassen wird. In dem in 99B dargestellten Beispiel wird beispielsweise die Isolierschicht 135 derart bereitgestellt, um in Kontakt mit der Oberseite der leitfähigen Schicht 141 zu stehen. Hierbei wird ein Abstand zwischen der Seitenfläche der leitfähigen Schicht 141 und der Seitenfläche der leitfähigen Schicht 143 als Abstand d bezeichnet. Der Abstand d kann beispielsweise der maximale Abstand zwischen der Seitenfläche der leitfähigen Schicht 141 und der Seitenfläche der leitfähigen Schicht 143 sein. In 99A und 99B ist der Abstand d beispielsweise die maximale Dicke der Isolierschicht 135 in einem Bereich, der zwischen der Seitenfläche der leitfähigen Schicht 141 und der Seitenfläche der leitfähigen Schicht 143 angeordnet wird.
  • Wenn hierbei, wie in 99B dargestellt, die Isolierschicht 133 über der leitfähigen Schicht 141 nicht bereitgestellt wird, könnte in dem Schritt zum Ausbilden des Öffnungsabschnitts 125 ein Bereich 155, in dem die Dicke der Isolierschicht 135 klein ist, zwischen der leitfähigen Schicht 141 und der leitfähigen Schicht 143 ausgebildet werden. In dem Bereich 155 ist der Abstand zwischen der leitfähigen Schicht 141 und der leitfähigen Schicht 143 kurz. Dies könnte beispielsweise einen Kurzschluss zwischen der leitfähigen Schicht 141 und der leitfähigen Schicht 143 in dem Bereich 155 verursachen. Die Isolierschicht 133, die wie in 99A dargestellt über der leitfähigen Schicht 141 bereitgestellt wird, kann die Ausbildung des Bereichs 155 verhindern. Dementsprechend kann die Zuverlässigkeit der Speicherzelle verbessert werden, und ein Herstellungsverfahren einer sehr zuverlässigen Halbleitervorrichtung kann bereitgestellt werden. Des Weiteren kann ein Herstellungsverfahren einer Halbleitervorrichtung mit hoher Ausbeute bereitgestellt werden. Es sei angemerkt, dass die Isolierschicht 133 nicht notwendigerweise bereitgestellt wird, solange beispielsweise ein Kurzschluss zwischen der leitfähigen Schicht 141 und der leitfähigen Schicht 143 nicht auftritt. In diesem Fall kann der Herstellungsprozess der Halbleitervorrichtung vereinfacht werden.
  • 99C stellt ein Beispiel dar, in dem die Isolierschicht 137 zwischen der Seitenfläche der Isolierschicht 135 und der Seitenfläche der leitfähigen Schicht 143 bereitgestellt wird. In diesem Fall ist der Abstand d beispielsweise die maximale Summe der Dicke der Isolierschicht 135 und der Dicke der Isolierschicht 137 in dem Bereich, der zwischen der Seitenfläche der leitfähigen Schicht 141 und der Seitenfläche der leitfähigen Schicht 143 angeordnet wird. In dem in 99C dargestellten Beispiel dient nicht nur die Isolierschicht 135, sondern auch die Isolierschicht 137 als dielektrische Schicht des Kondensators 51. Außerdem ist eine Struktur möglich, bei der die leitfähige Schicht 143 nicht in Kontakt mit der Isolierschicht 135 ist. Bei der in 99C dargestellten Struktur kann die Isolierschicht 133 weggelassen werden.
  • Als Nächstes wird die leitfähige Schicht 111b über der leitfähigen Schicht 143 und der Isolierschicht 137 ausgebildet (100A bis 100C). Beispielsweise wird die leitfähige Schicht 111b derart ausgebildet, um einen Bereich in Kontakt mit der Oberseite der leitfähigen Schicht 143 zu umfassen. Auf diese Weise können die leitfähige Schicht 111b und die leitfähige Schicht 143 elektrisch miteinander verbunden sein. Des Weiteren ist, wie vorstehend beschrieben, die leitfähige Schicht 143 elektrisch mit der leitfähigen Schicht 115a verbunden. Deshalb können die leitfähige Schicht 115a, die leitfähige Schicht 143 und die leitfähige Schicht 111b elektrisch miteinander verbunden sein. Die leitfähige Schicht 111b kann durch ein Verfahren ausgebildet werden, das demjenigen für die leitfähige Schicht 111a ähnlich ist.
  • Als Nächstes wird die Isolierschicht 103b über der Isolierschicht 137 und der leitfähigen Schicht 111b ausgebildet, und ein leitfähiger Film 112B wird über der Isolierschicht 103b ausgebildet (101A bis 101C). Die Isolierschicht 103b kann durch ein Verfahren ausgebildet werden, das demjenigen für die Isolierschicht 103a ähnlich ist, und der leitfähige Film 112B kann durch ein Verfahren ausgebildet werden, das demjenigen für den leitfähigen Film 112A ähnlich ist.
  • Als Nächstes werden die leitfähige Schicht 112b, der Öffnungsabschnitt 121b, die Halbleiterschicht 113b, die Isolierschicht 105b, die leitfähige Schicht 115b und die Isolierschicht 107b durch Verfahren ausgebildet, die den Verfahren zum Ausbilden der leitfähigen Schicht 112a, des Öffnungsabschnitts 121a, der Halbleiterschicht 113a, der Isolierschicht 105a, der leitfähigen Schicht 115a und der Isolierschicht 107a ähnlich sind (2A bis 2C).
  • In der vorstehend beschriebenen Weise kann der Transistor 42 ausgebildet werden, der die leitfähige Schicht 111b, die leitfähige Schicht 112b, die Halbleiterschicht 113b, die Isolierschicht 105b und die leitfähige Schicht 115b umfasst. Wie vorstehend beschrieben, dient die leitfähige Schicht 111b als die eine der Source-Elektrode und der Drain-Elektrode des Transistors 42, dient die leitfähige Schicht 112b als die andere der Source-Elektrode und der Drain-Elektrode des Transistors 42, dient die Isolierschicht 105b als Gate-Isolierschicht des Transistors 42 und dient die leitfähige Schicht 115b als Gate-Elektrode des Transistors 42.
  • In der vorstehend beschriebenen Weise kann die in 2A bis 2C dargestellte Halbleitervorrichtung hergestellt werden, die die Speicherzellen 21 umfasst, in denen jeweils der Transistor 41, der Transistor 42 und der Kondensator 51 bereitgestellt werden.
  • <Beispiel 2 für ein Herstellungsverfahren der Halbleitervorrichtung>
  • Als Herstellungsverfahren der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung wird ein Beispiel für ein Herstellungsverfahren der in 37A bis 37C dargestellten Halbleitervorrichtung nachstehend beschrieben.
  • Zuerst werden Schritte durchgeführt, die denjenigen ähnlich sind, die in 83A bis 87C dargestellt werden. Als Nächstes wird die Isolierschicht 107a über der Halbleiterschicht 113a, der leitfähigen Schicht 112a und der Isolierschicht 103a ausgebildet, und die Isolierschicht 131 wird über der Isolierschicht 107a ausgebildet (102A bis 102C). Für die Ausbildung der Isolierschicht 107a und der Isolierschicht 131 kann auf die Beschreibung der 90A bis 90C verwiesen werden.
  • Als Nächstes wird der leitfähige Film 141A über der Isolierschicht 131 ausgebildet (102A bis 102C). Für die Ausbildung des leitfähigen Films 141A kann auf die Beschreibung der 91A bis 91C verwiesen werden.
  • Als Nächstes wird ein Teil des leitfähigen Films 141A verarbeitet, um den Öffnungsabschnitt 123 auszubilden, der die Isolierschicht 131 erreicht. Des Weiteren werden ein Teil der Isolierschicht 131 und ein Teil der Isolierschicht 107a verarbeitet, so dass der Öffnungsabschnitt 127, der die Halbleiterschicht 113a erreicht, derart ausgebildet wird, um einen Bereich zu umfassen, der sich mit dem Öffnungsabschnitt 123 überlappt (103A bis 103C). Für die Ausbildung des Öffnungsabschnitts 123 kann auf die Beschreibung der 92A bis 92C verwiesen werden.
  • Der Öffnungsabschnitt 127 kann ausgebildet werden, indem beispielsweise ein Muster durch ein Lithographieverfahren ausgebildet wird und die Isolierschicht 131 durch ein Ätzverfahren unter Verwendung des Musters verarbeitet wird. Hierbei wird die Isolierschicht 131 vorzugsweise durch anisotropes Ätzen verarbeitet. Es ist besonders vorzuziehen, ein Trockenätzverfahren zu verwenden, da es für die Mikrofabrikation geeignet ist.
  • Als Nächstes wird ein Teil des leitfähigen Films 141A, der den Öffnungsabschnitt 123 umfasst, verarbeitet, um die leitfähige Schicht 141 auszubilden (104A bis 104C). Für die Ausbildung der leitfähigen Schicht 141 kann auf die Beschreibung der 92A bis 92C verwiesen werden. Es sei angemerkt, dass dann, nachdem die leitfähige Schicht 141, die den Öffnungsabschnitt 123 nicht umfasst, ausgebildet wird, der Öffnungsabschnitt 123 in der leitfähigen Schicht 141 ausgebildet werden kann und der Öffnungsabschnitt 127 in der Isolierschicht 131 und der Isolierschicht 107a ausgebildet werden kann.
  • Als Nächstes wird die Isolierschicht 136 über der Halbleiterschicht 113a und der leitfähigen Schicht 141 ausgebildet (105A bis 105C). Die Isolierschicht 136 wird derart ausgebildet, um mindestens einen Teil der Halbleiterschicht 113a und mindestens einen Teil der leitfähigen Schicht 141 zu bedecken. Beispielsweise wird die Isolierschicht 136 derart ausgebildet, um mindestens einen Teil der Oberseite und der Seitenfläche des vertieften Abschnitts der Halbleiterschicht 113a und mindestens einen Teil der Oberseite und der Seitenfläche der leitfähigen Schicht 141 zu bedecken. Beispielsweise wird die Isolierschicht 136 ausgebildet, um einen Bereich in Kontakt mit der Oberseite der Halbleiterschicht 113a, einen Bereich in Kontakt mit der Seitenfläche des vertieften Abschnitts der Halbleiterschicht 113a, einen Bereich in Kontakt mit der Seitenfläche der Isolierschicht 107a, einen Bereich in Kontakt mit der Seitenfläche der Isolierschicht 131, einen Bereich in Kontakt mit der Seitenfläche der leitfähigen Schicht 141 und einen Bereich in Kontakt mit der Oberseite der leitfähigen Schicht 141 zu umfassen.
  • Für die Isolierschicht 136 kann beispielsweise eines der vorstehend beschriebenen Materialien mit hohem k angemessen verwendet werden. Die Isolierschicht 136 kann ausgebildet werden, indem ein Abscheidungsverfahren, wie z. B. ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, oder ein ALD-Verfahren angemessen verwendet wird.
  • Als Nächstes wird die Isolierschicht 137 über der Isolierschicht 136 ausgebildet (105A bis 105C). Die Isolierschicht 137 kann derart ausgebildet werden, um den Öffnungsabschnitt 123 und den Öffnungsabschnitt 127 zu füllen. Für die Ausbildung der Isolierschicht 137 kann auf die Beschreibung der 93A bis 93C verwiesen werden.
  • Als Nächstes wird ein Teil der Isolierschicht 137 verarbeitet, so dass der Öffnungsabschnitt 128, der die Isolierschicht 136 erreicht, derart ausgebildet wird, um zu einen Bereich umfassen, der sich mit dem Öffnungsabschnitt 123 und dem Öffnungsabschnitt 127 überlappt (106A bis 106C). Der Öffnungsabschnitt 128 kann durch ein Verfahren ausgebildet werden, das dem Verfahren ähnlich ist, das verwendet werden kann, um den Öffnungsabschnitt 127 auszubilden.
  • Da der Öffnungsabschnitt 128 weist ein hohes Seitenverhältnis auf, wird ein Teil der Isolierschicht 137 vorzugsweise durch anisotropes Ätzen verarbeitet. Es ist besonders vorzuziehen, ein Trockenätzverfahren zu verwenden, da es für die Mikrofabrikation geeignet ist.
  • In der Ausbildung des Öffnungsabschnitts 128 wird hierbei ein Teil der Isolierschicht 137 vorzugsweise unter Bedingungen, bei denen die Ätzselektivität der Isolierschicht 137 zu der Isolierschicht 136 hoch ist, d. h. Bedingungen, bei denen die Isolierschicht 137 leicht geätzt wird und die Isolierschicht 136 nicht leicht geätzt wird, verarbeitet. Dementsprechend kann verhindert werden, dass die Isolierschicht 136 unabsichtlich verarbeitet wird und ihre Dicke zu dem Zeitpunkt der Ausbildung des Öffnungsabschnitts 128 verringert wird. Daher kann beispielsweise ein Kurzschluss zwischen der Halbleiterschicht 113a und der leitfähigen Schicht 143 sowie zwischen der leitfähigen Schicht 141 und der leitfähigen Schicht 143 verhindert werden. Es sei angemerkt, dass die leitfähige Schicht 143 in einem späteren Schritt ausgebildet wird.
  • Als Nächstes wird die leitfähige Schicht 143 ausgebildet derart, um einen Bereich zu umfassen, der sich innerhalb des Öffnungsabschnitts 128 befindet (107A bis 107C). Daher kann der Transistor 41 ausgebildet werden, der die leitfähige Schicht 111a, die leitfähige Schicht 112a, die Halbleiterschicht 113a, die Isolierschicht 136 und die leitfähige Schicht 143 umfasst. Wie vorstehend beschrieben, dient die leitfähige Schicht 111a als die eine der Source-Elektrode und der Drain-Elektrode des Transistors 41, dient die leitfähige Schicht 112a als die andere der Source-Elektrode und der Drain-Elektrode des Transistors 41, dient die Isolierschicht 136 als Gate-Isolierschicht des Transistors 41 und dient die leitfähige Schicht 143 als Gate-Elektrode des Transistors 41. Des Weiteren kann der Kondensator 51, die die leitfähige Schicht 141, die Isolierschicht 136 und die leitfähige Schicht 143 umfasst, ausgebildet werden. Für die Ausbildung der leitfähigen Schicht 143 kann auf die Beschreibung der 97A bis 98C verwiesen werden.
  • Dann werden die in 100A bis 101C dargestellten Schritte und die folgenden Schritte durchgeführt. In der vorstehend beschriebenen Weise kann die in 37A bis 37C dargestellte Halbleitervorrichtung hergestellt werden, die die Speicherzellen 21 umfasst, in denen jeweils der Transistor 41, der Transistor 42 und der Kondensator 51 bereitgestellt werden.
  • <Beispiel 3 für ein Herstellungsverfahren der Halbleitervorrichtung>
  • Als Herstellungsverfahren der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung wird ein Beispiel für ein Herstellungsverfahren der in 44A, 44C und 44D dargestellten Halbleitervorrichtung nachstehend beschrieben.
  • Zuerst werden Schritte durchgeführt, die denjenigen ähnlich sind, die in 83A bis 87C dargestellt werden. Als Nächstes werden die leitfähige Schicht 142a und die leitfähige Schicht 142b über der Isolierschicht 131 ausgebildet (108A bis 108C). Beispielsweise können die leitfähige Schicht 142a und die leitfähige Schicht 142b ausgebildet werden, indem ein leitfähiger Film, der zu der leitfähigen Schicht 142a und der leitfähigen Schicht 142b wird, ausgebildet und verarbeitet wird. Für den leitfähigen Film, der zu der leitfähigen Schicht 142a und der leitfähigen Schicht 142b wird, kann eines der vorstehend beschriebenen leitfähigen Materialien, die für die leitfähige Schicht 142a und die leitfähige Schicht 142b verwendet werden können, angemessen verwendet werden.
  • Der leitfähige Film, der zu den leitfähigen Schichten 142a und 142b wird, kann ausgebildet werden, indem ein Abscheidungsverfahren, wie z. B. ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, oder ein ALD-Verfahren angemessen verwendet wird. Nachdem der leitfähige Film, der zu den leitfähigen Schichten 142a und 142b wird, ausgebildet worden ist, wird eine Ausbildung eines Musters durch ein Lithographieverfahren durchgeführt und der leitfähige Film wird durch ein Trockenätzverfahren, ein Nassätzverfahren oder dergleichen unter Verwendung des Musters verarbeitet, wodurch die leitfähigen Schichten 142a und 142b ausgebildet werden können. Hierbei wird der leitfähige Film vorzugsweise für die Mikrofabrikation durch ein Trockenätzverfahren verarbeitet.
  • Als Nächstes wird die Isolierschicht 171 über der Isolierschicht 131, der leitfähigen Schicht 142a und der leitfähigen Schicht 142b ausgebildet (109A bis 109C). Eines der vorstehend beschriebenen Isoliermaterialien kann angemessen für die Isolierschicht 171 verwendet werden. Die Isolierschicht 171 kann ausgebildet werden, indem ein Abscheidungsverfahren, wie z. B. ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren oder ein ALD-Verfahren, angemessen verwendet wird. Die Oberseite der abgeschiedenen Isolierschicht 171 wird vorzugsweise durch eine CMP-Behandlung planarisiert. Es sei angemerkt, dass die CMP-Behandlung in einigen Fällen unnötig ist. In einem derartigen Fall weist die Oberseite der Isolierschicht 171 eine konvexe Form auf. Indem eine Planarisierungsbehandlung nicht durchgeführt wird, kann Herstellungskosten verringert werden, und die Produktionsausbeute kann erhöht werden.
  • Als Nächstes wird ein Teil der Isolierschicht 171 derart verarbeitet, dass der Öffnungsabschnitt 181, der die Isolierschicht 131, die leitfähige Schicht 142a und die leitfähige Schicht 142b erreicht, derart ausgebildet wird, um einen Bereich zu umfassen, der sich mit der leitfähigen Schicht 115a überlappt ( 110A bis 110C). Der Öffnungsabschnitt 181 kann ausgebildet werden, indem beispielsweise ein Muster durch ein Lithographieverfahren ausgebildet wird und die Isolierschicht 171 durch ein Ätzverfahren unter Verwendung des Musters verarbeitet wird. Hierbei wird die Isolierschicht 171 vorzugsweise durch anisotropes Ätzen verarbeitet. Es ist besonders vorzuziehen, ein Trockenätzverfahren zu verwenden, da es für die Mikrofabrikation geeignet ist.
  • Hierbei wird ein Teil der Isolierschicht 171 vorzugsweise unter Bedingungen, bei denen die Ätzselektivität der Isolierschicht 171 zu der Isolierschicht 131 hoch ist, d. h. Bedingungen, bei denen die Isolierschicht 171 leicht geätzt wird und die Isolierschicht 131 nicht leicht geätzt wird, verarbeitet. Dementsprechend kann verhindert werden, dass die Isolierschicht 131 unabsichtlich verarbeitet wird und ihre Dicke zu dem Zeitpunkt der Verarbeitung der Isolierschicht 171 verringert wird. Daher kann beispielsweise ein Kurzschluss zwischen der leitfähigen Schicht 115a und der leitfähigen Schicht 141, die in einem späteren Schritt ausgebildet wird, verhindert werden.
  • Als Nächstes wird der leitfähige Film 141A über der Isolierschicht 131, der Isolierschicht 171, der leitfähigen Schicht 142a und der leitfähigen Schicht 142b ausgebildet (111A bis 111C). Für die Ausbildung des leitfähigen Films 141A kann auf die Beschreibung der 91A bis 91C verwiesen werden.
  • Als Nächstes wird der leitfähige Film 141A derart verarbeitet, dass die leitfähige Schicht 141, die den Öffnungsabschnitt 183 umfasst, der einen Bereich umfasst, der sich mit der leitfähigen Schicht 115a überlappt, innerhalb des Öffnungsabschnitts 181 ausgebildet wird (112A bis 112C). Beispielsweise wird eine Ätzbehandlung gleichmäßig oder im Wesentlichen gleichmäßig an einer Oberseite des leitfähigen Films 141A durchgeführt. Daher kann die leitfähige Schicht 141 entlang der Seitenfläche der Isolierschicht 171, der Oberseite der leitfähigen Schicht 142a, der Seitenfläche der leitfähigen Schicht 142a, der Oberseite der leitfähigen Schicht 142b, der Seitenfläche der leitfähigen Schicht 142b und der Oberseite der Isolierschicht 131 innerhalb des Öffnungsabschnitts 181 ausgebildet werden. Insbesondere kann die Ätzbehandlung die leitfähige Schicht 141 ausbilden, die innerhalb des Öffnungsabschnitts 181 einen Bereich in Kontakt mit der Seitenfläche der Isolierschicht 171, einen Bereich in Kontakt mit der Oberseite der leitfähigen Schicht 142a, einen Bereich in Kontakt mit der Seitenfläche der leitfähigen Schicht 142a, einen Bereich in Kontakt mit der Oberseite der leitfähigen Schicht 142b, einen Bereich in Kontakt mit der Seitenfläche der leitfähigen Schicht 142b und einen Bereich in Kontakt mit der Oberseite der Isolierschicht 131 umfasst. Eine Ätzbehandlung, die auf diese Weise gleichmäßig oder im Wesentlichen gleichmäßig an einem Film durchgeführt wird, wird als Rückätzbehandlung bezeichnet. Ein Trockenätzverfahren kommt vorzugsweise bei der Rückätzbehandlung zum Einsatz. Es sei angemerkt, dass die leitfähige Schicht 141 durch ein Lithographieverfahren ausgebildet werden kann.
  • Als Nächstes wird die Isolierschicht 135 derart ausgebildet, um einen Bereich zu umfassen, der sich innerhalb des Öffnungsabschnitts 181, insbesondere innerhalb des Öffnungsabschnitts 183 befindet (113A bis 113C). Die Isolierschicht 135 wird derart ausgebildet, um mindestens einen Teil der leitfähigen Schicht 141 und mindestens einen Teil der Isolierschicht 171 zu bedecken. Beispielsweise wird die Isolierschicht 135 derart ausgebildet, um die Oberseite der Isolierschicht 171 und die leitfähige Schicht 141 zu bedecken. Beispielsweise wird die Isolierschicht 135 derart ausgebildet, um einen Bereich in Kontakt mit der leitfähigen Schicht 141 und einen Bereich in Kontakt mit der Oberseite der Isolierschicht 131 innerhalb des Öffnungsabschnitts 183 zu umfassen. Für die Ausbildung der Isolierschicht 135 kann auf die Beschreibung der 93A bis 93C verwiesen werden.
  • Als Nächstes werden ein Teil der Isolierschicht 135, ein Teil der Isolierschicht 131 und ein Teil der Isolierschicht 107a verarbeitet, um den Öffnungsabschnitt 185 auszubilden, der die leitfähige Schicht 115a erreicht ( 114Abis 114C). Der Öffnungsabschnitt 185 kann ausgebildet werden, indem beispielsweise ein Muster durch ein Lithographieverfahren ausgebildet wird und die Isolierschicht 135, die Isolierschicht 131 und die Isolierschicht 107a durch ein Ätzverfahren unter Verwendung des Musters verarbeitet werden. Hierbei werden die Isolierschicht 135, die Isolierschicht 131 und die Isolierschicht 107a vorzugsweise durch anisotropes Ätzen verarbeitet. Es ist besonders vorzuziehen, ein Trockenätzverfahren zu verwenden, da es für die Mikrofabrikation geeignet ist.
  • Als Nächstes wird der leitfähige Film 143A derart ausgebildet, um den Öffnungsabschnitt 185 zu füllen und um die Isolierschicht 135 zu bedecken ( 115A bis 115C). Für die Ausbildung des leitfähigen Films 143A kann auf die Beschreibung der 97A bis 97C verwiesen werden.
  • Als Nächstes wird die leitfähige Schicht 143 derart ausgebildet, um einen Bereich zu umfassen, der sich innerhalb des Öffnungsabschnitts 185 befindet und um die Isolierschicht 135 innerhalb des Öffnungsabschnitts 183 zu bedecken (116A bis 116C). Beispielsweise kann die leitfähige Schicht 143 ausgebildet werden, indem eine Planarisierungsbehandlung, wie z. B. eine CMP-Behandlung, an dem leitfähigen Film 143A durchgeführt wird, bis die Oberseite der Isolierschicht 135 freiliegt. Beispielsweise kann die leitfähige Schicht 143 ausgebildet werden, so dass die Unterseite der leitfähigen Schicht 143 innerhalb des Öffnungsabschnitts 185 einen Bereich in Kontakt mit der Oberseite der leitfähigen Schicht 115a umfassen kann.
  • In der vorstehend beschriebenen Weise kann der Kondensator 51, die die leitfähige Schicht 141, die Isolierschicht 135 und die leitfähige Schicht 143 umfasst, ausgebildet werden.
  • Als Nächstes wird die leitfähige Schicht 111 b über der leitfähigen Schicht 143 und der Isolierschicht 135 ausgebildet (117A bis 117C). Beispielsweise wird die leitfähige Schicht 111b derart ausgebildet, um einen Bereich in Kontakt mit der Oberseite der leitfähigen Schicht 143 zu umfassen. Auf diese Weise können die leitfähige Schicht 111b und die leitfähige Schicht 143 elektrisch miteinander verbunden sein. Des Weiteren ist, wie vorstehend beschrieben, die leitfähige Schicht 143 elektrisch mit der leitfähigen Schicht 115a verbunden. Deshalb können die leitfähige Schicht 115a, die leitfähige Schicht 143 und die leitfähige Schicht 111b elektrisch miteinander verbunden sein. Die leitfähige Schicht 111b kann durch ein Verfahren ausgebildet werden, das demjenigen für die leitfähige Schicht 111 a ähnlich ist.
  • Als Nächstes wird die Isolierschicht 103b über der Isolierschicht 135 und der leitfähigen Schicht 111b ausgebildet, und der leitfähige Film 112B wird über der Isolierschicht 103b ausgebildet (117A bis 117C). Für die Ausbildung der Isolierschicht 103b und des leitfähigen Films 112B kann auf die Beschreibung der 101A bis 101C verwiesen werden.
  • Als Nächstes werden die leitfähige Schicht 112b, der Öffnungsabschnitt 121b, die Halbleiterschicht 113b, die Isolierschicht 105b, die leitfähige Schicht 115b und die Isolierschicht 107b durch Verfahren ausgebildet, die den Verfahren zum Ausbilden der leitfähigen Schicht 112a, des Öffnungsabschnitts 121 a, der Halbleiterschicht 113a, der Isolierschicht 105a, der leitfähigen Schicht 115a und der Isolierschicht 107a ähnlich sind (44A bis 44C). In der vorstehend beschriebenen Weise kann die in 44A bis 44C dargestellte Halbleitervorrichtung hergestellt werden, die die Speicherzellen 21 umfasst, in denen jeweils der Transistor 41, der Transistor 42 und der Kondensator 51 bereitgestellt werden.
  • <Beispiel 4 für ein Herstellungsverfahren der Halbleitervorrichtung>
  • Als Herstellungsverfahren der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung wird ein Beispiel für ein Herstellungsverfahren der in 45A und 45B dargestellten Halbleitervorrichtung nachstehend beschrieben.
  • Zuerst werden Schritte durchgeführt, die denjenigen ähnlich sind, die in 108A bis 115C dargestellt werden. Als Nächstes wird die leitfähige Schicht 143 ausgebildet, indem beispielsweise ein Muster durch ein Lithographieverfahren ausgebildet wird und dann der leitfähige Film 143A durch ein Ätzverfahren unter Verwendung des Musters verarbeitet wird (118A bis 118C). Obwohl die Verarbeitung beispielsweise durch ein Trockenätzverfahren oder ein Nassätzverfahren durchgeführt werden kann, wird eine Verarbeitung durch ein Trockenätzverfahren bevorzugt, da es für die Mikrofabrikation geeignet ist. Die leitfähige Schicht 143 wird derart ausgebildet, um einen Bereich zu umfassen, der sich innerhalb des Öffnungsabschnitts 185 befindet und um die Isolierschicht 135 innerhalb des Öffnungsabschnitts 183 zu bedecken. In der vorstehend beschriebenen Weise kann der Kondensator 51, die die leitfähige Schicht 141, die Isolierschicht 135 und die leitfähige Schicht 143 umfasst, ausgebildet werden.
  • Als Nächstes wird die Isolierschicht 137 über der Isolierschicht 135 und der leitfähigen Schicht 143 ausgebildet (119A bis 119C). Für die Isolierschicht 137 kann eines der vorstehend beschriebenen Isoliermaterialien angemessen verwendet werden. Die Isolierschicht 137 kann ausgebildet werden, indem ein Abscheidungsverfahren, wie z. B. ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, oder ein ALD-Verfahren angemessen verwendet wird.
  • Als Nächstes werden die Isolierschicht 137 und die leitfähige Schicht 143 einer Planarisierungsbehandlung, wie z. B. einer CMP-Behandlung, unterzogen, bis die Oberseite der leitfähigen Schicht 143 freiliegt (120A bis 120C). 120B und 120C stellen ein Beispiel dar, in dem die Oberseite der Isolierschicht 137 und die Oberseite der leitfähigen Schicht 143 ausgerichtet oder im Wesentlichen ausgerichtet sind. Es sei angemerkt, dass die Planarisierungsbehandlung beispielsweise nicht notwendigerweise durchgeführt wird, bis die gesamte Oberseite der leitfähigen Schicht 143 mit der Oberseite der Isolierschicht 137 ausgerichtet oder im Wesentlichen ausgerichtet wird. Beispielsweise kann mindestens ein Teil des vertieften Abschnitts, der aufgrund des Öffnungsabschnitts 183 zu dem Zeitpunkt der Ausbildung des leitfähigen Films 143A ausgebildet wird, in der Oberseite der leitfähigen Schicht 143 verbleiben, und der vertiefte Abschnitt kann mit der Isolierschicht 137 gefüllt werden.
  • Indem, wie in 118A bis 120C dargestellt, die Planarisierungsbehandlung nach der Ausbildung der leitfähigen Schicht 143 und der Isolierschicht 137 durchgeführt wird, kann im Vergleich zu dem Fall, in dem, wie in 116A bis 116C dargestellt, eine Planarisierungsbehandlung an dem leitfähigen Film 143A durchgeführt wird, der einen Bereich in Kontakt mit der Oberseite der Isolierschicht 135 umfasst, verhindert werden, dass die Dicke der Isolierschicht 135 durch die Planarisierungsbehandlung verringert wird. Dementsprechend kann beispielsweise ein Kurzschluss zwischen der leitfähigen Schicht 141 und der leitfähigen Schicht 111b leicht verhindert werden. Im Gegensatz dazu werden in dem Fall, in dem eine Planarisierungsbehandlung an dem leitfähigen Film 143A durchgeführt wird, der den Bereich in Kontakt mit der Oberseite der Isolierschicht 135 umfasst, eine Ausbildung eines Musters beispielsweise durch ein Lithographieverfahren und eine Verarbeitung unter Verwendung des Musters nicht an dem leitfähigen Film 143A durchgeführt. Außerdem wird eine Ausbildung der Isolierschicht 137 ebenfalls nicht durchgeführt. Daher kann der Herstellungsprozess der Halbleitervorrichtung vereinfacht werden.
  • Als Nächstes wird die leitfähige Schicht 111b über der leitfähigen Schicht 143 und der Isolierschicht 137 ausgebildet (121A bis 121C). Beispielsweise wird die leitfähige Schicht 111b derart ausgebildet, um einen Bereich in Kontakt mit der Oberseite der leitfähigen Schicht 143 zu umfassen. Auf diese Weise können die leitfähige Schicht 111b und die leitfähige Schicht 143 elektrisch miteinander verbunden sein. Des Weiteren ist, wie vorstehend beschrieben, die leitfähige Schicht 143 elektrisch mit der leitfähigen Schicht 115a verbunden. Deshalb können die leitfähige Schicht 115a, die leitfähige Schicht 143 und die leitfähige Schicht 111b elektrisch miteinander verbunden sein. Die leitfähige Schicht 111b kann durch ein Verfahren ausgebildet werden, das demjenigen für die leitfähige Schicht 111 a ähnlich ist.
  • Als Nächstes wird die Isolierschicht 103b über der Isolierschicht 137 und der leitfähigen Schicht 111b ausgebildet, und der leitfähige Film 112B wird über der Isolierschicht 103b ausgebildet (121A bis 121C). Für die Ausbildung der Isolierschicht 103b und des leitfähigen Films 112B kann auf die Beschreibung der 101A bis 101C verwiesen werden.
  • Als Nächstes werden die leitfähige Schicht 112b, der Öffnungsabschnitt 121b, die Halbleiterschicht 113b, die Isolierschicht 105b, die leitfähige Schicht 115b und die Isolierschicht 107b durch Verfahren ausgebildet, die den Verfahren zum Ausbilden der leitfähigen Schicht 112a, des Öffnungsabschnitts 121 a, der Halbleiterschicht 113a, der Isolierschicht 105a, der leitfähigen Schicht 115a und der Isolierschicht 107a ähnlich sind (45A und 45B). In der vorstehend beschriebenen Weise kann die in 45A und 45B dargestellte Halbleitervorrichtung hergestellt werden, die die Speicherzellen 21 umfasst, in denen jeweils der Transistor 41, der Transistor 42 und der Kondensator 51 bereitgestellt werden.
  • <Beispiel 5 für ein Herstellungsverfahren der Halbleitervorrichtung>
  • Als Herstellungsverfahren der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung wird ein Beispiel für ein Herstellungsverfahren der in 46A bis 46C dargestellten Halbleitervorrichtung nachstehend beschrieben.
  • Zuerst werden Schritte durchgeführt, die denjenigen ähnlich sind, die in 108A bis 113C dargestellt werden. Als Nächstes wird die Isolierschicht 135 einer Rückätzbehandlung unterzogen, so dass die Isolierschicht 135 eine Form entlang der Seitenfläche der leitfähigen Schicht 141 in dem Öffnungsabschnitt 183 aufweisen kann (122A bis 122C). Des Weiteren kann die Isolierschicht 135 eine Form entlang dem gekrümmten Abschnitt der leitfähigen Schicht 141 ebenso wie entlang der Seitenfläche der leitfähigen Schicht 141 aufweisen.
  • Als Nächstes wird der Öffnungsabschnitt 185 durch eine Verarbeitung eines Teils der Isolierschicht 131 und eines Teils der Isolierschicht 107a ausgebildet (123A bis 123C). Für die Ausbildung des Öffnungsabschnitts 185 kann auf die Beschreibung der 114A bis 114C verwiesen werden. Hierbei wird ein Teil der Isolierschicht 131 vorzugsweise unter Bedingungen verarbeitet, in denen die Ätzselektivität der Isolierschicht 131 zu der Isolierschicht 135 hoch ist, d. h. Bedingungen, bei denen die Isolierschicht 131 leicht geätzt wird und die Isolierschicht 135 nicht leicht geätzt wird. Dementsprechend kann verhindert werden, dass die Dicke der Isolierschicht 135 verringert wird, während die Verringerung des Durchmessers des Öffnungsabschnitts 185 verhindert wird.
  • Als Nächstes wird der leitfähige Film 143A derart ausgebildet, um den Öffnungsabschnitt 185 zu füllen und die Isolierschicht 135, die leitfähige Schicht 141 und die Isolierschicht 171 zu bedecken (124A bis 124C). Für die Ausbildung des leitfähigen Films 143A kann auf die Beschreibung der 115A bis 115C verwiesen werden.
  • Als Nächstes werden der leitfähige Film 143A, die Isolierschicht 135, die leitfähige Schicht 141 und die Isolierschicht 171 einer Planarisierungsbehandlung, wie z. B. einer CMP-Behandlung, unterzogen. Daher kann die leitfähige Schicht 143 derart ausgebildet werden, um einen Bereich, der sich innerhalb des Öffnungsabschnitts 183 befindet, und einen Bereich zu umfassen, der sich innerhalb des Öffnungsabschnitts 185 befindet, und um nicht in Kontakt mit der leitfähigen Schicht 141 zu stehen (125A bis 125C). Obwohl die Planarisierungsbehandlung in dem in 125B und 125C dargestellten Beispiel durchgeführt wird, bis der gekrümmte Abschnitt zwischen der Oberseite und der Seitenfläche der Isolierschicht 135 und der gekrümmte Abschnitt zwischen der Oberseite und der Seitenfläche der leitfähigen Schicht 141 vollständig entfernt werden, können beispielsweise ein Teil des gekrümmten Abschnitts der Isolierschicht 135 und ein Teil des gekrümmten Abschnitts der leitfähigen Schicht 141 verbleiben.
  • In der vorstehend beschriebenen Weise kann der Kondensator 51, die die leitfähige Schicht 141, die Isolierschicht 135 und die leitfähige Schicht 143 umfasst, ausgebildet werden.
  • Als Nächstes wird die Isolierschicht 173 über der leitfähigen Schicht 141, der leitfähigen Schicht 143, der Isolierschicht 135 und der Isolierschicht 171 ausgebildet (126A bis 126C). Die Isolierschicht 173 kann durch ein Verfahren ausgebildet werden, das demjenigen für die Isolierschicht 131 ähnlich ist.
  • Als Nächstes wird ein Teil der Isolierschicht 173 derart verarbeitet, dass der Öffnungsabschnitt 187, der die leitfähige Schicht 143 erreicht, ausgebildet wird (127A bis 127C). Obwohl die Verarbeitung beispielsweise durch ein Trockenätzverfahren oder ein Nassätzverfahren durchgeführt werden kann, wird eine Verarbeitung durch ein Trockenätzverfahren bevorzugt, da es für die Mikrofabrikation geeignet ist.
  • Als Nächstes wird die leitfähige Schicht 145 innerhalb des Öffnungsabschnitts 187 ausgebildet (127A bis 127C). Beispielsweise wird ein leitfähiger Film, der zu der leitfähigen Schicht 145 wird, derart ausgebildet, um den Öffnungsabschnitt 187 zu füllen, und der leitfähige Film wird einer Planarisierungsbehandlung, wie z. B. einer CMP-Behandlung, unterzogen, bis die Oberseite der Isolierschicht 173 freiliegt, wodurch die leitfähige Schicht 145 innerhalb des Öffnungsabschnitts 187 ausgebildet wird. Wenn die leitfähige Schicht 145 innerhalb des Öffnungsabschnitts 187 ausgebildet wird, der die leitfähige Schicht 143 erreicht, können die leitfähige Schicht 145 und die leitfähige Schicht 143 elektrisch miteinander verbunden sein. Für den leitfähigen Film, der zu der leitfähigen Schicht 145 wird, kann eines der vorstehend beschriebenen leitfähigen Materialien, die für die leitfähige Schicht 145 verwendet werden können, angemessen verwendet werden. Der leitfähige Film, der zu der leitfähigen Schicht 145 wird, kann ausgebildet werden, indem ein Abscheidungsverfahren, wie z. B. ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, oder ein ALD-Verfahren, angemessen verwendet wird.
  • Als Nächstes wird die leitfähige Schicht 111 b über der leitfähigen Schicht 145 und der Isolierschicht 173 ausgebildet (128A bis 128C). Beispielsweise wird die leitfähige Schicht 111b derart ausgebildet, um einen Bereich in Kontakt mit der Oberseite der leitfähigen Schicht 145 zu umfassen. Auf diese Weise können die leitfähige Schicht 111b und die leitfähige Schicht 145 elektrisch miteinander verbunden sein. Des Weiteren kann, wie vorstehend beschrieben, die leitfähige Schicht 145 elektrisch mit der leitfähigen Schicht 143 verbunden sein, und die leitfähige Schicht 143 kann elektrisch mit der leitfähigen Schicht 115a verbunden sein. Deshalb können die leitfähige Schicht 115a, die leitfähige Schicht 143 und die leitfähige Schicht 111b elektrisch miteinander verbunden sein. Die leitfähige Schicht 111b kann durch ein Verfahren ausgebildet werden, das demjenigen für die leitfähige Schicht 111a ähnlich ist.
  • Als Nächstes wird die Isolierschicht 103b über der Isolierschicht 173 und der leitfähigen Schicht 111b ausgebildet, und der leitfähige Film 112B wird über der Isolierschicht 103b ausgebildet (128A bis 128C). Für die Ausbildung der Isolierschicht 103b und des leitfähigem Films 112B kann auf die Beschreibung der 101A bis 101C verwiesen werden.
  • Als Nächstes werden die leitfähige Schicht 112b, der Öffnungsabschnitt 121b, die Halbleiterschicht 113b, die Isolierschicht 105b, die leitfähige Schicht 115b und die Isolierschicht 107b durch Verfahren ausgebildet, die den Verfahren zum Ausbilden der leitfähigen Schicht 112a, des Öffnungsabschnitt 121a, der Halbleiterschicht 113a, der Isolierschicht 105a, der leitfähigen Schicht 115a und der Isolierschicht 107a ähnlich sind (46A bis 46C). In der vorstehend beschriebenen Weise kann die in 46A bis 46C dargestellte Halbleitervorrichtung hergestellt werden, die die Speicherzellen 21 umfasst, in denen jeweils der Transistor 41, der Transistor 42 und der Kondensator 51 bereitgestellt werden.
  • <Beispiel 6 für ein Herstellungsverfahren der Halbleitervorrichtung>
  • Als Herstellungsverfahren der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung wird ein Beispiel für ein Herstellungsverfahren der in 56A bis 56C dargestellten Halbleitervorrichtung nachstehend beschrieben.
  • Zuerst werden Schritte durchgeführt, die denjenigen ähnlich sind, die in 83A bis 90C dargestellt werden. Als Nächstes wird die Isolierschicht 171 über der Isolierschicht 131 ausgebildet (129A bis 129C). Für die Ausbildung der Isolierschicht 171 kann auf die Beschreibung der 109A bis 109C verwiesen werden.
  • Als Nächstes wird ein Teil der Isolierschicht 171 verarbeitet, so dass der Öffnungsabschnitt 181, der die Isolierschicht 131 erreicht, derart ausgebildet wird, um einen Bereich zu umfassen, der sich mit der leitfähigen Schicht 115a überlappt (130A bis 130C). Für die Ausbildung des Öffnungsabschnitts 181 kann auf die Beschreibung der 110A bis 110C verwiesen werden.
  • Als Nächstes werden Schritte durchgeführt, die denjenigen ähnlich sind, die in 111A bis 113C dargestellt werden, und 122A bis 125C werden durchgeführt. Dann wird die Isolierschicht 174 über der leitfähigen Schicht 141, der leitfähigen Schicht 143, der Isolierschicht 135 und der Isolierschicht 171 ausgebildet (131A bis 131C). Die Isolierschicht 174 kann durch ein Verfahren ausgebildet werden, das demjenigen für die in 126A bis 126C dargestellte Isolierschicht 173 ähnlich ist.
  • Als Nächstes wird ein Teil der Isolierschicht 174 verarbeitet, so dass die Öffnungsabschnitte 189a und 189b, die die leitfähige Schicht 141 erreichen, ausgebildet werden (132A bis 132C). Obwohl die Verarbeitung beispielsweise durch ein Trockenätzverfahren oder ein Nassätzverfahren durchgeführt werden kann, wird eine Verarbeitung durch ein Trockenätzverfahren bevorzugt, da es für die Mikrofabrikation geeignet ist.
  • Als Nächstes wird die leitfähige Schicht 144a über der leitfähigen Schicht 141 und der Isolierschicht 174 derart ausgebildet, um einen Bereich zu umfassen, der sich innerhalb des Öffnungsabschnitts 189a befindet. Des Weiteren wird die leitfähige Schicht 144b über der leitfähigen Schicht 141 und der Isolierschicht 174 derart ausgebildet, um einen Bereich zu umfassen, der sich innerhalb des Öffnungsabschnitts 189b befindet (132A bis 132C). Beispielsweise können die leitfähige Schicht 144a und die leitfähige Schicht 144b ausgebildet werden, indem ein leitfähiger Film, der zu der leitfähigen Schicht 144a und der leitfähigen Schicht 144b wird, ausgebildet und verarbeitet wird. Für den leitfähigen Film, der zu der leitfähigen Schicht 144a und der leitfähigen Schicht 144b wird, kann eines der vorstehend beschriebenen leitfähigen Materialien, die für die leitfähige Schicht 144a und die leitfähige Schicht 144b verwendet werden können, angemessen verwendet werden.
  • Der leitfähige Film, der zu den leitfähigen Schichten 144a und 144b wird, kann ausgebildet werden, indem ein Abscheidungsverfahren, wie z. B. ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, oder ein ALD-Verfahren angemessen verwendet wird. Nachdem der leitfähige Film, der zu den leitfähigen Schichten 144a und 144b wird, ausgebildet worden ist, wird eine Ausbildung eines Musters durch ein Lithographieverfahren durchgeführt und der leitfähige Film wird durch ein Trockenätzverfahren, ein Nassätzverfahren oder dergleichen unter Verwendung des Musters verarbeitet, wodurch die leitfähigen Schichten 144a und 144b ausgebildet werden können. Hierbei wird der leitfähige Film vorzugsweise für die Mikrofabrikation durch ein Trockenätzverfahren verarbeitet.
  • Als Nächstes wird die Isolierschicht 173 über der Isolierschicht 174, der leitfähigen Schicht 144a und der leitfähigen Schicht 144b ausgebildet (133A bis 133C). Für die Ausbildung der Isolierschicht 173 kann auf die Beschreibung der 126A bis 126C verwiesen werden.
  • Als Nächstes werden ein Teil der Isolierschicht 173 und ein Teil der Isolierschicht 174 verarbeitet, um den Öffnungsabschnitt 187 auszubilden, der die leitfähige Schicht 143 erreicht. Dann wird die leitfähige Schicht 145 innerhalb des Öffnungsabschnitts 187 ausgebildet (134A bis 134C). Für Ausbildung des Öffnungsabschnitts 187 und die leitfähige Schicht 145 kann auf die Beschreibung der 127A bis 127C verwiesen werden.
  • Als Nächstes werden der in 128A bis 128C dargestellte Schritt und die folgenden Schritte durchgeführt. In der vorstehend beschriebenen Weise kann die in 56A bis 56C dargestellte Halbleitervorrichtung hergestellt werden, die die Speicherzellen 21 umfasst, in denen jeweils der Transistor 41, der Transistor 42 und der Kondensator 51 bereitgestellt werden.
  • <Beispiel 7 für ein Herstellungsverfahren der Halbleitervorrichtung>
  • Als Herstellungsverfahren der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung wird ein Beispiel für ein Herstellungsverfahren der in 57A bis 57C dargestellten Halbleitervorrichtung nachstehend beschrieben.
  • Zuerst werden die in 102A bis 102C dargestellten Schritte zum Ausbilden der Komponenten von der Isolierschicht 101 bis zu der Isolierschicht 131 durchgeführt. Als Nächstes werden Schritte durchgeführt, die denjenigen ähnlich sind, die in 108A bis 112C dargestellt werden, so dass die leitfähige Schicht 142a, die leitfähige Schicht 142b, die Isolierschicht 171 und die leitfähige Schicht 141 ausgebildet werden (135A bis 135C).
  • Als Nächstes werden ein Teil der Isolierschicht 131 und ein Teil der Isolierschicht 107a verarbeitet, so dass der Öffnungsabschnitt 127, der die Halbleiterschicht 113a erreicht, derart ausgebildet wird, um einen Bereich zu umfassen, der sich mit dem Öffnungsabschnitt 183 überlappt (136A bis 136C). Für die Ausbildung des Öffnungsabschnitts 127 kann auf die Beschreibung der 103A bis 103C verwiesen werden.
  • Als Nächstes wird die Isolierschicht 136 über der Halbleiterschicht 113a, der leitfähigen Schicht 141 und der Isolierschicht 171 ausgebildet (137A bis 137C). Für die Ausbildung der Isolierschicht 136 kann auf die Beschreibung der 105A bis 105C verwiesen werden.
  • Als Nächstes wird die leitfähige Schicht 143 derart ausgebildet, um die Isolierschicht 136 innerhalb des Öffnungsabschnitts 127 und des Öffnungsabschnitts 183 zu bedecken (138A bis 138C). Für die Ausbildung der leitfähigen Schicht 143 kann auf die Beschreibung der 115A bis 116C verwiesen werden.
  • Als Nächstes werden der in 117A bis 117C dargestellte Schritt und die folgenden Schritte durchgeführt. In der vorstehend beschriebenen Weise kann die in 57A bis 57C dargestellte Halbleitervorrichtung hergestellt werden, die die Speicherzellen 21 umfasst, in denen jeweils der Transistor 41, der Transistor 42 und der Kondensator 51 bereitgestellt werden.
  • <Beispiel 8 für ein Herstellungsverfahren der Halbleitervorrichtung>
  • Als Herstellungsverfahren der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung wird ein Beispiel für ein Herstellungsverfahren der in 58A bis 58C dargestellten Halbleitervorrichtung nachstehend beschrieben.
  • Zuerst werden Schritte durchgeführt, die denjenigen ähnlich sind, die in 135A bis 136C dargestellt werden. Als Nächstes wird die Isolierschicht 172 derart ausgebildet, um den Öffnungsabschnitt 127 und den Öffnungsabschnitt 183 zu füllen und um einen Bereich zu umfassen, der sich über der Isolierschicht 171 befindet (139A bis 139C). Für die Isolierschicht 172 kann eines der vorstehend beschriebenen Isoliermaterialien angemessen verwendet werden. Die Isolierschicht 172 kann ausgebildet werden, indem ein Abscheidungsverfahren, wie z. B. ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, oder ein ALD-Verfahren angemessen verwendet wird. Die Oberseite der abgeschiedenen Isolierschicht 172 wird vorzugsweise durch eine CMP-Behandlung planarisiert. Es sei angemerkt, dass die CMP-Behandlung in einigen Fällen unnötig ist. In einem derartigen Fall weist die Oberseite der Isolierschicht 172 eine konvexe Form auf. Indem keine Planarisierungsbehandlung durchgeführt wird, können die Herstellungskosten verringert werden und kann die Produktionsausbeute erhöht werden.
  • Als Nächstes wird der Öffnungsabschnitt 182, der die Isolierschicht 171, die leitfähige Schicht 141 und die Halbleiterschicht 113a erreicht, in der Isolierschicht 172 derart ausgebildet, um einen Bereich zu umfassen, der sich mit dem Öffnungsabschnitt 183 und dem Öffnungsabschnitt 127 überlappt (140A bis 140C). Der Öffnungsabschnitt 182 kann ausgebildet werden, indem beispielsweise ein Muster durch ein Lithographieverfahren ausgebildet wird und die Isolierschicht 172 durch ein Ätzverfahren unter Verwendung des Musters verarbeitet wird. Da hierbei der in der Isolierschicht 172 ausgebildete Öffnungsabschnitt 182 ein hohes Seitenverhältnis aufweist, wird die Isolierschicht 172 vorzugsweise durch anisotropes Ätzen verarbeitet. Es ist besonders vorzuziehen, ein Trockenätzverfahren zu verwenden, da es für die Mikrofabrikation geeignet ist.
  • Hierbei wird ein Teil der Isolierschicht 172 vorzugsweise unter Bedingungen verarbeitet, in denen die Ätzselektivität der Isolierschicht 172 zu der Isolierschicht 171 hoch ist, d. h. Bedingungen, bei denen die Isolierschicht 172 leicht geätzt wird und die Isolierschicht 171 nicht leicht geätzt wird. Dementsprechend kann eine Ausbildung eines vertieften Abschnitts in der Isolierschicht 171 durch eine unabsichtliche Verarbeitung der Isolierschicht 171 zu dem Zeitpunkt der Verarbeitung der Isolierschicht 172 verhindert werden.
  • Als Nächstes wird die Isolierschicht 136 über der Halbleiterschicht 113a, der leitfähigen Schicht 141, der Isolierschicht 171 und der Isolierschicht 172 ausgebildet (141A bis 141C). Für die Ausbildung der Isolierschicht 136 kann auf die Beschreibung der 105A bis 105C verwiesen werden.
  • Als Nächstes wird die leitfähige Schicht 143 derart ausgebildet, um die Isolierschicht 136 innerhalb des Öffnungsabschnitts 182 zu bedecken (142A bis 142C). Für die Ausbildung der leitfähigen Schicht 143 kann auf die Beschreibung der 115A bis 116C verwiesen werden.
  • Als Nächstes werden der in 117A bis 117C dargestellte Schritt und die folgenden Schritte durchgeführt. In der vorstehend beschriebenen Weise kann die in 58A bis 58C dargestellte Halbleitervorrichtung hergestellt werden, die die Speicherzellen 21 umfasst, in denen jeweils der Transistor 41, der Transistor 42 und der Kondensator 51 bereitgestellt werden.
  • <Beispiel 9 für ein Herstellungsverfahren der Halbleitervorrichtung>
  • Als Herstellungsverfahren der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung wird ein Beispiel für ein Herstellungsverfahren der in 59A bis 59C dargestellten Halbleitervorrichtung nachstehend beschrieben.
  • Zuerst werden die in 83A bis 88C dargestellten Schritte zum Ausbilden der Komponenten von der Isolierschicht 101 bis zu der Isolierschicht 105a durchgeführt. Als Nächstes wird die Isolierschicht 109a über der Isolierschicht 105a ausgebildet (143A bis 143C). Die Isolierschicht 109a kann ausgebildet werden, indem ein Abscheidungsverfahren, wie z. B. ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren oder ein ALD-Verfahren angemessen verwendet wird. Die Oberseite der abgeschiedenen Isolierschicht 109a wird vorzugsweise durch eine CMP-Behandlung planarisiert. Es sei angemerkt, dass die CMP-Behandlung in einigen Fällen unnötig ist. In einem derartigen Fall weist die Oberseite der Isolierschicht 109a eine konvexe Form auf. Indem eine Planarisierungsbehandlung nicht durchgeführt wird, können Herstellungskosten verringert werden und die Produktionsausbeute kann erhöht werden.
  • Als Nächstes wird ein Teil der Isolierschicht 109a verarbeitet, so dass der Öffnungsabschnitt 129a, der die Isolierschicht 105a erreicht, derart ausgebildet wird, um einen Bereich zu umfassen, der sich mit dem Öffnungsabschnitt 121a überlappt (144A bis 144C). Der Öffnungsabschnitt 129a kann durch ein Verfahren ausgebildet werden, das dem Verfahren ähnlich ist, das zum Ausbilden des Öffnungsabschnitts 121a verwendet werden kann.
  • In der Ausbildung des Öffnungsabschnitts 129a wird hierbei ein Teil der Isolierschicht 109a vorzugsweise unter Bedingungen, bei denen die Ätzselektivität der Isolierschicht 109a zu der Isolierschicht 105a hoch ist, d. h. Bedingungen, bei denen die Isolierschicht 109a leicht geätzt wird und die Isolierschicht 105a nicht leicht geätzt wird, verarbeitet. Dementsprechend kann verhindert werden, dass die Isolierschicht 105a unabsichtlich verarbeitet wird und ihre Dicke zu dem Zeitpunkt der Ausbildung des Öffnungsabschnitts 129a verringert wird. Daher kann beispielsweise ein Kurzschluss zwischen der Halbleiterschicht 113a und der leitfähigen Schicht 115a verhindert werden. Es sei angemerkt, dass die leitfähige Schicht 115a in einem späteren Schritt ausgebildet wird.
  • Als Nächstes wird der leitfähige Film 115A derart ausgebildet, um den Öffnungsabschnitt 129a zu füllen (145A bis 145C). Für die Ausbildung des leitfähigen Films 115A kann auf die Beschreibung der 88A bis 88C verwiesen werden.
  • Als Nächstes wird der leitfähige Film 115A einer Planarisierungsbehandlung, wie z. B. einer CMP-Behandlung, unterzogen. Beispielsweise wird die Planarisierungsbehandlung an dem leitfähigen Film 115A durchgeführt, bis die Oberseite der Isolierschicht 109a freiliegt. Daher wird der leitfähige Film 115A über der Isolierschicht 109a entfernt, und die leitfähige Schicht 115a wird innerhalb des Öffnungsabschnitts 129a ausgebildet (146A bis 146C). Durch die vorstehend beschriebene CMP-Behandlung wird in einigen Fällen die Dicke der Isolierschicht 109a verringert. Die leitfähige Schicht 115a kann einen Bereich umfassen, der sich über der Isolierschicht 109a befindet. Des Weiteren kann ein Teil des leitfähigen Films 115A über der Isolierschicht 109a verbleiben.
  • In der vorstehend beschriebenen Weise kann der Transistor 41 ausgebildet werden, der die leitfähige Schicht 111a, die leitfähige Schicht 112a, die Halbleiterschicht 113a, die Isolierschicht 105a und die leitfähige Schicht 115a umfasst. Wie vorstehend beschrieben, dient die leitfähige Schicht 111a als die eine der Source-Elektrode und der Drain-Elektrode des Transistors 41, dient die leitfähige Schicht 112a als die andere der Source-Elektrode und der Drain-Elektrode des Transistors 41, dient die Isolierschicht 105a als Gate-Isolierschicht des Transistors 41 und dient die leitfähige Schicht 115a als Gate-Elektrode des Transistors 41.
  • Als Nächstes wird die Isolierschicht 107a über der leitfähigen Schicht 115a und der Isolierschicht 109a ausgebildet, und die Isolierschicht 131a wird über der Isolierschicht 107a ausgebildet (147A bis 147C). Für die Ausbildung der Isolierschicht 107a und der Isolierschicht 131a kann auf die Beschreibung der 90A bis 90C verwiesen werden, indem die Isolierschicht 131 als Isolierschicht 131a gelesen wird.
  • Als Nächstes werden Schritte durchgeführt, die denjenigen ähnlich sind, die in 91A bis 96C dargestellt werden (148A bis 148C). Hierbei könnte zu dem Zeitpunkt der Ausbildung des Öffnungsabschnitts 125 der vertiefte Abschnitt 163, wie in 60B dargestellt, in der leitfähigen Schicht 115a ausgebildet werden.
  • Als Nächstes werden Schritte durchgeführt, die denjenigen ähnlich sind, die in 97A bis 98C dargestellt werden (149A bis 149C). In der vorstehend beschriebenen Weise kann der Kondensator 51 ausgebildet werden, der die leitfähige Schicht 141, die Isolierschicht 135 und die leitfähige Schicht 143 umfasst.
  • Als Nächstes werden Schritte durchgeführt, die denjenigen ähnlich sind, die in 100A bis 101C dargestellt werden (150A bis 150C). Dann werden die leitfähige Schicht 112b, der Öffnungsabschnitt 121b, die Halbleiterschicht 113b, die Isolierschicht 105b, die Isolierschicht 109b, der Öffnungsabschnitt 129b, die leitfähige Schicht 115b, die Isolierschicht 107b und die Isolierschicht 131b durch Verfahren ausgebildet, die den Verfahren zum Ausbilden der leitfähigen Schicht 112a, des Öffnungsabschnitts 121a, der Halbleiterschicht 113a, der Isolierschicht 105a, der Isolierschicht 109a, des Öffnungsabschnitts 129a, der leitfähigen Schicht 115a, der Isolierschicht 107a und der Isolierschicht 131a ähnlich sind (151A bis 151C).
  • In der vorstehend beschriebenen Weise kann der Transistor 42 ausgebildet werden, der die leitfähige Schicht 111b, die leitfähige Schicht 112b, die Halbleiterschicht 113b, die Isolierschicht 105b und die leitfähige Schicht 115b umfasst. Wie vorstehend beschrieben, dient die leitfähige Schicht 111b als die eine der Source-Elektrode und der Drain-Elektrode des Transistors 42, dient die leitfähige Schicht 112b als die andere der Source-Elektrode und der Drain-Elektrode des Transistors 42, dient die Isolierschicht 105b als Gate-Isolierschicht des Transistors 42 und dient die leitfähige Schicht 115b als Gate-Elektrode des Transistors 42. Es sei angemerkt, dass in dem in 151A bis 151C dargestellten Schritt die leitfähige Schicht 115b beispielsweise elektrisch mit einer weiteren Schaltung nicht verbunden ist.
  • Als Nächstes werden ein Teil der Isolierschicht 131b und ein Teil der Isolierschicht 107b verarbeitet, so dass der Öffnungsabschnitt 126, der die leitfähige Schicht 115b erreicht, ausgebildet wird (152A bis 152C). Obwohl die Verarbeitung beispielsweise durch ein Trockenätzverfahren oder ein Nassätzverfahren durchgeführt werden kann, wird eine Verarbeitung durch ein Trockenätzverfahren bevorzugt, da es für die Mikrofabrikation geeignet ist.
  • Als Nächstes wird die leitfähige Schicht 116 innerhalb des Öffnungsabschnitts 126 ausgebildet (152A bis 152C). Beispielsweise wird ein leitfähiger Film, der zu der leitfähigen Schicht 116 wird, derart ausgebildet, um den Öffnungsabschnitt 126 zu füllen, und der leitfähige Film wird einer Planarisierungsbehandlung, wie z. B. einer CMP-Behandlung, unterzogen, bis die Oberseite der Isolierschicht 131b freiliegt, wodurch die leitfähige Schicht 116 innerhalb des Öffnungsabschnitts 126 ausgebildet wird. Für den leitfähigen Film, der zu der leitfähigen Schicht 116 wird, kann eines der vorstehend beschriebenen leitfähigen Materialien, die für die leitfähige Schicht 116 verwendet werden können, angemessen verwendet werden. Der leitfähige Film, der zu der leitfähigen Schicht 116 wird, kann ausgebildet werden, indem ein Abscheidungsverfahren, wie z. B. ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, oder ein ALD-Verfahren, angemessen verwendet wird.
  • Als Nächstes wird die leitfähige Schicht 117 über der leitfähigen Schicht 116 und der Isolierschicht 131b ausgebildet (59A bis 59C). Beispielsweise wird ein leitfähiger Film, der zu der leitfähigen Schicht 117 wird, ausgebildet und verarbeitet, so dass die leitfähige Schicht 117 ausgebildet werden kann. Als leitfähiger Film, der zu der leitfähigen Schicht 117 wird, kann eines der vorstehend beschriebenen leitfähigen Materialien, die für die leitfähige Schicht 117 verwendet werden können, angemessen verwendet werden. Der leitfähige Film, der zu der leitfähigen Schicht 117 wird, kann ausgebildet werden, indem ein Abscheidungsverfahren, wie z. B. ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, oder ein ALD-Verfahren angemessen verwendet wird. Nachdem der leitfähige Film, der zu der leitfähigen Schicht 117 wird, ausgebildet worden ist, wird eine Ausbildung eines Musters durch ein Lithographieverfahren durchgeführt und der leitfähige Film wird durch ein Trockenätzverfahren, ein Nassätzverfahren oder dergleichen unter Verwendung des Musters verarbeitet, wodurch die leitfähige Schicht 117 ausgebildet werden kann. Hierbei wird der leitfähige Film vorzugsweise für die Mikrofabrikation durch ein Trockenätzverfahren verarbeitet.
  • Als Nächstes kann die in 59A bis 59C dargestellte Halbleitervorrichtung hergestellt werden, die die Speicherzellen 21 umfasst, in denen jeweils der Transistor 41, der Transistor 42 und der Kondensator 51 bereitgestellt werden.
  • <Beispiel 10 für ein Herstellungsverfahren der Halbleitervorrichtung>
  • Als Herstellungsverfahren der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung wird ein Beispiel für ein Herstellungsverfahren der in 66A, 66C und 66D dargestellten Halbleitervorrichtung nachstehend beschrieben.
  • Zuerst werden Schritte durchgeführt, die denjenigen ähnlich sind, die in 143A bis 146C dargestellt werden. Als Nächstes werden die leitfähige Schicht 142a und die leitfähige Schicht 142b über der Isolierschicht 109a ausgebildet (153A bis 153C). Für die Ausbildung der leitfähigen Schichten 142a und 142b kann auf die Beschreibung der 108A bis 108C verwiesen werden.
  • Hierbei wird ein Teil des leitfähigen Films, der zu den leitfähigen Schichten 142a und 142b wird, vorzugsweise unter Bedingungen, bei denen die Ätzselektivität des leitfähigen Films, der zu den leitfähigen Schichten 142a und 142b wird, zu der leitfähigen Schicht 115a hoch ist, d. h. Bedingungen, bei denen der leitfähige Film leicht geätzt wird und die leitfähige Schicht 115a nicht leicht geätzt wird, verarbeitet. Dementsprechend kann beispielsweise verhindert werden, dass sich die Oberseite der leitfähigen Schicht 115a durch eine unabsichtliche Verarbeitung der leitfähigen Schicht 115a zu dem Zeitpunkt der Verarbeitung des leitfähigen Films unterhalb der Oberseite der Isolierschicht 109a befindet.
  • Als Nächstes wird die Isolierschicht 171 über der Isolierschicht 109a, der leitfähigen Schicht 115a, der leitfähigen Schicht 142a und der leitfähigen Schicht 142b ausgebildet (154A bis 154C). Für die Ausbildung der Isolierschicht 171 kann auf die Beschreibung der 109A bis 109C verwiesen werden.
  • Als Nächstes wird ein Teil der Isolierschicht 171 verarbeitet, um den Öffnungsabschnitt 181 auszubilden, der die Isolierschicht 109a, die leitfähige Schicht 115a, die leitfähige Schicht 142a und die leitfähige Schicht 142b erreicht (155A bis 155C). Für die Ausbildung des Öffnungsabschnitts 181 kann auf die Beschreibung der 110A bis 110C verwiesen werden.
  • Hierbei wird ein Teil der Isolierschicht 171 vorzugsweise unter Bedingungen, bei denen die Ätzselektivität der Isolierschicht 171 zu der Isolierschicht 109a hoch ist, d. h. Bedingungen, bei denen die Isolierschicht 171 leicht geätzt wird und die Isolierschicht 109a nicht leicht geätzt wird, verarbeitet. Dementsprechend kann beispielsweise eine Ausbildung eines vertieften Abschnitts in der Isolierschicht 109a durch eine unabsichtliche Verarbeitung der Isolierschicht 109a zu dem Zeitpunkt der Verarbeitung der Isolierschicht 171 verhindert werden.
  • Als Nächstes wird die leitfähige Schicht 141, die den Öffnungsabschnitt 183 umfasst, der einen Bereich umfasst, der sich mit der leitfähigen Schicht 115a überlappt, innerhalb des Öffnungsabschnitts 181 ausgebildet (156A bis 156C). Für die Ausbildung der leitfähigen Schicht 141 kann auf die Beschreibung der 111A bis 112C verwiesen werden. Hierbei wird der leitfähige Film 141A derart verarbeitet, dass die leitfähige Schicht 141 nicht in Kontakt mit der leitfähigen Schicht 115a ist. Die leitfähige Schicht 141 kann durch eine Rückätzbehandlung oder ein Lithographieverfahren ausgebildet werden.
  • Als Nächstes wird die Isolierschicht 135 derart ausgebildet, um einen Bereich zu umfassen, der sich innerhalb des Öffnungsabschnitts 181, insbesondere innerhalb des Öffnungsabschnitts 183 befindet (157A bis 157C). Die Isolierschicht 135 wird beispielsweise derart ausgebildet, um mindestens einen Teil der Oberseite der Isolierschicht 171, mindestens einen Teil der leitfähigen Schicht 141, mindestens einen Teil der Oberseite der Isolierschicht 109a und mindestens einen Teil der Oberseite der leitfähigen Schicht 115a zu bedecken. Für die Ausbildung der Isolierschicht 135 kann auf die Beschreibung der 113A bis 113C verwiesen werden.
  • Als Nächstes wird ein Teil der Isolierschicht 135 verarbeitet, um den Öffnungsabschnitt 185 auszubilden, der die leitfähige Schicht 115a erreicht ( 158A bis 158C). Für die Ausbildung des Öffnungsabschnitts 185 kann auf die Beschreibung der 114A bis 114C verwiesen werden.
  • Als Nächstes werden Schritte durchgeführt, die denjenigen ähnlich sind, die in 115A bis 117C dargestellt werden. Dann werden die Isolierschicht 103b, die leitfähige Schicht 112b, der Öffnungsabschnitt 121b, die Halbleiterschicht 113b, die Isolierschicht 105b, die Isolierschicht 109b, der Öffnungsabschnitt 129b und die leitfähige Schicht 115b durch Verfahren ausgebildet, die den Verfahren zum Ausbilden der Isolierschicht 103a, der leitfähigen Schicht 112a, des Öffnungsabschnitts 121a, der Halbleiterschicht 113a, der Isolierschicht 105a, der Isolierschicht 109a, des Öffnungsabschnitts 129a und der leitfähigen Schicht 115a ähnlich sind.
  • Als Nächstes wird die leitfähige Schicht 117 über der leitfähigen Schicht 115b und der Isolierschicht 109b ausgebildet. Wie vorstehend beschrieben, kann die leitfähige Schicht 117 durch Ausbilden und Verarbeiten eines leitfähigen Films, der zu der leitfähigen Schicht 117 wird, ausgebildet werden.
  • Als Nächstes kann die in 66A bis 66C dargestellte Halbleitervorrichtung hergestellt werden, die die Speicherzellen 21 umfasst, in denen jeweils der Transistor 41, der Transistor 42 und der Kondensator 51 bereitgestellt werden.
  • <Beispiel 11 für ein Herstellungsverfahren der Halbleitervorrichtung>
  • Als Herstellungsverfahren der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung wird ein Beispiel für ein Herstellungsverfahren der in 67A bis 67C dargestellten Halbleitervorrichtung nachstehend beschrieben.
  • Zuerst werden Schritte durchgeführt, die denjenigen ähnlich sind, die in 153A bis 157C dargestellt werden. Als Nächstes wird die Isolierschicht 135 einer Rückätzbehandlung unterzogen (159A bis 159C). Für die an der Isolierschicht 135 durchgeführte Rückätzbehandlung kann auf die Beschreibung der 122A bis 122C verwiesen werden.
  • Als Nächstes werden Schritte durchgeführt, die denjenigen ähnlich sind, die in 124A bis 128C dargestellt werden. Dann werden die Isolierschicht 103b, die leitfähige Schicht 112b, der Öffnungsabschnitt 121b, die Halbleiterschicht 113b, die Isolierschicht 105b, die Isolierschicht 109b, der Öffnungsabschnitt 129b und die leitfähige Schicht 115b durch Verfahren ausgebildet, die den Verfahren zum Ausbilden der Isolierschicht 103a, der leitfähigen Schicht 112a, des Öffnungsabschnitts 121a, der Halbleiterschicht 113a, der Isolierschicht 105a, der Isolierschicht 109a, des Öffnungsabschnitts 129a und der leitfähigen Schicht 115a ähnlich sind.
  • Als Nächstes wird die leitfähige Schicht 117 über der leitfähigen Schicht 115b und der Isolierschicht 109b ausgebildet. Wie vorstehend beschrieben, kann die leitfähige Schicht 117 durch Ausbilden und Verarbeiten eines leitfähigen Films, der zu der leitfähigen Schicht 117 wird, ausgebildet werden.
  • Als Nächstes kann die in 67A bis 67C dargestellte Halbleitervorrichtung hergestellt werden, die die Speicherzellen 21 umfasst, in denen jeweils der Transistor 41, der Transistor 42 und der Kondensator 51 bereitgestellt werden.
  • In der vorstehend beschriebenen Weise, werden in dem Herstellungsverfahren der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung der Transistor 41, der Kondensator 51 und der Transistor 42 in dieser Reihenfolge übereinander angeordnet. Sowohl in dem Transistor 41 als auch in dem Kondensator 42 sind die Halbleiterschicht, die Gate-Isolierschicht und die Gate-Elektrode innerhalb des in der isolierenden Zwischenschicht ausgebildeten Öffnungsabschnitts bereitgestellt und die eine der Source-Elektrode und der Drain-Elektrode wird unter dem Öffnungsabschnitt bereitgestellt und die andere der Source-Elektrode und der Drain-Elektrode wird über der isolierenden Zwischenschicht bereitgestellt. Daher können die von der Speicherzellen 21 in einer Planansicht eingenommene Fläche beispielsweise im Vergleich zu dem Fall verkleinert werden, in dem der Transistor 41 und der Transistor 42 planare Transistoren sind und der Transistor 41, der Kondensator 51 und der Transistor 42 nicht übereinander angeordnet, sondern in der gleichen Schicht bereitgestellt werden. Deshalb können die Speicherzellen miniaturisiert werden und in hohem Maße integriert werden. Dementsprechend kann mit einer Ausführungsform der vorliegenden Erfindung ein Herstellungsverfahren einer Halbleitervorrichtung bereitgestellt werden, die miniaturisiert und in hohem Maße integriert werden kann.
  • Diese Ausführungsform kann mit einem/einer der weiteren Ausführungsformen und Beispiel nach Bedarf kombiniert werden. In dem Fall, in dem eine Vielzahl von Strukturbeispielen bei einer Ausführungsform in dieser Beschreibung gezeigt wird, können die Strukturbeispiele nach Bedarf kombiniert werden.
  • (Ausführungsform 2)
  • Bei dieser Ausführungsform wird ein Strukturbeispiel einer Halbleitervorrichtung, bei der eine Vielzahl von Schichten übereinander angeordnet wird, die jeweils die bei der vorstehenden Ausführungsform beschriebenen Speicherzellen 21 umfassen, anhand von Zeichnungen beschrieben.
  • 160 ist eine perspektivische Ansicht, die ein Strukturbeispiel der Halbleitervorrichtung 10 darstellt. Die Halbleitervorrichtung 10 umfasst eine Treiberschaltungsschicht 61 und n Speicherschichten 63 (n ist eine Ganzzahl von größer als oder gleich 1). Die Treiberschaltungsschicht 61 wird mit der Wortleitungs-Treiberschaltung 11 und der Bitleitungs-Treiberschaltung 13 bereitgestellt, die bei der vorstehenden Ausführungsform beschrieben worden sind. Außerdem kann die Treiberschaltungsschicht 61 mit der bei der vorstehenden Ausführungsform beschriebenen Stromversorgungsschaltung 15 bereitgestellt werden. In jeder der Speicherschichten 63 werden die Speicherzellen 21 in einer Matrix angeordnet. Bei dieser Ausführungsform werden die n Speicherschichten 63 unterschieden, indem sie als Speicherschicht 63_1 bis Speicherschicht 63_n dargestellt werden. In 160 werden die Speicherschicht 63_1, eine Speicherschicht 63_2, eine Speicherschicht 63_3 und die Speicherschicht 63_n als Speicherschichten 63 dargestellt.
  • In der in 160 dargestellten Halbleitervorrichtung 10 werden die n Speicherschichten 63 über der Treiberschaltungsschicht 61 bereitgestellt. Dies kann die von der Halbleitervorrichtung 10 eingenommene Fläche verringern. Des Weiteren kann die Speicherkapazität pro Flächeneinheit erhöht werden.
  • 161 ist eine Querschnittsansicht an der X-Z-Ebene, die ein Strukturbeispiel der Speicherschicht 63_1 und der Speicherschicht 63_2 darstellt, die in 160 dargestellt werden. Wie in 161 dargestellt, wird die Speicherschicht 63_1 über der Isolierschicht 101 bereitgestellt und die Speicherschicht 63_2 wird über der Speicherschicht 63_1 bereitgestellt. Wie vorstehend beschrieben, werden die Speicherzellen 21 in den Speicherschichten 63 bereitgestellt. 161 stellt ein Strukturbeispiel der Speicherzellen 21 in zwei Zeilen und einer Spalte dar.
  • Die Speicherzellen 21 umfassen jeweils den Transistor 41, den Transistor 42 und den Kondensator 51. Bei dieser Ausführungsform werden die Speicherzellen 21, die in der Speicherschicht 63_1 enthalten sind, als Speicherzellen 21_1 bezeichnet und die Speicherzellen 21, die in der Speicherschicht 63_2 enthalten sind, werden als Speicherzellen 21_2 bezeichnet. Des Weiteren werden der Transistor 41, der Transistor 42 und der Kondensator 51, die in der Speicherzelle 21_1 enthalten sind, als Transistor 41_1, Transistor 42_1 bzw. Kondensator 51_1 bezeichnet, und der Transistor 41, der Transistor 42 und der Kondensator 51, die in der Speicherzelle 21_2 enthalten sind, werden als Transistor 41_2, Transistor 42_2 bzw. Kondensator 51_2 bezeichnet. Wie vorstehend beschrieben, wird die Isolierschicht 107b über dem Transistor 42 bereitgestellt. Bei dieser Ausführungsform wird die Isolierschicht 107b, die über dem Transistor 42_1 bereitgestellt wird, als Isolierschicht 107b_1 bezeichnet, und die Isolierschicht 107b, die über dem Transistor 42_2 bereitgestellt wird, wird als Isolierschicht 107b_2 bezeichnet.
  • Hierbei wird eine Isolierschicht 139, die als isolierende Zwischenschicht dient, über der Isolierschicht 107b bereitgestellt. Bei dieser Ausführungsform wird beispielsweise die Isolierschicht 139, die in der Speicherschicht 63_1 bereitgestellt wird, als Isolierschicht 139_1 bezeichnet, und die Isolierschicht 139, die in der Speicherschicht 63_2 bereitgestellt wird, wird als Isolierschicht 139_2 bezeichnet. Beispielsweise wird der Transistor 41_2 über der Isolierschicht 139_1 bereitgestellt. Für die Isolierschicht 139 kann ein Material verwendet werden, das dem Material ähnlich ist, das für die bei der vorstehenden Ausführungsform beschriebene isolierende Zwischenschicht verwendet werden kann.
  • 162 ist eine Querschnittsansicht, die ein Strukturbeispiel der Treiberschaltungsschicht 61 und der Speicherschicht 63_1 über der Treiberschaltungsschicht 61 darstellt. 162 ist eine Querschnittsansicht, die durch Beseitigen der Speicherschicht 63_2 aus der Struktur in 161 und Zusetzen der Treiberschaltungsschicht 61 dazu erhalten wird. In 162 wird ein Transistor 300 als Transistor dargestellt, der in der Treiberschaltungsschicht 61 enthalten ist.
  • Der Transistor 300 wird auf einem Substrat 311 bereitgestellt und umfasst eine leitfähige Schicht 316, der als Gate-Elektrode dient, eine Isolierschicht 315, der als Gate-Isolierschicht dient, einen Halbleiterbereich 313, der einen Teil des Substrats 311 umfasst, sowie einen niederohmigen Bereich 314a und einen niederohmigen Bereich 314b, welche als Source-Bereich und Drain-Bereich dienen. Der Transistor 300 kann ein p-Kanal-Transistor oder ein n-Kanal-Transistor sein. Als Substrat 311 kann beispielsweise ein einkristallines Siliziumsubstrat verwendet werden.
  • Bei dem in 162 dargestellten Transistor 300 weist der Halbleiterbereich 313 (ein Teil des Substrats 311), in dem ein Kanal gebildet wird, einen vorspringenden Abschnitt auf. Ferner wird die leitfähige Schicht 316 derart bereitgestellt, um eine Seitenfläche und eine Oberseite des Halbleiterbereichs 313 zu bedecken, wobei die Isolierschicht 315 dazwischen liegt. Es sei angemerkt, dass die leitfähige Schicht 316 unter Verwendung eines Materials zum Anpassen der Austrittsarbeit ausgebildet werden kann. Der Transistor 300 mit einer derartigen Struktur wird auch als FIN-Transistor bezeichnet, da der vorspringende Abschnitt des Halbleitersubstrats genutzt wird. Ein Isolator, der als Maske zum Ausbilden des vorspringenden Abschnitts dient, kann in Kontakt mit der Oberseite des vorspringenden Abschnitts bereitgestellt werden. Obwohl hier der Fall beschrieben wird, in dem der vorspringende Abschnitt durch Verarbeiten eines Teils des Halbleitersubstrats ausgebildet wird, kann ein Halbleiterfilm mit einer vorspringenden Form durch Verarbeiten eines SOI-Substrats ausgebildet werden.
  • Es sei angemerkt, dass der in 162 dargestellte Transistor 300 nur ein Beispiel ist und nicht auf die darin dargestellte Struktur beschränkt ist; ein geeigneter Transistor kann entsprechend einer Schaltungsstruktur oder einem Betriebsverfahren verwendet werden.
  • Zwischen den Strukturteilen können Leitungsschichten mit einer isolierenden Zwischenschicht, einer Leitung, einem Anschlusspfropfen und dergleichen bereitgestellt werden. Je nach Design kann eine Vielzahl von Leitungsschichten bereitgestellt werden. Ferner können in dieser Beschreibung und dergleichen eine Leitung und ein Anschlusspfropf, welche elektrisch mit der Leitung verbunden sind, eine einzelne Komponente sein. Das heißt, dass in einigen Fällen ein Teil eines Leiters als Leitung dient oder ein Teil eines Leiters als Anschlusspfropf dient.
  • Beispielsweise eine Isolierschicht 320, eine Isolierschicht 322, eine Isolierschicht 324 und eine Isolierschicht 326 werden über dem Transistor 300 in dieser Reihenfolge als isolierende Zwischenschichten übereinander angeordnet. Beispielsweise wird eine leitfähige Schicht 328 in der Isolierschicht 320 und der Isolierschicht 322 eingebettet. Beispielsweise wird eine leitfähige Schicht 330 in der Isolierschicht 324 und der Isolierschicht 326 eingebettet. Es sei angemerkt, dass die leitfähige Schicht 328 und die leitfähige Schicht 330 als Kontaktstecker oder Leitungen dienen.
  • Die Isolierschicht, die als isolierende Zwischenschicht dient, kann als Planarisierungsfilm dienen, der eine Rauigkeit bzw. Rauheit darunter abdeckt. Beispielsweise kann die Oberseite der Isolierschicht 322 durch eine Planarisierungsbehandlung unter Verwendung eines CMP-Verfahrens oder dergleichen planarisiert werden, um das Niveau der Planarität zu erhöhen.
  • Eine Leitungsschicht kann über der Isolierschicht 326 und der leitfähigen Schicht 330 bereitgestellt werden. Beispielsweise werden in 162 eine Isolierschicht 350, eine Isolierschicht 352 und eine Isolierschicht 354 in dieser Reihenfolge über der Isolierschicht 326 und der leitfähigen Schicht 330 übereinander angeordnet. Eine leitfähige Schicht 356 wird in der Isolierschicht 350, der Isolierschicht 352 und der Isolierschicht 354 bereitgestellt. Die leitfähige Schicht 356 dient als Kontaktstecker oder Leitung.
  • Diese Ausführungsform kann mit einem/einer der weiteren Ausführungsformen und Beispiel nach Bedarf kombiniert werden. In dem Fall, in dem eine Vielzahl von Strukturbeispielen bei einer Ausführungsform in dieser Beschreibung gezeigt wird, können die Strukturbeispiele nach Bedarf kombiniert werden.
  • (Ausführungsform 3)
  • Bei dieser Ausführungsform werden Anwendungsbeispiele der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung anhand von den Zeichnungen beschrieben. Die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung kann beispielsweise für ein elektronisches Bauelement, ein elektronisches Gerät, einen großen Computer, eine Einrichtung für den Raum und ein Datenzentrum (data center, auch als DC bezeichnet) verwendet werden. Ein elektronisches Bauelement, ein elektronisches Gerät, ein großer Computer, eine Einrichtung für den Raum und ein Datenzentrum, bei denen jeweils die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung zum Einsatz kommt, sind zur Verbesserung der Leistungsfähigkeit, z. B. zur Verringerung des Stromverbrauchs, effektiv.
  • [elektronisches Bauelement]
  • 163A ist eine perspektivische Ansicht eines Substrats (einer Leiterplatte 704), das mit einem elektronischen Bauelement 700 versehen ist. Das in 163A dargestellte elektronische Bauelement 700 umfasst eine Halbleitervorrichtung 710 in einem Formteil 711. In 163A werden einige Bauelemente weggelassen, um das Innere des elektronischen Bauelements 700 darzustellen. Das elektronische Bauelement 700 umfasst ein Lötauge 712 auf der Außenseite des Formteils 711. Das Lötauge 712 ist elektrisch mit einem Elektrodenpad 713 verbunden, und das Elektrodenpad 713 ist über eine Leitung 714 elektrisch mit der Halbleitervorrichtung 710 verbunden. Das elektronische Bauelement 700 ist beispielsweise auf einer gedruckten Leiterplatte 702 montiert. Eine Vielzahl von derartigen elektronischen Bauelementen wird kombiniert und auf der gedruckten Leiterplatte 702 elektrisch miteinander verbunden; somit wird die Leiterplatte 704 fertiggestellt.
  • Die Halbleitervorrichtung 710 umfasst eine Treiberschaltungsschicht 715 und eine Speicherschicht 716. Die Speicherschicht 716 weist eine Struktur auf, bei der eine Vielzahl von Speicherzellenarrays übereinander angeordnet ist. Die Treiberschaltungsschicht 715 und die Speicherschicht 716 können monolithisch angeordnet werden. Bei der monolithisch angeordneten Struktur können Schichten ohne Verwendung der Durchgangselektrodentechnik, wie z. B. Silizium-Durchkontaktierung- (through-silicon via, TSV-) Technik, und der Verbindungstechnik, wie z. B. Cu-Cu-Direktverbindungstechnik, verbunden werden. Indem die Treiberschaltungsschicht 715 und die Speicherschicht 716 monolithisch angeordnet werden, kann beispielsweise eine sogenannte On-Chip-Speicher-Struktur erhalten werden, bei der ein Speicher direkt auf einem Prozessor ausgebildet wird. Die On-Chip-Speicher-Struktur ermöglicht, dass ein Schnittstellenabschnitt zwischen dem Prozessor und dem Speicher mit hoher Geschwindigkeit arbeitet.
  • Mit der On-Chip-Speicher-Struktur können beispielsweise die Größen einer Verbindungsleitung kleiner als diejenigen in dem Fall sein, in dem die Durchgangselektrodentechnik, wie z. B. TSV, verwendet wird, was bedeutet, dass die Anzahl der Verbindungsanschlüsse erhöht werden kann. Wenn die Anzahl der Verbindungsanschlüsse erhöht wird, wird parallele Betriebe ermöglicht, was die Bandbreite des Speichers (auch als Speicherbandbreite bezeichnet) verbessern kann.
  • Es wird bevorzugt, dass die Vielzahl von Speicherzellenarrays, die in der Speicherschicht 716 enthalten sind, mit OS-Transistoren ausgebildet wird und monolithisch angeordnet wird. Indem Speicherzellenarrays monolithisch angeordnet werden, können die Bandbreite des Speichers und/oder die Zugrifflatenz (access latency) des Speichers verbessert werden. Es sei angemerkt, dass die Bandbreite die Datenübertragungsmenge pro Zeiteneinheit bezeichnet und die Zugrifflatenz eine Zeitperiode von dem Datenzugriff bis zum Start der Datenübertragung bezeichnet. Es sei angemerkt, dass die Speicherschicht 716 aus Si-Transistoren mit größerer Schwierigkeit monolithisch angeordnet wird als die Speicherschicht 716 aus OS-Transistoren. Daher ist ein OS-Transistor bei der monolithisch angeordneten Struktur besser als ein Si-Transistor.
  • Die Halbleitervorrichtung 710 kann als Die bzw. Würfel bezeichnet werden. Es sei angemerkt, dass in dieser Beschreibung und dergleichen ein Die einen Chip bezeichnet, der beispielsweise dadurch erhalten wird, dass in einem Prozess zum Herstellen eines Halbleiterchips ein Schaltungsmuster auf einem scheibenähnlichen Substrat (auch als Wafer bezeichnet) oder dergleichen ausgebildet wird und das Substrat mit dem Muster in Würfel geschnitten wird. Beispiele für Halbleitermaterialien, die für das Die verwendet werden können, umfassen Silizium (Si), Siliziumkarbid (SiC) und Galliumnitrid (GaN). Beispielsweise wird ein Die aus einem Siliziumsubstrat (auch als Siliziumwafer bezeichnet) in einigen Fällen als Silizium-Die bezeichnet.
  • Als Nächstes ist 163B eine perspektivische Ansicht eines elektronischen Bauelements 730. Das elektronische Bauelement 730 ist ein Beispiel für ein System-in-Package (SiP) oder ein Multi-Chip-Modul (MCM). Bei dem elektronischen Bauelement 730 wird ein Abstandshalter 731 über einem Gehäusesubstrat 732 (einer gedruckten Leiterplatte) bereitgestellt und werden eine Halbleitervorrichtung 735 und eine Vielzahl von Halbleitervorrichtungen 710 über dem Abstandshalter 731 bereitgestellt.
  • Das elektronische Bauelement 730, in dem die Halbleitervorrichtung 710 als Speicher mit hoher Bandbreite (High Bandwidth Memory, HBM) verwendet wird, wird als Beispiel dargestellt. Die Halbleitervorrichtung 735 kann für eine integrierte Schaltung, wie z. B. einen Hauptprozessor (central processing unit, CPU), einen Grafikprozessor (graphics processing unit, GPU) oder eine feldprogrammierbare Gateanordnung (field programmable gate array, FPGA), verwendet werden.
  • Als Gehäusesubstrat 732 kann beispielsweise ein Keramiksubstrat, ein Kunststoffsubstrat oder ein Glasepoxidsubstrat verwendet werden. Als Abstandshalter 731 kann beispielsweise ein Siliziumabstandshalter oder ein Harzabstandshalter verwendet werden.
  • Der Abstandshalter 731 umfasst eine Vielzahl von Leitungen und weist eine Funktion auf, eine Vielzahl von integrierten Schaltungen mit unterschiedlichen Anschlussabständen elektrisch zu verbinden. Die Vielzahl von Leitungen wird als Einzelschicht oder Schichtanordnung bereitgestellt. Der Abstandshalter 731 weist zudem eine Funktion auf, eine integrierte Schaltung, die auf dem Abstandshalter 731 bereitgestellt wird, elektrisch mit einer Elektrode, die auf dem Gehäusesubstrats 732 bereitgestellt wird, zu verbinden. Dementsprechend wird der Abstandshalter in einigen Fällen als „Umverdrahtungssubstrat“ oder „Mittelsubstrat“ bezeichnet. Des Weiteren wird in einigen Fällen eine Durchgangselektrode in dem Abstandshalter 731 bereitgestellt, und die Durchgangselektrode wird verwendet, um eine integrierte Schaltung und das Gehäusesubstrat 732 elektrisch zu verbinden. Des Weiteren kann beim Verwenden eines Siliziumabstandshalters eine TSV auch als Durchgangselektrode verwendet werden.
  • Ein HBM muss mit vielen Leitungen verbunden sein, um eine breite Speicherbandbreite zu erzielen. Daher wird bei einem Abstandshalter, an dem ein HBM montiert wird, eine Ausbildung von miniaturisierten Leitungen mit hoher Dichte erfordert. Aus diesem Grund wird als Abstandshalter, an dem ein HBM montiert wird, vorzugsweise ein Siliziumabstandshalter verwendet.
  • Beim SiP, MCM oder dergleichen, bei dem ein Siliziumabstandshalter verwendet wird, tritt eine Verringerung der Zuverlässigkeit aufgrund der Differenz zwischen dem Ausdehnungskoeffizienten einer integrierten Schaltung und demjenigen des Abstandshalters mit geringerer Wahrscheinlichkeit auf. Ferner weist eine Oberfläche eines Siliziumabstandshalters eine hohe Ebenheit auf; daher tritt mit geringerer Wahrscheinlichkeit eine schlechte Verbindung zwischen dem Siliziumabstandshalter und einer integrierten Schaltung, die auf dem Siliziumabstandshalter bereitgestellt wird, auf. Insbesondere wird bei einem 2,5D-Gehäuse (2,5D-Montierung), bei dem eine Vielzahl von integrierten Schaltungen auf dem Abstandshalter nebeneinander angeordnet wird, vorzugsweise ein Siliziumabstandshalter verwendet.
  • In dem Fall, in dem eine Vielzahl von integrierten Schaltungen mit unterschiedlichen Anschlussabständen unter Verwendung von einem Siliziumabstandshalter, TSV und dergleichen elektrisch verbunden wird, wird ein Raum für eine Breite des Anschlussabstands und dergleichen benötigt. Infolgedessen wird in dem Fall, in dem die Größe des elektronischen Bauelements 730 verkleinert werden soll, die Breite des Anschlussabstands zu einem Problem, und es ist in einigen Fällen schwierig, eine große Anzahl der Leitungen zum Erhalten einer breiten Speicher-Bandbreite anzubieten. Aus diesem Grund ist die vorstehende monolithisch angeordnete Struktur als OS-Transistoren vorteilhaft. Eine Verbundstruktur kann zum Einsatz kommen, bei der durch TSV übereinander angeordnete Speicherzellenarrays und monolithisch angeordnete Speicherzellenarrays kombiniert werden.
  • Des Weiteren kann ein Kühlkörper (eine Abstrahlplatte) bereitgestellt werden, um sich mit dem elektronischen Bauelement 730 zu überlappen. In dem Fall, in dem ein Kühlkörper bereitgestellt wird, sind die Höhen der integrierten Schaltungen, die auf dem Abstandshalter 731 bereitgestellt werden, vorzugsweise gleich. Beispielsweise sind bei dem bei dieser Ausführungsform beschriebenen elektronischen Bauelement 730 die Höhen der Halbleitervorrichtungen 710 und der Halbleitervorrichtung 735 vorzugsweise gleich.
  • An einem Unterteil des Gehäusesubstrats 732 kann eine Elektrode 733 bereitgestellt werden, um das elektronische Bauelement 730 an einem anderen Substrat zu montieren. 163B stellt ein Beispiel dar, in dem die Elektrode 733 unter Verwendung von einer Lotkugel ausgebildet wird. Indem Lotkugeln an dem Unterteil des Gehäusesubstrats 732 in einer Matrix bereitgestellt werden, kann eine Ball-Grid-Array- (BGA-) Montierung erzielt werden. Alternativ kann die Elektrode 733 unter Verwendung von einem leitfähigen Stift ausgebildet werden. Indem leitfähige Stifte an dem Unterteil des Gehäusesubstrats 732 in einer Matrix bereitgestellt werden, kann eine Pin-Grid-Array- (PGA-) Montierung erzielt werden.
  • Das elektronische Bauelement 730 kann abgesehen von BGA und PGA durch verschiedene Montageverfahren an einem anderen Substrat montiert werden. Beispiele für ein Montageverfahren umfassen Staggered Pin Grid Array (SPGA), Land Grid Array (LGA), Quad Flat Package (QFP), Quad Flat J-leaded Package (QFJ) und Quad Flat Non-leaded Package (QFN).
  • [elektronisches Gerät]
  • Als Nächstes ist 164A eine perspektivische Ansicht eines elektronischen Geräts 6500. Das in 164A dargestellte elektronische Gerät 6500 ist ein tragbares Informationsendgerät, das als Smartphone verwendet werden kann. Das elektronische Gerät 6500 umfasst ein Gehäuse 6501, einen Anzeigeabschnitt 6502, einen Einschaltknopf 6503, Knöpfe 6504, einen Lautsprecher 6505, ein Mikrofon 6506, eine Kamera 6507, eine Lichtquelle 6508, eine Steuervorrichtung 6509 und dergleichen. Es sei angemerkt, dass als Steuervorrichtung 6509 beispielsweise eines oder mehrere, die aus einem CPU, einem GPU und einer Speichervorrichtung ausgewählt werden, enthalten sind. Die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung kann für den Anzeigeabschnitt 6502, die Steuervorrichtung 6509 und dergleichen verwendet werden.
  • Ein in 164B dargestelltes elektronisches Gerät 6600 ist ein Informationsendgerät, das als Laptop-PC verwendet werden kann. Das elektronische Gerät 6600 umfasst ein Gehäuse 6611, eine Tastatur 6612, eine Zeigevorrichtung 6613, einen externen Verbindungsanschluss 6614, einen Anzeigeabschnitt 6615, eine Steuervorrichtung 6616 und dergleichen. Es sei angemerkt, dass als Steuervorrichtung 6616 beispielsweise eines oder mehrere, die aus einem CPU, einem GPU und einer Speichervorrichtung ausgewählt werden, enthalten sind. Die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung kann für den Anzeigeabschnitt 6615, die Steuervorrichtung 6616 und dergleichen verwendet werden. Es sei angemerkt, dass die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung vorzugsweise für die Steuervorrichtung 6509 und die Steuervorrichtung 6616 verwendet wird, wobei in diesem Fall der Stromverbrauch verringert werden kann.
  • [großer Computer]
  • Als Nächstes ist 164C eine perspektivische Ansicht eines großer Computers 5600. Bei dem in 164C dargestellten großen Computer 5600 ist eine Vielzahl von Rackmount-Computern 5620 in einem Gestell 5610 untergebracht. Es sei angemerkt, dass der große Computer 5600 als Supercomputer bezeichnet werden kann.
  • Der Computer 5620 kann beispielsweise eine Struktur aufweisen, die in einer perspektivischen Ansicht in 164D dargestellt wird. In 164D umfasst der Computer 5620 eine Hauptplatine 5630, und die Hauptplatine 5630 umfasst eine Vielzahl von Schlitzen 5631 und eine Vielzahl von Verbindungsanschlüssen. In dem Schlitz 5631 ist eine PC-Karte 5621 eingeschoben. Zudem umfasst die PC-Karte 5621 einen Verbindungsanschluss 5623, einen Verbindungsanschluss 5624 und einen Verbindungsanschluss 5625, die jeweils mit der Hauptplatine 5630 verbunden sind.
  • Die in 164E dargestellte PC-Karte 5621 ist ein Beispiel für eine Verarbeitungsplatine, die mit einem CPU, einem GPU, einer Speichervorrichtung und dergleichen versehen ist. Die PC-Karte 5621 umfasst eine Platine 5622. Die Platine 5622 umfasst einen Verbindungsanschluss 5623, einen Verbindungsanschluss 5624, einen Verbindungsanschluss 5625, eine Halbleitervorrichtung 5626, eine Halbleitervorrichtung 5627, eine Halbleitervorrichtung 5628 und einen Verbindungsanschluss 5629. Obwohl in 164E auch die anderen Halbleitervorrichtungen als die Halbleitervorrichtungen 5626, 5627 und 5628 dargestellt werden; für diese Halbleitervorrichtungen kann auf die nachstehend erwähnte Beschreibung der Halbleitervorrichtungen 5626, 5627 und 5628 verwiesen werden.
  • Der Verbindungsanschluss 5629 weist eine Form auf, mit der der Verbindungsanschluss 5629 in den Schlitz 5631 der Hauptplatine 5630 eingeschoben werden kann, und der Verbindungsanschluss 5629 dient als Schnittstelle zur Verbindung zwischen der PC-Karte 5621 und der Hauptplatine 5630. Ein Beispiel für den Standard des Verbindungsanschlusses 5629 ist PCIe.
  • Der Verbindungsanschluss 5623, der Verbindungsanschluss 5624 und der Verbindungsanschluss 5625 können beispielsweise als Schnittstelle zur Stromzufuhr, Signaleingabe oder dergleichen zur PC-Karte 5621 dienen. Als weiteres Beispiel können sie als Schnittstelle zum Ausgeben eines Signals, das durch die PC-Karte 5621 berechnet wird, dienen. Beispiele für den Standard jedes von dem Verbindungsanschluss 5623, dem Verbindungsanschluss 5624 und dem Verbindungsanschluss 5625 umfassen Universal Serial Bus (USB), Serial ATA (SATA) und Small Computer System Interface (SCSI). In dem Fall, in dem Videosignale von dem Verbindungsanschluss 5623, dem Verbindungsanschluss 5624 und dem Verbindungsanschluss 5625 ausgegeben werden, ist ein Beispiel für ihren Standard HDMI (eingetragenes Markenzeichen).
  • Die Halbleitervorrichtung 5626 umfasst einen Anschluss zur Eingabe und Ausgabe von Signalen (nicht dargestellt), und die Halbleitervorrichtung 5626 und die Platine 5622 können elektrisch miteinander verbunden sein, indem der Anschluss in eine Fassung (nicht dargestellt) der Platine 5622 eingeschoben wird.
  • Die Halbleitervorrichtung 5627 umfasst eine Vielzahl von Anschlüssen, und die Halbleitervorrichtung 5627 und die Platine 5622 können elektrisch miteinander verbunden sein, indem die Anschüsse beispielsweise auf Leitungen der Platine 5622 reflowgelötet werden. Beispiele für die Halbleitervorrichtung 5627 umfassen eine FPGA, einen GPU und einen CPU. Als Halbleitervorrichtung 5627 kann beispielsweise das elektronische Bauelement 730 verwendet werden.
  • Die Halbleitervorrichtung 5628 umfasst eine Vielzahl von Anschlüssen, und die Halbleitervorrichtung 5628 und die Platine 5622 können elektrisch miteinander verbunden sein, indem die Anschüsse beispielsweise auf Leitungen der Platine 5622 reflowgelötet werden. Ein Beispiel für die Halbleitervorrichtung 5628 ist eine Speichervorrichtung oder dergleichen. Als Halbleitervorrichtung 5628 kann beispielsweise das elektronische Bauelement 700 verwendet werden.
  • Der große Computer 5600 kann auch als Parallelrechner dienen. Indem der große Computer 5600 als Parallelrechner verwendet wird, kann beispielsweise eine umfangreiche Rechenoperation, die für das Lernen der künstlichen Intelligenz und die Inferenz benötigt ist, durchgeführt werden.
  • [Einrichtung für den Raum]
  • Die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung kann geeignet als Einrichtung für den Raum verwendet werden.
  • Die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung umfasst einen OS-Transistor. Schwankungen der elektrischen Eigenschaften des OS-Transistors, die auf die Bestrahlung mit einer Strahlung zurückzuführen sind, sind gering. Das heißt, dass der OS-Transistor in hohem Maße beständig gegen die Strahlung ist und daher geeignet in einer Umgebung, in die die Strahlung eintreten kann, verwendet werden kann. Beispielsweise kann der OS-Transistor geeignet in dem Weltraum verwendet werden. Insbesondere kann der OS-Transistor als Transistor in einer Halbleitervorrichtung verwendet werden, die in einem Space Shuttle, einem künstlichen Satelliten oder einer Raumsonde bereitgestellt wird. Beispiele für die Strahlung umfassen Röntgenstrahlen und einen Neutronenstrahl. Es sei angemerkt, dass der Weltraum beispielsweise den Raum in einer Höhe von größer als oder gleich 100 km bezeichnet und der in dieser Beschreibung beschriebene Weltraum eine oder mehrere von der Thermosphäre, der Mesosphäre und der Stratosphäre umfassen kann.
  • 165 stellt einen künstlichen Satelliten 6800 als Beispiel für eine Einrichtung für den Raum dar. Der künstliche Satellit 6800 umfasst einen Körper 6801, ein Solarpanel 6802, eine Antenne 6803, eine Sekundärbatterie 6805 und eine Steuervorrichtung 6807. In 165 wird ein Planet 6804 im Weltraum dargestellt.
  • Obwohl nicht in 165 dargestellt, kann ein Batteriemanagementsystem (auch als BMS bezeichnet) oder eine Batteriesteuerschaltung in der Sekundärbatterie 6805 bereitgestellt werden. Bei dem Batteriemanagementsystem oder der Batteriesteuerschaltung wird der OS-Transistor vorzugsweise verwendet, wobei in diesem Fall ein geringer Stromverbrauch und eine hohe Zuverlässigkeit auch im Weltraum erzielt werden.
  • Die Strahlungsmenge in dem Weltraum ist 100-mal oder mehr als diejenige auf der Erde. Beispiele für die Strahlung umfassen elektromagnetische Wellen (elektromagnetische Strahlung), typischerweise Röntgenstrahlen und Gammastrahlen, und eine Teilchenstrahlung, typischerweise Alphastrahlen, Betastrahlen, Neutronenstrahlen, Protonenstrahlen, Schwerionenstrahlen und Mesonen-Strahlen.
  • Wenn das Solarpanel 6802 mit Sonnenlicht bestrahlt wird, wird elektrische Energie, die zum Betreiben des künstlichen Satelliten 6800 benötigt wird, erzeugt. Jedoch ist beispielsweise in der Lage, in der das Solarpanel nicht mit Sonnenlicht bestrahlt wird, oder in der Lage, in der die Menge an Sonnenlicht, mit dem das Solarpanel bestrahlt wird, klein ist, die Menge an der erzeugten elektrischen Energie klein. Infolgedessen könnte eine ausreichende Menge an elektrischer Energie, die zum Betreiben des künstlichen Satelliten 6800 benötigt wird, nicht erzeugt werden. Um den künstlichen Satelliten 6800 auch mit einer kleinen Menge an erzeugter elektrischer Energie zu betreiben, ist der künstliche Satellit 6800 vorzugsweise mit der Sekundärbatterie 6805 versehen. Es sei angemerkt, dass ein Solarpanel in einigen Fällen als Solarzellenmodul bezeichnet wird.
  • Der künstliche Satellit 6800 kann ein Signal erzeugen. Das Signal wird über die Antenne 6803 übertragen und kann beispielsweise von einem bodengestützten Empfänger oder einem weiteren künstlichen Satelliten empfangen werden. Wenn das Signal, das von dem künstlichen Satelliten 6800 übertragen wird, empfangen wird, kann die Position eines Empfängers, der das Signal empfängt, gemessen werden. Daher kann der künstliche Satellit 6800 ein Satellitenpositioniersystem bilden.
  • Die Steuervorrichtung 6807 weist eine Funktion zum Steuern des künstlichen Satelliten 6800 auf. Die Steuervorrichtung 6807 wird beispielsweise aus einem oder mehreren von einem CPU, einem GPU und einer Speichervorrichtung ausgebildet. Es sei angemerkt, dass die Halbleitervorrichtung mit dem OS-Transistor einer Ausführungsform der vorliegenden Erfindung geeignet für die Steuervorrichtung 6807 verwendet wird. Schwankungen der elektrischen Eigenschaften des OS-Transistors aufgrund der Bestrahlung mit der Strahlung sind geringer als Schwankungen der elektrischen Eigenschaften eines Si-Transistors. Folglich weist der OS-Transistor eine hohe Zuverlässigkeit auf und kann daher geeignet in einer Umgebung, in die die Strahlung eintreten kann, verwendet werden.
  • Der künstliche Satellit 6800 kann einen Sensor umfassen. Beispielsweise kann mit einer Struktur, die einen Sensor für sichtbares Licht umfasst, der künstliche Satellit 6800 eine Funktion zum Erfassen von Sonnenlicht aufweisen, das von einem bodengestützten Objekt reflektiert wird. Alternativ kann mit einer Struktur, die einen thermischen Infrarotsensor umfasst, der künstliche Satellit 6800 eine Funktion zum Erfassen von thermischen Infrarotstrahlen aufweisen, die von der Oberfläche der Erde emittiert werden. Daher kann der künstliche Satellit 6800 beispielsweise als Erdbeobachtungssatellit dienen.
  • Obwohl der künstliche Satellit bei dieser Ausführungsform als Beispiel für eine Einrichtung für den Raum beschrieben wird, ist eine Ausführungsform der vorliegenden Erfindung nicht auf dieses Beispiel beschränkt. Die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung kann beispielsweise geeignet für eine Einrichtung für den Raum, wie z. B. ein Raumschiff, eine Raumkapsel oder eine Raumsonde, verwendet werden.
  • Wie vorstehend beschrieben, weist ein OS-Transistor ausgezeichnete Wirkungen im Vergleich zu einem Si-Transistor auf, z. B. eine breite Speicher-Bandbreite und eine hohe Beständigkeit gegen Strahlungen.
  • [Datenzentrum]
  • Die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung kann beispielsweise geeignet für ein Speichersystem in einem Datenzentrum oder dergleichen verwendet werden. Ein langfristiges Management von Daten, wie z. B. eine Gewährleistung der Datenunveränderlichkeit, wird von dem Datenzentrum erfordert. Für das langfristige Management von Daten werden die Erhöhung der Größe des Datenzentrums für die Errichtung eines Storage (Speicher) und eines Servers zum Halten einer riesigen Menge an Daten, eine stabile Energiequelle zum Halten der Daten, eine Kühlanlage zum Halten der Daten und dergleichen benötigt.
  • Unter Verwendung der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung für ein Storage-System in einem Datenzentrum kann elektrische Energie zum Halten der Daten verringert werden und eine Halbleitervorrichtung zum Halten der Daten kann verkleinert werden. Folglich können das Storage-System und die Energiequelle zum Halten der Daten, die Kühlanlage und dergleichen verkleinert werden. Daher kann ein Raum für das Datenzentrum verringert werden.
  • Da die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung einen geringen Stromverbrauch aufweist, kann die Wärmeerzeugung von einer Schaltung verringert werden. Folglich kann der nachteilige Einfluss der Wärmeerzeugung auf die Schaltung selbst, die Peripherieschaltung und das Modul verringert werden. Des Weiteren kann durch Verwendung der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung ein Datenzentrum erzielt werden, das auch in einer Umgebung mit hoher Temperatur stabil arbeitet. Daher kann die Zuverlässigkeit des Datenzentrums erhöht werden.
  • 166 stellt ein Storage-System dar, das in einem Datenzentrum verwendet werden kann. Ein in 166 dargestelltes Storage-System 7000 umfasst eine Vielzahl von Servern 7001sb als Host 7001 (als „Host-Computer“ in dem Diagramm dargestellt). Das Storage-System 7000 umfasst eine Vielzahl von Speichervorrichtungen 7003md als Storage 7003 (als „Storage“ in dem Diagramm dargestellt). In dem dargestellten Beispiel sind der Host 7001 und das Storage 7003 über ein Speichernetzwerk 7004 (Storage Area Network, als „SAN“ in dem Diagramm dargestellt) und eine Storage-Reglerschaltung 7002 (als „Storage-Regler“ in dem Diagramm dargestellt) miteinander verbunden.
  • Der Host 7001 entspricht einem Computer, der auf in dem Storage 7003 gespeicherte Daten zugreift. Der Host 7001 kann mit einem weiteren Host 7001 über ein Netzwerk verbunden sein.
  • Die Datenzugriffsgeschwindigkeit, d. h. die Zeit zum Speichern und Ausgeben der Daten, des Storage 7003 wird mit einem Flash-Speicher verkürzt, jedoch ist noch viel länger als die Datenzugriffsgeschwindigkeit eines DRAM, der als Cache-Speicher in dem Storage verwendet werden kann. Um das Problem in dem Storage-System, eine niedrige Zugriffsgeschwindigkeit des Storage 7003, zu lösen, wird ein Cache-Speicher normalerweise in dem Storage bereitgestellt, so dass die Zeit zum Speichern und Ausgeben der Daten verkürzt werden kann.
  • Der vorstehend beschriebe Cache-Speicher wird in der Storage-Reglerschaltung 7002 und dem Storage 7003 verwendet. Die Daten, die zwischen dem Host 7001 und dem Storage 7003 übertragen werden, werden in den Cache-Speichern in der Storage-Reglerschaltung 7002 und dem Storage 7003 gespeichert und dann an den Host 7001 oder das Storage 7003 ausgegeben.
  • Mit einer Struktur, bei der ein OS-Transistor als Transistor zum Speichern der Daten in dem Cache-Speicher verwendet wird, um ein Potential entsprechend den Daten zu halten, kann die Häufigkeit der Aktualisierung verringert werden, so dass der Stromverbrauch verringert werden kann. Des Weiteren ist, indem Speicherzellenarrays übereinander angeordnet werden, das Downscaling möglich.
  • Die Verwendung der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung für eines oder mehrere von einer elektronischen Komponente, einer elektronischen Vorrichtung, einem großen Computer, einer Vorrichtung für den Raum und ein Datenzentrum wird eine Wirkung der Verringerung des Stromverbrauchs bereitstellen. Obwohl der Energiebedarf mit der Erhöhung der Leistung und Integrationsgrad von Halbleitervorrichtungen erhöht wird, kann die Verwendung der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung daher die Emissionsmenge an Treibhausgasen, typischerweise Kohlenstoffdioxid (CO2), verringern. Die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung kann aufgrund ihres niedrigen Stromverbrauchs als Maßnahme gegen globale Erwärmung effektiv verwendet werden.
  • Diese Ausführungsform kann mit einem/einer der weiteren Ausführungsformen und Beispiel nach Bedarf kombiniert werden.
  • [Beispiel]
  • In diesem Beispiel wird ein Berechnungsergebnis bezüglich einer Speicherzelle beschrieben, die in der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung enthalten ist.
  • In diesem Beispiel wurde eine Differenz des Potentials des Knotens N in der in 1B1 dargestellten Speicherzelle 21 zwischen dem Fall, in dem der anderen Elektrode des Kondensators 51 (der Leitung 31R) ein hohes Potential zugeführt wird, und dem Fall berechnet, in dem dazu ein niedriges Potential zugeführt wird. Hierbei ist der Knoten N ein potentialfreier Knoten. Die Potentialdifferenz wurde bezüglich des variierenden Verhältnisses zwischen der Kapazität des Kondensators 51 und der Parasitärkapazität des Knotens N (die Kapazität des Kondensators 51 / die Parasitärkapazität des Knotens N) berechnet. Die Differenz zwischen dem hohen Potential und dem niedrigen Potential war 2,0 V. Es sei angemerkt, dass die Gate-Kapazität des Transistors 41, die beispielsweise die Kapazität ist, die durch die leitfähige Schicht 112a, die Isolierschicht 105a und die leitfähige Schicht 115a gebildet wird, die in 2A bis 2C dargestellt werden, als Parasitärkapazität des Knotens N angesehen werden kann.
  • 167 ist ein Diagramm, das die Amplitude des Potentials des Knotens N zeigt, die bezüglich des variierenden Verhältnisses zwischen der Kapazität des Kondensators 51 und der Parasitärkapazität des Knotens N berechnet wurde. Hierbei bezeichnet die Amplitude des Potentials des Knotens N eine Differenz zwischen dem Potential des Knotens N des Falls, in dem der anderen Elektrode des Kondensators 51 ein hohes Potential zugeführt wird, und dem Potential des Knotens N des Falls, in dem dazu ein niedriges Potential zugeführt wird. Die Amplitude des Potentials des Knotens N ist vorzugsweise möglichst nah an 2,0 V, d. h. der Differenz zwischen dem hohen Potential und dem niedrigen Potential.
  • Wie in 167 dargestellt, wurde es festgestellt, dass die Amplitude des Potentials des Knotens N 1,3 V, 1,6 V und 1,8 V war, wenn die Kapazität des Kondensators 51 das Doppelte, das Vierfache bzw. das Achtfache der Parasitärkapazität des Knotens N war. Deshalb wurde es festgestellt, dass die Kapazität des Kondensators 51 bevorzugt mehr als oder gleich dem Doppelten der Parasitärkapazität des Knotens N, bevorzugter mehr als oder gleich dem Vierfachen der Parasitärkapazität des Knotens N ist.
  • Diese Anmeldung basiert auf der japanischen Patentanmeldung mit der Seriennr. 2022-157803 , eingereicht beim japanischen Patentamt am 30. September 2022, und der japanischen Patentanmeldung mit der Seriennr. 2022-165187 , eingereicht beim japanischen Patentamt am 14. Oktober 2022, deren gesamter Inhalt hiermit zum Gegenstand der vorliegenden Offenlegung gemacht ist.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2012257187 [0009]
    • JP 2011151383 [0009]
    • JP 2021/053473 [0009]
    • JP 2013211537 [0009]
    • JP 2022157803 [0742]
    • JP 2022165187 [0742]
  • Zitierte Nicht-Patentliteratur
    • M. Oota, et al., „3D-Stacked CAAC-In-Ga-Zn Oxide FETs with Gate Length of 72 nm“, IEDM Tech. Dig., 2019, S. 50-53 [0010]

Claims (21)

  1. Halbleitervorrichtung, die umfasst: einen Kondensator; einen ersten Transistor; und eine erste Isolierschicht, wobei der Kondensator eine erste leitfähige Schicht, eine zweite leitfähige Schicht und eine zweite Isolierschicht umfasst, wobei die zweite Isolierschicht einen Bereich in Kontakt mit einer Seitenfläche der ersten leitfähigen Schicht umfasst, wobei die zweite leitfähige Schicht mindestens einen Teil der Seitenfläche der ersten leitfähigen Schicht bedeckt, wobei die zweite Isolierschicht dazwischen liegt, wobei der erste Transistor eine dritte leitfähige Schicht, eine vierte leitfähige Schicht, eine fünfte leitfähige Schicht, eine erste Halbleiterschicht und eine dritte Isolierschicht umfasst, wobei die dritte leitfähige Schicht einen Bereich in Kontakt mit einer Oberseite der ersten leitfähigen Schicht umfasst, wobei die erste Isolierschicht über der dritten leitfähigen Schicht liegt, wobei die vierte leitfähige Schicht über der ersten Isolierschicht liegt, wobei die erste Isolierschicht und die vierte leitfähige Schicht einen ersten Öffnungsabschnitt umfassen, der die dritte leitfähige Schicht erreicht, wobei die erste Halbleiterschicht einen Bereich in Kontakt mit der dritten leitfähigen Schicht, einen Bereich in Kontakt mit der vierten leitfähigen Schicht und einen Bereich umfasst, der sich innerhalb des ersten Öffnungsabschnitts befindet, wobei die dritte Isolierschicht über der ersten Halbleiterschicht liegt und einen Bereich umfasst, der sich innerhalb des ersten Öffnungsabschnitts befindet, und wobei die fünfte leitfähige Schicht innerhalb des ersten Öffnungsabschnitts einen Bereich umfasst, der der ersten Halbleiterschicht zugewandt ist, wobei die dritte Isolierschicht dazwischen liegt.
  2. Halbleitervorrichtung nach Anspruch 1, die ferner einen zweiten Transistor umfasst, wobei der zweite Transistor unter dem Kondensator liegt, und wobei die erste leitfähige Schicht elektrisch mit einer Gate-Elektrode des zweiten Transistors verbunden ist.
  3. Halbleitervorrichtung nach Anspruch 1, die ferner einen zweiten Transistor und eine vierte Isolierschicht umfasst, wobei der zweite Transistor eine sechste leitfähige Schicht, eine siebte leitfähige Schicht, eine achte leitfähige Schicht, eine zweite Halbleiterschicht und eine fünfte Isolierschicht umfasst, wobei die vierte Isolierschicht über der sechsten leitfähigen Schicht liegt, wobei die siebte leitfähige Schicht über der vierten Isolierschicht liegt, wobei die vierte Isolierschicht und die siebte leitfähige Schicht einen zweiten Öffnungsabschnitt umfassen, der die sechste leitfähige Schicht erreicht, wobei die zweite Halbleiterschicht einen Bereich in Kontakt mit der sechsten leitfähigen Schicht, einen Bereich in Kontakt mit der siebten leitfähigen Schicht und einen Bereich umfasst, der sich innerhalb des zweiten Öffnungsabschnitts befindet, wobei die fünfte Isolierschicht über der zweiten Halbleiterschicht liegt und einen Bereich umfasst, der sich innerhalb des zweiten Öffnungsabschnitts befindet, wobei die achte leitfähige Schicht innerhalb des zweiten Öffnungsabschnitts einen Bereich umfasst, der der zweiten Halbleiterschicht zugewandt ist, wobei die fünfte Isolierschicht dazwischen liegt, und wobei eine Oberseite der achten leitfähigen Schicht einen Bereich in Kontakt mit der ersten leitfähigen Schicht umfasst.
  4. Halbleitervorrichtung nach Anspruch 3, die ferner einen Speicherabschnitt umfasst, wobei der Speicherabschnitt Speicherzellen umfasst, die in einer Matrix angeordnet sind, wobei jede der Speicherzellen den ersten Transistor, den zweiten Transistor und den Kondensator umfasst, und wobei die sechste leitfähige Schicht und die siebte leitfähige Schicht von den Speicherzellen geteilt werden, die in einer ersten Richtung angeordnet sind.
  5. Halbleitervorrichtung nach Anspruch 4, wobei ein konstantes Potential der siebten leitfähigen Schicht zugeführt wird.
  6. Halbleitervorrichtung nach Anspruch 5, die ferner eine erste Treiberschaltung umfasst, wobei die erste Treiberschaltung elektrisch mit der sechsten leitfähigen Schicht verbunden ist, und wobei die erste Treiberschaltung dazu konfiguriert ist, Daten in die Speicherzellen zu schreiben und die Daten zu lesen.
  7. Halbleitervorrichtung nach Anspruch 6, wobei die zweite leitfähige Schicht von den Speicherzellen geteilt wird, die in einer zweiten Richtung angeordnet sind, die senkrecht zu der ersten Richtung ist.
  8. Halbleitervorrichtung nach Anspruch 6, die ferner eine zweite Treiberschaltung umfasst, wobei die zweite Treiberschaltung elektrisch mit der zweiten leitfähigen Schicht verbunden ist, und wobei die zweite Treiberschaltung dazu konfiguriert ist, der zweiten leitfähigen Schicht ein Signal zuzuführen und dadurch das Lesen der Daten zu steuern.
  9. Halbleitervorrichtung nach Anspruch 1, wobei die zweite leitfähige Schicht einen Bereich, der sich in einer ersten Richtung erstreckt, und einen Bereich umfasst, der sich in einer zweiten Richtung erstreckt, die senkrecht zu der ersten Richtung ist, und wobei die zweite leitfähige Schicht einen dritten Öffnungsabschnitt in einem Bereich umfasst, in dem der Bereich, der sich in der ersten Richtung erstreckt, und der Bereich, der sich in der zweiten Richtung erstreckt, einander kreuzen.
  10. Halbleitervorrichtung nach Anspruch 9, wobei der zweiten leitfähigen Schicht ein konstantes Potential zugeführt wird.
  11. Halbleitervorrichtung nach Anspruch 3, die ferner einen Speicherabschnitt, eine erste Treiberschaltung und eine zweite Treiberschaltung umfasst, wobei der Speicherabschnitt Speicherzellen umfasst, die in einer Matrix angeordnet sind, wobei jede der Speicherzellen den ersten Transistor, den zweiten Transistor und den Kondensator umfasst, wobei die zweite leitfähige Schicht einen Bereich, der sich in einer ersten Richtung erstreckt, und einen Bereich umfasst, der sich in einer zweiten Richtung erstreckt, die senkrecht zu der ersten Richtung ist, wobei die zweite leitfähige Schicht einen dritten Öffnungsabschnitt in einem Bereich umfasst, in dem der Bereich, der in der ersten Richtung erstreckt, und der Bereich, der in der zweiten Richtung erstreckt, einander kreuzen, wobei der zweiten leitfähigen Schicht ein konstantes Potential zugeführt wird, wobei die sechste leitfähige Schicht elektrisch mit der ersten Treiberschaltung verbunden ist, wobei die siebte leitfähige Schicht elektrisch mit der zweiten Treiberschaltung verbunden ist, wobei die erste Treiberschaltung dazu konfiguriert ist, Daten in die Speicherzellen zu schreiben und die Daten zu lesen, und wobei die zweite Treiberschaltung dazu konfiguriert ist, der siebten leitfähigen Schicht ein Signal zuzuführen und dadurch das Lesen der Daten zu steuern.
  12. Halbleitervorrichtung nach Anspruch 1, wobei die erste Halbleiterschicht ein Metalloxid umfasst.
  13. Halbleitervorrichtung nach Anspruch 12, wobei das Metalloxid eines oder mehrere von Indium, Zink und einem Element M umfasst, und wobei das Element M eines oder mehrere von Aluminium, Gallium, Zinn, Yttrium, Titan, Vanadium, Chrom, Mangan, Eisen, Kobalt, Nickel, Zirconium, Molybdän, Hafnium, Tantal, Wolfram, Lanthan, Cer, Neodym, Magnesium, Calcium, Strontium, Barium, Bor, Silizium, Germanium und Antimon ist.
  14. Halbleitervorrichtung nach Anspruch 3, wobei die erste Halbleiterschicht und die zweite Halbleiterschicht ein Metalloxid umfassen.
  15. Halbleitervorrichtung nach Anspruch 14, wobei das Metalloxid eines oder mehrere von Indium, Zink und einem Element M umfasst, und wobei das Element M eines oder mehrere von Aluminium, Gallium, Zinn, Yttrium, Titan, Vanadium, Chrom, Mangan, Eisen, Kobalt, Nickel, Zirconium, Molybdän, hafnium, Tantal, Wolfram, Lanthan, Cer, Neodym, Magnesium, Calcium, Strontium, Barium, Bor, Silizium, Germanium und Antimon ist.
  16. Halbleitervorrichtung nach Anspruch 3, wobei eine Kapazität des Kondensators mehr als oder gleich dem Doppelten einer Kapazität eines Kondensators ist, der von der siebten leitfähigen Schicht, der fünften Isolierschicht und der achten leitfähigen Schicht ausgebildet ist.
  17. Elektronisches Gerät, das die Halbleitervorrichtung nach Anspruch 1 und eine Kamera umfasst.
  18. Herstellungsverfahren einer Halbleitervorrichtung, das die folgenden Schritte umfasst: Ausbilden eines ersten leitfähigen Films; Verarbeiten eines Teils des ersten leitfähigen Films, um eine erste leitfähige Schicht auszubilden, die einen ersten Öffnungsabschnitt umfasst; Ausbilden einer ersten Isolierschicht, die einen Bereich umfasst, der innerhalb des ersten Öffnungsabschnitts in Kontakt mit einer Seitenfläche der ersten leitfähigen Schicht ist; Ausbilden eines zweiten Öffnungsabschnitts, der einen Bereich umfasst, der sich mit dem ersten Öffnungsabschnitt überlappt, in der ersten Isolierschicht; Ausbilden einer zweiten leitfähigen Schicht innerhalb des zweiten Öffnungsabschnitts; Ausbilden einer dritten leitfähigen Schicht, die einen Bereich in Kontakt mit einer Oberseite der zweiten leitfähigen Schicht umfasst; Ausbilden einer zweiten Isolierschicht über der dritten leitfähigen Schicht; Ausbilden eines zweiten leitfähigen Films über der zweiten Isolierschicht; Ausbilden eines dritten Öffnungsabschnitts in der zweiten Isolierschicht und dem zweiten leitfähigen Film; Ausbilden einer ersten Halbleiterschicht derart, um einen Bereich in Kontakt mit der dritten leitfähigen Schicht und einen Bereich in Kontakt mit dem zweiten leitfähigen Film zu umfassen und um einen Bereich zu umfassen, der sich innerhalb des dritten Öffnungsabschnitts befindet; Verarbeiten eines Teils des zweiten leitfähigen Films, um eine vierte leitfähige Schicht auszubilden; Ausbilden einer dritten Isolierschicht über der ersten Halbleiterschicht und der vierten leitfähigen Schicht; und Ausbilden einer fünften leitfähigen Schicht innerhalb des dritten Öffnungsabschnitts derart, um einen Bereich zu umfassen, der der ersten Halbleiterschicht zugewandt ist, wobei die dritte Isolierschicht dazwischen liegt, wobei ein Kondensator die erste leitfähige Schicht, die zweite leitfähige Schicht und die erste Isolierschicht umfasst, und wobei ein erster Transistor die dritte bis fünfte leitfähige Schicht und die dritte Isolierschicht umfasst.
  19. Herstellungsverfahren einer Halbleitervorrichtung nach Anspruch 18, das ferner umfasst: einen Schritt zum Ausbilden eines zweiten Transistors vor dem Ausbilden des ersten leitfähigen Films, wobei die zweite leitfähige Schicht derart ausgebildet wird, um elektrisch mit einer Gate-Elektrode des zweiten Transistors verbunden zu sein.
  20. Herstellungsverfahren einer Halbleitervorrichtung nach Anspruch 18, das ferner die folgenden Schritte umfasst: Ausbilden einer sechsten leitfähigen Schicht vor dem Ausbilden des ersten leitfähigen Films; Ausbilden einer vierten Isolierschicht über der sechsten leitfähigen Schicht; Ausbilden eines dritten leitfähigen Films über der vierten Isolierschicht; Ausbilden eines vierten Öffnungsabschnitts in der vierten Isolierschicht und dem dritten leitfähigen Film; Ausbilden einer zweiten Halbleiterschicht derart, um einen Bereich in Kontakt mit der sechsten leitfähigen Schicht und einen Bereich in Kontakt mit dem dritten leitfähigen Film zu umfassen und um einen Bereich zu umfassen, der sich innerhalb des vierten Öffnungsabschnitts befindet; Verarbeiten eines Teils des dritten leitfähigen Films, um eine siebte leitfähige Schicht auszubilden; Ausbilden einer fünften Isolierschicht über der zweiten Halbleiterschicht und der siebten leitfähigen Schicht; Ausbilden einer achten leitfähigen Schicht derart, um einen Bereich innerhalb des vierten Öffnungsabschnitts zu umfassen, der der zweiten Halbleiterschicht zugewandt ist, wobei die fünfte Isolierschicht dazwischen liegt; Ausbilden einer sechsten Isolierschicht über der achten leitfähigen Schicht; Ausbilden des ersten leitfähigen Films über der sechsten Isolierschicht; Verarbeiten eines Teils des ersten leitfähigen Films, um über der sechsten Isolierschicht die erste leitfähige Schicht auszubilden, die den ersten Öffnungsabschnitt umfasst, der sich mit mindestens einem Teil der achten leitfähigen Schicht überlappt; Ausbilden des zweiten Öffnungsabschnitts in der sechsten Isolierschicht nach dem Ausbilden der ersten Isolierschicht; und Ausbilden der zweiten leitfähigen Schicht, die einen Bereich in Kontakt mit der achten leitfähigen Schicht umfasst, wobei ein zweiter Transistor die sechste bis achte leitfähige Schicht und die fünfte Isolierschicht umfasst.
  21. Herstellungsverfahren einer Halbleitervorrichtung nach Anspruch 18, das ferner die folgenden Schritte umfasst: Ausbilden eines Isolierfilms über dem ersten leitfähigen Film; Verarbeiten eines Teils des Isolierfilms, um eine siebte Isolierschicht auszubilden, die den ersten Öffnungsabschnitt umfasst; und Ausbilden der ersten Isolierschicht derart, um mindestens einen Teil der siebten Isolierschicht zu bedecken.
DE102023125478.2A 2022-09-30 2023-09-20 Halbleitervorrichtung, Herstellungsverfahren der Halbleitervorrichtung und eines elektronischen Geräts Pending DE102023125478A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2022157803 2022-09-30
JP2022-157803 2022-09-30
JP2022165187 2022-10-14
JP2022-165187 2022-10-14

Publications (1)

Publication Number Publication Date
DE102023125478A1 true DE102023125478A1 (de) 2024-04-04

Family

ID=90246333

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102023125478.2A Pending DE102023125478A1 (de) 2022-09-30 2023-09-20 Halbleitervorrichtung, Herstellungsverfahren der Halbleitervorrichtung und eines elektronischen Geräts

Country Status (4)

Country Link
US (1) US20240113138A1 (de)
JP (1) JP2024052604A (de)
KR (1) KR20240046038A (de)
DE (1) DE102023125478A1 (de)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011151383A (ja) 2009-12-25 2011-08-04 Semiconductor Energy Lab Co Ltd 半導体装置
JP2012257187A (ja) 2010-08-06 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体集積回路
JP2013211537A (ja) 2012-02-29 2013-10-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP2021053473A (ja) 2021-01-06 2021-04-08 株式会社ユニバーサルエンターテインメント 遊技機
JP2022157803A (ja) 2021-03-31 2022-10-14 ダイキン工業株式会社 流量調整弁、及び、熱交換ユニット
JP2022165187A (ja) 2021-04-19 2022-10-31 株式会社東芝 損傷領域推定システム、推定装置及び損傷領域推定方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114424339A (zh) 2019-09-20 2022-04-29 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011151383A (ja) 2009-12-25 2011-08-04 Semiconductor Energy Lab Co Ltd 半導体装置
JP2012257187A (ja) 2010-08-06 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体集積回路
JP2013211537A (ja) 2012-02-29 2013-10-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP2021053473A (ja) 2021-01-06 2021-04-08 株式会社ユニバーサルエンターテインメント 遊技機
JP2022157803A (ja) 2021-03-31 2022-10-14 ダイキン工業株式会社 流量調整弁、及び、熱交換ユニット
JP2022165187A (ja) 2021-04-19 2022-10-31 株式会社東芝 損傷領域推定システム、推定装置及び損傷領域推定方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
M. Oota, et al., „3D-Stacked CAAC-In-Ga-Zn Oxide FETs with Gate Length of 72 nm", IEDM Tech. Dig., 2019, S. 50-53

Also Published As

Publication number Publication date
JP2024052604A (ja) 2024-04-11
US20240113138A1 (en) 2024-04-04
KR20240046038A (ko) 2024-04-08

Similar Documents

Publication Publication Date Title
DE112014006711B4 (de) Halbleitervorrichtung, Herstellungsverfahren dafür und elektronische Vorrichtung
DE112012001395B4 (de) Signalverarbeitungsschaltung
DE112012007290B3 (de) Halbleitervorrichtung
DE112015005339T5 (de) Halbleitervorrichtung, Modul und elektronisches Gerät
DE112015002423T5 (de) Herstellungsverfahren einer Halbleitervorrichtung
DE112018002191T5 (de) Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
DE102014225301A1 (de) Halbleitervorrichtung
DE112018000887T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE112018003262T5 (de) Halbleitervorrichtung, Halbleiterwafer, Speichervorrichtung und elektronisches Gerät
CN110998809A (zh) 半导体装置及半导体装置的制造方法
DE112019003445T5 (de) Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
DE112019002901T5 (de) Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
CN112750832A (zh) 半导体装置及电子设备
DE112018002846T5 (de) Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
DE112019005195T5 (de) Halbleitervorrichtung und elektronisches Gerät
DE112020004469T5 (de) Halbleitervorrichtung
DE112021003900T5 (de) Halbleitervorrichtung und elektronisches Gerät
KR20220128347A (ko) 반도체 장치, 반도체 장치의 구동 방법, 및 전자 기기
DE112020003781T5 (de) Verfahren zum Betreiben einer Anzeigevorrichtung
DE102023125478A1 (de) Halbleitervorrichtung, Herstellungsverfahren der Halbleitervorrichtung und eines elektronischen Geräts
DE112018001295T5 (de) Halbleitervorrichtung und Herstellungsverfahren für eine Halbleitervorrichtung
DE112018001745T5 (de) Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
DE112021005000T5 (de) Ferroelektrische Vorrichtung und Halbleitervorrichtung
DE112021004474T5 (de) Halbleitervorrichtung
DE102019101178A1 (de) Metallische Versiegelungsstoffe in Transistoranordnungen