DE112013002281T5 - Programmierbare Logikvorrichtung - Google Patents

Programmierbare Logikvorrichtung Download PDF

Info

Publication number
DE112013002281T5
DE112013002281T5 DE112013002281.8T DE112013002281T DE112013002281T5 DE 112013002281 T5 DE112013002281 T5 DE 112013002281T5 DE 112013002281 T DE112013002281 T DE 112013002281T DE 112013002281 T5 DE112013002281 T5 DE 112013002281T5
Authority
DE
Germany
Prior art keywords
transistor
programmable logic
transistors
electrically connected
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112013002281.8T
Other languages
English (en)
Inventor
c/o Semiconductor Energy Labo Kurokawa Yoshiyuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of DE112013002281T5 publication Critical patent/DE112013002281T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17736—Structural details of routing resources
    • H03K19/17744—Structural details of routing resources for input/output signals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Logic Circuits (AREA)

Abstract

Es ist eine programmierbare Logikvorrichtung (PLD) offenbart, die bei einer hohen Geschwindigkeit eine dynamische Konfiguration eingehen kann. Die PLD umfasst eine Vielzahl von programmierbaren Logikelementen (PLE) und einen Schalter zum Auswählen einer elektrischen Verbindung zwischen den PLEs. Der Schalter umfasst eine Vielzahl von Schaltungsgruppen, von denen jede einen ersten und zweiten Transistor aufweist. Die zweiten Transistoren der Schaltungsgruppen sind elektrisch parallel zueinander geschaltet. In jeder der Schaltungsgruppen wird die elektrische Leitin der Lagekeit zwischen einem Source und einem Drain des zweiten Transistors auf der Grundlage von Konfigurationsdaten, die an einem Knoten zwischen dem Gate des zweiten Transistors und einem Drain des ersten Transistors gehalten werden, ermittelt, wodurch das Auswählen der elektrischen Verbindung und Trennung zwischen den programmierbaren Logikelementen durch die Auswahl einer der Schaltungsgruppen ermöglicht wird.

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung und insbesondere eine programmierbare Logikvorrichtung sowie eine Halbleitervorrichtung mit der programmierbaren Logikvorrichtung. Die vorliegende Erfindung betrifft zudem eine elektronische Vorrichtung mit der Halbleitervorrichtung.
  • Stand der Technik
  • Im Gegensatz zu einer normalen integrierten Schaltung, in der alle Schaltkreise zum Zeitpunkt der Herstellung festgelegt werden, ist eine programmierbare Logikeinrichtung (PLD) ein Gerät, das mit einer bestimmten Schaltungsstruktur, die erst nach Lieferung von einem Benutzer zum Zeitpunkt der tatsächlichen Verwendung festgelegt wird, betreibbar ist. Beispiele für derartige durch Benutzer programmierbare Geräte umfassen eine kleine programmierbare Array-Logik (PAL) und eine generische Array-Logik (GAL) sowie eine große komplexe programmierbare Logikvorrichtung (CPLD) und ein Field Programmable Gate Array (FPGA); in der vorliegenden Beschreibung werden derartige Geräte kollektiv als eine programmierbare Logikeinrichtung (im Nachfolgenden als PLD bezeichnet) bezeichnet.
  • PLDs weisen gegenüber herkömmlichen anwendungsspezifischen integrierten Schaltungen (ASICs) Vorteile, wie eine kurze Entwicklungszeit und Flexibilität bei wechselnden Design-Spezifikationen auf. Somit wurde die Verwendung von PLDs für Halbleitervorrichtungen in den letzten Jahren vorangetrieben.
  • Eine PLD ist beispielsweise aus einer Vielzahl programmierbarer Logikelemente (auch als Logikblöcke bezeichnet) und Verdrahtungen zwischen den programmierbaren Logikelementen gebildet. Eine Funktion der PLD kann durch Ändern einer Funktion der programmierbaren Logikelemente verändert werden. Außerdem kann eine Funktion der PLD durch Veränderung einer elektrischen Verbindungsbeziehung zwischen den programmierbaren Logikelementen verändert werden.
  • Das programmierbare Logikelement ist beispielsweise aus einer Nachschlagetabelle bzw. Lookup-Tabelle (LUT) und einem Multiplexer gebildet. Eine Funktion des programmierbaren Logikelements kann durch Festsetzen eines bestimmten Wertes in einem Speicherelement, das die Daten der Lookup-Tabelle speichert, definiert werden. Ferner kann eine Funktion des programmierbaren Logikelements durch Festsetzen eines vorgegebenen Wertes in einem Speicherelement, das Informationen über die Auswahl von in den Multiplexer eingegebenen Signalen speichert, definiert werden.
  • Die Verdrahtungen zwischen den programmierbaren Logikelementen werden beispielsweise unter Verwendung eines Verbindungsschalters gebildet, der die Verbindungen zwischen Mehrfach-Verdrahtungen und Mehrfach-Verdrahtungen steuern kann. Die elektrische Verbindungsbeziehung der Verdrahtungen zwischen den programmierbaren Logikelementen kann durch Festsetzen eines bestimmten Wertes in einem Speicherelement, das Daten über den Ein/Aus-Zustand des Verbindungsschalters speichert, definiert werden.
  • Die zuvor erwähnten Informationen mit den Daten einer Lookup-Tabelle, die Informationen über die Auswahl von in den Multiplexer eingegebenen Signalen speichert, sowie die Daten des An/Aus-Zustandes einer Verbindungsschaltung werden beispielsweise als Konfigurationsdaten bezeichnet. Ein Konfigurationsdaten speicherndes Speicherelement wird als ein Konfigurationsspeicher bezeichnet. Das Festlegen von Konfigurationsdaten in einem Konfigurationsspeicher wird als ”Konfiguration” bezeichnet. Insbesondere wird das Festlegen neuer Konfigurationsdaten (das Aktualisieren von Konfigurationsdaten) in einem Konfigurationsspeicher als ”Re-Konfiguration” bezeichnet. Die Schaltungsstruktur der PLD kann durch Erzeugen (Programmieren) gewünschter Konfigurationsdaten und Durchführen der Konfiguration in eine Schaltungsstruktur gemäß einer Anforderung eines Benutzers geändert werden.
  • Die PLD führt im Allgemeinen die Konfiguration (statische Konfiguration) durch, während der Betrieb einer Halbleitervorrichtung mit der PLD angehalten wird. Im Gegensatz dazu, wird zur weiteren Ausschöpfung der Eigenschaften der PLD das Augenmerk auf eine Technik zur Durchführung einer Konfiguration (dynamische Konfiguration) während des Betriebes der Halbleitervorrichtung gerichtet. Insbesondere werden mehrere Teile von Konfigurationsdaten, die einer Vielzahl von Schaltungsstrukturen (Kontexten) entsprechen, bereitgestellt und Schaltungsfunktionen geschaltet. Eine derartige PLD kann als eine Multi-Kontext-PLD bezeichnet werden.
  • Für eine dynamische Konfiguration wird in der Patentliteratur 1 jedes Teil der Konfigurationsdaten, die einer Vielzahl von Schaltungsstrukturen entsprechen, an einer unterschiedlichen Adresse in einen dynamischen Direktzugriffsspeicher (DRAM) gespeichert, und ein Konfigurationsspeicher ist aus einem statischen Direktzugriffsspeicher (SRAM) gebildet. Die Patentliteratur 1 schlägt ein Verfahren zur schnellen Durchführung einer Konfiguration vor, bei dem Konfigurationsdaten über eine gewünschte Schaltungsstruktur aus der Adresse des DRAM gelesen und die Konfigurationsdaten in den SRAM, der den Konfigurationsspeicher bildet, geschrieben werden.
  • Literaturhinweis:
    • Patentdokument 1: Veröffentlichte japanische Patentanmeldung Nr. H10-285014
  • Zusammenfassung der Erfindung
  • Die in der Patentliteratur 1 offenbarte Struktur erfordert jedoch einen regelmäßigen Auffrischungsvorgang zum Pflegen von Konfigurationsdaten in dem DRAM, wodurch der Stromverbrauch erhöht wird. Da der DRAM ein flüchtiger Speicher ist, ist es notwendig, Daten in dem DRAM bei jedem Einschalten der PLD zu speichern. Aus diesem Grund ist ein nichtflüchtiger Speicher zur Speicherung der Konfigurationsdaten erforderlich. Zudem ist bei jedem Einschalten der PLD ein Schritt des Übertragens einer großen Datenmenge aus dem nichtflüchtigen Speicher in den DRAM erforderlich; dadurch erhöht sich die Anlaufzeit.
  • In dem Fall, in dem ein SRAM als der Konfigurationsspeicher verwendet wird, werden zumindest vier Transistoren benötigt, wodurch es zu einer deutlichen Erhöhung der Anzahl der Elemente in der gesamten PLD und zu einer Erhöhung der Schaltungsfläche kommt.
  • In Anbetracht des Vorstehenden, ist es eine Aufgabe einer Ausführungsform der vorliegenden Erfindung eine PLD mit geringem Stromverbrauch bereitzustellen, die eine Hochgeschwindigkeitskonfiguration durchführt, die zur dynamischen Konfiguration in der Lage ist und eine kurze Anlaufzeit aufweist.
  • Eine weitere Aufgabe besteht in der Bereitstellung einer PLD mit einer kleineren Schaltungsfläche als eine PLD, die einen SRAM als einen Konfigurationsspeicher verwendet.
  • In Anbetracht der obigen Aufgaben stellt eine Ausführungsform der vorliegenden Erfindung eine Hochleistungs-PLD bereit, die beim Betrieb mit einer kleineren Anzahl von Transistoren pro Bit und einer kürzeren Zeit, die zum Schalten der Konfigurationsdaten erforderlich ist, als eine PLD mit einem nichtflüchtigen Speicher, der mehrere Teile der Konfigurationsdaten speichern kann, rekonfiguriert werden kann.
  • Der nichtflüchtige Speicher hält und speichert Konfigurationsdaten durch Steuern der Ladungsmenge an einem Speicherknoten mit einem Transistor, der einen äußerst niedrigen Sperrstrom aufweist. Mit dieser Struktur kann eine Ladung gehalten und ein nichtflüchtiger Speicher auf einfache Weise gebildet werden.
  • Insbesondere umfasst der in dem nichtflüchtigen Speicher enthaltene Transistor in seinem Kanalbildungsgebiet ein Halbleitermaterial mit einer breiteren Bandlücke und einer geringeren intrinsischen Ladungsträgerdichte als Silizium. Mit einem Kanalbildungsgebiet, das ein Halbleitermaterial mit derartigen Eigenschaften aufweist, kann ein Transistor mit extrem niedrigem Sperrstrom ausgebildet werden. Beispiele für ein derartiges Halbleitermaterial umfassen einen Oxid-Halbleiter, Siliziumkarbid und Galliumnitrid, die eine Bandlücke aufweisen, die in etwa drei Mal so breit wie jene von Silizium ist. Ein Transistor mit dem obigen Halbleitermaterial kann einen viel geringeren Sperrstrom aufweisen als ein Transistor, der ein normales Halbleitermaterial, wie Silizium oder Germanium, umfasst.
  • Eine Ausführungsform der vorliegenden Erfindung umfasst eine programmierbare Logikvorrichtung, die eine Vielzahl von in einem Array angeordneter programmierbarer Logikelemente und einen Schalter, der ausgebildet ist, um eine elektrische Verbindung zwischen den programmierbaren Logikelementen auszuwählen, umfasst. Der Schalter umfasst eine Vielzahl von Gruppen, von denen jede einen ersten Transistor mit einem Oxid-Halbleiterschicht, in der ein Kanal gebildet ist, einen Knoten, der beim Abschalten des ersten Transistors schwebend wird, und einen zweiten Transistor, bei dem eine elektrische Leitung zwischen einem Source und einem Drain auf der Grundlage von Konfigurationsdaten, die an dem Knoten gehalten werden, bestimmt wird, aufweist. Die in den Gruppen enthaltenen zweiten Transistoren sind miteinander elektrisch parallel geschaltet. Das Auswählen einer der Gruppen legt den Ein/Aus-Zustand des Schalters und die elektrische Verbindung zwischen den programmierbaren Logikelementen fest.
  • In einer Ausführungsform der vorliegenden Erfindung ist insbesondere jede der Vielzahl von Gruppen beispielsweise wie folgt, ausgebildet. Ein Gate des ersten Transistors ist mit einer ersten Leitung elektrisch verbunden. Ein Source oder ein Drain des ersten Transistors ist elektrisch mit einer zweiten Leitung verbunden. Das jeweils andere des Source und des Drain des ersten Transistors ist elektrisch mit einem Gate des zweiten Transistors und einer Elektrode eines Elektrodenpaares eines Kondensators verbunden. Das Source oder das Drain des zweiten Transistors ist elektrisch mit einem Eingangsanschluss des Schalters verbunden. Das jeweils andere des Source und des Drain des zweiten Transistors ist elektrisch mit einem Ausgangsanschluss des Schalters verbunden. Die andere Elektrode des Elektrodenpaares des Kondensators ist elektrischen mit einer dritten Leitung verbunden.
  • In einer Ausführungsform der vorliegenden Erfindung kann das programmierbare Logikelement eine Schaltung umfassen, die ausgebildet ist, ein Freigabesignal in einen Ausgangsanschluss des programmierbaren Logikelements einzugeben.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung ist es möglich, eine PLD mit niedrigem Stromverbrauch bereitzustellen, die eine Hochgeschwindigkeitskonfiguration erzielt, die zur dynamischen Konfiguration in der Lage ist und eine kurze Anlaufzeit aufweist.
  • Außerdem ist es möglich, eine PLD bereitzustellen, die eine geringere Anzahl von Transistoren oder eine kleinere Schaltungsfläche als eine PLD, die einen SRAM als einen Konfigurationsspeicher verwendet, aufweist.
  • Beschreibung der Zeichnungen Kurze Beschreibung der Zeichnungen
  • Die begleitenden Zeichnungen sind wie folgt:
  • 1A und 1B zeigen Schaltpläne, die eine Ausführungsform einer Halbleitervorrichtung darstellen;
  • 2 zeigt einen Schaltplan, der eine Ausführungsform einer Halbleitervorrichtung darstellt;
  • 3 zeigt einen Schaltplan, der eine Ausführungsform einer Halbleitervorrichtung darstellt;
  • 4 zeigt ein Zeit-Diagramm, das eine Ausführungsform einer Schaltungsoperation darstellt;
  • 5 zeigte einen Schaltplan, der eine Ausführungsform einer Halbleitervorrichtung darstellt;
  • 6 zeigt ein Zeit-Diagramm, das eine Ausführungsform einer Schaltungsoperation darstellt;
  • 7 zeigt einen Schaltplan, der eine Ausführungsform einer Halbleitervorrichtung darstellt;
  • 8 zeigt einen Schaltplan, der eine Ausführungsform einer Halbleitervorrichtung darstellt;
  • 9 zeigt einen Schaltplan, der eine Ausführungsform einer Halbleitervorrichtung darstellt;
  • 10 zeigt ein Zeit-Diagramm, das eine Ausführungsform einer Schaltungsoperation darstellt;
  • 11 zeigt einen Schaltplan, der eine Ausführungsform einer Halbleitervorrichtung darstellt;
  • 12A bis 12C zeigen Schaltpläne, die eine Ausführungsform einer Halbleitervorrichtung darstellen;
  • 13A bis 13C zeigen Schaltpläne, die eine Ausführungsform einer Halbleitervorrichtung darstellen;
  • 14 zeigt eine Querschnittsansicht, die eine Ausführungsform einer Halbleitervorrichtung darstellt;
  • 15A bis 15F zeigen jeweils eine elektronische Vorrichtung;
  • 16 zeigt Schaltpläne von Zellen und Zeit-Diagramme; und
  • 17 zeigt eine Beziehung zwischen der Übersteuerungsspannung und der Verzögerungszeit.
  • Bevorzugte Ausführungsform der Erfindung
  • Ausführungsformen der vorliegenden Erfindung werden in Bezug auf die begleitenden Zeichnungen nachstehend ausführlich beschrieben. Es sei angemerkt, dass die vorliegende Erfindung nicht auf die folgende Beschreibung beschränkt ist, und ein Fachmann leicht verstehen wird, dass Arten und Details auf verschiedene Weisen verändert werden können, ohne von dem Erfindungsgeist und Umfang der Erfindung abzuweichen. Dementsprechend soll die vorliegende Erfindung nicht so verstanden werden, dass sie auf die Beschreibung der nachstehenden Ausführungsformen beschränkt ist.
  • Es sei angemerkt, dass Ordnungszahlen, wie erster und zweiter, der Einfachheit halber verwendet werden, und keine bestimmte Bezeichnung für eine Element zur Beschreibung der Erfindung in der vorliegenden Beschreibung angeben.
  • Die Bezeichnungen ”elektrisch verbunden” und ”elektrische Verbindung” umfassen den Fall, bei dem Komponenten durch ein Objekt mit einer elektrischen Funktion verbunden werden. Es gibt keine besondere Einschränkung bezüglich des Objekts mit der elektrischen Funktion, solange elektrische Signale übertragen und zwischen den durch das Objekt verbundenen Komponenten empfangen werden. Beispiele für ein Objekt mit einer elektrischen Funktion umfassen ein Schaltungselement, wie beispielsweise einen Transistor, eine Widerstand, eine Induktivität, einen Kondensator und ein Element mit einer Vielzahl von Funktionen sowie eine Elektrode und eine Leitung.
  • Es sei angemerkt, dass eine Halbleitervorrichtung der vorliegenden Erfindung in ihrer Kategorie verschiedene integrierte Halbleiterschaltungen, die unter Verwendung von Halbleiterelementen gebildet werden, wie beispielsweise Mikroprozessoren, Bildverarbeitungs-Schaltungen, Regler für Halbleiteranzeigevorrichtungen, digitale Signalprozessoren (DSPs) und Mikrocontroller umfasst. Die Halbleitervorrichtung der vorliegenden Erfindung umfasst zudem in ihrer Kategorie verschiedene Vorrichtungen, wie beispielsweise HF-Etiketten, die unter Verwendung einer zuvor erwähnten integrierten Halbleiterschaltungen oder Halbleiteranzeigevorrichtungen gebildet werden. Die Halbleiteranzeigevorrichtung umfasst in ihrer Kategorie Flüssigkristallanzeigevorrichtungen, lichtemittierende Vorrichtungen, in denen ein lichtemittierendes Element, das durch eine organische lichtemittierende Diode (OLED) verkörpert wird, für jedes Pixel, elektronisches Papier, digitale Mikrospiegelvorrichtungen (DMDs), Plasmabildschirme (PDPs), Feldemissionsanzeigevorrichtungen (FEDs) und weitere Halbleiteranzeigevorrichtungen, in denen ein Halbleiterelement in einer Treiberschaltung enthalten ist, vorgesehen ist.
  • (Ausführungsform 1)
  • In der Ausführungsform 1 wird eine Ausführungsform einer PLD mit Bezug auf die 1A und 1B, 2, 3 und 4 beschrieben.
  • 1A zeigt ein Strukturbeispiel eines Teiles eines Logik-Arrays in der PLD. Ein Logik-Array 101 umfasst eine Vielzahl von programmierbaren Logikelementen 102, die in einem Array angeordnet sind (das programmierbare Logikelement ist mit PLE in 1A gekennzeichnet). Hierin bedeutet der Begriff ”in einem Array angeordnet”, dass die programmierbaren Logikelemente in regelmäßigen Abständen angeordnet sind, wobei die Anordnung nicht auf die in 1A dargestellte beschränkt ist.
  • Eine Vielzahl von Leitungen werden derart ausgebildet, dass sie die programmierbaren Logikelemente 102 umgeben. In 1A sind diese Leitungen aus einer Vielzahl von horizontalen Leitungsgruppen 103a und einer Vielzahl von vertikalen Leitungsgruppen 103b gebildet. Eine Leitungsgruppe umfasst ein Leitungsbündel und ist beispielsweise aus einem Bündel aus vier Leitungen, wie in 1A dargestellt, gebildet. Eine Schaltbox 104 ist an einer Schnittstelle der horizontalen Leitungsgruppe 103a und der vertikalen Leitungsgruppe 103b vorgesehen. Die horizontalen Leitungsgruppen 103a und die vertikalen Leitungsgruppen 103b sind elektrischen mit Ausgangsanschlüssen 105 verbunden, um Signale zu einer Schaltung, die außerhalb des Logik-Arrays 101 vorgesehen ist, zu senden oder von dieser zu empfangen.
  • Die Eingangsanschlüsse und Ausgangsanschlüsse der Vielzahl von programmierbaren Logikelementen 102 sind elektrischen mit den horizontalen Leitungsgruppen 103a und den vertikalen Leitungsgruppen 103b, die rund um die programmierbaren Logikelemente vorgesehen sind, verbunden. Beispielsweise weisen die in 1A dargestellten programmierbaren Logikelemente 102 jeweils vier Anschlüsse auf, die jeweils auf der linken, rechten, oberen und unteren Seite angeordnet sind, wobei der obere und linke Anschluss als Eingangsanschlüsse dienen können und der rechte und der untere Anschluss als Ausgangsanschlüsse dienen können. Durch Verwenden dieser Eingangs- und Ausgangsanschlüsse kann jedes der programmierbaren Logikelemente 102 mit einem anderen programmierbaren Logikelement 102 elektrisch verbunden werden.
  • Eine elektrische Verbindungsbeziehung zwischen einem bestimmten programmierbaren Logikelement 102 und einem weiteren programmierbaren Logikelement 102 wird durch einen programmierbaren Schalter, der in der Schaltbox 104 vorgesehen ist, festgelegt. 1B zeigt eine vergrößerte Ansicht einer Schaltbox 104. Sind beispielsweise die horizontale Leitungsgruppe 103a und die vertikale Leitungsgruppe 103b jeweils aus vier Leitungen gebildet, gibt es 16 Knotenpunkte der horizontalen Leitungsgruppe 103a und der vertikalen Leitungsgruppe 103b. Wird eine Schaltgruppe 106 an all den Knotenpunkten vorgesehen, treten erhebliche Nachteile, wie beispielsweise eine Signalverzögerung, eine Vergrößerung der Chip-Fläche und eine Erhöhung der Kosten, auf. Angesichts dieser Nachteile ist die Schaltergruppe 106 beispielsweise, wie in 1B gezeigt, von den 16 Schnittpunkten nur an den diagonal angeordneten Schnittpunkten vorgesehen. Mit anderen Worten, weist in einer Schaltbox 104 eine horizontale Leitung nur eine Schaltergruppe 106 auf, die nur mit einer vertikalen Leitung geteilt wird.
  • Die Schaltergruppe 106 ist mit einer Vielzahl von Schaltungen gebildet. 2 zeigt eine Struktur der Schaltergruppe 106. Die Schaltergruppe 106 ist an einer Schnittstelle einer Leitung 111, die in der horizontalen Leitungsgruppe 103a enthalten ist, und einer Leitung 110, die in der vertikalen Leitungsgruppe 103b enthalten ist, wie in 1B gezeigt, vorgesehen. Die Schaltergruppe 106 dient der Steuerung der Verbindung der Leitung 111 und der Leitung 110. Insbesondere umfasst die Schaltergruppe 106 Schalter 112 bis 117. Der Schalter 112 dient der Steuerung der elektrischen Verbindung zwischen einem Punkt A der Leitung 110 und einem Punkt C der Leitung 111. Der Schalter 113 dient der Steuerung der elektrischen Verbindung zwischen einem Punkt B der Leitung 110 und dem Punkt C der Leitung 111. Der Schalter 115 dient der Steuerung der elektrischen Verbindung zwischen dem Punkt A der Leitung 110 und dem Punkt D der Leitung 111. Der Schalter 114 dient der Steuerung der elektrischen Verbindung zwischen dem Punkt B der Leitung 110 und dem Punkt D der Leitung 111. Der Schalter 116 dient der Steuerung der elektrischen Verbindung zwischen dem Punkt A und dem Punkt B der Leitung 110. Der Schalter 117 dient der Steuerung der elektrischen Verbindung zwischen dem Punkt C und dem Punkt D der Leitung 111.
  • Die Schalter 112 bis 117 speichern jeweils Konfigurationsdaten, und der Ein/Aus-Zustand eines jedes Schalters 112 bis 117 wird gemäß den Konfigurationsdaten ausgewählt.
  • (Struktur des Schalters 200)
  • 3 zeigt einen Schalter 200 dieser Ausführungsform. Der Schalter 200 entspricht jedem der Schalter 112 bis 117 in 2 und steuert die Verbindung zwischen einem programmierbaren Logikelement 212 (durch PLE1 in 3 gekennzeichnet) und einem programmierbaren Logikelement 218 (durch PLE2 in 3 gekennzeichnet) in einer PLD. Jedes programmierbare Logikelement 212 und 218 entspricht einem der Vielzahl von programmierbaren Logikelementen 102 in 1 und umfasst eine Kombinationsschaltung, einen Flip-Flop, ein Logikelement und/oder ähnliches. Eine Kombinationsschaltung ist aus einer Lookup-Tabelle, einer UND-ODER-Schaltung oder dergleichen gebildet und kann in Übereinstimmung mit Konfigurationsdaten rekonfiguriert werden. Beispielsweise umfasst das programmierbare Logikelement 212 in 3 eine Lookup-Tabelle 213, einen Flip-Flop 214 und eine UND-Schaltung 215, und das programmierbare Logikelement 218 umfasst einen Lookup-Tabelle 219, einen Flip-Flop 220 und eine UND-Schaltung 221. Das gleiche Taktsignal wird von einer Leitung 216 in die Flip-Flops 214 und 220 eingegeben und für die Synchronisation der programmierbaren Logikelemente 212 und 218 verwendet. Das gleiche Freigabesignal wird aus einer Leitung 217 in die UND-Schaltungen 215 und 221 eingegeben.
  • Der Schalter 200 ist aus einer Schaltung mit drei Gruppen gebildet, die jeweils einen ersten Transistor, einen zweiten Transistor und einen Kondensator aufweisen. Für den ersten Transistor wird ein Halbleitermaterial, das eine breitere Bandlücke und eine niedrigere intrinsische Ladungsträgerdichte als Silizium aufweist, verwendet. Ein Beispiel für ein solches Material ist ein Oxid-Halbleiter. In 3 wird das Symbol ”OS”, das einen Oxid-Halbleiter kennzeichnet, unter die Transistoren, in denen ein Oxid-Halbleiter verwendet wird, gesetzt. Ein Oxid-Halbleiter wird für ein Kanalbildungsgebiet des ersten Transistors verwendet. Indes ist der zweite Transistor vorzugsweise ein Transistor, der ein Halbleitermaterial, wie beispielsweise Silizium für ein Kanalbildungsgebiet verwendet, und kann somit mit einer höheren Geschwindigkeit als der erste Transistor betrieben werden. In dieser Ausführungsform ist der zweite Transistor insbesondere ein n-Kanal-Transistor.
  • Wie in 3 gezeigt, umfasst der Schalter 200 insbesondere erste Transistoren 201a, 201b und 201c, zweite Transistoren 202a, 202b und 202c und Kondensatoren 204a, 204b und 204c. Gates der ersten Transistoren 201a, 201b und 201c sind mit den entsprechenden Leitungen 206a, 206b und 206c elektrisch verbunden. Ein Schreibsignal wird in die Leitungen 206a bis 206c eingegeben. Die Sources der ersten Transistoren 201a, 201b und 201c sind mit einer gemeinsamen Leitung 207 elektrisch verbunden. Ein Schreib-Datensignal wird in die Leitung 207 eingegeben. Die Drains der ersten Transistoren 201a, 201b und 201c sind mit den entsprechenden Gates der zweiten Transistoren 202a, 202b und 202c elektrisch verbunden. Die Drains der ersten Transistoren 201a, 201b und 201c sind jeweils auch mit einer Elektrode eines Elektrodenpaares des Kondensators 204a, einer Elektrode eines Elektrodenpaares des Kondensators 204b und einer Elektrode eines Elektrodenpaares des Kondensators 204c elektrisch verbunden. Die zweiten Transistoren 202a bis 202c sind elektrisch miteinander parallel geschaltet. Das heißt, die Sources der zweiten Transistoren 202a bis 202c miteinander verbunden sind, und die Drains der zweiten Transistoren 202a bis 202c miteinander verbunden sind. Die Sources der zweiten Transistoren 202a bis 202c sind über eine Leitung 210 mit einem Ausgangsanschluss des programmierbaren Logikelements 212 elektrisch verbunden. Die Drains der zweiten Transistoren 202a bis 202c sind über eine Leitung 211 mit einem Eingangsanschluss des programmierbaren Logikelements 218 elektrisch verbunden. Die andere Elektrode des Elektrodenpaares des Kondensators 204a ist mit einer Leitung 205a, in die ein Auswahlsignal eingegeben wird, elektrisch verbunden. Die andere Elektrode des Elektrodenpaares des Kondensators 204b ist mit einer Leitung 205b, in die ein Auswahlsignal eingegeben wird, elektrisch verbunden. Die andere Elektrode des Elektrodenpaares des Kondensators 204c ist mit einer Leitung 205c, in die ein Auswahlsignal eingegeben wird, elektrisch verbunden. Hierin werden die Punkte, an denen die Drains der ersten Transistoren 201a, 201b und 201c mit den entsprechenden Gates der zweiten Transistoren 202a, 202b und 202c und den entsprechenden Elektroden der Kondensatoren 204a, 204b und 204c elektrisch verbunden sind, jeweils als Knoten 203a, 203b und 203c bezeichnet. Die Konfigurationsdaten werden an den Knoten 203a bis 203c gespeichert.
  • Auf diese Weise ist der Schalter 200 dieser Ausführungsform aus drei Gruppen 230, 231 und 232 gebildet, die jeweils den ersten und zweiten Transistor und den Kondensator umfassen.
  • Ein Ausgangssignal des programmierbaren Logikelements 212 wird an die Leitung 210 ausgegeben, über den Schalter 200 in die Leitung 211 geleitet und in das programmierbare Logikelement 218 eingegeben.
  • Werden für die Leitungen 206a bis 206c hohe (”H”) Potentiale gewählt und wird ein Potential, das ”H” oder niedrig (”L”) ist, der Leitung 207 zugeführt, können Ladungen, die dem Potential der Leitung 207 entsprechen, jeweils an den Knoten 203a bis 203c gespeichert werden. Es sei angemerkt, dass zu diesem Zeitpunkt zumindest eine der Leitungen 210 und 211 vorzugsweise auf ”L” eingestellt ist.
  • Hierin kann unter Verwendung eines Transistors mit einem äußerst niedrigen Sperrstrom als erste Transistoren 201a bis 201c die Ladung, die an den Knoten 203a bis 203c gespeichert ist, konstant gehalten werden, während die Leitungen 206a bis 206c auf ”1” eingestellt sind. Das heißt, dass die eingegebenen Daten gespeichert werden können. Sind die Leitungen 206a bis 206c auf ”L” eingestellt und die Leitungen 205a bis 205c auf ”H” eingestellt, verändern sich Ein/Aus-Zustände der zweiten Transistoren 202a bis 202c gemäß der an den entsprechenden Knoten 203a bis 203c gespeicherten Ladung. Mit anderen Worten kann durch Auswählen einer der Leitungen 205a bis 205c der Ein/Aus-Zustand des Schalters 200 in Übereinstimmung mit der an dem Knoten 203a, dem Knoten 203b oder dem Knoten 203c gespeicherten Ladung sofort geschaltet werden.
  • Hierin können, wenn die an den Knoten 203a, 203b und 203c gespeicherten Ladungen jeweils ersten Konfigurationsdaten, zweiten Konfigurationsdaten und dritten Konfigurationsdaten entsprechen, die Konfigurationsdaten durch Schalten zwischen den Leitungen 205a, 205b und 205c geschaltet werden.
  • Eine solche Struktur kann die Zeit, die zum Lesen von Daten aus einer Speichervorrichtung, die mehrere Teile von Konfigurationsdaten speichert, benötigt wird, verringern. Folglich kann die PLD, in der Konfigurationsdaten mit hoher Geschwindigkeit geschaltet werden können, bereitgestellt werden.
  • Ein Latch wird vorzugsweise an der Leitung 211 vorgesehen, da beim Leiten eines Signals durch den Schalter 200 das Potential des Signals je nach Widerstand des Schalters gegebenenfalls abgesenkt wird. Der Latch kann aus einem Inverter und einem Pull-Up-Transistor gebildet werden.
  • 3 zeigt den Fall, bei dem ein Schalter zwischen den programmierbaren Logikelementen vorgesehen ist. Alternativ kann eine Vielzahl von Schaltern zwischen den programmierbaren Logikelementen in Reihe geschaltet werden. Alternativ kann ein Koppelpunkt-Schalter, der eine Verbindung zwischen mehreren Leitungen und mehreren Leitungen steuert, durch Anwenden dieser Struktur gebildet werden. In dem Fall, in dem ein Signal durch eine Vielzahl von Schaltern geleitet wird, wird je nach Widerstand der Schalter des Potentials des Signals gegebenenfalls abgesenkt.
  • Als ein Beispiel zeigt die 12A den Fall, bei dem eine Vielzahl von Schaltern zwischen programmierbaren Logikelementen vorgesehen ist. Durch Festlegen von Konfigurationsdaten kann beispielsweise das obere linke programmierbare Logikelement 102 mit dem unteren rechten programmierbaren Logikelement 102 elektrisch verbunden werden. In diesem Fall sind diese programmierbaren Logikelemente 102 durch die drei Schaltboxen 104 miteinander elektrisch verbunden; somit wird ein Signal durch zumindest drei in Reihe geschalteten Schalter geleitet. Somit werden, um das Sinken des Potentials des Signals aufgrund des Schalterwiderstands zu verhindern, Latches an jeder vorbestimmten Anzahl von Schaltern angeordnet.
  • Wie in der 12B dargestellt, kann der Latch durch elektrisches Verbinden eines Ausgangsanschlusses eines Inverters 52 mit einem Eingangsanschluss eines Pull-Up-Transistors 51 ausgebildet werden. Außerdem kann der Latch, wie in 12C gezeigt, durch Verbinden eines Ausgangsanschlusses eines Inverters 54 mit einem Eingangsanschluss eines Inverters 53 und durch Verbinden eines Eingangsanschlusses des Inverters 54 mit einem Ausgangsanschluss des Inverters 53 ausgebildet werden.
  • (Betrieb des Schalters 200)
  • Als nächstes wird ein Beispiel eines Verfahrens zum Betreiben des in 3 dargestellten Schalters 200 unter Bezugnahme auf ein Zeit-Diagramm in 4 beschrieben.
  • Hier sind als ein Beispiel die Potentiale der Leitungen 206a bis 206c bei ”H” +V und die Potentiale der Leitungen 206a bis 206c bei ”1” –V. Die Potentiale der Leitungen 205a bis 205c bei ”H” sind +V und die Potentiale der Leitungen 205a bis 205c bei ”1” sind 0. Das Potential der Leitung 207 bei ”H” ist +V und das Potential der Leitung 207 bei ”1” ist 0. Die Potentiale der Leitungen 210, 211, 216 und 217 bei ”H” sind +V und die Potentiale der Leitungen 210, 211, 216 und 217 bei ”L” sind 0.
  • Als Anfangszustand wird der Fall, bei dem die Leitung 205c auf ”H” ist und das Potential des Knotens 203c +V ist, berücksichtigt. Mit anderen Worten wird der An/Aus-Zustand des Schalters 200 in Übereinstimmung mit den dritten Konfigurationsdaten ermittelt und der Schalter 200 befindet sich im Anfangszustand. Ferner sind die Potentiale der Knoten 203a und 203b im Anfangszustand –V.
  • Als erstes wird das Schreiben von Konfigurationsdaten (Zeitpunkt T1 bis Zeitpunkt T6) beschrieben.
  • Zum Zeitpunkt T2 sind die Leitungen 206a und 205a auf ”H” gesetzt, die Leitung 217 auf ”L” und die Leitung 207 auf ”L” gesetzt. Zu diesem Zeitpunkt wird das Potential des Knotens 203a 0; dieses Potential entspricht einem Potential zum Abschalten des Schalters 200. Das heißt, dieser Zustand entspricht einem Zustand, bei dem der Schalter 200 ”L” als die ersten Konfigurationsdaten speichert. Es sei angemerkt, dass der Ausgang des programmierbaren Logikelements 212 auf ”L” eingestellt ist.
  • Zum Zeitpunkt T3 werden die Leitungen 206a und 205a auf ”L” gesetzt. Zu diesem Zeitpunkt wird das Potential des Knotens 203a –V.
  • Zum Zeitpunkt T5 werden die Leitungen 206b und 205b auf ”H”, die Leitung 217 auf ”L” und die Leitung 207 auf ”H” gesetzt. Zu diesem Zeitpunkt wird das Potential des Knotens 203b +V; dieses Potential entspricht einem Potential zum Einschalten des Schalters 200. Das heißt, dieser Zustand entspricht einem Zustand, bei dem Schalter 200 ”H” als die zweiten Konfigurationsdaten speichert. Es sei angemerkt, dass der Ausgang des programmierbaren Logikelements 212 auf ”L” eingestellt ist.
  • Zum Zeitpunkt T6 werden die Leitungen 206b und 205b auf ”L” gesetzt. Zu diesem Zeitpunkt wird das Potential des Knotens 203b 0.
  • Es sei angemerkt, dass vorzugsweise das Schreiben von Konfigurationsdaten in so kurzer Zeit wie möglich und so schnell wie möglich nach dem Zeitpunkt T1 und dem Zeitpunkt T4, die jeweils der Zeit einer positiven Flanke des in die Leitung 216 eingegebenen Taktsignals entsprechen, geändert wird. Insbesondere wird vorzugsweise das Schreiben von Konfigurationsdaten begonnen, nachdem eine Haltezeit des Flip-Flops vom Zeitpunkt T1 und dem Zeitpunkt T4 übermittelt wird. Mit einer solchen Struktur können Konfigurationsdaten, ohne den Betrieb der PLD zu stören, neu geschrieben werden.
  • Als nächstes wird das Schalten der Konfigurationsdaten (Zeitpunkt T7 bis Zeitpunkt T10) beschrieben.
  • Zum Zeitpunkt T8 ist die Leitung 205a auf ”H” gesetzt und die Leitung 205c auf ”L” gesetzt. Zu diesem Zeitpunkt wird das Potential des Knotens 203a 0 und das Potential des Knotens 203c wird ebenfalls 0. Somit wird der Schalter 200 ausgeschaltet, wodurch das Schalten zu den ersten Konfigurationsdaten abgeschlossen ist.
  • Zum Zeitpunkt T10 wird die Leitung 205a auf ”L” gesetzt und die Leitung 205b wird auf ”H” gesetzt. Zu diesem Zeitpunkt wird das Potential des Knotens 203a –V und das Potential des Knotens 203b wird +V. Somit wird der Schalter 200 eingeschaltet, wodurch das Schalten zu den zweiten Konfigurationsdaten abgeschlossen ist.
  • Es sei angemerkt, dass vorzugsweise das Schalten der Konfigurationsdaten so schnell wie möglich nach dem Zeitpunkt T7 und dem Zeitpunkt T9, die jeweils der Zeit einer positiven Flanke des Taktsignals, das in die Leitung 216 eingegeben wird, entsprechen, durchgeführt wird. Insbesondere wird vorzugsweise das Schalten der Konfigurationsdaten durchgeführt, nachdem eine Haltezeit des Flip-Flops von dem Zeitpunkt T7 und dem Zeitpunkt T9 übermittelt wird. Mit einer derartigen Struktur können Konfigurationsdaten, ohne den Betrieb der PLD zu beeinträchtigen, geschaltet werden.
  • In der zuvor erwähnten Struktur ist es möglich, eine PLD mit niedrigem Stromverbrauch bereitzustellen, die eine Hochgeschwindigkeitskonfiguration, die zur dynamischen Konfiguration in der Lage ist und eine kurze Anlaufzeit aufweist, erreicht.
  • In dem Verfahren zum Betreiben des Schalters 200 in 4 werden die Potentiale der Leitungen 205a bis 205c verändert, um Konfigurationsdaten in die Knoten 203a bis 203c zu schreiben. Die Konfigurationsdaten können jedoch ohne Veränderung der Potentiale der Leitungen 205a bis 205c geschrieben werden, wenn die Gate-Kapazität der zweiten Transistoren 202a bis 202c hinreichend größer als die Source-Gate-Kapazität und Drain-Gate-Kapazität ist oder wenn ein zusätzlicher Speicherkondensator mit den Gates der zweiten Transistoren 202a bis 202c elektrisch verbunden wird und die Gate-Kapazität und die Speicherkapazität hinreichend größer als die Source-Gate-Kapazität und die Drain-Gate-Kapazität sind.
  • Ferner wird in den Verfahren zum Betreiben des Schalters 200 in 4 ein Freigabesignal 0 in die Leitung 217 eingegeben (die Ausgabe des programmierbaren Logikelements 212 ist 0), um Konfigurationsdaten in die Knoten 203a bis 203c zu schreiben. Die Konfigurationsdaten können jedoch unter Beibehaltung des Wertes 1 für das in die Leitung 217 eingegebene Freigabesignal geschrieben werden (ohne die Ausgabe des programmierbaren Logikelements 212 auf 0 zu setzen), wenn die Gate-Kapazität der zweiten Transistoren 202a bis 202c hinreichend größer als die Source-Gate-Kapazität und die Drain-Gate-Kapazität ist oder wenn ein zusätzlicher Speicherkondensator mit den Gates der zweiten Transistoren 202a bis 202c elektrisch verbunden ist und die Gate-Kapazität und die Speicherkapazität hinreichend größer als die Source-Gate-Kapazität und die Drain-Gate-Kapazität sind.
  • Diese Ausführungsform kann mit jeder anderen Ausführungsform in geeigneter Weise kombiniert werden.
  • (Ausführungsform 2)
  • In der Ausführungsform 2 wird ein Schalter 300, bei dem die zweiten n-Kanal-Transistoren, die in dem in der Ausführungsform 1 gezeigten Schalter 200 verwendet werden, durch zweite p-Kanal-Transistoren ersetzt werden, in Bezug auf 5 und 6 beschrieben.
  • (Struktur des Schalters 300)
  • 5 zeigt einen Schalter 300 dieser Ausführungsform. Der Schalter 300 entspricht jedem der Schalter 212 bis 217 in 2 und seine Struktur ist gleicher jener des Schalters 200, der in der Ausführungsform 1 beschrieben wird, mit der Ausnahme, dass die zweiten n-Kanal-Transistoren 202a bis 202c mit Transistoren gegensätzlicher Polarität, das heißt zweite p-Kanal-Transistoren 203a bis 203c, ersetzt werden.
  • Der Schalter 300 steuert die Verbindung zwischen einem programmierbaren Logikelement 312 und einem programmierbaren Logikelement 318 in einer PLD. Jedes der programmierbaren Logikelement 312 und 318 entspricht einem der Vielzahl von programmierbaren Logikelementen 102 in 1. Beispielsweise kann das programmierbare Logikelement 312 in 5 aus einer Lookup-Tabelle 313, einem Flip-Flop 314 und einer UND-Schaltung 315 gebildet sein und das programmierbare Logikelement 318 kann aus einer Lookup-Tabelle 319, einem Flip-Flop 320 und einer UND-Schaltung 321 gebildet sein.
  • Wie der in der Ausführungsform 1 beschriebene Schalter 200 ist der Schalter 300 aus einer Schaltung mit drei Gruppen, die jeweils einen ersten Transistor, einen zweiten Transistor und einen Kondensator umfassen, gebildet. Für den ersten Transistor wird ein Halbleitermaterial verwendet, das eine breitere Bandlücke und eine niedrigere intrinsische Ladungsträgerdichte als Silizium aufweist. Ein Oxid-Halbleiter wird für ein Kanalbildungsgebiet des ersten Transistors verwendet. Indes ist der zweite Transistor vorzugsweise ein Transistor, der beispielsweise ein Halbleitermaterial, wie Silizium, für ein Kanalbildungsgebiet verwendet, und somit mit einer höheren Geschwindigkeit als der erste Transistor betrieben werden kann. In dieser Ausführungsform ist der zweite Transistor insbesondere ein p-Kanal-Transistor.
  • Wie in 5 gezeigt, umfasst der Schalter 300 insbesondere erste Transistoren 301a, 301b und 301c, zweite Transistoren 302a, 302b und 302c und Kondensatoren 304a, 304b und 304c. Die Gates der ersten Transistoren 301a, 301b und 301c sind mit entsprechenden Leitungen 306a, 306b und 306c elektrisch verbunden. Ein Schreibsignal wird in die Leitungen 306a bis 306c eingegeben. Die Sources der ersten Transistoren 301a bis 301c sind mit einer gemeinsamen Leitung 307 elektrisch verbunden. Ein Schreib-Datensignal wird in die Leitung 307 eingegeben. Die Drains der ersten Transistoren 301a, 301b und 301c sind mit den entsprechenden Gates der zweiten Transistoren 302a, 302b und 302c elektrisch verbunden. Die Drains der ersten Transistoren 301a, 301b und 301c sind zudem jeweils mit einer Elektrode eines Elektrodenpaares des Kondensators 304a, einer Elektrode eines Elektrodenpaares des Kondensators 304b und einer Elektrode eines Elektrodenpaares des Kondensators 304c elektrisch verbunden. Die zweiten p-Kanal-Transistoren 302a bis 302c sind miteinander elektrisch parallel geschaltet. Das heißt, dass die Sources der zweiten Transistoren 302a bis 302c miteinander verbunden sind, und die Drains der zweiten Transistoren 302a bis 302c miteinander verbunden sind. Die Sources der zweiten Transistoren 302a bis 302c sind mit Ausgangsanschlüssen des programmierbaren Logikelements 312 über eine Leitung 310 elektrisch verbunden. Die Drains der zweiten Transistoren 302a bis 302c sind mit den Eingangsanschlüssen des programmierbaren Logikelements 318 über eine Leitung 311 elektrisch verbunden. Die andere Elektrode des Elektrodenpaares des Kondensators 304a ist mit einer Leitung 305a, in die ein Auswahlsignal eingegeben wird, elektrisch verbunden. Die andere Elektrode des Elektrodenpaares des Kondensators 304b ist mit einer Leitung 305b, in die ein Auswahlsignal eingegeben wird, elektrisch verbunden. Die andere Elektrode des Elektrodenpaares des Kondensators 304c ist mit einer Leitung 305c, in die ein Auswahlsignal eingegeben wird, elektrisch verbunden. Hier werden die Punkte, an denen die Drains der ersten Transistoren 301a, 301b und 301c mit den entsprechenden Gates der zweiten Transistoren 302a, 302b und 302c und den entsprechenden Elektroden der Kondensatoren 304a, 304b und 304c elektrisch verbunden sind, jeweils als Knoten 303a, 303b und 303c bezeichnet. Die Konfigurationsdaten werden in den Knoten 303a bis 303c gespeichert.
  • Auf diese Weise ist der Schalter 300 dieser Ausführungsform aus drei Gruppen 330, 331 und 332 gebildet, die jeweils den ersten und zweiten Transistor und den Kondensator umfassen.
  • Ein Ausgangssignal des programmierbaren Logikelements 312 wird an die Leitung 310 ausgegeben, Ober die Schaltung 300 der Leitung 311 zugeführt und in das programmierbare Logikelement 318 eingegeben.
  • Werden die Potentiale der Leitungen 306a bis 306c auf hoch (”H”) gesetzt und wird ein Potential, das auf ”H” oder niedrig (”L”) eingestellt ist, der Leitung 307 zugeführt, können dem Potential der Leitung 307 entsprechende Ladungen jeweils an den Knoten 303a bis 303c gespeichert werden. Es sei angemerkt, dass zu diesem Zeitpunkt zumindest eine der Leitungen 310 und 311 vorzugsweise auf ”L” eingestellt ist.
  • Hier kann, unter Verwendung eines Transistors mit einem extrem niedrigen Sperrstrom als erste Transistoren 301a bis 301c, die an den Knoten 303a bis 303c gespeicherte Ladung konstant gehalten werden, während die Leitungen 306a bis 306c auf ”L” sind. Das heißt, dass die eingegebenen Daten gespeichert werden können. Werden die Leitungen 306a bis 306c auf ”L” eingestellt und die Leitungen 305a bis 305c auf ”L” eingestellt, werden die Ein/Aus-Zustände der zweiten Transistoren 302a bis 302c gemäß der an den entsprechenden Knoten 303a bis 303c gespeicherten Ladung geändert. Mit anderen Worten kann durch Auswählen einer der Leitungen 305a bis 305c der Ein/Aus-Zustand des Schalters 300 in Übereinstimmung mit der am Knoten 303a, dem Knoten 303b oder dem Knoten 303c gespeicherten Ladung sofort geschaltet werden.
  • Hierin können, wenn die an den Knoten 303a, 303b und 303c gespeicherte Ladung jeweils ersten Konfigurationsdaten, zweiten Konfigurationsdaten und dritten Konfigurationsdaten entspricht, die Konfigurationsdaten durch Schalten zwischen den Leitungen 305a, 305b und 305c geschaltet werden.
  • Eine solche Struktur kann die Zeit, die zum Lesen von Daten aus einer Speichervorrichtung, die mehrere Teile von Konfigurationsdaten speichert, benötigt wird, verringern. Folglich kann die PLD, in der die Konfigurationsdaten bei hoher Geschwindigkeit geschaltet werden können, gebildet werden.
  • Wird ein Signal durch Schalter 300 geleitet, ist je nach Widerstand des Schalters das Potential des Signals gegebenenfalls abgesenkt. Es können Latches zur Verhinderung einer Potentialabsenkung, wie in der Ausführungsform 1 beschrieben, angeordnet werden.
  • (Betrieb des Schalters 300)
  • Nachstehend wird ein Beispiel eines Verfahrens zum Betreiben des Schalters 300, der in 5 dargestellt ist, unter Bezugnahme auf ein Zeit-Diagramm in 6 beschrieben.
  • Hier sind als ein Beispiel die Potentiale der Leitungen 306a bis 306c bei ”H” +V und die Potentiale der Leitungen 306a bis 306c bei ”L” sind 0. Die Potentiale der Leitungen 305a bis 305c bei ”H” sind +V und die Potentiale der Leitungen 305a bis 305c bei ”L” sind 0. Das Potential der Leitung 307 bei ”H” ist +V und das Potential der Leitung 307 bei ”L” ist 0. Die Potentiale der Leitungen 310, 311, 316 und 317 bei ”H” sind +V und die Potentiale der Leitungen 310, 311, 316 und 317 bei ”L” sind 0.
  • Als Anfangszustand wird der Fall, bei dem die Leitung 305c auf ”L” gesetzt ist und das Potential des Knotens 303c 0 ist, berücksichtigt. Mit anderen Worten wird der Ein/Aus-Zustand des Schalters 300 in Übereinstimmung mit den dritten Konfigurationsdaten ermittelt, und der Schalter 300 befindet sich in dem Anfangszustand. Ferner sind die Potentiale der Knoten 303a und 303b im Anfangszustand +2 V.
  • Zunächst wird das Schreiben von Konfigurationsdaten (Zeitpunkt T1 bis Zeitpunkt T6) beschrieben.
  • Zum Zeitpunkt T2 werden die Leitung 306a auf ”H” t, die Leitung 305a auf ”L”, die Leitung 317 auf ”L” und die Leitung 307 auf ”H” gesetzt. Zu diesem Zeitpunkt wird das Potential des Knotens 303a +V; dieses Potential entspricht einem Potential zum Abschalten des Schalters 300. Das heißt, dass dieser Zustand einem Zustand entspricht, in dem der Schalter 300 ”H” als die ersten Konfigurationsdaten speichert. Es sei angemerkt, dass die Ausgabe des programmierbaren Logikelements 312 auf ”L” eigestellt ist.
  • Zum Zeitpunkt T3 wird die Leitung 306a auf ”L” gesetzt und die Leitung 305a auf ”H” gesetzt. Zu diesem Zeitpunkt wird das Potential des Knotens 303a +2 V.
  • Zum Zeitpunkt T5 werden die Leitungen 306b auf ”H”, die Leitung 305b auf ”L”, die Leitung 317 auf ”L” und die Leitung 307 auf ”L” gesetzt. Zu diesem Zeitpunkt wird das Potential des Knotens 303b 0; dieses Potential entspricht einem Potential zum Einschalten des Schalters 300. Das heißt, dieser Zustand entspricht einem Zustand, in dem Schalter 300 ”H” als die zweiten Konfigurationsdaten speichert. Es sei angemerkt, dass die Ausgabe des programmierbaren Logikelements 312 auf ”L” eingestellt ist.
  • Zum Zeitpunkt T6 wird die Leitung 306b auf ”L” gesetzt und die Leitung 305b wird auf ”H” gesetzt. Zu diesem Zeitpunkt wird das Potential des Knotens 303b +V.
  • Es sei angemerkt, dass vorzugsweise das Schreiben der Konfigurationsdaten in einer so kurz wie möglichen Zeit und so schnell wie möglich nach dem Zeitpunkt T1 und dem Zeitpunkt T4, die jeweils der Zeit einer positiven Flanke des in die Leitung 316 eingegebenen Taktsignals entsprechen, geändert wird. Insbesondere wird vorzugsweise das Schreiben von Konfigurationsdaten begonnen, nachdem eine Haltezeit des Flip-Flops vom Zeitpunkt T1 und dem Zeitpunkt T4 übermittelt wird. Mit einer solchen Struktur können Konfigurationsdaten, ohne Stören des Betriebes der PLD neu geschrieben werden.
  • Als nächstes wird das Schalten der Konfigurationsdaten (Zeitpunkt T7 bis Zeitpunkt T10) beschrieben.
  • Zum Zeitpunkt T8 wird die Leitung 305a auf ”L” gesetzt und die Leitung 305c auf ”H” gesetzt. Zu diesem Zeitpunkt wird das Potential des Knotens 303a +V und das Potential des Knotens 303c wird +V. Somit wird der Schalter 300 ausgeschaltet, wodurch das Schalten zu den ersten Konfigurationsdaten abgeschlossen ist.
  • Zum Zeitpunkt T10 wird die Leitung 305a auf ”H” gesetzt und die Leitung 305b wird auf ”L” gesetzt. Zu diesem Zeitpunkt wird das Potential des Knotens 303a +2 V und das Potential des Knotens 303b wird 0. Somit wird der Schalter 300 eingeschaltet, wodurch das Schalten zu den zweiten Konfigurationsdaten beendet wird.
  • Es sei angemerkt, dass vorzugsweise das Schalten der Konfigurationsdaten so schnell wie möglich nach dem Zeitpunkt T7 und dem Zeitpunkt T9, die jeweils der Zeit einer positiven Flanke des in die Leitung 316 eingegebenen Taktsignals entsprechen, durchgeführt wird. Insbesondere wird vorzugsweise das Schalten der Konfigurationsdaten durchgeführt, nachdem eine Haltezeit des Flip-Flops vom Zeitpunkt T7 und vom Zeitpunkt T9 übermittelt wird. Mit einer derartigen Struktur können Konfigurationsdaten, ohne Beeinträchtigung des Betriebs der PLD, geschaltet werden.
  • Mit der zuvor erwähnten Struktur ist es möglich, eine PLD mit geringem Stromverbrauch bereitzustellen, die eine Hochgeschwindigkeitskonfiguration erzielt, die zur dynamischen Konfiguration in der Lage ist und eine kurze Anlaufzeit aufweist.
  • Es ist erwähnenswert, dass ein Potential von ”–V” in dem Schalter 300 dieser Ausführungsform nicht benötigt wird, da der zweite Transistor ein p-Kanal-Transistor ist. Aus diesem Grund kann die Anzahl der Leistungsversorgungsspannungen im Vergleich zu dem Schalter 200, der in der Ausführungsform 1 beschrieben ist, verringert werden. Da ein p-Kanal-Transistor als der zweite Transistor in dem Schalter 300 verwendet wird, ist es andererseits im Allgemeinen möglich, dass die Schaltgeschwindigkeit des Schalters 300 niedriger ist als jene des Schalters 200, der den in Ausführungsform 1 beschriebenen zweiten n-Kanal-Transistor aufweist. Dementsprechend wird vorzugsweise der Schalter 200 oder der Schalter 300 in angemessener Weise in Abhängigkeit von der beabsichtigten Verwendung gewählt.
  • In dem Verfahren zum Schalten des Schalters 300 in 6 werden die Potentiale der Leitungen 305a bis 305c verändert, um Konfigurationsdaten in die Knoten 303a bis 303c zu schreiben. Die Konfigurationsdaten können jedoch ohne Veränderung in den Potentialen der Leitungen 305a bis 305c geschrieben werden, wenn die Gate-Kapazität des zweiten Transistors 302a bis 302c ausreichend größer als die Source-Gate-Kapazität und die Drain-Gate-Kapazität ist oder wenn ein zusätzlicher Speicherkondensator mit den Gates der zweiten Transistoren 302a bis 302c elektrisch verbunden wird und die Gate-Kapazität und die Speicherkapazität hinreichend größer als die Source-Gate-Kapazität und die Drain-Gate-Kapazität sind.
  • Ferner wird in den Verfahren zum Betreiben des Schalters 300 in 6 ein Freigabesignal 0 in die Leitung 317 eingegeben (die Ausgabe des programmierbaren Logikelements 312 ist 0), um die Konfigurationsdaten in die Knoten 303a bis 303c zu schreiben. Die Konfigurationsdaten können jedoch unter Beibehaltung des Wertes 0 für das in die Leitung 317 eingegebene Freigabesignal geschrieben werden (ohne die Ausgabe des programmierbaren Logikelements 312 auf 0 zu setzen), wenn die Gate-Kapazität der zweiten Transistoren 302a bis 302c hinreichend größer als die Source-Gate-Kapazität und die Drain-Gate-Kapazität ist oder wenn ein zusätzlicher Speicherkondensator mit den Gates der zweiten Transistoren 302a bis 302c elektrisch verbunden wird und die Gate-Kapazität und die Speicherkapazität hinreichend größer als die Source-Gate-Kapazität und die Drain-Gate-Kapazität sind.
  • Diese Ausführungsform kann mit jeder der anderen Ausführungsform in geeigneter Weise kombiniert werden.
  • (Ausführungsform 3)
  • Die Ausführungsform 1 zeigt den Schalter 200, der drei Gruppen, die jeweils einen ersten Transistor, einen zweiten Transistor und einen Kondensator umfassen, verwendet, wohingegen die Ausführungsform 3 mit Bezug auf 7 einen Schalter 400 beschreibt, der zumindest drei Gruppen dieser Elemente (im Nachfolgenden als N-Gruppen bezeichnet, wobei N eine ganze Zahl ist, die drei oder mehr umfasst) verwendet.
  • Der Schalter 400 entspricht jedem der Schalter 212 bis 217 in 2 und steuert die Verbindung zwischen einem programmierbaren Logikelement 412 und einem programmierbaren Logikelement 418 in einer PLD. Jedes der programmierbaren Logikelemente 412 und 418 entspricht einem der Vielzahl von programmierbaren Logikelementen 102 in 1. Beispielsweise kann das programmierbare Logikelement 412 in 7 aus einer Lookup-Tabelle 413, einem Flip-Flop 414 und einer UND-Schaltung 415 gebildet sein und das programmierbare Logikelement 418 kann aus einer Lookup-Tabelle 419, einem Flip-Flop 420 und einer UND-Schaltung 421 gebildet sein.
  • Wie bei dem in Ausführungsform 1 beschriebenen Schalter 200 verwendet der erste Transistor in dem Schalter 400 ein Halbleitermaterial, das eine breitere Bandlücke und eine niedrigere intrinsische Ladungsträgerdichte als Silizium aufweist. Ein Oxid-Halbleiter wird für ein Kanalbildungsgebiet des ersten Transistors verwendet. Indes ist der zweite Transistor vorzugsweise ein Transistor, der beispielsweise ein Halbleitermaterial, wie Silizium, für ein Kanalbildungsgebiet verwendet, und somit bei höherer Geschwindigkeit als der erste Transistor betrieben werden kann. In dieser Ausführungsform ist der zweite Transistor insbesondere ein n-Kanal-Transistor.
  • Wie in 7 gezeigt, umfasst der Schalter 400 insbesondere einen ersten Transistor 401a in der ersten Gruppe, einen ersten Transistor 401b in der zweiten Gruppe und einen ersten Transistor 401n in der N-ten Gruppe (erste Transistoren in der dritten bis (N – 1)-ten Gruppe sind nicht gezeigt); einen zweiten Transistor 402a in der ersten Gruppe, einen zweiten Transistor 402b in der zweiten Gruppe und einen zweiten Transistor 402n in der N-ten Gruppe (zweite Transistoren in der dritten bis (N – 1)-ten Gruppe sind nicht gezeigt); und einen Kondensator 404a in der ersten Gruppe, einen Kondensator 404b in der zweiten Gruppe und einen Kondensator 404n in der N-ten Gruppe (Kondensatoren in der dritten bis (N – 1)-ten Gruppe sind nicht gezeigt).
  • Die Gates der ersten Transistoren 401a, 401b und 401n sind mit entsprechenden Leitungen 406a, 406b und 406n elektrisch verbunden. Ein Schreibsignal wird in die Leitungen 406a, 406b und 406n eingegeben. Die Sources der ersten Transistoren 401a, 401b und 401n sind mit einer gemeinsamen Leitung 407 elektrisch verbunden. Ein Schreib-Datensignal wird in die Leitung 407 eingegeben. Die Drains der ersten Transistoren 401a, 401b und 401 sind mit entsprechenden Gates der zweiten Transistoren 402a, 402b und 402n elektrisch verbunden. Die Drains der ersten Transistoren 401a, 401b und 401n sind auch mit einer eines Elektrodenpaares des Kondensators 404a, einer eines Elektrodenpaares des Kondensators 404b und einer eines Elektrodenpaares des Kondensators 404n jeweils elektrisch verbunden. Die zweiten p-Kanal-Transistoren 402a, 402b und 402n sind miteinander elektrisch parallel verbunden. Das heißt, die Sources der zweiten Transistoren 402a, 402b und 402n sind miteinander verbunden, und die Drains der zweiten Transistoren 402a, 402b und 402n sind miteinander verbunden. Die Sources der zweiten Transistoren 402a, 402b und 402n sind mit einem Ausgangsanschluss des programmierbaren Logikelements 412 über eine Leitung 410 elektrisch verbunden. Die Drains der zweiten Transistoren 402a, 402b und 402n sind mit einem Eingangsanschluss des programmierbaren Logikelements 418 über eine Leitung 411 elektrisch verbunden. Die andere des Elektrodenpaares des Kondensators 404a ist mit einer Leitung 405a, in die ein Lesesignal eingegeben wird, elektrisch verbunden. Die andere des Elektrodenpaares des Kondensators 404b ist elektrisch mit einer Leitung 405b verbunden, in die ein Lesesignal eingegeben wird. Die andere des Elektrodenpaares des Kondensators 404n ist mit einer Leitung 405n, in die ein Lesesignal eingegeben wird, elektrisch verbunden. Hier werden Punkte, an denen die Drains der ersten Transistoren 401a, 401b und 401n mit den entsprechenden Gates der zweiten Transistoren 402a, 402b und 402n und den entsprechenden Elektroden der Kondensatoren 404a, 404b und 404n elektrisch verbunden sind, jeweils als Knoten 403a, 403b und 403n bezeichnet. Die Konfigurationsdaten werden an den Knoten 403a, 403b und 403n gespeichert.
  • Auf diese Weise besteht der Schalter 400 dieser Ausführungsform aus N Gruppen, die die Gruppen 430, 431 und 432 aufweisen, die jeweils den ersten und den zweiten Transistor und den Kondensator umfassen.
  • Ein Ausgangssignal des programmierbaren Logikelements 412 wird an die Leitung 410 ausgegeben, über den Schalter 400 der Leitung 411 zugeführt und in das programmierbare Logikelement 418 eingegeben.
  • Es sei angemerkt, dass der Schalter 400 in geeigneter Weise gemäß des in Ausführungsform 1 beschriebenen Arbeitsvorgangs betrieben werden kann.
  • Eine solche Struktur kann die Zeit, die für das Lesen von Daten aus einer Speichervorrichtung, die mehrere Teile der Konfigurationsdaten speichert, benötigt wird, verringern. Folglich kann die PLD gebildet werden, in der Konfigurationsdaten bei hoher Geschwindigkeit geschaltet werden können.
  • Es ist erwähnenswert, dass der Schalter 400, der in dieser Ausführungsform gezeigt ist, mehrere Teile der Konfigurationsdaten zu einem Zeitpunkt speichern kann und somit für das häufige Andern der Schaltungsstruktur einer PLD in einer kurzen Zeit äußerst effizient ist. Es sei angemerkt, dass die optimale Anzahl der in dem Schalter 400 enthaltenen Gruppen in geeigneter Weise, je nach der beabsichtigten Verwendung, wählbar ist.
  • Diese Ausführungsform kann mit jeder anderen Ausführungsform in geeigneter Weise kombiniert werden.
  • (Ausführungsform 4)
  • Die Ausführungsform 1 zeigt den Schalter 200, der drei Gruppen verwendet, wobei jede einen ersten Transistor, einen zweiten Transistor und einen Kondensator aufweist, wohingegen die Ausführungsform 4 einen Schalter mit nur zwei Gruppen dieser Elemente mit Bezug auf die 8 beschreibt.
  • Der Schalter 500 entspricht jedem der Schalter 412 bis 417 in 2 und steuert die Verbindung zwischen einem programmierbaren Logikelement 512 und einem programmierbaren Logikelement 518 in einer PLD. Jedes programmierbare Logikelement 512 und 518 entspricht einem der Vielzahl von programmierbaren Logikelementen 102 in 1. Beispielsweise kann das programmierbare Logikelement 512 in 8 aus einer Lookup-Tabelle 513, einem Flip-Flop 514 und einer UND-Schaltung 515 gebildet sein und das programmierbare Logikelement 518 kann aus einer Lookup-Tabelle 519, einem Flip-Flop 520 und einer UND-Schaltung 521 gebildet sein.
  • Wie bei dem in Ausführungsform 1 beschriebenen Schalter 200 verwendet der erste Transistor in dem Schalter 500 ein Halbleitermaterial, das eine breitere Bandlücke und eine niedrigere intrinsische Ladungsträgerdichte als Silizium aufweist. Ein Oxid-Halbleiter wird für ein Kanalbildungsgebiet des ersten Transistors verwendet. Indes ist der zweite Transistor vorzugsweise ein Transistor, der ein Halbleitermaterial, wie beispielsweise Silizium, für ein Kanalbildungsgebiet verwendet, und somit bei einer höheren Geschwindigkeit als der erste Transistor betrieben werden kann. In dieser Ausführungsform ist der zweite Transistor insbesondere ein n-Kanal-Transistor.
  • Wie in 8 gezeigt, umfasst der Schalter 500 insbesondere erste Transistoren 501a und 501b, zweite Transistoren 502a und 502b und Kondensatoren 504a und 504b. Die Gates der ersten Transistoren 501a und 501b sind mit entsprechenden Leitungen 506a und 506b elektrisch verbunden. Ein Schreibsignal wird in die Leitungen 506a und 506b eingegeben. Die Sources der ersten Transistoren 501a und 501b sind mit einer gemeinsamen Leitung 507 verbunden. Ein Schreib-Datensignal wird in die Leitung 507 eingegeben. Die Drains der ersten Transistoren 501a und 501b sind mit den entsprechenden Gates der zweiten Transistoren 502a und 502b elektrisch verbunden. Die Drains der ersten Transistoren 501a und 501b sind auch jeweils mit einer Elektrode eines Elektrodenpaares des Kondensators 504a und einer Elektrode eines Elektrodenpaares des Kondensators 504b elektrisch verbunden. Die zweiten Transistoren 502a und 502b sind miteinander elektrisch parallel geschaltet. Das heißt, dass die Sources der zweiten Transistoren 502a und 502b miteinander verbunden sind, und die Drains der zweiten Transistoren 502a und 502b miteinander verbunden sind. Die Sources der zweiten Transistoren 502a und 502b sind mit einem Ausgangsanschluss des programmierbaren Logikelements 512 über eine Leitung 510 elektrisch verbunden. Die Drains der zweiten Transistoren 502a und 502b sind mit einem Eingangsanschluss des programmierbaren Logikelements 518 über eine Leitung 511 elektrisch verbunden. Die andere Elektrode des Elektrodenpaares des Kondensators 504a ist mit einer Leitung 505a, in die ein Lesesignal eingegeben wird, elektrisch verbunden. Die andere Elektrode des Elektrodenpaares des Kondensators 504b ist mit einer Leitung 505b, in die ein Lesesignal eingegeben wird, elektrisch verbunden. Hierin werden Punkte, an denen die Drains der ersten Transistoren 501a und 501b mit den entsprechenden Gates der zweiten Transistoren 502a und 502b und den entsprechenden Elektroden der Kondensatoren 504a und 504b elektrisch verbunden sind, jeweils als Knoten 503a und 503b bezeichnet. Die Konfigurationsdaten werden an den Knoten 503a und 503b gespeichert.
  • Auf diese Weise besteht der Schalter 500 dieser Ausführungsform aus zwei Gruppen 530 und 531, die jeweils den ersten und zweiten Transistor und den Kondensator umfassen.
  • Ein Ausgangssignal des programmierbaren Logikelements 512 wird an die Leitung 510 ausgegeben, über den Schalter 500 in die Leitung 511 geleitet und in das programmierbare Logikelement 518 eingegeben.
  • Eine solche Struktur kann die Zeit, die zum Lesen von Daten aus einer Speichervorrichtung, die mehrere Teile der Konfigurationsdaten speichert, benötigt wird, reduzieren. Folglich kann die PLD, in der Konfigurationsdaten bei hoher Geschwindigkeit geschaltet werden können, gebildet werden.
  • Es ist erwähnenswert, dass der Schalter 500 in geeigneter Weise gemäß der in Ausführungsform 1 beschriebenen Arbeitsweise betrieben werden kann, und die Konfigurationsdaten in einer der Gruppen 530 und 531, die nicht ausgewählt wird, können in einem Zeitraum geändert werden, in dem die andere der Gruppen 530 und 531 ausgewählt werden. Dementsprechend kann durch wiederholtes sequentielles Einstellen von Konfigurationsdaten in nichtausgewählten Gruppen ein Schalter mit nur zwei Gruppen eine PLD bilden.
  • Es sei angemerkt, dass in dem in dieser Ausführungsform beschriebenen Schalter 500, wie in der 8 gezeigt, ein Transistor 540 zwischen der Leitung 510 und der Leitung 511 vorgesehen werden kann, so dass die programmierbaren Logikelemente 512 und 518 kurzgeschlossen werden, wenn die Konfigurationsdaten in die Knoten 503a und 503b geschrieben werden. Mit einer solchen Struktur können die Knoten 503a und 503b die Konfigurationsdaten stabil speichern.
  • Diese Ausführungsform kann mit jeder der anderen Ausführungsformen in geeigneter Weise kombiniert werden.
  • (Ausführungsform 5)
  • In der Ausführungsform 5 wird ein Schalter 600 mit Bezug auf 9 und 10 beschrieben, der nicht den Kondensator, der in dem Schalter 200 der Ausführungsform 1 enthalten ist, verwendet.
  • (Struktur des Schalters 600)
  • 9 zeigt den Schalter 600 dieser Ausführungsform. Der Schalter 600 entspricht jedem der Schalter 112 bis 117 in 2 und steuert die Verbindung zwischen einem programmierbaren Logikelement 612 und einem programmierbaren Logikelement 618 in einer PLD. Jedes der programmierbaren Logikelemente 612 und 618 entspricht einem der Vielzahl von programmierbaren Logikelementen 102 in 1. Beispielsweise kann das programmierbare Logikelement 612 in 9 aus einer Lookup-Tabelle 613, einem Flip-Flop 614 und einer UND-Schaltung 615 gebildet sein, und das programmierbare Logikelement 618 kann aus einer Lookup-Tabelle 619, einem Flip-Flop 620 und einer UND-Schaltung 621 gebildet sein.
  • Der Schalter 600 ist aus einer Schaltung mit drei Gruppen gebildet, die jeweils einen ersten Transistor, einen zweiten Transistor und einen dritten Transistor umfassen. Für den ersten Transistor wird ein Halbleitermaterial, das eine breitere Bandlücke und eine niedrigere intrinsische Ladungsträgerdichte als Silizium aufweist, verwendet. Ein Oxid-Halbleiter wird für ein Kanalbildungsgebiet des ersten Transistors verwendet. Indes ist sowohl der zweite als auch der dritte Transistor vorzugsweise ein Transistor, der ein Halbleitermaterial, wie beispielsweise Silizium für ein Kanalbildungsgebiet verwendet, und somit bei höherer Geschwindigkeit als der erste Transistor betrieben werden kann. In dieser Ausführungsform sind der zweite und der dritte Transistor insbesondere n-Kanal-Transistoren.
  • Wie in der 9 gezeigt, umfasst der Schalter 600 insbesondere erste Transistoren 601a, 601b und 601c, zweite Transistoren 602a, 602b und 602c und dritte Transistoren 608a, 608b und 608c. Die Gates der ersten Transistoren 601a, 601b und 601c sind mit entsprechenden Leitungen 606a, 606b und 606c elektrisch verbunden. Ein Schreibsignal wird in die Leitungen 606a bis 606c eingegeben. Die Sources der ersten Transistoren 601a bis 601c sind mit einer gemeinsamen Leitung 607 elektrisch verbunden. Ein Schreib-Datensignal wird in die Leitung 607 eingegeben. Die Drains der ersten Transistoren 601a, 601b und 601c sind mit den entsprechenden Gates der zweiten Transistoren 602a, 602b und 602c elektrisch verbunden. Die Drains der zweiten Transistoren 602a, 602b und 602c sind mit den entsprechenden Sources der dritten Transistoren 608a, 608b und 608c elektrisch verbunden. Folglich sind die zweiten Transistoren 602a, 602b und 602c elektrisch in Reihe mit den jeweils dritten Transistoren 608a, 608b und 608c geschaltet. Die Drains der dritten Transistoren 608a bis 608c sind miteinander verbunden. Die Sources der zweiten Transistoren 602a bis 602c sind mit einem Ausgangsanschluss des programmierbaren Logikelements 612 über eine Leitung 610 elektrisch verbunden. Die Drains der dritten Transistoren 608a bis 608c sind mit einem Eingangsanschluss des programmierbaren Logikelements 618 über eine Leitung 611 elektrisch verbunden. Die Gates der dritten Transistoren 608a, 608b und 608c sind jeweils mit den Leitungen 605a, 605b und 605c elektrisch verbunden. Dabei werden Punkte, an denen die Drains der ersten Transistoren 601a, 601b und 601c mit den entsprechenden Gates der zweiten Transistoren 602a, 602b und 602c elektrisch verbunden sind, jeweils als Knoten 603a, 603b und 603c bezeichnet. Die Konfigurationsdaten werden an den Knoten 603a bis 603c gespeichert.
  • Auf diese Weise besteht der Schalter 600 dieser Ausführungsform aus drei Gruppen 630, 631 und 632, die jeweils den ersten, den zweiten und den dritten Transistor umfassen.
  • Ein Ausgangssignal des programmierbaren Logikelements 612 wird an die Leitung 610 ausgegeben, über den Schalter 600 in die Leitung 611 geleitet und in das programmierbare Logikelement 618 eingegeben.
  • Wenn die Potentiale der Leitungen 606a bis 606c hoch (”H”) sind und ein Potential, das ”H” oder niedrig (”L”) ist, der Leitung 607 zugeführt wird, können dem Potential der Leitung 607 entsprechende Ladungen jeweils an den Knoten 603a bis 603c gespeichert werden. Es sei angemerkt, dass zu diesem Zeitpunkt zumindest eine der Leitungen 610 oder 611 vorzugsweise auf ”L” gesetzt ist.
  • Unter Verwendung eines Transistors mit äußerst geringem Sperrstrom für die Transistoren 601a bis 601c, kann dabei die Ladung, die an den Knoten 603a bis 603c gespeichert wird, konstant gehalten werden, während die Leitungen 606a bis 606c auf ”L” eingestellt sind. Das heißt, dass die eingegebenen Daten gespeichert werden können. Die Leitungen 606a bis 606c werden auf ”L” gesetzt, und die Leitungen 605a, 605b und 605c werden auf ”H” gesetzt, um die dritten Transistoren 608a bis 608c einzuschalten, wodurch der Ein/Aus-Zustand des Schalters 600 durch die Ein/Aus-Zustände der zweiten Transistoren 602a bis 602c, die der an den Knoten 603a bis 603c gespeicherten Ladung entsprechen, bestimmt wird. Mit anderen Worten kann durch Auswählen einer der Leitungen 605a bis 605c der Ein/Aus-Zustand des Schalters 600 gemäß der an dem Knoten 603a, dem Knoten 603b oder dem Knoten 603c gespeicherten Ladung sofort geschaltet werden.
  • Wenn dabei die an den Knoten 603a, 603b und 603c gespeicherte Ladung jeweils ersten Konfigurationsdaten, zweiten Konfigurationsdaten und dritten Konfigurationsdaten entspricht, können die Konfigurationsdaten durch Schalten zwischen den Leitungen 605a, 605b und 605c geschaltet werden.
  • Eine solche Struktur kann die Zeit, die für das Lesen von Daten aus einer Speichervorrichtung, die mehrere Teile der Konfigurationsdaten speichert, benötigt wird, verringern. Folglich kann die PLD, in der Konfigurationsdaten bei hoher Geschwindigkeit geschaltet werden können, gebildet werden.
  • Wird ein Signal durch den Schalter 600 geleitet, wird das Potential des Signals in Abhängigkeit von dem Widerstand des Schalters gegebenenfalls abgesenkt. Latches können, wie in der Ausführungsform 1 beschrieben, angeordnet werden, um zu verhindern, dass das Potential abfällt.
  • (Betrieb des Schalters 600)
  • Im Nachfolgenden wird ein Beispiel eines Verfahren zum Betreiben des Schalters 600, der in 9 dargestellt ist, mit Bezug auf ein Zeitdiagramm in 10 beschrieben.
  • Dabei sind als ein Beispiel die Potentiale der Leitungen 606a bis 606c bei ”H” +V und die Potentiale der Leitungen 606a bis 606c bei ”L” sind 0. Die Potentiale der Leitungen 605a bis 605c bei ”H” sind +V, und die Potentiale der Leitungen 605a bis 605c bei ”L” sind 0. Das Potential der Leitung 607 bei ”H” ist +V, und das Potential der Leitung 607 bei ”1” ist 0. Die Potentiale der Leitungen 610, 611, 616 und 617 bei ”H” sind +V, und die Potentiale der Leitungen 610, 611, 616 und 617 bei ”1” sind 0.
  • Als ein Anfangszustand wird der Fall berücksichtigt, bei dem die Leitung 605c auf ”H” und das Potential des Knotens 603c auf +V festgelegt sind. Mit anderen Worten wird der Ein/Aus-Zustand des Schalters 600 gemäß den dritten Konfigurationsdaten bestimmt, und der Schalter 600 befindet sich im Anfangszustand. Ferner sind die Potentiale der Knoten 603a und 603b im Anfangszustand 0.
  • Zunächst wird das Schreiben der Konfigurationsdaten (Zeitpunkt T1 bis Zeitpunkt T6) beschrieben.
  • Zum Zeitpunkt T2 werden die Leitung 606a auf ”H”, die Leitung 617 auf ”L” und die Leitung 607 auf ”L” gesetzt. Zu diesem Zeitpunkt wird das Potential des Knotens 603a 0; dieses Potential entspricht einem Potential zum Abschalten des Schalters 600. Das heißt, dass dieser Zustand einem Zustand entspricht, in dem der Schalter 600 ”L” als die ersten Konfigurationsdaten speichert. Es sei angemerkt, dass die Ausgabe des programmierbaren Logikelements 612 auf ”L” eingestellt ist.
  • Zum Zeitpunkt T3 wird die Leitung 606a auf ”L” gesetzt. Zu diesem Zeitpunkt ist das Potential des Knotens 603a 0.
  • Zum Zeitpunkt T5 werden die Leitung 606b auf ”H”, die Leitung 617 auf ”L” und die Leitung 607 auf ”H” gesetzt. Zu diesem Zeitpunkt wird das Potential des Knotens 603b +V; dieses Potential entspricht einem Potential zum Einschalten des Schalters 600. Das heißt, dass dieser Zustand einem Zustand entspricht, in dem Schalter 600 ”H” als die zweiten Konfigurationsdaten speichert. Es sei angemerkt, dass die Ausgabe des programmierbaren Logikelements 612 auf ”L” eingestellt ist.
  • Zum Zeitpunkt T6 wird die Leitung 606b auf ”L” gesetzt. Zu diesem Zeitpunkt beträgt das Potential des Knotens 603b +V.
  • Es sei angemerkt, dass vorzugsweise das Schreiben der Konfigurationsdaten in einer so kurzen Zeit wie möglich und so schnell wie möglich nach dem Zeitpunkt T1 und dem Zeitpunkt T4, von denen jeder der Zeit einer positiven Flanke des in die Leitung 616 eingegebenen Taktsignals entspricht, beendet wird. Insbesondere wird vorzugsweise das Schreiben der Konfigurationsdaten begonnen, nachdem eine Haltezeit des Flip-Flops vom Zeitpunkt T1 und dem Zeitpunkt T4 übermittelt wird. Mit einer solchen Struktur können die Konfigurationsdaten, ohne den Betrieb der PLD zu beeinträchtigen, neu geschrieben werden.
  • Im Nachfolgenden wird das Schalten der Konfigurationsdaten (Zeitpunkt T7 bis Zeitpunkt T10) beschrieben.
  • Zum Zeitpunkt T8 wird die Leitung 605a auf ”H” gesetzt und die Leitung 605c auf ”L” gesetzt. Zu diesem Zeitpunkt beträgt das Potential des Knotens 603a 0 und das Potential des Knotens 603c ist +V. Somit wird der Schalter 600 ausgeschaltet, wodurch das Schalten der ersten Konfigurationsdaten abgeschlossen ist.
  • Zum Zeitpunkt T10 wird die Leitung 605a auf ”L” gesetzt und die Leitung 605b auf ”H” gesetzt. Zu diesem Zeitpunkt beträgt das Potential des Knotens 603a 0 und das Potential des Knotens 603b ist +V. Somit wird der Schalter 600 eingeschaltet, wodurch das Schalten der zweiten Konfigurationsdaten abgeschlossen ist.
  • Es sei angemerkt, dass vorzugsweise das Schalten der Konfigurationsdaten so schnell wie möglich nach dem Zeitpunkt T7 und dem Zeitpunkt T9 durchgeführt wird, von denen jeder der Zeit einer positiven Flanke des in die Leitung 616 eingegebenen Taktsignals entspricht. Insbesondere wird vorzugsweise das Schalten der Konfigurationsdaten durchgeführt, nachdem eine Haltezeit des Flip-Flops von dem Zeitpunkt T7 und dem Zeitpunkt T9 übermittelt wird. Mit einer solchen Struktur können die Konfigurationsdaten geschaltet werden, ohne den Betrieb der PLD zu beeinträchtigen.
  • Mit obiger Struktur ist es möglich, eine PLD mit einem geringen Stromverbrauch bereitzustellen, die eine Hochgeschwindigkeitskonfiguration erzielt, die zur dynamischen Konfiguration in der Lage ist und eine kurze Anlaufzeit aufweist.
  • Ferner wird in dem Verfahren zum Betreiben des Schalters 600 in 10 ein Freigabesignal 0 in die Leitung 617 eingegeben (die Ausgabe des programmierbaren Logikelements 612 ist 0), um die Konfigurationsdaten in die Knoten 603a bis 603c zu schreiben. Jedoch können die Konfigurationsdaten durch Beibehalten des Wertes 1 für das in die Leitung 617 eingegebene Freigabesignal geschrieben werden (ohne die Ausgabe des programmierbaren Logikelements 612 auf 0 zu setzen), wenn die Gate-Kapazität der zweiten Transistoren 602a bis 602c hinreichend größer als die Source-Gate-Kapazität und Drain-Gate-Kapazität ist oder wenn ein Speicherkondensator mit den Gates der zweiten Transistoren 602a bis 602c elektrisch verbunden wird und die Gate-Kapazität und die Speicherkapazität hinreichend größer als die Source-Gate-Kapazität und die Drain-Gate-Kapazität sind.
  • Diese Ausführungsform kann mit jeder der anderen Ausführungsformen in geeigneter Weise kombiniert werden.
  • (Ausführungsform 6)
  • In der Ausführungsform 6 wird ein Beispiel für eine elektrische Verbindung zwischen einer Vielzahl von Schaltungen in einem Logik-Array, das in einer PLD enthalten ist, mit Bezug auf 11 beschrieben.
  • Wie in der Ausführungsform 1 beschrieben, ist ein Logik-Array mit einer Anordnung aus einer Vielzahl von programmierbaren Logikelementen, Leitungen und Schaltern ausgebildet. Die Schalter sind in einer vertikalen Richtung und einer lateralen Richtung angeordnet, um eine Matrix zu bilden. 11 zeigt ein Strukturdiagramm, das nur Schalter 60 in dem Logik-Array darstellt. Der Schalter 60 umfasst, wie beispielsweise der in Ausführungsform 1 beschriebene Schalter 200, erste Transistoren 61a, 61b und 61c, zweite Transistoren 62a, 62b und 62c und Kondensatoren 66a, 66b und 66c.
  • Hierin bildet eine Leitung 63_1, die in dem Schalter 60 mit den Sources der ersten Transistoren 61a, 61b und 61c elektrisch verbunden ist, eine gemeinsame Leitung zu den Schaltern 60, die in der vertikalen Richtung angeordnet sind. In ähnlicher Weise wird eine Leitung 63_2 von den Schaltern 60, die in der vertikalen Richtung angeordnet sind, gemeinsam benutzt und ist mit diesen elektrisch verbunden.
  • Andererseits werden die Leitungen 64_1a, 64_1b, 64_1c, 64_2a, 64_2b und 64_2c, die mit den Gates der ersten Transistoren 61a, 61b und 61c in den Schaltern 60 verbunden sind, von den Schaltern 60, die in der lateralen Richtung angeordnet sind, gemeinsam benutzt.
  • Anhand der elektrischen Verbindung zwischen den Schaltern dieser Ausführungsform werden, um durch die ersten Transistoren 61a, 61b und 61c in jedem Schalter 60 die Konfigurationsdaten zu schreiben, die Leitungen 64_1c, 64_1b, 64_1a, 64_2c, 64_2b und 64_2a in dieser Reihenfolge ausgewählt, um die ersten Transistoren aus der oberen Reihe nacheinander einzuschalten, und die Konfigurationsdaten werden durch die Leitungen 63_1 und 63_2 geschrieben.
  • Die Leitungen 65_1a, 65_1b, 65_1c, 65_2a, 65_2b und 65_2c, die mit einer Elektrode des Kondensators 66a, 66b und 66c elektrisch verbunden sind, werden von den Schaltern 60 in der lateralen Richtung gemeinsam benutzt und werden zudem von den Schaltern 60 in der vertikalen Richtung durch die Leitungen 65a, 65b und 65c gemeinsam benutzt. Somit können, da eine Elektrode des Kondensators in jede der drei Gruppen, die in dem Schalter 60 enthalten sind, mit einer entsprechenden Leitung der Leitungen 65a, 65b und 65c elektrisch verbunden ist, durch Auswählen einer der Leitungen 65a, 65b und 65c, die Konfigurationsdaten gleichzeitig gelesen werden, die in den Gruppen, die sich die ausgewählte Leitung teilen, gespeichert sind.
  • Es sei angemerkt, dass die obige Struktur in Blöcke unterteilbar ist, und ein Vorgang, wie beispielsweise das Daten-Lesen und Daten-Schreiben, in jedem Block durchgeführt werden kann.
  • Diese Ausführungsform kann mit jeder der anderen Ausführungsformen in geeigneter Weise kombiniert werden.
  • (Ausführungsform 7)
  • Die Ausführungsform 7 beschreibt Beispiele der Struktur einer Lookup-Tabelle (LUT), die in dem programmierbaren Logikelement der vorangegangenen Ausführungsformen enthalten ist. Die LUT kann aus einer Vielzahl von Multiplexern gebildet sein. Die Konfigurationsdaten können in irgendeinen der Eingangsanschlüsse und Steuerungsanschlüsse der Vielzahl von Multiplexern eingegeben werden.
  • 13A zeigt eine Ausführungsform einer LUT 30, die in dem programmierbaren Logikelement enthalten ist.
  • In 13A ist die LUT 30 aus sieben Multiplexern mit doppeltem Eingang gebildet (Multiplexer 31 bis 37). Die Eingangsanschlüsse der Multiplexer 31 bis 34 entsprechen den Eingangsanschlüssen M1 bis M8 der LUT 30.
  • Die Steueranschlüsse der Multiplexer 31 bis 34 sind miteinander elektrisch verbunden und entsprechen einem Eingangsanschluss IN3 der LUT 30. Die Ausgangsanschlüsse der Multiplexer 31 und 32 sind mit den zwei entsprechenden Eingangsanschlüssen des Multiplexers 35 elektrisch verbunden. Die Ausgangsanschlüsse der Multiplexer 33 und 34 sind mit den zwei entsprechenden Eingangsanschlüssen des Multiplexers 36 elektrisch verbunden. Die Steueranschlüsse der Multiplexer 35 und 36 sind miteinander elektrisch verbunden und entsprechen einem Eingangsanschluss IN2 der LUT 30. Die Ausgangsanschlüsse der Multiplexer 35 und 36 sind mit den zwei entsprechenden Eingangsanschlüssen des Multiplexers 37 elektrisch verbunden. Ein Steueranschluss des Multiplexers 37 entspricht einem Eingangsanschluss IN1 der LUT 30. Ein Ausgangsanschluss des Multiplexers 37 entspricht einem Ausgangsanschluss OUT der LUT 30.
  • Die von der LUT 30 durchgeführte Art der logischen Verknüpfung kann durch die Eingabe von Konfigurationsdaten aus einem Konfigurationsspeicher in die Eingangsanschlüsse M1 bis M8 bestimmt werden.
  • Werden beispielsweise Konfigurationsdaten mit den digitalen Werten ”0”, ”1”, ”0”, ”1”, ”0”, ”1”, ”1” und ”1” in die Eingangsanschlüsse M1 bis M8 der LUT 30 in 13A eingegeben, wird die Funktionsweise einer Ersatzschaltung, wie in 13 dargestellt, erhalten.
  • 13B zeigt eine Ausführungsform einer LUT 40, die in dem programmierbaren Logikelement enthalten ist.
  • In 13B ist die LUT 40 aus drei Multiplexern mit doppeltem Eingang (Multiplexer 41 bis 43) und einer Doppeleingabe-ODER-Schaltung 44 gebildet.
  • Die Ausgangsanschlüsse der Multiplexer 41 und 42 sind mit den zwei entsprechenden Eingangsanschlüssen des Multiplexers 43 elektrisch verbunden. Ein Ausgangsanschluss der ODER-Schaltung 44 ist mit einem Kontrollanschluss des Multiplexers 43 elektrisch verbunden. Ein Ausgangsanschluss des Multiplexers entspricht einem Ausgangsanschluss OUT der LUT 40.
  • Die von LUT 40 durchgeführte Art der logischen Verknüpfung kann ermittelt werden, wenn ein Ausgangssignal, das den in einem Konfigurationsspeicher gespeicherten Konfigurationsdaten entspricht, aus dem Konfigurationsspeicher in irgendeinem von einem Steueranschluss A1 und Eingangsanschlüssen A2 und A3 des Multiplexers 41, einem Steueranschluss A6 und Eingangsanschlüssen A4 und A5 des Multiplexers 42 und den Eingangsanschlüssen A7 und A8 der ODER-Schaltung 44 eingegeben wird.
  • Werden beispielsweise Ausgangssignale, die denen in dem Konfigurationsspeicher gespeicherten Konfigurationsdaten entsprechen und die digitalen Werte ”0”, ”1”, ”0”, ”0” und ”0” aufweisen, aus dem Konfigurationsspeicher in den Eingangsanschluss A2, den Eingangsanschluss A4, den Eingangsanschluss A5, den Steueranschluss A6 und den Eingangsanschluss A8 der LUT 40 in 13B eingegeben, wird die Funktionsweise der Ersatzschaltung, wie in 13C dargestellt, erhalten. In der zuvor erwähnten Struktur entsprechen der Steueranschluss A1, der Eingangsanschluss A3 und der Eingangsanschluss A7 jeweils dem Eingangsanschluss IN1, dem Eingangsanschluss IN2 und dem Eingangsanschluss IN3.
  • Es sei angemerkt, dass 13A und 13B Beispiele der LUTs 30 und 40 darstellen, von denen jede aus Multiplexern mit doppeltem Eingang gebildet ist; alternativ können die LUTs 30 und 40 aus Multiplexern mit drei oder mehreren Eingängen gebildet sein.
  • Die LUT 30 oder die LUT 40 kann zusätzlich zu den Multiplexern ferner eine Diode, einen Widerstand, eine Logikschaltung (oder ein Logikelement) und einen Schalter, oder alle zusammen, umfassen. Als Logikschaltung (oder Logikelement) kann ein Puffer, ein Inverter, eine UND-Schaltung, eine NICHT-UND-Schaltung (NAND), eine NICHT-ODER-Schaltung (NOR), einen Tri-State-Puffer (ein Puffer mit drei Zuständen), ein getakteter Inverter oder dergleichen verwendet werden. Für die Schaltung kann beispielsweise ein Analogschalter oder ein Transistor verwendet werden.
  • Der in der 13C gezeigte Fall beschreibt die Durchführung einer logischen Verknüpfung mit drei Eingängen und einem Ausgang unter Verwendung der LUT 30 in 13A oder der LUT 40 in 13B; jedoch ist diese Ausführungsform nicht darauf beschränkt. Durch entsprechendes Auswählen der Struktur der LUT 30 oder der LUT 40 und der einzugebenden Konfigurationsdaten kann eine logische Verknüpfung mit vier oder mehr Eingängen und zwei oder mehr Ausgängen durchgeführt werden.
  • Diese Ausführungsform kann mit jeder der anderen Ausführungsformen in geeigneter Weise kombiniert werden.
  • (Ausführungsform 8)
  • Mit Bezugnahme auf 14 beschreibt die Ausführungsform 8 ein Beispiel einer Querschnittsstruktur und eines Herstellungsverfahrens des Schalters, der in einer der obigen Ausführungsformen beschrieben wird, in dem ein Oxid-Halbleiter für ein Kanalbildungsgebiet eines ersten Transistors 902 verwendet wird und ein Einkristall-Silizium-Wafer für ein Kanalbildungsgebiet eines zweiten Transistors 901 verwendet wird.
  • Es sei angemerkt, dass ein Halbleitermaterial, wie beispielsweise Germanium, Silizium-Germanium oder einkristallines Siliziumkarbid sowie Silizium für den in dem Schalter enthaltenen zweiten Transistor 901 verwendet werden kann. Ein Transistor mit Silizium kann beispielsweise unter Verwendung eines Silizium-Dünnfilms, der durch ein SOI-Verfahren gebildet wird, oder eines Silizium-Dünnfilms, der durch Dampfabscheidung gebildet wird, gebildet werden; in diesem Fall kann als Substrat ein durch ein Schmelzverfahren oder ein Float-Verfahren gebildetes Glas-Substrat, ein Quarz-Substrat, ein Halbleiter-Substrat, ein Keramik-Substrat oder dergleichen verwendet werden. In dem Fall, in dem ein Glas-Substrat verwendet wird, und die Temperatur der später durchzuführenden Wärmebehandlung hoch ist, wird vorzugsweise ein Glas-Substrat mit einer Entspannungstemperatur von 730°C oder höher verwendet.
  • 14 zeigt eine Ausführungsform einer Querschnittstruktur, die die Schaltungsstruktur einer Gruppe, die einen Teil der Konfigurationsdaten in dem Schalter speichert, darstellt. In diesem Fall wird der zweite Transistor 901 unter Verwendung eines Einkristall-Silizium-Wafers gebildet, und der erste Transistor 902 unter Verwendung eines Oxid-Halbleiters und ein Kondensator 903 werden über dem zweiten Transistor 901 gebildet. Mit anderen Worten bildet der in dieser Ausführungsform beschriebene Schalter eine Halbleitervorrichtung, die eine dreidimensionale Schichtstruktur aufweist, in der ein Silizium-Wafer als ein Substrat verwendet wird und eine erste Transistorschicht über dem Silizium-Wafer vorgesehen wird. Außerdem bildet der Schalter dieser Ausführungsform eine Hybrid-Halbleitervorrichtung mit einem Transistor, in dem Silizium für ein Kanalbildungsgebiet verwendet wird, und einem Transistor, in dem ein Oxid-Halbleiter für ein Kanalbildungsgebiet verwendet wird.
  • Obwohl nur eine Querschnittstruktur eines Teils des Schalters in dieser Ausführungsform gezeigt ist, kann ein programmierbares Logikelement oder ein anderer Schalter mit dieser Schichtstruktur ausgebildet sein. Somit kann die gesamte PLD in diese Schichtstruktur integriert werden.
  • Der zweite Transistor 901, der unter Verwendung eines Substrats 900, das ein Halbleitermaterial aufweist, gebildet wird, kann entweder ein n-Kanal-Transistor (n-MOSFET) oder ein p-Kanal-Transistor (p-MOSFET) sein. In dem in 14 dargestellten Beispiel ist der zweite Transistor 901 von den anderen Elementen durch eine flache Grabenisolation (STI) 905 elektrisch isoliert. Die Verwendung der STI 905 kann die Bildung eines Vogelschnabels (bird's beak), der durch ein LOCOS-Element-Isolationsverfahren verursacht wird, in einem Element-Isolationsgebiet verringern und die Größe des Element-Isolationsgebietes reduzieren. Andererseits wird in einer Halbleitervorrichtung, deren Struktur nicht miniaturisiert oder verkleinert werden muss, die STI 905 nicht notwendigerweise ausgebildet, und es kann ein Element-Isolationshilfsmittel, wie beispielsweise eine LOCOS, verwendet werden. In dem Substrat 900, in dem der zweite Transistor 901 gebildet wird, wird eine Wanne 904 ausgebildet, in die eine Leitfähigkeit bildende Verunreinigung, wie beispielsweise Bor, Phosphor oder Arsen, hinzugefügt wird.
  • Der zweite Transistor 901 in 14 umfasst ein Kanalbildungsgebiet in dem Substrat 900, Verunreinigungsgebiete 906 (auch als ein Source-Gebiet und ein Drain-Gebiet bezeichnet), die derart angeordnet sind, dass das Kanalbildungsgebiet dazwischen angeordnet ist, einen Gate-Isolationsfilm 907 über dem Kanalbildungsgebiet und eine Gate-Elektrodenschicht 908, die über dem Gate-Isolationsfilm 907 vorgesehen ist, um das Kanalbildungsgebiet zu überlappen. Die Gate-Elektrodenschicht kann eine Stapelstruktur aus einer Gate-Elektrodenschicht mit einem ersten Material zur Erhöhung der Verarbeitungsgenauigkeit und einer Gate-Elektrodenschicht mit einem zweiten Material zur Verringerung des Widerstandes für eine Leitung aufweisen. Beispielsweise kann die Gate-Elektrodenschicht eine Stapelstruktur aus kristallinem Silizium, der eine Leitfähigkeit bildende Verunreinigung, wie Phosphor, zugesetzt ist, und Nickelsilizid aufweisen. Es sei angemerkt, dass die Struktur nicht darauf beschränkt ist und die Materialien, die Anzahl der Stapelschichten, die Form oder dergleichen in geeigneter Weise je nach benötigten Spezifikationen angepasst werden können.
  • Es sei angemerkt, dass der in 14 dargestellte zweite Transistor 901 ein Transistor mit Stegen sein kann. Bei einer Stegstruktur wird ein Teil eines Halbleitersubstrats in Form eines plattenförmigen Vorsprungs ausgebildet und eine Gate-Elektrodenschicht wird über den Vorsprung in Längsrichtung ausgebildet. Die Gate-Elektrodenschicht bedeckt eine obere Fläche und Seitenflächen des Vorsprungs mit einem Gate-Isolationsfilm, der zwischen der Gate-Elektrodenschicht und dem Vorsprung angeordnet ist. Da der zweite Transistor eine Stegstruktur aufweist, kann die Kanalbreite verringert werden, um eine bessere Einpassung der Transistoren zu erzielen. Außerdem kann eine größere Strommenge durch den Transistor fließen und die Steuerungseffizienz erhöht werden, so dass der Sperrstrom und die Schwellenspannung des Transistors verringert werden können.
  • Kontaktstecker 913 und 915 sind mit den Verunreinigungsgebieten 906 in dem Substrat 900 verbunden. Dabei dienen die Kontaktstecker 913 und 915 auch als eine Source-Elektrode und eine Drain-Elektrode des zweiten Transistors 901. Zudem sind Verunreinigungsgebiete, die sich von den Verunreinigungsgebieten 906 unterscheiden, zwischen den Verunreinigungsgebieten 906 und dem Kanalbildungsgebiet vorgesehen. Die Verunreinigungsgebiete dienen als LDD-Gebiete oder Erweiterungsgebiete zur Steuerung der Verteilung von elektrischen Feldern in der Nähe des Kanalbildungsgebiets, in Abhängigkeit von der Konzentration der darin eingebrachten Verunreinigung. Seitenwand-Isolationsfilme 909 sind an Seitenflächen der Gate-Elektrodenschicht 908 vorgesehen, wobei ein Isolationsfilm dazwischen angeordnet ist. Durch Verwenden dieses Isolationsfilms und der Seitenwand-Isolationsfilme 909, können die LDD-Gebiete oder Erweiterungsgebiete gebildet werden.
  • Der zweite Transistor 901 ist mit einem Isolationsfilm 910 bedeckt. Der Isolationsfilm 910 kann als Schutzschicht dienen und verhindern, dass Verunreinigungen von außen in das Kanalbildungsgebiet eindringen. Da der Isolationsfilm 910 durch CVD unter Verwendung eines Materials, wie beispielsweise Siliziumnitrid, gebildet wird, kann in dem Fall, in dem einkristallines Silizium für das Kanalbildungsgebiet verwendet wird, eine Hydrierung durch Wärmebehandlung durchgeführt werden. Wird für den Isolationsfilm 910 eine Isolierfilm mit Zugverspannung oder Druckverspannung verwendet, kann das Halbleitermaterial, das für das Kanalbildungsgebiet verwendet wird, verformt werden. Indem Zugverspannung in das Silizium-Material, das für das Kanalbildungsgebiet eines n-Kanal-Transistors verwendet wird, eingebracht wird, oder indem Druckverspannung in ein Silizium-Material, das für das Kanalbildungsgebiet eines p-Kanal-Transistor verwendet wird, eingebracht wird, kann die Feldeffekt-Beweglichkeit des Transistors erhöht werden.
  • Ein Isolierfilm 911 ist über dem Isolierfilm 910 vorgesehen, und eine Oberfläche des Isolierfilms 911 wird durch CMP-Verfahren eingeebnet. Folglich können Elementschichten mit hoher Genauigkeit über eine Schicht mit dem zweiten Transistor 901 gestapelt werden.
  • Eine Schicht mit einem Kondensator 903 und dem ersten Transistor 902, der einen Oxid-Halbleiterfilm für ein Kanalbildungsgebiet verwendet, wird über der Schicht mit dem zweiten Transistor 901 gebildet. Der erste Transistor 902 ist ein Transistor mit oberem Gate. Der erste Transistor 902 umfasst eine Source-Elektrodenschicht 927 und eine Drain-Elektrodenschicht 928 in Kontakt mit Seitenflächen und einer oberen Fläche eines Oxid-Halbleiterfilms 926 und umfasst eine Gate-Elektrodenschicht 930 über einem Gate-Isolationsfilm 929, der über dem Oxid-Halbleiterfilm 926, der Source-Elektrodenschicht 927 und der Drain-Elektrodenschicht 928 angeordnet ist. Ein Isolierfilm 932 wird über dem ersten Transistor 902 gebildet. Im Nachfolgenden wird ein Verfahren zur Herstellung des ersten Transistors 902 beschrieben.
  • Der Oxid-Halbleiterfilm 926 wird über dem Isolierfilm 924 gebildet. Der Isolierfilm 924 kann unter Verwendung eines anorganischen Isolierfilms aus Siliziumoxid, Siliziumnitrid, Siliziumnitridoxid, Siliziumoxynitrid, Aluminiumoxid, Aluminiumnitrid, Aluminiumnitridoxid oder dergleichen gebildet werden. Insbesondere wird der Isolierfilm 924 vorzugsweise unter Verwendung eines Materials mit einer niedrigen Dielektrizitätskonstante (ein Material mit niedrigem k) gebildet, da die Kapazität aufgrund der Überlappung der Elektroden oder Leitungen hinreichend verringert werden kann. Es sei angemerkt, dass der Isolierfilm 924 einen porösen Isolierfilm aus einem der obigen Materialien umfassen kann. Da der poröse Isolierfilm eine niedrigere Dielektrizitätskonstante als ein dichter Isolierfilm aufweist, kann die parasitäre Kapazität aufgrund der Elektroden oder Leitungen weiter verringert werden. In dieser Ausführungsform umfasst der Isolierfilm 924 einen Stapel aus einem Siliziumoxid-Film mit einer Dicke von etwa 300 nm auf einem 50 nm dicken Aluminiumoxid-Film.
  • Der Oxid-Halbleiterfilm 926 kann durch Bearbeiten eines über dem Isolierfilm 924 gebildeten Oxid-Halbleiterfilms in einer gewünschten Form ausgebildet werden. Die Dicke des Oxid-Halbleiterfilms beträgt 2 nm bis 200 nm, vorzugsweise 3 nm bis 50 nm, noch bevorzugter 3 nm bis 20 nm. Der Oxid-Halbleiterfilm wird durch Sputtern unter Verwendung eines Oxid-Halbleiter-Targets gebildet. Außerdem kann der Oxid-Halbleiterfilm durch Sputtern in einer Edelgas-(beispielsweise Argon-)Atmosphäre, einer Sauerstoff-Atmosphäre oder einer Misch-Atmosphäre aus einem Edelgas (zum Beispiel Argon) und Sauerstoff gebildet werden.
  • Es sei angemerkt, dass bevor der Oxid-Halbleiterfilm durch Sputtern gebildet wird, Staub auf einer Oberfläche des Isolierfilms 924 vorzugsweise durch umgekehrtes Sputtern entfernt wird, indem Argon-Gas eingebracht und ein Plasma erzeugt wird. Das umgekehrte Sputter-Verfahren betrifft ein Verfahren, in dem, ohne eine Spannung an eine Targetseite anzulegen, eine HF-Leistungsquelle zum Anlegen einer Spannung an eine Substratseite in einer Argon-Atmosphäre verwendet wird, um Plasma in der Nähe des Substrats zur Modifizierung einer Oberfläche zu erzeugen. Es sei angemerkt, dass anstelle einer Argon-Atmosphäre eine Stickstoff-Atmosphäre, eine Helium-Atmosphäre oder dergleichen verwendbar ist. Alternativ kann eine Argon-Atmosphäre, der Sauerstoff, Distickstoffoxid oder dergleichen zugesetzt wird, verwendet werden. Als weitere Alternative kann eine Argon-Atmosphäre, der Chlor, Tetrafluorkohlenstoff oder dergleichen zugesetzt wird, verwendet werden.
  • Als Oxid-Halbleiter kann beispielsweise eines der folgenden Oxide verwendet werden: Indiumoxid, Zinnoxid, Zinkoxid, Zweikomponenten-Metalloxide, wie beispielsweise ein Oxid auf In-Zn-Basis, ein Oxid auf Sn-Zn-Basis, ein Oxid auf Al-Zn-Basis, ein Oxid auf Zn-Mg-Basis, ein Oxid auf Sn-Mg-Basis, ein Oxid auf In-Mg-Basis und ein Oxid auf In-Ga-Basis; Dreikomponenten-Metalloxide, wie beispielsweise ein Oxid auf In-Ga-Zn-Basis (auch als IGZO bezeichnet), ein Oxid auf In-Al-Zn-Basis, ein Oxid auf In-Sn-Zn-Basis, ein Oxid auf Sn-Ga-Zn-Basis, ein Oxid auf Al-Ga-Zn-Basis, ein Oxid auf Sn-Al-Zn-Basis, ein Oxid auf In-Hf-Zn-Basis, ein Oxid auf In-La-Zn-Basis, ein Oxid auf In-Ce-Zn-Basis, ein Oxid auf In-Zn-Pr-Basis, ein Oxid auf In-Zn-Nd-Basis, ein Oxid auf In-Sm-Zn-Basis, ein Oxid auf In-Eu-Zn-Basis, ein Oxid auf In-Gd-Zn-Basis, ein Oxid auf In-Tb-Zn-Basis, ein Oxid auf In-Dy-Zn-Basis, ein Oxid auf In-Ho-Zn-Basis, ein Oxid auf In-Er-Zn-Basis, ein Oxid auf In-Tm-Zn-Basis, ein Oxid auf In-Yb-Zn-Basis und ein Oxid auf In-Lu-Zn-Basis; und Vierkomponentenoxide, wie beispielsweise ein Oxid auf In-Sn-Ga-Zn-Basis, ein Oxid auf In-Hf-Ga-Zn-Basis, ein Oxid auf In-Al-Ga-Zn-Basis, ein Oxid auf In-Sn-Al-Zn-Basis, ein Oxid auf In-Sn-Hf-Zn-Basis und ein Oxid auf In-Hf-Al-Zn-Basis. Der Oxid-Halbleiter kann Silizium enthalten.
  • In dieser Ausführungsform wird ein Oxid-Halbleiter-Dünnfilm auf In-Ga-Zn-Basis, der eine Dicke von 30 nm aufweist und durch Sputtern unter Verwendung eines Indium (In), Gallium (Ga) und Zink (Zn) erhaltenden Targets erhalten wird, als Oxid-Halbleiterfilm verwendet. Als Target wird vorzugsweise ein Target mit einem Atomverhältnis von In:Ga:Zn = 1:1:1, 4:2:3, 3:1:2, 1:1:2, 2:1:3 oder 3:1:4 verwendet. Die Füllrate des Targets, das In, Ga und Zn aufweist, beträgt 90% oder mehr und 100% oder weniger und vorzugsweise 95% oder mehr und weniger als 100%. Durch Verwenden des Targets mit einer hohen Füllrate wird ein dichter Oxid-Halbleiterfilm gebildet.
  • In dem Fall, in dem ein Material auf In-Zn-Basis für den Oxid-Halbleiterfilm verwendet wird, weist ein zu verwendendes Target ein Zusammensetzungsverhältnis von In:Zn = 50:1 bis 1:2 in einem Atomverhältnis (In2O3:ZnO = 25:1 bis 1:4 in einem Molverhältnis), vorzugsweise von In:Zn = 20:1 bis 1:1 in einem Atomverhältnis (In2O3:ZnO = 10:1 bis 1:2 in einem Molverhältnis), noch bevorzugter von In:Zn = 15:1 bis 1,5:1 im Atomverhältnis (In2O3:ZnO = 15:2 bis 3:4 in einem Molverhältnis) auf. Beispielsweise wird in einem Target zur Bildung eines Oxid-Halbleiters auf In-Zn-Basis mit einem Atomverhältnis von In:Zn:O = X:Y:Z die Beziehung Z > 1,5X + Y erfüllt. Die Beweglichkeit kann verbessert werden, indem das Zn-Verhältnis innerhalb des obigen Bereichs gehalten wird.
  • In dem Fall, in dem ein Oxid-Halbleiterfilm auf In-Sn-Zn-Basis als Oxid-Halbleiterfilm durch Sputtern gebildet wird, wird vorzugsweise ein In-Sn-Zn-O-Target mit einem Atomverhältnis von In:Sn:Zn = 1:1:1, 2:1:3, 1:2:2 oder 20:45:35 verwendet.
  • In dieser Ausführungsform wird der Oxid-Halbleiterfilm derart gebildet, dass das Substrat in einer Behandlungskammer, die in einem Unterdruckzustand gehalten wird, gehalten wird, ein Sputter-Gas, aus dem Wasserstoff und Feuchtigkeit entfernt wurde, eingeführt wird, während in der Behandlungskammer verbleibende Feuchtigkeit entfernt wird, und das zuvor beschriebene Target verwendet wird. Die Substrattemperatur kann während der Filmbildung 100°C bis 600°C, vorzugsweise 200°C bis 400°C betragen. Indem der Oxid-Halbleiterfilm während des Erhitzens des Substrats gebildet wird, kann die Verunreinigungskonzentration in dem gebildeten Oxid-Halbleiterfilm verringert werden. Zusätzlich können Schäden durch das Sputtern verringert werden. Zur Entfernung der verbleibenden Feuchtigkeit in der Behandlungskammer wird vorzugsweise eine Einschluss-Vakuumpumpe verwendet. Zum Beispiel wird vorzugsweise eine Kryopumpe, eine Ionenpumpe oder eine Titansublimationspumpe verwendet. Die Evakuierungseinheit kann eine Turbopumpe, die mit einer Kühlfalle versehen ist, umfassen. In der Behandlungskammer, die beispielsweise mit der Kryopumpe evakuiert wird, werden ein Wasserstoffatom-Atom, eine ein Wasserstoffatom-Atom enthaltende Verbindung, wie beispielsweise Wasser (H2O) und dergleichen entfernt, wodurch die Verunreinigungskonzentration in dem in der Behandlungskammer gebildeten Oxid-Halbleiterfilm verringert werden kann.
  • Als ein Beispiel für die Abscheidungsbedingungen beträgt der Abstand zwischen dem Substrat und dem Target 100 mm, der Druck beträgt 0,6 Pa, die Gleichstrom(DC)-Leistung beträgt 0,5 kW und die Atmosphäre ist eine Sauerstoff-Atmosphäre (das Verhältnis der Sauerstoffdurchflussrate beträgt 100%). Es sei angemerkt, dass vorzugsweise eine Leistungsquelle mit einem gepulsten Gleichstrom (DC) verwendet wird, da der bei der Abscheidung erzeugte Staub verringert und die Filmdicke gleichförmig ausgebildet werden kann.
  • Wird die Leckrate der Behandlungskammer der Sputter-Vorrichtung auf 1 × 10–10 Pa m3/s oder weniger eingestellt, kann das Eindringen von Verunreinigungen, wie beispielsweise ein Alkalimetall oder ein Hydrid, in den durch Sputtern gebildeten Oxid-Halbleiterfilm verringert werden. Ferner kann durch Verwenden einer Einschlussvakuumpumpe als Absaugsystem ein Gegenstrom aus Verunreinigungen, wie beispielsweise ein Alkalimetall, Wasserstoffatome, Wasserstoffmoleküle, Wasser oder ein Hydrid, von dem Absaugsystem verringert werden.
  • Wird die Reinheit des Targets auf 99,99% oder größer eingestellt, können das Vorkommen eines Alkalimetalls, von Wasserstoffatomen, Wasserstoffmolekülen, Wasser, einer Hydroxylgruppe, eines Hydrids oder dergleichen, die in den Oxid-Halbleiterfilm untergemischt sind, verringert werden. Ferner kann unter Verwendung des obigen Targets die Konzentration eines Alkalimetalls, wie beispielsweise Lithium, Natrium oder Kalium, in dem Oxid-Halbleiterfilm verringert werden.
  • Damit der Oxid-Halbleiterfilm so wenig Wasserstoff und Feuchtigkeit, einschließlich einer Hydroxylgruppe, wie möglich enthält, werden vorzugsweise Verunreinigungen, wie beispielsweise Feuchtigkeit oder Wasserstoff, die auf dem Substrat 900 adsorbiert werden, als Vorbehandlung für die Abscheidung desorbiert und abgeleitet, indem das Substrat 900, über dem der Isolierfilm 924 gebildet ist, in einer Vorheizkammer einer Sputtervorrichtung vorgeheizt wird. Die Temperatur für das Vorheizen beträgt 100°C bis 400°C, vorzugsweise 150°C bis 300°C. Vorzugsweise wird als Evakuierungseinheit, die in der Vorheizkammer vorgesehen ist, eine Kryopumpe verwendet. Es sei angemerkt, dass auf diese Vorheizbehandlung verzichtet werden kann.
  • Es sei angemerkt, dass der Ätzvorgang zur Bildung des Oxid-Halbleiterfilms 926 Trockenätzen, Nassätzen oder sowohl Trockenätzen als auch Nassätzen umfassen kann. Als Ätzgas beim Trockenätzen wird vorzugsweise ein Chlor aufweisendes Gas verwendet (ein Gas auf Chlorbasis, wie beispielsweise Chlor (Cl2), Bortrichlorid (BCl3), Siliziumtetrachlorid (SiCl4) oder Tetrachlorkohlenstoff (CCl4)). Alternativ ist es möglich, ein Fluor aufweisendes Gas (ein Gas auf Fluorbasis, wie beispielsweise Kohlenstofftetrafluorid (CF4), Schwefelhexafluorid (SF6), Stickstofftrifluorid (NF3) oder Trifluormethan (CHF3)), Bromwasserstoff (HBr), Sauerstoff (O2) oder irgendeines dieser Gase, dem ein Edelgas, wie Helium (He) oder Argon (Ar) zugesetzt ist, oder dergleichen zu verwenden.
  • Als Trockenätzverfahren kann ein RIE-(reaktives Ionenätz-)Verfahren mit einer Parallelplatte oder ein ICP-(induktiv gekoppeltes Plasma-)Ätzverfahren verwendet werden. Um den Film in eine gewünschte Form zu ätzen, werden die Ätzbedingungen in geeigneter Weise eingestellt (zum Beispiel die an eine gewendelte Elektrode angelegte elektrische Leistung, die an einer Elektrode auf einer Substratseite angelegte elektrische Leistung und die Elektrodentemperatur auf der Substratseite).
  • Als Ätzmittel für das Nassätzen kann eine Mischlösung aus Phosphorsäure, Essigsäure und Salpetersäure, oder eine organische Säure, wie beispielsweise Zitronensäure oder Oxalsäure, verwendet werden. In dieser Ausführungsform wird ITO-07N (von Kanto Chemical Co., Inc. hergestellt) verwendet.
  • Eine Photolackmaske zur Bildung des Oxid-Halbleiterfilms 926 kann durch ein Tintenstrahlverfahren gebildet werden. Für die Bildung der Photolackmaske durch ein Tintenstrahlverfahren wird keine Photomaske benötigt. Somit können die Herstellungskosten verringert werden.
  • Es wird angemerkt, dass vorzugsweise das umgekehrte Sputtern vor der Bildung einer leitfähigen Schicht in einem anschließenden Schritt durchgeführt wird, so dass ein Photolackrest und dergleichen, der an Oberflächen des Oxid-Halbleiterfilms 926 und des Isolierfilms 924 anhaftet, entfernt wird.
  • Es sollte beachtet werden, dass der Oxid-Halbleiterfilm, der durch Sputtern oder dergleichen gebildet wird, gegebenenfalls eine große Menge Feuchtigkeit oder Wasserstoff (einschließlich einer Hydroxyl-Gruppe) als Verunreinigung aufweist. Feuchtigkeit oder Wasserstoff bilden leicht Donator-Niveaus und dienen somit als Verunreinigungen in dem Oxid-Halbleiter. Somit wird in einer Ausführungsform der vorliegenden Erfindung zur Verringerung der Verunreinigungen, wie beispielsweise Feuchtigkeit und Wasserstoff, in dem Oxid-Halbleiterfilm (Dehydration oder Dehydrierung des Oxid-Halbleiterfilms) der Oxid-Halbleiterfilm 926 einer Wärmebehandlung in einer Unterdruck-Atmosphäre, einer Inertgas-Atmosphäre aus Stickstoff, einem Edelgas oder dergleichen, in einer Sauerstoffgas-Atmosphäre oder einer Ultratrockenluft-Atmosphäre unterzogen (mit einem Feuchtigkeitsgehalt von 20 ppm (–55°C durch Umwandlung in einen Taupunkt) oder weniger, vorzugsweise 1 ppm oder weniger, noch bevorzugter 10 ppb oder weniger, in dem Fall, in dem die Messung durch einen Taupunkt-Meter eines Cavity-Ring-Down-Laser-Spektroskopie-(CRDS-)Systems durchgeführt wird).
  • Durch Durchführen einer Wärmebehandlung in dem Oxid-Halbleiterfilm 926 kann Feuchtigkeit oder Wasserstoff in dem Oxid-Halbleiterfilm 926 eliminiert werden. Insbesondere kann die Wärmebehandlung bei einer Temperatur höher als oder gleich 250°C und niedriger als oder gleich 750°C, vorzugsweise höher als oder gleich 400°C und niedriger als die Entspannungstemperatur des Substrats, durchgeführt werden. Beispielsweise kann die Wärmebehandlung bei 500°C für etwa 3 bis 6 Minuten durchgeführt werden. Wird ein RTA-Verfahren (Rapid Thermal Annealing; schnelles thermisches Ausglühen) für die Wärmebehandlung verwendet, kann eine Dehydration oder Dehydrierung in einer kurzen Zeit durchgeführt werden; somit kann die Behandlung selbst bei einer Temperatur, die höher als die Entspannungstemperatur eines Glassubstrats ist, durchgeführt werden.
  • In dieser Ausführungsform wird ein elektrischer Ofen, der eine Wärmebehandlungsvorrichtung bildet, verwendet.
  • Es sollte beachtet werden, dass die Wärmebehandlungsvorrichtung nicht auf einen elektrischen Ofen beschränkt ist und dass eine Vorrichtung zum Erhitzen eines Objekts durch Wärmeleitung oder Wärmestrahlung von einem Heizelement, wie beispielsweise einem Widerstands-Heizelement, durchgeführt werden kann. Beispielsweise kann eine RTA-Vorrichtung, wie eine GRTA-Vorrichtung (schnelles thermisches Ausheizen mit Gas) oder eine LRTA-Vorrichtung (schnelles thermisches Ausheizen mit einer Lampe) verwendet werden. Eine LRTA-Vorrichtung ist eine Vorrichtung zum Heizen eines Objekts durch Bestrahlung mit Licht (elektromagnetische Wellen), das von einer Lampe, wie beispielsweise einer Halogenlampe, einer Metallhalogenidlampe, einer Xenon-Bogenlampe, einer Kohlenstoff-Bogenlampe, einer Hochdruck-Natriumlampe oder einer Hochdruck-Quecksilberlampe emittiert wird. Als Gas wird ein inertes Gas, das nicht mit einem Objekt durch die Wärmebehandlung reagiert, wie beispielsweise Stickstoff oder ein Edelgas, wie Argon, verwendet.
  • Bei der Wärmebehandlung ist vorzugsweise keine Feuchtigkeit, keinen Wasserstoff und dergleichen in dem Stickstoff oder einem Edelgas, wie Helium, Neon oder Argon, enthalten. Alternativ beträgt die Reinheit des Stickstoffs oder eines Edelgases wie Helium, Neon oder Argon, das in die Wärmebehandlungsvorrichtung eingebracht wird, vorzugsweise 6N (99,9999%) oder mehr, noch bevorzugter 7N (99,99999%) oder mehr (das heißt, die Verunreinigungskonzentration beträgt vorzugsweise 1 ppm oder weniger, noch bevorzugter 0,1 ppm oder weniger).
  • Durch diese vorgeschriebenen Schritte kann die Wasserstoffkonzentration in dem Oxid-Halbleiterfilm 926 verringert werden, wodurch der Oxid-Halbleiterfilm 926 stark gereinigt wird. Somit kann der Oxid-Halbleiterfilm stabil ausgebildet werden. Durch Verwenden des Oxid-Halbleiterfilms mit verringerter Wasserstoffkonzentration und verbesserter Reinheit ist es zudem möglich, einen Transistor mit hoher Spannungsfestigkeit und extrem niedrigem Sperrstrom herzustellen. Die obige Behandlung kann jederzeit nach der Bildung des Oxid-Halbleiterfilms durchgeführt werden.
  • Darüberhinaus können Sauerstoff-Leerstellen, die als Donatoren in dem Oxid-Halbleiterfilm 926 dienen, verringert werden, indem der Oxid-Halbleiterfilm 926 einer Wärmebehandlung in einer Sauerstoff-Atmosphäre unterzogen wird, so dass Sauerstoff dem Oxid-Halbleiter zugesetzt wird. Die Wärmebehandlung wird beispielsweise bei einer Temperatur höher als oder gleich 100°C und niedriger als 350°C, vorzugsweise höher als oder gleich 150°C und niedriger als 250°C durchgeführt. Vorzugsweise umfasst ein für die Wärmebehandlung in einer Sauerstoff-Atmosphäre verwendetes Sauerstoffgas kein Wasser, keinen Wasserstoff oder dergleichen. Vorzugsweise beträgt die Reinheit des in die Wärmebehandlung eingebrachten Sauerstoffgases vorzugsweise 6N (99,9999%) oder mehr, noch bevorzugter 7N (99,99999%) oder mehr (das heißt, dass die Verunreinigungskonzentration in dem Sauerstoffgas vorzugsweise 1 ppm oder weniger, noch bevorzugter 0,1 ppm oder weniger beträgt).
  • Alternativ kann Sauerstoff durch Ionen-Implantation, Ionen-Dotierung oder dergleichen dem Oxid-Halbleiterfilm 926 zugeführt werden, um die als Donatoren dienenden Sauerstoff-Leerstellen zu verringern. Beispielsweise kann Sauerstoff, das mit einer Mikrowelle mit 2,45 GHz in einen Sauerstoff-Zustand gebracht wurde, dem Oxid-Halbleiterfilm 926 zugesetzt werden.
  • Im Folgenden wird eine Struktur eines Oxid-Halbleiterfilms beschrieben.
  • Ein Oxid-Halbleiterfilm wird grob in einen Einkristall-Oxid-Halbleiterfilm und einen Nicht-Einkristall-Oxid-Halbleiterfilm eingeteilt. Der Nicht-Einkristall-Oxid-Halbleiterfilm umfasst irgendeinen von einem amorphen Oxid-Halbleiterfilm, einem mikrokristallinen Oxid-Halbleiterfilm, einem polykristallinen Oxid-Halbleiterfilm, einem c-Achsen-ausgerichteten kristallinen Oxid-Halbleiterfilm (CAAC-OS) und dergleichen.
  • Der amorphe Oxid-Halbleiterfilm weist eine ungeordnete atomare Anordnung und keine kristalline Komponente auf. Ein typisches Beispiel dafür bildet ein Oxid-Halbleiterfilm, in dem selbst im mikroskopischen Bereich kein kristalliner Anteil vorkommt, uns somit ist der gesamte Film amorph.
  • Die mikrokristalline Oxid-Halbleiterfilm umfasst einen Mikrokristall (auch als Nanokristall bezeichnet) mit einer Größe von beispielsweise größer oder gleich 1 nm und weniger als 10 nm. Somit weist der mikrokristalline Oxid-Halbleiterfilm einen höheren Grad atomarer Ordnung als der amorphe Oxid-Halbleiterfilm auf. Somit ist die Dichte der Defektzustände des mikrokristallinen Oxid-Halbleiterfilms niedriger als jene des amorphen Oxid-Halbleiterfilms.
  • Der CAAC-OS-Film ist einer jener Oxid-Halbleiterfilme, die eine Vielzahl von Kristallabschnitten enthalten und das meiste eines jedes Kristallabschnitts passt jeweils in einen Würfel mit einer Kantenlänge von weniger als 100 nm. Somit gibt es einen Fall, in dem ein Kristallabschnitt in dem CAAC-OS-Film in einen Würfel mit einer Kantenlänge von 10 nm, weniger als 5 nm oder weniger als 3 nm passt. Die Dichte der Defektzustände des CAAC-OS-Films ist niedriger als jene des mikrokristallinen Oxid-Halbleiterfilms. Der CAAC-OS-Film wird nachstehend ausführlich beschrieben.
  • In einem Transmissionselektronenmikroskop-(TEM-)Bild des CAAC-OS-Films wird eine Grenze zwischen den Kristallabschnitten, das heißt, eine Korngrenze nicht deutlich beobachtet. Folglich ist es weniger wahrscheinlich, dass in dem CAAC-OS-Film eine Verringerung der Elektronenbeweglichkeit aufgrund der Korngrenze auftritt.
  • Gemäß dem TEM-Bild des CAAC-OS-Films, der in einer Richtung, die im Wesentlichen parallel zu einer Probenoberfläche (Querschnitt-TEM-Bild) ist, beobachtet wird, sind Metallatome in einer geschichteten Weise in den Kristallabschnitten angeordnet. Jede Metallatomschicht weist eine Gestalt auf, die durch die Form einer Oberfläche, über der der CAAC-OS-Film ausgebildet ist (eine Oberfläche, über der der CAAC-OS-Film ausgebildet ist, wird nachstehend als Ausbildungsoberfläche bezeichnet), oder die Form einer oberen Oberfläche des CAAC-OS-Films widergespiegelt wird, und jede Metallatomlage ist parallel zu der Ausbildungsoberfläche oder der oberen Oberfläche des CAAC-OS-Films angeordnet.
  • In der vorliegenden Beschreibung bedeutet der Begriff ”parallel”, dass der zwischen zwei geraden Linien gebildete Winkel größer oder gleich –10° und weniger als oder gleich 10° ist, und umfasst demgemäß auch den Fall, in dem der Winkel größer oder gleich –5° und kleiner als oder gleich 5° ist. Zudem bezeichnet der Begriff ”rechtwinklig”, dass der zwischen zwei geraden Linien gebildete Winkel größer oder gleich 80° und kleiner als oder gleich 100° ist, und umfasst demgemäß auch den Fall, in dem der Winkel größer als oder gleich 85° und kleiner als oder gleich 95° ist.
  • Andererseits sind gemäß dem TEM-Bild des CAAC-OS-Films, der in einer Richtung, die im Wesentlichen senkrecht zu der Probenoberfläche (Flächen-TEM-Bild) ist, beobachtet wird, Metallatome in einer dreieckigen oder hexagonalen Konfiguration in den Kristallabschnitten angeordnet. Zwischen unterschiedlichen Kristallabschnitten gibt es jedoch keine Regelmäßigkeit hinsichtlich der Anordnung der Metallatome.
  • Aus den Ergebnissen des Querschnitt-TEM-Bildes und des Flächen-TEM-Bildes wird eine Ausrichtung in den Kristallabschnitten in dem CAAC-OS-Film gefunden.
  • Ein CAAC-OS-Film wird einer Strukturanalyse mittels einer Röntgenbeugungs-(XRD-)Vorrichtung unterworfen. Wird beispielsweise der CAAC-OS-Film, der einen InGaZnO4-Kristall enthält, durch ein Out-of-Plane-Verfahren (out-of-plane method) analysiert, tritt häufig ein Peak bei einem Beugungswinkel (2θ) von etwa 31° auf. Dieser Peak stammt aus der (009)-Ebene des InGaZnO4-Kristalls, was darauf hindeutet, dass Kristalle in dem CAAC-OS-Film eine Ausrichtung bezüglich der c-Achse aufweisen, und dass die c-Achsen in einer Richtung, die im Wesentlichen senkrecht zu der Ausbildungsoberfläche oder der oberen Oberfläche des CAAC-OS-Films ist, ausgerichtet sind.
  • Andererseits tritt, wenn der CAAC-OS-Film durch ein In-Plane-Verfahren (in-plane method) analysiert wird, bei dem ein Röntgenstrahl in eine Probe in einer Richtung senkrecht zu der c-Achse eintritt, häufig ein Peak auf, wenn 2θ in etwa 56° beträgt. Dieser Peak stammt aus der (110)-Ebene des InGaZnO4-Kristalls. Dabei wird die Analyse (ϕ-Scan) unter den Bedingungen durchgeführt, dass die Probe um einen Normalenvektor einer Probenoberfläche als Achse (ϕ-Achse) gedreht wird, wobei 2θ bei etwa 56° festgelegt wird. In dem Fall, in dem die Probe ein Einkristall-Oxid-Halbleiterfilm aus InGaZnO4 ist, treten sechs Peaks auf. Die sechs Peaks stammen aus Kristallebenen, die gleich wie die (110)-Ebene sind. Andererseits wird im Fall eines CAAC-OS-Films ein Peak nicht deutlich beobachtet, auch wenn ein ϕ-Scan durchgeführt wird, wobei 2θ auf ca. 56° festgelegt ist.
  • Gemäß den obigen Ergebnissen sind in dem CAAC-OS-Film mit der c-Achsen-Ausrichtung, während die Richtungen der a-Achsen und b-Achsen zwischen Kristallabschnitten unterschiedlich sind, die c-Achsen in einer Richtung, die parallel zu einem Normalenvektor einer Ausbildungsoberfläche oder einem Normalenvektor einer oberen Oberfläche ist, ausgerichtet. Somit entspricht jede Metallatomlage, die in einer geschichteten Weise angeordnet ist, die im Querschnitt-TEM-Bild beobachtet wird, einer Ebene, die parallel zur a-b-Ebene des Kristalls ist.
  • Es sei angemerkt, dass der Kristallabschnitt gleichzeitig mit einer Abscheidung des CAAC-OS-Films gebildet wird oder durch eine Kristallisierungsbehandlung, wie zum Beispiel eine Wärmebehandlung, gebildet wird. Wie zuvor beschrieben, ist die c-Achse des Kristalls in einer Richtung, die parallel zu einem Normalenvektor einer Ausbildungsoberfläche oder einem Normalenvektor einer oberen Oberfläche des CAAC-OS-Films ist, ausgerichtet. Deshalb könnte beispielsweise in dem Fall, in dem eine Form des CAAC-OS-Films durch Ätzen oder dergleichen verändert wird, die c-Achse nicht immer parallel zu einem Normalenvektor einer Ausbildungsoberfläche oder einem Normalenvektor einer oberen Oberfläche des CAAC-OS-Films sein.
  • Ferner ist der Grad der Kristallinität in dem CAAC-OS-Films nicht notwendigerweise gleichmäßig. Zum Beispiel ist in dem Fall, in dem das Kristallwachstum zum Ausbilden des CAAC-OS-Films in der Nähe der oberen Oberfläche des Films beginnt, der Grad der Kristallinität in der Nähe der oberen Oberfläche unter Umständen höher als jener in der Nähe der Ausbildungsoberfläche. Wird ferner dem CAAC-OS-Film eine Verunreinigung zugesetzt, verändert sich in dem Gebiet, in dem die Verunreinigung zugesetzt wurde, die Kristallinität und der Grad der Kristallinität in dem CAAC-OS-Film variiert in Abhängigkeit der Gebiete.
  • Es sei angemerkt, dass bei der Analyse des CAAC-OS-Films mit einem InGaZnO4-Kristall durch ein Out-of-Plane-Verfahren, ein Peak von 2θ auch bei etwa 36° beobachtet werden kann, zusätzlich zu dem Peak von 2θ bei etwa 31°. Der Peak von 2θ bei etwa 36° stammt aus der (311)-Ebene des ZnGa2O4-Kristalls; ein derartiger Peak gibt an, dass ein ZnGa2O4-Kristall in dem Teil des CAAC-OS-Films, der den InGaZnO4-Kristall aufweist, enthalten ist. Es ist bevorzugt, dass in dem CAAC-OS-Film ein Peak von 2θ bei etwa 31° auftritt, und ein Peak von 2θ bei etwa 36° nicht auftritt.
  • Bei einem Transistor, der den CAAC-OS-Film verwendet, sind Schwankungen der elektrischen Eigenschaften des Transistors infolge Bestrahlung mit sichtbarem Licht oder UV-Licht gering. Folglich weist der Transistor eine hohe Zuverlässigkeit auf.
  • Es sei angemerkt, dass der Oxid-Halbleiterfilm ein beschichteter Film mit zwei oder mehreren Filmen aus beispielsweise einem amorphen Oxid-Halbleiterfilm, einem mikrokristallinen Oxid-Halbleiterfilm und einem CAAC-OS-Film sein kann.
  • Beispielsweise wird der CAAC-OS-Film durch ein Sputter-Verfahren mittels eines polykristallinen Metalloxid-Targets ausgebildet. Wenn Ionen mit dem Target kollidieren, kann ein im Target enthaltener Kristallabschnitt von dem Target entlang einer a-b-Ebene abgetrennt werden; mit anderen Worten können gesputterte Teilchen, die eine Ebene parallel zu einer a-b-Ebene aufweisen (flache plattenähnliche gesputterte Teilchen oder kugelförmige gesputterte Teilchen), vom Target abfallen. In diesem Fall erreichen die flachen plattenähnlichen gesputterten Teilchen ein Substrat unter Aufrechterhaltung ihres Kristallzustandes, wodurch der CAAC-OS-Film gebildet werden kann.
  • Der CAAC-OS-Film wird vorzugsweise unter den folgenden Bedingungen abgeschieden.
  • Eine Verformung des Kristalls aufgrund von Verunreinigungen kann verhindert werden, indem beispielsweise die Verunreinigungsmenge, die während der Abscheidung in den CAAC-OS-Film eindringt, verringert wird, indem die Verunreinigungskonzentration (beispielsweise Wasserstoff, Wasser, Kohlendioxid und Stickstoff), die in der Abscheidungskammer vorhanden ist, verringert wird, oder indem die Verunreinigungskonzentration in dem Abscheidungsgas verringert wird. Insbesondere wird ein Abscheidungsgas verwendet, dessen Taupunkt bei –80°C oder weniger, vorzugsweise bei –100°C oder weniger liegt.
  • Durch Erhöhen der Substrattemperatur während der Abscheidung ist es sehr wahrscheinlich, dass eine Wanderung eines gesputterten Teilchens, nachdem das gesputterten Teilchen eine Substratoberfläche erreicht, auftritt. Insbesondere liegt die Substrattemperatur während der Abscheidung in einem Bereich von 100°C bis 740°C, vorzugsweise von 200°C bis 500°C. Durch Erhöhen der Substrattemperatur während der Abscheidung tritt, wenn das flache plattenähnliche gesputterte Teilchen das Substrat erreicht, eine Wanderung auf der Substratoberfläche auf, so dass sich eine ebene Fläche des flachen, plattenähnlichen gesputterten Teilchens an das Substrat heftet.
  • Es wird bevorzugt, dass der Sauerstoffanteil im Abscheidungsgas erhöht wird und die elektrische Leistung optimiert wird, um Plasmaschäden bei der Abscheidung zu verringern. Der Sauerstoffanteil in dem Abscheidungsgas beträgt 30 Vol.-% oder mehr, vorzugsweise 100 Vol.-%.
  • Als Beispiel für das Sputter-Target wird im Nachfolgenden ein Oxid-Target auf In-Ga-Zn-Basis beschrieben.
  • Ein polykristalliner Oxid-Target auf In-Ga-Zn-Basis wird durch Mischen von InOX-Pulver, GaOY-Pulver und ZnOZ-Pulver, durch Ausüben von Druck auf die Mischung und durch anschließendes Durchführen einer Wärmebehandlung an der Mischung bei Temperaturen in einem Bereich von 1000°C bis 1500°C hergestellt. Es sei angemerkt, dass X, Y und Z jeweils eine positive Zahl sind. Hier beträgt das Mol-Verhältnis von InOX zu GaOY und ZnOZ beispielsweise 2:2:1, 8:4:3, 3:1:1, 1:1:1, 4:2:3 oder 3:1:2. Die Form des Pulvers und das Mol-Verhältnis können in angemessener Weise in Abhängigkeit vom gewünschten Target bestimmt werden.
  • Ein Alkalimetall bildet keinen Bestandteil eines Oxid-Halbleiters und ist somit eine Verunreinigung. Ein Alkalierdmetall dient in dem Fall, in dem ein Alkalierdmetall keinen Bestandteil eines Oxid-Halbleiters bildet, ebenfalls als eine Verunreinigung. Von den Alkalimetallen diffundiert Na leicht in Form eines Na-Ions in einen Isolierfilm, wenn ein Isolierfilm, der in Kontakt mit dem Oxid-Halbleiterfilm ist, ein Oxid ist. Ferner spaltet Na in dem Oxid-Halbleiterfilm eine Verbindung zwischen Metall und Sauerstoff, die in dem Oxid-Halbleiter enthalten ist oder dazwischen eingefügt ist, wodurch eine Verschlechterung der Transistoreigenschaften (ein selbstleitender Zustand des Transistors aufgrund einer negativen Verschiebung der Schwellenspannung oder einer Abnahme der Beweglichkeit) und Schwankungen in den Eigenschaften hervorgerufen werden. Insbesondere beträgt die Na-Konzentration, die durch Sekundärionen-Massenspektrometrie gemessen wird, vorzugsweise 5 × 1016/cm3 oder weniger, noch bevorzugter 1 × 1016/cm3 oder weniger, noch bevorzugter 1 × 1015/cm3 oder weniger. In ähnlicher Weise beträgt die Li-Konzentration vorzugsweise 5 × 1015/cm3 oder weniger, noch bevorzugter 1 × 1015/cm3 oder weniger. In ähnlicher Weise beträgt die K-Konzentration vorzugsweise 5 × 1015/cm3 oder weniger, noch bevorzugter 1 × 1015/cm3 oder weniger.
  • Als nächstes wird die Source-Elektrodenschicht 927 und die Drain-Elektrodenschicht 928 durch ein Photolithographie-Verfahren gebildet. Insbesondere können die Source-Elektrodenschicht 927 und die Drain-Elektrodenschicht 928 derart gebildet werden, dass eine leitende Schicht über dem Isolierfilm 924 durch Sputtern oder Vakuumverdampfung gebildet wird und anschließend in eine vorbestimmte Form verarbeitet (strukturiert) wird.
  • Die Source-Elektrodenschicht 927 und die Drain-Elektrodenschicht 928 können eine Einschicht-Struktur oder eine Stapelstruktur aus zwei oder mehr Schichten aufweisen und können unter Verwendung eines Elements, das aus Aluminium, Chrom, Kupfer, Tantal, Titan, Molybdän und Wolfram ausgewählt ist, einer Legierung, die irgendeines dieser Elemente umfasst, oder dergleichen, gebildet werden. Alternativ können die Source-Elektrodenschicht 927 und die Drain-Elektrodenschicht 928 eine Struktur aufweisen, in der ein Film aus einem hitzebeständigen Metall, wie Chrom, Tantal, Titan, Molybdän, Neodym, Scandium, Yttrium oder Wolfram über oder unter einem Metallfilm aus Aluminium, Kupfer oder dergleichen gestapelt wird. Aluminium und Kupfer werden bevorzugterweise in Kombination mit einem hitzebeständigen Metallmaterial verwendet, um Probleme, die durch schlechte Wärmebeständigkeit und hohe Korrosion verursacht werden, zu vermeiden.
  • Beispielsweise können die Source-Elektrodenschicht 927 und die Drain-Elektrodenschicht 928 eine Einschicht-Struktur aus einem Aluminiumfilm mit Silizium, eine Zweischicht-Struktur, bei der eine Titanfilm über einem Aluminiumfilm gestapelt ist, oder eine Dreischicht-Struktur, bei der ein Titanfilm, ein Aluminiumfilm und ein Titanfilm in dieser Reihenfolge gestapelt sind, aufweisen. Eine Cu-Mg-Al-Legierung, eine Mo-Ti-Legierung, Ti und Mo weisen eine hohe Haftfähigkeit mit einem Oxidfilm auf; somit kann, wenn die Source-Elektrodenschicht 927 und die Drain-Elektrodenschicht 928 eine Stapelstruktur aufweisen, bei der ein leitender Film aus Cu über einem leitfähigen Film aus einer Cu-Mg-Al-Legierung, einer Mo-Ti-Legierung, Ti oder Mo gestapelt wird, die Haftfähigkeit zwischen dem Isolierfilm 924 und den Source- und Drain-Elektrodenschichten 927 und 928 erhöht werden.
  • Für die Source-Elektrodenschicht 927 und die Drain-Elektrodenschicht 928 kann ein leitendes Metalloxid verwendet werden. Als leitendes Metalloxid kann Indiumoxid, Zinnoxid, Zinkoxid, ein Gemisch aus Indiumoxid und Zinnoxid, ein Gemisch aus Indiumoxid und Zinkoxid verwendet werden, oder es kann ein leitendes Metalloxid, das Silizium oder Siliziumoxid aufweist, verwendet werden.
  • In dem Fall, in dem eine Wärmebehandlung nach der Bildung des leitenden Films durchgeführt wird, weist der leitende Film vorzugsweise eine Wärmebeständigkeit auf, die hoch genug ist, um der Wärmebehandlung zu widerstehen.
  • In dieser Ausführungsform wird für die Source-Elektrodenschicht 927 und die Drain-Elektrodenschicht 928 ein 100-nm-dicker Wolframfilm verwendet.
  • Es sei angemerkt, dass die Materialien und Ätzbedingungen entsprechend eingestellt werden, so dass nicht zu viel von dem Oxid-Halbleiterfilm 926 beim Ätzen des leitenden Films entfernt wird. Je nach Ätzbedingungen wird ein freigelegter Abschnitt der Oxid-Halbleiterfilms 926 teilweise geätzt, und somit wird in einigen Fällen eine Nut (ein vertiefter Abschnitt) ausgebildet.
  • In dieser Ausführungsform wird als leitender Film ein Wolframfilm verwendet, um die Source-Elektrodenschicht 927 und die Drain-Elektrodenschicht 928 zu bilden. Somit kann ein Nassätz-Verfahren selektiv auf dem leitenden Film unter Verwendung einer Lösung, die Ammoniak und Wasserstoffperoxid-Wasser (eine Ammoniak-Wasserstoffperoxid-Mischung) enthält, durchgeführt werden. Als Ammoniak-Wasserstoffperoxid-Mischung wird insbesondere eine Lösung verwendet, bei der 31 Gew.-% Wasserstoffperoxidwasser, 28 Gew.-% Ammoniakwasser und Wasser in einem Volumenverhältnis von 5:2:2 gemischt werden. Alternativ kann ein Trockenätz-Vorgang an dem leitenden Film unter Verwendung eines Gases, das Kohlenstofftetrafluorid (CF4), Chlor (Cl2) oder Sauerstoff enthält, durchgeführt werden.
  • Um die Anzahl von Photomasken und die Schritte in einem Photolithographie-Verfahren zu verringern, kann das Ätzen unter Verwendung einer Photolackmaske durchgeführt werden, die unter Verwendung einer Mehrton-Maske gebildet wird, die eine Belichtungsmaske ist, durch die Licht so übertragen wird, dass es eine Vielzahl von Intensitäten aufweist. Eine unter Verwendung einer Multiton-Maske gebildete Photolackmaske weist eine Vielzahl von Dicken auf und kann durch Ätzen in der Form geändert werden; somit kann die Photolackmaske in einer Vielzahl von Ätzschritten zur Ausbildung von Filmen mit unterschiedlichen Muster verwendet werden. Somit kann eine Photolackmaske, die zumindest zwei Arten von unterschiedlichen Mustern entspricht, durch eine Multiton-Maske gebildet werden. Folglich kann die Anzahl der Belichtungsmasken verringert werden und die Anzahl der entsprechenden Photolithographie-Verfahrensschritte kann ebenfalls verringert werden, wodurch der Herstellungsprozess vereinfacht werden kann.
  • Ferner können leitende Oxid-Filme, die als ein Source-Gebiet und ein Drain-Gebiet dienen, zwischen dem Oxid-Halbleiterfilm 926 und den Source- und Drain-Elektrodenschichten 927 und 928 vorgesehen sein. Das Material des leitenden Oxid-Films umfasst vorzugsweise Zinkoxid als Komponente und umfasst vorzugsweise kein Indiumoxid. Für einen derartigen leitenden Oxid-Film kann Zinkoxid, Zinkaluminiumoxid, Zinkaluminiumoxynitrid, Galliumzinkoxid oder dergleichen verwendet werden.
  • Beispielsweise können in dem Fall, in dem die leitenden Oxid-Filme gebildet werden, ein Ätzvorgang zur Bildung der leitenden Oxid-Filme und ein Ätzvorgang zur Bildung der Source-Elektrodenschicht 927 und der Drain-Elektrodenschicht 928 gleichzeitig durchgeführt werden.
  • Durch die Bereitstellung der leitenden Oxid-Filme, die als Source- und Drain-Gebiete dienen, kann der Widerstand zwischen dem Oxid-Halbleiterfilm 926 und den Source- und Drain-Elektrodenschichten 927 und 928 verringert werden, so dass der Transistor mit hoher Geschwindigkeit betrieben werden kann. Zusätzlich zu der Bereitstellung der als Source- und Drain-Gebiete dienenden leitenden Oxid-Filme kann die Spannungsfestigkeit des Transistors erhöht werden.
  • Als nächstes wird eine Plasma-Behandlung unter Verwendung eines Gases, wie beispielsweise N2O, N2 oder Ar, durchgeführt. Bei dieser Plasma-Behandlung wird Wasser oder dergleichen, das an der freigelegten Oberfläche des Oxid-Halbleiterfilms anhaftet, entfernt. Die Plasma-Behandlung kann unter Verwendung eines Mischgases aus Sauerstoff und Argon durchgeführt werden.
  • Nach der Plasma-Behandlung wird ein Gate-Isolierfilm 929 gebildet, um die Source- und Drain-Elektrodenschichten 927 und 928 und den Oxid-Halbleiterfilm 926 zu bedecken. Danach werden über dem Gate-Isolierfilm 929 die Gate-Elektrodenschicht 930, die den Oxid-Halbleiterfilm 926 überlappt, und ein leitender Film, der eine obere Elektrodenschicht 931 des Kondensators bilden soll, gebildet.
  • Der Gate-Isolierfilm 929 kann beispielsweise unter Verwendung eines Siliziumoxynitrid-Films gebildet werden. Es sei angemerkt, dass der Gate-Isolierfilm 929 vorzugsweise so wenig Verunreinigungen, wie beispielsweise Feuchtigkeit oder Wasserstoff, wie möglich enthält und der Gate-Isolierfilm 929 kann aus einem Isolierfilm mit einer einzelnen Schicht oder aus einer Vielzahl gestapelter Isolierfilme gebildet sein. Ist Wasserstoff in dem Gate-Isolierfilm 929 enthalten, dringt Wasserstoff in den Oxid-Halbleiterfilm 926 ein oder es wird Sauerstoff in dem Oxid-Halbleiterfilm 926 durch Wasserstoff entzogen, wodurch der Oxid-Halbleiterfilm 926 einen niedrigen Widerstand (n-Leitfähigkeit) aufweist und infolgedessen ein parasitärer Kanal gebildet werden kann. Somit ist es wichtig, dass ein Abscheidungsverfahren, in dem kein Wasserstoff verwendet wird, angewandt wird, um den Gate-Isolierfilm 929, der so wenig Wasserstoff wie möglich aufweist, zu bilden. Vorzugsweise wird ein Material mit einer hohen Barriereeigenschaft für den Gate-Isolierfilm 929 verwendet. Als Isolierfilm mit einer hohen Barriereeigenschaft kann beispielsweise ein Siliziumnitrid-Film, ein Siliziumnitridoxid-Film, ein Aluminiumnitrid-Film oder ein Aluminiumnitridoxid-Film verwendet werden. Wird eine Vielzahl von gestapelten Isolierfilmen verwendet, wird ein Isolierfilm mit einem geringeren Stickstoffanteil, wie beispielsweise ein Siliziumoxidfilm oder einem Siliziumoxynitrid-Film, näher an dem Oxid-Halbleiterfilm 926 gebildet als der Isolierfilm mit einer hohen Barriereeigenschaft. Dann wird der Isolierfilm mit einer hohen Barriereeigenschaft derart gebildet, dass er die Source- und Drain-Elektrodenschichten 927 und 928 überlappt, wobei der Oxid-Halbleiterfilm 926, der den Isolierfilm mit einem geringeren Stickstoffgehalt aufweist, dazwischen angeordnet ist. Unter Verwendung des Isolierfilms mit einer hohen Barriereeigenschaft kann verhindert werden, dass Feuchtigkeit und Wasserstoff in den Oxid-Halbleiterfilm 926, den Gate-Isolierfilm 929 oder in die Grenzfläche zwischen dem Oxid-Halbleiterfilm 926 und einem sich in der Nähe befindenden anderen Isolierfilm eindringt. Zudem kann der Isolierfilm mit einem geringen Stickstoffanteil, wie beispielsweise ein Siliziumoxid-Film oder ein Siliziumoxynitrid-Film, der in Kontakt mit dem Oxid-Halbleiterfilm 926 ausgebildet ist, verhindern, dass der Isolierfilm mit einer hohen Barriereeigenschaft in direkten Kontakt mit dem Oxid-Halbleiterfilm 926 kommt.
  • In dieser Ausführungsform wird als Gate-Isolierfilm 929 ein 20 nm dicker Siliziumoxynitrid-Film, der durch Sputtern gebildet wird, verwendet. Die Substrattemperatur während der Filmbildung kann zwischen Raumtemperatur bis 400°C variieren und beträgt in dieser Ausführungsform 300°C.
  • Nach der Bildung des Gate-Isolierfilms 929 wird eine Wärmebehandlung durchgeführt. Die Wärmebehandlung wird in einer Stickstoff-Atmosphäre, einer Atmosphäre mit ultratrockener Luft oder einer Edelgas-Atmosphäre (beispielsweise Argon oder Helium) bei vorzugsweise 200°C bis 400°C, und beispielsweise bei 250°C bis 350°C, durchgeführt. Vorzugsweise beträgt der Wassergehalt in dem Gas 20 ppm oder weniger, vorzugsweise 1 ppm oder weniger, noch bevorzugter 10 ppb oder weniger. In dieser Ausführungsform wird beispielsweise die Wärmebehandlung bei 250°C für 1 Stunde in einer Stickstoff-Atmosphäre durchgeführt. Selbst wenn Sauerstoff-Leerstellen in dem Oxid-Halbleiterfilm 926 durch die vorangehende Wärmebehandlung, die an der Oxid-Halbleiterschicht 926 durchgeführt wurde, erzeugt werden, wird Sauerstoff aus dem Gate-Isolierfilm 929 dem Oxid-Halbleiterfilm 926 zugeführt, indem eine Wärmebehandlung nach der Bildung des Gate-Isolierfilms 929, der Sauerstoff enthält, durchgeführt wird. Durch das Einbringen von Sauerstoff in den Oxid-Halbleiterfilm 926 können die Sauerstoff-Leerstellen, die als Donatoren dienen, in dem Oxid-Halbleiterfilm 926 verringert und die stöchiometrische Zusammensetzung wiederhergestellt werden. Folglich wird der Oxid-Halbleiterfilm 926 im Wesentlichen als i-Typ ausgebildet und Schwankungen in den elektrischen Eigenschaften des Transistors aufgrund von Sauerstoff-Leerstellen können verhindert werden; somit können die elektrischen Eigenschaften verbessert werden. Es gibt keine besondere Einschränkung hinsichtlich der Wahl des richtigen Zeitpunkts für diese Wärmebehandlung, solange diese nach der Bildung des Gate-Isolierfilms 929 durchgeführt wird. Bei zweifacher Wärmebehandlung als weiterer Schritt kann der Oxid-Halbleiterfilm 926 im Wesentlichen als i-Typ ausgebildet werden, ohne die Anzahl der Schritte zu erhöhen.
  • Die Gate-Elektrodenschicht 930 und die obere Elektrodenschicht 931 können derart gebildet sein, dass ein leitender Film über dem Gate-Isolierfilm 929 ausgebildet und anschließend strukturiert wird.
  • Die Dicke von jeweils der Gate-Elektrodenschicht 930 und der oberen Elektrodenschicht 931 beträgt 10 nm bis 400 nm, vorzugsweise 100 nm bis 300 nm. In dieser Ausführungsform werden die Gate-Elektrodenschicht 930 und die obere Elektrodenschicht 931 in folgender Weise gebildet: Ein 135 nm dicker Wolframfilm wird über einen 30 nm dicken Tantalnitrid-Film durch Sputtern gestapelt, um einen leitenden Film für die Gate-Elektrode zu bilden, und anschließend wird der leitende Film durch Ätzen in die gewünschte Form gebracht (strukturiert). Es sei angemerkt, dass eine Photolackmaske durch ein Tintenstrahlverfahren gebildet werden kann. Für die Bildung der Photolackmaske durch ein Tintenstrahlverfahren wird keine Photomaske benötigt; somit können die Herstellungskosten verringert werden.
  • Anhand der obigen Schritte kann der erste Transistor 902 gebildet werden.
  • Es sei angemerkt, dass der erste Transistor 902 als ein Transistor mit einem einzelnen Gate beschrieben wird; wenn nötig, ist es möglich, einen Multi-Gate-Transistor herzustellen, der eine Vielzahl von elektrisch miteinander verbundenen Gate-Elektroden und somit eine Vielzahl von Kanalbildungsgebieten aufweist.
  • Bei dem zuvor beschriebenen Herstellungsverfahren werden die Source-Elektrodenschicht 927 und die Drain-Elektrodenschicht 928 nach der Bildung des Oxid-Halbleiterfilms 926 gebildet. Dementsprechend werden die Source-Elektrodenschicht 927 und die Drain-Elektrodenschicht 928, wie in 14 gezeigt, über dem Oxid-Halbleiterfilm 926 gebildet. Alternativ können die Source- und Drain-Elektrodenschichten 927 und 928 unter dem Oxid-Halbleiterfilm 926 gebildet werden, das heißt, zwischen dem Oxid-Halbleiterfilm 926 und dem Isolierfilm 924.
  • Es sei angemerkt, dass die Isolierfilme, die in Kontakt mit dem Oxid-Halbleiterfilm 926 sind, das heißt, der Isolierfilm 924 und der Gate-Isolierfilm 929, unter Verwendung eines Isoliermaterials aus einem Element, das der Gruppe 13 angehört, und Sauerstoff gebildet werden kann. Viele Oxid-Halbleitermaterialien umfassen ein Element der Gruppe 13, und ein Isoliermaterial, das ein Element der Gruppe 13 umfasst, ist mit einem derartigen Halbleiter kompatibel. Wird somit ein Isoliermaterial, das ein Element der Gruppe 13 enthält, für den Isolierfilm, der in Kontakt mit dem Oxid-Halbleiterfilm ist, verwendet, kann der gute Grenzflächenzustand zwischen dem Oxid-Halbleiterfilm und dem Isolierfilm aufrechterhalten werden.
  • Beispiele für das Isoliermaterial, das ein Element der Gruppe 13 enthält, sind Galliumoxid, Aluminiumoxid, Aluminiumgalliumoxid und Galliumaluminiumoxid. Hierin bezieht sich Aluminiumgalliumoxid auf ein Material, in dem der Aluminiumanteil in Atomprozent höher als der Galliumanteil ist, und Galliumaluminiumoxid bezieht sich auf ein Material, in dem der Galliumanteil in Atomprozent höher als oder gleich dem Aluminiumanteil ist.
  • Beispielsweise wird ein Isolierfilm mit Galliumoxid derart gebildet, dass dieser in Kontakt mit einem Oxid-Halbleiterfilm, der Gallium aufweist, ist, wodurch eine Anhäufung von Wasserstoff an der Grenzfläche zwischen dem Oxid-Halbleiterfilm und dem Isolierfilm verringert werden kann. Alternativ ist es wirksam, einen Isolierfilm unter Verwendung eines Materials, das Aluminiumoxid enthält, zu bilden. Es sei angemerkt, dass es unwahrscheinlicher ist, dass Wasser Aluminiumoxid durchdringt, und somit wird vorzugsweise ein Material verwendet, das Aluminiumoxid umfasst, um das Eindringen von Wasser in den Oxid-Halbleiterfilm zu verhindern.
  • Vorzugsweise wird Sauerstoff nicht nur in die Oberfläche, sondern auch in das Innere des Isolierfilms, der in Kontakt mit dem Oxid-Halbleiterfilm 926 ist, durch eine Wärmebehandlung in einer Sauerstoff-Atmosphäre, durch Sauerstoffdotierung oder dergleichen eingebracht, wodurch sich ein Zustand ergibt, in dem Sauerstoff mit einem höheren Anteil als die stöchiometrische Zusammensetzung eingebracht wird. Hierin umfasst der Begriff ”Sauerstoffdotierung” eine Sauerstoffplasma-Dotierung, bei dem Sauerstoff, der in Plasmaform gebracht wird, einer großen Menge zugesetzt wird. Die Sauerstoffdotierung kann durch Ionen-Implantation oder Ionen-Dotierung durchgeführt werden.
  • Durch die Sauerstoff-Dotierung kann ein Isolierfilm gebildet werden, der ein Gebiet umfasst, in dem der Sauerstoffgehalt höher als die der stöchiometrischen Zusammensetzung ist. Wenn der ein derartiges Gebiet aufweisende Isolierfilm mit dem Oxid-Halbleiterfilm in Kontakt ist, wird ein Überschuss an Sauerstoff in dem Isolierfilm in den Oxid-Halbleiterfilm eingebracht und Sauerstoffdefekte in dem Oxid-Halbleiterfilm oder an der Grenzfläche zwischen dem Oxid-Halbleiterfilm und dem Isolierfilm verringert. Somit kann der Oxid-Halbleiterfilm als i-Typ oder im Wesentlichen als Oxid-Halbleiter vom i-Typ ausgebildet werden.
  • Es sei angemerkt, dass der Isolierfilm mit einem Gebiet, in dem der Sauerstoffanteil höher ist als jener der stöchiometrischen Zusammensetzung ist, entweder als Isolierfilm, der über dem Oxid-Halbleiterfilm 926 angeordnet ist, oder als Isolierfilm, der unter dem Oxid-Halbleiterfilm 926 des Isolierfilms, der in Kontakt mit dem Oxid-Halbleiterfilm 926 ist, angeordnet ist, verwendet werden kann; vorzugsweise wird jedoch ein derartiger Isolierfilm für beide Isolierfilme, die in Kontakt mit dem Oxid-Halbleiterfilm 926 sind, verwendet. Der zuvor beschriebene Effekt kann durch eine Struktur verstärkt werden, in der Isolierfilme mit einem Gebiet, in dem der Sauerstoffanteil höher als jener der stöchiometrischen Zusammensetzung ist, als Isolierfilme verwendet werden, die über und unterhalb der Isolierfilme, die in Kontakt mit dem Oxid-Halbleiterfilm sind, angeordnet werden, so dass der Oxid-Halbleiterfilm 926 sandwichartig zwischen den Isolierfilmen angeordnet ist.
  • Die über und unterhalb des Oxid-Halbleiterfilms 926 angeordneten Isolierfilme können die gleichen Bestandselemente oder unterschiedliche Bestandselemente aufweisen. Der mit dem Oxid-Halbleiterfilm 926 in Kontakt stehende Isolierfilm kann aus einem Stapel aus Isolierfilmen gebildet sein, von denen jeder ein Gebiet aufweist, in dem der Sauerstoffanteil höher ist als jener der stöchiometrischen Zusammensetzung.
  • Es sei angemerkt, dass der erste Transistor 902 dieser Ausführungsform eine Struktur mit oberem Gate aufweist. Der erste Transistor 902 umfasst eine Backgate-Elektrodenschicht 923. Durch das Bereitstellen der Backgate-Elektrodenschicht kann der erste Transistor 902 auf einfache Weise selbstsperrende Eigenschaften erhalten. Wird beispielsweise das Potential der Backgate-Elektrodenschicht 923 auf Masse (GND) oder auf ein festgelegtes Potential gesetzt, kann sich die Schwellenspannung des ersten Transistors 902 weiter in eine positive Richtung verschieben, wodurch ein selbstsperrender Transistor gebildet wird.
  • Zur elektrischen Verbindung des zweiten Transistors 901, des ersten Transistors 902 und des Kondensators 903 zur Bildung einer elektrischen Schaltung, werden eine oder mehrere Leitungsschichten zum Verbinden dieser Elemente zwischen Schichten und auf der oberen Schicht gestapelt.
  • In 14 wird beispielsweise zur Bildung der Gruppe in dem Schalter in 3 das Source oder das Drain des zweiten Transistors 901 elektrisch mit einer Leitungsschicht 914 über den Kontaktstecker 913 verbunden. Die Leitungsschicht 914 ist mit einem Ausgangsanschluss des programmierbaren Logikelements elektrisch verbunden. Das andere des Source oder des Drain des zweiten Transistors 901 wird mit einer Leitungsschicht 916 über den Kontaktstecker 915 elektrisch verbunden. Die Leitungsschicht 916 ist mit einem Eingangsanschluss eines anderen programmierbaren Logikelements elektrisch verbunden. Das Gate des zweiten Transistors 901 ist mit der Drain-Elektrodenschicht 928 des ersten Transistors 902 über einen Kontaktstecker 917, eine Leitungsschicht 918, einen Kontaktstecker 921, eine Leitungsschicht 922 und einen Kontaktstecker 925 elektrisch verbunden. Die Drain-Elektrodenschicht 928 erstreckt sich in 14 nach rechts und dient als eine untere Elektrodenschicht des Kondensators 903. Der Gate-Isolierfilm 929 des ersten Transistors 902 wird über der Drain-Elektrodenschicht 928 gebildet. In einem Gebiet, in dem der Kondensator 903 ausgebildet ist, dient der Gate-Isolierfilm 929 als ein dielektrischer Zwischenelektroden-Film des Kondensators 903. Die obere Elektrodenschicht 931 wird über dem dielektrischen Zwischenelektroden-Film vorgesehen und elektrisch mit einer Leitungsschicht 936 über einen Kontaktstecker 935 elektrisch verbunden. Die Leitungsschicht 936 bildet eine Leitung zum Auswählen einer Gruppe, die einen Teil von Konfigurationsdaten in einem Schalter speichert.
  • Die Leitungsschichten 914, 916, 918, 922 und 936 und die Backgate-Elektrodenschicht 923 sind in den Isolierfilmen eingebettet. Diese Leitungsschichten und dergleichen werden vorzugsweise unter Verwendung eines niederohmigen leitenden Materials, wie beispielsweise Kupfer oder Aluminium, gebildet. Alternativ können die Leitungsschichten unter Verwendung von Graphen, das durch CVD als leitendes Material gebildet wird, gebildet werden. Graphen umfasst eine Folie mit einer Dicke eines Atoms aus sp2-gebondeten Kohlenstoffmolekülen oder einen Stapel aus 2 bis 100 Folien aus Kohlenstoffmolekülen. Beispiele eines Herstellungsverfahrens für Graphen umfassen ein thermisches CVD-Verfahren, bei dem Graphen auf einem Metallkatalysator gebildet wird, und ein Plasma-CVD-Verfahren, bei dem Graphen aus Methan, ohne die Verwendung eines Katalysators, durch Plasma, das lokal durch ultraviolette Bestrahlung erzeugt wird, gebildet wird.
  • Durch Verwendung eines solchen niederohmigen leitfähigen Materials kann die RC-Verzögerung der Signale, die durch die Leitungsschichten übertragen werden, verringert werden. Wird für die Leitungsschichten Kupfer verwendet, wird ein Barrierefilm ausgebildet, um zu verhindern, dass Kupfer in das Kanalbildungsgebiet diffundiert. Der Barrierefilm kann beispielsweise einen Tantalnitrid-Film, einen Stapel aus einem Tantalnitrid-Film und einem Tantal-Film, einen Titannitrid-Film oder einen Stapel aus einem Titannitrid-Film und einem Titan-Film umfassen, ist jedoch nicht auf einen Film, der solche Materialien enthält, beschränkt, solange der Film die Funktion erfüllt, eine Diffusion von Leitungsmaterial zu verhindern und an dem Leitungsmaterial einen Isolierfilm oder dergleichen anhaften kann. Der Barrierefilm kann als unabhängig ausgebildete Schicht gebildet werden, oder er kann derart gebildet werden, dass ein Material des Barrierefilms in einem Leitungsmaterial enthalten ist und durch Wärmebehandlung an der Innenwand einer Öffnung, die in dem Isolierfilm vorgesehen ist, abgeschieden wird.
  • Die Isolierfilme 911, 912, 919, 920, 933 und 934 können unter Verwendung eines Isolators wie beispielsweise Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Borphosphorsilikatglas (BPSG), Phosphorsilikatglas (PSG), Siliziumoxid, dem Kohlenstoff zugesetzt ist (SiOC), Siliziumoxid, dem Fluor zugesetzt (SiOF), Tetraethylorthosilikat (TEOS), das ein aus Si(OC2H5)4 hergestelltes Siliziumoxid ist, Hydrogensilsesquioxan (HSQ), Methylsilsesquioxan (MSQ), Organosilikat-Glasmaterial (OSG) oder ein organisches Material auf Polymerbasis gebildet werden. Durch die fortschreitende Miniaturisierung einer Halbleitervorrichtung ist die parasitäre Kapazität zwischen den Leitungen signifikant und die Signalverzögerung erhöht; daher ist die Dielektrizitätskonstante von Siliziumoxid (k = 4,0 bis 4,5) zu hoch, und es wird vorzugsweise ein Material mit k = 3,0 oder weniger verwendet. Da zudem eine CMP-Behandlung durchgeführt wird, nachdem die Leitungen in den Isolierschichten eingebettet wurden, müssen die Isolierfilme eine hohe mechanische Festigkeit aufweisen. Die Isolierfilme können porös ausgebildet werden, um somit eine niedrige Dielektrizitätskonstante aufzuweisen, solange deren mechanische Festigkeit sichergestellt ist. Die Isolierfilme können durch Sputtern, CVD, ein Beschichtungsverfahren, das ein Spin-Coating-Verfahren (auch als Spin-on-Glas(SOG)-Verfahren bezeichnet) aufweist, oder dergleichen gebildet werden.
  • Zusätzlich dazu kann ein Isolierfilm, der als eine Ätzstoppschicht bei der Planarisierungsbehandlung durch CMP oder dergleichen dient, die nach dem Einbetten des Leitungsmaterials in die Isolierschicht 911, 912, 919, 920, 933 und 934 durchgeführt wird, vorgesehen werden.
  • Es werden Barrierefilme über den Leitungsschichten 914, 916, 918, 922 und 936 und der Backgate-Elektrodenschicht 923 vorgesehen, und zudem wird eine Schutzschicht über jedem Barrierefilm ausgebildet. Der Barrierefilm wird ausgebildet, um eine Diffusion des Leitungsmaterials, wie Kupfer, zu verhindern. Die Barrierefilm kann unter Verwendung eines Isoliermaterials, wie Siliziumnitrid, SiC oder SiBON gebildet werden. Es sei angemerkt, dass ein dicker Barrierefilm die Kapazität zwischen den Leitungen erhöht; somit wird vorzugsweise ein Material mit Barriereeigenschaft und mit niedriger Dielektrizitätskonstante verwendet.
  • Jeder der Kontaktstecker 913, 915, 917, 921, 925 und 935 wird derart gebildet, dass eine Öffnung (ein Durchgangsloch) mit einem hohem Aspektverhältnis in dem Isolierfilm gebildet und mit einem leitenden Material, wie Wolfram, gefüllt wird. Die Öffnung wird vorzugsweise durch stark anisotropes Trockenätzen und vorzugsweise insbesondere durch reaktives Ionenätzen (RIE) gebildet. Die Innenwand der Öffnung ist mit einem Barrierefilm (einer Diffusionsverhinderungsschicht) bedeckt, der aus einem Titanfilm, einem Titannitridfilm, einem Stapel aus solchen Filmen oder dergleichen gebildet ist, und ein Material, wie Wolfram oder Polysilizium, das mit Phosphor oder dergleichen dotiert ist, wird in die Öffnung gefüllt. Wolfram wird beispielsweise durch ein Blanket-CVD-Verfahren in das Durchgangsloch eingebettet, und eine obere Oberfläche des Kontaktsteckers wird durch ein CMP-Verfahren planarisiert.
  • Ein schützender Isolierfilm 937 wird in der oberen Schicht vorgesehen und verhindert, dass Feuchtigkeit und Kontaminationsstoff von außen in eine Halbleitervorrichtung eindringen. Der schützende Isolierfilm 937 kann eine Struktur mit einer einzelnen Schicht oder eine Stapelstruktur unter Verwendung eines Materials, wie beispielsweise Siliziumnitrid, Siliziumoxynitrid oder Siliziumnitridoxid, aufweisen.
  • Mit der zuvor beschriebenen Struktur, in der ein Transistor, der ein erstes Halbleitermaterial aufweist, bei hoher Geschwindigkeit betrieben werden kann, in Kombination mit einem Transistor, der ein zweites Halbleitermaterial und einen äußerst niedrigen Sperrstrom aufweist, verwendet wird, ist es möglich, eine Halbleitervorrichtung, wie beispielsweise eine PLD, herzustellen, die eine Logikschaltung umfasst, die bei hoher Geschwindigkeit mit geringer Leistung betrieben werden kann.
  • Diese Ausführungsform kann mit jeder anderen Ausführungsform in geeigneter Weise kombiniert werden.
  • (Ausführungsform 9)
  • Die Halbleitervorrichtung oder die PLD in einer Ausführungsform der vorliegenden Erfindung kann für die unterschiedlichsten Gebiete betreffenden elektronische Vorrichtungen, wie beispielsweise Digital-Signalverarbeitungsvorrichtungen, softwaredefinierte Funkgeräte, Avionikgeräte (elektronische Vorrichtungen, die in Flugzeugen verwendet werden, wie beispielsweise Kommunikationssysteme, Navigationssysteme, Autopilot-Systeme und Flugmanagement-Systeme), medizinische Bildverarbeitungsvorrichtungen, Spracherkennungsvorrichtungen, Verschlüsselungsvorrichtungen, Emulatoren für mechanische Systeme und Radioteleskope in der Radioastronomie, verwendet werden. Zudem sind Anwendungen bei der Entwicklung von ASIC-Modelle zusätzlich zu Anwendungen im Bereich der Bioinformatik ebenfalls möglich.
  • Beispiele für Verbraucherprodukte umfassen Anzeigevorrichtungen, Personalcomputer und Bildwiedergabegeräte, die Aufzeichnungsmedien aufweisen (Vorrichtungen, die den Inhalt des Aufzeichnungsmediums, wie beispielsweise DVDs, wiedergeben und Displays zur Anzeige der wiedergegebenen Bilder aufweisen). Weitere Beispiele umfassen Mobiltelefone, Spielkonsolen einschließlich tragbaren Spielkonsolen, tragbare Informationsgeräte, E-Book-Reader, Kameras, wie beispielsweise Videokameras und Digitalkameras, brillenähnliche Anzeigevorrichtungen (Head-Mounted-Displays), Navigationssysteme, Audiowiedergabe-Vorrichtungen (beispielsweise Kraftfahrzeug-Audio-Systeme und digitale Audio-Spieler), Kopierer, Faxgeräte, Drucker und Multifunktionsdrucker. 15A bis 15F veranschaulichen spezifische Beispiele dieser elektronischen Vorrichtungen.
  • 15A veranschaulicht eine tragbare Spielkonsole mit einem Gehäuse 5001, ein Gehäuse 5002, einem Anzeigebereich 5003, einem Anzeigebereich 5004, einem Mikrofon 5005, einem Lautsprecher 5006, einer Bedientaste 5007, einem Fühler 5008 und dergleichen. Es sei angemerkt, dass die Anzahl der Anzeigebereiche nicht auf zwei beschränkt ist, obwohl die tragbare Spielkonsole, die in 15A gezeigt ist, zwei Anzeigebereiche 5003 und 5004 aufweist.
  • 15B veranschaulicht ein tragbares Informationsanschlussgerät mit einem ersten Gehäuse 5601, einem zweitem Gehäuse 5602, einem ersten Anzeigebereich 5603, einem zweiten Anzeigebereich 5604, einem Gelenk 5605, einer Bedientaste 5606 und dergleichen. Der erste Anzeigebereich 5603 ist in dem ersten Gehäuse 5601 vorgesehen, und der zweite Anzeigebereich 5604 ist in dem zweiten Gehäuse 5602 vorgesehen. Das erste Gehäuse 5601 und das zweite Gehäuse 5602 sind mit dem Gelenk 5605 miteinander verbunden, und der Winkel zwischen dem ersten Gehäuse 5601 und dem zweiten Gehäuse 5602 kann mit Hilfe des Gelenks 5605 geändert werden. Bilder auf dem ersten Anzeigebereich 5603 können in Übereinstimmung mit dem Winkel zwischen dem ersten Gehäuse 5601 und dem zweiten Gehäuse 5602 geschaltet werden. Eine Anzeigevorrichtung mit einer Positionseingabefunktion kann für den ersten Anzeigebereich 5603 und/oder den zweiten Anzeigebereich 5604 verwendet werden. Es sei angemerkt, dass die Positionseingabefunktion durch Bereitstellen eines Bildschirm-Tastfeldes in einer Anzeigevorrichtung hinzugefügt werden kann. Alternativ kann die Positionseingabefunktion durch Vorsehen eines photoelektrischen Wandlerelements, das als ein Photosensor bezeichnet wird, in einem Pixelbereich einer Anzeigevorrichtung hinzugefügt werden.
  • 15C veranschaulicht einen Laptop mit einem Gehäuse 5401, einen Anzeigebereich 5402, einer Tastatur 5403, einer Zeigevorrichtung 5404 und dergleichen.
  • 15D veranschaulicht eine elektrische Kühl-Gefrierkombination mit einem Gehäuse 5301, einer Kühlschranktür 5302, einer Gefrierschranktür 5303 und dergleichen.
  • 15E veranschaulicht eine Videokamera mit einem ersten Gehäuse 5801, einem zweitem Gehäuse 5802, einem Anzeigebereich 5803, Bedientasten 5804, einer Linse 5805, einem Gelenk 5806 und dergleichen. Die Bedientasten 5804 und die Linse 5805 sind in dem ersten Gehäuse 5801 vorgesehen, und der Anzeigebereich 5803 ist in dem zweiten Gehäuse 5802 vorgesehen. Das erste Gehäuse 5801 und das zweite Gehäuse 5802 sind über das Gelenk 5806 miteinander verbunden, und ein Winkel zwischen dem ersten Gehäuse 5801 und dem zweiten Gehäuse 5802 kann mit Hilfe des Gelenks 5806 geändert werden. Auf dem Anzeigebereich 5803 angezeigte Bilder können in Übereinstimmung mit dem Winkel zwischen dem ersten Gehäuse 5801 und dem zweiten Gehäuse 5802 geschaltet werden.
  • 15F veranschaulicht ein Personenkraftfahrzeug mit einer Karosserie 5101, Rädern 5102, einem Armaturenbrett 5103, Lichtern 5104 und dergleichen.
  • Diese Ausführungsform kann mit jeder der anderen Ausführungsformen in geeigneter Weise kombiniert werden.
  • (Ausführungsform 10)
  • Im Nachfolgenden werden die Unterschiede hinsichtlich des Betriebs zwischen einem Schalter, der einen Transistor mit einem Oxid-Halbleiter(OS)-Film aufweist und einem Schalter, der einen Transistor mit einem Silizium(Si)-Film und einem Inverterpaar aufweist, beschrieben.
  • 16 veranschaulicht Schaltungsdiagramme einer Gruppe 720a mit einem Transistor, der einen OS Film verwendet und eine Gruppe 720b mit Transistoren, die einen Silizium(Si)-Film und ein Inverterpaar verwenden. 16 zeigt auch Zeitdiagramme des Potentials eines Knotens FD in den Gruppen 720a und 720b und des Potentials eines Signal IN, das Konfigurationsdaten enthält und in eine Leitung 721 geleitet wird.
  • In jeder Gruppe 720a und 720b wird der Ein/Aus-Zustand eines Transistors 701 mit dem Potential einer Leitung 722 gesteuert, und ein Potential, das den Konfigurationsdaten entspricht und aus der Leitung 721 zugeführt wird, wird an dem Knoten FD zur Steuerung des Ein/Aus-Zustandes eines Transistors 702 gehalten. Es sei angemerkt, dass die Zeitdiagramme in 16 ein Beispiel zeigen, in dem der Transistor 702 ein n-Kanal-Transistor ist.
  • In der Gruppe 720b wird das Potential des Knotens FD durch die Inverter 780 und 781 gehalten. Andererseits wird in der Gruppe 720a das Potential des Knotens FD unter Verwendung eines äußerst niedrigen Sperrstroms des Transistors 701, der einen OS-Film aufweist, gehalten. Dementsprechend dient, wenn der Transistor 701 in der Gruppe 720a ausgeschaltet ist, der Knoten FD als eine schwebende Elektrode (floating electrode) mit hervorragenden Isoliereigenschaften zwischen anderen Elektroden oder Leitungen. Aus diesem Grund kann die Gruppe 720a das Potential des Knotens FD mit einer geringeren Anzahl von Transistoren als die Gruppe 720b halten.
  • Da der Knoten FD in der Gruppe 720a einen schwebenden Zustand einnimmt, ist eine im Nachfolgenden beschriebene Verstärkungswirkung (boosting effect) zu erwarten. Insbesondere erhöht sich, wenn der Knoten FD in der Gruppe 720a einen schwebenden Zustand einnimmt, das Potential des Knotens FD durch die verschiedenen Kapazitäten des Transistors 702, da sich das Potential des Signals IN von einem niedrigen Pegel auf einen hohen Pegel ändert. Weisen die Konfigurationsdaten, die in die Gruppe 720a geschrieben sind, den Wert ”0” auf, befindet sich der Transistor 702 in einem schwachen Inversionsmodus, so dass eine Kapazität Cgs, die zwischen dem Source und dem Gate erzeugt wird, zur Erhöhung des Potentials des Knotens FD beiträgt. Weisen andererseits die Konfigurationsdaten, die in die Gruppe 720a geschrieben sind, den Wert ”1” auf, befindet sich der Transistor 702 in einem starken Inversionsmodus, so dass eine Kapazität Cox, die zwischen einem Kanalbildungsgebiet und dem Gate erzeugt wird, sowie die Kapazität Cgs zur Erhöhung des Potentials des Knotens FD beitragen. Somit ist die Kapazität des Transistors 702, die zur Erhöhung des Potentials des Knotens FD beiträgt, mit den Konfigurationsdaten ”1” größer als mit den Konfigurationsdaten ”0”. Folglich wird die Gruppe 720a mit einem Verstärkungseffekt beaufschlagt, so dass das Potential des Knotens FD mit einer Änderung des Potentials des Signals IN in dem Fall, in dem die Konfigurationsdaten ”1” betragen, noch weiter erhöht wird, verglichen mit dem Fall, in dem die Konfigurationsdaten ”0” betragen. Durch den Verstärkungseffekt erhöht sich die Schaltgeschwindigkeit der Gruppe 720a, wenn die Konfigurationsdaten ”1” betragen, und wenn die Konfigurationsdaten ”0” betragen, wird der Transistor 702 abgeschaltet.
  • In einem Schalter, der in einer routenden Ressource einer allgemeinen PLD enthalten ist, wird ein n-Kanal-Transistor verwendet, um die Integrationsdichte zu erhöhen. Der Schalter weist jedoch das Problem auf, dass sich die Schaltgeschwindigkeit verringert, da das Potential eines Signals, das durch ein Gate des n-Kanal-Transistors geleitet wird, aufgrund der Schwellenspannung herabgesetzt ist. Es wurde daher ein Verfahren vorgeschlagen, bei dem eine Übersteuerung verwendet wird (das Anwenden eines hohen Potentials auf ein Gate eines n-Kanal-Transistors), um die Schaltgeschwindigkeit zu erhöhen; die Verwendung dieses Verfahrens könnte jedoch die Zuverlässigkeit des in dem Schalter verwendeten n-Kanal-Transistors verschlechtern. Im Gegensatz dazu kann in einer Ausführungsform der vorliegenden Erfindung der Verstärkungseffekt, wenn die Konfigurationsdaten den Wert ”1” aufweisen, die Schaltgeschwindigkeit der Gruppe 720a ohne die Verwendung einer Übersteuerung erhöhen; folglich ist es nicht notwendig, eine Verschlechterung der Zuverlässigkeit zur Erhöhung der Schaltgeschwindigkeit in Kauf zu nehmen.
  • In der Gruppe 720b erhöht sich durch den Verstärkungseffekt das Potential des Knotens FD, wird jedoch sofort die Inverter 780 und 781 auf das vorherige Potential zugeführt. Folglich kann sich die Gruppe 720b nicht den Vorteil einer höheren Schaltgeschwindigkeit durch den Verstärkungseffekt zu Nutze machen.
  • Anders als in Literatur 1 (K. C. Chun, P. Jain, J. H. Lee und C. H. Kim, ”A 3T Gain Cell Embedded DRAM Utilizing Preferential Boosting for High Density and Low Power On-Die Caches”, IEEE Journal of Solid-State Circuits, Vol. 46, Nr. 6, Seiten 1495–1505, Juni 2011) und Literatur 2 (F. Eslami und M. Sima, ”Capacitive Boosting for FPGA Interconnection Networks”, Int. Conf. on Field Programmable Logic and Applications, 2011, Seiten 453–458) wird erwartet, dass die Gruppe 720a eine weitere vorteilhafte Wirkung aufweist.
  • Da die Schaltungsstruktur der Literatur 1 den Zweck verfolgt, die Datenhaltezeit und die Lesegeschwindigkeit eines DRAMs zu verbessern, ist die Anzahl der Speicherzellen groß und eine Bit-Leseleitung (RBL), die mit einem Ausgang der Speicherzelle verbunden ist, weist eine große parasitäre Kapazität auf. Im Gegensatz dazu, wird in der Gruppe 720a ein Signal OUT in ein Gate eines CMOS geleitet, so dass die parasitäre Kapazität des Ausgangs der Gruppe 720a kleiner ist als jener in der Literatur 1. Somit weist die Gruppe 720a auch einen zweiten Verstärkungseffekt, bei dem das Potential des Signals OUT durch eine Kapazität Cgd, die zwischen dem Drain und dem Gate erzeugt wird, erhöht wird, und einen Anstieg des Potentials des Knotens FD aufgrund der Kapazität Cgs des Transistors 702 auf. Mit anderen Worten erhöht sich, wenn die Gruppe 720a als Switch-Schaltung zum Steuern der Verbindung zwischen den Leitungen verwendet wird, die Schaltgeschwindigkeit aufgrund der zweiten Verstärkungswirkung noch stärker. Darüberhinaus kann die Gruppe 720a das erhöhte Potential des Knotens FD mit weniger Transistoren als in der Literatur 2 halten.
  • Zum Nachweis der zuvor beschriebenen Verstärkungswirkung wurden zwei Arten von 101-stufigen Ringoszillator-(RO)-Schaltungs-TEGs, die die Gruppe 720a oder die Gruppe 720b an einem Ausgang einer jeder Stufe enthalten, hergestellt und die Verzögerungszeit der Gruppe 720a oder der Gruppe 720b aus der Schwingungsfrequenz bestimmt. Die Kanalbreiten W eines n-Kanal-Transistors und eines p-Kanal-Transistors eines Inverters, der in der RO-Schaltungs-TEG enthalten ist, betrugen jeweils 16 μm und 32 μm. Die Kanalbreiten W des Transistors 702, der in den Gruppen 720a und 720b enthalten ist, betrugen 16 μm. Die Kanalbreite W des Transistors 701, der in der Gruppe 720a enthalten ist, betrug 4 μm, und jene des Transistors 701, die in der Gruppe 720b enthalten ist, betrug 8 μm. Die Kanalbreiten W eines n-Kanal-Transistors und eines p-Kanal-Transistors, die in den Invertern 780 und 781 in der Gruppe 720b enthalten sind, betrugen jeweils 4 μm und 8 μm. Die Kanallängen L aller n-Kanal- und p-Kanal-Transistoren, die einen Siliziumfilm aufweisen, betrugen 0,5 μm. Für den Transistor 701 in der Gruppe 720a wurde ein Transistor verwendet, der einen CAAC-OS-Film mit einem Oxid auf In-Ga-Zn-Basis aufweist und eine Kanallänge L von 1 μm umfasst. Der Transistor 701 wurde über dem Transistor mit dem Siliziumfilm gestapelt.
  • Die Verzögerungszeit pro Stufe des RO in Hinblick auf eine Übersteuerungsspannung, die eine Differenz zwischen einer Versorgungsspannung (VDDRO) in dem RO-Schaltungs-TEG und einer Versorgungsspannung (VDDMEM) in den Invertern 780 und 781 der Gruppe 720b ist, wurde gemessen. Es sei angemerkt, dass der Unterschied zwischen einem Potential mit hohem Pegel und einem Potential mit niedrigem Pegel, die den Leitungen 721 und 722 zugeführt wurden, VDDMEM entspricht.
  • 17 zeigt die Messergebnisse der Verzögerungszeit. In 17 zeigt die horizontale Achse die Überspannungssteuerung (mV) und die vertikale Achse zeigt die Verzögerungszeit pro Stufe des RO. Es sei angemerkt, dass die Verzögerungszeit auf der vertikalen Achse in 17 relativ zu einer gemessenen Verzögerungszeit ermittelt ist, wobei VDDRO 2,00 V und eine Überspannungssteuerung 0 V beträgt. In der 17 zeigen die durchgezogenen Linien eine Verzögerungszeit mit VDDRO von 2,00 V; die strichpunktierten Linien eine Verzögerungszeit mit VDDRO von 2,25 V; und die Kettenlinien eine Verzögerungszeit mit VDDRO von 2,50 V.
  • Wie in 17 gezeigt, wurde bestätigt, dass die Verzögerungszeit der RO-Schaltung in der Gruppe 720a kürzer ist als jene der RO-Schaltung in der Gruppe 720b, und dass die Verzögerungszeit von den Strukturen der Gruppen 720a und 720b abhängt.
  • Ferner zeigt 17, dass in der Gruppe 720b der Übersteuerungseffekt bei der Erhöhung der Schaltgeschwindigkeit durch eine Zunahme der Übersteuerungsspannung stärker ausgebildet ist, wenn VDDRO niedriger ist. Jedoch ist die Schaltgeschwindigkeit der Gruppe 720b nicht höher als jene der Gruppe 720a, selbst wenn eine Übersteuerungsspannung von mehr als 20% der VDDRO angelegt wird. Es sei angemerkt, dass beim Schreiben der Konfigurationsdaten in die Gruppe 720a das Potential des Knotens FD aufgrund der Schwellenspannung des Transistors 701 abgesenkt wird und somit niedriger als VDDMEM wird. Dennoch ist es erwähnenswert, dass die Gruppe 720a, an die keine Übersteuerungsspannung angelegt wird, eine höhere Schaltgeschwindigkeit erreicht als die Gruppe 720b, an die eine Übersteuerungsspannung angelegt wird.
  • Es wird auch bestätigt, dass mit derselben Übersteuerungsspannung der Leistungsverbrauch der in der Gruppe 720a enthaltenen RO-Schaltung geringer ist als der in der Gruppe 720b enthaltenen RO-Schaltung.
  • Durch eine SPICE-Simulation für den RO-Schaltungs-TEG wurde eine Erhöhung des Potentials des Knotens FD mit einem Anstieg des Potentials des Signals IN in der RO-Schaltung, die in der Gruppe 720a enthalten ist, ermittelt. Bei der Simulation betrug VDDRO 2,5 V. Die Simulationsergebnisse zeigen, dass sich mit dem Anstieg des Potentials des Signals IN das Potential des Knotens FD um 0,75 V erhöht, wenn die Konfigurationsdaten den Wert ”1” aufweisen, und um 0,07 V erhöht, wenn die Konfigurationsdaten den Wert ”0” aufweisen.
  • Wie zuvor erwähnt, wurde gezeigt, dass eine Halbleitervorrichtung mit der Gruppe 720a eine hohe Leistung, wie beispielsweise einen geringen Stromverbrauch und eine hohe Schaltgeschwindigkeit, erzielt, selbst wenn die Halbleitervorrichtung eine einzige Stromversorgungsspannung, ohne Verwendung einer Übersteuerungsspannung, verwendet.
  • Diese Ausführungsform kann mit jeder der anderen Ausführungsformen in geeigneter Weise kombiniert werden.
  • Bezugszeichenliste
    • 30: LUT, 31: Multiplexer, 32: Multiplexer, 33: Multiplexer, 34: Multiplexer, 35: Multiplexer, 36: Multiplexer, 37: Multiplexer, 40: LUT, 41: Multiplexer, 42: Multiplexer, 43: Multiplexer, 44: ODER-Schaltung, 51: Transistor, 52: Inverter, 53: Inverter, 54: Inverter, 60: Schalter, 61a: erster Transistor, 61b: erster Transistor, 61c: erster Transistor, 62a: zweiter Transistor, 62b: zweiter Transistor, 62c: zweiter Transistor, 63_1: Leitung, 63_2: Leitung, 64_1a: Leitung, 64_1b: Leitung, 64_1c: Leitung, 64_2a: Leitung, 64_2b: Leitung, 64_2c: Leitung, 65a: Leitung, 65b: Leitung, 65c: Leitung, 65_1a: Leitung, 65_1b: Leitung, 65_1c: Leitung, 65_2a: Leitung, 65_2b: Leitung, 65_2c: Leitung, 66a: Kondensator, 66b: Kondensator, 66c: Kondensator, 101: Logik-Array, 102: programmierbares Logikelement, 103a: horizontale Leitungsgruppe, 103b: vertikale Leitungsgruppe, 104: Schaltbox, 105: Ausgangsanschluss, 106: Schaltergruppe, 110: Leitung, 111: Leitung, 112: Schalter, 113: Schalter, 114: Schalter, 115: Schalter, 116: Schalter, 117: Schalter, 200: Schalter, 201a: erster Transistor, 201b: erster Transistor, 201c: erster Transistor, 202a: zweiter Transistor, 202b: zweiter Transistor, 202c: zweiter Transistor, 203a: Knoten, 203b: Knoten, 203c: Knoten, 204a: Kondensator, 204b: Kondensator, 204c: Kondensator, 205a: Leitung, 205b: Leitung, 205c: Leitung, 206a: Leitung, 206b: Leitung, 206c: Leitung, 207: Leitung, 210: Leitung, 211: Leitung, 212: programmierbares Logikelement, 213: Lookup-Tabelle, 214: Flip-Flop, 215: UND-Schaltung, 216: Leitung, 217: Leitung, 218: programmierbares Logikelement, 219: Lookup-Tabelle, 220: Flip-Flop, 221: UND-Schaltung, 230: Gruppe 231: Gruppe 232: Gruppe 300: Schalter, 301a: erster Transistor, 301b: erster Transistor, 301c: erster Transistor, 302a: zweiter Transistor, 302b: zweiter Transistor, 302c: zweiter Transistor, 303a: Knoten, 303b: Knoten, 303c: Knoten, 304a: Kondensator, 304b: Kondensator, 304c: Kondensator, 305a: Leitung, 305b: Leitung, 305c: Leitung, 306a: Leitung, 306b: Leitung, 306c: Leitung, 307: Leitung, 310: Leitung, 311: Leitung, 312: programmierbares Logikelement, 313: Lookup-Tabelle, 314: Flip-Flop, 315: UND-Schaltung, 316: Leitung, 317: Leitung, 318: programmierbares Logikelement, 319: Lookup-Tabelle, 320: Flip-Flop, 321: UND-Schaltung, 330: Gruppe 331: Gruppe, 332: Gruppe 400: Schalter, 401a: erster Transistor, 401b: erster Transistor, 401n: erster Transistor, 402a: zweiter Transistor, 402b: zweiter Transistor, 402n: zweiter Transistor, 403a: Knoten, 403b: Knoten, 403n: Knoten, 404a: Kondensator, 404b: Kondensator, 404n: Kondensator, 405a: Leitung, 405b: Leitung, 405n: Leitung, 406a: Leitung, 406b: Leitung, 406n: Leitung, 407: Leitung, 410: Leitung, 411: Leitung, 412: programmierbares Logikelement, 413: Lookup Tabelle 414: Flip-Flop, 415: UND-Schaltung, 418: programmierbares Logikelement, 419: Lookup-Tabelle, 420: Flip-Flop, 421: UND-Schaltung, 430: Gruppe 431: Gruppe 432: Gruppe 500: Schalter, 501a: erster Transistor, 501b: erster Transistor, 502a: zweiter Transistor, 502b: zweiter Transistor, 503a: Knoten, 503b: Knoten, 504a: Kondensator, 504b: Kondensator, 505a: Leitung, 505b: Leitung, 506a: Leitung, 506b: Leitung, 507: Leitung, 510: Leitung, 511: Leitung, 512: programmierbares Logikelement, 513: Lookup-Tabelle, 514: Flip-Flop, 515: UND-Schaltung, 518: programmierbares Logikelement, 519: Lookup-Tabelle, 520: Flip-Flop, 521: UND-Schaltung, 530: Gruppe 531: Gruppe 540: Transistor, 600: Schalter, 601a: erster Transistor, 601b: erster Transistor, 601c: erster Transistor, 602a: zweiter Transistor, 602b: zweiter Transistor, 602c: zweiter Transistor, 603a: Knoten, 603b: Knoten, 603c: Knoten, 605a: Leitung, 605b: Leitung, 605c: Leitung, 606a: Leitung, 606b: Leitung, 606c: Leitung, 607: Leitung, 608a: dritter Transistor, 608b: dritter Transistor, 608c: dritter Transistor, 610: Leitung, 611: Leitung, 612: programmierbares Logikelement, 613: Lookup-Tabelle, 614: Flip-Flop, 615: UND-Schaltung, 616: Leitung, 617: Leitung, 618: programmierbares Logikelement, 619: Lookup-Tabelle, 620: Flip-Flop, 621: UND-Schaltung, 630: Gruppe 631: Gruppe 632: Gruppe 701: Transistor, 702: Transistor, 720a: Gruppe, 720b: Gruppe 721: Leitung, 722: Leitung, 780: Inverter, 781: Inverter, 900: Substrat, 901: zweiter Transistor, 902: erster Transistor, 903: Kondensator, 904: Wanne, 905: STI, 906: Verunreinigungsgebiet, 907: Gate-Isolierfilm, 908: Gateelektrodenfilm, 909: Seitenwand-Isolierfilm, 910: Isolierfilm, 911: Isolierfilm, 912: Isolierfilm, 913: Kontaktstecker, 914: Leitungsschicht, 915: Kontaktstecker, 916: Leitungsschicht, 917: Kontaktstecker, 918: Leitungsschicht, 919: Isolierfilm, 920: Isolierfilm, 921: Kontaktstecker, 922: Leitungsschicht, 923: Backgate-Elektrodenschicht, 924: Isolierfilm, 925: Kontaktstecker, 926: Oxid-Halbleiterfilm, 927: Source-Elektrodenschicht, 928: Drain-Elektrodenschicht, 929: Gate-Isolierfilm, 930: Gateelektrodenschicht, 931: obere Elektrodenschicht, 932: Isolierfilm, 933: Isolierfilm, 934: Isolierfilm, 935: Kontaktstecker, 936: Leitungsschicht, 937: Schutzisolierfilm, 5001: Gehäuse, 5002: Gehäuse, 5003: Anzeigebereich, 5004: Anzeigebereich, 5005: Mikrofon, 5006: Lautsprecher, 5007: Betriebstaste, 5008: Fühler, 5101: Karosserie, 5102: Rad, 5103: Armaturenbrett, 5104: Licht, 5301: Gehäuse, 5302: Kühlschranktür, 5303: Gefrierschranktür, 5401: Gehäuse, 5402: Anzeigebereich, 5403: Tastatur, 5404: Zeigevorrichtung, 5601: Gehäuse, 5602: Gehäuse, 5603: Anzeigebereich, 5604: Anzeigebereich, 5605: Gelenk, 5606: Betriebstaste, 5801: Gehäuse, 5802: Gehäuse, 5803: Anzeigebereich, 5804: Betriebstaste, 5805: Linse, 5806: Gelenk, IN1: Eingangsanschluss, IN2: Eingangsanschluss, IN3: Eingangsanschluss, IN4: Eingangsanschluss, A1: Steueranschluss A2: Eingangsanschluss, A3: Eingangsanschluss, A4: Eingangsanschluss, A5: Eingangsanschluss, A6: Steueranschluss A7: Eingangsanschluss, A8: Eingangsanschluss, M1: Eingangsanschluss, M2: Eingangsanschluss, M3: Eingangsanschluss, M4: Eingangsanschluss, M5: Eingangsanschluss, M6: Eingangsanschluss, M7: Eingangsanschluss, M8: Eingangsanschluss, OUT: Ausgangsanschluss
  • Diese Anmeldung beruht auf der am 2. Mai 2012 beim japanischen Patentamt eingereichten japanischen Patentanmeldung Nr. 2012-105031 , deren gesamter Inhalt hiermit durch Bezugnahme aufgenommen ist.

Claims (20)

  1. Halbleitervorrichtung, umfassend: einen Schalter; und ein erstes programmierbares Logikelement und ein zweites programmierbares Logikelement, wobei der Schalter aufweist: eine zweite Leitung; und eine Vielzahl von Schaltungsgruppen, wobei jede der Vielzahl von Schaltungsgruppen umfasst: eine erste Leitung; einen ersten Transistor, wobei ein Gate des ersten Transistors elektrisch mit der ersten Leitung verbunden ist und ein Source des ersten Transistors elektrisch mit der zweiten Leitung verbunden ist; und einen zweiten Transistor, wobei ein Gate des zweiten Transistors elektrisch mit einem Drain des ersten Transistors verbunden ist, wobei Sources der zweiten Transistoren der Vielzahl von Schaltungsgruppen miteinander elektrisch verbunden sind, wobei Drains der zweiten Transistoren der Vielzahl von Schaltungsgruppen miteinander elektrisch verbunden sind, wobei das erste programmierbare Logikelement elektrisch mit den Sources der zweiten Transistoren der Vielzahl von Schaltungsgruppen verbunden ist, und wobei das zweite programmierbare Logikelement elektrisch mit den Drains der zweiten Transistoren der Vielzahl von Schaltungsgruppen verbunden ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei jede der Vielzahl von Schaltungsgruppen ferner einen Kondensator und eine dritte Leitung umfasst, und wobei eine der Elektroden des Kondensators elektrisch mit dem Gate des zweiten Transistors verbunden ist und die andere Elektrode des Kondensators elektrisch mit der dritten Leitung verbunden ist.
  3. Halbleitervorrichtung nach Anspruch 1, wobei der erste Transistor einen Oxid-Halbleiter in einem Kanalbildungsgebiet umfasst, und wobei der zweite Transistor Silizium in einem Kanalausbildungsgebiet umfasst.
  4. Halbleitervorrichtung nach Anspruch 1, wobei die Anzahl der Vielzahl von Schaltungsgruppen 2 beträgt.
  5. Halbleitervorrichtung nach Anspruch 1, wobei der zweite Transistor ein p-Kanal-Transistor ist.
  6. Halbleitervorrichtung nach Anspruch 1, wobei ein Source des dritten Transistors elektrisch mit den Sources der zweiten Transistoren der Vielzahl von Schaltungsgruppen verbunden ist, und wobei ein Drain des dritten Transistors elektrisch mit den Drains der zweiten Transistoren der Vielzahl von Schaltungsgruppen verbunden ist.
  7. Halbleitervorrichtung nach Anspruch 1, wobei der erste Transistor ist über dem zweiten Transistor angeordnet ist.
  8. Elektronische Vorrichtung, die die Halbleitervorrichtung gemäß Anspruch 1 umfasst.
  9. Halbleitervorrichtung, umfassend: einen Schalter; und ein erstes programmierbares Logikelement und ein zweites programmierbares Logikelement, wobei der Schalter aufweist: eine zweite Leitung; und eine Vielzahl von Schaltungsgruppen, wobei jede der Vielzahl von Schaltungsgruppen umfasst: eine erste Leitung und eine dritte Leitung; einen ersten Transistor, wobei ein Gate des ersten Transistors elektrisch mit der ersten Leitung verbunden ist und ein Source des ersten Transistors elektrisch mit der zweiten Leitung verbunden ist; einen zweiten Transistor, wobei ein Gate des zweiten Transistors ist elektrisch mit einem Drain des ersten Transistors verbunden ist; und einen dritten Transistor, wobei ein Source des dritten Transistors elektrisch mit einem Drain des zweiten Transistors verbunden ist und ein Gate des dritten Transistors elektrisch mit der dritten Leitung verbunden ist, wobei Sources der zweiten Transistoren der Vielzahl von Schaltungsgruppen elektrisch miteinander verbunden sind, wobei Drains der dritten Transistoren der Vielzahl von Schaltungsgruppen elektrisch miteinander verbunden sind, wobei das erste programmierbare Logikelement elektrisch mit den Sources der zweiten Transistoren der Vielzahl von Schaltungsgruppen verbunden ist, und wobei das zweite programmierbare Logikelement elektrisch mit den Drains der dritten Transistoren der Vielzahl von Schaltungsgruppen verbunden ist.
  10. Halbleitervorrichtung nach Anspruch 9, wobei der erste Transistor einen Oxid-Halbleiter in einem Kanalbildungsgebiet umfasst, und wobei der zweite Transistor und der dritte Transistor Silizium in einem Kanalbildungsgebiet umfassen.
  11. Halbleitervorrichtung nach Anspruch 9, wobei die Anzahl der Vielzahl von Schaltungsgruppen 2 beträgt.
  12. Halbleitervorrichtung nach Anspruch 9, wobei der zweite Transistor und der dritte Transistor jeweils ein p-Kanal-Transistor ist.
  13. Halbleitervorrichtung nach Anspruch 9, wobei der erste Transistor über dem zweiten Transistor angeordnet ist.
  14. Elektronische Vorrichtung, die die Halbleitervorrichtung nach Anspruch 9 umfasst.
  15. Halbleitervorrichtung, umfassend: einen Schalter; und ein erstes programmierbares Logikelement und ein zweites programmierbares Logikelement, wobei der Schalter eine Vielzahl von Schaltungsgruppen umfasst, von denen jede einen ersten Transistor und einen zweiten Transistor aufweist, wobei in jeder der Vielzahl von Schaltungsgruppen ein Gate des zweiten Transistors elektrisch mit einem Drain des ersten Transistors verbunden ist, wobei die zweiten Transistoren der Vielzahl von Schaltungsgruppen miteinander elektrisch parallel geschaltet sind, und wobei der Schalter so konfiguriert ist, dass eine elektrische Verbindung zwischen dem ersten programmierbaren Logikelement und dem zweiten programmierbaren Logikelement durch Auswählen einer der Vielzahl von Schaltungsgruppen ermittelt wird.
  16. Halbleitervorrichtung nach Anspruch 15, wobei ein Knoten zwischen dem Gate des zweiten Transistors und dem Drain des ersten Transistors so konfiguriert ist, dass sich dieser in einem schwimmenden Zustand befindet, wenn sich der erste Transistor in einem Aus-Zustand befindet.
  17. Halbleitervorrichtung nach Anspruch 15, wobei der erste Transistor einen Oxid-Halbleiter in einem Kanalbildungsgebiet umfasst, und wobei der zweite Transistor Silizium in einem Kanalausbildungsgebiet aufweist.
  18. Halbleitervorrichtung nach Anspruch 15, wobei Sources der zweiten Transistoren der Vielzahl von Schaltungsgruppen elektrisch miteinander verbunden sind, wobei Drains der zweiten Transistoren der Vielzahl von Schaltungsgruppen elektrisch miteinander verbunden sind, wobei das erste programmierbare Logikelement elektrisch mit den Sources der zweiten Transistoren der Vielzahl von Schaltungsgruppen verbunden ist, und wobei das zweite programmierbare Logikelement elektrisch mit den Drains der zweiten Transistoren der Vielzahl von Schaltungsgruppen verbunden ist.
  19. Halbleitervorrichtung nach Anspruch 15, wobei der erste Transistor über dem zweiten Transistor angeordnet ist.
  20. Elektronische Vorrichtung, die die Halbleitervorrichtung nach Anspruch 15 umfasst.
DE112013002281.8T 2012-05-02 2013-04-15 Programmierbare Logikvorrichtung Pending DE112013002281T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012105031 2012-05-02
JP2012-105031 2012-05-02
PCT/JP2013/061696 WO2013164958A1 (en) 2012-05-02 2013-04-15 Programmable logic device

Publications (1)

Publication Number Publication Date
DE112013002281T5 true DE112013002281T5 (de) 2015-03-05

Family

ID=49512079

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112013002281.8T Pending DE112013002281T5 (de) 2012-05-02 2013-04-15 Programmierbare Logikvorrichtung

Country Status (8)

Country Link
US (2) US8970251B2 (de)
JP (1) JP6161387B2 (de)
KR (1) KR101978932B1 (de)
CN (2) CN104247268B (de)
DE (1) DE112013002281T5 (de)
SG (2) SG11201505224PA (de)
TW (1) TWI590386B (de)
WO (1) WO2013164958A1 (de)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9654107B2 (en) 2012-04-27 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Programmable LSI
WO2013176199A1 (en) 2012-05-25 2013-11-28 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device and semiconductor device
JP6250955B2 (ja) * 2012-05-25 2017-12-20 株式会社半導体エネルギー研究所 半導体装置の駆動方法
JP6377317B2 (ja) 2012-05-30 2018-08-22 株式会社半導体エネルギー研究所 プログラマブルロジックデバイス
KR102107591B1 (ko) * 2012-07-18 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 소자 및 프로그래머블 로직 디바이스
KR102102589B1 (ko) * 2012-10-17 2020-04-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 프로그램 가능한 논리 장치
JP6254834B2 (ja) 2012-12-06 2017-12-27 株式会社半導体エネルギー研究所 半導体装置
TWI611419B (zh) 2012-12-24 2018-01-11 半導體能源研究所股份有限公司 可程式邏輯裝置及半導體裝置
KR102125593B1 (ko) 2013-02-13 2020-06-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 프로그래머블 로직 디바이스 및 반도체 장치
US8952723B2 (en) 2013-02-13 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device and semiconductor device
US8947121B2 (en) 2013-03-12 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
JP6272713B2 (ja) 2013-03-25 2018-01-31 株式会社半導体エネルギー研究所 プログラマブルロジックデバイス及び半導体装置
TWI621337B (zh) * 2013-05-14 2018-04-11 半導體能源研究所股份有限公司 信號處理裝置
TWI638519B (zh) 2013-05-17 2018-10-11 半導體能源研究所股份有限公司 可程式邏輯裝置及半導體裝置
TW201513128A (zh) * 2013-07-05 2015-04-01 Semiconductor Energy Lab 半導體裝置
US9385054B2 (en) 2013-11-08 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing device and manufacturing method thereof
JP6426437B2 (ja) * 2013-11-22 2018-11-21 株式会社半導体エネルギー研究所 半導体装置
TWI637484B (zh) 2013-12-26 2018-10-01 日商半導體能源研究所股份有限公司 半導體裝置
US9379713B2 (en) * 2014-01-17 2016-06-28 Semiconductor Energy Laboratory Co., Ltd. Data processing device and driving method thereof
US9721968B2 (en) 2014-02-06 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic component, and electronic appliance
US9384813B2 (en) 2014-02-07 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device applicable to a multi-context programmable logic device
JP2015172991A (ja) 2014-02-21 2015-10-01 株式会社半導体エネルギー研究所 半導体装置、電子部品、及び電子機器
US9294096B2 (en) * 2014-02-28 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6625328B2 (ja) * 2014-03-06 2019-12-25 株式会社半導体エネルギー研究所 半導体装置の駆動方法
US9419622B2 (en) * 2014-03-07 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
SG11201606645VA (en) * 2014-03-07 2016-09-29 Semiconductor Energy Lab Co Ltd Method for driving semiconductor device
JP6677449B2 (ja) * 2014-03-13 2020-04-08 株式会社半導体エネルギー研究所 半導体装置の駆動方法
JP6541376B2 (ja) 2014-03-13 2019-07-10 株式会社半導体エネルギー研究所 プログラマブルロジックデバイスの動作方法
US9842842B2 (en) * 2014-03-19 2017-12-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and semiconductor device and electronic device having the same
TWI643457B (zh) * 2014-04-25 2018-12-01 日商半導體能源研究所股份有限公司 半導體裝置
US9401364B2 (en) 2014-09-19 2016-07-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic component, and electronic device
JP6645793B2 (ja) 2014-10-17 2020-02-14 株式会社半導体エネルギー研究所 半導体装置
WO2016092416A1 (en) * 2014-12-11 2016-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, and electronic device
TWI662792B (zh) 2015-01-29 2019-06-11 日商半導體能源研究所股份有限公司 半導體裝置、電子組件及電子裝置
US9954531B2 (en) 2015-03-03 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Electronic device
KR102643895B1 (ko) 2015-10-30 2024-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 부품, 및 전자 기기
KR20180081732A (ko) 2015-11-13 2018-07-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 부품, 및 전자 기기
KR20170061602A (ko) * 2015-11-26 2017-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
JP6917168B2 (ja) 2016-04-01 2021-08-11 株式会社半導体エネルギー研究所 半導体装置
DE102016107311B3 (de) * 2016-04-20 2017-08-31 Infineon Technologies Ag Elektronische schaltung mit halbleitervorrichtung mit transistorzelleinheiten mit verschiedenen schwellspannungen
CN106054675B (zh) * 2016-06-02 2018-09-04 佛山市顺德区美的电热电器制造有限公司 电器的语音控制方法、语音控制装置和电器
KR102446134B1 (ko) 2016-07-29 2022-09-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 시스템, 및 전자 기기
WO2018033834A1 (en) 2016-08-19 2018-02-22 Semiconductor Energy Laboratory Co., Ltd. Method for controlling power supply in semiconductor device
WO2018069787A1 (en) 2016-10-14 2018-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, broadcasting system, and electronic device
US10320390B1 (en) * 2016-11-17 2019-06-11 X Development Llc Field programmable gate array including coupled lookup tables
CN110164861B (zh) * 2018-02-14 2023-04-18 成真股份有限公司 现场可编程闸极阵列集成电路芯片
KR102051850B1 (ko) * 2018-04-26 2019-12-04 한국타이어앤테크놀로지주식회사 불규칙 마모 억제 타이어
JP7037528B2 (ja) * 2019-09-12 2022-03-16 株式会社東芝 集積回路およびそのテスト方法ならびに電子機器
CN112073062B (zh) * 2020-07-29 2024-05-24 南京航空航天大学 一种基于fpga开关矩阵的可编程环形振荡器及puf结构
KR20220036139A (ko) * 2020-09-15 2022-03-22 삼성전자주식회사 유전체 박막, 이를 포함하는 집적 소자, 및 상기 유전체 박막의 제조방법
JP7364635B2 (ja) 2021-09-27 2023-10-18 矢崎総業株式会社 端子挿入方法及び端子挿入装置

Family Cites Families (130)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4870302A (en) 1984-03-12 1989-09-26 Xilinx, Inc. Configurable electrical circuit having configurable logic elements and configurable interconnects
USRE34363E (en) * 1984-03-12 1993-08-31 Xilinx, Inc. Configurable electrical circuit having configurable logic elements and configurable interconnects
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
US4609986A (en) 1984-06-14 1986-09-02 Altera Corporation Programmable logic array device using EPROM technology
US4642487A (en) 1984-09-26 1987-02-10 Xilinx, Inc. Special interconnect for configurable logic array
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US5760602A (en) * 1996-01-17 1998-06-02 Hewlett-Packard Company Time multiplexing a plurality of configuration settings of a programmable switch element in a FPGA
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JP3106998B2 (ja) * 1997-04-11 2000-11-06 日本電気株式会社 メモリ付加型プログラマブルロジックｌｓｉ
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002374165A (ja) 2001-06-13 2002-12-26 Hitachi Ltd 半導体集積回路装置および製造方法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
EP1443130B1 (de) 2001-11-05 2011-09-28 Japan Science and Technology Agency Homologer einkristalliner dünner film mit natürlichem supergitter, herstellungsverfahren dafür und vorrichtung, bei der der einkristalline dünne film verwendet wird
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7088606B2 (en) 2004-03-10 2006-08-08 Altera Corporation Dynamic RAM storage techniques
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
EP1737044B1 (de) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphes oxid und dünnfilmtransistor
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1812969B1 (de) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Feldeffekttransistor mit amorphem oxid
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
KR20070097051A (ko) 2004-11-30 2007-10-02 동경 엘렉트론 주식회사 동적으로 재구성 가능한 프로세서
TW200617703A (en) * 2004-11-30 2006-06-01 Tokyo Electron Ltd Dynamically reconfigurable processor
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
JP2005323399A (ja) 2005-07-11 2005-11-17 Fuji Xerox Co Ltd プログラマブル論理回路装置、情報処理システム、プログラマブル論理回路装置への回路の再構成方法、プログラマブル論理回路装置用の回路情報の圧縮方法。
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP3614442A3 (de) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Halbleiterbauelement mit halbleiteroxidschicht und herstellungsverfahren dafür
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
US7277351B2 (en) * 2005-11-17 2007-10-02 Altera Corporation Programmable logic device memory elements with elevated power supply levels
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US7486111B2 (en) 2006-03-08 2009-02-03 Tier Logic, Inc. Programmable logic devices comprising time multiplexed programmable interconnect
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7629812B2 (en) * 2007-08-03 2009-12-08 Dsm Solutions, Inc. Switching circuits and methods for programmable logic devices
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US9946667B2 (en) * 2008-11-12 2018-04-17 Microchip Technology Incorporated Microcontroller with configurable logic array
JP5781720B2 (ja) 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
KR20190006091A (ko) 2009-10-29 2019-01-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101928723B1 (ko) 2009-11-20 2018-12-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101745749B1 (ko) 2010-01-20 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101899880B1 (ko) 2011-02-17 2018-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 프로그래머블 ｌｓｉ
KR101946360B1 (ko) 2011-05-16 2019-02-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 프로그래머블 로직 디바이스
US9673823B2 (en) 2011-05-18 2017-06-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
US8779799B2 (en) 2011-05-19 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Logic circuit
US8581625B2 (en) 2011-05-19 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
US9762246B2 (en) 2011-05-20 2017-09-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with a storage circuit having an oxide semiconductor
JP5820336B2 (ja) 2011-05-20 2015-11-24 株式会社半導体エネルギー研究所 半導体装置
JP6125850B2 (ja) 2012-02-09 2017-05-10 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US9654107B2 (en) 2012-04-27 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Programmable LSI
JP6377317B2 (ja) 2012-05-30 2018-08-22 株式会社半導体エネルギー研究所 プログラマブルロジックデバイス

Also Published As

Publication number Publication date
US8970251B2 (en) 2015-03-03
KR101978932B1 (ko) 2019-05-16
WO2013164958A1 (en) 2013-11-07
KR20150017713A (ko) 2015-02-17
CN104247268A (zh) 2014-12-24
JP6161387B2 (ja) 2017-07-12
US20130293263A1 (en) 2013-11-07
CN104247268B (zh) 2016-10-12
SG10201608665WA (en) 2016-12-29
TWI590386B (zh) 2017-07-01
TW201403760A (zh) 2014-01-16
US9379706B2 (en) 2016-06-28
SG11201505224PA (en) 2015-08-28
US20150171865A1 (en) 2015-06-18
JP2013251894A (ja) 2013-12-12
CN106298772A (zh) 2017-01-04

Similar Documents

Publication Publication Date Title
DE112013002281T5 (de) Programmierbare Logikvorrichtung
DE112012001395B4 (de) Signalverarbeitungsschaltung
US9680476B2 (en) Programmable logic device
DE112011104002B4 (de) Oxidhalbleiterschicht
US9209795B2 (en) Signal processing device and measuring method
DE102013207217A1 (de) Programmierbare LSI
DE112014005151B3 (de) Programmierbare logische Vorrichtung und Halbleitervorrichtung
DE112015004644T5 (de) Logikschaltung, Verarbeitungseinheit, elektronisches Bauelement und elektronische Vorrichtung
DE112012002113T5 (de) Programmierbarer Logikbaustein
DE112012002760T5 (de) Programmierbarer Logikbaustein
DE112012004307B4 (de) Halbleitervorrichtung
DE112015002423T5 (de) Herstellungsverfahren einer Halbleitervorrichtung
DE112012000601T5 (de) Verfahren zum Herstellen einer Halbleitervorrichtung sowie Halbleitervorrichtung
DE112011100841T5 (de) Halbleitervorrichtung und verfahren zur herstellung der halbleitervorrichtung
DE102012224361A1 (de) Pegelverschieberschaltung und integrierte Halbleiterschaltung
DE112018002191T5 (de) Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
DE112018006639T5 (de) Speichervorrichtung
DE112018000887T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE102013227153A1 (de) Programmierbare logische Vorrichtung und Halbleitervorrichtung
DE112015001241T5 (de) Analoge Rechenschaltung, Halbleitervorrichtung und elektronische Vorrichtung
DE112019003445T5 (de) Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
DE112016000926T5 (de) Speichersystem und Informationsverarbeitungssystem
DE112020004415T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE112018000776T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen dieser
DE112018001745T5 (de) Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R130 Divisional application to

Ref document number: 112013007595

Country of ref document: DE

R016 Response to examination communication