DE102012224361A1 - Pegelverschieberschaltung und integrierte Halbleiterschaltung - Google Patents

Pegelverschieberschaltung und integrierte Halbleiterschaltung Download PDF

Info

Publication number
DE102012224361A1
DE102012224361A1 DE102012224361A DE102012224361A DE102012224361A1 DE 102012224361 A1 DE102012224361 A1 DE 102012224361A1 DE 102012224361 A DE102012224361 A DE 102012224361A DE 102012224361 A DE102012224361 A DE 102012224361A DE 102012224361 A1 DE102012224361 A1 DE 102012224361A1
Authority
DE
Germany
Prior art keywords
transistor
power supply
inverter circuit
gate electrode
supply potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102012224361A
Other languages
English (en)
Other versions
DE102012224361B4 (de
Inventor
Kazuaki Ohshima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of DE102012224361A1 publication Critical patent/DE102012224361A1/de
Application granted granted Critical
Publication of DE102012224361B4 publication Critical patent/DE102012224361B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L5/00—Automatic control of voltage, current, or power
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Logic Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Shift Register Type Memory (AREA)

Abstract

Eine Pegelverschieberschaltung mit einer einfacheren Struktur wird zur Verfügung gestellt. Die Pegelverschieberschaltung umfasst: einen ersten Transistor, an dessen Source-Elektrode und dessen erste Gate-Elektrode ein erstes Leistungsversorgungspotenzial angelegt wird und an dessen zweite Gate-Elektrode ein zweites Leistungsversorgungspotenzial angelegt wird; und eine Wechselrichterschaltung, an die ein erstes Eingangssignal angelegt wird, zu der ein Potenzial, das durch Abziehen der Menge an Veränderung der Schwellenspannung des ersten Transistors von dem ersten Leistungsversorgungspotenzial erhalten wird, oder ein drittes Leistungsversorgungspotenzial als eine Leistungsversorgungsspannung zugeführt wird, und aus der ein erstes Ausgangssignal ausgegeben wird. Ein Kanalbereich des ersten Transistors ist in einem Oxidhalbleiterfilm ausgebildet.

Description

  • Hintergrund der Erfindung
  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf einen Pegelverschieber, bei dem ein Transistor verwendet wird. Außerdem bezieht sich die Erfindung auf ein Ansteuerverfahren dafür.
  • 2. Beschreibung des Standes der Technik
  • In den letzten Jahren werden zum Herstellen der elektronischen Geräte mit höheren Leistungen integrierte Halbleiterschaltungen wie z. B. LSI entwickelt, in dem eine Vielzahl von Funktionen aufweisende Schaltungen wie z. B. ein Hauptprozessor (central processing unit: CPU) und ein Speicher in einem Chip eingebaut sind. Man erwartet, dass die Leistungsversorgungsspannung für solche integrierten Schaltungen verringert wird, damit der Energieverbrauch reduziert wird. In dem Fall, in dem Signale zwischen den eine Vielzahl von Funktionen aufweisenden Schaltungen, deren Leistungsversorgungsspannungen voneinander unterschiedlich sind, gesendet und empfangen werden, ist es erforderlich, Pegel der Signale umzusetzen.
  • Hinsichtlich eines Verfahrens zum Umsetzen des Pegels offenbart das Patentdokument 1 eine Pegelverschieberschaltung, bei der ein Gate und ein Drain eines n-Kanal-MOS-Transistors gemeinsam mit einer Leistungsversorgungsspannung VDD verbunden sind und eine Source des n-Kanal-MOS-Transistors mit einem leistungsversorgungsseitigen Schaltungsanschluss einer CMOS-Wechselrichterschaltung verbunden ist. Bei der Pegelverschieberschaltung, die in dem Patentdokument 1 offenbart ist, wird die Schwellenspannung des n-Kanal-MOS-Transistors durch Verbinden einer p-Wanne, die einem Rückgate des n-Kanal-MOS-Transistors entspricht, mit GND gesteuert, wodurch ein Signal mit solch einer Wellenform ausgegeben wird, dass ein „H”-Pegel eines Ausgangspulses der Pegelverschieberschaltung niedriger als die Leistungsversorgungsspannung VDD um einen Wert ist, der nahe der Schwellenspannung des n-Kanal-MOS-Transistors ist.
  • [Referenz]
  • [Patentdokument]
    • [Patentdokument 1] Japanische Patentoffenlegungsschrift Nr. 2001-077684
  • Zusammenfassung der Erfindung
  • Jedoch ist es nicht leicht bei dem Verfahren, bei dem der Pegel durch die Steuerung der Schwellenspannung des mit dem Wechselrichter verbundenen Transistors umgesetzt wird, die Spannung eines Ausgangsanschlusses hochpräzise zu steuern. Das liegt daran, dass eine Schwankung der Schwellenspannung jedes Transistors die Spannung des Ausgangsanschlusses verändert.
  • Ferner ist dann, wenn die Signale zwischen den eine Vielzahl von Funktionen aufweisenden Schaltungen, deren Leistungsversorgungsspannungen voneinander unterschiedlich sind, unter Verwendung einer Vielzahl von solchen Pegelverschieberschaltungen übertragen werden, erforderlich, die Schwellenspannung jedes mit dem Wechselrichter verbundenen Transistors zu steuern, damit die Vielzahl von Pegelverschieberschaltungen unterschiedliche Spannungen ausgeben können.
  • Von diesem Standpunkt aus betrachtet, wird es bei der Pegelverschieberschaltung, die in dem Patentdokument 1 offenbart ist, als nötig angesehen, die Spannung eines Substrats zu verändern, damit die Schwellenspannung des Transistors verändert wird. Die Veränderung der Spannung des Substrats macht es jedoch schwierig, die Schwellenspannungen einer Vielzahl von Transistoren getrennt zu steuern, weil die Schwellenspannung eines Transistors in einer anderen Schaltung auch verändert wird. Außerdem wird eine weitere Schaltung erfordert, um die Schwellenspannungen der Vielzahl von Transistoren getrennt zu steuern, was die Schaltung vergrößert.
  • Wenn eine Vielzahl von Pegelverschieberschaltungen unter Verwendung eines Siliziumwafers hergestellt werden, ist es erforderlich, die Länge L oder die Mengen an Kanaldotierung der Transistoren, die je mit dem Wechselrichter verbunden sind, zu variieren, um die Schwellenspannungen der Transistoren zu variieren. Dies kompliziert den Schaltungsaufbau.
  • Angesichts der oben angegebenen Probleme hat eine Ausführungsform der vorliegenden Erfindung eine Aufgabe, eine verkleinerte Pegelverschieberschaltung zur Verfügung zu stellen. Außerdem hat eine Ausführungsform der vorliegenden Erfindung eine Aufgabe, eine Pegelverschieberschaltung anzubieten, bei der Ausgangssignale mit unterschiedlichen Amplituden aus einer Vielzahl von Ausgangsanschlüssen ausgegeben werden können. Außerdem hat eine Ausführungsform der vorliegenden Erfindung eine Aufgabe, unter Verwendung der Pegelverschieberschaltung eine weiter verkleinerte integrierte Halbleiterschaltung mit reduziertem Energieverbrauch anzubieten.
  • Eine Ausführungsform der vorliegenden Erfindung ist eine Pegelverschieberschaltung, die aufweist: einen ersten Eingangsanschluss, an den ein erstes Leistungsversorgungspotenzial angelegt wird, einen zweiten Eingangsanschluss, an den ein zweites Leistungsversorgungspotenzial angelegt wird, einen dritten Eingangsanschluss, an den ein drittes Leistungsversorgungspotenzial angelegt wird, einen vierten Eingangsanschluss, an den ein erstes Eingangssignal angelegt wird, einen ersten Ausgangsanschluss, aus dem ein Signal ausgegeben wird, einen n-Kanal ersten Transistor, und eine Wechselrichterschaltung, die einen p-Kanal zweiten Transistor und einen n-Kanal dritten Transistor aufweist.
  • Bei dem n-Kanal ersten Transistor ist ein Kanalbereich in einem Oxidhalbleiterfilm ausgebildet, und ein Paar von Gate-Elektroden, die dazwischen den Oxidhalbleiterfilm aufweisen, sind vorgesehen. Es ist zu bevorzugen, dass sich eine von dem Paar von Gate-Elektroden mit dem Oxidhalbleiterfilm mit einem dazwischen liegenden ersten Gate-Isolierfilm überlappt, und sich die andere von dem Paar von Gate-Elektroden mit dem Oxidhalbleiterfilm mit einem dazwischen liegenden zweiten Gate-Isolierfilm überlappt. Hier ist eine von dem Paar von Gate-Elektroden eine erste Gate-Elektrode des ersten Transistors. Ferner ist die andere von dem Paar von Gate-Elektroden eine zweite Gate-Elektrode (auch als ein Rückgate bezeichnet) des ersten Transistors. Die Schwellenspannung des ersten Transistors wird von dem Potenzialniveau der zweiten Gate-Elektrode, insbesondere von der Differenz zwischen Potenzialen einer Source-Elektrode des ersten Transistors und der zweiten Gate-Elektrode, gesteuert. Die Menge an Veränderung der Schwellenspannung des ersten Transistors, ΔVth, kann von dem zweiten Leistungsversorgungspotenzial, das an die zweite Gate-Elektrode des ersten Transistors angelegt wird, gesteuert werden.
  • Zu beachten ist, dass in dieser Beschreibung und dergleichen die „Menge an Veränderung der Schwellenspannung” eines Transistors eine Menge an Veränderung der Schwellenspannung vor und nach dem Anlegen eines Potenzials an die zweite Gate-Elektrode des Transistors bedeutet.
  • Bei jedem des p-Kanal zweiten Transistors und des n-Kanal dritten Transistors ist ein Kanalbereich in einem Halbleiterfilm aus Silizium oder dergleichen ausgebildet. Als der Halbleiterfilm kann ein einkristalliner Halbleiterfilm oder ein polykristalliner Halbleiterfilm aus Silizium, Siliziumkarbid oder dergleichen, oder ein Verbindungshalbleiterfilm aus Silizium-Germanium, Galliumarsenid, Indiumphosphid oder dergleichen verwendet werden.
  • Eine Gate-Elektrode des zweiten Transistors und eine Gate-Elektrode des dritten Transistors sind mit dem vierten Eingangsanschluss verbunden, und eine Drain-Elektrode des zweiten Transistors und eine Source-Elektrode des dritten Transistors sind mit dem ersten Ausgangsanschluss verbunden. Außerdem ist eine Drain-Elektrode des dritten Transistors mit dem dritten Eingangsanschluss verbunden.
  • Die Source-Elektrode und die erste Gate-Elektrode des ersten Transistors sind mit dem ersten Eingangsanschluss verbunden, die zweite Gate-Elektrode des ersten Transistors ist mit dem zweiten Eingangsanschluss verbunden, und die Drain-Elektrode des ersten Transistors ist mit der Source-Elektrode des zweiten Transistors verbunden.
  • Infolgedessen wird bei der Pegelverschieberschaltung nach einer Ausführungsform der vorliegenden Erfindung das dritte Leistungsversorgungspotenzial aus dem ersten Ausgangsanschluss der Wechselrichterschaltung ausgegeben, wenn das Eingangssignal von einem niedrigen Pegel auf einen hohen Pegel geändert wird. Außerdem wird dann, wenn das Eingangssignal von einem hohen Pegel auf einen niedrigen Pegel geändert wird, ein Potenzial, das durch Abziehen der Menge an Veränderung der Schwellenspannung des ersten Transistors von dem ersten Leistungsversorgungspotenzial erhalten wird, aus dem ersten Ausgangsanschluss der Wechselrichterschaltung ausgegeben. Die Schwellenspannung des ersten Transistors kann von dem zweiten Leistungsversorgungspotenzial, das an die zweite Gate-Elektrode des ersten Transistors angelegt wird, gesteuert werden.
  • Die Schwellenspannung des ersten Transistors, bei dem ein Oxidhalbleiterfilm verwendet wird, wird von dem an die zweite Gate-Elektrode des ersten Transistors angelegten Potenzial verändert, wodurch das Potenzial, das aus der Wechselrichterschaltung ausgegeben wird, leicht gesteuert werden kann.
  • Selbst wenn eine Vielzahl von Pegelverschieberschaltungen, die je die oben angegebene Struktur aufweisen, verwendet wird, kann in jeder der Pegelverschieberschaltungen die Schwellenspannung des Transistors, bei dem ein Oxidhalbleiterfilm verwendet wird, einzeln verändert werden. Dadurch können unterschiedliche Potenziale (oder Signale) aus der Vielzahl von Pegelverschieberschaltungen ausgegeben werden.
  • Eine Ausführungsform der vorliegenden Erfindung ist eine Pegelverschieberschaltung, die aufweist: einen ersten Eingangsanschluss, an den ein erstes Leistungsversorgungspotenzial angelegt wird; einen zweiten Eingangsanschluss, an den ein zweites Leistungsversorgungspotenzial angelegt wird; einen dritten Eingangsanschluss, an den ein drittes Leistungsversorgungspotenzial angelegt wird; einen vierten Eingangsanschluss, an den ein erstes Eingangssignal angelegt wird; einen ersten Ausgangsanschluss, aus dem ein erstes Ausgangssignal ausgegeben wird; einen ersten Transistor, an dessen Source-Elektrode und dessen erste Gate-Elektrode das erste Leistungsversorgungspotenzial angelegt wird und an dessen zweite Gate-Elektrode das zweite Leistungsversorgungspotenzial angelegt wird; und eine Wechselrichterschaltung, an die das erste Eingangssignal angelegt wird, zu der ein Potenzial, das durch Abziehen der Menge an Veränderung der Schwellenspannung des ersten Transistors von dem ersten Leistungsversorgungspotenzial erhalten wird, oder das dritte Leistungsversorgungspotenzial als die Leistungsversorgungsspannung zugeführt wird, und aus der das erste Ausgangssignal ausgegeben wird. Ein Kanalbereich des ersten Transistors ist in einem Oxidhalbleiterfilm ausgebildet.
  • Ferner ist eine Ausführungsform der vorliegenden Erfindung eine Pegelverschieberschaltung, die aufweist: einen ersten Eingangsanschluss, an den ein erstes Leistungsversorgungspotenzial angelegt wird; einen zweiten Eingangsanschluss, an den ein zweites Leistungsversorgungspotenzial angelegt wird; einen dritten Eingangsanschluss, an den ein drittes Leistungsversorgungspotenzial angelegt wird; einen vierten Eingangsanschluss, an den ein erstes Eingangssignal angelegt wird; einen ersten Ausgangsanschluss, aus dem ein erstes Ausgangssignal ausgegeben wird; einen zweiten Ausgangsanschluss, aus dem ein zweites Ausgangssignal ausgegeben wird; einen ersten Transistor, an dessen Source-Elektrode und dessen erste Gate-Elektrode das erste Leistungsversorgungspotenzial angelegt wird und an dessen zweite Gate-Elektrode das zweite Leistungsversorgungspotenzial angelegt wird; eine erste Wechselrichterschaltung, an die das erste Eingangssignal angelegt wird, zu der ein Potenzial, das durch Abziehen der Menge an Veränderung der Schwellenspannung des ersten Transistors von dem ersten Leistungsversorgungspotenzial erhalten wird, oder das dritte Leistungsversorgungspotenzial als die Leistungsversorgungsspannung zugeführt wird, und aus der das erste Ausgangssignal ausgegeben wird; und eine zweite Wechselrichterschaltung, in die das erste Ausgangssignal, das aus der ersten Wechselrichterschaltung ausgegeben wird, eingegeben wird, zu der das Potenzial, das durch Abziehen der Menge an Veränderung der Schwellenspannung des ersten Transistors von dem ersten Leistungsversorgungspotenzial erhalten wird, oder das dritte Leistungsversorgungspotenzial als die Leistungsversorgungsspannung zugeführt wird, und aus der das zweite Ausgangssignal ausgegeben wird. Ein Kanalbereich des ersten Transistors ist in einem Oxidhalbleiterfilm ausgebildet.
  • Ferner ist eine Ausführungsform der vorliegenden Erfindung eine Pegelverschieberschaltung, die aufweist: einen ersten Eingangsanschluss, an den ein erstes Leistungsversorgungspotenzial angelegt wird; einen zweiten Eingangsanschluss, an den ein zweites Leistungsversorgungspotenzial angelegt wird; einen dritten Eingangsanschluss, an den ein drittes Leistungsversorgungspotenzial angelegt wird; einen vierten Eingangsanschluss, an den ein viertes Leistungsversorgungspotenzial angelegt wird; einen fünften Eingangsanschluss, an den ein erstes Eingangssignal angelegt wird; einen ersten Ausgangsanschluss, aus dem ein erstes Ausgangssignal ausgegeben wird; einen zweiten Ausgangsanschluss, aus dem ein zweites Ausgangssignal ausgegeben wird; einen ersten Transistor, an dessen Source-Elektrode und dessen erste Gate-Elektrode das erste Leistungsversorgungspotenzial angelegt wird und an dessen zweite Gate-Elektrode das zweite Leistungsversorgungspotenzial angelegt wird; einen zweiten Transistor, an dessen Source-Elektrode das dritte Leistungsversorgungspotenzial angelegt wird und an dessen zweite Gate-Elektrode das vierte Leistungsversorgungspotenzial angelegt wird; eine erste Wechselrichterschaltung, an die das erste Eingangssignal angelegt wird, zu der ein Potenzial, das durch Abziehen der Menge an Veränderung der Schwellenspannung des ersten Transistors von dem ersten Leistungsversorgungspotenzial erhalten wird, oder ein Potenzial, das durch Addieren der Menge an Veränderung der Schwellenspannung des zweiten Transistors zu dem dritten Leistungsversorgungspotenzial erhalten wird, als die Leistungsversorgungsspannung zugeführt wird, und aus der das erste Ausgangssignal ausgegeben wird; und eine zweite Wechselrichterschaltung, in die das erste Ausgangssignal, das aus der ersten Wechselrichterschaltung ausgegeben wird, eingegeben wird, zu der das Potenzial, das durch Abziehen der Menge an Veränderung der Schwellenspannung des ersten Transistors von dem ersten Leistungsversorgungspotenzial erhalten wird, oder das Potenzial, das durch Addieren der Menge an Veränderung der Schwellenspannung des zweiten Transistors zu dem dritten Leistungsversorgungspotenzial erhalten wird, als die Leistungsversorgungsspannung zugeführt wird, und aus der das zweite Ausgangssignal ausgegeben wird. Ein Kanalbereich jedes des ersten Transistors und des zweiten Transistors ist in einem Oxidhalbleiterfilm ausgebildet.
  • Bei jeder der oben angegebenen Strukturen weist die zweite Wechselrichterschaltung einen p-Kanal dritten Transistor und einen n-Kanal vierten Transistor auf, und bei jedem des dritten Transistors und des vierten Transistors ist ein Kanalbereich in einem Siliziumfilm ausgebildet.
  • Bei jeder der oben angegebenen Strukturen weist die erste Wechselrichterschaltung einen p-Kanal fünften Transistor und einen n-Kanal sechsten Transistor auf, und bei jedem des fünften Transistors und des sechsten Transistors ist ein Kanalbereich in einem Siliziumfilm ausgebildet.
  • Außerdem kann eine integrierte Halbleiterschaltung unter Verwendung einer Pegelverschieberschaltung, die eine der oben angegebenen Strukturen aufweist, und eines Speicherzellenarrays, das eine Vielzahl von Speicherzellen je mit einem siebten Transistor und einem Kondensator aufweist, gebildet werden. Ein Kanalbereich des siebten Transistors ist wie bei den ersten und zweiten Transistoren in einem Oxidhalbleiterfilm ausgebildet.
  • Entsprechend einer Ausführungsform der vorliegenden Erfindung kann eine verkleinerte Pegelverschieberschaltung zur Verfügung gestellt werden. Außerdem kann eine Pegelverschieberschaltung angeboten werden, bei der Ausgangssignale mit unterschiedlichen Amplituden aus einer Vielzahl von Ausgangsanschlüssen ausgegeben werden können. Ferner kann unter Verwendung der Pegelverschieberschaltung eine weiter verkleinerte integrierte Halbleiterschaltung mit reduziertem Energieverbrauch angeboten werden.
  • Kurze Beschreibung der Zeichnungen
  • 1A bis 1C zeigen je eine Pegelverschieberschaltung nach einer Ausführungsform der vorliegenden Erfindung.
  • 2 zeigt eine Pegelverschieberschaltung nach einer Ausführungsform der vorliegenden Erfindung.
  • 3 zeigt eine Pegelverschieberschaltung nach einer Ausführungsform der vorliegenden Erfindung.
  • 4 zeigt eine Pegelverschieberschaltung nach einer Ausführungsform der vorliegenden Erfindung.
  • 5 zeigt eine Pegelverschieberschaltung nach einer Ausführungsform der vorliegenden Erfindung.
  • 6A bis 6E zeigen ein Beispiel für einen Herstellungsprozess einer Halbleitervorrichtung.
  • 7A bis 7D zeigen ein Beispiel für einen Herstellungsprozess einer Halbleitervorrichtung.
  • 8A bis 8C zeigen ein Beispiel für einen Herstellungsprozess einer Halbleitervorrichtung.
  • 9A und 9B zeigen ein Beispiel für einen Herstellungsprozess einer Halbleitervorrichtung.
  • 10A und 10B sind ein Schema einer Schaltung bzw. eine perspektivische Ansicht, die eine Ausführungsform einer Halbleitervorrichtung zeigen.
  • 11A und 11B sind eine Querschnittansicht bzw. eine Draufsicht, die eine Ausführungsform einer Halbleitervorrichtung zeigen.
  • 12 ist ein Blockdiagramm, das eine Ausführungsform einer Halbleitervorrichtung zeigt.
  • 13 ist ein Blockdiagramm, das eine Ausführungsform einer Halbleitervorrichtung zeigt.
  • 14A bis 14F zeigen elektronische Geräte.
  • Detaillierte Beschreibung der Erfindung
  • Anhand der Zeichnungen werden Beispiele für die Ausführungsform der vorliegenden Erfindung ausführlich beschrieben. Bei den nachstehenden Strukturen werden gleiche Teile oder Teile mit ähnlichen Funktionen in unterschiedlichen Zeichnungen durch die gleichen Bezugszeichen benannt, und die Beschreibung derartiger Teile wird nicht notwendigerweise wiederholt.
  • Zu beachten ist, dass die Position, die Größe, der Bereich oder dergleichen jeder der in den Zeichnungen und dergleichen dargestellten Komponente in einigen Fällen zum leichten Verständnis nicht genau dargestellt ist. Somit sind die Ausführungsformen der offenbarten Erfindung nicht notwendigerweise auf die Position, die Größe, den Bereich oder dergleichen, die in den Zeichnungen und dergleichen offenbart ist, beschränkt.
  • Zu beachten ist, dass in dieser Beschreibung und dergleichen Ordnungszahlen wie z. B. „erstes”, „zweites” und „drittes” verwendet werden, um eine Verwechslung zwischen Komponenten zu vermeiden, aber die Zahl nicht einschränken.
  • Zu beachten ist, dass in dieser Beschreibung und dergleichen „Spannung” und „Potenzial” in einigen Fällen die gleiche Bedeutung haben.
  • Die Funktionen einer „Source” und eines „Drains” können sich vertauschen, z. B. wenn ein Transistor mit entgegengesetzter Polarität verwendet wird oder wenn die Richtung des Stromflusses im Schaltungsbetrieb geändert wird. Somit können die Ausdrücke, „Source” und „Drain”, in dieser Beschreibung vertauscht werden.
  • Zu beachten ist, dass der Ausdruck, „elektrisch verbunden”, in dieser Beschreibung und dergleichen den Fall enthält, in dem Komponenten über ein Objekt mit irgendeiner elektrischen Funktion miteinander verbunden sind. Solange zwischen den Komponenten, die über das Objekt mit irgendeiner elektrischen Funktion miteinander verbunden sind, elektrische Signale gesendet und empfangen werden können, gibt es hier keine bestimmte Beschränkung auf das Objekt.
  • (Ausführungsform 1)
  • Bei dieser Ausführungsform wird anhand der 1A bis 1C, 2, 3, 4 und 5 eine Pegelverschieberschaltung nach einer Ausführungsform der vorliegenden Erfindung beschrieben. Zu beachten ist, dass in Schemas einer Schaltung neben einigen Transistoren „OS” geschrieben ist, um anzugeben, dass diese Transistoren einen Oxidhalbleiter aufweisen.
  • <Pegelverschieberschaltungsstruktur 1>
  • 1A zeigt ein Beispiel für eine Struktur einer Pegelverschieberschaltung nach einer Ausführungsform der vorliegenden Erfindung. Die Pegelverschieberschaltung in 1A weist einen ersten Eingangsanschluss, an den ein erstes Leistungsversorgungspotenzial V1 angelegt wird, einen zweiten Eingangsanschluss, an den ein zweites Leistungsversorgungspotenzial V2 angelegt wird, einen dritten Eingangsanschluss, an den ein drittes Leistungsversorgungspotenzial V3 angelegt wird, einen vierten Eingangsanschluss, an den ein Eingangssignal IN angelegt wird, einen ersten Ausgangsanschluss, aus dem ein erstes Ausgangssignal OUT1 ausgegeben wird, einen n-Kanal Transistor 101 und eine Wechselrichterschaltung 102 auf. Die Wechselrichterschaltung 102 weist einen p-Kanal Transistor 103 und einen n-Kanal Transistor 104 auf.
  • Bei dem n-Kanal Transistor 101 ist ein Kanalbereich in einem Oxidhalbleiterfilm ausgebildet, und ein Paar von Gate-Elektroden, die dazwischen den Oxidhalbleiterfilm aufweisen, sind vorgesehen. Es ist zu bevorzugen, dass sich eine von dem Paar von Gate-Elektroden mit dem Oxidhalbleiterfilm mit einem dazwischen liegenden ersten Gate-Isolierfilm überlappt, und sich die andere von dem Paar von Gate-Elektroden mit dem Oxidhalbleiterfilm mit einem dazwischen liegenden zweiten Gate-Isolierfilm überlappt. Hier ist eine von dem Paar von Gate-Elektroden eine erste Gate-Elektrode des Transistors 101. Ferner ist die andere von dem Paar von Gate-Elektroden eine zweite Gate-Elektrode (auch als ein Rückgate bezeichnet) des Transistors 101. Die Schwellenspannung des Transistors 101 wird von dem Potenzialniveau der zweiten Gate-Elektrode, insbesondere von der Differenz zwischen Potenzialen einer Source-Elektrode des ersten Transistors 101 und der zweiten Gate-Elektrode, gesteuert. Die Menge an Veränderung der Schwellenspannung des Transistors 101, ΔVth101, kann von dem zweiten Leistungsversorgungspotenzial V2, das an die zweite Gate-Elektrode des Transistors 101 angelegt wird, gesteuert werden.
  • Bei jedem des p-Kanal Transistors 103 und des n-Kanal Transistors 104 ist ein Kanalbereich in einem Halbleiterfilm aus Silizium oder dergleichen ausgebildet. Als der Halbleiterfilm kann ein einkristalliner Halbleiterfilm oder ein polykristalliner Halbleiterfilm aus Silizium, Siliziumkarbid oder dergleichen, oder ein Verbindungshalbleiterfilm aus Silizium-Germanium, Galliumarsenid, Indiumphosphid oder dergleichen verwendet werden.
  • Eine Gate-Elektrode des Transistors 103 und eine Gate-Elektrode des Transistors 104 sind mit dem vierten Eingangsanschluss verbunden, und eine Drain-Elektrode des Transistors 103 und eine Source-Elektrode des Transistors 104 sind mit dem ersten Ausgangsanschluss verbunden. Außerdem ist eine Drain-Elektrode des Transistors 104 mit dem dritten Eingangsanschluss verbunden.
  • Die Source-Elektrode und die erste Gate-Elektrode des Transistors 101 sind mit dem ersten Eingangsanschluss verbunden, die zweite Gate-Elektrode des Transistors 101 ist mit dem zweiten Eingangsanschluss verbunden, und die Drain-Elektrode des Transistors 101 ist mit einer Source-Elektrode des Transistors 103 verbunden.
  • Der Transistor 101 kann unter Verwendung eines Oxidhalbleiterfilms ausgebildet werden und daher über dem Transistor 103 und dem Transistor 104 gestapelt werden. Auf diese Weise können bei der Pegelverschieberschaltung Transistoren teilweise übereinander gestapelt werden, was zur Verkleinerung der Fläche der Pegelverschieberschaltung führt. Zu beachten ist, dass bei dieser Ausführungsform der Transistor, bei dem ein Oxidhalbleiterfilm verwendet wird, über dem Transistor, bei dem ein Halbleiterfilm aus Silizium oder dergleichen verwendet wird, gestapelt werden kann.
  • Als Nächstes wird eine Bedienung der Pegelverschieberschaltung in 1A beschrieben. In der unten angegeben Beschreibung ist das erste Leistungsversorgungspotenzial V1 VDD, das zweite Leistungsversorgungspotenzial V2 ist VSS, das dritte Leistungsversorgungspotenzial V3 ist GND (ein Erdpotenzial), das Eingangssignal IN auf einem niedrigen Pegel ist GND, das Eingangssignal IN auf einem hohen Pegel ist VDD, und die Menge an Veränderung der Schwellenspannung des Transistors 101 ist ΔVth101.
  • Bei der Pegelverschieberschaltung in 1A wird dann, wenn das Potenzial des Eingangssignals IN von einem niedrigen Pegel auf einen hohen Pegel geändert wird, das Ausgangssignal OUT1 auf einem niedrigen Pegel (das dritte Leistungsversorgungspotenzial V3) aus dem ersten Ausgangsanschluss der Wechselrichterschaltung 102 ausgegeben.
  • Außerdem wird dann, wenn das Potenzial des Eingangssignals IN von einem hohen Pegel auf einen niedrigen Pegel geändert wird, das Ausgangssignal OUT1 auf einem hohen Pegel (ein Potenzial, das durch Abziehen der Menge an Veränderung der Schwellenspannung des Transistors 101, ΔVth101, von dem ersten Leistungsversorgungspotenzial V1 erhalten wird) aus dem ersten Ausgangsanschluss der Wechselrichterschaltung 102 ausgegeben.
  • Auf diese Weise kann dann, wenn die Schwellenspannung des Transistors 101 von dem Potenzial, das an dessen zweite Gate-Elektrode angelegt wird, verändert wird, das Ausgangssignal OUT1 im Falle des Eingangssignals IN auf einem niedrigen Pegel leicht gesteuert werden.
  • Eine Pegelverschieberschaltung in 1B wird durch Verbinden der ersten Gate-Elektrode des Transistors 101 der Pegelverschieberschaltung in 1A mit einem fünften Eingangsanschluss, an den ein viertes Leistungsversorgungspotenzial V4 angelegt wird, erhalten. Zu beachten ist, dass beispielsweise das vierte Leistungsversorgungspotenzial V4 VDD sein kann.
  • Bei der Pegelverschieberschaltung in 1A ist die erste Gate-Elektrode des Transistors 101 mit dem ersten Eingangsanschluss verbunden und daher von dem ersten Leistungsversorgungspotenzial V1 gesteuert. Andererseits kann bei der Pegelverschieberschaltung in 1B die erste Gate-Elektrode des Transistors 101 von dem vierten Leistungsversorgungspotenzial gesteuert werden. Wenn die erste Gate-Elektrode und die zweite Gate-Elektrode des Transistors 101 getrennt gesteuert werden, kann das Ausgangssignal OUT1 im Falle des Eingangssignals IN auf einem niedrigen Pegel leicht gesteuert werden. Außerdem kann bei der Pegelverschieberschaltung in 1B der Transistor 101 durch Anlegen eines Potenzials auf einem hohen Pegel (wie z. B. VDD) oder eines Potenzials auf einem niedrigen Pegel (wie z. B. GND) an die erste Gate-Elektrode gesteuert werden, um eingeschaltet oder ausgeschaltet zu werden. Ferner kann der Aus-Strom des Transistors 101 sehr klein sein, da bei dem Transistor 101 ein Oxidhalbleiter verwendet wird. Deshalb kann dann, wenn der Transistor 101 im Falle des Eingangssignal IN auf einem hohen Pegel ausgeschaltet wird, Energieverbrauch der Pegelverschieberschaltung reduziert werden.
  • Eine Pegelverschieberschaltung in 1C weist zusätzlich zu den Bestandteilen der Pegelverschieberschaltung in 1A einen siebten Eingangsanschluss, an den ein sechstes Leistungsversorgungspotenzial V6 angelegt wird, und einen n-Kanal Transistor 109 auf.
  • Bei dem n-Kanal Transistor 109 ist ein Kanalbereich wie bei dem n-Kanal Transistor 101 in einem Oxidhalbleiterfilm ausgebildet, und ein Paar von Gate-Elektroden, die dazwischen den Oxidhalbleiterfilm aufweisen, sind vorgesehen. Hier ist eine von dem Paar von Gate-Elektroden eine erste Gate-Elektrode des Transistors 109. Ferner ist die andere von dem Paar von Gate-Elektroden eine zweite Gate-Elektrode (auch als ein Rückgate bezeichnet) des Transistors 109. Die Schwellenspannung des Transistors 109 wird von dem Potenzialniveau der zweiten Gate-Elektrode, insbesondere von der Differenz zwischen Potenzialen einer Source-Elektrode des Transistors 109 und der zweiten Gate-Elektrode gesteuert.
  • Die Source-Elektrode des Transistors 109 ist mit der Drain-Elektrode des Transistors 104 verbunden, die zweite Gate-Elektrode des Transistors 109 ist mit dem siebten Eingangsanschluss verbunden, und eine Drain-Elektrode des Transistors 109 ist mit dem dritten Eingangsanschluss verbunden.
  • Als Nächstes wird eine Bedienung der Pegelverschieberschaltung in 1C beschrieben. In der unten angegeben Beschreibung ist das erste Leistungsversorgungspotenzial V1 VDD, das zweite Leistungsversorgungspotenzial V2 ist VSS, das dritte Leistungsversorgungspotenzial V3 ist GND (ein Erdpotenzial), das sechste Leistungsversorgungspotenzial V6 ist VDD, das Eingangssignal IN auf einem niedrigen Pegel ist GND, das Eingangssignal IN auf einem hohen Pegel ist VDD, die Menge an Veränderung der Schwellenspannung des Transistors 101 ist ΔVth101, und die Menge an Veränderung der Schwellenspannung des Transistors 109 ist ΔVth109.
  • Bei der Pegelverschieberschaltung in 1C wird dann, wenn das Potenzial des Eingangssignals IN von einem niedrigen Pegel auf einen hohen Pegel geändert wird, das erste Ausgangssignal OUT1 auf einem niedrigen Pegel (ein Potenzial, das durch Addieren der Menge an Veränderung der Schwellenspannung des Transistors 109, ΔVth109, zu dem dritten Leistungsversorgungspotenzial V3 erhalten wird) aus dem ersten Ausgangsanschluss der Wechselrichterschaltung 102 ausgegeben.
  • Außerdem wird dann, wenn das Potenzial des Eingangssignals IN von einem hohen Pegel auf einen niedrigen Pegel geändert wird, das erste Ausgangssignal OUT1 auf einem hohen Pegel (ein Potenzial, das durch Abziehen der Menge an Veränderung der Schwellenspannung des Transistors 101, ΔVth101, von dem ersten Leistungsversorgungspotenzial V1 erhalten wird) aus dem ersten Ausgangsanschluss der Wechselrichterschaltung 102 ausgegeben.
  • Auf diese Weise wird bei der Pegelverschieberschaltung in 1C die Schwellenspannung des Transistors 101 von dem Potenzial, das an dessen zweite Gate-Elektrode angelegt wird, geändert, und die Schwellenspannung des Transistors 109 wird von dem Potenzial, das an dessen zweite Gate-Elektrode angelegt wird, geändert, wodurch ein Ausgangssignal mit kleinerer Amplitude als die der Ausgangssignale OUT1 der Pegelverschieberschaltungen in 1A und 1B (mit einem höheren Potenzial im Falle des Eingangssignals IN auf einem hohen Pegel) ausgegeben werden kann.
  • <Pegelverschieberschaltungsstruktur 2>
  • 2 zeigt ein anderes Beispiel für eine Struktur einer Pegelverschieberschaltung nach einer Ausführungsform der vorliegenden Erfindung. Die Pegelverschieberschaltung in 2 weist zusätzlich zu den Bestandteilen der Pegelverschieberschaltung in 1A einen sechsten Eingangsanschluss, an den ein fünftes Leistungsversorgungspotenzial V5 angelegt wird, einen zweiten Ausgangsanschluss, aus dem ein zweites Ausgangssignal OUT2 ausgegeben wird, einen n-Kanal Transistor 105 und eine Wechselrichterschaltung 106 auf. Die Wechselrichterschaltung 106 weist einen p-Kanal Transistor 107 und einen n-Kanal Transistor 108 auf.
  • Bei dem n-Kanal Transistor 105 ist ein Kanalbereich wie bei dem n-Kanal Transistor 101 in einem Oxidhalbleiterfilm ausgebildet, und ein Paar von Gate-Elektroden, die dazwischen den Oxidhalbleiterfilm aufweisen, sind vorgesehen. Hier ist eine von dem Paar von Gate-Elektroden eine erste Gate-Elektrode des Transistors 105. Ferner ist die andere von dem Paar von Gate-Elektroden eine zweite Gate-Elektrode (auch als ein Rückgate bezeichnet) des Transistors 105. Die Schwellenspannung des Transistors 105 wird von dem Potenzialniveau der zweiten Gate-Elektrode, insbesondere von der Differenz zwischen Potenzialen einer Source-Elektrode des Transistors 105 und der zweiten Gate-Elektrode, gesteuert. Die Menge an Veränderung der Schwellenspannung des Transistors 105, ΔVth105, kann von dem fünften Leistungsversorgungspotenzial V5, das an die zweite Gate-Elektrode des Transistors 105 angelegt wird, gesteuert werden.
  • Bei jedem des p-Kanal Transistors 107 und des n-Kanal Transistors 108 ist ein Kanalbereich in einem Halbleiterfilm aus Silizium oder dergleichen ausgebildet. Eine Gate-Elektrode des Transistors 107 und eine Gate-Elektrode des Transistors 108 sind mit dem ersten Eingangsanschluss verbunden, und eine Drain-Elektrode des Transistors 107 und eine Source-Elektrode des Transistors 108 sind mit dem zweiten Ausgangsanschluss verbunden. Außerdem ist eine Drain-Elektrode des Transistors 108 mit dem dritten Eingangsanschluss verbunden.
  • Die Source-Elektrode des Transistors 105 ist mit einem Knoten N1 verbunden, wo die Drain-Elektrode des Transistors 101 und die Source-Elektrode des Transistors 103 miteinander verbunden sind, die zweite Gate-Elektrode des Transistors 105 ist mit dem sechsten Eingangsanschluss verbunden, und die Drain-Elektrode des Transistors 105 ist mit einer Source-Elektrode des Transistors 107 verbunden.
  • Als Nächstes wird eine Bedienung der Pegelverschieberschaltung in 2 beschrieben. In der unten angegeben Beschreibung ist das erste Leistungsversorgungspotenzial V1 VDD, das zweite Leistungsversorgungspotenzial V2 ist VSS, das dritte Leistungsversorgungspotenzial V3 ist GND (ein Erdpotenzial), das fünfte Leistungsversorgungspotenzial V5 ist VDD, das Eingangssignal IN auf einem niedrigen Pegel ist GND, das Eingangssignal IN auf einem hohen Pegel ist VDD, die Menge an Veränderung der Schwellenspannung des Transistors 101 ist ΔVth101, und die Menge an Veränderung der Schwellenspannung des Transistors 105 ist ΔVth105.
  • Bei der Pegelverschieberschaltung in 2 wird dann, wenn das Potenzial des Eingangssignals IN von einem niedrigen Pegel auf einen hohen Pegel geändert wird, das Signal auf einem niedrigen Pegel (das dritte Leistungsversorgungspotenzial V3) aus dem ersten Ausgangsanschluss der Wechselrichterschaltung 102 ausgegeben, und das Signal auf einem niedrigen Pegel (das dritte Leistungsversorgungspotenzial V3) wird aus dem zweiten Ausgangsanschluss der Wechselrichterschaltung 106 ausgegeben.
  • Außerdem wird dann, wenn das Potenzial des Eingangssignals IN von einem hohen Pegel auf einen niedrigen Pegel geändert wird, das erste Ausgangssignal OUT1 auf einem hohen Pegel (ein Potenzial, das durch Abziehen der Menge an Veränderung der Schwellenspannung des Transistors 101, ΔVth101, von dem ersten Leistungsversorgungspotenzial V1 erhalten wird) aus dem ersten Ausgangsanschluss der Wechselrichterschaltung 102 ausgegeben. Ferner wird das zweite Ausgangssignal OUT2 auf einem hohen Pegel (ein Potenzial, das durch Abziehen der Menge an Veränderung der Schwellenspannung des Transistors 105, ΔVth105, von dem Potenzial erhalten wird, das durch Abziehen der Menge an Veränderung der Schwellenspannung des Transistors 101, ΔVth101, von dem ersten Leistungsversorgungspotenzial V1 erhalten wird) aus dem zweiten Ausgangsanschluss der Wechselrichterschaltung 106 ausgegeben.
  • Auf diese Weise wird die Schwellenspannung des Transistors 101 von dem zweiten Leistungsversorgungspotenzial V2, das an dessen zweite Gate-Elektrode angelegt wird, verändert, und die Schwellenspannung des Transistors 105 wird von dem fünften Leistungsversorgungspotenzial V5 verändert, wodurch aus dem zweiten Ausgangsanschluss ein Signal mit anderer Amplitude als der eines Signals aus dem ersten Ausgangsanschluss ausgegeben werden kann. Zu beachten ist, dass das Potenzial, das aus dem zweiten Ausgangsanschluss ausgegeben wird, niedriger als das Potenzial ist, das aus dem ersten Ausgangsanschluss ausgegeben wird.
  • Die Potenziale der ersten Gate-Elektrode und der zweiten Gate-Elektrode des Transistors 101 werden gesteuert, wodurch das erste Ausgangssignal OUT1 der Wechselrichterschaltung 102 im Falle des Eingangssignals auf einem niedrigen Pegel leicht gesteuert werden kann. Ferner kann durch Steuern der Potenziale der ersten Gate-Elektrode und der zweiten Gate-Elektrode des Transistors 105 unter Verwendung des Potenzials des Knotens N1, das durch Steuern der Potenziale der ersten Gate-Elektrode und der zweiten Gate-Elektrode des Transistors 101 erzeugt wird, das zweite Ausgangssignal OUT2 der Wechselrichterschaltung 106 im Falle des Einganssignal IN auf einem niedrigen Pegel leicht gesteuert werden. Unter Verwendung der Pegelverschieberschaltungsstruktur 2 kann ein Potenzial, das bei der Pegelverschieberschaltungsstruktur 1 nicht behandelt werden kann, als das zweite Ausgangssignal OUT2 der Wechselrichterschaltung 106 ausgegeben werden.
  • Bei der Pegelverschieberschaltung in 2 werden unterschiedliche Signale aus den zwei Ausgangsanschlüssen ausgegeben, aber die Ausführungsformen der vorliegenden Erfindung sind nicht auf diese Struktur beschränkt; unterschiedliche Signale können aus drei oder mehr Ausgangsanschlüssen ausgegeben werden. Beispielsweise kann dann, wenn unterschiedliche Signale aus drei Ausgangsanschlüssen ausgegeben werden, eine Source-Elektrode eines Transistors, bei dem ein Kanalbereich in einem Oxidhalbleiterfilm ausgebildet ist, mit einem Knoten N2 in 2 verbunden werden, und eine Drain-Elektrode des Transistors kann mit einer Wechselrichterschaltung verbunden werden. Durch Steuern eines Leistungsversorgungspotenzials, das an eine zweite Gate-Elektrode des Transistors angelegt wird, kann ein Ausgangssignal mit kleinerer Amplitude als die des zweiten Ausgangssignals (mit einem niedrigen Potenzial im Falle des Eingangssignals IN auf einem niedrigen Pegel) als ein drittes Ausgangssignal aus der Wechselrichterschaltung ausgegeben werden.
  • <Pegelverschieberschaltungsstruktur 3>
  • 3 zeigt ein anderes Beispiel für eine Struktur einer Pegelverschieberschaltung nach einer Ausführungsform der vorliegenden Erfindung. Die Verbindung bei einer Pegelverschieberschaltung in 3 ist anders als die Verbindung bei der Pegelverschieberschaltung in 2.
  • Während bei der Pegelverschieberschaltung in 2 die Source-Elektrode des Transistors 105 mit dem Knoten N1 verbunden ist, ist bei der Pegelverschieberschaltung in 3 die Source-Elektrode des Transistors 105 mit dem ersten Eingangsanschluss verbunden.
  • Als Nächstes wird eine Bedienung der Pegelverschieberschaltung in 3 beschrieben. In der unten angegebenen Beschreibung ist das erste Leistungsversorgungspotenzial V1 VDD, das zweite Leistungsversorgungspotenzial V2 ist VSS, das dritte Leistungsversorgungspotenzial V3 ist GND (ein Erdpotenzial), das fünfte Leistungsversorgungspotenzial V5 ist VDD, das Eingangssignal IN auf einem niedrigen Pegel ist GND, das Eingangssignal IN auf einem hohen Pegel ist VDD, die Menge an Veränderung der Schwellenspannung des Transistors 101 ist ΔVth101, und die Menge an Veränderung der Schwellenspannung des Transistors 105 ist ΔVth105.
  • Bei der Pegelverschieberschaltung in 3 wird dann, wenn das Potenzial des Eingangssignals IN von einem niedrigen Pegel auf einen hohen Pegel geändert wird, das Signal auf einem niedrigen Pegel (das dritte Leistungsversorgungspotenzial V3 wie z. B. GND) aus dem ersten Ausgangsanschluss der Wechselrichterschaltung 102 ausgegeben, und das Signal auf einem niedrigen Pegel (das dritte Leistungsversorgungspotenzial V3 wie z. B. GND) wird aus dem zweiten Ausgangsanschluss der Wechselrichterschaltung 106 ausgegeben.
  • Außerdem wird dann, wenn das Potenzial des Eingangssignals IN von einem hohen Pegel auf einen niedrigen Pegel geändert wird, das erste Ausgangssignal OUT1 auf einem hohen Pegel (ein Potenzial, das durch Abziehen der Menge an Veränderung der Schwellenspannung des Transistors 101, ΔVth101, von dem ersten Leistungsversorgungspotenzial V1 wie z. B. VDD erhalten wird) aus dem ersten Ausgangsanschluss der Wechselrichterschaltung 102 ausgegeben. Ferner wird das zweite Ausgangssignal OUT2 auf einem niedrigen Pegel (ein Potenzial, das durch Abziehen der Menge an Veränderung der Schwellenspannung des Transistors 105, ΔVth105, von dem ersten Leistungsversorgungspotenzial V1 wie z. B. VDD erhalten wird) aus dem zweiten Ausgangsanschluss der Wechselrichterschaltung 106 ausgegeben.
  • Der erste Ausgangsanschluss der Wechselrichterschaltung 102 und der zweite Ausgangsanschluss der Wechselrichterschaltung 106, in die das gleiche Eingangssignal IN eingegeben wird, können getrennt gesteuert werden, und somit können Signale mit unterschiedlichen Potenzialen auch durch die gleiche logische Bedienung ausgegeben werden. Die Menge an Veränderung der Schwellenspannung des Transistors 101, ΔVth101, kann von dem zweiten Leistungsversorgungspotenzial V2 gesteuert werden. Die Menge an Veränderung der Schwellenspannung des Transistors 105, ΔVth105, kann von dem fünften Leistungsversorgungspotenzial V5 gesteuert werden. Infolgedessen kann das zweite Ausgangssignal OUT2 ein Ausgangssignal mit größerer Amplitude als die des ersten Ausgangssignals OUT1 (mit einem höheren Potenzial im Falle des Eingangssignals IN auf einem niedrigen Pegel) sein oder ein Ausgangssignal mit kleinerer Amplitude als die des ersten Ausgangssignals OUT1 (mit einem niedrigen Potenzial im Falle des Eingangssignals IN auf einem niedrigen Pegel) sein.
  • Bei der Pegelverschieberschaltung in 3 werden unterschiedliche Signale aus den zwei Ausgangsanschlüssen ausgegeben, aber die Ausführungsformen der vorliegenden Erfindung sind nicht auf diese Struktur beschränkt; unterschiedliche Signale können aus drei oder mehr Ausgangsanschlüssen ausgegeben werden. Beispielsweise kann dann, wenn unterschiedliche Signale aus drei Ausgangsanschlüssen ausgegeben werden, eine Wechselrichterschaltung mit dem vierten Eingangsanschluss in 3 verbunden werden, und eine Drain-Elektrode eines Transistors, bei dem ein Kanalbereich in einem Oxidhalbleiterfilm ausgebildet ist, kann mit einer Source-Elektrode eines p-Kanal Transistors in der Wechselrichterschaltung verbunden werden. Durch Steuern des Leistungsversorgungspotenzials, das an eine zweite Gate-Elektrode des Transistors angelegt wird, kann ein Ausgangssignal, das anders als das erste Ausgangssignal und das zweite Ausgangssignal ist, aus einem dritten Ausgangsanschluss der Wechselrichterschaltung ausgegeben werden. Selbstverständlich können Ausgangssignale mit gleicher Amplitude (mit dem gleichen Potenzial im Falle des Eingangssignals IN auf einem niedrigen Pegel) aus den drei Ausgangsanschlüssen ausgegeben werden.
  • <Pegelverschieberschaltungsstruktur 4>
  • 4 zeigt ein anderes Beispiel für eine Struktur einer Pegelverschieberschaltung nach einer Ausführungsform der vorliegenden Erfindung. Die Pegelverschieberschaltung in 4 weist zusätzlich zu den Bestandteilen der Pegelverschieberschaltung in 1A einen zweiten Ausgangsanschluss, aus dem ein zweites Ausgangssignal OUT2 ausgegeben wird, und eine Wechselrichterschaltung 106 auf. Die Wechselrichterschaltung 106 weist einen p-Kanal Transistor 107 und einen n-Kanal Transistor 108 auf.
  • Bei jedem des p-Kanal Transistors 107 und des n-Kanal Transistors 108 ist ein Kanalbereich in einem Halbleiterfilm aus Silizium oder dergleichen ausgebildet. Eine Gate-Elektrode des Transistors 107 und eine Gate-Elektrode des Transistors 108 sind mit dem ersten Eingangsanschluss verbunden, und eine Drain-Elektrode des Transistors 107 und eine Source-Elektrode des Transistors 108 sind mit dem zweiten Ausgangsanschluss verbunden.
  • Als Nächstes wird eine Bedienung der Pegelverschieberschaltung in 4 beschrieben. In der unten angegebenen Beschreibung ist das erste Leistungsversorgungspotenzial V1 VDD, das zweite Leistungsversorgungspotenzial V2 ist VSS, das dritte Leistungsversorgungspotenzial V3 ist GND (ein Erdpotenzial), das Eingangssignal IN auf einem niedrigen Pegel ist GND, das Eingangssignal IN auf einem hohen Pegel ist VDD, und die Menge an Veränderung der Schwellenspannung des Transistors 101 ist ΔVth101.
  • Bei der Pegelverschieberschaltung in 4 wird dann, wenn das Potenzial des Eingangssignals IN von einem niedrigen Pegel auf einen hohen Pegel geändert wird, das erste Ausgangssignal OUT1 auf einem niedrigen Pegel (das dritte Leistungsversorgungspotenzial V3) aus dem ersten Ausgangsanschluss der Wechselrichterschaltung 102 ausgegeben. Weil dadurch das dritte Leistungsversorgungspotenzial V3 an die Gate-Elektrode des Transistors 107 und die Gate-Elektrode des Transistors 108 angelegt wird, wird das zweite Ausgangssignal OUT2 auf einem hohen Pegel (ein Potenzial, das durch Abziehen der Menge an Veränderung der Schwellenspannung des Transistors 101, ΔVth101, von dem ersten Leistungsversorgungspotenzial V1 erhalten wird) aus dem zweiten Ausgangsanschluss der Wechselrichterschaltung 106 ausgegeben.
  • Außerdem wird dann, wenn das Potenzial des Eingangssignals IN von einem hohen Pegel auf einen niedrigen Pegel geändert wird, das erste Ausgangssignal OUT1 auf einem hohen Pegel (ein Potenzial, das durch Abziehen der Menge an Veränderung der Schwellenspannung des Transistors 101, ΔVth101, von dem ersten Leistungsversorgungspotenzial V1 erhalten wird) aus dem ersten Ausgangsanschluss der Wechselrichterschaltung 102 ausgegeben. Weil dadurch das Potenzial, das durch Abziehen der Menge an Veränderung der Schwellenspannung des Transistors 101, ΔVth101, von dem ersten Leistungsversorgungspotenzial V1 erhalten wird, an die Gate-Elektrode des Transistors 107 und die Gate-Elektrode des Transistors 108 angelegt wird, wird das zweite Ausgangssignal OUT2 auf einem niedrigen Pegel (das dritte Leistungsversorgungspotenzial V3) aus dem zweiten Ausgangsanschluss der Wechselrichterschaltung 106 ausgegeben.
  • Durch Steuern des Potenzials, das durch Abziehen der Menge an Veränderung der Schwellenspannung des Transistors 101, ΔVth101, von dem ersten Leistungsversorgungspotenzial V1 (wie z. B. VDD) erhalten wird, kann das Potenzial im Falle des zweiten Ausgangssignals OUT2 der Wechselrichterschaltung 106 auf einem hohen Pegel leicht gesteuert werden.
  • <Pegelverschieberschaltungsstruktur 5>
  • 5 zeigt ein anderes Beispiel für eine Struktur einer Pegelverschieberschaltung nach einer Ausführungsform der vorliegenden Erfindung. Die Pegelverschieberschaltung in 5 weist zusätzlich zu den Bestandteilen der Pegelverschieberschaltung in 4 einen siebten Eingangsanschluss, an den ein sechste Leistungsversorgungspotenzial V6 angelegt wird, und einen n-Kanal Transistor 109 auf.
  • Bei dem n-Kanal Transistor 109 ist ein Kanalbereich wie bei dem n-Kanal Transistor 101 in einem Oxidhalbleiterfilm ausgebildet, und ein Paar von Gate-Elektroden, die dazwischen den Oxidhalbleiterfilm aufweisen, sind vorgesehen. Hier ist eine von dem Paar von Gate-Elektroden eine erste Gate-Elektrode des Transistors 109. Ferner ist die andere von dem Paar von Gate-Elektroden eine zweite Gate-Elektrode (auch als ein Rückgate bezeichnet) des Transistors 109. Die Schwellenspannung des Transistors 109 wird von dem Potenzialniveau der zweiten Gate-Elektrode, insbesondere von der Differenz zwischen Potenzialen einer Source-Elektrode des Transistors 109 und der zweiten Gate-Elektrode, gesteuert.
  • Die Source-Elektrode des Transistors 109 ist mit der Drain-Elektrode des Transistors 104 verbunden, die zweite Gate-Elektrode des Transistors 109 ist mit dem siebten Eingangsanschluss verbunden, und die Drain-Elektrode des Transistors 109 ist mit dem dritten Eingangsanschluss verbunden.
  • Die Source-Elektrode des Transistors 107 ist mit dem Knoten N1 verbunden, und die Drain-Elektrode des Transistors 108 ist mit einem Knoten N3 verbunden, wo die Drain-Elektrode des Transistors 104 und die Source-Elektrode des Transistors 109 miteinander verbunden sind.
  • Als Nächstes wird eine Bedienung der Pegelverschieberschaltung in 5 beschrieben. In der unten angegebenen Beschreibung ist das erste Leistungsversorgungspotenzial V1 VDD, das zweite Leistungsversorgungspotenzial V2 ist VSS, das dritte Leistungsversorgungspotenzial V3 ist GND (ein Erdpotenzial), das sechste Leistungsversorgungspotenzial V6 ist VDD, das Eingangssignal IN auf einem niedrigen Pegel ist GND, das Eingangssignal IN auf einem hohen Pegel ist VDD, die Menge an Veränderung der Schwellenspannung des Transistors 101 ist ΔVth101, und die Menge an Veränderung der Schwellenspannung des Transistors 109 ist ΔVth109.
  • Bei der Pegelverschieberschaltung in 5 wird dann, wenn das Potenzial des Eingangssignals IN von einem niedrigen Pegel auf einen hohen Pegel geändert wird, das erste Ausgangssignal OUT1 auf einem niedrigen Pegel (ein Potenzial, das durch Addieren der Menge an Veränderung der Schwellenspannung des Transistors 109, ΔVth109, zu dem dritten Leistungsversorgungspotenzial V3 erhalten wird) aus dem ersten Ausgangsanschluss der Wechselrichterschaltung 102 ausgegeben. Weil dadurch das Potenzial, das durch Addieren der Menge an Veränderung der Schwellenspannung des Transistors 109, ΔVth109, zu dem dritten Leistungsversorgungspotenzial V3 erhalten wird, an die Gate-Elektrode des Transistors 107 und die Gate-Elektrode des Transistors 108 angelegt wird, wird das zweite Ausgangssignal OUT2 auf einem hohen Pegel (ein Potenzial, das durch Abziehen der Menge an Veränderung der Schwellenspannung des Transistors 101, ΔVth101, von dem ersten Leistungsversorgungspotenzial V1 erhalten wird) aus dem zweiten Ausgangsanschluss der Wechselrichterschaltung 106 ausgegeben.
  • Außerdem wird dann, wenn das Potenzial des Eingangssignals IN von einem hohen Pegel auf einen niedrigen Pegel geändert wird, das erste Ausgangssignal OUT1 auf einem hohen Pegel (ein Potenzial, das durch Abziehen der Menge an Veränderung der Schwellenspannung des Transistors 101, ΔVth101, von dem ersten Leistungsversorgungspotenzial V1 erhalten wird) aus dem ersten Ausgangsanschluss der Wechselrichterschaltung 102 ausgegeben. Weil dadurch das Potenzial, das durch Abziehen der Menge an Veränderung der Schwellenspannung des Transistors 101, ΔVth101, von dem ersten Leistungsversorgungspotenzial V1 erhalten wird, an die Gate-Elektrode des Transistors 107 und die Gate-Elektrode des Transistors 108 angelegt wird, wird das zweite Ausgangssignal OUT2 auf einem niedrigen Pegel (ein Potenzial, das durch Addieren der Menge an Veränderung der Schwellenspannung des Transistors 109, ΔVth109, zu dem dritten Leistungsversorgungspotenzial V3 erhalten wird) aus dem zweiten Ausgangsanschluss der Wechselrichterschaltung 106 ausgegeben.
  • Die Source-Elektrode des Transistors 107 ist mit dem Knoten N1 verbunden, und die Drain-Elektrode des Transistors 108 ist mit dem Knoten N3 verbunden, wodurch das Potenzial aus dem zweiten Ausgangsanschluss der Wechselrichterschaltung 106 in beiden Fällen des Eingangssignals IN auf einem hohen Pegel und auf einem niedrigen Pegel leicht gesteuert werden kann.
  • Die bei dieser Ausführungsform beschriebenen Strukturen, Verfahren und dergleichen können, soweit erforderlich, mit jeder/jedem geeigneten der bei den anderen Ausführungsformen beschriebenen Strukturen, Verfahren und dergleichen kombiniert werden.
  • (Ausführungsform 2)
  • Bei dieser Ausführungsform wird ein Beispiel für ein Verfahren zum Herstellen der Pegelverschieberschaltung, die bei der Ausführungsform 1 beschrieben ist, anhand der 6A bis 6E, 7A bis 7D, 8A bis 8C und 9A und 9B beschrieben. Zuerst wird ein Verfahren zum Herstellen eines Transistors, der in einem Unterteil einer Pegelverschieberschaltung ausgebildet wird, erklärt, und danach wird ein Verfahren zum Herstellen eines Transistors, der in einem Oberteil der Pegelverschieberschaltung ausgebildet wird, erklärt.
  • In jeder der Querschnittansichten der 6A bis 6E, 7A bis 7D, 8A bis 8C und 9A und 9B, die einen Herstellungsprozess zeigen, zeigt ein Querschnitt A1-A2 einen Prozess zum Herstellen eines Transistors 330, und ein Querschnitt B1-B2 zeigt einen Prozess zum Herstellen eines Transistors 410 über einem Transistor 340. Zu beachten ist, dass der Transistor 410 bei dieser Ausführungsform dem Transistor 101 bei der Ausführungsform 1 entspricht, der Transistor 330 bei dieser Ausführungsform dem Transistor 103 bei der Ausführungsform 1 entspricht, und der Transistor 340 bei dieser Ausführungsform dem Transistor 104 bei der Ausführungsform 1 entspricht.
  • <Verfahren zum Herstellen eines Transistors in einem Unterteil>
  • Zuerst wird ein Substrat 300, über dem ein Halbleiterfilm 304 mit einem dazwischen liegenden Isolierfilm 302 ausgebildet ist, vorbereitet (siehe 6A).
  • Für das Substrat 300 kann beispielsweise ein einkristallines Halbleitersubstrat oder ein polykristallines Halbleitersubstrat aus Silizium, Siliziumkarbid oder dergleichen, oder ein Verbindungshalbleitersubstrat aus Silizium-Germanium, Galliumarsenid, Indiumphosphid oder dergleichen verwendet werden. Ferner kann auch jedes geeignete der verschiedenen Glassubstrate aus Aluminosilikatglas, Aluminoborosilikatglas, Bariumborosilikatglas und der gleichen, die in der Elektronikbranche verwendet werden, ein Quarzsubstrat, ein Keramiksubstrat, ein Saphirsubstrat oder dergleichen als das Substrat 300 verwendet werden.
  • Der Isolierfilm 302 weist eine einschichtige Struktur oder eine mehrschichtige Struktur auf, die eines oder mehrere von Siliziumoxid, Siliziumoxynitrid, Siliziumnitrid und dergleichen enthält. Als ein Verfahren zum Ausbilden des Isolierfilms 302 kann ein thermisches Oxidationsverfahren, ein CVD-Verfahren, ein Sputterverfahren oder dergleichen verwendet werden. Die Dicke des Isolierfilms 302 beträgt größer als oder gleich 1 nm und kleiner als oder gleich 100 nm, bevorzugt größer als oder gleich 10 nm und kleiner als oder gleich 50 nm.
  • Als der Halbleiterfilm 304 kann ein einkristalliner Halbleiterfilm oder ein polykristalliner Halbleiterfilm aus Silizium, Siliziumkarbid oder dergleichen, oder ein Verbindungshalbleiterfilm aus Silizium-Germanium, Galliumarsenid, Indiumphosphid oder dergleichen verwendet werden. Weil der Halbleiterfilm 304 kein Oxidhalbleitermaterial enthält, kann ein Material für den Halbleiterfilm 304 auch als ein Halbleitermaterial außer einem Oxidhalbleiter bezeichnet werden.
  • Es ist zu bevorzugen, einen einkristallinen Halbleiterfilm aus Silizium oder dergleichen für den Halbleiterfilm 304 zu verwenden, da die Transistoren 103 und 104 oder dergleichen mit hoher Geschwindigkeit betrieben werden können.
  • Ferner kann ein SOI-(silicon on insulator, Silizium auf einem Isolator) Substrat als das Substrat 300, über dem der Halbleiterfilm 304 mit dem dazwischen liegenden Isolierfilm 302 ausgebildet ist, verwendet werden. Zu beachten ist, dass der Ausdruck „SOI-Substrat” allgemein ein Substrat bedeutet, bei dem eine Siliziumschicht über einer isolierenden Oberfläche vorgesehen ist. In dieser Beschreibung und dergleichen bedeutet der Ausdruck „SOI-Substrat” ebenfalls ein Substrat, bei dem über einer isolierenden Oberfläche ein Halbleiterfilm aus einem anderen Material als Silizium vorgesehen ist. Das heißt, dass ein in dem „SOI-Substrat” aufgewiesener Halbleiterfilm nicht auf eine Siliziumschicht beschränkt ist. Darüber hinaus kann das SOI-Substrat eine Struktur aufweisen, bei der ein Halbleiterfilm über einem isolierenden Substrat wie z. B. einem Glassubstrat mit einem dazwischen liegenden Isolierfilm ausgebildet ist. Bei dieser Ausführungsform wird der Fall beschrieben, in dem ein SOI-Substrat mit einer Struktur, bei der ein Siliziumfilm über einem einkristallinen Siliziumsubstrat mit einem dazwischen liegenden Siliziumoxidfilm ausgebildet ist, als das Substrat 300, über dem der Halbleiterfilm 304 mit dem dazwischen liegenden Isolierfilm 302 ausgebildet ist, verwendet wird.
  • Als Nächstes wird der Halbleiterfilm 304 in inselförmige Halbleiterfilme bearbeitet, und somit werden Halbleiterfilme 304a und 304b ausgebildet (siehe 6B). Für die Bearbeitung wird vorzugsweise Trockenätzen verwendet, aber auch Nassätzen kann verwendet werden. Ein Ätzgas oder ein Ätzmittel kann je nach einem zu ätzenden Material geeignet ausgewählt werden.
  • Dann werden Gate-Isolierfilme 306a und 306b ausgebildet, um die Halbleiterfilme 304a und 304b zu bedecken (siehe 6C). Die Gate-Isolierfilme 306a und 306b können beispielsweise durch eine Wärmebehandlung (eine thermische Oxidationsbehandlung, eine thermische Nitrierungsbehandlung oder dergleichen), die an den Oberflächen der Halbleiterfilme 304a und 304b durchgeführt wird, ausgebildet werden. Anstelle einer Wärmebehandlung kann eine Behandlung durch hochdichtes Plasma verwendet werden. Die Behandlung durch hochdichtes Plasma kann z. B. unter Verwendung eines Mischgases, das eines/einen oder mehrere von Edelgasen wie z. B. He, Ar, Kr und Xe, Sauerstoff, Stickstoffoxid, Ammoniak, Stickstoff, Wasserstoff und dergleichen enthält, durchgeführt werden. Natürlich können die Gate-Isolierfilme durch ein CVD-Verfahren, ein Sputterverfahren oder dergleichen ausgebildet werden.
  • Für die Gate-Isolierfilme 306a und 306b kann ein Material wie z. B. Siliziumoxid, Siliziumoxydnitrid, Siliziumnitrid, Aluminiumoxid oder Tantaloxid verwendet werden. Alternativ kann für die Gate-Isolierfilme 306a und 306b ein Material mit hoher Dielektrizitätskonstante (hohem k) wie z. B. Hafniumoxid, Yttriumoxid, Hafniumsilikat (HfSixOy (x > 0, y > 0)), Hafniumsilikat, zu dem Stickstoff zugesetzt worden ist (HfSixOyNz (x > 0, y > 0, z > 0)), oder Hafniumaluminat, zu dem Stickstoff zugesetzt worden ist (HfAlxOyNz (x > 0, y > 0, z > 0)) verwendet werden. Die Gate-Isolierfilme 306a und 306b weisen eine einschichtige Struktur oder eine mehrschichtige Struktur auf, die eines oder mehrere der vorstehenden Materialien enthält. Die Dicke jedes der Gate-Isolierfilme 306a und 306b kann z. B. größer als oder gleich 1 nm und kleiner als oder gleich 100 nm, bevorzugt größer als oder gleich 10 nm und kleiner als oder gleich 50 nm betragen.
  • Wenn die Gate-Isolierfilme wie oben beschrieben dünn gemacht worden sind, wird ein Gate-Leckstrom wegen eines Tunneleffekts oder dergleichen zu einem Problem. Um das Problem des Gate-Leckstroms zu lösen, wird vorzugsweise für die Gate-Isolierfilme das vorstehende Material mit hohem k verwendet. Die Verwendung des Materials mit hohem k für die Gate-Isolierfilme ermöglicht die Dicke zu erhöhen, um den Gate-Leckstrom zu unterdrücken sowie die elektrischen Eigenschaften sicherzustellen. Zu beachten ist, dass eine mehrschichtige Struktur, die einen Film aus einem Material mit hohem k und einen Film aus einem von Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, Siliziumnitridoxid, Aluminiumoxid und dergleichen aufweist, ebenfalls verwendet werden kann.
  • Bei dieser Ausführungsform werden Siliziumoxidfilme durch eine thermische Oxidationsbehandlung ausgebildet, um die Gate-Isolierfilme 306a und 306b auszubilden.
  • Als Nächstes werden ein Störstellenelement, das n-Leitfähigkeit verleiht, und ein Störstellenelement, das p-Leitfähigkeit verleiht, durch die Gate-Isolierfilme 306a und 306b zu den Halbleiterfilmen 304a und 304b zugesetzt, damit die Schwellenspannungen der Transistoren gesteuert werden können (siehe 6C). In dem Fall, in dem Silizium für die Halbleiterfilme 304a und 304b verwendet wird, kann als ein Störstellenelement, das n-Leitfähigkeit verleiht, z. B. Phosphor, Arsen oder dergleichen verwendet werden. Ferner kann als ein Störstellenelement, das p-Leitfähigkeit verleiht, z. B. Bor, Aluminium, Gallium oder dergleichen verwendet werden. Bei dieser Ausführungsform wird Bor durch den Gate-Isolierfilm 306a zu dem Halbleiterfilm 304a zugesetzt, um ein Störstellengebiet 308 auszubilden, während Phosphor durch den Gate-Isolierfilm 306b zu dem Halbleiterfilm 304b zugesetzt wird, um ein Störstellengebiet 310 auszubilden.
  • Als Nächstes wird ein leitender Film zum Ausbilden der Gate-Elektroden (einschließlich einer Leitung, die in derselben Schicht wie die Gate-Elektroden ausgebildet ist) über den Gate-Isolierfilmen 306a und 306b ausgebildet, und der leitende Film wird bearbeitet, um Gate-Elektroden 312a und 312b auszubilden (siehe 6D).
  • Für den leitenden Film zum Ausbilden der Gate-Elektroden 312a und 312b kann ein Metallmaterial wie z. B. Aluminium, Kupfer, Titan, Tantal oder Wolfram verwendet werden. Außerdem kann eine Schicht, die ein leitendes Material enthält, unter Verwendung eines Halbleitermaterials wie z. B. eines polykristallinen Siliziums ausgebildet werden. Auf ein Verfahren zum Ausbilden des leitenden Films gibt es keine besondere Beschränkung, und jedes geeignete der verschiedenen Verfahren wie z. B. ein Verdampfungsverfahren, ein CVD-Verfahren, ein Sputterverfahren und ein Rotationsbeschichtungsverfahren kann verwendet werden. Der leitende Film kann durch Ätzen unter Verwendung einer Fotolackmaske bearbeitet werden. Bei dieser Ausführungsform werden ein Tantalnitridfilm und ein Wolframfilm unter Verwendung eines Sputterverfahrens gestapelt und bearbeitet, so dass die Gate-Elektroden 312a und 312b ausgebildet werden.
  • Als Nächstes werden ein Störstellenelement, das n-Leitfähigkeit verleiht, und ein Störstellenelement, das p-Leitfähigkeit verleiht, unter Verwendung der Gate-Elektroden 312a und 312b als Masken durch die Gate-Isolierfilme 306a und 306b zu den Halbleiterfilmen 304a und 304b zugesetzt (siehe 6E). Bei dieser Ausführungsform wird Phosphor durch den Gate-Isolierfilm 306a zu dem Halbleiterfilm 304a zugesetzt, um Störstellengebiete 314a und 314b auszubilden, während Bor durch den Gate-Isolierfilm 306b zu dem Halbleiterfilm 304b zugesetzt wird, um Störstellengebiete 316a und 316b auszubilden.
  • Als Nächstes werden Seitenwand-Isolierfilme 318a bis 318d je mit einer Seitenwand-Struktur an den Seitenflächen der Gate-Elektroden 312a und 312b ausgebildet (siehe 7A). Die Seitenwand-Isolierfilme 318a bis 318d können an den Seitenflächen der Gate-Elektroden 312a und 312b selbstausrichtend wie folgt ausgebildet werden: ein Isolierfilm, der die Gate-Elektroden 312a und 312b bedeckt, wird ausgebildet und dann durch anisotropes Ätzen mittels eines reaktiven Ionenätz-(reactive ion etching: RIE)Verfahrens bearbeitet. Es gibt keine besondere Beschränkung auf den Isolierfilm; beispielsweise kann ein Film aus Siliziumoxid, der einen untenliegenden Film gut bedeckt, durch eine Reaktion zwischen Tetraethylorthosilicat (TEOS), Silan oder dergleichen und Sauerstoff, Distickstoffmonoxid oder dergleichen ausgebildet werden. Außerdem kann ein Film aus Siliziumoxid, der durch ein Niedertemperaturoxidations-(low temperature oxidation: LTO)Verfahren ausgebildet wird, verwendet werden. Der Isolierfilm kann durch ein thermisches CVD-Verfahren, ein Plasma-CVD-Verfahren, ein Normaldruck-CVD-Verfahren, ein Vorspannung-ECRCVD-Verfahren, ein Sputterverfahren oder dergleichen ausgebildet werden.
  • Als Nächstes werden ein Störstellenelement, das n-Leitfähigkeit verleiht, und ein Störstellenelement, das p-Leitfähigkeit verleiht, unter Verwendung der Gate-Elektroden 312a und 312b und der Seitenwand-Isolierfilme 318a bis 318d als Masken durch die Gate-Isolierfilme 306a und 306b zu den Halbleiterfilmen 304a und 304b zugesetzt (siehe 7B). Bei dieser Ausführungsform wird Phosphor durch den Gate-Isolierfilm 306a zu dem Halbleiterfilm 304a zugesetzt, um Störstellengebiete 320a und 320b auszubilden, während Bor durch den Gate-Isolierfilm 306b zu dem Halbleiterfilm 304b zugesetzt, um Störstellengebiete 322a und 322b auszubilden.
  • Durch die oben angegebenen Schritte können der n-Kanal Transistor 330 und der p-Kanal Transistor 340 unter Verwendung des Substrats 300, das ein Halbleitermaterial außer einem Oxidhalbleiter enthält, hergestellt werden (siehe 7B). Solche Transistoren sind zu einem Hochgeschwindigkeitsbetrieb fähig. Da ein Hochgeschwindigkeitsbetrieb erhältlich ist, werden solche Transistoren bevorzugt auf den Transistor 103 und den Transistor 104 angewendet.
  • Dann wird ein Isolierfilm 324 ausgebildet, um den Transistor 330 und den Transistor 340 zu bedecken (siehe 7C). Der Isolierfilm 324 kann unter Verwendung eines Materials ausgebildet werden, das ein anorganisches Isoliermaterial wie z. B. Siliziumoxid, Siliziumoxynitrid, Siliziumnitrid oder Aluminiumoxid enthält. Es ist zu bevorzugen, für den Isolierfilm 324 ein Material mit niedriger Dielektrizitätskonstante (niedrigem k) zu verwenden, weil die Kapazität wegen Überlappung der Elektroden oder Leitungen ausreichend verringert werden kann. Zu beachten ist, dass als der Isolierfilm 324 ein poröser Isolierfilm aus einem der vorstehenden Materialien verwendet werden kann. Der poröse Isolierfilm weist eine niedrigere Dielektrizitätskonstante als ein Isolierfilm mit hoher Dichte auf und ermöglicht somit, die Kapazität wegen Überlappung der Elektroden oder Leitungen weiter zu verringern. Alternativ kann der Isolierfilm 324 unter Verwendung eines organischen Isoliermaterials wie z. B. eines Polyimids oder eines Acryls ausgebildet werden. Bei dieser Ausführungsform wird der Fall beschrieben, in dem der Isolierfilm 324 unter Verwendung eines Siliziumoxynitrids ausgebildet wird.
  • Nachdem der Isolierfilm 324 ausgebildet worden ist, wird dann eine Wärmebehandlung zum Aktivieren der Störstellenelemente, die zu den Halbleiterfilmen 304a und 304b zugesetzt worden sind, durchgeführt. Die Wärmebehandlung wird mittels eines Glühofens durchgeführt. Alternativ kann ein Laserglühverfahren (Laser-Annealing) oder ein schnelles thermisches Ausheilungs-(rapid thermal anneal: RTA)Verfahren verwendet werden. Die Wärmebehandlung wird 1 bis 4 Stunden lang in einer Stickstoffatmosphäre bei 400°C bis 600°C, typischerweise 450°C bis 500°C durchgeführt. Durch diese Wärmebehandlung werden die Störstellenelemente aktiviert, und Wasserstoff in dem Siliziumoxynitridfilm als dem Isolierfilm 324 wird entzogen, so dass Hydrieren der Halbleiterfilme 304a und 304b durchgeführt werden kann.
  • Zu beachten ist, dass vor oder nach jedem der obigen Schritte ferner ein Schritt zum Ausbilden einer Elektrode, einer Leitung, eines Halbleiterfilms, eines Isolierfilms oder dergleichen durchgeführt werden kann. Beispielsweise ist es zu bevorzugen, dass eine Elektrode, eine Leitung oder dergleichen zur Verbindung des Transistors in dem Unterteil mit dem Transistor in dem Oberteil ausgebildet wird. Außerdem kann eine hoch integrierte Halbleitervorrichtung verwirklicht werden, wenn die Leitung eine mehrschichtige Struktur, bei der ein Isolierfilm und eine leitende Schicht gestapelt sind, aufweist.
  • <Verfahren zum Herstellen eines Transistors in einem Oberteil>
  • Zuerst wird als eine Behandlung vor dem Herstellen des Transistors 410 eine Oberfläche des Isolierfilms 324 verflacht (siehe 7D). Zum Verflachen des Isolierfilms 324 kann zusätzlich zu einer Polierbehandlung wie z. B. chemisch-mechanischem Polieren (CMP) eine Ätzbehandlung, eine Plasmabehandlung oder dergleichen verwendet werden.
  • Die CMP-Behandlung ist ein Verfahren zum Verflachen einer Oberfläche eines zu bearbeitenden Objekts durch eine Kombination von chemischen und mechanischen Aktionen. Genauer ist die CMP-Behandlung ein Verfahren, in dem an einem Polierteller ein Poliertuch befestigt wird, wobei der Polierteller und ein zu bearbeitendes Objekt je gedreht oder geschwenkt werden, während zwischen dem zu bearbeitenden Objekt und dem Poliertuch ein Slurry (ein Poliermittel) zugeführt wird, und die Oberfläche des zu bearbeitenden Objekts durch eine chemische Reaktion zwischen dem Slurry und dem zu bearbeitenden Objekt und durch eine mechanische Polieraktion des Poliertuchs zu dem zu bearbeitenden Objekt poliert wird.
  • Ferner kann als die Plasmabehandlung beispielsweise ein umgekehrtes Sputtern durchgeführt werden, in dem ein Argongas eingesetzt wird und ein Plasma erzeugt wird. Das umgekehrte Sputtern ist ein Verfahren, in dem eine Spannung unter Verwendung einer HF-Leistungsquelle an eine Substratseite in einer Argonatmosphäre angelegt wird, um in der Nähe des Substrats ein Plasma zu erzeugen und eine Oberfläche zu ändern. Zu beachten ist, dass anstelle einer Argonatmosphäre eine Stickstoffatmosphäre, eine Heliumatmosphäre, eine Sauerstoffatmosphäre oder dergleichen verwendet werden kann. Durch das umgekehrte Sputtern können Pulversubstanzen (auch als Partikel oder Staub bezeichnet) auf der Oberfläche des Isolierfilms 324 entfernt werden.
  • Als die Behandlung zum Verflachen können die Polierbehandlung, die Trockenätzbehandlung und die Plasmabehandlung je mehrmals oder in einer Kombination durchgeführt werden. In dem Fall, in dem die oben angegebenen Behandlungen kombiniert werden, ist die Reihenfolge der Schritte nicht besonders beschränkt und kann angemessen entsprechend der Rauheit der Oberfläche des Isolierfilms 324 bestimmt werden.
  • Durch Verflachen des Isolierfilms 324 kann die mittlere Rauheit (Ra) der Oberfläche des Isolierfilms 324 kleiner als oder gleich 1 nm, bevorzugt kleiner als oder gleich 0,3 nm, stärker bevorzugt kleiner als oder gleich 0,1 nm sein. Zu beachten ist, dass Ra durch Ausdehnen der arithmetischen mittleren Rauheit, die von JIS B 0601:2001 (ISO4287:1997) definiert ist, in die dritte Dimension erhalten ist, so dass die Rauheit auf eine krumme Oberfläche angewendet werden kann. Ra kann als „ein mittlerer Wert der absoluten Werte der Abweichungen von einer Bezugsoberfläche bis einer bestimmten Oberfläche” dargestellt werden und wird durch die folgende Formel definiert. [Formel 1]
    Figure 00370001
  • Die bestimmte Oberfläche ist eine Oberfläche, die ein Gegenstand der Rauheitsmessung ist, wobei sie ein viereckiges Gebiet ist, das von vier durch die Koordinaten (x1, y1, f(x1, y1)), (x1, y2, f(x1, y2)), (x2, y1, f(x2, y1)) und (x2, y2, f(x2, y2)) bezeichneten Punkten dargestellt ist. Die Fläche eines Rechtecks, das durch Projizieren der bestimmten Oberfläche auf eine x-y Fläche erhalten ist, ist S0, und die Höhe der Bezugsoberfläche (die durchschnittliche Höhe der bestimmten Oberfläche) ist Z0. Ra kann unter Verwendung eines Rasterkraftmikroskops (atomic force microsope: AFM) gemessen werden.
  • Als Nächstes wird ein leitender Film zum Ausbilden einer Gate-Elektrode (einschließlich einer Leitung, die in derselben Schicht wie die Gate-Elektrode ausgebildet ist) über dem verflachten Isolierfilm 324 ausgebildet und bearbeitet, um eine Gate-Elektrode 398 auszubilden. Zu beachten ist, dass die Gate-Elektrode 398 als eine zweite Gate-Elektrode dient.
  • Die Gate-Elektrode 398 kann unter Verwendung eines Metallmaterials wie z. B. Molybdäns, Titans, Tantals, Wolframs, Aluminiums, Kupfers, Chroms, Neodyms oder Scandiums oder eines Legierungsmaterials, das eines dieser Materialien als Hauptkomponente enthält, ausgebildet werden. Alternativ kann als die Gate-Elektrode 398 ein Halbleiterfilm wie z. B. ein polykristalliner Siliziumfilm, der mit einem Störstellenelement wie z. B. Phosphor dotiert ist, oder ein Silizidfilm wie z. B. ein Nickelsilizidfilm verwendet werden. Die Gate-Elektrode 398 wird als eine einschichtige Struktur oder eine mehrschichtige Struktur ausgebildet.
  • Außerdem kann die Gate-Elektrode 398 unter Verwendung eines leitenden Materials, wie z. B. eines Indiumzinnoxids, eines Indiumoxids, das ein Wolframoxid enthält, eines Indiumzinkoxids, das ein Wolframoxid enthält, eines Indiumoxids, das ein Titanoxid enthält, eines Indiumzinnoxids, das ein Titanoxid enthält, eines Indiumzinkoxids oder eines Indiumzinnoxids, zu dem ein Siliziumoxid zugesetzt worden ist, ausgebildet werden. Ferner kann die Gate-Elektrode 398 eine mehrschichtige Struktur, die das leitende Material und das Metallmaterial enthält, aufweisen.
  • Als Nächstes wird ein Isolierfilm 399 über dem Isolierfilm 324 und der Gate-Elektrode 398 ausgebildet. Der Isolierfilm 399 kann durch ein Plasma-CVD-Verfahren oder ein Sputterverfahren ausgebildet werden, um eine einschichtige Struktur oder eine mehrschichtige Struktur aufzuweisen, die einen/eines oder mehrere von einem Oxidisolierfilm aus Siliziumoxid, Siliziumoxynitrid, Aluminiumoxid, Aluminiumoxynitrid, Hafniumoxid, Galliumoxid oder dergleichen, einem Nitridisolierfilm aus Siliziumnitrid, Siliziumnitridoxid, Aluminiumnitrid, Aluminiumnitridoxid oder dergleichen, und einem Mischmaterial davon verwendet.
  • Es ist zu bevorzugen, dass in dem Isolierfilm 399 (einem Film, der mit einem nachher auszubildenden Oxidhalbleiterfilm 402 in Kontakt steht, in dem Fall der mehrschichtigen Struktur) die Menge an Sauerstoff zumindest größer als die der stöchiometrischen Zusammensetzung in dem Film (im Bulk) ist. Zum Beispiel erfüllt die Menge an Sauerstoff im Fall der Verwendung eines Siliziumoxidfilms als des Isolierfilms 399 bevorzugt SiO2+α (α > 0). Nach dem Ausbilden des Isolierfilms 399 wird Sauerstoff zu dem Isolierfilm 399 zugeführt, wodurch der Isolierfilm 399 Sauerstoff in einer großen Menge enthalten kann.
  • Sauerstoff kann durch ein Ionenimplantationsverfahren, ein Ionendotierungsverfahren, ein Plasma-Immersions-Ionenimplantationsverfahren, eine Plasmabehandlung oder dergleichen zugeführt werden.
  • Ein Sauerstoffdefizit kann in dem Oxidhalbleiterfilm während des Ausbildens des Oxidhalbleiterfilms, einer Wärmebehandlung nach dem Ausbilden des Oxidhalbleiterfilms oder einer Bearbeitung nach dem Ausbilden des Oxidhalbleiterfilms verursacht werden. Aufgrund des Sauerstoffdefizits in dem Oxidhalbleiterfilm werden Majoritätsladungsträger erzeugt, was zu einer Verschiebung der Schwellenspannung des Transistors in einer negativen Richtung führt. Deshalb wird eine Behandlung zum Reduzieren des Sauerstoffdefizits in dem Oxidhalbleiterfilm bevorzugt durchgeführt.
  • Beispielsweise wird der Isolierfilm 399, der Sauerstoff in einer großen Menge (überschüssig) enthält und als eine Zuführungsquelle des Sauerstoffs dient, vorgesehen, um mit dem nachher auszubildenden Oxidhalbleiterfilm 402 in Kontakt zu stehen, damit Sauerstoff dem Oxidhalbleiterfilm 402 von dem Isolierfilm 399 zugeführt wird. Außerdem kann dann, indem eine Wärmebehandlung durchgeführt wird, während der Oxidhalbleiterfilm 402 mit zumindest einem Teil des Isolierfilms 399 in Kontakt steht, Sauerstoff dem Oxidhalbleiterfilm 402 zugeführt werden. Sauerstoff kann unter Verwendung des Isolierfilms 399, der Sauerstoff in einer großen Menge enthält, dem Oxidhalbleiterfilm 402 zugeführt werden, damit das Sauerstoffdefizit in dem Oxidhalbleiterfilm 402 reduziert werden kann. Dadurch kann die Erzeugung der Majoritätsladungsträger unterbunden.
  • Bei dieser Ausführungsform wird ein 300 nm dicker Siliziumoxidfilm als der Isolierfilm 399 durch ein Sputterverfahren ausgebildet.
  • Damit die Oberfläche des nachher auszubildenden Oxidhalbleiterfilms 402 hochflach wird, wird vorzugsweise eine Behandlung zum Verflachen an einem Bereich des Isolierfilms 399, der mit dem Oxidhalbleiterfilm 402 in Kontakt steht, durchgeführt. Die Behandlung zum Verflachen kann genauso wie die Behandlung zum Verflachen, die an dem Isolierfilm 324 durchgeführt worden ist, durchgeführt werden. Durch die Behandlung zum Verflachen des Isolierfilms 399 wird vorzugsweise die mittlere Rauheit (Ra) der Oberfläche des Isolierfilms 399 kleiner als oder gleich 1 nm, bevorzugt kleiner als oder gleich 0,3 nm, stärker bevorzugt kleiner als oder gleich 0,1 nm.
  • Als Nächstes wird der Oxidhalbleiterfilm 402 über dem Isolierfilm 399 ausgebildet (siehe 8A).
  • Ein Oxidhalbleiter, der für den Oxidhalbleiterfilm 402 verwendet wird, enthält zumindest Indium (In). Insbesondere enthält der Oxidhalbleiter vorzugsweise Indium (In) und Zink (Zn). Zusätzlich zu In und Zn enthält der Oxidhalbleiter vorzugsweise Gallium (Ga) als Stabilisator, der Schwankungen der elektrischen Eigenschaften eines den oben beschriebenen Oxidhalbleiter verwendenden Transistors verringert. Alternativ wird vorzugsweise eines oder mehrere von Zinn (Sn), Hafnium (Hf), Aluminium (Al) und Zirkonium (Zr) als Stabilisator enthalten.
  • Als weiterer Stabilisator kann/können ein Lanthanoid/mehrere Lanthanoide enthalten werden, das/die aus dem Folgenden ausgewählt wird/werden: Lanthan (La), Cer (Ce), Praseodym (Pr), Neodym (Nd), Samarium (Sm), Europium (Eu), Gadolinium (Gd), Terbium (Tb), Dysprosium (Dy), Holmium (Ho), Erbium (Er), Thulium (Tm), Ytterbium (Yb) und Lutetium (Lu).
  • Als ein Oxidhalbleiter kann beispielsweise jedes geeignete der Folgenden verwendet werden: Indiumoxid, Zinnoxid, Zinkoxid, ein zwei Metall-Hauptkomponenten enthaltendes Oxid, wie z. B. ein auf In-Zn basierendes Oxid, ein auf In-Mg basierendes Oxid oder ein auf In-Ga basierendes Oxid, ein drei Metall-Hauptkomponenten enthaltendes Oxid, wie z. B. ein auf In-Ga-Zn basierendes Oxid (auch als IGZO bezeichnet), ein auf In-Al-Zn basierendes Oxid, ein auf In-Sn-Zn basierendes Oxid, ein auf In-Hf-Zn basierendes Oxid, ein auf In-La-Zn basierendes Oxid, ein auf In-Ce-Zn basierendes Oxid, ein auf In-Pr-Zn basierendes Oxid, ein auf In-Nd-Zn basierendes Oxid, ein auf In-Sm-Zn basierendes Oxid, ein auf In-Eu-Zn basierendes Oxid, ein auf In-Gd-Zn basierendes Oxid, ein auf In-Tb-Zn basierendes Oxid, ein auf In-Dy-Zn basierendes Oxid, ein auf In-Ho-Zn basierendes Oxid, ein auf In-Er-Zn basierendes Oxid, ein auf In-Tm-Zn basierendes Oxid, ein auf In-Yb-Zn basierendes Oxid oder ein auf In-Lu-Zn basierendes Oxid, und ein vier Metall-Hauptkomponenten enthaltendes Oxid, wie z. B. ein auf In-Sn-Ga-Zn basierendes Oxid, ein auf In-Hf-Ga-Zn basierendes Oxid, ein auf In-Al-Ga-Zn basierendes Oxid, ein auf In-Sn-Al-Zn basierendes Oxid, ein auf In-Sn-Hf-Zn basierendes Oxid oder ein auf In-Hf-Al-Zn basierendes Oxid.
  • Beispielsweise hat „ein auf In-Ga-Zn basierendes Oxid” die Bedeutung eines In, Ga und Zn als Hauptkomponente enthaltenden Oxids, wobei es keine besondere Beschränkung auf das Verhältnis von In, Ga und Zn gibt. Überdies kann das auf In-Ga-Zn basierende Oxid zusätzlich ein Metallelement enthalten, das von In, Ga und Zn verschieden ist.
  • Als der Oxidhalbleiter kann ein Material verwendet werden, das durch die chemische Formel InMO3(ZnO)m (m > 0, und m ist keine ganze Zahl) dargestellt wird. Hier bedeutet M ein oder mehrere Metallelemente, das/die aus Ga, Fe, Mn und Co ausgewählt wird/werden. Außerdem kann als der Oxidhalbleiter ein Material verwendet werden, das durch die chemische Formel In2SnO5(ZnO)n (n > 0, und n ist eine ganze Zahl) dargestellt wird.
  • Beispielsweise kann ein auf In-Ga-Zn basierendes Oxid mit einem Atomverhältnis von In:Ga:Zn = 1:1:1 (= 1/3:1/3:1/3), In:Ga:Zn = 2:2:1 (= 2/5:2/5:1/5) oder In:Ga:Zn = 3:1:2 (= 1/2:1/6:1/3) oder ein Oxid mit einem Atomverhältnis, das in der Umgebung eines der vorerwähnten Atomverhältnisse liegt, verwendet werden. Alternativ kann ein auf In-Sn-Zn basierendes Oxid mit einem Atomverhältnis von In:Sn:Zn = 1:1:1 (= 1/3:1/3:1/3), In:Sn:Zn = 2:1:3 (= 1/3:1/6:1/2) oder In:Sn:Zn = 2:1:5 (= 1/4:1/8:5/8) oder ein Oxid mit einem Atomverhältnis, das in der Umgebung eines der vorerwähnten Atomverhältnisse liegt, verwendet werden.
  • Jedoch ist ein Oxidhalbleiter, der Indium enthält, nicht auf die vorerwähnten Oxide beschränkt, und ein Material mit einem geeigneten Atomverhältnis kann je nach erforderlichen Halbleitereigenschaften (wie z. B. Mobilität, Schwellenspannung und Schwankung) verwendet werden. Um die erforderlichen Halbleitereigenschaften zu erhalten, ist es zu bevorzugen, die Trägerkonzentration, die Fremdstoffkonzentration, die Defektdichte, das Atomverhältnis von einem Metallelement zu Sauerstoff, den Atomabstand, die Dichte und dergleichen auf geeignete Werte einzustellen.
  • Beispielsweise lässt sich unter Verwendung eines auf In-Sn-Zn basierenden Oxids verhältnismäßig leicht eine hohe Mobilität erzielen. Doch lässt sich auch im Fall einer Verwendung eines auf In-Ga-Zn basierenden Oxids die Mobilität durch ein Verringern der Defektdichte im Bulk steigern.
  • In dem Fall, in dem das Verhältnis eines Oxids, das In, Ga und Zn mit einem Atomverhältnis von In:Ga:Zn = a:b:c (a + b + c = 1) enthält, in der Umgebung des Verhältnisses eines Oxids ist, das In, Ga und Zn mit einem Atomverhältnis von In:Ga:Zn = A:B:C (A + B + C = 1) enthält, erfüllen a, b, und c die folgende Beziehung: (a – A)2 + (b – B)2 + (c – C)2 ≤ r2, und r kann beispielsweise 0,05 sein. Dies kann auf andere Oxide anwendbar sein.
  • Der Oxidhalbleiterfilm 402 ist einkristallin, polykristallin (auch als Polykristall bezeichnet), amorph oder dergleichen.
  • Der Oxidhalbleiterfilm 402 ist vorzugsweise ein kristalliner Oxidhalbleiterfilm mit Ausrichtung bezüglich der c-Achse, d. h. ein Film von c-axis aligned crystalline oxide semiconductor (CAAC-OS).
  • Der CAAC-OS-Film ist weder vollständig einkristallin noch vollständig amorph. Der CAAC-OS-Film ist ein Oxidhalbleiterfilm mit einer kristallinen/amorphen Mischphasenstruktur, bei der Kristallbereiche in einer amorphen Phase eingeschlossen sind. In den meisten Fällen passt die Größe des Kristallbereichs zu einem Würfel mit einer Kantenlänge von weniger als 100 nm. Wie anhand eines mit einem Transmissionselektronenmikroskop (TEM) erhaltenen Beobachtungsbildes festgestellt worden ist, ist in dem CAAC-OS-Film die Grenze zwischen dem amorphen Bereich und dem Kristallbereich nicht deutlich. Außerdem wird mittels TEMs in dem CAAC-OS-Film keine Korngrenze erkannt. Folglich ist in dem CAAC-OS-Film eine Verringerung der Elektronenmobilität, die der Korngrenze zugeschrieben wird, unterbunden.
  • Bei jedem der in dem CAAC-OS-Film eingeschlossenen Kristallbereiche ist die c-Achse in einer Richtung ausgerichtet, die parallel zu einem Normalenvektor einer Oberfläche ist, auf der der CAAC-OS-Film ausgebildet ist, oder parallel zu einem Normalenvektor einer Oberfläche des CAAC-OS-Films ist, eine trianguläre oder hexagonale Atomanordnung ist vorgesehen, wenn die Betrachtung aus der Richtung erfolgt, die senkrecht zur a-b-Fläche ist, und Metallatome sind in einer geschichteten Weise angeordnet oder Metallatome und Sauerstoffatome sind in einer geschichteten Weise angeordnet, wenn die Betrachtung aus der Richtung erfolgt, die senkrecht zur c-Achse ist. Bei den Kristallbereichen können die Richtungen der a-Achse und der b-Achse unterschiedlich sein. In dieser Beschreibung bedeutet „senkrecht” einen Bereich von 85° bis 95°. Außerdem bedeutet „parallel” einen Bereich von –5° bis 5°.
  • In dem CAAC-OS-Film ist die Verteilung der Kristallbereiche nicht unbedingt gleichmäßig. Beispielsweise ist in dem Fall, in dem bei dem Formierungsprozess des CAAC-OS-Films das Kristallwachstum von einer Oberflächenseite des Oxidhalbleiterfilms ausgeht, der Anteil der Kristallbereiche in der Nähe der Oberfläche des Oxidhalbleitefilms in einigen Fällen höher als der in der Nähe der Oberfläche, wo der Oxidhalbleiterfilm ausgebildet ist. Ferner wird bei einem Fremdstoffzusatz zu dem CAAC-OS-Film der Kristallbereich in einer Region, in der der Fremdstoffzusatz erfolgt, in einigen Fällen amorph.
  • Da die c-Achsen der in dem CAAC-OS-Film eingeschlossenen Kristallbereiche in der Richtung ausgerichtet sind, die parallel zu einem Normalenvektor einer Oberfläche ist, auf der der CAAC-OS-Film ausgebildet ist, oder parallel zu einem Normalenvektor einer Oberfläche des CAAC-OS-Films ist, können in Abhängigkeit von der Form des CAAC-OS-Films (der Querschnittsform der Oberfläche, auf der der CAAC-OS-Film ausgebildet ist, oder der Querschnittsform der Oberfläche des CAAC-OS-Films) die Richtungen der c-Achsen voneinander unterschiedlich sein. Zu beachten ist, dass die Richtung der c-Achse des Kristallbereichs eine Richtung ist, die parallel zu einem Normalenvektor der Oberfläche ist, auf der der CAAC-OS-Film ausgebildet ist, oder parallel zu einem Normalenvektor der Oberfläche des CAAC-OS-Films, zur Zeit der Vollendung der Abscheidung des CAAC-OS Films, ist. Der Kristallbereich bildet sich bei der Filmausbildung oder durch eine Behandlung zur Kristallbildung, wie z. B. eine Wärmebehandlung, nach der Filmausbildung.
  • Bei einem Transistor unter Verwendung des CAAC-OS-Films kann eine Veränderung der elektrischen Eigenschaften, die auf eine Bestrahlung mit sichtbarem Licht oder UV-Licht zurückzuführen ist, reduziert werden. Folglich kann der Transistor eine hohe Zuverlässigkeit aufweisen.
  • Zu beachten ist, dass ein Teil von Sauerstoff in dem Oxidhalbleiterfilm durch Stickstoff ersetzt werden kann.
  • Außerdem kann bei einem Oxidhalbleiter, der einen Kristallbereich wie beim CAAC-OS aufweist, Defekte im Bulk weiter verringert werden, und durch Erhöhen der Flachheit der Oberfläche kann eine Mobilität, die höher als oder gleich eine Mobilität eines amorphen Oxidhalbleiters ist, erhalten werden. Um die Flachheit der Oberfläche zu erhöhen, ist es zu bevorzugen, einen Oxidhalbleiter über einer flachen Oberfläche auszubilden. Insbesondere kann ein Oxidhalbleiter über einer Oberfläche ausgebildet werden, deren mittlere Rauheit (Ra) kleiner als oder gleich 1 nm, bevorzugt kleiner als oder gleich 0,3 nm, stärker bevorzugt kleiner als oder gleich 0,1 nm ist.
  • Die Dicke des Oxidhalbleiterfilms 402 beträgt größer als oder gleich 1 nm und kleiner als oder gleich 30 nm (bevorzugt größer als oder gleich 5 nm und kleiner als oder gleich 10 nm), und der Oxidhalbleiterfilm 402 kann durch ein Sputterverfahren, ein Molekularstrahlepitaxie-(molecular beam epitaxy: MBE)Verfahren, ein Plasma-CVD-Verfahren, ein Laserstrahlverdampfen-Verfahren, ein Atomlagenabscheidungs-(atomic layer deposition: ALD)Verfahren oder dergleichen angemessen ausgebildet werden. Ferner kann der Oxidhalbleiterfilm 402 unter Verwendung einer Sputtereinrichtung ausgebildet werden, in der ein Film ausgebildet wird, wobei Oberflächen einer Vielzahl von Substraten ungefähr senkrecht zu einer Oberfläche eines Sputtertargets sind.
  • Außerdem ist es vorteilhaft, dass die Konzentration von Wasserstoff oder Wasser in dem Oxidhalbleiterfilm 402 so klein wie möglich ist. Das liegt daran, dass, wenn die Wasserstoffkonzentration hoch ist, durch Bindung zwischen Wasser und einem Element in dem Oxidhalbleiterfilm ein Teil des Wasserstoffs zu einem Donator wird und ein Elektron, das ein Träger ist, erzeugt wird.
  • Damit der Oxidhalbleiterfilm 402 in dem Ausbildungsprozess Wasserstoff oder Wasser so wenig wie möglich enthält, ist es zu bevorzugen, dass das Substrat, über dem der Isolierfilm 399 ausgebildet ist, in einer Vorwärmkammer einer Sputtereinrichtung als eine Vorbehandlung zum Ausbilden des Oxidhalbleiterfilms 402 vorgewärmt wird, so dass Fremdstoffe wie z. B. Wasserstoff und Feuchtigkeit, die zu dem Substrat und dem Isolierfilm 399 adsorbiert sind, eliminiert und entfernt werden. Als eine Absaugeinheit in der Vorwärmkammer ist eine Kryopumpe wünschenswert.
  • Vorzugsweise wird der Oxidhalbleiterfilm 402 unter der Bedingung, dass der Film Sauerstoff in einer großen Menge enthält, ausgebildet (beispielsweise wird der Film durch ein Sputterverfahren in einer Atmosphäre mit 100% Sauerstoff ausgebildet), und enthält Sauerstoff in einer großen Menge (bevorzugt weist einen Bereich auf, wo die Menge an Sauerstoff überschüssig bezüglich eines stöchiometrischen Anteils in dem Fall eines kristallinen Oxidhalbleiters ist).
  • Bei dieser Ausführungsform wird als der Oxidhalbleiterfilm 402 ein 10 nm dicker auf In-Ga-Zn basierender Oxidfilm (IGZO-Film) durch ein Sputterverfahren mittels einer Sputtereinrichtung, die eine Gleichstromversorgungsquelle aufweist, ausgebildet. Bei dieser Ausführungsform wird ein auf In-Ga-Zn basierendes Oxid-Target mit einem Atomverhältnis von In:Ga:Zn = 3:1:2 verwendet.
  • Es ist zu bevorzugen, dass ein hochreines Gas, in dem Fremdstoffe, wie z. B. Wasserstoff, Wasser, eine Hydroxyl-Gruppe, und Hydrid entfernt werden, als ein Sputtergas zum Ausbilden des Oxidhalbleiterfilms 402 verwendet wird.
  • Das Substrat wird in einer Abscheidekammer festgehalten, die unter einem reduzierten Druck gehalten wird. Dann wird ein Sputtergas, in dem Wasserstoff und Feuchtigkeit entfernt werden, in die Abscheidekammer eingesetzt, aus der verbleibende Feuchtigkeit entfernt wird, und der Oxidhalbleiterfilm 402 wird unter Verwendung des Targets über dem Isolierfilm 399 ausgebildet. Zum Entfernen von Feuchtigkeit, die in der Abscheidekammer verbleibt, wird vorzugsweise eine Einfang-Vakuumpumpe, wie z. B. eine Kryopumpe, eine Ionenpumpe oder eine Titan-Sublimationspumpe verwendet. Als eine Absaugeinheit kann eine Turbo-Molekularpumpe, die eine Kühlfalle aufweist, verwendet werden. In der Abscheidekammer, die mit der Kryopumpe entleert wird, werden beispielsweise ein Wasserstoffatom, eine Verbindung, die ein Wasserstoffatom enthält, wie z. B. Wasser (H2O) (ferner vorzugsweise auch eine Verbindung, die ein Kohlenstoffatom enthält) und dergleichen entfernt, wodurch die Konzentration eines Fremdstoffs, wie z. B. Wasserstoffs, Wassers, einer Hydroxyl-Gruppe oder Hydrids in dem Oxidhalbleiterfilm 402, der in der Abscheidekammer ausgebildet wird, verringert werden kann.
  • Außerdem werden vorzugsweise der Isolierfilm 399 und der Oxidhalbleiterfilm 402 sequenziell ausgebildet, ohne dass der Isolierfilm 399 der Luft ausgesetzt wird. Durch sequenzielles Ausbilden des Isolierfilms 399 und des Oxidhalbleiterfilms 402, ohne den Isolierfilm 399 der Luft auszusetzen, kann es verhindert werden, dass Fremdstoffe wie z. B. Wasserstoff und Wasser zu der Oberfläche des Isolierfilms 399 adsorbiert werden.
  • Als Nächstes wird durch einen Fotolithografieprozess eine Fotolackmaske über dem Oxidhalbleiterfilm ausgebildet, und der Oxidhalbleiterfilm wird selektiv geätzt, und daher wird ein inselförmiger Oxidhalbleiterfilm 403 ausgebildet. Nach dem Ausbilden des inselförmigen Oxidhalbleiterfilms 403 wird die Fotolackmaske entfernt.
  • Die Fotolackmaske zum Ausbilden des inselförmigen Oxidhalbleiterfilms 403 kann durch ein Tintenstrahlverfahren ausgebildet werden. Ausbilden der Fotolackmaske durch ein Tintenstrahlverfahren braucht keine Fotomaske und somit können sich die Herstellungskosten ermäßigen.
  • Zu beachten ist, dass das Ätzen des Oxidhalbleiterfilms 402 Trockenätzen, Nassätzen, oder beide Trockenätzen und Nassätzen sein kann. Als ein Ätzmittel zum Nassätzen des Oxidhalbleiterfilms 402 kann zum Beispiel eine gemischte Lösung von Phosphorsäure, Essigsäure und Salpetersäure, oder dergleichen verwendet werden. Als das Ätzmittel kann auch ITO07N (von KANTO CHEMICAL CO., INC. hergestellt wird) verwendet werden. Alternativ kann der Oxidhalbleiterfilm 402 durch Trockenätzen mit induktiv gekoppeltem Plasma (inductively coupled plasma: ICP) bearbeitet werden.
  • Ferner kann eine Wärmebehandlung zum Entfernen des überschüssigen Wasserstoffs (einschließlich Wassers und einer Hydroxyl-Gruppe) (Entziehen von Wasser oder Wasserstoff) an dem Oxidhalbleiterfilm 403 durchgeführt werden. Die Temperatur bei der Wärmebehandlung ist höher als oder gleich 300°C und niedriger als oder gleich 700°C, oder niedriger als die Entspannungsgrenze des Substrats. Die Wärmebehandlung kann unter einem reduzierten Druck, in einer Stickstoffatmosphäre oder dergleichen durchgeführt werden.
  • Wenn ein kristalliner Oxidhalbleiterfilm als der Oxidhalbleiterfilm 403 verwendet wird, kann eine Wärmebehandlung zum Kristallisieren durchgeführt werden.
  • Bei dieser Ausführungsform wird das Substrat in einen Elektroofen eingeführt, der eine der Wärmebehandlungseinrichtungen ist, und die Wärmebehandlung wird an dem Oxidhalbleiterfilm 403 für 1 Stunde bei 450°C in einer Stickstoffatmosphäre und ferner für 1 Stunde bei 450°C in einer Atmosphäre von Stickstoff und Sauerstoff durchgeführt.
  • Zu beachten ist, dass die Wärmebehandlungseinrichtung nicht auf den Elektroofen beschränkt ist und eine Einrichtung zum Erwärmen eines Objekts durch Wärmeleitung oder Wärmestrahlung von einem Erhitzer, wie z. B. einem Widerstand-Erhitzer, verwendet werden kann. Beispielsweise kann eine RTA-(rapid thermal anneal)Einrichtung, wie z. B. eine LRTA-(lamp rapid thermal anneal)Einrichtung oder eine GRTA-(gas rapid thermal anneal)Einrichtung verwendet werden. Eine LRTA-Einrichtung ist eine Einrichtung zum Erwärmen eines Objekts durch Bestrahlung mit Licht (elektromagnetischen Wellen), das von einer Lampe emittiert wird, wie z. B. einer Halogenlampe, einer Metall-Halogenid-Lampe, einer Xenonbogenlampe, einer Kohlebogenlampe, einer Hochdruck-Natriumlampe oder einer Hochdruck-Quecksilberlampe. Eine GRTA-Einrichtung ist eine Einrichtung zum Durchführen einer Wärmebehandlung unter Verwendung eines Hochtemperaturgases. Als das Hochtemperaturgas wird ein Inertgas, das nicht mit einem Objekt durch eine Wärmebehandlung reagiert, wie z. B. Stickstoff oder ein Edelgas wie Argon, verwendet.
  • Als die Wärmebehandlung kann zum Beispiel GRTA durchgeführt werden, bei dem das Substrat in ein Inertgas hineingesteckt wird, das auf eine Hochtemperatur von 650°C bis 700°C erwärmt worden ist, und einige Minuten lang erwärmt wird, und dann das Substrat von dem Inertgas herausgenommen wird.
  • Bei der Wärmebehandlung ist es zu bevorzugen, dass Stickstoff oder das Edelgas, wie z. B. Helium, Neon oder Argon, nicht Wasser, Wasserstoff und dergleichen enthält. Die Reinheit von Stickstoff oder dem Edelgas, wie z. B. Helium, Neon oder Argon, das in die Wärmebehandlungseinrichtung eingebracht wird, ist auf größer als oder gleich 6 N (99,9999%), bevorzugt größer als oder gleich 7 N (99,99999%) eingestellt (das heißt, dass die Konzentration der Fremdstoffe kleiner als oder gleich 1 ppm, bevorzugt kleiner als oder gleich 0,1 ppm ist).
  • Darüber hinaus kann ein hochreines Sauerstoffgas, ein hochreines Distickstoffmonoxid-Gas oder eine ultratrockene Luft (der Feuchtigkeitsgehalt ist kleiner als oder gleich 20 ppm (–55°C durch Umwandeln in einen Taupunkt), bevorzugt kleiner als oder gleich 1 ppm, stärker bevorzugt kleiner als oder gleich 10 ppb bei der Messung unter Verwendung eines Taupunktmessers eines Cavity Ringdown-Laserspektroskopie-(CRDS-)Systems) in denselben Ofen eingesetzt werden, nachdem der Oxidhalbleiterfilm 403 durch die Wärmebehandlung erwärmt worden ist. Es ist zu bevorzugen, dass Wasser, Wasserstoff und dergleichen nicht in dem Sauerstoffgas oder in dem Distickstoffmonoxid-Gas enthalten werden. Die Reinheit des Sauerstoffgases oder des Distickstoffmonoxid-Gases, das in die Wärmebehandlungseinrichtung eingesetzt wird, ist größer als oder gleich 6 N, bevorzugt größer als oder gleich 7 N (das heißt, dass die Konzentration der Fremdstoffe in dem Sauerstoffgas oder dem Distickstoffmonoxid-Gas kleiner als oder gleich 1 ppm, bevorzugt kleiner als oder gleich 0,1 ppm ist). Das Sauerstoffgas oder das Distickstoffmonoxid-Gas wirkt Sauerstoff zuzuführen, der eine Hauptkomponente des Oxidhalbleiters ist und in dem Schritt zum Entfernen eines Fremdstoffs zum Entziehen von Wasser oder Wasserstoff verringert wird. Dadurch kann das Sauerstoffdefizit in dem Oxidhalbleiterfilm 403 reduziert werden.
  • Die Wärmebehandlung zum Entziehen von Wasser oder Wasserstoff kann nach dem Ausbilden des Oxidhalbleiterfilms 402 oder nach dem Ausbilden des inselförmigen Oxidhalbleiterfilms 403 durchgeführt werden.
  • Die Wärmebehandlung zum Entziehen von Wasser oder Wasserstoff kann mehrmals durchgeführt werden oder mit einer anderen Wärmebehandlung kombiniert werden.
  • Wenn die Wärmebehandlung zum Entziehen von Wasser oder Wasserstoff vor dem Ausbilden des inselförmigen Oxidhalbleiterfilms 403, während der Oxidhalbleiterfilm 402 den Isolierfilm 399 bedeckt, durchgeführt wird, kann es verhindert werden, dass Sauerstoff aus dem Isolierfilm 399 nach außen durch die Wärmebehandlung freigesetzt wird.
  • Ferner kann nach der Wärmebehandlung zum Entziehen von Wasser oder Wasserstoff ein Schritt zum Einbringen von Sauerstoff in den Oxidhalbleiterfilm durchgeführt werden. Durch Einbringen von Sauerstoff in den Oxidhalbleiterfilm kann Sauerstoff, das aus dem Oxidhalbleiterfilm durch die Wärmebehandlung freigelassen worden ist, kompensiert werden, und somit kann das Sauerstoffdefizit in dem Oxidhalbleiterfilm reduziert werden.
  • Bei dem Schritt zum Einbringen von Sauerstoff kann Sauerstoff direkt in den Oxidhalbleiterfilm 403 eingebracht werden oder kann durch einen anderen Film wie z. B. einen nachher auszubildenden Gate-Isolierfilm in den Oxidhalbleiterfilm 403 eingebracht werden. In dem Fall von Einbringen des Sauerstoffs durch den anderen Film kann ein Ionenimplantationsverfahren, ein Ionendotierungsverfahren, ein Plasma-Immersions-Ionenimplantationsverfahren oder dergleichen verwendet werden. Wenn Sauerstoff direkt in den freigelegten Oxidhalbleiterfilm eingebracht wird, kann eine Plasmabehandlung oder dergleichen verwendet werden.
  • Als Nächstes wird ein Isolierfilm 404, der nachher zu einem Gate-Isolierfilm wird, über dem Isolierfilm 399 und dem Oxidhalbleiterfilm 403 ausgebildet.
  • Damit der Isolierfilm 404 den unten liegenden Film ausreichend bedecken kann, kann eine Behandlung zum Verflachen der Oberfläche des Oxidhalbleiterfilms 403 durchgeführt werden. Insbesondere ist bevorzugt die Oberfläche des Oxidhalbleiterfilms 403 hochflach, wenn ein dünner Isolierfilm als der Isolierfilm 404 verwendet wird.
  • Die Dicke des Isolierfilms 404 beträgt größer als oder gleich 1 nm und kleiner als oder gleich 20 nm, und der Isolierfilm 404 kann durch ein Sputterverfahren, ein MBE-Verfahren, ein Plasma-CVD-Verfahren, ein Laserstrahlverdampfen-Verfahren, ein ALD-Verfahren oder dergleichen angemessen ausgebildet werden. Ferner kann der Isolierfilm 404 unter Verwendung einer Sputtereinrichtung ausgebildet werden, in der ein Film ausgebildet wird, wobei Oberflächen einer Vielzahl von Substraten ungefähr senkrecht zu einer Oberfläche eines Sputtertargets sind.
  • Der Isolierfilm 404 kann unter Verwendung eines Siliziumoxids, eines Galliumoxids, eines Aluminiumoxids, eines Siliziumnitrids, eines Siliziumoxynitrids, eines Aluminiumoxynitrids oder eines Siliziumnitridoxids ausgebildet werden. Außerdem kann für den Isolierfilm 404 ein Material mit hohem k wie z. B. Hafniumoxid, Yttriumoxid, Hafniumsilikat (HfSixOy (x > 0, y > 0)), Hafniumsilikat, zu dem Stickstoff zugesetzt worden ist (HfSiOxNy (x > 0, y > 0)), Hafniumaluminat (HfAlxOy (x > 0, y > 0)) oder Lanthanoxid verwendet werden, wodurch ein Gate-Leckstrom verringert werden kann. Der Isolierfilm 404 kann eine einschichtige Struktur oder eine mehrschichtige Struktur unter Verwendung eines oder mehrerer der oben angegebenen Materialien aufweisen.
  • Bei dieser Ausführungsform wird ein Siliziumoxynitridfilm mit einer Dicke von 20 nm durch ein Plasma-CVD-Verfahren ausgebildet.
  • Als Nächstes wird ein leitender Film zum Ausbilden einer Gate-Elektrode (einschließlich einer Leitung, die in derselben Schicht wie die Gate-Elektrode ausgebildet ist) über dem Isolierfilm 404 ausgebildet, und ein Isolierfilm wird ausgebildet. Dann wird eine Fotoklackmaske über dem Isolierfilm durch einen Photolithografieprozess ausgebildet, und der leitende Film und der Isolierfilm werden selektiv geätzt, so dass eine Gate-Elektrode 405 und ein Isolierfilm 406 in einer gestapelten Weise ausgebildet werden (siehe 8B).
  • Die Gate-Elektrode 405 kann unter Verwendung eines Metallmaterials wie z. B. Molybdäns, Titans, Tantals, Wolframs, Aluminiums, Kupfers, Chroms, Neodyms oder Scandiums oder eines Legierungsmaterials, das eines oder mehrere dieser Materialien als Hauptkomponente enthält, ausgebildet werden. Alternativ kann als die Gate-Elektrode 405 ein Halbleiterfilm wie z. B. ein polykristalliner Siliziumfilm, der mit einem Störstellenelement wie z. B. Phosphor dotiert ist, oder ein Silizidfilm wie z. B. ein Nickelsilizidfilm verwendet werden. Die Gate-Elektrode 405 kann als eine einschichtige Struktur oder eine mehrschichtige Struktur ausgebildet werden.
  • Ferner kann die Gate-Elektrode 405 unter Verwendung eines leitenden Materials, wie z. B. eines Indiumzinnoxids, eines Indiumoxids, das ein Wolframoxid enthält, eines Indiumzinkoxids, das ein Wolframoxid enthält, eines Indiumoxids, das ein Titanoxid enthält, eines Indiumzinnoxids, das ein Titanoxid enthält, eines Indiumzinkoxids oder eines Indiumzinnoxids, zu dem ein Siliziumoxid zugesetzt worden ist, ausgebildet werden. Alternativ kann die Gate-Elektrode 405 eine mehrschichtige Struktur, die das leitende Material und das Metallmaterial enthält, aufweisen.
  • Außerdem kann als die Gate-Elektrode 405, die mit dem Isolierfilm 404 in Kontakt steht, Metalloxid, das Stickstoff enthält, insbesondere ein In-Ga-Zn-O-Film, der Stickstoff enthält, ein In-Sn-O-Film, der Stickstoff enthält, ein In-Ga-O-Film, der Stickstoff enthält, ein In-Zn-O-Film, der Stickstoff enthält, ein Sn-O-Film, der Stickstoff enthält, ein In-O-Film, der Stickstoff enthält, oder ein Metallnitridfilm (ein InN-Film, ein SnN-Film oder dergleichen) verwendet werden. Da ein solcher Film eine Austrittarbeit von höher als oder gleich 5 eV (Elektronenvolt), bevorzugt höher als oder gleich 5,5 eV (Elektronenvolt) aufweist, kann im Fall der Verwendung des Films als die Gate-Elektrode die Schwellenspannung unter den elektrischen Eigenschaften des Transistors positiv werden, so dass ein selbstsperrendes Schaltungselement erhalten werden kann.
  • Für den Isolierfilm 406 kann ein anorganisches Isoliermaterial wie z. B. Siliziumoxid, Siliziumoxynitrid, Aluminiumoxid, Aluminiumoxynitrid, Siliziumnitrid, Aluminiumnitrid, Siliziumnitridoxid oder Aluminiumnitridoxid verwendet werden. Der Isolierfilm 406 kann durch ein Plasma-CVD-Verfahren, ein Sputterverfahren oder dergleichen ausgebildet werden.
  • Als Nächstes wird dem Oxidhalbleiterfilm 403 ein Dotierstoff durch den Isolierfilm 404 unter Verwendung der Gate-Elektrode 405 und des Isolierfilms 406 als Maske zugesetzt, und somit werden Gebiete 407a und 407b, die jeweils einen Dotierstoff enthält, ausgebildet.
  • Als der Dotierstoff wird ein Element, was die Leitfähigkeit des Oxidhalbleiterfilms 403 ändert, verwendet. Als der Dotierstoff wird/werden eines oder mehrere, das/die aus dem Folgenden ausgewählt wird/werden, verwendet: ein Element der Gruppe 15 (wie z. B. Stickstoff (N), Phosphor (P), Arsen (As) und Antimon (Sb)), Bor (B), Aluminium (Al), Argon (Ar), Helium (He), Neon (Ne), Indium (In), Fluor (F), Chlor (Cl), Titan (Ti) und Zink (Zn).
  • Der Dotierstoff kann in Abhängigkeit von dem Verfahren dem Oxidhalbleiterfilm 403 durch einen anderen Film (den Isolierfilm 404 bei dieser Ausführungsform) zugesetzt werden. Als das Verfahren zum Zusetzen des Dotierstoffs kann ein Ionenimplantationsverfahren, ein Ionendotierungsverfahren, ein Plasma-Immersions-Ionenimplantationsverfahren oder dergleichen verwendet werden. Dabei ist es zu bevorzugen, Ionen des Dotierstoffs selbst, oder Ionen eines Fluorids oder Chlorids des Dotierstoffs zu verwenden.
  • Das Einbringen des Dotierstoffs kann dadurch gesteuert werden, dass die Implantationsbedingungen wie z. B. die Beschleunigungsspannung und die Dosierung oder die Dicke des Films, durch den der Dotierstoff durchgeht, angemessen eingestellt werden. Bei dieser Ausführungsform wird Phosphor als der Dotierstoff verwendet, und Phosphorionen werden durch ein Ionenimplantationsverfahren implantiert. Die Dosierung des Dotierstoffs kann größer als oder gleich 1 × 1013 Ionen/cm2 und kleiner als oder gleich 5 × 1016 Ionen/cm2 sein.
  • Es ist zu bevorzugen, dass durch Zusetzen des Dotierstoffs zu dem Oxidhalbleiterfilm 403 die Konzentration des Dotierstoffs in den Gebieten 407a und 407b, die jeweils einen Dotierstoff enthält, größer als oder gleich 5 × 1018/cm3 und kleiner als oder gleich 1 × 1022/cm3 wird.
  • Während der Dotierstoff dem Oxidhalbleiterfilm 403 zugesetzt wird, kann das Substrat erwärmt werden. Die Behandlung zum Einbringen des Dotierstoffs in den Oxidhalbleiterfilm 403 kann mehrmals durchgeführt werden, oder mehrere Arten der Dotierstoffe können eingebracht werden.
  • Nachdem der Dotierstoff zugesetzt worden ist, kann eine Wärmebehandlung durchgeführt werden. Die Wärmebehandlung wird vorzugsweise bei einer Temperatur von höher als oder gleich 300°C und niedriger als oder gleich 700°C, bevorzugt höher als oder gleich 300°C und niedriger als oder gleich 450°C für 1 Stunde in einer Sauerstoffatmosphäre durchgeführt. Die Wärmebehandlung kann auch in einer Stickstoffatmosphäre, unter einem reduzierten Druck, oder in der Luft (ultratrockenen Luft) durchgeführt werden.
  • Bei dieser Ausführungsform werden Ionen von Phosphor (P) dem Oxidhalbleiterfilm 403 durch ein Ionenimplantationsverfahren implantiert. Dabei sind die Beschleunigungsspannung und die Dosierung 25 kV bzw. 1,0 × 1015 Ionen/cm2.
  • Falls der Oxidhalbleiterfilm 403 ein CAAC-OS-Film ist, wird ein Teil des Films amorph durch Zusetzen des Dotierstoffs. In diesem Fall kann die Kristallinität des Oxidhalbleiterfilms 403 durch eine Wärmebehandlung nach dem Einbringen des Dotierstoffs wieder erhöht werden.
  • Durch den Schritt des Zusetzens des Dotierstoffs werden bei dem Oxidhalbleiterfilm 403 die Gebiete 407a und 407b, die jeweils einen Dotierstoff enthält, mit einem dazwischen liegenden Kanalbereich 408 ausgebildet.
  • Als Nächstes wird ein Isolierfilm über der Gate-Elektrode 405 und dem Isolierfilm 406 ausgebildet und geätzt, um Seitenwand-Isolierfilme 409a und 409b auszubilden. Ferner wird der Isolierfilm 404 unter Verwendung der Gate-Elektrode 405 und der Seitenwand-Isolierfilme 409a und 409b als Maske geätzt, um einen Gate-Isolierfilm 411 auszubilden (siehe 8C).
  • Die Seitenwand-Isolierfilme 409a und 409b können unter Verwendung eines Materials und eines Verfahrens, die dem Material und dem Verfahren beim Ausbilden des Isolierfilms 406 ähnlich sind, ausgebildet werden. Bei dieser Ausführungsform wird ein Siliziumoxynitridfilm, der durch ein CVD-Verfahren ausgebildet ist, für die Seitenwand-Isolierfilme 409a und 409b verwendet werden.
  • Als Nächstes wird ein leitender Film zum Ausbilden einer Source-Elektrode und einer Drain-Elektrode (einschließlich einer Leitung, die in derselben Schicht wie die Source-Elektrode und die Drain-Elektrode ausgebildet ist) ausgebildet, um den Oxidhalbleiterfilm 403, den Gate-Isolierfilm 411, die Seitenwand-Isolierfilme 409a und 409b und den Isolierfilm 406 zu bedecken.
  • Als der leitende Film zum Ausbilden einer Source-Elektrode und einer Drain-Elektrode kann ein Metallfilm, der ein Element enthält, das aus Aluminium (Al), Chrom (Cr), Kupfer (Cu), Tantal (Ta), Titan (Ti), Molybdän (Mo) und Wolfram (W) ausgewählt wird, ein Metallnitridfilm, der jedes geeignete der oben genannten Elemente als seine Komponente enthält (wie z. B. ein Titannitridfilm, ein Molybdännitridfilm oder ein Wolframnitridfilm) oder dergleichen, verwendet werden. Alternativ kann ein Film aus einem einen hohen Schmelzpunkt aufweisenden Metall, wie z. B. Titan, Molybdän oder Wolfram oder ein Metallnitridfilm aus jedem geeigneten dieser Elemente (wie z. B. ein Titannitridfilm, ein Molybdännitridfilm oder ein Wolframnitrifilm) über und/oder unter einem Metallfilm, wie z. B. einem Aluminiumfilm oder einem Kupferfilm angeordnet werden.
  • Ferner kann der leitende Film zum Ausbilden einer Source-Elektrode und einer Drain-Elektrode unter Verwendung eines leitenden Metalloxids ausgebildet werden. Als das leitende Metalloxid kann Indiumoxid (In2O3), Zinnoxid (SnO2), Zinkoxid (ZnO), eine Legierung aus Indiumoxid und Zinnoxid (In2O3-SnO2; abgekürzt zu ITO), eine Legierung aus Indiumoxid und Zinkoxid (In2O3-ZnO) oder jedes geeignete dieser Metalloxidmaterialien, das Siliziumoxid enthält, verwendet werden. Alternativ kann eine mehrschichtige Struktur, die das leitende Material und das Metalloxidmaterial enthält, verwendet werden.
  • Danach wird durch einen Fotolithografieprozess eine Fotolackmaske über dem leitenden Film ausgebildet, und der leitende Film wird selektiv geätzt, wobei Bearbeitung zum Ausbilden einer Source-Elektrode und einer Drain-Elektrode in der Richtung der Kanalbreite W durchgeführt werden.
  • Dann werden ein Isolierfilm 415 und ein Isolierfilm 417 über dem leitenden Film ausgebildet.
  • Der Isolierfilm 415 und der Isolierfilm 417 können angemessen durch ein Verfahren wie z. B. ein Sputterverfahren ausgebildet werden, wobei Eintritt der Fremdstoffe wie z. B. Wasserstoff in den Isolierfilm 415 und den Isolierfilm 417 verhindert wird.
  • Als der Isolierfilm 415 und der Isolierfilm 417 kann typischerweise ein anorganischer Isolierfilm aus Siliziumoxid, Siliziumoxynitrid, Aluminiumoxid, Aluminiumoxynitrid, Hafniumoxid, Galliumoxid, Siliziumnitrid, Aluminiumnitrid, Siliziumnitridoxid, Aluminiumnitridoxid oder dergleichen verwendet werden.
  • Als der Isolierfilm 415 kann ein hochdichter anorganischer Isolierfilm, der mit einer Source-Elektrode 416a und einer Drain-Elektrode 416b in Kontakt steht, ausbildet werden. Beispielsweise wird ein Aluminiumoxidfilm über der Source-Elektrode 416a und der Drain-Elektrode 416b durch ein Sputterverfahren ausgebildet. Wenn der Aluminiumoxidfilm hohe Dichte (Filmdichte von höher als oder gleich 3,2 g/cm3, bevorzugt höher als oder gleich 3,6 g/cm3) aufweist, kann der Transistor 410 stabile elektrische Eigenschaften aufweisen. Die Filmdichte kann durch Rutherford-Rückstreu-Spektrometrie (Rutherford backscattering spectrometry: RBS) oder Röntgenreflektometrie (X-ray reflection: XRR) gemessen werden.
  • Ein Aluminiumoxidfilm, der als der anorganische Isolierfilm über dem Transistor 410 verwendet werden kann, hat einen hohen Effekt zum Sperren (einen hohen Sperreffekt) sowohl eines Fremdstoffs wie z. B. Wasserstoffs oder Wassers als auch eines Sauerstoffs.
  • Dadurch fungiert der Aluminiumoxidfilm während und nach dem Herstellungsprozess des Transistors als ein Schutzfilm zum Verhindern des Eintretens eines Fremdstoffs wie z. B. Wasserstoffs oder Wassers, der/das eine Schwankung der elektrischen Eigenschaften des Transistors verursacht, in den Oxidhalbleiterfilm 403 und der Ausströmung eines Sauerstoffs, der ein Hauptbestandteil des Oxidhalbleiters ist, aus dem Oxidhalbleiterfilm 403.
  • Als Nächstes wird eine Polierbehandlung an dem Isolierfilm 415, dem Isolierfilm 417 und dem leitenden Film durchgeführt, bis der Isolierfilm 406 freigelegt wird. Auf diese Weise werden der Isolierfilm 415, der Isolierfilm 417 und der leitende Film teilweise entfernt, und somit werden die Source-Elektrode 416a und die Drain-Elektrode 416b ausgebildet.
  • Obwohl als die Polierbehandlung ein chemisch-mechanisches Polieren-(CMP)Verfahren verwendet werden kann, kann auch ein anderes Schneidverfahren (ein Schleifverfahren oder ein Polierverfahren) verwendet werden. Nach der Polierbehandlung kann eine Trockenätzbehandlung, eine Plasmabehandlung (eine umgekehrte Plasmabehandlung) oder dergleichen durchgeführt werden, um die Oberfläche, die poliert worden ist, weiter zu verflachen.
  • Bei dieser Ausführungsform ist der Isolierfilm 406 über der Gate-Elektrode 405 vorgesehen. Deshalb kann ein Kurzschluss zwischen der Gate-Elektrode 405 und den Source- und Drain-Elektroden 416a und 416b unterbunden werden, auch wenn eine Polierbehandlung an dem Isolierfilm 415, dem Isolierfilm 417 und dem leitenden Film durchgeführt wird.
  • Durch den oben beschriebenen Prozess wird der Transistor 410 nach einer Ausführungsform der vorliegenden Erfindung ausgebildet (siehe 9A).
  • Als Nächstes wird ein Isolierfilm 418 ausgebildet, um den Transistor 410 zu bedecken. Da der Isolierfilm 418 unter Verwendung eines Materials und eines Verfahrens beim Ausbilden des Isolierfilms 415 und des Isolierfilms 417 ausgebildet werden kann, wird eine ausführliche Beschreibung ausgelassen.
  • Dann werden Leitungen 419a und 419b über dem Isolierfilm 418 ausgebildet. Die Leitungen 419a und 419b werden ausgebildet, um den Transistor 410 mit einem anderen Transistor zu verbinden. Die Leitung 419a ist mit der Source-Elektrode 416a durch eine Öffnung, die in dem Isolierfilm 415, dem Isolierfilm 417 und dem Isolierfilm 418 ausgebildet ist, elektrisch verbunden. Ferner ist die Leitung 419b mit der Drain-Elektrode 416b durch eine Öffnung, die in dem Isolierfilm 418, dem Isolierfilm 415 und dem Isolierfilm 417 ausgebildet ist, elektrisch verbunden.
  • Da die Leitungen 419a und 419b unter Verwendung eines Materials und eines Verfahrens, die dem Material und dem Verfahren beim Ausbilden der Gate-Elektrode 405 ähnlich sind, ausgebildet werden können, wird eine ausführliche Beschreibung ausgelassen.
  • Beispielsweise kann als die Leitungen 419a und 419b eine Einzelschicht eines Molybdänfilms, eine gestapelte Schicht eines Tantalnitridfilms und eines Kupferfilms, eine gestapelte Schicht eines Tantalnitridfilms und eines Wolframfilms oder dergleichen verwendet werden.
  • Durch die oben angegebenen Schritte kann die Pegelverschieberschaltung nach einer Ausführungsform der vorliegenden Erfindung hergestellt werden.
  • Gemäß dem Herstellungsverfahren bei dieser Ausführungsform kann ein Transistor, bei dem ein Halbleiterfilm aus einem Oxidhalbleiter oder dergleichen verwendet wird, über einem Transistor, bei dem ein einkristalliner Halbleiterfilm aus Silizium oder dergleichen verwendet wird, gestapelt werden. Dadurch kann ein Teil der Transistoren in der Pegelverschieberschaltung eine gestapelte Struktur aufweisen, was zur Verkleinerung der Fläche der Pegelverschieberschaltung führt.
  • Außerdem werden gemäß dem Herstellungsverfahren bei dieser Ausführungsform Fremdstoffe wie z. B. Wasserstoff in dem Oxidhalbleiterfilm ausreichend entfernt, oder Sauerstoff wird in einer ausreichenden Menge dem Oxidhalbleiterfilm zugeführt, um einen Übersättigungszustand mit Sauerstoff zu machen, so dass der Oxidhalbleiterfilm hochgereinigt werden kann. Genauer beträgt die Wasserstoffkonzentration in dem Oxidhalbleiterfilm kleiner als oder gleich 5 × 1019 Atome/cm3, bevorzugt kleiner als oder gleich 5 × 1018 Atome/cm3, stärker bevorzugt kleiner als oder gleich 5 × 1017 Atome/cm3. Zu beachten ist, dass die Wasserstoffkonzentration in dem Oxidhalbleiterfilm durch Sekundärionen-Massenspektrometrie (SIMS) gemessen wird. Ferner wird dann, weil Sauerstoff in einer ausreichenden Menge dem Oxidhalbleiterfilm zugeführt wird und das Sauerstoffdefizit reduziert wird, eine Vermehrung der Majoritätsträger unterbunden. Dadurch kann eine Schwankung der Schwellenspannung des Transistors wegen der Vermehrung der Majoritätsträger unterbunden, so dass die Zuverlässigkeit des Transistors erhöht werden kann.
  • Deshalb fließen Majoritätsträger (Elektronen) des Oxidhalbleiterfilms 403 nur aus der Source des Transistors. Ferner kann der Kanalbereich zu einer kompletten Raumladungszone werden, und somit kann der Aus-Strom des Transistors sehr klein werden. Der Aus-Strom des Transistors, bei dem der Oxidhalbleiterfilm 403 verwendet wird, ist sehr klein, wie z. B. kleiner als oder gleich 10 yA/μm bei einer Raumtemperatur und kleiner als oder gleich 1 zA/μm bei 85°C bis 95°C.
  • Daher wird der S-Wert des Transistors, bei dem der Oxidhalbleiterfilm 403 verwendet wird, zu einem idealen Wert verringert. Außerdem ist der Transistor hochzuverlässig.
  • So kann bei dem Transistor 410 in dieser Ausführungsform die Schwellenspannung leicht von einem Potenzial, das an die zweite Gate-Elektrode angelegt wird, gesteuert werden. Durch Bilden der Pegelverschieberschaltung unter Verwendung eines solchen Transistors 410 kann die Amplitude eines Signals, das aus der Pegelverschieberschaltung ausgegeben wird, leicht gesteuert werden.
  • Obwohl bei dieser Ausführungsform der Transistor in der Pegelverschieberschaltung beschrieben worden ist, kann nicht nur die Pegelverschieberschaltung sondern auch eine andere Schaltung in der integrierten Halbleiterschaltung gemäß dem Herstellungsverfahren bei dieser Ausführungsform hergestellt werden. Beispielsweise weist der Transistor 410 in dem Oberteil, bei dem der Oxidhalbleiterfilm 403 verwendet wird, wie oben beschrieben einen sehr kleinen Aus-Strom auf; dies ermöglicht, ein nichtflüchtiges Speicherzellenarray zu bilden. Das Detail des nichtflüchtigen Speicherzellenarrays wird bei der Ausführungsform 3 beschrieben. Ein solches Speicherzellenarray und ein Transistor in der Pegelverschieberschaltung werden in dem Oberteil ausgebildet, und eine periphere Schaltung zum Ansteuern der Speicherschaltung und eine Wechselrichterschaltung in der Pegelverschieberschaltung werden in dem Unterteil ausgebildet, so dass die integrierte Halbleiterschaltung verkleinert werden kann.
  • Die bei dieser Ausführungsform beschriebenen Strukturen, Verfahren und dergleichen können, soweit erforderlich, mit jeder/jedem geeigneten der bei den anderen Ausführungsformen beschriebenen Strukturen, Verfahren und dergleichen kombiniert werden.
  • (Ausführungsform 3)
  • Bei dieser Ausführungsform wird ein Speichergerät anhand der 10A und 10B und 11A und 11B beschrieben. Bei dem Speichergerät wird ein Transistor, der bei der Ausführungsform 2 beschrieben worden ist, verwendet, gespeicherte Daten können auch ohne Versorgung mit Elektrizität gehalten werden, und es gibt keine Beschränkung auf die Anzahl der Schreiboperationen.
  • Das bei dieser Ausführungsform beschriebene Speichergerät kann zur gleichen Zeit wie der Transistor in der Pegelverschieberschaltung, die bei der Ausführungsform 2 beschrieben worden ist, hergestellt werden.
  • 10A zeigt ein Beispiel für eine Schaltungsstruktur des Speichergeräts, und 10B ist ein Begriffsschema, das ein Beispiel für das Speichergerät zeigt. Zuerst wird das Gerät in 10A erklärt, und dann wird eine Halbleitervorrichtung in 10B erklärt.
  • Das Speichergerät in 10A und 10B weist n Bitleitungen BL, m Wortleitungen WL, ein Speicherzellenarray, in dem Speicherzellen 195 in einer Matrix von m (Zeilen) × n (Spalten) angeordnet sind, eine erste Treiberschaltung 196, die mit den n Bitleitungen BL verbunden ist, und eine zweite Treiberschaltung 197, die mit den m Wortleitungen WL verbunden ist, auf.
  • Jede Speicherzelle 195 weist einen Transistor 191 und einen Kondensator 192 auf. Die Bitleitung BL ist elektrisch mit einer Source-Elektrode oder einer Drain-Elektrode des Transistors 191 verbunden, die Wordleitung WL ist elektrisch mit einer Gate-Elektrode des Transistors 191 verbunden, und die Source-Elektrode oder die Drain-Elektrode des Transistors 191 ist elektrisch mit einem ersten Anschluss des Kondensators 192 verbunden.
  • Als Nächstes werden das Schreiben und das Halten von Daten in die/der Halbleitervorrichtung (die/der Speicherzelle 195) in 10A beschrieben.
  • Zunächst wird das Potenzial der Wortleitung WL auf ein Potenzial eingestellt, bei dem der Transistor 191 eingeschaltet wird, so dass der Transistor 191 eingeschaltet wird. Dementsprechend wird dem ersten Anschluss des Kondensators 192 das Potenzial der Bitleitung BL zugeführt (Schreiben).
  • Danach wird das Potenzial der Wortleitung WL auf ein Potenzial eingestellt, bei dem der Transistor 191 ausgeschaltet wird, so dass der Transistor 191 ausgeschaltet wird. Somit wird das Potenzial des ersten Anschlusses des Kondensators 192 gehalten (Halten).
  • Der Transistor 191, der einen Oxidhalbleiter aufweist, hat einen sehr kleinen Aus-Strom. Daher kann dann, wenn der Transistor 191 ausgeschaltet wird, das Potenzial des ersten Anschlusses des Kondensators 192 (oder eine Ladung, die bei dem Kondensator 192 akkumuliert ist) für lange Zeit gehalten werden.
  • Nachfolgend wird das Lesen von Daten beschrieben. Wenn der Transistor 191 eingeschaltet wird, werden die Bitleitung BL, die sich in einem Floating-Zustand befindet, und der Kondensator 192 elektrisch miteinander verbunden, und die Ladung wird zwischen der Bitleitung BL und dem Kondensator 192 neu verteilt. Folglich wird das Potenzial der Bitleitung BL geändert. Die Menge an Änderung des Potenzials der Bitleitung BL verändert sich je nach dem Potenzial des ersten Anschlusses des Kondensators 192 (oder je nach der Ladung, die bei dem Kondensator 192 akkumuliert ist).
  • Beispielsweise ist das Potenzial der Bitleitung BL nach der Neuverteilung der Ladung (CB × VB0 + C × V)/(CB + C), wo V das Potenzial des ersten Anschlusses des Kondensators 192 ist, C die Kapazität des Kondensators 192 ist, CB die Kapazität der Bitleitung BL (nachstehend auch als die Bitleitungskapazität bezeichnet) ist, und VB0 das Potenzial der Bitleitung BL vor der Neuverteilung der Ladung ist. Daraus ergibt sich, dass, in der Annahme, dass sich die Speicherzelle 195 in einem Zustand befindet, in dem das Potenzial des ersten Anschlusses des Kondensators 192 V1 oder V0 (V1 > V0) ist, das Potenzial der Bitleitung BL in dem Fall, in dem das Potenzial V1 gehalten ist (=(CB × VB0 + C × V1)/(CB + C)), höher als das Potenzial der Bitleitung BL in dem Fall ist, in dem das Potenzial V0 gehalten ist (=(CB × VB0 + C × V0)/(CB + C)).
  • Durch Vergleichen des Potenzials der Bitleitung BL mit einem vorbestimmten Potenzial können Daten ausgelesen werden.
  • Wie oben beschrieben worden ist, kann bei der Halbleitervorrichtung in 10A, da der Aus-Strom des Transistors 191 sehr klein ist, die Ladung, die bei dem Kondensator 192 akkumuliert ist, für lange Zeit gehalten werden. Das heißt, dass eine Aktualisierungsoperation unnötig sein kann oder die Häufigkeit der Aktualisierungsoperation drastisch verringert werden kann, was zu einer ausreichenden Verringerung des Energieverbrauchs führt. Ferner können gespeicherte Daten für lange Zeit gehalten werden, auch wenn keine Elektrizität zugeführt wird.
  • Als Nächstes wird die Halbleitervorrichtung in 10B beschrieben.
  • Die Halbleitervorrichtung in 10B weist in einem Oberteil als eine Speicherschaltung ein Speicherzellenarray 201a und ein Speicherzellenarray 201b auf, die jeweils die Vielzahl von Speicherzellen 195 aufweisen, die in 10A gezeigt sind, und weist in einem Unterteil eine periphere Schaltung 220 auf, die erforderlich ist, um ein Speicherzellenarray 210 (einschließlich des Speicherzellenarrays 201a und des Speicherzellenarrays 201b) anzusteuern. Zu beachten ist, dass die periphere Schaltung 220 mit jedem des Speicherzellenarrays 201a und des Speicherzellenarrays 201b elektrisch verbunden ist.
  • Bei der in 10B gezeigten Struktur kann die periphere Schaltung 220 gerade unter dem Speicherzellenarray 210 (einschließlich des Speicherzellenarrays 201a und des Speicherzellenarrays 201b) vorgesehen sein, was die Halbleitervorrichtung verkleinern kann.
  • Ein Transistor, der bei der peripheren Schaltung 220 vorgesehen ist, wird vorzugsweise aus einem Halbleitermaterial ausgebildet, das anders als ein Halbleitermaterial für den Transistor 191 ist. Beispielsweise kann Silizium, Germanium, Silizium-Germanium, Siliziumkarbid, Galliumarsenid oder dergleichen verwendet werden, und vorzugsweise wird ein einkristalliner Halbleiter verwendet. Alternativ kann ein organisches Halbleitermaterial oder dergleichen verwendet werden. Ein Transistor, der ein solches Halbleitermaterial aufweist, kann mit einer ausreichend hohen Geschwindigkeit angesteuert werden. Daher können unter Verwendung des Transistors verschiedene Schaltungen (wie z. B. eine Logikschaltung und eine Treiberschaltung), die mit einer hohen Geschwindigkeit angesteuert werden sollen, vorteilhaft hergestellt werden. Für den Transistor in der peripheren Schaltung 220 kann auf die Beschreibung über die Transistoren 330 und 340 bei der Ausführungsform 2 Bezug genommen werden.
  • Zu beachten ist, dass bei der Halbleitervorrichtung in 10B beispielsweise das Speicherzellenarray 210 die zwei gestapelten Speicherzellenarrays 201a und 201b aufweist, aber die Zahl der gestapelten Speicherzellenarrays ist nicht auf zwei beschränkt. Drei oder mehr Speicherzellenarrays können auch gestapelt werden.
  • Dann wird eine konkrete Struktur der Speicherzelle 195, die in 10A gezeigt ist, unter Verwendung der 11A und 11B beschrieben.
  • 11A und 11B zeigen ein Beispiel für eine Struktur der Speicherzelle 195. 11A ist eine Querschnittansicht der Speicherzelle 195, und 11B zeigt eine Draufsicht der Speicherzelle 195. Hier entspricht 11A einem Querschnitt entlang einer Linie C1-C2 in 11B.
  • Der Transistor 191, der in 11A und 11B gezeigt ist, kann eine ähnliche Struktur wie der bei der Ausführungsform 2 beschriebene Transistor 410 aufweisen, so dass die ausführliche Beschreibung ausgelassen wird.
  • Der Kondensator 192 kann durch Ausbilden einer Elektrode 422 über einem Isolierfilm 421 ausgebildet werden. Für das Material und das Herstellungsverfahren der Elektrode 422 kann auf die Beschreibung über die Leitungen 419a und 419b Bezug genommen werden.
  • Bei der Speicherzelle 195, die in 11A und 11B gezeigt ist, kann der Kondensator 192 einfach dadurch ausgebildet werden, dass, nachdem die Leitungen 419a und 419b über dem bei der Ausführungsform 2 beschriebenen Transistor 410 ausgebildet worden sind, der Isolierfilm 421 ausgebildet wird, und dann die Elektrode 422 ausgebildet wird. Infolgedessen ist es nicht nötig, den Transistor 410 für die Pegelverschieberschaltung und einen Transistor für die Speicherzelle getrennt auszubilden.
  • In dem Fall, in dem das Speicherzellenarray eine mehrschichtige Struktur aufweist, kann noch ein Isolierfilm über dem Isolierfilm 421 und der Elektrode 422 ausgebildet werden, um einen Transistor, bei dem wie bei dem Transistor 191 ein Oxidhalbleiter verwendet wird, über dem Isolierfilm herzustellen.
  • Mit der in 11B gezeigten Anordnung kann die Fläche der Halbleitervorrichtung reduziert werden, was zu einer höheren Integration führt.
  • Wie oben beschrieben worden ist, weisen die Vielzahl von mehrschichtigen Speicherzellen jeweils einen Transistor auf, bei dem ein Oxidhalbleiter verwendet wird. Da der Aus-Strom des Transistors, bei dem ein Oxidhalbleiter verwendet wird, klein ist, können unter Verwendung eines solchen Transistors gespeicherte Daten für lange Zeit gehalten werden. Das heißt, dass die Häufigkeit der Aktualisierungsoperation drastisch verringert werden kann, was zu einer ausreichenden Verringerung des Energieverbrauchs führt.
  • Auf die oben angegebene Weise kann eine Halbleitervorrichtung realisiert werden, die sowohl eine periphere Schaltung mit einem Transistor, bei dem ein Material außer einem Oxidhalbleiter verwendet wird (d. h., einem Transistor, der mit einer ausreichend hohen Geschwindigkeit angesteuert werden kann), als auch ein Speichergerät mit einem Transistor, bei dem ein Oxidhalbleiter verwendet wird (im weiteren Sinne, einem Transistor, dessen Aus-Strom ausreihend klein ist), aufweist.
  • Außerdem werden ein Speicherzellenarray und ein Transistor in der Pegelverschieberschaltung in dem Oberteil ausgebildet, und eine periphere Schaltung zum Ansteuern des Speicherzellenarrays und eine Wechselrichterschaltung in der Pegelverschieberschaltung werden in dem Unterteil ausgebildet, so dass die integrierte Halbleiterschaltung verkleinert werden kann.
  • Diese Ausführungsform kann in einer geeigneten Kombination mit jeder geeigneten der bei den anderen Ausführungsformen beschriebenen Strukturen implementiert werden.
  • (Ausführungsform 4)
  • Eine integrierte Halbleiterschaltung wird unter Verwendung der Pegelverschieberschaltung und der Speicherschaltung, die bei den oben angegebenen Ausführungsformen beschrieben worden sind, hergestellt und auf ein tragbares Gerät wie z. B. ein Mobiltelefon, ein Smartphone oder ein E-Book-Lesegerät angewendet; Beispiele dafür werden unter Verwendung der 12 und 13 beschrieben.
  • 12 ist ein Blockdiagramm eines tragbaren Geräts. Das tragbare Gerät in 12 weist eine HF-Schaltung 901, eine analoge Basisbandschaltung 902, eine digitale Basisbandschaltung 903, eine Batterie 904, eine Leistungsversorgungsschaltung 905, einen Mikroprozessor 906, einen Flash-Speicher 910, einen Displayregler 911, eine Speicherschaltung 912, ein Display 913, einen Touchsensor 919, eine Audioschaltung 917, eine Tastatur 918 und dergleichen auf. Das Display 913 weist einen Anzeigeabschnitt 914, einen Source-Treiber 915 und einen Gate-Treiber 916 auf. Der Mikroprozessor 906 weist einen CPU 904, einen DSP 908 und eine Schnittstelle (interface: IF) 909 auf. Zu beachten ist, dass der Mikroprozessor 906, der Flash-Speicher 910, die Speicherschaltung 912 und der Displayregler 911 in einem Chip eingebaut werden können (siehe eine gestrichelte Linie in 12).
  • Der Mikroprozessor 906 ist mit dem Flash-Speicher 910 über eine Pegelverschieberschaltung 921 verbunden. Der Mikroprozessor 906 ist mit der Speicherschaltung 912 über eine Pegelverschieberschaltung 922 verbunden. Die Speicherschaltung 912 ist mit dem Displayregler 911 über eine Pegelverschieberschaltung 923 verbunden. Eine der Pegelverschieberschaltungen, die in 1A bis 1C, 2, 3, 4 und 5 gezeigt sind, kann auf die Pegelverschieberschaltungen 921 bis 923 angewendet werden. Unter Verwendung der Pegelverschieberschaltung in 2 oder 3 ist es zum Beispiel nicht nötig, alle Pegelverschieberschaltungen 921 bis 923 vorzusehen, und eine der Pegelverschieberschaltungen kann ausgelassen werden. Da die Pegelverschieberschaltung eine mehrschichtige Struktur aufweisen kann, kann die Fläche der Pegelverschieberschaltung reduziert werden, was zur Verkleinerung der integrierten Halbleiterschaltung führt. Außerdem kann eine Spannung zum Ansteuern des Flash-Speichers 910, der Speicherschaltung 912 und des Displayreglers 911 angemessen auf einen minimalen Wert eingestellt werden, und somit kann eine Verringerung des Energieverbrauchs der integrierten Halbleiterschaltung realisiert werden.
  • Unter Verwendung des Speichergeräts, das bei der oben angegebenen Ausführungsform beschrieben worden ist, für die Speicherschaltung 912 können das Schreiben und das Lesen von Daten mit einer hohen Geschwindigkeit durchgeführt werden, gespeicherte Daten können für lange Zeit gehalten werden, und der Energieverbrauch kann ausreichend reduziert werden. Da die Speicherschaltung 912 wie bei der Pegelverschieberschaltung eine mehrschichtige Struktur aufweisen kann, kann die Fläche der Speicherschaltung 912 reduziert werden, was zur Verkleinerung der integrierten Halbleiterschaltung führt.
  • 13 ist ein Blockdiagramm eines E-Book-Lesegeräts. Das E-Book-Lesegerät in 13 weist eine Batterie 1001, eine Leistungsversorgungsschaltung 1002, einen Mikroprozessor 1003, einen Flash-Speicher 1004, eine Audioschaltung 1005, eine Tastatur 1006, eine Speicherschaltung 1007, einen Touchscreen 1008, ein Display 1009 und einen Displayregler 1010 auf. Zu beachten ist, dass der Mikroprozessor 1003, der Flash-Speicher 1004, die Speicherschaltung 1007 und der Displayregler 1010 in einem Chip eingebaut werden können (siehe eine gestrichelte Linie in 13).
  • Der Mikroprozessor 1003 ist mit dem Flash-Speicher 1004 über eine Pegelverschieberschaltung 1021 verbunden. Der Mikroprozessor 1003 ist mit der Speicherschaltung 1007 über eine Pegelverschieberschaltung 1022 verbunden. Der Mikroprozessor 1003 ist mit dem Displayregler 1010 über eine Pegelverschieberschaltung 1023 verbunden. Eine der Pegelverschieberschaltungen, die in 1A bis 1C, 2, 3, 4 und 5 gezeigt sind, kann auf die Pegelverschieberschaltungen 1021 bis 1023 angewendet werden. Unter Verwendung der Pegelverschieberschaltung in 2 oder 3 ist es zum Beispiel nicht nötig, alle Pegelverschieberschaltungen 1021 bis 1023 vorzusehen, und eine der Pegelverschieberschaltungen kann ausgelassen werden. Da die Pegelverschieberschaltung eine mehrschichtige Struktur aufweisen kann, kann die Fläche der Pegelverschieberschaltung reduziert werden, was zur Verkleinerung der integrierten Halbleiterschaltung führt. Außerdem kann eine Spannung zum Ansteuern des Flash-Speichers 1004, der Speicherschaltung 1007 und des Displayreglers 1010 angemessen auf einen minimalen Wert eingestellt werden, und somit kann eine Verringerung des Energieverbrauchs der integrierten Halbleiterschaltung realisiert werden.
  • Unter Verwendung des Speichergeräts, das bei der oben angegebenen Ausführungsform beschrieben worden ist, für die Speicherschaltung 1007 können das Schreiben und das Lesen von Daten mit einer hohen Geschwindigkeit durchgeführt werden, gespeicherte Daten können für lange Zeit gehalten werden, und der Energieverbrauch kann ausreichend reduziert werden. Da die Speicherschaltung 1007 wie bei der Pegelverschieberschaltung eine mehrschichtige Struktur aufweisen kann, kann die Fläche der Speicherschaltung 1007 reduziert werden, was zur Verkleinerung der integrierten Halbleiterschaltung führt.
  • Die bei dieser Ausführungsform beschriebenen Strukturen, Verfahren und dergleichen können, soweit erforderlich, mit jeder/jedem geeigneten der bei den anderen Ausführungsformen beschriebenen Strukturen, Verfahren und dergleichen kombiniert werden.
  • (Ausführungsform 5)
  • Eine Halbleitervorrichtung nach einer Ausführungsform der vorliegenden Erfindung kann auf verschiedene elektronische Geräte (einschließlich der Spieleinrichtungen) angewendet werden. Beispiele für elektronische Geräte sind ein Fernsehgerät (auch als ein Fernseher oder ein Fernsehempfänger bezeichnet), ein Monitor eines Computers oder dergleichen, eine Kamera, wie z. B. eine Digitalkamera oder eine Digitalvideokamera, ein digitaler Fotorahmen, ein Mobiltelefonapparat (auch als ein Mobiltelefon oder eine Mobiltelefonvorrichtung bezeichnet), eine tragbare Spieleinrichtung, ein tragbares Informationsendgerät, eine Audiowiedergabevorrichtung, eine große Spieleinrichtung, wie z. B. eine Pachinko-Einrichtung und dergleichen. Beispiele für elektronische Geräte, die je die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung aufweisen, werden beschrieben.
  • 14A zeigt einen Laptop-Personal Computer, der einen Hauptkörper 3001, ein Gehäuse 3002, einen Anzeigeabschnitt 3003, eine Tastatur 3004 und dergleichen aufweist. Obwohl es nicht in der Zeichnung gezeigt ist, kann die integrierte Halbleiterschaltung nach einer der vorstehenden Ausführungsformen als eine integrierte Halbleiterschaltung innerhalb des Hauptkörpers verwendet werden. Dadurch kann der verkleinerte Laptop-Personal Computer zur Verfügung gestellt werden.
  • 14B zeigt einen persönlichen digitalen Assistenten (PDA), der einen Hauptkörper 3021 mit einem Anzeigeabschnitt 3023, einer externen Schnittstelle 3025, Bedienungsknöpfen 3024 und dergleichen aufweist. Ein Stift 3022 ist als ein Zubehörteil zum Bedienen vorgesehen. Obwohl es nicht in der Zeichnung gezeigt ist, kann die integrierte Halbleiterschaltung nach einer der vorstehenden Ausführungsformen als eine integrierte Halbleiterschaltung innerhalb des Hauptkörpers verwendet werden. Dadurch kann der verkleinerte persönliche digitale Assistent (PDA) zur Verfügung gestellt werden.
  • 14C zeigt ein Beispiel für ein e-Book-Lesegerät. Beispielsweise weist ein e-Book-Lesegerät 2700 zwei Gehäuse, d. h. ein Gehäuse 2701 und ein Gehäuse 2703, auf. Das Gehäuse 2701 und das Gehäuse 2703 sind über ein Gelenk 2711 so miteinander verbunden, dass das e-Book-Lesegerät 2700 durch das Gelenk 2711 als eine Achse geöffnet und geschlossen werden kann. Bei einer solchen Struktur kann das e-Book-Lesegerät 2700 wie ein Papierbuch gehandhabt werden
  • Ein Anzeigeabschnitt 2705 und ein Anzeigeabschnitt 2707 sind in dem Gehäuse 2701 bzw. dem Gehäuse 2703 eingebaut. Der Anzeigeabschnitt 2705 und der Anzeigeabschnitt 2707 können ein Bild oder unterschiedliche Bilder anzeigen. Bei der Struktur, bei der unterschiedliche Bilder auf unterschiedlichen Anzeigeabschnitten angezeigt werden, zeigt zum Beispiel der rechte Anzeigeabschnitt (der Anzeigeabschnitt 2705 in 14C) Text an, und der linke Anzeigeabschnitt (der Anzeigeabschnitt 2707 in 14C) zeigt Bilder an. Obwohl es nicht in der Zeichnung gezeigt ist, kann die integrierte Halbleiterschaltung nach einer der vorstehenden Ausführungsformen als eine integrierte Halbleiterschaltung innerhalb des Hauptkörpers verwendet werden. Dadurch kann das verkleinerte e-Book-Lesegerät 2700 zur Verfügung gestellt werden.
  • 14C zeigt ein Beispiel, bei dem das Gehäuse 2701 einen Bedienungsabschnitt und dergleichen aufweist. Beispielsweise weist das Gehäuse 2701 einen Einschaltknopf 2721, Bedienungstasten 2723, einen Lautsprecher 2725 und dergleichen auf. Mit den Bedienungstasten 2723 können Seiten umgeblättert werden. Zu beachten ist, dass eine Tastatur, eine Zeigevorrichtung oder dergleichen ebenfalls auf derjenigen Oberfläche des Gehäuses vorgesehen sein kann, auf der der Anzeigeabschnitt vorgesehen ist. Ferner können ein externer Verbindungsanschluss (ein Kopfhöreranschluss, ein USB-Anschluss oder dergleichen), ein Aufzeichnungsmedien-Einsetzabschnitt und dergleichen auf der Rückfläche oder der Seitenfläche des Gehäuses vorgesehen sein. Ferner kann das e-Book-Lesegerät 2700 eine Funktion eines elektronischen Wörterbuchs aufweisen.
  • Das e-Book-Lesegerät 2700 kann eine Struktur aufweisen, mit der drahtloses Senden und Empfangen von Daten möglich ist. Durch die drahtlose Kommunikation können gewünschte Buchdaten oder dergleichen von einem Server für elektronische Bücher gekauft und heruntergeladen werden.
  • 14D zeigt ein Smartphone, das ein Gehäuse 2800, einen Knopf 2801, ein Mikrofon 2802, einen Anzeigeabschnitt 2803 mit einem Touchscreen, einen Lautsprecher 2804 und eine Kameralinse 2805 aufweist, und eine Funktion eines Mobiltelefons hat. Obwohl es nicht in der Zeichnung gezeigt ist, kann die integrierte Halbleiterschaltung nach einer der vorstehenden Ausführungsformen als eine integrierte Halbleiterschaltung innerhalb des Hauptkörpers verwendet werden. Dadurch kann das verkleinerte Smartphone zur Verfügung gestellt werden.
  • Auf dem Anzeigeabschnitt 2803 kann die Anzeigerichtung auf geeignete Weise je nach einem Nutzungsverhalten verändert werden. Ferner weist das Smartphone die Kameralinse 2805 auf derselben Oberfläche wie der Anzeigeabschnitt 2803 auf, und es kann somit als ein Videotelefon benutzt werden. Der Lautsprecher 2804 und das Mikrofon 2802 können für Videotelefongespräche, Aufzeichnen und Abspielen von Ton und dergleichen sowie Voice Calls verwendet werden.
  • Ein externer Verbindungsanschluss 2806 kann mit einem AC-Adapter und verschiedenen Arten von Kabeln, wie z. B. einem USB-Kabel, verbunden werden, und Laden und Datenkommunikation mit einem Personal Computer sind möglich. Ferner kann eine große Menge an Daten dadurch gespeichert werden, dass ein Speichermedium in einen Externspeicher-Steckplatz (der nicht in der Zeichnung gezeigt ist) eingesetzt wird, und bewegt werden.
  • Ferner kann zusätzlich zu den oben genannten Funktionen eine Infrarot-Kommunikationsfunktion, eine Fernsehempfangsfunktion oder dergleichen vorgesehen sein.
  • 14E zeigt eine Digitalvideokamera, die einen Hauptkörper 3051, einen Anzeigeabschnitt A 3057, einen Okularabschnitt 3053, einen Bedienungsschalter 3054, einen Anzeigeabschnitt B 3055, eine Batterie 3056 und dergleichen aufweist. Obwohl es nicht in der Zeichnung gezeigt ist, kann die integrierte Halbleiterschaltung nach einer der vorstehenden Ausführungsformen als eine integrierte Halbleiterschaltung innerhalb des Hauptkörpers verwendet werden. Dadurch kann die verkleinerte Digitalvideokamera zur Verfügung gestellt werden.
  • 14F zeigt ein Beispiel für ein Fernsehgerät. Bei einem Fernsehgerät 9600 ist ein Anzeigeabschnitt 9603 in einem Gehäuse 9601 eingebaut. Der Anzeigeabschnitt 9603 kann Bilder anzeigen. Hier wird das Gehäuse 9601 von einem Fuß 9605 getragen. Obwohl es nicht in der Zeichnung gezeigt ist, kann die integrierte Halbleiterschaltung nach einer der vorstehenden Ausführungsformen als eine integrierte Halbleiterschaltung innerhalb des Hauptkörpers verwendet werden. Dadurch kann das verkleinerte Fernsehgerät 9600 zur Verfügung gestellt werden.
  • Das Fernsehgerät 9600 kann mittels eines Bedienungsschalters des Gehäuses 9601 oder einer separaten Fernbedienung bedient werden. Ferner kann die Fernbedienung einen Anzeigeabschnitt zum Anzeigen von Daten, die von der Fernbedienung ausgegeben werden, aufweisen.
  • Zu beachten ist, dass das Fernsehgerät 9600 einen Empfänger, ein Modem und dergleichen aufweist. Unter Verwendung des Empfängers kann allgemeines Fernsehen empfangen werden. Ferner kann dann, wenn das Fernsehgerät über das Modem mit einem verdrahteten oder drahtlosen Kommunikationsnetzwerk verbunden ist, einseitig gerichtet (von einem Sender zu einem Empfänger) oder beidseitig gerichtet (zwischen einem Sender und einem Empfänger oder zwischen Empfängern) eine Datenkommunikation erfolgen.
  • Die bei dieser Ausführungsform beschriebenen Strukturen, Verfahren und dergleichen können, soweit erforderlich, mit jeder/jedem geeigneten der bei den anderen Ausführungsformen beschriebenen Strukturen, Verfahren und dergleichen kombiniert werden.
  • Diese Anmeldung basiert auf der japanischen Patentanmeldung mit der Seriennr. 2011-282510 , eingereicht beim japanischen Patentamt am 23. Dezember 2011, deren gesamter Inhalt hiermit zum Gegenstand der vorliegenden Offenlegung gemacht ist.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2001-077684 [0004]
    • JP 2011-282510 [0280]
  • Zitierte Nicht-Patentliteratur
    • JIS B 0601:2001 [0125]
    • ISO4287:1997 [0125]

Claims (20)

  1. Pegelverschieberschaltung, die umfasst: einen ersten Transistor, der umfasst: eine erste Gate-Elektrode; eine zweite Gate-Elektrode; eine Source-Elektrode; und einen Kanalbereich zwischen der ersten Gate-Elektrode und der zweiten Gate-Elektrode; und eine Wechselrichterschaltung, die elektrisch mit dem ersten Transistor verbunden ist, wobei die Wechselrichterschaltung einen Eingangsanschluss und einen Ausgangsanschluss aufweist, wobei die erste Gate-Elektrode und die Source-Elektrode konfiguriert sind, um mit einem ersten Leistungsversorgungspotenzial versorgt zu werden, wobei die zweite Gate-Elektrode konfiguriert ist, um mit einem zweiten Leistungsversorgungspotenzial versorgt zu werden, wobei die Wechselrichterschaltung konfiguriert ist, um mit einem dritten Leistungsversorgungspotenzial als ein Leistungsversorgungspotenzial versorgt zu werden, wobei der Eingangsanschluss konfiguriert ist, um mit einem Eingangssignal versorgt zu werden, wobei das dritte Leistungsversorgungspotenzial oder ein Potenzial, das durch Abziehen einer Menge an Veränderung einer Schwellenspannung des ersten Transistors von dem ersten Leistungsversorgungspotenzial erhalten wird, als eine Leistungsversorgungsspannung zu der Wechselrichterschaltung zugeführt wird, wobei ein Ausgangssignal aus der Wechselrichterschaltung ausgegeben wird, und wobei der Kanalbereich des ersten Transistors in einem Oxidhalbleiterfilm ausgebildet ist.
  2. Pegelverschieberschaltung nach Anspruch 1, wobei die Wechselrichterschaltung einen p-Kanal zweiten Transistor und einen n-Kanal dritten Transistor umfasst.
  3. Pegelverschieberschaltung nach Anspruch 2, wobei ein Zwischenschicht-Isolierfilm über dem zweiten Transistor und dem dritten Transistor ausgebildet ist, wobei der erste Transistor über dem Zwischenschicht-Isolierfilm ausgebildet ist, und wobei ein Kanalbereich jedes des zweiten Transistors und des dritten Transistors Silizium umfasst.
  4. Integrierte Halbleiterschaltung, die umfasst: die Pegelverschieberschaltung nach Anspruch 1; und ein Speicherzellenarray, das eine Vielzahl von Speicherzellen aufweist, die je einen vierten Transistor und einen Kondensator umfassen, wobei ein Kanalbereich des vierten Transistors in einem Oxidhalbleiterfilm ausgebildet ist.
  5. Pegelverschieberschaltung, die umfasst: einen ersten Transistor, der umfasst: eine erste Gate-Elektrode; eine zweite Gate-Elektrode; eine Source-Elektrode; und einen Kanalbereich zwischen der ersten Gate-Elektrode und der zweiten Gate-Elektrode; eine erste Wechselrichterschaltung, die elektrisch mit dem ersten Transistor verbunden ist, wobei die erste Wechselrichterschaltung einen Eingangsanschluss aufweist; einen ersten Ausgangsanschluss, der elektrisch mit der ersten Wechselrichterschaltung verbunden ist; und eine zweite Wechselrichterschaltung, die elektrisch mit der ersten Wechselrichterschaltung und dem ersten Ausgangsanschluss verbunden ist, wobei die zweite Wechselrichterschaltung einen zweiten Ausgangsanschluss aufweist, wobei die erste Gate-Elektrode und die Source-Elektrode konfiguriert sind, um mit einem ersten Leistungsversorgungspotenzial versorgt zu werden, wobei die zweite Gate-Elektrode konfiguriert ist, um mit einem zweiten Leistungsversorgungspotenzial versorgt zu werden, wobei die erste Wechselrichterschaltung und die zweite Wechselrichterschaltung konfiguriert sind, um mit einem dritten Leistungsversorgungspotenzial als ein Leistungsversorgungspotenzial versorgt zu werden, wobei der Eingangsanschluss konfiguriert ist, um mit einem Eingangssignal versorgt zu werden; wobei das dritte Leistungsversorgungspotenzial oder ein Potenzial, das durch Abziehen einer Menge an Veränderung einer Schwellenspannung des ersten Transistors von dem ersten Leistungsversorgungspotenzial erhalten wird, als eine Leistungsversorgungsspannung zu der ersten Wechselrichterschaltung zugeführt wird, wobei ein erstes Ausgangssignal aus der ersten Wechselrichterschaltung ausgegeben wird, wobei das erste Ausgangssignal in die zweite Wechselrichterschaltung eingegeben wird, wobei das dritte Leistungsversorgungspotenzial oder das Potenzial, das durch Abziehen der Menge an Veränderung der Schwellenspannung des ersten Transistors von dem ersten Leistungsversorgungspotenzial erhalten wird, als eine Leistungsversorgungsspannung zu der zweiten Wechselrichterschaltung zugeführt wird, wobei ein zweites Ausgangssignal aus der zweiten Wechselrichterschaltung ausgegeben wird, und wobei der Kanalbereich des ersten Transistors in einem Oxidhalbleiterfilm ausgebildet ist.
  6. Pegelverschieberschaltung nach Anspruch 5, wobei die erste Wechselrichterschaltung einen p-Kanal zweiten Transistor und einen n-Kanal dritten Transistor umfasst, und wobei die zweite Wechselrichterschaltung einen p-Kanal vierten Transistor und einen n-Kanal fünften Transistor umfasst.
  7. Pegelverschieberschaltung nach Anspruch 6, wobei ein Zwischenschicht-Isolierfilm über dem zweiten Transistor, dem dritten Transistor, dem vierten Transistor und dem fünften Transistor ausgebildet ist, wobei der erste Transistor über dem Zwischenschicht-Isolierfilm ausgebildet ist, und wobei ein Kanalbereich jedes des zweiten Transistors, des dritten Transistors, des vierten Transistors und des fünften Transistors Silizium umfasst.
  8. Integrierte Halbleiterschaltung, die umfasst: die Pegelverschieberschaltung nach Anspruch 5; und ein Speicherzellenarray, das eine Vielzahl von Speicherzellen aufweist, die je einen sechsten Transistor und einen Kondensator umfassen, wobei ein Kanalbereich des sechsten Transistors in einem Oxidhalbleiterfilm ausgebildet ist.
  9. Pegelverschieberschaltung, die umfasst: einen ersten Transistor, der umfasst: eine erste Gate-Elektrode; eine zweite Gate-Elektrode; eine Source-Elektrode; und einen Kanalbereich zwischen der ersten Gate-Elektrode und der zweiten Gate-Elektrode; einen zweiten Transistor, der umfasst: eine erste Gate-Elektrode; eine zweite Gate-Elektrode; eine Source-Elektrode; und einen Kanalbereich zwischen der ersten Gate-Elektrode und der zweiten Gate-Elektrode; eine erste Wechselrichterschaltung, die elektrisch mit dem ersten Transistor und dem zweiten Transistor verbunden ist, wobei die erste Wechselrichterschaltung einen Eingangsanschluss aufweist; einen ersten Ausgangsanschluss, der elektrisch mit der ersten Wechselrichterschaltung verbunden ist; und eine zweite Wechselrichterschaltung, die elektrisch mit der ersten Wechselrichterschaltung und dem ersten Ausgangsanschluss verbunden ist, wobei die zweite Wechselrichterschaltung einen zweiten Ausgangsanschluss aufweist, wobei die erste Gate-Elektrode des ersten Transistors und die Source-Elektrode des ersten Transistors konfiguriert sind, um mit einem ersten Leistungsversorgungspotenzial versorgt zu werden, wobei die zweite Gate-Elektrode des ersten Transistors konfiguriert ist, um mit einem zweiten Leistungsversorgungspotenzial versorgt zu werden, wobei die Source-Elektrode des zweiten Transistors konfiguriert ist, um mit einem dritten Leistungsversorgungspotenzial versorgt zu werden, wobei die zweite Gate-Elektrode des zweiten Transistors konfiguriert ist, um einem vierten Leistungsversorgungspotenzial versorgt zu werden, wobei der Eingangsanschluss konfiguriert ist, um mit einem Eingangssignal versorgt zu werden; wobei ein Potenzial, das durch Abziehen einer Menge an Veränderung einer Schwellenspannung des ersten Transistors von dem ersten Leistungsversorgungspotenzial erhalten wird, oder ein Potenzial, das durch Addieren einer Menge an Veränderung einer Schwellenspannung des zweiten Transistors zu dem dritten Leistungsversorgungspotenzial erhalten wird, als eine Leistungsversorgungsspannung zu der ersten Wechselrichterschaltung zugeführt wird, wobei ein erstes Ausgangssignal aus der ersten Wechselrichterschaltung ausgegeben wird, wobei das erste Ausgangssignal in die zweite Wechselrichterschaltung eingegeben wird, und das Potenzial, das durch Abziehen der Menge an Veränderung der Schwellenspannung des ersten Transistors von dem ersten Leistungsversorgungspotenzial erhalten wird, oder das Potenzial, das durch Addieren der Menge an Veränderung der Schwellenspannung des zweiten Transistors zu dem dritten Leistungsversorgungspotenzial erhalten wird, als eine Leistungsversorgungsspannung zu der zweiten Wechselrichterschaltung zugeführt wird, wobei ein zweites Ausgangssignal aus der zweiten Wechselrichterschaltung ausgegeben wird, und wobei der Kanalbereich jedes des ersten Transistors und des zweiten Transistors in einem Oxidhalbleiterfilm ausgebildet ist.
  10. Pegelverschieberschaltung nach Anspruch 9, wobei die erste Wechselrichterschaltung einen p-Kanal dritten Transistor und einen n-Kanal vierten Transistor umfasst, und wobei die zweite Wechselrichterschaltung einen p-Kanal fünften Transistor und einen n-Kanal sechsten Transistor umfasst.
  11. Pegelverschieberschaltung nach Anspruch 10, wobei ein Zwischenschicht-Isolierfilm über dem dritten Transistor, dem vierten Transistor, dem fünften Transistor und dem sechsten Transistor ausgebildet ist, wobei der erste Transistor und der zweite Transistor über dem Zwischenschicht-Isolierfilm ausgebildet sind, und wobei ein Kanalbereich jedes des dritten Transistors, des vierten Transistors, des fünften Transistors und des sechsten Transistors Silizium umfasst.
  12. Integrierte Halbleiterschaltung, die umfasst: die Pegelverschieberschaltung nach Anspruch 9; und ein Speicherzellenarray, das eine Vielzahl von Speicherzellen aufweist, die je einen siebten Transistor und einen Kondensator umfassen, wobei ein Kanalbereich des siebten Transistors in einem Oxidhalbleiterfilm ausgebildet ist.
  13. Pegelverschieberschaltung, die umfasst: einen ersten Transistor, der umfasst: eine erste Gate-Elektrode; eine zweite Gate-Elektrode; eine Source-Elektrode; und einen Kanalbereich zwischen der ersten Gate-Elektrode und der zweiten Gate-Elektrode; einen zweiten Transistor, der umfasst: eine erste Gate-Elektrode; eine zweite Gate-Elektrode; eine Source-Elektrode; und einen Kanalbereich zwischen der ersten Gate-Elektrode und der zweiten Gate-Elektrode; eine erste Wechselrichterschaltung, die elektrisch mit dem ersten Transistor verbunden ist, wobei die erste Wechselrichterschaltung einen ersten Eingangsanschluss und einen ersten Ausgangsanschluss aufweist; und eine zweite Wechselrichterschaltung, die elektrisch mit dem zweiten Transistor verbunden ist, wobei die zweite Wechselrichterschaltung einen zweiten Eingangsanschluss und einen zweiten Ausgangsanschluss aufweist, wobei die erste Gate-Elektrode des ersten Transistors und die Source-Elektrode des ersten Transistors konfiguriert sind, um mit einem ersten Leistungsversorgungspotenzial versorgt zu werden, wobei die zweite Gate-Elektrode des ersten Transistors konfiguriert ist, um mit einem zweiten Leistungsversorgungspotenzial versorgt zu werden, wobei die erste Wechselrichterschaltung und die zweite Wechselrichterschaltung konfiguriert sind, um mit einem dritten Leistungsversorgungspotenzial als ein Leistungsversorgungspotenzial versorgt zu werden, wobei die Source-Elektrode des zweiten Transistors und die erste Gate-Elektrode des zweiten Transistors konfiguriert sind, um mit dem dritten Leistungsversorgungspotenzial oder einem Potenzial, das durch Abziehen einer Menge an Veränderung einer Schwellenspannung des ersten Transistors von dem ersten Leistungsversorgungspotenzial erhalten wird, versorgt zu werden, wobei die zweite Gate-Elektrode des zweiten Transistors konfiguriert ist, um mit einem vierten Leistungsversorgungspotenzial versorgt zu werden, wobei der erste Eingangsanschluss und der zweite Eingangsanschluss konfiguriert sind, um mit einem Eingangssignal versorgt zu werden, wobei das dritte Leistungsversorgungspotenzial oder das Potenzial, das durch Abziehen der Menge an Veränderung der Schwellenspannung des ersten Transistors von dem ersten Leistungsversorgungspotenzial erhalten wird, als eine Leistungsversorgungsspannung zu der ersten Wechselrichterschaltung zugeführt wird, wobei ein erstes Ausgangssignal aus der ersten Wechselrichterschaltung ausgegeben wird, wobei das dritte Leistungsversorgungspotenzial oder ein Potenzial, das durch Abziehen der Menge an Veränderung der Schwellenspannung des ersten Transistors und einer Menge an Veränderung einer Schwellenspannung des zweiten Transistors von dem ersten Leistungsversorgungspotenzial erhalten wird, als eine Leistungsversorgungsspannung zu der zweiten Wechselrichterschaltung zugeführt wird, wobei ein zweites Ausgangssignal aus der zweiten Wechselrichterschaltung ausgegeben wird, und wobei der Kanalbereich jedes des ersten Transistors und des zweiten Transistors in einem Oxidhalbleiterfilm ausgebildet ist.
  14. Pegelverschieberschaltung nach Anspruch 13, wobei die erste Wechselrichterschaltung einen p-Kanal dritten Transistor und einen n-Kanal vierten Transistor umfasst, und wobei die zweite Wechselrichterschaltung einen p-Kanal fünften Transistor und einen n-Kanal sechsten Transistor umfasst.
  15. Pegelverschieberschaltung nach Anspruch 14, wobei ein Zwischenschicht-Isolierfilm über dem dritten Transistor, dem vierten Transistor, dem fünften Transistor und dem sechsten Transistor ausgebildet ist, wobei der erste Transistor und der zweite Transistor über dem Zwischenschicht-Isolierfilm ausgebildet sind, und wobei ein Kanalbereich jedes des dritten Transistors, des vierten Transistors, des fünften Transistors und des sechsten Transistors Silizium umfasst.
  16. Integrierte Halbleiterschaltung, die umfasst: die Pegelverschieberschaltung nach Anspruch 13; und ein Speicherzellenarray, das eine Vielzahl von Speicherzellen aufweist, die je einen siebten Transistor und einen Kondensator umfassen, wobei ein Kanalbereich des siebten Transistors in einem Oxidhalbleiterfilm ausgebildet ist.
  17. Pegelverschieberschaltung, die umfasst: einen ersten Transistor, der umfasst: eine erste Gate-Elektrode; eine zweite Gate-Elektrode; eine Source-Elektrode; eine Drain-Elektrode; und einen Kanalbereich zwischen der ersten Gate-Elektrode und der zweiten Gate-Elektrode; und eine Wechselrichterschaltung, die aufweist: einen ersten Anschluss, der elektrisch mit der Drain-Elektrode des ersten Transistors verbunden ist, einen zweiten Anschluss, der konfiguriert ist, um mit einem dritten Leistungsversorgungspotenzial versorgt zu werden, einen Eingangsanschluss, und einen Ausgangsanschluss, wobei die erste Gate-Elektrode und die Source-Elektrode konfiguriert sind, um mit einem ersten Leistungsversorgungspotenzial versorgt zu werden, wobei die zweite Gate-Elektrode konfiguriert ist, um mit einem zweiten Leistungsversorgungspotenzial versorgt zu werden, wobei der Eingangsanschluss konfiguriert ist, um mit einem Eingangssignal versorgt zu werden; wobei ein erstes Ausgangssignal aus der Wechselrichterschaltung ausgegeben wird, und wobei der Kanalbereich des ersten Transistors in einem Oxidhalbleiterfilm ausgebildet ist.
  18. Pegelverschieberschaltung nach Anspruch 17, wobei die Wechselrichterschaltung einen p-Kanal zweiten Transistor und einen n-Kanal dritten Transistor umfasst.
  19. Pegelverschieberschaltung nach Anspruch 18, wobei ein Zwischenschicht-Isolierfilm über dem zweiten Transistor und dem dritten Transistor ausgebildet ist, wobei der erste Transistor über dem Zwischenschicht-Isolierfilm ausgebildet ist, und wobei ein Kanalbereich jedes des zweiten Transistors und des dritten Transistors Silizium umfasst.
  20. Integrierte Halbleiterschaltung, die umfasst: die Pegelverschieberschaltung nach Anspruch 17; und ein Speicherzellenarray, das eine Vielzahl von Speicherzellen aufweist, die je einen vierten Transistor und einen Kondensator umfassen, wobei ein Kanalbereich des vierten Transistors in einem Oxidhalbleiterfilm ausgebildet ist.
DE102012224361.5A 2011-12-23 2012-12-24 Pegelverschieberschaltung und integrierte Halbleiterschaltung Expired - Fee Related DE102012224361B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-282510 2011-12-23
JP2011282510 2011-12-23

Publications (2)

Publication Number Publication Date
DE102012224361A1 true DE102012224361A1 (de) 2013-06-27
DE102012224361B4 DE102012224361B4 (de) 2022-02-24

Family

ID=48575884

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012224361.5A Expired - Fee Related DE102012224361B4 (de) 2011-12-23 2012-12-24 Pegelverschieberschaltung und integrierte Halbleiterschaltung

Country Status (6)

Country Link
US (1) US8861288B2 (de)
JP (1) JP6306282B2 (de)
KR (1) KR102022837B1 (de)
CN (1) CN103178826B (de)
DE (1) DE102012224361B4 (de)
TW (1) TWI580189B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9378777B2 (en) 2014-03-12 2016-06-28 Semiconductor Energy Laboratory Co., Ltd. Back gate bias voltage control of oxide semiconductor transistor
US9673224B2 (en) 2013-10-22 2017-06-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130285049A1 (en) * 2012-04-27 2013-10-31 Semiconductor Energy Laboratory Co., Ltd. Standard cell and semiconductor integrated circuit
US9246476B2 (en) 2013-05-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit
US9537478B2 (en) 2014-03-06 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2015132694A1 (en) * 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, and manufacturing method of touch panel
JP6325953B2 (ja) * 2014-09-16 2018-05-16 株式会社東芝 半導体装置の製造方法
KR102315333B1 (ko) 2015-02-04 2021-10-19 삼성전자주식회사 회로 디자인 시스템 및 이를 이용한 반도체 회로
CN107818987B (zh) * 2016-09-14 2024-01-16 天马微电子股份有限公司 半导体装置及其制造方法和显示设备及其制造方法
CN107818986A (zh) * 2016-09-14 2018-03-20 天马日本株式会社 半导体装置及其制造方法和显示设备及其制造方法
JP7055285B2 (ja) * 2016-09-14 2022-04-18 天馬微電子有限公司 半導体装置、表示装置、半導体装置の製造方法及び表示装置の製造方法
US10355673B2 (en) 2016-09-29 2019-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US10504563B1 (en) * 2018-06-06 2019-12-10 Micron Technology, Inc. Methods and apparatuses of driver circuits without voltage level shifters
WO2020104885A1 (ja) * 2018-11-22 2020-05-28 株式会社半導体エネルギー研究所 二次電池の異常検知装置、および、半導体装置
JP7486360B2 (ja) * 2020-06-30 2024-05-17 日清紡マイクロデバイス株式会社 レベルシフト回路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077684A (ja) 1999-09-07 2001-03-23 Sony Corp レベルシフト回路およびこれを用いた固体撮像素子

Family Cites Families (141)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5864828A (ja) 1981-10-14 1983-04-18 Toshiba Corp Ｃｍｏｓ論理回路装置
DE3300869A1 (de) * 1982-01-26 1983-08-04 Deutsche Itt Industries Gmbh, 7800 Freiburg Logischer cmos-schaltkreis
JPS58162130A (ja) 1982-03-23 1983-09-26 Oki Electric Ind Co Ltd 半導体入力回路
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
EP0171022A3 (de) 1984-07-31 1988-02-03 Yamaha Corporation Signalverzögerungsvorrichtung
JPH0720061B2 (ja) 1985-11-26 1995-03-06 株式会社東芝 半導体集積回路
JPS62190923A (ja) 1986-02-18 1987-08-21 Matsushita Electric Ind Co Ltd レベル変換回路
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63314913A (ja) * 1987-06-17 1988-12-22 Nec Corp 相補型ｍｉｓインバ−タ
US4833350A (en) 1988-04-29 1989-05-23 Tektronix, Inc. Bipolar-CMOS digital interface circuit
US5198699A (en) 1988-09-09 1993-03-30 Texas Instruments Incorporated Capacitor-driven signal transmission circuit
JPH02119427A (ja) 1988-10-28 1990-05-07 Nec Ic Microcomput Syst Ltd 出力バッファ回路
JPH03206712A (ja) * 1990-01-08 1991-09-10 Nec Corp 出力回路
JPH06343033A (ja) * 1991-01-11 1994-12-13 Sony Corp 論理回路
JP3094469B2 (ja) 1991-01-18 2000-10-03 ソニー株式会社 出力バッファ回路
JPH05235739A (ja) * 1992-02-24 1993-09-10 Oki Electric Ind Co Ltd 出力回路
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3478580B2 (ja) 1992-12-28 2003-12-15 ヒュンダイ エレクトロニクス アメリカ 出力駆動回路
JPH0722939A (ja) 1993-07-05 1995-01-24 Mitsubishi Electric Corp 論理回路
JP3407975B2 (ja) 1994-05-20 2003-05-19 株式会社半導体エネルギー研究所 薄膜半導体集積回路
JPH08107345A (ja) 1994-10-04 1996-04-23 Fujitsu Ltd Ｃｍｏｓ出力回路及び半導体装置
US5568084A (en) 1994-12-16 1996-10-22 Sgs-Thomson Microelectronics, Inc. Circuit for providing a compensated bias voltage
US5581209A (en) 1994-12-20 1996-12-03 Sgs-Thomson Microelectronics, Inc. Adjustable current source
US5793247A (en) 1994-12-16 1998-08-11 Sgs-Thomson Microelectronics, Inc. Constant current source with reduced sensitivity to supply voltage and process variation
US5640122A (en) 1994-12-16 1997-06-17 Sgs-Thomson Microelectronics, Inc. Circuit for providing a bias voltage compensated for p-channel transistor variations
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US5939937A (en) 1997-09-29 1999-08-17 Siemens Aktiengesellschaft Constant current CMOS output driver circuit with dual gate transistor devices
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3102428B2 (ja) 1999-07-12 2000-10-23 株式会社日立製作所 半導体装置
JP2001024501A (ja) 1999-07-12 2001-01-26 Hitachi Ltd レベルシフト回路及び半導体集積回路
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002314399A (ja) 2001-04-18 2002-10-25 Mitsubishi Electric Corp 半導体集積回路
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP3947044B2 (ja) 2002-05-31 2007-07-18 富士通株式会社 入出力バッファ
US7592980B2 (en) 2002-06-05 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US6980459B2 (en) 2002-10-24 2005-12-27 Texas Instruments Incorporated Non-volatile SRAM
JP3943483B2 (ja) 2002-11-07 2007-07-11 松下電器産業株式会社 出力回路およびそれを有するデータキャリア
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
CN102354658B (zh) 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP1812969B1 (de) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Feldeffekttransistor mit amorphem oxid
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1810335B1 (de) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Lichtemittierende vorrichtung
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US8054111B2 (en) 2004-12-13 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic appliance using the same
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1998374A3 (de) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Halbleitervorrichtung mit Halbleiter-Oxidschicht und Herstellungsverfahren dafür
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
JP2008287826A (ja) * 2007-05-21 2008-11-27 Panasonic Corp 半導体記憶装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4737211B2 (ja) * 2008-03-07 2011-07-27 ソニー株式会社 レベルシフト回路およびこれを用いた固体撮像素子
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8629704B2 (en) * 2009-04-13 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Level shifters, integrated circuits, systems, and methods for operating the level shifters
CN102024410B (zh) 2009-09-16 2014-10-22 株式会社半导体能源研究所 半导体装置及电子设备
WO2011052366A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Voltage regulator circuit
WO2011070928A1 (en) * 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011122514A1 (en) * 2010-03-31 2011-10-06 Semiconductor Energy Laboratory Co., Ltd. Power supply device and driving method thereof
CN102844873B (zh) 2010-03-31 2015-06-17 株式会社半导体能源研究所 半导体显示装置
US8391097B2 (en) * 2010-05-25 2013-03-05 Taiwan Semiconductor Manufacturing Co. Ltd. Memory word-line driver having reduced power consumption
JP6030334B2 (ja) 2011-05-20 2016-11-24 株式会社半導体エネルギー研究所 記憶装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077684A (ja) 1999-09-07 2001-03-23 Sony Corp レベルシフト回路およびこれを用いた固体撮像素子

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ISO4287:1997
JIS B 0601:2001

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9673224B2 (en) 2013-10-22 2017-06-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9378777B2 (en) 2014-03-12 2016-06-28 Semiconductor Energy Laboratory Co., Ltd. Back gate bias voltage control of oxide semiconductor transistor

Also Published As

Publication number Publication date
TWI580189B (zh) 2017-04-21
US8861288B2 (en) 2014-10-14
CN103178826A (zh) 2013-06-26
KR20130073825A (ko) 2013-07-03
CN103178826B (zh) 2017-09-15
JP6306282B2 (ja) 2018-04-04
KR102022837B1 (ko) 2019-09-20
DE102012224361B4 (de) 2022-02-24
TW201338424A (zh) 2013-09-16
JP2013150313A (ja) 2013-08-01
US20130163350A1 (en) 2013-06-27

Similar Documents

Publication Publication Date Title
DE102012224361B4 (de) Pegelverschieberschaltung und integrierte Halbleiterschaltung
DE112013007518B3 (de) Schutzschicht, Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung
DE112011104002B4 (de) Oxidhalbleiterschicht
DE112011100841B4 (de) Halbleitervorrichtung und verfahren zur herstellung der halbleitervorrichtung
DE102013216824B4 (de) Halbleitervorrichtung
DE112011106082B3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE112013007566B3 (de) Halbleitervorrichtung
KR102068623B1 (ko) 반도체 장치의 제작 방법
CN103985760B (zh) 半导体装置
TWI529930B (zh) 半導體裝置及其製造方法
DE112012007290B3 (de) Halbleitervorrichtung
DE102013207217A1 (de) Programmierbare LSI
DE112014001257T5 (de) Halbleitervorrichtung
DE112012002760T5 (de) Programmierbarer Logikbaustein
DE112015002423T5 (de) Herstellungsverfahren einer Halbleitervorrichtung
DE112014005486T5 (de) Anzeigevorrichtung
DE102013217808A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE112012001395T5 (de) Signalverarbeitungsschaltung
DE112012002113T5 (de) Programmierbarer Logikbaustein
WO2011105268A1 (en) Method for manufacturing semiconductor device
DE112014002485T5 (de) Halbleitervorrichtung
DE112013005331T5 (de) Metalloxidfilm und Verfahren zur Bildung eines Metalloxidfilms
TW201336077A (zh) 半導體裝置
DE102014225301A1 (de) Halbleitervorrichtung
DE112012000601T5 (de) Verfahren zum Herstellen einer Halbleitervorrichtung sowie Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee