TWI529930B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI529930B
TWI529930B TW100148068A TW100148068A TWI529930B TW I529930 B TWI529930 B TW I529930B TW 100148068 A TW100148068 A TW 100148068A TW 100148068 A TW100148068 A TW 100148068A TW I529930 B TWI529930 B TW I529930B
Authority
TW
Taiwan
Prior art keywords
electrode
oxide semiconductor
layer
semiconductor layer
transistor
Prior art date
Application number
TW100148068A
Other languages
English (en)
Other versions
TW201240081A (en
Inventor
山崎舜平
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201240081A publication Critical patent/TW201240081A/zh
Application granted granted Critical
Publication of TWI529930B publication Critical patent/TWI529930B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/515—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics
    • C04B35/58—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics based on borides, nitrides, i.e. nitrides, oxynitrides, carbonitrides or oxycarbonitrides or silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3284—Zinc oxides, zincates, cadmium oxides, cadmiates, mercury oxides, mercurates or oxide forming salts thereof
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3286—Gallium oxides, gallates, indium oxides, indates, thallium oxides, thallates or oxide forming salts thereof, e.g. zinc gallate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

半導體裝置及其製造方法
本發明關於使用半導體元件的半導體裝置以及用於驅動半導體裝置的方法。
使用半導體元件的儲存裝置廣義地分為兩類：在電力供應停止時丟失已儲存資料的易失性裝置以及在沒有提供電力時保持已儲存資料的非易失性裝置。
易失性儲存裝置的一個典型示例是DRAM(動態隨機存取記憶體)。DRAM採用選擇包含在儲存元件中的電晶體並且將電荷儲存在電容器中的方式儲存資料。
在從DRAM讀取資料時，根據上述原理，電容器中的電荷丟失；因而每次讀取資料時需要另一個寫操作。此外，由於當電晶體處於關斷狀態時，漏電流(斷態電流)在記憶體元件中包含的電晶體的源極與汲極之間流動，即使沒有選擇電晶體，電荷也流入或流出，這使資料保持期較短。為此，在預定間隔需要另一個寫操作(更新操作)，並且難以充分降低功率消耗。此外，由於已儲存資料在電力供應停止時丟失，所以需要使用磁性材料或光學材料的附加儲存裝置，以便將資料保持長時間。
易失性儲存裝置的另一個示例是SRAM(靜態隨機存取記憶體)。SRAM透過使用諸如觸發器之類的電路來保持已儲存資料，並且因而無需更新操作。這表示SRAM具 有優於DRAM的優點。但是，因為使用諸如觸發器之類的電路，所以每儲存容量的成本增加。此外，如同DRAM中那樣，SRAM中的已儲存資料在電力供應停止時丟失。
非易失性儲存裝置的一個典型示例是快閃記憶體。快閃記憶體包括電晶體中的閘電極與通道形成區之間的浮閘，並且透過將電荷保持在浮閘中來儲存資料。因此，快閃記憶體的優點在於，資料保持時間極長(幾乎永久)，並且不需要易失性儲存裝置中所需的更新操作(例如參見專利文獻1)。
但是，儲存元件中包含的閘絕緣層透過使寫入時生成的電流穿隧而退化，使得儲存元件在預定數量的寫操作之後停止其功能。為了降低這個問題的不利影響，例如採用一種均衡儲存元件的寫操作的數量的方法。但是，需要複雜的週邊電路來實現這種方法。此外，採用這種方法沒有解決使用壽命的基本問題。換言之，快閃記憶體不適合頻繁重寫資料的應用。
另外，需要高電壓用於保持浮閘中的電荷或者去除電荷，並且還需要用於生成高電壓的電路。此外，需要較長時間來保持或去除電荷，並且不容易以較高速度來執行寫入以及抹除。
[專利文獻]
[專利文獻1]日本公開的專利申請No.S57-105889
鑒於上述問題，本發明的一個實施例的目的是提供一種新穎半導體裝置，其中甚至在資料儲存時間沒有提供電力時也能夠保持資料，並且沒有對寫運算元量的限制。
在本發明中，半導體裝置使用允許電晶體的斷態電流的充分降低的材料來形成；例如，使用作為寬能隙半導體的氧化物半導體材料。允許電晶體的斷態電流的充分降低的半導體材料的使用使得有可能將資料保持長時間。此外，氧化物半導體材料具有高電容率(permittivity)；因此，氧化物半導體材料用於電容器的電介質實現每單位面積電容的增加。
本發明的一個實施例是包括電晶體和電容器的半導體裝置。電晶體包括閘電極、閘電極之上的閘絕緣層、閘絕緣層之上與閘電極重疊的第一氧化物半導體層以及第一氧化物半導體層之上並且與其電連接的源電極和汲電極。電容器包括由與源電極或汲電極相同的導電層所形成的第一電極、與第一電極接觸的第二氧化物半導體層以及與第二氧化物半導體層接觸的第二電極。
本發明的另一個實施例是包括電晶體和電容器的半導體裝置。電晶體包括閘電極、閘電極之上的閘絕緣層、閘絕緣層之上與閘電極重疊的第一氧化物半導體層、第一氧化物半導體層之上並且與其電連接的源電極和汲電極、在第一氧化物半導體層、源電極和汲電極之上的絕緣層以及絕緣層之上與第一氧化物半導體層重疊的電極。電容器包括第一電極、與第一電極接觸的第二氧化物半導體層以及 與第二氧化物半導體層接觸並且由與源電極或汲電極相同的導電層所形成的第二電極。
本發明的另一個實施例是包括電晶體和電容器的半導體裝置。電晶體包括源電極和汲電極、源電極和汲電極之上並且與其電連接的第一氧化物半導體層、第一氧化物半導體層之上的閘絕緣層以及閘絕緣層之上與第一氧化物半導體層重疊的閘電極。電容器包括由與源電極或汲電極相同的導電層所形成的第一電極、與第一電極接觸的第二氧化物半導體層以及與第二氧化物半導體層接觸的第二電極。
金屬氧化物層可在第一電極與第二氧化物半導體層之間形成。
此外，金屬氧化物層可在第二電極與第二氧化物半導體層之間形成。
閘電極可包括In-Ga-Zn-O-N基化合物導體。
第二氧化物半導體層可包括濃度高於或等於1×1020 atoms/cm3的矽、鍺、鈰、鈦、鎢、鋁、銅、釔、鑭和釩中的一個或多個元素。
第一氧化物半導體層和第二氧化物半導體層可包括作為非單晶體並且包括從a-b平面觀看時的三角形或六邊形原子排列以及沿c軸方向金屬原子按照分層方式來排列或者金屬原子和氧原子按照分層方式來排列的相的氧化物半導體，或者可包括作為非單晶體並且包括從a-b平面觀看時的三角形或六邊形原子排列以及沿c軸方向金屬原子按 照分層方式來排列或者金屬原子和氧原子按照分層方式來排列的氧氮化物半導體。
此外，半導體裝置可包括使用與氧化物半導體不同的材料所形成的電晶體、電容器和驅動器電路。
注意，雖然電晶體可使用上述氧化物半導體來形成，但是本發明並不侷限於此。可使用具有與氧化物半導體相當的斷態電流特性的材料，例如，其能隙Eg超過3 eV的半導體材料(具體來說，例如寬能隙材料，如碳化矽)。
注意，本說明書等等中的諸如“之上”或“之下”之類的術語不一定表示部件放置於“直接在”另一個部件“上面”或“下面”。例如，表達“閘絕緣層之上的閘電極”能夠表示閘絕緣層與閘電極之間存在附加部件的情況。
另外，本說明書等等中諸如“電極”或“佈線”之類的術語並沒有限制部件的功能。例如，“電極”有時用作“佈線”的一部分，反過來也是一樣。此外，術語“電極”或“佈線”能夠包括多個“電極”或“佈線”按照集成方式來形成的情況。
例如，當使用相反極性的電晶體時或者當電流流動方向在電路操作中改變時，“源”和“汲”的功能有時相互替換。因此，在本說明書等等中，術語“源”和“汲”能夠相互替換。
注意，在本說明書等等中的術語“電連接”包括部件透過具有任何電功能的物體來連接的情況。對於具有任何電功能的物體沒有具體限制，只要電信號能夠在透過該物體 連接的部件之間傳送和接收。
“具有任何電功能的物體”的示例是諸如電晶體、電阻器、電感器、電容器之類的開關元件和具有各種功能的元件以及電極和佈線。
包括氧化物半導體的電晶體的斷態電流極小，並且因而已儲存資料能夠透過使用電晶體來儲存極長時間。換言之，功率消耗能夠降低，因為更新操作變得不需要或者更新操作的頻率能夠極低。此外，已儲存資料甚至在沒有提供電力時也能夠保持長時間，但是要注意，電位較佳地是固定的。
氧化物半導體材料具有高電容率；因此，氧化物半導體材料用於電容器的電介質實現每單位面積電容的增加。因此，電容器的面積能夠降低，使得高度集成是可能的，並且能夠使半導體裝置小型化。另外，更新操作的頻率能夠進一步降低，並且因而功率消耗能夠進一步降低。
此外，按照本發明的一個實施例的半導體裝置不需要用於資料寫入的高電壓，並且不存在元件退化的問題。例如，與常規非易失性記憶體不同，不需要向浮閘注入以及從浮閘抽取電子，並且因而諸如閘絕緣層的退化之類的問題完全不會出現。換言之，按照本發明的一個實施例的半導體裝置對於作為常規非易失性記憶體的問題的寫入次數的數量沒有限制，並且極大地提高其可靠性。此外，資料根據電晶體的通態和斷態來寫入，由此得能夠易於實現高速操作。另外，不需要用於抹除數據的操作。
此外，包含與氧化物半導體不同的材料的電晶體能夠以充分高的速度進行操作；並且因此，透過使用該電晶體，能夠順利地實現需要高速操作的各種電路(例如邏輯電路或驅動器電路)。
相應地，能夠透過提供有週邊電路以及記憶體電路，來形成具有新穎特徵的半導體裝置，其中週邊電路例如是包括使用與氧化物半導體不同的材料所形成的電晶體(能夠工作在比包括氧化物半導體的電晶體更高的速度的電晶體)的驅動器電路，其中記憶體電路包括使用氧化物半導體的電晶體和使用氧化物半導體的電容器。
下面將參照附圖來描述本發明的實施例。注意，本發明並不侷限於以下描述，並且本領域的技術人員易於理解，模式和細節可透過各種方式進行修改，而沒有背離本發明的精神和範圍。因此，本發明不應當被理解為侷限於以下實施例的描述。
注意，為了便於理解，在一些情況下沒有精確表示附圖等所示的各結構的大小、範圍等等。因此，所公開的本發明不一定侷限於附圖等中公開的位置、大小、範圍等等。
注意，在本說明書中使用諸如“第一”、“第二”和“第三”之類的序數以便避免部件之間的混淆，術語而不是表示對部件數量的限制。
(實施例1)
在這個實施例中，將參照圖1A至圖1D、圖2A至圖2D和圖3A至圖3C來描述按照本發明的一個實施例的半導體裝置的結構和製造方法。
<半導體裝置的剖面結構>
圖1A至圖1D是半導體裝置的結構示例。圖1A至圖1D顯示半導體裝置的剖面。圖1A和圖1C所示的半導體裝置各包括：電晶體160，其通道形成區包括氧化物半導體；以及電容器164，其電介質包括氧化物半導體。圖1B和圖1D所示的半導體裝置各包括：電晶體162，其通道形成區包括氧化物半導體；以及電容器164，其電介質包括氧化物半導體。
雖然在這裏所有電晶體均描述為n通道電晶體，但是不用說，能夠使用p通道電晶體。由於所公開發明的技術本質是在電晶體160、電晶體162和電容器164中使用氧化物半導體，以使得能夠儲存資料，所以不一定將半導體裝置的特定結構侷限於這裏所述的結構。
圖1A中的電晶體160包括設置在絕緣層140之上的閘電極148a、覆蓋閘電極148a的閘絕緣層146、閘絕緣層146之上與閘電極148a重疊的第一氧化物半導體層144a以及在第一氧化物半導體層144a之上並且與其電連接的源或汲電極142b和汲或源電極142a。注意，電晶體 160不一定在絕緣層140之上形成，並且可在具有絕緣表面的基板之上形成。
圖1A的電容器164包括第一電極148b、與第一電極148b接觸的第二氧化物半導體層144b以及與第二氧化物半導體層144b接觸的源或汲電極142b。源或汲電極142b在這裏用作電容器164的第二電極。
換言之，電容器164包括第一電極148b、第二氧化物半導體層144b以及第二電極，並且第二電極使用與源或汲電極142b相同的導電層來形成。
注意，第一電極148b的功函數較佳地高於第二氧化物半導體層144b的電子親合勢。例如，在In-Ga-Zn-O基氧化物用於第二氧化物半導體層144b的情況下，其電子親合勢大約為4.6 eV。在這種情況下，氮化銦、氮化鋅、鎳、氧化鉬、氧化鎢、In-Ga-Zn-O-N基化合物半導體等等能夠用作功函數高於第二氧化物半導體層144b的電子親合勢的材料。
當透過評估運算式“(第一電極148b的功函數)-(第二氧化物半導體層144b的電子親合勢)”所得到的值大於或等於0.5 eV、較佳地大於或等於1 eV時，電子一般沒有進入第二氧化物半導體層144b。也就是說，第二氧化物半導體層144b具有充分絕緣性質，並且因而能夠用於電容器。
甚至當透過評估運算式“(第一電極148b的功函數)-(第二氧化物半導體層144b的電子親合勢)”所得到 的值大於或等於0.5 eV時，在一些情況下，取決於源或汲電極142b的材料，電子可能從源或汲電極142b進入第二氧化物半導體層144b。當源或汲電極142b的功函數小於第二氧化物半導體層144b的電子親合勢時，這種現象會發生。甚至在這種情況下，電容器能夠起作用，而沒有引起電子的流動，這取決於施加到第一電極148b和源或汲電極142b的電壓和電壓的極性。但是，當源或汲電極142b使用作為第一電極148b的材料所給出的材料或者功函數高於或等於第一電極148b的功函數的材料中的任意材料來形成時，電容器能夠起作用，而與電壓和電壓的極性無關。
在這裏，較佳地透過充分去除諸如氫之類的雜質，高度純化第一氧化物半導體層144a和第二氧化物半導體層144b。此外，能隙中的缺陷能級(defect level)較佳地透過充分提供氧來降低。具體來說，例如，第一氧化物半導體層144a和第二氧化物半導體層144b中的氫濃度低於或等於5×1019 atoms/cm3，較佳地低於或等於5×1018 atoms/cm3，更較佳地低於或等於5×1017 atoms/cm3。注意，下面，第一氧化物半導體層144a和第二氧化物半導體層144b中的氫濃度透過二次離子質譜法(SIMS)來測量。在透過氫濃度的充分降低來高度純化並且其中因缺氧引起的能隙中的缺陷能級透過充分提供氧來降低的第一氧化物半導體層144a和第二氧化物半導體層144b中，載流子濃度低於1×1012/cm3，較佳地低於1×1011/cm3，更較佳 地低於1.45×1010/cm3。例如，室溫下的斷態電流(透過將斷態電流除以電晶體的通道寬度所得到的值)大約為100 zA/μm至100 zA/μm(1 zA(仄普托安培)=1×10-21 A)。這樣，透過使用i型(本徵)或基本i型氧化物半導體，能夠得到具有極有利斷態電流特性的電晶體160。
另外，在氧化物半導體層為i型(本徵)或基本i型的情況下，電容率能夠提高。具體來說，In-Ga-Zn-O基氧化物半導體層的相對電容率能夠大約為15。與大約為4的氧化矽的相對電容率相比，這個值充分高。因此，i型或基本i型氧化物半導體層用於電容器164的電介質，以使得電容器16的每單位面積電容能夠增加。
氧化物半導體層處於單晶狀態、多晶(又稱作多晶體)狀態、非晶狀態等。
氧化物半導體層較佳地是CAAC-OS(c軸取向結晶氧化物半導體)層。
CAAC-OS層不完全是單晶的也不完全是非晶的。CAAC-OS層是具有晶體-非晶混合相結構的氧化物半導體層，其中晶體部分包含在非晶相中。注意，在大多數情況下，晶體部分契合在其一邊小於100 nm的立方體中。從採用透射電子顯微鏡(TEM)所得到的觀察影像，CAAC-OS層中的非晶部分與晶體部分之間的邊界不清楚。此外，採用TEM，沒有找到CAAC-OS層中的晶界。因此，在CAAC-OS層中，抑制了因晶界引起的電子遷移率的降低。
在包含於CAAS-OS層的晶體部分的每個中，c軸沿與其中形成CAAC-OS層的表面法向的向量或者與CAAC-OS層的表面法向的向量平行的方向來取向，形成從垂直於a-b平面的方向來看的三角形或六邊形原子排列，並且從垂直於c軸的方向來看，金屬原子按照分層方式來排列或者金屬原子和氧原子按照分層方式來排列。注意，在晶體部分之中，一個晶體部分的a軸和b軸的方向可不同於另一個晶體部分。在本說明書中，簡單術語“垂直”包括從80°至95°的範圍。
在CAAC-OS層中，晶體部分的分佈不一定是均勻的。例如，在CAAC-OS層的形成過程中，在晶體生長從氧化物半導體層的表面側發生的情況下，在一些情況下，氧化物半導體層的表面附近的晶體部分的比例比形成氧化物半導體層的表面附近要高。此外，在將雜質添加到CAAC-OS層時，在一些情況下，對其添加雜質的區域中的晶體部分變成非晶。
由於CAAC-OS層中包含的晶體部分的c軸沿與其中形成CAAC-OS層的表面的法向的向量或者與CAAC-OS層的表面的法向的向量平行的方向取向，所以根據CAAC-OS層的形狀(形成CAAC-OS層的表面的剖面形狀或者CAAC-OS層表面的剖面形狀)，c軸的方向可以相互不同。注意，當形成CAAC-OS層時，晶體部分的c軸的方向是與其中形成CAAC-OS層的表面的法向的向量或者與CAAC-OS層的表面的法向的向量平行的方向。透過膜形 成或者透過膜形成之後執行用於結晶化的處理、如熱處理，來形成晶體部分。
透過在電晶體中使用CAAC-OS層，因採用可見光或紫外光的照射引起的電晶體的電特性的變化能夠降低。因此，電晶體具有高可靠性。
此外，氮可代替氧化物半導體層中包含的氧的一部分。
另外，第二氧化物半導體層144b可包含氧，以使得氧的比例比化學計量組成中要高。此外，第二氧化物半導體層144b可包括下列元素的一種或多種：矽和鍺，以及諸如鈰、鈦、鎢、鋁、銅、釔、鑭和釩之類的金屬。這些元素幫助改進第二氧化物半導體層144b的絕緣性質。
矽、鍺和/或金屬元素的濃度高於或等於1×1020 atoms/cm3，較佳地高於或等於1×1021 atoms/cm3，更佳地高於或等於5×1021 atoms/cm3。
注意，閘電極148a、第一電極148b、閘絕緣層146、第一氧化物半導體層144a和第二氧化物半導體層144b的各端較佳地在電晶體160和電容器164中為錐形。在這裏，錐角例如大於或等於30°但小於或等於60°。注意，“錐角”表示在沿垂直於具有錐形形狀(例如閘電極148a)的層的剖面(與基板表面垂直的平面)的方向觀察時由該層的側表面和底面所形成的傾斜角。閘電極148a、第一電極148b、閘絕緣層146、第一氧化物半導體層144a和第二氧化物半導體層144b的各端為錐形，以使得源或汲電極 142b和汲或源電極142a的覆蓋能夠得到改進，並且因此能夠防止斷開連接。
絕緣層150設置在電晶體160和電容器164之上。
圖1B中的電晶體162和電容器164是圖1A中的電晶體160和電容器164的修改示例。
圖1B中的結構與圖1A中的結構的不同之處在於，圖1B中的電晶體162包括絕緣層150之上的電極152。電晶體162是雙閘電晶體，其中閘電極層設置在具有通道形成區的第一氧化物半導體層144a之上和之下，其中絕緣層設置在第一氧化物半導體層144a與閘電極層之間。具體來說，電晶體162包括閘電極148a、閘電極148a之上的閘絕緣層146、閘絕緣層146之上與閘電極148a重疊的第一氧化物半導體層144a以及第一氧化物半導體層144a之上並且與其電連接的源或汲電極142b和汲或源電極142a。電晶體162還包括在第一氧化物半導體層144a、源或汲電極142b和汲或源電極142a之上的絕緣層150以及絕緣層150之上與第一氧化物半導體層144a重疊的電極152。
閘電極148a和電極152用作圖1B中的閘電極。電極152的電位可與閘電極148a相同或不同。電極152的電位可以是GND或0 V，或者電極152可處於浮置狀態。透過使用閘電極148a和電極152，有可能控制施加到第一氧化物半導體層144a的電場，並且因而能夠控制電晶體162的閾值電壓。
圖1C中的電晶體160和電容器164是圖1A中的電晶 體160和電容器164的修改示例。
圖1C中的結構與圖1A中的結構的不同之處在於，圖1C中的電容器164包括與第二氧化物半導體層144b接觸的第一電極148b的表面上的金屬氧化物層149b，並且圖1C中的電容器164包括與第二氧化物半導體層144b接觸的源或汲電極142b的表面上的金屬氧化物層141b。圖1C中的電晶體160還可包括其中汲或源電極142a與第一氧化物半導體層144a接觸的表面上的金屬氧化物層141a。
在第二氧化物半導體層144b與第一電極148b接觸的情況下，第二氧化物半導體層144b可被第一電極148b奪去氧。當第二氧化物半導體層144b被奪去氧時，增加第二氧化物半導體層144b中的缺氧。其中增加缺氧的第二氧化物半導體層144b具有較高導電率，使得存在第二氧化物半導體層144b未用作電容器的電介質的可能性。
為此，第一電極148b較佳地包括形成為與第二氧化物半導體層144b接觸的金屬氧化物層149b。當第一電極148b包括金屬氧化物層149b時，能夠防止第二氧化物半導體層144b被第一電極148b奪去氧。此外，氧能夠從金屬氧化物層149b提供給第二氧化物半導體層144b，由此第二氧化物半導體層144b中的缺氧能夠進一步降低。
金屬氧化物層141b和金屬氧化物層141a較佳地具有高導電率。透過使用具有高導電率的層，電容器164與電晶體160之間的電連接能夠保持完好。
在第二氧化物半導體層144b與源或汲電極142b接觸 的情況下，第二氧化物半導體層144b可能被源或汲電極142b奪去氧。當第二氧化物半導體層144b被奪去氧時，增加第二氧化物半導體層144b中的缺氧。其中增加缺氧的第二氧化物半導體層144b具有較高導電率，使得存在第二氧化物半導體層144b未用作電容器的電介質的可能性。
為此，源或汲電極142b較佳地包括形成為與第二氧化物半導體層144b接觸的金屬氧化物層141b。採用金屬氧化物層141b，能夠防止第二氧化物半導體層144b被源或汲電極142b奪去氧。此外，汲或源電極142b可包括形成為與第一氧化物半導體層144a接觸並且在與金屬氧化物層141b相同的步驟中形成的金屬氧化物層141a。採用金屬氧化物層141b和/或金屬氧化物層141a，能夠將氧提供給第二氧化物半導體層144b和/或第一氧化物半導體層144a，以使得第二氧化物半導體層144b和/或第一氧化物半導體層144a中的缺氧能夠進一步降低。
注意，第二氧化物半導體層144b是否被奪去氧取決於後面步驟中的條件等。在第二氧化物半導體層144b沒有被奪去氧的情況下，不必形成金屬氧化物層149b和金屬氧化物層141b。
形成金屬氧化物層149b和金屬氧化物層141b的情況如圖1C所示；但是本發明的一個實施例並不侷限於此。可提供金屬氧化物層149b或者金屬氧化物層141b。在提供金屬氧化物層149b或金屬氧化物層141b的任一個的情 況下，每單位面積電容進一步增加，這是較佳的。
圖1D中的電晶體162和電容器164是圖1C中的電晶體160和電容器164的修改示例。
圖1C中的結構與圖1D中的結構的不同之處在於，圖1D中的電晶體162包括絕緣層150之上的電極152。電晶體162是雙閘電晶體，其中閘電極層設置在通道區之上和之下，其中絕緣層設置在通道區與閘電極層之間。具體來說，電晶體162包括閘電極148a、閘電極148a之上的第一氧化物半導體層144a、以及第一氧化物半導體層144a之上並且與其電連接的源或汲電極142b和汲或源電極142a。電晶體162還包括在第一氧化物半導體層144a、源或汲電極142b和汲或源電極142a之上的絕緣層150以及絕緣層150之上與第一氧化物半導體層144a重疊的電極152。
閘電極148a和電極152用作圖1D中的閘電極。電極152的電位可與閘電極148a相同或不同。電極152的電位可以是GND或0 V，或者電極152可處於浮置狀態。透過使用閘電極148a和電極152，有可能控制施加到第一氧化物半導體層144a的電場，並且因而能夠控制電晶體162的閾值電壓。
<半導體裝置的製造方法>
接下來，將參照圖2A至圖2D和圖3A至圖3C來描述圖1A和圖1B所示的電晶體160和電晶體162的製造方 法。
首先，導電層在絕緣層140之上形成，並且經過處理，以使得形成第一電極148b和閘電極148a(參見圖2A)。
絕緣層140使用包括諸如氧化矽、氧氮化矽、氧化氮化矽、氮化矽或氧化鋁之類的無機絕緣材料的材料來形成。備選地，絕緣層140能夠使用諸如聚酰亞胺或丙烯酸之類的有機絕緣材料來形成。絕緣層140能夠使用上述材料來形成為具有單層結構或者疊層結構。在這個實施例中，描述將氧化矽用於絕緣層140的情況。
注意，電晶體160和電晶體162不必在絕緣層140之上形成。例如，電晶體160和電晶體162可在具有絕緣表面的基板之上形成。作為基板，能夠使用玻璃基板、使用絕緣體來形成的諸如陶瓷基板、石英基板或藍寶石之類的絕緣基板、使用諸如矽之類的半導體材料來形成的半導體基板、使用諸如金屬或不銹鋼之類的導體來形成的導電基板、其表面覆蓋有絕緣材料的這些基板的任意基板等等。此外，諸如塑膠基板之類的柔性基板一般趨向於具有低溫度上限，但是只要基板能夠耐受後續製造步驟中的處理溫度，則能夠使用。
第一電極148b和閘電極148a能夠使用諸如鉬、鈦、鉭、鎢、鋁、銅、釹或鈧之類的金屬材料或者包含這些材料的任一種作為主要成分的合金材料來形成。注意，第一電極148b和閘電極148a各可採用單層結構或疊層結構來 形成。例如，可採用其中銅堆疊在銅鎂鋁合金層之上的二層結構或者其中鉬、鋁和鉬按照這種順序堆疊的三層結構。
第一電極148b和閘電極148a可使用具有高功函數的材料、例如In-Ga-Zn-O-N基化合物導體來形成。透過將具有高功函數的材料、如In-Ga-Zn-O-N基化合物導體用於閘電極148a，電晶體160的電特性、如閾值電壓能夠得到控制。
隨後，絕緣層被形成並且經過處理，以使得形成覆蓋閘電極148a的閘絕緣層146(參見圖2B)。絕緣層經過處理並且部分去除，以便沒有覆蓋第一電極148b，使得以後能夠形成與第一電極148b接觸的第二氧化物半導體層144b。相應地，有可能只有第二氧化物半導體層144b用作電容器164的電介質。因此，電容器164的電介質能夠形成為比採用絕緣層和第二氧化物半導體層144b的疊層所形成的電介質更薄。由於電容器164形成為更薄，所以電容器164能夠具有較大的每單位面積電容。
能夠透過CVD方法、濺射方法等，形成絕緣層146。閘絕緣層146較佳地包含氧化矽、氮化矽、氧氮化矽、氧化鋁等。閘絕緣層146可具有包括上述材料的任意材料的組合的單層結構或疊層結構。對厚度沒有具體限制；在使半導體裝置小型化的情況下，厚度較佳地較小，以便確保電晶體的操作。例如，在使用氧化矽的情況下，厚度能夠設置成大於或等於1 nm但小於或等於100 nm，較佳地大 於或等於10 nm但小於或等於50 nm。
備選地，閘絕緣層146可使用包含13族元素和氧的絕緣材料來形成。許多氧化物半導體材料包括13族元素，並且因而包含13族元素的絕緣材料具有與氧化物半導體的良好相容性。透過將包含13族元素的這種絕緣材料用於與氧化物半導體層接觸的絕緣層，氧化物半導體層與絕緣層之間的介面條件能夠保持完好。包含13族元素的絕緣材料指的是包含一種或多種13族元素的絕緣材料。包含13族元素的絕緣材料是例如氧化鋁。注意，氧化鋁具有不易滲透水的性質，並且因而在防止水進入氧化物半導體層的方面，較佳的是使用氧化鋁。
與第一氧化物半導體層144a接觸的絕緣層較佳地透過氧氣氛下的熱處理或者透過添加氧來包含比例比化學計量比例要高的氧。氧的添加可透過摻雜、離子注入方法或離子摻雜方法來執行。“氧的摻雜”指的是將氧添加到塊體中。注意，使用術語“塊體”以便闡明氧不僅加入薄層表面，而且還加入薄層內部。另外，“氧的摻雜”包括“氧等離子體摻雜”，其中將氧等離子體加入塊體。
例如，在與第一氧化物半導體層144a接觸的絕緣層使用氧化鋁來形成的情況下，氧化鋁的組成能夠透過氧氣氛中的熱處理或者氧摻雜來設置為Al2Ox(x=3+α，0<α<1)。
透過氧摻雜等，能夠形成包括其中氧的比例比化學計量組成中要高的區域的絕緣層。當包括這種區域的絕緣層 與氧化物半導體層接觸時，絕緣層中過度存在的氧被提供給氧化物半導體層，並且降低經過脫水或脫氫的氧化物半導體層中或者氧化物半導體層與絕緣層之間的介面處的缺氧。因此，氧化物半導體層能夠形成為本徵(i型)或基本本徵氧化物半導體。
注意，包括其中氧的比例比化學計量要高的區域的絕緣層可用作形成為電晶體160的基層的絕緣層或者在後面步驟中形成的絕緣層150而代替閘絕緣層146，或者可用作這些的多個或者全部。
在這個實施例中，透過濺射方法，使用氧化矽將閘絕緣層146形成為大於或等於10 nm但小於或等於50 nm的厚度。
隨後，氧化物半導體層被形成並且經過處理，以使得形成閘絕緣層146之上與閘電極148a重疊的第一氧化物半導體層144a。同時，第二氧化物半導體層144b形成為與第一電極148b或金屬氧化物層149b(圖2C)接觸。
作為用於氧化物半導體層的氧化物半導體材料，能夠使用任意下列金屬氧化物：作為四成分金屬氧化物的In-Sn-Ga-Zn-O基氧化物；作為三成分金屬氧化物的In-Ga-Zn-O基氧化物、In-Sn-Zn-O基氧化物、In-Al-Zn-O基氧化物、Sn-Ga-Zn-O基氧化物、Al-Ga-Zn-O基氧化物和Sn-Al-Zn-O基氧化物；作為二成分氧化物的In-Zn-O基氧化物、Sn-Zn-O基氧化物、Al-Zn-O基氧化物、Zn-Mg-O基氧化物、Sn-Mg-O基氧化物、In-Mg-O基氧化物和In-Ga- O基氧化物；In-O基氧化物；Sn-O基氧化物；以及Zn-O基氧化物。另外，上述材料可包含SiO2。在這裏，例如，In-Ga-Zn-O基氧化物表示包含銦(In)、鎵(Ga)和鋅(Zn)的氧化物層，而對其組成比沒有具體限制。此外，In-Ga-Zn-O基氧化物可包含除了In、Ga和Zn之外的元素。
氧化物半導體層的厚度較佳地為大於或等於3 nm但小於或等於30 nm。這是因為電晶體在氧化物半導體層過厚時(例如當厚度大於或等於50 nm時)可能通常導通。另外，這是因為電容器164的電容隨第二氧化物半導體層144b的厚度的降低而降低。
氧化物半導體層較佳地透過其中諸如氫、水、羥基或氫化物之類的雜質沒有進入氧化物半導體層的方法來形成。例如，氧化物半導體層能夠透過濺射方法等等來形成。
在這個實施例中，氧化物半導體層透過濺射方法、使用In-Ga-Zn基氧化物的靶來形成。
作為In-Ga-Zn-O基氧化物的靶，例如能夠使用組成比為In2O3：Ga2O3：ZnO=1：1：1[摩爾比]的氧化物靶。注意，不需要將靶材料和組成比侷限於以上所述。例如，能夠使用組成比為In2O3：Ga2O3：ZnO=1：1：2[摩爾比]的氧化物靶。
氧化物靶的相對密度高於或等於90%但低於或等於100%，較佳地為高於或等於95%但低於或等於99.9%。這是因為，透過使用具有高相對密度的金屬氧化物靶，能夠形成密集氧化物半導體層。
另外，氧化物半導體層較佳地為CAAC-OS層。例如，透過降低雜質和添加氧所得到的i型(本徵)或基本i型CAAC-OS層能夠按如下所述來形成。
首先，第一氧化物半導體層透過濺射方法、分子束外延法、原子層沈積方法或者脈衝鐳射沈積方法在基板之上形成。在形成期間對基板加熱，由此能夠形成其中晶體區的比例比非晶區要高的氧化物半導體層。例如，基板溫度可高於或等於150℃但低於或等於450℃，較佳地高於或等於200℃但低於或等於250℃。
提高基板溫度，由此能夠促進CAAC-OS的氧化物的結晶。
隨後，基板較佳地經過第一熱處理。執行第一熱處理，以使得氧化物半導體層中的晶體區相對于非晶區的比例能夠增加。第一熱處理可在高於或等於200℃但低於基板的應變點的溫度下執行，並且較佳地在高於或等於200℃但低於或等於250℃的溫度下執行。透過熱處理，能夠進一步降低氧化物半導體層中包含氫原子的物質。熱處理在氧化氣氛、惰性氣氛或者降低壓力氣氛中執行；但是對氣氛沒有限制。處理時間為3分鐘至24小時。隨著處理時間增加，氧化物半導體層中的晶體區相對于非晶區的比例能夠增加；但是，超過24小時的熱處理不是較佳的，因為生產率降低。
氧化氣氛是包含氧化氣體的氣氛。氧化氣體是氧、臭氧、一氧化二氮等，並且較佳的是，氧化氣體沒有包含水 、氫等等。例如，將要引入熱處理設備的氧、臭氧或一氧化二氮的純度大於或等於8N(99.999999%)，較佳地大於或等於9N(99.9999999%)。作為氧化氣氛，氧化氣體和惰性氣體可混合使用。在那種情況下，混合物包含濃度大於或等於10 ppm的氧化氣體。
在這裏，惰性氣氛指的是包含惰性氣體(例如氮)或稀有氣體(例如氦、氖、氬、氪或氙)作為主要成分的氣氛。具體來說，諸如氧化氣體之類的活性氣體的濃度低於10 ppm。
RTA(快速熱退火)設備能夠用於第一熱處理。透過使用RTA設備，在高於基板的應變點的溫度下的熱處理只能執行短時間。因此，形成其中晶體區的比例比非晶區要高的氧化物半導體層所需的時間能夠縮短。
作為氧化物半導體，可使用由化學式InMO3(ZnO)m(m>0)所表示的材料。在這裏，M表示從Ga、Al、Mn和Co中所選的一種或多種金屬元素。例如，M可以是Ga、Ga和Al、Ga和Mn、Ga和Co等等。
包含濃度高於或等於5×1019/cm3、較佳地高於或等於1×1020/cm3但低於7 atomic%氮的In-Ga-Zn-O基氧化物成為具有c軸取向六邊形晶體結構(c-axis-aligned hexagonal crystal structure)的氧化物，並且具有In-O晶體平面(包含銦和氧的晶體平面)之間的包含Ga和Zn的一層。備選地，包含上述濃度的氮的In-Ga-Zn-O基氧化物可具有In-O晶體平面之間的包含Ga和Zn的多個層。
氧化物疊層可透過在第一氧化物半導體層之上形成第二氧化物半導體層來形成。第一氧化物半導體層和第二氧化物半導體層能夠透過相似方法來形成。
在加熱基板的同時形成第二氧化物半導體層，使得能夠使用第一氧化物半導體層作為籽晶來使第二氧化物半導體層結晶。
注意，第二熱處理可在形成第二氧化物半導體層之後執行。第二熱處理可透過與第一熱處理相似的方法來執行。執行第二熱處理，以使得氧化物疊層中的晶體區相對于非晶區的比例能夠增加。備選地，執行第二熱處理，以使得能夠使用第一氧化物半導體層作為籽晶來使第二氧化物半導體層結晶。這時，晶體生長可以是同質生長，其中第一氧化物半導體層和第二氧化物半導體層由相同元素來形成。備選地，晶體生長可以是異質生長，其中第一氧化物半導體層和第二氧化物半導體層的每個由至少一個不同元素來形成。
透過上述步驟來降低雜質並且添加氧，以使得能夠形成i型或基本i型CAAC-OS。形成這種氧化物半導體層，由此能夠實現具有極優良特性的電晶體。
另外，在氧化物半導體為i型(本徵)或基本i型的情況下，電容率能夠提高。具體來說，In-Ga-Zn-O基氧化物的相對電容率能夠大約為15。與大約為4的氧化矽的相對電容率相比，這個值充分高。因此，i型或基本i型氧化物半導體層用於電容器164的電介質，以使得電容器16 的每單位面積電容能夠增加。
此外，可在處理氧化物半導體層以使得形成第一氧化物半導體層144a和第二氧化物半導體層144b之後將氧添加到第二氧化物半導體層144b。此外，第二氧化物半導體層144b可包括下列元素的一種或多種：矽和鍺，諸如鈰、鈦、鎢、鋁、銅、釔、鑭和釩之類的金屬。這些元素幫助改進第二氧化物半導體層144b的絕緣性質。
作為用於添加元素的方法，能夠使用離子注入方法、離子摻雜方法等。在氧的情況下，添加濃度較佳地高於或等於1×1016 atoms/cm3但低於或等於2×1020 atoms/cm3。這個濃度範圍中的氧能夠添加到氧化物半導體，而沒有在晶體中引起畸變等。矽、鍺和/或金屬元素的濃度高於或等於1×1020 atoms/cm3，較佳地高於或等於1×1021 atoms/cm3，更佳地高於或等於5×1021 atoms/cm3。
隨後，形成導電層142(參見圖2D)。導電層142能夠使用與第一電極148b和閘電極148a相似的材料和結構來形成。
然後，處理導電層142，以使得形成源或汲電極142b和汲或源電極142a(圖3A)。
然後，閘絕緣層150形成為使得覆蓋源或汲電極142b、汲或源電極142a和第一氧化物半導體層144a。絕緣層150能夠使用諸如氧化矽、氧氮化矽、氧化氮化矽、氮化矽或氧化鋁之類的無機絕緣材料來形成。較佳的是將低介電常數(低k)材料用於絕緣層150，因為因絕緣層150 之上的電極或佈線的重疊而引起的電容能夠充分降低。注意，具有任意上述材料的多孔絕緣層可用作絕緣層150。由於多孔絕緣層與密集絕緣層相比具有低介電常數，所以因電極或佈線引起的電容能夠進一步降低。此外，絕緣層150能夠使用諸如聚酰亞胺或丙烯酸之類的有機絕緣層材料來形成。絕緣層150能夠使用上述材料來形成為具有單層結構或者疊層結構(參見圖3B)。
透過上述步驟，形成包括氧化物半導體層的電晶體160和電容器164(參見圖22C)。
此外，電極152可在絕緣層150之上形成。電極152能夠使用與第一電極148b和閘電極148a相似的材料和結構來形成。採用電極152，電晶體162的電特性、如閾值電壓能夠得到控制。
透過上述步驟，完成包括電極152的電晶體162(參照圖3C)。
接下來，將描述圖1C和圖1D所示的電晶體160和電晶體162的製造方法。
首先形成絕緣層140。對於絕緣層140的描述，能夠參照圖1A的描述。
然後，導電層在絕緣層140之上形成，並且經過處理，以使得形成第一電極148b和閘電極148a。隨後，在第一電極148b與稍後形成的氧化物半導體層接觸之前，透過氧化第一電極148b，或者透過執行濺射方法或CVD方法，來形成金屬氧化物層149b。
對於第一電極148b和閘電極148a的材料和結構，能夠參照圖1A的描述，並且在金屬氧化物層149b透過高密度氧等離子體處理或熱氧化來形成的情況下，第一電極148b和閘電極148a較佳地包含鎢、鈦或鋯，因為這些氧化物具有高導電率。備選地，金屬氧化物層149b可使用包含In-Ga-Zn-O基化合物的層來形成。金屬氧化物層149b可在形成絕緣層之前或者在形成閘絕緣層146之後來形成。另外，金屬氧化物層可堆疊在第一電極148b和閘電極148a之上或者僅堆疊在第一電極148b之上。
對於形成金屬氧化物層149b的方法沒有限制，並且例如金屬氧化物層149b可透過高密度氧等離子體處理來形成。例如，使用諸如氦、氬、氪或氙之類的稀有氣體和氧的混合氣體來執行高密度等離子體處理。在這種情況下，透過引入微波來激發等離子體，能夠生成具有低電子溫度和高密度的等離子體。當第一電極148b的表面透過由這種高密度等離子體所產生的氧基(或包括OH基)來氧化時，能夠形成厚度在1 nm至20 nm、較佳地為5 nm至10 nm的範圍之內的金屬氧化物層149b。
第一電極148b透過高密度氧等離子體處理的氧化是固相生長；相應地，第一電極148b與金屬氧化物層149b之間的介面狀態密度能夠極大地降低。另外，第一電極148b透過高密度氧等離子體處理直接氧化，並且因而能夠抑制金屬氧化物層149b的厚度變化。
備選地，金屬氧化物層149b可透過對第一電極148b 執行熱氧化來形成。在這種熱氧化的情況下，需要使用具有某種程度的耐熱性的基板。
備選地，金屬氧化物層149b可透過處理由濺射方法或CVD方法所形成的層來形成。對於使用濺射方法的製造方法，能夠參照稍後描述的氧化物半導體層的製造方法的描述。
在這個實施例中，厚度在5 nm至10 nm的範圍之內的金屬氧化物層149b透過高密度氧等離子體處理來形成。
採用金屬氧化物層149b，能夠防止在後面步驟所形成的第二氧化物半導體層144b被第一電極148b奪去氧。此外，氧能夠從金屬氧化物層149b提供給在後面步驟所形成的第二氧化物半導體層144b，由此第二氧化物半導體層144b中的缺氧能夠進一步降低。另外，透過使用具有高導電率的金屬氧化物層149b，能夠抑制電容器164的電容的降低。
隨後，絕緣層被形成並且經過處理，以使得形成覆蓋閘電極148a的閘絕緣層146。對於閘絕緣層146的描述，能夠參照圖1A的描述。
隨後，氧化物半導體層被形成並且經過處理，以使得在閘絕緣層146之上形成第一氧化物半導體層144a，以便與閘電極148a重疊。同時，第二氧化物半導體層144b形成為與第一電極148b或金屬氧化物層149b接觸。對於氧化物半導體層、第一氧化物半導體層144a和第二氧化物 半導體層144b的描述，能夠參照圖1A的描述。
然後，形成金屬氧化物層。能夠透過CVD方法、濺射方法等，形成金屬氧化物層。金屬氧化物層較佳地包括氧化鎢、氧化鈦、氧化鋯或者In-Ga-Zn-O-N基化合物，因為這些金屬氧化物具有高導電率。對於金屬氧化物層的厚度沒有限制，並且例如金屬氧化物層能夠形成為具有在1 nm至20 nm、較佳地為5 nm至10 nm的範圍之內的厚度。
隨後形成導電層142。導電層142能夠使用與第一電極148b和閘電極148a相似的材料和結構來形成。注意，金屬氧化物層較佳地在第一氧化物半導體層144a和第二氧化物半導體層144b與導電層142接觸之前來形成。
然後，導電層142和金屬氧化物層經過處理，以使得形成源或汲電極142b、金屬氧化物層141b、汲或源電極142a和金屬氧化物層141a。
透過使用具有高導電率的金屬氧化物層141a，電容器164與電晶體160之間的電連接能夠保持完好。採用金屬氧化物層141b和/或金屬氧化物層141a，能夠防止第一氧化物半導體層144a和第二氧化物半導體層144b被奪去氧。此外，氧能夠從金屬氧化物層141b和金屬氧化物層141a提供給第一氧化物半導體層144a和第二氧化物半導體層144b，以使得第一氧化物半導體層144a和第二氧化物半導體層144b中的缺氧能夠降低。
然後，閘絕緣層150形成為使得覆蓋源或汲電極142b 、金屬氧化物層141b、汲或源電極142a、金屬氧化物層141a和第一氧化物半導體層144a。絕緣層150能夠採用與閘絕緣層146相似的材料和結構來形成。
透過上述步驟，形成包括氧化物半導體層的電晶體160和電容器164(參見圖1C)。
此外，電極152可在絕緣層150之上形成。電極152能夠使用與第一電極148b和閘電極148a相似的材料和結構來形成。採用電極152，電晶體162的電特性、如閾值電壓能夠得到控制。
透過上述步驟，完成包括電極152的電晶體162(參照圖1D)。
(實施例2)
在這個實施例中，將參照圖4A和圖4B、圖5A至圖5D、圖6A至圖6C、圖7A和圖7B以及圖8A至圖8D來描述與實施例1不同的製造半導體裝置的結構和方法。
<半導體裝置的剖面結構>
圖4A和圖4B是半導體裝置的結構示例。圖4A和圖4B顯示半導體裝置的剖面。圖4A和圖4B所示的半導體裝置各包括：電晶體160，其通道形成區包括氧化物半導體；以及電容器164，其電介質包括氧化物半導體。
圖4A中的電晶體160包括設置在絕緣層140之上的源或汲電極142b和汲或源電極142a、在源或汲電極142b 和汲或源電極142a之上並且與其電連接的第一氧化物半導體層144a、覆蓋第一氧化物半導體層144a的閘絕緣層146以及閘絕緣層146之上與第一氧化物半導體層144a重疊的閘電極148a。
圖4A中的電容器164包括源或汲電極142b、與源或汲電極142b接觸的第二氧化物半導體層144b以及與第二氧化物半導體層144b接觸的第一電極148b。源或汲電極142b在這裏用作電容器164的第二電極。
換言之，電容器164包括第一電極148b、第二氧化物半導體層144b以及第二電極，並且第二電極使用與源或汲電極142b相同的導電層來形成。
絕緣層150設置在電晶體160和電容器164之上。
圖4B中的電晶體160和電容器164是圖4A中的電晶體160和電容器164的修改示例。
圖4B中的結構與圖4A中的結構的不同之處在於，圖4B中的電容器164包括與第二氧化物半導體層144b接觸的源或汲電極142b的表面上的金屬氧化物層149b，而圖4B中的電容器164包括與第二氧化物半導體層144b接觸的第一電極148b的表面上的金屬氧化物層141b。圖4B中的電晶體160還可包括與第一氧化物半導體層144a接觸的汲或源電極142a的表面上的金屬氧化物層149a。
在第二氧化物半導體層144b與源或汲電極142b接觸的情況下，第二氧化物半導體層144b可能被源或汲電極142b奪去氧。當第二氧化物半導體層144b被奪去氧時， 增加第二氧化物半導體層144b中的缺氧。其中增加缺氧的第二氧化物半導體層144b具有較高導電率，使得存在第二氧化物半導體層144b未用作電容器的電介質的可能性。
為此，源或汲電極142b較佳地包括形成為與第二氧化物半導體層144b接觸的金屬氧化物層149b。採用金屬氧化物層149b，能夠防止第二氧化物半導體層144b被第二氧化物半導體層144b奪去氧。此外，汲或源電極142a可包括形成為與第一氧化物半導體層144a接觸的金屬氧化物層149a。採用金屬氧化物層149b和/或金屬氧化物層149a，能夠將氧提供給第二氧化物半導體層144b，由此第二氧化物半導體層144b中的缺氧能夠進一步降低。
在第二氧化物半導體層144b與第一電極148b接觸的情況下，第二氧化物半導體層144b可被第一電極148b奪去氧。當第二氧化物半導體層144b被奪去氧時，增加第二氧化物半導體層144b中的缺氧。其中增加缺氧的第二氧化物半導體層144b具有較高導電率，使得存在第二氧化物半導體層144b未用作電容器的電介質的可能性。
為此，第一電極148b較佳地包括形成為與第二氧化物半導體層144b接觸的金屬氧化物層141b。採用金屬氧化物層141b，能夠防止第二氧化物半導體層144b被源或汲電極142b奪去氧。此外，閘絕緣層146與閘電極148a之間的金屬氧化物層141a可在與金屬氧化物層141b相同的步驟中形成。
注意，第二氧化物半導體層144b是否被奪去氧取決於後面步驟中的條件等。在第二氧化物半導體層144b沒有被奪去氧的情況下，不必形成金屬氧化物層149b和金屬氧化物層141b。
<半導體裝置的製造方法>
接下來將參照圖5A至圖5D和圖6A至圖6C來描述圖4A所示的電晶體160的製造方法。
首先，在絕緣層140之上形成導電層142(參見圖5A)。
對於導電層142的材料和結構，能夠參照實施例1中的描述。
然後，處理導電層142，以使得形成源或汲電極142b和汲或源電極142a(圖5B)。
然後，氧化物半導體層被形成並且經過處理，以使得形成電連接到源或汲電極142b和汲或源電極142a的第一氧化物半導體層144a。同時，氧化物半導體層經過處理，以使得形成與源或汲電極142b接觸的第二氧化物半導體層144b(參見圖5C)。這時，較佳地執行第一熱處理。對於氧化物半導體層的材料和結構以及第一熱處理，能夠參照實施例1中的描述。
隨後，絕緣層在第一氧化物半導體層144a之上形成並且經過處理，以使得形成閘絕緣層146(參見圖5D)。對於閘絕緣層146的材料和結構，能夠參照實施例1中的 描述。
在形成閘絕緣層之後，第二熱處理較佳地在惰性氣體氣氛或氧氣氛中執行。第二熱處理可透過與第一熱處理相似的方法來執行。在絕緣層包含氧的情況下，氧被提供給第一氧化物半導體層144a和第二氧化物半導體層144b，以補償第一氧化物半導體層144a和第二氧化物半導體層144b中的缺氧，使得能夠形成i型(本徵)或基本i型氧化物半導體層。
如上所述，透過採用第一熱處理和第二熱處理中的至少一個，氧化物半導體層能夠高度純化成使得包含其中包括盡可能少的氫原子的物質。
注意，在這個實施例中，第二熱處理在形成閘絕緣層之後執行；但是對第二熱處理的定時沒有具體限制。例如，第二熱處理可在處理絕緣層以使得形成閘絕緣層146之後來執行。備選地，第一熱處理和第二熱處理可接連執行，第一熱處理也可用作第二熱處理，或者第二熱處理也可用作第一熱處理。
另外，第二氧化物半導體層144b可摻雜有氧。在對第二氧化物半導體層144b執行氧摻雜時，能夠使第二氧化物半導體層144b更接近i型。對於氧摻雜方法，能夠參照實施例1中對閘絕緣層的描述。
隨後形成導電層148(圖6A)。對於導電層148的材料和結構，能夠參照實施例1中的描述。
隨後，導電層148經過處理，以使得在閘絕緣層146 之上形成閘電極148a，以便與第一氧化物半導體層144a重疊。同時，第一電極148b在第二氧化物半導體層144b之上形成並且與其接觸(參見圖6B)。
然後，閘絕緣層150形成為使得覆蓋第一電極148b、第二氧化物半導體層144b、閘絕緣層146和閘電極148a。對於閘絕緣層150(參見圖6C)的材料和結構，能夠參照實施例1中的描述。
透過上述步驟，完成包括氧化物半導體層的電晶體160和電容器164(參見圖6C)。
接下來將描述圖4B中的電晶體160的製造方法。
首先，在絕緣層140之上形成導電層142，並且在導電層142之上形成金屬氧化物層。對於導電層142和金屬氧化物層的材料和結構，能夠參照實施例1中的描述。
然後，導電層142和金屬氧化物層經過處理，以使得形成源或汲電極142b、金屬氧化物層149b、汲或源電極142a和金屬氧化物層149a。
然後，氧化物半導體層被形成並且經過處理，以使得形成電連接到源或汲電極142b和汲或源電極142a的第一氧化物半導體層144a。同時，氧化物半導體層經過處理，以使得形成與金屬氧化物層149b接觸的第二氧化物半導體層144b。對於氧化物半導體層的材料和結構，能夠參照實施例1中的描述。
隨後，絕緣層在第一氧化物半導體層144a之上形成並且經過處理，以使得形成閘絕緣層146。對於閘絕緣層 146的材料和結構，能夠參照實施例1和圖4A的描述。
隨後，在第一氧化物半導體層144a和第二氧化物半導體層144b與導電層148接觸之前，在第一氧化物半導體層144a和第二氧化物半導體層144b與導電層148之間形成金屬氧化物層。對於金屬氧化物層的材料和結構，能夠參照實施例1中的描述。
隨後形成導電層148。對於導電層148的材料和結構，能夠參照實施例1中的描述。
隨後，金屬氧化物層和導電層148經過處理，以使得在閘絕緣層146之上形成金屬氧化物層141a和閘電極148a，以便與第一氧化物半導體層144a重疊。同時，金屬氧化物層141b和第一電極148b在第二氧化物半導體層144b之上形成並且與其接觸。
然後，閘絕緣層150形成為使得覆蓋第一電極148b、第二氧化物半導體層144b、閘絕緣層146和閘電極148a。對於閘絕緣層150的材料和結構，能夠參照實施例1中的描述。
透過上述步驟，完成包括氧化物半導體層的電晶體160和電容器164。
<半導體裝置的剖面結構>
圖7A和圖7B以及圖8A至圖8D是半導體裝置的結構示例。圖7A和圖7B以及圖8A至圖8C顯示半導體裝置的剖面。圖7A和圖7B以及圖8A至圖8C所示的半導 體裝置各包括：電晶體160，其通道形成區包括氧化物半導體；以及電容器164，其電介質包括氧化物半導體。
圖7A中的電晶體160包括絕緣層140之上的閘電極148a、覆蓋閘電極148a的閘絕緣層146、閘電極層146之上的源或汲電極142b和汲或源電極142a以及在源或汲電極142b和汲或源電極142a之上並且與其電連接的第一氧化物半導體層144a(在閘絕緣層146之上與閘電極148a重疊)。注意，電晶體160可在閘絕緣層146之上包括與源或汲電極142b和汲或源電極142a接觸的金屬氧化物層。
圖7A中的電容器164包括第一電極148b、與第一電極148b接觸的第二氧化物半導體層144b以及與第二氧化物半導體層144b接觸的源或汲電極142b。源或汲電極142b在這裏用作電容器164的第二電極。
換言之，電容器164包括第一電極148b、第二氧化物半導體層144b以及第二電極，並且第二電極使用與源或汲電極142b相同的導電層來形成。
注意，電容器164可包括與第二氧化物半導體層144b接觸的第一電極148b的表面處的金屬氧化物層。備選地，電容器164可包括第二氧化物半導體層144b之上的金屬氧化物層。
此外，絕緣層150設置在電晶體160和電容器164之上。
圖7B中的電晶體162和電容器164是圖7A中的電晶 體160和電容器164的修改示例。
圖7B中的結構與圖7A中的結構的不同之處在於，圖7B中的電晶體162包括絕緣層150之上的電極152。電晶體162是雙閘電晶體，其中閘電極層設置在具有通道形成區的第一氧化物半導體層144a之上和之下，其中絕緣層設置在第一氧化物半導體層144a與閘電極層之間。具體來說，電晶體162包括閘電極148a、閘電極148a之上的閘絕緣層146、在閘絕緣層146之上的源或汲電極142b和汲或源電極142a、在源或汲電極142b和汲或源電極142a之上並且與其電連接的第一氧化物半導體層144a、在源或汲電極142b、汲或源電極142a和第一氧化物半導體層144a之上的絕緣層150以及在絕緣層150之上與第一氧化物半導體層144a重疊的電極152。
閘電極148a和電極152用作圖7B中的閘電極。電極152的電位可與閘電極148a相同或不同。電極152的電位可以是GND或0 V，或者電極152可處於浮置狀態。透過使用閘電極148a和電極152，有可能控制施加到第一氧化物半導體層144a的電場，並且因而控制電晶體162的閾值電壓。
圖8A中的電晶體160和電容器164是圖7A中的電晶體160和電容器164的修改示例。
圖8A的結構與圖7A的結構的不同之處在於製造電容器164的電容器電極的方法。在圖7A中，源或汲電極142b在第一電極148b之上形成，而在圖8A中，電極 147b在源或汲電極142b之上形成。
圖8B中的電晶體160和電容器164是圖7B中的電晶體162和電容器164的修改示例。
圖8B的結構與圖7B的結構的不同之處在於製造電容器164的電容器電極的方法。在圖7B中，源或汲電極142b在第一電極148b之上形成，而在圖8B中，第一電極148b在源或汲電極142b之上形成。
注意，電晶體162可在閘絕緣層146之上包括與源或汲電極142b、汲或源電極142a和電極152接觸的金屬氧化物層。
圖8C中的電晶體160包括絕緣層140之上的第一氧化物半導體層144a、在第一氧化物半導體層144a之上並且與其電連接的源或汲電極142b和汲或源電極142a、在第一氧化物半導體層144a、源或汲電極142b和汲或汲電極2142a之上的閘絕緣層146以及閘絕緣層146之上與第一氧化物半導體層144a重疊的閘電極148a。注意，電晶體160可在第一氧化物半導體層144a之上包括與源或汲電極142b接觸的金屬氧化物層141b以及與汲或源電極142a接觸的金屬氧化物層141a。
圖8C中的電容器164包括電極147b、第二氧化物半導體層144b和源或汲電極142b。注意，電容器164可包括與第二氧化物半導體層144b接觸的電極147b的表面處的金屬氧化物層。備選地，電容器164可包括第二氧化物半導體層144b之上的金屬氧化物層。
圖8D中的電晶體160和電容器164是圖8C中的電晶體160和電容器164的修改示例。
圖8D中的結構與圖8C中的結構的不同之處在於，圖8D中的電晶體160包括第一氧化物半導體層144a中的雜質區144c和雜質區144d。
能夠透過將源或汲電極142b、汲或源電極142a和閘電極148a用作掩模，經由閘絕緣層146引入雜質，按照自對準方式來形成雜質區144c和雜質區144d。
諸如氮(N)、磷(P)、砷(As)、銻(Sb)等的15族元素能夠用作雜質。在這個實施例中將描述引入氮的一個示例。
作為引入雜質的方法，能夠使用離子注入方法、離子摻雜方法等。在離子注入方法中，將源氣體製成等離子體，這個等離子體中包含的離子種類經過提取和質量分離，加速具有預定質量的離子種類，並且將物體暴露於採取離子束形式的加速離子種類，使得將加速離子種類引入物體。在離子摻雜方法中，將源氣體製成等離子體，透過操作預定電場從這個等離子體來提取離子種類，未經質量分離而加速所提取離子種類，並且將物體暴露於採取離子束形式的加速離子種類。氮透過離子注入方法來引入，其中執行質量分離，使得能夠防止除了預期雜質(在這裏為氮)之外的元素、如金屬元素等被添加到第一氧化物半導體層141a。另一方面，與離子注入方法相比，離子摻雜方法實現對更大面積的離子束照射，並且因此當使用離子摻雜方 法來執行氧的添加時，所需時間能夠縮短。
雜質區144c和雜質區144d中的氮濃度較佳地高於或等於5×1019 atoms/cm3。注意，雜質區144c和雜質區144d中的氮濃度透過SIMS(二次離子質譜法)來測量。
當雜質區144c和雜質區144d中的氮濃度高於或等於1×1020 atoms/cm3但低於7 atomic%時，透過在形成雜質區144c和雜質區144d之後執行熱處理，晶體結構可變為纖維鋅礦類型(wurtzite type)。熱處理的溫度在300℃至600℃、較佳地在350℃至500℃的範圍之內。
此外，如這個實施例中所述，雜質透過閘絕緣層146來引入，並且因而能夠降低對第一氧化物半導體層144a的過度損壞。
注意，在這個實施例中作為一個示例來描述用以透過閘絕緣層146來引入雜質的方法，但是該方法並不侷限於此，例如雜質可透過後來形成的絕緣層來引入。
如上所述，雜質區在第一氧化物半導體層144a中形成，以使得通道形成區夾合在雜質區之間；相應地，載流子易於流經雜質區，因為雜質區具有比通道形成區更小的能隙。為此，採用電晶體的這種結構能夠高速寫入資料。
此外，其中通道形成區夾合在雜質區之間的結構釋放汲電極兩端的電場集中。
雜質區144c和雜質區144d能夠稱作低電阻區(或n型區)，因為第一氧化物半導體層144a的電阻透過雜質引入來降低。
用以在氧化物半導體中形成低電阻區(雜質區144c和雜質區144d)的方法如圖8D所示。作為透過自對準過程在包括氧化物半導體的電晶體中形成用作源區或汲區的雜質區的方法的一個示例，公開一種方法(S.Jeon等人的“180 nm Gate Length Amorphous InGaZnO Thin Film Transistor for High Density Image Sensor Application”(IEDM Tech.Dig.，2010年，第504頁))，其中外露氧化物半導體層的表面並且執行氬等離子體處理，使得暴露於等離子體的氧化物半導體層中的區域的電阻降低。
在該製造方法中，在形成閘絕緣層之後，閘絕緣層需要部分去除，以使得將要作為源區和汲區的部分外露。因此，在去除閘絕緣層的同時對下氧化物半導體層部分地過蝕刻，使得將要作為源區和汲區的部分的厚度降低。因此，源區和汲區的電阻增加，並且因過蝕刻引起的電晶體特性的缺陷易於發生。
需要使用幹式蝕刻方法，由此以高準確度執行處理，以便使電晶體最小化。但是，在其中閘絕緣層相對氧化物半導體層的蝕刻選擇性不是充分高的幹式蝕刻方法的情況下，過蝕刻顯著發生。
例如，當氧化物半導體層具有足夠厚度時，過蝕刻不會引起任何問題；但是，在通道長度小於或等於200 nm的情況下，氧化物半導體層中將要作為通道形成區的部分需要具有20 nm或以下、較佳地為10 nm或以下的厚度，以便避免短通道效應。當氧化物半導體層具有這種小厚度 時，氧化物半導體層的過蝕刻是不利的，因為源區和汲區的電阻增加，並且如上所述導致電晶體特性的缺陷。
但是，如這個實施例中所述，將雜質引入氧化物半導體層，而沒有外露氧化物半導體層和去除閘絕緣層，使得能夠抑制氧化物半導體層的過蝕刻，並且能夠降低對氧化物半導體層的過度損壞。相應地，電晶體的特性和可靠性能夠得到改進。
注意，這個實施例中所述的結構能夠適當地結合其他實施例中所述的任何結構來使用。
(實施例3)
在這個實施例中，將參照圖9A至圖9C來顯示包括實施例1和實施例2中的半導體裝置的記憶體單元170的一個示例。
<記憶體單元的結構>
圖9A是記憶體單元170的剖面圖。圖9B是記憶體單元170的頂視圖。圖9C是記憶體單元170的電路圖。
圖9A和圖9B對應於圖1A的半導體裝置，但是這個實施例並不侷限於此。能夠使用圖1A至圖1D、圖3A至圖3C以及圖4A和圖4B的半導體裝置中的任意半導體裝置，並且備選地，能夠具有與半導體裝置的結構相似的功能的另一種半導體裝置。
圖9A至圖9C的記憶體單元170包括電晶體160和電 容器164。
在圖9A的記憶體單元170中，電晶體160的汲或源電極142a透過絕緣層150和絕緣層154的開口電連接到佈線156。注意，圖9A顯示其中堆疊絕緣層150和絕緣層154的結構；但是，結構並不侷限於此。可堆疊三個或更多絕緣層，並且備選地，可以僅提供一個絕緣層。
在圖9C的記憶體單元170中，第一佈線(又稱作位線BL)電連接到電晶體160的源電極和汲電極其中之一，並且第二佈線(又稱作字線WL)電連接到電晶體160的閘電極。此外，電晶體160的源電極和汲電極中的另一個電連接到電容器164的一個電極。第三佈線(又稱作電容器線CL)電連接到電容器164的另一個電極。
在這裏，實施例1和2中所述的包括氧化物半導體的晶體管用於電晶體160。實施例1和2中所述的包括氧化物半導體的電晶體具有極低斷態電流的特性。因此，施加到電容器164的電位能夠透過關斷電晶體160來保持極長時間。注意，包括氧化物半導體的電晶體160具有大於或等於10 nm但小於或等於1000 nm的通道長度(L)，因此消耗少量功率，並且工作在極高速度。
實施例1和2中所述的其中氧化物半導體用於電介質的電容器用作電容器164。氧化物半導體具有高介電常數，並且因而當氧化物半導體用於電容器164的電介質時，電容器164的每單位面積電容能夠增加。
圖9C中所示的半導體裝置利用其中能夠保持提供給 電容器164的電位的特性，由此能夠按如下所述來執行資料的寫入、儲存和讀取。
首先將描述資料的寫入和保持。為了簡潔起見，第三佈線的電位在這裏是固定的。首先，第二佈線的電位設置成允許電晶體160導通的電位，以使得電晶體160導通。這樣，將第一佈線的電位提供給電容器164的該一個電極。也就是說，將預定電荷給予電容器164(寫入)。此後，第二佈線的電位設置成允許電晶體160關斷的電位，以使得電晶體160關斷。因此，保持(儲存)給予電容器164的電荷。如上所述，電晶體160具有極低斷態電流，並且因而能夠將電荷保持長時間。
其次將描述資料的讀取。透過將第二佈線的電位設置成允許在預定電位(恒定電位)被提供給佈線的同時電晶體160導通的電位，第一佈線的電位根據在電容器164中保持的電荷量而改變。因此，能夠透過第一佈線的電位來讀取已儲存資料。
由於電容器164的電荷在資料被讀取的情況下丟失，所以要注意，執行另一個寫入。
第三，將描述資料的重寫。資料的重寫按照與資料的寫入和保持相似的方式來執行。也就是說，第二佈線的電位設置成允許電晶體160導通的電位，以使得電晶體160導通。相應地，將第一佈線的電位(與新資料相關的電位)提供給電容器164的該一個電極。此後，第二佈線的電位設置成允許電晶體160關斷的電位，以使得電晶體160 關斷。因此，將與新資料相關的電荷給予電容器164。
在按照本文所公開的本發明的半導體裝置中，資料能夠透過如上所述的資料的另一個寫入來直接重寫。因此，能夠實現半導體裝置的高速操作。
注意，在以上描述中使用電子是載流子的n通道電晶體(n型電晶體)，但是大家將會理解，其中空穴是多數載流子的p通道電晶體能夠用來代替n通道電晶體。
(實施例4)
在這個實施例中，將參照圖10A和圖10B、圖11和圖12來描述包括實施例1至3的半導體裝置的半導體裝置的結構。
<半導體裝置的結構>
圖10A是顯示半導體裝置的結構的示意圖的一個示例。按照本發明的一個實施例的半導體裝置具有疊層結構。按照本發明的一個實施例的半導體裝置包括：上部的記憶體電路；以及下部的週邊電路，包括驅動器電路、控制電路等，需要高速操作以用於驅動記憶體電路。注意，驅動器電路或控制電路可以是邏輯電路，並且可包括類比電路或算術電路。
圖10A所示的半導體裝置包括：上部的記憶體單元陣列201，其中包括作為記憶體電路的多個記憶體單元；以及下部的週邊電路210，其中包括第一驅動器電路211、 第二驅動器電路212、第三驅動器電路213、第四驅動器電路214、第五驅動器電路215、控制器218、位址緩衝器221、I/O緩衝器220等，是操作記憶體單元陣列201所需的。第一驅動器電路211包括行解碼器217a和讀出放大器組216a，並且第二驅動器電路212包括行解碼器217b和讀出放大器組216b。
作為其中設置圖10A所示的週邊電路210的基板，例如，能夠使用包含諸如矽、鍺、矽鍺或碳化矽之類的14族元素的半導體基板、諸如砷化鎵或磷化銦之類的化合物半導體基板、SOI基板等等。注意，術語“SOI基板”一般表示其中矽層設置在絕緣表面之上的基板。在本說明書等等中，術語“SOI基板”還表示其中包含除了矽之外的材料的半導體層設置在絕緣表面之上的基板。然而，SOI基板能夠是具有其中半導體層隔著絕緣層設置在諸如玻璃基板之類的絕緣基板之上的基板。較佳使用上述任意基板來形成週邊電路210，因為能夠使週邊電路210高速操作。
<半導體裝置的剖面結構>
圖10B是半導體裝置的剖面圖。圖10A和圖10B所示的半導體裝置包括上部的記憶體單元陣列201以及下部的週邊電路210。上部的記憶體單元陣列201包括其中包含氧化物半導體的電晶體160，以及下部的週邊電路210包括其中包含除了氧化物半導體之外的半導體材料的電晶體。注意，對於半導體裝置的上部的記憶體單元170的描 述，能夠參照實施例1至3中的描述。
n通道電晶體或p通道電晶體能夠用作電晶體159和電晶體160。在這裏，電晶體159和電晶體160在以下描述中均為n通道電晶體。由於本發明的一個實施例的技術特徵是將能夠充分降低斷態電流的諸如氧化物半導體之類的半導體材料用於電晶體160和電容器164以便保持資料，所以不必將半導體裝置的結構或材料具體侷限到這裏所給出的方面。
電晶體159包括設置在包含半導體材料(例如矽)的基板100中的通道形成區116、設置成使得通道形成區116夾合在其之間的雜質區120、與雜質區120接觸的金屬化合物區124、設置在通道形成區116之上的閘絕緣層108、設置在閘絕緣層108之上的閘電極110以及電連接到金屬化合物區124的源或汲電極130b和130a。另外，絕緣層128設置成使得覆蓋電晶體160。源或汲電極130b和汲或源電極130a各透過絕緣層128中的開口電連接到金屬化合物區124。在絕緣層128之上，電極136a形成為與源或汲電極130b接觸，以及電極136b形成為與汲或源電極130a接觸。
基板100提供有圍繞電晶體159的元件隔離絕緣層106。注意，為了實現更高集成，電晶體159較佳地具有沒有如圖10B所示的側壁絕緣層的結構。另一方面，在電晶體159的特性具有重要性的情況下，側壁絕緣層可設置在閘電極110的側表面上，並且雜質區120可包括雜質濃 度與重疊於絕緣層的區域中的雜質濃度不同的區域。
對於圖10B中的電晶體160的描述，能夠參照實施例1至3中的電晶體160和電晶體162的描述。
對於電容器164的描述，能夠參照實施例1至3中的電容器164的描述。
絕緣層150和絕緣層154設置在電晶體160和電容器164之上。電晶體160的汲或源電極142a透過絕緣層150、絕緣層154等等中的開口電連接到佈線156。佈線156將一個記憶體單元電連接到另一個記憶體單元。佈線156還透過汲或源電極142a和電極126電連接到佈線130c。相應地，下部的週邊電路210能夠電連接到上部的記憶體單元陣列201。
在圖10B所示的半導體裝置中，絕緣層140設置在上部的記憶體單元陣列201與下部的週邊電路210之間。
電晶體159包括除了氧化物半導體之外的半導體材料。除了氧化物半導體之外的半導體材料能夠是例如矽、鍺、矽鍺、碳化矽、磷化銦、砷化鎵等等，並且較佳地是單晶。備選地，可使用有機半導體材料等。包括這種半導體材料的電晶體能夠充分地高速操作。因此，包括與氧化物半導體不同的材料的電晶體能夠順利地實現需要以高速度進行操作的各種電路(例如邏輯電路或驅動器電路)。
另一方面，電晶體160包括氧化物半導體。本說明書等等中公開的包括氧化物半導體材料的電晶體能夠實現極小斷態電流。由於這個特徵，記憶體單元170能夠將已儲 存資料保持極長時間。換言之，功率消耗能夠降低，因為更新操作變得不需要或者更新操作的頻率能夠極低。此外，已儲存資料甚至在沒有提供電力(注意，電位較佳地是固定的)時也能夠保持長時期。
其中氧化物半導體用於電介質的電容器用作電容器164。氧化物半導體具有高介電常數，並且因而當氧化物半導體用於電容器164的電介質時，電容器164的每單位面積電容能夠增加。
能夠透過提供有週邊電路以及記憶體電路，來形成具有新穎特徵的半導體裝置，其中週邊電路例如是包括包含與氧化物半導體不同的材料的電晶體(能夠工作在比包括氧化物半導體的電晶體更高的速度的電晶體)的驅動器電路，記憶體電路包括包含氧化物半導體(廣義來說，是其斷態電流充分小的電晶體)的電晶體和包含氧化物半導體的電容器。
注意，雖然在圖10A和圖10B中顯示其中記憶體單元陣列201的一層堆疊在週邊電路210之上的一個示例，但是本發明的一個實施例並不侷限於此，而是可如圖11和圖12所示來堆疊單元陣列的兩個或更多層。
圖11和圖12是記憶體裝置的剖面圖。圖11和圖12的記憶體裝置各包括上部的堆疊許多層的多個記憶體單元以及下部的週邊電路304。記憶體單元370a和記憶體單元370b作為多個記憶體單元之中的代表而顯示。
注意，記憶體單元370a中包含的電晶體371a和電容 器372a作為代表而顯示。記憶體單元370b中包含的電晶體371b和電容器372b作為代表而顯示。在電晶體371a和電晶體371b的每個中，在氧化物半導體層中形成通道。其中在氧化物半導體層中形成通道的電晶體的結構與以上實施例中所述的結構相似，並且因而省略其描述。電容器372a和電容器372b包括作為電介質的氧化物半導體。其中氧化物半導體用作電介質的電容器的結構與以上實施例中所述的結構相似，並且因而省略其描述。
由與電晶體371a的源電極和汲電極相同的層所形成的電極351a透過電極352a電連接到電極303a。由與電晶體371b的源電極和汲電極相同的層所形成的電極351c透過電極352c電連接到電極303c。
週邊電路304包括其中除了氧化物半導體之外的半導體材料用於通道形成區的電晶體301。電晶體301具有其中元件分隔絕緣層306在包含半導體材料(例如矽)的基板300之上形成以及通道區在夾合於元件分隔絕緣層306之間的區域中形成的結構。注意，電晶體301可具有其中通道在半導體層、例如絕緣表面之上的矽層中或者在SOI基板的矽層中形成的結構。已知結構能夠用作電晶體301的結構，並且因而省略其描述。
佈線310a和佈線310b在其中形成電晶體371a的層與其中形成電晶體301的層之間來形成。絕緣層340a在佈線310a與其中形成電晶體301的層之間來形成。絕緣層341a在佈線310a與佈線310b之間形成。絕緣層342a 在佈線310b與其中形成電晶體371a的層之間來形成。
類似地，佈線310c和佈線310d在其中形成電晶體371a的層與其中形成電晶體371b的層之間來形成。絕緣層340b在佈線310c與其中形成電晶體371a的層之間來形成。絕緣層341b在佈線310c與佈線310d之間形成。絕緣層342b在佈線310d與其中形成電晶體371b的層之間來形成。
絕緣層340a、絕緣層341a、絕緣層342a、絕緣層340b、絕緣層341b和絕緣層342b用作層間絕緣層，並且其表面可經過平坦化。
佈線310a、佈線310b、佈線310c和佈線310d實現記憶體單元之間、週邊電路304與記憶體單元之間等等的電連接。
週邊電路304中包含的電極303能夠電連接到上部的電路。
例如，電極303能夠透過電極355電連接到佈線310a，如圖11所示。佈線310a能夠透過電極353a電連接到電極351b。電極351b由與其中形成電晶體371a的層相同的層來形成，並且能夠電連接到電晶體371a或電容器372a(未顯示)。電極351b能夠透過電極352b電連接到佈線353b。佈線353b能夠透過電極303b電連接到佈線310c。
其中電極303透過佈線310a電連接到電晶體371a的一個示例如圖11所示；但是對此沒有限制。電極303可 透過佈線310b、並且備選地透過佈線310a和佈線310b電連接到電晶體371a。另外，電極303可電連接到電晶體371a，而沒有使用佈線310a和佈線310b，如圖12所示。電極303透過圖12中的電極353電連接到佈線353b。佈線353b電連接到電晶體371a的源極或汲極。透過以上所述，電極303能夠電連接到電晶體371a。
注意，其中堆疊兩個記憶體單元(記憶體單元370a和記憶體單元370b)的一個示例如圖11和圖12所示；但是疊層的數量並不侷限於此。
另外，圖11和圖12顯示一種結構，其中形成佈線310a的佈線層和形成佈線310b的佈線層的兩個佈線層在其中形成電晶體371a的層與其中形成電晶體301的層之間來形成；但是結構並不侷限於此。一個佈線層或者三個或更多佈線層可在其中形成電晶體371a的層與其中形成電晶體301的層之間來形成。
此外，圖11和圖12顯示一種結構，其中形成佈線310c的佈線層和形成佈線310d的佈線層的兩個佈線層在其中形成電晶體371b的層與其中形成電晶體371a的層之間來形成；但是結構並不侷限於此。一個佈線層或者三個或更多佈線層可在其中形成電晶體371b的層與其中形成電晶體371a的層之間來形成。
(實施例5)
在這個實施例中，將參照圖13A和圖13B、圖14、圖 15和圖16來描述以上實施例中所述的半導體裝置用於諸如行動電話、智慧型電話、電子書閱讀器等的可攜式電子裝置的一個示例。
在諸如行動電話、智慧型電話和電子書閱讀器之類的可攜式電子裝置中，使用SRAM或DRAM，以便暫時儲存影像資料。這是因為快閃記憶體的回應速度較低，並且因而快閃記憶體不適合於影像處理。但是，當SRAM或DRAM用於暫時儲存影像資料時，SRAM和DRAM具有如下特徵。
一般SRAM具有圖13A所示的這種結構，其中一個記憶體單元包括6個電晶體401至406，並且每個電晶體由X解碼器407和Y解碼器來驅動。電晶體403、405和電晶體404、406各包括反向器，並且能夠以高速來驅動。但是，SRAM具有大單元面積的缺點，因為一個記憶體單元包括6個電晶體。只要設計規則的最小特徵尺寸為F，則SRAM中的記憶體單元的面積一般從100 F2至150 F2。因此，問題是SRAM的每位元價格是半導體記憶體裝置中最貴的。
另一方面，如圖13B所示，DRAM具有包括電晶體411和電容器412並且由X解碼器413和Y解碼器414來驅動的記憶體單元。一個單元包括一個電晶體和一個電容器，並且因而記憶體單元的面積較小。DRAM中的記憶體單元的面積一般小於或等於10 F2。但是，在DRAM的情況下，更新操作是必需的，並且甚至在沒有執行重寫操作 時也消耗功率，這是一個問題。
但是，以上實施例所述的半導體裝置的記憶體單元的面積大約為10 F2，並且不需要頻繁更新。因此，能夠提供具有小面積和低功率消耗的記憶體單元。
接下來，圖14是可攜式裝置的方塊圖。圖14中的可攜式裝置包括RF電路501、類比基帶電路502、數位基帶電路53、電池504、電源電路505、應用處理器506、快閃記憶體510、顯示控制器511、記憶體電路512、顯示器513、觸摸感測器519、音頻電路517、鍵盤518等等。顯示器顯示器513包括顯示部分514、源極驅動器515和閘極驅動器516。應用處理器506包括CPU 507、DSP 508和介面509(IF 509)。記憶體電路一般包括SRAM或DRAM，並且以上實施例中所述的半導體裝置用於記憶體電路512，使得能夠提供其中高速寫入和讀取資料並且降低功率消耗的可攜式裝置。
接下來，圖15是其中以上實施例中所述的半導體裝置用於顯示器的記憶體電路600的一個示例。圖15中的記憶體電路600包括記憶體602、記憶體603、開關604、開關605和儲存控制器601。記憶體602和記憶體603使用以上實施例中所述的半導體裝置來形成。
首先，影像資料由應用處理器(未顯示)來形成。所形成的影像資料(輸入影像資料1)透過開關604儲存在記憶體602中。然後，記憶體602中儲存的影像資料(已儲存影像資料1)透過開關605和顯示控制器606傳送給 顯示器607。
在輸入影像資料1沒有改變的情況下，透過記憶體602和開關605從顯示控制器606一般以大約30 Hz至60 Hz的頻率來讀取已儲存影像資料1。
在重寫螢幕上的資料時(即，在輸入影像資料已改變的情況下)，應用處理器生成新影像資料(輸入影像資料2)。輸入影像資料2透過開關604儲存在記憶體603中。而且在這個時間段期間，透過開關605從記憶體602周期地讀取已儲存影像資料1。在終止將新影像資料儲存在記憶體603中(已儲存資料2)之後，從顯示器607的下一圖框開始讀取已儲存影像資料2；已儲存影像資料2透過開關605和顯示控制器606傳送給顯示器607以便顯示，這重復進行，直到下一個新影像資料儲存在記憶體602中。
這樣，資料寫入和資料讀取在記憶體602和記憶體603中交替執行，由此在顯示器607上執行顯示。注意，記憶體602和記憶體603不必分開提供，並且可透過劃分一個記憶體來得到。以上實施例中所述的半導體裝置用於記憶體602和記憶體603，由此能夠得到具有充分低的功率消耗的顯示器，其中高速執行資料寫入和資料讀取。
圖16是電子書閱讀器的方塊圖。圖16中的電子書閱讀器包括電池701、電源電路702、微處理器703、快閃記憶體704、音頻電路705、鍵盤706、記憶體電路707、觸控面板708、顯示器709和顯示控制器710。以上實施例 中所述的半導體裝置能夠用於記憶體電路707。記憶體電路707用於暫時保持電子書的內容、例如加亮顯示。當用戶希望標記電子書中的一部分時，用戶能夠透過作為這個實施例的電子書閱讀器的加亮顯示功能而改變顯示顏色、加下劃線、加粗文本、改變文本的字體等等，來與周圍不同地顯示該部分。也就是說，用戶所要求的內容的資料能夠透過加亮顯示功能來儲存和保持。為了將那個內容保持長時間，可在快閃記憶體704中複製那個內容。而且在這種情況下，使用以上實施例中所述的半導體裝置，由此能夠得到高速執行資料寫入和資料讀取並且功率消耗充分低的電子書閱讀器。
(實施例6)
在這個實施例中，將參照圖17A至圖17F來描述任意以上實施例所述的半導體裝置應用於電子裝置的情況。在這個實施例中，任意以上實施例中所述的半導體裝置應用於其中的電子裝置的示例包括電腦、行動電話(又稱作蜂窩電話或行動電話裝置)、個人數位助理(包括可攜式遊戲機、音頻再現裝置等)、諸如數位相機或數位攝像機之類的拍攝裝置、電子紙和電視機(又稱作電視或電視接收器)。
圖17A顯示包括殼體801、殼體802、顯示部分803、鍵盤804等的膝上型個人電腦。殼體801和殼體802中的至少一個包括任意以上實施例中所述的半導體裝置。因 此，能夠得到其中高速執行資料寫入和資料讀取並且功率消耗充分低的膝上型個人電腦。
圖17B是平板終端810。平板終端810包括其中包含顯示部分812的殼體811、其中包含顯示部分814的殼體813、操作按鍵815和外部介面816。另外，提供用於操作平板終端810等的觸控筆817。電路包含在殼體811和殼體813的每個中，並且電路的至少一個包括任意以上實施例中所述的半導體裝置。相應地，能夠得到其中高速執行資料寫入和資料讀取並且功率消耗充分低的平板終端。
圖17C是結合電子紙的電子書閱讀器820，它包括兩個殼體，即殼體821和殼體823。殼體821和殼體823分別包括顯示部分825和顯示部分827。殼體821和殼體823透過鉸鏈837連接，並且能夠沿鉸鏈837開啟和閉合。殼體821還包括電源開關831、操作按鍵833、揚聲器835等等。殼體821和殼體823中的至少一個包括任意以上實施例中所述的半導體裝置。因此，能夠得到其中高速執行資料寫入和資料讀取並且功率消耗充分低的電子書閱讀器。
圖17D是包括殼體840和殼體841的行動電話。此外，處於如圖17D所示來打開狀態中的殼體840和841能夠滑動，以使得一個重疊於另一個之上；這樣，行動電話的尺寸能夠降低，這使行動電話適合攜帶。殼體841包括顯示面板842、揚聲器843、話筒844、操作按鍵845、指標裝置846、拍攝鏡頭847、外部連接端子848等等。另外 ，殼體840包括用於為行動電話充電的太陽能電池849、外部記憶體插槽850等等。此外，天線結合在殼體841中。殼體840和殼體841中的至少一個包括任意以上實施例中所述的半導體裝置。相應地，能夠得到其中高速執行資料寫入和資料讀取並且功率消耗充分低的行動電話。
圖17E是一種數位相機，其中包括主體861、顯示部分867、目鏡863、操作開關864、顯示部分865、電池866等等。主體861包括任意以上實施例中所述的半導體裝置。相應地，能夠得到其中高速執行資料寫入和資料讀取並且功率消耗充分低的數位相機。
圖17F顯示一種電視機870，其中包括殼體871、顯示部分871、支架875等。電視機870能夠透過殼體871的操作開關或者遙控器880來操作。任意上述實施例中所述的半導體裝置安裝在殼體871和遙控器880中。因此，能夠得到其中高速執行資料寫入和資料讀取並且功率消耗充分低的電視機。
這樣，任意以上實施例中所述的半導體裝置安裝在這個實施例中所述的每個電子裝置上。因此能夠實現降低功率消耗的電子裝置。
在下面描述的示例1和示例2中，實際形成氧化物半導體層，並且將參照圖18A和圖18B、圖19以及圖20來描述測量氧化物半導體的相對電容率的結果。
[示例1]
氧化物半導體(附圖中稱作OS)層在p型矽基板上形成為具有100 nm的厚度，並且測量氧化物半導體層的CV(電容和電壓)，如圖18A所示。In-Sn-Zn-O基氧化物在這個示例中用作氧化物半導體。具體來說，氧化物半導體使用原子比為In：Sn：Zn=2：1：3的氧化物靶並且透過濺射方法來形成。從所得CV測量結果來確定電荷儲存電容(C0)(參見圖18B)，並且使用公式1從電荷儲存電容(C0)來計算相對電容率。在這裏，氧化物半導體的電容率為ε，真空電容率為ε0，面積為S，以及相對電容率為d。
圖19顯示CV的測量結果。水平軸表示所施加電壓，以及垂直軸表示電容。樣品數量n為7。使用原子比為In：Sn：Zn=2：1：3的氧化物靶所形成的氧化物半導體層的相對電容率(d)的計算結果大約為20。
[示例2]
在這個示例中，如同示例1中那樣測量使用原子比為In：Ga：Zn=1：1：1的氧化物靶所形成的In-Ga-Zn-O基氧化物的相對電容率。
圖20顯示CV的測量結果。樣品數量n為5。使用原 子比為In：Ga：Zn=1：1：1的氧化物靶所形成的氧化物半導體層的相對電容率(d)的計算結果大約為15。
示例1和示例2的結果表明，所測試的氧化物半導體層的相對電容率比大約為4的氧化矽要高。
本申請案基於2010年12月28日向日本專利局提出申請的日本專利申請序號2010-293055，透過引用將其完整內容結合於此。
100‧‧‧基板
106‧‧‧元件隔離絕緣層
108‧‧‧閘絕緣層
110‧‧‧閘電極
116‧‧‧通道形成區
120‧‧‧雜質區
124‧‧‧金屬化合物區
130a‧‧‧汲或源電極
130b‧‧‧汲或源電極
130c‧‧‧佈線
140‧‧‧絕緣層
142a‧‧‧汲或源電極
142b‧‧‧源或汲電極
144a‧‧‧第一氧化物半導體層
144b‧‧‧第二氧化物半導體層
146‧‧‧閘絕緣層
148a‧‧‧閘電極
148b‧‧‧第一電極
149a‧‧‧金屬氧化物層
149b‧‧‧金屬氧化物層
150‧‧‧絕緣層
154‧‧‧絕緣層
156‧‧‧佈線
160‧‧‧電晶體
162‧‧‧電晶體
164‧‧‧電容器
170‧‧‧記憶體單元
201‧‧‧記憶體單元陣列
210‧‧‧週邊電路
211‧‧‧第一驅動器電路
212‧‧‧第二驅動器電路
213‧‧‧第三驅動器電路
214‧‧‧第四驅動器電路
215‧‧‧第五驅動器電路
216a‧‧‧讀出放大器組
216b‧‧‧讀出放大器組
217a‧‧‧行解碼器
217b‧‧‧行解碼器
218‧‧‧控制器
220‧‧‧I/O緩衝器
221‧‧‧位址緩衝器
300‧‧‧基板
301‧‧‧電晶體
303‧‧‧電極
303a‧‧‧電極
303c‧‧‧電極
304‧‧‧週邊電路
306‧‧‧元件分隔絕緣層
310a‧‧‧佈線
310b‧‧‧佈線
310c‧‧‧佈線
310d‧‧‧佈線
340a‧‧‧絕緣層
341a‧‧‧絕緣層
341b‧‧‧絕緣層
342a‧‧‧絕緣層
342b‧‧‧絕緣層
351a‧‧‧電極
351b‧‧‧電極
351c‧‧‧電極
352a‧‧‧電極
352b‧‧‧電極
352c‧‧‧電極
353a‧‧‧電極
353b‧‧‧佈線
355‧‧‧電極
370a‧‧‧記憶體單元
370b‧‧‧記憶體單元
371a‧‧‧電晶體
371b‧‧‧電晶體
372a‧‧‧電容器
372b‧‧‧電容器
401‧‧‧電晶體
402‧‧‧電晶體
403‧‧‧電晶體
404‧‧‧電晶體
405‧‧‧電晶體
406‧‧‧電晶體
407‧‧‧X解碼器
411‧‧‧電晶體
412‧‧‧電容器
413‧‧‧X解碼器
414‧‧‧Y解碼器
501‧‧‧RF電路
502‧‧‧類比基帶電路
503‧‧‧數位基帶電路
504‧‧‧電池
505‧‧‧電源電路
506‧‧‧應用處理器
507‧‧‧CPU
508‧‧‧DSP
509‧‧‧介面
510‧‧‧快閃記憶體
511‧‧‧顯示控制器
512‧‧‧記憶體電路
513‧‧‧顯示器
514‧‧‧顯示部分
515‧‧‧源極驅動器
516‧‧‧閘極驅動器
517‧‧‧音頻電路
518‧‧‧鍵盤
519‧‧‧觸摸感測器
600‧‧‧記憶體電路
601‧‧‧儲存控制器
602‧‧‧記憶體
603‧‧‧記憶體
604‧‧‧開關
605‧‧‧開關
606‧‧‧顯示控制器
607‧‧‧顯示器
701‧‧‧電池
702‧‧‧電源電路
703‧‧‧微處理器
704‧‧‧快閃記憶體
705‧‧‧音頻電路
706‧‧‧鍵盤
707‧‧‧記憶體電路
708‧‧‧觸控面板
709‧‧‧顯示器
710‧‧‧顯示控制器
801‧‧‧殼體
802‧‧‧殼體
803‧‧‧顯示部分
804‧‧‧鍵盤
810‧‧‧平板終端
811‧‧‧殼體
812‧‧‧顯示部分
813‧‧‧殼體
814‧‧‧顯示部分
815‧‧‧操作按鍵
816‧‧‧外部介面
817‧‧‧觸控筆
820‧‧‧電子書閱讀器
821‧‧‧殼體
823‧‧‧殼體
825‧‧‧顯示部分
827‧‧‧顯示部分
831‧‧‧電源開關
833‧‧‧操作按鍵
835‧‧‧揚聲器
837‧‧‧鉸鏈
840‧‧‧殼體
841‧‧‧殼體
842‧‧‧顯示面板
843‧‧‧揚聲器
844‧‧‧話筒
845‧‧‧操作按鍵
846‧‧‧指標裝置
847‧‧‧拍攝鏡頭
848‧‧‧外部連接端子
849‧‧‧電池
861‧‧‧主體
863‧‧‧目鏡
864‧‧‧操作開關
865‧‧‧顯示部分
866‧‧‧電池
867‧‧‧顯示部分
870‧‧‧電視機
871‧‧‧殼體
875‧‧‧支架
880‧‧‧遙控器
圖1A至圖1D是半導體裝置的剖面圖。
圖2A至圖2D是顯示半導體裝置的製造過程的剖面圖。
圖3A至圖3C是顯示半導體裝置的製造過程的剖面圖。
圖4A至圖4B是半導體裝置的剖面圖。
圖5A至圖5D是顯示半導體裝置的製造過程的剖面圖。
圖6A至圖6C是顯示半導體裝置的製造過程的剖面圖。
圖7A和圖7B是半導體裝置的剖面圖。
圖8A至圖8D是半導體裝置的剖面圖。
圖9A、圖9B和圖9C分別是半導體裝置的剖面圖、頂視圖和電路圖。
圖10A和圖10B分別是半導體裝置的示意圖和剖面圖 。
圖11是半導體裝置的剖面圖。
圖12是半導體裝置的剖面圖。
圖13A和圖13B是半導體裝置的電路圖。
圖14是半導體裝置的方塊圖。
圖15是半導體裝置的方塊圖。
圖16是半導體裝置的方塊圖。
圖17A至圖17F是各顯示包括半導體裝置的電子裝置的簡圖。
圖18A和圖18B是顯示半導體層的評估方法的簡圖。
圖19是顯示CV測量的結果的圖表。
圖20是顯示CV測量的結果的圖表。
140‧‧‧絕緣層
142a‧‧‧汲或源電極
142b‧‧‧源或汲電極
144a‧‧‧第一氧化物半導體層
144b‧‧‧第二氧化物半導體層
146‧‧‧閘絕緣層
148a‧‧‧閘電極
148b‧‧‧第一電極
150‧‧‧絕緣層
160‧‧‧電晶體
164‧‧‧電容器

Claims (18)

  1. 一種半導體裝置，包括：基板；該基板上之氧化物半導體層，該氧化物半導體層包括第一部分和第二部分；該基板上之絕緣層；電容器，包括第一電極、與該第一電極重疊的第二電極、及介於該第一電極與該第二電極之間的該氧化物半導體層的該第一部分，該氧化物半導體層的該第一部分被使用作為該電容器的電介質；以及電晶體，該電晶體包括作為通道形成區之該氧化物半導體層的該第二部分、及作為閘絕緣層的該絕緣層；其中，該絕緣層未介於該電容器的該第一電極與該第二電極之間。
  2. 一種半導體裝置，包括：絕緣層；電晶體，包括：閘電極；第一氧化物半導體層，與該閘電極重疊；介於該第一氧化物半導體層與該閘電極之間的該絕緣層；以及源電極和汲電極，各與該第一氧化物半導體層電接觸；以及電容器，包括： 第一電極；第二電極，電連接到該電晶體的該源電極和該汲電極其中之一；以及第二氧化物半導體層，其介於該第一電極與該第二電極之間，其中，該絕緣層未介於該電容器的該第一電極與該第二電極之間。
  3. 如申請專利範圍第2項所述的半導體裝置，其中，該絕緣層位於該閘電極之上；以及該第一氧化物半導體層位於該絕緣層和該閘電極之上。
  4. 如申請專利範圍第3項所述的半導體裝置，還包括：該第一氧化物半導體層、該源電極和該汲電極之上的另一個絕緣層；以及該另一個絕緣層之上並且與該第一氧化物半導體層重疊的另一個閘電極。
  5. 一種半導體裝置，包括：絕緣層；電晶體，包括：閘電極；該閘電極之上的該絕緣層；該絕緣層和該閘電極之上的第一氧化物半導體層；以及 源電極和汲電極，各與該第一氧化物半導體層電接觸；以及電容器，包括：由與該閘電極相同的層所構成的第一電極；第二電極，包括自該源電極和該汲電極其中之一的延伸部；以及第二氧化物半導體層，其介於該第一電極與該第二電極之間，該第二氧化物半導體層在與該第一氧化物半導體層相同的過程步驟期間形成，其中，該絕緣層未介於該電容器的該第一電極與該第二電極之間。
  6. 如申請專利範圍第2項所述的半導體裝置，其中，該第二電極的至少一部分使用與該源電極或該汲電極相同的導電層來形成。
  7. 如申請專利範圍第2項所述的半導體裝置，其中，該第二電極包括該源電極和該汲電極其中之一的延伸部。
  8. 如申請專利範圍第2項所述的半導體裝置，其中，該第一電極包括與該閘電極和該源電極其中之一相同的第一層，以及該第二電極包括與該閘電極和該源電極中的另一個相同的第二層。
  9. 如申請專利範圍第1項所述的半導體裝置，其中，該第一電極和該第二電極中的至少一個包括與 該氧化物半導體層直接接觸的金屬氧化物層。
  10. 如申請專利範圍第2或5項所述的半導體裝置，其中，該第一電極和該第二電極中的至少一個包括與該第二氧化物半導體層直接接觸的金屬氧化物層。
  11. 如申請專利範圍第2項所述的半導體裝置，其中，該第一氧化物半導體層和該第二氧化物半導體層在相同過程步驟期間來形成。
  12. 如申請專利範圍第1項所述的半導體裝置，其中，該第一電極包括In-Ga-Zn-O-N基化合物導體。
  13. 如申請專利範圍第2或5項所述的半導體裝置，其中，該第一電極和該閘電極中的至少一個包括In-Ga-Zn-O-N基化合物導體。
  14. 如申請專利範圍第1項所述的半導體裝置，其中，該氧化物半導體層包括氧化物半導體或氧氮化物半導體，該氧化物半導體或該氧氮化物半導體是非單晶體，並且包括從與a-b平面的法向向量平行的方向觀看時的三角形或六邊形原子排列以及其中沿c軸方向金屬原子按照分層方式來排列或者金屬原子和氧原子按照分層方式來排列的相。
  15. 如申請專利範圍第2或5項所述的半導體裝置，其中，該第一氧化物半導體層和該第二氧化物半導體層各包括氧化物半導體或氧氮化物半導體，該氧化物半導體或該氧氮化物半導體是非單晶體，並且包括從與a-b平面的法向向量平行的方向觀看時的三角形或六邊形原子排 列以及其中沿c軸方向金屬原子按照分層方式來排列或者金屬原子和氧原子按照分層方式來排列的相。
  16. 如申請專利範圍第1項所述的半導體裝置，其中，該氧化物半導體層包括在矽、鍺、鈰、鈦、鎢、鋁、銅、釔、鑭、釩之中所選的一種或多種元素。
  17. 如申請專利範圍第2或5項所述的半導體裝置，其中，該第二氧化物半導體層包括在矽、鍺、鈰、鈦、鎢、鋁、銅、釔、鑭、釩之中所選的一種或多種元素。
  18. 一種包括如申請專利範圍第1、2及5項任一項所述的半導體裝置的電子裝置。
TW100148068A 2010-12-28 2011-12-22 半導體裝置及其製造方法 TWI529930B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010293055 2010-12-28

Publications (2)

Publication Number Publication Date
TW201240081A TW201240081A (en) 2012-10-01
TWI529930B true TWI529930B (zh) 2016-04-11

Family

ID=46315549

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100148068A TWI529930B (zh) 2010-12-28 2011-12-22 半導體裝置及其製造方法

Country Status (5)

Country Link
US (1) US9287294B2 (zh)
JP (8) JP2012151453A (zh)
KR (4) KR20120075423A (zh)
CN (1) CN102569402B (zh)
TW (1) TWI529930B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102026718B1 (ko) 2011-01-14 2019-09-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억장치, 반도체 장치, 검출 방법
TWI614747B (zh) 2011-01-26 2018-02-11 半導體能源研究所股份有限公司 記憶體裝置及半導體裝置
US9082860B2 (en) 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN107316865B (zh) * 2011-05-16 2021-02-02 株式会社半导体能源研究所 可编程逻辑装置
US8581625B2 (en) * 2011-05-19 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
TWI616873B (zh) 2011-05-20 2018-03-01 半導體能源研究所股份有限公司 儲存裝置及信號處理電路
JP5886496B2 (ja) 2011-05-20 2016-03-16 株式会社半導体エネルギー研究所 半導体装置
JP6082189B2 (ja) 2011-05-20 2017-02-15 株式会社半導体エネルギー研究所 記憶装置及び信号処理回路
US9076505B2 (en) 2011-12-09 2015-07-07 Semiconductor Energy Laboratory Co., Ltd. Memory device
KR102475812B1 (ko) 2012-07-20 2022-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
JP6220597B2 (ja) * 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
KR102305310B1 (ko) * 2012-12-28 2021-09-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
KR102109166B1 (ko) * 2013-01-15 2020-05-12 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 구비하는 표시 기판
CN105051906B (zh) * 2013-03-15 2018-12-07 应用材料公司 用于tft的金属氧化物半导体的缓冲层
TWI631711B (zh) * 2013-05-01 2018-08-01 半導體能源研究所股份有限公司 半導體裝置
DE102014208859B4 (de) * 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
US9607991B2 (en) 2013-09-05 2017-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9653611B2 (en) * 2014-03-07 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9716100B2 (en) * 2014-03-14 2017-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for driving semiconductor device, and electronic device
JP6580863B2 (ja) * 2014-05-22 2019-09-25 株式会社半導体エネルギー研究所 半導体装置、健康管理システム
TWI604598B (zh) * 2016-02-04 2017-11-01 Au Optronics Corp 顯示器以及顯示器的製造方法
WO2017222547A1 (en) * 2016-06-24 2017-12-28 Hewlett-Packard Development Company, L.P. Amorphous thin film stack
TWI692002B (zh) * 2017-02-28 2020-04-21 財團法人國家實驗研究院 可撓式基板結構、可撓式電晶體及其製造方法
CN117116946A (zh) * 2017-05-19 2023-11-24 株式会社半导体能源研究所 半导体装置、显示装置以及半导体装置的制造方法
US11257722B2 (en) 2017-07-31 2022-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide containing gallium indium and zinc
US10707210B2 (en) * 2017-12-07 2020-07-07 Micron Technology, Inc. Devices having a transistor and a capacitor along a common horizontal level, and methods of forming devices
KR20220012622A (ko) 2020-07-23 2022-02-04 삼성전자주식회사 반도체 장치
CN115274664A (zh) * 2021-04-30 2022-11-01 华为技术有限公司 一种三维存储器、芯片封装结构及电子设备

Family Cites Families (154)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3365631A (en) 1965-07-14 1968-01-23 Ibm Semiconductor-ferroelectric dielectrics
EP0053878B1 (en) 1980-12-08 1985-08-14 Kabushiki Kaisha Toshiba Semiconductor memory device
JPS6034199B2 (ja) 1980-12-20 1985-08-07 株式会社東芝 半導体記憶装置
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2775040B2 (ja) 1991-10-29 1998-07-09 株式会社 半導体エネルギー研究所 電気光学表示装置およびその駆動方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH06338599A (ja) * 1993-03-31 1994-12-06 Toshiba Corp 半導体装置およびその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JP4085459B2 (ja) 1998-03-02 2008-05-14 セイコーエプソン株式会社 ３次元デバイスの製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
EP1192648A2 (en) 1999-06-10 2002-04-03 Symetrix Corporation Metal oxide thin films for high dielectric constant applications
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2002033331A (ja) 2000-05-12 2002-01-31 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP3915868B2 (ja) 2000-07-07 2007-05-16 セイコーエプソン株式会社 強誘電体メモリ装置およびその製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US6548848B2 (en) * 2001-03-15 2003-04-15 Kabushiki Kaisha Toshiba Semiconductor memory device
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP2002319682A (ja) 2002-01-04 2002-10-31 Japan Science & Technology Corp トランジスタ及び半導体装置
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US6881975B2 (en) 2002-12-17 2005-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US6972985B2 (en) 2004-05-03 2005-12-06 Unity Semiconductor Corporation Memory element having islands
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
AU2005302962B2 (en) 2004-11-10 2009-05-07 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
JP2006269998A (ja) * 2005-03-25 2006-10-05 Canon Inc トランジスタのシミュレーション方法及びシミュレーション装置
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
JP4887646B2 (ja) * 2005-03-31 2012-02-29 凸版印刷株式会社 薄膜トランジスタ装置及びその製造方法並びに薄膜トランジスタアレイ及び薄膜トランジスタディスプレイ
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4981283B2 (ja) * 2005-09-06 2012-07-18 キヤノン株式会社 アモルファス酸化物層を用いた薄膜トランジスタ
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP4863261B2 (ja) * 2006-02-06 2012-01-25 独立行政法人産業技術総合研究所 コンデンサ
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007220818A (ja) 2006-02-15 2007-08-30 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ及びその製法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5105044B2 (ja) * 2006-05-09 2012-12-19 株式会社ブリヂストン 酸化物トランジスタ及びその製造方法
JP5386069B2 (ja) 2006-06-02 2014-01-15 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP2008066603A (ja) * 2006-09-08 2008-03-21 Toshiba Corp 半導体記憶装置及びその製造方法
JP4946286B2 (ja) * 2006-09-11 2012-06-06 凸版印刷株式会社 薄膜トランジスタアレイ、それを用いた画像表示装置およびその駆動方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101402189B1 (ko) 2007-06-22 2014-06-02 삼성전자주식회사 Ｚｎ 산화물계 박막 트랜지스터 및 Ｚｎ 산화물의 식각용액
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
JP5430846B2 (ja) 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5213458B2 (ja) 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
JP5121478B2 (ja) 2008-01-31 2013-01-16 株式会社ジャパンディスプレイウェスト 光センサー素子、撮像装置、電子機器、およびメモリー素子
KR101512818B1 (ko) * 2008-02-01 2015-05-20 삼성전자주식회사 산화물 반도체 트랜지스터 및 그 제조방법
JP4709868B2 (ja) 2008-03-17 2011-06-29 株式会社東芝 半導体記憶装置
KR101461127B1 (ko) * 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
JP5414213B2 (ja) * 2008-07-18 2014-02-12 株式会社ジャパンディスプレイ 画像表示装置およびその製造方法
JP5602390B2 (ja) * 2008-08-19 2014-10-08 富士フイルム株式会社 薄膜トランジスタ、アクティブマトリクス基板、及び撮像装置
WO2010029885A1 (en) 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5430113B2 (ja) * 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR102469154B1 (ko) * 2008-10-24 2022-11-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN101740631B (zh) 2008-11-07 2014-07-16 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法
JP5538797B2 (ja) 2008-12-12 2014-07-02 キヤノン株式会社 電界効果型トランジスタ及び表示装置
JP5781720B2 (ja) 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US8441007B2 (en) 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
US9047815B2 (en) * 2009-02-27 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
US20100224880A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8461582B2 (en) * 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2010243594A (ja) 2009-04-01 2010-10-28 Sharp Corp 薄膜トランジスタ基板およびその製造方法
JP5760298B2 (ja) * 2009-05-21 2015-08-05 ソニー株式会社 薄膜トランジスタ、表示装置、および電子機器
JP5322787B2 (ja) 2009-06-11 2013-10-23 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、電気光学装置、並びにセンサー
KR101746198B1 (ko) * 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
WO2011062029A1 (en) * 2009-11-18 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Memory device
CN105655340B (zh) 2009-12-18 2020-01-21 株式会社半导体能源研究所 半导体装置
CN102656690B (zh) 2009-12-25 2016-04-20 株式会社半导体能源研究所 半导体装置
CN104716139B (zh) * 2009-12-25 2018-03-30 株式会社半导体能源研究所 半导体装置

Also Published As

Publication number Publication date
KR20190092361A (ko) 2019-08-07
JP2023001235A (ja) 2023-01-04
JP2018195856A (ja) 2018-12-06
KR20120075423A (ko) 2012-07-06
KR102008383B1 (ko) 2019-08-07
JP2017073573A (ja) 2017-04-13
JP7174090B2 (ja) 2022-11-17
KR102186409B1 (ko) 2020-12-03
JP2021077918A (ja) 2021-05-20
KR20200026227A (ko) 2020-03-10
TW201240081A (en) 2012-10-01
US20120161132A1 (en) 2012-06-28
JP2016040845A (ja) 2016-03-24
US9287294B2 (en) 2016-03-15
JP6105706B2 (ja) 2017-03-29
JP2024071598A (ja) 2024-05-24
CN102569402A (zh) 2012-07-11
JP2020036046A (ja) 2020-03-05
JP6628845B2 (ja) 2020-01-15
JP6840824B2 (ja) 2021-03-10
JP7463476B2 (ja) 2024-04-08
JP2012151453A (ja) 2012-08-09
KR20180117075A (ko) 2018-10-26
CN102569402B (zh) 2016-09-28

Similar Documents

Publication Publication Date Title
TWI529930B (zh) 半導體裝置及其製造方法
US20220115411A1 (en) Semiconductor device
TWI521539B (zh) 半導體裝置的驅動方法
TWI566244B (zh) 半導體裝置與半導體裝置驅動方法
US9257452B2 (en) Portable semiconductor device including transistor with oxide semiconductor layer
KR101752518B1 (ko) 반도체 장치
CN105655340B (zh) 半导体装置
US8357963B2 (en) Semiconductor device
TWI524347B (zh) 半導體裝置及其驅動方法
TW201824273A (zh) 儲存裝置
KR20200120762A (ko) 반도체 장치
TW201637179A (zh) 半導體裝置及其驅動方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees