CN102569402A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN102569402A
CN102569402A CN2011104620461A CN201110462046A CN102569402A CN 102569402 A CN102569402 A CN 102569402A CN 2011104620461 A CN2011104620461 A CN 2011104620461A CN 201110462046 A CN201110462046 A CN 201110462046A CN 102569402 A CN102569402 A CN 102569402A
Authority
CN
China
Prior art keywords
electrode
oxide semiconductor
semiconductor layer
layer
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011104620461A
Other languages
English (en)
Other versions
CN102569402B (zh
Inventor
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN102569402A publication Critical patent/CN102569402A/zh
Application granted granted Critical
Publication of CN102569402B publication Critical patent/CN102569402B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/515—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics
    • C04B35/58—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics based on borides, nitrides, i.e. nitrides, oxynitrides, carbonitrides or oxycarbonitrides or silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3284—Zinc oxides, zincates, cadmium oxides, cadmiates, mercury oxides, mercurates or oxide forming salts thereof
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3286—Gallium oxides, gallates, indium oxides, indates, thallium oxides, thallates or oxide forming salts thereof, e.g. zinc gallate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及半导体器件及其制造方法。目的是提供一种新颖半导体器件，其中甚至在数据存储时间没有提供电力时也能够存储数据，并且没有对写操作数量的限制。该半导体器件包括晶体管和电容器。晶体管包括第一氧化物半导体层、与第一氧化物半导体层接触的源电极和漏电极、与第一氧化物半导体层重叠的栅电极以及第一氧化物半导体层与栅电极之间的栅绝缘层。电容器包括源电极或漏电极、与源电极或漏电极接触的第二氧化物半导体层以及与第二氧化物半导体层接触的电容器电极。

Description

半导体器件及其制造方法
技术领域
本发明涉及使用半导体元件的半导体器件以及用于驱动半导体器件的方法。
背景技术
使用半导体元件的存储装置广义地分为两类：在电力供应停止时丢失已存储数据的易失性装置以及在没有提供电力时保持已存储数据的非易失性装置。
易失性存储装置的一个典型示例是DRAM(动态随机存取存储器)。DRAM采用选择包含在存储元件中的晶体管并且将电荷存储在电容器中的方式存储数据。
在从DRAM读取数据时，根据上述原理，电容器中的电荷丢失；因而每次读取数据时需要另一个写操作。此外，由于当晶体管处于关断状态时，泄漏电流(断态电流)在存储器元件中包含的晶体管的源极与漏极之间流动，即使没有选择晶体管，电荷也流入或流出，这使数据保持期较短。为此，在预定间隔需要另一个写操作(刷新操作)，并且难以充分降低功率消耗。此外，由于已存储数据在电力供应停止时丢失，所以需要使用磁性材料或光学材料的附加存储装置，以便将数据保持长时间。
易失性存储装置的另一个示例是SRAM(静态随机存取存储器)。SRAM通过使用诸如触发器之类的电路来保持已存储数据，并且因而无需刷新操作。这表示SRAM具有优于DRAM的优点。但是，因为使用诸如触发器之类的电路，所以每存储容量的成本增加。此外，如同DRAM中那样，SRAM中的已存储数据在电力供应停止时丢失。
非易失性存储装置的一个典型示例是闪速存储器。闪速存储器包括晶体管中的栅电极与沟道形成区之间的浮栅，并且通过将电荷保持在浮栅中来存储数据。因此，闪速存储器的优点在于，数据保持时间极长(几乎永久)，并且不需要易失性存储装置中所需的刷新操作(例如参见专利文献1)。
但是，存储元件中包含的栅绝缘层通过使写入时生成的电流隧穿而退化，使得存储元件在预定数量的写操作之后停止其功能。为了降低这个问题的不利影响，例如采用一种均衡存储元件的写操作的数量的方法。但是，需要复杂的外围电路来实现这种方法。此外，采用这种方法没有解决使用寿命的基本问题。换言之，闪速存储器不适合频繁重写数据的应用。
另外，需要高电压用于保持浮栅中的电荷或者去除电荷，并且还需要用于生成高电压的电路。此外，需要较长时间来保持或去除电荷，并且不容易以较高速度来执行写入以及擦除。
[专利文献]
[0009]
[专利文献1]日本公开的专利申请No.S57-105889
发明内容
鉴于上述问题，本发明的一个实施例的目的是提供一种新颖半导体器件，其中甚至在数据存储时间没有提供电力时也能够保持数据，并且没有对写操作数量的限制。
在本发明中，半导体器件使用允许晶体管的断态电流的充分降低的材料来形成；例如，使用作为宽能隙半导体的氧化物半导体材料。允许晶体管的断态电流的充分降低的半导体材料的使用使得有可能将数据保持长时间。此外，氧化物半导体材料具有高电容率；因此，氧化物半导体材料用于电容器的电介质实现每单位面积电容的增加。
本发明的一个实施例是包括晶体管和电容器的半导体器件。晶体管包括栅电极、栅电极之上的栅绝缘层、栅绝缘层之上与栅电极重叠的第一氧化物半导体层以及第一氧化物半导体层之上并且与其电连接的源电极和漏电极。电容器包括由与源电极或漏电极相同的导电层所形成的第一电极、与第一电极接触的第二氧化物半导体层以及与第二氧化物半导体层接触的第二电极。
本发明的另一个实施例是包括晶体管和电容器的半导体器件。晶体管包括栅电极、栅电极之上的栅绝缘层、栅绝缘层之上与栅电极重叠的第一氧化物半导体层、第一氧化物半导体层之上并且与其电连接的源电极和漏电极、在第一氧化物半导体层、源电极和漏电极之上的绝缘层以及绝缘层之上与第一氧化物半导体层重叠的电极。电容器包括第一电极、与第一电极接触的第二氧化物半导体层以及与第二氧化物半导体层接触并且由与源电极或漏电极相同的导电层所形成的第二电极。
本发明的另一个实施例是包括晶体管和电容器的半导体器件。晶体管包括源电极和漏电极、源电极和漏电极之上并且与其电连接的第一氧化物半导体层、第一氧化物半导体层之上的栅绝缘层以及栅绝缘层之上与第一氧化物半导体层重叠的栅电极。电容器包括由与源电极或漏电极相同的导电层所形成的第一电极、与第一电极接触的第二氧化物半导体层以及与第二氧化物半导体层接触的第二电极。
金属氧化物层可在第一电极与第二氧化物半导体层之间形成。
此外，金属氧化物层可在第二电极与第二氧化物半导体层之间形成。
栅电极可包括In-Ga-Zn-O-N基化合物导体。
第二氧化物半导体层可包括浓度高于或等于1×1020atoms/cm3的硅、锗、铈、钛、钨、铝、铜、钇、镧和钒中的一个或多个元素。
第一氧化物半导体层和第二氧化物半导体层可包括作为非单晶体并且包括从a-b平面观看时的三角形或六边形原子排列以及沿c轴方向金属原子按照分层方式来排列或者金属原子和氧原子按照分层方式来排列的相的氧化物半导体，或者可包括作为非单晶体并且包括从a-b平面观看时的三角形或六边形原子排列以及沿c轴方向金属原子按照分层方式来排列或者金属原子和氧原子按照分层方式来排列的氧氮化物半导体。
此外，半导体器件可包括使用与氧化物半导体不同的材料所形成的晶体管、电容器和驱动器电路。
注意，虽然晶体管可使用上述氧化物半导体来形成，但是本发明并不局限于此。可使用具有与氧化物半导体相当的断态电流特性的材料，例如，其能隙Eg超过3eV的半导体材料(具体来说，例如宽能隙材料，如碳化硅)。
注意，本说明书等等中的诸如“之上”或“之下”之类的术语不一定表示部件放置于“直接在”另一个部件“上面”或“下面”。例如，表达“栅绝缘层之上的栅电极”能够表示栅绝缘层与栅电极之间存在附加部件的情况。
另外，本说明书等等中诸如“电极”或“布线”之类的术语并没有限制部件的功能。例如，“电极”有时用作“布线”的一部分，反过来也是一样。此外，术语“电极”或“布线”能够包括多个“电极”或“布线”按照集成方式来形成的情况。
例如，当使用相反极性的晶体管时或者当电流流动方向在电路操作中改变时，“源”和“漏”的功能有时相互替换。因此，在本说明书等等中，术语“源”和“漏”能够相互替换。
注意，在本说明书等等中的术语“电连接”包括部件通过具有任何电功能的物体来连接的情况。对于具有任何电功能的物体没有具体限制，只要电信号能够在通过该物体连接的部件之间传送和接收。
“具有任何电功能的物体”的示例是诸如晶体管、电阻器、电感器、电容器之类的开关元件和具有各种功能的元件以及电极和布线。
包括氧化物半导体的晶体管的断态电流极小，并且因而已存储数据能够通过使用晶体管来存储极长时间。换言之，功率消耗能够降低，因为刷新操作变得不需要或者刷新操作的频率能够极低。此外，已存储数据甚至在没有提供电力时也能够保持长时间，但是要注意，电位优选地是固定的。
氧化物半导体材料具有高电容率；因此，氧化物半导体材料用于电容器的电介质实现每单位面积电容的增加。因此，电容器的面积能够降低，使得高度集成是可能的，并且能够使半导体器件小型化。另外，刷新操作的频率能够进一步降低，并且因而功率消耗能够进一步降低。
此外，按照本发明的一个实施例的半导体器件不需要用于数据写入的高电压，并且不存在元件退化的问题。例如，与常规非易失性存储器不同，不需要向浮栅注入以及从浮栅抽取电子，并且因而诸如栅绝缘层的退化之类的问题完全不会出现。换言之，按照本发明的一个实施例的半导体器件对于作为常规非易失性存储器的问题的写入次数的数量没有限制，并且极大地提高其可靠性。此外，数据根据晶体管的通态和断态来写入，由此得能够易于实现高速操作。另外，不需要用于擦除数据的操作。
此外，包含与氧化物半导体不同的材料的晶体管能够以充分高的速度进行操作；并且因此，通过使用该晶体管，能够顺利地实现需要高速操作的各种电路(例如逻辑电路或驱动器电路)。
相应地，能够通过提供有外围电路以及存储器电路，来形成具有新颖特征的半导体器件，其中外围电路例如是包括使用与氧化物半导体不同的材料所形成的晶体管(能够工作在比包括氧化物半导体的晶体管更高的速度的晶体管)的驱动器电路，其中存储器电路包括使用氧化物半导体的晶体管和使用氧化物半导体的电容器。
附图说明
图1A至图1D是半导体器件的截面图。
图2A至图2D是示出半导体器件的制造过程的截面图。
图3A至图3C是示出半导体器件的制造过程的截面图。
图4A至图4B是半导体器件的截面图。
图5A至图5D是示出半导体器件的制造过程的截面图。
图6A至图6C是示出半导体器件的制造过程的截面图。
图7A和图7B是半导体器件的截面图。
图8A至图8D是半导体器件的截面图。
图9A、图9B和图9C分别是半导体器件的截面图、顶视图和电路图。
图10A和图10B分别是半导体器件的示意图和截面图。
图11是半导体器件的截面图。
图12是半导体器件的截面图。
图13A和图13B是半导体器件的电路图。
图14是半导体器件的框图。
图15是半导体器件的框图。
图16是半导体器件的框图。
图17A至图17F是各示出包括半导体器件的电子装置的简图。
图18A和图18B是示出半导体层的评估方法的简图。
图19是示出CV测量的结果的图表。
图20是示出CV测量的结果的图表。
具体实施方式
下面将参照附图来描述本发明的实施例。注意，本发明并不局限于以下描述，并且本领域的技术人员易于理解，模式和细节可通过各种方式进行修改，而没有背离本发明的精神和范围。因此，本发明不应当被理解为局限于以下实施例的描述。
注意，为了便于理解，在一些情况下没有精确表示附图等所示的各结构的大小、范围等等。因此，所公开的本发明不一定局限于附图等中公开的位置、大小、范围等等。
注意，在本说明书中使用诸如“第一”、“第二”和“第三”之类的序数以便避免部件之间的混淆，术语而不是表示对部件数量的限制。
具体实施方式
(实施例1)
在这个实施例中，将参照图1A至图1D、图2A至图2D和图3A至图3C来描述按照本发明的一个实施例的半导体器件的结构和制造方法。
<半导体器件的截面结构>
图1A至图1D是半导体器件的结构示例。图1A至图1D示出半导体器件的截面。图1A和图1C所示的半导体器件各包括：晶体管160，其沟道形成区包括氧化物半导体；以及电容器164，其电介质包括氧化物半导体。图1B和图1D所示的半导体器件各包括：晶体管162，其沟道形成区包括氧化物半导体；以及电容器164，其电介质包括氧化物半导体。
虽然在这里所有晶体管均描述为n沟道晶体管，但是不用说，能够使用p沟道晶体管。由于所公开发明的技术本质是在晶体管160、晶体管162和电容器164中使用氧化物半导体，以使得能够存储数据，所以不一定将半导体器件的特定结构局限于这里所述的结构。
图1A中的晶体管160包括设置在绝缘层140之上的栅电极148a、覆盖栅电极148a的栅绝缘层146、栅绝缘层146之上与栅电极148a重叠的第一氧化物半导体层144a以及在第一氧化物半导体层144a之上并且与其电连接的源或漏电极142b和漏或源电极142a。注意，晶体管160不一定在绝缘层140之上形成，并且可在具有绝缘表面的衬底之上形成。
图1A的电容器164包括第一电极148b、与第一电极148b接触的第二氧化物半导体层144b以及与第二氧化物半导体层144b接触的源或漏电极142b。源或漏电极142b在这里用作电容器164的第二电极。
换言之，电容器164包括第一电极148b、第二氧化物半导体层144b以及第二电极，并且第二电极使用与源或漏电极142b相同的导电层来形成。
注意，第一电极148b的功函数优选地高于第二氧化物半导体层144b的电子亲合势。例如，在In-Ga-Zn-O基氧化物用于第二氧化物半导体层144b的情况下，其电子亲合势大约为4.6eV。在这种情况下，氮化铟、氮化锌、镍、氧化钼、氧化钨、In-Ga-Zn-O-N基化合物半导体等等能够用作功函数高于第二氧化物半导体层144b的电子亲合势的材料。
当通过评估表达式“(第一电极148b的功函数)-(第二氧化物半导体层144b的电子亲合势)”所得到的值大于或等于0.5eV、优选地大于或等于1eV时，电子一般没有进入第二氧化物半导体层144b。也就是说，第二氧化物半导体层144b具有充分绝缘性质，并且因而能够用于电容器。
甚至当通过评估表达式“(第一电极148b的功函数)-(第二氧化物半导体层144b的电子亲合势)”所得到的值大于或等于0.5eV时，在一些情况下，取决于源或漏电极142b的材料，电子可能从源或漏电极142b进入第二氧化物半导体层144b。当源或漏电极142b的功函数小于第二氧化物半导体层144b的电子亲合势时，这种现象会发生。甚至在这种情况下，电容器能够起作用，而没有引起电子的流动，这取决于施加到第一电极148b和源或漏电极142b的电压和电压的极性。但是，当源或漏电极142b使用作为第一电极148b的材料所给出的材料或者功函数高于或等于第一电极148b的功函数的材料中的任意材料来形成时，电容器能够起作用，而与电压和电压的极性无关。
在这里，优选地通过充分去除诸如氢之类的杂质，高度纯化第一氧化物半导体层144a和第二氧化物半导体层144b。此外，能隙中的缺陷能级(defect level)优选地通过充分提供氧来降低。具体来说，例如，第一氧化物半导体层144a和第二氧化物半导体层144b中的氢浓度低于或等于5×1019atoms/cm3，优选地低于或等于5×1018atoms/cm3，更优选地低于或等于5×1017atoms/cm3。注意，下面，第一氧化物半导体层144a和第二氧化物半导体层144b中的氢浓度通过二次离子质谱法(SIMS)来测量。在通过氢浓度的充分降低来高度纯化并且其中因缺氧引起的能隙中的缺陷能级通过充分提供氧来降低的第一氧化物半导体层144a和第二氧化物半导体层144b中，载流子浓度低于1×1012/cm3，优选地低于1×1011/cm3，更优选地低于1.45×1010/cm3。例如，室温下的断态电流(通过将断态电流除以晶体管的沟道宽度所得到的值)大约为100zA/μm至100zA/μm(1zA(仄普托安培)＝1×10-21A)。这样，通过使用i型(本征)或基本i型氧化物半导体，能够得到具有极有利断态电流特性的晶体管160。
另外，在氧化物半导体层为i型(本征)或基本i型的情况下，电容率能够提高。具体来说，In-Ga-Zn-O基氧化物半导体层的相对电容率能够大约为15。与大约为4的氧化硅的相对电容率相比，这个值充分高。因此，i型或基本i型氧化物半导体层用于电容器164的电介质，以使得电容器16的每单位面积电容能够增加。
氧化物半导体层处于单晶状态、多晶(又称作多晶体)状态、非晶状态等。
氧化物半导体层优选地是CAAC-OS(c轴取向结晶氧化物半导体)层。
CAAC-OS层不完全是单晶的也不完全是非晶的。CAAC-OS层是具有晶体-非晶混合相结构的氧化物半导体层，其中晶体部分包含在非晶相中。注意，在大多数情况下，晶体部分契合在其一边小于100nm的立方体中。从采用透射电子显微镜(TEM)所得到的观察图像，CAAC-OS层中的非晶部分与晶体部分之间的边界不清楚。此外，采用TEM，没有找到CAAC-OS层中的晶界。因此，在CAAC-OS层中，抑制了因晶界引起的电子迁移率的降低。
在包含于CAAS-OS层的晶体部分的每个中，c轴沿与其中形成CAAC-OS层的表面法向的向量或者与CAAC-OS层的表面法向的向量平行的方向来取向，形成从垂直于a-b平面的方向来看的三角形或六边形原子排列，并且从垂直于c轴的方向来看，金属原子按照分层方式来排列或者金属原子和氧原子按照分层方式来排列。注意，在晶体部分之中，一个晶体部分的a轴和b轴的方向可不同于另一个晶体部分。在本说明书中，简单术语“垂直”包括从80°至95°的范围。
在CAAC-OS层中，晶体部分的分布不一定是均匀的。例如，在CAAC-OS层的形成过程中，在晶体生长从氧化物半导体层的表面侧发生的情况下，在一些情况下，氧化物半导体层的表面附近的晶体部分的比例比形成氧化物半导体层的表面附近要高。此外，在将杂质添加到CAAC-OS层时，在一些情况下，对其添加杂质的区域中的晶体部分变成非晶。
由于CAAC-OS层中包含的晶体部分的c轴沿与其中形成CAAC-OS层的表面的法向的向量或者与CAAC-OS层的表面的法向的向量平行的方向取向，所以根据CAAC-OS层的形状(形成CAAC-OS层的表面的截面形状或者CAAC-OS层表面的截面形状)，c轴的方向可以相互不同。注意，当形成CAAC-OS层时，晶体部分的c轴的方向是与其中形成CAAC-OS层的表面的法向的向量或者与CAAC-OS层的表面的法向的向量平行的方向。通过膜形成或者通过膜形成之后执行用于结晶化的处理、如热处理，来形成晶体部分。
通过在晶体管中使用CAAC-OS层，因采用可见光或紫外光的照射引起的晶体管的电特性的变化能够降低。因此，晶体管具有高可靠性。
此外，氮可代替氧化物半导体层中包含的氧的一部分。
另外，第二氧化物半导体层144b可包含氧，以使得氧的比例比化学计量组成中要高。此外，第二氧化物半导体层144b可包括下列元素的一种或多种：硅和锗，以及诸如铈、钛、钨、铝、铜、钇、镧和钒之类的金属。这些元素帮助改进第二氧化物半导体层144b的绝缘性质。
硅、锗和/或金属元素的浓度高于或等于1×1020atoms/cm3，优选地高于或等于1×1021atoms/cm3，更优选地高于或等于5×1021atoms/cm3。
注意，栅电极148a、第一电极148b、栅绝缘层146、第一氧化物半导体层144a和第二氧化物半导体层144b的各端优选地在晶体管160和电容器164中为锥形。在这里，锥角例如大于或等于30°但小于或等于60°。注意，“锥角”表示在沿垂直于具有锥形形状(例如栅电极148a)的层的截面(与衬底表面垂直的平面)的方向观察时由该层的侧表面和底面所形成的倾斜角。栅电极148a、第一电极148b、栅绝缘层146、第一氧化物半导体层144a和第二氧化物半导体层144b的各端为锥形，以使得源或漏电极142b和漏或源电极142a的覆盖能够得到改进，并且因此能够防止断开连接。
绝缘层150设置在晶体管160和电容器164之上。
图1B中的晶体管162和电容器164是图1A中的晶体管160和电容器164的修改示例。
图1B中的结构与图1A中的结构的不同之处在于，图1B中的晶体管162包括绝缘层150之上的电极152。晶体管162是双栅晶体管，其中栅电极层设置在具有沟道形成区的第一氧化物半导体层144a之上和之下，其中绝缘层设置在第一氧化物半导体层144a与栅电极层之间。具体来说，晶体管162包括栅电极148a、栅电极148a之上的栅绝缘层146、栅绝缘层146之上与栅电极148a重叠的第一氧化物半导体层144a以及第一氧化物半导体层144a之上并且与其电连接的源或漏电极142b和漏或源电极142a。晶体管162还包括在第一氧化物半导体层144a、源或漏电极142b和漏或源电极142a之上的绝缘层150以及绝缘层150之上与第一氧化物半导体层144a重叠的电极152。
栅电极148a和电极152用作图1B中的栅电极。电极152的电位可与栅电极148a相同或不同。电极152的电位可以是GND或0V，或者电极152可处于浮置状态。通过使用栅电极148a和电极152，有可能控制施加到第一氧化物半导体层144a的电场，并且因而能够控制晶体管162的阈值电压。
图1C中的晶体管160和电容器164是图1A中的晶体管160和电容器164的修改示例。
图1C中的结构与图1A中的结构的不同之处在于，图1C中的电容器164包括与第二氧化物半导体层144b接触的第一电极148b的表面上的金属氧化物层149b，并且图1C中的电容器164包括与第二氧化物半导体层144b接触的源或漏电极142b的表面上的金属氧化物层141b。图1C中的晶体管160还可包括其中漏或源电极142a与第一氧化物半导体层144a接触的表面上的金属氧化物层141a。
在第二氧化物半导体层144b与第一电极148b接触的情况下，第二氧化物半导体层144b可被第一电极148b夺去氧。当第二氧化物半导体层144b被夺去氧时，增加第二氧化物半导体层144b中的缺氧。其中增加缺氧的第二氧化物半导体层144b具有较高导电率，使得存在第二氧化物半导体层144b未用作电容器的电介质的可能性。
为此，第一电极148b优选地包括形成为与第二氧化物半导体层144b接触的金属氧化物层149b。当第一电极148b包括金属氧化物层149b时，能够防止第二氧化物半导体层144b被第一电极148b夺去氧。此外，氧能够从金属氧化物层149b提供给第二氧化物半导体层144b，由此第二氧化物半导体层144b中的缺氧能够进一步降低。
金属氧化物层141b和金属氧化物层141a优选地具有高导电率。通过使用具有高导电率的层，电容器164与晶体管160之间的电连接能够保持完好。
在第二氧化物半导体层144b与源或漏电极142b接触的情况下，第二氧化物半导体层144b可能被源或漏电极142b夺去氧。当第二氧化物半导体层144b被夺去氧时，增加第二氧化物半导体层144b中的缺氧。其中增加缺氧的第二氧化物半导体层144b具有较高导电率，使得存在第二氧化物半导体层144b未用作电容器的电介质的可能性。
为此，源或漏电极142b优选地包括形成为与第二氧化物半导体层144b接触的金属氧化物层141b。采用金属氧化物层141b，能够防止第二氧化物半导体层144b被源或漏电极142b夺去氧。此外，漏或源电极142b可包括形成为与第一氧化物半导体层144a接触并且在与金属氧化物层141b相同的步骤中形成的金属氧化物层141a。采用金属氧化物层141b和/或金属氧化物层141a，能够将氧提供给第二氧化物半导体层144b和/或第一氧化物半导体层144a，以使得第二氧化物半导体层144b和/或第一氧化物半导体层144a中的缺氧能够进一步降低。
注意，第二氧化物半导体层144b是否被夺去氧取决于后面步骤中的条件等。在第二氧化物半导体层144b没有被夺去氧的情况下，不必形成金属氧化物层149b和金属氧化物层141b。
形成金属氧化物层149b和金属氧化物层141b的情况如图1C所示；但是本发明的一个实施例并不局限于此。可提供金属氧化物层149b或者金属氧化物层141b。在提供金属氧化物层149b或金属氧化物层141b的任一个的情况下，每单位面积电容进一步增加，这是优选的。
图1D中的晶体管162和电容器164是图1C中的晶体管160和电容器164的修改示例。
图1C中的结构与图1D中的结构的不同之处在于，图1D中的晶体管162包括绝缘层150之上的电极152。晶体管162是双栅晶体管，其中栅电极层设置在沟道区之上和之下，其中绝缘层设置在沟道区与栅电极层之间。具体来说，晶体管162包括栅电极148a、栅电极148a之上的第一氧化物半导体层144a、以及第一氧化物半导体层144a之上并且与其电连接的源或漏电极142b和漏或源电极142a。晶体管162还包括在第一氧化物半导体层144a、源或漏电极142b和漏或源电极142a之上的绝缘层150以及绝缘层150之上与第一氧化物半导体层144a重叠的电极152。
栅电极148a和电极152用作图1D中的栅电极。电极152的电位可与栅电极148a相同或不同。电极152的电位可以是GND或0V，或者电极152可处于浮置状态。通过使用栅电极148a和电极152，有可能控制施加到第一氧化物半导体层144a的电场，并且因而能够控制晶体管162的阈值电压。
<半导体器件的制造方法>
接下来，将参照图2A至图2D和图3A至图3C来描述图1A和图1B所示的晶体管160和晶体管162的制造方法。
首先，导电层在绝缘层140之上形成，并且经过处理，以使得形成第一电极148b和栅电极148a(参见图2A)。
绝缘层140使用包括诸如氧化硅、氧氮化硅、氧化氮化硅、氮化硅或氧化铝之类的无机绝缘材料的材料来形成。备选地，绝缘层140能够使用诸如聚酰亚胺或丙烯酸之类的有机绝缘材料来形成。绝缘层140能够使用上述材料来形成为具有单层结构或者叠层结构。在这个实施例中，描述将氧化硅用于绝缘层140的情况。
注意，晶体管160和晶体管162不必在绝缘层140之上形成。例如，晶体管160和晶体管162可在具有绝缘表面的衬底之上形成。作为衬底，能够使用玻璃衬底、使用绝缘体来形成的诸如陶瓷衬底、石英衬底或蓝宝石之类的绝缘衬底、使用诸如硅之类的半导体材料来形成的半导体衬底、使用诸如金属或不锈钢之类的导体来形成的导电衬底、其表面覆盖有绝缘材料的这些衬底的任意衬底等等。此外，诸如塑料衬底之类的柔性衬底一般趋向于具有低温度上限，但是只要衬底能够耐受后续制造步骤中的处理温度，则能够使用。
第一电极148b和栅电极148a能够使用诸如钼、钛、钽、钨、铝、铜、钕或钪之类的金属材料或者包含这些材料的任一种作为主要成分的合金材料来形成。注意，第一电极148b和栅电极148a各可采用单层结构或叠层结构来形成。例如，可采用其中铜堆叠在铜镁铝合金层之上的二层结构或者其中钼、铝和钼按照这种顺序堆叠的三层结构。
第一电极148b和栅电极148a可使用具有高功函数的材料、例如In-Ga-Zn-O-N基化合物导体来形成。通过将具有高功函数的材料、如In-Ga-Zn-O-N基化合物导体用于栅电极148a，晶体管160的电特性、如阈值电压能够得到控制。
随后，绝缘层被形成并且经过处理，以使得形成覆盖栅电极148a的栅绝缘层146(参见图2B)。绝缘层经过处理并且部分去除，以便没有覆盖第一电极148b，使得以后能够形成与第一电极148b接触的第二氧化物半导体层144b。相应地，有可能只有第二氧化物半导体层144b用作电容器164的电介质。因此，电容器164的电介质能够形成为比采用绝缘层和第二氧化物半导体层144b的叠层所形成的电介质更薄。由于电容器164形成为更薄，所以电容器164能够具有较大的每单位面积电容。
能够通过CVD方法、溅射方法等，形成绝缘层146。栅绝缘层146优选地包含氧化硅、氮化硅、氧氮化硅、氧化铝等。栅绝缘层146可具有包括上述材料的任意材料的组合的单层结构或叠层结构。对厚度没有具体限制；在使半导体器件小型化的情况下，厚度优选地较小，以便确保晶体管的操作。例如，在使用氧化硅的情况下，厚度能够设置成大于或等于1nm但小于或等于100nm，优选地大于或等于10nm但小于或等于50nm。
备选地，栅绝缘层146可使用包含13族元素和氧的绝缘材料来形成。许多氧化物半导体材料包括13族元素，并且因而包含13族元素的绝缘材料具有与氧化物半导体的良好相容性。通过将包含13族元素的这种绝缘材料用于与氧化物半导体层接触的绝缘层，氧化物半导体层与绝缘层之间的界面条件能够保持完好。包含13族元素的绝缘材料指的是包含一种或多种13族元素的绝缘材料。包含13族元素的绝缘材料是例如氧化铝。注意，氧化铝具有不易渗透水的性质，并且因而在防止水进入氧化物半导体层的方面，优选的是使用氧化铝。
与第一氧化物半导体层144a接触的绝缘层优选地通过氧气氛下的热处理或者通过添加氧来包含比例比化学计量比例要高的氧。氧的添加可通过掺杂、离子注入方法或离子掺杂方法来执行。“氧的掺杂”指的是将氧添加到块体中。注意，使用术语“块体”以便阐明氧不仅加入薄层表面，而且还加入薄层内部。另外，“氧的掺杂”包括“氧等离子体掺杂”，其中将氧等离子体加入块体。
例如，在与第一氧化物半导体层144a接触的绝缘层使用氧化铝来形成的情况下，氧化铝的组成能够通过氧气氛中的热处理或者氧掺杂来设置为Al2Ox(x＝3+α，0＜α＜1)。
通过氧掺杂等，能够形成包括其中氧的比例比化学计量组成中要高的区域的绝缘层。当包括这种区域的绝缘层与氧化物半导体层接触时，绝缘层中过度存在的氧被提供给氧化物半导体层，并且降低经过脱水或脱氢的氧化物半导体层中或者氧化物半导体层与绝缘层之间的界面处的缺氧。因此，氧化物半导体层能够形成为本征(i型)或基本本征氧化物半导体。
注意，包括其中氧的比例比化学计量要高的区域的绝缘层可用作形成为晶体管160的基层的绝缘层或者在后面步骤中形成的绝缘层150而代替栅绝缘层146，或者可用作这些的多个或者全部。
在这个实施例中，通过溅射方法，使用氧化硅将栅绝缘层146形成为大于或等于10nm但小于或等于50nm的厚度。
随后，氧化物半导体层被形成并且经过处理，以使得形成栅绝缘层146之上与栅电极148a重叠的第一氧化物半导体层144a。同时，第二氧化物半导体层144b形成为与第一电极148b或金属氧化物层149b(图2C)接触。
作为用于氧化物半导体层的氧化物半导体材料，能够使用任意下列金属氧化物：作为四成分金属氧化物的In-Sn-Ga-Zn-O基氧化物；作为三成分金属氧化物的In-Ga-Zn-O基氧化物、In-Sn-Zn-O基氧化物、In-Al-Zn-O基氧化物、Sn-Ga-Zn-O基氧化物、Al-Ga-Zn-O基氧化物和Sn-Al-Zn-O基氧化物；作为二成分氧化物的In-Zn-O基氧化物、Sn-Zn-O基氧化物、Al-Zn-O基氧化物、Zn-Mg-O基氧化物、Sn-Mg-O基氧化物、In-Mg-O基氧化物和In-Ga-O基氧化物；In-O基氧化物；Sn-O基氧化物；以及Zn-O基氧化物。另外，上述材料可包含SiO2。在这里，例如，In-Ga-Zn-O基氧化物表示包含铟(In)、镓(Ga)和锌(Zn)的氧化物层，而对其组成比没有具体限制。此外，In-Ga-Zn-O基氧化物可包含除了In、Ga和Zn之外的元素。
氧化物半导体层的厚度优选地为大于或等于3nm但小于或等于30nm。这是因为晶体管在氧化物半导体层过厚时(例如当厚度大于或等于50nm时)可能通常导通。另外，这是因为电容器164的电容随第二氧化物半导体层144b的厚度的降低而降低。
氧化物半导体层优选地通过其中诸如氢、水、羟基或氢化物之类的杂质没有进入氧化物半导体层的方法来形成。例如，氧化物半导体层能够通过溅射方法等等来形成。
在这个实施例中，氧化物半导体层通过溅射方法、使用In-Ga-Zn基氧化物的靶来形成。
作为In-Ga-Zn-O基氧化物的靶，例如能够使用组成比为In2O3∶Ga2O3∶ZnO＝1∶1∶1[摩尔比]的氧化物靶。注意，不需要将靶材料和组成比局限于以上所述。例如，能够使用组成比为In2O3∶Ga2O3∶ZnO＝1∶1∶2[摩尔比]的氧化物靶。
氧化物靶的相对密度高于或等于90％但低于或等于100％，优选地为高于或等于95％但低于或等于99.9％。这是因为，通过使用具有高相对密度的金属氧化物靶，能够形成密集氧化物半导体层。
另外，氧化物半导体层优选地为CAAC-OS层。例如，通过降低杂质和添加氧所得到的i型(本征)或基本i型CAAC-OS层能够按如下所述来形成。
首先，第一氧化物半导体层通过溅射方法、分子束外延法、原子层沉积方法或者脉冲激光沉积方法在衬底之上形成。在形成期间对衬底加热，由此能够形成其中晶体区的比例比非晶区要高的氧化物半导体层。例如，衬底温度可高于或等于150℃但低于或等于450℃，优选地高于或等于200℃但低于或等于250℃。
提高衬底温度，由此能够促进CAAC-OS的氧化物的结晶。
随后，衬底优选地经过第一热处理。执行第一热处理，以使得氧化物半导体层中的晶体区相对于非晶区的比例能够增加。第一热处理可在高于或等于200℃但低于衬底的应变点的温度下执行，并且优选地在高于或等于200℃但低于或等于250℃的温度下执行。通过热处理，能够进一步降低氧化物半导体层中包含氢原子的物质。热处理在氧化气氛、惰性气氛或者降低压力气氛中执行；但是对气氛没有限制。处理时间为3分钟至24小时。随着处理时间增加，氧化物半导体层中的晶体区相对于非晶区的比例能够增加；但是，超过24小时的热处理不是优选的，因为生产率降低。
氧化气氛是包含氧化气体的气氛。氧化气体是氧、臭氧、一氧化二氮等，并且优选的是，氧化气体没有包含水、氢等等。例如，将要引入热处理设备的氧、臭氧或一氧化二氮的纯度大于或等于8N(99.999999％)，优选地大于或等于9N(99.9999999％)。作为氧化气氛，氧化气体和惰性气体可混合使用。在那种情况下，混合物包含浓度大于或等于10ppm的氧化气体。
在这里，惰性气氛指的是包含惰性气体(例如氮)或稀有气体(例如氦、氖、氩、氪或氙)作为主要成分的气氛。具体来说，诸如氧化气体之类的活性气体的浓度低于10ppm。
RTA(快速热退火)设备能够用于第一热处理。通过使用RTA设备，在高于衬底的应变点的温度下的热处理只能执行短时间。因此，形成其中晶体区的比例比非晶区要高的氧化物半导体层所需的时间能够缩短。
作为氧化物半导体，可使用由化学式InMO3(ZnO)m(m＞0)所表示的材料。在这里，M表示从Ga、Al、Mn和Co中所选的一种或多种金属元素。例如，M可以是Ga、Ga和Al、Ga和Mn、Ga和Co等等。
包含浓度高于或等于5×1019/cm3、优选地高于或等于1×1020/cm3但低于7atomic％氮的In-Ga-Zn-O基氧化物成为具有c轴取向六边形晶体结构(c-axis-aligned hexagonal crystal structure)的氧化物，并且具有In-O晶体平面(包含铟和氧的晶体平面)之间的包含Ga和Zn的一层。备选地，包含上述浓度的氮的In-Ga-Zn-O基氧化物可具有In-O晶体平面之间的包含Ga和Zn的多个层。
氧化物叠层可通过在第一氧化物半导体层之上形成第二氧化物半导体层来形成。第一氧化物半导体层和第二氧化物半导体层能够通过相似方法来形成。
在加热衬底的同时形成第二氧化物半导体层，使得能够使用第一氧化物半导体层作为籽晶来使第二氧化物半导体层结晶。
注意，第二热处理可在形成第二氧化物半导体层之后执行。第二热处理可通过与第一热处理相似的方法来执行。执行第二热处理，以使得氧化物叠层中的晶体区相对于非晶区的比例能够增加。备选地，执行第二热处理，以使得能够使用第一氧化物半导体层作为籽晶来使第二氧化物半导体层结晶。这时，晶体生长可以是同质生长，其中第一氧化物半导体层和第二氧化物半导体层由相同元素来形成。备选地，晶体生长可以是异质生长，其中第一氧化物半导体层和第二氧化物半导体层的每个由至少一个不同元素来形成。
通过上述步骤来降低杂质并且添加氧，以使得能够形成i型或基本i型CAAC-OS。形成这种氧化物半导体层，由此能够实现具有极优良特性的晶体管。
另外，在氧化物半导体为i型(本征)或基本i型的情况下，电容率能够提高。具体来说，In-Ga-Zn-O基氧化物的相对电容率能够大约为15。与大约为4的氧化硅的相对电容率相比，这个值充分高。因此，i型或基本i型氧化物半导体层用于电容器164的电介质，以使得电容器16的每单位面积电容能够增加。
此外，可在处理氧化物半导体层以使得形成第一氧化物半导体层144a和第二氧化物半导体层144b之后将氧添加到第二氧化物半导体层144b。此外，第二氧化物半导体层144b可包括下列元素的一种或多种：硅和锗，诸如铈、钛、钨、铝、铜、钇、镧和钒之类的金属。这些元素帮助改进第二氧化物半导体层144b的绝缘性质。
作为用于添加元素的方法，能够使用离子注入方法、离子掺杂方法等。在氧的情况下，添加浓度优选地高于或等于1×1016atoms/cm3但低于或等于2×1020atoms/cm3。这个浓度范围中的氧能够添加到氧化物半导体，而没有在晶体中引起畸变等。硅、锗和/或金属元素的浓度高于或等于1×1020atoms/cm3，优选地高于或等于1×1021atoms/cm3，更优选地高于或等于5×1021atoms/cm3。
随后，形成导电层142(参见图2D)。导电层142能够使用与第一电极148b和栅电极148a相似的材料和结构来形成。
然后，处理导电层142，以使得形成源或漏电极142b和漏或源电极142a(图3A)。
然后，栅绝缘层150形成为使得覆盖源或漏电极142b、漏或源电极142a和第一氧化物半导体层144a。绝缘层150能够使用诸如氧化硅、氧氮化硅、氧化氮化硅、氮化硅或氧化铝之类的无机绝缘材料来形成。优选的是将低介电常数(低k)材料用于绝缘层150，因为因绝缘层150之上的电极或布线的重叠而引起的电容能够充分降低。注意，具有任意上述材料的多孔绝缘层可用作绝缘层150。由于多孔绝缘层与密集绝缘层相比具有低介电常数，所以因电极或布线引起的电容能够进一步降低。此外，绝缘层150能够使用诸如聚酰亚胺或丙烯酸之类的有机绝缘层材料来形成。绝缘层150能够使用上述材料来形成为具有单层结构或者叠层结构(参见图3B)。
通过上述步骤，形成包括氧化物半导体层的晶体管160和电容器164(参见图22C)。
此外，电极152可在绝缘层150之上形成。电极152能够使用与第一电极148b和栅电极148a相似的材料和结构来形成。采用电极152，晶体管162的电特性、如阈值电压能够得到控制。
通过上述步骤，完成包括电极152的晶体管162(参照图3C)。
接下来，将描述图1C和图1D所示的晶体管160和晶体管162的制造方法。
首先形成绝缘层140。对于绝缘层140的描述，能够参照图1A的描述。
然后，导电层在绝缘层140之上形成，并且经过处理，以使得形成第一电极148b和栅电极148a。随后，在第一电极148b与稍后形成的氧化物半导体层接触之前，通过氧化第一电极148b，或者通过执行溅射方法或CVD方法，来形成金属氧化物层149b。
对于第一电极148b和栅电极148a的材料和结构，能够参照图1A的描述，并且在金属氧化物层149b通过高密度氧等离子体处理或热氧化来形成的情况下，第一电极148b和栅电极148a优选地包含钨、钛或锆，因为这些氧化物具有高导电率。备选地，金属氧化物层149b可使用包含In-Ga-Zn-O基化合物的层来形成。金属氧化物层149b可在形成绝缘层之前或者在形成栅绝缘层146之后来形成。另外，金属氧化物层可堆叠在第一电极148b和栅电极148a之上或者仅堆叠在第一电极148b之上。
对于形成金属氧化物层149b的方法没有限制，并且例如金属氧化物层149b可通过高密度氧等离子体处理来形成。例如，使用诸如氦、氩、氪或氙之类的稀有气体和氧的混合气体来执行高密度等离子体处理。在这种情况下，通过引入微波来激发等离子体，能够生成具有低电子温度和高密度的等离子体。当第一电极148b的表面通过由这种高密度等离子体所产生的氧基(或包括OH基)来氧化时，能够形成厚度在1nm至20nm、优选地为5nm至10nm的范围之内的金属氧化物层149b。
第一电极148b通过高密度氧等离子体处理的氧化是固相生长；相应地，第一电极148b与金属氧化物层149b之间的界面状态密度能够极大地降低。另外，第一电极148b通过高密度氧等离子体处理直接氧化，并且因而能够抑制金属氧化物层149b的厚度变化。
备选地，金属氧化物层149b可通过对第一电极148b执行热氧化来形成。在这种热氧化的情况下，需要使用具有某种程度的耐热性的衬底。
备选地，金属氧化物层149b可通过处理由溅射方法或CVD方法所形成的层来形成。对于使用溅射方法的制造方法，能够参照稍后描述的氧化物半导体层的制造方法的描述。
在这个实施例中，厚度在5nm至10nm的范围之内的金属氧化物层149b通过高密度氧等离子体处理来形成。
采用金属氧化物层149b，能够防止在后面步骤所形成的第二氧化物半导体层144b被第一电极148b夺去氧。此外，氧能够从金属氧化物层149b提供给在后面步骤所形成的第二氧化物半导体层144b，由此第二氧化物半导体层144b中的缺氧能够进一步降低。另外，通过使用具有高导电率的金属氧化物层149b，能够抑制电容器164的电容的降低。
随后，绝缘层被形成并且经过处理，以使得形成覆盖栅电极148a的栅绝缘层146。对于栅绝缘层146的描述，能够参照图1A的描述。
随后，氧化物半导体层被形成并且经过处理，以使得在栅绝缘层146之上形成第一氧化物半导体层144a，以便与栅电极148a重叠。同时，第二氧化物半导体层144b形成为与第一电极148b或金属氧化物层149b接触。对于氧化物半导体层、第一氧化物半导体层144a和第二氧化物半导体层144b的描述，能够参照图1A的描述。
然后，形成金属氧化物层。能够通过CVD方法、溅射方法等，形成金属氧化物层。金属氧化物层优选地包括氧化钨、氧化钛、氧化锆或者In-Ga-Zn-O-N基化合物，因为这些金属氧化物具有高导电率。对于金属氧化物层的厚度没有限制，并且例如金属氧化物层能够形成为具有在1nm至20nm、优选地为5nm至10nm的范围之内的厚度。
随后形成导电层142。导电层142能够使用与第一电极148b和栅电极148a相似的材料和结构来形成。注意，金属氧化物层优选地在第一氧化物半导体层144a和第二氧化物半导体层144b与导电层142接触之前来形成。
然后，导电层142和金属氧化物层经过处理，以使得形成源或漏电极142b、金属氧化物层141b、漏或源电极142a和金属氧化物层141a。
通过使用具有高导电率的金属氧化物层141a，电容器164与晶体管160之间的电连接能够保持完好。采用金属氧化物层141b和/或金属氧化物层141a，能够防止第一氧化物半导体层144a和第二氧化物半导体层144b被夺去氧。此外，氧能够从金属氧化物层141b和金属氧化物层141a提供给第一氧化物半导体层144a和第二氧化物半导体层144b，以使得第一氧化物半导体层144a和第二氧化物半导体层144b中的缺氧能够降低。
然后，栅绝缘层150形成为使得覆盖源或漏电极142b、金属氧化物层141b、漏或源电极142a、金属氧化物层141a和第一氧化物半导体层144a。绝缘层150能够采用与栅绝缘层146相似的材料和结构来形成。
通过上述步骤，形成包括氧化物半导体层的晶体管160和电容器164(参见图1C)。
此外，电极152可在绝缘层150之上形成。电极152能够使用与第一电极148b和栅电极148a相似的材料和结构来形成。采用电极152，晶体管162的电特性、如阈值电压能够得到控制。
通过上述步骤，完成包括电极152的晶体管162(参照图1D)。
(实施例2)
在这个实施例中，将参照图4A和图4B、图5A至图5D、图6A至图6C、图7A和图7B以及图8A至图8D来描述与实施例1不同的制造半导体器件的结构和方法。
<半导体器件的截面结构>
图4A和图4B是半导体器件的结构示例。图4A和图4B示出半导体器件的截面。图4A和图4B所示的半导体器件各包括：晶体管160，其沟道形成区包括氧化物半导体；以及电容器164，其电介质包括氧化物半导体。
图4A中的晶体管160包括设置在绝缘层140之上的源或漏电极142b和漏或源电极142a、在源或漏电极142b和漏或源电极142a之上并且与其电连接的第一氧化物半导体层144a、覆盖第一氧化物半导体层144a的栅绝缘层146以及栅绝缘层146之上与第一氧化物半导体层144a重叠的栅电极148a。
图4A中的电容器164包括源或漏电极142b、与源或漏电极142b接触的第二氧化物半导体层144b以及与第二氧化物半导体层144b接触的第一电极148b。源或漏电极142b在这里用作电容器164的第二电极。
换言之，电容器164包括第一电极148b、第二氧化物半导体层144b以及第二电极，并且第二电极使用与源或漏电极142b相同的导电层来形成。
绝缘层150设置在晶体管160和电容器164之上。
图4B中的晶体管160和电容器164是图4A中的晶体管160和电容器164的修改示例。
图4B中的结构与图4A中的结构的不同之处在于，图4B中的电容器164包括与第二氧化物半导体层144b接触的源或漏电极142b的表面上的金属氧化物层149b，而图4B中的电容器164包括与第二氧化物半导体层144b接触的第一电极148b的表面上的金属氧化物层141b。图4B中的晶体管160还可包括与第一氧化物半导体层144a接触的漏或源电极142a的表面上的金属氧化物层149a。
在第二氧化物半导体层144b与源或漏电极142b接触的情况下，第二氧化物半导体层144b可能被源或漏电极142b夺去氧。当第二氧化物半导体层144b被夺去氧时，增加第二氧化物半导体层144b中的缺氧。其中增加缺氧的第二氧化物半导体层144b具有较高导电率，使得存在第二氧化物半导体层144b未用作电容器的电介质的可能性。
为此，源或漏电极142b优选地包括形成为与第二氧化物半导体层144b接触的金属氧化物层149b。采用金属氧化物层149b，能够防止第二氧化物半导体层144b被第二氧化物半导体层144b夺去氧。此外，漏或源电极142a可包括形成为与第一氧化物半导体层144a接触的金属氧化物层149a。采用金属氧化物层149b和/或金属氧化物层149a，能够将氧提供给第二氧化物半导体层144b，由此第二氧化物半导体层144b中的缺氧能够进一步降低。
在第二氧化物半导体层144b与第一电极148b接触的情况下，第二氧化物半导体层144b可被第一电极148b夺去氧。当第二氧化物半导体层144b被夺去氧时，增加第二氧化物半导体层144b中的缺氧。其中增加缺氧的第二氧化物半导体层144b具有较高导电率，使得存在第二氧化物半导体层144b未用作电容器的电介质的可能性。
为此，第一电极148b优选地包括形成为与第二氧化物半导体层144b接触的金属氧化物层141b。采用金属氧化物层141b，能够防止第二氧化物半导体层144b被源或漏电极142b夺去氧。此外，栅绝缘层146与栅电极148a之间的金属氧化物层141a可在与金属氧化物层141b相同的步骤中形成。
注意，第二氧化物半导体层144b是否被夺去氧取决于后面步骤中的条件等。在第二氧化物半导体层144b没有被夺去氧的情况下，不必形成金属氧化物层149b和金属氧化物层141b。
<半导体器件的制造方法>
接下来将参照图5A至图5D和图6A至图6C来描述图4A所示的晶体管160的制造方法。
首先，在绝缘层140之上形成导电层142(参见图5A)。
对于导电层142的材料和结构，能够参照实施例1中的描述。
然后，处理导电层142，以使得形成源或漏电极142b和漏或源电极142a(图5B)。
然后，氧化物半导体层被形成并且经过处理，以使得形成电连接到源或漏电极142b和漏或源电极142a的第一氧化物半导体层144a。同时，氧化物半导体层经过处理，以使得形成与源或漏电极142b接触的第二氧化物半导体层144b(参见图5C)。这时，优选地执行第一热处理。对于氧化物半导体层的材料和结构以及第一热处理，能够参照实施例1中的描述。
随后，绝缘层在第一氧化物半导体层144a之上形成并且经过处理，以使得形成栅绝缘层146(参见图5D)。对于栅绝缘层146的材料和结构，能够参照实施例1中的描述。
在形成栅绝缘层之后，第二热处理优选地在惰性气体气氛或氧气氛中执行。第二热处理可通过与第一热处理相似的方法来执行。在绝缘层包含氧的情况下，氧被提供给第一氧化物半导体层144a和第二氧化物半导体层144b，以补偿第一氧化物半导体层144a和第二氧化物半导体层144b中的缺氧，使得能够形成i型(本征)或基本i型氧化物半导体层。
如上所述，通过采用第一热处理和第二热处理中的至少一个，氧化物半导体层能够高度纯化成使得包含其中包括尽可能少的氢原子的物质。
注意，在这个实施例中，第二热处理在形成栅绝缘层之后执行；但是对第二热处理的定时没有具体限制。例如，第二热处理可在处理绝缘层以使得形成栅绝缘层146之后来执行。备选地，第一热处理和第二热处理可接连执行，第一热处理也可用作第二热处理，或者第二热处理也可用作第一热处理。
另外，第二氧化物半导体层144b可掺杂有氧。在对第二氧化物半导体层144b执行氧掺杂时，能够使第二氧化物半导体层144b更接近i型。对于氧掺杂方法，能够参照实施例1中对栅绝缘层的描述。
随后形成导电层148(图6A)。对于导电层148的材料和结构，能够参照实施例1中的描述。
随后，导电层148经过处理，以使得在栅绝缘层146之上形成栅电极148a，以便与第一氧化物半导体层144a重叠。同时，第一电极148b在第二氧化物半导体层144b之上形成并且与其接触(参见图6B)。
然后，栅绝缘层150形成为使得覆盖第一电极148b、第二氧化物半导体层144b、栅绝缘层146和栅电极148a。对于栅绝缘层150(参见图6C)的材料和结构，能够参照实施例1中的描述。
通过上述步骤，完成包括氧化物半导体层的晶体管160和电容器164(参见图6C)。
接下来将描述图4B中的晶体管160的制造方法。
首先，在绝缘层140之上形成导电层142，并且在导电层142之上形成金属氧化物层。对于导电层142和金属氧化物层的材料和结构，能够参照实施例1中的描述。
然后，导电层142和金属氧化物层经过处理，以使得形成源或漏电极142b、金属氧化物层149b、漏或源电极142a和金属氧化物层149a。
然后，氧化物半导体层被形成并且经过处理，以使得形成电连接到源或漏电极142b和漏或源电极142a的第一氧化物半导体层144a。同时，氧化物半导体层经过处理，以使得形成与金属氧化物层149b接触的第二氧化物半导体层144b。对于氧化物半导体层的材料和结构，能够参照实施例1中的描述。
随后，绝缘层在第一氧化物半导体层144a之上形成并且经过处理，以使得形成栅绝缘层146。对于栅绝缘层146的材料和结构，能够参照实施例1和图4A的描述。
随后，在第一氧化物半导体层144a和第二氧化物半导体层144b与导电层148接触之前，在第一氧化物半导体层144a和第二氧化物半导体层144b与导电层148之间形成金属氧化物层。对于金属氧化物层的材料和结构，能够参照实施例1中的描述。
随后形成导电层148。对于导电层148的材料和结构，能够参照实施例1中的描述。
随后，金属氧化物层和导电层148经过处理，以使得在栅绝缘层146之上形成金属氧化物层141a和栅电极148a，以便与第一氧化物半导体层144a重叠。同时，金属氧化物层141b和第一电极148b在第二氧化物半导体层144b之上形成并且与其接触。
然后，栅绝缘层150形成为使得覆盖第一电极148b、第二氧化物半导体层144b、栅绝缘层146和栅电极148a。对于栅绝缘层150的材料和结构，能够参照实施例1中的描述。
通过上述步骤，完成包括氧化物半导体层的晶体管160和电容器164。
<半导体器件的截面结构>
图7A和图7B以及图8A至图8D是半导体器件的结构示例。图7A和图7B以及图8A至图8C示出半导体器件的截面。图7A和图7B以及图8A至图8C所示的半导体器件各包括：晶体管160，其沟道形成区包括氧化物半导体；以及电容器164，其电介质包括氧化物半导体。
图7A中的晶体管160包括绝缘层140之上的栅电极148a、覆盖栅电极148a的栅绝缘层146、栅电极层146之上的源或漏电极142b和漏或源电极142a以及在源或漏电极142b和漏或源电极142a之上并且与其电连接的第一氧化物半导体层144a(在栅绝缘层146之上与栅电极148a重叠)。注意，晶体管160可在栅绝缘层146之上包括与源或漏电极142b和漏或源电极142a接触的金属氧化物层。
图7A中的电容器164包括第一电极148b、与第一电极148b接触的第二氧化物半导体层144b以及与第二氧化物半导体层144b接触的源或漏电极142b。源或漏电极142b在这里用作电容器164的第二电极。
换言之，电容器164包括第一电极148b、第二氧化物半导体层144b以及第二电极，并且第二电极使用与源或漏电极142b相同的导电层来形成。
注意，电容器164可包括与第二氧化物半导体层144b接触的第一电极148b的表面处的金属氧化物层。备选地，电容器164可包括第二氧化物半导体层144b之上的金属氧化物层。
此外，绝缘层150设置在晶体管160和电容器164之上。
图7B中的晶体管162和电容器164是图7A中的晶体管160和电容器164的修改示例。
图7B中的结构与图7A中的结构的不同之处在于，图7B中的晶体管162包括绝缘层150之上的电极152。晶体管162是双栅晶体管，其中栅电极层设置在具有沟道形成区的第一氧化物半导体层144a之上和之下，其中绝缘层设置在第一氧化物半导体层144a与栅电极层之间。具体来说，晶体管162包括栅电极148a、栅电极148a之上的栅绝缘层146、在栅绝缘层146之上的源或漏电极142b和漏或源电极142a、在源或漏电极142b和漏或源电极142a之上并且与其电连接的第一氧化物半导体层144a、在源或漏电极142b、漏或源电极142a和第一氧化物半导体层144a之上的绝缘层150以及在绝缘层150之上与第一氧化物半导体层144a重叠的电极152。
栅电极148a和电极152用作图7B中的栅电极。电极152的电位可与栅电极148a相同或不同。电极152的电位可以是GND或0V，或者电极152可处于浮置状态。通过使用栅电极148a和电极152，有可能控制施加到第一氧化物半导体层144a的电场，并且因而控制晶体管162的阈值电压。
图8A中的晶体管160和电容器164是图7A中的晶体管160和电容器164的修改示例。
图8A的结构与图7A的结构的不同之处在于制造电容器164的电容器电极的方法。在图7A中，源或漏电极142b在第一电极148b之上形成，而在图8A中，电极147b在源或漏电极142b之上形成。
图8B中的晶体管160和电容器164是图7B中的晶体管162和电容器164的修改示例。
图8B的结构与图7B的结构的不同之处在于制造电容器164的电容器电极的方法。在图7B中，源或漏电极142b在第一电极148b之上形成，而在图8B中，第一电极148b在源或漏电极142b之上形成。
注意，晶体管162可在栅绝缘层146之上包括与源或漏电极142b、漏或源电极142a和电极152接触的金属氧化物层。
图8C中的晶体管160包括绝缘层140之上的第一氧化物半导体层144a、在第一氧化物半导体层144a之上并且与其电连接的源或漏电极142b和漏或源电极142a、在第一氧化物半导体层144a、源或漏电极142b和漏或漏电极2142a之上的栅绝缘层146以及栅绝缘层146之上与第一氧化物半导体层144a重叠的栅电极148a。注意，晶体管160可在第一氧化物半导体层144a之上包括与源或漏电极142b接触的金属氧化物层141b以及与漏或源电极142a接触的金属氧化物层141a。
图8C中的电容器164包括电极147b、第二氧化物半导体层144b和源或漏电极142b。注意，电容器164可包括与第二氧化物半导体层144b接触的电极147b的表面处的金属氧化物层。备选地，电容器164可包括第二氧化物半导体层144b之上的金属氧化物层。
图8D中的晶体管160和电容器164是图8C中的晶体管160和电容器164的修改示例。
图8D中的结构与图8C中的结构的不同之处在于，图8D中的晶体管160包括第一氧化物半导体层144a中的杂质区144c和杂质区144d。
能够通过将源或漏电极142b、漏或源电极142a和栅电极148a用作掩模，经由栅绝缘层146引入杂质，按照自对准方式来形成杂质区144c和杂质区144d。
诸如氮(N)、磷(P)、砷(As)、锑(Sb)等的15族元素能够用作杂质。在这个实施例中将描述引入氮的一个示例。
作为引入杂质的方法，能够使用离子注入方法、离子掺杂方法等。在离子注入方法中，将源气体制成等离子体，这个等离子体中包含的离子种类经过提取和质量分离，加速具有预定质量的离子种类，并且将物体暴露于采取离子束形式的加速离子种类，使得将加速离子种类引入物体。在离子掺杂方法中，将源气体制成等离子体，通过操作预定电场从这个等离子体来提取离子种类，未经质量分离而加速所提取离子种类，并且将物体暴露于采取离子束形式的加速离子种类。氮通过离子注入方法来引入，其中执行质量分离，使得能够防止除了预期杂质(在这里为氮)之外的元素、如金属元素等被添加到第一氧化物半导体层141a。另一方面，与离子注入方法相比，离子掺杂方法实现对更大面积的离子束照射，并且因此当使用离子掺杂方法来执行氧的添加时，所需时间能够缩短。
杂质区144c和杂质区144d中的氮浓度优选地高于或等于5×1019atoms/cm3。注意，杂质区144c和杂质区144d中的氮浓度通过SIMS(二次离子质谱法)来测量。
当杂质区144c和杂质区144d中的氮浓度高于或等于1×1020atoms/cm3但低于7atomic％时，通过在形成杂质区144c和杂质区144d之后执行热处理，晶体结构可变为纤维锌矿类型(wurtzite type)。热处理的温度在300℃至600℃、优选地在350℃至500℃的范围之内。
此外，如这个实施例中所述，杂质通过栅绝缘层146来引入，并且因而能够降低对第一氧化物半导体层144a的过度损坏。
注意，在这个实施例中作为一个示例来描述用以通过栅绝缘层146来引入杂质的方法，但是该方法并不局限于此，例如杂质可通过后来形成的绝缘层来引入。
如上所述，杂质区在第一氧化物半导体层144a中形成，以使得沟道形成区夹合在杂质区之间；相应地，载流子易于流经杂质区，因为杂质区具有比沟道形成区更小的能隙。为此，采用晶体管的这种结构能够高速写入数据。
此外，其中沟道形成区夹合在杂质区之间的结构释放漏电极两端的电场集中。
杂质区144c和杂质区144d能够称作低电阻区(或n型区)，因为第一氧化物半导体层144a的电阻通过杂质引入来降低。
用以在氧化物半导体中形成低电阻区(杂质区144c和杂质区144d)的方法如图8D所示。作为通过自对准过程在包括氧化物半导体的晶体管中形成用作源区或漏区的杂质区的方法的一个示例，公开一种方法(S.Jeon等人的“180nm Gate Length Amorphous InGaZnO Thin FilmTransistor for High Density Image Sensor Application”(IEDM Tech.Dig.，2010年，第504页))，其中外露氧化物半导体层的表面并且执行氩等离子体处理，使得暴露于等离子体的氧化物半导体层中的区域的电阻降低。
在该制造方法中，在形成栅绝缘层之后，栅绝缘层需要部分去除，以使得将要作为源区和漏区的部分外露。因此，在去除栅绝缘层的同时对下氧化物半导体层部分地过蚀刻，使得将要作为源区和漏区的部分的厚度降低。因此，源区和漏区的电阻增加，并且因过蚀刻引起的晶体管特性的缺陷易于发生。
需要使用干式蚀刻方法，由此以高准确度执行处理，以便使晶体管最小化。但是，在其中栅绝缘层相对氧化物半导体层的蚀刻选择性不是充分高的干式蚀刻方法的情况下，过蚀刻显著发生。
例如，当氧化物半导体层具有足够厚度时，过蚀刻不会引起任何问题；但是，在沟道长度小于或等于200nm的情况下，氧化物半导体层中将要作为沟道形成区的部分需要具有20nm或以下、优选地为10nm或以下的厚度，以便避免短沟道效应。当氧化物半导体层具有这种小厚度时，氧化物半导体层的过蚀刻是不利的，因为源区和漏区的电阻增加，并且如上所述导致晶体管特性的缺陷。
但是，如这个实施例中所述，将杂质引入氧化物半导体层，而没有外露氧化物半导体层和去除栅绝缘层，使得能够抑制氧化物半导体层的过蚀刻，并且能够降低对氧化物半导体层的过度损坏。相应地，晶体管的特性和可靠性能够得到改进。
注意，这个实施例中所述的结构能够适当地结合其它实施例中所述的任何结构来使用。
(实施例3)
在这个实施例中，将参照图9A至图9C来示出包括实施例1和实施例2中的半导体器件的存储器单元170的一个示例。
<存储器单元的结构>
图9A是存储器单元170的截面图。图9B是存储器单元170的顶视图。图9C是存储器单元170的电路图。
图9A和图9B对应于图1A的半导体器件，但是这个实施例并不局限于此。能够使用图1A至图1D、图3A至图3C以及图4A和图4B的半导体器件中的任意半导体器件，并且备选地，能够具有与半导体器件的结构相似的功能的另一种半导体器件。
图9A至图9C的存储器单元170包括晶体管160和电容器164。
在图9A的存储器单元170中，晶体管160的漏或源电极142a通过绝缘层150和绝缘层154的开口电连接到布线156。注意，图9A示出其中堆叠绝缘层150和绝缘层154的结构；但是，结构并不局限于此。可堆叠三个或更多绝缘层，并且备选地，可以仅提供一个绝缘层。
在图9C的存储器单元170中，第一布线(又称作位线BL)电连接到晶体管160的源电极和漏电极其中之一，并且第二布线(又称作字线WL)电连接到晶体管160的栅电极。此外，晶体管160的源电极和漏电极中的另一个电连接到电容器164的一个电极。第三布线(又称作电容器线CL)电连接到电容器164的另一个电极。
在这里，实施例1和2中所述的包括氧化物半导体的晶体管用于晶体管160。实施例1和2中所述的包括氧化物半导体的晶体管具有极低断态电流的特性。因此，施加到电容器164的电位能够通过关断晶体管160来保持极长时间。注意，包括氧化物半导体的晶体管160具有大于或等于10nm但小于或等于1000nm的沟道长度(L)，因此消耗少量功率，并且工作在极高速度。
实施例1和2中所述的其中氧化物半导体用于电介质的电容器用作电容器164。氧化物半导体具有高介电常数，并且因而当氧化物半导体用于电容器164的电介质时，电容器164的每单位面积电容能够增加。
图9C中所示的半导体器件利用其中能够保持提供给电容器164的电位的特性，由此能够按如下所述来执行数据的写入、存储和读取。
首先将描述数据的写入和保持。为了简洁起见，第三布线的电位在这里是固定的。首先，第二布线的电位设置成允许晶体管160导通的电位，以使得晶体管160导通。这样，将第一布线的电位提供给电容器164的该一个电极。也就是说，将预定电荷给予电容器164(写入)。此后，第二布线的电位设置成允许晶体管160关断的电位，以使得晶体管160关断。因此，保持(存储)给予电容器164的电荷。如上所述，晶体管160具有极低断态电流，并且因而能够将电荷保持长时间。
其次将描述数据的读取。通过将第二布线的电位设置成允许在预定电位(恒定电位)被提供给布线的同时晶体管160导通的电位，第一布线的电位根据在电容器164中保持的电荷量而改变。因此，能够通过第一布线的电位来读取已存储数据。
由于电容器164的电荷在数据被读取的情况下丢失，所以要注意，执行另一个写入。
第三，将描述数据的重写。数据的重写按照与数据的写入和保持相似的方式来执行。也就是说，第二布线的电位设置成允许晶体管160导通的电位，以使得晶体管160导通。相应地，将第一布线的电位(与新数据相关的电位)提供给电容器164的该一个电极。此后，第二布线的电位设置成允许晶体管160关断的电位，以使得晶体管160关断。因此，将与新数据相关的电荷给予电容器164。
在按照本文所公开的本发明的半导体器件中，数据能够通过如上所述的数据的另一个写入来直接重写。因此，能够实现半导体器件的高速操作。
注意，在以上描述中使用电子是载流子的n沟道晶体管(n型晶体管)，但是大家将会理解，其中空穴是多数载流子的p沟道晶体管能够用来代替n沟道晶体管。
(实施例4)
在这个实施例中，将参照图10A和图10B、图11和图12来描述包括实施例1至3的半导体器件的半导体器件的结构。
<半导体器件的结构>
图10A是示出半导体器件的结构的示意图的一个示例。按照本发明的一个实施例的半导体器件具有叠层结构。按照本发明的一个实施例的半导体器件包括：上部的存储器电路；以及下部的外围电路，包括驱动器电路、控制电路等，需要高速操作以用于驱动存储器电路。注意，驱动器电路或控制电路可以是逻辑电路，并且可包括模拟电路或算术电路。
图10A所示的半导体器件包括：上部的存储器单元阵列201，其中包括作为存储器电路的多个存储器单元；以及下部的外围电路210，其中包括第一驱动器电路211、第二驱动器电路212、第三驱动器电路213、第四驱动器电路214、第五驱动器电路215、控制器218、地址缓冲器221、I/O缓冲器220等，是操作存储器单元阵列201所需的。第一驱动器电路211包括列解码器217a和读出放大器组216a，并且第二驱动器电路212包括列解码器217b和读出放大器组216b。
作为其中设置图10A所示的外围电路210的衬底，例如，能够使用包含诸如硅、锗、硅锗或碳化硅之类的14族元素的半导体衬底、诸如砷化镓或磷化铟之类的化合物半导体衬底、SOI衬底等等。注意，术语“SOI衬底”一般表示其中硅层设置在绝缘表面之上的衬底。在本说明书等等中，术语“SOI衬底”还表示其中包含除了硅之外的材料的半导体层设置在绝缘表面之上的衬底。然而，SOI衬底能够是具有其中半导体层隔着绝缘层设置在诸如玻璃衬底之类的绝缘衬底之上的衬底。优选使用上述任意衬底来形成外围电路210，因为能够使外围电路210高速操作。
<半导体器件的截面结构>
图10B是半导体器件的截面图。图10A和图10B所示的半导体器件包括上部的存储器单元阵列201以及下部的外围电路210。上部的存储器单元阵列201包括其中包含氧化物半导体的晶体管160，以及下部的外围电路210包括其中包含除了氧化物半导体之外的半导体材料的晶体管。注意，对于半导体器件的上部的存储器单元170的描述，能够参照实施例1至3中的描述。
n沟道晶体管或p沟道晶体管能够用作晶体管159和晶体管160。在这里，晶体管159和晶体管160在以下描述中均为n沟道晶体管。由于本发明的一个实施例的技术特征是将能够充分降低断态电流的诸如氧化物半导体之类的半导体材料用于晶体管160和电容器164以便保持数据，所以不必将半导体器件的结构或材料具体局限到这里所给出的方面。
晶体管159包括设置在包含半导体材料(例如硅)的衬底100中的沟道形成区116、设置成使得沟道形成区116夹合在其之间的杂质区120、与杂质区120接触的金属化合物区124、设置在沟道形成区116之上的栅绝缘层108、设置在栅绝缘层108之上的栅电极110以及电连接到金属化合物区124的源或漏电极130b和漏或源电极130a。另外，绝缘层128设置成使得覆盖晶体管160。源或漏电极130b和漏或源电极130a各通过绝缘层128中的开口电连接到金属化合物区124。在绝缘层128之上，电极136a形成为与源或漏电极130b接触，以及电极136b形成为与漏或源电极130a接触。
衬底100提供有围绕晶体管159的元件隔离绝缘层106。注意，为了实现更高集成，晶体管159优选地具有没有如图10B所示的侧壁绝缘层的结构。另一方面，在晶体管159的特性具有重要性的情况下，侧壁绝缘层可设置在栅电极110的侧表面上，并且杂质区120可包括杂质浓度与重叠于绝缘层的区域中的杂质浓度不同的区域。
对于图10B中的晶体管160的描述，能够参照实施例1至3中的晶体管160和晶体管162的描述。
对于电容器164的描述，能够参照实施例1至3中的电容器164的描述。
绝缘层150和绝缘层154设置在晶体管160和电容器164之上。晶体管160的漏或源电极142a通过绝缘层150、绝缘层154等等中的开口电连接到布线156。布线156将一个存储器单元电连接到另一个存储器单元。布线156还通过漏或源电极142a和电极126电连接到布线130c。相应地，下部的外围电路210能够电连接到上部的存储器单元阵列201。
在图10B所示的半导体器件中，绝缘层140设置在上部的存储器单元阵列201与下部的外围电路210之间。
晶体管159包括除了氧化物半导体之外的半导体材料。除了氧化物半导体之外的半导体材料能够是例如硅、锗、硅锗、碳化硅、磷化铟、砷化镓等等，并且优选地是单晶。备选地，可使用有机半导体材料等。包括这种半导体材料的晶体管能够充分地高速操作。因此，包括与氧化物半导体不同的材料的晶体管能够顺利地实现需要以高速度进行操作的各种电路(例如逻辑电路或驱动器电路)。
另一方面，晶体管160包括氧化物半导体。本说明书等等中公开的包括氧化物半导体材料的晶体管能够实现极小断态电流。由于这个特征，存储器单元170能够将已存储数据保持极长时间。换言之，功率消耗能够降低，因为刷新操作变得不需要或者刷新操作的频率能够极低。此外，已存储数据甚至在没有提供电力(注意，电位优选地是固定的)时也能够保持长时期。
其中氧化物半导体用于电介质的电容器用作电容器164。氧化物半导体具有高介电常数，并且因而当氧化物半导体用于电容器164的电介质时，电容器164的每单位面积电容能够增加。
能够通过提供有外围电路以及存储器电路，来形成具有新颖特征的半导体器件，其中外围电路例如是包括包含与氧化物半导体不同的材料的晶体管(能够工作在比包括氧化物半导体的晶体管更高的速度的晶体管)的驱动器电路，存储器电路包括包含氧化物半导体(广义来说，是其断态电流充分小的晶体管)的晶体管和包含氧化物半导体的电容器。
注意，虽然在图10A和图10B中示出其中存储器单元阵列201的一层堆叠在外围电路210之上的一个示例，但是本发明的一个实施例并不局限于此，而是可如图11和图12所示来堆叠单元阵列的两个或更多层。
图11和图12是存储器装置的截面图。图11和图12的存储器装置各包括上部的堆叠许多层的多个存储器单元以及下部的外围电路304。存储器单元370a和存储器单元370b作为多个存储器单元之中的代表而示出。
注意，存储器单元370a中包含的晶体管371a和电容器372a作为代表而示出。存储器单元370b中包含的晶体管371b和电容器372b作为代表而示出。在晶体管371a和晶体管371b的每个中，在氧化物半导体层中形成沟道。其中在氧化物半导体层中形成沟道的晶体管的结构与以上实施例中所述的结构相似，并且因而省略其描述。电容器372a和电容器372b包括作为电介质的氧化物半导体。其中氧化物半导体用作电介质的电容器的结构与以上实施例中所述的结构相似，并且因而省略其描述。
由与晶体管371a的源电极和漏电极相同的层所形成的电极351a通过电极352a电连接到电极303a。由与晶体管371b的源电极和漏电极相同的层所形成的电极351c通过电极352c电连接到电极303c。
外围电路304包括其中除了氧化物半导体之外的半导体材料用于沟道形成区的晶体管301。晶体管301具有其中元件分隔绝缘层306在包含半导体材料(例如硅)的衬底300之上形成以及沟道区在夹合于元件分隔绝缘层306之间的区域中形成的结构。注意，晶体管301可具有其中沟道在半导体层、例如绝缘表面之上的硅层中或者在SOI衬底的硅层中形成的结构。已知结构能够用作晶体管301的结构，并且因而省略其描述。
布线310a和布线310b在其中形成晶体管371a的层与其中形成晶体管301的层之间来形成。绝缘层340a在布线310a与其中形成晶体管301的层之间来形成。绝缘层341a在布线310a与布线310b之间形成。绝缘层342a在布线310b与其中形成晶体管371a的层之间来形成。
类似地，布线310c和布线310d在其中形成晶体管371a的层与其中形成晶体管371b的层之间来形成。绝缘层340b在布线310c与其中形成晶体管371a的层之间来形成。绝缘层341b在布线310c与布线310d之间形成。绝缘层342b在布线310d与其中形成晶体管371b的层之间来形成。
绝缘层340a、绝缘层341a、绝缘层342a、绝缘层340b、绝缘层341b和绝缘层342b用作层间绝缘层，并且其表面可经过平坦化。
布线310a、布线310b、布线310c和布线310d实现存储器单元之间、外围电路304与存储器单元之间等等的电连接。
外围电路304中包含的电极303能够电连接到上部的电路。
例如，电极303能够通过电极355电连接到布线310a，如图11所示。布线310a能够通过电极353a电连接到电极351b。电极351b由与其中形成晶体管371a的层相同的层来形成，并且能够电连接到晶体管371a或电容器372a(未示出)。电极351b能够通过电极352b电连接到布线353b。布线353b能够通过电极303b电连接到布线310c。
其中电极303通过布线310a电连接到晶体管371a的一个示例如图11所示；但是对此没有限制。电极303可通过布线310b、并且备选地通过布线310a和布线310b电连接到晶体管371a。另外，电极303可电连接到晶体管371a，而没有使用布线310a和布线310b，如图12所示。电极303通过图12中的电极353电连接到布线353b。布线353b电连接到晶体管371a的源极或漏极。通过以上所述，电极303能够电连接到晶体管371a。
注意，其中堆叠两个存储器单元(存储器单元370a和存储器单元370b)的一个示例如图11和图12所示；但是叠层的数量并不局限于此。
另外，图11和图12示出一种结构，其中形成布线310a的布线层和形成布线310b的布线层的两个布线层在其中形成晶体管371a的层与其中形成晶体管301的层之间来形成；但是结构并不局限于此。一个布线层或者三个或更多布线层可在其中形成晶体管371a的层与其中形成晶体管301的层之间来形成。
此外，图11和图12示出一种结构，其中形成布线310c的布线层和形成布线310d的布线层的两个布线层在其中形成晶体管371b的层与其中形成晶体管371a的层之间来形成；但是结构并不局限于此。一个布线层或者三个或更多布线层可在其中形成晶体管371b的层与其中形成晶体管371a的层之间来形成。
(实施例5)
在这个实施例中，将参照图13A和图13B、图14、图15和图16来描述以上实施例中所述的半导体器件用于诸如移动电话、智能电话、电子书阅读器等的便携电子装置的一个示例。
在诸如移动电话、智能电话和电子书阅读器之类的便携电子装置中，使用SRAM或DRAM，以便暂时存储图像数据。这是因为闪速存储器的响应速度较低，并且因而闪速存储器不适合于图像处理。但是，当SRAM或DRAM用于暂时存储图像数据时，SRAM和DRAM具有如下特征。
一般SRAM具有图13A所示的这种结构，其中一个存储器单元包括6个晶体管401至406，并且每个晶体管由X解码器407和Y解码器来驱动。晶体管403、405和晶体管404、406各包括逆变器，并且能够以高速来驱动。但是，SRAM具有大单元面积的缺点，因为一个存储器单元包括6个晶体管。只要设计规则的最小特征尺寸为F，则SRAM中的存储器单元的面积一般从100F2至150F2。因此，问题是SRAM的每比特价格是半导体存储器装置中最贵的。
另一方面，如图13B所示，DRAM具有包括晶体管411和电容器412并且由X解码器413和Y解码器414来驱动的存储器单元。一个单元包括一个晶体管和一个电容器，并且因而存储器单元的面积较小。DRAM中的存储器单元的面积一般小于或等于10F2。但是，在DRAM的情况下，刷新操作是必需的，并且甚至在没有执行重写操作时也消耗功率，这是一个问题。
但是，以上实施例所述的半导体器件的存储器单元的面积大约为10F2，并且不需要频繁刷新。因此，能够提供具有小面积和低功率消耗的存储器单元。
接下来，图14是便携装置的框图。图14中的便携装置包括RF电路501、模拟基带电路502、数字基带电路53、电池504、电源电路505、应用处理器506、闪速存储器510、显示控制器511、存储器电路512、显示器513、触摸传感器519、音频电路517、键盘518等等。显示器513包括显示部分514、源极驱动器515和栅极驱动器516。应用处理器506包括CPU 507、DSP 508和接口509(IF 509)。存储器电路一般包括SRAM或DRAM，并且以上实施例中所述的半导体器件用于存储器电路512，使得能够提供其中高速写入和读取数据并且降低功率消耗的便携装置。
接下来，图15是其中以上实施例中所述的半导体器件用于显示器的存储器电路600的一个示例。图15中的存储器电路600包括存储器602、存储器603、开关604、开关605和存储控制器601。存储器602和存储器603使用以上实施例中所述的半导体器件来形成。
首先，图像数据由应用处理器(未示出)来形成。所形成的图像数据(输入图像数据1)通过开关604存储在存储器602中。然后，存储器602中存储的图像数据(已存储图像数据1)通过开关605和显示控制器606传送给显示器607。
在输入图像数据1没有改变的情况下，通过存储器602和开关605从显示控制器606一般以大约30Hz至60Hz的频率来读取已存储图像数据1。
在重写屏幕上的数据时(即，在输入图像数据已改变的情况下)，应用处理器生成新图像数据(输入图像数据2)。输入图像数据2通过开关604存储在存储器603中。而且在这个时间段期间，通过开关605从存储器602周期地读取已存储图像数据1。在终止将新图像数据存储在存储器603中(已存储数据2)之后，从显示器607的下一帧开始读取已存储图像数据2；已存储图像数据2通过开关605和显示控制器606传送给显示器607以便显示，这重复进行，直到下一个新图像数据存储在存储器602中。
这样，数据写入和数据读取在存储器602和存储器603中交替执行，由此在显示器607上执行显示。注意，存储器602和存储器603不必分开提供，并且可通过划分一个存储器来得到。以上实施例中所述的半导体器件用于存储器602和存储器603，由此能够得到具有充分低的功率消耗的显示器，其中高速执行数据写入和数据读取。
图16是电子书阅读器的框图。图16中的电子书阅读器包括电池701、电源电路702、微处理器703、闪速存储器704、音频电路705、键盘706、存储器电路707、触摸屏708、显示器709和显示控制器710。以上实施例中所述的半导体器件能够用于存储器电路707。存储器电路707用于暂时保持电子书的内容、例如加亮显示。当用户希望标记电子书中的一部分时，用户能够通过作为这个实施例的电子书阅读器的加亮显示功能而改变显示颜色、加下划线、加粗文本、改变文本的字体等等，来与周围不同地显示该部分。也就是说，用户所要求的内容的数据能够通过加亮显示功能来存储和保持。为了将那个内容保持长时间，可在闪速存储器704中复制那个内容。而且在这种情况下，使用以上实施例中所述的半导体器件，由此能够得到高速执行数据写入和数据读取并且功率消耗充分低的电子书阅读器。
(实施例6)
在这个实施例中，将参照图17A至图17F来描述任意以上实施例所述的半导体器件应用于电子装置的情况。在这个实施例中，任意以上实施例中所述的半导体器件应用于其中的电子装置的示例包括计算机、移动电话(又称作蜂窝电话或移动电话装置)、个人数字助理(包括便携游戏机、音频再现装置等)、诸如数码相机或数字摄像机之类的拍摄装置、电子纸和电视机(又称作电视或电视接收器)。
图17A示出包括壳体801、壳体802、显示部分803、键盘804等的膝上型个人计算机。壳体801和壳体802中的至少一个包括任意以上实施例中所述的半导体器件。因此，能够得到其中高速执行数据写入和数据读取并且功率消耗充分低的膝上型个人计算机。
图17B是平板终端810。平板终端810包括其中包含显示部分812的壳体811、其中包含显示部分814的壳体813、操作按键815和外部接口816。另外，提供用于操作平板终端810等的触控笔817。电路包含在壳体811和壳体813的每个中，并且电路的至少一个包括任意以上实施例中所述的半导体器件。相应地，能够得到其中高速执行数据写入和数据读取并且功率消耗充分低的平板终端。
图17C是结合电子纸的电子书阅读器820，它包括两个壳体，即壳体821和壳体823。壳体821和壳体823分别包括显示部分825和显示部分827。壳体821和壳体823通过铰链837连接，并且能够沿铰链837开启和闭合。壳体821还包括电源开关831、操作按键833、扬声器835等等。壳体821和壳体823中的至少一个包括任意以上实施例中所述的半导体器件。因此，能够得到其中高速执行数据写入和数据读取并且功率消耗充分低的电子书阅读器。
图17D是包括壳体840和壳体841的移动电话。此外，处于如图17D所示来打开状态中的壳体840和841能够滑动，以使得一个重叠于另一个之上；这样，移动电话的尺寸能够降低，这使移动电话适合携带。壳体841包括显示面板842、扬声器843、话筒844、操作按键845、指针装置846、拍摄镜头847、外部连接端子848等等。另外，壳体840包括用于为移动电话充电的太阳能电池849、外部存储器插槽850等等。此外，天线结合在壳体841中。壳体840和壳体841中的至少一个包括任意以上实施例中所述的半导体器件。相应地，能够得到其中高速执行数据写入和数据读取并且功率消耗充分低的移动电话。
图17E是一种数码相机，其中包括主体861、显示部分867、目镜863、操作开关864、显示部分865、电池866等等。主体861包括任意以上实施例中所述的半导体器件。相应地，能够得到其中高速执行数据写入和数据读取并且功率消耗充分低的数码相机。
图17F示出一种电视机870，其中包括壳体871、显示部分871、支架875等。电视机870能够通过壳体871的操作开关或者遥控器880来操作。任意上述实施例中所述的半导体器件安装在壳体871和遥控器880中。因此，能够得到其中高速执行数据写入和数据读取并且功率消耗充分低的电视机。
这样，任意以上实施例中所述的半导体器件安装在这个实施例中所述的每个电子装置上。因此能够实现降低功率消耗的电子装置。
在下面描述的示例1和示例2中，实际形成氧化物半导体层，并且将参照图18A和图18B、图19以及图20来描述测量氧化物半导体的相对电容率的结果。
[示例1]
氧化物半导体(附图中称作OS)层在p型硅衬底上形成为具有100nm的厚度，并且测量氧化物半导体层的CV(电容和电压)，如图18A所示。In-Sn-Zn-O基氧化物在这个示例中用作氧化物半导体。具体来说，氧化物半导体使用原子比为In∶Sn∶Zn＝2∶1∶3的氧化物靶并且通过溅射方法来形成。从所得CV测量结果来确定电荷存储电容(C0)(参见图18B)，并且使用公式1从电荷存储电容(C0)来计算相对电容率。在这里，氧化物半导体的电容率为ε，真空电容率为ε0，面积为S，以及相对电容率为d。
[公式1]
C 0 = &epsiv; 0 &epsiv; S d
图19示出CV的测量结果。水平轴表示所施加电压，以及垂直轴表示电容。样品数量n为7。使用原子比为In∶Sn∶Zn＝2∶1∶3的氧化物靶所形成的氧化物半导体层的相对电容率(d)的计算结果大约为20。
[示例2]
在这个示例中，如同示例1中那样测量使用原子比为In∶Ga∶Zn＝1∶1∶1的氧化物靶所形成的In-Ga-Zn-O基氧化物的相对电容率。
图20示出CV的测量结果。样品数量n为5。使用原子比为In∶Ga∶Zn＝1∶1∶1的氧化物靶所形成的氧化物半导体层的相对电容率(d)的计算结果大约为15。
示例1和示例2的结果表明，所测试的氧化物半导体层的相对电容率比大约为4的氧化硅要高。
本申请基于2010年12月28日向日本专利局提交的日本专利申请序号2010-293055，通过引用将其完整内容结合于此。

Claims (24)

1.一种电容器，包括：
第一电极；
第二电极；以及
氧化物半导体层，其介于所述第一电极与第二电极之间并且与所述第一电极和第二电极接触。
2.一种半导体器件，包括：
晶体管，包括：
栅电极；
第一氧化物半导体层，与所述栅电极重叠；
栅绝缘层，其介于所述第一氧化物半导体层与所述栅电极之间；以及
源电极和漏电极，各与所述第一氧化物半导体层电接触；以及
电容器，包括：
第一电极；
第二电极，电连接到所述晶体管的所述源电极和所述漏电极其中之一；以及
第二氧化物半导体层，其介于所述第一电极与所述第二电极之间并且与所述第一电极和第二电极接触。
3.如权利要求2所述的半导体器件，
其中，所述栅绝缘层位于所述栅电极之上；以及
所述第一氧化物半导体层位于所述栅绝缘层和所述栅电极之上。
4.如权利要求3所述的半导体器件，还包括：
所述第一氧化物半导体层、所述源电极和所述漏电极之上的绝缘层；以及
所述绝缘层之上并且与所述第一氧化物半导体层重叠的另一个栅电极。
5.一种半导体器件，包括：
晶体管，包括：
栅电极；
所述栅电极之上的栅绝缘层；
所述栅绝缘层和所述栅电极之上的第一氧化物半导体层；以及
源电极和漏电极，各与所述第一氧化物半导体层电接触；以及
电容器，包括：
由与所述栅电极相同的层所构成的第一电极；
第二电极，包括自所述源电极和所述漏电极其中之一的延伸部；以及
第二氧化物半导体层，其介于所述第一电极与所述第二电极之间并且与所述第一电极和第二电极接触，所述第二氧化物半导体层在与所述第一氧化物半导体层相同的过程步骤期间形成。
6.如权利要求2所述的半导体器件，
其中，所述第二电极的至少一部分使用与所述源电极或所述漏电极相同的导电层来形成。
7.如权利要求2所述的半导体器件，
其中，所述第二电极包括所述源电极和所述漏电极其中之一的延伸部。
8.如权利要求2所述的半导体器件，
其中，所述第一电极包括与所述栅电极和所述源电极其中之一相同的第一层，以及
所述第二电极包括与所述栅电极和所述源电极中的另一个相同的第二层。
9.如权利要求1所述的电容器，
其中，所述第一电极和所述第二电极中的至少一个包括与所述氧化物半导体层接触的金属氧化物层。
10.如权利要求2所述的半导体器件，
其中，所述第一电极和所述第二电极中的至少一个包括与所述第二氧化物半导体层接触的金属氧化物层。
11.如权利要求5所述的半导体器件，
其中，所述第一电极和所述第二电极中的至少一个包括与所述第二氧化物半导体层接触的金属氧化物层。
12.如权利要求2所述的半导体器件，
其中，所述第一氧化物半导体层和所述第二氧化物半导体层在相同过程步骤期间来形成。
13.如权利要求1所述的电容器，
其中，所述第一电极包括In-Ga-Zn-O-N基化合物导体。
14.如权利要求2所述的半导体器件，
其中，所述第一电极和所述栅电极中的至少一个包括In-Ga-Zn-O-N基化合物导体。
15.如权利要求5所述的半导体器件，
其中，所述第一电极和所述栅电极包括In-Ga-Zn-O-N基化合物导体。
16.如权利要求1所述的电容器，
其中，所述氧化物半导体层包括氧化物半导体或氧氮化物半导体，所述氧化物半导体或所述氧氮化物半导体是非单晶体，并且包括从与a-b平面的法向向量平行的方向观看时的三角形或六边形原子排列以及其中沿c轴方向金属原子按照分层方式来排列或者金属原子和氧原子按照分层方式来排列的相。
17.如权利要求2所述的半导体器件，
其中，所述第一氧化物半导体层和所述第二氧化物半导体层各包括氧化物半导体或氧氮化物半导体，所述氧化物半导体或所述氧氮化物半导体是非单晶体，并且包括从与a-b平面的法向向量平行的方向观看时的三角形或六边形原子排列以及其中沿c轴方向金属原子按照分层方式来排列或者金属原子和氧原子按照分层方式来排列的相。
18.如权利要求5所述的半导体器件，
其中，所述第一氧化物半导体层和所述第二氧化物半导体层各包括氧化物半导体或氧氮化物半导体，所述氧化物半导体或所述氧氮化物半导体是非单晶体，并且包括从与a-b平面的法向向量平行的方向观看时的三角形或六边形原子排列以及其中沿c轴方向金属原子按照分层方式来排列或者金属原子和氧原子按照分层方式来排列的相。
19.如权利要求1所述的电容器，
其中，所述氧化物半导体层包括在硅、锗、铈、钛、钨、铝、铜、钇、镧、钒之中所选的一种或多种元素。
20.如权利要求2所述的半导体器件，
其中，所述第二氧化物半导体层包括在硅、锗、铈、钛、钨、铝、铜、钇、镧、钒之中所选的一种或多种元素。
21.如权利要求5所述的半导体器件，
其中，所述第二氧化物半导体层包括在硅、锗、铈、钛、钨、铝、铜、钇、镧、钒之中所选的一种或多种元素。
22.一种包括如权利要求1所述的电容器的电子装置。
23.一种包括如权利要求2所述的半导体器件的电子装置。
24.一种包括如权利要求5所述的半导体器件的电子装置。
CN201110462046.1A 2010-12-28 2011-12-28 半导体器件及其制造方法 Active CN102569402B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010293055 2010-12-28
JP2010-293055 2010-12-28

Publications (2)

Publication Number Publication Date
CN102569402A true CN102569402A (zh) 2012-07-11
CN102569402B CN102569402B (zh) 2016-09-28

Family

ID=46315549

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110462046.1A Active CN102569402B (zh) 2010-12-28 2011-12-28 半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US9287294B2 (zh)
JP (8) JP2012151453A (zh)
KR (4) KR20120075423A (zh)
CN (1) CN102569402B (zh)
TW (1) TWI529930B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105954948A (zh) * 2016-02-04 2016-09-21 友达光电股份有限公司 显示器以及显示器的制造方法
US9761737B2 (en) 2013-05-01 2017-09-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2022228281A1 (zh) * 2021-04-30 2022-11-03 华为技术有限公司 一种三维存储器、芯片封装结构及电子设备

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102026718B1 (ko) 2011-01-14 2019-09-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억장치, 반도체 장치, 검출 방법
TWI564890B (zh) 2011-01-26 2017-01-01 半導體能源研究所股份有限公司 記憶體裝置及半導體裝置
US9082860B2 (en) 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012157532A1 (en) 2011-05-16 2012-11-22 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
US8581625B2 (en) * 2011-05-19 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
JP6082189B2 (ja) 2011-05-20 2017-02-15 株式会社半導体エネルギー研究所 記憶装置及び信号処理回路
TWI616873B (zh) 2011-05-20 2018-03-01 半導體能源研究所股份有限公司 儲存裝置及信號處理電路
JP5886496B2 (ja) 2011-05-20 2016-03-16 株式会社半導体エネルギー研究所 半導体装置
US9076505B2 (en) 2011-12-09 2015-07-07 Semiconductor Energy Laboratory Co., Ltd. Memory device
KR102078213B1 (ko) 2012-07-20 2020-02-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
JP6220597B2 (ja) 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
KR20240025719A (ko) 2012-12-28 2024-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
KR102109166B1 (ko) 2013-01-15 2020-05-12 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 구비하는 표시 기판
US9385239B2 (en) 2013-03-15 2016-07-05 Applied Materials, Inc. Buffer layers for metal oxide semiconductors for TFT
DE102014208859B4 (de) * 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
US9607991B2 (en) 2013-09-05 2017-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9653611B2 (en) 2014-03-07 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9716100B2 (en) * 2014-03-14 2017-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for driving semiconductor device, and electronic device
JP6580863B2 (ja) * 2014-05-22 2019-09-25 株式会社半導体エネルギー研究所 半導体装置、健康管理システム
WO2017222547A1 (en) * 2016-06-24 2017-12-28 Hewlett-Packard Development Company, L.P. Amorphous thin film stack
TWI692002B (zh) * 2017-02-28 2020-04-21 財團法人國家實驗研究院 可撓式基板結構、可撓式電晶體及其製造方法
WO2018211351A1 (en) 2017-05-19 2018-11-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and method for manufacturing semiconductor device
CN110998863A (zh) 2017-07-31 2020-04-10 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
US10707210B2 (en) 2017-12-07 2020-07-07 Micron Technology, Inc. Devices having a transistor and a capacitor along a common horizontal level, and methods of forming devices
KR20220012622A (ko) 2020-07-23 2022-02-04 삼성전자주식회사 반도체 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7575966B2 (en) * 2005-12-29 2009-08-18 Industrial Technology Research Institute Method for fabricating pixel structure of active matrix organic light-emitting diode
US20100065842A1 (en) * 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20100117076A1 (en) * 2008-11-07 2010-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
US20100123136A1 (en) * 2008-05-13 2010-05-20 Samsung Electronics Co., Ltd. Semiconductor device and manufacturing method thereof
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays

Family Cites Families (149)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3365631A (en) 1965-07-14 1968-01-23 Ibm Semiconductor-ferroelectric dielectrics
EP0053878B1 (en) 1980-12-08 1985-08-14 Kabushiki Kaisha Toshiba Semiconductor memory device
JPS6034199B2 (ja) 1980-12-20 1985-08-07 株式会社東芝 半導体記憶装置
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2775040B2 (ja) 1991-10-29 1998-07-09 株式会社 半導体エネルギー研究所 電気光学表示装置およびその駆動方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH06338599A (ja) * 1993-03-31 1994-12-06 Toshiba Corp 半導体装置およびその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JP4085459B2 (ja) 1998-03-02 2008-05-14 セイコーエプソン株式会社 ３次元デバイスの製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
KR20020015048A (ko) * 1999-06-10 2002-02-27 시메트릭스 코포레이션 높은 유전상수 어플리케이션용 금속 옥사이드 박막
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2002033331A (ja) 2000-05-12 2002-01-31 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP3915868B2 (ja) 2000-07-07 2007-05-16 セイコーエプソン株式会社 強誘電体メモリ装置およびその製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US6548848B2 (en) * 2001-03-15 2003-04-15 Kabushiki Kaisha Toshiba Semiconductor memory device
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP2002319682A (ja) 2002-01-04 2002-10-31 Japan Science & Technology Corp トランジスタ及び半導体装置
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US6881975B2 (en) 2002-12-17 2005-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US6972985B2 (en) 2004-05-03 2005-12-06 Unity Semiconductor Corporation Memory element having islands
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
JP2006269998A (ja) * 2005-03-25 2006-10-05 Canon Inc トランジスタのシミュレーション方法及びシミュレーション装置
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
JP4887646B2 (ja) * 2005-03-31 2012-02-29 凸版印刷株式会社 薄膜トランジスタ装置及びその製造方法並びに薄膜トランジスタアレイ及び薄膜トランジスタディスプレイ
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4981283B2 (ja) * 2005-09-06 2012-07-18 キヤノン株式会社 アモルファス酸化物層を用いた薄膜トランジスタ
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP4863261B2 (ja) * 2006-02-06 2012-01-25 独立行政法人産業技術総合研究所 コンデンサ
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007220818A (ja) 2006-02-15 2007-08-30 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ及びその製法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5105044B2 (ja) * 2006-05-09 2012-12-19 株式会社ブリヂストン 酸化物トランジスタ及びその製造方法
JP5386069B2 (ja) * 2006-06-02 2014-01-15 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP2008066603A (ja) * 2006-09-08 2008-03-21 Toshiba Corp 半導体記憶装置及びその製造方法
JP4946286B2 (ja) * 2006-09-11 2012-06-06 凸版印刷株式会社 薄膜トランジスタアレイ、それを用いた画像表示装置およびその駆動方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101402189B1 (ko) 2007-06-22 2014-06-02 삼성전자주식회사 Ｚｎ 산화물계 박막 트랜지스터 및 Ｚｎ 산화물의 식각용액
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
JP5430846B2 (ja) 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5213458B2 (ja) 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
JP5121478B2 (ja) 2008-01-31 2013-01-16 株式会社ジャパンディスプレイウェスト 光センサー素子、撮像装置、電子機器、およびメモリー素子
KR101512818B1 (ko) * 2008-02-01 2015-05-20 삼성전자주식회사 산화물 반도체 트랜지스터 및 그 제조방법
JP4709868B2 (ja) 2008-03-17 2011-06-29 株式会社東芝 半導体記憶装置
JP5414213B2 (ja) * 2008-07-18 2014-02-12 株式会社ジャパンディスプレイ 画像表示装置およびその製造方法
JP5602390B2 (ja) * 2008-08-19 2014-10-08 富士フイルム株式会社 薄膜トランジスタ、アクティブマトリクス基板、及び撮像装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5430113B2 (ja) * 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN102386236B (zh) * 2008-10-24 2016-02-10 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
JP5538797B2 (ja) 2008-12-12 2014-07-02 キヤノン株式会社 電界効果型トランジスタ及び表示装置
JP5781720B2 (ja) 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US8441007B2 (en) * 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP5606682B2 (ja) * 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
US9047815B2 (en) * 2009-02-27 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
US20100224880A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8461582B2 (en) 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2010243594A (ja) * 2009-04-01 2010-10-28 Sharp Corp 薄膜トランジスタ基板およびその製造方法
JP5760298B2 (ja) * 2009-05-21 2015-08-05 ソニー株式会社 薄膜トランジスタ、表示装置、および電子機器
JP5322787B2 (ja) * 2009-06-11 2013-10-23 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、電気光学装置、並びにセンサー
KR101746198B1 (ko) * 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
WO2011062029A1 (en) * 2009-11-18 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Memory device
KR101913111B1 (ko) 2009-12-18 2018-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP3550604A1 (en) 2009-12-25 2019-10-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011077967A1 (en) * 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7575966B2 (en) * 2005-12-29 2009-08-18 Industrial Technology Research Institute Method for fabricating pixel structure of active matrix organic light-emitting diode
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
US20100123136A1 (en) * 2008-05-13 2010-05-20 Samsung Electronics Co., Ltd. Semiconductor device and manufacturing method thereof
US20100065842A1 (en) * 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20100117076A1 (en) * 2008-11-07 2010-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9761737B2 (en) 2013-05-01 2017-09-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2020010064A (ja) * 2013-05-01 2020-01-16 株式会社半導体エネルギー研究所 半導体装置
CN105954948A (zh) * 2016-02-04 2016-09-21 友达光电股份有限公司 显示器以及显示器的制造方法
CN105954948B (zh) * 2016-02-04 2019-05-31 友达光电股份有限公司 显示器以及显示器的制造方法
WO2022228281A1 (zh) * 2021-04-30 2022-11-03 华为技术有限公司 一种三维存储器、芯片封装结构及电子设备

Also Published As

Publication number Publication date
JP2017073573A (ja) 2017-04-13
JP6840824B2 (ja) 2021-03-10
US9287294B2 (en) 2016-03-15
KR20120075423A (ko) 2012-07-06
JP2018195856A (ja) 2018-12-06
JP7463476B2 (ja) 2024-04-08
TW201240081A (en) 2012-10-01
KR102008383B1 (ko) 2019-08-07
KR20200026227A (ko) 2020-03-10
JP6628845B2 (ja) 2020-01-15
JP2024071598A (ja) 2024-05-24
KR20190092361A (ko) 2019-08-07
TWI529930B (zh) 2016-04-11
US20120161132A1 (en) 2012-06-28
JP2016040845A (ja) 2016-03-24
JP2023001235A (ja) 2023-01-04
JP2021077918A (ja) 2021-05-20
JP2012151453A (ja) 2012-08-09
JP6105706B2 (ja) 2017-03-29
KR20180117075A (ko) 2018-10-26
CN102569402B (zh) 2016-09-28
KR102186409B1 (ko) 2020-12-03
JP7174090B2 (ja) 2022-11-17
JP2020036046A (ja) 2020-03-05

Similar Documents

Publication Publication Date Title
JP7463476B2 (ja) 半導体装置及び半導体装置の作製方法
US20220115411A1 (en) Semiconductor device
CN102436846B (zh) 存储设备和半导体设备
CN103026416B (zh) 半导体装置
KR101448908B1 (ko) 반도체 장치
CN102612741B (zh) 半导体装置
US9257452B2 (en) Portable semiconductor device including transistor with oxide semiconductor layer
CN102714184A (zh) 半导体器件
CN102598249A (zh) 半导体装置
CN102652356A (zh) 半导体装置
TW201507126A (zh) 半導體裝置
CN102576708A (zh) 半导体装置
CN102668063A (zh) 半导体装置
TW201216412A (en) Semiconductor device and method for driving the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant