DE102013207217A1

DE102013207217A1 - Programmierbare LSI

Info

Publication number: DE102013207217A1
Application number: DE102013207217A
Authority: DE
Inventors: Yoshiyuki Kurokawa
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2012-04-27
Filing date: 2013-04-22
Publication date: 2013-10-31
Also published as: US9654107B2; KR102047553B1; US20130285697A1; JP6144098B2; KR20130121730A; JP2013243657A

Abstract

Eine Aufgabe ist, bei einer programmierbaren LSI Verzögerung des Betriebs zu unterbinden und den Leistungsverbrauch zu verringern. Ein Kompilierer erzeugt aus einem Quellkode Konfigurationsdaten, die in einer programmierbaren LSI erforderlich sind, und einen Zeitplan, der zeigt: einen Zeitpunkt für eine Verwendung der Daten in der programmierbaren LSI (einen Zeitpunkt für ein Halten der Daten in einem Konfigurationsspeicher) und einen Zeitpunkt für ein Speichern der Daten in der programmierbaren LSI vor der Verwendung der Daten. Basierend auf dem Zeitplan können Zuführung neuer Konfigurationsdaten zu der programmierbaren LSI von außen (Speichern neuer Konfigurationsdaten) und Umschreiben der Daten in dem Konfigurationsspeicher in der programmierbaren LSI (Rekonfiguration der Schaltung) unabhängig und gleichzeitig durchgeführt werden.

Description

Hintergrund der Erfindung
1. Gebiet der Erfindung
Die vorliegende Erfindung betrifft eine programmierbare LSI und eine Halbleitervorrichtung, die die programmierbare LSI beinhaltet. Es sei angemerkt, dass eine Halbleitervorrichtung in dieser Beschreibung jede Vorrichtung bedeutet, die durch Anwenden von Halbleitereigenschaften arbeiten kann. Beispielsweise gehören elektrooptische Vorrichtungen, Halbleiterschaltungen und elektronische Geräte alle in die Kategorie der Halbleitervorrichtung.
2. Beschreibung des Standes der Technik
Programmierbare LSIs, die rekonfigurierbar sind, haben Vorteile wie z. B. Verkürzung von Entwicklungszeit und Flexibilität bei der Änderung von Designspezifikation im Vergleich zu einer konventionellen anwendungsspezifischen integrierten Schaltung (application specific integrated circuit: ASIC) und einem Gate-Array und werden bei Halbleitervorrichtungen weithin verwendet.
Konkret hat eine programmierbare LSI einen Speicher (Konfigurationsspeicher), der Daten (Konfigurationsdaten) zum Einstellen einer Schaltungskonfiguration hält. Basierend auf den in dem Speicher gehaltenen Daten wird die Schaltungskonfiguration bestimmt. Somit kann die Schaltung durch Umschreiben der Konfigurationsdaten, die in dem Konfigurationsspeicher gehalten sind, rekonfiguriert werden. Verfahren zum Rekonfigurieren einer Schaltung werden grob in zwei Typen eingeordnet.
Das erste Verfahren ist ein statisches Rekonfigurationsverfahren, bei dem eine Schaltung rekonfiguriert wird, während der Betrieb (bzw. das Arbeiten, bzw. die Operation) einer programmierbaren LSI stoppt. Beispielsweise kann eine Schaltung durch Umschreiben von Daten in einem Konfigurationsspeicher durch Konfigurationsdaten, die von außen eingegeben werden, rekonfiguriert werden, während der Betrieb der programmierbaren LSI stoppt.
Bei der statischen Rekonfiguration verzögert sich der Betrieb der programmierbaren LSI unvermeidlich. Es sei angemerkt, dass dann, wenn Daten in einem Konfigurationsspeicher durch von außen eingegebenen Konfigurationsdaten umgeschrieben werden, es schwierig ist, den Betrieb der programmierbaren LSI fortzusetzen. Das liegt daran, dass es hinsichtlich des Designs schwer ist, die Breite eines Buses, über den Daten der programmierbaren LSI von außen zugeführt werden, ausreichend zu vergrößern (dass es schwer ist, Zeit, die zum Umschreiben von Daten in dem Konfigurationsspeicher benötigt wird, ausreichend zu verkürzen).
Das zweite Verfahren ist ein dynamisches Rekonfigurationsverfahren, bei dem eine Schaltung rekonfiguriert wird, während der Betrieb einer programmierbaren LSI fortgesetzt wird (d. h. wenn die Stoppzeit des Betriebs der programmierbaren LSI sehr kurz ist). Beispielsweise erzielt eine programmierbare LSI, die in Patentdokument 1 offenbart ist, durch Umfassen eines dynamischen Random Access Memory (DRAM) zusätzlich zu einem Konfigurationsspeicher dynamische Rekonfiguration. Konkret wird eine Schaltung rekonfiguriert, indem in dem Konfigurationsspeicher gehaltene Daten durch eines einer Vielzahl von Konfigurationsdatenelementen (bzw. einer Vielzahl von Konfigurationsdatenstücken, bzw. einer Vielzahl von Konfigurationsdatenteilen), die in dem DRAM im Voraus gespeichert worden sind, ersetzt werden (d. h. eine Schaltung wird durch Umschreiben von Konfigurationsdaten rekonfiguriert).
In der in Patentdokument 1 offenbarten programmierbaren LSI kann Verzögerung des Betriebs der programmierbaren LSI unterbunden werden. Jedoch wird der Leistungsverbrauch der programmierbaren LSI unvermeidlich erhöht, da eine Vielzahl von Konfigurationsdatenelementen im Voraus in dem DRAM gespeichert werden müssen und Auffrischung in regelmäßigen Abständen erforderlich ist, um die Konfigurationsdaten zu halten. Außerdem muss dann, wenn Konfigurationsdaten abgesehen von den in dem DRAM gespeicherten Konfigurationsdaten nötig sind, die statische Rekonfiguration durchgeführt werden. Wenn alle Konfigurationsdaten, die nötig sein könnten, in einem DRAM gespeichert werden, indem die Kapazität des DRAM vergrößert wird, entstehen Probleme wie z. B. eine weitere Erhöhung des Leistungsverbrauchs und eine Vergrößerung der Schaltungsfläche.
[Referenz]
[Patentdokument]

[Patentdokument 1] Japanische Patentoffenlegungsschrift Nr. H10-285014

Zusammenfassung der Erfindung
Angesichts des Obigen ist eine Aufgabe einer Ausführungsform der vorliegenden Erfindung, bei einer programmierbaren LSI Verzögerung des Betriebs zu unterbinden und den Leistungsverbrauch zu verringern.
Bei einer Ausführungsform der vorliegenden Erfindung erzeugt ein Kompilierer aus einem Quellkode Konfigurationsdaten, die in einer programmierbaren LSI erforderlich sind, und einen Zeitplan, der zeigt: einen Zeitpunkt für eine Verwendung der Daten in der programmierbaren LSI (einen Zeitpunkt für ein Halten der Daten in einem Konfigurationsspeicher) und einen Zeitpunkt für ein Speichern der Daten in der programmierbaren LSI vor der Verwendung der Daten. Ein Merkmal einer Ausführungsform der vorliegenden Erfindung ist, dass Zuführung neuer Konfigurationsdaten von außen zu der programmierbaren LSI (Speichern neuer Konfigurationsdaten) und Umschreiben der Daten in dem Konfigurationsspeicher in der programmierbaren LSI (Rekonfiguration der Schaltung) basierend auf dem Zeitplan unabhängig und gleichzeitig durchgeführt werden.
Beispielsweise ist eine Ausführungsform der vorliegenden Erfindung eine programmierbare LSI, die einen Logikschaltungsabschnitt aufweist, dessen Funktion basierend auf einer Vielzahl von Konfigurationsdatenelementen, die von einem Kompilierer aus einem Quellkode erzeugt werden, modifiziert werden kann, und ist dadurch gekennzeichnet, dass basierend auf einem von dem Kompilierer aus dem Quellkode erzeugten Zeitplan Speichern der Konfigurationsdaten und Rekonfiguration des Logikschaltungsabschnitts unabhängig und gleichzeitig durchgeführt werden.
In der programmierbaren LSI nach einer Ausführungsform der vorliegenden Erfindung werden basierend auf einem Zeitplan, der aus dem Quellkode erzeugt wird, Speichern der Konfigurationsdaten und Rekonfiguration des Logikschaltungsabschnitts unabhängig und gleichzeitig durchgeführt. Daher können, indem Konfigurationsdaten, die für Rekonfiguration des Logikschaltungsabschnitts erforderlich sind, im Voraus in der programmierbaren LSI gespeichert werden, Daten in einem Konfigurationsspeicher augenblicklich umgeschrieben werden. Infolgedessen kann Verzögerung des Betriebs der programmierbaren LSI unterbunden werden.
Außerdem werden in der programmierbaren LSI nach einer Ausführungsform der vorliegenden Erfindung erforderliche Konfigurationsdaten von außen je nach Bedarf zugeführt. Das heißt, dass nicht immer viele Konfigurationsdaten in der programmierbaren LSI gespeichert werden müssen. Deshalb können eine Erhöhung des Leistungsverbrauchs und eine Vergrößerung der Schaltungsfläche der programmierbaren LSI unterbunden werden.
Mit anderen Worten: bei der programmierbaren LSI nach einer Ausführungsform der vorliegenden Erfindung kann Verzögerung des Betriebs unterbunden werden, und der Leistungsverbrauch kann verringert werden.
Kurze Beschreibung der Zeichnungen
Bei den begleitenden Zeichnungen zeigen:
1A ein Beispiel für die Struktur einer programmierbaren LSI, 1B ein Beispiel für ein Zeitdiagramm, und 1C bis 1F jeweils ein Beispiel für einen Zustand der programmierbaren LSI;
2A ein Beispiel für die Struktur einer Bankgruppe, und 2B bis 2E jeweils ein Beispiel für die Struktur einer Speicherzelle;
3A bis 3C Querschnittansichten, die ein Beispiel für die Struktur einer Speicherzelle darstellen;
4A bis 4C Querschnittansichten, die ein Beispiel für die Struktur einer Speicherzelle darstellen;
5A bis 5C Querschnittansichten, die ein Beispiel für die Struktur einer Speicherzelle darstellen;
6 eine Querschnittansicht, die ein Beispiel für die Struktur einer Speicherzelle darstellt;
7 ein Blockdiagramm eines tragbaren elektronischen Geräts;
8 ein Blockdiagramm eines E-Book-Readers; und
9 einen Schaltplan, der ein Beispiel für die Struktur eines Logikschaltungsabschnitts darstellt.
Detaillierte Beschreibung der Erfindung
Nachstehend werden Ausführungsformen der vorliegenden Erfindung ausführlich beschrieben. Es sei angemerkt, dass die vorliegende Erfindung nicht auf die folgende Beschreibung beschränkt ist, und ihre Arten auf verschiedene Weisen verändert werden können, ohne vom Erfindungsgedanken und vom Schutzbereich der vorliegenden Erfindung abzuweichen. Dementsprechend soll die vorliegende Erfindung nicht als durch die nachstehende Beschreibung beschränkt angesehen werden.
<Strukturbeispiel für programmierbare LSI>
1A zeigt ein Beispiel für die Struktur einer programmierbaren LSI 1 nach einer Ausführungsform der vorliegenden Erfindung. Die programmierbare LSI 1 beinhaltet einen Konfigurationsspeicher 11, der Konfigurationsdaten (CD_x) halten kann, und einen Logikschaltungsabschnitt 12, dessen Konfiguration (LC(CD_x)) basierend auf den in dem Konfigurationsspeicher 11 gehaltenen Konfigurationsdaten (CD_x) bestimmt wird. Die programmierbare LSI 1 beinhaltet auch eine Vielzahl von Bänken (Bank_1 bis Bank_n) bzw. Speicherbereichen, die jeweils Konfigurationsdaten (CD) speichern können und gemeinsam als eine Bankgruppe 10 bezeichnet werden.
Der programmierbaren LSI 1 werden Konfigurationsdaten (CD) und ein Zeitplan (TS), die von einem Kompilierer 2 aus einem Quellkode (SC) erzeugt werden, zugeführt. Es sei angemerkt, dass der Zeitplan (TS) zeigt: einen Zeitpunkt für ein Speichern der Konfigurationsdaten (CD) in der Bankgruppe 10 und einen Zeitpunkt für ein Umschreiben der in dem Konfigurationsspeicher 11 gehaltenen Konfigurationsdaten (CD) durch eines der Vielzahl von Konfigurationsdatenelementen (CD), die in der Bankgruppe 10 gespeichert sind (einen Zeitpunkt für ein Rekonfigurieren des Logikschaltungsabschnitts 12) in der programmierbaren LSI 1. Mit anderen Worten: der Zeitplan (TS) zeigt einen Plan für zeitliche Rekonfiguration des Logikschaltungsabschnitts 12 und einen Plan zum Speichern der Konfigurationsdaten (CD), die zum Erzielen der Rekonfiguration erforderlich sind, in der Bankgruppe 10.
Ein Beispiel für den Betrieb der programmierbaren LSI 1 wird anhand von 1B bis 1F beschrieben. 1B zeigt ein Beispiel für den Zeitplan (TS), der der programmierbaren LSI 1 zugeführt wird. 1C bis 1F zeigen einen Zustand der programmierbaren LSI 1 zu jeweiligen Zeitpunkten (T1 bis T4).
Zu einem Zeitpunkt T0 wird der programmierbaren LSI 1 der Zeitplan (TS) ab dem Zeitpunkt T0, der in 1B gezeigt ist, zugeführt. Zu dem Zeitpunkt T0 sind Konfigurationsdaten (CD_1 bis CD_n) in der Vielzahl der Bänke (Bank_1 bis Bank_n) gespeichert. Es sei angemerkt, dass, auch wenn zumindest eine der Vielzahl der Bänke (Bank_1 bis Bank_n) Konfigurationsdaten nicht speichert, der folgende Betrieb durchgeführt werden kann. Das heißt, dass in der programmierbaren LSI, die in dieser Beschreibung offenbart ist, es nicht nötig ist, das alle der Vielzahl der Bänke (Bank_1 bis Bank_n) immer irgendwelche Konfigurationsdaten speichern.
Zu dem Zeitpunkt T1 werden basierend auf dem Zeitplan (TS) Daten in dem Konfigurationsspeicher 11 von den Konfigurationsdaten (CD_1) in die Konfigurationsdaten (CD_2) umgeschrieben. Folglich wird der Logikschaltungsabschnitt 12 von einer Konfiguration (LC(CD_1)) zu einer Konfiguration (LC(CD_2)) rekonfiguriert (siehe 1C).
Dann hält der Konfigurationsspeicher 11 die Konfigurationsdaten (CD_2) bis zu dem Zeitpunkt T2. Das heißt, dass der Logikschaltungsabschnitt 12 die Konfiguration (LC(CD_2)) bis zu dem Zeitpunkt T2 aufrechterhält. Außerdem beginnt basierend auf dem Zeitplan (TS) Speichern von Konfigurationsdaten (CD_n + 1) in der Bank (Bank_1) in einer Periode zwischen dem Zeitpunkt 1 und dem Zeitpunkt 2.
Zu dem Zeitpunkt T2 werden basierend auf dem Zeitplan (TS) die Daten in dem Konfigurationsspeicher 11 von den Konfigurationsdaten (CD_2) in die Konfigurationsdaten (CD_3) umgeschrieben. Folglich wird der Logikschaltungsabschnitt 12 von der Konfiguration (LC(CD_2)) zu einer Konfiguration (LC(CD_3)) rekonfiguriert. Ferner wird zu dem Zeitpunkt T2 Speichern der Konfigurationsdaten (CD_n + 1) in der Bank (Bank_1) weiterhin durchgeführt (siehe 1D).
Zu dem Zeitpunkt T3 wird Speichern der Konfigurationsdaten (CD_n + 1) in der Bank (Bank_1) vollendet, Es sei angemerkt, dass zu dem Zeitpunkt T3 der Konfigurationsspeicher 11 Konfigurationsdaten (CD_4) hält. Mit anderen Worten: der Logikschaltungsabschnitt 12 erhält eine Konfiguration (LC(CD_4)) aufrecht (siehe 1E).
Außerdem beginnt basierend auf dem Zeitplan (TS) Speichern von Konfigurationsdaten (CD_n + 2) in der Bank (Bank_2) in einer Periode zwischen dem Zeitpunkt 3 und dem Zeitpunkt 4.
Zu dem Zeitpunkt T4 werden basierend auf dem Zeitplan (TS) die Daten in dem Konfigurationsspeicher 11 von den Konfigurationsdaten (CD_4) in die Konfigurationsdaten (CD_n + 1) umgeschrieben. Folglich wird der Logikschaltungsabschnitt 12 von der Konfiguration (LC(CD_4)) zu einer Konfiguration (LC(CD_n + 1)) rekonfiguriert. Ferner wird zu dem Zeitpunkt T4 Speichern der Konfigurationsdaten (CD_n + 2) in der Bank (Bank_2) weiterhin durchgeführt (siehe 1F).
Das Obige ist ein Beispiel für den Betrieb der programmierbaren LSI, die in 1A gezeigt ist.
In der programmierbaren LSI 1 können basierend auf dem Zeitplan (TS) Zuführung neuer Konfigurationsdaten (CD) von außen zu der programmierbaren LSI 1 (Speichern neuer Konfigurationsdaten (CD)) und Umschreiben der Daten in dem Konfigurationsspeicher in der programmierbaren LSI 1 (Rekonfiguration der Schaltung) unabhängig und gleichzeitig durchgeführt werden.
Folglich können erforderliche Konfigurationsdaten (CD) der Bankgruppe 10 von außen je nach Bedarf zugeführt werden, und Daten in dem Konfigurationsspeicher können augenblicklich umgeschrieben werden. Infolgedessen kann in der vorstehenden programmierbaren LSI 1 Verzögerung des Betriebs unterbunden werden, und der Leistungsverbrauch kann verringert werden.
<Strukturbeispiel für Bankgruppe 10>
2A zeigt ein Beispiel für die Struktur der Bankgruppe 10, die in 1A gezeigt ist. Die Bankgruppe 10, die in 2A gezeigt ist, beinhaltet eine Vielzahl von Speicherzellen 100, die in einer Matrix angeordnet sind; eine Vielzahl von Eingangsbitleitungen 110, die jeweils elektrisch mit allen Speicherzellen 100 in einer entsprechenden Spalte verbunden sind; eine Vielzahl von Ausgangsbitleitungen 120, die jeweils elektrisch mit allen Speicherzellen 100 in einer entsprechenden Spalte verbunden sind; eine Vielzahl von Eingangswortleitungen 130, die jeweils elektrisch mit allen Speicherzellen 100 in einer entsprechenden Zeile verbunden sind; und eine Vielzahl von Ausgangswortleitungen 140, die jeweils elektrisch mit allen Speicherzellen 100 in einer entsprechenden Zeile verbunden sind.
Jede der Vielzahl der Bänke (Bank_1 bis Bank_n) beinhaltet eine Vielzahl von Speicherzellen 100 in einer entsprechenden Zeile. Mit anderen Worten: die Eingangsbitleitung 110 und die Ausgangsbitleitung 120 sind elektrisch mit einer entsprechenden Speicherzelle der Vielzahl der Speicherzellen 100 verbunden, die in jeder der Vielzahl der Bänke (Bank_1 bis Bank_n) enthalten sind. Die Eingangswortleitung 130 und die Ausgangswortleitung 140 sind elektrisch mit allen Speicherzellen 100 verbunden, die in einer entsprechenden Bank der Vielzahl der Bänke (Bank_1 bis Bank_n) enthalten sind.
In der Bankgruppe 10, die in 2A gezeigt ist, wird ein Eingangsbus aus allen der Vielzahl der Eingangsbitleitungen 110 gebildet, und ein Ausgangsbus wird aus allen der Vielzahl der Ausgangsbitleitungen 120 gebildet.
In der Bankgruppe 10, die in 2A gezeigt ist, werden dann, wenn einer der Vielzahl der Eingangswortleitungen 130 ein Auswahlsignal zugeführt wird, neue Konfigurationsdaten in einer Bank gespeichert, die eine Vielzahl der Speicherzellen 100 beinhaltet, die elektrisch mit der obigen Eingangswortleitung 130 verbunden sind; wenn der obigen Eingangswortleitung 130 ein Nicht-Auswahlsignal zugeführt wird, werden die Konfigurationsdaten, die in der obigen Bank gespeichert sind, gehalten.
Außerdem werden in der Bankgruppe 10, die in 2A gezeigt ist, wenn einer der Vielzahl der Ausgangswortleitungen 140 ein Auswahlsignal zugeführt wird, Daten in dem Konfigurationsspeicher durch Konfigurationsdaten ersetzt, die in einer Bank gespeichert sind, die eine Vielzahl der Speicherzellen 100 beinhaltet, die elektrisch mit der obigen Ausgangswortleitung 140 verbunden sind; wenn der obigen Ausgangswortleitung 140 ein Nicht-Auswahlsignal zugeführt wird, werden Daten in dem Konfigurationsspeicher nicht durch die Konfigurationsdaten, die in der obigen Bank gespeichert sind, ersetzt.
Deshalb können wie in 2A gezeigt in der Bankgruppe 10 Speichern der Konfigurationsdaten (CD) in einer der Vielzahl der Bänke (Bank_1 bis Bank_n) und Umschreiben der Daten in dem Konfigurationsspeicher durch die Konfigurationsdaten, die in einer der Vielzahl der Bänke abgesehen von der obigen Bank (d. h. einer von (n – 1) Bänken) gespeichert sind, unabhängig und gleichzeitig durchgeführt werden.
<Strukturbeispiele für Speicherzelle 100>
2B bis 2E sind Schaltpläne, die jeweils ein Beispiel für die Struktur der Speicherzelle 100 in 2A zeigen.
Die Speicherzelle 100, die in 2B gezeigt ist, beinhaltet einen Transistor 101, einen Transistor 102 und einen Transistor 103. Ein Gate des Transistors 101 ist elektrisch mit der Eingangswortleitung 130 verbunden. Eine/einer einer Source und eines Drains des Transistors 101 ist elektrisch mit der Eingangsbitleitung 110 verbunden. Ein Gate des Transistors 102 ist elektrisch mit der/dem anderen der Source und des Drains des Transistors 101 verbunden. Eine/einer einer Source und eines Drains des Transistors 102 ist elektrisch mit einer Bezugspotentialleitung 150 verbunden. Ein Gate des Transistors 103 ist elektrisch mit der Ausgangswortleitung 140 verbunden. Eine/einer einer Source und eines Drains des Transistors 103 ist elektrisch mit der/dem anderen der Source und des Drains des Transistors 102 verbunden. Die/der andere der Source und des Drains des Transistors 103 ist elektrisch mit der Ausgangsbitleitung 120 verbunden.
Ein Potential zum Einschalten des Transistors 101 wird der Eingangswortleitung 130 als ein Auswahlsignal zugeführt, und ein Potential zum Ausschalten des Transistors 101 wird der Eingangswortleitung 130 als ein Nicht-Auswahlsignal zugeführt. Ein Potential zum Einschalten des Transistors 103 wird der Ausgangswortleitung 140 als ein Auswahlsignal zugeführt, und ein Potential zum Ausschalten des Transistors 103 wird der Ausgangswortleitung 140 als ein Nicht-Auswahlsignal zugeführt. Der Bezugspotentialleitung 150 wird ein bestimmtes festes Potential zugeführt.
In der Speicherzelle 100, die in 2B gezeigt ist, können 1-Bit Daten bei einem Knoten gespeichert werden, wo die/der andere der Source und des Drains des Transistors 101 und das Gate des Transistors 102 elektrisch miteinander verbunden sind. Durch Unterscheiden des Zustands (Einschaltzustand oder Ausschaltzustand) des Transistors 102 können die gespeicherten Daten detektiert werden. Beispiele für ein Verfahren zum Detektieren der Daten sind: ein Verfahren, bei dem das Potenzial der Ausgangsbitleitung 120 detektiert wird, während eine Spannungsteilerschaltung unter Verwendung des Transistors 102 und der Ausgangsbitleitung 120 gebildet wird, und ein Verfahren, bei dem ein vorbestimmtes Potential der Ausgangsbitleitung 120 im Voraus zugeführt wird, um zu detektieren, ob das Potential der Ausgangsbitleitung 120 geändert wird oder nicht.
Es sei angemerkt, dass hier die Speicherzelle 100 als eine Speicherzelle, die 1-Bit (binäre) Daten speichern kann, beschrieben wird; alternativ kann die Speicherzelle 100 eine Speicherzelle sein, die multi-Bit (bzw. multi-Level oder Multiwert) Daten () speichern kann.
Wie in 2C gezeigt kann ein Kondensator 104 zu der Speicherzelle 100 in 2B hinzugefügt werden, wobei eine Elektrode des Kondensators 104 elektrisch mit der/dem anderen der Source und des Drains des Transistors 101 verbunden ist und die andere Elektrode des Kondensators 104 geerdet ist. Diese Struktur kann Eigenschaften der Speicherzelle 100, Daten zu halten, verbessern.
Wie in 2D gezeigt können der Bestandteil, mit dem das Gate des Transistors 102 verbunden ist, und der Bestandteil, mit dem das Gate des Transistors 103 verbunden ist, in der Speicherzelle 100 in 2B vertauscht werden. In diesem Fall wird der Ausgangswortleitung 140 ein Potential zum Einschalten des Transistors 102 zugeführt, wenn Daten in dem Konfigurationsspeicher durch die Konfigurationsdaten, die in der Bank einschließlich der obigen Speicherzelle 100 gespeichert sind, umgeschrieben werden, und ein Potential zum Ausschalten des Transistors 102 wird der Ausgangswortleitung 140 in den anderen Perioden zugeführt.
Wie in 2E gezeigt kann der Kondensator 104 zu der Speicherzelle 100 in 2D hinzugefügt werden.
Der Transistor 101 ist vorzugsweise ein Transistor, bei dem ein Kanal in einer Oxidhalbleiterschicht gebildet ist. Der Aus-Strom des Transistors, bei dem ein Kanal in einer Oxidhalbleiterschicht gebildet ist, ist sehr klein. Deshalb können unter Verwendung des Transistors, bei dem ein Kanal in einer Oxidhalbleiterschicht gebildet ist, als der Transistor 101, Eigenschaften der Speicherzelle 100, Daten zu halten, verbessert werden. Darüber hinaus können multi-Bit (bzw. multi-Level oder Multiwert) Daten in der Speicherzelle 100 leicht gespeichert werden.
Wenn die Transistoren 102 und 103 sowie der Transistor 101 Transistoren sind, bei denen ein Kanal in einer Oxidhalbleiterschicht gebildet ist, können die Transistoren 101 bis 103 in dem gleichen Prozess hergestellt werden. Wenn die Transistoren 102 und 103 Transistoren mit höherer Mobilität als der Transistor sind, bei dem ein Kanal in einer Oxidhalbleiterschicht gebildet ist (z. B. wenn die Transistoren 102 und 103 Transistoren sind, bei denen ein Kanal in einer kristallinen Siliziumschicht oder einer Verbindungshalbleiterschicht gebildet ist), kann die Geschwindigkeit, Daten in dem Konfigurationsspeicher umzuschreiben, erhöht werden.
<Strukturbeispiel für Speicherzelle 100>
Ein Beispiel für die Struktur der Speicherzelle 100 wird beschrieben, und konkret werden Beispiele für die Strukturen und ein Herstellungsverfahren der Transistoren 101 und 102 und des Kondensators 104, die in 2C gezeigt sind, beschrieben. In der nachstehenden Beschreibung ist der Transistor 101 ein Transistor, bei dem ein Kanal in einer Oxidhalbleiterschicht gebildet ist, und der Transistor 102 ist ein Transistor, bei dem ein Kanal in einer einkristallinen Siliziumschicht gebildet ist. Es sei angemerkt, dass der Transistor 103 in 2C auf eine ähnliche Weise wie der Transistor 102 hergestellt werden kann,
Zuerst werden wie in 3A gezeigt ein Isolierfilm 701 und ein Halbleiterfilm 702, der von einem einkristallinen Halbleitersubstrat getrennt worden ist, über einem Substrat 700 ausgebildet.
Obwohl es keine besondere Beschränkung hinsichtlich eines Materials gibt, das als das Substrat 700 verwendet werden kann, muss das Material zumindest eine Wärmebeständigkeit aufweisen, die hoch genug ist, damit es eine später durchgeführte Wärmebehandlung aushalten kann. Beispielsweise kann das Substrat 700 ein Glassubstrat, das durch ein Fusions-Verfahren oder einen Floatprozess hergestellt wird, ein Quarzsubstrat, ein Halbleitersubstrat oder ein Keramiksubstrat sein. In dem Fall, in dem ein Glassubstrat verwendet wird und die Temperatur der später durchgeführten Wärmebehandlung hoch ist, wird vorzugsweise ein Glassubstrat mit einer unteren Entspannungsgrenze (strain point) von 730°C oder höher verwendet.
Ein Verfahren zum Herstellen des Transistors 102, bei dem der Halbleiterfilm 702 aus einkristallinem Silizium ausgebildet ist, wird nachstehend beschrieben. Es sei angemerkt, dass ein konkretes Beispiel für ein Verfahren zum Herstellen eines einkristallinen Halbleiterfilms kurz beschrieben wird. Zuerst tritt ein Ionenstrahl einschließlich Ionen, die von einem elektrischen Feld beschleunigt werden, in ein Bondsubstrat, das ein einkristallines Halbleitersubstrat ist, ein, und eine zerbrechliche Schicht, die wegen einer lokalen Unordnung der Kristallstruktur zerbrechlich ist, wird in einem Bereich in einer bestimmten Tiefe von einer Oberfläche des Bondsubstrats ausgebildet. Die Tiefe, in der die zerbrechliche Schicht ausgebildet wird, kann durch Beschleunigungsenergie des Ionenstrahls und den Winkel, mit dem der Ionenstrahl eintritt, reguliert werden. Dann werden das Bondsubstrat und das Substrat 700, das mit dem Isolierfilm 701 versehen ist, aneinander angebracht, so dass der Isolierfilm 701 dazwischen liegt. Wenn sich das Bondsubstrat und das Substrat 700 miteinander überlappen, wird ein Druck von ca. 1 N/cm² bis 500 N/cm², bevorzugt ca. 11 N/cm² bis 20 N/cm² an einen Teil des Bondsubstrats und einen Teil des Substrats 700 angelegt, so dass die Substrate aneinander angebracht werden. Wenn der Druck angelegt wird, beginnt Haftung zwischen dem Bondsubstrat und dem Isolierfilm 701 von den obigen Teilen, was zu Haftung auf der gesamten Fläche führt, wo das Bondsubstrat und der Isolierfilm 701 in engem Kontakt miteinander stehen. Danach wird eine Wärmebehandlung durchgeführt, wodurch sehr kleine Poren in der zerbrechlichen Schicht verbunden werden, und das Volumen der sehr kleinen Poren wird somit vergrößert. Folglich wird ein einkristalliner Halbleiterfilm, der ein Teil des Bondsubstrats ist, von dem Bondsubstrat entlang der zerbrechlichen Schicht getrennt. Die Wärmebehandlung wird bei einer Temperatur durchgeführt, die nicht höher als die untere Entspannungsgrenze des Substrats 700 ist. Dann wird der einkristalline Halbleiterfilm durch ein Ätzen oder dergleichen zu einer gewünschten Form verarbeitet, so dass der Halbleiterfilm ausgebildet werden kann.
Um die Schwellenspannung zu steuern, kann ein Störstellenelement, das P-Typ-Leitfähigkeit verleiht, wie z. B. Bor, Aluminium oder Gallium, oder ein Störstellenelement, das N-Typ-Leitfähigkeit verleiht, wie z. B. Phosphor oder Arsen, zu dem Halbleiterfilm 702 zugesetzt werden. Ein Störstellenelement zum Steuern der Schwellenspannung kann zu dem Halbleiterfilm, der noch nicht in eine vorbestimmte Form geätzt worden ist, oder zu dem Halbleiterfilm 702, der in eine vorbestimmte Form geätzt worden ist, zugesetzt werden. Alternativ kann das Störstellenelement zum Steuern der Schwellenspannung zu dem Bondsubstrat zugesetzt werden. Alternativ ist es möglich, dass das Störstellenelement zu dem Bondsubstrat zugesetzt wird, um die Schwellenspannung grob zu steuern, und das Störstellenelement auch zu dem Halbleiterfilm, der noch nicht in eine vorbestimmte Form geätzt wird, oder dem Halbleiterfilm 702, der in eine vorbestimmte Form geätzt worden ist, zugesetzt wird, um die Schwellenspannung fein zu steuern.
Zwar wird hier ein Beispiel von Verwendung eines einkristallinen Halbleiterfilms beschrieben, aber ein polykristalliner, mikrokristalliner oder amorpher Halbleiterfilm, der über dem Isolierfilm 701 durch eine Gasphasenabscheidung ausgebildet wird, kann verwendet werden. Alternativ kann der Halbleiterfilm durch eine bekannte Technik kristallisiert werden. Beispiele für die bekannte Technik zur Kristallisation sind ein Laser-Kristallisationsverfahren unter Verwendung eines Laserstrahls und ein Kristallisationsverfahren unter Verwendung eines katalytischen Elements. Alternativ können ein Kristallisationsverfahren unter Verwendung eines katalytischen Elements und ein Laser-Kristallisationsverfahren in Kombination verwendet werden. In dem Fall der Verwendung eines wärmebeständigen Substrats, wie z. B. eines Quarzsubstrats, ist es möglich, irgendwelche der folgenden Kristallisationsverfahren zu kombinieren: ein thermisches Kristallisationsverfahren unter Verwendung eines elektrisch beheizten Ofens, ein Lampenglüh-Kristallisationsverfahren unter Verwendung von Infrarotlicht, ein Kristallisationsverfahren unter Verwendung eines katalytischen Elements und ein Hochtemperatur-Glühverfahren bei ca. 950°C.
Als Nächstes wird wie in 3B gezeigt ein Gate-Isolierfilm 703 über dem Halbleiterfilm 702 ausgebildet, Der Gate-Isolierfilm 703 kann beispielsweise eine Einzelschicht oder ein Stapel von Schichten sein, die/der Siliziumoxid, Siliziumnitridoxid, Siliziumoxynitrid, Siliziumnitrid, Hafniumoxid, Aluminiumoxid, Tantaloxid, Yttriumoxid, Hafniumsilikat (HfSi_xO_y (x > 0, y > 0)), Hafniumsilikat (HfSi_xO_y (x > 0, y > 0)), zu dem Stickstoff zugesetzt worden ist, Hafniumaluminat (HfAl_xO_y (x > 0, y > 0)), zu dem Stickstoff zugesetzt worden ist, oder dergleichen enthält und durch ein Plasma-CVD oder ein Sputtern ausgebildet wird.
In dieser Beschreibung bezeichnet Oxynitrid ein Material, das Sauerstoff in einer größeren Menge als Stickstoff enthält, und Nitridoxid bezeichnet ein Material, das Stickstoff in einer größeren Menge als Sauerstoff enthält.
Alternativ kann der Gate-Isolierfilm 703 durch eine Oxidation oder Nitrierung einer Oberfläche des Halbleiterfilms 702 durch eine Hochdichte-Plasmabehandlung, eine Wärmebehandlung oder dergleichen ausgebildet werden. Die Hochdichte-Plasmabehandlung kann beispielsweise unter Verwendung eines gemischten Gases aus einem Edelgas wie z. B. He, Ar, Kr oder Xe und einem Gas wie z. B. Sauerstoff, Stickstoffoxid, Ammoniak, Stickstoff oder Wasserstoff durchgeführt werden. In diesem Fall kann durch Anregung von Plasma durch Einführung von Mikrowellen ein Plasma mit einer niedrigen Elektronentemperatur und einer hohen Dichte erzeugt werden. Durch eine Oxidation oder Nitrierung der Oberfläche des Halbleiterfilms mit Sauerstoffradikalen (einschließlich OH-Radikale in einigen Fällen) oder Stickstoffradikalen (einschließlich NH-Radikale in einigen Fällen), die durch ein derartiges Hochdichteplasma erzeugt werden, kann ein Isolierfilm mit einer Dicke von 1 nm bis 20 nm, bevorzugt 5 nm bis 10 nm derart ausgebildet werden, dass er in Kontakt mit dem Halbleiterfilm steht. Zum Beispiel wird Distickstoffmonoxid (N₂O) mit Ar um das 1-fach bis 3-fach (Durchflussmenge) verdünnt, und eine elektrische Mikrowellenleistung (2,45 GHz) von 3 kW bis 5 kW wird bei einem Druck von 10 Pa bis 30 Pa angelegt, so dass die Oberfläche des Halbleiterfilms 702 oxidiert oder nitriert wird. Durch diese Behandlung wird ein Isolierfilm mit einer Dicke von 1 nm bis 10 nm (bevorzugt 2 nm bis 6 nm) ausgebildet. Weiterhin werden Distickstoffmonoxid (N₂O) und Silan (SiH₄) eingeführt, und eine elektrische Mikrowellenleistung (2,45 GHz) von 3 kW bis 5 kW wird bei einem Druck von 10 Pa bis 30 Pa angelegt, so dass ein Siliziumoxynitridfilm durch eine Gasphasenabscheidung ausgebildet wird, wodurch der Gate-Isolierfilm ausgebildet wird. Durch eine Kombination aus einer estphasenreaktion und einer Reaktion durch eine Gasphasenabscheidung kann der Gate-Isolierfilm mit einer niedrigen Grenzflächenzustandsdichte und einer hervorragenden Spannungsfestigkeit ausgebildet werden.
Die Oxidation oder Nitrierung des Halbleiterfilms durch die Hochdichte-Plasmabehandlung läuft durch eine Festphasenreaktion ab. Deshalb kann die Grenzflächenzustandsdichte zwischen dem Gate-Isolierfilm 703 und dem Halbleiterfilm 702 äußerst niedrig sein. Weiterhin kann durch eine direkte Oxidation oder Nitrierung des Halbleiterfilms 702 durch eine Hochdichte-Plasmabehandlung eine Variation in der Dicke des auszubildenden Isolierfilms unterbunden werden. In dem Fall, in dem der Halbleiterfilm eine Kristallinität aufweist, kann durch eine Oxidation der Oberfläche des Halbleiterfilms durch eine Festphasenreaktion mittels der Hochdichte-Plasmabehandlung eine lokale Oxidation der Kristallkorngrenzen mit einer hohen Geschwindigkeit verhindert werden. Somit kann ein gleichmäßiger Gate-Isolierfilm mit einer niedrigen Grenzflächenzustandsdichte ausgebildet werden. Ein Transistor, dessen Gate-Isolierfilm teilweise oder vollständig mit einem durch die Hochdichte-Plasmabehandlung ausgebildeten Isolierfilm ausgebildet ist, hat wenigere Variationen in den Eigenschaften.
Die Dicke des Gate-Isolierfilms 703 kann zum Beispiel 1 nm bis 100 nm, bevorzugt 10 nm bis 50 nm betragen. Hier wird ein Siliziumoxid enthaltender einschichtiger Isolierfilm als der Gate-Isolierfilm 703 durch ein Plasma-CVD ausgebildet.
Dann wird eine Gate-Elektrode 707 wie in 3B gezeigt ausgebildet.
Um die Gate-Elektrode 707 auszubilden, wird ein leitender Film ausgebildet und dann zu einer vorbestimmten Form verarbeitet. Der leitende Film kann durch ein CVD, ein Sputtern, eine Gasphasenabscheidung, eine Rotationsbeschichtung oder dergleichen ausgebildet werden. Für den leitenden Film kann Tantal (Ta), Wolfram (W), Titan (Ti), Molybdän (Mo), Aluminium (Al), Kupfer (Cu), Chrom (Cr), Niob (Nb) oder dergleichen verwendet werden. Eine Legierung, die eines der obigen Metalle als eine Hauptkomponente enthält, oder eine Verbindung, die eines der obigen Metalle enthält, kann verwendet werden. Alternativ kann der leitende Film unter Verwendung eines Halbleiters, wie z. B. polykristallines Silizium, ausgebildet werden, der mit einem Störstellenelement wie z. B. Phosphor dotiert ist, das dem Halbleiterfilm N-Typ-Leitfähigkeit verleiht.
Hier kann die Gate-Elektrode 707 ein einschichtiger leitender Film, oder ein Stapel einer Vielzahl von leitenden Filmen sein.
Als eine Kombination aus zwei leitenden Filmen kann Tantalnitrid oder Tantal für einen ersten leitenden Film verwendet werden, und Wolfram kann für einen zweiten leitenden Film verwendet werden. Andere Beispiele für die Kombination sind Wolframnitrid und Wolfram, Molybdännitrid und Molybdän, Aluminium und Tantal, und Aluminium und Titan. Weil Wolfram und Tantalnitrid eine hohe Wärmebeständigkeit aufweisen, kann eine Wärmebehandlung für eine thermische Aktivierung in nachfolgenden Schritten nach der Ausbildung der zwei leitenden Filme durchgeführt werden. Außerdem ist es möglich, als die Kombination aus den zwei leitenden Filmen, zum Beispiel, ein Nickelsilizid und ein mit einem Störstellenelement, das eine N-Typ-Leitfähigkeit verleiht, dotiertes Silizium, oder ein Wolframsilizid und ein mit einem Störstellenelement, das eine N-Typ-Leitfähigkeit verleiht, dotiertes Silizium zu verwenden.
In dem Fall von Verwendung einer dreischichtigen Struktur, bei der drei leitende Filme übereinander gestapelt sind, ist es zu bevorzugen, eine gestapelte Struktur aus einem Molybdänfilm, einem Aluminiumfilm und einem Molybdänfilm zu verwenden.
Ferner kann ein lichtdurchlässiger leitender Oxidfilm aus Indiumoxid, Indiumoxid-Zinnoxid, Indiumoxid-Zinkoxid, Zinkoxid, Zinkaluminiumoxid, Zinkaluminiumoxynitrid, Zinkgalliumoxid oder dergleichen als die Gate-Elektrode 707 verwendet werden.
Es sei angemerkt, dass die Gate-Elektrode 707 selektiv durch ein Tropfenentladungsverfahren ohne Verwendung einer Maske ausgebildet werden kann. Ein Tropfenentladungsverfahren ist ein Verfahren zum Ausbilden eines vorbestimmten Musters durch das Entladen oder Ausstoßen eines eine vorbestimmte Zusammensetzung enthaltenden Tropfens aus einer Öffnung, und umfasst in seiner Kategorie ein Tintenstrahlverfahren.
Die Gate-Elektrode 707 kann auf eine derartige Weise ausgebildet werden, dass ein leitender Film ausgebildet wird und dann durch ein Ätzen mit induktiv gekoppeltem Plasma (inductively coupled plasma: ICP) unter entsprechend gesteuerten Ätzbedingungen (z. B. die Größe der an einer spulenförmigen Elektrodenschicht angelegten elektrischen Leistung, die Größe der an einer Elektrodenschicht auf der Substratseite angelegten elektrischen Leistung und die Elektrodentemperatur auf der Substratseite) in eine gewünschte, sich verjüngende Form geätzt wird. Der Winkel und dergleichen der sich verjüngenden Form können auch durch die Form einer Maske gesteuert werden. Es sei angemerkt, dass als ein Ätzgas ein auf Chlor basiertes Gas wie z. B. Chlor, Borchlorid, Siliziumchlorid oder Kohlenstofftetrachlorid, ein auf Fluor basiertes Gas wie z. B. Kohlenstofftetrafluorid, Schwefelfluorid oder Stickstofffluorid oder Sauerstoff soweit angemessen verwendet werden kann.
Als Nächstes werden wie in 3C gezeigt durch Hinzufügen eines Störstellenelements, das eine Leitfähigkeit verleiht, zu dem Halbleiterfilm 702 unter Verwendung der Gate-Elektrode 707 als eine Maske ein Kanalbildungsbereich 710, über dem die Gate-Elektrode 707 vorgesehen ist, und ein Paar von Störstellenbereichen 709, zwischen denen der Kanalbildungsbereich 710 vorgesehen ist, in dem Halbleiterfilm 702 ausgebildet.
Hier wird der Fall als ein Beispiel beschrieben, in dem ein Störstellenelement, das eine P-Typ-Leitfähigkeit verleiht (z. B. Bor), zu dem Halbleiterfilm 702 hinzugefügt wird.
Dann werden wie in 4A gezeigt Isolierfilme 712 und 713 derart ausgebildet, dass sie den Gate-Isolierfilm 703 und die Gate-Elektrode 707 bedecken. Insbesondere kann ein anorganischer Isolierfilm aus Siliziumoxid, Siliziumnitrid, Siliziumnitridoxid, Siliziumoxynitrid, Aluminiumnitrid, Aluminiumnitridoxid oder dergleichen als die Isolierfilme 712 und 713 verwendet werden. Im Besonderen werden die Isolierfilme 712 und 713 vorzugsweise unter Verwendung eines Materials mit einer niedrigen dielektrischen Konstante (mit niedrigem k) ausgebildet, wodurch eine Kapazität aufgrund einer Überlappung von Elektroden oder Leitungen ausreichend reduziert werden kann. Es sei angemerkt, dass ein poröser Isolierfilm, der eines der obigen Materialien enthält, als die Isolierfilme 712 und 713 verwendet werden kann. Weil der poröse Isolierfilm eine niedrigere dielektrische Konstante als ein dichter Isolierfilm aufweist, kann eine parasitäre Kapazität aufgrund von Elektroden oder Leitungen weiter reduziert werden.
Hier wird der Fall als ein Beispiel beschrieben, in dem Siliziumoxynitrid für den Isolierfilm 712 und Siliziumnitridoxid für den Isolierfilm 713 verwendet werden. Außerdem wird hier das Beispiel beschrieben, in dem die Isolierfilme 712 und 713 über der Gate-Elektrode 707 ausgebildet sind; jedoch kann auch nur ein Isolierfilm über der Gate-Elektrode 707 ausgebildet sein, oder ein Stapel von drei oder mehr Isolierfilmen über der Gate-Elektrode 707 ausgebildet sein.
Dann werden wie in 4B gezeigt die Isolierfilme 712 und 713 einer chemisch-mechanischen Polier-(CMP)Behandlung oder einem Ätzen unterzogen, so dass eine Oberfläche der Gate-Elektrode 707 freigelegt ist. Es sei angemerkt, dass, um die Eigenschaften des später ausgebildeten Transistors 101 zu verbessern, Oberflächen der Isolierfilme 712 und 713 vorzugsweise möglichst stark geglättet werden.
Durch den oben beschriebenen Prozess kann der Transistor 102 ausgebildet werden.
Im Folgenden wird ein Verfahren zum Herstellen des Transistors 101 beschrieben. Zuerst wird wie in 4C gezeigt eine Oxidhalbleiterschicht 716 über dem Isolierfilm 713 ausgebildet.
Die Oxidhalbleiterschicht 716 kann ausgebildet werden, indem ein über dem Isolierfilm 713 ausgebildeter Oxidhalbleiterfilm zu einer gewünschten Form verarbeitet wird. Die Dicke des Oxidhalbleiterfilms beträgt 2 nm bis 200 nm, bevorzugt 3 nm bis 50 nm, stärker bevorzugt 3 nm bis 20 nm. Der Oxidhalbleiterfilm wird durch ein Sputtern unter Verwendung eines Oxidhalbleiters als ein Target ausgebildet. Überdies kann der Oxidhalbleiterfilm durch ein Sputtern in einer Edelgasatmosphäre (z. B. einer Argonatmosphäre), einer Sauerstoffatmosphäre oder einer gemischten Atmosphäre aus einem Edelgas (z. B. Argon) und Sauerstoff ausgebildet werden.
Es sei angemerkt, dass, bevor der Oxidhalbleitefilm durch ein Sputtern ausgebildet wird, vorzugsweise Staub von den Oberflächen der Isolierfilme 712 und 713 durch ein umgekehrtes Sputtern entfernt wird, bei dem ein Argongas eingeführt wird und ein Plasma erzeugt wird. Das umgekehrte Sputtern ist ein Verfahren, bei dem unter Verwendung einer Hochfrequenz-Leistungsquelle eine Spannung an ein Substrat, nicht auf einer Targetseite, in einer Argonatmosphäre angelegt wird und ein Plasma in der Nachbarschaft des Substrats erzeugt wird, so dass eine Oberfläche modifiziert wird. Es sei angemerkt, dass eine Stickstoffatmosphäre, eine Heliumatmosphäre oder dergleichen anstelle einer Argonatmosphäre verwendet werden kann. Alternativ kann eine Argonatmosphäre verwendet werden, zu der Sauerstoff, Distickstoffmonoxid oder dergleichen zugesetzt worden ist. Alternativ kann eine Argonatmosphäre verwendet werden, zu der Chlor, Kohlenstofftetrafluorid oder dergleichen zugesetzt worden ist.
Die Oxidhalbleiterschicht enthält vorzugsweise zumindest Indium (In) oder Zink (Zn). Insbesondere enthält die Oxidhalbleiterschicht vorzugsweise In und Zn. Als ein Stabilisator zur Verringerung der Schwankungen der elektrischen Eigenschaften von Transistoren, bei denen die Oxidhalbleiterschicht verwendet wird, enthält die Oxidhalbleiterschicht vorzugsweise Gallium (Ga), Zinn (Sn), Hafnium (Hf) und/oder Aluminium (Al) zusätzlich zu In und Zn. Als ein weiterer Stabilisator kann die Oxidhalbleiterschicht ein oder mehrere Arten von Lanthanoiden, wie z. B. Lanthan (La), Cer (Ce), Praseodym (Pr), Neodym (Nd), Samarium (Sm), Europium (Eu), Gadolinium (Gd), Terbium (Tb), Dysprosium (Dy), Holmium (Ho), Erbium (Er), Thulium (Tm), Ytterbium (Yb) und Lutetium (Lu), enthalten. Beispielsweise ist es möglich, eines der folgenden Oxide zu verwenden: Indiumoxid, Zinnoxid, und Zinkoxid; ein auf In-Zn basiertes Oxid, ein auf Sn-Zn basiertes Oxid, ein auf Al-Zn basiertes Oxid, ein auf Zn-Mg basiertes Oxid, ein auf Sn-Mg basiertes Oxid, ein auf In-Mg basiertes Oxid und ein auf In-Ga basiertes Oxid, die Oxide aus zwei Metallelementen sind; ein auf In-Ga-Zn basiertes Oxid (auch als IGZO bezeichnet), ein auf In-Al-Zn basiertes Oxid, ein auf In-Sn-Zn basiertes Oxid, ein auf Sn-Ga-Zn basiertes Oxid, ein auf Al-Ga-Zn basiertes Oxid, ein auf Sn-Al-Zn basiertes Oxid, ein auf In-Hf-Zn basiertes Oxid, ein auf In-La-Zn basiertes Oxid, ein auf In-Ce-Zn basiertes Oxid, ein auf In-Pr-Zn basiertes Oxid, ein auf In-Nd-Zn basiertes Oxid, ein auf In-Sm-Zn basiertes Oxid, ein auf In-Eu-Zn basiertes Oxid, ein auf In-Gd-Zn basiertes Oxid, ein auf In-Tb-Zn basiertes Oxid, ein auf In-Dy-Zn basiertes Oxid, ein auf In-Ho-Zn basiertes Oxid, ein auf In-Er-Zn basiertes Oxid, ein auf In-Tm-Zn basiertes Oxid, ein auf In-Yb-Zn basiertes Oxid und ein auf In-Lu-Zn basiertes Oxid, die Oxide aus drei Metallelementen sind; und ein auf In-Sn-Ga-Zn basiertes Oxid, ein auf In-Hf-Ga-Zn basiertes Oxid, ein auf In-Al-Ga-Zn basiertes Oxid, ein auf In-Sn-Al-Zn basiertes Oxid, ein auf In-Sn-Hf-Zn basiertes Oxid und ein auf In-Hf-Al-Zn basiertes Oxid, die Oxide aus vier Metallelementen sind.
Beispielsweise bedeutet ein auf In-Ga-Zn basierter Oxidhalbleiter einen Oxidhalbleiter, der Indium (In), Gallium (Ga) und Zink (Zn) enthält, wobei keine besondere Beschränkung bei deren Zusammensetzung vorhanden ist.
Für die Oxidhalbleiterschicht kann ein Dünnfilm, der durch eine chemische Formel von InMO₃(ZnO)_m (m > 0, wo m keine ganze Zahl ist) dargestellt wird, verwendet werden. Hier stellt M ein oder mehrere Metallelemente dar, das/die aus Ga, Fe, Mn und Co ausgewählt wird/werden. Alternativ kann als der Oxidhalbleiter ein Material, das durch eine chemische Formel von In₂SnO₅(ZnO)_n (n > 0, wo n eine natürliche Zahl ist) dargestellt wird, verwendet werden.
In dem Fall, in dem ein auf In-Zn basiertes Material als der Oxidhalbleiter verwendet wird, besitzt ein Target dafür eine Zusammensetzung von In:Zn = 50:1 bis 1:2 in einem Atomverhältnis (In₂O₃:ZnO = 25:1 bis 1:4 in einem Molverhältnis), bevorzugt In:Zn = 20:1 bis 1:1 in einem Atomverhältnis (In₂O₃:ZnO = 10:1 bis 1:2 in einem Molverhältnis), stärker bevorzugt In:Zn = 15:1 bis 1,5:1 in einem Atomverhältnis (In₂O₃:ZnO = 15:2 bis 3:4 in einem Molverhältnis). Beispielsweise wird in einem Target, das zum Bilden eines auf In-Zn basierten Oxidhalbleiters mit einem Atomverhältnis von In:Zn:O = X:Y:Z verwendet wird, die Beziehung von Z > (1,5X + Y) erfüllt.
Hier wird als der Oxidhalbleiterfilm ein 30 nm dicker auf In-Ga-Zn basierter Oxidhalbleiterdünnfilm verwendet, der durch ein Sputtern unter Verwendung eines Indium (In), Gallium (Ga) und Zink (Zn) enthaltenden Targets erhalten wird. Beispielsweise kann ein Target mit einem Metallzusammensetzungsverhältnis von In:Ga:Zn = 1:1:0,5, 1:1:1 oder 1:1:2 verwendet werden. Die Füllrate des Targets, das In, Ga und Zn enthält, beträgt 90% oder höher und 100% oder niedriger, bevorzugt 95% oder höher und niedriger als 100%. Unter Verwendung des Targets mit einer hohen Füllrate wird ein dichter Oxidhalbleiterfilm ausgebildet.
Hier wird der Oxidhalbleiterfilm derart ausgebildet, dass das Substrat in der unter Unterdruck gehaltenen Behandlungskammer gehalten wird, ein Sputtergas, aus dem Wasserstoff und Feuchtigkeit entfernt worden sind, in die Behandlungskammer eingeführt wird, während in der Kammer verbleibende Feuchtigkeit entfernt wird, und das obige Target verwendet wird. Die Substrattemperatur zum Zeitpunkt der Filmausbildung kann 100°C bis 600°C, bevorzugt 200°C bis 400°C sein. Indem der Oxidhalbleiterfilm ausgebildet wird, während das Substrat erwärmt wird, kann die Konzentration der in dem ausgebildeten Oxidhalbleiterfilm enthaltenen Fremdstoffe vermindert werden. Außerdem können durch ein Sputtern verursachte Beschädigungen reduziert werden. Um in der Behandlungskammer verbleibende Feuchtigkeit zu entfernen, wird vorzugsweise eine Adsorptionsvakuumpumpe verwendet. Zum Beispiel wird vorzugsweise eine Kryopumpe, eine Ionenpumpe oder eine Titansublimationspumpe verwendet werden. Die Evakuierungseinrichtung kann eine Turbopumpe, die mit einer Kaltfalle versehen ist, sein. In der Behandlungskammer, die unter Verwendung der Kryopumpe evakuiert wird, werden zum Beispiel ein Wasserstoffatom, eine Verbindung einschließlich eines Wasserstoffatoms, wie z. B. Wasser (H₂O) (vorzugsweise auch eine Verbindung einschließlich eines Kohlenstoffatoms), und dergleichen abgeführt, wodurch die Konzentration der Fremdstoffe in dem in der Behandlungskammer ausgebildeten Oxidhalbleiterfilm vermindert werden kann.
Als ein Beispiel für die Filmausbildungsbedingungen beträgt die Distanz zwischen dem Substrat und dem Target 100 mm, der Druck liegt bei 0,6 Pa, die Gleichstromleistung (DC-Leistung) beträgt 0,5 kW und die Atmosphäre ist eine Sauerstoffatmosphäre (der Anteil der Sauerstoffdurchflussmenge liegt bei 100%). Es sei angemerkt, dass vorzugsweise eine gepulste Gleichstromleistung (DC-Leistung) verwendet wird, weil der während der Filmausbildung erzeugte Staub reduziert wird und die Filmdicke gleichmäßig sein kann.
Wenn die Leckrate der Behandlungskammer der Sputtereinrichtung auf 1 × 10^–10 Pa·m³/Sek. oder weniger eingestellt wird, kann Eintritt von Fremdstoffen wie z. B. Alkalimetall oder Hydrid in den Oxidhalbleiterfilm, der durch ein Sputtern ausgebildet wird, verringert werden. Ferner kann unter Verwendung einer Adsorptionsvakuumpumpe als ein Abführungssystem ein Rückfluss von Fremdstoffen wie z. B. Alkalimetall, Wasserstoffatomen, Wasserstoffmolekülen, Wasser, Hydroxygruppe oder Hydrid von dem Abführungssystem verringert werden.
Wenn die Reinheit des Targets auf 99,99% oder höher eingestellt wird, kann Eintritt von Alkalimetall, Wasserstoffatomen, Wasserstoffmolekülen, Wasser, Hydroxygruppe, Hydrid oder dergleichen, in den Oxidhalbleiterfilm verringert werden. Zudem kann dann, wenn das derartige Target verwendet wird, die Konzentration von Alkalimetall wie z. B. Lithium, Natrium oder Kalium in dem Oxidhalbleiterfilm verringert werden.
Damit der Oxidhalbleiterfilm möglichst wenig Wasserstoff, möglichst wenig einer Hydroxygruppe und möglichst wenig Feuchtigkeit enthält, ist es zu bevorzugen, dass Fremdstoffe wie z. B. Feuchtigkeit oder Wasserstoff, die an dem Substrat 700 adsorbiert ist, durch ein Vorwärmen des Substrats 700, über dem die Isolierfilme 712 und 713 ausgebildet sind, in einer Vorwärmekammer einer Sputtereinrichtung als eine Vorbehandlung für die Filmausbildung entfernt und abgeführt werden. Die Temperatur des Vorwärmens beträgt 100°C bis 400°C, bevorzugt 150°C bis 300°C. Als eine Evakuierungseinrichtung in der Vorwärmekammer wird vorzugsweise eine Kryopumpe verwendet. Es sei angemerkt, dass man auf die Vorwärmebehandlung verzichten kann. Das Vorwärmen kann auf eine ähnliche Weise auch an dem Substrat 700, über dem leitende Filme 719 und 720 ausgebildet sind, vor dem Ausbilden eines Gate-Isolierfilms 721 durchgeführt werden.
Es sei angemerkt, dass ein Ätzen zum Ausbilden der Oxidhalbleiterschicht 716 ein Trockenätzen, ein Nassätzen oder beides, Trockenätzen und Nassätzen, sein kann. Als ein Ätzgas für ein Trockenätzen ist es zu bevorzugen, ein chlorhaltiges Gas (ein auf Chlor basiertes Gas wie z. B. Chlor (Cl₂), Bortrichlorid (BCl₃), Siliziumtetrachlorid (SiCl₄) oder Kohlenstofftetrachlorid (CCl₄)) zu verwenden. Alternativ ist es möglich, ein fluorhaltiges Gas (ein auf Fluor basiertes Gas wie z. B. Kohlenstofftetrafluorid (CF₄), Schwefelhexafluorid (SF₆), Stickstofftrifluorid (NF₃) oder Trifluormethan (CHF₃)), Wasserstoffbromid (HBr), Sauerstoff (O₂), eines dieser Gase, zu dem ein Edelgas wie z. B. Helium (He) oder Argon (Ar) zugesetzt worden ist, oder dergleichen zu verwenden.
Als ein Trockenätzverfahren kann ein reaktives parallel-Platten-Ionenätz-(reactive ion etching: RIE)Verfahren oder ein Ätzverfahren mit induktiv gekoppeltem Plasma (inductively coupled plasma: ICP) verwendet werden. Um den Film in eine gewünschte Form zu ätzen, werden die Ätzbedingungen (z. B. die Größe der an einer spulenförmigen Elektrode angelegten elektrischen Leistung, die Größe der an einer Elektrode auf der Substratseite angelegten elektrischen Leistung und die Elektrodentemperatur auf der Substratseite) soweit angemessen geregelt.
Als ein Ätzmittel für das Nassätzen kann eine gemischte Lösung aus Phosphorsäure, Ethansäure und Salpetersäure, oder eine organische Säure wie z. B. Zitronensäure oder Oxalsäure verwendet werden. Hier wird ITO-07N (hergestellt von KANTO CHEMICAL CO., INC.) verwendet.
Eine Fotolackmaske zum Ausbilden der Oxidhalbleiterschicht 716 kann durch ein Tintenstrahlverfahren ausgebildet werden. Ausbildung der Fotolackmaske durch ein Tintenstrahlverfahren braucht keine Fotomaske, wodurch die Herstellungskosten reduziert werden können.
Es sei angemerkt, dass es zu bevorzugen ist, dass ein umgekehrtes Sputtern vor Ausbildung eines leitenden Films in einem nachfolgenden Schritt durchgeführt wird, so dass restlicher Fotolack und dergleichen, die an Oberflächen der Oxidhalbleiterschicht 716 und der Isolierfilme 712 und 713 haften, entfernt werden.
Es sei angemerkt, dass der durch ein Sputtern oder dergleichen ausgebildete Oxidhalbleiterfilm in einigen Fällen eine große Menge an Feuchtigkeit oder Wasserstoff (einschließlich einer Hydroxygruppe) als Fremdstoffe enthält. Feuchtigkeit oder Wasserstoff bilden leicht ein Donator-Niveau und dienen somit als Fremdstoffe in dem Oxidhalbleiter. Um in einer Ausführungsform der vorliegenden Erfindung Fremdstoffe wie z. B. Feuchtigkeit und Wasserstoff in dem Oxidhalbleiterfilm zu reduzieren (den Oxidhalbleiterfilm einer Dehydrierung oder einer Dehydratisierung zu unterwerfen), wird daher die Oxidhalbleiterschicht 716 einer Wärmebehandlung in einer Atmosphäre unter Unterdruck, einer Inertgasatmosphäre aus Stickstoff, einem Edelgas oder dergleichen, einer Sauerstoffgasatmosphäre oder einer Atmosphäre in einer ultratrockenen Luft (mit einem Feuchtigkeitsgehalt von 20 ppm (–55°C bei einer Umwandlung zum Taupunkt) oder niedriger, bevorzugt 1 ppm oder niedriger, stärker bevorzugt 10 ppb oder niedriger, in dem Fall, in dem die Messung mit einem Taupunktmesser eines Cavity-Ring-Down-Laser-Spektroskopie(CRDS)-Systems durchgeführt wird) unterzogen.
Indem eine Wärmebehandlung an der Oxidhalbleiterschicht 716 durchgeführt wird, kann Feuchtigkeit oder Wasserstoff in der Oxidhalbleiterschicht 716 entfernt werden. Insbesondere kann eine Wärmebehandlung bei einer Temperatur von höher als oder gleich 250°C und niedriger als oder gleich 750°C, bevorzugt höher als oder gleich 400°C und niedriger als die untere Entspannungsgrenze des Substrats durchgeführt werden. Zum Beispiel kann die Wärmebehandlung bei 500°C für ungefähr 3 bis 6 Minuten durchgeführt werden. Wenn ein schnelles thermisches Glüh-(rapid thermal annealing: RTA)Verfahren für die Wärmebehandlung verwendet wird, kann eine Dehydrierung oder eine Dehydratisierung innerhalb einer kurzen Zeit durchgeführt werden. Eine Behandlung kann also auch bei einer Temperatur durchgeführt werden, die höher als die untere Entspannungsgrenze eines Glassubstrats ist.
Hierbei wird ein elektrischer Ofen, der eine der Wärmebehandlungseinrichtungen ist, verwendet.
Es sei angemerkt, dass die Wärmebehandlungseinrichtung nicht auf einen elektrischen Ofen beschränk ist, und eine Einrichtung zum Erwärmen eines Objekts durch eine Wärmeleitung oder Wärmestrahlung von einem Heizelement wie z. B. einem Widerstandsheizelement vorgesehen sein kann. Zum Beispiel kann eine RTA-Einrichtung wie z. B. eine GRTA-Einrichtung (Gas-RTA-Einrichtung) oder eine LRTA-Einrichtung (Lampen-RTA-Einrichtung) verwendet werden. Eine LRTA-Einrichtung ist eine Einrichtung zum Erwärmen eines Objekts durch Strahlung von Licht (einer elektromagnetischen Welle), das von einer Lampe wie z. B. einer Halogenlampe, einer Metallhalidlampe, einer Xenonbogenlampe, einer Kohlebogenlampe, einer Hochdruck-Natriumlampe oder einer Hochdruck-Quecksilberlampe emittiert wird. Eine GRTA-Einrichtung ist eine Einrichtung für eine Wärmebehandlung unter Verwendung eines Gases mit einer hohen Temperatur. Als das Gas wird ein Inertgas, das nicht mit einem Objekt durch eine Wärmebehandlung reagiert, wie z. B. Stickstoff oder ein Edelgas wie z. B. Argon verwendet.
In der Wärmebehandlung ist es zu bevorzugen, dass keine Feuchtigkeit, Wasserstoff oder dergleichen in Stickstoff oder einem Edelgas wie z. B. Helium, Neon oder Argon enthalten ist. Alternativ ist die Reinheit des Stickstoffs oder Edelgases wie z. B. Helium, Neon oder Argon, der/das in die Wärmebehandlungseinrichtung eingeführt wird, bevorzugt 6N (99,9999%) oder höher, stärker bevorzugt 7N (99,99999%) oder höher (d. h. die Konzentration der Fremdstoffe ist bevorzugt 1 ppm oder niedriger, stärker bevorzugt 0,1 ppm oder niedriger)
Alkalimetall ist kein Element, das Bestandteil eines Oxidhalbleiters ist, und ist daher ein Fremdstoff. Auch Erdalkalimetall dient als ein Fremdstoff in dem Fall, in dem Erdalkalimetall kein Element ist, das Bestandteil eines Oxidhalbleiters ist. Wenn ein Isolierfilm, der in Kontakt mit der Oxidhalbleiterschicht steht, ein Oxid ist, diffundiert Na, ein Alkalimetall, in den Isolierfilm und wird zu Na⁺. Außerdem bricht Na in der Oxidhalbleiterschicht eine Bindung zwischen einem Metall und Sauerstoff, oder Na in der Oxidhalbleiterschicht tritt in eine Bindung zwischen einem Metall und Sauerstoff ein, wobei das Metall und Sauerstoff in dem Oxidhalbleiter enthalten sind. Dadurch verschlechtern sich die Eigenschaften des Transistors; zum Beispiel gerät der Transistor in einen normalerweise eingeschalteten Zustand (normally-on state) aufgrund einer Verschiebung der Schwellenspannung in negativer Richtung oder die Mobilität wird vermindert. Außerdem schwanken die Eigenschaften der Transistoren. Eine derartige Verschlechterung der Eigenschaften des Transistors und Variationen in den Eigenschaften aufgrund des Fremdstoffs treten vor allem in dem Fall auf, in dem die Konzentration von Wasserstoff in der Oxidhalbleiterschicht außreichend niedrig ist. Wenn also die Konzentration von Wasserstoff in der Oxidhalbleiterschicht bei 1 × 10¹⁸/cm³ oder niedriger, bevorzugt bei 1 × 10¹⁷/cm³ oder niedriger liegt, wird die Konzentration des obigen Fremdstoffs vorzugsweise vermindert. Insbesondere liegt der Messwert einer Na-Konzentration, die durch eine Sekundärionenmassenspektrometrie erhalten wird, bevorzugt bei 5 × 10¹⁶/cm³ oder niedriger, stärker bevorzugt bei 1 × 10¹⁶/cm³ oder niedriger, noch stärker bevorzugt bei 1 × 10¹⁵/cm³ oder niedriger. Entsprechend liegt der Messwert einer Li-Konzentration bevorzugt bei 5 × 10¹⁵/cm³ oder niedriger, stärker bevorzugt bei 1 × 10¹⁵/cm³ oder niedriger. Ähnlicherweise liegt der Messwert einer K-Konzentration bevorzugt bei 5 × 10¹⁵/cm³ oder niedriger, stärker bevorzugt bei 1 × 10¹⁵/cm³ oder niedriger.
Durch die obigen Schritte kann die Konzentration von Wasserstoff in der Oxidhalbleiterschicht 716 vermindert werden. Außerdem ermöglicht eine Wärmebehandlung bei einer Temperatur von niedriger als oder gleich der Glasübergangstemperatur die Ausbildung einer Oxidhalbleiterschicht mit einer extrem niedrigen Ladungsträgerdichte und einer großen Bandlücke. Der Transistor kann also unter Verwendung eines großen Substrats hergestellt werden, so dass die Produktivität gesteigert werden kann. Die obige Wärmebehandlung kann zu einem beliebigen Zeitpunkt nach der Ausbildung des Oxidhalbleiterfilms durchgeführt werden.
Es sei angemerkt, dass sich der Oxidhalbleiterfilm in einem einkristallinen Zustand, einem polykristallinen (auch als Polykristall bezeichnet) Zustand, einem amorphen Zustand oder dergleichen befindet.
Der Oxidhalbleiterfilm ist vorzugsweise ein kristalliner Oxidhalbleiterfilm mit Ausrichtung bezüglich der c-Achse, d. h. ein c-axis aligned crystalline oxide semiconductor (CAAC-OS)-Film.
Der CAAC-OS-Film ist nicht vollständig einkristallin. Es sei angemerkt, dass in den meisten Fällen ein Kristallbereich in dem CAAC-OS-Film in einen Würfel mit einer Kantenlänge von weniger als 100 nm passt. Wie anhand eines mit einem Transmissionselektronenmikroskop (TEM) erhaltenen Aufnahme festgestellt worden ist, ist in dem CAAC-OS-Film eine Grenze zwischen einem amorphen Bereich und einem Kristallbereich nicht deutlich. Außerdem wird mittels TEM in dem CAAC-OS-Film keine Korngrenze erkannt. Folglich ist in dem CAAC-OS-Film eine Verringerung der Elektronenmobilität, die der Korngrenze zugeschrieben wird, unterbunden.
Bei jedem der in dem CAAC-OS-Film enthaltenen Kristallbereiche ist die c-Achse in einer Richtung ausgerichtet, die parallel zu einem Normalenvektor einer Oberfläche ist, wo der CAAC-OS-Film ausgebildet ist, oder parallel zu einem Normalenvektor einer Oberfläche des CAAC-OS-Films ist, eine, bei Betrachtung aus der Richtung, die senkrecht zur a-b-Fläche ist, trigonale oder hexagonale Atomanordnung ist vorgesehen, und, bei Betrachtung aus der Richtung, die senkrecht zur c-Achse ist, sind Metallatome in einer geschichteten Weise angeordnet oder sind Metallatome und Sauerstoffatome in einer geschichteten Weise angeordnet. Es sei angemerkt, dass bei den Kristallbereichen die Richtungen der a-Achse und der b-Achse eines Kristallbereichs unterschiedlich von denjenigen des anderen Kristallbereichs sein können. In dieser Beschreibung bedeutet „senkrecht” einen Bereich von 85° bis 95°. Außerdem bedeutet „parallel” einen Bereich von –5° bis 5°.
In dem CAAC-OS-Film ist die Verteilung der Kristallbereiche nicht unbedingt gleichmäßig. Beispielsweise ist in dem Fall, in dem bei dem Formierungsprozess des CAAC-OS-Films das Kristallwachstum von einer Oberflächenseite des Oxidhalbleiterfilms ausgeht, der Anteil an den Kristallbereichen in der Nachbarschaft der Oberfläche des Oxidhalbleitefilms in einigen Fällen höher als derjenige in der Nachbarschaft der Oberfläche, wo der Oxidhalbleiterfilm ausgebildet ist. Ferner wird bei einem Fremdstoffzusatz zu dem CAAC-OS-Film Kristallinität des Kristallbereichs in einem Bereich, in dem der Fremdstoffzusatz erfolgt, in einigen Fällen vermindert.
Da die c-Achsen der in dem CAAC-OS-Film enthaltenen Kristallbereiche in der Richtung ausgerichtet sind, die parallel zu einem Normalenvektor einer Oberfläche ist, wo der CAAC-OS-Film ausgebildet ist, oder parallel zu einem Normalenvektor einer Oberfläche des CAAC-OS-Films ist, können in Abhängigkeit von der Form des CAAC-OS-Films (der Querschnittsform der Oberfläche, wo der CAAC-OS-Film ausgebildet ist, oder der Querschnittsform der Oberfläche des CAAC-OS-Films) die Richtungen der c-Achsen voneinander unterschiedlich sein. Es sei angemerkt, dass die Richtung der c-Achse des Kristallbereichs eine Richtung ist, die parallel zu einem Normalenvektor der Oberfläche ist, über der der CAAC-OS-Film ausgebildet ist, oder parallel zu einem Normalenvektor der Oberfläche des CAAC-OS-Films ist. Der Kristallbereich bildet sich bei der Filmausbildung oder durch eine Behandlung zur Kristallbildung, wie z. B. eine Wärmebehandlung, nach der Filmausbildung.
Unter Verwendung des CAAC-OS-Films für einen Transistor ist eine Veränderung der elektrischen Eigenschaften des Transistors, die auf eine Bestrahlung mit sichtbarem Licht oder UV-Licht zurückzuführen ist, gering. Folglich kann der Transistor eine hohe Zuverlässigkeit aufweisen.
Es sei angemerkt, dass ein Teil von Sauerstoff in dem Oxidhalbleiterfilm durch Stickstoff ersetzt werden kann.
Im Folgenden werden wie in 5A gezeigt der leitende Film 719, der in Kontakt mit der Gate-Elektrode 707 und der Oxidhalbleiterschicht 716 steht, und der leitende Film 720, der in Kontakt mit der Oxidhalbleiterschicht 716 steht, ausgebildet. Die leitenden Filme 719 und 720 funktionieren als Source- und Drain-Elektroden.
Insbesondere können die leitenden Filme 719 und 720 derart ausgebildet werden, dass ein leitender Film durch ein Sputtern oder eine Vakuum-Gasphasenabscheidung ausgebildet wird und anschließend zu einer vorbestimmten Form verarbeitet wird.
Der leitende Film, der zu den leitenden Filmen 719 und 720 wird, kann unter Verwendung eines der folgenden Materialien ausgebildet werden: ein Element, das aus Aluminium, Chrom, Kupfer, Tantal, Titan, Molybdän und Wolfram ausgewählt wird; eine Legierung, die eines dieser Elemente enthält; eine Legierung, die die oben genannten Elemente in einer Kombination enthält; und dergleichen. Alternativ kann der leitende Film eine Struktur aufweisen, bei der ein Film aus einem refraktären Metall wie z. B. Chrom, Tantal, Titan, Molybdän oder Wolfram über oder unter einem Metallfilm aus Aluminium, Kupfer oder dergleichen gestapelt ist. Aluminium oder Kupfer wird vorzugsweise in Kombination mit einem refraktären Metallmaterial verwendet, um Probleme hinsichtlich der Wärmebeständigkeit und der Korrosion zu vermeiden. Als das refraktäre Metallmaterial kann Molybdän, Titan, Chrom, Tantal, Wolfram, Neodym, Scandium, Yttrium oder dergleichen verwendet werden.
Weiterhin kann der leitende Film, der zu den leitenden Filmen 719 und 720 wird, eine einschichtige Struktur oder eine gestapelte Struktur aus zwei oder mehr Schichten aufweisen. Zum Beispiel kann der leitende Film eine einschichtige Struktur aus einem Silizium enthaltenden Aluminiumfilm, eine zweischichtige Struktur, in der ein Titanfilm über einem Aluminiumfilm gestapelt ist, oder eine dreischichtige Struktur, in der ein Titanfilm, ein Aluminiumfilm und ein Titanfilm in dieser Reihenfolge übereinander gestapelt sind, aufweisen. Ferner hat eine Cu-Mg-Al-Legierung, eine Mo-Ti-Legierung, Ti oder Mo hohe Adhäsion mit einem Oxidfilm; somit kann dann, wenn die leitenden Filme 719 und 720 eine gestapelte Struktur aufweisen, bei der ein leitender Film aus Cu über einem leitenden Film aus einer Cu-Mg-Al-Legierung, einer Mo-Ti-Legierung, Ti oder Mo gestapelt ist, die Adhäsion zwischen einem Isolierfilm, der ein Oxidfilm ist, und den leitenden Filmen 719 und 720 erhöht werden.
Für den leitenden Film, der zu den leitenden Filmen 719 und 720 wird, kann ein leitendes Metalloxid verwendet werden. Als das leitende Metalloxid kann Indiumoxid, Zinnoxid, Zinkoxid, Indiumoxid-Zinnoxid, Indiumoxid-Zinkoxid oder das leitende Metalloxidmaterial mit darin enthaltenem Silizium oder Siliziumoxid verwendet werden.
In dem Fall, in dem eine Wärmebehandlung nach der Ausbildung des leitenden Films durchgeführt wird, weist der leitende Film vorzugsweise eine Wärmebeständigkeit auf, die ausreicht, um der Wärmebehandlung standzuhalten.
Es sei angemerkt, dass die Materialien und Ätzbedingungen soweit angemessen derart geregelt werden, dass die Oxidhalbleiterschicht 716 während des Ätzens des leitenden Films möglichst nicht entfernt wird. In Abhängigkeit von den Ätzbedingungen wird ein freigelegter Teil der Oxidhalbleiterschicht 716 teilweise geätzt, und unter Umständen wird eine Rille (ein Vertiefungsteil) ausgebildet.
Hier wird ein Titanfilm als der leitende Film verwendet. Daher kann ein Nassätzen selektiv an dem leitenden Film unter Verwendung einer Lösung, die Ammoniak und Wasserstoffperoxidlösung enthält (einer Ammoniakwasserstoffperoxidmischung), durchgeführt werden. Als die Ammoniakwasserstoffperoxidmischung wird insbesondere eine Lösung verwendet, in der Wasserstoffperoxidlösung von 31 Gew.-%, Ammoniakwasser von 28 Gew.-% und Wasser in einem Volumenverhältnis von 5:2:2 gemischt sind. Alternativ kann ein Trockenätzen an dem leitenden Film unter Verwendung von einem Gas durchgeführt werden, das Chlor (Cl₂), Borchlorid (BCl₃) oder dergleichen enthält.
Um die Anzahl von Fotomasken und Schritten in einem Photolithographieschritt zu reduzieren, kann ein Ätzen unter Verwendung einer Fotolackmaske durchgeführt werden, die mittels einer Mehrtonmaske erhalten wird und durch die Licht derart hindurchgelassen wird, dass es eine Vielzahl von Intensitäten aufweist. Eine unter Verwendung einer Mehrtonmaske ausgebildete Fotolackmaske weist eine Vielzahl von Dicken auf und kann durch ein Ätzen weiter in ihrer Form verändert werden; somit kann die Fotolackmaske in einer Vielzahl von Ätzschritten für die Verarbeitung von Filmen zu verschiedenen Mustern verwendet werden. Dementsprechend kann eine Fotolackmaske, die wenigstens zwei oder mehr Arten von verschiedenen Mustern entspricht, unter Verwendung einer einzelnen Mehrtonmaske ausgebildet werden. Dadurch kann die Anzahl von Belichtungsmasken reduziert werden, und die Anzahl von entsprechenden Photolithographieschritten kann reduziert werden, so dass der Prozess vereinfacht werden kann.
Weiterhin kann ein leitender Oxidfilm, der als Source- und Drain-Bereiche fungiert, zwischen der Oxidhalbleiterschicht 716 und den leitenden Filmen 719 und 720, die als die Source- und Drain-Elektroden fungieren, vorgesehen sein. Das Material für den leitenden Oxidfilm enthält vorzugsweise Zinkoxid als eine Komponente und enthält vorzugsweise kein Indiumoxid. Für einen derartigen leitenden Oxidfilm kann Zinkoxid, Zinkaluminiumoxid, Zinkaluminiumoxynitrid, Zinkgalliumoxid oder dergleichen verwendet werden.
In dem Fall, in dem zum Beispiel der leitende Oxidfilm ausgebildet wird, können ein Ätzen zum Ausbilden des leitenden Oxidfilms und ein Ätzen zum Ausbilden der leitenden Filme 719 und 720 gleichzeitig durchgeführt werden.
Durch das Vorsehen des leitenden Oxidfilms, der als die Source- und Drain-Bereiche fungiert, kann der Widerstand zwischen der Oxidhalbleiterschicht 716 und den leitenden Filmen 719 und 720 vermindert werden, so dass der Transistor mit einer hohen Geschwindigkeit betrieben werden kann. Außerdem kann durch das Vorsehen des leitenden Oxidfilms, der als die Source- und Drain-Bereiche fungiert, die Spannungsfestigkeit des Transistors erhöht werden.
Anschließend kann eine Plasmabehandlung unter Verwendung eines Gases wie z. B. N₂O, N₂ oder Ar durchgeführt werden. Durch diese Plasmabehandlung wird Wasser oder dergleichen, die an einer freiliegenden Oberfläche der Oxidhalbleiterschicht haftet, entfernt. Eine Plasmabehandlung kann auch unter Verwendung eines Mischgases aus Sauerstoff und Argon durchgeführt werden.
Nach der Plasmabehandlung wird wie in 5B gezeigt der Gate-Isolierfilm 721 derart ausgebildet, dass er die leitenden Filme 719 und 720 und die Oxidhalbleiterschicht 716 bedeckt. Dann wird eine Gate-Elektrode 722 über dem Gate-Isolierfilm 721 derart ausgebildet, dass sie sich mit der Oxidhalbleiterschicht 716 überlappt, und ein leitender Film 723 wird über dem Gate-Isolierfilm 721 derart ausgebildet, dass er sich mit dem leitenden Film 719 überlappt.
Der Gate-Isolierfilm 721 kann eine Einzelschicht oder ein Stapel von Schichten sein, die/der Siliziumoxid, Siliziumnitridoxid, Siliziumoxynitrid, Siliziumnitrid, Hafniumoxid, Aluminiumoxid, Tantaloxid, Yttriumoxid, Hafniumsilikat (HfSi_xO_y, (x > 0, y > 0)), Hafniumsilikat (HfSi_xO_y, (x > 0, y > 0)), zu dem Stickstoff zugesetzt worden ist, Hafniumaluminat (HfAl_xO_y, (x > 0, y > 0), zu dem Stickstoff zugesetzt worden ist, Galliumoxid, Trimethylgallium, Triethylgallium oder dergleichen enthält und durch ein Plasma-CVD, ein Sputtern oder eine metallorganische chemische Gasphasenabscheidung (metal organic chemical vapor deposition: MOCVD) ausgebildet wird.
Es sei angemerkt, dass der Gate-Isolierfilm 721 vorzugsweise möglichst wenige Fremdstoffe wie z. B. Feuchtigkeit oder Wasserstoff enthält, wobei der Gate-Isolierfilm 721 ein einschichtiger Isolierfilm oder eine Vielzahl von gestapelten Isolierfilmen sein kann. Wenn Wasserstoff in dem Gate-Isolierfilm 721 enthalten ist, tritt der Wasserstoff in die Oxidhalbleiterschicht 716 ein oder in der Oxidhalbleiterschicht 716 enthaltener Sauerstoff wird durch den Wasserstoff extrahiert, so dass die Oxidhalbleiterschicht 716 einen niedrigeren Widerstand (N-Typ-Leitfähigkeit) aufweist und dementsprechend ein parasitärer Kanal gebildet werden kann. Es ist deshalb wichtig, dass ein keinen Wasserstoff nutzendes Filmausbildungsverfahren verwendet wird, um den Gate-Isolierfilm 721 mit möglichst wenig darin enthaltenem Wasserstoff zu bilden. Vorzugsweise wird ein Material mit einer hohen Barriereeigenschaft für den Gate-Isolierfilm 721 verwendet. Als der Isolierfilm mit einer hohen Barriereeigenschaft kann zum Beispiel ein Siliziumnitridfilm, ein Siliziumnitridoxidfilm, ein Aluminiumnitridfilm oder ein Aluminiumnitridoxidfilm verwendet werden. Wenn eine Vielzahl von übereinander gestapelten Isolierfilmen verwendet werden, wird ein Isolierfilm mit einem geringen Anteil an Stickstoff, wie z. B. ein Siliziumoxidfilm oder ein Siliziumoxynitridfilm, derart ausgebildet, dass dieser Isolierfilm der Oxidhalbleiterschicht 716 näher ist als der Isolierfilm mit einer hohen Barriereeigenschaft. Dann wird der Isolierfilm mit einer hohen Barriereeigenschaft derart ausgebildet, dass er sich mit den leitenden Filmen 719 und 720 und der Oxidhalbleiterschicht 716 überlappt, wobei dazwischen der Isolierfilm mit einem geringen Anteil an Stickstoff angeordnet ist. Wenn der Isolierfilm mit einer hohen Barriereeigenschaft verwendet wird, kann verhindert werden, dass Fremdstoffe wie z. B. Feuchtigkeit und Wasserstoff in die Oxidhalbleiterschicht 716, den Gate-Isolierfilm 721 oder die Grenzfläche zwischen der Oxidhalbleiterschicht 716 und einem anderen Isolierfilm bzw. die Nachbarschaft derselben eintreten. Außerdem wird der Isolierfilm mit einem geringen Anteil an Stickstoff wie z. B. ein Siliziumoxidfilm oder ein Siliziumoxynitridfilm derart ausgebildet, dass er in Kontakt mit der Oxidhalbleiterschicht 716 steht, so dass ein direkter Kontakt zwischen dem Isolierfilm aus einem Material mit einer hohen Barriereeigenschaft und der Oxidhalbleiterschicht 716 verhindert werden kann.
Hier weist der Gate-Isolierfilm 721 eine Struktur auf, bei der ein durch ein Sputtern ausgebildeter und 100 nm dicker Siliziumnitridfilm über einem durch ein Sputtern ausgebildeten und 200 nm dicken Siliziumoxidfilm gestapelt ist. Die Substrattemperatur während der Filmausbildung kann von Raumtemperatur bis 300°C betragen und ist hier 100°C.
Nachdem der Gate-Isolierfilm 721 ausgebildet worden ist, kann eine Wärmebehandlung durchgeführt werden. Die Wärmebehandlung wird in einer Stickstoffatmosphäre, ultratrockener Luft oder einer Edelgasatmosphäre (z. B. Argon oder Helium) bevorzugt bei 200°C bis 400°C, und zum Beispiel 250°C bis 350°C durchgeführt. Vorzugsweise liegt der Wassergehalt in dem Gas bei 20 ppm oder weniger, bevorzugt bei 1 ppm oder weniger, stärker bevorzugt bei 10 ppb oder weniger. Hier wird eine Wärmebehandlung zum Beispiel bei 250°C eine Stunde lang in einer Stickstoffatmosphäre durchgeführt. Alternativ kann eine RTA-Behandlung vor der Ausbildung der leitenden Filme 719 und 720 für eine kurze Zeitdauer bei einer hohen Temperatur auf eine ähnliche Weise, wie die Wärmebehandlung der Oxidhalbleiterschicht für eine Reduktion von Feuchtigkeit oder Wasserstoff, durchgeführt werden. Auch wenn Sauerstoffleerstellen in der Oxidhalbleiterschicht 716 durch die an der Oxidhalbleiterschicht 716 durchgeführte vorausgehende Wärmebehandlung erzeugt werden, wird der Oxidhalbleiterschicht 716 Sauerstoff von dem Gate-Isolierfilm 721 durch Durchführen der Wärmebehandlung nach der Ausbildung des Sauerstoff enthaltenden Gate-Isolierfilms 721 zugeführt. Durch die Zufuhr von Sauerstoff zu der Oxidhalbleiterschicht 716 können als Donatoren dienende Sauerstoffleerstellen in der Oxidhalbleiterschicht 716 reduziert werden und die stöchiometrische Zusammensetzung kann erfüllt werden. Es ist zu bevorzugen, dass der Anteil an Sauerstoff in der Oxidhalbleiterschicht 716 höher als derjenige in der stöchiometrischen Zusammensetzung ist. Daraus resultiert, dass die Oxidhalbleiterschicht 716 im Wesentlichen intrinsisch sein kann und eine Variation in den elektrischen Eigenschaften des Transistors aufgrund von Sauerstoffleerstellen reduziert werden kann, wodurch die elektrischen Eigenschaften verbessert werden können. Hinsichtlich des Timings dieser Wärmebehandlung wird keine besondere Beschränkung vorgegeben, solange sie nach der Ausbildung des Gate-Isolierfilms 721 erfolgt. Wenn diese Wärmebehandlung als ein anderer Schritt wie z. B. eine Wärmebehandlung bei der Ausbildung eines Harzfilms oder eine Wärmebehandlung zum Vermindern des Widerstands eines transparenten leitenden Films dient, kann die Oxidhalbleiterschicht 716 im Wesentlichen intrinsisch sein, ohne die Anzahl der Schritte zu erhöhen.
Des Weiteren können als Donatoren dienende Sauerstoffleerstellen in der Oxidhalbleiterschicht 716 reduziert werden, indem die Oxidhalbleiterschicht 716 einer Wärmebehandlung in einer Sauerstoffatmosphäre unterzogen wird, so dass Sauerstoff zu dem Oxidhalbleiter hinzugefügt wird. Die Wärmebehandlung wird bei einer Temperatur von zum Beispiel höher als oder gleich 100°C und niedriger als 350°C, bevorzugt höher als oder gleich 150°C und niedriger als 250°C durchgeführt. Vorzugsweise enthält ein für die Wärmebehandlung in einer Sauerstoffatmosphäre verwendetes Sauerstoffgas kein/keinen Wasser, Wasserstoff oder dergleichen. Alternativ liegt die Reinheit des Sauerstoffgases, das in die Wärmebehandlungseinrichtung eingeführt wird, bei 6N (99,9999%) oder höher, bevorzugt 7N (99,99999%) oder höher (d. h. die Konzentration der Fremdstoffe in dem Sauerstoffgas liegt bei 1 ppm oder niedriger, bevorzugt bei 0,1 ppm oder niedriger).
Alternativ kann Sauerstoff zu der Oxidhalbleiterschicht 716 durch eine Ionenimplantation, eine Ionendotierung oder dergleichen hinzugefügt werden, so dass als Donatoren dienende Sauerstoffleerstellen reduziert werden. Zum Beispiel kann ein durch eine Mikrowelle von 2,45 GHz in einen Plasmazustand versetzter Sauerstoff zu der Oxidhalbleiterschicht 716 hinzugefügt werden.
Die Gate-Elektrode 722 und der leitende Film 723 können derart ausgebildet werden, dass ein leitender Film über dem Gate-Isolierfilm 721 ausgebildet und anschließend durch ein Ätzen verarbeitet wird. Die Gate-Elektrode 722 und der leitende Film 723 können unter Verwendung eines Materials ausgebildet werden, das denjenigen für die Gate-Elektrode 707 und die leitenden Filme 719 und 720 ähnlich ist.
Die Dicke der Gate-Elektrode 722 und des leitenden Films 723 beträgt 10 nm bis 400 nm, bevorzugt 100 nm bis 200 nm. Nachdem hier ein 150 nm Gate-Elektrode durch dicker leitender Film für die ein Sputtern unter Verwendung eines Wolframtargets ausgebildet worden ist, wird der leitende Film durch ein Ätzen zu einer gewünschten Form verarbeitet, so dass die Gate-Elektrode 722 und der leitende Film 723 ausgebildet werden. Es sei angemerkt, dass eine Fotolackmaske durch ein Tintenstrahlverfahren ausgebildet werden kann. Ausbildung der Fotolackmaske durch ein Tintenstrahlverfahren braucht keine Fotomaske, wodurch die Herstellungskosten reduziert werden können.
Durch den oben beschriebenen Prozess wird der Transistor 101 ausgebildet.
Es sei angemerkt, dass der Transistor 101 nicht auf einen Transistor beschränkt ist, bei dem ein Kanal in einer Oxidhalbleiterschicht gebildet ist, und ein Transistor sein kann, der ein Halbleitermaterial, das eine größere Bandlücke und niedrigere intrinsische Ladungsträgerdichte als Silizium hat, in einem Kanalbildungsbereich enthält. Beispiele für ein derartiges Halbleitermaterial sind, neben einem Oxidhalbleiter, Siliziumcarbid und Galliumnitrid. Mit einem Kanalbildungsbereich, der ein derartiges Halbleitermaterial enthält, kann ein Transistor mit einem äußerst kleinen Aus-Strom erhalten werden.
Es sei angemerkt, dass ein Teil, wo der leitende Film 719 und der leitende Film 723 einander überlappen, wobei dazwischen der Gate-Isolierfilm 721 vorgesehen ist, dem Kondensator 104 entspricht.
Zwar wird der Transistor 101 als ein Transistor mit einem einzelnen Gate beschrieben, aber es ist möglich, wenn nötig, einen Transistor mit einer Vielzahl von Gates herzustellen, der eine Vielzahl von elektrisch miteinander verbundenen Gate-Elektroden aufweist und somit eine Vielzahl von Kanalbildungsbereichen aufweist.
Es sei angemerkt, dass ein Isolierfilm, der in Kontakt mit der Oxidhalbleiterschicht 716 steht (und dem Gate-Isolierfilm 721 entspricht), unter Verwendung eines isolierenden Materials ausgebildet werden kann, das ein Element der Gruppe 13 und Sauerstoff enthält. Viele Oxidhalbleitermaterialien enthalten ein Element der Gruppe 13 und ein isolierendes Material, das ein Element der Gruppe 13 enthält, ist mit einem Oxidhalbleiter kompatibel. Infolgedessen kann dann, wenn ein isolierendes Material, das ein Element der Gruppe 13 enthält, für den Isolierfilm verwendet wird, der in Kontakt mit der Oxidhalbleiterschicht steht, der Zustand der Grenzfläche zwischen der Oxidhalbleiterschicht und dem Isolierfilm vorteilhaft aufrechterhalten werden.
Ein isolierendes Material, das ein Element der Gruppe 13 enthält, ist ein isolierendes Material, das ein oder mehrere Elemente der Gruppe 13 des Periodensystems enthält. Beispiele für das isolierende Material, das ein Element der Gruppe 13 enthält, sind Galliumoxid, Aluminiumoxid, Aluminiumgalliumoxid und Galliumaluminiumoxid. Hier bedeutet Aluminiumgalliumoxid ein Material, dessen Aluminiumgehalt in Atomprozent größer als der Galliumgehalt ist. Galliumaluminiumoxid bedeutet ein Material, dessen Galliumgehalt in Atomprozent größer als oder gleich dem Aluminiumgehalt ist.
Wenn zum Beispiel ein Galliumoxid enthaltendes Material für einen Isolierfilm, der in Kontakt mit einer Gallium enthaltenden Oxidhalbleiterschicht steht, verwendet wird, können Eigenschaften an der Grenzfläche zwischen der Oxidhalbleiterschicht und dem Isolierfilm vorteilhaft aufrechterhalten werden. Zum Beispiel werden die Oxidhalbleiterschicht und ein Galliumoxid enthaltender Isolierfilm in Kontakt miteinander vorgesehen, so dass eine Anhäufung von Wasserstoff an der Grenzfläche zwischen der Oxidhalbleiteschicht und dem Isolierfilm reduziert werden kann. Es sei angemerkt, dass ein ähnlicher Effekt erhalten werden kann, wenn in einem Isolierfilm ein Element verwendet wird, das zu derselben Gruppe gehört wie ein Element, das ein Bestandteil des Oxidhalbleiters ist. Zum Beispiel ist es auch effektiv, einen Isolierfilm unter Verwendung eines Aluminiumoxid enthaltenden Materials zu bilden. Es sei angemerkt, dass es unwahrscheinlich ist, dass Wasser in Aluminiumoxid eindringt. Deshalb wird vorzugsweise ein Aluminiumoxid enthaltendes Material verwendet, um zu verhindern, dass Wasser in die Oxidhalbleiterschicht eintritt.
Der Isolierfilm, der in Kontakt mit der Oxidhalbleiterschicht 716 steht, enthält vorzugsweise Sauerstoff in einem Anteil, der größer als derjenige in der stöchiometrischen Zusammensetzung ist, indem eine Wärmbehandlung in einer Sauerstoffatmosphäre, eine Sauerstoffdotierung oder dergleichen durchgeführt wird. Eine Sauerstoffdotierung ist das Hinzufügen von Sauerstoff zu einem Bulk. Es sei angemerkt, dass der Begriff „Bulk” verwendet wird, um deutlich zu machen, dass der Sauerstoff nicht nur zu einer Oberfläche eines Dünnfilms hinzugefügt wird, sondern auch zu dem Inneren des Dünnfilms hinzugefügt wird. Außerdem umfasst der Begriff „Sauerstoffdotierung” eine Sauerstoffplasmadotierung, in der ein zu Plasma gemachter Sauerstoff zu einem Bulk hinzugefügt wird. Die Sauerstoffdotierung kann durch eine Ionenimplantierung oder eine Ionendotierung durchgeführt werden.
In dem Fall, in dem zum Beispiel der Isolierfilm, der in Kontakt mit der Oxidhalbleiterschicht 716 steht, unter Verwendung von Galliumoxid ausgebildet wird, kann die Zusammensetzung des Galliumoxids durch eine Wärmebehandlung in einer Sauerstoffatmosphäre oder durch eine Sauerstoffdotierung auf Ga₂O_X (X = 3 + α, 0 < α < 1) eingestellt werden.
In dem Fall, in dem der Isolierfilm, der in Kontakt mit der Oxidhalbleiterschicht 716 steht, unter Verwendung von Aluminiumoxid ausgebildet wird, kann die Zusammensetzung des Aluminiumoxids durch eine Wärmebehandlung in einer Sauerstoffatmosphäre oder durch eine Sauerstoffdotierung auf Al₂O_X (X = 3 + α, 0 < α < 1) eingestellt werden.
In dem Fall, in dem der Isolierfilm, der in Kontakt mit der Oxidhalbleiterschicht 716 steht, unter Verwendung von Galliumaluminiumoxid (Aluminiumgalliumoxid) ausgebildet wird, kann die Zusammensetzung des Galliumaluminiumoxids (Aluminiumgalliumoxids) durch eine Wärmebehandlung in einer Sauerstoffatmosphäre oder durch eine Sauerstoffdotierung auf Ga_XAl_2-XO_3+α (0 < X < 2, 0 < α < 1) eingestellt werden.
Durch eine Sauerstoffdotierung kann ein Isolierfilm ausgebildet werden, der einen Bereich aufweist, in dem der Anteil an Sauerstoff größer als derjenige in der stöchiometrischen Zusammensetzung ist. Wenn der Isolierfilm, der einen derartigen Bereich aufweist, in Kontakt mit der Oxidhalbleiterschicht steht, wird überschüssiger Sauerstoff in dem Isolierfilm der Oxidhalbleiterschicht zugeführt, und Sauerstoffdefekte in der Oxidhalbleiterschicht oder an der Grenzfläche zwischen der Oxidhalbleiterschicht und dem Isolierfilm werden reduziert. Die Oxidhalbleiterschicht kann also ein intrinsischer oder im Wesentlichen intrinsischer Oxidhalbleiter sein.
Es sei angemerkt, dass der Isolierfilm, der einen Bereich aufweist, in dem der Anteil an Sauerstoff größer als derjenige in der stöchiometrischen Zusammensetzung ist, entweder als der Isolierfilm, der über der Oxidhalbleiterschicht 716 angeordnet ist, oder als der Isolierfilm, der unter der Oxidhalbleiterschicht 716 angeordnet ist, verwendet werden kann; wobei beide dieser Isolierfilme in Kontakt mit der Oxidhalbleiterschicht 716 stehen. Vorzugsweise wird jedoch ein derartiger Isolierfilm für beide Isolierfilme verwendet, die in Kontakt mit der Oxidhalbleiterschicht 716 stehen. Der oben genannte Effekt kann durch eine Struktur verstärkt werden, bei der die Isolierfilme, die jeweils einen Bereich aufweisen, in dem der Anteil an Sauerstoff größer als derjenige in der stöchiometrischen Zusammensetzung ist, als Isolierfilme verwendet werden, die über und unter den Isolierfilmen, die in Kontakt mit der Oxidhalbleiterschicht 716 stehen, angeordnet sind, wobei die Oxidhalbleiterschicht 716 zwischen den Isolierfilmen angeordnet ist.
Die Isolierfilme über und unter der Oxidhalbleiterschicht 716 können dasselbe Element oder unterschiedliche Elemente als Bestandteil enthalten. Zum Beispiel können die Isolierfilme über und unter der Oxidhalbleiterschicht 716 beide unter Verwendung von Galliumoxid ausgebildet werden, dessen Zusammensetzung Ga₂O_X (X = 3 + α, 0 < α < 1) ist. Alternativ kann einer dieser Isolierfilme unter Verwendung von Galliumoxid ausgebildet werden, dessen Zusammensetzung Ga₂O_X (X = 3 + α, 0 < α < 1) ist, und der andere Isolierfilm kann unter Verwendung von Aluminiumoxid ausgebildet werden, dessen Zusammensetzung Al₂O_X (X = 3 + α, 0 < α < 1) ist.
Der Isolierfilm, der in Kontakt mit der Oxidhalbleiterschicht 716 steht, kann ein Stapel aus Isolierfilmen sein, die jeweils einen Bereich aufweisen, in dem der Anteil an Sauerstoff größer als derjenige in der stöchiometrischen Zusammensetzung ist. Zum Beispiel kann der Isolierfilm über der Oxidhalbleiterschicht 716 wie folgt ausgebildet werden: ein Galliumoxid, dessen Zusammensetzung Ga₂O_X (X = 3 + α, 0 < α < 1) ist, wird ausgebildet, und ein Galliumaluminiumoxid (Aluminiumgalliumoxid), dessen Zusammensetzung Ga_XAl_2-XO_3+α (0 < X < 2, 0 < α < 1) ist, wird darüber ausgebildet. Es sei angemerkt, dass es möglich ist, dass der Isolierfilm unter der Oxidhalbleiterschicht 716 oder beide Isolierfilme über und unter der Oxidhalbleiterschicht 716 ein Stapel von Isolierfilmen sein kann/können, die jeweils einen Bereich aufweisen, in dem der Anteil an Sauerstoff größer als derjenige in der stöchiometrischen Zusammensetzung ist.
Dann wird wie in 5C gezeigt ein Isolierfilm 724 derart ausgebildet, dass er den Gate-Isolierfilm 721, den leitenden Film 723 und die Gate-Elektrode 722 bedeckt. Der Isolierfilm 724 kann durch ein physikalisches Gasphasenabscheidungs-(physical vapor deposition: PVD)Verfahren, ein CVD oder dergleichen ausgebildet werden. Der Isolierfilm 724 kann unter Verwendung eines Materials ausgebildet werden, das ein anorganisches isolierendes Material wie z. B. Siliziumoxid, Siliziumoxynitrid, Siliziumnitrid, Hafniumoxid, Galliumoxid oder Aluminiumoxid enthält. Es sei angemerkt, dass für den Isolierfilm 724 vorzugsweise ein Material mit einer niedrigen dielektrischen Konstante oder eine Struktur mit einer niedrigen dielektrischen Konstante (z. B. eine poröse Struktur) verwendet wird. Wenn die dielektrische Konstante des Isolierfilms 724 vermindert wird, kann eine zwischen Leitungen oder Elektroden erzeugte parasitäre Kapazität reduziert werden, woraus eine höhere Betriebsgeschwindigkeit resultiert. Der Isolierfilm 724 weist hier eine einschichtige Struktur auf; alternativ kann der Isolierfilm 724 eine gestapelte Struktur mit zwei oder mehr Schichten aufweisen.
Anschließend wird eine Öffnung 725 in dem Gate-Isolierfilm 721 und in dem Isolierfilm 724 ausgebildet, so dass ein Teil des leitenden Films 720 freigelegt wird. Danach wird eine Leitung 726, die in der Öffnung 725 in Kontakt mit dem leitenden Film 720 steht, über dem Isolierfilm 724 ausgebildet.
Die Leitung 726 wird so ausgebildet, dass ein leitender Film durch ein PVD oder ein CVD ausgebildet wird und dann durch ein Ätzen verarbeitet wird, Beispiele für ein Material für den leitenden Film sind ein Element, das aus Aluminium, Chrom, Kupfer, Tantal, Titan, Molybdän und Wolfram ausgewählt wird, und eine Legierung, die eines dieser Elemente als eine Komponente enthält. Ein oder mehrere Materialien, die aus Mangan, Magnesium, Zirkonium, Beryllium, Neodym und Scandium ausgewählt werden, können verwendet werden.
Insbesondere kann zum Beispiel die Leitung 726 so ausgebildet werden, dass ein dünner Titanfilm (mit einer Dicke von ca. 5 nm) in einem Bereich einschließlich der Öffnung 725 des Isolierfilms 724 durch ein PVD ausgebildet wird, und dass dann ein Aluminiumfilm derart ausgebildet wird, dass die Öffnung 725 damit gefüllt wird. Dabei weist der durch ein PVD ausgebildete Titanfilm eine Funktion zum Reduzieren eines Oxidfilms (z. B. eines natürlichen Oxidfilms) auf, der auf einer Oberfläche ausgebildet ist, wo der Titanfilm ausgebildet wird, um den Kontaktwiderstand mit einer unteren Elektrode (hier mit dem leitenden Film 720) zu vermindern. Außerdem können Buckel im Aluminiumfilm verhindert werden. Ein Kupferfilm kann auch durch ein Plattierverfahren ausgebildet werden, nachdem der Barrierefilm aus Titan, Titannitrid oder dergleichen ausgebildet worden ist.
Dann wird ein Isolierfilm 727 ausgebildet, um die Leitung 726 zu bedecken. Durch die Reihe von Schritten kann die Speicherzelle 100 in 2C hergestellt werden.
Es sei angemerkt, dass in dem Herstellungsverfahren die leitenden Filme 719 und 720, die als Source- und Drain-Elektroden fungieren, nach der Ausbildung der Oxidhalbleiterschicht 716 ausgebildet werden. Daher sind wie in 5B gezeigt in dem durch das Herstellungsverfahren erhaltenen Transistor 101 die leitenden Filme 719 und 720 über der Oxidhalbleiterschicht 716 ausgebildet. Alternativ können in dem Transistor 101 die leitenden Filme, die als die Source- und Drain-Elektroden fungieren, unter der Oxidhalbleiterschicht 716, d. h. zwischen der Oxidhalbleiterschicht 716 und den Isolierfilmen 712 und 713 ausgebildet werden.
6 zeigt eine Querschnittansicht des Transistors 101, in dem die leitenden Filme 719 und 720, die als die Source- und Drain-Elektroden fungieren, zwischen der Oxidhalbleiterschicht 716 und den Isolierfilmen 712 und 713 vorgesehen sind. Der in 6 gezeigte Transistor 101 kann erhalten werden, indem die leitenden Filme 719 und 720 nach der Ausbildung des Isolierfilms 713 ausgebildet werden und dann die Oxidhalbleiterschicht 716 ausgebildet wird.
<Strukturbeispiel für Logikschaltungsabschnitt 12>
Der Logikschaltungsabschnitt 12 beinhaltet eine Vielzahl von Logikelementen und Leitungen zwischen den Logikelementen. Durch Ändern einer Funktion eines Logikelements kann eine Funktion des Logikschaltungsabschnitts 12 verändert werden. Ferner kann durch Ändern einer elektrischen Verbindungsbeziehung der Leitungen zwischen den Logikelementen kann eine Funktion des Logikschaltungsabschnitts 12 verändert werden.
Das Logikelement wird beispielsweise aus einer Lookup-Tabelle (LUT) und einem Multiplexer gebildet. Durch Einstellen bestimmter Konfigurationsdaten in einem Speicherelement, das Daten der Lookup-Tabelle speichert, kann eine Funktion des Logikelements spezifiziert werden. Außerdem kann durch Einstellen bestimmter Konfigurationsdaten in einem Speicherelement, das Daten über Auswahl eines Signals, das in den Multiplexer eingegeben wird, speichert, eine Funktion des Logikelements spezifiziert werden.
Die Leitungen zwischen den Logikelementen werden beispielsweise aus einem Verbindungsschalter gebildet, der eine Vielzahl von Eingangsanschlüssen und Ausgangsanschlüssen beinhaltet (ein Verbindungsschalter, der zwischen einer Vielzahl von Logikelementen und einer weiteren Vielzahl von Logikelementen vorgesehen ist und bestimmt, in welches Logikelement der letzteren Vielzahl von Logikelementen ein Ausgangssignal aus jedem der ersteren Vielzahl von Logikelementen eingegeben wird). Die elektrische Verbindungsbeziehung der Leitungen zwischen den Logikelementen kann festgelegt werden, indem bestimmte Konfigurationsdaten in einem Speicherelement, das Daten über den Einschalt-/Ausschaltzustand des Verbindungsschalters speichert, festgesetzt werden.
Der Verbindungsschalter kann unter Verwendung einer der Schaltungen, die in 2B bis 2E gezeigt sind, ausgebildet werden. Beispielsweise kann der Verbindungsschalter ein in 9 gezeigter Schalter 600 sein.
<Strukturbeispiel für Schalter 600>
Der Schalter 600 steuert die Verbindung zwischen einem Logikelement 612 und einem Logikelement 618 in dem Logikschaltungsabschnitt 12. Das Logikelement 612 in 9 beinhaltet eine Lookup-Tabelle 613, ein Flipflop 614 und eine UND-Schaltung 615. Das Logikelement 618 in 9 beinhaltet eine Lookup-Tabelle 619, ein Flipflop 620 und eine UND-Schaltung 621.
Der Schalter 600 besteht aus einer Schaltung mit drei Gruppen, die je einen ersten Transistor, einen zweiten Transistor und einen dritten Transistor beinhalten. Für den ersten Transistor wird ein Halbleitermaterial verwendet, das eine größere Bandlücke und niedrigere intrinsische Ladungsträgerdichte als Silizium hat. Hier wird ein Oxidhalbleiter für einen Kanalbildungsbereich des ersten Transistors verwendet. Andererseits ist jeder der zweiten und dritten Transistoren vorzugsweise ein Transistor, bei dem beispielsweise ein Halbleitermaterial wie z. B. Silizium für einen Kanalbildungsbereich verwendet wird und der somit mit einer höheren Geschwindigkeit als der erste Transistor betrieben werden kann. Hierbei sind die zweiten und dritten Transistoren n-Kanal Transistoren.
Wie in 9 gezeigt ist, beinhaltet der Schalter 600 insbesondere erste Transistoren 601a, 601b und 601c, zweite Transistoren 602a, 602b und 602c, und dritte Transistoren 608a, 608b und 608c. Gates der ersten Transistoren 601a, 601b und 601c sind elektrisch mit Leitungen 606a, 606b bzw. 606c verbunden. Ein Schreibsignal wird in die Leitungen 606a bis 606c eingegeben. Sources der ersten Transistoren 601a bis 601c sind elektrisch mit einer gemeinsamen Leitung 607 verbunden. Ein Schreibdatensignal wird in die Leitung 607 eingegeben. Drains der ersten Transistoren 601a, 601b und 601c sind elektrisch mit Gates der zweiten Transistoren 602a, 602b bzw. 602c verbunden. Drains der zweiten Transistoren 602a, 602b und 602c sind elektrisch mit Sources der dritten Transistoren 608a, 608b bzw. 608c verbunden. Daher sind die zweiten Transistoren 602a, 602b und 602c elektrisch in Serie mit den dritten Transistoren 608a, 608b bzw. 608c verbunden. Drains der dritten Transistoren 608a bis 608c sind miteinander verbunden. Die Sources der zweiten Transistoren 602a bis 602c sind elektrisch über eine Leitung 610 mit einem Ausgangsanschluss des Logikelements 612 verbunden. Die Drains der dritten Transistoren 608a bis 608c sind elektrisch über eine Leitung 611 mit einem Eingangsanschluss des Logikelements 618 verbunden. Hierbei werden Stellen, wo die Drains der ersten Transistoren 601a, 601b und 601c elektrisch mit den jeweiligen Gates der zweiten Transistoren 602a, 602b und 602c verbunden sind, als Knoten 603a, 603b und 603c bezeichnet. Konfigurationsdaten können bei den Knoten 603a bis 603c gespeichert werden.
Auf diese Weise besteht der Schalter 600 in 9 aus drei Gruppen 630, 631 und 632, die je die ersten, zweiten und dritten Transistoren beinhalten.
Das Logikelement 612 gibt ein Signal an die Leitung 610 aus. Dann wird das Signal der Leitung 611 über den Schalter 600 zugeführt und in das Logikelement 618 eingegeben.
Wenn das Potential einer der Leitungen 606a bis 606c hoch (High), d. h. auf „H” eingestellt wird und ein Potential, das „H” oder niedrig (Low) „L” entspricht, der Leitung 607 zugeführt wird, kann elektrische Ladung, die dem Potential der Leitung 607 entspricht, bei dem ausgewählten Knoten 603a, 603b oder 603c gespeichert werden. Es sei angemerkt, dass zu diesem Zeitpunkt vorzugsweise zumindest eine der Leitungen 610 und 611 auf „L” eingestellt wird.
Hier kann unter Verwendung von Transistoren mit äußerst kleinem Aus-Strom als die ersten Transistoren 601a bis 601c, die Menge an elektrischen Ladungen, die bei den Knoten 603a bis 603c gespeichert sind, aufrechterhalten werden, während die Leitungen 606a bis 606c auf „L” eingestellt sind. Das heißt, dass die eingegebenen Daten gespeichert werden können. Indem die Leitungen 606a bis 606c auf „L” eingestellt werden und eine der Leitungen 605a bis 605c auf „H” eingestellt wird, um den dritten Transistor 608a, 603b oder 608c, der dem ausgewählten Knoten entspricht, einzuschalten, wird der Einschalt-/Ausschaltzustand des Schalters 600 in Abhängigkeit von dem Einschalt-/Ausschaltzustand des zweiten Transistors 602a, 603b oder 602c, der der Menge der bei dem ausgewählten Knoten 603a, 603b oder 603c gespeicherten elektrischen Ladung entspricht, bestimmt. Mit anderen Worten: durch Auswählen einer der Leitungen 605a bis 605c kann der Einschalt-/Ausschaltzustand des Schalters 600 entsprechend der Menge der bei dem Knoten 603a, dem Knoten 603b oder dem Knoten 603c gespeicherten elektrischen Ladung augenblicklich geschaltet werden.
Hier werden die Mengen an den elektrischen Ladungen, die bei den Knoten 603a, 603b und 603c angesammelt sind, als Konfigurationsdaten gespeichert, so dass die Konfigurationsdaten durch Umschalten zwischen den Leitungen 605a, 605b und 605c geschaltet werden können.
Mit einer derartigen Struktur kann die Zeit zum Lesen der Daten aus einer eine Vielzahl von Konfigurationsdatenelementen speichernden Speichervorrichtung verkürzt werden. Infolgedessen kann der Logikschaltungsabschnitt 12 bereitgestellt werden, bei dem Konfigurationsdaten mit einer hohen Geschwindigkeit geschaltet werden können.
[Beispiel 1]
Eine Halbleitervorrichtung, die die programmierbare LSI nach einer Ausführungsform der vorliegenden Erfindung beinhaltet, kann für Anzeigevorrichtungen, PCs (Personal Computers) und Bildwiedergabegeräte mit Aufzeichnungsmedien (so beispielsweise Geräte, die den Inhalt von Aufzeichnungsmedien wie z. B. Digital Versatile Disc (DVDs) wiedergeben und Anzeigen zum Anzeigen der wiedergegebenen Bilder aufweisen) verwendet werden. Andere Beispiele für eine Halbleitervorrichtung, die die programmierbare LSI nach einer Ausführungsform der vorliegenden Erfindung beinhaltet, sind Mobiltelefone, Spielgeräte einschließlich tragbarer Spielgeräte, tragbare Informationsendgeräte, E-Book-Reader, Kameras wie z. B. Videokameras und digitale Fotokameras, Videobrillen (am Kopf getragene Anzeigegeräte), Navigationssysteme, Audiowiedergabegeräte (z. B. Kraftfahrzeug-Audiosysteme und digitale Audiowiedergabegeräte), Kopiergeräte, Faxgeräte, Drucker, Multifunktionsdrucker, Geldautomaten (automated teller machine: ATM) und Verkaufsautomaten.
Beispiele werden beschrieben, in denen eine Halbleitervorrichtung, die die programmierbare LSI nach einer Ausführungsform der vorliegenden Erfindung beinhaltet, auf ein tragbares elektronisches Gerät wie z. B. ein Mobiltelefon, ein Smartphone oder einen E-Book-Reader angewendet wird.
7 ist ein Blockdiagramm eines tragbaren elektronischen Geräts. Das tragbare elektronische Gerät in 7 beinhaltet eine HF-Schaltung 421, eine analoge Basisbandschaltung 422, eine digitale Basisbandschaltung 423, eine Batterie 424, eine Leistungsquellenschaltung 425, einen Anwendungsprozessor 426, einen Flash-Speicher 430, einen Displayregler 431, eine Speicherschaltung 432, ein Display 433, einen Touchsensor 439, eine Audioschaltung 437, eine Tastatur 438 und dergleichen. Das Display 433 beinhaltet einen Anzeigeabschnitt 434, einen Source-Treiber 435 und einen Gate-Treiber 436. Der Anwendungsprozessor 436 beinhaltet einen CPU 427, einen DSP 428 und eine Schnittstelle 429. Durch Anwenden der vorstehenden programmierbaren LSI auf den CPU 427 kann Verzögerung des Betriebs unterbunden werden, und der Leistungsverbrauch kann verringert werden.
8 ist ein Blockdiagramm eines E-Book-Readers. Der E-Book-Reader beinhaltet eine Batterie 451, eine Leistungsquellenschaltung 452, einen Mikroprozessor 453, einen Flash-Speicher 454, eine Audioschaltung 455, eine Tastatur 456, eine Speicherschaltung 457, einen Touchscreen 458, ein Display 459 und einen Displayregler 460. Durch Anwenden der vorstehenden programmierbaren LSI auf den Mikroprozessor 453 kann Verzögerung des Betriebs unterbunden werden, und der Leistungsverbrauch kann verringert werden.
Diese Anmeldung basiert auf der japanischen Patentanmeldung mit der Seriennr. 2012-102014 , eingereicht beim japanischen Patentamt am 27. April 2012, deren gesamter Inhalt hiermit zum Gegenstand der vorliegenden Offenlegung gemacht ist.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

JP 10-285014 [0008]
JP 2012-102014 [0174]

Claims

Halbleitervorrichtung, die umfasst: eine programmierbare LSI, die einen Logikschaltungsabschnitt umfasst; und einen Kompilierer, der konfiguriert ist, einen Zeitplan und eine Vielzahl von Konfigurationsdatenelementen zu erzeugen, wobei der Kompilierer konfiguriert ist, unabhängig und gleichzeitig basierend auf dem Zeitplan die Vielzahl von Konfigurationsdatenelementen in der programmierbaren LSI zu speichern und eine Konfiguration des Logikschaltungsabschnitts gemäß jedem der Vielzahl von Konfigurationsdatenelementen zu rekonfigurieren.
Halbleitervorrichtung nach Anspruch 1, wobei die programmierbare LSI ferner eine Bankgruppe umfasst, und wobei die Bankgruppe konfiguriert ist, die Vielzahl von Konfigurationsdatenelementen zu speichern.
Halbleitervorrichtung, die umfasst: eine programmierbare LSI, die umfasst: einen Logikschaltungsabschnitt, der eine erste Konfiguration basierend auf ersten Konfigurationsdaten hat, und eine Bankgruppe, die zumindest eine erste Bank und eine zweite Bank umfasst, wobei die erste Bank zweite Konfigurationsdaten hält und die zweite Bank dritte Konfigurationsdaten hält; und einen Kompilierer, der konfiguriert ist, einen Zeitplan und eine Vielzahl von Konfigurationsdatenelementen zu erzeugen, wobei der Kompilierer konfiguriert ist, unabhängig und gleichzeitig basierend auf dem Zeitplan eines der Vielzahl von Konfigurationsdatenelementen in der ersten Bank zu speichern und die erste Konfiguration zu einer zweiten Konfiguration gemäß den dritten Konfigurationsdaten zu rekonfigurieren.
Halbleitervorrichtung nach Anspruch 2 oder 3, wobei die Bankgruppe eine Vielzahl von Speicherzellen umfasst, und wobei jede der Speicherzellen eine Eingangsbitleitung, eine Ausgangsbitleitung, eine Eingangswortleitung, eine Ausgangswortleitung, eine Bezugspotentialleitung, einen ersten Transistor, einen zweiten Transistor und einen dritten Transistor umfasst.
Halbleitervorrichtung nach Anspruch 4, wobei der erste Transistor ein Gate umfasst, das elektrisch mit der Eingangswortleitung verbunden ist, und eine Source und einen Drain umfasst, wobei eine/einer der Source und des Drains elektrisch mit der Eingangsbitleitung verbunden ist, wobei der zweite Transistor ein Gate umfasst, das elektrisch mit der/dem anderen der Source und des Drains des ersten Transistors verbunden ist, und eine Source und einen Drain umfasst, wobei eine/einer der Source und des Drains elektrisch mit der Bezugspotentialleitung verbunden ist, und wobei der dritte Transistor ein Gate umfasst, das elektrisch mit der Ausgangswortleitung verbunden ist, und eine Source und einen Drain umfasst, wobei eine/einer der Source und des Drains elektrisch mit der/dem anderen der Source und des Drains des zweiten Transistors verbunden ist und die/der andere der Source und des Drains elektrisch mit der Ausgangsbitleitung verbunden ist.
Halbleitervorrichtung nach Anspruch 4, die ferner einen Kondensator umfasst, wobei der erste Transistor ein Gate umfasst, das elektrisch mit der Eingangswortleitung verbunden ist, und eine Source und einen Drain umfasst, wobei eine/einer der Source und des Drains elektrisch mit der Eingangsbitleitung verbunden ist, wobei der zweite Transistor ein Gate umfasst, das elektrisch mit der/dem anderen der Source und des Drains des ersten Transistors und einer eines Paars von Elektroden des Kondensators verbunden ist, und eine Source und einen Drain umfasst, wobei eine/einer der Source und des Drains elektrisch mit der Bezugspotentialleitung verbunden ist, und wobei der dritte Transistor ein Gate umfasst, das elektrisch mit der Ausgangswortleitung verbunden ist, und eine Source und einen Drain umfasst, wobei eine/einer der Source und des Drains elektrisch mit der/dem anderen der Source und des Drains des zweiten Transistors verbunden ist und die/der andere der Source und des Drains elektrisch mit der Ausgangsbitleitung verbunden ist.
Halbleitervorrichtung nach Anspruch 4, wobei der erste Transistor ein Gate umfasst, das elektrisch mit der Eingangswortleitung verbunden ist, und eine Source und einen Drain umfasst, wobei eine/einer der Source und des Drains elektrisch mit der Eingangsbitleitung verbunden ist, wobei der zweite Transistor ein Gate umfasst, das elektrisch mit der Ausgangswortleitung verbunden ist, und eine Source und einen Drain umfasst, wobei eine/einer der Source und des Drains elektrisch mit der Bezugspotentialleitung verbunden ist, und wobei der dritte Transistor ein Gate umfasst, das elektrisch mit der/dem anderen der Source und des Drains des ersten Transistors verbunden ist, und eine Source und einen Drain umfasst, wobei eine/einer der Source und des Drains elektrisch mit der/dem anderen der Source und des Drains des zweiten Transistors verbunden ist und die/der andere der Source und des Drains elektrisch mit der Ausgangsbitleitung verbunden ist.
Halbleitervorrichtung nach Anspruch 4, die ferner einen Kondensator umfasst, wobei der erste Transistor ein Gate umfasst, das elektrisch mit der Eingangswortleitung verbunden ist, und eine Source und einen Drain umfasst, wobei eine/einer der Source und des Drains elektrisch mit der Eingangsbitleitung verbunden ist, wobei der zweite Transistor ein Gate umfasst, das elektrisch mit der Ausgangswortleitung verbunden ist, und eine Source und einen Drain umfasst, wobei eine/einer der Source und des Drains elektrisch mit der Bezugspotentialleitung verbunden ist, und wobei der dritte Transistor ein Gate umfasst, das elektrisch mit der/dem anderen der Source und des Drains des ersten Transistors und einer eines Paars von Elektroden des Kondensators verbunden ist, und eine Source und einen Drain umfasst, wobei eine/einer der Source und des Drains elektrisch mit der/dem anderen der Source und des Drains des zweiten Transistors verbunden ist und die/der andere der Source und des Drains elektrisch mit der Ausgangsbitleitung verbunden ist.
Halbleitervorrichtung nach Anspruch 4, wobei zumindest einer des ersten Transistors, des zweiten Transistors und des dritten Transistors eine Oxidhalbleiterschicht mit einem Kanal umfasst.
Halbleitervorrichtung nach Anspruch 4, wobei jede der Speicherzellen konfiguriert ist, multi-Bit Daten zu speichern.
Ansteuerverfahren für eine Halbleitervorrichtung, die einen Kompilierer und eine programmierbare LSI, die einen Logikschaltungsabschnitt beinhaltet, umfasst, wobei das Ansteuerverfahren die folgenden Schritte umfasst: Erzeugen eines Zeitplans und einer Vielzahl von Konfigurationsdatenelementen; und Durchführen von Speichern der Konfigurationsdaten in der programmierbaren LSI und Rekonfiguration einer Konfiguration des Logikschaltungsabschnitts gemäß jedem der Vielzahl von Konfigurationsdatenelementen unabhängig und gleichzeitig basierend auf dem Zeitplan.
Ansteuerverfahren nach Anspruch 11, wobei die programmierbare LSI ferner eine Bankgruppe umfasst, und wobei die Bankgruppe konfiguriert ist, die Vielzahl von Konfigurationsdatenelementen zu speichern.
Ansteuerverfahren nach Anspruch 12, wobei die Bankgruppe eine Vielzahl von Speicherzellen umfasst, und wobei jede der Speicherzellen eine Eingangsbitleitung, eine Ausgangsbitleitung, eine Eingangswortleitung, eine Ausgangswortleitung, eine Bezugspotentialleitung, einen ersten Transistor, einen zweiten Transistor und einen dritten Transistor umfasst.
Ansteuerverfahren nach Anspruch 13, wobei der erste Transistor ein Gate umfasst, das elektrisch mit der Eingangswortleitung verbunden ist, und eine Source und einen Drain umfasst, wobei eine/einer der Source und des Drains elektrisch mit der Eingangsbitleitung verbunden ist, wobei der zweite Transistor ein Gate umfasst, das elektrisch mit der/dem anderen der Source und des Drains des ersten Transistors verbunden ist, und eine Source und einen Drain umfasst, wobei eine/einer der Source und des Drains elektrisch mit der Bezugspotentialleitung verbunden ist, und wobei der dritte Transistor ein Gate umfasst, das elektrisch mit der Ausgangswortleitung verbunden ist, und eine Source und einen Drain umfasst, wobei eine/einer der Source und des Drains elektrisch mit der/dem anderen der Source und des Drains des zweiten Transistors verbunden ist und die/der andere der Source und des Drains elektrisch mit der Ausgangsbitleitung verbunden ist.
Ansteuerverfahren nach Anspruch 13, wobei die Halbleitervorrichtung ferner einen Kondensator umfasst, wobei der erste Transistor ein Gate umfasst, das elektrisch mit der Eingangswortleitung verbunden ist, und eine Source und einen Drain umfasst, wobei eine/einer der Source und des Drains elektrisch mit der Eingangsbitleitung verbunden ist, wobei der zweite Transistor ein Gate umfasst, das elektrisch mit der/dem anderen der Source und des Drains des ersten Transistors und einer eines Paars von Elektroden des Kondensators verbunden ist, und eine Source und einen Drain umfasst, wobei eine/einer der Source und des Drains elektrisch mit der Bezugspotentialleitung verbunden ist, und wobei der dritte Transistor ein Gate umfasst, das elektrisch mit der Ausgangswortleitung verbunden ist, und eine Source und einen Drain umfasst, wobei eine/einer der Source und des Drains elektrisch mit der/dem anderen der Source und des Drains des zweiten Transistors verbunden ist und die/der andere der Source und des Drains elektrisch mit der Ausgangsbitleitung verbunden ist.
Ansteuerverfahren nach Anspruch 13, wobei der erste Transistor ein Gate umfasst, das elektrisch mit der Eingangswortleitung verbunden ist, und eine Source und einen Drain umfasst, wobei eine/einer der Source und des Drains elektrisch mit der Eingangsbitleitung verbunden ist, wobei der zweite Transistor ein Gate umfasst, das elektrisch mit der Ausgangswortleitung verbunden ist, und eine Source und einen Drain umfasst, wobei eine/einer der Source und des Drains elektrisch mit der Bezugspotentialleitung verbunden ist, und wobei der dritte Transistor ein Gate umfasst, das elektrisch mit der/dem anderen der Source und des Drains des ersten Transistors verbunden ist, und eine Source und einen Drain umfasst, wobei eine/einer der Source und des Drains elektrisch mit der/dem anderen der Source und des Drains des zweiten Transistors verbunden ist und die/der andere der Source und des Drains elektrisch mit der Ausgangsbitleitung verbunden ist.
Ansteuerverfahren nach Anspruch 13, wobei die Halbleitervorrichtung ferner einen Kondensator umfasst, wobei der erste Transistor ein Gate umfasst, das elektrisch mit der Eingangswortleitung verbunden ist, und eine Source und einen Drain umfasst, wobei eine/einer der Source und des Drains elektrisch mit der Eingangsbitleitung verbunden ist, wobei der zweite Transistor ein Gate umfasst, das elektrisch mit der Ausgangswortleitung verbunden ist, und eine Source und einen Drain umfasst, wobei eine/einer der Source und des Drains elektrisch mit der Bezugspotentialleitung verbunden ist, und wobei der dritte Transistor ein Gate umfasst, das elektrisch mit der/dem anderen der Source und des Drains des ersten Transistors und einer eines Paars von Elektroden des Kondensators verbunden ist, und eine Source und einen Drain umfasst, wobei eine/einer der Source und des Drains elektrisch mit der/dem anderen der Source und des Drains des zweiten Transistors verbunden ist und die/der andere der Source und des Drains elektrisch mit der Ausgangsbitleitung verbunden ist.
Ansteuerverfahren nach Anspruch 12, wobei zumindest einer des ersten Transistors, des zweiten Transistors und des dritten Transistors eine Oxidhalbleiterschicht mit einem Kanal umfasst.
Ansteuerverfahren nach Anspruch 12, wobei jede der Speicherzellen konfiguriert ist, multi-Bit Daten zu speichern.