JP6917168B2

JP6917168B2 - 半導体装置

Info

Publication number: JP6917168B2
Application number: JP2017055303A
Authority: JP
Inventors: 宗広上妻; 黒川　義元; 義元黒川
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2016-04-01
Filing date: 2017-03-22
Publication date: 2021-08-11
Anticipated expiration: 2037-03-22
Also published as: US20170288670A1; JP2017188881A; US10027324B2

Description

本発明の一態様は、半導体装置、電子部品、および電子機器に関する。

なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。

なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置（液晶表示装置、発光表示装置など）、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置および電子機器などは、半導体装置を有すると言える場合がある。

プログラマブルロジックデバイス（ＰＬＤ：ＰｒｏｇｒａｍｍａｂｌｅＬｏｇｉｃＤｅｖｉｃｅ）は、複数のプログラマブルロジックエレメント（ＰＬＥ：ＰｒｏｇｒａｍｍａｂｌｅＬｏｇｉｃＥｌｅｍｅｎｔ）およびプログラマブルルーティングスイッチ（ＰＲＳ：ＰｒｏｇｒａｍｍａｂｌｅＲｏｕｔｉｎｇＳｗｉｔｃｈ）を有する。ＰＬＤでは、各ＰＬＥの機能の情報や、ＰＲＳによるＰＬＥ間の接続構造の情報をコンフィギュレーションデータとして、コンフィギュレーションメモリ内に格納している。つまり、ＰＬＤの回路構成をコンフィギュレーションデータとして記憶している。

マルチコンテキスト方式のリコンフィギャラブルデバイスが提案されている（例えば、非特許文献１）。マルチコンテキスト方式とは、ＰＬＤにコンフィギュレーションデータを複数格納し、使用するコンフィギュレーションデータを切り替えることでＰＬＤの回路構成を切り替える方式である。回路構成情報を表すコンフィギュレーションデータをコンテキストという。また、ＰＬＤの回路構成を切り替えることをコンテキスト切替えという。

Ｈ．Ｍ．Ｗａｉｄｙａｓｏｏｒｉｙａｅｔａｌ．， "ＩｍｐｌｅｍｅｎｔａｔｉｏｎｏｆａＰａｒｔｉａｌｌｙＲｅｃｏｎｆｉｇｕｒａｂｌｅＭｕｌｔｉ−ＣｏｎｔｅｘｔＦＰＧＡＢａｓｅｄｏｎＡｓｙｎｃｈｒｏｎｏｕｓＡｒｃｈｉｔｅｃｔｕｒｅ"，ＩＥＩＣＥＴＲＡＮＳＡＣＴＩＯＮＳｏｎＥｌｅｃｔｒｏｎｉｃｓＶｏｌ．Ｅ９２−Ｃ，ｐｐ．５３９−５４９，２００９

クロック周波数が高くなると、コンテキスト切り替えに要する時間に対して１クロックの周期が短くなるため、１クロック期間でコンテキスト切り替え動作が完了しない。この場合、コンテキストが切り替わる最中、すなわち、コンフィギュレーションデータの設定ではない不完全な回路構成で、ＰＬＤが有するフリップフロップの出力データが処理される。このため、ユーザーが意図しないデータが生成されてしまい、コンテキスト切り替え前後のデータ引き継ぎが正常に行えない。さらに、高電位出力信号と低電位出力信号が同じノードに供給されるような不完全な回路の場合、貫通電流が発生し、消費電力が増加する可能性がある。

加えて回路規模が増大すると、コンテキスト切り替えのための制御信号（コンテキスト信号）を与える配線の負荷が増大するため、コンテキスト信号のスキューが発生する。言い換えると、コンテキスト信号の切り替えを行うタイミングが、回路毎にばらつくことになる。

さらにコンテキスト信号の切り替えに伴ってＰＬＤ内のフリップフロップのデータをバックアップする場合、ストア（データをフリップフロップからバックアップ回路に格納すること）及びロード（データをバックアップ回路からフリップフロップに戻すこと）の各動作に必要とする時間が異なると、コンテキスト信号の切り替えに要する時間と、ストアおよびロードの動作に要する時間と、を合わせることが難しくなる可能性がある。

本発明の一態様は、クロック周波数を高めてもコンテキスト切替え前後のデータ引き継ぎを正常に行うことができる半導体装置を提供することを課題の一とする。または、貫通電流の発生を抑制することができる半導体装置を提供することを課題の一とする。

または、本発明の一態様では、スキューによる回路動作への影響を抑制し、スキュー対策用の回路や配線の引き回しによるレイアウト面積を削減することで寄生容量を低減できる半導体装置を提供することを課題の一とする。

または、本発明の一態様では、ＰＬＤ内のフリップフロップのデータをバックアップする場合、ストアおよびロードの動作に要する時間に合わせたコンテキスト信号の切り替えに要する時間を確保できる半導体装置を提供することを課題の一とする。

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。

本発明の一態様は、コンテキストコントローラと、クロック生成回路と、プログラマブル回路と、切り替え回路と、を有し、プログラマブル回路は、プログラマブルロジックエレメントを有し、コンテキストコントローラは、コンテキストの切り替えを検出し、コンテキストの切り替えに応じて切り替え信号を生成する機能を有し、クロック生成回路は、第１のクロック信号の周波数より小さい第２のクロック信号を生成する機能を有し、切り替え回路は、切り替え信号に応じて、第１のクロック信号または第２のクロック信号をプログラマブルロジックエレメントに与える機能を有する半導体装置である。

本発明の一態様は、コンテキストコントローラと、クロック生成回路と、プログラマブル回路と、切り替え回路と、を有し、プログラマブル回路は、プログラマブルロジックエレメントを有し、コンテキストコントローラは、検出回路と、信号生成回路と、判定回路と、を有し、検出回路は、コンテキストの切り替えを検出する機能を有し、信号生成回路は、コンテキストの切り替えに応じてコンテキスト信号を生成する機能を有し、判定回路は、コンテキストの切り替えに応じて切り替え信号を生成する機能を有し、クロック生成回路は、第１のクロック信号の周波数より小さい第２のクロック信号を生成する機能を有し、切り替え回路は、切り替え信号に応じて、第１のクロック信号または第２のクロック信号をプログラマブルロジックエレメントに与える機能を有する半導体装置である。

本発明の一態様は、コンテキストコントローラと、クロック生成回路と、プログラマブル回路と、切り替え回路と、を有し、プログラマブル回路は、プログラマブルロジックエレメントを有し、プログラマブルロジックエレメントは、フリップフロップと、フリップフロップに保持したデータを保持することができるバックアップ回路と、を有し、コンテキストコントローラは、検出回路と、信号生成回路と、判定回路と、を有し、検出回路は、コンテキストの切り替えを検出する機能を有し、信号生成回路は、コンテキストの切り替えに応じてコンテキスト信号を生成する機能を有し、判定回路は、コンテキストの切り替えに応じて切り替え信号を生成する機能を有し、クロック生成回路は、第１のクロック信号の周波数より小さい第２のクロック信号および第３のクロック信号を生成する機能を有し、クロック生成回路は、フリップフロップからバックアップ回路にデータを与える期間において第２のクロック信号を出力し、バックアップ回路からフリップフロップにデータを与える期間において第３のクロック信号を出力し、切り替え回路は、切り替え信号に応じて、第１のクロック信号、あるいは第２のクロック信号または第３のクロック信号をプログラマブルロジックエレメントに与える機能を有する半導体装置である。

本発明の一態様において、バックアップ回路は、第１のトランジスタと、第２のトランジスタと、を有し、第１のトランジスタは、チャネル形成領域となる半導体層に酸化物半導体を有し、第１のトランジスタのソースまたはドレインの一方は、第２のトランジスタのゲートに電気的に接続され、第１のトランジスタは、第１のトランジスタを非導通状態とすることで第２のトランジスタのゲートの電荷を保持することができる機能を有する半導体装置が好ましい。

なおその他の本発明の一態様については、以下で述べる実施の形態における説明、および図面に記載されている。

本発明の一態様は、クロック周波数を高めてもコンテキスト切替え前後のデータ引き継ぎを正常に行うことができる半導体装置を提供することができる。または、貫通電流の発生を抑制することができる半導体装置を提供することができる。

または、本発明の一態様では、スキューによる回路動作への影響を抑制し、スキュー対策用の回路や配線の引き回しによるレイアウト面積を削減することで寄生容量を低減できる半導体装置を提供することができる。

または、本発明の一態様では、ＰＬＤ内のフリップフロップのデータをバックアップする場合、ストアおよびロードの動作に要する時間に合わせたコンテキスト信号の切り替えに要する時間を確保できる半導体装置を提供することができる。

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。

半導体装置の構成例を説明するブロック図。半導体装置の構成例を説明するブロック図。半導体装置の構成例を説明する回路図。半導体装置の構成例を説明する回路図。半導体装置の構成例を説明する回路図。半導体装置の構成例を説明する回路図。半導体装置の構成例を説明する回路図。半導体装置の動作例を説明するタイミングチャート。半導体装置の構成例を説明する回路図。半導体装置の構成例を説明する回路図。半導体装置の構成例を説明する回路図。半導体装置の構成例を説明する回路図。半導体装置の構成例を説明するブロック図。表示システムを説明するブロック図。表示装置部を説明するブロック図および画素の一例を説明する回路図。画素の一例を説明する回路図および断面模式図。電子部品の作製方法例を説明するフローチャートおよび電子部品の構成例を説明する斜視模式図。電子機器を説明する図。

以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。

なお本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲において「第２」に言及された構成要素とすることもありうる。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素を、他の実施の形態、あるいは特許請求の範囲において省略することもありうる。

なお図面において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。

（実施の形態１）
本発明の一態様の半導体装置の構成および動作について、図１から図１３までを参照して説明する。なお本発明の一態様の半導体装置は、マルチコンテキスト方式を実現できるプログラマブルロジックデバイスとしての機能を有する。

＜半導体装置の構成＞
図１のブロック図に示す半導体装置１０は、コンテキストコントローラ１１（図中、ＣｏｎｔｅｘｔＣｏｎｔｒｏｌｌｅｒ）、クロック生成回路１２（図中、ＣｌｏｃｋＧｅｎｅｒａｔｏｒ）、およびプログラマブル回路１３を有する。その他の構成として、半導体装置１０はストア／ロードコントローラ１５（図中、Ｓ／ＬＣｏｎ．）および切り替え回路１６（図中、ＭＵＸ）を有する。プログラマブル回路１３は、プログラマブルロジックエレメント１４（図中、ＰＬＥ。以下、ＰＬＥ１４）を有する。

コンテキストコントローラ１１は、コンテキスト制御信号ｃｏｎｔｅｘｔ＿ｉｎの切り替えを検出して、プログラマブル回路１３内のコンテキストの切り替えに必要となるコンテキスト信号ｃｏｎｔｅｘｔ［１：０］を生成および出力する機能を有する。コンテキストコントローラ１１は、コンテキスト制御信号ｃｏｎｔｅｘｔ＿ｉｎの切り替えを検出して、プログラマブル回路１３のコンテキストを切り替える期間に切り替え回路１６が出力する信号を切り替えるマルチプレクサ制御信号ｍｕｘ＿ｓｅｌを生成および出力する機能を有する。

コンテキストコントローラ１１は、外部の回路からコンテキスト制御信号ｃｏｎｔｅｘｔ＿ｉｎが入力される。コンテキストコントローラ１１は、切り替え回路１６から選択クロック信号ｓｅｌ＿ｃｌｋが入力される。コンテキストコントローラ１１は、切り替え回路１６にマルチプレクサ制御信号ｍｕｘ＿ｓｅｌを出力する。コンテキストコントローラ１１は、ＰＬＥ１４にコンテキスト信号ｃｏｎｔｅｘｔ［１：０］を出力する。

クロック生成回路１２は、コンテキストコントローラ１１およびプログラマブル回路１３を駆動するために必要となる生成クロック信号ｇｅｎ＿ｃｌｋを生成および出力する機能を有する。例えば、クロック生成回路１２が４分周回路を有する構成の場合、基準クロック信号ｒｅｆ＿ｃｌｋの１／４の周波数を有するクロック信号を生成クロック信号ｇｅｎ＿ｃｌｋとして生成可能である。

クロック生成回路１２は、モード切り替え信号ｓｔｏｒｅ＿ｍｏｄｅに応じて、基準クロック信号ｒｅｆ＿ｃｌｋの分周数を切り替えることができる機能を有する。例えば、モード切り替え信号ｓｔｏｒｅ＿ｍｏｄｅをハイレベルとしてＰＬＥ１４内のフリップフロップのデータをストアする場合、基準クロック信号ｒｅｆ＿ｃｌｋを分周して得られる第１の周波数のクロック信号を生成クロック信号ｇｅｎ＿ｃｌｋとする。または、モード切り替え信号ｓｔｏｒｅ＿ｍｏｄｅをローレベルとしてＰＬＥ１４内のフリップフロップのデータをロードする場合、基準クロック信号ｒｅｆ＿ｃｌｋを分周して得られる第２の周波数のクロック信号を生成クロック信号ｇｅｎ＿ｃｌｋとする。

クロック生成回路１２は、外部の回路からモード切り替え信号ｓｔｏｒｅ＿ｍｏｄｅが入力される。クロック生成回路１２は、外部の回路から基準クロック信号ｒｅｆ＿ｃｌｋが入力される。クロック生成回路１２は、切り替え回路１６に生成クロック信号ｇｅｎ＿ｃｌｋを出力する。

プログラマブル回路１３はコンフィギュレーションメモリのデータに応じて回路構成が変更可能なＰＬＥ１４の他、プログラマブルルーティングスイッチ（ＰＲＳ）、およびプログラマブルＩ／Ｏ（ＰＩＯ：ＰｒｏｇｒａｍｍａｂｌｅＩｎｐｕｔ／Ｏｕｔｐｕｔ）などを有する。一例としてプログラマブル回路１３は、コンテキスト信号ｃｏｎｔｅｘｔ［０］の電位がハイレベル時に回路状態ｃｏｎｆｉｇ＿ｓｔａｔｅはＣｉｒｃｕｉｔ［０］、コンテキスト信号ｃｏｎｔｅｘｔ［１］の電位がハイレベルの時に回路状態ｃｏｎｆｉｇ＿ｓｔａｔｅはＣｉｒｃｕｉｔ［１］となる。

ＰＬＥ１４は、コンフィギュレーションメモリ、ルックアップテーブル、およびバックアップ機能を有するフリップフロップを有する。コンフィギュレーションメモリには、コンフィギュレーションデータが記憶される。ルックアップテーブルの機能は、コンフィギュレーションメモリのコンフィギュレーションデータに応じて切り替えられる。バックアップ機能を有するフリップフロップは、フリップフロップおよびバックアップ回路を有する。フリップフロップのデータは、選択クロック信号ｓｅｌ＿ｃｌｋに応じて、伝送される。フリップフロップのデータは、バックアップデータ書き込み信号ｓｔｏｒｅに応じて、バックアップ回路に格納される。バックアップ回路のデータは、バックアップデータ読み出し信号ｌｏａｄに応じて、フリップフロップに戻される。

ＰＬＥ１４は、ストア／ロードコントローラ１５からバックアップデータ書き込み信号ｓｔｏｒｅが入力される。ＰＬＥ１４は、ストア／ロードコントローラ１５からバックアップデータ読み出し信号ｌｏａｄが入力される。ＰＬＥ１４は、切り替え回路１６から選択クロック信号ｓｅｌ＿ｃｌｋが入力される。ＰＬＥ１４は、プログラマブル回路１３内の他の回路に、出力信号ｐｌｅ＿ｏｕｔを出力する。

ストア／ロードコントローラ１５は、モード切り替え信号ｓｔｏｒｅ＿ｍｏｄｅおよび書き込み読み出し制御信号ｒｗ＿ｏｎに応じて、バックアップデータ書き込み信号ｓｔｏｒｅおよびバックアップデータ読み出し信号ｌｏａｄを出力する機能を有する。ストア／ロードコントローラ１５は、例えば、モード切り替え信号ｓｔｏｒｅ＿ｍｏｄｅの電位がハイレベル、且つ書き込み読み出し制御信号ｒｗ＿ｏｎの電位がハイレベルで、バックアップデータ書き込み信号ｓｔｏｒｅの電位をハイレベルとする機能を有する。ストア／ロードコントローラ１５は、例えば、モード切り替え信号ｓｔｏｒｅ＿ｍｏｄｅの電位がローレベル、且つ書き込み読み出し制御信号ｒｗ＿ｏｎの電位がハイレベルで、バックアップデータ読み出し信号ｌｏａｄの電位をハイレベルとする機能を有する。

ストア／ロードコントローラ１５は、外部の回路からモード切り替え信号ｓｔｏｒｅ＿ｍｏｄｅおよび書き込み読み出し制御信号ｒｗ＿ｏｎが入力される。ストア／ロードコントローラ１５は、ＰＬＥ１４にバックアップデータ書き込み信号ｓｔｏｒｅおよびバックアップデータ読み出し信号ｌｏａｄを出力する。

切り替え回路１６は、マルチプレクサ制御信号ｍｕｘ＿ｓｅｌに応じて、基準クロック信号ｒｅｆ＿ｃｌｋまたは生成クロック信号ｇｅｎ＿ｃｌｋを出力する機能を有する。

切り替え回路１６は、コンテキストコントローラ１１からマルチプレクサ制御信号ｍｕｘ＿ｓｅｌが入力される。切り替え回路１６は、外部の回路から基準クロック信号ｒｅｆ＿ｃｌｋが入力される。切り替え回路１６は、クロック生成回路１２から生成クロック信号ｇｅｎ＿ｃｌｋが入力される。切り替え回路１６は、プログラマブル回路１３の各回路およびコンテキストコントローラ１１に選択クロック信号ｓｅｌ＿ｃｌｋを出力する。

図１の構成とすることで、コンテキスト切り替え時において、ＰＬＥ１４に出力する選択クロック信号ｓｅｌ＿ｃｌｋの周波数を低くするように切り替えることができる。そのため、コンテキスト切り替えに必要となる時間を確保することができる。コンテキスト切り替え時以外の期間では、選択クロック信号ｓｅｌ＿ｃｌｋの周波数を元の周波数の基準クロック信号ｒｅｆ＿ｃｌｋに戻す構成とすることで、ＦＰＧＡの高速処理動作を維持しつつ、正確かつ安全にコンテキスト切り替えを実現可能な構成を実現できる。コンテキスト切り替えに必要となる時間は、主にハードウェアの構成（寄生成分を含む回路レイアウト）に依存するため、回路変更にかかるワースト時間以上を確保することでコンテキスト切り替え時の信頼性を向上させることができる。

図１の構成では、コンテキスト切り替え時に選択クロック信号ｓｅｌ＿ｃｌｋの周波数を低くして１クロックの周期を長くできるため、１クロック期間でのコンテキスト切り替え動作を完了させることができる。この場合、コンテキストが切り替わる最中に、コンフィギュレーションデータの設定ではない不完全な回路構成となることはなく、ＰＬＥ１４が有するフリップフロップの出力データを確実に処理することができる。このため、ユーザーが意図しないデータが生成されることはなく、コンテキスト切り替え前後のデータ引き継ぎを正常に行うことができる。さらに、高電位出力信号と低電位出力信号が同じノードに供給されるような不完全な回路となることがなくなるため、貫通電流の発生をなくし、低消費電力を図ることができる。

加えて図１の構成では、コンテキスト切り替え時に選択クロック信号ｓｅｌ＿ｃｌｋの周波数を低くして１クロックの周期を長くできるため、コンテキスト信号のスキューが回路動作に対して影響を及ぼしにくくなる。そのため、高速動作時に必要となるスキュー対策用の回路や配線の引き回しによるレイアウト面積を削減することで寄生容量を低減でき、低消費電力化を図ることができる。

なお図１において、ＰＬＥ１４内のフリップフロップのデータをストアまたはロードする場合を図示したが、本発明の一態様のクロック生成回路１２は、ストア／ロードの動作を伴わないコンテキスト切り替え動作においても有効である。この場合クロック生成回路１２は、プログラマブル回路１３が要するコンテキスト切り替え時間に合った選択クロック信号ｓｅｌ＿ｃｌｋの周波数に切り替えることで、安定したコンテキスト切り替えを実現することができる。

＜コンテキストコントローラの構成＞
図２のブロック図に示すコンテキストコントローラ１１は、検出回路２１、信号生成回路２２、および判定回路２３を有する。

検出回路２１は、コンテキスト制御信号ｃｏｎｔｅｘｔ＿ｉｎの論理の遷移を検出する回路である。検出回路２１は、論理の遷移を検出時に選択クロック信号ｓｅｌ＿ｃｌｋに同期したパルス信号ＦＦｃｔｘ１、およびパルス信号ｃｔｘ＿ｏｎを生成する機能を有する。論理の遷移とは、例えば、信号の電位がハイレベルからローレベルに切り替えること、またはローレベルからハイレベルに切り替わることをいう。

検出回路２１は、外部の回路からコンテキスト制御信号ｃｏｎｔｅｘｔ＿ｉｎが入力される。検出回路２１は、切り替え回路１６から選択クロック信号ｓｅｌ＿ｃｌｋが入力される。検出回路２１は、信号生成回路２２にパルス信号ＦＦｃｔｘ１を出力する。検出回路２１は、判定回路２３にパルス信号ｃｔｘ＿ｏｎを出力する。

信号生成回路２２は、パルス信号ＦＦｃｔｘ１および選択クロック信号ｓｅｌ＿ｃｌｋをもとに、コンテキスト信号ｃｏｎｔｅｘｔを生成する機能を有する。以下の説明では、コンテキスト信号は２ビットとし、ｃｏｎｔｅｘｔ［１：０］と記す場合があるが、これはコンテキスト信号ｃｏｎｔｅｘｔ［０］およびコンテキスト信号ｃｏｎｔｅｘｔ［１］の組み合わせを意味する。

信号生成回路２２は、検出回路２１からパルス信号ＦＦｃｔｘ１が入力される。信号生成回路２２は、切り替え回路１６から選択クロック信号ｓｅｌ＿ｃｌｋが入力される。信号生成回路２２は、ＰＬＥ１４にコンテキスト信号ｃｏｎｔｅｘｔ［０］およびコンテキスト信号ｃｏｎｔｅｘｔ［１］を出力する。

判定回路２３は、検出回路２１でコンテキスト制御信号ｃｏｎｔｅｘｔ＿ｉｎの論理の遷移を検出すると、マルチプレクサ制御信号ｍｕｘ＿ｓｅｌの論理をアクティブにする機能を有する。また、判定回路２３内で規定した一定期間（コンテキスト切り替え時間）を経過すると、自動的に判定回路２３をリセットすることで、マルチプレクサ制御信号ｍｕｘ＿ｓｅｌの論理を非アクティブにする機能を有する。

判定回路２３は、切り替え回路１６から選択クロック信号ｓｅｌ＿ｃｌｋが入力される。判定回路２３は、検出回路２１からパルス信号ｃｔｘ＿ｏｎが入力される。判定回路２３は、切り替え回路１６にマルチプレクサ制御信号ｍｕｘ＿ｓｅｌを出力する。

図３の回路図は、図２に示したコンテキストコントローラ１１の具体的な回路構成の一例である。

コンテキストコントローラ１１は、フリップフロップ３１（図中、ＦＦ）、フリップフロップ３２、インバータ回路３３、インバータ回路３４、ＮＡＮＤ回路３５、ＮＡＮＤ回路３６、フリップフロップ３７、フリップフロップ３８、インバータ回路３９、フリップフロップ４０、フリップフロップ４１、インバータ回路４２、インバータ回路４３、フリップフロップ４４、およびＯＲ回路４５で構成される。フリップフロップ３７、フリップフロップ４０、フリップフロップ４１、およびフリップフロップ４４は、２ビットのデータを保持するために、それぞれ２つのフリップフロップ（例えば、フリップフロップ３７［０］、フリップフロップ３７［１］とする）を有する。

フリップフロップ３１は、データ入力端子にコンテキスト制御信号ｃｏｎｔｅｘｔ＿ｉｎが入力される。フリップフロップ３１は、クロック入力端子に選択クロック信号ｓｅｌ＿ｃｌｋが入力される。フリップフロップ３１の出力信号は、フリップフロップ３２のデータ入力端子に入力される。フリップフロップ３１の出力信号は、ＮＡＮＤ回路３５の入力端子と、インバータ回路３４の入力端子に出力される。フリップフロップ３１の出力信号は、パルス信号ＦＦｃｔｘ０とする。

フリップフロップ３２は、クロック入力端子に選択クロック信号ｓｅｌ＿ｃｌｋが入力される。フリップフロップ３２の出力信号は、フリップフロップ３８のデータ入力端子と、ＮＡＮＤ回路３６の入力端子と、インバータ回路３３の入力端子と、に出力される。フリップフロップ３２の出力信号は、パルス信号ＦＦｃｔｘ１とする。

インバータ回路３３の出力信号は、ＮＡＮＤ回路３５の入力端子に出力される。

ＮＡＮＤ回路３５の出力信号は、フリップフロップ３７［０］のデータ入力端子に出力される。ＮＡＮＤ３５の出力信号は、パルス信号ｃｔｘ０＿ｏｎとする。

インバータ回路３４の出力信号は、ＮＡＮＤ回路３６の入力端子に出力される。

ＮＡＮＤ回路３６の出力信号は、フリップフロップ３７［１］のデータ入力端子に出力される。ＮＡＮＤ３６の出力信号は、パルス信号ｃｔｘ１＿ｏｎとする。

フリップフロップ３７［０］は、クロック入力端子に選択クロック信号ｓｅｌ＿ｃｌｋが入力される。フリップフロップ３７［０］の出力信号は、フリップフロップ４４［０］のクロック入力端子に出力される。フリップフロップ３７［０］の出力信号は、パルス信号ｃｔｘ＿ｏｎ［０］とする。

フリップフロップ３７［１］は、クロック入力端子に選択クロック信号ｓｅｌ＿ｃｌｋが入力される。フリップフロップ３７［１］の出力信号は、フリップフロップ４４［１］のクロック入力端子に出力される。フリップフロップ３７［１］の出力信号は、パルス信号ｃｔｘ＿ｏｎ［１］とする。

フリップフロップ３８は、クロック入力端子に選択クロック信号ｓｅｌ＿ｃｌｋが入力される。フリップフロップ３８の出力信号は、インバータ回路３９の入力端子に出力される。フリップフロップ３８の出力信号は、コンテキスト信号ｃｏｎｔｅｘｔ［１］とする。インバータ回路３９の出力信号は、コンテキスト信号ｃｏｎｔｅｘｔ［０］とする。

フリップフロップ４４［０］は、データ入力端子にハイレベルの電位が入力される。フリップフロップ４４［０］は、反転リセット端子にインバータ回路４２の出力信号が入力される。フリップフロップ４４［０］の出力信号は、フリップフロップ４０［０］およびフリップフロップ４１［０］の反転リセット入力端子、ならびにＯＲ回路４５の入力端子に出力される。フリップフロップ４４［０］の出力信号は、パルス信号ｃｏｎｔｅｘｔ＿ｏｎ［０］とする。なおパルス信号ｃｏｎｔｅｘｔ＿ｏｎ［０］は、コンテキスト切り替え状態信号ｃｏｎｔｅｘｔ＿ｏｎ［０］ともいう。

フリップフロップ４４［１］は、データ入力端子にハイレベルの電位が入力される。フリップフロップ４４［１］は、反転リセット端子にインバータ回路４３の出力信号が入力される。フリップフロップ４４［１］の出力信号は、フリップフロップ４０［１］およびフリップフロップ４１［１］の反転リセット入力端子、ならびにＯＲ回路４５の入力端子に出力される。フリップフロップ４４［１］の出力信号は、パルス信号ｃｏｎｔｅｘｔ＿ｏｎ［１］とする。なおパルス信号ｃｏｎｔｅｘｔ＿ｏｎ［１］は、コンテキスト切り替え状態信号ｃｏｎｔｅｘｔ＿ｏｎ［１］ともいう。

フリップフロップ４０［０］は、クロック入力端子に選択クロック信号ｓｅｌ＿ｃｌｋが入力される。フリップフロップ４０［０］は、データ入力端子にハイレベルの電位が入力される。フリップフロップ４０［０］の出力信号は、フリップフロップ４１［０］のデータ入力端子に出力される。

フリップフロップ４０［１］は、クロック入力端子に選択クロック信号ｓｅｌ＿ｃｌｋが入力される。フリップフロップ４０［１］は、データ入力端子にハイレベルの電位が入力される。フリップフロップ４０［１］の出力信号は、フリップフロップ４１［１］のデータ入力端子に出力される。

フリップフロップ４１［０］は、クロック入力端子に選択クロック信号ｓｅｌ＿ｃｌｋが入力される。フリップフロップ４１［０］の出力信号は、インバータ回路４２の入力端子に出力される。

フリップフロップ４１［１］は、クロック入力端子に選択クロック信号ｓｅｌ＿ｃｌｋが入力される。フリップフロップ４１［１］の出力信号は、インバータ回路４３の入力端子に出力される。

ＯＲ回路４５の出力信号は、マルチプレクサ制御信号ｍｕｘ＿ｓｅｌとする。

コンテキストコントローラ１１は、図２および図３の構成とすることで、コンテキスト制御信号ｃｏｎｔｅｘｔ＿ｉｎの切り替えを検出して、プログラマブル回路１３内のコンテキストの切り替えに必要となるコンテキスト信号ｃｏｎｔｅｘｔ［１：０］を生成および出力することができる。加えて、コンテキストコントローラ１１は、コンテキスト制御信号ｃｏｎｔｅｘｔ＿ｉｎの切り替えを検出して、プログラマブル回路１３のコンテキストを切り替える期間に切り替え回路１６が出力する信号を切り替えるマルチプレクサ制御信号ｍｕｘ＿ｓｅｌを生成および出力することができる。

＜クロック生成回路の構成＞
図４の回路図に示すクロック生成回路１２は、分周回路５１、分周回路５２、および切り替え回路５３を有する。

分周回路５１（図中、４ＤＩＶ．と図示）および分周回路５２（図中、８ＤＩＶ．と図示）は、基準クロック信号ｒｅｆ＿ｃｌｋの分周数を切り替える回路である。分周回路５１および分周回路５２は、分周数の異なる分周回路であることが好ましい。例えば、分周回路５１は基準クロック信号ｒｅｆ＿ｃｌｋの１／４の周波数を有するクロック信号を出力し、分周回路５２は基準クロック信号ｒｅｆ＿ｃｌｋの１／８の周波数を有するクロック信号を出力する。分周回路５１および分周回路５２で生成されたクロック信号は、切り替え回路５３の入力端子に出力される。

切り替え回路５３は、モード切り替え信号ｓｔｏｒｅ＿ｍｏｄｅに応じて、分周回路５１で生成されたクロック信号または分周回路５２で生成されたクロック信号を切り替えて出力する。切り替え回路５３の出力信号は、生成クロック信号ｇｅｎ＿ｃｌｋとする。

クロック生成回路１２は、図４の構成とすることで、モード切り替え信号ｓｔｏｒｅ＿ｍｏｄｅに応じて、基準クロック信号ｒｅｆ＿ｃｌｋの分周数を切り替えることができる。分周回路５１および分周回路５２の２つの分周回路を有することで、例えば、ＰＬＥ１４内のフリップフロップのデータをストアする場合、基準クロック信号ｒｅｆ＿ｃｌｋの１／８の周波数を有するクロック信号を生成クロック信号ｇｅｎ＿ｃｌｋとし、ＰＬＥ１４内のフリップフロップのデータをロードする場合、基準クロック信号ｒｅｆ＿ｃｌｋの１／４の周波数を有するクロック信号を生成クロック信号ｇｅｎ＿ｃｌｋとする、といった動作に応じてクロック信号の周波数を切り替えることができる。

なおクロック生成回路１２が出力する生成クロック信号ｇｅｎ＿ｃｌｋは、基準クロック信号ｒｅｆ＿ｃｌｋがストアまたはロードの動作速度よりも低速な場合、ＰＬＥ１４内のフリップフロップのデータをストアまたはロードを実行する際にクロック周波数を低下させる必要はない。この場合、コンテキスト切り替え時において、基準クロック信号ｒｅｆ＿ｃｌｋをそのまま生成クロック信号ｇｅｎ＿ｃｌｋとして使用する構成としてもよい。当該構成とすることで、不必要に動作速度を落とすことなく、半導体装置を駆動することができる。

＜プログラマブルロジックエレメントの構成＞
図５の回路図に示すＰＬＥ１４は、一例として、ルックアップテーブル８０と、マルチプレクサ８４と、コンフィギュレーションメモリ８１［０］乃至８１［１６］と、バックアップ機能付きフリップフロップ６０と、を有する。バックアップ機能付きフリップフロップ６０は、フリップフロップ６１およびバックアップ回路６２を有する。

ルックアップテーブル８０は、別のＰＬＥ１４等から信号ｉｎ［０］乃至信号ｉｎ［３］が入力される。ルックアップテーブル８０の出力信号は、フリップフロップ６１のデータ入力端子およびマルチプレクサ８４の第１の入力端子に出力される。

なお、ルックアップテーブル８０は４入力ルックアップテーブルとしたが、本発明の一態様ではこれに限らない。例えば、ルックアップテーブル８０を６入力ルックアップテーブルとしてもよいし、ｐ入力ルックアップテーブル（ｐは２以上の整数）としてもよい。

コンフィギュレーションメモリ８１［０］乃至コンフィギュレーションメモリ８１［１６］は、コンテキストコントローラ１１から信号ｃｏｎｔｅｘｔ［０］および信号ｃｏｎｔｅｘｔ［１］が入力される。コンフィギュレーションメモリ８１［０］乃至コンフィギュレーションメモリ８１［１５］の出力信号は、ルックアップテーブル８０に出力される。コンフィギュレーションメモリ８１［１６］の出力信号は、マルチプレクサ８４の選択信号入力端子に出力される。

バックアップ機能付きフリップフロップ６０は、選択クロック信号ｓｅｌ＿ｃｌｋの論理に応じてルックアップテーブル８０からの出力信号の、保持またはマルチプレクサ８４の第２の入力端子への出力を行う機能を有する。マルチプレクサ８４は、コンフィギュレーションメモリ８１［１６］から出力された信号の論理に応じて、ルックアップテーブル８０から出力された信号の論理またはフリップフロップ６０のデータ出力端子から出力された信号の論理の一方に対応する論理の信号を、出力信号ｐｌｅ＿ｏｕｔとして出力する機能を有する。

フリップフロップ６１の出力信号は、マルチプレクサ８４の第１の入力端子に出力される。フリップフロップ６１は、切り替え回路１６からの選択クロック信号ｓｅｌ＿ｃｌｋがクロック入力端子に入力される。マルチプレクサ８４の出力信号は、出力信号ｐｌｅ＿ｏｕｔとする。

バックアップ回路６２は、ストア／ロードコントローラ１５からバックアップデータ書き込み信号ｓｔｏｒｅおよびバックアップデータ読み出し信号ｌｏａｄが入力される。バックアップ回路６２は、バックアップデータ書き込み信号ｓｔｏｒｅに応じて、フリップフロップ６１の出力信号および反転出力信号が入力される。バックアップ回路６２の出力信号は、バックアップデータ読み出し信号ｌｏａｄに応じて、フリップフロップ６１の出力端子および反転出力端子に出力される。

ルックアップテーブル８０は、図６に示すように複数の切り替え回路８２を有し、信号ｉｎ［０］乃至信号ｉｎ［３］の論理に応じてコンフィギュレーションメモリ８１［０］乃至コンフィギュレーションメモリ８１［１５］の中の一つの出力信号を出力する。コンフィギュレーションメモリ８１［０］乃至コンフィギュレーションメモリ８１［１６］は、コンフィギュレーションデータを保持し、また保持されたコンフィギュレーションデータに応じた信号を出力する。

図７は、ＰＬＥ１４が有するバックアップ機能付きフリップフロップ６０の構成例を示す。

バックアップ機能付きフリップフロップ６０は、フリップフロップ６１およびバックアップ回路６２を有する。フリップフロップ６１は、スイッチ６３、スイッチ６４、インバータ回路６５、インバータ回路６６、インバータ回路６７、インバータ回路６８、スイッチ７７、スイッチ７８、インバータ回路７９、インバータ回路８５およびインバータ回路８６を有する。バックアップ回路６２は、トランジスタ６９、トランジスタ７０、トランジスタ７１、容量素子７２、トランジスタ７３、トランジスタ７４、トランジスタ７５、および容量素子７６を有する。

スイッチ６３、スイッチ６４、スイッチ７７およびスイッチ７８は、選択クロック信号ｓｅｌ＿ｃｌｋによって導通状態が制御される。ここでは、選択クロック信号ｓｅｌ＿ｃｌｋがハイレベルで導通状態となり、ローレベルで非導通状態となる。

フリップフロップ６１は、選択クロック信号ｓｅｌ＿ｃｌｋがハイレベルとなり、次いで選択クロック信号ｓｅｌ＿ｃｌｋがローレベルとなることで、データＤを取り込む。フリップフロップ６１は、スイッチ６４を導通状態とし続けることで取り込んだデータＤを出力信号Ｑとして保持し続ける。

トランジスタ６９は、ゲート端子にバックアップデータ書き込み信号ｓｔｏｒｅが入力される配線とトランジスタ７３のゲート端子が接続される。トランジスタ６９は、ソースまたはドレインの一方の端子に、フリップフロップ６１内のノードＮが接続される。トランジスタ６９は、ソースまたはドレインの他方の端子にトランジスタ７１のゲート端子と容量素子７２の一方の端子が接続される。

トランジスタ７０は、ゲート端子にバックアップデータ読み出し信号ｌｏａｄが入力される配線とトランジスタ７４のゲート端子が接続される。トランジスタ７０は、ソースまたはドレインの一方の端子に、フリップフロップ６１内のノードＮが接続される。トランジスタ７０は、ソースまたはドレインの他方の端子にトランジスタ７１のソースまたはドレインの一方の端子が接続される。

トランジスタ７１は、ソースまたはドレインの他方の端子に接地電位が与えられる。

容量素子７２は他方の端子に接地電位が与えられる。

トランジスタ７３は、ゲート端子にバックアップデータ書き込み信号ｓｔｏｒｅが入力される配線とトランジスタ６９のゲート端子が接続される。トランジスタ７３は、ソースまたはドレインの一方の端子に、フリップフロップ６１内のノードＮＢが接続される。トランジスタ７３は、ソースまたはドレインの他方の端子にトランジスタ７５のゲート端子と容量素子７６の一方の端子が接続される。

トランジスタ７４は、ゲート端子にバックアップデータ読み出し信号ｌｏａｄが入力される配線とトランジスタ７０のゲート端子が接続される。トランジスタ７４は、ソースまたはドレインの一方の端子に、フリップフロップ６１内のノードＮＢが接続される。トランジスタ７４は、ソースまたはドレインの他方の端子にトランジスタ７５のソースまたはドレインの一方の端子が接続される。

トランジスタ７５は、ソースまたはドレインの他方の端子に接地電位が与えられる。

容量素子７６は他方の端子に接地電位が与えられる。

トランジスタ６９およびトランジスタ７４は、非導通状態とした際のリーク電流（オフ電流）が極めて少ないトランジスタとする。このようなトランジスタとして、チャネル形成領域が酸化物半導体層を有するトランジスタ（ＯＳトランジスタ）を用いることが好ましい。トランジスタ６９およびトランジスタ７４にＯＳトランジスタを用いることで、当該トランジスタを非導通状態にし続けることで、容量素子７２および容量素子７６に保持されるデータの電位に応じた電荷を保持することができる。

ＰＬＥ１４は、図５乃至図７に示す構成とすることで、フリップフロップ６１において選択クロック信号ｓｅｌ＿ｃｌｋに同期して入力されるデータを保持する機能を有することができる。加えてＰＬＥ１４は、バックアップ回路６２においてバックアップデータ書き込み信号ｓｔｏｒｅがアクティブとなることで、フリップフロップが保持するデータを保持することができる。加えてＰＬＥ１４は、バックアップデータ読み出し信号ｌｏａｄがアクティブとなることで、フリップフロップ６１の保持ノードにバックアップ回路６２内に保持したデータを書き込むことができる。

図５および図７では、バックアップ機能付きフリップフロップ６０が有するバックアップ回路６２は、フリップフロップ６１に対応して一つ設ける構成を示したが、当該構成に限らない。例えば、バックアップ機能付きフリップフロップ６０は、バックアップ回路６２をフリップフロップ６１に対して複数有していてもよい。バックアップ回路６２を２以上有する場合、フリップフロップ６１内のノードＮから複数のバックアップ回路６２にデータを書き込む構成となり、１個のバックアップ回路６２に書き込む場合に比べてより多くの時間が必要となる。そのため、フリップフロップ６１のデータを書き込むバックアップ回路６２の数に応じて、クロック生成回路１２においてクロック周波数を可変にできる回路構成とすることで複数のバックアップ回路６２を有するバックアップ機能付きフリップフロップ６０を柔軟に制御することができる。

＜半導体装置の動作＞
図８は、図１の半導体装置を図３乃至図６の回路で構成した際の動作を説明するタイミングチャートの一例である。

図８では、基準クロック信号ｒｅｆ＿ｃｌｋ、コンテキスト制御信号ｃｏｎｔｅｘｔ＿ｉｎ、パルス信号ＦＦｃｔｘ０、パルス信号ＦＦｃｔｘ１、パルス信号ｃｔｘ０＿ｏｎ、パルス信号ｃｔｘ１＿ｏｎ、２ビットのパルス信号ｃｔｘ＿ｏｎ［１：０］、コンテキスト切り替え状態信号ｃｏｎｔｅｘｔ＿ｏｎ［０］、コンテキスト切り替え状態信号ｃｏｎｔｅｘｔ＿ｏｎ［１］、マルチプレクサ制御信号ｍｕｘ＿ｓｅｌ、コンテキスト信号ｃｏｎｔｅｘｔ［０］、コンテキスト信号ｃｏｎｔｅｘｔ［１］、選択クロック信号ｓｅｌ＿ｃｌｋ、生成クロック信号ｇｅｎ＿ｃｌｋ、バックアップデータ書き込み信号ｓｔｏｒｅ、バックアップデータ読み出し信号ｌｏａｄ、出力信号ｐｌｅ＿ｏｕｔ、プログラマブル回路１３の回路状態ｃｏｎｆｉｇ＿ｓｔａｔｅ、モード切り替え信号ｓｔｏｒｅ＿ｍｏｄｅ、書き込み読み出し制御信号ｒｗ＿ｏｎとして示している。

初期状態はコンテキスト信号ｃｏｎｔｅｘｔ［０］で選択されているものとするため、コンテキスト信号ｃｏｎｔｅｘｔ［０］はＨｉｇｈ、回路状態ｃｏｎｆｉｇ＿ｓｔａｔｅはＣｉｒｃｕｉｔ［０］であり、その他の信号は全てＬｏｗである。

図８の説明において、フリップフロップは選択クロック信号ｓｅｌ＿ｃｌｋの立ち上がりエッジに同期してデータを取り込むものとする。

時刻Ｔ０においてコンテキスト制御信号ｃｏｎｔｅｘｔ＿ｉｎをハイレベルとする。コンテキスト制御信号ｃｏｎｔｅｘｔ＿ｉｎは、非同期信号として入力される。コンテキスト制御信号ｃｏｎｔｅｘｔ＿ｉｎは、フリップフロップに入力されるため、選択クロック信号ｓｅｌ＿ｃｌｋに同期して取り込まれる。なお、コンテキスト切り替え状態信号ｃｏｎｔｅｘｔ＿ｏｎ［０］及びコンテキスト切り替え状態信号ｃｏｎｔｅｘｔ＿ｏｎ［１］がローレベルであるため、マルチプレクサ制御信号ｍｕｘ＿ｓｅｌがローレベルとなり、選択クロック信号ｓｅｌ＿ｃｌｋとして基準クロック信号ｒｅｆ＿ｃｌｋが選択され切り替え回路１６から出力される。

時刻Ｔ１において選択クロック信号ｓｅｌ＿ｃｌｋがハイレベルに遷移すると、コンテキスト制御信号ｃｏｎｔｅｘｔ＿ｉｎがハイレベルであるため、パルス信号ＦＦｃｔｘ０がハイレベルになる。パルス信号ＦＦｃｔｘ０がハイレベル、パルス信号ＦＦｃｔｘ１がローレベルであるため、パルス信号ｃｔｘ０＿ｏｎがハイレベルとなる。

時刻Ｔ２において選択クロック信号ｓｅｌ＿ｃｌｋがハイレベルに遷移すると、パルス信号ＦＦｃｔｘ０がハイレベルであるため、パルス信号ＦＦｃｔｘ１がハイレベルになる。パルス信号ＦＦｃｔｘ０がハイレベルを維持し、パルス信号ＦＦｃｔｘ１がハイレベルであるため、パルス信号ｃｔｘ０＿ｏｎがローレベルになる。

また、パルス信号ｃｔｘ０＿ｏｎがローレベルであるため、パルス信号ｃｔｘ＿ｏｎ［０］がハイレベルになる。パルス信号ｃｔｘ＿ｏｎ［０］がハイレベルになると、コンテキスト切り替え状態信号ｃｏｎｔｅｘｔ＿ｏｎ［０］がハイレベルになる。コンテキスト切り替え状態信号ｃｏｎｔｅｘｔ＿ｏｎ［０］がハイレベルになると、マルチプレクサ制御信号ｍｕｘ＿ｓｅｌがハイレベルになるため、クロック生成回路１２が生成した生成クロック信号ｇｅｎ＿ｃｌｋが選択クロック信号ｓｅｌ＿ｃｌｋに選択され、出力される。なおモード切り替え信号ｓｔｏｒｅ＿ｍｏｄｅはハイレベルであり、クロック生成回路１２で生成される生成クロック信号ｇｅｎ＿ｃｌｋは、基準クロック信号ｒｅｆ＿ｃｌｋの１／８の周波数を有するクロック信号としている。

時刻Ｔ３において選択クロック信号ｓｅｌ＿ｃｌｋがハイレベルに遷移すると、パルス信号ＦＦｃｔｘ１がハイレベルであるため、コンテキスト信号ｃｏｎｔｅｘｔ［１］がハイレベルになる。コンテキスト信号ｃｏｎｔｅｘｔ［１］がハイレベルになると、コンテキスト信号ｃｏｎｔｅｘｔ［０］はコンテキスト信号ｃｏｎｔｅｘｔ［１］の反転信号であるためローレベルになる。回路状態ｃｏｎｆｉｇ＿ｓｔａｔｅは、コンテキスト信号ｃｏｎｔｅｘｔ［０］がローレベル、コンテキスト信号ｃｏｎｔｅｘｔ［１］がハイレベルであるため、Ｃｉｒｃｕｉｔ［１］に回路状態の遷移を開始する。また、パルス信号ｃｔｘ０＿ｏｎがローレベルであるため、パルス信号ｃｔｘ＿ｏｎ［０］がローレベルになる。

モード切り替え信号ｓｔｏｒｅ＿ｍｏｄｅをハイレベルの状態で書き込み読み出し制御信号ｒｗ＿ｏｎがハイレベルとなると、バックアップデータ書き込み信号ｓｔｏｒｅがハイレベルとなる。このとき、出力信号ｐｌｅ＿ｏｕｔがハイレベルであるため、フリップフロップ６１の出力信号のハイレベルの電位がバックアップ回路６２に書き込まれ、保持される。なお、ストア動作にはＯＳトランジスタを介してハイレベルの電位を容量素子７２または容量素子７６に書き込むため、書き込みに時間を要する。したがって、クロック生成回路１２からストア動作に必要な時間以上の周期を有するクロック信号（ここでは基準クロック信号ｒｅｆ＿ｃｌｋの１／８の周波数を有するクロック信号）を供給する。

時刻Ｔ４において回路状態ｃｏｎｆｉｇ＿ｓｔａｔｅがＣｉｒｃｕｉｔ［１］に回路状態の遷移を完了する。高速なクロック信号（基準クロック信号ｒｅｆ＿ｃｌｋ）から低速なクロック信号（基準クロック信号ｒｅｆ＿ｃｌｋの１／８の周波数を有するクロック信号）に切り替えて動作を継続することで、回路状態ｃｏｎｆｉｇ＿ｓｔａｔｅが遷移する間、つまり、コンテキスト切り替えによる回路構成の変更中と、フリップフロップ６１からバックアップ回路６２へのストア動作中にデータ処理が行われない構成が可能である。

時刻Ｔ５において選択クロック信号ｓｅｌ＿ｃｌｋがハイレベルに遷移すると、コンテキスト切り替え状態信号ｃｏｎｔｅｘｔ＿ｏｎ［０］を出力するフリップフロップがリセットされて、コンテキスト切り替え状態信号ｃｏｎｔｅｘｔ＿ｏｎ［０］がローレベルになる。コンテキスト切り替え状態信号ｃｏｎｔｅｘｔ＿ｏｎ［０］がローレベルになると、マルチプレクサ制御信号ｍｕｘ＿ｓｅｌがローレベルになるため、基準クロック信号ｒｅｆ＿ｃｌｋが選択クロック信号ｓｅｌ＿ｃｌｋに選択され、出力される。

時刻Ｔ６以降は時刻Ｔ０乃至時刻Ｔ５と同様に動作する。ただし、コンテキスト制御信号ｃｏｎｔｅｘｔ＿ｉｎの論理が異なることに伴う論理の違いがある。また、パルス信号ｃｔｘ０＿ｏｎが論理変化しない代わりにパルス信号ｃｔｘ１＿ｏｎが論理変化し、その信号変化に従ってパルス信号ｃｔｘ＿ｏｎ［１］、コンテキスト切り替え状態信号ｃｏｎｔｅｘｔ＿ｏｎ［１］、マルチプレクサ制御信号ｍｕｘ＿ｓｅｌ、コンテキスト信号ｃｏｎｔｅｘｔ［１：０］が論理変化する。

なお、時刻Ｔ１１においてモード切り替え信号ｓｔｏｒｅ＿ｍｏｄｅをローレベルの状態で書き込み読み出し制御信号ｒｗ＿ｏｎがハイレベルとし、バックアップデータ読み出し信号ｌｏａｄをアクティブにすると、出力信号ｐｌｅ＿ｏｕｔがローレベルであるため、バックアップ回路６２のハイレベルの電位がフリップフロップ６１のデータ保持ノードに書き込まれ、出力信号ｐｌｅ＿ｏｕｔはハイレベルになる。なお、図７の構成の場合、ロード動作はｎチャネル型トランジスタであるトランジスタ７４、７５を介してフリップフロップ６１のデータ保持ノードの電位をローレベルの電位に引き下げる動作であるため、ストア動作よりも早い時間で動作が完了する。したがって、クロック生成回路１２からロード動作に必要な時間以上の周期であるが、ストア動作よりも高速な周波数を有するクロック信号（ここでは基準クロック信号ｒｅｆ＿ｃｌｋの１／４の周波数を有するクロック信号）を供給する。

以上説明したように半導体装置の動作は、コンテキスト切り替え時に選択クロック信号ｓｅｌ＿ｃｌｋの周波数を低くして１クロックの周期を長くできるため、１クロックでのコンテキスト切り替え動作を完了させることができる。この場合、コンテキストが切り替わる最中に、コンフィギュレーションデータの設定ではない不完全な回路構成となることはなく、ＰＬＥ１４が有するフリップフロップの出力データを確実に処理することができる。このため、ユーザーが意図しないデータが生成されることはなく、コンテキスト切り替え前後のデータ引き継ぎを正常に行うことができる。さらに、高電位出力信号と低電位出力信号が同じノードに供給されるような不完全な回路となることがなくなるため、貫通電流の発生をなくし、低消費電力を図ることができる。

加えて半導体装置の動作では、コンテキスト切り替え時に選択クロック信号ｓｅｌ＿ｃｌｋの周波数を低くして１クロックの周期を長くできるため、コンテキスト信号のスキューが回路動作に対して影響を及ぼしにくくなる。そのため、高速動作時に必要となるスキュー対策用の回路や配線の引き回しによるレイアウト面積を削減することで寄生容量を低減でき、低消費電力化を図ることができる。

＜コンフィギュレーションメモリ＞
図９は、図５および図６に示すコンフィギュレーションメモリ８１［０］乃至８１［１６］の具体的な回路図の一例である。コンフィギュレーションメモリ８１は、メモリセル９１［０］と、メモリセル９１［１］と、トランジスタ９２［０］と、トランジスタ９２［１］と、トランジスタ９３と、配線９４とを有する。

図８では、トランジスタ９２［０］、トランジスタ９２［１］およびトランジスタ９３がすべてｎチャネル型トランジスタである場合の例を示しているが、本発明の一態様はこれに限定されず、一部またはすべてのトランジスタをｐチャネル型トランジスタに置き換えてもよい。

本明細書ではｎチャネル型トランジスタをｎ−ｃｈ型トランジスタ、ｐチャネル型トランジスタをｐ−ｃｈ型トランジスタと呼ぶことがある。

メモリセル９１［０］は、トランジスタ９２［０］のソースまたはドレインの一方と電気的に接続されている。メモリセル９１［１］は、トランジスタ９２［１］のソースまたはドレインの一方と電気的に接続されている。トランジスタ９２［０］のソースまたはドレインの他方は、トランジスタ９２［１］のソースまたはドレインの他方およびトランジスタ９３のソースまたはドレインの一方と電気的に接続されている。トランジスタ９３のソースまたはドレインの他方は、配線９４と電気的に接続されている。

信号ｄａｔａは、メモリセル９１［０］およびメモリセル９１［１］に入力することができる。信号ｗｏｒｄ［０］は、メモリセル９１［０］に入力することができる。信号ｗｏｒｄ［１］は、メモリセル９１［１］に入力することができる。コンテキスト信号ｃｏｎｔｅｘｔ［０］は、トランジスタ９２［０］のゲートに入力することができる。コンテキスト信号ｃｏｎｔｅｘｔ［１］は、トランジスタ９２［１］のゲートに入力することができる。信号ｃｏｎｆｉｇは、トランジスタ９３のゲートに入力することができる。

メモリセル９１［０］およびメモリセル９１［１］は、コンフィギュレーションデータを保持する機能を有する回路である。トランジスタ９２［０］は、メモリセル９１［０］に保持されたコンフィギュレーションデータに基づいたデータを信号ｍｏｕｔとしてコンフィギュレーションメモリ８１の外部に出力するか否かを、信号ｃｏｎｔｅｘｔ［０］の電位に基づいて制御する機能を有する。トランジスタ９２［１］は、メモリセル９１［１］に保持されたコンフィギュレーションデータに基づいたデータを信号ｍｏｕｔとしてコンフィギュレーションメモリ８１の外部に出力するか否かを、信号ｃｏｎｔｅｘｔ［１］の電位に基づいて制御する機能を有する。

つまり、信号ｃｏｎｔｅｘｔ［０］の電位がハイレベルである場合、例えばメモリセル９１［０］に保持されたコンフィギュレーションデータの電位がハイレベルである場合は信号ｍｏｕｔの電位はハイレベルとなり、メモリセル９１［０］に保持されたコンフィギュレーションデータの電位がローレベルである場合は信号ｍｏｕｔの電位はローレベルとなる。また、コンテキスト信号ｃｏｎｔｅｘｔ［１］の電位がハイレベルである場合、例えばメモリセル９１［１］に保持されたコンフィギュレーションデータの電位がハイレベルである場合は信号ｍｏｕｔの電位はハイレベルとなり、メモリセル９１［１］に保持されたコンフィギュレーションデータの電位がローレベルである場合は信号ｍｏｕｔの電位はローレベルとなる。

なお、コンテキスト信号ｃｏｎｔｅｘｔ［０］およびコンテキスト信号ｃｏｎｔｅｘｔ［１］の論理は適宜逆にすることができる。また、コンフィギュレーションメモリ８１は、例えばメモリセル９１［０］に保持されたコンフィギュレーションデータの電位がハイレベルである場合に信号ｍｏｕｔの電位がローレベルとなり、メモリセル９１［０］に保持されたコンフィギュレーションデータの電位がローレベルである場合に信号ｍｏｕｔの電位がハイレベルとなるような構成とすることができる。また、例えばメモリセル９１［１］に保持されたコンフィギュレーションデータの電位がハイレベルである場合に信号ｍｏｕｔの電位がローレベルとなり、メモリセル９１［１］に保持されたコンフィギュレーションデータの電位がローレベルである場合に信号ｍｏｕｔの電位がハイレベルとなるような構成とすることができる。

信号ｄａｔａは、コンフィギュレーションデータをメモリセル９１［０］およびメモリセル９１［１］に供給する機能を有する。信号ｗｏｒｄ［０］は、メモリセル９１［０］へのコンフィギュレーションデータの書き込みを制御する、書き込み制御信号としての機能を有する。信号ｗｏｒｄ［１］は、メモリセル９１［１］へのコンフィギュレーションデータの書き込みを制御する、書き込み制御信号としての機能を有する。

トランジスタ９３は、コンフィギュレーション動作中に信号ｍｏｕｔの電位を配線９４の電位に固定する機能を有する。なお、配線９４には、例えばローレベル電位を印加することができる。

図９に示すメモリセル９１［０］およびメモリセル９１［１］は、例えば図１０（Ａ）に示すように、メモリセル９１［０］はトランジスタ９５［０］およびラッチ回路９６［０］を有し、メモリセル９１［１］はトランジスタ９５［１］およびラッチ回路９６［１］を有する構成とすることができる。また、図１０（Ｂ）に示すように、信号ｄａｔａの論理を反転させたデータ（相補データ）である信号ｄａｔａＢをラッチ回路９６［０］およびラッチ回路９６［１］に供給できるような構成としてもよい。この場合、信号ｄａｔａＢはトランジスタ９７［０］を介してラッチ回路９６［０］に供給され、またトランジスタ９７［１］を介してラッチ回路９６［１］に供給される。

また、図１１（Ａ）に示すように、メモリセル９１［０］はトランジスタ９５［０］、ラッチ回路９８［０］、ＭＲＡＭ９９［０］（ＭａｇｎｅｔｏｒｅｓｉｓｔｉｖｅＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）および配線１００［０］を有し、メモリセル９１［１］はトランジスタ９５［１］、ラッチ回路９８［１］、ＭＲＡＭ９９［１］および配線１００［１］を有する構成としてもよい。また、図１１（Ｂ）に示すように、ラッチ回路９８［０］と、ＭＲＡＭ９９［０］とがトランジスタ１０１［０］を介して接続され、ラッチ回路９８［１］と、ＭＲＡＭ９９［１］とがトランジスタ１０１［１］を介して接続されている構成としてもよい。

なお、図１０（Ａ）（Ｂ）に示す構成のメモリセル９１［０］およびメモリセル９１［１］において、ラッチ回路９８［０］およびラッチ回路９８［１］を設けなくてもよい。

また、図９に示すメモリセル９１［０］およびメモリセル９１［１］は、例えば図１２に示す構成とすることができる。図１２に示すメモリセル９１［０］は、トランジスタ９５Ａ［０］と、トランジスタ９５Ｂ［０］と、容量素子１０２Ａ［０］と、容量素子１０２Ｂ［０］と、配線１０３Ａ［０］と、配線１０３Ｂ［０］と、トランジスタ１０４Ａ［０］と、トランジスタ１０４Ｂ［０］と、配線１０５Ａ［０］と、配線１０５Ｂ［０］とを有する。また、メモリセル９１［１］は、トランジスタ９５Ａ［１］と、トランジスタ９５Ｂ［１］と、容量素子１０２Ａ［１］と、容量素子１０２Ｂ［１］と、配線１０３Ａ［１］と、配線１０３Ｂ［１］と、トランジスタ１０４Ａ［１］と、トランジスタ１０４Ｂ［１］と、配線１０５Ａ［１］と、配線１０５Ｂ［１］とを有する。

ここでは、トランジスタ９５Ａ［０］、トランジスタ９５Ｂ［０］、トランジスタ９５Ａ［１］、トランジスタ９５Ｂ［１］、トランジスタ１０４Ａ［０］、トランジスタ１０４Ｂ［０］、トランジスタ１０４Ａ［１］およびトランジスタ１０４Ｂ［１］がすべてｎ−ｃｈ型トランジスタである場合の例を示すが、本発明の一態様はこれに限定されず、一部またはすべてのトランジスタをｐ−ｃｈ型トランジスタに置き換えてもよい。

トランジスタ９５Ａ［０］のソースまたはドレインの一方は、容量素子１０２Ａ［０］の一方の端子およびトランジスタ１０４Ａ［０］のゲートと電気的に接続されている。トランジスタ９５Ｂ［０］のソースまたはドレインの一方は、容量素子１０２Ｂ［０］の一方の端子およびトランジスタ１０４Ｂ［０］のゲートと電気的に接続されている。容量素子１０２Ａ［０］の他方の端子は、配線１０３Ａ［０］と電気的に接続されている。容量素子１０２Ｂ［０］の他方の端子は、配線１０３Ｂ［０］と電気的に接続されている。

トランジスタ１０４Ａ［０］のソースまたはドレインの一方は、トランジスタ９２［０］のソースまたはドレインの一方およびトランジスタ１０４Ｂ［０］のソースまたはドレインの一方と電気的に接続されている。トランジスタ１０４Ａ［０］のソースまたはドレインの他方は、配線１０５Ａ［０］と電気的に接続されている。トランジスタ１０４Ｂ［０］のソースまたはドレインの他方は、配線１０５Ｂ［０］と電気的に接続されている。

トランジスタ９５Ａ［１］のソースまたはドレインの一方は、容量素子１０２Ａ［１］の一方の端子およびトランジスタ１０４Ａ［１］のゲートと電気的に接続されている。トランジスタ９５Ｂ［１］のソースまたはドレインの一方は、容量素子１０２Ｂ［１］の一方の端子およびトランジスタ１０４Ｂ［１］のゲートと電気的に接続されている。容量素子１０２Ａ［１］の他方の端子は、配線１０３Ａ［１］と電気的に接続されている。容量素子１０２Ｂ［１］の他方の端子は、配線１０３Ｂ［１］と電気的に接続されている。

トランジスタ１０４Ａ［１］のソースまたはドレインの一方は、トランジスタ９２［１］のソースまたはドレインの一方およびトランジスタ１０４Ｂ［１］のソースまたはドレインの一方と電気的に接続されている。トランジスタ１０４Ａ［１］のソースまたはドレインの他方は、配線１０５Ａ［１］と電気的に接続されている。トランジスタ１０４Ｂ［１］のソースまたはドレインの他方は、配線１０５Ｂ［１］と電気的に接続されている。

配線１０３Ａ［０］、配線１０３Ｂ［０］、配線１０３Ａ［１］および配線１０３Ｂ［１］の電位は、例えばローレベルとすることができる。また、配線１０５Ａ［０］および配線１０５Ｂ［０］にはそれぞれ反対の論理の電位を印加し、配線１０５Ａ［１］および配線１０５Ｂ［１］にもそれぞれ反対の論理の電位を印加する。例えば、配線１０５Ａ［０］の電位をハイレベルとする場合、配線１０５Ｂ［０］の電位をローレベルとする。また、例えば配線１０５Ａ［１］の電位をハイレベルとする場合、配線１０５Ｂ［１］の電位をローレベルとする。

信号ｄａｔａは、トランジスタ９５Ａ［０］のソースまたはドレインの他方、トランジスタ９５Ｂ［０］のソースまたはドレインの他方、トランジスタ９５Ａ［１］のソースまたはドレインの他方およびトランジスタ９５Ｂ［１］のソースまたはドレインの他方に入力することができる。信号ｗｏｒｄＡ［０］は、トランジスタ９５Ａ［０］のゲートに入力することができる。信号ｗｏｒｄＢ［０］は、トランジスタ９５Ｂ［０］のゲートに入力することができる。信号ｗｏｒｄＡ［１］は、トランジスタ９５Ａ［１］のゲートに入力することができる。信号ｗｏｒｄＢ［１］は、トランジスタ９５Ｂ［１］のゲートに入力することができる。

なお、図１２に示す構成のメモリセル９１［０］には、２種類の信号ｗｏｒｄ［０］を入力することができる。また、図１２に示す構成のメモリセル９１［１］には、２種類の信号ｗｏｒｄ［１］を入力することができる。２種類の信号ｗｏｒｄ［０］を、信号ｗｏｒｄＡ［０］および信号ｗｏｒｄＢ［０］と表記し、２種類の信号ｗｏｒｄ［１］を、信号ｗｏｒｄＡ［１］および信号ｗｏｒｄＢ［１］と表記している。

トランジスタ９５Ａ［０］は、コンフィギュレーションデータの容量素子１０２Ａ［０］への書き込みを制御する機能を有する。トランジスタ９５Ｂ［０］は、コンフィギュレーションデータの容量素子１０２Ｂ［０］への書き込みを制御する機能を有する。トランジスタ９５Ａ［１］は、コンフィギュレーションデータの容量素子１０２Ａ［１］への書き込みを制御する機能を有する。トランジスタ９５Ｂ［１］は、コンフィギュレーションデータの容量素子１０２Ｂ［１］への書き込みを制御する機能を有する。

容量素子１０２Ａ［０］、容量素子１０２Ｂ［０］、容量素子１０２Ａ［１］および容量素子１０２Ｂ［１］は、コンフィギュレーションデータを保持する機能を有する。トランジスタ１０４Ａ［０］は、容量素子１０２Ａ［０］に保持されたコンフィギュレーションデータを増幅する機能を有する。トランジスタ１０４Ｂ［０］は、容量素子１０２Ｂ［０］に保持されたコンフィギュレーションデータを増幅する機能を有する。トランジスタ１０４Ａ［１］は、容量素子１０２Ａ［１］に保持されたコンフィギュレーションデータを増幅する機能を有する。トランジスタ１０４Ｂ［１］は、容量素子１０２Ｂ［１］に保持されたコンフィギュレーションデータを増幅する機能を有する。

次に、メモリセル９１［０］およびメモリセル９１［１］が図１２に示す構成の場合における、コンフィギュレーションデータの保持および読み出しの手順について説明する。なお、配線１０５Ａ［０］および配線１０５Ａ［１］の電位をハイレベルとし、配線１０５Ｂ［０］および配線１０５Ｂ［１］の電位をローレベルとする。

メモリセル９１［０］にハイレベル電位のコンフィギュレーションデータを保持する場合、信号ｄａｔａおよび信号ｗｏｒｄＡ［０］の電位をハイレベルとする。これにより、容量素子１０２Ａ［０］に電荷が保持され、トランジスタ１０４Ａ［０］のゲートにハイレベル電位が印加される。したがって、トランジスタ１０４Ａ［０］がオンとなる。配線１０５Ａ［０］の電位はハイレベルであるので、コンテキスト信号ｃｏｎｔｅｘｔ［０］の電位がハイレベルとなってトランジスタ９２［０］がオンとなった場合、ハイレベル電位の信号が信号ｍｏｕｔとして出力される。

また、メモリセル９１［０］にローレベル電位のコンフィギュレーションデータを保持する場合、信号ｄａｔａおよび信号ｗｏｒｄＢ［０］の電位をハイレベルとする。これにより、容量素子１０２Ｂ［０］に電荷が保持され、トランジスタ１０４Ｂ［０］のゲートにハイレベル電位が印加される。したがって、トランジスタ１０４Ｂ［０］がオンとなる。配線１０５Ｂ［０］の電位はローレベルであるので、コンテキスト信号ｃｏｎｔｅｘｔ［０］の電位がハイレベルとなってトランジスタ９２［０］がオンとなった場合、ローレベル電位の信号が信号ｍｏｕｔとして出力される。

メモリセル９１［１］にハイレベル電位のコンフィギュレーションデータを保持する場合、信号ｄａｔａおよび信号ｗｏｒｄＡ［１］の電位をハイレベルとする。また、メモリセル９１［１］にローレベル電位のコンフィギュレーションデータを保持する場合、信号ｄａｔａおよび信号ｗｏｒｄＢ［１］の電位をハイレベルとする。

図１２に示す構成のメモリセル９１［０］において、トランジスタ９５Ａ［０］のオフ電流を低減することで、容量素子１０２Ａ［０］に書き込まれた電荷の保持時間を長くすることができ、トランジスタ９５Ｂ［０］のオフ電流を低減することで、容量素子１０２Ｂ［０］に書き込まれた電荷の保持時間を長くすることができる。また、トランジスタ９５Ａ［１］のオフ電流を低減することで、容量素子１０２Ａ［１］に書き込まれた電荷の保持時間を長くすることができ、トランジスタ９５Ｂ［１］のオフ電流を低減することで、容量素子１０２Ｂ［１］に書き込まれた電荷の保持時間を長くすることができる。ここで、オフ電流とは、トランジスタがオフ状態のときにソースとドレインとの間に流れる電流をいう。トランジスタがｎ―ｃｈ型である場合、例えば、しきい値電圧が０Ｖ乃至２Ｖ程度であれば、ゲートの電圧がソースおよびドレインの電圧に対して負の電圧であるときのソースとドレインとの間に流れる電流をオフ電流と呼ぶことができる。また、オフ電流が極めて小さいとは、例えば、チャネル幅１μｍあたりのオフ電流が１００ｚＡ（ゼプトアンペア）以下であることをいう。なお、オフ電流は小さいほど好ましいため、この規格化されたオフ電流が１０ｚＡ／μｍ以下、あるいは１ｚＡ／μｍ以下とすることが好ましく、１０ｙＡ（ヨクトアンペア）／μｍ以下であることがより好ましい。１ｚＡは１×１０^−２１Ａであり、１ｙＡは１×１０^−２４Ａである。

このようにオフ電流を極めて小さくするには、トランジスタのチャネル形成領域をバンドギャップが広い半導体で形成すればよい。そのような半導体として、例えば酸化物半導体が挙げられる。酸化物半導体のバンドギャップは３．０ｅＶ以上であるため、活性層または活性領域を酸化物半導体で形成したトランジスタ（ＯＳトランジスタ）は熱励起によるリーク電流が小さく、また、オフ電流が極めて小さい。ＯＳトランジスタのチャネル形成領域は、インジウム（Ｉｎ）および亜鉛（Ｚｎ）の少なくとも一方を含む酸化物半導体であることが好ましい。このような酸化物半導体としては、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、例えばＡｌ、Ｇａ、ＹまたはＳｎ）が代表的である。電子供与体（ドナー）となる水分または水素などの不純物を低減し、かつ酸素欠損も低減することで、酸化物半導体をｉ型（真性半導体）にする、あるいはｉ型に限りなく近づけることができる。ここでは、このような酸化物半導体は高純度化された酸化物半導体と呼ぶことができる。高純度化された酸化物半導体を適用することで、チャネル幅で規格化されたＯＳトランジスタのオフ電流を数ｙＡ／μｍ以上数ｚＡ／μｍ以下程度に低くすることができる。

また、ＯＳトランジスタでは、活性層または活性領域をシリコンで形成したトランジスタ（以下、Ｓｉトランジスタと呼ぶ）よりオフ電流特性の温度依存性が小さい。そのため、高温（例えば、１００℃以上）であっても、ＯＳトランジスタの規格化されたオフ電流を１００ｚＡ以下とすることができる。よって、トランジスタ９５Ａ［０］にＯＳトランジスタを適用することで、高温環境下であっても容量素子１０２Ａ［０］に書き込まれた電荷を長時間保持することができ、トランジスタ９５Ｂ［０］にＯＳトランジスタを適用することで、高温環境下であっても容量素子１０２Ｂ［０］に書き込まれた電荷を長時間保持することができる。また、トランジスタ９５Ａ［１］にＯＳトランジスタを適用することで、高温環境下であっても容量素子１０２Ａ［１］に書き込まれた電荷を長時間保持することができ、トランジスタ９５Ｂ［１］にＯＳトランジスタを適用することで、高温環境下であっても容量素子１０２Ｂ［１］に書き込まれた電荷を長時間保持することができる。以上より、高温環境下でも高い信頼性を持つ半導体装置を得ることができる。

なお、トランジスタ９２［０］、トランジスタ９２［１］、トランジスタ９３、トランジスタ１０４Ａ［０］、トランジスタ１０４Ｂ［０］、トランジスタ１０４Ａ［１］およびトランジスタ１０４Ｂ［１］は、Ｓｉトランジスタとすることができる。Ｓｉトランジスタは、ＯＳトランジスタに比べて高い電界効果移動度を有するといった特性を有する。そのため、トランジスタ９２［０］、トランジスタ９２［１］、トランジスタ９３、トランジスタ１０４Ａ［０］、トランジスタ１０４Ｂ［０］、トランジスタ１０４Ａ［１］およびトランジスタ１０４Ｂ［１］に流れる電流量を増加させることができる。これにより、本発明の一態様の半導体装置の動作を高速化することができる。

また、トランジスタ９２［０］、トランジスタ９２［１］、トランジスタ９３、トランジスタ１０４Ａ［０］、トランジスタ１０４Ｂ［０］、トランジスタ１０４Ａ［１］およびトランジスタ１０４Ｂ［１］をＯＳトランジスタとしてもよい。つまり、コンフィギュレーションメモリ８１が有するトランジスタをすべてＯＳトランジスタとしてもよい。

また、コンフィギュレーションメモリ８１が有するトランジスタのうち、任意のトランジスタをＯＳトランジスタとし、残りのトランジスタをＳｉトランジスタとすることができる。

また、メモリセル９１［０］およびメモリセル９１［１］は、図１０乃至図１２に示す構成に限らず、例えばＲｅＲＡＭ（ＲｅｓｉｓｔｉｖｅＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）を有してもよいし、例えばフラッシュメモリを有してもよい。

なお、図９乃至図１２に示す回路構成はあくまで一例であり、本発明の一態様を実現可能であれば任意の構成とすることができる。

＜ＰＬＥおよびＰＲＳを有する半導体装置の構成例＞
図１３は、本発明の一態様の半導体装置の構成例を示すブロック図であり、ＰＬＥ１４が有する各回路間の接続関係を示している。前述のように、本発明の一態様の半導体装置はコンテキストコントローラ１１、クロック生成回路１２、ストア／ロードコントローラ１５および切り替え回路１６を有する。

プログラマブル回路１３は、ＰＬＥ１４の他、入出力回路１１０、ＰＲＳ１２０、列ドライバ１３１および行ドライバ１３２を有する。なお、ＰＲＳ１２０は、コンフィギュレーションメモリ８１と同様の構成のコンフィギュレーションメモリを有することができる。

入出力回路１１０は、本発明の一態様の半導体装置が有する外部端子と、ＰＬＥ１４との間の信号の入出力を制御する機能を有する。ＰＲＳ１２０は、ＰＬＥ１４同士の接続関係や、ＰＬＥ１４と入出力回路１１０との接続関係などを規定する機能を有する。列ドライバ１３１は、信号ｄａｔａを生成する機能を有する。行ドライバ１３２は、信号ｗｏｒｄ［０］および信号ｗｏｒｄ［１］を生成する機能を有する。

図１３の例では、ＰＬＥ１４が１０個配置されてロジックアレイＬＡａを構成し、別のＰＬＥ１４が１０個配置されてロジックアレイＬＡｂを構成する。入出力回路１１０が１０個配置されて入出力アレイＩＯＡａを構成し、別の入出力回路１１０が１０個配置されて入出力アレイＩＯＡｂを構成する。また、ＰＲＳ１２０がマトリクス状に配置されてスイッチアレイＳＷＡａ、スイッチアレイＳＷＡｂおよびスイッチアレイＳＷＡｃを構成する。

本明細書では、ロジックアレイＬＡａが有する１０個のＰＬＥ１４をＰＬＥ１４＿００乃至ＰＬＥ１４＿０９と表記する。ロジックアレイＬＡｂが有する１０個のＰＬＥ１４をＰＬＥ１４＿１０乃至ＰＬＥ１４＿１９と表記する。入出力アレイＩＯＡａが有する１０個の入出力回路１１０を入出力回路１１０＿００乃至入出力回路１１０＿０９と表記する。入出力アレイＩＯＡｂが有する１０個の入出力回路１１０を入出力回路１１０＿１０乃至入出力回路１１０＿１９と表記する。

図１３において、ＰＬＥ１４＿００乃至ＰＬＥ１４＿１９をＰＬＥ００乃至ＰＬＥ１９と表記し、入出力回路１１０＿００乃至入出力回路１１０＿１９をＩＯ００乃至ＩＯ１９と表記する場合がある。また、図１３に示すＰＲＳ１２０内の表記はその機能を示している。例えば、”ＰＬＥ０＊ｔｏＩＯ００”とは、ＰＲＳ１２０が、ＰＬＥ１４＿００乃至ＰＬＥ１４＿０９の出力ノードと、入出力回路１１０＿００の入力ノードとの間に配置されていることを示している。

なお、入出力回路１１０＿００乃至入出力回路１１０＿１９は、互いに異なる外部端子と電気的に接続されている。入出力アレイＩＯＡａおよび入出力アレイＩＯＡｂは、本発明の一態様の半導体装置の外部端子と、ロジックアレイＬＡａおよびロジックアレイＬＡｂとの間の信号の入出力を制御する機能を有する。

図１乃至図１３に示す構成は、それぞれ任意に組み合わせることができる。

（実施の形態２）
本実施の形態では、上記半導体装置を適用した表示システムの一例、および表示システムが有する表示装置に適用可能な表示装置の一例について説明する。

図１４は、表示システムの構成例を説明するブロック図である。

表示システム５００は、ビデオデータ通信部５１０、表示駆動部５２０、電源制御部５３０、表示装置部５４０、およびタッチパネル部５５０を有する。

ビデオデータ通信部５１０は、無線信号受信部５１１、プロセッサ５１２、およびビデオデータ入力部５１３を有する。無線信号受信部５１１は、無線ＬＡＮ（ＬｏｃａｌＡｒｅａＮｅｔｗｏｒｋ）に接続し、ビデオデータ等を受信する機能を有する。プロセッサ５１２は、無線信号受信部５１１で受信したビデオデータ等をデコードし、表示駆動部５２０に出力する。ビデオデータ入力部５１３は、外部からビデオデータを直接入力する場合の入力端子に相当する。ビデオデータ入力部５１３に入力されたビデオデータは、表示駆動部５２０に出力される。

表示駆動部５２０は、ＰＬＤ５２１、表示コントローラ５２２、および電源回路５２３を有する。ＰＬＤ５２１は、上記実施の形態で説明した構成を適用することができる。そのため、コンテキスト切り替え時において、フォーマットの異なるビデオデータの信号処理に対応することができるとともに、クロック周波数を高めてもコンテキストの切り替え前後のデータ引き継ぎを正常に行うことができる。表示コントローラ５２２は、ＰＬＤ５２１で処理されたビデオデータをもとに、表示装置部５４０を駆動するためのビデオ信号および制御信号を生成して表示装置部５４０に出力する。電源回路５２３は、ＰＬＤ５２１で処理されたビデオデータをもとに、表示装置部５４０を駆動するための電源電圧を生成して表示装置部５４０に出力する。

電源制御部５３０は、無線給電モジュール５３１、二次電池５３２、電圧変換回路５３３、および電源コントローラ５３４を有する。無線給電モジュール５３１は、無線給電の規格に応じて、無線による給電がなされる。二次電池５３２は、無線給電モジュール５３１への給電によって得られた電力によって充電される。電圧変換回路５３３は、二次電池５３２の放電による電圧を変換して電源コントローラ５３４に出力する。電源コントローラ５３４は、表示システム５００の各回路で用いられる電力の出力を制御する。

表示装置部５４０は、複数の画素を有する表示領域の他、各画素へのビデオ信号の書き込みを制御する走査線駆動回路および信号線駆動回路等の駆動回路を有する。表示装置部５４０の構成例については、図１５（Ａ）乃至（Ｃ）および図１６（Ａ）、（Ｂ）で詳述する。

タッチパネル部５５０は、検出回路５５１と、演算回路５５２と、を有する。検出回路５５１は、被検出物を検出することで得られる電気信号を演算回路５５２に出力する。演算回路５５２は、検出回路５５１で得られる電気信号をもとに被検出物の位置を演算し、演算結果をプロセッサ５１２に出力する。

図１５（Ａ）は、表示装置部５４０の構成例を説明するブロック図である。

図１５（Ａ）に示す表示装置部５４０は、駆動回路５４１、駆動回路５４２Ａ、駆動回路５４２Ｂ、および表示領域５４３を有する。なお、駆動回路５４１、駆動回路５４２Ａ、および駆動回路５４２Ｂをまとめて「駆動回路」または「周辺駆動回路」という場合がある。

駆動回路５４２Ａ、駆動回路５４２Ｂは、例えば走査線駆動回路として機能できる。また、駆動回路５４１は、例えば信号線駆動回路として機能できる。なお、駆動回路５４２Ａ、および駆動回路５４２Ｂは、どちらか一方のみとしてもよい。また、表示領域５４３を挟んで駆動回路５４１と向き合う位置に、何らかの回路を設けてもよい。

また、図１５（Ａ）に例示する表示装置部５４０は、各々が略平行に配設され、且つ、駆動回路５４２Ａ、および／または駆動回路５４２Ｂによって電位が制御されるｐ本の配線５４４と、各々が略平行に配設され、且つ、駆動回路５４１によって電位が制御されるｑ本の配線５４５と、を有する。さらに、表示領域５４３はマトリクス状に配設された複数の画素５４６を有する。画素５４６は、画素回路および表示素子を有する。

また、３つの画素５４６を１つの画素として機能させることで、フルカラー表示を実現することができる。３つの画素５４６は、それぞれが赤色光、緑色光、または青色光の、透過率、反射率、または発光光量などを制御する。なお、３つの画素５４６で制御する光の色は赤、緑、青の組み合わせに限らず、黄、シアン、マゼンタであってもよい。

また、赤色光、緑色光、青色光を制御する画素に、白色光を制御する画素５４６を加えて、４つの画素５４６をまとめて１つの画素として機能させてもよい。白色光を制御する画素５４６を加えることで、表示領域の輝度を高めることができる。また、１つの画素として機能させる画素５４６を増やし、赤、緑、青、黄、シアン、およびマゼンタを適宜組み合わせて用いることにより、再現可能な色域を広げることができる。

画素を１９２０×１０８０のマトリクス状に配置すると、いわゆるフルハイビジョン（「２Ｋ解像度」、「２Ｋ１Ｋ」、「２Ｋ」などとも言われる）の解像度で表示可能な表示装置部５４０を実現することができる。また、例えば、画素を３８４０×２１６０のマトリクス状に配置すると、いわゆるウルトラハイビジョン（「４Ｋ解像度」、「４Ｋ２Ｋ」、「４Ｋ」などとも言われる）の解像度で表示可能な表示装置部５４０を実現することができる。また、例えば、画素を７６８０×４３２０のマトリクス状に配置すると、いわゆるスーパーハイビジョン（「８Ｋ解像度」、「８Ｋ４Ｋ」、「８Ｋ」などとも言われる）の解像度で表示可能な表示装置部５４０を実現することができる。画素を増やすことで、１６Ｋや３２Ｋの解像度で表示可能な表示装置部５４０を実現することも可能である。

ｇ行目の配線５４４＿ｇ（ｇは１以上ｐ以下の自然数）は、表示領域５４３においてｐ行ｑ列（ｐ、ｑは、ともに１以上の自然数）に配設された複数の画素５４６のうち、ｇ行に配設されたｑ個の画素５４６と電気的に接続される。また、ｈ列目の配線５４５＿ｈ（ｈは１以上ｑ以下の自然数）は、ｐ行ｑ列に配設された画素５４６のうち、ｈ列に配設されたｐ個の画素５４６に電気的に接続される。

〔表示素子〕
表示装置部５４０は、様々な形態を用いること、または様々な表示素子を有することが出来る。表示素子の一例としては、ＥＬ（エレクトロルミネッセンス）素子（有機ＥＬ素子、無機ＥＬ素子、または、有機物及び無機物を含むＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェロメトリック・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた表示素子、など、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有するものがある。また、表示素子として量子ドットを用いてもよい。

ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎＥｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒＤｉｓｐｌａｙ）などがある。量子ドットを用いた表示装置の一例としては、量子ドットディスプレイなどがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク、電子粉流体（登録商標）、又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。表示装置はプラズマディスプレイパネル（ＰＤＰ）であってもよい。表示装置は網膜走査型の投影装置であってもよい。

なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。

なお、ＬＥＤを用いる場合、ＬＥＤの電極や窒化物半導体の下に、グラフェンやグラファイトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜としてもよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化物半導体、例えば、結晶を有するｎ型ＧａＮ半導体層などを容易に成膜することができる。さらに、その上に、結晶を有するｐ型ＧａＮ半導体層などを設けて、ＬＥＤを構成することができる。なお、グラフェンやグラファイトと、結晶を有するｎ型ＧａＮ半導体層との間に、ＡｌＮ層を設けてもよい。なお、ＬＥＤが有するＧａＮ半導体層は、ＭＯＣＶＤで成膜してもよい。ただし、グラフェンを設けることにより、ＬＥＤが有するＧａＮ半導体層は、スパッタ法で成膜することも可能である。

〔発光素子を用いた画素の一例〕
図１５（Ｂ）に示す画素５４６Ａは、トランジスタ４６１と、容量素子４６３と、トランジスタ４６８と、トランジスタ４６４と、表示素子として機能できる発光素子４２６と、を有する。

トランジスタ４６１のソースおよびドレインの一方は、配線５４５＿ｈに電気的に接続される。さらに、トランジスタ４６１のゲートは、配線５４４＿ｇに電気的に接続される。配線５４５＿ｈからはビデオ信号が供給される。

トランジスタ４６１は、ビデオ信号のノード４６５への書き込みを制御する機能を有する。

容量素子４６３の一対の電極の一方は、ノード４６５に電気的に接続され、他方は、ノード４６７に電気的に接続される。また、トランジスタ４６１のソースおよびドレインの他方は、ノード４６５に電気的に接続される。

容量素子４６３は、ノード４６５に書き込まれたデータを保持する保持容量としての機能を有する。

トランジスタ４６８のソースおよびドレインの一方は、電位供給線ＶＬ＿ａに電気的に接続され、他方はノード４６７に電気的に接続される。さらに、トランジスタ４６８のゲートは、ノード４６５に電気的に接続される。

トランジスタ４６４のソースおよびドレインの一方は、配線Ｖ０に電気的に接続され、他方はノード４６７に電気的に接続される。さらに、トランジスタ４６４のゲートは、配線５４４＿ｇに電気的に接続される。

発光素子４２６のアノードまたはカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続され、他方は、ノード４６７に電気的に接続される。

発光素子４２６としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともいう）などを用いることができる。ただし、発光素子４２６としては、これに限定されず、例えば無機材料からなる無機ＥＬ素子を用いても良い。

例えば、電位供給線ＶＬ＿ａまたは電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。

図１５（Ｂ）の画素５４６Ａを有する表示装置部５４０では、駆動回路５４２Ａ、および／または駆動回路５４２Ｂにより各行の画素５４６を順次選択し、トランジスタ４６１、をオン状態にしてビデオ信号をノード４６５に書き込む。

ノード４６５にデータが書き込まれた画素５４６Ａは、トランジスタ４６１、およびトランジスタ４６４がオフ状態になることで保持状態になる。さらに、ノード４６５に書き込まれたデータの電位に応じてトランジスタ４６８のソースとドレインの間に流れる電流量が制御され、発光素子４２６は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。

また、トランジスタ４６１、トランジスタ４６４、およびトランジスタ４６８として、バックゲートを有するトランジスタを用いてもよい。この場合、トランジスタ４６１、トランジスタ４６４、およびトランジスタ４６８のゲートは、バックゲートと電気的に接続されていてもよい。

〔液晶素子を用いた画素の一例〕
図１５（Ｃ）に示す画素５４６Ｂは、トランジスタ４７１と、容量素子４７３と、液晶素子４７２と、を有する。

液晶素子４７２の一対の電極の一方の電位は、画素５４６Ｂの仕様に応じて適宜設定される。例えば、液晶素子４７２の一対の電極の一方に、共通の電位（コモン電位）を与えてもよいし、容量線ＣＬと同電位としてもよい。また、液晶素子４７２の一対の電極の一方に、画素５４６Ｂ毎に異なる電位を与えてもよい。液晶素子４７２の一対の電極の他方はノード４７６に電気的に接続されている。液晶素子４７２は、ノード４７６に書き込まれるデータにより配向状態が設定される。

液晶素子４７２を備える表示装置の駆動方法としては、例えば、ＴＮ（ＴｗｉｓｔｅｄＮｅｍａｔｉｃ）モード、ＳＴＮ（ＳｕｐｅｒＴｗｉｓｔｅｄＮｅｍａｔｉｃ）モード、ＶＡ（ＶｅｒｔｉｃａｌＡｌｉｇｎｍｅｎｔ）モード、ＡＳＭ（ＡｘｉａｌｌｙＳｙｍｍｅｔｒｉｃＡｌｉｇｎｅｄＭｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（ＯｐｔｉｃａｌｌｙＣｏｍｐｅｎｓａｔｅｄＢｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（ＦｅｒｒｏｅｌｅｃｔｒｉｃＬｉｑｕｉｄＣｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃＬｉｑｕｉｄＣｒｙｓｔａｌ）モード、ＭＶＡ（Ｍｕｌｔｉ−ＤｏｍａｉｎＶｅｒｔｉｃａｌＡｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（ＰａｔｔｅｒｎｅｄＶｅｒｔｉｃａｌＡｌｉｇｎｍｅｎｔ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（ＦｒｉｎｇｅＦｉｅｌｄＳｗｉｔｃｈｉｎｇ）モード、またはＴＢＡ（ＴｒａｎｓｖｅｒｓｅＢｅｎｄＡｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（ＥｌｅｃｔｒｉｃａｌｌｙＣｏｎｔｒｏｌｌｅｄＢｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（ＰｏｌｙｍｅｒＤｉｓｐｅｒｓｅｄＬｉｑｕｉｄＣｒｙｓｔａｌ）モード、ＰＮＬＣ（ＰｏｌｙｍｅｒＮｅｔｗｏｒｋＬｉｑｕｉｄＣｒｙｓｔａｌ）モード、ゲストホストモードなどがある。ただし、これに限定されず、液晶素子およびその駆動方式として様々なものを用いることができる。

表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。

また、配向膜を用いないブルー相（ＢｌｕｅＰｈａｓｅ）を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、かつ、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。

また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。

また、液晶材料の固有抵抗は、１×１０^９Ω・ｃｍ以上であり、好ましくは１×１０^１１Ω・ｃｍ以上であり、さらに好ましくは１×１０^１２Ω・ｃｍ以上である。なお、本明細書における固有抵抗の値は、２０℃で測定した値とする。

ｇ行ｈ列目の画素５４６Ｂにおいて、トランジスタ４７１のソースおよびドレインの一方は、配線５４４＿ｈに電気的に接続され、他方はノード４７６に電気的に接続される。トランジスタ４７１のゲートは、配線５４４＿ｇに電気的に接続される。配線５４５＿ｈからはビデオ信号が供給される。トランジスタ４７１は、ノード４７６へのビデオ信号の書き込みを制御する機能を有する。

容量素子４７３の一対の電極の一方は、特定の電位が供給される配線（以下、容量線ＣＬ）に電気的に接続され、他方は、ノード４７６に電気的に接続される。なお、容量線ＣＬの電位の値は、画素５４６Ｂの仕様に応じて適宜設定される。容量素子４７３は、ノード４７６に書き込まれたデータを保持する保持容量としての機能を有する。

例えば、図１５（Ｃ）の画素５４６Ｂを有する表示装置部５４０では、駆動回路５４２Ａ、および／または駆動回路５４２Ｂにより各行の画素５４６Ｂを順次選択し、トランジスタ４７１をオン状態にしてノード４７６にビデオ信号を書き込む。

ノード４７６にビデオ信号が書き込まれた画素５４６Ｂは、トランジスタ４７１がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、表示領域５４３に画像を表示できる。

また、トランジスタ４７１として、バックゲートを有するトランジスタを用いてもよい。この場合、トランジスタ４７１のゲートは、バックゲートと電気的に接続されていてもよい。

〔液晶素子および発光素子を用いた画素の一例〕
図１６（Ａ）に示す画素５４６Ｃは、トランジスタ４６１と、容量素子４６３と、トランジスタ４６８と、トランジスタ４６４と、発光素子４２６と、トランジスタ４７１と、容量素子４７３と、液晶素子４７２と、を有する。

図１６（Ａ）に示す画素５４６Ｃは、図１５（Ｂ）に示す画素５４６Ａで説明した構成と、図１５（Ｃ）に示す画素５４６Ｂで説明した構成と、を有する。ノード４７６へ与えるビデオ信号は、配線５４５＿ｈ＿１に与えられる。配線５４５＿ｈ＿１のビデオ信号は、配線５４４＿ｇ＿１にゲートが電気的に接続されたトランジスタ４７１を介して書き込まれる。ノード４６５へ与えるビデオ信号は、配線５４５＿ｈ＿２に与えられる。配線５４５＿ｈ＿２のビデオ信号は、配線５４４＿ｇ＿２にゲートが電気的に接続されたトランジスタ４６１を介して書き込まれる。図１６（Ａ）に示す画素５４６Ｃにおける発光素子４２６および液晶素子４７２の駆動についての説明は、図１５（Ｂ）に示す画素５４６Ａでの説明および図１５（Ｃ）に示す画素５４６Ｂでの説明と同様であり、上記記載を援用することができる。

図１６（Ａ）に示す画素５４６Ｃを有する表示装置部５４０は、図１６（Ｂ）に示す断面模式図のように発光素子４２６と液晶素子４７２とを重ねて設けることができる。図１６（Ｂ）において、発光素子４２６および液晶素子４７２の間には、トランジスタを有する層４８１が設けられる。トランジスタを有する層４８１は、トランジスタ４６１と、容量素子４６３と、トランジスタ４６８と、トランジスタ４６４と、トランジスタ４７１と、容量素子４７３と、を有する。図１６（Ｂ）の液晶素子４７２は、外光（Ｌ_ＲＥＦ）を反射することができる電極４８２を有する。電極４８２は、発光素子からの光（Ｌ_ＥＬ）を透過するための開口部４８３が設けられる。

図１６（Ａ）に示す画素５４６Ｃは、発光素子４２６と液晶素子４７２とを別々に駆動することができる。つまり図１６（Ｂ）の発光素子４２６と液晶素子４７２とを別々に駆動することができる。そのため、図１６（Ａ）に示す画素５４６Ｃを有する表示装置部５４０は、照度に応じて発光素子４２６と液晶素子４７２とを切り替えて駆動させることができる。例えば、照度が大きい場合、液晶素子４７２を駆動して所望の階調を得る構成とし、照度が小さい場合、発光素子４２６を駆動して所望の階調を得る構成とする。当該構成とすることで、低消費電力かつ視認性に優れた表示装置部とすることができる。

（実施の形態３）
本実施の形態では、半導体装置の一例として、ＩＣチップ、電子部品、電子機器等について説明する。

＜電子部品の作製方法例＞
図１７（Ａ）は、電子部品の作製方法例を示すフローチャートである。電子部品は、半導体パッケージ、またはＩＣ用パッケージともいう。この電子部品は、端子取り出し方向や、端子の形状に応じて、複数の規格や名称が存在する。そこで、本実施の形態では、その一例について説明することにする。

トランジスタで構成される半導体装置は、組み立て工程（後工程）を経て、プリント基板に脱着可能な部品が複数合わさることで完成する。後工程については、図１７（Ａ）に示す各工程を経ることで完成させることができる。具体的には、前工程で得られる素子基板が完成（ステップＳＴ７１）した後、基板の裏面を研削する。この段階で基板を薄膜化して、前工程での基板の反り等を低減し、部品の小型化を図る。次に、基板を複数のチップに分離するダイシング工程を行う（ステップＳＴ７２）。

図１７（Ｂ）は、ダイシング工程が行われる前の半導体ウエハ７１００の上面図である。図１７（Ｃ）は、図１７（Ｂ）の部分拡大図である。半導体ウエハ７１００には、複数の回路領域７１０２が設けられている。回路領域７１０２には、本発明の形態に係る半導体装置が設けられている。

複数の回路領域７１０２は、それぞれが分離領域７１０４に囲まれている。分離領域７１０４と重なる位置に分離線（「ダイシングライン」ともいう）７１０６が設定される。ダイシング工程ＳＴ７２では、分離線７１０６に沿って半導体ウエハ７１００切断することで、回路領域７１０２を含むチップ７１１０を半導体ウエハ７１００から切り出す。図１７（Ｄ）にチップ７１１０の拡大図を示す。

分離領域７１０４に導電層や半導体層を設けてもよい。分離領域７１０４に導電層や半導体層を設けることで、ダイシング工程時に生じうるＥＳＤを緩和し、ダイシング工程に起因する歩留まりの低下を防ぐことができる。また、一般にダイシング工程は、基板の冷却、削りくずの除去、帯電防止などを目的として、炭酸ガスなどを溶解させて比抵抗を下げた純水を切削部に供給しながら行なう。分離領域７１０４に導電層や半導体層を設けることで、当該純水の使用量を削減することができる。よって、半導体装置の生産コストを低減することができる。また、半導体装置の生産性を高めることができる。

ステップＳＴ７２を行った後、分離したチップを個々にピックアップしてリードフレーム上に搭載し接合する、ダイボンディング工程を行う（ステップＳＴ７３）。ダイボンディング工程におけるチップとリードフレームとの接着方法は製品に適した方法を選択すればよい。例えば、接着は樹脂やテープによって行えばよい。ダイボンディング工程は、インターポーザ上にチップを搭載し接合してもよい。ワイヤーボンディング工程で、リードフレームのリードとチップ上の電極とを金属の細線（ワイヤー）で電気的に接続する（ステップＳＴ７４）。金属の細線には、銀線や金線を用いることができる。ワイヤーボンディングは、ボールボンディングとウェッジボンディングの何れでもよい。

ワイヤーボンディングされたチップは、エポキシ樹脂等で封止される、モールド工程が施される（ステップＳＴ７５）。モールド工程を行うことで電子部品の内部が樹脂で充填され、機械的な外力による内蔵される回路部やワイヤーに対するダメージを低減することができ、また水分や埃による特性の劣化を低減することができる。リードフレームのリードをメッキ処理する。そしてリードを切断及び成形加工する（ステップＳＴ７６）。めっき処理によりリードの錆を防止し、後にプリント基板に実装する際のはんだ付けをより確実に行うことができる。パッケージの表面に印字処理（マーキング）を施す（ステップＳＴ７７）。検査工程（ステップＳＴ７８）を経て、電子部品が完成する（ステップＳＴ７９）。上掲した実施の形態の半導体装置を組み込むことで、低消費電力で、小型な電子部品を提供することができる。

完成した電子部品の斜視模式図を図１７（Ｅ）に示す。図１７（Ｅ）では、電子部品の一例として、ＱＦＰ（ＱｕａｄＦｌａｔＰａｃｋａｇｅ）の斜視模式図を示している。図１７（Ｅ）に示すように、電子部品７０００は、リード７００１及びチップ７１１０を有する。

電子部品７０００は、例えばプリント基板７００２に実装される。このような電子部品７０００が複数組み合わされて、それぞれがプリント基板７００２上で電気的に接続されることで電子機器に搭載することができる。完成した回路基板７００４は、電子機器等の内部に設けられる。電子部品７０００を搭載することで、電子機器の消費電力を削減することができる。または、電子機器を小型化することが容易になる。

電子部品７０００は、デジタル信号処理、ソフトウェア無線、アビオニクス（通信機器、航法システム、自動操縦装置、飛行管理システム等の航空に関する電子機器）、ＡＳＩＣのプロトタイピング、医療用画像処理、音声認識、暗号、バイオインフォマティクス（生物情報科学）、機械装置のエミュレータ、および電波天文学における電波望遠鏡等、幅広い分野の電子機器の電子部品（ＩＣチップ）に適用することが可能である。このような電子機器としては、カメラ（ビデオカメラ、デジタルスチルカメラ等）、表示装置、パーソナルコンピュータ（ＰＣ）、携帯電話、携帯型を含むゲーム機、携帯型情報端末（スマートフォン、タブレット型情報端末など）、電子書籍端末、ウエアラブル型情報端末（時計型、ヘッドマウント型、ゴーグル型、眼鏡型、腕章型、ブレスレット型、ネックレス型等）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機、家庭用電化製品などが挙げられる。

次いで、コンピュータ、携帯情報端末（携帯電話、携帯型ゲーム機、音響再生装置なども含む）、電子ペーパー、テレビジョン装置（テレビ、又はテレビジョン受信機ともいう）、デジタルビデオカメラなどの電子機器に、上述の電子部品を適用する場合について説明する。

図１８（Ａ）は、携帯型の情報端末であり、筐体８０１、筐体８０２、第１の表示部８０３ａ、第２の表示部８０３ｂなどによって構成されている。筐体８０１と筐体８０２の少なくとも一方には、先の実施の形態に示す半導体装置が設けられている。そのため、低消費電力化が図られた携帯型の情報端末が実現される。

なお、第１の表示部８０３ａはタッチ入力機能を有するパネルとなっており、例えば図１８（Ａ）の左図のように、第１の表示部８０３ａに表示される選択ボタン８０４により「タッチ入力」を行うか、「キーボード入力」を行うかを選択できる。選択ボタンは様々な大きさで表示できるため、幅広い世代の人が使いやすさを実感できる。ここで、例えば「キーボード入力」を選択した場合、図１８（Ａ）の右図のように第１の表示部８０３ａにはキーボード８０５が表示される。これにより、従来の情報端末と同様に、キー入力による素早い文字入力などが可能となる。

また、図１８（Ａ）に示す携帯型の情報端末は、図１８（Ａ）の右図のように、第１の表示部８０３ａ及び第２の表示部８０３ｂのうち、一方を取り外すことができる。第２の表示部８０３ｂもタッチ入力機能を有するパネルとし、持ち運びの際、さらなる軽量化を図ることができ、一方の手で筐体８０２を持ち、他方の手で操作することができるため便利である。

図１８（Ａ）に示す携帯型の情報端末は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。

また、図１８（Ａ）に示す携帯型の情報端末は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。

更に、図１８（Ａ）に示す筐体８０２にアンテナやマイク機能や無線機能を持たせ、携帯電話として用いてもよい。

図１８（Ｂ）は、電子ペーパーを実装した電子書籍端末８１０であり、筐体８１１と筐体８１２の２つの筐体で構成されている。筐体８１１及び筐体８１２には、それぞれ表示部８１３及び表示部８１４が設けられている。筐体８１１と筐体８１２は、軸部８１５により接続されており、該軸部８１５を軸として開閉動作を行うことができる。また、筐体８１１は、電源８１６、操作キー８１７、スピーカー８１８などを備えている。筐体８１１、筐体８１２の少なくとも一には、先の実施の形態に示す半導体装置が設けられている。そのため、低消費電力化が図られた電子書籍端末が実現される。

図１８（Ｃ）は、テレビジョン装置であり、筐体８２１、表示部８２２、スタンド８２３などで構成されている。テレビジョン装置８２０の操作は、筐体８２１が備えるスイッチや、リモコン操作機８２４により行うことができる。筐体８２１及びリモコン操作機８２４には、先の実施の形態に示す半導体装置が設けられている。そのため、低消費電力化が図られたテレビジョン装置が実現される。

図１８（Ｄ）は、スマートフォンであり、本体８３０には、表示部８３１と、スピーカー８３２と、マイク８３３と、操作ボタン８３４等が設けられている。本体８３０内には、先の実施の形態に示す半導体装置が設けられている。そのため誤動作が少なく、低消費電力化が図られたスマートフォンが実現される。

図１８（Ｅ）は、デジタルカメラであり、本体８４１、表示部８４２、操作スイッチ８４３などによって構成されている。本体８４１内には、先の実施の形態に示す半導体装置が設けられている。そのため、低消費電力化が図られたデジタルカメラが実現される。

以上のように、本実施の形態に示す電子機器には、先の実施の形態に係る半導体装置が設けられている。このため、低消費電力化が図られた電子機器が実現される。

（本明細書等の記載に関する付記）
以上の実施の形態、及び実施の形態における各構成の説明について、以下に付記する。

＜実施の形態で述べた本発明の一態様に関する付記＞
各実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて、本発明の一態様とすることができる。また、１つの実施の形態の中に、複数の構成例が示される場合は、互いの構成例を適宜組み合わせることが可能である。

なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）、及び／又は、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換えなどを行うことが出来る。

なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。

なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）、及び／又は、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることにより、さらに多くの図を構成させることが出来る。

なお、本実施の形態において、本発明の一態様について述べた。または、他の実施の形態において、本発明の一態様について述べる。ただし、本発明の一態様は、これらに限定されない。つまり、本実施の形態および他の実施の形態では、様々な発明の態様が記載されているため、本発明の一態様は、特定の態様に限定されない。例えば、本発明の一態様として、トランジスタのチャネル形成領域、ソースドレイン領域などが、酸化物半導体を有する場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トランジスタのソースドレイン領域などは、様々な半導体を有していてもよい。場合によっては、または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トランジスタのソースドレイン領域などは、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、または、有機半導体などの少なくとも一つを有していてもよい。または例えば、場合によっては、または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トランジスタのソースドレイン領域などは、酸化物半導体を有していなくてもよい。よって、場合によっては、または、状況に応じて、トランジスタ、トランジスタのチャネル形成領域、または、トランジスタのソースドレイン領域などは、酸化物半導体を有していなくてもよい。例えば、本発明の一態様として、メモリセルに適用した場合の例を示したが、本発明の一態様は、これに限定されない。例えば、場合によっては、または、状況に応じて、本発明の一態様は、別の機能を有する回路に適用してもよい。または例えば、場合によっては、または、状況に応じて、本発明の一態様は、メモリセルに適用しなくてもよい。

＜図面を説明する記載に関する付記＞
本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。構成同士の位置関係は、各構成を描写する方向に応じて適宜変化する。そのため、配置を示す語句は、明細書で説明した記載に限定されず、状況に応じて適切に言い換えることができる。

また、「上」や「下」の用語は、構成要素の位置関係が直上または直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。

また本明細書等において、ブロック図では、構成要素を機能毎に分類し、互いに独立したブロックとして示している。しかしながら実際の回路等においては、構成要素を機能毎に切り分けることが難しく、一つの回路に複数の機能が係わる場合や、複数の回路にわたって一つの機能が関わる場合があり得る。そのため、ブロック図のブロックは、明細書で説明した構成要素に限定されず、状況に応じて適切に言い換えることができる。

また、図面において、大きさ、層の厚さ、又は領域は、説明の便宜上任意の大きさに示したものである。よって、必ずしもそのスケールに限定されない。なお図面は明確性を期すために模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。

また、図面において、上面図（平面図、レイアウト図ともいう）や斜視図などにおいて、図面の明確性を期すために、一部の構成要素の記載を省略している場合がある。

＜言い換え可能な記載に関する付記＞
本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一方を、「ソース又はドレインの一方」（又は第１電極、又は第１端子）と表記し、ソースとドレインとの他方を「ソース又はドレインの他方」（又は第２電極、又は第２端子）と表記している。これは、トランジスタのソースとドレインは、トランジスタの構造又は動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い換えることができる。

また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。

また、本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電位（接地電位）とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも０Ｖを意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配線等に与える電位を変化させる場合がある。

なお本明細書等において、「膜」、「層」などの語句は、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。

＜語句の定義に関する付記＞
以下では、上記実施の形態中で言及しなかった語句の定義について説明する。

＜＜スイッチについて＞＞
本明細書等において、スイッチとは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有するものをいう。または、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。

一例としては、電気的スイッチ又は機械的なスイッチなどを用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。

電気的なスイッチの一例としては、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（ＭｅｔａｌＩｎｓｕｌａｔｏｒＭｅｔａｌ）ダイオード、ＭＩＳ（ＭｅｔａｌＩｎｓｕｌａｔｏｒＳｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）、又はこれらを組み合わせた論理回路などがある。

なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」とは、トランジスタのソースとドレインが電気的に短絡されているとみなせる状態をいう。また、トランジスタの「非導通状態」とは、トランジスタのソースとドレインが電気的に遮断されているとみなせる状態をいう。なおトランジスタを単なるスイッチとして動作させる場合には、トランジスタの極性（導電型）は特に限定されない。

機械的なスイッチの一例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のように、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことによって、導通と非導通とを制御して動作する。

＜＜チャネル長について＞＞
本明細書等において、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲートとが重なる領域、またはチャネルが形成される領域における、ソースとドレインとの間の距離をいう。

なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。

＜＜チャネル幅について＞＞
本明細書等において、チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲートとが重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。

なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。

なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、実効的なチャネル幅と呼ぶ）と、トランジスタの上面図において示されるチャネル幅（以下、見かけ上のチャネル幅と呼ぶ）と、が異なる場合がある。例えば、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。

ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。

そこで、本明細書では、トランジスタの上面図において、半導体とゲートとが重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：ＳｕｒｒｏｕｎｄｅｄＣｈａｎｎｅｌＷｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、値を決定することができる。

なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。

＜＜接続について＞＞
本明細書等において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されているものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気的に接続されているとは、ＡとＢとの間で、何らかの電気的作用を有する対象物が存在するとき、ＡとＢとの電気信号の授受を可能とするものをいう。

なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。

例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。

１１コンテキストコントローラ
１２クロック生成回路
１３プログラマブル回路
１４ＰＬＥ
１５ストア／ロードコントローラ
１６切り替え回路
２１検出回路
２２信号生成回路
２３判定回路
３１フリップフロップ
３２フリップフロップ
３３インバータ回路
３４インバータ回路
３５ＮＡＮＤ回路
３６ＮＡＮＤ回路
３７フリップフロップ
３８フリップフロップ
３９インバータ回路
４０フリップフロップ
４１フリップフロップ
４２インバータ回路
４３インバータ回路
４４フリップフロップ
４５ＯＲ回路
５１分周回路
５２分周回路
５３切り替え回路
６０バックアップ機能付きフリップフロップ
６１フリップフロップ
６２バックアップ回路
６３スイッチ
６４スイッチ
６５インバータ回路
６６インバータ回路
６７インバータ回路
６８インバータ回路
６９トランジスタ
７０トランジスタ
７１トランジスタ
７２容量素子
７３トランジスタ
７４トランジスタ
７５トランジスタ
７６容量素子
７７スイッチ
７８スイッチ
７９インバータ回路
８５インバータ回路
８６インバータ回路
８０ルックアップテーブル
８１コンフィギュレーションメモリ
８２切り替え回路
８４切り替え回路
９１メモリセル
９２トランジスタ
９３トランジスタ
９４配線
９５トランジスタ
９５Ａトランジスタ
９５Ｂトランジスタ
９６ラッチ回路
９７トランジスタ
９８ラッチ回路
９９ＭＲＡＭ
１００配線
１０１トランジスタ
１０２Ａ容量素子
１０２Ｂ容量素子
１０３Ａ配線
１０３Ｂ配線
１０４Ａトランジスタ
１０４Ｂトランジスタ
１０５Ａ配線
１０５Ｂ配線
１１０入出力回路
１２０ＰＲＳ
１３１列ドライバ
１３２行ドライバ
５００表示システム
５１０ビデオデータ通信部
５２０表示駆動部
５３０電源制御部
５４０表示装置部
５５０タッチパネル部
５１１無線信号受信部
５１２プロセッサ
５１３ビデオデータ入力部
５２１ＰＬＤ
５２２表示コントローラ
５２３電源回路
５３１無線給電モジュール
５３２二次電池
５３３電圧変換回路
５３４電源コントローラ
５５１検出回路
５５２演算回路
５４１駆動回路
５４２Ａ駆動回路
５４２Ｂ駆動回路
５４３表示領域
５４４配線
５４５配線
５４６画素
５４４＿ｇ配線
５４５＿ｈ配線
５４６Ａ画素
４６１トランジスタ
４６３容量素子
４６４トランジスタ
４６８トランジスタ
４２６発光素子
４６５ノード
４６７ノード
ＶＬ＿ａ電位供給線
ＶＬ＿ｂ電位供給線
Ｖ０配線
４７１トランジスタ
４７３容量素子
４７２液晶素子
５４６Ｂ画素
５４６Ｃ画素
ＣＬ容量線
４７６ノード
４８１トランジスタを有する層
４８２電極
４８３開口部
７０００電子部品
７００１リード
７００２プリント基板
７００４回路基板
７１００半導体ウエハ
７１０２回路領域
７１０４分離領域
７１０６分離線
７１１０チップ
８０１筐体
８０２筐体
８０３ａ表示部
８０３ｂ表示部
８０４選択ボタン
８０５キーボード
８１０電子書籍端末
８１１筐体
８１２筐体
８１３表示部
８１４表示部
８１５軸部
８１６電源
８１７操作キー
８１８スピーカー
８２０テレビジョン装置
８２１筐体
８２２表示部
８２３スタンド
８２４リモコン操作機
８３０本体
８３１表示部
８３２スピーカー
８３３マイク
８３４操作ボタン
８４１本体
８４２表示部
８４３操作スイッチ

Claims

コンテキストコントローラと、クロック生成回路と、プログラマブル回路と、切り替え回路と、を有し、
前記プログラマブル回路は、プログラマブルロジックエレメントを有し、
前記コンテキストコントローラは、コンテキストの切り替えを検出し、前記コンテキストの切り替えに応じて切り替え信号を生成する機能を有し、
前記クロック生成回路は、第１のクロック信号と、前記第１のクロック信号の周波数より小さい周波数の第２のクロック信号を生成する機能を有し、
前記切り替え回路は、前記切り替え信号に応じて、前記コンテキストの切り替え期間において前記第２のクロック信号を前記プログラマブルロジックエレメントに与え、且つ、前記コンテキストの切り替え期間以外において前記第１のクロック信号を前記プログラマブルロジックエレメントに与える機能を有する、半導体装置。